{"Template_token": ["", "if", "(", "!", "MI", "->", "isFullCopy", "(", ")", ")", "return", "MI", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";"], "ground_truth": ["MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "File": "A15SDOptimizer (2)1", "Func": "elideCopies", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61698, "Length": 54, "Cover_Rate": 0.675} {"Template_token": ["", "MachineInstr", "*", "A15SDOptimizer", "::", "elideCopies", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "!", "MI", "->", "isFullCopy", "(", ")", ")", "return", "MI", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Def", ")", "return", "nullptr", ";"], "ground_truth": ["return", "elideCopies", "(", "Def", ")", ";"], "File": "A15SDOptimizer (2)1", "Func": "elideCopies", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61699, "Length": 79, "Cover_Rate": 0.9875} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", ")", ";", "Front", ".", "push_back", "(", "MI", ")", ";", "while", "(", "Front", ".", "size", "(", ")", "!=", "", ")", "{", "MI", "=", "Front", ".", "back", "(", ")", ";", "Front", ".", "pop_back", "(", ")", ";", "for", "(", "unsigned", "int", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "(", "!", "MO", ".", "isReg", "(", ")", ")", "||", "(", "!", "MO", ".", "isUse", "(", ")", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "MachineOperand", "*", "Op", "=", "MI", "->", "findRegisterDefOperand", "(", "Reg", ")", ";", "if", "(", "!", "Op", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "Op", "->", "getParent", "(", ")", ";", "if", "(", "DeadInstr", ".", "find", "(", "Def", ")", "!=", "DeadInstr", ".", "end", "(", ")", ")", "continue", ";", "bool", "IsDead", "=", "true", ";", "for", "(", "unsigned", "int", "j", "=", "", ";", "j", "<", "Def", "->", "getNumOperands", "(", ")", ";", "++", "j", ")", "{", "MachineOperand", "&", "MODef", "=", "Def", "->", "getOperand", "(", "j", ")", ";", "if", "(", "(", "!", "MODef", ".", "isReg", "(", ")", ")", "||", "(", "!", "MODef", ".", "isDef", "(", ")", ")", ")", "continue", ";", "unsigned", "DefReg", "=", "MODef", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "DefReg", ")", ")", "{", "IsDead", "=", "false", ";", "break", ";", "}", "for", "(", "MachineRegisterInfo", "::", "use_instr_iterator", "II", "=", "MRI", "->", "use_instr_begin", "(", "Reg", ")", ",", "EE", "=", "MRI", "->", "use_instr_end", "(", ")", ";", "II", "!=", "EE", ";", "++", "II", ")", "{", "if", "(", "&", "*", "II", "==", "Def", ")", "continue", ";", "if", "(", "DeadInstr", ".", "find", "(", "&", "*", "II", ")", "==", "DeadInstr", ".", "end", "(", ")", ")", "{", "IsDead", "=", "false", ";", "break", ";", "}", "}", "}", "if", "(", "!", "IsDead", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Def", "<<", "", ")", ";", "DeadInstr", ".", "insert", "(", "Def", ")", ";", "}"], "ground_truth": ["}"], "File": "A15SDOptimizer (2)1", "Func": "eraseInstrWithNoUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61700, "Length": 347, "Cover_Rate": 0.9278074866310161} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", ")", "continue", ";", "if", "(", "!", "usesRegClass", "(", "MO", ",", "&", "", ")", "&&", "!", "usesRegClass", "(", "MO", ",", "&", "", ")", "&&", "!", "usesRegClass", "(", "MO", ",", "&", "", ")", ")", "continue", ";", "Defs", ".", "push_back", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}"], "ground_truth": ["return", "Defs", ";"], "File": "A15SDOptimizer (2)1", "Func": "getReadDPRs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61701, "Length": 64, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "DSub1", "=", "createExtractSubreg", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Reg", ",", "", ",", "&", "", ")", ";", "unsigned", "Out1", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "DSub0", ",", "", ")", ";", "unsigned", "Out2", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "DSub0", ",", "", ")", ";", "Out", "=", "createVExt", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Out1", ",", "Out2", ")", ";", "unsigned", "Out3", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "DSub1", ",", "", ")", ";", "unsigned", "Out4", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "DSub1", ",", "", ")", ";", "Out2", "=", "createVExt", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Out3", ",", "Out4", ")", ";", "Out", "=", "createRegSequence", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Out", ",", "Out2", ")", ";", "}", "else", "if", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "&", "", ")", ")", "{", "unsigned", "Out1", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Reg", ",", "", ")", ";", "unsigned", "Out2", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Reg", ",", "", ")", ";", "Out", "=", "createVExt", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Out1", ",", "Out2", ")", ";", "}", "else", "{", "assert", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "&", "", ")", "&&", "", ")", ";", "unsigned", "PrefLane", "=", "getPrefSPRLane", "(", "Reg", ")", ";", "unsigned", "Lane", ";", "switch", "(", "PrefLane", ")", "{", "case", "", ":", "Lane", "=", "", ";", "break", ";", "case", "", ":", "Lane", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "bool", "UsesQPR", "=", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", "||", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ";", "Out", "=", "createImplicitDef", "(", "MBB", ",", "InsertPt", ",", "DL", ")", ";", "Out", "=", "createInsertSubreg", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Out", ",", "PrefLane", ",", "Reg", ")", ";", "Out", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Out", ",", "Lane", ",", "UsesQPR", ")", ";", "eraseInstrWithNoUses", "(", "MI", ")", ";", "}"], "ground_truth": ["return", "Out", ";"], "File": "A15SDOptimizer (2)1", "Func": "optimizeAllLanesPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61702, "Length": 339, "Cover_Rate": 0.738562091503268} {"Template_token": ["", "MachineInstr", "*", "EC", "=", "elideCopies", "(", "SPRMI", ")", ";", "if", "(", "EC", "&&", "EC", "->", "isCopy", "(", ")", "&&", "EC", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SPRMI", ")", ";", "unsigned", "FullReg", "=", "SPRMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "MRI", "->", "getRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRC", "->", "hasSuperClassEq", "(", "MRI", "->", "getRegClass", "(", "FullReg", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "PrintReg", "(", "FullReg", ")", "<<", "", ")", ";", "eraseInstrWithNoUses", "(", "MI", ")", ";", "return", "FullReg", ";", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isRegSequence", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "{", "unsigned", "NumImplicit", "=", "", ",", "NumTotal", "=", "", ";", "unsigned", "NonImplicitReg", "=", "~", "", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MI", "->", "getNumExplicitOperands", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "I", ")", ".", "isReg", "(", ")", ")", "continue", ";", "++", "NumTotal", ";"], "ground_truth": ["unsigned", "OpReg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";"], "File": "A15SDOptimizer (2)1", "Func": "optimizeSDPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61703, "Length": 255, "Cover_Rate": 0.4961089494163424} {"Template_token": ["", "unsigned", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "*", "I", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "", ")", "{", "Modified", "=", "true", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "const_iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MRI", "->", "constrainRegClass", "(", "NewReg", ",", "MRI", "->", "getRegClass", "(", "(", "*", "I", ")", "->", "getReg", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "*", "I", "<<", "", "<<", "PrintReg", "(", "NewReg", ")", "<<", "", ")", ";"], "ground_truth": ["(", "*", "I", ")", "->", "substVirtReg", "(", "NewReg", ",", "", ",", "*", "TRI", ")", ";"], "File": "A15SDOptimizer (2)1", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61704, "Length": 162, "Cover_Rate": 0.4487534626038781} {"Template_token": ["", "Replacements", ".", "clear", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "MFI", "->", "begin", "(", ")", ",", "ME", "=", "MFI", "->", "end", "(", ")", ";", "MI", "!=", "ME", ";", ")", "{", "Modified", "|=", "runOnInstruction", "(", "MI", "++", ")", ";", "}", "}"], "ground_truth": ["for", "(", "std", "::", "set", "<", "MachineInstr", "*", ">", "::", "iterator", "I", "=", "DeadInstr", ".", "begin", "(", ")", ",", "E", "=", "DeadInstr", ".", "end", "(", ")", ";"], "File": "A15SDOptimizer (2)1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61705, "Length": 99, "Cover_Rate": 0.4541284403669725} {"Template_token": ["", "DeadInstr", ".", "clear", "(", ")", ";", "Replacements", ".", "clear", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "MFI", "->", "begin", "(", ")", ",", "ME", "=", "MFI", "->", "end", "(", ")", ";", "MI", "!=", "ME", ";", ")", "{", "Modified", "|=", "runOnInstruction", "(", "MI", "++", ")", ";", "}"], "ground_truth": ["}"], "File": "A15SDOptimizer (2)1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61706, "Length": 78, "Cover_Rate": 0.3577981651376147} {"Template_token": ["", "A15SDOptimizer", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "A15SDOptimizer (2)", "Func": "A15SDOptimizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61707, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "A15SDOptimizer", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "A15SDOptimizer (2)", "Func": "A15SDOptimizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61708, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "A15SDOptimizer", "(", ")", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer (2)", "Func": "createA15SDOptimizerPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61709, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createA15SDOptimizerPass", "(", ")", "{"], "ground_truth": ["return", "new", "A15SDOptimizer", "(", ")", ";"], "File": "A15SDOptimizer (2)", "Func": "createA15SDOptimizerPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61710, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "QPR", "?", "", ":", "", ")", ",", "Out", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "Lane", ")", ")", ";"], "ground_truth": ["return", "Out", ";"], "File": "A15SDOptimizer (2)", "Func": "createDupLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61711, "Length": 38, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "QPR", "?", "&", "", ":", "&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "QPR", "?", "", ":", "", ")", ",", "Out", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "Lane", ")", ")", ";"], "ground_truth": ["return", "Out", ";"], "File": "A15SDOptimizer (2)", "Func": "createDupLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61712, "Length": 54, "Cover_Rate": 0.6} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "Out", ")", ".", "addReg", "(", "DReg", ",", "", ",", "Lane", ")", ";"], "ground_truth": ["return", "Out", ";"], "File": "A15SDOptimizer (2)", "Func": "createExtractSubreg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61713, "Length": 32, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "createExtractSubreg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "DebugLoc", "DL", ",", "unsigned", "DReg", ",", "unsigned", "Lane", ",", "const", "TargetRegisterClass", "*", "TRC", ")", "{", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "Out", ")", ".", "addReg", "(", "DReg", ",", "", ",", "Lane", ")", ";"], "ground_truth": ["return", "Out", ";"], "File": "A15SDOptimizer (2)", "Func": "createExtractSubreg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61714, "Length": 71, "Cover_Rate": 0.9861111111111112} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "Out", ")", ";", "return", "Out", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer (2)", "Func": "createImplicitDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61715, "Length": 24, "Cover_Rate": 0.43636363636363634} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "Out", ")", ".", "addReg", "(", "DReg", ")", ".", "addReg", "(", "ToInsert", ")", ".", "addImm", "(", "Lane", ")", ";"], "ground_truth": ["return", "Out", ";"], "File": "A15SDOptimizer (2)", "Func": "createInsertSubreg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61716, "Length": 38, "Cover_Rate": 0.4810126582278481} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "createRegSequence", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "DebugLoc", "DL", ",", "unsigned", "Reg1", ",", "unsigned", "Reg2", ")", "{", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "Out", ")", ".", "addReg", "(", "Reg1", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Reg2", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["return", "Out", ";"], "File": "A15SDOptimizer (2)", "Func": "createRegSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61717, "Length": 78, "Cover_Rate": 0.9176470588235294} {"Template_token": ["", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "Out", ")", ".", "addReg", "(", "Reg1", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Reg2", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["return", "Out", ";"], "File": "A15SDOptimizer (2)", "Func": "createRegSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61718, "Length": 54, "Cover_Rate": 0.6352941176470588} {"Template_token": ["", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Out", ")", ".", "addReg", "(", "Ssub0", ")", ".", "addReg", "(", "Ssub1", ")", ".", "addImm", "(", "", ")", ")", ";"], "File": "A15SDOptimizer (2)", "Func": "createVExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61719, "Length": 47, "Cover_Rate": 0.5949367088607594} {"Template_token": ["", "if", "(", "!", "MI", "->", "isFullCopy", "(", ")", ")", "return", "MI", ";"], "ground_truth": ["if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "NULL", ";"], "File": "A15SDOptimizer (2)", "Func": "elideCopies", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61721, "Length": 34, "Cover_Rate": 0.425} {"Template_token": ["", "if", "(", "Reached", ".", "find", "(", "MI", ")", "!=", "Reached", ".", "end", "(", ")", ")", "continue", ";", "Reached", ".", "insert", "(", "MI", ")", ";", "if", "(", "MI", "->", "isPHI", "(", ")", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", ")", "{"], "File": "A15SDOptimizer (2)", "Func": "elideCopiesAndPHIs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61722, "Length": 82, "Cover_Rate": 0.3014705882352941} {"Template_token": ["", "unsigned", "DefReg", "=", "MODef", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "DefReg", ")", ")", "{", "IsDead", "=", "false", ";", "break", ";", "}", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "II", "=", "MRI", "->", "use_begin", "(", "Reg", ")", ",", "EE", "=", "MRI", "->", "use_end", "(", ")", ";", "II", "!=", "EE", ";", "++", "II", ")", "{", "if", "(", "&", "*", "II", "==", "Def", ")", "continue", ";", "if", "(", "DeadInstr", ".", "find", "(", "&", "*", "II", ")", "==", "DeadInstr", ".", "end", "(", ")", ")", "{", "IsDead", "=", "false", ";", "break", ";", "}", "}", "}", "if", "(", "!", "IsDead", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Def", "<<", "", ")", ";", "DeadInstr", ".", "insert", "(", "Def", ")", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer (2)", "Func": "eraseInstrWithNoUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61723, "Length": 123, "Cover_Rate": 0.32887700534759357} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "getDPRLaneFromSPR", "(", "unsigned", "SReg", ")", "{", "unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "SReg", ",", "", ",", "&", "", ")", ";", "if", "(", "DReg", "!=", "", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "A15SDOptimizer (2)", "Func": "getDPRLaneFromSPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61724, "Length": 36, "Cover_Rate": 0.7659574468085106} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "getDPRLaneFromSPR", "(", "unsigned", "SReg", ")", "{", "unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "SReg", ",", "", ",", "&", "", ")", ";"], "ground_truth": ["if", "(", "DReg", "!=", "", ")", "return", "", ";"], "File": "A15SDOptimizer (2)", "Func": "getDPRLaneFromSPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61725, "Length": 33, "Cover_Rate": 0.7021276595744681} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer (2)", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61727, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "assert", "(", "MO", "->", "isReg", "(", ")", "&&", "", ")", ";", "if", "(", "!", "MO", ")", "return", "", ";", "if", "(", "MI", "->", "isCopy", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "{", "SReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer (2)", "Func": "getPrefSPRLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61728, "Length": 55, "Cover_Rate": 0.3525641025641026} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "!", "usesRegClass", "(", "MO", ",", "&", "", ")", "&&", "!", "usesRegClass", "(", "MO", ",", "&", "", ")", ")", "continue", ";"], "File": "A15SDOptimizer (2)", "Func": "getReadDPRs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61729, "Length": 70, "Cover_Rate": 0.4697986577181208} {"Template_token": ["", "if", "(", "MI", "->", "isRegSequence", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer (2)", "Func": "hasPartialWrite", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61730, "Length": 28, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "if", "(", "MI", "->", "isCopy", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "return", "true", ";", "if", "(", "MI", "->", "isInsertSubreg", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "return", "true", ";", "if", "(", "MI", "->", "isRegSequence", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "A15SDOptimizer (2)", "Func": "hasPartialWrite", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61731, "Length": 75, "Cover_Rate": 0.8152173913043478} {"Template_token": ["", "if", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "&", "", ")", ")", "{", "unsigned", "DSub0", "=", "createExtractSubreg", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Reg", ",", "", ",", "&", "", ")", ";", "unsigned", "DSub1", "=", "createExtractSubreg", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Reg", ",", "", ",", "&", "", ")", ";", "unsigned", "Out1", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "DSub0", ",", "", ")", ";", "unsigned", "Out2", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "DSub0", ",", "", ")", ";", "Out", "=", "createVExt", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Out1", ",", "Out2", ")", ";", "unsigned", "Out3", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "DSub1", ",", "", ")", ";", "unsigned", "Out4", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "DSub1", ",", "", ")", ";", "Out2", "=", "createVExt", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Out3", ",", "Out4", ")", ";", "Out", "=", "createRegSequence", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Out", ",", "Out2", ")", ";", "}", "else", "if", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "&", "", ")", ")", "{", "unsigned", "Out1", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Reg", ",", "", ")", ";", "unsigned", "Out2", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Reg", ",", "", ")", ";", "Out", "=", "createVExt", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Out1", ",", "Out2", ")", ";", "}", "else", "{", "assert", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "&", "", ")", "&&", "", ")", ";", "unsigned", "PrefLane", "=", "getPrefSPRLane", "(", "Reg", ")", ";", "unsigned", "Lane", ";", "switch", "(", "PrefLane", ")", "{", "case", "", ":", "Lane", "=", "", ";", "break", ";", "case", "", ":", "Lane", "=", "", ";", "break", ";"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "", ")", ";"], "File": "A15SDOptimizer (2)", "Func": "optimizeAllLanesPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61732, "Length": 290, "Cover_Rate": 0.675990675990676} {"Template_token": ["", "eraseInstrWithNoUses", "(", "MI", ")", ";", "return", "FullReg", ";", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isRegSequence", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "{", "unsigned", "NumImplicit", "=", "", ",", "NumTotal", "=", "", ";", "unsigned", "NonImplicitReg", "=", "~", "", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MI", "->", "getNumExplicitOperands", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "I", ")", ".", "isReg", "(", ")", ")", "continue", ";", "++", "NumTotal", ";", "unsigned", "OpReg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "OpReg", ")", ")", "break", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "OpReg", ")", ";", "if", "(", "!", "Def", ")", "break", ";", "if", "(", "Def", "->", "isImplicitDef", "(", ")", ")", "++", "NumImplicit", ";", "else", "NonImplicitReg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "NumImplicit", "==", "NumTotal", "-", "", ")", "return", "optimizeAllLanesPattern", "(", "MI", ",", "NonImplicitReg", ")", ";"], "ground_truth": ["else", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "File": "A15SDOptimizer (2)", "Func": "optimizeSDPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61733, "Length": 227, "Cover_Rate": 0.43570057581573896} {"Template_token": ["", "if", "(", "NewReg", "!=", "", ")", "{", "Modified", "=", "true", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "const_iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MRI", "->", "constrainRegClass", "(", "NewReg", ",", "MRI", "->", "getRegClass", "(", "(", "*", "I", ")", "->", "getReg", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "*", "I", "<<", "", "<<", "PrintReg", "(", "NewReg", ")", "<<", "", ")", ";", "(", "*", "I", ")", "->", "substVirtReg", "(", "NewReg", ",", "", ",", "*", "TRI", ")", ";", "}", "}", "Replacements", "[", "MI", "]", "=", "NewReg", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer (2)", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61734, "Length": 112, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "!", "hasPartialWrite", "(", "MI", ")", ")", "continue", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "Uses", ";", "unsigned", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "I", ".", "getOperand", "(", ")", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "", ")", "{", "Modified", "=", "true", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "const_iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MRI", "->", "constrainRegClass", "(", "NewReg", ",", "MRI", "->", "getRegClass", "(", "(", "*", "I", ")", "->", "getReg", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "*", "I", "<<", "", "<<", "PrintReg", "(", "NewReg", ")", "<<", "", ")", ";", "(", "*", "I", ")", "->", "substVirtReg", "(", "NewReg", ",", "", ",", "*", "TRI", ")", ";", "}", "}"], "ground_truth": ["Replacements", "[", "MI", "]", "=", "NewReg", ";"], "File": "A15SDOptimizer (2)", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61735, "Length": 193, "Cover_Rate": 0.5302197802197802} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "MFI", "->", "begin", "(", ")", ",", "ME", "=", "MFI", "->", "end", "(", ")", ";", "MI", "!=", "ME", ";", ")", "{", "Modified", "|=", "runOnInstruction", "(", "MI", "++", ")", ";", "}", "}", "for", "(", "std", "::", "set", "<", "MachineInstr", "*", ">", "::", "iterator", "I", "=", "DeadInstr", ".", "begin", "(", ")", ",", "E", "=", "DeadInstr", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "(", "*", "I", ")", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer (2)", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61736, "Length": 111, "Cover_Rate": 0.555} {"Template_token": ["", "bool", "A15SDOptimizer", "::", "usesRegClass", "(", "MachineOperand", "&", "MO", ",", "const", "TargetRegisterClass", "*", "TRC", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "false", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "TRC", ")", ";", "else", "return", "TRC", "->", "contains", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer (2)", "Func": "usesRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61737, "Length": 68, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "TRC", ")", ";"], "ground_truth": ["else", "return", "TRC", "->", "contains", "(", "Reg", ")", ";"], "File": "A15SDOptimizer (2)", "Func": "usesRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61738, "Length": 31, "Cover_Rate": 0.45588235294117646} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "createDupLane", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "Reg", ",", "unsigned", "Lane", ",", "bool", "QPR", ")", "{", "Register", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "QPR", "?", "&", "", ":", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "QPR", "?", "", ":", "", ")", ",", "Out", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "Lane", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", "Out", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer13", "Func": "createDupLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61739, "Length": 89, "Cover_Rate": 0.898989898989899} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "createDupLane", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "Reg", ",", "unsigned", "Lane", ",", "bool", "QPR", ")", "{"], "ground_truth": ["Register", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "QPR", "?", "&", "", ":", "&", "", ")", ";"], "File": "A15SDOptimizer13", "Func": "createDupLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61740, "Length": 45, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "Out", ")", ".", "addReg", "(", "DReg", ",", "", ",", "Lane", ")", ";"], "ground_truth": ["return", "Out", ";"], "File": "A15SDOptimizer13", "Func": "createExtractSubreg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61741, "Length": 32, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "createImplicitDef", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "const", "DebugLoc", "&", "DL", ")", "{", "Register", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "Out", ")", ";"], "ground_truth": ["return", "Out", ";"], "File": "A15SDOptimizer13", "Func": "createImplicitDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61742, "Length": 54, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "Out", ")", ".", "addReg", "(", "DReg", ")", ".", "addReg", "(", "ToInsert", ")", ".", "addImm", "(", "Lane", ")", ";"], "ground_truth": ["return", "Out", ";"], "File": "A15SDOptimizer13", "Func": "createInsertSubreg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61744, "Length": 38, "Cover_Rate": 0.4691358024691358} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "Out", ")", ".", "addReg", "(", "DReg", ")", ".", "addReg", "(", "ToInsert", ")", ".", "addImm", "(", "Lane", ")", ";"], "ground_truth": ["return", "Out", ";"], "File": "A15SDOptimizer13", "Func": "createInsertSubreg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61745, "Length": 38, "Cover_Rate": 0.4691358024691358} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "createRegSequence", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "Reg1", ",", "unsigned", "Reg2", ")", "{", "Register", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "Out", ")", ".", "addReg", "(", "Reg1", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Reg2", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["return", "Out", ";"], "File": "A15SDOptimizer13", "Func": "createRegSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61746, "Length": 80, "Cover_Rate": 0.9195402298850575} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "Out", ")", ".", "addReg", "(", "Reg1", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Reg2", ")", ".", "addImm", "(", "", ")", ";", "return", "Out", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer13", "Func": "createRegSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61747, "Length": 44, "Cover_Rate": 0.5057471264367817} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "createVExt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "Ssub0", ",", "unsigned", "Ssub1", ")", "{", "Register", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Out", ")", ".", "addReg", "(", "Ssub0", ")", ".", "addReg", "(", "Ssub1", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "A15SDOptimizer13", "Func": "createVExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61748, "Length": 78, "Cover_Rate": 0.8863636363636364} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Out", ")", ".", "addReg", "(", "Ssub0", ")", ".", "addReg", "(", "Ssub1", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["return", "Out", ";"], "File": "A15SDOptimizer13", "Func": "createVExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61749, "Length": 44, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Def", ")", "return", "nullptr", ";"], "File": "A15SDOptimizer13", "Func": "elideCopies", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61750, "Length": 50, "Cover_Rate": 0.625} {"Template_token": ["", "MachineInstr", "*", "A15SDOptimizer", "::", "elideCopies", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "!", "MI", "->", "isFullCopy", "(", ")", ")", "return", "MI", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Def", ")", "return", "nullptr", ";"], "ground_truth": ["return", "elideCopies", "(", "Def", ")", ";"], "File": "A15SDOptimizer13", "Func": "elideCopies", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61751, "Length": 79, "Cover_Rate": 0.9875} {"Template_token": ["", "std", "::", "set", "<", "MachineInstr", "*", ">", "Reached", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Front", ";", "Front", ".", "push_back", "(", "MI", ")", ";", "while", "(", "Front", ".", "size", "(", ")", "!=", "", ")", "{", "MI", "=", "Front", ".", "back", "(", ")", ";", "Front", ".", "pop_back", "(", ")", ";", "if", "(", "Reached", ".", "find", "(", "MI", ")", "!=", "Reached", ".", "end", "(", ")", ")", "continue", ";", "Reached", ".", "insert", "(", "MI", ")", ";", "if", "(", "MI", "->", "isPHI", "(", ")", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{"], "ground_truth": ["continue", ";"], "File": "A15SDOptimizer13", "Func": "elideCopiesAndPHIs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61752, "Length": 134, "Cover_Rate": 0.49264705882352944} {"Template_token": ["", "Front", ".", "pop_back", "(", ")", ";", "if", "(", "Reached", ".", "find", "(", "MI", ")", "!=", "Reached", ".", "end", "(", ")", ")", "continue", ";", "Reached", ".", "insert", "(", "MI", ")", ";", "if", "(", "MI", "->", "isPHI", "(", ")", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "continue", ";", "}", "MachineInstr", "*", "NewMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "NewMI", ")", "continue", ";"], "ground_truth": ["Front", ".", "push_back", "(", "NewMI", ")", ";"], "File": "A15SDOptimizer13", "Func": "elideCopiesAndPHIs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61753, "Length": 116, "Cover_Rate": 0.4264705882352941} {"Template_token": ["", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "MachineOperand", "*", "Op", "=", "MI", "->", "findRegisterDefOperand", "(", "Reg", ")", ";", "if", "(", "!", "Op", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "Op", "->", "getParent", "(", ")", ";", "if", "(", "DeadInstr", ".", "find", "(", "Def", ")", "!=", "DeadInstr", ".", "end", "(", ")", ")", "continue", ";", "bool", "IsDead", "=", "true", ";", "for", "(", "MachineOperand", "&", "MODef", ":", "Def", "->", "operands", "(", ")", ")", "{", "if", "(", "(", "!", "MODef", ".", "isReg", "(", ")", ")", "||", "(", "!", "MODef", ".", "isDef", "(", ")", ")", ")", "continue", ";", "Register", "DefReg", "=", "MODef", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "DefReg", ")", ")", "{", "IsDead", "=", "false", ";", "break", ";", "}"], "ground_truth": ["for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "Reg", ")", ")", "{"], "File": "A15SDOptimizer13", "Func": "eraseInstrWithNoUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61754, "Length": 138, "Cover_Rate": 0.43125} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "MRI", "->", "getVRegDef", "(", "SReg", ")", ";", "if", "(", "!", "MI", ")", "return", "", ";", "MachineOperand", "*", "MO", "=", "MI", "->", "findRegisterDefOperand", "(", "SReg", ")", ";", "if", "(", "!", "MO", ")", "return", "", ";", "assert", "(", "MO", "->", "isReg", "(", ")", "&&", "", ")", ";"], "ground_truth": ["if", "(", "MI", "->", "isCopy", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "{"], "File": "A15SDOptimizer13", "Func": "getPrefSPRLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61755, "Length": 71, "Cover_Rate": 0.4551282051282051} {"Template_token": ["", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "iterator", "I", "=", "Defs", ".", "begin", "(", ")", ",", "E", "=", "Defs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "DefSrcs", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "*", "I", ")", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "*", "I", ")", ";", "if", "(", "!", "Def", ")", "continue", ";", "elideCopiesAndPHIs", "(", "Def", ",", "DefSrcs", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "DefSrcs", ")", "{", "if", "(", "Replacements", ".", "find", "(", "MI", ")", "!=", "Replacements", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "hasPartialWrite", "(", "MI", ")", ")", "continue", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "Uses", ";", "Register", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "*", "I", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "", ")", "{", "Modified", "=", "true", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "const_iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MRI", "->", "constrainRegClass", "(", "NewReg", ",", "MRI", "->", "getRegClass", "(", "(", "*", "I", ")", "->", "getReg", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "*", "I", "<<", "", "<<", "printReg", "(", "NewReg", ")", "<<", "", ")", ";", "(", "*", "I", ")", "->", "substVirtReg", "(", "NewReg", ",", "", ",", "*", "TRI", ")", ";", "}", "}"], "ground_truth": ["Replacements", "[", "MI", "]", "=", "NewReg", ";"], "File": "A15SDOptimizer13", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61756, "Length": 296, "Cover_Rate": 0.896969696969697} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "DefSrcs", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "*", "I", ")", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "*", "I", ")", ";", "if", "(", "!", "Def", ")", "continue", ";", "elideCopiesAndPHIs", "(", "Def", ",", "DefSrcs", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "DefSrcs", ")", "{", "if", "(", "Replacements", ".", "find", "(", "MI", ")", "!=", "Replacements", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "hasPartialWrite", "(", "MI", ")", ")", "continue", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "Uses", ";", "Register", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "*", "I", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "", ")", "{", "Modified", "=", "true", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "const_iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MRI", "->", "constrainRegClass", "(", "NewReg", ",", "MRI", "->", "getRegClass", "(", "(", "*", "I", ")", "->", "getReg", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "*", "I", "<<", "", "<<", "printReg", "(", "NewReg", ")", "<<", "", ")", ";"], "ground_truth": ["(", "*", "I", ")", "->", "substVirtReg", "(", "NewReg", ",", "", ",", "*", "TRI", ")", ";"], "File": "A15SDOptimizer13", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61757, "Length": 255, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "Subtarget", "&", "STI", "=", "Fn", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "(", "STI", ".", "useSplatVFPToNeon", "(", ")", "&&", "STI", ".", "hasNEON", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "bool", "Modified", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "", ")", ";"], "ground_truth": ["DeadInstr", ".", "clear", "(", ")", ";"], "File": "A15SDOptimizer13", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61758, "Length": 101, "Cover_Rate": 0.6121212121212121} {"Template_token": ["", "bool", "A15SDOptimizer", "::", "usesRegClass", "(", "MachineOperand", "&", "MO", ",", "const", "TargetRegisterClass", "*", "TRC", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "false", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "TRC", ")", ";"], "File": "A15SDOptimizer13", "Func": "usesRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61759, "Length": 58, "Cover_Rate": 0.8529411764705882} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "MFI", "->", "begin", "(", ")", ",", "ME", "=", "MFI", "->", "end", "(", ")", ";", "MI", "!=", "ME", ";", ")", "{", "Modified", "|=", "runOnInstruction", "(", "&", "*", "MI", "++", ")", ";", "}", "}", "for", "(", "std", "::", "set", "<", "MachineInstr", "*", ">", "::", "iterator", "I", "=", "DeadInstr", ".", "begin", "(", ")", ",", "E", "=", "DeadInstr", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["(", "*", "I", ")", "->", "eraseFromParent", "(", ")", ";"], "File": "A15SDOptimizer14", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61760, "Length": 112, "Cover_Rate": 0.4765957446808511} {"Template_token": ["", "if", "(", "ECDef", "&&", "ECDef", "->", "isImplicitDef", "(", ")", ")", "{", "MachineInstr", "*", "EC", "=", "elideCopies", "(", "SPRMI", ")", ";", "if", "(", "EC", "&&", "EC", "->", "isCopy", "(", ")", "&&", "EC", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SPRMI", ")", ";", "unsigned", "FullReg", "=", "SPRMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "MRI", "->", "getRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRC", "->", "hasSuperClassEq", "(", "MRI", "->", "getRegClass", "(", "FullReg", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "PrintReg", "(", "FullReg", ")", "<<", "", ")", ";", "eraseInstrWithNoUses", "(", "MI", ")", ";", "return", "FullReg", ";", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isRegSequence", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "{", "unsigned", "NumImplicit", "=", "", ",", "NumTotal", "=", "", ";", "unsigned", "NonImplicitReg", "=", "~", "", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MI", "->", "getNumExplicitOperands", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "I", ")", ".", "isReg", "(", ")", ")", "continue", ";", "++", "NumTotal", ";", "unsigned", "OpReg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "OpReg", ")", ")", "break", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "OpReg", ")", ";", "if", "(", "!", "Def", ")", "break", ";", "if", "(", "Def", "->", "isImplicitDef", "(", ")", ")", "++", "NumImplicit", ";", "else", "NonImplicitReg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer15", "Func": "optimizeSDPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61761, "Length": 322, "Cover_Rate": 0.6204238921001927} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "createDupLane", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "Reg", ",", "unsigned", "Lane", ",", "bool", "QPR", ")", "{"], "ground_truth": ["unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "QPR", "?", "&", "", ":"], "File": "A15SDOptimizer17", "Func": "createDupLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61763, "Length": 41, "Cover_Rate": 0.44565217391304346} {"Template_token": ["", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "iterator", "I", "=", "Defs", ".", "begin", "(", ")", ",", "E", "=", "Defs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "DefSrcs", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "*", "I", ")", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "*", "I", ")", ";", "if", "(", "!", "Def", ")", "continue", ";", "elideCopiesAndPHIs", "(", "Def", ",", "DefSrcs", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "DefSrcs", ")", "{", "if", "(", "Replacements", ".", "find", "(", "MI", ")", "!=", "Replacements", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "hasPartialWrite", "(", "MI", ")", ")", "continue", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "Uses", ";", "unsigned", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "*", "I", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "", ")", "{", "Modified", "=", "true", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "const_iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MRI", "->", "constrainRegClass", "(", "NewReg", ",", "MRI", "->", "getRegClass", "(", "(", "*", "I", ")", "->", "getReg", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "*", "I", "<<", "", "<<", "PrintReg", "(", "NewReg", ")", "<<", "", ")", ";", "(", "*", "I", ")", "->", "substVirtReg", "(", "NewReg", ",", "", ",", "*", "TRI", ")", ";", "}"], "ground_truth": ["}"], "File": "A15SDOptimizer18", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61766, "Length": 289, "Cover_Rate": 0.8757575757575757} {"Template_token": ["", "for", "(", "MachineInstr", "*", "MI", ":", "DefSrcs", ")", "{", "if", "(", "Replacements", ".", "find", "(", "MI", ")", "!=", "Replacements", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "hasPartialWrite", "(", "MI", ")", ")", "continue", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "Uses", ";", "unsigned", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "*", "I", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "", ")", "{", "Modified", "=", "true", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "const_iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MRI", "->", "constrainRegClass", "(", "NewReg", ",", "MRI", "->", "getRegClass", "(", "(", "*", "I", ")", "->", "getReg", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "*", "I", "<<", "", "<<", "PrintReg", "(", "NewReg", ")", "<<", "", ")", ";", "(", "*", "I", ")", "->", "substVirtReg", "(", "NewReg", ",", "", ",", "*", "TRI", ")", ";", "}", "}", "Replacements", "[", "MI", "]", "=", "NewReg", ";", "}", "}"], "ground_truth": ["return", "Modified", ";"], "File": "A15SDOptimizer18", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61767, "Length": 221, "Cover_Rate": 0.6696969696969697} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "Fn", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "(", "STI", ".", "isCortexA15", "(", ")", "&&", "STI", ".", "hasNEON", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "bool", "Modified", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "", ")", ";", "DeadInstr", ".", "clear", "(", ")", ";", "Replacements", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "{"], "ground_truth": ["for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{"], "File": "A15SDOptimizer18", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61768, "Length": 111, "Cover_Rate": 0.6686746987951807} {"Template_token": ["", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "QPR", "?", "&", "", ":", "&", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "QPR", "?", "", ":", "", ")", ",", "Out", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "Lane", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "A15SDOptimizer1", "Func": "createDupLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61769, "Length": 56, "Cover_Rate": 0.5656565656565656} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "Out", ")", ".", "addReg", "(", "DReg", ",", "", ",", "Lane", ")", ";", "return", "Out", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer1", "Func": "createExtractSubreg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61771, "Length": 33, "Cover_Rate": 0.44594594594594594} {"Template_token": ["", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "Out", ")", ";", "return", "Out", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer1", "Func": "createImplicitDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61772, "Length": 35, "Cover_Rate": 0.6140350877192983} {"Template_token": ["", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "Out", ")", ";"], "File": "A15SDOptimizer1", "Func": "createImplicitDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61773, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "createInsertSubreg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DReg", ",", "unsigned", "Lane", ",", "unsigned", "ToInsert", ")", "{", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "Out", ")", ".", "addReg", "(", "DReg", ")", ".", "addReg", "(", "ToInsert", ")", ".", "addImm", "(", "Lane", ")", ";"], "ground_truth": ["return", "Out", ";"], "File": "A15SDOptimizer1", "Func": "createInsertSubreg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61774, "Length": 78, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Out", ")", ".", "addReg", "(", "Ssub0", ")", ".", "addReg", "(", "Ssub1", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "A15SDOptimizer1", "Func": "createVExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61776, "Length": 52, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "createVExt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "Ssub0", ",", "unsigned", "Ssub1", ")", "{", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Out", ")", ".", "addReg", "(", "Ssub0", ")", ".", "addReg", "(", "Ssub1", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "A15SDOptimizer1", "Func": "createVExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61777, "Length": 78, "Cover_Rate": 0.8863636363636364} {"Template_token": ["", "for", "(", "MachineOperand", "&", "MODef", ":", "Def", "->", "operands", "(", ")", ")", "{", "if", "(", "(", "!", "MODef", ".", "isReg", "(", ")", ")", "||", "(", "!", "MODef", ".", "isDef", "(", ")", ")", ")", "continue", ";", "unsigned", "DefReg", "=", "MODef", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "DefReg", ")", ")", "{", "IsDead", "=", "false", ";", "break", ";", "}", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "Reg", ")", ")", "{", "if", "(", "&", "Use", "==", "Def", ")", "continue", ";", "if", "(", "DeadInstr", ".", "find", "(", "&", "Use", ")", "==", "DeadInstr", ".", "end", "(", ")", ")", "{", "IsDead", "=", "false", ";"], "ground_truth": ["break", ";"], "File": "A15SDOptimizer1", "Func": "eraseInstrWithNoUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61778, "Length": 108, "Cover_Rate": 0.3375} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "A15SDOptimizer1", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61779, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "A15SDOptimizer", "::", "getReadDPRs", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isCopyLike", "(", ")", "||", "MI", "->", "isInsertSubreg", "(", ")", "||", "MI", "->", "isRegSequence", "(", ")", "||", "MI", "->", "isKill", "(", ")", ")", "return", "SmallVector", "<", "unsigned", ",", "", ">", "(", ")", ";"], "ground_truth": ["SmallVector", "<", "unsigned", ",", "", ">", "Defs", ";"], "File": "A15SDOptimizer1", "Func": "getReadDPRs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61780, "Length": 59, "Cover_Rate": 0.4125874125874126} {"Template_token": ["", "if", "(", "TRC", "->", "hasSuperClassEq", "(", "MRI", "->", "getRegClass", "(", "FullReg", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "FullReg", ")", "<<", "", ")", ";", "eraseInstrWithNoUses", "(", "MI", ")", ";", "return", "FullReg", ";", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isRegSequence", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "{", "unsigned", "NumImplicit", "=", "", ",", "NumTotal", "=", "", ";", "unsigned", "NonImplicitReg", "=", "~", "", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MI", "->", "getNumExplicitOperands", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "I", ")", ".", "isReg", "(", ")", ")", "continue", ";", "++", "NumTotal", ";", "unsigned", "OpReg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "OpReg", ")", ")", "break", ";"], "ground_truth": ["MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "OpReg", ")", ";"], "File": "A15SDOptimizer1", "Func": "optimizeSDPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61781, "Length": 198, "Cover_Rate": 0.3852140077821012} {"Template_token": ["", "unsigned", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "*", "I", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "", ")", "{", "Modified", "=", "true", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "const_iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MRI", "->", "constrainRegClass", "(", "NewReg", ",", "MRI", "->", "getRegClass", "(", "(", "*", "I", ")", "->", "getReg", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "*", "I", "<<", "", "<<", "printReg", "(", "NewReg", ")", "<<", "", ")", ";", "(", "*", "I", ")", "->", "substVirtReg", "(", "NewReg", ",", "", ",", "*", "TRI", ")", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer1", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61782, "Length": 163, "Cover_Rate": 0.49393939393939396} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "iterator", "I", "=", "Defs", ".", "begin", "(", ")", ",", "E", "=", "Defs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "DefSrcs", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "*", "I", ")", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "*", "I", ")", ";", "if", "(", "!", "Def", ")", "continue", ";", "elideCopiesAndPHIs", "(", "Def", ",", "DefSrcs", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "DefSrcs", ")", "{", "if", "(", "Replacements", ".", "find", "(", "MI", ")", "!=", "Replacements", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "hasPartialWrite", "(", "MI", ")", ")", "continue", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "Uses", ";", "unsigned", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "*", "I", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "", ")", "{"], "ground_truth": ["Modified", "=", "true", ";"], "File": "A15SDOptimizer1", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61783, "Length": 201, "Cover_Rate": 0.6090909090909091} {"Template_token": ["", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "bool", "Modified", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "", ")", ";", "DeadInstr", ".", "clear", "(", ")", ";", "Replacements", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "Modified", "|=", "runOnInstruction", "(", "&", "MI", ")", ";", "}", "}", "for", "(", "MachineInstr", "*", "MI", ":", "DeadInstr", ")", "{", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61784, "Length": 95, "Cover_Rate": 0.5757575757575758} {"Template_token": ["", "bool", "A15SDOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "Subtarget", "&", "STI", "=", "Fn", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "(", "STI", ".", "isCortexA15", "(", ")", "&&", "STI", ".", "hasNEON", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";"], "ground_truth": ["bool", "Modified", "=", "false", ";"], "File": "A15SDOptimizer1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61785, "Length": 88, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "MFI", "->", "begin", "(", ")", ",", "ME", "=", "MFI", "->", "end", "(", ")", ";", "MI", "!=", "ME", ";", ")", "{", "Modified", "|=", "runOnInstruction", "(", "MI", "++", ")", ";", "}", "}", "for", "(", "std", "::", "set", "<", "MachineInstr", "*", ">", "::", "iterator", "I", "=", "DeadInstr", ".", "begin", "(", ")", ",", "E", "=", "DeadInstr", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "(", "*", "I", ")", "->", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["return", "Modified", ";"], "File": "A15SDOptimizer20", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61786, "Length": 85, "Cover_Rate": 0.3648068669527897} {"Template_token": ["", "void", "A15SDOptimizer", "::", "elideCopiesAndPHIs", "(", "MachineInstr", "*", "MI", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Outs", ")", "{", "std", "::", "set", "<", "MachineInstr", "*", ">", "Reached", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Front", ";", "Front", ".", "push_back", "(", "MI", ")", ";", "while", "(", "Front", ".", "size", "(", ")", "!=", "", ")", "{", "MI", "=", "Front", ".", "back", "(", ")", ";", "Front", ".", "pop_back", "(", ")", ";", "if", "(", "Reached", ".", "find", "(", "MI", ")", "!=", "Reached", ".", "end", "(", ")", ")", "continue", ";", "Reached", ".", "insert", "(", "MI", ")", ";", "if", "(", "MI", "->", "isPHI", "(", ")", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", ")", "{", "continue", ";", "}", "MachineInstr", "*", "NewMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "!", "NewMI", ")", "continue", ";"], "File": "A15SDOptimizer21", "Func": "elideCopiesAndPHIs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61787, "Length": 171, "Cover_Rate": 0.6286764705882353} {"Template_token": ["", "if", "(", "Reached", ".", "find", "(", "MI", ")", "!=", "Reached", ".", "end", "(", ")", ")", "continue", ";", "Reached", ".", "insert", "(", "MI", ")", ";", "if", "(", "MI", "->", "isPHI", "(", ")", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", ")", "{", "continue", ";", "}", "MachineInstr", "*", "NewMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "NewMI", ")", "continue", ";", "Front", ".", "push_back", "(", "NewMI", ")", ";", "}", "}", "else", "if", "(", "MI", "->", "isFullCopy", "(", ")", ")", "{", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "MachineInstr", "*", "NewMI", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "NewMI", ")", "continue", ";", "Front", ".", "push_back", "(", "NewMI", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", ")", ";", "Outs", ".", "push_back", "(", "MI", ")", ";", "}"], "ground_truth": ["}"], "File": "A15SDOptimizer21", "Func": "elideCopiesAndPHIs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61788, "Length": 203, "Cover_Rate": 0.7463235294117647} {"Template_token": ["", "Front", ".", "pop_back", "(", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "(", "!", "MO", ".", "isReg", "(", ")", ")", "||", "(", "!", "MO", ".", "isUse", "(", ")", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "MachineOperand", "*", "Op", "=", "MI", "->", "findRegisterDefOperand", "(", "Reg", ")", ";", "if", "(", "!", "Op", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "Op", "->", "getParent", "(", ")", ";", "if", "(", "DeadInstr", ".", "find", "(", "Def", ")", "!=", "DeadInstr", ".", "end", "(", ")", ")", "continue", ";", "bool", "IsDead", "=", "true", ";", "for", "(", "MachineOperand", "&", "MODef", ":", "Def", "->", "operands", "(", ")", ")", "{", "if", "(", "(", "!", "MODef", ".", "isReg", "(", ")", ")", "||", "(", "!", "MODef", ".", "isDef", "(", ")", ")", ")", "continue", ";", "unsigned", "DefReg", "=", "MODef", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "DefReg", ")", ")", "{", "IsDead", "=", "false", ";", "break", ";", "}", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "Reg", ")", ")", "{", "if", "(", "&", "Use", "==", "Def", ")", "continue", ";"], "ground_truth": ["if", "(", "DeadInstr", ".", "find", "(", "&", "Use", ")", "==", "DeadInstr", ".", "end", "(", ")", ")", "{"], "File": "A15SDOptimizer21", "Func": "eraseInstrWithNoUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61789, "Length": 214, "Cover_Rate": 0.66875} {"Template_token": ["", "MachineInstr", "*", "DPRMI", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MachineInstr", "*", "SPRMI", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "DPRMI", "&&", "SPRMI", ")", "{", "MachineInstr", "*", "ECDef", "=", "elideCopies", "(", "DPRMI", ")", ";", "if", "(", "ECDef", "&&", "ECDef", "->", "isImplicitDef", "(", ")", ")", "{", "MachineInstr", "*", "EC", "=", "elideCopies", "(", "SPRMI", ")", ";", "if", "(", "EC", "&&", "EC", "->", "isCopy", "(", ")", "&&", "EC", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SPRMI", ")", ";", "unsigned", "FullReg", "=", "SPRMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "MRI", "->", "getRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRC", "->", "hasSuperClassEq", "(", "MRI", "->", "getRegClass", "(", "FullReg", ")", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "A15SDOptimizer21", "Func": "optimizeSDPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61790, "Length": 171, "Cover_Rate": 0.3326848249027237} {"Template_token": ["", "MachineInstr", "*", "DPRMI", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MachineInstr", "*", "SPRMI", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "DPRMI", "&&", "SPRMI", ")", "{", "MachineInstr", "*", "ECDef", "=", "elideCopies", "(", "DPRMI", ")", ";", "if", "(", "ECDef", "&&", "ECDef", "->", "isImplicitDef", "(", ")", ")", "{", "MachineInstr", "*", "EC", "=", "elideCopies", "(", "SPRMI", ")", ";", "if", "(", "EC", "&&", "EC", "->", "isCopy", "(", ")", "&&", "EC", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SPRMI", ")", ";", "unsigned", "FullReg", "=", "SPRMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "MRI", "->", "getRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRC", "->", "hasSuperClassEq", "(", "MRI", "->", "getRegClass", "(", "FullReg", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "FullReg", ")", "<<", "", ")", ";", "eraseInstrWithNoUses", "(", "MI", ")", ";", "return", "FullReg", ";", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isRegSequence", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "{", "unsigned", "NumImplicit", "=", "", ",", "NumTotal", "=", "", ";", "unsigned", "NonImplicitReg", "=", "~", "", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MI", "->", "getNumExplicitOperands", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "I", ")", ".", "isReg", "(", ")", ")", "continue", ";", "++", "NumTotal", ";", "unsigned", "OpReg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "OpReg", ")", ")", "break", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "OpReg", ")", ";", "if", "(", "!", "Def", ")", "break", ";", "if", "(", "Def", "->", "isImplicitDef", "(", ")", ")", "++", "NumImplicit", ";", "else", "NonImplicitReg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "}"], "ground_truth": ["if", "(", "NumImplicit", "==", "NumTotal", "-", "", ")", "return", "optimizeAllLanesPattern", "(", "MI", ",", "NonImplicitReg", ")", ";"], "File": "A15SDOptimizer21", "Func": "optimizeSDPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61791, "Length": 394, "Cover_Rate": 0.7665369649805448} {"Template_token": ["", "if", "(", "!", "hasPartialWrite", "(", "MI", ")", ")", "continue", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "Uses", ";", "unsigned", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "*", "I", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "", ")", "{", "Modified", "=", "true", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "const_iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MRI", "->", "constrainRegClass", "(", "NewReg", ",", "MRI", "->", "getRegClass", "(", "(", "*", "I", ")", "->", "getReg", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "*", "I", "<<", "", "<<", "printReg", "(", "NewReg", ")", "<<", "", ")", ";", "(", "*", "I", ")", "->", "substVirtReg", "(", "NewReg", ",", "", ",", "*", "TRI", ")", ";", "}", "}", "Replacements", "[", "MI", "]", "=", "NewReg", ";", "}", "}", "return", "Modified", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer21", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61792, "Length": 196, "Cover_Rate": 0.593939393939394} {"Template_token": ["", "if", "(", "!", "(", "STI", ".", "isCortexA15", "(", ")", "&&", "STI", ".", "hasNEON", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "bool", "Modified", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "", ")", ";"], "ground_truth": ["DeadInstr", ".", "clear", "(", ")", ";"], "File": "A15SDOptimizer21", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61793, "Length": 73, "Cover_Rate": 0.44242424242424244} {"Template_token": ["", "Reached", ".", "insert", "(", "MI", ")", ";", "if", "(", "MI", "->", "isPHI", "(", ")", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "continue", ";", "}", "MachineInstr", "*", "NewMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "NewMI", ")", "continue", ";", "Front", ".", "push_back", "(", "NewMI", ")", ";", "}", "}", "else", "if", "(", "MI", "->", "isFullCopy", "(", ")", ")", "{", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["MachineInstr", "*", "NewMI", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "File": "A15SDOptimizer22", "Func": "elideCopiesAndPHIs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61794, "Length": 146, "Cover_Rate": 0.5488721804511278} {"Template_token": ["", "MI", "=", "Front", ".", "pop_back_val", "(", ")", ";", "if", "(", "Reached", ".", "find", "(", "MI", ")", "!=", "Reached", ".", "end", "(", ")", ")", "continue", ";", "Reached", ".", "insert", "(", "MI", ")", ";", "if", "(", "MI", "->", "isPHI", "(", ")", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "continue", ";", "}", "MachineInstr", "*", "NewMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "NewMI", ")", "continue", ";"], "ground_truth": ["Front", ".", "push_back", "(", "NewMI", ")", ";"], "File": "A15SDOptimizer22", "Func": "elideCopiesAndPHIs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61795, "Length": 118, "Cover_Rate": 0.44360902255639095} {"Template_token": ["", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "MachineOperand", "*", "Op", "=", "MI", "->", "findRegisterDefOperand", "(", "Reg", ")", ";", "if", "(", "!", "Op", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "Op", "->", "getParent", "(", ")", ";", "if", "(", "DeadInstr", ".", "find", "(", "Def", ")", "!=", "DeadInstr", ".", "end", "(", ")", ")", "continue", ";", "bool", "IsDead", "=", "true", ";", "for", "(", "MachineOperand", "&", "MODef", ":", "Def", "->", "operands", "(", ")", ")", "{", "if", "(", "(", "!", "MODef", ".", "isReg", "(", ")", ")", "||", "(", "!", "MODef", ".", "isDef", "(", ")", ")", ")", "continue", ";", "Register", "DefReg", "=", "MODef", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "DefReg", ")", ")", "{", "IsDead", "=", "false", ";", "break", ";", "}", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "Reg", ")", ")", "{", "if", "(", "&", "Use", "==", "Def", ")", "continue", ";", "if", "(", "DeadInstr", ".", "find", "(", "&", "Use", ")", "==", "DeadInstr", ".", "end", "(", ")", ")", "{", "IsDead", "=", "false", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "A15SDOptimizer24", "Func": "eraseInstrWithNoUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61796, "Length": 181, "Cover_Rate": 0.5764331210191083} {"Template_token": ["", "bool", "IsDead", "=", "true", ";", "for", "(", "MachineOperand", "&", "MODef", ":", "Def", "->", "operands", "(", ")", ")", "{", "if", "(", "(", "!", "MODef", ".", "isReg", "(", ")", ")", "||", "(", "!", "MODef", ".", "isDef", "(", ")", ")", ")", "continue", ";", "Register", "DefReg", "=", "MODef", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "DefReg", ")", ")", "{", "IsDead", "=", "false", ";", "break", ";", "}", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "Reg", ")", ")", "{", "if", "(", "&", "Use", "==", "Def", ")", "continue", ";", "if", "(", "DeadInstr", ".", "find", "(", "&", "Use", ")", "==", "DeadInstr", ".", "end", "(", ")", ")", "{"], "ground_truth": ["IsDead", "=", "false", ";"], "File": "A15SDOptimizer24", "Func": "eraseInstrWithNoUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61797, "Length": 111, "Cover_Rate": 0.3535031847133758} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "Defs", "=", "getReadDPRs", "(", "MI", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "unsigned", "I", ":", "Defs", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "DefSrcs", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "I", ")", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "I", ")", ";", "if", "(", "!", "Def", ")", "continue", ";", "elideCopiesAndPHIs", "(", "Def", ",", "DefSrcs", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "DefSrcs", ")", "{", "if", "(", "Replacements", ".", "find", "(", "MI", ")", "!=", "Replacements", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "hasPartialWrite", "(", "MI", ")", ")", "continue", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "Uses", ";", "Register", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "MRI", "->", "use_operands", "(", "DPRDefReg", ")", ")", "Uses", ".", "push_back", "(", "&", "MO", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "", ")", "{", "Modified", "=", "true", ";", "for", "(", "MachineOperand", "*", "Use", ":", "Uses", ")", "{", "MRI", "->", "constrainRegClass", "(", "NewReg", ",", "MRI", "->", "getRegClass", "(", "Use", "->", "getReg", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Use", "<<", "", "<<", "printReg", "(", "NewReg", ")", "<<", "", ")", ";", "Use", "->", "substVirtReg", "(", "NewReg", ",", "", ",", "*", "TRI", ")", ";", "}", "}", "Replacements", "[", "MI", "]", "=", "NewReg", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer24", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61798, "Length": 241, "Cover_Rate": 0.94140625} {"Template_token": ["", "TRI", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "bool", "Modified", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "", ")", ";", "DeadInstr", ".", "clear", "(", ")", ";", "Replacements", ".", "clear", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "MFI", "->", "begin", "(", ")", ",", "ME", "=", "MFI", "->", "end", "(", ")", ";", "MI", "!=", "ME", ";", ")", "{", "Modified", "|=", "runOnInstruction", "(", "MI", "++", ")", ";", "}"], "ground_truth": ["}"], "File": "A15SDOptimizer28", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61799, "Length": 121, "Cover_Rate": 0.605} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer2", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61800, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "!", "MI", ")", "return", "", ";", "MachineOperand", "*", "MO", "=", "MI", "->", "findRegisterDefOperand", "(", "SReg", ")", ";", "assert", "(", "MO", "->", "isReg", "(", ")", "&&", "", ")", ";", "if", "(", "!", "MO", ")", "return", "", ";", "if", "(", "MI", "->", "isCopy", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "{", "SReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SReg", ")", ")", "{", "if", "(", "MO", "->", "getSubReg", "(", ")", "==", "", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "A15SDOptimizer2", "Func": "getPrefSPRLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61802, "Length": 100, "Cover_Rate": 0.6410256410256411} {"Template_token": ["", "if", "(", "MI", "->", "isCopy", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "{", "SReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SReg", ")", ")", "{", "if", "(", "MO", "->", "getSubReg", "(", ")", "==", "", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "A15SDOptimizer2", "Func": "getPrefSPRLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61803, "Length": 62, "Cover_Rate": 0.3974358974358974} {"Template_token": ["", "MachineOperand", "*", "MO", "=", "MI", "->", "findRegisterDefOperand", "(", "SReg", ")", ";", "assert", "(", "MO", "->", "isReg", "(", ")", "&&", "", ")", ";", "if", "(", "!", "MO", ")", "return", "", ";", "if", "(", "MI", "->", "isCopy", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "{", "SReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "Register", "::", "isVirtualRegister", "(", "SReg", ")", ")", "{", "if", "(", "MO", "->", "getSubReg", "(", ")", "==", "", ")", "return", "", ";", "return", "", ";", "}"], "ground_truth": ["return", "getDPRLaneFromSPR", "(", "SReg", ")", ";"], "File": "A15SDOptimizer34", "Func": "getPrefSPRLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61804, "Length": 99, "Cover_Rate": 0.6346153846153846} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "MRI", "->", "getVRegDef", "(", "SReg", ")", ";", "if", "(", "!", "MI", ")", "return", "", ";", "MachineOperand", "*", "MO", "=", "MI", "->", "findRegisterDefOperand", "(", "SReg", ")", ";", "assert", "(", "MO", "->", "isReg", "(", ")", "&&", "", ")", ";", "if", "(", "!", "MO", ")", "return", "", ";", "if", "(", "MI", "->", "isCopy", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "{", "SReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "Register", "::", "isVirtualRegister", "(", "SReg", ")", ")", "{", "if", "(", "MO", "->", "getSubReg", "(", ")", "==", "", ")", "return", "", ";", "return", "", ";", "}", "return", "getDPRLaneFromSPR", "(", "SReg", ")", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer34", "Func": "getPrefSPRLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61805, "Length": 119, "Cover_Rate": 0.7628205128205128} {"Template_token": ["", "for", "(", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "::", "iterator", "II", "=", "DefSrcs", ".", "begin", "(", ")", ",", "EE", "=", "DefSrcs", ".", "end", "(", ")", ";", "II", "!=", "EE", ";", "++", "II", ")", "{", "MachineInstr", "*", "MI", "=", "*", "II", ";", "if", "(", "Replacements", ".", "find", "(", "MI", ")", "!=", "Replacements", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "hasPartialWrite", "(", "MI", ")", ")", "continue", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "Uses", ";", "unsigned", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "I", ".", "getOperand", "(", ")", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "", ")", "{", "Modified", "=", "true", ";"], "ground_truth": ["for", "(", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "::", "const_iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "A15SDOptimizer36", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61806, "Length": 187, "Cover_Rate": 0.5358166189111748} {"Template_token": ["", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "*", "I", ")", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "*", "I", ")", ";", "if", "(", "!", "Def", ")", "continue", ";", "elideCopiesAndPHIs", "(", "Def", ",", "DefSrcs", ")", ";", "for", "(", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "::", "iterator", "II", "=", "DefSrcs", ".", "begin", "(", ")", ",", "EE", "=", "DefSrcs", ".", "end", "(", ")", ";", "II", "!=", "EE", ";", "++", "II", ")", "{", "MachineInstr", "*", "MI", "=", "*", "II", ";", "if", "(", "Replacements", ".", "find", "(", "MI", ")", "!=", "Replacements", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "hasPartialWrite", "(", "MI", ")", ")", "continue", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "Uses", ";", "unsigned", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "I", ".", "getOperand", "(", ")", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "", ")", "{", "Modified", "=", "true", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "const_iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "*", "I", "<<", "", "<<", "PrintReg", "(", "NewReg", ")", "<<", "", ")", ";", "(", "*", "I", ")", "->", "substVirtReg", "(", "NewReg", ",", "", ",", "*", "TRI", ")", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer3", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61807, "Length": 260, "Cover_Rate": 0.7580174927113703} {"Template_token": ["", "unsigned", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "I", ".", "getOperand", "(", ")", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "", ")", "{", "Modified", "=", "true", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "const_iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "*", "I", "<<", "", "<<", "PrintReg", "(", "NewReg", ")", "<<", "", ")", ";", "(", "*", "I", ")", "->", "substVirtReg", "(", "NewReg", ",", "", ",", "*", "TRI", ")", ";", "}", "}", "Replacements", "[", "MI", "]", "=", "NewReg", ";", "}", "}"], "ground_truth": ["return", "Modified", ";"], "File": "A15SDOptimizer3", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61808, "Length": 158, "Cover_Rate": 0.4606413994169096} {"Template_token": ["", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "*", "I", ")", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "*", "I", ")", ";", "if", "(", "!", "Def", ")", "continue", ";", "elideCopiesAndPHIs", "(", "Def", ",", "DefSrcs", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "DefSrcs", ")", "{", "if", "(", "Replacements", ".", "find", "(", "MI", ")", "!=", "Replacements", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "hasPartialWrite", "(", "MI", ")", ")", "continue", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "Uses", ";"], "ground_truth": ["Register", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "A15SDOptimizer4", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61809, "Length": 98, "Cover_Rate": 0.31309904153354634} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARM10", "Func": "ARMCondCodeToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61810, "Length": 84, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "inline", "static", "CondCodes", "getOppositeCondition", "(", "CondCodes", "CC", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "EQ", ":", "return", "NE", ";", "case", "NE", ":", "return", "EQ", ";", "case", "HS", ":", "return", "LO", ";", "case", "LO", ":", "return", "HS", ";", "case", "MI", ":", "return", "PL", ";", "case", "PL", ":", "return", "MI", ";", "case", "VS", ":", "return", "VC", ";"], "ground_truth": ["case", "VC", ":", "return", "VS", ";"], "File": "ARM10", "Func": "getOppositeCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61811, "Length": 69, "Cover_Rate": 0.6448598130841121} {"Template_token": ["", "case", "LO", ":", "return", "HS", ";", "case", "MI", ":", "return", "PL", ";", "case", "PL", ":", "return", "MI", ";", "case", "VS", ":", "return", "VC", ";", "case", "VC", ":", "return", "VS", ";", "case", "HI", ":", "return", "LS", ";", "case", "LS", ":", "return", "HI", ";", "case", "GE", ":", "return", "LT", ";", "case", "LT", ":", "return", "GE", ";"], "ground_truth": ["case", "GT", ":", "return", "LE", ";"], "File": "ARM10", "Func": "getOppositeCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61812, "Length": 60, "Cover_Rate": 0.5607476635514018} {"Template_token": ["", "case", "ST", ":", "return", "", ";", "case", "ISH", ":", "return", "", ";", "case", "ISHST", ":", "return", "", ";"], "ground_truth": ["case", "NSH", ":", "return", "", ";"], "File": "ARM10", "Func": "MemBOptToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61813, "Length": 24, "Cover_Rate": 0.3582089552238806} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARM11", "Func": "ARMCondCodeToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61814, "Length": 78, "Cover_Rate": 0.5234899328859061} {"Template_token": ["", "case", "MI", ":", "return", "PL", ";", "case", "PL", ":", "return", "MI", ";", "case", "VS", ":", "return", "VC", ";", "case", "VC", ":", "return", "VS", ";", "case", "HI", ":", "return", "LS", ";", "case", "LS", ":", "return", "HI", ";", "case", "GE", ":", "return", "LT", ";"], "ground_truth": ["case", "LT", ":", "return", "GE", ";"], "File": "ARM11", "Func": "getOppositeCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61815, "Length": 48, "Cover_Rate": 0.44036697247706424} {"Template_token": ["", "case", "HS", ":", "return", "LO", ";", "case", "LO", ":", "return", "HS", ";", "case", "MI", ":", "return", "PL", ";", "case", "PL", ":", "return", "MI", ";", "case", "VS", ":", "return", "VC", ";"], "ground_truth": ["case", "VC", ":", "return", "VS", ";"], "File": "ARM28", "Func": "getOppositeCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61816, "Length": 36, "Cover_Rate": 0.3364485981308411} {"Template_token": ["", "inline", "unsigned", "createNEONModImm", "(", "unsigned", "OpCmode", ",", "unsigned", "Val", ")", "{", "return", "(", "OpCmode", "<<", "", ")", "|", "Val", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "createNEONModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61818, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "isNEONi16splat", "(", "Value", ")", "&&", "", ")", ";", "if", "(", "Value", ">=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "", ";", "else", "Value", "|=", "", ";", "return", "Value", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "encodeNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61819, "Length": 35, "Cover_Rate": 0.813953488372093} {"Template_token": ["", "inline", "unsigned", "encodeNEONi32splat", "(", "unsigned", "Value", ")", "{", "assert", "(", "isNEONi32splat", "(", "Value", ")", "&&", "", ")", ";", "if", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "", ";", "else", "if", "(", "Value", ">", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "", ";", "else", "if", "(", "Value", ">", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "", ";", "return", "Value", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "encodeNEONi32splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61820, "Length": 80, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Op", "==", "sub", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getAddrOpcStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61821, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "return", "(", "AM2Opc", ">>", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getAM2IdxMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61823, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "return", "AM2Opc", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getAM2Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61825, "Length": 14, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "inline", "unsigned", "getAM2Offset", "(", "unsigned", "AM2Opc", ")", "{", "return", "AM2Opc", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getAM2Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61826, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "inline", "AddrOpc", "getAM2Op", "(", "unsigned", "AM2Opc", ")", "{", "return", "(", "(", "AM2Opc", ">>", "", ")", "&", "", ")", "?", "sub", ":", "add", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getAM2Op", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61827, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "inline", "unsigned", "getAM2Opc", "(", "AddrOpc", "Opc", ",", "unsigned", "Imm12", ",", "ShiftOpc", "SO", ",", "unsigned", "IdxMode", "=", "", ")", "{"], "ground_truth": ["assert", "(", "Imm12", "<", "(", "", "<<", "", ")", "&&", "", ")", ";"], "File": "ARMAddressingModes11", "Func": "getAM2Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61829, "Length": 32, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isSub", "=", "Opc", "==", "sub", ";"], "ground_truth": ["return", "Imm12", "|", "(", "(", "int", ")", "isSub", "<<", "", ")", "|", "(", "SO", "<<", "", ")", "|", "(", "IdxMode", "<<", "", ")", ";"], "File": "ARMAddressingModes11", "Func": "getAM2Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61830, "Length": 31, "Cover_Rate": 0.484375} {"Template_token": ["", "inline", "ShiftOpc", "getAM2ShiftOpc", "(", "unsigned", "AM2Opc", ")", "{"], "ground_truth": ["return", "(", "ShiftOpc", ")", "(", "(", "AM2Opc", ">>", "", ")", "&", "", ")", ";"], "File": "ARMAddressingModes11", "Func": "getAM2ShiftOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61831, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "inline", "ShiftOpc", "getAM2ShiftOpc", "(", "unsigned", "AM2Opc", ")", "{"], "ground_truth": ["return", "(", "ShiftOpc", ")", "(", "(", "AM2Opc", ">>", "", ")", "&", "", ")", ";"], "File": "ARMAddressingModes11", "Func": "getAM2ShiftOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61832, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "inline", "unsigned", "getAM3IdxMode", "(", "unsigned", "AM3Opc", ")", "{"], "ground_truth": ["return", "(", "AM3Opc", ">>", "", ")", ";"], "File": "ARMAddressingModes11", "Func": "getAM3IdxMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61833, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "inline", "unsigned", "getAM3IdxMode", "(", "unsigned", "AM3Opc", ")", "{"], "ground_truth": ["return", "(", "AM3Opc", ">>", "", ")", ";"], "File": "ARMAddressingModes11", "Func": "getAM3IdxMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61834, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "inline", "unsigned", "char", "getAM3Offset", "(", "unsigned", "AM3Opc", ")", "{"], "ground_truth": ["return", "AM3Opc", "&", "", ";"], "File": "ARMAddressingModes11", "Func": "getAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61835, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "return", "AM3Opc", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61836, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "return", "(", "(", "int", ")", "isSub", "<<", "", ")", "|", "Offset", "|", "(", "IdxMode", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getAM3Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61839, "Length": 19, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "return", "(", "(", "int", ")", "isSub", "<<", "", ")", "|", "Offset", "|", "(", "IdxMode", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getAM3Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61840, "Length": 19, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "inline", "unsigned", "getAM4ModeImm", "(", "AMSubMode", "SubMode", ")", "{", "return", "(", "int", ")", "SubMode", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getAM4ModeImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61841, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "return", "(", "int", ")", "SubMode", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getAM4ModeImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61842, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "inline", "unsigned", "char", "getAM5FP16Offset", "(", "unsigned", "AM5Opc", ")", "{", "return", "AM5Opc", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getAM5FP16Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61845, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "return", "AM5Opc", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getAM5FP16Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61846, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "return", "(", "(", "int", ")", "isSub", "<<", "", ")", "|", "Offset", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getAM5FP16Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61849, "Length": 13, "Cover_Rate": 0.40625} {"Template_token": ["", "inline", "unsigned", "char", "getAM5Offset", "(", "unsigned", "AM5Opc", ")", "{", "return", "AM5Opc", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getAM5Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61852, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isSub", "=", "Opc", "==", "sub", ";", "return", "(", "(", "int", ")", "isSub", "<<", "", ")", "|", "Offset", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getAM5Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61855, "Length": 20, "Cover_Rate": 0.625} {"Template_token": ["", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMAddressingModes11", "Func": "getAMSubModeStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61856, "Length": 30, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMAddressingModes11", "Func": "getAMSubModeStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61857, "Length": 25, "Cover_Rate": 0.44642857142857145} {"Template_token": ["", "return", "getFP16Imm", "(", "FPImm", ".", "bitcastToAPInt", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getFP16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61858, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "inline", "int", "getFP64Imm", "(", "const", "APFloat", "&", "FPImm", ")", "{"], "ground_truth": ["return", "getFP64Imm", "(", "FPImm", ".", "bitcastToAPInt", "(", ")", ")", ";"], "File": "ARMAddressingModes11", "Func": "getFP64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61862, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "uint8_t", "Sign", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "uint8_t", "Exp", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "uint8_t", "Mantissa", "=", "Imm", "&", "", ";", "uint32_t", "I", "=", "", ";", "I", "|=", "Sign", "<<", "", ";", "I", "|=", "(", "(", "Exp", "&", "", ")", "!=", "", "?", "", ":", "", ")", "<<", "", ";"], "ground_truth": ["I", "|=", "(", "(", "Exp", "&", "", ")", "!=", "", "?", "", ":", "", ")", "<<", "", ";"], "File": "ARMAddressingModes11", "Func": "getFPImmFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61864, "Length": 76, "Cover_Rate": 0.6909090909090909} {"Template_token": ["", "return", "(", "ModImm", ">>", "", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getNEONModImmOpCmode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61866, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "return", "ModImm", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getNEONModImmVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61867, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "ModImm", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getNEONModImmVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61868, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMAddressingModes11", "Func": "getShiftOpcEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61869, "Length": 18, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "inline", "const", "char", "*", "getShiftOpcStr", "(", "ShiftOpc", "Op", ")", "{", "switch", "(", "Op", ")", "{"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMAddressingModes11", "Func": "getShiftOpcStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61870, "Length": 22, "Cover_Rate": 0.34375} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMAddressingModes11", "Func": "getShiftOpcStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61871, "Length": 25, "Cover_Rate": 0.390625} {"Template_token": ["", "return", "rotr32", "(", "", ",", "getSOImmValRotate", "(", "V", ")", ")", "&", "V", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getSOImmTwoPartFirst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61872, "Length": 14, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "inline", "unsigned", "getSOImmTwoPartFirst", "(", "unsigned", "V", ")", "{", "return", "rotr32", "(", "", ",", "getSOImmValRotate", "(", "V", ")", ")", "&", "V", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getSOImmTwoPartFirst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61873, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "V", "=", "rotr32", "(", "~", "", ",", "getSOImmValRotate", "(", "V", ")", ")", "&", "V", ";"], "ground_truth": ["assert", "(", "V", "==", "(", "rotr32", "(", "", ",", "getSOImmValRotate", "(", "V", ")", ")", "&", "V", ")", ")", ";"], "File": "ARMAddressingModes11", "Func": "getSOImmTwoPartSecond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61874, "Length": 34, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "V", "=", "rotr32", "(", "~", "", ",", "getSOImmValRotate", "(", "V", ")", ")", "&", "V", ";"], "ground_truth": ["assert", "(", "V", "==", "(", "rotr32", "(", "", ",", "getSOImmValRotate", "(", "V", ")", ")", "&", "V", ")", ")", ";"], "File": "ARMAddressingModes11", "Func": "getSOImmTwoPartSecond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61875, "Length": 34, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "if", "(", "rotr32", "(", "~", "", ",", "RotAmt", ")", "&", "Arg", ")", "return", "-", "", ";"], "ground_truth": ["return", "rotl32", "(", "Arg", ",", "RotAmt", ")", "|", "(", "(", "RotAmt", ">>", "", ")", "<<", "", ")", ";"], "File": "ARMAddressingModes11", "Func": "getSOImmVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61876, "Length": 34, "Cover_Rate": 0.5230769230769231} {"Template_token": ["", "unsigned", "RotAmt", "=", "getSOImmValRotate", "(", "Arg", ")", ";"], "ground_truth": ["if", "(", "rotr32", "(", "~", "", ",", "RotAmt", ")", "&", "Arg", ")", "return", "-", "", ";"], "File": "ARMAddressingModes11", "Func": "getSOImmVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61877, "Length": 24, "Cover_Rate": 0.36923076923076925} {"Template_token": ["", "inline", "unsigned", "getSOImmValImm", "(", "unsigned", "Imm", ")", "{", "return", "Imm", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getSOImmValImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61878, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "return", "(", "Imm", ">>", "", ")", "*", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getSOImmValRot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61880, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "inline", "unsigned", "getSOImmValRotate", "(", "unsigned", "Imm", ")", "{", "if", "(", "(", "Imm", "&", "~", "", ")", "==", "", ")", "return", "", ";", "unsigned", "TZ", "=", "countTrailingZeros", "(", "Imm", ")", ";", "unsigned", "RotAmt", "=", "TZ", "&", "~", "", ";"], "ground_truth": ["if", "(", "(", "rotr32", "(", "Imm", ",", "RotAmt", ")", "&", "~", "", ")", "==", "", ")", "return", "(", "", "-", "RotAmt", ")", "&", "", ";"], "File": "ARMAddressingModes11", "Func": "getSOImmValRotate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61882, "Length": 63, "Cover_Rate": 0.504} {"Template_token": ["", "inline", "unsigned", "getSORegOffset", "(", "unsigned", "Op", ")", "{"], "ground_truth": ["return", "Op", ">>", "", ";"], "File": "ARMAddressingModes11", "Func": "getSORegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61883, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "ShOp", "|", "(", "Imm", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getSORegOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61886, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "assert", "(", "isT2SOImmTwoPartVal", "(", "Imm", ")", "&&", "", ")", ";"], "ground_truth": ["unsigned", "V", "=", "rotr32", "(", "~", "", ",", "getT2SOImmValRotate", "(", "Imm", ")", ")", "&", "Imm", ";"], "File": "ARMAddressingModes11", "Func": "getT2SOImmTwoPartFirst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61889, "Length": 26, "Cover_Rate": 0.3132530120481928} {"Template_token": ["", "inline", "unsigned", "getT2SOImmTwoPartFirst", "(", "unsigned", "Imm", ")", "{", "assert", "(", "isT2SOImmTwoPartVal", "(", "Imm", ")", "&&", "", ")", ";", "unsigned", "V", "=", "rotr32", "(", "~", "", ",", "getT2SOImmValRotate", "(", "Imm", ")", ")", "&", "Imm", ";", "if", "(", "getT2SOImmVal", "(", "V", ")", "!=", "-", "", ")", "return", "V", ";", "if", "(", "getT2SOImmValSplatVal", "(", "Imm", "&", "", ")", "!=", "-", "", ")", "return", "Imm", "&", "", ";"], "ground_truth": ["assert", "(", "getT2SOImmValSplatVal", "(", "Imm", "&", "", ")", "!=", "-", "", ")", ";"], "File": "ARMAddressingModes11", "Func": "getT2SOImmTwoPartFirst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61890, "Length": 77, "Cover_Rate": 0.927710843373494} {"Template_token": ["", "int", "Splat", "=", "getT2SOImmValSplatVal", "(", "Arg", ")", ";", "if", "(", "Splat", "!=", "-", "", ")", "return", "Splat", ";"], "ground_truth": ["int", "Rot", "=", "getT2SOImmValRotateVal", "(", "Arg", ")", ";"], "File": "ARMAddressingModes11", "Func": "getT2SOImmVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61892, "Length": 26, "Cover_Rate": 0.5306122448979592} {"Template_token": ["", "unsigned", "RotAmt", "=", "countTrailingZeros", "(", "V", ")", ";"], "ground_truth": ["return", "(", "", "-", "RotAmt", ")", "&", "", ";"], "File": "ARMAddressingModes11", "Func": "getT2SOImmValRotate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61893, "Length": 17, "Cover_Rate": 0.425} {"Template_token": ["", "unsigned", "RotAmt", "=", "countLeadingZeros", "(", "V", ")", ";", "if", "(", "RotAmt", ">=", "", ")", "return", "-", "", ";"], "ground_truth": ["if", "(", "(", "rotr32", "(", "", ",", "RotAmt", ")", "&", "V", ")", "==", "V", ")", "return", "(", "rotr32", "(", "V", ",", "", "-", "RotAmt", ")", "&", "", ")", "|", "(", "(", "RotAmt", "+", "", ")", "<<", "", ")", ";"], "File": "ARMAddressingModes11", "Func": "getT2SOImmValRotateVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61894, "Length": 57, "Cover_Rate": 0.8142857142857143} {"Template_token": ["", "unsigned", "RotAmt", "=", "countLeadingZeros", "(", "V", ")", ";", "if", "(", "RotAmt", ">=", "", ")", "return", "-", "", ";"], "ground_truth": ["if", "(", "(", "rotr32", "(", "", ",", "RotAmt", ")", "&", "V", ")", "==", "V", ")", "return", "(", "rotr32", "(", "V", ",", "", "-", "RotAmt", ")", "&", "", ")", "|", "(", "(", "RotAmt", "+", "", ")", "<<", "", ")", ";"], "File": "ARMAddressingModes11", "Func": "getT2SOImmValRotateVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61895, "Length": 57, "Cover_Rate": 0.8142857142857143} {"Template_token": ["", "Imm", "=", "Vs", "&", "", ";", "u", "=", "Imm", "|", "(", "Imm", "<<", "", ")", ";"], "ground_truth": ["if", "(", "Vs", "==", "u", ")", "return", "(", "(", "(", "Vs", "==", "V", ")", "?", "", ":", "", ")", "<<", "", ")", "|", "Imm", ";"], "File": "ARMAddressingModes11", "Func": "getT2SOImmValSplatVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61896, "Length": 41, "Cover_Rate": 0.3565217391304348} {"Template_token": ["", "u", "=", "Imm", "|", "(", "Imm", "<<", "", ")", ";", "if", "(", "Vs", "==", "u", ")", "return", "(", "(", "(", "Vs", "==", "V", ")", "?", "", ":", "", ")", "<<", "", ")", "|", "Imm", ";"], "ground_truth": ["if", "(", "Vs", "==", "(", "u", "|", "(", "u", "<<", "", ")", ")", ")", "return", "(", "", "<<", "", ")", "|", "Imm", ";"], "File": "ARMAddressingModes11", "Func": "getT2SOImmValSplatVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61897, "Length": 58, "Cover_Rate": 0.5043478260869565} {"Template_token": ["", "if", "(", "(", "Imm", "&", "~", "", ")", "==", "", ")", "return", "", ";"], "ground_truth": ["return", "countTrailingZeros", "(", "Imm", ")", ";"], "File": "ARMAddressingModes11", "Func": "getThumbImm16ValShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61898, "Length": 20, "Cover_Rate": 0.6896551724137931} {"Template_token": ["", "inline", "unsigned", "getThumbImmNonShiftedVal", "(", "unsigned", "V", ")", "{", "return", "V", ">>", "getThumbImmValShift", "(", "V", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getThumbImmNonShiftedVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61899, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "inline", "unsigned", "getThumbImmNonShiftedVal", "(", "unsigned", "V", ")", "{", "return", "V", ">>", "getThumbImmValShift", "(", "V", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getThumbImmNonShiftedVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61900, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "inline", "unsigned", "getThumbImmValShift", "(", "unsigned", "Imm", ")", "{"], "ground_truth": ["if", "(", "(", "Imm", "&", "~", "", ")", "==", "", ")", "return", "", ";"], "File": "ARMAddressingModes11", "Func": "getThumbImmValShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61901, "Length": 22, "Cover_Rate": 0.7586206896551724} {"Template_token": ["", "inline", "bool", "isNEONi16splat", "(", "unsigned", "Value", ")", "{"], "ground_truth": ["if", "(", "Value", ">", "", ")", "return", "false", ";"], "File": "ARMAddressingModes11", "Func": "isNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61902, "Length": 17, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "return", "Value", "==", "", "||", "isNEONBytesplat", "(", "Value", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "isNEONi32splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61903, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "return", "Value", "==", "", "||", "isNEONBytesplat", "(", "Value", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "isNEONi32splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61904, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "V", "=", "rotr32", "(", "~", "", ",", "getSOImmValRotate", "(", "V", ")", ")", "&", "V", ";", "if", "(", "V", "==", "", ")", "return", "false", ";", "V", "=", "rotr32", "(", "~", "", ",", "getSOImmValRotate", "(", "V", ")", ")", "&", "V", ";", "return", "V", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "isSOImmTwoPartVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61905, "Length": 45, "Cover_Rate": 0.8490566037735849} {"Template_token": ["", "V", "=", "rotr32", "(", "~", "", ",", "getT2SOImmValRotate", "(", "V", ")", ")", "&", "V", ";", "if", "(", "V", "==", "", ")", "return", "false", ";", "if", "(", "getT2SOImmVal", "(", "V", ")", "!=", "-", "", ")", "return", "true", ";", "V", "=", "Imm", ";", "if", "(", "getT2SOImmValSplatVal", "(", "V", "&", "", ")", "!=", "-", "", ")", "V", "&=", "~", "", ";", "else", "if", "(", "getT2SOImmValSplatVal", "(", "V", "&", "", ")", "!=", "-", "", ")", "V", "&=", "~", "", ";"], "ground_truth": ["if", "(", "getT2SOImmVal", "(", "V", ")", "!=", "-", "", ")", "return", "true", ";"], "File": "ARMAddressingModes11", "Func": "isT2SOImmTwoPartVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61906, "Length": 89, "Cover_Rate": 0.7478991596638656} {"Template_token": ["", "if", "(", "getT2SOImmVal", "(", "V", ")", "!=", "-", "", ")", "return", "true", ";", "V", "=", "Imm", ";", "if", "(", "getT2SOImmValSplatVal", "(", "V", "&", "", ")", "!=", "-", "", ")", "V", "&=", "~", "", ";", "else", "if", "(", "getT2SOImmValSplatVal", "(", "V", "&", "", ")", "!=", "-", "", ")", "V", "&=", "~", "", ";", "if", "(", "getT2SOImmVal", "(", "V", ")", "!=", "-", "", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAddressingModes11", "Func": "isT2SOImmTwoPartVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61907, "Length": 68, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "inline", "bool", "isThumbImm16ShiftedVal", "(", "unsigned", "V", ")", "{", "V", "=", "(", "~", "", "<<", "getThumbImm16ValShift", "(", "V", ")", ")", "&", "V", ";"], "ground_truth": ["return", "V", "==", "", ";"], "File": "ARMAddressingModes11", "Func": "isThumbImm16ShiftedVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61909, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "inline", "bool", "isThumbImmShiftedVal", "(", "unsigned", "V", ")", "{", "V", "=", "(", "~", "", "<<", "getThumbImmValShift", "(", "V", ")", ")", "&", "V", ";", "return", "V", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "isThumbImmShiftedVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61910, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "V", "=", "(", "~", "", "<<", "getThumbImmValShift", "(", "V", ")", ")", "&", "V", ";", "return", "V", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "isThumbImmShiftedVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61911, "Length": 20, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "assert", "(", "Amt", "<", "", "&&", "", ")", ";", "return", "(", "Val", "<<", "Amt", ")", "|", "(", "Val", ">>", "(", "(", "", "-", "Amt", ")", "&", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "rotl32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61912, "Length": 31, "Cover_Rate": 0.7380952380952381} {"Template_token": ["", "inline", "unsigned", "rotl32", "(", "unsigned", "Val", ",", "unsigned", "Amt", ")", "{", "assert", "(", "Amt", "<", "", "&&", "", ")", ";"], "ground_truth": ["return", "(", "Val", "<<", "Amt", ")", "|", "(", "Val", ">>", "(", "(", "", "-", "Amt", ")", "&", "", ")", ")", ";"], "File": "ARMAddressingModes11", "Func": "rotl32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61913, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "inline", "unsigned", "rotr32", "(", "unsigned", "Val", ",", "unsigned", "Amt", ")", "{", "assert", "(", "Amt", "<", "", "&&", "", ")", ";", "return", "(", "Val", ">>", "Amt", ")", "|", "(", "Val", "<<", "(", "(", "", "-", "Amt", ")", "&", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "rotr32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61914, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "ByteNum", "=", "(", "OpCmode", "&", "", ")", ">>", "", ";", "Val", "=", "Imm8", "<<", "(", "", "*", "ByteNum", ")", ";", "EltBits", "=", "", ";", "}", "else", "if", "(", "(", "OpCmode", "&", "", ")", "==", "", ")", "{", "unsigned", "ByteNum", "=", "(", "OpCmode", "&", "", ")", ">>", "", ";", "Val", "=", "Imm8", "<<", "(", "", "*", "ByteNum", ")", ";", "EltBits", "=", "", ";", "}", "else", "if", "(", "(", "OpCmode", "&", "", ")", "==", "", ")", "{", "unsigned", "ByteNum", "=", "", "+", "(", "OpCmode", "&", "", ")", ";", "Val", "=", "(", "Imm8", "<<", "(", "", "*", "ByteNum", ")", ")", "|", "(", "", ">>", "(", "", "*", "(", "", "-", "ByteNum", ")", ")", ")", ";", "EltBits", "=", "", ";"], "ground_truth": ["}", "else", "if", "(", "OpCmode", "==", "", ")", "{"], "File": "ARMAddressingModes12", "Func": "decodeNEONModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61916, "Length": 126, "Cover_Rate": 0.5163934426229508} {"Template_token": ["", "static", "inline", "unsigned", "encodeNEONi16splat", "(", "unsigned", "Value", ")", "{", "assert", "(", "isNEONi16splat", "(", "Value", ")", "&&", "", ")", ";", "if", "(", "Value", ">=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "", ";"], "ground_truth": ["else", "Value", "|=", "", ";"], "File": "ARMAddressingModes12", "Func": "encodeNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61917, "Length": 40, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "if", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "", ";", "else", "if", "(", "Value", ">", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "", ";", "else", "if", "(", "Value", ">", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "", ";"], "ground_truth": ["return", "Value", ";"], "File": "ARMAddressingModes12", "Func": "encodeNEONi32splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61919, "Length": 61, "Cover_Rate": 0.7530864197530864} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMAddressingModes12", "Func": "getShiftOpcEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61920, "Length": 24, "Cover_Rate": 0.43636363636363634} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMAddressingModes12", "Func": "getShiftOpcStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61921, "Length": 24, "Cover_Rate": 0.36923076923076925} {"Template_token": ["", "if", "(", "(", "rotr32", "(", "Imm", ",", "RotAmt", ")", "&", "~", "", ")", "==", "", ")", "return", "(", "", "-", "RotAmt", ")", "&", "", ";", "if", "(", "Imm", "&", "", ")", "{", "unsigned", "TZ2", "=", "countTrailingZeros", "(", "Imm", "&", "~", "", ")", ";", "unsigned", "RotAmt2", "=", "TZ2", "&", "~", "", ";", "if", "(", "(", "rotr32", "(", "Imm", ",", "RotAmt2", ")", "&", "~", "", ")", "==", "", ")", "return", "(", "", "-", "RotAmt2", ")", "&", "", ";", "}", "return", "(", "", "-", "RotAmt", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes12", "Func": "getSOImmValRotate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61922, "Length": 87, "Cover_Rate": 0.6904761904761905} {"Template_token": ["", "static", "inline", "unsigned", "getT2SOImmValRotate", "(", "unsigned", "V", ")", "{"], "ground_truth": ["if", "(", "(", "V", "&", "~", "", ")", "==", "", ")", "return", "", ";"], "File": "ARMAddressingModes12", "Func": "getT2SOImmValRotate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61923, "Length": 23, "Cover_Rate": 0.5609756097560976} {"Template_token": ["", "if", "(", "(", "rotr32", "(", "", ",", "RotAmt", ")", "&", "V", ")", "==", "V", ")", "return", "(", "rotr32", "(", "V", ",", "", "-", "RotAmt", ")", "&", "", ")", "|", "(", "(", "RotAmt", "+", "", ")", "<<", "", ")", ";", "return", "-", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes12", "Func": "getT2SOImmValRotateVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61924, "Length": 44, "Cover_Rate": 0.6197183098591549} {"Template_token": ["", "if", "(", "(", "Imm", "&", "~", "", ")", "==", "", ")", "return", "", ";", "return", "countTrailingZeros", "(", "Imm", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes12", "Func": "getThumbImm16ValShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61926, "Length": 21, "Cover_Rate": 0.7} {"Template_token": ["", "if", "(", "(", "Imm", "&", "~", "", ")", "==", "", ")", "return", "", ";", "return", "countTrailingZeros", "(", "Imm", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes12", "Func": "getThumbImm16ValShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61927, "Length": 21, "Cover_Rate": 0.7} {"Template_token": ["", "if", "(", "(", "Imm", "&", "~", "", ")", "==", "", ")", "return", "", ";"], "ground_truth": ["return", "countTrailingZeros", "(", "Imm", ")", ";"], "File": "ARMAddressingModes12", "Func": "getThumbImmValShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61928, "Length": 20, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "unsigned", "count", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "if", "(", "Value", "&", "", ")", "count", "++", ";", "Value", ">>=", "", ";", "}", "return", "count", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes12", "Func": "isNEONBytesplat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61930, "Length": 40, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "return", "Value", "==", "", "||", "isNEONBytesplat", "(", "Value", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes12", "Func": "isNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61931, "Length": 13, "Cover_Rate": 0.41935483870967744} {"Template_token": ["", "return", "Value", "==", "", "||", "isNEONBytesplat", "(", "Value", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes12", "Func": "isNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61932, "Length": 13, "Cover_Rate": 0.41935483870967744} {"Template_token": ["", "return", "(", "(", "AM5Opc", ">>", "", ")", "&", "", ")", "?", "sub", ":", "add", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes13", "Func": "getAM5FP16Op", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61938, "Length": 16, "Cover_Rate": 0.64} {"Template_token": ["", "return", "(", "(", "int", ")", "isSub", "<<", "", ")", "|", "Offset", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes13", "Func": "getAM5FP16Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61939, "Length": 13, "Cover_Rate": 0.3939393939393939} {"Template_token": ["", "return", "getFP16Imm", "(", "FPImm", ".", "bitcastToAPInt", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes13", "Func": "getFP16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61942, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "inline", "int", "getFP32FP16Imm", "(", "const", "APFloat", "&", "FPImm", ")", "{"], "ground_truth": ["return", "getFP32FP16Imm", "(", "FPImm", ".", "bitcastToAPInt", "(", ")", ")", ";"], "File": "ARMAddressingModes14", "Func": "getFP32FP16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61946, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "inline", "const", "char", "*", "getShiftOpcStr", "(", "ShiftOpc", "Op", ")", "{", "switch", "(", "Op", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMAddressingModes14", "Func": "getShiftOpcStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61947, "Length": 58, "Cover_Rate": 0.8055555555555556} {"Template_token": ["", "inline", "unsigned", "getVMOVModImmOpCmode", "(", "unsigned", "ModImm", ")", "{"], "ground_truth": ["return", "(", "ModImm", ">>", "", ")", "&", "", ";"], "File": "ARMAddressingModes14", "Func": "getVMOVModImmOpCmode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61948, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "return", "!", "(", "rotr32", "(", "~", "", ",", "getSOImmValRotate", "(", "First", ")", ")", "&", "First", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes14", "Func": "isSOImmTwoPartValNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61952, "Length": 18, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "First", "=", "~", "(", "-", "First", ")", ";", "return", "!", "(", "rotr32", "(", "~", "", ",", "getSOImmValRotate", "(", "First", ")", ")", "&", "First", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes14", "Func": "isSOImmTwoPartValNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61953, "Length": 26, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "union", "{", "uint32_t", "I", ";", "float", "F", ";", "}", "FPUnion", ";", "uint8_t", "Sign", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "uint8_t", "Exp", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "uint8_t", "Mantissa", "=", "Imm", "&", "", ";", "FPUnion", ".", "I", "=", "", ";", "FPUnion", ".", "I", "|=", "Sign", "<<", "", ";", "FPUnion", ".", "I", "|=", "(", "(", "Exp", "&", "", ")", "!=", "", "?", "", ":", "", ")", "<<", "", ";"], "ground_truth": ["FPUnion", ".", "I", "|=", "(", "(", "Exp", "&", "", ")", "!=", "", "?", "", ":", "", ")", "<<", "", ";"], "File": "ARMAddressingModes20", "Func": "getFPImmFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61954, "Length": 94, "Cover_Rate": 0.734375} {"Template_token": ["", "uint8_t", "Sign", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "uint8_t", "Exp", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "uint8_t", "Mantissa", "=", "Imm", "&", "", ";", "FPUnion", ".", "I", "=", "", ";", "FPUnion", ".", "I", "|=", "Sign", "<<", "", ";"], "ground_truth": ["FPUnion", ".", "I", "|=", "(", "(", "Exp", "&", "", ")", "!=", "", "?", "", ":", "", ")", "<<", "", ";"], "File": "ARMAddressingModes20", "Func": "getFPImmFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61955, "Length": 63, "Cover_Rate": 0.4921875} {"Template_token": ["", "static", "inline", "unsigned", "getAM2Opc", "(", "AddrOpc", "Opc", ",", "unsigned", "Imm12", ",", "ShiftOpc", "SO", ")", "{", "assert", "(", "Imm12", "<", "(", "", "<<", "", ")", "&&", "", ")", ";", "bool", "isSub", "=", "Opc", "==", "sub", ";", "return", "Imm12", "|", "(", "(", "int", ")", "isSub", "<<", "", ")", "|", "(", "SO", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes21", "Func": "getAM2Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61956, "Length": 54, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "ShiftOpc", "getAM2ShiftOpc", "(", "unsigned", "AM2Opc", ")", "{", "return", "(", "ShiftOpc", ")", "(", "AM2Opc", ">>", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes21", "Func": "getAM2ShiftOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61958, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "unsigned", "getAM3Opc", "(", "AddrOpc", "Opc", ",", "unsigned", "char", "Offset", ")", "{", "bool", "isSub", "=", "Opc", "==", "sub", ";", "return", "(", "(", "int", ")", "isSub", "<<", "", ")", "|", "Offset", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes21", "Func": "getAM3Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61959, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "unsigned", "getAM3Opc", "(", "AddrOpc", "Opc", ",", "unsigned", "char", "Offset", ")", "{"], "ground_truth": ["bool", "isSub", "=", "Opc", "==", "sub", ";"], "File": "ARMAddressingModes21", "Func": "getAM3Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61960, "Length": 20, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "return", "(", "int", ")", "SubMode", "|", "(", "(", "int", ")", "WB", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes21", "Func": "getAM4ModeImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61962, "Length": 16, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "static", "inline", "bool", "getAM4WBFlag", "(", "unsigned", "Mode", ")", "{"], "ground_truth": ["return", "(", "Mode", ">>", "", ")", "&", "", ";"], "File": "ARMAddressingModes21", "Func": "getAM4WBFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61963, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "return", "(", "Mode", ">>", "", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes21", "Func": "getAM4WBFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61964, "Length": 10, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "assert", "(", "(", "SubMode", "==", "ia", "||", "SubMode", "==", "db", ")", "&&", "", ")", ";"], "ground_truth": ["return", "(", "(", "int", ")", "SubMode", "<<", "", ")", "|", "(", "(", "int", ")", "WB", "<<", "", ")", "|", "Offset", ";"], "File": "ARMAddressingModes21", "Func": "getAM5Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61966, "Length": 36, "Cover_Rate": 0.6792452830188679} {"Template_token": ["", "static", "inline", "AMSubMode", "getAM5SubMode", "(", "unsigned", "AM5Opc", ")", "{", "return", "(", "AMSubMode", ")", "(", "(", "AM5Opc", ">>", "", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes21", "Func": "getAM5SubMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61967, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "bool", "getAM5WBFlag", "(", "unsigned", "AM5Opc", ")", "{", "return", "(", "(", "AM5Opc", ">>", "", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes21", "Func": "getAM5WBFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61969, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "return", "(", "(", "AM5Opc", ">>", "", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes21", "Func": "getAM5WBFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61970, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "static", "inline", "const", "char", "*", "getAMSubModeAltStr", "(", "AMSubMode", "Mode", ",", "bool", "isLD", ")", "{", "switch", "(", "Mode", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "return", "isLD", "?", "", ":", "", ";", "case", "", ":", "return", "isLD", "?", "", ":", "", ";", "case", "", ":", "return", "isLD", "?", "", ":", "", ";", "case", "", ":", "return", "isLD", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes21", "Func": "getAMSubModeAltStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61971, "Length": 69, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "static", "inline", "ShiftOpc", "getShiftOpcForNode", "(", "SDValue", "N", ")", "{", "switch", "(", "N", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMAddressingModes21", "Func": "getShiftOpcForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61972, "Length": 41, "Cover_Rate": 0.6119402985074627} {"Template_token": ["", "unsigned", "TZ2", "=", "CountTrailingZeros_32", "(", "Imm", "&", "~", "(", "(", "", "<<", "TrailingOnes", ")", "-", "", ")", ")", ";", "unsigned", "RotAmt2", "=", "TZ2", "&", "~", "", ";", "if", "(", "RotAmt2", "!=", "", "&&", "(", "rotr32", "(", "Imm", ",", "RotAmt2", ")", "&", "~", "", ")", "==", "", ")", "return", "(", "", "-", "RotAmt2", ")", "&", "", ";", "}", "}"], "ground_truth": ["return", "(", "", "-", "RotAmt", ")", "&", "", ";"], "File": "ARMAddressingModes21", "Func": "getSOImmValRotate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61973, "Length": 67, "Cover_Rate": 0.432258064516129} {"Template_token": ["", "static", "inline", "unsigned", "getAM6Opc", "(", "bool", "WB", "=", "false", ")", "{"], "ground_truth": ["return", "(", "int", ")", "WB", ";"], "File": "ARMAddressingModes28", "Func": "getAM6Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61974, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "static", "inline", "bool", "getAM6WBFlag", "(", "unsigned", "Mode", ")", "{"], "ground_truth": ["return", "Mode", "&", "", ";"], "File": "ARMAddressingModes28", "Func": "getAM6WBFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61976, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "static", "inline", "bool", "getAM6WBFlag", "(", "unsigned", "Mode", ")", "{", "return", "Mode", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes28", "Func": "getAM6WBFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61977, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "const", "char", "*", "getAMSubModeAltStr", "(", "AMSubMode", "Mode", ",", "bool", "isLD", ")", "{", "switch", "(", "Mode", ")", "{"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMAddressingModes6", "Func": "getAMSubModeAltStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61981, "Length": 26, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "static", "inline", "unsigned", "createNEONModImm", "(", "unsigned", "OpCmode", ",", "unsigned", "Val", ")", "{"], "ground_truth": ["return", "(", "OpCmode", "<<", "", ")", "|", "Val", ";"], "File": "ARMAddressingModes", "Func": "createNEONModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61983, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "uint64_t", "Val", "=", "", ";", "if", "(", "OpCmode", "==", "", ")", "{", "Val", "=", "Imm8", ";", "EltBits", "=", "", ";", "}", "else", "if", "(", "(", "OpCmode", "&", "", ")", "==", "", ")", "{", "unsigned", "ByteNum", "=", "(", "OpCmode", "&", "", ")", ">>", "", ";", "Val", "=", "Imm8", "<<", "(", "", "*", "ByteNum", ")", ";", "EltBits", "=", "", ";", "}", "else", "if", "(", "(", "OpCmode", "&", "", ")", "==", "", ")", "{", "unsigned", "ByteNum", "=", "(", "OpCmode", "&", "", ")", ">>", "", ";", "Val", "=", "Imm8", "<<", "(", "", "*", "ByteNum", ")", ";", "EltBits", "=", "", ";", "}", "else", "if", "(", "(", "OpCmode", "&", "", ")", "==", "", ")", "{"], "ground_truth": ["unsigned", "ByteNum", "=", "", "+", "(", "OpCmode", "&", "", ")", ";"], "File": "ARMAddressingModes", "Func": "decodeNEONModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61984, "Length": 120, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "unsigned", "OpCmode", "=", "getNEONModImmOpCmode", "(", "ModImm", ")", ";", "unsigned", "Imm8", "=", "getNEONModImmVal", "(", "ModImm", ")", ";", "uint64_t", "Val", "=", "", ";", "if", "(", "OpCmode", "==", "", ")", "{", "Val", "=", "Imm8", ";", "EltBits", "=", "", ";", "}", "else", "if", "(", "(", "OpCmode", "&", "", ")", "==", "", ")", "{", "unsigned", "ByteNum", "=", "(", "OpCmode", "&", "", ")", ">>", "", ";", "Val", "=", "Imm8", "<<", "(", "", "*", "ByteNum", ")", ";", "EltBits", "=", "", ";", "}", "else", "if", "(", "(", "OpCmode", "&", "", ")", "==", "", ")", "{", "unsigned", "ByteNum", "=", "(", "OpCmode", "&", "", ")", ">>", "", ";", "Val", "=", "Imm8", "<<", "(", "", "*", "ByteNum", ")", ";"], "ground_truth": ["EltBits", "=", "", ";"], "File": "ARMAddressingModes", "Func": "decodeNEONModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61985, "Length": 112, "Cover_Rate": 0.45528455284552843} {"Template_token": ["", "static", "inline", "const", "char", "*", "getAddrOpcStr", "(", "AddrOpc", "Op", ")", "{"], "ground_truth": ["return", "Op", "==", "sub", "?", "", ":", "", ";"], "File": "ARMAddressingModes", "Func": "getAddrOpcStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61986, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "return", "Op", "==", "sub", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getAddrOpcStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61987, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "static", "inline", "AddrOpc", "getAM2Op", "(", "unsigned", "AM2Opc", ")", "{", "return", "(", "(", "AM2Opc", ">>", "", ")", "&", "", ")", "?", "sub", ":", "add", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getAM2Op", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61992, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "unsigned", "getAM2Opc", "(", "AddrOpc", "Opc", ",", "unsigned", "Imm12", ",", "ShiftOpc", "SO", ",", "unsigned", "IdxMode", "=", "", ")", "{", "assert", "(", "Imm12", "<", "(", "", "<<", "", ")", "&&", "", ")", ";", "bool", "isSub", "=", "Opc", "==", "sub", ";", "return", "Imm12", "|", "(", "(", "int", ")", "isSub", "<<", "", ")", "|", "(", "SO", "<<", "", ")", "|", "(", "IdxMode", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getAM2Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61994, "Length": 65, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "Imm12", "<", "(", "", "<<", "", ")", "&&", "", ")", ";"], "ground_truth": ["bool", "isSub", "=", "Opc", "==", "sub", ";"], "File": "ARMAddressingModes", "Func": "getAM2Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61995, "Length": 20, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "static", "inline", "ShiftOpc", "getAM2ShiftOpc", "(", "unsigned", "AM2Opc", ")", "{", "return", "(", "ShiftOpc", ")", "(", "(", "AM2Opc", ">>", "", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getAM2ShiftOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61996, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "unsigned", "char", "getAM3Offset", "(", "unsigned", "AM3Opc", ")", "{"], "ground_truth": ["return", "AM3Opc", "&", "", ";"], "File": "ARMAddressingModes", "Func": "getAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62000, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "static", "inline", "AddrOpc", "getAM3Op", "(", "unsigned", "AM3Opc", ")", "{"], "ground_truth": ["return", "(", "(", "AM3Opc", ">>", "", ")", "&", "", ")", "?", "sub", ":", "add", ";"], "File": "ARMAddressingModes", "Func": "getAM3Op", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62003, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "static", "inline", "unsigned", "getAM3Opc", "(", "AddrOpc", "Opc", ",", "unsigned", "char", "Offset", ",", "unsigned", "IdxMode", "=", "", ")", "{", "bool", "isSub", "=", "Opc", "==", "sub", ";"], "ground_truth": ["return", "(", "(", "int", ")", "isSub", "<<", "", ")", "|", "Offset", "|", "(", "IdxMode", "<<", "", ")", ";"], "File": "ARMAddressingModes", "Func": "getAM3Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62005, "Length": 43, "Cover_Rate": 0.9772727272727273} {"Template_token": ["", "return", "(", "int", ")", "SubMode", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getAM4ModeImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62006, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "static", "inline", "unsigned", "getAM4ModeImm", "(", "AMSubMode", "SubMode", ")", "{"], "ground_truth": ["return", "(", "int", ")", "SubMode", ";"], "File": "ARMAddressingModes", "Func": "getAM4ModeImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62007, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "return", "(", "AMSubMode", ")", "(", "Mode", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getAM4SubMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62008, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "return", "(", "AMSubMode", ")", "(", "Mode", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getAM4SubMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62009, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "static", "inline", "unsigned", "char", "getAM5Offset", "(", "unsigned", "AM5Opc", ")", "{", "return", "AM5Opc", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getAM5Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62011, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "AddrOpc", "getAM5Op", "(", "unsigned", "AM5Opc", ")", "{", "return", "(", "(", "AM5Opc", ">>", "", ")", "&", "", ")", "?", "sub", ":", "add", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getAM5Op", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62012, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "AddrOpc", "getAM5Op", "(", "unsigned", "AM5Opc", ")", "{", "return", "(", "(", "AM5Opc", ">>", "", ")", "&", "", ")", "?", "sub", ":", "add", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getAM5Op", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62013, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "unsigned", "getAM5Opc", "(", "AddrOpc", "Opc", ",", "unsigned", "char", "Offset", ")", "{", "bool", "isSub", "=", "Opc", "==", "sub", ";"], "ground_truth": ["return", "(", "(", "int", ")", "isSub", "<<", "", ")", "|", "Offset", ";"], "File": "ARMAddressingModes", "Func": "getAM5Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62015, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMAddressingModes", "Func": "getAMSubModeStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62016, "Length": 21, "Cover_Rate": 0.3559322033898305} {"Template_token": ["", "static", "inline", "float", "getFPImmFloat", "(", "unsigned", "Imm", ")", "{", "union", "{", "uint32_t", "I", ";", "float", "F", ";", "}", "FPUnion", ";", "uint8_t", "Sign", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "uint8_t", "Exp", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "uint8_t", "Mantissa", "=", "Imm", "&", "", ";", "FPUnion", ".", "I", "=", "", ";", "FPUnion", ".", "I", "|=", "Sign", "<<", "", ";", "FPUnion", ".", "I", "|=", "(", "(", "Exp", "&", "", ")", "!=", "", "?", "", ":", "", ")", "<<", "", ";", "FPUnion", ".", "I", "|=", "(", "(", "Exp", "&", "", ")", "!=", "", "?", "", ":", "", ")", "<<", "", ";", "FPUnion", ".", "I", "|=", "(", "Exp", "&", "", ")", "<<", "", ";"], "ground_truth": ["FPUnion", ".", "I", "|=", "Mantissa", "<<", "", ";"], "File": "ARMAddressingModes", "Func": "getFPImmFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62021, "Length": 123, "Cover_Rate": 0.9534883720930233} {"Template_token": ["", "return", "(", "ModImm", ">>", "", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getNEONModImmOpCmode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62022, "Length": 10, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "static", "inline", "unsigned", "getNEONModImmOpCmode", "(", "unsigned", "ModImm", ")", "{", "return", "(", "ModImm", ">>", "", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getNEONModImmOpCmode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62023, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "unsigned", "getNEONModImmVal", "(", "unsigned", "ModImm", ")", "{"], "ground_truth": ["return", "ModImm", "&", "", ";"], "File": "ARMAddressingModes", "Func": "getNEONModImmVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62025, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMAddressingModes", "Func": "getShiftOpcEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62026, "Length": 27, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMAddressingModes", "Func": "getShiftOpcStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62027, "Length": 24, "Cover_Rate": 0.3582089552238806} {"Template_token": ["", "return", "rotr32", "(", "", ",", "getSOImmValRotate", "(", "V", ")", ")", "&", "V", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getSOImmTwoPartFirst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62029, "Length": 14, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "V", "=", "rotr32", "(", "~", "", ",", "getSOImmValRotate", "(", "V", ")", ")", "&", "V", ";"], "ground_truth": ["assert", "(", "V", "==", "(", "rotr32", "(", "", ",", "getSOImmValRotate", "(", "V", ")", ")", "&", "V", ")", ")", ";"], "File": "ARMAddressingModes", "Func": "getSOImmTwoPartSecond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62030, "Length": 34, "Cover_Rate": 0.723404255319149} {"Template_token": ["", "static", "inline", "int", "getSOImmVal", "(", "unsigned", "Arg", ")", "{", "if", "(", "(", "Arg", "&", "~", "", ")", "==", "", ")", "return", "Arg", ";", "unsigned", "RotAmt", "=", "getSOImmValRotate", "(", "Arg", ")", ";", "if", "(", "rotr32", "(", "~", "", ",", "RotAmt", ")", "&", "Arg", ")", "return", "-", "", ";"], "ground_truth": ["return", "rotl32", "(", "Arg", ",", "RotAmt", ")", "|", "(", "(", "RotAmt", ">>", "", ")", "<<", "", ")", ";"], "File": "ARMAddressingModes", "Func": "getSOImmVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62031, "Length": 65, "Cover_Rate": 0.9848484848484849} {"Template_token": ["", "unsigned", "TZ2", "=", "CountTrailingZeros_32", "(", "Imm", "&", "~", "", ")", ";", "unsigned", "RotAmt2", "=", "TZ2", "&", "~", "", ";", "if", "(", "(", "rotr32", "(", "Imm", ",", "RotAmt2", ")", "&", "~", "", ")", "==", "", ")", "return", "(", "", "-", "RotAmt2", ")", "&", "", ";", "}", "return", "(", "", "-", "RotAmt", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getSOImmValRotate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62036, "Length": 55, "Cover_Rate": 0.4365079365079365} {"Template_token": ["", "static", "inline", "unsigned", "getSOImmValRotate", "(", "unsigned", "Imm", ")", "{", "if", "(", "(", "Imm", "&", "~", "", ")", "==", "", ")", "return", "", ";", "unsigned", "TZ", "=", "CountTrailingZeros_32", "(", "Imm", ")", ";", "unsigned", "RotAmt", "=", "TZ", "&", "~", "", ";", "if", "(", "(", "rotr32", "(", "Imm", ",", "RotAmt", ")", "&", "~", "", ")", "==", "", ")", "return", "(", "", "-", "RotAmt", ")", "&", "", ";", "if", "(", "Imm", "&", "", ")", "{", "unsigned", "TZ2", "=", "CountTrailingZeros_32", "(", "Imm", "&", "~", "", ")", ";", "unsigned", "RotAmt2", "=", "TZ2", "&", "~", "", ";", "if", "(", "(", "rotr32", "(", "Imm", ",", "RotAmt2", ")", "&", "~", "", ")", "==", "", ")", "return", "(", "", "-", "RotAmt2", ")", "&", "", ";", "}", "return", "(", "", "-", "RotAmt", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getSOImmValRotate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62037, "Length": 126, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "unsigned", "getSORegOffset", "(", "unsigned", "Op", ")", "{", "return", "Op", ">>", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getSORegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62038, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "unsigned", "getSORegOffset", "(", "unsigned", "Op", ")", "{"], "ground_truth": ["return", "Op", ">>", "", ";"], "File": "ARMAddressingModes", "Func": "getSORegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62039, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "static", "inline", "unsigned", "getSORegOpc", "(", "ShiftOpc", "ShOp", ",", "unsigned", "Imm", ")", "{"], "ground_truth": ["return", "ShOp", "|", "(", "Imm", "<<", "", ")", ";"], "File": "ARMAddressingModes", "Func": "getSORegOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62040, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "return", "ShOp", "|", "(", "Imm", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getSORegOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62041, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "return", "(", "ShiftOpc", ")", "(", "Op", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getSORegShOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62042, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "static", "inline", "ShiftOpc", "getSORegShOp", "(", "unsigned", "Op", ")", "{", "return", "(", "ShiftOpc", ")", "(", "Op", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getSORegShOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62043, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "V", "=", "rotr32", "(", "~", "", ",", "getT2SOImmValRotate", "(", "Imm", ")", ")", "&", "Imm", ";"], "ground_truth": ["if", "(", "getT2SOImmVal", "(", "V", ")", "!=", "-", "", ")", "return", "V", ";"], "File": "ARMAddressingModes", "Func": "getT2SOImmTwoPartFirst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62044, "Length": 29, "Cover_Rate": 0.34523809523809523} {"Template_token": ["", "if", "(", "getT2SOImmVal", "(", "V", ")", "!=", "-", "", ")", "return", "V", ";"], "ground_truth": ["if", "(", "getT2SOImmValSplatVal", "(", "Imm", "&", "", ")", "!=", "-", "", ")", "return", "Imm", "&", "", ";"], "File": "ARMAddressingModes", "Func": "getT2SOImmTwoPartFirst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62045, "Length": 30, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "static", "inline", "unsigned", "getT2SOImmTwoPartSecond", "(", "unsigned", "Imm", ")", "{"], "ground_truth": ["Imm", "^=", "getT2SOImmTwoPartFirst", "(", "Imm", ")", ";"], "File": "ARMAddressingModes", "Func": "getT2SOImmTwoPartSecond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62046, "Length": 16, "Cover_Rate": 0.48484848484848486} {"Template_token": ["", "if", "(", "Splat", "!=", "-", "", ")", "return", "Splat", ";", "int", "Rot", "=", "getT2SOImmValRotateVal", "(", "Arg", ")", ";", "if", "(", "Rot", "!=", "-", "", ")", "return", "Rot", ";"], "ground_truth": ["return", "-", "", ";"], "File": "ARMAddressingModes", "Func": "getT2SOImmVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62047, "Length": 32, "Cover_Rate": 0.64} {"Template_token": ["", "int", "Splat", "=", "getT2SOImmValSplatVal", "(", "Arg", ")", ";", "if", "(", "Splat", "!=", "-", "", ")", "return", "Splat", ";", "int", "Rot", "=", "getT2SOImmValRotateVal", "(", "Arg", ")", ";"], "ground_truth": ["if", "(", "Rot", "!=", "-", "", ")", "return", "Rot", ";"], "File": "ARMAddressingModes", "Func": "getT2SOImmVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62048, "Length": 36, "Cover_Rate": 0.72} {"Template_token": ["", "unsigned", "RotAmt", "=", "CountTrailingZeros_32", "(", "V", ")", ";", "return", "(", "", "-", "RotAmt", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getT2SOImmValRotate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62049, "Length": 18, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "static", "inline", "unsigned", "getT2SOImmValRotate", "(", "unsigned", "V", ")", "{", "if", "(", "(", "V", "&", "~", "", ")", "==", "", ")", "return", "", ";"], "ground_truth": ["unsigned", "RotAmt", "=", "CountTrailingZeros_32", "(", "V", ")", ";"], "File": "ARMAddressingModes", "Func": "getT2SOImmValRotate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62050, "Length": 31, "Cover_Rate": 0.7560975609756098} {"Template_token": ["", "if", "(", "RotAmt", ">=", "", ")", "return", "-", "", ";", "if", "(", "(", "rotr32", "(", "", ",", "RotAmt", ")", "&", "V", ")", "==", "V", ")", "return", "(", "rotr32", "(", "V", ",", "", "-", "RotAmt", ")", "&", "", ")", "|", "(", "(", "RotAmt", "+", "", ")", "<<", "", ")", ";", "return", "-", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getT2SOImmValRotateVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62051, "Length": 54, "Cover_Rate": 0.7605633802816901} {"Template_token": ["", "static", "inline", "int", "getT2SOImmValSplatVal", "(", "unsigned", "V", ")", "{", "unsigned", "u", ",", "Vs", ",", "Imm", ";", "if", "(", "(", "V", "&", "", ")", "==", "", ")", "return", "V", ";"], "ground_truth": ["Vs", "=", "(", "(", "V", "&", "", ")", "==", "", ")", "?", "V", ">>", "", ":", "V", ";"], "File": "ARMAddressingModes", "Func": "getT2SOImmValSplatVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62052, "Length": 47, "Cover_Rate": 0.4051724137931034} {"Template_token": ["", "if", "(", "(", "Imm", "&", "~", "", ")", "==", "", ")", "return", "", ";", "return", "CountTrailingZeros_32", "(", "Imm", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getThumbImm16ValShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62054, "Length": 21, "Cover_Rate": 0.7} {"Template_token": ["", "static", "inline", "unsigned", "getThumbImmNonShiftedVal", "(", "unsigned", "V", ")", "{"], "ground_truth": ["return", "V", ">>", "getThumbImmValShift", "(", "V", ")", ";"], "File": "ARMAddressingModes", "Func": "getThumbImmNonShiftedVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62055, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "static", "inline", "unsigned", "getThumbImmValShift", "(", "unsigned", "Imm", ")", "{"], "ground_truth": ["if", "(", "(", "Imm", "&", "~", "", ")", "==", "", ")", "return", "", ";"], "File": "ARMAddressingModes", "Func": "getThumbImmValShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62057, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "static", "inline", "unsigned", "getThumbImmValShift", "(", "unsigned", "Imm", ")", "{", "if", "(", "(", "Imm", "&", "~", "", ")", "==", "", ")", "return", "", ";"], "ground_truth": ["return", "CountTrailingZeros_32", "(", "Imm", ")", ";"], "File": "ARMAddressingModes", "Func": "getThumbImmValShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62058, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "V", "=", "rotr32", "(", "~", "", ",", "getSOImmValRotate", "(", "V", ")", ")", "&", "V", ";"], "ground_truth": ["return", "V", "==", "", ";"], "File": "ARMAddressingModes", "Func": "isSOImmTwoPartVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62059, "Length": 20, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "V", "=", "rotr32", "(", "~", "", ",", "getSOImmValRotate", "(", "V", ")", ")", "&", "V", ";"], "ground_truth": ["if", "(", "V", "==", "", ")", "return", "false", ";"], "File": "ARMAddressingModes", "Func": "isSOImmTwoPartVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62060, "Length": 24, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "if", "(", "getT2SOImmValSplatVal", "(", "V", ")", "!=", "-", "", ")", "return", "false", ";", "V", "=", "rotr32", "(", "~", "", ",", "getT2SOImmValRotate", "(", "V", ")", ")", "&", "V", ";", "if", "(", "V", "==", "", ")", "return", "false", ";", "if", "(", "getT2SOImmVal", "(", "V", ")", "!=", "-", "", ")", "return", "true", ";"], "ground_truth": ["V", "=", "Imm", ";"], "File": "ARMAddressingModes", "Func": "isT2SOImmTwoPartVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62061, "Length": 54, "Cover_Rate": 0.45} {"Template_token": ["", "static", "inline", "bool", "isT2SOImmTwoPartVal", "(", "unsigned", "Imm", ")", "{", "unsigned", "V", "=", "Imm", ";", "if", "(", "getT2SOImmValSplatVal", "(", "V", ")", "!=", "-", "", ")", "return", "false", ";", "V", "=", "rotr32", "(", "~", "", ",", "getT2SOImmValRotate", "(", "V", ")", ")", "&", "V", ";", "if", "(", "V", "==", "", ")", "return", "false", ";", "if", "(", "getT2SOImmVal", "(", "V", ")", "!=", "-", "", ")", "return", "true", ";", "V", "=", "Imm", ";", "if", "(", "getT2SOImmValSplatVal", "(", "V", "&", "", ")", "!=", "-", "", ")", "V", "&=", "~", "", ";"], "ground_truth": ["else", "if", "(", "getT2SOImmValSplatVal", "(", "V", "&", "", ")", "!=", "-", "", ")", "V", "&=", "~", "", ";"], "File": "ARMAddressingModes", "Func": "isT2SOImmTwoPartVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62062, "Length": 103, "Cover_Rate": 0.8583333333333333} {"Template_token": ["", "static", "inline", "bool", "isThumbImm16ShiftedVal", "(", "unsigned", "V", ")", "{", "V", "=", "(", "~", "", "<<", "getThumbImm16ValShift", "(", "V", ")", ")", "&", "V", ";", "return", "V", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "isThumbImm16ShiftedVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62063, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "bool", "isThumbImmShiftedVal", "(", "unsigned", "V", ")", "{"], "ground_truth": ["V", "=", "(", "~", "", "<<", "getThumbImmValShift", "(", "V", ")", ")", "&", "V", ";"], "File": "ARMAddressingModes", "Func": "isThumbImmShiftedVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62065, "Length": 23, "Cover_Rate": 0.7931034482758621} {"Template_token": ["", "static", "inline", "bool", "isThumbImmShiftedVal", "(", "unsigned", "V", ")", "{"], "ground_truth": ["V", "=", "(", "~", "", "<<", "getThumbImmValShift", "(", "V", ")", ")", "&", "V", ";"], "File": "ARMAddressingModes", "Func": "isThumbImmShiftedVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62066, "Length": 23, "Cover_Rate": 0.7931034482758621} {"Template_token": ["", "static", "inline", "unsigned", "rotl32", "(", "unsigned", "Val", ",", "unsigned", "Amt", ")", "{", "assert", "(", "Amt", "<", "", "&&", "", ")", ";", "return", "(", "Val", "<<", "Amt", ")", "|", "(", "Val", ">>", "(", "(", "", "-", "Amt", ")", "&", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "rotl32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62067, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "Amt", "<", "", "&&", "", ")", ";"], "ground_truth": ["return", "(", "Val", "<<", "Amt", ")", "|", "(", "Val", ">>", "(", "(", "", "-", "Amt", ")", "&", "", ")", ")", ";"], "File": "ARMAddressingModes", "Func": "rotl32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62068, "Length": 30, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "assert", "(", "Amt", "<", "", "&&", "", ")", ";"], "ground_truth": ["return", "(", "Val", ">>", "Amt", ")", "|", "(", "Val", "<<", "(", "(", "", "-", "Amt", ")", "&", "", ")", ")", ";"], "File": "ARMAddressingModes", "Func": "rotr32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62070, "Length": 30, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "ALFWriter", "::", "ALFWriter", "(", "const", "MCInstrInfo", "*", "_MII", ",", "const", "MCRegisterInfo", "*", "_MRI", ")", ":", "MII", "(", "_MII", ")", ",", "MRI", "(", "_MRI", ")", ",", "ALFWriter", "(", "", ",", "ID", ")", "{"], "ground_truth": ["regDefALF", "(", "*", "b", ")", ";"], "File": "ARMALFWriter", "Func": "ARMALFWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62071, "Length": 38, "Cover_Rate": 0.8837209302325582} {"Template_token": ["", "const", "TargetInstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "string", "Rn", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "SExpr", "*", "arg2_sexpr", ";", "auto", "arg2", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "arg2", ".", "isImm", "(", ")", ")", "{", "arg2_sexpr", "=", "ctx", "->", "dec_unsigned", "(", "", ",", "arg2", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "arg2", ".", "isReg", "(", ")", ")", "{", "arg2_sexpr", "=", "ctx", "->", "load", "(", "", ",", "TRI", "->", "getName", "(", "arg2", ".", "getReg", "(", ")", ")", ")", ";", "}", "SExpr", "*", "csub", "=", "ctx", "->", "c_sub", "(", "", ",", "ctx", "->", "load", "(", "", ",", "Rn", ")", ",", "arg2_sexpr", ",", "", ")", ";", "SExpr", "*", "output", "=", "ctx", "->", "sub", "(", "", ",", "ctx", "->", "load", "(", "", ",", "Rn", ")", ",", "arg2_sexpr", ",", "", ")", ";", "SExpr", "*", "arg1_pos", "=", "ctx", "->", "s_ge", "(", "", ",", "ctx", "->", "load", "(", "", ",", "Rn", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "arg2_pos", "=", "ctx", "->", "s_ge", "(", "", ",", "arg2_sexpr", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "output_pos", "=", "ctx", "->", "s_ge", "(", "", ",", "output", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "arg1_neg", "=", "ctx", "->", "s_lt", "(", "", ",", "ctx", "->", "load", "(", "", ",", "Rn", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "arg2_neg", "=", "ctx", "->", "s_lt", "(", "", ",", "arg2_sexpr", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "output_neg", "=", "ctx", "->", "s_lt", "(", "", ",", "output", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "V", "=", "ctx", "->", "or_", "(", "", ",", "ctx", "->", "and_", "(", "", ",", "ctx", "->", "and_", "(", "", ",", "arg1_pos", ",", "arg2_neg", ")", ",", "output_neg", ")", ",", "ctx", "->", "and_", "(", "", ",", "ctx", "->", "and_", "(", "", ",", "arg1_neg", ",", "arg2_pos", ")", ",", "output_pos", ")", ")", ";", "SExpr", "*", "expr_nzcv", "=", "ctx", "->", "conc", "(", "", ",", "", ",", "ctx", "->", "conc", "(", "", ",", "", ",", "ctx", "->", "conc", "(", "", ",", "", ",", "ctx", "->", "s_lt", "(", "", ",", "output", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ",", "ctx", "->", "eq", "(", "", ",", "output", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ",", "ctx", "->", "conc", "(", "", ",", "", ",", "csub", ",", "V", ")", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "stor_nzcv", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "", ")", ",", "expr_nzcv", ")", ";"], "ground_truth": ["alfbb", ".", "addStatement", "(", "label", ",", "TII", "->", "getName", "(", "MI", ".", "getOpcode", "(", ")", ")", ",", "stor_nzcv", ")", ";"], "File": "ARMALFWriter", "Func": "ARMcmp_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62072, "Length": 507, "Cover_Rate": 0.9566037735849057} {"Template_token": ["", "SExpr", "*", "output_pos", "=", "ctx", "->", "s_ge", "(", "", ",", "output", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "arg1_neg", "=", "ctx", "->", "s_lt", "(", "", ",", "ctx", "->", "load", "(", "", ",", "Rn", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "arg2_neg", "=", "ctx", "->", "s_lt", "(", "", ",", "arg2_sexpr", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "output_neg", "=", "ctx", "->", "s_lt", "(", "", ",", "output", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "V", "=", "ctx", "->", "or_", "(", "", ",", "ctx", "->", "and_", "(", "", ",", "ctx", "->", "and_", "(", "", ",", "arg1_pos", ",", "arg2_neg", ")", ",", "output_neg", ")", ",", "ctx", "->", "and_", "(", "", ",", "ctx", "->", "and_", "(", "", ",", "arg1_neg", ",", "arg2_pos", ")", ",", "output_pos", ")", ")", ";", "SExpr", "*", "expr_nzcv", "=", "ctx", "->", "conc", "(", "", ",", "", ",", "ctx", "->", "conc", "(", "", ",", "", ",", "ctx", "->", "conc", "(", "", ",", "", ",", "ctx", "->", "s_lt", "(", "", ",", "output", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ",", "ctx", "->", "eq", "(", "", ",", "output", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ",", "ctx", "->", "conc", "(", "", ",", "", ",", "csub", ",", "V", ")", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";"], "ground_truth": ["SExpr", "*", "stor_nzcv", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "", ")", ",", "expr_nzcv", ")", ";"], "File": "ARMALFWriter", "Func": "ARMcmp_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62073, "Length": 253, "Cover_Rate": 0.47735849056603774} {"Template_token": ["", "return", "new", "ALFWriter", "(", "nullptr", ",", "nullptr", ")", ";"], "ground_truth": ["}"], "File": "ARMALFWriter", "Func": "createARMALFWriterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62074, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "void", "ALFWriter", "::", "extraFrames", "(", "const", "MachineConstantPool", "*", "MCP", ")", "{", "auto", "csts", "=", "MCP", "->", "getConstants", "(", ")", ";", "for", "(", "MachineConstantPoolEntry", "mcpe", ":", "csts", ")", "{"], "ground_truth": ["const", "Constant", "*", "cv", "=", "mcpe", ".", "Val", ".", "ConstVal", ";"], "File": "ARMALFWriter", "Func": "extraFrames", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62076, "Length": 39, "Cover_Rate": 0.527027027027027} {"Template_token": ["", "if", "(", "!", "cv", "->", "getName", "(", ")", ".", "empty", "(", ")", ")", "b", "->", "addFrame", "(", "string", "(", "", ")", "+", "cv", "->", "getName", "(", ")", ",", "", ",", "InternalFrame", ")", ";"], "ground_truth": ["}"], "File": "ARMALFWriter", "Func": "extraFrames", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62077, "Length": 34, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "StringRef", "ALFWriter", "::", "getPassName", "(", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMALFWriter", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62078, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "}", "else", "if", "(", "mcop", ".", "isImm", "(", ")", ")", "{", "if", "(", "i", "==", "", "&&", "(", "mc", ".", "getOpcode", "(", ")", "==", "", "||", "mc", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "mi", "->", "addOperand", "(", "MachineOperand", "::", "CreateMBB", "(", "bb", "->", "jump", "->", "mbb", ")", ")", ";", "}", "else", "mi", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "mcop", ".", "getImm", "(", ")", ")", ")", ";", "}", "else", "if", "(", "mcop", ".", "isFPImm", "(", ")", ")", "{", "}", "else", "if", "(", "mcop", ".", "isExpr", "(", ")", ")", "{"], "ground_truth": ["}", "else", "if", "(", "mcop", ".", "isInst", "(", ")", ")", "{"], "File": "ARMALFWriter", "Func": "HigherMCInstToMachineInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62079, "Length": 103, "Cover_Rate": 0.321875} {"Template_token": ["", "if", "(", "mcop", ".", "isReg", "(", ")", ")", "{", "mi", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "mcop", ".", "getReg", "(", ")", ",", "true", ")", ")", ";", "}", "else", "if", "(", "mcop", ".", "isImm", "(", ")", ")", "{", "if", "(", "i", "==", "", "&&", "(", "mc", ".", "getOpcode", "(", ")", "==", "", "||", "mc", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "mi", "->", "addOperand", "(", "MachineOperand", "::", "CreateMBB", "(", "bb", "->", "jump", "->", "mbb", ")", ")", ";", "}", "else", "mi", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "mcop", ".", "getImm", "(", ")", ")", ")", ";", "}", "else", "if", "(", "mcop", ".", "isFPImm", "(", ")", ")", "{", "}", "else", "if", "(", "mcop", ".", "isExpr", "(", ")", ")", "{", "}", "else", "if", "(", "mcop", ".", "isInst", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMALFWriter", "Func": "HigherMCInstToMachineInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62080, "Length": 131, "Cover_Rate": 0.409375} {"Template_token": ["", "void", "ALFWriter", "::", "initFrames", "(", ")", "{", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";"], "ground_truth": ["b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";"], "File": "ARMALFWriter", "Func": "initFrames", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62081, "Length": 127, "Cover_Rate": 0.3451086956521739} {"Template_token": ["", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";"], "ground_truth": ["b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";"], "File": "ARMALFWriter", "Func": "initFrames", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62082, "Length": 180, "Cover_Rate": 0.4891304347826087} {"Template_token": ["", "bool", "ALFWriter", "::", "shouldSetCondFlags", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["bool", "setsStatusFlags", "=", "false", ";"], "File": "ARMALFWriter", "Func": "shouldSetCondFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62083, "Length": 39, "Cover_Rate": 0.3786407766990291} {"Template_token": ["", "bool", "setsStatusFlags", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "++", ")", "{"], "ground_truth": ["if", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "&&", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", "==", "string", "(", "", ")", ")", "{"], "File": "ARMALFWriter", "Func": "shouldSetCondFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62084, "Length": 59, "Cover_Rate": 0.5728155339805825} {"Template_token": ["", "string", "SP", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "auto", "I", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "SExpr", "*", "offset", "=", "ctx", "->", "dec_unsigned", "(", "", ",", "I", "*", "", ")", ";"], "ground_truth": ["SExpr", "*", "add", "=", "ctx", "->", "add", "(", "", ",", "ctx", "->", "load", "(", "", ",", "SP", ")", ",", "offset", ")", ";"], "File": "ARMALFWriter", "Func": "tADDrSPi_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62085, "Length": 70, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "SExpr", "*", "add", "=", "ctx", "->", "add", "(", "", ",", "ctx", "->", "load", "(", "", ",", "SP", ")", ",", "offset", ")", ";", "SExpr", "*", "stor", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "SP", ")", ",", "add", ")", ";", "alfbb", ".", "addStatement", "(", "label", ",", "TII", "->", "getName", "(", "MI", ".", "getOpcode", "(", ")", ")", ",", "stor", ")", ";"], "ground_truth": ["}"], "File": "ARMALFWriter", "Func": "tADDspi_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62086, "Length": 61, "Cover_Rate": 0.3465909090909091} {"Template_token": ["", "switch", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "{", "case", "(", "", ")", ":", "cond", "=", "loadZ", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "eq", "(", "", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "loadC", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "eq", "(", "", ",", "loadC", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "loadN", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "eq", "(", "", ",", "loadN", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "loadV", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "eq", "(", "", ",", "loadV", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "and_", "(", "", ",", "ctx", "->", "eq", "(", "", ",", "loadC", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ",", "ctx", "->", "eq", "(", "", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "or_", "(", "", ",", "ctx", "->", "eq", "(", "", ",", "loadC", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ",", "ctx", "->", "eq", "(", "", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "eq", "(", "", ",", "loadN", ",", "loadV", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "neq", "(", "", ",", "loadN", ",", "loadV", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "and_", "(", "", ",", "ctx", "->", "eq", "(", "", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ",", "ctx", "->", "eq", "(", "", ",", "loadN", ",", "loadV", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "or_", "(", "", ",", "ctx", "->", "eq", "(", "", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ",", "ctx", "->", "neq", "(", "", ",", "loadN", ",", "loadV", ")", ")", ";", "break", ";"], "ground_truth": ["case", "(", "", ")", ":"], "File": "ARMALFWriter", "Func": "tBcc_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62087, "Length": 405, "Cover_Rate": 0.48502994011976047} {"Template_token": ["", "break", ";", "case", "(", "", ")", ":", "cond", "=", "loadN", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "eq", "(", "", ",", "loadN", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "loadV", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "eq", "(", "", ",", "loadV", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "and_", "(", "", ",", "ctx", "->", "eq", "(", "", ",", "loadC", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ",", "ctx", "->", "eq", "(", "", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "or_", "(", "", ",", "ctx", "->", "eq", "(", "", ",", "loadC", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ",", "ctx", "->", "eq", "(", "", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "eq", "(", "", ",", "loadN", ",", "loadV", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "neq", "(", "", ",", "loadN", ",", "loadV", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "and_", "(", "", ",", "ctx", "->", "eq", "(", "", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ",", "ctx", "->", "eq", "(", "", ",", "loadN", ",", "loadV", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "or_", "(", "", ",", "ctx", "->", "eq", "(", "", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ",", "ctx", "->", "neq", "(", "", ",", "loadN", ",", "loadV", ")", ")", ";", "break", ";"], "ground_truth": ["case", "(", "", ")", ":"], "File": "ARMALFWriter", "Func": "tBcc_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62088, "Length": 317, "Cover_Rate": 0.37964071856287424} {"Template_token": ["", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "string", "jumpLabel", "=", "", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isGlobal", "(", ")", ")", "jumpLabel", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getGlobal", "(", ")", "->", "getName", "(", ")", ";"], "ground_truth": ["SExpr", "*", "call", "=", "ctx", "->", "call", "(", "ctx", "->", "labelRef", "(", "jumpLabel", ")", ")", ";"], "File": "ARMALFWriter", "Func": "tBL_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62089, "Length": 74, "Cover_Rate": 0.5323741007194245} {"Template_token": ["", "const", "TargetInstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "string", "jumpLabel", "=", "", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isGlobal", "(", ")", ")", "jumpLabel", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "SExpr", "*", "call", "=", "ctx", "->", "call", "(", "ctx", "->", "labelRef", "(", "jumpLabel", ")", ")", ";"], "ground_truth": ["alfbb", ".", "addStatement", "(", "label", ",", "TII", "->", "getName", "(", "MI", ".", "getOpcode", "(", ")", ")", ",", "call", ")", ";"], "File": "ARMALFWriter", "Func": "tBL_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62090, "Length": 117, "Cover_Rate": 0.841726618705036} {"Template_token": ["", "static", "void", "tLDRpci_customALF", "(", "const", "MachineInstr", "&", "MI", ",", "ALFStatementGroup", "&", "alfbb", ",", "ALFContext", "*", "ctx", ",", "string", "label", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getConstantPool", "(", ")", ";", "MachineConstantPoolEntry", "mcpe", "=", "MCP", "->", "getConstants", "(", ")", "[", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", "]", ";", "const", "Constant", "*", "cv", "=", "mcpe", ".", "Val", ".", "ConstVal", ";"], "ground_truth": ["SExpr", "*", "cpVal", ";"], "File": "ARMALFWriter", "Func": "tLDRpci_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62091, "Length": 122, "Cover_Rate": 0.5020576131687243} {"Template_token": ["", "string", "source", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "SExpr", "*", "load", "=", "ctx", "->", "load", "(", "", ",", "source", ")", ";", "SExpr", "*", "stor", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "target", ")", ",", "load", ")", ";"], "ground_truth": ["alfbb", ".", "addStatement", "(", "label", ",", "TII", "->", "getName", "(", "MI", ".", "getOpcode", "(", ")", ")", ",", "stor", ")", ";"], "File": "ARMALFWriter", "Func": "tMOVr_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62092, "Length": 70, "Cover_Rate": 0.445859872611465} {"Template_token": ["", "const", "TargetInstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "string", "target", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "string", "source", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "SExpr", "*", "load", "=", "ctx", "->", "load", "(", "", ",", "source", ")", ";", "SExpr", "*", "stor", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "target", ")", ",", "load", ")", ";"], "ground_truth": ["alfbb", ".", "addStatement", "(", "label", ",", "TII", "->", "getName", "(", "MI", ".", "getOpcode", "(", ")", ")", ",", "stor", ")", ";"], "File": "ARMALFWriter", "Func": "tMOVr_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62093, "Length": 135, "Cover_Rate": 0.8598726114649682} {"Template_token": ["", "string", "MO_name", "=", "TRI", "->", "getName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "SExpr", "*", "SP_times_8", "=", "ctx", "->", "select", "(", "", ",", "", ",", "", ",", "ctx", "->", "u_mul", "(", "", ",", "", ",", "ctx", "->", "load", "(", "", ",", "", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";", "SExpr", "*", "addrInSP", "=", "ctx", "->", "load", "(", "", ",", "ctx", "->", "address", "(", "", ",", "SP_times_8", ")", ")", ";", "SExpr", "*", "ldr", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "MO_name", ")", ",", "addrInSP", ")", ";", "alfbb", ".", "addStatement", "(", "label", "+", "", "+", "MO_name", ",", "string", "(", "", ")", "+", "MO_name", "+", "", ",", "ldr", ")", ";", "SExpr", "*", "SP_incr", "=", "ctx", "->", "add", "(", "", ",", "ctx", "->", "load", "(", "", ",", "", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "incr", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "", ")", ",", "SP_incr", ")", ";"], "ground_truth": ["alfbb", ".", "addStatement", "(", "label", "+", "", "+", "MO_name", "+", "", ",", "", ",", "incr", ")", ";"], "File": "ARMALFWriter", "Func": "tPOP_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62094, "Length": 180, "Cover_Rate": 0.5921052631578947} {"Template_token": ["", "static", "void", "tPOP_RET_customALF", "(", "const", "MachineInstr", "&", "MI", ",", "ALFStatementGroup", "&", "alfbb", ",", "ALFContext", "*", "ctx", ",", "string", "label", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "tPOP_customALF", "(", "MI", ",", "alfbb", ",", "ctx", ",", "label", ")", ";", "alfbb", ".", "addStatement", "(", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getName", "(", ")", "+", "string", "(", "", ")", ",", "", ",", "ctx", "->", "null", "(", ")", ")", ";", "alfbb", ".", "addStatement", "(", "label", ",", "TII", "->", "getName", "(", "MI", ".", "getOpcode", "(", ")", ")", ",", "ctx", "->", "ret", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMALFWriter", "Func": "tPOP_RET_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62095, "Length": 135, "Cover_Rate": 1.0} {"Template_token": ["", "alfbb", ".", "addStatement", "(", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getName", "(", ")", "+", "string", "(", "", ")", ",", "", ",", "ctx", "->", "null", "(", ")", ")", ";", "alfbb", ".", "addStatement", "(", "label", ",", "TII", "->", "getName", "(", "MI", ".", "getOpcode", "(", ")", ")", ",", "ctx", "->", "ret", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMALFWriter", "Func": "tPOP_RET_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62096, "Length": 57, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "alfbb", ".", "addStatement", "(", "label", "+", "", "+", "MO_name", "+", "", ",", "", ",", "subtr", ")", ";", "SExpr", "*", "SP_times_8", "=", "ctx", "->", "select", "(", "", ",", "", ",", "", ",", "ctx", "->", "u_mul", "(", "", ",", "", ",", "ctx", "->", "load", "(", "", ",", "", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";", "SExpr", "*", "str", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "", ",", "SP_times_8", ")", ",", "ctx", "->", "load", "(", "", ",", "MO_name", ")", ")", ";"], "ground_truth": ["alfbb", ".", "addStatement", "(", "label", "+", "", "+", "MO_name", ",", "string", "(", "", ")", "+", "MO_name", "+", "", ",", "str", ")", ";"], "File": "ARMALFWriter", "Func": "tPUSH_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62097, "Length": 108, "Cover_Rate": 0.3927272727272727} {"Template_token": ["", "const", "TargetInstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MI", ".", "getNumOperands", "(", ")", "-", "", ",", "NumOps", "=", "", ";", "i", "!=", "NumOps", ";", "--", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "string", "MO_name", "=", "TRI", "->", "getName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "SExpr", "*", "SP_decr", "=", "ctx", "->", "sub", "(", "", ",", "ctx", "->", "load", "(", "", ",", "", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "subtr", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "", ")", ",", "SP_decr", ")", ";", "alfbb", ".", "addStatement", "(", "label", "+", "", "+", "MO_name", "+", "", ",", "", ",", "subtr", ")", ";", "SExpr", "*", "SP_times_8", "=", "ctx", "->", "select", "(", "", ",", "", ",", "", ",", "ctx", "->", "u_mul", "(", "", ",", "", ",", "ctx", "->", "load", "(", "", ",", "", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";"], "ground_truth": ["SExpr", "*", "str", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "", ",", "SP_times_8", ")", ",", "ctx", "->", "load", "(", "", ",", "MO_name", ")", ")", ";"], "File": "ARMALFWriter", "Func": "tPUSH_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62098, "Length": 230, "Cover_Rate": 0.8363636363636363} {"Template_token": ["", "string", "Rop1", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "auto", "op2", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "SExpr", "*", "sub", "=", "ctx", "->", "sub", "(", "", ",", "ctx", "->", "load", "(", "", ",", "Rop1", ")", ",", "ctx", "->", "dec_signed", "(", "", ",", "op2", ")", ")", ";", "SExpr", "*", "sub_c", "=", "ctx", "->", "c_sub", "(", "", ",", "ctx", "->", "load", "(", "", ",", "Rop1", ")", ",", "ctx", "->", "dec_signed", "(", "", ",", "op2", ")", ")", ";", "SExpr", "*", "stor", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "R", ")", ",", "sub", ")", ";"], "ground_truth": ["alfbb", ".", "addStatement", "(", "label", ",", "TII", "->", "getName", "(", "MI", ".", "getOpcode", "(", ")", ")", ",", "stor", ")", ";"], "File": "ARMALFWriter", "Func": "tSUBi_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62099, "Length": 129, "Cover_Rate": 0.4849624060150376} {"Template_token": ["", "static", "void", "tSUBspi_customALF", "(", "const", "MachineInstr", "&", "MI", ",", "ALFStatementGroup", "&", "alfbb", ",", "ALFContext", "*", "ctx", ",", "string", "label", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "string", "SP", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "auto", "I", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["SExpr", "*", "offset", "=", "ctx", "->", "dec_unsigned", "(", "", ",", "I", "*", "", ")", ";"], "File": "ARMALFWriter", "Func": "tSUBspi_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62100, "Length": 115, "Cover_Rate": 0.6534090909090909} {"Template_token": ["", "SExpr", "*", "offset", "=", "ctx", "->", "dec_unsigned", "(", "", ",", "I", "*", "", ")", ";", "SExpr", "*", "subtr", "=", "ctx", "->", "sub", "(", "", ",", "ctx", "->", "load", "(", "", ",", "SP", ")", ",", "offset", ")", ";", "SExpr", "*", "stor", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "SP", ")", ",", "subtr", ")", ";", "alfbb", ".", "addStatement", "(", "label", ",", "TII", "->", "getName", "(", "MI", ".", "getOpcode", "(", ")", ")", ",", "stor", ")", ";"], "ground_truth": ["}"], "File": "ARMALFWriter", "Func": "tSUBspi_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62101, "Length": 76, "Cover_Rate": 0.4318181818181818} {"Template_token": ["", "const", "TargetInstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "SExpr", "*", "load1", "=", "ctx", "->", "load", "(", "", ",", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "SExpr", "*", "load2", "=", "ctx", "->", "load", "(", "", ",", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["SExpr", "*", "andexpr", "=", "ctx", "->", "and_", "(", "", ",", "load1", ",", "load2", ")", ";"], "File": "ARMALFWriter", "Func": "tTST_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62102, "Length": 115, "Cover_Rate": 0.6149732620320856} {"Template_token": ["", "SExpr", "*", "load1", "=", "ctx", "->", "load", "(", "", ",", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "SExpr", "*", "load2", "=", "ctx", "->", "load", "(", "", ",", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "SExpr", "*", "andexpr", "=", "ctx", "->", "and_", "(", "", ",", "load1", ",", "load2", ")", ";", "SExpr", "*", "stor", "=", "calcNZCV", "(", "ctx", ",", "load1", ",", "load2", ",", "andexpr", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "", ",", "", ",", "", ")", ";"], "ground_truth": ["alfbb", ".", "addStatement", "(", "label", ",", "TII", "->", "getName", "(", "MI", ".", "getOpcode", "(", ")", ")", ",", "stor", ")", ";"], "File": "ARMALFWriter", "Func": "tTST_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62103, "Length": 119, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "string", "SP", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "auto", "I", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "SExpr", "*", "offset", "=", "ctx", "->", "dec_unsigned", "(", "", ",", "I", "*", "", "*", "", ")", ";"], "ground_truth": ["SExpr", "*", "Reg_times_8", "=", "ctx", "->", "select", "(", "", ",", "", ",", "", ",", "ctx", "->", "u_mul", "(", "", ",", "", ",", "ctx", "->", "load", "(", "", ",", "SP", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";"], "File": "ARMALFWriter", "Func": "t_addrmode_is2_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62104, "Length": 92, "Cover_Rate": 0.44660194174757284} {"Template_token": ["", "const", "TargetInstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "string", "SP", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "auto", "I", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "SExpr", "*", "offset", "=", "ctx", "->", "dec_unsigned", "(", "", ",", "I", "*", "", "*", "", ")", ";"], "ground_truth": ["SExpr", "*", "Reg_times_8", "=", "ctx", "->", "select", "(", "", ",", "", ",", "", ",", "ctx", "->", "u_mul", "(", "", ",", "", ",", "ctx", "->", "load", "(", "", ",", "SP", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";"], "File": "ARMALFWriter", "Func": "t_addrmode_is2_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62105, "Length": 138, "Cover_Rate": 0.6699029126213593} {"Template_token": ["", "static", "SExpr", "*", "t_addrmode_rr_customALF", "(", "const", "MachineInstr", "&", "MI", ",", "ALFStatementGroup", "&", "alfbb", ",", "ALFContext", "*", "ctx", ",", "string", "label", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "string", "Reg", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "string", "RegOff", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "SExpr", "*", "offset", "=", "ctx", "->", "select", "(", "", ",", "", ",", "", ",", "ctx", "->", "u_mul", "(", "", ",", "", ",", "ctx", "->", "load", "(", "", ",", "RegOff", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";", "SExpr", "*", "bytes_to_bits", "=", "ctx", "->", "select", "(", "", ",", "", ",", "", ",", "ctx", "->", "u_mul", "(", "", ",", "", ",", "ctx", "->", "load", "(", "", ",", "Reg", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";", "SExpr", "*", "add", "=", "ctx", "->", "add", "(", "", ",", "bytes_to_bits", ",", "offset", ",", "", ")", ";"], "ground_truth": ["return", "ctx", "->", "list", "(", "", ")", "->", "append", "(", "", ")", "->", "append", "(", "ctx", "->", "fref", "(", "", ")", ")", "->", "append", "(", "add", ")", ";"], "File": "ARMALFWriter", "Func": "t_addrmode_rr_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62106, "Length": 235, "Cover_Rate": 0.9957627118644068} {"Template_token": ["", "string", "Reg", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "string", "RegOff", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "SExpr", "*", "offset", "=", "ctx", "->", "select", "(", "", ",", "", ",", "", ",", "ctx", "->", "u_mul", "(", "", ",", "", ",", "ctx", "->", "load", "(", "", ",", "RegOff", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";", "SExpr", "*", "bytes_to_bits", "=", "ctx", "->", "select", "(", "", ",", "", ",", "", ",", "ctx", "->", "u_mul", "(", "", ",", "", ",", "ctx", "->", "load", "(", "", ",", "Reg", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";"], "ground_truth": ["SExpr", "*", "add", "=", "ctx", "->", "add", "(", "", ",", "bytes_to_bits", ",", "offset", ",", "", ")", ";"], "File": "ARMALFWriter", "Func": "t_addrmode_rr_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62107, "Length": 139, "Cover_Rate": 0.5889830508474576} {"Template_token": ["", "static", "SExpr", "*", "t_addrmode_sp_customALF", "(", "const", "MachineInstr", "&", "MI", ",", "ALFStatementGroup", "&", "alfbb", ",", "ALFContext", "*", "ctx", ",", "string", "label", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "string", "SP", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "auto", "I", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["SExpr", "*", "offset", "=", "ctx", "->", "dec_unsigned", "(", "", ",", "I", "*", "", "*", "", ")", ";"], "File": "ARMALFWriter", "Func": "t_addrmode_sp_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62108, "Length": 118, "Cover_Rate": 0.5728155339805825} {"Template_token": ["", "auto", "I", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "SExpr", "*", "offset", "=", "ctx", "->", "dec_unsigned", "(", "", ",", "I", "*", "", "*", "", ")", ";"], "ground_truth": ["SExpr", "*", "SP_times_8", "=", "ctx", "->", "select", "(", "", ",", "", ",", "", ",", "ctx", "->", "u_mul", "(", "", ",", "", ",", "ctx", "->", "load", "(", "", ",", "SP", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";"], "File": "ARMALFWriter", "Func": "t_addrmode_sp_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62109, "Length": 73, "Cover_Rate": 0.35436893203883496} {"Template_token": ["", "ALFWriter", "::", "~", "ALFWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMALFWriter", "Func": "~ARMALFWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62110, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "ALFWriter", "::", "~", "ALFWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMALFWriter", "Func": "~ARMALFWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62111, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "", ")", ";", "unsigned", "FullSizeBytes", ";", "if", "(", "!", "IsLittleEndian", ")", "{", "FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "assert", "(", "(", "Offset", "+", "FullSizeBytes", ")", "<=", "DataSize", "&&", "", ")", ";", "assert", "(", "NumBytes", "<=", "FullSizeBytes", "&&", "", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittleEndian", "?", "i", ":", "(", "FullSizeBytes", "-", "", "-", "i", ")", ";"], "ground_truth": ["Data", "[", "Offset", "+", "Idx", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";"], "File": "ARMAsmBackend (2)1", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62114, "Length": 122, "Cover_Rate": 0.6853932584269663} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "case", "Triple", "::", "MachO", ":", "{", "MachO", "::", "CPUSubType", "CS", "=", "getMachOSubTypeFromArch", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ";", "return", "new", "AsmBackendDarwin", "(", "T", ",", "TheTriple", ",", "MRI", ",", "CS", ")", ";", "}", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "", ")", ";", "return", "new", "AsmBackendWinCOFF", "(", "T", ",", "TheTriple", ")", ";", "case", "Triple", "::", "ELF", ":", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";", "return", "new", "AsmBackendELF", "(", "T", ",", "TheTriple", ",", "OSABI", ",", "isLittle", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)1", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62115, "Length": 108, "Cover_Rate": 0.7297297297297297} {"Template_token": ["", "switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Triple", "::", "MachO", ":", "{", "MachO", "::", "CPUSubType", "CS", "=", "getMachOSubTypeFromArch", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ";", "return", "new", "AsmBackendDarwin", "(", "T", ",", "TheTriple", ",", "MRI", ",", "CS", ")", ";", "}", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "", ")", ";", "return", "new", "AsmBackendWinCOFF", "(", "T", ",", "TheTriple", ")", ";", "case", "Triple", "::", "ELF", ":", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";", "return", "new", "AsmBackendELF", "(", "T", ",", "TheTriple", ",", "OSABI", ",", "isLittle", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)1", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62116, "Length": 119, "Cover_Rate": 0.8040540540540541} {"Template_token": ["", "return", "createAsmBackend", "(", "T", ",", "MRI", ",", "TT", ",", "CPU", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)1", "Func": "createARMBEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62117, "Length": 15, "Cover_Rate": 0.375} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createLEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ")", "{"], "ground_truth": ["return", "createAsmBackend", "(", "T", ",", "MRI", ",", "TT", ",", "CPU", ",", "true", ")", ";"], "File": "ARMAsmBackend (2)1", "Func": "createARMLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62120, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createThumbBEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ")", "{", "return", "createAsmBackend", "(", "T", ",", "MRI", ",", "TT", ",", "CPU", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)1", "Func": "createThumbBEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62121, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createThumbLEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ")", "{"], "ground_truth": ["return", "createAsmBackend", "(", "T", ",", "MRI", ",", "TT", ",", "CPU", ",", "true", ")", ";"], "File": "ARMAsmBackend (2)1", "Func": "createThumbLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62123, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "bool", "AsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{"], "ground_truth": ["return", "reasonForFixupRelaxation", "(", "Fixup", ",", "Value", ")", ";"], "File": "ARMAsmBackend (2)1", "Func": "fixupNeedsRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62125, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "bool", "AsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{"], "ground_truth": ["return", "reasonForFixupRelaxation", "(", "Fixup", ",", "Value", ")", ";"], "File": "ARMAsmBackend (2)1", "Func": "fixupNeedsRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62126, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "if", "(", "RegOffsets", ".", "lookup", "(", "", ")", "!=", "(", "-", "", "-", "StackAdjust", ")", ")", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "StackAdjust", "<<", "", "<<", "CFARegisterOffset", "<<", "", "<<", "RegOffsets", "[", "", "]", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "if", "(", "RegOffsets", ".", "lookup", "(", "", ")", "!=", "(", "-", "", "-", "StackAdjust", ")", ")", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "uint32_t", "CompactUnwindEncoding", "=", "CU", "::", "UNWIND__MODE_FRAME", ";", "switch", "(", "StackAdjust", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "CompactUnwindEncoding", "|=", "", ";", "break", ";", "case", "", ":", "CompactUnwindEncoding", "|=", "", ";", "break", ";", "case", "", ":", "CompactUnwindEncoding", "|=", "", ";", "break", ";", "default", ":", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "StackAdjust", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "static", "struct", "{", "unsigned", "Reg", ";", "unsigned", "Encoding", ";", "}", "GPRCSRegs", "[", "]", "=", "{", "{", "", ",", "CU", "::", "UNWIND__FRAME_FIRST_PUSH_R6", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_FIRST_PUSH_R5", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_FIRST_PUSH_R4", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R12", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R11", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R10", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R9", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R8", "}", "}", ";", "int", "CurOffset", "=", "-", "", "-", "StackAdjust", ";", "for", "(", "auto", "CSReg", ":", "GPRCSRegs", ")", "{", "auto", "Offset", "=", "RegOffsets", ".", "find", "(", "CSReg", ".", "Reg", ")", ";", "if", "(", "Offset", "==", "RegOffsets", ".", "end", "(", ")", ")", "continue", ";", "int", "RegOffset", "=", "Offset", "->", "second", ";", "if", "(", "RegOffset", "!=", "CurOffset", "-", "", ")", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "MRI", ".", "getName", "(", "CSReg", ".", "Reg", ")", "<<", "", "<<", "RegOffset", "<<", "", "<<", "CurOffset", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "CompactUnwindEncoding", "|=", "CSReg", ".", "Encoding", ";", "CurOffset", "-=", "", ";", "}", "if", "(", "FloatRegCount", "==", "", ")", "return", "CompactUnwindEncoding", ";", "CompactUnwindEncoding", "&=", "~", "CU", "::", "UNWIND__MODE_MASK", ";", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND__MODE_FRAME_D", ";", "if", "(", "FloatRegCount", ">", "", ")", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "FloatRegCount", "<<", "", ")", ";"], "ground_truth": ["return", "CU", "::", "UNWIND__MODE_DWARF", ";"], "File": "ARMAsmBackend (2)1", "Func": "generateCompactUnwindEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62128, "Length": 390, "Cover_Rate": 0.3991811668372569} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMAsmBackend (2)1", "Func": "getFixupKindContainerSizeBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62129, "Length": 75, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend (2)1", "Func": "getFixupKindContainerSizeBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62130, "Length": 63, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";"], "ground_truth": ["if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "File": "ARMAsmBackend (2)1", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62131, "Length": 328, "Cover_Rate": 0.4639321074964639} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_2", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend (2)1", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62133, "Length": 75, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "Op", ";", "case", "", ":", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case", "", ":", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case", "", ":", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case", "", ":", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend (2)1", "Func": "getRelaxedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62134, "Length": 58, "Cover_Rate": 0.46774193548387094} {"Template_token": ["", "void", "AsmBackend", "::", "handleAssemblerFlag", "(", "MCAssemblerFlag", "Flag", ")", "{", "switch", "(", "Flag", ")", "{", "default", ":", "break", ";", "case", "MCAF_Code16", ":", "setIsThumb", "(", "true", ")", ";", "break", ";"], "ground_truth": ["case", "MCAF_Code32", ":"], "File": "ARMAsmBackend (2)1", "Func": "handleAssemblerFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62135, "Length": 31, "Cover_Rate": 0.775} {"Template_token": ["", "}", "else", "{", "Value", "=", "(", "SecondHalf", "&", "", ")", ";", "Value", "|=", "(", "FirstHalf", "&", "", ")", "<<", "", ";", "}"], "ground_truth": ["return", "Value", ";"], "File": "ARMAsmBackend (2)1", "Func": "joinHalfWords", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62136, "Length": 25, "Cover_Rate": 0.3787878787878788} {"Template_token": ["", "if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", ")", "Value", "|=", "", ";", "}", "}", "if", "(", "IsResolved", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", "{", "assert", "(", "Sym", "&&", "", ")", ";", "if", "(", "Sym", "->", "isExternal", "(", ")", "||", "Value", ">=", "", ")", "IsResolved", "=", "false", ";", "}", "if", "(", "A", "&&", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", ")", "IsResolved", "=", "false", ";"], "ground_truth": ["(", "void", ")", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "false", ",", "&", "Asm", ".", "getContext", "(", ")", ",", "IsLittleEndian", ",", "IsResolved", ")", ";"], "File": "ARMAsmBackend (2)1", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62137, "Length": 132, "Cover_Rate": 0.44745762711864406} {"Template_token": ["", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "if", "(", "Offset", ">", "", "||", "Offset", "<", "-", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "if", "(", "Offset", ">", "", "||", "Offset", "<", "-", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";"], "ground_truth": ["if", "(", "Offset", "&", "", ")", "return", "", ";"], "File": "ARMAsmBackend (2)1", "Func": "reasonForFixupRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62138, "Length": 84, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "OS", "<<", "", ";", "report_fatal_error", "(", "", "+", "OS", ".", "str", "(", ")", ")", ";", "}", "if", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "RelaxedOp", "==", "", ")", "{", "Res", ".", "setOpcode", "(", "RelaxedOp", ")", ";"], "ground_truth": ["Res", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";"], "File": "ARMAsmBackend (2)1", "Func": "relaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62139, "Length": 60, "Cover_Rate": 0.36809815950920244} {"Template_token": ["", "report_fatal_error", "(", "", "+", "OS", ".", "str", "(", ")", ")", ";", "}", "if", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "RelaxedOp", "==", "", ")", "{", "Res", ".", "setOpcode", "(", "RelaxedOp", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMAsmBackend (2)1", "Func": "relaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62140, "Length": 82, "Cover_Rate": 0.5030674846625767} {"Template_token": ["", "static", "uint32_t", "swapHalfWords", "(", "uint32_t", "Value", ",", "bool", "IsLittleEndian", ")", "{", "if", "(", "IsLittleEndian", ")", "{", "uint32_t", "Swapped", "=", "(", "Value", "&", "", ")", ">>", "", ";", "Swapped", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "return", "Swapped", ";"], "ground_truth": ["}", "else", "return", "Value", ";"], "File": "ARMAsmBackend (2)1", "Func": "swapHalfWords", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62141, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "if", "(", "Count", "&", "", ")", "OW", "->", "write8", "(", "", ")", ";", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "v6T2_NopEncoding", ":", "v4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "write32", "(", "nopEncoding", ")", ";", "switch", "(", "Count", "%", "", ")", "{", "default", ":"], "ground_truth": ["break", ";"], "File": "ARMAsmBackend (2)1", "Func": "writeNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62142, "Length": 68, "Cover_Rate": 0.3383084577114428} {"Template_token": ["", "FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "assert", "(", "(", "Offset", "+", "FullSizeBytes", ")", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "assert", "(", "NumBytes", "<=", "FullSizeBytes", "&&", "", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "Endian", "==", "", "?", "i", ":", "(", "FullSizeBytes", "-", "", "-", "i", ")", ";", "Data", "[", "Offset", "+", "Idx", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)2", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62144, "Length": 93, "Cover_Rate": 0.4246575342465753} {"Template_token": ["", "static", "MCAsmBackend", "*", "createAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", "Options", ",", "", "Endian", ")", "{", "const", "Triple", "&", "TheTriple", "=", "STI", ".", "getTargetTriple", "(", ")", ";"], "ground_truth": ["switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")", ")", "{"], "File": "ARMAsmBackend (2)2", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62145, "Length": 49, "Cover_Rate": 0.30246913580246915} {"Template_token": ["", "return", "createAsmBackend", "(", "T", ",", "STI", ",", "MRI", ",", "Options", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)2", "Func": "createARMBEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62146, "Length": 15, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "return", "createAsmBackend", "(", "T", ",", "STI", ",", "MRI", ",", "Options", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)2", "Func": "createARMBEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62147, "Length": 15, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "case", "FK_Data_1", ":", "return", "", ";", "case", "FK_Data_2", ":", "return", "", ";", "case", "FK_Data_4", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend (2)2", "Func": "getFixupKindContainerSizeBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62150, "Length": 87, "Cover_Rate": 0.48066298342541436} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_SecRel_2", ":", "return", "", ";", "case", "FK_SecRel_4", ":"], "ground_truth": ["return", "", ";"], "File": "ARMAsmBackend (2)2", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62153, "Length": 69, "Cover_Rate": 0.345} {"Template_token": ["", "case", "", "::", "V5TEJ", ":", "return", "MachO", "::", "CPU_SUBTYPE__V5", ";", "case", "", "::", "V6", ":", "case", "", "::", "V6K", ":", "return", "MachO", "::", "CPU_SUBTYPE__V6", ";", "case", "", "::", "V7A", ":", "return", "MachO", "::", "CPU_SUBTYPE__V7", ";", "case", "", "::", "V7S", ":", "return", "MachO", "::", "CPU_SUBTYPE__V7S", ";", "case", "", "::", "V7K", ":", "return", "MachO", "::", "CPU_SUBTYPE__V7K", ";", "case", "", "::", "V6M", ":", "return", "MachO", "::", "CPU_SUBTYPE__V6M", ";", "case", "", "::", "V7M", ":", "return", "MachO", "::", "CPU_SUBTYPE__V7M", ";", "case", "", "::", "V7EM", ":"], "ground_truth": ["return", "MachO", "::", "CPU_SUBTYPE__V7EM", ";"], "File": "ARMAsmBackend (2)2", "Func": "getMachOSubTypeFromArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62154, "Length": 85, "Cover_Rate": 0.5151515151515151} {"Template_token": ["", "return", "MachO", "::", "CPU_SUBTYPE__V7", ";", "case", "", "::", "V4T", ":", "return", "MachO", "::", "CPU_SUBTYPE__V4T", ";", "case", "", "::", "V5T", ":", "case", "", "::", "V5TE", ":", "case", "", "::", "V5TEJ", ":", "return", "MachO", "::", "CPU_SUBTYPE__V5", ";", "case", "", "::", "V6", ":", "case", "", "::", "V6K", ":", "return", "MachO", "::", "CPU_SUBTYPE__V6", ";", "case", "", "::", "V7A", ":", "return", "MachO", "::", "CPU_SUBTYPE__V7", ";", "case", "", "::", "V7S", ":", "return", "MachO", "::", "CPU_SUBTYPE__V7S", ";"], "ground_truth": ["case", "", "::", "V7K", ":"], "File": "ARMAsmBackend (2)2", "Func": "getMachOSubTypeFromArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62155, "Length": 75, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "bool", "HasV8MBaselineOps", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";", "switch", "(", "Op", ")", "{", "default", ":", "return", "Op", ";", "case", "", ":", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case", "", ":", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case", "", ":", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case", "", ":", "return", "HasV8MBaselineOps", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)2", "Func": "getRelaxedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62156, "Length": 87, "Cover_Rate": 0.6083916083916084} {"Template_token": ["", "bool", "AsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ",", "STI", ")", "!=", "Inst", ".", "getOpcode", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmBackend (2)2", "Func": "mayNeedRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62157, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "void", "AsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "{", "unsigned", "RelaxedOp", "=", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ",", "STI", ")", ";", "if", "(", "RelaxedOp", "==", "Inst", ".", "getOpcode", "(", ")", ")", "{", "SmallString", "<", "", ">", "Tmp", ";", "raw_svector_ostream", "OS", "(", "Tmp", ")", ";", "Inst", ".", "dump_pretty", "(", "OS", ")", ";", "OS", "<<", "", ";", "report_fatal_error", "(", "", "+", "OS", ".", "str", "(", ")", ")", ";", "}", "if", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "RelaxedOp", "==", "", ")", "{", "Res", ".", "setOpcode", "(", "RelaxedOp", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)2", "Func": "relaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62158, "Length": 152, "Cover_Rate": 0.8941176470588236} {"Template_token": ["", "}", "if", "(", "Sym", "&&", "Sym", "->", "isELF", "(", ")", ")", "{", "unsigned", "Type", "=", "cast", "<", "MCSymbolELF", ">", "(", "Sym", ")", "->", "getType", "(", ")", ";", "if", "(", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "==", "ELF", "::", "STT_GNU_IFUNC", ")", ")", "{", "if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "", ")", ")", "return", "true", ";", "if", "(", "!", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", ")", ")", "return", "true", ";", "}", "}"], "ground_truth": ["if", "(", "A", "&&", "(", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", ")", ")", "return", "true", ";"], "File": "ARMAsmBackend (2)2", "Func": "shouldForceRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62159, "Length": 120, "Cover_Rate": 0.5128205128205128} {"Template_token": ["", "unsigned", "Type", "=", "cast", "<", "MCSymbolELF", ">", "(", "Sym", ")", "->", "getType", "(", ")", ";", "if", "(", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "==", "ELF", "::", "STT_GNU_IFUNC", ")", ")", "{", "if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "", ")", ")", "return", "true", ";", "if", "(", "!", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", ")", ")", "return", "true", ";", "}", "}", "if", "(", "A", "&&", "(", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)2", "Func": "shouldForceRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62160, "Length": 112, "Cover_Rate": 0.47863247863247865} {"Template_token": ["", "const", "uint16_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "Thumb2_16bitNopEncoding", ":", "Thumb1_16bitNopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "", "::", "write", "(", "OS", ",", "nopEncoding", ",", "Endian", ")", ";", "if", "(", "Count", "&", "", ")", "OS", "<<", "'\\0'", ";", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "v6T2_NopEncoding", ":", "v4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "", "::", "write", "(", "OS", ",", "nopEncoding", ",", "Endian", ")", ";", "switch", "(", "Count", "%", "", ")", "{", "default", ":", "break", ";", "case", "", ":", "OS", "<<", "'\\0'", ";", "break", ";", "case", "", ":", "OS", ".", "write", "(", "", ",", "", ")", ";", "break", ";", "case", "", ":", "OS", ".", "write", "(", "", ",", "", ")", ";", "break", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmBackend (2)2", "Func": "writeNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62161, "Length": 154, "Cover_Rate": 0.7549019607843137} {"Template_token": ["", "}", "if", "(", "Ctx", "&&", "", "(", "Value", ")", "==", "-", "", ")", "Ctx", "->", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "", "(", "Value", ")", "|", "(", "opc", "<<", "", ")", ";", "}", "case", "", ":", "{", "Value", "-=", "", ";", "unsigned", "opc", "=", "", ";", "if", "(", "(", "int64_t", ")", "Value", "<", "", ")", "{", "Value", "=", "-", "Value", ";", "opc", "=", "", ";", "}", "uint32_t", "out", "=", "(", "opc", "<<", "", ")", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", ";", "uint64_t", "swapped", "=", "(", "out", "&", "", ")", ">>", "", ";", "swapped", "|=", "(", "out", "&", "", ")", "<<", "", ";", "return", "swapped", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "&", "(", "(", "Value", "-", "", ")", ">>", "", ")", ";", "case", "", ":", "{", "Value", "=", "Value", "-", "", ";", "Value", ">>=", "", ";", "uint32_t", "out", "=", "", ";", "bool", "I", "=", "Value", "&", "", ";", "bool", "J1", "=", "Value", "&", "", ";", "bool", "J2", "=", "Value", "&", "", ";", "J1", "^=", "I", ";", "J2", "^=", "I", ";", "out", "|=", "I", "<<", "", ";", "out", "|=", "!", "J1", "<<", "", ";", "out", "|=", "!", "J2", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", ";", "uint64_t", "swapped", "=", "(", "out", "&", "", ")", ">>", "", ";", "swapped", "|=", "(", "out", "&", "", ")", "<<", "", ";", "return", "swapped", ";", "}", "case", "", ":", "{", "Value", "=", "Value", "-", "", ";", "Value", ">>=", "", ";", "uint64_t", "out", "=", "", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", ">>", "", ";", "out", "|=", "(", "Value", "&", "", ")", ">>", "", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", ";", "uint32_t", "swapped", "=", "(", "out", "&", "", ")", ">>", "", ";", "swapped", "|=", "(", "out", "&", "", ")", "<<", "", ";", "return", "swapped", ";", "}", "case", "", ":", "{", "uint32_t", "offset", "=", "(", "Value", "-", "", ")", ">>", "", ";", "uint32_t", "signBit", "=", "(", "offset", "&", "", ")", ">>", "", ";", "uint32_t", "I1Bit", "=", "(", "offset", "&", "", ")", ">>", "", ";", "uint32_t", "J1Bit", "=", "(", "I1Bit", "^", "", ")", "^", "signBit", ";", "uint32_t", "I2Bit", "=", "(", "offset", "&", "", ")", ">>", "", ";", "uint32_t", "J2Bit", "=", "(", "I2Bit", "^", "", ")", "^", "signBit", ";", "uint32_t", "imm10Bits", "=", "(", "offset", "&", "", ")", ">>", "", ";", "uint32_t", "imm11Bits", "=", "(", "offset", "&", "", ")", ";"], "ground_truth": ["uint32_t", "Binary", "=", "", ";"], "File": "ARMAsmBackend (2)", "Func": "adjustFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62162, "Length": 460, "Cover_Rate": 0.33117350611951046} {"Template_token": ["", "void", "AsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62163, "Length": 107, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62164, "Length": 57, "Cover_Rate": 0.5327102803738317} {"Template_token": ["", "AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ")", ":", "MCAsmBackend", "(", ")", ",", "STI", "(", "_MC", "::", "createMCSubtargetInfo", "(", "TT", ",", "", ",", "", ")", ")", ",", "isThumbMode", "(", "TT", ".", "startswith", "(", "", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62165, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ")", ":", "MCAsmBackend", "(", ")", ",", "STI", "(", "_MC", "::", "createMCSubtargetInfo", "(", "TT", ",", "", ",", "", ")", ")", ",", "isThumbMode", "(", "TT", ".", "startswith", "(", "", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62166, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "ARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62167, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "ARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62168, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "return", "createMachObjectWriter", "(", "OS", ",", "false", ",", "object", "::", "mach", "::", "CTM_", ",", "Subtype", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62169, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createMachObjectWriter", "(", "OS", ",", "false", ",", "object", "::", "mach", "::", "CTM_", ",", "Subtype", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62170, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "bool", "doesSectionRequireSymbols", "(", "const", "MCSection", "&", "Section", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "doesSectionRequireSymbols", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62172, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "bool", "doesSectionRequireSymbols", "(", "const", "MCSection", "&", "Section", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "doesSectionRequireSymbols", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62173, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "ELFAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "uint8_t", "_OSABI", ")", ":", "AsmBackend", "(", "T", ",", "TT", ")", ",", "OSABI", "(", "_OSABI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "ELFARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62174, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "ELFAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "uint8_t", "_OSABI", ")", ":", "AsmBackend", "(", "T", ",", "TT", ")", ",", "OSABI", "(", "_OSABI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "ELFARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62175, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "", ")", ";"], "ground_truth": ["return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "File": "ARMAsmBackend (2)", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62177, "Length": 419, "Cover_Rate": 0.9928909952606635} {"Template_token": ["", "static", "unsigned", "getFixupKindNumBytes", "(", "unsigned", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_1", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_2", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend (2)", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62178, "Length": 110, "Cover_Rate": 0.5851063829787234} {"Template_token": ["", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "getNumFixupKinds", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62179, "Length": 10, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "unsigned", "getPointerSize", "(", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "getPointerSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62181, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "getPointerSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62182, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "getRelaxedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62183, "Length": 25, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "getRelaxedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62184, "Length": 26, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "switch", "(", "Flag", ")", "{", "default", ":", "break", ";", "case", "MCAF_Code16", ":", "setIsThumb", "(", "true", ")", ";", "break", ";", "case", "MCAF_Code32", ":"], "ground_truth": ["setIsThumb", "(", "false", ")", ";"], "File": "ARMAsmBackend (2)", "Func": "handleAssemblerFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62185, "Length": 27, "Cover_Rate": 0.7105263157894737} {"Template_token": ["", "case", "MCAF_Code16", ":", "setIsThumb", "(", "true", ")", ";", "break", ";", "case", "MCAF_Code32", ":", "setIsThumb", "(", "false", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmBackend (2)", "Func": "handleAssemblerFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62186, "Length": 20, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "return", "(", "STI", "->", "getFeatureBits", "(", ")", "&", "", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "hasNOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62188, "Length": 14, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "bool", "isThumb", "(", ")", "const", "{"], "ground_truth": ["return", "isThumbMode", ";"], "File": "ARMAsmBackend (2)", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62190, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "AsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "if", "(", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "Inst", ".", "getOpcode", "(", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "mayNeedRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62192, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Asm", ".", "isThumbFunc", "(", "&", "Sym", ")", ")", "Value", "|=", "", ";", "}", "}", "if", "(", "A", "&&", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", ")", "IsResolved", "=", "false", ";", "(", "void", ")", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "&", "Asm", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62193, "Length": 99, "Cover_Rate": 0.38223938223938225} {"Template_token": ["", "if", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", ")", "{", "if", "(", "A", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ".", "AliasedSymbol", "(", ")", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "&", "Sym", ")", ")", "Value", "|=", "", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62194, "Length": 104, "Cover_Rate": 0.4015444015444015} {"Template_token": ["", "unsigned", "RelaxedOp", "=", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "RelaxedOp", "==", "Inst", ".", "getOpcode", "(", ")", ")", "{", "SmallString", "<", "", ">", "Tmp", ";", "raw_svector_ostream", "OS", "(", "Tmp", ")", ";"], "ground_truth": ["Inst", ".", "dump_pretty", "(", "OS", ")", ";"], "File": "ARMAsmBackend (2)", "Func": "relaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62195, "Length": 42, "Cover_Rate": 0.4883720930232558} {"Template_token": ["", "isThumbMode", "=", "it", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "setIsThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62196, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "v6T2_NopEncoding", ":", "v4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "nopEncoding", ")", ";", "switch", "(", "Count", "%", "", ")", "{", "default", ":", "break", ";"], "ground_truth": ["case", "", ":", "OW", "->", "Write8", "(", "", ")", ";", "break", ";"], "File": "ARMAsmBackend (2)", "Func": "writeNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62198, "Length": 67, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "~", "AsmBackend", "(", ")", "{"], "ground_truth": ["delete", "STI", ";"], "File": "ARMAsmBackend (2)", "Func": "~ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62199, "Length": 8, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "void", "AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "unsigned", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "if", "(", "Kind", ">=", "FirstLiteralRelocationKind", ")", "return", ";", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Kind", ")", ";", "MCContext", "&", "Ctx", "=", "Asm", ".", "getContext", "(", ")", ";", "Value", "=", "adjustFixupValue", "(", "Asm", ",", "Fixup", ",", "Target", ",", "Value", ",", "IsResolved", ",", "Ctx", ",", "STI", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "unsigned", "FullSizeBytes", ";"], "ground_truth": ["if", "(", "Endian", "==", "", ")", "{"], "File": "ARMAsmBackend10", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62202, "Length": 134, "Cover_Rate": 0.5877192982456141} {"Template_token": ["", "AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "", "Endian", ")", ":", "MCAsmBackend", "(", "Endian", ")", ",", "STI", "(", "STI", ")", ",", "isThumbMode", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "isThumb", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend10", "Func": "ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62203, "Length": 40, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "", "Endian", ")", ":", "MCAsmBackend", "(", "Endian", ")", ",", "STI", "(", "STI", ")", ",", "isThumbMode", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "isThumb", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend10", "Func": "ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62204, "Length": 40, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "static", "const", "char", "*", "checkPCRelOffset", "(", "uint64_t", "Value", ",", "int64_t", "Min", ",", "int64_t", "Max", ")", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "if", "(", "Offset", "<", "Min", "||", "Offset", ">", "Max", ")", "return", "", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMAsmBackend10", "Func": "checkPCRelOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62205, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "if", "(", "Offset", "<", "Min", "||", "Offset", ">", "Max", ")", "return", "", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend10", "Func": "checkPCRelOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62206, "Length": 27, "Cover_Rate": 0.627906976744186} {"Template_token": ["", "return", "new", "AsmBackendWinCOFF", "(", "T", ",", "STI", ")", ";", "case", "Triple", "::", "ELF", ":", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";", "return", "new", "AsmBackendELF", "(", "T", ",", "STI", ",", "OSABI", ",", "Endian", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmBackend10", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62207, "Length": 54, "Cover_Rate": 0.375} {"Template_token": ["", "static", "MCAsmBackend", "*", "createAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", "Options", ",", "", "Endian", ")", "{", "const", "Triple", "&", "TheTriple", "=", "STI", ".", "getTargetTriple", "(", ")", ";", "switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")", ")", "{", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMAsmBackend10", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62208, "Length": 56, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "StackAdjust", "<<", "", "<<", "CFARegisterOffset", "<<", "", "<<", "RegOffsets", "[", "", "]", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "if", "(", "RegOffsets", ".", "lookup", "(", "", ")", "!=", "(", "-", "", "-", "StackAdjust", ")", ")", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "uint32_t", "CompactUnwindEncoding", "=", "CU", "::", "UNWIND__MODE_FRAME", ";", "switch", "(", "StackAdjust", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "CompactUnwindEncoding", "|=", "", ";", "break", ";", "case", "", ":", "CompactUnwindEncoding", "|=", "", ";", "break", ";", "case", "", ":", "CompactUnwindEncoding", "|=", "", ";", "break", ";", "default", ":", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "StackAdjust", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "static", "struct", "{", "unsigned", "Reg", ";", "unsigned", "Encoding", ";", "}", "GPRCSRegs", "[", "]", "=", "{", "{", "", ",", "CU", "::", "UNWIND__FRAME_FIRST_PUSH_R6", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_FIRST_PUSH_R5", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_FIRST_PUSH_R4", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R12", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R11", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R10", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R9", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R8", "}", "}", ";", "int", "CurOffset", "=", "-", "", "-", "StackAdjust", ";", "for", "(", "auto", "CSReg", ":", "GPRCSRegs", ")", "{", "auto", "Offset", "=", "RegOffsets", ".", "find", "(", "CSReg", ".", "Reg", ")", ";", "if", "(", "Offset", "==", "RegOffsets", ".", "end", "(", ")", ")", "continue", ";", "int", "RegOffset", "=", "Offset", "->", "second", ";", "if", "(", "RegOffset", "!=", "CurOffset", "-", "", ")", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "MRI", ".", "getName", "(", "CSReg", ".", "Reg", ")", "<<", "", "<<", "RegOffset", "<<", "", "<<", "CurOffset", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "CompactUnwindEncoding", "|=", "CSReg", ".", "Encoding", ";", "CurOffset", "-=", "", ";", "}", "if", "(", "FloatRegCount", "==", "", ")", "return", "CompactUnwindEncoding", ";", "CompactUnwindEncoding", "&=", "~", "CU", "::", "UNWIND__MODE_MASK", ";", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND__MODE_FRAME_D", ";"], "ground_truth": ["if", "(", "FloatRegCount", ">", "", ")", "{"], "File": "ARMAsmBackend10", "Func": "generateCompactUnwindEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62209, "Length": 351, "Cover_Rate": 0.35816326530612247} {"Template_token": ["", "unsigned", "Type", "=", "llvm", "::", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Default", "(", "-", "", ")", ";", "if", "(", "Type", "==", "-", "", ")", "return", "None", ";"], "ground_truth": ["return", "static_cast", "<", "MCFixupKind", ">", "(", "FirstLiteralRelocationKind", "+", "Type", ")", ";"], "File": "ARMAsmBackend10", "Func": "getFixupKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62210, "Length": 40, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_1", ":", "return", "", ";", "case", "FK_Data_2", ":", "return", "", ";", "case", "FK_Data_4", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend10", "Func": "getFixupKindContainerSizeBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62211, "Length": 112, "Cover_Rate": 0.5067873303167421} {"Template_token": ["", "const", "static", "MCFixupKindInfo", "InfosBE", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel"], "ground_truth": ["}"], "File": "ARMAsmBackend10", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62212, "Length": 454, "Cover_Rate": 0.4576612903225806} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend10", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62213, "Length": 81, "Cover_Rate": 0.3446808510638298} {"Template_token": ["", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "if", "(", "Offset", ">", "", "||", "Offset", "<", "-", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "if", "(", "Offset", "&", "", ")", "return", "", ";", "else", "if", "(", "Offset", ">", "", "||", "Offset", "<", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "{", "int64_t", "Offset", "=", "(", "Value", "&", "~", "", ")", ";", "if", "(", "Offset", "==", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "", ",", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "", ",", "+", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "", ",", "+", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "", ",", "+", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "", ",", "+", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "", ",", "", ")", ";", "case", "", ":", "{", "if", "(", "Value", "!=", "", "&&", "Value", "!=", "", ")", "return", "", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMAsmBackend10", "Func": "reasonForFixupRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62216, "Length": 213, "Cover_Rate": 0.7123745819397993} {"Template_token": ["", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "if", "(", "Offset", ">", "", "||", "Offset", "<", "-", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "if", "(", "Offset", "&", "", ")", "return", "", ";", "else", "if", "(", "Offset", ">", "", "||", "Offset", "<", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "{", "int64_t", "Offset", "=", "(", "Value", "&", "~", "", ")", ";", "if", "(", "Offset", "==", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "", ",", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "", ",", "+", "", ")", ";"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend10", "Func": "reasonForFixupRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62217, "Length": 127, "Cover_Rate": 0.42474916387959866} {"Template_token": ["", "unsigned", "Type", "=", "cast", "<", "MCSymbolELF", ">", "(", "Sym", ")", "->", "getType", "(", ")", ";", "if", "(", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "==", "ELF", "::", "STT_GNU_IFUNC", ")", ")", "{", "if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "", ")", ")", "return", "true", ";", "if", "(", "!", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", ")", ")", "return", "true", ";", "}", "}", "if", "(", "A", "&&", "(", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend10", "Func": "shouldForceRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62218, "Length": 112, "Cover_Rate": 0.4745762711864407} {"Template_token": ["", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "IsPCRel", ",", "Ctx", ",", "IsLittleEndian", ",", "true", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";"], "ground_truth": ["assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "", ")", ";"], "File": "ARMAsmBackend11", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62221, "Length": 56, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "!", "IsLittleEndian", ")", "{", "FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "assert", "(", "(", "Offset", "+", "FullSizeBytes", ")", "<=", "DataSize", "&&", "", ")", ";", "assert", "(", "NumBytes", "<=", "FullSizeBytes", "&&", "", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Idx", "=", "IsLittleEndian", "?", "i", ":", "(", "FullSizeBytes", "-", "", "-", "i", ")", ";"], "File": "ARMAsmBackend11", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62222, "Length": 70, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Triple", "::", "MachO", ":", "{", "MachO", "::", "CPUSubType", "CS", "=", "getMachOSubTypeFromArch", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ";", "return", "new", "AsmBackendDarwin", "(", "T", ",", "TheTriple", ",", "MRI", ",", "CS", ")", ";", "}", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "", ")", ";", "return", "new", "AsmBackendWinCOFF", "(", "T", ",", "TheTriple", ")", ";", "case", "Triple", "::", "ELF", ":", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";", "return", "new", "AsmBackendELF", "(", "T", ",", "TheTriple", ",", "OSABI", ",", "isLittle", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmBackend11", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62223, "Length": 120, "Cover_Rate": 0.7843137254901961} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createBEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "return", "createAsmBackend", "(", "T", ",", "MRI", ",", "TT", ",", "CPU", ",", "Options", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend11", "Func": "createARMBEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62225, "Length": 47, "Cover_Rate": 1.0} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createLEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "const", "MCTargetOptions", "&", "Options", ")", "{"], "ground_truth": ["return", "createAsmBackend", "(", "T", ",", "MRI", ",", "TT", ",", "CPU", ",", "Options", ",", "true", ")", ";"], "File": "ARMAsmBackend11", "Func": "createARMLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62226, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createLEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "const", "MCTargetOptions", "&", "Options", ")", "{"], "ground_truth": ["return", "createAsmBackend", "(", "T", ",", "MRI", ",", "TT", ",", "CPU", ",", "Options", ",", "true", ")", ";"], "File": "ARMAsmBackend11", "Func": "createARMLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62227, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createThumbBEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "return", "createAsmBackend", "(", "T", ",", "MRI", ",", "TT", ",", "CPU", ",", "Options", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend11", "Func": "createThumbBEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62228, "Length": 47, "Cover_Rate": 1.0} {"Template_token": ["", "const", "static", "MCFixupKindInfo", "InfosBE", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "ground_truth": ["assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "", ")", ";"], "File": "ARMAsmBackend11", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62232, "Length": 405, "Cover_Rate": 0.499383477188656} {"Template_token": ["", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";"], "ground_truth": ["const", "static", "MCFixupKindInfo", "InfosBE", "[", "", "]", "=", "{"], "File": "ARMAsmBackend11", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62233, "Length": 375, "Cover_Rate": 0.4623921085080148} {"Template_token": ["", "if", "(", "Sym", ")", "{", "if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", ")", "Value", "|=", "", ";", "}", "}", "if", "(", "IsResolved", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", "{", "assert", "(", "Sym", "&&", "", ")", ";", "if", "(", "Sym", "->", "isExternal", "(", ")", "||", "Value", ">=", "", ")", "IsResolved", "=", "false", ";", "}", "if", "(", "Sym", "&&", "Sym", "->", "isELF", "(", ")", ")", "{", "unsigned", "Type", "=", "dyn_cast", "<", "MCSymbolELF", ">", "(", "Sym", ")", "->", "getType", "(", ")", ";", "if", "(", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "==", "ELF", "::", "STT_GNU_IFUNC", ")", ")", "{"], "ground_truth": ["if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "", ")", ")", "IsResolved", "=", "false", ";"], "File": "ARMAsmBackend11", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62234, "Length": 122, "Cover_Rate": 0.40131578947368424} {"Template_token": ["", "SmallString", "<", "", ">", "Tmp", ";", "raw_svector_ostream", "OS", "(", "Tmp", ")", ";", "Inst", ".", "dump_pretty", "(", "OS", ")", ";", "OS", "<<", "", ";", "report_fatal_error", "(", "", "+", "OS", ".", "str", "(", ")", ")", ";", "}", "if", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "RelaxedOp", "==", "", ")", "{", "Res", ".", "setOpcode", "(", "RelaxedOp", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return", ";", "}"], "ground_truth": ["Res", "=", "Inst", ";"], "File": "ARMAsmBackend11", "Func": "relaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62235, "Length": 110, "Cover_Rate": 0.6547619047619048} {"Template_token": ["", "AsmBackend", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "bool", "IsLittle", ")", ":", "MCAsmBackend", "(", ")", ",", "STI", "(", "_MC", "::", "createMCSubtargetInfo", "(", "TT", ",", "", ",", "", ")", ")", ",", "isThumbMode", "(", "TT", ".", "startswith", "(", "", ")", ")", ",", "IsLittleEndian", "(", "IsLittle", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend12", "Func": "ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62237, "Length": 48, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackend", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "bool", "IsLittle", ")", ":", "MCAsmBackend", "(", ")", ",", "STI", "(", "_MC", "::", "createMCSubtargetInfo", "(", "TT", ",", "", ",", "", ")", ")", ",", "isThumbMode", "(", "TT", ".", "startswith", "(", "", ")", ")", ",", "IsLittleEndian", "(", "IsLittle", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend12", "Func": "ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62238, "Length": 48, "Cover_Rate": 1.0} {"Template_token": ["", "}", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "", ")", ";", "return", "new", "AsmBackendWinCOFF", "(", "T", ",", "TheTriple", ")", ";", "case", "Triple", "::", "ELF", ":", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";", "return", "new", "AsmBackendELF", "(", "T", ",", "TheTriple", ",", "OSABI", ",", "isLittle", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend12", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62239, "Length": 70, "Cover_Rate": 0.4794520547945205} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TheTriple", ",", "StringRef", "CPU", ",", "bool", "isLittle", ")", "{", "switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Triple", "::", "MachO", ":", "{", "MachO", "::", "CPUSubType", "CS", "=", "getMachOSubTypeFromArch", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ";", "return", "new", "AsmBackendDarwin", "(", "T", ",", "TheTriple", ",", "CS", ")", ";", "}", "case", "Triple", "::", "COFF", ":"], "ground_truth": ["assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "", ")", ";"], "File": "ARMAsmBackend12", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62240, "Length": 92, "Cover_Rate": 0.6301369863013698} {"Template_token": ["", "return", "MachO", "::", "CPU_SUBTYPE__V6", ";", "case", "", ":", "return", "MachO", "::", "CPU_SUBTYPE__V5", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "MachO", "::", "CPU_SUBTYPE__V5TEJ", ";", "case", "", ":", "return", "MachO", "::", "CPU_SUBTYPE__V7", ";", "case", "", ":", "return", "MachO", "::", "CPU_SUBTYPE__V7S", ";", "case", "", ":", "return", "MachO", "::", "CPU_SUBTYPE__V7K", ";", "case", "", ":", "case", "", ":", "return", "MachO", "::", "CPU_SUBTYPE__V6M", ";"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend12", "Func": "getMachOSubTypeFromArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62241, "Length": 68, "Cover_Rate": 0.4276729559748428} {"Template_token": ["", "void", "AsmBackend", "::", "processFixupValue", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCFragment", "*", "DF", ",", "const", "MCValue", "&", "Target", ",", "uint64_t", "&", "Value", ",", "bool", "&", "IsResolved", ")", "{", "const", "MCSymbolRefExpr", "*", "A", "=", "Target", ".", "getSymA", "(", ")", ";", "if", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", ")", "{", "if", "(", "A", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "&", "Sym", ")", ")", "Value", "|=", "", ";", "}", "}", "if", "(", "A", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ";", "IsResolved", "=", "(", "Sym", ".", "getFragment", "(", ")", "==", "DF", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend12", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62242, "Length": 191, "Cover_Rate": 0.6563573883161512} {"Template_token": ["", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V5TEJ", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V6", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V7F", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V7K", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V7S", ")", ";", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V7", ")", ";", "}", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "assert", "(", "", "&&", "", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ")", ";"], "ground_truth": ["return", "new", "ELFAsmBackend", "(", "T", ",", "TT", ",", "OSABI", ")", ";"], "File": "ARMAsmBackend13", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62244, "Length": 229, "Cover_Rate": 0.7736486486486487} {"Template_token": ["", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "{", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V4T", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V5TEJ", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V6", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V7F", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V7K", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V7S", ")", ";", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V7", ")", ";", "}", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "assert", "(", "", "&&", "", ")", ";"], "ground_truth": ["uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ")", ";"], "File": "ARMAsmBackend13", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62245, "Length": 260, "Cover_Rate": 0.8783783783783784} {"Template_token": ["", "switch", "(", "Op", ")", "{", "default", ":", "return", "Op", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmBackend13", "Func": "getRelaxedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62246, "Length": 36, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "Count", "&", "", ")", "OW", "->", "Write8", "(", "", ")", ";", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "v6T2_NopEncoding", ":", "v4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "nopEncoding", ")", ";", "switch", "(", "Count", "%", "", ")", "{", "default", ":", "break", ";", "case", "", ":", "OW", "->", "Write8", "(", "", ")", ";", "break", ";", "case", "", ":", "OW", "->", "Write16", "(", "", ")", ";", "break", ";", "case", "", ":", "OW", "->", "Write16", "(", "", ")", ";", "OW", "->", "Write8", "(", "", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend13", "Func": "writeNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62247, "Length": 112, "Cover_Rate": 0.5572139303482587} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittleEndian", "?", "i", ":", "(", "FullSizeBytes", "-", "", "-", "i", ")", ";", "Data", "[", "Offset", "+", "Idx", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmBackend14", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62249, "Length": 54, "Cover_Rate": 0.3068181818181818} {"Template_token": ["", "switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Triple", "::", "MachO", ":", "{", "MachO", "::", "CPUSubType", "CS", "=", "StringSwitch", "<", "MachO", "::", "CPUSubType", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V4T", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V5TEJ", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7EM", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7K", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7S", ")", ".", "Default", "(", "MachO", "::", "CPU_SUBTYPE__V7", ")", ";", "return", "new", "AsmBackendDarwin", "(", "T", ",", "TT", ",", "CS", ")", ";", "}", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "", ")", ";", "return", "new", "AsmBackendWinCOFF", "(", "T", ",", "TT", ")", ";", "case", "Triple", "::", "ELF", ":", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TheTriple", ".", "isOSNaCl", "(", ")", ")", "return", "new", "AsmBackendNaClELF", "(", "T", ",", "TT", ",", "OSABI", ",", "isLittle", ")", ";"], "File": "ARMAsmBackend14", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62250, "Length": 227, "Cover_Rate": 0.8284671532846716} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createBEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{", "return", "createAsmBackend", "(", "T", ",", "MRI", ",", "TT", ",", "CPU", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend14", "Func": "createARMBEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62251, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "return", "createAsmBackend", "(", "T", ",", "MRI", ",", "TT", ",", "CPU", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend14", "Func": "createARMLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62254, "Length": 15, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createThumbBEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{", "return", "createAsmBackend", "(", "T", ",", "MRI", ",", "TT", ",", "CPU", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend14", "Func": "createThumbBEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62255, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createThumbLEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{", "return", "createAsmBackend", "(", "T", ",", "MRI", ",", "TT", ",", "CPU", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend14", "Func": "createThumbLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62257, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "}", "case", "", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "return", "Offset", ">", "", "||", "Offset", "<", "-", "", ";", "}", "case", "", ":", "case", "", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "return", "Offset", ">", "", "||", "Offset", "<", "", "||", "Offset", "&", "", ";", "}", "case", "", ":", "int64_t", "Offset", "=", "(", "Value", "&", "~", "", ")", ";", "return", "Offset", "==", "", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMAsmBackend14", "Func": "fixupNeedsRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62259, "Length": 81, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "case", "", ":", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case", "", ":", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case", "", ":", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend14", "Func": "getRelaxedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62260, "Length": 42, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "unsigned", "RelaxedOp", "=", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "RelaxedOp", "==", "Inst", ".", "getOpcode", "(", ")", ")", "{", "SmallString", "<", "", ">", "Tmp", ";", "raw_svector_ostream", "OS", "(", "Tmp", ")", ";", "Inst", ".", "dump_pretty", "(", "OS", ")", ";", "OS", "<<", "", ";", "report_fatal_error", "(", "", "+", "OS", ".", "str", "(", ")", ")", ";", "}", "if", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "RelaxedOp", "==", "", ")", "{"], "ground_truth": ["Res", ".", "setOpcode", "(", "RelaxedOp", ")", ";"], "File": "ARMAsmBackend14", "Func": "relaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62261, "Length": 90, "Cover_Rate": 0.5521472392638037} {"Template_token": ["", "if", "(", "Count", "&", "", ")", "OW", "->", "Write8", "(", "", ")", ";", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "v6T2_NopEncoding", ":", "v4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "nopEncoding", ")", ";", "switch", "(", "Count", "%", "", ")", "{", "default", ":", "break", ";", "case", "", ":", "OW", "->", "Write8", "(", "", ")", ";", "break", ";", "case", "", ":", "OW", "->", "Write16", "(", "", ")", ";", "break", ";", "case", "", ":", "OW", "->", "Write16", "(", "", ")", ";", "OW", "->", "Write8", "(", "", ")", ";", "break", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend14", "Func": "writeNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62262, "Length": 116, "Cover_Rate": 0.5771144278606966} {"Template_token": ["", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "MCContext", "&", "Ctx", "=", "Asm", ".", "getContext", "(", ")", ";", "Value", "=", "adjustFixupValue", "(", "Asm", ",", "Fixup", ",", "Target", ",", "Value", ",", "IsResolved", ",", "Ctx", ",", "IsLittleEndian", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "unsigned", "FullSizeBytes", ";", "if", "(", "!", "IsLittleEndian", ")", "{", "FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "assert", "(", "(", "Offset", "+", "FullSizeBytes", ")", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "assert", "(", "NumBytes", "<=", "FullSizeBytes", "&&", "", ")", ";", "}"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{"], "File": "ARMAsmBackend15", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62264, "Length": 134, "Cover_Rate": 0.6473429951690821} {"Template_token": ["", "const", "MCSymbolRefExpr", "*", "A", "=", "Target", ".", "getSymA", "(", ")", ";", "const", "MCSymbol", "*", "Sym", "=", "A", "?", "&", "A", "->", "getSymbol", "(", ")", ":", "nullptr", ";", "const", "unsigned", "FixupKind", "=", "Fixup", ".", "getKind", "(", ")", ";", "if", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", "{", "assert", "(", "Sym", "&&", "", ")", ";", "if", "(", "Sym", "->", "isExternal", "(", ")", ")", "return", "true", ";", "}", "if", "(", "Sym", "&&", "Sym", "->", "isELF", "(", ")", ")", "{", "unsigned", "Type", "=", "dyn_cast", "<", "MCSymbolELF", ">", "(", "Sym", ")", "->", "getType", "(", ")", ";", "if", "(", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "==", "ELF", "::", "STT_GNU_IFUNC", ")", ")", "{", "if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "", ")", ")", "return", "true", ";", "if", "(", "!", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend15", "Func": "shouldForceRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62265, "Length": 163, "Cover_Rate": 0.6965811965811965} {"Template_token": ["", "if", "(", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "==", "ELF", "::", "STT_GNU_IFUNC", ")", ")", "{", "if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "", ")", ")", "return", "true", ";", "if", "(", "!", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", ")", ")", "return", "true", ";", "}", "}", "if", "(", "A", "&&", "(", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend15", "Func": "shouldForceRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62266, "Length": 97, "Cover_Rate": 0.41452991452991456} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend18", "Func": "ApplyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62268, "Length": 37, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "Value", "=", "adjustFixupValue", "(", "Fixup", ".", "getKind", "(", ")", ",", "Value", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";"], "ground_truth": ["assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "", ")", ";"], "File": "ARMAsmBackend18", "Func": "ApplyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62269, "Length": 52, "Cover_Rate": 0.46846846846846846} {"Template_token": ["", "AsmBackend", "(", "const", "Target", "&", "T", ")", ":", "TargetAsmBackend", "(", ")", ",", "isThumbMode", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend18", "Func": "ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62270, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackend", "(", "const", "Target", "&", "T", ")", ":", "TargetAsmBackend", "(", ")", ",", "isThumbMode", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend18", "Func": "ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62271, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "ELFObjectWriter", "(", "Triple", "::", "OSType", "OSType", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSType", ",", "ELF", "::", "EM_", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend18", "Func": "ARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62272, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "ELFObjectWriter", "(", "Triple", "::", "OSType", "OSType", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSType", ",", "ELF", "::", "EM_", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend18", "Func": "ARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62273, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "MachObjectWriter", "(", "bool", "Is64Bit", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", ":", "MCMachObjectTargetWriter", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend18", "Func": "ARMMachObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62274, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "MachObjectWriter", "(", "bool", "Is64Bit", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", ":", "MCMachObjectTargetWriter", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend18", "Func": "ARMMachObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62275, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "DarwinAsmBackend", "(", "T", ")", ";", "case", "Triple", "::", "MinGW32", ":", "case", "Triple", "::", "Cygwin", ":", "case", "Triple", "::", "Win32", ":", "assert", "(", "", "&&", "", ")", ";"], "ground_truth": ["default", ":"], "File": "ARMAsmBackend18", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62276, "Length": 31, "Cover_Rate": 0.36470588235294116} {"Template_token": ["", "DarwinAsmBackend", "(", "const", "Target", "&", "T", ")", ":", "AsmBackend", "(", "T", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend18", "Func": "DarwinARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62278, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "DarwinAsmBackend", "(", "const", "Target", "&", "T", ")", ":", "AsmBackend", "(", "T", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend18", "Func": "DarwinARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62279, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "ELFAsmBackend", "(", "const", "Target", "&", "T", ",", "Triple", "::", "OSType", "_OSType", ")", ":", "AsmBackend", "(", "T", ")", ",", "OSType", "(", "_OSType", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend18", "Func": "ELFARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62280, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "ELFAsmBackend", "(", "const", "Target", "&", "T", ",", "Triple", "::", "OSType", "_OSType", ")", ":", "AsmBackend", "(", "T", ")", ",", "OSType", "(", "_OSType", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend18", "Func": "ELFARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62281, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "TargetAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "ground_truth": ["assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "", ")", ";"], "File": "ARMAsmBackend18", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62282, "Length": 359, "Cover_Rate": 0.9702702702702702} {"Template_token": ["", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "TargetAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend18", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62283, "Length": 368, "Cover_Rate": 0.9945945945945946} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_2", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend18", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62284, "Length": 84, "Cover_Rate": 0.5} {"Template_token": ["", "setIsThumb", "(", "true", ")", ";", "break", ";", "case", "MCAF_Code32", ":", "setIsThumb", "(", "false", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmBackend18", "Func": "HandleAssemblerFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62285, "Length": 17, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "void", "AsmBackend", "::", "RelaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "assert", "(", "", "&&", "", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend18", "Func": "RelaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62287, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "case", "", ":", "OW", "->", "Write8", "(", "", ")", ";", "break", ";", "case", "", ":", "OW", "->", "Write16", "(", "", ")", ";", "break", ";", "case", "", ":", "OW", "->", "Write16", "(", "", ")", ";", "OW", "->", "Write8", "(", "", ")", ";", "break", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmBackend18", "Func": "WriteNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62289, "Length": 47, "Cover_Rate": 0.30718954248366015} {"Template_token": ["", "}", "uint64_t", "NumNops", "=", "Count", "/", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "", ")", ";", "switch", "(", "Count", "%", "", ")", "{", "default", ":", "break", ";", "case", "", ":", "OW", "->", "Write8", "(", "", ")", ";", "break", ";", "case", "", ":", "OW", "->", "Write16", "(", "", ")", ";", "break", ";"], "ground_truth": ["case", "", ":", "OW", "->", "Write16", "(", "", ")", ";", "OW", "->", "Write8", "(", "", ")", ";", "break", ";"], "File": "ARMAsmBackend18", "Func": "WriteNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62290, "Length": 83, "Cover_Rate": 0.5424836601307189} {"Template_token": ["", "MCContext", "&", "Ctx", "=", "Asm", ".", "getContext", "(", ")", ";", "Value", "=", "adjustFixupValue", "(", "Asm", ",", "Fixup", ",", "Target", ",", "Value", ",", "IsPCRel", ",", "Ctx", ",", "IsLittleEndian", ",", "true", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "unsigned", "FullSizeBytes", ";", "if", "(", "!", "IsLittleEndian", ")", "{", "FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "(", "Offset", "+", "FullSizeBytes", ")", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";"], "File": "ARMAsmBackend19", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62293, "Length": 99, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "MCContext", "&", "Ctx", "=", "Asm", ".", "getContext", "(", ")", ";", "Value", "=", "adjustFixupValue", "(", "Asm", ",", "Fixup", ",", "Target", ",", "Value", ",", "IsPCRel", ",", "Ctx", ",", "IsLittleEndian", ",", "true", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "unsigned", "FullSizeBytes", ";", "if", "(", "!", "IsLittleEndian", ")", "{", "FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "assert", "(", "(", "Offset", "+", "FullSizeBytes", ")", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "assert", "(", "NumBytes", "<=", "FullSizeBytes", "&&", "", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittleEndian", "?", "i", ":", "(", "FullSizeBytes", "-", "", "-", "i", ")", ";", "Data", "[", "Offset", "+", "Idx", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend19", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62294, "Length": 162, "Cover_Rate": 0.7751196172248804} {"Template_token": ["", "AsmBackend", "(", "const", "Target", "&", "T", ",", "bool", "isThumb", ",", "", "Endian", ")", ":", "MCAsmBackend", "(", "Endian", ")", ",", "isThumbMode", "(", "isThumb", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend19", "Func": "ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62295, "Length": 25, "Cover_Rate": 0.9259259259259259} {"Template_token": ["", "AsmBackend", "(", "const", "Target", "&", "T", ",", "bool", "isThumb", ",", "", "Endian", ")", ":", "MCAsmBackend", "(", "Endian", ")", ",", "isThumbMode", "(", "isThumb", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend19", "Func": "ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62296, "Length": 25, "Cover_Rate": 0.9259259259259259} {"Template_token": ["", "bool", "hasNOP", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "return", "STI", "->", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend19", "Func": "hasNOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62298, "Length": 21, "Cover_Rate": 0.9130434782608695} {"Template_token": ["", "void", "AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ")", "const", "{", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "MCContext", "&", "Ctx", "=", "Asm", ".", "getContext", "(", ")", ";", "Value", "=", "adjustFixupValue", "(", "Asm", ",", "Fixup", ",", "Target", ",", "Value", ",", "IsResolved", ",", "Ctx", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "unsigned", "FullSizeBytes", ";", "if", "(", "Endian", "==", "", ")", "{"], "ground_truth": ["FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";"], "File": "ARMAsmBackend21", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62301, "Length": 125, "Cover_Rate": 0.589622641509434} {"Template_token": ["", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "unsigned", "FullSizeBytes", ";", "if", "(", "Endian", "==", "", ")", "{", "FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "assert", "(", "(", "Offset", "+", "FullSizeBytes", ")", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "assert", "(", "NumBytes", "<=", "FullSizeBytes", "&&", "", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "Endian", "==", "", "?", "i", ":", "(", "FullSizeBytes", "-", "", "-", "i", ")", ";", "Data", "[", "Offset", "+", "Idx", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend21", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62302, "Length": 127, "Cover_Rate": 0.5990566037735849} {"Template_token": ["", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case", "", ":", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case", "", ":", "return", "HasV8MBaselineOps", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMAsmBackend21", "Func": "getRelaxedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62303, "Length": 48, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "unsigned", "AsmBackend", "::", "getRelaxedOpcode", "(", "unsigned", "Op", ")", "const", "{", "bool", "HasThumb2", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";", "bool", "HasV8MBaselineOps", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";", "switch", "(", "Op", ")", "{", "default", ":", "return", "Op", ";", "case", "", ":", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend21", "Func": "getRelaxedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62304, "Length": 60, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "out", "|=", "(", "Value", "&", "", ")", ";", "uint64_t", "swapped", "=", "(", "out", "&", "", ")", ">>", "", ";", "swapped", "|=", "(", "out", "&", "", ")", "<<", "", ";", "return", "swapped", ";", "}", "case", "", ":", "{", "Value", "=", "Value", "-", "", ";", "Value", ">>=", "", ";", "uint64_t", "out", "=", "", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", ">>", "", ";", "out", "|=", "(", "Value", "&", "", ")", ">>", "", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", ";", "uint32_t", "swapped", "=", "(", "out", "&", "", ")", ">>", "", ";", "swapped", "|=", "(", "out", "&", "", ")", "<<", "", ";", "return", "swapped", ";", "}", "case", "", ":", "{", "unsigned", "isNeg", "=", "(", "int64_t", "(", "Value", ")", "<", "", ")", "?", "", ":", "", ";", "uint32_t", "Binary", "=", "", ";", "Value", "=", "", "&", "(", "(", "Value", "-", "", ")", ">>", "", ")", ";", "Binary", "=", "(", "Value", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "Value", "&", "", ")", ">>", "", ";", "Binary", "|=", "isNeg", "<<", "", ";", "return", "Binary", ";", "}", "case", "", ":", "{", "unsigned", "isNeg", "=", "(", "int64_t", "(", "Value", ")", "<", "", ")", "?", "", ":", "", ";", "uint32_t", "Binary", "=", "", ";", "Value", "=", "", "&", "(", "(", "Value", "-", "", ")", ">>", "", ")", ";", "Binary", "=", "(", "Value", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "Value", "&", "", ")", ">>", "", ";", "Binary", "|=", "isNeg", "<<", "", ";", "return", "Binary", ";", "}", "case", "", ":", "return", "(", "(", "Value", "-", "", ")", ">>", "", ")", "&", "", ";", "case", "", ":", "{", "uint32_t", "Binary", "=", "(", "Value", "-", "", ")", ">>", "", ";", "return", "(", "(", "Binary", "&", "", ")", "<<", "", ")", "|", "(", "(", "Binary", "&", "", ")", "<<", "", ")", ";", "}", "case", "", ":", "return", "(", "(", "Value", "-", "", ")", ">>", "", ")", "&", "", ";"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend22", "Func": "adjustFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62305, "Length": 335, "Cover_Rate": 0.3157398680490104} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "MachO", "::", "CPUSubType", "CS", "=", "StringSwitch", "<", "MachO", "::", "CPUSubType", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V4T", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V5TEJ", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7EM", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7K", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7S", ")", ".", "Default", "(", "MachO", "::", "CPU_SUBTYPE__V7", ")", ";"], "ground_truth": ["return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "CS", ")", ";"], "File": "ARMAsmBackend23", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62306, "Length": 163, "Cover_Rate": 0.7836538461538461} {"Template_token": ["", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "return", "createMachObjectWriter", "(", "OS", ",", "false", ",", "MachO", "::", "CPU_TYPE_", ",", "Subtype", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend23", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62307, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "DarwinAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "MachO", "::", "CPUSubType", "st", ")", ":", "AsmBackend", "(", "T", ",", "TT", ")", ",", "Subtype", "(", "st", ")", "{"], "ground_truth": ["HasDataInCodeSupport", "=", "true", ";"], "File": "ARMAsmBackend23", "Func": "DarwinARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62310, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "", ")", ";"], "ground_truth": ["return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "File": "ARMAsmBackend23", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62311, "Length": 400, "Cover_Rate": 0.9456264775413712} {"Template_token": ["", "const", "static", "MCFixupKindInfo", "Infos", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "ground_truth": ["assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "", ")", ";"], "File": "ARMAsmBackend23", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62312, "Length": 401, "Cover_Rate": 0.9479905437352246} {"Template_token": ["", "case", "MCAF_Code16", ":", "setIsThumb", "(", "true", ")", ";", "break", ";", "case", "MCAF_Code32", ":", "setIsThumb", "(", "false", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend23", "Func": "handleAssemblerFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62313, "Length": 21, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "default", ":", "break", ";", "case", "MCAF_Code16", ":", "setIsThumb", "(", "true", ")", ";", "break", ";", "case", "MCAF_Code32", ":", "setIsThumb", "(", "false", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmBackend23", "Func": "handleAssemblerFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62314, "Length": 26, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "void", "AsmBackend", "::", "processFixupValue", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCFragment", "*", "DF", ",", "MCValue", "&", "Target", ",", "uint64_t", "&", "Value", ",", "bool", "&", "IsResolved", ")", "{", "const", "MCSymbolRefExpr", "*", "A", "=", "Target", ".", "getSymA", "(", ")", ";", "if", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", ")", "{", "if", "(", "A", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ".", "AliasedSymbol", "(", ")", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "&", "Sym", ")", ")", "Value", "|=", "", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend23", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62315, "Length": 153, "Cover_Rate": 0.504950495049505} {"Template_token": ["", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "{", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V4T", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V5TEJ", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V6", ")", ";", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V7", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend24", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62316, "Length": 132, "Cover_Rate": 0.6910994764397905} {"Template_token": ["", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V7", ")", ";", "}", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "assert", "(", "", "&&", "", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ")", ";", "return", "new", "ELFAsmBackend", "(", "T", ",", "TT", ",", "OSABI", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend24", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62317, "Length": 60, "Cover_Rate": 0.31413612565445026} {"Template_token": ["", "DarwinAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "object", "::", "mach", "::", "CPUSubtype", "st", ")", ":", "AsmBackend", "(", "T", ",", "TT", ")", ",", "Subtype", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend24", "Func": "DarwinARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62318, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "DarwinAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "object", "::", "mach", "::", "CPUSubtype", "st", ")", ":", "AsmBackend", "(", "T", ",", "TT", ")", ",", "Subtype", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend24", "Func": "DarwinARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62319, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "case", "MCCFIInstruction", "::", "OpRelOffset", ":", "break", ";", "default", ":", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", "", "<<", "Inst", ".", "getOperation", "(", ")", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "break", ";", "}", "}", "if", "(", "(", "CFARegister", "==", "", ")", "&&", "(", "CFARegisterOffset", "==", "", ")", ")", "return", "", ";", "if", "(", "CFARegister", "!=", "", ")", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "CFARegister", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "int", "StackAdjust", "=", "CFARegisterOffset", "-", "", ";", "if", "(", "RegOffsets", ".", "lookup", "(", "", ")", "!=", "(", "-", "", "-", "StackAdjust", ")", ")", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "StackAdjust", "<<", "", "<<", "CFARegisterOffset", "<<", "", "<<", "RegOffsets", "[", "", "]", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "if", "(", "RegOffsets", ".", "lookup", "(", "", ")", "!=", "(", "-", "", "-", "StackAdjust", ")", ")", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "uint32_t", "CompactUnwindEncoding", "=", "CU", "::", "UNWIND__MODE_FRAME", ";", "switch", "(", "StackAdjust", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "CompactUnwindEncoding", "|=", "", ";", "break", ";", "case", "", ":", "CompactUnwindEncoding", "|=", "", ";", "break", ";", "case", "", ":", "CompactUnwindEncoding", "|=", "", ";", "break", ";", "default", ":", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "StackAdjust", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "static", "struct", "{", "unsigned", "Reg", ";", "unsigned", "Encoding", ";", "}", "GPRCSRegs", "[", "]", "=", "{", "{", "", ",", "CU", "::", "UNWIND__FRAME_FIRST_PUSH_R6", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_FIRST_PUSH_R5", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_FIRST_PUSH_R4", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R12", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R11", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R10", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R9", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R8", "}", "}", ";", "int", "CurOffset", "=", "-", "", "-", "StackAdjust", ";", "for", "(", "auto", "CSReg", ":", "GPRCSRegs", ")", "{", "auto", "Offset", "=", "RegOffsets", ".", "find", "(", "CSReg", ".", "Reg", ")", ";", "if", "(", "Offset", "==", "RegOffsets", ".", "end", "(", ")", ")", "continue", ";", "int", "RegOffset", "=", "Offset", "->", "second", ";", "if", "(", "RegOffset", "!=", "CurOffset", "-", "", ")", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "MRI", ".", "getName", "(", "CSReg", ".", "Reg", ")", "<<", "", "<<", "RegOffset", "<<", "", "<<", "CurOffset", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "CompactUnwindEncoding", "|=", "CSReg", ".", "Encoding", ";", "CurOffset", "-=", "", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend26", "Func": "generateCompactUnwindEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62320, "Length": 433, "Cover_Rate": 0.4427402862985685} {"Template_token": ["", "raw_svector_ostream", "OS", "(", "Tmp", ")", ";", "Inst", ".", "dump_pretty", "(", "OS", ")", ";", "OS", "<<", "", ";", "report_fatal_error", "(", "", "+", "OS", ".", "str", "(", ")", ")", ";", "}", "if", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "RelaxedOp", "==", "", ")", "{", "MCInst", "Res", ";", "Res", ".", "setOpcode", "(", "RelaxedOp", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", "=", "std", "::", "move", "(", "Res", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend26", "Func": "relaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62323, "Length": 112, "Cover_Rate": 0.6473988439306358} {"Template_token": ["", "Optional", "<", "MCFixupKind", ">", "AsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{"], "ground_truth": ["if", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", "&&", "Name", "==", "", ")", "return", "FK_NONE", ";"], "File": "ARMAsmBackend27", "Func": "getFixupKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62324, "Length": 32, "Cover_Rate": 0.7804878048780488} {"Template_token": ["", "if", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", "&&", "Name", "==", "", ")", "return", "FK_NONE", ";"], "ground_truth": ["return", "MCAsmBackend", "::", "getFixupKind", "(", "Name", ")", ";"], "File": "ARMAsmBackend27", "Func": "getFixupKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62325, "Length": 27, "Cover_Rate": 0.6585365853658537} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend27", "Func": "getFixupKindContainerSizeBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62326, "Length": 81, "Cover_Rate": 0.3568281938325991} {"Template_token": ["", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{"], "ground_truth": ["", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel"], "File": "ARMAsmBackend27", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62327, "Length": 444, "Cover_Rate": 0.45445240532241554} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend27", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62328, "Length": 78, "Cover_Rate": 0.3236514522821577} {"Template_token": ["", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_NONE", ":", "return", "", ";", "case", "FK_Data_1", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_2", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend27", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62329, "Length": 99, "Cover_Rate": 0.4107883817427386} {"Template_token": ["", "bool", "AsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "const", "MCSymbolRefExpr", "*", "A", "=", "Target", ".", "getSymA", "(", ")", ";", "const", "MCSymbol", "*", "Sym", "=", "A", "?", "&", "A", "->", "getSymbol", "(", ")", ":", "nullptr", ";", "const", "unsigned", "FixupKind", "=", "Fixup", ".", "getKind", "(", ")", ";", "if", "(", "FixupKind", "==", "FK_NONE", ")", "return", "true", ";", "if", "(", "FixupKind", "==", "", ")", "{", "assert", "(", "Sym", "&&", "", ")", ";", "if", "(", "Sym", "->", "isExternal", "(", ")", ")", "return", "true", ";", "}", "if", "(", "Sym", "&&", "Sym", "->", "isELF", "(", ")", ")", "{", "unsigned", "Type", "=", "cast", "<", "MCSymbolELF", ">", "(", "Sym", ")", "->", "getType", "(", ")", ";", "if", "(", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "==", "ELF", "::", "STT_GNU_IFUNC", ")", ")", "{", "if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "", ")", ")", "return", "true", ";", "if", "(", "!", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend27", "Func": "shouldForceRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62330, "Length": 186, "Cover_Rate": 0.788135593220339} {"Template_token": ["", "return", "createMachObjectWriter", "(", "OS", ",", "false", ",", "object", "::", "mach", "::", "CTM_", ",", "object", "::", "mach", "::", "CS_V7", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend28", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62331, "Length": 23, "Cover_Rate": 0.696969696969697} {"Template_token": ["", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createMachObjectWriter", "(", "OS", ",", "false", ",", "object", "::", "mach", "::", "CTM_", ",", "object", "::", "mach", "::", "CS_V7", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend28", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62332, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "DarwinAsmBackend", "(", "const", "Target", "&", "T", ")", ":", "AsmBackend", "(", "T", ")", "{"], "ground_truth": ["HasScatteredSymbols", "=", "true", ";"], "File": "ARMAsmBackend28", "Func": "DarwinARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62333, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend28", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62335, "Length": 38, "Cover_Rate": 0.41304347826086957} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend28", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62336, "Length": 43, "Cover_Rate": 0.4673913043478261} {"Template_token": ["", "return", "Format", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend28", "Func": "getObjectFormat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62337, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "isThumb", "(", ")", ")", "{", "assert", "(", "(", "(", "Count", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "Count", "/=", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "Count", ";", "++", "i", ")", "OW", "->", "Write16", "(", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmBackend28", "Func": "WriteNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62339, "Length": 50, "Cover_Rate": 0.5319148936170213} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend30", "Func": "getFixupKindContainerSizeBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62342, "Length": 54, "Cover_Rate": 0.3068181818181818} {"Template_token": ["", "const", "static", "MCFixupKindInfo", "InfosBE", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "ground_truth": ["assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "", ")", ";"], "File": "ARMAsmBackend30", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62343, "Length": 395, "Cover_Rate": 0.4993678887484197} {"Template_token": ["", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_1", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_2", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend30", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62344, "Length": 60, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "Endian", "==", "", ")", "{", "FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Kind", ")", ";", "assert", "(", "(", "Offset", "+", "FullSizeBytes", ")", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "assert", "(", "NumBytes", "<=", "FullSizeBytes", "&&", "", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "Endian", "==", "", "?", "i", ":", "(", "FullSizeBytes", "-", "", "-", "i", ")", ";", "Data", "[", "Offset", "+", "Idx", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmBackend33", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62346, "Length": 97, "Cover_Rate": 0.42358078602620086} {"Template_token": ["", "void", "AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "unsigned", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "if", "(", "Kind", ">=", "FirstLiteralRelocationKind", ")", "return", ";", "MCContext", "&", "Ctx", "=", "Asm", ".", "getContext", "(", ")", ";", "Value", "=", "adjustFixupValue", "(", "Asm", ",", "Fixup", ",", "Target", ",", "Value", ",", "IsResolved", ",", "Ctx", ",", "STI", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "const", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Kind", ")", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "unsigned", "FullSizeBytes", ";", "if", "(", "Endian", "==", "", ")", "{", "FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Kind", ")", ";", "assert", "(", "(", "Offset", "+", "FullSizeBytes", ")", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "assert", "(", "NumBytes", "<=", "FullSizeBytes", "&&", "", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "Endian", "==", "", "?", "i", ":", "(", "FullSizeBytes", "-", "", "-", "i", ")", ";", "Data", "[", "Offset", "+", "Idx", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend33", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62347, "Length": 224, "Cover_Rate": 0.9781659388646288} {"Template_token": ["", "case", "Triple", "::", "MachO", ":", "return", "new", "AsmBackendDarwin", "(", "T", ",", "STI", ",", "MRI", ")", ";", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "", ")", ";", "return", "new", "AsmBackendWinCOFF", "(", "T", ",", "STI", ".", "getTargetTriple", "(", ")", ".", "isThumb", "(", ")", ")", ";", "case", "Triple", "::", "ELF", ":", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";"], "ground_truth": ["return", "new", "AsmBackendELF", "(", "T", ",", "STI", ".", "getTargetTriple", "(", ")", ".", "isThumb", "(", ")", ",", "OSABI", ",", "Endian", ")", ";"], "File": "ARMAsmBackend33", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62348, "Length": 100, "Cover_Rate": 0.625} {"Template_token": ["", "CFARegisterOffset", "=", "Inst", ".", "getOffset", "(", ")", ";", "CFARegister", "=", "*", "MRI", ".", "getLLVMRegNum", "(", "Inst", ".", "getRegister", "(", ")", ",", "true", ")", ";", "break", ";", "case", "MCCFIInstruction", "::", "OpDefCfaOffset", ":", "CFARegisterOffset", "=", "Inst", ".", "getOffset", "(", ")", ";", "break", ";", "case", "MCCFIInstruction", "::", "OpDefCfaRegister", ":", "CFARegister", "=", "*", "MRI", ".", "getLLVMRegNum", "(", "Inst", ".", "getRegister", "(", ")", ",", "true", ")", ";", "break", ";", "case", "MCCFIInstruction", "::", "OpOffset", ":", "Reg", "=", "*", "MRI", ".", "getLLVMRegNum", "(", "Inst", ".", "getRegister", "(", ")", ",", "true", ")", ";", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "RegOffsets", "[", "Reg", "]", "=", "Inst", ".", "getOffset", "(", ")", ";", "else", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "{", "RegOffsets", "[", "Reg", "]", "=", "Inst", ".", "getOffset", "(", ")", ";", "++", "FloatRegCount", ";", "}", "else", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "Inst", ".", "getRegister", "(", ")", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "break", ";", "case", "MCCFIInstruction", "::", "OpRelOffset", ":", "break", ";", "default", ":", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", "", "<<", "Inst", ".", "getOperation", "(", ")", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "break", ";", "}", "}", "if", "(", "(", "CFARegister", "==", "", ")", "&&", "(", "CFARegisterOffset", "==", "", ")", ")", "return", "", ";", "if", "(", "CFARegister", "!=", "", ")", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "CFARegister", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "int", "StackAdjust", "=", "CFARegisterOffset", "-", "", ";", "if", "(", "RegOffsets", ".", "lookup", "(", "", ")", "!=", "(", "-", "", "-", "StackAdjust", ")", ")", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "StackAdjust", "<<", "", "<<", "CFARegisterOffset", "<<", "", "<<", "RegOffsets", "[", "", "]", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "if", "(", "RegOffsets", ".", "lookup", "(", "", ")", "!=", "(", "-", "", "-", "StackAdjust", ")", ")", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "uint32_t", "CompactUnwindEncoding", "=", "CU", "::", "UNWIND__MODE_FRAME", ";", "switch", "(", "StackAdjust", ")", "{", "case", "", ":", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend33", "Func": "generateCompactUnwindEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62349, "Length": 369, "Cover_Rate": 0.3863874345549738} {"Template_token": ["", "Optional", "<", "MCFixupKind", ">", "AsmBackendELF", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "unsigned", "Type", "=", "llvm", "::", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "", ",", "ELF", "::", "R__NONE", ")", ".", "Case", "(", "", ",", "ELF", "::", "R__ABS8", ")", ".", "Case", "(", "", ",", "ELF", "::", "R__ABS16", ")", ".", "Case", "(", "", ",", "ELF", "::", "R__ABS32", ")", ".", "Default", "(", "-", "", ")", ";", "if", "(", "Type", "==", "-", "", ")", "return", "None", ";", "return", "static_cast", "<", "MCFixupKind", ">", "(", "FirstLiteralRelocationKind", "+", "Type", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend33", "Func": "getFixupKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62350, "Length": 90, "Cover_Rate": 1.0} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_1", ":", "return", "", ";", "case", "FK_Data_2", ":", "return", "", ";", "case", "FK_Data_4", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend33", "Func": "getFixupKindContainerSizeBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62351, "Length": 112, "Cover_Rate": 0.49557522123893805} {"Template_token": ["", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", "}", ";", "if", "(", "Kind", ">=", "FirstLiteralRelocationKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "FK_NONE", ")", ";"], "ground_truth": ["if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "File": "ARMAsmBackend33", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62352, "Length": 469, "Cover_Rate": 0.47373737373737373} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend33", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62353, "Length": 84, "Cover_Rate": 0.35} {"Template_token": ["", "bool", "AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "const", "uint16_t", "Thumb1_16bitNopEncoding", "=", "", ";", "const", "uint16_t", "Thumb2_16bitNopEncoding", "=", "", ";", "const", "uint32_t", "v4_NopEncoding", "=", "", ";", "const", "uint32_t", "v6T2_NopEncoding", "=", "", ";", "if", "(", "isThumb", "(", ")", ")", "{", "const", "uint16_t", "nopEncoding", "=", "hasNOP", "(", "STI", ")", "?", "Thumb2_16bitNopEncoding", ":", "Thumb1_16bitNopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "", "::", "write", "(", "OS", ",", "nopEncoding", ",", "Endian", ")", ";", "if", "(", "Count", "&", "", ")", "OS", "<<", "'\\0'", ";", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", "STI", ")", "?", "v6T2_NopEncoding", ":", "v4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "", "::", "write", "(", "OS", ",", "nopEncoding", ",", "Endian", ")", ";", "switch", "(", "Count", "%", "", ")", "{"], "ground_truth": ["default", ":"], "File": "ARMAsmBackend33", "Func": "writeNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62354, "Length": 163, "Cover_Rate": 0.7725118483412322} {"Template_token": ["", "Optional", "<", "MCFixupKind", ">", "AsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "if", "(", "!", "STI", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", ")", "return", "None", ";"], "ground_truth": ["unsigned", "Type", "=", "llvm", "::", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "", ",", "ELF", "::", "R__NONE", ")", ".", "Case", "(", "", ",", "ELF", "::", "R__ABS8", ")", ".", "Case", "(", "", ",", "ELF", "::", "R__ABS16", ")", ".", "Case", "(", "", ",", "ELF", "::", "R__ABS32", ")", ".", "Default", "(", "-", "", ")", ";"], "File": "ARMAsmBackend35", "Func": "getFixupKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62356, "Length": 84, "Cover_Rate": 0.7924528301886793} {"Template_token": ["", "return", "CustomExpandInstNaCl", "(", "Inst", ",", "Out", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend39", "Func": "CustomExpandInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62360, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "bool", "CustomExpandInst", "(", "const", "MCInst", "&", "Inst", ",", "MCStreamer", "&", "Out", ")", "const", "{", "return", "CustomExpandInstNaCl", "(", "Inst", ",", "Out", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend39", "Func": "CustomExpandInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62361, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "NaClAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "uint8_t", "_OSABI", ")", ":", "ELFAsmBackend", "(", "T", ",", "TT", ",", "_OSABI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend39", "Func": "NaClARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62362, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "NaClAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "uint8_t", "_OSABI", ")", ":", "ELFAsmBackend", "(", "T", ",", "TT", ",", "_OSABI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend39", "Func": "NaClARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62363, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", "IsLittle", ")", ":", "MCAsmBackend", "(", ")", ",", "STI", "(", "STI", ")", ",", "isThumbMode", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "isThumb", "(", ")", ")", ",", "IsLittleEndian", "(", "IsLittle", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend3", "Func": "ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62366, "Length": 44, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", "IsLittle", ")", ":", "MCAsmBackend", "(", ")", ",", "STI", "(", "STI", ")", ",", "isThumbMode", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "isThumb", "(", ")", ")", ",", "IsLittleEndian", "(", "IsLittle", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend3", "Func": "ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62367, "Length": 44, "Cover_Rate": 1.0} {"Template_token": ["", "MachO", "::", "CPUSubType", "CS", "=", "getMachOSubTypeFromArch", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ";", "return", "new", "AsmBackendDarwin", "(", "T", ",", "STI", ",", "MRI", ",", "CS", ")", ";", "}", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "", ")", ";"], "ground_truth": ["return", "new", "AsmBackendWinCOFF", "(", "T", ",", "STI", ")", ";"], "File": "ARMAsmBackend3", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62368, "Length": 53, "Cover_Rate": 0.32919254658385094} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createBEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "return", "createAsmBackend", "(", "T", ",", "STI", ",", "MRI", ",", "Options", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend3", "Func": "createARMBEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62369, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createBEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", "Options", ")", "{"], "ground_truth": ["return", "createAsmBackend", "(", "T", ",", "STI", ",", "MRI", ",", "Options", ",", "false", ")", ";"], "File": "ARMAsmBackend3", "Func": "createARMBEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62370, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createLEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", "Options", ")", "{"], "ground_truth": ["return", "createAsmBackend", "(", "T", ",", "STI", ",", "MRI", ",", "Options", ",", "true", ")", ";"], "File": "ARMAsmBackend3", "Func": "createARMLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62371, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "return", "createAsmBackend", "(", "T", ",", "STI", ",", "MRI", ",", "Options", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend3", "Func": "createThumbLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62375, "Length": 15, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createThumbLEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "return", "createAsmBackend", "(", "T", ",", "STI", ",", "MRI", ",", "Options", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend3", "Func": "createThumbLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62376, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "IsPCRel", ",", "nullptr", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "", ")", ";", "unsigned", "FullSizeBytes", ";", "if", "(", "!", "IsLittleEndian", ")", "FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Idx", "=", "IsLittleEndian", "?", "i", ":", "(", "FullSizeBytes", "-", "", "-", "i", ")", ";"], "File": "ARMAsmBackend40", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62379, "Length": 101, "Cover_Rate": 0.6733333333333333} {"Template_token": ["", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "", ")", ";", "unsigned", "FullSizeBytes", ";", "if", "(", "!", "IsLittleEndian", ")", "FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Idx", "=", "IsLittleEndian", "?", "i", ":", "(", "FullSizeBytes", "-", "", "-", "i", ")", ";"], "File": "ARMAsmBackend40", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62380, "Length": 60, "Cover_Rate": 0.4} {"Template_token": ["", "AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "bool", "IsLittle", ")", ":", "MCAsmBackend", "(", ")", ",", "STI", "(", "_MC", "::", "createMCSubtargetInfo", "(", "TT", ",", "", ",", "", ")", ")", ",", "isThumbMode", "(", "TT", ".", "startswith", "(", "", ")", ")", ",", "IsLittleEndian", "(", "IsLittle", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend40", "Func": "ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62381, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "bool", "IsLittle", ")", ":", "MCAsmBackend", "(", ")", ",", "STI", "(", "_MC", "::", "createMCSubtargetInfo", "(", "TT", ",", "", ",", "", ")", ")", ",", "isThumbMode", "(", "TT", ".", "startswith", "(", "", ")", ")", ",", "IsLittleEndian", "(", "IsLittle", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend40", "Func": "ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62382, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "WinCOFFAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "&", "Triple", ")", ":", "AsmBackend", "(", "T", ",", "Triple", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend40", "Func": "ARMWinCOFFAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62383, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "WinCOFFAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "&", "Triple", ")", ":", "AsmBackend", "(", "T", ",", "Triple", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend40", "Func": "ARMWinCOFFAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62384, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "MachO", "::", "CPUSubType", "CS", "=", "StringSwitch", "<", "MachO", "::", "CPUSubType", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V4T", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V5TEJ", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7EM", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7K", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7S", ")", ".", "Default", "(", "MachO", "::", "CPU_SUBTYPE__V7", ")", ";", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "CS", ")", ";", "}", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "", ")", ";", "return", "new", "WinCOFFAsmBackend", "(", "T", ",", "TT", ")", ";", "case", "Triple", "::", "ELF", ":", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ")", ";"], "ground_truth": ["return", "new", "ELFAsmBackend", "(", "T", ",", "TT", ",", "OSABI", ",", "isLittle", ")", ";"], "File": "ARMAsmBackend40", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62385, "Length": 197, "Cover_Rate": 0.7786561264822134} {"Template_token": ["", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{"], "ground_truth": ["return", "createELFObjectWriter", "(", "OS", ",", "OSABI", ",", "isLittle", "(", ")", ")", ";"], "File": "ARMAsmBackend40", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62386, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "DarwinAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "MachO", "::", "CPUSubType", "st", ")", ":", "AsmBackend", "(", "T", ",", "TT", ",", "true", ")", ",", "Subtype", "(", "st", ")", "{", "HasDataInCodeSupport", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend40", "Func": "DarwinARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62388, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "DarwinAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "MachO", "::", "CPUSubType", "st", ")", ":", "AsmBackend", "(", "T", ",", "TT", ",", "true", ")", ",", "Subtype", "(", "st", ")", "{", "HasDataInCodeSupport", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend40", "Func": "DarwinARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62389, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "ELFAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "uint8_t", "OSABI", ",", "bool", "IsLittle", ")", ":", "AsmBackend", "(", "T", ",", "TT", ",", "IsLittle", ")", ",", "OSABI", "(", "OSABI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend40", "Func": "ELFARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62390, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "ELFAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "uint8_t", "OSABI", ",", "bool", "IsLittle", ")", ":", "AsmBackend", "(", "T", ",", "TT", ",", "IsLittle", ")", ",", "OSABI", "(", "OSABI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend40", "Func": "ELFARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62391, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "const", "static", "MCFixupKindInfo", "InfosBE", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "", ")", ";", "return", "(", "IsLittleEndian", "?", "InfosLE", ":", "InfosBE", ")", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend40", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62393, "Length": 368, "Cover_Rate": 0.5212464589235127} {"Template_token": ["", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend40", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62394, "Length": 69, "Cover_Rate": 0.4107142857142857} {"Template_token": ["", "const", "MCSymbolRefExpr", "*", "A", "=", "Target", ".", "getSymA", "(", ")", ";", "if", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", ")", "{", "if", "(", "A", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ".", "AliasedSymbol", "(", ")", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "&", "Sym", ")", ")", "Value", "|=", "", ";", "}", "}", "if", "(", "A", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ".", "AliasedSymbol", "(", ")", ";", "const", "MCSymbolData", "&", "SymData", "=", "Asm", ".", "getSymbolData", "(", "Sym", ")", ";", "IsResolved", "=", "(", "SymData", ".", "getFragment", "(", ")", "==", "DF", ")", ";", "}", "if", "(", "A", "&&", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", ")", "IsResolved", "=", "false", ";", "(", "void", ")", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "false", ",", "&", "Asm", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend40", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62395, "Length": 246, "Cover_Rate": 0.8013029315960912} {"Template_token": ["", "if", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", ")", "{", "if", "(", "A", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ".", "AliasedSymbol", "(", ")", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "&", "Sym", ")", ")", "Value", "|=", "", ";", "}", "}", "if", "(", "A", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", "{"], "ground_truth": ["const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ".", "AliasedSymbol", "(", ")", ";"], "File": "ARMAsmBackend40", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62396, "Length": 136, "Cover_Rate": 0.44299674267100975} {"Template_token": ["", "unsigned", "IsPCRelConstant", "=", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_Constant", ";", "const", "static", "MCFixupKindInfo", "InfosLE", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{"], "ground_truth": ["", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel"], "File": "ARMAsmBackend43", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62397, "Length": 448, "Cover_Rate": 0.4609053497942387} {"Template_token": ["", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}"], "ground_truth": ["}", ";"], "File": "ARMAsmBackend43", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62398, "Length": 447, "Cover_Rate": 0.45987654320987653} {"Template_token": ["", "}", ";", "const", "static", "MCFixupKindInfo", "InfosBE", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", "}", ";", "if", "(", "Kind", ">=", "FirstLiteralRelocationKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "FK_NONE", ")", ";"], "ground_truth": ["if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "File": "ARMAsmBackend44", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62399, "Length": 486, "Cover_Rate": 0.49290060851926976} {"Template_token": ["", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";"], "File": "ARMAsmBackend46", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62402, "Length": 56, "Cover_Rate": 0.5045045045045045} {"Template_token": ["", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "ground_truth": ["assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "", ")", ";"], "File": "ARMAsmBackend48", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62406, "Length": 372, "Cover_Rate": 0.4875491480996068} {"Template_token": ["", "const", "MCFixupKindInfo", "&", "AsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "InfosLE", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";"], "ground_truth": ["const", "static", "MCFixupKindInfo", "InfosBE", "[", "", "]", "=", "{"], "File": "ARMAsmBackend48", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62407, "Length": 372, "Cover_Rate": 0.4875491480996068} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_1", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_2", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend48", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62408, "Length": 103, "Cover_Rate": 0.5421052631578948} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "return", "Offset", ">", "", "||", "Offset", "<", "", "||", "Offset", "&", "", ";", "}", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend49", "Func": "fixupNeedsRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62410, "Length": 38, "Cover_Rate": 0.3584905660377358} {"Template_token": ["", "const", "static", "MCFixupKindInfo", "Infos", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "", ")", ";"], "ground_truth": ["return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "File": "ARMAsmBackend49", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62411, "Length": 369, "Cover_Rate": 0.9659685863874345} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_1", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_2", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend49", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62412, "Length": 59, "Cover_Rate": 0.34104046242774566} {"Template_token": ["", "default", ":", "return", "Op", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend49", "Func": "getRelaxedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62413, "Length": 24, "Cover_Rate": 0.48} {"Template_token": ["", "if", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", ")", "{", "if", "(", "const", "MCSymbolRefExpr", "*", "A", "=", "Target", ".", "getSymA", "(", ")", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ".", "AliasedSymbol", "(", ")", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "&", "Sym", ")", ")", "Value", "|=", "", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend49", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62414, "Length": 80, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "IsPCRel", ",", "Ctx", ",", "IsLittleEndian", ",", "true", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "unsigned", "FullSizeBytes", ";", "if", "(", "!", "IsLittleEndian", ")", "{"], "ground_truth": ["FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";"], "File": "ARMAsmBackend4", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62415, "Length": 68, "Cover_Rate": 0.35978835978835977} {"Template_token": ["", "unsigned", "FullSizeBytes", ";", "if", "(", "!", "IsLittleEndian", ")", "{", "FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "assert", "(", "(", "Offset", "+", "FullSizeBytes", ")", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "assert", "(", "NumBytes", "<=", "FullSizeBytes", "&&", "", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittleEndian", "?", "i", ":", "(", "FullSizeBytes", "-", "", "-", "i", ")", ";"], "ground_truth": ["Data", "[", "Offset", "+", "Idx", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";"], "File": "ARMAsmBackend4", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62416, "Length": 99, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "const", "MCSymbolRefExpr", "*", "A", "=", "Target", ".", "getSymA", "(", ")", ";", "const", "MCSymbol", "*", "Sym", "=", "A", "?", "&", "A", "->", "getSymbol", "(", ")", ":", "nullptr", ";", "const", "unsigned", "FixupKind", "=", "Fixup", ".", "getKind", "(", ")", ";", "if", "(", "FixupKind", "==", "FK_Data_4", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", ")", "{", "if", "(", "Sym", ")", "{", "if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", ")", "Value", "|=", "", ";", "}", "}", "if", "(", "IsResolved", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", "{", "assert", "(", "Sym", "&&", "", ")", ";"], "ground_truth": ["if", "(", "Sym", "->", "isExternal", "(", ")", "||", "Value", ">=", "", ")", "IsResolved", "=", "false", ";"], "File": "ARMAsmBackend4", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62417, "Length": 119, "Cover_Rate": 0.38387096774193546} {"Template_token": ["", "case", "Triple", "::", "MachO", ":", "{"], "ground_truth": ["MachO", "::", "CPUSubType", "CS", "=", "StringSwitch", "<", "MachO", "::", "CPUSubType", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V4T", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V5TEJ", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7EM", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7K", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7S", ")", ".", "Default", "(", "MachO", "::", "CPU_SUBTYPE__V7", ")", ";"], "File": "ARMAsmBackend51", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62419, "Length": 120, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "if", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", ")", "{", "if", "(", "A", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "&", "Sym", ")", ")", "Value", "|=", "", ";", "}", "}"], "ground_truth": ["if", "(", "A", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", "{"], "File": "ARMAsmBackend51", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62420, "Length": 117, "Cover_Rate": 0.40484429065743943} {"Template_token": ["", "if", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", ")", "{", "if", "(", "A", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "&", "Sym", ")", ")", "Value", "|=", "", ";", "}", "}", "if", "(", "A", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", "{"], "ground_truth": ["const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ";"], "File": "ARMAsmBackend51", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62421, "Length": 128, "Cover_Rate": 0.4429065743944637} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittleEndian", "?", "i", ":", "(", "FullSizeBytes", "-", "", "-", "i", ")", ";"], "ground_truth": ["Data", "[", "Offset", "+", "Idx", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";"], "File": "ARMAsmBackend52", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62423, "Length": 52, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMAsmBackend52", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62424, "Length": 63, "Cover_Rate": 0.3620689655172414} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend52", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62425, "Length": 66, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "const", "MCSymbolData", "&", "SymData", "=", "Asm", ".", "getSymbolData", "(", "Sym", ")", ";", "IsResolved", "=", "(", "SymData", ".", "getFragment", "(", ")", "==", "DF", ")", ";", "}", "if", "(", "A", "&&", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", ")", "IsResolved", "=", "false", ";", "(", "void", ")", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "false", ",", "&", "Asm", ".", "getContext", "(", ")", ",", "IsLittleEndian", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend52", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62426, "Length": 101, "Cover_Rate": 0.3268608414239482} {"Template_token": ["", "const", "MCSymbolData", "&", "SymData", "=", "Asm", ".", "getSymbolData", "(", "Sym", ")", ";", "IsResolved", "=", "(", "SymData", ".", "getFragment", "(", ")", "==", "DF", ")", ";", "}", "if", "(", "A", "&&", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", ")", "IsResolved", "=", "false", ";"], "ground_truth": ["(", "void", ")", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "false", ",", "&", "Asm", ".", "getContext", "(", ")", ",", "IsLittleEndian", ")", ";"], "File": "ARMAsmBackend52", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62427, "Length": 100, "Cover_Rate": 0.32362459546925565} {"Template_token": ["", "if", "(", "IsLittleEndian", ")", "{", "uint32_t", "Swapped", "=", "(", "Value", "&", "", ")", ">>", "", ";", "Swapped", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "return", "Swapped", ";", "}", "else", "return", "Value", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend52", "Func": "swapHalfWords", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62428, "Length": 35, "Cover_Rate": 0.7608695652173914} {"Template_token": ["", "static", "uint32_t", "swapHalfWords", "(", "uint32_t", "Value", ",", "bool", "IsLittleEndian", ")", "{", "if", "(", "IsLittleEndian", ")", "{"], "ground_truth": ["uint32_t", "Swapped", "=", "(", "Value", "&", "", ")", ">>", "", ";"], "File": "ARMAsmBackend52", "Func": "swapHalfWords", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62429, "Length": 27, "Cover_Rate": 0.5869565217391305} {"Template_token": ["", "case", "FK_Data_1", ":", "return", "", ";", "case", "FK_Data_2", ":", "return", "", ";", "case", "FK_Data_4", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmBackend53", "Func": "getFixupKindContainerSizeBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62432, "Length": 107, "Cover_Rate": 0.5721925133689839} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_NONE", ":", "return", "", ";", "case", "FK_Data_1", ":", "return", "", ";", "case", "FK_Data_2", ":", "return", "", ";", "case", "FK_Data_4", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend53", "Func": "getFixupKindContainerSizeBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62433, "Length": 58, "Cover_Rate": 0.31016042780748665} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend53", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62434, "Length": 66, "Cover_Rate": 0.32038834951456313} {"Template_token": ["", "}", "if", "(", "Sym", "&&", "Sym", "->", "isELF", "(", ")", ")", "{", "unsigned", "Type", "=", "cast", "<", "MCSymbolELF", ">", "(", "Sym", ")", "->", "getType", "(", ")", ";", "if", "(", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "==", "ELF", "::", "STT_GNU_IFUNC", ")", ")", "{", "if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "", ")", ")", "return", "true", ";", "if", "(", "!", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", ")", ")", "return", "true", ";", "}", "}", "if", "(", "A", "&&", "(", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend53", "Func": "shouldForceRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62435, "Length": 124, "Cover_Rate": 0.5254237288135594} {"Template_token": ["", "switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Triple", "::", "MachO", ":", "{", "MachO", "::", "CPUSubType", "CS", "=", "StringSwitch", "<", "MachO", "::", "CPUSubType", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V4T", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V5TEJ", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7EM", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7K", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7S", ")", ".", "Default", "(", "MachO", "::", "CPU_SUBTYPE__V7", ")", ";", "return", "new", "AsmBackendDarwin", "(", "T", ",", "TT", ",", "CS", ")", ";", "}", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "", ")", ";", "return", "new", "AsmBackendWinCOFF", "(", "T", ",", "TT", ")", ";", "case", "Triple", "::", "ELF", ":", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ")", ";"], "ground_truth": ["return", "new", "AsmBackendELF", "(", "T", ",", "TT", ",", "OSABI", ",", "isLittle", ")", ";"], "File": "ARMAsmBackend57", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62436, "Length": 219, "Cover_Rate": 0.8656126482213439} {"Template_token": ["", "if", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", ")", "{", "if", "(", "A", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ".", "AliasedSymbol", "(", ")", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "&", "Sym", ")", ")", "Value", "|=", "", ";", "}", "}", "if", "(", "A", "&&", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", ")", "IsResolved", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend5", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62437, "Length": 138, "Cover_Rate": 0.6865671641791045} {"Template_token": ["", "void", "processFixupValue", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCFragment", "*", "DF", ",", "MCValue", "&", "Target", ",", "uint64_t", "&", "Value", ",", "bool", "&", "IsResolved", ")", "{", "const", "MCSymbolRefExpr", "*", "A", "=", "Target", ".", "getSymA", "(", ")", ";", "if", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", ")", "{"], "ground_truth": ["if", "(", "A", ")", "{"], "File": "ARMAsmBackend5", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62438, "Length": 88, "Cover_Rate": 0.43781094527363185} {"Template_token": ["", "object", "::", "mach", "::", "CPUSubtype", "CS", "=", "StringSwitch", "<", "object", "::", "mach", "::", "CPUSubtype", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V4T", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V5TEJ", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V6", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V6M", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V7EM", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V7F", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V7K", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V7M", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V7S", ")", ".", "Default", "(", "object", "::", "mach", "::", "CS_V7", ")", ";", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "CS", ")", ";", "}"], "ground_truth": ["if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "assert", "(", "", "&&", "", ")", ";"], "File": "ARMAsmBackend60", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62440, "Length": 176, "Cover_Rate": 0.7394957983193278} {"Template_token": ["", "else", "if", "(", "Offset", ">", "", "||", "Offset", "<", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "{", "int64_t", "Offset", "=", "(", "Value", "&", "~", "", ")", ";", "if", "(", "Offset", "==", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "", ",", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "", ",", "+", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "", ",", "+", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "", ",", "+", "", ")", ";"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend62", "Func": "reasonForFixupRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62441, "Length": 104, "Cover_Rate": 0.3443708609271523} {"Template_token": ["", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "if", "(", "Offset", "&", "", ")", "return", "", ";", "else", "if", "(", "Offset", ">", "", "||", "Offset", "<", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "{", "int64_t", "Offset", "=", "(", "Value", "&", "~", "", ")", ";", "if", "(", "Offset", "==", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "", ",", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "", ",", "+", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "", ",", "+", "", ")", ";", "case", "", ":"], "ground_truth": ["return", "checkPCRelOffset", "(", "Value", ",", "-", "", ",", "+", "", ")", ";"], "File": "ARMAsmBackend62", "Func": "reasonForFixupRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62442, "Length": 130, "Cover_Rate": 0.4304635761589404} {"Template_token": ["", "const", "MCSymbolRefExpr", "*", "A", "=", "Target", ".", "getSymA", "(", ")", ";", "const", "MCSymbol", "*", "Sym", "=", "A", "?", "&", "A", "->", "getSymbol", "(", ")", ":", "nullptr", ";", "if", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "FK_Data_4", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", "{", "if", "(", "Sym", ")", "{", "if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", ")", "Value", "|=", "", ";", "}", "}", "if", "(", "IsResolved", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", "{", "assert", "(", "Sym", "&&", "", ")", ";", "if", "(", "Sym", "->", "isExternal", "(", ")", "||", "Value", ">=", "", ")", "IsResolved", "=", "false", ";", "}", "if", "(", "A", "&&", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", ")", "IsResolved", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend65", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62446, "Length": 200, "Cover_Rate": 0.7782101167315175} {"Template_token": ["", "switch", "(", "Op", ")", "{", "default", ":", "return", "Op", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmBackend67", "Func": "getRelaxedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62447, "Length": 48, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "{", "MachO", "::", "CPUSubType", "CS", "=", "StringSwitch", "<", "MachO", "::", "CPUSubType", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V4T", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V5TEJ", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7EM", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7F", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7K", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7S", ")", ".", "Default", "(", "MachO", "::", "CPU_SUBTYPE__V7", ")", ";", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "CS", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend68", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62448, "Length": 146, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{"], "ground_truth": ["return", "createMachObjectWriter", "(", "OS", ",", "false", ",", "MachO", "::", "CPU_TYPE_", ",", "Subtype", ")", ";"], "File": "ARMAsmBackend68", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62449, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "if", "(", "(", "int64_t", ")", "Value", "<", "", ")", "{", "Value", "=", "-", "Value", ";", "opc", "=", "", ";", "}", "uint32_t", "out", "=", "(", "opc", "<<", "", ")", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", ";", "uint64_t", "swapped", "=", "(", "out", "&", "", ")", ">>", "", ";", "swapped", "|=", "(", "out", "&", "", ")", "<<", "", ";", "return", "swapped", ";", "}", "case", "", ":", "case", "", ":", "return", "", "&", "(", "(", "Value", "-", "", ")", ">>", "", ")", ";", "case", "", ":", "{", "Value", "=", "Value", "-", "", ";", "Value", ">>=", "", ";", "uint32_t", "out", "=", "", ";", "bool", "I", "=", "Value", "&", "", ";", "bool", "J1", "=", "Value", "&", "", ";", "bool", "J2", "=", "Value", "&", "", ";", "J1", "^=", "I", ";", "J2", "^=", "I", ";", "out", "|=", "I", "<<", "", ";", "out", "|=", "!", "J1", "<<", "", ";", "out", "|=", "!", "J2", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", ";", "uint64_t", "swapped", "=", "(", "out", "&", "", ")", ">>", "", ";", "swapped", "|=", "(", "out", "&", "", ")", "<<", "", ";", "return", "swapped", ";", "}", "case", "", ":", "{", "Value", "=", "Value", "-", "", ";", "Value", ">>=", "", ";", "uint64_t", "out", "=", "", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", ">>", "", ";", "out", "|=", "(", "Value", "&", "", ")", ">>", "", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", ";", "uint32_t", "swapped", "=", "(", "out", "&", "", ")", ">>", "", ";", "swapped", "|=", "(", "out", "&", "", ")", "<<", "", ";", "return", "swapped", ";", "}", "case", "", ":", "{", "unsigned", "isNeg", "=", "(", "int64_t", "(", "Value", "-", "", ")", "<", "", ")", "?", "", ":", "", ";", "uint32_t", "Binary", "=", "", ";", "Value", "=", "", "&", "(", "(", "Value", "-", "", ")", ">>", "", ")", ";"], "ground_truth": ["Binary", "=", "(", "Value", "&", "", ")", "<<", "", ";"], "File": "ARMAsmBackend69", "Func": "adjustFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62451, "Length": 355, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";"], "File": "ARMAsmBackend69", "Func": "ApplyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62453, "Length": 45, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createAsmBackend", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "{"], "ground_truth": ["if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V4T", ")", ";"], "File": "ARMAsmBackend69", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62454, "Length": 63, "Cover_Rate": 0.34806629834254144} {"Template_token": ["", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "{", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V4T", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V5TEJ", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V6", ")", ";"], "ground_truth": ["return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V7", ")", ";"], "File": "ARMAsmBackend69", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62455, "Length": 125, "Cover_Rate": 0.6906077348066298} {"Template_token": ["", "ELFAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "Triple", "::", "OSType", "_OSType", ")", ":", "AsmBackend", "(", "T", ",", "TT", ")", ",", "OSType", "(", "_OSType", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend69", "Func": "ELFARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62456, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "ELFAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "Triple", "::", "OSType", "_OSType", ")", ":", "AsmBackend", "(", "T", ",", "TT", ")", ",", "OSType", "(", "_OSType", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend69", "Func": "ELFARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62457, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "const", "static", "MCFixupKindInfo", "Infos", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "ground_truth": ["assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "", ")", ";"], "File": "ARMAsmBackend69", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62458, "Length": 349, "Cover_Rate": 0.9432432432432433} {"Template_token": ["", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend69", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62459, "Length": 349, "Cover_Rate": 0.9432432432432433} {"Template_token": ["", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "v6T2_NopEncoding", ":", "v4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "nopEncoding", ")", ";", "switch", "(", "Count", "%", "", ")", "{", "default", ":", "break", ";", "case", "", ":", "OW", "->", "Write8", "(", "", ")", ";", "break", ";", "case", "", ":", "OW", "->", "Write16", "(", "", ")", ";", "break", ";", "case", "", ":", "OW", "->", "Write16", "(", "", ")", ";", "OW", "->", "Write8", "(", "", ")", ";", "break", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend69", "Func": "WriteNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62460, "Length": 103, "Cover_Rate": 0.5124378109452736} {"Template_token": ["", "uint64_t", "NumNops", "=", "Count", "/", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write16", "(", "nopEncoding", ")", ";", "if", "(", "Count", "&", "", ")", "OW", "->", "Write8", "(", "", ")", ";", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "v6T2_NopEncoding", ":", "v4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "nopEncoding", ")", ";"], "ground_truth": ["switch", "(", "Count", "%", "", ")", "{"], "File": "ARMAsmBackend69", "Func": "WriteNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62461, "Length": 92, "Cover_Rate": 0.4577114427860697} {"Template_token": ["", "if", "(", "Offset", ">", "", "||", "Offset", "<", "-", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "if", "(", "Offset", "&", "", ")", "return", "", ";", "else", "if", "(", "Offset", ">", "", "||", "Offset", "<", "", ")", "return", "", ";", "break", ";", "}"], "ground_truth": ["case", "", ":", "{"], "File": "ARMAsmBackend6", "Func": "reasonForFixupRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62463, "Length": 64, "Cover_Rate": 0.3516483516483517} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "{", "MachO", "::", "CPUSubType", "CS", "=", "StringSwitch", "<", "MachO", "::", "CPUSubType", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V4T", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V5TEJ", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7EM", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7F", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7K", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7S", ")", ".", "Default", "(", "MachO", "::", "CPU_SUBTYPE__V7", ")", ";", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "CS", ")", ";", "}", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", ")", "assert", "(", "", "&&", "", ")", ";"], "ground_truth": ["uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ")", ";"], "File": "ARMAsmBackend70", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62464, "Length": 207, "Cover_Rate": 0.8697478991596639} {"Template_token": ["", "NaClAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "uint8_t", "_OSABI", ")", ":", "ELFAsmBackend", "(", "T", ",", "TT", ",", "_OSABI", ")", "{", "State", ".", "SaveCount", "=", "", ";"], "ground_truth": ["State", ".", "I", "=", "", ";"], "File": "ARMAsmBackend70", "Func": "NaClARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62467, "Length": 36, "Cover_Rate": 0.8372093023255814} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "bool", "isLittle", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Triple", "::", "MachO", ":", "{", "MachO", "::", "CPUSubType", "CS", "=", "StringSwitch", "<", "MachO", "::", "CPUSubType", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V4T", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V5TEJ", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7EM", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7K", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7S", ")", ".", "Default", "(", "MachO", "::", "CPU_SUBTYPE__V7", ")", ";", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "CS", ")", ";", "}"], "ground_truth": ["case", "Triple", "::", "COFF", ":"], "File": "ARMAsmBackend74", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62468, "Length": 185, "Cover_Rate": 0.6751824817518248} {"Template_token": ["", "bool", "CustomExpandInst", "(", "const", "MCInst", "&", "Inst", ",", "MCStreamer", "&", "Out", ")", "{", "return", "CustomExpandInstNaCl", "(", "*", "STI", ",", "Inst", ",", "Out", ",", "State", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend74", "Func": "CustomExpandInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62470, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "NaClAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "uint8_t", "_OSABI", ",", "bool", "isLittle", ")", ":", "ELFAsmBackend", "(", "T", ",", "TT", ",", "_OSABI", ",", "isLittle", ")", ",", "STI", "(", "_MC", "::", "createMCSubtargetInfo", "(", "TT", ",", "", ",", "", ")", ")", "{", "assert", "(", "isLittle", "&&", "", ")", ";", "State", ".", "SaveCount", "=", "", ";"], "ground_truth": ["State", ".", "I", "=", "", ";"], "File": "ARMAsmBackend74", "Func": "NaClARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62471, "Length": 62, "Cover_Rate": 0.8985507246376812} {"Template_token": ["", "assert", "(", "isLittle", "&&", "", ")", ";", "State", ".", "SaveCount", "=", "", ";", "State", ".", "I", "=", "", ";", "State", ".", "RecursiveCall", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend74", "Func": "NaClARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62472, "Length": 26, "Cover_Rate": 0.37681159420289856} {"Template_token": ["", "~", "NaClAsmBackend", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend74", "Func": "~NaClARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62473, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "~", "NaClAsmBackend", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend74", "Func": "~NaClARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62474, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "WinCOFFAsmBackend", "(", "const", "Target", "&", "T", ",", "StringRef", "Triple", ")", ":", "AsmBackend", "(", "T", ",", "Triple", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend77", "Func": "ARMWinCOFFAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62475, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "WinCOFFAsmBackend", "(", "const", "Target", "&", "T", ",", "StringRef", "Triple", ")", ":", "AsmBackend", "(", "T", ",", "Triple", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend77", "Func": "ARMWinCOFFAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62476, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "DarwinAsmBackend", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "MachO", "::", "CPUSubType", "st", ")", ":", "AsmBackend", "(", "T", ",", "TT", ",", "true", ")", ",", "Subtype", "(", "st", ")", "{", "HasDataInCodeSupport", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend77", "Func": "DarwinARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62477, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "ELFAsmBackend", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "uint8_t", "OSABI", ",", "bool", "IsLittle", ")", ":", "AsmBackend", "(", "T", ",", "TT", ",", "IsLittle", ")", ",", "OSABI", "(", "OSABI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend77", "Func": "ELFARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62479, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "ELFAsmBackend", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "uint8_t", "OSABI", ",", "bool", "IsLittle", ")", ":", "AsmBackend", "(", "T", ",", "TT", ",", "IsLittle", ")", ",", "OSABI", "(", "OSABI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend77", "Func": "ELFARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62480, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "", ")", ";"], "ground_truth": ["return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "File": "ARMAsmBackend7", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62481, "Length": 367, "Cover_Rate": 0.9918918918918919} {"Template_token": ["", "const", "uint32_t", "v6T2_NopEncoding", "=", "", ";", "if", "(", "isThumb", "(", ")", ")", "{", "const", "uint16_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "Thumb2_16bitNopEncoding", ":", "Thumb1_16bitNopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write16", "(", "nopEncoding", ")", ";", "if", "(", "Count", "&", "", ")", "OW", "->", "Write8", "(", "", ")", ";", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "v6T2_NopEncoding", ":", "v4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "nopEncoding", ")", ";", "switch", "(", "Count", "%", "", ")", "{", "default", ":", "break", ";"], "ground_truth": ["case", "", ":", "OW", "->", "Write8", "(", "", ")", ";", "break", ";"], "File": "ARMAsmBackend7", "Func": "WriteNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62482, "Length": 133, "Cover_Rate": 0.6616915422885572} {"Template_token": ["", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend81", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62487, "Length": 404, "Cover_Rate": 0.9950738916256158} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "FK_Data_2", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMAsmBackend81", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62488, "Length": 84, "Cover_Rate": 0.45901639344262296} {"Template_token": ["", "const", "MCSymbolRefExpr", "*", "A", "=", "Target", ".", "getSymA", "(", ")", ";", "if", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", ")", "{", "if", "(", "A", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ".", "AliasedSymbol", "(", ")", ";"], "ground_truth": ["if", "(", "Asm", ".", "isThumbFunc", "(", "&", "Sym", ")", ")", "Value", "|=", "", ";"], "File": "ARMAsmBackend81", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62489, "Length": 81, "Cover_Rate": 0.4308510638297872} {"Template_token": ["", "AsmBackendDarwin", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MachO", "::", "CPUSubType", "st", ")", ":", "AsmBackend", "(", "T", ",", "TT", ",", "true", ")", ",", "MRI", "(", "MRI", ")", ",", "Subtype", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendDarwin10", "Func": "ARMAsmBackendDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62490, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackendDarwin", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MachO", "::", "CPUSubType", "st", ")", ":", "AsmBackend", "(", "T", ",", "TT", ",", "true", ")", ",", "MRI", "(", "MRI", ")", ",", "Subtype", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendDarwin10", "Func": "ARMAsmBackendDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62491, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackendDarwin", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MachO", "::", "CPUSubType", "st", ")", ":", "AsmBackend", "(", "T", ",", "STI", ",", "", ")", ",", "MRI", "(", "MRI", ")", ",", "Subtype", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendDarwin11", "Func": "ARMAsmBackendDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62492, "Length": 43, "Cover_Rate": 0.9555555555555556} {"Template_token": ["", "AsmBackendDarwin", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MachO", "::", "CPUSubType", "st", ")", ":", "AsmBackend", "(", "T", ",", "STI", ",", "", ")", ",", "MRI", "(", "MRI", ")", ",", "Subtype", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendDarwin11", "Func": "ARMAsmBackendDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62493, "Length": 43, "Cover_Rate": 0.9555555555555556} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "createObjectTargetWriter", "(", ")", "const", "override", "{"], "ground_truth": ["return", "createMachObjectWriter", "(", "false", ",", "MachO", "::", "CPU_TYPE_", ",", "Subtype", ")", ";"], "File": "ARMAsmBackendDarwin11", "Func": "createObjectTargetWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62494, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "return", "createMachObjectWriter", "(", "false", ",", "MachO", "::", "CPU_TYPE_", ",", "Subtype", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackendDarwin11", "Func": "createObjectTargetWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62495, "Length": 13, "Cover_Rate": 0.52} {"Template_token": ["", "AsmBackendDarwin", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "MachO", "::", "CPUSubType", "st", ")", ":", "AsmBackend", "(", "T", ",", "TT", ",", "true", ")", ",", "Subtype", "(", "st", ")", "{"], "ground_truth": ["HasDataInCodeSupport", "=", "true", ";"], "File": "ARMAsmBackendDarwin15", "Func": "ARMAsmBackendDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62498, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "AsmBackendDarwin", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "AsmBackend", "(", "T", ",", "STI", ".", "getTargetTriple", "(", ")", ".", "isThumb", "(", ")", ",", "", ")", ",", "MRI", "(", "MRI", ")", ",", "TT", "(", "STI", ".", "getTargetTriple", "(", ")", ")", ",", "Subtype", "(", "(", "MachO", "::", "CPUSubType", ")", "cantFail", "(", "MachO", "::", "getCPUSubType", "(", "STI", ".", "getTargetTriple", "(", ")", ")", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendDarwin17", "Func": "ARMAsmBackendDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62499, "Length": 72, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "AsmBackendDarwin", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "AsmBackend", "(", "T", ",", "STI", ".", "getTargetTriple", "(", ")", ".", "isThumb", "(", ")", ",", "", ")", ",", "MRI", "(", "MRI", ")", ",", "TT", "(", "STI", ".", "getTargetTriple", "(", ")", ")", ",", "Subtype", "(", "(", "MachO", "::", "CPUSubType", ")", "cantFail", "(", "MachO", "::", "getCPUSubType", "(", "STI", ".", "getTargetTriple", "(", ")", ")", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendDarwin17", "Func": "ARMAsmBackendDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62500, "Length": 72, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "return", "createMachObjectWriter", "(", "false", ",", "cantFail", "(", "MachO", "::", "getCPUType", "(", "TT", ")", ")", ",", "Subtype", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackendDarwin17", "Func": "createObjectTargetWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62501, "Length": 19, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "createObjectTargetWriter", "(", ")", "const", "override", "{"], "ground_truth": ["return", "createMachObjectWriter", "(", "false", ",", "cantFail", "(", "MachO", "::", "getCPUType", "(", "TT", ")", ")", ",", "Subtype", ")", ";"], "File": "ARMAsmBackendDarwin17", "Func": "createObjectTargetWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62502, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "AsmBackendDarwin", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MachO", "::", "CPUSubType", "st", ")", ":", "AsmBackend", "(", "T", ",", "STI", ",", "true", ")", ",", "MRI", "(", "MRI", ")", ",", "Subtype", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendDarwin5", "Func": "ARMAsmBackendDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62505, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackendDarwin", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MachO", "::", "CPUSubType", "st", ")", ":", "AsmBackend", "(", "T", ",", "STI", ",", "true", ")", ",", "MRI", "(", "MRI", ")", ",", "Subtype", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendDarwin5", "Func": "ARMAsmBackendDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62506, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackendDarwin", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "AsmBackend", "(", "T", ",", "STI", ",", "", ")", ",", "MRI", "(", "MRI", ")", ",", "TT", "(", "STI", ".", "getTargetTriple", "(", ")", ")", ",", "Subtype", "(", "(", "MachO", "::", "CPUSubType", ")", "cantFail", "(", "MachO", "::", "getCPUSubType", "(", "STI", ".", "getTargetTriple", "(", ")", ")", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendDarwin7", "Func": "ARMAsmBackendDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62507, "Length": 64, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "AsmBackendDarwin", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "AsmBackend", "(", "T", ",", "STI", ",", "", ")", ",", "MRI", "(", "MRI", ")", ",", "TT", "(", "STI", ".", "getTargetTriple", "(", ")", ")", ",", "Subtype", "(", "(", "MachO", "::", "CPUSubType", ")", "cantFail", "(", "MachO", "::", "getCPUSubType", "(", "STI", ".", "getTargetTriple", "(", ")", ")", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendDarwin7", "Func": "ARMAsmBackendDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62508, "Length": 64, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "AsmBackendDarwin", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "MachO", "::", "CPUSubType", "st", ")", ":", "AsmBackend", "(", "T", ",", "TT", ",", "true", ")", ",", "Subtype", "(", "st", ")", "{"], "ground_truth": ["HasDataInCodeSupport", "=", "true", ";"], "File": "ARMAsmBackendDarwin", "Func": "ARMAsmBackendDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62510, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "return", "createMachObjectWriter", "(", "OS", ",", "false", ",", "MachO", "::", "CPU_TYPE_", ",", "Subtype", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackendDarwin", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62511, "Length": 15, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "return", "createMachObjectWriter", "(", "OS", ",", "false", ",", "MachO", "::", "CPU_TYPE_", ",", "Subtype", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackendDarwin", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62512, "Length": 15, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "AsmBackendELF", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "uint8_t", "OSABI", ",", "bool", "IsLittle", ")", ":", "AsmBackend", "(", "T", ",", "TT", ",", "IsLittle", ")", ",", "OSABI", "(", "OSABI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendELF10", "Func": "ARMAsmBackendELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62513, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackendELF", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "uint8_t", "OSABI", ",", "bool", "IsLittle", ")", ":", "AsmBackend", "(", "T", ",", "TT", ",", "IsLittle", ")", ",", "OSABI", "(", "OSABI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendELF10", "Func": "ARMAsmBackendELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62514, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "return", "createELFObjectWriter", "(", "OS", ",", "OSABI", ",", "isLittle", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackendELF10", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62515, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "AsmBackendELF", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "uint8_t", "OSABI", ",", "bool", "IsLittle", ")", ":", "AsmBackend", "(", "T", ",", "TT", ",", "IsLittle", ")", ",", "OSABI", "(", "OSABI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendELF12", "Func": "ARMAsmBackendELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62517, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackendELF", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "uint8_t", "OSABI", ",", "bool", "IsLittle", ")", ":", "AsmBackend", "(", "T", ",", "TT", ",", "IsLittle", ")", ",", "OSABI", "(", "OSABI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendELF12", "Func": "ARMAsmBackendELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62518, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackendELF", "(", "const", "Target", "&", "T", ",", "bool", "isThumb", ",", "uint8_t", "OSABI", ",", "", "Endian", ")", ":", "AsmBackend", "(", "T", ",", "isThumb", ",", "Endian", ")", ",", "OSABI", "(", "OSABI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendELF1", "Func": "ARMAsmBackendELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62519, "Length": 32, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "AsmBackendELF", "(", "const", "Target", "&", "T", ",", "bool", "isThumb", ",", "uint8_t", "OSABI", ",", "", "Endian", ")", ":", "AsmBackend", "(", "T", ",", "isThumb", ",", "Endian", ")", ",", "OSABI", "(", "OSABI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendELF1", "Func": "ARMAsmBackendELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62520, "Length": 32, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "AsmBackendELF", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "uint8_t", "OSABI", ",", "bool", "IsLittle", ")", ":", "AsmBackend", "(", "T", ",", "STI", ",", "IsLittle", ")", ",", "OSABI", "(", "OSABI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendELF3", "Func": "ARMAsmBackendELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62521, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackendELF", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "uint8_t", "OSABI", ",", "bool", "IsLittle", ")", ":", "AsmBackend", "(", "T", ",", "STI", ",", "IsLittle", ")", ",", "OSABI", "(", "OSABI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendELF3", "Func": "ARMAsmBackendELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62522, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "return", "createELFObjectWriter", "(", "OS", ",", "OSABI", ",", "isLittle", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackendELF3", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62523, "Length": 13, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createELFObjectWriter", "(", "OS", ",", "OSABI", ",", "isLittle", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackendELF3", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62524, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackendELF", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "uint8_t", "OSABI", ",", "", "Endian", ")", ":", "AsmBackend", "(", "T", ",", "STI", ",", "Endian", ")", ",", "OSABI", "(", "OSABI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendELF", "Func": "ARMAsmBackendELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62525, "Length": 34, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "AsmBackendELF", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "uint8_t", "OSABI", ",", "", "Endian", ")", ":", "AsmBackend", "(", "T", ",", "STI", ",", "Endian", ")", ",", "OSABI", "(", "OSABI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendELF", "Func": "ARMAsmBackendELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62526, "Length": 34, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "AsmBackendNaClELF", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "uint8_t", "_OSABI", ",", "bool", "isLittle", ")", ":", "AsmBackendELF", "(", "T", ",", "TT", ",", "_OSABI", ",", "isLittle", ")", ",", "STI", "(", "_MC", "::", "createMCSubtargetInfo", "(", "TT", ",", "", ",", "", ")", ")", "{", "assert", "(", "isLittle", "&&", "", ")", ";", "State", ".", "SaveCount", "=", "", ";", "State", ".", "I", "=", "", ";", "State", ".", "RecursiveCall", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmBackendNaClELF", "Func": "ARMAsmBackendNaClELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62529, "Length": 69, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "isLittle", "&&", "", ")", ";", "State", ".", "SaveCount", "=", "", ";", "State", ".", "I", "=", "", ";", "State", ".", "RecursiveCall", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmBackendNaClELF", "Func": "ARMAsmBackendNaClELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62530, "Length": 26, "Cover_Rate": 0.37681159420289856} {"Template_token": ["", "bool", "CustomExpandInst", "(", "const", "MCInst", "&", "Inst", ",", "MCStreamer", "&", "Out", ")", "override", "{", "return", "CustomExpandInstNaCl", "(", "*", "STI", ",", "Inst", ",", "Out", ",", "State", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackendNaClELF", "Func": "CustomExpandInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62531, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "CustomExpandInst", "(", "const", "MCInst", "&", "Inst", ",", "MCStreamer", "&", "Out", ")", "override", "{", "return", "CustomExpandInstNaCl", "(", "*", "STI", ",", "Inst", ",", "Out", ",", "State", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackendNaClELF", "Func": "CustomExpandInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62532, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "~", "AsmBackendNaClELF", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendNaClELF", "Func": "~ARMAsmBackendNaClELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62533, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "~", "AsmBackendNaClELF", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendNaClELF", "Func": "~ARMAsmBackendNaClELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62534, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{"], "ground_truth": ["return", "createWinCOFFObjectWriter", "(", "OS", ",", "false", ")", ";"], "File": "ARMAsmBackendWinCOFF10", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62535, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "return", "createWinCOFFObjectWriter", "(", "OS", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackendWinCOFF10", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62536, "Length": 9, "Cover_Rate": 0.375} {"Template_token": ["", "AsmBackendWinCOFF", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "AsmBackend", "(", "T", ",", "STI", ",", "", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendWinCOFF11", "Func": "ARMAsmBackendWinCOFF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62537, "Length": 23, "Cover_Rate": 0.92} {"Template_token": ["", "AsmBackendWinCOFF", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "AsmBackend", "(", "T", ",", "STI", ",", "", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendWinCOFF11", "Func": "ARMAsmBackendWinCOFF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62538, "Length": 23, "Cover_Rate": 0.92} {"Template_token": ["", "return", "createWinCOFFObjectWriter", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackendWinCOFF11", "Func": "createObjectTargetWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62540, "Length": 6, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "AsmBackendWinCOFF", "(", "const", "Target", "&", "T", ",", "StringRef", "Triple", ")", ":", "AsmBackend", "(", "T", ",", "Triple", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendWinCOFF13", "Func": "ARMAsmBackendWinCOFF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62541, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackendWinCOFF", "(", "const", "Target", "&", "T", ",", "StringRef", "Triple", ")", ":", "AsmBackend", "(", "T", ",", "Triple", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendWinCOFF13", "Func": "ARMAsmBackendWinCOFF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62542, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackendWinCOFF", "(", "const", "Target", "&", "T", ",", "bool", "isThumb", ")", ":", "AsmBackend", "(", "T", ",", "isThumb", ",", "", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendWinCOFF14", "Func": "ARMAsmBackendWinCOFF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62543, "Length": 21, "Cover_Rate": 0.9130434782608695} {"Template_token": ["", "AsmBackendWinCOFF", "(", "const", "Target", "&", "T", ",", "bool", "isThumb", ")", ":", "AsmBackend", "(", "T", ",", "isThumb", ",", "", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendWinCOFF14", "Func": "ARMAsmBackendWinCOFF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62544, "Length": 21, "Cover_Rate": 0.9130434782608695} {"Template_token": ["", "AsmBackendWinCOFF", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "AsmBackend", "(", "T", ",", "STI", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendWinCOFF2", "Func": "ARMAsmBackendWinCOFF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62545, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackendWinCOFF", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "AsmBackend", "(", "T", ",", "STI", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendWinCOFF2", "Func": "ARMAsmBackendWinCOFF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62546, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "return", "createWinCOFFObjectWriter", "(", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackendWinCOFF5", "Func": "createObjectTargetWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62548, "Length": 7, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "AsmBackendWinCOFF", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TheTriple", ")", ":", "AsmBackend", "(", "T", ",", "TheTriple", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendWinCOFF", "Func": "ARMAsmBackendWinCOFF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62549, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackendWinCOFF", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TheTriple", ")", ":", "AsmBackend", "(", "T", ",", "TheTriple", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendWinCOFF", "Func": "ARMAsmBackendWinCOFF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62550, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{"], "ground_truth": ["return", "createWinCOFFObjectWriter", "(", "OS", ",", "false", ")", ";"], "File": "ARMAsmBackendWinCOFF", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62552, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "bool", "IsLittle", ")", ":", "MCAsmBackend", "(", ")", ",", "STI", "(", "_MC", "::", "createMCSubtargetInfo", "(", "TT", ",", "", ",", "", ")", ")", ",", "isThumbMode", "(", "TT", ".", "getArchName", "(", ")", ".", "startswith", "(", "", ")", ")", ",", "IsLittleEndian", "(", "IsLittle", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend", "Func": "ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62553, "Length": 54, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "bool", "IsLittle", ")", ":", "MCAsmBackend", "(", ")", ",", "STI", "(", "_MC", "::", "createMCSubtargetInfo", "(", "TT", ",", "", ",", "", ")", ")", ",", "isThumbMode", "(", "TT", ".", "getArchName", "(", ")", ".", "startswith", "(", "", ")", ")", ",", "IsLittleEndian", "(", "IsLittle", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend", "Func": "ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62554, "Length": 54, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend", "Func": "getNumFixupKinds", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62555, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "return", "STI", "->", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend", "Func": "hasNOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62557, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "return", "IsLittleEndian", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend", "Func": "isLittle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62560, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "~", "AsmBackend", "(", ")", "override", "{"], "ground_truth": ["delete", "STI", ";"], "File": "ARMAsmBackend", "Func": "~ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62561, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "~", "AsmBackend", "(", ")", "override", "{"], "ground_truth": ["delete", "STI", ";"], "File": "ARMAsmBackend", "Func": "~ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62562, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "OwningPtr", "<", "const", "TargetMachine", ">", "targetMachine", "(", "T", ".", "createTargetMachine", "(", "tripleString", ",", "featureString", ")", ")", ";", "InitRegisterMap", "(", "targetMachine", "->", "getRegisterInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmLexer1", "Func": "ARMAsmLexer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62563, "Length": 27, "Cover_Rate": 0.45} {"Template_token": ["", "BaseAsmLexer", "(", "const", "Target", "&", "T", ",", "const", "MCAsmInfo", "&", "MAI", ")", ":", "TargetAsmLexer", "(", "T", ")", ",", "AsmInfo", "(", "MAI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmLexer1", "Func": "ARMBaseAsmLexer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62564, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "BaseAsmLexer", "(", "const", "Target", "&", "T", ",", "const", "MCAsmInfo", "&", "MAI", ")", ":", "TargetAsmLexer", "(", "T", ")", ",", "AsmInfo", "(", "MAI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmLexer1", "Func": "ARMBaseAsmLexer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62565, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "numRegs", "=", "info", "->", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "numRegs", ";", "++", "i", ")", "{"], "ground_truth": ["const", "char", "*", "regName", "=", "info", "->", "getName", "(", "i", ")", ";"], "File": "ARMAsmLexer1", "Func": "InitRegisterMap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62566, "Length": 36, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "void", "LLVMInitializeAsmLexer", "(", ")", "{", "RegisterAsmLexer", "<", "AsmLexer", ">", "X", "(", "TheTarget", ")", ";"], "ground_truth": ["RegisterAsmLexer", "<", "ThumbAsmLexer", ">", "Y", "(", "TheThumbTarget", ")", ";"], "File": "ARMAsmLexer1", "Func": "LLVMInitializeARMAsmLexer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62568, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "std", "::", "string", "tripleString", "(", "", ")", ";", "std", "::", "string", "featureString", ";", "OwningPtr", "<", "const", "TargetMachine", ">", "targetMachine", "(", "T", ".", "createTargetMachine", "(", "tripleString", ",", "featureString", ")", ")", ";"], "ground_truth": ["InitRegisterMap", "(", "targetMachine", "->", "getRegisterInfo", "(", ")", ")", ";"], "File": "ARMAsmLexer1", "Func": "ThumbAsmLexer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62569, "Length": 39, "Cover_Rate": 0.65} {"Template_token": ["", "std", "::", "string", "tripleString", "(", "", ")", ";", "std", "::", "string", "featureString", ";", "OwningPtr", "<", "const", "TargetMachine", ">", "targetMachine", "(", "T", ".", "createTargetMachine", "(", "tripleString", ",", "featureString", ")", ")", ";", "InitRegisterMap", "(", "targetMachine", "->", "getRegisterInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmLexer1", "Func": "ThumbAsmLexer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62570, "Length": 40, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "unsigned", "regID", "=", "MatchRegisterName", "(", "lowerRef", ")", ";", "if", "(", "regID", ")", "{", "return", "AsmToken", "(", "AsmToken", "::", "Register", ",", "lexedToken", ".", "getString", "(", ")", ",", "static_cast", "<", "int64_t", ">", "(", "regID", ")", ")", ";", "}", "else", "{", "return", "AsmToken", "(", "lexedToken", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmLexer2", "Func": "LexTokenUAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62571, "Length": 46, "Cover_Rate": 0.3194444444444444} {"Template_token": ["", "return", "AsmToken", "(", "lexedToken", ")", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "std", "::", "string", "upperCase", "=", "lexedToken", ".", "getString", "(", ")", ".", "str", "(", ")", ";", "std", "::", "string", "lowerCase", "=", "LowercaseString", "(", "upperCase", ")", ";", "StringRef", "lowerRef", "(", "lowerCase", ")", ";", "unsigned", "regID", "=", "MatchRegisterName", "(", "lowerRef", ")", ";", "if", "(", "regID", ")", "{", "return", "AsmToken", "(", "AsmToken", "::", "Register", ",", "lexedToken", ".", "getString", "(", ")", ",", "static_cast", "<", "int64_t", ">", "(", "regID", ")", ")", ";", "}", "else", "{", "return", "AsmToken", "(", "lexedToken", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMAsmLexer2", "Func": "LexTokenUAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62572, "Length": 90, "Cover_Rate": 0.625} {"Template_token": ["", "const", "AsmToken", "&", "lexedToken", "=", "lexDefinite", "(", ")", ";", "switch", "(", "lexedToken", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "AsmToken", "::", "Error", ":", "SetError", "(", "Lexer", "->", "getErrLoc", "(", ")", ",", "Lexer", "->", "getErr", "(", ")", ")", ";", "break", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "std", "::", "string", "lowerCase", "=", "lexedToken", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "unsigned", "regID", "=", "MatchRegisterName", "(", "lowerCase", ")", ";", "if", "(", "!", "regID", ")", "{", "regID", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "}", "if", "(", "regID", ")", "return", "AsmToken", "(", "AsmToken", "::", "Register", ",", "lexedToken", ".", "getString", "(", ")", ",", "static_cast", "<", "int64_t", ">", "(", "regID", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmLexer3", "Func": "LexTokenUAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62573, "Length": 150, "Cover_Rate": 0.8670520231213873} {"Template_token": ["", "AsmLexer", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCAsmInfo", "&", "MAI", ")", ":", "BaseAsmLexer", "(", "T", ",", "MAI", ")", "{"], "ground_truth": ["InitRegisterMap", "(", "&", "MRI", ")", ";"], "File": "ARMAsmLexer", "Func": "ARMAsmLexer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62574, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "BaseAsmLexer", "(", "const", "Target", "&", "T", ",", "const", "MCAsmInfo", "&", "MAI", ")", ":", "MCTargetAsmLexer", "(", "T", ")", ",", "AsmInfo", "(", "MAI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmLexer", "Func": "ARMBaseAsmLexer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62576, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "BaseAsmLexer", "(", "const", "Target", "&", "T", ",", "const", "MCAsmInfo", "&", "MAI", ")", ":", "MCTargetAsmLexer", "(", "T", ")", ",", "AsmInfo", "(", "MAI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmLexer", "Func": "ARMBaseAsmLexer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62577, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "const", "char", "*", "regName", "=", "info", "->", "getName", "(", "i", ")", ";", "if", "(", "regName", ")", "RegisterMap", "[", "regName", "]", "=", "i", ";"], "ground_truth": ["}"], "File": "ARMAsmLexer", "Func": "InitRegisterMap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62578, "Length": 24, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "numRegs", ";", "++", "i", ")", "{", "const", "char", "*", "regName", "=", "info", "->", "getName", "(", "i", ")", ";", "if", "(", "regName", ")", "RegisterMap", "[", "regName", "]", "=", "i", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmLexer", "Func": "InitRegisterMap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62579, "Length": 40, "Cover_Rate": 0.6896551724137931} {"Template_token": ["", "const", "AsmToken", "&", "lexDefinite", "(", ")", "{", "return", "getLexer", "(", ")", "->", "Lex", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmLexer", "Func": "lexDefinite", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62580, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "switch", "(", "AsmInfo", ".", "getAssemblerDialect", "(", ")", ")", "{", "default", ":", "SetError", "(", "SMLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["return", "AsmToken", "(", "AsmToken", "::", "Error", ",", "", ",", "", ")", ";"], "File": "ARMAsmLexer", "Func": "LexToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62582, "Length": 32, "Cover_Rate": 0.4266666666666667} {"Template_token": ["", "AsmToken", "", "(", ")", "{", "const", "AsmToken", "&", "lexedToken", "=", "lexDefinite", "(", ")", ";", "switch", "(", "lexedToken", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "AsmToken", "::", "Error", ":", "SetError", "(", "Lexer", "->", "getErrLoc", "(", ")", ",", "Lexer", "->", "getErr", "(", ")", ")", ";", "break", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "std", "::", "string", "upperCase", "=", "lexedToken", ".", "getString", "(", ")", ".", "str", "(", ")", ";", "std", "::", "string", "lowerCase", "=", "LowercaseString", "(", "upperCase", ")", ";", "StringRef", "lowerRef", "(", "lowerCase", ")", ";", "unsigned", "regID", "=", "MatchRegisterName", "(", "lowerRef", ")", ";", "if", "(", "!", "regID", ")", "{", "regID", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "}", "if", "(", "regID", ")", "return", "AsmToken", "(", "AsmToken", "::", "Register", ",", "lexedToken", ".", "getString", "(", ")", ",", "static_cast", "<", "int64_t", ">", "(", "regID", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmLexer", "Func": "LexTokenUAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62583, "Length": 171, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "RegisterMCAsmLexer", "<", "AsmLexer", ">", "X", "(", "TheTarget", ")", ";", "RegisterMCAsmLexer", "<", "ThumbAsmLexer", ">", "Y", "(", "TheThumbTarget", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmLexer", "Func": "LLVMInitializeARMAsmLexer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62584, "Length": 19, "Cover_Rate": 0.7916666666666666} {"Template_token": ["", "RegisterMCAsmLexer", "<", "ThumbAsmLexer", ">", "Y", "(", "TheThumbTarget", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmLexer", "Func": "LLVMInitializeARMAsmLexer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62585, "Length": 10, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "unsigned", "MatchRegisterName", "(", "StringRef", "Name", ")", "{", "rmap_ty", "::", "iterator", "iter", "=", "RegisterMap", ".", "find", "(", "Name", ".", "str", "(", ")", ")", ";"], "ground_truth": ["if", "(", "iter", "!=", "RegisterMap", ".", "end", "(", ")", ")", "return", "iter", "->", "second", ";"], "File": "ARMAsmLexer", "Func": "MatchRegisterName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62586, "Length": 38, "Cover_Rate": 0.8837209302325582} {"Template_token": ["", "rmap_ty", "::", "iterator", "iter", "=", "RegisterMap", ".", "find", "(", "Name", ".", "str", "(", ")", ")", ";", "if", "(", "iter", "!=", "RegisterMap", ".", "end", "(", ")", ")", "return", "iter", "->", "second", ";"], "ground_truth": ["else", "return", "", ";"], "File": "ARMAsmLexer", "Func": "MatchRegisterName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62587, "Length": 35, "Cover_Rate": 0.813953488372093} {"Template_token": ["", "ThumbAsmLexer", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCAsmInfo", "&", "MAI", ")", ":", "BaseAsmLexer", "(", "T", ",", "MAI", ")", "{", "InitRegisterMap", "(", "&", "MRI", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmLexer", "Func": "ThumbAsmLexer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62588, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "int32_t", "Imm", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["if", "(", "Imm", "==", "INT32_MIN", ")", "Imm", "=", "", ";"], "File": "ARMAsmParser (2)1", "Func": "addMemPCRelImm12Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62589, "Length": 30, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "int32_t", "Imm", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "==", "INT32_MIN", ")", "Imm", "=", "", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "addMemPCRelImm12Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62590, "Length": 33, "Cover_Rate": 0.6} {"Template_token": ["", "assert", "(", "isRegShiftedImm", "(", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegShiftedImm", ".", "SrcReg", ")", ")", ";", "unsigned", "Imm", "=", "(", "RegShiftedImm", ".", "ShiftImm", "==", "", "?", "", ":", "RegShiftedImm", ".", "ShiftImm", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "RegShiftedImm", ".", "ShiftTy", ",", "Imm", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "addRegShiftedImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62591, "Length": 60, "Cover_Rate": 0.7228915662650602} {"Template_token": ["", "assert", "(", "isRegShiftedImm", "(", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegShiftedImm", ".", "SrcReg", ")", ")", ";"], "ground_truth": ["unsigned", "Imm", "=", "(", "RegShiftedImm", ".", "ShiftImm", "==", "", "?", "", ":", "RegShiftedImm", ".", "ShiftImm", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "addRegShiftedImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62592, "Length": 40, "Cover_Rate": 0.4819277108433735} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegShiftedReg", ".", "ShiftReg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "RegShiftedReg", ".", "ShiftTy", ",", "RegShiftedReg", ".", "ShiftImm", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "addRegShiftedRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62593, "Length": 36, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "ITState", ".", "CurPosition", "=", "~", "", ";", "if", "(", "MCELFStreamer", "*", "MES", "=", "dyn_cast", "<", "MCELFStreamer", ">", "(", "&", "Parser", ".", "getStreamer", "(", ")", ")", ")", "MES", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62594, "Length": 52, "Cover_Rate": 0.52} {"Template_token": ["", "AsmParser", "(", "MCSubtargetInfo", "&", "_STI", ",", "MCAsmParser", "&", "_Parser", ")", ":", "MCTargetAsmParser", "(", ")", ",", "STI", "(", "_STI", ")", ",", "Parser", "(", "_Parser", ")", ",", "FPReg", "(", "-", "", ")", "{", "MCAsmParserExtension", "::", "Initialize", "(", "_Parser", ")", ";", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62595, "Length": 60, "Cover_Rate": 0.6} {"Template_token": ["", "else", "if", "(", "Opc", "==", "", "&&", "isThumbOne", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresThumb2", ";", "else", "if", "(", "Opc", "==", "", "&&", "isThumbOne", "(", ")", "&&", "!", "hasV6Ops", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresV6", ";", "return", "Match_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "checkTargetMatchPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62596, "Length": 93, "Cover_Rate": 0.33695652173913043} {"Template_token": ["", "return", "EndLoc", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "getEndLoc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62597, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "Insts", "[", "Opcode", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "getInstDesc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62599, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "static", "const", "MCInstrDesc", "&", "getInstDesc", "(", "unsigned", "Opcode", ")", "{"], "ground_truth": ["return", "Insts", "[", "Opcode", "]", ";"], "File": "ARMAsmParser (2)1", "Func": "getInstDesc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62600, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ")", "{", "CanAcceptCarrySet", "=", "true", ";", "}", "else", "CanAcceptCarrySet", "=", "false", ";", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "{"], "ground_truth": ["CanAcceptPredicationCode", "=", "false", ";"], "File": "ARMAsmParser (2)1", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62601, "Length": 223, "Cover_Rate": 0.6229050279329609} {"Template_token": ["", "assert", "(", "(", "Kind", "==", "k_Register", "||", "Kind", "==", "k_CCOut", ")", "&&", "", ")", ";"], "ground_truth": ["return", "Reg", ".", "RegNum", ";"], "File": "ARMAsmParser (2)1", "Func": "getReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62602, "Length": 20, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "return", "StartLoc", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "getStartLoc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62605, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "Kind", "==", "k_Immediate", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "isImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62607, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "isImm0_4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62608, "Length": 32, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "File": "ARMAsmParser (2)1", "Func": "isImm0_4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62609, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "return", "Kind", "==", "k_Memory", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "isMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62610, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Kind", "==", "k_Memory", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "isMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62611, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Kind", "==", "k_Register", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "isReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62613, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "", "(", "~", "Value", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "isT2SOImmNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62614, "Length": 20, "Cover_Rate": 0.32786885245901637} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "isT2SOImmNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62615, "Length": 25, "Cover_Rate": 0.4098360655737705} {"Template_token": ["", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "}", "else", "if", "(", "isMem", "(", ")", ")", "{", "if", "(", "!", "Memory", ".", "OffsetImm", "||", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "!=", "", ")", "return", "false", ";"], "ground_truth": ["Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "isThumbMemPC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62616, "Length": 52, "Cover_Rate": 0.37142857142857144} {"Template_token": ["", "return", "Kind", "==", "k_Token", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "isToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62617, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isToken", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_Token", ";"], "File": "ARMAsmParser (2)1", "Func": "isToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62618, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "int64_t", "Align", "=", "", "<<", "scale", ";", "int64_t", "Max", "=", "Align", "*", "(", "(", "", "<<", "width", ")", "-", "", ")", ";", "return", "(", "(", "Val", "%", "Align", ")", "==", "", ")", "&&", "(", "Val", ">=", "", ")", "&&", "(", "Val", "<=", "Max", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "isUnsignedOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62619, "Length": 73, "Cover_Rate": 0.6759259259259259} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ")", "return", "true", ";", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "int64_t", "Align", "=", "", "<<", "scale", ";"], "ground_truth": ["int64_t", "Max", "=", "Align", "*", "(", "(", "", "<<", "width", ")", "-", "", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "isUnsignedOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62620, "Length": 74, "Cover_Rate": 0.6851851851851852} {"Template_token": ["", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "", ")", ";", "std", "::", "string", "Msg", "=", "", ";", "unsigned", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ImmRange0_4", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_ImmRange0_15", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62621, "Length": 347, "Cover_Rate": 0.7780269058295964} {"Template_token": ["", "case", "'6'", ":", "return", "", ";", "case", "'7'", ":", "return", "", ";", "case", "'8'", ":", "return", "", ";", "case", "'9'", ":", "return", "", ";", "}", "case", "", ":", "if", "(", "Name", "[", "", "]", "!=", "CoprocOp", "||", "Name", "[", "", "]", "!=", "'1'", ")", "return", "-", "", ";", "switch", "(", "Name", "[", "", "]", ")", "{", "default", ":", "return", "-", "", ";"], "ground_truth": ["case", "'0'", ":", "return", "", ";"], "File": "ARMAsmParser (2)1", "Func": "MatchCoprocessorOperandName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62622, "Length": 68, "Cover_Rate": 0.35233160621761656} {"Template_token": ["", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveThumb", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirective", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveThumbFunc", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveCode", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveSyntax", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveUnreq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62623, "Length": 102, "Cover_Rate": 0.3063063063063063} {"Template_token": ["", "bool", "AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveWord", "(", "", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveThumb", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirective", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveThumbFunc", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveCode", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveSyntax", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveUnreq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveArch", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveEabiAttr", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFnStart", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFnEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62624, "Length": 206, "Cover_Rate": 0.6186186186186187} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveArch", "(", "SMLoc", "L", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62626, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "if", "(", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code32", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62627, "Length": 26, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "has", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code32", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62628, "Length": 47, "Cover_Rate": 0.6025641025641025} {"Template_token": ["", "Error", "(", "HandlerDataLoc", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "PersonalityLoc", ".", "isValid", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "Error", "(", "PersonalityLoc", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveCantUnwind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62629, "Length": 37, "Cover_Rate": 0.37} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveCantUnwind", "(", "SMLoc", "L", ")", "{", "CantUnwindLoc", "=", "L", ";", "if", "(", "!", "FnStartLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "HandlerDataLoc", ".", "isValid", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "Error", "(", "HandlerDataLoc", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "PersonalityLoc", ".", "isValid", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["Error", "(", "PersonalityLoc", ",", "", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveCantUnwind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62630, "Length": 80, "Cover_Rate": 0.8} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "int64_t", "Val", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "if", "(", "Val", "==", "", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "Val", "==", "", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "return", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62631, "Length": 95, "Cover_Rate": 0.4460093896713615} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveEabiAttr", "(", "SMLoc", "L", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveEabiAttr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62633, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveFnEnd", "(", "SMLoc", "L", ")", "{", "if", "(", "!", "FnStartLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["resetUnwindDirectiveParserState", "(", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62634, "Length": 30, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "if", "(", "!", "FnStartLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "resetUnwindDirectiveParserState", "(", ")", ";"], "ground_truth": ["getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitFnEnd", "(", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62635, "Length": 33, "Cover_Rate": 0.717391304347826} {"Template_token": ["", "FnStartLoc", "=", "L", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitFnStart", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62636, "Length": 19, "Cover_Rate": 0.3392857142857143} {"Template_token": ["", "}", "FnStartLoc", "=", "L", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitFnStart", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62637, "Length": 21, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "!", "FnStartLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["if", "(", "CantUnwindLoc", ".", "isValid", "(", ")", ")", "{"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62638, "Length": 26, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "if", "(", "!", "FnStartLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "HandlerDataLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "OffsetExpr", ",", "EndLoc", ")", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectivePad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62639, "Length": 140, "Cover_Rate": 0.7650273224043715} {"Template_token": ["", "if", "(", "HandlerDataLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "OffsetExpr", ",", "EndLoc", ")", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";"], "ground_truth": ["getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitPad", "(", "CE", "->", "getValue", "(", ")", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectivePad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62640, "Length": 153, "Cover_Rate": 0.8360655737704918} {"Template_token": ["", "Error", "(", "L", ",", "", ")", ";", "Error", "(", "CantUnwindLoc", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "HandlerDataLoc", ".", "isValid", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "Error", "(", "HandlerDataLoc", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";"], "ground_truth": ["return", "Error", "(", "L", ",", "", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectivePersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62641, "Length": 75, "Cover_Rate": 0.4437869822485207} {"Template_token": ["", "Operand", "*", "Op", "=", "(", "Operand", "*", ")", "CO", ".", "Operands", "[", "", "]", ";", "if", "(", "!", "IsVector", "&&", "!", "Op", "->", "isRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "IsVector", "&&", "!", "Op", "->", "isDPRRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitRegSave", "(", "Op", "->", "getRegList", "(", ")", ",", "IsVector", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62642, "Length": 77, "Cover_Rate": 0.4207650273224044} {"Template_token": ["", "if", "(", "HandlerDataLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "struct", "CleanupObject", "{", "SmallVector", "<", "MCParsedAsmOperand", "*", ",", "", ">", "Operands", ";", "~", "CleanupObject", "(", ")", "{"], "ground_truth": ["for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "delete", "Operands", "[", "I", "]", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62643, "Length": 61, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "ParseRegister", "(", "Reg", ",", "SRegLoc", ",", "ERegLoc", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "SRegLoc", ",", "", ")", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "RegisterReqs", ".", "GetOrCreateValue", "(", "Name", ",", "Reg", ")", ".", "getValue", "(", ")", "!=", "Reg", ")", "return", "Error", "(", "SRegLoc", ",", "", "+", "Name", "+", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveReq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62644, "Length": 104, "Cover_Rate": 0.7938931297709924} {"Template_token": ["", "if", "(", "HandlerDataLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "SMLoc", "NewFPRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "NewFPReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "NewFPReg", "==", "-", "", ")", "return", "Error", "(", "NewFPRegLoc", ",", "", ")", ";", "if", "(", "!", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "NewSPRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "NewSPReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "NewSPReg", "==", "-", "", ")", "return", "Error", "(", "NewSPRegLoc", ",", "", ")", ";", "if", "(", "NewSPReg", "!=", "", "&&", "NewSPReg", "!=", "FPReg", ")", "return", "Error", "(", "NewSPRegLoc", ",", "", ")", ";", "FPReg", "=", "NewFPReg", ";", "int64_t", "Offset", "=", "", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "OffsetExpr", ",", "EndLoc", ")", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "Offset", "=", "CE", "->", "getValue", "(", ")", ";", "}"], "ground_truth": ["getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitSetFP", "(", "static_cast", "<", "unsigned", ">", "(", "NewFPReg", ")", ",", "static_cast", "<", "unsigned", ">", "(", "NewSPReg", ")", ",", "Offset", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62645, "Length": 331, "Cover_Rate": 0.9118457300275482} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "StringRef", "Mode", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "return", "Error", "(", "L", ",", "", ")", ";", "else", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveSyntax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62646, "Length": 121, "Cover_Rate": 0.9236641221374046} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "!", "hasThumb", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62647, "Length": 42, "Cover_Rate": 0.5316455696202531} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "return", "true", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62648, "Length": 72, "Cover_Rate": 0.6} {"Template_token": ["", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "IntVal", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "int64_t", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", ">", "", "||", "Val", "<", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "double", "RealVal", "=", "", "(", "Val", ")", ";", "Val", "=", "APFloat", "(", "APFloat", "::", "IEEEdouble", ",", "RealVal", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "parseFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62649, "Length": 161, "Cover_Rate": 0.4225721784776903} {"Template_token": ["", "bool", "isNegative", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "Loc", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEsingle", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "IntVal", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "int64_t", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", ">", "", "||", "Val", "<", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "double", "RealVal", "=", "", "(", "Val", ")", ";", "Val", "=", "APFloat", "(", "APFloat", "::", "IEEEdouble", ",", "RealVal", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62650, "Length": 252, "Cover_Rate": 0.6614173228346457} {"Template_token": ["", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "", ",", "OptStr", ".", "size", "(", ")", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Opt", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "MemBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "MemBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "MemBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "ARMAsmParser (2)1", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62652, "Length": 263, "Cover_Rate": 0.6461916461916462} {"Template_token": ["", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "ImmVal", "=", "MCConstantExpr", "::", "Create", "(", "INT32_MIN", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "Colon", ":", "{", "MCExpr", "::", "VariantKind", "RefKind", ";", "if", "(", "parsePrefix", "(", "RefKind", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "SubExprVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "SubExprVal", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "ExprVal", "=", "MCExpr", "::", "Create", "(", "RefKind", ",", "SubExprVal", ",", "getContext", "(", ")", ")", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ExprVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62653, "Length": 354, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "{", "RefKind", "=", "MCExpr", "::", "VK__LO16", ";", "}", "else", "if", "(", "IDVal", "==", "", ")", "{"], "ground_truth": ["RefKind", "=", "MCExpr", "::", "VK__HI16", ";"], "File": "ARMAsmParser (2)1", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62654, "Length": 74, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "{", "RefKind", "=", "MCExpr", "::", "VK__LO16", ";", "}", "else", "if", "(", "IDVal", "==", "", ")", "{", "RefKind", "=", "MCExpr", "::", "VK__HI16", ";", "}", "else", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{"], "File": "ARMAsmParser (2)1", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62655, "Length": 116, "Cover_Rate": 0.6270270270270271} {"Template_token": ["", "break", ";", "case", "k_PostIndexRegister", ":", "OS", "<<", "", "<<", "(", "PostIdxReg", ".", "isAdd", "?", "", ":", "", ")", "<<", "PostIdxReg", ".", "RegNum", ";", "if", "(", "PostIdxReg", ".", "ShiftTy", "!=", "", ")", "OS", "<<", "", "(", "PostIdxReg", ".", "ShiftTy", ")", "<<", "", "<<", "PostIdxReg", ".", "ShiftImm", ";", "OS", "<<", "", ";", "break", ";", "case", "k_ProcIFlags", ":", "{", "OS", "<<", "", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "OS", "<<", "", "(", "", "<<", "i", ")", ";", "OS", "<<", "", ";", "break", ";", "}", "case", "k_Register", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "k_ShifterImmediate", ":", "OS", "<<", "", "<<", "(", "ShifterImm", ".", "isASR", "?", "", ":", "", ")", "<<", "", "<<", "ShifterImm", ".", "Imm", "<<", "", ";", "break", ";", "case", "k_ShiftedRegister", ":", "OS", "<<", "", "<<", "RegShiftedReg", ".", "SrcReg", "<<", "", "<<", "", "(", "RegShiftedReg", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedReg", ".", "ShiftReg", "<<", "", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "OS", "<<", "", "<<", "RegShiftedImm", ".", "SrcReg", "<<", "", "<<", "", "(", "RegShiftedImm", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedImm", ".", "ShiftImm", "<<", "", ";", "break", ";", "case", "k_RotateImmediate", ":", "OS", "<<", "", "<<", "", "<<", "(", "RotImm", ".", "Imm", "*", "", ")", "<<", "", ";", "break", ";", "case", "k_BitfieldDescriptor", ":", "OS", "<<", "", "<<", "", "<<", "Bitfield", ".", "LSB", "<<", "", "<<", "Bitfield", ".", "Width", "<<", "", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser (2)1", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62656, "Length": 253, "Cover_Rate": 0.3635057471264368} {"Template_token": ["", "OS", "<<", "", "<<", "getCoproc", "(", ")", "<<", "", ";", "break", ";", "case", "k_CoprocOption", ":", "OS", "<<", "", "<<", "CoprocOption", ".", "Val", "<<", "", ";", "break", ";", "case", "k_MSRMask", ":", "OS", "<<", "", "<<", "getMSRMask", "(", ")", "<<", "", ";", "break", ";", "case", "k_Immediate", ":", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "k_MemBarrierOpt", ":", "OS", "<<", "", "<<", "MemBOptToString", "(", "getMemBarrierOpt", "(", ")", ")", "<<", "", ";", "break", ";", "case", "k_InstSyncBarrierOpt", ":", "OS", "<<", "", "<<", "InstSyncBOptToString", "(", "getInstSyncBarrierOpt", "(", ")", ")", "<<", "", ";", "break", ";", "case", "k_Memory", ":", "OS", "<<", "", "<<", "", "<<", "Memory", ".", "BaseRegNum", ";", "OS", "<<", "", ";", "break", ";", "case", "k_PostIndexRegister", ":", "OS", "<<", "", "<<", "(", "PostIdxReg", ".", "isAdd", "?", "", ":", "", ")", "<<", "PostIdxReg", ".", "RegNum", ";", "if", "(", "PostIdxReg", ".", "ShiftTy", "!=", "", ")", "OS", "<<", "", "(", "PostIdxReg", ".", "ShiftTy", ")", "<<", "", "<<", "PostIdxReg", ".", "ShiftImm", ";", "OS", "<<", "", ";", "break", ";", "case", "k_ProcIFlags", ":", "{", "OS", "<<", "", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "OS", "<<", "", "(", "", "<<", "i", ")", ";", "OS", "<<", "", ";", "break", ";", "}", "case", "k_Register", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "k_ShifterImmediate", ":", "OS", "<<", "", "<<", "(", "ShifterImm", ".", "isASR", "?", "", ":", "", ")", "<<", "", "<<", "ShifterImm", ".", "Imm", "<<", "", ";", "break", ";", "case", "k_ShiftedRegister", ":", "OS", "<<", "", "<<", "RegShiftedReg", ".", "SrcReg", "<<", "", "<<", "", "(", "RegShiftedReg", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedReg", ".", "ShiftReg", "<<", "", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "OS", "<<", "", "<<", "RegShiftedImm", ".", "SrcReg", "<<", "", "<<", "", "(", "RegShiftedImm", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedImm", ".", "ShiftImm", "<<", "", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser (2)1", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62657, "Length": 318, "Cover_Rate": 0.45689655172413796} {"Template_token": ["", "HandlerDataLoc", "=", "SMLoc", "(", ")", ";", "FPReg", "=", "-", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "resetUnwindDirectiveParserState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62659, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "void", "resetUnwindDirectiveParserState", "(", ")", "{", "FnStartLoc", "=", "SMLoc", "(", ")", ";", "CantUnwindLoc", "=", "SMLoc", "(", ")", ";", "PersonalityLoc", "=", "SMLoc", "(", ")", ";", "HandlerDataLoc", "=", "SMLoc", "(", ")", ";"], "ground_truth": ["FPReg", "=", "-", "", ";"], "File": "ARMAsmParser (2)1", "Func": "resetUnwindDirectiveParserState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62660, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "SMLoc", "ImmLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftExpr", "=", "", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "<", "", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "if", "(", "Imm", "==", "", ")", "ShiftTy", "=", "", ";", "}", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{"], "ground_truth": ["SMLoc", "L", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62661, "Length": 177, "Cover_Rate": 0.30675909878682844} {"Template_token": ["", "unsigned", "Rn", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "hasWritebackToken", "=", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isToken", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getToken", "(", ")", "==", "", ")", ";", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "Rn", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "+", "hasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "!", "listContainsBase", "&&", "!", "hasWritebackToken", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "listContainsBase", "&&", "hasWritebackToken", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "listContainsReg", "(", "Inst", ",", "", ",", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "Operands", ".", "size", "(", ")", "==", "", "&&", "(", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "&&", "(", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", ")", "{", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "!", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "{", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "validateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62662, "Length": 475, "Cover_Rate": 0.4163014899211218} {"Template_token": ["", "case", "", ":", "{", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rt2", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "!=", "Rt", "+", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "lsb", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "widthm1", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "widthm1", ">=", "", "-", "lsb", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "{", "unsigned", "Rn", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "hasWritebackToken", "=", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isToken", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getToken", "(", ")", "==", "", ")", ";", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "Rn", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "+", "hasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "!", "listContainsBase", "&&", "!", "hasWritebackToken", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "listContainsBase", "&&", "hasWritebackToken", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "listContainsReg", "(", "Inst", ",", "", ",", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "Operands", ".", "size", "(", ")", "==", "", "&&", "(", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "&&", "(", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", ")", "{", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "bool", "listContainsBase", ";"], "ground_truth": ["if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "validateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62663, "Length": 509, "Cover_Rate": 0.44609991235758106} {"Template_token": ["", "Operand", "*", "Op", "=", "static_cast", "<", "Operand", "*", ">", "(", "AsmOp", ")", ";", "if", "(", "Kind", "==", "MCK__35_0", "&&", "Op", "->", "isImm", "(", ")", ")", "{", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", "->", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "Match_InvalidOperand", ";", "if", "(", "CE", "->", "getValue", "(", ")", "==", "", ")", "return", "Match_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "validateTargetOperandClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62664, "Length": 65, "Cover_Rate": 0.7926829268292683} {"Template_token": ["", "unsigned", "AsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "*", "AsmOp", ",", "unsigned", "Kind", ")", "{", "Operand", "*", "Op", "=", "static_cast", "<", "Operand", "*", ">", "(", "AsmOp", ")", ";", "if", "(", "Kind", "==", "MCK__35_0", "&&", "Op", "->", "isImm", "(", ")", ")", "{", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", "->", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "Match_InvalidOperand", ";", "if", "(", "CE", "->", "getValue", "(", ")", "==", "", ")", "return", "Match_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "validateTargetOperandClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62665, "Length": 78, "Cover_Rate": 0.9512195121951219} {"Template_token": ["", "Val", "=", "", "(", "AddSub", ",", "Val", ",", "", ")", ";", "}", "else", "{", "Val", "=", "", "(", "Memory", ".", "isNegative", "?", "", ":", "", ",", "Memory", ".", "ShiftImm", ",", "Memory", ".", "ShiftType", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAddrMode2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62666, "Length": 64, "Cover_Rate": 0.35555555555555557} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "return", ";", "}", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "if", "(", "!", "Memory", ".", "OffsetRegNum", ")", "{", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ")", ";", "}", "else", "{", "Val", "=", "", "(", "Memory", ".", "isNegative", "?", "", ":", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addAddrMode3Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62667, "Length": 121, "Cover_Rate": 0.555045871559633} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "return", ";", "}", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "if", "(", "!", "Memory", ".", "OffsetRegNum", ")", "{", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ")", ";", "}", "else", "{"], "ground_truth": ["Val", "=", "", "(", "Memory", ".", "isNegative", "?", "", ":", "", ",", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAddrMode3Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62668, "Length": 134, "Cover_Rate": 0.6146788990825688} {"Template_token": ["", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAddrMode5FP16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62669, "Length": 53, "Cover_Rate": 0.32919254658385094} {"Template_token": ["", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ":", "", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAddrMode5Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62670, "Length": 83, "Cover_Rate": 0.515527950310559} {"Template_token": ["", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAddrMode5Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62671, "Length": 53, "Cover_Rate": 0.32919254658385094} {"Template_token": ["", "if", "(", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "return", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addAdrLabelOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62672, "Length": 68, "Cover_Rate": 0.6938775510204082} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAdrLabelOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62673, "Length": 36, "Cover_Rate": 0.3673469387755102} {"Template_token": ["", "void", "addAlignedMemory16Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addAlignedMemoryOperands", "(", "Inst", ",", "N", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemory16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62674, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "void", "addAlignedMemory32Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addAlignedMemoryOperands", "(", "Inst", ",", "N", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemory32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62677, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "void", "addAlignedMemory64Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addAlignedMemoryOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemory64Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62678, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "void", "addAlignedMemory64Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addAlignedMemoryOperands", "(", "Inst", ",", "N", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemory64Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62679, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "void", "addAlignedMemory64or128Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addAlignedMemoryOperands", "(", "Inst", ",", "N", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemory64or128Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62680, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "void", "addAlignedMemory64or128Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addAlignedMemoryOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemory64or128Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62681, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "addAlignedMemoryOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemoryNoneOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62685, "Length": 8, "Cover_Rate": 0.4} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Memory", ".", "Alignment", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemoryOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62686, "Length": 29, "Cover_Rate": 0.58} {"Template_token": ["", "void", "addAlignedMemoryOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemoryOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62687, "Length": 35, "Cover_Rate": 0.7} {"Template_token": ["", "void", "addAM2OffsetImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "CE", "&&", "", ")", ";", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "", ";"], "ground_truth": ["if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";"], "File": "ARMAsmParser (2)2", "Func": "addAM2OffsetImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62688, "Length": 93, "Cover_Rate": 0.6690647482014388} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "CE", "&&", "", ")", ";", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ",", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAM2OffsetImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62689, "Length": 95, "Cover_Rate": 0.6834532374100719} {"Template_token": ["", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAM3OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62690, "Length": 62, "Cover_Rate": 0.32978723404255317} {"Template_token": ["", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addARMBranchTargetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62691, "Length": 10, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addARMBranchTargetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62692, "Length": 10, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "(", "getBankedReg", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addBankedRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62693, "Length": 18, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "unsigned", "width", "=", "Bitfield", ".", "Width", ";", "uint32_t", "Mask", "=", "~", "(", "(", "(", "uint32_t", ")", "", ">>", "lsb", ")", "<<", "(", "", "-", "width", ")", ">>", "(", "", "-", "(", "lsb", "+", "width", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Mask", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addBitfieldOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62695, "Length": 51, "Cover_Rate": 0.6455696202531646} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "unsigned", "lsb", "=", "Bitfield", ".", "LSB", ";", "unsigned", "width", "=", "Bitfield", ".", "Width", ";", "uint32_t", "Mask", "=", "~", "(", "(", "(", "uint32_t", ")", "", ">>", "lsb", ")", "<<", "(", "", "-", "width", ")", ">>", "(", "", "-", "(", "lsb", "+", "width", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Mask", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addBitfieldOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62696, "Length": 67, "Cover_Rate": 0.8481012658227848} {"Template_token": ["", "void", "addCCOutOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addCCOutOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62697, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "CE", "->", "getValue", "(", ")", "-", "", ")", "/", "", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addComplexRotationOddOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62700, "Length": 46, "Cover_Rate": 0.7796610169491526} {"Template_token": ["", "void", "addComplexRotationOddOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "CE", "->", "getValue", "(", ")", "-", "", ")", "/", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addComplexRotationOddOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62701, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "RegNum", "=", "getCondCode", "(", ")", "==", "", "?", "", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addCondCodeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62702, "Length": 26, "Cover_Rate": 0.38235294117647056} {"Template_token": ["", "void", "addCondCodeOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "(", "getCondCode", "(", ")", ")", ")", ")", ";", "unsigned", "RegNum", "=", "getCondCode", "(", ")", "==", "", "?", "", ":", "", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addCondCodeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62703, "Length": 63, "Cover_Rate": 0.9264705882352942} {"Template_token": ["", "void", "addConstPoolAsmImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addConstPoolAsmImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62704, "Length": 21, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getCoproc", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addCoprocNumOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62705, "Length": 24, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getCoproc", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addCoprocNumOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62706, "Length": 15, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CoprocOption", ".", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addCoprocOptionOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62707, "Length": 24, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CoprocOption", ".", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addCoprocOptionOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62708, "Length": 23, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getCoproc", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addCoprocRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62710, "Length": 15, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "void", "addDupAlignedMemory16Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addAlignedMemoryOperands", "(", "Inst", ",", "N", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addDupAlignedMemory16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62711, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "addAlignedMemoryOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addDupAlignedMemory32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62713, "Length": 8, "Cover_Rate": 0.4} {"Template_token": ["", "void", "addDupAlignedMemory32Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addAlignedMemoryOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addDupAlignedMemory32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62714, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "void", "addDupAlignedMemory64or128Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addAlignedMemoryOperands", "(", "Inst", ",", "N", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addDupAlignedMemory64or128Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62717, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "addAlignedMemoryOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addDupAlignedMemoryNoneOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62720, "Length": 8, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "else", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Expr", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62721, "Length": 63, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{"], "ground_truth": ["if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62722, "Length": 31, "Cover_Rate": 0.4025974025974026} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addFBits16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62723, "Length": 34, "Cover_Rate": 0.6181818181818182} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addFBits32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62724, "Length": 19, "Cover_Rate": 0.34545454545454546} {"Template_token": ["", "void", "addFBits32Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addFBits32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62725, "Length": 55, "Cover_Rate": 1.0} {"Template_token": ["", "int", "Val", "=", "", "(", "APInt", "(", "", ",", "CE", "->", "getValue", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addFPImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62726, "Length": 30, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "/", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addImm0_1020s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62727, "Length": 34, "Cover_Rate": 0.6181818181818182} {"Template_token": ["", "void", "addImm0_1020s4Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "/", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addImm0_1020s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62728, "Length": 55, "Cover_Rate": 1.0} {"Template_token": ["", "void", "addImm0_4095NegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addImm0_4095NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62729, "Length": 36, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "-", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addImm0_4095NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62730, "Length": 32, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "void", "addImm0_508s4NegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addImm0_508s4NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62731, "Length": 36, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "void", "addImm0_508s4NegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addImm0_508s4NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62732, "Length": 21, "Cover_Rate": 0.3620689655172414} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "/", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addImm0_508s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62733, "Length": 19, "Cover_Rate": 0.34545454545454546} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "/", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addImm0_508s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62734, "Length": 34, "Cover_Rate": 0.6181818181818182} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "-", "", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addImm1_16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62735, "Length": 42, "Cover_Rate": 0.7636363636363637} {"Template_token": ["", "void", "addImm1_16Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "-", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addImm1_16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62736, "Length": 55, "Cover_Rate": 1.0} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "-", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addImm1_32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62737, "Length": 19, "Cover_Rate": 0.34545454545454546} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "-", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addImm1_32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62738, "Length": 19, "Cover_Rate": 0.34545454545454546} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addImm8s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62739, "Length": 32, "Cover_Rate": 0.6037735849056604} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addImm8s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62740, "Length": 32, "Cover_Rate": 0.6037735849056604} {"Template_token": ["", "void", "addImmThumbSROperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Imm", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addImmThumbSROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62741, "Length": 45, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "Imm", "==", "", "?", "", ":", "Imm", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addImmThumbSROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62742, "Length": 45, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "(", "getInstSyncBarrierOpt", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addInstSyncBarrierOptOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62743, "Length": 18, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "(", "getCondCode", "(", ")", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addITCondCodeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62745, "Length": 26, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "(", "getCondCode", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addITCondCodeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62746, "Length": 27, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "void", "addITMaskOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addITMaskOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62747, "Length": 21, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "void", "addMemBarrierOptOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "(", "getMemBarrierOpt", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addMemBarrierOptOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62749, "Length": 39, "Cover_Rate": 1.0} {"Template_token": ["", "void", "addMemImm0_1020s4OffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addMemImm0_1020s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62750, "Length": 67, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addMemImm0_1020s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62751, "Length": 55, "Cover_Rate": 0.8208955223880597} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addMemImm12OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62752, "Length": 44, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addMemImm8OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62753, "Length": 27, "Cover_Rate": 0.4153846153846154} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemImm8OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62754, "Length": 40, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemImm8s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62755, "Length": 43, "Cover_Rate": 0.42574257425742573} {"Template_token": ["", "}", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addMemImm8s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62756, "Length": 45, "Cover_Rate": 0.44554455445544555} {"Template_token": ["", "void", "addMemNoOffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemNoOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62757, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "void", "addMemNoOffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemNoOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62758, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "void", "addMemPCRelImm12Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemPCRelImm12Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62759, "Length": 21, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "int32_t", "Imm", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addMemPCRelImm12Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62760, "Length": 33, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addMemRegOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62761, "Length": 41, "Cover_Rate": 0.45555555555555555} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["unsigned", "Val", "=", "", "(", "Memory", ".", "isNegative", "?", "", ":", "", ",", "Memory", ".", "ShiftImm", ",", "Memory", ".", "ShiftType", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemRegOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62762, "Length": 31, "Cover_Rate": 0.34444444444444444} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemTBBOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62763, "Length": 37, "Cover_Rate": 0.74} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addMemTBHOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62764, "Length": 29, "Cover_Rate": 0.58} {"Template_token": ["", "void", "addMemTBHOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemTBHOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62765, "Length": 21, "Cover_Rate": 0.42} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemThumbRIs1Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62766, "Length": 26, "Cover_Rate": 0.3880597014925373} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "(", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemThumbRIs1Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62767, "Length": 45, "Cover_Rate": 0.6716417910447762} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "(", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemThumbRIs2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62768, "Length": 56, "Cover_Rate": 0.8115942028985508} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "(", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemThumbRIs4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62769, "Length": 56, "Cover_Rate": 0.8115942028985508} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "(", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addMemThumbRIs4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62770, "Length": 48, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addMemThumbRROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62771, "Length": 38, "Cover_Rate": 0.76} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addMemThumbRROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62772, "Length": 29, "Cover_Rate": 0.58} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "(", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ")", ":", "", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemThumbSPIOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62773, "Length": 30, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "void", "addMemThumbSPIOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "(", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addMemThumbSPIOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62774, "Length": 69, "Cover_Rate": 1.0} {"Template_token": ["", "return", ";", "}", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemUImm12OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62775, "Length": 46, "Cover_Rate": 0.4791666666666667} {"Template_token": ["", "}", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemUImm12OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62776, "Length": 44, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "uint32_t", "Enc", "=", "", "(", "-", "CE", "->", "getValue", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Enc", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addModImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62777, "Length": 50, "Cover_Rate": 0.78125} {"Template_token": ["", "uint32_t", "Enc", "=", "", "(", "-", "CE", "->", "getValue", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Enc", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addModImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62778, "Length": 25, "Cover_Rate": 0.390625} {"Template_token": ["", "void", "addModImmNotOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addModImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62779, "Length": 21, "Cover_Rate": 0.328125} {"Template_token": ["", "uint32_t", "Enc", "=", "", "(", "~", "CE", "->", "getValue", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Enc", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addModImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62780, "Length": 25, "Cover_Rate": 0.390625} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "if", "(", "isImm", "(", ")", ")", "return", "addImmOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ModImm", ".", "Bits", "|", "(", "ModImm", ".", "Rot", "<<", "", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addModImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62781, "Length": 45, "Cover_Rate": 0.7758620689655172} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["if", "(", "isImm", "(", ")", ")", "return", "addImmOperands", "(", "Inst", ",", "N", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addModImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62782, "Length": 23, "Cover_Rate": 0.39655172413793105} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "(", "getMSRMask", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addMSRMaskOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62783, "Length": 18, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "(", "getMSRMask", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addMSRMaskOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62784, "Length": 18, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "Value", "=", "", "(", "~", "Value", "&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONi16splatNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62785, "Length": 22, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "Value", "=", "", "(", "~", "Value", "&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONi16splatNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62786, "Length": 22, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "void", "addNEONi16splatOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "Value", "=", "", "(", "Value", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONi16splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62787, "Length": 64, "Cover_Rate": 0.9552238805970149} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONi32splatNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62788, "Length": 24, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "Value", "=", "", "(", "Value", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONi32splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62789, "Length": 43, "Cover_Rate": 0.6417910447761194} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONi32splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62790, "Length": 33, "Cover_Rate": 0.4925373134328358} {"Template_token": ["", "if", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ")", ";"], "ground_truth": ["else", "if", "(", "Value", ">", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONi32vmovNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62791, "Length": 61, "Cover_Rate": 0.44525547445255476} {"Template_token": ["", "unsigned", "Value", "=", "~", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Value", ">", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Value", ">", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addNEONi32vmovNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62792, "Length": 101, "Cover_Rate": 0.7372262773722628} {"Template_token": ["", "if", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ")", ";"], "ground_truth": ["else", "if", "(", "Value", ">", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONi32vmovOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62793, "Length": 61, "Cover_Rate": 0.4485294117647059} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Value", ">", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Value", ">", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addNEONi32vmovOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62794, "Length": 124, "Cover_Rate": 0.9117647058823529} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ",", "Value", ">>=", "", ")", "{", "Imm", "|=", "(", "Value", "&", "", ")", "<<", "i", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", "|", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addNEONi64splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62795, "Length": 45, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "unsigned", "Imm", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ",", "Value", ">>=", "", ")", "{", "Imm", "|=", "(", "Value", "&", "", ")", "<<", "i", ";", "}"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", "|", "", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONi64splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62796, "Length": 49, "Cover_Rate": 0.5157894736842106} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "|", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addNEONi8splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62797, "Length": 43, "Cover_Rate": 0.7818181818181819} {"Template_token": ["", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";", "unsigned", "B", "=", "(", "(", "~", "Value", ")", "&", "", ")", ";", "B", "|=", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "B", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addNEONinvByteReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62798, "Length": 62, "Cover_Rate": 0.6078431372549019} {"Template_token": ["", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";"], "ground_truth": ["unsigned", "B", "=", "(", "(", "~", "Value", ")", "&", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONinvByteReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62799, "Length": 36, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";", "unsigned", "B", "=", "Value", "&", "", ";"], "ground_truth": ["B", "|=", "", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONvmovByteReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62800, "Length": 35, "Cover_Rate": 0.36082474226804123} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";", "unsigned", "B", "=", "Value", "&", "", ";", "B", "|=", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "B", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addNEONvmovByteReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62801, "Length": 72, "Cover_Rate": 0.7422680412371134} {"Template_token": ["", "void", "addPKHASRImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "==", "", "?", "", ":", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addPKHASRImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62802, "Length": 64, "Cover_Rate": 1.0} {"Template_token": ["", "void", "addPKHASRImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addPKHASRImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62803, "Length": 21, "Cover_Rate": 0.328125} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "CE", "&&", "", ")", ";", "int", "Imm", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["bool", "isAdd", "=", "Imm", ">=", "", ";"], "File": "ARMAsmParser (2)2", "Func": "addPostIdxImm8Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62804, "Length": 38, "Cover_Rate": 0.34234234234234234} {"Template_token": ["", "if", "(", "Imm", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Imm", "=", "", ";"], "ground_truth": ["Imm", "=", "(", "(", "Imm", "<", "", "?", "-", "Imm", ":", "Imm", ")", "/", "", ")", "|", "(", "int", ")", "isAdd", "<<", "", ";"], "File": "ARMAsmParser (2)2", "Func": "addPostIdxImm8s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62805, "Length": 43, "Cover_Rate": 0.3739130434782609} {"Template_token": ["", "void", "addPostIdxRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "PostIdxReg", ".", "RegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "PostIdxReg", ".", "isAdd", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addPostIdxRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62806, "Length": 50, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "PostIdxReg", ".", "RegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addPostIdxRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62807, "Length": 23, "Cover_Rate": 0.46} {"Template_token": ["", "unsigned", "Imm", "=", "", "(", "opc", ",", "PostIdxReg", ".", "ShiftImm", ",", "PostIdxReg", ".", "ShiftTy", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addPostIdxRegShiftedOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62808, "Length": 28, "Cover_Rate": 0.3373493975903614} {"Template_token": ["", "unsigned", "Imm", "=", "", "(", "opc", ",", "PostIdxReg", ".", "ShiftImm", ",", "PostIdxReg", ".", "ShiftTy", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addPostIdxRegShiftedOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62809, "Length": 28, "Cover_Rate": 0.3373493975903614} {"Template_token": ["", "void", "addProcIFlagsOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "(", "getProcIFlags", "(", ")", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addProcIFlagsOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62811, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "*", "I", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addRegListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62812, "Length": 57, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "*", "I", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addRegListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62813, "Length": 66, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "void", "addRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62814, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62815, "Length": 24, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegShiftedImm", ".", "SrcReg", ")", ")", ";"], "ground_truth": ["unsigned", "Imm", "=", "(", "RegShiftedImm", ".", "ShiftImm", "==", "", "?", "", ":", "RegShiftedImm", ".", "ShiftImm", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addRegShiftedImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62816, "Length": 31, "Cover_Rate": 0.37349397590361444} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "assert", "(", "isRegShiftedReg", "(", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegShiftedReg", ".", "SrcReg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegShiftedReg", ".", "ShiftReg", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "(", "RegShiftedReg", ".", "ShiftTy", ",", "RegShiftedReg", ".", "ShiftImm", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addRegShiftedRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62817, "Length": 67, "Cover_Rate": 0.8170731707317073} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "assert", "(", "isRegShiftedReg", "(", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegShiftedReg", ".", "SrcReg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegShiftedReg", ".", "ShiftReg", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "(", "RegShiftedReg", ".", "ShiftTy", ",", "RegShiftedReg", ".", "ShiftImm", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addRegShiftedRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62818, "Length": 67, "Cover_Rate": 0.8170731707317073} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "RotImm", ".", "Imm", ">>", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addRotImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62819, "Length": 26, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "RotImm", ".", "Imm", ">>", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addRotImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62820, "Length": 17, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "ShifterImm", ".", "isASR", "<<", "", ")", "|", "ShifterImm", ".", "Imm", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addShifterImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62821, "Length": 31, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "ShifterImm", ".", "isASR", "<<", "", ")", "|", "ShifterImm", ".", "Imm", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addShifterImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62822, "Length": 31, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addT2MemRegOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62823, "Length": 28, "Cover_Rate": 0.4375} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Memory", ".", "ShiftImm", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addT2MemRegOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62824, "Length": 29, "Cover_Rate": 0.453125} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "-", "(", "uint32_t", ")", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addT2SOImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62825, "Length": 35, "Cover_Rate": 0.6140350877192983} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "-", "(", "uint32_t", ")", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addT2SOImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62826, "Length": 45, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "~", "(", "uint32_t", ")", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addT2SOImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62827, "Length": 21, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "~", "(", "uint32_t", ")", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addT2SOImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62828, "Length": 45, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "void", "addThumbBranchTargetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addThumbBranchTargetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62829, "Length": 21, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addThumbBranchTargetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62830, "Length": 19, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "return", ";", "}", "assert", "(", "isMem", "(", ")", "&&", "", ")", ";", "assert", "(", "isa", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addThumbMemPCOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62831, "Length": 46, "Cover_Rate": 0.3129251700680272} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "CE", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "return", ";", "}", "const", "MCSymbolRefExpr", "*", "SR", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ";", "assert", "(", "SR", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "SR", ")", ")", ";", "return", ";", "}"], "ground_truth": ["assert", "(", "isMem", "(", ")", "&&", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addThumbMemPCOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62832, "Length": 85, "Cover_Rate": 0.5782312925170068} {"Template_token": ["", "void", "addThumbModImmNeg1_7Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["uint32_t", "Val", "=", "-", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addThumbModImmNeg1_7Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62833, "Length": 46, "Cover_Rate": 0.7796610169491526} {"Template_token": ["", "void", "addThumbModImmNeg8_255Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["uint32_t", "Val", "=", "-", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addThumbModImmNeg8_255Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62834, "Length": 46, "Cover_Rate": 0.7796610169491526} {"Template_token": ["", "}", "const", "MCSymbolRefExpr", "*", "SR", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ";", "assert", "(", "SR", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "SR", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addUnsignedOffset_b8s2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62835, "Length": 36, "Cover_Rate": 0.4186046511627907} {"Template_token": ["", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ">>", "", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMAsmParser (2)2", "Func": "addUnsignedOffset_b8s2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62836, "Length": 38, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "VectorList", ".", "RegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "VectorList", ".", "LaneIndex", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addVecListIndexedOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62837, "Length": 38, "Cover_Rate": 0.76} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addVecListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62838, "Length": 15, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addVecListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62839, "Length": 24, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "void", "addVectorIndex16Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getVectorIndex", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addVectorIndex16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62840, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getVectorIndex", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addVectorIndex32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62841, "Length": 23, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getVectorIndex", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addVectorIndex32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62842, "Length": 23, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getVectorIndex", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addVectorIndex64Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62843, "Length": 15, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getVectorIndex", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addVectorIndex64Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62844, "Length": 15, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getVectorIndex", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addVectorIndex8Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62846, "Length": 15, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "AsmParser", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCAsmParser", "&", "Parser", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", "Options", ",", "STI", ",", "MII", ")", ",", "UC", "(", "Parser", ")", "{", "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";"], "ground_truth": ["MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62847, "Length": 53, "Cover_Rate": 0.5888888888888889} {"Template_token": ["", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "if", "(", "AddBuildAttributes", ")", "getTargetStreamer", "(", ")", ".", "emitTargetAttributes", "(", "STI", ")", ";", "ITState", ".", "CurPosition", "=", "~", "", ";"], "ground_truth": ["NextSymbolIsThumb", "=", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62848, "Length": 36, "Cover_Rate": 0.4} {"Template_token": ["", "static", "bool", "checkLowRegisterList", "(", "const", "MCInst", "&", "Inst", ",", "unsigned", "OpNo", ",", "unsigned", "Reg", ",", "unsigned", "HiReg", ",", "bool", "&", "containsReg", ")", "{", "containsReg", "=", "false", ";", "for", "(", "unsigned", "i", "=", "OpNo", ";", "i", "<", "Inst", ".", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "unsigned", "OpReg", "=", "Inst", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "OpReg", "==", "Reg", ")", "containsReg", "=", "true", ";"], "ground_truth": ["if", "(", "!", "isLowRegister", "(", "OpReg", ")", "&&", "(", "!", "HiReg", "||", "OpReg", "!=", "HiReg", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "checkLowRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62849, "Length": 90, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "if", "(", "Opc", "==", "", "&&", "!", "hasV6MOps", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresThumb2", ";", "else", "if", "(", "Opc", "==", "", "&&", "!", "hasV6Ops", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresV6", ";", "}", "if", "(", "Opc", "==", "", "&&", "!", "hasV8Ops", "(", ")", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "Match_RequiresV8", ";"], "ground_truth": ["if", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "||", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "return", "Match_RequiresV8", ";"], "File": "ARMAsmParser (2)2", "Func": "checkTargetMatchPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62850, "Length": 175, "Cover_Rate": 0.31992687385740404} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_BankedReg", ")", ";", "Op", "->", "BankedReg", ".", "Val", "=", "Reg", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "S", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62851, "Length": 31, "Cover_Rate": 0.6078431372549019} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateBitfield", "(", "unsigned", "LSB", ",", "unsigned", "Width", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_BitfieldDescriptor", ")", ";", "Op", "->", "Bitfield", ".", "LSB", "=", "LSB", ";", "Op", "->", "Bitfield", ".", "Width", "=", "Width", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62852, "Length": 64, "Cover_Rate": 0.9846153846153847} {"Template_token": ["", "Op", "->", "Bitfield", ".", "Width", "=", "Width", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "CreateBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62853, "Length": 24, "Cover_Rate": 0.36923076923076925} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_CCOut", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "CreateCCOut", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62854, "Length": 35, "Cover_Rate": 0.6862745098039216} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_CCOut", ")", ";"], "ground_truth": ["Op", "->", "Reg", ".", "RegNum", "=", "RegNum", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateCCOut", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62855, "Length": 19, "Cover_Rate": 0.37254901960784315} {"Template_token": ["", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "CreateCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62856, "Length": 16, "Cover_Rate": 0.3018867924528302} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_ConstantPoolImmediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "CreateConstantPoolImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62857, "Length": 35, "Cover_Rate": 0.625} {"Template_token": ["", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "CreateCoprocNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62858, "Length": 16, "Cover_Rate": 0.3137254901960784} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateCoprocOption", "(", "unsigned", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{"], "ground_truth": ["auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_CoprocOption", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateCoprocOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62859, "Length": 30, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "Op", "->", "Cop", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateCoprocOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62860, "Length": 23, "Cover_Rate": 0.42592592592592593} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateImm", "(", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_Immediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62861, "Length": 52, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "Op", "->", "ISBOpt", ".", "Val", "=", "Opt", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "CreateInstSyncBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62862, "Length": 24, "Cover_Rate": 0.4528301886792453} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateITMask", "(", "unsigned", "Mask", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_ITCondMask", ")", ";", "Op", "->", "ITMask", ".", "Mask", "=", "Mask", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62863, "Length": 50, "Cover_Rate": 0.9803921568627451} {"Template_token": ["", "Op", "->", "Memory", ".", "BaseRegNum", "=", "BaseRegNum", ";", "Op", "->", "Memory", ".", "OffsetImm", "=", "OffsetImm", ";", "Op", "->", "Memory", ".", "OffsetRegNum", "=", "OffsetRegNum", ";", "Op", "->", "Memory", ".", "ShiftType", "=", "ShiftType", ";", "Op", "->", "Memory", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "Memory", ".", "Alignment", "=", "Alignment", ";", "Op", "->", "Memory", ".", "isNegative", "=", "isNegative", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "Op", "->", "AlignmentLoc", "=", "AlignmentLoc", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62864, "Length": 78, "Cover_Rate": 0.5693430656934306} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateMemBarrierOpt", "(", "", "Opt", ",", "SMLoc", "S", ")", "{"], "ground_truth": ["auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_MemBarrierOpt", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateMemBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62865, "Length": 27, "Cover_Rate": 0.5094339622641509} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_MemBarrierOpt", ")", ";", "Op", "->", "MBOpt", ".", "Val", "=", "Opt", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateMemBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62866, "Length": 34, "Cover_Rate": 0.6415094339622641} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateModImm", "(", "unsigned", "Bits", ",", "unsigned", "Rot", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_ModifiedImmediate", ")", ";"], "ground_truth": ["Op", "->", "ModImm", ".", "Bits", "=", "Bits", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62867, "Length": 41, "Cover_Rate": 0.6307692307692307} {"Template_token": ["", "Op", "->", "ModImm", ".", "Rot", "=", "Rot", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62868, "Length": 20, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateMSRMask", "(", "unsigned", "MMask", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_MSRMask", ")", ";", "Op", "->", "MMask", ".", "Val", "=", "MMask", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "S", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62869, "Length": 47, "Cover_Rate": 0.9215686274509803} {"Template_token": ["", "Op", "->", "PostIdxReg", ".", "isAdd", "=", "isAdd", ";", "Op", "->", "PostIdxReg", ".", "ShiftTy", "=", "ShiftTy", ";", "Op", "->", "PostIdxReg", ".", "ShiftImm", "=", "ShiftImm", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "ARMAsmParser (2)2", "Func": "CreatePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62870, "Length": 30, "Cover_Rate": 0.33707865168539325} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_ProcIFlags", ")", ";", "Op", "->", "IFlags", ".", "Val", "=", "IFlags", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "S", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62871, "Length": 31, "Cover_Rate": 0.5849056603773585} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_ProcIFlags", ")", ";", "Op", "->", "IFlags", ".", "Val", "=", "IFlags", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "CreateProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62872, "Length": 35, "Cover_Rate": 0.660377358490566} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_Register", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62873, "Length": 34, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "Kind", ")", ";", "for", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "::", "const_iterator", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Op", "->", "Registers", ".", "push_back", "(", "I", "->", "second", ")", ";", "Op", "->", "StartLoc", "=", "StartLoc", ";", "Op", "->", "EndLoc", "=", "EndLoc", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62874, "Length": 74, "Cover_Rate": 0.3978494623655914} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateRotImm", "(", "unsigned", "Imm", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{"], "ground_truth": ["auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_RotateImmediate", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62875, "Length": 30, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "Op", "->", "RotImm", ".", "Imm", "=", "Imm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62876, "Length": 23, "Cover_Rate": 0.42592592592592593} {"Template_token": ["", "Op", "->", "RegShiftedImm", ".", "SrcReg", "=", "SrcReg", ";", "Op", "->", "RegShiftedImm", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateShiftedImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62877, "Length": 28, "Cover_Rate": 0.358974358974359} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_ShiftedImmediate", ")", ";", "Op", "->", "RegShiftedImm", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "RegShiftedImm", ".", "SrcReg", "=", "SrcReg", ";"], "ground_truth": ["Op", "->", "RegShiftedImm", ".", "ShiftImm", "=", "ShiftImm", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateShiftedImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62878, "Length": 35, "Cover_Rate": 0.44871794871794873} {"Template_token": ["", "Op", "->", "RegShiftedReg", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "RegShiftedReg", ".", "SrcReg", "=", "SrcReg", ";", "Op", "->", "RegShiftedReg", ".", "ShiftReg", "=", "ShiftReg", ";", "Op", "->", "RegShiftedReg", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateShiftedRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62879, "Length": 47, "Cover_Rate": 0.5280898876404494} {"Template_token": ["", "Op", "->", "RegShiftedReg", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "RegShiftedReg", ".", "SrcReg", "=", "SrcReg", ";", "Op", "->", "RegShiftedReg", ".", "ShiftReg", "=", "ShiftReg", ";", "Op", "->", "RegShiftedReg", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateShiftedRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62880, "Length": 47, "Cover_Rate": 0.5280898876404494} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_ShifterImmediate", ")", ";", "Op", "->", "ShifterImm", ".", "isASR", "=", "isASR", ";", "Op", "->", "ShifterImm", ".", "Imm", "=", "Imm", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateShifterImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62881, "Length": 39, "Cover_Rate": 0.6} {"Template_token": ["", "Op", "->", "ShifterImm", ".", "Imm", "=", "Imm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "CreateShifterImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62882, "Length": 24, "Cover_Rate": 0.36923076923076925} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_Token", ")", ";", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62883, "Length": 50, "Cover_Rate": 0.746268656716418} {"Template_token": ["", "Op", "->", "VectorList", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62884, "Length": 36, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateVectorListAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62885, "Length": 23, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_VectorListIndexed", ")", ";", "Op", "->", "VectorList", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "VectorList", ".", "LaneIndex", "=", "Index", ";", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateVectorListIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62886, "Length": 55, "Cover_Rate": 0.632183908045977} {"Template_token": ["", "else", "MaskBit", "=", "(", "ITState", ".", "Mask", ">>", "(", "", "-", "ITState", ".", "CurPosition", ")", ")", "&", "", ";", "return", "MaskBit", "?", "ITState", ".", "Cond", ":", "", "(", "ITState", ".", "Cond", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "currentITCond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62887, "Length": 34, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "CondOp", "=", "", ";", "ImmOp", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CondOp", "=", "", ";", "ImmOp", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "inITBlock", "(", ")", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "}", "}", "else", "{", "unsigned", "Cond", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "CondOp", "]", ")", ".", "getCondCode", "(", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "Cond", "==", "", "?", "", ":", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "Cond", "==", "", "?", "", ":", "", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "cvtThumbBranches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62888, "Length": 165, "Cover_Rate": 0.4219948849104859} {"Template_token": ["", "unsigned", "RegOp", "=", "", ";"], "ground_truth": ["if", "(", "Operands", ".", "size", "(", ")", "==", "", "&&", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getReg", "(", ")", "==", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getReg", "(", ")", ")", "RegOp", "=", "", ";"], "File": "ARMAsmParser (2)2", "Func": "cvtThumbMultiply", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62889, "Length": 51, "Cover_Rate": 0.32903225806451614} {"Template_token": ["", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "RegOp", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "", ")", ")", ";", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "cvtThumbMultiply", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62890, "Length": 51, "Cover_Rate": 0.32903225806451614} {"Template_token": ["", "void", "discardImplicitITBlock", "(", ")", "{"], "ground_truth": ["assert", "(", "inImplicitITBlock", "(", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "discardImplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62891, "Length": 12, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "assert", "(", "ITState", ".", "CurPosition", "==", "", ")", ";"], "ground_truth": ["ITState", ".", "CurPosition", "=", "~", "", ";"], "File": "ARMAsmParser (2)2", "Func": "discardImplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62892, "Length": 16, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "assert", "(", "inImplicitITBlock", "(", ")", ")", ";", "assert", "(", "!", "isITBlockFull", "(", ")", ")", ";", "assert", "(", "Cond", "==", "ITState", ".", "Cond", "||", "Cond", "==", "", "(", "ITState", ".", "Cond", ")", ")", ";", "unsigned", "TZ", "=", "countTrailingZeros", "(", "ITState", ".", "Mask", ")", ";"], "ground_truth": ["unsigned", "NewMask", "=", "", ";"], "File": "ARMAsmParser (2)2", "Func": "extendImplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62895, "Length": 48, "Cover_Rate": 0.48} {"Template_token": ["", "if", "(", "WasThumb", "!=", "isThumb", "(", ")", ")", "{", "if", "(", "WasThumb", "&&", "hasThumb", "(", ")", ")", "{", "SwitchMode", "(", ")", ";", "}", "else", "if", "(", "!", "WasThumb", "&&", "has", "(", ")", ")", "{", "SwitchMode", "(", ")", ";", "}", "else", "{", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "isThumb", "(", ")", "?", "MCAF_Code16", ":", "MCAF_Code32", ")", ";", "Warning", "(", "Loc", ",", "Twine", "(", "", ")", "+", "(", "WasThumb", "?", "", ":", "", ")", "+", "", "+", "(", "!", "WasThumb", "?", "", ":", "", ")", "+", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "FixModeAfterArchChange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62897, "Length": 93, "Cover_Rate": 0.8773584905660378} {"Template_token": ["", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "isThumb", "(", ")", "?", "MCAF_Code16", ":", "MCAF_Code32", ")", ";", "Warning", "(", "Loc", ",", "Twine", "(", "", ")", "+", "(", "WasThumb", "?", "", ":", "", ")", "+", "", "+", "(", "!", "WasThumb", "?", "", ":", "", ")", "+", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "FixModeAfterArchChange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62898, "Length": 52, "Cover_Rate": 0.49056603773584906} {"Template_token": ["", "if", "(", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ")", "return", ";", "if", "(", "Operands", ".", "size", "(", ")", "<", "", ")", "return", ";", "Operand", "&", "Op2", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ";", "Operand", "&", "Op3", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ";", "if", "(", "!", "Op2", ".", "isReg", "(", ")", ")", "return", ";", "if", "(", "!", "Op3", ".", "isMem", "(", ")", ")", "return", ";", "const", "MCRegisterClass", "&", "GPR", "=", "MRI", "->", "getRegClass", "(", "", ")", ";"], "ground_truth": ["if", "(", "!", "GPR", ".", "contains", "(", "Op2", ".", "getReg", "(", ")", ")", ")", "return", ";"], "File": "ARMAsmParser (2)2", "Func": "fixupGNULDRDAlias", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62899, "Length": 108, "Cover_Rate": 0.45188284518828453} {"Template_token": ["", "assert", "(", "Kind", "==", "k_Memory", "&&", "", ")", ";"], "ground_truth": ["return", "AlignmentLoc", ";"], "File": "ARMAsmParser (2)2", "Func": "getAlignmentLoc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62901, "Length": 12, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "SMLoc", "getAlignmentLoc", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "Kind", "==", "k_Memory", "&&", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "getAlignmentLoc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62902, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "unsigned", "getBankedReg", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "Kind", "==", "k_BankedReg", "&&", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "getBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62903, "Length": 15, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "unsigned", "getBankedReg", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_BankedReg", "&&", "", ")", ";", "return", "BankedReg", ".", "Val", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "getBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62904, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCExpr", "*", "getConstantPoolImm", "(", ")", "const", "{", "assert", "(", "isConstantPoolImm", "(", ")", "&&", "", ")", ";"], "ground_truth": ["return", "Imm", ".", "Val", ";"], "File": "ARMAsmParser (2)2", "Func": "getConstantPoolImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62905, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "unsigned", "getITMaskEncoding", "(", ")", "{", "assert", "(", "inITBlock", "(", ")", ")", ";", "unsigned", "Mask", "=", "ITState", ".", "Mask", ";"], "ground_truth": ["unsigned", "TZ", "=", "countTrailingZeros", "(", "Mask", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "getITMaskEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62908, "Length": 27, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "void", "AsmParser", "::", "getMnemonicAcceptInfo", "(", "StringRef", "Mnemonic", ",", "StringRef", "FullInst", ",", "bool", "&", "CanAcceptCarrySet", ",", "bool", "&", "CanAcceptPredicationCode", ")", "{", "CanAcceptCarrySet", "=", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ";", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "(", "FullInst", ".", "startswith", "(", "", ")", "&&", "FullInst", ".", "endswith", "(", "", ")", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "{"], "ground_truth": ["CanAcceptPredicationCode", "=", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62909, "Length": 312, "Cover_Rate": 0.697986577181208} {"Template_token": ["", "void", "AsmParser", "::", "getMnemonicAcceptInfo", "(", "StringRef", "Mnemonic", ",", "StringRef", "FullInst", ",", "bool", "&", "CanAcceptCarrySet", ",", "bool", "&", "CanAcceptPredicationCode", ")", "{"], "ground_truth": ["CanAcceptCarrySet", "=", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62910, "Length": 139, "Cover_Rate": 0.31096196868008946} {"Template_token": ["", "bool", "has8MSecExt", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "has8MSecExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62913, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "has8MSecExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62914, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "return", "!", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "hasARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62915, "Length": 14, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "return", "!", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "hasARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62916, "Length": 14, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "bool", "hasD16", "(", ")", "const", "{"], "ground_truth": ["return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "ARMAsmParser (2)2", "Func": "hasD16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62918, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "hasDSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62919, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "bool", "hasRAS", "(", ")", "const", "{"], "ground_truth": ["return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "ARMAsmParser (2)2", "Func": "hasRAS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62920, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "hasThumb", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "hasThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62922, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "hasThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62923, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "bool", "hasThumb2", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "hasThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62924, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "bool", "hasV6MOps", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "hasV6MOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62926, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "hasV6MOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62927, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "bool", "hasV6Ops", "(", ")", "const", "{"], "ground_truth": ["return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "ARMAsmParser (2)2", "Func": "hasV6Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62928, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "hasV6T2Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62929, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "bool", "hasV6T2Ops", "(", ")", "const", "{"], "ground_truth": ["return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "ARMAsmParser (2)2", "Func": "hasV6T2Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62930, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "hasV7Ops", "(", ")", "const", "{"], "ground_truth": ["return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "ARMAsmParser (2)2", "Func": "hasV7Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62931, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "hasV7Ops", "(", ")", "const", "{"], "ground_truth": ["return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "ARMAsmParser (2)2", "Func": "hasV7Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62932, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "hasV8MBaseline", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62933, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "hasV8MMainline", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62934, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "bool", "hasV8Ops", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "hasV8Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62935, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "bool", "hasV8_1aOps", "(", ")", "const", "{"], "ground_truth": ["return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "ARMAsmParser (2)2", "Func": "hasV8_1aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62936, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "inExplicitITBlock", "(", ")", "{", "return", "inITBlock", "(", ")", "&&", "ITState", ".", "IsExplicit", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "inExplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62938, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "return", "inITBlock", "(", ")", "&&", "ITState", ".", "IsExplicit", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "inExplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62939, "Length": 10, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "inImplicitITBlock", "(", ")", "{", "return", "inITBlock", "(", ")", "&&", "!", "ITState", ".", "IsExplicit", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "inImplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62940, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "ITState", ".", "Cond", "=", "", "(", "ITState", ".", "Cond", ")", ";", "}", "else", "{"], "ground_truth": ["ITState", ".", "Mask", "^=", "", "<<", "(", "", "-", "ITState", ".", "CurPosition", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "invertCurrentITCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62942, "Length": 28, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "ITState", ".", "Cond", "=", "", "(", "ITState", ".", "Cond", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMAsmParser (2)2", "Func": "invertCurrentITCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62943, "Length": 14, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "isAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62944, "Length": 36, "Cover_Rate": 0.32432432432432434} {"Template_token": ["", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "(", "Val", "&", "", ")", "==", "", ")", ")", "||", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62945, "Length": 102, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "bool", "isAddrMode5", "(", ")", "const", "{", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "(", "Val", "&", "", ")", "==", "", ")", ")", "||", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62946, "Length": 108, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "(", "Val", "&", "", ")", "==", "", ")", ")", "||", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62947, "Length": 101, "Cover_Rate": 0.9351851851851852} {"Template_token": ["", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "isAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62948, "Length": 55, "Cover_Rate": 0.5092592592592593} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "", "(", "Value", ")", "!=", "-", "", "||", "", "(", "-", "Value", ")", "!=", "-", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isAdrLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62949, "Length": 52, "Cover_Rate": 0.5591397849462365} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "", "(", "Value", ")", "!=", "-", "", "||", "", "(", "-", "Value", ")", "!=", "-", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isAdrLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62950, "Length": 38, "Cover_Rate": 0.40860215053763443} {"Template_token": ["", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";"], "ground_truth": ["return", "isMemNoOffset", "(", "false", ",", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isAlignedMemory16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62951, "Length": 20, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "bool", "isAlignedMemory16", "(", ")", "const", "{", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isAlignedMemory16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62952, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isAlignedMemory32", "(", ")", "const", "{", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";"], "ground_truth": ["return", "isMemNoOffset", "(", "false", ",", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isAlignedMemory32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62953, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "return", "isMemNoOffset", "(", "false", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isAlignedMemory32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62954, "Length": 9, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";"], "ground_truth": ["return", "isMemNoOffset", "(", "false", ",", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isAlignedMemory64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62955, "Length": 20, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";"], "ground_truth": ["return", "isMemNoOffset", "(", "false", ",", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isAlignedMemory64or128or256", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62958, "Length": 20, "Cover_Rate": 0.39215686274509803} {"Template_token": ["", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";"], "ground_truth": ["return", "isMemNoOffset", "(", "false", ",", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isAlignedMemory64or128or256", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62959, "Length": 20, "Cover_Rate": 0.39215686274509803} {"Template_token": ["", "return", "isMemNoOffset", "(", "false", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isAlignedMemoryNone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62961, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "isAM2OffsetImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62962, "Length": 23, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "isAM2OffsetImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62963, "Length": 23, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62964, "Length": 34, "Cover_Rate": 0.3695652173913043} {"Template_token": ["", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "CE", "->", "getValue", "(", ")", "%", "", "==", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isARMBranchTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62966, "Length": 32, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "isBankedReg", "(", ")", "const", "{", "return", "Kind", "==", "k_BankedReg", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62967, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Kind", "==", "k_BankedReg", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62968, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Value", "%", "Angle", "==", "Remainder", "&&", "Value", "<=", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isComplexRotation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62969, "Length": 56, "Cover_Rate": 0.9032258064516129} {"Template_token": ["", "bool", "isConstantPoolImm", "(", ")", "const", "{", "return", "Kind", "==", "k_ConstantPoolImmediate", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isConstantPoolImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62970, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "(", "isConstantPoolImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isConstPoolAsmImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62973, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";"], "ground_truth": ["return", "isMemNoOffset", "(", "false", ",", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isDupAlignedMemory16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62974, "Length": 20, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";"], "ground_truth": ["return", "isMemNoOffset", "(", "false", ",", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isDupAlignedMemory16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62975, "Length": 20, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "return", "isMemNoOffset", "(", "false", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isDupAlignedMemory32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62977, "Length": 9, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "isMemNoOffset", "(", "false", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isDupAlignedMemory64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62978, "Length": 9, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";"], "ground_truth": ["return", "isMemNoOffset", "(", "false", ",", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isDupAlignedMemory64or128", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62979, "Length": 32, "Cover_Rate": 0.8205128205128205} {"Template_token": ["", "bool", "isDupAlignedMemory64or128", "(", ")", "const", "{", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";"], "ground_truth": ["return", "isMemNoOffset", "(", "false", ",", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isDupAlignedMemory64or128", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62980, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "bool", "isFBits16", "(", ")", "const", "{"], "ground_truth": ["return", "isImmediate", "<", "", ",", "", ">", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isFBits16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62984, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "bool", "isImm0_1020s4", "(", ")", "const", "{"], "ground_truth": ["return", "isImmediateS4", "<", "", ",", "", ">", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62987, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "return", "isImmediateS4", "<", "", ",", "", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62988, "Length": 11, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "bool", "isImm0_508s4", "(", ")", "const", "{"], "ground_truth": ["return", "isImmediateS4", "<", "", ",", "", ">", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isImm0_508s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62989, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "return", "isImmediateS4", "<", "", ",", "", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isImm0_508s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62990, "Length": 11, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "bool", "isImm1_32", "(", ")", "const", "{"], "ground_truth": ["return", "isImmediate", "<", "", ",", "", ">", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isImm1_32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62995, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "bool", "isImm1_32", "(", ")", "const", "{", "return", "isImmediate", "<", "", ",", "", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isImm1_32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62996, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isImm24bit", "(", ")", "const", "{", "return", "isImmediate", "<", "", ",", "", "+", "", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isImm24bit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62997, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isImm24bit", "(", ")", "const", "{", "return", "isImmediate", "<", "", ",", "", "+", "", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isImm24bit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 62998, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "isImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63003, "Length": 33, "Cover_Rate": 0.5689655172413793} {"Template_token": ["", "bool", "isImmediateS4", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "(", "Value", "&", "", ")", "==", "", ")", "&&", "Value", ">=", "N", "&&", "Value", "<=", "M", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isImmediateS4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63004, "Length": 68, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "(", "Value", "&", "", ")", "==", "", ")", "&&", "Value", ">=", "N", "&&", "Value", "<=", "M", ";"], "File": "ARMAsmParser (2)2", "Func": "isImmediateS4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63005, "Length": 51, "Cover_Rate": 0.75} {"Template_token": ["", "return", "isImmediate", "<", "", ",", "", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isImmThumbSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63006, "Length": 11, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "bool", "isImmThumbSR", "(", ")", "const", "{"], "ground_truth": ["return", "isImmediate", "<", "", ",", "", ">", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isImmThumbSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63007, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "bool", "isITBlockFull", "(", ")", "{"], "ground_truth": ["return", "inITBlock", "(", ")", "&&", "(", "ITState", ".", "Mask", "&", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isITBlockFull", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63008, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "bool", "isITBlockFull", "(", ")", "{", "return", "inITBlock", "(", ")", "&&", "(", "ITState", ".", "Mask", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isITBlockFull", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63009, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isMemImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63012, "Length": 38, "Cover_Rate": 0.3917525773195876} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isMemImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63013, "Length": 70, "Cover_Rate": 0.7216494845360825} {"Template_token": ["", "return", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "||", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isMemImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63014, "Length": 28, "Cover_Rate": 0.3111111111111111} {"Template_token": ["", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "isMemImm8s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63015, "Length": 52, "Cover_Rate": 0.5048543689320388} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isMemImm8s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63016, "Length": 43, "Cover_Rate": 0.4174757281553398} {"Template_token": ["", "bool", "isMemNegImm8Offset", "(", ")", "const", "{", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "==", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "isMemNegImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63017, "Length": 49, "Cover_Rate": 0.5444444444444444} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "||", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isMemNegImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63018, "Length": 38, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "Memory", ".", "OffsetRegNum", "==", "", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(", "alignOK", "||", "Memory", ".", "Alignment", "==", "Alignment", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isMemNoOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63019, "Length": 33, "Cover_Rate": 0.673469387755102} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isMemPCRelImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63021, "Length": 39, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "bool", "isModImm", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_ModifiedImmediate", ";"], "File": "ARMAsmParser (2)2", "Func": "isModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63022, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "isModImmNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63024, "Length": 23, "Cover_Rate": 0.323943661971831} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isModImmNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63025, "Length": 25, "Cover_Rate": 0.4098360655737705} {"Template_token": ["", "if", "(", "!", "Value", ")", "return", "false", ";", "unsigned", "char", "B", "=", "Value", "&", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumBytes", ";", "++", "i", ")", "{", "Value", ">>=", "", ";", "if", "(", "(", "Value", "&", "", ")", "!=", "B", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONByteReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63026, "Length": 52, "Cover_Rate": 0.5048543689320388} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONByteReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63027, "Length": 42, "Cover_Rate": 0.4077669902912621} {"Template_token": ["", "bool", "isNEONi16ByteReplicate", "(", ")", "const", "{"], "ground_truth": ["return", "isNEONByteReplicate", "(", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi16ByteReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63028, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "if", "(", "isNEONByteReplicate", "(", "", ")", ")", "return", "false", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "", "(", "Value", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63030, "Length": 58, "Cover_Rate": 0.8656716417910447} {"Template_token": ["", "if", "(", "isNEONByteReplicate", "(", "", ")", ")", "return", "false", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "", "(", "Value", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63031, "Length": 59, "Cover_Rate": 0.8805970149253731} {"Template_token": ["", "bool", "isNEONi16splatNot", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi16splatNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63032, "Length": 48, "Cover_Rate": 0.8} {"Template_token": ["", "return", "isNEONByteReplicate", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isNEONi32ByteReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63034, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "isNEONi32splat", "(", ")", "const", "{", "if", "(", "isNEONByteReplicate", "(", "", ")", ")", "return", "false", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "", "(", "Value", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi32splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63035, "Length": 64, "Cover_Rate": 0.9552238805970149} {"Template_token": ["", "bool", "isNEONi32splatNot", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi32splatNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63036, "Length": 48, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "if", "(", "isNEONByteReplicate", "(", "", ")", ")", "return", "false", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi32vmov", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63037, "Length": 43, "Cover_Rate": 0.3161764705882353} {"Template_token": ["", "bool", "isNEONi32vmov", "(", ")", "const", "{", "if", "(", "isNEONByteReplicate", "(", "", ")", ")", "return", "false", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi32vmov", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63038, "Length": 41, "Cover_Rate": 0.3014705882352941} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi64splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63040, "Length": 42, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "bool", "isPKHASRImm", "(", ")", "const", "{", "return", "isImmediate", "<", "", ",", "", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isPKHASRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63042, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isImmediate", "<", "", ",", "", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isPKHLSLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63043, "Length": 11, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "bool", "isPostIdxImm8", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isPostIdxImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63045, "Length": 75, "Cover_Rate": 0.9868421052631579} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isPostIdxImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63046, "Length": 42, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isPostIdxImm8s4", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "(", "Val", "&", "", ")", "==", "", "&&", "Val", ">=", "-", "", "&&", "Val", "<=", "", ")", "||", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isPostIdxImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63047, "Length": 84, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Memory", ".", "ShiftType", "==", "", ")", "return", "true", ";"], "ground_truth": ["if", "(", "Memory", ".", "ShiftType", "!=", "", "||", "Memory", ".", "ShiftImm", ">", "", ")", "return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "isT2MemRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63049, "Length": 28, "Cover_Rate": 0.37333333333333335} {"Template_token": ["", "bool", "isT2SOImm", "(", ")", "const", "{", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "{", "const", "MCExpr", "*", "16Expr", "=", "dyn_cast", "<", "MCExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["return", "(", "!", "16Expr", "||", "(", "16Expr", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "VK__HI16", "&&", "16Expr", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "VK__LO16", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63050, "Length": 67, "Cover_Rate": 0.5491803278688525} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "", "(", "Value", ")", "!=", "-", "", ";"], "File": "ARMAsmParser (2)2", "Func": "isT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63051, "Length": 51, "Cover_Rate": 0.4180327868852459} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63052, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63053, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "CE", "->", "getValue", "(", ")", "%", "", "==", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "isThumbBranchTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63054, "Length": 31, "Cover_Rate": 0.6458333333333334} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "CE", "->", "getValue", "(", ")", "%", "", "==", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isThumbBranchTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63055, "Length": 42, "Cover_Rate": 0.875} {"Template_token": ["", "int32_t", "Value", "=", "-", "(", "int32_t", ")", "CE", "->", "getValue", "(", ")", ";", "return", "", "<", "Value", "&&", "Value", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isThumbModImmNeg1_7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63056, "Length": 23, "Cover_Rate": 0.3709677419354839} {"Template_token": ["", "int32_t", "Value", "=", "-", "(", "int32_t", ")", "CE", "->", "getValue", "(", ")", ";", "return", "", "<", "Value", "&&", "Value", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isThumbModImmNeg1_7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63057, "Length": 23, "Cover_Rate": 0.3709677419354839} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "isThumbModImmNeg8_255", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63058, "Length": 23, "Cover_Rate": 0.3709677419354839} {"Template_token": ["", "return", "isThumb", "(", ")", "&&", "!", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isThumbOne", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63060, "Length": 18, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "bool", "isThumbTwo", "(", ")", "const", "{", "return", "isThumb", "(", ")", "&&", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isThumbTwo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63061, "Length": 23, "Cover_Rate": 0.92} {"Template_token": ["", "return", "isThumb", "(", ")", "&&", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isThumbTwo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63062, "Length": 17, "Cover_Rate": 0.68} {"Template_token": ["", "if", "(", "Kind", "!=", "k_VectorList", ")", "return", "false", ";", "if", "(", "isSingleSpacedVectorList", "(", ")", ")", "return", "false", ";", "return", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isVecListDPairSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63063, "Length": 34, "Cover_Rate": 0.8095238095238095} {"Template_token": ["", "bool", "isVecListDPairSpaced", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_VectorList", ")", "return", "false", ";", "if", "(", "isSingleSpacedVectorList", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isVecListDPairSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63064, "Length": 39, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "VectorIndex", ".", "Val", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isVectorIndex64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63066, "Length": 8, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "bool", "lastInITBlock", "(", ")", "{", "return", "ITState", ".", "CurPosition", "==", "", "-", "countTrailingZeros", "(", "ITState", ".", "Mask", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "lastInITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63067, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "lastInITBlock", "(", ")", "{"], "ground_truth": ["return", "ITState", ".", "CurPosition", "==", "", "-", "countTrailingZeros", "(", "ITState", ".", "Mask", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "lastInITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63068, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "static", "bool", "listContainsReg", "(", "const", "MCInst", "&", "Inst", ",", "unsigned", "OpNo", ",", "unsigned", "Reg", ")", "{", "for", "(", "unsigned", "i", "=", "OpNo", ",", "e", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "OpReg", "=", "Inst", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "OpReg", "==", "Reg", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "listContainsReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63069, "Length": 62, "Cover_Rate": 0.9253731343283582} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "OpNo", ",", "e", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "OpReg", "=", "Inst", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "OpReg", "==", "Reg", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "listContainsReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63070, "Length": 47, "Cover_Rate": 0.7014925373134329} {"Template_token": ["", "RegisterMCAsmParser", "<", "AsmParser", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterMCAsmParser", "<", "AsmParser", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "LLVMInitializeARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63071, "Length": 23, "Cover_Rate": 0.46} {"Template_token": ["", "}", "{", "bool", "wasInITBlock", "=", "inITBlock", "(", ")", ";", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ")", ";", "if", "(", "wasInITBlock", "&&", "hasV8Ops", "(", ")", "&&", "isThumb", "(", ")", "&&", "!", "isV8EligibleForIT", "(", "&", "Inst", ")", ")", "{", "Warning", "(", "IDLoc", ",", "", ")", ";", "}", "}", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "PendConditionalInstruction", ")", "{", "PendingConditionalInsts", ".", "push_back", "(", "Inst", ")", ";", "if", "(", "isITBlockFull", "(", ")", "||", "isITBlockTerminator", "(", "Inst", ")", ")", "flushPendingInstructions", "(", "Out", ")", ";", "}", "else", "{", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "}", "return", "false", ";", "case", "Match_NearMisses", ":", "ReportNearMisses", "(", "NearMisses", ",", "IDLoc", ",", "Operands", ")", ";", "return", "true", ";", "case", "Match_MnemonicFail", ":", "{", "uint64_t", "FBS", "=", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "std", "::", "string", "Suggestion", "=", "MnemonicSpellCheck", "(", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", ",", "FBS", ")", ";", "return", "Error", "(", "IDLoc", ",", "", "+", "Suggestion", ",", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "}", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63072, "Length": 213, "Cover_Rate": 0.7006578947368421} {"Template_token": ["", "if", "(", "validateInstruction", "(", "Inst", ",", "Operands", ")", ")", "{", "forwardITPosition", "(", ")", ";", "return", "true", ";", "}", "{", "bool", "wasInITBlock", "=", "inITBlock", "(", ")", ";", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ")", ";", "if", "(", "wasInITBlock", "&&", "hasV8Ops", "(", ")", "&&", "isThumb", "(", ")", "&&", "!", "isV8EligibleForIT", "(", "&", "Inst", ")", ")", "{", "Warning", "(", "IDLoc", ",", "", ")", ";", "}", "}", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "PendConditionalInstruction", ")", "{", "PendingConditionalInsts", ".", "push_back", "(", "Inst", ")", ";", "if", "(", "isITBlockFull", "(", ")", "||", "isITBlockTerminator", "(", "Inst", ")", ")", "flushPendingInstructions", "(", "Out", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMAsmParser (2)2", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63073, "Length": 122, "Cover_Rate": 0.40131578947368424} {"Template_token": ["", "Name", "=", "(", "Name", "[", "", "]", "==", "'r'", ")", "?", "Name", ".", "drop_front", "(", "", ")", ":", "Name", ".", "drop_front", "(", ")", ";", "switch", "(", "Name", ".", "size", "(", ")", ")", "{", "default", ":", "return", "-", "", ";", "case", "", ":", "switch", "(", "Name", "[", "", "]", ")", "{", "default", ":", "return", "-", "", ";", "case", "'0'", ":", "return", "", ";", "case", "'1'", ":", "return", "", ";", "case", "'2'", ":", "return", "", ";", "case", "'3'", ":", "return", "", ";", "case", "'4'", ":", "return", "", ";", "case", "'5'", ":", "return", "", ";", "case", "'6'", ":", "return", "", ";", "case", "'7'", ":", "return", "", ";", "case", "'8'", ":", "return", "", ";", "case", "'9'", ":", "return", "", ";", "}", "case", "", ":", "if", "(", "Name", "[", "", "]", "!=", "'1'", ")", "return", "-", "", ";"], "ground_truth": ["switch", "(", "Name", "[", "", "]", ")", "{"], "File": "ARMAsmParser (2)2", "Func": "MatchCoprocessorOperandName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63074, "Length": 141, "Cover_Rate": 0.6467889908256881} {"Template_token": ["", "extendImplicitITBlock", "(", "ITState", ".", "Cond", ")", ";", "if", "(", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "nullptr", ",", "MatchingInlineAsm", ")", "==", "Match_Success", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "isPredicable", "(", ")", ")", "{", "", "InstCond", "=", "(", "", ")", "Inst", ".", "getOperand", "(", "MCID", ".", "findFirstPredOperandIdx", "(", ")", ")", ".", "getImm", "(", ")", ";", "", "ITCond", "=", "currentITCond", "(", ")", ";", "if", "(", "InstCond", "==", "ITCond", ")", "{", "EmitInITBlock", "=", "true", ";", "return", "Match_Success", ";", "}", "else", "if", "(", "InstCond", "==", "", "(", "ITCond", ")", ")", "{", "invertCurrentITCondition", "(", ")", ";", "EmitInITBlock", "=", "true", ";", "return", "Match_Success", ";", "}", "}", "}", "rewindImplicitITPosition", "(", ")", ";", "}", "flushPendingInstructions", "(", "Out", ")", ";", "unsigned", "PlainMatchResult", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "&", "NearMisses", ",", "MatchingInlineAsm", ")", ";", "if", "(", "PlainMatchResult", "==", "Match_Success", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "isPredicable", "(", ")", ")", "{", "", "InstCond", "=", "(", "", ")", "Inst", ".", "getOperand", "(", "MCID", ".", "findFirstPredOperandIdx", "(", ")", ")", ".", "getImm", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "EmitInITBlock", "=", "false", ";", "return", "Match_Success", ";", "}", "if", "(", "InstCond", "==", "", ")", "{", "EmitInITBlock", "=", "false", ";", "return", "Match_Success", ";", "}", "}", "else", "{", "EmitInITBlock", "=", "false", ";", "return", "Match_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "MatchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63075, "Length": 247, "Cover_Rate": 0.5825471698113207} {"Template_token": ["", "void", "Note", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "SMRange", "Range", "=", "None", ")", "{"], "ground_truth": ["return", "getParser", "(", ")", ".", "Note", "(", "L", ",", "Msg", ",", "Range", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "Note", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63077, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "if", "(", "NextSymbolIsThumb", ")", "{", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Symbol", ")", ";"], "ground_truth": ["NextSymbolIsThumb", "=", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "onLabelParsed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63079, "Length": 22, "Cover_Rate": 0.5365853658536586} {"Template_token": ["", "return", "MatchOperand_Success", ";", "}", "bool", "haveEaten", "=", "false", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "haveEaten", "=", "true", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "isAdd", "=", "false", ";", "haveEaten", "=", "true", ";", "}", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "int", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "{", "if", "(", "!", "haveEaten", ")", "return", "MatchOperand_NoMatch", ";", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreatePostIdxReg", "(", "Reg", ",", "isAdd", ",", "", ",", "", ",", "S", ",", "Tok", ".", "getEndLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "parseAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63080, "Length": 141, "Cover_Rate": 0.415929203539823} {"Template_token": ["", "auto", "TheReg", "=", "", "(", "RegName", ".", "lower", "(", ")", ")", ";", "if", "(", "!", "TheReg", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "Encoding", "=", "TheReg", "->", "Encoding", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateBankedReg", "(", "Encoding", ",", "S", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseBankedRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63081, "Length": 47, "Cover_Rate": 0.3949579831932773} {"Template_token": ["", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "WidthExpr", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "WidthExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "WidthExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Width", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Width", "<", "", "||", "Width", ">", "", "-", "LSB", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateBitfield", "(", "LSB", ",", "Width", ",", "S", ",", "EndLoc", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser (2)2", "Func": "parseBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63082, "Length": 139, "Cover_Rate": 0.33985330073349634} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Num", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'p'", ")", ";", "if", "(", "Num", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "(", "hasV7Ops", "(", ")", "||", "hasV8Ops", "(", ")", ")", "&&", "(", "Num", "==", "", "||", "Num", "==", "", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocNum", "(", "Num", ",", "S", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser (2)2", "Func": "parseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63083, "Length": 86, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", "||", "CE", "->", "getValue", "(", ")", "<", "", "||", "CE", "->", "getValue", "(", ")", ">", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "return", "MatchOperand_ParseFail", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocOption", "(", "Val", ",", "S", ",", "E", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseCoprocOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63084, "Length": 112, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseCoprocRegOperand", "(", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Reg", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'c'", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocReg", "(", "Reg", ",", "S", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseCoprocRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63085, "Length": 100, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveUnreq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveFnEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveCantUnwind", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectivePersonality", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveHandlerData", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSetFP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectivePad", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "false", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "true", ")", ";", "else", "if", "(", "IDVal", "==", "", "||", "IDVal", "==", "", ")", "parseDirectiveLtorg", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveEven", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectivePersonalityIndex", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveUnwindRaw", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveMovSP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveArchExtension", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveAlign", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63087, "Length": 265, "Cover_Rate": 0.4140625} {"Template_token": ["", "if", "(", "parseOptionalToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "const", "MCSection", "*", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";"], "ground_truth": ["assert", "(", "Section", "&&", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63088, "Length": 30, "Cover_Rate": 0.36585365853658536} {"Template_token": ["", "const", "MCSection", "*", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "assert", "(", "Section", "&&", "", ")", ";", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "EmitCodeAlignment", "(", "", ",", "", ")", ";"], "ground_truth": ["else", "getStreamer", "(", ")", ".", "EmitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63089, "Length": 55, "Cover_Rate": 0.6707317073170732} {"Template_token": ["", "STI", ".", "setDefaultFeatures", "(", "", ",", "(", "", "+", "", "(", "ID", ")", ")", ".", "str", "(", ")", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "FixModeAfterArchChange", "(", "WasThumb", ",", "L", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "emitArch", "(", "ID", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63090, "Length": 48, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveArch", "(", "SMLoc", "L", ")", "{", "StringRef", "Arch", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", "::", "INVALID", ")", "return", "Error", "(", "L", ",", "", ")", ";", "bool", "WasThumb", "=", "isThumb", "(", ")", ";", "Triple", "T", ";", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "", ",", "(", "", "+", "", "(", "ID", ")", ")", ".", "str", "(", ")", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "FixModeAfterArchChange", "(", "WasThumb", ",", "L", ")", ";", "getTargetStreamer", "(", ")", ".", "emitArch", "(", "ID", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63091, "Length": 118, "Cover_Rate": 0.9365079365079365} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ExtLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "", ")", ";", "}", "unsigned", "FeatureKind", "=", "", "(", "Name", ")", ";", "if", "(", "FeatureKind", "==", "", ")", "return", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";", "for", "(", "const", "auto", "&", "Extension", ":", "Extensions", ")", "{", "if", "(", "Extension", ".", "Kind", "!=", "FeatureKind", ")", "continue", ";", "if", "(", "Extension", ".", "Features", ".", "none", "(", ")", ")", "return", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";", "if", "(", "(", "getAvailableFeatures", "(", ")", "&", "Extension", ".", "ArchCheck", ")", "!=", "Extension", ".", "ArchCheck", ")", "return", "Error", "(", "ExtLoc", ",", "", "+", "Name", "+", "", "", ")", ";", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "FeatureBitset", "ToggleFeatures", "=", "EnableFeature", "?", "(", "~", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ":", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ";", "uint64_t", "Features", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "ToggleFeatures", ")", ")", ";", "setAvailableFeatures", "(", "Features", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63092, "Length": 263, "Cover_Rate": 0.9228070175438596} {"Template_token": ["", "if", "(", "(", "getAvailableFeatures", "(", ")", "&", "Extension", ".", "ArchCheck", ")", "!=", "Extension", ".", "ArchCheck", ")", "return", "Error", "(", "ExtLoc", ",", "", "+", "Name", "+", "", "", ")", ";", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "FeatureBitset", "ToggleFeatures", "=", "EnableFeature", "?", "(", "~", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ":", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ";", "uint64_t", "Features", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "ToggleFeatures", ")", ")", ";", "setAvailableFeatures", "(", "Features", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63093, "Length": 88, "Cover_Rate": 0.3087719298245614} {"Template_token": ["", "if", "(", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code32", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63094, "Length": 27, "Cover_Rate": 0.43548387096774194} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirective", "(", "SMLoc", "L", ")", "{", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", "||", "check", "(", "!", "has", "(", ")", ",", "L", ",", "", ")", ")", "return", "true", ";", "if", "(", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";"], "ground_truth": ["getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code32", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63095, "Length": 58, "Cover_Rate": 0.9354838709677419} {"Template_token": ["", "if", "(", "Val", "!=", "", "&&", "Val", "!=", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "if", "(", "Val", "==", "", ")", "{", "if", "(", "!", "hasThumb", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["if", "(", "!", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63096, "Length": 75, "Cover_Rate": 0.3865979381443299} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "if", "(", "Val", "==", "", ")", "{", "if", "(", "!", "hasThumb", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "!", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "}", "else", "{", "if", "(", "!", "has", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["if", "(", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63097, "Length": 94, "Cover_Rate": 0.4845360824742268} {"Template_token": ["", "if", "(", "!", "getSTI", "(", ")", ".", "isCPUStringValid", "(", "CPU", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "bool", "WasThumb", "=", "isThumb", "(", ")", ";", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "CPU", ",", "", ")", ";"], "ground_truth": ["setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63098, "Length": 56, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "const", "MCExpr", "*", "AttrExpr", ";", "TagLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "AttrExpr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "AttrExpr", ")", ";", "if", "(", "check", "(", "!", "CE", ",", "TagLoc", ",", "", ")", ")", "return", "true", ";", "Tag", "=", "CE", "->", "getValue", "(", ")", ";", "}", "if", "(", "Parser", ".", "parseToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "return", "true", ";", "StringRef", "StringValue", "=", "", ";", "bool", "IsStringValue", "=", "false", ";", "int64_t", "IntegerValue", "=", "", ";", "bool", "IsIntegerValue", "=", "false", ";", "if", "(", "Tag", "==", "", "||", "Tag", "==", "", ")", "IsStringValue", "=", "true", ";", "else", "if", "(", "Tag", "==", "", ")", "{", "IsStringValue", "=", "true", ";", "IsIntegerValue", "=", "true", ";", "}", "else", "if", "(", "Tag", "<", "", "||", "Tag", "%", "", "==", "", ")", "IsIntegerValue", "=", "true", ";", "else", "if", "(", "Tag", "%", "", "==", "", ")", "IsStringValue", "=", "true", ";", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "IsIntegerValue", ")", "{", "const", "MCExpr", "*", "ValueExpr", ";", "SMLoc", "ValueExprLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "ValueExpr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ValueExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ValueExprLoc", ",", "", ")", ";", "IntegerValue", "=", "CE", "->", "getValue", "(", ")", ";", "}", "if", "(", "Tag", "==", "", ")", "{", "if", "(", "Parser", ".", "parseToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveEabiAttr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63099, "Length": 276, "Cover_Rate": 0.5401174168297456} {"Template_token": ["", "StringRef", "StringValue", "=", "", ";", "bool", "IsStringValue", "=", "false", ";", "int64_t", "IntegerValue", "=", "", ";", "bool", "IsIntegerValue", "=", "false", ";", "if", "(", "Tag", "==", "", "||", "Tag", "==", "", ")", "IsStringValue", "=", "true", ";", "else", "if", "(", "Tag", "==", "", ")", "{", "IsStringValue", "=", "true", ";", "IsIntegerValue", "=", "true", ";", "}", "else", "if", "(", "Tag", "<", "", "||", "Tag", "%", "", "==", "", ")", "IsIntegerValue", "=", "true", ";", "else", "if", "(", "Tag", "%", "", "==", "", ")", "IsStringValue", "=", "true", ";", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "IsIntegerValue", ")", "{", "const", "MCExpr", "*", "ValueExpr", ";", "SMLoc", "ValueExprLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "ValueExpr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ValueExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ValueExprLoc", ",", "", ")", ";", "IntegerValue", "=", "CE", "->", "getValue", "(", ")", ";", "}", "if", "(", "Tag", "==", "", ")", "{", "if", "(", "Parser", ".", "parseToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveEabiAttr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63100, "Length": 181, "Cover_Rate": 0.3542074363992172} {"Template_token": ["", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "}", "assert", "(", "Section", "&&", "", ")", ";", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "EmitCodeAlignment", "(", "", ")", ";", "else", "getStreamer", "(", ")", ".", "EmitValueToAlignment", "(", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63101, "Length": 48, "Cover_Rate": 0.48} {"Template_token": ["", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "}", "assert", "(", "Section", "&&", "", ")", ";"], "ground_truth": ["if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "EmitCodeAlignment", "(", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63102, "Length": 35, "Cover_Rate": 0.35} {"Template_token": ["", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "if", "(", "UC", ".", "hasFnStart", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitFnStartLocNotes", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63103, "Length": 40, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "for", "(", "auto", "Feature", ":", "Features", ")", "STI", ".", "ApplyFeatureFlag", "(", "Feature", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "emitFPU", "(", "ID", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63104, "Length": 46, "Cover_Rate": 0.38333333333333336} {"Template_token": ["", "UC", ".", "recordHandlerData", "(", "L", ")", ";", "if", "(", "!", "UC", ".", "hasFnStart", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "UC", ".", "cantUnwind", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitCantUnwindLocNotes", "(", ")", ";", "return", "true", ";", "}", "getTargetStreamer", "(", ")", ".", "emitHandlerData", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63105, "Length": 61, "Cover_Rate": 0.7176470588235294} {"Template_token": ["", "UC", ".", "recordHandlerData", "(", "L", ")", ";", "if", "(", "!", "UC", ".", "hasFnStart", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "UC", ".", "cantUnwind", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitCantUnwindLocNotes", "(", ")", ";", "return", "true", ";", "}", "getTargetStreamer", "(", ")", ".", "emitHandlerData", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63106, "Length": 61, "Cover_Rate": 0.7176470588235294} {"Template_token": ["", "break", ";", "case", "'w'", ":", "break", ";", "default", ":", "return", "Error", "(", "Loc", ",", "", "", ")", ";", "}", "}", "else", "{", "if", "(", "Suffix", ")", "return", "Error", "(", "Loc", ",", "", ")", ";", "}", "auto", "parseOne", "=", "[", "&", "]", "(", ")", "->", "bool", "{", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "Value", "=", "dyn_cast_or_null", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "Value", ")", "{", "return", "Error", "(", "Loc", ",", "", ")", ";", "}", "switch", "(", "Width", ")", "{"], "ground_truth": ["case", "", ":"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63107, "Length": 101, "Cover_Rate": 0.40725806451612906} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "Value", "=", "dyn_cast_or_null", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "Value", ")", "{", "return", "Error", "(", "Loc", ",", "", ")", ";", "}", "switch", "(", "Width", ")", "{", "case", "", ":", "if", "(", "Value", "->", "getValue", "(", ")", ">", "", ")", "return", "Error", "(", "Loc", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "Value", "->", "getValue", "(", ")", ">", "", ")", "return", "Error", "(", "Loc", ",", "StringRef", "(", "Suffix", "?", "", ":", "", ")", "+", "", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63108, "Length": 110, "Cover_Rate": 0.4435483870967742} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveLtorg", "(", "SMLoc", "L", ")", "{", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "emitCurrentConstantPool", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveLtorg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63109, "Length": 31, "Cover_Rate": 0.8857142857142857} {"Template_token": ["", "SMLoc", "OffsetLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "OffsetExpr", ")", ")", "return", "Error", "(", "OffsetLoc", ",", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "OffsetLoc", ",", "", ")", ";", "Offset", "=", "CE", "->", "getValue", "(", ")", ";", "}"], "ground_truth": ["if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveMovSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63110, "Length": 79, "Cover_Rate": 0.316} {"Template_token": ["", "SMLoc", "ArchLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Lex", "(", ")", ";", "", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", "::", "INVALID", ")", "return", "Error", "(", "ArchLoc", ",", "", "+", "Arch", "+", "", ")", ";"], "ground_truth": ["if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63111, "Length": 57, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "OffsetExpr", ",", "EndLoc", ")", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";"], "ground_truth": ["if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectivePad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63112, "Length": 82, "Cover_Rate": 0.4120603015075377} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "OffsetExpr", ",", "EndLoc", ")", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "emitPad", "(", "CE", "->", "getValue", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "parseDirectivePad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63113, "Length": 105, "Cover_Rate": 0.5276381909547738} {"Template_token": ["", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "StringRef", "Name", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "UC", ".", "recordPersonality", "(", "L", ")", ";", "if", "(", "!", "UC", ".", "hasFnStart", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "UC", ".", "cantUnwind", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitCantUnwindLocNotes", "(", ")", ";", "return", "true", ";", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitHandlerDataLocNotes", "(", ")", ";", "return", "true", ";", "}", "if", "(", "HasExistingPersonality", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitPersonalityLocNotes", "(", ")", ";", "return", "true", ";", "}", "MCSymbol", "*", "PR", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", ")", ";", "getTargetStreamer", "(", ")", ".", "emitPersonality", "(", "PR", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "parseDirectivePersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63114, "Length": 185, "Cover_Rate": 0.8767772511848341} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "bool", "HasExistingPersonality", "=", "UC", ".", "hasPersonality", "(", ")", ";", "const", "MCExpr", "*", "IndexExpression", ";", "SMLoc", "IndexLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "IndexExpression", ")", "||", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "{", "return", "true", ";", "}", "UC", ".", "recordPersonalityIndex", "(", "L", ")", ";", "if", "(", "!", "UC", ".", "hasFnStart", "(", ")", ")", "{", "return", "Error", "(", "L", ",", "", ")", ";", "}", "if", "(", "UC", ".", "cantUnwind", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitCantUnwindLocNotes", "(", ")", ";", "return", "true", ";", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitHandlerDataLocNotes", "(", ")", ";", "return", "true", ";", "}", "if", "(", "HasExistingPersonality", ")", "{", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["UC", ".", "emitPersonalityLocNotes", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectivePersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63115, "Length": 154, "Cover_Rate": 0.6416666666666667} {"Template_token": ["", "if", "(", "Parser", ".", "parseExpression", "(", "IndexExpression", ")", "||", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "{", "return", "true", ";", "}", "UC", ".", "recordPersonalityIndex", "(", "L", ")", ";", "if", "(", "!", "UC", ".", "hasFnStart", "(", ")", ")", "{", "return", "Error", "(", "L", ",", "", ")", ";", "}", "if", "(", "UC", ".", "cantUnwind", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitCantUnwindLocNotes", "(", ")", ";", "return", "true", ";", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitHandlerDataLocNotes", "(", ")", ";", "return", "true", ";", "}", "if", "(", "HasExistingPersonality", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitPersonalityLocNotes", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "parseDirectivePersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63116, "Length": 123, "Cover_Rate": 0.5125} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveRegSave", "(", "SMLoc", "L", ",", "bool", "IsVector", ")", "{", "if", "(", "!", "UC", ".", "hasFnStart", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "SmallVector", "<", "std", "::", "unique_ptr", "<", "MCParsedAsmOperand", ">", ",", "", ">", "Operands", ";", "if", "(", "parseRegisterList", "(", "Operands", ")", "||", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "Operand", "&", "Op", "=", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ";", "if", "(", "!", "IsVector", "&&", "!", "Op", ".", "isRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "IsVector", "&&", "!", "Op", ".", "isDPRRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "emitRegSave", "(", "Op", ".", "getRegList", "(", ")", ",", "IsVector", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63117, "Length": 145, "Cover_Rate": 0.9731543624161074} {"Template_token": ["", "SMLoc", "SRegLoc", ",", "ERegLoc", ";", "if", "(", "check", "(", "ParseRegister", "(", "Reg", ",", "SRegLoc", ",", "ERegLoc", ")", ",", "SRegLoc", ",", "", ")", "||", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "if", "(", "RegisterReqs", ".", "insert", "(", "std", "::", "make_pair", "(", "Name", ",", "Reg", ")", ")", ".", "first", "->", "second", "!=", "Reg", ")", "return", "Error", "(", "SRegLoc", ",", "", "+", "Name", "+", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveReq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63118, "Length": 72, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveSetFP", "(", "SMLoc", "L", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "check", "(", "!", "UC", ".", "hasFnStart", "(", ")", ",", "L", ",", "", ")", "||", "check", "(", "UC", ".", "hasHandlerData", "(", ")", ",", "L", ",", "", ")", ")", "return", "true", ";", "SMLoc", "FPRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "FPReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "check", "(", "FPReg", "==", "-", "", ",", "FPRegLoc", ",", "", ")", "||", "Parser", ".", "parseToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "return", "true", ";", "SMLoc", "SPRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "SPReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "check", "(", "SPReg", "==", "-", "", ",", "SPRegLoc", ",", "", ")", "||", "check", "(", "SPReg", "!=", "", "&&", "SPReg", "!=", "UC", ".", "getFPReg", "(", ")", ",", "SPRegLoc", ",", "", ")", ")", "return", "true", ";", "UC", ".", "saveFPReg", "(", "FPReg", ")", ";", "int64_t", "Offset", "=", "", ";", "if", "(", "Parser", ".", "parseOptionalToken", "(", "AsmToken", "::", "Comma", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "OffsetExpr", ",", "EndLoc", ")", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";"], "ground_truth": ["if", "(", "check", "(", "!", "CE", ",", "ExLoc", ",", "", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63119, "Length": 297, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "check", "(", "Mode", "==", "", "||", "Mode", "==", "", ",", "L", ",", "", ")", "||", "check", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ",", "L", ",", "", ")", "||", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveSyntax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63120, "Length": 50, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "if", "(", "!", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63121, "Length": 28, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Func", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63122, "Length": 58, "Cover_Rate": 0.36024844720496896} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveThumbSet", "(", "SMLoc", "L", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "StringRef", "Name", ";"], "ground_truth": ["if", "(", "check", "(", "Parser", ".", "parseIdentifier", "(", "Name", ")", ",", "", ")", "||", "parseToken", "(", "AsmToken", "::", "Comma", ",", "", "+", "Name", "+", "", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63123, "Length": 50, "Cover_Rate": 0.5319148936170213} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveTLSDescSeq", "(", "SMLoc", "L", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "TokError", "(", "", ")", ";", "const", "MCSymbolRefExpr", "*", "SRE", "=", "MCSymbolRefExpr", "::", "create", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ",", "MCSymbolRefExpr", "::", "VK__TLSDESCSEQ", ",", "getContext", "(", ")", ")", ";", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveTLSDescSeq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63124, "Length": 82, "Cover_Rate": 0.8631578947368421} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "TokError", "(", "", ")", ";", "const", "MCSymbolRefExpr", "*", "SRE", "=", "MCSymbolRefExpr", "::", "create", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ",", "MCSymbolRefExpr", "::", "VK__TLSDESCSEQ", ",", "getContext", "(", ")", ")", ";", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "AnnotateTLSDescriptorSequence", "(", "SRE", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveTLSDescSeq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63125, "Length": 85, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveUnreq", "(", "SMLoc", "L", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "RegisterReqs", ".", "erase", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ".", "lower", "(", ")", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveUnreq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63126, "Length": 65, "Cover_Rate": 0.7831325301204819} {"Template_token": ["", "const", "MCExpr", "*", "OE", ";", "SMLoc", "OpcodeLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "check", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", "||", "Parser", ".", "parseExpression", "(", "OE", ")", ",", "OpcodeLoc", ",", "", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "OC", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OE", ")", ";", "if", "(", "!", "OC", ")", "return", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "const", "int64_t", "Opcode", "=", "OC", "->", "getValue", "(", ")", ";", "if", "(", "Opcode", "&", "~", "", ")", "return", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "Opcodes", ".", "push_back", "(", "uint8_t", "(", "Opcode", ")", ")", ";", "return", "false", ";", "}", ";", "SMLoc", "OpcodeLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseOptionalToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "if", "(", "parseMany", "(", "parseOne", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "emitUnwindRaw", "(", "StackOffset", ",", "Opcodes", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63127, "Length": 165, "Cover_Rate": 0.5392156862745098} {"Template_token": ["", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", "&&", "isVmovf", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEsingle", "(", ")", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "IntVal", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", "&&", "isFconst", ")", "{", "int64_t", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", ">", "", "||", "Val", "<", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "float", "RealVal", "=", "", "(", "Val", ")", ";"], "ground_truth": ["Val", "=", "APFloat", "(", "RealVal", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63128, "Length": 169, "Cover_Rate": 0.378076062639821} {"Template_token": ["", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "ExtraToken", ",", "Loc", ")", ")", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "parseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "return", "true", ";", "}", "while", "(", "parseOptionalToken", "(", "AsmToken", "::", "Comma", ")", ")", "{", "if", "(", "parseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "return", "true", ";", "}", "}", "}", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "tryConvertingToTwoOperandForm", "(", "Mnemonic", ",", "CarrySetting", ",", "Operands", ")", ";", "if", "(", "!", "CarrySetting", "&&", "shouldOmitCCOutOperand", "(", "Mnemonic", ",", "Operands", ")", ")", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", ")", ";", "if", "(", "PredicationCode", "==", "", "&&", "shouldOmitPredicateOperand", "(", "Mnemonic", ",", "Operands", ")", ")", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", ")", ";", "if", "(", "!", "isThumb", "(", ")", "&&", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isImm", "(", ")", ")", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", ")", ";", "if", "(", "!", "isThumb", "(", ")", "&&", "Operands", ".", "size", "(", ")", ">", "", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", "{", "bool", "isLoad", "=", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ";", "unsigned", "Idx", "=", "isLoad", "?", "", ":", "", ";", "Operand", "&", "Op1", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "Idx", "]", ")", ";", "Operand", "&", "Op2", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "Idx", "+", "", "]", ")", ";", "const", "MCRegisterClass", "&", "MRC", "=", "MRI", "->", "getRegClass", "(", "", ")", ";", "if", "(", "Op1", ".", "isReg", "(", ")", "&&", "Op2", ".", "isReg", "(", ")", "&&", "MRC", ".", "contains", "(", "Op1", ".", "getReg", "(", ")", ")", "&&", "MRC", ".", "contains", "(", "Op2", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg1", "=", "Op1", ".", "getReg", "(", ")", ";", "unsigned", "Reg2", "=", "Op2", ".", "getReg", "(", ")", ";", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "Reg1", ")", ";", "unsigned", "Rt2", "=", "MRI", "->", "getEncodingValue", "(", "Reg2", ")", ";", "if", "(", "Rt", "+", "", "!=", "Rt2", "||", "(", "Rt", "&", "", ")", ")", "{", "return", "Error", "(", "Op2", ".", "getStartLoc", "(", ")", ",", "isLoad", "?", "", ":", "", ")", ";", "}", "unsigned", "NewReg", "=", "MRI", "->", "getMatchingSuperReg", "(", "Reg1", ",", "", ",", "&", "(", "MRI", "->", "getRegClass", "(", "", ")", ")", ")", ";", "Operands", "[", "Idx", "]", "=", "Operand", "::", "CreateReg", "(", "NewReg", ",", "Op1", ".", "getStartLoc", "(", ")", ",", "Op2", ".", "getEndLoc", "(", ")", ")", ";"], "ground_truth": ["Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "Idx", "+", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "ParseInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63129, "Length": 465, "Cover_Rate": 0.3627145085803432} {"Template_token": ["", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "OptStr", ".", "equals_lower", "(", "", ")", ")", "Opt", "=", "", ";", "else", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ISBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ISBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ISBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "ARMAsmParser (2)2", "Func": "parseInstSyncBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63130, "Length": 167, "Cover_Rate": 0.5985663082437276} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseITCondCode", "(", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "CC", "=", "CondCodeFromString", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "CC", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCondCode", "(", "", "(", "CC", ")", ",", "S", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser (2)2", "Func": "parseITCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63131, "Length": 105, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "return", "true", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ",", "L", ")", ";", "return", "false", ";"], "ground_truth": ["}", ";"], "File": "ARMAsmParser (2)2", "Func": "parseLiteralValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63132, "Length": 36, "Cover_Rate": 0.4931506849315068} {"Template_token": ["", "auto", "parseOne", "=", "[", "&", "]", "(", ")", "->", "bool", "{", "const", "MCExpr", "*", "Value", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "return", "true", ";"], "ground_truth": ["getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ",", "L", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseLiteralValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63133, "Length": 47, "Cover_Rate": 0.6438356164383562} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "unsigned", "Opt", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "", ",", "OptStr", ".", "size", "(", ")", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "!", "hasV8Ops", "(", ")", "&&", "(", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", ")", ")", "Opt", "=", "~", "", ";", "if", "(", "Opt", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "MemBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "MemBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "MemBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "&", "~", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Opt", "=", "", "+", "Val", ";", "}", "else", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateMemBarrierOpt", "(", "(", "", ")", "Opt", ",", "S", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63134, "Length": 425, "Cover_Rate": 0.8799171842650103} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseMemBarrierOptOperand", "(", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "unsigned", "Opt", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "", ",", "OptStr", ".", "size", "(", ")", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "!", "hasV8Ops", "(", ")", "&&", "(", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", ")", ")", "Opt", "=", "~", "", ";", "if", "(", "Opt", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "MemBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "MemBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "MemBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "&", "~", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["Opt", "=", "", "+", "Val", ";"], "File": "ARMAsmParser (2)2", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63135, "Length": 413, "Cover_Rate": 0.855072463768116} {"Template_token": ["", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "return", "Error", "(", "Loc", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Amount", "=", "", ";", "if", "(", "St", "!=", "", ")", "{", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "Loc", ",", "", ")", ";", "int64_t", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "<", "", "||", "(", "(", "St", "==", "", "||", "St", "==", "", ")", "&&", "Imm", ">", "", ")", "||", "(", "(", "St", "==", "", "||", "St", "==", "", ")", "&&", "Imm", ">", "", ")", ")", "return", "Error", "(", "Loc", ",", "", ")", ";", "if", "(", "Imm", "==", "", ")", "St", "=", "", ";", "if", "(", "Imm", "==", "", ")", "Imm", "=", "", ";", "Amount", "=", "Imm", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "parseMemRegOffsetShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63137, "Length": 231, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "Error", "(", "Sx1", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Imm1", "&", "~", "", ")", "{", "Error", "(", "Sx1", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Sx2", ",", "Ex2", ";", "Sx2", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Imm2Exp", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Imm2Exp", ",", "Ex2", ")", ")", "{", "Error", "(", "Sx2", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm2Exp", ")", ";", "if", "(", "CE", ")", "{", "Imm2", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "!", "(", "Imm2", "&", "~", "", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateModImm", "(", "Imm1", ",", "Imm2", ",", "S", ",", "Ex2", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Sx2", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "else", "{", "Error", "(", "Sx2", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "parseModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63138, "Length": 198, "Cover_Rate": 0.3680297397769517} {"Template_token": ["", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "SYSmvalue", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal", "=", "", ";", "}", "}", "else", "if", "(", "SpecReg", "==", "", "||", "SpecReg", "==", "", ")", "{", "if", "(", "Flags", "==", "", "||", "Flags", "==", "", ")", "Flags", "=", "", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "Flags", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Flag", "==", "~", "", "||", "(", "FlagsVal", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "FlagsVal", "|=", "Flag", ";", "}", "}", "else", "return", "MatchOperand_NoMatch", ";", "if", "(", "SpecReg", "==", "", ")", "FlagsVal", "|=", "", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63139, "Length": 299, "Cover_Rate": 0.6780045351473923} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "SYSmvalue", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "{"], "ground_truth": ["FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63140, "Length": 135, "Cover_Rate": 0.30612244897959184} {"Template_token": ["", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "ImmVal", "=", "MCConstantExpr", "::", "create", "(", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "AsmToken", "::", "Colon", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "MCExpr", "::", "VariantKind", "RefKind", ";", "if", "(", "parsePrefix", "(", "RefKind", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "SubExprVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "SubExprVal", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "ExprVal", "=", "MCExpr", "::", "create", "(", "RefKind", ",", "SubExprVal", ",", "getContext", "(", ")", ")", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ExprVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}"], "ground_truth": ["case", "AsmToken", "::", "Equal", ":", "{"], "File": "ARMAsmParser (2)2", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63141, "Length": 466, "Cover_Rate": 0.6005154639175257} {"Template_token": ["", "default", ":", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "bool", "ExpectLabel", "=", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ";", "if", "(", "!", "ExpectLabel", ")", "{", "if", "(", "!", "tryParseRegisterWithWriteBack", "(", "Operands", ")", ")", "return", "false", ";", "int", "Res", "=", "tryParseShiftRegister", "(", "Operands", ")", ";", "if", "(", "Res", "==", "", ")", "return", "false", ";", "else", "if", "(", "Res", "==", "-", "", ")", "return", "true", ";", "if", "(", "Mnemonic", "==", "", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ".", "equals_lower", "(", "", ")", ")", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "LLVM_FALLTHROUGH", ";", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63142, "Length": 235, "Cover_Rate": 0.30283505154639173} {"Template_token": ["", "OperandMatchResultTy", "parsePKHASRImm", "(", "OperandVector", "&", "O", ")", "{"], "ground_truth": ["return", "parsePKHImm", "(", "O", ",", "", ",", "", ",", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parsePKHASRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63143, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "return", "parsePKHImm", "(", "O", ",", "", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "parsePKHASRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63144, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "<", "Low", "||", "Val", ">", "High", ")", "{", "Error", "(", "Loc", ",", "", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "ARMAsmParser (2)2", "Func": "parsePKHImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63145, "Length": 101, "Cover_Rate": 0.3146417445482866} {"Template_token": ["", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "haveEaten", "=", "true", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "isAdd", "=", "false", ";", "haveEaten", "=", "true", ";", "}", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "int", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "{", "if", "(", "!", "haveEaten", ")", "return", "MatchOperand_NoMatch", ";", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "", "ShiftTy", "=", "", ";", "unsigned", "ShiftImm", "=", "", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseMemRegOffsetShift", "(", "ShiftTy", ",", "ShiftImm", ")", ")", "return", "MatchOperand_ParseFail", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "parsePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63148, "Length": 163, "Cover_Rate": 0.6820083682008368} {"Template_token": ["", "StringRef", "IFlagsStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "IFlags", "=", "", ";", "if", "(", "IFlagsStr", "!=", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Flag", "==", "~", "", "||", "(", "IFlags", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["IFlags", "|=", "Flag", ";"], "File": "ARMAsmParser (2)2", "Func": "parseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63149, "Length": 113, "Cover_Rate": 0.5458937198067633} {"Template_token": ["", "for", "(", "int", "i", "=", "", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";"], "ground_truth": ["if", "(", "Flag", "==", "~", "", "||", "(", "IFlags", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";"], "File": "ARMAsmParser (2)2", "Func": "parseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63150, "Length": 88, "Cover_Rate": 0.4251207729468599} {"Template_token": ["", "bool", "AsmParser", "::", "ParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "const", "AsmToken", "&", "Tok", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ";", "StartLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "EndLoc", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "RegNo", "=", "tryParseRegister", "(", ")", ";", "return", "(", "RegNo", "==", "(", "unsigned", ")", "-", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "ParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63151, "Length": 65, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Reg", "==", "EndReg", ")", "continue", ";", "if", "(", "!", "RC", "->", "contains", "(", "EndReg", ")", ")", "return", "Error", "(", "AfterMinusLoc", ",", "", ")", ";", "if", "(", "MRI", "->", "getEncodingValue", "(", "Reg", ")", ">", "MRI", "->", "getEncodingValue", "(", "EndReg", ")", ")", "return", "Error", "(", "AfterMinusLoc", ",", "", ")", ";", "while", "(", "Reg", "!=", "EndReg", ")", "{", "Reg", "=", "getNextRegister", "(", "Reg", ")", ";", "EReg", "=", "MRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "Registers", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "EReg", ",", "Reg", ")", ")", ";", "}", "continue", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "RegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "OldReg", "=", "Reg", ";", "const", "AsmToken", "RegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "bool", "isQReg", "=", "false", ";", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "{", "Reg", "=", "getDRegFromQReg", "(", "Reg", ")", ";", "isQReg", "=", "true", ";", "}", "if", "(", "!", "RC", "->", "contains", "(", "Reg", ")", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "if", "(", "MRI", "->", "getEncodingValue", "(", "Reg", ")", "<", "MRI", "->", "getEncodingValue", "(", "OldReg", ")", ")", "{", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "Warning", "(", "RegLoc", ",", "", ")", ";", "else", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "}", "if", "(", "MRI", "->", "getEncodingValue", "(", "Reg", ")", "==", "MRI", "->", "getEncodingValue", "(", "OldReg", ")", ")", "{", "Warning", "(", "RegLoc", ",", "", "+", "RegTok", ".", "getString", "(", ")", "+", "", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "parseRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63152, "Length": 279, "Cover_Rate": 0.3170454545454545} {"Template_token": ["", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateRotImm", "(", "Val", ",", "S", ",", "EndLoc", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser (2)2", "Func": "parseRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63153, "Length": 121, "Cover_Rate": 0.44981412639405205} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateRotImm", "(", "Val", ",", "S", ",", "EndLoc", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser (2)2", "Func": "parseRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63154, "Length": 113, "Cover_Rate": 0.4200743494423792} {"Template_token": ["", "if", "(", "Val", "==", "-", "", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "Tok", ".", "getEndLoc", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63155, "Length": 48, "Cover_Rate": 0.3037974683544304} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "StringRef", "ShiftName", "=", "Tok", ".", "getString", "(", ")", ";", "bool", "isASR", ";", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "isASR", "=", "false", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "isASR", "=", "true", ";", "else", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isASR", ")", "{", "if", "(", "Val", "<", "", "||", "Val", ">", "", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "isThumb", "(", ")", "&&", "Val", "==", "", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Val", "==", "", ")", "Val", "=", "", ";", "}", "else", "{", "if", "(", "Val", "<", "", "||", "Val", ">", "", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateShifterImm", "(", "isASR", ",", "Val", ",", "S", ",", "EndLoc", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser (2)2", "Func": "parseShifterImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63156, "Length": 328, "Cover_Rate": 0.8937329700272479} {"Template_token": ["", "}", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "!", "Spacing", ")", "Spacing", "=", "", ";", "else", "if", "(", "Spacing", "==", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Reg", "=", "getDRegFromQReg", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "OldReg", "+", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Reg", ";", "Count", "+=", "", ";", "VectorLaneTy", "NextLaneKind", ";", "unsigned", "NextLaneIndex", ";", "SMLoc", "LaneLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ",", "NextLaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", "||", "LaneIndex", "!=", "NextLaneIndex", ")", "{", "Error", "(", "LaneLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "continue", ";", "}", "if", "(", "!", "Spacing", ")", "Spacing", "=", "", "+", "(", "Reg", "==", "OldReg", "+", "", ")", ";", "if", "(", "Reg", "!=", "OldReg", "+", "Spacing", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Count", ";", "VectorLaneTy", "NextLaneKind", ";", "unsigned", "NextLaneIndex", ";", "SMLoc", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ",", "NextLaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", "||", "LaneIndex", "!=", "NextLaneIndex", ")", "{", "Error", "(", "EndLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "switch", "(", "LaneKind", ")", "{", "case", "NoLanes", ":", "if", "(", "Count", "==", "", ")", "{", "const", "MCRegisterClass", "*", "RC", "=", "(", "Spacing", "==", "", ")", "?", "&", "MCRegisterClasses", "[", "", "]", ":", "&", "MCRegisterClasses", "[", "", "]", ";", "FirstReg", "=", "MRI", "->", "getMatchingSuperReg", "(", "FirstReg", ",", "", ",", "RC", ")", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateVectorList", "(", "FirstReg", ",", "Count", ",", "(", "Spacing", "==", "", ")", ",", "S", ",", "E", ")", ")", ";", "break", ";", "case", "AllLanes", ":", "if", "(", "Count", "==", "", ")", "{", "const", "MCRegisterClass", "*", "RC", "=", "(", "Spacing", "==", "", ")", "?", "&", "MCRegisterClasses", "[", "", "]", ":", "&", "MCRegisterClasses", "[", "", "]", ";", "FirstReg", "=", "MRI", "->", "getMatchingSuperReg", "(", "FirstReg", ",", "", ",", "RC", ")", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateVectorListAllLanes", "(", "FirstReg", ",", "Count", ",", "(", "Spacing", "==", "", ")", ",", "S", ",", "E", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser (2)2", "Func": "parseVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63157, "Length": 438, "Cover_Rate": 0.33307984790874523} {"Template_token": ["", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "k_ITCondMask", ":", "{", "static", "const", "char", "*", "const", "MaskStr", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "assert", "(", "(", "ITMask", ".", "Mask", "&", "", ")", "==", "ITMask", ".", "Mask", ")", ";", "OS", "<<", "", "<<", "MaskStr", "[", "ITMask", ".", "Mask", "]", "<<", "", ";", "break", ";", "}", "case", "k_CoprocNum", ":", "OS", "<<", "", "<<", "getCoproc", "(", ")", "<<", "", ";", "break", ";", "case", "k_CoprocReg", ":", "OS", "<<", "", "<<", "getCoproc", "(", ")", "<<", "", ";", "break", ";", "case", "k_CoprocOption", ":", "OS", "<<", "", "<<", "CoprocOption", ".", "Val", "<<", "", ";", "break", ";", "case", "k_MSRMask", ":", "OS", "<<", "", "<<", "getMSRMask", "(", ")", "<<", "", ";", "break", ";", "case", "k_BankedReg", ":", "OS", "<<", "", "<<", "getBankedReg", "(", ")", "<<", "", ";", "break", ";", "case", "k_Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "k_MemBarrierOpt", ":", "OS", "<<", "", "<<", "MemBOptToString", "(", "getMemBarrierOpt", "(", ")", ",", "false", ")", "<<", "", ";", "break", ";", "case", "k_InstSyncBarrierOpt", ":", "OS", "<<", "", "<<", "InstSyncBOptToString", "(", "getInstSyncBarrierOpt", "(", ")", ")", "<<", "", ";", "break", ";", "case", "k_Memory", ":", "OS", "<<", "", "<<", "", "<<", "Memory", ".", "BaseRegNum", ";", "OS", "<<", "", ";", "break", ";", "case", "k_PostIndexRegister", ":", "OS", "<<", "", "<<", "(", "PostIdxReg", ".", "isAdd", "?", "", ":", "", ")", "<<", "PostIdxReg", ".", "RegNum", ";"], "ground_truth": ["if", "(", "PostIdxReg", ".", "ShiftTy", "!=", "", ")", "OS", "<<", "", "(", "PostIdxReg", ".", "ShiftTy", ")", "<<", "", "<<", "PostIdxReg", ".", "ShiftImm", ";"], "File": "ARMAsmParser (2)2", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63159, "Length": 276, "Cover_Rate": 0.3699731903485255} {"Template_token": ["", "break", ";", "}", "case", "k_Register", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "k_ShifterImmediate", ":", "OS", "<<", "", "<<", "(", "ShifterImm", ".", "isASR", "?", "", ":", "", ")", "<<", "", "<<", "ShifterImm", ".", "Imm", "<<", "", ";", "break", ";", "case", "k_ShiftedRegister", ":", "OS", "<<", "", "<<", "RegShiftedReg", ".", "SrcReg", "<<", "", "<<", "", "(", "RegShiftedReg", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedReg", ".", "ShiftReg", "<<", "", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "OS", "<<", "", "<<", "RegShiftedImm", ".", "SrcReg", "<<", "", "<<", "", "(", "RegShiftedImm", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedImm", ".", "ShiftImm", "<<", "", ";", "break", ";", "case", "k_RotateImmediate", ":", "OS", "<<", "", "<<", "", "<<", "(", "RotImm", ".", "Imm", "*", "", ")", "<<", "", ";", "break", ";", "case", "k_ModifiedImmediate", ":", "OS", "<<", "", "<<", "ModImm", ".", "Bits", "<<", "", "<<", "ModImm", ".", "Rot", "<<", "", ";", "break", ";", "case", "k_ConstantPoolImmediate", ":", "OS", "<<", "", "<<", "*", "getConstantPoolImm", "(", ")", ";", "break", ";", "case", "k_BitfieldDescriptor", ":", "OS", "<<", "", "<<", "", "<<", "Bitfield", ".", "LSB", "<<", "", "<<", "Bitfield", ".", "Width", "<<", "", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "{", "OS", "<<", "", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "OS", "<<", "*", "I", ";", "if", "(", "++", "I", "<", "E", ")", "OS", "<<", "", ";", "}", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63160, "Length": 264, "Cover_Rate": 0.353887399463807} {"Template_token": ["", "void", "AsmParser", "::", "ReportNearMisses", "(", "SmallVectorImpl", "<", "NearMissInfo", ">", "&", "NearMisses", ",", "SMLoc", "IDLoc", ",", "OperandVector", "&", "Operands", ")", "{", "SmallVector", "<", "NearMissMessage", ",", "", ">", "Messages", ";", "FilterNearMisses", "(", "NearMisses", ",", "Messages", ",", "IDLoc", ",", "Operands", ")", ";", "if", "(", "Messages", ".", "size", "(", ")", "==", "", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "}", "else", "if", "(", "Messages", ".", "size", "(", ")", "==", "", ")", "{", "Error", "(", "Messages", "[", "", "]", ".", "Loc", ",", "Messages", "[", "", "]", ".", "Message", ")", ";", "}", "else", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "for", "(", "auto", "&", "M", ":", "Messages", ")", "{", "Note", "(", "M", ".", "Loc", ",", "M", ".", "Message", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "ReportNearMisses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63163, "Length": 119, "Cover_Rate": 0.9916666666666667} {"Template_token": ["", "FilterNearMisses", "(", "NearMisses", ",", "Messages", ",", "IDLoc", ",", "Operands", ")", ";", "if", "(", "Messages", ".", "size", "(", ")", "==", "", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "}", "else", "if", "(", "Messages", ".", "size", "(", ")", "==", "", ")", "{", "Error", "(", "Messages", "[", "", "]", ".", "Loc", ",", "Messages", "[", "", "]", ".", "Message", ")", ";", "}", "else", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "for", "(", "auto", "&", "M", ":", "Messages", ")", "{", "Note", "(", "M", ".", "Loc", ",", "M", ".", "Message", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "ReportNearMisses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63164, "Length": 92, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "assert", "(", "ITState", ".", "CurPosition", ">", "", ")", ";", "ITState", ".", "CurPosition", "--", ";"], "ground_truth": ["unsigned", "TZ", "=", "countTrailingZeros", "(", "ITState", ".", "Mask", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "rewindImplicitITPosition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63165, "Length": 24, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "ITState", ".", "CurPosition", "--", ";", "unsigned", "TZ", "=", "countTrailingZeros", "(", "ITState", ".", "Mask", ")", ";"], "ground_truth": ["unsigned", "NewMask", "=", "", ";"], "File": "ARMAsmParser (2)2", "Func": "rewindImplicitITPosition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63166, "Length": 20, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "unsigned", "RegIdx", "=", "", ";", "if", "(", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", "==", "", "||", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", "==", "", ")", ")", "{", "if", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isToken", "(", ")", "&&", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", "==", "", "||", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", "==", "", ")", ")", "RegIdx", "=", "", ";", "if", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "RegIdx", "]", ")", ".", "isReg", "(", ")", "&&", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "RegIdx", "]", ")", ".", "getReg", "(", ")", ")", "||", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "RegIdx", "]", ")", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "shouldOmitPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63168, "Length": 196, "Cover_Rate": 0.9032258064516129} {"Template_token": ["", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "IMod", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "ProcessorIMod", "=", "IMod", ";", "}", "}"], "ground_truth": ["if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{"], "File": "ARMAsmParser (2)2", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63169, "Length": 252, "Cover_Rate": 0.4057971014492754} {"Template_token": ["", "void", "startExplicitITBlock", "(", "", "Cond", ",", "unsigned", "Mask", ")", "{", "assert", "(", "!", "inITBlock", "(", ")", ")", ";", "ITState", ".", "Cond", "=", "Cond", ";", "ITState", ".", "Mask", "=", "Mask", ";", "ITState", ".", "CurPosition", "=", "", ";"], "ground_truth": ["ITState", ".", "IsExplicit", "=", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "startExplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63170, "Length": 42, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "ITState", ".", "CurPosition", "=", "", ";", "ITState", ".", "IsExplicit", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "startImplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63171, "Length": 13, "Cover_Rate": 0.325} {"Template_token": ["", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "uint64_t", "FB", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "", ")", ")", ";"], "ground_truth": ["setAvailableFeatures", "(", "FB", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "SwitchMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63172, "Length": 26, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "if", "(", "Mnemonic", "!=", "", ")", "return", ";", "bool", "TryTransform", "=", "Op3Reg", "==", "", "||", "Op4Reg", "==", "", "||", "(", "Op5", ".", "isReg", "(", ")", "&&", "Op5", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "!", "TryTransform", ")", "{", "TryTransform", "=", "(", "Op3Reg", "==", "", "||", "Op4Reg", "==", "", "||", "(", "Op5", ".", "isReg", "(", ")", "&&", "Op5", ".", "getReg", "(", ")", "==", "", ")", ")", "&&", "!", "(", "Op3Reg", "==", "", "&&", "Op4Reg", "==", "", "&&", "Op5", ".", "isImm", "(", ")", "&&", "!", "Op5", ".", "isImm0_508s4", "(", ")", ")", ";", "}", "if", "(", "!", "TryTransform", ")", "return", ";", "}", "else", "if", "(", "!", "isThumbOne", "(", ")", ")", "return", ";", "if", "(", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", "return", ";", "bool", "Transform", "=", "Op3Reg", "==", "Op4Reg", ";", "const", "Operand", "*", "LastOp", "=", "&", "Op5", ";", "bool", "Swap", "=", "false", ";", "if", "(", "!", "Transform", "&&", "Op5", ".", "isReg", "(", ")", "&&", "Op3Reg", "==", "Op5", ".", "getReg", "(", ")", "&&", "(", "(", "Mnemonic", "==", "", "&&", "Op4Reg", "!=", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", "{", "Swap", "=", "true", ";", "LastOp", "=", "&", "Op4", ";", "Transform", "=", "true", ";", "}", "if", "(", "Transform", ")", "{", "if", "(", "(", "(", "Mnemonic", "==", "", "&&", "CarrySetting", ")", "||", "Mnemonic", "==", "", ")", "&&", "LastOp", "->", "isReg", "(", ")", ")", "Transform", "=", "false", ";", "if", "(", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "LastOp", "->", "isImm0_7", "(", ")", ")", "Transform", "=", "false", ";", "}", "if", "(", "Transform", ")", "{", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op4", ",", "Op5", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "tryConvertingToTwoOperandForm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63173, "Length": 335, "Cover_Rate": 0.7023060796645703} {"Template_token": ["", "}", "else", "if", "(", "!", "isThumbOne", "(", ")", ")", "return", ";", "if", "(", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", "return", ";", "bool", "Transform", "=", "Op3Reg", "==", "Op4Reg", ";", "const", "Operand", "*", "LastOp", "=", "&", "Op5", ";", "bool", "Swap", "=", "false", ";", "if", "(", "!", "Transform", "&&", "Op5", ".", "isReg", "(", ")", "&&", "Op3Reg", "==", "Op5", ".", "getReg", "(", ")", "&&", "(", "(", "Mnemonic", "==", "", "&&", "Op4Reg", "!=", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", "{", "Swap", "=", "true", ";", "LastOp", "=", "&", "Op4", ";", "Transform", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "tryConvertingToTwoOperandForm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63174, "Length": 148, "Cover_Rate": 0.31027253668763105} {"Template_token": ["", "if", "(", "!", "RegNum", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "}", "if", "(", "!", "RegNum", ")", "{", "StringMap", "<", "unsigned", ">", "::", "const_iterator", "Entry", "=", "RegisterReqs", ".", "find", "(", "lowerCase", ")", ";", "if", "(", "Entry", "==", "RegisterReqs", ".", "end", "(", ")", ")", "return", "-", "", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "Entry", "->", "getValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "tryParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63175, "Length": 204, "Cover_Rate": 0.6035502958579881} {"Template_token": ["", "unsigned", "RegNum", "=", "MatchRegisterName", "(", "lowerCase", ")", ";", "if", "(", "!", "RegNum", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "}", "if", "(", "!", "RegNum", ")", "{", "StringMap", "<", "unsigned", ">", "::", "const_iterator", "Entry", "=", "RegisterReqs", ".", "find", "(", "lowerCase", ")", ";", "if", "(", "Entry", "==", "RegisterReqs", ".", "end", "(", ")", ")", "return", "-", "", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "tryParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63176, "Length": 204, "Cover_Rate": 0.6035502958579881} {"Template_token": ["", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "ExclaimTok", ".", "getString", "(", ")", ",", "ExclaimTok", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "SMLoc", "SIdx", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "tryParseRegisterWithWriteBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63177, "Length": 111, "Cover_Rate": 0.38408304498269896} {"Template_token": ["", "Operands", ".", "push_back", "(", "Operand", "::", "CreateReg", "(", "RegNo", ",", "RegStartLoc", ",", "RegEndLoc", ")", ")", ";", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "ExclaimTok", ".", "getString", "(", ")", ",", "ExclaimTok", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "SMLoc", "SIdx", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "return", "TokError", "(", "", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateVectorIndex", "(", "MCE", "->", "getValue", "(", ")", ",", "SIdx", ",", "E", ",", "getContext", "(", ")", ")", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "tryParseRegisterWithWriteBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63178, "Length": 228, "Cover_Rate": 0.7889273356401384} {"Template_token": ["", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "const", "MCExpr", "*", "SOExpr", "=", "Op", ".", "getImm", "(", ")", ";", "int64_t", "Value", ";", "if", "(", "!", "SOExpr", "->", "evaluateAsAbsolute", "(", "Value", ")", ")", "return", "Match_Success", ";", "assert", "(", "(", "Value", ">=", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", "&&", "Value", "<=", "std", "::", "numeric_limits", "<", "uint32_t", ">", "::", "max", "(", ")", ")", "&&", "", ")", ";", "}", "break", ";", "case", "MCK_rGPR", ":", "if", "(", "hasV8Ops", "(", ")", "&&", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "return", "Match_Success", ";", "return", "Match_rGPR", ";", "case", "MCK_GPRPair", ":", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "MRI", "->", "getRegClass", "(", "", ")", ".", "contains", "(", "Op", ".", "getReg", "(", ")", ")", ")", "return", "Match_Success", ";", "break", ";", "}"], "ground_truth": ["return", "Match_InvalidOperand", ";"], "File": "ARMAsmParser (2)2", "Func": "validateTargetOperandClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63183, "Length": 137, "Cover_Rate": 0.6088888888888889} {"Template_token": ["", "assert", "(", "(", "Value", ">=", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", "&&", "Value", "<=", "std", "::", "numeric_limits", "<", "uint32_t", ">", "::", "max", "(", ")", ")", "&&", "", ")", ";", "}", "break", ";", "case", "MCK_rGPR", ":", "if", "(", "hasV8Ops", "(", ")", "&&", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "return", "Match_Success", ";", "return", "Match_rGPR", ";", "case", "MCK_GPRPair", ":", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "MRI", "->", "getRegClass", "(", "", ")", ".", "contains", "(", "Op", ".", "getReg", "(", ")", ")", ")", "return", "Match_Success", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "validateTargetOperandClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63184, "Length": 98, "Cover_Rate": 0.43555555555555553} {"Template_token": ["", "bool", "AsmParser", "::", "validatetLDMRegList", "(", "const", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ",", "unsigned", "ListNo", ",", "bool", "IsARPop", ")", "{", "const", "Operand", "&", "Op", "=", "static_cast", "<", "const", "Operand", "&", ">", "(", "*", "Operands", "[", "ListNo", "]", ")", ";", "bool", "HasWritebackToken", "=", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "", ";"], "ground_truth": ["bool", "ListContainsSP", "=", "listContainsReg", "(", "Inst", ",", "ListNo", ",", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "validatetLDMRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63185, "Length": 70, "Cover_Rate": 0.4605263157894737} {"Template_token": ["", "bool", "AsmParser", "::", "validatetSTMRegList", "(", "const", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ",", "unsigned", "ListNo", ")", "{", "const", "Operand", "&", "Op", "=", "static_cast", "<", "const", "Operand", "&", ">", "(", "*", "Operands", "[", "ListNo", "]", ")", ";"], "ground_truth": ["bool", "HasWritebackToken", "=", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "", ";"], "File": "ARMAsmParser (2)2", "Func": "validatetSTMRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63186, "Length": 55, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "bool", "AsmParser", "::", "validatetSTMRegList", "(", "const", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ",", "unsigned", "ListNo", ")", "{", "const", "Operand", "&", "Op", "=", "static_cast", "<", "const", "Operand", "&", ">", "(", "*", "Operands", "[", "ListNo", "]", ")", ";", "bool", "HasWritebackToken", "=", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "", ";", "bool", "ListContainsSP", "=", "listContainsReg", "(", "Inst", ",", "ListNo", ",", "", ")", ";", "bool", "ListContainsPC", "=", "listContainsReg", "(", "Inst", ",", "ListNo", ",", "", ")", ";", "if", "(", "ListContainsSP", "&&", "ListContainsPC", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "else", "if", "(", "ListContainsSP", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "else", "if", "(", "ListContainsPC", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "validatetSTMRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63187, "Length": 149, "Cover_Rate": 0.9675324675324676} {"Template_token": ["", "return", "getParser", "(", ")", ".", "Warning", "(", "L", ",", "Msg", ",", "Range", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "Warning", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63188, "Length": 15, "Cover_Rate": 0.46875} {"Template_token": ["", "bool", "Warning", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "SMRange", "Range", "=", "None", ")", "{"], "ground_truth": ["return", "getParser", "(", ")", ".", "Warning", "(", "L", ",", "Msg", ",", "Range", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "Warning", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63189, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";", "if", "(", "!", "Memory", ".", "OffsetRegNum", ")", "{", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Memory", ".", "OffsetImm", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addAddrMode2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63190, "Length": 149, "Cover_Rate": 0.6234309623430963} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "if", "(", "isImm", "(", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";", "if", "(", "!", "Memory", ".", "OffsetRegNum", ")", "{", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Memory", ".", "OffsetImm", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMAsmParser (2)3", "Func": "addAddrMode3Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63191, "Length": 221, "Cover_Rate": 0.7978339350180506} {"Template_token": ["", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";", "if", "(", "!", "Memory", ".", "OffsetRegNum", ")", "{", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addAddrMode3Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63192, "Length": 148, "Cover_Rate": 0.5342960288808665} {"Template_token": ["", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", "/", "", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";"], "ground_truth": ["if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "", ";"], "File": "ARMAsmParser (2)3", "Func": "addAddrMode5FP16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63193, "Length": 94, "Cover_Rate": 0.45410628019323673} {"Template_token": ["", "if", "(", "isImm", "(", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";"], "ground_truth": ["else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{"], "File": "ARMAsmParser (2)3", "Func": "addAddrMode5Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63194, "Length": 88, "Cover_Rate": 0.4251207729468599} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "return", ";", "}"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addAdrLabelOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63195, "Length": 32, "Cover_Rate": 0.32653061224489793} {"Template_token": ["", "assert", "(", "isImm", "(", ")", "&&", "", ")", ";", "if", "(", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "return", ";", "}"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addAdrLabelOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63196, "Length": 55, "Cover_Rate": 0.5612244897959183} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "/", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addComplexRotationEvenOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63197, "Length": 43, "Cover_Rate": 0.7818181818181819} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "/", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addComplexRotationEvenOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63198, "Length": 34, "Cover_Rate": 0.6181818181818182} {"Template_token": ["", "void", "addComplexRotationOddOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "CE", "->", "getValue", "(", ")", "-", "", ")", "/", "", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addComplexRotationOddOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63199, "Length": 58, "Cover_Rate": 0.9830508474576272} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "CE", "->", "getValue", "(", ")", "-", "", ")", "/", "", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addComplexRotationOddOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63200, "Length": 37, "Cover_Rate": 0.6271186440677966} {"Template_token": ["", "void", "addConstPoolAsmImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "addExpr", "(", "Inst", ",", "getConstantPoolImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addConstPoolAsmImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63201, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "addExpr", "(", "Inst", ",", "getConstantPoolImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addConstPoolAsmImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63202, "Length": 10, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addFBits16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63203, "Length": 24, "Cover_Rate": 0.43636363636363634} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addFBits16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63204, "Length": 19, "Cover_Rate": 0.34545454545454546} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addFBits32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63205, "Length": 33, "Cover_Rate": 0.6} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addFBits32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63206, "Length": 19, "Cover_Rate": 0.34545454545454546} {"Template_token": ["", "void", "addFPDRegListWithVPROperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addRegListOperands", "(", "Inst", ",", "N", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addFPDRegListWithVPROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63208, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "void", "addFPImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "int", "Val", "=", "", "(", "APInt", "(", "", ",", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addFPImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63209, "Length": 65, "Cover_Rate": 0.9558823529411765} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["int", "Val", "=", "", "(", "APInt", "(", "", ",", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addFPImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63210, "Length": 32, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "void", "addFPSRegListWithVPROperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addRegListOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addFPSRegListWithVPROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63211, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "addRegListOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addFPSRegListWithVPROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63212, "Length": 8, "Cover_Rate": 0.4} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "/", "", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm0_1020s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63214, "Length": 33, "Cover_Rate": 0.6} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "-", "(", "uint32_t", ")", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm0_4095NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63215, "Length": 44, "Cover_Rate": 0.7719298245614035} {"Template_token": ["", "void", "addImm0_4095NegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm0_4095NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63216, "Length": 36, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm0_508s4NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63217, "Length": 24, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "void", "addImm0_508s4NegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm0_508s4NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63218, "Length": 36, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "/", "", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm0_508s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63219, "Length": 42, "Cover_Rate": 0.7636363636363637} {"Template_token": ["", "void", "addImm0_508s4Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm0_508s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63220, "Length": 36, "Cover_Rate": 0.6545454545454545} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "-", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addImm1_16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63221, "Length": 19, "Cover_Rate": 0.34545454545454546} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "-", "", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm1_16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63222, "Length": 33, "Cover_Rate": 0.6} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "-", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addImm1_32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63223, "Length": 34, "Cover_Rate": 0.6181818181818182} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "-", "", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm1_32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63224, "Length": 33, "Cover_Rate": 0.6} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addImm7Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63225, "Length": 17, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm7s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63227, "Length": 31, "Cover_Rate": 0.5849056603773585} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addImm7Shift0Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63228, "Length": 41, "Cover_Rate": 0.7735849056603774} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addImm7Shift0Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63229, "Length": 41, "Cover_Rate": 0.7735849056603774} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addImm7Shift1Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63230, "Length": 17, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addImm7Shift1Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63231, "Length": 41, "Cover_Rate": 0.7735849056603774} {"Template_token": ["", "void", "addImm7Shift2Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm7Shift2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63232, "Length": 36, "Cover_Rate": 0.6792452830188679} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm7Shift2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63233, "Length": 24, "Cover_Rate": 0.4528301886792453} {"Template_token": ["", "void", "addImm8s4Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addImm8s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63234, "Length": 53, "Cover_Rate": 1.0} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addImm8s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63235, "Length": 17, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "Imm", "==", "", "?", "", ":", "Imm", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addImmThumbSROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63236, "Length": 21, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "unsigned", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "Imm", "==", "", "?", "", ":", "Imm", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addImmThumbSROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63237, "Length": 30, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "void", "addITCondCodeInvOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "(", "", "(", "getCondCode", "(", ")", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addITCondCodeInvOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63238, "Length": 42, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "void", "addITCondCodeInvOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "(", "", "(", "getCondCode", "(", ")", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addITCondCodeInvOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63239, "Length": 42, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "/", "", ")", ")", ";"], "ground_truth": ["else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Memory", ".", "OffsetImm", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemImm0_1020s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63241, "Length": 70, "Cover_Rate": 0.660377358490566} {"Template_token": ["", "void", "addMemImm12OffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "if", "(", "isImm", "(", ")", ")", "{", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "addExpr", "(", "Inst", ",", "Memory", ".", "OffsetImm", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addMemImm12OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63242, "Length": 76, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "isImm", "(", ")", ")", "{", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemImm12OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63243, "Length": 28, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "if", "(", "isImm", "(", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addMemImm7s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63244, "Length": 36, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "void", "addMemImm8s4OffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "if", "(", "isImm", "(", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "addExpr", "(", "Inst", ",", "Memory", ".", "OffsetImm", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addMemImm8s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63245, "Length": 81, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "Memory", ".", "OffsetImm", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemImmOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63246, "Length": 32, "Cover_Rate": 0.7111111111111111} {"Template_token": ["", "void", "addMemNoOffsetT2NoSpOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemNoOffsetT2NoSpOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63247, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addMemNoOffsetT2NoSpOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63248, "Length": 24, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemNoOffsetT2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63249, "Length": 23, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "void", "addMemNoOffsetT2Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemNoOffsetT2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63250, "Length": 21, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addMemNoOffsetTOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63251, "Length": 15, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemNoOffsetTOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63252, "Length": 23, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemRegRQOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63254, "Length": 37, "Cover_Rate": 0.74} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addMemRegRQOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63255, "Length": 29, "Cover_Rate": 0.58} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "addExpr", "(", "Inst", ",", "Memory", ".", "OffsetImm", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addMemThumbRIs1Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63256, "Length": 33, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "void", "addMemThumbRIs2Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "/", "", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Memory", ".", "OffsetImm", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addMemThumbRIs2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63258, "Length": 106, "Cover_Rate": 1.0} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "/", "", ")", ")", ";"], "ground_truth": ["else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Memory", ".", "OffsetImm", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemThumbRIs4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63259, "Length": 84, "Cover_Rate": 0.7924528301886793} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "/", "", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Memory", ".", "OffsetImm", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addMemThumbRIs4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63260, "Length": 71, "Cover_Rate": 0.6698113207547169} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";"], "ground_truth": ["else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "/", "", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemThumbSPIOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63261, "Length": 78, "Cover_Rate": 0.7358490566037735} {"Template_token": ["", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "Memory", ".", "OffsetImm", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemUImm12OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63263, "Length": 26, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "if", "(", "isImm", "(", ")", ")", "{", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addMemUImm12OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63264, "Length": 31, "Cover_Rate": 0.40789473684210525} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "uint32_t", "Enc", "=", "", "(", "-", "CE", "->", "getValue", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Enc", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addModImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63265, "Length": 40, "Cover_Rate": 0.625} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "uint32_t", "Enc", "=", "", "(", "~", "CE", "->", "getValue", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Enc", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addModImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63266, "Length": 50, "Cover_Rate": 0.78125} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getVectorIndex", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addMVEPairVectorIndexOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63268, "Length": 24, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Imm", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMveSaturateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63269, "Length": 33, "Cover_Rate": 0.4177215189873418} {"Template_token": ["", "const", "MCRegisterClass", "*", "RC_out", "=", "(", "VectorList", ".", "Count", "==", "", ")", "?", "&", "MCRegisterClasses", "[", "", "]", ":", "&", "MCRegisterClasses", "[", "", "]", ";", "unsigned", "I", ",", "E", "=", "RC_out", "->", "getNumRegs", "(", ")", ";", "for", "(", "I", "=", "", ";", "I", "<", "E", ";", "I", "++", ")", "if", "(", "RC_in", "->", "getRegister", "(", "I", ")", "==", "VectorList", ".", "RegNum", ")", "break", ";", "assert", "(", "I", "<", "E", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RC_out", "->", "getRegister", "(", "I", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMVEVecListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63270, "Length": 90, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "void", "addMVEVectorIndexOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMVEVectorIndexOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63272, "Length": 21, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "Value", "=", "", "(", "~", "Value", "&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addNEONi16splatNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63273, "Length": 23, "Cover_Rate": 0.32857142857142857} {"Template_token": ["", "void", "addNEONi16splatOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONi16splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63274, "Length": 36, "Cover_Rate": 0.5373134328358209} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONi32splatNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63275, "Length": 24, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "Value", "=", "", "(", "~", "Value", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONi32splatNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63276, "Length": 44, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "void", "addNEONi32splatOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONi32splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63277, "Length": 21, "Cover_Rate": 0.31343283582089554} {"Template_token": ["", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "Value", "=", "", "(", "Value", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addNEONi32splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63278, "Length": 29, "Cover_Rate": 0.43283582089552236} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Value", "=", "encodeNeonVMOVImmediate", "(", "~", "CE", "->", "getValue", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONi32vmovNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63279, "Length": 28, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "unsigned", "Value", "=", "encodeNeonVMOVImmediate", "(", "~", "CE", "->", "getValue", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addNEONi32vmovNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63280, "Length": 26, "Cover_Rate": 0.41935483870967744} {"Template_token": ["", "unsigned", "Value", "=", "encodeNeonVMOVImmediate", "(", "CE", "->", "getValue", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addNEONi32vmovOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63281, "Length": 25, "Cover_Rate": 0.4098360655737705} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ",", "Value", ">>=", "", ")", "{"], "ground_truth": ["Imm", "|=", "(", "Value", "&", "", ")", "<<", "i", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONi64splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63282, "Length": 29, "Cover_Rate": 0.30526315789473685} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "unsigned", "Imm", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ",", "Value", ">>=", "", ")", "{", "Imm", "|=", "(", "Value", "&", "", ")", "<<", "i", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addNEONi64splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63283, "Length": 59, "Cover_Rate": 0.6210526315789474} {"Template_token": ["", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Inv", ")", "Value", "=", "~", "Value", ";", "unsigned", "B", "=", "Value", "&", "", ";", "B", "|=", "", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "B", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONi8ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63284, "Length": 65, "Cover_Rate": 0.6701030927835051} {"Template_token": ["", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Inv", ")", "Value", "=", "~", "Value", ";", "unsigned", "B", "=", "Value", "&", "", ";", "B", "|=", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "B", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addNEONi8ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63285, "Length": 42, "Cover_Rate": 0.4329896907216495} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["addNEONi8ReplicateOperands", "(", "Inst", ",", "true", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONinvi8ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63288, "Length": 16, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONvmovi16ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63289, "Length": 55, "Cover_Rate": 0.4263565891472868} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONvmovi16ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63290, "Length": 55, "Cover_Rate": 0.4263565891472868} {"Template_token": ["", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";"], "ground_truth": ["uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONvmovi32ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63291, "Length": 49, "Cover_Rate": 0.4224137931034483} {"Template_token": ["", "void", "addNEONvmovi32ReplicateOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";"], "ground_truth": ["uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONvmovi32ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63292, "Length": 85, "Cover_Rate": 0.7327586206896551} {"Template_token": ["", "void", "addNEONvmovi8ReplicateOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "addNEONi8ReplicateOperands", "(", "Inst", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addNEONvmovi8ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63293, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["addNEONi8ReplicateOperands", "(", "Inst", ",", "false", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONvmovi8ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63294, "Length": 16, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "void", "addPKHASRImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addPKHASRImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63295, "Length": 21, "Cover_Rate": 0.328125} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addPowerTwoOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63296, "Length": 40, "Cover_Rate": 0.7547169811320755} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addPowerTwoOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63297, "Length": 31, "Cover_Rate": 0.5849056603773585} {"Template_token": ["", "for", "(", "unsigned", "Reg", ":", "RegList", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addRegListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63298, "Length": 20, "Cover_Rate": 0.37735849056603776} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "Reg", ":", "RegList", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addRegListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63299, "Length": 40, "Cover_Rate": 0.7547169811320755} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addT2SOImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63302, "Length": 24, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "void", "addT2SOImmNegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addT2SOImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63303, "Length": 21, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "void", "addT2SOImmNotOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addT2SOImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63304, "Length": 36, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "void", "addT2SOImmNotOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "~", "(", "uint32_t", ")", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addT2SOImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63305, "Length": 56, "Cover_Rate": 0.9824561403508771} {"Template_token": ["", "uint32_t", "Val", "=", "-", "CE", "->", "getValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addThumbModImmNeg1_7Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63306, "Length": 23, "Cover_Rate": 0.3898305084745763} {"Template_token": ["", "void", "addThumbModImmNeg1_7Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["uint32_t", "Val", "=", "-", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addThumbModImmNeg1_7Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63307, "Length": 46, "Cover_Rate": 0.7796610169491526} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["uint32_t", "Val", "=", "-", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addThumbModImmNeg8_255Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63308, "Length": 25, "Cover_Rate": 0.423728813559322} {"Template_token": ["", "uint32_t", "Val", "=", "-", "CE", "->", "getValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addThumbModImmNeg8_255Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63309, "Length": 23, "Cover_Rate": 0.3898305084745763} {"Template_token": ["", "void", "addTraceSyncBarrierOptOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "(", "getTraceSyncBarrierOpt", "(", ")", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addTraceSyncBarrierOptOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63311, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "}", "const", "MCSymbolRefExpr", "*", "SR", "=", "cast", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "SR", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addUnsignedOffset_b8s2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63312, "Length": 29, "Cover_Rate": 0.3670886075949367} {"Template_token": ["", "void", "addUnsignedOffset_b8s2Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ">>", "", ")", ")", ";", "return", ";", "}", "const", "MCSymbolRefExpr", "*", "SR", "=", "cast", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "SR", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addUnsignedOffset_b8s2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63313, "Length": 79, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "RegNum", "=", "getVPTPred", "(", ")", "==", "", "?", "", ":", "", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegNum", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addVPTPredNOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63314, "Length": 25, "Cover_Rate": 0.3125} {"Template_token": ["", "int", "TiedOp", "=", "MCID", ".", "getOperandConstraint", "(", "NextOpIndex", ",", "MCOI", "::", "TIED_TO", ")", ";", "assert", "(", "TiedOp", ">=", "", "&&", "", ")", ";", "RegNum", "=", "Inst", ".", "getOperand", "(", "TiedOp", ")", ".", "getReg", "(", ")", ";", "}"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegNum", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addVPTPredROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63315, "Length": 49, "Cover_Rate": 0.3951612903225806} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "addVPTPredNOperands", "(", "Inst", ",", "N", "-", "", ")", ";", "unsigned", "RegNum", ";", "if", "(", "getVPTPred", "(", ")", "==", "", ")", "{", "RegNum", "=", "", ";", "}", "else", "{"], "ground_truth": ["unsigned", "NextOpIndex", "=", "Inst", ".", "getNumOperands", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addVPTPredROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63316, "Length": 46, "Cover_Rate": 0.3709677419354839} {"Template_token": ["", "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "if", "(", "AddBuildAttributes", ")", "getTargetStreamer", "(", ")", ".", "emitTargetAttributes", "(", "STI", ")", ";", "ITState", ".", "CurPosition", "=", "~", "", ";", "VPTState", ".", "CurPosition", "=", "~", "", ";"], "ground_truth": ["NextSymbolIsThumb", "=", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63317, "Length": 60, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "CDE", ".", "insert", "(", "Mnemonic", ")", ";", "CDEWithVPTSuffix", ".", "insert", "(", "Mnemonic", ")", ";", "CDEWithVPTSuffix", ".", "insert", "(", "std", "::", "string", "(", "Mnemonic", ")", "+", "", ")", ";"], "ground_truth": ["CDEWithVPTSuffix", ".", "insert", "(", "std", "::", "string", "(", "Mnemonic", ")", "+", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "ARMMnemonicSets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63318, "Length": 42, "Cover_Rate": 0.37168141592920356} {"Template_token": ["", "Operand", "(", "KindTy", "K", ")", ":", "Kind", "(", "K", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63319, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "Operand", "(", "KindTy", "K", ")", ":", "Kind", "(", "K", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63320, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "break", ";", "case", "", ":", "RNext", "=", "", ";", "RPair", "=", "", ";", "break", ";", "case", "", ":", "RNext", "=", "", ";", "RPair", "=", "", ";", "break", ";", "case", "", ":", "RNext", "=", "", ";", "RPair", "=", "", ";", "break", ";", "case", "", ":", "RNext", "=", "", ";", "RPair", "=", "", ";", "break", ";", "}", "const", "MCParsedAsmOperand", "&", "Op3", "=", "*", "Operands", "[", "", "+", "NumPredOps", "]", ";", "if", "(", "!", "Op3", ".", "isReg", "(", ")", "||", "Op3", ".", "getReg", "(", ")", "!=", "RNext", ")", "return", "Error", "(", "Op3", ".", "getStartLoc", "(", ")", ",", "", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", "+", "NumPredOps", ")", ";"], "ground_truth": ["Operands", "[", "", "+", "NumPredOps", "]", "=", "Operand", "::", "CreateReg", "(", "RPair", ",", "Op2", ".", "getStartLoc", "(", ")", ",", "Op2", ".", "getEndLoc", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "CDEConvertDualRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63321, "Length": 138, "Cover_Rate": 0.4144144144144144} {"Template_token": ["", "case", "", ":", "RNext", "=", "", ";", "RPair", "=", "", ";", "break", ";", "case", "", ":", "RNext", "=", "", ";", "RPair", "=", "", ";", "break", ";", "case", "", ":", "RNext", "=", "", ";", "RPair", "=", "", ";", "break", ";", "case", "", ":", "RNext", "=", "", ";", "RPair", "=", "", ";", "break", ";", "case", "", ":", "RNext", "=", "", ";", "RPair", "=", "", ";", "break", ";", "}", "const", "MCParsedAsmOperand", "&", "Op3", "=", "*", "Operands", "[", "", "+", "NumPredOps", "]", ";", "if", "(", "!", "Op3", ".", "isReg", "(", ")", "||", "Op3", ".", "getReg", "(", ")", "!=", "RNext", ")", "return", "Error", "(", "Op3", ".", "getStartLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", "+", "NumPredOps", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "CDEConvertDualRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63322, "Length": 123, "Cover_Rate": 0.36936936936936937} {"Template_token": ["", "static", "void", "checkNeonReplicateArgs", "(", "unsigned", "FromW", ",", "unsigned", "ToW", ")", "{", "assert", "(", "(", "FromW", "==", "", "||", "FromW", "==", "", "||", "FromW", "==", "", ")", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "(", "ToW", "==", "", "||", "ToW", "==", "", "||", "ToW", "==", "", ")", "&&", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "checkNeonReplicateArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63324, "Length": 49, "Cover_Rate": 0.8305084745762712} {"Template_token": ["", "unsigned", "OpNo", ";", "for", "(", "OpNo", "=", "", ";", "!", "MCID", ".", "OpInfo", "[", "OpNo", "]", ".", "isOptionalDef", "(", ")", "&&", "OpNo", "<", "MCID", ".", "NumOperands", ";", "++", "OpNo", ")", ";", "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", ")", "return", "Match_RequiresFlagSetting", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", "&&", "!", "inITBlock", "(", ")", ")", "return", "Match_RequiresITBlock", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "if", "(", "Opc", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "Opc", "==", "", "&&", "!", "hasV6MOps", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresThumb2", ";", "else", "if", "(", "Opc", "==", "", "&&", "!", "hasV6Ops", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresV6", ";", "}", "if", "(", "Opc", "==", "", "&&", "!", "hasV8Ops", "(", ")", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "Match_RequiresV8", ";", "if", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "||", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "return", "Match_RequiresV8", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["case", "", ":"], "File": "ARMAsmParser (2)3", "Func": "checkTargetMatchPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63325, "Length": 329, "Cover_Rate": 0.4895833333333333} {"Template_token": ["", "Op", "->", "BankedReg", ".", "Val", "=", "Reg", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "CreateBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63326, "Length": 24, "Cover_Rate": 0.4528301886792453} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateBankedReg", "(", "unsigned", "Reg", ",", "SMLoc", "S", ")", "{"], "ground_truth": ["auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_BankedReg", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63327, "Length": 29, "Cover_Rate": 0.5471698113207547} {"Template_token": ["", "Op", "->", "Bitfield", ".", "LSB", "=", "LSB", ";", "Op", "->", "Bitfield", ".", "Width", "=", "Width", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "CreateBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63328, "Length": 32, "Cover_Rate": 0.47761194029850745} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_CCOut", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "S", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateCCOut", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63329, "Length": 33, "Cover_Rate": 0.6226415094339622} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_CCOut", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateCCOut", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63330, "Length": 36, "Cover_Rate": 0.6792452830188679} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateCondCode", "(", "", "CC", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_CondCode", ")", ";"], "ground_truth": ["Op", "->", "CC", ".", "Val", "=", "CC", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63331, "Length": 37, "Cover_Rate": 0.6727272727272727} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateCondCode", "(", "", "CC", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_CondCode", ")", ";", "Op", "->", "CC", ".", "Val", "=", "CC", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63332, "Length": 43, "Cover_Rate": 0.7818181818181819} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateConstantPoolImm", "(", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_ConstantPoolImmediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateConstantPoolImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63333, "Length": 57, "Cover_Rate": 0.9827586206896551} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateConstantPoolImm", "(", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_ConstantPoolImmediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "CreateConstantPoolImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63334, "Length": 58, "Cover_Rate": 1.0} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateCoprocNum", "(", "unsigned", "CopVal", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_CoprocNum", ")", ";", "Op", "->", "Cop", ".", "Val", "=", "CopVal", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "S", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateCoprocNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63335, "Length": 49, "Cover_Rate": 0.9245283018867925} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateCoprocNum", "(", "unsigned", "CopVal", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_CoprocNum", ")", ";", "Op", "->", "Cop", ".", "Val", "=", "CopVal", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateCoprocNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63336, "Length": 52, "Cover_Rate": 0.9811320754716981} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateCoprocOption", "(", "unsigned", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_CoprocOption", ")", ";", "Op", "->", "Cop", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateCoprocOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63337, "Length": 55, "Cover_Rate": 0.9821428571428571} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateCoprocReg", "(", "unsigned", "CopVal", ",", "SMLoc", "S", ")", "{"], "ground_truth": ["auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_CoprocReg", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateCoprocReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63338, "Length": 29, "Cover_Rate": 0.5471698113207547} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateImm", "(", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{"], "ground_truth": ["auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_Immediate", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63339, "Length": 34, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "Op", "->", "ISBOpt", ".", "Val", "=", "Opt", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "CreateInstSyncBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63340, "Length": 24, "Cover_Rate": 0.43636363636363634} {"Template_token": ["", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "CreateITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63341, "Length": 16, "Cover_Rate": 0.3018867924528302} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_ITCondMask", ")", ";", "Op", "->", "ITMask", ".", "Mask", "=", "Mask", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63342, "Length": 36, "Cover_Rate": 0.6792452830188679} {"Template_token": ["", "Op", "->", "Memory", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "Memory", ".", "Alignment", "=", "Alignment", ";", "Op", "->", "Memory", ".", "isNegative", "=", "isNegative", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "Op", "->", "AlignmentLoc", "=", "AlignmentLoc", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63343, "Length": 45, "Cover_Rate": 0.3237410071942446} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_ModifiedImmediate", ")", ";", "Op", "->", "ModImm", ".", "Bits", "=", "Bits", ";", "Op", "->", "ModImm", ".", "Rot", "=", "Rot", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "CreateModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63344, "Length": 45, "Cover_Rate": 0.6716417910447762} {"Template_token": ["", "Op", "->", "MMask", ".", "Val", "=", "MMask", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "CreateMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63345, "Length": 24, "Cover_Rate": 0.4528301886792453} {"Template_token": ["", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "CreateMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63346, "Length": 16, "Cover_Rate": 0.3018867924528302} {"Template_token": ["", "Op", "->", "PostIdxReg", ".", "ShiftTy", "=", "ShiftTy", ";", "Op", "->", "PostIdxReg", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "CreatePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63347, "Length": 32, "Cover_Rate": 0.3516483516483517} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateProcIFlags", "(", "", "IFlags", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_ProcIFlags", ")", ";", "Op", "->", "IFlags", ".", "Val", "=", "IFlags", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63348, "Length": 52, "Cover_Rate": 0.9454545454545454} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_ProcIFlags", ")", ";"], "ground_truth": ["Op", "->", "IFlags", ".", "Val", "=", "IFlags", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63349, "Length": 21, "Cover_Rate": 0.38181818181818183} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_Register", ")", ";"], "ground_truth": ["Op", "->", "Reg", ".", "RegNum", "=", "RegNum", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63350, "Length": 21, "Cover_Rate": 0.375} {"Template_token": ["", "Op", "->", "Reg", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63351, "Length": 20, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "if", "(", "Kind", "==", "k_RegisterList", "&&", "Regs", ".", "back", "(", ")", ".", "second", "==", "", ")", "Kind", "=", "k_RegisterListWithAPSR", ";", "assert", "(", "llvm", "::", "is_sorted", "(", "Regs", ")", "&&", "", ")", ";", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "Kind", ")", ";", "for", "(", "const", "auto", "&", "P", ":", "Regs", ")", "Op", "->", "Registers", ".", "push_back", "(", "P", ".", "second", ")", ";", "Op", "->", "StartLoc", "=", "StartLoc", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "EndLoc", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63352, "Length": 77, "Cover_Rate": 0.34841628959276016} {"Template_token": ["", "else", "Kind", "=", "k_SPRRegisterList", ";", "}", "if", "(", "Kind", "==", "k_RegisterList", "&&", "Regs", ".", "back", "(", ")", ".", "second", "==", "", ")", "Kind", "=", "k_RegisterListWithAPSR", ";", "assert", "(", "llvm", "::", "is_sorted", "(", "Regs", ")", "&&", "", ")", ";", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "Kind", ")", ";", "for", "(", "const", "auto", "&", "P", ":", "Regs", ")", "Op", "->", "Registers", ".", "push_back", "(", "P", ".", "second", ")", ";", "Op", "->", "StartLoc", "=", "StartLoc", ";", "Op", "->", "EndLoc", "=", "EndLoc", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63353, "Length": 86, "Cover_Rate": 0.3891402714932127} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_RotateImmediate", ")", ";"], "ground_truth": ["Op", "->", "RotImm", ".", "Imm", "=", "Imm", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63354, "Length": 21, "Cover_Rate": 0.375} {"Template_token": ["", "Op", "->", "RotImm", ".", "Imm", "=", "Imm", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63355, "Length": 20, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_ShiftedImmediate", ")", ";", "Op", "->", "RegShiftedImm", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "RegShiftedImm", ".", "SrcReg", "=", "SrcReg", ";"], "ground_truth": ["Op", "->", "RegShiftedImm", ".", "ShiftImm", "=", "ShiftImm", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateShiftedImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63356, "Length": 37, "Cover_Rate": 0.4625} {"Template_token": ["", "Op", "->", "RegShiftedImm", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "RegShiftedImm", ".", "SrcReg", "=", "SrcReg", ";", "Op", "->", "RegShiftedImm", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateShiftedImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63357, "Length": 39, "Cover_Rate": 0.4875} {"Template_token": ["", "Op", "->", "RegShiftedReg", ".", "SrcReg", "=", "SrcReg", ";", "Op", "->", "RegShiftedReg", ".", "ShiftReg", "=", "ShiftReg", ";", "Op", "->", "RegShiftedReg", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateShiftedRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63358, "Length": 36, "Cover_Rate": 0.3956043956043956} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_ShifterImmediate", ")", ";", "Op", "->", "ShifterImm", ".", "isASR", "=", "isASR", ";", "Op", "->", "ShifterImm", ".", "Imm", "=", "Imm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateShifterImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63359, "Length": 44, "Cover_Rate": 0.6567164179104478} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_ShifterImmediate", ")", ";", "Op", "->", "ShifterImm", ".", "isASR", "=", "isASR", ";"], "ground_truth": ["Op", "->", "ShifterImm", ".", "Imm", "=", "Imm", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateShifterImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63360, "Length": 29, "Cover_Rate": 0.43283582089552236} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_Token", ")", ";", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "CreateToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63361, "Length": 53, "Cover_Rate": 0.7681159420289855} {"Template_token": ["", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";"], "ground_truth": ["Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63362, "Length": 24, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateTraceSyncBarrierOpt", "(", "", "Opt", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_TraceSyncBarrierOpt", ")", ";", "Op", "->", "TSBOpt", ".", "Val", "=", "Opt", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateTraceSyncBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63363, "Length": 43, "Cover_Rate": 0.7818181818181819} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_VectorIndex", ")", ";", "Op", "->", "VectorIndex", ".", "Val", "=", "Idx", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "CreateVectorIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63364, "Length": 37, "Cover_Rate": 0.6166666666666667} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateVectorList", "(", "unsigned", "RegNum", ",", "unsigned", "Count", ",", "bool", "isDoubleSpaced", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_VectorList", ")", ";", "Op", "->", "VectorList", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63365, "Length": 74, "Cover_Rate": 0.9487179487179487} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_VectorListAllLanes", ")", ";", "Op", "->", "VectorList", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateVectorListAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63366, "Length": 43, "Cover_Rate": 0.5512820512820513} {"Template_token": ["", "Op", "->", "VectorList", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "VectorList", ".", "LaneIndex", "=", "Index", ";", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateVectorListIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63367, "Length": 38, "Cover_Rate": 0.42696629213483145} {"Template_token": ["", "Op", "->", "VCC", ".", "Val", "=", "CC", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "S", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateVPTPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63368, "Length": 20, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "flushPendingInstructions", "(", "getStreamer", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "doBeforeLabelEmit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63371, "Length": 8, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "void", "emitFnStartLocNotes", "(", ")", "const", "{"], "ground_truth": ["for", "(", "const", "SMLoc", "&", "Loc", ":", "FnStartLocs", ")", "Parser", ".", "Note", "(", "Loc", ",", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "emitFnStartLocNotes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63375, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "void", "emitHandlerDataLocNotes", "(", ")", "const", "{"], "ground_truth": ["for", "(", "const", "SMLoc", "&", "Loc", ":", "HandlerDataLocs", ")", "Parser", ".", "Note", "(", "Loc", ",", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "emitHandlerDataLocNotes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63376, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "static", "const", "struct", "{", "const", "uint64_t", "Kind", ";", "const", "FeatureBitset", "ArchCheck", ";", "const", "FeatureBitset", "Features", ";", "}", "Extensions", "[", "]", "=", "{", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "(", "", "|", "", ")", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV6KBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV7Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8_2aBit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8_1MMainlineBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8_1MMainlineBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "}", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_insensitive", "(", "", ")", ")", "{", "EnableFeature", "=", "false", ";"], "ground_truth": ["Name", "=", "Name", ".", "substr", "(", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "enableArchExtFeature", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63377, "Length": 300, "Cover_Rate": 0.5347593582887701} {"Template_token": ["", "static", "unsigned", "encodeNeonVMOVImmediate", "(", "unsigned", "Value", ")", "{", "if", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Value", ">", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Value", ">", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "", ";", "return", "Value", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "encodeNeonVMOVImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63378, "Length": 90, "Cover_Rate": 1.0} {"Template_token": ["", "NewMask", "|=", "ITState", ".", "Mask", "&", "(", "", "<<", "TZ", ")", ";", "NewMask", "|=", "(", "Cond", "!=", "ITState", ".", "Cond", ")", "<<", "TZ", ";", "NewMask", "|=", "", "<<", "(", "TZ", "-", "", ")", ";"], "ground_truth": ["ITState", ".", "Mask", "=", "NewMask", ";"], "File": "ARMAsmParser (2)3", "Func": "extendImplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63380, "Length": 40, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "TZ", "=", "countTrailingZeros", "(", "ITState", ".", "Mask", ")", ";", "unsigned", "NewMask", "=", "", ";", "NewMask", "|=", "ITState", ".", "Mask", "&", "(", "", "<<", "TZ", ")", ";", "NewMask", "|=", "(", "Cond", "!=", "ITState", ".", "Cond", ")", "<<", "TZ", ";", "NewMask", "|=", "", "<<", "(", "TZ", "-", "", ")", ";"], "ground_truth": ["ITState", ".", "Mask", "=", "NewMask", ";"], "File": "ARMAsmParser (2)3", "Func": "extendImplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63381, "Length": 55, "Cover_Rate": 0.55} {"Template_token": ["", "return", "(", "Mask", ">>", "(", "", "-", "Position", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "extractITMaskBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63382, "Length": 14, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "case", "NearMissInfo", "::", "NearMissFeature", ":", "{", "const", "FeatureBitset", "&", "MissingFeatures", "=", "I", ".", "getFeatures", "(", ")", ";", "if", "(", "FeatureMissesSeen", ".", "count", "(", "MissingFeatures", ")", ")", "break", ";", "FeatureMissesSeen", ".", "insert", "(", "MissingFeatures", ")", ";", "if", "(", "MissingFeatures", ".", "test", "(", "Feature_IsBit", ")", "&&", "!", "has", "(", ")", ")", "break", ";", "if", "(", "isThumb", "(", ")", "&&", "MissingFeatures", ".", "test", "(", "Feature_IsBit", ")", "&&", "MissingFeatures", ".", "count", "(", ")", ">", "", ")", "break", ";", "if", "(", "!", "isThumb", "(", ")", "&&", "MissingFeatures", ".", "test", "(", "Feature_IsThumbBit", ")", "&&", "MissingFeatures", ".", "count", "(", ")", ">", "", ")", "break", ";", "if", "(", "!", "isThumb", "(", ")", "&&", "MissingFeatures", ".", "test", "(", "Feature_IsThumb2Bit", ")", "&&", "(", "MissingFeatures", "&", "~", "FeatureBitset", "(", "{", "Feature_IsThumb2Bit", ",", "Feature_IsThumbBit", "}", ")", ")", ".", "any", "(", ")", ")", "break", ";", "if", "(", "isMClass", "(", ")", "&&", "MissingFeatures", ".", "test", "(", "Feature_HasNEONBit", ")", ")", "break", ";", "NearMissMessage", "Message", ";", "Message", ".", "Loc", "=", "IDLoc", ";", "raw_svector_ostream", "OS", "(", "Message", ".", "Message", ")", ";", "OS", "<<", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MissingFeatures", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MissingFeatures", ".", "test", "(", "i", ")", ")", "OS", "<<", "' '", "<<", "getSubtargetFeatureName", "(", "i", ")", ";", "NearMissesOut", ".", "emplace_back", "(", "Message", ")", ";", "break", ";", "}", "case", "NearMissInfo", "::", "NearMissPredicate", ":", "{", "NearMissMessage", "Message", ";", "Message", ".", "Loc", "=", "IDLoc", ";", "switch", "(", "I", ".", "getPredicateError", "(", ")", ")", "{", "case", "Match_RequiresNotITBlock", ":", "Message", ".", "Message", "=", "", ";", "break", ";", "case", "Match_RequiresITBlock", ":", "Message", ".", "Message", "=", "", ";", "break", ";", "case", "Match_RequiresV6", ":", "Message", ".", "Message", "=", "", ";", "break", ";", "case", "Match_RequiresThumb2", ":"], "ground_truth": ["Message", ".", "Message", "=", "", ";"], "File": "ARMAsmParser (2)3", "Func": "FilterNearMisses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63384, "Length": 284, "Cover_Rate": 0.376657824933687} {"Template_token": ["", "if", "(", "", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", ")", "return", "i", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "findFirstVectorPredOperandIdx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63385, "Length": 18, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "SwitchMode", "(", ")", ";", "}", "else", "{", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "emitAssemblerFlag", "(", "isThumb", "(", ")", "?", "MCAF_Code16", ":", "MCAF_Code32", ")", ";", "Warning", "(", "Loc", ",", "Twine", "(", "", ")", "+", "(", "WasThumb", "?", "", ":", "", ")", "+", "", "+", "(", "!", "WasThumb", "?", "", ":", "", ")", "+", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "FixModeAfterArchChange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63386, "Length": 58, "Cover_Rate": 0.5471698113207547} {"Template_token": ["", "}", "if", "(", "Op2", ".", "getReg", "(", ")", "==", "", ")", "return", ";", "unsigned", "PairedReg", "=", "GPR", ".", "getRegister", "(", "RtEncoding", "+", "", ")", ";", "if", "(", "!", "PairedReg", "||", "PairedReg", "==", "", "||", "(", "PairedReg", "==", "", "&&", "!", "hasV8Ops", "(", ")", ")", ")", "return", ";"], "ground_truth": ["Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", "+", "", ",", "Operand", "::", "CreateReg", "(", "PairedReg", ",", "Op2", ".", "getStartLoc", "(", ")", ",", "Op2", ".", "getEndLoc", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "fixupGNULDRDAlias", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63387, "Length": 79, "Cover_Rate": 0.3305439330543933} {"Template_token": ["", "for", "(", "const", "MCInst", "&", "Inst", ":", "PendingConditionalInsts", ")", "{", "Out", ".", "emitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "}", "PendingConditionalInsts", ".", "clear", "(", ")", ";", "ITState", ".", "Mask", "=", "", ";"], "ground_truth": ["ITState", ".", "CurPosition", "=", "~", "", ";"], "File": "ARMAsmParser (2)3", "Func": "flushPendingInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63388, "Length": 41, "Cover_Rate": 0.3037037037037037} {"Template_token": ["", "if", "(", "!", "inVPTBlock", "(", ")", ")", "return", ";", "unsigned", "TZ", "=", "countTrailingZeros", "(", "VPTState", ".", "Mask", ")", ";"], "ground_truth": ["if", "(", "++", "VPTState", ".", "CurPosition", "==", "", "-", "TZ", ")", "VPTState", ".", "CurPosition", "=", "~", "", ";"], "File": "ARMAsmParser (2)3", "Func": "forwardVPTPosition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63389, "Length": 37, "Cover_Rate": 0.8604651162790697} {"Template_token": ["", "void", "forwardVPTPosition", "(", ")", "{"], "ground_truth": ["if", "(", "!", "inVPTBlock", "(", ")", ")", "return", ";"], "File": "ARMAsmParser (2)3", "Func": "forwardVPTPosition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63390, "Length": 14, "Cover_Rate": 0.32558139534883723} {"Template_token": ["", "case", "Match_rGPR", ":", "return", "hasV8Ops", "(", ")", "?", "", ":", "", ";", "case", "Match_DPR", ":", "return", "hasD32", "(", ")", "?", "", ":", "", ";", "case", "Match_DPR_RegList", ":"], "ground_truth": ["return", "hasD32", "(", ")", "?", "", ":", "", ";"], "File": "ARMAsmParser (2)3", "Func": "getCustomOperandDiag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63391, "Length": 36, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "getRegList", "(", ")", "const", "{", "assert", "(", "(", "Kind", "==", "k_RegisterList", "||", "Kind", "==", "k_RegisterListWithAPSR", "||", "Kind", "==", "k_DPRRegisterList", "||", "Kind", "==", "k_SPRRegisterList", "||", "Kind", "==", "k_FPSRegisterListWithVPR", "||", "Kind", "==", "k_FPDRegisterListWithVPR", ")", "&&", "", ")", ";"], "ground_truth": ["return", "Registers", ";"], "File": "ARMAsmParser (2)3", "Func": "getRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63394, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "assert", "(", "Kind", "==", "k_TraceSyncBarrierOpt", "&&", "", ")", ";", "return", "TSBOpt", ".", "Val", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "getTraceSyncBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63395, "Length": 15, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "", "getVPTPred", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "isVPTPred", "(", ")", "&&", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "getVPTPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63396, "Length": 15, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "assert", "(", "isVPTPred", "(", ")", "&&", "", ")", ";"], "ground_truth": ["return", "VCC", ".", "Val", ";"], "File": "ARMAsmParser (2)3", "Func": "getVPTPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63397, "Length": 14, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "bool", "hasCDE", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "hasCDE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63398, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "bool", "hasMVE", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "hasMVE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63402, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "hasMVEFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63404, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "bool", "hasMVEFloat", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "hasMVEFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63405, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "bool", "hasV8_1MMainline", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "hasV8_1MMainline", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63407, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "static", "bool", "insertNoDuplicates", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "&", "Regs", ",", "unsigned", "Enc", ",", "unsigned", "Reg", ")", "{", "Regs", ".", "emplace_back", "(", "Enc", ",", "Reg", ")", ";", "for", "(", "auto", "I", "=", "Regs", ".", "rbegin", "(", ")", ",", "J", "=", "I", "+", "", ",", "E", "=", "Regs", ".", "rend", "(", ")", ";", "J", "!=", "E", ";", "++", "I", ",", "++", "J", ")", "{", "if", "(", "J", "->", "first", "==", "Enc", ")", "{", "Regs", ".", "erase", "(", "J", ".", "base", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "insertNoDuplicates", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63409, "Length": 92, "Cover_Rate": 0.773109243697479} {"Template_token": ["", "bool", "inVPTBlock", "(", ")", "{", "return", "VPTState", ".", "CurPosition", "!=", "~", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "inVPTBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63410, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Val", ">", "-", "", "&&", "Val", "<", "", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63412, "Length": 60, "Cover_Rate": 0.7228915662650602} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{"], "ground_truth": ["int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63413, "Length": 73, "Cover_Rate": 0.5572519083969466} {"Template_token": ["", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "(", "Val", "&", "", ")", "==", "", ")", ")", "||", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63414, "Length": 66, "Cover_Rate": 0.515625} {"Template_token": ["", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "File": "ARMAsmParser (2)3", "Func": "isAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63415, "Length": 55, "Cover_Rate": 0.4296875} {"Template_token": ["", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "(", "Val", "&", "", ")", "==", "", ")", ")", "||", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63416, "Length": 81, "Cover_Rate": 0.6328125} {"Template_token": ["", "bool", "isAM3Offset", "(", ")", "const", "{", "if", "(", "isPostIdxReg", "(", ")", ")", "return", "true", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63417, "Length": 48, "Cover_Rate": 0.5783132530120482} {"Template_token": ["", "return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63418, "Length": 26, "Cover_Rate": 0.3132530120481928} {"Template_token": ["", "bool", "isCDEDualRegInstr", "(", "StringRef", "Mnemonic", ")", "{", "if", "(", "!", "Mnemonic", ".", "startswith", "(", "", ")", ")", "return", "false", ";"], "ground_truth": ["return", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ";"], "File": "ARMAsmParser (2)3", "Func": "isCDEDualRegInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63419, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "bool", "isCDEInstr", "(", "StringRef", "Mnemonic", ")", "{", "if", "(", "!", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", ")", "return", "false", ";", "return", "CDE", ".", "count", "(", "Mnemonic", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isCDEInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63420, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "return", "isExpImmValue", "<", "shift", ">", "(", "CE", "->", "getValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isExpImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63421, "Length": 37, "Cover_Rate": 0.6981132075471698} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["return", "isExpImmValue", "<", "shift", ">", "(", "CE", "->", "getValue", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isExpImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63422, "Length": 36, "Cover_Rate": 0.6792452830188679} {"Template_token": ["", "if", "(", "(", "Value", "&", "mask", ")", "!=", "", "||", "(", "Value", ">>", "shift", ")", ">", "", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)3", "Func": "isExpImmValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63423, "Length": 24, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "bool", "isFPDRegListWithVPR", "(", ")", "const", "{", "return", "Kind", "==", "k_FPDRegisterListWithVPR", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isFPDRegListWithVPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63425, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isFPSRegListWithVPR", "(", ")", "const", "{", "return", "Kind", "==", "k_FPSRegisterListWithVPR", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isFPSRegListWithVPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63426, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Memory", ".", "BaseRegNum", "&&", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Memory", ".", "OffsetRegNum", "&&", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "OffsetRegNum", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isGPRMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63428, "Length": 44, "Cover_Rate": 0.6567164179104478} {"Template_token": ["", "if", "(", "(", "CE", "->", "getValue", "(", ")", ">>", "", ")", ">", "", ")", "return", "false", ";", "uint32_t", "Value", "=", "-", "static_cast", "<", "uint32_t", ">", "(", "CE", "->", "getValue", "(", ")", ")", ";", "return", "Value", ">", "", "&&", "Value", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isImm0_4095Neg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63430, "Length": 43, "Cover_Rate": 0.524390243902439} {"Template_token": ["", "bool", "isImm0_4095Neg", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isImm0_4095Neg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63431, "Length": 31, "Cover_Rate": 0.3780487804878049} {"Template_token": ["", "return", "isImmediate", "<", "-", "", ",", "", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63432, "Length": 12, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "isImm7", "(", ")", "const", "{"], "ground_truth": ["return", "isImmediate", "<", "-", "", ",", "", ">", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63433, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "bool", "isImm7s4", "(", ")", "const", "{", "return", "isImmediateS4", "<", "-", "", ",", "", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isImm7s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63434, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isImm7s4", "(", ")", "const", "{"], "ground_truth": ["return", "isImmediateS4", "<", "-", "", ",", "", ">", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isImm7s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63435, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "bool", "isImm7Shift0", "(", ")", "const", "{"], "ground_truth": ["return", "isImmediate", "<", "-", "", ",", "", ">", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isImm7Shift0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63436, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "bool", "isImm7Shift0", "(", ")", "const", "{", "return", "isImmediate", "<", "-", "", ",", "", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isImm7Shift0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63437, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isImmediateS2", "<", "-", "", ",", "", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isImm7Shift1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63438, "Length": 12, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "return", "isImmediateS4", "<", "-", "", ",", "", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isImm7Shift2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63440, "Length": 12, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isImmediateS2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63442, "Length": 32, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "uint64_t", "OriginalValue", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["uint64_t", "InvertedValue", "=", "OriginalValue", "^", "(", "(", "(", "uint64_t", ")", "", "<<", "size", ")", "-", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isInvertedExpImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63443, "Length": 27, "Cover_Rate": 0.35526315789473684} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isInvertedExpImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63444, "Length": 23, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "bool", "AsmParser", "::", "isITBlockTerminator", "(", "MCInst", "&", "Inst", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["if", "(", "MCID", ".", "isTerminator", "(", ")", "||", "(", "MCID", ".", "isCall", "(", ")", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "||", "MCID", ".", "isReturn", "(", ")", "||", "MCID", ".", "isBranch", "(", ")", "||", "MCID", ".", "isIndirectBranch", "(", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)3", "Func": "isITBlockTerminator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63445, "Length": 72, "Cover_Rate": 0.7422680412371134} {"Template_token": ["", "", "CC", "=", "getCondCode", "(", ")", ";", "return", "CC", "!=", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isITCondCodeNoAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63446, "Length": 13, "Cover_Rate": 0.3939393939393939} {"Template_token": ["", "if", "(", "!", "isITCondCode", "(", ")", ")", "return", "false", ";", "", "CC", "=", "getCondCode", "(", ")", ";", "return", "CC", "!=", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isITCondCodeNoAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63447, "Length": 23, "Cover_Rate": 0.696969696969697} {"Template_token": ["", "if", "(", "!", "isITCondCode", "(", ")", ")", "return", "false", ";", "", "CC", "=", "getCondCode", "(", ")", ";"], "ground_truth": ["return", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ";"], "File": "ARMAsmParser (2)3", "Func": "isITCondCodeRestrictedFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63448, "Length": 42, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "isITCondCodeRestrictedFP", "(", ")", "const", "{", "if", "(", "!", "isITCondCode", "(", ")", ")", "return", "false", ";", "", "CC", "=", "getCondCode", "(", ")", ";"], "ground_truth": ["return", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ";"], "File": "ARMAsmParser (2)3", "Func": "isITCondCodeRestrictedFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63449, "Length": 48, "Cover_Rate": 0.7619047619047619} {"Template_token": ["", "", "CC", "=", "getCondCode", "(", ")", ";"], "ground_truth": ["return", "CC", "==", "", "||", "CC", "==", "", ";"], "File": "ARMAsmParser (2)3", "Func": "isITCondCodeRestrictedI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63450, "Length": 16, "Cover_Rate": 0.41025641025641024} {"Template_token": ["", "return", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isITCondCodeRestrictedS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63452, "Length": 18, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "if", "(", "!", "isITCondCode", "(", ")", ")", "return", "false", ";", "", "CC", "=", "getCondCode", "(", ")", ";"], "ground_truth": ["return", "CC", "==", "", "||", "CC", "==", "", ";"], "File": "ARMAsmParser (2)3", "Func": "isITCondCodeRestrictedU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63453, "Length": 26, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "", "CC", "=", "getCondCode", "(", ")", ";", "return", "CC", "==", "", "||", "CC", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isITCondCodeRestrictedU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63454, "Length": 17, "Cover_Rate": 0.4358974358974359} {"Template_token": ["", "bool", "isITPredicableCDEInstr", "(", "StringRef", "Mnemonic", ")", "{", "if", "(", "!", "Mnemonic", ".", "startswith", "(", "", ")", ")", "return", "false", ";", "return", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isITPredicableCDEInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63456, "Length": 64, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "isa", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ")", "return", "true", ";", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Val", "<", "", "&&", "Val", ">=", "-", "", "&&", "(", "Val", "&", "", ")", "==", "", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isLEOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63457, "Length": 65, "Cover_Rate": 0.8024691358024691} {"Template_token": ["", "bool", "isMemImm0_1020s4Offset", "(", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{"], "ground_truth": ["int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemImm0_1020s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63460, "Length": 65, "Cover_Rate": 0.7471264367816092} {"Template_token": ["", "bool", "isMemImm0_1020s4Offset", "(", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "", "&&", "Val", "<=", "", "&&", "(", "Val", "&", "", ")", "==", "", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isMemImm0_1020s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63461, "Length": 87, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isMemImm12Offset", "(", ")", "const", "{", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isMemImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63462, "Length": 117, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isMemImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63463, "Length": 65, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", "||", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "Val", "&", "", ")", "==", "", ")", "||", "Val", "==", "INT32_MIN", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemImm7s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63464, "Length": 116, "Cover_Rate": 0.8992248062015504} {"Template_token": ["", "bool", "isMemImm7s4Offset", "(", ")", "const", "{", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", "||", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "Val", "&", "", ")", "==", "", ")", "||", "Val", "==", "INT32_MIN", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isMemImm7s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63465, "Length": 123, "Cover_Rate": 0.9534883720930233} {"Template_token": ["", "bool", "isMemImm7ShiftedOffset", "(", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", "||", "!", "MCRegisterClasses", "[", "RegClassID", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{"], "ground_truth": ["int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemImm7ShiftedOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63466, "Length": 78, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "||", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63467, "Length": 40, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "if", "(", "Memory", ".", "BaseRegNum", "==", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "||", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63468, "Length": 79, "Cover_Rate": 0.7181818181818181} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "Val", "&", "", ")", "==", "", ")", "||", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemImm8s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63469, "Length": 92, "Cover_Rate": 0.7479674796747967} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{"], "File": "ARMAsmParser (2)3", "Func": "isMemImm8s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63470, "Length": 50, "Cover_Rate": 0.4065040650406504} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "==", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "false", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "||", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemNegImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63471, "Length": 97, "Cover_Rate": 0.8818181818181818} {"Template_token": ["", "return", "Memory", ".", "OffsetRegNum", "==", "", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(", "alignOK", "||", "Memory", ".", "Alignment", "==", "Alignment", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isMemNoOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63472, "Length": 24, "Cover_Rate": 0.4897959183673469} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "Memory", ".", "OffsetRegNum", "==", "", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(", "alignOK", "||", "Memory", ".", "Alignment", "==", "Alignment", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemNoOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63473, "Length": 33, "Cover_Rate": 0.673469387755102} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";"], "ground_truth": ["return", "Memory", ".", "OffsetRegNum", "==", "", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(", "alignOK", "||", "Memory", ".", "Alignment", "==", "Alignment", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemNoOffsetT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63474, "Length": 51, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "bool", "isMemNoOffsetT", "(", "bool", "alignOK", "=", "false", ",", "unsigned", "Alignment", "=", "", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";"], "ground_truth": ["return", "Memory", ".", "OffsetRegNum", "==", "", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(", "alignOK", "||", "Memory", ".", "Alignment", "==", "Alignment", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemNoOffsetT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63475, "Length": 66, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "bool", "isMemNoOffsetT2", "(", "bool", "alignOK", "=", "false", ",", "unsigned", "Alignment", "=", "", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";"], "ground_truth": ["return", "Memory", ".", "OffsetRegNum", "==", "", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(", "alignOK", "||", "Memory", ".", "Alignment", "==", "Alignment", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemNoOffsetT2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63476, "Length": 66, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";"], "ground_truth": ["return", "Memory", ".", "OffsetRegNum", "==", "", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(", "alignOK", "||", "Memory", ".", "Alignment", "==", "Alignment", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemNoOffsetT2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63477, "Length": 41, "Cover_Rate": 0.5942028985507246} {"Template_token": ["", "bool", "isMemNoOffsetT2NoSp", "(", "bool", "alignOK", "=", "false", ",", "unsigned", "Alignment", "=", "", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemNoOffsetT2NoSp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63478, "Length": 43, "Cover_Rate": 0.6231884057971014} {"Template_token": ["", "bool", "isMemNoOffsetT2NoSp", "(", "bool", "alignOK", "=", "false", ",", "unsigned", "Alignment", "=", "", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "return", "Memory", ".", "OffsetRegNum", "==", "", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(", "alignOK", "||", "Memory", ".", "Alignment", "==", "Alignment", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isMemNoOffsetT2NoSp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63479, "Length": 67, "Cover_Rate": 0.9710144927536232} {"Template_token": ["", "bool", "isMemPCRelImm12", "(", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{"], "ground_truth": ["int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemPCRelImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63480, "Length": 76, "Cover_Rate": 0.6909090909090909} {"Template_token": ["", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemPCRelImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63481, "Length": 40, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "", "&&", "Val", "<", "", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemPosImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63482, "Length": 50, "Cover_Rate": 0.6329113924050633} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63483, "Length": 24, "Cover_Rate": 0.7741935483870968} {"Template_token": ["", "if", "(", "(", "Val", "&", "(", "(", "", "<<", "shift", ")", "-", "", ")", ")", "!=", "", ")", "return", "false", ";", "int64_t", "Range", "=", "(", "", "<<", "(", "", "+", "shift", ")", ")", "-", "", ";", "return", "(", "Val", "==", "INT32_MIN", ")", "||", "(", "Val", ">", "-", "Range", "&&", "Val", "<", "Range", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isMemRegQOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63484, "Length": 59, "Cover_Rate": 0.38562091503267976} {"Template_token": ["", "if", "(", "shift", "==", "", "&&", "Memory", ".", "ShiftType", "!=", "", ")", "return", "false", ";", "if", "(", "shift", ">", "", "&&", "(", "Memory", ".", "ShiftType", "!=", "", "||", "Memory", ".", "ShiftImm", "!=", "shift", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemRegRQOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63485, "Length": 41, "Cover_Rate": 0.35964912280701755} {"Template_token": ["", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "OffsetRegNum", ")", ")", "return", "false", ";", "if", "(", "shift", "==", "", "&&", "Memory", ".", "ShiftType", "!=", "", ")", "return", "false", ";", "if", "(", "shift", ">", "", "&&", "(", "Memory", ".", "ShiftType", "!=", "", "||", "Memory", ".", "ShiftImm", "!=", "shift", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemRegRQOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63486, "Length": 77, "Cover_Rate": 0.6754385964912281} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory", ".", "ShiftType", "!=", "", "||", "Memory", ".", "ShiftImm", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isMemTBH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63489, "Length": 41, "Cover_Rate": 0.8367346938775511} {"Template_token": ["", "bool", "isMemThumbRIs2", "(", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "!", "isLowRegister", "(", "Memory", ".", "BaseRegNum", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "", "&&", "Val", "<=", "", "&&", "(", "Val", "%", "", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isMemThumbRIs2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63490, "Length": 91, "Cover_Rate": 0.9578947368421052} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "!", "isLowRegister", "(", "Memory", ".", "BaseRegNum", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{"], "File": "ARMAsmParser (2)3", "Func": "isMemThumbRIs4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63491, "Length": 58, "Cover_Rate": 0.6105263157894737} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "", "&&", "Val", "<=", "", "&&", "(", "Val", "%", "", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isMemThumbRIs4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63492, "Length": 55, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory", ".", "ShiftType", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "return", "isLowRegister", "(", "Memory", ".", "BaseRegNum", ")", "&&", "(", "!", "Memory", ".", "OffsetRegNum", "||", "isLowRegister", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isMemThumbRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63493, "Length": 54, "Cover_Rate": 0.8709677419354839} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory", ".", "ShiftType", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "return", "isLowRegister", "(", "Memory", ".", "BaseRegNum", ")", "&&", "(", "!", "Memory", ".", "OffsetRegNum", "||", "isLowRegister", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isMemThumbRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63494, "Length": 54, "Cover_Rate": 0.8709677419354839} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "BaseRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{"], "File": "ARMAsmParser (2)3", "Func": "isMemThumbSPI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63495, "Length": 56, "Cover_Rate": 0.5894736842105263} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "BaseRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "", "&&", "Val", "<=", "", "&&", "(", "Val", "%", "", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isMemThumbSPI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63496, "Length": 83, "Cover_Rate": 0.8736842105263158} {"Template_token": ["", "bool", "isMemUImm12Offset", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemUImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63497, "Length": 28, "Cover_Rate": 0.345679012345679} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "", "&&", "Val", "<", "", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemUImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63498, "Length": 52, "Cover_Rate": 0.6419753086419753} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMVELongShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63500, "Length": 32, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isMVELongShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63501, "Length": 23, "Cover_Rate": 0.39655172413793105} {"Template_token": ["", "if", "(", "Memory", ".", "OffsetRegNum", "&&", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "OffsetRegNum", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)3", "Func": "isMVEMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63502, "Length": 25, "Cover_Rate": 0.3048780487804878} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Memory", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "&&", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", "&&", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Memory", ".", "OffsetRegNum", "&&", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "OffsetRegNum", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isMVEMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63503, "Length": 66, "Cover_Rate": 0.8048780487804879} {"Template_token": ["", "return", "VectorIndex", ".", "Val", "==", "PermittedValue", "||", "VectorIndex", ".", "Val", "==", "OtherPermittedValue", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isMVEPairVectorIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63504, "Length": 14, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMveSaturateOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63506, "Length": 32, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", "==", "", "||", "Value", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isMveSaturateOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63507, "Length": 42, "Cover_Rate": 0.7241379310344828} {"Template_token": ["", "bool", "isNEONByteReplicate", "(", "unsigned", "NumBytes", ")", "const", "{", "return", "isNEONReplicate", "(", "", ",", "NumBytes", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isNEONByteReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63508, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isNEONByteReplicate", "(", "unsigned", "NumBytes", ")", "const", "{", "return", "isNEONReplicate", "(", "", ",", "NumBytes", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isNEONByteReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63509, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isNEONi32vmov", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63510, "Length": 23, "Cover_Rate": 0.38333333333333336} {"Template_token": ["", "bool", "isNEONi32vmov", "(", ")", "const", "{", "if", "(", "isNEONByteReplicate", "(", "", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isNEONi32vmov", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63511, "Length": 26, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isNEONi32vmovNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63512, "Length": 25, "Cover_Rate": 0.49019607843137253} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "return", "isValidNEONi32vmovImm", "(", "~", "CE", "->", "getValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isNEONi32vmovNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63513, "Length": 20, "Cover_Rate": 0.39215686274509803} {"Template_token": ["", "return", "isNEONReplicate", "(", "FromW", ",", "ToW", "/", "FromW", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isNEONinvReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63514, "Length": 13, "Cover_Rate": 0.5} {"Template_token": ["", "checkNeonReplicateArgs", "(", "FromW", ",", "ToW", ")", ";"], "ground_truth": ["if", "(", "ToW", "==", "", "&&", "isNEONi64splat", "(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isNEONmovReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63515, "Length": 20, "Cover_Rate": 0.5128205128205128} {"Template_token": ["", "bool", "isPostIdxReg", "(", ")", "const", "{"], "ground_truth": ["return", "isPostIdxRegShifted", "(", ")", "&&", "PostIdxReg", ".", "ShiftTy", "==", "", ";"], "File": "ARMAsmParser (2)3", "Func": "isPostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63517, "Length": 17, "Cover_Rate": 0.85} {"Template_token": ["", "bool", "isPostIdxReg", "(", ")", "const", "{"], "ground_truth": ["return", "isPostIdxRegShifted", "(", ")", "&&", "PostIdxReg", ".", "ShiftTy", "==", "", ";"], "File": "ARMAsmParser (2)3", "Func": "isPostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63518, "Length": 17, "Cover_Rate": 0.85} {"Template_token": ["", "bool", "isPostIdxRegShifted", "(", ")", "const", "{", "return", "Kind", "==", "k_PostIndexRegister", "&&", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "PostIdxReg", ".", "RegNum", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isPostIdxRegShifted", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63519, "Length": 24, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "Kind", "==", "k_PostIndexRegister", "&&", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "PostIdxReg", ".", "RegNum", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isPostIdxRegShifted", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63520, "Length": 18, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isPowerTwoInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63521, "Length": 25, "Cover_Rate": 0.3472222222222222} {"Template_token": ["", "bool", "isRegListWithAPSR", "(", ")", "const", "{", "return", "Kind", "==", "k_RegisterListWithAPSR", "||", "Kind", "==", "k_RegisterList", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isRegListWithAPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63523, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Kind", "==", "k_ShiftedImmediate", "&&", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "RegShiftedImm", ".", "SrcReg", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isRegShiftedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63524, "Length": 18, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "return", "Kind", "==", "k_ShiftedRegister", "&&", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "RegShiftedReg", ".", "SrcReg", ")", "&&", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "RegShiftedReg", ".", "ShiftReg", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isRegShiftedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63526, "Length": 30, "Cover_Rate": 0.75} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory", ".", "Alignment", "!=", "", "||", "Memory", ".", "BaseRegNum", "==", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "ShiftType", "==", "", ")", "return", "true", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "", "||", "Memory", ".", "ShiftImm", ">", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isT2MemRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63528, "Length": 63, "Cover_Rate": 0.84} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "}", "else", "if", "(", "isGPRMem", "(", ")", ")", "{", "if", "(", "!", "Memory", ".", "OffsetImm", "||", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "!=", "", ")", "return", "false", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "else", "return", "false", ";", "}"], "ground_truth": ["else", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isThumbMemPC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63529, "Length": 99, "Cover_Rate": 0.6265822784810127} {"Template_token": ["", "return", "Kind", "==", "k_TraceSyncBarrierOpt", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isTraceSyncBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63530, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "static", "bool", "isValidNEONi32vmovImm", "(", "int64_t", "Value", ")", "{"], "ground_truth": ["return", "(", "(", "Value", "&", "", ")", "==", "", ")", "||", "(", "(", "Value", "&", "", ")", "==", "", ")", "||", "(", "(", "Value", "&", "", ")", "==", "", ")", "||", "(", "(", "Value", "&", "", ")", "==", "", ")", "||", "(", "(", "Value", "&", "", ")", "==", "", ")", "||", "(", "(", "Value", "&", "", ")", "==", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isValidNEONi32vmovImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63532, "Length": 69, "Cover_Rate": 0.9857142857142858} {"Template_token": ["", "return", "(", "(", "Value", "&", "", ")", "==", "", ")", "||", "(", "(", "Value", "&", "", ")", "==", "", ")", "||", "(", "(", "Value", "&", "", ")", "==", "", ")", "||", "(", "(", "Value", "&", "", ")", "==", "", ")", "||", "(", "(", "Value", "&", "", ")", "==", "", ")", "||", "(", "(", "Value", "&", "", ")", "==", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isValidNEONi32vmovImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63533, "Length": 62, "Cover_Rate": 0.8857142857142857} {"Template_token": ["", "bool", "isVecListFourMQ", "(", ")", "const", "{", "return", "isSingleSpacedVectorList", "(", ")", "&&", "VectorList", ".", "Count", "==", "", "&&", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "VectorList", ".", "RegNum", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isVecListFourMQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63534, "Length": 30, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "isVecListTwoMQ", "(", ")", "const", "{"], "ground_truth": ["return", "isSingleSpacedVectorList", "(", ")", "&&", "VectorList", ".", "Count", "==", "", "&&", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "VectorList", ".", "RegNum", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isVecListTwoMQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63536, "Length": 29, "Cover_Rate": 0.90625} {"Template_token": ["", "bool", "isVectorIndex32", "(", ")", "const", "{"], "ground_truth": ["return", "isVectorIndexInRange", "<", "", ">", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isVectorIndex32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63542, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "return", "isVectorIndexInRange", "<", "", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isVectorIndex64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63543, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "isVectorIndex64", "(", ")", "const", "{", "return", "isVectorIndexInRange", "<", "", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isVectorIndex64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63544, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isVectorIndexInRange", "<", "", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isVectorIndex8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63546, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "Kind", "!=", "k_VectorIndex", ")", "return", "false", ";", "return", "VectorIndex", ".", "Val", "<", "NumLanes", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isVectorIndexInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63547, "Length": 17, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "return", "findFirstVectorPredOperandIdx", "(", "MCID", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isVectorPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63548, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "static", "bool", "isVectorPredicable", "(", "const", "MCInstrDesc", "&", "MCID", ")", "{", "return", "findFirstVectorPredOperandIdx", "(", "MCID", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isVectorPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63549, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Kind", "==", "k_VPTPred", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isVPTPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63550, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isVPTPredicableCDEInstr", "(", "StringRef", "Mnemonic", ")", "{"], "ground_truth": ["if", "(", "!", "Mnemonic", ".", "startswith", "(", "", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isVPTPredicableCDEInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63552, "Length": 20, "Cover_Rate": 0.6896551724137931} {"Template_token": ["", "RegisterMCAsmParser", "<", "AsmParser", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterMCAsmParser", "<", "AsmParser", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterMCAsmParser", "<", "AsmParser", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";"], "ground_truth": ["RegisterMCAsmParser", "<", "AsmParser", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "LLVMInitializeARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63553, "Length": 44, "Cover_Rate": 0.8627450980392157} {"Template_token": ["", "forwardITPosition", "(", ")", ";", "forwardVPTPosition", "(", ")", ";", "return", "true", ";", "}", "{", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Inst", ".", "dump_pretty", "(", "dbgs", "(", ")", ",", "MII", ".", "getName", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "}", "forwardITPosition", "(", ")", ";", "forwardVPTPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "PendConditionalInstruction", ")", "{", "PendingConditionalInsts", ".", "push_back", "(", "Inst", ")", ";"], "ground_truth": ["if", "(", "isITBlockFull", "(", ")", "||", "isITBlockTerminator", "(", "Inst", ")", ")", "flushPendingInstructions", "(", "Out", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63554, "Length": 116, "Cover_Rate": 0.3352601156069364} {"Template_token": ["", "unsigned", "MatchResult", ";", "bool", "PendConditionalInstruction", "=", "false", ";", "SmallVector", "<", "NearMissInfo", ",", "", ">", "NearMisses", ";", "MatchResult", "=", "MatchInstruction", "(", "Operands", ",", "Inst", ",", "NearMisses", ",", "MatchingInlineAsm", ",", "PendConditionalInstruction", ",", "Out", ")", ";", "switch", "(", "MatchResult", ")", "{", "case", "Match_Success", ":", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Inst", ".", "dump_pretty", "(", "dbgs", "(", ")", ",", "MII", ".", "getName", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "validateInstruction", "(", "Inst", ",", "Operands", ")", ")", "{", "forwardITPosition", "(", ")", ";", "forwardVPTPosition", "(", ")", ";", "return", "true", ";", "}", "{", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Inst", ".", "dump_pretty", "(", "dbgs", "(", ")", ",", "MII", ".", "getName", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "}", "forwardITPosition", "(", ")", ";", "forwardVPTPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "PendConditionalInstruction", ")", "{", "PendingConditionalInsts", ".", "push_back", "(", "Inst", ")", ";"], "ground_truth": ["if", "(", "isITBlockFull", "(", ")", "||", "isITBlockTerminator", "(", "Inst", ")", ")", "flushPendingInstructions", "(", "Out", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63555, "Length": 202, "Cover_Rate": 0.5838150289017341} {"Template_token": ["", "void", "AsmParser", "::", "onLabelParsed", "(", "MCSymbol", "*", "Symbol", ")", "{", "if", "(", "NextSymbolIsThumb", ")", "{"], "ground_truth": ["getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "emitThumbFunc", "(", "Symbol", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "onLabelParsed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63556, "Length": 28, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "emitThumbFunc", "(", "Symbol", ")", ";", "NextSymbolIsThumb", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "onLabelParsed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63557, "Length": 18, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseCoprocNumOperand", "(", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Num", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ",", "'p'", ")", ";", "if", "(", "Num", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "isValidCoprocessorNumber", "(", "Num", ",", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocNum", "(", "Num", ",", "S", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63558, "Length": 123, "Cover_Rate": 0.968503937007874} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";"], "ground_truth": ["if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";"], "File": "ARMAsmParser (2)3", "Func": "parseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63559, "Length": 46, "Cover_Rate": 0.36220472440944884} {"Template_token": ["", "int", "Reg", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ",", "'c'", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocReg", "(", "Reg", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "parseCoprocRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63560, "Length": 52, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "else", "if", "(", "!", "IsMachO", "&&", "!", "IsCOFF", ")", "{", "if", "(", "IDVal", "==", "", ")", "parseDirectiveArch", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveCPU", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveEabiAttr", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveFPU", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveFnStart", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveObjectArch", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveTLSDescSeq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "return", "true", ";", "}", "else", "if", "(", "IsCOFF", ")", "{", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHAllocStack", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "false", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHAllocStack", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "true", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHSaveRegs", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "false", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHSaveRegs", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "true", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHSaveSP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHSaveFRegs", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHSaveLR", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHPrologEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "false", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHPrologEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "true", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHNop", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "false", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHNop", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "true", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHEpilogStart", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "false", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHEpilogStart", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "true", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHEpilogEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHCustom", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "return", "true", ";"], "ground_truth": ["}", "else", "return", "true", ";"], "File": "ARMAsmParser (2)3", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63561, "Length": 400, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "assert", "(", "Section", "&&", "", ")", ";", "if", "(", "Section", "->", "useCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "emitCodeAlignment", "(", "", ",", "&", "getSTI", "(", ")", ",", "", ")", ";"], "ground_truth": ["else", "getStreamer", "(", ")", ".", "emitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63562, "Length": 47, "Cover_Rate": 0.5402298850574713} {"Template_token": ["", "assert", "(", "Section", "&&", "", ")", ";"], "ground_truth": ["if", "(", "Section", "->", "useCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "emitCodeAlignment", "(", "", ",", "&", "getSTI", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63563, "Length": 31, "Cover_Rate": 0.3563218390804598} {"Template_token": ["", "STI", ".", "setDefaultFeatures", "(", "", ",", "", ",", "(", "", "+", "", "(", "ID", ")", ")", ".", "str", "(", ")", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "FixModeAfterArchChange", "(", "WasThumb", ",", "L", ")", ";", "getTargetStreamer", "(", ")", ".", "emitArch", "(", "ID", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63564, "Length": 54, "Cover_Rate": 0.421875} {"Template_token": ["", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "if", "(", "Name", "==", "", ")", "{", "enableArchExtFeature", "(", "", ",", "ExtLoc", ")", ";", "enableArchExtFeature", "(", "", ",", "ExtLoc", ")", ";", "}", "if", "(", "enableArchExtFeature", "(", "Name", ",", "ExtLoc", ")", ")", "return", "false", ";"], "ground_truth": ["return", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63565, "Length": 58, "Cover_Rate": 0.43609022556390975} {"Template_token": ["", "if", "(", "Name", "==", "", ")", "{", "enableArchExtFeature", "(", "", ",", "ExtLoc", ")", ";", "enableArchExtFeature", "(", "", ",", "ExtLoc", ")", ";", "}", "if", "(", "enableArchExtFeature", "(", "Name", ",", "ExtLoc", ")", ")", "return", "false", ";", "return", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63566, "Length": 45, "Cover_Rate": 0.3383458646616541} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveCode", "(", "SMLoc", "L", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "int64_t", "Val", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "if", "(", "Val", "!=", "", "&&", "Val", "!=", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "if", "(", "Val", "==", "", ")", "{"], "ground_truth": ["if", "(", "!", "hasThumb", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63568, "Length": 124, "Cover_Rate": 0.6391752577319587} {"Template_token": ["", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "CPU", ",", "CPU", ",", "", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "ground_truth": ["FixModeAfterArchChange", "(", "WasThumb", ",", "L", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63569, "Length": 38, "Cover_Rate": 0.3584905660377358} {"Template_token": ["", "if", "(", "!", "getSTI", "(", ")", ".", "isCPUStringValid", "(", "CPU", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "bool", "WasThumb", "=", "isThumb", "(", ")", ";", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "CPU", ",", "CPU", ",", "", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "ground_truth": ["FixModeAfterArchChange", "(", "WasThumb", ",", "L", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63570, "Length": 65, "Cover_Rate": 0.6132075471698113} {"Template_token": ["", "Optional", "<", "unsigned", ">", "Ret", "=", "ELFAttrs", "::", "attrTypeFromString", "(", "Name", ",", "", "(", ")", ")", ";", "if", "(", "!", "Ret", ".", "hasValue", "(", ")", ")", "{", "Error", "(", "TagLoc", ",", "", "+", "Name", ")", ";", "return", "false", ";", "}", "Tag", "=", "Ret", ".", "getValue", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "const", "MCExpr", "*", "AttrExpr", ";", "TagLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "AttrExpr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "AttrExpr", ")", ";", "if", "(", "check", "(", "!", "CE", ",", "TagLoc", ",", "", ")", ")", "return", "true", ";", "Tag", "=", "CE", "->", "getValue", "(", ")", ";", "}", "if", "(", "Parser", ".", "parseToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "return", "true", ";", "StringRef", "StringValue", "=", "", ";", "bool", "IsStringValue", "=", "false", ";", "int64_t", "IntegerValue", "=", "", ";", "bool", "IsIntegerValue", "=", "false", ";", "if", "(", "Tag", "==", "", "||", "Tag", "==", "", ")", "IsStringValue", "=", "true", ";", "else", "if", "(", "Tag", "==", "", ")", "{", "IsStringValue", "=", "true", ";", "IsIntegerValue", "=", "true", ";", "}", "else", "if", "(", "Tag", "<", "", "||", "Tag", "%", "", "==", "", ")", "IsIntegerValue", "=", "true", ";", "else", "if", "(", "Tag", "%", "", "==", "", ")", "IsStringValue", "=", "true", ";", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "IsIntegerValue", ")", "{", "const", "MCExpr", "*", "ValueExpr", ";", "SMLoc", "ValueExprLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "ValueExpr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ValueExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ValueExprLoc", ",", "", ")", ";", "IntegerValue", "=", "CE", "->", "getValue", "(", ")", ";", "}", "if", "(", "Tag", "==", "", ")", "{", "if", "(", "Parser", ".", "parseToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "return", "true", ";", "}", "if", "(", "IsStringValue", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "StringValue", "=", "Parser", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "Parser", ".", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "if", "(", "IsIntegerValue", "&&", "IsStringValue", ")", "{", "assert", "(", "Tag", "==", "", ")", ";", "getTargetStreamer", "(", ")", ".", "emitIntTextAttribute", "(", "Tag", ",", "IntegerValue", ",", "StringValue", ")", ";", "}", "else", "if", "(", "IsIntegerValue", ")", "getTargetStreamer", "(", ")", ".", "emitAttribute", "(", "Tag", ",", "IntegerValue", ")", ";"], "ground_truth": ["else", "if", "(", "IsStringValue", ")", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "Tag", ",", "StringValue", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveEabiAttr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63571, "Length": 451, "Cover_Rate": 0.8493408662900188} {"Template_token": ["", "if", "(", "!", "Section", ")", "{", "getStreamer", "(", ")", ".", "initSections", "(", "false", ",", "getSTI", "(", ")", ")", ";", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "}"], "ground_truth": ["assert", "(", "Section", "&&", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63572, "Length": 37, "Cover_Rate": 0.3394495412844037} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveEven", "(", "SMLoc", "L", ")", "{", "const", "MCSection", "*", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "if", "(", "!", "Section", ")", "{", "getStreamer", "(", ")", ".", "initSections", "(", "false", ",", "getSTI", "(", ")", ")", ";", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "}", "assert", "(", "Section", "&&", "", ")", ";", "if", "(", "Section", "->", "useCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "emitCodeAlignment", "(", "", ",", "&", "getSTI", "(", ")", ")", ";", "else", "getStreamer", "(", ")", ".", "emitValueToAlignment", "(", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63573, "Length": 108, "Cover_Rate": 0.9908256880733946} {"Template_token": ["", "int", "Width", "=", "", ";", "if", "(", "isThumb", "(", ")", ")", "{", "switch", "(", "Suffix", ")", "{", "case", "'n'", ":", "Width", "=", "", ";", "break", ";", "case", "'w'", ":", "break", ";", "default", ":", "Width", "=", "", ";", "break", ";", "}", "}", "else", "{", "if", "(", "Suffix", ")", "return", "Error", "(", "Loc", ",", "", ")", ";", "}", "auto", "parseOne", "=", "[", "&", "]", "(", ")", "->", "bool", "{", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "Value", "=", "dyn_cast_or_null", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "Value", ")", "{", "return", "Error", "(", "Loc", ",", "", ")", ";", "}", "char", "CurSuffix", "=", "Suffix", ";", "switch", "(", "Width", ")", "{", "case", "", ":", "if", "(", "Value", "->", "getValue", "(", ")", ">", "", ")", "return", "Error", "(", "Loc", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "Value", "->", "getValue", "(", ")", ">", "", ")", "return", "Error", "(", "Loc", ",", "StringRef", "(", "Suffix", "?", "", ":", "", ")", "+", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "Value", "->", "getValue", "(", ")", "<", "", ")", "CurSuffix", "=", "'n'", ";"], "ground_truth": ["else", "if", "(", "Value", "->", "getValue", "(", ")", ">=", "", ")", "CurSuffix", "=", "'w'", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63574, "Length": 211, "Cover_Rate": 0.717687074829932} {"Template_token": ["", "if", "(", "!", "IsVector", "&&", "!", "Op", ".", "isRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "IsVector", "&&", "!", "Op", ".", "isDPRRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "emitRegSave", "(", "Op", ".", "getRegList", "(", ")", ",", "IsVector", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63575, "Length": 54, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "Operand", "&", "Op", "=", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ";", "if", "(", "!", "IsVector", "&&", "!", "Op", ".", "isRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "IsVector", "&&", "!", "Op", ".", "isDPRRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "emitRegSave", "(", "Op", ".", "getRegList", "(", ")", ",", "IsVector", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63576, "Length": 68, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "int64_t", "Size", ";"], "ground_truth": ["if", "(", "parseImmExpr", "(", "Size", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHAllocStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63577, "Length": 13, "Cover_Rate": 0.325} {"Template_token": ["", "if", "(", "parseImmExpr", "(", "Byte", ")", ")", "return", "true", ";", "if", "(", "Byte", ">", "", "||", "Byte", "<", "", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "Opcode", ">", "", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Opcode", "=", "(", "Opcode", "<<", "", ")", "|", "Byte", ";", "}", "while", "(", "parseOptionalToken", "(", "AsmToken", "::", "Comma", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "emitWinCFICustom", "(", "Opcode", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63578, "Length": 76, "Cover_Rate": 0.8} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveSEHCustom", "(", "SMLoc", "L", ")", "{", "unsigned", "Opcode", "=", "", ";", "do", "{", "int64_t", "Byte", ";"], "ground_truth": ["if", "(", "parseImmExpr", "(", "Byte", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63579, "Length": 29, "Cover_Rate": 0.30526315789473685} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveSEHEpilogEnd", "(", "SMLoc", "L", ")", "{", "getTargetStreamer", "(", ")", ".", "emitWinCFIEpilogEnd", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHEpilogEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63580, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "getTargetStreamer", "(", ")", ".", "emitWinCFIEpilogEnd", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHEpilogEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63581, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "S", ",", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHEpilogStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63582, "Length": 44, "Cover_Rate": 0.36065573770491804} {"Template_token": ["", "if", "(", "Condition", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "S", ",", "", ")", ";", "CC", "=", "CondCodeFromString", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "CC", "==", "~", "", ")", "return", "Error", "(", "S", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHEpilogStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63583, "Length": 90, "Cover_Rate": 0.7377049180327869} {"Template_token": ["", "getTargetStreamer", "(", ")", ".", "emitWinCFIPrologEnd", "(", "Fragment", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHPrologEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63585, "Length": 12, "Cover_Rate": 0.48} {"Template_token": ["", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "Op", ".", "getRegList", "(", ")", ";", "uint32_t", "Mask", "=", "", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "RegList", ".", "size", "(", ")", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "MRI", "->", "getEncodingValue", "(", "RegList", "[", "i", "]", ")", ";", "assert", "(", "Reg", "<", "", "&&", "", ")", ";", "unsigned", "Bit", "=", "(", "", "<<", "Reg", ")", ";", "Mask", "|=", "Bit", ";", "}", "if", "(", "Mask", "==", "", ")", "return", "Error", "(", "L", ",", "", ")", ";", "unsigned", "First", "=", "", ";", "while", "(", "(", "Mask", "&", "", ")", "==", "", ")", "{", "First", "++", ";", "Mask", ">>=", "", ";", "}", "if", "(", "(", "(", "Mask", "+", "", ")", "&", "Mask", ")", "!=", "", ")", "return", "Error", "(", "L", ",", "", ")", ";", "unsigned", "Last", "=", "First", ";", "while", "(", "(", "Mask", "&", "", ")", "!=", "", ")", "{"], "ground_truth": ["Last", "++", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHSaveFRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63587, "Length": 153, "Cover_Rate": 0.5817490494296578} {"Template_token": ["", "getTargetStreamer", "(", ")", ".", "emitWinCFISaveLR", "(", "Offset", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHSaveLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63588, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "Op", ".", "getRegList", "(", ")", ";", "uint32_t", "Mask", "=", "", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "RegList", ".", "size", "(", ")", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "MRI", "->", "getEncodingValue", "(", "RegList", "[", "i", "]", ")", ";", "if", "(", "Reg", "==", "", ")", "Reg", "=", "", ";", "if", "(", "Reg", "==", "", ")", "return", "Error", "(", "L", ",", "", ")", ";", "assert", "(", "Reg", "<", "", "&&", "", ")", ";", "unsigned", "Bit", "=", "(", "", "<<", "Reg", ")", ";", "Mask", "|=", "Bit", ";", "}", "if", "(", "!", "Wide", "&&", "(", "Mask", "&", "", ")", "!=", "", ")", "return", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "emitWinCFISaveRegMask", "(", "Mask", ",", "Wide", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHSaveRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63589, "Length": 130, "Cover_Rate": 0.6220095693779905} {"Template_token": ["", "unsigned", "Index", "=", "MRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "Index", ">", "", "||", "Index", "==", "", ")", "return", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "emitWinCFISaveSP", "(", "Index", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHSaveSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63590, "Length": 37, "Cover_Rate": 0.42528735632183906} {"Template_token": ["", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", "||", "check", "(", "!", "hasThumb", "(", ")", ",", "L", ",", "", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63591, "Length": 37, "Cover_Rate": 0.5873015873015873} {"Template_token": ["", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "String", ")", ")", "{", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "emitThumbFunc", "(", "Func", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "return", "false", ";", "}", "}", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63592, "Length": 117, "Cover_Rate": 0.6464088397790055} {"Template_token": ["", "if", "(", "!", "OC", ")", "return", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "const", "int64_t", "Opcode", "=", "OC", "->", "getValue", "(", ")", ";", "if", "(", "Opcode", "&", "~", "", ")", "return", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "Opcodes", ".", "push_back", "(", "uint8_t", "(", "Opcode", ")", ")", ";", "return", "false", ";", "}", ";", "SMLoc", "OpcodeLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseOptionalToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "if", "(", "parseMany", "(", "parseOne", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "emitUnwindRaw", "(", "StackOffset", ",", "Opcodes", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63593, "Length": 105, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "const", "MCExpr", "*", "Expr", "=", "nullptr", ";", "SMLoc", "L", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "check", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ",", "L", ",", "", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "Value", "=", "dyn_cast_or_null", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "check", "(", "!", "Value", ",", "L", ",", "", ")", ")", "return", "true", ";", "Out", "=", "Value", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "parseImmExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63594, "Length": 82, "Cover_Rate": 0.8817204301075269} {"Template_token": ["", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "OptStr", ".", "equals_insensitive", "(", "", ")", ")", "Opt", "=", "", ";", "else", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ISBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ISBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ISBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "&", "~", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Opt", "=", "", "+", "Val", ";", "}", "else", "return", "MatchOperand_ParseFail", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateInstSyncBarrierOpt", "(", "(", "", ")", "Opt", ",", "S", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser (2)3", "Func": "parseInstSyncBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63597, "Length": 215, "Cover_Rate": 0.7706093189964157} {"Template_token": ["", "const", "MCExpr", "*", "Value", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "return", "true", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "emitValue", "(", "Value", ",", "Size", ",", "L", ")", ";", "return", "false", ";", "}", ";", "return", "(", "parseMany", "(", "parseOne", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "parseLiteralValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63598, "Length": 50, "Cover_Rate": 0.684931506849315} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "bool", "isNegative", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "Offset", ",", "*", "AdjustedOffset", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Offset", ")", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Offset", ")", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "CE", "=", "MCConstantExpr", "::", "create", "(", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ",", "getContext", "(", ")", ")", ";", "AdjustedOffset", "=", "CE", ";", "}", "else", "AdjustedOffset", "=", "Offset", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMem", "(", "BaseRegNum", ",", "AdjustedOffset", ",", "", ",", "", ",", "", ",", "", ",", "false", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "bool", "isNegative", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63599, "Length": 367, "Cover_Rate": 0.30840336134453783} {"Template_token": ["", "return", "MatchOperand_NoMatch", ";", "}", "unsigned", "SYSmvalue", "=", "Val", "&", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "SYSmvalue", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "Mask", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "isMClass", "(", ")", ")", "{", "auto", "TheReg", "=", "", "(", "Mask", ".", "lower", "(", ")", ")", ";", "if", "(", "!", "TheReg", "||", "!", "TheReg", "->", "hasRequiredFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "SYSmvalue", "=", "TheReg", "->", "Encoding", "&", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "SYSmvalue", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";"], "ground_truth": ["if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "", ",", "Mask", ".", "size", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63601, "Length": 195, "Cover_Rate": 0.3838582677165354} {"Template_token": ["", "bool", "AsmParser", "::", "parseOperand", "(", "OperandVector", "&", "Operands", ",", "StringRef", "Mnemonic", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", ",", "E", ";", "OperandMatchResultTy", "ResTy", "=", "MatchOperandParserImpl", "(", "Operands", ",", "Mnemonic", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", ")", "return", "false", ";", "if", "(", "ResTy", "==", "MatchOperand_ParseFail", ")", "return", "true", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "bool", "ExpectLabel", "=", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ";", "if", "(", "!", "ExpectLabel", ")", "{", "if", "(", "!", "tryParseRegisterWithWriteBack", "(", "Operands", ")", ")", "return", "false", ";", "int", "Res", "=", "tryParseShiftRegister", "(", "Operands", ")", ";", "if", "(", "Res", "==", "", ")", "return", "false", ";", "else", "if", "(", "Res", "==", "-", "", ")", "return", "true", ";", "if", "(", "Mnemonic", "==", "", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ".", "equals_insensitive", "(", "", ")", ")", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "LLVM_FALLTHROUGH", ";", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63602, "Length": 300, "Cover_Rate": 0.356718192627824} {"Template_token": ["", "RefKind", "=", "MCExpr", "::", "VK__None", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "assert", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Colon", ")", "&&", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "enum", "{", "COFF", "=", "(", "", "<<", "MCContext", "::", "IsCOFF", ")", ",", "ELF", "=", "(", "", "<<", "MCContext", "::", "IsELF", ")", ",", "MACHO", "=", "(", "", "<<", "MCContext", "::", "IsMachO", ")", ",", "WASM", "=", "(", "", "<<", "MCContext", "::", "IsWasm", ")", ",", "}", ";", "static", "const", "struct", "PrefixEntry", "{", "const", "char", "*", "Spelling", ";", "MCExpr", "::", "VariantKind", "VariantKind", ";", "uint8_t", "SupportedFormats", ";", "}", "PrefixEntries", "[", "]", "=", "{", "{", "", ",", "MCExpr", "::", "VK__LO16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "{", "", ",", "MCExpr", "::", "VK__HI16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "}", ";", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "const", "auto", "&", "Prefix", "=", "llvm", "::", "find_if", "(", "PrefixEntries", ",", "[", "&", "IDVal", "]", "(", "const", "PrefixEntry", "&", "PE", ")", "{", "return", "PE", ".", "Spelling", "==", "IDVal", ";", "}", ")", ";", "if", "(", "Prefix", "==", "std", "::", "end", "(", "PrefixEntries", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "uint8_t", "CurrentFormat", ";", "switch", "(", "getContext", "(", ")", ".", "getObjectFileType", "(", ")", ")", "{", "case", "MCContext", "::", "IsMachO", ":", "CurrentFormat", "=", "MACHO", ";", "break", ";", "case", "MCContext", "::", "IsELF", ":", "CurrentFormat", "=", "ELF", ";", "break", ";", "case", "MCContext", "::", "IsCOFF", ":", "CurrentFormat", "=", "COFF", ";", "break", ";", "case", "MCContext", "::", "IsWasm", ":", "CurrentFormat", "=", "WASM", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser (2)3", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63604, "Length": 312, "Cover_Rate": 0.7027027027027027} {"Template_token": ["", "case", "MCContext", "::", "IsMachO", ":", "CurrentFormat", "=", "MACHO", ";", "break", ";", "case", "MCContext", "::", "IsELF", ":", "CurrentFormat", "=", "ELF", ";", "break", ";", "case", "MCContext", "::", "IsCOFF", ":", "CurrentFormat", "=", "COFF", ";", "break", ";", "case", "MCContext", "::", "IsWasm", ":", "CurrentFormat", "=", "WASM", ";", "break", ";", "case", "MCContext", "::", "IsGOFF", ":", "case", "MCContext", "::", "IsSPIRV", ":", "case", "MCContext", "::", "IsXCOFF", ":", "case", "MCContext", "::", "IsDXContainer", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "if", "(", "~", "Prefix", "->", "SupportedFormats", "&", "CurrentFormat", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "RefKind", "=", "Prefix", "->", "VariantKind", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63605, "Length": 152, "Cover_Rate": 0.34234234234234234} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "Tok", ".", "getString", "(", ")", ".", "equals_insensitive", "(", "", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateTraceSyncBarrierOpt", "(", "", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "parseTraceSyncBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63607, "Length": 87, "Cover_Rate": 0.8787878787878788} {"Template_token": ["", "if", "(", "(", "(", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "!", "hasMVE", "(", ")", ")", "||", "Mnemonic", "==", "", ")", "&&", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", "==", "", "||", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", "==", "", ")", ")", "{", "if", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isToken", "(", ")", "&&", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", "==", "", "||", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", "==", "", ")", ")", "RegIdx", "=", "", ";", "if", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "RegIdx", "]", ")", ".", "isReg", "(", ")", "&&", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "RegIdx", "]", ")", ".", "getReg", "(", ")", ")", "||", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "RegIdx", "]", ")", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "shouldOmitPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63611, "Length": 208, "Cover_Rate": 0.9043478260869565} {"Template_token": ["", "bool", "AsmParser", "::", "shouldOmitVectorPredicateOperand", "(", "StringRef", "Mnemonic", ",", "OperandVector", "&", "Operands", ")", "{", "if", "(", "!", "hasMVE", "(", ")", "||", "Operands", ".", "size", "(", ")", "<", "", ")", "return", "true", ";", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", ")", "return", "true", ";", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", ")", "return", "false", ";", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "(", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", ")", ")", "{", "for", "(", "auto", "&", "Operand", ":", "Operands", ")", "{", "if", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operand", ")", ".", "isVectorIndex", "(", ")", "||", "(", "(", "*", "Operand", ")", ".", "isReg", "(", ")", "&&", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "(", "*", "Operand", ")", ".", "getReg", "(", ")", ")", "||", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "(", "*", "Operand", ")", ".", "getReg", "(", ")", ")", ")", ")", ")", "{", "return", "true", ";", "}", "}", "return", "false", ";", "}", "else", "{", "for", "(", "auto", "&", "Operand", ":", "Operands", ")", "{", "if", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operand", ")", ".", "isVectorIndex", "(", ")", "||", "(", "Operand", "->", "isReg", "(", ")", "&&", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Operand", "->", "getReg", "(", ")", ")", ")", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)3", "Func": "shouldOmitVectorPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63612, "Length": 257, "Cover_Rate": 0.969811320754717} {"Template_token": ["", "ProcessorIMod", "=", "", ";", "if", "(", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "return", "Mnemonic", ";", "if", "(", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "!", "(", "hasMVE", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", ")", ")", ")", "{", "unsigned", "CC", "=", "CondCodeFromString", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ")", ";", "if", "(", "CC", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "PredicationCode", "=", "CC", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63613, "Length": 463, "Cover_Rate": 0.4575098814229249} {"Template_token": ["", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "auto", "FB", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "", ")", ")", ";"], "ground_truth": ["setAvailableFeatures", "(", "FB", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "SwitchMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63614, "Length": 26, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "-", "", ";", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "unsigned", "RegNum", "=", "MatchRegisterName", "(", "lowerCase", ")", ";", "if", "(", "!", "RegNum", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "}", "if", "(", "!", "RegNum", ")", "{", "StringMap", "<", "unsigned", ">", "::", "const_iterator", "Entry", "=", "RegisterReqs", ".", "find", "(", "lowerCase", ")", ";", "if", "(", "Entry", "==", "RegisterReqs", ".", "end", "(", ")", ")", "return", "-", "", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "Entry", "->", "getValue", "(", ")", ";", "}"], "ground_truth": ["if", "(", "!", "hasD32", "(", ")", "&&", "RegNum", ">=", "", "&&", "RegNum", "<=", "", ")", "return", "-", "", ";"], "File": "ARMAsmParser (2)3", "Func": "tryParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63615, "Length": 261, "Cover_Rate": 0.7699115044247787} {"Template_token": ["", "if", "(", "Rt", "==", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "(", "Rt", "&", "", ")", "==", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "Rt2", "!=", "Rt", "+", "", ")", "{", "if", "(", "Load", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "else", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "}", "}"], "ground_truth": ["if", "(", "!", "Mode", "&&", "Load", ")", "{"], "File": "ARMAsmParser (2)3", "Func": "validateLDRDSTRD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63618, "Length": 100, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "break", ";", "case", "MCK__HASH_8", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK__HASH_16", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK_ModImm", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "const", "MCExpr", "*", "SOExpr", "=", "Op", ".", "getImm", "(", ")", ";", "int64_t", "Value", ";", "if", "(", "!", "SOExpr", "->", "evaluateAsAbsolute", "(", "Value", ")", ")", "return", "Match_Success", ";", "assert", "(", "(", "Value", ">=", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", "&&", "Value", "<=", "std", "::", "numeric_limits", "<", "uint32_t", ">", "::", "max", "(", ")", ")", "&&", "", ")", ";", "}", "break", ";", "case", "MCK_rGPR", ":", "if", "(", "hasV8Ops", "(", ")", "&&", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "return", "Match_Success", ";", "return", "Match_rGPR", ";", "case", "MCK_GPRPair", ":"], "ground_truth": ["if", "(", "Op", ".", "isReg", "(", ")", "&&", "MRI", "->", "getRegClass", "(", "", ")", ".", "contains", "(", "Op", ".", "getReg", "(", ")", ")", ")", "return", "Match_Success", ";"], "File": "ARMAsmParser (2)3", "Func": "validateTargetOperandClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63619, "Length": 226, "Cover_Rate": 0.7174603174603175} {"Template_token": ["", "case", "MCK__HASH_0", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK__HASH_8", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK__HASH_16", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK_ModImm", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "const", "MCExpr", "*", "SOExpr", "=", "Op", ".", "getImm", "(", ")", ";", "int64_t", "Value", ";", "if", "(", "!", "SOExpr", "->", "evaluateAsAbsolute", "(", "Value", ")", ")", "return", "Match_Success", ";", "assert", "(", "(", "Value", ">=", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", "&&", "Value", "<=", "std", "::", "numeric_limits", "<", "uint32_t", ">", "::", "max", "(", ")", ")", "&&", "", ")", ";", "}", "break", ";", "case", "MCK_rGPR", ":", "if", "(", "hasV8Ops", "(", ")", "&&", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "return", "Match_Success", ";"], "ground_truth": ["return", "Match_rGPR", ";"], "File": "ARMAsmParser (2)3", "Func": "validateTargetOperandClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63620, "Length": 239, "Cover_Rate": 0.7587301587301587} {"Template_token": ["", "return", ";", "}", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)4", "Func": "addMemImm7s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63621, "Length": 47, "Cover_Rate": 0.46534653465346537} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "addMemImmOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63622, "Length": 26, "Cover_Rate": 0.4} {"Template_token": ["", "void", "addMVEVecListOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCRegisterClass", "*", "RC_in", "=", "&", "MCRegisterClasses", "[", "", "]", ";", "const", "MCRegisterClass", "*", "RC_out", "=", "(", "VectorList", ".", "Count", "==", "", ")", "?", "&", "MCRegisterClasses", "[", "", "]", ":"], "ground_truth": ["&", "MCRegisterClasses", "[", "", "]", ";"], "File": "ARMAsmParser (2)4", "Func": "addMVEVecListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63623, "Length": 57, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "*", "I", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)4", "Func": "addRegListWithAPSROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63624, "Length": 45, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "*", "I", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)4", "Func": "addRegListWithAPSROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63625, "Length": 57, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "void", "addThumbMemPCOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "if", "(", "isImm", "(", ")", ")", "{", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "CE", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "return", ";", "}", "const", "MCSymbolRefExpr", "*", "SR", "=", "cast", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "SR", ")", ")", ";", "return", ";", "}", "assert", "(", "isGPRMem", "(", ")", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "isa", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", "&&", "", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "addThumbMemPCOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63626, "Length": 121, "Cover_Rate": 0.8642857142857143} {"Template_token": ["", "void", "addVPTPredNOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "(", "getVPTPred", "(", ")", ")", ")", ")", ";", "unsigned", "RegNum", "=", "getVPTPred", "(", ")", "==", "", "?", "", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)4", "Func": "addVPTPredNOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63627, "Length": 64, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "RegNum", ";", "if", "(", "getVPTPred", "(", ")", "==", "", ")", "{", "RegNum", "=", "", ";", "}", "else", "{", "unsigned", "NextOpIndex", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "Insts", "[", "Inst", ".", "getOpcode", "(", ")", "]", ";", "int", "TiedOp", "=", "MCID", ".", "getOperandConstraint", "(", "NextOpIndex", ",", "MCOI", "::", "TIED_TO", ")", ";"], "ground_truth": ["assert", "(", "TiedOp", ">=", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "addVPTPredROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63628, "Length": 65, "Cover_Rate": 0.5241935483870968} {"Template_token": ["", "AsmParser", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCAsmParser", "&", "Parser", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", "Options", ",", "STI", ",", "MII", ")", ",", "UC", "(", "Parser", ")", "{", "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "if", "(", "AddBuildAttributes", ")", "getTargetStreamer", "(", ")", ".", "emitTargetAttributes", "(", "STI", ")", ";", "ITState", ".", "CurPosition", "=", "~", "", ";"], "ground_truth": ["VPTState", ".", "CurPosition", "=", "~", "", ";"], "File": "ARMAsmParser (2)4", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63629, "Length": 92, "Cover_Rate": 0.9484536082474226} {"Template_token": ["", "Op", "->", "Memory", ".", "OffsetRegNum", "=", "OffsetRegNum", ";", "Op", "->", "Memory", ".", "ShiftType", "=", "ShiftType", ";", "Op", "->", "Memory", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "Memory", ".", "Alignment", "=", "Alignment", ";", "Op", "->", "Memory", ".", "isNegative", "=", "isNegative", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "Op", "->", "AlignmentLoc", "=", "AlignmentLoc", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)4", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63630, "Length": 61, "Cover_Rate": 0.43884892086330934} {"Template_token": ["", "}", "else", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Regs", ".", "front", "(", ")", ".", "second", ")", ")", "{", "if", "(", "Regs", ".", "back", "(", ")", ".", "second", "==", "", ")", "Kind", "=", "k_FPSRegisterListWithVPR", ";", "else", "Kind", "=", "k_SPRRegisterList", ";", "}", "if", "(", "Kind", "==", "k_RegisterList", "&&", "Regs", ".", "back", "(", ")", ".", "second", "==", "", ")", "Kind", "=", "k_RegisterListWithAPSR", ";", "assert", "(", "std", "::", "is_sorted", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ")", "&&", "", ")", ";", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "Kind", ")", ";", "for", "(", "const", "auto", "&", "P", ":", "Regs", ")", "Op", "->", "Registers", ".", "push_back", "(", "P", ".", "second", ")", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "StartLoc", ";"], "File": "ARMAsmParser (2)4", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63631, "Length": 124, "Cover_Rate": 0.5367965367965368} {"Template_token": ["", "MCInst", "ITInst", ";", "ITInst", ".", "setOpcode", "(", "", ")", ";", "ITInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ITState", ".", "Cond", ")", ")", ";", "ITInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ITState", ".", "Mask", ")", ")", ";", "Out", ".", "EmitInstruction", "(", "ITInst", ",", "getSTI", "(", ")", ")", ";", "assert", "(", "PendingConditionalInsts", ".", "size", "(", ")", "<=", "", ")", ";", "for", "(", "const", "MCInst", "&", "Inst", ":", "PendingConditionalInsts", ")", "{"], "ground_truth": ["Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "flushPendingInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63632, "Length": 81, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63635, "Length": 21, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">", "-", "", "&&", "Val", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)4", "Func": "isAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63636, "Length": 57, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63637, "Length": 77, "Cover_Rate": 0.6936936936936937} {"Template_token": ["", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "(", "Val", "&", "", ")", "==", "", ")", ")", "||", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)4", "Func": "isAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63639, "Length": 36, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemImm0_1020s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63640, "Length": 43, "Cover_Rate": 0.6417910447761194} {"Template_token": ["", "bool", "isMemImm0_1020s4Offset", "(", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Val", ">=", "", "&&", "Val", "<=", "", "&&", "(", "Val", "&", "", ")", "==", "", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemImm0_1020s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63641, "Length": 66, "Cover_Rate": 0.9850746268656716} {"Template_token": ["", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)4", "Func": "isMemImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63642, "Length": 91, "Cover_Rate": 0.9381443298969072} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "Val", "&", "", ")", "==", "", ")", "||", "Val", "==", "INT32_MIN", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemImm7s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63643, "Length": 35, "Cover_Rate": 0.3211009174311927} {"Template_token": ["", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", "||", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemImm7s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63644, "Length": 76, "Cover_Rate": 0.6972477064220184} {"Template_token": ["", "unsigned", "Divisor", "=", "", "<<", "Bits", ";", "if", "(", "Val", "%", "Divisor", "!=", "", ")", "return", "false", ";", "Val", "/=", "Divisor", ";"], "ground_truth": ["return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemImm7ShiftedOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63645, "Length": 34, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", "||", "!", "MCRegisterClasses", "[", "RegClassID", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "if", "(", "Val", "==", "INT32_MIN", ")", "return", "true", ";", "unsigned", "Divisor", "=", "", "<<", "Bits", ";", "if", "(", "Val", "%", "Divisor", "!=", "", ")", "return", "false", ";", "Val", "/=", "Divisor", ";", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)4", "Func": "isMemImm7ShiftedOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63646, "Length": 100, "Cover_Rate": 0.9433962264150944} {"Template_token": ["", "if", "(", "Memory", ".", "BaseRegNum", "==", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "||", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)4", "Func": "isMemImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63647, "Length": 60, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "==", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63648, "Length": 54, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "isMemImm8s4Offset", "(", ")", "const", "{", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemImm8s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63649, "Length": 48, "Cover_Rate": 0.46601941747572817} {"Template_token": ["", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "Val", "&", "", ")", "==", "", ")", "||", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)4", "Func": "isMemImm8s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63650, "Length": 34, "Cover_Rate": 0.3300970873786408} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "false", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "||", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)4", "Func": "isMemNegImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63651, "Length": 49, "Cover_Rate": 0.5444444444444444} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "||", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)4", "Func": "isMemNegImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63652, "Length": 39, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "bool", "isMemPCRelImm12", "(", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemPCRelImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63653, "Length": 60, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemPCRelImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63654, "Length": 48, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "", "&&", "Val", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)4", "Func": "isMemPosImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63655, "Length": 53, "Cover_Rate": 0.8983050847457628} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemPosImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63656, "Length": 21, "Cover_Rate": 0.3559322033898305} {"Template_token": ["", "static_assert", "(", "shift", "<", "", ",", "", ")", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "if", "(", "(", "Val", "&", "(", "(", "", "<<", "shift", ")", "-", "", ")", ")", "!=", "", ")", "return", "false", ";", "int64_t", "Range", "=", "(", "", "<<", "(", "", "+", "shift", ")", ")", "-", "", ";", "return", "(", "Val", "==", "INT32_MIN", ")", "||", "(", "Val", ">", "-", "Range", "&&", "Val", "<", "Range", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)4", "Func": "isMemRegQOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63657, "Length": 75, "Cover_Rate": 0.5639097744360902} {"Template_token": ["", "if", "(", "!", "isMVEMem", "(", ")", "||", "Memory", ".", "OffsetImm", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "OffsetRegNum", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "shift", "==", "", "&&", "Memory", ".", "ShiftType", "!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemRegRQOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63658, "Length": 73, "Cover_Rate": 0.6403508771929824} {"Template_token": ["", "bool", "isMemThumbRIs2", "(", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "!", "isLowRegister", "(", "Memory", ".", "BaseRegNum", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "", "&&", "Val", "<=", "", "&&", "(", "Val", "%", "", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)4", "Func": "isMemThumbRIs2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63660, "Length": 75, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isMemThumbRIs4", "(", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "!", "isLowRegister", "(", "Memory", ".", "BaseRegNum", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemThumbRIs4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63661, "Length": 57, "Cover_Rate": 0.76} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "", "&&", "Val", "<=", "", "&&", "(", "Val", "%", "", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)4", "Func": "isMemThumbRIs4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63662, "Length": 39, "Cover_Rate": 0.52} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "BaseRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemThumbSPI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63663, "Length": 49, "Cover_Rate": 0.6533333333333333} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">=", "", "&&", "Val", "<", "", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemUImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63665, "Length": 22, "Cover_Rate": 0.36065573770491804} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "}", "else", "if", "(", "isGPRMem", "(", ")", ")", "{", "if", "(", "!", "Memory", ".", "OffsetImm", "||", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "!=", "", ")", "return", "false", ";", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "}", "else", "return", "false", ";", "return", "(", "(", "Val", "%", "", ")", "==", "", ")", "&&", "(", "Val", ">=", "", ")", "&&", "(", "Val", "<=", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)4", "Func": "isThumbMemPC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63668, "Length": 89, "Cover_Rate": 0.6402877697841727} {"Template_token": ["", "if", "(", "isa", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "}", "else", "if", "(", "isGPRMem", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "Memory", ".", "OffsetImm", "||", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";"], "File": "ARMAsmParser (2)4", "Func": "isThumbMemPC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63669, "Length": 69, "Cover_Rate": 0.49640287769784175} {"Template_token": ["", "bool", "PendConditionalInstruction", "=", "false", ";", "SmallVector", "<", "NearMissInfo", ",", "", ">", "NearMisses", ";", "MatchResult", "=", "MatchInstruction", "(", "Operands", ",", "Inst", ",", "NearMisses", ",", "MatchingInlineAsm", ",", "PendConditionalInstruction", ",", "Out", ")", ";", "switch", "(", "MatchResult", ")", "{", "case", "Match_Success", ":", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Inst", ".", "dump_pretty", "(", "dbgs", "(", ")", ",", "MII", ".", "getName", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "validateInstruction", "(", "Inst", ",", "Operands", ")", ")", "{", "forwardITPosition", "(", ")", ";", "forwardVPTPosition", "(", ")", ";", "return", "true", ";", "}", "{", "bool", "wasInITBlock", "=", "inITBlock", "(", ")", ";", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Inst", ".", "dump_pretty", "(", "dbgs", "(", ")", ",", "MII", ".", "getName", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "wasInITBlock", "&&", "hasV8Ops", "(", ")", "&&", "isThumb", "(", ")", "&&", "!", "isV8EligibleForIT", "(", "&", "Inst", ")", ")", "{", "Warning", "(", "IDLoc", ",", "", ")", ";", "}", "}", "forwardITPosition", "(", ")", ";", "forwardVPTPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "PendConditionalInstruction", ")", "{", "PendingConditionalInsts", ".", "push_back", "(", "Inst", ")", ";", "if", "(", "isITBlockFull", "(", ")", "||", "isITBlockTerminator", "(", "Inst", ")", ")", "flushPendingInstructions", "(", "Out", ")", ";", "}", "else", "{", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "}", "return", "false", ";", "case", "Match_NearMisses", ":", "ReportNearMisses", "(", "NearMisses", ",", "IDLoc", ",", "Operands", ")", ";", "return", "true", ";", "case", "Match_MnemonicFail", ":", "{", "FeatureBitset", "FBS", "=", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "std", "::", "string", "Suggestion", "=", "MnemonicSpellCheck", "(", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", ",", "FBS", ")", ";", "return", "Error", "(", "IDLoc", ",", "", "+", "Suggestion", ",", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getLocRange", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)4", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63670, "Length": 338, "Cover_Rate": 0.8871391076115486} {"Template_token": ["", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectivePersonality", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveHandlerData", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSetFP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectivePad", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "false", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "true", ")", ";", "else", "if", "(", "IDVal", "==", "", "||", "IDVal", "==", "", ")", "parseDirectiveLtorg", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveEven", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectivePersonalityIndex", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveUnwindRaw", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveMovSP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveArchExtension", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveAlign", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveThumbSet", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveInst", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveInst", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "'n'", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveInst", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "'w'", ")", ";", "else", "if", "(", "!", "IsMachO", "&&", "!", "IsCOFF", ")", "{", "if", "(", "IDVal", "==", "", ")", "parseDirectiveArch", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveCPU", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveEabiAttr", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveFPU", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveFnStart", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63671, "Length": 374, "Cover_Rate": 0.584375} {"Template_token": ["", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "ImmVal", "=", "MCConstantExpr", "::", "create", "(", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "AsmToken", "::", "Colon", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "ground_truth": ["MCExpr", "::", "VariantKind", "RefKind", ";"], "File": "ARMAsmParser (2)4", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63673, "Length": 248, "Cover_Rate": 0.3163265306122449} {"Template_token": ["", "enum", "{", "COFF", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsCOFF", ")", ",", "ELF", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsELF", ")", ",", "MACHO", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsMachO", ")", ",", "WASM", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsWasm", ")", ",", "}", ";", "static", "const", "struct", "PrefixEntry", "{", "const", "char", "*", "Spelling", ";", "MCExpr", "::", "VariantKind", "VariantKind", ";", "uint8_t", "SupportedFormats", ";", "}", "PrefixEntries", "[", "]", "=", "{", "{", "", ",", "MCExpr", "::", "VK__LO16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "{", "", ",", "MCExpr", "::", "VK__HI16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "}", ";", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "const", "auto", "&", "Prefix", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "PrefixEntries", ")", ",", "std", "::", "end", "(", "PrefixEntries", ")", ",", "[", "&", "IDVal", "]", "(", "const", "PrefixEntry", "&", "PE", ")", "{", "return", "PE", ".", "Spelling", "==", "IDVal", ";", "}", ")", ";", "if", "(", "Prefix", "==", "std", "::", "end", "(", "PrefixEntries", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "uint8_t", "CurrentFormat", ";", "switch", "(", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ")", "{", "case", "MCObjectFileInfo", "::", "IsMachO", ":", "CurrentFormat", "=", "MACHO", ";", "break", ";", "case", "MCObjectFileInfo", "::", "IsELF", ":", "CurrentFormat", "=", "ELF", ";", "break", ";", "case", "MCObjectFileInfo", "::", "IsCOFF", ":", "CurrentFormat", "=", "COFF", ";", "break", ";", "case", "MCObjectFileInfo", "::", "IsWasm", ":", "CurrentFormat", "=", "WASM", ";", "break", ";", "case", "MCObjectFileInfo", "::", "IsXCOFF", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}"], "ground_truth": ["if", "(", "~", "Prefix", "->", "SupportedFormats", "&", "CurrentFormat", ")", "{"], "File": "ARMAsmParser (2)4", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63674, "Length": 271, "Cover_Rate": 0.6089887640449438} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "Tok", ".", "getString", "(", ")", ".", "equals_lower", "(", "", ")", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "parseTraceSyncBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63675, "Length": 61, "Cover_Rate": 0.6161616161616161} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "Tok", ".", "getString", "(", ")", ".", "equals_lower", "(", "", ")", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "parseTraceSyncBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63676, "Length": 37, "Cover_Rate": 0.37373737373737376} {"Template_token": ["", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "IMod", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "ProcessorIMod", "=", "IMod", ";", "}", "}"], "ground_truth": ["if", "(", "isMnemonicVPTPredicable", "(", "Mnemonic", ",", "ExtraToken", ")", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ")", "{"], "File": "ARMAsmParser (2)4", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63678, "Length": 328, "Cover_Rate": 0.3319838056680162} {"Template_token": ["", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "if", "(", "!", "Memory", ".", "OffsetRegNum", ")", "{", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "INT32_MIN", ")", "Val", "=", "", ";"], "ground_truth": ["if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";"], "File": "ARMAsmParser (2)5", "Func": "addAddrMode2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63679, "Length": 57, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "Val", "=", "", "(", "AddSub", ",", "Val", ")", ";", "}", "else", "{", "Val", "=", "", "(", "Memory", ".", "isNegative", "?", "", ":", "", ",", "", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "addAddrMode3Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63680, "Length": 69, "Cover_Rate": 0.33014354066985646} {"Template_token": ["", "if", "(", "isImm", "(", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "return", ";", "}", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ":", "", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "INT32_MIN", ")", "Val", "=", "", ";"], "ground_truth": ["if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";"], "File": "ARMAsmParser (2)5", "Func": "addAddrMode5Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63681, "Length": 87, "Cover_Rate": 0.5723684210526315} {"Template_token": ["", "void", "addAM2OffsetImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "CE", "&&", "", ")", ";"], "ground_truth": ["int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "addAM2OffsetImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63682, "Length": 52, "Cover_Rate": 0.4} {"Template_token": ["", "}", "const", "MCConstantExpr", "*", "CE", "=", "static_cast", "<", "const", "MCConstantExpr", "*", ">", "(", "getImm", "(", ")", ")", ";", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "INT32_MIN", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "addAM3OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63683, "Length": 80, "Cover_Rate": 0.44692737430167595} {"Template_token": ["", "int", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "bool", "isAdd", "=", "Imm", ">=", "", ";", "if", "(", "Imm", "==", "INT32_MIN", ")", "Imm", "=", "", ";", "Imm", "=", "(", "Imm", "<", "", "?", "-", "Imm", ":", "Imm", ")", "|", "(", "int", ")", "isAdd", "<<", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "addPostIdxImm8Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63684, "Length": 59, "Cover_Rate": 0.5784313725490197} {"Template_token": ["", "assert", "(", "CE", "&&", "", ")", ";", "int", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "bool", "isAdd", "=", "Imm", ">=", "", ";", "if", "(", "Imm", "==", "INT32_MIN", ")", "Imm", "=", "", ";"], "ground_truth": ["Imm", "=", "(", "Imm", "<", "", "?", "-", "Imm", ":", "Imm", ")", "|", "(", "int", ")", "isAdd", "<<", "", ";"], "File": "ARMAsmParser (2)5", "Func": "addPostIdxImm8Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63685, "Length": 53, "Cover_Rate": 0.5196078431372549} {"Template_token": ["", "assert", "(", "CE", "&&", "", ")", ";", "int", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "bool", "isAdd", "=", "Imm", ">=", "", ";", "if", "(", "Imm", "==", "INT32_MIN", ")", "Imm", "=", "", ";", "Imm", "=", "(", "(", "Imm", "<", "", "?", "-", "Imm", ":", "Imm", ")", "/", "", ")", "|", "(", "int", ")", "isAdd", "<<", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "addPostIdxImm8s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63686, "Length": 70, "Cover_Rate": 0.660377358490566} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "-", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "addT2SOImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63687, "Length": 32, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "-", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "addT2SOImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63688, "Length": 32, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "void", "addT2SOImmNotOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "~", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "addT2SOImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63689, "Length": 54, "Cover_Rate": 1.0} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "~", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "addT2SOImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63690, "Length": 18, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "AsmParser", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCAsmParser", "&", "Parser", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", "Options", ",", "STI", ")", ",", "MII", "(", "MII", ")", ",", "UC", "(", "Parser", ")", "{", "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";"], "ground_truth": ["MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63691, "Length": 56, "Cover_Rate": 0.7} {"Template_token": ["", "KindTy", "Kind", "=", "k_RegisterList", ";", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Regs", ".", "front", "(", ")", ".", "second", ")", ")", "Kind", "=", "k_DPRRegisterList", ";", "else", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Regs", ".", "front", "(", ")", ".", "second", ")", ")", "Kind", "=", "k_SPRRegisterList", ";", "array_pod_sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ")", ";", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "Kind", ")", ";", "for", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "::", "const_iterator", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Op", "->", "Registers", ".", "push_back", "(", "I", "->", "second", ")", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "StartLoc", ";"], "File": "ARMAsmParser (2)5", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63692, "Length": 131, "Cover_Rate": 0.7005347593582888} {"Template_token": ["", "assert", "(", "Regs", ".", "size", "(", ")", ">", "", "&&", "", ")", ";", "KindTy", "Kind", "=", "k_RegisterList", ";", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Regs", ".", "front", "(", ")", ".", "second", ")", ")", "Kind", "=", "k_DPRRegisterList", ";", "else", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Regs", ".", "front", "(", ")", ".", "second", ")", ")", "Kind", "=", "k_SPRRegisterList", ";", "array_pod_sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ")", ";", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "Kind", ")", ";", "for", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "::", "const_iterator", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Op", "->", "Registers", ".", "push_back", "(", "I", "->", "second", ")", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "StartLoc", ";"], "File": "ARMAsmParser (2)5", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63693, "Length": 144, "Cover_Rate": 0.7700534759358288} {"Template_token": ["", "}", "}", "else", "{", "unsigned", "Cond", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "CondOp", "]", ")", ".", "getCondCode", "(", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "Cond", "==", "", "?", "", ":", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "Cond", "==", "", "?", "", ":", "", ")", ";", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "{", "Operand", "&", "op", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "ImmOp", "]", ")", ";", "if", "(", "!", "op", ".", "isSignedOffset", "<", "", ",", "", ">", "(", ")", "&&", "isThumbTwo", "(", ")", ")", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "cvtThumbBranches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63694, "Length": 135, "Cover_Rate": 0.3524804177545692} {"Template_token": ["", "}", "else", "{", "unsigned", "Cond", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "CondOp", "]", ")", ".", "getCondCode", "(", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "Cond", "==", "", "?", "", ":", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "Cond", "==", "", "?", "", ":", "", ")", ";", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "{", "Operand", "&", "op", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "ImmOp", "]", ")", ";", "if", "(", "!", "op", ".", "isSignedOffset", "<", "", ",", "", ">", "(", ")", "&&", "isThumbTwo", "(", ")", ")", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "Operand", "&", "op", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "ImmOp", "]", ")", ";"], "ground_truth": ["if", "(", "!", "op", ".", "isSignedOffset", "<", "", ",", "", ">", "(", ")", "&&", "isThumbTwo", "(", ")", ")", "Inst", ".", "setOpcode", "(", "", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "cvtThumbBranches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63695, "Length": 180, "Cover_Rate": 0.4699738903394256} {"Template_token": ["", "return", "getParser", "(", ")", ".", "Error", "(", "L", ",", "Msg", ",", "Ranges", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "Error", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63697, "Length": 15, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "CanAcceptCarrySet", "=", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ";", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "(", "FullInst", ".", "startswith", "(", "", ")", "&&", "FullInst", ".", "endswith", "(", "", ")", ")", ")", "{", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{"], "ground_truth": ["if", "(", "hasV6MOps", "(", ")", ")", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", ";"], "File": "ARMAsmParser (2)5", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63698, "Length": 381, "Cover_Rate": 0.9093078758949881} {"Template_token": ["", "RegisterMCAsmParser", "<", "AsmParser", ">", "Y", "(", "TheBETarget", ")", ";"], "ground_truth": ["RegisterMCAsmParser", "<", "AsmParser", ">", "A", "(", "TheThumbLETarget", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "LLVMInitializeARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63699, "Length": 18, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "RegisterMCAsmParser", "<", "AsmParser", ">", "A", "(", "TheThumbLETarget", ")", ";", "RegisterMCAsmParser", "<", "AsmParser", ">", "B", "(", "TheThumbBETarget", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "LLVMInitializeARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63700, "Length": 19, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "bool", "haveEaten", "=", "false", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "haveEaten", "=", "true", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "isAdd", "=", "false", ";", "haveEaten", "=", "true", ";", "}", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "int", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "{", "if", "(", "!", "haveEaten", ")", "return", "MatchOperand_NoMatch", ";", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "ARMAsmParser (2)5", "Func": "parseAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63703, "Length": 135, "Cover_Rate": 0.4066265060240964} {"Template_token": ["", "unsigned", "Encoding", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";"], "ground_truth": ["if", "(", "Encoding", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";"], "File": "ARMAsmParser (2)5", "Func": "parseBankedRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63704, "Length": 262, "Cover_Rate": 0.7401129943502824} {"Template_token": ["", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "LSB", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "LSB", "<", "", "||", "LSB", ">", "", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "WidthExpr", ";"], "ground_truth": ["SMLoc", "EndLoc", ";"], "File": "ARMAsmParser (2)5", "Func": "parseBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63705, "Length": 150, "Cover_Rate": 0.36496350364963503} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseCoprocNumOperand", "(", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Num", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'p'", ")", ";", "if", "(", "Num", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "(", "hasV7Ops", "(", ")", "||", "hasV8Ops", "(", ")", ")", "&&", "(", "Num", "==", "", "||", "Num", "==", "", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocNum", "(", "Num", ",", "S", ")", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63706, "Length": 127, "Cover_Rate": 0.9694656488549618} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Num", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'p'", ")", ";", "if", "(", "Num", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "(", "hasV7Ops", "(", ")", "||", "hasV8Ops", "(", ")", ")", "&&", "(", "Num", "==", "", "||", "Num", "==", "", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocNum", "(", "Num", ",", "S", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser (2)5", "Func": "parseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63707, "Length": 97, "Cover_Rate": 0.7404580152671756} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LCurly", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";"], "ground_truth": ["if", "(", "!", "CE", "||", "CE", "->", "getValue", "(", ")", "<", "", "||", "CE", "->", "getValue", "(", ")", ">", "", ")", "{"], "File": "ARMAsmParser (2)5", "Func": "parseCoprocOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63708, "Length": 113, "Cover_Rate": 0.5380952380952381} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Reg", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'c'", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocReg", "(", "Reg", ",", "S", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser (2)5", "Func": "parseCoprocRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63709, "Length": 85, "Cover_Rate": 0.8018867924528302} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Reg", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'c'", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseCoprocRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63710, "Length": 44, "Cover_Rate": 0.41509433962264153} {"Template_token": ["", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveThumbSet", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "!", "IsMachO", "&&", "!", "IsCOFF", ")", "{", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveArch", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveCPU", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveEabiAttr", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFPU", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFnStart", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveInst", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveInst", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "'n'", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveInst", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "'w'", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveObjectArch", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveTLSDescSeq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)5", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63711, "Length": 203, "Cover_Rate": 0.3057228915662651} {"Template_token": ["", "return", "false", ";", "}", "Triple", "T", ";", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "", ",", "(", "", "+", "", "(", "ID", ")", ")", ".", "str", "(", ")", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "emitArch", "(", "ID", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63712, "Length": 59, "Cover_Rate": 0.5267857142857143} {"Template_token": ["", "StringRef", "Arch", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63713, "Length": 40, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ExtLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "", ")", ";", "}", "unsigned", "FeatureKind", "=", "", "(", "Name", ")", ";"], "ground_truth": ["if", "(", "FeatureKind", "==", "", ")", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63714, "Length": 96, "Cover_Rate": 0.32764505119453924} {"Template_token": ["", "if", "(", "FeatureKind", "==", "", ")", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";", "for", "(", "const", "auto", "&", "Extension", ":", "Extensions", ")", "{", "if", "(", "Extension", ".", "Kind", "!=", "FeatureKind", ")", "continue", ";", "if", "(", "Extension", ".", "Features", ".", "none", "(", ")", ")", "report_fatal_error", "(", "", "+", "Name", ")", ";", "if", "(", "(", "getAvailableFeatures", "(", ")", "&", "Extension", ".", "ArchCheck", ")", "!=", "Extension", ".", "ArchCheck", ")", "{", "Error", "(", "ExtLoc", ",", "", "+", "Name", "+", "", "", ")", ";", "return", "false", ";", "}", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "FeatureBitset", "ToggleFeatures", "=", "EnableFeature", "?", "(", "~", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ":", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ";", "uint64_t", "Features", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "ToggleFeatures", ")", ")", ";", "setAvailableFeatures", "(", "Features", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63715, "Length": 145, "Cover_Rate": 0.4948805460750853} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirective", "(", "SMLoc", "L", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63716, "Length": 31, "Cover_Rate": 0.32978723404255317} {"Template_token": ["", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "has", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code32", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63717, "Length": 56, "Cover_Rate": 0.5957446808510638} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "{", "if", "(", "!", "hasThumb", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "}", "else", "{", "if", "(", "!", "has", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";"], "ground_truth": ["getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code32", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63718, "Length": 95, "Cover_Rate": 0.41125541125541126} {"Template_token": ["", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "", ",", "CPU", ")", ";", "if", "(", "!", "getSTI", "(", ")", ".", "isCPUStringValid", "(", "CPU", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "CPU", ",", "", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63719, "Length": 67, "Cover_Rate": 0.7127659574468085} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "int64_t", "Tag", ";", "SMLoc", "TagLoc", ";", "TagLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "Tag", "=", "", "(", "Name", ")", ";", "if", "(", "Tag", "==", "-", "", ")", "{", "Error", "(", "TagLoc", ",", "", "+", "Name", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "const", "MCExpr", "*", "AttrExpr", ";", "TagLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "AttrExpr", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "AttrExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "TagLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Tag", "=", "CE", "->", "getValue", "(", ")", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "StringRef", "StringValue", "=", "", ";", "bool", "IsStringValue", "=", "false", ";", "int64_t", "IntegerValue", "=", "", ";", "bool", "IsIntegerValue", "=", "false", ";", "if", "(", "Tag", "==", "", "||", "Tag", "==", "", ")", "IsStringValue", "=", "true", ";", "else", "if", "(", "Tag", "==", "", ")", "{", "IsStringValue", "=", "true", ";", "IsIntegerValue", "=", "true", ";", "}", "else", "if", "(", "Tag", "<", "", "||", "Tag", "%", "", "==", "", ")", "IsIntegerValue", "=", "true", ";", "else", "if", "(", "Tag", "%", "", "==", "", ")", "IsStringValue", "=", "true", ";", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "IsIntegerValue", ")", "{", "const", "MCExpr", "*", "ValueExpr", ";", "SMLoc", "ValueExprLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "ValueExpr", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ValueExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ValueExprLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "IntegerValue", "=", "CE", "->", "getValue", "(", ")", ";", "}", "if", "(", "Tag", "==", "", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "IsStringValue", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveEabiAttr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63720, "Length": 468, "Cover_Rate": 0.7440381558028617} {"Template_token": ["", "TokError", "(", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "Section", ")", "{", "getStreamer", "(", ")", ".", "InitSections", "(", "false", ")", ";", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ";", "}", "assert", "(", "Section", "&&", "", ")", ";", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "EmitCodeAlignment", "(", "", ")", ";"], "ground_truth": ["else", "getStreamer", "(", ")", ".", "EmitValueToAlignment", "(", "", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63721, "Length": 71, "Cover_Rate": 0.6283185840707964} {"Template_token": ["", "const", "MCSection", "*", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "TokError", "(", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "Section", ")", "{", "getStreamer", "(", ")", ".", "InitSections", "(", "false", ")", ";", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63722, "Length": 66, "Cover_Rate": 0.584070796460177} {"Template_token": ["", "std", "::", "vector", "<", "const", "char", "*", ">", "Features", ";", "if", "(", "!", "", "(", "ID", ",", "Features", ")", ")", "{", "Error", "(", "FPUNameLoc", ",", "", ")", ";", "return", "false", ";", "}", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "for", "(", "auto", "Feature", ":", "Features", ")", "STI", ".", "ApplyFeatureFlag", "(", "Feature", ")", ";"], "ground_truth": ["setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63723, "Length": 66, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "Error", "(", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "break", ";", "case", "", ":", "if", "(", "Value", "->", "getValue", "(", ")", ">", "", ")", "{", "Error", "(", "Loc", ",", "StringRef", "(", "Suffix", "?", "", ":", "", ")", "+", "", ")", ";", "return", "false", ";", "}", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "getTargetStreamer", "(", ")", ".", "emitInst", "(", "Value", "->", "getValue", "(", ")", ",", "Suffix", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63724, "Length": 118, "Cover_Rate": 0.34104046242774566} {"Template_token": ["", "}", "if", "(", "SPReg", "==", "", "||", "SPReg", "==", "", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "SPRegLoc", ",", "", ")", ";", "return", "false", ";", "}", "int64_t", "Offset", "=", "", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "OffsetLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "OffsetExpr", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";"], "ground_truth": ["Error", "(", "OffsetLoc", ",", "", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveMovSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63725, "Length": 144, "Cover_Rate": 0.42729970326409494} {"Template_token": ["", "SMLoc", "SPRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "SPReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "SPReg", "==", "-", "", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "SPRegLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "SPReg", "==", "", "||", "SPReg", "==", "", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "SPRegLoc", ",", "", ")", ";", "return", "false", ";", "}", "int64_t", "Offset", "=", "", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "OffsetLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "OffsetExpr", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "OffsetLoc", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveMovSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63726, "Length": 191, "Cover_Rate": 0.5667655786350149} {"Template_token": ["", "SMLoc", "ArchLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "unsigned", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "ArchLoc", ",", "", "+", "Arch", "+", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "getTargetStreamer", "(", ")", ".", "emitObjectArch", "(", "ID", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63727, "Length": 80, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "if", "(", "!", "UC", ".", "hasFnStart", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";"], "ground_truth": ["SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectivePad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63728, "Length": 113, "Cover_Rate": 0.551219512195122} {"Template_token": ["", "UC", ".", "recordPersonality", "(", "L", ")", ";", "if", "(", "!", "UC", ".", "hasFnStart", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "UC", ".", "cantUnwind", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitCantUnwindLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitHandlerDataLocNotes", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectivePersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63729, "Length": 79, "Cover_Rate": 0.3640552995391705} {"Template_token": ["", "}", "if", "(", "UC", ".", "cantUnwind", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitCantUnwindLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitHandlerDataLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "HasExistingPersonality", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitPersonalityLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectivePersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63730, "Length": 113, "Cover_Rate": 0.5207373271889401} {"Template_token": ["", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitHandlerDataLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "HasExistingPersonality", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitPersonalityLocNotes", "(", ")", ";", "return", "false", ";", "}", "const", "MCExpr", "*", "IndexExpression", ";", "SMLoc", "IndexLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "IndexExpression", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "IndexExpression", ")", ";", "if", "(", "!", "CE", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "IndexLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "CE", "->", "getValue", "(", ")", "<", "", "||", "CE", "->", "getValue", "(", ")", ">=", "", "::", "NUM_PERSONALITY_INDEX", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "IndexLoc", ",", "", ")", ";", "return", "false", ";", "}", "getTargetStreamer", "(", ")", ".", "emitPersonalityIndex", "(", "CE", "->", "getValue", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "parseDirectivePersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63731, "Length": 174, "Cover_Rate": 0.6148409893992933} {"Template_token": ["", "if", "(", "parseRegisterList", "(", "Operands", ")", ")", "return", "false", ";", "Operand", "&", "Op", "=", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ";", "if", "(", "!", "IsVector", "&&", "!", "Op", ".", "isRegList", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "IsVector", "&&", "!", "Op", ".", "isDPRRegList", "(", ")", ")", "{"], "ground_truth": ["Error", "(", "L", ",", "", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63732, "Length": 67, "Cover_Rate": 0.42948717948717946} {"Template_token": ["", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "RegisterReqs", ".", "insert", "(", "std", "::", "make_pair", "(", "Name", ",", "Reg", ")", ")", ".", "first", "->", "second", "!=", "Reg", ")", "{"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveReq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63733, "Length": 54, "Cover_Rate": 0.35526315789473684} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "SMLoc", "FPRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "FPReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "FPReg", "==", "-", "", ")", "{", "Error", "(", "FPRegLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "SPRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "SPReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "SPReg", "==", "-", "", ")", "{", "Error", "(", "SPRegLoc", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63734, "Length": 142, "Cover_Rate": 0.3488943488943489} {"Template_token": ["", "}", "if", "(", "SPReg", "!=", "", "&&", "SPReg", "!=", "UC", ".", "getFPReg", "(", ")", ")", "{", "Error", "(", "SPRegLoc", ",", "", ")", ";", "return", "false", ";", "}", "UC", ".", "saveFPReg", "(", "FPReg", ")", ";", "int64_t", "Offset", "=", "", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "OffsetExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "false", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "false", ";", "}", "Offset", "=", "CE", "->", "getValue", "(", ")", ";", "}", "getTargetStreamer", "(", ")", ".", "emitSetFP", "(", "static_cast", "<", "unsigned", ">", "(", "FPReg", ")", ",", "static_cast", "<", "unsigned", ">", "(", "SPReg", ")", ",", "Offset", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63735, "Length": 229, "Cover_Rate": 0.5626535626535627} {"Template_token": ["", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "else", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{"], "ground_truth": ["Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveSyntax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63736, "Length": 53, "Cover_Rate": 0.3375796178343949} {"Template_token": ["", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "hasThumb", "(", ")", ")", "{"], "ground_truth": ["Error", "(", "L", ",", "", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63737, "Length": 32, "Cover_Rate": 0.3368421052631579} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "auto", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ";", "bool", "IsMachO", "=", "Format", "==", "MCObjectFileInfo", "::", "IsMachO", ";", "if", "(", "IsMachO", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "&&", "Tok", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Tok", ".", "getIdentifier", "(", ")", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Func", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63738, "Length": 176, "Cover_Rate": 0.9072164948453608} {"Template_token": ["", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "TokError", "(", "", "+", "Name", "+", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Lex", "(", ")", ";", "MCSymbol", "*", "Sym", ";", "const", "MCExpr", "*", "Value", ";", "if", "(", "MCParserUtils", "::", "parseAssignmentExpression", "(", "Name", ",", "true", ",", "Parser", ",", "Sym", ",", "Value", ")", ")", "return", "true", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "emitThumbSet", "(", "Sym", ",", "Value", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63739, "Length": 78, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "TokError", "(", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "MCSymbolRefExpr", "*", "SRE", "=", "MCSymbolRefExpr", "::", "create", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ",", "MCSymbolRefExpr", "::", "VK__TLSDESCSEQ", ",", "getContext", "(", ")", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveTLSDescSeq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63740, "Length": 107, "Cover_Rate": 0.823076923076923} {"Template_token": ["", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "getTargetStreamer", "(", ")", ".", "AnnotateTLSDescriptorSequence", "(", "SRE", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveTLSDescSeq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63741, "Length": 55, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "RegisterReqs", ".", "erase", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ".", "lower", "(", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveUnreq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63742, "Length": 69, "Cover_Rate": 0.8734177215189873} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "", ">", "Opcodes", ";", "for", "(", ";", ";", ")", "{", "const", "MCExpr", "*", "OE", ";", "SMLoc", "OpcodeLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", "||", "Parser", ".", "parseExpression", "(", "OE", ")", ")", "{", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "MCConstantExpr", "*", "OC", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OE", ")", ";", "if", "(", "!", "OC", ")", "{", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "int64_t", "Opcode", "=", "OC", "->", "getValue", "(", ")", ";", "if", "(", "Opcode", "&", "~", "", ")", "{", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}"], "ground_truth": ["Opcodes", ".", "push_back", "(", "uint8_t", "(", "Opcode", ")", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63743, "Length": 192, "Cover_Rate": 0.45823389021479716} {"Template_token": ["", "Operand", "&", "TyOp", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ";", "bool", "isVmovf", "=", "TyOp", ".", "isToken", "(", ")", "&&", "(", "TyOp", ".", "getToken", "(", ")", "==", "", "||", "TyOp", ".", "getToken", "(", ")", "==", "", ")", ";", "Operand", "&", "Mnemonic", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ";", "bool", "isFconst", "=", "Mnemonic", ".", "isToken", "(", ")", "&&", "(", "Mnemonic", ".", "getToken", "(", ")", "==", "", "||", "Mnemonic", ".", "getToken", "(", ")", "==", "", ")", ";", "if", "(", "!", "(", "isVmovf", "||", "isFconst", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "Loc", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", "&&", "isVmovf", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEsingle", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "IntVal", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", "&&", "isFconst", ")", "{", "int64_t", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", ">", "", "||", "Val", "<", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "float", "RealVal", "=", "", "(", "Val", ")", ";", "Val", "=", "APFloat", "(", "RealVal", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Loc", ",", "", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "ARMAsmParser (2)5", "Func": "parseFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63744, "Length": 372, "Cover_Rate": 0.8473804100227791} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseInstSyncBarrierOptOperand", "(", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "unsigned", "Opt", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "OptStr", ".", "equals_lower", "(", "", ")", ")", "Opt", "=", "", ";", "else", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ISBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ISBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "ARMAsmParser (2)5", "Func": "parseInstSyncBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63747, "Length": 184, "Cover_Rate": 0.6548042704626335} {"Template_token": ["", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "CC", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseITCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63748, "Length": 160, "Cover_Rate": 0.5797101449275363} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "for", "(", ";", ";", ")", "{", "const", "MCExpr", "*", "Value", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ",", "L", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "}"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseLiteralValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63749, "Length": 118, "Cover_Rate": 0.8309859154929577} {"Template_token": ["", "const", "MCExpr", "*", "Value", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ",", "L", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{"], "ground_truth": ["Error", "(", "L", ",", "", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseLiteralValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63750, "Length": 80, "Cover_Rate": 0.5633802816901409} {"Template_token": ["", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "", ",", "OptStr", ".", "size", "(", ")", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "!", "hasV8Ops", "(", ")", "&&", "(", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", ")", ")", "Opt", "=", "~", "", ";"], "ground_truth": ["if", "(", "Opt", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";"], "File": "ARMAsmParser (2)5", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63751, "Length": 192, "Cover_Rate": 0.3958762886597938} {"Template_token": ["", "SMLoc", "S", ",", "E", ";", "assert", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", "&&", "", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "BaseRegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "int", "BaseRegNum", "=", "tryParseRegister", "(", ")", ";", "if", "(", "BaseRegNum", "==", "-", "", ")", "return", "Error", "(", "BaseRegTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Colon", ")", "&&", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", "&&", "!", "Tok", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "E", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMem", "(", "BaseRegNum", ",", "nullptr", ",", "", ",", "", ",", "", ",", "", ",", "false", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "assert", "(", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Colon", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "&&", "", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "AlignmentLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "E", ",", "", ")", ";", "unsigned", "Align", "=", "", ";", "switch", "(", "CE", "->", "getValue", "(", ")", ")", "{", "default", ":", "return", "Error", "(", "E", ",", "", ")", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63753, "Length": 487, "Cover_Rate": 0.42384682332463014} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "Loc", ",", "", ")", ";", "int64_t", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "<", "", "||", "(", "(", "St", "==", "", "||", "St", "==", "", ")", "&&", "Imm", ">", "", ")", "||", "(", "(", "St", "==", "", "||", "St", "==", "", ")", "&&", "Imm", ">", "", ")", ")", "return", "Error", "(", "Loc", ",", "", ")", ";", "if", "(", "Imm", "==", "", ")", "St", "=", "", ";", "if", "(", "Imm", "==", "", ")", "Imm", "=", "", ";"], "ground_truth": ["Amount", "=", "Imm", ";"], "File": "ARMAsmParser (2)5", "Func": "parseMemRegOffsetShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63754, "Length": 119, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "else", "return", "Error", "(", "Loc", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Amount", "=", "", ";", "if", "(", "St", "!=", "", ")", "{", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "Loc", ",", "", ")", ";"], "ground_truth": ["int64_t", "Imm", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseMemRegOffsetShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63755, "Length": 141, "Cover_Rate": 0.36061381074168797} {"Template_token": ["", "Operands", ".", "push_back", "(", "Operand", "::", "CreateModImm", "(", "(", "Enc", "&", "", ")", ",", "(", "Enc", "&", "", ")", ">>", "", ",", "Sx1", ",", "Ex1", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "Imm1Exp", ",", "Sx1", ",", "Ex1", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "}", "else", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "Imm1Exp", ",", "Sx1", ",", "Ex1", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Sx1", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Imm1", "&", "~", "", ")", "{", "Error", "(", "Sx1", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Sx2", ",", "Ex2", ";", "Sx2", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Imm2Exp", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Imm2Exp", ",", "Ex2", ")", ")", "{", "Error", "(", "Sx2", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "parseModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63756, "Length": 224, "Cover_Rate": 0.4148148148148148} {"Template_token": ["", "Error", "(", "Sx1", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm1Exp", ")", ";", "if", "(", "CE", ")", "{", "Imm1", "=", "CE", "->", "getValue", "(", ")", ";", "int", "Enc", "=", "", "(", "Imm1", ")", ";", "if", "(", "Enc", "!=", "-", "", "&&", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateModImm", "(", "(", "Enc", "&", "", ")", ",", "(", "Enc", "&", "", ")", ">>", "", ",", "Sx1", ",", "Ex1", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "Imm1Exp", ",", "Sx1", ",", "Ex1", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "}", "else", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "Imm1Exp", ",", "Sx1", ",", "Ex1", ")", ")", ";", "return", "MatchOperand_Success", ";", "}"], "ground_truth": ["if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{"], "File": "ARMAsmParser (2)5", "Func": "parseModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63757, "Length": 173, "Cover_Rate": 0.32037037037037036} {"Template_token": ["", "std", "::", "string", "LowerOp", "=", "Op", ".", "lower", "(", ")", ";", "std", "::", "string", "UpperOp", "=", "Op", ".", "upper", "(", ")", ";", "if", "(", "ShiftName", "!=", "LowerOp", "&&", "ShiftName", "!=", "UpperOp", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "Op", "+", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "parsePKHImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63759, "Length": 160, "Cover_Rate": 0.4953560371517028} {"Template_token": ["", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["if", "(", "Val", "<", "Low", "||", "Val", ">", "High", ")", "{"], "File": "ARMAsmParser (2)5", "Func": "parsePKHImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63760, "Length": 157, "Cover_Rate": 0.48606811145510836} {"Template_token": ["", "bool", "AsmParser", "::", "parsePrefix", "(", "MCExpr", "::", "VariantKind", "&", "RefKind", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "RefKind", "=", "MCExpr", "::", "VK__None", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "assert", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Colon", ")", "&&", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "enum", "{", "COFF", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsCOFF", ")", ",", "ELF", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsELF", ")", ",", "MACHO", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsMachO", ")", "}", ";", "static", "const", "struct", "PrefixEntry", "{", "const", "char", "*", "Spelling", ";", "MCExpr", "::", "VariantKind", "VariantKind", ";", "uint8_t", "SupportedFormats", ";", "}", "PrefixEntries", "[", "]", "=", "{", "{", "", ",", "MCExpr", "::", "VK__LO16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "{", "", ",", "MCExpr", "::", "VK__HI16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "}", ";", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "const", "auto", "&", "Prefix", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "PrefixEntries", ")", ",", "std", "::", "end", "(", "PrefixEntries", ")", ",", "[", "&", "IDVal", "]", "(", "const", "PrefixEntry", "&", "PE", ")", "{", "return", "PE", ".", "Spelling", "==", "IDVal", ";", "}", ")", ";", "if", "(", "Prefix", "==", "std", "::", "end", "(", "PrefixEntries", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "uint8_t", "CurrentFormat", ";", "switch", "(", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ")", "{", "case", "MCObjectFileInfo", "::", "IsMachO", ":", "CurrentFormat", "=", "MACHO", ";", "break", ";", "case", "MCObjectFileInfo", "::", "IsELF", ":", "CurrentFormat", "=", "ELF", ";", "break", ";", "case", "MCObjectFileInfo", "::", "IsCOFF", ":", "CurrentFormat", "=", "COFF", ";", "break", ";", "}", "if", "(", "~", "Prefix", "->", "SupportedFormats", "&", "CurrentFormat", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "RefKind", "=", "Prefix", "->", "VariantKind", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63761, "Length": 407, "Cover_Rate": 0.9902676399026764} {"Template_token": ["", "const", "char", "*", "Spelling", ";", "MCExpr", "::", "VariantKind", "VariantKind", ";", "uint8_t", "SupportedFormats", ";", "}", "PrefixEntries", "[", "]", "=", "{", "{", "", ",", "MCExpr", "::", "VK__LO16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "{", "", ",", "MCExpr", "::", "VK__HI16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "}", ";", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "const", "auto", "&", "Prefix", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "PrefixEntries", ")", ",", "std", "::", "end", "(", "PrefixEntries", ")", ",", "[", "&", "IDVal", "]", "(", "const", "PrefixEntry", "&", "PE", ")", "{", "return", "PE", ".", "Spelling", "==", "IDVal", ";", "}", ")", ";", "if", "(", "Prefix", "==", "std", "::", "end", "(", "PrefixEntries", ")", ")", "{"], "ground_truth": ["Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63762, "Length": 133, "Cover_Rate": 0.3236009732360097} {"Template_token": ["", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "IFlagsStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "IFlags", "=", "", ";", "if", "(", "IFlagsStr", "!=", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63763, "Length": 104, "Cover_Rate": 0.5073170731707317} {"Template_token": ["", "unsigned", "IFlags", "=", "", ";", "if", "(", "IFlagsStr", "!=", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Flag", "==", "~", "", "||", "(", "IFlags", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "IFlags", "|=", "Flag", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateProcIFlags", "(", "(", "", ")", "IFlags", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "parseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63764, "Length": 129, "Cover_Rate": 0.6292682926829268} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "ShiftName", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ShiftName", "!=", "", "&&", "ShiftName", "!=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "{"], "File": "ARMAsmParser (2)5", "Func": "parseRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63767, "Length": 189, "Cover_Rate": 0.6974169741697417} {"Template_token": ["", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateRotImm", "(", "Val", ",", "S", ",", "EndLoc", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser (2)5", "Func": "parseRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63768, "Length": 141, "Cover_Rate": 0.5202952029520295} {"Template_token": ["", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["int", "Val", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63769, "Length": 71, "Cover_Rate": 0.44375} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", "==", "-", "", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "Tok", ".", "getEndLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63770, "Length": 120, "Cover_Rate": 0.75} {"Template_token": ["", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Reg", ";", "Count", "+=", "", ";", "VectorLaneTy", "NextLaneKind", ";", "unsigned", "NextLaneIndex", ";", "SMLoc", "LaneLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ",", "NextLaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", "||", "LaneIndex", "!=", "NextLaneIndex", ")", "{", "Error", "(", "LaneLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "continue", ";", "}", "if", "(", "!", "Spacing", ")", "Spacing", "=", "", "+", "(", "Reg", "==", "OldReg", "+", "", ")", ";", "if", "(", "Reg", "!=", "OldReg", "+", "Spacing", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Count", ";", "VectorLaneTy", "NextLaneKind", ";", "unsigned", "NextLaneIndex", ";", "SMLoc", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ",", "NextLaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", "||", "LaneIndex", "!=", "NextLaneIndex", ")", "{", "Error", "(", "EndLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "switch", "(", "LaneKind", ")", "{", "case", "NoLanes", ":", "if", "(", "Count", "==", "", ")", "{", "const", "MCRegisterClass", "*", "RC", "=", "(", "Spacing", "==", "", ")", "?", "&", "MCRegisterClasses", "[", "", "]", ":", "&", "MCRegisterClasses", "[", "", "]", ";", "FirstReg", "=", "MRI", "->", "getMatchingSuperReg", "(", "FirstReg", ",", "", ",", "RC", ")", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateVectorList", "(", "FirstReg", ",", "Count", ",", "(", "Spacing", "==", "", ")", ",", "S", ",", "E", ")", ")", ";", "break", ";", "case", "AllLanes", ":", "if", "(", "Count", "==", "", ")", "{", "const", "MCRegisterClass", "*", "RC", "=", "(", "Spacing", "==", "", ")", "?", "&", "MCRegisterClasses", "[", "", "]", ":", "&", "MCRegisterClasses", "[", "", "]", ";", "FirstReg", "=", "MRI", "->", "getMatchingSuperReg", "(", "FirstReg", ",", "", ",", "RC", ")", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateVectorListAllLanes", "(", "FirstReg", ",", "Count", ",", "(", "Spacing", "==", "", ")", ",", "S", ",", "E", ")", ")", ";", "break", ";", "case", "IndexedLane", ":"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateVectorListIndexed", "(", "FirstReg", ",", "Count", ",", "LaneIndex", ",", "(", "Spacing", "==", "", ")", ",", "S", ",", "E", ")", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63771, "Length": 409, "Cover_Rate": 0.3105542900531511} {"Template_token": ["", "break", ";", "case", "k_Memory", ":", "OS", "<<", "", "<<", "", "<<", "Memory", ".", "BaseRegNum", ";", "OS", "<<", "", ";", "break", ";", "case", "k_PostIndexRegister", ":", "OS", "<<", "", "<<", "(", "PostIdxReg", ".", "isAdd", "?", "", ":", "", ")", "<<", "PostIdxReg", ".", "RegNum", ";", "if", "(", "PostIdxReg", ".", "ShiftTy", "!=", "", ")", "OS", "<<", "", "(", "PostIdxReg", ".", "ShiftTy", ")", "<<", "", "<<", "PostIdxReg", ".", "ShiftImm", ";", "OS", "<<", "", ";", "break", ";", "case", "k_ProcIFlags", ":", "{", "OS", "<<", "", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "OS", "<<", "", "(", "", "<<", "i", ")", ";", "OS", "<<", "", ";", "break", ";", "}", "case", "k_Register", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "k_ShifterImmediate", ":", "OS", "<<", "", "<<", "(", "ShifterImm", ".", "isASR", "?", "", ":", "", ")", "<<", "", "<<", "ShifterImm", ".", "Imm", "<<", "", ";", "break", ";", "case", "k_ShiftedRegister", ":", "OS", "<<", "", "<<", "RegShiftedReg", ".", "SrcReg", "<<", "", "<<", "", "(", "RegShiftedReg", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedReg", ".", "ShiftReg", "<<", "", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "OS", "<<", "", "<<", "RegShiftedImm", ".", "SrcReg", "<<", "", "<<", "", "(", "RegShiftedImm", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedImm", ".", "ShiftImm", "<<", "", ";", "break", ";", "case", "k_RotateImmediate", ":", "OS", "<<", "", "<<", "", "<<", "(", "RotImm", ".", "Imm", "*", "", ")", "<<", "", ";", "break", ";", "case", "k_ModifiedImmediate", ":", "OS", "<<", "", "<<", "ModImm", ".", "Bits", "<<", "", "<<", "ModImm", ".", "Rot", "<<", "", ";", "break", ";", "case", "k_BitfieldDescriptor", ":", "OS", "<<", "", "<<", "", "<<", "Bitfield", ".", "LSB", "<<", "", "<<", "Bitfield", ".", "Width", "<<", "", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "{", "OS", "<<", "", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "OS", "<<", "*", "I", ";", "if", "(", "++", "I", "<", "E", ")", "OS", "<<", "", ";", "}", "OS", "<<", "", ";", "break", ";", "}", "case", "k_VectorList", ":", "OS", "<<", "", "<<", "VectorList", ".", "Count", "<<", "", "<<", "VectorList", ".", "RegNum", "<<", "", ";", "break", ";", "case", "k_VectorListAllLanes", ":", "OS", "<<", "", "<<", "VectorList", ".", "Count", "<<", "", "<<", "VectorList", ".", "RegNum", "<<", "", ";", "break", ";", "case", "k_VectorListIndexed", ":", "OS", "<<", "", "<<", "VectorList", ".", "LaneIndex", "<<", "", "<<", "VectorList", ".", "Count", "<<", "", "<<", "VectorList", ".", "RegNum", "<<", "", ";", "break", ";", "case", "k_Token", ":", "OS", "<<", "", "<<", "getToken", "(", ")", "<<", "", ";", "break", ";", "case", "k_VectorIndex", ":", "OS", "<<", "", "<<", "getVectorIndex", "(", ")", "<<", "", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser (2)5", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63772, "Length": 472, "Cover_Rate": 0.644808743169399} {"Template_token": ["", "if", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isToken", "(", ")", "&&", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", "==", "", "||", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", "==", "", ")", ")", "RegIdx", "=", "", ";", "if", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "RegIdx", "]", ")", ".", "isReg", "(", ")", "&&", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "RegIdx", "]", ")", ".", "getReg", "(", ")", ")", "||", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "RegIdx", "]", ")", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "shouldOmitPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63773, "Length": 142, "Cover_Rate": 0.6425339366515838} {"Template_token": ["", "if", "(", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", "==", "", "||", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", "==", "", ")", ")", "{", "if", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isToken", "(", ")", "&&", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", "==", "", "||", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", "==", "", ")", ")", "RegIdx", "=", "", ";", "if", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "RegIdx", "]", ")", ".", "isReg", "(", ")", "&&", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "RegIdx", "]", ")", ".", "getReg", "(", ")", ")", "||", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "RegIdx", "]", ")", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)5", "Func": "shouldOmitPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63774, "Length": 198, "Cover_Rate": 0.8959276018099548} {"Template_token": ["", "PredicationCode", "=", "CC", ";", "}", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "IMod", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "ProcessorIMod", "=", "IMod", ";", "}", "}"], "ground_truth": ["if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{"], "File": "ARMAsmParser (2)5", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63775, "Length": 250, "Cover_Rate": 0.3364737550471063} {"Template_token": ["", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "ExclaimTok", ".", "getString", "(", ")", ",", "ExclaimTok", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "SMLoc", "SIdx", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "return", "TokError", "(", "", ")", ";"], "ground_truth": ["if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "tryParseRegisterWithWriteBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63776, "Length": 141, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "AsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "Operand", "&", "Op", "=", "static_cast", "<", "Operand", "&", ">", "(", "AsmOp", ")", ";", "switch", "(", "Kind", ")", "{", "default", ":", "break", ";", "case", "MCK__35_0", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "", ")", "return", "Match_Success", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser (2)5", "Func": "validateTargetOperandClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63779, "Length": 80, "Cover_Rate": 0.3883495145631068} {"Template_token": ["", "if", "(", "!", "IsARPop", "&&", "ListContainsSP", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "else", "if", "(", "ListContainsPC", "&&", "ListContainsLR", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "else", "if", "(", "inITBlock", "(", ")", "&&", "!", "lastInITBlock", "(", ")", "&&", "ListContainsPC", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)5", "Func": "validatetLDMRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63780, "Length": 83, "Cover_Rate": 0.45108695652173914} {"Template_token": ["", "Val", "=", "", "(", "AddSub", ",", "Val", ",", "", ")", ";", "}", "else", "{", "Val", "=", "", "(", "Memory", ".", "isNegative", "?", "", ":", "", ",", "Memory", ".", "ShiftImm", ",", "Memory", ".", "ShiftType", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addAddrMode2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63783, "Length": 76, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "if", "(", "isImm", "(", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "return", ";", "}", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "if", "(", "!", "Memory", ".", "OffsetRegNum", ")", "{", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "INT32_MIN", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";"], "ground_truth": ["Val", "=", "", "(", "AddSub", ",", "Val", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addAddrMode3Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63784, "Length": 123, "Cover_Rate": 0.5885167464114832} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "return", ";", "}", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "if", "(", "!", "Memory", ".", "OffsetRegNum", ")", "{"], "ground_truth": ["", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";"], "File": "ARMAsmParser (2)", "Func": "addAddrMode3Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63785, "Length": 77, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "return", ";", "}", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ":", "", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "INT32_MIN", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";"], "ground_truth": ["Val", "=", "", "(", "AddSub", ",", "Val", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addAddrMode5Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63786, "Length": 89, "Cover_Rate": 0.5855263157894737} {"Template_token": ["", "return", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addAdrLabelOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63787, "Length": 39, "Cover_Rate": 0.3979591836734694} {"Template_token": ["", "void", "addAlignedMemoryOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Memory", ".", "Alignment", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addAlignedMemoryOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63788, "Length": 49, "Cover_Rate": 0.98} {"Template_token": ["", "void", "addAM2OffsetImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "CE", "&&", "", ")", ";", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";"], "ground_truth": ["if", "(", "Val", "==", "INT32_MIN", ")", "Val", "=", "", ";"], "File": "ARMAsmParser (2)", "Func": "addAM2OffsetImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63789, "Length": 73, "Cover_Rate": 0.5615384615384615} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "CE", "&&", "", ")", ";", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "INT32_MIN", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ",", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addAM2OffsetImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63790, "Length": 86, "Cover_Rate": 0.6615384615384615} {"Template_token": ["", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "INT32_MIN", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addAM3OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63791, "Length": 66, "Cover_Rate": 0.3687150837988827} {"Template_token": ["", "void", "addSOImmNegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addARMSOImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63792, "Length": 36, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "-", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addARMSOImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63793, "Length": 18, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "addSOImmNotOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addARMSOImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63794, "Length": 36, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "~", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addARMSOImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63795, "Length": 18, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "lsb", "=", "Bitfield", ".", "LSB", ";", "unsigned", "width", "=", "Bitfield", ".", "Width", ";", "uint32_t", "Mask", "=", "~", "(", "(", "(", "uint32_t", ")", "", ">>", "lsb", ")", "<<", "(", "", "-", "width", ")", ">>", "(", "", "-", "(", "lsb", "+", "width", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Mask", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addBitfieldOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63796, "Length": 58, "Cover_Rate": 0.7341772151898734} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addCCOutOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63797, "Length": 24, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addCCOutOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63798, "Length": 15, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned", "(", "getCondCode", "(", ")", ")", ")", ")", ";", "unsigned", "RegNum", "=", "getCondCode", "(", ")", "==", "", "?", "", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addCondCodeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63799, "Length": 52, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "void", "addCondCodeOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned", "(", "getCondCode", "(", ")", ")", ")", ")", ";", "unsigned", "RegNum", "=", "getCondCode", "(", ")", "==", "", "?", "", ":", "", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegNum", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addCondCodeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63800, "Length": 63, "Cover_Rate": 0.9264705882352942} {"Template_token": ["", "void", "addCoprocNumOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addCoprocNumOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63801, "Length": 21, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CoprocOption", ".", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addCoprocOptionOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63803, "Length": 23, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CoprocOption", ".", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addCoprocOptionOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63804, "Length": 24, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "void", "addCoprocRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getCoproc", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addCoprocRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63805, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "void", "addCoprocRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addCoprocRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63806, "Length": 21, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "void", "addDPRRegListOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addRegListOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addDPRRegListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63807, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "void", "addDPRRegListOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addRegListOperands", "(", "Inst", ",", "N", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addDPRRegListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63808, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{"], "ground_truth": ["if", "(", "Expr", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63809, "Length": 32, "Cover_Rate": 0.41025641025641024} {"Template_token": ["", "void", "addFBits16Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addFBits16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63810, "Length": 54, "Cover_Rate": 0.9818181818181818} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addFBits16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63811, "Length": 33, "Cover_Rate": 0.6} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addFBits32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63812, "Length": 19, "Cover_Rate": 0.34545454545454546} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addFBits32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63813, "Length": 34, "Cover_Rate": 0.6181818181818182} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addFPImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63814, "Length": 24, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "void", "addImm0_1020s4Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", "/", "", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addImm0_1020s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63815, "Length": 54, "Cover_Rate": 0.9818181818181818} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", "/", "", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addImm0_1020s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63816, "Length": 42, "Cover_Rate": 0.7636363636363637} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "-", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addImm0_4095NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63817, "Length": 41, "Cover_Rate": 0.7592592592592593} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "-", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addImm0_4095NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63818, "Length": 41, "Cover_Rate": 0.7592592592592593} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addImm0_508s4NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63820, "Length": 24, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", "/", "", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addImm0_508s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63821, "Length": 42, "Cover_Rate": 0.7636363636363637} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", "-", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addImm1_32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63823, "Length": 43, "Cover_Rate": 0.7818181818181819} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addImm1_32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63824, "Length": 24, "Cover_Rate": 0.43636363636363634} {"Template_token": ["", "void", "addImm8s4Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addImm8s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63825, "Length": 21, "Cover_Rate": 0.39622641509433965} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addImm8s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63826, "Length": 41, "Cover_Rate": 0.7735849056603774} {"Template_token": ["", "void", "addImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63827, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "void", "addImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63828, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "Imm", "==", "", "?", "", ":", "Imm", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addImmThumbSROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63829, "Length": 21, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Imm", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "Imm", "==", "", "?", "", ":", "Imm", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addImmThumbSROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63830, "Length": 44, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "void", "addInstSyncBarrierOptOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned", "(", "getInstSyncBarrierOpt", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addInstSyncBarrierOptOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63831, "Length": 39, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned", "(", "getInstSyncBarrierOpt", "(", ")", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addInstSyncBarrierOptOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63832, "Length": 26, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addMemImm0_1020s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63838, "Length": 46, "Cover_Rate": 0.6865671641791045} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addMemImm0_1020s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63839, "Length": 27, "Cover_Rate": 0.40298507462686567} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addMemImm12OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63840, "Length": 44, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "void", "addMemImm12OffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "if", "(", "isImm", "(", ")", ")", "{", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addMemImm12OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63841, "Length": 52, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";"], "File": "ARMAsmParser (2)", "Func": "addMemImm8OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63842, "Length": 26, "Cover_Rate": 0.4} {"Template_token": ["", "void", "addMemImm8OffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemImm8OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63843, "Length": 21, "Cover_Rate": 0.3230769230769231} {"Template_token": ["", "if", "(", "isImm", "(", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "return", ";", "}", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemImm8s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63844, "Length": 79, "Cover_Rate": 0.7821782178217822} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "return", ";", "}", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemImm8s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63845, "Length": 60, "Cover_Rate": 0.594059405940594} {"Template_token": ["", "void", "addMemNegImm8OffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addMemImm8OffsetOperands", "(", "Inst", ",", "N", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemNegImm8OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63847, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "void", "addMemNoOffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemNoOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63848, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemNoOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63849, "Length": 23, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "int32_t", "Imm", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemPCRelImm12Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63850, "Length": 23, "Cover_Rate": 0.5111111111111111} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "int32_t", "Imm", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addMemPCRelImm12Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63851, "Length": 33, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "void", "addMemPosImm8OffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addMemImm8OffsetOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addMemPosImm8OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63852, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "void", "addMemRegOffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["unsigned", "Val", "=", "", "(", "Memory", ".", "isNegative", "?", "", ":", "", ",", "Memory", ".", "ShiftImm", ",", "Memory", ".", "ShiftType", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemRegOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63854, "Length": 43, "Cover_Rate": 0.4777777777777778} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemRegOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63855, "Length": 40, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "void", "addMemTBBOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemTBBOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63856, "Length": 21, "Cover_Rate": 0.42} {"Template_token": ["", "void", "addMemTBBOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemTBBOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63857, "Length": 49, "Cover_Rate": 0.98} {"Template_token": ["", "void", "addMemTBHOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemTBHOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63858, "Length": 21, "Cover_Rate": 0.42} {"Template_token": ["", "void", "addMemThumbRIs1Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemThumbRIs1Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63859, "Length": 21, "Cover_Rate": 0.31343283582089554} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "(", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addMemThumbRIs2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63860, "Length": 48, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "(", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemThumbRIs4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63861, "Length": 47, "Cover_Rate": 0.6811594202898551} {"Template_token": ["", "void", "addMemThumbRROperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemThumbRROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63862, "Length": 21, "Cover_Rate": 0.42} {"Template_token": ["", "void", "addMemUImm12OffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "if", "(", "isImm", "(", ")", ")", "{", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemUImm12OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63864, "Length": 49, "Cover_Rate": 0.5104166666666666} {"Template_token": ["", "if", "(", "isImm", "(", ")", ")", "{", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "return", ";", "}", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemUImm12OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63865, "Length": 74, "Cover_Rate": 0.7708333333333334} {"Template_token": ["", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Value", ">=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "", ";", "else", "Value", "|=", "", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Value", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addNEONi16splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63867, "Length": 42, "Cover_Rate": 0.5316455696202531} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "", ";"], "ground_truth": ["else", "if", "(", "Value", ">", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "", ";"], "File": "ARMAsmParser (2)", "Func": "addNEONi32splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63868, "Length": 74, "Cover_Rate": 0.6379310344827587} {"Template_token": ["", "void", "addNEONi32vmovNegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "~", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["if", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addNEONi32vmovNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63869, "Length": 76, "Cover_Rate": 0.5547445255474452} {"Template_token": ["", "if", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Value", ">", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Value", ">", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Value", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addNEONi32vmovOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63870, "Length": 91, "Cover_Rate": 0.6691176470588235} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "unsigned", "Imm", "=", "", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ",", "Value", ">>=", "", ")", "{"], "File": "ARMAsmParser (2)", "Func": "addNEONi64splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63871, "Length": 57, "Cover_Rate": 0.6} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["unsigned", "Imm", "=", "", ";"], "File": "ARMAsmParser (2)", "Func": "addNEONi64splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63872, "Length": 38, "Cover_Rate": 0.4} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", "|", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addNEONi8splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63874, "Length": 43, "Cover_Rate": 0.7818181818181819} {"Template_token": ["", "void", "addPKHASRImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["int", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addPKHASRImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63875, "Length": 45, "Cover_Rate": 0.703125} {"Template_token": ["", "int", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "bool", "isAdd", "=", "Imm", ">=", "", ";", "if", "(", "Imm", "==", "INT32_MIN", ")", "Imm", "=", "", ";", "Imm", "=", "(", "Imm", "<", "", "?", "-", "Imm", ":", "Imm", ")", "|", "(", "int", ")", "isAdd", "<<", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addPostIdxImm8Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63876, "Length": 59, "Cover_Rate": 0.5784313725490197} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "CE", "&&", "", ")", ";", "int", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "bool", "isAdd", "=", "Imm", ">=", "", ";", "if", "(", "Imm", "==", "INT32_MIN", ")", "Imm", "=", "", ";"], "ground_truth": ["Imm", "=", "(", "Imm", "<", "", "?", "-", "Imm", ":", "Imm", ")", "|", "(", "int", ")", "isAdd", "<<", "", ";"], "File": "ARMAsmParser (2)", "Func": "addPostIdxImm8Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63877, "Length": 77, "Cover_Rate": 0.7549019607843137} {"Template_token": ["", "if", "(", "Imm", "==", "INT32_MIN", ")", "Imm", "=", "", ";"], "ground_truth": ["Imm", "=", "(", "(", "Imm", "<", "", "?", "-", "Imm", ":", "Imm", ")", "/", "", ")", "|", "(", "int", ")", "isAdd", "<<", "", ";"], "File": "ARMAsmParser (2)", "Func": "addPostIdxImm8s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63878, "Length": 34, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "assert", "(", "CE", "&&", "", ")", ";", "int", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "bool", "isAdd", "=", "Imm", ">=", "", ";", "if", "(", "Imm", "==", "INT32_MIN", ")", "Imm", "=", "", ";", "Imm", "=", "(", "(", "Imm", "<", "", "?", "-", "Imm", ":", "Imm", ")", "/", "", ")", "|", "(", "int", ")", "isAdd", "<<", "", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addPostIdxImm8s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63879, "Length": 69, "Cover_Rate": 0.6509433962264151} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "PostIdxReg", ".", "RegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "PostIdxReg", ".", "isAdd", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addPostIdxRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63880, "Length": 29, "Cover_Rate": 0.58} {"Template_token": ["", "", "opc", "=", "PostIdxReg", ".", "isAdd", "?", "", ":", "", ";", "unsigned", "Imm", "=", "", "(", "opc", ",", "PostIdxReg", ".", "ShiftImm", ",", "PostIdxReg", ".", "ShiftTy", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addPostIdxRegShiftedOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63881, "Length": 40, "Cover_Rate": 0.4819277108433735} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned", "(", "getProcIFlags", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addProcIFlagsOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63882, "Length": 27, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned", "(", "getProcIFlags", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addProcIFlagsOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63883, "Length": 27, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";"], "ground_truth": ["for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "*", "I", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addRegListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63884, "Length": 56, "Cover_Rate": 0.717948717948718} {"Template_token": ["", "void", "addRegListOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";"], "ground_truth": ["for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "*", "I", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addRegListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63885, "Length": 77, "Cover_Rate": 0.9871794871794872} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63886, "Length": 15, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "assert", "(", "isRegShiftedImm", "(", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegShiftedImm", ".", "SrcReg", ")", ")", ";"], "ground_truth": ["unsigned", "Imm", "=", "(", "RegShiftedImm", ".", "ShiftImm", "==", "", "?", "", ":", "RegShiftedImm", ".", "ShiftImm", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addRegShiftedImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63887, "Length": 40, "Cover_Rate": 0.4819277108433735} {"Template_token": ["", "void", "addRegShiftedImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "assert", "(", "isRegShiftedImm", "(", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegShiftedImm", ".", "SrcReg", ")", ")", ";", "unsigned", "Imm", "=", "(", "RegShiftedImm", ".", "ShiftImm", "==", "", "?", "", ":", "RegShiftedImm", ".", "ShiftImm", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "RegShiftedImm", ".", "ShiftTy", ",", "Imm", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addRegShiftedImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63888, "Length": 80, "Cover_Rate": 0.963855421686747} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegShiftedReg", ".", "ShiftReg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "RegShiftedReg", ".", "ShiftTy", ",", "RegShiftedReg", ".", "ShiftImm", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addRegShiftedRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63889, "Length": 36, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "void", "addRotImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addRotImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63890, "Length": 21, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "RotImm", ".", "Imm", ">>", "", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addRotImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63891, "Length": 25, "Cover_Rate": 0.6578947368421053} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "ShifterImm", ".", "isASR", "<<", "", ")", "|", "ShifterImm", ".", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addShifterImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63892, "Length": 32, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Memory", ".", "ShiftImm", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addT2MemRegOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63895, "Length": 28, "Cover_Rate": 0.4375} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addT2SOImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63896, "Length": 24, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "void", "addT2SOImmNotOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addT2SOImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63897, "Length": 21, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "~", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addT2SOImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63898, "Length": 18, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "CE", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "return", ";", "}", "const", "MCSymbolRefExpr", "*", "SR", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ";", "assert", "(", "SR", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "SR", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addThumbMemPCOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63899, "Length": 58, "Cover_Rate": 0.3945578231292517} {"Template_token": ["", "}", "const", "MCSymbolRefExpr", "*", "SR", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ";", "assert", "(", "SR", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "SR", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addUnsignedOffset_b8s2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63900, "Length": 35, "Cover_Rate": 0.4069767441860465} {"Template_token": ["", "void", "addVecListIndexedOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "VectorList", ".", "LaneIndex", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addVecListIndexedOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63901, "Length": 49, "Cover_Rate": 0.98} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "VectorList", ".", "LaneIndex", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addVecListIndexedOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63902, "Length": 28, "Cover_Rate": 0.56} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addVecListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63903, "Length": 15, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "void", "addVecListOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addVecListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63904, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getVectorIndex", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addVectorIndex16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63905, "Length": 24, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getVectorIndex", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addVectorIndex16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63906, "Length": 24, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "void", "addVectorIndex32Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addVectorIndex32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63907, "Length": 21, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getVectorIndex", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addVectorIndex8Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63909, "Length": 24, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "void", "addVectorIndex8Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getVectorIndex", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addVectorIndex8Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63910, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "MCAsmParserExtension", "::", "Initialize", "(", "_Parser", ")", ";", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "ground_truth": ["ITState", ".", "CurPosition", "=", "~", "", ";"], "File": "ARMAsmParser (2)", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63911, "Length": 36, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "break", ";", "case", "k_Token", ":", "Tok", "=", "o", ".", "Tok", ";", "break", ";", "case", "k_CCOut", ":", "case", "k_Register", ":", "Reg", "=", "o", ".", "Reg", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "Registers", "=", "o", ".", "Registers", ";", "break", ";", "case", "k_VectorList", ":", "case", "k_VectorListAllLanes", ":", "case", "k_VectorListIndexed", ":", "VectorList", "=", "o", ".", "VectorList", ";", "break", ";", "case", "k_CoprocNum", ":", "case", "k_CoprocReg", ":", "Cop", "=", "o", ".", "Cop", ";", "break", ";", "case", "k_CoprocOption", ":", "CoprocOption", "=", "o", ".", "CoprocOption", ";", "break", ";", "case", "k_Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "k_MemBarrierOpt", ":", "MBOpt", "=", "o", ".", "MBOpt", ";", "break", ";", "case", "k_InstSyncBarrierOpt", ":", "ISBOpt", "=", "o", ".", "ISBOpt", ";", "case", "k_Memory", ":", "Memory", "=", "o", ".", "Memory", ";", "break", ";", "case", "k_PostIndexRegister", ":", "PostIdxReg", "=", "o", ".", "PostIdxReg", ";", "break", ";"], "ground_truth": ["case", "k_MSRMask", ":"], "File": "ARMAsmParser (2)", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63912, "Length": 142, "Cover_Rate": 0.5} {"Template_token": ["", "return", "!", "CantUnwindLocs", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "cantUnwind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63913, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "return", "!", "CantUnwindLocs", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "cantUnwind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63914, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "OpNo", ";", "i", "<", "Inst", ".", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "unsigned", "OpReg", "=", "Inst", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "OpReg", "==", "Reg", ")", "containsReg", "=", "true", ";", "if", "(", "!", "isLowRegister", "(", "OpReg", ")", "&&", "(", "!", "HiReg", "||", "OpReg", "!=", "HiReg", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "checkLowRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63915, "Length": 67, "Cover_Rate": 0.7204301075268817} {"Template_token": ["", "if", "(", "OpReg", "==", "Reg", ")", "containsReg", "=", "true", ";", "if", "(", "!", "isLowRegister", "(", "OpReg", ")", "&&", "(", "!", "HiReg", "||", "OpReg", "!=", "HiReg", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "checkLowRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63916, "Length": 35, "Cover_Rate": 0.3763440860215054} {"Template_token": ["", "if", "(", "MCID", ".", "TSFlags", "&", "", ")", "{", "assert", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "", ")", ";", "assert", "(", "MCID", ".", "NumOperands", "==", "Inst", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "unsigned", "OpNo", ";", "for", "(", "OpNo", "=", "", ";", "!", "MCID", ".", "OpInfo", "[", "OpNo", "]", ".", "isOptionalDef", "(", ")", "&&", "OpNo", "<", "MCID", ".", "NumOperands", ";", "++", "OpNo", ")", ";", "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", ")", "return", "Match_MnemonicFail", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", "&&", "!", "inITBlock", "(", ")", ")", "return", "Match_RequiresITBlock", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "checkTargetMatchPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63917, "Length": 142, "Cover_Rate": 0.5107913669064749} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_BitfieldDescriptor", ")", ";", "Op", "->", "Bitfield", ".", "LSB", "=", "LSB", ";"], "ground_truth": ["Op", "->", "Bitfield", ".", "Width", "=", "Width", ";"], "File": "ARMAsmParser (2)", "Func": "CreateBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63918, "Length": 26, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "static", "Operand", "*", "CreateCCOut", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ")", "{"], "ground_truth": ["Operand", "*", "Op", "=", "new", "Operand", "(", "k_CCOut", ")", ";"], "File": "ARMAsmParser (2)", "Func": "CreateCCOut", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63919, "Length": 22, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "Op", "->", "CC", ".", "Val", "=", "CC", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "S", ";"], "File": "ARMAsmParser (2)", "Func": "CreateCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63920, "Length": 20, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "static", "Operand", "*", "CreateCoprocNum", "(", "unsigned", "CopVal", ",", "SMLoc", "S", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_CoprocNum", ")", ";"], "ground_truth": ["Op", "->", "Cop", ".", "Val", "=", "CopVal", ";"], "File": "ARMAsmParser (2)", "Func": "CreateCoprocNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63921, "Length": 30, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "CreateCoprocNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63922, "Length": 16, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "static", "Operand", "*", "CreateCoprocOption", "(", "unsigned", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_CoprocOption", ")", ";", "Op", "->", "Cop", ".", "Val", "=", "Val", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "ARMAsmParser (2)", "Func": "CreateCoprocOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63923, "Length": 39, "Cover_Rate": 0.7959183673469388} {"Template_token": ["", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "CreateCoprocReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63924, "Length": 16, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "CreateCoprocReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63925, "Length": 16, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_Immediate", ")", ";"], "ground_truth": ["Op", "->", "Imm", ".", "Val", "=", "Val", ";"], "File": "ARMAsmParser (2)", "Func": "CreateImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63926, "Length": 18, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "Op", "->", "ISBOpt", ".", "Val", "=", "Opt", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)", "Func": "CreateInstSyncBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63927, "Length": 23, "Cover_Rate": 0.4791666666666667} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_InstSyncBarrierOpt", ")", ";"], "ground_truth": ["Op", "->", "ISBOpt", ".", "Val", "=", "Opt", ";"], "File": "ARMAsmParser (2)", "Func": "CreateInstSyncBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63928, "Length": 18, "Cover_Rate": 0.375} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_ITCondMask", ")", ";", "Op", "->", "ITMask", ".", "Mask", "=", "Mask", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)", "Func": "CreateITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63929, "Length": 33, "Cover_Rate": 0.717391304347826} {"Template_token": ["", "Op", "->", "Memory", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "Memory", ".", "Alignment", "=", "Alignment", ";", "Op", "->", "Memory", ".", "isNegative", "=", "isNegative", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63930, "Length": 40, "Cover_Rate": 0.33613445378151263} {"Template_token": ["", "static", "Operand", "*", "CreateMemBarrierOpt", "(", "", "Opt", ",", "SMLoc", "S", ")", "{"], "ground_truth": ["Operand", "*", "Op", "=", "new", "Operand", "(", "k_MemBarrierOpt", ")", ";"], "File": "ARMAsmParser (2)", "Func": "CreateMemBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63931, "Length": 22, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_MSRMask", ")", ";", "Op", "->", "MMask", ".", "Val", "=", "MMask", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "S", ";"], "File": "ARMAsmParser (2)", "Func": "CreateMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63932, "Length": 30, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "Op", "->", "MMask", ".", "Val", "=", "MMask", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "ARMAsmParser (2)", "Func": "CreateMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63933, "Length": 14, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "Op", "->", "PostIdxReg", ".", "ShiftTy", "=", "ShiftTy", ";", "Op", "->", "PostIdxReg", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "CreatePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63934, "Length": 32, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "static", "Operand", "*", "CreatePostIdxReg", "(", "unsigned", "RegNum", ",", "bool", "isAdd", ",", "", "ShiftTy", ",", "unsigned", "ShiftImm", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_PostIndexRegister", ")", ";", "Op", "->", "PostIdxReg", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "PostIdxReg", ".", "isAdd", "=", "isAdd", ";", "Op", "->", "PostIdxReg", ".", "ShiftTy", "=", "ShiftTy", ";", "Op", "->", "PostIdxReg", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "CreatePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63935, "Length": 82, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "static", "Operand", "*", "CreateProcIFlags", "(", "", "IFlags", ",", "SMLoc", "S", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_ProcIFlags", ")", ";", "Op", "->", "IFlags", ".", "Val", "=", "IFlags", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "S", ";"], "File": "ARMAsmParser (2)", "Func": "CreateProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63936, "Length": 42, "Cover_Rate": 0.875} {"Template_token": ["", "Op", "->", "Reg", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)", "Func": "CreateReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63937, "Length": 23, "Cover_Rate": 0.46938775510204084} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "Kind", ")", ";", "for", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "::", "const_iterator", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Op", "->", "Registers", ".", "push_back", "(", "I", "->", "second", ")", ";", "Op", "->", "StartLoc", "=", "StartLoc", ";", "Op", "->", "EndLoc", "=", "EndLoc", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63938, "Length": 74, "Cover_Rate": 0.40437158469945356} {"Template_token": ["", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Regs", ".", "front", "(", ")", ".", "second", ")", ")", "Kind", "=", "k_DPRRegisterList", ";", "else", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Regs", ".", "front", "(", ")", ".", "second", ")", ")", "Kind", "=", "k_SPRRegisterList", ";", "array_pod_sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ")", ";", "Operand", "*", "Op", "=", "new", "Operand", "(", "Kind", ")", ";", "for", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "::", "const_iterator", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Op", "->", "Registers", ".", "push_back", "(", "I", "->", "second", ")", ";", "Op", "->", "StartLoc", "=", "StartLoc", ";", "Op", "->", "EndLoc", "=", "EndLoc", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63939, "Length": 135, "Cover_Rate": 0.7377049180327869} {"Template_token": ["", "static", "Operand", "*", "CreateRotImm", "(", "unsigned", "Imm", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{"], "ground_truth": ["Operand", "*", "Op", "=", "new", "Operand", "(", "k_RotateImmediate", ")", ";"], "File": "ARMAsmParser (2)", "Func": "CreateRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63940, "Length": 25, "Cover_Rate": 0.5102040816326531} {"Template_token": ["", "static", "Operand", "*", "CreateShiftedImmediate", "(", "", "ShTy", ",", "unsigned", "SrcReg", ",", "unsigned", "ShiftImm", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_ShiftedImmediate", ")", ";", "Op", "->", "RegShiftedImm", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "RegShiftedImm", ".", "SrcReg", "=", "SrcReg", ";", "Op", "->", "RegShiftedImm", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)", "Func": "CreateShiftedImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63941, "Length": 70, "Cover_Rate": 0.958904109589041} {"Template_token": ["", "static", "Operand", "*", "CreateShiftedRegister", "(", "", "ShTy", ",", "unsigned", "SrcReg", ",", "unsigned", "ShiftReg", ",", "unsigned", "ShiftImm", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_ShiftedRegister", ")", ";", "Op", "->", "RegShiftedReg", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "RegShiftedReg", ".", "SrcReg", "=", "SrcReg", ";", "Op", "->", "RegShiftedReg", ".", "ShiftReg", "=", "ShiftReg", ";", "Op", "->", "RegShiftedReg", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "ARMAsmParser (2)", "Func": "CreateShiftedRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63942, "Length": 78, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "static", "Operand", "*", "CreateShiftedRegister", "(", "", "ShTy", ",", "unsigned", "SrcReg", ",", "unsigned", "ShiftReg", ",", "unsigned", "ShiftImm", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_ShiftedRegister", ")", ";", "Op", "->", "RegShiftedReg", ".", "ShiftTy", "=", "ShTy", ";"], "ground_truth": ["Op", "->", "RegShiftedReg", ".", "SrcReg", "=", "SrcReg", ";"], "File": "ARMAsmParser (2)", "Func": "CreateShiftedRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63943, "Length": 50, "Cover_Rate": 0.5952380952380952} {"Template_token": ["", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";"], "ground_truth": ["Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "CreateToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63944, "Length": 24, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "static", "Operand", "*", "CreateVectorIndex", "(", "unsigned", "Idx", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_VectorIndex", ")", ";"], "ground_truth": ["Op", "->", "VectorIndex", ".", "Val", "=", "Idx", ";"], "File": "ARMAsmParser (2)", "Func": "CreateVectorIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63945, "Length": 37, "Cover_Rate": 0.6981132075471698} {"Template_token": ["", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "CreateVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63946, "Length": 24, "Cover_Rate": 0.3380281690140845} {"Template_token": ["", "Op", "->", "VectorList", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "ARMAsmParser (2)", "Func": "CreateVectorListAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63947, "Length": 30, "Cover_Rate": 0.4225352112676056} {"Template_token": ["", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "VectorList", ".", "LaneIndex", "=", "Index", ";", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)", "Func": "CreateVectorListIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63948, "Length": 39, "Cover_Rate": 0.47560975609756095} {"Template_token": ["", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "Cond", "==", "", "?", "", ":", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "Cond", "==", "", "?", "", ":", "", ")", ";", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "{", "Operand", "*", "op", "=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "ImmOp", "]", ")", ";", "if", "(", "!", "op", "->", "isSignedOffset", "<", "", ",", "", ">", "(", ")", "&&", "isThumbTwo", "(", ")", ")", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "Operand", "*", "op", "=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "ImmOp", "]", ")", ";", "if", "(", "!", "op", "->", "isSignedOffset", "<", "", ",", "", ">", "(", ")", "&&", "isThumbTwo", "(", ")", ")", "Inst", ".", "setOpcode", "(", "", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser (2)", "Func": "cvtThumbBranches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63949, "Length": 148, "Cover_Rate": 0.387434554973822} {"Template_token": ["", "cvtThumbMultiply", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCCOutOperands", "(", "Inst", ",", "", ")", ";", "unsigned", "RegOp", "=", "", ";", "if", "(", "Operands", ".", "size", "(", ")", "==", "", "&&", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "RegOp", "=", "", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "RegOp", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "cvtThumbMultiply", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63950, "Length": 149, "Cover_Rate": 0.9738562091503268} {"Template_token": ["", "return", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "doesIgnoreDataTypeSuffix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63952, "Length": 16, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "void", "emitCantUnwindLocNotes", "(", ")", "const", "{", "for", "(", "Locs", "::", "const_iterator", "UI", "=", "CantUnwindLocs", ".", "begin", "(", ")", ",", "UE", "=", "CantUnwindLocs", ".", "end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "Parser", ".", "Note", "(", "*", "UI", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "emitCantUnwindLocNotes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63953, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "void", "emitCantUnwindLocNotes", "(", ")", "const", "{"], "ground_truth": ["for", "(", "Locs", "::", "const_iterator", "UI", "=", "CantUnwindLocs", ".", "begin", "(", ")", ",", "UE", "=", "CantUnwindLocs", ".", "end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "Parser", ".", "Note", "(", "*", "UI", ",", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "emitCantUnwindLocNotes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63954, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "FI", "!=", "FE", ";", "++", "FI", ")", "Parser", ".", "Note", "(", "*", "FI", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "emitFnStartLocNotes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63955, "Length": 18, "Cover_Rate": 0.4} {"Template_token": ["", "void", "emitHandlerDataLocNotes", "(", ")", "const", "{"], "ground_truth": ["for", "(", "Locs", "::", "const_iterator", "HI", "=", "HandlerDataLocs", ".", "begin", "(", ")", ",", "HE", "=", "HandlerDataLocs", ".", "end", "(", ")", ";", "HI", "!=", "HE", ";", "++", "HI", ")", "Parser", ".", "Note", "(", "*", "HI", ",", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "emitHandlerDataLocNotes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63956, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "for", "(", "Locs", "::", "const_iterator", "HI", "=", "HandlerDataLocs", ".", "begin", "(", ")", ",", "HE", "=", "HandlerDataLocs", ".", "end", "(", ")", ";", "HI", "!=", "HE", ";", "++", "HI", ")", "Parser", ".", "Note", "(", "*", "HI", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "emitHandlerDataLocNotes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63957, "Length": 39, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "else", "if", "(", "PII", "!=", "PIE", "&&", "(", "PI", "==", "PE", "||", "PII", "->", "getPointer", "(", ")", "<", "PI", "->", "getPointer", "(", ")", ")", ")", "Parser", ".", "Note", "(", "*", "PII", "++", ",", "", ")", ";", "else", "llvm_unreachable", "(", "", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "emitPersonalityLocNotes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63958, "Length": 44, "Cover_Rate": 0.3308270676691729} {"Template_token": ["", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "None", ")", "{", "return", "Parser", ".", "Error", "(", "L", ",", "Msg", ",", "Ranges", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "Error", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63959, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "None", ")", "{"], "ground_truth": ["return", "Parser", ".", "Error", "(", "L", ",", "Msg", ",", "Ranges", ")", ";"], "File": "ARMAsmParser (2)", "Func": "Error", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63960, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "unsigned", "TZ", "=", "countTrailingZeros", "(", "ITState", ".", "Mask", ")", ";", "if", "(", "++", "ITState", ".", "CurPosition", "==", "", "-", "TZ", ")", "ITState", ".", "CurPosition", "=", "~", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "forwardITPosition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63961, "Length": 29, "Cover_Rate": 0.6744186046511628} {"Template_token": ["", "", "getCondCode", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_CondCode", "&&", "", ")", ";", "return", "CC", ".", "Val", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "getCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63962, "Length": 21, "Cover_Rate": 0.9130434782608695} {"Template_token": ["", "assert", "(", "Kind", "==", "k_CondCode", "&&", "", ")", ";", "return", "CC", ".", "Val", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "getCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63963, "Length": 15, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "unsigned", "getCoproc", "(", ")", "const", "{", "assert", "(", "(", "Kind", "==", "k_CoprocNum", "||", "Kind", "==", "k_CoprocReg", ")", "&&", "", ")", ";", "return", "Cop", ".", "Val", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "getCoproc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63965, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "static", "unsigned", "getDRegFromQReg", "(", "unsigned", "QReg", ")", "{", "switch", "(", "QReg", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMAsmParser (2)", "Func": "getDRegFromQReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63966, "Length": 74, "Cover_Rate": 0.4065934065934066} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "getDRegFromQReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63967, "Length": 74, "Cover_Rate": 0.4065934065934066} {"Template_token": ["", "return", "EndLoc", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "getEndLoc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63968, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "FPReg", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "getFPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63969, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "int", "getFPReg", "(", ")", "const", "{", "return", "FPReg", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "getFPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63970, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCExpr", "*", "getImm", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "isImm", "(", ")", "&&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "getImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63972, "Length": 17, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "assert", "(", "Kind", "==", "k_InstSyncBarrierOpt", "&&", "", ")", ";"], "ground_truth": ["return", "ISBOpt", ".", "Val", ";"], "File": "ARMAsmParser (2)", "Func": "getInstSyncBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63974, "Length": 14, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "return", "SMRange", "(", "StartLoc", ",", "EndLoc", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "getLocRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63977, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "", "getMemBarrierOpt", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "Kind", "==", "k_MemBarrierOpt", "&&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "getMemBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63979, "Length": 15, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "assert", "(", "Kind", "==", "k_MSRMask", "&&", "", ")", ";"], "ground_truth": ["return", "MMask", ".", "Val", ";"], "File": "ARMAsmParser (2)", "Func": "getMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63980, "Length": 14, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "MCAsmParser", "&", "getParser", "(", ")", "const", "{"], "ground_truth": ["return", "Parser", ";"], "File": "ARMAsmParser (2)", "Func": "getParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63981, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "MCAsmParser", "&", "getParser", "(", ")", "const", "{"], "ground_truth": ["return", "Parser", ";"], "File": "ARMAsmParser (2)", "Func": "getParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63982, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "", "getProcIFlags", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_ProcIFlags", "&&", "", ")", ";"], "ground_truth": ["return", "IFlags", ".", "Val", ";"], "File": "ARMAsmParser (2)", "Func": "getProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63984, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "assert", "(", "(", "Kind", "==", "k_Register", "||", "Kind", "==", "k_CCOut", ")", "&&", "", ")", ";"], "ground_truth": ["return", "Reg", ".", "RegNum", ";"], "File": "ARMAsmParser (2)", "Func": "getReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63987, "Length": 20, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "getStartLoc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63989, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "TargetStreamer", "&", "getTargetStreamer", "(", ")", "{", "MCTargetStreamer", "&", "TS", "=", "*", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "getTargetStreamer", "(", ")", ";"], "ground_truth": ["return", "static_cast", "<", "TargetStreamer", "&", ">", "(", "TS", ")", ";"], "File": "ARMAsmParser (2)", "Func": "getTargetStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63991, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "StringRef", "getToken", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "Kind", "==", "k_Token", "&&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "getToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63992, "Length": 15, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "assert", "(", "Kind", "==", "k_VectorIndex", "&&", "", ")", ";", "return", "VectorIndex", ".", "Val", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "getVectorIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63993, "Length": 15, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "bool", "has", "(", ")", "const", "{"], "ground_truth": ["return", "!", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "hasARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63994, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "return", "!", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "hasARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63995, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "bool", "hasFnStart", "(", ")", "const", "{", "return", "!", "FnStartLocs", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "hasFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63996, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasHandlerData", "(", ")", "const", "{", "return", "!", "HandlerDataLocs", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "hasHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63998, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasThumb", "(", ")", "const", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "&", "", ";"], "File": "ARMAsmParser (2)", "Func": "hasThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64001, "Length": 15, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "bool", "hasV6MOps", "(", ")", "const", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "&", "", ";"], "File": "ARMAsmParser (2)", "Func": "hasV6MOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64004, "Length": 15, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "bool", "hasV6Ops", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "hasV6Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64006, "Length": 16, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "hasV7Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64007, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "hasV8Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64009, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "hasV8Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64010, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "bool", "inITBlock", "(", ")", "{", "return", "ITState", ".", "CurPosition", "!=", "~", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "inITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64011, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "return", "ITState", ".", "CurPosition", "!=", "~", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "inITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64012, "Length": 9, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "bool", "isAddrMode2", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64014, "Length": 22, "Cover_Rate": 0.3492063492063492} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Val", ">", "-", "", "&&", "Val", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64015, "Length": 21, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "Val", "==", "INT32_MIN", ";"], "File": "ARMAsmParser (2)", "Func": "isAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64016, "Length": 73, "Cover_Rate": 0.7156862745098039} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "File": "ARMAsmParser (2)", "Func": "isAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64017, "Length": 46, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "(", "Val", "&", "", ")", "==", "", ")", ")", "||", "Val", "==", "INT32_MIN", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64018, "Length": 48, "Cover_Rate": 0.48484848484848486} {"Template_token": ["", "bool", "isAlignedMemory", "(", ")", "const", "{", "return", "isMemNoOffset", "(", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isAlignedMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64020, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isAM2OffsetImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64022, "Length": 32, "Cover_Rate": 0.47761194029850745} {"Template_token": ["", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", "==", "INT32_MIN", ")", "||", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isAM2OffsetImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64023, "Length": 27, "Cover_Rate": 0.40298507462686567} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Immediate", "&&", "Kind", "!=", "k_PostIndexRegister", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Kind", "==", "k_PostIndexRegister", ")", "return", "PostIdxReg", ".", "ShiftTy", "==", "", ";"], "File": "ARMAsmParser (2)", "Func": "isAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64024, "Length": 26, "Cover_Rate": 0.3132530120481928} {"Template_token": ["", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "Val", "==", "INT32_MIN", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64025, "Length": 26, "Cover_Rate": 0.3132530120481928} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "", "(", "Value", ")", "!=", "-", "", ";"], "File": "ARMAsmParser (2)", "Func": "isARMSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64026, "Length": 41, "Cover_Rate": 0.6833333333333333} {"Template_token": ["", "bool", "isSOImmNeg", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "", "(", "Value", ")", "==", "-", "", "&&", "", "(", "-", "Value", ")", "!=", "-", "", ";"], "File": "ARMAsmParser (2)", "Func": "isARMSOImmNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64027, "Length": 66, "Cover_Rate": 0.9295774647887324} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isARMSOImmNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64028, "Length": 25, "Cover_Rate": 0.4098360655737705} {"Template_token": ["", "bool", "isSOImmNot", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isARMSOImmNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64029, "Length": 31, "Cover_Rate": 0.5081967213114754} {"Template_token": ["", "bool", "isCondCode", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_CondCode", ";"], "File": "ARMAsmParser (2)", "Func": "isCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64035, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isCoprocNum", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_CoprocNum", ";"], "File": "ARMAsmParser (2)", "Func": "isCoprocNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64036, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isCoprocOption", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_CoprocOption", ";"], "File": "ARMAsmParser (2)", "Func": "isCoprocOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64038, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isCoprocReg", "(", ")", "const", "{", "return", "Kind", "==", "k_CoprocReg", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isCoprocReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64041, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "isDataTypeToken", "(", "StringRef", "Tok", ")", "{"], "ground_truth": ["return", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", ";"], "File": "ARMAsmParser (2)", "Func": "isDataTypeToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64042, "Length": 97, "Cover_Rate": 0.9897959183673469} {"Template_token": ["", "return", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isDataTypeToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64043, "Length": 90, "Cover_Rate": 0.9183673469387755} {"Template_token": ["", "bool", "isDoubleSpacedVectorAllLanes", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_VectorListAllLanes", "&&", "VectorList", ".", "isDoubleSpaced", ";"], "File": "ARMAsmParser (2)", "Func": "isDoubleSpacedVectorAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64045, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "isDoubleSpacedVectorIndexed", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_VectorListIndexed", "&&", "VectorList", ".", "isDoubleSpaced", ";"], "File": "ARMAsmParser (2)", "Func": "isDoubleSpacedVectorIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64046, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "isDoubleSpacedVectorList", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_VectorList", "&&", "VectorList", ".", "isDoubleSpaced", ";"], "File": "ARMAsmParser (2)", "Func": "isDoubleSpacedVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64048, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "isDoubleSpacedVectorList", "(", ")", "const", "{", "return", "Kind", "==", "k_VectorList", "&&", "VectorList", ".", "isDoubleSpaced", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isDoubleSpacedVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64049, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isDPRRegList", "(", ")", "const", "{", "return", "Kind", "==", "k_DPRRegisterList", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isDPRRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64050, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isDPRRegList", "(", ")", "const", "{", "return", "Kind", "==", "k_DPRRegisterList", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isDPRRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64051, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<=", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isFBits16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64052, "Length": 42, "Cover_Rate": 0.7241379310344828} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isFBits16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64053, "Length": 25, "Cover_Rate": 0.43103448275862066} {"Template_token": ["", "bool", "isFBits32", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "", "&&", "Value", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isFBits32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64054, "Length": 57, "Cover_Rate": 0.9827586206896551} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isFBits32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64055, "Length": 33, "Cover_Rate": 0.5689655172413793} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int", "Val", "=", "", "(", "APInt", "(", "", ",", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64056, "Length": 40, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64057, "Length": 23, "Cover_Rate": 0.35384615384615387} {"Template_token": ["", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Immediate", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64058, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Immediate", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64059, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64060, "Length": 26, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isImm0_1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64061, "Length": 52, "Cover_Rate": 0.896551724137931} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "(", "Value", "&", "", ")", "==", "", ")", "&&", "Value", ">=", "", "&&", "Value", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64062, "Length": 28, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "bool", "isImm0_15", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_15", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64063, "Length": 48, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "bool", "isImm0_15", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_15", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64064, "Length": 57, "Cover_Rate": 0.9827586206896551} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_239", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64065, "Length": 42, "Cover_Rate": 0.7241379310344828} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isImm0_239", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64066, "Length": 19, "Cover_Rate": 0.3275862068965517} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_255", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64067, "Length": 26, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isImm0_3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64068, "Length": 52, "Cover_Rate": 0.896551724137931} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isImm0_3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64069, "Length": 19, "Cover_Rate": 0.3275862068965517} {"Template_token": ["", "bool", "isImm0_31", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_31", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64070, "Length": 48, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64071, "Length": 42, "Cover_Rate": 0.7241379310344828} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64072, "Length": 41, "Cover_Rate": 0.7068965517241379} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_4095", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64073, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "-", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_4095Neg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64074, "Length": 33, "Cover_Rate": 0.559322033898305} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_4095Neg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64075, "Length": 33, "Cover_Rate": 0.559322033898305} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_508s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64076, "Length": 42, "Cover_Rate": 0.6176470588235294} {"Template_token": ["", "bool", "isImm0_508s4", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_508s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64077, "Length": 48, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "int64_t", "Value", "=", "-", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "(", "Value", "&", "", ")", "==", "", ")", "&&", "Value", ">", "", "&&", "Value", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_508s4Neg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64078, "Length": 29, "Cover_Rate": 0.42028985507246375} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isImm0_63", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64079, "Length": 27, "Cover_Rate": 0.46551724137931033} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_63", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64080, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_65535", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64081, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "true", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_65535Expr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64082, "Length": 26, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "true", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isImm0_65535Expr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64083, "Length": 27, "Cover_Rate": 0.46551724137931033} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isImm0_7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64084, "Length": 27, "Cover_Rate": 0.46551724137931033} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">", "", "&&", "Value", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm1_15", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64085, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm1_15", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64086, "Length": 42, "Cover_Rate": 0.7241379310344828} {"Template_token": ["", "bool", "isImm1_16", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm1_16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64087, "Length": 31, "Cover_Rate": 0.5344827586206896} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">", "", "&&", "Value", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isImm1_31", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64088, "Length": 52, "Cover_Rate": 0.896551724137931} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">", "", "&&", "Value", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm1_31", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64089, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">", "", "&&", "Value", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isImm1_32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64090, "Length": 19, "Cover_Rate": 0.3275862068965517} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">", "", "&&", "Value", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm1_32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64091, "Length": 41, "Cover_Rate": 0.7068965517241379} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isImm1_7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64092, "Length": 23, "Cover_Rate": 0.39655172413793105} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isImm1_7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64093, "Length": 33, "Cover_Rate": 0.5689655172413793} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "", "&&", "Value", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm24bit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64094, "Length": 41, "Cover_Rate": 0.7068965517241379} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm256_65535Expr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64095, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isImm256_65535Expr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64096, "Length": 19, "Cover_Rate": 0.3275862068965517} {"Template_token": ["", "bool", "isImm32", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isImm32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64097, "Length": 39, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "bool", "isImm32", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isImm32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64098, "Length": 39, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64099, "Length": 25, "Cover_Rate": 0.46296296296296297} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64100, "Length": 23, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64101, "Length": 33, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">", "", "&&", "Value", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImmThumbSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64102, "Length": 26, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "bool", "isImmThumbSR", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImmThumbSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64103, "Length": 48, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "return", "Kind", "==", "k_InstSyncBarrierOpt", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isInstSyncBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64105, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isITCondCode", "(", ")", "const", "{", "return", "Kind", "==", "k_CondCode", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isITCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64106, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Kind", "==", "k_CondCode", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isITCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64107, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isITMask", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_ITCondMask", ";"], "File": "ARMAsmParser (2)", "Func": "isITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64108, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "Kind", "==", "k_ITCondMask", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64109, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isMClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64111, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "bool", "isMemBarrierOpt", "(", ")", "const", "{", "return", "Kind", "==", "k_MemBarrierOpt", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isMemBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64115, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "", "&&", "Val", "<=", "", "&&", "(", "Val", "&", "", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isMemImm0_1020s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64116, "Length": 39, "Cover_Rate": 0.582089552238806} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "(", "Val", "==", "INT32_MIN", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isMemImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64117, "Length": 61, "Cover_Rate": 0.6931818181818182} {"Template_token": ["", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "File": "ARMAsmParser (2)", "Func": "isMemImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64118, "Length": 52, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "if", "(", "Memory", ".", "BaseRegNum", "==", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", "==", "INT32_MIN", ")", "||", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isMemImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64119, "Length": 50, "Cover_Rate": 0.6172839506172839} {"Template_token": ["", "bool", "isMemImm8s4Offset", "(", ")", "const", "{", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "Val", "&", "", ")", "==", "", ")", "||", "Val", "==", "INT32_MIN", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isMemImm8s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64120, "Length": 94, "Cover_Rate": 1.0} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "Val", "&", "", ")", "==", "", ")", "||", "Val", "==", "INT32_MIN", ";"], "File": "ARMAsmParser (2)", "Func": "isMemImm8s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64121, "Length": 35, "Cover_Rate": 0.3723404255319149} {"Template_token": ["", "if", "(", "Memory", ".", "BaseRegNum", "==", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "false", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", "==", "INT32_MIN", ")", "||", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isMemNegImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64122, "Length": 51, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "Memory", ".", "OffsetRegNum", "==", "", "&&", "Memory", ".", "OffsetImm", "==", "", "&&", "(", "alignOK", "||", "Memory", ".", "Alignment", "==", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isMemNoOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64123, "Length": 33, "Cover_Rate": 0.75} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "(", "Val", "==", "INT32_MIN", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isMemPCRelImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64124, "Length": 30, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "bool", "isMemPosImm8Offset", "(", ")", "const", "{", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "", "&&", "Val", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isMemPosImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64125, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)", "Func": "isMemRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64127, "Length": 24, "Cover_Rate": 0.7741935483870968} {"Template_token": ["", "bool", "isMemTBB", "(", ")", "const", "{", "if", "(", "!", "isMem", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory", ".", "ShiftType", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isMemTBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64128, "Length": 41, "Cover_Rate": 0.9534883720930233} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory", ".", "ShiftType", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isMemTBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64129, "Length": 35, "Cover_Rate": 0.813953488372093} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "!", "isLowRegister", "(", "Memory", ".", "BaseRegNum", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "File": "ARMAsmParser (2)", "Func": "isMemThumbRIs1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64131, "Length": 40, "Cover_Rate": 0.5970149253731343} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Val", ">=", "", "&&", "Val", "<=", "", "&&", "(", "Val", "%", "", ")", "==", "", ";"], "File": "ARMAsmParser (2)", "Func": "isMemThumbRIs2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64132, "Length": 28, "Cover_Rate": 0.37333333333333335} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Val", ">=", "", "&&", "Val", "<=", "", "&&", "(", "Val", "%", "", ")", "==", "", ";"], "File": "ARMAsmParser (2)", "Func": "isMemThumbRIs2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64133, "Length": 28, "Cover_Rate": 0.37333333333333335} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory", ".", "ShiftType", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "return", "isLowRegister", "(", "Memory", ".", "BaseRegNum", ")", "&&", "(", "!", "Memory", ".", "OffsetRegNum", "||", "isLowRegister", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isMemThumbRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64135, "Length": 54, "Cover_Rate": 0.8709677419354839} {"Template_token": ["", "bool", "isMemThumbSPI", "(", ")", "const", "{", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "BaseRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "", "&&", "Val", "<=", "", "&&", "(", "Val", "%", "", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isMemThumbSPI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64137, "Length": 73, "Cover_Rate": 0.9733333333333334} {"Template_token": ["", "bool", "isMemThumbSPI", "(", ")", "const", "{", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "BaseRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "File": "ARMAsmParser (2)", "Func": "isMemThumbSPI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64138, "Length": 44, "Cover_Rate": 0.5866666666666667} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">=", "", "&&", "Val", "<", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isMemUImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64139, "Length": 32, "Cover_Rate": 0.5245901639344263} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">=", "", "&&", "Val", "<", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isMemUImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64140, "Length": 54, "Cover_Rate": 0.8852459016393442} {"Template_token": ["", "bool", "isMSRMask", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_MSRMask", ";"], "File": "ARMAsmParser (2)", "Func": "isMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64141, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isNEONi16splat", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Value", ">=", "", "&&", "Value", "<", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64143, "Length": 70, "Cover_Rate": 1.0} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Value", ">=", "", "&&", "Value", "<", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64144, "Length": 30, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isNEONi32splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64145, "Length": 42, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Value", ">=", "", "&&", "Value", "<", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", "&&", "(", "Value", "&", "", ")", "==", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", "&&", "(", "Value", "&", "", ")", "==", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isNEONi32vmov", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64146, "Length": 109, "Cover_Rate": 0.8650793650793651} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "~", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Value", ">=", "", "&&", "Value", "<", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", "&&", "(", "Value", "&", "", ")", "==", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", "&&", "(", "Value", "&", "", ")", "==", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isNEONi32vmovNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64147, "Length": 95, "Cover_Rate": 0.7480314960629921} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "~", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Value", ">=", "", "&&", "Value", "<", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", "&&", "(", "Value", "&", "", ")", "==", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", "&&", "(", "Value", "&", "", ")", "==", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isNEONi32vmovNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64148, "Length": 111, "Cover_Rate": 0.8740157480314961} {"Template_token": ["", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "(", "Value", "&", "", ")", "!=", "", "&&", "(", "Value", "&", "", ")", "!=", "", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)", "Func": "isNEONi64splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64149, "Length": 47, "Cover_Rate": 0.5402298850574713} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isNEONi8splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64150, "Length": 26, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isNEONi8splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64151, "Length": 52, "Cover_Rate": 0.896551724137931} {"Template_token": ["", "bool", "isPKHASRImm", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isPKHASRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64152, "Length": 48, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">", "", "&&", "Value", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isPKHASRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64153, "Length": 51, "Cover_Rate": 0.8793103448275862} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isPKHLSLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64154, "Length": 33, "Cover_Rate": 0.5689655172413793} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isPKHLSLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64155, "Length": 51, "Cover_Rate": 0.8793103448275862} {"Template_token": ["", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "(", "Val", "==", "INT32_MIN", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isPostIdxImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64156, "Length": 27, "Cover_Rate": 0.40298507462686567} {"Template_token": ["", "return", "(", "(", "Val", "&", "", ")", "==", "", "&&", "Val", ">=", "-", "", "&&", "Val", "<=", "", ")", "||", "(", "Val", "==", "INT32_MIN", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isPostIdxImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64157, "Length": 27, "Cover_Rate": 0.36} {"Template_token": ["", "bool", "isPostIdxReg", "(", ")", "const", "{", "return", "Kind", "==", "k_PostIndexRegister", "&&", "PostIdxReg", ".", "ShiftTy", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isPostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64158, "Length": 18, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "isPostIdxReg", "(", ")", "const", "{", "return", "Kind", "==", "k_PostIndexRegister", "&&", "PostIdxReg", ".", "ShiftTy", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isPostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64159, "Length": 18, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "isPostIdxRegShifted", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_PostIndexRegister", ";"], "File": "ARMAsmParser (2)", "Func": "isPostIdxRegShifted", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64160, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "Kind", "==", "k_ProcIFlags", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64162, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Kind", "==", "k_Register", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64165, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "bool", "isRegList", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_RegisterList", ";"], "File": "ARMAsmParser (2)", "Func": "isRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64167, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isRegShiftedReg", "(", ")", "const", "{", "return", "Kind", "==", "k_ShiftedRegister", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isRegShiftedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64170, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isRotImm", "(", ")", "const", "{", "return", "Kind", "==", "k_RotateImmediate", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64172, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Kind", "==", "k_RotateImmediate", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64173, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64174, "Length": 23, "Cover_Rate": 0.39655172413793105} {"Template_token": ["", "bool", "isShifterImm", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_ShifterImmediate", ";"], "File": "ARMAsmParser (2)", "Func": "isShifterImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64176, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">", "", "&&", "Value", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isShrImm16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64177, "Length": 41, "Cover_Rate": 0.7068965517241379} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">", "", "&&", "Value", "<=", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isShrImm32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64178, "Length": 19, "Cover_Rate": 0.3275862068965517} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">", "", "&&", "Value", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isShrImm32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64179, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">", "", "&&", "Value", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isShrImm64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64180, "Length": 26, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">", "", "&&", "Value", "<=", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isShrImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64181, "Length": 52, "Cover_Rate": 0.896551724137931} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">", "", "&&", "Value", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isShrImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64182, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ")", "return", "true", ";", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["int64_t", "Align", "=", "", "<<", "scale", ";"], "File": "ARMAsmParser (2)", "Func": "isSignedOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64183, "Length": 59, "Cover_Rate": 0.4609375} {"Template_token": ["", "int64_t", "Align", "=", "", "<<", "scale", ";", "int64_t", "Max", "=", "Align", "*", "(", "(", "", "<<", "(", "width", "-", "", ")", ")", "-", "", ")", ";"], "ground_truth": ["int64_t", "Min", "=", "-", "Align", "*", "(", "", "<<", "(", "width", "-", "", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isSignedOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64184, "Length": 42, "Cover_Rate": 0.328125} {"Template_token": ["", "return", "Kind", "==", "k_VectorListAllLanes", "&&", "!", "VectorList", ".", "isDoubleSpaced", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isSingleSpacedVectorAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64185, "Length": 11, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "bool", "isSingleSpacedVectorAllLanes", "(", ")", "const", "{", "return", "Kind", "==", "k_VectorListAllLanes", "&&", "!", "VectorList", ".", "isDoubleSpaced", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isSingleSpacedVectorAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64186, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Kind", "==", "k_VectorListIndexed", "&&", "!", "VectorList", ".", "isDoubleSpaced", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isSingleSpacedVectorIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64187, "Length": 11, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "bool", "isSingleSpacedVectorIndexed", "(", ")", "const", "{", "return", "Kind", "==", "k_VectorListIndexed", "&&", "!", "VectorList", ".", "isDoubleSpaced", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isSingleSpacedVectorIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64188, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Kind", "==", "k_SPRRegisterList", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isSPRRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64191, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "Memory", ".", "ShiftType", "==", "", ")", "return", "true", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "", "||", "Memory", ".", "ShiftImm", ">", "", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)", "Func": "isT2MemRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64193, "Length": 31, "Cover_Rate": 0.4626865671641791} {"Template_token": ["", "bool", "isT2MemRegOffset", "(", ")", "const", "{", "if", "(", "!", "isMem", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Memory", ".", "ShiftType", "==", "", ")", "return", "true", ";"], "File": "ARMAsmParser (2)", "Func": "isT2MemRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64194, "Length": 42, "Cover_Rate": 0.6268656716417911} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "", "(", "Value", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64195, "Length": 27, "Cover_Rate": 0.45} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "", "(", "Value", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64196, "Length": 27, "Cover_Rate": 0.45} {"Template_token": ["", "bool", "isT2SOImmNeg", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isT2SOImmNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64197, "Length": 31, "Cover_Rate": 0.43661971830985913} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isT2SOImmNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64198, "Length": 42, "Cover_Rate": 0.5915492957746479} {"Template_token": ["", "bool", "isT2SOImmNot", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "", "(", "Value", ")", "==", "-", "", "&&", "", "(", "~", "Value", ")", "!=", "-", "", ";"], "File": "ARMAsmParser (2)", "Func": "isT2SOImmNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64199, "Length": 66, "Cover_Rate": 0.9295774647887324} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isT2SOImmNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64200, "Length": 32, "Cover_Rate": 0.4507042253521127} {"Template_token": ["", "return", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64202, "Length": 14, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "bool", "isThumbMemPC", "(", ")", "const", "{", "int64_t", "Val", "=", "", ";", "if", "(", "isImm", "(", ")", ")", "{", "if", "(", "isa", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["Val", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isThumbMemPC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64203, "Length": 64, "Cover_Rate": 0.460431654676259} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", "||", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "!=", "", ")", "return", "false", ";", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "}", "else", "return", "false", ";"], "ground_truth": ["return", "(", "(", "Val", "%", "", ")", "==", "", ")", "&&", "(", "Val", ">=", "", ")", "&&", "(", "Val", "<=", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isThumbMemPC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64204, "Length": 63, "Cover_Rate": 0.45323741007194246} {"Template_token": ["", "bool", "isThumbOne", "(", ")", "const", "{", "return", "isThumb", "(", ")", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isThumbOne", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64205, "Length": 24, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "isThumbOne", "(", ")", "const", "{"], "ground_truth": ["return", "isThumb", "(", ")", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "", ")", "==", "", ";"], "File": "ARMAsmParser (2)", "Func": "isThumbOne", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64206, "Length": 23, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "return", "isThumb", "(", ")", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isThumbTwo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64207, "Length": 16, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "return", "Kind", "==", "k_Token", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64210, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "bool", "isUnsignedOffset", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ")", "{"], "File": "ARMAsmParser (2)", "Func": "isUnsignedOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64211, "Length": 49, "Cover_Rate": 0.4537037037037037} {"Template_token": ["", "if", "(", "isa", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ")", "return", "true", ";", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "int64_t", "Align", "=", "", "<<", "scale", ";", "int64_t", "Max", "=", "Align", "*", "(", "(", "", "<<", "width", ")", "-", "", ")", ";", "return", "(", "(", "Val", "%", "Align", ")", "==", "", ")", "&&", "(", "Val", ">=", "", ")", "&&", "(", "Val", "<=", "Max", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isUnsignedOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64212, "Length": 92, "Cover_Rate": 0.8518518518518519} {"Template_token": ["", "bool", "isVecListDPair", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorList", "(", ")", ")", "return", "false", ";", "return", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVecListDPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64213, "Length": 32, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorList", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListDPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64214, "Length": 25, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorAllLanes", "(", ")", ")", "return", "false", ";", "return", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVecListDPairAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64215, "Length": 26, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "if", "(", "isSingleSpacedVectorList", "(", ")", ")", "return", "false", ";", "return", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVecListDPairSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64217, "Length": 25, "Cover_Rate": 0.7575757575757576} {"Template_token": ["", "bool", "isVecListDPairSpaced", "(", ")", "const", "{", "if", "(", "isSingleSpacedVectorList", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListDPairSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64218, "Length": 30, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "if", "(", "!", "isDoubleSpacedVectorAllLanes", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListDPairSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64219, "Length": 17, "Cover_Rate": 0.7083333333333334} {"Template_token": ["", "return", "VectorList", ".", "Count", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVecListFourD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64220, "Length": 8, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "isVecListFourDAllLanes", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorAllLanes", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourDAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64222, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "return", "VectorList", ".", "Count", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVecListFourDAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64223, "Length": 8, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourDByteIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64224, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "bool", "isVecListFourDHWordIndexed", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVecListFourDHWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64226, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isVecListFourDWordIndexed", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourDWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64228, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourDWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64229, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "bool", "isVecListFourQ", "(", ")", "const", "{", "if", "(", "!", "isDoubleSpacedVectorList", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64230, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "if", "(", "!", "isDoubleSpacedVectorList", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVecListFourQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64231, "Length": 18, "Cover_Rate": 0.75} {"Template_token": ["", "return", "VectorList", ".", "Count", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVecListFourQAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64232, "Length": 8, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "isVecListFourQHWordIndexed", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "isDoubleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourQHWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64233, "Length": 16, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "bool", "isVecListFourQWordIndexed", "(", ")", "const", "{", "if", "(", "!", "isDoubleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourQWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64235, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "bool", "isVecListFourQWordIndexed", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "isDoubleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourQWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64236, "Length": 16, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "bool", "isVecListOneD", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "isSingleSpacedVectorList", "(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListOneD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64237, "Length": 16, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "isVecListOneD", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorList", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVecListOneD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64238, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isVecListOneDAllLanes", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorAllLanes", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListOneDAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64239, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "bool", "isVecListOneDByteIndexed", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVecListOneDByteIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64240, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListOneDByteIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64241, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListOneDHWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64242, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "bool", "isVecListOneDHWordIndexed", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListOneDHWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64243, "Length": 16, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "bool", "isVecListOneDWordIndexed", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListOneDWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64244, "Length": 16, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorList", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64247, "Length": 17, "Cover_Rate": 0.7083333333333334} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorAllLanes", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeDAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64248, "Length": 17, "Cover_Rate": 0.7083333333333334} {"Template_token": ["", "bool", "isVecListThreeDByteIndexed", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeDByteIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64250, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeDHWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64251, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "bool", "isVecListThreeDHWordIndexed", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeDHWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64252, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeDWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64253, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeDWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64254, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "bool", "isVecListThreeQ", "(", ")", "const", "{", "if", "(", "!", "isDoubleSpacedVectorList", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64255, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isVecListThreeQAllLanes", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "isDoubleSpacedVectorAllLanes", "(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeQAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64256, "Length": 16, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "isVecListThreeQAllLanes", "(", ")", "const", "{", "if", "(", "!", "isDoubleSpacedVectorAllLanes", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeQAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64257, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "bool", "isVecListThreeQHWordIndexed", "(", ")", "const", "{", "if", "(", "!", "isDoubleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeQHWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64258, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "isDoubleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeQWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64260, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "if", "(", "!", "isDoubleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeQWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64261, "Length": 24, "Cover_Rate": 0.8} {"Template_token": ["", "bool", "isVecListTwoDByteIndexed", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListTwoDByteIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64262, "Length": 16, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVecListTwoDByteIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64263, "Length": 14, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "bool", "isVecListTwoDHWordIndexed", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListTwoDHWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64264, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "if", "(", "!", "isDoubleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListTwoQHWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64267, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVecListTwoQHWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64268, "Length": 14, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "if", "(", "!", "isDoubleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVecListTwoQWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64269, "Length": 24, "Cover_Rate": 0.8} {"Template_token": ["", "if", "(", "Kind", "!=", "k_VectorIndex", ")", "return", "false", ";"], "ground_truth": ["return", "VectorIndex", ".", "Val", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVectorIndex16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64271, "Length": 16, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "if", "(", "Kind", "!=", "k_VectorIndex", ")", "return", "false", ";", "return", "VectorIndex", ".", "Val", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVectorIndex16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64272, "Length": 17, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "bool", "isVectorIndex32", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_VectorIndex", ")", "return", "false", ";"], "ground_truth": ["return", "VectorIndex", ".", "Val", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVectorIndex32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64274, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "if", "(", "Kind", "!=", "k_VectorIndex", ")", "return", "false", ";", "return", "VectorIndex", ".", "Val", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVectorIndex8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64275, "Length": 17, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "unsigned", "OpReg", "=", "Inst", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "OpReg", "==", "Reg", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "listContainsReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64277, "Length": 28, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "void", "LLVMInitializeAsmParser", "(", ")", "{", "RegisterMCAsmParser", "<", "AsmParser", ">", "X", "(", "TheTarget", ")", ";", "RegisterMCAsmParser", "<", "AsmParser", ">", "Y", "(", "TheThumbTarget", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "LLVMInitializeARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64279, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "MatchResult", ";", "MatchResult", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ";", "switch", "(", "MatchResult", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "if", "(", "validateInstruction", "(", "Inst", ",", "Operands", ")", ")", "{", "forwardITPosition", "(", ")", ";", "return", "true", ";", "}", "{", "bool", "wasInITBlock", "=", "inITBlock", "(", ")", ";", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ")", ")", ";", "if", "(", "wasInITBlock", "&&", "hasV8Ops", "(", ")", "&&", "isThumb", "(", ")", "&&", "!", "isV8EligibleForIT", "(", "&", "Inst", ")", ")", "{", "Warning", "(", "IDLoc", ",", "", ")", ";", "}", "}", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "", ")", ";", "std", "::", "string", "Msg", "=", "", ";", "unsigned", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{"], "ground_truth": ["if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64280, "Length": 246, "Cover_Rate": 0.5072164948453608} {"Template_token": ["", "if", "(", "Name", "[", "", "]", "!=", "CoprocOp", ")", "return", "-", "", ";", "switch", "(", "Name", "[", "", "]", ")", "{", "default", ":", "return", "-", "", ";", "case", "'0'", ":", "return", "", ";", "case", "'1'", ":", "return", "", ";", "case", "'2'", ":", "return", "", ";", "case", "'3'", ":", "return", "", ";", "case", "'4'", ":", "return", "", ";", "case", "'5'", ":", "return", "", ";", "case", "'6'", ":", "return", "", ";", "case", "'7'", ":", "return", "", ";", "case", "'8'", ":", "return", "", ";", "case", "'9'", ":", "return", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "MatchCoprocessorOperandName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64281, "Length": 88, "Cover_Rate": 0.4251207729468599} {"Template_token": ["", "return", "Parser", ".", "Note", "(", "L", ",", "Msg", ",", "Ranges", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "Note", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64282, "Length": 13, "Cover_Rate": 0.3939393939393939} {"Template_token": ["", "void", "Note", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "None", ")", "{", "return", "Parser", ".", "Note", "(", "L", ",", "Msg", ",", "Ranges", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "Note", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64283, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "void", "AsmParser", "::", "onLabelParsed", "(", "MCSymbol", "*", "Symbol", ")", "{"], "ground_truth": ["if", "(", "NextSymbolIsThumb", ")", "{"], "File": "ARMAsmParser (2)", "Func": "onLabelParsed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64284, "Length": 15, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Symbol", ")", ";", "NextSymbolIsThumb", "=", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "onLabelParsed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64285, "Length": 19, "Cover_Rate": 0.5588235294117647} {"Template_token": ["", "const", "MCExpr", "*", "Offset", ";", "SMLoc", "E", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Offset", ",", "E", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Offset", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "Val", "=", "INT32_MIN", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "bool", "haveEaten", "=", "false", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "haveEaten", "=", "true", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64286, "Length": 156, "Cover_Rate": 0.47560975609756095} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "LSBExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "LSB", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "LSB", "<", "", "||", "LSB", ">", "", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parseBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64287, "Length": 162, "Cover_Rate": 0.39803439803439805} {"Template_token": ["", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "LSBExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "LSB", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "LSB", "<", "", "||", "LSB", ">", "", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "WidthExpr", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "WidthExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parseBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64288, "Length": 212, "Cover_Rate": 0.5208845208845209} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Num", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'p'", ")", ";", "if", "(", "Num", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64289, "Length": 68, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", "||", "CE", "->", "getValue", "(", ")", "<", "", "||", "CE", "->", "getValue", "(", ")", ">", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "return", "MatchOperand_ParseFail", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseCoprocOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64290, "Length": 93, "Cover_Rate": 0.45145631067961167} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Reg", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'c'", ")", ";"], "ground_truth": ["if", "(", "Reg", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";"], "File": "ARMAsmParser (2)", "Func": "parseCoprocRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64291, "Length": 62, "Cover_Rate": 0.6078431372549019} {"Template_token": ["", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveSyntax", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveUnreq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveArch", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveEabiAttr", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveCPU", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFPU", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFnStart", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFnEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveCantUnwind", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectivePersonality", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveHandlerData", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveSetFP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectivePad", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "false", ")", ";"], "File": "ARMAsmParser (2)", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64292, "Length": 240, "Cover_Rate": 0.39867109634551495} {"Template_token": ["", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFnStart", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFnEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveCantUnwind", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectivePersonality", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveHandlerData", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveSetFP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectivePad", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "false", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "true", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveInst", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveInst", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "'n'", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveInst", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "'w'", ")", ";", "else", "if", "(", "IDVal", "==", "", "||", "IDVal", "==", "", ")", "return", "parseDirectiveLtorg", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveEven", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectivePersonalityIndex", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveUnwindRaw", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveTLSDescSeq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveMovSP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveObjectArch", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64293, "Length": 335, "Cover_Rate": 0.5564784053156147} {"Template_token": ["", "if", "(", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "EmitCodeAlignment", "(", "", ",", "", ")", ";", "else", "getStreamer", "(", ")", ".", "EmitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64294, "Length": 46, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "getTargetStreamer", "(", ")", ".", "emitArch", "(", "ID", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64295, "Length": 30, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "if", "(", "Extensions", "[", "EI", "]", ".", "Extension", "!=", "Extension", ")", "continue", ";", "unsigned", "FB", "=", "getAvailableFeatures", "(", ")", ";", "if", "(", "(", "FB", "&", "Extensions", "[", "EI", "]", ".", "ArchCheck", ")", "!=", "Extensions", "[", "EI", "]", ".", "ArchCheck", ")", "{", "Error", "(", "ExtLoc", ",", "", "+", "Extension", "+", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "Extensions", "[", "EI", "]", ".", "Features", ")", "report_fatal_error", "(", "", "+", "Extension", ")", ";", "if", "(", "EnableFeature", ")", "FB", "|=", "ComputeAvailableFeatures", "(", "Extensions", "[", "EI", "]", ".", "Features", ")", ";", "else", "FB", "&=", "~", "ComputeAvailableFeatures", "(", "Extensions", "[", "EI", "]", ".", "Features", ")", ";", "setAvailableFeatures", "(", "FB", ")", ";", "return", "false", ";", "}", "Error", "(", "ExtLoc", ",", "", "+", "Extension", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64296, "Length": 132, "Cover_Rate": 0.5019011406844106} {"Template_token": ["", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "has", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code32", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64297, "Length": 63, "Cover_Rate": 0.7325581395348837} {"Template_token": ["", "return", "false", ";", "}", "int64_t", "Val", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "if", "(", "Val", "!=", "", "&&", "Val", "!=", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", "==", "", ")", "{"], "ground_truth": ["if", "(", "!", "hasThumb", "(", ")", ")", "{"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64298, "Length": 99, "Cover_Rate": 0.4439461883408072} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveCPU", "(", "SMLoc", "L", ")", "{", "StringRef", "CPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "", ",", "CPU", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64299, "Length": 35, "Cover_Rate": 0.8536585365853658} {"Template_token": ["", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "", ",", "CPU", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64300, "Length": 14, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "SMLoc", "TagLoc", ";", "TagLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "Tag", "=", "", "(", "Name", ")", ";", "if", "(", "Tag", "==", "-", "", ")", "{", "Error", "(", "TagLoc", ",", "", "+", "Name", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "const", "MCExpr", "*", "AttrExpr", ";", "TagLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "AttrExpr", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "AttrExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "TagLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Tag", "=", "CE", "->", "getValue", "(", ")", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "StringRef", "StringValue", "=", "", ";", "bool", "IsStringValue", "=", "false", ";", "int64_t", "IntegerValue", "=", "", ";", "bool", "IsIntegerValue", "=", "false", ";", "if", "(", "Tag", "==", "", "||", "Tag", "==", "", ")", "IsStringValue", "=", "true", ";", "else", "if", "(", "Tag", "==", "", ")", "{", "IsStringValue", "=", "true", ";", "IsIntegerValue", "=", "true", ";", "}", "else", "if", "(", "Tag", "<", "", "||", "Tag", "%", "", "==", "", ")", "IsIntegerValue", "=", "true", ";", "else", "if", "(", "Tag", "%", "", "==", "", ")", "IsStringValue", "=", "true", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveEabiAttr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64301, "Length": 303, "Cover_Rate": 0.5242214532871973} {"Template_token": ["", "if", "(", "!", "Section", ")", "{", "getStreamer", "(", ")", ".", "InitSections", "(", ")", ";", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ";", "}"], "ground_truth": ["if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "EmitCodeAlignment", "(", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64302, "Length": 44, "Cover_Rate": 0.41904761904761906} {"Template_token": ["", "TokError", "(", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "Section", ")", "{", "getStreamer", "(", ")", ".", "InitSections", "(", ")", ";", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ";", "}", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "EmitCodeAlignment", "(", "", ")", ";", "else", "getStreamer", "(", ")", ".", "EmitValueToAlignment", "(", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64303, "Length": 67, "Cover_Rate": 0.638095238095238} {"Template_token": ["", "getTargetStreamer", "(", ")", ".", "emitFnEnd", "(", ")", ";", "UC", ".", "reset", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64304, "Length": 17, "Cover_Rate": 0.3541666666666667} {"Template_token": ["", "StringRef", "FPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "StringSwitch", "<", "unsigned", ">", "(", "FPU", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64305, "Length": 48, "Cover_Rate": 0.64} {"Template_token": ["", "}", "if", "(", "UC", ".", "cantUnwind", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitCantUnwindLocNotes", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64306, "Length": 27, "Cover_Rate": 0.36} {"Template_token": ["", "getTargetStreamer", "(", ")", ".", "emitCurrentConstantPool", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveLtorg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64308, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "OffsetLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "OffsetExpr", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "OffsetLoc", ",", "", ")", ";", "return", "false", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "OffsetLoc", ",", "", ")", ";", "return", "false", ";", "}", "Offset", "=", "CE", "->", "getValue", "(", ")", ";", "}", "getTargetStreamer", "(", ")", ".", "emitMovSP", "(", "SPReg", ",", "Offset", ")", ";", "UC", ".", "saveFPReg", "(", "SPReg", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveMovSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64309, "Length": 159, "Cover_Rate": 0.48328267477203646} {"Template_token": ["", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "StringRef", "Arch", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ArchLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "unsigned", "ID", "=", "StringSwitch", "<", "unsigned", ">", "(", "Arch", ")", ".", "Case", "(", "NAME", ",", "", ")", ".", "Case", "(", "NAME", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "ArchLoc", ",", "", "+", "Arch", "+", "", ")", ";"], "ground_truth": ["Parser", ".", "eatToEndOfStatement", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64310, "Length": 111, "Cover_Rate": 0.5751295336787565} {"Template_token": ["", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";"], "ground_truth": ["if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "OffsetExpr", ",", "EndLoc", ")", ")", "{"], "File": "ARMAsmParser (2)", "Func": "parseDirectivePad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64311, "Length": 110, "Cover_Rate": 0.5583756345177665} {"Template_token": ["", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitCantUnwindLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitHandlerDataLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "HasExistingPersonality", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitPersonalityLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "StringRef", "Name", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["MCSymbol", "*", "PR", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectivePersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64312, "Length": 141, "Cover_Rate": 0.6746411483253588} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveRegSave", "(", "SMLoc", "L", ",", "bool", "IsVector", ")", "{", "if", "(", "!", "UC", ".", "hasFnStart", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "struct", "CleanupObject", "{", "SmallVector", "<", "MCParsedAsmOperand", "*", ",", "", ">", "Operands", ";", "~", "CleanupObject", "(", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "delete", "Operands", "[", "I", "]", ";", "}", "}", "CO", ";", "if", "(", "parseRegisterList", "(", "CO", ".", "Operands", ")", ")", "return", "false", ";"], "ground_truth": ["Operand", "*", "Op", "=", "(", "Operand", "*", ")", "CO", ".", "Operands", "[", "", "]", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64313, "Length": 129, "Cover_Rate": 0.6615384615384615} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "RegisterReqs", ".", "GetOrCreateValue", "(", "Name", ",", "Reg", ")", ".", "getValue", "(", ")", "!=", "Reg", ")", "{", "Error", "(", "SRegLoc", ",", "", "+", "Name", "+", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveReq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64314, "Length": 42, "Cover_Rate": 0.302158273381295} {"Template_token": ["", "int", "SPReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "SPReg", "==", "-", "", ")", "{", "Error", "(", "SPRegLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "SPReg", "!=", "", "&&", "SPReg", "!=", "UC", ".", "getFPReg", "(", ")", ")", "{", "Error", "(", "SPRegLoc", ",", "", ")", ";", "return", "false", ";", "}", "UC", ".", "saveFPReg", "(", "FPReg", ")", ";", "int64_t", "Offset", "=", "", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64315, "Length": 140, "Cover_Rate": 0.3508771929824561} {"Template_token": ["", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "SMLoc", "FPRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "FPReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "FPReg", "==", "-", "", ")", "{", "Error", "(", "FPRegLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "SPRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "SPReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "SPReg", "==", "-", "", ")", "{"], "ground_truth": ["Error", "(", "SPRegLoc", ",", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64316, "Length": 126, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "}", "else", "if", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "else", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveSyntax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64317, "Length": 51, "Cover_Rate": 0.3422818791946309} {"Template_token": ["", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64318, "Length": 39, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "hasThumb", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";"], "ground_truth": ["getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64319, "Length": 74, "Cover_Rate": 0.8505747126436781} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "&&", "Tok", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Tok", ".", "getIdentifier", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64320, "Length": 76, "Cover_Rate": 0.4293785310734463} {"Template_token": ["", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveTLSDescSeq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64321, "Length": 42, "Cover_Rate": 0.3442622950819672} {"Template_token": ["", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "RegisterReqs", ".", "erase", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ".", "lower", "(", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveUnreq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64322, "Length": 40, "Cover_Rate": 0.5633802816901409} {"Template_token": ["", "return", "false", ";", "}", "RegisterReqs", ".", "erase", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ".", "lower", "(", ")", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveUnreq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64323, "Length": 29, "Cover_Rate": 0.4084507042253521} {"Template_token": ["", "Error", "(", "OffsetLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "OffsetLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "StackOffset", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "", ">", "Opcodes", ";", "for", "(", ";", ";", ")", "{", "const", "MCExpr", "*", "OE", ";", "SMLoc", "OpcodeLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", "||", "Parser", ".", "parseExpression", "(", "OE", ")", ")", "{", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "MCConstantExpr", "*", "OC", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OE", ")", ";", "if", "(", "!", "OC", ")", "{", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "int64_t", "Opcode", "=", "OC", "->", "getValue", "(", ")", ";", "if", "(", "Opcode", "&", "~", "", ")", "{", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Opcodes", ".", "push_back", "(", "uint8_t", "(", "Opcode", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64324, "Length": 311, "Cover_Rate": 0.7566909975669099} {"Template_token": ["", "for", "(", ";", ";", ")", "{", "const", "MCExpr", "*", "OE", ";", "SMLoc", "OpcodeLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", "||", "Parser", ".", "parseExpression", "(", "OE", ")", ")", "{", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "MCConstantExpr", "*", "OC", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OE", ")", ";", "if", "(", "!", "OC", ")", "{", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "int64_t", "Opcode", "=", "OC", "->", "getValue", "(", ")", ";", "if", "(", "Opcode", "&", "~", "", ")", "{", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Opcodes", ".", "push_back", "(", "uint8_t", "(", "Opcode", ")", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64325, "Length": 156, "Cover_Rate": 0.3795620437956204} {"Template_token": ["", "bool", "isVmovf", "=", "TyOp", "->", "isToken", "(", ")", "&&", "(", "TyOp", "->", "getToken", "(", ")", "==", "", "||", "TyOp", "->", "getToken", "(", ")", "==", "", ")", ";", "Operand", "*", "Mnemonic", "=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", ";", "bool", "isFconst", "=", "Mnemonic", "->", "isToken", "(", ")", "&&", "(", "Mnemonic", "->", "getToken", "(", ")", "==", "", "||", "Mnemonic", "->", "getToken", "(", ")", "==", "", ")", ";", "if", "(", "!", "(", "isVmovf", "||", "isFconst", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "Loc", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", "&&", "isVmovf", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEsingle", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "IntVal", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", "&&", "isFconst", ")", "{", "int64_t", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64326, "Length": 262, "Cover_Rate": 0.605080831408776} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ISBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ISBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ISBarrierID", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "{"], "File": "ARMAsmParser (2)", "Func": "parseInstSyncBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64327, "Length": 119, "Cover_Rate": 0.4296028880866426} {"Template_token": ["", "parseInstSyncBarrierOptOperand", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "unsigned", "Opt", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "OptStr", ".", "equals_lower", "(", "", ")", ")", "Opt", "=", "", ";", "else", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ISBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ISBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ISBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["int", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseInstSyncBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64328, "Length": 215, "Cover_Rate": 0.776173285198556} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "CC", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCondCode", "(", "", "(", "CC", ")", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parseITCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64330, "Length": 207, "Cover_Rate": 0.7610294117647058} {"Template_token": ["", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parseLiteralValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64331, "Length": 62, "Cover_Rate": 0.4696969696969697} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "unsigned", "Opt", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "", ",", "OptStr", ".", "size", "(", ")", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "!", "hasV8Ops", "(", ")", "&&", "(", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", ")", ")", "Opt", "=", "~", "", ";", "if", "(", "Opt", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "MemBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "MemBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "MemBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "&", "~", "", ")", "{"], "ground_truth": ["Error", "(", "Loc", ",", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64332, "Length": 385, "Cover_Rate": 0.8004158004158004} {"Template_token": ["", "if", "(", "Opt", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "MemBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "MemBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "MemBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "&", "~", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64333, "Length": 168, "Cover_Rate": 0.3492723492723493} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "Loc", ",", "", ")", ";", "int64_t", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "<", "", "||", "(", "(", "St", "==", "", "||", "St", "==", "", ")", "&&", "Imm", ">", "", ")", "||", "(", "(", "St", "==", "", "||", "St", "==", "", ")", "&&", "Imm", ">", "", ")", ")", "return", "Error", "(", "Loc", ",", "", ")", ";", "if", "(", "Imm", "==", "", ")", "St", "=", "", ";", "if", "(", "Imm", "==", "", ")", "Imm", "=", "", ";", "Amount", "=", "Imm", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parseMemRegOffsetShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64335, "Length": 124, "Cover_Rate": 0.3237597911227154} {"Template_token": ["", "if", "(", "isMClass", "(", ")", ")", "{", "std", "::", "string", "Name", "=", "Mask", ".", "lower", "(", ")", ";", "unsigned", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV7Ops", "(", ")", "&&", "FlagsVal", ">=", "", "&&", "FlagsVal", "<=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64336, "Length": 265, "Cover_Rate": 0.41930379746835444} {"Template_token": ["", "OperandMatchResultTy", "parsePKHASRImm", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "O", ")", "{"], "ground_truth": ["return", "parsePKHImm", "(", "O", ",", "", ",", "", ",", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parsePKHASRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64339, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "<", "Low", "||", "Val", ">", "High", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "CE", ",", "Loc", ",", "EndLoc", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parsePKHImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64340, "Length": 106, "Cover_Rate": 0.3322884012539185} {"Template_token": ["", "isAdd", "=", "false", ";", "haveEaten", "=", "true", ";", "}", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "int", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "{", "if", "(", "!", "haveEaten", ")", "return", "MatchOperand_NoMatch", ";", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "", "ShiftTy", "=", "", ";", "unsigned", "ShiftImm", "=", "", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseMemRegOffsetShift", "(", "ShiftTy", ",", "ShiftImm", ")", ")", "return", "MatchOperand_ParseFail", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreatePostIdxReg", "(", "Reg", ",", "isAdd", ",", "ShiftTy", ",", "ShiftImm", ",", "S", ",", "E", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parsePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64343, "Length": 143, "Cover_Rate": 0.6033755274261603} {"Template_token": ["", "unsigned", "ShiftImm", "=", "", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseMemRegOffsetShift", "(", "ShiftTy", ",", "ShiftImm", ")", ")", "return", "MatchOperand_ParseFail", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreatePostIdxReg", "(", "Reg", ",", "isAdd", ",", "ShiftTy", ",", "ShiftImm", ",", "S", ",", "E", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parsePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64344, "Length": 74, "Cover_Rate": 0.31223628691983124} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "{", "RefKind", "=", "MCExpr", "::", "VK__LO16", ";", "}", "else", "if", "(", "IDVal", "==", "", ")", "{", "RefKind", "=", "MCExpr", "::", "VK__HI16", ";", "}", "else", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64345, "Length": 151, "Cover_Rate": 0.7401960784313726} {"Template_token": ["", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "IFlagsStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "IFlags", "=", "", ";", "if", "(", "IFlagsStr", "!=", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Flag", "==", "~", "", "||", "(", "IFlags", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "IFlags", "|=", "Flag", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64346, "Length": 125, "Cover_Rate": 0.6218905472636815} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseProcIFlagsOperand", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "IFlagsStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "IFlags", "=", "", ";", "if", "(", "IFlagsStr", "!=", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";"], "ground_truth": ["if", "(", "Flag", "==", "~", "", "||", "(", "IFlags", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";"], "File": "ARMAsmParser (2)", "Func": "parseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64347, "Length": 160, "Cover_Rate": 0.7960199004975125} {"Template_token": ["", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "RegNo", "=", "tryParseRegister", "(", ")", ";"], "ground_truth": ["return", "(", "RegNo", "==", "(", "unsigned", ")", "-", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "ParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64348, "Length": 29, "Cover_Rate": 0.48333333333333334} {"Template_token": ["", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "bool", "isQReg", "=", "false", ";", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "{", "Reg", "=", "getDRegFromQReg", "(", "Reg", ")", ";", "isQReg", "=", "true", ";", "}", "if", "(", "!", "RC", "->", "contains", "(", "Reg", ")", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "if", "(", "MRI", "->", "getEncodingValue", "(", "Reg", ")", "<", "MRI", "->", "getEncodingValue", "(", "OldReg", ")", ")", "{", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "Warning", "(", "RegLoc", ",", "", ")", ";", "else", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "}", "if", "(", "MRI", "->", "getEncodingValue", "(", "Reg", ")", "==", "MRI", "->", "getEncodingValue", "(", "OldReg", ")", ")", "{", "Warning", "(", "RegLoc", ",", "", "+", "RegTok", ".", "getString", "(", ")", "+", "", ")", ";", "continue", ";", "}", "if", "(", "RC", "!=", "&", "MCRegisterClasses", "[", "", "]", "&&", "Reg", "!=", "OldReg", "+", "", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "EReg", "=", "MRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "Registers", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "EReg", ",", "Reg", ")", ")", ";", "if", "(", "isQReg", ")", "{", "EReg", "=", "MRI", "->", "getEncodingValue", "(", "++", "Reg", ")", ";", "Registers", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "EReg", ",", "Reg", ")", ")", ";", "}", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateRegList", "(", "Registers", ",", "S", ",", "E", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64349, "Length": 304, "Cover_Rate": 0.34822451317296677} {"Template_token": ["", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "Warning", "(", "RegLoc", ",", "", ")", ";", "else", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "}", "if", "(", "MRI", "->", "getEncodingValue", "(", "Reg", ")", "==", "MRI", "->", "getEncodingValue", "(", "OldReg", ")", ")", "{", "Warning", "(", "RegLoc", ",", "", "+", "RegTok", ".", "getString", "(", ")", "+", "", ")", ";", "continue", ";", "}", "if", "(", "RC", "!=", "&", "MCRegisterClasses", "[", "", "]", "&&", "Reg", "!=", "OldReg", "+", "", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "EReg", "=", "MRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "Registers", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "EReg", ",", "Reg", ")", ")", ";", "if", "(", "isQReg", ")", "{", "EReg", "=", "MRI", "->", "getEncodingValue", "(", "++", "Reg", ")", ";", "Registers", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "EReg", ",", "Reg", ")", ")", ";", "}", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateRegList", "(", "Registers", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Caret", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parseRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64350, "Length": 263, "Cover_Rate": 0.30126002290950743} {"Template_token": ["", "int", "Val", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", "==", "-", "", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "Tok", ".", "getEndLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64351, "Length": 97, "Cover_Rate": 0.6217948717948718} {"Template_token": ["", "Index", "=", "", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "LaneKind", "=", "AllLanes", ";", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "LaneIndex", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "LaneIndex", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "LaneIndex", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseVectorLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64352, "Length": 222, "Cover_Rate": 0.7602739726027398} {"Template_token": ["", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "LaneIndex", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "<", "", "||", "Val", ">", "", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Index", "=", "Val", ";", "LaneKind", "=", "IndexedLane", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser (2)", "Func": "parseVectorLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64353, "Length": 137, "Cover_Rate": 0.4691780821917808} {"Template_token": ["", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "!", "Spacing", ")", "Spacing", "=", "", ";", "else", "if", "(", "Spacing", "==", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Reg", "=", "getDRegFromQReg", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "OldReg", "+", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Reg", ";", "Count", "+=", "", ";", "VectorLaneTy", "NextLaneKind", ";", "unsigned", "NextLaneIndex", ";", "SMLoc", "LaneLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ",", "NextLaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", "||", "LaneIndex", "!=", "NextLaneIndex", ")", "{", "Error", "(", "LaneLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "continue", ";", "}", "if", "(", "!", "Spacing", ")", "Spacing", "=", "", "+", "(", "Reg", "==", "OldReg", "+", "", ")", ";", "if", "(", "Reg", "!=", "OldReg", "+", "Spacing", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Count", ";", "VectorLaneTy", "NextLaneKind", ";", "unsigned", "NextLaneIndex", ";", "SMLoc", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ",", "NextLaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", "||", "LaneIndex", "!=", "NextLaneIndex", ")", "{", "Error", "(", "EndLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "switch", "(", "LaneKind", ")", "{", "case", "NoLanes", ":", "if", "(", "Count", "==", "", ")", "{", "const", "MCRegisterClass", "*", "RC", "=", "(", "Spacing", "==", "", ")", "?", "&", "MCRegisterClasses", "[", "", "]", ":", "&", "MCRegisterClasses", "[", "", "]", ";", "FirstReg", "=", "MRI", "->", "getMatchingSuperReg", "(", "FirstReg", ",", "", ",", "RC", ")", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateVectorList", "(", "FirstReg", ",", "Count", ",", "(", "Spacing", "==", "", ")", ",", "S", ",", "E", ")", ")", ";", "break", ";", "case", "AllLanes", ":", "if", "(", "Count", "==", "", ")", "{", "const", "MCRegisterClass", "*", "RC", "=", "(", "Spacing", "==", "", ")", "?", "&", "MCRegisterClasses", "[", "", "]", ":", "&", "MCRegisterClasses", "[", "", "]", ";", "FirstReg", "=", "MRI", "->", "getMatchingSuperReg", "(", "FirstReg", ",", "", ",", "RC", ")", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateVectorListAllLanes", "(", "FirstReg", ",", "Count", ",", "(", "Spacing", "==", "", ")", ",", "S", ",", "E", ")", ")", ";", "break", ";", "case", "IndexedLane", ":", "Operands", ".", "push_back", "(", "Operand", "::", "CreateVectorListIndexed", "(", "FirstReg", ",", "Count", ",", "LaneIndex", ",", "(", "Spacing", "==", "", ")", ",", "S", ",", "E", ")", ")", ";", "break", ";", "}", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "parseVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64354, "Length": 477, "Cover_Rate": 0.3632901751713633} {"Template_token": ["", "void", "recordFnStart", "(", "SMLoc", "L", ")", "{", "FnStartLocs", ".", "push_back", "(", "L", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "recordFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64359, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "void", "recordFnStart", "(", "SMLoc", "L", ")", "{", "FnStartLocs", ".", "push_back", "(", "L", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "recordFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64360, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "void", "recordPersonality", "(", "SMLoc", "L", ")", "{", "PersonalityLocs", ".", "push_back", "(", "L", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "recordPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64363, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "PersonalityIndexLocs", ".", "push_back", "(", "L", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "recordPersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64365, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "PersonalityIndexLocs", ".", "push_back", "(", "L", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "recordPersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64366, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "if", "(", "Inst", ".", "startswith", "(", "", ")", "||", "Inst", ".", "startswith", "(", "", ")", ")", "{", "StringRef", "AddressingMode", "=", "Inst", ".", "substr", "(", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "AddressingMode", "==", "", "||", "AddressingMode", "==", "", "||", "AddressingMode", "==", "", "||", "AddressingMode", "==", "", ")", "{"], "File": "ARMAsmParser (2)", "Func": "RequiresVFPRegListValidation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64367, "Length": 48, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "PersonalityLocs", "=", "Locs", "(", ")", ";", "HandlerDataLocs", "=", "Locs", "(", ")", ";"], "ground_truth": ["PersonalityIndexLocs", "=", "Locs", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64368, "Length": 18, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", ">", "", "&&", "!", "isThumb", "(", ")", "&&", "!", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isSOImm", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm0_65535Expr", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "isThumb", "(", ")", "&&", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "(", "(", "isThumb", "(", ")", "&&", "Mnemonic", "==", "", ")", "||", "(", "isThumbTwo", "(", ")", "&&", "Mnemonic", "==", "", ")", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "(", "(", "Mnemonic", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", ")", "||", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm0_1020s4", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm", "(", ")", ")", "{", "if", "(", "inITBlock", "(", ")", "&&", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm0_7", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isT2SOImm", "(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "shouldOmitCCOutOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64372, "Length": 462, "Cover_Rate": 0.47925311203319504} {"Template_token": ["", "if", "(", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getToken", "(", ")", "==", "", ")", "{", "if", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isToken", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getToken", "(", ")", "==", "", ")", "RegIdx", "=", "", ";"], "ground_truth": ["if", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "RegIdx", "]", ")", "->", "isReg", "(", ")", "&&", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "RegIdx", "]", ")", "->", "getReg", "(", ")", ")", "||", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "RegIdx", "]", ")", "->", "getReg", "(", ")", ")", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)", "Func": "shouldOmitPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64373, "Length": 146, "Cover_Rate": 0.8248587570621468} {"Template_token": ["", "if", "(", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getToken", "(", ")", "==", "", ")", "{", "if", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isToken", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getToken", "(", ")", "==", "", ")", "RegIdx", "=", "", ";"], "ground_truth": ["if", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "RegIdx", "]", ")", "->", "isReg", "(", ")", "&&", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "RegIdx", "]", ")", "->", "getReg", "(", ")", ")", "||", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "RegIdx", "]", ")", "->", "getReg", "(", ")", ")", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)", "Func": "shouldOmitPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64374, "Length": 146, "Cover_Rate": 0.8248587570621468} {"Template_token": ["", "void", "SwitchMode", "(", ")", "{", "unsigned", "FB", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "", ")", ")", ";"], "ground_truth": ["setAvailableFeatures", "(", "FB", ")", ";"], "File": "ARMAsmParser (2)", "Func": "SwitchMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64377, "Length": 23, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "void", "SwitchMode", "(", ")", "{", "unsigned", "FB", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "", ")", ")", ";"], "ground_truth": ["setAvailableFeatures", "(", "FB", ")", ";"], "File": "ARMAsmParser (2)", "Func": "SwitchMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64378, "Length": 23, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "-", "", ";", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "unsigned", "RegNum", "=", "MatchRegisterName", "(", "lowerCase", ")", ";", "if", "(", "!", "RegNum", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "}", "if", "(", "!", "RegNum", ")", "{", "StringMap", "<", "unsigned", ">", "::", "const_iterator", "Entry", "=", "RegisterReqs", ".", "find", "(", "lowerCase", ")", ";", "if", "(", "Entry", "==", "RegisterReqs", ".", "end", "(", ")", ")", "return", "-", "", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "Entry", "->", "getValue", "(", ")", ";", "}"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "tryParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64379, "Length": 248, "Cover_Rate": 0.8051948051948052} {"Template_token": ["", "if", "(", "!", "RegNum", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "}", "if", "(", "!", "RegNum", ")", "{", "StringMap", "<", "unsigned", ">", "::", "const_iterator", "Entry", "=", "RegisterReqs", ".", "find", "(", "lowerCase", ")", ";", "if", "(", "Entry", "==", "RegisterReqs", ".", "end", "(", ")", ")", "return", "-", "", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "Entry", "->", "getValue", "(", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "RegNum", ";"], "File": "ARMAsmParser (2)", "Func": "tryParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64380, "Length": 213, "Cover_Rate": 0.6915584415584416} {"Template_token": ["", "const", "AsmToken", "&", "RegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "int", "RegNo", "=", "tryParseRegister", "(", ")", ";", "if", "(", "RegNo", "==", "-", "", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateReg", "(", "RegNo", ",", "RegTok", ".", "getLoc", "(", ")", ",", "RegTok", ".", "getEndLoc", "(", ")", ")", ")", ";", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "ExclaimTok", ".", "getString", "(", ")", ",", "ExclaimTok", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "SMLoc", "SIdx", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "return", "TokError", "(", "", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateVectorIndex", "(", "MCE", "->", "getValue", "(", ")", ",", "SIdx", ",", "E", ",", "getContext", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "tryParseRegisterWithWriteBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64381, "Length": 259, "Cover_Rate": 0.9316546762589928} {"Template_token": ["", "if", "(", "ShiftTy", "==", "", ")", "return", "", ";", "Parser", ".", "Lex", "(", ")", ";", "OwningPtr", "<", "Operand", ">", "PrevOp", "(", "(", "Operand", "*", ")", "Operands", ".", "pop_back_val", "(", ")", ")", ";", "if", "(", "!", "PrevOp", "->", "isReg", "(", ")", ")", "return", "Error", "(", "PrevOp", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "int", "SrcReg", "=", "PrevOp", "->", "getReg", "(", ")", ";", "SMLoc", "EndLoc", ";", "int64_t", "Imm", "=", "", ";", "int", "ShiftReg", "=", "", ";", "if", "(", "ShiftTy", "==", "", ")", "{", "ShiftReg", "=", "SrcReg", ";", "}", "else", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ImmLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftExpr", "=", "", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "<", "", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}"], "ground_truth": ["if", "(", "Imm", "==", "", ")", "ShiftTy", "=", "", ";"], "File": "ARMAsmParser (2)", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64382, "Length": 270, "Cover_Rate": 0.4671280276816609} {"Template_token": ["", "UnwindContext", "(", "MCAsmParser", "&", "P", ")", ":", "Parser", "(", "P", ")", ",", "FPReg", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "UnwindContext", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64383, "Length": 18, "Cover_Rate": 0.9} {"Template_token": ["", "UnwindContext", "(", "MCAsmParser", "&", "P", ")", ":", "Parser", "(", "P", ")", ",", "FPReg", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "UnwindContext", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64384, "Length": 18, "Cover_Rate": 0.9} {"Template_token": ["", "int64_t", "Value", ";", "if", "(", "!", "SOExpr", "->", "EvaluateAsAbsolute", "(", "Value", ")", ")", "return", "Match_Success", ";", "assert", "(", "(", "Value", ">=", "INT32_MIN", "&&", "Value", "<=", "INT32_MAX", ")", "&&", "", ")", ";", "}", "break", ";", "case", "MCK_GPRPair", ":"], "ground_truth": ["if", "(", "Op", "->", "isReg", "(", ")", "&&", "MRI", "->", "getRegClass", "(", "", ")", ".", "contains", "(", "Op", "->", "getReg", "(", ")", ")", ")", "return", "Match_Success", ";"], "File": "ARMAsmParser (2)", "Func": "validateTargetOperandClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64387, "Length": 64, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "if", "(", "!", "SOExpr", "->", "EvaluateAsAbsolute", "(", "Value", ")", ")", "return", "Match_Success", ";", "assert", "(", "(", "Value", ">=", "INT32_MIN", "&&", "Value", "<=", "INT32_MAX", ")", "&&", "", ")", ";", "}", "break", ";", "case", "MCK_GPRPair", ":", "if", "(", "Op", "->", "isReg", "(", ")", "&&", "MRI", "->", "getRegClass", "(", "", ")", ".", "contains", "(", "Op", "->", "getReg", "(", ")", ")", ")", "return", "Match_Success", ";", "break", ";", "}", "return", "Match_InvalidOperand", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "validateTargetOperandClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64388, "Length": 68, "Cover_Rate": 0.38636363636363635} {"Template_token": ["", "bool", "Warning", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "None", ")", "{"], "ground_truth": ["return", "Parser", ".", "Warning", "(", "L", ",", "Msg", ",", "Ranges", ")", ";"], "File": "ARMAsmParser (2)", "Func": "Warning", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64389, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "return", "Parser", ".", "Warning", "(", "L", ",", "Msg", ",", "Ranges", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "Warning", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64390, "Length": 13, "Cover_Rate": 0.3939393939393939} {"Template_token": ["", "if", "(", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ")", "{", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "CC", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "PredicationCode", "=", "CC", ";", "}", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "IMod", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "ProcessorIMod", "=", "IMod", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser100", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64393, "Length": 455, "Cover_Rate": 0.6652046783625731} {"Template_token": ["", "if", "(", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "return", "Mnemonic", ";", "if", "(", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ")", "{", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "CC", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "PredicationCode", "=", "CC", ";", "}", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{"], "ground_truth": ["Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";"], "File": "ARMAsmParser100", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64394, "Length": 476, "Cover_Rate": 0.695906432748538} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned", "(", "getBankedReg", "(", ")", ")", ")", ")", ";"], "File": "ARMAsmParser101", "Func": "addBankedRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64395, "Length": 26, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned", "(", "getBankedReg", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser101", "Func": "addBankedRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64396, "Length": 18, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "ground_truth": ["else", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser101", "Func": "addExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64397, "Length": 49, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "else", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "Expr", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser101", "Func": "addExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64398, "Length": 46, "Cover_Rate": 0.5974025974025974} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser101", "Func": "addModImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64399, "Length": 24, "Cover_Rate": 0.375} {"Template_token": ["", "uint32_t", "Enc", "=", "", "(", "-", "CE", "->", "getValue", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Enc", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser101", "Func": "addModImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64400, "Length": 26, "Cover_Rate": 0.40625} {"Template_token": ["", "void", "addModImmNotOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser101", "Func": "addModImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64401, "Length": 21, "Cover_Rate": 0.328125} {"Template_token": ["", "void", "addModImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser101", "Func": "addModImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64402, "Length": 21, "Cover_Rate": 0.3620689655172414} {"Template_token": ["", "void", "addNEONi16splatNotOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser101", "Func": "addNEONi16splatNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64404, "Length": 36, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "void", "addNEONi16splatOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser101", "Func": "addNEONi16splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64405, "Length": 45, "Cover_Rate": 0.6716417910447762} {"Template_token": ["", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "Value", "=", "", "(", "Value", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Value", ")", ")", ";"], "File": "ARMAsmParser101", "Func": "addNEONi16splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64406, "Length": 28, "Cover_Rate": 0.417910447761194} {"Template_token": ["", "Value", "=", "", "(", "~", "Value", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Value", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser101", "Func": "addNEONi32splatNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64407, "Length": 21, "Cover_Rate": 0.3088235294117647} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser101", "Func": "addNEONi32splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64408, "Length": 24, "Cover_Rate": 0.3582089552238806} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "Value", "=", "", "(", "Value", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Value", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser101", "Func": "addNEONi32splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64409, "Length": 53, "Cover_Rate": 0.7910447761194029} {"Template_token": ["", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";", "unsigned", "B", "=", "(", "(", "~", "Value", ")", "&", "", ")", ";", "B", "|=", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "B", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser101", "Func": "addNEONinvByteReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64410, "Length": 53, "Cover_Rate": 0.5196078431372549} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";", "unsigned", "B", "=", "Value", "&", "", ";", "B", "|=", "", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "B", ")", ")", ";"], "File": "ARMAsmParser101", "Func": "addNEONvmovByteReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64411, "Length": 80, "Cover_Rate": 0.8247422680412371} {"Template_token": ["", "AsmParser", "(", "MCSubtargetInfo", "&", "STI", ",", "MCAsmParser", "&", "Parser", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "STI", "(", "STI", ")", ",", "MII", "(", "MII", ")", ",", "UC", "(", "Parser", ")", "{", "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "ground_truth": ["ITState", ".", "CurPosition", "=", "~", "", ";"], "File": "ARMAsmParser101", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64412, "Length": 72, "Cover_Rate": 0.935064935064935} {"Template_token": ["", "case", "k_CCOut", ":", "case", "k_Register", ":", "Reg", "=", "o", ".", "Reg", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "Registers", "=", "o", ".", "Registers", ";", "break", ";", "case", "k_VectorList", ":", "case", "k_VectorListAllLanes", ":", "case", "k_VectorListIndexed", ":", "VectorList", "=", "o", ".", "VectorList", ";", "break", ";", "case", "k_CoprocNum", ":", "case", "k_CoprocReg", ":", "Cop", "=", "o", ".", "Cop", ";", "break", ";", "case", "k_CoprocOption", ":", "CoprocOption", "=", "o", ".", "CoprocOption", ";", "break", ";", "case", "k_Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "k_MemBarrierOpt", ":", "MBOpt", "=", "o", ".", "MBOpt", ";", "break", ";", "case", "k_InstSyncBarrierOpt", ":", "ISBOpt", "=", "o", ".", "ISBOpt", ";", "case", "k_Memory", ":", "Memory", "=", "o", ".", "Memory", ";", "break", ";", "case", "k_PostIndexRegister", ":", "PostIdxReg", "=", "o", ".", "PostIdxReg", ";", "break", ";", "case", "k_MSRMask", ":", "MMask", "=", "o", ".", "MMask", ";", "break", ";", "case", "k_BankedReg", ":", "BankedReg", "=", "o", ".", "BankedReg", ";", "break", ";", "case", "k_ProcIFlags", ":", "IFlags", "=", "o", ".", "IFlags", ";", "break", ";", "case", "k_ShifterImmediate", ":", "ShifterImm", "=", "o", ".", "ShifterImm", ";", "break", ";", "case", "k_ShiftedRegister", ":"], "ground_truth": ["RegShiftedReg", "=", "o", ".", "RegShiftedReg", ";"], "File": "ARMAsmParser101", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64413, "Length": 179, "Cover_Rate": 0.5849673202614379} {"Template_token": ["", "case", "k_Memory", ":", "Memory", "=", "o", ".", "Memory", ";", "break", ";", "case", "k_PostIndexRegister", ":", "PostIdxReg", "=", "o", ".", "PostIdxReg", ";", "break", ";", "case", "k_MSRMask", ":", "MMask", "=", "o", ".", "MMask", ";", "break", ";", "case", "k_BankedReg", ":", "BankedReg", "=", "o", ".", "BankedReg", ";", "break", ";", "case", "k_ProcIFlags", ":", "IFlags", "=", "o", ".", "IFlags", ";", "break", ";", "case", "k_ShifterImmediate", ":", "ShifterImm", "=", "o", ".", "ShifterImm", ";", "break", ";", "case", "k_ShiftedRegister", ":", "RegShiftedReg", "=", "o", ".", "RegShiftedReg", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "RegShiftedImm", "=", "o", ".", "RegShiftedImm", ";", "break", ";", "case", "k_RotateImmediate", ":", "RotImm", "=", "o", ".", "RotImm", ";", "break", ";", "case", "k_ModifiedImmediate", ":", "ModImm", "=", "o", ".", "ModImm", ";", "break", ";", "case", "k_BitfieldDescriptor", ":", "Bitfield", "=", "o", ".", "Bitfield", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser101", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64414, "Length": 121, "Cover_Rate": 0.3954248366013072} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "MCID", ".", "TSFlags", "&", "", ")", "{", "assert", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "", ")", ";", "assert", "(", "MCID", ".", "NumOperands", "==", "Inst", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "unsigned", "OpNo", ";", "for", "(", "OpNo", "=", "", ";", "!", "MCID", ".", "OpInfo", "[", "OpNo", "]", ".", "isOptionalDef", "(", ")", "&&", "OpNo", "<", "MCID", ".", "NumOperands", ";", "++", "OpNo", ")", ";", "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", ")", "return", "Match_MnemonicFail", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", "&&", "!", "inITBlock", "(", ")", ")", "return", "Match_RequiresITBlock", ";"], "ground_truth": ["if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";"], "File": "ARMAsmParser101", "Func": "checkTargetMatchPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64415, "Length": 153, "Cover_Rate": 0.5406360424028268} {"Template_token": ["", "unsigned", "AsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "MCID", ".", "TSFlags", "&", "", ")", "{", "assert", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "", ")", ";", "assert", "(", "MCID", ".", "NumOperands", "==", "Inst", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "unsigned", "OpNo", ";", "for", "(", "OpNo", "=", "", ";", "!", "MCID", ".", "OpInfo", "[", "OpNo", "]", ".", "isOptionalDef", "(", ")", "&&", "OpNo", "<", "MCID", ".", "NumOperands", ";", "++", "OpNo", ")", ";", "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", ")", "return", "Match_MnemonicFail", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", "&&", "!", "inITBlock", "(", ")", ")", "return", "Match_RequiresITBlock", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "}", "else", "if", "(", "Opc", "==", "", "&&", "isThumbOne", "(", ")", "&&", "!", "hasV6MOps", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresThumb2", ";", "else", "if", "(", "Opc", "==", "", "&&", "isThumbOne", "(", ")", "&&", "!", "hasV6Ops", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresV6", ";", "return", "Match_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser101", "Func": "checkTargetMatchPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64416, "Length": 271, "Cover_Rate": 0.9575971731448764} {"Template_token": ["", "bool", "hasD16", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser101", "Func": "hasD16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64417, "Length": 16, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser101", "Func": "hasThumb2DSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64419, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser101", "Func": "isAdrLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64423, "Length": 30, "Cover_Rate": 0.3191489361702128} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "", "(", "Value", ")", "!=", "-", "", "||", "", "(", "-", "Value", ")", "!=", "-", "", ")", ";", ";"], "File": "ARMAsmParser101", "Func": "isAdrLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64424, "Length": 63, "Cover_Rate": 0.6702127659574468} {"Template_token": ["", "switch", "(", "MatchResult", ")", "{", "case", "Match_Success", ":", "if", "(", "validateInstruction", "(", "Inst", ",", "Operands", ")", ")", "{", "forwardITPosition", "(", ")", ";", "return", "true", ";", "}", "{", "bool", "wasInITBlock", "=", "inITBlock", "(", ")", ";", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ")", ";", "if", "(", "wasInITBlock", "&&", "hasV8Ops", "(", ")", "&&", "isThumb", "(", ")", "&&", "!", "isV8EligibleForIT", "(", "&", "Inst", ")", ")", "{", "Warning", "(", "IDLoc", ",", "", ")", ";", "}", "}", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "", ")", ";", "std", "::", "string", "Msg", "=", "", ";", "uint64_t", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ImmRange0_15", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser101", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64425, "Length": 383, "Cover_Rate": 0.5956454121306376} {"Template_token": ["", "}", "}", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "", ")", ";", "std", "::", "string", "Msg", "=", "", ";", "uint64_t", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ImmRange0_15", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_ImmRange0_239", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_AlignedMemoryRequiresNone", ":", "case", "Match_DupAlignedMemoryRequiresNone", ":", "case", "Match_AlignedMemoryRequires16", ":", "case", "Match_DupAlignedMemoryRequires16", ":", "case", "Match_AlignedMemoryRequires32", ":", "case", "Match_DupAlignedMemoryRequires32", ":", "case", "Match_AlignedMemoryRequires64", ":", "case", "Match_DupAlignedMemoryRequires64", ":", "case", "Match_AlignedMemoryRequires64or128", ":", "case", "Match_DupAlignedMemoryRequires64or128", ":", "case", "Match_AlignedMemoryRequires64or128or256", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getAlignmentLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "switch", "(", "MatchResult", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Match_AlignedMemoryRequiresNone", ":", "case", "Match_DupAlignedMemoryRequiresNone", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_AlignedMemoryRequires16", ":", "case", "Match_DupAlignedMemoryRequires16", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";"], "ground_truth": ["case", "Match_AlignedMemoryRequires32", ":"], "File": "ARMAsmParser101", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64426, "Length": 462, "Cover_Rate": 0.71850699844479} {"Template_token": ["", "haveEaten", "=", "true", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "isAdd", "=", "false", ";", "haveEaten", "=", "true", ";", "}", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "int", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "{", "if", "(", "!", "haveEaten", ")", "return", "MatchOperand_NoMatch", ";", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreatePostIdxReg", "(", "Reg", ",", "isAdd", ",", "", ",", "", ",", "S", ",", "Tok", ".", "getEndLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser101", "Func": "parseAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64427, "Length": 109, "Cover_Rate": 0.32831325301204817} {"Template_token": ["", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "Offset", ";", "SMLoc", "E", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Offset", ",", "E", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Offset", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "Val", "=", "INT32_MIN", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "bool", "haveEaten", "=", "false", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "haveEaten", "=", "true", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "isAdd", "=", "false", ";", "haveEaten", "=", "true", ";", "}", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "int", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "{", "if", "(", "!", "haveEaten", ")", "return", "MatchOperand_NoMatch", ";", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "ARMAsmParser101", "Func": "parseAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64428, "Length": 227, "Cover_Rate": 0.6837349397590361} {"Template_token": ["", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ExtLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "", ")", ";", "}", "for", "(", "const", "auto", "&", "Extension", ":", "Extensions", ")", "{", "if", "(", "Extension", ".", "Name", "!=", "Name", ")", "continue", ";", "if", "(", "!", "Extension", ".", "Features", ")", "report_fatal_error", "(", "", "+", "Name", ")", ";", "if", "(", "(", "getAvailableFeatures", "(", ")", "&", "Extension", ".", "ArchCheck", ")", "!=", "Extension", ".", "ArchCheck", ")", "{", "Error", "(", "ExtLoc", ",", "", "+", "Name", "+", "", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser101", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64429, "Length": 129, "Cover_Rate": 0.5058823529411764} {"Template_token": ["", "if", "(", "!", "STI", ".", "isCPUStringValid", "(", "CPU", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "STI", ".", "InitMCProcessorInfo", "(", "CPU", ",", "", ")", ";", "STI", ".", "InitCPUSchedModel", "(", "CPU", ")", ";"], "ground_truth": ["setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "File": "ARMAsmParser101", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64430, "Length": 50, "Cover_Rate": 0.5494505494505495} {"Template_token": ["", "SMLoc", "FPUNameLoc", "=", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "StringRef", "FPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "StringSwitch", "<", "unsigned", ">", "(", "FPU", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ID", "==", "", ")", "{"], "ground_truth": ["Error", "(", "FPUNameLoc", ",", "", ")", ";"], "File": "ARMAsmParser101", "Func": "parseDirectiveFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64431, "Length": 56, "Cover_Rate": 0.37333333333333335} {"Template_token": ["", "SMLoc", "FPUNameLoc", "=", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "StringRef", "FPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "StringSwitch", "<", "unsigned", ">", "(", "FPU", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "FPUNameLoc", ",", "", ")", ";", "return", "false", ";", "}", "for", "(", "const", "auto", "&", "Entry", ":", "FPUs", ")", "{", "if", "(", "Entry", ".", "ID", "!=", "ID", ")", "continue", ";"], "ground_truth": ["uint64_t", "Toggle", "=", "(", "Entry", ".", "Enabled", "&", "~", "STI", ".", "getFeatureBits", "(", ")", ")", "|", "(", "Entry", ".", "Disabled", "&", "STI", ".", "getFeatureBits", "(", ")", ")", ";"], "File": "ARMAsmParser101", "Func": "parseDirectiveFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64432, "Length": 108, "Cover_Rate": 0.72} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "StringRef", "Arch", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ArchLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "unsigned", "ID", "=", "StringSwitch", "<", "unsigned", ">", "(", "Arch", ")", ".", "Case", "(", "NAME", ",", "", ")", ".", "Case", "(", "NAME", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ID", "==", "", ")", "{"], "ground_truth": ["Error", "(", "ArchLoc", ",", "", "+", "Arch", "+", "", ")", ";"], "File": "ARMAsmParser101", "Func": "parseDirectiveObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64433, "Length": 127, "Cover_Rate": 0.6318407960199005} {"Template_token": ["", "}", "StringRef", "Arch", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ArchLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";"], "ground_truth": ["unsigned", "ID", "=", "StringSwitch", "<", "unsigned", ">", "(", "Arch", ")", ".", "Case", "(", "NAME", ",", "", ")", ".", "Case", "(", "NAME", ",", "", ")", ".", "Default", "(", "", ")", ";"], "File": "ARMAsmParser101", "Func": "parseDirectiveObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64434, "Length": 65, "Cover_Rate": 0.32338308457711445} {"Template_token": ["", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitHandlerDataLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "HasExistingPersonality", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitPersonalityLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";"], "ground_truth": ["Error", "(", "L", ",", "", ")", ";"], "File": "ARMAsmParser101", "Func": "parseDirectivePersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64435, "Length": 84, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "auto", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ";", "bool", "IsMachO", "=", "Format", "==", "MCObjectFileInfo", "::", "IsMachO", ";", "if", "(", "IsMachO", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "&&", "Tok", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "{"], "ground_truth": ["Error", "(", "L", ",", "", ")", ";"], "File": "ARMAsmParser101", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64436, "Length": 89, "Cover_Rate": 0.4587628865979381} {"Template_token": ["", "return", "false", ";", "}", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Tok", ".", "getIdentifier", "(", ")", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Func", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "}"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{"], "File": "ARMAsmParser101", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64437, "Length": 63, "Cover_Rate": 0.3247422680412371} {"Template_token": ["", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Value", ";", "if", "(", "Parser", ".", "parseExpression", "(", "Value", ")", ")", "{", "TokError", "(", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "TokError", "(", "", ")", ";"], "ground_truth": ["Parser", ".", "eatToEndOfStatement", "(", ")", ";"], "File": "ARMAsmParser101", "Func": "parseDirectiveThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64438, "Length": 59, "Cover_Rate": 0.34104046242774566} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "TokError", "(", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Lex", "(", ")", ";", "MCSymbol", "*", "Alias", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "emitThumbSet", "(", "Alias", ",", "Value", ")", ";"], "File": "ARMAsmParser101", "Func": "parseDirectiveThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64439, "Length": 57, "Cover_Rate": 0.32947976878612717} {"Template_token": ["", "}", "const", "MCSymbolRefExpr", "*", "SRE", "=", "MCSymbolRefExpr", "::", "Create", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ",", "MCSymbolRefExpr", "::", "VK__TLSDESCSEQ", ",", "getContext", "(", ")", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser101", "Func": "parseDirectiveTLSDescSeq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64440, "Length": 72, "Cover_Rate": 0.5538461538461539} {"Template_token": ["", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "MCSymbolRefExpr", "*", "SRE", "=", "MCSymbolRefExpr", "::", "Create", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ",", "MCSymbolRefExpr", "::", "VK__TLSDESCSEQ", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["Lex", "(", ")", ";"], "File": "ARMAsmParser101", "Func": "parseDirectiveTLSDescSeq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64441, "Length": 42, "Cover_Rate": 0.3230769230769231} {"Template_token": ["", "isNegative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "Loc", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", "&&", "isVmovf", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEsingle", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "IntVal", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", "&&", "isFconst", ")", "{", "int64_t", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", ">", "", "||", "Val", "<", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["float", "RealVal", "=", "", "(", "Val", ")", ";"], "File": "ARMAsmParser101", "Func": "parseFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64442, "Length": 183, "Cover_Rate": 0.4168564920273349} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{"], "File": "ARMAsmParser101", "Func": "parseLiteralValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64444, "Length": 66, "Cover_Rate": 0.4714285714285714} {"Template_token": ["", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Colon", ")", "&&", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", "&&", "!", "Tok", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "E", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMem", "(", "BaseRegNum", ",", "nullptr", ",", "", ",", "", ",", "", ",", "", ",", "false", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "assert", "(", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Colon", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "&&", "", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "AlignmentLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "E", ",", "", ")", ";", "unsigned", "Align", "=", "", ";", "switch", "(", "CE", "->", "getValue", "(", ")", ")", "{", "default", ":", "return", "Error", "(", "E", ",", "", ")", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMem", "(", "BaseRegNum", ",", "nullptr", ",", "", ",", "", ",", "", ",", "Align", ",", "false", ",", "S", ",", "E", ",", "AlignmentLoc", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser101", "Func": "parseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64445, "Length": 476, "Cover_Rate": 0.4142732811140122} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "Mask", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "isMClass", "(", ")", ")", "{", "std", "::", "string", "Name", "=", "Mask", ".", "lower", "(", ")", ";", "unsigned", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasThumb2DSP", "(", ")", "&&", "(", "FlagsVal", "&", "", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV7Ops", "(", ")", "&&", "FlagsVal", ">=", "", "&&", "FlagsVal", "<=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser101", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64446, "Length": 332, "Cover_Rate": 0.50920245398773} {"Template_token": ["", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "ImmVal", "=", "MCConstantExpr", "::", "Create", "(", "INT32_MIN", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser101", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64447, "Length": 231, "Cover_Rate": 0.30275229357798167} {"Template_token": ["", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "ImmVal", "=", "MCConstantExpr", "::", "Create", "(", "INT32_MIN", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "Colon", ":", "{", "MCExpr", "::", "VariantKind", "RefKind", ";", "if", "(", "parsePrefix", "(", "RefKind", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "SubExprVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "SubExprVal", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "ExprVal", "=", "MCExpr", "::", "Create", "(", "RefKind", ",", "SubExprVal", ",", "getContext", "(", ")", ")", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ExprVal", ",", "S", ",", "E", ")", ")", ";"], "File": "ARMAsmParser101", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64448, "Length": 478, "Cover_Rate": 0.6264744429882044} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", "==", "-", "", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "Tok", ".", "getEndLoc", "(", ")", ")", ")", ";"], "File": "ARMAsmParser101", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64449, "Length": 144, "Cover_Rate": 0.9} {"Template_token": ["", "break", ";", "case", "k_PostIndexRegister", ":", "OS", "<<", "", "<<", "(", "PostIdxReg", ".", "isAdd", "?", "", ":", "", ")", "<<", "PostIdxReg", ".", "RegNum", ";", "if", "(", "PostIdxReg", ".", "ShiftTy", "!=", "", ")", "OS", "<<", "", "(", "PostIdxReg", ".", "ShiftTy", ")", "<<", "", "<<", "PostIdxReg", ".", "ShiftImm", ";", "OS", "<<", "", ";", "break", ";", "case", "k_ProcIFlags", ":", "{", "OS", "<<", "", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "OS", "<<", "", "(", "", "<<", "i", ")", ";", "OS", "<<", "", ";", "break", ";", "}", "case", "k_Register", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "k_ShifterImmediate", ":", "OS", "<<", "", "<<", "(", "ShifterImm", ".", "isASR", "?", "", ":", "", ")", "<<", "", "<<", "ShifterImm", ".", "Imm", "<<", "", ";", "break", ";", "case", "k_ShiftedRegister", ":", "OS", "<<", "", "<<", "RegShiftedReg", ".", "SrcReg", "<<", "", "<<", "", "(", "RegShiftedReg", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedReg", ".", "ShiftReg", "<<", "", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "OS", "<<", "", "<<", "RegShiftedImm", ".", "SrcReg", "<<", "", "<<", "", "(", "RegShiftedImm", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedImm", ".", "ShiftImm", "<<", "", ";", "break", ";", "case", "k_RotateImmediate", ":", "OS", "<<", "", "<<", "", "<<", "(", "RotImm", ".", "Imm", "*", "", ")", "<<", "", ";", "break", ";", "case", "k_ModifiedImmediate", ":", "OS", "<<", "", "<<", "ModImm", ".", "Bits", "<<", "", "<<", "ModImm", ".", "Rot", "<<", "", ";", "break", ";", "case", "k_BitfieldDescriptor", ":", "OS", "<<", "", "<<", "", "<<", "Bitfield", ".", "LSB", "<<", "", "<<", "Bitfield", ".", "Width", "<<", "", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "{", "OS", "<<", "", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "OS", "<<", "*", "I", ";", "if", "(", "++", "I", "<", "E", ")", "OS", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser101", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64451, "Length": 347, "Cover_Rate": 0.47275204359673023} {"Template_token": ["", "unsigned", "RegIdx", "=", "", ";", "if", "(", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", "==", "", ")", "{", "if", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isToken", "(", ")", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", "==", "", ")", "RegIdx", "=", "", ";", "if", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "RegIdx", "]", ")", ".", "isReg", "(", ")", "&&", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "RegIdx", "]", ")", ".", "getReg", "(", ")", ")", "||", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "RegIdx", "]", ")", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser101", "Func": "shouldOmitPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64453, "Length": 162, "Cover_Rate": 0.9050279329608939} {"Template_token": ["", "unsigned", "RegIdx", "=", "", ";", "if", "(", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", "==", "", ")", "{", "if", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isToken", "(", ")", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", "==", "", ")", "RegIdx", "=", "", ";", "if", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "RegIdx", "]", ")", ".", "isReg", "(", ")", "&&", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "RegIdx", "]", ")", ".", "getReg", "(", ")", ")", "||", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "RegIdx", "]", ")", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser101", "Func": "shouldOmitPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64454, "Length": 158, "Cover_Rate": 0.88268156424581} {"Template_token": ["", "void", "SwitchMode", "(", ")", "{", "uint64_t", "FB", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "", ")", ")", ";", "setAvailableFeatures", "(", "FB", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser101", "Func": "SwitchMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64455, "Length": 24, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "uint64_t", "FB", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "", ")", ")", ";", "setAvailableFeatures", "(", "FB", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser101", "Func": "SwitchMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64456, "Length": 19, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "unsigned", "AsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "Operand", "&", "Op", "=", "static_cast", "<", "Operand", "&", ">", "(", "AsmOp", ")", ";", "switch", "(", "Kind", ")", "{", "default", ":", "break", ";", "case", "MCK__35_0", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK_ModImm", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "const", "MCExpr", "*", "SOExpr", "=", "Op", ".", "getImm", "(", ")", ";", "int64_t", "Value", ";", "if", "(", "!", "SOExpr", "->", "EvaluateAsAbsolute", "(", "Value", ")", ")", "return", "Match_Success", ";", "assert", "(", "(", "Value", ">=", "INT32_MIN", "&&", "Value", "<=", "UINT32_MAX", ")", "&&", "", ")", ";", "}", "break", ";", "case", "MCK_GPRPair", ":", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "MRI", "->", "getRegClass", "(", "", ")", ".", "contains", "(", "Op", ".", "getReg", "(", ")", ")", ")", "return", "Match_Success", ";", "break", ";", "}", "return", "Match_InvalidOperand", ";"], "ground_truth": ["}"], "File": "ARMAsmParser101", "Func": "validateTargetOperandClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64457, "Length": 174, "Cover_Rate": 0.9886363636363636} {"Template_token": ["", "const", "Operand", "&", "Op", "=", "static_cast", "<", "const", "Operand", "&", ">", "(", "*", "Operands", "[", "ListNo", "]", ")", ";", "bool", "HasWritebackToken", "=", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "", ";", "bool", "ListContainsSP", "=", "listContainsReg", "(", "Inst", ",", "ListNo", ",", "", ")", ";", "bool", "ListContainsLR", "=", "listContainsReg", "(", "Inst", ",", "ListNo", ",", "", ")", ";", "bool", "ListContainsPC", "=", "listContainsReg", "(", "Inst", ",", "ListNo", ",", "", ")", ";", "if", "(", "!", "IsARPop", "&&", "ListContainsSP", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "else", "if", "(", "ListContainsPC", "&&", "ListContainsLR", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "else", "if", "(", "inITBlock", "(", ")", "&&", "!", "lastInITBlock", "(", ")", "&&", "ListContainsPC", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser101", "Func": "validatetLDMRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64458, "Length": 155, "Cover_Rate": 0.8516483516483516} {"Template_token": ["", "bool", "ListContainsPC", "=", "listContainsReg", "(", "Inst", ",", "ListNo", ",", "", ")", ";", "if", "(", "!", "IsARPop", "&&", "ListContainsSP", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["else", "if", "(", "ListContainsPC", "&&", "ListContainsLR", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser101", "Func": "validatetLDMRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64459, "Length": 60, "Cover_Rate": 0.32967032967032966} {"Template_token": ["", "if", "(", "ListContainsSP", "&&", "ListContainsPC", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "else", "if", "(", "ListContainsSP", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "else", "if", "(", "ListContainsPC", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser101", "Func": "validatetSTMRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64460, "Length": 70, "Cover_Rate": 0.4605263157894737} {"Template_token": ["", "bool", "AsmParser", "::", "validatetSTMRegList", "(", "MCInst", "Inst", ",", "const", "OperandVector", "&", "Operands", ",", "unsigned", "ListNo", ")", "{", "const", "Operand", "&", "Op", "=", "static_cast", "<", "const", "Operand", "&", ">", "(", "*", "Operands", "[", "ListNo", "]", ")", ";", "bool", "HasWritebackToken", "=", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "", ";", "bool", "ListContainsSP", "=", "listContainsReg", "(", "Inst", ",", "ListNo", ",", "", ")", ";", "bool", "ListContainsPC", "=", "listContainsReg", "(", "Inst", ",", "ListNo", ",", "", ")", ";"], "ground_truth": ["if", "(", "ListContainsSP", "&&", "ListContainsPC", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser101", "Func": "validatetSTMRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64461, "Length": 100, "Cover_Rate": 0.6578947368421053} {"Template_token": ["", "MCAsmParserExtension", "::", "Initialize", "(", "_Parser", ")", ";", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "ITState", ".", "CurPosition", "=", "~", "", ";", "NextSymbolIsThumb", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser102", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64462, "Length": 41, "Cover_Rate": 0.5} {"Template_token": ["", "return", "static_cast", "<", "TargetStreamer", "&", ">", "(", "TS", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser102", "Func": "getTargetStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64463, "Length": 11, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "TargetStreamer", "&", "getTargetStreamer", "(", ")", "{", "MCTargetStreamer", "&", "TS", "=", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "getTargetStreamer", "(", ")", ";", "return", "static_cast", "<", "TargetStreamer", "&", ">", "(", "TS", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser102", "Func": "getTargetStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64464, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "MatchResult", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ";", "switch", "(", "MatchResult", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "if", "(", "validateInstruction", "(", "Inst", ",", "Operands", ")", ")", "{", "forwardITPosition", "(", ")", ";", "return", "true", ";", "}", "{", "bool", "wasInITBlock", "=", "inITBlock", "(", ")", ";", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ")", ")", ";", "if", "(", "wasInITBlock", "&&", "hasV8Ops", "(", ")", "&&", "isThumb", "(", ")", "&&", "!", "isV8EligibleForIT", "(", "&", "Inst", ",", "", ")", ")", "{", "Warning", "(", "IDLoc", ",", "", ")", ";", "}", "}", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "", ")", ";", "std", "::", "string", "Msg", "=", "", ";", "unsigned", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser102", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64465, "Length": 208, "Cover_Rate": 0.4288659793814433} {"Template_token": ["", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "", ")", ";", "std", "::", "string", "Msg", "=", "", ";", "unsigned", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";"], "ground_truth": ["case", "Match_RequiresThumb2", ":"], "File": "ARMAsmParser102", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64466, "Length": 252, "Cover_Rate": 0.5195876288659794} {"Template_token": ["", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveSyntax", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveUnreq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveArch", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveEabiAttr", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveCPU", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFPU", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFnStart", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFnEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveCantUnwind", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectivePersonality", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser102", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64467, "Length": 170, "Cover_Rate": 0.46321525885558584} {"Template_token": ["", "if", "(", "PersonalityLoc", ".", "isValid", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "Error", "(", "PersonalityLoc", ",", "", ")", ";", "return", "true", ";", "}", "getTargetStreamer", "(", ")", ".", "emitCantUnwind", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser102", "Func": "parseDirectiveCantUnwind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64468, "Length": 39, "Cover_Rate": 0.40625} {"Template_token": ["", "L", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "int64_t", "Value", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "emitAttribute", "(", "Tag", ",", "Value", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser102", "Func": "parseDirectiveEabiAttr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64469, "Length": 68, "Cover_Rate": 0.4563758389261745} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveEabiAttr", "(", "SMLoc", "L", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "int64_t", "Tag", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "L", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "int64_t", "Value", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser102", "Func": "parseDirectiveEabiAttr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64470, "Length": 134, "Cover_Rate": 0.8993288590604027} {"Template_token": ["", "if", "(", "!", "FnStartLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "resetUnwindDirectiveParserState", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "emitFnEnd", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser102", "Func": "parseDirectiveFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64471, "Length": 33, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "resetUnwindDirectiveParserState", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "emitFnEnd", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser102", "Func": "parseDirectiveFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64472, "Length": 15, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "Error", "(", "FnStartLoc", ",", "", ")", ";", "return", "true", ";", "}", "FnStartLoc", "=", "L", ";", "getTargetStreamer", "(", ")", ".", "emitFnStart", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser102", "Func": "parseDirectiveFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64473, "Length": 26, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveFPU", "(", "SMLoc", "L", ")", "{"], "ground_truth": ["StringRef", "FPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";"], "File": "ARMAsmParser102", "Func": "parseDirectiveFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64474, "Length": 24, "Cover_Rate": 0.3380281690140845} {"Template_token": ["", "Error", "(", "CantUnwindLoc", ",", "", ")", ";", "return", "true", ";", "}", "getTargetStreamer", "(", ")", ".", "emitHandlerData", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser102", "Func": "parseDirectiveHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64475, "Length": 22, "Cover_Rate": 0.3188405797101449} {"Template_token": ["", "if", "(", "!", "FnStartLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "CantUnwindLoc", ".", "isValid", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "Error", "(", "CantUnwindLoc", ",", "", ")", ";", "return", "true", ";", "}", "getTargetStreamer", "(", ")", ".", "emitHandlerData", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser102", "Func": "parseDirectiveHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64476, "Length": 56, "Cover_Rate": 0.8115942028985508} {"Template_token": ["", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "OffsetExpr", ",", "EndLoc", ")", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "getTargetStreamer", "(", ")", ".", "emitPad", "(", "CE", "->", "getValue", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser102", "Func": "parseDirectivePad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64477, "Length": 67, "Cover_Rate": 0.3743016759776536} {"Template_token": ["", "if", "(", "HandlerDataLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "OffsetExpr", ",", "EndLoc", ")", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "getTargetStreamer", "(", ")", ".", "emitPad", "(", "CE", "->", "getValue", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser102", "Func": "parseDirectivePad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64478, "Length": 152, "Cover_Rate": 0.8491620111731844} {"Template_token": ["", "}", "StringRef", "Name", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "MCSymbol", "*", "PR", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";", "getTargetStreamer", "(", ")", ".", "emitPersonality", "(", "PR", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser102", "Func": "parseDirectivePersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64479, "Length": 51, "Cover_Rate": 0.3090909090909091} {"Template_token": ["", "Operand", "*", "Op", "=", "(", "Operand", "*", ")", "CO", ".", "Operands", "[", "", "]", ";", "if", "(", "!", "IsVector", "&&", "!", "Op", "->", "isRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "IsVector", "&&", "!", "Op", "->", "isDPRRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "getTargetStreamer", "(", ")", ".", "emitRegSave", "(", "Op", "->", "getRegList", "(", ")", ",", "IsVector", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser102", "Func": "parseDirectiveRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64480, "Length": 72, "Cover_Rate": 0.4022346368715084} {"Template_token": ["", "if", "(", "HandlerDataLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "struct", "CleanupObject", "{", "SmallVector", "<", "MCParsedAsmOperand", "*", ",", "", ">", "Operands", ";", "~", "CleanupObject", "(", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "delete", "Operands", "[", "I", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser102", "Func": "parseDirectiveRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64481, "Length": 62, "Cover_Rate": 0.3463687150837989} {"Template_token": ["", "int64_t", "Offset", "=", "", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "OffsetExpr", ",", "EndLoc", ")", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "Offset", "=", "CE", "->", "getValue", "(", ")", ";", "}", "getTargetStreamer", "(", ")", ".", "emitSetFP", "(", "static_cast", "<", "unsigned", ">", "(", "NewFPReg", ")", ",", "static_cast", "<", "unsigned", ">", "(", "NewSPReg", ")", ",", "Offset", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser102", "Func": "parseDirectiveSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64482, "Length": 184, "Cover_Rate": 0.5125348189415042} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "&&", "Tok", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Tok", ".", "getIdentifier", "(", ")", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Func", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser102", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64483, "Length": 85, "Cover_Rate": 0.5029585798816568} {"Template_token": ["", "void", "addImm0_4095NegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser103", "Func": "addImm0_4095NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64486, "Length": 21, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser103", "Func": "addImm7s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64488, "Length": 17, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser103", "Func": "addImm7s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64489, "Length": 31, "Cover_Rate": 0.5849056603773585} {"Template_token": ["", "void", "addNEONi32vmovNegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "encodeNeonVMOVImmediate", "(", "~", "CE", "->", "getValue", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser103", "Func": "addNEONi32vmovNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64490, "Length": 62, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "encodeNeonVMOVImmediate", "(", "CE", "->", "getValue", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser103", "Func": "addNEONi32vmovOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64491, "Length": 40, "Cover_Rate": 0.6557377049180327} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "encodeNeonVMOVImmediate", "(", "CE", "->", "getValue", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";"], "File": "ARMAsmParser103", "Func": "addNEONi32vmovOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64492, "Length": 48, "Cover_Rate": 0.7868852459016393} {"Template_token": ["", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Inv", ")", "Value", "=", "~", "Value", ";", "unsigned", "B", "=", "Value", "&", "", ";"], "ground_truth": ["B", "|=", "", ";"], "File": "ARMAsmParser103", "Func": "addNEONi8ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64493, "Length": 53, "Cover_Rate": 0.5463917525773195} {"Template_token": ["", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "unsigned", "Elem", "=", "Value", "&", "", ";", "if", "(", "Elem", ">=", "", ")", "Elem", "=", "(", "Elem", ">>", "", ")", "|", "", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Elem", ")", ")", ";"], "File": "ARMAsmParser103", "Func": "addNEONvmovi16ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64494, "Length": 84, "Cover_Rate": 0.6511627906976745} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "unsigned", "Elem", "=", "encodeNeonVMOVImmediate", "(", "Value", "&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Elem", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser103", "Func": "addNEONvmovi32ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64495, "Length": 87, "Cover_Rate": 0.75} {"Template_token": ["", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "unsigned", "Elem", "=", "encodeNeonVMOVImmediate", "(", "Value", "&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Elem", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser103", "Func": "addNEONvmovi32ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64496, "Length": 72, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser103", "Func": "addPowerTwoOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64497, "Length": 17, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "void", "addPowerTwoOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser103", "Func": "addPowerTwoOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64498, "Length": 21, "Cover_Rate": 0.39622641509433965} {"Template_token": ["", "assert", "(", "MCID", ".", "NumOperands", "==", "Inst", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "unsigned", "OpNo", ";", "for", "(", "OpNo", "=", "", ";", "!", "MCID", ".", "OpInfo", "[", "OpNo", "]", ".", "isOptionalDef", "(", ")", "&&", "OpNo", "<", "MCID", ".", "NumOperands", ";", "++", "OpNo", ")", ";", "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", ")", "return", "Match_RequiresFlagSetting", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", "&&", "!", "inITBlock", "(", ")", ")", "return", "Match_RequiresITBlock", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "if", "(", "Opc", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "Opc", "==", "", "&&", "!", "hasV6MOps", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresThumb2", ";", "else", "if", "(", "Opc", "==", "", "&&", "!", "hasV6Ops", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresV6", ";", "}", "if", "(", "Opc", "==", "", "&&", "!", "hasV8Ops", "(", ")", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "Match_RequiresV8", ";", "if", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "||", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "return", "Match_RequiresV8", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "(", "isThumb", "(", ")", "&&", "!", "hasV8Ops", "(", ")", ")", ")", "return", "Match_InvalidOperand", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "ARMAsmParser103", "Func": "checkTargetMatchPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64499, "Length": 424, "Cover_Rate": 0.6871961102106969} {"Template_token": ["", "for", "(", "OpNo", "=", "", ";", "!", "MCID", ".", "OpInfo", "[", "OpNo", "]", ".", "isOptionalDef", "(", ")", "&&", "OpNo", "<", "MCID", ".", "NumOperands", ";", "++", "OpNo", ")", ";", "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", ")", "return", "Match_RequiresFlagSetting", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", "&&", "!", "inITBlock", "(", ")", ")", "return", "Match_RequiresITBlock", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "if", "(", "Opc", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "Opc", "==", "", "&&", "!", "hasV6MOps", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresThumb2", ";", "else", "if", "(", "Opc", "==", "", "&&", "!", "hasV6Ops", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresV6", ";", "}", "if", "(", "Opc", "==", "", "&&", "!", "hasV8Ops", "(", ")", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "Match_RequiresV8", ";", "if", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "||", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "return", "Match_RequiresV8", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "(", "isThumb", "(", ")", "&&", "!", "hasV8Ops", "(", ")", ")", ")", "return", "Match_InvalidOperand", ";", "break", ";", "default", ":", "break", ";", "}"], "ground_truth": ["for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MCID", ".", "NumOperands", ";", "++", "I", ")", "if", "(", "MCID", ".", "OpInfo", "[", "I", "]", ".", "RegClass", "==", "", ")", "{"], "File": "ARMAsmParser103", "Func": "checkTargetMatchPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64500, "Length": 439, "Cover_Rate": 0.7115072933549432} {"Template_token": ["", "array_pod_sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ")", ";", "if", "(", "Kind", "==", "k_RegisterList", "&&", "Regs", ".", "back", "(", ")", ".", "second", "==", "", ")", "Kind", "=", "k_RegisterListWithAPSR", ";", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "Kind", ")", ";"], "ground_truth": ["for", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "::", "const_iterator", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Op", "->", "Registers", ".", "push_back", "(", "I", "->", "second", ")", ";"], "File": "ARMAsmParser103", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64501, "Length": 94, "Cover_Rate": 0.376} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_TraceSyncBarrierOpt", ")", ";", "Op", "->", "TSBOpt", ".", "Val", "=", "Opt", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "ARMAsmParser103", "Func": "CreateTraceSyncBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64502, "Length": 25, "Cover_Rate": 0.4716981132075472} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateVPTPred", "(", "", "CC", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_VPTPred", ")", ";", "Op", "->", "VCC", ".", "Val", "=", "CC", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser103", "Func": "CreateVPTPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64503, "Length": 50, "Cover_Rate": 0.9433962264150944} {"Template_token": ["", "bool", "isMem", "(", ")", "const", "override", "{", "if", "(", "Kind", "!=", "k_Memory", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "&&", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", "&&", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "OffsetRegNum", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser103", "Func": "isMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64505, "Length": 63, "Cover_Rate": 0.9264705882352942} {"Template_token": ["", "bool", "isMem", "(", ")", "const", "override", "{", "if", "(", "Kind", "!=", "k_Memory", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "&&", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Memory", ".", "OffsetRegNum", "&&", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "OffsetRegNum", ")", ")", "return", "false", ";"], "File": "ARMAsmParser103", "Func": "isMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64506, "Length": 60, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", "||", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser103", "Func": "isMemImm7s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64507, "Length": 56, "Cover_Rate": 0.5137614678899083} {"Template_token": ["", "bool", "isMemNoOffsetT2", "(", "bool", "alignOK", "=", "false", ",", "unsigned", "Alignment", "=", "", ")", "const", "{"], "ground_truth": ["if", "(", "!", "isMem", "(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser103", "Func": "isMemNoOffsetT2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64508, "Length": 25, "Cover_Rate": 0.36231884057971014} {"Template_token": ["", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";"], "ground_truth": ["return", "Memory", ".", "OffsetRegNum", "==", "", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(", "alignOK", "||", "Memory", ".", "Alignment", "==", "Alignment", ")", ";"], "File": "ARMAsmParser103", "Func": "isMemNoOffsetT2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64509, "Length": 41, "Cover_Rate": 0.5942028985507246} {"Template_token": ["", "return", "Memory", ".", "OffsetRegNum", "==", "", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(", "alignOK", "||", "Memory", ".", "Alignment", "==", "Alignment", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser103", "Func": "isMemNoOffsetT2NoSp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64510, "Length": 24, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "bool", "isMemNoOffsetT2NoSp", "(", "bool", "alignOK", "=", "false", ",", "unsigned", "Alignment", "=", "", ")", "const", "{", "if", "(", "!", "isMem", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "return", "Memory", ".", "OffsetRegNum", "==", "", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(", "alignOK", "||", "Memory", ".", "Alignment", "==", "Alignment", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser103", "Func": "isMemNoOffsetT2NoSp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64511, "Length": 67, "Cover_Rate": 0.9710144927536232} {"Template_token": ["", "int", "Num", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ",", "'p'", ")", ";", "if", "(", "Num", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["if", "(", "(", "hasV7Ops", "(", ")", "||", "hasV8Ops", "(", ")", ")", "&&", "(", "Num", "==", "", "||", "Num", "==", "", ")", ")", "return", "MatchOperand_NoMatch", ";"], "File": "ARMAsmParser103", "Func": "parseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64512, "Length": 53, "Cover_Rate": 0.39849624060150374} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Num", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ",", "'p'", ")", ";", "if", "(", "Num", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "(", "hasV7Ops", "(", ")", "||", "hasV8Ops", "(", ")", ")", "&&", "(", "Num", "==", "", "||", "Num", "==", "", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocNum", "(", "Num", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser103", "Func": "parseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64513, "Length": 102, "Cover_Rate": 0.7669172932330827} {"Template_token": ["", "const", "FeatureBitset", "ArchCheck", ";", "const", "FeatureBitset", "Features", ";", "}", "Extensions", "[", "]", "=", "{", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "(", "", "|", "", ")", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV6KBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV7Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8_2aBit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8_1MMainlineBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "}", ";", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ExtLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "", ")", ";", "}", "unsigned", "FeatureKind", "=", "", "(", "Name", ")", ";"], "ground_truth": ["if", "(", "FeatureKind", "==", "", ")", "return", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";"], "File": "ARMAsmParser103", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64514, "Length": 352, "Cover_Rate": 0.6079447322970639} {"Template_token": ["", "if", "(", "!", "hasMVE", "(", ")", "||", "Operands", ".", "size", "(", ")", "<", "", ")", "return", "true", ";", "for", "(", "auto", "&", "Operand", ":", "Operands", ")", "{", "if", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operand", ")", ".", "isVectorIndex", "(", ")", "||", "(", "Operand", "->", "isReg", "(", ")", "&&", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Operand", "->", "getReg", "(", ")", ")", ")", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser103", "Func": "shouldOmitVectorPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64518, "Length": 74, "Cover_Rate": 0.8222222222222222} {"Template_token": ["", "AsmParser", "(", "MCSubtargetInfo", "&", "_STI", ",", "MCAsmParser", "&", "_Parser", ")", ":", "MCTargetAsmParser", "(", ")", ",", "STI", "(", "_STI", ")", ",", "Parser", "(", "_Parser", ")", "{", "MCAsmParserExtension", "::", "Initialize", "(", "_Parser", ")", ";", "MRI", "=", "&", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "ground_truth": ["ITState", ".", "CurPosition", "=", "~", "", ";"], "File": "ARMAsmParser104", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64520, "Length": 62, "Cover_Rate": 0.9841269841269841} {"Template_token": ["", "RegisterMCAsmParser", "<", "AsmParser", ">", "X", "(", "TheTarget", ")", ";"], "ground_truth": ["RegisterMCAsmParser", "<", "AsmParser", ">", "Y", "(", "TheThumbTarget", ")", ";"], "File": "ARMAsmParser104", "Func": "LLVMInitializeARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64521, "Length": 18, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "SMLoc", "E", "=", "Tok", ".", "getLoc", "(", ")", ";", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "Val", "=", "INT32_MIN", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "bool", "haveEaten", "=", "false", ";", "bool", "isAdd", "=", "true", ";", "int", "Reg", "=", "-", "", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "haveEaten", "=", "true", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "isAdd", "=", "false", ";", "haveEaten", "=", "true", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "{", "if", "(", "!", "haveEaten", ")", "return", "MatchOperand_NoMatch", ";", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreatePostIdxReg", "(", "Reg", ",", "isAdd", ",", "", ",", "", ",", "S", ",", "E", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser104", "Func": "parseAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64523, "Length": 220, "Cover_Rate": 0.6162464985994398} {"Template_token": ["", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "LSBExpr", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "LSBExpr", ")", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "LSBExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "LSB", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "LSB", "<", "", "||", "LSB", ">", "", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "WidthExpr", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "WidthExpr", ")", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "WidthExpr", ")", ";", "if", "(", "!", "CE", ")", "{"], "ground_truth": ["Error", "(", "E", ",", "", ")", ";"], "File": "ARMAsmParser104", "Func": "parseBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64524, "Length": 285, "Cover_Rate": 0.6884057971014492} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Expr", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", "||", "CE", "->", "getValue", "(", ")", "<", "", "||", "CE", "->", "getValue", "(", ")", ">", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "return", "MatchOperand_ParseFail", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocOption", "(", "Val", ",", "S", ",", "E", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser104", "Func": "parseCoprocOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64525, "Length": 158, "Cover_Rate": 0.7669902912621359} {"Template_token": ["", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "RegisterReqs", ".", "GetOrCreateValue", "(", "Name", ",", "Reg", ")", ".", "getValue", "(", ")", "!=", "Reg", ")", "return", "Error", "(", "SRegLoc", ",", "", "+", "Name", "+", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser104", "Func": "parseDirectiveReq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64526, "Length": 56, "Cover_Rate": 0.42748091603053434} {"Template_token": ["", "Parser", ".", "EatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "L", ",", "", ")", ";", "}", "RegisterReqs", ".", "erase", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser104", "Func": "parseDirectiveUnreq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64527, "Length": 36, "Cover_Rate": 0.5538461538461539} {"Template_token": ["", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Parser", ".", "EatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "L", ",", "", ")", ";", "}", "RegisterReqs", ".", "erase", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser104", "Func": "parseDirectiveUnreq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64528, "Length": 52, "Cover_Rate": 0.8} {"Template_token": ["", "const", "MCExpr", "*", "Value", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Value", ")", ")", "return", "true", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ",", "", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";"], "File": "ARMAsmParser104", "Func": "parseDirectiveWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64529, "Length": 72, "Cover_Rate": 0.5901639344262295} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser104", "Func": "parseDirectiveWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64530, "Length": 42, "Cover_Rate": 0.3442622950819672} {"Template_token": ["", "if", "(", "Opt", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "MemBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "MemBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "MemBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "&", "~", "", ")", "{"], "ground_truth": ["Error", "(", "Loc", ",", "", ")", ";"], "File": "ARMAsmParser104", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64533, "Length": 164, "Cover_Rate": 0.40294840294840295} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "true", ";", "StringRef", "ShiftName", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", "||", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "return", "Error", "(", "Loc", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Amount", "=", "", ";"], "File": "ARMAsmParser104", "Func": "parseMemRegOffsetShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64534, "Length": 124, "Cover_Rate": 0.3237597911227154} {"Template_token": ["", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "return", "Error", "(", "Loc", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Amount", "=", "", ";", "if", "(", "St", "!=", "", ")", "{", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "Loc", ",", "", ")", ";", "int64_t", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "<", "", "||", "(", "(", "St", "==", "", "||", "St", "==", "", ")", "&&", "Imm", ">", "", ")", "||", "(", "(", "St", "==", "", "||", "St", "==", "", ")", "&&", "Imm", ">", "", ")", ")", "return", "Error", "(", "Loc", ",", "", ")", ";", "if", "(", "Imm", "==", "", ")", "St", "=", "", ";", "if", "(", "Imm", "==", "", ")", "Imm", "=", "", ";", "Amount", "=", "Imm", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser104", "Func": "parseMemRegOffsetShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64535, "Length": 231, "Cover_Rate": 0.6031331592689295} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";"], "ground_truth": ["if", "(", "CE", ")", "{"], "File": "ARMAsmParser104", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64536, "Length": 177, "Cover_Rate": 0.3062283737024221} {"Template_token": ["", "SMLoc", "S", ",", "E", ";", "OperandMatchResultTy", "ResTy", "=", "MatchOperandParserImpl", "(", "Operands", ",", "Mnemonic", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", ")", "return", "false", ";", "if", "(", "ResTy", "==", "MatchOperand_ParseFail", ")", "return", "true", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "if", "(", "!", "tryParseRegisterWithWriteBack", "(", "Operands", ")", ")", "return", "false", ";", "int", "Res", "=", "tryParseShiftRegister", "(", "Operands", ")", ";", "if", "(", "Res", "==", "", ")", "return", "false", ";", "else", "if", "(", "Res", "==", "-", "", ")", "return", "true", ";", "if", "(", "Mnemonic", "==", "", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ".", "equals_lower", "(", "", ")", ")", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser104", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64537, "Length": 263, "Cover_Rate": 0.45501730103806226} {"Template_token": ["", "haveEaten", "=", "true", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "isAdd", "=", "false", ";", "haveEaten", "=", "true", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "{", "if", "(", "!", "haveEaten", ")", "return", "MatchOperand_NoMatch", ";", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "", "ShiftTy", "=", "", ";", "unsigned", "ShiftImm", "=", "", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseMemRegOffsetShift", "(", "ShiftTy", ",", "ShiftImm", ")", ")", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreatePostIdxReg", "(", "Reg", ",", "isAdd", ",", "ShiftTy", ",", "ShiftImm", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser104", "Func": "parsePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64538, "Length": 173, "Cover_Rate": 0.7061224489795919} {"Template_token": ["", "if", "(", "!", "CE", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateRotImm", "(", "Val", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser104", "Func": "parseRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64539, "Length": 88, "Cover_Rate": 0.32116788321167883} {"Template_token": ["", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getString", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", "==", "-", "", ")", "{", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "ARMAsmParser104", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64540, "Length": 78, "Cover_Rate": 0.47560975609756095} {"Template_token": ["", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getString", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "Val", "==", "-", "", ")", "{"], "File": "ARMAsmParser104", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64541, "Length": 64, "Cover_Rate": 0.3902439024390244} {"Template_token": ["", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftAmount", ")", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "{"], "File": "ARMAsmParser104", "Func": "parseShifterImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64542, "Length": 121, "Cover_Rate": 0.32526881720430106} {"Template_token": ["", "const", "MCExpr", "*", "LaneIndex", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "LaneIndex", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "LaneIndex", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "<", "", "||", "Val", ">", "", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "ARMAsmParser104", "Func": "parseVectorLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64543, "Length": 150, "Cover_Rate": 0.5681818181818182} {"Template_token": ["", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "return", "TokError", "(", "", ")", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "E", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateVectorIndex", "(", "MCE", "->", "getValue", "(", ")", ",", "SIdx", ",", "E", ",", "getContext", "(", ")", ")", ")", ";"], "File": "ARMAsmParser104", "Func": "tryParseRegisterWithWriteBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64547, "Length": 90, "Cover_Rate": 0.33088235294117646} {"Template_token": ["", "SMLoc", "ImmLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftExpr", "=", "", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftExpr", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "<", "", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "if", "(", "Imm", "==", "", ")", "ShiftTy", "=", "", ";", "}", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "ShiftReg", "=", "tryParseRegister", "(", ")", ";", "SMLoc", "L", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "ShiftReg", "==", "-", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "-", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser104", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64548, "Length": 201, "Cover_Rate": 0.3489583333333333} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "isTerminator", "(", ")", "||", "MCID", ".", "isCall", "(", ")", "||", "MCID", ".", "isReturn", "(", ")", "||", "MCID", ".", "isBranch", "(", ")", "||", "MCID", ".", "isIndirectBranch", "(", ")", ")", "return", "true", ";", "for", "(", "unsigned", "OpIdx", "=", "", ";", "OpIdx", "<", "MCID", ".", "getNumDefs", "(", ")", ";", "++", "OpIdx", ")", "{", "MCOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "return", "true", ";", "}", "if", "(", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "", ",", "MRI", ")", ")", "return", "true", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "listContainsReg", "(", "Inst", ",", "", ",", "", ")", ")", "return", "true", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMAsmParser105", "Func": "isITBlockTerminator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64549, "Length": 155, "Cover_Rate": 0.7560975609756098} {"Template_token": ["", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "return", "true", ";", "}", "if", "(", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "", ",", "MRI", ")", ")", "return", "true", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "listContainsReg", "(", "Inst", ",", "", ",", "", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "if", "(", "listContainsReg", "(", "Inst", ",", "", ",", "", ")", ")", "return", "true", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser105", "Func": "isITBlockTerminator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64550, "Length": 90, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "}", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "", ")", ";", "std", "::", "string", "Msg", "=", "", ";", "uint64_t", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV8", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ImmRange0_15", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_ImmRange0_239", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_AlignedMemoryRequiresNone", ":", "case", "Match_DupAlignedMemoryRequiresNone", ":", "case", "Match_AlignedMemoryRequires16", ":", "case", "Match_DupAlignedMemoryRequires16", ":", "case", "Match_AlignedMemoryRequires32", ":", "case", "Match_DupAlignedMemoryRequires32", ":", "case", "Match_AlignedMemoryRequires64", ":", "case", "Match_DupAlignedMemoryRequires64", ":", "case", "Match_AlignedMemoryRequires64or128", ":", "case", "Match_DupAlignedMemoryRequires64or128", ":", "case", "Match_AlignedMemoryRequires64or128or256", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getAlignmentLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "switch", "(", "MatchResult", ")", "{", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMAsmParser105", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64551, "Length": 408, "Cover_Rate": 0.5853658536585366} {"Template_token": ["", "if", "(", "wasInITBlock", "&&", "hasV8Ops", "(", ")", "&&", "isThumb", "(", ")", "&&", "!", "isV8EligibleForIT", "(", "&", "Inst", ")", ")", "{", "Warning", "(", "IDLoc", ",", "", ")", ";", "}", "}", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "PendConditionalInstruction", ")", "{", "PendingConditionalInsts", ".", "push_back", "(", "Inst", ")", ";", "if", "(", "isITBlockFull", "(", ")", "||", "isITBlockTerminator", "(", "Inst", ")", ")", "flushPendingInstructions", "(", "Out", ")", ";", "}", "else", "{", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "}", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "", ")", ";", "std", "::", "string", "Msg", "=", "", ";", "uint64_t", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV8", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ImmRange0_15", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_ImmRange0_239", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_AlignedMemoryRequiresNone", ":", "case", "Match_DupAlignedMemoryRequiresNone", ":", "case", "Match_AlignedMemoryRequires16", ":", "case", "Match_DupAlignedMemoryRequires16", ":", "case", "Match_AlignedMemoryRequires32", ":"], "ground_truth": ["case", "Match_DupAlignedMemoryRequires32", ":"], "File": "ARMAsmParser105", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64552, "Length": 444, "Cover_Rate": 0.6370157819225251} {"Template_token": ["", "SMLoc", "ExtLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Lex", "(", ")", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "", ")", ";", "}", "unsigned", "FeatureKind", "=", "", "(", "Name", ")", ";", "if", "(", "FeatureKind", "==", "", ")", "{", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";", "return", "false", ";", "}", "for", "(", "const", "auto", "&", "Extension", ":", "Extensions", ")", "{", "if", "(", "Extension", ".", "Kind", "!=", "FeatureKind", ")", "continue", ";", "if", "(", "Extension", ".", "Features", ".", "none", "(", ")", ")", "{", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";", "return", "false", ";", "}", "if", "(", "(", "getAvailableFeatures", "(", ")", "&", "Extension", ".", "ArchCheck", ")", "!=", "Extension", ".", "ArchCheck", ")", "{", "Error", "(", "ExtLoc", ",", "", "+", "Name", "+", "", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";"], "File": "ARMAsmParser105", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64553, "Length": 159, "Cover_Rate": 0.5282392026578073} {"Template_token": ["", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "ITState", ".", "CurPosition", "=", "~", "", ";", "NextSymbolIsThumb", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser108", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64557, "Length": 34, "Cover_Rate": 0.4146341463414634} {"Template_token": ["", "bool", "hasD16", "(", ")", "const", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "ARMAsmParser108", "Func": "hasD16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64559, "Length": 16, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "bool", "hasD16", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser108", "Func": "hasD16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64560, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser108", "Func": "hasThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64562, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "bool", "hasThumb2DSP", "(", ")", "const", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "ARMAsmParser108", "Func": "hasThumb2DSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64563, "Length": 16, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser108", "Func": "hasV6Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64567, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser108", "Func": "hasV6Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64568, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "bool", "hasV8Ops", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser108", "Func": "hasV8Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64571, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser108", "Func": "hasV8Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64572, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser108", "Func": "hasV8_1aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64573, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser108", "Func": "hasV8_1aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64574, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "bool", "isMClass", "(", ")", "const", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "ARMAsmParser108", "Func": "isMClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64575, "Length": 16, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser108", "Func": "isMClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64576, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "bool", "isThumb", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser108", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64577, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "bool", "isThumb", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser108", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64578, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "return", "isThumb", "(", ")", "&&", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser108", "Func": "isThumbOne", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64579, "Length": 16, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "isThumbOne", "(", ")", "const", "{"], "ground_truth": ["return", "isThumb", "(", ")", "&&", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "ARMAsmParser108", "Func": "isThumbOne", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64580, "Length": 21, "Cover_Rate": 0.875} {"Template_token": ["", "return", "isThumb", "(", ")", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser108", "Func": "isThumbTwo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64581, "Length": 15, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "bool", "isThumbTwo", "(", ")", "const", "{"], "ground_truth": ["return", "isThumb", "(", ")", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "ARMAsmParser108", "Func": "isThumbTwo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64582, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "unsigned", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser108", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64583, "Length": 26, "Cover_Rate": 0.3880597014925373} {"Template_token": ["", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "", ")", ";", "}", "unsigned", "FeatureKind", "=", "", "(", "Name", ")", ";", "if", "(", "FeatureKind", "==", "", ")", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";", "for", "(", "const", "auto", "&", "Extension", ":", "Extensions", ")", "{", "if", "(", "Extension", ".", "Kind", "!=", "FeatureKind", ")", "continue", ";", "if", "(", "Extension", ".", "Features", ".", "none", "(", ")", ")", "report_fatal_error", "(", "", "+", "Name", ")", ";"], "ground_truth": ["if", "(", "(", "getAvailableFeatures", "(", ")", "&", "Extension", ".", "ArchCheck", ")", "!=", "Extension", ".", "ArchCheck", ")", "{"], "File": "ARMAsmParser108", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64584, "Length": 114, "Cover_Rate": 0.4} {"Template_token": ["", "return", "false", ";", "}", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ExtLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "", ")", ";", "}", "unsigned", "FeatureKind", "=", "", "(", "Name", ")", ";", "if", "(", "FeatureKind", "==", "", ")", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";", "for", "(", "const", "auto", "&", "Extension", ":", "Extensions", ")", "{", "if", "(", "Extension", ".", "Kind", "!=", "FeatureKind", ")", "continue", ";", "if", "(", "Extension", ".", "Features", ".", "none", "(", ")", ")", "report_fatal_error", "(", "", "+", "Name", ")", ";", "if", "(", "(", "getAvailableFeatures", "(", ")", "&", "Extension", ".", "ArchCheck", ")", "!=", "Extension", ".", "ArchCheck", ")", "{", "Error", "(", "ExtLoc", ",", "", "+", "Name", "+", "", "", ")", ";", "return", "false", ";", "}", "FeatureBitset", "ToggleFeatures", "=", "EnableFeature", "?", "(", "~", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ":", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ";", "uint64_t", "Features", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "ToggleFeatures", ")", ")", ";", "setAvailableFeatures", "(", "Features", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser108", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64585, "Length": 212, "Cover_Rate": 0.743859649122807} {"Template_token": ["", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "ImmVal", "=", "MCConstantExpr", "::", "create", "(", "INT32_MIN", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "Colon", ":", "{", "MCExpr", "::", "VariantKind", "RefKind", ";", "if", "(", "parsePrefix", "(", "RefKind", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "SubExprVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "SubExprVal", ")", ")", "return", "true", ";"], "ground_truth": ["const", "MCExpr", "*", "ExprVal", "=", "MCExpr", "::", "create", "(", "RefKind", ",", "SubExprVal", ",", "getContext", "(", ")", ")", ";"], "File": "ARMAsmParser108", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64586, "Length": 349, "Cover_Rate": 0.45740498034076016} {"Template_token": ["", "default", ":", "break", ";", "case", "MCK__35_0", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK_ModImm", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "const", "MCExpr", "*", "SOExpr", "=", "Op", ".", "getImm", "(", ")", ";", "int64_t", "Value", ";", "if", "(", "!", "SOExpr", "->", "evaluateAsAbsolute", "(", "Value", ")", ")", "return", "Match_Success", ";", "assert", "(", "(", "Value", ">=", "INT32_MIN", "&&", "Value", "<=", "UINT32_MAX", ")", "&&", "", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMAsmParser108", "Func": "validateTargetOperandClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64587, "Length": 106, "Cover_Rate": 0.6022727272727273} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Operands", ".", "size", "(", ")", ";", "++", "I", ")", "if", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "I", "]", ")", "->", "isCondCode", "(", ")", ")", "CondLoc", "=", "Operands", "[", "I", "]", "->", "getStartLoc", "(", ")", ";", "return", "Error", "(", "CondLoc", ",", "", "+", "StringRef", "(", "CondCodeToString", "(", "", "(", "Cond", ")", ")", ")", "+", "", "+", "CondCodeToString", "(", "", "(", "ITCond", ")", ")", "+", "", ")", ";", "}", "}", "else", "if", "(", "isThumbTwo", "(", ")", "&&", "MCID", ".", "isPredicable", "(", ")", "&&", "Inst", ".", "getOperand", "(", "MCID", ".", "findFirstPredOperandIdx", "(", ")", ")", ".", "getImm", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "Error", "(", "Loc", ",", "", ")", ";", "const", "unsigned", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "unsigned", "RtReg", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RtReg", "==", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "const", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "RtReg", ")", ";", "if", "(", "(", "Rt", "&", "", ")", "==", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "const", "unsigned", "Rt2", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "!=", "Rt", "+", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "const", "unsigned", "Rn", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "}", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rt2", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "==", "Rt", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "{", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rt2", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "!=", "Rt", "+", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{"], "ground_truth": ["unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "File": "ARMAsmParser109", "Func": "validateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64588, "Length": 504, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "if", "(", "AddBuildAttributes", ")", "getTargetStreamer", "(", ")", ".", "emitTargetAttributes", "(", "STI", ")", ";"], "ground_truth": ["ITState", ".", "CurPosition", "=", "~", "", ";"], "File": "ARMAsmParser10", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64589, "Length": 42, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "MCID", ".", "TSFlags", "&", "", ")", "{", "assert", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "", ")", ";", "assert", "(", "MCID", ".", "NumOperands", "==", "Inst", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "unsigned", "OpNo", ";", "for", "(", "OpNo", "=", "", ";", "!", "MCID", ".", "OpInfo", "[", "OpNo", "]", ".", "isOptionalDef", "(", ")", "&&", "OpNo", "<", "MCID", ".", "NumOperands", ";", "++", "OpNo", ")", ";", "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", ")", "return", "Match_RequiresFlagSetting", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", "&&", "!", "inITBlock", "(", ")", ")", "return", "Match_RequiresITBlock", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "if", "(", "Opc", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "Opc", "==", "", "&&", "!", "hasV6MOps", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresThumb2", ";", "else", "if", "(", "Opc", "==", "", "&&", "!", "hasV6Ops", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresV6", ";"], "ground_truth": ["}"], "File": "ARMAsmParser10", "Func": "checkTargetMatchPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64590, "Length": 274, "Cover_Rate": 0.5546558704453441} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "MCID", ".", "TSFlags", "&", "", ")", "{", "assert", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "", ")", ";", "assert", "(", "MCID", ".", "NumOperands", "==", "Inst", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "unsigned", "OpNo", ";", "for", "(", "OpNo", "=", "", ";", "!", "MCID", ".", "OpInfo", "[", "OpNo", "]", ".", "isOptionalDef", "(", ")", "&&", "OpNo", "<", "MCID", ".", "NumOperands", ";", "++", "OpNo", ")", ";", "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", ")", "return", "Match_RequiresFlagSetting", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", "&&", "!", "inITBlock", "(", ")", ")", "return", "Match_RequiresITBlock", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "if", "(", "Opc", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Opc", "==", "", "&&", "!", "hasV6MOps", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresThumb2", ";"], "File": "ARMAsmParser10", "Func": "checkTargetMatchPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64591, "Length": 230, "Cover_Rate": 0.46558704453441296} {"Template_token": ["", "}", "if", "(", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "", ",", "MRI", ")", ")", "return", "true", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "listContainsReg", "(", "Inst", ",", "", ",", "", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "if", "(", "listContainsReg", "(", "Inst", ",", "", ",", "", ")", ")", "return", "true", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmParser10", "Func": "isITBlockTerminator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64592, "Length": 75, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV8", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresFlagSetting", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ImmRange0_1", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_3", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_7", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_15", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_31", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_32", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_63", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_239", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_255", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_4095", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_65535", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange1_7", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange1_8", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange1_15", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange1_16", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange1_31", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange1_32", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange1_64", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange8_8", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange16_16", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange32_32", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange256_65535", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_16777215", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_AlignedMemoryRequiresNone", ":", "case", "Match_DupAlignedMemoryRequiresNone", ":", "case", "Match_AlignedMemoryRequires16", ":"], "ground_truth": ["case", "Match_DupAlignedMemoryRequires16", ":"], "File": "ARMAsmParser10", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64593, "Length": 442, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "return", "Match_Success", ";", "}", "else", "if", "(", "InstCond", "==", "", "(", "ITCond", ")", ")", "{", "invertCurrentITCondition", "(", ")", ";", "EmitInITBlock", "=", "true", ";", "return", "Match_Success", ";", "}", "}", "}", "rewindImplicitITPosition", "(", ")", ";", "}", "flushPendingInstructions", "(", "Out", ")", ";", "unsigned", "PlainMatchResult", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ";", "if", "(", "PlainMatchResult", "==", "Match_Success", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "isPredicable", "(", ")", ")", "{", "", "InstCond", "=", "(", "", ")", "Inst", ".", "getOperand", "(", "MCID", ".", "findFirstPredOperandIdx", "(", ")", ")", ".", "getImm", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "EmitInITBlock", "=", "false", ";", "return", "Match_Success", ";", "}", "if", "(", "InstCond", "==", "", ")", "{", "EmitInITBlock", "=", "false", ";", "return", "Match_Success", ";", "}", "}", "else", "{", "EmitInITBlock", "=", "false", ";", "return", "Match_Success", ";", "}", "}", "startImplicitITBlock", "(", ")", ";", "if", "(", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", "==", "Match_Success", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "isPredicable", "(", ")", ")", "{", "ITState", ".", "Cond", "=", "(", "", ")", "Inst", ".", "getOperand", "(", "MCID", ".", "findFirstPredOperandIdx", "(", ")", ")", ".", "getImm", "(", ")", ";", "EmitInITBlock", "=", "true", ";", "return", "Match_Success", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser10", "Func": "MatchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64594, "Length": 236, "Cover_Rate": 0.5632458233890215} {"Template_token": ["", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "RegName", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "Encoding", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Encoding", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateBankedReg", "(", "Encoding", ",", "S", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser10", "Func": "parseBankedRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64595, "Length": 309, "Cover_Rate": 0.8778409090909091} {"Template_token": ["", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "", ",", "(", "", "+", "", "(", "ID", ")", ")", ".", "str", "(", ")", ")", ";"], "ground_truth": ["setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "File": "ARMAsmParser10", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64596, "Length": 40, "Cover_Rate": 0.32786885245901637} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveArch", "(", "SMLoc", "L", ")", "{", "StringRef", "Arch", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", ")", "return", "Error", "(", "L", ",", "", ")", ";", "bool", "WasThumb", "=", "isThumb", "(", ")", ";", "Triple", "T", ";", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "", ",", "(", "", "+", "", "(", "ID", ")", ")", ".", "str", "(", ")", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "FixModeAfterArchChange", "(", "WasThumb", ",", "L", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "emitArch", "(", "ID", ")", ";"], "File": "ARMAsmParser10", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64597, "Length": 112, "Cover_Rate": 0.9180327868852459} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "StringRef", "Arch", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ArchLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Lex", "(", ")", ";", "unsigned", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", ")", "return", "Error", "(", "ArchLoc", ",", "", "+", "Arch", "+", "", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "emitObjectArch", "(", "ID", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser10", "Func": "parseDirectiveObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64598, "Length": 107, "Cover_Rate": 0.8294573643410853} {"Template_token": ["", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "CC", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCondCode", "(", "", "(", "CC", ")", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser10", "Func": "parseITCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64600, "Length": 181, "Cover_Rate": 0.6605839416058394} {"Template_token": ["", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "assert", "(", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Colon", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "&&", "", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "AlignmentLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "E", ",", "", ")", ";", "unsigned", "Align", "=", "", ";", "switch", "(", "CE", "->", "getValue", "(", ")", ")", "{", "default", ":", "return", "Error", "(", "E", ",", "", ")", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMem", "(", "BaseRegNum", ",", "nullptr", ",", "", ",", "", ",", "", ",", "Align", ",", "false", ",", "S", ",", "E", ",", "AlignmentLoc", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser10", "Func": "parseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64601, "Length": 374, "Cover_Rate": 0.3246527777777778} {"Template_token": ["", "if", "(", "FlagsVal", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasDSP", "(", ")", "&&", "(", "FlagsVal", "&", "", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV7Ops", "(", ")", "&&", "FlagsVal", ">=", "", "&&", "FlagsVal", "<=", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "has8MSecExt", "(", ")", "&&", "(", "FlagsVal", "==", "", "||", "FlagsVal", "==", "", "||", "(", "FlagsVal", ">", "", "&&", "FlagsVal", "<", "", ")", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV8MMainline", "(", ")", "&&", "(", "FlagsVal", "==", "", "||", "FlagsVal", "==", "", "||", "(", "FlagsVal", ">", "", "&&", "FlagsVal", "<=", "", ")", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["else", "FlagsVal", "=", "", ";"], "File": "ARMAsmParser10", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64603, "Length": 264, "Cover_Rate": 0.33249370277078083} {"Template_token": ["", "if", "(", "Res", "==", "", ")", "return", "false", ";", "else", "if", "(", "Res", "==", "-", "", ")", "return", "true", ";", "if", "(", "Mnemonic", "==", "", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ".", "equals_lower", "(", "", ")", ")", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{"], "ground_truth": ["bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";"], "File": "ARMAsmParser10", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64604, "Length": 258, "Cover_Rate": 0.3363754889178618} {"Template_token": ["", "StringRef", "IFlagsStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "IFlags", "=", "", ";", "if", "(", "IFlagsStr", "!=", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";"], "File": "ARMAsmParser10", "Func": "parseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64606, "Length": 89, "Cover_Rate": 0.43842364532019706} {"Template_token": ["", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "ground_truth": ["ITState", ".", "CurPosition", "=", "~", "", ";"], "File": "ARMAsmParser110", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64608, "Length": 29, "Cover_Rate": 0.35802469135802467} {"Template_token": ["", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "hasV6MOps", "(", ")", ")", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", ";"], "ground_truth": ["else", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ";"], "File": "ARMAsmParser110", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64609, "Length": 128, "Cover_Rate": 0.3004694835680751} {"Template_token": ["", "getMnemonicAcceptInfo", "(", "StringRef", "Mnemonic", ",", "StringRef", "FullInst", ",", "bool", "&", "CanAcceptCarrySet", ",", "bool", "&", "CanAcceptPredicationCode", ")", "{", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ")", "{", "CanAcceptCarrySet", "=", "true", ";"], "ground_truth": ["}", "else", "CanAcceptCarrySet", "=", "false", ";"], "File": "ARMAsmParser110", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64610, "Length": 147, "Cover_Rate": 0.34507042253521125} {"Template_token": ["", "StringRef", "CPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "", ",", "CPU", ")", ";", "if", "(", "!", "STI", ".", "isCPUStringValid", "(", "CPU", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["STI", ".", "InitMCProcessorInfo", "(", "CPU", ",", "", ")", ";"], "File": "ARMAsmParser110", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64611, "Length": 57, "Cover_Rate": 0.59375} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveCPU", "(", "SMLoc", "L", ")", "{", "StringRef", "CPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "", ",", "CPU", ")", ";", "if", "(", "!", "STI", ".", "isCPUStringValid", "(", "CPU", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["STI", ".", "InitMCProcessorInfo", "(", "CPU", ",", "", ")", ";"], "File": "ARMAsmParser110", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64612, "Length": 66, "Cover_Rate": 0.6875} {"Template_token": ["", "if", "(", "Fpu", ".", "Fpu", "!=", "ID", ")", "continue", ";", "uint64_t", "Toggle", "=", "(", "Fpu", ".", "Enabled", "&", "~", "STI", ".", "getFeatureBits", "(", ")", ")", "|", "(", "Fpu", ".", "Disabled", "&", "STI", ".", "getFeatureBits", "(", ")", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "Toggle", ")", ")", ")", ";", "break", ";", "}", "getTargetStreamer", "(", ")", ".", "emitFPU", "(", "ID", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser110", "Func": "parseDirectiveFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64613, "Length": 67, "Cover_Rate": 0.48201438848920863} {"Template_token": ["", "}", "for", "(", "const", "auto", "&", "Fpu", ":", "Fpus", ")", "{", "if", "(", "Fpu", ".", "Fpu", "!=", "ID", ")", "continue", ";", "uint64_t", "Toggle", "=", "(", "Fpu", ".", "Enabled", "&", "~", "STI", ".", "getFeatureBits", "(", ")", ")", "|", "(", "Fpu", ".", "Disabled", "&", "STI", ".", "getFeatureBits", "(", ")", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "Toggle", ")", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmParser110", "Func": "parseDirectiveFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64614, "Length": 65, "Cover_Rate": 0.4676258992805755} {"Template_token": ["", "unsigned", "Reg", ";", "SMLoc", "SRegLoc", ",", "ERegLoc", ";", "if", "(", "ParseRegister", "(", "Reg", ",", "SRegLoc", ",", "ERegLoc", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "SRegLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "RegisterReqs", ".", "insert", "(", "std", "::", "make_pair", "(", "Name", ",", "Reg", ")", ")", ".", "second", ")", "{"], "ground_truth": ["Error", "(", "SRegLoc", ",", "", "+", "Name", "+", "", ")", ";"], "File": "ARMAsmParser110", "Func": "parseDirectiveReq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64615, "Length": 115, "Cover_Rate": 0.7718120805369127} {"Template_token": ["", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "RegisterReqs", ".", "insert", "(", "std", "::", "make_pair", "(", "Name", ",", "Reg", ")", ")", ".", "second", ")", "{", "Error", "(", "SRegLoc", ",", "", "+", "Name", "+", "", ")", ";", "return", "false", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser110", "Func": "parseDirectiveReq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64616, "Length": 64, "Cover_Rate": 0.42953020134228187} {"Template_token": ["", "}", "if", "(", "Imm1", "&", "~", "", ")", "{", "Error", "(", "Sx1", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Sx2", ",", "Ex2", ";", "Sx2", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Imm2Exp", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Imm2Exp", ",", "Ex2", ")", ")", "{", "Error", "(", "Sx2", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm2Exp", ")", ";", "if", "(", "CE", ")", "{", "Imm2", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "!", "(", "Imm2", "&", "~", "", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateModImm", "(", "Imm1", ",", "Imm2", ",", "S", ",", "Ex2", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Sx2", ",", "", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "ARMAsmParser110", "Func": "parseModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64617, "Length": 173, "Cover_Rate": 0.30782918149466193} {"Template_token": ["", "if", "(", "!", "IsPop", "&&", "ListContainsSP", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "else", "if", "(", "ListContainsPC", "&&", "ListContainsLR", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "else", "if", "(", "inITBlock", "(", ")", "&&", "!", "lastInITBlock", "(", ")", "&&", "ListContainsPC", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser110", "Func": "validatetLDMRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64618, "Length": 84, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "Val", "=", "", "(", "Memory", ".", "isNegative", "?", "", ":", "", ",", "", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "addAddrMode3Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64619, "Length": 57, "Cover_Rate": 0.35403726708074534} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ":", "", ";"], "ground_truth": ["", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";"], "File": "ARMAsmParser111", "Func": "addAddrMode5Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64620, "Length": 39, "Cover_Rate": 0.33620689655172414} {"Template_token": ["", "void", "addSOImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "addARMSOImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64621, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "void", "addSOImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "addARMSOImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64622, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getFPImm", "(", ")", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "addFPImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64623, "Length": 23, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getFPImm", "(", ")", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "addFPImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64624, "Length": 23, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "addImm0_15Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64625, "Length": 19, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "void", "addImm0_255Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "addImm0_255Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64626, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "void", "addImm0_31Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "addImm0_31Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64627, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "addImm0_65535ExprOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64628, "Length": 10, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "addImm0_65535ExprOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64629, "Length": 10, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "addImm0_65535Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64630, "Length": 10, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "addImm0_7Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64631, "Length": 10, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "addImm0_7Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64632, "Length": 18, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "void", "addImm24bitOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "addImm24bitOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64633, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "addImm24bitOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64634, "Length": 10, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "if", "(", "Kind", "==", "k_Immediate", ")", "{", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "return", ";", "}", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "addMemImm12OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64635, "Length": 84, "Cover_Rate": 0.875} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "if", "(", "Kind", "==", "k_Immediate", ")", "{", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "return", ";", "}", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "addMemImm12OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64636, "Length": 71, "Cover_Rate": 0.7395833333333334} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";"], "File": "ARMAsmParser111", "Func": "addMemImm8s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64637, "Length": 26, "Cover_Rate": 0.4} {"Template_token": ["", "void", "addMemImm8s4OffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";"], "File": "ARMAsmParser111", "Func": "addMemImm8s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64638, "Length": 38, "Cover_Rate": 0.5846153846153846} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "return", ";", "}", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "addMemUImm12OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64639, "Length": 59, "Cover_Rate": 0.6145833333333334} {"Template_token": ["", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "addPKHLSLImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64640, "Length": 10, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "addPKHLSLImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64641, "Length": 18, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "RegShiftedImm", ".", "ShiftTy", ",", "RegShiftedImm", ".", "ShiftImm", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "addRegShiftedImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64642, "Length": 22, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "assert", "(", "isRegShiftedImm", "(", ")", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegShiftedImm", ".", "SrcReg", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "addRegShiftedImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64643, "Length": 32, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "addSetEndImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64644, "Length": 10, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "void", "addT2SOImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "addT2SOImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64645, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "void", "addT2SOImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "addT2SOImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64646, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "ITState", ".", "CurPosition", "=", "~", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64647, "Length": 20, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "ground_truth": ["ITState", ".", "CurPosition", "=", "~", "", ";"], "File": "ARMAsmParser111", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64648, "Length": 19, "Cover_Rate": 0.36538461538461536} {"Template_token": ["", "Cop", "=", "o", ".", "Cop", ";", "break", ";", "case", "k_CoprocOption", ":", "CoprocOption", "=", "o", ".", "CoprocOption", ";", "break", ";", "case", "k_Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "k_FPImmediate", ":", "FPImm", "=", "o", ".", "FPImm", ";", "break", ";", "case", "k_MemBarrierOpt", ":", "MBOpt", "=", "o", ".", "MBOpt", ";", "break", ";", "case", "k_Memory", ":", "Memory", "=", "o", ".", "Memory", ";", "break", ";", "case", "k_PostIndexRegister", ":", "PostIdxReg", "=", "o", ".", "PostIdxReg", ";", "break", ";", "case", "k_MSRMask", ":", "MMask", "=", "o", ".", "MMask", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser111", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64649, "Length": 85, "Cover_Rate": 0.3159851301115242} {"Template_token": ["", "if", "(", "MCID", ".", "TSFlags", "&", "", ")", "{", "assert", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "", ")", ";", "assert", "(", "MCID", ".", "NumOperands", "==", "Inst", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "unsigned", "OpNo", ";", "for", "(", "OpNo", "=", "", ";", "!", "MCID", ".", "OpInfo", "[", "OpNo", "]", ".", "isOptionalDef", "(", ")", "&&", "OpNo", "<", "MCID", ".", "NumOperands", ";", "++", "OpNo", ")", ";", "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", ")", "return", "Match_MnemonicFail", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", "&&", "!", "inITBlock", "(", ")", ")", "return", "Match_RequiresITBlock", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "}", "else", "if", "(", "Opc", "==", "", "&&", "isThumbOne", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresThumb2", ";", "else", "if", "(", "Opc", "==", "", "&&", "isThumbOne", "(", ")", "&&", "!", "hasV6Ops", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresV6", ";", "return", "Match_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "checkTargetMatchPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64650, "Length": 235, "Cover_Rate": 0.8545454545454545} {"Template_token": ["", "Op", "->", "FPImm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser111", "Func": "CreateFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64651, "Length": 23, "Cover_Rate": 0.46} {"Template_token": ["", "Op", "->", "FPImm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser111", "Func": "CreateFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64652, "Length": 23, "Cover_Rate": 0.46} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemNoOffsetOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addPostIdxImm8Operands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtLdExtTWriteBackImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64653, "Length": 48, "Cover_Rate": 0.43636363636363634} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addPostIdxRegOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtLdExtTWriteBackReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64654, "Length": 36, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemNoOffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addPostIdxRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser111", "Func": "cvtLdExtTWriteBackReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64655, "Length": 57, "Cover_Rate": 0.5181818181818182} {"Template_token": ["", "bool", "AsmParser", "::", "cvtLdrdPre", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode3Operands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtLdrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64656, "Length": 88, "Cover_Rate": 0.8} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode3Operands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser111", "Func": "cvtLdrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64657, "Length": 87, "Cover_Rate": 0.7909090909090909} {"Template_token": ["", "cvtLdWriteBackRegAddrMode2", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode2Operands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtLdWriteBackRegAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64658, "Length": 67, "Cover_Rate": 0.7282608695652174} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode2Operands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtLdWriteBackRegAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64659, "Length": 48, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "bool", "AsmParser", "::", "cvtLdWriteBackRegAddrMode3", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode3Operands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtLdWriteBackRegAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64660, "Length": 70, "Cover_Rate": 0.7608695652173914} {"Template_token": ["", "cvtLdWriteBackRegAddrMode3", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode3Operands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtLdWriteBackRegAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64661, "Length": 67, "Cover_Rate": 0.7282608695652174} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm12OffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "cvtLdWriteBackRegAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64662, "Length": 70, "Cover_Rate": 0.7608695652173914} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm8OffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser111", "Func": "cvtLdWriteBackRegT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64663, "Length": 51, "Cover_Rate": 0.5543478260869565} {"Template_token": ["", "bool", "AsmParser", "::", "cvtLdWriteBackRegT2AddrModeImm8", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm8OffsetOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtLdWriteBackRegT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64664, "Length": 88, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "cvtStExtTWriteBackImm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemNoOffsetOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtStExtTWriteBackImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64665, "Length": 67, "Cover_Rate": 0.6090909090909091} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemNoOffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addPostIdxImm8Operands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "cvtStExtTWriteBackImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64666, "Length": 76, "Cover_Rate": 0.6909090909090909} {"Template_token": ["", "bool", "AsmParser", "::", "cvtStExtTWriteBackReg", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemNoOffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addPostIdxRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser111", "Func": "cvtStExtTWriteBackReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64667, "Length": 109, "Cover_Rate": 0.990909090909091} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode3Operands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtStrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64668, "Length": 54, "Cover_Rate": 0.4909090909090909} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode3Operands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "cvtStrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64669, "Length": 76, "Cover_Rate": 0.6909090909090909} {"Template_token": ["", "cvtStWriteBackRegAddrMode2", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode2Operands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtStWriteBackRegAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64670, "Length": 85, "Cover_Rate": 0.9239130434782609} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode2Operands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtStWriteBackRegAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64671, "Length": 48, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode3Operands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser111", "Func": "cvtStWriteBackRegAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64672, "Length": 57, "Cover_Rate": 0.6195652173913043} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm12OffsetOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtStWriteBackRegAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64673, "Length": 36, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtStWriteBackRegT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64674, "Length": 30, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm8OffsetOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtStWriteBackRegT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64675, "Length": 36, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "cvtT2LdrdPre", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm8s4OffsetOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtT2LdrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64676, "Length": 85, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm8s4OffsetOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtT2LdrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64677, "Length": 84, "Cover_Rate": 0.7636363636363637} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm8s4OffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "cvtT2StrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64678, "Length": 76, "Cover_Rate": 0.6909090909090909} {"Template_token": ["", "if", "(", "Operands", ".", "size", "(", ")", "==", "", "&&", "(", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "&&", "(", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", ")", "{"], "ground_truth": ["Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtThumbMultiply", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64679, "Length": 89, "Cover_Rate": 0.38362068965517243} {"Template_token": ["", "assert", "(", "Kind", "==", "k_Immediate", "&&", "", ")", ";", "return", "Imm", ".", "Val", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "getImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64685, "Length": 15, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ")", "{", "CanAcceptCarrySet", "=", "true", ";", "}", "else", "CanAcceptCarrySet", "=", "false", ";", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "!", "isThumb", "(", ")", ")", "||", "(", "Mnemonic", "==", "", "&&", "isThumbOne", "(", ")", ")", "||", "(", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "!", "isThumb", "(", ")", ")", "||", "(", "(", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", ")", "&&", "!", "isThumb", "(", ")", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "(", "Mnemonic", "==", "", "&&", "isThumbOne", "(", ")", ")", ")", "{", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "CanAcceptPredicationCode", "=", "true", ";", "if", "(", "isThumb", "(", ")", ")", "{", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "CanAcceptPredicationCode", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64688, "Length": 331, "Cover_Rate": 0.9484240687679083} {"Template_token": ["", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "return", "Reg", "+", "", ";", "switch", "(", "Reg", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "File": "ARMAsmParser111", "Func": "getNextRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64689, "Length": 68, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Val", ">", "-", "", "&&", "Val", "<", "", ";"], "File": "ARMAsmParser111", "Func": "isAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64690, "Length": 40, "Cover_Rate": 0.6349206349206349} {"Template_token": ["", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Val", ">", "-", "", "&&", "Val", "<", "", ";"], "File": "ARMAsmParser111", "Func": "isAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64691, "Length": 40, "Cover_Rate": 0.6349206349206349} {"Template_token": ["", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">", "-", "", "&&", "Val", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64692, "Length": 41, "Cover_Rate": 0.5394736842105263} {"Template_token": ["", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">", "-", "", "&&", "Val", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64693, "Length": 41, "Cover_Rate": 0.5394736842105263} {"Template_token": ["", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "(", "Val", "&", "", ")", "==", "", ")", ")", "||", "Val", "==", "INT32_MIN", ";"], "File": "ARMAsmParser111", "Func": "isAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64695, "Length": 56, "Cover_Rate": 0.7088607594936709} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Val", ">", "-", "", "&&", "Val", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isAM2OffsetImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64696, "Length": 28, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "bool", "isSOImm", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "", "(", "Value", ")", "!=", "-", "", ";"], "File": "ARMAsmParser111", "Func": "isARMSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64697, "Length": 56, "Cover_Rate": 0.9491525423728814} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "", "(", "Value", ")", "!=", "-", "", ";"], "File": "ARMAsmParser111", "Func": "isARMSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64698, "Length": 50, "Cover_Rate": 0.847457627118644} {"Template_token": ["", "bool", "isFPImm", "(", ")", "const", "{", "return", "Kind", "==", "k_FPImmediate", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64699, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Kind", "==", "k_FPImmediate", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64700, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser111", "Func": "isImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64701, "Length": 23, "Cover_Rate": 0.34328358208955223} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isImm0_15", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64702, "Length": 19, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "File": "ARMAsmParser111", "Func": "isImm0_255", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64703, "Length": 41, "Cover_Rate": 0.7192982456140351} {"Template_token": ["", "bool", "isImm0_255", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser111", "Func": "isImm0_255", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64704, "Length": 38, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser111", "Func": "isImm0_31", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64705, "Length": 23, "Cover_Rate": 0.40350877192982454} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "isImm0_508s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64706, "Length": 32, "Cover_Rate": 0.47761194029850745} {"Template_token": ["", "bool", "isImm0_508s4", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "isImm0_508s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64707, "Length": 47, "Cover_Rate": 0.7014925373134329} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "isImm0_65535", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64708, "Length": 24, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "bool", "isImm0_65535Expr", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "true", ";"], "File": "ARMAsmParser111", "Func": "isImm0_65535Expr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64709, "Length": 38, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "true", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "isImm0_65535Expr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64710, "Length": 41, "Cover_Rate": 0.7192982456140351} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isImm0_7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64711, "Length": 19, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "isImm0_7", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "isImm0_7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64712, "Length": 47, "Cover_Rate": 0.8245614035087719} {"Template_token": ["", "bool", "isImm1_16", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">", "", "&&", "Value", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isImm1_16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64713, "Length": 57, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "isImm1_32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64714, "Length": 24, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "", "&&", "Value", "<=", "", ";"], "File": "ARMAsmParser111", "Func": "isImm24bit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64715, "Length": 50, "Cover_Rate": 0.8771929824561403} {"Template_token": ["", "bool", "isImm24bit", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<=", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isImm24bit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64716, "Length": 57, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isImm8s4", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser111", "Func": "isImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64717, "Length": 38, "Cover_Rate": 0.5588235294117647} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser111", "Func": "isImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64718, "Length": 23, "Cover_Rate": 0.3382352941176471} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">", "", "&&", "Value", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isImmThumbSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64719, "Length": 19, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">", "", "&&", "Value", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isImmThumbSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64720, "Length": 27, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Val", ">=", "", "&&", "Val", "<=", "", "&&", "(", "Val", "&", "", ")", "==", "", ";"], "File": "ARMAsmParser111", "Func": "isMemImm0_1020s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64722, "Length": 28, "Cover_Rate": 0.417910447761194} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "isMemImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64723, "Length": 43, "Cover_Rate": 0.48863636363636365} {"Template_token": ["", "bool", "isMemImm8Offset", "(", ")", "const", "{", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", "==", "INT32_MIN", ")", "||", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isMemImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64724, "Length": 68, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "File": "ARMAsmParser111", "Func": "isMemImm8s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64725, "Length": 32, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Val", ">", "-", "", "&&", "Val", "<", "", ";"], "File": "ARMAsmParser111", "Func": "isMemNegImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64726, "Length": 21, "Cover_Rate": 0.35} {"Template_token": ["", "return", "Kind", "==", "k_Memory", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64728, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "isMemPosImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64730, "Length": 21, "Cover_Rate": 0.3559322033898305} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser111", "Func": "isMemRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64731, "Length": 24, "Cover_Rate": 0.7741935483870968} {"Template_token": ["", "bool", "isMemTBB", "(", ")", "const", "{", "if", "(", "!", "isMemory", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory", ".", "ShiftType", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isMemTBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64733, "Length": 41, "Cover_Rate": 0.9534883720930233} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory", ".", "ShiftType", "!=", "", "||", "Memory", ".", "ShiftImm", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isMemTBH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64735, "Length": 41, "Cover_Rate": 0.8367346938775511} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "isMemThumbRIs1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64736, "Length": 21, "Cover_Rate": 0.31343283582089554} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "", "&&", "Val", "<=", "", "&&", "(", "Val", "%", "", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isMemThumbRIs2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64738, "Length": 39, "Cover_Rate": 0.52} {"Template_token": ["", "bool", "isMemThumbRIs4", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "!", "isLowRegister", "(", "Memory", ".", "BaseRegNum", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser111", "Func": "isMemThumbRIs4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64739, "Length": 36, "Cover_Rate": 0.48} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Val", ">=", "", "&&", "Val", "<=", "", "&&", "(", "Val", "%", "", ")", "==", "", ";"], "File": "ARMAsmParser111", "Func": "isMemThumbRIs4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64740, "Length": 38, "Cover_Rate": 0.5066666666666667} {"Template_token": ["", "return", "isLowRegister", "(", "Memory", ".", "BaseRegNum", ")", "&&", "(", "!", "Memory", ".", "OffsetRegNum", "||", "isLowRegister", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isMemThumbRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64742, "Length": 23, "Cover_Rate": 0.3709677419354839} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "BaseRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "", "&&", "Val", "<=", "", "&&", "(", "Val", "%", "", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isMemThumbSPI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64743, "Length": 67, "Cover_Rate": 0.8933333333333333} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">=", "", "&&", "Val", "<", "", ")", ";"], "File": "ARMAsmParser111", "Func": "isMemUImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64744, "Length": 32, "Cover_Rate": 0.3950617283950617} {"Template_token": ["", "bool", "isMemUImm12Offset", "(", ")", "const", "{", "if", "(", "Kind", "==", "k_Immediate", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">=", "", "&&", "Val", "<", "", ")", ";"], "File": "ARMAsmParser111", "Func": "isMemUImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64745, "Length": 80, "Cover_Rate": 0.9876543209876543} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">", "", "&&", "Value", "<=", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isPKHASRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64746, "Length": 51, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">", "", "&&", "Value", "<=", "", ";"], "File": "ARMAsmParser111", "Func": "isPKHASRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64747, "Length": 26, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "File": "ARMAsmParser111", "Func": "isPKHLSLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64748, "Length": 18, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isPKHLSLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64749, "Length": 51, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "(", "Val", "==", "INT32_MIN", ")", ";"], "File": "ARMAsmParser111", "Func": "isPostIdxImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64750, "Length": 50, "Cover_Rate": 0.7575757575757576} {"Template_token": ["", "bool", "isPostIdxImm8", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "(", "Val", "==", "INT32_MIN", ")", ";"], "File": "ARMAsmParser111", "Func": "isPostIdxImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64751, "Length": 65, "Cover_Rate": 0.9848484848484849} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "isPostIdxImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64752, "Length": 41, "Cover_Rate": 0.5540540540540541} {"Template_token": ["", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "(", "Val", "&", "", ")", "==", "", "&&", "Val", ">=", "-", "", "&&", "Val", "<=", "", ")", "||", "(", "Val", "==", "INT32_MIN", ")", ";"], "File": "ARMAsmParser111", "Func": "isPostIdxImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64753, "Length": 35, "Cover_Rate": 0.47297297297297297} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "isSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64756, "Length": 41, "Cover_Rate": 0.7192982456140351} {"Template_token": ["", "bool", "isT2MemRegOffset", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "isMemory", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser111", "Func": "isT2MemRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64757, "Length": 31, "Cover_Rate": 0.4626865671641791} {"Template_token": ["", "if", "(", "Memory", ".", "ShiftType", "==", "", ")", "return", "true", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "", "||", "Memory", ".", "ShiftImm", ">", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isT2MemRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64758, "Length": 32, "Cover_Rate": 0.47761194029850745} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "", "(", "Value", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64759, "Length": 19, "Cover_Rate": 0.3220338983050847} {"Template_token": ["", "case", "Match_MissingFeature", ":", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "true", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ConversionFail", ":", "return", "true", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64760, "Length": 149, "Cover_Rate": 0.596} {"Template_token": ["", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ConversionFail", ":", "return", "true", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser111", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64761, "Length": 140, "Cover_Rate": 0.56} {"Template_token": ["", "case", "'5'", ":", "return", "", ";", "case", "'6'", ":", "return", "", ";", "case", "'7'", ":", "return", "", ";", "case", "'8'", ":", "return", "", ";", "case", "'9'", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "Name", "[", "", "]", "!=", "CoprocOp", "||", "Name", "[", "", "]", "!=", "'1'", ")", "return", "-", "", ";", "switch", "(", "Name", "[", "", "]", ")", "{", "default", ":", "return", "-", "", ";", "case", "'0'", ":", "return", "", ";", "case", "'1'", ":", "return", "", ";", "case", "'2'", ":", "return", "", ";"], "ground_truth": ["case", "'3'", ":", "return", "", ";"], "File": "ARMAsmParser111", "Func": "MatchCoprocessorOperandName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64762, "Length": 94, "Cover_Rate": 0.4723618090452261} {"Template_token": ["", "if", "(", "!", "CE", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "SMLoc", "E", "=", "Tok", ".", "getLoc", "(", ")", ";", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "Val", "=", "INT32_MIN", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "bool", "haveEaten", "=", "false", ";", "bool", "isAdd", "=", "true", ";", "int", "Reg", "=", "-", "", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "haveEaten", "=", "true", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "isAdd", "=", "false", ";", "haveEaten", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "parseAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64763, "Length": 143, "Cover_Rate": 0.41569767441860467} {"Template_token": ["", "parseAM3Offset", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "AsmToken", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "Offset", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Offset", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Offset", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "SMLoc", "E", "=", "Tok", ".", "getLoc", "(", ")", ";", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "Val", "=", "INT32_MIN", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "parseAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64764, "Length": 175, "Cover_Rate": 0.5087209302325582} {"Template_token": ["", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "WidthExpr", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "WidthExpr", ")", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "WidthExpr", ")", ";", "if", "(", "!", "CE", ")", "{"], "ground_truth": ["Error", "(", "E", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "parseBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64765, "Length": 133, "Cover_Rate": 0.3427835051546392} {"Template_token": ["", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveWord", "(", "", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveThumb", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64766, "Length": 35, "Cover_Rate": 0.32407407407407407} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveThumb", "(", "SMLoc", "L", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser111", "Func": "parseDirectiveThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64767, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "parseDirectiveThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64768, "Length": 27, "Cover_Rate": 0.675} {"Template_token": ["", "StringRef", "Name", ";", "if", "(", "isMachO", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "&&", "Tok", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Name", "=", "Tok", ".", "getString", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64769, "Length": 89, "Cover_Rate": 0.49171270718232046} {"Template_token": ["", "parseFPImm", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "", ";", "int", "Val", "=", "", "(", "APInt", "(", "", ",", "IntVal", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", "==", "-", "", ")", "{", "TokError", "(", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateFPImm", "(", "Val", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "int64_t", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", ">", "", "||", "Val", "<", "", ")", "{", "TokError", "(", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "parseFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64770, "Length": 244, "Cover_Rate": 0.8652482269503546} {"Template_token": ["", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Tok", ".", "getString", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "CC", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "parseITCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64771, "Length": 156, "Cover_Rate": 0.582089552238806} {"Template_token": ["", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "", ")", ";", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "", ",", "OptStr", ".", "size", "(", ")", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Opt", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64772, "Length": 151, "Cover_Rate": 0.634453781512605} {"Template_token": ["", "unsigned", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "", ",", "OptStr", ".", "size", "(", ")", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Opt", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMemBarrierOpt", "(", "(", "", ")", "Opt", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64773, "Length": 149, "Cover_Rate": 0.6260504201680672} {"Template_token": ["", "bool", "AsmParser", "::", "parseMemRegOffsetShift", "(", "", "&", "St", ",", "unsigned", "&", "Amount", ")", "{", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "true", ";", "StringRef", "ShiftName", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "return", "Error", "(", "Loc", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Amount", "=", "", ";", "if", "(", "St", "!=", "", ")", "{", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "ground_truth": ["const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "parseMemRegOffsetShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64775, "Length": 184, "Cover_Rate": 0.5348837209302325} {"Template_token": ["", "if", "(", "isMClass", "(", ")", ")", "{", "unsigned", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mask", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV7Ops", "(", ")", "&&", "FlagsVal", ">=", "", "&&", "FlagsVal", "<=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "", ";", "std", "::", "string", "SpecReg", "=", "LowercaseString", "(", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal", "=", "", ";", "}", "}", "else", "if", "(", "SpecReg", "==", "", "||", "SpecReg", "==", "", ")", "{", "if", "(", "Flags", "==", "", ")", "Flags", "=", "", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "Flags", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", "||", "(", "FlagsVal", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "FlagsVal", "|=", "Flag", ";", "}", "}", "else", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "FlagsVal", ")", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "FlagsVal", "|=", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser111", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64776, "Length": 476, "Cover_Rate": 0.8814814814814815} {"Template_token": ["", "if", "(", "SpecReg", "==", "", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal", "=", "", ";", "}", "}", "else", "if", "(", "SpecReg", "==", "", "||", "SpecReg", "==", "", ")", "{", "if", "(", "Flags", "==", "", ")", "Flags", "=", "", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "Flags", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", "||", "(", "FlagsVal", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "FlagsVal", "|=", "Flag", ";", "}", "}", "else", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "FlagsVal", ")", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "FlagsVal", "|=", "", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64777, "Length": 219, "Cover_Rate": 0.40555555555555556} {"Template_token": ["", "default", ":", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "if", "(", "!", "tryParseRegisterWithWriteBack", "(", "Operands", ")", ")", "return", "false", ";", "int", "Res", "=", "tryParseShiftRegister", "(", "Operands", ")", ";", "if", "(", "Res", "==", "", ")", "return", "false", ";", "else", "if", "(", "Res", "==", "-", "", ")", "return", "true", ";", "if", "(", "Mnemonic", "==", "", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "", ")", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "ImmVal", "=", "MCConstantExpr", "::", "Create", "(", "INT32_MIN", ",", "getContext", "(", ")", ")", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser111", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64778, "Length": 389, "Cover_Rate": 0.7021660649819494} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftAmount", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "<", "Low", "||", "Val", ">", "High", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "CE", ",", "Loc", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "parsePKHImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64779, "Length": 108, "Cover_Rate": 0.3517915309446254} {"Template_token": ["", "if", "(", "IFlagsStr", "!=", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Flag", "==", "~", "", "||", "(", "IFlags", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "IFlags", "|=", "Flag", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateProcIFlags", "(", "(", "", ")", "IFlags", ",", "S", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "parseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64780, "Length": 120, "Cover_Rate": 0.6} {"Template_token": ["", "return", "(", "RegNo", "==", "(", "unsigned", ")", "-", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "ParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64781, "Length": 12, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftAmount", ")", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateRotImm", "(", "Val", ",", "S", ",", "E", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "parseRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64783, "Length": 179, "Cover_Rate": 0.685823754789272} {"Template_token": ["", "if", "(", "isThumbTwo", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm", "(", ")", ")", "{", "if", "(", "(", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isT2SOImm", "(", ")", ")", "return", "false", ";", "if", "(", "inITBlock", "(", ")", "&&", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm0_7", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}", "if", "(", "isThumbTwo", "(", ")", "&&", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "(", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "inITBlock", "(", ")", "||", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "(", "Operands", ".", "size", "(", ")", "==", "", "||", "Operands", ".", "size", "(", ")", "==", "", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", ")", "return", "true", ";"], "File": "ARMAsmParser111", "Func": "shouldOmitCCOutOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64785, "Length": 492, "Cover_Rate": 0.6165413533834586} {"Template_token": ["", "int", "AsmParser", "::", "tryParseRegister", "(", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "-", "", ";", "std", "::", "string", "upperCase", "=", "Tok", ".", "getString", "(", ")", ".", "str", "(", ")", ";", "std", "::", "string", "lowerCase", "=", "LowercaseString", "(", "upperCase", ")", ";", "unsigned", "RegNum", "=", "MatchRegisterName", "(", "lowerCase", ")", ";", "if", "(", "!", "RegNum", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "}", "if", "(", "!", "RegNum", ")", "return", "-", "", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "SMLoc", "SIdx", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "SMLoc", "ExprLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "{", "TokError", "(", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "tryParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64786, "Length": 226, "Cover_Rate": 0.7313915857605178} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "-", "", ";", "std", "::", "string", "upperCase", "=", "Tok", ".", "getString", "(", ")", ".", "str", "(", ")", ";", "std", "::", "string", "lowerCase", "=", "LowercaseString", "(", "upperCase", ")", ";", "unsigned", "RegNum", "=", "MatchRegisterName", "(", "lowerCase", ")", ";", "if", "(", "!", "RegNum", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "}", "if", "(", "!", "RegNum", ")", "return", "-", "", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "SMLoc", "SIdx", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "tryParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64787, "Length": 159, "Cover_Rate": 0.5145631067961165} {"Template_token": ["", "int", "RegNo", "=", "tryParseRegister", "(", ")", ";", "if", "(", "RegNo", "==", "-", "", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateReg", "(", "RegNo", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "ExclaimTok", ".", "getString", "(", ")", ",", "ExclaimTok", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "SMLoc", "SIdx", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "SMLoc", "ExprLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "{"], "ground_truth": ["TokError", "(", "", ")", ";"], "File": "ARMAsmParser111", "Func": "tryParseRegisterWithWriteBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64788, "Length": 187, "Cover_Rate": 0.6382252559726962} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftExpr", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "<", "", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "}", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "ShiftReg", "=", "tryParseRegister", "(", ")", ";", "SMLoc", "L", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "ShiftReg", "==", "-", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "-", "", ";", "}", "}", "else", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "-", "", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64789, "Length": 195, "Cover_Rate": 0.3532608695652174} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "Rt", "=", "getRegisterNumbering", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rt2", "=", "getRegisterNumbering", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "!=", "Rt", "+", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "{", "unsigned", "Rt", "=", "getRegisterNumbering", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rt2", "=", "getRegisterNumbering", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "!=", "Rt", "+", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "Rt", "=", "getRegisterNumbering", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rt2", "=", "getRegisterNumbering", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "!=", "Rt", "+", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "lsb", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "widthm1", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "widthm1", ">=", "", "-", "lsb", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "{", "unsigned", "Rn", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "hasWritebackToken", "=", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isToken", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getToken", "(", ")", "==", "", ")", ";", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "Rn", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "+", "hasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "!", "listContainsBase", "&&", "!", "hasWritebackToken", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "listContainsBase", "&&", "hasWritebackToken", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "listContainsReg", "(", "Inst", ",", "", ",", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "break", ";", "}"], "ground_truth": ["case", "", ":", "{"], "File": "ARMAsmParser111", "Func": "validateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64790, "Length": 466, "Cover_Rate": 0.49469214437367304} {"Template_token": ["", "void", "Warning", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{"], "ground_truth": ["Parser", ".", "Warning", "(", "L", ",", "Msg", ")", ";"], "File": "ARMAsmParser111", "Func": "Warning", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64792, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "}", "Extensions", "[", "]", "=", "{", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "(", "", "|", "", ")", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV6KBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV7Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8_2aBit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8_1MMainlineBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "}", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_insensitive", "(", "", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "", ")", ";", "}", "uint64_t", "FeatureKind", "=", "", "(", "Name", ")", ";", "if", "(", "FeatureKind", "==", "", ")", "return", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";", "for", "(", "const", "auto", "&", "Extension", ":", "Extensions", ")", "{", "if", "(", "Extension", ".", "Kind", "!=", "FeatureKind", ")", "continue", ";"], "ground_truth": ["if", "(", "Extension", ".", "Features", ".", "none", "(", ")", ")", "return", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";"], "File": "ARMAsmParser112", "Func": "enableArchExtFeature", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64793, "Length": 337, "Cover_Rate": 0.618348623853211} {"Template_token": ["", "forwardITPosition", "(", ")", ";", "forwardVPTPosition", "(", ")", ";", "return", "true", ";", "}", "{", "bool", "wasInITBlock", "=", "inITBlock", "(", ")", ";", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Inst", ".", "dump_pretty", "(", "dbgs", "(", ")", ",", "MII", ".", "getName", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "wasInITBlock", "&&", "hasV8Ops", "(", ")", "&&", "isThumb", "(", ")", "&&", "!", "isV8EligibleForIT", "(", "&", "Inst", ")", ")", "{", "Warning", "(", "IDLoc", ",", "", ")", ";", "}", "}", "forwardITPosition", "(", ")", ";", "forwardVPTPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";"], "ground_truth": ["Inst", ".", "setLoc", "(", "IDLoc", ")", ";"], "File": "ARMAsmParser112", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64795, "Length": 123, "Cover_Rate": 0.3228346456692913} {"Template_token": ["", "unsigned", "MatchResult", ";", "bool", "PendConditionalInstruction", "=", "false", ";", "SmallVector", "<", "NearMissInfo", ",", "", ">", "NearMisses", ";", "MatchResult", "=", "MatchInstruction", "(", "Operands", ",", "Inst", ",", "NearMisses", ",", "MatchingInlineAsm", ",", "PendConditionalInstruction", ",", "Out", ")", ";", "switch", "(", "MatchResult", ")", "{", "case", "Match_Success", ":", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Inst", ".", "dump_pretty", "(", "dbgs", "(", ")", ",", "MII", ".", "getName", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "validateInstruction", "(", "Inst", ",", "Operands", ")", ")", "{", "forwardITPosition", "(", ")", ";", "forwardVPTPosition", "(", ")", ";", "return", "true", ";", "}", "{", "bool", "wasInITBlock", "=", "inITBlock", "(", ")", ";", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Inst", ".", "dump_pretty", "(", "dbgs", "(", ")", ",", "MII", ".", "getName", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "wasInITBlock", "&&", "hasV8Ops", "(", ")", "&&", "isThumb", "(", ")", "&&", "!", "isV8EligibleForIT", "(", "&", "Inst", ")", ")", "{", "Warning", "(", "IDLoc", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser112", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64796, "Length": 180, "Cover_Rate": 0.47244094488188976} {"Template_token": ["", "if", "(", "IDVal", "==", "", ")", "parseLiteralValues", "(", "", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", "||", "IDVal", "==", "", ")", "parseLiteralValues", "(", "", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveThumb", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirective", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveThumbFunc", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveCode", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSyntax", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveUnreq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveFnEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveCantUnwind", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectivePersonality", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveHandlerData", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSetFP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectivePad", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "false", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "true", ")", ";", "else", "if", "(", "IDVal", "==", "", "||", "IDVal", "==", "", ")", "parseDirectiveLtorg", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveEven", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectivePersonalityIndex", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveUnwindRaw", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser112", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64797, "Length": 335, "Cover_Rate": 0.5218068535825545} {"Template_token": ["", "assert", "(", "Section", "&&", "", ")", ";", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "emitCodeAlignment", "(", "", ",", "&", "getSTI", "(", ")", ",", "", ")", ";", "else", "getStreamer", "(", ")", ".", "emitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser112", "Func": "parseDirectiveAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64798, "Length": 50, "Cover_Rate": 0.5747126436781609} {"Template_token": ["", "const", "MCSection", "*", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "assert", "(", "Section", "&&", "", ")", ";", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "emitCodeAlignment", "(", "", ",", "&", "getSTI", "(", ")", ",", "", ")", ";", "else", "getStreamer", "(", ")", ".", "emitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser112", "Func": "parseDirectiveAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64799, "Length": 64, "Cover_Rate": 0.735632183908046} {"Template_token": ["", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "}", "assert", "(", "Section", "&&", "", ")", ";"], "ground_truth": ["if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "emitCodeAlignment", "(", "", ",", "&", "getSTI", "(", ")", ")", ";"], "File": "ARMAsmParser112", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64800, "Length": 40, "Cover_Rate": 0.3669724770642202} {"Template_token": ["", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "emitCodeAlignment", "(", "", ",", "&", "getSTI", "(", ")", ")", ";", "else", "getStreamer", "(", ")", ".", "emitValueToAlignment", "(", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser112", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64801, "Length": 35, "Cover_Rate": 0.3211009174311927} {"Template_token": ["", "case", "k_CondCode", ":", "CC", "=", "o", ".", "CC", ";", "break", ";", "case", "k_ITCondMask", ":", "ITMask", "=", "o", ".", "ITMask", ";", "break", ";", "case", "k_Token", ":", "Tok", "=", "o", ".", "Tok", ";", "break", ";", "case", "k_CCOut", ":", "case", "k_Register", ":", "Reg", "=", "o", ".", "Reg", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "Registers", "=", "o", ".", "Registers", ";", "break", ";", "case", "k_VectorList", ":", "case", "k_VectorListAllLanes", ":", "VectorList", "=", "o", ".", "VectorList", ";", "break", ";", "case", "k_CoprocNum", ":", "case", "k_CoprocReg", ":", "Cop", "=", "o", ".", "Cop", ";", "break", ";", "case", "k_CoprocOption", ":", "CoprocOption", "=", "o", ".", "CoprocOption", ";", "break", ";", "case", "k_Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "k_FPImmediate", ":", "FPImm", "=", "o", ".", "FPImm", ";", "break", ";", "case", "k_MemBarrierOpt", ":", "MBOpt", "=", "o", ".", "MBOpt", ";", "break", ";", "case", "k_Memory", ":", "Memory", "=", "o", ".", "Memory", ";", "break", ";", "case", "k_PostIndexRegister", ":", "PostIdxReg", "=", "o", ".", "PostIdxReg", ";", "break", ";", "case", "k_MSRMask", ":", "MMask", "=", "o", ".", "MMask", ";", "break", ";", "case", "k_ProcIFlags", ":", "IFlags", "=", "o", ".", "IFlags", ";", "break", ";"], "ground_truth": ["case", "k_ShifterImmediate", ":"], "File": "ARMAsmParser114", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64803, "Length": 183, "Cover_Rate": 0.6466431095406361} {"Template_token": ["", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser114", "Func": "CreateVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64804, "Length": 24, "Cover_Rate": 0.4} {"Template_token": ["", "static", "Operand", "*", "CreateVectorList", "(", "unsigned", "RegNum", ",", "unsigned", "Count", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_VectorList", ")", ";", "Op", "->", "VectorList", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser114", "Func": "CreateVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64805, "Length": 59, "Cover_Rate": 0.9833333333333333} {"Template_token": ["", "Op", "->", "VectorList", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "ARMAsmParser114", "Func": "CreateVectorListAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64806, "Length": 22, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCCOutOperands", "(", "Inst", ",", "", ")", ";", "unsigned", "RegOp", "=", "", ";", "if", "(", "Operands", ".", "size", "(", ")", "==", "", "&&", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "RegOp", "=", "", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "RegOp", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser114", "Func": "cvtThumbMultiply", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64807, "Length": 155, "Cover_Rate": 0.6150793650793651} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCCOutOperands", "(", "Inst", ",", "", ")", ";", "unsigned", "RegOp", "=", "", ";"], "ground_truth": ["if", "(", "Operands", ".", "size", "(", ")", "==", "", "&&", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "RegOp", "=", "", ";"], "File": "ARMAsmParser114", "Func": "cvtThumbMultiply", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64808, "Length": 85, "Cover_Rate": 0.3373015873015873} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser114", "Func": "cvtVLDwbFixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64809, "Length": 48, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser114", "Func": "cvtVLDwbRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64810, "Length": 39, "Cover_Rate": 0.35454545454545455} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addVecListOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser114", "Func": "cvtVLDwbRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64811, "Length": 84, "Cover_Rate": 0.7636363636363637} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addVecListOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser114", "Func": "cvtVSTwbFixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64812, "Length": 40, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addVecListOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser114", "Func": "cvtVSTwbFixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64813, "Length": 70, "Cover_Rate": 0.7608695652173914} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser114", "Func": "cvtVSTwbRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64814, "Length": 48, "Cover_Rate": 0.43636363636363634} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addVecListOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser114", "Func": "cvtVSTwbRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64815, "Length": 87, "Cover_Rate": 0.7909090909090909} {"Template_token": ["", "if", "(", "Kind", "==", "k_Immediate", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser114", "Func": "isAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64816, "Length": 66, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "(", "Val", "&", "", ")", "==", "", ")", ")", "||", "Val", "==", "INT32_MIN", ";"], "File": "ARMAsmParser114", "Func": "isAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64817, "Length": 72, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "bool", "isSOImmNot", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "", "(", "~", "Value", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser114", "Func": "isARMSOImmNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64818, "Length": 58, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "File": "ARMAsmParser114", "Func": "isImm0_32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64819, "Length": 26, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser114", "Func": "isImm0_32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64820, "Length": 24, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "", "&&", "Val", "<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser114", "Func": "isMemUImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64821, "Length": 23, "Cover_Rate": 0.3770491803278688} {"Template_token": ["", "bool", "isMemUImm12Offset", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser114", "Func": "isMemUImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64822, "Length": 28, "Cover_Rate": 0.45901639344262296} {"Template_token": ["", "bool", "isNEONi16splat", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser114", "Func": "isNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64823, "Length": 30, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "return", "(", "Value", ">=", "", "&&", "Value", "<", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser114", "Func": "isNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64824, "Length": 22, "Cover_Rate": 0.3188405797101449} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Value", ">=", "", "&&", "Value", "<", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser114", "Func": "isNEONi32splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64825, "Length": 74, "Cover_Rate": 0.8314606741573034} {"Template_token": ["", "bool", "isNEONi32splat", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Value", ">=", "", "&&", "Value", "<", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser114", "Func": "isNEONi32splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64826, "Length": 89, "Cover_Rate": 1.0} {"Template_token": ["", "return", "(", "Value", ">=", "", "&&", "Value", "<", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", "&&", "(", "Value", "&", "", ")", "==", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", "&&", "(", "Value", "&", "", ")", "==", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser114", "Func": "isNEONi32vmov", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64828, "Length": 78, "Cover_Rate": 0.624} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "(", "Value", "&", "", ")", "!=", "", "&&", "(", "Value", "&", "", ")", "!=", "", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser114", "Func": "isNEONi64splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64829, "Length": 38, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "(", "Value", "&", "", ")", "!=", "", "&&", "(", "Value", "&", "", ")", "!=", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser114", "Func": "isNEONi64splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64830, "Length": 48, "Cover_Rate": 0.5581395348837209} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "File": "ARMAsmParser114", "Func": "isNEONi8splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64831, "Length": 50, "Cover_Rate": 0.8771929824561403} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser114", "Func": "isNEONi8splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64832, "Length": 19, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "", "(", "~", "Value", ")", "!=", "-", "", ";"], "File": "ARMAsmParser114", "Func": "isT2SOImmNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64833, "Length": 42, "Cover_Rate": 0.7} {"Template_token": ["", "if", "(", "Kind", "!=", "k_VectorList", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser114", "Func": "isVecListFourD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64834, "Length": 17, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "if", "(", "Kind", "!=", "k_VectorList", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", ";"], "File": "ARMAsmParser114", "Func": "isVecListOneD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64837, "Length": 16, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "bool", "isVecListThreeD", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_VectorList", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", ";"], "File": "ARMAsmParser114", "Func": "isVecListThreeD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64841, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "bool", "isVecListTwoDAllLanes", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_VectorListAllLanes", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", ";"], "File": "ARMAsmParser114", "Func": "isVecListTwoDAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64844, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "}", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ")", ")", ";", "forwardITPosition", "(", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "true", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ConversionFail", ":", "return", "true", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";"], "ground_truth": ["case", "Match_RequiresITBlock", ":"], "File": "ARMAsmParser114", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64847, "Length": 143, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ConversionFail", ":", "return", "true", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":"], "ground_truth": ["return", "Error", "(", "IDLoc", ",", "", ")", ";"], "File": "ARMAsmParser114", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64848, "Length": 78, "Cover_Rate": 0.308300395256917} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "isMachO", ")", "{", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "}"], "ground_truth": ["MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";"], "File": "ARMAsmParser114", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64849, "Length": 63, "Cover_Rate": 0.34806629834254144} {"Template_token": ["", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "", ";", "int", "Val", "=", "", "(", "APInt", "(", "", ",", "IntVal", ")", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser114", "Func": "parseFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64850, "Length": 105, "Cover_Rate": 0.3201219512195122} {"Template_token": ["", "}", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "E", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMem", "(", "BaseRegNum", ",", "", ",", "", ",", "", ",", "", ",", "Align", ",", "false", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "bool", "isNegative", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "Offset", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Offset", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Offset", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "E", ",", "", ")", ";", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "CE", "=", "MCConstantExpr", "::", "Create", "(", "INT32_MIN", ",", "getContext", "(", ")", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "E", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMem", "(", "BaseRegNum", ",", "CE", ",", "", ",", "", ",", "", ",", "", ",", "false", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "bool", "isNegative", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "OffsetRegNum", "=", "tryParseRegister", "(", ")", ";", "if", "(", "OffsetRegNum", "==", "-", "", ")", "return", "Error", "(", "E", ",", "", ")", ";"], "ground_truth": ["", "ShiftType", "=", "", ";"], "File": "ARMAsmParser114", "Func": "parseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64852, "Length": 487, "Cover_Rate": 0.4660287081339713} {"Template_token": ["", "size_t", "Start", "=", "", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal", "=", "", ";", "}", "}", "else", "if", "(", "SpecReg", "==", "", "||", "SpecReg", "==", "", ")", "{", "if", "(", "Flags", "==", "", ")", "Flags", "=", "", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "Flags", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", "||", "(", "FlagsVal", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "FlagsVal", "|=", "Flag", ";", "}", "}", "else", "return", "MatchOperand_NoMatch", ";", "if", "(", "SpecReg", "==", "", ")", "FlagsVal", "|=", "", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser114", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64853, "Length": 277, "Cover_Rate": 0.5206766917293233} {"Template_token": ["", "if", "(", "ResTy", "==", "MatchOperand_ParseFail", ")", "return", "true", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "if", "(", "!", "tryParseRegisterWithWriteBack", "(", "Operands", ")", ")", "return", "false", ";", "int", "Res", "=", "tryParseShiftRegister", "(", "Operands", ")", ";", "if", "(", "Res", "==", "", ")", "return", "false", ";", "else", "if", "(", "Res", "==", "-", "", ")", "return", "true", ";", "if", "(", "Mnemonic", "==", "", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "", ")", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser114", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64854, "Length": 236, "Cover_Rate": 0.4267631103074141} {"Template_token": ["", "if", "(", "ShiftName", "!=", "LowerOp", "&&", "ShiftName", "!=", "UpperOp", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "Op", "+", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftAmount", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["if", "(", "Val", "<", "Low", "||", "Val", ">", "High", ")", "{"], "File": "ARMAsmParser114", "Func": "parsePKHImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64855, "Length": 170, "Cover_Rate": 0.5501618122977346} {"Template_token": ["", "const", "MCRegisterClass", "*", "RC", ";", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "RC", "=", "&", "MCRegisterClasses", "[", "", "]", ";", "else", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "RC", "=", "&", "MCRegisterClasses", "[", "", "]", ";", "else", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "RC", "=", "&", "MCRegisterClasses", "[", "", "]", ";", "else", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "Registers", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "SMLoc", ">", "(", "Reg", ",", "RegLoc", ")", ")", ";", "while", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "EndReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "EndReg", "==", "-", "", ")", "return", "Error", "(", "EndLoc", ",", "", ")", ";", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "EndReg", ")", ")", "EndReg", "=", "getDRegFromQReg", "(", "EndReg", ")", "+", "", ";", "if", "(", "Reg", "==", "EndReg", ")", "continue", ";"], "ground_truth": ["if", "(", "!", "RC", "->", "contains", "(", "EndReg", ")", ")", "return", "Error", "(", "EndLoc", ",", "", ")", ";"], "File": "ARMAsmParser114", "Func": "parseRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64856, "Length": 228, "Cover_Rate": 0.3299565846599132} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseVectorLane", "(", "VectorLaneTy", "&", "LaneKind", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "LaneKind", "=", "AllLanes", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["LaneKind", "=", "NoLanes", ";"], "File": "ARMAsmParser114", "Func": "parseVectorLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64857, "Length": 87, "Cover_Rate": 0.9560439560439561} {"Template_token": ["", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "unsigned", "Count", "=", "", ";", "unsigned", "FirstReg", "=", "Reg", ";", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "{", "FirstReg", "=", "Reg", "=", "getDRegFromQReg", "(", "Reg", ")", ";", "++", "Reg", ";", "++", "Count", ";", "}", "if", "(", "parseVectorLane", "(", "LaneKind", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "while", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "EndReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "EndReg", "==", "-", "", ")", "{", "Error", "(", "EndLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "EndReg", ")", ")", "EndReg", "=", "getDRegFromQReg", "(", "EndReg", ")", "+", "", ";", "if", "(", "Reg", "==", "EndReg", ")", "continue", ";", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "EndReg", ")", ")", "{", "Error", "(", "EndLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Reg", ">", "EndReg", ")", "{", "Error", "(", "EndLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "VectorLaneTy", "NextLaneKind", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", ")", "{", "Error", "(", "EndLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Count", "+=", "EndReg", "-", "Reg", ";", "Reg", "=", "EndReg", ";", "continue", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "RegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "OldReg", "=", "Reg", ";", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "{", "Reg", "=", "getDRegFromQReg", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "OldReg", "+", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Reg", ";", "Count", "+=", "", ";", "VectorLaneTy", "NextLaneKind", ";", "SMLoc", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["if", "(", "NextLaneKind", "!=", "LaneKind", ")", "{"], "File": "ARMAsmParser114", "Func": "parseVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64858, "Length": 412, "Cover_Rate": 0.4099502487562189} {"Template_token": ["", "OS", "<<", "", "<<", "getCoproc", "(", ")", "<<", "", ";", "break", ";", "case", "k_CoprocOption", ":", "OS", "<<", "", "<<", "CoprocOption", ".", "Val", "<<", "", ";", "break", ";", "case", "k_MSRMask", ":", "OS", "<<", "", "<<", "getMSRMask", "(", ")", "<<", "", ";", "break", ";", "case", "k_Immediate", ":", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "k_MemBarrierOpt", ":", "OS", "<<", "", "<<", "MemBOptToString", "(", "getMemBarrierOpt", "(", ")", ")", "<<", "", ";", "break", ";", "case", "k_Memory", ":", "OS", "<<", "", "<<", "", "<<", "Memory", ".", "BaseRegNum", ";", "OS", "<<", "", ";", "break", ";", "case", "k_PostIndexRegister", ":", "OS", "<<", "", "<<", "(", "PostIdxReg", ".", "isAdd", "?", "", ":", "", ")", "<<", "PostIdxReg", ".", "RegNum", ";", "if", "(", "PostIdxReg", ".", "ShiftTy", "!=", "", ")", "OS", "<<", "", "(", "PostIdxReg", ".", "ShiftTy", ")", "<<", "", "<<", "PostIdxReg", ".", "ShiftImm", ";", "OS", "<<", "", ";", "break", ";", "case", "k_ProcIFlags", ":", "{", "OS", "<<", "", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "OS", "<<", "", "(", "", "<<", "i", ")", ";", "OS", "<<", "", ";", "break", ";", "}", "case", "k_Register", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "k_ShifterImmediate", ":", "OS", "<<", "", "<<", "(", "ShifterImm", ".", "isASR", "?", "", ":", "", ")", "<<", "", "<<", "ShifterImm", ".", "Imm", "<<", "", ";", "break", ";", "case", "k_ShiftedRegister", ":", "OS", "<<", "", "<<", "RegShiftedReg", ".", "SrcReg", "<<", "", "<<", "", "(", "RegShiftedReg", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedReg", ".", "ShiftReg", "<<", "", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "OS", "<<", "", "<<", "RegShiftedImm", ".", "SrcReg", "<<", "", "<<", "", "(", "RegShiftedImm", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedImm", ".", "ShiftImm", "<<", "", ";", "break", ";", "case", "k_RotateImmediate", ":", "OS", "<<", "", "<<", "", "<<", "(", "RotImm", ".", "Imm", "*", "", ")", "<<", "", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser114", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64859, "Length": 321, "Cover_Rate": 0.47485207100591714} {"Template_token": ["", "case", "k_CoprocNum", ":", "OS", "<<", "", "<<", "getCoproc", "(", ")", "<<", "", ";", "break", ";", "case", "k_CoprocReg", ":", "OS", "<<", "", "<<", "getCoproc", "(", ")", "<<", "", ";", "break", ";", "case", "k_CoprocOption", ":", "OS", "<<", "", "<<", "CoprocOption", ".", "Val", "<<", "", ";", "break", ";", "case", "k_MSRMask", ":", "OS", "<<", "", "<<", "getMSRMask", "(", ")", "<<", "", ";", "break", ";", "case", "k_Immediate", ":", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "k_MemBarrierOpt", ":", "OS", "<<", "", "<<", "MemBOptToString", "(", "getMemBarrierOpt", "(", ")", ")", "<<", "", ";", "break", ";", "case", "k_Memory", ":", "OS", "<<", "", "<<", "", "<<", "Memory", ".", "BaseRegNum", ";", "OS", "<<", "", ";", "break", ";", "case", "k_PostIndexRegister", ":", "OS", "<<", "", "<<", "(", "PostIdxReg", ".", "isAdd", "?", "", ":", "", ")", "<<", "PostIdxReg", ".", "RegNum", ";", "if", "(", "PostIdxReg", ".", "ShiftTy", "!=", "", ")", "OS", "<<", "", "(", "PostIdxReg", ".", "ShiftTy", ")", "<<", "", "<<", "PostIdxReg", ".", "ShiftImm", ";", "OS", "<<", "", ";", "break", ";", "case", "k_ProcIFlags", ":", "{", "OS", "<<", "", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "OS", "<<", "", "(", "", "<<", "i", ")", ";", "OS", "<<", "", ";", "break", ";", "}", "case", "k_Register", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "k_ShifterImmediate", ":", "OS", "<<", "", "<<", "(", "ShifterImm", ".", "isASR", "?", "", ":", "", ")", "<<", "", "<<", "ShifterImm", ".", "Imm", "<<", "", ";", "break", ";", "case", "k_ShiftedRegister", ":", "OS", "<<", "", "<<", "RegShiftedReg", ".", "SrcReg", "<<", "", "<<", "", "(", "RegShiftedReg", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedReg", ".", "ShiftReg", "<<", "", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "OS", "<<", "", "<<", "RegShiftedImm", ".", "SrcReg", "<<", "", "<<", "", "(", "RegShiftedImm", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedImm", ".", "ShiftImm", "<<", "", ";", "break", ";", "case", "k_RotateImmediate", ":", "OS", "<<", "", "<<", "", "<<", "(", "RotImm", ".", "Imm", "*", "", ")", "<<", "", ";", "break", ";", "case", "k_BitfieldDescriptor", ":", "OS", "<<", "", "<<", "", "<<", "Bitfield", ".", "LSB", "<<", "", "<<", "Bitfield", ".", "Width", "<<", "", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "{", "OS", "<<", "", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "OS", "<<", "*", "I", ";", "if", "(", "++", "I", "<", "E", ")", "OS", "<<", "", ";", "}", "OS", "<<", "", ";", "break", ";", "}"], "ground_truth": ["case", "k_VectorList", ":"], "File": "ARMAsmParser114", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64860, "Length": 445, "Cover_Rate": 0.658284023668639} {"Template_token": ["", "if", "(", "isThumb", "(", ")", "&&", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "(", "(", "isThumb", "(", ")", "&&", "Mnemonic", "==", "", ")", "||", "(", "isThumbTwo", "(", ")", "&&", "Mnemonic", "==", "", ")", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "||", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm0_1020s4", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm", "(", ")", ")", "{"], "ground_truth": ["if", "(", "(", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isT2SOImm", "(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser114", "Func": "shouldOmitCCOutOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64863, "Length": 344, "Cover_Rate": 0.36752136752136755} {"Template_token": ["", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "unsigned", "RegNum", "=", "MatchRegisterName", "(", "lowerCase", ")", ";", "if", "(", "!", "RegNum", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "}", "if", "(", "!", "RegNum", ")", "return", "-", "", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "RegNum", ";"], "ground_truth": ["}"], "File": "ARMAsmParser114", "Func": "tryParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64864, "Length": 92, "Cover_Rate": 0.6917293233082706} {"Template_token": ["", "int", "RegNo", "=", "tryParseRegister", "(", ")", ";", "if", "(", "RegNo", "==", "-", "", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateReg", "(", "RegNo", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "ExclaimTok", ".", "getString", "(", ")", ",", "ExclaimTok", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "SMLoc", "SIdx", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "{", "TokError", "(", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateVectorIndex", "(", "MCE", "->", "getValue", "(", ")", ",", "SIdx", ",", "E", ",", "getContext", "(", ")", ")", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser114", "Func": "tryParseRegisterWithWriteBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64865, "Length": 253, "Cover_Rate": 0.9035714285714286} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "{", "uint64_t", "FBS", "=", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "std", "::", "string", "Suggestion", "=", "MnemonicSpellCheck", "(", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", ",", "FBS", ")", ";", "return", "Error", "(", "IDLoc", ",", "", "+", "Suggestion", ",", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "}", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV8", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresFlagSetting", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ImmRange0_1", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_3", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_7", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_15", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_31", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_32", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_63", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_239", ":"], "ground_truth": ["return", "Error", "(", "ErrorLoc", ",", "", ")", ";"], "File": "ARMAsmParser115", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64867, "Length": 359, "Cover_Rate": 0.3731808731808732} {"Template_token": ["", "bool", "wasInITBlock", "=", "inITBlock", "(", ")", ";", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Inst", ".", "dump_pretty", "(", "dbgs", "(", ")", ",", "MII", ".", "getName", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "wasInITBlock", "&&", "hasV8Ops", "(", ")", "&&", "isThumb", "(", ")", "&&", "!", "isV8EligibleForIT", "(", "&", "Inst", ")", ")", "{", "Warning", "(", "IDLoc", ",", "", ")", ";", "}", "}", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "PendConditionalInstruction", ")", "{", "PendingConditionalInsts", ".", "push_back", "(", "Inst", ")", ";", "if", "(", "isITBlockFull", "(", ")", "||", "isITBlockTerminator", "(", "Inst", ")", ")", "flushPendingInstructions", "(", "Out", ")", ";", "}", "else", "{", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "}", "return", "false", ";", "case", "Match_NearMisses", ":", "ReportNearMisses", "(", "NearMisses", ",", "IDLoc", ",", "Operands", ")", ";", "return", "true", ";"], "ground_truth": ["case", "Match_MnemonicFail", ":", "{"], "File": "ARMAsmParser116", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64869, "Length": 171, "Cover_Rate": 0.4584450402144772} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveArchExtension", "(", "SMLoc", "L", ")", "{", "static", "const", "struct", "{", "const", "unsigned", "Kind", ";", "const", "FeatureBitset", "ArchCheck", ";", "const", "FeatureBitset", "Features", ";", "}", "Extensions", "[", "]", "=", "{", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "(", "", "|", "", ")", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV6KBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV7Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8_2aBit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "}", ";", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";"], "File": "ARMAsmParser116", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64870, "Length": 269, "Cover_Rate": 0.481216457960644} {"Template_token": ["", "OS", "<<", "", "<<", "(", "ShifterImm", ".", "isASR", "?", "", ":", "", ")", "<<", "", "<<", "ShifterImm", ".", "Imm", "<<", "", ";", "break", ";", "case", "k_ShiftedRegister", ":", "OS", "<<", "", "<<", "RegName", "(", "RegShiftedReg", ".", "SrcReg", ")", "<<", "", "<<", "", "(", "RegShiftedReg", ".", "ShiftTy", ")", "<<", "", "<<", "RegName", "(", "RegShiftedReg", ".", "ShiftReg", ")", "<<", "", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "OS", "<<", "", "<<", "RegName", "(", "RegShiftedImm", ".", "SrcReg", ")", "<<", "", "<<", "", "(", "RegShiftedImm", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedImm", ".", "ShiftImm", "<<", "", ";", "break", ";", "case", "k_RotateImmediate", ":", "OS", "<<", "", "<<", "", "<<", "(", "RotImm", ".", "Imm", "*", "", ")", "<<", "", ";", "break", ";", "case", "k_ModifiedImmediate", ":", "OS", "<<", "", "<<", "ModImm", ".", "Bits", "<<", "", "<<", "ModImm", ".", "Rot", "<<", "", ";", "break", ";", "case", "k_ConstantPoolImmediate", ":", "OS", "<<", "", "<<", "*", "getConstantPoolImm", "(", ")", ";", "break", ";", "case", "k_BitfieldDescriptor", ":", "OS", "<<", "", "<<", "", "<<", "Bitfield", ".", "LSB", "<<", "", "<<", "Bitfield", ".", "Width", "<<", "", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "{", "OS", "<<", "", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "OS", "<<", "RegName", "(", "*", "I", ")", ";", "if", "(", "++", "I", "<", "E", ")", "OS", "<<", "", ";", "}", "OS", "<<", "", ";", "break", ";", "}", "case", "k_VectorList", ":", "OS", "<<", "", "<<", "VectorList", ".", "Count", "<<", "", "<<", "RegName", "(", "VectorList", ".", "RegNum", ")", "<<", "", ";", "break", ";"], "ground_truth": ["case", "k_VectorListAllLanes", ":"], "File": "ARMAsmParser116", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64872, "Length": 282, "Cover_Rate": 0.3051948051948052} {"Template_token": ["", "OS", "<<", "", "<<", "InstSyncBOptToString", "(", "getInstSyncBarrierOpt", "(", ")", ")", "<<", "", ";", "break", ";", "case", "k_TraceSyncBarrierOpt", ":", "OS", "<<", "", "<<", "TraceSyncBOptToString", "(", "getTraceSyncBarrierOpt", "(", ")", ")", "<<", "", ";", "break", ";", "case", "k_Memory", ":", "OS", "<<", "", ";", "if", "(", "Memory", ".", "BaseRegNum", ")", "OS", "<<", "", "<<", "RegName", "(", "Memory", ".", "BaseRegNum", ")", ";", "if", "(", "Memory", ".", "OffsetImm", ")", "OS", "<<", "", "<<", "*", "Memory", ".", "OffsetImm", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "OS", "<<", "", "<<", "(", "Memory", ".", "isNegative", "?", "", ":", "", ")", "<<", "RegName", "(", "Memory", ".", "OffsetRegNum", ")", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "", ")", "{", "OS", "<<", "", "<<", "", "(", "Memory", ".", "ShiftType", ")", ";", "OS", "<<", "", "<<", "Memory", ".", "ShiftImm", ";", "}", "if", "(", "Memory", ".", "Alignment", ")", "OS", "<<", "", "<<", "Memory", ".", "Alignment", ";", "OS", "<<", "", ";", "break", ";", "case", "k_PostIndexRegister", ":", "OS", "<<", "", "<<", "(", "PostIdxReg", ".", "isAdd", "?", "", ":", "", ")", "<<", "RegName", "(", "PostIdxReg", ".", "RegNum", ")", ";", "if", "(", "PostIdxReg", ".", "ShiftTy", "!=", "", ")", "OS", "<<", "", "(", "PostIdxReg", ".", "ShiftTy", ")", "<<", "", "<<", "PostIdxReg", ".", "ShiftImm", ";", "OS", "<<", "", ";", "break", ";", "case", "k_ProcIFlags", ":", "{", "OS", "<<", "", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "OS", "<<", "", "(", "", "<<", "i", ")", ";", "OS", "<<", "", ";", "break", ";", "}", "case", "k_Register", ":", "OS", "<<", "", "<<", "RegName", "(", "getReg", "(", ")", ")", "<<", "", ";", "break", ";", "case", "k_ShifterImmediate", ":", "OS", "<<", "", "<<", "(", "ShifterImm", ".", "isASR", "?", "", ":", "", ")", "<<", "", "<<", "ShifterImm", ".", "Imm", "<<", "", ";", "break", ";", "case", "k_ShiftedRegister", ":", "OS", "<<", "", "<<", "RegName", "(", "RegShiftedReg", ".", "SrcReg", ")", "<<", "", "<<", "", "(", "RegShiftedReg", ".", "ShiftTy", ")", "<<", "", "<<", "RegName", "(", "RegShiftedReg", ".", "ShiftReg", ")", "<<", "", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "OS", "<<", "", "<<", "RegName", "(", "RegShiftedImm", ".", "SrcReg", ")", "<<", "", "<<", "", "(", "RegShiftedImm", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedImm", ".", "ShiftImm", "<<", "", ";", "break", ";", "case", "k_RotateImmediate", ":", "OS", "<<", "", "<<", "", "<<", "(", "RotImm", ".", "Imm", "*", "", ")", "<<", "", ";", "break", ";", "case", "k_ModifiedImmediate", ":", "OS", "<<", "", "<<", "ModImm", ".", "Bits", "<<", "", "<<", "ModImm", ".", "Rot", "<<", "", ";", "break", ";", "case", "k_ConstantPoolImmediate", ":", "OS", "<<", "", "<<", "*", "getConstantPoolImm", "(", ")", ";", "break", ";"], "ground_truth": ["case", "k_BitfieldDescriptor", ":"], "File": "ARMAsmParser116", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64873, "Length": 429, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "IMod", "!=", "~", "", ")", "{"], "ground_truth": ["Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";"], "File": "ARMAsmParser116", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64874, "Length": 237, "Cover_Rate": 0.3767885532591415} {"Template_token": ["", "assert", "(", "CE", "!=", "nullptr", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser117", "Func": "addImm7Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64876, "Length": 25, "Cover_Rate": 0.4032258064516129} {"Template_token": ["", "void", "addImm7Shift0Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "", "&&", "", ")", ";"], "File": "ARMAsmParser117", "Func": "addImm7Shift0Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64877, "Length": 21, "Cover_Rate": 0.3387096774193548} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser117", "Func": "addImm7Shift1Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64878, "Length": 24, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "void", "addImm7Shift1Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "CE", "!=", "nullptr", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser117", "Func": "addImm7Shift1Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64879, "Length": 62, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser117", "Func": "addImm7Shift2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64880, "Length": 24, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "assert", "(", "CE", "!=", "nullptr", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser117", "Func": "addImm7Shift2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64881, "Length": 25, "Cover_Rate": 0.4032258064516129} {"Template_token": ["", "const", "MCSymbolRefExpr", "*", "SR", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ";", "assert", "(", "SR", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "SR", ")", ")", ";", "return", ";", "}", "assert", "(", "isGPRMem", "(", ")", "&&", "", ")", ";", "assert", "(", "isa", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser117", "Func": "addThumbMemPCOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64882, "Length": 80, "Cover_Rate": 0.54421768707483} {"Template_token": ["", "switch", "(", "Kind", ")", "{", "default", ":", "break", ";", "case", "MCK__35_0", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK__35_8", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK__35_16", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK_ModImm", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "const", "MCExpr", "*", "SOExpr", "=", "Op", ".", "getImm", "(", ")", ";", "int64_t", "Value", ";", "if", "(", "!", "SOExpr", "->", "evaluateAsAbsolute", "(", "Value", ")", ")", "return", "Match_Success", ";", "assert", "(", "(", "Value", ">=", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", "&&", "Value", "<=", "std", "::", "numeric_limits", "<", "uint32_t", ">", "::", "max", "(", ")", ")", "&&", "", ")", ";", "}", "break", ";", "case", "MCK_rGPR", ":", "if", "(", "hasV8Ops", "(", ")", "&&", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "return", "Match_Success", ";", "return", "Match_rGPR", ";", "case", "MCK_GPRPair", ":"], "ground_truth": ["if", "(", "Op", ".", "isReg", "(", ")", "&&", "MRI", "->", "getRegClass", "(", "", ")", ".", "contains", "(", "Op", ".", "getReg", "(", ")", ")", ")", "return", "Match_Success", ";"], "File": "ARMAsmParser117", "Func": "validateTargetOperandClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64885, "Length": 278, "Cover_Rate": 0.8825396825396825} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser119", "Func": "addVecListOneDOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64887, "Length": 15, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "MBOpt", "=", "o", ".", "MBOpt", ";", "break", ";", "case", "k_Memory", ":", "Memory", "=", "o", ".", "Memory", ";", "break", ";", "case", "k_PostIndexRegister", ":", "PostIdxReg", "=", "o", ".", "PostIdxReg", ";", "break", ";", "case", "k_MSRMask", ":", "MMask", "=", "o", ".", "MMask", ";", "break", ";", "case", "k_ProcIFlags", ":", "IFlags", "=", "o", ".", "IFlags", ";", "break", ";", "case", "k_ShifterImmediate", ":", "ShifterImm", "=", "o", ".", "ShifterImm", ";", "break", ";", "case", "k_ShiftedRegister", ":", "RegShiftedReg", "=", "o", ".", "RegShiftedReg", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "RegShiftedImm", "=", "o", ".", "RegShiftedImm", ";", "break", ";", "case", "k_RotateImmediate", ":", "RotImm", "=", "o", ".", "RotImm", ";", "break", ";", "case", "k_BitfieldDescriptor", ":"], "ground_truth": ["Bitfield", "=", "o", ".", "Bitfield", ";"], "File": "ARMAsmParser119", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64889, "Length": 105, "Cover_Rate": 0.375} {"Template_token": ["", "break", ";", "case", "k_Token", ":", "Tok", "=", "o", ".", "Tok", ";", "break", ";", "case", "k_CCOut", ":", "case", "k_Register", ":", "Reg", "=", "o", ".", "Reg", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "Registers", "=", "o", ".", "Registers", ";", "break", ";", "case", "k_VectorList", ":", "VectorList", "=", "o", ".", "VectorList", ";", "break", ";", "case", "k_CoprocNum", ":", "case", "k_CoprocReg", ":", "Cop", "=", "o", ".", "Cop", ";", "break", ";", "case", "k_CoprocOption", ":", "CoprocOption", "=", "o", ".", "CoprocOption", ";", "break", ";", "case", "k_Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "k_FPImmediate", ":", "FPImm", "=", "o", ".", "FPImm", ";", "break", ";", "case", "k_MemBarrierOpt", ":", "MBOpt", "=", "o", ".", "MBOpt", ";", "break", ";", "case", "k_Memory", ":", "Memory", "=", "o", ".", "Memory", ";", "break", ";", "case", "k_PostIndexRegister", ":", "PostIdxReg", "=", "o", ".", "PostIdxReg", ";", "break", ";", "case", "k_MSRMask", ":", "MMask", "=", "o", ".", "MMask", ";", "break", ";", "case", "k_ProcIFlags", ":", "IFlags", "=", "o", ".", "IFlags", ";", "break", ";", "case", "k_ShifterImmediate", ":", "ShifterImm", "=", "o", ".", "ShifterImm", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser119", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64890, "Length": 168, "Cover_Rate": 0.6} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "RegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "unsigned", "FirstReg", "=", "Reg", ";", "unsigned", "Count", "=", "", ";", "while", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "RegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "OldReg", "=", "Reg", ";", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Reg", "!=", "OldReg", "+", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Count", ";", "}", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "ground_truth": ["if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "{"], "File": "ARMAsmParser119", "Func": "parseVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64891, "Length": 172, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "}", "case", "k_Register", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "k_ShifterImmediate", ":", "OS", "<<", "", "<<", "(", "ShifterImm", ".", "isASR", "?", "", ":", "", ")", "<<", "", "<<", "ShifterImm", ".", "Imm", "<<", "", ";", "break", ";", "case", "k_ShiftedRegister", ":", "OS", "<<", "", "<<", "RegShiftedReg", ".", "SrcReg", "<<", "", "(", "", "(", "RegShiftedReg", ".", "ShiftImm", ")", ")", "<<", "", "<<", "RegShiftedReg", ".", "ShiftReg", "<<", "", "<<", "", "(", "RegShiftedReg", ".", "ShiftImm", ")", "<<", "", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "OS", "<<", "", "<<", "RegShiftedImm", ".", "SrcReg", "<<", "", "(", "", "(", "RegShiftedImm", ".", "ShiftImm", ")", ")", "<<", "", "<<", "", "(", "RegShiftedImm", ".", "ShiftImm", ")", "<<", "", ";", "break", ";", "case", "k_RotateImmediate", ":", "OS", "<<", "", "<<", "", "<<", "(", "RotImm", ".", "Imm", "*", "", ")", "<<", "", ";", "break", ";", "case", "k_BitfieldDescriptor", ":", "OS", "<<", "", "<<", "", "<<", "Bitfield", ".", "LSB", "<<", "", "<<", "Bitfield", ".", "Width", "<<", "", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "{", "OS", "<<", "", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "OS", "<<", "*", "I", ";", "if", "(", "++", "I", "<", "E", ")", "OS", "<<", "", ";", "}", "OS", "<<", "", ";", "break", ";", "}", "case", "k_VectorList", ":", "OS", "<<", "", "<<", "VectorList", ".", "Count", "<<", "", "<<", "VectorList", ".", "RegNum", "<<", "", ";", "break", ";", "case", "k_Token", ":", "OS", "<<", "", "<<", "getToken", "(", ")", "<<", "", ";", "break", ";"], "ground_truth": ["case", "k_VectorIndex", ":"], "File": "ARMAsmParser119", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64892, "Length": 280, "Cover_Rate": 0.41297935103244837} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "Parser", ".", "EatToEndOfStatement", "(", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "EatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "CarrySetting", "&&", "shouldOmitCCOutOperand", "(", "Mnemonic", ",", "Operands", ")", ")", "{", "Operand", "*", "Op", "=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", ")", ";", "delete", "Op", ";", "}", "if", "(", "!", "isThumb", "(", ")", "&&", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm", "(", ")", ")", "{", "Operand", "*", "Op", "=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", ")", ";", "delete", "Op", ";", "}", "if", "(", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm", "(", ")", ")", "{", "Operand", "*", "Op", "=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", "->", "getImm", "(", ")", ")", ";", "if", "(", "CE", "&&", "CE", "->", "getValue", "(", ")", "==", "", ")", "{", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "Op", "->", "getStartLoc", "(", ")", ")", ")", ";", "delete", "Op", ";", "}", "}", "if", "(", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm", "(", ")", ")", "{", "Operand", "*", "Op", "=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", "->", "getImm", "(", ")", ")", ";", "if", "(", "CE", "&&", "CE", "->", "getValue", "(", ")", "==", "", ")", "{", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "Op", "->", "getStartLoc", "(", ")", ")", ")", ";", "delete", "Op", ";", "}", "}", "if", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm", "(", ")", ")", "{"], "ground_truth": ["Operand", "*", "Op", "=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", ";"], "File": "ARMAsmParser11", "Func": "ParseInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64893, "Length": 522, "Cover_Rate": 0.39877769289533993} {"Template_token": ["", "case", "", ":", "{", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rt2", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "!=", "Rt", "+", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rt2", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "!=", "Rt", "+", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "lsb", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "widthm1", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "widthm1", ">=", "", "-", "lsb", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "{", "unsigned", "Rn", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "hasWritebackToken", "=", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isToken", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getToken", "(", ")", "==", "", ")", ";", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "Rn", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "+", "hasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "!", "listContainsBase", "&&", "!", "hasWritebackToken", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "listContainsBase", "&&", "hasWritebackToken", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "listContainsReg", "(", "Inst", ",", "", ",", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmParser11", "Func": "validateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64895, "Length": 399, "Cover_Rate": 0.3530973451327434} {"Template_token": ["", "unsigned", "Imm", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["assert", "(", "(", "Imm", "==", "", "||", "Imm", "==", "", ")", "&&", "", ")", ";"], "File": "ARMAsmParser120", "Func": "addMveSaturateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64896, "Length": 24, "Cover_Rate": 0.3037974683544304} {"Template_token": ["", "assert", "(", "(", "Imm", "==", "", "||", "Imm", "==", "", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", "==", "", "?", "", ":", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser120", "Func": "addMveSaturateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64897, "Length": 34, "Cover_Rate": 0.43037974683544306} {"Template_token": ["", "MCAsmParserExtension", "::", "Initialize", "(", "_Parser", ")", ";", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "ITState", ".", "CurPosition", "=", "~", "", ";", "NextSymbolIsThumb", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser122", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64899, "Length": 41, "Cover_Rate": 0.47674418604651164} {"Template_token": ["", "AsmParser", "(", "MCSubtargetInfo", "&", "_STI", ",", "MCAsmParser", "&", "_Parser", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", ")", ",", "STI", "(", "_STI", ")", ",", "Parser", "(", "_Parser", ")", ",", "MII", "(", "MII", ")", ",", "UC", "(", "_Parser", ")", "{", "MCAsmParserExtension", "::", "Initialize", "(", "_Parser", ")", ";", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "ground_truth": ["ITState", ".", "CurPosition", "=", "~", "", ";"], "File": "ARMAsmParser122", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64900, "Length": 81, "Cover_Rate": 0.9418604651162791} {"Template_token": ["", "getMnemonicAcceptInfo", "(", "StringRef", "Mnemonic", ",", "StringRef", "FullInst", ",", "bool", "&", "CanAcceptCarrySet", ",", "bool", "&", "CanAcceptPredicationCode", ")", "{", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ")", "{", "CanAcceptCarrySet", "=", "true", ";", "}", "else", "CanAcceptCarrySet", "=", "false", ";", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "(", "FullInst", ".", "startswith", "(", "", ")", "&&", "FullInst", ".", "endswith", "(", "", ")", ")", ")", "{", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "hasV6MOps", "(", ")", ")", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", ";", "else", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ";", "}", "else", "CanAcceptPredicationCode", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser122", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64901, "Length": 419, "Cover_Rate": 0.9928909952606635} {"Template_token": ["", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ")", "{", "CanAcceptCarrySet", "=", "true", ";"], "ground_truth": ["}", "else", "CanAcceptCarrySet", "=", "false", ";"], "File": "ARMAsmParser122", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64902, "Length": 130, "Cover_Rate": 0.3080568720379147} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Value", ">=", "", "&&", "Value", "<", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", ";"], "File": "ARMAsmParser122", "Func": "isNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64903, "Length": 53, "Cover_Rate": 0.6625} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Value", ">=", "", "&&", "Value", "<", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", ";"], "File": "ARMAsmParser122", "Func": "isNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64904, "Length": 30, "Cover_Rate": 0.375} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Value", ">=", "", "&&", "Value", "<", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser122", "Func": "isNEONi32splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64905, "Length": 51, "Cover_Rate": 0.51} {"Template_token": ["", "bool", "AsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "{", "MCInst", "Inst", ";", "unsigned", "MatchResult", ";", "MatchResult", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ";", "switch", "(", "MatchResult", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "if", "(", "validateInstruction", "(", "Inst", ",", "Operands", ")", ")", "{", "forwardITPosition", "(", ")", ";", "return", "true", ";", "}", "{", "bool", "wasInITBlock", "=", "inITBlock", "(", ")", ";", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ")", ")", ";", "if", "(", "wasInITBlock", "&&", "hasV8Ops", "(", ")", "&&", "isThumb", "(", ")", "&&", "!", "isV8EligibleForIT", "(", "&", "Inst", ")", ")", "{", "Warning", "(", "IDLoc", ",", "", ")", ";", "}", "}", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "", ")", ";", "std", "::", "string", "Msg", "=", "", ";", "uint64_t", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}"], "ground_truth": ["case", "Match_MnemonicFail", ":"], "File": "ARMAsmParser122", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64906, "Length": 320, "Cover_Rate": 0.49612403100775193} {"Template_token": ["", "if", "(", "!", "CE", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "Val", "=", "INT32_MIN", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "bool", "haveEaten", "=", "false", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "haveEaten", "=", "true", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "isAdd", "=", "false", ";"], "ground_truth": ["haveEaten", "=", "true", ";"], "File": "ARMAsmParser122", "Func": "parseAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64907, "Length": 127, "Cover_Rate": 0.39197530864197533} {"Template_token": ["", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "RegName", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "Encoding", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Encoding", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateBankedReg", "(", "Encoding", ",", "S", ")", ")", ";"], "File": "ARMAsmParser122", "Func": "parseBankedRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64908, "Length": 306, "Cover_Rate": 0.884393063583815} {"Template_token": ["", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "LSBExpr", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "LSBExpr", ")", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "LSBExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "LSB", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "LSB", "<", "", "||", "LSB", ">", "", ")", "{", "Error", "(", "E", ",", "", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "ARMAsmParser122", "Func": "parseBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64909, "Length": 126, "Cover_Rate": 0.31265508684863524} {"Template_token": ["", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "WidthExpr", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "WidthExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "WidthExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Width", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Width", "<", "", "||", "Width", ">", "", "-", "LSB", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateBitfield", "(", "LSB", ",", "Width", ",", "S", ",", "EndLoc", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser122", "Func": "parseBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64910, "Length": 168, "Cover_Rate": 0.41687344913151364} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Num", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'p'", ")", ";", "if", "(", "Num", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "(", "hasV7Ops", "(", ")", "||", "hasV8Ops", "(", ")", ")", "&&", "(", "Num", "==", "", "||", "Num", "==", "", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocNum", "(", "Num", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser122", "Func": "parseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64911, "Length": 98, "Cover_Rate": 0.7967479674796748} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", "||", "CE", "->", "getValue", "(", ")", "<", "", "||", "CE", "->", "getValue", "(", ")", ">", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["int", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser122", "Func": "parseCoprocOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64912, "Length": 78, "Cover_Rate": 0.38613861386138615} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Reg", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'c'", ")", ";"], "ground_truth": ["if", "(", "Reg", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";"], "File": "ARMAsmParser122", "Func": "parseCoprocRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64913, "Length": 38, "Cover_Rate": 0.3877551020408163} {"Template_token": ["", "const", "MCObjectFileInfo", "::", "Environment", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ";", "bool", "IsMachO", "=", "Format", "==", "MCObjectFileInfo", "::", "IsMachO", ";", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "parseLiteralValues", "(", "", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", "||", "IDVal", "==", "", ")", "return", "parseLiteralValues", "(", "", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveThumb", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirective", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveThumbFunc", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveCode", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveSyntax", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveUnreq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFnEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveCantUnwind", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser122", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64914, "Length": 213, "Cover_Rate": 0.3266871165644172} {"Template_token": ["", "}", "for", "(", "const", "auto", "&", "Extension", ":", "Extensions", ")", "{", "if", "(", "Extension", ".", "Name", "!=", "Name", ")", "continue", ";", "if", "(", "!", "Extension", ".", "Features", ")", "report_fatal_error", "(", "", "+", "Name", ")", ";", "if", "(", "(", "getAvailableFeatures", "(", ")", "&", "Extension", ".", "ArchCheck", ")", "!=", "Extension", ".", "ArchCheck", ")", "{", "Error", "(", "ExtLoc", ",", "", "+", "Name", "+", "", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["uint64_t", "ToggleFeatures", "=", "EnableFeature", "?", "(", "~", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ":", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ";"], "File": "ARMAsmParser122", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64915, "Length": 98, "Cover_Rate": 0.3967611336032389} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "!", "Section", ")", "{", "getStreamer", "(", ")", ".", "InitSections", "(", ")", ";", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ";", "}"], "ground_truth": ["assert", "(", "Section", "&&", "", ")", ";"], "File": "ARMAsmParser122", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64916, "Length": 38, "Cover_Rate": 0.3392857142857143} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveEven", "(", "SMLoc", "L", ")", "{", "const", "MCSection", "*", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "TokError", "(", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "Section", ")", "{", "getStreamer", "(", ")", ".", "InitSections", "(", ")", ";", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ";", "}", "assert", "(", "Section", "&&", "", ")", ";", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "EmitCodeAlignment", "(", "", ")", ";", "else", "getStreamer", "(", ")", ".", "EmitValueToAlignment", "(", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser122", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64917, "Length": 111, "Cover_Rate": 0.9910714285714286} {"Template_token": ["", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "TokError", "(", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Lex", "(", ")", ";", "MCSymbol", "*", "Alias", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";", "getTargetStreamer", "(", ")", ".", "emitThumbSet", "(", "Alias", ",", "Value", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser122", "Func": "parseDirectiveThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64918, "Length": 61, "Cover_Rate": 0.3696969696969697} {"Template_token": ["", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "Loc", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", "&&", "isVmovf", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEsingle", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "IntVal", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", "&&", "isFconst", ")", "{", "int64_t", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser122", "Func": "parseFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64919, "Length": 143, "Cover_Rate": 0.33178654292343385} {"Template_token": ["", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ISBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ISBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ISBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "&", "~", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["Opt", "=", "", "+", "Val", ";"], "File": "ARMAsmParser122", "Func": "parseInstSyncBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64921, "Length": 126, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "CC", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCondCode", "(", "", "(", "CC", ")", ",", "S", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser122", "Func": "parseITCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64922, "Length": 195, "Cover_Rate": 0.7276119402985075} {"Template_token": ["", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "", ",", "OptStr", ".", "size", "(", ")", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "!", "hasV8Ops", "(", ")", "&&", "(", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", ")", ")", "Opt", "=", "~", "", ";", "if", "(", "Opt", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "MemBarrierID", ";"], "File": "ARMAsmParser122", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64923, "Length": 281, "Cover_Rate": 0.589098532494759} {"Template_token": ["", "unsigned", "Opt", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "", ",", "OptStr", ".", "size", "(", ")", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "!", "hasV8Ops", "(", ")", "&&", "(", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", ")", ")", "Opt", "=", "~", "", ";", "if", "(", "Opt", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "MemBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "MemBarrierID", ")", ")", "{"], "ground_truth": ["Error", "(", "Loc", ",", "", ")", ";"], "File": "ARMAsmParser122", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64924, "Length": 303, "Cover_Rate": 0.6352201257861635} {"Template_token": ["", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "Mask", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "isMClass", "(", ")", ")", "{", "std", "::", "string", "Name", "=", "Mask", ".", "lower", "(", ")", ";", "unsigned", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasThumb2DSP", "(", ")", "&&", "(", "FlagsVal", "&", "", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV7Ops", "(", ")", "&&", "FlagsVal", ">=", "", "&&", "FlagsVal", "<=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["else", "FlagsVal", "=", "", ";"], "File": "ARMAsmParser122", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64925, "Length": 445, "Cover_Rate": 0.6909937888198758} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "ImmVal", "=", "MCConstantExpr", "::", "Create", "(", "INT32_MIN", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "Colon", ":", "{", "MCExpr", "::", "VariantKind", "RefKind", ";", "if", "(", "parsePrefix", "(", "RefKind", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "SubExprVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "SubExprVal", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "ExprVal", "=", "MCExpr", "::", "Create", "(", "RefKind", ",", "SubExprVal", ",", "getContext", "(", ")", ")", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ExprVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser122", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64926, "Length": 247, "Cover_Rate": 0.3271523178807947} {"Template_token": ["", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "<", "Low", "||", "Val", ">", "High", ")", "{"], "ground_truth": ["Error", "(", "Loc", ",", "", ")", ";"], "File": "ARMAsmParser122", "Func": "parsePKHImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64927, "Length": 128, "Cover_Rate": 0.40634920634920635} {"Template_token": ["", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "ARMAsmParser122", "Func": "parsePKHImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64928, "Length": 136, "Cover_Rate": 0.43174603174603177} {"Template_token": ["", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "", "ShiftTy", "=", "", ";", "unsigned", "ShiftImm", "=", "", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseMemRegOffsetShift", "(", "ShiftTy", ",", "ShiftImm", ")", ")", "return", "MatchOperand_ParseFail", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreatePostIdxReg", "(", "Reg", ",", "isAdd", ",", "ShiftTy", ",", "ShiftImm", ",", "S", ",", "E", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser122", "Func": "parsePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64929, "Length": 101, "Cover_Rate": 0.4334763948497854} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "IFlagsStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "IFlags", "=", "", ";", "if", "(", "IFlagsStr", "!=", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Flag", "==", "~", "", "||", "(", "IFlags", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "IFlags", "|=", "Flag", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateProcIFlags", "(", "(", "", ")", "IFlags", ",", "S", ")", ")", ";"], "File": "ARMAsmParser122", "Func": "parseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64930, "Length": 160, "Cover_Rate": 0.8121827411167513} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "IFlagsStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "IFlags", "=", "", ";", "if", "(", "IFlagsStr", "!=", "", ")", "{"], "ground_truth": ["for", "(", "int", "i", "=", "", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "ARMAsmParser122", "Func": "parseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64931, "Length": 70, "Cover_Rate": 0.3553299492385787} {"Template_token": ["", "else", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "RC", "=", "&", "MCRegisterClasses", "[", "", "]", ";", "else", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "EReg", "=", "MRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "Registers", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "EReg", ",", "Reg", ")", ")", ";", "while", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "AfterMinusLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "EndReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "EndReg", "==", "-", "", ")", "return", "Error", "(", "AfterMinusLoc", ",", "", ")", ";", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "EndReg", ")", ")", "EndReg", "=", "getDRegFromQReg", "(", "EndReg", ")", "+", "", ";", "if", "(", "Reg", "==", "EndReg", ")", "continue", ";", "if", "(", "!", "RC", "->", "contains", "(", "EndReg", ")", ")", "return", "Error", "(", "AfterMinusLoc", ",", "", ")", ";", "if", "(", "MRI", "->", "getEncodingValue", "(", "Reg", ")", ">", "MRI", "->", "getEncodingValue", "(", "EndReg", ")", ")", "return", "Error", "(", "AfterMinusLoc", ",", "", ")", ";", "while", "(", "Reg", "!=", "EndReg", ")", "{", "Reg", "=", "getNextRegister", "(", "Reg", ")", ";", "EReg", "=", "MRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "Registers", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "EReg", ",", "Reg", ")", ")", ";", "}", "continue", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "RegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "ground_truth": ["int", "OldReg", "=", "Reg", ";"], "File": "ARMAsmParser122", "Func": "parseRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64933, "Length": 284, "Cover_Rate": 0.32681242807825084} {"Template_token": ["", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "ARMAsmParser122", "Func": "parseRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64934, "Length": 125, "Cover_Rate": 0.4752851711026616} {"Template_token": ["", "if", "(", "ShiftName", "!=", "", "&&", "ShiftName", "!=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateRotImm", "(", "Val", ",", "S", ",", "EndLoc", ")", ")", ";"], "File": "ARMAsmParser122", "Func": "parseRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64935, "Length": 204, "Cover_Rate": 0.7756653992395437} {"Template_token": ["", "int", "Val", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", "==", "-", "", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "Tok", ".", "getEndLoc", "(", ")", ")", ")", ";"], "File": "ARMAsmParser122", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64936, "Length": 93, "Cover_Rate": 0.6118421052631579} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseSetEndImm", "(", "OperandVector", "&", "Operands", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "Val", "==", "-", "", ")", "{"], "File": "ARMAsmParser122", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64937, "Length": 108, "Cover_Rate": 0.7105263157894737} {"Template_token": ["", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isASR", ")", "{", "if", "(", "Val", "<", "", "||", "Val", ">", "", ")", "{"], "ground_truth": ["Error", "(", "ExLoc", ",", "", ")", ";"], "File": "ARMAsmParser122", "Func": "parseShifterImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64938, "Length": 179, "Cover_Rate": 0.49584487534626037} {"Template_token": ["", "if", "(", "parseVectorLane", "(", "LaneKind", ",", "LaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "while", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "if", "(", "!", "Spacing", ")", "Spacing", "=", "", ";", "else", "if", "(", "Spacing", "==", "", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "AfterMinusLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "EndReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "EndReg", "==", "-", "", ")", "{", "Error", "(", "AfterMinusLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "EndReg", ")", ")", "EndReg", "=", "getDRegFromQReg", "(", "EndReg", ")", "+", "", ";", "if", "(", "Reg", "==", "EndReg", ")", "continue", ";", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "EndReg", ")", ")", "{", "Error", "(", "AfterMinusLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Reg", ">", "EndReg", ")", "{", "Error", "(", "AfterMinusLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "VectorLaneTy", "NextLaneKind", ";", "unsigned", "NextLaneIndex", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ",", "NextLaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", "||", "LaneIndex", "!=", "NextLaneIndex", ")", "{", "Error", "(", "AfterMinusLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Count", "+=", "EndReg", "-", "Reg", ";", "Reg", "=", "EndReg", ";", "continue", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "RegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "OldReg", "=", "Reg", ";", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "!", "Spacing", ")", "Spacing", "=", "", ";", "else", "if", "(", "Spacing", "==", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Reg", "=", "getDRegFromQReg", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "OldReg", "+", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Reg", ";", "Count", "+=", "", ";", "VectorLaneTy", "NextLaneKind", ";", "unsigned", "NextLaneIndex", ";", "SMLoc", "LaneLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ",", "NextLaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", "||", "LaneIndex", "!=", "NextLaneIndex", ")", "{", "Error", "(", "LaneLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "continue", ";", "}", "if", "(", "!", "Spacing", ")", "Spacing", "=", "", "+", "(", "Reg", "==", "OldReg", "+", "", ")", ";", "if", "(", "Reg", "!=", "OldReg", "+", "Spacing", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Count", ";", "VectorLaneTy", "NextLaneKind", ";"], "ground_truth": ["unsigned", "NextLaneIndex", ";"], "File": "ARMAsmParser122", "Func": "parseVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64939, "Length": 500, "Cover_Rate": 0.3819709702062643} {"Template_token": ["", "}", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "EndReg", ")", ")", "EndReg", "=", "getDRegFromQReg", "(", "EndReg", ")", "+", "", ";", "if", "(", "Reg", "==", "EndReg", ")", "continue", ";", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "EndReg", ")", ")", "{", "Error", "(", "AfterMinusLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Reg", ">", "EndReg", ")", "{", "Error", "(", "AfterMinusLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "VectorLaneTy", "NextLaneKind", ";", "unsigned", "NextLaneIndex", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ",", "NextLaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", "||", "LaneIndex", "!=", "NextLaneIndex", ")", "{", "Error", "(", "AfterMinusLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Count", "+=", "EndReg", "-", "Reg", ";", "Reg", "=", "EndReg", ";", "continue", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "RegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "OldReg", "=", "Reg", ";", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "!", "Spacing", ")", "Spacing", "=", "", ";", "else", "if", "(", "Spacing", "==", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Reg", "=", "getDRegFromQReg", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "OldReg", "+", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Reg", ";", "Count", "+=", "", ";", "VectorLaneTy", "NextLaneKind", ";", "unsigned", "NextLaneIndex", ";", "SMLoc", "LaneLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ",", "NextLaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", "||", "LaneIndex", "!=", "NextLaneIndex", ")", "{", "Error", "(", "LaneLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "continue", ";", "}", "if", "(", "!", "Spacing", ")", "Spacing", "=", "", "+", "(", "Reg", "==", "OldReg", "+", "", ")", ";", "if", "(", "Reg", "!=", "OldReg", "+", "Spacing", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Count", ";", "VectorLaneTy", "NextLaneKind", ";", "unsigned", "NextLaneIndex", ";", "SMLoc", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ",", "NextLaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", "||", "LaneIndex", "!=", "NextLaneIndex", ")", "{", "Error", "(", "EndLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser122", "Func": "parseVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64940, "Length": 464, "Cover_Rate": 0.3544690603514133} {"Template_token": ["", "if", "(", "(", "(", "isThumb", "(", ")", "&&", "Mnemonic", "==", "", ")", "||", "(", "isThumbTwo", "(", ")", "&&", "Mnemonic", "==", "", ")", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getReg", "(", ")", "==", "", "&&", "(", "(", "Mnemonic", "==", "", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isReg", "(", ")", ")", "||", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isImm0_1020s4", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isImm", "(", ")", ")", "{", "if", "(", "inITBlock", "(", ")", "&&", "isLowRegister", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getReg", "(", ")", ")", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isImm0_7", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getReg", "(", ")", "!=", "", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isT2SOImm", "(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser122", "Func": "shouldOmitCCOutOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64943, "Length": 332, "Cover_Rate": 0.33166833166833165} {"Template_token": ["", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "return", "TokError", "(", "", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateVectorIndex", "(", "MCE", "->", "getValue", "(", ")", ",", "SIdx", ",", "E", ",", "getContext", "(", ")", ")", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser122", "Func": "tryParseRegisterWithWriteBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64944, "Length": 122, "Cover_Rate": 0.44525547445255476} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "-", "", ";", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "", "ShiftTy", "=", "StringSwitch", "<", "", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ShiftTy", "==", "", ")", "return", "", ";", "Parser", ".", "Lex", "(", ")", ";", "std", "::", "unique_ptr", "<", "Operand", ">", "PrevOp", "(", "(", "Operand", "*", ")", "Operands", ".", "pop_back_val", "(", ")", ".", "release", "(", ")", ")", ";", "if", "(", "!", "PrevOp", "->", "isReg", "(", ")", ")", "return", "Error", "(", "PrevOp", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "int", "SrcReg", "=", "PrevOp", "->", "getReg", "(", ")", ";", "SMLoc", "EndLoc", ";", "int64_t", "Imm", "=", "", ";", "int", "ShiftReg", "=", "", ";", "if", "(", "ShiftTy", "==", "", ")", "{", "ShiftReg", "=", "SrcReg", ";", "}", "else", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ImmLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftExpr", "=", "nullptr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "<", "", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "if", "(", "Imm", "==", "", ")", "ShiftTy", "=", "", ";", "}", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "SMLoc", "L", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "ShiftReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "ShiftReg", "==", "-", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "-", "", ";", "}", "}", "else", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "-", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser122", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64945, "Length": 480, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "", "ShiftTy", "=", "StringSwitch", "<", "", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ShiftTy", "==", "", ")", "return", "", ";", "Parser", ".", "Lex", "(", ")", ";", "std", "::", "unique_ptr", "<", "Operand", ">", "PrevOp", "(", "(", "Operand", "*", ")", "Operands", ".", "pop_back_val", "(", ")", ".", "release", "(", ")", ")", ";", "if", "(", "!", "PrevOp", "->", "isReg", "(", ")", ")", "return", "Error", "(", "PrevOp", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "int", "SrcReg", "=", "PrevOp", "->", "getReg", "(", ")", ";", "SMLoc", "EndLoc", ";", "int64_t", "Imm", "=", "", ";", "int", "ShiftReg", "=", "", ";", "if", "(", "ShiftTy", "==", "", ")", "{", "ShiftReg", "=", "SrcReg", ";", "}", "else", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ImmLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftExpr", "=", "nullptr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "<", "", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "if", "(", "Imm", "==", "", ")", "ShiftTy", "=", "", ";", "}", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "SMLoc", "L", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "ShiftReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "ShiftReg", "==", "-", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "-", "", ";", "}", "}", "else", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "-", "", ";", "}", "}", "if", "(", "ShiftReg", "&&", "ShiftTy", "!=", "", ")", "Operands", ".", "push_back", "(", "Operand", "::", "CreateShiftedRegister", "(", "ShiftTy", ",", "SrcReg", ",", "ShiftReg", ",", "Imm", ",", "S", ",", "EndLoc", ")", ")", ";", "else", "Operands", ".", "push_back", "(", "Operand", "::", "CreateShiftedImmediate", "(", "ShiftTy", ",", "SrcReg", ",", "Imm", ",", "S", ",", "EndLoc", ")", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMAsmParser122", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64946, "Length": 496, "Cover_Rate": 0.8551724137931035} {"Template_token": ["", "const", "MCExpr", "*", "SOExpr", "=", "Op", ".", "getImm", "(", ")", ";", "int64_t", "Value", ";", "if", "(", "!", "SOExpr", "->", "EvaluateAsAbsolute", "(", "Value", ")", ")", "return", "Match_Success", ";", "assert", "(", "(", "Value", ">=", "INT32_MIN", "&&", "Value", "<=", "UINT32_MAX", ")", "&&", "", ")", ";", "}", "break", ";", "case", "MCK_GPRPair", ":", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "MRI", "->", "getRegClass", "(", "", ")", ".", "contains", "(", "Op", ".", "getReg", "(", ")", ")", ")", "return", "Match_Success", ";", "break", ";", "}", "return", "Match_InvalidOperand", ";"], "ground_truth": ["}"], "File": "ARMAsmParser122", "Func": "validateTargetOperandClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64948, "Length": 82, "Cover_Rate": 0.4659090909090909} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveArch", "(", "SMLoc", "L", ")", "{", "StringRef", "Arch", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "", "(", "Arch", ")", ";"], "ground_truth": ["if", "(", "ID", "==", "", ")", "{"], "File": "ARMAsmParser123", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64949, "Length": 39, "Cover_Rate": 0.582089552238806} {"Template_token": ["", "if", "(", "(", "getAvailableFeatures", "(", ")", "&", "Extension", ".", "ArchCheck", ")", "!=", "Extension", ".", "ArchCheck", ")", "{", "Error", "(", "ExtLoc", ",", "", "+", "Name", "+", "", "", ")", ";", "return", "false", ";", "}", "FeatureBitset", "ToggleFeatures", "=", "EnableFeature", "?", "(", "~", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ":", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ";", "uint64_t", "Features", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "ToggleFeatures", ")", ")", ";", "setAvailableFeatures", "(", "Features", ")", ";", "return", "false", ";", "}"], "ground_truth": ["Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";"], "File": "ARMAsmParser123", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64950, "Length": 94, "Cover_Rate": 0.3298245614035088} {"Template_token": ["", "Error", "(", "FPUNameLoc", ",", "", ")", ";", "return", "false", ";", "}", "for", "(", "auto", "Feature", ":", "Features", ")", "STI", ".", "ApplyFeatureFlag", "(", "Feature", ")", ";"], "ground_truth": ["setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "File": "ARMAsmParser123", "Func": "parseDirectiveFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64951, "Length": 37, "Cover_Rate": 0.3135593220338983} {"Template_token": ["", "StringRef", "FPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "", "(", "FPU", ")", ";", "std", "::", "vector", "<", "const", "char", "*", ">", "Features", ";", "if", "(", "!", "", "(", "ID", ",", "Features", ")", ")", "{", "Error", "(", "FPUNameLoc", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser123", "Func": "parseDirectiveFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64952, "Length": 54, "Cover_Rate": 0.4576271186440678} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveObjectArch", "(", "SMLoc", "L", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser123", "Func": "parseDirectiveObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64953, "Length": 53, "Cover_Rate": 0.3028571428571429} {"Template_token": ["", "SMLoc", "ArchLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "unsigned", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "ArchLoc", ",", "", "+", "Arch", "+", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "getTargetStreamer", "(", ")", ".", "emitObjectArch", "(", "ID", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["Parser", ".", "eatToEndOfStatement", "(", ")", ";"], "File": "ARMAsmParser123", "Func": "parseDirectiveObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64954, "Length": 99, "Cover_Rate": 0.5657142857142857} {"Template_token": ["", "const", "auto", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ";", "bool", "IsMachO", "=", "Format", "==", "MCObjectFileInfo", "::", "IsMachO", ";", "if", "(", "IsMachO", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "&&", "Tok", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Tok", ".", "getIdentifier", "(", ")", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Func", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser124", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64955, "Length": 168, "Cover_Rate": 0.9032258064516129} {"Template_token": ["", "unsigned", "CC", "=", "CondCodeFromString", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ")", ";", "if", "(", "CC", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "PredicationCode", "=", "CC", ";", "}", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "IMod", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "ProcessorIMod", "=", "IMod", ";", "}", "}", "if", "(", "isMnemonicVPTPredicable", "(", "Mnemonic", ",", "ExtraToken", ")", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ")", "{", "unsigned", "CC", "=", "VectorCondCodeFromString", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ")", ";", "if", "(", "CC", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "VPTPredicationCode", "=", "CC", ";", "}", "return", "Mnemonic", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "ITMask", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", ")", ";", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "", ")", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "ITMask", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", ")", ";", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "", ")", ";", "}"], "ground_truth": ["else", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{"], "File": "ARMAsmParser125", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64962, "Length": 472, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "MatchResult", "=", "MatchInstruction", "(", "Operands", ",", "Inst", ",", "NearMisses", ",", "MatchingInlineAsm", ",", "PendConditionalInstruction", ",", "Out", ")", ";", "switch", "(", "MatchResult", ")", "{", "case", "Match_Success", ":", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Inst", ".", "dump_pretty", "(", "dbgs", "(", ")", ",", "MII", ".", "getName", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "validateInstruction", "(", "Inst", ",", "Operands", ")", ")", "{", "forwardITPosition", "(", ")", ";", "forwardVPTPosition", "(", ")", ";", "return", "true", ";", "}", "{", "bool", "wasInITBlock", "=", "inITBlock", "(", ")", ";", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Inst", ".", "dump_pretty", "(", "dbgs", "(", ")", ",", "MII", ".", "getName", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "wasInITBlock", "&&", "hasV8Ops", "(", ")", "&&", "isThumb", "(", ")", "&&", "!", "isV8EligibleForIT", "(", "&", "Inst", ")", "&&", "!", "getTargetOptions", "(", ")", ".", "MCNoDeprecatedWarn", ")", "{", "Warning", "(", "IDLoc", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser127", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64963, "Length": 171, "Cover_Rate": 0.44072164948453607} {"Template_token": ["", "}", "continue", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "RegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "OldReg", "=", "Reg", ";", "const", "AsmToken", "RegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "if", "(", "!", "AllowRAAC", "&&", "Reg", "==", "", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "bool", "isQReg", "=", "false", ";", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "{", "Reg", "=", "getDRegFromQReg", "(", "Reg", ")", ";", "isQReg", "=", "true", ";", "}", "if", "(", "Reg", "!=", "", "&&", "!", "RC", "->", "contains", "(", "Reg", ")", "&&", "RC", "->", "getID", "(", ")", "==", "MCRegisterClasses", "[", "", "]", ".", "getID", "(", ")", "&&", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "{", "RC", "=", "&", "MCRegisterClasses", "[", "", "]", ";", "}", "if", "(", "Reg", "==", "", "&&", "(", "RC", "==", "&", "MCRegisterClasses", "[", "", "]", "||", "RC", "==", "&", "MCRegisterClasses", "[", "", "]", "||", "RC", "==", "&", "MCRegisterClasses", "[", "", "]", ")", ")", "{", "RC", "=", "&", "MCRegisterClasses", "[", "", "]", ";", "EReg", "=", "MRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "!", "insertNoDuplicates", "(", "Registers", ",", "EReg", ",", "Reg", ")", ")", "{", "Warning", "(", "RegLoc", ",", "", "+", "RegTok", ".", "getString", "(", ")", "+", "", ")", ";", "}", "continue", ";", "}", "if", "(", "(", "Reg", "==", "", "&&", "RC", "!=", "&", "MCRegisterClasses", "[", "", "]", ")", "||", "(", "Reg", "!=", "", "&&", "!", "RC", "->", "contains", "(", "Reg", ")", ")", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "if", "(", "EnforceOrder", "&&", "MRI", "->", "getEncodingValue", "(", "Reg", ")", "<", "MRI", "->", "getEncodingValue", "(", "OldReg", ")", ")", "{", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "Warning", "(", "RegLoc", ",", "", ")", ";", "else", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "}", "if", "(", "RC", "!=", "&", "MCRegisterClasses", "[", "", "]", "&&", "RC", "!=", "&", "MCRegisterClasses", "[", "", "]", "&&", "Reg", "!=", "OldReg", "+", "", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "EReg", "=", "MRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "!", "insertNoDuplicates", "(", "Registers", ",", "EReg", ",", "Reg", ")", ")", "{", "Warning", "(", "RegLoc", ",", "", "+", "RegTok", ".", "getString", "(", ")", "+", "", ")", ";", "}", "if", "(", "isQReg", ")", "{", "EReg", "=", "MRI", "->", "getEncodingValue", "(", "++", "Reg", ")", ";", "Registers", ".", "emplace_back", "(", "EReg", ",", "Reg", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser127", "Func": "parseRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64964, "Length": 430, "Cover_Rate": 0.36626916524701875} {"Template_token": ["", "Operand", "*", "Op", "=", "(", "Operand", "*", ")", "Operands", "[", "", "]", ";", "if", "(", "!", "IsVector", "&&", "!", "Op", "->", "isRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["if", "(", "IsVector", "&&", "!", "Op", "->", "isDPRRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";"], "File": "ARMAsmParser129", "Func": "parseDirectiveRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64968, "Length": 52, "Cover_Rate": 0.37410071942446044} {"Template_token": ["", "}", "if", "(", "ExtraToken", "!=", "", "&&", "(", "isThumb", "(", ")", "||", "ExtraToken", "!=", "", ")", ")", "{", "SMLoc", "Loc", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "Start", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "ExtraToken", ",", "Loc", ")", ")", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "parseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "true", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "CarrySetting", "&&", "shouldOmitCCOutOperand", "(", "Mnemonic", ",", "Operands", ")", ")", "{", "Operand", "*", "Op", "=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", ")", ";", "delete", "Op", ";", "}", "if", "(", "!", "isThumb", "(", ")", "&&", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm", "(", ")", ")", "{", "Operand", "*", "Op", "=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", ")", ";", "delete", "Op", ";", "}", "if", "(", "!", "isThumb", "(", ")", "&&", "Operands", ".", "size", "(", ")", ">", "", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", "{", "bool", "isLoad", "=", "(", "Mnemonic", "==", "", ")", ";", "unsigned", "Idx", "=", "isLoad", "?", "", ":", "", ";", "Operand", "*", "Op1", "=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "Idx", "]", ")", ";", "Operand", "*", "Op2", "=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "Idx", "+", "", "]", ")", ";", "const", "MCRegisterClass", "&", "MRC", "=", "MRI", "->", "getRegClass", "(", "", ")", ";", "if", "(", "Op1", "->", "isReg", "(", ")", "&&", "Op2", "->", "isReg", "(", ")", "&&", "MRC", ".", "contains", "(", "Op1", "->", "getReg", "(", ")", ")", "&&", "MRC", ".", "contains", "(", "Op2", "->", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg1", "=", "Op1", "->", "getReg", "(", ")", ";", "unsigned", "Reg2", "=", "Op2", "->", "getReg", "(", ")", ";", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "Reg1", ")", ";"], "ground_truth": ["unsigned", "Rt2", "=", "MRI", "->", "getEncodingValue", "(", "Reg2", ")", ";"], "File": "ARMAsmParser129", "Func": "ParseInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64970, "Length": 452, "Cover_Rate": 0.375103734439834} {"Template_token": ["", "bool", "isAddrMode3", "(", ")", "const", "{", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";"], "File": "ARMAsmParser12", "Func": "isAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64971, "Length": 62, "Cover_Rate": 0.6458333333333334} {"Template_token": ["", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Val", ">", "-", "", "&&", "Val", "<", "", ";"], "File": "ARMAsmParser12", "Func": "isAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64972, "Length": 40, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "(", "Val", "&", "", ")", "==", "", ")", ")", "||", "Val", "==", "INT32_MIN", ";"], "File": "ARMAsmParser12", "Func": "isAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64973, "Length": 47, "Cover_Rate": 0.47474747474747475} {"Template_token": ["", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser12", "Func": "isAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64974, "Length": 66, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "(", "Val", "==", "INT32_MIN", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser12", "Func": "isMemImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64975, "Length": 62, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "bool", "isMemImm12Offset", "(", ")", "const", "{", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "File": "ARMAsmParser12", "Func": "isMemImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64976, "Length": 58, "Cover_Rate": 0.6590909090909091} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", "==", "INT32_MIN", ")", "||", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser12", "Func": "isMemImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64977, "Length": 40, "Cover_Rate": 0.49382716049382713} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", "==", "INT32_MIN", ")", "||", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser12", "Func": "isMemImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64978, "Length": 40, "Cover_Rate": 0.49382716049382713} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "==", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "false", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", "==", "INT32_MIN", ")", "||", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", ";"], "File": "ARMAsmParser12", "Func": "isMemNegImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64979, "Length": 72, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "(", "Val", "==", "INT32_MIN", ")", ";"], "File": "ARMAsmParser12", "Func": "isMemPCRelImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64980, "Length": 29, "Cover_Rate": 0.35802469135802467} {"Template_token": ["", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";"], "ground_truth": ["case", "Match_ConversionFail", ":"], "File": "ARMAsmParser12", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64981, "Length": 84, "Cover_Rate": 0.3088235294117647} {"Template_token": ["", "return", "true", ";", "}", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ")", ")", ";", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "true", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":"], "ground_truth": ["return", "Error", "(", "IDLoc", ",", "", ")", ";"], "File": "ARMAsmParser12", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64982, "Length": 146, "Cover_Rate": 0.5367647058823529} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "true", ";", "StringRef", "ShiftName", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", "||", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "return", "Error", "(", "Loc", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Amount", "=", "", ";", "if", "(", "St", "!=", "", ")", "{", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Expr", ")", ")", "return", "true", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";"], "File": "ARMAsmParser12", "Func": "parseMemRegOffsetShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64984, "Length": 224, "Cover_Rate": 0.6204986149584487} {"Template_token": ["", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal", "=", "", ";", "}", "}", "else", "if", "(", "SpecReg", "==", "", "||", "SpecReg", "==", "", ")", "{", "if", "(", "Flags", "==", "", "||", "Flags", "==", "", ")", "Flags", "=", "", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "Flags", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", "||", "(", "FlagsVal", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "FlagsVal", "|=", "Flag", ";", "}", "}", "else", "return", "MatchOperand_NoMatch", ";", "if", "(", "SpecReg", "==", "", ")", "FlagsVal", "|=", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser12", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64985, "Length": 224, "Cover_Rate": 0.40950639853747717} {"Template_token": ["", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "", ")", ";", "StringRef", "Mask", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "isMClass", "(", ")", ")", "{", "std", "::", "string", "Name", "=", "Mask", ".", "lower", "(", ")", ";", "unsigned", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV7Ops", "(", ")", "&&", "FlagsVal", ">=", "", "&&", "FlagsVal", "<=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal", "=", "", ";", "}", "}", "else", "if", "(", "SpecReg", "==", "", "||", "SpecReg", "==", "", ")", "{", "if", "(", "Flags", "==", "", "||", "Flags", "==", "", ")", "Flags", "=", "", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "Flags", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", "||", "(", "FlagsVal", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "FlagsVal", "|=", "Flag", ";", "}", "}", "else", "return", "MatchOperand_NoMatch", ";", "if", "(", "SpecReg", "==", "", ")", "FlagsVal", "|=", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser12", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64986, "Length": 506, "Cover_Rate": 0.9250457038391224} {"Template_token": ["", "case", "AsmToken", "::", "Identifier", ":", "{", "if", "(", "!", "tryParseRegisterWithWriteBack", "(", "Operands", ")", ")", "return", "false", ";", "int", "Res", "=", "tryParseShiftRegister", "(", "Operands", ")", ";", "if", "(", "Res", "==", "", ")", "return", "false", ";", "else", "if", "(", "Res", "==", "-", "", ")", "return", "true", ";", "if", "(", "Mnemonic", "==", "", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ".", "equals_lower", "(", "", ")", ")", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "ImmVal", "=", "MCConstantExpr", "::", "Create", "(", "INT32_MIN", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Colon", ":", "{", "MCExpr", "::", "VariantKind", "RefKind", ";", "if", "(", "parsePrefix", "(", "RefKind", ")", ")", "return", "true", ";"], "ground_truth": ["const", "MCExpr", "*", "SubExprVal", ";"], "File": "ARMAsmParser12", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64987, "Length": 403, "Cover_Rate": 0.7183600713012478} {"Template_token": ["", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";"], "ground_truth": ["if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "true", ";"], "File": "ARMAsmParser12", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64988, "Length": 200, "Cover_Rate": 0.35650623885918004} {"Template_token": ["", "int", "EndReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "EndReg", "==", "-", "", ")", "return", "Error", "(", "EndLoc", ",", "", ")", ";", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "EndReg", ")", ")", "EndReg", "=", "getDRegFromQReg", "(", "EndReg", ")", "+", "", ";", "if", "(", "Reg", "==", "EndReg", ")", "continue", ";", "if", "(", "!", "RC", "->", "contains", "(", "EndReg", ")", ")", "return", "Error", "(", "EndLoc", ",", "", ")", ";", "if", "(", "getRegisterNumbering", "(", "Reg", ")", ">", "getRegisterNumbering", "(", "EndReg", ")", ")", "return", "Error", "(", "EndLoc", ",", "", ")", ";", "while", "(", "Reg", "!=", "EndReg", ")", "{", "Reg", "=", "getNextRegister", "(", "Reg", ")", ";", "Registers", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "SMLoc", ">", "(", "Reg", ",", "RegLoc", ")", ")", ";", "}", "continue", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "RegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "OldReg", "=", "Reg", ";", "const", "AsmToken", "RegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "bool", "isQReg", "=", "false", ";", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "{", "Reg", "=", "getDRegFromQReg", "(", "Reg", ")", ";", "isQReg", "=", "true", ";", "}", "if", "(", "!", "RC", "->", "contains", "(", "Reg", ")", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "if", "(", "getRegisterNumbering", "(", "Reg", ")", "<", "getRegisterNumbering", "(", "OldReg", ")", ")", "{", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "Warning", "(", "RegLoc", ",", "", ")", ";", "else", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "}", "if", "(", "getRegisterNumbering", "(", "Reg", ")", "==", "getRegisterNumbering", "(", "OldReg", ")", ")", "{", "Warning", "(", "RegLoc", ",", "", "+", "RegTok", ".", "getString", "(", ")", "+", "", ")", ";", "continue", ";", "}"], "ground_truth": ["if", "(", "RC", "!=", "&", "MCRegisterClasses", "[", "", "]", "&&", "Reg", "!=", "OldReg", "+", "", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";"], "File": "ARMAsmParser12", "Func": "parseRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64989, "Length": 325, "Cover_Rate": 0.40574282147315854} {"Template_token": ["", "case", "k_PostIndexRegister", ":", "OS", "<<", "", "<<", "(", "PostIdxReg", ".", "isAdd", "?", "", ":", "", ")", "<<", "PostIdxReg", ".", "RegNum", ";", "if", "(", "PostIdxReg", ".", "ShiftTy", "!=", "", ")", "OS", "<<", "", "(", "PostIdxReg", ".", "ShiftTy", ")", "<<", "", "<<", "PostIdxReg", ".", "ShiftImm", ";", "OS", "<<", "", ";", "break", ";", "case", "k_ProcIFlags", ":", "{", "OS", "<<", "", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "OS", "<<", "", "(", "", "<<", "i", ")", ";", "OS", "<<", "", ";", "break", ";", "}", "case", "k_Register", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "k_ShifterImmediate", ":", "OS", "<<", "", "<<", "(", "ShifterImm", ".", "isASR", "?", "", ":", "", ")", "<<", "", "<<", "ShifterImm", ".", "Imm", "<<", "", ";", "break", ";", "case", "k_ShiftedRegister", ":", "OS", "<<", "", "<<", "RegShiftedReg", ".", "SrcReg", "<<", "", "<<", "", "(", "RegShiftedReg", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedReg", ".", "ShiftReg", "<<", "", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "OS", "<<", "", "<<", "RegShiftedImm", ".", "SrcReg", "<<", "", "<<", "", "(", "RegShiftedImm", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedImm", ".", "ShiftImm", "<<", "", ";", "break", ";", "case", "k_RotateImmediate", ":", "OS", "<<", "", "<<", "", "<<", "(", "RotImm", ".", "Imm", "*", "", ")", "<<", "", ";", "break", ";", "case", "k_BitfieldDescriptor", ":", "OS", "<<", "", "<<", "", "<<", "Bitfield", ".", "LSB", "<<", "", "<<", "Bitfield", ".", "Width", "<<", "", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "{", "OS", "<<", "", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "OS", "<<", "*", "I", ";", "if", "(", "++", "I", "<", "E", ")", "OS", "<<", "", ";", "}", "OS", "<<", "", ";", "break", ";", "}", "case", "k_VectorList", ":", "OS", "<<", "", "<<", "VectorList", ".", "Count", "<<", "", "<<", "VectorList", ".", "RegNum", "<<", "", ";", "break", ";", "case", "k_VectorListAllLanes", ":", "OS", "<<", "", "<<", "VectorList", ".", "Count", "<<", "", "<<", "VectorList", ".", "RegNum", "<<", "", ";", "break", ";", "case", "k_VectorListIndexed", ":", "OS", "<<", "", "<<", "VectorList", ".", "LaneIndex", "<<", "", "<<", "VectorList", ".", "Count", "<<", "", "<<", "VectorList", ".", "RegNum", "<<", "", ";", "break", ";", "case", "k_Token", ":", "OS", "<<", "", "<<", "getToken", "(", ")", "<<", "", ";", "break", ";", "case", "k_VectorIndex", ":", "OS", "<<", "", "<<", "getVectorIndex", "(", ")", "<<", "", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser12", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64990, "Length": 430, "Cover_Rate": 0.6351550960118169} {"Template_token": ["", "OS", "<<", "", "<<", "CondCodeToString", "(", "getCondCode", "(", ")", ")", "<<", "", ";", "break", ";", "case", "k_CCOut", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "k_ITCondMask", ":", "{", "static", "const", "char", "*", "MaskStr", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "assert", "(", "(", "ITMask", ".", "Mask", "&", "", ")", "==", "ITMask", ".", "Mask", ")", ";", "OS", "<<", "", "<<", "MaskStr", "[", "ITMask", ".", "Mask", "]", "<<", "", ";", "break", ";", "}", "case", "k_CoprocNum", ":", "OS", "<<", "", "<<", "getCoproc", "(", ")", "<<", "", ";", "break", ";", "case", "k_CoprocReg", ":", "OS", "<<", "", "<<", "getCoproc", "(", ")", "<<", "", ";", "break", ";", "case", "k_CoprocOption", ":", "OS", "<<", "", "<<", "CoprocOption", ".", "Val", "<<", "", ";", "break", ";", "case", "k_MSRMask", ":", "OS", "<<", "", "<<", "getMSRMask", "(", ")", "<<", "", ";", "break", ";", "case", "k_Immediate", ":", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "k_MemBarrierOpt", ":", "OS", "<<", "", "<<", "MemBOptToString", "(", "getMemBarrierOpt", "(", ")", ")", "<<", "", ";", "break", ";", "case", "k_Memory", ":", "OS", "<<", "", "<<", "", "<<", "Memory", ".", "BaseRegNum", ";", "OS", "<<", "", ";", "break", ";", "case", "k_PostIndexRegister", ":", "OS", "<<", "", "<<", "(", "PostIdxReg", ".", "isAdd", "?", "", ":", "", ")", "<<", "PostIdxReg", ".", "RegNum", ";", "if", "(", "PostIdxReg", ".", "ShiftTy", "!=", "", ")", "OS", "<<", "", "(", "PostIdxReg", ".", "ShiftTy", ")", "<<", "", "<<", "PostIdxReg", ".", "ShiftImm", ";", "OS", "<<", "", ";", "break", ";", "case", "k_ProcIFlags", ":", "{", "OS", "<<", "", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";"], "ground_truth": ["for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "OS", "<<", "", "(", "", "<<", "i", ")", ";"], "File": "ARMAsmParser12", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64991, "Length": 314, "Cover_Rate": 0.4638109305760709} {"Template_token": ["", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "IMod", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "ProcessorIMod", "=", "IMod", ";", "}", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{"], "ground_truth": ["ITMask", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", ")", ";"], "File": "ARMAsmParser12", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64994, "Length": 247, "Cover_Rate": 0.36976047904191617} {"Template_token": ["", "case", "", ":", "{", "unsigned", "Rt", "=", "getRegisterNumbering", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rt2", "=", "getRegisterNumbering", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "!=", "Rt", "+", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "lsb", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "widthm1", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "widthm1", ">=", "", "-", "lsb", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "{", "unsigned", "Rn", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "hasWritebackToken", "=", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isToken", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getToken", "(", ")", "==", "", ")", ";", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "Rn", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "+", "hasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "!", "listContainsBase", "&&", "!", "hasWritebackToken", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "listContainsBase", "&&", "hasWritebackToken", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "listContainsReg", "(", "Inst", ",", "", ",", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "break", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser12", "Func": "validateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64995, "Length": 459, "Cover_Rate": 0.4766355140186916} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "", "(", "-", "Value", ")", "!=", "-", "", ";"], "File": "ARMAsmParser131", "Func": "isARMSOImmNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64997, "Length": 52, "Cover_Rate": 0.8524590163934426} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "", "(", "-", "Value", ")", "!=", "-", "", ";"], "File": "ARMAsmParser131", "Func": "isARMSOImmNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64998, "Length": 19, "Cover_Rate": 0.3114754098360656} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser131", "Func": "isT2SOImmNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64999, "Length": 23, "Cover_Rate": 0.3770491803278688} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "", "(", "-", "Value", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser131", "Func": "isT2SOImmNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65000, "Length": 28, "Cover_Rate": 0.45901639344262296} {"Template_token": ["", "return", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser131", "Func": "isVecListDPairSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65001, "Length": 16, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorList", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "File": "ARMAsmParser131", "Func": "isVecListDPairSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65002, "Length": 25, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "", ")", ";", "StringRef", "Mask", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "isMClass", "(", ")", ")", "{", "std", "::", "string", "Name", "=", "Mask", ".", "lower", "(", ")", ";", "unsigned", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV7Ops", "(", ")", "&&", "FlagsVal", ">=", "", "&&", "FlagsVal", "<=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{"], "ground_truth": ["if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";"], "File": "ARMAsmParser131", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65003, "Length": 363, "Cover_Rate": 0.6685082872928176} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "return", "MatchOperand_Success", ";", "}", "const", "MCExpr", "*", "LaneIndex", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "LaneIndex", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "LaneIndex", ")", ";", "if", "(", "!", "CE", ")", "{"], "ground_truth": ["Error", "(", "Loc", ",", "", ")", ";"], "File": "ARMAsmParser131", "Func": "parseVectorLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65004, "Length": 77, "Cover_Rate": 0.3168724279835391} {"Template_token": ["", "AsmParser", "(", "const", "Target", "&", "T", ",", "MCAsmParser", "&", "_Parser", ")", ":", "TargetAsmParser", "(", "T", ")", ",", "Parser", "(", "_Parser", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmParser13", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65006, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "AsmParser", "(", "const", "Target", "&", "T", ",", "MCAsmParser", "&", "_Parser", ")", ":", "TargetAsmParser", "(", "T", ")", ",", "Parser", "(", "_Parser", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmParser13", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65007, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "case", "Register", ":", "Reg", "=", "o", ".", "Reg", ";", "break", ";", "case", "Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "Memory", ":", "Mem", "=", "o", ".", "Mem", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmParser13", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65008, "Length": 34, "Cover_Rate": 0.41975308641975306} {"Template_token": ["", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "ARMAsmParser13", "Func": "CreateImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65009, "Length": 20, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "Op", "->", "Mem", ".", "ShiftType", "=", "ShiftType", ";", "Op", "->", "Mem", ".", "ShiftAmount", "=", "ShiftAmount", ";", "Op", "->", "Mem", ".", "Preindexed", "=", "Preindexed", ";", "Op", "->", "Mem", ".", "Postindexed", "=", "Postindexed", ";", "Op", "->", "Mem", ".", "Negative", "=", "Negative", ";", "Op", "->", "Mem", ".", "Writeback", "=", "Writeback", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "ARMAsmParser13", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65010, "Length": 54, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "Op", "->", "Kind", "=", "Memory", ";", "Op", "->", "Mem", ".", "BaseRegNum", "=", "BaseRegNum", ";", "Op", "->", "Mem", ".", "OffsetIsReg", "=", "OffsetIsReg", ";", "Op", "->", "Mem", ".", "Offset", "=", "Offset", ";", "Op", "->", "Mem", ".", "OffsetRegNum", "=", "OffsetRegNum", ";", "Op", "->", "Mem", ".", "OffsetRegShifted", "=", "OffsetRegShifted", ";", "Op", "->", "Mem", ".", "ShiftType", "=", "ShiftType", ";", "Op", "->", "Mem", ".", "ShiftAmount", "=", "ShiftAmount", ";", "Op", "->", "Mem", ".", "Preindexed", "=", "Preindexed", ";", "Op", "->", "Mem", ".", "Postindexed", "=", "Postindexed", ";", "Op", "->", "Mem", ".", "Negative", "=", "Negative", ";", "Op", "->", "Mem", ".", "Writeback", "=", "Writeback", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "ARMAsmParser13", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65011, "Length": 100, "Cover_Rate": 0.5847953216374269} {"Template_token": ["", "Op", "->", "Reg", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "Reg", ".", "Writeback", "=", "Writeback", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["}"], "File": "ARMAsmParser13", "Func": "CreateReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65012, "Length": 29, "Cover_Rate": 0.43283582089552236} {"Template_token": ["", "const", "MCExpr", "*", "getImm", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Immediate", "&&", "", ")", ";"], "ground_truth": ["return", "Imm", ".", "Val", ";"], "File": "ARMAsmParser13", "Func": "getImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65013, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "assert", "(", "Kind", "==", "Immediate", "&&", "", ")", ";", "return", "Imm", ".", "Val", ";"], "ground_truth": ["}"], "File": "ARMAsmParser13", "Func": "getImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65014, "Length": 15, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "assert", "(", "Kind", "==", "Register", "&&", "", ")", ";"], "ground_truth": ["return", "Reg", ".", "RegNum", ";"], "File": "ARMAsmParser13", "Func": "getReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65016, "Length": 14, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "StringRef", "getToken", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Token", "&&", "", ")", ";"], "ground_truth": ["return", "StringRef", "(", "Tok", ".", "Data", ",", "Tok", ".", "Length", ")", ";"], "File": "ARMAsmParser13", "Func": "getToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65017, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "bool", "isReg", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "Register", ";"], "File": "ARMAsmParser13", "Func": "isReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65019, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isReg", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "Register", ";"], "File": "ARMAsmParser13", "Func": "isReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65020, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isToken", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "Token", ";"], "File": "ARMAsmParser13", "Func": "isToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65022, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "RegisterAsmParser", "<", "AsmParser", ">", "X", "(", "TheTarget", ")", ";", "RegisterAsmParser", "<", "AsmParser", ">", "Y", "(", "TheThumbTarget", ")", ";"], "ground_truth": ["LLVMInitializeAsmLexer", "(", ")", ";"], "File": "ARMAsmParser13", "Func": "LLVMInitializeARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65023, "Length": 22, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "RegisterAsmParser", "<", "AsmParser", ">", "Y", "(", "TheThumbTarget", ")", ";", "LLVMInitializeAsmLexer", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser13", "Func": "LLVMInitializeARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65024, "Length": 14, "Cover_Rate": 0.5} {"Template_token": ["", "const", "StringRef", "&", "Mnemonic", "=", "Op0", ".", "getToken", "(", ")", ";", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "{", "Inst", "=", "MCInst", "(", ")", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser13", "Func": "MatchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65025, "Length": 138, "Cover_Rate": 0.7379679144385026} {"Template_token": ["", "bool", "AsmParser", "::", "MatchInstruction", "(", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCInst", "&", "Inst", ")", "{", "Operand", "&", "Op0", "=", "*", "(", "Operand", "*", ")", "Operands", "[", "", "]", ";", "assert", "(", "Op0", ".", "Kind", "==", "Operand", "::", "Token", "&&", "", ")", ";", "const", "StringRef", "&", "Mnemonic", "=", "Op0", ".", "getToken", "(", ")", ";", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "{", "Inst", "=", "MCInst", "(", ")", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "File": "ARMAsmParser13", "Func": "MatchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65026, "Length": 153, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";"], "ground_truth": ["return", "-", "", ";"], "File": "ARMAsmParser13", "Func": "MatchRegisterName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65027, "Length": 234, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";"], "ground_truth": ["else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";"], "File": "ARMAsmParser13", "Func": "MatchRegisterName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65028, "Length": 167, "Cover_Rate": 0.6117216117216118} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "", ")", ";", "int", "RegNum", ";", "RegNum", "=", "MatchRegisterName", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "RegNum", "==", "-", "", ")", "return", "true", ";", "S", "=", "Tok", ".", "getLoc", "(", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser13", "Func": "MaybeParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65029, "Length": 63, "Cover_Rate": 0.375} {"Template_token": ["", "else", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveThumb", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveThumbFunc", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveCode", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveSyntax", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser13", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65030, "Length": 68, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "unified_syntax", "=", "false", ";", "}", "else", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser13", "Func": "ParseDirectiveSyntax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65031, "Length": 52, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser13", "Func": "ParseDirectiveThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65032, "Length": 31, "Cover_Rate": 0.775} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "&&", "Tok", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "StringRef", "ATTRIBUTE_UNUSED", "SymbolName", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser13", "Func": "ParseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65033, "Length": 78, "Cover_Rate": 0.7878787878787878} {"Template_token": ["", "bool", "AsmParser", "::", "ParseDirectiveWord", "(", "unsigned", "Size", ",", "SMLoc", "L", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "for", "(", ";", ";", ")", "{", "const", "MCExpr", "*", "Value", ";"], "ground_truth": ["if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Value", ")", ")", "return", "true", ";"], "File": "ARMAsmParser13", "Func": "ParseDirectiveWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65034, "Length": 51, "Cover_Rate": 0.4180327868852459} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Value", ")", ")", "return", "true", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ",", "", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";"], "File": "ARMAsmParser13", "Func": "ParseDirectiveWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65035, "Length": 67, "Cover_Rate": 0.5491803278688525} {"Template_token": ["", "Operands", ".", "push_back", "(", "Op", ".", "take", "(", ")", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "OwningPtr", "<", "Operand", ">", "Op", ";", "if", "(", "ParseOperand", "(", "Op", ")", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "Op", ".", "take", "(", ")", ")", ";", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Op", ")", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "Op", ".", "take", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser13", "Func": "ParseInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65036, "Length": 108, "Cover_Rate": 0.7152317880794702} {"Template_token": ["", "int", "BaseRegNum", "=", "Op", "->", "getReg", "(", ")", ";", "bool", "Preindexed", "=", "false", ";", "bool", "Postindexed", "=", "false", ";", "bool", "OffsetIsReg", "=", "false", ";", "bool", "Negative", "=", "false", ";", "bool", "Writeback", "=", "false", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Preindexed", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "int", "OffsetRegNum", ";", "bool", "OffsetRegShifted", ";", "enum", "ShiftType", "ShiftType", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "const", "MCExpr", "*", "Offset", ";", "if", "(", "ParseMemoryOffsetReg", "(", "Negative", ",", "OffsetRegShifted", ",", "ShiftType", ",", "ShiftAmount", ",", "Offset", ",", "OffsetIsReg", ",", "OffsetRegNum", ",", "E", ")", ")", "return", "true", ";", "const", "AsmToken", "&", "RBracTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "RBracTok", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "RBracTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "E", "=", "RBracTok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "E", "=", "ExclaimTok", ".", "getLoc", "(", ")", ";", "Writeback", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}"], "ground_truth": ["Operand", "::", "CreateMem", "(", "Op", ",", "BaseRegNum", ",", "OffsetIsReg", ",", "Offset", ",", "OffsetRegNum", ",", "OffsetRegShifted", ",", "ShiftType", ",", "ShiftAmount", ",", "Preindexed", ",", "Postindexed", ",", "Negative", ",", "Writeback", ",", "S", ",", "E", ")", ";"], "File": "ARMAsmParser13", "Func": "ParseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65037, "Length": 234, "Cover_Rate": 0.44656488549618323} {"Template_token": ["", "OffsetIsReg", "=", "false", ";", "OffsetRegNum", "=", "-", "", ";", "const", "AsmToken", "&", "NextTok", "=", "Parser", ".", "getTok", "(", ")", ";", "E", "=", "NextTok", ".", "getLoc", "(", ")", ";", "if", "(", "NextTok", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "NextTok", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Negative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "OffsetRegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "OffsetRegTok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "OffsetIsReg", "=", "!", "MaybeParseRegister", "(", "Op", ",", "false", ")", ";", "if", "(", "OffsetIsReg", ")", "{", "E", "=", "Op", "->", "getEndLoc", "(", ")", ";", "OffsetRegNum", "=", "Op", "->", "getReg", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser13", "Func": "ParseMemoryOffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65038, "Length": 125, "Cover_Rate": 0.36443148688046645} {"Template_token": ["", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operand", "::", "CreateImm", "(", "Op", ",", "IdVal", ",", "S", ",", "E", ")", ";", "return", "false", ";", "case", "AsmToken", "::", "LBrac", ":", "return", "ParseMemory", "(", "Op", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "ParseRegisterList", "(", "Op", ")", ";", "case", "AsmToken", "::", "Hash", ":", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";"], "ground_truth": ["if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "true", ";"], "File": "ARMAsmParser13", "Func": "ParseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65039, "Length": 134, "Cover_Rate": 0.5583333333333333} {"Template_token": ["", "bool", "AsmParser", "::", "ParseOperand", "(", "OwningPtr", "<", "Operand", ">", "&", "Op", ")", "{", "SMLoc", "S", ",", "E", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Identifier", ":", "if", "(", "!", "MaybeParseRegister", "(", "Op", ",", "true", ")", ")", "return", "false", ";", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operand", "::", "CreateImm", "(", "Op", ",", "IdVal", ",", "S", ",", "E", ")", ";", "return", "false", ";", "case", "AsmToken", "::", "LBrac", ":"], "ground_truth": ["return", "ParseMemory", "(", "Op", ")", ";"], "File": "ARMAsmParser13", "Func": "ParseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65040, "Length": 128, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "bool", "AsmParser", "::", "ParseRegisterList", "(", "OwningPtr", "<", "Operand", ">", "&", "Op", ")", "{", "SMLoc", "S", ",", "E", ";", "assert", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LCurly", ")", "&&", "", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "RegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "RegLoc", "=", "RegTok", ".", "getLoc", "(", ")", ";", "if", "(", "RegTok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "int", "RegNum", "=", "MatchRegisterName", "(", "RegTok", ".", "getString", "(", ")", ")", ";", "if", "(", "RegNum", "==", "-", "", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "unsigned", "RegList", "=", "", "<<", "RegNum", ";"], "ground_truth": ["int", "HighRegNum", "=", "RegNum", ";"], "File": "ARMAsmParser13", "Func": "ParseRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65041, "Length": 138, "Cover_Rate": 0.4233128834355828} {"Template_token": ["", "const", "StringRef", "&", "ShiftName", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Lsl", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Lsr", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Asr", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Ror", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Rrx", ";", "else", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "St", "==", "Rrx", ")", "return", "false", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";"], "ground_truth": ["if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser13", "Func": "ParseShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65042, "Length": 138, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Ror", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Rrx", ";", "else", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "St", "==", "Rrx", ")", "return", "false", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftAmount", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser13", "Func": "ParseShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65043, "Length": 107, "Cover_Rate": 0.5169082125603864} {"Template_token": ["", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "IMod", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "ProcessorIMod", "=", "IMod", ";", "}", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "ITMask", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", ")", ";", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "", ")", ";", "}", "return", "Mnemonic", ";"], "ground_truth": ["}"], "File": "ARMAsmParser14", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65045, "Length": 275, "Cover_Rate": 0.36231884057971014} {"Template_token": ["", "void", "addVecListFourDOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser16", "Func": "addVecListFourDOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65046, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser16", "Func": "addVecListFourDOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65047, "Length": 24, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser16", "Func": "addVecListThreeDOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65048, "Length": 15, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser16", "Func": "addVecListThreeDOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65049, "Length": 15, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser16", "Func": "addVecListTwoDOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65051, "Length": 24, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "void", "addVecListTwoQOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser16", "Func": "addVecListTwoQOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65052, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addVecListTwoDOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser16", "Func": "cvtVLDwbFixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65053, "Length": 70, "Cover_Rate": 0.7608695652173914} {"Template_token": ["", "bool", "AsmParser", "::", "cvtVLDwbFixed", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addVecListTwoDOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser16", "Func": "cvtVLDwbFixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65054, "Length": 70, "Cover_Rate": 0.7608695652173914} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser16", "Func": "cvtVLDwbRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65055, "Length": 40, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addVecListTwoDOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser16", "Func": "cvtVSTwbFixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65056, "Length": 40, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addVecListTwoDOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser16", "Func": "cvtVSTwbRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65057, "Length": 57, "Cover_Rate": 0.5181818181818182} {"Template_token": ["", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "hasV6MOps", "(", ")", ")", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", ";", "else", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ";"], "ground_truth": ["}", "else", "CanAcceptPredicationCode", "=", "true", ";"], "File": "ARMAsmParser18", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65058, "Length": 142, "Cover_Rate": 0.3148558758314856} {"Template_token": ["", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "hasV6MOps", "(", ")", ")", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", ";", "else", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ";"], "ground_truth": ["}", "else", "CanAcceptPredicationCode", "=", "true", ";"], "File": "ARMAsmParser18", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65059, "Length": 138, "Cover_Rate": 0.30598669623059865} {"Template_token": ["", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "(", "FullInst", ".", "startswith", "(", "", ")", "&&", "FullInst", ".", "endswith", "(", "", ")", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "(", "hasCDE", "(", ")", "&&", "MS", ".", "isCDEInstr", "(", "Mnemonic", ")", "&&", "!", "MS", ".", "isITPredicableCDEInstr", "(", "Mnemonic", ")", ")", "||", "(", "hasMVE", "(", ")", "&&", "(", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", ")", ")", ")", "{", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "hasV6MOps", "(", ")", ")", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", ";", "else", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ";", "}", "else", "CanAcceptPredicationCode", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser19", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65060, "Length": 492, "Cover_Rate": 0.7604327666151468} {"Template_token": ["", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "emitCodeAlignment", "(", "", ",", "", ")", ";", "else", "getStreamer", "(", ")", ".", "emitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser19", "Func": "parseDirectiveAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65061, "Length": 43, "Cover_Rate": 0.524390243902439} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveAlign", "(", "SMLoc", "L", ")", "{", "if", "(", "parseOptionalToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "const", "MCSection", "*", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "assert", "(", "Section", "&&", "", ")", ";", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "emitCodeAlignment", "(", "", ",", "", ")", ";"], "ground_truth": ["else", "getStreamer", "(", ")", ".", "emitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";"], "File": "ARMAsmParser19", "Func": "parseDirectiveAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65062, "Length": 74, "Cover_Rate": 0.9024390243902439} {"Template_token": ["", "if", "(", "!", "Ret", ".", "hasValue", "(", ")", ")", "{", "Error", "(", "TagLoc", ",", "", "+", "Name", ")", ";", "return", "false", ";", "}", "Tag", "=", "Ret", ".", "getValue", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "const", "MCExpr", "*", "AttrExpr", ";", "TagLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "AttrExpr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "AttrExpr", ")", ";", "if", "(", "check", "(", "!", "CE", ",", "TagLoc", ",", "", ")", ")", "return", "true", ";", "Tag", "=", "CE", "->", "getValue", "(", ")", ";", "}", "if", "(", "Parser", ".", "parseToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "return", "true", ";", "StringRef", "StringValue", "=", "", ";", "bool", "IsStringValue", "=", "false", ";", "int64_t", "IntegerValue", "=", "", ";", "bool", "IsIntegerValue", "=", "false", ";", "if", "(", "Tag", "==", "", "||", "Tag", "==", "", ")", "IsStringValue", "=", "true", ";", "else", "if", "(", "Tag", "==", "", ")", "{", "IsStringValue", "=", "true", ";", "IsIntegerValue", "=", "true", ";", "}", "else", "if", "(", "Tag", "<", "", "||", "Tag", "%", "", "==", "", ")", "IsIntegerValue", "=", "true", ";", "else", "if", "(", "Tag", "%", "", "==", "", ")", "IsStringValue", "=", "true", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMAsmParser19", "Func": "parseDirectiveEabiAttr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65063, "Length": 209, "Cover_Rate": 0.3950850661625709} {"Template_token": ["", "bool", "IsIntegerValue", "=", "false", ";", "if", "(", "Tag", "==", "", "||", "Tag", "==", "", ")", "IsStringValue", "=", "true", ";", "else", "if", "(", "Tag", "==", "", ")", "{", "IsStringValue", "=", "true", ";", "IsIntegerValue", "=", "true", ";", "}", "else", "if", "(", "Tag", "<", "", "||", "Tag", "%", "", "==", "", ")", "IsIntegerValue", "=", "true", ";", "else", "if", "(", "Tag", "%", "", "==", "", ")", "IsStringValue", "=", "true", ";", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "IsIntegerValue", ")", "{", "const", "MCExpr", "*", "ValueExpr", ";", "SMLoc", "ValueExprLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "ValueExpr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ValueExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ValueExprLoc", ",", "", ")", ";", "IntegerValue", "=", "CE", "->", "getValue", "(", ")", ";", "}", "if", "(", "Tag", "==", "", ")", "{"], "ground_truth": ["if", "(", "Parser", ".", "parseToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "return", "true", ";"], "File": "ARMAsmParser19", "Func": "parseDirectiveEabiAttr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65064, "Length": 165, "Cover_Rate": 0.31190926275992437} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveEven", "(", "SMLoc", "L", ")", "{", "const", "MCSection", "*", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "if", "(", "!", "Section", ")", "{", "getStreamer", "(", ")", ".", "InitSections", "(", "false", ")", ";"], "ground_truth": ["Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";"], "File": "ARMAsmParser19", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65065, "Length": 61, "Cover_Rate": 0.61} {"Template_token": ["", "if", "(", "IsMachO", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "String", ")", ")", "{", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "emitThumbFunc", "(", "Func", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";"], "File": "ARMAsmParser19", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65066, "Length": 92, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "LLVM_FALLTHROUGH", ";", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ",", "!", "Mnemonic", ".", "startswith", "(", "", ")", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "auto", "AdjacentToken", "=", "getLexer", "(", ")", ".", "peekTok", "(", "false", ")", ";", "bool", "ExpectIdentifier", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "&&", "(", "AdjacentToken", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "||", "AdjacentToken", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", ";", "if", "(", "!", "ExpectIdentifier", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "bool", "IsNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "IsNegative", "&&", "Val", "==", "", ")", "ImmVal", "=", "MCConstantExpr", "::", "create", "(", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "LLVM_FALLTHROUGH", ";", "}", "case", "AsmToken", "::", "Colon", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "MCExpr", "::", "VariantKind", "RefKind", ";", "if", "(", "parsePrefix", "(", "RefKind", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "SubExprVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "SubExprVal", ")", ")", "return", "true", ";"], "ground_truth": ["const", "MCExpr", "*", "ExprVal", "=", "MCExpr", "::", "create", "(", "RefKind", ",", "SubExprVal", ",", "getContext", "(", ")", ")", ";"], "File": "ARMAsmParser19", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65068, "Length": 509, "Cover_Rate": 0.6052318668252081} {"Template_token": ["", "if", "(", "isImm", "(", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "return", ";", "}", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ":", "", ";"], "ground_truth": ["", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";"], "File": "ARMAsmParser1", "Func": "addAddrMode5FP16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65072, "Length": 66, "Cover_Rate": 0.4342105263157895} {"Template_token": ["", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser1", "Func": "addAddrMode5FP16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65073, "Length": 46, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "CanAcceptCarrySet", "=", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ";", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "(", "FullInst", ".", "startswith", "(", "", ")", "&&", "FullInst", ".", "endswith", "(", "", ")", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "{", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "hasV6MOps", "(", ")", ")", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", ";"], "ground_truth": ["else", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ";"], "File": "ARMAsmParser1", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65074, "Length": 400, "Cover_Rate": 0.936768149882904} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "(", "Val", "&", "", ")", "==", "", ")", ")", "||", "Val", "==", "INT32_MIN", ";"], "ground_truth": ["}"], "File": "ARMAsmParser1", "Func": "isAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65075, "Length": 38, "Cover_Rate": 0.3838383838383838} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "(", "Val", "&", "", ")", "==", "", ")", ")", "||", "Val", "==", "INT32_MIN", ";"], "File": "ARMAsmParser1", "Func": "isAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65076, "Length": 47, "Cover_Rate": 0.47474747474747475} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveAlign", "(", "SMLoc", "L", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "true", ";", "const", "MCSection", "*", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ";", "assert", "(", "Section", "&&", "", ")", ";", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "EmitCodeAlignment", "(", "", ",", "", ")", ";", "else", "getStreamer", "(", ")", ".", "EmitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser1", "Func": "parseDirectiveAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65077, "Length": 85, "Cover_Rate": 0.9883720930232558} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveArch", "(", "SMLoc", "L", ")", "{", "StringRef", "Arch", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "bool", "WasThumb", "=", "isThumb", "(", ")", ";"], "ground_truth": ["Triple", "T", ";"], "File": "ARMAsmParser1", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65078, "Length": 60, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "Error", "(", "ExtLoc", ",", "", "+", "Name", "+", "", "", ")", ";", "return", "false", ";", "}", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "FeatureBitset", "ToggleFeatures", "=", "EnableFeature", "?", "(", "~", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ":", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ";", "uint64_t", "Features", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "ToggleFeatures", ")", ")", ";", "setAvailableFeatures", "(", "Features", ")", ";", "return", "false", ";", "}", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser1", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65079, "Length": 95, "Cover_Rate": 0.328719723183391} {"Template_token": ["", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "", ",", "CPU", ")", ";", "if", "(", "!", "getSTI", "(", ")", ".", "isCPUStringValid", "(", "CPU", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "bool", "WasThumb", "=", "isThumb", "(", ")", ";", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "CPU", ",", "", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "FixModeAfterArchChange", "(", "WasThumb", ",", "L", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser1", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65080, "Length": 82, "Cover_Rate": 0.7592592592592593} {"Template_token": ["", "return", "false", ";", "}", "bool", "WasThumb", "=", "isThumb", "(", ")", ";", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "CPU", ",", "", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "ground_truth": ["FixModeAfterArchChange", "(", "WasThumb", ",", "L", ")", ";"], "File": "ARMAsmParser1", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65081, "Length": 47, "Cover_Rate": 0.4351851851851852} {"Template_token": ["", "Error", "(", "ArchLoc", ",", "", "+", "Arch", "+", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "getTargetStreamer", "(", ")", ".", "emitObjectArch", "(", "ID", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser1", "Func": "parseDirectiveObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65082, "Length": 64, "Cover_Rate": 0.3742690058479532} {"Template_token": ["", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "StringRef", "Arch", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ArchLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Lex", "(", ")", ";", "unsigned", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "ArchLoc", ",", "", "+", "Arch", "+", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "getTargetStreamer", "(", ")", ".", "emitObjectArch", "(", "ID", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{"], "ground_truth": ["Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser1", "Func": "parseDirectiveObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65083, "Length": 125, "Cover_Rate": 0.7309941520467836} {"Template_token": ["", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "Loc", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", "&&", "isVmovf", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEsingle", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "IntVal", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", "&&", "isFconst", ")", "{", "int64_t", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", ">", "", "||", "Val", "<", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "ARMAsmParser1", "Func": "parseFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65084, "Length": 165, "Cover_Rate": 0.3691275167785235} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "ImmVal", "=", "MCConstantExpr", "::", "create", "(", "INT32_MIN", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "Colon", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "MCExpr", "::", "VariantKind", "RefKind", ";", "if", "(", "parsePrefix", "(", "RefKind", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "SubExprVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "SubExprVal", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "ExprVal", "=", "MCExpr", "::", "create", "(", "RefKind", ",", "SubExprVal", ",", "getContext", "(", ")", ")", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ExprVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Equal", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Mnemonic", "!=", "", ")", "return", "Error", "(", "S", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "SubExprVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "SubExprVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateConstantPoolImm", "(", "SubExprVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser1", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65085, "Length": 360, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "CC", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "PredicationCode", "=", "CC", ";", "}", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{"], "ground_truth": ["unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";"], "File": "ARMAsmParser1", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65088, "Length": 389, "Cover_Rate": 0.5071707953063885} {"Template_token": ["", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "ITState", ".", "CurPosition", "=", "~", "", ";"], "ground_truth": ["if", "(", "MCELFStreamer", "*", "MES", "=", "dyn_cast", "<", "MCELFStreamer", ">", "(", "&", "Parser", ".", "getStreamer", "(", ")", ")", ")", "MES", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";"], "File": "ARMAsmParser21", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65092, "Length": 51, "Cover_Rate": 0.4636363636363636} {"Template_token": ["", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "(", "FullInst", ".", "startswith", "(", "", ")", "&&", "FullInst", ".", "endswith", "(", "", ")", ")", ")", "{", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", ";"], "ground_truth": ["}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{"], "File": "ARMAsmParser21", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65093, "Length": 238, "Cover_Rate": 0.5876543209876544} {"Template_token": ["", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ")", "{", "CanAcceptCarrySet", "=", "true", ";", "}", "else", "CanAcceptCarrySet", "=", "false", ";", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "(", "FullInst", ".", "startswith", "(", "", ")", "&&", "FullInst", ".", "endswith", "(", "", ")", ")", ")", "{"], "ground_truth": ["CanAcceptPredicationCode", "=", "false", ";"], "File": "ARMAsmParser21", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65094, "Length": 267, "Cover_Rate": 0.6592592592592592} {"Template_token": ["", "bool", "hasDSP", "(", ")", "const", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "ARMAsmParser23", "Func": "hasDSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65099, "Length": 16, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "StringRef", "Arch", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser23", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65100, "Length": 41, "Cover_Rate": 0.43617021276595747} {"Template_token": ["", "return", "false", ";", "}", "Triple", "T", ";", "STI", ".", "setDefaultFeatures", "(", "T", ".", "getCPUForArch", "(", "Arch", ")", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "emitArch", "(", "ID", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser23", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65101, "Length": 44, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveThumbFunc", "(", "SMLoc", "L", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "auto", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ";", "bool", "IsMachO", "=", "Format", "==", "MCObjectFileInfo", "::", "IsMachO", ";", "if", "(", "IsMachO", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "String", ")", ")", "{", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Func", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "return", "false", ";", "}", "}", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", "||", "check", "(", "!", "hasThumb", "(", ")", ",", "L", ",", "", ")", ")", "return", "true", ";", "if", "(", "!", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";"], "ground_truth": ["getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "File": "ARMAsmParser28", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65102, "Length": 189, "Cover_Rate": 0.9593908629441624} {"Template_token": ["", "const", "auto", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ";", "bool", "IsMachO", "=", "Format", "==", "MCObjectFileInfo", "::", "IsMachO", ";", "if", "(", "IsMachO", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "String", ")", ")", "{", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";"], "ground_truth": ["getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Func", ")", ";"], "File": "ARMAsmParser28", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65103, "Length": 97, "Cover_Rate": 0.49238578680203043} {"Template_token": ["", "void", "AsmParser", "::", "getMnemonicAcceptInfo", "(", "StringRef", "Mnemonic", ",", "bool", "&", "CanAcceptCarrySet", ",", "bool", "&", "CanAcceptPredicationCode", ")", "{"], "ground_truth": ["if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ")", "{"], "File": "ARMAsmParser2", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65104, "Length": 137, "Cover_Rate": 0.4405144694533762} {"Template_token": ["", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{"], "ground_truth": ["CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ";"], "File": "ARMAsmParser2", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65105, "Length": 111, "Cover_Rate": 0.35691318327974275} {"Template_token": ["", "void", "AsmParser", "::", "getMnemonicAcceptInfo", "(", "StringRef", "Mnemonic", ",", "StringRef", "FullInst", ",", "bool", "&", "CanAcceptCarrySet", ",", "bool", "&", "CanAcceptPredicationCode", ")", "{", "CanAcceptCarrySet", "=", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ";", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "(", "FullInst", ".", "startswith", "(", "", ")", "&&", "FullInst", ".", "endswith", "(", "", ")", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "{", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", ";"], "ground_truth": ["}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{"], "File": "ARMAsmParser31", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65106, "Length": 413, "Cover_Rate": 0.9322799097065463} {"Template_token": ["", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "(", "FullInst", ".", "startswith", "(", "", ")", "&&", "FullInst", ".", "endswith", "(", "", ")", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "{"], "ground_truth": ["CanAcceptPredicationCode", "=", "false", ";"], "File": "ARMAsmParser31", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65107, "Length": 173, "Cover_Rate": 0.3905191873589165} {"Template_token": ["", "unsigned", "AsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "Operand", "&", "Op", "=", "static_cast", "<", "Operand", "&", ">", "(", "AsmOp", ")", ";", "switch", "(", "Kind", ")", "{", "default", ":", "break", ";", "case", "MCK__35_0", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "", ")", "return", "Match_Success", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser31", "Func": "validateTargetOperandClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65109, "Length": 80, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned", "(", "getCondCode", "(", ")", ")", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMAsmParser32", "Func": "addCondCodeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65110, "Length": 29, "Cover_Rate": 0.5686274509803921} {"Template_token": ["", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{"], "ground_truth": ["if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser32", "Func": "addExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65111, "Length": 45, "Cover_Rate": 0.7627118644067796} {"Template_token": ["", "AsmParser", "(", "const", "Target", "&", "T", ",", "MCAsmParser", "&", "_Parser", ",", "TargetMachine", "&", "_TM", ")", ":", "TargetAsmParser", "(", "T", ")", ",", "Parser", "(", "_Parser", ")", ",", "TM", "(", "_TM", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmParser32", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65112, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "AsmParser", "(", "const", "Target", "&", "T", ",", "MCAsmParser", "&", "_Parser", ",", "TargetMachine", "&", "_TM", ")", ":", "TargetAsmParser", "(", "T", ")", ",", "Parser", "(", "_Parser", ")", ",", "TM", "(", "_TM", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmParser32", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65113, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "Kind", "=", "o", ".", "Kind", ";", "StartLoc", "=", "o", ".", "StartLoc", ";", "EndLoc", "=", "o", ".", "EndLoc", ";", "switch", "(", "Kind", ")", "{", "case", "CondCode", ":", "CC", "=", "o", ".", "CC", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser32", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65114, "Length": 34, "Cover_Rate": 0.3695652173913043} {"Template_token": ["", "Operand", "(", "const", "Operand", "&", "o", ")", ":", "MCParsedAsmOperand", "(", ")", "{", "Kind", "=", "o", ".", "Kind", ";", "StartLoc", "=", "o", ".", "StartLoc", ";", "EndLoc", "=", "o", ".", "EndLoc", ";", "switch", "(", "Kind", ")", "{", "case", "CondCode", ":", "CC", "=", "o", ".", "CC", ";", "break", ";", "case", "Token", ":", "Tok", "=", "o", ".", "Tok", ";", "break", ";", "case", "Register", ":", "Reg", "=", "o", ".", "Reg", ";", "break", ";", "case", "Immediate", ":"], "ground_truth": ["Imm", "=", "o", ".", "Imm", ";"], "File": "ARMAsmParser32", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65115, "Length": 77, "Cover_Rate": 0.8369565217391305} {"Template_token": ["", "Op", "->", "Kind", "=", "CondCode", ";", "Op", "->", "CC", ".", "Val", "=", "CC", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "ARMAsmParser32", "Func": "CreateCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65116, "Length": 20, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "break", ";", "case", "Immediate", ":", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "Memory", ":", "OS", "<<", "", ";", "break", ";", "case", "Register", ":"], "ground_truth": ["OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";"], "File": "ARMAsmParser32", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65117, "Length": 38, "Cover_Rate": 0.4470588235294118} {"Template_token": ["", "switch", "(", "Kind", ")", "{", "case", "CondCode", ":", "OS", "<<", "CondCodeToString", "(", "getCondCode", "(", ")", ")", ";", "break", ";", "case", "Immediate", ":", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser32", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65118, "Length": 33, "Cover_Rate": 0.38823529411764707} {"Template_token": ["", "", "getCondCode", "(", ")", "const", "{", "assert", "(", "Kind", "==", "CondCode", "&&", "", ")", ";"], "ground_truth": ["return", "CC", ".", "Val", ";"], "File": "ARMAsmParser32", "Func": "getCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65120, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "Immediate", ";"], "ground_truth": ["}"], "File": "ARMAsmParser32", "Func": "isImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65124, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "MatchInstruction", "(", "SMLoc", "IDLoc", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCInst", "&", "Inst", ")", "{"], "ground_truth": ["if", "(", "!", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ")", ")", "return", "false", ";"], "File": "ARMAsmParser32", "Func": "MatchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65125, "Length": 33, "Cover_Rate": 0.75} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser32", "Func": "ParseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65126, "Length": 38, "Cover_Rate": 0.304} {"Template_token": ["", "else", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser32", "Func": "ParseDirectiveSyntax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65127, "Length": 47, "Cover_Rate": 0.3643410852713178} {"Template_token": ["", "Operands", ".", "push_back", "(", "Op", ".", "take", "(", ")", ")", ";", "Operand", "::", "CreateCondCode", "(", "Op", ",", "", "(", "CC", ")", ",", "NameLoc", ")", ";", "Operands", ".", "push_back", "(", "Op", ".", "take", "(", ")", ")", ";", "while", "(", "Next", "!=", "StringRef", "::", "npos", ")", "{", "Start", "=", "Next", ";", "Next", "=", "Name", ".", "find", "(", "'.'", ",", "Start", "+", "", ")", ";", "Head", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "Operand", "::", "CreateToken", "(", "Op", ",", "Head", ",", "NameLoc", ")", ";", "Operands", ".", "push_back", "(", "Op", ".", "take", "(", ")", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "OwningPtr", "<", "Operand", ">", "Op", ";", "if", "(", "ParseOperand", "(", "Op", ")", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "Op", ".", "take", "(", ")", ")", ";", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Op", ")", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "Op", ".", "take", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser32", "Func": "ParseInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65128, "Length": 179, "Cover_Rate": 0.40224719101123596} {"Template_token": ["", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Head", ".", "substr", "(", "Head", ".", "size", "(", ")", "-", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "CC", "!=", "~", "", ")", "{", "Head", "=", "Head", ".", "slice", "(", "", ",", "Head", ".", "size", "(", ")", "-", "", ")", ";", "}", "else", "CC", "=", "", ";", "Operand", "::", "CreateToken", "(", "Op", ",", "Head", ",", "NameLoc", ")", ";", "Operands", ".", "push_back", "(", "Op", ".", "take", "(", ")", ")", ";", "Operand", "::", "CreateCondCode", "(", "Op", ",", "", "(", "CC", ")", ",", "NameLoc", ")", ";", "Operands", ".", "push_back", "(", "Op", ".", "take", "(", ")", ")", ";", "while", "(", "Next", "!=", "StringRef", "::", "npos", ")", "{", "Start", "=", "Next", ";", "Next", "=", "Name", ".", "find", "(", "'.'", ",", "Start", "+", "", ")", ";", "Head", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";"], "ground_truth": ["Operand", "::", "CreateToken", "(", "Op", ",", "Head", ",", "NameLoc", ")", ";"], "File": "ARMAsmParser32", "Func": "ParseInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65129, "Length": 259, "Cover_Rate": 0.5820224719101124} {"Template_token": ["", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Lsr", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Asr", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Ror", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Rrx", ";", "else", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "St", "==", "Rrx", ")", "return", "false", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser32", "Func": "ParseShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65130, "Length": 119, "Cover_Rate": 0.5804878048780487} {"Template_token": ["", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Lsl", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Lsr", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Asr", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Ror", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Rrx", ";", "else", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "St", "==", "Rrx", ")", "return", "false", ";"], "File": "ARMAsmParser32", "Func": "ParseShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65131, "Length": 93, "Cover_Rate": 0.45365853658536587} {"Template_token": ["", "if", "(", "Offset", ">=", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "", ",", "Offset", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "", ",", "-", "Offset", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "addMemMode5Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65133, "Length": 43, "Cover_Rate": 0.3233082706766917} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getMemOffset", "(", ")", ")", ";", "(", "void", ")", "CE", ";"], "ground_truth": ["assert", "(", "(", "CE", "||", "CE", "->", "getValue", "(", ")", "==", "", ")", "&&", "", ")", ";"], "File": "ARMAsmParser35", "Func": "addMemMode7Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65134, "Length": 37, "Cover_Rate": 0.4805194805194805} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "isMemMode7", "(", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getMemBaseRegNum", "(", ")", ")", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getMemOffset", "(", ")", ")", ";"], "ground_truth": ["(", "void", ")", "CE", ";"], "File": "ARMAsmParser35", "Func": "addMemMode7Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65135, "Length": 47, "Cover_Rate": 0.6103896103896104} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "isMemModeImmThumb", "(", ")", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getMemBaseRegNum", "(", ")", ")", ")", ";"], "File": "ARMAsmParser35", "Func": "addMemModeImmThumbOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65136, "Length": 27, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "isMemModeRegThumb", "(", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getMemBaseRegNum", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getMemOffsetRegNum", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "addMemModeRegThumbOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65137, "Length": 42, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "isMemModeRegThumb", "(", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getMemBaseRegNum", "(", ")", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getMemOffsetRegNum", "(", ")", ")", ")", ";"], "File": "ARMAsmParser35", "Func": "addMemModeRegThumbOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65138, "Length": 41, "Cover_Rate": 0.7592592592592593} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "Shift", ".", "ShiftTy", ",", "", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "addShifterOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65139, "Length": 29, "Cover_Rate": 0.6744186046511628} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "Shift", ".", "ShiftTy", ",", "", ")", ")", ")", ";"], "File": "ARMAsmParser35", "Func": "addShifterOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65140, "Length": 28, "Cover_Rate": 0.6511627906976745} {"Template_token": ["", "const", "MCExpr", "*", "AsmParser", "::", "ApplyPrefixToExpr", "(", "const", "MCExpr", "*", "E", ",", "MCSymbolRefExpr", "::", "VariantKind", "Variant", ")", "{", "if", "(", "Variant", "==", "MCSymbolRefExpr", "::", "VK_None", ")", "return", "E", ";", "switch", "(", "E", "->", "getKind", "(", ")", ")", "{", "case", "MCExpr", "::", "Target", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCExpr", "::", "Constant", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["case", "MCExpr", "::", "SymbolRef", ":", "{"], "File": "ARMAsmParser35", "Func": "ApplyPrefixToExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65141, "Length": 64, "Cover_Rate": 0.3062200956937799} {"Template_token": ["", "AsmParser", "(", "const", "Target", "&", "T", ",", "MCAsmParser", "&", "_Parser", ",", "TargetMachine", "&", "_TM", ")", ":", "TargetAsmParser", "(", "T", ")", ",", "Parser", "(", "_Parser", ")", ",", "TM", "(", "_TM", ")", "{"], "ground_truth": ["setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ")", ";"], "File": "ARMAsmParser35", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65142, "Length": 47, "Cover_Rate": 0.9791666666666666} {"Template_token": ["", "break", ";", "case", "Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "MemBarrierOpt", ":", "MBOpt", "=", "o", ".", "MBOpt", ";", "break", ";", "case", "Memory", ":", "Mem", "=", "o", ".", "Mem", ";", "break", ";", "case", "MSRMask", ":", "MMask", "=", "o", ".", "MMask", ";", "break", ";", "case", "ProcIFlags", ":", "IFlags", "=", "o", ".", "IFlags", ";", "break", ";", "case", "Shifter", ":"], "ground_truth": ["Shift", "=", "o", ".", "Shift", ";"], "File": "ARMAsmParser35", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65144, "Length": 66, "Cover_Rate": 0.38823529411764707} {"Template_token": ["", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "CreateCCOut", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65145, "Length": 16, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "Op", "->", "CC", ".", "Val", "=", "CC", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "CreateCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65146, "Length": 24, "Cover_Rate": 0.5} {"Template_token": ["", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser35", "Func": "CreateCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65147, "Length": 15, "Cover_Rate": 0.3125} {"Template_token": ["", "Op", "->", "Cop", ".", "Val", "=", "CopVal", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "ARMAsmParser35", "Func": "CreateCoprocNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65148, "Length": 14, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "static", "Operand", "*", "CreateCoprocNum", "(", "unsigned", "CopVal", ",", "SMLoc", "S", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "CoprocNum", ")", ";", "Op", "->", "Cop", ".", "Val", "=", "CopVal", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser35", "Func": "CreateCoprocNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65149, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "CoprocReg", ")", ";", "Op", "->", "Cop", ".", "Val", "=", "CopVal", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "ARMAsmParser35", "Func": "CreateCoprocReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65150, "Length": 24, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "Immediate", ")", ";"], "ground_truth": ["Op", "->", "Imm", ".", "Val", "=", "Val", ";"], "File": "ARMAsmParser35", "Func": "CreateImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65151, "Length": 18, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "static", "Operand", "*", "CreateMem", "(", "unsigned", "BaseRegNum", ",", "bool", "OffsetIsReg", ",", "const", "MCExpr", "*", "Offset", ",", "int", "OffsetRegNum", ",", "bool", "OffsetRegShifted", ",", "enum", "", "ShiftType", ",", "const", "MCExpr", "*", "ShiftAmount", ",", "bool", "Preindexed", ",", "bool", "Postindexed", ",", "bool", "Negative", ",", "bool", "Writeback", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "assert", "(", "(", "OffsetRegNum", "==", "-", "", "||", "OffsetIsReg", ")", "&&", "", ")", ";", "assert", "(", "(", "!", "OffsetRegShifted", "||", "OffsetIsReg", ")", "&&", "", ")", ";", "assert", "(", "(", "Offset", "||", "OffsetIsReg", ")", "&&", "", ")", ";", "assert", "(", "(", "!", "ShiftAmount", "||", "(", "OffsetIsReg", "&&", "OffsetRegShifted", ")", ")", "&&", "", ")", ";", "assert", "(", "(", "!", "Offset", "||", "!", "OffsetIsReg", ")", "&&", "", ")", ";", "Operand", "*", "Op", "=", "new", "Operand", "(", "Memory", ")", ";", "Op", "->", "Mem", ".", "BaseRegNum", "=", "BaseRegNum", ";", "Op", "->", "Mem", ".", "OffsetIsReg", "=", "OffsetIsReg", ";"], "ground_truth": ["if", "(", "OffsetIsReg", ")", "Op", "->", "Mem", ".", "Offset", ".", "RegNum", "=", "OffsetRegNum", ";"], "File": "ARMAsmParser35", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65152, "Length": 156, "Cover_Rate": 0.6473029045643154} {"Template_token": ["", "Op", "->", "MBOpt", ".", "Val", "=", "Opt", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser35", "Func": "CreateMemBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65153, "Length": 23, "Cover_Rate": 0.4791666666666667} {"Template_token": ["", "static", "Operand", "*", "CreateMemBarrierOpt", "(", "", "Opt", ",", "SMLoc", "S", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "MemBarrierOpt", ")", ";", "Op", "->", "MBOpt", ".", "Val", "=", "Opt", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "S", ";"], "File": "ARMAsmParser35", "Func": "CreateMemBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65154, "Length": 42, "Cover_Rate": 0.875} {"Template_token": ["", "Op", "->", "MMask", ".", "Val", "=", "MMask", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser35", "Func": "CreateMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65155, "Length": 23, "Cover_Rate": 0.5} {"Template_token": ["", "static", "Operand", "*", "CreateMSRMask", "(", "unsigned", "MMask", ",", "SMLoc", "S", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "MSRMask", ")", ";", "Op", "->", "MMask", ".", "Val", "=", "MMask", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "ARMAsmParser35", "Func": "CreateMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65156, "Length": 36, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "static", "Operand", "*", "CreateProcIFlags", "(", "", "IFlags", ",", "SMLoc", "S", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "ProcIFlags", ")", ";", "Op", "->", "IFlags", ".", "Val", "=", "IFlags", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "ARMAsmParser35", "Func": "CreateProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65157, "Length": 36, "Cover_Rate": 0.75} {"Template_token": ["", "Op", "->", "IFlags", ".", "Val", "=", "IFlags", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser35", "Func": "CreateProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65158, "Length": 23, "Cover_Rate": 0.4791666666666667} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "Register", ")", ";"], "ground_truth": ["Op", "->", "Reg", ".", "RegNum", "=", "RegNum", ";"], "File": "ARMAsmParser35", "Func": "CreateReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65159, "Length": 18, "Cover_Rate": 0.3673469387755102} {"Template_token": ["", "for", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "SMLoc", ">", ">", "::", "const_iterator", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Op", "->", "Registers", ".", "push_back", "(", "I", "->", "first", ")", ";", "array_pod_sort", "(", "Op", "->", "Registers", ".", "begin", "(", ")", ",", "Op", "->", "Registers", ".", "end", "(", ")", ")", ";", "Op", "->", "StartLoc", "=", "StartLoc", ";", "Op", "->", "EndLoc", "=", "EndLoc", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser35", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65160, "Length": 83, "Cover_Rate": 0.4911242603550296} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "Shifter", ")", ";", "Op", "->", "Shift", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "ARMAsmParser35", "Func": "CreateShifter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65161, "Length": 30, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "Shifter", ")", ";", "Op", "->", "Shift", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "ARMAsmParser35", "Func": "CreateShifter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65162, "Length": 30, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "static", "Operand", "*", "CreateToken", "(", "StringRef", "Str", ",", "SMLoc", "S", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "Token", ")", ";", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "CreateToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65163, "Length": 62, "Cover_Rate": 1.0} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "Token", ")", ";", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "S", ";"], "File": "ARMAsmParser35", "Func": "CreateToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65164, "Length": 46, "Cover_Rate": 0.7419354838709677} {"Template_token": ["", "case", "ProcIFlags", ":", "{", "OS", "<<", "", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "OS", "<<", "", "(", "", "<<", "i", ")", ";", "OS", "<<", "", ";", "break", ";", "}", "case", "Register", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "Shifter", ":", "OS", "<<", "", "<<", "getShiftOpcStr", "(", "Shift", ".", "ShiftTy", ")", "<<", "", ";", "break", ";", "case", "RegisterList", ":", "case", "DPRRegisterList", ":", "case", "SPRRegisterList", ":", "{", "OS", "<<", "", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "OS", "<<", "*", "I", ";", "if", "(", "++", "I", "<", "E", ")", "OS", "<<", "", ";", "}", "OS", "<<", "", ";", "break", ";", "}"], "ground_truth": ["case", "Token", ":"], "File": "ARMAsmParser35", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65165, "Length": 171, "Cover_Rate": 0.3931034482758621} {"Template_token": ["", "", "getMemBarrierOpt", "(", ")", "const", "{", "assert", "(", "Kind", "==", "MemBarrierOpt", "&&", "", ")", ";"], "ground_truth": ["return", "MBOpt", ".", "Val", ";"], "File": "ARMAsmParser35", "Func": "getMemBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65167, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "", "getMemBarrierOpt", "(", ")", "const", "{", "assert", "(", "Kind", "==", "MemBarrierOpt", "&&", "", ")", ";"], "ground_truth": ["return", "MBOpt", ".", "Val", ";"], "File": "ARMAsmParser35", "Func": "getMemBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65168, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "unsigned", "getMemBaseRegNum", "(", ")", "const", "{"], "ground_truth": ["return", "Mem", ".", "BaseRegNum", ";"], "File": "ARMAsmParser35", "Func": "getMemBaseRegNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65169, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "Mem", ".", "Offset", ".", "Value", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "getMemOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65173, "Length": 8, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "assert", "(", "!", "Mem", ".", "OffsetIsReg", "&&", "", ")", ";", "return", "Mem", ".", "Offset", ".", "Value", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "getMemOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65174, "Length": 18, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "assert", "(", "Mem", ".", "OffsetIsReg", "&&", "", ")", ";"], "ground_truth": ["return", "Mem", ".", "Offset", ".", "RegNum", ";"], "File": "ARMAsmParser35", "Func": "getMemOffsetRegNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65177, "Length": 16, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "return", "Mem", ".", "Offset", ".", "RegNum", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "getMemOffsetRegNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65178, "Length": 8, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "unsigned", "getMemOffsetRegShifted", "(", ")", "const", "{", "assert", "(", "Mem", ".", "OffsetIsReg", "&&", "", ")", ";"], "ground_truth": ["return", "Mem", ".", "OffsetRegShifted", ";"], "File": "ARMAsmParser35", "Func": "getMemOffsetRegShifted", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65179, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "unsigned", "getMemOffsetRegShifted", "(", ")", "const", "{", "assert", "(", "Mem", ".", "OffsetIsReg", "&&", "", ")", ";", "return", "Mem", ".", "OffsetRegShifted", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "getMemOffsetRegShifted", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65180, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Mem", ".", "Postindexed", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "getMemPostindexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65181, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Mem", ".", "Postindexed", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "getMemPostindexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65182, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "getMemPreindexed", "(", ")", "const", "{", "return", "Mem", ".", "Preindexed", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "getMemPreindexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65183, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCExpr", "*", "getMemShiftAmount", "(", ")", "const", "{", "assert", "(", "Mem", ".", "OffsetIsReg", "&&", "Mem", ".", "OffsetRegShifted", "&&", "", ")", ";"], "ground_truth": ["return", "Mem", ".", "ShiftAmount", ";"], "File": "ARMAsmParser35", "Func": "getMemShiftAmount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65185, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "const", "MCExpr", "*", "getMemShiftAmount", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "Mem", ".", "OffsetIsReg", "&&", "Mem", ".", "OffsetRegShifted", "&&", "", ")", ";"], "File": "ARMAsmParser35", "Func": "getMemShiftAmount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65186, "Length": 21, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "assert", "(", "Mem", ".", "OffsetIsReg", "&&", "Mem", ".", "OffsetRegShifted", "&&", "", ")", ";"], "ground_truth": ["return", "Mem", ".", "ShiftType", ";"], "File": "ARMAsmParser35", "Func": "getMemShiftType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65187, "Length": 18, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "return", "Mem", ".", "Writeback", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "getMemWriteback", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65188, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "getMemWriteback", "(", ")", "const", "{", "return", "Mem", ".", "Writeback", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "getMemWriteback", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65189, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "{"], "ground_truth": ["CanAcceptCarrySet", "=", "true", ";"], "File": "ARMAsmParser35", "Func": "GetMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65190, "Length": 103, "Cover_Rate": 0.3886792452830189} {"Template_token": ["", "}", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "{", "CanAcceptPredicationCode", "=", "true", ";", "}", "if", "(", "isThumb", ")", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "CanAcceptPredicationCode", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "GetMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65191, "Length": 122, "Cover_Rate": 0.46037735849056605} {"Template_token": ["", "assert", "(", "Kind", "==", "ProcIFlags", "&&", "", ")", ";", "return", "IFlags", ".", "Val", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "getProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65193, "Length": 15, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "assert", "(", "(", "Kind", "==", "Register", "||", "Kind", "==", "CCOut", ")", "&&", "", ")", ";", "return", "Reg", ".", "RegNum", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "getReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65194, "Length": 21, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "assert", "(", "(", "Kind", "==", "Register", "||", "Kind", "==", "CCOut", ")", "&&", "", ")", ";", "return", "Reg", ".", "RegNum", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "getReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65195, "Length": 21, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "getRegList", "(", ")", "const", "{", "assert", "(", "(", "Kind", "==", "RegisterList", "||", "Kind", "==", "DPRRegisterList", "||", "Kind", "==", "SPRRegisterList", ")", "&&", "", ")", ";", "return", "Registers", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "getRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65196, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Kind", "==", "CoprocReg", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "isCoprocReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65203, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Kind", "==", "DPRRegisterList", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "isDPRRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65205, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isMemBarrierOpt", "(", ")", "const", "{", "return", "Kind", "==", "MemBarrierOpt", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "isMemBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65206, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "(", "Value", "&", "", ")", "==", "", "&&", "Value", "<=", "", "&&", "Value", ">=", "-", "", ")", ";"], "File": "ARMAsmParser35", "Func": "isMemMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65208, "Length": 37, "Cover_Rate": 0.4567901234567901} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getMemOffset", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "(", "Value", "&", "", ")", "==", "", "&&", "Value", "<=", "", "&&", "Value", ">=", "-", "", ")", ";"], "File": "ARMAsmParser35", "Func": "isMemMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65209, "Length": 52, "Cover_Rate": 0.6419753086419753} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "getMemPreindexed", "(", ")", "||", "getMemPostindexed", "(", ")", "||", "getMemOffsetIsReg", "(", ")", "||", "getMemNegative", "(", ")", "||", "getMemWriteback", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getMemOffset", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "if", "(", "CE", "->", "getValue", "(", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "isMemMode7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65210, "Length": 68, "Cover_Rate": 0.918918918918919} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "getMemOffsetIsReg", "(", ")", "||", "getMemWriteback", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getMemOffset", "(", ")", ")", ";"], "File": "ARMAsmParser35", "Func": "isMemModeImmThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65211, "Length": 33, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "bool", "isMemModeRegThumb", "(", ")", "const", "{", "if", "(", "!", "isMemory", "(", ")", "||", "!", "getMemOffsetIsReg", "(", ")", "||", "getMemWriteback", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser35", "Func": "isMemModeRegThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65212, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "bool", "isMemory", "(", ")", "const", "{", "return", "Kind", "==", "Memory", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "isMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65215, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isMSRMask", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "MSRMask", ";"], "File": "ARMAsmParser35", "Func": "isMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65216, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isMSRMask", "(", ")", "const", "{", "return", "Kind", "==", "MSRMask", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "isMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65217, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isProcIFlags", "(", ")", "const", "{", "return", "Kind", "==", "ProcIFlags", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "isProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65218, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Kind", "==", "ProcIFlags", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "isProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65219, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Kind", "==", "RegisterList", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "isRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65220, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isRegList", "(", ")", "const", "{", "return", "Kind", "==", "RegisterList", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "isRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65221, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Kind", "==", "SPRRegisterList", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "isSPRRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65225, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "MatchResult2", "==", "Match_Success", ")", "MatchResult", "=", "Match_Success", ";", "else", "{", "Operand", "*", "CCOut", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", ")", ";", "delete", "CCOut", ";", "}", "}", "else", "if", "(", "MatchResult", "==", "Match_MnemonicFail", ")", "{", "StringRef", "Mnemonic", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getToken", "(", ")", ";", "if", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ")", "==", "", ")", "{", "StringRef", "MnemonicNoS", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "SMLoc", "NameLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getStartLoc", "(", ")", ";", "Operand", "*", "OldMnemonic", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", ")", ";", "delete", "OldMnemonic", ";", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", ",", "Operand", "::", "CreateToken", "(", "MnemonicNoS", ",", "NameLoc", ")", ")", ";", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", "+", "", ",", "Operand", "::", "CreateCCOut", "(", "", ",", "NameLoc", ")", ")", ";", "MatchResult2", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ")", ";", "if", "(", "MatchResult2", "==", "Match_Success", ")", "MatchResult", "=", "Match_Success", ";", "else", "{", "Operand", "*", "OldMnemonic", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", ")", ";", "delete", "OldMnemonic", ";", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", ",", "Operand", "::", "CreateToken", "(", "Mnemonic", ",", "NameLoc", ")", ")", ";", "Operand", "*", "CCOut", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", ";"], "ground_truth": ["Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", ")", ";"], "File": "ARMAsmParser35", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65226, "Length": 296, "Cover_Rate": 0.5431192660550459} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "{", "assert", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", "&&", "", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "}", "else", "{", "assert", "(", "!", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", "&&", "", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code32", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "ParseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65227, "Length": 78, "Cover_Rate": 0.39195979899497485} {"Template_token": ["", "assert", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", "&&", "", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "}", "else", "{", "assert", "(", "!", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", "&&", "", ")", ";"], "ground_truth": ["getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code32", ")", ";"], "File": "ARMAsmParser35", "Func": "ParseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65228, "Length": 66, "Cover_Rate": 0.3316582914572864} {"Template_token": ["", "if", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "return", "Error", "(", "L", ",", "", ")", ";", "else", "return", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser35", "Func": "ParseDirectiveSyntax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65229, "Length": 73, "Cover_Rate": 0.5572519083969466} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Func", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser35", "Func": "ParseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65230, "Length": 39, "Cover_Rate": 0.31451612903225806} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Func", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "ParseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65231, "Length": 67, "Cover_Rate": 0.5403225806451613} {"Template_token": ["", "bool", "AsmParser", "::", "ParseInstruction", "(", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "size_t", "Start", "=", "", ",", "Next", "=", "Name", ".", "find", "(", "'.'", ")", ";", "StringRef", "Head", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "unsigned", "PredicationCode", ";", "unsigned", "ProcessorIMod", ";", "bool", "CarrySetting", ";", "Head", "=", "SplitMnemonic", "(", "Head", ",", "PredicationCode", ",", "CarrySetting", ",", "ProcessorIMod", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "Head", ",", "NameLoc", ")", ")", ";", "bool", "CanAcceptCarrySet", ",", "CanAcceptPredicationCode", ";", "GetMnemonicAcceptInfo", "(", "Head", ",", "CanAcceptCarrySet", ",", "CanAcceptPredicationCode", ")", ";", "if", "(", "CanAcceptCarrySet", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCCOut", "(", "CarrySetting", "?", "", ":", "", ",", "NameLoc", ")", ")", ";", "}", "else", "{", "}", "if", "(", "CanAcceptPredicationCode", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCondCode", "(", "", "(", "PredicationCode", ")", ",", "NameLoc", ")", ")", ";", "}", "else", "{", "}", "if", "(", "ProcessorIMod", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "ProcessorIMod", ",", "getContext", "(", ")", ")", ",", "NameLoc", ",", "NameLoc", ")", ")", ";", "}", "else", "{", "}", "while", "(", "Next", "!=", "StringRef", "::", "npos", ")", "{", "Start", "=", "Next", ";"], "ground_truth": ["Next", "=", "Name", ".", "find", "(", "'.'", ",", "Start", "+", "", ")", ";"], "File": "ARMAsmParser35", "Func": "ParseInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65232, "Length": 209, "Cover_Rate": 0.5920679886685553} {"Template_token": ["", "if", "(", "CanAcceptCarrySet", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCCOut", "(", "CarrySetting", "?", "", ":", "", ",", "NameLoc", ")", ")", ";", "}", "else", "{", "}", "if", "(", "CanAcceptPredicationCode", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCondCode", "(", "", "(", "PredicationCode", ")", ",", "NameLoc", ")", ")", ";", "}", "else", "{", "}", "if", "(", "ProcessorIMod", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "ProcessorIMod", ",", "getContext", "(", ")", ")", ",", "NameLoc", ",", "NameLoc", ")", ")", ";", "}", "else", "{", "}", "while", "(", "Next", "!=", "StringRef", "::", "npos", ")", "{", "Start", "=", "Next", ";", "Next", "=", "Name", ".", "find", "(", "'.'", ",", "Start", "+", "", ")", ";", "StringRef", "ExtraToken", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "ExtraToken", ",", "NameLoc", ")", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "ParseOperand", "(", "Operands", ",", "Head", ")", ")", "{", "Parser", ".", "EatToEndOfStatement", "(", ")", ";", "return", "true", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ",", "Head", ")", ")", "{", "Parser", ".", "EatToEndOfStatement", "(", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "EatToEndOfStatement", "(", ")", ";", "return", "TokError", "(", "", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser35", "Func": "ParseInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65233, "Length": 252, "Cover_Rate": 0.7138810198300283} {"Template_token": ["", "assert", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", "&&", "", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "BaseRegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "BaseRegTok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "BaseRegTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "BaseRegNum", "=", "TryParseRegister", "(", ")", ";", "if", "(", "BaseRegNum", "==", "-", "", ")", "{", "Error", "(", "BaseRegTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", "&&", "!", "Tok", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "true", ";", "bool", "Preindexed", "=", "false", ";", "bool", "Postindexed", "=", "false", ";", "bool", "OffsetIsReg", "=", "false", ";", "bool", "Negative", "=", "false", ";", "bool", "Writeback", "=", "false", ";", "Operand", "*", "WBOp", "=", "", ";", "int", "OffsetRegNum", "=", "-", "", ";", "bool", "OffsetRegShifted", "=", "false", ";", "enum", "", "ShiftType", "=", "", ";", "const", "MCExpr", "*", "ShiftAmount", "=", "", ";", "const", "MCExpr", "*", "Offset", "=", "", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Preindexed", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseMemoryOffsetReg", "(", "Negative", ",", "OffsetRegShifted", ",", "ShiftType", ",", "ShiftAmount", ",", "Offset", ",", "OffsetIsReg", ",", "OffsetRegNum", ",", "E", ")", ")", "return", "true", ";", "const", "AsmToken", "&", "RBracTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "RBracTok", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Error", "(", "RBracTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "E", "=", "RBracTok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "WBOp", "=", "Operand", "::", "CreateToken", "(", "ExclaimTok", ".", "getString", "(", ")", ",", "ExclaimTok", ".", "getLoc", "(", ")", ")", ";"], "ground_truth": ["Writeback", "=", "true", ";"], "File": "ARMAsmParser35", "Func": "ParseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65234, "Length": 346, "Cover_Rate": 0.6189624329159212} {"Template_token": ["", "bool", "Preindexed", "=", "false", ";", "bool", "Postindexed", "=", "false", ";", "bool", "OffsetIsReg", "=", "false", ";", "bool", "Negative", "=", "false", ";", "bool", "Writeback", "=", "false", ";", "Operand", "*", "WBOp", "=", "", ";", "int", "OffsetRegNum", "=", "-", "", ";", "bool", "OffsetRegShifted", "=", "false", ";", "enum", "", "ShiftType", "=", "", ";", "const", "MCExpr", "*", "ShiftAmount", "=", "", ";", "const", "MCExpr", "*", "Offset", "=", "", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Preindexed", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseMemoryOffsetReg", "(", "Negative", ",", "OffsetRegShifted", ",", "ShiftType", ",", "ShiftAmount", ",", "Offset", ",", "OffsetIsReg", ",", "OffsetRegNum", ",", "E", ")", ")", "return", "true", ";", "const", "AsmToken", "&", "RBracTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "RBracTok", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Error", "(", "RBracTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "E", "=", "RBracTok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "WBOp", "=", "Operand", "::", "CreateToken", "(", "ExclaimTok", ".", "getString", "(", ")", ",", "ExclaimTok", ".", "getLoc", "(", ")", ")", ";", "Writeback", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "ParseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65235, "Length": 213, "Cover_Rate": 0.3810375670840787} {"Template_token": ["", "if", "(", "OffsetRegNum", "!=", "-", "", ")", "{", "OffsetIsReg", "=", "true", ";", "E", "=", "CurLoc", ";", "}", "}", "if", "(", "OffsetRegNum", "!=", "-", "", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ParseShift", "(", "ShiftType", ",", "ShiftAmount", ",", "E", ")", ")", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "", ")", ";", "OffsetRegShifted", "=", "true", ";", "}", "}", "else", "{", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Offset", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "ParseMemoryOffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65236, "Length": 175, "Cover_Rate": 0.5162241887905604} {"Template_token": ["", "if", "(", "ResTy", "==", "MatchOperand_ParseFail", ")", "return", "true", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "case", "AsmToken", "::", "Identifier", ":", "if", "(", "!", "TryParseRegisterWithWriteBack", "(", "Operands", ")", ")", "return", "false", ";", "if", "(", "!", "TryParseShiftRegister", "(", "Operands", ")", ")", "return", "false", ";", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "ParseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "ParseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Hash", ":", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser35", "Func": "ParseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65237, "Length": 258, "Cover_Rate": 0.6417910447761194} {"Template_token": ["", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser35", "Func": "ParsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65238, "Length": 57, "Cover_Rate": 0.3081081081081081} {"Template_token": ["", "RegNo", "=", "TryParseRegister", "(", ")", ";", "return", "(", "RegNo", "==", "(", "unsigned", ")", "-", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "ParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65239, "Length": 18, "Cover_Rate": 0.5} {"Template_token": ["", "return", "(", "RegNo", "==", "(", "unsigned", ")", "-", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "ParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65240, "Length": 12, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "SMLoc", ">", ">", "::", "const_iterator", "RI", "=", "Registers", ".", "begin", "(", ")", ",", "RE", "=", "Registers", ".", "end", "(", ")", ";", "unsigned", "HighRegNum", "=", "getRegisterNumbering", "(", "RI", "->", "first", ")", ";", "bool", "EmittedWarning", "=", "false", ";", "DenseMap", "<", "unsigned", ",", "bool", ">", "RegMap", ";", "RegMap", "[", "HighRegNum", "]", "=", "true", ";", "for", "(", "++", "RI", ";", "RI", "!=", "RE", ";", "++", "RI", ")", "{", "const", "std", "::", "pair", "<", "unsigned", ",", "SMLoc", ">", "&", "RegInfo", "=", "*", "RI", ";", "unsigned", "Reg", "=", "getRegisterNumbering", "(", "RegInfo", ".", "first", ")", ";", "if", "(", "RegMap", "[", "Reg", "]", ")", "{", "Error", "(", "RegInfo", ".", "second", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "!", "EmittedWarning", "&&", "Reg", "<", "HighRegNum", ")", "Warning", "(", "RegInfo", ".", "second", ",", "", ")", ";", "RegMap", "[", "Reg", "]", "=", "true", ";", "HighRegNum", "=", "std", "::", "max", "(", "Reg", ",", "HighRegNum", ")", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateRegList", "(", "Registers", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "ParseRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65241, "Length": 175, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "St", "==", "", ")", "return", "false", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser35", "Func": "ParseShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65242, "Length": 74, "Cover_Rate": 0.3378995433789954} {"Template_token": ["", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "St", "==", "", ")", "return", "false", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftAmount", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser35", "Func": "ParseShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65243, "Length": 91, "Cover_Rate": 0.4155251141552511} {"Template_token": ["", "PredicationCode", "=", "CC", ";", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "IMod", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "ProcessorIMod", "=", "IMod", ";", "}", "}", "return", "Mnemonic", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "SplitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65244, "Length": 185, "Cover_Rate": 0.3641732283464567} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "tryParseCoprocNumOperand", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "", ")", ";", "int", "Num", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'p'", ")", ";", "if", "(", "Num", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocNum", "(", "Num", ",", "S", ")", ")", ";"], "File": "ARMAsmParser35", "Func": "tryParseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65245, "Length": 98, "Cover_Rate": 0.9607843137254902} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "", ")", ";", "int", "Num", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'p'", ")", ";", "if", "(", "Num", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocNum", "(", "Num", ",", "S", ")", ")", ";"], "File": "ARMAsmParser35", "Func": "tryParseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65246, "Length": 69, "Cover_Rate": 0.6764705882352942} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "", ")", ";", "int", "Reg", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'c'", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocReg", "(", "Reg", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "tryParseCoprocRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65247, "Length": 73, "Cover_Rate": 0.7156862745098039} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "", ")", ";", "int", "Reg", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'c'", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocReg", "(", "Reg", ",", "S", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser35", "Func": "tryParseCoprocRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65248, "Length": 72, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "", ",", "OptStr", ".", "size", "(", ")", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Opt", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser35", "Func": "tryParseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65249, "Length": 109, "Cover_Rate": 0.5396039603960396} {"Template_token": ["", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal", "=", "", ";", "}", "}", "else", "if", "(", "SpecReg", "==", "", "||", "SpecReg", "==", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "Flags", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", "||", "(", "FlagsVal", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "FlagsVal", "|=", "Flag", ";", "}"], "ground_truth": ["}", "else", "return", "MatchOperand_NoMatch", ";"], "File": "ARMAsmParser35", "Func": "tryParseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65250, "Length": 177, "Cover_Rate": 0.5042735042735043} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "tryParseProcIFlagsOperand", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "", ")", ";", "StringRef", "IFlagsStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "IFlags", "=", "", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";"], "ground_truth": ["if", "(", "Flag", "==", "~", "", "||", "(", "IFlags", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";"], "File": "ARMAsmParser35", "Func": "tryParseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65251, "Length": 152, "Cover_Rate": 0.7916666666666666} {"Template_token": ["", "tryParseProcIFlagsOperand", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "", ")", ";", "StringRef", "IFlagsStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "IFlags", "=", "", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Flag", "==", "~", "", "||", "(", "IFlags", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "IFlags", "|=", "Flag", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "tryParseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65252, "Length": 152, "Cover_Rate": 0.7916666666666666} {"Template_token": ["", "std", "::", "string", "lowerCase", "=", "LowercaseString", "(", "upperCase", ")", ";", "unsigned", "RegNum", "=", "MatchRegisterName", "(", "lowerCase", ")", ";", "if", "(", "!", "RegNum", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "}", "if", "(", "!", "RegNum", ")", "return", "-", "", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "RegNum", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "TryParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65253, "Length": 87, "Cover_Rate": 0.6126760563380281} {"Template_token": ["", "if", "(", "!", "RegNum", ")", "{"], "ground_truth": ["RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";"], "File": "ARMAsmParser35", "Func": "TryParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65254, "Length": 49, "Cover_Rate": 0.34507042253521125} {"Template_token": ["", "Operands", ".", "push_back", "(", "Operand", "::", "CreateReg", "(", "RegNo", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";"], "ground_truth": ["if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{"], "File": "ARMAsmParser35", "Func": "TryParseRegisterWithWriteBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65255, "Length": 47, "Cover_Rate": 0.3790322580645161} {"Template_token": ["", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "ExclaimTok", ".", "getString", "(", ")", ",", "ExclaimTok", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "TryParseRegisterWithWriteBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65256, "Length": 45, "Cover_Rate": 0.3629032258064516} {"Template_token": ["", "", "ShiftTy", "=", "StringSwitch", "<", "", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ShiftTy", "==", "", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "int", "RegNum", "=", "TryParseRegister", "(", ")", ";", "if", "(", "RegNum", "==", "-", "", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateReg", "(", "RegNum", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateShifter", "(", "ShiftTy", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "ARMAsmParser35", "Func": "TryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65257, "Length": 144, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "if", "(", "ShiftTy", "==", "", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "int", "RegNum", "=", "TryParseRegister", "(", ")", ";", "if", "(", "RegNum", "==", "-", "", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateReg", "(", "RegNum", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateShifter", "(", "ShiftTy", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "TryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65258, "Length": 97, "Cover_Rate": 0.3991769547325103} {"Template_token": ["", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "hasV6MOps", "(", ")", ")", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", ";", "else", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ";"], "ground_truth": ["}", "else", "CanAcceptPredicationCode", "=", "true", ";"], "File": "ARMAsmParser36", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65259, "Length": 138, "Cover_Rate": 0.3006535947712418} {"Template_token": ["", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "hasV6MOps", "(", ")", ")", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", ";", "else", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ";", "}", "else", "CanAcceptPredicationCode", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser36", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65260, "Length": 143, "Cover_Rate": 0.3115468409586057} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "Val", "==", "INT32_MIN", ";"], "ground_truth": ["}"], "File": "ARMAsmParser39", "Func": "isAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65261, "Length": 74, "Cover_Rate": 0.7254901960784313} {"Template_token": ["", "switch", "(", "MatchResult", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "if", "(", "validateInstruction", "(", "Inst", ",", "Operands", ")", ")", "{", "forwardITPosition", "(", ")", ";", "return", "true", ";", "}", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ")", ")", ";", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "", ")", ";", "std", "::", "string", "Msg", "=", "", ";", "unsigned", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}"], "ground_truth": ["case", "Match_MnemonicFail", ":"], "File": "ARMAsmParser39", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65262, "Length": 233, "Cover_Rate": 0.5839598997493735} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseMemBarrierOptOperand", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "", ",", "OptStr", ".", "size", "(", ")", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Opt", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMemBarrierOpt", "(", "(", "", ")", "Opt", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser39", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65263, "Length": 217, "Cover_Rate": 0.8930041152263375} {"Template_token": ["", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ImmRange0_15", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_ImmRange0_239", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_AlignedMemoryRequiresNone", ":", "case", "Match_DupAlignedMemoryRequiresNone", ":", "case", "Match_AlignedMemoryRequires16", ":", "case", "Match_DupAlignedMemoryRequires16", ":", "case", "Match_AlignedMemoryRequires32", ":", "case", "Match_DupAlignedMemoryRequires32", ":", "case", "Match_AlignedMemoryRequires64", ":", "case", "Match_DupAlignedMemoryRequires64", ":", "case", "Match_AlignedMemoryRequires64or128", ":", "case", "Match_DupAlignedMemoryRequires64or128", ":", "case", "Match_AlignedMemoryRequires64or128or256", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getAlignmentLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "switch", "(", "MatchResult", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Match_AlignedMemoryRequiresNone", ":", "case", "Match_DupAlignedMemoryRequiresNone", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_AlignedMemoryRequires16", ":", "case", "Match_DupAlignedMemoryRequires16", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_AlignedMemoryRequires32", ":", "case", "Match_DupAlignedMemoryRequires32", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_AlignedMemoryRequires64", ":"], "ground_truth": ["case", "Match_DupAlignedMemoryRequires64", ":"], "File": "ARMAsmParser3", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65266, "Length": 284, "Cover_Rate": 0.44031007751937984} {"Template_token": ["", "std", "::", "string", "Msg", "=", "", ";", "unsigned", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ImmRange0_15", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_ImmRange0_239", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_AlignedMemoryRequiresNone", ":", "case", "Match_DupAlignedMemoryRequiresNone", ":", "case", "Match_AlignedMemoryRequires16", ":", "case", "Match_DupAlignedMemoryRequires16", ":", "case", "Match_AlignedMemoryRequires32", ":", "case", "Match_DupAlignedMemoryRequires32", ":", "case", "Match_AlignedMemoryRequires64", ":", "case", "Match_DupAlignedMemoryRequires64", ":", "case", "Match_AlignedMemoryRequires64or128", ":", "case", "Match_DupAlignedMemoryRequires64or128", ":", "case", "Match_AlignedMemoryRequires64or128or256", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getAlignmentLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "switch", "(", "MatchResult", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Match_AlignedMemoryRequiresNone", ":", "case", "Match_DupAlignedMemoryRequiresNone", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_AlignedMemoryRequires16", ":", "case", "Match_DupAlignedMemoryRequires16", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_AlignedMemoryRequires32", ":", "case", "Match_DupAlignedMemoryRequires32", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_AlignedMemoryRequires64", ":", "case", "Match_DupAlignedMemoryRequires64", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_AlignedMemoryRequires64or128", ":", "case", "Match_DupAlignedMemoryRequires64or128", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_AlignedMemoryRequires64or128or256", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser3", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65267, "Length": 464, "Cover_Rate": 0.7193798449612403} {"Template_token": ["", "Name", "=", "(", "Name", "[", "", "]", "==", "'r'", ")", "?", "Name", ".", "drop_front", "(", "", ")", ":", "Name", ".", "drop_front", "(", ")", ";", "switch", "(", "Name", ".", "size", "(", ")", ")", "{", "default", ":", "return", "-", "", ";", "case", "", ":", "switch", "(", "Name", "[", "", "]", ")", "{", "default", ":", "return", "-", "", ";", "case", "'0'", ":", "return", "", ";", "case", "'1'", ":", "return", "", ";", "case", "'2'", ":", "return", "", ";", "case", "'3'", ":", "return", "", ";", "case", "'4'", ":", "return", "", ";", "case", "'5'", ":", "return", "", ";", "case", "'6'", ":", "return", "", ";"], "ground_truth": ["case", "'7'", ":", "return", "", ";"], "File": "ARMAsmParser3", "Func": "MatchCoprocessorOperandName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65268, "Length": 104, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "if", "(", "Num", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocNum", "(", "Num", ",", "S", ")", ")", ";"], "File": "ARMAsmParser3", "Func": "parseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65269, "Length": 30, "Cover_Rate": 0.30612244897959184} {"Template_token": ["", "if", "(", "FlagsVal", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV7Ops", "(", ")", "&&", "FlagsVal", ">=", "", "&&", "FlagsVal", "<=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal", "=", "", ";", "}"], "ground_truth": ["}", "else", "if", "(", "SpecReg", "==", "", "||", "SpecReg", "==", "", ")", "{"], "File": "ARMAsmParser3", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65271, "Length": 202, "Cover_Rate": 0.321656050955414} {"Template_token": ["", "if", "(", "FlagsVal", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV7Ops", "(", ")", "&&", "FlagsVal", ">=", "", "&&", "FlagsVal", "<=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal", "=", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser3", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65272, "Length": 189, "Cover_Rate": 0.30095541401273884} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Inst", ".", "dump_pretty", "(", "dbgs", "(", ")", ",", "MII", ".", "getName", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "validateInstruction", "(", "Inst", ",", "Operands", ")", ")", "{", "forwardITPosition", "(", ")", ";", "return", "true", ";", "}", "{", "bool", "wasInITBlock", "=", "inITBlock", "(", ")", ";", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Inst", ".", "dump_pretty", "(", "dbgs", "(", ")", ",", "MII", ".", "getName", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "wasInITBlock", "&&", "hasV8Ops", "(", ")", "&&", "isThumb", "(", ")", "&&", "!", "isV8EligibleForIT", "(", "&", "Inst", ")", ")", "{", "Warning", "(", "IDLoc", ",", "", ")", ";", "}", "}", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "PendConditionalInstruction", ")", "{", "PendingConditionalInsts", ".", "push_back", "(", "Inst", ")", ";", "if", "(", "isITBlockFull", "(", ")", "||", "isITBlockTerminator", "(", "Inst", ")", ")", "flushPendingInstructions", "(", "Out", ")", ";", "}", "else", "{", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "}", "return", "false", ";", "case", "Match_NearMisses", ":", "ReportNearMisses", "(", "NearMisses", ",", "IDLoc", ",", "Operands", ")", ";", "return", "true", ";", "case", "Match_MnemonicFail", ":", "{", "uint64_t", "FBS", "=", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "std", "::", "string", "Suggestion", "=", "MnemonicSpellCheck", "(", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", ",", "FBS", ")", ";", "return", "Error", "(", "IDLoc", ",", "", "+", "Suggestion", ",", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getLocRange", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser40", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65275, "Length": 292, "Cover_Rate": 0.7828418230563002} {"Template_token": ["", "return", "false", ";", "}", "for", "(", "const", "auto", "&", "Entry", ":", "FPUs", ")", "{", "if", "(", "Entry", ".", "ID", "!=", "ID", ")", "continue", ";", "uint64_t", "Toggle", "=", "(", "Entry", ".", "Enabled", "&", "~", "STI", ".", "getFeatureBits", "(", ")", ")", "|", "(", "Entry", ".", "Disabled", "&", "STI", ".", "getFeatureBits", "(", ")", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "Toggle", ")", ")", ")", ";", "break", ";", "}", "getTargetStreamer", "(", ")", ".", "emitFPU", "(", "ID", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser44", "Func": "parseDirectiveFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65278, "Length": 81, "Cover_Rate": 0.5827338129496403} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Mem", ".", "Offset", ")", ";", "assert", "(", "CE", "&&", "", ")", ";", "int64_t", "Offset", "=", "CE", "->", "getValue", "(", ")", "/", "", ";", "if", "(", "Offset", ">=", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "", ",", "Offset", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "", ",", "-", "Offset", ")", ")", ")", ";", "}", "else", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "File": "ARMAsmParser46", "Func": "addMemMode5Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65280, "Length": 90, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "isMemModeThumb", "(", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Mem", ".", "BaseRegNum", ")", ")", ";", "if", "(", "Mem", ".", "Offset", ")", "{", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Mem", ".", "Offset", ")", ";", "assert", "(", "CE", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "else", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "File": "ARMAsmParser46", "Func": "addMemModeThumbOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65281, "Length": 99, "Cover_Rate": 0.7795275590551181} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "else", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Mem", ".", "OffsetRegNum", ")", ")", ";"], "File": "ARMAsmParser46", "Func": "addMemModeThumbOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65282, "Length": 41, "Cover_Rate": 0.3228346456692913} {"Template_token": ["", "case", "SPRRegisterList", ":", "Registers", "=", "o", ".", "Registers", ";", "break", ";", "case", "Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "Memory", ":", "Mem", "=", "o", ".", "Mem", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser46", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65283, "Length": 35, "Cover_Rate": 0.3125} {"Template_token": ["", "CC", "=", "o", ".", "CC", ";", "break", ";", "case", "Token", ":", "Tok", "=", "o", ".", "Tok", ";", "break", ";", "case", "CCOut", ":", "case", "Register", ":", "Reg", "=", "o", ".", "Reg", ";", "break", ";", "case", "RegisterList", ":"], "ground_truth": ["case", "DPRRegisterList", ":"], "File": "ARMAsmParser46", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65284, "Length": 39, "Cover_Rate": 0.3482142857142857} {"Template_token": ["", "Op", "->", "Mem", ".", "OffsetRegShifted", "=", "OffsetRegShifted", ";", "Op", "->", "Mem", ".", "ShiftType", "=", "ShiftType", ";", "Op", "->", "Mem", ".", "ShiftAmount", "=", "ShiftAmount", ";", "Op", "->", "Mem", ".", "Preindexed", "=", "Preindexed", ";", "Op", "->", "Mem", ".", "Postindexed", "=", "Postindexed", ";", "Op", "->", "Mem", ".", "Negative", "=", "Negative", ";", "Op", "->", "Mem", ".", "Writeback", "=", "Writeback", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "ARMAsmParser46", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65285, "Length": 68, "Cover_Rate": 0.4146341463414634} {"Template_token": ["", "OS", "<<", "CondCodeToString", "(", "getCondCode", "(", ")", ")", ";", "break", ";", "case", "CCOut", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "Immediate", ":", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "Memory", ":", "OS", "<<", "", ";", "break", ";", "case", "Register", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";"], "ground_truth": ["case", "RegisterList", ":"], "File": "ARMAsmParser46", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65286, "Length": 67, "Cover_Rate": 0.37222222222222223} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "(", "Value", "&", "", ")", "==", "", "&&", "Value", "<=", "", "&&", "Value", ">=", "-", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser46", "Func": "isMemMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65287, "Length": 30, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "bool", "isMemMode5", "(", ")", "const", "{", "if", "(", "!", "isMemory", "(", ")", "||", "Mem", ".", "OffsetIsReg", "||", "Mem", ".", "OffsetRegShifted", "||", "Mem", ".", "Writeback", "||", "Mem", ".", "Negative", ")", "return", "false", ";", "if", "(", "!", "Mem", ".", "Offset", ")", "return", "true", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Mem", ".", "Offset", ")", ";"], "File": "ARMAsmParser46", "Func": "isMemMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65288, "Length": 57, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "!", "Mem", ".", "Offset", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Mem", ".", "Offset", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "(", "Value", "&", "", ")", "==", "", "&&", "Value", "<=", "", ")", ";"], "File": "ARMAsmParser46", "Func": "isMemModeThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65289, "Length": 57, "Cover_Rate": 0.6333333333333333} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "(", "Value", "&", "", ")", "==", "", "&&", "Value", "<=", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser46", "Func": "isMemModeThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65290, "Length": 33, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", "+", "", ",", "Operand", "::", "CreateCCOut", "(", "", ",", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getStartLoc", "(", ")", ")", ")", ";", "MatchResult2", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ")", ";", "if", "(", "MatchResult2", "==", "Match_Success", ")", "MatchResult", "=", "Match_Success", ";", "else", "{", "Operand", "*", "CCOut", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", ")", ";", "delete", "CCOut", ";", "}", "}", "else", "if", "(", "MatchResult", "==", "Match_MnemonicFail", ")", "{", "StringRef", "Mnemonic", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getToken", "(", ")", ";", "if", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ")", "==", "", ")", "{", "StringRef", "MnemonicNoS", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "SMLoc", "NameLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getStartLoc", "(", ")", ";", "Operand", "*", "OldMnemonic", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", ")", ";", "delete", "OldMnemonic", ";", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", ",", "Operand", "::", "CreateToken", "(", "MnemonicNoS", ",", "NameLoc", ")", ")", ";", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", "+", "", ",", "Operand", "::", "CreateCCOut", "(", "", ",", "NameLoc", ")", ")", ";", "MatchResult2", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ")", ";", "if", "(", "MatchResult2", "==", "Match_Success", ")", "MatchResult", "=", "Match_Success", ";", "else", "{", "Operand", "*", "OldMnemonic", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", ")", ";", "delete", "OldMnemonic", ";", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", ",", "Operand", "::", "CreateToken", "(", "Mnemonic", ",", "NameLoc", ")", ")", ";", "Operand", "*", "CCOut", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", ")", ";", "delete", "CCOut", ";"], "ground_truth": ["}"], "File": "ARMAsmParser46", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65291, "Length": 346, "Cover_Rate": 0.6479400749063671} {"Template_token": ["", "else", "if", "(", "Val", "==", "", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser46", "Func": "ParseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65292, "Length": 57, "Cover_Rate": 0.36075949367088606} {"Template_token": ["", "int", "OffsetRegNum", ";", "bool", "OffsetRegShifted", ";", "enum", "ShiftType", "ShiftType", ";", "const", "MCExpr", "*", "ShiftAmount", "=", "", ";", "const", "MCExpr", "*", "Offset", "=", "", ";", "if", "(", "ParseMemoryOffsetReg", "(", "Negative", ",", "OffsetRegShifted", ",", "ShiftType", ",", "ShiftAmount", ",", "Offset", ",", "OffsetIsReg", ",", "OffsetRegNum", ",", "E", ")", ")", "return", "true", ";", "const", "AsmToken", "&", "RBracTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "RBracTok", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Error", "(", "RBracTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "E", "=", "RBracTok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "Operand", "*", "WBOp", "=", "", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "WBOp", "=", "Operand", "::", "CreateToken", "(", "ExclaimTok", ".", "getString", "(", ")", ",", "ExclaimTok", ".", "getLoc", "(", ")", ")", ";", "Writeback", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMem", "(", "BaseRegNum", ",", "OffsetIsReg", ",", "Offset", ",", "OffsetRegNum", ",", "OffsetRegShifted", ",", "ShiftType", ",", "ShiftAmount", ",", "Preindexed", ",", "Postindexed", ",", "Negative", ",", "Writeback", ",", "S", ",", "E", ")", ")", ";", "if", "(", "WBOp", ")", "Operands", ".", "push_back", "(", "WBOp", ")", ";", "return", "false", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "E", "=", "Tok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "int", "OffsetRegNum", "=", "", ";", "bool", "OffsetRegShifted", "=", "false", ";", "enum", "ShiftType", "ShiftType", "=", "Lsl", ";", "const", "MCExpr", "*", "ShiftAmount", "=", "", ";", "const", "MCExpr", "*", "Offset", "=", "", ";", "const", "AsmToken", "&", "NextTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "NextTok", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Postindexed", "=", "true", ";"], "ground_truth": ["Writeback", "=", "true", ";"], "File": "ARMAsmParser46", "Func": "ParseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65293, "Length": 298, "Cover_Rate": 0.5129087779690189} {"Template_token": ["", "OffsetRegNum", "=", "TryParseRegister", "(", ")", ";", "if", "(", "OffsetRegNum", "!=", "-", "", ")", "{", "OffsetIsReg", "=", "true", ";", "E", "=", "CurLoc", ";", "}", "}", "if", "(", "OffsetRegNum", "!=", "-", "", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ParseShift", "(", "ShiftType", ",", "ShiftAmount", ",", "E", ")", ")", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "", ")", ";", "OffsetRegShifted", "=", "true", ";", "}", "}", "else", "{", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Offset", ")", ")", "return", "true", ";"], "File": "ARMAsmParser46", "Func": "ParseMemoryOffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65294, "Length": 157, "Cover_Rate": 0.4658753709198813} {"Template_token": ["", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "ParseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "ParseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Hash", ":", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";"], "ground_truth": ["if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "true", ";"], "File": "ARMAsmParser46", "Func": "ParseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65295, "Length": 138, "Cover_Rate": 0.5542168674698795} {"Template_token": ["", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "ParseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "ParseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Hash", ":", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser46", "Func": "ParseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65296, "Length": 88, "Cover_Rate": 0.3534136546184739} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "unsigned", "PrevRegNum", "=", "", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SMLoc", ">", ",", "", ">", "Registers", ";", "do", "{", "bool", "IsRange", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "RegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "RegLoc", "=", "RegTok", ".", "getLoc", "(", ")", ";", "if", "(", "RegTok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "true", ";", "}", "int", "RegNum", "=", "TryParseRegister", "(", ")", ";", "if", "(", "RegNum", "==", "-", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "IsRange", ")", "{", "int", "Reg", "=", "PrevRegNum", ";", "do", "{", "++", "Reg", ";", "Registers", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "RegLoc", ")", ")", ";", "}", "while", "(", "Reg", "!=", "RegNum", ")", ";", "}", "else", "{", "Registers", ".", "push_back", "(", "std", "::", "make_pair", "(", "RegNum", ",", "RegLoc", ")", ")", ";", "}", "PrevRegNum", "=", "RegNum", ";", "}", "while", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", ";", "const", "AsmToken", "&", "RCurlyTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "RCurlyTok", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "{", "Error", "(", "RCurlyTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "SMLoc", "E", "=", "RCurlyTok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "SMLoc", ">", ">", "::", "const_iterator", "RI", "=", "Registers", ".", "begin", "(", ")", ",", "RE", "=", "Registers", ".", "end", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "bool", ">", "RegMap", ";", "RegMap", "[", "RI", "->", "first", "]", "=", "true", ";", "unsigned", "HighRegNum", "=", "RI", "->", "first", ";", "bool", "EmittedWarning", "=", "false", ";", "for", "(", "++", "RI", ";", "RI", "!=", "RE", ";", "++", "RI", ")", "{", "const", "std", "::", "pair", "<", "unsigned", ",", "SMLoc", ">", "&", "RegInfo", "=", "*", "RI", ";", "unsigned", "Reg", "=", "RegInfo", ".", "first", ";", "if", "(", "RegMap", "[", "Reg", "]", ")", "{", "Error", "(", "RegInfo", ".", "second", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "!", "EmittedWarning", "&&", "Reg", "<", "HighRegNum", ")", "Warning", "(", "RegInfo", ".", "second", ",", "", ")", ";", "RegMap", "[", "Reg", "]", "=", "true", ";", "HighRegNum", "=", "std", "::", "max", "(", "Reg", ",", "HighRegNum", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser46", "Func": "ParseRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65297, "Length": 419, "Cover_Rate": 0.8895966029723992} {"Template_token": ["", "SMLoc", "RegLoc", "=", "RegTok", ".", "getLoc", "(", ")", ";", "if", "(", "RegTok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "true", ";", "}", "int", "RegNum", "=", "TryParseRegister", "(", ")", ";", "if", "(", "RegNum", "==", "-", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "IsRange", ")", "{", "int", "Reg", "=", "PrevRegNum", ";", "do", "{", "++", "Reg", ";", "Registers", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "RegLoc", ")", ")", ";", "}", "while", "(", "Reg", "!=", "RegNum", ")", ";", "}", "else", "{", "Registers", ".", "push_back", "(", "std", "::", "make_pair", "(", "RegNum", ",", "RegLoc", ")", ")", ";", "}", "PrevRegNum", "=", "RegNum", ";", "}", "while", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", ";", "const", "AsmToken", "&", "RCurlyTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "RCurlyTok", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "{", "Error", "(", "RCurlyTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "SMLoc", "E", "=", "RCurlyTok", ".", "getLoc", "(", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser46", "Func": "ParseRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65298, "Length": 200, "Cover_Rate": 0.42462845010615713} {"Template_token": ["", "unsigned", "RegNum", "=", "MatchRegisterName", "(", "Tok", ".", "getString", "(", ")", ")", ";"], "ground_truth": ["if", "(", "RegNum", "==", "", ")", "return", "-", "", ";"], "File": "ARMAsmParser46", "Func": "TryParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65299, "Length": 22, "Cover_Rate": 0.34375} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "", ")", ";", "unsigned", "RegNum", "=", "MatchRegisterName", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "RegNum", "==", "", ")", "return", "-", "", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "RegNum", ";"], "ground_truth": ["}"], "File": "ARMAsmParser46", "Func": "TryParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65300, "Length": 57, "Cover_Rate": 0.890625} {"Template_token": ["", "assert", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "", ")", ";", "assert", "(", "MCID", ".", "NumOperands", "==", "Inst", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "unsigned", "OpNo", ";", "for", "(", "OpNo", "=", "", ";", "!", "MCID", ".", "OpInfo", "[", "OpNo", "]", ".", "isOptionalDef", "(", ")", "&&", "OpNo", "<", "MCID", ".", "NumOperands", ";", "++", "OpNo", ")", ";", "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", ")", "return", "Match_RequiresFlagSetting", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", "&&", "!", "inITBlock", "(", ")", ")", "return", "Match_RequiresITBlock", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "Opc", "==", "", "&&", "!", "hasV6MOps", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresThumb2", ";", "else", "if", "(", "Opc", "==", "", "&&", "!", "hasV6Ops", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresV6", ";", "}", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MCID", ".", "NumOperands", ";", "++", "I", ")", "if", "(", "MCID", ".", "OpInfo", "[", "I", "]", ".", "RegClass", "==", "", ")", "{"], "ground_truth": ["if", "(", "(", "Inst", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", "==", "", ")", "&&", "!", "hasV8Ops", "(", ")", ")", "return", "Match_RequiresV8", ";"], "File": "ARMAsmParser47", "Func": "checkTargetMatchPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65301, "Length": 282, "Cover_Rate": 0.7747252747252747} {"Template_token": ["", "unsigned", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasDSP", "(", ")", "&&", "(", "FlagsVal", "&", "", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV7Ops", "(", ")", "&&", "FlagsVal", ">=", "", "&&", "FlagsVal", "<=", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "has8MSecExt", "(", ")", "&&", "(", "FlagsVal", "==", "", "||", "FlagsVal", "==", "", "||", "(", "FlagsVal", ">", "", "&&", "FlagsVal", "<", "", ")", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV8MMainline", "(", ")", "&&", "(", "FlagsVal", "==", "", "||", "FlagsVal", "==", "", "||", "(", "FlagsVal", ">", "", "&&", "FlagsVal", "<=", "", ")", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser47", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65302, "Length": 410, "Cover_Rate": 0.5163727959697733} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseAM3Offset", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "AsmToken", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "Offset", ";", "SMLoc", "E", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Offset", ",", "E", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Offset", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "Val", "=", "INT32_MIN", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "bool", "haveEaten", "=", "false", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["haveEaten", "=", "true", ";"], "File": "ARMAsmParser50", "Func": "parseAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65304, "Length": 221, "Cover_Rate": 0.6737804878048781} {"Template_token": ["", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "LSB", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "LSB", "<", "", "||", "LSB", ">", "", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "WidthExpr", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "WidthExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "WidthExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "ARMAsmParser50", "Func": "parseBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65305, "Length": 202, "Cover_Rate": 0.4963144963144963} {"Template_token": ["", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "return", "MatchOperand_ParseFail", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocOption", "(", "Val", ",", "S", ",", "E", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser50", "Func": "parseCoprocOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65306, "Length": 66, "Cover_Rate": 0.32038834951456313} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", "||", "CE", "->", "getValue", "(", ")", "<", "", "||", "CE", "->", "getValue", "(", ")", ">", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";"], "File": "ARMAsmParser50", "Func": "parseCoprocOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65307, "Length": 86, "Cover_Rate": 0.4174757281553398} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser50", "Func": "parseDirectiveWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65308, "Length": 39, "Cover_Rate": 0.325} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser50", "Func": "parseDirectiveWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65309, "Length": 54, "Cover_Rate": 0.45} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parsePKHImm", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "StringRef", "Op", ",", "int", "Low", ",", "int", "High", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "Op", "+", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "StringRef", "ShiftName", "=", "Tok", ".", "getString", "(", ")", ";", "std", "::", "string", "LowerOp", "=", "Op", ".", "lower", "(", ")", ";", "std", "::", "string", "UpperOp", "=", "Op", ".", "upper", "(", ")", ";", "if", "(", "ShiftName", "!=", "LowerOp", "&&", "ShiftName", "!=", "UpperOp", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "Op", "+", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser50", "Func": "parsePKHImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65311, "Length": 138, "Cover_Rate": 0.43260188087774293} {"Template_token": ["", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "ShiftName", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ShiftName", "!=", "", "&&", "ShiftName", "!=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "ARMAsmParser50", "Func": "parseRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65312, "Length": 150, "Cover_Rate": 0.5617977528089888} {"Template_token": ["", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "<", "", "||", "Val", ">", "", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Index", "=", "Val", ";", "LaneKind", "=", "IndexedLane", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser50", "Func": "parseVectorLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65313, "Length": 107, "Cover_Rate": 0.3664383561643836} {"Template_token": ["", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "ExclaimTok", ".", "getString", "(", ")", ",", "ExclaimTok", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "SMLoc", "SIdx", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "return", "TokError", "(", "", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateVectorIndex", "(", "MCE", "->", "getValue", "(", ")", ",", "SIdx", ",", "E", ",", "getContext", "(", ")", ")", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser50", "Func": "tryParseRegisterWithWriteBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65314, "Length": 212, "Cover_Rate": 0.762589928057554} {"Template_token": ["", "int", "RegNo", "=", "tryParseRegister", "(", ")", ";", "if", "(", "RegNo", "==", "-", "", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateReg", "(", "RegNo", ",", "RegTok", ".", "getLoc", "(", ")", ",", "RegTok", ".", "getEndLoc", "(", ")", ")", ")", ";", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "ExclaimTok", ".", "getString", "(", ")", ",", "ExclaimTok", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "ARMAsmParser50", "Func": "tryParseRegisterWithWriteBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65315, "Length": 86, "Cover_Rate": 0.30935251798561153} {"Template_token": ["", "return", "-", "", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "<", "", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "if", "(", "Imm", "==", "", ")", "ShiftTy", "=", "", ";", "}", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "SMLoc", "L", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "ShiftReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "ShiftReg", "==", "-", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "-", "", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "ARMAsmParser50", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65316, "Length": 177, "Cover_Rate": 0.30675909878682844} {"Template_token": ["", "", "ShiftTy", "=", "StringSwitch", "<", "", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ShiftTy", "==", "", ")", "return", "", ";", "Parser", ".", "Lex", "(", ")", ";", "OwningPtr", "<", "Operand", ">", "PrevOp", "(", "(", "Operand", "*", ")", "Operands", ".", "pop_back_val", "(", ")", ")", ";", "if", "(", "!", "PrevOp", "->", "isReg", "(", ")", ")", "return", "Error", "(", "PrevOp", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "int", "SrcReg", "=", "PrevOp", "->", "getReg", "(", ")", ";", "SMLoc", "EndLoc", ";", "int64_t", "Imm", "=", "", ";", "int", "ShiftReg", "=", "", ";", "if", "(", "ShiftTy", "==", "", ")", "{", "ShiftReg", "=", "SrcReg", ";", "}", "else", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ImmLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftExpr", "=", "", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";"], "ground_truth": ["return", "-", "", ";"], "File": "ARMAsmParser50", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65317, "Length": 227, "Cover_Rate": 0.3934142114384749} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "enum", "{", "COFF", "=", "(", "", "<<", "MCContext", "::", "IsCOFF", ")", ",", "ELF", "=", "(", "", "<<", "MCContext", "::", "IsELF", ")", ",", "MACHO", "=", "(", "", "<<", "MCContext", "::", "IsMachO", ")", ",", "WASM", "=", "(", "", "<<", "MCContext", "::", "IsWasm", ")", ",", "}", ";", "static", "const", "struct", "PrefixEntry", "{", "const", "char", "*", "Spelling", ";", "MCExpr", "::", "VariantKind", "VariantKind", ";", "uint8_t", "SupportedFormats", ";", "}", "PrefixEntries", "[", "]", "=", "{", "{", "", ",", "MCExpr", "::", "VK__LO16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "{", "", ",", "MCExpr", "::", "VK__HI16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "}", ";", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "const", "auto", "&", "Prefix", "=", "llvm", "::", "find_if", "(", "PrefixEntries", ",", "[", "&", "IDVal", "]", "(", "const", "PrefixEntry", "&", "PE", ")", "{", "return", "PE", ".", "Spelling", "==", "IDVal", ";", "}", ")", ";", "if", "(", "Prefix", "==", "std", "::", "end", "(", "PrefixEntries", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["uint8_t", "CurrentFormat", ";"], "File": "ARMAsmParser51", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65318, "Length": 216, "Cover_Rate": 0.4920273348519362} {"Template_token": ["", "static", "const", "struct", "PrefixEntry", "{", "const", "char", "*", "Spelling", ";", "MCExpr", "::", "VariantKind", "VariantKind", ";", "uint8_t", "SupportedFormats", ";", "}", "PrefixEntries", "[", "]", "=", "{", "{", "", ",", "MCExpr", "::", "VK__LO16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "{", "", ",", "MCExpr", "::", "VK__HI16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "}", ";", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "const", "auto", "&", "Prefix", "=", "llvm", "::", "find_if", "(", "PrefixEntries", ",", "[", "&", "IDVal", "]", "(", "const", "PrefixEntry", "&", "PE", ")", "{", "return", "PE", ".", "Spelling", "==", "IDVal", ";", "}", ")", ";", "if", "(", "Prefix", "==", "std", "::", "end", "(", "PrefixEntries", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "uint8_t", "CurrentFormat", ";", "switch", "(", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ")", "{", "case", "MCObjectFileInfo", "::", "IsMachO", ":", "CurrentFormat", "=", "MACHO", ";", "break", ";", "case", "MCObjectFileInfo", "::", "IsELF", ":", "CurrentFormat", "=", "ELF", ";", "break", ";", "case", "MCObjectFileInfo", "::", "IsCOFF", ":", "CurrentFormat", "=", "COFF", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser52", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65319, "Length": 181, "Cover_Rate": 0.418013856812933} {"Template_token": ["", "bool", "isNEONByteReplicate", "(", "unsigned", "NumBytes", ")", "const", "{", "return", "isNEONReplicate", "(", "", ",", "NumBytes", ",", "false", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser53", "Func": "isNEONByteReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65322, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isNEONReplicate", "(", "", ",", "NumBytes", ",", "false", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser53", "Func": "isNEONByteReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65323, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "bool", "isNEONmovReplicate", "(", ")", "const", "{", "checkNeonReplicateArgs", "(", "FromW", ",", "ToW", ")", ";"], "ground_truth": ["bool", "AllowMinusOne", "=", "ToW", "!=", "", ";"], "File": "ARMAsmParser53", "Func": "isNEONmovReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65326, "Length": 20, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "!", "Value", ")", "return", "false", ";", "if", "(", "Inv", ")", "Value", "=", "~", "Value", ";", "uint64_t", "Mask", "=", "(", "", "<<", "Width", ")", "-", "", ";", "uint64_t", "Elem", "=", "Value", "&", "Mask", ";", "if", "(", "!", "AllowMinusOne", "&&", "Elem", "==", "Mask", ")", "return", "false", ";", "if", "(", "Width", "==", "", "&&", "(", "Elem", "&", "", ")", "!=", "", "&&", "(", "Elem", "&", "", ")", "!=", "", ")", "return", "false", ";", "if", "(", "Width", "==", "", "&&", "!", "isValidNEONi32vmovImm", "(", "Elem", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElems", ";", "++", "i", ")", "{", "Value", ">>=", "Width", ";", "if", "(", "(", "Value", "&", "Mask", ")", "!=", "Elem", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser53", "Func": "isNEONReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65327, "Length": 155, "Cover_Rate": 0.7276995305164319} {"Template_token": ["", "const", "uint64_t", "Kind", ";", "const", "FeatureBitset", "ArchCheck", ";", "const", "FeatureBitset", "Features", ";", "}", "Extensions", "[", "]", "=", "{", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "(", "", "|", "", ")", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV6KBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV7Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8_2aBit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8_1MMainlineBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "}", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "", ")", ";", "}", "uint64_t", "FeatureKind", "=", "", "(", "Name", ")", ";", "if", "(", "FeatureKind", "==", "", ")", "return", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";"], "ground_truth": ["for", "(", "const", "auto", "&", "Extension", ":", "Extensions", ")", "{"], "File": "ARMAsmParser56", "Func": "enableArchExtFeature", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65328, "Length": 319, "Cover_Rate": 0.5853211009174312} {"Template_token": ["", "uint8_t", "SupportedFormats", ";", "}", "PrefixEntries", "[", "]", "=", "{", "{", "", ",", "MCExpr", "::", "VK__LO16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "{", "", ",", "MCExpr", "::", "VK__HI16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "}", ";", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "const", "auto", "&", "Prefix", "=", "llvm", "::", "find_if", "(", "PrefixEntries", ",", "[", "&", "IDVal", "]", "(", "const", "PrefixEntry", "&", "PE", ")", "{", "return", "PE", ".", "Spelling", "==", "IDVal", ";", "}", ")", ";", "if", "(", "Prefix", "==", "std", "::", "end", "(", "PrefixEntries", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "uint8_t", "CurrentFormat", ";", "switch", "(", "getContext", "(", ")", ".", "getObjectFileType", "(", ")", ")", "{", "case", "MCContext", "::", "IsMachO", ":", "CurrentFormat", "=", "MACHO", ";", "break", ";", "case", "MCContext", "::", "IsELF", ":", "CurrentFormat", "=", "ELF", ";", "break", ";", "case", "MCContext", "::", "IsCOFF", ":", "CurrentFormat", "=", "COFF", ";", "break", ";", "case", "MCContext", "::", "IsWasm", ":", "CurrentFormat", "=", "WASM", ";", "break", ";", "case", "MCContext", "::", "IsXCOFF", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser56", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65329, "Length": 185, "Cover_Rate": 0.43123543123543123} {"Template_token": ["", "assert", "(", "PendingConditionalInsts", ".", "size", "(", ")", "<=", "", ")", ";", "for", "(", "MCInst", "Inst", ":", "PendingConditionalInsts", ")", "{", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "}", "PendingConditionalInsts", ".", "clear", "(", ")", ";"], "ground_truth": ["ITState", ".", "Mask", "=", "", ";"], "File": "ARMAsmParser5", "Func": "flushPendingInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65331, "Length": 43, "Cover_Rate": 0.3115942028985507} {"Template_token": ["", "ITInst", ".", "setOpcode", "(", "", ")", ";", "ITInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ITState", ".", "Cond", ")", ")", ";", "ITInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Mask", ")", ")", ";", "Out", ".", "EmitInstruction", "(", "ITInst", ",", "getSTI", "(", ")", ")", ";", "assert", "(", "PendingConditionalInsts", ".", "size", "(", ")", "<=", "", ")", ";", "for", "(", "MCInst", "Inst", ":", "PendingConditionalInsts", ")", "{"], "ground_truth": ["Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";"], "File": "ARMAsmParser5", "Func": "flushPendingInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65332, "Length": 74, "Cover_Rate": 0.5362318840579711} {"Template_token": ["", "default", ":", "break", ";", "case", "Match_Success", ":", "if", "(", "validateInstruction", "(", "Inst", ",", "Operands", ")", ")", "{", "forwardITPosition", "(", ")", ";", "return", "true", ";", "}", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ")", ")", ";", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "", ")", ";", "std", "::", "string", "Msg", "=", "", ";", "unsigned", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{"], "ground_truth": ["if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";"], "File": "ARMAsmParser65", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65334, "Length": 186, "Cover_Rate": 0.4439140811455847} {"Template_token": ["", "Op", "->", "Memory", ".", "BaseRegNum", "=", "BaseRegNum", ";", "Op", "->", "Memory", ".", "OffsetImm", "=", "OffsetImm", ";", "Op", "->", "Memory", ".", "OffsetRegNum", "=", "OffsetRegNum", ";", "Op", "->", "Memory", ".", "ShiftType", "=", "ShiftType", ";", "Op", "->", "Memory", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "Memory", ".", "Alignment", "=", "Alignment", ";", "Op", "->", "Memory", ".", "isNegative", "=", "isNegative", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "Op", "->", "AlignmentLoc", "=", "AlignmentLoc", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser67", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65335, "Length": 77, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "std", "::", "string", "Msg", "=", "", ";", "unsigned", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ImmRange0_15", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";"], "ground_truth": ["if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";"], "File": "ARMAsmParser67", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65336, "Length": 249, "Cover_Rate": 0.38664596273291924} {"Template_token": ["", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ImmRange0_15", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_ImmRange0_239", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_AlignedMemoryRequiresNone", ":", "case", "Match_DupAlignedMemoryRequiresNone", ":", "case", "Match_AlignedMemoryRequires16", ":", "case", "Match_DupAlignedMemoryRequires16", ":", "case", "Match_AlignedMemoryRequires32", ":", "case", "Match_DupAlignedMemoryRequires32", ":", "case", "Match_AlignedMemoryRequires64", ":", "case", "Match_DupAlignedMemoryRequires64", ":", "case", "Match_AlignedMemoryRequires64or128", ":", "case", "Match_DupAlignedMemoryRequires64or128", ":", "case", "Match_AlignedMemoryRequires64or128or256", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getAlignmentLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "switch", "(", "MatchResult", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Match_AlignedMemoryRequiresNone", ":", "case", "Match_DupAlignedMemoryRequiresNone", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_AlignedMemoryRequires16", ":", "case", "Match_DupAlignedMemoryRequires16", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_AlignedMemoryRequires32", ":", "case", "Match_DupAlignedMemoryRequires32", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";"], "ground_truth": ["case", "Match_AlignedMemoryRequires64", ":"], "File": "ARMAsmParser67", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65337, "Length": 251, "Cover_Rate": 0.38975155279503104} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "-", "", ";", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "", "ShiftTy", "=", "StringSwitch", "<", "", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ShiftTy", "==", "", ")", "return", "", ";", "Parser", ".", "Lex", "(", ")", ";", "std", "::", "unique_ptr", "<", "Operand", ">", "PrevOp", "(", "(", "Operand", "*", ")", "Operands", ".", "pop_back_val", "(", ")", ")", ";", "if", "(", "!", "PrevOp", "->", "isReg", "(", ")", ")", "return", "Error", "(", "PrevOp", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "int", "SrcReg", "=", "PrevOp", "->", "getReg", "(", ")", ";", "SMLoc", "EndLoc", ";", "int64_t", "Imm", "=", "", ";", "int", "ShiftReg", "=", "", ";", "if", "(", "ShiftTy", "==", "", ")", "{", "ShiftReg", "=", "SrcReg", ";", "}", "else", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ImmLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftExpr", "=", "nullptr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftExpr", ")", ";"], "File": "ARMAsmParser67", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65341, "Length": 273, "Cover_Rate": 0.4706896551724138} {"Template_token": ["", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "", "ShiftTy", "=", "StringSwitch", "<", "", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ShiftTy", "==", "", ")", "return", "", ";", "Parser", ".", "Lex", "(", ")", ";", "std", "::", "unique_ptr", "<", "Operand", ">", "PrevOp", "(", "(", "Operand", "*", ")", "Operands", ".", "pop_back_val", "(", ")", ")", ";", "if", "(", "!", "PrevOp", "->", "isReg", "(", ")", ")", "return", "Error", "(", "PrevOp", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "int", "SrcReg", "=", "PrevOp", "->", "getReg", "(", ")", ";", "SMLoc", "EndLoc", ";", "int64_t", "Imm", "=", "", ";", "int", "ShiftReg", "=", "", ";", "if", "(", "ShiftTy", "==", "", ")", "{", "ShiftReg", "=", "SrcReg", ";", "}", "else", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser67", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65342, "Length": 199, "Cover_Rate": 0.3431034482758621} {"Template_token": ["", "case", "MCObjectFileInfo", "::", "IsCOFF", ":", "{", "const", "MCSymbolData", "&", "SD", "=", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "getOrCreateSymbolData", "(", "Symbol", ")", ";", "char", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "if", "(", "SD", ".", "getFlags", "(", ")", "&", "(", "Type", "<<", "COFF", "::", "SF_TypeShift", ")", ")", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Symbol", ")", ";", "break", ";", "}", "case", "MCObjectFileInfo", "::", "IsELF", ":", "{", "const", "MCSymbolData", "&", "SD", "=", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "getOrCreateSymbolData", "(", "Symbol", ")", ";", "if", "(", "MCELF", "::", "GetType", "(", "SD", ")", "&", "(", "ELF", "::", "STT_FUNC", "<<", "ELF_STT_Shift", ")", ")", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Symbol", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmParser69", "Func": "onLabelParsed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65344, "Length": 124, "Cover_Rate": 0.62} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "TokError", "(", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Lex", "(", ")", ";", "MCSymbol", "*", "Alias", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Value", ")", ")", "{", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "LookupSymbol", "(", "SRE", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", ")", ";", "if", "(", "!", "Sym", "->", "isDefined", "(", ")", ")", "{", "getStreamer", "(", ")", ".", "EmitSymbolAttribute", "(", "Sym", ",", "MCSA_Global", ")", ";", "getStreamer", "(", ")", ".", "EmitAssignment", "(", "Alias", ",", "Value", ")", ";", "return", "false", ";", "}", "const", "MCObjectFileInfo", "::", "Environment", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ";", "switch", "(", "Format", ")", "{", "case", "MCObjectFileInfo", "::", "IsCOFF", ":", "{", "char", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "getStreamer", "(", ")", ".", "EmitCOFFSymbolType", "(", "Type", ")", ";", "getStreamer", "(", ")", ".", "EmitSymbolAttribute", "(", "Alias", ",", "MCSA_Local", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmParser69", "Func": "parseDirectiveThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65345, "Length": 186, "Cover_Rate": 0.5519287833827893} {"Template_token": ["", "TokError", "(", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Lex", "(", ")", ";", "MCSymbol", "*", "Alias", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Value", ")", ")", "{", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "LookupSymbol", "(", "SRE", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", ")", ";", "if", "(", "!", "Sym", "->", "isDefined", "(", ")", ")", "{", "getStreamer", "(", ")", ".", "EmitSymbolAttribute", "(", "Sym", ",", "MCSA_Global", ")", ";", "getStreamer", "(", ")", ".", "EmitAssignment", "(", "Alias", ",", "Value", ")", ";", "return", "false", ";", "}"], "ground_truth": ["const", "MCObjectFileInfo", "::", "Environment", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ";"], "File": "ARMAsmParser69", "Func": "parseDirectiveThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65346, "Length": 123, "Cover_Rate": 0.3649851632047478} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "<", "", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "if", "(", "Imm", "==", "", ")", "ShiftTy", "=", "", ";", "}", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "SMLoc", "L", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "ShiftReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "ShiftReg", "==", "-", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "-", "", ";", "}", "}", "else", "{"], "ground_truth": ["Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser69", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65347, "Length": 187, "Cover_Rate": 0.32241379310344825} {"Template_token": ["", "int", "AsmParser", "::", "tryParseShiftRegister", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "-", "", ";", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "", "ShiftTy", "=", "StringSwitch", "<", "", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ShiftTy", "==", "", ")", "return", "", ";", "Parser", ".", "Lex", "(", ")", ";", "std", "::", "unique_ptr", "<", "Operand", ">", "PrevOp", "(", "(", "Operand", "*", ")", "Operands", ".", "pop_back_val", "(", ")", ")", ";", "if", "(", "!", "PrevOp", "->", "isReg", "(", ")", ")", "return", "Error", "(", "PrevOp", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "int", "SrcReg", "=", "PrevOp", "->", "getReg", "(", ")", ";", "SMLoc", "EndLoc", ";", "int64_t", "Imm", "=", "", ";", "int", "ShiftReg", "=", "", ";", "if", "(", "ShiftTy", "==", "", ")", "{", "ShiftReg", "=", "SrcReg", ";", "}", "else", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ImmLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftExpr", "=", "nullptr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";"], "ground_truth": ["return", "-", "", ";"], "File": "ARMAsmParser69", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65348, "Length": 328, "Cover_Rate": 0.5655172413793104} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "RefKind", "=", "MCExpr", "::", "VK__None", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "assert", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Colon", ")", "&&", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "enum", "{", "COFF", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsCOFF", ")", ",", "ELF", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsELF", ")", ",", "MACHO", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsMachO", ")", ",", "WASM", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsWasm", ")", ",", "Repo", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsRepo", ")", ",", "}", ";", "static", "const", "struct", "PrefixEntry", "{", "const", "char", "*", "Spelling", ";", "MCExpr", "::", "VariantKind", "VariantKind", ";", "uint8_t", "SupportedFormats", ";", "}", "PrefixEntries", "[", "]", "=", "{", "{", "", ",", "MCExpr", "::", "VK__LO16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "{", "", ",", "MCExpr", "::", "VK__HI16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "}", ";", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "const", "auto", "&", "Prefix", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "PrefixEntries", ")", ",", "std", "::", "end", "(", "PrefixEntries", ")", ",", "[", "&", "IDVal", "]", "(", "const", "PrefixEntry", "&", "PE", ")", "{", "return", "PE", ".", "Spelling", "==", "IDVal", ";", "}", ")", ";", "if", "(", "Prefix", "==", "std", "::", "end", "(", "PrefixEntries", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser70", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65349, "Length": 284, "Cover_Rate": 0.6255506607929515} {"Template_token": ["", "static", "Operand", "CreateImm", "(", "const", "MCExpr", "*", "Val", ")", "{", "Operand", "Res", ";"], "ground_truth": ["Res", ".", "Kind", "=", "Immediate", ";"], "File": "ARMAsmParser79", "Func": "CreateImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65351, "Length": 19, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "Operand", "Res", ";", "Res", ".", "Kind", "=", "Immediate", ";", "Res", ".", "Imm", ".", "Val", "=", "Val", ";", "return", "Res", ";"], "ground_truth": ["}"], "File": "ARMAsmParser79", "Func": "CreateImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65352, "Length": 21, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "Res", ".", "Mem", ".", "OffsetIsReg", "=", "OffsetIsReg", ";", "Res", ".", "Mem", ".", "Offset", "=", "Offset", ";", "Res", ".", "Mem", ".", "OffsetRegNum", "=", "OffsetRegNum", ";", "Res", ".", "Mem", ".", "OffsetRegShifted", "=", "OffsetRegShifted", ";", "Res", ".", "Mem", ".", "ShiftType", "=", "ShiftType", ";", "Res", ".", "Mem", ".", "ShiftAmount", "=", "ShiftAmount", ";"], "ground_truth": ["Res", ".", "Mem", ".", "Preindexed", "=", "Preindexed", ";"], "File": "ARMAsmParser79", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65353, "Length": 56, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "static", "Operand", "CreateReg", "(", "unsigned", "RegNum", ",", "bool", "Writeback", ")", "{", "Operand", "Res", ";", "Res", ".", "Kind", "=", "Register", ";"], "ground_truth": ["Res", ".", "Reg", ".", "RegNum", "=", "RegNum", ";"], "File": "ARMAsmParser79", "Func": "CreateReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65354, "Length": 28, "Cover_Rate": 0.7} {"Template_token": ["", "Res", ".", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "return", "Res", ";"], "ground_truth": ["}"], "File": "ARMAsmParser79", "Func": "CreateToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65355, "Length": 16, "Cover_Rate": 0.35555555555555557} {"Template_token": ["", "RegisterAsmParser", "<", "AsmParser", ">", "X", "(", "TheTarget", ")", ";", "RegisterAsmParser", "<", "AsmParser", ">", "Y", "(", "TheThumbTarget", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser79", "Func": "LLVMInitializeARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65357, "Length": 19, "Cover_Rate": 0.7916666666666666} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "", ")", ";", "int", "RegNum", ";", "RegNum", "=", "MatchRegisterName", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "RegNum", "==", "-", "", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "Writeback", "=", "false", ";", "if", "(", "ParseWriteBack", ")", "{", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Writeback", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser79", "Func": "MaybeParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65358, "Length": 100, "Cover_Rate": 0.78125} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "", ")", ";", "int", "RegNum", ";", "RegNum", "=", "MatchRegisterName", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "RegNum", "==", "-", "", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "Writeback", "=", "false", ";", "if", "(", "ParseWriteBack", ")", "{", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Writeback", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser79", "Func": "MaybeParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65359, "Length": 99, "Cover_Rate": 0.7734375} {"Template_token": ["", "Operand", "Op", ";", "if", "(", "ParseOperand", "(", "Op", ")", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "new", "Operand", "(", "Op", ")", ")", ";", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Op", ")", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "new", "Operand", "(", "Op", ")", ")", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser79", "Func": "ParseInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65360, "Length": 70, "Cover_Rate": 0.5147058823529411} {"Template_token": ["", "Preindexed", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "int", "OffsetRegNum", ";", "bool", "OffsetRegShifted", ";", "enum", "ShiftType", "ShiftType", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "const", "MCExpr", "*", "Offset", ";", "if", "(", "ParseMemoryOffsetReg", "(", "Negative", ",", "OffsetRegShifted", ",", "ShiftType", ",", "ShiftAmount", ",", "Offset", ",", "OffsetIsReg", ",", "OffsetRegNum", ")", ")", "return", "true", ";", "const", "AsmToken", "&", "RBracTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "RBracTok", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "RBracTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Writeback", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "Op", "=", "Operand", "::", "CreateMem", "(", "BaseRegNum", ",", "OffsetIsReg", ",", "Offset", ",", "OffsetRegNum", ",", "OffsetRegShifted", ",", "ShiftType", ",", "ShiftAmount", ",", "Preindexed", ",", "Postindexed", ",", "Negative", ",", "Writeback", ")", ";", "return", "false", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Postindexed", "=", "true", ";", "Writeback", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "int", "OffsetRegNum", "=", "", ";", "bool", "OffsetRegShifted", "=", "false", ";", "enum", "ShiftType", "ShiftType", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "const", "MCExpr", "*", "Offset", ";", "const", "AsmToken", "&", "NextTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "NextTok", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "NextTok", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "NextTok", ".", "getLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser79", "Func": "ParseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65361, "Length": 262, "Cover_Rate": 0.5598290598290598} {"Template_token": ["", "OffsetIsReg", "=", "!", "MaybeParseRegister", "(", "Op", ",", "false", ")", ";", "if", "(", "OffsetIsReg", ")", "OffsetRegNum", "=", "Op", ".", "getReg", "(", ")", ";", "}", "if", "(", "OffsetRegNum", "!=", "-", "", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ParseShift", "(", "ShiftType", ",", "ShiftAmount", ")", ")", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "", ")", ";", "OffsetRegShifted", "=", "true", ";", "}", "}", "else", "{", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Offset", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser79", "Func": "ParseMemoryOffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65362, "Length": 158, "Cover_Rate": 0.5392491467576792} {"Template_token": ["", "Negative", "=", "false", ";", "OffsetRegShifted", "=", "false", ";", "OffsetIsReg", "=", "false", ";", "OffsetRegNum", "=", "-", "", ";", "const", "AsmToken", "&", "NextTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "NextTok", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "NextTok", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Negative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "OffsetRegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "OffsetRegTok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "OffsetIsReg", "=", "!", "MaybeParseRegister", "(", "Op", ",", "false", ")", ";", "if", "(", "OffsetIsReg", ")", "OffsetRegNum", "=", "Op", ".", "getReg", "(", ")", ";", "}", "if", "(", "OffsetRegNum", "!=", "-", "", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ParseShift", "(", "ShiftType", ",", "ShiftAmount", ")", ")", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["OffsetRegShifted", "=", "true", ";"], "File": "ARMAsmParser79", "Func": "ParseMemoryOffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65363, "Length": 188, "Cover_Rate": 0.6416382252559727} {"Template_token": ["", "const", "MCExpr", "*", "IdVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "Op", "=", "Operand", "::", "CreateImm", "(", "IdVal", ")", ";", "return", "false", ";", "case", "AsmToken", "::", "LBrac", ":", "return", "ParseMemory", "(", "Op", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "ParseRegisterList", "(", "Op", ")", ";"], "ground_truth": ["case", "AsmToken", "::", "Hash", ":"], "File": "ARMAsmParser79", "Func": "ParseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65364, "Length": 58, "Cover_Rate": 0.37662337662337664} {"Template_token": ["", "unsigned", "RegList", "=", "", "<<", "RegNum", ";", "int", "HighRegNum", "=", "RegNum", ";", "while", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "RegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "RegLoc", "=", "RegTok", ".", "getLoc", "(", ")", ";", "if", "(", "RegTok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "int", "RegNum", "=", "MatchRegisterName", "(", "RegTok", ".", "getString", "(", ")", ")", ";"], "ground_truth": ["if", "(", "RegNum", "==", "-", "", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";"], "File": "ARMAsmParser79", "Func": "ParseRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65365, "Length": 100, "Cover_Rate": 0.33557046979865773} {"Template_token": ["", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Lsl", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Lsr", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Asr", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Ror", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Rrx", ";", "else", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "St", "==", "Rrx", ")", "return", "false", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftAmount", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser79", "Func": "ParseShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65366, "Length": 151, "Cover_Rate": 0.7438423645320197} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "true", ";", "const", "StringRef", "&", "ShiftName", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Lsl", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Lsr", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Asr", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Ror", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Rrx", ";", "else", "return", "true", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser79", "Func": "ParseShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65367, "Length": 109, "Cover_Rate": 0.5369458128078818} {"Template_token": ["", "bool", "isVecListTwoDAllLanes", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorAllLanes", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", ";"], "File": "ARMAsmParser85", "Func": "isVecListTwoDAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65371, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "if", "(", "!", "isDoubleSpacedVectorList", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "", ";"], "File": "ARMAsmParser85", "Func": "isVecListTwoQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65373, "Length": 17, "Cover_Rate": 0.7083333333333334} {"Template_token": ["", "return", "VectorList", ".", "Count", "==", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser85", "Func": "isVecListTwoQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65374, "Length": 8, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "isVecListTwoQAllLanes", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "isDoubleSpacedVectorAllLanes", "(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser85", "Func": "isVecListTwoQAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65376, "Length": 16, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "return", "true", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "if", "(", "!", "tryParseRegisterWithWriteBack", "(", "Operands", ")", ")", "return", "false", ";", "int", "Res", "=", "tryParseShiftRegister", "(", "Operands", ")", ";", "if", "(", "Res", "==", "", ")", "return", "false", ";", "else", "if", "(", "Res", "==", "-", "", ")", "return", "true", ";", "if", "(", "Mnemonic", "==", "", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "", ")", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "ImmVal", "=", "MCConstantExpr", "::", "Create", "(", "INT32_MIN", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Colon", ":", "{"], "ground_truth": ["MCExpr", "::", "VariantKind", "RefKind", ";"], "File": "ARMAsmParser85", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65377, "Length": 388, "Cover_Rate": 0.6953405017921147} {"Template_token": ["", "PredicationCode", "=", "", ";", "CarrySetting", "=", "false", ";", "ProcessorIMod", "=", "", ";", "if", "(", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "return", "Mnemonic", ";", "if", "(", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ")", "{", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "CC", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";"], "ground_truth": ["PredicationCode", "=", "CC", ";"], "File": "ARMAsmParser85", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65381, "Length": 338, "Cover_Rate": 0.5090361445783133} {"Template_token": ["", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "IMod", "!=", "~", "", ")", "{"], "ground_truth": ["Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";"], "File": "ARMAsmParser85", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65382, "Length": 212, "Cover_Rate": 0.3192771084337349} {"Template_token": ["", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getLocRange", "(", ")", ")", ";", "case", "Match_ConversionFail", ":", "return", "true", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMAsmParser86", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65383, "Length": 156, "Cover_Rate": 0.5435540069686411} {"Template_token": ["", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "true", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getLocRange", "(", ")", ")", ";"], "ground_truth": ["case", "Match_ConversionFail", ":"], "File": "ARMAsmParser86", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65384, "Length": 113, "Cover_Rate": 0.39372822299651566} {"Template_token": ["", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "T", ".", "getCPUForArch", "(", "Arch", ")", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "emitArch", "(", "ID", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser87", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65386, "Length": 44, "Cover_Rate": 0.43137254901960786} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveArch", "(", "SMLoc", "L", ")", "{", "StringRef", "Arch", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";"], "ground_truth": ["unsigned", "ID", "=", "", "(", "Arch", ")", ";"], "File": "ARMAsmParser87", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65387, "Length": 32, "Cover_Rate": 0.3137254901960784} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveCPU", "(", "SMLoc", "L", ")", "{", "StringRef", "CPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "", ",", "CPU", ")", ";", "if", "(", "!", "getSTI", "(", ")", ".", "isCPUStringValid", "(", "CPU", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";"], "ground_truth": ["STI", ".", "setDefaultFeatures", "(", "CPU", ")", ";"], "File": "ARMAsmParser87", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65388, "Length": 74, "Cover_Rate": 0.8043478260869565} {"Template_token": ["", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "", ",", "CPU", ")", ";", "if", "(", "!", "getSTI", "(", ")", ".", "isCPUStringValid", "(", "CPU", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser87", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65389, "Length": 34, "Cover_Rate": 0.3695652173913043} {"Template_token": ["", "StringRef", "Arch", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser88", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65390, "Length": 40, "Cover_Rate": 0.425531914893617} {"Template_token": ["", "StringRef", "Arch", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["Triple", "T", ";"], "File": "ARMAsmParser88", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65391, "Length": 44, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "case", "SPRRegisterList", ":", "Registers", "=", "o", ".", "Registers", ";", "break", ";", "case", "CoprocNum", ":", "case", "CoprocReg", ":", "Cop", "=", "o", ".", "Cop", ";", "break", ";", "case", "Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "MemBarrierOpt", ":", "MBOpt", "=", "o", ".", "MBOpt", ";", "break", ";", "case", "Memory", ":"], "ground_truth": ["Mem", "=", "o", ".", "Mem", ";"], "File": "ARMAsmParser8", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65392, "Length": 56, "Cover_Rate": 0.35668789808917195} {"Template_token": ["", "Registers", "=", "o", ".", "Registers", ";", "break", ";", "case", "CoprocNum", ":", "case", "CoprocReg", ":", "Cop", "=", "o", ".", "Cop", ";", "break", ";", "case", "Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "MemBarrierOpt", ":", "MBOpt", "=", "o", ".", "MBOpt", ";", "break", ";", "case", "Memory", ":", "Mem", "=", "o", ".", "Mem", ";", "break", ";", "case", "MSRMask", ":", "MMask", "=", "o", ".", "MMask", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser8", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65393, "Length": 66, "Cover_Rate": 0.42038216560509556} {"Template_token": ["", "else", "Op", "->", "Mem", ".", "Offset", ".", "Value", "=", "Offset", ";", "Op", "->", "Mem", ".", "OffsetRegShifted", "=", "OffsetRegShifted", ";", "Op", "->", "Mem", ".", "ShiftType", "=", "ShiftType", ";", "Op", "->", "Mem", ".", "ShiftAmount", "=", "ShiftAmount", ";", "Op", "->", "Mem", ".", "Preindexed", "=", "Preindexed", ";", "Op", "->", "Mem", ".", "Postindexed", "=", "Postindexed", ";", "Op", "->", "Mem", ".", "Negative", "=", "Negative", ";", "Op", "->", "Mem", ".", "Writeback", "=", "Writeback", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser8", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65394, "Length": 82, "Cover_Rate": 0.34309623430962344} {"Template_token": ["", "case", "CondCode", ":", "OS", "<<", "", "<<", "CondCodeToString", "(", "getCondCode", "(", ")", ")", "<<", "", ";", "break", ";", "case", "CCOut", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "CoprocNum", ":", "OS", "<<", "", "<<", "getCoproc", "(", ")", "<<", "", ";", "break", ";", "case", "CoprocReg", ":", "OS", "<<", "", "<<", "getCoproc", "(", ")", "<<", "", ";", "break", ";", "case", "MSRMask", ":", "OS", "<<", "", "<<", "getMSRMask", "(", ")", "<<", "", ";", "break", ";", "case", "Immediate", ":", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "MemBarrierOpt", ":", "OS", "<<", "", "<<", "MemBOptToString", "(", "getMemBarrierOpt", "(", ")", ")", "<<", "", ";", "break", ";", "case", "Memory", ":", "OS", "<<", "", "<<", "", "<<", "getMemBaseRegNum", "(", ")", ";", "if", "(", "getMemOffsetIsReg", "(", ")", ")", "{", "OS", "<<", "", "<<", "getMemOffsetRegNum", "(", ")", ";", "if", "(", "getMemOffsetRegShifted", "(", ")", ")", "{", "OS", "<<", "", "<<", "getMemShiftType", "(", ")", ";", "OS", "<<", "", "<<", "*", "getMemShiftAmount", "(", ")", ";", "}", "}", "else", "{", "OS", "<<", "", "<<", "*", "getMemOffset", "(", ")", ";", "}", "if", "(", "getMemOffsetIsReg", "(", ")", ")", "OS", "<<", "", ";", "if", "(", "getMemPreindexed", "(", ")", ")", "OS", "<<", "", ";", "if", "(", "getMemPostindexed", "(", ")", ")", "OS", "<<", "", ";", "if", "(", "getMemNegative", "(", ")", ")", "OS", "<<", "", ";", "if", "(", "getMemWriteback", "(", ")", ")", "OS", "<<", "", ";", "OS", "<<", "", ";", "break", ";", "case", "ProcIFlags", ":", "{", "OS", "<<", "", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "OS", "<<", "", "(", "", "<<", "i", ")", ";", "OS", "<<", "", ";", "break", ";", "}", "case", "Register", ":"], "ground_truth": ["OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";"], "File": "ARMAsmParser8", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65395, "Length": 300, "Cover_Rate": 0.7194244604316546} {"Template_token": ["", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "MemBarrierOpt", ":", "OS", "<<", "", "<<", "MemBOptToString", "(", "getMemBarrierOpt", "(", ")", ")", "<<", "", ";", "break", ";", "case", "Memory", ":", "OS", "<<", "", "<<", "", "<<", "getMemBaseRegNum", "(", ")", ";", "if", "(", "getMemOffsetIsReg", "(", ")", ")", "{", "OS", "<<", "", "<<", "getMemOffsetRegNum", "(", ")", ";", "if", "(", "getMemOffsetRegShifted", "(", ")", ")", "{", "OS", "<<", "", "<<", "getMemShiftType", "(", ")", ";", "OS", "<<", "", "<<", "*", "getMemShiftAmount", "(", ")", ";", "}", "}", "else", "{", "OS", "<<", "", "<<", "*", "getMemOffset", "(", ")", ";", "}", "if", "(", "getMemOffsetIsReg", "(", ")", ")", "OS", "<<", "", ";", "if", "(", "getMemPreindexed", "(", ")", ")", "OS", "<<", "", ";", "if", "(", "getMemPostindexed", "(", ")", ")", "OS", "<<", "", ";", "if", "(", "getMemNegative", "(", ")", ")", "OS", "<<", "", ";", "if", "(", "getMemWriteback", "(", ")", ")", "OS", "<<", "", ";", "OS", "<<", "", ";", "break", ";", "case", "ProcIFlags", ":", "{", "OS", "<<", "", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "OS", "<<", "", "(", "", "<<", "i", ")", ";", "OS", "<<", "", ";", "break", ";", "}", "case", "Register", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "RegisterList", ":", "case", "DPRRegisterList", ":", "case", "SPRRegisterList", ":", "{", "OS", "<<", "", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "OS", "<<", "*", "I", ";", "if", "(", "++", "I", "<", "E", ")", "OS", "<<", "", ";", "}"], "ground_truth": ["OS", "<<", "", ";"], "File": "ARMAsmParser8", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65396, "Length": 298, "Cover_Rate": 0.7146282973621103} {"Template_token": ["", "ParseMemory", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "SMLoc", "S", ",", "E", ";", "assert", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", "&&", "", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "BaseRegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "BaseRegTok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "BaseRegTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "BaseRegNum", "=", "TryParseRegister", "(", ")", ";", "if", "(", "BaseRegNum", "==", "-", "", ")", "{", "Error", "(", "BaseRegTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", "&&", "!", "Tok", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "true", ";", "bool", "Preindexed", "=", "false", ";", "bool", "Postindexed", "=", "false", ";"], "ground_truth": ["bool", "OffsetIsReg", "=", "false", ";"], "File": "ARMAsmParser8", "Func": "ParseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65398, "Length": 171, "Cover_Rate": 0.3081081081081081} {"Template_token": ["", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "ParseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "ParseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Hash", ":", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "case", "AsmToken", "::", "Colon", ":", "{", "MCExpr", "::", "VariantKind", "RefKind", ";"], "ground_truth": ["if", "(", "ParsePrefix", "(", "RefKind", ")", ")", "return", "true", ";"], "File": "ARMAsmParser8", "Func": "ParseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65399, "Length": 131, "Cover_Rate": 0.3350383631713555} {"Template_token": ["", "return", "ParseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "ParseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Hash", ":", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "case", "AsmToken", "::", "Colon", ":", "{", "MCExpr", "::", "VariantKind", "RefKind", ";", "if", "(", "ParsePrefix", "(", "RefKind", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "SubExprVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "SubExprVal", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "ExprVal", "=", "MCExpr", "::", "Create", "(", "RefKind", ",", "SubExprVal", ",", "getContext", "(", ")", ")", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ExprVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser8", "Func": "ParseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65400, "Length": 203, "Cover_Rate": 0.5191815856777494} {"Template_token": ["", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "(", "", "|", "", ")", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV6KBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV7Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8_2aBit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "}", ";", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ExtLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "", ")", ";", "}", "unsigned", "FeatureKind", "=", "", "(", "Name", ")", ";", "if", "(", "FeatureKind", "==", "", ")", "return", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";", "for", "(", "const", "auto", "&", "Extension", ":", "Extensions", ")", "{", "if", "(", "Extension", ".", "Kind", "!=", "FeatureKind", ")", "continue", ";", "if", "(", "Extension", ".", "Features", ".", "none", "(", ")", ")", "return", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";", "if", "(", "(", "getAvailableFeatures", "(", ")", "&", "Extension", ".", "ArchCheck", ")", "!=", "Extension", ".", "ArchCheck", ")", "return", "Error", "(", "ExtLoc", ",", "", "+", "Name", "+", "", "", ")", ";", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "if", "(", "EnableFeature", ")", "{", "STI", ".", "SetFeatureBitsTransitively", "(", "Extension", ".", "Features", ")", ";", "}", "else", "{", "STI", ".", "ClearFeatureBitsTransitively", "(", "Extension", ".", "Features", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser91", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65401, "Length": 430, "Cover_Rate": 0.7637655417406749} {"Template_token": ["", "enum", "{", "COFF", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsCOFF", ")", ",", "ELF", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsELF", ")", ",", "MACHO", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsMachO", ")", ",", "OMF", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsOMF", ")", ",", "WASM", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsWasm", ")", ",", "}", ";", "static", "const", "struct", "PrefixEntry", "{", "const", "char", "*", "Spelling", ";", "MCExpr", "::", "VariantKind", "VariantKind", ";", "uint8_t", "SupportedFormats", ";", "}", "PrefixEntries", "[", "]", "=", "{", "{", "", ",", "MCExpr", "::", "VK__LO16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "{", "", ",", "MCExpr", "::", "VK__HI16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "}", ";", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "const", "auto", "&", "Prefix", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "PrefixEntries", ")", ",", "std", "::", "end", "(", "PrefixEntries", ")", ",", "[", "&", "IDVal", "]", "(", "const", "PrefixEntry", "&", "PE", ")", "{", "return", "PE", ".", "Spelling", "==", "IDVal", ";", "}", ")", ";", "if", "(", "Prefix", "==", "std", "::", "end", "(", "PrefixEntries", ")", ")", "{"], "ground_truth": ["Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser93", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65403, "Length": 192, "Cover_Rate": 0.42290748898678415} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "StringRef", "Name", ";", "if", "(", "Parser", ".", "parseIdentifier", "(", "Name", ")", ")", "{", "TokError", "(", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "TokError", "(", "", "+", "Name", "+", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser97", "Func": "parseDirectiveThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65406, "Length": 69, "Cover_Rate": 0.3988439306358382} {"Template_token": ["", "MRI", "=", "&", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "ITState", ".", "CurPosition", "=", "~", "", ";", "if", "(", "MCELFStreamer", "*", "MES", "=", "dyn_cast", "<", "MCELFStreamer", ">", "(", "&", "Parser", ".", "getStreamer", "(", ")", ")", ")", "MES", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65409, "Length": 63, "Cover_Rate": 0.6631578947368421} {"Template_token": ["", "break", ";", "case", "k_MSRMask", ":", "MMask", "=", "o", ".", "MMask", ";", "break", ";", "case", "k_ProcIFlags", ":", "IFlags", "=", "o", ".", "IFlags", ";", "break", ";", "case", "k_ShifterImmediate", ":", "ShifterImm", "=", "o", ".", "ShifterImm", ";", "break", ";", "case", "k_ShiftedRegister", ":", "RegShiftedReg", "=", "o", ".", "RegShiftedReg", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "RegShiftedImm", "=", "o", ".", "RegShiftedImm", ";", "break", ";", "case", "k_RotateImmediate", ":", "RotImm", "=", "o", ".", "RotImm", ";", "break", ";", "case", "k_BitfieldDescriptor", ":", "Bitfield", "=", "o", ".", "Bitfield", ";", "break", ";", "case", "k_VectorIndex", ":", "VectorIndex", "=", "o", ".", "VectorIndex", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65411, "Length": 90, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "else", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Regs", ".", "front", "(", ")", ".", "first", ")", ")", "Kind", "=", "k_SPRRegisterList", ";", "Operand", "*", "Op", "=", "new", "Operand", "(", "Kind", ")", ";", "for", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "SMLoc", ">", ">", "::", "const_iterator", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Op", "->", "Registers", ".", "push_back", "(", "I", "->", "first", ")", ";", "array_pod_sort", "(", "Op", "->", "Registers", ".", "begin", "(", ")", ",", "Op", "->", "Registers", ".", "end", "(", ")", ")", ";", "Op", "->", "StartLoc", "=", "StartLoc", ";", "Op", "->", "EndLoc", "=", "EndLoc", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65412, "Length": 116, "Cover_Rate": 0.6628571428571428} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemNoOffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addPostIdxImm8Operands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "cvtLdExtTWriteBackImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65413, "Length": 67, "Cover_Rate": 0.6442307692307693} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemNoOffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addPostIdxRegOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtLdExtTWriteBackReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65414, "Length": 54, "Cover_Rate": 0.5192307692307693} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemNoOffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addPostIdxRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "cvtLdExtTWriteBackReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65415, "Length": 55, "Cover_Rate": 0.5288461538461539} {"Template_token": ["", "void", "AsmParser", "::", "cvtLdrdPre", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode3Operands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtLdrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65416, "Length": 103, "Cover_Rate": 0.9903846153846154} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode3Operands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtLdWriteBackRegAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65417, "Length": 66, "Cover_Rate": 0.7674418604651163} {"Template_token": ["", "void", "AsmParser", "::", "cvtLdWriteBackRegAddrMode3", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "File": "ARMAsmParser", "Func": "cvtLdWriteBackRegAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65418, "Length": 49, "Cover_Rate": 0.5697674418604651} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm12OffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "cvtLdWriteBackRegAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65419, "Length": 49, "Cover_Rate": 0.5697674418604651} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm12OffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "cvtLdWriteBackRegAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65420, "Length": 49, "Cover_Rate": 0.5697674418604651} {"Template_token": ["", "cvtLdWriteBackRegT2AddrModeImm8", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm8OffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "cvtLdWriteBackRegT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65421, "Length": 83, "Cover_Rate": 0.9651162790697675} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemNoOffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addPostIdxImm8Operands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "cvtStExtTWriteBackImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65422, "Length": 85, "Cover_Rate": 0.8173076923076923} {"Template_token": ["", "cvtStExtTWriteBackReg", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtStExtTWriteBackReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65423, "Length": 46, "Cover_Rate": 0.4423076923076923} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemNoOffsetOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addPostIdxRegOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtStExtTWriteBackReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65424, "Length": 54, "Cover_Rate": 0.5192307692307693} {"Template_token": ["", "void", "AsmParser", "::", "cvtStrdPre", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtStrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65425, "Length": 67, "Cover_Rate": 0.6442307692307693} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode3Operands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtStrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65426, "Length": 54, "Cover_Rate": 0.5192307692307693} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode2Operands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtStWriteBackRegAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65427, "Length": 36, "Cover_Rate": 0.4186046511627907} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode3Operands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtStWriteBackRegAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65428, "Length": 48, "Cover_Rate": 0.5581395348837209} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm12OffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "cvtStWriteBackRegAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65429, "Length": 67, "Cover_Rate": 0.7790697674418605} {"Template_token": ["", "void", "AsmParser", "::", "cvtStWriteBackRegAddrModeImm12", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm12OffsetOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtStWriteBackRegAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65430, "Length": 85, "Cover_Rate": 0.9883720930232558} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm8OffsetOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtStWriteBackRegT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65431, "Length": 36, "Cover_Rate": 0.4186046511627907} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm8OffsetOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtStWriteBackRegT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65432, "Length": 36, "Cover_Rate": 0.4186046511627907} {"Template_token": ["", "void", "AsmParser", "::", "cvtT2LdrdPre", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtT2LdrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65433, "Length": 55, "Cover_Rate": 0.5288461538461539} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm8s4OffsetOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtT2StrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65434, "Length": 54, "Cover_Rate": 0.5192307692307693} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addVecListOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtVLDwbFixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65435, "Length": 66, "Cover_Rate": 0.7674418604651163} {"Template_token": ["", "void", "AsmParser", "::", "cvtVLDwbFixed", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addVecListOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "cvtVLDwbFixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65436, "Length": 86, "Cover_Rate": 1.0} {"Template_token": ["", "cvtVLDwbRegister", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addVecListOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtVLDwbRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65437, "Length": 100, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addVecListOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtVLDwbRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65438, "Length": 48, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "cvtVSTwbFixed", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "File": "ARMAsmParser", "Func": "cvtVSTwbFixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65439, "Length": 28, "Cover_Rate": 0.32558139534883723} {"Template_token": ["", "void", "AsmParser", "::", "cvtVSTwbFixed", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtVSTwbFixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65440, "Length": 49, "Cover_Rate": 0.5697674418604651} {"Template_token": ["", "void", "AsmParser", "::", "cvtVSTwbRegister", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addVecListOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtVSTwbRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65441, "Length": 103, "Cover_Rate": 0.9903846153846154} {"Template_token": ["", "assert", "(", "ITState", ".", "CurPosition", "==", "", ")", ";", "ITState", ".", "CurPosition", "=", "~", "", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "discardImplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65442, "Length": 19, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "assert", "(", "inImplicitITBlock", "(", ")", ")", ";", "assert", "(", "ITState", ".", "CurPosition", "==", "", ")", ";", "ITState", ".", "CurPosition", "=", "~", "", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "discardImplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65443, "Length": 26, "Cover_Rate": 0.8387096774193549} {"Template_token": ["", "return", "Parser", ".", "Error", "(", "L", ",", "Msg", ",", "Ranges", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "Error", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65445, "Length": 13, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "if", "(", "++", "ITState", ".", "CurPosition", "==", "", "-", "TZ", ")", "ITState", ".", "CurPosition", "=", "~", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "forwardITPosition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65446, "Length": 19, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "unsigned", "TZ", "=", "CountTrailingZeros_32", "(", "ITState", ".", "Mask", ")", ";"], "ground_truth": ["if", "(", "++", "ITState", ".", "CurPosition", "==", "", "-", "TZ", ")", "ITState", ".", "CurPosition", "=", "~", "", ";"], "File": "ARMAsmParser", "Func": "forwardITPosition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65447, "Length": 28, "Cover_Rate": 0.6511627906976745} {"Template_token": ["", "CanAcceptCarrySet", "=", "true", ";", "}", "else", "CanAcceptCarrySet", "=", "false", ";", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "!", "isThumb", "(", ")", ")", "||", "(", "Mnemonic", "==", "", "&&", "isThumbOne", "(", ")", ")", "||", "(", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "!", "isThumb", "(", ")", ")", "||", "(", "(", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", ")", "&&", "!", "isThumb", "(", ")", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "(", "Mnemonic", "==", "", "&&", "isThumbOne", "(", ")", ")", ")", "{"], "ground_truth": ["CanAcceptPredicationCode", "=", "false", ";"], "File": "ARMAsmParser", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65448, "Length": 175, "Cover_Rate": 0.49019607843137253} {"Template_token": ["", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ")", "{", "CanAcceptCarrySet", "=", "true", ";"], "ground_truth": ["}", "else", "CanAcceptCarrySet", "=", "false", ";"], "File": "ARMAsmParser", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65449, "Length": 130, "Cover_Rate": 0.3641456582633053} {"Template_token": ["", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Val", ">", "-", "", "&&", "Val", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "isAM2OffsetImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65450, "Length": 20, "Cover_Rate": 0.3389830508474576} {"Template_token": ["", "bool", "isAM2OffsetImm", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Val", ">", "-", "", "&&", "Val", "<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "isAM2OffsetImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65451, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "std", "::", "string", "Msg", "=", "", ";", "unsigned", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";"], "ground_truth": ["case", "Match_RequiresThumb2", ":"], "File": "ARMAsmParser", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65452, "Length": 207, "Cover_Rate": 0.5136476426799007} {"Template_token": ["", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveWord", "(", "", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveThumb", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirective", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveThumbFunc", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65453, "Length": 78, "Cover_Rate": 0.4431818181818182} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code32", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "parseDirectiveARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65454, "Length": 33, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveCode", "(", "SMLoc", "L", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "int64_t", "Val", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "if", "(", "Val", "==", "", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "Val", "==", "", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "return", "Error", "(", "L", ",", "", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "parseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65455, "Length": 115, "Cover_Rate": 0.6284153005464481} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveThumb", "(", "SMLoc", "L", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";"], "ground_truth": ["getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "File": "ARMAsmParser", "Func": "parseDirectiveThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65456, "Length": 60, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "isMachO", "=", "MAI", ".", "hasSubsectionsViaSymbols", "(", ")", ";", "StringRef", "Name", ";", "bool", "needFuncName", "=", "true", ";", "if", "(", "isMachO", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{"], "ground_truth": ["if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "&&", "Tok", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65457, "Length": 73, "Cover_Rate": 0.3395348837209302} {"Template_token": ["", "}", "Mask", ">>=", "", ";", "if", "(", "ITMask", "[", "i", "-", "", "]", "==", "'t'", ")", "Mask", "|=", "", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateITMask", "(", "Mask", ",", "Loc", ")", ")", ";", "}", "bool", "CanAcceptCarrySet", ",", "CanAcceptPredicationCode", ";", "getMnemonicAcceptInfo", "(", "Mnemonic", ",", "CanAcceptCarrySet", ",", "CanAcceptPredicationCode", ")", ";", "if", "(", "!", "CanAcceptCarrySet", "&&", "CarrySetting", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "NameLoc", ",", "", "+", "Mnemonic", "+", "", ")", ";", "}", "if", "(", "!", "CanAcceptPredicationCode", "&&", "PredicationCode", "!=", "", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "NameLoc", ",", "", "+", "Mnemonic", "+", "", ")", ";", "}", "if", "(", "CanAcceptCarrySet", ")", "{", "SMLoc", "Loc", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "Mnemonic", ".", "size", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCCOut", "(", "CarrySetting", "?", "", ":", "", ",", "Loc", ")", ")", ";", "}", "if", "(", "CanAcceptPredicationCode", ")", "{", "SMLoc", "Loc", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "Mnemonic", ".", "size", "(", ")", "+", "CarrySetting", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCondCode", "(", "", "(", "PredicationCode", ")", ",", "Loc", ")", ")", ";", "}", "if", "(", "ProcessorIMod", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "ProcessorIMod", ",", "getContext", "(", ")", ")", ",", "NameLoc", ",", "NameLoc", ")", ")", ";", "}", "while", "(", "Next", "!=", "StringRef", "::", "npos", ")", "{", "Start", "=", "Next", ";", "Next", "=", "Name", ".", "find", "(", "'.'", ",", "Start", "+", "", ")", ";", "StringRef", "ExtraToken", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "if", "(", "isDataTypeToken", "(", "ExtraToken", ")", "&&", "doesIgnoreDataTypeSuffix", "(", "Mnemonic", ",", "ExtraToken", ")", ")", "continue", ";", "if", "(", "ExtraToken", "!=", "", ")", "{", "SMLoc", "Loc", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "Start", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "ExtraToken", ",", "Loc", ")", ")", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "parseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "true", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "parseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{"], "File": "ARMAsmParser", "Func": "ParseInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65459, "Length": 383, "Cover_Rate": 0.3347902097902098} {"Template_token": ["", "int", "Val", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getString", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", "==", "-", "", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65461, "Length": 60, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "case", "k_Immediate", ":", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "k_MemBarrierOpt", ":", "OS", "<<", "", "<<", "MemBOptToString", "(", "getMemBarrierOpt", "(", ")", ")", "<<", "", ";", "break", ";", "case", "k_Memory", ":", "OS", "<<", "", "<<", "", "<<", "Memory", ".", "BaseRegNum", ";", "OS", "<<", "", ";", "break", ";", "case", "k_PostIndexRegister", ":", "OS", "<<", "", "<<", "(", "PostIdxReg", ".", "isAdd", "?", "", ":", "", ")", "<<", "PostIdxReg", ".", "RegNum", ";", "if", "(", "PostIdxReg", ".", "ShiftTy", "!=", "", ")", "OS", "<<", "", "(", "PostIdxReg", ".", "ShiftTy", ")", "<<", "", "<<", "PostIdxReg", ".", "ShiftImm", ";", "OS", "<<", "", ";", "break", ";", "case", "k_ProcIFlags", ":", "{", "OS", "<<", "", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "OS", "<<", "", "(", "", "<<", "i", ")", ";", "OS", "<<", "", ";", "break", ";", "}", "case", "k_Register", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "k_ShifterImmediate", ":", "OS", "<<", "", "<<", "(", "ShifterImm", ".", "isASR", "?", "", ":", "", ")", "<<", "", "<<", "ShifterImm", ".", "Imm", "<<", "", ";", "break", ";", "case", "k_ShiftedRegister", ":", "OS", "<<", "", "<<", "RegShiftedReg", ".", "SrcReg", "<<", "", "<<", "", "(", "RegShiftedReg", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedReg", ".", "ShiftReg", "<<", "", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "OS", "<<", "", "<<", "RegShiftedImm", ".", "SrcReg", "<<", "", "<<", "", "(", "RegShiftedImm", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedImm", ".", "ShiftImm", "<<", "", ";", "break", ";", "case", "k_RotateImmediate", ":", "OS", "<<", "", "<<", "", "<<", "(", "RotImm", ".", "Imm", "*", "", ")", "<<", "", ";", "break", ";", "case", "k_BitfieldDescriptor", ":", "OS", "<<", "", "<<", "", "<<", "Bitfield", ".", "LSB", "<<", "", "<<", "Bitfield", ".", "Width", "<<", "", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "{", "OS", "<<", "", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "OS", "<<", "*", "I", ";", "if", "(", "++", "I", "<", "E", ")", "OS", "<<", "", ";", "}", "OS", "<<", "", ";", "break", ";", "}", "case", "k_VectorList", ":", "OS", "<<", "", "<<", "VectorList", ".", "Count", "<<", "", "<<", "VectorList", ".", "RegNum", "<<", "", ";", "break", ";", "case", "k_VectorListAllLanes", ":", "OS", "<<", "", "<<", "VectorList", ".", "Count", "<<", "", "<<", "VectorList", ".", "RegNum", "<<", "", ";", "break", ";", "case", "k_VectorListIndexed", ":", "OS", "<<", "", "<<", "VectorList", ".", "LaneIndex", "<<", "", "<<", "VectorList", ".", "Count", "<<", "", "<<", "VectorList", ".", "RegNum", "<<", "", ";", "break", ";", "case", "k_Token", ":", "OS", "<<", "", "<<", "getToken", "(", ")", "<<", "", ";", "break", ";", "case", "k_VectorIndex", ":", "OS", "<<", "", "<<", "getVectorIndex", "(", ")", "<<", "", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65462, "Length": 483, "Cover_Rate": 0.7123893805309734} {"Template_token": ["", "OS", "<<", "", "<<", "CoprocOption", ".", "Val", "<<", "", ";", "break", ";", "case", "k_MSRMask", ":", "OS", "<<", "", "<<", "getMSRMask", "(", ")", "<<", "", ";", "break", ";", "case", "k_Immediate", ":", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "k_MemBarrierOpt", ":", "OS", "<<", "", "<<", "MemBOptToString", "(", "getMemBarrierOpt", "(", ")", ")", "<<", "", ";", "break", ";", "case", "k_Memory", ":", "OS", "<<", "", "<<", "", "<<", "Memory", ".", "BaseRegNum", ";", "OS", "<<", "", ";", "break", ";", "case", "k_PostIndexRegister", ":", "OS", "<<", "", "<<", "(", "PostIdxReg", ".", "isAdd", "?", "", ":", "", ")", "<<", "PostIdxReg", ".", "RegNum", ";", "if", "(", "PostIdxReg", ".", "ShiftTy", "!=", "", ")", "OS", "<<", "", "(", "PostIdxReg", ".", "ShiftTy", ")", "<<", "", "<<", "PostIdxReg", ".", "ShiftImm", ";", "OS", "<<", "", ";", "break", ";", "case", "k_ProcIFlags", ":", "{", "OS", "<<", "", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "OS", "<<", "", "(", "", "<<", "i", ")", ";", "OS", "<<", "", ";", "break", ";", "}", "case", "k_Register", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "k_ShifterImmediate", ":", "OS", "<<", "", "<<", "(", "ShifterImm", ".", "isASR", "?", "", ":", "", ")", "<<", "", "<<", "ShifterImm", ".", "Imm", "<<", "", ";", "break", ";", "case", "k_ShiftedRegister", ":", "OS", "<<", "", "<<", "RegShiftedReg", ".", "SrcReg", "<<", "", "<<", "", "(", "RegShiftedReg", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedReg", ".", "ShiftReg", "<<", "", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "OS", "<<", "", "<<", "RegShiftedImm", ".", "SrcReg", "<<", "", "<<", "", "(", "RegShiftedImm", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedImm", ".", "ShiftImm", "<<", "", ";", "break", ";", "case", "k_RotateImmediate", ":", "OS", "<<", "", "<<", "", "<<", "(", "RotImm", ".", "Imm", "*", "", ")", "<<", "", ";", "break", ";", "case", "k_BitfieldDescriptor", ":", "OS", "<<", "", "<<", "", "<<", "Bitfield", ".", "LSB", "<<", "", "<<", "Bitfield", ".", "Width", "<<", "", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "{", "OS", "<<", "", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "OS", "<<", "*", "I", ";", "if", "(", "++", "I", "<", "E", ")", "OS", "<<", "", ";", "}", "OS", "<<", "", ";", "break", ";", "}", "case", "k_VectorList", ":", "OS", "<<", "", "<<", "VectorList", ".", "Count", "<<", "", "<<", "VectorList", ".", "RegNum", "<<", "", ";", "break", ";", "case", "k_VectorListAllLanes", ":", "OS", "<<", "", "<<", "VectorList", ".", "Count", "<<", "", "<<", "VectorList", ".", "RegNum", "<<", "", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65463, "Length": 451, "Cover_Rate": 0.6651917404129793} {"Template_token": ["", "}", "if", "(", "isThumbTwo", "(", ")", "&&", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "(", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "inITBlock", "(", ")", "||", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "(", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "inITBlock", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "(", "Operands", ".", "size", "(", ")", "==", "", "||", "Operands", ".", "size", "(", ")", "==", "", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm", "(", ")", "||", "(", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm", "(", ")", ")", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser", "Func": "shouldOmitCCOutOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65465, "Length": 475, "Cover_Rate": 0.4721669980119284} {"Template_token": ["", "}", "if", "(", "isThumbTwo", "(", ")", "&&", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "(", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "inITBlock", "(", ")", "||", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "(", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "inITBlock", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "(", "Operands", ".", "size", "(", ")", "==", "", "||", "Operands", ".", "size", "(", ")", "==", "", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm", "(", ")", "||", "(", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm", "(", ")", ")", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser", "Func": "shouldOmitCCOutOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65466, "Length": 475, "Cover_Rate": 0.4721669980119284} {"Template_token": ["", "PredicationCode", "=", "CC", ";", "}", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "IMod", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "ProcessorIMod", "=", "IMod", ";", "}", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "ITMask", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", ")", ";", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "", ")", ";", "}"], "ground_truth": ["return", "Mnemonic", ";"], "File": "ARMAsmParser", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65467, "Length": 276, "Cover_Rate": 0.40828402366863903} {"Template_token": ["", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";"], "ground_truth": ["if", "(", "IMod", "!=", "~", "", ")", "{"], "File": "ARMAsmParser", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65468, "Length": 208, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "ITState", ".", "Cond", "=", "Cond", ";", "ITState", ".", "Mask", "=", "Mask", ";", "ITState", ".", "CurPosition", "=", "", ";", "ITState", ".", "IsExplicit", "=", "true", ";"], "ground_truth": ["return", ";"], "File": "ARMAsmParser", "Func": "startExplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65469, "Length": 26, "Cover_Rate": 0.5531914893617021} {"Template_token": ["", "void", "startExplicitITBlock", "(", "", "Cond", ",", "unsigned", "Mask", ")", "{", "assert", "(", "!", "inITBlock", "(", ")", ")", ";"], "ground_truth": ["ITState", ".", "Cond", "=", "Cond", ";"], "File": "ARMAsmParser", "Func": "startExplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65470, "Length": 24, "Cover_Rate": 0.5106382978723404} {"Template_token": ["", "void", "startImplicitITBlock", "(", ")", "{", "assert", "(", "!", "inITBlock", "(", ")", ")", ";"], "ground_truth": ["ITState", ".", "Cond", "=", "", ";"], "File": "ARMAsmParser", "Func": "startImplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65471, "Length": 19, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "Rn", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "+", "hasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "!", "listContainsBase", "&&", "!", "hasWritebackToken", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "listContainsBase", "&&", "hasWritebackToken", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "listContainsReg", "(", "Inst", ",", "", ",", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "Operands", ".", "size", "(", ")", "==", "", "&&", "(", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "&&", "(", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", ")", "{", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "bool", "listContainsBase", ";"], "ground_truth": ["if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "validateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65472, "Length": 366, "Cover_Rate": 0.3267857142857143} {"Template_token": ["", "bool", "Warning", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "ArrayRef", "<", "SMRange", ">", "(", ")", ")", "{", "return", "Parser", ".", "Warning", "(", "L", ",", "Msg", ",", "Ranges", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "Warning", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65473, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "AsmPrinter", "::", "AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "AFI", "(", "nullptr", ")", ",", "MCP", "(", "nullptr", ")", ",", "InConstantPool", "(", "false", ")", ",", "OptimizationGoals", "(", "-", "", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter (2)1", "Func": "ARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65475, "Length": 51, "Cover_Rate": 1.0} {"Template_token": ["", "AsmPrinter", "::", "AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "AFI", "(", "nullptr", ")", ",", "MCP", "(", "nullptr", ")", ",", "InConstantPool", "(", "false", ")", ",", "OptimizationGoals", "(", "-", "", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter (2)1", "Func": "ARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65476, "Length": 51, "Cover_Rate": 1.0} {"Template_token": ["", "return", "!", "any_of", "(", "M", ",", "[", "&", "]", "(", "const", "Function", "&", "F", ")", "{"], "ground_truth": ["return", "F", ".", "getFnAttribute", "(", "Attr", ")", ".", "getValueAsString", "(", ")", "!=", "Value", ";"], "File": "ARMAsmPrinter (2)1", "Func": "checkFunctionsAttributeConsistency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65477, "Length": 30, "Cover_Rate": 0.6} {"Template_token": ["", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetThreadLocalGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getThreadLocalPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "const", "auto", "&", "TLOF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "std", "::", "string", "Flags", ";", "raw_string_ostream", "OS", "(", "Flags", ")", ";", "for", "(", "const", "auto", "&", "Function", ":", "M", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Function", ")", ";"], "ground_truth": ["for", "(", "const", "auto", "&", "Global", ":", "M", ".", "globals", "(", ")", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Global", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65479, "Length": 196, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitFunctionBodyEnd", "(", ")", "{"], "ground_truth": ["if", "(", "!", "InConstantPool", ")", "return", ";"], "File": "ARMAsmPrinter (2)1", "Func": "EmitFunctionBodyEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65480, "Length": 14, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "OutStreamer", "->", "EmitThumbFunc", "(", "CurrentFnSym", ")", ";", "}", "else", "{", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_Code32", ")", ";", "}", "OutStreamer", "->", "EmitLabel", "(", "CurrentFnSym", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter (2)1", "Func": "EmitFunctionEntryLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65481, "Length": 33, "Cover_Rate": 0.673469387755102} {"Template_token": ["", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{"], "ground_truth": ["OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "EmitFunctionEntryLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65482, "Length": 16, "Cover_Rate": 0.32653061224489793} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{"], "ground_truth": ["if", "(", "PromotedGlobals", ".", "count", "(", "GV", ")", ")", "return", ";"], "File": "ARMAsmPrinter (2)1", "Func": "EmitGlobalVariable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65483, "Length": 22, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "if", "(", "PromotedGlobals", ".", "count", "(", "GV", ")", ")", "return", ";"], "ground_truth": ["AsmPrinter", "::", "EmitGlobalVariable", "(", "GV", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "EmitGlobalVariable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65484, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "const", "bool", "WasThumb", "=", "isThumb", "(", "StartInfo", ")", ";", "if", "(", "!", "EndInfo", "||", "WasThumb", "!=", "isThumb", "(", "*", "EndInfo", ")", ")", "{"], "ground_truth": ["OutStreamer", "->", "EmitAssemblerFlag", "(", "WasThumb", "?", "MCAF_Code16", ":", "MCAF_Code32", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "emitInlineAsmEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65485, "Length": 34, "Cover_Rate": 0.6415094339622641} {"Template_token": ["", "void", "AsmPrinter", "::", "emitInlineAsmEnd", "(", "const", "MCSubtargetInfo", "&", "StartInfo", ",", "const", "MCSubtargetInfo", "*", "EndInfo", ")", "const", "{"], "ground_truth": ["const", "bool", "WasThumb", "=", "isThumb", "(", "StartInfo", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "emitInlineAsmEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65486, "Length": 26, "Cover_Rate": 0.49056603773584906} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "create", "(", "JTISymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "ground_truth": ["else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "EmitJumpTableAddrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65488, "Length": 88, "Cover_Rate": 0.37606837606837606} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "EmitAlignment", "(", "", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel", "(", "JTI", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "OutStreamer", "->", "EmitDataRegion", "(", "OffsetWidth", "==", "", "?", "MCDR_DataRegionJT8", ":", "MCDR_DataRegionJT16", ")", ";", "for", "(", "auto", "MBB", ":", "JTBBs", ")", "{", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "MCSymbol", "*", "TBInstPC", "=", "GetCPISymbol", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "MCSymbolRefExpr", "::", "create", "(", "TBInstPC", ",", "OutContext", ")", ",", "MCConstantExpr", "::", "create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "MBBSymbolExpr", ",", "Expr", ",", "OutContext", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createDiv", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitValue", "(", "Expr", ",", "OffsetWidth", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "EmitJumpTableTBInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65489, "Length": 203, "Cover_Rate": 0.7602996254681648} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "EmitAlignment", "(", "", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel", "(", "JTI", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "OutStreamer", "->", "EmitDataRegion", "(", "OffsetWidth", "==", "", "?", "MCDR_DataRegionJT8", ":", "MCDR_DataRegionJT16", ")", ";", "for", "(", "auto", "MBB", ":", "JTBBs", ")", "{", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "MCSymbol", "*", "TBInstPC", "=", "GetCPISymbol", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "MCSymbolRefExpr", "::", "create", "(", "TBInstPC", ",", "OutContext", ")", ",", "MCConstantExpr", "::", "create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "MBBSymbolExpr", ",", "Expr", ",", "OutContext", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createDiv", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "EmitValue", "(", "Expr", ",", "OffsetWidth", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter (2)1", "Func": "EmitJumpTableTBInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65490, "Length": 204, "Cover_Rate": 0.7640449438202247} {"Template_token": ["", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "DotSym", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";", "}", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "PCRelExpr", ",", "OutContext", ")", ";", "}", "OutStreamer", "->", "EmitValue", "(", "Expr", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter (2)1", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65491, "Length": 173, "Cover_Rate": 0.3619246861924686} {"Template_token": ["", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";"], "ground_truth": ["if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "emitNonLazySymbolPointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65492, "Length": 30, "Cover_Rate": 0.36585365853658536} {"Template_token": ["", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "emitAttributes", "(", ")", ";", "bool", "isThumb", "=", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", "||", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", "||", "TT", ".", "getSubArch", "(", ")", "==", "Triple", "::", "SubArch_v7m", "||", "TT", ".", "getSubArch", "(", ")", "==", "Triple", "::", "SubArch_v6m", ";", "if", "(", "!", "M", ".", "getModuleInlineAsm", "(", ")", ".", "empty", "(", ")", "&&", "isThumb", ")", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter (2)1", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65494, "Length": 78, "Cover_Rate": 0.7358490566037735} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "RegList", ".", "push_back", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "", ")", "ATS", ".", "emitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "CPI", ">=", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", ")", "CPI", "=", "AFI", ".", "getOriginalCPIdx", "(", "CPI", ")", ";"], "ground_truth": ["assert", "(", "CPI", "!=", "-", "", "&&", "", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65495, "Length": 318, "Cover_Rate": 0.40304182509505704} {"Template_token": ["", "assert", "(", "GV", "&&", "", ")", ";", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "create", "(", "GetGVSymbol", "(", "GV", ",", "", ")", ",", "(", "Subtarget", "->", "isTargetELF", "(", ")", "?", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "MCSymbolRefExpr", "::", "VK_None", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "EmitValue", "(", "E", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter (2)1", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65496, "Length": 52, "Cover_Rate": 0.4727272727272727} {"Template_token": ["", "assert", "(", "Size", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", ")", ")", ";", "assert", "(", "GV", "&&", "", ")", ";", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "create", "(", "GetGVSymbol", "(", "GV", ",", "", ")", ",", "(", "Subtarget", "->", "isTargetELF", "(", ")", "?", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "MCSymbolRefExpr", "::", "VK_None", ")", ",", "OutContext", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitValue", "(", "E", ",", "Size", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65497, "Length": 75, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "isThreadLocal", "(", ")", "?", "MMIMachO", ".", "getThreadLocalGVStubEntry", "(", "MCSym", ")", ":", "MMIMachO", ".", "getGVStubEntry", "(", "MCSym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "return", "MCSym", ";", "}", "else", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "bool", "IsIndirect", "=", "(", "TargetFlags", "&", "", ")", ";"], "ground_truth": ["if", "(", "!", "IsIndirect", ")", "return", "getSymbol", "(", "GV", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65498, "Length": 112, "Cover_Rate": 0.49122807017543857} {"Template_token": ["", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "isThreadLocal", "(", ")", "?", "MMIMachO", ".", "getThreadLocalGVStubEntry", "(", "MCSym", ")", ":", "MMIMachO", ".", "getGVStubEntry", "(", "MCSym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "return", "MCSym", ";", "}", "else", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "bool", "IsIndirect", "=", "(", "TargetFlags", "&", "", ")", ";", "if", "(", "!", "IsIndirect", ")", "return", "getSymbol", "(", "GV", ")", ";"], "ground_truth": ["SmallString", "<", "", ">", "Name", ";"], "File": "ARMAsmPrinter (2)1", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65499, "Length": 118, "Cover_Rate": 0.5175438596491229} {"Template_token": ["", "SmallString", "<", "", ">", "Name", ";"], "ground_truth": ["raw_svector_ostream", "(", "Name", ")", "<<", "DL", ".", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", ";"], "File": "ARMAsmPrinter (2)1", "Func": "GetARMJTIPICJumpTableLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65500, "Length": 27, "Cover_Rate": 0.48214285714285715} {"Template_token": ["", "MCSymbol", "*", "AsmPrinter", "::", "GetJTIPICJumpTableLabel", "(", "unsigned", "uid", ")", "const", "{", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", ".", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", ";"], "ground_truth": ["return", "OutContext", ".", "getOrCreateSymbol", "(", "Name", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "GetARMJTIPICJumpTableLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65501, "Length": 55, "Cover_Rate": 0.9821428571428571} {"Template_token": ["", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__SBREL", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_SECREL", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter (2)1", "Func": "getModifierVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65502, "Length": 41, "Cover_Rate": 0.43617021276595747} {"Template_token": ["", "MCSymbol", "*", "Label", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "Prefix", ")", "+", "", "+", "Twine", "(", "FunctionNumber", ")", "+", "", "+", "Twine", "(", "LabelId", ")", ")", ";", "return", "Label", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter (2)1", "Func": "getPICLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65503, "Length": 32, "Cover_Rate": 0.6274509803921569} {"Template_token": ["", "static", "bool", "isThumb", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "ARMAsmPrinter (2)1", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65505, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "static", "bool", "isThumb", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter (2)1", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65506, "Length": 21, "Cover_Rate": 0.9130434782608695} {"Template_token": ["", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";"], "ground_truth": ["RegisterAsmPrinter", "<", "AsmPrinter", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "LLVMInitializeARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65507, "Length": 44, "Cover_Rate": 0.88} {"Template_token": ["", "if", "(", "ExtraCode", "[", "", "]", "!=", "", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "", "]", ")", "{", "case", "'A'", ":", "default", ":", "return", "true", ";", "case", "'m'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "return", "false", ";", "}", "}"], "ground_truth": ["const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "PrintAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65508, "Length": 83, "Cover_Rate": 0.5496688741721855} {"Template_token": ["", "O", "<<", "'#'", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "TF", "&", "", ")", "O", "<<", "", ";", "else", "if", "(", "TF", "&", "", ")", "O", "<<", "", ";", "GetGVSymbol", "(", "GV", ",", "TF", ")", "->", "print", "(", "O", ",", "MAI", ")", ";"], "ground_truth": ["printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65510, "Length": 119, "Cover_Rate": 0.34593023255813954} {"Template_token": ["", "SetupMachineFunction", "(", "MF", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "for", "(", "auto", "*", "GV", ":", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ")", "PromotedGlobals", ".", "insert", "(", "GV", ")", ";", "unsigned", "OptimizationGoal", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "OptimizeNone", ")", ")", "OptimizationGoal", "=", "", ";", "else", "if", "(", "F", "->", "optForMinSize", "(", ")", ")", "OptimizationGoal", "=", "", ";", "else", "if", "(", "F", "->", "optForSize", "(", ")", ")", "OptimizationGoal", "=", "", ";", "else", "if", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "OptimizationGoal", "=", "", ";", "else", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "OptimizationGoal", "=", "", ";", "else", "OptimizationGoal", "=", "", ";", "if", "(", "OptimizationGoals", "==", "-", "", ")", "OptimizationGoals", "=", "OptimizationGoal", ";", "else", "if", "(", "OptimizationGoals", "!=", "(", "int", ")", "OptimizationGoal", ")", "OptimizationGoals", "=", "", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Internal", "=", "F", "->", "hasInternalLinkage", "(", ")", ";", "COFF", "::", "SymbolStorageClass", "Scl", "=", "Internal", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ";", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolType", "(", "Type", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";", "}", "EmitFunctionBody", "(", ")", ";", "emitXRayTable", "(", ")", ";", "if", "(", "!", "ThumbIndirectPads", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ThumbIndirectPads", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "{", "OutStreamer", "->", "EmitLabel", "(", "ThumbIndirectPads", "[", "i", "]", ".", "second", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addReg", "(", "ThumbIndirectPads", "[", "i", "]", ".", "first", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter (2)1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65511, "Length": 323, "Cover_Rate": 0.8522427440633246} {"Template_token": ["", "explicit", "AsmPrinter", "(", "formatted_raw_ostream", "&", "O", ",", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "O", ",", "TM", ",", "Streamer", ")", ",", "AFI", "(", "NULL", ")", ",", "MCP", "(", "NULL", ")", "{"], "ground_truth": ["Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "File": "ARMAsmPrinter100", "Func": "ARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65512, "Length": 47, "Cover_Rate": 0.9791666666666666} {"Template_token": ["", "explicit", "AsmPrinter", "(", "formatted_raw_ostream", "&", "O", ",", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "O", ",", "TM", ",", "Streamer", ")", ",", "AFI", "(", "NULL", ")", ",", "MCP", "(", "NULL", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "ARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65513, "Length": 48, "Cover_Rate": 1.0} {"Template_token": ["", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "O", ",", "MAI", ",", "false", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65514, "Length": 44, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "O", ",", "MAI", ",", "false", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMAsmPrinter100", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65515, "Length": 20, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "virtual", "void", "EmitConstantPool", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "EmitConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65516, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "void", "EmitConstantPool", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "EmitConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65517, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "", ",", "", ",", "", ")", ";", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "", ",", "", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "", ",", "", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";"], "ground_truth": ["OutStreamer", ".", "AddBlankLine", "(", ")", ";"], "File": "ARMAsmPrinter100", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65518, "Length": 244, "Cover_Rate": 0.7484662576687117} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", "{", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "O", "<<", "", ";", "O", "<<", "", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "O", "<<", "'\\t'", "<<", "*", "CurrentFnSym", ";"], "File": "ARMAsmPrinter100", "Func": "EmitFunctionEntryLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65519, "Length": 39, "Cover_Rate": 0.75} {"Template_token": ["", "if", "(", "EnableMCInst", ")", "{", "printInstructionThroughMCStreamer", "(", "MI", ")", ";", "}", "else", "{", "int", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", ")", "EmitAlignment", "(", "", ")", ";"], "ground_truth": ["printInstruction", "(", "MI", ")", ";"], "File": "ARMAsmPrinter100", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65520, "Length": 38, "Cover_Rate": 0.6440677966101694} {"Template_token": ["", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextSection", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getConstTextCoalSection", "(", ")", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "MCSection", "*", "sect", "=", "TLOFMacho", ".", "getMachOSection", "(", "", ",", "", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "else", "{", "const", "MCSection", "*", "sect", "=", "TLOFMacho", ".", "getMachOSection", "(", "", ",", "", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "}", "}", "O", "<<", "", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "{", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "!=", "", ")", "O", "<<", "", "<<", "CPUString", "<<", "'\\n'", ";", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "O", "<<", "", "<<", "", "<<", "", ";", "if", "(", "!", "UnsafeFPMath", ")", "O", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", ";", "if", "(", "FiniteOnlyFPMath", "(", ")", ")", "O", "<<", "", "<<", "", "<<", "", ";"], "ground_truth": ["else", "O", "<<", "", "<<", "", "<<", "", ";"], "File": "ARMAsmPrinter100", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65521, "Length": 210, "Cover_Rate": 0.6325301204819277} {"Template_token": ["", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextSection", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getConstTextCoalSection", "(", ")", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "MCSection", "*", "sect", "=", "TLOFMacho", ".", "getMachOSection", "(", "", ",", "", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "else", "{", "const", "MCSection", "*", "sect", "=", "TLOFMacho", ".", "getMachOSection", "(", "", ",", "", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "}", "}", "O", "<<", "", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "{", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "!=", "", ")", "O", "<<", "", "<<", "CPUString", "<<", "'\\n'", ";", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "O", "<<", "", "<<", "", "<<", "", ";", "if", "(", "!", "UnsafeFPMath", ")", "O", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", ";", "if", "(", "FiniteOnlyFPMath", "(", ")", ")", "O", "<<", "", "<<", "", "<<", "", ";", "else", "O", "<<", "", "<<", "", "<<", "", ";", "O", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "O", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65522, "Length": 268, "Cover_Rate": 0.8072289156626506} {"Template_token": ["", "AsmPrinter", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DwarfWriter", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65523, "Length": 32, "Cover_Rate": 0.7804878048780488} {"Template_token": ["", "SmallString", "<", "", ">", "Name", ";"], "ground_truth": ["raw_svector_ostream", "(", "Name", ")", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", "<<", "'_'", "<<", "uid2", ";"], "File": "ARMAsmPrinter100", "Func": "GetARMJTIPICJumpTableLabel2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65524, "Length": 31, "Cover_Rate": 0.5344827586206896} {"Template_token": ["", "GetSetPICJumpTableLabel2", "(", "unsigned", "uid", ",", "unsigned", "uid2", ",", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", "<<", "'_'", "<<", "uid2", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", ";"], "ground_truth": ["return", "OutContext", ".", "GetOrCreateTemporarySymbol", "(", "Name", ".", "str", "(", ")", ")", ";"], "File": "ARMAsmPrinter100", "Func": "GetARMSetPICJumpTableLabel2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65525, "Length": 64, "Cover_Rate": 0.927536231884058} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65526, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "void", "LLVMInitializeAsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "X", "(", "TheTarget", ")", ";", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "Y", "(", "TheThumbTarget", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCInstPrinter", "(", "TheTarget", ",", "createMCInstPrinter", ")", ";"], "File": "ARMAsmPrinter100", "Func": "LLVMInitializeARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65527, "Length": 32, "Cover_Rate": 0.7619047619047619} {"Template_token": ["", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", ";", "return", ";", "}", "O", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ShImm", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "", "<<", "ShImm", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65528, "Length": 79, "Cover_Rate": 0.49375} {"Template_token": ["", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", ";", "return", ";", "}"], "ground_truth": ["O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65529, "Length": 94, "Cover_Rate": 0.43119266055045874} {"Template_token": ["", "void", "AsmPrinter", "::", "printAddrMode2Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ")", ";", "return", ";", "}"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65530, "Length": 87, "Cover_Rate": 0.39908256880733944} {"Template_token": ["", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "assert", "(", "ImmOffs", "&&", "", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", ";"], "File": "ARMAsmPrinter100", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65531, "Length": 37, "Cover_Rate": 0.31092436974789917} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "", ";", "return", ";", "}", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", ";", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65532, "Length": 131, "Cover_Rate": 0.803680981595092} {"Template_token": ["", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "", ";", "return", ";", "}"], "ground_truth": ["if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", ";"], "File": "ARMAsmPrinter100", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65533, "Length": 62, "Cover_Rate": 0.3803680981595092} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ")", ";", "return", ";", "}", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "", "Mode", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "", "(", "Mode", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65534, "Length": 93, "Cover_Rate": 0.41333333333333333} {"Template_token": ["", "void", "AsmPrinter", "::", "printAddrMode6Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";"], "ground_truth": ["const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65535, "Length": 54, "Cover_Rate": 0.3624161073825503} {"Template_token": ["", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "printPCLabel", "(", "MI", ",", "Op", "+", "", ")", ";", "return", ";", "}"], "ground_truth": ["const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printAddrModePCOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65536, "Length": 38, "Cover_Rate": 0.4367816091954023} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "ground_truth": ["assert", "(", "MO", ".", "isReg", "(", ")", "&&", "", ")", ";"], "File": "ARMAsmPrinter100", "Func": "PrintAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65537, "Length": 23, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "PrintAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65538, "Length": 42, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", ";", "return", "false", ";", "}", "case", "'c'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "printNoHashImmediate", "(", "MI", ",", "OpNum", ")", ";", "return", "false", ";", "case", "'P'", ":", "case", "'q'", ":", "printOperand", "(", "MI", ",", "OpNum", ")", ";", "return", "false", ";", "case", "'Q'", ":", "if", "(", "TM", ".", "getTargetData", "(", ")", "->", "isLittleEndian", "(", ")", ")", "break", ";", "case", "'R'", ":", "if", "(", "TM", ".", "getTargetData", "(", ")", "->", "isBigEndian", "(", ")", ")", "break", ";", "case", "'H'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", "||", "OpNum", "+", "", "==", "MI", "->", "getNumOperands", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "++", "OpNum", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65539, "Length": 152, "Cover_Rate": 0.6386554621848739} {"Template_token": ["", "return", "false", ";", "}", "case", "'c'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "printNoHashImmediate", "(", "MI", ",", "OpNum", ")", ";", "return", "false", ";", "case", "'P'", ":", "case", "'q'", ":", "printOperand", "(", "MI", ",", "OpNum", ")", ";", "return", "false", ";", "case", "'Q'", ":", "if", "(", "TM", ".", "getTargetData", "(", ")", "->", "isLittleEndian", "(", ")", ")", "break", ";", "case", "'R'", ":", "if", "(", "TM", ".", "getTargetData", "(", ")", "->", "isBigEndian", "(", ")", ")", "break", ";", "case", "'H'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", "||", "OpNum", "+", "", "==", "MI", "->", "getNumOperands", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "++", "OpNum", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65540, "Length": 132, "Cover_Rate": 0.5546218487394958} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "int32_t", "width", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "lsb", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "lsb", "<<", "", "<<", "width", ";"], "File": "ARMAsmPrinter100", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65541, "Length": 65, "Cover_Rate": 0.8125} {"Template_token": ["", "assert", "(", "Modifier", "&&", "", ")", ";", "if", "(", "!", "strcmp", "(", "Modifier", ",", "", ")", ")", "{", "unsigned", "ID", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "GetCPISymbol", "(", "ID", ")", ")", ";", "}", "else", "{", "assert", "(", "!", "strcmp", "(", "Modifier", ",", "", ")", "&&", "", ")", ";", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ";"], "ground_truth": ["if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "{"], "File": "ARMAsmPrinter100", "Func": "printCPInstOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65542, "Length": 95, "Cover_Rate": 0.6884057971014492} {"Template_token": ["", "void", "printCPSOptionOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printCPSOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65543, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printCPSOptionOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printCPSOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65544, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "O", "<<", "", "<<", "utohexstr", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printHex16ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65545, "Length": 21, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "void", "printHex32ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{", "O", "<<", "", "<<", "utohexstr", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printHex32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65547, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printHex64ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "utohexstr", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printHex64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65549, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "O", "<<", "", "<<", "utohexstr", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printHex8ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65552, "Length": 21, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "ByteOffset", "=", "false", ",", "HalfWordOffset", "=", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "ByteOffset", "=", "true", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "HalfWordOffset", "=", "true", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "if", "(", "ByteOffset", ")", "O", "<<", "MAI", "->", "getData8bitsDirective", "(", ")", ";", "else", "if", "(", "HalfWordOffset", ")", "O", "<<", "MAI", "->", "getData16bitsDirective", "(", ")", ";", "if", "(", "ByteOffset", "||", "HalfWordOffset", ")", "O", "<<", "'('", "<<", "*", "MBB", "->", "getSymbol", "(", ")", "<<", "", "<<", "*", "JTISymbol", "<<", "", ";"], "ground_truth": ["else", "O", "<<", "", "<<", "*", "MBB", "->", "getSymbol", "(", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65554, "Length": 233, "Cover_Rate": 0.803448275862069} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "char", "*", "JTEntryDirective", "=", "MAI", "->", "getData32bitsDirective", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "UseSet", "=", "MAI", "->", "hasSetDirective", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "JTSets", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "bool", "isNew", "=", "JTSets", ".", "insert", "(", "MBB", ")", ";"], "ground_truth": ["if", "(", "UseSet", "&&", "isNew", ")", "{"], "File": "ARMAsmPrinter100", "Func": "printJTBlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65555, "Length": 190, "Cover_Rate": 0.5792682926829268} {"Template_token": ["", "void", "AsmPrinter", "::", "printMandatoryPredicateOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printMandatoryPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65557, "Length": 31, "Cover_Rate": 0.7209302325581395} {"Template_token": ["", "void", "printMSRMaskOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65558, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printMSRMaskOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65559, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printNegZeroOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printNegZeroOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65560, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printNegZeroOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printNegZeroOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65561, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "O", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printNoHashImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65562, "Length": 14, "Cover_Rate": 0.5} {"Template_token": ["", "}", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "break", ";", "}"], "ground_truth": ["case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":"], "File": "ARMAsmPrinter100", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65564, "Length": 290, "Cover_Rate": 0.5178571428571429} {"Template_token": ["", "int", "Id", "=", "(", "int", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "", "<<", "Id", ";"], "File": "ARMAsmPrinter100", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65566, "Length": 35, "Cover_Rate": 0.7} {"Template_token": ["", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", ")", "{", "assert", "(", "Reg", "==", "", "&&", "", ")", ";"], "ground_truth": ["O", "<<", "'s'", ";"], "File": "ARMAsmPrinter100", "Func": "printSBitModifierOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65568, "Length": 32, "Cover_Rate": 0.64} {"Template_token": ["", "O", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ")", ";", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "", ")", ";", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "", ")", ";", "O", "<<", "", ";", "printSOImm", "(", "O", ",", "V2", ",", "VerboseAsm", ",", "MAI", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printSOImm2PartOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65569, "Length": 49, "Cover_Rate": 0.392} {"Template_token": ["", "void", "AsmPrinter", "::", "printSOImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";"], "ground_truth": ["printSOImm", "(", "O", ",", "MO", ".", "getImm", "(", ")", ",", "VerboseAsm", ",", "MAI", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65570, "Length": 52, "Cover_Rate": 0.9811320754716981} {"Template_token": ["", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";"], "ground_truth": ["printSOImm", "(", "O", ",", "MO", ".", "getImm", "(", ")", ",", "VerboseAsm", ",", "MAI", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65571, "Length": 26, "Cover_Rate": 0.49056603773584906} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "", ")", ";", "}", "else", "{", "O", "<<", "", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printSORegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65572, "Length": 121, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["unsigned", "OffImm", "=", "MO2", ".", "getImm", "(", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printT2AddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65573, "Length": 36, "Cover_Rate": 0.4675324675324675} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";"], "File": "ARMAsmPrinter100", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65574, "Length": 37, "Cover_Rate": 0.5692307692307692} {"Template_token": ["", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65575, "Length": 27, "Cover_Rate": 0.4153846153846154} {"Template_token": ["", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMAsmPrinter100", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65576, "Length": 42, "Cover_Rate": 0.4375} {"Template_token": ["", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";"], "ground_truth": ["else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", ";"], "File": "ARMAsmPrinter100", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65577, "Length": 38, "Cover_Rate": 0.3958333333333333} {"Template_token": ["", "void", "printT2AddrModeImm8s4OffsetOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65578, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printT2AddrModeImm8s4OffsetOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65579, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "AsmPrinter", "::", "printT2AddrModeImm8s4Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", "/", "", ";", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", "*", "", ";", "else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", "*", "", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMAsmPrinter100", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65580, "Length": 101, "Cover_Rate": 0.9901960784313726} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", "/", "", ";", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", "*", "", ";"], "ground_truth": ["else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", "*", "", ";"], "File": "ARMAsmPrinter100", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65581, "Length": 57, "Cover_Rate": 0.5588235294117647} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "assert", "(", "MO2", ".", "getReg", "(", ")", "&&", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "MO3", ".", "getImm", "(", ")", ";", "if", "(", "ShAmt", ")", "{", "assert", "(", "ShAmt", "<=", "", "&&", "", ")", ";", "O", "<<", "", "<<", "ShAmt", ";", "}", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printT2AddrModeSoRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65582, "Length": 72, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "assert", "(", "MO2", ".", "getReg", "(", ")", "&&", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "MO3", ".", "getImm", "(", ")", ";", "if", "(", "ShAmt", ")", "{", "assert", "(", "ShAmt", "<=", "", "&&", "", ")", ";", "O", "<<", "", "<<", "ShAmt", ";", "}", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printT2AddrModeSoRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65583, "Length": 59, "Cover_Rate": 0.46825396825396826} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "MO1", ".", "getReg", "(", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65584, "Length": 35, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "Reg", "=", "MO1", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "O", "<<", "getRegisterName", "(", "Reg", ")", ";", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "", ";", "assert", "(", "MO2", ".", "isImm", "(", ")", "&&", "", ")", ";", "O", "<<", "", "<<", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65585, "Length": 83, "Cover_Rate": 0.7217391304347827} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbAddrModeRI5Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "unsigned", "Scale", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO3", ".", "getReg", "(", ")", ")", "O", "<<", "", "<<", "getRegisterName", "(", "MO3", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "unsigned", "ImmOffs", "=", "MO2", ".", "getImm", "(", ")", ")", "O", "<<", "", "<<", "ImmOffs", "*", "Scale", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMAsmPrinter100", "Func": "printThumbAddrModeRI5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65587, "Length": 135, "Cover_Rate": 0.9926470588235294} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "MO3", ".", "getReg", "(", ")", ")", "O", "<<", "", "<<", "getRegisterName", "(", "MO3", ".", "getReg", "(", ")", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printThumbAddrModeRI5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65588, "Length": 94, "Cover_Rate": 0.6911764705882353} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbAddrModeRROperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65589, "Length": 53, "Cover_Rate": 0.7681159420289855} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "", ";"], "File": "ARMAsmPrinter100", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65590, "Length": 28, "Cover_Rate": 0.4057971014492754} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbAddrModeS1Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{"], "ground_truth": ["printThumbAddrModeRI5Operand", "(", "MI", ",", "Op", ",", "", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printThumbAddrModeS1Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65591, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbAddrModeS1Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{", "printThumbAddrModeRI5Operand", "(", "MI", ",", "Op", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printThumbAddrModeS1Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65592, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbAddrModeS2Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{", "printThumbAddrModeRI5Operand", "(", "MI", ",", "Op", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printThumbAddrModeS2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65593, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbAddrModeS4Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{"], "ground_truth": ["printThumbAddrModeRI5Operand", "(", "MI", ",", "Op", ",", "", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printThumbAddrModeS4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65595, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printThumbAddrModeSPOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65597, "Length": 27, "Cover_Rate": 0.35064935064935066} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbITMask", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumTZ", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Pos", "=", "", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{"], "ground_truth": ["bool", "T", "=", "(", "Mask", "&", "(", "", "<<", "Pos", ")", ")", "==", "", ";"], "File": "ARMAsmPrinter100", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65598, "Length": 79, "Cover_Rate": 0.8404255319148937} {"Template_token": ["", "O", "<<", "", "<<", "MI", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", "*", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printThumbS4ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65600, "Length": 18, "Cover_Rate": 0.5625} {"Template_token": ["", "void", "AsmPrinter", "::", "printVFPf32ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["const", "ConstantFP", "*", "FP", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getFPImm", "(", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printVFPf32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65601, "Length": 30, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "if", "(", "VerboseAsm", ")", "{", "O", ".", "PadToColumn", "(", "MAI", "->", "getCommentColumn", "(", ")", ")", ";", "O", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "' '", ";", "WriteAsOperand", "(", "O", ",", "FP", ",", "false", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printVFPf32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65602, "Length": 37, "Cover_Rate": 0.4567901234567901} {"Template_token": ["", "if", "(", "VerboseAsm", ")", "{", "O", ".", "PadToColumn", "(", "MAI", "->", "getCommentColumn", "(", ")", ")", ";", "O", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "' '", ";", "WriteAsOperand", "(", "O", ",", "FP", ",", "false", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printVFPf64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65603, "Length": 37, "Cover_Rate": 0.4567901234567901} {"Template_token": ["", "O", ".", "PadToColumn", "(", "MAI", "->", "getCommentColumn", "(", ")", ")", ";", "O", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "' '", ";", "WriteAsOperand", "(", "O", ",", "FP", ",", "false", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printVFPf64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65604, "Length": 32, "Cover_Rate": 0.3950617283950617} {"Template_token": ["", "if", "(", "!", "STI", ".", "hasVFP2", "(", ")", ")", "{", "if", "(", "STI", ".", "hasV7Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasVFP3", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "allowsUnalignedMem", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "isFPOnlySP", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFP16", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasMPExtension", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasDivideInMode", "(", ")", "&&", "!", "STI", ".", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasDSP", "(", ")", "&&", "isV8M", "(", "&", "STI", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "MMI", ")", "{", "if", "(", "const", "Module", "*", "SourceModule", "=", "MMI", "->", "getModule", "(", ")", ")", "{", "if", "(", "auto", "WCharWidthValue", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "SourceModule", "->", "getModuleFlag", "(", "", ")", ")", ")", "{", "int", "WCharWidth", "=", "WCharWidthValue", "->", "getZExtValue", "(", ")", ";", "assert", "(", "(", "WCharWidth", "==", "", "||", "WCharWidth", "==", "", ")", "&&", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "WCharWidth", ")", ";", "}", "if", "(", "auto", "EnumWidthValue", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "SourceModule", "->", "getModuleFlag", "(", "", ")", ")", ")", "{", "int", "EnumWidth", "=", "EnumWidthValue", "->", "getZExtValue", "(", ")", ";", "assert", "(", "(", "EnumWidth", "==", "", "||", "EnumWidth", "==", "", ")", "&&", "", ")", ";", "int", "EnumBuildAttr", "=", "EnumWidth", "==", "", "?", "", ":", "", ";", "ATS", ".", "emitAttribute", "(", "", ",", "EnumBuildAttr", ")", ";", "}", "}", "}", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasTrustZone", "(", ")", "&&", "STI", ".", "hasVirtualization", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "STI", ".", "hasTrustZone", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "STI", ".", "hasVirtualization", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter102", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65607, "Length": 490, "Cover_Rate": 0.3391003460207612} {"Template_token": ["", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "const", "auto", "&", "TLOF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "std", "::", "string", "Flags", ";", "raw_string_ostream", "OS", "(", "Flags", ")", ";", "for", "(", "const", "auto", "&", "Function", ":", "M", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Function", ",", "*", "Mang", ")", ";", "for", "(", "const", "auto", "&", "Global", ":", "M", ".", "globals", "(", ")", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Global", ",", "*", "Mang", ")", ";", "for", "(", "const", "auto", "&", "Alias", ":", "M", ".", "aliases", "(", ")", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Alias", ",", "*", "Mang", ")", ";", "OS", ".", "flush", "(", ")", ";", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["OutStreamer", "->", "SwitchSection", "(", "TLOF", ".", "getDrectveSection", "(", ")", ")", ";"], "File": "ARMAsmPrinter102", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65608, "Length": 159, "Cover_Rate": 0.375886524822695} {"Template_token": ["", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "const", "auto", "&", "TLOF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "std", "::", "string", "Flags", ";", "raw_string_ostream", "OS", "(", "Flags", ")", ";", "for", "(", "const", "auto", "&", "Function", ":", "M", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Function", ",", "*", "Mang", ")", ";", "for", "(", "const", "auto", "&", "Global", ":", "M", ".", "globals", "(", ")", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Global", ",", "*", "Mang", ")", ";"], "ground_truth": ["for", "(", "const", "auto", "&", "Alias", ":", "M", ".", "aliases", "(", ")", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Alias", ",", "*", "Mang", ")", ";"], "File": "ARMAsmPrinter102", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65609, "Length": 154, "Cover_Rate": 0.3640661938534279} {"Template_token": ["", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitThumbFunc", "(", "CurrentFnSym", ")", ";"], "File": "ARMAsmPrinter102", "Func": "EmitFunctionEntryLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65610, "Length": 14, "Cover_Rate": 0.358974358974359} {"Template_token": ["", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "create", "(", "JTISymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "ground_truth": ["else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter102", "Func": "EmitJumpTableAddrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65613, "Length": 145, "Cover_Rate": 0.6196581196581197} {"Template_token": ["", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel", "(", "JTI", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "JTISymbol", ")", ";", "OutStreamer", "->", "EmitDataRegion", "(", "MCDR_DataRegionJT32", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "create", "(", "JTISymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitValue", "(", "Expr", ",", "", ")", ";"], "File": "ARMAsmPrinter102", "Func": "EmitJumpTableAddrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65614, "Length": 188, "Cover_Rate": 0.8034188034188035} {"Template_token": ["", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel", "(", "JTI", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addExpr", "(", "MBBSymbolExpr", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter102", "Func": "EmitJumpTableInsts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65615, "Length": 147, "Cover_Rate": 0.84} {"Template_token": ["", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";"], "ground_truth": ["EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addExpr", "(", "MBBSymbolExpr", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";"], "File": "ARMAsmPrinter102", "Func": "EmitJumpTableInsts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65616, "Length": 94, "Cover_Rate": 0.5371428571428571} {"Template_token": ["", "EmitMachineConstantPoolValue", "(", "MachineConstantPoolValue", "*", "MCPV", ")", "{", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";", "int", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "MCPV", "->", "getType", "(", ")", ")", ";", "ConstantPoolValue", "*", "ACPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPV", ")", ";", "MCSymbol", "*", "MCSym", ";", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "{", "MCSym", "=", "getCurExceptionSym", "(", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "", ":", "", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "DotSym", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";", "}", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "PCRelExpr", ",", "OutContext", ")", ";", "}", "OutStreamer", "->", "EmitValue", "(", "Expr", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter102", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65617, "Length": 396, "Cover_Rate": 0.9875311720698254} {"Template_token": ["", "case", "", ":", "case", "", ":", "assert", "(", "SrcReg", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "RegList", ".", "push_back", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "", ")", "ATS", ".", "emitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "{"], "ground_truth": ["unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";"], "File": "ARMAsmPrinter102", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65618, "Length": 286, "Cover_Rate": 0.3690322580645161} {"Template_token": ["", "else", "if", "(", "Subtarget", "->", "hasV8MMainlineOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isMClass", "(", ")", "&&", "Subtarget", "->", "hasDSP", "(", ")", ")", "return", "", ";", "return", "", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV6MOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV5TEOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV4TOps", "(", ")", ")", "return", "", ";"], "ground_truth": ["else", "return", "", ";"], "File": "ARMAsmPrinter102", "Func": "getArchForCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65619, "Length": 131, "Cover_Rate": 0.6787564766839378} {"Template_token": ["", "return", "MCSym", ";", "}", "else", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "bool", "IsIndirect", "=", "(", "TargetFlags", "&", "", ")", ";", "if", "(", "!", "IsIndirect", ")", "return", "getSymbol", "(", "GV", ")", ";", "SmallString", "<", "", ">", "Name", ";", "Name", "=", "", ";", "getNameWithPrefix", "(", "Name", ",", "GV", ")", ";", "return", "OutContext", ".", "getOrCreateSymbol", "(", "Name", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "{", "return", "getSymbol", "(", "GV", ")", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMAsmPrinter102", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65620, "Length": 93, "Cover_Rate": 0.3974358974358974} {"Template_token": ["", "return", "MCSymbolRefExpr", "::", "VK_None", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ";", "case", "", ":"], "ground_truth": ["return", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ";"], "File": "ARMAsmPrinter102", "Func": "getModifierVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65621, "Length": 37, "Cover_Rate": 0.44047619047619047} {"Template_token": ["", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ";"], "ground_truth": ["case", "", ":"], "File": "ARMAsmPrinter102", "Func": "getModifierVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65622, "Length": 35, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "MCSymbol", "*", "Label", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "Prefix", ")", "+", "", "+", "Twine", "(", "FunctionNumber", ")", "+", "", "+", "Twine", "(", "LabelId", ")", ")", ";", "return", "Label", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter102", "Func": "getPICLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65624, "Length": 32, "Cover_Rate": 0.6037735849056604} {"Template_token": ["", "static", "bool", "isV8M", "(", "const", "Subtarget", "*", "Subtarget", ")", "{"], "ground_truth": ["return", "(", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", "&&", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "||", "Subtarget", "->", "hasV8MMainlineOps", "(", ")", ";"], "File": "ARMAsmPrinter102", "Func": "isV8M", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65625, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{"], "ground_truth": ["const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";"], "File": "ARMAsmPrinter102", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65628, "Length": 197, "Cover_Rate": 0.595166163141994} {"Template_token": ["", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetThreadLocalGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getThreadLocalPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "MCTargetStreamer", "&", "TS", "=", "*", "OutStreamer", "->", "getTargetStreamer", "(", ")", ";", "TargetStreamer", "&", "ATS", "=", "static_cast", "<", "TargetStreamer", "&", ">", "(", "TS", ")", ";", "if", "(", "OptimizationGoals", ">", "", "&&", "(", "Subtarget", "->", "isTargetAEABI", "(", ")", "||", "Subtarget", "->", "isTargetGNUAEABI", "(", ")", "||", "Subtarget", "->", "isTargetMuslAEABI", "(", ")", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "OptimizationGoals", ")", ";"], "ground_truth": ["OptimizationGoals", "=", "-", "", ";"], "File": "ARMAsmPrinter103", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65629, "Length": 202, "Cover_Rate": 0.7163120567375887} {"Template_token": ["", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetThreadLocalGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getThreadLocalPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}"], "ground_truth": ["MCTargetStreamer", "&", "TS", "=", "*", "OutStreamer", "->", "getTargetStreamer", "(", ")", ";"], "File": "ARMAsmPrinter103", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65630, "Length": 190, "Cover_Rate": 0.6737588652482269} {"Template_token": ["", "if", "(", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "create", "(", "JTISymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "EmitValue", "(", "Expr", ",", "", ")", ";", "}", "OutStreamer", "->", "EmitDataRegion", "(", "MCDR_DataRegionEnd", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter103", "Func": "EmitJumpTableAddrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65633, "Length": 79, "Cover_Rate": 0.3744075829383886} {"Template_token": ["", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "JTBBs", ")", "{", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addExpr", "(", "MBBSymbolExpr", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter103", "Func": "EmitJumpTableInsts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65634, "Length": 54, "Cover_Rate": 0.34394904458598724} {"Template_token": ["", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "", ":", "", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "auto", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{"], "ground_truth": ["MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter103", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65635, "Length": 153, "Cover_Rate": 0.3167701863354037} {"Template_token": ["", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "emitAttributes", "(", ")", ";"], "ground_truth": ["if", "(", "!", "M", ".", "getModuleInlineAsm", "(", ")", ".", "empty", "(", ")", "&&", "TT", ".", "isThumb", "(", ")", ")", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "File": "ARMAsmPrinter103", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65636, "Length": 38, "Cover_Rate": 0.5671641791044776} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SyntaxUnified", ")", ";"], "File": "ARMAsmPrinter103", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65637, "Length": 28, "Cover_Rate": 0.417910447761194} {"Template_token": ["", "unsigned", "SrcReg", ",", "DstReg", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "SrcReg", "=", "DstReg", "=", "", ";", "}", "else", "{", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "MI", "->", "mayStore", "(", ")", ")", "{", "assert", "(", "DstReg", "==", "", "&&", "", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RegList", ";", "unsigned", "StartOp", "=", "", "+", "", ";", "unsigned", "NumOffset", "=", "", ";", "unsigned", "Pad", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "StartOp", "=", "", ";", "NumOffset", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "SrcReg", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isUndef", "(", ")", ")", "{", "assert", "(", "RegList", ".", "empty", "(", ")", "&&", "", ")", ";", "Pad", "+=", "", ";", "continue", ";", "}", "RegList", ".", "push_back", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "", ")", "{", "ATS", ".", "emitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "if", "(", "Pad", ")", "ATS", ".", "emitPad", "(", "Pad", ")", ";", "}", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMAsmPrinter103", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65638, "Length": 344, "Cover_Rate": 0.41247002398081534} {"Template_token": ["", "SetupMachineFunction", "(", "MF", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "for", "(", "auto", "*", "GV", ":", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ")", "PromotedGlobals", ".", "insert", "(", "GV", ")", ";", "unsigned", "OptimizationGoal", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "OptimizeNone", ")", ")", "OptimizationGoal", "=", "", ";", "else", "if", "(", "F", ".", "optForMinSize", "(", ")", ")", "OptimizationGoal", "=", "", ";", "else", "if", "(", "F", ".", "optForSize", "(", ")", ")", "OptimizationGoal", "=", "", ";", "else", "if", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "OptimizationGoal", "=", "", ";", "else", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "OptimizationGoal", "=", "", ";"], "ground_truth": ["else", "OptimizationGoal", "=", "", ";"], "File": "ARMAsmPrinter103", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65640, "Length": 129, "Cover_Rate": 0.35149863760217986} {"Template_token": ["", "ConstantPoolValue", "*", "ACPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPV", ")", ";", "MCSymbol", "*", "MCSym", ";", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "{", "SmallString", "<", "", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "OS", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", ";", "MCSym", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "OS", ".", "str", "(", ")", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "", ":", "", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";"], "ground_truth": ["PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter104", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65643, "Length": 321, "Cover_Rate": 0.6458752515090543} {"Template_token": ["", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getTextSection", "(", ")", ")", ";", "for", "(", "Module", "::", "iterator", "F", "=", "M", ".", "begin", "(", ")", ",", "e", "=", "M", ".", "end", "(", ")", ";", "F", "!=", "e", ";", "++", "F", ")", "if", "(", "!", "F", "->", "isDeclaration", "(", ")", "&&", "!", "F", "->", "hasAvailableExternallyLinkage", "(", ")", ")", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "SectionForGlobal", "(", "F", ",", "*", "Mang", ",", "TM", ")", ")", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getConstTextCoalSection", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "TextSections", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "OutStreamer", ".", "SwitchSection", "(", "TextSections", "[", "i", "]", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "else", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "const", "MCSection", "*", "StaticInitSect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_REGULAR", "|", "MachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "StaticInitSect", ")", ";", "}", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getCStringSection", "(", ")", ")", ";", "}", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SyntaxUnified", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "emitAttributes", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "{", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "{", "std", "::", "string", "str", ";", "raw_string_ostream", "OS", "(", "str", ")", ";"], "ground_truth": ["EmitSFIHeaders", "(", "OS", ")", ";"], "File": "ARMAsmPrinter104", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65644, "Length": 308, "Cover_Rate": 0.7230046948356808} {"Template_token": ["", "SetVector", "<", "const", "MCSection", "*", ",", "SmallVector", "<", "const", "MCSection", "*", ",", "", ">", ",", "SmallPtrSet", "<", "const", "MCSection", "*", ",", "", ">", ">", "TextSections", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getTextSection", "(", ")", ")", ";", "for", "(", "Module", "::", "iterator", "F", "=", "M", ".", "begin", "(", ")", ",", "e", "=", "M", ".", "end", "(", ")", ";", "F", "!=", "e", ";", "++", "F", ")", "if", "(", "!", "F", "->", "isDeclaration", "(", ")", "&&", "!", "F", "->", "hasAvailableExternallyLinkage", "(", ")", ")", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "SectionForGlobal", "(", "F", ",", "*", "Mang", ",", "TM", ")", ")", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getConstTextCoalSection", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "TextSections", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "OutStreamer", ".", "SwitchSection", "(", "TextSections", "[", "i", "]", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "else", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "const", "MCSection", "*", "StaticInitSect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_REGULAR", "|", "MachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "StaticInitSect", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter104", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65645, "Length": 267, "Cover_Rate": 0.6267605633802817} {"Template_token": ["", "unsigned", "AsmPrinter", "::", "GetTargetBasicBlockAlign", "(", ")", "const", "{"], "ground_truth": ["if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "return", "", ";"], "File": "ARMAsmPrinter104", "Func": "GetTargetBasicBlockAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65647, "Length": 19, "Cover_Rate": 0.8260869565217391} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isLandingPad", "(", ")", ")", "{", "I", "->", "setAlignment", "(", "", ")", ";", "}", "if", "(", "I", "->", "empty", "(", ")", ")", "continue", ";", "bool", "is_constant_pool", "=", "I", "->", "begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", ";", "if", "(", "last_bb_was_constant_pool", "!=", "is_constant_pool", ")", "{", "I", "->", "setAlignment", "(", "", ")", ";", "}", "last_bb_was_constant_pool", "=", "is_constant_pool", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter104", "Func": "NaClAlignAllJumpTargetsAndConstantPools", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65648, "Length": 91, "Cover_Rate": 0.39737991266375544} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}"], "ground_truth": ["case", "MachineOperand", "::", "MO_MachineBasicBlock", ":"], "File": "ARMAsmPrinter104", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65649, "Length": 221, "Cover_Rate": 0.5580808080808081} {"Template_token": ["", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Internal", "=", "MF", ".", "getFunction", "(", ")", "->", "hasInternalLinkage", "(", ")", ";", "COFF", "::", "SymbolStorageClass", "Scl", "=", "Internal", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ";", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", ".", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolType", "(", "Type", ")", ";", "OutStreamer", ".", "EndCOFFSymbolDef", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter104", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65650, "Length": 76, "Cover_Rate": 0.5547445255474452} {"Template_token": ["", "bool", "AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "{", "NaClAlignAllJumpTargetsAndConstantPools", "(", "MF", ")", ";", "}", "SetupMachineFunction", "(", "MF", ")", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Internal", "=", "MF", ".", "getFunction", "(", ")", "->", "hasInternalLinkage", "(", ")", ";", "COFF", "::", "SymbolStorageClass", "Scl", "=", "Internal", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ";", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", ".", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolType", "(", "Type", ")", ";", "OutStreamer", ".", "EndCOFFSymbolDef", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter104", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65651, "Length": 125, "Cover_Rate": 0.9124087591240876} {"Template_token": ["", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter104", "Func": "UseReadOnlyJumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65652, "Length": 15, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "}", "else", "if", "(", "STI", ".", "isRWPI", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", "||", "STI", ".", "isROPI", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "checkFunctionsAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "", ")", "||", "TM", ".", "Options", ".", "FPDenormalMode", "==", "FPDenormal", "::", "PreserveSign", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "checkFunctionsAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "", ")", "||", "TM", ".", "Options", ".", "FPDenormalMode", "==", "FPDenormal", "::", "PositiveZero", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "{", "if", "(", "!", "STI", ".", "hasVFP2Base", "(", ")", ")", "{", "if", "(", "STI", ".", "hasV7Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasVFP3Base", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "if", "(", "checkFunctionsAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "", ")", "||", "TM", ".", "Options", ".", "NoTrappingFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "TM", ".", "Options", ".", "HonorSignDependentRoundingFPMathOption", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter105", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65653, "Length": 316, "Cover_Rate": 0.37753882915173237} {"Template_token": ["", "}", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "CPI", ">=", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", ")", "CPI", "=", "AFI", "->", "getOriginalCPIdx", "(", "CPI", ")", ";", "assert", "(", "CPI", "!=", "-", "", "&&", "", ")", ";", "const", "MachineConstantPoolEntry", "&", "CPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ";", "assert", "(", "!", "CPE", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "", ")", ";", "Offset", "=", "-", "cast", "<", "ConstantInt", ">", "(", "CPE", ".", "Val", ".", "ConstVal", ")", "->", "getSExtValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "", ")", "{", "if", "(", "DstReg", "==", "FramePtr", "&&", "FramePtr", "!=", "", ")", "ATS", ".", "emitSetFP", "(", "FramePtr", ",", "", ",", "-", "Offset", ")", ";", "else", "if", "(", "DstReg", "==", "", ")", "{", "ATS", ".", "emitPad", "(", "Offset", ")", ";", "}", "else", "{", "ATS", ".", "emitMovSP", "(", "DstReg", ",", "-", "Offset", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter105", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65655, "Length": 312, "Cover_Rate": 0.3501683501683502} {"Template_token": ["", "return", "false", ";", "case", "'y'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "{", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "MCSuperRegIterator", "SR", "(", "Reg", ",", "TRI", ")", ";", "SR", ".", "isValid", "(", ")", ";", "++", "SR", ")", "{", "if", "(", "!", "", ".", "contains", "(", "*", "SR", ")", ")", "continue", ";", "bool", "Lane0", "=", "TRI", "->", "getSubReg", "(", "*", "SR", ",", "", ")", "==", "Reg", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "*", "SR", ")", "<<", "(", "Lane0", "?", "", ":", "", ")", ";", "return", "false", ";", "}", "}", "return", "true", ";", "case", "'B'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "~", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";", "return", "false", ";", "case", "'L'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "&", "", ")", ";", "return", "false", ";", "case", "'M'", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "Register", "RegBegin", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "", ";", "if", "(", "", ".", "contains", "(", "RegBegin", ")", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Register", "Reg0", "=", "TRI", "->", "getSubReg", "(", "RegBegin", ",", "", ")", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg0", ")", "<<", "", ";", "RegBegin", "=", "TRI", "->", "getSubReg", "(", "RegBegin", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "RegBegin", ")", ";", "unsigned", "RegOps", "=", "OpNum", "+", "", ";", "while", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "getReg", "(", ")", ")", ";", "RegOps", "++", ";", "}"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMAsmPrinter105", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65657, "Length": 366, "Cover_Rate": 0.33670653173873044} {"Template_token": ["", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Internal", "=", "F", ".", "hasInternalLinkage", "(", ")", ";", "COFF", "::", "SymbolStorageClass", "Scl", "=", "Internal", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ";", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolType", "(", "Type", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";", "}", "EmitFunctionBody", "(", ")", ";", "emitXRayTable", "(", ")", ";", "if", "(", "!", "ThumbIndirectPads", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "std", "::", "pair", "<", "unsigned", ",", "MCSymbol", "*", ">", "&", "TIP", ":", "ThumbIndirectPads", ")", "{", "OutStreamer", "->", "EmitLabel", "(", "TIP", ".", "second", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addReg", "(", "TIP", ".", "first", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}"], "ground_truth": ["ThumbIndirectPads", ".", "clear", "(", ")", ";"], "File": "ARMAsmPrinter105", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65658, "Length": 163, "Cover_Rate": 0.4478021978021978} {"Template_token": ["", "OutStreamer", "->", "EmitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolType", "(", "Type", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";", "}", "EmitFunctionBody", "(", ")", ";", "emitXRayTable", "(", ")", ";", "if", "(", "!", "ThumbIndirectPads", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "std", "::", "pair", "<", "unsigned", ",", "MCSymbol", "*", ">", "&", "TIP", ":", "ThumbIndirectPads", ")", "{", "OutStreamer", "->", "EmitLabel", "(", "TIP", ".", "second", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addReg", "(", "TIP", ".", "first", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "ThumbIndirectPads", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter105", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65659, "Length": 113, "Cover_Rate": 0.31043956043956045} {"Template_token": ["", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "MI", "->", "mayStore", "(", ")", ")", "{", "assert", "(", "DstReg", "==", "", "&&", "", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RegList", ";", "unsigned", "StartOp", "=", "", "+", "", ";", "unsigned", "NumOffset", "=", "", ";", "unsigned", "Pad", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "StartOp", "=", "", ";", "NumOffset", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "SrcReg", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isUndef", "(", ")", ")", "{", "assert", "(", "RegList", ".", "empty", "(", ")", "&&", "", ")", ";", "unsigned", "Width", "=", "TargetRegInfo", "->", "getRegSizeInBits", "(", "MO", ".", "getReg", "(", ")", ",", "MachineRegInfo", ")", "/", "", ";", "Pad", "+=", "Width", ";", "continue", ";", "}", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "unsigned", "RemappedReg", "=", "AFI", "->", "EHPrologueRemappedRegs", ".", "lookup", "(", "Reg", ")", ")", "Reg", "=", "RemappedReg", ";", "RegList", ".", "push_back", "(", "Reg", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "", ")", "{", "ATS", ".", "emitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";"], "ground_truth": ["if", "(", "Pad", ")", "ATS", ".", "emitPad", "(", "Pad", ")", ";"], "File": "ARMAsmPrinter107", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65662, "Length": 323, "Cover_Rate": 0.36251402918069586} {"Template_token": ["", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "O", "<<", "'#'", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";"], "ground_truth": ["if", "(", "TF", "==", "", ")", "O", "<<", "", ";"], "File": "ARMAsmPrinter107", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65663, "Length": 94, "Cover_Rate": 0.3298245614035088} {"Template_token": ["", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "{", "const", "TargetLoweringObjectFileELF", "&", "TLOFELF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileELF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "MachineModuleInfoELF", "&", "MMIELF", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoELF", ">", "(", ")", ";", "MachineModuleInfoELF", "::", "SymbolListTy", "Stubs", "=", "MMIELF", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFELF", ".", "getDataRelSection", "(", ")", ")", ";", "const", "DataLayout", "*", "TD", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "stub", ":", "Stubs", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "stub", ".", "first", ")", ";", "OutStreamer", ".", "EmitSymbolValue", "(", "stub", ".", "second", ".", "getPointer", "(", ")", ",", "TD", "->", "getPointerSize", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter108", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65665, "Length": 202, "Cover_Rate": 0.6121212121212121} {"Template_token": ["", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DotSym", ",", "OutContext", ")", ";"], "ground_truth": ["PCRelExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter108", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65668, "Length": 195, "Cover_Rate": 0.43526785714285715} {"Template_token": ["", "}", "else", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "const", "MCSection", "*", "StaticInitSect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_REGULAR", "|", "MachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "StaticInitSect", ")", ";", "}", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getCStringSection", "(", ")", ")", ";", "}", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SyntaxUnified", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "emitAttributes", "(", ")", ";", "if", "(", "!", "M", ".", "getModuleInlineAsm", "(", ")", ".", "empty", "(", ")", "&&", "Subtarget", "->", "isThumb", "(", ")", ")", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter108", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65669, "Length": 133, "Cover_Rate": 0.34190231362467866} {"Template_token": ["", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getConstTextCoalSection", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "TextSections", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "OutStreamer", ".", "SwitchSection", "(", "TextSections", "[", "i", "]", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "else", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "const", "MCSection", "*", "StaticInitSect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_REGULAR", "|", "MachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "StaticInitSect", ")", ";", "}"], "ground_truth": ["OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getCStringSection", "(", ")", ")", ";"], "File": "ARMAsmPrinter108", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65670, "Length": 171, "Cover_Rate": 0.43958868894601544} {"Template_token": ["", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "Create", "(", "GetGVSymbol", "(", "GV", ",", "", ")", ",", "(", "Subtarget", "->", "isTargetELF", "(", ")", "?", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "MCSymbolRefExpr", "::", "VK_None", ")", ",", "OutContext", ")", ";", "OutStreamer", ".", "EmitValue", "(", "E", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter108", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65672, "Length": 45, "Cover_Rate": 0.40540540540540543} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitXXStructor", "(", "const", "Constant", "*", "CV", ")", "{", "uint64_t", "Size", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "CV", "->", "getType", "(", ")", ")", ";", "assert", "(", "Size", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "GV", "&&", "", ")", ";"], "File": "ARMAsmPrinter108", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65673, "Length": 64, "Cover_Rate": 0.5765765765765766} {"Template_token": ["", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", "<<", "'_'", "<<", "uid2", ";", "return", "OutContext", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter108", "Func": "GetARMJTIPICJumpTableLabel2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65674, "Length": 38, "Cover_Rate": 0.5205479452054794} {"Template_token": ["", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", ";", "return", "OutContext", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter108", "Func": "GetARMSJLJEHLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65675, "Length": 30, "Cover_Rate": 0.5} {"Template_token": ["", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", ";", "return", "OutContext", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter108", "Func": "GetARMSJLJEHLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65676, "Length": 36, "Cover_Rate": 0.6} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "*", "GetGVSymbol", "(", "GV", ",", "TF", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "*", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter108", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65677, "Length": 359, "Cover_Rate": 0.9065656565656566} {"Template_token": ["", "emitFPU", "=", "true", ";", "}", "else", "{", "MCObjectStreamer", "&", "O", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "OutStreamer", ")", ";", "AttrEmitter", "=", "new", "ObjectAttributeEmitter", "(", "O", ")", ";", "}", "AttrEmitter", "->", "MaybeSwitchVendor", "(", "", ")", ";", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "==", "", "||", "Subtarget", "->", "isCortexA8", "(", ")", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV5TEOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV4TOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "emitFPU", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter109", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65678, "Length": 349, "Cover_Rate": 0.4509043927648579} {"Template_token": ["", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter109", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65679, "Length": 110, "Cover_Rate": 0.3179190751445087} {"Template_token": ["", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "", ")", ";", "}"], "ground_truth": ["Stubs", ".", "clear", "(", ")", ";"], "File": "ARMAsmPrinter109", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65680, "Length": 104, "Cover_Rate": 0.30057803468208094} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitJump2Table", "(", "const", "MachineInstr", "*", "MI", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "OpNum", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "unsigned", "OffsetWidth", "=", "", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OffsetWidth", "=", "", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT8", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OffsetWidth", "=", "", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT16", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "OffsetWidth", "==", "", ")", "{"], "ground_truth": ["OutStreamer", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "", ")", ".", "addExpr", "(", "MBBSymbolExpr", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";"], "File": "ARMAsmPrinter109", "Func": "EmitJump2Table", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65683, "Length": 269, "Cover_Rate": 0.7707736389684814} {"Template_token": ["", "unsigned", "OffsetWidth", "=", "", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OffsetWidth", "=", "", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT8", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OffsetWidth", "=", "", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT16", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "OffsetWidth", "==", "", ")", "{", "OutStreamer", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "", ")", ".", "addExpr", "(", "MBBSymbolExpr", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "continue", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "MBBSymbolExpr", ",", "MCSymbolRefExpr", "::", "Create", "(", "JTISymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "CreateDiv", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";", "OutStreamer", ".", "EmitValue", "(", "Expr", ",", "OffsetWidth", ")", ";", "}", "if", "(", "OffsetWidth", "!=", "", ")", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionEnd", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter109", "Func": "EmitJump2Table", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65684, "Length": 204, "Cover_Rate": 0.5845272206303725} {"Template_token": ["", "EmitMachineConstantPoolValue", "(", "MachineConstantPoolValue", "*", "MCPV", ")", "{", "int", "Size", "=", "TM", ".", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "MCPV", "->", "getType", "(", ")", ")", ";", "ConstantPoolValue", "*", "ACPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPV", ")", ";", "MCSymbol", "*", "MCSym", ";", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "{", "SmallString", "<", "", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "OS", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", ";", "MCSym", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "OS", ".", "str", "(", ")", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{"], "ground_truth": ["const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";"], "File": "ARMAsmPrinter109", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65685, "Length": 153, "Cover_Rate": 0.3722627737226277} {"Template_token": ["", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", "||", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "SetVector", "<", "const", "MCSection", "*", ",", "SmallVector", "<", "const", "MCSection", "*", ",", "", ">", ",", "SmallPtrSet", "<", "const", "MCSection", "*", ",", "", ">", ">", "TextSections", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getTextSection", "(", ")", ")", ";"], "ground_truth": ["for", "(", "Module", "::", "iterator", "F", "=", "M", ".", "begin", "(", ")", ",", "e", "=", "M", ".", "end", "(", ")", ";", "F", "!=", "e", ";", "++", "F", ")", "if", "(", "!", "F", "->", "isDeclaration", "(", ")", "&&", "!", "F", "->", "hasAvailableExternallyLinkage", "(", ")", ")", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "SectionForGlobal", "(", "F", ",", "Mang", ",", "TM", ")", ")", ";"], "File": "ARMAsmPrinter109", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65686, "Length": 129, "Cover_Rate": 0.36962750716332377} {"Template_token": ["", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "RegList", ".", "push_back", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "OutStreamer", ".", "EmitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "CPI", ">=", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", ")", "CPI", "=", "AFI", ".", "getOriginalCPIdx", "(", "CPI", ")", ";", "assert", "(", "CPI", "!=", "-", "", "&&", "", ")", ";", "const", "MachineConstantPoolEntry", "&", "CPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ";", "assert", "(", "!", "CPE", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "", ")", ";", "Offset", "=", "-", "cast", "<", "ConstantInt", ">", "(", "CPE", ".", "Val", ".", "ConstVal", ")", "->", "getSExtValue", "(", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter109", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65687, "Length": 331, "Cover_Rate": 0.4590846047156727} {"Template_token": ["", "case", "", ":", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "OutStreamer", ".", "EmitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "CPI", ">=", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", ")", "CPI", "=", "AFI", ".", "getOriginalCPIdx", "(", "CPI", ")", ";", "assert", "(", "CPI", "!=", "-", "", "&&", "", ")", ";", "const", "MachineConstantPoolEntry", "&", "CPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ";", "assert", "(", "!", "CPE", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "", ")", ";", "Offset", "=", "-", "cast", "<", "ConstantInt", ">", "(", "CPE", ".", "Val", ".", "ConstVal", ")", "->", "getSExtValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "DstReg", "==", "FramePtr", "&&", "FramePtr", "!=", "", ")", "OutStreamer", ".", "EmitSetFP", "(", "FramePtr", ",", "", ",", "-", "Offset", ")", ";", "else", "if", "(", "DstReg", "==", "", ")", "{", "OutStreamer", ".", "EmitPad", "(", "Offset", ")", ";", "}", "else", "{", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "DstReg", "==", "", ")", "{", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMAsmPrinter109", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65688, "Length": 360, "Cover_Rate": 0.49930651872399445} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", ")", ")", ";", "assert", "(", "GV", "&&", "", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "Create", "(", "Mang", "->", "getSymbol", "(", "GV", ")", ",", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "MCSymbolRefExpr", "::", "VK__TARGET1", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter109", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65689, "Length": 59, "Cover_Rate": 0.5619047619047619} {"Template_token": ["", "assert", "(", "GV", "&&", "", ")", ";", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "Create", "(", "Mang", "->", "getSymbol", "(", "GV", ")", ",", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "MCSymbolRefExpr", "::", "VK__TARGET1", ")", ",", "OutContext", ")", ";"], "ground_truth": ["OutStreamer", ".", "EmitValue", "(", "E", ",", "Size", ")", ";"], "File": "ARMAsmPrinter109", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65690, "Length": 51, "Cover_Rate": 0.4857142857142857} {"Template_token": ["", "const", "size_t", "TagHeaderSize", "=", "", "+", "", ";", "Streamer", ".", "EmitIntValue", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "for", "(", "unsigned", "int", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItemType", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ")", ";", "switch", "(", "item", ".", "Type", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AttributeItemType", "::", "NumericAttribute", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmPrinter109", "Func": "Finish", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65691, "Length": 124, "Cover_Rate": 0.6775956284153005} {"Template_token": ["", "MCSymbol", "*", "AsmPrinter", "::", "GetSJLJEHLabel", "(", ")", "const", "{", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", ";", "return", "OutContext", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter109", "Func": "GetARMSJLJEHLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65692, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "raw_svector_ostream", "(", "Name", ")", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", ";"], "ground_truth": ["return", "OutContext", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";"], "File": "ARMAsmPrinter109", "Func": "GetARMSJLJEHLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65693, "Length": 29, "Cover_Rate": 0.6444444444444445} {"Template_token": ["", "case", "MachineOperand", "::", "MO_Register", ":", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter109", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65694, "Length": 332, "Cover_Rate": 0.7410714285714286} {"Template_token": ["", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "*", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "O", "<<", "*", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter109", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65695, "Length": 356, "Cover_Rate": 0.7946428571428571} {"Template_token": ["", "AsmAttributeEmitter", "(", "MCStreamer", "&", "Streamer_", ")", ":", "Streamer", "(", "Streamer_", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter10", "Func": "AsmAttributeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65696, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "AsmAttributeEmitter", "(", "MCStreamer", "&", "Streamer_", ")", ":", "Streamer", "(", "Streamer_", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter10", "Func": "AsmAttributeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65697, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "const", "ElfTargetObjectFile", "&", "TLOFELF", "=", "static_cast", "<", "const", "ElfTargetObjectFile", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFELF", ".", "getAttributesSection", "(", ")", ")", ";"], "ground_truth": ["OutStreamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter10", "Func": "emitARMAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65698, "Length": 37, "Cover_Rate": 0.6727272727272727} {"Template_token": ["", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "return", ";", "const", "ElfTargetObjectFile", "&", "TLOFELF", "=", "static_cast", "<", "const", "ElfTargetObjectFile", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";"], "ground_truth": ["OutStreamer", ".", "SwitchSection", "(", "TLOFELF", ".", "getAttributesSection", "(", ")", ")", ";"], "File": "ARMAsmPrinter10", "Func": "emitARMAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65699, "Length": 38, "Cover_Rate": 0.6909090909090909} {"Template_token": ["", "AttributeItemType", "attr", "=", "{", "AttributeItemType", "::", "NumericAttribute", ",", "Attribute", ",", "Value", ",", "StringRef", "(", "", ")", "}", ";", "ContentsSize", "+=", "getULEBSize", "(", "Attribute", ")", ";"], "ground_truth": ["ContentsSize", "+=", "getULEBSize", "(", "Value", ")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65700, "Length": 32, "Cover_Rate": 0.64} {"Template_token": ["", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "==", "", "||", "Subtarget", "->", "isCortexA8", "(", ")", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{", "if", "(", "Subtarget", "->", "hasNEON2", "(", ")", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "emitFPU", "=", "false", ";", "}", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}"], "ground_truth": ["if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{"], "File": "ARMAsmPrinter10", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65701, "Length": 312, "Cover_Rate": 0.50814332247557} {"Template_token": ["", "emitFPU", "=", "true", ";", "}", "else", "{", "MCObjectStreamer", "&", "O", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "OutStreamer", ")", ";", "AttrEmitter", "=", "new", "ObjectAttributeEmitter", "(", "O", ")", ";", "}", "AttrEmitter", "->", "MaybeSwitchVendor", "(", "", ")", ";", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "==", "", "||", "Subtarget", "->", "isCortexA8", "(", ")", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{", "if", "(", "Subtarget", "->", "hasNEON2", "(", ")", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "emitFPU", "=", "false", ";", "}", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}"], "ground_truth": ["if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{"], "File": "ARMAsmPrinter10", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65702, "Length": 328, "Cover_Rate": 0.5342019543973942} {"Template_token": ["", "EmitULEB128", "(", "Rx", ")", ";", "if", "(", "odd", ")", "{", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_bit_piece", ")", ";", "EmitULEB128", "(", "", ")", ";", "EmitULEB128", "(", "", ")", ";", "}", "else", "{", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_bit_piece", ")", ";", "EmitULEB128", "(", "", ")", ";", "EmitULEB128", "(", "", ")", ";", "}", "}", "else", "if", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "{", "assert", "(", "", "+", "", "==", "", "&&", "", ")", ";", "unsigned", "QReg", "=", "Reg", "-", "", ";", "unsigned", "D1", "=", "", "+", "", "*", "QReg", ";", "unsigned", "D2", "=", "D1", "+", "", ";"], "ground_truth": ["OutStreamer", ".", "AddComment", "(", "", ")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitDwarfRegOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65703, "Length": 116, "Cover_Rate": 0.3431952662721893} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "", ",", "", ",", "", ")", ";", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "", ",", "", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "", ",", "", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter10", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65704, "Length": 237, "Cover_Rate": 0.7314814814814815} {"Template_token": ["", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::"], "ground_truth": ["Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "", ",", "", ")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65705, "Length": 98, "Cover_Rate": 0.30246913580246915} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", "{", "OutStreamer", ".", "ForceCodeRegion", "(", ")", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "OutStreamer", ".", "EmitThumbFunc", "(", "CurrentFnSym", ")", ";", "}", "OutStreamer", ".", "EmitLabel", "(", "CurrentFnSym", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter10", "Func": "EmitFunctionEntryLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65706, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "int", "OpNum", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OutStreamer", ".", "EmitJumpTable8Region", "(", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OutStreamer", ".", "EmitJumpTable16Region", "(", ")", ";", "}", "else", "{", "OutStreamer", ".", "EmitJumpTable32Region", "(", ")", ";", "}", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "unsigned", "OffsetWidth", "=", "", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "OffsetWidth", "=", "", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "OffsetWidth", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "OffsetWidth", "==", "", ")", "{", "MCInst", "BrInst", ";", "BrInst", ".", "setOpcode", "(", "", ")", ";", "BrInst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "MBBSymbolExpr", ")", ")", ";", "BrInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "BrInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "ground_truth": ["OutStreamer", ".", "EmitInstruction", "(", "BrInst", ")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitJump2Table", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65708, "Length": 305, "Cover_Rate": 0.7702020202020202} {"Template_token": ["", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "Create", "(", "JTISymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "ground_truth": ["else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitJumpTable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65709, "Length": 156, "Cover_Rate": 0.5571428571428572} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "OutStreamer", ".", "EmitJumpTable32Region", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "Create", "(", "JTISymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";", "OutStreamer", ".", "EmitValue", "(", "Expr", ",", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter10", "Func": "EmitJumpTable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65710, "Length": 218, "Cover_Rate": 0.7785714285714286} {"Template_token": ["", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";"], "ground_truth": ["PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65711, "Length": 205, "Cover_Rate": 0.49878345498783455} {"Template_token": ["", "MCInst", "TmpInst", ";", "LowerMachineInstrToMCInst", "(", "MI", ",", "TmpInst", ",", "*", "this", ")", ";"], "ground_truth": ["TmpInst", ".", "setOpcode", "(", "Opcode", ")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitPatchedInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65712, "Length": 20, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "MCInst", "TmpInst", ";", "LowerMachineInstrToMCInst", "(", "MI", ",", "TmpInst", ",", "*", "this", ")", ";"], "ground_truth": ["TmpInst", ".", "setOpcode", "(", "Opcode", ")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitPatchedInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65713, "Length": 20, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", "||", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextSection", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getConstTextCoalSection", "(", ")", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{"], "ground_truth": ["const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65714, "Length": 100, "Cover_Rate": 0.4329004329004329} {"Template_token": ["", "void", "EmitTextAttribute", "(", "unsigned", "Attribute", ",", "StringRef", "String", ")", "{", "AttributeItemType", "attr", "=", "{", "AttributeItemType", "::", "TextAttribute", ",", "Attribute", ",", "", ",", "String", "}", ";", "ContentsSize", "+=", "getULEBSize", "(", "Attribute", ")", ";", "ContentsSize", "+=", "String", ".", "size", "(", ")", "+", "", ";", "Contents", ".", "push_back", "(", "attr", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter10", "Func": "EmitTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65715, "Length": 50, "Cover_Rate": 1.0} {"Template_token": ["", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "CPI", ">=", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", ")", "CPI", "=", "AFI", ".", "getOriginalCPIdx", "(", "CPI", ")", ";", "assert", "(", "CPI", "!=", "-", "", "&&", "", ")", ";", "const", "MachineConstantPoolEntry", "&", "CPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ";", "assert", "(", "!", "CPE", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "", ")", ";", "Offset", "=", "-", "cast", "<", "ConstantInt", ">", "(", "CPE", ".", "Val", ".", "ConstVal", ")", "->", "getSExtValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "DstReg", "==", "FramePtr", "&&", "FramePtr", "!=", "", ")", "OutStreamer", ".", "EmitSetFP", "(", "FramePtr", ",", "", ",", "-", "Offset", ")", ";", "else", "if", "(", "DstReg", "==", "", ")", "{", "OutStreamer", ".", "EmitPad", "(", "Offset", ")", ";", "}", "else", "{", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "DstReg", "==", "", ")", "{", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter10", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65716, "Length": 298, "Cover_Rate": 0.42450142450142453} {"Template_token": ["", "assert", "(", "Size", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", ")", ")", ";", "assert", "(", "GV", "&&", "", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "Create", "(", "Mang", "->", "getSymbol", "(", "GV", ")", ",", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "MCSymbolRefExpr", "::", "VK__TARGET1", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65717, "Length": 66, "Cover_Rate": 0.6285714285714286} {"Template_token": ["", "assert", "(", "Size", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", ")", ")", ";", "assert", "(", "GV", "&&", "", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "Create", "(", "Mang", "->", "getSymbol", "(", "GV", ")", ",", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "MCSymbolRefExpr", "::", "VK__TARGET1", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65718, "Length": 66, "Cover_Rate": 0.6285714285714286} {"Template_token": ["", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "for", "(", "unsigned", "int", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItemType", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ",", "", ")", ";"], "ground_truth": ["switch", "(", "item", ".", "Type", ")", "{"], "File": "ARMAsmPrinter10", "Func": "Finish", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65719, "Length": 84, "Cover_Rate": 0.4397905759162304} {"Template_token": ["", "MCSymbol", "*", "AsmPrinter", "::", "GetGVSymbol", "(", "const", "GlobalValue", "*", "GV", ")", "{", "bool", "isIndirect", "=", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "TM", ".", "getRelocationModel", "(", ")", ")", ";", "if", "(", "!", "isIndirect", ")", "return", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "MCSymbol", "*", "MCSym", "=", "GetSymbolWithGlobalValueBase", "(", "GV", ",", "", ")", ";", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "hasHiddenVisibility", "(", ")", "?", "MMIMachO", ".", "getHiddenGVStubEntry", "(", "MCSym", ")", ":", "MMIMachO", ".", "getGVStubEntry", "(", "MCSym", ")", ";"], "ground_truth": ["if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "", ")", "StubSym", "=", "MachineModuleInfoImpl", "::"], "File": "ARMAsmPrinter10", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65720, "Length": 111, "Cover_Rate": 0.8409090909090909} {"Template_token": ["", "raw_svector_ostream", "(", "Name", ")", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", "<<", "'_'", "<<", "uid2", ";"], "ground_truth": ["return", "OutContext", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";"], "File": "ARMAsmPrinter10", "Func": "GetARMJTIPICJumpTableLabel2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65721, "Length": 37, "Cover_Rate": 0.6379310344827587} {"Template_token": ["", "raw_svector_ostream", "(", "Name", ")", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", "<<", "'_'", "<<", "uid2", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", ";"], "ground_truth": ["return", "OutContext", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";"], "File": "ARMAsmPrinter10", "Func": "GetARMSetPICJumpTableLabel2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65722, "Length": 43, "Cover_Rate": 0.6231884057971014} {"Template_token": ["", "MachineLocation", "AsmPrinter", "::", "getDebugValueLocation", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "MachineLocation", "Location", ";", "assert", "(", "MI", "->", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "Location", ".", "set", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", ")", ";", "}"], "ground_truth": ["return", "Location", ";"], "File": "ARMAsmPrinter10", "Func": "getDebugValueLocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65724, "Length": 99, "Cover_Rate": 0.99} {"Template_token": ["", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_None", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__TLSGD", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__TPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__GOTTPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__GOT", ";"], "ground_truth": ["case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__GOTOFF", ";"], "File": "ARMAsmPrinter10", "Func": "getModifierVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65725, "Length": 48, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "switch", "(", "Modifier", ")", "{", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_None", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__TLSGD", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__TPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__GOTTPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__GOT", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__GOTOFF", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter10", "Func": "getModifierVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65726, "Length": 54, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "do", "{", "Value", ">>=", "", ";"], "ground_truth": ["Size", "+=", "sizeof", "(", "int8_t", ")", ";"], "File": "ARMAsmPrinter10", "Func": "getULEBSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65727, "Length": 13, "Cover_Rate": 0.37142857142857144} {"Template_token": ["", "Value", ">>=", "", ";", "Size", "+=", "sizeof", "(", "int8_t", ")", ";", "}", "while", "(", "Value", ")", ";", "return", "Size", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter10", "Func": "getULEBSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65728, "Length": 21, "Cover_Rate": 0.6} {"Template_token": ["", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "Y", "(", "TheThumbTarget", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter10", "Func": "LLVMInitializeARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65729, "Length": 10, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "else", "if", "(", "CurrentVendor", "==", "Vendor", ")", "return", ";", "else", "Finish", "(", ")", ";", "CurrentVendor", "=", "Vendor", ";", "assert", "(", "Contents", ".", "size", "(", ")", "==", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter10", "Func": "MaybeSwitchVendor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65730, "Length": 30, "Cover_Rate": 0.4918032786885246} {"Template_token": ["", "Streamer", "(", "Streamer_", ")", ",", "CurrentVendor", "(", "", ")", ",", "ContentsSize", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter10", "Func": "ObjectAttributeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65731, "Length": 16, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "Streamer", "(", "Streamer_", ")", ",", "CurrentVendor", "(", "", ")", ",", "ContentsSize", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter10", "Func": "ObjectAttributeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65732, "Length": 16, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "const", "MCExpr", "*", "SymbolExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Label", ",", "Ctx", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Dest", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "SymbolExpr", ")", ")", ";"], "File": "ARMAsmPrinter10", "Func": "populateADROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65733, "Length": 38, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "}", "return", "true", ";", "case", "'B'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "~", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";", "return", "false", ";", "case", "'L'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "&", "", ")", ";", "return", "false", ";", "case", "'M'", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "RegBegin", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "RegBegin", ")", ";", "unsigned", "RegOps", "=", "OpNum", "+", "", ";", "while", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "getReg", "(", ")", ")", ";", "RegOps", "++", ";", "}", "O", "<<", "", ";", "return", "false", ";", "}", "case", "'R'", ":", "case", "'Q'", ":", "{", "if", "(", "OpNum", "==", "", ")", "return", "true", ";", "const", "MachineOperand", "&", "FlagsOP", "=", "MI", "->", "getOperand", "(", "OpNum", "-", "", ")", ";"], "ground_truth": ["if", "(", "!", "FlagsOP", ".", "isImm", "(", ")", ")", "return", "true", ";"], "File": "ARMAsmPrinter10", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65734, "Length": 231, "Cover_Rate": 0.328125} {"Template_token": ["", "while", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "getReg", "(", ")", ")", ";", "RegOps", "++", ";", "}", "O", "<<", "", ";", "return", "false", ";", "}", "case", "'R'", ":", "case", "'Q'", ":", "{", "if", "(", "OpNum", "==", "", ")", "return", "true", ";", "const", "MachineOperand", "&", "FlagsOP", "=", "MI", "->", "getOperand", "(", "OpNum", "-", "", ")", ";", "if", "(", "!", "FlagsOP", ".", "isImm", "(", ")", ")", "return", "true", ";", "unsigned", "Flags", "=", "FlagsOP", ".", "getImm", "(", ")", ";", "unsigned", "NumVals", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "Flags", ")", ";", "if", "(", "NumVals", "!=", "", ")", "return", "true", ";", "unsigned", "RegOp", "=", "ExtraCode", "[", "", "]", "==", "'Q'", "?", "OpNum", ":", "OpNum", "+", "", ";", "if", "(", "RegOp", ">=", "MI", "->", "getNumOperands", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "RegOp", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "return", "false", ";", "}", "case", "'e'", ":", "case", "'f'", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "Reg", ")", ")", "return", "true", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "SubReg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "ExtraCode", "[", "", "]", "==", "'e'", "?", "", ":", "", ")", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "SubReg", ")", ";", "return", "false", ";", "}", "case", "'h'", ":", "case", "'H'", ":", "return", "true", ";", "}", "}"], "ground_truth": ["printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";"], "File": "ARMAsmPrinter10", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65735, "Length": 311, "Cover_Rate": 0.44176136363636365} {"Template_token": ["", "OS", "<<", "", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", ";", "OS", "<<", "'['", ";", "printOperand", "(", "MI", ",", "", ",", "OS", ")", ";", "OS", "<<", "'+'", ";", "printOperand", "(", "MI", ",", "", ",", "OS", ")", ";", "OS", "<<", "']'", ";", "OS", "<<", "", ";", "printOperand", "(", "MI", ",", "NOps", "-", "", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter10", "Func": "PrintDebugValueComment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65736, "Length": 75, "Cover_Rate": 0.5} {"Template_token": ["", "void", "AsmPrinter", "::", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmPrinter10", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65737, "Length": 307, "Cover_Rate": 0.7851662404092071} {"Template_token": ["", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";", "}"], "ground_truth": ["case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":"], "File": "ARMAsmPrinter10", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65738, "Length": 159, "Cover_Rate": 0.40664961636828645} {"Template_token": ["", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "return", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter10", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65739, "Length": 17, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "virtual", "~", "AttributeEmitter", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter10", "Func": "~AttributeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65740, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "~", "AttributeEmitter", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter10", "Func": "~AttributeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65741, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "Align", "(", "", ")", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetThreadLocalGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getThreadLocalPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "Align", "(", "", ")", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}"], "ground_truth": ["MCTargetStreamer", "&", "TS", "=", "*", "OutStreamer", "->", "getTargetStreamer", "(", ")", ";"], "File": "ARMAsmPrinter110", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65742, "Length": 205, "Cover_Rate": 0.7118055555555556} {"Template_token": ["", "OutStreamer", "->", "EmitLabel", "(", "JTISymbol", ")", ";", "OutStreamer", "->", "EmitDataRegion", "(", "MCDR_DataRegionJT32", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "JTBBs", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "create", "(", "JTISymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "EmitValue", "(", "Expr", ",", "", ")", ";", "}", "OutStreamer", "->", "EmitDataRegion", "(", "MCDR_DataRegionEnd", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter110", "Func": "EmitJumpTableAddrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65743, "Length": 165, "Cover_Rate": 0.7710280373831776} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitJumpTableTBInst", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OffsetWidth", ")", "{", "assert", "(", "(", "OffsetWidth", "==", "", "||", "OffsetWidth", "==", "", ")", "&&", "", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "EmitAlignment", "(", "Align", "(", "", ")", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel", "(", "JTI", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "OutStreamer", "->", "EmitDataRegion", "(", "OffsetWidth", "==", "", "?", "MCDR_DataRegionJT8", ":", "MCDR_DataRegionJT16", ")", ";", "for", "(", "auto", "MBB", ":", "JTBBs", ")", "{", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "MCSymbol", "*", "TBInstPC", "=", "GetCPISymbol", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "MCSymbolRefExpr", "::", "create", "(", "TBInstPC", ",", "OutContext", ")", ",", "MCConstantExpr", "::", "create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter110", "Func": "EmitJumpTableTBInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65744, "Length": 214, "Cover_Rate": 0.7838827838827839} {"Template_token": ["", "SrcReg", "=", "DstReg", "=", "", ";", "}", "else", "{", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "MI", "->", "mayStore", "(", ")", ")", "{", "assert", "(", "DstReg", "==", "", "&&", "", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RegList", ";", "unsigned", "StartOp", "=", "", "+", "", ";", "unsigned", "NumOffset", "=", "", ";", "unsigned", "Pad", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "StartOp", "=", "", ";", "NumOffset", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "SrcReg", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isUndef", "(", ")", ")", "{", "assert", "(", "RegList", ".", "empty", "(", ")", "&&", "", ")", ";", "unsigned", "Width", "=", "TargetRegInfo", "->", "getRegSizeInBits", "(", "MO", ".", "getReg", "(", ")", ",", "MachineRegInfo", ")", "/", "", ";", "Pad", "+=", "Width", ";", "continue", ";", "}", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "unsigned", "RemappedReg", "=", "AFI", "->", "EHPrologueRemappedRegs", ".", "lookup", "(", "Reg", ")", ")", "Reg", "=", "RemappedReg", ";", "RegList", ".", "push_back", "(", "Reg", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "", ")", "{"], "ground_truth": ["ATS", ".", "emitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";"], "File": "ARMAsmPrinter110", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65745, "Length": 321, "Cover_Rate": 0.3562708102108768} {"Template_token": ["", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolType", "(", "Type", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";", "}", "EmitFunctionBody", "(", ")", ";", "emitXRayTable", "(", ")", ";", "if", "(", "!", "ThumbIndirectPads", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "EmitAlignment", "(", "Align", "(", "", ")", ")", ";", "for", "(", "std", "::", "pair", "<", "unsigned", ",", "MCSymbol", "*", ">", "&", "TIP", ":", "ThumbIndirectPads", ")", "{", "OutStreamer", "->", "EmitLabel", "(", "TIP", ".", "second", ")", ";"], "ground_truth": ["EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addReg", "(", "TIP", ".", "first", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";"], "File": "ARMAsmPrinter110", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65746, "Length": 126, "Cover_Rate": 0.34332425068119893} {"Template_token": ["", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "emitFPU", "=", "false", ";", "}", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["else", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter112", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65748, "Length": 313, "Cover_Rate": 0.509771986970684} {"Template_token": ["", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_bit_piece", ")", ";", "EmitULEB128", "(", "", ")", ";", "EmitULEB128", "(", "", ")", ";", "}", "}", "else", "if", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "{", "assert", "(", "", "+", "", "==", "", "&&", "", ")", ";", "unsigned", "QReg", "=", "Reg", "-", "", ";", "unsigned", "D1", "=", "", "+", "", "*", "QReg", ";", "unsigned", "D2", "=", "D1", "+", "", ";", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_regx", ")", ";", "EmitULEB128", "(", "D1", ")", ";", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_piece", ")", ";", "EmitULEB128", "(", "", ")", ";", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_regx", ")", ";", "EmitULEB128", "(", "D2", ")", ";", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_piece", ")", ";"], "ground_truth": ["EmitULEB128", "(", "", ")", ";"], "File": "ARMAsmPrinter113", "Func": "EmitDwarfRegOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65749, "Length": 148, "Cover_Rate": 0.4228571428571429} {"Template_token": ["", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_bit_piece", ")", ";", "EmitULEB128", "(", "", ")", ";", "EmitULEB128", "(", "", ")", ";", "}", "else", "{", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_bit_piece", ")", ";", "EmitULEB128", "(", "", ")", ";", "EmitULEB128", "(", "", ")", ";", "}", "}", "else", "if", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "{", "assert", "(", "", "+", "", "==", "", "&&", "", ")", ";", "unsigned", "QReg", "=", "Reg", "-", "", ";", "unsigned", "D1", "=", "", "+", "", "*", "QReg", ";", "unsigned", "D2", "=", "D1", "+", "", ";", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_regx", ")", ";", "EmitULEB128", "(", "D1", ")", ";", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_piece", ")", ";", "EmitULEB128", "(", "", ")", ";", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_regx", ")", ";", "EmitULEB128", "(", "D2", ")", ";"], "ground_truth": ["OutStreamer", ".", "AddComment", "(", "", ")", ";"], "File": "ARMAsmPrinter113", "Func": "EmitDwarfRegOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65750, "Length": 163, "Cover_Rate": 0.4657142857142857} {"Template_token": ["", "explicit", "AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "Streamer", ")", ",", "AFI", "(", "NULL", ")", ",", "MCP", "(", "NULL", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "ARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65754, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "Streamer", ")", ",", "AFI", "(", "NULL", ")", ",", "MCP", "(", "NULL", ")", "{"], "ground_truth": ["Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "File": "ARMAsmPrinter11", "Func": "ARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65755, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "MAI", ",", "false", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65756, "Length": 19, "Cover_Rate": 0.5} {"Template_token": ["", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ")", "{"], "ground_truth": ["if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "MAI", ",", "false", ")", ";"], "File": "ARMAsmPrinter11", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65757, "Length": 34, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "", ",", "", ",", "", ")", ";", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "", ",", "", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "", ",", "", ")", ";", "}"], "ground_truth": ["Stubs", ".", "clear", "(", ")", ";"], "File": "ARMAsmPrinter11", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65758, "Length": 174, "Cover_Rate": 0.5403726708074534} {"Template_token": ["", "else", "{", "SmallString", "<", "", ">", "Tmp", ";", "raw_svector_ostream", "OS", "(", "Tmp", ")", ";", "OS", "<<", "", "<<", "*", "CurrentFnSym", ";"], "ground_truth": ["OutStreamer", ".", "EmitRawText", "(", "OS", ".", "str", "(", ")", ")", ";"], "File": "ARMAsmPrinter11", "Func": "EmitFunctionEntryLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65759, "Length": 32, "Cover_Rate": 0.367816091954023} {"Template_token": ["", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "", ")", ")", ";", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "", ")", ")", ";"], "ground_truth": ["else", "{"], "File": "ARMAsmPrinter11", "Func": "EmitFunctionEntryLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65760, "Length": 31, "Cover_Rate": 0.3563218390804598} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "EnableMCInst", ")", "{", "printInstructionThroughMCStreamer", "(", "MI", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "EmitAlignment", "(", "", ")", ";", "SmallString", "<", "", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";"], "ground_truth": ["printInstruction", "(", "MI", ",", "OS", ")", ";"], "File": "ARMAsmPrinter11", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65761, "Length": 58, "Cover_Rate": 0.651685393258427} {"Template_token": ["", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "O", "<<", "*", "GetBlockAddressSymbol", "(", "ACPV", "->", "getBlockAddress", "(", ")", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "ACPV", "->", "getGV", "(", ")", ";", "bool", "isIndirect", "=", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "TM", ".", "getRelocationModel", "(", ")", ")", ";", "if", "(", "!", "isIndirect", ")", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "else", "{", "MCSymbol", "*", "Sym", "=", "GetSymbolWithGlobalValueBase", "(", "GV", ",", "", ")", ";", "O", "<<", "*", "Sym", ";", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "hasHiddenVisibility", "(", ")", "?", "MMIMachO", ".", "getHiddenGVStubEntry", "(", "Sym", ")", ":", "MMIMachO", ".", "getGVStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Mang", "->", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65762, "Length": 185, "Cover_Rate": 0.4625} {"Template_token": ["", "void", "AsmPrinter", "::", "printAddrMode2OffsetOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";"], "ground_truth": ["if", "(", "!", "MO1", ".", "getReg", "(", ")", ")", "{"], "File": "ARMAsmPrinter11", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65763, "Length": 54, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ShImm", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", "<<", "ShImm", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMAsmPrinter11", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65764, "Length": 151, "Cover_Rate": 0.6622807017543859} {"Template_token": ["", "void", "AsmPrinter", "::", "printAddrMode3OffsetOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "MO1", ".", "getReg", "(", ")", ")", "{", "O", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "ImmOffs", "&&", "", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65765, "Length": 98, "Cover_Rate": 0.784} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "MO1", ".", "getReg", "(", ")", ")", "{", "O", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "assert", "(", "ImmOffs", "&&", "", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", ";"], "File": "ARMAsmPrinter11", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65766, "Length": 86, "Cover_Rate": 0.688} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "", ";", "return", ";", "}", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", ";", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65767, "Length": 143, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "void", "AsmPrinter", "::", "printAddrMode3Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "", ";", "return", ";", "}", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", ";", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65768, "Length": 161, "Cover_Rate": 0.9526627218934911} {"Template_token": ["", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "*", "", ";"], "File": "ARMAsmPrinter11", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65769, "Length": 78, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", "<<", "MO2", ".", "getImm", "(", ")", ";", "}"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMAsmPrinter11", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65771, "Length": 63, "Cover_Rate": 0.7682926829268293} {"Template_token": ["", "return", ";", "}", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", "<<", "", ";"], "File": "ARMAsmPrinter11", "Func": "printAddrModePCOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65772, "Length": 44, "Cover_Rate": 0.4731182795698925} {"Template_token": ["", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "printPCLabel", "(", "MI", ",", "Op", "+", "", ",", "O", ")", ";", "return", ";", "}", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", "<<", "", ";"], "File": "ARMAsmPrinter11", "Func": "printAddrModePCOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65773, "Length": 69, "Cover_Rate": 0.7419354838709677} {"Template_token": ["", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "", "]", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "ground_truth": ["assert", "(", "MO", ".", "isReg", "(", ")", "&&", "", ")", ";"], "File": "ARMAsmPrinter11", "Func": "PrintAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65774, "Length": 35, "Cover_Rate": 0.4375} {"Template_token": ["", "if", "(", "ExtraCode", "[", "", "]", "!=", "", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'a'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", ";", "return", "false", ";", "}", "case", "'c'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "printNoHashImmediate", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "case", "'P'", ":", "case", "'q'", ":", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "case", "'Q'", ":", "if", "(", "TM", ".", "getTargetData", "(", ")", "->", "isLittleEndian", "(", ")", ")", "break", ";", "case", "'R'", ":", "if", "(", "TM", ".", "getTargetData", "(", ")", "->", "isBigEndian", "(", ")", ")", "break", ";", "case", "'H'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", "||", "OpNum", "+", "", "==", "MI", "->", "getNumOperands", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "++", "OpNum", ";", "}", "}", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmPrinter11", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65775, "Length": 211, "Cover_Rate": 0.8508064516129032} {"Template_token": ["", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "int32_t", "width", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "lsb", ";"], "ground_truth": ["assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65776, "Length": 43, "Cover_Rate": 0.5119047619047619} {"Template_token": ["", "unsigned", "ID", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "GetCPISymbol", "(", "ID", ")", ")", ";", "}", "else", "{", "assert", "(", "!", "strcmp", "(", "Modifier", ",", "", ")", "&&", "", ")", ";", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "{", "EmitMachineConstantPoolValue", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "}", "else", "{", "EmitGlobalConstant", "(", "MCPE", ".", "Val", ".", "ConstVal", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printCPInstOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65777, "Length": 100, "Cover_Rate": 0.704225352112676} {"Template_token": ["", "void", "printCPSOptionOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printCPSOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65778, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printCPSOptionOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printCPSOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65779, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printHex16ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "utohexstr", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "&", "", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printHex16ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65780, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "O", "<<", "", "<<", "utohexstr", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printHex8ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65786, "Length": 21, "Cover_Rate": 0.5675675675675675} {"Template_token": ["", "O", "<<", "", "<<", "utohexstr", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printHex8ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65787, "Length": 21, "Cover_Rate": 0.5675675675675675} {"Template_token": ["", "}", "case", "", ":", "{", "unsigned", "LabelId", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "CPIdx", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "EmitAlignment", "(", "", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "GetCPISymbol", "(", "LabelId", ")", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPIdx", "]", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "EmitMachineConstantPoolValue", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "else", "EmitGlobalConstant", "(", "MCPE", ".", "Val", ".", "ConstVal", ")", ";", "return", ";", "}", "case", "", ":", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "ImmVal", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "SOImmValV1", "=", "", "(", "ImmVal", ")", ";", "unsigned", "SOImmValV2", "=", "", "(", "ImmVal", ")", ";", "{", "MCInst", "TmpInst", ";", "TmpInst", ".", "setOpcode", "(", "", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "DstReg", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SOImmValV1", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst", ")", ";", "}", "{", "MCInst", "TmpInst", ";"], "ground_truth": ["TmpInst", ".", "setOpcode", "(", "", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printInstructionThroughMCStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65788, "Length": 257, "Cover_Rate": 0.31456548347613217} {"Template_token": ["", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "*", "JTISymbol", "<<", "", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";"], "ground_truth": ["bool", "ByteOffset", "=", "false", ",", "HalfWordOffset", "=", "false", ";"], "File": "ARMAsmPrinter11", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65789, "Length": 85, "Cover_Rate": 0.3159851301115242} {"Template_token": ["", "void", "AsmPrinter", "::", "printJTBlockOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "assert", "(", "!", "Subtarget", "->", "isThumb2", "(", ")", "&&", "", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "*", "JTISymbol", "<<", "", ";", "const", "char", "*", "JTEntryDirective", "=", "MAI", "->", "getData32bitsDirective", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "UseSet", "=", "MAI", "->", "hasSetDirective", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "JTSets", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "bool", "isNew", "=", "JTSets", ".", "insert", "(", "MBB", ")", ";", "if", "(", "UseSet", "&&", "isNew", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "*", "GetSetPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ",", "MBB", ")", "<<", "','", "<<", "*", "MBB", "->", "getSymbol", "(", ")", "<<", "'-'", "<<", "*", "JTISymbol", "<<", "'\\n'", ";"], "File": "ARMAsmPrinter11", "Func": "printJTBlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65790, "Length": 254, "Cover_Rate": 0.7650602409638554} {"Template_token": ["", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "UseSet", "=", "MAI", "->", "hasSetDirective", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "JTSets", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "bool", "isNew", "=", "JTSets", ".", "insert", "(", "MBB", ")", ";"], "ground_truth": ["if", "(", "UseSet", "&&", "isNew", ")", "{"], "File": "ARMAsmPrinter11", "Func": "printJTBlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65791, "Length": 122, "Cover_Rate": 0.3674698795180723} {"Template_token": ["", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "CondCodeToString", "(", "CC", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printMandatoryPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65792, "Length": 24, "Cover_Rate": 0.5106382978723404} {"Template_token": ["", "void", "printMSRMaskOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65794, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printMSRMaskOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65795, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printNegZeroOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printNegZeroOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65796, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printNegZeroOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printNegZeroOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65797, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "O", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printNoHashImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65798, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "O", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printNoHashImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65799, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";"], "ground_truth": ["O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65800, "Length": 260, "Cover_Rate": 0.44905008635578586} {"Template_token": ["", "void", "AsmPrinter", "::", "printPCLabel", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "int", "Id", "=", "(", "int", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "", "<<", "Id", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65801, "Length": 54, "Cover_Rate": 1.0} {"Template_token": ["", "void", "AsmPrinter", "::", "printPCLabel", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "int", "Id", "=", "(", "int", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "", "<<", "Id", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65802, "Length": 54, "Cover_Rate": 1.0} {"Template_token": ["", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "CC", "!=", "", ")", "O", "<<", "CondCodeToString", "(", "CC", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65803, "Length": 30, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "isImplicit", "(", ")", ")", "continue", ";", "if", "(", "(", "int", ")", "i", "!=", "OpNum", ")", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "i", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65805, "Length": 61, "Cover_Rate": 0.6931818181818182} {"Template_token": ["", "if", "(", "Reg", ")", "{", "assert", "(", "Reg", "==", "", "&&", "", ")", ";", "O", "<<", "'s'", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printSBitModifierOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65806, "Length": 20, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "unsigned", "Imm", "=", "", "(", "V", ")", ";", "unsigned", "Rot", "=", "", "(", "V", ")", ";", "if", "(", "Rot", ")", "{", "O", "<<", "", "<<", "Imm", "<<", "", "<<", "Rot", ";", "if", "(", "VerboseAsm", ")", "{", "O", "<<", "", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "' '", ";", "O", "<<", "(", "int", ")", "", "(", "Imm", ",", "Rot", ")", ";", "}", "}", "else", "{", "O", "<<", "", "<<", "Imm", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65807, "Length": 71, "Cover_Rate": 0.6068376068376068} {"Template_token": ["", "O", "<<", "", "<<", "Imm", "<<", "", "<<", "Rot", ";", "if", "(", "VerboseAsm", ")", "{", "O", "<<", "", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "' '", ";", "O", "<<", "(", "int", ")", "", "(", "Imm", ",", "Rot", ")", ";", "}", "}", "else", "{"], "ground_truth": ["O", "<<", "", "<<", "Imm", ";"], "File": "ARMAsmPrinter11", "Func": "printSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65808, "Length": 49, "Cover_Rate": 0.4188034188034188} {"Template_token": ["", "printSOImm", "(", "O", ",", "V1", ",", "isVerbose", "(", ")", ",", "MAI", ")", ";", "O", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "", ";"], "ground_truth": ["printSOImm", "(", "O", ",", "V2", ",", "isVerbose", "(", ")", ",", "MAI", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printSOImm2PartOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65809, "Length": 69, "Cover_Rate": 0.49640287769784175} {"Template_token": ["", "printSOImm", "(", "O", ",", "MO", ".", "getImm", "(", ")", ",", "isVerbose", "(", ")", ",", "MAI", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65810, "Length": 18, "Cover_Rate": 0.3050847457627119} {"Template_token": ["", "printSOImm", "(", "O", ",", "MO", ".", "getImm", "(", ")", ",", "isVerbose", "(", ")", ",", "MAI", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65811, "Length": 18, "Cover_Rate": 0.3050847457627119} {"Template_token": ["", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printSORegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65812, "Length": 77, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "", ")", ";", "}", "else", "{"], "ground_truth": ["O", "<<", "", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printSORegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65813, "Length": 68, "Cover_Rate": 0.46258503401360546} {"Template_token": ["", "void", "AsmPrinter", "::", "printT2AddrModeImm12Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "OffImm", "=", "MO2", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "OffImm", ")", "O", "<<", "", "<<", "OffImm", ";"], "File": "ARMAsmPrinter11", "Func": "printT2AddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65814, "Length": 76, "Cover_Rate": 0.9382716049382716} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";"], "ground_truth": ["else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", ";"], "File": "ARMAsmPrinter11", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65815, "Length": 50, "Cover_Rate": 0.7246376811594203} {"Template_token": ["", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65816, "Length": 27, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "void", "AsmPrinter", "::", "printT2AddrModeImm8Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "ground_truth": ["const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65817, "Length": 44, "Cover_Rate": 0.44} {"Template_token": ["", "void", "printT2AddrModeImm8s4OffsetOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65818, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printT2AddrModeImm8s4OffsetOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65819, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", "/", "", ";"], "ground_truth": ["if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", "*", "", ";"], "File": "ARMAsmPrinter11", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65820, "Length": 42, "Cover_Rate": 0.39622641509433965} {"Template_token": ["", "void", "AsmPrinter", "::", "printT2AddrModeImm8s4Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65821, "Length": 57, "Cover_Rate": 0.5377358490566038} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "assert", "(", "MO2", ".", "getReg", "(", ")", "&&", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "MO3", ".", "getImm", "(", ")", ";", "if", "(", "ShAmt", ")", "{", "assert", "(", "ShAmt", "<=", "", "&&", "", ")", ";", "O", "<<", "", "<<", "ShAmt", ";", "}"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMAsmPrinter11", "Func": "printT2AddrModeSoRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65822, "Length": 99, "Cover_Rate": 0.7615384615384615} {"Template_token": ["", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "", ";", "assert", "(", "MO2", ".", "isImm", "(", ")", "&&", "", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65823, "Length": 42, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "O", "<<", "", ";", "O", "<<", "']'", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printTBAddrMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65825, "Length": 37, "Cover_Rate": 0.6491228070175439} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "", ";"], "File": "ARMAsmPrinter11", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65826, "Length": 54, "Cover_Rate": 0.7397260273972602} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbAddrModeS1Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "raw_ostream", "&", "O", ")", "{", "printThumbAddrModeRI5Operand", "(", "MI", ",", "Op", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printThumbAddrModeS1Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65828, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbAddrModeS2Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printThumbAddrModeRI5Operand", "(", "MI", ",", "Op", ",", "O", ",", "", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printThumbAddrModeS2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65829, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "printThumbAddrModeRI5Operand", "(", "MI", ",", "Op", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printThumbAddrModeS4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65831, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbAddrModeSPOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printThumbAddrModeSPOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65833, "Length": 30, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbITMask", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";", "unsigned", "CondBit0", "=", "Mask", ">>", "", "&", "", ";", "unsigned", "NumTZ", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Pos", "=", "", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{"], "ground_truth": ["bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "CondBit0", ";"], "File": "ARMAsmPrinter11", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65834, "Length": 92, "Cover_Rate": 0.8598130841121495} {"Template_token": ["", "unsigned", "CondBit0", "=", "Mask", ">>", "", "&", "", ";", "unsigned", "NumTZ", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Pos", "=", "", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "CondBit0", ";", "if", "(", "T", ")", "O", "<<", "'t'", ";", "else", "O", "<<", "'e'", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65835, "Length": 74, "Cover_Rate": 0.6915887850467289} {"Template_token": ["", "O", "<<", "", "<<", "MI", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", "*", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printThumbS4ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65836, "Length": 18, "Cover_Rate": 0.5} {"Template_token": ["", "O", "<<", "'#'", "<<", "FP", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "O", "<<", "", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "' '", ";"], "ground_truth": ["WriteAsOperand", "(", "O", ",", "FP", ",", "false", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printVFPf32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65838, "Length": 42, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "O", "<<", "'#'", "<<", "FP", "->", "getValueAPF", "(", ")", ".", "convertToDouble", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "' '", ";"], "File": "ARMAsmPrinter11", "Func": "printVFPf64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65839, "Length": 33, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "void", "AsmPrinter", "::", "printVFPf64ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "ConstantFP", "*", "FP", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getFPImm", "(", ")", ";", "O", "<<", "'#'", "<<", "FP", "->", "getValueAPF", "(", ")", ".", "convertToDouble", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "O", "<<", "", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "' '", ";"], "ground_truth": ["WriteAsOperand", "(", "O", ",", "FP", ",", "false", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printVFPf64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65840, "Length": 76, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "}", "else", "ATS", ".", "emitTextAttribute", "(", "", ",", "CPUString", ")", ";", "}", "ATS", ".", "emitAttribute", "(", "", ",", "getArchForCPU", "(", "CPUString", ",", "&", "STI", ")", ")", ";", "if", "(", "STI", ".", "hasV7Ops", "(", ")", "||", "isV8M", "(", "&", "STI", ")", ")", "{", "if", "(", "STI", ".", "isAClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "isRClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "ATS", ".", "emitAttribute", "(", "", ",", "STI", ".", "hasOps", "(", ")", "?", "", ":", "", ")", ";", "if", "(", "isV8M", "(", "&", "STI", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasThumb2", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "STI", ".", "hasNEON", "(", ")", ")", "{", "if", "(", "STI", ".", "hasFPv8", "(", ")", ")", "{", "if", "(", "STI", ".", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "STI", ".", "hasFP16", "(", ")", "?", "", ":", "", ")", ";", "if", "(", "STI", ".", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "STI", ".", "hasV8_1aOps", "(", ")", "?", "", ":", "", ")", ";", "}", "else", "{", "if", "(", "STI", ".", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "(", "STI", ".", "isFPOnlySP", "(", ")", "?", "", ":", "", ")", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "(", "STI", ".", "isFPOnlySP", "(", ")", "?", "", ":", "", ")", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "(", "STI", ".", "isFPOnlySP", "(", ")", "?", "(", "STI", ".", "hasFP16", "(", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "hasFP16", "(", ")", "?", "", ":", "", ")", ")", ":", "(", "STI", ".", "hasFP16", "(", ")", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "STI", ".", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter13", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65842, "Length": 459, "Cover_Rate": 0.31852879944483} {"Template_token": ["", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "MCTargetStreamer", "&", "TS", "=", "*", "OutStreamer", "->", "getTargetStreamer", "(", ")", ";", "TargetStreamer", "&", "ATS", "=", "static_cast", "<", "TargetStreamer", "&", ">", "(", "TS", ")", ";", "if", "(", "OptimizationGoals", ">", "", "&&", "(", "Subtarget", "->", "isTargetAEABI", "(", ")", "||", "Subtarget", "->", "isTargetGNUAEABI", "(", ")", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "OptimizationGoals", ")", ";"], "ground_truth": ["OptimizationGoals", "=", "-", "", ";"], "File": "ARMAsmPrinter13", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65843, "Length": 127, "Cover_Rate": 0.4601449275362319} {"Template_token": ["", "MCSymbol", "*", "AsmPrinter", "::", "GetGVSymbol", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "char", "TargetFlags", ")", "{", "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "{", "bool", "IsIndirect", "=", "(", "TargetFlags", "&", "", ")", "&&", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "TM", ".", "getRelocationModel", "(", ")", ")", ";", "if", "(", "!", "IsIndirect", ")", "return", "getSymbol", "(", "GV", ")", ";", "MCSymbol", "*", "MCSym", "=", "getSymbolWithGlobalValueBase", "(", "GV", ",", "", ")", ";", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "hasHiddenVisibility", "(", ")", "?", "MMIMachO", ".", "getHiddenGVStubEntry", "(", "MCSym", ")", ":", "MMIMachO", ".", "getGVStubEntry", "(", "MCSym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "return", "MCSym", ";"], "ground_truth": ["}", "else", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{"], "File": "ARMAsmPrinter13", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65844, "Length": 150, "Cover_Rate": 0.6410256410256411} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";"], "File": "ARMAsmPrinter13", "Func": "getISAEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65845, "Length": 23, "Cover_Rate": 0.6764705882352942} {"Template_token": ["", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMAsmPrinter13", "Func": "getModifierVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65847, "Length": 38, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter13", "Func": "getModifierVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65848, "Length": 39, "Cover_Rate": 0.527027027027027} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "TF", "&", "", ")", "O", "<<", "", ";", "else", "if", "(", "TF", "&", "", ")", "O", "<<", "", ";", "GetGVSymbol", "(", "GV", ",", "TF", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmPrinter13", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65849, "Length": 255, "Cover_Rate": 0.7434402332361516} {"Template_token": ["", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "emitFPU", "=", "false", ";", "}", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}"], "ground_truth": ["if", "(", "!", "UnsafeFPMath", ")", "{"], "File": "ARMAsmPrinter14", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65850, "Length": 188, "Cover_Rate": 0.34879406307977734} {"Template_token": ["", "}", "AttrEmitter", "->", "MaybeSwitchVendor", "(", "", ")", ";", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "==", "", "||", "Subtarget", "->", "isCortexA8", "(", ")", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "emitFPU", "=", "false", ";", "}", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "UnsafeFPMath", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "NoInfsFPMath", "&&", "NoNaNsFPMath", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter14", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65851, "Length": 327, "Cover_Rate": 0.6066790352504638} {"Template_token": ["", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextSection", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getConstTextCoalSection", "(", ")", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "else", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "const", "MCSection", "*", "StaticInitSect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MCSectionMachO", "::", "S_REGULAR", "|", "MCSectionMachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "SectionKind", "::", "getText", "(", ")", ")", ";"], "ground_truth": ["OutStreamer", ".", "SwitchSection", "(", "StaticInitSect", ")", ";"], "File": "ARMAsmPrinter14", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65854, "Length": 164, "Cover_Rate": 0.703862660944206} {"Template_token": ["", "Streamer", ".", "EmitRawText", "(", "StringRef", "(", "", ")", "+", "String", ".", "lower", "(", ")", ")", ";", "break", ";", "default", ":", "assert", "(", "", "&&", "", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter14", "Func": "EmitTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65855, "Length": 30, "Cover_Rate": 0.379746835443038} {"Template_token": ["", "case", "", ":", "Streamer", ".", "EmitRawText", "(", "StringRef", "(", "", ")", "+", "String", ".", "lower", "(", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["Streamer", ".", "EmitRawText", "(", "StringRef", "(", "", ")", "+", "String", ".", "lower", "(", ")", ")", ";"], "File": "ARMAsmPrinter14", "Func": "EmitTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65856, "Length": 43, "Cover_Rate": 0.5443037974683544} {"Template_token": ["", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "for", "(", "unsigned", "int", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItemType", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ",", "", ")", ";", "switch", "(", "item", ".", "Type", ")", "{"], "ground_truth": ["case", "AttributeItemType", "::", "NumericAttribute", ":"], "File": "ARMAsmPrinter14", "Func": "Finish", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65857, "Length": 62, "Cover_Rate": 0.32124352331606215} {"Template_token": ["", "AttributeItemType", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ",", "", ")", ";", "switch", "(", "item", ".", "Type", ")", "{", "case", "AttributeItemType", "::", "NumericAttribute", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ",", "", ")", ";", "break", ";", "case", "AttributeItemType", "::", "TextAttribute", ":", "Streamer", ".", "EmitBytes", "(", "item", ".", "StringValue", ".", "upper", "(", ")", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmPrinter14", "Func": "Finish", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65858, "Length": 75, "Cover_Rate": 0.38860103626943004} {"Template_token": ["", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_None", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__TLSGD", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__TPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__GOTTPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__GOT", ";"], "ground_truth": ["case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__GOTOFF", ";"], "File": "ARMAsmPrinter14", "Func": "getModifierVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65859, "Length": 60, "Cover_Rate": 0.6593406593406593} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "TRI", "->", "getAliasSet", "(", "Reg", ")", "[", "", "]", ")", "<<", "(", "(", "(", "Reg", "%", "", ")", "==", "", ")", "?", "", ":", "", ")", ";", "return", "false", ";", "}", "return", "true", ";", "case", "'B'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "~", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";", "return", "false", ";", "case", "'L'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "&", "", ")", ";", "return", "false", ";", "case", "'M'", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "ground_truth": ["unsigned", "RegBegin", "=", "MO", ".", "getReg", "(", ")", ";"], "File": "ARMAsmPrinter14", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65860, "Length": 204, "Cover_Rate": 0.33607907742998355} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmPrinter14", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65861, "Length": 317, "Cover_Rate": 0.806615776081425} {"Template_token": ["", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";", "}"], "ground_truth": ["case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":"], "File": "ARMAsmPrinter14", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65862, "Length": 191, "Cover_Rate": 0.4860050890585242} {"Template_token": ["", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "", ")", "ATS", ".", "emitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "CPI", ">=", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", ")", "CPI", "=", "AFI", ".", "getOriginalCPIdx", "(", "CPI", ")", ";", "assert", "(", "CPI", "!=", "-", "", "&&", "", ")", ";", "const", "MachineConstantPoolEntry", "&", "CPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ";", "assert", "(", "!", "CPE", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "", ")", ";", "Offset", "=", "-", "cast", "<", "ConstantInt", ">", "(", "CPE", ".", "Val", ".", "ConstVal", ")", "->", "getSExtValue", "(", ")", ";", "break", ";", "}", "}"], "ground_truth": ["if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "", ")", "{"], "File": "ARMAsmPrinter16", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65864, "Length": 310, "Cover_Rate": 0.39390088945362134} {"Template_token": ["", "AttrEmitter", "=", "new", "ObjectAttributeEmitter", "(", "O", ")", ";", "}", "AttrEmitter", "->", "MaybeSwitchVendor", "(", "", ")", ";", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "==", "", "||", "Subtarget", "->", "isCortexA8", "(", ")", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV5TEOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV4TOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "emitFPU", "=", "false", ";", "}", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{"], "ground_truth": ["AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter17", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65866, "Length": 414, "Cover_Rate": 0.4987951807228916} {"Template_token": ["", "virtual", "void", "EmitConstantPool", "(", ")", "LLVM_OVERRIDE", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter17", "Func": "EmitConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65867, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "void", "EmitConstantPool", "(", ")", "LLVM_OVERRIDE", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter17", "Func": "EmitConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65868, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "odd", ")", "{", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_bit_piece", ")", ";", "EmitULEB128", "(", "", ")", ";", "EmitULEB128", "(", "", ")", ";", "}", "else", "{", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_bit_piece", ")", ";", "EmitULEB128", "(", "", ")", ";", "EmitULEB128", "(", "", ")", ";", "}", "}", "else", "if", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "{", "assert", "(", "", "+", "", "==", "", "&&", "", ")", ";", "unsigned", "QReg", "=", "Reg", "-", "", ";", "unsigned", "D1", "=", "", "+", "", "*", "QReg", ";", "unsigned", "D2", "=", "D1", "+", "", ";", "OutStreamer", ".", "AddComment", "(", "", ")", ";"], "ground_truth": ["EmitInt8", "(", "dwarf", "::", "DW_OP_regx", ")", ";"], "File": "ARMAsmPrinter17", "Func": "EmitDwarfRegOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65869, "Length": 118, "Cover_Rate": 0.329608938547486} {"Template_token": ["", "virtual", "unsigned", "getISAEncoding", "(", ")", "LLVM_OVERRIDE", "{", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";"], "File": "ARMAsmPrinter17", "Func": "getISAEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65870, "Length": 30, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";"], "File": "ARMAsmPrinter17", "Func": "getISAEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65871, "Length": 23, "Cover_Rate": 0.6571428571428571} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "LLVM_OVERRIDE", "{"], "ground_truth": ["return", "", ";"], "File": "ARMAsmPrinter17", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65873, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "AsmPrinter", "::", "AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "AFI", "(", "nullptr", ")", ",", "MCP", "(", "nullptr", ")", ",", "InConstantPool", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter18", "Func": "ARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65875, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "AsmPrinter", "::", "AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "AFI", "(", "nullptr", ")", ",", "MCP", "(", "nullptr", ")", ",", "InConstantPool", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter18", "Func": "ARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65876, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "void", "emitConstantPool", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter18", "Func": "emitConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65877, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "void", "emitConstantPool", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter18", "Func": "emitConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65878, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter18", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65879, "Length": 150, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "case", "", ":", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "", ")", "ATS", ".", "emitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "CPI", ">=", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", ")", "CPI", "=", "AFI", ".", "getOriginalCPIdx", "(", "CPI", ")", ";", "assert", "(", "CPI", "!=", "-", "", "&&", "", ")", ";", "const", "MachineConstantPoolEntry", "&", "CPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ";", "assert", "(", "!", "CPE", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "", ")", ";", "Offset", "=", "-", "cast", "<", "ConstantInt", ">", "(", "CPE", ".", "Val", ".", "ConstVal", ")", "->", "getSExtValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "", ")", "{"], "ground_truth": ["if", "(", "DstReg", "==", "FramePtr", "&&", "FramePtr", "!=", "", ")", "ATS", ".", "emitSetFP", "(", "FramePtr", ",", "", ",", "-", "Offset", ")", ";"], "File": "ARMAsmPrinter18", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65882, "Length": 332, "Cover_Rate": 0.43116883116883115} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isMClass", "(", ")", "&&", "Subtarget", "->", "hasDSP", "(", ")", ")", "return", "", ";", "return", "", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV6MOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV5TEOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "return", "", ";"], "ground_truth": ["else", "if", "(", "Subtarget", "->", "hasV4TOps", "(", ")", ")", "return", "", ";"], "File": "ARMAsmPrinter18", "Func": "getArchForCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65883, "Length": 114, "Cover_Rate": 0.6909090909090909} {"Template_token": ["", "OutStreamer", "->", "EmitCOFFSymbolType", "(", "Type", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";", "}", "EmitFunctionBody", "(", ")", ";", "if", "(", "!", "ThumbIndirectPads", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ThumbIndirectPads", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "{"], "ground_truth": ["OutStreamer", "->", "EmitLabel", "(", "ThumbIndirectPads", "[", "i", "]", ".", "second", ")", ";"], "File": "ARMAsmPrinter18", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65884, "Length": 75, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "}", "else", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "ATS", ".", "emitAttribute", "(", "", ",", "Subtarget", "->", "hasOps", "(", ")", "?", "", ":", "", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasThumb2", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter1", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65886, "Length": 421, "Cover_Rate": 0.4488272921108742} {"Template_token": ["", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";"], "ground_truth": ["for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";"], "File": "ARMAsmPrinter1", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65887, "Length": 139, "Cover_Rate": 0.4263803680981595} {"Template_token": ["", "InConstantPool", "=", "false", ";"], "ground_truth": ["OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionEnd", ")", ";"], "File": "ARMAsmPrinter1", "Func": "EmitFunctionBodyEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65888, "Length": 11, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "OutStreamer", ".", "EmitThumbFunc", "(", "CurrentFnSym", ")", ";", "}", "OutStreamer", ".", "EmitLabel", "(", "CurrentFnSym", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter1", "Func": "EmitFunctionEntryLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65889, "Length": 23, "Cover_Rate": 0.5897435897435898} {"Template_token": ["", "if", "(", "!", "EndInfo", "||", "WasThumb", "!=", "isThumb", "(", "*", "EndInfo", ")", ")", "{", "OutStreamer", ".", "EmitAssemblerFlag", "(", "WasThumb", "?", "MCAF_Code16", ":", "MCAF_Code32", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter1", "Func": "emitInlineAsmEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65890, "Length": 26, "Cover_Rate": 0.49056603773584906} {"Template_token": ["", "void", "AsmPrinter", "::", "emitInlineAsmEnd", "(", "const", "MCSubtargetInfo", "&", "StartInfo", ",", "const", "MCSubtargetInfo", "*", "EndInfo", ")", "const", "{", "const", "bool", "WasThumb", "=", "isThumb", "(", "StartInfo", ")", ";", "if", "(", "!", "EndInfo", "||", "WasThumb", "!=", "isThumb", "(", "*", "EndInfo", ")", ")", "{", "OutStreamer", ".", "EmitAssemblerFlag", "(", "WasThumb", "?", "MCAF_Code16", ":", "MCAF_Code32", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter1", "Func": "emitInlineAsmEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65891, "Length": 53, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "unsigned", "OffsetWidth", "=", "", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OffsetWidth", "=", "", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT8", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OffsetWidth", "=", "", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT16", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "OffsetWidth", "==", "", ")", "{", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addExpr", "(", "MBBSymbolExpr", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "continue", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "MBBSymbolExpr", ",", "MCSymbolRefExpr", "::", "Create", "(", "JTISymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "ground_truth": ["Expr", "=", "MCBinaryExpr", "::", "CreateDiv", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter1", "Func": "EmitJump2Table", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65892, "Length": 270, "Cover_Rate": 0.7736389684813754} {"Template_token": ["", "int", "OpNum", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "unsigned", "OffsetWidth", "=", "", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OffsetWidth", "=", "", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT8", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OffsetWidth", "=", "", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT16", ")", ";", "}"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "ARMAsmPrinter1", "Func": "EmitJump2Table", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65893, "Length": 190, "Cover_Rate": 0.5444126074498568} {"Template_token": ["", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "Create", "(", "JTISymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";", "OutStreamer", ".", "EmitValue", "(", "Expr", ",", "", ")", ";", "}", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionEnd", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter1", "Func": "EmitJumpTable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65894, "Length": 97, "Cover_Rate": 0.3368055555555556} {"Template_token": ["", "MCSym", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "OS", ".", "str", "(", ")", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "", ":", "", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DotSym", ",", "OutContext", ")", ";"], "ground_truth": ["PCRelExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter1", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65895, "Length": 322, "Cover_Rate": 0.7318181818181818} {"Template_token": ["", "OutStreamer", ".", "EmitLabel", "(", "StubLabel", ")", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";"], "ground_truth": ["if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter1", "Func": "emitNonLazySymbolPointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65896, "Length": 37, "Cover_Rate": 0.45121951219512196} {"Template_token": ["", "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "{", "Reloc", "::", "Model", "RelocM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", "||", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "SetVector", "<", "const", "MCSection", "*", ",", "SmallVector", "<", "const", "MCSection", "*", ",", "", ">", ",", "SmallPtrSet", "<", "const", "MCSection", "*", ",", "", ">", ">", "TextSections", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getTextSection", "(", ")", ")", ";", "for", "(", "Module", "::", "iterator", "F", "=", "M", ".", "begin", "(", ")", ",", "e", "=", "M", ".", "end", "(", ")", ";", "F", "!=", "e", ";", "++", "F", ")", "if", "(", "!", "F", "->", "isDeclaration", "(", ")", "&&", "!", "F", "->", "hasAvailableExternallyLinkage", "(", ")", ")", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "SectionForGlobal", "(", "F", ",", "*", "Mang", ",", "TM", ")", ")", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getConstTextCoalSection", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "TextSections", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "OutStreamer", ".", "SwitchSection", "(", "TextSections", "[", "i", "]", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMAsmPrinter1", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65898, "Length": 249, "Cover_Rate": 0.6859504132231405} {"Template_token": ["", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "SetVector", "<", "const", "MCSection", "*", ",", "SmallVector", "<", "const", "MCSection", "*", ",", "", ">", ",", "SmallPtrSet", "<", "const", "MCSection", "*", ",", "", ">", ">", "TextSections", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getTextSection", "(", ")", ")", ";", "for", "(", "Module", "::", "iterator", "F", "=", "M", ".", "begin", "(", ")", ",", "e", "=", "M", ".", "end", "(", ")", ";", "F", "!=", "e", ";", "++", "F", ")", "if", "(", "!", "F", "->", "isDeclaration", "(", ")", "&&", "!", "F", "->", "hasAvailableExternallyLinkage", "(", ")", ")", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "SectionForGlobal", "(", "F", ",", "*", "Mang", ",", "TM", ")", ")", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getConstTextCoalSection", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "TextSections", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "OutStreamer", ".", "SwitchSection", "(", "TextSections", "[", "i", "]", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "else", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}"], "ground_truth": ["const", "MCSection", "*", "StaticInitSect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_REGULAR", "|", "MachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "SectionKind", "::", "getText", "(", ")", ")", ";"], "File": "ARMAsmPrinter1", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65899, "Length": 276, "Cover_Rate": 0.7603305785123967} {"Template_token": ["", "break", ";", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "", ")", "ATS", ".", "emitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "CPI", ">=", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", ")", "CPI", "=", "AFI", ".", "getOriginalCPIdx", "(", "CPI", ")", ";", "assert", "(", "CPI", "!=", "-", "", "&&", "", ")", ";", "const", "MachineConstantPoolEntry", "&", "CPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ";", "assert", "(", "!", "CPE", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "", ")", ";", "Offset", "=", "-", "cast", "<", "ConstantInt", ">", "(", "CPE", ".", "Val", ".", "ConstVal", ")", "->", "getSExtValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "", ")", "{", "if", "(", "DstReg", "==", "FramePtr", "&&", "FramePtr", "!=", "", ")", "ATS", ".", "emitSetFP", "(", "FramePtr", ",", "", ",", "-", "Offset", ")", ";", "else", "if", "(", "DstReg", "==", "", ")", "{", "ATS", ".", "emitPad", "(", "Offset", ")", ";", "}", "else", "{", "ATS", ".", "emitMovSP", "(", "DstReg", ",", "-", "Offset", ")", ";", "}", "}", "}", "else", "if", "(", "DstReg", "==", "", ")", "{", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}", "else", "{", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter1", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65900, "Length": 368, "Cover_Rate": 0.4779220779220779} {"Template_token": ["", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "Create", "(", "GetGVSymbol", "(", "GV", ",", "", ")", ",", "(", "Subtarget", "->", "isTargetELF", "(", ")", "?", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "MCSymbolRefExpr", "::", "VK_None", ")", ",", "OutContext", ")", ";"], "ground_truth": ["OutStreamer", ".", "EmitValue", "(", "E", ",", "Size", ")", ";"], "File": "ARMAsmPrinter1", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65901, "Length": 44, "Cover_Rate": 0.411214953271028} {"Template_token": ["", "if", "(", "CPU", "==", "", ")", "return", "", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isMClass", "(", ")", "&&", "Subtarget", "->", "hasThumb2DSP", "(", ")", ")", "return", "", ";", "return", "", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV6MOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV5TEOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV4TOps", "(", ")", ")", "return", "", ";"], "ground_truth": ["else", "return", "", ";"], "File": "ARMAsmPrinter1", "Func": "getArchForCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65902, "Length": 127, "Cover_Rate": 0.7696969696969697} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isMClass", "(", ")", "&&", "Subtarget", "->", "hasThumb2DSP", "(", ")", ")", "return", "", ";", "return", "", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV6MOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV5TEOps", "(", ")", ")", "return", "", ";"], "ground_truth": ["else", "if", "(", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "return", "", ";"], "File": "ARMAsmPrinter1", "Func": "getArchForCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65903, "Length": 102, "Cover_Rate": 0.6181818181818182} {"Template_token": ["", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "bool", "IsIndirect", "=", "(", "TargetFlags", "&", "", ")", ";", "if", "(", "!", "IsIndirect", ")", "return", "getSymbol", "(", "GV", ")", ";", "SmallString", "<", "", ">", "Name", ";", "Name", "=", "", ";", "getNameWithPrefix", "(", "Name", ",", "GV", ")", ";", "return", "OutContext", ".", "GetOrCreateSymbol", "(", "Name", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "{"], "ground_truth": ["return", "getSymbol", "(", "GV", ")", ";"], "File": "ARMAsmPrinter1", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65904, "Length": 73, "Cover_Rate": 0.31196581196581197} {"Template_token": ["", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", "<<", "'_'", "<<", "uid2", ";", "return", "OutContext", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter1", "Func": "GetARMJTIPICJumpTableLabel2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65905, "Length": 38, "Cover_Rate": 0.5507246376811594} {"Template_token": ["", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", "<<", "'_'", "<<", "uid2", ";", "return", "OutContext", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter1", "Func": "GetARMJTIPICJumpTableLabel2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65906, "Length": 44, "Cover_Rate": 0.6376811594202898} {"Template_token": ["", "const", "DataLayout", "*", "DL", "=", "TM", ".", "getDataLayout", "(", ")", ";", "SmallString", "<", "", ">", "Name", ";"], "ground_truth": ["raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", ";"], "File": "ARMAsmPrinter1", "Func": "GetARMSJLJEHLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65907, "Length": 34, "Cover_Rate": 0.6071428571428571} {"Template_token": ["", "MCSymbol", "*", "AsmPrinter", "::", "GetSJLJEHLabel", "(", ")", "const", "{", "const", "DataLayout", "*", "DL", "=", "TM", ".", "getDataLayout", "(", ")", ";", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", ";"], "ground_truth": ["return", "OutContext", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";"], "File": "ARMAsmPrinter1", "Func": "GetARMSJLJEHLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65908, "Length": 55, "Cover_Rate": 0.9821428571428571} {"Template_token": ["", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_None", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TPOFF", ";"], "ground_truth": ["case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ";"], "File": "ARMAsmPrinter1", "Func": "getModifierVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65909, "Length": 32, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter1", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65910, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter1", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65911, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "MCSymbol", "*", "Label", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Twine", "(", "Prefix", ")", "+", "", "+", "Twine", "(", "FunctionNumber", ")", "+", "", "+", "Twine", "(", "LabelId", ")", ")", ";"], "ground_truth": ["return", "Label", ";"], "File": "ARMAsmPrinter1", "Func": "getPICLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65912, "Length": 31, "Cover_Rate": 0.5849056603773585} {"Template_token": ["", "static", "MCSymbol", "*", "getPICLabel", "(", "const", "char", "*", "Prefix", ",", "unsigned", "FunctionNumber", ",", "unsigned", "LabelId", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["MCSymbol", "*", "Label", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Twine", "(", "Prefix", ")", "+", "", "+", "Twine", "(", "FunctionNumber", ")", "+", "", "+", "Twine", "(", "LabelId", ")", ")", ";"], "File": "ARMAsmPrinter1", "Func": "getPICLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65913, "Length": 49, "Cover_Rate": 0.9245283018867925} {"Template_token": ["", "static", "bool", "isThumb", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter1", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65915, "Length": 24, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "A", "(", "TheThumbLETarget", ")", ";"], "ground_truth": ["RegisterAsmPrinter", "<", "AsmPrinter", ">", "B", "(", "TheThumbBETarget", ")", ";"], "File": "ARMAsmPrinter1", "Func": "LLVMInitializeARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65916, "Length": 18, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";"], "ground_truth": ["if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";"], "File": "ARMAsmPrinter1", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65918, "Length": 152, "Cover_Rate": 0.3838383838383838} {"Template_token": ["", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":"], "ground_truth": ["O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";"], "File": "ARMAsmPrinter1", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65919, "Length": 150, "Cover_Rate": 0.3787878787878788} {"Template_token": ["", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Internal", "=", "MF", ".", "getFunction", "(", ")", "->", "hasInternalLinkage", "(", ")", ";", "COFF", "::", "SymbolStorageClass", "Scl", "=", "Internal", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ";", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", ".", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolStorageClass", "(", "Scl", ")", ";"], "ground_truth": ["OutStreamer", ".", "EmitCOFFSymbolType", "(", "Type", ")", ";"], "File": "ARMAsmPrinter1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65920, "Length": 82, "Cover_Rate": 0.6721311475409836} {"Template_token": ["", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", ".", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolType", "(", "Type", ")", ";"], "ground_truth": ["OutStreamer", ".", "EndCOFFSymbolDef", "(", ")", ";"], "File": "ARMAsmPrinter1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65921, "Length": 38, "Cover_Rate": 0.3114754098360656} {"Template_token": ["", "O", "<<", "'\\n'", ";", "if", "(", "!", "GVNonLazyPtrs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "StringMap", "<", "std", "::", "string", ">", "::", "iterator", "I", "=", "GVNonLazyPtrs", ".", "begin", "(", ")", ",", "E", "=", "GVNonLazyPtrs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "O", "<<", "I", "->", "second", "<<", "", ";", "O", "<<", "", "<<", "I", "->", "getKeyData", "(", ")", "<<", "", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMAsmPrinter20", "Func": "doFinalization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65922, "Length": 88, "Cover_Rate": 0.3963963963963964} {"Template_token": ["", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "O", "<<", "'\\n'", ";", "if", "(", "!", "GVNonLazyPtrs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "StringMap", "<", "std", "::", "string", ">", "::", "iterator", "I", "=", "GVNonLazyPtrs", ".", "begin", "(", ")", ",", "E", "=", "GVNonLazyPtrs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "O", "<<", "I", "->", "second", "<<", "", ";", "O", "<<", "", "<<", "I", "->", "getKeyData", "(", ")", "<<", "", ";", "O", "<<", "", ";", "}", "}", "if", "(", "!", "HiddenGVNonLazyPtrs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "StringMap", "<", "std", "::", "string", ">", "::", "iterator", "I", "=", "HiddenGVNonLazyPtrs", ".", "begin", "(", ")", ",", "E", "=", "HiddenGVNonLazyPtrs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "O", "<<", "I", "->", "second", "<<", "", ";", "O", "<<", "", "<<", "I", "->", "getKeyData", "(", ")", "<<", "", ";", "}", "}", "O", "<<", "", ";", "}", "return", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter20", "Func": "doFinalization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65923, "Length": 203, "Cover_Rate": 0.9144144144144144} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "O", "<<", "", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "{", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "!=", "", ")", "O", "<<", "", "<<", "CPUString", "<<", "'\\n'", ";", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "O", "<<", "", "<<", "", "<<", "", ";", "if", "(", "!", "UnsafeFPMath", ")", "O", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", ";", "if", "(", "FiniteOnlyFPMath", "(", ")", ")", "O", "<<", "", "<<", "", "<<", "", ";", "else", "O", "<<", "", "<<", "", "<<", "", ";", "O", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "O", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", ";"], "File": "ARMAsmPrinter20", "Func": "doInitialization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65924, "Length": 146, "Cover_Rate": 0.7373737373737373} {"Template_token": ["", "}", "else", "if", "(", "!", "strncmp", "(", "ACPV", "->", "getSymbol", "(", ")", ",", "", ",", "", ")", ")", "Name", "=", "ACPV", "->", "getSymbol", "(", ")", ";", "else", "Name", "=", "Mang", "->", "makeNameProper", "(", "ACPV", "->", "getSymbol", "(", ")", ")", ";", "O", "<<", "Name", ";", "if", "(", "ACPV", "->", "hasModifier", "(", ")", ")", "O", "<<", "", "<<", "ACPV", "->", "getModifier", "(", ")", "<<", "", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", "!=", "", ")", "{", "O", "<<", "", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "ACPV", "->", "getLabelId", "(", ")", "<<", "", "<<", "(", "unsigned", ")", "ACPV", "->", "getPCAdjustment", "(", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "O", "<<", "", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMAsmPrinter20", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65925, "Length": 120, "Cover_Rate": 0.44776119402985076} {"Template_token": ["", "assert", "(", "ImmOffs", "&&", "", ")", ";", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", ";", "return", ";", "}", "O", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "unsigned", "ShImm", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "", "<<", "ShImm", ";"], "File": "ARMAsmPrinter20", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65926, "Length": 87, "Cover_Rate": 0.5370370370370371} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMAsmPrinter20", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65927, "Length": 125, "Cover_Rate": 0.5630630630630631} {"Template_token": ["", "}", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "TRI", "->", "getAsmName", "(", "MO2", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "unsigned", "ShImm", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", "<<", "ShImm", ";"], "File": "ARMAsmPrinter20", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65928, "Length": 130, "Cover_Rate": 0.5855855855855856} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "MO1", ".", "getReg", "(", ")", ")", "{", "O", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "return", ";", "}"], "ground_truth": ["unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65929, "Length": 75, "Cover_Rate": 0.6198347107438017} {"Template_token": ["", "void", "AsmPrinter", "::", "printAddrMode3OffsetOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "MO1", ".", "getReg", "(", ")", ")", "{", "O", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "return", ";", "}"], "ground_truth": ["unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65930, "Length": 89, "Cover_Rate": 0.7355371900826446} {"Template_token": ["", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "TRI", "->", "getAsmName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "", ";", "return", ";", "}", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", ";", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter20", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65931, "Length": 121, "Cover_Rate": 0.7245508982035929} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "TRI", "->", "getAsmName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter20", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65932, "Length": 110, "Cover_Rate": 0.6586826347305389} {"Template_token": ["", "if", "(", "MO1", ".", "getReg", "(", ")", "==", "", ")", "{", "bool", "isLDM", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", ";", "O", "<<", "", "(", "Mode", ",", "isLDM", ")", ";", "}", "else", "O", "<<", "", "(", "Mode", ")", ";", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "", "Mode", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "Mode", "==", "", ")", "O", "<<", "", ";", "}", "else", "{", "printOperand", "(", "MI", ",", "Op", ")", ";"], "ground_truth": ["if", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", ";"], "File": "ARMAsmPrinter20", "Func": "printAddrMode4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65933, "Length": 129, "Cover_Rate": 0.5657894736842105} {"Template_token": ["", "return", ";", "}", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "", "Mode", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "MO1", ".", "getReg", "(", ")", "==", "", ")", "{", "bool", "isFLDM", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", ";", "O", "<<", "", "(", "Mode", ",", "isFLDM", ")", ";", "}", "else", "O", "<<", "", "(", "Mode", ")", ";", "return", ";", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "O", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", ";", "return", ";", "}"], "ground_truth": ["O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65934, "Length": 157, "Cover_Rate": 0.5607142857142857} {"Template_token": ["", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", "<<", "", ";", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "{", "if", "(", "MO2", ".", "getReg", "(", ")", "==", "", ")", "O", "<<", "", ";", "else", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO2", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter20", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65935, "Length": 60, "Cover_Rate": 0.5128205128205128} {"Template_token": ["", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "{", "if", "(", "MO2", ".", "getReg", "(", ")", "==", "", ")", "O", "<<", "", ";", "else", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO2", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter20", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65936, "Length": 43, "Cover_Rate": 0.36752136752136755} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter20", "Func": "printAddrModePCOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65937, "Length": 44, "Cover_Rate": 0.4943820224719101} {"Template_token": ["", "bool", "AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ")", "{"], "ground_truth": ["if", "(", "ExtraCode", "&&", "ExtraCode", "[", "", "]", ")", "return", "true", ";"], "File": "ARMAsmPrinter20", "Func": "PrintAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65938, "Length": 34, "Cover_Rate": 0.7555555555555555} {"Template_token": ["", "if", "(", "ExtraCode", "[", "", "]", "!=", "", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'a'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", ";", "return", "false", ";", "}", "case", "'c'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "printNoHashImmediate", "(", "MI", ",", "OpNum", ")", ";", "return", "false", ";", "case", "'P'", ":"], "ground_truth": ["printOperand", "(", "MI", ",", "OpNum", ")", ";"], "File": "ARMAsmPrinter20", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65939, "Length": 108, "Cover_Rate": 0.45569620253164556} {"Template_token": ["", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "{", "EmitMachineConstantPoolValue", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "}", "else", "{", "EmitGlobalConstant", "(", "MCPE", ".", "Val", ".", "ConstVal", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter20", "Func": "printCPInstOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65940, "Length": 46, "Cover_Rate": 0.3108108108108108} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "JTI", "<<", "'_'", "<<", "MO2", ".", "getImm", "(", ")", "<<", "", ";", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "ByteOffset", "=", "false", ",", "HalfWordOffset", "=", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "ByteOffset", "=", "true", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "HalfWordOffset", "=", "true", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "ARMAsmPrinter20", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65942, "Length": 172, "Cover_Rate": 0.49710982658959535} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "JTI", "<<", "'_'", "<<", "MO2", ".", "getImm", "(", ")", "<<", "", ";", "const", "char", "*", "JTEntryDirective", "=", "TAI", "->", "getData32bitsDirective", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";"], "ground_truth": ["bool", "UseSet", "=", "TAI", "->", "getSetDirective", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";"], "File": "ARMAsmPrinter20", "Func": "printJTBlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65943, "Length": 141, "Cover_Rate": 0.3780160857908847} {"Template_token": ["", "break", ";", "default", ":", "{", "if", "(", "InCPMode", "&&", "AFI", "->", "isThumbFunction", "(", ")", ")", "InCPMode", "=", "false", ";", "}", "}"], "ground_truth": ["printInstruction", "(", "MI", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printMachineInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65944, "Length": 26, "Cover_Rate": 0.3170731707317073} {"Template_token": ["", "++", "EmittedInsts", ";", "int", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "", ":", "if", "(", "!", "InCPMode", "&&", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "EmitAlignment", "(", "", ")", ";", "InCPMode", "=", "true", ";", "}", "break", ";", "default", ":", "{", "if", "(", "InCPMode", "&&", "AFI", "->", "isThumbFunction", "(", ")", ")", "InCPMode", "=", "false", ";", "}", "}"], "ground_truth": ["printInstruction", "(", "MI", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printMachineInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65945, "Length": 68, "Cover_Rate": 0.8292682926829268} {"Template_token": ["", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "O", "<<", "Mang", "->", "getMangledName", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "std", "::", "string", "Name", "=", "Mang", "->", "makeNameProper", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "O", "<<", "Name", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":"], "ground_truth": ["O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65946, "Length": 148, "Cover_Rate": 0.31965442764578833} {"Template_token": ["", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "printBasicBlockLabel", "(", "MO", ".", "getMBB", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "O", "<<", "Mang", "->", "getMangledName", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "std", "::", "string", "Name", "=", "Mang", "->", "makeNameProper", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "O", "<<", "Name", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter20", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65947, "Length": 157, "Cover_Rate": 0.3390928725701944} {"Template_token": ["", "unsigned", "Rot", "=", "", "(", "V", ")", ";", "if", "(", "Rot", ")", "{", "O", "<<", "", "<<", "Imm", "<<", "", "<<", "Rot", ";", "if", "(", "VerboseAsm", ")", "O", "<<", "' '", "<<", "TAI", "->", "getCommentString", "(", ")", "<<", "' '", "<<", "(", "int", ")", "", "(", "Imm", ",", "Rot", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMAsmPrinter20", "Func": "printSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65950, "Length": 52, "Cover_Rate": 0.46017699115044247} {"Template_token": ["", "if", "(", "VerboseAsm", ")", "O", "<<", "' '", "<<", "TAI", "->", "getCommentString", "(", ")", "<<", "' '", "<<", "(", "int", ")", "", "(", "Imm", ",", "Rot", ")", ";", "}", "else", "{", "O", "<<", "", "<<", "Imm", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter20", "Func": "printSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65951, "Length": 37, "Cover_Rate": 0.3274336283185841} {"Template_token": ["", "printSOImm", "(", "O", ",", "V1", ",", "VerboseAsm", ",", "TAI", ")", ";", "O", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ")", ";", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "", ")", ";", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMAsmPrinter20", "Func": "printSOImm2PartOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65952, "Length": 48, "Cover_Rate": 0.384} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "unsigned", "V1", "=", "", "(", "MO", ".", "getImm", "(", ")", ")", ";", "unsigned", "V2", "=", "", "(", "MO", ".", "getImm", "(", ")", ")", ";", "printSOImm", "(", "O", ",", "V1", ",", "VerboseAsm", ",", "TAI", ")", ";", "O", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ")", ";", "O", "<<", "", ";"], "ground_truth": ["printOperand", "(", "MI", ",", "", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printSOImm2PartOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65953, "Length": 80, "Cover_Rate": 0.64} {"Template_token": ["", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";"], "ground_truth": ["printSOImm", "(", "O", ",", "MO", ".", "getImm", "(", ")", ",", "VerboseAsm", ",", "TAI", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65954, "Length": 26, "Cover_Rate": 0.49056603773584906} {"Template_token": ["", "O", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO2", ".", "getReg", "(", ")", ")", ")", ";", "O", "<<", "TRI", "->", "getAsmName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "", ")", ";", "}", "else", "{", "O", "<<", "", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter20", "Func": "printSORegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65955, "Length": 98, "Cover_Rate": 0.56} {"Template_token": ["", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO2", ".", "getReg", "(", ")", ")", ")", ";", "O", "<<", "TRI", "->", "getAsmName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "", ")", ";", "}", "else", "{"], "ground_truth": ["O", "<<", "", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printSORegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65956, "Length": 84, "Cover_Rate": 0.48} {"Template_token": ["", "void", "AsmPrinter", "::", "printT2AddrModeImm12Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printT2AddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65957, "Length": 26, "Cover_Rate": 0.3291139240506329} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "OffImm", "=", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", ")", "O", "<<", "", "<<", "OffImm", ";", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter20", "Func": "printT2AddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65958, "Length": 53, "Cover_Rate": 0.6708860759493671} {"Template_token": ["", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";"], "File": "ARMAsmPrinter20", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65959, "Length": 40, "Cover_Rate": 0.40816326530612246} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65960, "Length": 41, "Cover_Rate": 0.3942307692307692} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", "/", "", ";", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", "<<", "", ";"], "ground_truth": ["else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", "<<", "", ";"], "File": "ARMAsmPrinter20", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65961, "Length": 85, "Cover_Rate": 0.8173076923076923} {"Template_token": ["", "assert", "(", "MO2", ".", "getReg", "(", ")", "&&", "", ")", ";", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "MO3", ".", "getImm", "(", ")", ";", "if", "(", "ShAmt", ")", "{", "assert", "(", "ShAmt", "<=", "", "&&", "", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "ShAmt", ";"], "File": "ARMAsmPrinter20", "Func": "printT2AddrModeSoRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65962, "Length": 55, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "Reg", "=", "MO1", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "O", "<<", "TRI", "->", "getAsmName", "(", "Reg", ")", ";", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "", ";", "assert", "(", "MO2", ".", "isImm", "(", ")", "&&", "", ")", ";", "O", "<<", "", "<<", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter20", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65963, "Length": 85, "Cover_Rate": 0.7264957264957265} {"Template_token": ["", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "O", "<<", "TRI", "->", "getAsmName", "(", "Reg", ")", ";", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "", ";"], "ground_truth": ["assert", "(", "MO2", ".", "isImm", "(", ")", "&&", "", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65964, "Length": 48, "Cover_Rate": 0.41025641025641024} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbAddrModeRROperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "", ";"], "File": "ARMAsmPrinter20", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65966, "Length": 72, "Cover_Rate": 0.9863013698630136} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "MO2", ".", "getImm", "(", ")", ")", "O", "<<", "", "<<", "ImmOffs", "<<", "", ";", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter20", "Func": "printThumbAddrModeSPOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65967, "Length": 65, "Cover_Rate": 0.8227848101265823} {"Template_token": ["", "break", ";", "case", "Function", "::", "WeakAnyLinkage", ":", "case", "Function", "::", "WeakODRLinkage", ":", "case", "Function", "::", "LinkOnceAnyLinkage", ":", "case", "Function", "::", "LinkOnceODRLinkage", ":", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "{", "O", "<<", "", "<<", "CurrentFnName", "<<", "", ";", "O", "<<", "", "<<", "CurrentFnName", "<<", "", ";", "}", "else", "{", "O", "<<", "TAI", "->", "getWeakRefDirective", "(", ")", "<<", "CurrentFnName", "<<", "", ";", "}", "break", ";", "}", "printVisibility", "(", "CurrentFnName", ",", "F", "->", "getVisibility", "(", ")", ")", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "EmitAlignment", "(", "MF", ".", "getAlignment", "(", ")", ",", "F", ",", "AFI", "->", "getAlign", "(", ")", ")", ";", "O", "<<", "", ";", "O", "<<", "", ";", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "O", "<<", "", "<<", "CurrentFnName", ";", "O", "<<", "", ";", "InCPMode", "=", "false", ";", "}", "else", "{", "EmitAlignment", "(", "MF", ".", "getAlignment", "(", ")", ",", "F", ")", ";", "}", "O", "<<", "CurrentFnName", "<<", "", ";", "DW", "->", "BeginFunction", "(", "&", "MF", ")", ";", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "{", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ";", "if", "(", "++", "I", "==", "MF", ".", "end", "(", ")", "&&", "MF", ".", "front", "(", ")", ".", "empty", "(", ")", ")", "O", "<<", "", ";", "}", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "MF", ".", "begin", "(", ")", ")", "{", "printBasicBlockLabel", "(", "I", ",", "true", ",", "true", ",", "VerboseAsm", ")", ";", "O", "<<", "'\\n'", ";", "}", "for", "(", "MachineBasicBlock", "::", "const_iterator", "II", "=", "I", "->", "begin", "(", ")", ",", "E", "=", "I", "->", "end", "(", ")", ";"], "ground_truth": ["II", "!=", "E", ";", "++", "II", ")", "{"], "File": "ARMAsmPrinter20", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65968, "Length": 293, "Cover_Rate": 0.6425438596491229} {"Template_token": ["", "if", "(", "FlagSfiDisableCP", ")", "AsmPrinter", "::", "EmitConstantPool", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter21", "Func": "EmitConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65969, "Length": 11, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "if", "(", "FlagSfiDisableCP", ")", "AsmPrinter", "::", "EmitConstantPool", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter21", "Func": "EmitConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65970, "Length": 11, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "unsigned", "OffsetWidth", "=", "", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OffsetWidth", "=", "", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT8", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OffsetWidth", "=", "", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT16", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";"], "ground_truth": ["if", "(", "OffsetWidth", "==", "", ")", "{"], "File": "ARMAsmPrinter21", "Func": "EmitJump2Table", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65972, "Length": 154, "Cover_Rate": 0.40848806366047746} {"Template_token": ["", "OutStreamer", ".", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "unsigned", "OffsetWidth", "=", "", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OffsetWidth", "=", "", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT8", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OffsetWidth", "=", "", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT16", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "OffsetWidth", "==", "", ")", "{", "MCInst", "BrInst", ";", "BrInst", ".", "setOpcode", "(", "", ")", ";", "BrInst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "MBBSymbolExpr", ")", ")", ";", "BrInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "BrInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "BrInst", ")", ";"], "ground_truth": ["continue", ";"], "File": "ARMAsmPrinter21", "Func": "EmitJump2Table", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65973, "Length": 216, "Cover_Rate": 0.5729442970822282} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter21", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65974, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "*", "SR", ")", "<<", "(", "Lane0", "?", "", ":", "", ")", ";", "return", "false", ";", "}", "}", "return", "true", ";", "case", "'B'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "~", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";", "return", "false", ";", "case", "'L'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "&", "", ")", ";", "return", "false", ";", "case", "'M'", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "RegBegin", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "RegBegin", ")", ";", "unsigned", "RegOps", "=", "OpNum", "+", "", ";", "while", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "getReg", "(", ")", ")", ";", "RegOps", "++", ";", "}", "O", "<<", "", ";", "return", "false", ";", "}", "case", "'R'", ":", "case", "'Q'", ":", "{", "if", "(", "OpNum", "==", "", ")", "return", "true", ";", "const", "MachineOperand", "&", "FlagsOP", "=", "MI", "->", "getOperand", "(", "OpNum", "-", "", ")", ";", "if", "(", "!", "FlagsOP", ".", "isImm", "(", ")", ")", "return", "true", ";", "unsigned", "Flags", "=", "FlagsOP", ".", "getImm", "(", ")", ";", "unsigned", "NumVals", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "Flags", ")", ";", "if", "(", "NumVals", "!=", "", ")", "return", "true", ";", "unsigned", "RegOp", "=", "ExtraCode", "[", "", "]", "==", "'Q'", "?", "OpNum", ":", "OpNum", "+", "", ";", "if", "(", "RegOp", ">=", "MI", "->", "getNumOperands", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "RegOp", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "return", "false", ";", "}"], "ground_truth": ["case", "'e'", ":"], "File": "ARMAsmPrinter21", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65975, "Length": 359, "Cover_Rate": 0.4169570267131243} {"Template_token": ["", "if", "(", "STI", ".", "hasFPv8", "(", ")", ")", "{", "if", "(", "STI", ".", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "if", "(", "STI", ".", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "STI", ".", "hasV8_1aOps", "(", ")", "?", "", ":", "", ")", ";", "}", "else", "{", "if", "(", "STI", ".", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "TM", ".", "Options", ".", "HonorSignDependentRoundingFPMathOption", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "!", "STI", ".", "hasVFP2", "(", ")", ")", "{", "if", "(", "STI", ".", "hasV7Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasVFP3", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "allowsUnalignedMem", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter22", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65976, "Length": 401, "Cover_Rate": 0.30798771121351765} {"Template_token": ["", "", ")", ";", "}", "else", "{", "if", "(", "STI", ".", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "TM", ".", "Options", ".", "HonorSignDependentRoundingFPMathOption", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "!", "STI", ".", "hasVFP2", "(", ")", ")", "{", "if", "(", "STI", ".", "hasV7Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasVFP3", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "allowsUnalignedMem", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "isFPOnlySP", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFP16", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasMPExtension", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasDivideInMode", "(", ")", "&&", "!", "STI", ".", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "MMI", ")", "{", "if", "(", "const", "Module", "*", "SourceModule", "=", "MMI", "->", "getModule", "(", ")", ")", "{"], "ground_truth": ["if", "(", "auto", "WCharWidthValue", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "SourceModule", "->", "getModuleFlag", "(", "", ")", ")", ")", "{"], "File": "ARMAsmPrinter22", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65977, "Length": 473, "Cover_Rate": 0.3632872503840246} {"Template_token": ["", "Triple", "TT", "(", "TM", ".", "getTargetTriple", "(", ")", ")", ";", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter22", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65978, "Length": 188, "Cover_Rate": 0.9082125603864735} {"Template_token": ["", "MCSym", "=", "getCurExceptionSym", "(", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "", ":", "", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter22", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65980, "Length": 238, "Cover_Rate": 0.5129310344827587} {"Template_token": ["", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DotSym", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter22", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65981, "Length": 224, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SyntaxUnified", ")", ";", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "emitAttributes", "(", ")", ";", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "{", "std", "::", "string", "str", ";", "raw_string_ostream", "OS", "(", "str", ")", ";", "EmitSFIHeaders", "(", "OS", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "OS", ".", "str", "(", ")", ")", ")", ";", "}"], "ground_truth": ["initializeNaClMCStreamer", "(", "OutStreamer", ",", "OutContext", ",", "TT", ")", ";"], "File": "ARMAsmPrinter22", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65982, "Length": 77, "Cover_Rate": 0.4695121951219512} {"Template_token": ["", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", "<<", "'_'", "<<", "uid2", ";", "return", "OutContext", ".", "GetOrCreateSymbol", "(", "Name", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter22", "Func": "GetARMJTIPICJumpTableLabel2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65983, "Length": 40, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "SmallString", "<", "", ">", "Name", ";"], "ground_truth": ["raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", "<<", "'_'", "<<", "uid2", ";"], "File": "ARMAsmPrinter22", "Func": "GetARMJTIPICJumpTableLabel2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65984, "Length": 31, "Cover_Rate": 0.47692307692307695} {"Template_token": ["", "const", "DataLayout", "*", "DL", "=", "TM", ".", "getDataLayout", "(", ")", ";", "SmallString", "<", "", ">", "Name", ";"], "ground_truth": ["raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", ";"], "File": "ARMAsmPrinter22", "Func": "GetARMSJLJEHLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65985, "Length": 34, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "else", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV5TEOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV4TOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "emitFPU", "=", "false", ";", "}", "if", "(", "Subtarget", "->", "hasV8FP", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}"], "ground_truth": ["if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{"], "File": "ARMAsmPrinter26", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65986, "Length": 265, "Cover_Rate": 0.3271604938271605} {"Template_token": ["", "RegBegin", "=", "TRI", "->", "getSubReg", "(", "RegBegin", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "RegBegin", ")", ";", "unsigned", "RegOps", "=", "OpNum", "+", "", ";", "while", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "getReg", "(", ")", ")", ";", "RegOps", "++", ";", "}", "O", "<<", "", ";", "return", "false", ";", "}", "case", "'R'", ":", "case", "'Q'", ":", "{", "if", "(", "OpNum", "==", "", ")", "return", "true", ";", "const", "MachineOperand", "&", "FlagsOP", "=", "MI", "->", "getOperand", "(", "OpNum", "-", "", ")", ";", "if", "(", "!", "FlagsOP", ".", "isImm", "(", ")", ")", "return", "true", ";", "unsigned", "Flags", "=", "FlagsOP", ".", "getImm", "(", ")", ";", "unsigned", "NumVals", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "Flags", ")", ";", "unsigned", "RC", ";", "InlineAsm", "::", "hasRegClassConstraint", "(", "Flags", ",", "RC", ")", ";", "if", "(", "RC", "==", "", ")", "{", "if", "(", "NumVals", "!=", "", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "Reg", "=", "TRI", "->", "getSubReg", "(", "MO", ".", "getReg", "(", ")", ",", "ExtraCode", "[", "", "]", "==", "'Q'", "?", "", ":", "", ")", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "return", "false", ";", "}", "if", "(", "NumVals", "!=", "", ")", "return", "true", ";", "unsigned", "RegOp", "=", "ExtraCode", "[", "", "]", "==", "'Q'", "?", "OpNum", ":", "OpNum", "+", "", ";", "if", "(", "RegOp", ">=", "MI", "->", "getNumOperands", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "RegOp", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "return", "false", ";", "}", "case", "'e'", ":", "case", "'f'", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "Reg", ")", ")", "return", "true", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "SubReg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "ExtraCode", "[", "", "]", "==", "'e'", "?", "", ":", "", ")", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "SubReg", ")", ";", "return", "false", ";", "}", "case", "'h'", ":", "return", "true", ";"], "ground_truth": ["case", "'H'", ":", "{"], "File": "ARMAsmPrinter26", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65988, "Length": 434, "Cover_Rate": 0.4169068203650336} {"Template_token": ["", "else", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "OptimizationGoal", "=", "", ";", "else", "OptimizationGoal", "=", "", ";", "if", "(", "OptimizationGoals", "==", "-", "", ")", "OptimizationGoals", "=", "OptimizationGoal", ";", "else", "if", "(", "OptimizationGoals", "!=", "(", "int", ")", "OptimizationGoal", ")", "OptimizationGoals", "=", "", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Internal", "=", "F", "->", "hasInternalLinkage", "(", ")", ";", "COFF", "::", "SymbolStorageClass", "Scl", "=", "Internal", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ";", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolType", "(", "Type", ")", ";"], "ground_truth": ["OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";"], "File": "ARMAsmPrinter27", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65990, "Length": 118, "Cover_Rate": 0.3215258855585831} {"Template_token": ["", "COFF", "::", "SymbolStorageClass", "Scl", "=", "Internal", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ";", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolType", "(", "Type", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";", "}", "EmitFunctionBody", "(", ")", ";", "emitXRayTable", "(", ")", ";", "if", "(", "!", "ThumbIndirectPads", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "std", "::", "pair", "<", "unsigned", ",", "MCSymbol", "*", ">", "&", "TIP", ":", "ThumbIndirectPads", ")", "{", "OutStreamer", "->", "EmitLabel", "(", "TIP", ".", "second", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addReg", "(", "TIP", ".", "first", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "ThumbIndirectPads", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter27", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65991, "Length": 146, "Cover_Rate": 0.3978201634877384} {"Template_token": ["", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", "||", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextSection", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getConstTextCoalSection", "(", ")", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "else", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "const", "MCSection", "*", "StaticInitSect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MCSectionMachO", "::", "S_REGULAR", "|", "MCSectionMachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "StaticInitSect", ")", ";", "}", "}", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "", ")", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "{", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "!=", "", ")", "OutStreamer", ".", "EmitRawText", "(", "", "+", "Twine", "(", "CPUString", ")", ")", ";", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "", "+", "Twine", "(", "", ")", "+", "", ")", ";", "if", "(", "!", "UnsafeFPMath", ")", "{", "OutStreamer", ".", "EmitRawText", "(", "", "+", "Twine", "(", "", ")", "+", "", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "", "+", "Twine", "(", "", ")", "+", "", ")", ";", "}", "if", "(", "NoInfsFPMath", "&&", "NoNaNsFPMath", ")", "OutStreamer", ".", "EmitRawText", "(", "", "+", "Twine", "(", "", ")", "+", "", ")", ";", "else", "OutStreamer", ".", "EmitRawText", "(", "", "+", "Twine", "(", "", ")", "+", "", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "", "+", "Twine", "(", "", ")", "+", "", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "", "+", "Twine", "(", "", ")", "+", "", ")", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "{", "OutStreamer", ".", "EmitRawText", "(", "", "+", "Twine", "(", "", ")", "+", "", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "", "+", "Twine", "(", "", ")", "+", "", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter29", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65992, "Length": 395, "Cover_Rate": 0.891647855530474} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "{", "Reloc", "::", "Model", "RelocM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", "||", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextSection", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getConstTextCoalSection", "(", ")", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "else", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "const", "MCSection", "*", "StaticInitSect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MCSectionMachO", "::", "S_REGULAR", "|", "MCSectionMachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "StaticInitSect", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter29", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65993, "Length": 210, "Cover_Rate": 0.47404063205417607} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "Location", ".", "set", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", ")", ";", "}"], "ground_truth": ["return", "Location", ";"], "File": "ARMAsmPrinter29", "Func": "getDebugValueLocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65994, "Length": 71, "Cover_Rate": 0.7244897959183674} {"Template_token": ["", "if", "(", "!", "MO1", ".", "getReg", "(", ")", ")", "{", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", ";", "return", ";", "}"], "ground_truth": ["O", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMAsmPrinter29", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65996, "Length": 66, "Cover_Rate": 0.40993788819875776} {"Template_token": ["", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "{", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "*", "", ";", "}", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter29", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65997, "Length": 90, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "MO2", ".", "getImm", "(", ")", ")", "{"], "File": "ARMAsmPrinter29", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65998, "Length": 36, "Cover_Rate": 0.4186046511627907} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", "<<", "(", "MO2", ".", "getImm", "(", ")", "<<", "", ")", ";", "}"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMAsmPrinter29", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65999, "Length": 41, "Cover_Rate": 0.47674418604651164} {"Template_token": ["", "default", ":", "return", "true", ";", "case", "'a'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", ";", "return", "false", ";", "}", "case", "'c'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "printNoHashImmediate", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "case", "'P'", ":", "case", "'q'", ":", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "case", "'Q'", ":"], "ground_truth": ["case", "'R'", ":"], "File": "ARMAsmPrinter29", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66000, "Length": 102, "Cover_Rate": 0.5543478260869565} {"Template_token": ["", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "", "]", ")", "{", "if", "(", "ExtraCode", "[", "", "]", "!=", "", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'a'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", ";", "return", "false", ";", "}", "case", "'c'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "printNoHashImmediate", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "case", "'P'", ":", "case", "'q'", ":", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmPrinter29", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66001, "Length": 126, "Cover_Rate": 0.6847826086956522} {"Template_token": ["", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "HalfWordOffset", "=", "true", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "if", "(", "ByteOffset", ")", "O", "<<", "MAI", "->", "getData8bitsDirective", "(", ")", ";", "else", "if", "(", "HalfWordOffset", ")", "O", "<<", "MAI", "->", "getData16bitsDirective", "(", ")", ";", "if", "(", "ByteOffset", "||", "HalfWordOffset", ")", "O", "<<", "'('", "<<", "*", "MBB", "->", "getSymbol", "(", ")", "<<", "", "<<", "*", "JTISymbol", "<<", "", ";", "else", "O", "<<", "", "<<", "*", "MBB", "->", "getSymbol", "(", ")", ";", "if", "(", "i", "!=", "e", "-", "", ")", "O", "<<", "'\\n'", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter29", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66003, "Length": 122, "Cover_Rate": 0.45018450184501846} {"Template_token": ["", "O", "<<", "", "<<", "*", "JTISymbol", "<<", "", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "ByteOffset", "=", "false", ",", "HalfWordOffset", "=", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "ByteOffset", "=", "true", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "HalfWordOffset", "=", "true", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "ARMAsmPrinter29", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66004, "Length": 115, "Cover_Rate": 0.42435424354243545} {"Template_token": ["", "assert", "(", "!", "Subtarget", "->", "isThumb2", "(", ")", "&&", "", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "<<", "*", "JTISymbol", "<<", "", ";", "const", "char", "*", "JTEntryDirective", "=", "MAI", "->", "getData32bitsDirective", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";"], "ground_truth": ["const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";"], "File": "ARMAsmPrinter29", "Func": "printJTBlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66005, "Length": 109, "Cover_Rate": 0.3263473053892216} {"Template_token": ["", "unsigned", "val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "", "(", "val", ")", ";"], "File": "ARMAsmPrinter29", "Func": "printMemBOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66006, "Length": 21, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "EncodedImm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "unsigned", "EltBits", ";"], "ground_truth": ["uint64_t", "Val", "=", "", "(", "EncodedImm", ",", "EltBits", ")", ";"], "File": "ARMAsmPrinter29", "Func": "printNEONModImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66008, "Length": 27, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";"], "ground_truth": ["if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";"], "File": "ARMAsmPrinter29", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66009, "Length": 199, "Cover_Rate": 0.3390119250425894} {"Template_token": ["", "void", "AsmPrinter", "::", "printShiftImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "ShiftOp", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "", "Opc", "=", "", "(", "ShiftOp", ")", ";", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "default", ":", "assert", "(", "", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter29", "Func": "printShiftImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66010, "Length": 78, "Cover_Rate": 0.7959183673469388} {"Template_token": ["", "", "ShOpc", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "<<", "", "(", "ShOpc", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "' '", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "", ")", ";"], "ground_truth": ["}", "else", "if", "(", "ShOpc", "!=", "", ")", "{"], "File": "ARMAsmPrinter29", "Func": "printSORegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66011, "Length": 66, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "", "ShOpc", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "<<", "", "(", "ShOpc", ")", ";"], "ground_truth": ["if", "(", "ShOpc", "!=", "", ")", "O", "<<", "", "<<", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "File": "ARMAsmPrinter29", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66012, "Length": 40, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", "||", "Subtarget", "->", "isPIP", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "create", "(", "JTISymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "EmitValue", "(", "Expr", ",", "", ")", ";", "}", "OutStreamer", "->", "EmitDataRegion", "(", "MCDR_DataRegionEnd", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter2", "Func": "EmitJumpTableAddrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66013, "Length": 103, "Cover_Rate": 0.47465437788018433} {"Template_token": ["", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "JTBBs", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";"], "ground_truth": ["if", "(", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", "||", "Subtarget", "->", "isPIP", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "create", "(", "JTISymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter2", "Func": "EmitJumpTableAddrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66014, "Length": 83, "Cover_Rate": 0.3824884792626728} {"Template_token": ["", "MCSymbol", "*", "MCSym", ";", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "{", "MCSym", "=", "getCurExceptionSym", "(", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "", ":", "", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "auto", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "DotSym", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter2", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66015, "Length": 327, "Cover_Rate": 0.5223642172523961} {"Template_token": ["", "if", "(", "ACPV", "->", "getModifier", "(", ")", "==", "", ")", "{", "auto", "*", "F", "=", "cast", "<", "Function", ">", "(", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ")", ";", "auto", "ConstantOffset", "=", "ConstantInt", "::", "get", "(", "ACPV", "->", "getType", "(", ")", ",", "GetPOTIndex", "(", "F", ")", "*", "DL", ".", "getPointerSize", "(", ")", ")", ";", "return", "EmitGlobalConstant", "(", "DL", ",", "ConstantOffset", ")", ";", "}", "MCSymbol", "*", "MCSym", ";", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "{", "MCSym", "=", "getCurExceptionSym", "(", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "", ":", "", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "auto", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "PCLabel", ",", "OutContext", ")", ";"], "ground_truth": ["PCRelExpr", "=", "MCBinaryExpr", "::", "createAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter2", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66016, "Length": 340, "Cover_Rate": 0.5431309904153354} {"Template_token": ["", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "MI", "->", "mayStore", "(", ")", ")", "{", "assert", "(", "DstReg", "==", "", "&&", "", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RegList", ";", "unsigned", "StartOp", "=", "", "+", "", ";", "unsigned", "NumOffset", "=", "", ";", "unsigned", "Pad", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "StartOp", "=", "", ";", "NumOffset", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "SrcReg", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isUndef", "(", ")", ")", "{", "assert", "(", "RegList", ".", "empty", "(", ")", "&&", "", ")", ";", "unsigned", "Width", "=", "TargetRegInfo", "->", "getRegSizeInBits", "(", "MO", ".", "getReg", "(", ")", ",", "MachineRegInfo", ")", "/", "", ";", "Pad", "+=", "Width", ";", "continue", ";", "}", "RegList", ".", "push_back", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "", ")", "{", "ATS", ".", "emitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "if", "(", "Pad", ")", "ATS", ".", "emitPad", "(", "Pad", ")", ";", "}", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";"], "ground_truth": ["if", "(", "CPI", ">=", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", ")", "CPI", "=", "AFI", ".", "getOriginalCPIdx", "(", "CPI", ")", ";"], "File": "ARMAsmPrinter2", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66017, "Length": 488, "Cover_Rate": 0.5654692931633836} {"Template_token": ["", "static", "MCSymbolRefExpr", "::", "VariantKind", "getModifierVariantKind", "(", "", "Modifier", ")", "{", "switch", "(", "Modifier", ")", "{", "case", "", ":", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_None", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__SBREL", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_SECREL", ";"], "ground_truth": ["case", "", ":"], "File": "ARMAsmPrinter2", "Func": "getModifierVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66019, "Length": 77, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "AsmPrinter", "::", "AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "AFI", "(", "nullptr", ")", ",", "MCP", "(", "nullptr", ")", ",", "InConstantPool", "(", "false", ")", "{"], "ground_truth": ["Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "File": "ARMAsmPrinter30", "Func": "ARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66020, "Length": 56, "Cover_Rate": 0.9824561403508771} {"Template_token": ["", "}", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasFP16", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasMPExtension", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasDivideInMode", "(", ")", "&&", "!", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "MMI", ")", "{", "if", "(", "const", "Module", "*", "SourceModule", "=", "MMI", "->", "getModule", "(", ")", ")", "{", "if", "(", "auto", "WCharWidthValue", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "SourceModule", "->", "getModuleFlag", "(", "", ")", ")", ")", "{", "int", "WCharWidth", "=", "WCharWidthValue", "->", "getZExtValue", "(", ")", ";", "assert", "(", "(", "WCharWidth", "==", "", "||", "WCharWidth", "==", "", ")", "&&", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "WCharWidth", ")", ";", "}", "if", "(", "auto", "EnumWidthValue", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "SourceModule", "->", "getModuleFlag", "(", "", ")", ")", ")", "{", "int", "EnumWidth", "=", "EnumWidthValue", "->", "getZExtValue", "(", ")", ";", "assert", "(", "(", "EnumWidth", "==", "", "||", "EnumWidth", "==", "", ")", "&&", "", ")", ";", "int", "EnumBuildAttr", "=", "EnumWidth", "==", "", "?", "", ":", "", ";", "ATS", ".", "emitAttribute", "(", "", ",", "EnumBuildAttr", ")", ";", "}", "}", "}", "if", "(", "Subtarget", "->", "isR9Reserved", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter30", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66021, "Length": 380, "Cover_Rate": 0.33747779751332146} {"Template_token": ["", "OutStreamer", ".", "EndCOFFSymbolDef", "(", ")", ";", "}", "EmitFunctionHeader", "(", ")", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "!", "ThumbIndirectPads", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ThumbIndirectPads", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "ThumbIndirectPads", "[", "i", "]", ".", "second", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addReg", "(", "ThumbIndirectPads", "[", "i", "]", ".", "first", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "ThumbIndirectPads", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter30", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66023, "Length": 110, "Cover_Rate": 0.497737556561086} {"Template_token": ["", "return", "new", "AsmPrinter", "(", "o", ",", "tm", ",", "tm", ".", "getTargetAsmInfo", "(", ")", ",", "OptLevel", ",", "verbose", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter31", "Func": "createARMCodePrinterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66025, "Length": 20, "Cover_Rate": 0.46511627906976744} {"Template_token": ["", "O", "<<", "", ";", "printSuffixedName", "(", "p", ",", "", ")", ";", "O", "<<", "", ";", "}", "else", "O", "<<", "", ";", "SwitchToDataSection", "(", "", ",", "", ")", ";", "printSuffixedName", "(", "p", ",", "", ")", ";", "O", "<<", "", ";", "O", "<<", "", "<<", "p", "<<", "", ";", "O", "<<", "", ";", "}", "O", "<<", "", ";", "if", "(", "!", "GVNonLazyPtrs", ".", "empty", "(", ")", ")", "{", "SwitchToDataSection", "(", "", ",", "", ")", ";", "for", "(", "StringSet", "<", ">", "::", "iterator", "i", "=", "GVNonLazyPtrs", ".", "begin", "(", ")", ",", "e", "=", "GVNonLazyPtrs", ".", "end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "char", "*", "p", "=", "i", "->", "getKeyData", "(", ")", ";", "printSuffixedName", "(", "p", ",", "", ")", ";", "O", "<<", "", ";", "O", "<<", "", "<<", "p", "<<", "", ";", "O", "<<", "", ";", "}", "}", "if", "(", "!", "HiddenGVNonLazyPtrs", ".", "empty", "(", ")", ")", "{", "SwitchToSection", "(", "TAI", "->", "getDataSection", "(", ")", ")", ";"], "ground_truth": ["for", "(", "StringSet", "<", ">", "::", "iterator", "i", "=", "HiddenGVNonLazyPtrs", ".", "begin", "(", ")", ",", "e", "=", "HiddenGVNonLazyPtrs", ".", "end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "ARMAsmPrinter31", "Func": "doFinalization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66026, "Length": 190, "Cover_Rate": 0.3838383838383838} {"Template_token": ["", "O", "<<", "", ";", "O", "<<", "", ";", "}", "O", "<<", "", ";", "printSuffixedName", "(", "p", ",", "", ")", ";", "O", "<<", "", ";", "O", "<<", "", ";", "printSuffixedName", "(", "p", ",", "", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "O", "<<", "", ";", "printSuffixedName", "(", "p", ",", "", ")", ";", "O", "<<", "", ";", "}", "else", "O", "<<", "", ";", "SwitchToDataSection", "(", "", ",", "", ")", ";", "printSuffixedName", "(", "p", ",", "", ")", ";", "O", "<<", "", ";", "O", "<<", "", "<<", "p", "<<", "", ";", "O", "<<", "", ";", "}", "O", "<<", "", ";", "if", "(", "!", "GVNonLazyPtrs", ".", "empty", "(", ")", ")", "{", "SwitchToDataSection", "(", "", ",", "", ")", ";", "for", "(", "StringSet", "<", ">", "::", "iterator", "i", "=", "GVNonLazyPtrs", ".", "begin", "(", ")", ",", "e", "=", "GVNonLazyPtrs", ".", "end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "char", "*", "p", "=", "i", "->", "getKeyData", "(", ")", ";", "printSuffixedName", "(", "p", ",", "", ")", ";", "O", "<<", "", ";", "O", "<<", "", "<<", "p", "<<", "", ";", "O", "<<", "", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter31", "Func": "doFinalization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66027, "Length": 188, "Cover_Rate": 0.3797979797979798} {"Template_token": ["", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "!=", "", ")", "O", "<<", "", "<<", "CPUString", "<<", "'\\n'", ";", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "O", "<<", "", "<<", "", "<<", "", ";", "if", "(", "!", "UnsafeFPMath", ")", "O", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", ";", "if", "(", "FiniteOnlyFPMath", "(", ")", ")", "O", "<<", "", "<<", "", "<<", "", ";", "else", "O", "<<", "", "<<", "", "<<", "", ";"], "ground_truth": ["O", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", ";"], "File": "ARMAsmPrinter31", "Func": "doInitialization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66028, "Length": 97, "Cover_Rate": 0.470873786407767} {"Template_token": ["", "bool", "AsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">", "(", ")", ";", "assert", "(", "MMI", ")", ";", "DW", "=", "getAnalysisIfAvailable", "<", "DwarfWriter", ">", "(", ")", ";", "assert", "(", "DW", "&&", "", ")", ";", "DW", "->", "BeginModule", "(", "&", "M", ",", "MMI", ",", "O", ",", "this", ",", "TAI", ")", ";", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "Mang", "->", "setUseQuotes", "(", "true", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "{", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "!=", "", ")", "O", "<<", "", "<<", "CPUString", "<<", "'\\n'", ";", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "O", "<<", "", "<<", "", "<<", "", ";", "if", "(", "!", "UnsafeFPMath", ")", "O", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", ";", "if", "(", "FiniteOnlyFPMath", "(", ")", ")", "O", "<<", "", "<<", "", "<<", "", ";", "else", "O", "<<", "", "<<", "", "<<", "", ";", "O", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter31", "Func": "doInitialization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66029, "Length": 188, "Cover_Rate": 0.912621359223301} {"Template_token": ["", "std", "::", "string", "Name", "=", "GV", "?", "Mang", "->", "getValueName", "(", "GV", ")", ":", "TAI", "->", "getGlobalPrefix", "(", ")", ";", "if", "(", "!", "GV", ")", "Name", "+=", "ACPV", "->", "getSymbol", "(", ")", ";", "if", "(", "ACPV", "->", "isNonLazyPointer", "(", ")", ")", "{", "if", "(", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "HiddenGVNonLazyPtrs", ".", "insert", "(", "Name", ")", ";", "else", "GVNonLazyPtrs", ".", "insert", "(", "Name", ")", ";", "printSuffixedName", "(", "Name", ",", "", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isStub", "(", ")", ")", "{", "FnStubs", ".", "insert", "(", "Name", ")", ";", "printSuffixedName", "(", "Name", ",", "", ")", ";", "}", "else", "O", "<<", "Name", ";", "if", "(", "ACPV", "->", "hasModifier", "(", ")", ")", "O", "<<", "", "<<", "ACPV", "->", "getModifier", "(", ")", "<<", "", ";"], "ground_truth": ["if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", "!=", "", ")", "{"], "File": "ARMAsmPrinter31", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66030, "Length": 134, "Cover_Rate": 0.5447154471544715} {"Template_token": ["", "if", "(", "!", "MO1", ".", "getReg", "(", ")", ")", "{", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "assert", "(", "ImmOffs", "&&", "", ")", ";", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", ";", "return", ";", "}", "O", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";"], "ground_truth": ["if", "(", "unsigned", "ShImm", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "", "<<", "ShImm", ";"], "File": "ARMAsmPrinter31", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66031, "Length": 115, "Cover_Rate": 0.6845238095238095} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "getReg", "(", ")", ")", "{", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "assert", "(", "ImmOffs", "&&", "", ")", ";", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", ";"], "ground_truth": ["return", ";"], "File": "ARMAsmPrinter31", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66032, "Length": 75, "Cover_Rate": 0.44642857142857145} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", ";", "return", ";", "}"], "ground_truth": ["O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO2", ".", "getReg", "(", ")", ")", ".", "AsmName", ";"], "File": "ARMAsmPrinter31", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66033, "Length": 155, "Cover_Rate": 0.6623931623931624} {"Template_token": ["", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "assert", "(", "ImmOffs", "&&", "", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", ";"], "File": "ARMAsmPrinter31", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66034, "Length": 40, "Cover_Rate": 0.31496062992125984} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";"], "File": "ARMAsmPrinter31", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66035, "Length": 63, "Cover_Rate": 0.35195530726256985} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";", "O", "<<", "", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO2", ".", "getReg", "(", ")", ")", ".", "AsmName", "<<", "", ";"], "ground_truth": ["return", ";"], "File": "ARMAsmPrinter31", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66036, "Length": 109, "Cover_Rate": 0.6089385474860335} {"Template_token": ["", "void", "AsmPrinter", "::", "printAddrMode4Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "const", "char", "*", "Modifier", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "", "Mode", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "if", "(", "MO1", ".", "getReg", "(", ")", "==", "", ")", "{", "bool", "isLDM", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", ";"], "ground_truth": ["O", "<<", "", "(", "Mode", ",", "isLDM", ")", ";"], "File": "ARMAsmPrinter31", "Func": "printAddrMode4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66037, "Length": 112, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "O", "<<", "", "(", "Mode", ",", "isFLDM", ")", ";", "}", "else", "O", "<<", "", "(", "Mode", ")", ";", "return", ";", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "O", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "if", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "{", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", "*", "", ";", "}", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter31", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66038, "Length": 135, "Cover_Rate": 0.4623287671232877} {"Template_token": ["", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ")", ";", "return", ";", "}", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "", "Mode", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "MO1", ".", "getReg", "(", ")", "==", "", ")", "{", "bool", "isFLDM", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", ";", "O", "<<", "", "(", "Mode", ",", "isFLDM", ")", ";", "}", "else", "O", "<<", "", "(", "Mode", ")", ";", "return", ";", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "O", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "if", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter31", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66039, "Length": 165, "Cover_Rate": 0.565068493150685} {"Template_token": ["", "void", "AsmPrinter", "::", "printAddrModePCOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "const", "char", "*", "Modifier", ")", "{", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "printPCLabel", "(", "MI", ",", "Op", "+", "", ")", ";", "return", ";", "}", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";", "O", "<<", "", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter31", "Func": "printAddrModePCOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66040, "Length": 95, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ")", "{"], "ground_truth": ["if", "(", "ExtraCode", "&&", "ExtraCode", "[", "", "]", ")", "return", "true", ";"], "File": "ARMAsmPrinter31", "Func": "PrintAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66041, "Length": 34, "Cover_Rate": 0.7555555555555555} {"Template_token": ["", "if", "(", "TM", ".", "getTargetData", "(", ")", "->", "isBigEndian", "(", ")", ")", "break", ";", "case", "'H'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "||", "OpNo", "+", "", "==", "MI", "->", "getNumOperands", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "OpNo", "+", "", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "++", "OpNo", ";", "}", "}", "printOperand", "(", "MI", ",", "OpNo", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmPrinter31", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66042, "Length": 73, "Cover_Rate": 0.4010989010989011} {"Template_token": ["", "case", "'R'", ":", "if", "(", "TM", ".", "getTargetData", "(", ")", "->", "isBigEndian", "(", ")", ")", "break", ";", "case", "'H'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "||", "OpNo", "+", "", "==", "MI", "->", "getNumOperands", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "OpNo", "+", "", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "++", "OpNo", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter31", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66043, "Length": 66, "Cover_Rate": 0.3626373626373626} {"Template_token": ["", "if", "(", "!", "strcmp", "(", "Modifier", ",", "", ")", ")", "{", "unsigned", "ID", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "ID", "<<", "", ";", "}", "else", "{", "assert", "(", "!", "strcmp", "(", "Modifier", ",", "", ")", "&&", "", ")", ";", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "{", "EmitMachineConstantPoolValue", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "}", "else", "{", "EmitGlobalConstant", "(", "MCPE", ".", "Val", ".", "ConstVal", ")", ";", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "MCPE", ".", "Val", ".", "ConstVal", ")", ")", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", ")", "ExtWeakSymbols", ".", "insert", "(", "GV", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter31", "Func": "printCPInstOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66044, "Length": 155, "Cover_Rate": 0.8516483516483516} {"Template_token": ["", "unsigned", "ID", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "ID", "<<", "", ";", "}", "else", "{", "assert", "(", "!", "strcmp", "(", "Modifier", ",", "", ")", "&&", "", ")", ";"], "ground_truth": ["unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getIndex", "(", ")", ";"], "File": "ARMAsmPrinter31", "Func": "printCPInstOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66045, "Length": 64, "Cover_Rate": 0.3516483516483517} {"Template_token": ["", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "UseSet", "=", "TAI", "->", "getSetDirective", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "std", "::", "set", "<", "MachineBasicBlock", "*", ">", "JTSets", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "if", "(", "UseSet", "&&", "JTSets", ".", "insert", "(", "MBB", ")", ".", "second", ")", "printPICJumpTableSetLabel", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ",", "MBB", ")", ";", "O", "<<", "JTEntryDirective", "<<", "' '", ";", "if", "(", "UseSet", ")", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "JTI", "<<", "'_'", "<<", "MO2", ".", "getImm", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", ";", "else", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{"], "ground_truth": ["printBasicBlockLabel", "(", "MBB", ",", "false", ",", "false", ",", "false", ")", ";"], "File": "ARMAsmPrinter31", "Func": "printJTBlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66046, "Length": 213, "Cover_Rate": 0.5634920634920635} {"Template_token": ["", "std", "::", "string", "Name", "=", "Mang", "->", "getValueName", "(", "GV", ")", ";", "bool", "isExt", "=", "(", "GV", "->", "isDeclaration", "(", ")", "||", "GV", "->", "hasWeakLinkage", "(", ")", "||", "GV", "->", "hasLinkOnceLinkage", "(", ")", ")", ";", "if", "(", "isExt", "&&", "isCallOp", "&&", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "{", "printSuffixedName", "(", "Name", ",", "", ")", ";", "FnStubs", ".", "insert", "(", "Name", ")", ";", "}", "else", "O", "<<", "Name", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", ")", "ExtWeakSymbols", ".", "insert", "(", "GV", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "std", "::", "string", "Name", "(", "TAI", "->", "getGlobalPrefix", "(", ")", ")", ";", "Name", "+=", "MO", ".", "getSymbolName", "(", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "{", "printSuffixedName", "(", "Name", ",", "", ")", ";", "FnStubs", ".", "insert", "(", "Name", ")", ";", "}", "else", "O", "<<", "Name", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "ARMAsmPrinter31", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66049, "Length": 296, "Cover_Rate": 0.6231578947368421} {"Template_token": ["", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "if", "(", "!", "Modifier", "||", "strcmp", "(", "Modifier", ",", "", ")", "!=", "", ")", "O", "<<", "", ";", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "printBasicBlockLabel", "(", "MO", ".", "getMBB", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "std", "::", "string", "Name", "=", "Mang", "->", "getValueName", "(", "GV", ")", ";", "bool", "isExt", "=", "(", "GV", "->", "isDeclaration", "(", ")", "||", "GV", "->", "hasWeakLinkage", "(", ")", "||", "GV", "->", "hasLinkOnceLinkage", "(", ")", ")", ";", "if", "(", "isExt", "&&", "isCallOp", "&&", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "{", "printSuffixedName", "(", "Name", ",", "", ")", ";", "FnStubs", ".", "insert", "(", "Name", ")", ";", "}", "else", "O", "<<", "Name", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", ")", "ExtWeakSymbols", ".", "insert", "(", "GV", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "std", "::", "string", "Name", "(", "TAI", "->", "getGlobalPrefix", "(", ")", ")", ";", "Name", "+=", "MO", ".", "getSymbolName", "(", ")", ";"], "ground_truth": ["if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "{"], "File": "ARMAsmPrinter31", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66050, "Length": 269, "Cover_Rate": 0.5663157894736842} {"Template_token": ["", "void", "AsmPrinter", "::", "printPCLabel", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ")", "{"], "ground_truth": ["int", "Id", "=", "(", "int", ")", "MI", "->", "getOperand", "(", "opNum", ")", ".", "getImm", "(", ")", ";"], "File": "ARMAsmPrinter31", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66052, "Length": 31, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "opNum", ")", ".", "getImm", "(", ")", ";", "if", "(", "CC", "!=", "", ")", "O", "<<", "CondCodeToString", "(", "CC", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter31", "Func": "printPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66054, "Length": 31, "Cover_Rate": 0.6078431372549019} {"Template_token": ["", "printOperand", "(", "MI", ",", "i", ")", ";", "if", "(", "i", "!=", "e", "-", "", ")", "O", "<<", "", ";", "}"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMAsmPrinter31", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66055, "Length": 24, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "printOperand", "(", "MI", ",", "i", ")", ";", "if", "(", "i", "!=", "e", "-", "", ")", "O", "<<", "", ";", "}", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter31", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66056, "Length": 25, "Cover_Rate": 0.3787878787878788} {"Template_token": ["", "if", "(", "Reg", ")", "{", "assert", "(", "Reg", "==", "", "&&", "", ")", ";"], "ground_truth": ["O", "<<", "'s'", ";"], "File": "ARMAsmPrinter31", "Func": "printSBitModifierOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66057, "Length": 18, "Cover_Rate": 0.36} {"Template_token": ["", "if", "(", "VerboseAsm", ")", "O", "<<", "' '", "<<", "TAI", "->", "getCommentString", "(", ")", "<<", "' '", "<<", "(", "int", ")", "", "(", "Imm", ",", "Rot", ")", ";", "}", "else", "{"], "ground_truth": ["O", "<<", "", "<<", "Imm", ";"], "File": "ARMAsmPrinter31", "Func": "printSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66058, "Length": 35, "Cover_Rate": 0.32710280373831774} {"Template_token": ["", "unsigned", "Imm", "=", "", "(", "V", ")", ";", "unsigned", "Rot", "=", "", "(", "V", ")", ";", "if", "(", "Rot", ")", "{", "O", "<<", "", "<<", "Imm", "<<", "", "<<", "Rot", ";"], "ground_truth": ["if", "(", "VerboseAsm", ")", "O", "<<", "' '", "<<", "TAI", "->", "getCommentString", "(", ")", "<<", "' '", "<<", "(", "int", ")", "", "(", "Imm", ",", "Rot", ")", ";"], "File": "ARMAsmPrinter31", "Func": "printSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66059, "Length": 57, "Cover_Rate": 0.5327102803738317} {"Template_token": ["", "O", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO2", ".", "getReg", "(", ")", ")", ")", ";", "O", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO2", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "assert", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "", ")", ";", "}", "else", "{", "O", "<<", "", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter31", "Func": "printSORegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66060, "Length": 110, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "O", "<<", "", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "if", "(", "MO3", ".", "getReg", "(", ")", ")", "O", "<<", "", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO3", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "else", "if", "(", "unsigned", "ImmOffs", "=", "MO2", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", "<<", "ImmOffs", ";", "if", "(", "Scale", ">", "", ")", "O", "<<", "", "<<", "Scale", ";", "}"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMAsmPrinter31", "Func": "printThumbAddrModeRI5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66061, "Length": 86, "Cover_Rate": 0.524390243902439} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbAddrModeRROperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";"], "ground_truth": ["const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";"], "File": "ARMAsmPrinter31", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66062, "Length": 40, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "O", "<<", "", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "if", "(", "unsigned", "ImmOffs", "=", "MO2", ".", "getImm", "(", ")", ")", "O", "<<", "", "<<", "ImmOffs", "<<", "", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMAsmPrinter31", "Func": "printThumbAddrModeSPOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66063, "Length": 44, "Cover_Rate": 0.5176470588235295} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "if", "(", "unsigned", "ImmOffs", "=", "MO2", ".", "getImm", "(", ")", ")", "O", "<<", "", "<<", "ImmOffs", "<<", "", ";", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter31", "Func": "printThumbAddrModeSPOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66064, "Length": 59, "Cover_Rate": 0.6941176470588235} {"Template_token": ["", "static", "void", "PrintUnmangledNameSafely", "(", "const", "Value", "*", "V", ",", "raw_ostream", "&", "OS", ")", "{"], "ground_truth": ["for", "(", "const", "char", "*", "Name", "=", "V", "->", "getNameStart", "(", ")", ",", "*", "E", "=", "Name", "+", "V", "->", "getNameLen", "(", ")", ";"], "File": "ARMAsmPrinter31", "Func": "PrintUnmangledNameSafely", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66066, "Length": 38, "Cover_Rate": 0.6440677966101694} {"Template_token": ["", "TargetMachine", "::", "registerAsmPrinter", "(", "createCodePrinterPass", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter31", "Func": "Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66067, "Length": 8, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "case", "Function", "::", "WeakODRLinkage", ":", "case", "Function", "::", "LinkOnceAnyLinkage", ":", "case", "Function", "::", "LinkOnceODRLinkage", ":", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "{", "SwitchToTextSection", "(", "", ",", "F", ")", ";", "O", "<<", "", "<<", "CurrentFnName", "<<", "", ";", "O", "<<", "", "<<", "CurrentFnName", "<<", "", ";", "}", "else", "{", "O", "<<", "TAI", "->", "getWeakRefDirective", "(", ")", "<<", "CurrentFnName", "<<", "", ";", "}", "break", ";", "}", "printVisibility", "(", "CurrentFnName", ",", "F", "->", "getVisibility", "(", ")", ")", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "EmitAlignment", "(", "", ",", "F", ",", "AFI", "->", "getAlign", "(", ")", ")", ";", "O", "<<", "", ";", "O", "<<", "", ";", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "O", "<<", "", "<<", "CurrentFnName", ";", "O", "<<", "", ";", "InCPMode", "=", "false", ";", "}", "else", "EmitAlignment", "(", "", ",", "F", ")", ";", "O", "<<", "CurrentFnName", "<<", "", ";", "DW", "->", "BeginFunction", "(", "&", "MF", ")", ";", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "{", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ";", "if", "(", "++", "I", "==", "MF", ".", "end", "(", ")", "&&", "MF", ".", "front", "(", ")", ".", "empty", "(", ")", ")", "O", "<<", "", ";", "}", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";"], "ground_truth": ["I", "!=", "E", ";", "++", "I", ")", "{"], "File": "ARMAsmPrinter31", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66069, "Length": 227, "Cover_Rate": 0.5022123893805309} {"Template_token": ["", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Target", "&", "T", ",", "TargetMachine", "&", "TM", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ")", "{", "if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "TM", ",", "MAI", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMAsmPrinter32", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66070, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Target", "&", "T", ",", "TargetMachine", "&", "TM", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ")", "{", "if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "TM", ",", "MAI", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMAsmPrinter32", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66071, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "void", "EmitAttribute", "(", "unsigned", "Attribute", ",", "unsigned", "Value", ")", "{", "Contents", "+=", "Attribute", ";"], "ground_truth": ["Contents", "+=", "Value", ";"], "File": "ARMAsmPrinter32", "Func": "EmitAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66072, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "AttrEmitter", "=", "new", "AsmAttributeEmitter", "(", "OutStreamer", ")", ";", "emitFPU", "=", "true", ";", "}", "else", "{", "MCObjectStreamer", "&", "O", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "OutStreamer", ")", ";", "AttrEmitter", "=", "new", "ObjectAttributeEmitter", "(", "O", ")", ";", "}", "AttrEmitter", "->", "MaybeSwitchVendor", "(", "", ")", ";", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "==", "", "||", "Subtarget", "->", "isCortexA8", "(", ")", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}"], "ground_truth": ["if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{"], "File": "ARMAsmPrinter32", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66073, "Length": 161, "Cover_Rate": 0.32790224032586557} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "emitFPU", "=", "false", ";", "}", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "UnsafeFPMath", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "NoInfsFPMath", "&&", "NoNaNsFPMath", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter32", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66074, "Length": 177, "Cover_Rate": 0.3604887983706721} {"Template_token": ["", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{"], "ground_truth": ["OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "File": "ARMAsmPrinter32", "Func": "EmitFunctionEntryLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66075, "Length": 16, "Cover_Rate": 0.3404255319148936} {"Template_token": ["", "OutStreamer", ".", "EmitThumbFunc", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "CurrentFnSym", ":", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter32", "Func": "EmitFunctionEntryLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66076, "Length": 16, "Cover_Rate": 0.3404255319148936} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "OpNum", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "unsigned", "OffsetWidth", "=", "", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "OffsetWidth", "=", "", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "OffsetWidth", "=", "", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "ARMAsmPrinter32", "Func": "EmitJump2Table", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66079, "Length": 181, "Cover_Rate": 0.565625} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitJumpTable", "(", "const", "MachineInstr", "*", "MI", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "OpNum", "=", "", ";", "if", "(", "Opcode", "==", "", ")", "OpNum", "=", "", ";", "else", "if", "(", "Opcode", "==", "", ")", "OpNum", "=", "", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";"], "ground_truth": ["const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter32", "Func": "EmitJumpTable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66080, "Length": 198, "Cover_Rate": 0.8081632653061225} {"Template_token": ["", "OS", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", ";", "MCSym", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "OS", ".", "str", "(", ")", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "MCSym", "=", "GetBlockAddressSymbol", "(", "ACPV", "->", "getBlockAddress", "(", ")", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "ACPV", "->", "getGV", "(", ")", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "ACPV", "->", "getSymbol", "(", ")", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";"], "ground_truth": ["PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter32", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66081, "Length": 199, "Cover_Rate": 0.5801749271137027} {"Template_token": ["", "Contents", "+=", "UppercaseString", "(", "String", ")", ";"], "ground_truth": ["Contents", "+=", "", ";"], "File": "ARMAsmPrinter32", "Func": "EmitTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66082, "Length": 11, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "RegList", ";", "unsigned", "StartOp", "=", "", "+", "", ";", "unsigned", "NumOffset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "StartOp", "=", "", ";", "NumOffset", "=", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "SrcReg", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "RegList", ".", "push_back", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "OutStreamer", ".", "EmitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";"], "ground_truth": ["const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";"], "File": "ARMAsmPrinter32", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66083, "Length": 316, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "assert", "(", "SrcReg", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "RegList", ".", "push_back", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "OutStreamer", ".", "EmitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "CPI", ">=", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", ")", "CPI", "=", "AFI", ".", "getOriginalCPIdx", "(", "CPI", ")", ";"], "ground_truth": ["assert", "(", "CPI", "!=", "-", "", "&&", "", ")", ";"], "File": "ARMAsmPrinter32", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66084, "Length": 289, "Cover_Rate": 0.40646976090014064} {"Template_token": ["", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "Streamer", ".", "EmitBytes", "(", "Contents", ",", "", ")", ";"], "ground_truth": ["Contents", ".", "clear", "(", ")", ";"], "File": "ARMAsmPrinter32", "Func": "Finish", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66085, "Length": 44, "Cover_Rate": 0.41509433962264153} {"Template_token": ["", "ObjectAttributeEmitter", "(", "MCObjectStreamer", "&", "Streamer_", ")", ":", "Streamer", "(", "Streamer_", ")", ",", "CurrentVendor", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter32", "Func": "ObjectAttributeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66087, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "", "]", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "ground_truth": ["assert", "(", "MO", ".", "isReg", "(", ")", "&&", "", ")", ";"], "File": "ARMAsmPrinter32", "Func": "PrintAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66088, "Length": 35, "Cover_Rate": 0.4268292682926829} {"Template_token": ["", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "", "]", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "", ";"], "File": "ARMAsmPrinter32", "Func": "PrintAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66089, "Length": 52, "Cover_Rate": 0.6341463414634146} {"Template_token": ["", "bool", "AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "", "]", ")", "{", "if", "(", "ExtraCode", "[", "", "]", "!=", "", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'a'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", ";", "return", "false", ";", "}", "case", "'c'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "'P'", ":", "case", "'q'", ":", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";"], "ground_truth": ["case", "'Q'", ":"], "File": "ARMAsmPrinter32", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66090, "Length": 161, "Cover_Rate": 0.8702702702702703} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasFP16", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasMPExtension", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasDivideInMode", "(", ")", "&&", "!", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasTrustZone", "(", ")", "&&", "Subtarget", "->", "hasVirtualization", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["else", "if", "(", "Subtarget", "->", "hasTrustZone", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter33", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66091, "Length": 389, "Cover_Rate": 0.5350756533700137} {"Template_token": ["", "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "{", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";"], "File": "ARMAsmPrinter33", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66092, "Length": 260, "Cover_Rate": 0.8176100628930818} {"Template_token": ["", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter33", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66093, "Length": 139, "Cover_Rate": 0.4371069182389937} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitXXStructor", "(", "const", "Constant", "*", "CV", ")", "{", "uint64_t", "Size", "=", "TM", ".", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "CV", "->", "getType", "(", ")", ")", ";", "assert", "(", "Size", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", ")", ")", ";", "assert", "(", "GV", "&&", "", ")", ";", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "Create", "(", "getSymbol", "(", "GV", ")", ",", "(", "Subtarget", "->", "isTargetELF", "(", ")", "?", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "MCSymbolRefExpr", "::", "VK_None", ")", ",", "OutContext", ")", ";", "OutStreamer", ".", "EmitValue", "(", "E", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter33", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66095, "Length": 103, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "Create", "(", "getSymbol", "(", "GV", ")", ",", "(", "Subtarget", "->", "isTargetELF", "(", ")", "?", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "MCSymbolRefExpr", "::", "VK_None", ")", ",", "OutContext", ")", ";", "OutStreamer", ".", "EmitValue", "(", "E", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter33", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66096, "Length": 43, "Cover_Rate": 0.4174757281553398} {"Template_token": ["", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "hasHiddenVisibility", "(", ")", "?", "MMIMachO", ".", "getHiddenGVStubEntry", "(", "MCSym", ")", ":", "MMIMachO", ".", "getGVStubEntry", "(", "MCSym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "", ")", "StubSym", "=", "MachineModuleInfoImpl", "::"], "ground_truth": ["StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";"], "File": "ARMAsmPrinter33", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66097, "Length": 68, "Cover_Rate": 0.4857142857142857} {"Template_token": ["", "if", "(", "!", "isIndirect", ")", "return", "getSymbol", "(", "GV", ")", ";", "MCSymbol", "*", "MCSym", "=", "getSymbolWithGlobalValueBase", "(", "GV", ",", "", ")", ";", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";"], "ground_truth": ["MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "hasHiddenVisibility", "(", ")", "?", "MMIMachO", ".", "getHiddenGVStubEntry", "(", "MCSym", ")", ":"], "File": "ARMAsmPrinter33", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66098, "Length": 54, "Cover_Rate": 0.38571428571428573} {"Template_token": ["", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":"], "ground_truth": ["O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";"], "File": "ARMAsmPrinter33", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66099, "Length": 119, "Cover_Rate": 0.3020304568527919} {"Template_token": ["", "case", "MachineOperand", "::", "MO_Register", ":", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";"], "ground_truth": ["O", "<<", "*", "getSymbol", "(", "GV", ")", ";"], "File": "ARMAsmPrinter33", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66100, "Length": 275, "Cover_Rate": 0.6979695431472082} {"Template_token": ["", "case", "'B'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "~", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";", "return", "false", ";", "case", "'L'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "&", "", ")", ";", "return", "false", ";", "case", "'M'", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "RegBegin", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "RegBegin", ")", ";", "unsigned", "RegOps", "=", "OpNum", "+", "", ";", "while", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "getReg", "(", ")", ")", ";", "RegOps", "++", ";", "}", "O", "<<", "", ";", "return", "false", ";", "}", "case", "'R'", ":", "case", "'Q'", ":", "{", "if", "(", "OpNum", "==", "", ")", "return", "true", ";", "const", "MachineOperand", "&", "FlagsOP", "=", "MI", "->", "getOperand", "(", "OpNum", "-", "", ")", ";", "if", "(", "!", "FlagsOP", ".", "isImm", "(", ")", ")", "return", "true", ";", "unsigned", "Flags", "=", "FlagsOP", ".", "getImm", "(", ")", ";", "unsigned", "NumVals", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "Flags", ")", ";", "if", "(", "NumVals", "!=", "", ")", "return", "true", ";", "unsigned", "RegOp", "=", "ExtraCode", "[", "", "]", "==", "'Q'", "?", "OpNum", ":", "OpNum", "+", "", ";", "if", "(", "RegOp", ">=", "MI", "->", "getNumOperands", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "RegOp", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";"], "File": "ARMAsmPrinter34", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66101, "Length": 326, "Cover_Rate": 0.43178807947019865} {"Template_token": ["", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "auto", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "emitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "DotSym", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";", "}", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "PCRelExpr", ",", "OutContext", ")", ";", "}", "OutStreamer", "->", "emitValue", "(", "Expr", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter35", "Func": "emitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66104, "Length": 235, "Cover_Rate": 0.4865424430641822} {"Template_token": ["", "return", "emitGlobalConstant", "(", "DL", ",", "ACPC", "->", "getPromotedGlobalInit", "(", ")", ")", ";", "}", "MCSymbol", "*", "MCSym", ";", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "{", "MCSym", "=", "getCurExceptionSym", "(", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "", ":", "", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "auto", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitLabel", "(", "DotSym", ")", ";"], "File": "ARMAsmPrinter35", "Func": "emitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66105, "Length": 312, "Cover_Rate": 0.6459627329192547} {"Template_token": ["", "}", "else", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "TM", ".", "Options", ".", "HonorSignDependentRoundingFPMathOption", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "!", "STI", ".", "hasVFP2", "(", ")", ")", "{", "if", "(", "STI", ".", "hasV7Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasVFP3", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "allowsUnalignedMem", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "isFPOnlySP", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFP16", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasMPExtension", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasDivideInMode", "(", ")", "&&", "!", "STI", ".", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "MMI", ")", "{", "if", "(", "const", "Module", "*", "SourceModule", "=", "MMI", "->", "getModule", "(", ")", ")", "{", "if", "(", "auto", "WCharWidthValue", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "SourceModule", "->", "getModuleFlag", "(", "", ")", ")", ")", "{", "int", "WCharWidth", "=", "WCharWidthValue", "->", "getZExtValue", "(", ")", ";", "assert", "(", "(", "WCharWidth", "==", "", "||", "WCharWidth", "==", "", ")", "&&", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "WCharWidth", ")", ";", "}", "if", "(", "auto", "EnumWidthValue", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "SourceModule", "->", "getModuleFlag", "(", "", ")", ")", ")", "{", "int", "EnumWidth", "=", "EnumWidthValue", "->", "getZExtValue", "(", ")", ";", "assert", "(", "(", "EnumWidth", "==", "", "||", "EnumWidth", "==", "", ")", "&&", "", ")", ";", "int", "EnumBuildAttr", "=", "EnumWidth", "==", "", "?", "", ":", "", ";", "ATS", ".", "emitAttribute", "(", "", ",", "EnumBuildAttr", ")", ";", "}", "}", "}", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasTrustZone", "(", ")", "&&", "STI", ".", "hasVirtualization", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "STI", ".", "hasTrustZone", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["else", "if", "(", "STI", ".", "hasVirtualization", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter37", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66106, "Length": 527, "Cover_Rate": 0.38078034682080925} {"Template_token": ["", "virtual", "void", "EmitConstantPool", "(", ")", "LLVM_OVERRIDE", "{"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")", "AsmPrinter", "::", "EmitConstantPool", "(", ")", ";"], "File": "ARMAsmPrinter37", "Func": "EmitConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66107, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "virtual", "void", "EmitConstantPool", "(", ")", "LLVM_OVERRIDE", "{", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")", "AsmPrinter", "::", "EmitConstantPool", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter37", "Func": "EmitConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66108, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Subtarget", "->", "isMClass", "(", ")", "&&", "Subtarget", "->", "hasDSP", "(", ")", ")", "return", "", ";", "return", "", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV6MOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV5TEOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV4TOps", "(", ")", ")", "return", "", ";"], "ground_truth": ["else", "return", "", ";"], "File": "ARMAsmPrinter39", "Func": "getArchForCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66111, "Length": 109, "Cover_Rate": 0.5240384615384616} {"Template_token": ["", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV5TEOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV4TOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "emitFPU", "=", "false", ";", "}", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "{"], "ground_truth": ["AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter3", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66112, "Length": 488, "Cover_Rate": 0.6515353805073432} {"Template_token": ["", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ")", "{", "if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "MAI", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMAsmPrinter40", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66113, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "assert", "(", "CPUString", "==", "", "&&", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "!", "UnsafeFPMath", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "NoInfsFPMath", "&&", "NoNaNsFPMath", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter40", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66114, "Length": 113, "Cover_Rate": 0.369281045751634} {"Template_token": ["", "MCSym", "=", "GetExternalSymbolSymbol", "(", "ACPV", "->", "getSymbol", "(", ")", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DotSym", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";", "}", "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Expr", ",", "PCRelExpr", ",", "OutContext", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter40", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66116, "Length": 175, "Cover_Rate": 0.3854625550660793} {"Template_token": ["", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "'P'", ":", "case", "'q'", ":", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "case", "'Q'", ":", "case", "'R'", ":", "case", "'H'", ":", "report_fatal_error", "(", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter40", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66117, "Length": 69, "Cover_Rate": 0.3631578947368421} {"Template_token": ["", "case", "'a'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", ";", "return", "false", ";", "}", "case", "'c'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "'P'", ":", "case", "'q'", ":", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "case", "'Q'", ":", "case", "'R'", ":", "case", "'H'", ":", "report_fatal_error", "(", "", ")", ";", "return", "true", ";", "}", "}", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmPrinter40", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66118, "Length": 128, "Cover_Rate": 0.6736842105263158} {"Template_token": ["", "const", "char", "*", "p", "=", "getenv", "(", "", ")", ";", "val", "=", "p", "&&", "strlen", "(", "p", ")", ";", "}"], "ground_truth": ["return", "!", "val", ";"], "File": "ARMAsmPrinter41", "Func": "check_annotate_envvar", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66119, "Length": 24, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "const", "char", "*", "p", "=", "getenv", "(", "", ")", ";", "val", "=", "p", "&&", "strlen", "(", "p", ")", ";", "}"], "ground_truth": ["return", "!", "val", ";"], "File": "ARMAsmPrinter41", "Func": "check_annotate_envvar", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66120, "Length": 24, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "int", "pred_idx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "pred_idx", ">=", "", ")", "{", "MachineOperand", "&", "MO", "=", "const_cast", "<", "MachineInstr", "*", ">", "(", "MI", ")", "->", "getOperand", "(", "pred_idx", ")", ";", "if", "(", "MO", ".", "getImm", "(", ")", "==", "", ")", "{", "MO", ".", "setImm", "(", "", ")", ";", "set_pred", "=", "true", ";", "}", "}", "if", "(", "!", "set_pred", ")", "{", "OutStreamer", ".", "AddComment", "(", "", ")", ";"], "ground_truth": ["uint32_t", "Val", "=", "", ";"], "File": "ARMAsmPrinter41", "Func": "try_emit_high_priority", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66123, "Length": 76, "Cover_Rate": 0.5671641791044776} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isAClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isRClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "ATS", ".", "emitAttribute", "(", "", ",", "Subtarget", "->", "hasOps", "(", ")", "?", "", ":", "", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasThumb2", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{"], "ground_truth": ["ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter42", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66124, "Length": 321, "Cover_Rate": 0.3153241650294695} {"Template_token": ["", "if", "(", "CPUString", "!=", "", "&&", "CPUString", "!=", "", ")", "ATS", ".", "emitTextAttribute", "(", "", ",", "CPUString", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "getArchForCPU", "(", "CPUString", ",", "Subtarget", ")", ")", ";", "if", "(", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isAClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isRClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "ATS", ".", "emitAttribute", "(", "", ",", "Subtarget", "->", "hasOps", "(", ")", "?", "", ":", "", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasThumb2", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter42", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66125, "Length": 413, "Cover_Rate": 0.4056974459724951} {"Template_token": ["", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter44", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66127, "Length": 117, "Cover_Rate": 0.36792452830188677} {"Template_token": ["", "}", "else", "if", "(", "Subtarget", "->", "isRClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "ATS", ".", "emitAttribute", "(", "", ",", "Subtarget", "->", "hasOps", "(", ")", "?", "", ":", "", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasThumb2", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter54", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66133, "Length": 397, "Cover_Rate": 0.49874371859296485} {"Template_token": ["", "if", "(", "!", "isIndirect", ")", "return", "getSymbol", "(", "GV", ")", ";", "MCSymbol", "*", "MCSym", "=", "getSymbolWithGlobalValueBase", "(", "GV", ",", "", ")", ";", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "hasHiddenVisibility", "(", ")", "?", "MMIMachO", ".", "getHiddenGVStubEntry", "(", "MCSym", ")", ":"], "ground_truth": ["MMIMachO", ".", "getGVStubEntry", "(", "MCSym", ")", ";"], "File": "ARMAsmPrinter54", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66134, "Length": 61, "Cover_Rate": 0.43884892086330934} {"Template_token": ["", "MCSymbol", "*", "AsmPrinter", "::", "GetGVSymbol", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "char", "TargetFlags", ")", "{", "bool", "isIndirect", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "&&", "(", "TargetFlags", "&", "", ")", "&&", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "TM", ".", "getRelocationModel", "(", ")", ")", ";", "if", "(", "!", "isIndirect", ")", "return", "getSymbol", "(", "GV", ")", ";", "MCSymbol", "*", "MCSym", "=", "getSymbolWithGlobalValueBase", "(", "GV", ",", "", ")", ";", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";"], "ground_truth": ["MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "hasHiddenVisibility", "(", ")", "?", "MMIMachO", ".", "getHiddenGVStubEntry", "(", "MCSym", ")", ":"], "File": "ARMAsmPrinter54", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66135, "Length": 98, "Cover_Rate": 0.7050359712230215} {"Template_token": ["", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DotSym", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";", "}"], "ground_truth": ["Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Expr", ",", "PCRelExpr", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter55", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66137, "Length": 163, "Cover_Rate": 0.3482905982905983} {"Template_token": ["", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", "||", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "SetVector", "<", "const", "MCSection", "*", ",", "SmallVector", "<", "const", "MCSection", "*", ",", "", ">", ",", "SmallPtrSet", "<", "const", "MCSection", "*", ",", "", ">", ">", "TextSections", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getTextSection", "(", ")", ")", ";", "for", "(", "Module", "::", "iterator", "F", "=", "M", ".", "begin", "(", ")", ",", "e", "=", "M", ".", "end", "(", ")", ";", "F", "!=", "e", ";", "++", "F", ")", "if", "(", "!", "F", "->", "isDeclaration", "(", ")", "&&", "!", "F", "->", "hasAvailableExternallyLinkage", "(", ")", ")", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "SectionForGlobal", "(", "F", ",", "Mang", ",", "TM", ")", ")", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getConstTextCoalSection", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "TextSections", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "OutStreamer", ".", "SwitchSection", "(", "TextSections", "[", "i", "]", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "else", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter55", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66138, "Length": 262, "Cover_Rate": 0.6359223300970874} {"Template_token": ["", "MBBs", "[", "j", "]", "->", "setAlignment", "(", "", ")", ";", "}", "}", "}", "bool", "last_bb_was_constant_pool", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isLandingPad", "(", ")", ")", "{", "I", "->", "setAlignment", "(", "", ")", ";", "}", "if", "(", "I", "->", "empty", "(", ")", ")", "continue", ";", "bool", "is_constant_pool", "=", "I", "->", "begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", ";", "if", "(", "last_bb_was_constant_pool", "!=", "is_constant_pool", ")", "{"], "ground_truth": ["I", "->", "setAlignment", "(", "", ")", ";"], "File": "ARMAsmPrinter55", "Func": "NaclAlignAllJumpTargetsAndConstantPools", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66139, "Length": 103, "Cover_Rate": 0.4517543859649123} {"Template_token": ["", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{"], "ground_truth": ["const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";"], "File": "ARMAsmPrinter55", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66140, "Length": 201, "Cover_Rate": 0.4486607142857143} {"Template_token": ["", "if", "(", "FlagSfiBranch", ")", "{", "NaclAlignAllJumpTargetsAndConstantPools", "(", "MF", ")", ";", "}"], "ground_truth": ["return", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "File": "ARMAsmPrinter55", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66141, "Length": 19, "Cover_Rate": 0.3877551020408163} {"Template_token": ["", "bool", "AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "FlagSfiBranch", ")", "{", "NaclAlignAllJumpTargetsAndConstantPools", "(", "MF", ")", ";", "}", "return", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter55", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66142, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "else", "if", "(", "F", ".", "hasMinSize", "(", ")", ")", "OptimizationGoal", "=", "", ";", "else", "if", "(", "F", ".", "hasOptSize", "(", ")", ")", "OptimizationGoal", "=", "", ";", "else", "if", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "OptimizationGoal", "=", "", ";", "else", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "OptimizationGoal", "=", "", ";", "else", "OptimizationGoal", "=", "", ";", "if", "(", "OptimizationGoals", "==", "-", "", ")", "OptimizationGoals", "=", "OptimizationGoal", ";", "else", "if", "(", "OptimizationGoals", "!=", "(", "int", ")", "OptimizationGoal", ")", "OptimizationGoals", "=", "", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Internal", "=", "F", ".", "hasInternalLinkage", "(", ")", ";", "COFF", "::", "SymbolStorageClass", "Scl", "=", "Internal", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ";", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", "->", "emitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", "->", "emitCOFFSymbolType", "(", "Type", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";", "}", "emitFunctionBody", "(", ")", ";", "emitXRayTable", "(", ")", ";", "if", "(", "!", "ThumbIndirectPads", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "emitAlignment", "(", "Align", "(", "", ")", ")", ";", "for", "(", "std", "::", "pair", "<", "unsigned", ",", "MCSymbol", "*", ">", "&", "TIP", ":", "ThumbIndirectPads", ")", "{"], "ground_truth": ["OutStreamer", "->", "emitLabel", "(", "TIP", ".", "second", ")", ";"], "File": "ARMAsmPrinter58", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66143, "Length": 221, "Cover_Rate": 0.6021798365122616} {"Template_token": ["", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "auto", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitLabel", "(", "DotSym", ")", ";"], "File": "ARMAsmPrinter59", "Func": "emitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66145, "Length": 166, "Cover_Rate": 0.33877551020408164} {"Template_token": ["", "assert", "(", "Size", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", "true", ")", ")", ";", "assert", "(", "GV", "&&", "", ")", ";", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "create", "(", "GetGVSymbol", "(", "GV", ",", "", ")", ",", "(", "Subtarget", "->", "isTargetELF", "(", ")", "?", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "MCSymbolRefExpr", "::", "VK_None", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "emitValue", "(", "E", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter5", "Func": "emitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66146, "Length": 77, "Cover_Rate": 0.6936936936936937} {"Template_token": ["", "void", "AsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", "{", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "OutStreamer", "->", "emitThumbFunc", "(", "CurrentFnSym", ")", ";", "}", "else", "{", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_Code32", ")", ";", "}", "OutStreamer", "->", "emitLabel", "(", "CurrentFnSym", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter60", "Func": "emitFunctionEntryLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66148, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "{"], "ground_truth": ["const", "TargetLoweringObjectFileELF", "&", "TLOFELF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileELF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";"], "File": "ARMAsmPrinter61", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66149, "Length": 203, "Cover_Rate": 0.6041666666666666} {"Template_token": ["", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DotSym", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter61", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66150, "Length": 224, "Cover_Rate": 0.5503685503685504} {"Template_token": ["", "bool", "isThumb", "=", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", "||", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", "||", "TT", ".", "getSubArch", "(", ")", "==", "Triple", "::", "SubArch_v7m", "||", "TT", ".", "getSubArch", "(", ")", "==", "Triple", "::", "SubArch_v6m", ";", "if", "(", "!", "M", ".", "getModuleInlineAsm", "(", ")", ".", "empty", "(", ")", "&&", "isThumb", ")", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter61", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66151, "Length": 66, "Cover_Rate": 0.6285714285714286} {"Template_token": ["", "Triple", "TT", "(", "TM", ".", "getTargetTriple", "(", ")", ")", ";", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SyntaxUnified", ")", ";", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "emitAttributes", "(", ")", ";", "bool", "isThumb", "=", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", "||", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", "||", "TT", ".", "getSubArch", "(", ")", "==", "Triple", "::", "SubArch_v7m", "||", "TT", ".", "getSubArch", "(", ")", "==", "Triple", "::", "SubArch_v6m", ";"], "ground_truth": ["if", "(", "!", "M", ".", "getModuleInlineAsm", "(", ")", ".", "empty", "(", ")", "&&", "isThumb", ")", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "File": "ARMAsmPrinter61", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66152, "Length": 94, "Cover_Rate": 0.8952380952380953} {"Template_token": ["", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Internal", "=", "MF", ".", "getFunction", "(", ")", "->", "hasInternalLinkage", "(", ")", ";", "COFF", "::", "SymbolStorageClass", "Scl", "=", "Internal", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ";", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", ".", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolType", "(", "Type", ")", ";"], "ground_truth": ["OutStreamer", ".", "EndCOFFSymbolDef", "(", ")", ";"], "File": "ARMAsmPrinter61", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66153, "Length": 75, "Cover_Rate": 0.32751091703056767} {"Template_token": ["", "explicit", "AsmPrinter", "(", "formatted_raw_ostream", "&", "O", ",", "TargetMachine", "&", "TM", ",", "MCContext", "&", "Ctx", ",", "MCStreamer", "&", "Streamer", ",", "const", "MCAsmInfo", "*", "T", ")", ":", "AsmPrinter", "(", "O", ",", "TM", ",", "Ctx", ",", "Streamer", ",", "T", ")", ",", "AFI", "(", "NULL", ")", ",", "MCP", "(", "NULL", ")", "{"], "ground_truth": ["Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "File": "ARMAsmPrinter66", "Func": "ARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66154, "Length": 60, "Cover_Rate": 0.9836065573770492} {"Template_token": ["", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "O", "<<", "*", "Stubs", "[", "i", "]", ".", "first", "<<", "", ";", "O", "<<", "*", "Stubs", "[", "i", "]", ".", "second", "<<", "", ";", "}", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";"], "ground_truth": ["EmitAlignment", "(", "", ")", ";"], "File": "ARMAsmPrinter66", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66155, "Length": 90, "Cover_Rate": 0.3964757709251101} {"Template_token": ["", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "O", "<<", "'\\n'", ";", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "O", "<<", "*", "Stubs", "[", "i", "]", ".", "first", "<<", "", ";"], "ground_truth": ["O", "<<", "*", "Stubs", "[", "i", "]", ".", "second", "<<", "", ";"], "File": "ARMAsmPrinter66", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66156, "Length": 101, "Cover_Rate": 0.44493392070484583} {"Template_token": ["", "if", "(", "StubSym", "==", "", ")", "StubSym", "=", "GetGlobalValueSymbol", "(", "GV", ")", ";", "}", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "ACPV", "->", "getSymbol", "(", ")", ")", ";", "}", "if", "(", "ACPV", "->", "hasModifier", "(", ")", ")", "O", "<<", "", "<<", "ACPV", "->", "getModifier", "(", ")", "<<", "", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", "!=", "", ")", "{", "O", "<<", "", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "", "<<", "ACPV", "->", "getLabelId", "(", ")", "<<", "", "<<", "(", "unsigned", ")", "ACPV", "->", "getPCAdjustment", "(", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "O", "<<", "", ";"], "ground_truth": ["O", "<<", "')'", ";"], "File": "ARMAsmPrinter66", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66157, "Length": 123, "Cover_Rate": 0.30673316708229426} {"Template_token": ["", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "ByteOffset", "=", "false", ",", "HalfWordOffset", "=", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "ByteOffset", "=", "true", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "HalfWordOffset", "=", "true", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";"], "File": "ARMAsmPrinter66", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66158, "Length": 104, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "ByteOffset", "=", "true", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "HalfWordOffset", "=", "true", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "if", "(", "ByteOffset", ")", "O", "<<", "MAI", "->", "getData8bitsDirective", "(", ")", ";", "else", "if", "(", "HalfWordOffset", ")", "O", "<<", "MAI", "->", "getData16bitsDirective", "(", ")", ";", "if", "(", "ByteOffset", "||", "HalfWordOffset", ")", "O", "<<", "'('", "<<", "*", "MBB", "->", "getSymbol", "(", "OutContext", ")", "<<", "", "<<", "*", "JTISymbol", "<<", "", ";"], "ground_truth": ["else", "O", "<<", "", "<<", "*", "MBB", "->", "getSymbol", "(", "OutContext", ")", ";"], "File": "ARMAsmPrinter66", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66159, "Length": 124, "Cover_Rate": 0.4246575342465753} {"Template_token": ["", "OutStreamer", ".", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "char", "*", "JTEntryDirective", "=", "MAI", "->", "getData32bitsDirective", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "UseSet", "=", "MAI", "->", "hasSetDirective", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "JTSets", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "bool", "isNew", "=", "JTSets", ".", "insert", "(", "MBB", ")", ";"], "ground_truth": ["if", "(", "UseSet", "&&", "isNew", ")", "{"], "File": "ARMAsmPrinter66", "Func": "printJTBlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66160, "Length": 140, "Cover_Rate": 0.4229607250755287} {"Template_token": ["", "const", "char", "*", "JTEntryDirective", "=", "MAI", "->", "getData32bitsDirective", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "UseSet", "=", "MAI", "->", "hasSetDirective", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "JTSets", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "bool", "isNew", "=", "JTSets", ".", "insert", "(", "MBB", ")", ";", "if", "(", "UseSet", "&&", "isNew", ")", "{", "O", "<<", "", "<<", "*", "GetSetPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ",", "MBB", ")", "<<", "','", "<<", "*", "MBB", "->", "getSymbol", "(", "OutContext", ")", "<<", "'-'", "<<", "*", "JTISymbol", "<<", "'\\n'", ";", "}", "O", "<<", "JTEntryDirective", "<<", "' '", ";", "if", "(", "UseSet", ")", "O", "<<", "*", "GetSetPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ",", "MBB", ")", ";", "else", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "*", "MBB", "->", "getSymbol", "(", "OutContext", ")", "<<", "'-'", "<<", "*", "JTISymbol", ";", "else", "O", "<<", "*", "MBB", "->", "getSymbol", "(", "OutContext", ")", ";"], "ground_truth": ["if", "(", "i", "!=", "e", "-", "", ")", "O", "<<", "'\\n'", ";"], "File": "ARMAsmPrinter66", "Func": "printJTBlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66161, "Length": 246, "Cover_Rate": 0.743202416918429} {"Template_token": ["", "unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "RegNum", "&", "", "?", "", ":", "", ",", "&", "", ")", ";", "O", "<<", "getRegisterName", "(", "DReg", ")", "<<", "'['", "<<", "(", "RegNum", "&", "", ")", "<<", "']'", ";", "}", "else", "{", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "O", "<<", "getRegisterName", "(", "Reg", ")", ";", "}", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", "OutContext", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "*", "GetGlobalValueSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter66", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66162, "Length": 286, "Cover_Rate": 0.5116279069767442} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "isImplicit", "(", ")", ")", "continue", ";", "if", "(", "(", "int", ")", "i", "!=", "OpNum", "+", "", ")", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "i", ")", ";", "}"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMAsmPrinter66", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66163, "Length": 42, "Cover_Rate": 0.4883720930232558} {"Template_token": ["", "assert", "(", "Size", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", "true", ")", ")", ";", "assert", "(", "GV", "&&", "", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "create", "(", "GetGVSymbol", "(", "GV", ",", "", ")", ",", "(", "Subtarget", "->", "isTargetELF", "(", ")", "?", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "MCSymbolRefExpr", "::", "VK_None", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter6", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66166, "Length": 67, "Cover_Rate": 0.6036036036036037} {"Template_token": ["", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "{", "AttrEmitter", "=", "new", "AsmAttributeEmitter", "(", "OutStreamer", ")", ";", "emitFPU", "=", "true", ";", "}", "else", "{", "MCObjectStreamer", "&", "O", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "OutStreamer", ")", ";", "AttrEmitter", "=", "new", "ObjectAttributeEmitter", "(", "O", ")", ";", "}", "AttrEmitter", "->", "MaybeSwitchVendor", "(", "", ")", ";", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "==", "", "||", "Subtarget", "->", "isCortexA8", "(", ")", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter71", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66167, "Length": 194, "Cover_Rate": 0.31596091205211724} {"Template_token": ["", "}", "else", "{", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "MI", "->", "mayStore", "(", ")", ")", "{", "assert", "(", "DstReg", "==", "", "&&", "", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RegList", ";", "unsigned", "StartOp", "=", "", "+", "", ";", "unsigned", "NumOffset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "StartOp", "=", "", ";", "NumOffset", "=", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "SrcReg", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "RegList", ".", "push_back", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "OutStreamer", ".", "EmitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";"], "File": "ARMAsmPrinter71", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66170, "Length": 336, "Cover_Rate": 0.47191011235955055} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitXXStructor", "(", "const", "Constant", "*", "CV", ")", "{", "uint64_t", "Size", "=", "TM", ".", "getTargetData", "(", ")", "->", "getTypeAllocSize", "(", "CV", "->", "getType", "(", ")", ")", ";", "assert", "(", "Size", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ";"], "ground_truth": ["assert", "(", "GV", "&&", "", ")", ";"], "File": "ARMAsmPrinter71", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66171, "Length": 56, "Cover_Rate": 0.5544554455445545} {"Template_token": ["", "uint64_t", "Size", "=", "TM", ".", "getTargetData", "(", ")", "->", "getTypeAllocSize", "(", "CV", "->", "getType", "(", ")", ")", ";", "assert", "(", "Size", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ";", "assert", "(", "GV", "&&", "", ")", ";", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "Create", "(", "Mang", "->", "getSymbol", "(", "GV", ")", ",", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "MCSymbolRefExpr", "::", "VK__TARGET1", ")", ",", "OutContext", ")", ";"], "ground_truth": ["OutStreamer", ".", "EmitValue", "(", "E", ",", "Size", ")", ";"], "File": "ARMAsmPrinter71", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66172, "Length": 89, "Cover_Rate": 0.8811881188118812} {"Template_token": ["", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "", ":", "", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "DotSym", ",", "OutContext", ")", ";"], "ground_truth": ["PCRelExpr", "=", "MCBinaryExpr", "::", "createSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter73", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66174, "Length": 298, "Cover_Rate": 0.7321867321867321} {"Template_token": ["", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{"], "ground_truth": ["MCSymbol", "*", "DotSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";"], "File": "ARMAsmPrinter73", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66175, "Length": 161, "Cover_Rate": 0.3955773955773956} {"Template_token": ["", "assert", "(", "Size", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", ")", ")", ";", "assert", "(", "GV", "&&", "", ")", ";", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "create", "(", "GetGVSymbol", "(", "GV", ",", "", ")", ",", "(", "Subtarget", "->", "isTargetELF", "(", ")", "?", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "MCSymbolRefExpr", "::", "VK_None", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "EmitValue", "(", "E", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter73", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66176, "Length": 76, "Cover_Rate": 0.7102803738317757} {"Template_token": ["", "assert", "(", "GV", "&&", "", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "create", "(", "GetGVSymbol", "(", "GV", ",", "", ")", ",", "(", "Subtarget", "->", "isTargetELF", "(", ")", "?", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "MCSymbolRefExpr", "::", "VK_None", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter73", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66177, "Length": 42, "Cover_Rate": 0.3925233644859813} {"Template_token": ["", "const", "DataLayout", "*", "DL", "=", "TM", ".", "getDataLayout", "(", ")", ";", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", ";", "return", "OutContext", ".", "getOrCreateSymbol", "(", "Name", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter73", "Func": "GetARMJTIPICJumpTableLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66178, "Length": 47, "Cover_Rate": 0.8103448275862069} {"Template_token": ["", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", ";", "return", "OutContext", ".", "getOrCreateSymbol", "(", "Name", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter73", "Func": "GetARMJTIPICJumpTableLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66179, "Length": 36, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", ";", "return", "OutContext", ".", "getOrCreateSymbol", "(", "Name", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter73", "Func": "GetARMSJLJEHLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66180, "Length": 32, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "const", "DataLayout", "*", "DL", "=", "TM", ".", "getDataLayout", "(", ")", ";", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", ";", "return", "OutContext", ".", "getOrCreateSymbol", "(", "Name", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter73", "Func": "GetARMSJLJEHLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66181, "Length": 43, "Cover_Rate": 0.8269230769230769} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createCodePrinterPass", "(", "raw_ostream", "&", "o", ",", "TargetMachine", "&", "tm", ",", "bool", "fast", ")", "{", "return", "new", "AsmPrinter", "(", "o", ",", "tm", ",", "tm", ".", "getTargetAsmInfo", "(", ")", ",", "fast", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter76", "Func": "createARMCodePrinterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66183, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "DW", "=", "getAnalysisIfAvailable", "<", "DwarfWriter", ">", "(", ")", ";", "assert", "(", "DW", "&&", "", ")", ";", "DW", "->", "BeginModule", "(", "&", "M", ",", "MMI", ",", "O", ",", "this", ",", "TAI", ")", ";", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "Mang", "->", "setUseQuotes", "(", "true", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "ARMAsmPrinter76", "Func": "doInitialization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66184, "Length": 50, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">", "(", ")", ";", "assert", "(", "MMI", ")", ";", "DW", "=", "getAnalysisIfAvailable", "<", "DwarfWriter", ">", "(", ")", ";", "assert", "(", "DW", "&&", "", ")", ";", "DW", "->", "BeginModule", "(", "&", "M", ",", "MMI", ",", "O", ",", "this", ",", "TAI", ")", ";", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "Mang", "->", "setUseQuotes", "(", "true", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter76", "Func": "doInitialization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66185, "Length": 65, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "if", "(", "TM", ".", "getTargetData", "(", ")", "->", "isLittleEndian", "(", ")", ")", "break", ";", "case", "'R'", ":", "if", "(", "TM", ".", "getTargetData", "(", ")", "->", "isBigEndian", "(", ")", ")", "break", ";", "case", "'H'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "||", "OpNo", "+", "", "==", "MI", "->", "getNumOperands", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "OpNo", "+", "", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "++", "OpNo", ";", "}", "}", "printOperand", "(", "MI", ",", "OpNo", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmPrinter76", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66186, "Length": 90, "Cover_Rate": 0.5389221556886228} {"Template_token": ["", "if", "(", "GVar", "->", "getName", "(", ")", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "GVar", "->", "getName", "(", ")", "==", "", ")", "O", "<<", "", ";", "}", "return", ";", "}", "std", "::", "string", "name", "=", "Mang", "->", "getValueName", "(", "GVar", ")", ";", "Constant", "*", "C", "=", "GVar", "->", "getInitializer", "(", ")", ";", "const", "Type", "*", "Type", "=", "C", "->", "getType", "(", ")", ";", "unsigned", "Size", "=", "TD", "->", "getTypePaddedSize", "(", "Type", ")", ";", "unsigned", "Align", "=", "TD", "->", "getPreferredAlignmentLog", "(", "GVar", ")", ";", "bool", "isDarwin", "=", "Subtarget", "->", "isTargetDarwin", "(", ")", ";", "printVisibility", "(", "name", ",", "GVar", "->", "getVisibility", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "O", "<<", "", "<<", "name", "<<", "", ";", "if", "(", "C", "->", "isNullValue", "(", ")", "&&", "!", "GVar", "->", "hasSection", "(", ")", "&&", "!", "GVar", "->", "isThreadLocal", "(", ")", "&&", "!", "(", "isDarwin", "&&", "TAI", "->", "SectionKindForGlobal", "(", "GVar", ")", "==", "SectionKind", "::", "RODataMergeStr", ")", ")", "{", "if", "(", "GVar", "->", "hasExternalLinkage", "(", ")", ")", "{", "SwitchToSection", "(", "TAI", "->", "SectionForGlobal", "(", "GVar", ")", ")", ";", "if", "(", "const", "char", "*", "Directive", "=", "TAI", "->", "getZeroFillDirective", "(", ")", ")", "{", "O", "<<", "", "<<", "name", "<<", "", ";", "O", "<<", "Directive", "<<", "", "<<", "name", "<<", "", "<<", "Size", "<<", "", "<<", "Align", "<<", "", ";", "return", ";", "}", "}", "if", "(", "GVar", "->", "hasLocalLinkage", "(", ")", "||", "GVar", "->", "isWeakForLinker", "(", ")", ")", "{", "if", "(", "Size", "==", "", ")", "Size", "=", "", ";", "if", "(", "isDarwin", ")", "{", "if", "(", "GVar", "->", "hasLocalLinkage", "(", ")", ")", "{", "O", "<<", "TAI", "->", "getLCOMMDirective", "(", ")", "<<", "name", "<<", "", "<<", "Size", "<<", "','", "<<", "Align", ";", "}", "else", "if", "(", "GVar", "->", "hasCommonLinkage", "(", ")", ")", "{", "O", "<<", "TAI", "->", "getCOMMDirective", "(", ")", "<<", "name", "<<", "", "<<", "Size", "<<", "','", "<<", "Align", ";", "}", "else", "{", "SwitchToSection", "(", "TAI", "->", "SectionForGlobal", "(", "GVar", ")", ")", ";", "O", "<<", "", "<<", "name", "<<", "'\\n'", "<<", "TAI", "->", "getWeakDefDirective", "(", ")", "<<", "name", "<<", "'\\n'", ";", "EmitAlignment", "(", "Align", ",", "GVar", ")", ";", "O", "<<", "name", "<<", "", ";", "if", "(", "VerboseAsm", ")", "{", "O", "<<", "", "<<", "TAI", "->", "getCommentString", "(", ")", "<<", "' '", ";", "PrintUnmangledNameSafely", "(", "GVar", ",", "O", ")", ";", "}", "O", "<<", "'\\n'", ";", "EmitGlobalConstant", "(", "C", ")", ";", "return", ";", "}", "}", "else", "if", "(", "TAI", "->", "getLCOMMDirective", "(", ")", "!=", "NULL", ")", "{", "if", "(", "GVar", "->", "hasLocalLinkage", "(", ")", ")", "{", "O", "<<", "TAI", "->", "getLCOMMDirective", "(", ")", "<<", "name", "<<", "", "<<", "Size", ";", "}", "else", "{", "O", "<<", "TAI", "->", "getCOMMDirective", "(", ")", "<<", "name", "<<", "", "<<", "Size", ";"], "ground_truth": ["if", "(", "TAI", "->", "getCOMMDirectiveTakesAlignment", "(", ")", ")", "O", "<<", "','", "<<", "(", "TAI", "->", "getAlignmentIsInBytes", "(", ")", "?", "(", "", "<<", "Align", ")", ":", "Align", ")", ";"], "File": "ARMAsmPrinter76", "Func": "printModuleLevelGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66187, "Length": 472, "Cover_Rate": 0.5494761350407451} {"Template_token": ["", "}", "else", "O", "<<", "Name", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", ")", "ExtWeakSymbols", ".", "insert", "(", "GV", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "std", "::", "string", "Name", "(", "TAI", "->", "getGlobalPrefix", "(", ")", ")", ";", "Name", "+=", "MO", ".", "getSymbolName", "(", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "{", "printSuffixedName", "(", "Name", ",", "", ")", ";", "FnStubs", ".", "insert", "(", "Name", ")", ";", "}", "else", "O", "<<", "Name", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "break", ";", "}"], "ground_truth": ["case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":"], "File": "ARMAsmPrinter76", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66188, "Length": 169, "Cover_Rate": 0.35355648535564854} {"Template_token": ["", "static", "void", "printSOImm", "(", "raw_ostream", "&", "O", ",", "int64_t", "V", ",", "const", "TargetAsmInfo", "*", "TAI", ")", "{", "assert", "(", "V", "<", "(", "", "<<", "", ")", "&&", "", ")", ";", "unsigned", "Imm", "=", "", "(", "V", ")", ";", "unsigned", "Rot", "=", "", "(", "V", ")", ";", "if", "(", "Rot", ")", "{", "O", "<<", "", "<<", "Imm", "<<", "", "<<", "Rot", ";", "if", "(", "VerboseAsm", ")", "O", "<<", "' '", "<<", "TAI", "->", "getCommentString", "(", ")", "<<", "' '", "<<", "(", "int", ")", "", "(", "Imm", ",", "Rot", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMAsmPrinter76", "Func": "printSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66189, "Length": 90, "Cover_Rate": 0.8653846153846154} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "unsigned", "V1", "=", "", "(", "MO", ".", "getImm", "(", ")", ")", ";", "unsigned", "V2", "=", "", "(", "MO", ".", "getImm", "(", ")", ")", ";", "printSOImm", "(", "O", ",", "", "(", "V1", ")", ",", "TAI", ")", ";", "O", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ")", ";", "O", "<<", "", ";"], "ground_truth": ["printOperand", "(", "MI", ",", "", ")", ";"], "File": "ARMAsmPrinter76", "Func": "printSOImm2PartOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66190, "Length": 81, "Cover_Rate": 0.6183206106870229} {"Template_token": ["", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "printSOImm", "(", "O", ",", "MO", ".", "getImm", "(", ")", ",", "TAI", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter76", "Func": "printSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66191, "Length": 25, "Cover_Rate": 0.49019607843137253} {"Template_token": ["", "void", "AsmPrinter", "::", "printSOImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "ground_truth": ["assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";"], "File": "ARMAsmPrinter76", "Func": "printSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66192, "Length": 37, "Cover_Rate": 0.7254901960784313} {"Template_token": ["", "}", "else", "if", "(", "Subtarget", "->", "isRClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "ATS", ".", "emitAttribute", "(", "", ",", "Subtarget", "->", "hasOps", "(", ")", "?", "", ":", "", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasThumb2", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter78", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66193, "Length": 291, "Cover_Rate": 0.41810344827586204} {"Template_token": ["", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isRClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "ATS", ".", "emitAttribute", "(", "", ",", "Subtarget", "->", "hasOps", "(", ")", "?", "", ":", "", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasThumb2", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasMPExtension", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasDivide", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "Subtarget", "->", "hasDivideInMode", "(", ")", "?", "", ":", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter78", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66194, "Length": 440, "Cover_Rate": 0.632183908045977} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "RegList", ";", "unsigned", "StartOp", "=", "", "+", "", ";", "unsigned", "NumOffset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "StartOp", "=", "", ";", "NumOffset", "=", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "SrcReg", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "RegList", ".", "push_back", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "ATS", ".", "emitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "CPI", ">=", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", ")", "CPI", "=", "AFI", ".", "getOriginalCPIdx", "(", "CPI", ")", ";", "assert", "(", "CPI", "!=", "-", "", "&&", "", ")", ";", "const", "MachineConstantPoolEntry", "&", "CPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ";", "assert", "(", "!", "CPE", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "", ")", ";", "Offset", "=", "-", "cast", "<", "ConstantInt", ">", "(", "CPE", ".", "Val", ".", "ConstVal", ")", "->", "getSExtValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "DstReg", "==", "FramePtr", "&&", "FramePtr", "!=", "", ")", "ATS", ".", "emitSetFP", "(", "FramePtr", ",", "", ",", "-", "Offset", ")", ";", "else", "if", "(", "DstReg", "==", "", ")", "{", "ATS", ".", "emitPad", "(", "Offset", ")", ";", "}", "else", "{", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter78", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66196, "Length": 468, "Cover_Rate": 0.6290322580645161} {"Template_token": ["", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "CPI", ">=", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", ")", "CPI", "=", "AFI", ".", "getOriginalCPIdx", "(", "CPI", ")", ";", "assert", "(", "CPI", "!=", "-", "", "&&", "", ")", ";", "const", "MachineConstantPoolEntry", "&", "CPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ";", "assert", "(", "!", "CPE", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "", ")", ";", "Offset", "=", "-", "cast", "<", "ConstantInt", ">", "(", "CPE", ".", "Val", ".", "ConstVal", ")", "->", "getSExtValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "DstReg", "==", "FramePtr", "&&", "FramePtr", "!=", "", ")", "ATS", ".", "emitSetFP", "(", "FramePtr", ",", "", ",", "-", "Offset", ")", ";", "else", "if", "(", "DstReg", "==", "", ")", "{", "ATS", ".", "emitPad", "(", "Offset", ")", ";", "}", "else", "{", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "DstReg", "==", "", ")", "{", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}", "else", "{"], "ground_truth": ["MI", "->", "dump", "(", ")", ";"], "File": "ARMAsmPrinter78", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66197, "Length": 321, "Cover_Rate": 0.4314516129032258} {"Template_token": ["", "assert", "(", "Size", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", ")", ")", ";", "assert", "(", "GV", "&&", "", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "Create", "(", "getSymbol", "(", "GV", ")", ",", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "MCSymbolRefExpr", "::", "VK__TARGET1", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter78", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66198, "Length": 64, "Cover_Rate": 0.6213592233009708} {"Template_token": ["", "assert", "(", "GV", "&&", "", ")", ";", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "Create", "(", "getSymbol", "(", "GV", ")", ",", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "MCSymbolRefExpr", "::", "VK__TARGET1", ")", ",", "OutContext", ")", ";", "OutStreamer", ".", "EmitValue", "(", "E", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter78", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66199, "Length": 50, "Cover_Rate": 0.4854368932038835} {"Template_token": ["", "if", "(", "!", "isIndirect", ")", "return", "getSymbol", "(", "GV", ")", ";", "MCSymbol", "*", "MCSym", "=", "GetSymbolWithGlobalValueBase", "(", "GV", ",", "", ")", ";", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "hasHiddenVisibility", "(", ")", "?", "MMIMachO", ".", "getHiddenGVStubEntry", "(", "MCSym", ")", ":", "MMIMachO", ".", "getGVStubEntry", "(", "MCSym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "return", "MCSym", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter78", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66200, "Length": 94, "Cover_Rate": 0.734375} {"Template_token": ["", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "*", "getSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";", "}"], "ground_truth": ["case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":"], "File": "ARMAsmPrinter78", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66201, "Length": 189, "Cover_Rate": 0.42376681614349776} {"Template_token": ["", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMAsmPrinter78", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66202, "Length": 193, "Cover_Rate": 0.4327354260089686} {"Template_token": ["", "if", "(", "isPositionIndependent", "(", ")", "||", "STI", ".", "isROPI", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "checkFunctionsAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "", ")", "||", "TM", ".", "Options", ".", "FPDenormalMode", "==", "FPDenormal", "::", "PreserveSign", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "checkFunctionsAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "", ")", "||", "TM", ".", "Options", ".", "FPDenormalMode", "==", "FPDenormal", "::", "PositiveZero", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "{", "if", "(", "!", "STI", ".", "hasVFP2Base", "(", ")", ")", "{", "if", "(", "STI", ".", "hasV7Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasVFP3Base", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "if", "(", "checkFunctionsAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "", ")", "||", "TM", ".", "Options", ".", "NoTrappingFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "TM", ".", "Options", ".", "HonorSignDependentRoundingFPMathOption", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter79", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66203, "Length": 261, "Cover_Rate": 0.30814639905548996} {"Template_token": ["", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getThreadLocalPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "const", "auto", "&", "TLOF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "std", "::", "string", "Flags", ";", "raw_string_ostream", "OS", "(", "Flags", ")", ";", "for", "(", "const", "auto", "&", "Function", ":", "M", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Function", ",", "*", "Mang", ")", ";", "for", "(", "const", "auto", "&", "Global", ":", "M", ".", "globals", "(", ")", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Global", ",", "*", "Mang", ")", ";", "for", "(", "const", "auto", "&", "Alias", ":", "M", ".", "aliases", "(", ")", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Alias", ",", "*", "Mang", ")", ";"], "ground_truth": ["OS", ".", "flush", "(", ")", ";"], "File": "ARMAsmPrinter81", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66205, "Length": 186, "Cover_Rate": 0.43356643356643354} {"Template_token": ["", "OutStreamer", "->", "EmitLabel", "(", "JTISymbol", ")", ";", "OutStreamer", "->", "EmitDataRegion", "(", "MCDR_DataRegionJT32", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";"], "ground_truth": ["const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter81", "Func": "EmitJumpTableAddrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66207, "Length": 109, "Cover_Rate": 0.4780701754385965} {"Template_token": ["", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";"], "ground_truth": ["const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter81", "Func": "EmitJumpTableAddrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66208, "Length": 95, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";"], "ground_truth": ["OutStreamer", "->", "AddBlankLine", "(", ")", ";"], "File": "ARMAsmPrinter83", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66212, "Length": 68, "Cover_Rate": 0.3253588516746411} {"Template_token": ["", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter83", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66213, "Length": 113, "Cover_Rate": 0.5406698564593302} {"Template_token": ["", "bool", "isThumb", "=", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", "||", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", "||", "TT", ".", "getSubArch", "(", ")", "==", "Triple", "::", "SubArch_v7m", "||", "TT", ".", "getSubArch", "(", ")", "==", "Triple", "::", "SubArch_v6m", ";", "if", "(", "!", "M", ".", "getModuleInlineAsm", "(", ")", ".", "empty", "(", ")", "&&", "isThumb", ")", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter83", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66214, "Length": 66, "Cover_Rate": 0.6285714285714286} {"Template_token": ["", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "TF", "&", "", ")", "O", "<<", "", ";", "else", "if", "(", "TF", "&", "", ")", "O", "<<", "", ";", "O", "<<", "*", "GetGVSymbol", "(", "GV", ",", "TF", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "*", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter83", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66215, "Length": 224, "Cover_Rate": 0.676737160120846} {"Template_token": ["", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "checkDenormalAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "DenormalMode", "::", "getPreserveSign", "(", ")", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "checkDenormalAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "DenormalMode", "::", "getPositiveZero", "(", ")", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "{", "if", "(", "!", "STI", ".", "hasVFP2Base", "(", ")", ")", "{", "if", "(", "STI", ".", "hasV7Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasVFP3Base", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "if", "(", "checkFunctionsAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "", ")", "||", "TM", ".", "Options", ".", "NoTrappingFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "TM", ".", "Options", ".", "HonorSignDependentRoundingFPMathOption", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "MMI", ")", "{"], "ground_truth": ["if", "(", "const", "Module", "*", "SourceModule", "=", "MMI", "->", "getModule", "(", ")", ")", "{"], "File": "ARMAsmPrinter87", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66216, "Length": 343, "Cover_Rate": 0.3517948717948718} {"Template_token": ["", "else", "if", "(", "checkDenormalAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "DenormalMode", "::", "getPositiveZero", "(", ")", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "{", "if", "(", "!", "STI", ".", "hasVFP2Base", "(", ")", ")", "{", "if", "(", "STI", ".", "hasV7Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasVFP3Base", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "if", "(", "checkFunctionsAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "", ")", "||", "TM", ".", "Options", ".", "NoTrappingFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "TM", ".", "Options", ".", "HonorSignDependentRoundingFPMathOption", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "MMI", ")", "{", "if", "(", "const", "Module", "*", "SourceModule", "=", "MMI", "->", "getModule", "(", ")", ")", "{", "if", "(", "auto", "WCharWidthValue", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "SourceModule", "->", "getModuleFlag", "(", "", ")", ")", ")", "{", "int", "WCharWidth", "=", "WCharWidthValue", "->", "getZExtValue", "(", ")", ";", "assert", "(", "(", "WCharWidth", "==", "", "||", "WCharWidth", "==", "", ")", "&&", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "WCharWidth", ")", ";", "}", "if", "(", "auto", "EnumWidthValue", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "SourceModule", "->", "getModuleFlag", "(", "", ")", ")", ")", "{", "int", "EnumWidth", "=", "EnumWidthValue", "->", "getZExtValue", "(", ")", ";", "assert", "(", "(", "EnumWidth", "==", "", "||", "EnumWidth", "==", "", ")", "&&", "", ")", ";", "int", "EnumBuildAttr", "=", "EnumWidth", "==", "", "?", "", ":", "", ";", "ATS", ".", "emitAttribute", "(", "", ",", "EnumBuildAttr", ")", ";", "}", "auto", "*", "PACValue", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "SourceModule", "->", "getModuleFlag", "(", "", ")", ")", ";", "if", "(", "PACValue", "&&", "PACValue", "->", "getZExtValue", "(", ")", "==", "", ")", "{", "if", "(", "!", "STI", ".", "hasPACBTI", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}"], "ground_truth": ["auto", "*", "BTIValue", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "SourceModule", "->", "getModuleFlag", "(", "", ")", ")", ";"], "File": "ARMAsmPrinter87", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66217, "Length": 477, "Cover_Rate": 0.48923076923076925} {"Template_token": ["", "else", "ATS", ".", "emitFPU", "(", "STI", ".", "hasFP16", "(", ")", "?", "", ":", "", ")", ";", "if", "(", "STI", ".", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "STI", ".", "hasV8_1aOps", "(", ")", "?", "", ":", "", ")", ";", "}", "else", "{", "if", "(", "STI", ".", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "(", "STI", ".", "isFPOnlySP", "(", ")", "?", "", ":", "", ")", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "(", "STI", ".", "isFPOnlySP", "(", ")", "?", "", ":", "", ")", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "(", "STI", ".", "isFPOnlySP", "(", ")", "?", "(", "STI", ".", "hasFP16", "(", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "hasFP16", "(", ")", "?", "", ":", "", ")", ")", ":", "(", "STI", ".", "hasFP16", "(", ")", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "STI", ".", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "isRWPI", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", "||", "STI", ".", "isROPI", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "TM", ".", "Options", ".", "HonorSignDependentRoundingFPMathOption", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "!", "STI", ".", "hasVFP2", "(", ")", ")", "{", "if", "(", "STI", ".", "hasV7Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasVFP3", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "allowsUnalignedMem", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter91", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66219, "Length": 456, "Cover_Rate": 0.3025879230258792} {"Template_token": ["", "ATS", ".", "emitAttribute", "(", "", ",", "Subtarget", "->", "hasOps", "(", ")", "?", "", ":", "", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasThumb2", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter94", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66220, "Length": 339, "Cover_Rate": 0.5707070707070707} {"Template_token": ["", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ",", "", ")", ";", "switch", "(", "item", ".", "Type", ")", "{", "case", "AttributeItemType", "::", "NumericAttribute", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ",", "", ")", ";", "break", ";", "case", "AttributeItemType", "::", "TextAttribute", ":", "Streamer", ".", "EmitBytes", "(", "UppercaseString", "(", "item", ".", "StringValue", ")", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmPrinter96", "Func": "Finish", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66221, "Length": 66, "Cover_Rate": 0.34375} {"Template_token": ["", "AttributeItemType", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ",", "", ")", ";", "switch", "(", "item", ".", "Type", ")", "{", "case", "AttributeItemType", "::", "NumericAttribute", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ",", "", ")", ";", "break", ";", "case", "AttributeItemType", "::", "TextAttribute", ":", "Streamer", ".", "EmitBytes", "(", "UppercaseString", "(", "item", ".", "StringValue", ")", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "break", ";", "default", ":"], "ground_truth": ["assert", "(", "", "&&", "", ")", ";"], "File": "ARMAsmPrinter96", "Func": "Finish", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66222, "Length": 83, "Cover_Rate": 0.4322916666666667} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}"], "ground_truth": ["if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter97", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66224, "Length": 218, "Cover_Rate": 0.30404463040446306} {"Template_token": ["", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "*", "getSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";", "}"], "ground_truth": ["case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":"], "File": "ARMAsmPrinter97", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66226, "Length": 236, "Cover_Rate": 0.5291479820627802} {"Template_token": ["", "void", "AsmPrinter", "::", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";"], "ground_truth": ["O", "<<", "*", "getSymbol", "(", "GV", ")", ";"], "File": "ARMAsmPrinter97", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66227, "Length": 335, "Cover_Rate": 0.7511210762331838} {"Template_token": ["", "AsmPrinter", "::", "AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "Subtarget", "(", "nullptr", ")", ",", "AFI", "(", "nullptr", ")", ",", "MCP", "(", "nullptr", ")", ",", "InConstantPool", "(", "false", ")", ",", "OptimizationGoals", "(", "-", "", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter", "Func": "ARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66228, "Length": 56, "Cover_Rate": 1.0} {"Template_token": ["", "AsmPrinter", "::", "AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "Subtarget", "(", "nullptr", ")", ",", "AFI", "(", "nullptr", ")", ",", "MCP", "(", "nullptr", ")", ",", "InConstantPool", "(", "false", ")", ",", "OptimizationGoals", "(", "-", "", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter", "Func": "ARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66229, "Length": 56, "Cover_Rate": 1.0} {"Template_token": ["", "return", "!", "any_of", "(", "M", ",", "[", "&", "]", "(", "const", "Function", "&", "F", ")", "{", "StringRef", "AttrVal", "=", "F", ".", "getFnAttribute", "(", "Attr", ")", ".", "getValueAsString", "(", ")", ";"], "ground_truth": ["return", "parseDenormalFPAttribute", "(", "AttrVal", ")", "!=", "Value", ";"], "File": "ARMAsmPrinter", "Func": "checkDenormalAttributeConsistency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66230, "Length": 38, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "StringRef", "AttrVal", "=", "F", ".", "getFnAttribute", "(", "Attr", ")", ".", "getValueAsString", "(", ")", ";", "return", "parseDenormalFPAttribute", "(", "AttrVal", ")", "!=", "Value", ";"], "ground_truth": ["}", ")", ";"], "File": "ARMAsmPrinter", "Func": "checkDenormalAttributeConsistency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66231, "Length": 25, "Cover_Rate": 0.43103448275862066} {"Template_token": ["", "StringRef", "FS", "=", "TM", ".", "getTargetFeatureString", "(", ")", ";", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TT", ",", "CPU", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "std", "::", "string", "(", "FS", ")", ";", "}", "const", "BaseTargetMachine", "&", "ATM", "=", "static_cast", "<", "const", "BaseTargetMachine", "&", ">", "(", "TM", ")", ";", "const", "Subtarget", "STI", "(", "TT", ",", "std", "::", "string", "(", "CPU", ")", ",", "ArchFS", ",", "ATM", ",", "ATM", ".", "isLittleEndian", "(", ")", ")", ";", "ATS", ".", "emitTargetAttributes", "(", "STI", ")", ";", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "isRWPI", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", "||", "STI", ".", "isROPI", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "checkDenormalAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "DenormalMode", "::", "getPreserveSign", "(", ")", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "checkDenormalAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "DenormalMode", "::", "getPositiveZero", "(", ")", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "{", "if", "(", "!", "STI", ".", "hasVFP2Base", "(", ")", ")", "{", "if", "(", "STI", ".", "hasV7Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasVFP3Base", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "if", "(", "checkFunctionsAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "", ")", "||", "TM", ".", "Options", ".", "NoTrappingFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "TM", ".", "Options", ".", "HonorSignDependentRoundingFPMathOption", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "MMI", ")", "{", "if", "(", "const", "Module", "*", "SourceModule", "=", "MMI", "->", "getModule", "(", ")", ")", "{"], "ground_truth": ["if", "(", "auto", "WCharWidthValue", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "SourceModule", "->", "getModuleFlag", "(", "", ")", ")", ")", "{"], "File": "ARMAsmPrinter", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66232, "Length": 530, "Cover_Rate": 0.6347305389221557} {"Template_token": ["", "void", "EmitConstantPool", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter", "Func": "EmitConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66233, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "void", "EmitConstantPool", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter", "Func": "EmitConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66234, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetThreadLocalGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getThreadLocalPointerSection", "(", ")", ")", ";", "emitAlignment", "(", "Align", "(", "", ")", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter", "Func": "emitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66235, "Length": 115, "Cover_Rate": 0.3993055555555556} {"Template_token": ["", "InConstantPool", "=", "false", ";"], "ground_truth": ["OutStreamer", "->", "emitDataRegion", "(", "MCDR_DataRegionEnd", ")", ";"], "File": "ARMAsmPrinter", "Func": "emitFunctionBodyEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66236, "Length": 11, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "}", "else", "{", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_Code32", ")", ";", "}", "if", "(", "AFI", "->", "isCmseNSEntryFunction", "(", ")", ")", "{", "MCSymbol", "*", "S", "=", "OutContext", ".", "getOrCreateSymbol", "(", "", "+", "CurrentFnSym", "->", "getName", "(", ")", ")", ";"], "ground_truth": ["emitLinkage", "(", "&", "MF", "->", "getFunction", "(", ")", ",", "S", ")", ";"], "File": "ARMAsmPrinter", "Func": "emitFunctionEntryLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66237, "Length": 49, "Cover_Rate": 0.47115384615384615} {"Template_token": ["", "void", "AsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "if", "(", "PromotedGlobals", ".", "count", "(", "GV", ")", ")", "return", ";"], "ground_truth": ["AsmPrinter", "::", "emitGlobalVariable", "(", "GV", ")", ";"], "File": "ARMAsmPrinter", "Func": "emitGlobalVariable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66238, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "void", "AsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{"], "ground_truth": ["if", "(", "PromotedGlobals", ".", "count", "(", "GV", ")", ")", "return", ";"], "File": "ARMAsmPrinter", "Func": "emitGlobalVariable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66239, "Length": 22, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "void", "AsmPrinter", "::", "emitInlineAsmEnd", "(", "const", "MCSubtargetInfo", "&", "StartInfo", ",", "const", "MCSubtargetInfo", "*", "EndInfo", ")", "const", "{", "const", "bool", "WasThumb", "=", "isThumb", "(", "StartInfo", ")", ";", "if", "(", "!", "EndInfo", "||", "WasThumb", "!=", "isThumb", "(", "*", "EndInfo", ")", ")", "{", "OutStreamer", "->", "emitAssemblerFlag", "(", "WasThumb", "?", "MCAF_Code16", ":", "MCAF_Code32", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter", "Func": "emitInlineAsmEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66240, "Length": 52, "Cover_Rate": 0.9811320754716981} {"Template_token": ["", "OutStreamer", "->", "emitLabel", "(", "JTISymbol", ")", ";", "OutStreamer", "->", "emitDataRegion", "(", "MCDR_DataRegionJT32", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "JTBBs", ")", "{"], "ground_truth": ["const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter", "Func": "emitJumpTableAddrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66243, "Length": 86, "Cover_Rate": 0.40186915887850466} {"Template_token": ["", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "emitAlignment", "(", "Align", "(", "", ")", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel", "(", "JTI", ")", ";", "OutStreamer", "->", "emitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";"], "ground_truth": ["const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";"], "File": "ARMAsmPrinter", "Func": "emitJumpTableInsts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66244, "Length": 60, "Cover_Rate": 0.375} {"Template_token": ["", "OutStreamer", "->", "emitDataRegion", "(", "OffsetWidth", "==", "", "?", "MCDR_DataRegionJT8", ":", "MCDR_DataRegionJT16", ")", ";", "for", "(", "auto", "MBB", ":", "JTBBs", ")", "{", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "MCSymbol", "*", "TBInstPC", "=", "GetCPISymbol", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "MCSymbolRefExpr", "::", "create", "(", "TBInstPC", ",", "OutContext", ")", ",", "MCConstantExpr", "::", "create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "MBBSymbolExpr", ",", "Expr", ",", "OutContext", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createDiv", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "emitValue", "(", "Expr", ",", "OffsetWidth", ")", ";", "}"], "ground_truth": ["OutStreamer", "->", "emitDataRegion", "(", "MCDR_DataRegionEnd", ")", ";"], "File": "ARMAsmPrinter", "Func": "emitJumpTableTBInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66245, "Length": 137, "Cover_Rate": 0.5018315018315018} {"Template_token": ["", "if", "(", "ACPV", "->", "isPromotedGlobal", "(", ")", ")", "{", "auto", "*", "ACPC", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", ";", "for", "(", "const", "auto", "*", "GV", ":", "ACPC", "->", "promotedGlobals", "(", ")", ")", "{", "if", "(", "!", "EmittedPromotedGlobalLabels", ".", "count", "(", "GV", ")", ")", "{", "MCSymbol", "*", "GVSym", "=", "getSymbol", "(", "GV", ")", ";", "OutStreamer", "->", "emitLabel", "(", "GVSym", ")", ";", "EmittedPromotedGlobalLabels", ".", "insert", "(", "GV", ")", ";", "}", "}", "return", "emitGlobalConstant", "(", "DL", ",", "ACPC", "->", "getPromotedGlobalInit", "(", ")", ")", ";", "}", "MCSymbol", "*", "MCSym", ";", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "{", "MCSym", "=", "getMBBExceptionSym", "(", "MF", "->", "front", "(", ")", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "", ":", "", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "auto", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitLabel", "(", "DotSym", ")", ";"], "File": "ARMAsmPrinter", "Func": "emitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66246, "Length": 388, "Cover_Rate": 0.7950819672131147} {"Template_token": ["", "MCSymbol", "*", "GVSym", "=", "getSymbol", "(", "GV", ")", ";", "OutStreamer", "->", "emitLabel", "(", "GVSym", ")", ";", "EmittedPromotedGlobalLabels", ".", "insert", "(", "GV", ")", ";", "}", "}", "return", "emitGlobalConstant", "(", "DL", ",", "ACPC", "->", "getPromotedGlobalInit", "(", ")", ")", ";", "}", "MCSymbol", "*", "MCSym", ";", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "{", "MCSym", "=", "getMBBExceptionSym", "(", "MF", "->", "front", "(", ")", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "", ":", "", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "auto", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "emitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "DotSym", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";", "}", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "PCRelExpr", ",", "OutContext", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter", "Func": "emitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66247, "Length": 384, "Cover_Rate": 0.7868852459016393} {"Template_token": ["", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "emitIntValue", "(", "", ",", "", ")", ";", "else", "OutStreamer", ".", "emitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutStreamer", ".", "getContext", "(", ")", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter", "Func": "emitNonLazySymbolPointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66248, "Length": 43, "Cover_Rate": 0.524390243902439} {"Template_token": ["", "static", "void", "emitNonLazySymbolPointer", "(", "MCStreamer", "&", "OutStreamer", ",", "MCSymbol", "*", "StubLabel", ",", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", ")", "{", "OutStreamer", ".", "emitLabel", "(", "StubLabel", ")", ";", "OutStreamer", ".", "emitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "emitIntValue", "(", "", ",", "", ")", ";"], "ground_truth": ["else", "OutStreamer", ".", "emitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutStreamer", ".", "getContext", "(", ")", ")", ",", "", ")", ";"], "File": "ARMAsmPrinter", "Func": "emitNonLazySymbolPointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66249, "Length": 81, "Cover_Rate": 0.9878048780487805} {"Template_token": ["", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "emitAttributes", "(", ")", ";"], "ground_truth": ["if", "(", "!", "M", ".", "getModuleInlineAsm", "(", ")", ".", "empty", "(", ")", "&&", "TT", ".", "isThumb", "(", ")", ")", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "File": "ARMAsmPrinter", "Func": "emitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66250, "Length": 38, "Cover_Rate": 0.5671641791044776} {"Template_token": ["", "void", "AsmPrinter", "::", "emitXXStructor", "(", "const", "DataLayout", "&", "DL", ",", "const", "Constant", "*", "CV", ")", "{", "uint64_t", "Size", "=", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "CV", "->", "getType", "(", ")", ")", ";", "assert", "(", "Size", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", ")", ")", ";", "assert", "(", "GV", "&&", "", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "create", "(", "GetGVSymbol", "(", "GV", ",", "", ")", ",", "(", "Subtarget", "->", "isTargetELF", "(", ")", "?", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "MCSymbolRefExpr", "::", "VK_None", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter", "Func": "emitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66253, "Length": 98, "Cover_Rate": 0.8909090909090909} {"Template_token": ["", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "create", "(", "GetGVSymbol", "(", "GV", ",", "", ")", ",", "(", "Subtarget", "->", "isTargetELF", "(", ")", "?", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "MCSymbolRefExpr", "::", "VK_None", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "emitValue", "(", "E", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter", "Func": "emitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66254, "Length": 45, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "{", "bool", "IsIndirect", "=", "(", "TargetFlags", "&", "", ")", "&&", "Subtarget", "->", "isGVIndirectSymbol", "(", "GV", ")", ";", "if", "(", "!", "IsIndirect", ")", "return", "getSymbol", "(", "GV", ")", ";", "MCSymbol", "*", "MCSym", "=", "getSymbolWithGlobalValueBase", "(", "GV", ",", "", ")", ";", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "isThreadLocal", "(", ")", "?", "MMIMachO", ".", "getThreadLocalGVStubEntry", "(", "MCSym", ")", ":", "MMIMachO", ".", "getGVStubEntry", "(", "MCSym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "return", "MCSym", ";", "}", "else", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "bool", "IsIndirect", "=", "(", "TargetFlags", "&", "(", "", "|", "", ")", ")", ";", "if", "(", "!", "IsIndirect", ")", "return", "getSymbol", "(", "GV", ")", ";", "SmallString", "<", "", ">", "Name", ";"], "ground_truth": ["if", "(", "TargetFlags", "&", "", ")", "Name", "=", "", ";"], "File": "ARMAsmPrinter", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66255, "Length": 179, "Cover_Rate": 0.559375} {"Template_token": ["", "static", "MCSymbol", "*", "getBFLabel", "(", "StringRef", "Prefix", ",", "unsigned", "FunctionNumber", ",", "unsigned", "LabelId", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["MCSymbol", "*", "Label", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "Prefix", ")", "+", "", "+", "Twine", "(", "FunctionNumber", ")", "+", "", "+", "Twine", "(", "LabelId", ")", ")", ";"], "File": "ARMAsmPrinter", "Func": "getBFLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66256, "Length": 47, "Cover_Rate": 0.9215686274509803} {"Template_token": ["", "static", "MCSymbol", "*", "getBFLabel", "(", "StringRef", "Prefix", ",", "unsigned", "FunctionNumber", ",", "unsigned", "LabelId", ",", "MCContext", "&", "Ctx", ")", "{", "MCSymbol", "*", "Label", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "Prefix", ")", "+", "", "+", "Twine", "(", "FunctionNumber", ")", "+", "", "+", "Twine", "(", "LabelId", ")", ")", ";", "return", "Label", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter", "Func": "getBFLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66257, "Length": 51, "Cover_Rate": 1.0} {"Template_token": ["", "MCSymbol", "*", "AsmPrinter", "::", "GetCPISymbol", "(", "unsigned", "CPID", ")", "const", "{"], "ground_truth": ["const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";"], "File": "ARMAsmPrinter", "Func": "GetCPISymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66258, "Length": 20, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66259, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66260, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";"], "ground_truth": ["RegisterAsmPrinter", "<", "AsmPrinter", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";"], "File": "ARMAsmPrinter", "Func": "LLVMInitializeARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66261, "Length": 22, "Cover_Rate": 0.43137254901960786} {"Template_token": ["", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializeAsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";"], "ground_truth": ["RegisterAsmPrinter", "<", "AsmPrinter", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";"], "File": "ARMAsmPrinter", "Func": "LLVMInitializeARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66262, "Length": 50, "Cover_Rate": 0.9803921568627451} {"Template_token": ["", "if", "(", "ExtraCode", "[", "", "]", "!=", "", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "", "]", ")", "{", "case", "'A'", ":", "default", ":", "return", "true", ";", "case", "'m'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "return", "false", ";", "}", "}"], "ground_truth": ["const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "File": "ARMAsmPrinter", "Func": "PrintAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66263, "Length": 83, "Cover_Rate": 0.5608108108108109} {"Template_token": ["", "switch", "(", "ExtraCode", "[", "", "]", ")", "{", "case", "'A'", ":", "default", ":", "return", "true", ";", "case", "'m'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "return", "true", ";"], "ground_truth": ["O", "<<", "InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";"], "File": "ARMAsmPrinter", "Func": "PrintAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66264, "Length": 54, "Cover_Rate": 0.36486486486486486} {"Template_token": ["", "assert", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "O", "<<", "'#'", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "PrintSymbolOperand", "(", "MO", ",", "O", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "if", "(", "Subtarget", "->", "genExecuteOnly", "(", ")", ")", "llvm_unreachable", "(", "", ")", ";", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66267, "Length": 215, "Cover_Rate": 0.7543859649122807} {"Template_token": ["", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "if", "(", "TF", "&", "", ")", "O", "<<", "", ";", "else", "if", "(", "TF", "&", "", ")", "O", "<<", "", ";"], "ground_truth": ["GetGVSymbol", "(", "MO", ".", "getGlobal", "(", ")", ",", "TF", ")", "->", "print", "(", "O", ",", "MAI", ")", ";"], "File": "ARMAsmPrinter", "Func": "PrintSymbolOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66268, "Length": 48, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "void", "AsmPrinter", "::", "PrintSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "raw_ostream", "&", "O", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "if", "(", "TF", "&", "", ")", "O", "<<", "", ";"], "ground_truth": ["else", "if", "(", "TF", "&", "", ")", "O", "<<", "", ";"], "File": "ARMAsmPrinter", "Func": "PrintSymbolOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66269, "Length": 56, "Cover_Rate": 0.6222222222222222} {"Template_token": ["", "if", "(", "OptimizationGoals", "==", "-", "", ")", "OptimizationGoals", "=", "OptimizationGoal", ";", "else", "if", "(", "OptimizationGoals", "!=", "(", "int", ")", "OptimizationGoal", ")", "OptimizationGoals", "=", "", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Internal", "=", "F", ".", "hasInternalLinkage", "(", ")", ";", "COFF", "::", "SymbolStorageClass", "Scl", "=", "Internal", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ";", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolType", "(", "Type", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";", "}", "emitFunctionBody", "(", ")", ";", "emitXRayTable", "(", ")", ";", "if", "(", "!", "ThumbIndirectPads", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "emitAlignment", "(", "Align", "(", "", ")", ")", ";", "for", "(", "std", "::", "pair", "<", "unsigned", ",", "MCSymbol", "*", ">", "&", "TIP", ":", "ThumbIndirectPads", ")", "{", "OutStreamer", "->", "emitLabel", "(", "TIP", ".", "second", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addReg", "(", "TIP", ".", "first", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "ThumbIndirectPads", ".", "clear", "(", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmPrinter", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66270, "Length": 195, "Cover_Rate": 0.5313351498637602} {"Template_token": ["", "case", "AddrModeT1_s", ":", "return", "", ";", "case", "AddrModeT2_i12", ":", "return", "", ";", "case", "AddrModeT2_i8", ":", "return", "", ";", "case", "AddrModeT2_so", ":", "return", "", ";", "case", "AddrModeT2_pc", ":", "return", "", ";", "case", "AddrModeT2_i8s4", ":", "return", "", ";", "case", "AddrMode_i12", ":", "return", "", ";", "case", "AddrModeT2_ldrex", ":", "return", "", ";", "case", "AddrModeT2_i7s4", ":", "return", "", ";", "case", "AddrModeT2_i7s2", ":", "return", "", ";", "case", "AddrModeT2_i7", ":", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInfo12", "Func": "AddrModeToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66271, "Length": 67, "Cover_Rate": 0.44666666666666666} {"Template_token": ["", "case", "AddrModeNone", ":", "return", "", ";", "case", "AddrMode1", ":", "return", "", ";", "case", "AddrMode2", ":", "return", "", ";", "case", "AddrMode3", ":", "return", "", ";", "case", "AddrMode4", ":", "return", "", ";", "case", "AddrMode5", ":", "return", "", ";", "case", "AddrMode5FP16", ":", "return", "", ";", "case", "AddrMode6", ":", "return", "", ";"], "ground_truth": ["case", "AddrModeT1_1", ":", "return", "", ";"], "File": "ARMBaseInfo12", "Func": "AddrModeToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66272, "Length": 54, "Cover_Rate": 0.36} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["case", "CSYNC", ":", "return", "", ";"], "File": "ARMBaseInfo12", "Func": "TraceSyncBOptToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66273, "Length": 11, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "case", "R2", ":", "case", "S2", ":", "case", "D2", ":", "case", "Q2", ":", "return", "", ";", "case", "R3", ":", "case", "S3", ":", "case", "D3", ":", "case", "Q3", ":", "return", "", ";", "case", "R4", ":", "case", "S4", ":", "case", "D4", ":", "case", "Q4", ":", "return", "", ";", "case", "R5", ":", "case", "S5", ":", "case", "D5", ":", "case", "Q5", ":", "return", "", ";", "case", "R6", ":", "case", "S6", ":", "case", "D6", ":", "case", "Q6", ":", "return", "", ";", "case", "R7", ":", "case", "S7", ":", "case", "D7", ":", "case", "Q7", ":", "return", "", ";", "case", "R8", ":", "case", "S8", ":", "case", "D8", ":", "case", "Q8", ":", "return", "", ";", "case", "R9", ":", "case", "S9", ":", "case", "D9", ":", "case", "Q9", ":", "return", "", ";", "case", "R10", ":", "case", "S10", ":", "case", "D10", ":", "case", "Q10", ":", "return", "", ";", "case", "R11", ":", "case", "S11", ":", "case", "D11", ":", "case", "Q11", ":", "return", "", ";", "case", "R12", ":", "case", "S12", ":", "case", "D12", ":", "case", "Q12", ":", "return", "", ";", "case", "SP", ":", "case", "S13", ":", "case", "D13", ":", "case", "Q13", ":", "return", "", ";", "case", "LR", ":", "case", "S14", ":", "case", "D14", ":", "case", "Q14", ":", "return", "", ";"], "ground_truth": ["case", "PC", ":", "case", "S15", ":", "case", "D15", ":", "case", "Q15", ":", "return", "", ";"], "File": "ARMBaseInfo19", "Func": "getARMRegisterNumbering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66274, "Length": 210, "Cover_Rate": 0.5109489051094891} {"Template_token": ["", "switch", "(", "CC", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInfo21", "Func": "ARMCondCodeToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66275, "Length": 102, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMBaseInfo21", "Func": "ARMCondCodeToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66276, "Length": 54, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "case", "MI", ":", "return", "PL", ";", "case", "PL", ":", "return", "MI", ";", "case", "VS", ":", "return", "VC", ";", "case", "VC", ":", "return", "VS", ";", "case", "HI", ":", "return", "LS", ";", "case", "LS", ":", "return", "HI", ";", "case", "GE", ":", "return", "LT", ";", "case", "LT", ":", "return", "GE", ";", "case", "GT", ":", "return", "LE", ";", "case", "LE", ":", "return", "GT", ";", "case", "PRI", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInfo21", "Func": "getOppositeCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66277, "Length": 70, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "return", "StringSwitch", "<", "unsigned", ">", "(", "CC", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInfo23", "Func": "ARMCondCodeFromString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66278, "Length": 139, "Cover_Rate": 0.7637362637362637} {"Template_token": ["", "return", "StringSwitch", "<", "unsigned", ">", "(", "CC", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInfo23", "Func": "ARMCondCodeFromString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66279, "Length": 139, "Cover_Rate": 0.7637362637362637} {"Template_token": ["", "inline", "static", "unsigned", "VectorCondCodeFromString", "(", "StringRef", "CC", ")", "{", "return", "StringSwitch", "<", "unsigned", ">", "(", "CC", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInfo23", "Func": "ARMVectorCondCodeFromString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66281, "Length": 43, "Cover_Rate": 0.9148936170212766} {"Template_token": ["", "switch", "(", "CC", ")", "{", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMBaseInfo23", "Func": "ARMVPTPredToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66282, "Length": 17, "Cover_Rate": 0.3469387755102041} {"Template_token": ["", "return", "(", "FeaturesRequired", "&", "ActiveFeatures", ")", "==", "FeaturesRequired", ";"], "ground_truth": ["}"], "File": "ARMBaseInfo23", "Func": "hasRequiredFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66284, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "bool", "isInRequiredFeatures", "(", "FeatureBitset", "TestFeatures", ")", "const", "{"], "ground_truth": ["return", "(", "FeaturesRequired", "&", "TestFeatures", ")", "==", "TestFeatures", ";"], "File": "ARMBaseInfo23", "Func": "isInRequiredFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66285, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "case", "R0", ":", "case", "S0", ":", "case", "D0", ":", "case", "Q0", ":", "return", "", ";", "case", "R1", ":", "case", "S1", ":", "case", "D1", ":", "case", "Q1", ":", "return", "", ";", "case", "R2", ":", "case", "S2", ":", "case", "D2", ":", "case", "Q2", ":", "return", "", ";", "case", "R3", ":", "case", "S3", ":", "case", "D3", ":", "case", "Q3", ":", "return", "", ";", "case", "R4", ":", "case", "S4", ":", "case", "D4", ":", "case", "Q4", ":", "return", "", ";", "case", "R5", ":", "case", "S5", ":", "case", "D5", ":", "case", "Q5", ":", "return", "", ";", "case", "R6", ":", "case", "S6", ":", "case", "D6", ":", "case", "Q6", ":", "return", "", ";", "case", "R7", ":", "case", "S7", ":", "case", "D7", ":", "case", "Q7", ":", "return", "", ";", "case", "R8", ":", "case", "S8", ":", "case", "D8", ":", "case", "Q8", ":", "return", "", ";", "case", "R9", ":", "case", "S9", ":", "case", "D9", ":", "case", "Q9", ":", "return", "", ";", "case", "R10", ":", "case", "S10", ":", "case", "D10", ":", "case", "Q10", ":", "return", "", ";", "case", "R11", ":", "case", "S11", ":", "case", "D11", ":", "case", "Q11", ":", "return", "", ";", "case", "R12", ":", "case", "S12", ":", "case", "D12", ":", "case", "Q12", ":", "return", "", ";", "case", "SP", ":", "case", "S13", ":", "case", "D13", ":", "case", "Q13", ":", "return", "", ";", "case", "LR", ":", "case", "S14", ":", "case", "D14", ":", "case", "Q14", ":", "return", "", ";", "case", "PC", ":", "case", "S15", ":", "case", "D15", ":", "case", "Q15", ":", "return", "", ";", "case", "S16", ":", "case", "D16", ":", "return", "", ";", "case", "S17", ":", "case", "D17", ":", "return", "", ";", "case", "S18", ":", "case", "D18", ":", "return", "", ";", "case", "S19", ":", "case", "D19", ":", "return", "", ";", "case", "S20", ":", "case", "D20", ":", "return", "", ";", "case", "S21", ":", "case", "D21", ":", "return", "", ";", "case", "S22", ":", "case", "D22", ":", "return", "", ";", "case", "S23", ":", "case", "D23", ":", "return", "", ";", "case", "S24", ":", "case", "D24", ":", "return", "", ";", "case", "S25", ":", "case", "D25", ":", "return", "", ";", "case", "S26", ":", "case", "D26", ":", "return", "", ";", "case", "S27", ":", "case", "D27", ":", "return", "", ";", "case", "S28", ":", "case", "D28", ":", "return", "", ";", "case", "S29", ":", "case", "D29", ":", "return", "", ";", "case", "S30", ":", "case", "D30", ":", "return", "", ";", "case", "S31", ":", "case", "D31", ":", "return", "", ";", "case", "D0_D2", ":", "return", "", ";", "case", "D1_D2", ":", "case", "D1_D3", ":", "return", "", ";", "case", "D2_D4", ":", "return", "", ";", "case", "D3_D4", ":", "case", "D3_D5", ":", "return", "", ";", "case", "D4_D6", ":", "return", "", ";", "case", "D5_D6", ":", "case", "D5_D7", ":", "return", "", ";", "case", "D6_D8", ":", "return", "", ";", "case", "D7_D8", ":", "case", "D7_D9", ":", "return", "", ";", "case", "D8_D10", ":", "return", "", ";", "case", "D9_D10", ":", "case", "D9_D11", ":", "return", "", ";", "case", "D10_D12", ":", "return", "", ";", "case", "D11_D12", ":", "case", "D11_D13", ":", "return", "", ";", "case", "D12_D14", ":", "return", "", ";", "case", "D13_D14", ":", "case", "D13_D15", ":", "return", "", ";", "case", "D14_D16", ":", "return", "", ";", "case", "D15_D16", ":", "case", "D15_D17", ":", "return", "", ";"], "ground_truth": ["case", "D16_D18", ":", "return", "", ";"], "File": "ARMBaseInfo33", "Func": "getARMRegisterNumbering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66288, "Length": 510, "Cover_Rate": 0.8018867924528302} {"Template_token": ["", "switch", "(", "NumInsts", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "break", ";"], "ground_truth": ["}", ";"], "File": "ARMBaseInfo36", "Func": "getARMVPTBlockMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66289, "Length": 35, "Cover_Rate": 0.603448275862069} {"Template_token": ["", "switch", "(", "NumInsts", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMBaseInfo36", "Func": "getARMVPTBlockMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66290, "Length": 23, "Cover_Rate": 0.39655172413793105} {"Template_token": ["", "", "expandPredBlockMask", "(", "", "BlockMask", ",", "", "Kind", ")", "{", "using", "PredBlockMask", "=", "", ";", "assert", "(", "Kind", "!=", "", "&&", "", ")", ";", "assert", "(", "countTrailingZeros", "(", "(", "unsigned", ")", "BlockMask", ")", "!=", "", "&&", "", ")", ";", "auto", "ChooseMask", "=", "[", "&", "]", "(", "PredBlockMask", "AddedThen", ",", "PredBlockMask", "AddedElse", ")", "{", "return", "Kind", "==", "", "?", "AddedThen", ":", "AddedElse", ";", "}", ";", "switch", "(", "BlockMask", ")", "{", "case", "PredBlockMask", "::", "T", ":"], "ground_truth": ["return", "ChooseMask", "(", "PredBlockMask", "::", "TT", ",", "PredBlockMask", "::", "TE", ")", ";"], "File": "ARMBaseInfo3", "Func": "expandPredBlockMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66291, "Length": 86, "Cover_Rate": 0.41148325358851673} {"Template_token": ["", "inline", "static", "const", "char", "*", "AddrModeToString", "(", "AddrMode", "addrmode", ")", "{", "switch", "(", "addrmode", ")", "{", "case", "AddrModeNone", ":", "return", "", ";", "case", "AddrMode1", ":", "return", "", ";", "case", "AddrMode2", ":", "return", "", ";", "case", "AddrMode3", ":", "return", "", ";", "case", "AddrMode4", ":", "return", "", ";", "case", "AddrMode5", ":", "return", "", ";", "case", "AddrMode5FP16", ":", "return", "", ";", "case", "AddrMode6", ":", "return", "", ";", "case", "AddrModeT1_1", ":", "return", "", ";", "case", "AddrModeT1_2", ":", "return", "", ";", "case", "AddrModeT1_4", ":", "return", "", ";", "case", "AddrModeT1_s", ":", "return", "", ";", "case", "AddrModeT2_i12", ":", "return", "", ";", "case", "AddrModeT2_i8", ":", "return", "", ";"], "ground_truth": ["case", "AddrModeT2_so", ":", "return", "", ";"], "File": "ARMBaseInfo42", "Func": "AddrModeToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66292, "Length": 106, "Cover_Rate": 0.8412698412698413} {"Template_token": ["", "case", "AddrModeT2_i8neg", ":", "return", "", ";", "case", "AddrModeT2_so", ":", "return", "", ";", "case", "AddrModeT2_pc", ":", "return", "", ";", "case", "AddrModeT2_i8s4", ":", "return", "", ";", "case", "AddrMode_i12", ":", "return", "", ";", "case", "AddrModeT2_ldrex", ":", "return", "", ";", "case", "AddrModeT2_i7s4", ":", "return", "", ";", "case", "AddrModeT2_i7s2", ":", "return", "", ";", "case", "AddrModeT2_i7", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInfo44", "Func": "AddrModeToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66293, "Length": 56, "Cover_Rate": 0.345679012345679} {"Template_token": ["", "case", "RESERVED_10", ":", "return", "", ";", "case", "RESERVED_11", ":", "return", "", ";", "case", "RESERVED_12", ":", "return", "", ";", "case", "RESERVED_13", ":", "return", "", ";", "case", "RESERVED_14", ":", "return", "", ";", "case", "SY", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInfo48", "Func": "InstSyncBOptToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66294, "Length": 38, "Cover_Rate": 0.3140495867768595} {"Template_token": ["", "case", "AddrMode4", ":", "return", "", ";", "case", "AddrMode5", ":", "return", "", ";", "case", "AddrMode6", ":", "return", "", ";", "case", "AddrModeT1_1", ":", "return", "", ";", "case", "AddrModeT1_2", ":", "return", "", ";", "case", "AddrModeT1_4", ":", "return", "", ";", "case", "AddrModeT1_s", ":", "return", "", ";", "case", "AddrModeT2_i12", ":", "return", "", ";", "case", "AddrModeT2_i8", ":", "return", "", ";", "case", "AddrModeT2_so", ":", "return", "", ";", "case", "AddrModeT2_pc", ":", "return", "", ";"], "ground_truth": ["case", "AddrModeT2_i8s4", ":", "return", "", ";"], "File": "ARMBaseInfo52", "Func": "AddrModeToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66295, "Length": 72, "Cover_Rate": 0.5669291338582677} {"Template_token": ["", "inline", "static", "const", "char", "*", "AddrModeToString", "(", "AddrMode", "addrmode", ")", "{", "switch", "(", "addrmode", ")", "{", "case", "AddrModeNone", ":", "return", "", ";", "case", "AddrMode1", ":", "return", "", ";", "case", "AddrMode2", ":", "return", "", ";", "case", "AddrMode3", ":", "return", "", ";", "case", "AddrMode4", ":", "return", "", ";", "case", "AddrMode5", ":", "return", "", ";", "case", "AddrMode6", ":", "return", "", ";", "case", "AddrModeT1_1", ":", "return", "", ";", "case", "AddrModeT1_2", ":", "return", "", ";", "case", "AddrModeT1_4", ":", "return", "", ";", "case", "AddrModeT1_s", ":", "return", "", ";", "case", "AddrModeT2_i12", ":", "return", "", ";", "case", "AddrModeT2_i8", ":", "return", "", ";", "case", "AddrModeT2_so", ":", "return", "", ";", "case", "AddrModeT2_pc", ":", "return", "", ";", "case", "AddrModeT2_i8s4", ":", "return", "", ";", "case", "AddrMode_i12", ":", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInfo", "Func": "AddrModeToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66296, "Length": 119, "Cover_Rate": 0.9916666666666667} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMBaseInfo", "Func": "ARMCondCodeToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66297, "Length": 66, "Cover_Rate": 0.45517241379310347} {"Template_token": ["", "inline", "static", "const", "char", "*", "IFlagsToString", "(", "unsigned", "val", ")", "{", "switch", "(", "val", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "F", ":", "return", "", ";", "case", "I", ":", "return", "", ";", "case", "A", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInfo", "Func": "IFlagsToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66298, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "inline", "static", "const", "char", "*", "IModToString", "(", "unsigned", "val", ")", "{", "switch", "(", "val", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "IE", ":", "return", "", ";"], "ground_truth": ["case", "ID", ":", "return", "", ";"], "File": "ARMBaseInfo", "Func": "IModToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66299, "Length": 35, "Cover_Rate": 0.9459459459459459} {"Template_token": ["", "switch", "(", "val", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "IE", ":", "return", "", ";", "case", "ID", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInfo", "Func": "IModToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66300, "Length": 26, "Cover_Rate": 0.7027027027027027} {"Template_token": ["", "static", "inline", "bool", "isLowRegister", "(", "unsigned", "Reg", ")", "{", "using", "namespace", "", ";", "switch", "(", "Reg", ")", "{", "case", "R0", ":", "case", "R1", ":", "case", "R2", ":", "case", "R3", ":", "case", "R4", ":", "case", "R5", ":", "case", "R6", ":", "case", "R7", ":", "return", "true", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInfo", "Func": "isARMLowRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66301, "Length": 50, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "return", "lookupMClassSysRegByM2M3Encoding8", "(", "(", "", "<<", "", ")", "|", "(", "SYSm", "&", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInfo", "Func": "lookupMClassSysRegAPSRNonDeprecated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66302, "Length": 17, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "const", "MClassSysReg", "*", "lookupMClassSysRegBy12bitSYSmValue", "(", "unsigned", "SYSm", ")", "{"], "ground_truth": ["return", "lookupMClassSysRegByM1Encoding12", "(", "SYSm", ")", ";"], "File": "ARMBaseInfo", "Func": "lookupMClassSysRegBy12bitSYSmValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66304, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "const", "MClassSysReg", "*", "lookupMClassSysRegBy12bitSYSmValue", "(", "unsigned", "SYSm", ")", "{", "return", "lookupMClassSysRegByM1Encoding12", "(", "SYSm", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInfo", "Func": "lookupMClassSysRegBy12bitSYSmValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66305, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MClassSysReg", "*", "lookupMClassSysRegBy8bitSYSmValue", "(", "unsigned", "SYSm", ")", "{"], "ground_truth": ["return", "", "(", "(", "", "<<", "", ")", "|", "(", "SYSm", "&", "", ")", ")", ";"], "File": "ARMBaseInfo", "Func": "lookupMClassSysRegBy8bitSYSmValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66306, "Length": 25, "Cover_Rate": 0.8928571428571429} {"Template_token": ["", "case", "ISHLD", ":", "return", "HasV8", "?", "", ":", "", ";", "case", "RESERVED_8", ":", "return", "", ";", "case", "NSH", ":", "return", "", ";", "case", "NSHST", ":", "return", "", ";", "case", "NSHLD", ":", "return", "HasV8", "?", "", ":", "", ";", "case", "RESERVED_4", ":", "return", "", ";", "case", "OSH", ":", "return", "", ";", "case", "OSHST", ":", "return", "", ";", "case", "OSHLD", ":", "return", "HasV8", "?", "", ":", "", ";", "case", "RESERVED_0", ":", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInfo", "Func": "MemBOptToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66308, "Length": 73, "Cover_Rate": 0.5214285714285715} {"Template_token": ["", "case", "NSHST", ":", "return", "", ";", "case", "NSHLD", ":", "return", "HasV8", "?", "", ":", "", ";", "case", "RESERVED_4", ":", "return", "", ";", "case", "OSH", ":", "return", "", ";", "case", "OSHST", ":", "return", "", ";"], "ground_truth": ["case", "OSHLD", ":", "return", "HasV8", "?", "", ":", "", ";"], "File": "ARMBaseInfo", "Func": "MemBOptToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66309, "Length": 44, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "return", "MIB", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)1", "Func": "AddDefaultCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66310, "Length": 9, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "return", "MIB", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)1", "Func": "AddDefaultCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66311, "Length": 9, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "return", "MIB", ".", "addImm", "(", "(", "int64_t", ")", "", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)1", "Func": "AddDefaultPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66312, "Length": 17, "Cover_Rate": 0.53125} {"Template_token": ["", "static", "inline", "const", "MachineInstrBuilder", "&", "AddDefaultT1CC", "(", "const", "MachineInstrBuilder", "&", "MIB", ",", "bool", "isDead", "=", "false", ")", "{", "return", "MIB", ".", "addReg", "(", "", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "isDead", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)1", "Func": "AddDefaultT1CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66315, "Length": 37, "Cover_Rate": 0.9487179487179487} {"Template_token": ["", "static", "inline", "const", "MachineInstrBuilder", "&", "AddNoT1CC", "(", "const", "MachineInstrBuilder", "&", "MIB", ")", "{"], "ground_truth": ["return", "MIB", ".", "addReg", "(", "", ")", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "AddNoT1CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66317, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "break", ";", "}", "switch", "(", "Load2", "->", "getMachineOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "}", "if", "(", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", "||", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "if", "(", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Load2", "->", "getOperand", "(", "", ")", ")", ")", "{"], "ground_truth": ["Offset1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "", ")", ")", "->", "getSExtValue", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "areLoadsFromSameBasePtr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66318, "Length": 156, "Cover_Rate": 0.46017699115044247} {"Template_token": ["", "void", "BaseInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "bool", "GPRDest", "=", "", ".", "contains", "(", "DestReg", ")", ";", "bool", "GPRSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "if", "(", "GPRDest", "&&", "GPRSrc", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ")", ";", "return", ";", "}", "bool", "SPRDest", "=", "", ".", "contains", "(", "DestReg", ")", ";", "bool", "SPRSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "SPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "GPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "SPRDest", "&&", "GPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "if", "(", "Opc", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "return", ";", "}", "unsigned", "BeginIdx", "=", "", ";", "unsigned", "SubRegs", "=", "", ";", "int", "Spacing", "=", "", ";", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";"], "ground_truth": ["else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66321, "Length": 303, "Cover_Rate": 0.38161209068010077} {"Template_token": ["", "unsigned", "Opc", "=", "isSub", "?", "", ":", "", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "emitARMRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66322, "Length": 64, "Cover_Rate": 0.3368421052631579} {"Template_token": ["", "static", "const", "MachineInstr", "*", "getBundledDefMI", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "const", "MachineInstr", "*", "MI", ",", "unsigned", "Reg", ",", "unsigned", "&", "DefIdx", ",", "unsigned", "&", "Dist", ")", "{", "Dist", "=", "", ";"], "ground_truth": ["MachineBasicBlock", "::", "const_iterator", "I", "=", "MI", ";", "++", "I", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "getBundledDefMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66323, "Length": 42, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "GetInstSizeInBytes", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "getSize", "(", ")", ")", "return", "MCID", ".", "getSize", "(", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "return", "getInlineAsmLength", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ",", "*", "MAI", ")", ";", "if", "(", "MI", "->", "isLabel", "(", ")", ")", "return", "", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "PROLOG_LABEL", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "", ";", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleLength", "(", "MI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "EntrySize", "=", "(", "Opc", "==", "", ")", "?", "", ":", "(", "(", "Opc", "==", "", ")", "?", "", ":", "", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";"], "ground_truth": ["assert", "(", "MJTI", "!=", "", ")", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66324, "Length": 343, "Cover_Rate": 0.7130977130977131} {"Template_token": ["", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "getSize", "(", ")", ")", "return", "MCID", ".", "getSize", "(", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "return", "getInlineAsmLength", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ",", "*", "MAI", ")", ";", "if", "(", "MI", "->", "isLabel", "(", ")", ")", "return", "", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "PROLOG_LABEL", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "", ";", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleLength", "(", "MI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo (2)1", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66325, "Length": 210, "Cover_Rate": 0.4365904365904366} {"Template_token": ["", "", "getPredicate", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";"], "ground_truth": ["return", "PIdx", "!=", "-", "", "?", "(", "", ")", "MI", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ":", "", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "getPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66326, "Length": 41, "Cover_Rate": 0.8541666666666666} {"Template_token": ["", "", "getPredicate", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "return", "PIdx", "!=", "-", "", "?", "(", "", ")", "MI", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ":", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)1", "Func": "getPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66327, "Length": 42, "Cover_Rate": 0.875} {"Template_token": ["", "return", "Subtarget", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)1", "Func": "getSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66328, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "inline", "bool", "isCondBranchOpcode", "(", "int", "Opc", ")", "{", "return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)1", "Func": "isCondBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66331, "Length": 23, "Cover_Rate": 0.7931034482758621} {"Template_token": ["", "bool", "isFpMLxInstruction", "(", "unsigned", "Opcode", ")", "const", "{", "return", "MLxEntryMap", ".", "count", "(", "Opcode", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)1", "Func": "isFpMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66332, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)1", "Func": "isJumpTableBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66336, "Length": 22, "Cover_Rate": 0.5365853658536586} {"Template_token": ["", "return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)1", "Func": "isJumpTableBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66337, "Length": 22, "Cover_Rate": 0.5365853658536586} {"Template_token": ["", "static", "inline", "bool", "isPopOpcode", "(", "int", "Opc", ")", "{", "return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)1", "Func": "isPopOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66338, "Length": 39, "Cover_Rate": 0.7358490566037735} {"Template_token": ["", "static", "inline", "bool", "isPopOpcode", "(", "int", "Opc", ")", "{", "return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)1", "Func": "isPopOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66339, "Length": 39, "Cover_Rate": 0.7358490566037735} {"Template_token": ["", "if", "(", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "FunctionInfo", "*", "AFI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "return", "AFI", "->", "isThumb2Function", "(", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66340, "Length": 49, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "return", "AFI", "->", "isThumb2Function", "(", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)1", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66341, "Length": 33, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "BranchProbability", "Probability", ")", "const", "override", "{", "return", "NumCycles", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)1", "Func": "isProfitableToDupForIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66342, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)1", "Func": "isPushOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66344, "Length": 18, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "while", "(", "++", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "isDebugValue", "(", ")", ")", ";", "if", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "!", "MI", "->", "isCall", "(", ")", "&&", "MI", "->", "definesRegister", "(", "", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)1", "Func": "isSchedulingBoundary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66346, "Length": 62, "Cover_Rate": 0.5040650406504065} {"Template_token": ["", "if", "(", "SrcReg", "==", "MI", "->", "getOperand", "(", "CommonUse", "?", "", ":", "", ")", ".", "getReg", "(", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "{", "const", "MachineInstr", "&", "Copy", "=", "*", "MI", ";", "MachineBasicBlock", "::", "iterator", "AND", "(", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ")", ";", "if", "(", "AND", "==", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "false", ";", "MI", "=", "AND", ";"], "ground_truth": ["return", "isSuitableForMask", "(", "MI", ",", "Copy", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CmpMask", ",", "true", ")", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "isSuitableForMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66347, "Length": 96, "Cover_Rate": 0.6} {"Template_token": ["", "static", "inline", "bool", "isUncondBranchOpcode", "(", "int", "Opc", ")", "{", "return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)1", "Func": "isUncondBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66348, "Length": 23, "Cover_Rate": 0.7931034482758621} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "addOperand", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "", "(", "", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMI", "->", "hasOptionalDef", "(", ")", ")", "AddDefaultCC", "(", "NewMI", ")", ";", "MachineOperand", "FalseReg", "=", "MI", "->", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";"], "ground_truth": ["FalseReg", ".", "setImplicit", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66351, "Length": 130, "Cover_Rate": 0.3857566765578635} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "addOperand", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";"], "ground_truth": ["unsigned", "CondCode", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66352, "Length": 189, "Cover_Rate": 0.5608308605341247} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI1", "->", "getOperand", "(", "", ")", ";", "if", "(", "MO0", ".", "getOffset", "(", ")", "!=", "MO1", ".", "getOffset", "(", ")", ")", "return", "false", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "MO0", ".", "getGlobal", "(", ")", "==", "MO1", ".", "getGlobal", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MI0", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", "->", "getConstantPool", "(", ")", ";", "int", "CPI0", "=", "MO0", ".", "getIndex", "(", ")", ";", "int", "CPI1", "=", "MO1", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE0", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI0", "]", ";", "const", "MachineConstantPoolEntry", "&", "MCPE1", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI1", "]", ";", "bool", "isCP0", "=", "MCPE0", ".", "isMachineConstantPoolEntry", "(", ")", ";", "bool", "isCP1", "=", "MCPE1", ".", "isMachineConstantPoolEntry", "(", ")", ";", "if", "(", "isCP0", "&&", "isCP1", ")", "{", "ConstantPoolValue", "*", "ACPV0", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE0", ".", "Val", ".", "MachineCPVal", ")", ";", "ConstantPoolValue", "*", "ACPV1", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE1", ".", "Val", ".", "MachineCPVal", ")", ";", "return", "ACPV0", "->", "hasSameValue", "(", "ACPV1", ")", ";", "}", "else", "if", "(", "!", "isCP0", "&&", "!", "isCP1", ")", "{", "return", "MCPE0", ".", "Val", ".", "ConstVal", "==", "MCPE1", ".", "Val", ".", "ConstVal", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "MI1", "->", "getOpcode", "(", ")", "!=", "Opcode", ")", "return", "false", ";", "if", "(", "MI0", "->", "getNumOperands", "(", ")", "!=", "MI1", "->", "getNumOperands", "(", ")", ")", "return", "false", ";", "unsigned", "Addr0", "=", "MI0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Addr1", "=", "MI1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Addr0", "!=", "Addr1", ")", "{", "if", "(", "!", "MRI", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Addr0", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Addr1", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def0", "=", "MRI", "->", "getVRegDef", "(", "Addr0", ")", ";", "MachineInstr", "*", "Def1", "=", "MRI", "->", "getVRegDef", "(", "Addr1", ")", ";", "if", "(", "!", "produceSameValue", "(", "Def0", ",", "Def1", ",", "MRI", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO0", "=", "MI0", "->", "getOperand", "(", "i", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI1", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO0", ".", "isIdenticalTo", "(", "MO1", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", "return", "MI0", "->", "isIdenticalTo", "(", "MI1", ",", "MachineInstr", "::", "IgnoreVRegDefs", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)1", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66353, "Length": 445, "Cover_Rate": 0.75809199318569} {"Template_token": ["", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "MO0", ".", "getGlobal", "(", ")", "==", "MO1", ".", "getGlobal", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MI0", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", "->", "getConstantPool", "(", ")", ";", "int", "CPI0", "=", "MO0", ".", "getIndex", "(", ")", ";", "int", "CPI1", "=", "MO1", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE0", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI0", "]", ";", "const", "MachineConstantPoolEntry", "&", "MCPE1", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI1", "]", ";", "bool", "isCP0", "=", "MCPE0", ".", "isMachineConstantPoolEntry", "(", ")", ";", "bool", "isCP1", "=", "MCPE1", ".", "isMachineConstantPoolEntry", "(", ")", ";", "if", "(", "isCP0", "&&", "isCP1", ")", "{", "ConstantPoolValue", "*", "ACPV0", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE0", ".", "Val", ".", "MachineCPVal", ")", ";", "ConstantPoolValue", "*", "ACPV1", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE1", ".", "Val", ".", "MachineCPVal", ")", ";", "return", "ACPV0", "->", "hasSameValue", "(", "ACPV1", ")", ";", "}", "else", "if", "(", "!", "isCP0", "&&", "!", "isCP1", ")", "{", "return", "MCPE0", ".", "Val", ".", "ConstVal", "==", "MCPE1", ".", "Val", ".", "ConstVal", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "MI1", "->", "getOpcode", "(", ")", "!=", "Opcode", ")", "return", "false", ";", "if", "(", "MI0", "->", "getNumOperands", "(", ")", "!=", "MI1", "->", "getNumOperands", "(", ")", ")", "return", "false", ";", "unsigned", "Addr0", "=", "MI0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Addr1", "=", "MI1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Addr0", "!=", "Addr1", ")", "{", "if", "(", "!", "MRI", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Addr0", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Addr1", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def0", "=", "MRI", "->", "getVRegDef", "(", "Addr0", ")", ";", "MachineInstr", "*", "Def1", "=", "MRI", "->", "getVRegDef", "(", "Addr1", ")", ";", "if", "(", "!", "produceSameValue", "(", "Def0", ",", "Def1", ",", "MRI", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO0", "=", "MI0", "->", "getOperand", "(", "i", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI1", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO0", ".", "isIdenticalTo", "(", "MO1", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66354, "Length": 402, "Cover_Rate": 0.6848381601362862} {"Template_token": ["", "if", "(", "Load1", "->", "getMachineOpcode", "(", ")", "!=", "Load2", "->", "getMachineOpcode", "(", ")", ")", "return", "false", ";", "if", "(", "NumLoads", ">=", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)1", "Func": "shouldScheduleLoadsNear", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66355, "Length": 30, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "shouldScheduleLoadsNear", "(", "SDNode", "*", "Load1", ",", "SDNode", "*", "Load2", ",", "int64_t", "Offset1", ",", "int64_t", "Offset2", ",", "unsigned", "NumLoads", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "return", "false", ";", "assert", "(", "Offset2", ">", "Offset1", ")", ";", "if", "(", "(", "Offset2", "-", "Offset1", ")", "/", "", ">", "", ")", "return", "false", ";", "if", "(", "Load1", "->", "getMachineOpcode", "(", ")", "!=", "Load2", "->", "getMachineOpcode", "(", ")", ")", "return", "false", ";", "if", "(", "NumLoads", ">=", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)1", "Func": "shouldScheduleLoadsNear", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66356, "Length": 87, "Cover_Rate": 1.0} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "ShAmt", "=", "DefMI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "ShAmt", "==", "", "||", "ShAmt", "==", "", ")", "--", "Adjust", ";", "break", ";", "}", "}", "}", "else", "if", "(", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "ShOpVal", "=", "DefMI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "", "(", "ShOpVal", ")", "==", "", ";", "unsigned", "ShImm", "=", "", "(", "ShOpVal", ")", ";", "if", "(", "!", "isSub", "&&", "(", "ShImm", "==", "", "||", "(", "(", "ShImm", "==", "", "||", "ShImm", "==", "", "||", "ShImm", "==", "", ")", "&&", "", "(", "ShOpVal", ")", "==", "", ")", ")", ")", "Adjust", "-=", "", ";", "else", "if", "(", "!", "isSub", "&&", "ShImm", "==", "", "&&", "", "(", "ShOpVal", ")", "==", "", ")", "--", "Adjust", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "ShAmt", "=", "DefMI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "ShAmt", "==", "", "||", "ShAmt", "==", "", "||", "ShAmt", "==", "", "||", "ShAmt", "==", "", ")", "Adjust", "-=", "", ";", "break", ";", "}", "}", "}", "if", "(", "DefAlign", "<", "", "&&", "Subtarget", ".", "checkVLDnAccessAlignment", "(", ")", ")", "{", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo (2)2", "Func": "adjustDefLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66357, "Length": 455, "Cover_Rate": 0.4845580404685836} {"Template_token": ["", "}", "if", "(", "isIndirectBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isJumpTableBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "CantAnalyze", "=", "true", ";", "}", "else", "if", "(", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "TBB", "=", "I", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "}", "else", "if", "(", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "!", "Cond", ".", "empty", "(", ")", ")", "return", "true", ";", "assert", "(", "!", "FBB", "&&", "", ")", ";", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "if", "(", "I", "->", "isReturn", "(", ")", ")", "{", "CantAnalyze", "=", "!", "isPredicated", "(", "*", "I", ")", ";", "}", "else", "{", "return", "true", ";", "}", "if", "(", "!", "isPredicated", "(", "*", "I", ")", "&&", "(", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isIndirectBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isJumpTableBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "I", "->", "isReturn", "(", ")", ")", ")", "{", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "nullptr", ";", "if", "(", "AllowModify", ")", "{", "MachineBasicBlock", "::", "iterator", "DI", "=", "std", "::", "next", "(", "I", ")", ";", "while", "(", "DI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineInstr", "&", "InstToDelete", "=", "*", "DI", ";", "++", "DI", ";", "InstToDelete", ".", "eraseFromParent", "(", ")", ";", "}", "}", "}", "if", "(", "CantAnalyze", ")", "return", "true", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "false", ";", "--", "I", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "analyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66358, "Length": 281, "Cover_Rate": 0.687041564792176} {"Template_token": ["", "bool", "CantAnalyze", "=", "false", ";", "while", "(", "I", "->", "isDebugValue", "(", ")", "||", "!", "I", "->", "isTerminator", "(", ")", ")", "{", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "false", ";", "--", "I", ";", "}", "if", "(", "isIndirectBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isJumpTableBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "CantAnalyze", "=", "true", ";", "}", "else", "if", "(", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "TBB", "=", "I", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "}", "else", "if", "(", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "!", "Cond", ".", "empty", "(", ")", ")", "return", "true", ";"], "ground_truth": ["assert", "(", "!", "FBB", "&&", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "analyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66359, "Length": 124, "Cover_Rate": 0.30317848410757947} {"Template_token": ["", "SrcReg2", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "", ";", "CmpValue", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "", ";"], "ground_truth": ["CmpMask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "analyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66360, "Length": 61, "Cover_Rate": 0.32275132275132273} {"Template_token": ["", "assert", "(", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "TrueOp", "=", "", ";"], "ground_truth": ["FalseOp", "=", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "analyzeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66361, "Length": 31, "Cover_Rate": 0.3163265306122449} {"Template_token": ["", "TrueOp", "=", "", ";", "FalseOp", "=", "", ";", "Cond", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "Optimizable", "=", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "analyzeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66362, "Length": 39, "Cover_Rate": 0.3979591836734694} {"Template_token": ["", "BaseInstrInfo", "::", "BaseInstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "GenInstrInfo", "(", "", ",", "", ")", ",", "Subtarget", "(", "STI", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "array_lengthof", "(", "_MLxTable", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MLxEntryMap", ".", "insert", "(", "std", "::", "make_pair", "(", "_MLxTable", "[", "i", "]", ".", "MLxOpc", ",", "i", ")", ")", ".", "second", ")", "llvm_unreachable", "(", "", ")", ";", "MLxHazardOpcodes", ".", "insert", "(", "_MLxTable", "[", "i", "]", ".", "AddSubOpc", ")", ";", "MLxHazardOpcodes", ".", "insert", "(", "_MLxTable", "[", "i", "]", ".", "MulOpc", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "ARMBaseInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66363, "Length": 99, "Cover_Rate": 0.9611650485436893} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "array_lengthof", "(", "_MLxTable", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MLxEntryMap", ".", "insert", "(", "std", "::", "make_pair", "(", "_MLxTable", "[", "i", "]", ".", "MLxOpc", ",", "i", ")", ")", ".", "second", ")", "llvm_unreachable", "(", "", ")", ";", "MLxHazardOpcodes", ".", "insert", "(", "_MLxTable", "[", "i", "]", ".", "AddSubOpc", ")", ";", "MLxHazardOpcodes", ".", "insert", "(", "_MLxTable", "[", "i", "]", ".", "MulOpc", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "ARMBaseInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66364, "Length": 76, "Cover_Rate": 0.7378640776699029} {"Template_token": ["", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "&&", "", ")", ";", "unsigned", "DReg", "=", "Reg", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "DReg", "=", "", "+", "(", "Reg", "-", "", ")", "/", "", ";"], "ground_truth": ["assert", "(", "TRI", "->", "isSuperRegister", "(", "Reg", ",", "DReg", ")", "&&", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "breakPartialRegDependency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66365, "Length": 62, "Cover_Rate": 0.31155778894472363} {"Template_token": ["", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MRI", ".", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "nullptr", ";", "MachineInstr", "*", "MI", "=", "MRI", ".", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "MI", ")", "return", "nullptr", ";", "if", "(", "!", "MI", "->", "isPredicable", "(", ")", ")", "return", "nullptr", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "canFoldIntoMOVCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66366, "Length": 92, "Cover_Rate": 0.42790697674418604} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "", "||", "PredReg", "!=", "", ")", "return", "nullptr", ";", "MachineInstr", "*", "CommutedMI", "=", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "nullptr", ";", "CommutedMI", "->", "getOperand", "(", "CommutedMI", "->", "findFirstPredOperandIdx", "(", ")", ")", ".", "setImm", "(", "", "(", "CC", ")", ")", ";", "return", "CommutedMI", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "commuteInstructionImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66367, "Length": 83, "Cover_Rate": 0.5886524822695035} {"Template_token": ["", "static", "inline", "MachineOperand", "condCodeOp", "(", "unsigned", "CCReg", "=", "", ")", "{", "return", "MachineOperand", "::", "CreateReg", "(", "CCReg", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "condCodeOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66368, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Subtarget", ".", "isMClass", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "copyFromCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66370, "Length": 59, "Cover_Rate": 0.5} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";"], "ground_truth": ["if", "(", "Subtarget", ".", "isMClass", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "copyFromCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66371, "Length": 38, "Cover_Rate": 0.3220338983050847} {"Template_token": ["", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "Subtarget", ".", "isFPOnlySP", "(", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "SrcReg", "==", "", ")", "{", "copyFromCPSR", "(", "MBB", ",", "I", ",", "DestReg", ",", "KillSrc", ",", "Subtarget", ")", ";", "return", ";", "}", "else", "if", "(", "DestReg", "==", "", ")", "{", "copyToCPSR", "(", "MBB", ",", "I", ",", "SrcReg", ",", "KillSrc", ",", "Subtarget", ")", ";", "return", ";", "}", "assert", "(", "Opc", "&&", "", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "MachineInstrBuilder", "Mov", ";", "if", "(", "TRI", "->", "regsOverlap", "(", "SrcReg", ",", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", ")", ")", ")", "{", "BeginIdx", "=", "BeginIdx", "+", "(", "(", "SubRegs", "-", "", ")", "*", "Spacing", ")", ";", "Spacing", "=", "-", "Spacing", ";", "}", "SmallSet", "<", "unsigned", ",", "", ">", "DstRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "SubRegs", ";", "++", "i", ")", "{", "unsigned", "Dst", "=", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "unsigned", "Src", "=", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "assert", "(", "Dst", "&&", "Src", "&&", "", ")", ";", "assert", "(", "!", "DstRegs", ".", "count", "(", "Src", ")", "&&", "", ")", ";", "DstRegs", ".", "insert", "(", "Dst", ")", ";", "Mov", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ")", ";", "if", "(", "Opc", "==", "", ")", "Mov", ".", "addReg", "(", "Src", ")", ";", "Mov", "=", "AddDefaultPred", "(", "Mov", ")", ";", "if", "(", "Opc", "==", "", ")", "Mov", "=", "AddDefaultCC", "(", "Mov", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66372, "Length": 293, "Cover_Rate": 0.31813246471226925} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ";", "if", "(", "Subtarget", ".", "isMClass", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["else", "MIB", ".", "addImm", "(", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "copyToCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66373, "Length": 44, "Cover_Rate": 0.32592592592592595} {"Template_token": ["", "void", "BaseInstrInfo", "::", "copyToCPSR", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ",", "const", "Subtarget", "&", "Subtarget", ")", "const", "{", "unsigned", "Opc", "=", "Subtarget", ".", "isThumb", "(", ")", "?", "(", "Subtarget", ".", "isMClass", "(", ")", "?", "", ":", "", ")", ":", "", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "copyToCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66374, "Length": 71, "Cover_Rate": 0.5259259259259259} {"Template_token": ["", "const", "InstrItineraryData", "*", "II", "=", "static_cast", "<", "const", "Subtarget", "*", ">", "(", "STI", ")", "->", "getInstrItineraryData", "(", ")", ";", "return", "new", "ScoreboardHazardRecognizer", "(", "II", ",", "DAG", ",", "", ")", ";", "}", "return", "TargetInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "STI", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "CreateTargetHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66375, "Length": 42, "Cover_Rate": 0.6268656716417911} {"Template_token": ["", "unsigned", "CPI", "=", "Orig", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "Orig", ".", "getOperand", "(", "", ")", ".", "setIndex", "(", "CPI", ")", ";", "Orig", ".", "getOperand", "(", "", ")", ".", "setImm", "(", "PCLabelId", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "duplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66377, "Length": 50, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "case", "", ":", "{", "unsigned", "CPI", "=", "Orig", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "Orig", ".", "getOperand", "(", "", ")", ".", "setIndex", "(", "CPI", ")", ";", "Orig", ".", "getOperand", "(", "", ")", ".", "setImm", "(", "PCLabelId", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "duplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66378, "Length": 55, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ";", "assert", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "", ")", ";", "ConstantPoolValue", "*", "ACPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "unsigned", "PCLabelId", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "NewCPV", "=", "nullptr", ";", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ",", "PCLabelId", ",", "", ",", "", ",", "ACPV", "->", "getModifier", "(", ")", ",", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", ";", "else", "if", "(", "ACPV", "->", "isExtSymbol", "(", ")", ")", "NewCPV", "=", "ConstantPoolSymbol", "::"], "ground_truth": ["Create", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ",", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ",", "PCLabelId", ",", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "duplicateCPV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66379, "Length": 144, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "unsigned", "PCLabelId", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "NewCPV", "=", "nullptr", ";", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ",", "PCLabelId", ",", "", ",", "", ",", "ACPV", "->", "getModifier", "(", ")", ",", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", ";", "else", "if", "(", "ACPV", "->", "isExtSymbol", "(", ")", ")", "NewCPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ",", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ",", "PCLabelId", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "NewCPV", "=", "ConstantPoolMBB", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ",", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ",", "PCLabelId", ",", "", ")", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "duplicateCPV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66380, "Length": 212, "Cover_Rate": 0.6730158730158731} {"Template_token": ["", "NumBytes", "&=", "~", "ThisVal", ";", "assert", "(", "", "(", "ThisVal", ")", "!=", "-", "", "&&", "", ")", ";", "unsigned", "Opc", "=", "isSub", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "BaseReg", "=", "DestReg", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "emitARMRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66381, "Length": 88, "Cover_Rate": 0.34108527131782945} {"Template_token": ["", "if", "(", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "unsigned", "Flag", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flag", ",", "", ",", "", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66382, "Length": 99, "Cover_Rate": 0.37786259541984735} {"Template_token": ["", "bool", "isThumb2", "=", "Subtarget", ".", "isThumb2", "(", ")", ";", "const", "BaseInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "LDM", ",", "STM", ";", "if", "(", "isThumb1", "||", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "{", "LDM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "isThumb1", "?", "", ":", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "LDM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ";", "}", "if", "(", "isThumb1", "||", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "{", "STM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "isThumb1", "?", "", ":", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "STM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "expandMEMCPY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66383, "Length": 206, "Cover_Rate": 0.48699763593380613} {"Template_token": ["", "MI", ".", "getParent", "(", ")", "->", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "expandMEMCPY", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MI", ".", "isCopy", "(", ")", "||", "Subtarget", ".", "dontWidenVMOVS", "(", ")", "||", "Subtarget", ".", "isFPOnlySP", "(", ")", ")", "return", "false", ";", "unsigned", "DstRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";"], "ground_truth": ["if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66384, "Length": 153, "Cover_Rate": 0.36515513126491644} {"Template_token": ["", "}", "const", "MCInstrDesc", "&", "UseMCID", "=", "UseMI", ".", "getDesc", "(", ")", ";", "if", "(", "UseMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "UseMCID", ".", "getNumOperands", "(", ")", ";", "if", "(", "UseMI", ".", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "}", "unsigned", "UseOpc", "=", "UseMI", ".", "getOpcode", "(", ")", ";", "unsigned", "NewUseOpc", "=", "", ";", "uint32_t", "ImmVal", "=", "(", "uint32_t", ")", "DefMI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "uint32_t", "SOImmValV1", "=", "", ",", "SOImmValV2", "=", "", ";", "bool", "Commute", "=", "false", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Commute", "=", "UseMI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Reg", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "if", "(", "UseOpc", "==", "", "&&", "Commute", ")", "return", "false", ";", "if", "(", "", "(", "ImmVal", ")", ")", "NewUseOpc", "=", "UseOpc", "==", "", "?", "", ":", "", ";", "else", "if", "(", "", "(", "-", "ImmVal", ")", ")", "{", "ImmVal", "=", "-", "ImmVal", ";", "NewUseOpc", "=", "UseOpc", "==", "", "?", "", ":", "", ";", "}", "else", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "", "(", "ImmVal", ")", ")", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";"], "ground_truth": ["case", "", ":", "NewUseOpc", "=", "", ";", "break", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "FoldImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66385, "Length": 299, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "if", "(", "!", "DefMI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "DefMCID", "=", "DefMI", ".", "getDesc", "(", ")", ";", "if", "(", "DefMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "DefMCID", ".", "getNumOperands", "(", ")", ";", "const", "MachineOperand", "&", "MO", "=", "DefMI", ".", "getOperand", "(", "NumOps", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "UseMCID", "=", "UseMI", ".", "getDesc", "(", ")", ";", "if", "(", "UseMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "UseMCID", ".", "getNumOperands", "(", ")", ";", "if", "(", "UseMI", ".", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "}", "unsigned", "UseOpc", "=", "UseMI", ".", "getOpcode", "(", ")", ";", "unsigned", "NewUseOpc", "=", "", ";", "uint32_t", "ImmVal", "=", "(", "uint32_t", ")", "DefMI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "uint32_t", "SOImmValV1", "=", "", ",", "SOImmValV2", "=", "", ";", "bool", "Commute", "=", "false", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Commute", "=", "UseMI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Reg", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "if", "(", "UseOpc", "==", "", "&&", "Commute", ")", "return", "false", ";"], "ground_truth": ["if", "(", "", "(", "ImmVal", ")", ")", "NewUseOpc", "=", "UseOpc", "==", "", "?", "", ":", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "FoldImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66386, "Length": 283, "Cover_Rate": 0.32379862700228834} {"Template_token": ["", "int", "Scale", "=", "", ";", "unsigned", "ImmOp", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "ImmOp", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "ImmOp", "=", "", ";"], "ground_truth": ["Scale", "=", "-", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getAddSubImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66387, "Length": 41, "Cover_Rate": 0.41} {"Template_token": ["", "inline", "int", "getAddSubImmediate", "(", "MachineInstr", "&", "MI", ")", "{", "int", "Scale", "=", "", ";", "unsigned", "ImmOp", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "ImmOp", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "ImmOp", "=", "", ";", "Scale", "=", "-", "", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo (2)2", "Func": "getAddSubImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66388, "Length": 55, "Cover_Rate": 0.55} {"Template_token": ["", "MachineBasicBlock", "::", "const_instr_iterator", "II", "=", "++", "MI", ".", "getIterator", "(", ")", ";", "assert", "(", "II", "->", "isInsideBundle", "(", ")", "&&", "", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", ".", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "int", "Idx", "=", "-", "", ";", "while", "(", "II", "!=", "E", "&&", "II", "->", "isInsideBundle", "(", ")", ")", "{", "Idx", "=", "II", "->", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "if", "(", "Idx", "!=", "-", "", ")", "break", ";", "if", "(", "II", "->", "getOpcode", "(", ")", "!=", "", ")", "++", "Dist", ";", "++", "II", ";", "}", "if", "(", "Idx", "==", "-", "", ")", "{", "Dist", "=", "", ";", "return", "nullptr", ";", "}", "UseIdx", "=", "Idx", ";"], "ground_truth": ["return", "&", "*", "II", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getBundledUseMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66389, "Length": 121, "Cover_Rate": 0.7756410256410257} {"Template_token": ["", "unsigned", "Domain", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "if", "(", "Domain", "&", "", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "", ")", ";", "if", "(", "(", "Domain", "&", "", ")", "&&", "Subtarget", ".", "isCortexA8", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "", ")", ";", "if", "(", "Domain", "&", "", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "", ")", ";", "return", "std", "::", "make_pair", "(", "ExeGeneric", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "getExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66390, "Length": 80, "Cover_Rate": 0.36199095022624433} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "getExtractSubregLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "RegSubRegPairAndIdx", "&", "InputReg", ")", "const", "{", "assert", "(", "DefIdx", "<", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "&&", "", ")", ";", "assert", "(", "MI", ".", "isExtractSubregLike", "(", ")", "&&", "", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "const", "MachineOperand", "&", "MOReg", "=", "MI", ".", "getOperand", "(", "", ")", ";", "InputReg", ".", "Reg", "=", "MOReg", ".", "getReg", "(", ")", ";", "InputReg", ".", "SubReg", "=", "MOReg", ".", "getSubReg", "(", ")", ";", "InputReg", ".", "SubIdx", "=", "DefIdx", "==", "", "?", "", ":", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "getExtractSubregLikeInputs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66391, "Length": 107, "Cover_Rate": 0.8991596638655462} {"Template_token": ["", "unsigned", "getFramePred", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["assert", "(", "isFrameInstr", "(", "MI", ")", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getFramePred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66392, "Length": 18, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "MachineBasicBlock", "::", "LivenessQueryResult", "LQR", "=", "MI", ".", "getParent", "(", ")", "->", "computeRegisterLiveness", "(", "TRI", ",", "ImplicitSReg", ",", "MI", ")", ";", "if", "(", "LQR", "==", "MachineBasicBlock", "::", "LQR_Live", ")", "return", "true", ";", "else", "if", "(", "LQR", "==", "MachineBasicBlock", "::", "LQR_Unknown", ")", "return", "false", ";", "ImplicitSReg", "=", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getImplicitSPRUseForDPRUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66394, "Length": 50, "Cover_Rate": 0.3937007874015748} {"Template_token": ["", "const", "MachineOperand", "&", "MOInsertedReg", "=", "MI", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "MOIndex", "=", "MI", ".", "getOperand", "(", "", ")", ";", "BaseReg", ".", "Reg", "=", "MOBaseReg", ".", "getReg", "(", ")", ";", "BaseReg", ".", "SubReg", "=", "MOBaseReg", ".", "getSubReg", "(", ")", ";", "InsertedReg", ".", "Reg", "=", "MOInsertedReg", ".", "getReg", "(", ")", ";", "InsertedReg", ".", "SubReg", "=", "MOInsertedReg", ".", "getSubReg", "(", ")", ";", "InsertedReg", ".", "SubIdx", "=", "MOIndex", ".", "getImm", "(", ")", "==", "", "?", "", ":", "", ";", "return", "true", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "getInsertSubregLikeInputs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66395, "Length": 90, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ".", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", ".", "getParent", "(", ")", "->", "instr_end", "(", ")", ";"], "ground_truth": ["while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{"], "File": "ARMBaseInstrInfo (2)2", "Func": "getInstBundleLength", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66396, "Length": 40, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "Latency", "+=", "getInstrLatency", "(", "ItinData", ",", "*", "I", ",", "PredCost", ")", ";", "}", "return", "Latency", ";", "}", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "PredCost", "&&", "(", "MCID", ".", "isCall", "(", ")", "||", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "", ")", ")", ")", "{", "*", "PredCost", "=", "", ";", "}", "if", "(", "!", "ItinData", ")", "return", "MI", ".", "mayLoad", "(", ")", "?", "", ":", "", ";", "unsigned", "Class", "=", "MCID", ".", "getSchedClass", "(", ")", ";", "if", "(", "!", "ItinData", "->", "isEmpty", "(", ")", "&&", "ItinData", "->", "getNumMicroOps", "(", "Class", ")", "<", "", ")", "return", "getNumMicroOps", "(", "ItinData", ",", "MI", ")", ";", "unsigned", "Latency", "=", "ItinData", "->", "getStageLatency", "(", "Class", ")", ";", "unsigned", "DefAlign", "=", "MI", ".", "hasOneMemOperand", "(", ")", "?", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "int", "Adj", "=", "adjustDefLatency", "(", "Subtarget", ",", "MI", ",", "MCID", ",", "DefAlign", ")", ";", "if", "(", "Adj", ">=", "", "||", "(", "int", ")", "Latency", ">", "-", "Adj", ")", "{"], "ground_truth": ["return", "Latency", "+", "Adj", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getInstrLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66397, "Length": 183, "Cover_Rate": 0.6182432432432432} {"Template_token": ["", "if", "(", "PIdx", "==", "-", "", ")", "{", "PredReg", "=", "", ";", "return", "", ";", "}"], "ground_truth": ["PredReg", "=", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66398, "Length": 31, "Cover_Rate": 0.4025974025974026} {"Template_token": ["", "const", "MCAsmInfo", "*", "MAI", "=", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "getSize", "(", ")", ")", "return", "MCID", ".", "getSize", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "return", "getInlineAsmLength", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ",", "*", "MAI", ")", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "return", "", ";", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleLength", "(", "MI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo (2)2", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66399, "Length": 183, "Cover_Rate": 0.6466431095406361} {"Template_token": ["", "int", "RegNo", "=", "(", "int", ")", "(", "DefIdx", "+", "", ")", "-", "DefMCID", ".", "getNumOperands", "(", ")", "+", "", ";", "if", "(", "RegNo", "<=", "", ")", "return", "ItinData", "->", "getOperandCycle", "(", "DefClass", ",", "DefIdx", ")", ";", "int", "DefCycle", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", "||", "Subtarget", ".", "isCortexA7", "(", ")", ")", "{", "DefCycle", "=", "RegNo", "/", "", ";", "if", "(", "DefCycle", "<", "", ")", "DefCycle", "=", "", ";", "DefCycle", "+=", "", ";", "}", "else", "if", "(", "Subtarget", ".", "isLikeA9", "(", ")", "||", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "DefCycle", "=", "(", "RegNo", "/", "", ")", ";", "if", "(", "(", "RegNo", "%", "", ")", "||", "DefAlign", "<", "", ")", "++", "DefCycle", ";"], "ground_truth": ["DefCycle", "+=", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66400, "Length": 118, "Cover_Rate": 0.7468354430379747} {"Template_token": ["", "int", "RegNo", "=", "(", "int", ")", "(", "DefIdx", "+", "", ")", "-", "DefMCID", ".", "getNumOperands", "(", ")", "+", "", ";", "if", "(", "RegNo", "<=", "", ")", "return", "ItinData", "->", "getOperandCycle", "(", "DefClass", ",", "DefIdx", ")", ";", "int", "DefCycle", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", "||", "Subtarget", ".", "isCortexA7", "(", ")", ")", "{", "DefCycle", "=", "RegNo", "/", "", ";", "if", "(", "DefCycle", "<", "", ")", "DefCycle", "=", "", ";", "DefCycle", "+=", "", ";", "}", "else", "if", "(", "Subtarget", ".", "isLikeA9", "(", ")", "||", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "DefCycle", "=", "(", "RegNo", "/", "", ")", ";", "if", "(", "(", "RegNo", "%", "", ")", "||", "DefAlign", "<", "", ")", "++", "DefCycle", ";", "DefCycle", "+=", "", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMBaseInstrInfo (2)2", "Func": "getLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66401, "Length": 121, "Cover_Rate": 0.7658227848101266} {"Template_token": ["", "unsigned", "llvm", "::", "getMatchingCondBranchOpcode", "(", "unsigned", "Opc", ")", "{", "if", "(", "Opc", "==", "", ")", "return", "", ";", "if", "(", "Opc", "==", "", ")", "return", "", ";", "if", "(", "Opc", "==", "", ")", "return", "", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getMatchingCondBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66402, "Length": 41, "Cover_Rate": 0.7592592592592593} {"Template_token": ["", "unsigned", "llvm", "::", "getMatchingCondBranchOpcode", "(", "unsigned", "Opc", ")", "{", "if", "(", "Opc", "==", "", ")", "return", "", ";"], "ground_truth": ["if", "(", "Opc", "==", "", ")", "return", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getMatchingCondBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66403, "Length": 27, "Cover_Rate": 0.5} {"Template_token": ["", "I", "!=", "E", ";", "++", "I", ")", "{", "Size", "+=", "(", "*", "I", ")", "->", "getSize", "(", ")", ";", "}", "return", "Size", "/", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "getNumLDMAddresses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66404, "Length": 26, "Cover_Rate": 0.40625} {"Template_token": ["", "for", "(", "MachineInstr", "::", "mmo_iterator", "I", "=", "MI", ".", "memoperands_begin", "(", ")", ",", "E", "=", "MI", ".", "memoperands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Size", "+=", "(", "*", "I", ")", "->", "getSize", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "getNumLDMAddresses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66405, "Length": 41, "Cover_Rate": 0.640625} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "++", "UOps", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "UOps", "+=", "", ";", "break", ";", "}", "return", "UOps", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "getNumMicroOpsSingleIssuePlusExtras", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66406, "Length": 55, "Cover_Rate": 0.3273809523809524} {"Template_token": ["", "return", "Latency", ";", "}", "if", "(", "DefMO", ".", "isImplicit", "(", ")", "||", "UseMI", ".", "getOperand", "(", "UseIdx", ")", ".", "isImplicit", "(", ")", ")", "return", "-", "", ";", "unsigned", "DefAlign", "=", "DefMI", ".", "hasOneMemOperand", "(", ")", "?", "(", "*", "DefMI", ".", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "unsigned", "UseAlign", "=", "UseMI", ".", "hasOneMemOperand", "(", ")", "?", "(", "*", "UseMI", ".", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "int", "Latency", "=", "getOperandLatency", "(", "ItinData", ",", "DefMCID", ",", "DefIdx", ",", "DefAlign", ",", "UseMCID", ",", "UseIdx", ",", "UseAlign", ")", ";", "if", "(", "Latency", "<", "", ")", "return", "Latency", ";", "int", "Adj", "=", "DefAdj", "+", "UseAdj", ";", "Adj", "+=", "adjustDefLatency", "(", "Subtarget", ",", "DefMI", ",", "DefMCID", ",", "DefAlign", ")", ";", "if", "(", "Adj", ">=", "", "||", "(", "int", ")", "Latency", ">", "-", "Adj", ")", "{", "return", "Latency", "+", "Adj", ";", "}", "return", "Latency", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "getOperandLatencyImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66410, "Length": 149, "Cover_Rate": 0.49174917491749176} {"Template_token": ["", "UseOp", "=", "MI", ".", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "break", ";", "case", "", ":", "UseOp", "=", "", ";", "break", ";", "default", ":", "return", "", ";", "}", "if", "(", "UseOp", "!=", "-", "", "&&", "MI", ".", "getOperand", "(", "UseOp", ")", ".", "readsReg", "(", ")", ")", "return", "", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "!", "MO", ".", "getSubReg", "(", ")", "||", "MI", ".", "readsVirtualRegister", "(", "Reg", ")", ")", "return", "", ";"], "ground_truth": ["}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{"], "File": "ARMBaseInstrInfo (2)2", "Func": "getPartialRegUpdateClearance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66411, "Length": 92, "Cover_Rate": 0.3420074349442379} {"Template_token": ["", "case", "", ":", "case", "", ":", "UseOp", "=", "MI", ".", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "break", ";", "case", "", ":", "UseOp", "=", "", ";", "break", ";", "default", ":", "return", "", ";", "}", "if", "(", "UseOp", "!=", "-", "", "&&", "MI", ".", "getOperand", "(", "UseOp", ")", ".", "readsReg", "(", ")", ")", "return", "", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "!", "MO", ".", "getSubReg", "(", ")", "||", "MI", ".", "readsVirtualRegister", "(", "Reg", ")", ")", "return", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{"], "ground_truth": ["unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "", ",", "&", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getPartialRegUpdateClearance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66412, "Length": 113, "Cover_Rate": 0.4200743494423792} {"Template_token": ["", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "return", "PIdx", "!=", "-", "", "?", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ":", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "getPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66413, "Length": 32, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "", "getPredicate", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "return", "PIdx", "!=", "-", "", "?", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ":", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "getPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66414, "Length": 42, "Cover_Rate": 0.875} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "getPredicationCost", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "isCopyLike", "(", ")", "||", "MI", ".", "isInsertSubreg", "(", ")", "||", "MI", ".", "isRegSequence", "(", ")", "||", "MI", ".", "isImplicitDef", "(", ")", ")", "return", "", ";", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "return", "", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "isCall", "(", ")", "||", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "", ")", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "getPredicationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66415, "Length": 83, "Cover_Rate": 0.9325842696629213} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "getRegSequenceLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "SmallVectorImpl", "<", "RegSubRegPairAndIdx", ">", "&", "InputRegs", ")", "const", "{", "assert", "(", "DefIdx", "<", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "MI", ".", "isRegSequenceLike", "(", ")", "&&", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getRegSequenceLikeInputs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66416, "Length": 50, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "int", "BaseInstrInfo", "::", "getSTMUseCycle", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MCInstrDesc", "&", "UseMCID", ",", "unsigned", "UseClass", ",", "unsigned", "UseIdx", ",", "unsigned", "UseAlign", ")", "const", "{"], "ground_truth": ["int", "RegNo", "=", "(", "int", ")", "(", "UseIdx", "+", "", ")", "-", "UseMCID", ".", "getNumOperands", "(", ")", "+", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getSTMUseCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66417, "Length": 46, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "isSLoad", "=", "true", ";", "break", ";", "}", "if", "(", "(", "isSLoad", "&&", "(", "RegNo", "%", "", ")", ")", "||", "DefAlign", "<", "", ")", "++", "DefCycle", ";", "}", "else", "{", "DefCycle", "=", "RegNo", "+", "", ";", "}"], "ground_truth": ["return", "DefCycle", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getVLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66418, "Length": 61, "Cover_Rate": 0.3193717277486911} {"Template_token": ["", "if", "(", "RegNo", "%", "", ")", "++", "DefCycle", ";", "}", "else", "if", "(", "Subtarget", ".", "isLikeA9", "(", ")", "||", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "DefCycle", "=", "RegNo", ";", "bool", "isSLoad", "=", "false", ";", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "isSLoad", "=", "true", ";", "break", ";", "}", "if", "(", "(", "isSLoad", "&&", "(", "RegNo", "%", "", ")", ")", "||", "DefAlign", "<", "", ")", "++", "DefCycle", ";", "}", "else", "{", "DefCycle", "=", "RegNo", "+", "", ";", "}", "return", "DefCycle", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "getVLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66419, "Length": 97, "Cover_Rate": 0.5078534031413613} {"Template_token": ["", "}", "else", "if", "(", "Subtarget", ".", "isLikeA9", "(", ")", "||", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "UseCycle", "=", "RegNo", ";", "bool", "isSStore", "=", "false", ";", "switch", "(", "UseMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "isSStore", "=", "true", ";", "break", ";", "}", "if", "(", "(", "isSStore", "&&", "(", "RegNo", "%", "", ")", ")", "||", "UseAlign", "<", "", ")", "++", "UseCycle", ";", "}", "else", "{"], "ground_truth": ["UseCycle", "=", "RegNo", "+", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getVSTMUseCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66420, "Length": 83, "Cover_Rate": 0.43455497382198954} {"Template_token": ["", "if", "(", "Subtarget", ".", "nonpipelinedVFP", "(", ")", "&&", "(", "DDomain", "==", "", "||", "UDomain", "==", "", ")", ")", "return", "true", ";", "unsigned", "Latency", "=", "SchedModel", ".", "computeOperandLatency", "(", "&", "DefMI", ",", "DefIdx", ",", "&", "UseMI", ",", "UseIdx", ")", ";", "if", "(", "Latency", "<=", "", ")", "return", "false", ";"], "ground_truth": ["return", "DDomain", "==", "", "||", "DDomain", "==", "", "||", "UDomain", "==", "", "||", "UDomain", "==", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "hasHighOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66421, "Length": 65, "Cover_Rate": 0.46099290780141844} {"Template_token": ["", "unsigned", "Latency", "=", "SchedModel", ".", "computeOperandLatency", "(", "&", "DefMI", ",", "DefIdx", ",", "&", "UseMI", ",", "UseIdx", ")", ";", "if", "(", "Latency", "<=", "", ")", "return", "false", ";"], "ground_truth": ["return", "DDomain", "==", "", "||", "DDomain", "==", "", "||", "UDomain", "==", "", "||", "UDomain", "==", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "hasHighOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66422, "Length": 44, "Cover_Rate": 0.3120567375886525} {"Template_token": ["", "if", "(", "DDomain", "==", "", ")", "{", "unsigned", "DefClass", "=", "DefMI", ".", "getDesc", "(", ")", ".", "getSchedClass", "(", ")", ";", "int", "DefCycle", "=", "ItinData", "->", "getOperandCycle", "(", "DefClass", ",", "DefIdx", ")", ";", "return", "(", "DefCycle", "!=", "-", "", "&&", "DefCycle", "<=", "", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "hasLowDefLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66423, "Length": 48, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "unsigned", "DDomain", "=", "DefMI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "if", "(", "DDomain", "==", "", ")", "{", "unsigned", "DefClass", "=", "DefMI", ".", "getDesc", "(", ")", ".", "getSchedClass", "(", ")", ";", "int", "DefCycle", "=", "ItinData", "->", "getOperandCycle", "(", "DefClass", ",", "DefIdx", ")", ";", "return", "(", "DefCycle", "!=", "-", "", "&&", "DefCycle", "<=", "", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "hasLowDefLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66424, "Length": 58, "Cover_Rate": 0.5225225225225225} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "hasNOP", "(", ")", "const", "{", "return", "Subtarget", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "hasNOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66425, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "hasNOP", "(", ")", "const", "{"], "ground_truth": ["return", "Subtarget", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "hasNOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66426, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addOperand", "(", "Cond", "[", "", "]", ")", ";", "return", "", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addOperand", "(", "Cond", "[", "", "]", ")", ";"], "ground_truth": ["if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "FBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66427, "Length": 165, "Cover_Rate": 0.4596100278551532} {"Template_token": ["", "for", "(", "const", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", "&&", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isCPSRDefined", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66428, "Length": 48, "Cover_Rate": 0.7868852459016393} {"Template_token": ["", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo (2)2", "Func": "isEligibleForITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66430, "Length": 77, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "unsigned", "IntrinsicID", "=", "IntInst", "->", "getIntrinsicID", "(", ")", ";"], "ground_truth": ["return", "(", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66432, "Length": 40, "Cover_Rate": 0.547945205479452} {"Template_token": ["", "if", "(", "IntInst", "==", "nullptr", ")", "return", "false", ";", "return", "isGather", "(", "IntInst", ")", "||", "isScatter", "(", "IntInst", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "isGatherScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66433, "Length": 21, "Cover_Rate": 0.7} {"Template_token": ["", "return", "isGather", "(", "IntInst", ")", "||", "isScatter", "(", "IntInst", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "isGatherScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66434, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "MI", ".", "isCall", "(", "MachineInstr", "::", "IgnoreBundle", ")", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo (2)2", "Func": "isIndirectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66435, "Length": 93, "Cover_Rate": 0.38271604938271603} {"Template_token": ["", "int", "opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "return", "MI", ".", "isReturn", "(", ")", "||", "isIndirectBranchOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "isJumpTableBranchOpcode", "(", "opc", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "isIndirectControlFlowNotComingBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66436, "Length": 31, "Cover_Rate": 0.7380952380952381} {"Template_token": ["", "static", "inline", "bool", "isIndirectControlFlowNotComingBack", "(", "const", "MachineInstr", "&", "MI", ")", "{", "int", "opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "return", "MI", ".", "isReturn", "(", ")", "||", "isIndirectBranchOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "isJumpTableBranchOpcode", "(", "opc", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "isIndirectControlFlowNotComingBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66437, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "", "<<", "", ")", "*", "", ")", ";", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "", "<<", "", ")", "*", "", ")", "&&", "Imm", "%", "", "==", "", ";", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "", "<<", "", ")", "*", "", ")", "&&", "Imm", "%", "", "==", "", ";", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "", "<<", "", ")", "*", "", ")", ";", "case", "", ":", "return", "Imm", ">=", "", "&&", "Imm", "<", "(", "(", "", "<<", "", ")", "*", "", ")", ";", "case", "", ":"], "ground_truth": ["return", "Imm", "<", "", "&&", "-", "Imm", "<", "(", "(", "", "<<", "", ")", "*", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isLegalAddressImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66440, "Length": 137, "Cover_Rate": 0.49280575539568344} {"Template_token": ["", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "isLoadFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66441, "Length": 138, "Cover_Rate": 0.38873239436619716} {"Template_token": ["", "const", "MachineMemOperand", "*", "Dummy", ";"], "ground_truth": ["return", "MI", ".", "mayLoad", "(", ")", "&&", "hasLoadFromStackSlot", "(", "MI", ",", "Dummy", ",", "FrameIndex", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isLoadFromStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66442, "Length": 21, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "isMovRegOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66444, "Length": 14, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "if", "(", "!", "isEligibleForITBlock", "(", "&", "MI", ")", ")", "return", "false", ";", "FunctionInfo", "*", "AFI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", ")", "return", "isV8EligibleForIT", "(", "&", "MI", ")", ";", "}", "else", "{", "if", "(", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66446, "Length": 82, "Cover_Rate": 0.7256637168141593} {"Template_token": ["", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "int", "PIdx", "=", "I", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", "&&", "I", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "true", ";", "}", "return", "false", ";", "}", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "return", "PIdx", "!=", "-", "", "&&", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "isPredicated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66447, "Length": 80, "Cover_Rate": 0.6106870229007634} {"Template_token": ["", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";"], "ground_truth": ["UnpredCost", "+=", "", "*", "ScalingUpFactor", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66448, "Length": 41, "Cover_Rate": 0.35344827586206895} {"Template_token": ["", "return", "Subtarget", ".", "isProfitableToUnpredicate", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "isProfitableToUnpredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66449, "Length": 8, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "return", "Subtarget", ".", "isProfitableToUnpredicate", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "isProfitableToUnpredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66450, "Length": 8, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "inline", "bool", "isScatter", "(", "IntrinsicInst", "*", "IntInst", ")", "{", "if", "(", "IntInst", "==", "nullptr", ")", "return", "false", ";", "unsigned", "IntrinsicID", "=", "IntInst", "->", "getIntrinsicID", "(", ")", ";"], "ground_truth": ["return", "(", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66451, "Length": 58, "Cover_Rate": 0.7945205479452054} {"Template_token": ["", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isTerminator", "(", ")", "||", "MI", ".", "isPosition", "(", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MI", ";", "while", "(", "++", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "isDebugValue", "(", ")", ")", ";", "if", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "!", "MI", ".", "isCall", "(", ")", "&&", "MI", ".", "definesRegister", "(", "", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isSchedulingBoundary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66452, "Length": 96, "Cover_Rate": 0.7804878048780488} {"Template_token": ["", "return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "isSpeculationBarrierEndBBOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66453, "Length": 18, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":"], "ground_truth": ["if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{"], "File": "ARMBaseInstrInfo (2)2", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66454, "Length": 172, "Cover_Rate": 0.48450704225352115} {"Template_token": ["", "return", "MI", ".", "mayStore", "(", ")", "&&", "hasStoreToStackSlot", "(", "MI", ",", "Dummy", ",", "FrameIndex", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "isStoreToStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66455, "Length": 17, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "const", "MachineMemOperand", "*", "Dummy", ";"], "ground_truth": ["return", "MI", ".", "mayStore", "(", ")", "&&", "hasStoreToStackSlot", "(", "MI", ",", "Dummy", ",", "FrameIndex", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isStoreToStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66456, "Length": 21, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "isSubImmOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66457, "Length": 34, "Cover_Rate": 0.576271186440678} {"Template_token": ["", "return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "isSubImmOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66458, "Length": 34, "Cover_Rate": 0.576271186440678} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "CmpMask", "!=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "if", "(", "SrcReg", "==", "MI", "->", "getOperand", "(", "CommonUse", "?", "", ":", "", ")", ".", "getReg", "(", ")", ")", "return", "true", ";", "break", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "isSuitableForMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66459, "Length": 53, "Cover_Rate": 0.6235294117647059} {"Template_token": ["", "bool", "isUnspillableTerminatorImpl", "(", "const", "MachineInstr", "*", "MI", ")", "const", "override", "{"], "ground_truth": ["return", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isUnspillableTerminatorImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66461, "Length": 44, "Cover_Rate": 0.8301886792452831} {"Template_token": ["", "if", "(", "featureBits", "[", "", "]", "&&", "(", "Num", "&", "", ")", "!=", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "featureBits", "[", "", "]", "&&", "(", "(", "Num", "&", "", ")", "==", "", "||", "(", "Num", "&", "", ")", "==", "", ")", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isValidCoprocessorNumber", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66462, "Length": 46, "Cover_Rate": 0.6764705882352942} {"Template_token": ["", "static", "inline", "bool", "isValidCoprocessorNumber", "(", "unsigned", "Num", ",", "const", "FeatureBitset", "&", "featureBits", ")", "{"], "ground_truth": ["if", "(", "featureBits", "[", "", "]", "&&", "(", "Num", "&", "", ")", "!=", "", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isValidCoprocessorNumber", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66463, "Length": 32, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "static", "inline", "bool", "isVPTOpcode", "(", "int", "Opc", ")", "{", "return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "isVPTOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66464, "Length": 103, "Cover_Rate": 0.6912751677852349} {"Template_token": ["", "static", "inline", "bool", "isVPTOpcode", "(", "int", "Opc", ")", "{"], "ground_truth": ["return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isVPTOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66465, "Length": 102, "Cover_Rate": 0.6845637583892618} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "", ">", ",", "", ">", "OperandsToUpdate", ";", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "CmpInstr", ".", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "", "CC", ";", "bool", "IsInstrVSel", "=", "true", ";", "switch", "(", "Instr", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "IsInstrVSel", "=", "false", ";", "CC", "=", "(", "", ")", "Instr", ".", "getOperand", "(", "IO", "-", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "}", "if", "(", "Sub", ")", "{", "", "NewCC", "=", "getSwappedCondition", "(", "CC", ")", ";", "if", "(", "NewCC", "==", "", ")", "return", "false", ";", "if", "(", "SrcReg2", "!=", "", "&&", "Sub", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "Sub", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", "{", "if", "(", "IsInstrVSel", ")", "return", "false", ";", "OperandsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "(", "*", "I", ")", ".", "getOperand", "(", "IO", "-", "", ")", ")", ",", "NewCC", ")", ")", ";", "}", "}", "else", "{", "switch", "(", "CC", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo (2)2", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66468, "Length": 462, "Cover_Rate": 0.38596491228070173} {"Template_token": ["", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "nullptr", ";", "MachineOperand", "FalseReg", "=", "MI", ".", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "PreviousClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "PreviousClass", ")", ")", "return", "nullptr", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "addOperand", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";"], "ground_truth": ["unsigned", "CondCode", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66469, "Length": 192, "Cover_Rate": 0.463768115942029} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "nullptr", ";", "MachineOperand", "FalseReg", "=", "MI", ".", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "PreviousClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "PreviousClass", ")", ")", "return", "nullptr", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "addOperand", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "", "(", "", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMI", "->", "hasOptionalDef", "(", ")", ")", "AddDefaultCC", "(", "NewMI", ")", ";", "FalseReg", ".", "setImplicit", "(", ")", ";"], "ground_truth": ["NewMI", ".", "addOperand", "(", "FalseReg", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66470, "Length": 301, "Cover_Rate": 0.7270531400966184} {"Template_token": ["", "if", "(", "isUncondBranchOpcode", "(", "Opc", ")", ")", "{", "MI", ".", "setDesc", "(", "get", "(", "getMatchingCondBranchOpcode", "(", "Opc", ")", ")", ")", ";"], "ground_truth": ["MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "Pred", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "PredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66471, "Length": 61, "Cover_Rate": 0.3765432098765432} {"Template_token": ["", "static", "inline", "std", "::", "array", "<", "MachineOperand", ",", "", ">", "predOps", "(", "", "Pred", ",", "unsigned", "PredReg", "=", "", ")", "{"], "ground_truth": ["return", "{", "{", "MachineOperand", "::", "CreateImm", "(", "static_cast", "<", "int64_t", ">", "(", "Pred", ")", ")", ",", "MachineOperand", "::", "CreateReg", "(", "PredReg", ",", "false", ")", "}", "}", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "predOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66472, "Length": 48, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "ConstantPoolValue", "*", "ACPV0", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE0", ".", "Val", ".", "MachineCPVal", ")", ";", "ConstantPoolValue", "*", "ACPV1", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE1", ".", "Val", ".", "MachineCPVal", ")", ";", "return", "ACPV0", "->", "hasSameValue", "(", "ACPV1", ")", ";", "}", "else", "if", "(", "!", "isCP0", "&&", "!", "isCP1", ")", "{", "return", "MCPE0", ".", "Val", ".", "ConstVal", "==", "MCPE1", ".", "Val", ".", "ConstVal", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "MI1", ".", "getOpcode", "(", ")", "!=", "Opcode", ")", "return", "false", ";", "if", "(", "MI0", ".", "getNumOperands", "(", ")", "!=", "MI1", ".", "getNumOperands", "(", ")", ")", "return", "false", ";", "unsigned", "Addr0", "=", "MI0", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Addr1", "=", "MI1", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Addr0", "!=", "Addr1", ")", "{", "if", "(", "!", "MRI", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Addr0", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Addr1", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def0", "=", "MRI", "->", "getVRegDef", "(", "Addr0", ")", ";", "MachineInstr", "*", "Def1", "=", "MRI", "->", "getVRegDef", "(", "Addr1", ")", ";", "if", "(", "!", "produceSameValue", "(", "*", "Def0", ",", "*", "Def1", ",", "MRI", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI0", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO0", "=", "MI0", ".", "getOperand", "(", "i", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI1", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO0", ".", "isIdenticalTo", "(", "MO1", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66474, "Length": 272, "Cover_Rate": 0.4525790349417637} {"Template_token": ["", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "CPI", "=", "Orig", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "Orig", ".", "getDebugLoc", "(", ")", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "MIB", "->", "setMemRefs", "(", "Orig", ".", "memoperands_begin", "(", ")", ",", "Orig", ".", "memoperands_end", "(", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66475, "Length": 97, "Cover_Rate": 0.485} {"Template_token": ["", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "", ";", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "", ";", "--", "I", ";", "if", "(", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";"], "ground_truth": ["I", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "RemoveBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66476, "Length": 89, "Cover_Rate": 0.7739130434782608} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "", ";", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "", ";"], "ground_truth": ["--", "I", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "RemoveBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66477, "Length": 79, "Cover_Rate": 0.6869565217391305} {"Template_token": ["", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "if", "(", "ImplicitSReg", "!=", "", ")", "MIB", ".", "addReg", "(", "ImplicitSReg", ",", "RegState", "::", "Implicit", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "Domain", "!=", "ExeNEON", ")", "break", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstLane", "=", "", ",", "SrcLane", "=", "", ",", "DDst", ",", "DSrc", ";", "DDst", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "DstReg", ",", "DstLane", ")", ";", "DSrc", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "SrcReg", ",", "SrcLane", ")", ";", "unsigned", "ImplicitSReg", ";", "if", "(", "!", "getImplicitSPRUseForDPRUse", "(", "TRI", ",", "MI", ",", "DSrc", ",", "SrcLane", ",", "ImplicitSReg", ")", ")", "break", ";", "for", "(", "unsigned", "i", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "i", ";", "--", "i", ")", "MI", ".", "RemoveOperand", "(", "i", "-", "", ")", ";", "if", "(", "DSrc", "==", "DDst", ")", "{", "MI", ".", "setDesc", "(", "get", "(", "", ")", ")", ";", "MIB", ".", "addReg", "(", "DDst", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "DDst", ",", "getUndefRegState", "(", "!", "MI", ".", "readsRegister", "(", "DDst", ",", "TRI", ")", ")", ")", ".", "addImm", "(", "SrcLane", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ImplicitSReg", "!=", "", ")", "MIB", ".", "addReg", "(", "ImplicitSReg", ",", "RegState", "::", "Implicit", ")", ";", "break", ";", "}", "MachineInstrBuilder", "NewMIB", ";", "NewMIB", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DDst", ")", ";", "unsigned", "CurReg", "=", "SrcLane", "==", "", "&&", "DstLane", "==", "", "?", "DSrc", ":", "DDst", ";", "bool", "CurUndef", "=", "!", "MI", ".", "readsRegister", "(", "CurReg", ",", "TRI", ")", ";", "NewMIB", ".", "addReg", "(", "CurReg", ",", "getUndefRegState", "(", "CurUndef", ")", ")", ";", "CurReg", "=", "SrcLane", "==", "", "&&", "DstLane", "==", "", "?", "DSrc", ":", "DDst", ";", "CurUndef", "=", "!", "MI", ".", "readsRegister", "(", "CurReg", ",", "TRI", ")", ";", "NewMIB", ".", "addReg", "(", "CurReg", ",", "getUndefRegState", "(", "CurUndef", ")", ")", ";", "NewMIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "NewMIB", ")", ";", "if", "(", "SrcLane", "==", "DstLane", ")", "NewMIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "", ")", ")", ";", "MIB", ".", "addReg", "(", "DDst", ",", "RegState", "::", "Define", ")", ";", "CurReg", "=", "SrcLane", "==", "", "&&", "DstLane", "==", "", "?", "DSrc", ":", "DDst", ";", "CurUndef", "=", "CurReg", "==", "DSrc", "&&", "!", "MI", ".", "readsRegister", "(", "CurReg", ",", "TRI", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "CurReg", ",", "getUndefRegState", "(", "CurUndef", ")", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "setExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66478, "Length": 460, "Cover_Rate": 0.42435424354243545} {"Template_token": ["", "static", "inline", "MachineOperand", "t1CondCodeOp", "(", "bool", "isDead", "=", "false", ")", "{"], "ground_truth": ["return", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ",", "false", ",", "false", ",", "isDead", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "t1CondCodeOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66482, "Length": 27, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "IsPop", "=", "isPopOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "bool", "IsPush", "=", "isPushOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "!", "IsPush", "&&", "!", "IsPop", ")", "return", "false", ";", "bool", "IsVFPPushPop", "=", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "bool", "IsT1PushPop", "=", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "assert", "(", "(", "IsT1PushPop", "||", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "&&", "", ")", ";", "if", "(", "NumBytes", "%", "(", "IsVFPPushPop", "?", "", ":", "", ")", "!=", "", ")", "return", "false", ";", "int", "RegListIdx", "=", "IsT1PushPop", "?", "", ":", "", ";", "unsigned", "FirstReg", "=", "MI", "->", "getOperand", "(", "RegListIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "RD0Reg", ",", "RegsNeeded", ";", "if", "(", "IsVFPPushPop", ")", "{", "RD0Reg", "=", "", ";", "RegsNeeded", "=", "NumBytes", "/", "", ";", "}", "else", "{", "RD0Reg", "=", "", ";", "RegsNeeded", "=", "NumBytes", "/", "", ";", "}", "SmallVector", "<", "MachineOperand", ",", "", ">", "RegList", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "RegList", ".", "push_back", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";"], "ground_truth": ["const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66483, "Length": 260, "Cover_Rate": 0.50682261208577} {"Template_token": ["", "if", "(", "convertAddSubFlagsOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "verifyInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66484, "Length": 24, "Cover_Rate": 0.6} {"Template_token": ["", "", "CC", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "", "||", "PredReg", "!=", "", ")", "return", "nullptr", ";", "MI", "=", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "if", "(", "!", "MI", ")", "return", "nullptr", ";", "MI", "->", "getOperand", "(", "MI", "->", "findFirstPredOperandIdx", "(", ")", ")", ".", "setImm", "(", "", "(", "CC", ")", ")", ";", "return", "MI", ";", "}", "}"], "ground_truth": ["return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "commuteInstructionImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66485, "Length": 84, "Cover_Rate": 0.60431654676259} {"Template_token": ["", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "Subtarget", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "Subtarget", ".", "isFPOnlySP", "(", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "SrcReg", "==", "", ")", "{", "copyFromCPSR", "(", "MBB", ",", "I", ",", "DestReg", ",", "KillSrc", ",", "Subtarget", ")", ";", "return", ";", "}", "else", "if", "(", "DestReg", "==", "", ")", "{", "copyToCPSR", "(", "MBB", ",", "I", ",", "SrcReg", ",", "KillSrc", ",", "Subtarget", ")", ";", "return", ";", "}", "assert", "(", "Opc", "&&", "", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "MachineInstrBuilder", "Mov", ";", "if", "(", "TRI", "->", "regsOverlap", "(", "SrcReg", ",", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", ")", ")", ")", "{", "BeginIdx", "=", "BeginIdx", "+", "(", "(", "SubRegs", "-", "", ")", "*", "Spacing", ")", ";", "Spacing", "=", "-", "Spacing", ";", "}", "SmallSet", "<", "unsigned", ",", "", ">", "DstRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "SubRegs", ";", "++", "i", ")", "{", "unsigned", "Dst", "=", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "unsigned", "Src", "=", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "assert", "(", "Dst", "&&", "Src", "&&", "", ")", ";", "assert", "(", "!", "DstRegs", ".", "count", "(", "Src", ")", "&&", "", ")", ";", "DstRegs", ".", "insert", "(", "Dst", ")", ";", "Mov", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ")", ";", "if", "(", "Opc", "==", "", ")", "Mov", ".", "addReg", "(", "Src", ")", ";", "Mov", "=", "AddDefaultPred", "(", "Mov", ")", ";"], "ground_truth": ["if", "(", "Opc", "==", "", ")", "Mov", "=", "AddDefaultCC", "(", "Mov", ")", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66486, "Length": 438, "Cover_Rate": 0.4766050054406964} {"Template_token": ["", "AddDefaultPred", "(", "LDM", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ")", ";", "AddDefaultPred", "(", "STM", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";", "llvm", "::", "SmallVector", "<", "unsigned", ",", "", ">", "ScratchRegs", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "I", ")", "ScratchRegs", ".", "push_back", "(", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "std", "::", "sort", "(", "ScratchRegs", ".", "begin", "(", ")", ",", "ScratchRegs", ".", "end", "(", ")", ",", "[", "&", "TRI", "]", "(", "const", "unsigned", "&", "Reg1", ",", "const", "unsigned", "&", "Reg2", ")", "->", "bool", "{", "return", "TRI", ".", "getEncodingValue", "(", "Reg1", ")", "<", "TRI", ".", "getEncodingValue", "(", "Reg2", ")", ";", "}", ")", ";", "for", "(", "const", "auto", "&", "Reg", ":", "ScratchRegs", ")", "{", "LDM", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", ";"], "ground_truth": ["STM", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "expandMEMCPY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66487, "Length": 167, "Cover_Rate": 0.38927738927738925} {"Template_token": ["", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", "->", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", "->", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "", ")", "MI", "->", "RemoveOperand", "(", "ImpDefIdx", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "MIB", ".", "addReg", "(", "SrcRegS", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "{"], "File": "ARMBaseInstrInfo (2)3", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66488, "Length": 219, "Cover_Rate": 0.47921225382932164} {"Template_token": ["", "while", "(", "II", "!=", "E", "&&", "II", "->", "isInsideBundle", "(", ")", ")", "{", "Idx", "=", "II", "->", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "if", "(", "Idx", "!=", "-", "", ")", "break", ";", "if", "(", "II", "->", "getOpcode", "(", ")", "!=", "", ")", "++", "Dist", ";", "++", "II", ";", "}", "if", "(", "Idx", "==", "-", "", ")", "{", "Dist", "=", "", ";", "return", "nullptr", ";", "}", "UseIdx", "=", "Idx", ";"], "ground_truth": ["return", "&", "*", "II", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "getBundledUseMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66489, "Length": 77, "Cover_Rate": 0.4935897435897436} {"Template_token": ["", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "!", "isPredicated", "(", "MI", ")", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "(", "", "<<", "ExeVFP", ")", "|", "(", "", "<<", "ExeNEON", ")", ")", ";"], "ground_truth": ["if", "(", "Subtarget", ".", "isCortexA9", "(", ")", "&&", "!", "isPredicated", "(", "MI", ")", "&&", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "(", "", "<<", "ExeVFP", ")", "|", "(", "", "<<", "ExeNEON", ")", ")", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "getExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66490, "Length": 105, "Cover_Rate": 0.4751131221719457} {"Template_token": ["", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", "&&", "!", "isPredicated", "(", "MI", ")", "&&", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "(", "", "<<", "ExeVFP", ")", "|", "(", "", "<<", "ExeNEON", ")", ")", ";", "}", "unsigned", "Domain", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "if", "(", "Domain", "&", "", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "", ")", ";", "if", "(", "(", "Domain", "&", "", ")", "&&", "Subtarget", ".", "isCortexA8", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "", ")", ";", "if", "(", "Domain", "&", "", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "ExeGeneric", ",", "", ")", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "getExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66491, "Length": 140, "Cover_Rate": 0.6334841628959276} {"Template_token": ["", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "assert", "(", "!", "I", "->", "isBundle", "(", ")", "&&", "", ")", ";", "Size", "+=", "GetInstSizeInBytes", "(", "&", "*", "I", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)3", "Func": "getInstBundleLength", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66492, "Length": 36, "Cover_Rate": 0.43373493975903615} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "getInstBundleLength", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "Size", "=", "", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";"], "ground_truth": ["while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{"], "File": "ARMBaseInstrInfo (2)3", "Func": "getInstBundleLength", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66493, "Length": 57, "Cover_Rate": 0.6867469879518072} {"Template_token": ["", "if", "(", "MI", "->", "isCopyLike", "(", ")", "||", "MI", "->", "isInsertSubreg", "(", ")", "||", "MI", "->", "isRegSequence", "(", ")", "||", "MI", "->", "isImplicitDef", "(", ")", ")", "return", "", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "unsigned", "Latency", "=", "", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "Latency", "+=", "getInstrLatency", "(", "ItinData", ",", "&", "*", "I", ",", "PredCost", ")", ";", "}", "return", "Latency", ";", "}", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "PredCost", "&&", "(", "MCID", ".", "isCall", "(", ")", "||", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "", ")", ")", ")", "{"], "ground_truth": ["*", "PredCost", "=", "", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "getInstrLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66494, "Length": 147, "Cover_Rate": 0.49328859060402686} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", "->", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", ";", "return", "(", "NumRegs", "/", "", ")", "+", "(", "NumRegs", "%", "", ")", "+", "", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", "->", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", "+", "", ";", "if", "(", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "int", "UOps", "=", "", "+", "NumRegs", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "++", "UOps", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "UOps", "+=", "", ";", "break", ";", "}", "return", "UOps", ";"], "ground_truth": ["}", "else", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", "||", "Subtarget", ".", "isCortexA7", "(", ")", ")", "{"], "File": "ARMBaseInstrInfo (2)3", "Func": "getNumMicroOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66495, "Length": 293, "Cover_Rate": 0.4246376811594203} {"Template_token": ["", "else", "if", "(", "ShImm", "==", "", "&&", "", "(", "ShOpVal", ")", "==", "", ")", "--", "Latency", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Latency", "-=", "", ";", "break", ";", "}", "}", "}", "if", "(", "DefAlign", "<", "", "&&", "Subtarget", ".", "isLikeA9", "(", ")", ")", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "++", "Latency", ";", "break", ";", "}"], "ground_truth": ["return", "Latency", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "getOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66496, "Length": 418, "Cover_Rate": 0.3492063492063492} {"Template_token": ["", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", "&&", "(", "DDomain", "==", "", "||", "UDomain", "==", "", ")", ")", "return", "true", ";", "unsigned", "Latency", "=", "SchedModel", ".", "computeOperandLatency", "(", "DefMI", ",", "DefIdx", ",", "UseMI", ",", "UseIdx", ")", ";"], "ground_truth": ["if", "(", "Latency", "<=", "", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "hasHighOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66497, "Length": 46, "Cover_Rate": 0.33093525179856115} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "hasHighOperandLatency", "(", "const", "TargetSchedModel", "&", "SchedModel", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "const", "MachineInstr", "*", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "*", "UseMI", ",", "unsigned", "UseIdx", ")", "const", "{", "unsigned", "DDomain", "=", "DefMI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "unsigned", "UDomain", "=", "UseMI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["if", "(", "Subtarget", ".", "isCortexA8", "(", ")", "&&", "(", "DDomain", "==", "", "||", "UDomain", "==", "", ")", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "hasHighOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66498, "Length": 80, "Cover_Rate": 0.5755395683453237} {"Template_token": ["", "unsigned", "DDomain", "=", "DefMI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "if", "(", "DDomain", "==", "", ")", "{", "unsigned", "DefClass", "=", "DefMI", "->", "getDesc", "(", ")", ".", "getSchedClass", "(", ")", ";", "int", "DefCycle", "=", "ItinData", "->", "getOperandCycle", "(", "DefClass", ",", "DefIdx", ")", ";"], "ground_truth": ["return", "(", "DefCycle", "!=", "-", "", "&&", "DefCycle", "<=", "", ")", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "hasLowDefLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66499, "Length": 57, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "bool", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", "||", "AFI", "->", "isThumb2Function", "(", ")", ";", "assert", "(", "TBB", "&&", "", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "", "||", "Cond", ".", "size", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "!", "FBB", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addOperand", "(", "Cond", "[", "", "]", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)3", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66500, "Length": 155, "Cover_Rate": 0.4341736694677871} {"Template_token": ["", "if", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "optForSize", "(", ")", ")", "{", "MachineBasicBlock", "*", "Pred", "=", "*", "MBB", ".", "pred_begin", "(", ")", ";", "if", "(", "!", "Pred", "->", "empty", "(", ")", ")", "{", "MachineInstr", "*", "LastMI", "=", "&", "*", "Pred", "->", "rbegin", "(", ")", ";", "if", "(", "LastMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "LastMI", ";", "if", "(", "CmpMI", "!=", "Pred", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "P", "=", "getInstrPredicate", "(", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "P", "==", "", "&&", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "isLowRegister", "(", "Reg", ")", ")", "return", "false", ";", "}", "}", "}", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)3", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66501, "Length": 162, "Cover_Rate": 0.6585365853658537} {"Template_token": ["", "if", "(", "featureBits", "[", "", "]", "&&", "(", "Num", "&", "", ")", "==", "", ")", "return", "false", ";", "if", "(", "featureBits", "[", "", "]", "&&", "(", "(", "Num", "&", "", ")", "==", "", "||", "(", "Num", "&", "", ")", "==", "", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)3", "Func": "isValidCoprocessorNumber", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66502, "Length": 50, "Cover_Rate": 0.5681818181818182} {"Template_token": ["", "if", "(", "featureBits", "[", "", "]", "&&", "(", "(", "Num", "&", "", ")", "==", "", "||", "(", "Num", "&", "", ")", "==", "", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "isValidCoprocessorNumber", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66503, "Length": 31, "Cover_Rate": 0.3522727272727273} {"Template_token": ["", "MachineOperand", "FalseReg", "=", "MI", "->", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "PreviousClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "PreviousClass", ")", ")", "return", "nullptr", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "addOperand", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "", "(", "", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMI", "->", "hasOptionalDef", "(", ")", ")", "AddDefaultCC", "(", "NewMI", ")", ";", "FalseReg", ".", "setImplicit", "(", ")", ";", "NewMI", ".", "addOperand", "(", "FalseReg", ")", ";", "NewMI", "->", "tieOperands", "(", "", ",", "NewMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";"], "ground_truth": ["SeenMIs", ".", "insert", "(", "NewMI", ")", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66504, "Length": 244, "Cover_Rate": 0.5893719806763285} {"Template_token": ["", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "addOperand", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "", "(", "", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMI", "->", "hasOptionalDef", "(", ")", ")", "AddDefaultCC", "(", "NewMI", ")", ";", "FalseReg", ".", "setImplicit", "(", ")", ";", "NewMI", ".", "addOperand", "(", "FalseReg", ")", ";", "NewMI", "->", "tieOperands", "(", "", ",", "NewMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "SeenMIs", ".", "insert", "(", "NewMI", ")", ";", "SeenMIs", ".", "erase", "(", "DefMI", ")", ";", "if", "(", "DefMI", "->", "getParent", "(", ")", "!=", "MI", "->", "getParent", "(", ")", ")", "NewMI", "->", "clearKillInfo", "(", ")", ";", "DefMI", "->", "eraseFromParent", "(", ")", ";", "return", "NewMI", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)3", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66505, "Length": 193, "Cover_Rate": 0.46618357487922707} {"Template_token": ["", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "isUncondBranchOpcode", "(", "Opc", ")", ")", "{", "MI", "->", "setDesc", "(", "get", "(", "getMatchingCondBranchOpcode", "(", "Opc", ")", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "Pred", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "{", "MachineOperand", "&", "PMO", "=", "MI", "->", "getOperand", "(", "PIdx", ")", ";", "PMO", ".", "setImm", "(", "Pred", "[", "", "]", ".", "getImm", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "PIdx", "+", "", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "PredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66506, "Length": 144, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "MO0", ".", "getGlobal", "(", ")", "==", "MO1", ".", "getGlobal", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MI0", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", "->", "getConstantPool", "(", ")", ";", "int", "CPI0", "=", "MO0", ".", "getIndex", "(", ")", ";", "int", "CPI1", "=", "MO1", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE0", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI0", "]", ";", "const", "MachineConstantPoolEntry", "&", "MCPE1", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI1", "]", ";", "bool", "isCP0", "=", "MCPE0", ".", "isMachineConstantPoolEntry", "(", ")", ";", "bool", "isCP1", "=", "MCPE1", ".", "isMachineConstantPoolEntry", "(", ")", ";", "if", "(", "isCP0", "&&", "isCP1", ")", "{", "ConstantPoolValue", "*", "ACPV0", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE0", ".", "Val", ".", "MachineCPVal", ")", ";", "ConstantPoolValue", "*", "ACPV1", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE1", ".", "Val", ".", "MachineCPVal", ")", ";", "return", "ACPV0", "->", "hasSameValue", "(", "ACPV1", ")", ";", "}", "else", "if", "(", "!", "isCP0", "&&", "!", "isCP1", ")", "{", "return", "MCPE0", ".", "Val", ".", "ConstVal", "==", "MCPE1", ".", "Val", ".", "ConstVal", ";", "}", "return", "false", ";"], "ground_truth": ["}", "else", "if", "(", "Opcode", "==", "", ")", "{"], "File": "ARMBaseInstrInfo (2)3", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66507, "Length": 215, "Cover_Rate": 0.3589315525876461} {"Template_token": ["", "return", "ACPV0", "->", "hasSameValue", "(", "ACPV1", ")", ";", "}", "else", "if", "(", "!", "isCP0", "&&", "!", "isCP1", ")", "{", "return", "MCPE0", ".", "Val", ".", "ConstVal", "==", "MCPE1", ".", "Val", ".", "ConstVal", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "MI1", "->", "getOpcode", "(", ")", "!=", "Opcode", ")", "return", "false", ";", "if", "(", "MI0", "->", "getNumOperands", "(", ")", "!=", "MI1", "->", "getNumOperands", "(", ")", ")", "return", "false", ";", "unsigned", "Addr0", "=", "MI0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Addr1", "=", "MI1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Addr0", "!=", "Addr1", ")", "{", "if", "(", "!", "MRI", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Addr0", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Addr1", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def0", "=", "MRI", "->", "getVRegDef", "(", "Addr0", ")", ";", "MachineInstr", "*", "Def1", "=", "MRI", "->", "getVRegDef", "(", "Addr1", ")", ";", "if", "(", "!", "produceSameValue", "(", "Def0", ",", "Def1", ",", "MRI", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO0", "=", "MI0", "->", "getOperand", "(", "i", ")", ";"], "ground_truth": ["const", "MachineOperand", "&", "MO1", "=", "MI1", "->", "getOperand", "(", "i", ")", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66508, "Length": 219, "Cover_Rate": 0.3656093489148581} {"Template_token": ["", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MIB", ".", "addReg", "(", "DDst", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "DDst", ",", "getUndefRegState", "(", "!", "MI", "->", "readsRegister", "(", "DDst", ",", "TRI", ")", ")", ")", ".", "addImm", "(", "SrcLane", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ImplicitSReg", "!=", "", ")", "MIB", ".", "addReg", "(", "ImplicitSReg", ",", "RegState", "::", "Implicit", ")", ";", "break", ";", "}", "MachineInstrBuilder", "NewMIB", ";", "NewMIB", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DDst", ")", ";", "unsigned", "CurReg", "=", "SrcLane", "==", "", "&&", "DstLane", "==", "", "?", "DSrc", ":", "DDst", ";", "bool", "CurUndef", "=", "!", "MI", "->", "readsRegister", "(", "CurReg", ",", "TRI", ")", ";", "NewMIB", ".", "addReg", "(", "CurReg", ",", "getUndefRegState", "(", "CurUndef", ")", ")", ";", "CurReg", "=", "SrcLane", "==", "", "&&", "DstLane", "==", "", "?", "DSrc", ":", "DDst", ";", "CurUndef", "=", "!", "MI", "->", "readsRegister", "(", "CurReg", ",", "TRI", ")", ";", "NewMIB", ".", "addReg", "(", "CurReg", ",", "getUndefRegState", "(", "CurUndef", ")", ")", ";", "NewMIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "NewMIB", ")", ";", "if", "(", "SrcLane", "==", "DstLane", ")", "NewMIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MIB", ".", "addReg", "(", "DDst", ",", "RegState", "::", "Define", ")", ";", "CurReg", "=", "SrcLane", "==", "", "&&", "DstLane", "==", "", "?", "DSrc", ":", "DDst", ";", "CurUndef", "=", "CurReg", "==", "DSrc", "&&", "!", "MI", "->", "readsRegister", "(", "CurReg", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "CurReg", ",", "getUndefRegState", "(", "CurUndef", ")", ")", ";", "CurReg", "=", "SrcLane", "==", "", "&&", "DstLane", "==", "", "?", "DSrc", ":", "DDst", ";", "CurUndef", "=", "CurReg", "==", "DSrc", "&&", "!", "MI", "->", "readsRegister", "(", "CurReg", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "CurReg", ",", "getUndefRegState", "(", "CurUndef", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "SrcLane", "!=", "DstLane", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "if", "(", "ImplicitSReg", "!=", "", ")", "MIB", ".", "addReg", "(", "ImplicitSReg", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "setExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66509, "Length": 400, "Cover_Rate": 0.36900369003690037} {"Template_token": ["", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "i", ";", "--", "i", ")", "MI", "->", "RemoveOperand", "(", "i", "-", "", ")", ";", "DReg", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "SrcReg", ",", "Lane", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "DReg", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "Lane", ")", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "break", ";", "case", "", ":", "{", "if", "(", "Domain", "!=", "ExeNEON", ")", "break", ";", "assert", "(", "!", "isPredicated", "(", "MI", ")", "&&", "", ")", ";", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DReg", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "DstReg", ",", "Lane", ")", ";", "unsigned", "ImplicitSReg", ";", "if", "(", "!", "getImplicitSPRUseForDPRUse", "(", "TRI", ",", "MI", ",", "DReg", ",", "Lane", ",", "ImplicitSReg", ")", ")", "break", ";", "for", "(", "unsigned", "i", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "i", ";", "--", "i", ")", "MI", "->", "RemoveOperand", "(", "i", "-", "", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MIB", ".", "addReg", "(", "DReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "DReg", ",", "getUndefRegState", "(", "!", "MI", "->", "readsRegister", "(", "DReg", ",", "TRI", ")", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Lane", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "if", "(", "ImplicitSReg", "!=", "", ")", "MIB", ".", "addReg", "(", "ImplicitSReg", ",", "RegState", "::", "Implicit", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "Domain", "!=", "ExeNEON", ")", "break", ";", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstLane", "=", "", ",", "SrcLane", "=", "", ",", "DDst", ",", "DSrc", ";", "DDst", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "DstReg", ",", "DstLane", ")", ";", "DSrc", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "SrcReg", ",", "SrcLane", ")", ";", "unsigned", "ImplicitSReg", ";"], "ground_truth": ["if", "(", "!", "getImplicitSPRUseForDPRUse", "(", "TRI", ",", "MI", ",", "DSrc", ",", "SrcLane", ",", "ImplicitSReg", ")", ")", "break", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "setExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66510, "Length": 410, "Cover_Rate": 0.37822878228782286} {"Template_token": ["", "if", "(", "!", "SubIdx", ")", "return", "MIB", ".", "addReg", "(", "Reg", ",", "State", ")", ";"], "ground_truth": ["if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "Reg", ",", "SubIdx", ")", ",", "State", ")", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "AddDReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66511, "Length": 41, "Cover_Rate": 0.5189873417721519} {"Template_token": ["", "static", "const", "MachineInstrBuilder", "&", "AddDReg", "(", "MachineInstrBuilder", "&", "MIB", ",", "unsigned", "Reg", ",", "unsigned", "SubIdx", ",", "unsigned", "State", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{"], "ground_truth": ["if", "(", "!", "SubIdx", ")", "return", "MIB", ".", "addReg", "(", "Reg", ",", "State", ")", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "AddDReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66512, "Length": 40, "Cover_Rate": 0.5063291139240507} {"Template_token": ["", "return", "false", ";", "}", "else", "{", "SecondLastInst", "=", "I", ";", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "}", "}", "}", "if", "(", "SecondLastInst", "&&", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "return", "true", ";", "if", "(", "isCondBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "", ")", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isUncondBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "I", "=", "LastInst", ";", "if", "(", "AllowModify", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return", "false", ";", "}", "if", "(", "(", "isJumpTableBranchOpcode", "(", "SecondLastOpc", ")", "||", "isIndirectBranchOpcode", "(", "SecondLastOpc", ")", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{"], "ground_truth": ["I", "=", "LastInst", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "AnalyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66513, "Length": 177, "Cover_Rate": 0.36645962732919257} {"Template_token": ["", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "else", "{", "SecondLastInst", "=", "I", ";", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "}", "}", "}", "if", "(", "SecondLastInst", "&&", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "return", "true", ";", "if", "(", "isCondBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "", ")", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isUncondBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "I", "=", "LastInst", ";", "if", "(", "AllowModify", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return", "false", ";", "}", "if", "(", "(", "isJumpTableBranchOpcode", "(", "SecondLastOpc", ")", "||", "isIndirectBranchOpcode", "(", "SecondLastOpc", ")", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "I", "=", "LastInst", ";", "if", "(", "AllowModify", ")", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "AnalyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66514, "Length": 221, "Cover_Rate": 0.4575569358178054} {"Template_token": ["", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "", ";", "CmpValue", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["CmpMask", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "AnalyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66515, "Length": 66, "Cover_Rate": 0.5116279069767442} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "}", "if", "(", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", "||", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "if", "(", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Load2", "->", "getOperand", "(", "", ")", ")", ")", "{", "Offset1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "", ")", ")", "->", "getSExtValue", "(", ")", ";", "Offset2", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load2", "->", "getOperand", "(", "", ")", ")", "->", "getSExtValue", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)4", "Func": "areLoadsFromSameBasePtr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66516, "Length": 139, "Cover_Rate": 0.40406976744186046} {"Template_token": ["", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "}", "if", "(", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", "||", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "if", "(", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Load2", "->", "getOperand", "(", "", ")", ")", ")", "{", "Offset1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "", ")", ")", "->", "getSExtValue", "(", ")", ";", "Offset2", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load2", "->", "getOperand", "(", "", ")", ")", "->", "getSExtValue", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)4", "Func": "areLoadsFromSameBasePtr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66517, "Length": 168, "Cover_Rate": 0.4883720930232558} {"Template_token": ["", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ",", "Spacing", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ",", "Spacing", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ",", "Spacing", "=", "", ";", "if", "(", "Opc", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "MachineInstrBuilder", "Mov", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "SubRegs", ";", "++", "i", ")", "{"], "File": "ARMBaseInstrInfo (2)4", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66518, "Length": 213, "Cover_Rate": 0.31140350877192985} {"Template_token": ["", "else", "if", "(", "GPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "SPRDest", "&&", "GPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "if", "(", "Opc", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "return", ";", "}", "unsigned", "BeginIdx", "=", "", ";", "unsigned", "SubRegs", "=", "", ";", "unsigned", "Spacing", "=", "", ";", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ",", "Spacing", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ",", "Spacing", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ",", "Spacing", "=", "", ";", "if", "(", "Opc", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "MachineInstrBuilder", "Mov", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "SubRegs", ";", "++", "i", ")", "{", "unsigned", "Dst", "=", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "unsigned", "Src", "=", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "assert", "(", "Dst", "&&", "Src", "&&", "", ")", ";", "Mov", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "Mov", ".", "addReg", "(", "Src", ")", ";", "}", "Mov", "->", "addRegisterDefined", "(", "DestReg", ",", "TRI", ")", ";", "if", "(", "KillSrc", ")", "Mov", "->", "addRegisterKilled", "(", "SrcReg", ",", "TRI", ")", ";", "return", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)4", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66519, "Length": 483, "Cover_Rate": 0.706140350877193} {"Template_token": ["", "const", "InstrItineraryData", "*", "II", "=", "TM", "->", "getInstrItineraryData", "(", ")", ";", "return", "new", "ScoreboardHazardRecognizer", "(", "II", ",", "DAG", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)4", "Func": "CreateTargetHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66520, "Length": 23, "Cover_Rate": 0.3898305084745763} {"Template_token": ["", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2", "(", ")", ")", "return", "(", "ScheduleHazardRecognizer", "*", ")", "new", "HazardRecognizer", "(", "II", ",", "*", "this", ",", "getRegisterInfo", "(", ")", ",", "Subtarget", ",", "DAG", ")", ";", "return", "TargetInstrInfoImpl", "::", "CreateTargetPostRAHazardRecognizer", "(", "II", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)4", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66521, "Length": 47, "Cover_Rate": 0.7230769230769231} {"Template_token": ["", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "Orig", "->", "getOperand", "(", "", ")", ".", "setIndex", "(", "CPI", ")", ";", "Orig", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "PCLabelId", ")", ";", "break", ";", "}", "}", "return", "MI", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)4", "Func": "duplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66523, "Length": 42, "Cover_Rate": 0.4} {"Template_token": ["", "MachineInstr", "*", "BaseInstrInfo", "::", "emitFrameIndexDebugValue", "(", "MachineFunction", "&", "MF", ",", "int", "FrameIx", ",", "uint64_t", "Offset", ",", "const", "MDNode", "*", "MDPtr", ",", "DebugLoc", "DL", ")", "const", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FrameIx", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Offset", ")", ".", "addMetadata", "(", "MDPtr", ")", ";", "return", "&", "*", "MIB", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)4", "Func": "emitFrameIndexDebugValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66525, "Length": 67, "Cover_Rate": 0.9710144927536232} {"Template_token": ["", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", "->", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", "->", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "", ")", "MI", "->", "RemoveOperand", "(", "ImpDefIdx", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "AddDefaultPred", "(", "MachineInstrBuilder", "(", "MI", ")", ")", ";"], "ground_truth": ["MI", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66526, "Length": 195, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "if", "(", "(", "Domain", "&", "", ")", "&&", "Subtarget", ".", "isCortexA8", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "", ")", ";", "if", "(", "Domain", "&", "", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "ExeGeneric", ",", "", ")", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "getExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66527, "Length": 50, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "std", "::", "pair", "<", "uint16_t", ",", "uint16_t", ">", "BaseInstrInfo", "::", "getExecutionDomain", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "!", "isPredicated", "(", "MI", ")", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "(", "", "<<", "ExeVFP", ")", "|", "(", "", "<<", "ExeNEON", ")", ")", ";", "unsigned", "Domain", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "if", "(", "Domain", "&", "", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "", ")", ";", "if", "(", "(", "Domain", "&", "", ")", "&&", "Subtarget", ".", "isCortexA8", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "", ")", ";", "if", "(", "Domain", "&", "", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "ExeGeneric", ",", "", ")", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "getExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66528, "Length": 134, "Cover_Rate": 0.9241379310344827} {"Template_token": ["", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "Latency", "+=", "getInstrLatency", "(", "ItinData", ",", "I", ",", "PredCost", ")", ";", "}", "return", "Latency", ";", "}", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "Class", "=", "MCID", ".", "getSchedClass", "(", ")", ";", "unsigned", "UOps", "=", "ItinData", "->", "Itineraries", "[", "Class", "]", ".", "NumMicroOps", ";"], "ground_truth": ["if", "(", "PredCost", "&&", "(", "MCID", ".", "isCall", "(", ")", "||", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "", ")", ")", ")", "*", "PredCost", "=", "", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "getInstrLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66529, "Length": 96, "Cover_Rate": 0.4343891402714932} {"Template_token": ["", "if", "(", "MI", "->", "isCopyLike", "(", ")", "||", "MI", "->", "isInsertSubreg", "(", ")", "||", "MI", "->", "isRegSequence", "(", ")", "||", "MI", "->", "isImplicitDef", "(", ")", ")", "return", "", ";", "if", "(", "!", "ItinData", "||", "ItinData", "->", "isEmpty", "(", ")", ")", "return", "", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "int", "Latency", "=", "", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "Latency", "+=", "getInstrLatency", "(", "ItinData", ",", "I", ",", "PredCost", ")", ";", "}", "return", "Latency", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)4", "Func": "getInstrLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66530, "Length": 119, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", ")", "{", "DefCycle", "=", "RegNo", "/", "", ";", "if", "(", "DefCycle", "<", "", ")", "DefCycle", "=", "", ";", "DefCycle", "+=", "", ";", "}", "else", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "{", "DefCycle", "=", "(", "RegNo", "/", "", ")", ";", "if", "(", "(", "RegNo", "%", "", ")", "||", "DefAlign", "<", "", ")", "++", "DefCycle", ";", "DefCycle", "+=", "", ";", "}", "else", "{", "DefCycle", "=", "RegNo", "+", "", ";", "}"], "ground_truth": ["return", "DefCycle", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "getLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66531, "Length": 80, "Cover_Rate": 0.547945205479452} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", "->", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", ";", "return", "(", "NumRegs", "/", "", ")", "+", "(", "NumRegs", "%", "", ")", "+", "", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", "->", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", "+", "", ";"], "ground_truth": ["if", "(", "Subtarget", ".", "isCortexA8", "(", ")", ")", "{"], "File": "ARMBaseInstrInfo (2)4", "Func": "getNumMicroOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66532, "Length": 205, "Cover_Rate": 0.429769392033543} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "getOutputLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "*", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "*", "DepMI", ")", "const", "{", "unsigned", "Reg", "=", "DefMI", "->", "getOperand", "(", "DefIdx", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "DepMI", "->", "readsRegister", "(", "Reg", ",", "&", "getRegisterInfo", "(", ")", ")", "||", "!", "isPredicated", "(", "DepMI", ")", ")", "return", "", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "getOutputLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66534, "Length": 62, "Cover_Rate": 0.7654320987654321} {"Template_token": ["", "if", "(", "RegNo", "<=", "", ")", "return", "ItinData", "->", "getOperandCycle", "(", "UseClass", ",", "UseIdx", ")", ";", "int", "UseCycle", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", ")", "{", "UseCycle", "=", "RegNo", "/", "", ";", "if", "(", "UseCycle", "<", "", ")", "UseCycle", "=", "", ";", "UseCycle", "+=", "", ";", "}", "else", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "{", "UseCycle", "=", "(", "RegNo", "/", "", ")", ";", "if", "(", "(", "RegNo", "%", "", ")", "||", "UseAlign", "<", "", ")", "++", "UseCycle", ";", "}", "else", "{", "UseCycle", "=", "", ";", "}"], "ground_truth": ["return", "UseCycle", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "getSTMUseCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66535, "Length": 93, "Cover_Rate": 0.6642857142857143} {"Template_token": ["", "DefCycle", "=", "RegNo", ";", "bool", "isSLoad", "=", "false", ";", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "isSLoad", "=", "true", ";", "break", ";", "}", "if", "(", "(", "isSLoad", "&&", "(", "RegNo", "%", "", ")", ")", "||", "DefAlign", "<", "", ")", "++", "DefCycle", ";", "}", "else", "{", "DefCycle", "=", "RegNo", "+", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)4", "Func": "getVLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66536, "Length": 67, "Cover_Rate": 0.3743016759776536} {"Template_token": ["", "int", "RegNo", "=", "(", "int", ")", "(", "UseIdx", "+", "", ")", "-", "UseMCID", ".", "getNumOperands", "(", ")", "+", "", ";", "if", "(", "RegNo", "<=", "", ")", "return", "ItinData", "->", "getOperandCycle", "(", "UseClass", ",", "UseIdx", ")", ";", "int", "UseCycle", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", ")", "{", "UseCycle", "=", "RegNo", "/", "", "+", "", ";", "if", "(", "RegNo", "%", "", ")", "++", "UseCycle", ";", "}", "else", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "{", "UseCycle", "=", "RegNo", ";"], "ground_truth": ["bool", "isSStore", "=", "false", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "getVSTMUseCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66537, "Length": 85, "Cover_Rate": 0.4748603351955307} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "hasHighOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "const", "MachineInstr", "*", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "*", "UseMI", ",", "unsigned", "UseIdx", ")", "const", "{"], "ground_truth": ["unsigned", "DDomain", "=", "DefMI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "hasHighOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66538, "Length": 46, "Cover_Rate": 0.33093525179856115} {"Template_token": ["", "unsigned", "UDomain", "=", "UseMI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", "&&", "(", "DDomain", "==", "", "||", "UDomain", "==", "", ")", ")", "return", "true", ";", "int", "Latency", "=", "getOperandLatency", "(", "ItinData", ",", "DefMI", ",", "DefIdx", ",", "UseMI", ",", "UseIdx", ")", ";", "if", "(", "Latency", "<=", "", ")", "return", "false", ";", "return", "DDomain", "==", "", "||", "DDomain", "==", "", "||", "UDomain", "==", "", "||", "UDomain", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)4", "Func": "hasHighOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66539, "Length": 77, "Cover_Rate": 0.5539568345323741} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo (2)4", "Func": "isLoadFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66540, "Length": 180, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":"], "ground_truth": ["if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{"], "File": "ARMBaseInstrInfo (2)4", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66541, "Length": 204, "Cover_Rate": 0.591304347826087} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":"], "ground_truth": ["if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{"], "File": "ARMBaseInstrInfo (2)4", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66542, "Length": 207, "Cover_Rate": 0.6} {"Template_token": ["", "MI", "->", "setDesc", "(", "get", "(", "getMatchingCondBranchOpcode", "(", "Opc", ")", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Pred", "[", "", "]", ".", "getImm", "(", ")", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ",", "false", ")", ")", ";", "return", "true", ";", "}", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "{", "MachineOperand", "&", "PMO", "=", "MI", "->", "getOperand", "(", "PIdx", ")", ";", "PMO", ".", "setImm", "(", "Pred", "[", "", "]", ".", "getImm", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "PIdx", "+", "", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)4", "Func": "PredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66544, "Length": 128, "Cover_Rate": 0.7804878048780488} {"Template_token": ["", "if", "(", "PIdx", "!=", "-", "", ")", "{", "MachineOperand", "&", "PMO", "=", "MI", "->", "getOperand", "(", "PIdx", ")", ";", "PMO", ".", "setImm", "(", "Pred", "[", "", "]", ".", "getImm", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "PIdx", "+", "", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)4", "Func": "PredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66545, "Length": 62, "Cover_Rate": 0.3780487804878049} {"Template_token": ["", "MI", "->", "RemoveOperand", "(", "", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MachineInstrBuilder", "(", "MI", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)4", "Func": "setExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66546, "Length": 36, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";"], "ground_truth": ["AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66547, "Length": 389, "Cover_Rate": 0.46420047732696895} {"Template_token": ["", "if", "(", "!", "SubIdx", ")", "return", "MIB", ".", "addReg", "(", "Reg", ",", "State", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "Reg", ",", "SubIdx", ")", ",", "State", ")", ";"], "ground_truth": ["return", "MIB", ".", "addReg", "(", "Reg", ",", "State", ",", "SubIdx", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "AddDReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66548, "Length": 53, "Cover_Rate": 0.654320987654321} {"Template_token": ["", "assert", "(", "!", "FBB", "&&", "", ")", ";", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "if", "(", "I", "->", "isReturn", "(", ")", ")", "{", "CantAnalyze", "=", "!", "isPredicated", "(", "I", ")", ";", "}", "else", "{", "return", "true", ";", "}", "if", "(", "!", "isPredicated", "(", "I", ")", "&&", "(", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isIndirectBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isJumpTableBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "I", "->", "isReturn", "(", ")", ")", ")", "{", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "", ";", "if", "(", "AllowModify", ")", "{", "MachineBasicBlock", "::", "iterator", "DI", "=", "std", "::", "next", "(", "I", ")", ";"], "ground_truth": ["while", "(", "DI", "!=", "MBB", ".", "end", "(", ")", ")", "{"], "File": "ARMBaseInstrInfo (2)", "Func": "AnalyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66551, "Length": 157, "Cover_Rate": 0.38765432098765434} {"Template_token": ["", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "", ";", "CmpValue", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "", ";", "CmpMask", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CmpValue", "=", "", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "analyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66552, "Length": 86, "Cover_Rate": 0.455026455026455} {"Template_token": ["", "assert", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "TrueOp", "=", "", ";", "FalseOp", "=", "", ";", "Cond", ".", "push_back", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["Cond", ".", "push_back", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "analyzeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66553, "Length": 55, "Cover_Rate": 0.5612244897959183} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "analyzeSelect", "(", "const", "MachineInstr", "*", "MI", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "unsigned", "&", "TrueOp", ",", "unsigned", "&", "FalseOp", ",", "bool", "&", "Optimizable", ")", "const", "{", "assert", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "TrueOp", "=", "", ";"], "ground_truth": ["FalseOp", "=", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "analyzeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66554, "Length": 62, "Cover_Rate": 0.6326530612244898} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "}", "if", "(", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", "||", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "if", "(", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Load2", "->", "getOperand", "(", "", ")", ")", ")", "{", "Offset1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "", ")", ")", "->", "getSExtValue", "(", ")", ";"], "ground_truth": ["Offset2", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load2", "->", "getOperand", "(", "", ")", ")", "->", "getSExtValue", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "areLoadsFromSameBasePtr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66555, "Length": 146, "Cover_Rate": 0.40668523676880225} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "}", "switch", "(", "Load2", "->", "getMachineOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "}", "if", "(", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", "||", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "if", "(", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Load2", "->", "getOperand", "(", "", ")", ")", ")", "{", "Offset1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "", ")", ")", "->", "getSExtValue", "(", ")", ";", "Offset2", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load2", "->", "getOperand", "(", "", ")", ")", "->", "getSExtValue", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "areLoadsFromSameBasePtr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66556, "Length": 198, "Cover_Rate": 0.5515320334261838} {"Template_token": ["", "if", "(", "!", "MLxEntryMap", ".", "insert", "(", "std", "::", "make_pair", "(", "_MLxTable", "[", "i", "]", ".", "MLxOpc", ",", "i", ")", ")", ".", "second", ")", "assert", "(", "false", "&&", "", ")", ";"], "ground_truth": ["MLxHazardOpcodes", ".", "insert", "(", "_MLxTable", "[", "i", "]", ".", "AddSubOpc", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "ARMBaseInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66557, "Length": 43, "Cover_Rate": 0.4095238095238095} {"Template_token": ["", "void", "BaseInstrInfo", "::", "breakPartialRegDependency", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "MI", "&&", "OpNum", "<", "MI", "->", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "&&", "", ")", ";", "assert", "(", "TRI", "&&", "", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "&&", "", ")", ";", "unsigned", "DReg", "=", "Reg", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "DReg", "=", "", "+", "(", "Reg", "-", "", ")", "/", "", ";", "assert", "(", "TRI", "->", "isSuperRegister", "(", "Reg", ",", "DReg", ")", "&&", "", ")", ";", "}"], "ground_truth": ["assert", "(", "", ".", "contains", "(", "DReg", ")", "&&", "", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "breakPartialRegDependency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66558, "Length": 133, "Cover_Rate": 0.6584158415841584} {"Template_token": ["", "static", "MachineInstr", "*", "canFoldIntoMOVCC", "(", "unsigned", "Reg", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetInstrInfo", "*", "TII", ")", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "", ";", "if", "(", "!", "MRI", ".", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "", ";", "MachineInstr", "*", "MI", "=", "MRI", ".", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "MI", ")", "return", "", ";", "if", "(", "!", "MI", "->", "isPredicable", "(", ")", ")", "return", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isFI", "(", ")", "||", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", ")", "return", "", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "", ";"], "ground_truth": ["if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "canFoldIntoMOVCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66559, "Length": 172, "Cover_Rate": 0.7926267281105991} {"Template_token": ["", "static", "MachineInstr", "*", "canFoldIntoMOVCC", "(", "unsigned", "Reg", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetInstrInfo", "*", "TII", ")", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "", ";", "if", "(", "!", "MRI", ".", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "", ";", "MachineInstr", "*", "MI", "=", "MRI", ".", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "MI", ")", "return", "", ";", "if", "(", "!", "MI", "->", "isPredicable", "(", ")", ")", "return", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isFI", "(", ")", "||", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", ")", "return", "", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "", ";", "}", "bool", "DontMoveAcrossStores", "=", "true", ";", "if", "(", "!", "MI", "->", "isSafeToMove", "(", "TII", ",", "", ",", "DontMoveAcrossStores", ")", ")", "return", "", ";"], "ground_truth": ["return", "MI", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "canFoldIntoMOVCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66560, "Length": 216, "Cover_Rate": 0.9953917050691244} {"Template_token": ["", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "", "||", "PredReg", "!=", "", ")", "return", "NULL", ";", "MI", "=", "TargetInstrInfo", "::", "commuteInstruction", "(", "MI", ",", "NewMI", ")", ";"], "ground_truth": ["if", "(", "!", "MI", ")", "return", "NULL", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "commuteInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66561, "Length": 47, "Cover_Rate": 0.376} {"Template_token": ["", "unsigned", "llvm", "::", "convertAddSubFlagsOpcode", "(", "unsigned", "OldOpc", ")", "{"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "array_lengthof", "(", "AddSubFlagsOpcodeMap", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "OldOpc", "==", "AddSubFlagsOpcodeMap", "[", "i", "]", ".", "PseudoOpc", ")", "return", "AddSubFlagsOpcodeMap", "[", "i", "]", ".", "MachineOpc", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "convertAddSubFlagsOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66562, "Length": 49, "Cover_Rate": 0.9245283018867925} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "array_lengthof", "(", "AddSubFlagsOpcodeMap", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "OldOpc", "==", "AddSubFlagsOpcodeMap", "[", "i", "]", ".", "PseudoOpc", ")", "return", "AddSubFlagsOpcodeMap", "[", "i", "]", ".", "MachineOpc", ";"], "ground_truth": ["return", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "convertAddSubFlagsOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66563, "Length": 43, "Cover_Rate": 0.8113207547169812} {"Template_token": ["", "case", "", ":", "isPre", "=", "true", ";", "break", ";", "case", "", ":", "break", ";", "}", "unsigned", "MemOpc", "=", "getUnindexedOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "MemOpc", "==", "", ")", "return", "NULL", ";", "MachineInstr", "*", "UpdateMI", "=", "NULL", ";", "MachineInstr", "*", "MemMI", "=", "NULL", ";", "unsigned", "AddrMode", "=", "(", "TSFlags", "&", "", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "bool", "isLoad", "=", "!", "MI", "->", "mayStore", "(", ")", ";", "const", "MachineOperand", "&", "WB", "=", "isLoad", "?", "MI", "->", "getOperand", "(", "", ")", ":", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "Base", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "Offset", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ";", "unsigned", "WBReg", "=", "WB", ".", "getReg", "(", ")", ";", "unsigned", "BaseReg", "=", "Base", ".", "getReg", "(", ")", ";", "unsigned", "OffReg", "=", "Offset", ".", "getReg", "(", ")", ";", "unsigned", "OffImm", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getImm", "(", ")", ";", "", "Pred", "=", "(", "", ")", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getImm", "(", ")", ";", "switch", "(", "AddrMode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "{", "bool", "isSub", "=", "", "(", "OffImm", ")", "==", "", ";", "unsigned", "Amt", "=", "", "(", "OffImm", ")", ";", "if", "(", "OffReg", "==", "", ")", "{", "if", "(", "", "(", "Amt", ")", "==", "-", "", ")", "return", "NULL", ";", "UpdateMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "isSub", "?", "", ":", "", ")", ",", "WBReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "Amt", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "if", "(", "Amt", "!=", "", ")", "{", "", "ShOpc", "=", "", "(", "OffImm", ")", ";", "unsigned", "SOOpc", "=", "", "(", "ShOpc", ",", "Amt", ")", ";", "UpdateMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "isSub", "?", "", ":", "", ")", ",", "WBReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "OffReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "SOOpc", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "UpdateMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "isSub", "?", "", ":", "", ")", ",", "WBReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "OffReg", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "break", ";", "}", "case", "", ":", "{"], "ground_truth": ["bool", "isSub", "=", "", "(", "OffImm", ")", "==", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "convertToThreeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66564, "Length": 453, "Cover_Rate": 0.37192118226600984} {"Template_token": ["", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "Subtarget", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "assert", "(", "Opc", "&&", "", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "MachineInstrBuilder", "Mov", ";", "if", "(", "TRI", "->", "regsOverlap", "(", "SrcReg", ",", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", ")", ")", ")", "{", "BeginIdx", "=", "BeginIdx", "+", "(", "(", "SubRegs", "-", "", ")", "*", "Spacing", ")", ";", "Spacing", "=", "-", "Spacing", ";", "}", "SmallSet", "<", "unsigned", ",", "", ">", "DstRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "SubRegs", ";", "++", "i", ")", "{", "unsigned", "Dst", "=", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "unsigned", "Src", "=", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "assert", "(", "Dst", "&&", "Src", "&&", "", ")", ";", "assert", "(", "!", "DstRegs", ".", "count", "(", "Src", ")", "&&", "", ")", ";", "DstRegs", ".", "insert", "(", "Dst", ")", ";"], "ground_truth": ["Mov", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66565, "Length": 373, "Cover_Rate": 0.4537712895377129} {"Template_token": ["", "void", "BaseInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "bool", "GPRDest", "=", "", ".", "contains", "(", "DestReg", ")", ";", "bool", "GPRSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "if", "(", "GPRDest", "&&", "GPRSrc", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ")", ";", "return", ";", "}", "bool", "SPRDest", "=", "", ".", "contains", "(", "DestReg", ")", ";", "bool", "SPRSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "SPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "GPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "SPRDest", "&&", "GPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "if", "(", "Opc", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "return", ";", "}", "unsigned", "BeginIdx", "=", "", ";", "unsigned", "SubRegs", "=", "", ";", "int", "Spacing", "=", "", ";", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";"], "ground_truth": ["}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{"], "File": "ARMBaseInstrInfo (2)", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66566, "Length": 372, "Cover_Rate": 0.45255474452554745} {"Template_token": ["", "if", "(", "usePreRAHazardRecognizer", "(", ")", ")", "{"], "ground_truth": ["const", "InstrItineraryData", "*", "II", "=", "TM", "->", "getInstrItineraryData", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "CreateTargetHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66567, "Length": 18, "Cover_Rate": 0.3050847457627119} {"Template_token": ["", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{"], "ground_truth": ["if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2", "(", ")", ")", "return", "(", "ScheduleHazardRecognizer", "*", ")", "new", "HazardRecognizer", "(", "II", ",", "DAG", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66568, "Length": 41, "Cover_Rate": 0.7321428571428571} {"Template_token": ["", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2", "(", ")", ")", "return", "(", "ScheduleHazardRecognizer", "*", ")", "new", "HazardRecognizer", "(", "II", ",", "DAG", ")", ";"], "ground_truth": ["return", "TargetInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "II", ",", "DAG", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66569, "Length": 37, "Cover_Rate": 0.6607142857142857} {"Template_token": ["", "if", "(", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "||", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", ")", "{", "Pred", ".", "push_back", "(", "MO", ")", ";", "Found", "=", "true", ";", "}", "}", "return", "Found", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "DefinesPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66570, "Length": 57, "Cover_Rate": 0.47107438016528924} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "unsigned", "CPI", "=", "Orig", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "Orig", "->", "getOperand", "(", "", ")", ".", "setIndex", "(", "CPI", ")", ";"], "ground_truth": ["Orig", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "PCLabelId", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "duplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66571, "Length": 55, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "case", "", ":", "{", "unsigned", "CPI", "=", "Orig", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "Orig", "->", "getOperand", "(", "", ")", ".", "setIndex", "(", "CPI", ")", ";", "Orig", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "PCLabelId", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "duplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66572, "Length": 55, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "if", "(", "NumBytes", "==", "", "&&", "DestReg", "!=", "BaseReg", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "return", ";", "}", "bool", "isSub", "=", "NumBytes", "<", "", ";"], "ground_truth": ["if", "(", "isSub", ")", "NumBytes", "=", "-", "NumBytes", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "emitARMRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66573, "Length": 80, "Cover_Rate": 0.3125} {"Template_token": ["", "if", "(", "!", "MI", "->", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", "->", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", "->", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "", ")", "MI", "->", "RemoveOperand", "(", "ImpDefIdx", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["MI", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66574, "Length": 143, "Cover_Rate": 0.41210374639769454} {"Template_token": ["", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "", "(", "ImmVal", ")", ")", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "}", "break", ";", "}", "case", "", ":", "{", "if", "(", "Commute", ")", "return", "false", ";", "ImmVal", "=", "-", "ImmVal", ";", "NewUseOpc", "=", "", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "", "(", "ImmVal", ")", ")", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "}", "break", ";", "}", "}", "}", "}", "unsigned", "OpIdx", "=", "Commute", "?", "", ":", "", ";", "unsigned", "Reg1", "=", "UseMI", "->", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "UseMI", "->", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "NewReg", "=", "MRI", "->", "createVirtualRegister", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "UseMI", "->", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "NewUseOpc", ")", ",", "NewReg", ")", ".", "addReg", "(", "Reg1", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "SOImmValV1", ")", ")", ")", ";", "UseMI", "->", "setDesc", "(", "get", "(", "NewUseOpc", ")", ")", ";", "UseMI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "NewReg", ")", ";", "UseMI", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", ")", ";", "UseMI", "->", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "SOImmValV2", ")", ";", "DefMI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "FoldImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66575, "Length": 340, "Cover_Rate": 0.4644808743169399} {"Template_token": ["", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MI", ";", "++", "I", ";", "MachineBasicBlock", "::", "const_instr_iterator", "II", "=", "std", "::", "prev", "(", "I", ".", "getInstrIterator", "(", ")", ")", ";", "assert", "(", "II", "->", "isInsideBundle", "(", ")", "&&", "", ")", ";", "int", "Idx", "=", "-", "", ";", "while", "(", "II", "->", "isInsideBundle", "(", ")", ")", "{", "Idx", "=", "II", "->", "findRegisterDefOperandIdx", "(", "Reg", ",", "false", ",", "true", ",", "TRI", ")", ";", "if", "(", "Idx", "!=", "-", "", ")", "break", ";", "--", "II", ";", "++", "Dist", ";", "}", "assert", "(", "Idx", "!=", "-", "", "&&", "", ")", ";", "DefIdx", "=", "Idx", ";"], "ground_truth": ["return", "II", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "getBundledDefMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66576, "Length": 100, "Cover_Rate": 0.7518796992481203} {"Template_token": ["", "while", "(", "II", "!=", "E", "&&", "II", "->", "isInsideBundle", "(", ")", ")", "{", "Idx", "=", "II", "->", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "if", "(", "Idx", "!=", "-", "", ")", "break", ";", "if", "(", "II", "->", "getOpcode", "(", ")", "!=", "", ")", "++", "Dist", ";", "++", "II", ";", "}", "if", "(", "Idx", "==", "-", "", ")", "{", "Dist", "=", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "getBundledUseMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66577, "Length": 68, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "while", "(", "II", "!=", "E", "&&", "II", "->", "isInsideBundle", "(", ")", ")", "{", "Idx", "=", "II", "->", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "if", "(", "Idx", "!=", "-", "", ")", "break", ";", "if", "(", "II", "->", "getOpcode", "(", ")", "!=", "", ")", "++", "Dist", ";", "++", "II", ";", "}", "if", "(", "Idx", "==", "-", "", ")", "{", "Dist", "=", "", ";"], "ground_truth": ["return", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "getBundledUseMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66578, "Length": 67, "Cover_Rate": 0.4407894736842105} {"Template_token": ["", "unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "SReg", ",", "", ",", "&", "", ")", ";", "Lane", "=", "", ";", "if", "(", "DReg", "!=", "", ")", "return", "DReg", ";", "Lane", "=", "", ";", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "SReg", ",", "", ",", "&", "", ")", ";", "assert", "(", "DReg", "&&", "", ")", ";"], "ground_truth": ["return", "DReg", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "getCorrespondingDRegAndLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66579, "Length": 56, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "!", "isPredicated", "(", "MI", ")", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "(", "", "<<", "ExeVFP", ")", "|", "(", "", "<<", "ExeNEON", ")", ")", ";", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", "&&", "!", "isPredicated", "(", "MI", ")", "&&", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "(", "", "<<", "ExeVFP", ")", "|", "(", "", "<<", "ExeNEON", ")", ")", ";", "unsigned", "Domain", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "if", "(", "Domain", "&", "", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "", ")", ";", "if", "(", "(", "Domain", "&", "", ")", "&&", "Subtarget", ".", "isCortexA8", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "", ")", ";"], "ground_truth": ["if", "(", "Domain", "&", "", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "getExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66580, "Length": 165, "Cover_Rate": 0.7819905213270142} {"Template_token": ["", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "assert", "(", "!", "I", "->", "isBundle", "(", ")", "&&", "", ")", ";", "Size", "+=", "GetInstSizeInBytes", "(", "&", "*", "I", ")", ";", "}", "return", "Size", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "getInstBundleLength", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66581, "Length": 55, "Cover_Rate": 0.6962025316455697} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "ItinData", "->", "getStageLatency", "(", "get", "(", "Opcode", ")", ".", "getSchedClass", "(", ")", ")", ";", "case", "", ":", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "getInstrLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66582, "Length": 32, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "", "llvm", "::", "getInstrPredicate", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "PredReg", ")", "{", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "==", "-", "", ")", "{", "PredReg", "=", "", ";", "return", "", ";", "}"], "ground_truth": ["PredReg", "=", "MI", "->", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "getInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66583, "Length": 55, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "case", "", ":", "{", "unsigned", "EntrySize", "=", "(", "Opc", "==", "", ")", "?", "", ":", "(", "(", "Opc", "==", "", ")", "?", "", ":", "", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "assert", "(", "MJTI", "!=", "", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "unsigned", "InstSize", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "?", "", ":", "", ";", "unsigned", "NumEntries", "=", "getNumJTEntries", "(", "JT", ",", "JTI", ")", ";"], "ground_truth": ["if", "(", "Opc", "==", "", "&&", "(", "NumEntries", "&", "", ")", ")", "++", "NumEntries", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66584, "Length": 154, "Cover_Rate": 0.34841628959276016} {"Template_token": ["", "}", "else", "if", "(", "Subtarget", ".", "isLikeA9", "(", ")", "||", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "DefCycle", "=", "(", "RegNo", "/", "", ")", ";", "if", "(", "(", "RegNo", "%", "", ")", "||", "DefAlign", "<", "", ")", "++", "DefCycle", ";", "DefCycle", "+=", "", ";", "}", "else", "{", "DefCycle", "=", "RegNo", "+", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "getLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66585, "Length": 54, "Cover_Rate": 0.35526315789473684} {"Template_token": ["", "if", "(", "Opc", "==", "", ")", "return", "", ";"], "ground_truth": ["if", "(", "Opc", "==", "", ")", "return", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "getMatchingCondBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66586, "Length": 18, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "int", "llvm", "::", "getMatchingCondBranchOpcode", "(", "int", "Opc", ")", "{", "if", "(", "Opc", "==", "", ")", "return", "", ";"], "ground_truth": ["if", "(", "Opc", "==", "", ")", "return", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "getMatchingCondBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66587, "Length": 27, "Cover_Rate": 0.5} {"Template_token": ["", "return", "JT", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "getNumJTEntries", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66588, "Length": 13, "Cover_Rate": 0.30952380952380953} {"Template_token": ["", "unsigned", "Size", "=", "", ";", "for", "(", "MachineInstr", "::", "mmo_iterator", "I", "=", "MI", "->", "memoperands_begin", "(", ")", ",", "E", "=", "MI", "->", "memoperands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Size", "+=", "(", "*", "I", ")", "->", "getSize", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "getNumLDMAddresses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66589, "Length": 46, "Cover_Rate": 0.71875} {"Template_token": ["", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", "->", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", ";", "return", "(", "NumRegs", "/", "", ")", "+", "(", "NumRegs", "%", "", ")", "+", "", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", "->", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", "+", "", ";", "if", "(", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "int", "UOps", "=", "", "+", "NumRegs", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo (2)", "Func": "getNumMicroOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66590, "Length": 264, "Cover_Rate": 0.38596491228070173} {"Template_token": ["", "default", ":", "return", "", ";", "}", "if", "(", "UseOp", "!=", "-", "", "&&", "MI", "->", "getOperand", "(", "UseOp", ")", ".", "readsReg", "(", ")", ")", "return", "", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "!", "MO", ".", "getSubReg", "(", ")", "||", "MI", "->", "readsVirtualRegister", "(", "Reg", ")", ")", "return", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "", ",", "&", "", ")", ";"], "ground_truth": ["if", "(", "!", "DReg", "||", "!", "MI", "->", "definesRegister", "(", "DReg", ",", "TRI", ")", ")", "return", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "getPartialRegUpdateClearance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66593, "Length": 101, "Cover_Rate": 0.36727272727272725} {"Template_token": ["", "break", ";", "default", ":", "return", "", ";", "}", "if", "(", "UseOp", "!=", "-", "", "&&", "MI", "->", "getOperand", "(", "UseOp", ")", ".", "readsReg", "(", ")", ")", "return", "", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "!", "MO", ".", "getSubReg", "(", ")", "||", "MI", "->", "readsVirtualRegister", "(", "Reg", ")", ")", "return", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{"], "ground_truth": ["unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "", ",", "&", "", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "getPartialRegUpdateClearance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66594, "Length": 85, "Cover_Rate": 0.3090909090909091} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";"], "ground_truth": ["if", "(", "MCID", ".", "isCall", "(", ")", "||", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "", ")", ")", "{"], "File": "ARMBaseInstrInfo (2)", "Func": "getPredicationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66595, "Length": 27, "Cover_Rate": 0.30337078651685395} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "getPredicationCost", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "isCopyLike", "(", ")", "||", "MI", "->", "isInsertSubreg", "(", ")", "||", "MI", "->", "isRegSequence", "(", ")", "||", "MI", "->", "isImplicitDef", "(", ")", ")", "return", "", ";"], "ground_truth": ["if", "(", "MI", "->", "isBundle", "(", ")", ")", "return", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "getPredicationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66596, "Length": 52, "Cover_Rate": 0.5842696629213483} {"Template_token": ["", "if", "(", "UseCycle", "<", "", ")", "UseCycle", "=", "", ";", "UseCycle", "+=", "", ";", "}", "else", "if", "(", "Subtarget", ".", "isLikeA9", "(", ")", "||", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "UseCycle", "=", "(", "RegNo", "/", "", ")", ";", "if", "(", "(", "RegNo", "%", "", ")", "||", "UseAlign", "<", "", ")", "++", "UseCycle", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMBaseInstrInfo (2)", "Func": "getSTMUseCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66597, "Length": 57, "Cover_Rate": 0.3904109589041096} {"Template_token": ["", "int", "DefCycle", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", ")", "{", "DefCycle", "=", "RegNo", "/", "", "+", "", ";", "if", "(", "RegNo", "%", "", ")", "++", "DefCycle", ";", "}", "else", "if", "(", "Subtarget", ".", "isLikeA9", "(", ")", "||", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "DefCycle", "=", "RegNo", ";", "bool", "isSLoad", "=", "false", ";", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo (2)", "Func": "getVLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66598, "Length": 74, "Cover_Rate": 0.4} {"Template_token": ["", "DefCycle", "=", "RegNo", "/", "", "+", "", ";", "if", "(", "RegNo", "%", "", ")", "++", "DefCycle", ";", "}", "else", "if", "(", "Subtarget", ".", "isLikeA9", "(", ")", "||", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "DefCycle", "=", "RegNo", ";", "bool", "isSLoad", "=", "false", ";", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "isSLoad", "=", "true", ";", "break", ";", "}", "if", "(", "(", "isSLoad", "&&", "(", "RegNo", "%", "", ")", ")", "||", "DefAlign", "<", "", ")", "++", "DefCycle", ";", "}", "else", "{", "DefCycle", "=", "RegNo", "+", "", ";", "}", "return", "DefCycle", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "getVLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66599, "Length": 105, "Cover_Rate": 0.5675675675675675} {"Template_token": ["", "int", "UseCycle", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", ")", "{", "UseCycle", "=", "RegNo", "/", "", "+", "", ";", "if", "(", "RegNo", "%", "", ")", "++", "UseCycle", ";", "}", "else", "if", "(", "Subtarget", ".", "isLikeA9", "(", ")", "||", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "UseCycle", "=", "RegNo", ";", "bool", "isSStore", "=", "false", ";"], "ground_truth": ["switch", "(", "UseMCID", ".", "getOpcode", "(", ")", ")", "{"], "File": "ARMBaseInstrInfo (2)", "Func": "getVSTMUseCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66600, "Length": 64, "Cover_Rate": 0.34594594594594597} {"Template_token": ["", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", "&&", "(", "DDomain", "==", "", "||", "UDomain", "==", "", ")", ")", "return", "true", ";", "int", "Latency", "=", "computeOperandLatency", "(", "ItinData", ",", "DefMI", ",", "DefIdx", ",", "UseMI", ",", "UseIdx", ")", ";", "if", "(", "Latency", "<", "", ")", "Latency", "=", "getInstrLatency", "(", "ItinData", ",", "DefMI", ")", ";", "if", "(", "Latency", "<=", "", ")", "return", "false", ";"], "ground_truth": ["return", "DDomain", "==", "", "||", "DDomain", "==", "", "||", "UDomain", "==", "", "||", "UDomain", "==", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "hasHighOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66601, "Length": 78, "Cover_Rate": 0.5064935064935064} {"Template_token": ["", "hasLowDefLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "*", "DefMI", ",", "unsigned", "DefIdx", ")", "const", "{", "if", "(", "!", "ItinData", "||", "ItinData", "->", "isEmpty", "(", ")", ")", "return", "false", ";", "unsigned", "DDomain", "=", "DefMI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "if", "(", "DDomain", "==", "", ")", "{"], "ground_truth": ["unsigned", "DefClass", "=", "DefMI", "->", "getDesc", "(", ")", ".", "getSchedClass", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "hasLowDefLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66602, "Length": 64, "Cover_Rate": 0.64} {"Template_token": ["", "unsigned", "DDomain", "=", "DefMI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "if", "(", "DDomain", "==", "", ")", "{", "unsigned", "DefClass", "=", "DefMI", "->", "getDesc", "(", ")", ".", "getSchedClass", "(", ")", ";", "int", "DefCycle", "=", "ItinData", "->", "getOperandCycle", "(", "DefClass", ",", "DefIdx", ")", ";", "return", "(", "DefCycle", "!=", "-", "", "&&", "DefCycle", "<=", "", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "hasLowDefLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66603, "Length": 61, "Cover_Rate": 0.61} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "hasNOP", "(", ")", "const", "{", "return", "(", "Subtarget", ".", "getFeatureBits", "(", ")", "&", "", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "hasNOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66605, "Length": 22, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "if", "(", "FBB", "==", "", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "return", "", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "FBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "FBB", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66606, "Length": 208, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "const_iterator", "I", "=", "MLxEntryMap", ".", "find", "(", "Opcode", ")", ";", "if", "(", "I", "==", "MLxEntryMap", ".", "end", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "_MLxEntry", "&", "Entry", "=", "_MLxTable", "[", "I", "->", "second", "]", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isFpMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66607, "Length": 42, "Cover_Rate": 0.4375} {"Template_token": ["", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "isLoadFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66608, "Length": 304, "Cover_Rate": 0.856338028169014} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "const", "MachineMemOperand", "*", "Dummy", ";", "return", "MI", "->", "mayLoad", "(", ")", "&&", "hasLoadFromStackSlot", "(", "MI", ",", "Dummy", ",", "FrameIndex", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "isLoadFromStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66609, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "return", "MI", "->", "mayLoad", "(", ")", "&&", "hasLoadFromStackSlot", "(", "MI", ",", "Dummy", ",", "FrameIndex", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "isLoadFromStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66610, "Length": 17, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", ")", "return", "isV8EligibleForIT", "(", "MI", ")", ";", "}", "else", "{", "if", "(", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66611, "Length": 72, "Cover_Rate": 0.72} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "MI", "->", "isPredicable", "(", ")", ")", "return", "false", ";", "FunctionInfo", "*", "AFI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", ")", "return", "isV8EligibleForIT", "(", "MI", ")", ";", "}", "else", "{", "if", "(", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66612, "Length": 92, "Cover_Rate": 0.92} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "int", "PIdx", "=", "I", "->", "findFirstPredOperandIdx", "(", ")", ";"], "ground_truth": ["if", "(", "PIdx", "!=", "-", "", "&&", "I", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isPredicated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66613, "Length": 89, "Cover_Rate": 0.7007874015748031} {"Template_token": ["", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "int", "PIdx", "=", "I", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", "&&", "I", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "true", ";", "}", "return", "false", ";", "}", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";"], "ground_truth": ["return", "PIdx", "!=", "-", "", "&&", "MI", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", "!=", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isPredicated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66614, "Length": 110, "Cover_Rate": 0.8661417322834646} {"Template_token": ["", "unsigned", "TUnpredCost", "=", "Probability", ".", "getNumerator", "(", ")", "*", "TCycles", ";", "TUnpredCost", "/=", "Probability", ".", "getDenominator", "(", ")", ";", "uint32_t", "Comp", "=", "Probability", ".", "getDenominator", "(", ")", "-", "Probability", ".", "getNumerator", "(", ")", ";", "unsigned", "FUnpredCost", "=", "Comp", "*", "FCycles", ";", "FUnpredCost", "/=", "Probability", ".", "getDenominator", "(", ")", ";", "unsigned", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";", "UnpredCost", "+=", "", ";"], "ground_truth": ["UnpredCost", "+=", "Subtarget", ".", "getMispredictionPenalty", "(", ")", "/", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66615, "Length": 70, "Cover_Rate": 0.5511811023622047} {"Template_token": ["", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "TCycles", ",", "unsigned", "TExtra", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "FCycles", ",", "unsigned", "FExtra", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{", "if", "(", "!", "TCycles", "||", "!", "FCycles", ")", "return", "false", ";", "unsigned", "TUnpredCost", "=", "Probability", ".", "getNumerator", "(", ")", "*", "TCycles", ";"], "ground_truth": ["TUnpredCost", "/=", "Probability", ".", "getDenominator", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66616, "Length": 59, "Cover_Rate": 0.4645669291338583} {"Template_token": ["", "return", "Subtarget", ".", "isSwift", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "isProfitableToUnpredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66617, "Length": 8, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "return", "Subtarget", ".", "isSwift", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "isProfitableToUnpredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66618, "Length": 8, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "if", "(", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "(", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "||", "(", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "ImmValue", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isRedundantFlagInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66619, "Length": 166, "Cover_Rate": 0.7942583732057417} {"Template_token": ["", "while", "(", "++", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "isDebugValue", "(", ")", ")", ";", "if", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "!", "MI", "->", "isCall", "(", ")", "&&", "MI", "->", "definesRegister", "(", "", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isSchedulingBoundary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66621, "Length": 61, "Cover_Rate": 0.4959349593495935} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66622, "Length": 130, "Cover_Rate": 0.36619718309859156} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo (2)", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66623, "Length": 137, "Cover_Rate": 0.38591549295774646} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isStoreToStackSlotPostFE", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{"], "ground_truth": ["const", "MachineMemOperand", "*", "Dummy", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isStoreToStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66624, "Length": 21, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isStoreToStackSlotPostFE", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "const", "MachineMemOperand", "*", "Dummy", ";"], "ground_truth": ["return", "MI", "->", "mayStore", "(", ")", "&&", "hasStoreToStackSlot", "(", "MI", ",", "Dummy", ",", "FrameIndex", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isStoreToStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66625, "Length": 37, "Cover_Rate": 0.9736842105263158} {"Template_token": ["", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "if", "(", "CmpMask", "!=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "if", "(", "SrcReg", "==", "MI", "->", "getOperand", "(", "CommonUse", "?", "", ":", "", ")", ".", "getReg", "(", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "{", "const", "MachineInstr", "&", "Copy", "=", "*", "MI", ";", "MachineBasicBlock", "::", "iterator", "AND", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ")", ";", "if", "(", "AND", "==", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "false", ";", "MI", "=", "AND", ";"], "ground_truth": ["return", "isSuitableForMask", "(", "MI", ",", "Copy", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CmpMask", ",", "true", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isSuitableForMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66626, "Length": 129, "Cover_Rate": 0.80625} {"Template_token": ["", "static", "bool", "isSuitableForMask", "(", "MachineInstr", "*", "&", "MI", ",", "unsigned", "SrcReg", ",", "int", "CmpMask", ",", "bool", "CommonUse", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "if", "(", "CmpMask", "!=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "if", "(", "SrcReg", "==", "MI", "->", "getOperand", "(", "CommonUse", "?", "", ":", "", ")", ".", "getReg", "(", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "{", "const", "MachineInstr", "&", "Copy", "=", "*", "MI", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "AND", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isSuitableForMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66627, "Length": 106, "Cover_Rate": 0.6625} {"Template_token": ["", "unsigned", "ShOpVal", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "ShImm", "=", "", "(", "ShOpVal", ")", ";", "if", "(", "(", "ShImm", "==", "", "&&", "", "(", "ShOpVal", ")", "==", "", ")", "||", "(", "(", "ShImm", "==", "", "||", "ShImm", "==", "", ")", "&&", "", "(", "ShOpVal", ")", "==", "", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "isSwiftFastImmShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66628, "Length": 63, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "unsigned", "ShImm", "=", "", "(", "ShOpVal", ")", ";", "if", "(", "(", "ShImm", "==", "", "&&", "", "(", "ShOpVal", ")", "==", "", ")", "||", "(", "(", "ShImm", "==", "", "||", "ShImm", "==", "", ")", "&&", "", "(", "ShOpVal", ")", "==", "", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "isSwiftFastImmShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66629, "Length": 49, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "switch", "(", "RC", "->", "getSize", "(", ")", ")", "{", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", ";", "if", "(", "Subtarget", ".", "hasV5TEOps", "(", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "else", "{", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "}", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo (2)", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66630, "Length": 498, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "PreviousClass", ")", ")", "return", "", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "addOperand", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "", "(", "", "(", "CondCode", ")", ")", ")", ";"], "ground_truth": ["else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66632, "Length": 140, "Cover_Rate": 0.3763440860215054} {"Template_token": ["", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "isUncondBranchOpcode", "(", "Opc", ")", ")", "{", "MI", "->", "setDesc", "(", "get", "(", "getMatchingCondBranchOpcode", "(", "Opc", ")", ")", ")", ";"], "ground_truth": ["MachineInstrBuilder", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "Pred", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "PredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66633, "Length": 86, "Cover_Rate": 0.524390243902439} {"Template_token": ["", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "Orig", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "PCLabelId", ")", ";"], "ground_truth": ["MIB", "->", "setMemRefs", "(", "Orig", "->", "memoperands_begin", "(", ")", ",", "Orig", "->", "memoperands_end", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66634, "Length": 60, "Cover_Rate": 0.3015075376884422} {"Template_token": ["", "}", "case", "", ":", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "CPI", "=", "Orig", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "Orig", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "PCLabelId", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66635, "Length": 76, "Cover_Rate": 0.38190954773869346} {"Template_token": ["", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "", ";", "--", "I", ";", "}", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "", ";", "--", "I", ";"], "ground_truth": ["if", "(", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "RemoveBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66636, "Length": 87, "Cover_Rate": 0.6041666666666666} {"Template_token": ["", "--", "I", ";", "}", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "", ";", "--", "I", ";", "if", "(", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "RemoveBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66637, "Length": 83, "Cover_Rate": 0.5763888888888888} {"Template_token": ["", "", "CC", "=", "(", "", ")", "(", "int", ")", "Cond", "[", "", "]", ".", "getImm", "(", ")", ";", "Cond", "[", "", "]", ".", "setImm", "(", "", "(", "CC", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "ReverseBranchCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66638, "Length": 35, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "}", "if", "(", "NumBits", ">", "", ")", "{", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "", ")", "ImmedOffset", "=", "-", "ImmedOffset", ";", "else", "ImmedOffset", "|=", "", "<<", "NumBits", ";", "}", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "ImmedOffset", "=", "ImmedOffset", "&", "Mask", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "", ")", "ImmedOffset", "=", "-", "ImmedOffset", ";"], "ground_truth": ["else", "ImmedOffset", "|=", "", "<<", "NumBits", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "rewriteARMFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66639, "Length": 362, "Cover_Rate": 0.46469833119383824} {"Template_token": ["", "if", "(", "(", "Load1", "->", "getMachineOpcode", "(", ")", "!=", "Load2", "->", "getMachineOpcode", "(", ")", ")", "&&", "!", "(", "(", "Load1", "->", "getMachineOpcode", "(", ")", "==", "", "&&", "Load2", "->", "getMachineOpcode", "(", ")", "==", "", ")", "||", "(", "Load1", "->", "getMachineOpcode", "(", ")", "==", "", "&&", "Load2", "->", "getMachineOpcode", "(", ")", "==", "", ")", ")", ")", "return", "false", ";", "if", "(", "NumLoads", ">=", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "shouldScheduleLoadsNear", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66641, "Length": 71, "Cover_Rate": 0.5220588235294118} {"Template_token": ["", "if", "(", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "return", "false", ";", "assert", "(", "Offset2", ">", "Offset1", ")", ";", "if", "(", "(", "Offset2", "-", "Offset1", ")", "/", "", ">", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "(", "Load1", "->", "getMachineOpcode", "(", ")", "!=", "Load2", "->", "getMachineOpcode", "(", ")", ")", "&&", "!", "(", "(", "Load1", "->", "getMachineOpcode", "(", ")", "==", "", "&&", "Load2", "->", "getMachineOpcode", "(", ")", "==", "", ")", "||", "(", "Load1", "->", "getMachineOpcode", "(", ")", "==", "", "&&", "Load2", "->", "getMachineOpcode", "(", ")", "==", "", ")", ")", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "shouldScheduleLoadsNear", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66642, "Length": 91, "Cover_Rate": 0.6691176470588235} {"Template_token": ["", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", "||", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66643, "Length": 361, "Cover_Rate": 0.3033613445378151} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "unsigned", "CurReg", "=", "FirstReg", "-", "", ";", "CurReg", ">=", "RD0Reg", "&&", "RegsNeeded", ";", "--", "CurReg", ")", "{", "if", "(", "!", "IsPop", ")", "{", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "false", ",", "false", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "continue", ";", "}", "if", "(", "isCalleeSavedRegister", "(", "CurReg", ",", "CSRegs", ")", "||", "MBB", "->", "computeRegisterLiveness", "(", "TRI", ",", "CurReg", ",", "MI", ")", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "{", "if", "(", "IsVFPPushPop", ")", "return", "false", ";", "else", "continue", ";", "}", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "true", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "}", "if", "(", "RegsNeeded", ">", "", ")", "return", "false", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "MI", "->", "RemoveOperand", "(", "i", ")", ";", "MachineInstrBuilder", "MIB", "(", "MF", ",", "&", "*", "MI", ")", ";", "for", "(", "int", "i", "=", "RegList", ".", "size", "(", ")", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "MIB", ".", "addOperand", "(", "RegList", "[", "i", "]", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66644, "Length": 231, "Cover_Rate": 0.44854368932038835} {"Template_token": ["", "if", "(", "convertAddSubFlagsOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "verifyInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66645, "Length": 23, "Cover_Rate": 0.575} {"Template_token": ["", "if", "(", "SPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "GPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "SPRDest", "&&", "GPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "Subtarget", ".", "hasFP64", "(", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "if", "(", "Opc", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "unsigned", "BeginIdx", "=", "", ";", "unsigned", "SubRegs", "=", "", ";", "int", "Spacing", "=", "", ";", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "Subtarget", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "!", "Subtarget", ".", "hasFP64", "(", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";"], "ground_truth": ["SubRegs", "=", "", ";"], "File": "ARMBaseInstrInfo100", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66646, "Length": 437, "Cover_Rate": 0.46} {"Template_token": ["", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ",", "Spacing", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ",", "Spacing", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ",", "Spacing", "=", "", ";", "assert", "(", "Opc", "&&", "", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "MachineInstrBuilder", "Mov", ";", "if", "(", "TRI", "->", "regsOverlap", "(", "SrcReg", ",", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", ")", ")", ")", "{", "BeginIdx", "=", "BeginIdx", "+", "(", "(", "SubRegs", "-", "", ")", "*", "Spacing", ")", ";", "Spacing", "=", "-", "Spacing", ";", "}", "SmallSet", "<", "unsigned", ",", "", ">", "DstRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "SubRegs", ";", "++", "i", ")", "{", "unsigned", "Dst", "=", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "unsigned", "Src", "=", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "assert", "(", "Dst", "&&", "Src", "&&", "", ")", ";", "assert", "(", "!", "DstRegs", ".", "count", "(", "Src", ")", "&&", "", ")", ";", "DstRegs", ".", "insert", "(", "Dst", ")", ";", "Mov", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ")", ";", "if", "(", "Opc", "==", "", ")", "Mov", ".", "addReg", "(", "Src", ")", ";", "Mov", "=", "AddDefaultPred", "(", "Mov", ")", ";", "}", "Mov", "->", "addRegisterDefined", "(", "DestReg", ",", "TRI", ")", ";", "if", "(", "KillSrc", ")", "Mov", "->", "addRegisterKilled", "(", "SrcReg", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo101", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66648, "Length": 322, "Cover_Rate": 0.41335044929396664} {"Template_token": ["", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{"], "ground_truth": ["if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2", "(", ")", ")", "return", "(", "ScheduleHazardRecognizer", "*", ")", "new", "HazardRecognizer", "(", "II", ",", "*", "this", ",", "getRegisterInfo", "(", ")", ",", "Subtarget", ",", "DAG", ")", ";"], "File": "ARMBaseInstrInfo101", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66649, "Length": 50, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2", "(", ")", ")", "return", "(", "ScheduleHazardRecognizer", "*", ")", "new", "HazardRecognizer", "(", "II", ",", "*", "this", ",", "getRegisterInfo", "(", ")", ",", "Subtarget", ",", "DAG", ")", ";"], "ground_truth": ["return", "TargetInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "II", ",", "DAG", ")", ";"], "File": "ARMBaseInstrInfo101", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66650, "Length": 46, "Cover_Rate": 0.7076923076923077} {"Template_token": ["", "if", "(", "Domain", "&", "", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "", ")", ";", "if", "(", "(", "Domain", "&", "", ")", "&&", "Subtarget", ".", "isCortexA8", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "", ")", ";", "if", "(", "Domain", "&", "", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "ExeGeneric", ",", "", ")", ";"], "File": "ARMBaseInstrInfo101", "Func": "getExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66651, "Length": 66, "Cover_Rate": 0.3127962085308057} {"Template_token": ["", "unsigned", "DefAdj", "=", "", ";", "if", "(", "DefMI", "->", "isBundle", "(", ")", ")", "{", "DefMI", "=", "getBundledDefMI", "(", "&", "getRegisterInfo", "(", ")", ",", "DefMI", ",", "Reg", ",", "DefIdx", ",", "DefAdj", ")", ";", "DefMCID", "=", "&", "DefMI", "->", "getDesc", "(", ")", ";", "}", "if", "(", "DefMI", "->", "isCopyLike", "(", ")", "||", "DefMI", "->", "isInsertSubreg", "(", ")", "||", "DefMI", "->", "isRegSequence", "(", ")", "||", "DefMI", "->", "isImplicitDef", "(", ")", ")", "{", "return", "", ";", "}", "unsigned", "UseAdj", "=", "", ";", "if", "(", "UseMI", "->", "isBundle", "(", ")", ")", "{", "unsigned", "NewUseIdx", ";", "const", "MachineInstr", "*", "NewUseMI", "=", "getBundledUseMI", "(", "&", "getRegisterInfo", "(", ")", ",", "UseMI", ",", "Reg", ",", "NewUseIdx", ",", "UseAdj", ")", ";", "if", "(", "!", "NewUseMI", ")", "return", "-", "", ";", "UseMI", "=", "NewUseMI", ";", "UseIdx", "=", "NewUseIdx", ";", "UseMCID", "=", "&", "UseMI", "->", "getDesc", "(", ")", ";", "}", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "DefMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "return", "Subtarget", ".", "isLikeA9", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "UseMI", "->", "isBranch", "(", ")", ")", "return", "", ";", "unsigned", "Latency", "=", "getInstrLatency", "(", "ItinData", ",", "DefMI", ")", ";", "if", "(", "Latency", ">", "", "&&", "Subtarget", ".", "isThumb2", "(", ")", ")", "{", "const", "MachineFunction", "*", "MF", "=", "DefMI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "getFnAttributes", "(", ")", ".", "hasAttribute", "(", "Attributes", "::", "OptimizeForSize", ")", ")", "--", "Latency", ";", "}", "return", "Latency", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo101", "Func": "getOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66652, "Length": 244, "Cover_Rate": 0.505175983436853} {"Template_token": ["", "case", "", ":", "case", "", ":", "UseOp", "=", "MI", "->", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "break", ";", "case", "", ":", "UseOp", "=", "", ";", "break", ";", "default", ":", "return", "", ";", "}", "if", "(", "UseOp", "!=", "-", "", "&&", "MI", "->", "getOperand", "(", "UseOp", ")", ".", "readsReg", "(", ")", ")", "return", "", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "!", "MO", ".", "getSubReg", "(", ")", "||", "MI", "->", "readsVirtualRegister", "(", "Reg", ")", ")", "return", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{"], "ground_truth": ["unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "", ",", "&", "", ")", ";"], "File": "ARMBaseInstrInfo101", "Func": "getPartialRegUpdateClearance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66653, "Length": 113, "Cover_Rate": 0.4232209737827715} {"Template_token": ["", "UseOp", "=", "", ";", "break", ";", "default", ":", "return", "", ";", "}", "if", "(", "UseOp", "!=", "-", "", "&&", "MI", "->", "getOperand", "(", "UseOp", ")", ".", "readsReg", "(", ")", ")", "return", "", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "!", "MO", ".", "getSubReg", "(", ")", "||", "MI", "->", "readsVirtualRegister", "(", "Reg", ")", ")", "return", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{"], "ground_truth": ["unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "", ",", "&", "", ")", ";"], "File": "ARMBaseInstrInfo101", "Func": "getPartialRegUpdateClearance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66654, "Length": 89, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "hasHighOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "const", "MachineInstr", "*", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "*", "UseMI", ",", "unsigned", "UseIdx", ")", "const", "{", "unsigned", "DDomain", "=", "DefMI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "unsigned", "UDomain", "=", "UseMI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", "&&", "(", "DDomain", "==", "", "||", "UDomain", "==", "", ")", ")", "return", "true", ";", "int", "Latency", "=", "computeOperandLatency", "(", "ItinData", ",", "DefMI", ",", "DefIdx", ",", "UseMI", ",", "UseIdx", ",", "false", ")", ";", "if", "(", "Latency", "<", "", ")", "Latency", "=", "getInstrLatency", "(", "ItinData", ",", "DefMI", ")", ";", "if", "(", "Latency", "<=", "", ")", "return", "false", ";", "return", "DDomain", "==", "", "||", "DDomain", "==", "", "||", "UDomain", "==", "", "||", "UDomain", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo101", "Func": "hasHighOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66655, "Length": 140, "Cover_Rate": 0.8974358974358975} {"Template_token": ["", "MachineInstr", "*", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";"], "File": "ARMBaseInstrInfo101", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66657, "Length": 125, "Cover_Rate": 0.37091988130563797} {"Template_token": ["", "MachineInstr", "*", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "addOperand", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "", "(", "", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMI", "->", "hasOptionalDef", "(", ")", ")", "AddDefaultCC", "(", "NewMI", ")", ";", "MachineOperand", "FalseReg", "=", "MI", "->", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";"], "ground_truth": ["FalseReg", ".", "setImplicit", "(", ")", ";"], "File": "ARMBaseInstrInfo101", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66658, "Length": 240, "Cover_Rate": 0.712166172106825} {"Template_token": ["", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", "||", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseInstrInfo101", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66660, "Length": 502, "Cover_Rate": 0.45636363636363636} {"Template_token": ["", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", "||", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";"], "ground_truth": ["}", "else", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMBaseInstrInfo101", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66661, "Length": 391, "Cover_Rate": 0.35545454545454547} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadImmOpc", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "if", "(", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ";"], "File": "ARMBaseInstrInfo102", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66662, "Length": 107, "Cover_Rate": 0.3807829181494662} {"Template_token": ["", "MachineInstrBuilder", "MIB", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadImmOpc", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "if", "(", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "", ",", "", ")", ";"], "ground_truth": ["MIB", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "ARMBaseInstrInfo102", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66663, "Length": 121, "Cover_Rate": 0.4306049822064057} {"Template_token": ["", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "", ",", "", ")", ";"], "ground_truth": ["MIB", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMBaseInstrInfo103", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66666, "Length": 95, "Cover_Rate": 0.3242320819112628} {"Template_token": ["", "}", "LDM", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "STM", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ScratchRegs", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "I", ")", "ScratchRegs", ".", "push_back", "(", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "std", "::", "sort", "(", "ScratchRegs", ".", "begin", "(", ")", ",", "ScratchRegs", ".", "end", "(", ")", ",", "[", "&", "TRI", "]", "(", "const", "unsigned", "&", "Reg1", ",", "const", "unsigned", "&", "Reg2", ")", "->", "bool", "{"], "ground_truth": ["return", "TRI", ".", "getEncodingValue", "(", "Reg1", ")", "<", "TRI", ".", "getEncodingValue", "(", "Reg2", ")", ";"], "File": "ARMBaseInstrInfo103", "Func": "expandMEMCPY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66667, "Length": 141, "Cover_Rate": 0.32413793103448274} {"Template_token": ["", "unsigned", "DstRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";"], "File": "ARMBaseInstrInfo103", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66668, "Length": 145, "Cover_Rate": 0.3403755868544601} {"Template_token": ["", "expandLoadStackGuard", "(", "MI", ")", ";", "MI", ".", "getParent", "(", ")", "->", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "expandMEMCPY", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MI", ".", "isCopy", "(", ")", "||", "Subtarget", ".", "dontWidenVMOVS", "(", ")", "||", "Subtarget", ".", "isFPOnlySP", "(", ")", ")", "return", "false", ";", "unsigned", "DstRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", ".", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "", ")", "MI", ".", "RemoveOperand", "(", "ImpDefIdx", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "MIB", ".", "addReg", "(", "SrcRegS", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "{"], "ground_truth": ["MI", ".", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";"], "File": "ARMBaseInstrInfo103", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66669, "Length": 342, "Cover_Rate": 0.8028169014084507} {"Template_token": ["", "if", "(", "!", "TCycles", ")", "return", "false", ";", "const", "unsigned", "ScalingUpFactor", "=", "", ";", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FCycles", "*", "ScalingUpFactor", ")", ";"], "ground_truth": ["unsigned", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";"], "File": "ARMBaseInstrInfo103", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66671, "Length": 49, "Cover_Rate": 0.44144144144144143} {"Template_token": ["", "if", "(", "!", "TCycles", ")", "return", "false", ";", "const", "unsigned", "ScalingUpFactor", "=", "", ";", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";", "UnpredCost", "+=", "", "*", "ScalingUpFactor", ";"], "ground_truth": ["UnpredCost", "+=", "Subtarget", ".", "getMispredictionPenalty", "(", ")", "*", "ScalingUpFactor", "/", "", ";"], "File": "ARMBaseInstrInfo103", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66672, "Length": 67, "Cover_Rate": 0.6036036036036037} {"Template_token": ["", "if", "(", "Instr", ".", "modifiesRegister", "(", "", ",", "TRI", ")", "||", "Instr", ".", "readsRegister", "(", "", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "isRedundantFlagInstr", "(", "&", "CmpInstr", ",", "SrcReg", ",", "SrcReg2", ",", "CmpValue", ",", "&", "*", "I", ")", ")", "{", "Sub", "=", "&", "*", "I", ";", "break", ";", "}", "if", "(", "I", "==", "B", ")", "return", "false", ";", "}", "if", "(", "!", "MI", "&&", "!", "Sub", ")", "return", "false", ";", "if", "(", "!", "MI", ")", "MI", "=", "Sub", ";", "if", "(", "isPredicated", "(", "*", "MI", ")", ")", "return", "false", ";", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "", ">", ",", "", ">", "OperandsToUpdate", ";", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "CmpInstr", ".", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "", "CC", ";", "bool", "IsInstrVSel", "=", "true", ";", "switch", "(", "Instr", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "IsInstrVSel", "=", "false", ";", "CC", "=", "(", "", ")", "Instr", ".", "getOperand", "(", "IO", "-", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "}", "if", "(", "Sub", ")", "{", "", "NewCC", "=", "getSwappedCondition", "(", "CC", ")", ";", "if", "(", "NewCC", "==", "", ")", "return", "false", ";", "if", "(", "SrcReg2", "!=", "", "&&", "Sub", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "Sub", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", "{", "if", "(", "IsInstrVSel", ")", "return", "false", ";", "OperandsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "(", "*", "I", ")", ".", "getOperand", "(", "IO", "-", "", ")", ")", ",", "NewCC", ")", ")", ";", "}", "}", "else", "{", "switch", "(", "CC", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo103", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66674, "Length": 475, "Cover_Rate": 0.4177660510114336} {"Template_token": ["", "void", "BaseInstrInfo", "::", "expandMEMCPY", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "bool", "isThumb1", "=", "Subtarget", ".", "isThumb1Only", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", ".", "isThumb2", "(", ")", ";", "const", "BaseInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "LDM", ",", "STM", ";", "if", "(", "isThumb1", "||", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "{", "MachineOperand", "LDWb", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "LDWb", ".", "setIsRenamable", "(", "false", ")", ";", "LDM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "isThumb1", "?", "", ":", "", ")", ")", ".", "add", "(", "LDWb", ")", ";", "}", "else", "{", "LDM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo104", "Func": "expandMEMCPY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66677, "Length": 159, "Cover_Rate": 0.3264887063655031} {"Template_token": ["", "case", "", ":", "{", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "", "||", "PredReg", "!=", "", ")", "return", "nullptr", ";", "MI", "=", "TargetInstrInfo", "::", "commuteInstruction", "(", "MI", ",", "NewMI", ")", ";"], "ground_truth": ["if", "(", "!", "MI", ")", "return", "nullptr", ";"], "File": "ARMBaseInstrInfo105", "Func": "commuteInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66680, "Length": 51, "Cover_Rate": 0.408} {"Template_token": ["", "MI", "=", "TargetInstrInfo", "::", "commuteInstruction", "(", "MI", ",", "NewMI", ")", ";", "if", "(", "!", "MI", ")", "return", "nullptr", ";", "MI", "->", "getOperand", "(", "MI", "->", "findFirstPredOperandIdx", "(", ")", ")", ".", "setImm", "(", "", "(", "CC", ")", ")", ";", "return", "MI", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo105", "Func": "commuteInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66681, "Length": 43, "Cover_Rate": 0.344} {"Template_token": ["", "MI", "->", "getParent", "(", ")", "->", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "!", "WidenVMOVS", "||", "!", "MI", "->", "isCopy", "(", ")", "||", "Subtarget", ".", "isCortexA15", "(", ")", "||", "Subtarget", ".", "isFPOnlySP", "(", ")", ")", "return", "false", ";", "unsigned", "DstRegS", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegS", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", "->", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", "->", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "", ")", "MI", "->", "RemoveOperand", "(", "ImpDefIdx", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "MIB", ".", "addReg", "(", "SrcRegS", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "MI", "->", "addRegisterKilled", "(", "SrcRegS", ",", "TRI", ",", "true", ")", ";", "}"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";"], "File": "ARMBaseInstrInfo105", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66682, "Length": 340, "Cover_Rate": 0.7816091954022989} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "TCycles", ",", "unsigned", "TExtra", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "FCycles", ",", "unsigned", "FExtra", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{", "if", "(", "!", "TCycles", "||", "!", "FCycles", ")", "return", "false", ";", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TCycles", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FCycles", ")", ";"], "ground_truth": ["unsigned", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";"], "File": "ARMBaseInstrInfo105", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66683, "Length": 74, "Cover_Rate": 0.7254901960784313} {"Template_token": ["", "static", "MachineInstr", "*", "canFoldIntoMOVCC", "(", "unsigned", "Reg", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetInstrInfo", "*", "TII", ")", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MRI", ".", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "nullptr", ";", "MachineInstr", "*", "MI", "=", "MRI", ".", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "MI", ")", "return", "nullptr", ";", "if", "(", "!", "MI", "->", "isPredicable", "(", ")", ")", "return", "nullptr", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "ARMBaseInstrInfo106", "Func": "canFoldIntoMOVCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66684, "Length": 99, "Cover_Rate": 0.45622119815668205} {"Template_token": ["", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "Subtarget", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "Subtarget", ".", "isFPOnlySP", "(", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "assert", "(", "Opc", "&&", "", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "MachineInstrBuilder", "Mov", ";", "if", "(", "TRI", "->", "regsOverlap", "(", "SrcReg", ",", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", ")", ")", ")", "{", "BeginIdx", "=", "BeginIdx", "+", "(", "(", "SubRegs", "-", "", ")", "*", "Spacing", ")", ";", "Spacing", "=", "-", "Spacing", ";", "}", "SmallSet", "<", "unsigned", ",", "", ">", "DstRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "SubRegs", ";", "++", "i", ")", "{", "unsigned", "Dst", "=", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "unsigned", "Src", "=", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "assert", "(", "Dst", "&&", "Src", "&&", "", ")", ";", "assert", "(", "!", "DstRegs", ".", "count", "(", "Src", ")", "&&", "", ")", ";"], "ground_truth": ["DstRegs", ".", "insert", "(", "Dst", ")", ";"], "File": "ARMBaseInstrInfo106", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66685, "Length": 338, "Cover_Rate": 0.38985005767012687} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadImmOpc", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "if", "(", "Subtarget", ".", "GVIsIndirectSymbol", "(", "GV", ",", "RM", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "unsigned", "Flag", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "Flag", ",", "", ",", "", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo106", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66686, "Length": 221, "Cover_Rate": 0.8403041825095057} {"Template_token": ["", "unsigned", "DstRegS", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegS", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", "->", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", "->", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "", ")", "MI", "->", "RemoveOperand", "(", "ImpDefIdx", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "SrcRegS", ",", "RegState", "::", "Implicit", ")", ";"], "File": "ARMBaseInstrInfo106", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66687, "Length": 248, "Cover_Rate": 0.5649202733485194} {"Template_token": ["", "}", "if", "(", "!", "WidenVMOVS", "||", "!", "MI", "->", "isCopy", "(", ")", "||", "Subtarget", ".", "isCortexA15", "(", ")", "||", "Subtarget", ".", "isFPOnlySP", "(", ")", ")", "return", "false", ";", "unsigned", "DstRegS", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegS", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", "->", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", "->", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "", ")", "MI", "->", "RemoveOperand", "(", "ImpDefIdx", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["MI", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";"], "File": "ARMBaseInstrInfo106", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66688, "Length": 265, "Cover_Rate": 0.6036446469248291} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "EntrySize", "=", "(", "Opc", "==", "", ")", "?", "", ":", "(", "(", "Opc", "==", "", ")", "?", "", ":", "", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "assert", "(", "MJTI", "!=", "nullptr", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "unsigned", "InstSize", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "?", "", ":", "", ";", "unsigned", "NumEntries", "=", "getNumJTEntries", "(", "JT", ",", "JTI", ")", ";", "if", "(", "Opc", "==", "", "&&", "(", "NumEntries", "&", "", ")", ")", "++", "NumEntries", ";"], "ground_truth": ["return", "NumEntries", "*", "EntrySize", "+", "InstSize", ";"], "File": "ARMBaseInstrInfo106", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66689, "Length": 173, "Cover_Rate": 0.3914027149321267} {"Template_token": ["", "if", "(", "Subtarget", ".", "isThumb", "(", ")", ")", "MI", ".", "setOpcode", "(", "", ")", ";", "else", "if", "(", "Subtarget", ".", "useNaClTrap", "(", ")", ")", "MI", ".", "setOpcode", "(", "", ")", ";", "else", "MI", ".", "setOpcode", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo106", "Func": "getTrap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66690, "Length": 40, "Cover_Rate": 0.7017543859649122} {"Template_token": ["", "if", "(", "Subtarget", ".", "isThumb", "(", ")", ")", "MI", ".", "setOpcode", "(", "", ")", ";", "else", "if", "(", "Subtarget", ".", "useNaClTrap", "(", ")", ")", "MI", ".", "setOpcode", "(", "", ")", ";", "else", "MI", ".", "setOpcode", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo106", "Func": "getTrap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66691, "Length": 40, "Cover_Rate": 0.7017543859649122} {"Template_token": ["", "void", "BaseInstrInfo", "::", "getUnconditionalBranch", "(", "MCInst", "&", "Branch", ",", "const", "MCSymbolRefExpr", "*", "BranchTarget", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb", "(", ")", ")", "Branch", ".", "setOpcode", "(", "", ")", ";", "else", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "Branch", ".", "setOpcode", "(", "", ")", ";", "else", "Branch", ".", "setOpcode", "(", "", ")", ";", "Branch", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "BranchTarget", ")", ")", ";", "Branch", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "ground_truth": ["Branch", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMBaseInstrInfo106", "Func": "getUnconditionalBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66692, "Length": 91, "Cover_Rate": 0.91} {"Template_token": ["", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "return", "", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "FBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "FBB", ")", ";"], "File": "ARMBaseInstrInfo106", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66693, "Length": 192, "Cover_Rate": 0.5231607629427792} {"Template_token": ["", "static", "bool", "isCPSRDefined", "(", "const", "MachineInstr", "*", "MI", ")", "{", "for", "(", "const", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", "&&", "MO", ".", "isDef", "(", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo106", "Func": "isCPSRDefined", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66695, "Length": 52, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "assert", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "nullptr", ";", "MachineOperand", "FalseReg", "=", "MI", "->", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "PreviousClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo106", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66697, "Length": 146, "Cover_Rate": 0.3924731182795699} {"Template_token": ["", "bool", "IsPop", "=", "isPopOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "bool", "IsPush", "=", "isPushOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "!", "IsPush", "&&", "!", "IsPop", ")", "return", "false", ";", "bool", "IsVFPPushPop", "=", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "bool", "IsT1PushPop", "=", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "assert", "(", "(", "IsT1PushPop", "||", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "&&", "", ")", ";", "if", "(", "NumBytes", "%", "(", "IsVFPPushPop", "?", "", ":", "", ")", "!=", "", ")", "return", "false", ";", "int", "RegListIdx", "=", "IsT1PushPop", "?", "", ":", "", ";", "unsigned", "FirstReg", "=", "MI", "->", "getOperand", "(", "RegListIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "RD0Reg", ",", "RegsNeeded", ";", "if", "(", "IsVFPPushPop", ")", "{", "RD0Reg", "=", "", ";", "RegsNeeded", "=", "NumBytes", "/", "", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMBaseInstrInfo106", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66698, "Length": 181, "Cover_Rate": 0.3521400778210117} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", ".", "hasV8Ops", "(", ")", ")", "return", "isV8EligibleForIT", "(", "MI", ")", ";", "}", "else", "{"], "ground_truth": ["if", "(", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo107", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66699, "Length": 38, "Cover_Rate": 0.38} {"Template_token": ["", "if", "(", "!", "MI", "->", "isPredicable", "(", ")", ")", "return", "false", ";", "FunctionInfo", "*", "AFI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "hasV8Ops", "(", ")", ")", "return", "isV8EligibleForIT", "(", "MI", ")", ";", "}", "else", "{", "if", "(", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo107", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66700, "Length": 81, "Cover_Rate": 0.81} {"Template_token": ["", "bool", "GPRSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "if", "(", "GPRDest", "&&", "GPRSrc", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ")", ";", "return", ";", "}", "bool", "SPRDest", "=", "", ".", "contains", "(", "DestReg", ")", ";", "bool", "SPRSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "SPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "GPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "SPRDest", "&&", "GPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "if", "(", "Opc", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "return", ";", "}", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "||", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "assert", "(", "", "+", "", "==", "", "&&", "", ")", ";", "unsigned", "EndSubReg", "=", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "?", "", ":", "", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "EndSubReg", "+", "", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "ARMBaseInstrInfo108", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66702, "Length": 282, "Cover_Rate": 0.5862785862785863} {"Template_token": ["", "unsigned", "UseOpc", "=", "UseMI", "->", "getOpcode", "(", ")", ";", "unsigned", "NewUseOpc", "=", "", ";", "uint32_t", "ImmVal", "=", "(", "uint32_t", ")", "DefMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "uint32_t", "SOImmValV1", "=", "", ",", "SOImmValV2", "=", "", ";", "bool", "Commute", "=", "false", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Commute", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Reg", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "if", "(", "Commute", ")", "return", "false", ";", "ImmVal", "=", "-", "ImmVal", ";", "NewUseOpc", "=", "", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "", "(", "ImmVal", ")", ")", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "}", "break", ";", "}"], "ground_truth": ["case", "", ":", "{"], "File": "ARMBaseInstrInfo108", "Func": "FoldImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66703, "Length": 210, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "Class", "=", "MCID", ".", "getSchedClass", "(", ")", ";", "unsigned", "UOps", "=", "ItinData", "->", "Itineraries", "[", "Class", "]", ".", "NumMicroOps", ";"], "ground_truth": ["if", "(", "PredCost", "&&", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "", ")", ")", "*", "PredCost", "=", "", ";"], "File": "ARMBaseInstrInfo108", "Func": "getInstrLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66704, "Length": 48, "Cover_Rate": 0.35555555555555557} {"Template_token": ["", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "EntrySize", "=", "(", "Opc", "==", "", ")", "?", "", ":", "(", "(", "Opc", "==", "", ")", "?", "", ":", "", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MCID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "assert", "(", "MJTI", "!=", "", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "unsigned", "InstSize", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "?", "", ":", "", ";", "unsigned", "NumEntries", "=", "getNumJTEntries", "(", "JT", ",", "JTI", ")", ";", "if", "(", "Opc", "==", "", "&&", "(", "NumEntries", "&", "", ")", ")", "++", "NumEntries", ";", "return", "NumEntries", "*", "EntrySize", "+", "InstSize", ";", "}", "default", ":", "return", "", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo108", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66705, "Length": 205, "Cover_Rate": 0.4334038054968288} {"Template_token": ["", "if", "(", "Opc", "==", "", ")", "return", "", ";", "else", "if", "(", "Opc", "==", "", ")", "return", "", ";"], "ground_truth": ["else", "if", "(", "Opc", "==", "", ")", "return", "", ";"], "File": "ARMBaseInstrInfo108", "Func": "getMatchingCondBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66706, "Length": 29, "Cover_Rate": 0.4915254237288136} {"Template_token": ["", "const", "MCInstrDesc", "&", "UseMCID", "=", "get", "(", "UseNode", "->", "getMachineOpcode", "(", ")", ")", ";", "const", "MachineSDNode", "*", "DefMN", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "DefNode", ")", ";", "unsigned", "DefAlign", "=", "!", "DefMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "DefMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "const", "MachineSDNode", "*", "UseMN", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "UseNode", ")", ";", "unsigned", "UseAlign", "=", "!", "UseMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "UseMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "int", "Latency", "=", "getOperandLatency", "(", "ItinData", ",", "DefMCID", ",", "DefIdx", ",", "DefAlign", ",", "UseMCID", ",", "UseIdx", ",", "UseAlign", ")", ";", "if", "(", "Latency", ">", "", "&&", "(", "Subtarget", ".", "isCortexA8", "(", ")", "||", "Subtarget", ".", "isCortexA9", "(", ")", ")", ")", "{", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "ShOpVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "ShImm", "=", "", "(", "ShOpVal", ")", ";", "if", "(", "ShImm", "==", "", "||", "(", "ShImm", "==", "", "&&", "", "(", "ShOpVal", ")", "==", "", ")", ")", "--", "Latency", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "ShAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "==", "", "||", "ShAmt", "==", "", ")", "--", "Latency", ";", "break", ";", "}", "}", "}", "if", "(", "DefAlign", "<", "", "&&", "Subtarget", ".", "isCortexA9", "(", ")", ")", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo108", "Func": "getOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66707, "Length": 514, "Cover_Rate": 0.5456475583864119} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "const", "MachineMemOperand", "*", "Dummy", ";"], "ground_truth": ["return", "MI", "->", "getDesc", "(", ")", ".", "mayLoad", "(", ")", "&&", "hasLoadFromStackSlot", "(", "MI", ",", "Dummy", ",", "FrameIndex", ")", ";"], "File": "ARMBaseInstrInfo108", "Func": "isLoadFromStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66709, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "if", "(", "!", "MCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "FunctionInfo", "*", "AFI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "AFI", "->", "isThumb2Function", "(", ")", ";"], "File": "ARMBaseInstrInfo108", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66710, "Length": 53, "Cover_Rate": 0.6309523809523809} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "return", "AFI", "->", "isThumb2Function", "(", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo108", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66711, "Length": 32, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "while", "(", "++", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "isDebugValue", "(", ")", ")", ";"], "ground_truth": ["if", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo108", "Func": "isSchedulingBoundary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66712, "Length": 39, "Cover_Rate": 0.325} {"Template_token": ["", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "isTerminator", "(", ")", "||", "MI", "->", "isLabel", "(", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MI", ";", "while", "(", "++", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "isDebugValue", "(", ")", ")", ";", "if", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "MI", "->", "definesRegister", "(", "", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo108", "Func": "isSchedulingBoundary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66713, "Length": 82, "Cover_Rate": 0.6833333333333333} {"Template_token": ["", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo108", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66714, "Length": 117, "Cover_Rate": 0.3391304347826087} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo108", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66715, "Length": 127, "Cover_Rate": 0.3681159420289855} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isStoreToStackSlotPostFE", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "const", "MachineMemOperand", "*", "Dummy", ";", "return", "MI", "->", "getDesc", "(", ")", ".", "mayStore", "(", ")", "&&", "hasStoreToStackSlot", "(", "MI", ",", "Dummy", ",", "FrameIndex", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo108", "Func": "isStoreToStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66716, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isStoreToStackSlotPostFE", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{"], "ground_truth": ["const", "MachineMemOperand", "*", "Dummy", ";"], "File": "ARMBaseInstrInfo108", "Func": "isStoreToStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66717, "Length": 21, "Cover_Rate": 0.5} {"Template_token": ["", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "needsStackRealignment", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseInstrInfo108", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66719, "Length": 352, "Cover_Rate": 0.4180522565320665} {"Template_token": ["", "if", "(", "MI", "->", "getParent", "(", ")", "!=", "CmpInstr", "->", "getParent", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "const_iterator", "I", "=", "CmpInstr", ",", "E", "=", "MI", ",", "B", "=", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ";", "if", "(", "I", "==", "B", ")", "return", "false", ";", "--", "I", ";", "for", "(", ";", "I", "!=", "E", ";", "--", "I", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "}", "if", "(", "I", "==", "B", ")", "return", "false", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "", "CC", "=", "(", "", ")", "Instr", ".", "getOperand", "(", "IO", "-", "", ")", ".", "getImm", "(", ")", ";", "switch", "(", "CC", ")", "{", "default", ":", "isSafe", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo108", "Func": "OptimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66720, "Length": 420, "Cover_Rate": 0.5645161290322581} {"Template_token": ["", "}", "if", "(", "", "(", "Offset", ")", "!=", "-", "", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "unsigned", "RotAmt", "=", "", "(", "Offset", ")", ";", "unsigned", "ThisImmVal", "=", "Offset", "&", "", "(", "", ",", "RotAmt", ")", ";", "Offset", "&=", "~", "ThisImmVal", ";", "assert", "(", "", "(", "ThisImmVal", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "ThisImmVal", ")", ";", "}", "else", "{", "unsigned", "ImmIdx", "=", "", ";", "int", "InstrOffs", "=", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "}", "if", "(", "NumBits", ">", "", ")", "{", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";"], "ground_truth": ["if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{"], "File": "ARMBaseInstrInfo108", "Func": "rewriteARMFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66721, "Length": 437, "Cover_Rate": 0.559539052496799} {"Template_token": ["", "unsigned", "ImmIdx", "=", "", ";", "int", "InstrOffs", "=", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "}", "if", "(", "NumBits", ">", "", ")", "{", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "", ")", "ImmedOffset", "=", "-", "ImmedOffset", ";", "else", "ImmedOffset", "|=", "", "<<", "NumBits", ";", "}", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "ImmedOffset", "=", "ImmedOffset", "&", "Mask", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "", ")", "ImmedOffset", "=", "-", "ImmedOffset", ";"], "ground_truth": ["else", "ImmedOffset", "|=", "", "<<", "NumBits", ";"], "File": "ARMBaseInstrInfo108", "Func": "rewriteARMFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66722, "Length": 416, "Cover_Rate": 0.5326504481434059} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "switch", "(", "RC", "->", "getSize", "(", ")", ")", "{", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo108", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66723, "Length": 258, "Cover_Rate": 0.30677764565992865} {"Template_token": ["", "if", "(", "!", "IsPop", ")", "{", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "false", ",", "false", ",", "false", ",", "false", ",", "true", ")", ")", ";", "continue", ";", "}", "if", "(", "MBB", "->", "computeRegisterLiveness", "(", "TRI", ",", "CurReg", ",", "MI", ")", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "return", "false", ";", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "true", ",", "false", ",", "true", ")", ")", ";", "}", "if", "(", "RegsNeeded", ">", "", ")", "return", "false", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "MI", "->", "RemoveOperand", "(", "i", ")", ";", "MachineInstrBuilder", "MIB", "(", "MF", ",", "&", "*", "MI", ")", ";"], "ground_truth": ["for", "(", "int", "i", "=", "RegList", ".", "size", "(", ")", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "MIB", ".", "addOperand", "(", "RegList", "[", "i", "]", ")", ";"], "File": "ARMBaseInstrInfo109", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66724, "Length": 146, "Cover_Rate": 0.3022774327122153} {"Template_token": ["", "void", "llvm", "::", "addPredicatedMveVpredNOp", "(", "MachineInstrBuilder", "&", "MIB", ",", "unsigned", "Cond", ")", "{"], "ground_truth": ["MIB", ".", "addImm", "(", "Cond", ")", ";"], "File": "ARMBaseInstrInfo10", "Func": "addPredicatedMveVpredNOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66725, "Length": 20, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo10", "Func": "addPredicatedMveVpredNOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66726, "Length": 12, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "void", "llvm", "::", "addPredicatedMveVpredROp", "(", "MachineInstrBuilder", "&", "MIB", ",", "unsigned", "Cond", ",", "unsigned", "Inactive", ")", "{", "addPredicatedMveVpredNOp", "(", "MIB", ",", "Cond", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "Inactive", ")", ";"], "File": "ARMBaseInstrInfo10", "Func": "addPredicatedMveVpredROp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66727, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "void", "llvm", "::", "addPredicatedMveVpredROp", "(", "MachineInstrBuilder", "&", "MIB", ",", "unsigned", "Cond", ",", "unsigned", "Inactive", ")", "{", "addPredicatedMveVpredNOp", "(", "MIB", ",", "Cond", ")", ";", "MIB", ".", "addReg", "(", "Inactive", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo10", "Func": "addPredicatedMveVpredROp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66728, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "", ")", ";"], "File": "ARMBaseInstrInfo10", "Func": "addUnpredicatedMveVpredNOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66729, "Length": 14, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "", ";", "CmpMask", "=", "~", "", ";", "CmpValue", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "", ";", "CmpValue", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "", ";"], "ground_truth": ["CmpMask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo10", "Func": "analyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66732, "Length": 124, "Cover_Rate": 0.6231155778894473} {"Template_token": ["", "if", "(", "!", "isPredicable", "(", "*", "MI", ")", ")", "return", "nullptr", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isFI", "(", ")", "||", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "nullptr", ";"], "File": "ARMBaseInstrInfo10", "Func": "canFoldIntoMOVCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66733, "Length": 92, "Cover_Rate": 0.423963133640553} {"Template_token": ["", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2Base", "(", ")", ")", "return", "(", "ScheduleHazardRecognizer", "*", ")", "new", "HazardRecognizer", "(", "II", ",", "DAG", ")", ";", "return", "TargetInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "II", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo10", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66734, "Length": 38, "Cover_Rate": 0.6785714285714286} {"Template_token": ["", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2Base", "(", ")", ")", "return", "(", "ScheduleHazardRecognizer", "*", ")", "new", "HazardRecognizer", "(", "II", ",", "DAG", ")", ";", "return", "TargetInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "II", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo10", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66735, "Length": 38, "Cover_Rate": 0.6785714285714286} {"Template_token": ["", "unsigned", "DstRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", ".", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "", ")", "MI", ".", "RemoveOperand", "(", "ImpDefIdx", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "MIB", ".", "addReg", "(", "SrcRegS", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "MI", ".", "addRegisterKilled", "(", "SrcRegS", ",", "TRI", ",", "true", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo10", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66736, "Length": 305, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "expandMEMCPY", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MI", ".", "isCopy", "(", ")", "||", "Subtarget", ".", "dontWidenVMOVS", "(", ")", "||", "!", "Subtarget", ".", "hasFP64", "(", ")", ")", "return", "false", ";", "unsigned", "DstRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";"], "ground_truth": ["unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";"], "File": "ARMBaseInstrInfo10", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66737, "Length": 129, "Cover_Rate": 0.30210772833723654} {"Template_token": ["", "while", "(", "CmpMI", "!=", "Br", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "if", "(", "CmpMI", "->", "readsRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "}", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "!=", "", "&&", "CmpMI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "nullptr", ";", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "!=", "", "||", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "nullptr", ";"], "ground_truth": ["if", "(", "!", "isLowRegister", "(", "Reg", ")", ")", "return", "nullptr", ";"], "File": "ARMBaseInstrInfo10", "Func": "findCMPToFoldIntoCBZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66738, "Length": 129, "Cover_Rate": 0.6789473684210526} {"Template_token": ["", "}", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "!=", "", "&&", "CmpMI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "nullptr", ";", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "!=", "", "||", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "nullptr", ";"], "ground_truth": ["if", "(", "!", "isLowRegister", "(", "Reg", ")", ")", "return", "nullptr", ";"], "File": "ARMBaseInstrInfo10", "Func": "findCMPToFoldIntoCBZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66739, "Length": 85, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "case", "", ":", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "Size", "=", "getInlineAsmLength", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ",", "*", "MAI", ")", ";", "if", "(", "!", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ")", "Size", "=", "alignTo", "(", "Size", ",", "", ")", ";", "return", "Size", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo10", "Func": "getInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66740, "Length": 127, "Cover_Rate": 0.41233766233766234} {"Template_token": ["", "I", "!=", "E", ";", "++", "I", ")", "{", "Size", "+=", "(", "*", "I", ")", "->", "getSize", "(", ")", ";", "}"], "ground_truth": ["return", "std", "::", "min", "(", "Size", "/", "", ",", "", ")", ";"], "File": "ARMBaseInstrInfo10", "Func": "getNumLDMAddresses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66741, "Length": 32, "Cover_Rate": 0.4507042253521127} {"Template_token": ["", "for", "(", "MachineInstr", "::", "mmo_iterator", "I", "=", "MI", ".", "memoperands_begin", "(", ")", ",", "E", "=", "MI", ".", "memoperands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Size", "+=", "(", "*", "I", ")", "->", "getSize", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo10", "Func": "getNumLDMAddresses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66742, "Length": 41, "Cover_Rate": 0.5774647887323944} {"Template_token": ["", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";"], "ground_truth": ["return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMBaseInstrInfo10", "Func": "isLoadFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66743, "Length": 154, "Cover_Rate": 0.3429844097995546} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "", ">", "Accesses", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "hasLoadFromStackSlot", "(", "MI", ",", "Accesses", ")", "&&", "Accesses", ".", "size", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "cast", "<", "FixedStackPseudoSourceValue", ">", "(", "Accesses", ".", "front", "(", ")", "->", "getPseudoValue", "(", ")", ")", "->", "getFrameIndex", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo10", "Func": "isLoadFromStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66744, "Length": 79, "Cover_Rate": 0.9875} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "", ">", "Accesses", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "hasLoadFromStackSlot", "(", "MI", ",", "Accesses", ")", "&&", "Accesses", ".", "size", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "cast", "<", "FixedStackPseudoSourceValue", ">", "(", "Accesses", ".", "front", "(", ")", "->", "getPseudoValue", "(", ")", ")", "->", "getFrameIndex", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo10", "Func": "isLoadFromStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66745, "Length": 75, "Cover_Rate": 0.9375} {"Template_token": ["", "unsigned", "TakenBranchCost", "=", "Subtarget", ".", "getMispredictionPenalty", "(", ")", ";", "unsigned", "TUnpredCycles", ",", "FUnpredCycles", ";", "if", "(", "!", "FCycles", ")", "{", "TUnpredCycles", "=", "TCycles", "+", "NotTakenBranchCost", ";", "FUnpredCycles", "=", "TakenBranchCost", ";", "}", "else", "{", "TUnpredCycles", "=", "TCycles", "+", "TakenBranchCost", ";", "FUnpredCycles", "=", "FCycles", "+", "NotTakenBranchCost", ";", "PredCost", "-=", "", "*", "ScalingUpFactor", ";", "}", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TUnpredCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FUnpredCycles", "*", "ScalingUpFactor", ")", ";", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "&&", "TCycles", "+", "FCycles", ">", "", ")", "{", "PredCost", "+=", "(", "(", "TCycles", "+", "FCycles", "-", "", ")", "/", "", ")", "*", "ScalingUpFactor", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo10", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66746, "Length": 118, "Cover_Rate": 0.39072847682119205} {"Template_token": ["", "unsigned", "TakenBranchCost", "=", "Subtarget", ".", "getMispredictionPenalty", "(", ")", ";", "unsigned", "TUnpredCycles", ",", "FUnpredCycles", ";", "if", "(", "!", "FCycles", ")", "{", "TUnpredCycles", "=", "TCycles", "+", "NotTakenBranchCost", ";", "FUnpredCycles", "=", "TakenBranchCost", ";", "}", "else", "{", "TUnpredCycles", "=", "TCycles", "+", "TakenBranchCost", ";", "FUnpredCycles", "=", "FCycles", "+", "NotTakenBranchCost", ";", "PredCost", "-=", "", "*", "ScalingUpFactor", ";", "}", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TUnpredCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FUnpredCycles", "*", "ScalingUpFactor", ")", ";", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "&&", "TCycles", "+", "FCycles", ">", "", ")", "{"], "ground_truth": ["PredCost", "+=", "(", "(", "TCycles", "+", "FCycles", "-", "", ")", "/", "", ")", "*", "ScalingUpFactor", ";"], "File": "ARMBaseInstrInfo10", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66747, "Length": 117, "Cover_Rate": 0.38741721854304634} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "&&", "OI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "(", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "||", "(", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", ")", "{", "IsThumb1", "=", "true", ";", "return", "true", ";", "}", "if", "(", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "ImmValue", ")", "{", "IsThumb1", "=", "false", ";", "return", "true", ";", "}", "if", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "ImmValue", ")", "{", "IsThumb1", "=", "true", ";", "return", "true", ";", "}", "if", "(", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "{"], "ground_truth": ["IsThumb1", "=", "false", ";"], "File": "ARMBaseInstrInfo10", "Func": "isRedundantFlagInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66748, "Length": 332, "Cover_Rate": 0.565587734241908} {"Template_token": ["", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "", ";", "}", "break", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo10", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66749, "Length": 250, "Cover_Rate": 0.5966587112171837} {"Template_token": ["", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo10", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66750, "Length": 127, "Cover_Rate": 0.3031026252983294} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isStoreToStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "", ">", "Accesses", ";"], "ground_truth": ["if", "(", "MI", ".", "mayStore", "(", ")", "&&", "hasStoreToStackSlot", "(", "MI", ",", "Accesses", ")", "&&", "Accesses", ".", "size", "(", ")", "==", "", ")", "{"], "File": "ARMBaseInstrInfo10", "Func": "isStoreToStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66751, "Length": 50, "Cover_Rate": 0.625} {"Template_token": ["", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "", ">", "Accesses", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "hasStoreToStackSlot", "(", "MI", ",", "Accesses", ")", "&&", "Accesses", ".", "size", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "cast", "<", "FixedStackPseudoSourceValue", ">", "(", "Accesses", ".", "front", "(", ")", "->", "getPseudoValue", "(", ")", ")", "->", "getFrameIndex", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo10", "Func": "isStoreToStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66752, "Length": 64, "Cover_Rate": 0.8} {"Template_token": ["", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "", "CC", ";", "bool", "IsInstrVSel", "=", "true", ";", "switch", "(", "Instr", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "IsInstrVSel", "=", "false", ";", "CC", "=", "(", "", ")", "Instr", ".", "getOperand", "(", "IO", "-", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "}", "if", "(", "SubAdd", ")", "{", "unsigned", "Opc", "=", "SubAdd", "->", "getOpcode", "(", ")", ";", "bool", "IsSub", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "unsigned", "OpI", "=", "Opc", "!=", "", "?", "", ":", "", ";", "if", "(", "!", "IsSub", "||", "(", "SrcReg2", "!=", "", "&&", "SubAdd", "->", "getOperand", "(", "OpI", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "SubAdd", "->", "getOperand", "(", "OpI", "+", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", "{", "if", "(", "IsInstrVSel", ")", "return", "false", ";", "", "NewCC", "=", "(", "IsSub", "?", "getSwappedCondition", "(", "CC", ")", ":", "getCmpToAddCondition", "(", "CC", ")", ")", ";", "if", "(", "NewCC", "==", "", ")", "return", "false", ";", "OperandsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "(", "*", "I", ")", ".", "getOperand", "(", "IO", "-", "", ")", ")", ",", "NewCC", ")", ")", ";", "}", "}", "else", "{", "switch", "(", "CC", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "}", "}", "}", "}", "if", "(", "!", "isSafe", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "CmpInstr", ".", "getParent", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "MBB", "->", "succ_begin", "(", ")", ",", "SE", "=", "MBB", "->", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "if", "(", "(", "*", "SI", ")", "->", "isLiveIn", "(", "", ")", ")", "return", "false", ";", "}", "if", "(", "!", "IsThumb1", ")", "{"], "ground_truth": ["MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "", ")", ";"], "File": "ARMBaseInstrInfo10", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66754, "Length": 470, "Cover_Rate": 0.37183544303797467} {"Template_token": ["", "for", "(", "auto", "I", "=", "From", ";", "I", "!=", "To", ";", "++", "I", ")", "if", "(", "I", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo10", "Func": "registerDefinedBetween", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66756, "Length": 31, "Cover_Rate": 0.5535714285714286} {"Template_token": ["", "for", "(", "auto", "I", "=", "From", ";", "I", "!=", "To", ";", "++", "I", ")", "if", "(", "I", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo10", "Func": "registerDefinedBetween", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66757, "Length": 31, "Cover_Rate": 0.5535714285714286} {"Template_token": ["", "if", "(", "IsVFPPushPop", ")", "{", "RegsNeeded", "=", "NumBytes", "/", "", ";", "RegClass", "=", "&", "", ";", "}", "else", "{", "RegsNeeded", "=", "NumBytes", "/", "", ";", "RegClass", "=", "&", "", ";", "}", "SmallVector", "<", "MachineOperand", ",", "", ">", "RegList", ";", "unsigned", "FirstRegEnc", "=", "-", "", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "RegList", ".", "push_back", "(", "MO", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "<", "FirstRegEnc", ")", "FirstRegEnc", "=", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "int", "CurRegEnc", "=", "FirstRegEnc", "-", "", ";", "CurRegEnc", ">=", "", "&&", "RegsNeeded", ";", "--", "CurRegEnc", ")", "{", "unsigned", "CurReg", "=", "RegClass", "->", "getRegister", "(", "CurRegEnc", ")", ";", "if", "(", "IsT1PushPop", "&&", "CurReg", ">", "", ")", "continue", ";", "if", "(", "!", "IsPop", ")", "{", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "false", ",", "false", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "continue", ";", "}", "if", "(", "isCalleeSavedRegister", "(", "CurReg", ",", "CSRegs", ")", "||", "MI", "->", "getParent", "(", ")", "->", "computeRegisterLiveness", "(", "TRI", ",", "CurReg", ",", "MI", ")", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "{", "if", "(", "IsVFPPushPop", ")", "return", "false", ";", "else", "continue", ";", "}", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "true", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "}", "if", "(", "RegsNeeded", ">", "", ")", "return", "false", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "MI", "->", "RemoveOperand", "(", "i", ")", ";", "MachineInstrBuilder", "MIB", "(", "MF", ",", "&", "*", "MI", ")", ";", "for", "(", "int", "i", "=", "RegList", ".", "size", "(", ")", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "MIB", ".", "add", "(", "RegList", "[", "i", "]", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo10", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66760, "Length": 364, "Cover_Rate": 0.6385964912280702} {"Template_token": ["", "bool", "IsPush", "=", "isPushOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "!", "IsPush", "&&", "!", "IsPop", ")", "return", "false", ";", "bool", "IsVFPPushPop", "=", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "bool", "IsT1PushPop", "=", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "assert", "(", "(", "IsT1PushPop", "||", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "&&", "", ")", ";", "if", "(", "NumBytes", "%", "(", "IsVFPPushPop", "?", "", ":", "", ")", "!=", "", ")", "return", "false", ";", "int", "RegListIdx", "=", "IsT1PushPop", "?", "", ":", "", ";", "unsigned", "RegsNeeded", ";", "const", "TargetRegisterClass", "*", "RegClass", ";", "if", "(", "IsVFPPushPop", ")", "{", "RegsNeeded", "=", "NumBytes", "/", "", ";", "RegClass", "=", "&", "", ";", "}", "else", "{", "RegsNeeded", "=", "NumBytes", "/", "", ";", "RegClass", "=", "&", "", ";", "}", "SmallVector", "<", "MachineOperand", ",", "", ">", "RegList", ";", "unsigned", "FirstRegEnc", "=", "-", "", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "{"], "ground_truth": ["MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";"], "File": "ARMBaseInstrInfo10", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66761, "Length": 232, "Cover_Rate": 0.4070175438596491} {"Template_token": ["", "if", "(", "!", "SubIdx", ")", "return", "MIB", ".", "addReg", "(", "Reg", ",", "State", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "Reg", ",", "SubIdx", ")", ",", "State", ")", ";"], "ground_truth": ["return", "MIB", ".", "addReg", "(", "Reg", ",", "State", ",", "SubIdx", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "AddDReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66762, "Length": 53, "Cover_Rate": 0.654320987654321} {"Template_token": ["", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "Reg", ",", "SubIdx", ")", ",", "State", ")", ";"], "ground_truth": ["return", "MIB", ".", "addReg", "(", "Reg", ",", "State", ",", "SubIdx", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "AddDReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66763, "Length": 38, "Cover_Rate": 0.4691358024691358} {"Template_token": ["", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "addPredicatedMveVpredNOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66764, "Length": 19, "Cover_Rate": 0.4634146341463415} {"Template_token": ["", "void", "llvm", "::", "addPredicatedMveVpredNOp", "(", "MachineInstrBuilder", "&", "MIB", ",", "unsigned", "Cond", ")", "{", "MIB", ".", "addImm", "(", "Cond", ")", ";", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "addPredicatedMveVpredNOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66765, "Length": 38, "Cover_Rate": 0.926829268292683} {"Template_token": ["", "void", "llvm", "::", "addUnpredicatedMveVpredNOp", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "addUnpredicatedMveVpredNOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66766, "Length": 24, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "MIB", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "addUnpredicatedMveVpredNOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66767, "Length": 14, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Undef", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "addUnpredicatedMveVpredROp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66768, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "void", "llvm", "::", "addUnpredicatedMveVpredROp", "(", "MachineInstrBuilder", "&", "MIB", ",", "Register", "DestReg", ")", "{"], "ground_truth": ["addUnpredicatedMveVpredNOp", "(", "MIB", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "addUnpredicatedMveVpredROp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66769, "Length": 18, "Cover_Rate": 0.6} {"Template_token": ["", "SrcReg2", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "", ";", "CmpValue", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "", ";"], "ground_truth": ["CmpMask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "analyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66770, "Length": 61, "Cover_Rate": 0.3065326633165829} {"Template_token": ["", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "", ";", "CmpValue", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "", ";"], "ground_truth": ["CmpMask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "analyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66771, "Length": 86, "Cover_Rate": 0.4321608040201005} {"Template_token": ["", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "DReg", "=", "", "+", "(", "Reg", "-", "", ")", "/", "", ";", "assert", "(", "TRI", "->", "isSuperRegister", "(", "Reg", ",", "DReg", ")", "&&", "", ")", ";", "}", "assert", "(", "", ".", "contains", "(", "DReg", ")", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "MI", ".", "definesRegister", "(", "DReg", ",", "TRI", ")", "&&", "", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "breakPartialRegDependency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66772, "Length": 63, "Cover_Rate": 0.3058252427184466} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "add", "(", "Call", "->", "getOperand", "(", "FuncOp", ")", ")", ";", "if", "(", "isThumb", "&&", "!", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Call", "->", "eraseFromParent", "(", ")", ";", "}", "auto", "IsNonTailCall", "=", "[", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", "&&", "!", "MI", ".", "isReturn", "(", ")", ";", "}", ";", "if", "(", "llvm", "::", "any_of", "(", "MBB", ".", "instrs", "(", ")", ",", "IsNonTailCall", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "MBB", ".", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Et", "=", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["if", "(", "OF", ".", "FrameConstructionID", "==", "MachineOutlinerTailCall", "||", "OF", ".", "FrameConstructionID", "==", "MachineOutlinerThunk", ")", "Et", "=", "std", "::", "prev", "(", "MBB", ".", "end", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "buildOutlinedFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66773, "Length": 158, "Cover_Rate": 0.3863080684596577} {"Template_token": ["", "void", "BaseInstrInfo", "::", "buildOutlinedFrame", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineFunction", "&", "MF", ",", "const", "outliner", "::", "OutlinedFunction", "&", "OF", ")", "const", "{", "if", "(", "OF", ".", "FrameConstructionID", "==", "MachineOutlinerThunk", ")", "{", "MachineInstr", "*", "Call", "=", "&", "*", "--", "MBB", ".", "instr_end", "(", ")", ";", "bool", "isThumb", "=", "Subtarget", ".", "isThumb", "(", ")", ";", "unsigned", "FuncOp", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "Opc", "=", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", "?", "isThumb", "?", "", ":", "", ":", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "add", "(", "Call", "->", "getOperand", "(", "FuncOp", ")", ")", ";", "if", "(", "isThumb", "&&", "!", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Call", "->", "eraseFromParent", "(", ")", ";", "}", "auto", "IsNonTailCall", "=", "[", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", "&&", "!", "MI", ".", "isReturn", "(", ")", ";"], "ground_truth": ["}", ";"], "File": "ARMBaseInstrInfo110", "Func": "buildOutlinedFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66774, "Length": 189, "Cover_Rate": 0.4621026894865526} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isFI", "(", ")", "||", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";"], "ground_truth": ["if", "(", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "nullptr", ";"], "File": "ARMBaseInstrInfo110", "Func": "canFoldIntoMOVCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66775, "Length": 91, "Cover_Rate": 0.4212962962962963} {"Template_token": ["", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", "||", "AddrMode", "==", "", "||", "AddrMode", "==", "", "||", "AddrMode", "==", "", "||", "AddrMode", "==", "", "||", "AddrMode", "==", "", "||", "AddrMode", "==", "", "||", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "return", "false", ";", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "unsigned", "ImmIdx", "=", "NumOps", "-", "", ";", "const", "MachineOperand", "&", "Offset", "=", "MI", "->", "getOperand", "(", "ImmIdx", ")", ";", "assert", "(", "Offset", ".", "isImm", "(", ")", "&&", "", ")", ";", "int64_t", "OffVal", "=", "Offset", ".", "getImm", "(", ")", ";", "if", "(", "OffVal", "<", "", ")", "return", "false", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "if", "(", "", "(", "OffVal", ")", "==", "", ")", "return", "false", ";", "OffVal", "=", "", "(", "OffVal", ")", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "", "(", "OffVal", ")", "==", "", ")", "return", "false", ";", "OffVal", "=", "", "(", "OffVal", ")", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "", "(", "OffVal", ")", "==", "", ")", "return", "false", ";", "OffVal", "=", "", "(", "OffVal", ")", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "assert", "(", "(", "Fixup", "&", "", ")", "==", "", "&&", "", ")", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseInstrInfo110", "Func": "checkAndUpdateStackOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66776, "Length": 282, "Cover_Rate": 0.5708502024291497} {"Template_token": ["", "case", "", ":", "if", "(", "", "(", "OffVal", ")", "==", "", ")", "return", "false", ";", "OffVal", "=", "", "(", "OffVal", ")", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "assert", "(", "(", "Fixup", "&", "", ")", "==", "", "&&", "", ")", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "assert", "(", "(", "(", "OffVal", "*", "Scale", "+", "Fixup", ")", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "OffVal", "+=", "Fixup", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "OffVal", "<=", "Mask", ")", "{", "if", "(", "Updt", ")", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "setImm", "(", "OffVal", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo110", "Func": "checkAndUpdateStackOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66777, "Length": 175, "Cover_Rate": 0.354251012145749} {"Template_token": ["", "bool", "Found", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";"], "ground_truth": ["bool", "ClobbersCPSR", "=", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "ClobbersPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66778, "Length": 56, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "bool", "ClobbersCPSR", "=", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ";", "bool", "IsCPSR", "=", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ";"], "ground_truth": ["if", "(", "ClobbersCPSR", "||", "IsCPSR", ")", "{"], "File": "ARMBaseInstrInfo110", "Func": "ClobbersPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66779, "Length": 81, "Cover_Rate": 0.5031055900621118} {"Template_token": ["", "MachineInstr", "*", "CommutedMI", "=", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "nullptr", ";", "CommutedMI", "->", "getOperand", "(", "CommutedMI", "->", "findFirstPredOperandIdx", "(", ")", ")", ".", "setImm", "(", "", "(", "CC", ")", ")", ";"], "ground_truth": ["return", "CommutedMI", ";"], "File": "ARMBaseInstrInfo110", "Func": "commuteInstructionImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66780, "Length": 47, "Cover_Rate": 0.3381294964028777} {"Template_token": ["", "case", "", ":", "{", "Register", "PredReg", ";", "", "CC", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "", "||", "PredReg", "!=", "", ")", "return", "nullptr", ";", "MachineInstr", "*", "CommutedMI", "=", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "nullptr", ";"], "ground_truth": ["CommutedMI", "->", "getOperand", "(", "CommutedMI", "->", "findFirstPredOperandIdx", "(", ")", ")", ".", "setImm", "(", "", "(", "CC", ")", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "commuteInstructionImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66781, "Length": 74, "Cover_Rate": 0.5323741007194245} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "Val", "<=", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "(", "Val", "<=", "", "||", "", "(", "Val", ")", "!=", "-", "", "||", "", "(", "~", "Val", ")", "!=", "-", "", ")", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "Val", "<=", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "~", "Val", "<=", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "ForCodesize", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "", "(", "Val", ")", "!=", "-", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "", "(", "~", "Val", ")", "!=", "-", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Val", "<=", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "ForCodesize", "?", "", ":", "", ";", "}"], "ground_truth": ["if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "return", "ForCodesize", "?", "", ":", "", ";"], "File": "ARMBaseInstrInfo110", "Func": "ConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66782, "Length": 202, "Cover_Rate": 0.8381742738589212} {"Template_token": ["", "if", "(", "Op", ".", "getType", "(", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "std", "::", "string", "(", ")", ";", "int", "FirstPredOp", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "FirstPredOp", "!=", "(", "int", ")", "OpIdx", ")", "return", "std", "::", "string", "(", ")", ";"], "ground_truth": ["std", "::", "string", "CC", "=", "", ";"], "File": "ARMBaseInstrInfo110", "Func": "createMIROperandComment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66785, "Length": 51, "Cover_Rate": 0.3984375} {"Template_token": ["", "auto", "BHR", "=", "TargetInstrInfo", "::", "CreateTargetMIHazardRecognizer", "(", "II", ",", "DAG", ")", ";", "MHR", "->", "AddHazardRecognizer", "(", "std", "::", "unique_ptr", "<", "ScheduleHazardRecognizer", ">", "(", "BHR", ")", ")", ";"], "ground_truth": ["return", "MHR", ";"], "File": "ARMBaseInstrInfo110", "Func": "CreateTargetMIHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66786, "Length": 30, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "MultiHazardRecognizer", "*", "MHR", "=", "new", "MultiHazardRecognizer", "(", ")", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2Base", "(", ")", ")", "MHR", "->", "AddHazardRecognizer", "(", "std", "::", "make_unique", "<", "HazardRecognizerFPMLx", ">", "(", ")", ")", ";", "auto", "BHR", "=", "TargetInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "II", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "BHR", ")", "MHR", "->", "AddHazardRecognizer", "(", "std", "::", "unique_ptr", "<", "ScheduleHazardRecognizer", ">", "(", "BHR", ")", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66787, "Length": 68, "Cover_Rate": 0.7555555555555555} {"Template_token": ["", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "MultiHazardRecognizer", "*", "MHR", "=", "new", "MultiHazardRecognizer", "(", ")", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2Base", "(", ")", ")", "MHR", "->", "AddHazardRecognizer", "(", "std", "::", "make_unique", "<", "HazardRecognizerFPMLx", ">", "(", ")", ")", ";", "auto", "BHR", "=", "TargetInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "II", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "BHR", ")", "MHR", "->", "AddHazardRecognizer", "(", "std", "::", "unique_ptr", "<", "ScheduleHazardRecognizer", ">", "(", "BHR", ")", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66788, "Length": 82, "Cover_Rate": 0.9111111111111111} {"Template_token": ["", "Optional", "<", "ParamLoadedValue", ">", "BaseInstrInfo", "::", "describeLoadedValue", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "Reg", ")", "const", "{"], "ground_truth": ["if", "(", "auto", "DstSrcPair", "=", "isCopyInstrImpl", "(", "MI", ")", ")", "{"], "File": "ARMBaseInstrInfo110", "Func": "describeLoadedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66789, "Length": 29, "Cover_Rate": 0.47540983606557374} {"Template_token": ["", "else", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "&", "MF", ".", "getFunction", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "NewCPV", "=", "ConstantPoolMBB", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ",", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ",", "PCLabelId", ",", "", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "NewCPV", ",", "MCPE", ".", "getAlign", "(", ")", ")", ";"], "ground_truth": ["return", "PCLabelId", ";"], "File": "ARMBaseInstrInfo110", "Func": "duplicateCPV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66790, "Length": 95, "Cover_Rate": 0.30063291139240506} {"Template_token": ["", "void", "llvm", "::", "emitRegPlusImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "Register", "DestReg", ",", "Register", "BaseReg", ",", "int", "NumBytes", ",", "", "Pred", ",", "Register", "PredReg", ",", "const", "BaseInstrInfo", "&", "TII", ",", "unsigned", "MIFlags", ")", "{", "if", "(", "NumBytes", "==", "", "&&", "DestReg", "!=", "BaseReg", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "return", ";", "}"], "ground_truth": ["bool", "isSub", "=", "NumBytes", "<", "", ";"], "File": "ARMBaseInstrInfo110", "Func": "emitARMRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66791, "Length": 114, "Cover_Rate": 0.4453125} {"Template_token": ["", "void", "BaseInstrInfo", "::", "emitCFIForLRRestoreFromReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "It", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "DwarfLR", "=", "MRI", "->", "getDwarfRegNum", "(", "", ",", "true", ")", ";", "int64_t", "LRPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createRestore", "(", "nullptr", ",", "DwarfLR", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addCFIIndex", "(", "LRPosEntry", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "emitCFIForLRRestoreFromReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66792, "Length": 95, "Cover_Rate": 0.95} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "DwarfLR", "=", "MRI", "->", "getDwarfRegNum", "(", "", ",", "true", ")", ";"], "ground_truth": ["int64_t", "StackPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "", ")", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "emitCFIForLRRestoreFromStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66793, "Length": 51, "Cover_Rate": 0.3469387755102041} {"Template_token": ["", "const", "MCRegisterInfo", "*", "MRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "DwarfLR", "=", "MRI", "->", "getDwarfRegNum", "(", "", ",", "true", ")", ";", "int", "Align", "=", "Subtarget", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ";"], "ground_truth": ["int64_t", "StackPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "Align", ")", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "emitCFIForLRSaveOnStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66794, "Length": 53, "Cover_Rate": 0.32515337423312884} {"Template_token": ["", "const", "MCRegisterInfo", "*", "MRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "DwarfLR", "=", "MRI", "->", "getDwarfRegNum", "(", "", ",", "true", ")", ";", "int", "Align", "=", "Subtarget", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ";", "int64_t", "StackPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "Align", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addCFIIndex", "(", "StackPosEntry", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "emitCFIForLRSaveOnStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66795, "Length": 81, "Cover_Rate": 0.49693251533742333} {"Template_token": ["", "int64_t", "LRPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createRegister", "(", "nullptr", ",", "DwarfLR", ",", "DwarfReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addCFIIndex", "(", "LRPosEntry", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "emitCFIForLRSaveToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66796, "Length": 48, "Cover_Rate": 0.41025641025641024} {"Template_token": ["", "if", "(", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "", ",", "Align", "(", "", ")", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66797, "Length": 158, "Cover_Rate": 0.5505226480836237} {"Template_token": ["", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "expandMEMCPY", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MI", ".", "isCopy", "(", ")", "||", "Subtarget", ".", "dontWidenVMOVS", "(", ")", "||", "!", "Subtarget", ".", "hasFP64", "(", ")", ")", "return", "false", ";", "Register", "DstRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "SrcRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", ".", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";"], "ground_truth": ["if", "(", "ImpDefIdx", "!=", "-", "", ")", "MI", ".", "RemoveOperand", "(", "ImpDefIdx", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66798, "Length": 231, "Cover_Rate": 0.5409836065573771} {"Template_token": ["", "unsigned", "MaxInsts", "=", "Subtarget", ".", "restrictIT", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "divideCeil", "(", "NumInsts", ",", "MaxInsts", ")", "*", "", ";"], "File": "ARMBaseInstrInfo110", "Func": "extraSizeToPredicateInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66799, "Length": 23, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "assert", "(", "C", ".", "LRUWasSet", "&&", "", ")", ";", "MachineFunction", "*", "MF", "=", "C", ".", "getMF", "(", ")", ";", "const", "BaseRegisterInfo", "*", "ARI", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "BitVector", "regsReserved", "=", "ARI", "->", "getReservedRegs", "(", "*", "MF", ")", ";", "for", "(", "unsigned", "Reg", ":", "", ")", "{", "if", "(", "!", "(", "Reg", "<", "regsReserved", ".", "size", "(", ")", "&&", "regsReserved", ".", "test", "(", "Reg", ")", ")", "&&", "Reg", "!=", "", "&&", "Reg", "!=", "", "&&", "C", ".", "LRU", ".", "available", "(", "Reg", ")", "&&", "C", ".", "UsedInSequence", ".", "available", "(", "Reg", ")", ")", "return", "Reg", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "findRegisterToSaveLRTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66800, "Length": 111, "Cover_Rate": 0.8222222222222222} {"Template_token": ["", "void", "BaseInstrInfo", "::", "fixupPostOutline", "(", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "checkAndUpdateStackOffset", "(", "&", "MI", ",", "Subtarget", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ",", "true", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "fixupPostOutline", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66801, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "llvm", "::", "getBLXOpcode", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hardenSlsBlr", "(", ")", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "getBLXOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66803, "Length": 32, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "return", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hardenSlsBlr", "(", ")", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "getBLXpredOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66805, "Length": 21, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "unsigned", "llvm", "::", "getBLXpredOpcode", "(", "const", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["return", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hardenSlsBlr", "(", ")", ")", "?", "", ":", "", ";"], "File": "ARMBaseInstrInfo110", "Func": "getBLXpredOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66806, "Length": 31, "Cover_Rate": 0.8611111111111112} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "getInsertSubregLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "RegSubRegPair", "&", "BaseReg", ",", "RegSubRegPairAndIdx", "&", "InsertedReg", ")", "const", "{", "assert", "(", "DefIdx", "<", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "&&", "", ")", ";", "assert", "(", "MI", ".", "isInsertSubregLike", "(", ")", "&&", "", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "const", "MachineOperand", "&", "MOBaseReg", "=", "MI", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "MOInsertedReg", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "MOInsertedReg", ".", "isUndef", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MOIndex", "=", "MI", ".", "getOperand", "(", "", ")", ";", "BaseReg", ".", "Reg", "=", "MOBaseReg", ".", "getReg", "(", ")", ";", "BaseReg", ".", "SubReg", "=", "MOBaseReg", ".", "getSubReg", "(", ")", ";", "InsertedReg", ".", "Reg", "=", "MOInsertedReg", ".", "getReg", "(", ")", ";", "InsertedReg", ".", "SubReg", "=", "MOInsertedReg", ".", "getSubReg", "(", ")", ";"], "ground_truth": ["InsertedReg", ".", "SubIdx", "=", "", "+", "MOIndex", ".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "getInsertSubregLikeInputs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66807, "Length": 165, "Cover_Rate": 0.9116022099447514} {"Template_token": ["", "}", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "PredCost", "&&", "(", "MCID", ".", "isCall", "(", ")", "||", "(", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "", ")", "&&", "!", "Subtarget", ".", "cheapPredicableCPSRDef", "(", ")", ")", ")", ")", "{", "*", "PredCost", "=", "", ";", "}", "if", "(", "!", "ItinData", ")", "return", "MI", ".", "mayLoad", "(", ")", "?", "", ":", "", ";", "unsigned", "Class", "=", "MCID", ".", "getSchedClass", "(", ")", ";", "if", "(", "!", "ItinData", "->", "isEmpty", "(", ")", "&&", "ItinData", "->", "getNumMicroOps", "(", "Class", ")", "<", "", ")", "return", "getNumMicroOps", "(", "ItinData", ",", "MI", ")", ";", "unsigned", "Latency", "=", "ItinData", "->", "getStageLatency", "(", "Class", ")", ";"], "ground_truth": ["unsigned", "DefAlign", "=", "MI", ".", "hasOneMemOperand", "(", ")", "?", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", "->", "getAlign", "(", ")", ".", "value", "(", ")", ":", "", ";"], "File": "ARMBaseInstrInfo110", "Func": "getInstrLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66808, "Length": 136, "Cover_Rate": 0.4401294498381877} {"Template_token": ["", "if", "(", "PIdx", "==", "-", "", ")", "{", "PredReg", "=", "", ";", "return", "", ";", "}"], "ground_truth": ["PredReg", "=", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "getInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66809, "Length": 31, "Cover_Rate": 0.4025974025974026} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", ".", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", ";", "return", "(", "NumRegs", "/", "", ")", "+", "(", "NumRegs", "%", "", ")", "+", "", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{"], "ground_truth": ["unsigned", "NumRegs", "=", "MI", ".", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", "+", "", ";"], "File": "ARMBaseInstrInfo110", "Func": "getNumMicroOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66810, "Length": 188, "Cover_Rate": 0.3500931098696462} {"Template_token": ["", "return", "Latency", ";", "}", "if", "(", "DefMO", ".", "isImplicit", "(", ")", "||", "UseMI", ".", "getOperand", "(", "UseIdx", ")", ".", "isImplicit", "(", ")", ")", "return", "-", "", ";", "unsigned", "DefAlign", "=", "DefMI", ".", "hasOneMemOperand", "(", ")", "?", "(", "*", "DefMI", ".", "memoperands_begin", "(", ")", ")", "->", "getAlign", "(", ")", ".", "value", "(", ")", ":", "", ";", "unsigned", "UseAlign", "=", "UseMI", ".", "hasOneMemOperand", "(", ")", "?", "(", "*", "UseMI", ".", "memoperands_begin", "(", ")", ")", "->", "getAlign", "(", ")", ".", "value", "(", ")", ":", "", ";", "int", "Latency", "=", "getOperandLatency", "(", "ItinData", ",", "DefMCID", ",", "DefIdx", ",", "DefAlign", ",", "UseMCID", ",", "UseIdx", ",", "UseAlign", ")", ";", "if", "(", "Latency", "<", "", ")", "return", "Latency", ";", "int", "Adj", "=", "DefAdj", "+", "UseAdj", ";", "Adj", "+=", "adjustDefLatency", "(", "Subtarget", ",", "DefMI", ",", "DefMCID", ",", "DefAlign", ")", ";", "if", "(", "Adj", ">=", "", "||", "(", "int", ")", "Latency", ">", "-", "Adj", ")", "{"], "ground_truth": ["return", "Latency", "+", "Adj", ";"], "File": "ARMBaseInstrInfo110", "Func": "getOperandLatencyImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66811, "Length": 152, "Cover_Rate": 0.4887459807073955} {"Template_token": ["", "if", "(", "C", ".", "Flags", "&", "UnsafeRegsDead", ")", "return", "false", ";", "C", ".", "initLRU", "(", "TRI", ")", ";", "LiveRegUnits", "LRU", "=", "C", ".", "LRU", ";", "return", "(", "!", "LRU", ".", "available", "(", "", ")", "||", "!", "LRU", ".", "available", "(", "", ")", ")", ";", "}", ";", "if", "(", "!", "(", "FlagsSetInAll", "&", "UnsafeRegsDead", ")", ")", "{", "llvm", "::", "erase_if", "(", "RepeatedSequenceLocs", ",", "CantGuaranteeValueAcrossCall", ")", ";", "if", "(", "RepeatedSequenceLocs", ".", "size", "(", ")", "<", "", ")", "return", "outliner", "::", "OutlinedFunction", "(", ")", ";", "}", "unsigned", "LastInstrOpcode", "=", "RepeatedSequenceLocs", "[", "", "]", ".", "back", "(", ")", "->", "getOpcode", "(", ")", ";", "auto", "SetCandidateCallInfo", "=", "[", "&", "RepeatedSequenceLocs", "]", "(", "unsigned", "CallID", ",", "unsigned", "NumBytesForCall", ")", "{", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "C", ".", "setCallInfo", "(", "CallID", ",", "NumBytesForCall", ")", ";", "}", ";", "OutlinerCosts", "Costs", "(", "Subtarget", ")", ";", "unsigned", "FrameID", "=", "MachineOutlinerDefault", ";", "unsigned", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameDefault", ";", "if", "(", "RepeatedSequenceLocs", "[", "", "]", ".", "back", "(", ")", "->", "isTerminator", "(", ")", ")", "{", "FrameID", "=", "MachineOutlinerTailCall", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameTailCall", ";", "SetCandidateCallInfo", "(", "MachineOutlinerTailCall", ",", "Costs", ".", "CallTailCall", ")", ";", "}", "else", "if", "(", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", ")", "{", "FrameID", "=", "MachineOutlinerThunk", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameThunk", ";", "SetCandidateCallInfo", "(", "MachineOutlinerThunk", ",", "Costs", ".", "CallThunk", ")", ";", "}", "else", "{", "unsigned", "NumBytesNoStackCalls", "=", "", ";", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "CandidatesWithoutStackFixups", ";", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "{", "C", ".", "initLRU", "(", "TRI", ")", ";", "const", "auto", "Last", "=", "C", ".", "getMBB", "(", ")", "->", "rbegin", "(", ")", ";", "const", "bool", "LRIsAvailable", "=", "C", ".", "getMBB", "(", ")", "->", "isReturnBlock", "(", ")", "&&", "!", "Last", "->", "isCall", "(", ")", "?", "isLRAvailable", "(", "TRI", ",", "Last", ",", "(", "MachineBasicBlock", "::", "reverse_iterator", ")", "C", ".", "front", "(", ")", ")", ":", "C", ".", "LRU", ".", "available", "(", "", ")", ";", "if", "(", "LRIsAvailable", ")", "{", "FrameID", "=", "MachineOutlinerNoLRSave", ";", "NumBytesNoStackCalls", "+=", "Costs", ".", "CallNoLRSave", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerNoLRSave", ",", "Costs", ".", "CallNoLRSave", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";", "}", "else", "if", "(", "findRegisterToSaveLRTo", "(", "C", ")", ")", "{"], "ground_truth": ["FrameID", "=", "MachineOutlinerRegSave", ";"], "File": "ARMBaseInstrInfo110", "Func": "getOutliningCandidateInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66812, "Length": 385, "Cover_Rate": 0.5112881806108898} {"Template_token": ["", "unsigned", "SequenceSize", "=", "std", "::", "accumulate", "(", "FirstCand", ".", "front", "(", ")", ",", "std", "::", "next", "(", "FirstCand", ".", "back", "(", ")", ")", ",", "", ",", "[", "this", "]", "(", "unsigned", "Sum", ",", "const", "MachineInstr", "&", "MI", ")", "{", "return", "Sum", "+", "getInstSizeInBytes", "(", "MI", ")", ";", "}", ")", ";", "unsigned", "FlagsSetInAll", "=", "", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";", "std", "::", "for_each", "(", "RepeatedSequenceLocs", ".", "begin", "(", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ",", "[", "&", "FlagsSetInAll", "]", "(", "outliner", "::", "Candidate", "&", "C", ")", "{", "FlagsSetInAll", "&=", "C", ".", "Flags", ";", "}", ")", ";", "auto", "CantGuaranteeValueAcrossCall", "=", "[", "&", "TRI", "]", "(", "outliner", "::", "Candidate", "&", "C", ")", "{", "if", "(", "C", ".", "Flags", "&", "UnsafeRegsDead", ")", "return", "false", ";", "C", ".", "initLRU", "(", "TRI", ")", ";", "LiveRegUnits", "LRU", "=", "C", ".", "LRU", ";", "return", "(", "!", "LRU", ".", "available", "(", "", ")", "||", "!", "LRU", ".", "available", "(", "", ")", ")", ";", "}", ";", "if", "(", "!", "(", "FlagsSetInAll", "&", "UnsafeRegsDead", ")", ")", "{", "llvm", "::", "erase_if", "(", "RepeatedSequenceLocs", ",", "CantGuaranteeValueAcrossCall", ")", ";", "if", "(", "RepeatedSequenceLocs", ".", "size", "(", ")", "<", "", ")", "return", "outliner", "::", "OutlinedFunction", "(", ")", ";", "}", "unsigned", "LastInstrOpcode", "=", "RepeatedSequenceLocs", "[", "", "]", ".", "back", "(", ")", "->", "getOpcode", "(", ")", ";", "auto", "SetCandidateCallInfo", "=", "[", "&", "RepeatedSequenceLocs", "]", "(", "unsigned", "CallID", ",", "unsigned", "NumBytesForCall", ")", "{", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "C", ".", "setCallInfo", "(", "CallID", ",", "NumBytesForCall", ")", ";", "}", ";", "OutlinerCosts", "Costs", "(", "Subtarget", ")", ";", "unsigned", "FrameID", "=", "MachineOutlinerDefault", ";", "unsigned", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameDefault", ";", "if", "(", "RepeatedSequenceLocs", "[", "", "]", ".", "back", "(", ")", "->", "isTerminator", "(", ")", ")", "{", "FrameID", "=", "MachineOutlinerTailCall", ";"], "ground_truth": ["NumBytesToCreateFrame", "=", "Costs", ".", "FrameTailCall", ";"], "File": "ARMBaseInstrInfo110", "Func": "getOutliningCandidateInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66813, "Length": 295, "Cover_Rate": 0.39176626826029215} {"Template_token": ["", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "uint64_t", "MIFlags", "=", "MCID", ".", "TSFlags", ";", "if", "(", "(", "MIFlags", "&", "", ")", "==", "", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "isTerminator", "(", ")", ")", "{", "if", "(", "isPredicated", "(", "MI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "getParent", "(", ")", "->", "succ_empty", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Legal", ";", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "}", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isCPI", "(", ")", "||", "MOP", ".", "isJTI", "(", ")", "||", "MOP", ".", "isCFIIndex", "(", ")", "||", "MOP", ".", "isFI", "(", ")", "||", "MOP", ".", "isTargetIndex", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "}", "if", "(", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "const", "Function", "*", "Callee", "=", "nullptr", ";", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isGlobal", "(", ")", ")", "{", "Callee", "=", "dyn_cast", "<", "Function", ">", "(", "MOP", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "}", "}", "if", "(", "Callee", "&&", "(", "Callee", "->", "getName", "(", ")", "==", "", "||", "Callee", "->", "getName", "(", ")", "==", "", "||", "Callee", "->", "getName", "(", ")", "==", "", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "auto", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "LegalTerminator", ";"], "ground_truth": ["if", "(", "!", "Callee", ")", "return", "UnknownCallOutlineType", ";"], "File": "ARMBaseInstrInfo110", "Func": "getOutliningType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66814, "Length": 425, "Cover_Rate": 0.4873853211009174} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isGlobal", "(", ")", ")", "{", "Callee", "=", "dyn_cast", "<", "Function", ">", "(", "MOP", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "}", "}", "if", "(", "Callee", "&&", "(", "Callee", "->", "getName", "(", ")", "==", "", "||", "Callee", "->", "getName", "(", ")", "==", "", "||", "Callee", "->", "getName", "(", ")", "==", "", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "auto", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "LegalTerminator", ";", "if", "(", "!", "Callee", ")", "return", "UnknownCallOutlineType", ";", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFunction", "*", "CalleeMF", "=", "MF", "->", "getMMI", "(", ")", ".", "getMachineFunction", "(", "*", "Callee", ")", ";", "if", "(", "!", "CalleeMF", ")", "return", "UnknownCallOutlineType", ";", "MachineFrameInfo", "&", "MFI", "=", "CalleeMF", "->", "getFrameInfo", "(", ")", ";", "if", "(", "!", "MFI", ".", "isCalleeSavedInfoValid", "(", ")", "||", "MFI", ".", "getStackSize", "(", ")", ">", "", "||", "MFI", ".", "getNumObjects", "(", ")", ">", "", ")", "return", "UnknownCallOutlineType", ";", "return", "outliner", "::", "InstrType", "::", "Legal", ";", "}", "if", "(", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", "||", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", ")", "{", "bool", "MightNeedStackFixUp", "=", "(", "Flags", "&", "(", "MachineOutlinerMBBFlags", "::", "LRUnavailableSomewhere", "|", "MachineOutlinerMBBFlags", "::", "HasCalls", ")", ")", ";", "if", "(", "!", "MightNeedStackFixUp", ")", "return", "outliner", "::", "InstrType", "::", "Legal", ";", "if", "(", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "checkAndUpdateStackOffset", "(", "&", "MI", ",", "Subtarget", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ",", "false", ")", ")", "return", "outliner", "::", "InstrType", "::", "Legal", ";", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "}"], "ground_truth": ["if", "(", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", "||", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";"], "File": "ARMBaseInstrInfo110", "Func": "getOutliningType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66815, "Length": 374, "Cover_Rate": 0.4288990825688073} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "getPartialRegUpdateClearance", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "auto", "PartialUpdateClearance", "=", "Subtarget", ".", "getPartialUpdateClearance", "(", ")", ";", "if", "(", "!", "PartialUpdateClearance", ")", "return", "", ";", "assert", "(", "TRI", "&&", "", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "return", "", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "int", "UseOp", "=", "-", "", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo110", "Func": "getPartialRegUpdateClearance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66816, "Length": 97, "Cover_Rate": 0.36059479553903345} {"Template_token": ["", "return", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hardenSlsBlr", "(", ")", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "gettBLXrOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66817, "Length": 21, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "return", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hardenSlsBlr", "(", ")", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "gettBLXrOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66818, "Length": 21, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "bool", "llvm", "::", "HasLowerConstantMaterializationCost", "(", "unsigned", "Val1", ",", "unsigned", "Val2", ",", "const", "Subtarget", "*", "Subtarget", ",", "bool", "ForCodesize", ")", "{", "unsigned", "Cost1", "=", "ConstantMaterializationCost", "(", "Val1", ",", "Subtarget", ",", "ForCodesize", ")", ";"], "ground_truth": ["unsigned", "Cost2", "=", "ConstantMaterializationCost", "(", "Val2", ",", "Subtarget", ",", "ForCodesize", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "HasLowerConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66819, "Length": 44, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "unsigned", "Cost2", "=", "ConstantMaterializationCost", "(", "Val2", ",", "Subtarget", ",", "ForCodesize", ")", ";", "if", "(", "Cost1", "<", "Cost2", ")", "return", "true", ";"], "ground_truth": ["if", "(", "Cost1", ">", "Cost2", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo110", "Func": "HasLowerConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66820, "Length": 30, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerTailCall", ")", "{", "Opc", "=", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "if", "(", "isThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "MIB", ")", ";", "return", "It", ";", "}", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "CallMIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ";", "if", "(", "isThumb", ")", "CallMIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "CallMIB", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerNoLRSave", "||", "C", ".", "CallConstructionID", "==", "MachineOutlinerThunk", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";", "return", "It", ";", "}"], "ground_truth": ["const", "FunctionInfo", "&", "AFI", "=", "*", "C", ".", "getMF", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "insertOutlinedCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66821, "Length": 188, "Cover_Rate": 0.4113785557986871} {"Template_token": ["", "const", "MachineOperand", "&", "Op0", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "Op0", ".", "isReg", "(", ")", "||", "Reg", "!=", "Op0", ".", "getReg", "(", ")", ")", "return", "None", ";", "if", "(", "Opcode", "==", "", ")", "Sign", "=", "-", "", ";", "else", "if", "(", "Opcode", "!=", "", ")", "return", "None", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "None", ";"], "ground_truth": ["Offset", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Sign", ";"], "File": "ARMBaseInstrInfo110", "Func": "isAddImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66822, "Length": 97, "Cover_Rate": 0.6217948717948718} {"Template_token": ["", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!", "OutlineFromLinkOnceODRs", "&&", "F", ".", "hasLinkOnceODRLinkage", "(", ")", ")", "return", "false", ";", "if", "(", "F", ".", "hasSection", "(", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "isFunctionSafeToOutlineFrom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66824, "Length": 58, "Cover_Rate": 0.8055555555555556} {"Template_token": ["", "if", "(", "F", ".", "hasSection", "(", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "isFunctionSafeToOutlineFrom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66825, "Length": 33, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}"], "ground_truth": ["return", "", ";"], "File": "ARMBaseInstrInfo110", "Func": "isLoadFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66826, "Length": 282, "Cover_Rate": 0.6308724832214765} {"Template_token": ["", "bool", "R12AvailableInBlock", "=", "LRU", ".", "available", "(", "", ")", ";", "bool", "CPSRAvailableInBlock", "=", "LRU", ".", "available", "(", "", ")", ";", "if", "(", "R12AvailableInBlock", "&&", "CPSRAvailableInBlock", ")", "Flags", "|=", "MachineOutlinerMBBFlags", "::", "UnsafeRegsDead", ";", "LRU", ".", "addLiveOuts", "(", "MBB", ")", ";", "if", "(", "R12AvailableInBlock", "&&", "!", "LRU", ".", "available", "(", "", ")", ")", "return", "false", ";", "if", "(", "CPSRAvailableInBlock", "&&", "!", "LRU", ".", "available", "(", "", ")", ")", "return", "false", ";", "if", "(", "any_of", "(", "MBB", ",", "[", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", ";", "}", ")", ")", "Flags", "|=", "MachineOutlinerMBBFlags", "::", "HasCalls", ";", "bool", "LRIsAvailable", "=", "MBB", ".", "isReturnBlock", "(", ")", "&&", "!", "MBB", ".", "back", "(", ")", ".", "isCall", "(", ")", "?", "isLRAvailable", "(", "getRegisterInfo", "(", ")", ",", "MBB", ".", "rbegin", "(", ")", ",", "MBB", ".", "rend", "(", ")", ")", ":", "LRU", ".", "available", "(", "", ")", ";"], "ground_truth": ["if", "(", "!", "LRIsAvailable", ")", "Flags", "|=", "MachineOutlinerMBBFlags", "::", "LRUnavailableSomewhere", ";"], "File": "ARMBaseInstrInfo110", "Func": "isMBBSafeToOutlineFrom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66827, "Length": 156, "Cover_Rate": 0.6290322580645161} {"Template_token": ["", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isEligibleForITBlock", "(", "&", "MI", ")", ")", "return", "false", ";", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "FunctionInfo", "*", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "false", ";", "const", "Subtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "ST", ".", "hardenSlsRetBr", "(", ")", "&&", "isIndirectControlFlowNotComingBack", "(", "MI", ")", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo110", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66828, "Length": 101, "Cover_Rate": 0.5738636363636364} {"Template_token": ["", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "FunctionInfo", "*", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "false", ";", "const", "Subtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "hardenSlsRetBr", "(", ")", "&&", "isIndirectControlFlowNotComingBack", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "ST", ".", "hardenSlsBlr", "(", ")", "&&", "isIndirectCall", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", ")", "return", "isV8EligibleForIT", "(", "&", "MI", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66829, "Length": 125, "Cover_Rate": 0.7102272727272727} {"Template_token": ["", "return", "isVCTP", "(", "&", "MI", ")", "&&", "!", "isPredicated", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "isReallyTriviallyReMaterializable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66831, "Length": 14, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "if", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "&&", "OI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "(", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "||", "(", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", ")", "{", "IsThumb1", "=", "true", ";", "return", "true", ";", "}", "if", "(", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "ImmValue", ")", "{", "IsThumb1", "=", "false", ";", "return", "true", ";", "}", "if", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "ImmValue", ")", "{", "IsThumb1", "=", "true", ";", "return", "true", ";", "}", "if", "(", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "{", "IsThumb1", "=", "false", ";", "return", "true", ";", "}", "if", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "{", "IsThumb1", "=", "true", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo110", "Func": "isRedundantFlagInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66832, "Length": 402, "Cover_Rate": 0.6848381601362862} {"Template_token": ["", "if", "(", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "{", "IsThumb1", "=", "false", ";", "return", "true", ";", "}", "if", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "{", "IsThumb1", "=", "true", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "isRedundantFlagInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66833, "Length": 186, "Cover_Rate": 0.31686541737649065} {"Template_token": ["", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MI", ";", "while", "(", "++", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "isDebugInstr", "(", ")", ")", ";"], "ground_truth": ["if", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo110", "Func": "isSchedulingBoundary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66834, "Length": 46, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66835, "Length": 273, "Cover_Rate": 0.6546762589928058} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo110", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66836, "Length": 206, "Cover_Rate": 0.4940047961630695} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "CmpMask", "!=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "if", "(", "SrcReg", "==", "MI", "->", "getOperand", "(", "CommonUse", "?", "", ":", "", ")", ".", "getReg", "(", ")", ")", "return", "true", ";", "break", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo110", "Func": "isSuitableForMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66837, "Length": 52, "Cover_Rate": 0.611764705882353} {"Template_token": ["", "if", "(", "CmpMask", "!=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "if", "(", "SrcReg", "==", "MI", "->", "getOperand", "(", "CommonUse", "?", "", ":", "", ")", ".", "getReg", "(", ")", ")", "return", "true", ";", "break", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "isSuitableForMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66838, "Length": 47, "Cover_Rate": 0.5529411764705883} {"Template_token": ["", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "CmpInstr", ".", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "", "CC", ";", "bool", "IsInstrVSel", "=", "true", ";", "switch", "(", "Instr", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "IsInstrVSel", "=", "false", ";", "CC", "=", "(", "", ")", "Instr", ".", "getOperand", "(", "IO", "-", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "}", "if", "(", "SubAdd", ")", "{", "unsigned", "Opc", "=", "SubAdd", "->", "getOpcode", "(", ")", ";", "bool", "IsSub", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "unsigned", "OpI", "=", "Opc", "!=", "", "?", "", ":", "", ";", "if", "(", "!", "IsSub", "||", "(", "SrcReg2", "!=", "", "&&", "SubAdd", "->", "getOperand", "(", "OpI", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "SubAdd", "->", "getOperand", "(", "OpI", "+", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", "{", "if", "(", "IsInstrVSel", ")", "return", "false", ";", "", "NewCC", "=", "(", "IsSub", "?", "getSwappedCondition", "(", "CC", ")", ":", "getCmpToAddCondition", "(", "CC", ")", ")", ";", "if", "(", "NewCC", "==", "", ")", "return", "false", ";", "OperandsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "(", "*", "I", ")", ".", "getOperand", "(", "IO", "-", "", ")", ")", ",", "NewCC", ")", ")", ";", "}", "}", "else", "{", "switch", "(", "CC", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "}", "}", "}", "}"], "ground_truth": ["if", "(", "!", "isSafe", ")", "{"], "File": "ARMBaseInstrInfo110", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66841, "Length": 465, "Cover_Rate": 0.3621495327102804} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "add", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "", "(", "", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMI", "->", "hasOptionalDef", "(", ")", ")", "NewMI", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "FalseReg", ".", "setImplicit", "(", ")", ";", "NewMI", ".", "add", "(", "FalseReg", ")", ";", "NewMI", "->", "tieOperands", "(", "", ",", "NewMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "SeenMIs", ".", "insert", "(", "NewMI", ")", ";", "SeenMIs", ".", "erase", "(", "DefMI", ")", ";", "if", "(", "DefMI", "->", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", ")", "NewMI", "->", "clearKillInfo", "(", ")", ";", "DefMI", "->", "eraseFromParent", "(", ")", ";", "return", "NewMI", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66842, "Length": 186, "Cover_Rate": 0.4449760765550239} {"Template_token": ["", "MachineInstr", "*", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "nullptr", ";", "MachineOperand", "FalseReg", "=", "MI", ".", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "PreviousClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "PreviousClass", ")", ")", "return", "nullptr", ";"], "ground_truth": ["MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66843, "Length": 149, "Cover_Rate": 0.35645933014354064} {"Template_token": ["", "OutlinerCosts", "(", "const", "Subtarget", "&", "target", ")", ":", "CallTailCall", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameTailCall", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallThunk", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameThunk", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallNoLRSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameNoLRSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallRegSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameRegSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallDefault", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameDefault", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "SaveRestoreLROnStack", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "OutlinerCosts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66844, "Length": 152, "Cover_Rate": 1.0} {"Template_token": ["", "OutlinerCosts", "(", "const", "Subtarget", "&", "target", ")", ":", "CallTailCall", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameTailCall", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallThunk", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameThunk", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallNoLRSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameNoLRSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallRegSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameRegSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallDefault", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameDefault", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "SaveRestoreLROnStack", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "OutlinerCosts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66845, "Length": 152, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "TSFlags", "&", "", ")", "{", "assert", "(", "MCID", ".", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "assert", "(", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", "||", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ")", "&&", "", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "", ")", ";", "}", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo110", "Func": "PredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66846, "Length": 87, "Cover_Rate": 0.35080645161290325} {"Template_token": ["", "unsigned", "Size", "=", "getInstSizeInBytes", "(", "MI", ")", ";"], "ground_truth": ["if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "Size", "/=", "", ";"], "File": "ARMBaseInstrInfo110", "Func": "predictBranchSizeForIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66847, "Length": 20, "Cover_Rate": 0.32786885245901637} {"Template_token": ["", "const", "MachineConstantPoolEntry", "&", "MCPE0", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI0", "]", ";", "const", "MachineConstantPoolEntry", "&", "MCPE1", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI1", "]", ";", "bool", "isCP0", "=", "MCPE0", ".", "isMachineConstantPoolEntry", "(", ")", ";", "bool", "isCP1", "=", "MCPE1", ".", "isMachineConstantPoolEntry", "(", ")", ";", "if", "(", "isCP0", "&&", "isCP1", ")", "{", "ConstantPoolValue", "*", "ACPV0", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE0", ".", "Val", ".", "MachineCPVal", ")", ";", "ConstantPoolValue", "*", "ACPV1", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE1", ".", "Val", ".", "MachineCPVal", ")", ";", "return", "ACPV0", "->", "hasSameValue", "(", "ACPV1", ")", ";", "}", "else", "if", "(", "!", "isCP0", "&&", "!", "isCP1", ")", "{", "return", "MCPE0", ".", "Val", ".", "ConstVal", "==", "MCPE1", ".", "Val", ".", "ConstVal", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "MI1", ".", "getOpcode", "(", ")", "!=", "Opcode", ")", "return", "false", ";", "if", "(", "MI0", ".", "getNumOperands", "(", ")", "!=", "MI1", ".", "getNumOperands", "(", ")", ")", "return", "false", ";", "Register", "Addr0", "=", "MI0", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Addr1", "=", "MI1", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Addr0", "!=", "Addr1", ")", "{", "if", "(", "!", "MRI", "||", "!", "Register", "::", "isVirtualRegister", "(", "Addr0", ")", "||", "!", "Register", "::", "isVirtualRegister", "(", "Addr1", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def0", "=", "MRI", "->", "getVRegDef", "(", "Addr0", ")", ";", "MachineInstr", "*", "Def1", "=", "MRI", "->", "getVRegDef", "(", "Addr1", ")", ";"], "ground_truth": ["if", "(", "!", "produceSameValue", "(", "*", "Def0", ",", "*", "Def1", ",", "MRI", ")", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo110", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66850, "Length": 260, "Cover_Rate": 0.43261231281198004} {"Template_token": ["", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "CPI", "=", "Orig", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "Orig", ".", "getDebugLoc", "(", ")", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "PCLabelId", ")", ".", "cloneMemRefs", "(", "Orig", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66851, "Length": 78, "Cover_Rate": 0.42162162162162165} {"Template_token": ["", "void", "BaseInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "&", "Orig", ",", "const", "TargetRegisterInfo", "&", "TRI", ")", "const", "{", "unsigned", "Opcode", "=", "Orig", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "MachineInstr", "*", "MI", "=", "MBB", ".", "getParent", "(", ")", "->", "CloneMachineInstr", "(", "&", "Orig", ")", ";", "MI", "->", "substituteRegister", "(", "Orig", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "DestReg", ",", "SubIdx", ",", "TRI", ")", ";", "MBB", ".", "insert", "(", "I", ",", "MI", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "CPI", "=", "Orig", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "Orig", ".", "getDebugLoc", "(", ")", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "PCLabelId", ")", ".", "cloneMemRefs", "(", "Orig", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66852, "Length": 176, "Cover_Rate": 0.9513513513513514} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "isThumb", "(", ")", ")", "MIB", ".", "addReg", "(", "", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "restoreLRFromStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66853, "Length": 51, "Cover_Rate": 0.4396551724137931} {"Template_token": ["", "void", "BaseInstrInfo", "::", "restoreLRFromStack", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "It", ")", "const", "{", "unsigned", "Opc", "=", "Subtarget", ".", "isThumb", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "restoreLRFromStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66854, "Length": 64, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "}", "if", "(", "", "(", "Offset", ")", "!=", "-", "", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "unsigned", "RotAmt", "=", "", "(", "Offset", ")", ";", "unsigned", "ThisImmVal", "=", "Offset", "&", "", "(", "", ",", "RotAmt", ")", ";", "Offset", "&=", "~", "ThisImmVal", ";", "assert", "(", "", "(", "ThisImmVal", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "ThisImmVal", ")", ";", "}", "else", "{", "unsigned", "ImmIdx", "=", "", ";", "int", "InstrOffs", "=", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";"], "ground_truth": ["InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "rewriteARMFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66855, "Length": 438, "Cover_Rate": 0.4839779005524862} {"Template_token": ["", "unsigned", "Opc", "=", "Subtarget", ".", "isThumb", "(", ")", "?", "", ":", "", ";", "int", "Align", "=", "-", "Subtarget", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Align", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "saveLROnStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66857, "Length": 72, "Cover_Rate": 0.7128712871287128} {"Template_token": ["", "void", "BaseInstrInfo", "::", "saveLROnStack", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "It", ")", "const", "{", "unsigned", "Opc", "=", "Subtarget", ".", "isThumb", "(", ")", "?", "", ":", "", ";", "int", "Align", "=", "-", "Subtarget", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Align", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "saveLROnStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66858, "Length": 88, "Cover_Rate": 0.8712871287128713} {"Template_token": ["", "bool", "IsThumb1", ";"], "ground_truth": ["if", "(", "Next", "!=", "MI", ".", "getParent", "(", ")", "->", "end", "(", ")", "&&", "analyzeCompare", "(", "*", "Next", ",", "SrcReg", ",", "SrcReg2", ",", "CmpMask", ",", "CmpValue", ")", "&&", "isRedundantFlagInstr", "(", "&", "*", "Next", ",", "SrcReg", ",", "SrcReg2", ",", "CmpValue", ",", "&", "MI", ",", "IsThumb1", ")", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo110", "Func": "shouldSink", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66861, "Length": 52, "Cover_Rate": 0.5252525252525253} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "shouldSink", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "isPredicated", "(", "MI", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "Next", "=", "&", "MI", ";", "++", "Next", ";", "Register", "SrcReg", ",", "SrcReg2", ";", "int64_t", "CmpMask", ",", "CmpValue", ";", "bool", "IsThumb1", ";", "if", "(", "Next", "!=", "MI", ".", "getParent", "(", ")", "->", "end", "(", ")", "&&", "analyzeCompare", "(", "*", "Next", ",", "SrcReg", ",", "SrcReg2", ",", "CmpMask", ",", "CmpValue", ")", "&&", "isRedundantFlagInstr", "(", "&", "*", "Next", ",", "SrcReg", ",", "SrcReg2", ",", "CmpValue", ",", "&", "MI", ",", "IsThumb1", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo110", "Func": "shouldSink", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66862, "Length": 98, "Cover_Rate": 0.98989898989899} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegClass", ";", "if", "(", "IsVFPPushPop", ")", "{", "RegsNeeded", "=", "NumBytes", "/", "", ";", "RegClass", "=", "&", "", ";", "}", "else", "{", "RegsNeeded", "=", "NumBytes", "/", "", ";", "RegClass", "=", "&", "", ";", "}", "SmallVector", "<", "MachineOperand", ",", "", ">", "RegList", ";", "unsigned", "FirstRegEnc", "=", "-", "", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "RegList", ".", "push_back", "(", "MO", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isImplicit", "(", ")", "&&", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "<", "FirstRegEnc", ")", "FirstRegEnc", "=", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "int", "CurRegEnc", "=", "FirstRegEnc", "-", "", ";", "CurRegEnc", ">=", "", "&&", "RegsNeeded", ";", "--", "CurRegEnc", ")", "{", "unsigned", "CurReg", "=", "RegClass", "->", "getRegister", "(", "CurRegEnc", ")", ";", "if", "(", "IsT1PushPop", "&&", "CurRegEnc", ">", "TRI", "->", "getEncodingValue", "(", "", ")", ")", "continue", ";", "if", "(", "!", "IsPop", ")", "{", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "false", ",", "false", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "continue", ";", "}", "if", "(", "isCalleeSavedRegister", "(", "CurReg", ",", "CSRegs", ")", "||", "MI", "->", "getParent", "(", ")", "->", "computeRegisterLiveness", "(", "TRI", ",", "CurReg", ",", "MI", ")", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "{", "if", "(", "IsVFPPushPop", ")", "return", "false", ";", "else", "continue", ";", "}", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "true", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "}", "if", "(", "RegsNeeded", ">", "", ")", "return", "false", ";"], "ground_truth": ["for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "MI", "->", "RemoveOperand", "(", "i", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66864, "Length": 337, "Cover_Rate": 0.5790378006872853} {"Template_token": ["", "assert", "(", "(", "IsT1PushPop", "||", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "&&", "", ")", ";", "if", "(", "NumBytes", "%", "(", "IsVFPPushPop", "?", "", ":", "", ")", "!=", "", ")", "return", "false", ";", "int", "RegListIdx", "=", "IsT1PushPop", "?", "", ":", "", ";", "unsigned", "RegsNeeded", ";", "const", "TargetRegisterClass", "*", "RegClass", ";", "if", "(", "IsVFPPushPop", ")", "{", "RegsNeeded", "=", "NumBytes", "/", "", ";", "RegClass", "=", "&", "", ";", "}", "else", "{", "RegsNeeded", "=", "NumBytes", "/", "", ";", "RegClass", "=", "&", "", ";", "}", "SmallVector", "<", "MachineOperand", ",", "", ">", "RegList", ";", "unsigned", "FirstRegEnc", "=", "-", "", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "RegList", ".", "push_back", "(", "MO", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isImplicit", "(", ")", "&&", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "<", "FirstRegEnc", ")", "FirstRegEnc", "=", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66865, "Length": 212, "Cover_Rate": 0.3642611683848797} {"Template_token": ["", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "else", "if", "(", "SrcReg", "==", "", ")", "{", "assert", "(", "", ".", "contains", "(", "DestReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "else", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "else", "if", "(", "SrcReg", "==", "", ")", "{", "assert", "(", "", ".", "contains", "(", "DestReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "assert", "(", "Opc", "&&", "", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "MachineInstrBuilder", "Mov", ";", "if", "(", "TRI", "->", "regsOverlap", "(", "SrcReg", ",", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", ")", ")", ")", "{", "BeginIdx", "=", "BeginIdx", "+", "(", "(", "SubRegs", "-", "", ")", "*", "Spacing", ")", ";", "Spacing", "=", "-", "Spacing", ";", "}", "SmallSet", "<", "unsigned", ",", "", ">", "DstRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "SubRegs", ";", "++", "i", ")", "{", "Register", "Dst", "=", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "Register", "Src", "=", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "assert", "(", "Dst", "&&", "Src", "&&", "", ")", ";", "assert", "(", "!", "DstRegs", ".", "count", "(", "Src", ")", "&&", "", ")", ";", "DstRegs", ".", "insert", "(", "Dst", ")", ";", "Mov", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "Mov", ".", "addReg", "(", "Src", ")", ";", "}", "if", "(", "Opc", "==", "", ")", "addUnpredicatedMveVpredROp", "(", "Mov", ",", "Dst", ")", ";", "else", "Mov", "=", "Mov", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "Mov", "=", "Mov", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "}", "Mov", "->", "addRegisterDefined", "(", "DestReg", ",", "TRI", ")", ";", "if", "(", "KillSrc", ")", "Mov", "->", "addRegisterKilled", "(", "SrcReg", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo111", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66866, "Length": 484, "Cover_Rate": 0.3717357910906298} {"Template_token": ["", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "Subtarget", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "!", "Subtarget", ".", "hasFP64", "(", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "SrcReg", "==", "", ")", "{", "copyFromCPSR", "(", "MBB", ",", "I", ",", "DestReg", ",", "KillSrc", ",", "Subtarget", ")", ";", "return", ";", "}", "else", "if", "(", "DestReg", "==", "", ")", "{", "copyToCPSR", "(", "MBB", ",", "I", ",", "SrcReg", ",", "KillSrc", ",", "Subtarget", ")", ";", "return", ";", "}", "else", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "else", "if", "(", "SrcReg", "==", "", ")", "{", "assert", "(", "", ".", "contains", "(", "DestReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMBaseInstrInfo111", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66867, "Length": 401, "Cover_Rate": 0.30798771121351765} {"Template_token": ["", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "switch", "(", "RC", "->", "getSize", "(", ")", ")", "{", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "needsStackRealignment", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "ARMBaseInstrInfo112", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66869, "Length": 446, "Cover_Rate": 0.531585220500596} {"Template_token": ["", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "needsStackRealignment", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseInstrInfo112", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66870, "Length": 298, "Cover_Rate": 0.3556085918854415} {"Template_token": ["", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "needsStackRealignment", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";"], "ground_truth": ["MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";"], "File": "ARMBaseInstrInfo112", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66871, "Length": 258, "Cover_Rate": 0.30787589498806683} {"Template_token": ["", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "getSize", "(", ")", ")", "return", "MCID", ".", "getSize", "(", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "return", "getInlineAsmLength", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ",", "*", "MAI", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "return", "", ";", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleLength", "(", "MI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo113", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66872, "Length": 200, "Cover_Rate": 0.4319654427645788} {"Template_token": ["", "return", "(", "Subtarget", ".", "getFeatureBits", "(", ")", "&", "", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo113", "Func": "hasNOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66874, "Length": 14, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "MachineOperand", "FalseReg", "=", "MI", "->", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "PreviousClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "PreviousClass", ")", ")", "return", "nullptr", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "addOperand", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "", "(", "", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMI", "->", "hasOptionalDef", "(", ")", ")", "AddDefaultCC", "(", "NewMI", ")", ";", "FalseReg", ".", "setImplicit", "(", ")", ";", "NewMI", ".", "addOperand", "(", "FalseReg", ")", ";"], "ground_truth": ["NewMI", "->", "tieOperands", "(", "", ",", "NewMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";"], "File": "ARMBaseInstrInfo113", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66875, "Length": 237, "Cover_Rate": 0.6015228426395939} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "AnalyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowModify", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "return", "false", ";", "MachineInstr", "*", "LastInst", "=", "I", ";", "unsigned", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "{", "if", "(", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isCondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "MachineInstr", "*", "SecondLastInst", "=", "I", ";", "if", "(", "SecondLastInst", "&&", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "return", "true", ";", "unsigned", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "isCondBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{"], "File": "ARMBaseInstrInfo114", "Func": "AnalyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66876, "Length": 222, "Cover_Rate": 0.6132596685082873} {"Template_token": ["", "BaseInstrInfo", "::", "BaseInstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "TargetInstrInfoImpl", "(", "Insts", ",", "array_lengthof", "(", "Insts", ")", ")", ",", "Subtarget", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo114", "Func": "ARMBaseInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66877, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "BaseInstrInfo", "::", "BaseInstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "TargetInstrInfoImpl", "(", "Insts", ",", "array_lengthof", "(", "Insts", ")", ")", ",", "Subtarget", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo114", "Func": "ARMBaseInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66878, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "}", "std", "::", "vector", "<", "MachineInstr", "*", ">", "NewMIs", ";", "if", "(", "isPre", ")", "{", "if", "(", "isLoad", ")", "MemMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "MemOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "WBReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ";", "else", "MemMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "MemOpc", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "WBReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ";", "NewMIs", ".", "push_back", "(", "MemMI", ")", ";", "NewMIs", ".", "push_back", "(", "UpdateMI", ")", ";", "}", "else", "{", "if", "(", "isLoad", ")", "MemMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "MemOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ";", "else", "MemMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "MemOpc", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ";", "if", "(", "WB", ".", "isDead", "(", ")", ")", "UpdateMI", "->", "getOperand", "(", "", ")", ".", "setIsDead", "(", ")", ";", "NewMIs", ".", "push_back", "(", "UpdateMI", ")", ";", "NewMIs", ".", "push_back", "(", "MemMI", ")", ";", "}", "if", "(", "LV", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "LiveVariables", "::", "VarInfo", "&", "VI", "=", "LV", "->", "getVarInfo", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isDef", "(", ")", ")", "{"], "File": "ARMBaseInstrInfo114", "Func": "convertToThreeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66879, "Length": 374, "Cover_Rate": 0.3018563357546408} {"Template_token": ["", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "DestRC", "==", "", ")", "DestRC", "=", "", ";", "if", "(", "SrcRC", "==", "", ")", "SrcRC", "=", "", ";", "if", "(", "DestRC", "!=", "SrcRC", ")", "{", "if", "(", "DestRC", "->", "getSize", "(", ")", "!=", "SrcRC", "->", "getSize", "(", ")", ")", "return", "false", ";", "if", "(", "DestRC", "->", "getSize", "(", ")", "!=", "", "&&", "DestRC", "->", "getSize", "(", ")", "!=", "", ")", "return", "false", ";", "}", "if", "(", "DestRC", "==", "", ")", "{"], "ground_truth": ["AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ")", ";"], "File": "ARMBaseInstrInfo114", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66880, "Length": 127, "Cover_Rate": 0.3527777777777778} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else", "if", "(", "DestRC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else", "if", "(", "DestRC", "==", "", "||", "DestRC", "==", "", "||", "SrcRC", "==", "", "||", "SrcRC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else", "if", "(", "DestRC", "==", "", "||", "DestRC", "==", "", "||", "DestRC", "==", "", ")", "{"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";"], "File": "ARMBaseInstrInfo114", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66881, "Length": 143, "Cover_Rate": 0.3972222222222222} {"Template_token": ["", "ConstantPoolValue", "*", "NewCPV", "=", "", ";", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "NewCPV", "=", "new", "ConstantPoolValue", "(", "ACPV", "->", "getGV", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isExtSymbol", "(", ")", ")", "NewCPV", "=", "new", "ConstantPoolValue", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ",", "ACPV", "->", "getSymbol", "(", ")", ",", "PCLabelId", ",", "", ")", ";"], "ground_truth": ["else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "NewCPV", "=", "new", "ConstantPoolValue", "(", "ACPV", "->", "getBlockAddress", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";"], "File": "ARMBaseInstrInfo114", "Func": "duplicateCPV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66882, "Length": 94, "Cover_Rate": 0.44761904761904764} {"Template_token": ["", "unsigned", "Opc", "=", "isSub", "?", "", ":", "", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMBaseInstrInfo114", "Func": "emitARMRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66883, "Length": 59, "Cover_Rate": 0.3241758241758242} {"Template_token": ["", "MachineInstr", "*", "BaseInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMBaseInstrInfo114", "Func": "foldMemoryOperandImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66884, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "case", "", ":", "{", "unsigned", "EntrySize", "=", "(", "Opc", "==", "", ")", "?", "", ":", "(", "(", "Opc", "==", "", ")", "?", "", ":", "", ")", ";", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "TID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "assert", "(", "MJTI", "!=", "", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "unsigned", "InstSize", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "?", "", ":", "", ";", "unsigned", "NumEntries", "=", "getNumJTEntries", "(", "JT", ",", "JTI", ")", ";"], "ground_truth": ["if", "(", "Opc", "==", "", "&&", "(", "NumEntries", "&", "", ")", ")", "++", "NumEntries", ";"], "File": "ARMBaseInstrInfo114", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66885, "Length": 154, "Cover_Rate": 0.3297644539614561} {"Template_token": ["", "DebugLoc", "dl", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "BOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "", ":", "", ")", ";", "int", "BccOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "", ":", "", ")", ";", "assert", "(", "TBB", "&&", "", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "", "||", "Cond", ".", "size", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "FBB", "==", "", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo114", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66886, "Length": 184, "Cover_Rate": 0.6411149825783972} {"Template_token": ["", "int", "BccOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "", ":", "", ")", ";", "assert", "(", "TBB", "&&", "", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "", "||", "Cond", ".", "size", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "FBB", "==", "", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "return", "", ";", "}", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo114", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66887, "Length": 198, "Cover_Rate": 0.6898954703832753} {"Template_token": ["", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}"], "ground_truth": ["return", "", ";"], "File": "ARMBaseInstrInfo114", "Func": "isLoadFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66888, "Length": 248, "Cover_Rate": 0.8671328671328671} {"Template_token": ["", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMBaseInstrInfo114", "Func": "isLoadFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66889, "Length": 141, "Cover_Rate": 0.493006993006993} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ">=", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "", ")", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo114", "Func": "isMoveInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66890, "Length": 85, "Cover_Rate": 0.4187192118226601} {"Template_token": ["", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ">=", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "", ")", ";"], "ground_truth": ["SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMBaseInstrInfo114", "Func": "isMoveInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66891, "Length": 72, "Cover_Rate": 0.35467980295566504} {"Template_token": ["", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "if", "(", "RC", "==", "", ")", "RC", "=", "", ";", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "assert", "(", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", ")", "&&", "", ")", ";", "if", "(", "Align", ">=", "", "&&", "(", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMBaseInstrInfo114", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66892, "Length": 327, "Cover_Rate": 0.7767220902612827} {"Template_token": ["", "}", "else", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "assert", "(", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", ")", "&&", "", ")", ";", "if", "(", "Align", ">=", "", "&&", "(", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMBaseInstrInfo114", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66893, "Length": 130, "Cover_Rate": 0.3087885985748218} {"Template_token": ["", "int", "CPI1", "=", "MO1", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE0", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI0", "]", ";", "const", "MachineConstantPoolEntry", "&", "MCPE1", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI1", "]", ";", "ConstantPoolValue", "*", "ACPV0", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE0", ".", "Val", ".", "MachineCPVal", ")", ";", "ConstantPoolValue", "*", "ACPV1", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE1", ".", "Val", ".", "MachineCPVal", ")", ";"], "ground_truth": ["return", "ACPV0", "->", "hasSameValue", "(", "ACPV1", ")", ";"], "File": "ARMBaseInstrInfo114", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66894, "Length": 79, "Cover_Rate": 0.3134920634920635} {"Template_token": ["", "if", "(", "MI1", "->", "getOpcode", "(", ")", "!=", "Opcode", ")", "return", "false", ";", "if", "(", "MI0", "->", "getNumOperands", "(", ")", "!=", "MI1", "->", "getNumOperands", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MO0", "=", "MI0", "->", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI1", "->", "getOperand", "(", "", ")", ";", "if", "(", "MO0", ".", "getOffset", "(", ")", "!=", "MO1", ".", "getOffset", "(", ")", ")", "return", "false", ";", "const", "MachineFunction", "*", "MF", "=", "MI0", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", "->", "getConstantPool", "(", ")", ";", "int", "CPI0", "=", "MO0", ".", "getIndex", "(", ")", ";"], "ground_truth": ["int", "CPI1", "=", "MO1", ".", "getIndex", "(", ")", ";"], "File": "ARMBaseInstrInfo114", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66895, "Length": 115, "Cover_Rate": 0.45634920634920634} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "Orig", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "(", "*", "MIB", ")", ".", "setMemRefs", "(", "Orig", "->", "memoperands_begin", "(", ")", ",", "Orig", "->", "memoperands_end", "(", ")", ")", ";", "break", ";", "}", "}", "MachineInstr", "*", "NewMI", "=", "prior", "(", "I", ")", ";"], "ground_truth": ["NewMI", "->", "getOperand", "(", "", ")", ".", "setSubReg", "(", "SubIdx", ")", ";"], "File": "ARMBaseInstrInfo114", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66896, "Length": 78, "Cover_Rate": 0.3236514522821577} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "", ";", "--", "I", ";", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "", ";", "--", "I", ";", "if", "(", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";", "I", "->", "eraseFromParent", "(", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo114", "Func": "RemoveBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66897, "Length": 107, "Cover_Rate": 0.9067796610169492} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "RemoveBranch", "(", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "", ";", "--", "I", ";", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";"], "ground_truth": ["I", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMBaseInstrInfo114", "Func": "RemoveBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66898, "Length": 69, "Cover_Rate": 0.5847457627118644} {"Template_token": ["", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "}", "if", "(", "NumBits", ">", "", ")", "{", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "isSub", ")", "ImmedOffset", "|=", "", "<<", "NumBits", ";", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "ImmedOffset", "=", "ImmedOffset", "&", "Mask", ";", "if", "(", "isSub", ")", "ImmedOffset", "|=", "", "<<", "NumBits", ";", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "Offset", "&=", "~", "(", "Mask", "*", "Scale", ")", ";", "}", "}"], "ground_truth": ["Offset", "=", "(", "isSub", ")", "?", "-", "Offset", ":", "Offset", ";"], "File": "ARMBaseInstrInfo114", "Func": "rewriteARMFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66899, "Length": 242, "Cover_Rate": 0.33751743375174337} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "if", "(", "RC", "==", "", ")", "RC", "=", "", ";", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "assert", "(", "(", "RC", "==", "", "||", "RC", "==", "", ")", "&&", "", ")", ";"], "ground_truth": ["if", "(", "Align", ">=", "", "&&", "(", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", ")", "{"], "File": "ARMBaseInstrInfo114", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66900, "Length": 241, "Cover_Rate": 0.5262008733624454} {"Template_token": ["", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "if", "(", "RC", "==", "", ")", "RC", "=", "", ";", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "RC", "==", "", ")", "{"], "File": "ARMBaseInstrInfo114", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66901, "Length": 249, "Cover_Rate": 0.5436681222707423} {"Template_token": ["", "SrcReg2", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "", ";", "CmpValue", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "", ";", "CmpMask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["CmpValue", "=", "", ";"], "File": "ARMBaseInstrInfo116", "Func": "analyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66902, "Length": 65, "Cover_Rate": 0.32663316582914576} {"Template_token": ["", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "", ";", "CmpMask", "=", "~", "", ";", "CmpValue", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "", ";", "CmpValue", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "", ";", "CmpMask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["CmpValue", "=", "", ";"], "File": "ARMBaseInstrInfo116", "Func": "analyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66903, "Length": 138, "Cover_Rate": 0.6934673366834171} {"Template_token": ["", "unsigned", "Opc", "=", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", "?", "isThumb", "?", "", ":", "", ":", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "add", "(", "Call", "->", "getOperand", "(", "FuncOp", ")", ")", ";", "if", "(", "isThumb", "&&", "!", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Call", "->", "eraseFromParent", "(", ")", ";", "}", "auto", "IsNonTailCall", "=", "[", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", "&&", "!", "MI", ".", "isReturn", "(", ")", ";", "}", ";", "if", "(", "std", "::", "any_of", "(", "MBB", ".", "instr_begin", "(", ")", ",", "MBB", ".", "instr_end", "(", ")", ",", "IsNonTailCall", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "MBB", ".", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Et", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "OF", ".", "FrameConstructionID", "==", "MachineOutlinerTailCall", "||", "OF", ".", "FrameConstructionID", "==", "MachineOutlinerThunk", ")", "Et", "=", "std", "::", "prev", "(", "MBB", ".", "end", "(", ")", ")", ";", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "", ")", ")", "MBB", ".", "addLiveIn", "(", "", ")", ";", "saveLROnStack", "(", "MBB", ",", "It", ")", ";", "unsigned", "StackAlignment", "=", "Subtarget", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ";", "const", "TargetSubtargetInfo", "&", "STI", "=", "MF", ".", "getSubtarget", "(", ")", ";"], "ground_truth": ["const", "MCRegisterInfo", "*", "MRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";"], "File": "ARMBaseInstrInfo116", "Func": "buildOutlinedFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66904, "Length": 257, "Cover_Rate": 0.5099206349206349} {"Template_token": ["", "ScheduleHazardRecognizer", "*", "BaseInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{"], "ground_truth": ["if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2Base", "(", ")", ")", "return", "new", "HazardRecognizer", "(", "II", ",", "DAG", ")", ";"], "File": "ARMBaseInstrInfo116", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66906, "Length": 41, "Cover_Rate": 0.7884615384615384} {"Template_token": ["", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{"], "ground_truth": ["if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2Base", "(", ")", ")", "return", "new", "HazardRecognizer", "(", "II", ",", "DAG", ")", ";"], "File": "ARMBaseInstrInfo116", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66907, "Length": 37, "Cover_Rate": 0.7115384615384616} {"Template_token": ["", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "{", "if", "(", "UseOpc", "==", "", "&&", "Commute", ")", "return", "false", ";", "const", "bool", "ToSP", "=", "DefMI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ";", "const", "unsigned", "t2ADD", "=", "ToSP", "?", "", ":", "", ";", "const", "unsigned", "t2SUB", "=", "ToSP", "?", "", ":", "", ";", "if", "(", "", "(", "ImmVal", ")", ")", "NewUseOpc", "=", "UseOpc", "==", "", "?", "t2ADD", ":", "t2SUB", ";", "else", "if", "(", "", "(", "-", "ImmVal", ")", ")", "{", "ImmVal", "=", "-", "ImmVal", ";", "NewUseOpc", "=", "UseOpc", "==", "", "?", "t2SUB", ":", "t2ADD", ";", "}", "else", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "if", "(", "!", "", "(", "ImmVal", ")", ")", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "}", "break", ";", "}", "}", "}", "unsigned", "OpIdx", "=", "Commute", "?", "", ":", "", ";", "Register", "Reg1", "=", "UseMI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "UseMI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "MRI", "->", "getRegClass", "(", "Reg", ")", ";", "Register", "NewReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewUseOpc", ")", ",", "NewReg", ")", ".", "addReg", "(", "Reg1", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "SOImmValV1", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "UseMI", ".", "setDesc", "(", "get", "(", "NewUseOpc", ")", ")", ";"], "ground_truth": ["UseMI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "NewReg", ")", ";"], "File": "ARMBaseInstrInfo116", "Func": "FoldImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66908, "Length": 381, "Cover_Rate": 0.3931888544891641} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "FoldImmediate", "(", "MachineInstr", "&", "UseMI", ",", "MachineInstr", "&", "DefMI", ",", "Register", "Reg", ",", "MachineRegisterInfo", "*", "MRI", ")", "const", "{", "unsigned", "DefOpc", "=", "DefMI", ".", "getOpcode", "(", ")", ";", "if", "(", "DefOpc", "!=", "", "&&", "DefOpc", "!=", "", ")", "return", "false", ";", "if", "(", "!", "DefMI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "DefMCID", "=", "DefMI", ".", "getDesc", "(", ")", ";", "if", "(", "DefMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "DefMCID", ".", "getNumOperands", "(", ")", ";", "const", "MachineOperand", "&", "MO", "=", "DefMI", ".", "getOperand", "(", "NumOps", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "UseMCID", "=", "UseMI", ".", "getDesc", "(", ")", ";", "if", "(", "UseMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "UseMCID", ".", "getNumOperands", "(", ")", ";", "if", "(", "UseMI", ".", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "}", "unsigned", "UseOpc", "=", "UseMI", ".", "getOpcode", "(", ")", ";", "unsigned", "NewUseOpc", "=", "", ";", "uint32_t", "ImmVal", "=", "(", "uint32_t", ")", "DefMI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "uint32_t", "SOImmValV1", "=", "", ",", "SOImmValV2", "=", "", ";", "bool", "Commute", "=", "false", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Commute", "=", "UseMI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Reg", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo116", "Func": "FoldImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66909, "Length": 295, "Cover_Rate": 0.304437564499484} {"Template_token": ["", "if", "(", "MI", ".", "isDebugInstr", "(", ")", "||", "MI", ".", "isIndirectDebugValue", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Invisible", ";", "if", "(", "MI", ".", "isKill", "(", ")", "||", "MI", ".", "isImplicitDef", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Invisible", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "uint64_t", "MIFlags", "=", "MCID", ".", "TSFlags", ";", "if", "(", "(", "MIFlags", "&", "", ")", "==", "", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "isTerminator", "(", ")", ")", "{", "if", "(", "isPredicated", "(", "MI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "getParent", "(", ")", "->", "succ_empty", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Legal", ";", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "}", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isCPI", "(", ")", "||", "MOP", ".", "isJTI", "(", ")", "||", "MOP", ".", "isCFIIndex", "(", ")", "||", "MOP", ".", "isFI", "(", ")", "||", "MOP", ".", "isTargetIndex", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "}", "if", "(", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "const", "Function", "*", "Callee", "=", "nullptr", ";", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isGlobal", "(", ")", ")", "{", "Callee", "=", "dyn_cast", "<", "Function", ">", "(", "MOP", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "}", "}", "if", "(", "Callee", "&&", "(", "Callee", "->", "getName", "(", ")", "==", "", "||", "Callee", "->", "getName", "(", ")", "==", "", "||", "Callee", "->", "getName", "(", ")", "==", "", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "auto", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "LegalTerminator", ";"], "ground_truth": ["if", "(", "!", "Callee", ")", "return", "UnknownCallOutlineType", ";"], "File": "ARMBaseInstrInfo116", "Func": "getOutliningType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66911, "Length": 452, "Cover_Rate": 0.5728770595690748} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "BaseInstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "outliner", "::", "Candidate", "&", "C", ")", "const", "{", "MachineInstrBuilder", "MIB", ";", "MachineBasicBlock", "::", "iterator", "CallPt", ";", "unsigned", "Opc", ";", "bool", "isThumb", "=", "Subtarget", ".", "isThumb", "(", ")", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerTailCall", ")", "{", "Opc", "=", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "if", "(", "isThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "MIB", ")", ";", "return", "It", ";", "}", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "CallMIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ";", "if", "(", "isThumb", ")", "CallMIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "CallMIB", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerNoLRSave", "||", "C", ".", "CallConstructionID", "==", "MachineOutlinerThunk", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";", "return", "It", ";", "}", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerRegSave", ")", "{", "unsigned", "Reg", "=", "findRegisterToSaveLRTo", "(", "C", ")", ";", "assert", "(", "Reg", "!=", "", "&&", "", ")", ";", "copyPhysReg", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "Reg", ",", "", ",", "true", ")", ";", "CallPt", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";", "copyPhysReg", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "", ",", "Reg", ",", "true", ")", ";", "It", "--", ";", "return", "CallPt", ";", "}"], "ground_truth": ["saveLROnStack", "(", "MBB", ",", "It", ")", ";"], "File": "ARMBaseInstrInfo116", "Func": "insertOutlinedCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66912, "Length": 308, "Cover_Rate": 0.8774928774928775} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isLDMBaseRegInList", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "Register", "BaseReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "sz", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "sz", ";", "++", "i", ")", "{", "const", "auto", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "BaseReg", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo116", "Func": "isLDMBaseRegInList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66913, "Length": 81, "Cover_Rate": 0.9529411764705882} {"Template_token": ["", "const", "auto", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "BaseReg", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo116", "Func": "isLDMBaseRegInList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66914, "Length": 31, "Cover_Rate": 0.36470588235294116} {"Template_token": ["", "std", "::", "for_each", "(", "MBB", ".", "rbegin", "(", ")", ",", "MBB", ".", "rend", "(", ")", ",", "[", "&", "LRU", "]", "(", "MachineInstr", "&", "MI", ")", "{", "LRU", ".", "accumulate", "(", "MI", ")", ";", "}", ")", ";", "bool", "R12AvailableInBlock", "=", "LRU", ".", "available", "(", "", ")", ";", "bool", "CPSRAvailableInBlock", "=", "LRU", ".", "available", "(", "", ")", ";", "if", "(", "R12AvailableInBlock", "&&", "CPSRAvailableInBlock", ")", "Flags", "|=", "MachineOutlinerMBBFlags", "::", "UnsafeRegsDead", ";", "LRU", ".", "addLiveOuts", "(", "MBB", ")", ";", "if", "(", "R12AvailableInBlock", "&&", "!", "LRU", ".", "available", "(", "", ")", ")", "return", "false", ";", "if", "(", "CPSRAvailableInBlock", "&&", "!", "LRU", ".", "available", "(", "", ")", ")", "return", "false", ";", "if", "(", "any_of", "(", "MBB", ",", "[", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", ";", "}", ")", ")", "Flags", "|=", "MachineOutlinerMBBFlags", "::", "HasCalls", ";", "if", "(", "!", "LRU", ".", "available", "(", "", ")", ")", "Flags", "|=", "MachineOutlinerMBBFlags", "::", "LRUnavailableSomewhere", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo116", "Func": "isMBBSafeToOutlineFrom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66915, "Length": 155, "Cover_Rate": 0.748792270531401} {"Template_token": ["", "}", "if", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "ImmValue", ")", "{", "IsThumb1", "=", "true", ";", "return", "true", ";", "}", "if", "(", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "{", "IsThumb1", "=", "false", ";", "return", "true", ";", "}", "if", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "{", "IsThumb1", "=", "true", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo116", "Func": "isRedundantFlagInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66916, "Length": 246, "Cover_Rate": 0.4190800681431005} {"Template_token": ["", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Align", "Alignment", "=", "MFI", ".", "getObjectAlign", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Alignment", ")", ";", "switch", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ")", "{", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", ";", "if", "(", "Subtarget", ".", "hasV5TEOps", "(", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMBaseInstrInfo116", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66917, "Length": 474, "Cover_Rate": 0.30859375} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "!", "Subtarget", ".", "isThumb", "(", ")", ")", "MIB", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "Subtarget", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMBaseInstrInfo116", "Func": "restoreLRFromStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66919, "Length": 74, "Cover_Rate": 0.6324786324786325} {"Template_token": ["", "unsigned", "Opc", "=", "Subtarget", ".", "isThumb", "(", ")", "?", "", ":", "", ";", "int", "Align", "=", "-", "Subtarget", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Align", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo116", "Func": "saveLROnStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66920, "Length": 73, "Cover_Rate": 0.7156862745098039} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Align", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo116", "Func": "saveLROnStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66921, "Length": 46, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "if", "(", "isPredicated", "(", "MI", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "Next", "=", "&", "MI", ";", "++", "Next", ";", "Register", "SrcReg", ",", "SrcReg2", ";", "int", "CmpMask", ",", "CmpValue", ";", "bool", "IsThumb1", ";", "if", "(", "Next", "!=", "MI", ".", "getParent", "(", ")", "->", "end", "(", ")", "&&", "analyzeCompare", "(", "*", "Next", ",", "SrcReg", ",", "SrcReg2", ",", "CmpMask", ",", "CmpValue", ")", "&&", "isRedundantFlagInstr", "(", "&", "*", "Next", ",", "SrcReg", ",", "SrcReg2", ",", "CmpValue", ",", "&", "MI", ",", "IsThumb1", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo116", "Func": "shouldSink", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66922, "Length": 86, "Cover_Rate": 0.8686868686868687} {"Template_token": ["", "if", "(", "isPredicated", "(", "MI", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "Next", "=", "&", "MI", ";", "++", "Next", ";", "Register", "SrcReg", ",", "SrcReg2", ";", "int", "CmpMask", ",", "CmpValue", ";"], "ground_truth": ["bool", "IsThumb1", ";"], "File": "ARMBaseInstrInfo116", "Func": "shouldSink", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66923, "Length": 34, "Cover_Rate": 0.3434343434343434} {"Template_token": ["", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "Subtarget", ".", "hasV6Ops", "(", ")", ")", "{", "if", "(", "!", "", ".", "contains", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "!", "", ".", "contains", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}"], "ground_truth": ["if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "ARMBaseInstrInfo116", "Func": "verifyInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66924, "Length": 92, "Cover_Rate": 0.3357664233576642} {"Template_token": ["", "const", "MachineOperand", "&", "Offset", "=", "MI", "->", "getOperand", "(", "ImmIdx", ")", ";", "assert", "(", "Offset", ".", "isImm", "(", ")", "&&", "", ")", ";", "int64_t", "OffVal", "=", "Offset", ".", "getImm", "(", ")", ";", "if", "(", "OffVal", "<", "", ")", "return", "false", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "if", "(", "", "(", "OffVal", ")", "==", "", ")", "return", "false", ";", "OffVal", "=", "", "(", "OffVal", ")", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "", "(", "OffVal", ")", "==", "", ")", "return", "false", ";", "OffVal", "=", "", "(", "OffVal", ")", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "", "(", "OffVal", ")", "==", "", ")", "return", "false", ";", "OffVal", "=", "", "(", "OffVal", ")", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseInstrInfo117", "Func": "checkAndUpdateStackOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66925, "Length": 207, "Cover_Rate": 0.41566265060240964} {"Template_token": ["", "if", "(", "!", "MLxEntryMap", ".", "insert", "(", "std", "::", "make_pair", "(", "_MLxTable", "[", "i", "]", ".", "MLxOpc", ",", "i", ")", ")", ".", "second", ")", "assert", "(", "false", "&&", "", ")", ";"], "ground_truth": ["MLxHazardOpcodes", ".", "insert", "(", "_MLxTable", "[", "i", "]", ".", "AddSubOpc", ")", ";"], "File": "ARMBaseInstrInfo11", "Func": "ARMBaseInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66927, "Length": 43, "Cover_Rate": 0.41346153846153844} {"Template_token": ["", "bool", "GPRDest", "=", "", ".", "contains", "(", "DestReg", ")", ";", "bool", "GPRSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "if", "(", "GPRDest", "&&", "GPRSrc", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ")", ";", "return", ";", "}", "bool", "SPRDest", "=", "", ".", "contains", "(", "DestReg", ")", ";", "bool", "SPRSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "unsigned", "Opc", ";", "if", "(", "SPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "GPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "SPRDest", "&&", "GPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "else", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";"], "File": "ARMBaseInstrInfo11", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66929, "Length": 206, "Cover_Rate": 0.6912751677852349} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "TID", ".", "getImplicitDefs", "(", ")", "&&", "!", "TID", ".", "hasOptionalDef", "(", ")", ")", "return", "false", ";", "bool", "Found", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "Pred", ".", "push_back", "(", "MO", ")", ";"], "ground_truth": ["Found", "=", "true", ";"], "File": "ARMBaseInstrInfo11", "Func": "DefinesPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66930, "Length": 98, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "bool", "Found", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{"], "File": "ARMBaseInstrInfo11", "Func": "DefinesPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66931, "Length": 57, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "if", "(", "!", "Node", "->", "isMachineOpcode", "(", ")", ")", "return", "", ";", "if", "(", "!", "ItinData", "||", "ItinData", "->", "isEmpty", "(", ")", ")", "return", "", ";", "unsigned", "Opcode", "=", "Node", "->", "getMachineOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "ItinData", "->", "getStageLatency", "(", "get", "(", "Opcode", ")", ".", "getSchedClass", "(", ")", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo11", "Func": "getInstrLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66932, "Length": 69, "Cover_Rate": 0.7040816326530612} {"Template_token": ["", "}", "break", ";", "}", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "EntrySize", "=", "(", "Opc", "==", "", ")", "?", "", ":", "(", "(", "Opc", "==", "", ")", "?", "", ":", "", ")", ";", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "TID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "assert", "(", "MJTI", "!=", "", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "unsigned", "InstSize", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "?", "", ":", "", ";", "unsigned", "NumEntries", "=", "getNumJTEntries", "(", "JT", ",", "JTI", ")", ";", "if", "(", "Opc", "==", "", "&&", "(", "NumEntries", "&", "", ")", ")", "++", "NumEntries", ";"], "ground_truth": ["return", "NumEntries", "*", "EntrySize", "+", "InstSize", ";"], "File": "ARMBaseInstrInfo11", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66933, "Length": 282, "Cover_Rate": 0.5310734463276836} {"Template_token": ["", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "EntrySize", "=", "(", "Opc", "==", "", ")", "?", "", ":", "(", "(", "Opc", "==", "", ")", "?", "", ":", "", ")", ";", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "TID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "assert", "(", "MJTI", "!=", "", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "unsigned", "InstSize", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "?", "", ":", "", ";", "unsigned", "NumEntries", "=", "getNumJTEntries", "(", "JT", ",", "JTI", ")", ";", "if", "(", "Opc", "==", "", "&&", "(", "NumEntries", "&", "", ")", ")", "++", "NumEntries", ";", "return", "NumEntries", "*", "EntrySize", "+", "InstSize", ";", "}", "default", ":", "return", "", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo11", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66934, "Length": 191, "Cover_Rate": 0.35969868173258} {"Template_token": ["", "DefCycle", "=", "RegNo", "/", "", ";", "if", "(", "DefCycle", "<", "", ")", "DefCycle", "=", "", ";", "DefCycle", "+=", "", ";", "}", "else", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "{", "DefCycle", "=", "(", "RegNo", "/", "", ")", ";", "if", "(", "(", "RegNo", "%", "", ")", "||", "DefAlign", "<", "", ")", "++", "DefCycle", ";", "DefCycle", "+=", "", ";", "}", "else", "{", "DefCycle", "=", "RegNo", "+", "", ";", "}"], "ground_truth": ["return", "DefCycle", ";"], "File": "ARMBaseInstrInfo11", "Func": "getLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66935, "Length": 71, "Cover_Rate": 0.4863013698630137} {"Template_token": ["", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", ")", "{", "DefCycle", "=", "RegNo", "/", "", ";", "if", "(", "DefCycle", "<", "", ")", "DefCycle", "=", "", ";", "DefCycle", "+=", "", ";", "}", "else", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "{", "DefCycle", "=", "(", "RegNo", "/", "", ")", ";", "if", "(", "(", "RegNo", "%", "", ")", "||", "DefAlign", "<", "", ")", "++", "DefCycle", ";", "DefCycle", "+=", "", ";", "}", "else", "{", "DefCycle", "=", "RegNo", "+", "", ";", "}", "return", "DefCycle", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo11", "Func": "getLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66936, "Length": 81, "Cover_Rate": 0.5547945205479452} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", "->", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", ";", "return", "(", "NumRegs", "/", "", ")", "+", "(", "NumRegs", "%", "", ")", "+", "", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", "->", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", "+", "", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", ")", "{", "if", "(", "NumRegs", "<", "", ")", "return", "", ";", "UOps", "=", "(", "NumRegs", "/", "", ")", ";", "if", "(", "NumRegs", "%", "", ")", "++", "UOps", ";", "return", "UOps", ";", "}", "else", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "{"], "ground_truth": ["UOps", "=", "(", "NumRegs", "/", "", ")", ";"], "File": "ARMBaseInstrInfo11", "Func": "getNumMicroOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66937, "Length": 224, "Cover_Rate": 0.4357976653696498} {"Template_token": ["", "if", "(", "isZeroCost", "(", "DefTID", ".", "Opcode", ")", ")", "return", "", ";", "if", "(", "!", "ItinData", "||", "ItinData", "->", "isEmpty", "(", ")", ")", "return", "DefTID", ".", "mayLoad", "(", ")", "?", "", ":", "", ";", "if", "(", "!", "UseNode", "->", "isMachineOpcode", "(", ")", ")", "{", "int", "Latency", "=", "ItinData", "->", "getOperandCycle", "(", "DefTID", ".", "getSchedClass", "(", ")", ",", "DefIdx", ")", ";", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "return", "Latency", "<=", "", "?", "", ":", "Latency", "-", "", ";", "else", "return", "Latency", "<=", "", "?", "", ":", "Latency", "-", "", ";", "}", "const", "TargetInstrDesc", "&", "UseTID", "=", "get", "(", "UseNode", "->", "getMachineOpcode", "(", ")", ")", ";", "const", "MachineSDNode", "*", "DefMN", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "DefNode", ")", ";", "unsigned", "DefAlign", "=", "!", "DefMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "DefMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "const", "MachineSDNode", "*", "UseMN", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "UseNode", ")", ";", "unsigned", "UseAlign", "=", "!", "UseMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "UseMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "int", "Latency", "=", "getOperandLatency", "(", "ItinData", ",", "DefTID", ",", "DefIdx", ",", "DefAlign", ",", "UseTID", ",", "UseIdx", ",", "UseAlign", ")", ";", "if", "(", "Latency", ">", "", "&&", "(", "Subtarget", ".", "isCortexA8", "(", ")", "||", "Subtarget", ".", "isCortexA9", "(", ")", ")", ")", "{", "switch", "(", "DefTID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "ShOpVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "ShImm", "=", "", "(", "ShOpVal", ")", ";", "if", "(", "ShImm", "==", "", "||", "(", "ShImm", "==", "", "&&", "", "(", "ShOpVal", ")", "==", "", ")", ")", "--", "Latency", ";", "break", ";", "}", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo11", "Func": "getOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66938, "Length": 302, "Cover_Rate": 0.7173396674584323} {"Template_token": ["", "int", "BaseInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "SDNode", "*", "DefNode", ",", "unsigned", "DefIdx", ",", "SDNode", "*", "UseNode", ",", "unsigned", "UseIdx", ")", "const", "{", "if", "(", "!", "DefNode", "->", "isMachineOpcode", "(", ")", ")", "return", "", ";", "const", "TargetInstrDesc", "&", "DefTID", "=", "get", "(", "DefNode", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "isZeroCost", "(", "DefTID", ".", "Opcode", ")", ")", "return", "", ";", "if", "(", "!", "ItinData", "||", "ItinData", "->", "isEmpty", "(", ")", ")", "return", "DefTID", ".", "mayLoad", "(", ")", "?", "", ":", "", ";", "if", "(", "!", "UseNode", "->", "isMachineOpcode", "(", ")", ")", "{", "int", "Latency", "=", "ItinData", "->", "getOperandCycle", "(", "DefTID", ".", "getSchedClass", "(", ")", ",", "DefIdx", ")", ";", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "return", "Latency", "<=", "", "?", "", ":", "Latency", "-", "", ";", "else", "return", "Latency", "<=", "", "?", "", ":", "Latency", "-", "", ";", "}", "const", "TargetInstrDesc", "&", "UseTID", "=", "get", "(", "UseNode", "->", "getMachineOpcode", "(", ")", ")", ";", "const", "MachineSDNode", "*", "DefMN", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "DefNode", ")", ";", "unsigned", "DefAlign", "=", "!", "DefMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "DefMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "const", "MachineSDNode", "*", "UseMN", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "UseNode", ")", ";", "unsigned", "UseAlign", "=", "!", "UseMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "UseMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "int", "Latency", "=", "getOperandLatency", "(", "ItinData", ",", "DefTID", ",", "DefIdx", ",", "DefAlign", ",", "UseTID", ",", "UseIdx", ",", "UseAlign", ")", ";", "if", "(", "Latency", ">", "", "&&", "(", "Subtarget", ".", "isCortexA8", "(", ")", "||", "Subtarget", ".", "isCortexA9", "(", ")", ")", ")", "{", "switch", "(", "DefTID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "ShOpVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "ShImm", "=", "", "(", "ShOpVal", ")", ";", "if", "(", "ShImm", "==", "", "||", "(", "ShImm", "==", "", "&&", "", "(", "ShOpVal", ")", "==", "", ")", ")", "--", "Latency", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "ShAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "==", "", "||", "ShAmt", "==", "", ")", "--", "Latency", ";", "break", ";", "}", "}", "}"], "ground_truth": ["return", "Latency", ";"], "File": "ARMBaseInstrInfo11", "Func": "getOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66939, "Length": 402, "Cover_Rate": 0.9548693586698337} {"Template_token": ["", "if", "(", "RegNo", "<=", "", ")", "return", "ItinData", "->", "getOperandCycle", "(", "UseClass", ",", "UseIdx", ")", ";", "int", "UseCycle", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", ")", "{", "UseCycle", "=", "RegNo", "/", "", ";", "if", "(", "UseCycle", "<", "", ")", "UseCycle", "=", "", ";", "UseCycle", "+=", "", ";", "}", "else", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "{"], "ground_truth": ["UseCycle", "=", "(", "RegNo", "/", "", ")", ";"], "File": "ARMBaseInstrInfo11", "Func": "getSTMUseCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66940, "Length": 67, "Cover_Rate": 0.4785714285714286} {"Template_token": ["", "int", "RegNo", "=", "(", "int", ")", "(", "DefIdx", "+", "", ")", "-", "DefTID", ".", "getNumOperands", "(", ")", "+", "", ";", "if", "(", "RegNo", "<=", "", ")", "return", "ItinData", "->", "getOperandCycle", "(", "DefClass", ",", "DefIdx", ")", ";", "int", "DefCycle", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", ")", "{", "DefCycle", "=", "RegNo", "/", "", "+", "", ";", "if", "(", "RegNo", "%", "", ")", "++", "DefCycle", ";", "}", "else", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "{", "DefCycle", "=", "RegNo", ";", "bool", "isSLoad", "=", "false", ";", "switch", "(", "DefTID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "isSLoad", "=", "true", ";", "break", ";", "}", "if", "(", "(", "isSLoad", "&&", "(", "RegNo", "%", "", ")", ")", "||", "DefAlign", "<", "", ")", "++", "DefCycle", ";", "}", "else", "{", "DefCycle", "=", "RegNo", "+", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo11", "Func": "getVLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66941, "Length": 146, "Cover_Rate": 0.7934782608695652} {"Template_token": ["", "int", "BaseInstrInfo", "::", "getVSTMUseCycle", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "TargetInstrDesc", "&", "UseTID", ",", "unsigned", "UseClass", ",", "unsigned", "UseIdx", ",", "unsigned", "UseAlign", ")", "const", "{", "int", "RegNo", "=", "(", "int", ")", "(", "UseIdx", "+", "", ")", "-", "UseTID", ".", "getNumOperands", "(", ")", "+", "", ";", "if", "(", "RegNo", "<=", "", ")", "return", "ItinData", "->", "getOperandCycle", "(", "UseClass", ",", "UseIdx", ")", ";", "int", "UseCycle", ";"], "ground_truth": ["if", "(", "Subtarget", ".", "isCortexA8", "(", ")", ")", "{"], "File": "ARMBaseInstrInfo11", "Func": "getVSTMUseCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66942, "Length": 74, "Cover_Rate": 0.40217391304347827} {"Template_token": ["", "if", "(", "FBB", "==", "", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "return", "", ";", "}"], "ground_truth": ["BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "", "]", ".", "getReg", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo11", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66943, "Length": 122, "Cover_Rate": 0.43416370106761565} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}"], "ground_truth": ["return", "", ";"], "File": "ARMBaseInstrInfo11", "Func": "isLoadFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66944, "Length": 297, "Cover_Rate": 0.8608695652173913} {"Template_token": ["", "if", "(", "(", "TID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "FunctionInfo", "*", "AFI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "return", "AFI", "->", "isThumb2Function", "(", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo11", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66945, "Length": 45, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "virtual", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{"], "ground_truth": ["return", "NumCycles", "==", "", ";"], "File": "ARMBaseInstrInfo11", "Func": "isProfitableToDupForIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66946, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "UnpredCost", "+=", "", ";", "UnpredCost", "+=", "(", "", "-", "Confidence", ")", "*", "Subtarget", ".", "getMispredictionPenalty", "(", ")", ";", "return", "(", "float", ")", "(", "TCycles", "+", "FCycles", "+", "TExtra", "+", "FExtra", ")", "<", "UnpredCost", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo11", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66948, "Length": 35, "Cover_Rate": 0.3723404255319149} {"Template_token": ["", "if", "(", "CmpMask", "!=", "~", "", ")", "{", "if", "(", "!", "isSuitableForMask", "(", "MI", ",", "SrcReg", ",", "CmpMask", ",", "false", ")", ")", "{", "MI", "=", "", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "UI", "=", "MRI", "->", "use_begin", "(", "SrcReg", ")", ",", "UE", "=", "MRI", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getParent", "(", ")", "!=", "CmpInstr", "->", "getParent", "(", ")", ")", "continue", ";", "MachineInstr", "*", "PotentialAND", "=", "&", "*", "UI", ";", "if", "(", "!", "isSuitableForMask", "(", "PotentialAND", ",", "SrcReg", ",", "CmpMask", ",", "true", ")", ")", "continue", ";", "MI", "=", "PotentialAND", ";", "break", ";", "}", "if", "(", "!", "MI", ")", "return", "false", ";", "}", "}", "if", "(", "MI", "->", "getParent", "(", ")", "!=", "CmpInstr", "->", "getParent", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "const_iterator", "I", "=", "CmpInstr", ",", "E", "=", "MI", ",", "B", "=", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ";", "if", "(", "I", "==", "B", ")", "return", "false", ";", "--", "I", ";", "for", "(", ";", "I", "!=", "E", ";", "--", "I", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "}", "if", "(", "I", "==", "B", ")", "return", "false", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo11", "Func": "OptimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66949, "Length": 286, "Cover_Rate": 0.6941747572815534} {"Template_token": ["", "MachineBasicBlock", "::", "const_iterator", "I", "=", "CmpInstr", ",", "E", "=", "MI", ",", "B", "=", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ";", "if", "(", "I", "==", "B", ")", "return", "false", ";", "--", "I", ";", "for", "(", ";", "I", "!=", "E", ";", "--", "I", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "}", "if", "(", "I", "==", "B", ")", "return", "false", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", "true", ")", ";"], "ground_truth": ["CmpInstr", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMBaseInstrInfo11", "Func": "OptimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66950, "Length": 185, "Cover_Rate": 0.44902912621359226} {"Template_token": ["", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "Orig", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "(", "*", "MIB", ")", ".", "setMemRefs", "(", "Orig", "->", "memoperands_begin", "(", ")", ",", "Orig", "->", "memoperands_end", "(", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseInstrInfo11", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66951, "Length": 65, "Cover_Rate": 0.3217821782178218} {"Template_token": ["", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "CPI", "=", "Orig", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "Orig", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "PCLabelId", ")", ";"], "ground_truth": ["(", "*", "MIB", ")", ".", "setMemRefs", "(", "Orig", "->", "memoperands_begin", "(", ")", ",", "Orig", "->", "memoperands_end", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo11", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66952, "Length": 98, "Cover_Rate": 0.48514851485148514} {"Template_token": ["", "unsigned", "RotAmt", "=", "", "(", "Offset", ")", ";", "unsigned", "ThisImmVal", "=", "Offset", "&", "", "(", "", ",", "RotAmt", ")", ";", "Offset", "&=", "~", "ThisImmVal", ";", "assert", "(", "", "(", "ThisImmVal", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "ThisImmVal", ")", ";", "}", "else", "{", "unsigned", "ImmIdx", "=", "", ";", "int", "InstrOffs", "=", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "Offset", "+=", "InstrOffs", "*", "Scale", ";"], "ground_truth": ["assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";"], "File": "ARMBaseInstrInfo11", "Func": "rewriteARMFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66953, "Length": 324, "Cover_Rate": 0.4148527528809219} {"Template_token": ["", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "break", ";", "case", "", ":", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo11", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66954, "Length": 264, "Cover_Rate": 0.32917705735660846} {"Template_token": ["", "if", "(", "!", "MI", ")", "return", "nullptr", ";", "MI", "->", "getOperand", "(", "MI", "->", "findFirstPredOperandIdx", "(", ")", ")", ".", "setImm", "(", "", "(", "CC", ")", ")", ";", "return", "MI", ";", "}", "}"], "ground_truth": ["return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";"], "File": "ARMBaseInstrInfo120", "Func": "commuteInstructionImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66955, "Length": 46, "Cover_Rate": 0.32857142857142857} {"Template_token": ["", "case", "", ":", "{", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "", "||", "PredReg", "!=", "", ")", "return", "nullptr", ";"], "ground_truth": ["MI", "=", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";"], "File": "ARMBaseInstrInfo120", "Func": "commuteInstructionImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66956, "Length": 48, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "unsigned", "DefOpc", "=", "DefMI", "->", "getOpcode", "(", ")", ";", "if", "(", "DefOpc", "!=", "", "&&", "DefOpc", "!=", "", ")", "return", "false", ";", "if", "(", "!", "DefMI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "DefMCID", "=", "DefMI", "->", "getDesc", "(", ")", ";", "if", "(", "DefMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "DefMCID", ".", "getNumOperands", "(", ")", ";", "const", "MachineOperand", "&", "MO", "=", "DefMI", "->", "getOperand", "(", "NumOps", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "UseMCID", "=", "UseMI", "->", "getDesc", "(", ")", ";", "if", "(", "UseMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "UseMCID", ".", "getNumOperands", "(", ")", ";", "if", "(", "UseMI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "}", "unsigned", "UseOpc", "=", "UseMI", "->", "getOpcode", "(", ")", ";", "unsigned", "NewUseOpc", "=", "", ";", "uint32_t", "ImmVal", "=", "(", "uint32_t", ")", "DefMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "uint32_t", "SOImmValV1", "=", "", ",", "SOImmValV2", "=", "", ";", "bool", "Commute", "=", "false", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Commute", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Reg", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":"], "ground_truth": ["case", "", ":", "{"], "File": "ARMBaseInstrInfo120", "Func": "FoldImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66957, "Length": 277, "Cover_Rate": 0.3169336384439359} {"Template_token": ["", "unsigned", "Class", "=", "Desc", ".", "getSchedClass", "(", ")", ";", "int", "ItinUOps", "=", "ItinData", "->", "getNumMicroOps", "(", "Class", ")", ";", "if", "(", "ItinUOps", ">=", "", ")", "{", "if", "(", "Subtarget", ".", "isSwift", "(", ")", "&&", "(", "Desc", ".", "mayLoad", "(", ")", "||", "Desc", ".", "mayStore", "(", ")", ")", ")", "return", "getNumMicroOpsSwiftLdSt", "(", "ItinData", ",", "MI", ")", ";", "return", "ItinUOps", ";", "}", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", "->", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", ";", "return", "(", "NumRegs", "/", "", ")", "+", "(", "NumRegs", "%", "", ")", "+", "", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", "->", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", "+", "", ";", "if", "(", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "int", "UOps", "=", "", "+", "NumRegs", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo120", "Func": "getNumMicroOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66958, "Length": 336, "Cover_Rate": 0.49122807017543857} {"Template_token": ["", "if", "(", "MI1", "->", "getOpcode", "(", ")", "!=", "Opcode", ")", "return", "false", ";", "if", "(", "MI0", "->", "getNumOperands", "(", ")", "!=", "MI1", "->", "getNumOperands", "(", ")", ")", "return", "false", ";", "unsigned", "Addr0", "=", "MI0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Addr1", "=", "MI1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Addr0", "!=", "Addr1", ")", "{", "if", "(", "!", "MRI", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Addr0", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Addr1", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def0", "=", "MRI", "->", "getVRegDef", "(", "Addr0", ")", ";", "MachineInstr", "*", "Def1", "=", "MRI", "->", "getVRegDef", "(", "Addr1", ")", ";", "if", "(", "!", "produceSameValue", "(", "Def0", ",", "Def1", ",", "MRI", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO0", "=", "MI0", "->", "getOperand", "(", "i", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI1", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO0", ".", "isIdenticalTo", "(", "MO1", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo120", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66960, "Length": 191, "Cover_Rate": 0.31833333333333336} {"Template_token": ["", "if", "(", "ImplicitSReg", "!=", "", ")", "MIB", ".", "addReg", "(", "ImplicitSReg", ",", "RegState", "::", "Implicit", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "Domain", "!=", "ExeNEON", ")", "break", ";", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstLane", "=", "", ",", "SrcLane", "=", "", ",", "DDst", ",", "DSrc", ";", "DDst", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "DstReg", ",", "DstLane", ")", ";", "DSrc", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "SrcReg", ",", "SrcLane", ")", ";", "unsigned", "ImplicitSReg", ";", "if", "(", "!", "getImplicitSPRUseForDPRUse", "(", "TRI", ",", "MI", ",", "DSrc", ",", "SrcLane", ",", "ImplicitSReg", ")", ")", "break", ";", "for", "(", "unsigned", "i", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "i", ";", "--", "i", ")", "MI", "->", "RemoveOperand", "(", "i", "-", "", ")", ";", "if", "(", "DSrc", "==", "DDst", ")", "{", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MIB", ".", "addReg", "(", "DDst", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "DDst", ",", "getUndefRegState", "(", "!", "MI", "->", "readsRegister", "(", "DDst", ",", "TRI", ")", ")", ")", ".", "addImm", "(", "SrcLane", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ImplicitSReg", "!=", "", ")", "MIB", ".", "addReg", "(", "ImplicitSReg", ",", "RegState", "::", "Implicit", ")", ";", "break", ";", "}", "MachineInstrBuilder", "NewMIB", ";", "NewMIB", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DDst", ")", ";", "unsigned", "CurReg", "=", "SrcLane", "==", "", "&&", "DstLane", "==", "", "?", "DSrc", ":", "DDst", ";", "bool", "CurUndef", "=", "!", "MI", "->", "readsRegister", "(", "CurReg", ",", "TRI", ")", ";", "NewMIB", ".", "addReg", "(", "CurReg", ",", "getUndefRegState", "(", "CurUndef", ")", ")", ";", "CurReg", "=", "SrcLane", "==", "", "&&", "DstLane", "==", "", "?", "DSrc", ":", "DDst", ";", "CurUndef", "=", "!", "MI", "->", "readsRegister", "(", "CurReg", ",", "TRI", ")", ";", "NewMIB", ".", "addReg", "(", "CurReg", ",", "getUndefRegState", "(", "CurUndef", ")", ")", ";", "NewMIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "NewMIB", ")", ";", "if", "(", "SrcLane", "==", "DstLane", ")", "NewMIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "DDst", ",", "RegState", "::", "Define", ")", ";"], "File": "ARMBaseInstrInfo120", "Func": "setExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66961, "Length": 403, "Cover_Rate": 0.37074517019319225} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isFI", "(", ")", "||", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo123", "Func": "canFoldIntoMOVCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66962, "Length": 115, "Cover_Rate": 0.5299539170506913} {"Template_token": ["", "if", "(", "!", "MI", ")", "return", "nullptr", ";", "if", "(", "!", "isPredicable", "(", "*", "MI", ")", ")", "return", "nullptr", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isFI", "(", ")", "||", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "nullptr", ";", "}", "bool", "DontMoveAcrossStores", "=", "true", ";", "if", "(", "!", "MI", "->", "isSafeToMove", "(", "nullptr", ",", "DontMoveAcrossStores", ")", ")", "return", "nullptr", ";"], "ground_truth": ["return", "MI", ";"], "File": "ARMBaseInstrInfo123", "Func": "canFoldIntoMOVCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66963, "Length": 158, "Cover_Rate": 0.728110599078341} {"Template_token": ["", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "!", "Subtarget", ".", "hasFP64", "(", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "SrcReg", "==", "", ")", "{", "copyFromCPSR", "(", "MBB", ",", "I", ",", "DestReg", ",", "KillSrc", ",", "Subtarget", ")", ";", "return", ";", "}", "else", "if", "(", "DestReg", "==", "", ")", "{", "copyToCPSR", "(", "MBB", ",", "I", ",", "SrcReg", ",", "KillSrc", ",", "Subtarget", ")", ";", "return", ";", "}", "else", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "else", "if", "(", "SrcReg", "==", "", ")", "{", "assert", "(", "", ".", "contains", "(", "DestReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "else", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "else", "if", "(", "SrcReg", "==", "", ")", "{", "assert", "(", "", ".", "contains", "(", "DestReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "assert", "(", "Opc", "&&", "", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "MachineInstrBuilder", "Mov", ";", "if", "(", "TRI", "->", "regsOverlap", "(", "SrcReg", ",", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", ")", ")", ")", "{", "BeginIdx", "=", "BeginIdx", "+", "(", "(", "SubRegs", "-", "", ")", "*", "Spacing", ")", ";", "Spacing", "=", "-", "Spacing", ";", "}", "SmallSet", "<", "unsigned", ",", "", ">", "DstRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "SubRegs", ";", "++", "i", ")", "{"], "ground_truth": ["Register", "Dst", "=", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";"], "File": "ARMBaseInstrInfo123", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66964, "Length": 432, "Cover_Rate": 0.33384853168469864} {"Template_token": ["", "void", "BaseInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "bool", "GPRDest", "=", "", ".", "contains", "(", "DestReg", ")", ";", "bool", "GPRSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "if", "(", "GPRDest", "&&", "GPRSrc", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "return", ";", "}", "bool", "SPRDest", "=", "", ".", "contains", "(", "DestReg", ")", ";", "bool", "SPRSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "SPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "GPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "SPRDest", "&&", "GPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "Subtarget", ".", "hasFP64", "(", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "Subtarget", ".", "hasNEON", "(", ")", "?", "", ":", "", ";", "if", "(", "Opc", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "addUnpredicatedMveVpredROp", "(", "MIB", ",", "DestReg", ")", ";", "else", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "unsigned", "BeginIdx", "=", "", ";", "unsigned", "SubRegs", "=", "", ";", "int", "Spacing", "=", "", ";", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "Subtarget", ".", "hasNEON", "(", ")", "?", "", ":", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "Subtarget", ".", "hasNEON", "(", ")", "?", "", ":", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";"], "ground_truth": ["}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{"], "File": "ARMBaseInstrInfo123", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66965, "Length": 436, "Cover_Rate": 0.3369397217928903} {"Template_token": ["", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "", ",", "", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo123", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66966, "Length": 111, "Cover_Rate": 0.3908450704225352} {"Template_token": ["", "while", "(", "CmpMI", "!=", "Br", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "if", "(", "CmpMI", "->", "readsRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "}", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "!=", "", "&&", "CmpMI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "nullptr", ";"], "ground_truth": ["Register", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMBaseInstrInfo123", "Func": "findCMPToFoldIntoCBZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66967, "Length": 80, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "if", "(", "", "(", "ImmVal", ")", ")", "NewUseOpc", "=", "UseOpc", "==", "", "?", "", ":", "", ";", "else", "if", "(", "", "(", "-", "ImmVal", ")", ")", "{", "ImmVal", "=", "-", "ImmVal", ";", "NewUseOpc", "=", "UseOpc", "==", "", "?", "", ":", "", ";", "}", "else", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "", "(", "ImmVal", ")", ")", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "UseOpc", "==", "", "&&", "Commute", ")", "return", "false", ";", "if", "(", "", "(", "ImmVal", ")", ")", "NewUseOpc", "=", "UseOpc", "==", "", "?", "", ":", "", ";", "else", "if", "(", "", "(", "-", "ImmVal", ")", ")", "{", "ImmVal", "=", "-", "ImmVal", ";", "NewUseOpc", "=", "UseOpc", "==", "", "?", "", ":", "", ";", "}", "else", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "", "(", "ImmVal", ")", ")", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "}", "break", ";", "}", "}", "}", "unsigned", "OpIdx", "=", "Commute", "?", "", ":", "", ";", "Register", "Reg1", "=", "UseMI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["bool", "isKill", "=", "UseMI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";"], "File": "ARMBaseInstrInfo123", "Func": "FoldImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66968, "Length": 329, "Cover_Rate": 0.3751425313568985} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "Val", "<=", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "(", "Val", "<=", "", "||", "", "(", "Val", ")", "!=", "-", "", "||", "", "(", "~", "Val", ")", "!=", "-", "", ")", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "Val", "<=", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "~", "Val", "<=", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "ForCodesize", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "", "(", "Val", ")", "!=", "-", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "", "(", "~", "Val", ")", "!=", "-", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Val", "<=", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "ForCodesize", "?", "", ":", "", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "return", "ForCodesize", "?", "", ":", "", ";"], "ground_truth": ["return", "ForCodesize", "?", "", ":", "", ";"], "File": "ARMBaseInstrInfo126", "Func": "ConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66970, "Length": 195, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "return", "Subtarget", ".", "isThumb2", "(", ")", "?", "divideCeil", "(", "NumInsts", ",", "", ")", "*", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo126", "Func": "extraSizeToPredicateInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66971, "Length": 19, "Cover_Rate": 0.5588235294117647} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "extraSizeToPredicateInstructions", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "NumInsts", ")", "const", "{"], "ground_truth": ["return", "Subtarget", ".", "isThumb2", "(", ")", "?", "divideCeil", "(", "NumInsts", ",", "", ")", "*", "", ":", "", ";"], "File": "ARMBaseInstrInfo126", "Func": "extraSizeToPredicateInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66972, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "int", "Threshold", "=", "", "+", "Adj", ";", "return", "Latency", "<=", "Threshold", "?", "", ":", "Latency", "-", "Adj", ";", "}", "const", "MCInstrDesc", "&", "UseMCID", "=", "get", "(", "UseNode", "->", "getMachineOpcode", "(", ")", ")", ";", "auto", "*", "DefMN", "=", "cast", "<", "MachineSDNode", ">", "(", "DefNode", ")", ";", "unsigned", "DefAlign", "=", "!", "DefMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "DefMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "auto", "*", "UseMN", "=", "cast", "<", "MachineSDNode", ">", "(", "UseNode", ")", ";", "unsigned", "UseAlign", "=", "!", "UseMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "UseMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "int", "Latency", "=", "getOperandLatency", "(", "ItinData", ",", "DefMCID", ",", "DefIdx", ",", "DefAlign", ",", "UseMCID", ",", "UseIdx", ",", "UseAlign", ")", ";", "if", "(", "Latency", ">", "", "&&", "(", "Subtarget", ".", "isCortexA8", "(", ")", "||", "Subtarget", ".", "isLikeA9", "(", ")", "||", "Subtarget", ".", "isCortexA7", "(", ")", ")", ")", "{", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "ShOpVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "ShImm", "=", "", "(", "ShOpVal", ")", ";", "if", "(", "ShImm", "==", "", "||", "(", "ShImm", "==", "", "&&", "", "(", "ShOpVal", ")", "==", "", ")", ")", "--", "Latency", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "ShAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "==", "", "||", "ShAmt", "==", "", ")", "--", "Latency", ";", "break", ";", "}", "}", "}", "else", "if", "(", "DefIdx", "==", "", "&&", "Latency", ">", "", "&&", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "ShOpVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "ShImm", "=", "", "(", "ShOpVal", ")", ";", "if", "(", "ShImm", "==", "", "||", "(", "(", "ShImm", "==", "", "||", "ShImm", "==", "", "||", "ShImm", "==", "", ")", "&&", "", "(", "ShOpVal", ")", "==", "", ")", ")", "Latency", "-=", "", ";", "else", "if", "(", "ShImm", "==", "", "&&", "", "(", "ShOpVal", ")", "==", "", ")", "--", "Latency", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Latency", "-=", "", ";", "break", ";", "}", "}", "if", "(", "DefAlign", "<", "", "&&", "Subtarget", ".", "checkVLDnAccessAlignment", "(", ")", ")", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo126", "Func": "getOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66973, "Length": 469, "Cover_Rate": 0.33668341708542715} {"Template_token": ["", "}", "}", "MachineBasicBlock", "::", "iterator", "I", "=", "CmpInstr", ",", "E", "=", "MI", ",", "B", "=", "CmpInstr", ".", "getParent", "(", ")", "->", "begin", "(", ")", ";", "if", "(", "I", "==", "B", ")", "return", "false", ";", "MachineInstr", "*", "SubAdd", "=", "nullptr", ";", "if", "(", "SrcReg2", "!=", "", ")", "MI", "=", "nullptr", ";", "else", "if", "(", "MI", "->", "getParent", "(", ")", "!=", "CmpInstr", ".", "getParent", "(", ")", "||", "CmpValue", "!=", "", ")", "{", "if", "(", "CmpInstr", ".", "getOpcode", "(", ")", "==", "", "||", "CmpInstr", ".", "getOpcode", "(", ")", "==", "", "||", "CmpInstr", ".", "getOpcode", "(", ")", "==", "", ")", "MI", "=", "nullptr", ";", "else", "return", "false", ";", "}", "bool", "IsThumb1", "=", "false", ";", "if", "(", "MI", "&&", "!", "isOptimizeCompareCandidate", "(", "MI", ",", "IsThumb1", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "if", "(", "MI", "&&", "IsThumb1", ")", "{", "--", "I", ";", "if", "(", "I", "!=", "E", "&&", "!", "MI", "->", "readsRegister", "(", "", ",", "TRI", ")", ")", "{", "bool", "CanReorder", "=", "true", ";", "for", "(", ";", "I", "!=", "E", ";", "--", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "{", "CanReorder", "=", "false", ";", "break", ";", "}", "}", "if", "(", "CanReorder", ")", "{", "MI", "=", "MI", "->", "removeFromParent", "(", ")", ";", "E", "=", "CmpInstr", ";", "CmpInstr", ".", "getParent", "(", ")", "->", "insert", "(", "E", ",", "MI", ")", ";", "}", "}", "I", "=", "CmpInstr", ";", "E", "=", "MI", ";", "}", "bool", "SubAddIsThumb1", "=", "false", ";", "do", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "--", "I", ";", "if", "(", "isRedundantFlagInstr", "(", "&", "CmpInstr", ",", "SrcReg", ",", "SrcReg2", ",", "CmpValue", ",", "&", "Instr", ",", "SubAddIsThumb1", ")", ")", "{", "SubAdd", "=", "&", "*", "I", ";", "break", ";", "}", "if", "(", "I", "==", "E", ")", "break", ";", "if", "(", "Instr", ".", "modifiesRegister", "(", "", ",", "TRI", ")", "||", "Instr", ".", "readsRegister", "(", "", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "I", "==", "B", ")", "{", "return", "false", ";", "}", "}", "while", "(", "true", ")", ";", "if", "(", "!", "MI", "&&", "!", "SubAdd", ")", "return", "false", ";", "if", "(", "SubAdd", ")", "{", "MI", "=", "SubAdd", ";", "IsThumb1", "=", "SubAddIsThumb1", ";", "}", "if", "(", "isPredicated", "(", "*", "MI", ")", ")", "return", "false", ";", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "", ">", ",", "", ">", "OperandsToUpdate", ";", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "CmpInstr", ".", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";"], "ground_truth": ["!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{"], "File": "ARMBaseInstrInfo126", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66975, "Length": 449, "Cover_Rate": 0.34968847352024923} {"Template_token": ["", "unsigned", "FuncOp", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "Opc", "=", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", "?", "isThumb", "?", "", ":", "", ":", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "add", "(", "Call", "->", "getOperand", "(", "FuncOp", ")", ")", ";", "if", "(", "isThumb", "&&", "!", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Call", "->", "eraseFromParent", "(", ")", ";", "return", ";", "}"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "get", "(", "Subtarget", ".", "getReturnOpcode", "(", ")", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMBaseInstrInfo127", "Func": "buildOutlinedFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66977, "Length": 143, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "outliner", "::", "OutlinedFunction", "BaseInstrInfo", "::", "getOutliningCandidateInfo", "(", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "&", "RepeatedSequenceLocs", ")", "const", "{", "outliner", "::", "Candidate", "&", "FirstCand", "=", "RepeatedSequenceLocs", "[", "", "]", ";", "unsigned", "SequenceSize", "=", "std", "::", "accumulate", "(", "FirstCand", ".", "front", "(", ")", ",", "std", "::", "next", "(", "FirstCand", ".", "back", "(", ")", ")", ",", "", ",", "[", "this", "]", "(", "unsigned", "Sum", ",", "const", "MachineInstr", "&", "MI", ")", "{", "return", "Sum", "+", "getInstSizeInBytes", "(", "MI", ")", ";", "}", ")", ";", "unsigned", "FlagsSetInAll", "=", "", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";", "std", "::", "for_each", "(", "RepeatedSequenceLocs", ".", "begin", "(", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ",", "[", "&", "FlagsSetInAll", "]", "(", "outliner", "::", "Candidate", "&", "C", ")", "{", "FlagsSetInAll", "&=", "C", ".", "Flags", ";", "}", ")", ";", "auto", "CantGuaranteeValueAcrossCall", "=", "[", "&", "TRI", "]", "(", "outliner", "::", "Candidate", "&", "C", ")", "{", "if", "(", "C", ".", "Flags", "&", "UnsafeRegsDead", ")", "return", "false", ";", "C", ".", "initLRU", "(", "TRI", ")", ";", "LiveRegUnits", "LRU", "=", "C", ".", "LRU", ";", "return", "(", "!", "LRU", ".", "available", "(", "", ")", "||", "!", "LRU", ".", "available", "(", "", ")", ")", ";", "}", ";", "if", "(", "!", "(", "FlagsSetInAll", "&", "UnsafeRegsDead", ")", ")", "{", "RepeatedSequenceLocs", ".", "erase", "(", "std", "::", "remove_if", "(", "RepeatedSequenceLocs", ".", "begin", "(", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ",", "CantGuaranteeValueAcrossCall", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ")", ";", "if", "(", "RepeatedSequenceLocs", ".", "size", "(", ")", "<", "", ")", "return", "outliner", "::", "OutlinedFunction", "(", ")", ";", "}", "unsigned", "LastInstrOpcode", "=", "RepeatedSequenceLocs", "[", "", "]", ".", "back", "(", ")", "->", "getOpcode", "(", ")", ";", "auto", "SetCandidateCallInfo", "=", "[", "&", "RepeatedSequenceLocs", "]", "(", "unsigned", "CallID", ",", "unsigned", "NumBytesForCall", ")", "{", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "C", ".", "setCallInfo", "(", "CallID", ",", "NumBytesForCall", ")", ";", "}", ";", "OutlinerCosts", "Costs", "(", "Subtarget", ")", ";", "unsigned", "FrameID", "=", "", ";", "unsigned", "NumBytesToCreateFrame", "=", "", ";", "if", "(", "RepeatedSequenceLocs", "[", "", "]", ".", "back", "(", ")", "->", "isTerminator", "(", ")", ")", "{", "FrameID", "=", "MachineOutlinerTailCall", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameTailCall", ";", "SetCandidateCallInfo", "(", "MachineOutlinerTailCall", ",", "Costs", ".", "CallTailCall", ")", ";", "}", "else", "if", "(", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", ")", "{", "FrameID", "=", "MachineOutlinerThunk", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameThunk", ";", "SetCandidateCallInfo", "(", "MachineOutlinerThunk", ",", "Costs", ".", "CallThunk", ")", ";", "}", "else", "{", "unsigned", "NumBytesNoStackCalls", "=", "", ";", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "CandidatesWithoutStackFixups", ";", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "{", "C", ".", "initLRU", "(", "TRI", ")", ";", "if", "(", "C", ".", "LRU", ".", "available", "(", "", ")", ")", "{", "FrameID", "=", "MachineOutlinerNoLRSave", ";"], "ground_truth": ["NumBytesNoStackCalls", "+=", "Costs", ".", "CallNoLRSave", ";"], "File": "ARMBaseInstrInfo127", "Func": "getOutliningCandidateInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66978, "Length": 456, "Cover_Rate": 0.8014059753954306} {"Template_token": ["", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", "||", "MI", ".", "isIndirectDebugValue", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Invisible", ";", "if", "(", "MI", ".", "isKill", "(", ")", "||", "MI", ".", "isImplicitDef", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Invisible", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "uint64_t", "MIFlags", "=", "MCID", ".", "TSFlags", ";", "if", "(", "(", "MIFlags", "&", "", ")", "==", "", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "isTerminator", "(", ")", ")", "{", "if", "(", "isPredicated", "(", "MI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "getParent", "(", ")", "->", "succ_empty", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Legal", ";", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "}", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isCPI", "(", ")", "||", "MOP", ".", "isJTI", "(", ")", "||", "MOP", ".", "isCFIIndex", "(", ")", "||", "MOP", ".", "isFI", "(", ")", "||", "MOP", ".", "isTargetIndex", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "}", "if", "(", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "auto", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "LegalTerminator", ";", "return", "UnknownCallOutlineType", ";", "}", "if", "(", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", "||", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", ")", "{", "bool", "MightNeedStackFixUp", "=", "(", "Flags", "&", "(", "MachineOutlinerMBBFlags", "::", "LRUnavailableSomewhere", "|", "MachineOutlinerMBBFlags", "::", "HasCalls", ")", ")", ";", "if", "(", "!", "MightNeedStackFixUp", ")", "return", "outliner", "::", "InstrType", "::", "Legal", ";", "return", "outliner", "::", "InstrType", "::", "Illegal", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo127", "Func": "getOutliningType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66979, "Length": 473, "Cover_Rate": 0.7678571428571429} {"Template_token": ["", "}", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "CallMIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ";", "if", "(", "isThumb", ")", "CallMIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "CallMIB", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerRegSave", ")", "{", "unsigned", "Reg", "=", "findRegisterToSaveLRTo", "(", "C", ")", ";", "assert", "(", "Reg", "!=", "", "&&", "", ")", ";"], "ground_truth": ["if", "(", "!", "MBB", ".", "isLiveIn", "(", "", ")", ")", "MBB", ".", "addLiveIn", "(", "", ")", ";"], "File": "ARMBaseInstrInfo127", "Func": "insertOutlinedCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66980, "Length": 99, "Cover_Rate": 0.3046153846153846} {"Template_token": ["", "OutlinerCosts", "(", "const", "Subtarget", "&", "target", ")", ":", "CallTailCall", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameTailCall", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallThunk", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameThunk", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallNoLRSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameNoLRSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallRegSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameRegSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo127", "Func": "OutlinerCosts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66981, "Length": 113, "Cover_Rate": 1.0} {"Template_token": ["", "OutlinerCosts", "(", "const", "Subtarget", "&", "target", ")", ":", "CallTailCall", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameTailCall", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallThunk", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameThunk", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallNoLRSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameNoLRSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallRegSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameRegSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo127", "Func": "OutlinerCosts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66982, "Length": 113, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "IsNonTailCall", "=", "[", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", "&&", "!", "MI", ".", "isReturn", "(", ")", ";", "}", ";", "if", "(", "llvm", "::", "any_of", "(", "MBB", ".", "instrs", "(", ")", ",", "IsNonTailCall", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "MBB", ".", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Et", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "OF", ".", "FrameConstructionID", "==", "MachineOutlinerTailCall", "||", "OF", ".", "FrameConstructionID", "==", "MachineOutlinerThunk", ")", "Et", "=", "std", "::", "prev", "(", "MBB", ".", "end", "(", ")", ")", ";", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "", ")", ")", "MBB", ".", "addLiveIn", "(", "", ")", ";", "bool", "Auth", "=", "OF", ".", "Candidates", ".", "front", "(", ")", ".", "getMF", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "shouldSignReturnAddress", "(", "true", ")", ";", "saveLROnStack", "(", "MBB", ",", "It", ",", "true", ",", "Auth", ")", ";"], "ground_truth": ["assert", "(", "OF", ".", "FrameConstructionID", "!=", "MachineOutlinerDefault", "&&", "", ")", ";"], "File": "ARMBaseInstrInfo128", "Func": "buildOutlinedFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66983, "Length": 158, "Cover_Rate": 0.3674418604651163} {"Template_token": ["", "if", "(", "!", "MRI", ".", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "nullptr", ";", "MachineInstr", "*", "MI", "=", "MRI", ".", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "MI", ")", "return", "nullptr", ";", "if", "(", "!", "isPredicable", "(", "*", "MI", ")", ")", "return", "nullptr", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "llvm", "::", "drop_begin", "(", "MI", "->", "operands", "(", ")", ",", "", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", "||", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";"], "ground_truth": ["if", "(", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "nullptr", ";"], "File": "ARMBaseInstrInfo128", "Func": "canFoldIntoMOVCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66984, "Length": 144, "Cover_Rate": 0.7128712871287128} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "bool", "ClobbersCPSR", "=", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ";"], "ground_truth": ["bool", "IsCPSR", "=", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ";"], "File": "ARMBaseInstrInfo128", "Func": "ClobbersPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66985, "Length": 53, "Cover_Rate": 0.37857142857142856} {"Template_token": ["", "}", "}", "else", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "bool", "IsIndirect", "=", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ";", "unsigned", "TargetFlags", "=", "", ";", "if", "(", "Subtarget", ".", "isTargetMachO", "(", ")", ")", "{", "TargetFlags", "|=", "", ";", "}", "else", "if", "(", "Subtarget", ".", "isTargetCOFF", "(", ")", ")", "{", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "TargetFlags", "|=", "", ";", "else", "if", "(", "IsIndirect", ")", "TargetFlags", "|=", "", ";", "}", "else", "if", "(", "Subtarget", ".", "isGVInGOT", "(", "GV", ")", ")", "{", "TargetFlags", "|=", "", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadImmOpc", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "TargetFlags", ")", ";", "if", "(", "IsIndirect", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";"], "File": "ARMBaseInstrInfo128", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66987, "Length": 169, "Cover_Rate": 0.30124777183600715} {"Template_token": ["", "Register", "SrcRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", ".", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "", ")", "MI", ".", "RemoveOperand", "(", "ImpDefIdx", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "SrcRegS", ",", "RegState", "::", "Implicit", ")", ";"], "File": "ARMBaseInstrInfo128", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66988, "Length": 238, "Cover_Rate": 0.5804878048780487} {"Template_token": ["", "if", "(", "std", "::", "distance", "(", "RepeatedSequenceLocs", ".", "begin", "(", ")", ",", "NoPAC", ")", ">", "std", "::", "distance", "(", "NoPAC", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ")", ")", "RepeatedSequenceLocs", ".", "erase", "(", "NoPAC", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ")", ";", "else", "RepeatedSequenceLocs", ".", "erase", "(", "RepeatedSequenceLocs", ".", "begin", "(", ")", ",", "NoPAC", ")", ";", "if", "(", "RepeatedSequenceLocs", ".", "size", "(", ")", "<", "", ")", "return", "outliner", "::", "OutlinedFunction", "(", ")", ";", "unsigned", "LastInstrOpcode", "=", "RepeatedSequenceLocs", "[", "", "]", ".", "back", "(", ")", "->", "getOpcode", "(", ")", ";", "auto", "SetCandidateCallInfo", "=", "[", "&", "RepeatedSequenceLocs", "]", "(", "unsigned", "CallID", ",", "unsigned", "NumBytesForCall", ")", "{", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "C", ".", "setCallInfo", "(", "CallID", ",", "NumBytesForCall", ")", ";", "}", ";", "OutlinerCosts", "Costs", "(", "Subtarget", ")", ";", "const", "auto", "&", "SomeMFI", "=", "*", "RepeatedSequenceLocs", ".", "front", "(", ")", ".", "getMF", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "SomeMFI", ".", "branchTargetEnforcement", "(", ")", ")", "{", "Costs", ".", "FrameDefault", "+=", "", ";", "Costs", ".", "FrameNoLRSave", "+=", "", ";", "Costs", ".", "FrameRegSave", "+=", "", ";", "Costs", ".", "FrameTailCall", "+=", "", ";", "Costs", ".", "FrameThunk", "+=", "", ";", "}", "if", "(", "SomeMFI", ".", "shouldSignReturnAddress", "(", "true", ")", ")", "{", "Costs", ".", "CallDefault", "+=", "", ";", "Costs", ".", "SaveRestoreLROnStack", "+=", "", ";", "}", "unsigned", "FrameID", "=", "MachineOutlinerDefault", ";", "unsigned", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameDefault", ";", "if", "(", "RepeatedSequenceLocs", "[", "", "]", ".", "back", "(", ")", "->", "isTerminator", "(", ")", ")", "{", "FrameID", "=", "MachineOutlinerTailCall", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameTailCall", ";", "SetCandidateCallInfo", "(", "MachineOutlinerTailCall", ",", "Costs", ".", "CallTailCall", ")", ";", "}", "else", "if", "(", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", ")", "{", "FrameID", "=", "MachineOutlinerThunk", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameThunk", ";", "SetCandidateCallInfo", "(", "MachineOutlinerThunk", ",", "Costs", ".", "CallThunk", ")", ";", "}", "else", "{", "unsigned", "NumBytesNoStackCalls", "=", "", ";", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "CandidatesWithoutStackFixups", ";", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "{", "C", ".", "initLRU", "(", "TRI", ")", ";", "const", "auto", "Last", "=", "C", ".", "getMBB", "(", ")", "->", "rbegin", "(", ")", ";", "const", "bool", "LRIsAvailable", "=", "C", ".", "getMBB", "(", ")", "->", "isReturnBlock", "(", ")", "&&", "!", "Last", "->", "isCall", "(", ")", "?", "isLRAvailable", "(", "TRI", ",", "Last", ",", "(", "MachineBasicBlock", "::", "reverse_iterator", ")", "C", ".", "front", "(", ")", ")", ":", "C", ".", "LRU", ".", "available", "(", "", ")", ";", "if", "(", "LRIsAvailable", ")", "{", "FrameID", "=", "MachineOutlinerNoLRSave", ";", "NumBytesNoStackCalls", "+=", "Costs", ".", "CallNoLRSave", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerNoLRSave", ",", "Costs", ".", "CallNoLRSave", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo128", "Func": "getOutliningCandidateInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66989, "Length": 447, "Cover_Rate": 0.41312384473197783} {"Template_token": ["", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerNoLRSave", "||", "C", ".", "CallConstructionID", "==", "MachineOutlinerThunk", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";", "return", "It", ";", "}", "const", "FunctionInfo", "&", "AFI", "=", "*", "C", ".", "getMF", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerRegSave", ")", "{", "unsigned", "Reg", "=", "findRegisterToSaveLRTo", "(", "C", ")", ";", "assert", "(", "Reg", "!=", "", "&&", "", ")", ";", "copyPhysReg", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "Reg", ",", "", ",", "true", ")", ";", "if", "(", "!", "AFI", ".", "isLRSpilled", "(", ")", ")", "emitCFIForLRSaveToReg", "(", "MBB", ",", "It", ",", "Reg", ")", ";", "CallPt", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";", "copyPhysReg", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "", ",", "Reg", ",", "true", ")", ";"], "ground_truth": ["if", "(", "!", "AFI", ".", "isLRSpilled", "(", ")", ")", "emitCFIForLRRestoreFromReg", "(", "MBB", ",", "It", ")", ";"], "File": "ARMBaseInstrInfo128", "Func": "insertOutlinedCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66991, "Length": 154, "Cover_Rate": 0.3347826086956522} {"Template_token": ["", "if", "(", "CFn", ".", "hasFnAttribute", "(", "", ")", ")", "F", ".", "addFnAttr", "(", "CFn", ".", "getFnAttribute", "(", "", ")", ")", ";"], "ground_truth": ["GenInstrInfo", "::", "mergeOutliningCandidateAttributes", "(", "F", ",", "Candidates", ")", ";"], "File": "ARMBaseInstrInfo128", "Func": "mergeOutliningCandidateAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66992, "Length": 30, "Cover_Rate": 0.375} {"Template_token": ["", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "nullptr", ";", "MachineOperand", "FalseReg", "=", "MI", ".", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "MachineOperand", "TrueReg", "=", "MI", ".", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "FalseClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "TrueClass", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "FalseClass", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "TrueClass", ")", ")", "return", "nullptr", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "add", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "", "(", "", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMI", "->", "hasOptionalDef", "(", ")", ")", "NewMI", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "ground_truth": ["FalseReg", ".", "setImplicit", "(", ")", ";"], "File": "ARMBaseInstrInfo128", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66993, "Length": 303, "Cover_Rate": 0.6544276457883369} {"Template_token": ["", "MachineInstr", "*", "BaseInstrInfo", "::", "optimizeSelect", "(", "MachineInstr", "&", "MI", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "SeenMIs", ",", "bool", "PreferFalse", ")", "const", "{", "assert", "(", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "nullptr", ";", "MachineOperand", "FalseReg", "=", "MI", ".", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "MachineOperand", "TrueReg", "=", "MI", ".", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "FalseClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "TrueClass", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "FalseClass", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "TrueClass", ")", ")", "return", "nullptr", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "add", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "", "(", "", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMI", "->", "hasOptionalDef", "(", ")", ")", "NewMI", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "FalseReg", ".", "setImplicit", "(", ")", ";", "NewMI", ".", "add", "(", "FalseReg", ")", ";", "NewMI", "->", "tieOperands", "(", "", ",", "NewMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "SeenMIs", ".", "insert", "(", "NewMI", ")", ";", "SeenMIs", ".", "erase", "(", "DefMI", ")", ";"], "ground_truth": ["if", "(", "DefMI", "->", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", ")", "NewMI", "->", "clearKillInfo", "(", ")", ";"], "File": "ARMBaseInstrInfo128", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66994, "Length": 445, "Cover_Rate": 0.9611231101511879} {"Template_token": ["", "OutlinerCosts", "(", "const", "Subtarget", "&", "target", ")", ":", "CallTailCall", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameTailCall", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallThunk", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameThunk", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallNoLRSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameNoLRSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallRegSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameRegSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallDefault", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameDefault", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "SaveRestoreLROnStack", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo128", "Func": "OutlinerCosts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66995, "Length": 152, "Cover_Rate": 1.0} {"Template_token": ["", "OutlinerCosts", "(", "const", "Subtarget", "&", "target", ")", ":", "CallTailCall", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameTailCall", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallThunk", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameThunk", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallNoLRSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameNoLRSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallRegSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameRegSave", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallDefault", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameDefault", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "SaveRestoreLROnStack", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo128", "Func": "OutlinerCosts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66996, "Length": 152, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "MI0", ".", "getNumOperands", "(", ")", "!=", "MI1", ".", "getNumOperands", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MO0", "=", "MI0", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI1", ".", "getOperand", "(", "", ")", ";", "if", "(", "MO0", ".", "getOffset", "(", ")", "!=", "MO1", ".", "getOffset", "(", ")", ")", "return", "false", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "MO0", ".", "getGlobal", "(", ")", "==", "MO1", ".", "getGlobal", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MI0", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", "->", "getConstantPool", "(", ")", ";", "int", "CPI0", "=", "MO0", ".", "getIndex", "(", ")", ";", "int", "CPI1", "=", "MO1", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE0", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI0", "]", ";", "const", "MachineConstantPoolEntry", "&", "MCPE1", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI1", "]", ";", "bool", "isCP0", "=", "MCPE0", ".", "isMachineConstantPoolEntry", "(", ")", ";", "bool", "isCP1", "=", "MCPE1", ".", "isMachineConstantPoolEntry", "(", ")", ";", "if", "(", "isCP0", "&&", "isCP1", ")", "{", "ConstantPoolValue", "*", "ACPV0", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE0", ".", "Val", ".", "MachineCPVal", ")", ";", "ConstantPoolValue", "*", "ACPV1", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE1", ".", "Val", ".", "MachineCPVal", ")", ";", "return", "ACPV0", "->", "hasSameValue", "(", "ACPV1", ")", ";", "}", "else", "if", "(", "!", "isCP0", "&&", "!", "isCP1", ")", "{", "return", "MCPE0", ".", "Val", ".", "ConstVal", "==", "MCPE1", ".", "Val", ".", "ConstVal", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "MI1", ".", "getOpcode", "(", ")", "!=", "Opcode", ")", "return", "false", ";", "if", "(", "MI0", ".", "getNumOperands", "(", ")", "!=", "MI1", ".", "getNumOperands", "(", ")", ")", "return", "false", ";", "Register", "Addr0", "=", "MI0", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Addr1", "=", "MI1", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Addr0", "!=", "Addr1", ")", "{"], "File": "ARMBaseInstrInfo128", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66997, "Length": 342, "Cover_Rate": 0.5579119086460033} {"Template_token": ["", "}", "else", "{", "unsigned", "Opc", "=", "Subtarget", ".", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "!", "Subtarget", ".", "isThumb", "(", ")", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Subtarget", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "if", "(", "CFI", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "DwarfLR", "=", "MRI", "->", "getDwarfRegNum", "(", "", ",", "true", ")", ";", "int64_t", "StackPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addCFIIndex", "(", "StackPosEntry", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";"], "ground_truth": ["int64_t", "LRPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createRestore", "(", "nullptr", ",", "DwarfLR", ")", ")", ";"], "File": "ARMBaseInstrInfo128", "Func": "restoreLRFromStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66998, "Length": 199, "Cover_Rate": 0.42795698924731185} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "-", "Align", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "{", "unsigned", "Opc", "=", "Subtarget", ".", "isThumb", "(", ")", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "-", "Align", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "!", "CFI", ")", "return", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "int64_t", "StackPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "Align", ")", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addCFIIndex", "(", "StackPosEntry", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "int", "LROffset", "=", "Auth", "?", "Align", "-", "", ":", "Align", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "DwarfLR", "=", "MRI", "->", "getDwarfRegNum", "(", "", ",", "true", ")", ";", "int64_t", "LRPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DwarfLR", ",", "-", "LROffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addCFIIndex", "(", "LRPosEntry", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "Auth", ")", "{", "unsigned", "DwarfRAC", "=", "MRI", "->", "getDwarfRegNum", "(", "", ",", "true", ")", ";", "int64_t", "RACPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DwarfRAC", ",", "-", "Align", ")", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addCFIIndex", "(", "RACPosEntry", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo128", "Func": "saveLROnStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66999, "Length": 367, "Cover_Rate": 0.7758985200845666} {"Template_token": ["", "assert", "(", "(", "IsT1PushPop", "||", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "&&", "", ")", ";", "if", "(", "NumBytes", "%", "(", "IsVFPPushPop", "?", "", ":", "", ")", "!=", "", ")", "return", "false", ";", "int", "RegListIdx", "=", "IsT1PushPop", "?", "", ":", "", ";", "unsigned", "RegsNeeded", ";", "const", "TargetRegisterClass", "*", "RegClass", ";", "if", "(", "IsVFPPushPop", ")", "{", "RegsNeeded", "=", "NumBytes", "/", "", ";", "RegClass", "=", "&", "", ";", "}", "else", "{", "RegsNeeded", "=", "NumBytes", "/", "", ";", "RegClass", "=", "&", "", ";", "}", "SmallVector", "<", "MachineOperand", ",", "", ">", "RegList", ";", "unsigned", "FirstRegEnc", "=", "-", "", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "RegList", ".", "push_back", "(", "MO", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isImplicit", "(", ")", "&&", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "<", "FirstRegEnc", ")", "FirstRegEnc", "=", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "int", "CurRegEnc", "=", "FirstRegEnc", "-", "", ";", "CurRegEnc", ">=", "", "&&", "RegsNeeded", ";", "--", "CurRegEnc", ")", "{", "unsigned", "CurReg", "=", "RegClass", "->", "getRegister", "(", "CurRegEnc", ")", ";", "if", "(", "IsT1PushPop", "&&", "CurRegEnc", ">", "TRI", "->", "getEncodingValue", "(", "", ")", ")", "continue", ";", "if", "(", "!", "IsPop", ")", "{", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "false", ",", "false", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "continue", ";", "}", "if", "(", "isCalleeSavedRegister", "(", "CurReg", ",", "CSRegs", ")", "||", "MI", "->", "getParent", "(", ")", "->", "computeRegisterLiveness", "(", "TRI", ",", "CurReg", ",", "MI", ")", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "{"], "ground_truth": ["if", "(", "IsVFPPushPop", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo128", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67000, "Length": 339, "Cover_Rate": 0.5916230366492147} {"Template_token": ["", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "Subtarget", ".", "hasV6Ops", "(", ")", ")", "{", "if", "(", "!", "", ".", "contains", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "!", "", ".", "contains", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "llvm", "::", "drop_begin", "(", "MI", ".", "operands", "(", ")", ",", "", ")", ")", "{", "if", "(", "MO", ".", "isImplicit", "(", ")", "||", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "<", "", "||", "Reg", ">", "", ")", "{", "if", "(", "!", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "Reg", "==", "", ")", "&&", "!", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "Reg", "==", "", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo128", "Func": "verifyInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67001, "Length": 192, "Cover_Rate": 0.5348189415041783} {"Template_token": ["", "int", "Sign", "=", "", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", ")", "Sign", "=", "-", "", ";", "else", "if", "(", "Opcode", "!=", "", ")", "return", "None", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "None", ";", "Offset", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Sign", ";"], "ground_truth": ["return", "DestSourcePair", "{", "MI", ".", "getOperand", "(", "", ")", ",", "MI", ".", "getOperand", "(", "", ")", "}", ";"], "File": "ARMBaseInstrInfo129", "Func": "isAddImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67002, "Length": 109, "Cover_Rate": 0.8195488721804511} {"Template_token": ["", "Optional", "<", "DestSourcePair", ">", "BaseInstrInfo", "::", "isAddImmediate", "(", "const", "MachineInstr", "&", "MI", ",", "int64_t", "&", "Offset", ")", "const", "{", "int", "Sign", "=", "", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", ")", "Sign", "=", "-", "", ";", "else", "if", "(", "Opcode", "!=", "", ")", "return", "None", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "None", ";", "Offset", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Sign", ";", "return", "DestSourcePair", "{", "MI", ".", "getOperand", "(", "", ")", ",", "MI", ".", "getOperand", "(", "", ")", "}", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo129", "Func": "isAddImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67003, "Length": 129, "Cover_Rate": 0.9699248120300752} {"Template_token": ["", "if", "(", "RepeatedSequenceLocs", "[", "", "]", ".", "back", "(", ")", "->", "isTerminator", "(", ")", ")", "{", "FrameID", "=", "MachineOutlinerTailCall", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameTailCall", ";", "SetCandidateCallInfo", "(", "MachineOutlinerTailCall", ",", "Costs", ".", "CallTailCall", ")", ";", "}", "else", "if", "(", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", ")", "{", "FrameID", "=", "MachineOutlinerThunk", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameThunk", ";", "SetCandidateCallInfo", "(", "MachineOutlinerThunk", ",", "Costs", ".", "CallThunk", ")", ";", "}", "else", "{", "unsigned", "NumBytesNoStackCalls", "=", "", ";", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "CandidatesWithoutStackFixups", ";", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "{", "C", ".", "initLRU", "(", "TRI", ")", ";", "const", "auto", "Last", "=", "C", ".", "getMBB", "(", ")", "->", "rbegin", "(", ")", ";", "const", "bool", "LRIsAvailable", "=", "C", ".", "getMBB", "(", ")", "->", "isReturnBlock", "(", ")", "&&", "!", "Last", "->", "isCall", "(", ")", "?", "isLRAvailable", "(", "TRI", ",", "Last", ",", "(", "MachineBasicBlock", "::", "reverse_iterator", ")", "C", ".", "front", "(", ")", ")", ":", "C", ".", "LRU", ".", "available", "(", "", ")", ";", "if", "(", "LRIsAvailable", ")", "{", "FrameID", "=", "MachineOutlinerNoLRSave", ";", "NumBytesNoStackCalls", "+=", "Costs", ".", "CallNoLRSave", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerNoLRSave", ",", "Costs", ".", "CallNoLRSave", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";", "}", "else", "if", "(", "findRegisterToSaveLRTo", "(", "C", ")", ")", "{", "FrameID", "=", "MachineOutlinerRegSave", ";", "NumBytesNoStackCalls", "+=", "Costs", ".", "CallRegSave", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerRegSave", ",", "Costs", ".", "CallRegSave", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";", "}", "else", "if", "(", "C", ".", "UsedInSequence", ".", "available", "(", "", ")", ")", "{", "NumBytesNoStackCalls", "+=", "Costs", ".", "CallDefault", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerDefault", ",", "Costs", ".", "CallDefault", ")", ";", "SetCandidateCallInfo", "(", "MachineOutlinerDefault", ",", "Costs", ".", "CallDefault", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";"], "ground_truth": ["}", "else", "return", "outliner", "::", "OutlinedFunction", "(", ")", ";"], "File": "ARMBaseInstrInfo12", "Func": "getOutliningCandidateInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67004, "Length": 304, "Cover_Rate": 0.40860215053763443} {"Template_token": ["", "SetCandidateCallInfo", "(", "MachineOutlinerTailCall", ",", "Costs", ".", "CallTailCall", ")", ";", "}", "else", "if", "(", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", ")", "{", "FrameID", "=", "MachineOutlinerThunk", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameThunk", ";", "SetCandidateCallInfo", "(", "MachineOutlinerThunk", ",", "Costs", ".", "CallThunk", ")", ";", "}", "else", "{", "unsigned", "NumBytesNoStackCalls", "=", "", ";", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "CandidatesWithoutStackFixups", ";", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "{", "C", ".", "initLRU", "(", "TRI", ")", ";", "const", "auto", "Last", "=", "C", ".", "getMBB", "(", ")", "->", "rbegin", "(", ")", ";", "const", "bool", "LRIsAvailable", "=", "C", ".", "getMBB", "(", ")", "->", "isReturnBlock", "(", ")", "&&", "!", "Last", "->", "isCall", "(", ")", "?", "isLRAvailable", "(", "TRI", ",", "Last", ",", "(", "MachineBasicBlock", "::", "reverse_iterator", ")", "C", ".", "front", "(", ")", ")", ":", "C", ".", "LRU", ".", "available", "(", "", ")", ";", "if", "(", "LRIsAvailable", ")", "{", "FrameID", "=", "MachineOutlinerNoLRSave", ";", "NumBytesNoStackCalls", "+=", "Costs", ".", "CallNoLRSave", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerNoLRSave", ",", "Costs", ".", "CallNoLRSave", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";", "}", "else", "if", "(", "findRegisterToSaveLRTo", "(", "C", ")", ")", "{", "FrameID", "=", "MachineOutlinerRegSave", ";", "NumBytesNoStackCalls", "+=", "Costs", ".", "CallRegSave", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerRegSave", ",", "Costs", ".", "CallRegSave", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";", "}", "else", "if", "(", "C", ".", "UsedInSequence", ".", "available", "(", "", ")", ")", "{", "NumBytesNoStackCalls", "+=", "Costs", ".", "CallDefault", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerDefault", ",", "Costs", ".", "CallDefault", ")", ";", "SetCandidateCallInfo", "(", "MachineOutlinerDefault", ",", "Costs", ".", "CallDefault", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";", "}", "else", "return", "outliner", "::", "OutlinedFunction", "(", ")", ";", "}", "if", "(", "FlagsSetInAll", "&", "MachineOutlinerMBBFlags", "::", "HasCalls", ")", "{", "if", "(", "std", "::", "any_of", "(", "FirstCand", ".", "front", "(", ")", ",", "FirstCand", ".", "back", "(", ")", ",", "[", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", ";", "}", ")", ")", "NumBytesToCreateFrame", "+=", "Costs", ".", "SaveRestoreLROnStack", ";", "else", "if", "(", "FrameID", "!=", "MachineOutlinerThunk", "&&", "FrameID", "!=", "MachineOutlinerTailCall", "&&", "FirstCand", ".", "back", "(", ")", "->", "isCall", "(", ")", ")", "NumBytesToCreateFrame", "+=", "Costs", ".", "SaveRestoreLROnStack", ";", "}", "RepeatedSequenceLocs", "=", "CandidatesWithoutStackFixups", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo12", "Func": "getOutliningCandidateInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67005, "Length": 364, "Cover_Rate": 0.489247311827957} {"Template_token": ["", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "false", ";", "--", "I", ";", "}", "MachineInstr", "*", "LastInst", "=", "I", ";", "unsigned", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "isIndirectBranchOpcode", "(", "LastOpc", ")", ")", "return", "true", ";", "if", "(", "!", "isUnpredicatedTerminator", "(", "I", ")", ")", "return", "false", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "{", "if", "(", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isCondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "MachineInstr", "*", "SecondLastInst", "=", "I", ";", "unsigned", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "AllowModify", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{"], "ground_truth": ["while", "(", "isUncondBranchOpcode", "(", "SecondLastOpc", ")", ")", "{"], "File": "ARMBaseInstrInfo130", "Func": "AnalyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67006, "Length": 182, "Cover_Rate": 0.3691683569979716} {"Template_token": ["", "switch", "(", "RC", "->", "getSize", "(", ")", ")", "{", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";"], "ground_truth": ["if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "File": "ARMBaseInstrInfo132", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67007, "Length": 456, "Cover_Rate": 0.5371024734982333} {"Template_token": ["", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo132", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67008, "Length": 281, "Cover_Rate": 0.3309776207302709} {"Template_token": ["", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";"], "ground_truth": ["MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";"], "File": "ARMBaseInstrInfo132", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67009, "Length": 448, "Cover_Rate": 0.5346062052505967} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMBaseInstrInfo13", "Func": "getTailPredVectorWidth", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67010, "Length": 23, "Cover_Rate": 0.39655172413793105} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMBaseInstrInfo13", "Func": "getTailPredVectorWidth", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67011, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "static", "inline", "bool", "isVCTP", "(", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo13", "Func": "isVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67014, "Length": 42, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "return", "IsDoLoop", "?", "", ":", "", ";", "case", "", ":", "return", "IsDoLoop", "?", "", ":", "", ";", "case", "", ":", "return", "IsDoLoop", "?", "", ":", "", ";", "case", "", ":", "return", "IsDoLoop", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo13", "Func": "VCTPOpcodeToLSTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67015, "Length": 38, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "!", "MI", ")", "return", "NULL", ";", "MI", "->", "getOperand", "(", "MI", "->", "findFirstPredOperandIdx", "(", ")", ")", ".", "setImm", "(", "", "(", "CC", ")", ")", ";", "return", "MI", ";", "}", "}"], "ground_truth": ["return", "TargetInstrInfoImpl", "::", "commuteInstruction", "(", "MI", ",", "NewMI", ")", ";"], "File": "ARMBaseInstrInfo14", "Func": "commuteInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67016, "Length": 42, "Cover_Rate": 0.336} {"Template_token": ["", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "if", "(", "Opc", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "return", ";", "}", "unsigned", "BeginIdx", "=", "", ";", "unsigned", "SubRegs", "=", "", ";", "int", "Spacing", "=", "", ";", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ",", "Spacing", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ",", "Spacing", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ",", "Spacing", "=", "", ";", "assert", "(", "Opc", "&&", "", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "MachineInstrBuilder", "Mov", ";", "if", "(", "TRI", "->", "regsOverlap", "(", "SrcReg", ",", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", ")", ")", ")", "{", "BeginIdx", "=", "BeginIdx", "+", "(", "(", "SubRegs", "-", "", ")", "*", "Spacing", ")", ";", "Spacing", "=", "-", "Spacing", ";", "}", "SmallSet", "<", "unsigned", ",", "", ">", "DstRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "SubRegs", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Dst", "=", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";"], "File": "ARMBaseInstrInfo14", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67017, "Length": 410, "Cover_Rate": 0.5473965287049399} {"Template_token": ["", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "if", "(", "I", "->", "isReturn", "(", ")", ")", "{", "CantAnalyze", "=", "true", ";", "}", "else", "{", "return", "true", ";", "}", "if", "(", "!", "isPredicated", "(", "*", "I", ")", "&&", "(", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isIndirectBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isJumpTableBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "I", "->", "isReturn", "(", ")", ")", ")", "{", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "nullptr", ";", "if", "(", "AllowModify", ")", "{", "MachineBasicBlock", "::", "iterator", "DI", "=", "std", "::", "next", "(", "I", ")", ";", "while", "(", "DI", "!=", "MBB", ".", "instr_end", "(", ")", ")", "{", "MachineInstr", "&", "InstToDelete", "=", "*", "DI", ";", "++", "DI", ";", "if", "(", "isSpeculationBarrierEndBBOpcode", "(", "InstToDelete", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "InstToDelete", ".", "eraseFromParent", "(", ")", ";", "}", "}", "}"], "ground_truth": ["if", "(", "CantAnalyze", ")", "{"], "File": "ARMBaseInstrInfo15", "Func": "analyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67020, "Length": 154, "Cover_Rate": 0.3283582089552239} {"Template_token": ["", "bool", "isThumb", "=", "Subtarget", ".", "isThumb", "(", ")", ";", "unsigned", "FuncOp", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "Opc", "=", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", "?", "isThumb", "?", "", ":", "", ":", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "add", "(", "Call", "->", "getOperand", "(", "FuncOp", ")", ")", ";", "if", "(", "isThumb", "&&", "!", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Call", "->", "eraseFromParent", "(", ")", ";", "}", "auto", "IsNonTailCall", "=", "[", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", "&&", "!", "MI", ".", "isReturn", "(", ")", ";", "}", ";", "if", "(", "llvm", "::", "any_of", "(", "MBB", ".", "instrs", "(", ")", ",", "IsNonTailCall", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "MBB", ".", "begin", "(", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "Et", "=", "MBB", ".", "end", "(", ")", ";"], "File": "ARMBaseInstrInfo15", "Func": "buildOutlinedFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67021, "Length": 183, "Cover_Rate": 0.4986376021798365} {"Template_token": ["", "unsigned", "Opc", "=", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", "?", "isThumb", "?", "", ":", "", ":", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "add", "(", "Call", "->", "getOperand", "(", "FuncOp", ")", ")", ";", "if", "(", "isThumb", "&&", "!", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Call", "->", "eraseFromParent", "(", ")", ";", "}", "auto", "IsNonTailCall", "=", "[", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", "&&", "!", "MI", ".", "isReturn", "(", ")", ";", "}", ";", "if", "(", "llvm", "::", "any_of", "(", "MBB", ".", "instrs", "(", ")", ",", "IsNonTailCall", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "MBB", ".", "begin", "(", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "Et", "=", "MBB", ".", "end", "(", ")", ";"], "File": "ARMBaseInstrInfo15", "Func": "buildOutlinedFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67022, "Length": 165, "Cover_Rate": 0.44959128065395093} {"Template_token": ["", "if", "(", "MI", ".", "isKill", "(", ")", "||", "MI", ".", "isImplicitDef", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Invisible", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "uint64_t", "MIFlags", "=", "MCID", ".", "TSFlags", ";", "if", "(", "(", "MIFlags", "&", "", ")", "==", "", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "isTerminator", "(", ")", ")", "{", "if", "(", "isPredicated", "(", "MI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "getParent", "(", ")", "->", "succ_empty", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Legal", ";", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "}", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isCPI", "(", ")", "||", "MOP", ".", "isJTI", "(", ")", "||", "MOP", ".", "isCFIIndex", "(", ")", "||", "MOP", ".", "isFI", "(", ")", "||", "MOP", ".", "isTargetIndex", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "}", "if", "(", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "const", "Function", "*", "Callee", "=", "nullptr", ";", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isGlobal", "(", ")", ")", "{", "Callee", "=", "dyn_cast", "<", "Function", ">", "(", "MOP", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo15", "Func": "getOutliningType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67023, "Length": 355, "Cover_Rate": 0.43665436654366546} {"Template_token": ["", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerTailCall", ")", "{", "Opc", "=", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "if", "(", "isThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "MIB", ")", ";", "return", "It", ";", "}", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "CallMIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ";", "if", "(", "isThumb", ")", "CallMIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "CallMIB", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerNoLRSave", "||", "C", ".", "CallConstructionID", "==", "MachineOutlinerThunk", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";"], "ground_truth": ["return", "It", ";"], "File": "ARMBaseInstrInfo15", "Func": "insertOutlinedCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67024, "Length": 168, "Cover_Rate": 0.3853211009174312} {"Template_token": ["", "--", "I", ";", "}", "if", "(", "!", "isUnpredicatedTerminator", "(", "I", ")", ")", "return", "false", ";", "MachineInstr", "*", "LastInst", "=", "I", ";", "unsigned", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "{", "if", "(", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isCondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "", ")", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo16", "Func": "AnalyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67025, "Length": 125, "Cover_Rate": 0.31645569620253167} {"Template_token": ["", "if", "(", "DestRC", "==", "", "||", "DestRC", "==", "", ")", "DestRC", "=", "", ";", "if", "(", "SrcRC", "==", "", "||", "SrcRC", "==", "", ")", "SrcRC", "=", "", ";", "if", "(", "DestRC", "!=", "SrcRC", "&&", "DestRC", "->", "getSize", "(", ")", "!=", "SrcRC", "->", "getSize", "(", ")", ")", "return", "false", ";", "if", "(", "DestRC", "==", "", ")", "{", "if", "(", "SrcRC", "==", "", ")", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "else", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ")", ";", "}", "else", "{", "unsigned", "Opc", ";", "if", "(", "DestRC", "==", "", ")", "Opc", "=", "(", "SrcRC", "==", "", "?", "", ":", "", ")", ";", "else", "if", "(", "DestRC", "==", "", ")", "Opc", "=", "", ";", "else", "if", "(", "DestRC", "==", "", "||", "SrcRC", "==", "", ")", "Opc", "=", "", ";", "else", "if", "(", "DestRC", "==", "", ")", "Opc", "=", "", ";", "else", "return", "false", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo16", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67026, "Length": 204, "Cover_Rate": 0.5682451253481894} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "EntrySize", "=", "(", "Opc", "==", "", ")", "?", "", ":", "(", "(", "Opc", "==", "", ")", "?", "", ":", "", ")", ";", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "TID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "assert", "(", "MJTI", "!=", "", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "unsigned", "InstSize", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "?", "", ":", "", ";", "unsigned", "NumEntries", "=", "getNumJTEntries", "(", "JT", ",", "JTI", ")", ";", "if", "(", "Opc", "==", "", "&&", "(", "NumEntries", "&", "", ")", ")", "++", "NumEntries", ";", "return", "NumEntries", "*", "EntrySize", "+", "InstSize", ";", "}"], "ground_truth": ["default", ":"], "File": "ARMBaseInstrInfo16", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67027, "Length": 179, "Cover_Rate": 0.3792372881355932} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "InsertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "DebugLoc", "dl", ";", "FunctionInfo", "*", "AFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "BOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "", ":", "", ")", ";", "int", "BccOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "", ":", "", ")", ";", "assert", "(", "TBB", "&&", "", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "", "||", "Cond", ".", "size", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "FBB", "==", "", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo16", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67028, "Length": 205, "Cover_Rate": 0.7295373665480427} {"Template_token": ["", "DebugLoc", "dl", ";", "FunctionInfo", "*", "AFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "BOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "", ":", "", ")", ";", "int", "BccOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "", ":", "", ")", ";", "assert", "(", "TBB", "&&", "", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "", "||", "Cond", ".", "size", "(", ")", "==", "", ")", "&&", "", ")", ";"], "ground_truth": ["if", "(", "FBB", "==", "", ")", "{"], "File": "ARMBaseInstrInfo16", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67029, "Length": 105, "Cover_Rate": 0.3736654804270463} {"Template_token": ["", "void", "BaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "if", "(", "RC", "==", "", ")", "RC", "=", "", ";", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", ")", "{"], "File": "ARMBaseInstrInfo16", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67030, "Length": 184, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "if", "(", "RC", "==", "", ")", "RC", "=", "", ";", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "assert", "(", "(", "RC", "==", "", "||", "RC", "==", "", ")", "&&", "", ")", ";"], "ground_truth": ["if", "(", "Align", ">=", "", "&&", "(", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", ")", "{"], "File": "ARMBaseInstrInfo16", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67031, "Length": 291, "Cover_Rate": 0.6452328159645233} {"Template_token": ["", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "if", "(", "RC", "==", "", ")", "RC", "=", "", ";", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "assert", "(", "(", "RC", "==", "", "||", "RC", "==", "", ")", "&&", "", ")", ";", "if", "(", "Align", ">=", "", "&&", "(", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", "(", "", ",", "", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo16", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67032, "Length": 414, "Cover_Rate": 0.917960088691796} {"Template_token": ["", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "LDM", ",", "STM", ";", "if", "(", "isThumb1", "||", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "{", "MachineOperand", "LDWb", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "LDM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "isThumb1", "?", "", ":", "", ")", ")", ".", "add", "(", "LDWb", ")", ";", "}", "else", "{", "LDM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ";", "}", "if", "(", "isThumb1", "||", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "{", "MachineOperand", "STWb", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "STM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "isThumb1", "?", "", ":", "", ")", ")", ".", "add", "(", "STWb", ")", ";", "}", "else", "{", "STM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ";", "}", "MachineOperand", "LDBase", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "LDM", ".", "add", "(", "LDBase", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["MachineOperand", "STBase", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMBaseInstrInfo17", "Func": "expandMEMCPY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67033, "Length": 235, "Cover_Rate": 0.5119825708061002} {"Template_token": ["", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Subtarget", ".", "hasV5TEOps", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseInstrInfo17", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67034, "Length": 502, "Cover_Rate": 0.3718518518518519} {"Template_token": ["", "{", "MO_GOT", ",", "", "}", ",", "{", "MO_SBREL", ",", "", "}", ",", "{", "MO_DLLIMPORT", ",", "", "}", ",", "{", "MO_SECREL", ",", "", "}", ",", "{", "MO_NONLAZY", ",", "", "}", "}", ";"], "ground_truth": ["return", "makeArrayRef", "(", "TargetFlags", ")", ";"], "File": "ARMBaseInstrInfo18", "Func": "getSerializableBitmaskMachineOperandTargetFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67035, "Length": 37, "Cover_Rate": 0.47435897435897434} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isCopyInstr", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "*", "&", "Src", ",", "const", "MachineOperand", "*", "&", "Dest", ")", "const", "{", "if", "(", "!", "MI", ".", "isMoveReg", "(", ")", "||", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "Dest", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["Src", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";"], "File": "ARMBaseInstrInfo18", "Func": "isCopyInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67036, "Length": 88, "Cover_Rate": 0.9361702127659575} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isCopyInstr", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "*", "&", "Src", ",", "const", "MachineOperand", "*", "&", "Dest", ")", "const", "{", "if", "(", "!", "MI", ".", "isMoveReg", "(", ")", "||", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "Dest", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "Src", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo18", "Func": "isCopyInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67037, "Length": 91, "Cover_Rate": 0.9680851063829787} {"Template_token": ["", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "", "<<", "", ")", "*", "", ")", "-", "", ")", ";", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "", "<<", "", ")", "*", "", ")", "-", "", ")", "&&", "Imm", "%", "", "==", "", ";", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "", "<<", "", ")", "*", "", ")", "-", "", ")", "&&", "Imm", "%", "", "==", "", ";", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "", "<<", "", ")", "*", "", ")", "-", "", ")", ";", "case", "", ":"], "ground_truth": ["return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "", "<<", "", ")", "*", "", ")", "-", "", ")", ";"], "File": "ARMBaseInstrInfo18", "Func": "isLegalAddressImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67038, "Length": 142, "Cover_Rate": 0.5440613026819924} {"Template_token": ["", "}", "else", "{", "return", "true", ";", "}", "if", "(", "!", "isPredicated", "(", "*", "I", ")", "&&", "(", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isIndirectBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isJumpTableBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "I", "->", "isReturn", "(", ")", ")", ")", "{", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "nullptr", ";", "if", "(", "AllowModify", ")", "{", "MachineBasicBlock", "::", "iterator", "DI", "=", "std", "::", "next", "(", "I", ")", ";", "while", "(", "DI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineInstr", "&", "InstToDelete", "=", "*", "DI", ";", "++", "DI", ";", "InstToDelete", ".", "eraseFromParent", "(", ")", ";", "}", "}", "}", "if", "(", "CantAnalyze", ")", "return", "true", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "false", ";", "--", "I", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "analyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67039, "Length": 137, "Cover_Rate": 0.33496332518337407} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "", ";", "CmpMask", "=", "~", "", ";", "CmpValue", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "", ";", "CmpValue", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "", ";", "CmpMask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CmpValue", "=", "", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "analyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67040, "Length": 180, "Cover_Rate": 0.9278350515463918} {"Template_token": ["", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "&&", "", ")", ";", "unsigned", "DReg", "=", "Reg", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "DReg", "=", "", "+", "(", "Reg", "-", "", ")", "/", "", ";", "assert", "(", "TRI", "->", "isSuperRegister", "(", "Reg", ",", "DReg", ")", "&&", "", ")", ";", "}", "assert", "(", "", ".", "contains", "(", "DReg", ")", "&&", "", ")", ";", "assert", "(", "MI", ".", "definesRegister", "(", "DReg", ",", "TRI", ")", "&&", "", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "breakPartialRegDependency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67041, "Length": 127, "Cover_Rate": 0.616504854368932} {"Template_token": ["", "std", "::", "vector", "<", "MachineInstr", "*", ">", "NewMIs", ";", "if", "(", "isPre", ")", "{", "if", "(", "isLoad", ")", "MemMI", "=", "BuildMI", "(", "MF", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "MemOpc", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "WBReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ";", "else", "MemMI", "=", "BuildMI", "(", "MF", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "MemOpc", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "WBReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ";", "NewMIs", ".", "push_back", "(", "MemMI", ")", ";", "NewMIs", ".", "push_back", "(", "UpdateMI", ")", ";", "}", "else", "{", "if", "(", "isLoad", ")", "MemMI", "=", "BuildMI", "(", "MF", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "MemOpc", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ";", "else", "MemMI", "=", "BuildMI", "(", "MF", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "MemOpc", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ";", "if", "(", "WB", ".", "isDead", "(", ")", ")", "UpdateMI", "->", "getOperand", "(", "", ")", ".", "setIsDead", "(", ")", ";", "NewMIs", ".", "push_back", "(", "UpdateMI", ")", ";", "NewMIs", ".", "push_back", "(", "MemMI", ")", ";", "}", "if", "(", "LV", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "LiveVariables", "::", "VarInfo", "&", "VI", "=", "LV", "->", "getVarInfo", "(", "Reg", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "MachineInstr", "*", "NewMI", "=", "(", "Reg", "==", "WBReg", ")", "?", "UpdateMI", ":", "MemMI", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "LV", "->", "addVirtualRegisterDead", "(", "Reg", ",", "*", "NewMI", ")", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "isKill", "(", ")", ")", "{", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "", ";", "++", "j", ")", "{", "MachineInstr", "*", "NewMI", "=", "NewMIs", "[", "j", "]", ";", "if", "(", "!", "NewMI", "->", "readsRegister", "(", "Reg", ")", ")", "continue", ";", "LV", "->", "addVirtualRegisterKilled", "(", "Reg", ",", "*", "NewMI", ")", ";", "if", "(", "VI", ".", "removeKill", "(", "MI", ")", ")", "VI", ".", "Kills", ".", "push_back", "(", "NewMI", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "convertToThreeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67042, "Length": 473, "Cover_Rate": 0.38675388389206866} {"Template_token": ["", "if", "(", "Subtarget", ".", "isMClass", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "copyFromCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67043, "Length": 40, "Cover_Rate": 0.3252032520325203} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Subtarget", ".", "isMClass", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "copyFromCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67044, "Length": 62, "Cover_Rate": 0.5040650406504065} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ";", "if", "(", "Subtarget", ".", "isMClass", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ";", "else", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "copyToCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67045, "Length": 78, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "if", "(", "Subtarget", ".", "isMClass", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ";", "else", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "copyToCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67046, "Length": 56, "Cover_Rate": 0.4057971014492754} {"Template_token": ["", "const", "unsigned", "Mask", "=", "", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "TF", "&", "Mask", ",", "TF", "&", "~", "Mask", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "decomposeMachineOperandsTargetFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67047, "Length": 21, "Cover_Rate": 0.5121951219512195} {"Template_token": ["", "return", "std", "::", "make_pair", "(", "TF", "&", "Mask", ",", "TF", "&", "~", "Mask", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "decomposeMachineOperandsTargetFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67048, "Length": 16, "Cover_Rate": 0.3902439024390244} {"Template_token": ["", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "CPI", "=", "I", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "I", "->", "getOperand", "(", "", ")", ".", "setIndex", "(", "CPI", ")", ";", "I", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "PCLabelId", ")", ";", "break", ";", "}", "}"], "ground_truth": ["if", "(", "!", "I", "->", "isBundledWithSucc", "(", ")", ")", "break", ";"], "File": "ARMBaseInstrInfo1", "Func": "duplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67049, "Length": 90, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ",", "PCLabelId", ",", "", ",", "", ",", "ACPV", "->", "getModifier", "(", ")", ",", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", ";", "else", "if", "(", "ACPV", "->", "isExtSymbol", "(", ")", ")", "NewCPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ",", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ",", "PCLabelId", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";"], "ground_truth": ["else", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "&", "MF", ".", "getFunction", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "duplicateCPV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67050, "Length": 150, "Cover_Rate": 0.47468354430379744} {"Template_token": ["", "if", "(", "NumBytes", "==", "", "&&", "DestReg", "!=", "BaseReg", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "return", ";", "}", "bool", "isSub", "=", "NumBytes", "<", "", ";", "if", "(", "isSub", ")", "NumBytes", "=", "-", "NumBytes", ";", "while", "(", "NumBytes", ")", "{", "unsigned", "RotAmt", "=", "", "(", "NumBytes", ")", ";", "unsigned", "ThisVal", "=", "NumBytes", "&", "", "(", "", ",", "RotAmt", ")", ";", "assert", "(", "ThisVal", "&&", "", ")", ";"], "ground_truth": ["NumBytes", "&=", "~", "ThisVal", ";"], "File": "ARMBaseInstrInfo1", "Func": "emitARMRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67051, "Length": 116, "Cover_Rate": 0.453125} {"Template_token": ["", "void", "BaseInstrInfo", "::", "expandLoadStackGuardBase", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "LoadImmOpc", ",", "unsigned", "LoadOpc", ")", "const", "{", "assert", "(", "!", "Subtarget", ".", "isROPI", "(", ")", "&&", "!", "Subtarget", ".", "isRWPI", "(", ")", "&&", "", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadImmOpc", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "if", "(", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "", ",", "", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}"], "ground_truth": ["MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67052, "Length": 247, "Cover_Rate": 0.8697183098591549} {"Template_token": ["", "}", "else", "{", "STM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ";", "}", "MachineOperand", "LDBase", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "LDM", ".", "add", "(", "LDBase", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MachineOperand", "STBase", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "STM", ".", "add", "(", "STBase", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ScratchRegs", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "I", ")", "ScratchRegs", ".", "push_back", "(", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "llvm", "::", "sort", "(", "ScratchRegs", ",", "[", "&", "TRI", "]", "(", "const", "unsigned", "&", "Reg1", ",", "const", "unsigned", "&", "Reg2", ")", "->", "bool", "{", "return", "TRI", ".", "getEncodingValue", "(", "Reg1", ")", "<", "TRI", ".", "getEncodingValue", "(", "Reg2", ")", ";", "}", ")", ";"], "ground_truth": ["for", "(", "const", "auto", "&", "Reg", ":", "ScratchRegs", ")", "{"], "File": "ARMBaseInstrInfo1", "Func": "expandMEMCPY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67053, "Length": 182, "Cover_Rate": 0.4053452115812918} {"Template_token": ["", "expandLoadStackGuard", "(", "MI", ")", ";", "MI", ".", "getParent", "(", ")", "->", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "expandMEMCPY", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MI", ".", "isCopy", "(", ")", "||", "Subtarget", ".", "dontWidenVMOVS", "(", ")", "||", "Subtarget", ".", "isFPOnlySP", "(", ")", ")", "return", "false", ";", "unsigned", "DstRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";"], "ground_truth": ["int", "ImpDefIdx", "=", "MI", ".", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67054, "Length": 236, "Cover_Rate": 0.5539906103286385} {"Template_token": ["", "case", "", ":", "{", "Commute", "=", "UseMI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Reg", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "UseOpc", "==", "", "&&", "Commute", ")", "return", "false", ";", "if", "(", "", "(", "ImmVal", ")", ")", "NewUseOpc", "=", "UseOpc", "==", "", "?", "", ":", "", ";", "else", "if", "(", "", "(", "-", "ImmVal", ")", ")", "{", "ImmVal", "=", "-", "ImmVal", ";", "NewUseOpc", "=", "UseOpc", "==", "", "?", "", ":", "", ";", "}", "else", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "", "(", "ImmVal", ")", ")", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "UseOpc", "==", "", "&&", "Commute", ")", "return", "false", ";", "if", "(", "", "(", "ImmVal", ")", ")", "NewUseOpc", "=", "UseOpc", "==", "", "?", "", ":", "", ";", "else", "if", "(", "", "(", "-", "ImmVal", ")", ")", "{", "ImmVal", "=", "-", "ImmVal", ";", "NewUseOpc", "=", "UseOpc", "==", "", "?", "", ":", "", ";", "}", "else", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "", "(", "ImmVal", ")", ")", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";"], "ground_truth": ["case", "", ":", "NewUseOpc", "=", "", ";", "break", ";"], "File": "ARMBaseInstrInfo1", "Func": "FoldImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67055, "Length": 322, "Cover_Rate": 0.3671607753705815} {"Template_token": ["", "default", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "getCmpToAddCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67056, "Length": 31, "Cover_Rate": 0.4626865671641791} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "getExtractSubregLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "RegSubRegPairAndIdx", "&", "InputReg", ")", "const", "{", "assert", "(", "DefIdx", "<", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "&&", "", ")", ";", "assert", "(", "MI", ".", "isExtractSubregLike", "(", ")", "&&", "", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "const", "MachineOperand", "&", "MOReg", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "MOReg", ".", "isUndef", "(", ")", ")", "return", "false", ";", "InputReg", ".", "Reg", "=", "MOReg", ".", "getReg", "(", ")", ";", "InputReg", ".", "SubReg", "=", "MOReg", ".", "getSubReg", "(", ")", ";", "InputReg", ".", "SubIdx", "=", "DefIdx", "==", "", "?", "", ":", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo1", "Func": "getExtractSubregLikeInputs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67057, "Length": 117, "Cover_Rate": 0.9} {"Template_token": ["", "const", "MachineOperand", "&", "MOInsertedReg", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "MOInsertedReg", ".", "isUndef", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MOIndex", "=", "MI", ".", "getOperand", "(", "", ")", ";", "BaseReg", ".", "Reg", "=", "MOBaseReg", ".", "getReg", "(", ")", ";", "BaseReg", ".", "SubReg", "=", "MOBaseReg", ".", "getSubReg", "(", ")", ";", "InsertedReg", ".", "Reg", "=", "MOInsertedReg", ".", "getReg", "(", ")", ";", "InsertedReg", ".", "SubReg", "=", "MOInsertedReg", ".", "getSubReg", "(", ")", ";"], "ground_truth": ["InsertedReg", ".", "SubIdx", "=", "MOIndex", ".", "getImm", "(", ")", "==", "", "?", "", ":", "", ";"], "File": "ARMBaseInstrInfo1", "Func": "getInsertSubregLikeInputs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67058, "Length": 91, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "Size", "=", "", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ".", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", ".", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{"], "ground_truth": ["assert", "(", "!", "I", "->", "isBundle", "(", ")", "&&", "", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "getInstBundleLength", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67059, "Length": 57, "Cover_Rate": 0.6951219512195121} {"Template_token": ["", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "Latency", "+=", "getInstrLatency", "(", "ItinData", ",", "*", "I", ",", "PredCost", ")", ";", "}", "return", "Latency", ";", "}", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "PredCost", "&&", "(", "MCID", ".", "isCall", "(", ")", "||", "(", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "", ")", "&&", "!", "Subtarget", ".", "cheapPredicableCPSRDef", "(", ")", ")", ")", ")", "{", "*", "PredCost", "=", "", ";", "}", "if", "(", "!", "ItinData", ")", "return", "MI", ".", "mayLoad", "(", ")", "?", "", ":", "", ";", "unsigned", "Class", "=", "MCID", ".", "getSchedClass", "(", ")", ";", "if", "(", "!", "ItinData", "->", "isEmpty", "(", ")", "&&", "ItinData", "->", "getNumMicroOps", "(", "Class", ")", "<", "", ")", "return", "getNumMicroOps", "(", "ItinData", ",", "MI", ")", ";", "unsigned", "Latency", "=", "ItinData", "->", "getStageLatency", "(", "Class", ")", ";", "unsigned", "DefAlign", "=", "MI", ".", "hasOneMemOperand", "(", ")", "?", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "int", "Adj", "=", "adjustDefLatency", "(", "Subtarget", ",", "MI", ",", "MCID", ",", "DefAlign", ")", ";", "if", "(", "Adj", ">=", "", "||", "(", "int", ")", "Latency", ">", "-", "Adj", ")", "{", "return", "Latency", "+", "Adj", ";", "}", "return", "Latency", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "getInstrLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67060, "Length": 211, "Cover_Rate": 0.6918032786885245} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "getLDMVariableDefsSize", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "MI", ".", "getNumOperands", "(", ")", "+", "", "-", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "getLDMVariableDefsSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67061, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "getLDMVariableDefsSize", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["return", "MI", ".", "getNumOperands", "(", ")", "+", "", "-", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "getLDMVariableDefsSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67062, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", ")", "--", "Latency", ";", "}", "return", "Latency", ";", "}", "if", "(", "DefMO", ".", "isImplicit", "(", ")", "||", "UseMI", ".", "getOperand", "(", "UseIdx", ")", ".", "isImplicit", "(", ")", ")", "return", "-", "", ";", "unsigned", "DefAlign", "=", "DefMI", ".", "hasOneMemOperand", "(", ")", "?", "(", "*", "DefMI", ".", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "unsigned", "UseAlign", "=", "UseMI", ".", "hasOneMemOperand", "(", ")", "?", "(", "*", "UseMI", ".", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "int", "Latency", "=", "getOperandLatency", "(", "ItinData", ",", "DefMCID", ",", "DefIdx", ",", "DefAlign", ",", "UseMCID", ",", "UseIdx", ",", "UseAlign", ")", ";", "if", "(", "Latency", "<", "", ")", "return", "Latency", ";"], "ground_truth": ["int", "Adj", "=", "DefAdj", "+", "UseAdj", ";"], "File": "ARMBaseInstrInfo1", "Func": "getOperandLatencyImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67063, "Length": 130, "Cover_Rate": 0.429042904290429} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "getPredicationCost", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["if", "(", "MI", ".", "isCopyLike", "(", ")", "||", "MI", ".", "isInsertSubreg", "(", ")", "||", "MI", ".", "isRegSequence", "(", ")", "||", "MI", ".", "isImplicitDef", "(", ")", ")", "return", "", ";"], "File": "ARMBaseInstrInfo1", "Func": "getPredicationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67064, "Length": 41, "Cover_Rate": 0.41836734693877553} {"Template_token": ["", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "return", "", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "isCall", "(", ")", "||", "(", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "", ")", "&&", "!", "Subtarget", ".", "cheapPredicableCPSRDef", "(", ")", ")", ")", "{"], "ground_truth": ["return", "", ";"], "File": "ARMBaseInstrInfo1", "Func": "getPredicationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67065, "Length": 50, "Cover_Rate": 0.5102040816326531} {"Template_token": ["", "assert", "(", "DefIdx", "<", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "&&", "", ")", ";", "assert", "(", "MI", ".", "isRegSequenceLike", "(", ")", "&&", "", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "const", "MachineOperand", "*", "MOReg", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "MOReg", "->", "isUndef", "(", ")", ")", "InputRegs", ".", "push_back", "(", "RegSubRegPairAndIdx", "(", "MOReg", "->", "getReg", "(", ")", ",", "MOReg", "->", "getSubReg", "(", ")", ",", "", ")", ")", ";", "MOReg", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "MOReg", "->", "isUndef", "(", ")", ")", "InputRegs", ".", "push_back", "(", "RegSubRegPairAndIdx", "(", "MOReg", "->", "getReg", "(", ")", ",", "MOReg", "->", "getSubReg", "(", ")", ",", "", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo1", "Func": "getRegSequenceLikeInputs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67066, "Length": 128, "Cover_Rate": 0.7852760736196319} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "getRegSequenceLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "SmallVectorImpl", "<", "RegSubRegPairAndIdx", ">", "&", "InputRegs", ")", "const", "{", "assert", "(", "DefIdx", "<", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "&&", "", ")", ";", "assert", "(", "MI", ".", "isRegSequenceLike", "(", ")", "&&", "", ")", ";"], "ground_truth": ["switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{"], "File": "ARMBaseInstrInfo1", "Func": "getRegSequenceLikeInputs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67067, "Length": 59, "Cover_Rate": 0.3619631901840491} {"Template_token": ["", "{", "MO_COFFSTUB", ",", "", "}", ",", "{", "MO_GOT", ",", "", "}", ",", "{", "MO_SBREL", ",", "", "}", ",", "{", "MO_DLLIMPORT", ",", "", "}", ",", "{", "MO_SECREL", ",", "", "}", ",", "{", "MO_NONLAZY", ",", "", "}", "}", ";", "return", "makeArrayRef", "(", "TargetFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "getSerializableBitmaskMachineOperandTargetFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67068, "Length": 44, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "using", "namespace", "II", ";", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{"], "ground_truth": ["{", "MO_COFFSTUB", ",", "", "}", ",", "{", "MO_GOT", ",", "", "}", ",", "{", "MO_SBREL", ",", "", "}", ",", "{", "MO_DLLIMPORT", ",", "", "}", ",", "{", "MO_SECREL", ",", "", "}", ",", "{", "MO_NONLAZY", ",", "", "}", "}", ";"], "File": "ARMBaseInstrInfo1", "Func": "getSerializableBitmaskMachineOperandTargetFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67069, "Length": 58, "Cover_Rate": 0.6904761904761905} {"Template_token": ["", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{", "{", "MO_LO16", ",", "", "}", ",", "{", "MO_HI16", ",", "", "}", "}", ";", "return", "makeArrayRef", "(", "TargetFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "getSerializableDirectMachineOperandTargetFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67070, "Length": 37, "Cover_Rate": 0.6166666666666667} {"Template_token": ["", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "add", "(", "Cond", "[", "", "]", ")", ";", "return", "", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "add", "(", "Cond", "[", "", "]", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "FBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "insertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67071, "Length": 184, "Cover_Rate": 0.5013623978201635} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isAddrMode3OpImm", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{"], "ground_truth": ["const", "MachineOperand", "&", "Offset", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "isAddrMode3OpImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67072, "Length": 29, "Cover_Rate": 0.7435897435897436} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isAddrMode3OpMinusReg", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "const", "MachineOperand", "&", "Offset", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MachineOperand", "&", "Opc", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "assert", "(", "Opc", ".", "isImm", "(", ")", ")", ";", "assert", "(", "Offset", ".", "isReg", "(", ")", ")", ";", "int64_t", "OpcImm", "=", "Opc", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "", "(", "OpcImm", ")", "==", "", ";"], "ground_truth": ["return", "(", "isSub", "&&", "Offset", ".", "getReg", "(", ")", "!=", "", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "isAddrMode3OpMinusReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67073, "Length": 93, "Cover_Rate": 0.9489795918367347} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isAm2ScaledReg", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{"], "ground_truth": ["unsigned", "OffImm", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "isAm2ScaledReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67074, "Length": 31, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isCopyInstrImpl", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "*", "&", "Src", ",", "const", "MachineOperand", "*", "&", "Dest", ")", "const", "{", "if", "(", "!", "MI", ".", "isMoveReg", "(", ")", "||", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "Dest", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["Src", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "isCopyInstrImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67075, "Length": 88, "Cover_Rate": 0.9361702127659575} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isCPSRDefined", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["for", "(", "const", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", "&&", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo1", "Func": "isCPSRDefined", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67076, "Length": 56, "Cover_Rate": 0.9032258064516129} {"Template_token": ["", "for", "(", "const", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", "&&", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo1", "Func": "isCPSRDefined", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67077, "Length": 48, "Cover_Rate": 0.7741935483870968} {"Template_token": ["", "default", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo1", "Func": "isEligibleForITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67078, "Length": 59, "Cover_Rate": 0.4041095890410959} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isLDMBaseRegInList", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "BaseReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "sz", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "sz", ";", "++", "i", ")", "{", "const", "auto", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "BaseReg", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "isLDMBaseRegInList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67079, "Length": 81, "Cover_Rate": 0.9529411764705882} {"Template_token": ["", "unsigned", "OffImm", "=", "Opc", ".", "getImm", "(", ")", ";"], "ground_truth": ["return", "", "(", "OffImm", ")", "!=", "", ";"], "File": "ARMBaseInstrInfo1", "Func": "isLdstScaledReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67080, "Length": 17, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "OffImm", "=", "Opc", ".", "getImm", "(", ")", ";", "return", "", "(", "OffImm", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "isLdstScaledReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67081, "Length": 18, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "const", "MachineOperand", "&", "Opc", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "OffImm", "=", "Opc", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "", "(", "OffImm", ")", "==", "", ";", "unsigned", "Amt", "=", "", "(", "OffImm", ")", ";", "", "ShiftOpc", "=", "", "(", "OffImm", ")", ";"], "ground_truth": ["if", "(", "ShiftOpc", "==", "", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo1", "Func": "isLdstScaledRegNotPlusLsl2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67082, "Length": 58, "Cover_Rate": 0.5420560747663551} {"Template_token": ["", "const", "MachineOperand", "&", "Opc", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "OffImm", "=", "Opc", ".", "getImm", "(", ")", ";"], "ground_truth": ["bool", "isAdd", "=", "", "(", "OffImm", ")", "==", "", ";"], "File": "ARMBaseInstrInfo1", "Func": "isLdstScaledRegNotPlusLsl2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67083, "Length": 33, "Cover_Rate": 0.308411214953271} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isLdstSoMinusReg", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "unsigned", "OffImm", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["return", "", "(", "OffImm", ")", "==", "", ";"], "File": "ARMBaseInstrInfo1", "Func": "isLdstSoMinusReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67084, "Length": 39, "Cover_Rate": 0.8863636363636364} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isLdstSoMinusReg", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "unsigned", "OffImm", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ".", "getImm", "(", ")", ";", "return", "", "(", "OffImm", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "isLdstSoMinusReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67085, "Length": 40, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "isLoadFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67086, "Length": 138, "Cover_Rate": 0.35844155844155845} {"Template_token": ["", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "isLoadFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67087, "Length": 210, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "", ">", "Accesses", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "hasLoadFromStackSlot", "(", "MI", ",", "Accesses", ")", ")", "{", "FrameIndex", "=", "cast", "<", "FixedStackPseudoSourceValue", ">", "(", "Accesses", ".", "front", "(", ")", "->", "getPseudoValue", "(", ")", ")", "->", "getFrameIndex", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo1", "Func": "isLoadFromStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67088, "Length": 71, "Cover_Rate": 0.9861111111111112} {"Template_token": ["", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "", ">", "Accesses", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "hasLoadFromStackSlot", "(", "MI", ",", "Accesses", ")", ")", "{"], "ground_truth": ["FrameIndex", "=", "cast", "<", "FixedStackPseudoSourceValue", ">", "(", "Accesses", ".", "front", "(", ")", "->", "getPseudoValue", "(", ")", ")", "->", "getFrameIndex", "(", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "isLoadFromStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67089, "Length": 48, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "isOptimizeCompareCandidate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67090, "Length": 116, "Cover_Rate": 0.4172661870503597} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isPredicable", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isEligibleForITBlock", "(", "&", "MI", ")", ")", "return", "false", ";", "const", "FunctionInfo", "*", "AFI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "false", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{"], "ground_truth": ["if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", ")", "return", "isV8EligibleForIT", "(", "&", "MI", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67091, "Length": 114, "Cover_Rate": 0.926829268292683} {"Template_token": ["", "TUnpredCycles", "=", "TCycles", "+", "NotTakenBranchCost", ";", "FUnpredCycles", "=", "TakenBranchCost", ";", "}", "else", "{", "TUnpredCycles", "=", "TCycles", "+", "TakenBranchCost", ";", "FUnpredCycles", "=", "FCycles", "+", "NotTakenBranchCost", ";", "PredCost", "-=", "", "*", "ScalingUpFactor", ";", "}", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TUnpredCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FUnpredCycles", "*", "ScalingUpFactor", ")", ";", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "&&", "TCycles", "+", "FCycles", ">", "", ")", "{", "PredCost", "+=", "(", "(", "TCycles", "+", "FCycles", "-", "", ")", "/", "", ")", "*", "ScalingUpFactor", ";", "}", "}", "else", "{"], "ground_truth": ["unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TCycles", "*", "ScalingUpFactor", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67092, "Length": 113, "Cover_Rate": 0.4396887159533074} {"Template_token": ["", "if", "(", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "(", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "||", "(", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "ImmValue", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo1", "Func": "isRedundantFlagInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67094, "Length": 166, "Cover_Rate": 0.5060975609756098} {"Template_token": ["", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MI", ";", "while", "(", "++", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "isDebugInstr", "(", ")", ")", ";", "if", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "!", "MI", ".", "isCall", "(", ")", "&&", "MI", ".", "definesRegister", "(", "", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo1", "Func": "isSchedulingBoundary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67095, "Length": 68, "Cover_Rate": 0.5528455284552846} {"Template_token": ["", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isTerminator", "(", ")", "||", "MI", ".", "isPosition", "(", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MI", ";"], "ground_truth": ["while", "(", "++", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "isDebugInstr", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "isSchedulingBoundary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67096, "Length": 53, "Cover_Rate": 0.43089430894308944} {"Template_token": ["", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "hasStoreToStackSlot", "(", "MI", ",", "Accesses", ")", ")", "{", "FrameIndex", "=", "cast", "<", "FixedStackPseudoSourceValue", ">", "(", "Accesses", ".", "front", "(", ")", "->", "getPseudoValue", "(", ")", ")", "->", "getFrameIndex", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo1", "Func": "isStoreToStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67097, "Length": 41, "Cover_Rate": 0.5694444444444444} {"Template_token": ["", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "", ">", "Accesses", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "hasStoreToStackSlot", "(", "MI", ",", "Accesses", ")", ")", "{", "FrameIndex", "=", "cast", "<", "FixedStackPseudoSourceValue", ">", "(", "Accesses", ".", "front", "(", ")", "->", "getPseudoValue", "(", ")", ")", "->", "getFrameIndex", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "isStoreToStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67098, "Length": 52, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", "||", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["}", "else", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67099, "Length": 424, "Cover_Rate": 0.3035075161059413} {"Template_token": ["", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "}", "if", "(", "SubAdd", ")", "{", "unsigned", "Opc", "=", "SubAdd", "->", "getOpcode", "(", ")", ";", "bool", "IsSub", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "if", "(", "!", "IsSub", "||", "(", "SrcReg2", "!=", "", "&&", "SubAdd", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "SubAdd", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", "{", "if", "(", "IsInstrVSel", ")", "return", "false", ";", "", "NewCC", "=", "(", "IsSub", "?", "getSwappedCondition", "(", "CC", ")", ":", "getCmpToAddCondition", "(", "CC", ")", ")", ";", "if", "(", "NewCC", "==", "", ")", "return", "false", ";", "OperandsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "(", "*", "I", ")", ".", "getOperand", "(", "IO", "-", "", ")", ")", ",", "NewCC", ")", ")", ";", "}", "}", "else", "{", "switch", "(", "CC", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "}", "}", "}", "}", "if", "(", "!", "isSafe", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "CmpInstr", ".", "getParent", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "MBB", "->", "succ_begin", "(", ")", ",", "SE", "=", "MBB", "->", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "if", "(", "(", "*", "SI", ")", "->", "isLiveIn", "(", "", ")", ")", "return", "false", ";", "}", "if", "(", "!", "IsThumb1", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", "true", ")", ";", "}", "assert", "(", "!", "isPredicated", "(", "*", "MI", ")", "&&", "", ")", ";", "CmpInstr", ".", "eraseFromParent", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "OperandsToUpdate", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "OperandsToUpdate", "[", "i", "]", ".", "first", "->", "setImm", "(", "OperandsToUpdate", "[", "i", "]", ".", "second", ")", ";", "MI", "->", "clearRegisterDeads", "(", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67100, "Length": 378, "Cover_Rate": 0.3176470588235294} {"Template_token": ["", "assert", "(", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "nullptr", ";", "MachineOperand", "FalseReg", "=", "MI", ".", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "PreviousClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "PreviousClass", ")", ")", "return", "nullptr", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "add", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "", "(", "", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMI", "->", "hasOptionalDef", "(", ")", ")", "NewMI", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "FalseReg", ".", "setImplicit", "(", ")", ";", "NewMI", ".", "add", "(", "FalseReg", ")", ";", "NewMI", "->", "tieOperands", "(", "", ",", "NewMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";"], "ground_truth": ["SeenMIs", ".", "insert", "(", "NewMI", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67101, "Length": 350, "Cover_Rate": 0.8373205741626795} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "MBB", ".", "getParent", "(", ")", "->", "CloneMachineInstr", "(", "&", "Orig", ")", ";", "MI", "->", "substituteRegister", "(", "Orig", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "DestReg", ",", "SubIdx", ",", "TRI", ")", ";", "MBB", ".", "insert", "(", "I", ",", "MI", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "CPI", "=", "Orig", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "Orig", ".", "getDebugLoc", "(", ")", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "PCLabelId", ")", ".", "cloneMemRefs", "(", "Orig", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseInstrInfo1", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67102, "Length": 129, "Cover_Rate": 0.6972972972972973} {"Template_token": ["", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "", ";", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "", ";", "--", "I", ";", "if", "(", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";"], "ground_truth": ["I", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "removeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67103, "Length": 89, "Cover_Rate": 0.7007874015748031} {"Template_token": ["", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["I", "=", "MBB", ".", "end", "(", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "removeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67104, "Length": 39, "Cover_Rate": 0.30708661417322836} {"Template_token": ["", "Cond", "[", "", "]", ".", "setImm", "(", "", "(", "CC", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "reverseBranchCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67105, "Length": 17, "Cover_Rate": 0.3090909090909091} {"Template_token": ["", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "RemoveOperand", "(", "FrameRegIdx", "+", "", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "else", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "}", "if", "(", "", "(", "Offset", ")", "!=", "-", "", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "unsigned", "RotAmt", "=", "", "(", "Offset", ")", ";", "unsigned", "ThisImmVal", "=", "Offset", "&", "", "(", "", ",", "RotAmt", ")", ";", "Offset", "&=", "~", "ThisImmVal", ";", "assert", "(", "", "(", "ThisImmVal", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "ThisImmVal", ")", ";", "}", "else", "{", "unsigned", "ImmIdx", "=", "", ";", "int", "InstrOffs", "=", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";"], "ground_truth": ["InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "rewriteARMFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67106, "Length": 416, "Cover_Rate": 0.4970131421744325} {"Template_token": ["", "++", "Next", ";", "unsigned", "SrcReg", ",", "SrcReg2", ";", "int", "CmpMask", ",", "CmpValue", ";"], "ground_truth": ["if", "(", "Next", "!=", "MI", ".", "getParent", "(", ")", "->", "end", "(", ")", "&&", "analyzeCompare", "(", "*", "Next", ",", "SrcReg", ",", "SrcReg2", ",", "CmpMask", ",", "CmpValue", ")", "&&", "isRedundantFlagInstr", "(", "&", "*", "Next", ",", "SrcReg", ",", "SrcReg2", ",", "CmpValue", ",", "&", "MI", ")", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo1", "Func": "shouldSink", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67108, "Length": 60, "Cover_Rate": 0.6382978723404256} {"Template_token": ["", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", "||", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";"], "ground_truth": ["MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67109, "Length": 506, "Cover_Rate": 0.37343173431734317} {"Template_token": ["", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo21", "Func": "getFramePred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67110, "Length": 32, "Cover_Rate": 0.4383561643835616} {"Template_token": ["", "const", "MachineSDNode", "*", "DefMN", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "DefNode", ")", ";", "unsigned", "DefAlign", "=", "!", "DefMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "DefMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "const", "MachineSDNode", "*", "UseMN", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "UseNode", ")", ";", "unsigned", "UseAlign", "=", "!", "UseMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "UseMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "int", "Latency", "=", "getOperandLatency", "(", "ItinData", ",", "DefMCID", ",", "DefIdx", ",", "DefAlign", ",", "UseMCID", ",", "UseIdx", ",", "UseAlign", ")", ";", "if", "(", "Latency", ">", "", "&&", "(", "Subtarget", ".", "isCortexA8", "(", ")", "||", "Subtarget", ".", "isCortexA9", "(", ")", ")", ")", "{", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "ShOpVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "ShImm", "=", "", "(", "ShOpVal", ")", ";", "if", "(", "ShImm", "==", "", "||", "(", "ShImm", "==", "", "&&", "", "(", "ShOpVal", ")", "==", "", ")", ")", "--", "Latency", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "ShAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "==", "", "||", "ShAmt", "==", "", ")", "--", "Latency", ";", "break", ";", "}", "}", "}", "if", "(", "DefAlign", "<", "", "&&", "Subtarget", ".", "isCortexA9", "(", ")", ")", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo21", "Func": "getOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67111, "Length": 320, "Cover_Rate": 0.33613445378151263} {"Template_token": ["", "static", "inline", "bool", "isIndirectBranchOpcode", "(", "int", "Opc", ")", "{", "return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo22", "Func": "isIndirectBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67112, "Length": 23, "Cover_Rate": 0.7931034482758621} {"Template_token": ["", "bool", "isPredicated", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{"], "ground_truth": ["int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";"], "File": "ARMBaseInstrInfo22", "Func": "isPredicated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67114, "Length": 19, "Cover_Rate": 0.4634146341463415} {"Template_token": ["", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";"], "ground_truth": ["return", "PIdx", "!=", "-", "", "&&", "MI", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", "!=", "", ";"], "File": "ARMBaseInstrInfo22", "Func": "isPredicated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67115, "Length": 28, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "virtual", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumInstrs", ")", "const", "{", "return", "NumInstrs", "&&", "NumInstrs", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo22", "Func": "isProfitableToDupForIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67116, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumInstrs", ")", "const", "{", "return", "NumInstrs", "&&", "NumInstrs", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo22", "Func": "isProfitableToDupForIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67117, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "std", "::", "string", "BaseInstrInfo", "::", "createMIROperandComment", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "Op", ",", "unsigned", "OpIdx", ")", "const", "{", "if", "(", "Op", ".", "getType", "(", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "std", "::", "string", "(", ")", ";", "int", "FirstPredOp", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "FirstPredOp", "!=", "(", "int", ")", "OpIdx", ")", "return", "std", "::", "string", "(", ")", ";", "std", "::", "string", "CC", "=", "", ";", "CC", "+=", "CondCodeToString", "(", "(", "", ")", "Op", ".", "getImm", "(", ")", ")", ";", "return", "CC", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo24", "Func": "createMIROperandComment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67118, "Length": 91, "Cover_Rate": 0.978494623655914} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isAddImmediate", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "*", "&", "Destination", ",", "const", "MachineOperand", "*", "&", "Source", ",", "int64_t", "&", "Offset", ")", "const", "{", "int", "Sign", "=", "", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", ")", "Sign", "=", "-", "", ";", "else", "if", "(", "Opcode", "!=", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo25", "Func": "isAddImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67119, "Length": 104, "Cover_Rate": 0.7074829931972789} {"Template_token": ["", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "Destination", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "Source", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Sign", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo25", "Func": "isAddImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67120, "Length": 79, "Cover_Rate": 0.5374149659863946} {"Template_token": ["", "virtual", "void", "getNoopForElfTarget", "(", "MCInst", "&", "NopInst", ")", "const", "{", "getNoopForMachoTarget", "(", "NopInst", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo26", "Func": "getNoopForElfTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67122, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "MachineOperand", "condCodeOp", "(", "unsigned", "CCReg", "=", "", ")", "{", "return", "MachineOperand", "::", "CreateReg", "(", "CCReg", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo29", "Func": "condCodeOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67123, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "return", "MachineOperand", "::", "CreateReg", "(", "CCReg", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo29", "Func": "condCodeOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67124, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "IntInst", "==", "nullptr", ")", "return", "false", ";", "unsigned", "IntrinsicID", "=", "IntInst", "->", "getIntrinsicID", "(", ")", ";", "return", "(", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo2", "Func": "isGatherScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67127, "Length": 78, "Cover_Rate": 0.6782608695652174} {"Template_token": ["", "inline", "bool", "isLegalAddressImm", "(", "unsigned", "Opcode", ",", "int", "Imm", ",", "const", "TargetInstrInfo", "*", "TII", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "TII", "->", "get", "(", "Opcode", ")", ";", "unsigned", "AddrMode", "=", "(", "Desc", ".", "TSFlags", "&", "", ")", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":"], "ground_truth": ["return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "", "<<", "", ")", "*", "", ")", "-", "", ")", ";"], "File": "ARMBaseInstrInfo2", "Func": "isLegalAddressImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67129, "Length": 69, "Cover_Rate": 0.46621621621621623} {"Template_token": ["", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "", "<<", "", ")", "*", "", ")", "-", "", ")", ";", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "", "<<", "", ")", "*", "", ")", "-", "", ")", "&&", "Imm", "%", "", "==", "", ";", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "", "<<", "", ")", "*", "", ")", "-", "", ")", "&&", "Imm", "%", "", "==", "", ";"], "ground_truth": ["default", ":"], "File": "ARMBaseInstrInfo2", "Func": "isLegalAddressImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67130, "Length": 89, "Cover_Rate": 0.6013513513513513} {"Template_token": ["", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";"], "ground_truth": ["return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMBaseInstrInfo30", "Func": "isLoadFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67131, "Length": 266, "Cover_Rate": 0.6734177215189874} {"Template_token": ["", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo30", "Func": "isLoadFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67132, "Length": 332, "Cover_Rate": 0.8405063291139241} {"Template_token": ["", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}"], "ground_truth": ["return", "", ";"], "File": "ARMBaseInstrInfo30", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67133, "Length": 241, "Cover_Rate": 0.6602739726027397} {"Template_token": ["", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "", ")", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isUncondBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "I", "=", "LastInst", ";", "if", "(", "AllowModify", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isJumpTableBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "I", "=", "LastInst", ";", "if", "(", "AllowModify", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo31", "Func": "AnalyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67134, "Length": 132, "Cover_Rate": 0.37183098591549296} {"Template_token": ["", "BaseInstrInfo", "::", "BaseInstrInfo", "(", ")", ":", "TargetInstrInfoImpl", "(", "Insts", ",", "array_lengthof", "(", "Insts", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo31", "Func": "ARMBaseInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67135, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "BaseInstrInfo", "::", "BaseInstrInfo", "(", ")", ":", "TargetInstrInfoImpl", "(", "Insts", ",", "array_lengthof", "(", "Insts", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo31", "Func": "ARMBaseInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67136, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "}", "else", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "return", "true", ";", "}", "else", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "return", "true", ";"], "ground_truth": ["}", "else", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{"], "File": "ARMBaseInstrInfo31", "Func": "canFoldMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67137, "Length": 49, "Cover_Rate": 0.3161290322580645} {"Template_token": ["", "if", "(", "DestRC", "!=", "SrcRC", ")", "{", "if", "(", "(", "(", "DestRC", "==", "", ")", "&&", "(", "SrcRC", "==", "", ")", ")", "||", "(", "(", "SrcRC", "==", "", ")", "&&", "(", "DestRC", "==", "", ")", ")", ")", "{", "}", "else", "{", "return", "false", ";", "}", "}", "if", "(", "DestRC", "==", "", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ")", ";", "}", "else", "if", "(", "DestRC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else", "if", "(", "(", "DestRC", "==", "", ")", "||", "(", "DestRC", "==", "", ")", ")", "{"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";"], "File": "ARMBaseInstrInfo31", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67138, "Length": 154, "Cover_Rate": 0.55} {"Template_token": ["", "return", "false", ";", "}", "}", "if", "(", "DestRC", "==", "", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ")", ";", "}", "else", "if", "(", "DestRC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else", "if", "(", "(", "DestRC", "==", "", ")", "||", "(", "DestRC", "==", "", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "DestRC", "==", "", ")", "{"], "File": "ARMBaseInstrInfo31", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67139, "Length": 122, "Cover_Rate": 0.4357142857142857} {"Template_token": ["", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "==", "-", "", ")", "{", "PredReg", "=", "", ";", "return", "", ";", "}"], "ground_truth": ["PredReg", "=", "MI", "->", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMBaseInstrInfo31", "Func": "getInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67141, "Length": 40, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "EntrySize", "=", "(", "Opc", "==", "", ")", "?", "", ":", "(", "(", "Opc", "==", "", ")", "?", "", ":", "", ")", ";", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "TID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "unsigned", "InstSize", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "?", "", ":", "", ";", "unsigned", "NumEntries", "=", "getNumJTEntries", "(", "JT", ",", "JTI", ")", ";", "if", "(", "Opc", "==", "", "&&", "(", "NumEntries", "&", "", ")", ")", "++", "NumEntries", ";", "return", "NumEntries", "*", "EntrySize", "+", "InstSize", ";", "}", "default", ":", "return", "", ";", "}", "}", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo31", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67142, "Length": 194, "Cover_Rate": 0.42920353982300885} {"Template_token": ["", "static", "unsigned", "getNumJTEntries", "(", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", ",", "unsigned", "JTI", ")", "{", "return", "JT", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo31", "Func": "getNumJTEntries", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67143, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "return", "JT", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo31", "Func": "getNumJTEntries", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67144, "Length": 13, "Cover_Rate": 0.41935483870967744} {"Template_token": ["", "case", "", ":", "{", "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ">=", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "", ")", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo31", "Func": "isMoveInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67145, "Length": 78, "Cover_Rate": 0.3842364532019704} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo31", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67146, "Length": 131, "Cover_Rate": 0.458041958041958} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", "||", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMBaseInstrInfo31", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67147, "Length": 142, "Cover_Rate": 0.6094420600858369} {"Template_token": ["", "bool", "isSub", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "AddrMode", "=", "", ";", "if", "(", "Opcode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "RemoveOperand", "(", "FrameRegIdx", "+", "", ")", ";", "return", "", ";", "}", "else", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "}", "if", "(", "", "(", "Offset", ")", "!=", "-", "", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", "", ";", "}", "unsigned", "RotAmt", "=", "", "(", "Offset", ")", ";", "unsigned", "ThisImmVal", "=", "Offset", "&", "", "(", "", ",", "RotAmt", ")", ";", "Offset", "&=", "~", "ThisImmVal", ";", "assert", "(", "", "(", "ThisImmVal", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "ThisImmVal", ")", ";", "}", "else", "{", "unsigned", "ImmIdx", "=", "", ";", "int", "InstrOffs", "=", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "break", ";", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseInstrInfo31", "Func": "rewriteARMFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67148, "Length": 412, "Cover_Rate": 0.5953757225433526} {"Template_token": ["", "void", "BaseInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "RC", "==", "", "||", "RC", "==", "", ")", "{"], "File": "ARMBaseInstrInfo31", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67149, "Length": 119, "Cover_Rate": 0.44402985074626866} {"Template_token": ["", "virtual", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCyles", ",", "float", "Probability", ",", "float", "Confidence", ")", "const", "{", "return", "NumCyles", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo33", "Func": "isProfitableToDupForIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67151, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "SrcRegS", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", "->", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", "->", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";"], "ground_truth": ["if", "(", "ImpDefIdx", "!=", "-", "", ")", "MI", "->", "RemoveOperand", "(", "ImpDefIdx", ")", ";"], "File": "ARMBaseInstrInfo34", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67152, "Length": 173, "Cover_Rate": 0.5073313782991202} {"Template_token": ["", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "MIB", ".", "addReg", "(", "SrcRegS", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "MI", "->", "addRegisterKilled", "(", "SrcRegS", ",", "TRI", ",", "true", ")", ";", "}"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";"], "File": "ARMBaseInstrInfo34", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67153, "Length": 111, "Cover_Rate": 0.3255131964809384} {"Template_token": ["", "const", "MachineOperand", "&", "Base", "=", "MI", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "Offset", "=", "MI", ".", "getOperand", "(", "NumOps", "-", "", ")", ";", "Register", "WBReg", "=", "WB", ".", "getReg", "(", ")", ";", "Register", "BaseReg", "=", "Base", ".", "getReg", "(", ")", ";", "Register", "OffReg", "=", "Offset", ".", "getReg", "(", ")", ";", "unsigned", "OffImm", "=", "MI", ".", "getOperand", "(", "NumOps", "-", "", ")", ".", "getImm", "(", ")", ";", "", "Pred", "=", "(", "", ")", "MI", ".", "getOperand", "(", "NumOps", "-", "", ")", ".", "getImm", "(", ")", ";", "switch", "(", "AddrMode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "{", "bool", "isSub", "=", "", "(", "OffImm", ")", "==", "", ";", "unsigned", "Amt", "=", "", "(", "OffImm", ")", ";", "if", "(", "OffReg", "==", "", ")", "{", "if", "(", "", "(", "Amt", ")", "==", "-", "", ")", "return", "nullptr", ";", "UpdateMI", "=", "BuildMI", "(", "MF", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "isSub", "?", "", ":", "", ")", ",", "WBReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "Amt", ")", ".", "add", "(", "predOps", "(", "Pred", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "}", "else", "if", "(", "Amt", "!=", "", ")", "{", "", "ShOpc", "=", "", "(", "OffImm", ")", ";", "unsigned", "SOOpc", "=", "", "(", "ShOpc", ",", "Amt", ")", ";", "UpdateMI", "=", "BuildMI", "(", "MF", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "isSub", "?", "", ":", "", ")", ",", "WBReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "OffReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "SOOpc", ")", ".", "add", "(", "predOps", "(", "Pred", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "}", "else", "UpdateMI", "=", "BuildMI", "(", "MF", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "isSub", "?", "", ":", "", ")", ",", "WBReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "OffReg", ")", ".", "add", "(", "predOps", "(", "Pred", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "}", "case", "", ":", "{", "bool", "isSub", "=", "", "(", "OffImm", ")", "==", "", ";", "unsigned", "Amt", "=", "", "(", "OffImm", ")", ";", "if", "(", "OffReg", "==", "", ")", "UpdateMI", "=", "BuildMI", "(", "MF", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "isSub", "?", "", ":", "", ")", ",", "WBReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "Amt", ")", ".", "add", "(", "predOps", "(", "Pred", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "else", "UpdateMI", "=", "BuildMI", "(", "MF", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "isSub", "?", "", ":", "", ")", ",", "WBReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "OffReg", ")", ".", "add", "(", "predOps", "(", "Pred", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo35", "Func": "convertToThreeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67155, "Length": 461, "Cover_Rate": 0.3775593775593776} {"Template_token": ["", "FUnpredCycles", "=", "FCycles", "+", "NotTakenBranchCost", ";", "}", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TUnpredCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FUnpredCycles", "*", "ScalingUpFactor", ")", ";", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "&&", "TCycles", "+", "FCycles", ">", "", ")", "{", "PredCost", "+=", "(", "(", "TCycles", "+", "FCycles", "-", "", ")", "/", "", ")", "*", "ScalingUpFactor", ";", "}", "}", "else", "{", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FCycles", "*", "ScalingUpFactor", ")", ";"], "ground_truth": ["UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";"], "File": "ARMBaseInstrInfo37", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67156, "Length": 110, "Cover_Rate": 0.43824701195219123} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TBB", ",", "unsigned", "TCycles", ",", "unsigned", "TExtra", ",", "MachineBasicBlock", "&", "FBB", ",", "unsigned", "FCycles", ",", "unsigned", "FExtra", ",", "BranchProbability", "Probability", ")", "const", "{", "if", "(", "!", "TCycles", ")", "return", "false", ";", "const", "unsigned", "ScalingUpFactor", "=", "", ";", "unsigned", "PredCost", "=", "(", "TCycles", "+", "FCycles", "+", "TExtra", "+", "FExtra", ")", "*", "ScalingUpFactor", ";", "unsigned", "UnpredCost", ";", "if", "(", "!", "Subtarget", ".", "hasBranchPredictor", "(", ")", ")", "{"], "ground_truth": ["unsigned", "NotTakenBranchCost", "=", "", ";"], "File": "ARMBaseInstrInfo37", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67157, "Length": 77, "Cover_Rate": 0.30677290836653387} {"Template_token": ["", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "", "<<", "", ")", "*", "", ")", "-", "", ")", "&&", "Imm", "%", "", "==", "", ";", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "", "<<", "", ")", "*", "", ")", "-", "", ")", "&&", "Imm", "%", "", "==", "", ";"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo38", "Func": "isLegalAddressImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67158, "Length": 65, "Cover_Rate": 0.32338308457711445} {"Template_token": ["", "return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo38", "Func": "isLowOverheadTerminatorOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67159, "Length": 18, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "return", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo38", "Func": "isUnspillableTerminatorImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67160, "Length": 18, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo39", "Func": "isLowOverheadTerminatorOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67162, "Length": 22, "Cover_Rate": 0.5365853658536586} {"Template_token": ["", "static", "inline", "bool", "isLowOverheadTerminatorOpcode", "(", "int", "Opc", ")", "{"], "ground_truth": ["return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "File": "ARMBaseInstrInfo39", "Func": "isLowOverheadTerminatorOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67163, "Length": 30, "Cover_Rate": 0.7317073170731707} {"Template_token": ["", "return", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo39", "Func": "isUnspillableTerminatorImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67164, "Length": 26, "Cover_Rate": 0.6046511627906976} {"Template_token": ["", "bool", "isUnspillableTerminatorImpl", "(", "const", "MachineInstr", "*", "MI", ")", "const", "override", "{"], "ground_truth": ["return", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ";"], "File": "ARMBaseInstrInfo39", "Func": "isUnspillableTerminatorImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67165, "Length": 36, "Cover_Rate": 0.8372093023255814} {"Template_token": ["", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["CmpValue", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo43", "Func": "AnalyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67166, "Length": 51, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "CmpValue", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo43", "Func": "AnalyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67167, "Length": 45, "Cover_Rate": 0.5172413793103449} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "}", "if", "(", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", "||", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "if", "(", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Load2", "->", "getOperand", "(", "", ")", ")", ")", "{", "Offset1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "", ")", ")", "->", "getSExtValue", "(", ")", ";", "Offset2", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load2", "->", "getOperand", "(", "", ")", ")", "->", "getSExtValue", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo43", "Func": "areLoadsFromSameBasePtr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67168, "Length": 163, "Cover_Rate": 0.4738372093023256} {"Template_token": ["", "}", "if", "(", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", "||", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "if", "(", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Load2", "->", "getOperand", "(", "", ")", ")", ")", "{", "Offset1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "", ")", ")", "->", "getSExtValue", "(", ")", ";"], "ground_truth": ["Offset2", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load2", "->", "getOperand", "(", "", ")", ")", "->", "getSExtValue", "(", ")", ";"], "File": "ARMBaseInstrInfo43", "Func": "areLoadsFromSameBasePtr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67169, "Length": 120, "Cover_Rate": 0.3488372093023256} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "ConvertToSetZeroFlag", "(", "MachineInstr", "*", "MI", ",", "MachineInstr", "*", "CmpInstr", ")", "const", "{", "if", "(", "MI", "->", "getParent", "(", ")", "!=", "CmpInstr", "->", "getParent", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "const_iterator", "I", "=", "CmpInstr", ",", "E", "=", "MI", ",", "B", "=", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ";", "--", "I", ";", "for", "(", ";", "I", "!=", "E", ";", "--", "I", ")", "{"], "ground_truth": ["const", "MachineInstr", "&", "Instr", "=", "*", "I", ";"], "File": "ARMBaseInstrInfo43", "Func": "ConvertToSetZeroFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67170, "Length": 77, "Cover_Rate": 0.3347826086956522} {"Template_token": ["", "MachineInstr", "*", "MemMI", "=", "NULL", ";", "unsigned", "AddrMode", "=", "(", "TSFlags", "&", "", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "bool", "isLoad", "=", "!", "TID", ".", "mayStore", "(", ")", ";", "const", "MachineOperand", "&", "WB", "=", "isLoad", "?", "MI", "->", "getOperand", "(", "", ")", ":", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "Base", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "Offset", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ";", "unsigned", "WBReg", "=", "WB", ".", "getReg", "(", ")", ";", "unsigned", "BaseReg", "=", "Base", ".", "getReg", "(", ")", ";", "unsigned", "OffReg", "=", "Offset", ".", "getReg", "(", ")", ";", "unsigned", "OffImm", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getImm", "(", ")", ";", "", "Pred", "=", "(", "", ")", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getImm", "(", ")", ";", "switch", "(", "AddrMode", ")", "{", "default", ":", "assert", "(", "false", "&&", "", ")", ";", "return", "NULL", ";", "case", "", ":", "{", "bool", "isSub", "=", "", "(", "OffImm", ")", "==", "", ";", "unsigned", "Amt", "=", "", "(", "OffImm", ")", ";", "if", "(", "OffReg", "==", "", ")", "{", "if", "(", "", "(", "Amt", ")", "==", "-", "", ")", "return", "NULL", ";", "UpdateMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "isSub", "?", "", ":", "", ")", ",", "WBReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "Amt", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "if", "(", "Amt", "!=", "", ")", "{", "", "ShOpc", "=", "", "(", "OffImm", ")", ";", "unsigned", "SOOpc", "=", "", "(", "ShOpc", ",", "Amt", ")", ";", "UpdateMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "isSub", "?", "", ":", "", ")", ",", "WBReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "OffReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "SOOpc", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "UpdateMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "isSub", "?", "", ":", "", ")", ",", "WBReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "OffReg", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "bool", "isSub", "=", "", "(", "OffImm", ")", "==", "", ";", "unsigned", "Amt", "=", "", "(", "OffImm", ")", ";"], "ground_truth": ["if", "(", "OffReg", "==", "", ")", "UpdateMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "isSub", "?", "", ":", "", ")", ",", "WBReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "Amt", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMBaseInstrInfo43", "Func": "convertToThreeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67171, "Length": 479, "Cover_Rate": 0.38660209846650523} {"Template_token": ["", "unsigned", "PCLabelId", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "ConstantPoolValue", "*", "NewCPV", "=", "", ";", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "NewCPV", "=", "new", "ConstantPoolValue", "(", "ACPV", "->", "getGV", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isExtSymbol", "(", ")", ")", "NewCPV", "=", "new", "ConstantPoolValue", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ",", "ACPV", "->", "getSymbol", "(", ")", ",", "PCLabelId", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "NewCPV", "=", "new", "ConstantPoolValue", "(", "ACPV", "->", "getBlockAddress", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "NewCPV", "=", "new", "ConstantPoolValue", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "NewCPV", ",", "MCPE", ".", "getAlignment", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo43", "Func": "duplicateCPV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67173, "Length": 151, "Cover_Rate": 0.6317991631799164} {"Template_token": ["", "break", ";", "}", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "EntrySize", "=", "(", "Opc", "==", "", ")", "?", "", ":", "(", "(", "Opc", "==", "", ")", "?", "", ":", "", ")", ";", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "TID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "assert", "(", "MJTI", "!=", "", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "unsigned", "InstSize", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "?", "", ":", "", ";", "unsigned", "NumEntries", "=", "getNumJTEntries", "(", "JT", ",", "JTI", ")", ";", "if", "(", "Opc", "==", "", "&&", "(", "NumEntries", "&", "", ")", ")", "++", "NumEntries", ";", "return", "NumEntries", "*", "EntrySize", "+", "InstSize", ";", "}", "default", ":", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo43", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67174, "Length": 264, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "bool", "BaseInstrInfo", "::"], "ground_truth": ["isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumT", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "NumF", ")", "const", "{"], "File": "ARMBaseInstrInfo43", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67175, "Length": 21, "Cover_Rate": 0.6} {"Template_token": ["", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "AddDefaultPred", "(", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", "(", "", ")", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "}", "break", ";", "case", "", ":", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", "(", "", ")", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "break", ";", "}", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMBaseInstrInfo43", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67177, "Length": 333, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";"], "File": "ARMBaseInstrInfo43", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67178, "Length": 67, "Cover_Rate": 0.33004926108374383} {"Template_token": ["", "case", "", ":", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", "(", "", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDefaultPred", "(", "MIB", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", "(", "", ")", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";"], "ground_truth": ["MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";"], "File": "ARMBaseInstrInfo43", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67179, "Length": 414, "Cover_Rate": 0.45594713656387664} {"Template_token": ["", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "if", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", ")", "RC", "=", "", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "case", "", ":", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "break", ";", "case", "", ":", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", "(", "", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";"], "File": "ARMBaseInstrInfo43", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67180, "Length": 448, "Cover_Rate": 0.4933920704845815} {"Template_token": ["", "if", "(", "!", "MI", ".", "isMoveReg", "(", ")", "||", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "Dest", "=", "MI", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["Src", "=", "MI", ".", "getOperand", "(", "", ")", ";"], "File": "ARMBaseInstrInfo44", "Func": "isCopyInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67181, "Length": 62, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isCopyInstr", "(", "const", "MachineInstr", "&", "MI", ",", "MachineOperand", "&", "Src", ",", "MachineOperand", "&", "Dest", ")", "const", "{"], "ground_truth": ["if", "(", "!", "MI", ".", "isMoveReg", "(", ")", "||", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo44", "Func": "isCopyInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67182, "Length": 64, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "UI", "=", "MRI", "->", "use_begin", "(", "SrcReg", ")", ",", "UE", "=", "MRI", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getParent", "(", ")", "!=", "CmpInstr", "->", "getParent", "(", ")", ")", "continue", ";", "MachineInstr", "*", "PotentialAND", "=", "&", "*", "UI", ";", "if", "(", "!", "isSuitableForMask", "(", "PotentialAND", ",", "SrcReg", ",", "CmpMask", ",", "true", ")", ")", "continue", ";", "MI", "=", "PotentialAND", ";", "break", ";", "}", "if", "(", "!", "MI", ")", "return", "false", ";", "}", "}", "if", "(", "MI", "->", "getParent", "(", ")", "!=", "CmpInstr", "->", "getParent", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "const_iterator", "I", "=", "CmpInstr", ",", "E", "=", "MI", ",", "B", "=", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ";", "if", "(", "I", "==", "B", ")", "return", "false", ";", "--", "I", ";", "for", "(", ";", "I", "!=", "E", ";", "--", "I", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "}", "if", "(", "I", "==", "B", ")", "return", "false", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "", "CC", "=", "(", "", ")", "Instr", ".", "getOperand", "(", "IO", "-", "", ")", ".", "getImm", "(", ")", ";", "switch", "(", "CC", ")", "{", "default", ":", "isSafe", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo45", "Func": "OptimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67183, "Length": 423, "Cover_Rate": 0.6945812807881774} {"Template_token": ["", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", "->", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", ";", "return", "(", "NumRegs", "/", "", ")", "+", "(", "NumRegs", "%", "", ")", "+", "", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", "->", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", "+", "", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", ")", "{", "if", "(", "NumRegs", "<", "", ")", "return", "", ";", "int", "A8UOps", "=", "(", "NumRegs", "/", "", ")", ";", "if", "(", "NumRegs", "%", "", ")", "++", "A8UOps", ";", "return", "A8UOps", ";", "}", "else", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "{", "int", "A9UOps", "=", "(", "NumRegs", "/", "", ")", ";", "if", "(", "(", "NumRegs", "%", "", ")", "||", "!", "MI", "->", "hasOneMemOperand", "(", ")", "||", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", "<", "", ")", "++", "A9UOps", ";", "return", "A9UOps", ";", "}", "else", "{", "return", "NumRegs", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo47", "Func": "getNumMicroOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67186, "Length": 254, "Cover_Rate": 0.5302713987473904} {"Template_token": ["", "unsigned", "Reg", "=", "DefMO", ".", "getReg", "(", ")", ";", "const", "MCInstrDesc", "*", "DefMCID", "=", "&", "DefMI", "->", "getDesc", "(", ")", ";", "const", "MCInstrDesc", "*", "UseMCID", "=", "&", "UseMI", "->", "getDesc", "(", ")", ";", "unsigned", "DefAdj", "=", "", ";", "if", "(", "DefMI", "->", "isBundle", "(", ")", ")", "{", "DefMI", "=", "getBundledDefMI", "(", "&", "getRegisterInfo", "(", ")", ",", "DefMI", ",", "Reg", ",", "DefIdx", ",", "DefAdj", ")", ";", "DefMCID", "=", "&", "DefMI", "->", "getDesc", "(", ")", ";", "}", "if", "(", "DefMI", "->", "isCopyLike", "(", ")", "||", "DefMI", "->", "isInsertSubreg", "(", ")", "||", "DefMI", "->", "isRegSequence", "(", ")", "||", "DefMI", "->", "isImplicitDef", "(", ")", ")", "{", "return", "", ";", "}", "unsigned", "UseAdj", "=", "", ";", "if", "(", "UseMI", "->", "isBundle", "(", ")", ")", "{", "unsigned", "NewUseIdx", ";", "const", "MachineInstr", "*", "NewUseMI", "=", "getBundledUseMI", "(", "&", "getRegisterInfo", "(", ")", ",", "UseMI", ",", "Reg", ",", "NewUseIdx", ",", "UseAdj", ")", ";", "if", "(", "!", "NewUseMI", ")", "return", "-", "", ";", "UseMI", "=", "NewUseMI", ";", "UseIdx", "=", "NewUseIdx", ";", "UseMCID", "=", "&", "UseMI", "->", "getDesc", "(", ")", ";", "}", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "DefMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "return", "Subtarget", ".", "isCortexA9", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "UseMI", "->", "isBranch", "(", ")", ")", "return", "", ";", "unsigned", "Latency", "=", "getInstrLatency", "(", "ItinData", ",", "DefMI", ")", ";", "if", "(", "Latency", ">", "", "&&", "Subtarget", ".", "isThumb2", "(", ")", ")", "{", "const", "MachineFunction", "*", "MF", "=", "DefMI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["if", "(", "MF", "->", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "OptimizeForSize", ")", ")", "--", "Latency", ";"], "File": "ARMBaseInstrInfo47", "Func": "getOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67187, "Length": 268, "Cover_Rate": 0.5594989561586639} {"Template_token": ["", "}", "if", "(", "DefMI", "->", "isCopyLike", "(", ")", "||", "DefMI", "->", "isInsertSubreg", "(", ")", "||", "DefMI", "->", "isRegSequence", "(", ")", "||", "DefMI", "->", "isImplicitDef", "(", ")", ")", "{", "return", "", ";", "}", "unsigned", "UseAdj", "=", "", ";", "if", "(", "UseMI", "->", "isBundle", "(", ")", ")", "{", "unsigned", "NewUseIdx", ";", "const", "MachineInstr", "*", "NewUseMI", "=", "getBundledUseMI", "(", "&", "getRegisterInfo", "(", ")", ",", "UseMI", ",", "Reg", ",", "NewUseIdx", ",", "UseAdj", ")", ";", "if", "(", "!", "NewUseMI", ")", "return", "-", "", ";", "UseMI", "=", "NewUseMI", ";", "UseIdx", "=", "NewUseIdx", ";", "UseMCID", "=", "&", "UseMI", "->", "getDesc", "(", ")", ";", "}", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "DefMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "return", "Subtarget", ".", "isCortexA9", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "UseMI", "->", "isBranch", "(", ")", ")", "return", "", ";", "unsigned", "Latency", "=", "getInstrLatency", "(", "ItinData", ",", "DefMI", ")", ";", "if", "(", "Latency", ">", "", "&&", "Subtarget", ".", "isThumb2", "(", ")", ")", "{", "const", "MachineFunction", "*", "MF", "=", "DefMI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "OptimizeForSize", ")", ")", "--", "Latency", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo47", "Func": "getOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67188, "Length": 195, "Cover_Rate": 0.407098121085595} {"Template_token": ["", "unsigned", "Reg", "=", "DefMI", "->", "getOperand", "(", "DefIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "DepMI", "->", "readsRegister", "(", "Reg", ",", "&", "getRegisterInfo", "(", ")", ")", "||", "!", "isPredicated", "(", "DepMI", ")", ")", "return", "", ";"], "ground_truth": ["return", "getInstrLatency", "(", "ItinData", ",", "DefMI", ")", ";"], "File": "ARMBaseInstrInfo47", "Func": "getOutputLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67189, "Length": 45, "Cover_Rate": 0.6338028169014085} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "", ">", ",", "", ">", "OperandsToUpdate", ";", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "CmpInstr", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "", "CC", "=", "(", "", ")", "Instr", ".", "getOperand", "(", "IO", "-", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Sub", ")", "{", "", "NewCC", "=", "getSwappedCondition", "(", "CC", ")", ";", "if", "(", "NewCC", "==", "", ")", "return", "false", ";", "if", "(", "SrcReg2", "!=", "", "&&", "Sub", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "Sub", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", "OperandsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "(", "*", "I", ")", ".", "getOperand", "(", "IO", "-", "", ")", ")", ",", "NewCC", ")", ")", ";", "}", "else", "switch", "(", "CC", ")", "{", "default", ":", "isSafe", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "}", "}", "}"], "ground_truth": ["if", "(", "!", "isSafe", "&&", "!", "Sub", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo47", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67192, "Length": 366, "Cover_Rate": 0.38006230529595014} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";"], "ground_truth": ["AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";"], "File": "ARMBaseInstrInfo47", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67193, "Length": 431, "Cover_Rate": 0.513095238095238} {"Template_token": ["", "switch", "(", "RC", "->", "getSize", "(", ")", "/", "", ")", "{", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMBaseInstrInfo47", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67194, "Length": 267, "Cover_Rate": 0.31785714285714284} {"Template_token": ["", "Create", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ",", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ",", "PCLabelId", ",", "", ",", "ACPV", "->", "getModifier", "(", ")", ")", ";", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "&", "MF", ".", "getFunction", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "NewCPV", "=", "ConstantPoolMBB", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ",", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ",", "PCLabelId", ",", "", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "NewCPV", ",", "MCPE", ".", "getAlignment", "(", ")", ")", ";"], "ground_truth": ["return", "PCLabelId", ";"], "File": "ARMBaseInstrInfo4", "Func": "duplicateCPV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67195, "Length": 164, "Cover_Rate": 0.5093167701863354} {"Template_token": ["", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "&", "MF", ".", "getFunction", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "NewCPV", "=", "ConstantPoolMBB", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ",", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ",", "PCLabelId", ",", "", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "NewCPV", ",", "MCPE", ".", "getAlignment", "(", ")", ")", ";", "return", "PCLabelId", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo4", "Func": "duplicateCPV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67196, "Length": 130, "Cover_Rate": 0.40372670807453415} {"Template_token": ["", "bool", "isThumb", "=", "Subtarget", ".", "isThumb", "(", ")", ";", "unsigned", "FuncOp", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "Opc", "=", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", "?", "isThumb", "?", "", ":", "", ":", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ":", "", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "add", "(", "Call", "->", "getOperand", "(", "FuncOp", ")", ")", ";"], "File": "ARMBaseInstrInfo50", "Func": "buildOutlinedFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67197, "Length": 85, "Cover_Rate": 0.4857142857142857} {"Template_token": ["", "unsigned", "LastInstrOpcode", "=", "RepeatedSequenceLocs", "[", "", "]", ".", "back", "(", ")", "->", "getOpcode", "(", ")", ";", "auto", "SetCandidateCallInfo", "=", "[", "&", "RepeatedSequenceLocs", "]", "(", "unsigned", "CallID", ",", "unsigned", "NumBytesForCall", ")", "{", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "C", ".", "setCallInfo", "(", "CallID", ",", "NumBytesForCall", ")", ";", "}", ";", "auto", "Costs", "=", "std", "::", "make_unique", "<", "OutlinerCosts", ">", "(", "Subtarget", ")", ";", "unsigned", "FrameID", "=", "", ";", "unsigned", "NumBytesToCreateFrame", "=", "", ";", "if", "(", "RepeatedSequenceLocs", "[", "", "]", ".", "back", "(", ")", "->", "isTerminator", "(", ")", ")", "{", "FrameID", "=", "MachineOutlinerTailCall", ";", "NumBytesToCreateFrame", "=", "Costs", "->", "FrameTailCall", ";", "SetCandidateCallInfo", "(", "MachineOutlinerTailCall", ",", "Costs", "->", "CallTailCall", ")", ";", "}", "else", "if", "(", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", ")", "{", "FrameID", "=", "MachineOutlinerThunk", ";"], "ground_truth": ["NumBytesToCreateFrame", "=", "Costs", "->", "FrameThunk", ";"], "File": "ARMBaseInstrInfo50", "Func": "getOutliningCandidateInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67198, "Length": 145, "Cover_Rate": 0.327313769751693} {"Template_token": ["", "if", "(", "(", "MIFlags", "&", "", ")", "==", "", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "isTerminator", "(", ")", ")", "{", "if", "(", "isPredicated", "(", "MI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "getParent", "(", ")", "->", "succ_empty", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Legal", ";", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "}", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isCPI", "(", ")", "||", "MOP", ".", "isJTI", "(", ")", "||", "MOP", ".", "isCFIIndex", "(", ")", "||", "MOP", ".", "isFI", "(", ")", "||", "MOP", ".", "isTargetIndex", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "}", "if", "(", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "auto", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "LegalTerminator", ";", "return", "UnknownCallOutlineType", ";", "}", "if", "(", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", "||", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", "||", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "isPosition", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "return", "outliner", "::", "InstrType", "::", "Legal", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo50", "Func": "getOutliningType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67199, "Length": 277, "Cover_Rate": 0.5} {"Template_token": ["", "Opc", "=", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "if", "(", "isThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "MIB", ")", ";", "return", "It", ";", "}", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "CallMIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ";", "if", "(", "isThumb", ")", "CallMIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "CallMIB", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";"], "ground_truth": ["return", "It", ";"], "File": "ARMBaseInstrInfo50", "Func": "insertOutlinedCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67200, "Length": 144, "Cover_Rate": 0.6486486486486487} {"Template_token": ["", "OutlinerCosts", "(", "const", "Subtarget", "&", "target", ")", ":", "CallTailCall", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameTailCall", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallThunk", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameThunk", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo50", "Func": "OutlinerCosts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67201, "Length": 61, "Cover_Rate": 1.0} {"Template_token": ["", "OutlinerCosts", "(", "const", "Subtarget", "&", "target", ")", ":", "CallTailCall", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameTailCall", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "CallThunk", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ",", "FrameThunk", "(", "target", ".", "isThumb", "(", ")", "?", "", ":", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo50", "Func": "OutlinerCosts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67202, "Length": 61, "Cover_Rate": 1.0} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "", ">", ",", "", ">", "OperandsToUpdate", ";", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "CmpInstr", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "", "CC", "=", "(", "", ")", "Instr", ".", "getOperand", "(", "IO", "-", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Sub", ")", "{", "", "NewCC", "=", "getSwappedCondition", "(", "CC", ")", ";", "if", "(", "NewCC", "==", "", ")", "return", "false", ";", "if", "(", "SrcReg2", "!=", "", "&&", "Sub", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "Sub", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", "OperandsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "(", "*", "I", ")", ".", "getOperand", "(", "IO", "-", "", ")", ")", ",", "NewCC", ")", ")", ";", "}", "else", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "}", "}", "}", "if", "(", "!", "isSafe", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "CmpInstr", "->", "getParent", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "MBB", "->", "succ_begin", "(", ")", ",", "SE", "=", "MBB", "->", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "if", "(", "(", "*", "SI", ")", "->", "isLiveIn", "(", "", ")", ")", "return", "false", ";", "}", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", "true", ")", ";", "CmpInstr", "->", "eraseFromParent", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "OperandsToUpdate", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "OperandsToUpdate", "[", "i", "]", ".", "first", "->", "setImm", "(", "OperandsToUpdate", "[", "i", "]", ".", "second", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo52", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67203, "Length": 489, "Cover_Rate": 0.48415841584158414} {"Template_token": ["", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2", "(", ")", ")", "return", "(", "ScheduleHazardRecognizer", "*", ")", "new", "HazardRecognizer", "(", "II", ",", "*", "this", ",", "getRegisterInfo", "(", ")", ",", "Subtarget", ")", ";", "return", "TargetInstrInfoImpl", "::", "CreateTargetPostRAHazardRecognizer", "(", "II", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo54", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67205, "Length": 52, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2", "(", ")", ")", "return", "(", "ScheduleHazardRecognizer", "*", ")", "new", "HazardRecognizer", "(", "II", ",", "*", "this", ",", "getRegisterInfo", "(", ")", ",", "Subtarget", ")", ";"], "ground_truth": ["return", "TargetInstrInfoImpl", "::", "CreateTargetPostRAHazardRecognizer", "(", "II", ")", ";"], "File": "ARMBaseInstrInfo54", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67206, "Length": 51, "Cover_Rate": 0.9107142857142857} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "return", "getInlineAsmLength", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ",", "*", "MAI", ")", ";", "if", "(", "MI", "->", "isLabel", "(", ")", ")", "return", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "PROLOG_LABEL", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "", ";", "}", "break", ";", "}", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "EntrySize", "=", "(", "Opc", "==", "", ")", "?", "", ":", "(", "(", "Opc", "==", "", ")", "?", "", ":", "", ")", ";", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "TID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "assert", "(", "MJTI", "!=", "", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "unsigned", "InstSize", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "?", "", ":", "", ";", "unsigned", "NumEntries", "=", "getNumJTEntries", "(", "JT", ",", "JTI", ")", ";", "if", "(", "Opc", "==", "", "&&", "(", "NumEntries", "&", "", ")", ")", "++", "NumEntries", ";", "return", "NumEntries", "*", "EntrySize", "+", "InstSize", ";", "}", "default", ":", "return", "", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo54", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67207, "Length": 355, "Cover_Rate": 0.6988188976377953} {"Template_token": ["", "const", "TargetInstrDesc", "&", "UseTID", "=", "get", "(", "UseNode", "->", "getMachineOpcode", "(", ")", ")", ";", "const", "MachineSDNode", "*", "DefMN", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "DefNode", ")", ";", "unsigned", "DefAlign", "=", "!", "DefMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "DefMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "const", "MachineSDNode", "*", "UseMN", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "UseNode", ")", ";", "unsigned", "UseAlign", "=", "!", "UseMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "UseMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "int", "Latency", "=", "getOperandLatency", "(", "ItinData", ",", "DefTID", ",", "DefIdx", ",", "DefAlign", ",", "UseTID", ",", "UseIdx", ",", "UseAlign", ")", ";", "if", "(", "Latency", ">", "", "&&", "(", "Subtarget", ".", "isCortexA8", "(", ")", "||", "Subtarget", ".", "isCortexA9", "(", ")", ")", ")", "{", "switch", "(", "DefTID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "ShOpVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "ShImm", "=", "", "(", "ShOpVal", ")", ";", "if", "(", "ShImm", "==", "", "||", "(", "ShImm", "==", "", "&&", "", "(", "ShOpVal", ")", "==", "", ")", ")", "--", "Latency", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "ShAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "==", "", "||", "ShAmt", "==", "", ")", "--", "Latency", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo54", "Func": "getOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67208, "Length": 253, "Cover_Rate": 0.6185819070904646} {"Template_token": ["", "const", "InstrItineraryData", "*", "II", "=", "&", "static_cast", "<", "const", "Subtarget", "*", ">", "(", "STI", ")", "->", "getInstrItineraryData", "(", ")", ";", "return", "new", "ScoreboardHazardRecognizer", "(", "II", ",", "DAG", ",", "", ")", ";", "}", "return", "TargetInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "STI", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo55", "Func": "CreateTargetHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67209, "Length": 43, "Cover_Rate": 0.6323529411764706} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "GetInstSizeInBytes", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "getSize", "(", ")", ")", "return", "MCID", ".", "getSize", "(", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "return", "getInlineAsmLength", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ",", "*", "MAI", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "return", "", ";", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleLength", "(", "MI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "EntrySize", "=", "(", "Opc", "==", "", ")", "?", "", ":", "(", "(", "Opc", "==", "", ")", "?", "", ":", "", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "assert", "(", "MJTI", "!=", "nullptr", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "unsigned", "InstSize", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "?", "", ":", "", ";", "unsigned", "NumEntries", "=", "JT", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", ";", "if", "(", "Opc", "==", "", "&&", "(", "NumEntries", "&", "", ")", ")", "++", "NumEntries", ";", "return", "NumEntries", "*", "EntrySize", "+", "InstSize", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo56", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67210, "Length": 390, "Cover_Rate": 0.874439461883408} {"Template_token": ["", "MachineOperand", "LDWb", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "LDM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "isThumb1", "?", "", ":", "", ")", ")", ".", "add", "(", "LDWb", ")", ";", "}", "else", "{", "LDM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ";", "}", "if", "(", "isThumb1", "||", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "{", "MachineOperand", "STWb", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "STM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "isThumb1", "?", "", ":", "", ")", ")", ".", "add", "(", "STWb", ")", ";", "}", "else", "{", "STM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ";", "}", "MachineOperand", "LDBase", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "LDM", ".", "add", "(", "LDBase", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MachineOperand", "STBase", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "STM", ".", "add", "(", "STBase", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["SmallVector", "<", "unsigned", ",", "", ">", "ScratchRegs", ";"], "File": "ARMBaseInstrInfo58", "Func": "expandMEMCPY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67211, "Length": 226, "Cover_Rate": 0.4923747276688453} {"Template_token": ["", "const", "BaseInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "LDM", ",", "STM", ";", "if", "(", "isThumb1", "||", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "{", "MachineOperand", "LDWb", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "LDM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "isThumb1", "?", "", ":", "", ")", ")", ".", "add", "(", "LDWb", ")", ";", "}", "else", "{", "LDM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ";", "}", "if", "(", "isThumb1", "||", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "{", "MachineOperand", "STWb", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "STM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "isThumb1", "?", "", ":", "", ")", ")", ".", "add", "(", "STWb", ")", ";", "}", "else", "{", "STM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ";", "}", "MachineOperand", "LDBase", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "LDM", ".", "add", "(", "LDBase", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MachineOperand", "STBase", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["STM", ".", "add", "(", "STBase", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMBaseInstrInfo58", "Func": "expandMEMCPY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67212, "Length": 261, "Cover_Rate": 0.5686274509803921} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadImmOpc", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "if", "(", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";"], "File": "ARMBaseInstrInfo5", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67213, "Length": 130, "Cover_Rate": 0.4961832061068702} {"Template_token": ["", "static", "inline", "bool", "isVCTP", "(", "const", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["default", ":"], "File": "ARMBaseInstrInfo5", "Func": "isVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67214, "Length": 22, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "if", "(", "!", "isEligibleForITBlock", "(", "&", "MI", ")", ")", "return", "false", ";", "FunctionInfo", "*", "AFI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", ")", "return", "isV8EligibleForIT", "(", "&", "MI", ")", ";", "}", "else", "{", "if", "(", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo63", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67216, "Length": 86, "Cover_Rate": 0.6935483870967742} {"Template_token": ["", "if", "(", "isPredicated", "(", "MI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "getParent", "(", ")", "->", "succ_empty", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Legal", ";", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "}", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isCPI", "(", ")", "||", "MOP", ".", "isJTI", "(", ")", "||", "MOP", ".", "isCFIIndex", "(", ")", "||", "MOP", ".", "isFI", "(", ")", "||", "MOP", ".", "isTargetIndex", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "}", "if", "(", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "const", "Function", "*", "Callee", "=", "nullptr", ";", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isGlobal", "(", ")", ")", "{", "Callee", "=", "dyn_cast", "<", "Function", ">", "(", "MOP", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "}", "}", "if", "(", "Callee", "&&", "(", "Callee", "->", "getName", "(", ")", "==", "", "||", "Callee", "->", "getName", "(", ")", "==", "", "||", "Callee", "->", "getName", "(", ")", "==", "", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "auto", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "LegalTerminator", ";"], "ground_truth": ["if", "(", "!", "Callee", ")", "return", "UnknownCallOutlineType", ";"], "File": "ARMBaseInstrInfo65", "Func": "getOutliningType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67218, "Length": 263, "Cover_Rate": 0.3283395755305868} {"Template_token": ["", "SmallVector", "<", "MachineOperand", ",", "", ">", "RegList", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "RegList", ".", "push_back", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "unsigned", "CurReg", "=", "FirstReg", "-", "", ";", "CurReg", ">=", "RD0Reg", "&&", "RegsNeeded", ";", "--", "CurReg", ")", "{", "if", "(", "!", "IsPop", ")", "{", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "false", ",", "false", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "continue", ";", "}", "if", "(", "isCalleeSavedRegister", "(", "CurReg", ",", "CSRegs", ")", "||", "isAnySubRegLive", "(", "CurReg", ",", "TRI", ",", "MI", ")", ")", "{", "if", "(", "IsVFPPushPop", ")", "return", "false", ";", "else", "continue", ";", "}", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "true", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo66", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67219, "Length": 175, "Cover_Rate": 0.35070140280561124} {"Template_token": ["", "if", "(", "NumBytes", "%", "(", "IsVFPPushPop", "?", "", ":", "", ")", "!=", "", ")", "return", "false", ";", "int", "RegListIdx", "=", "IsT1PushPop", "?", "", ":", "", ";", "unsigned", "FirstReg", "=", "MI", "->", "getOperand", "(", "RegListIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "RD0Reg", ",", "RegsNeeded", ";", "if", "(", "IsVFPPushPop", ")", "{", "RD0Reg", "=", "", ";", "RegsNeeded", "=", "NumBytes", "/", "", ";", "}", "else", "{", "RD0Reg", "=", "", ";", "RegsNeeded", "=", "NumBytes", "/", "", ";", "}", "SmallVector", "<", "MachineOperand", ",", "", ">", "RegList", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "RegList", ".", "push_back", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "unsigned", "CurReg", "=", "FirstReg", "-", "", ";", "CurReg", ">=", "RD0Reg", "&&", "RegsNeeded", ";", "--", "CurReg", ")", "{", "if", "(", "!", "IsPop", ")", "{", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "false", ",", "false", ",", "false", ",", "false", ",", "true", ")", ")", ";"], "ground_truth": ["--", "RegsNeeded", ";"], "File": "ARMBaseInstrInfo66", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67220, "Length": 192, "Cover_Rate": 0.3847695390781563} {"Template_token": ["", "void", "adjustTripCount", "(", "int", "TripCountAdjust", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo70", "Func": "adjustTripCount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67221, "Length": 9, "Cover_Rate": 1.0} {"Template_token": ["", "void", "adjustTripCount", "(", "int", "TripCountAdjust", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo70", "Func": "adjustTripCount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67222, "Length": 9, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "!", "FBB", "&&", "", ")", ";", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "if", "(", "I", "->", "isReturn", "(", ")", ")", "{", "CantAnalyze", "=", "true", ";", "}", "else", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", "&&", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "enableMachinePipeliner", "(", ")", ")", "{", "if", "(", "!", "Cond", ".", "empty", "(", ")", ")", "return", "true", ";", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "I", "->", "getOpcode", "(", ")", ")", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "}", "else", "{", "return", "true", ";", "}", "if", "(", "!", "isPredicated", "(", "*", "I", ")", "&&", "(", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isIndirectBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isJumpTableBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "I", "->", "isReturn", "(", ")", ")", ")", "{", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "nullptr", ";"], "ground_truth": ["if", "(", "AllowModify", ")", "{"], "File": "ARMBaseInstrInfo70", "Func": "analyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67223, "Length": 230, "Cover_Rate": 0.39655172413793105} {"Template_token": ["", "PipelinerLoopInfo", "(", "MachineInstr", "*", "EndLoop", ",", "MachineInstr", "*", "LoopCount", ")", ":", "EndLoop", "(", "EndLoop", ")", ",", "LoopCount", "(", "LoopCount", ")", ",", "MF", "(", "EndLoop", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ",", "TII", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo70", "Func": "ARMPipelinerLoopInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67224, "Length": 48, "Cover_Rate": 1.0} {"Template_token": ["", "PipelinerLoopInfo", "(", "MachineInstr", "*", "EndLoop", ",", "MachineInstr", "*", "LoopCount", ")", ":", "EndLoop", "(", "EndLoop", ")", ",", "LoopCount", "(", "LoopCount", ")", ",", "MF", "(", "EndLoop", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ",", "TII", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo70", "Func": "ARMPipelinerLoopInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67225, "Length": 48, "Cover_Rate": 1.0} {"Template_token": ["", "BuildMI", "(", "&", "MBB", ",", "LoopDec", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "LoopDec", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "ground_truth": ["Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";"], "File": "ARMBaseInstrInfo70", "Func": "createTripCountGreaterCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67226, "Length": 74, "Cover_Rate": 0.3045267489711934} {"Template_token": ["", "void", "disposed", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo70", "Func": "disposed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67227, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "void", "disposed", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo70", "Func": "disposed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67228, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "ImpDefIdx", "!=", "-", "", ")", "MI", ".", "removeOperand", "(", "ImpDefIdx", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "MIB", ".", "addReg", "(", "SrcRegS", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "MI", ".", "addRegisterKilled", "(", "SrcRegS", ",", "TRI", ",", "true", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo70", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67229, "Length": 132, "Cover_Rate": 0.32195121951219513} {"Template_token": ["", "Register", "SrcRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";"], "File": "ARMBaseInstrInfo70", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67230, "Length": 148, "Cover_Rate": 0.36097560975609755} {"Template_token": ["", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "Size", "=", "getInlineAsmLength", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ",", "*", "MAI", ")", ";", "if", "(", "!", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ")", "Size", "=", "alignTo", "(", "Size", ",", "", ")", ";", "return", "Size", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo70", "Func": "getInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67231, "Length": 70, "Cover_Rate": 0.33980582524271846} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "case", "", ":", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "Size", "=", "getInlineAsmLength", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ",", "*", "MAI", ")", ";"], "ground_truth": ["if", "(", "!", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ")", "Size", "=", "alignTo", "(", "Size", ",", "", ")", ";"], "File": "ARMBaseInstrInfo70", "Func": "getInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67232, "Length": 94, "Cover_Rate": 0.4563106796116505} {"Template_token": ["", "}", "if", "(", "SomeMFI", ".", "shouldSignReturnAddress", "(", "true", ")", ")", "{", "Costs", ".", "CallDefault", "+=", "", ";", "Costs", ".", "SaveRestoreLROnStack", "+=", "", ";", "}", "unsigned", "FrameID", "=", "MachineOutlinerDefault", ";", "unsigned", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameDefault", ";", "if", "(", "RepeatedSequenceLocs", "[", "", "]", ".", "back", "(", ")", "->", "isTerminator", "(", ")", ")", "{", "FrameID", "=", "MachineOutlinerTailCall", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameTailCall", ";", "SetCandidateCallInfo", "(", "MachineOutlinerTailCall", ",", "Costs", ".", "CallTailCall", ")", ";", "}", "else", "if", "(", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", ")", "{", "FrameID", "=", "MachineOutlinerThunk", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameThunk", ";", "SetCandidateCallInfo", "(", "MachineOutlinerThunk", ",", "Costs", ".", "CallThunk", ")", ";", "}", "else", "{", "unsigned", "NumBytesNoStackCalls", "=", "", ";", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "CandidatesWithoutStackFixups", ";", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "{", "const", "auto", "Last", "=", "C", ".", "getMBB", "(", ")", "->", "rbegin", "(", ")", ";", "const", "bool", "LRIsAvailable", "=", "C", ".", "getMBB", "(", ")", "->", "isReturnBlock", "(", ")", "&&", "!", "Last", "->", "isCall", "(", ")", "?", "isLRAvailable", "(", "TRI", ",", "Last", ",", "(", "MachineBasicBlock", "::", "reverse_iterator", ")", "C", ".", "front", "(", ")", ")", ":", "C", ".", "isAvailableAcrossAndOutOfSeq", "(", "", ",", "TRI", ")", ";", "if", "(", "LRIsAvailable", ")", "{", "FrameID", "=", "MachineOutlinerNoLRSave", ";", "NumBytesNoStackCalls", "+=", "Costs", ".", "CallNoLRSave", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerNoLRSave", ",", "Costs", ".", "CallNoLRSave", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";", "}", "else", "if", "(", "findRegisterToSaveLRTo", "(", "C", ")", ")", "{", "FrameID", "=", "MachineOutlinerRegSave", ";", "NumBytesNoStackCalls", "+=", "Costs", ".", "CallRegSave", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerRegSave", ",", "Costs", ".", "CallRegSave", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";", "}", "else", "if", "(", "C", ".", "isAvailableInsideSeq", "(", "", ",", "TRI", ")", ")", "{", "NumBytesNoStackCalls", "+=", "Costs", ".", "CallDefault", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerDefault", ",", "Costs", ".", "CallDefault", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";", "}", "else", "NumBytesNoStackCalls", "+=", "SequenceSize", ";", "}", "if", "(", "NumBytesNoStackCalls", "<=", "RepeatedSequenceLocs", ".", "size", "(", ")", "*", "Costs", ".", "CallDefault", ")", "{"], "ground_truth": ["RepeatedSequenceLocs", "=", "CandidatesWithoutStackFixups", ";"], "File": "ARMBaseInstrInfo70", "Func": "getOutliningCandidateInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67233, "Length": 349, "Cover_Rate": 0.33049242424242425} {"Template_token": ["", "assert", "(", "!", "BytesAdded", "&&", "", ")", ";", "FunctionInfo", "*", "AFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "BOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "", ":", "", ")", ";", "int", "BccOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "", ":", "", ")", ";", "bool", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", "||", "AFI", "->", "isThumb2Function", "(", ")", ";", "assert", "(", "TBB", "&&", "", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "", "||", "Cond", ".", "size", "(", ")", "==", "", "||", "Cond", ".", "size", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "!", "FBB", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";"], "File": "ARMBaseInstrInfo70", "Func": "insertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67234, "Length": 190, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "if", "(", "Cond", ".", "size", "(", ")", "==", "", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "add", "(", "Cond", "[", "", "]", ")", ";", "}", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ")", ".", "add", "(", "Cond", "[", "", "]", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo70", "Func": "insertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67235, "Length": 148, "Cover_Rate": 0.31157894736842107} {"Template_token": ["", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerNoLRSave", "||", "C", ".", "CallConstructionID", "==", "MachineOutlinerThunk", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";", "return", "It", ";", "}", "const", "FunctionInfo", "&", "AFI", "=", "*", "C", ".", "getMF", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerRegSave", ")", "{", "unsigned", "Reg", "=", "findRegisterToSaveLRTo", "(", "C", ")", ";", "assert", "(", "Reg", "!=", "", "&&", "", ")", ";", "copyPhysReg", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "Reg", ",", "", ",", "true", ")", ";", "if", "(", "!", "AFI", ".", "isLRSpilled", "(", ")", ")", "emitCFIForLRSaveToReg", "(", "MBB", ",", "It", ",", "Reg", ")", ";", "CallPt", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";", "copyPhysReg", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "", ",", "Reg", ",", "true", ")", ";", "if", "(", "!", "AFI", ".", "isLRSpilled", "(", ")", ")", "emitCFIForLRRestoreFromReg", "(", "MBB", ",", "It", ")", ";", "It", "--", ";", "return", "CallPt", ";", "}", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "", ")", ")", "MBB", ".", "addLiveIn", "(", "", ")", ";", "bool", "Auth", "=", "!", "AFI", ".", "isLRSpilled", "(", ")", "&&", "AFI", ".", "shouldSignReturnAddress", "(", "true", ")", ";", "saveLROnStack", "(", "MBB", ",", "It", ",", "!", "AFI", ".", "isLRSpilled", "(", ")", ",", "Auth", ")", ";", "CallPt", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";", "restoreLRFromStack", "(", "MBB", ",", "It", ",", "!", "AFI", ".", "isLRSpilled", "(", ")", ",", "Auth", ")", ";", "It", "--", ";"], "ground_truth": ["return", "CallPt", ";"], "File": "ARMBaseInstrInfo70", "Func": "insertOutlinedCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67236, "Length": 244, "Cover_Rate": 0.5315904139433552} {"Template_token": ["", "assert", "(", "!", "BytesRemoved", "&&", "", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "", ";", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "", ";", "--", "I", ";", "if", "(", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "", ";"], "ground_truth": ["I", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMBaseInstrInfo70", "Func": "removeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67237, "Length": 124, "Cover_Rate": 0.8435374149659864} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "size", "(", ")", "==", "", ")", "{", "", "CC", "=", "(", "", ")", "(", "int", ")", "Cond", "[", "", "]", ".", "getImm", "(", ")", ";", "Cond", "[", "", "]", ".", "setImm", "(", "", "(", "CC", ")", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo70", "Func": "reverseBranchCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67238, "Length": 63, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "size", "(", ")", "==", "", ")", "{", "", "CC", "=", "(", "", ")", "(", "int", ")", "Cond", "[", "", "]", ".", "getImm", "(", ")", ";", "Cond", "[", "", "]", ".", "setImm", "(", "", "(", "CC", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo70", "Func": "reverseBranchCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67239, "Length": 59, "Cover_Rate": 0.8428571428571429} {"Template_token": ["", "void", "setPreheader", "(", "MachineBasicBlock", "*", "NewPreheader", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo70", "Func": "setPreheader", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67240, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "setPreheader", "(", "MachineBasicBlock", "*", "NewPreheader", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo70", "Func": "setPreheader", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67241, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "shouldIgnoreForPipelining", "(", "const", "MachineInstr", "*", "MI", ")", "const", "override", "{"], "ground_truth": ["return", "MI", "==", "EndLoop", "||", "MI", "==", "LoopCount", ";"], "File": "ARMBaseInstrInfo70", "Func": "shouldIgnoreForPipelining", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67243, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "RegsNeeded", "=", "NumBytes", "/", "", ";", "RegClass", "=", "&", "", ";", "}", "SmallVector", "<", "MachineOperand", ",", "", ">", "RegList", ";", "unsigned", "FirstRegEnc", "=", "-", "", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "RegList", ".", "push_back", "(", "MO", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isImplicit", "(", ")", "&&", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "<", "FirstRegEnc", ")", "FirstRegEnc", "=", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "int", "CurRegEnc", "=", "FirstRegEnc", "-", "", ";", "CurRegEnc", ">=", "", "&&", "RegsNeeded", ";", "--", "CurRegEnc", ")", "{", "unsigned", "CurReg", "=", "RegClass", "->", "getRegister", "(", "CurRegEnc", ")", ";", "if", "(", "IsT1PushPop", "&&", "CurRegEnc", ">", "TRI", "->", "getEncodingValue", "(", "", ")", ")", "continue", ";", "if", "(", "!", "IsPop", ")", "{", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "false", ",", "false", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "continue", ";", "}", "if", "(", "isCalleeSavedRegister", "(", "CurReg", ",", "CSRegs", ")", "||", "MI", "->", "getParent", "(", ")", "->", "computeRegisterLiveness", "(", "TRI", ",", "CurReg", ",", "MI", ")", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "{", "if", "(", "IsVFPPushPop", ")", "return", "false", ";", "else", "continue", ";", "}", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "true", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "}", "if", "(", "RegsNeeded", ">", "", ")", "return", "false", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "MI", "->", "removeOperand", "(", "i", ")", ";", "MachineInstrBuilder", "MIB", "(", "MF", ",", "&", "*", "MI", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "llvm", "::", "reverse", "(", "RegList", ")", ")", "MIB", ".", "add", "(", "MO", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo70", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67244, "Length": 348, "Cover_Rate": 0.6073298429319371} {"Template_token": ["", "return", "false", ";", "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "llvm", "::", "drop_begin", "(", "MI", ".", "operands", "(", ")", ",", "", ")", ")", "{", "if", "(", "MO", ".", "isImplicit", "(", ")", "||", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "<", "", "||", "Reg", ">", "", ")", "{", "if", "(", "!", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "Reg", "==", "", ")", "&&", "!", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "Reg", "==", "", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}", "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", ";", "if", "(", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "||", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "+", "", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}", "", "AddrMode", "=", "(", "", ")", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", ";", "switch", "(", "AddrMode", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "uint32_t", "Imm", "=", "", ";", "for", "(", "auto", "Op", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{"], "ground_truth": ["Imm", "=", "Op", ".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo70", "Func": "verifyInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67245, "Length": 320, "Cover_Rate": 0.64} {"Template_token": ["", "if", "(", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "||", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";"], "ground_truth": ["if", "(", "MCID", ".", "TSFlags", "&", "", "&&", "MO", ".", "isDead", "(", ")", ")", "continue", ";"], "File": "ARMBaseInstrInfo71", "Func": "DefinesPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67246, "Length": 67, "Cover_Rate": 0.44666666666666666} {"Template_token": ["", "}", "if", "(", "HasStmts", "&&", "CanReorder", ")", "{", "MI", "=", "MI", "->", "removeFromParent", "(", ")", ";", "E", "=", "CmpInstr", ";", "CmpInstr", ".", "getParent", "(", ")", "->", "insert", "(", "E", ",", "MI", ")", ";", "}", "I", "=", "CmpInstr", ";", "E", "=", "MI", ";", "}", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "do", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "--", "I", ";", "if", "(", "isRedundantFlagInstr", "(", "&", "CmpInstr", ",", "SrcReg", ",", "SrcReg2", ",", "CmpValue", ",", "&", "Instr", ")", ")", "{", "SubAdd", "=", "&", "*", "I", ";", "break", ";", "}", "if", "(", "I", "==", "E", ")", "break", ";", "if", "(", "Instr", ".", "modifiesRegister", "(", "", ",", "TRI", ")", "||", "Instr", ".", "readsRegister", "(", "", ",", "TRI", ")", ")", "return", "false", ";", "}", "while", "(", "I", "!=", "B", ")", ";", "if", "(", "!", "MI", "&&", "!", "SubAdd", ")", "return", "false", ";", "if", "(", "SubAdd", ")", "{", "MI", "=", "SubAdd", ";", "IsThumb1", "=", "false", ";", "}", "if", "(", "isPredicated", "(", "*", "MI", ")", ")", "return", "false", ";", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "", ">", ",", "", ">", "OperandsToUpdate", ";", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "CmpInstr", ".", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "", "CC", ";", "bool", "IsInstrVSel", "=", "true", ";", "switch", "(", "Instr", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "IsInstrVSel", "=", "false", ";", "CC", "=", "(", "", ")", "Instr", ".", "getOperand", "(", "IO", "-", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "}", "if", "(", "SubAdd", ")", "{", "unsigned", "Opc", "=", "SubAdd", "->", "getOpcode", "(", ")", ";", "bool", "IsSub", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["if", "(", "!", "IsSub", "||", "(", "SrcReg2", "!=", "", "&&", "SubAdd", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "SubAdd", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", "{"], "File": "ARMBaseInstrInfo72", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67248, "Length": 481, "Cover_Rate": 0.40251046025104603} {"Template_token": ["", "static", "inline", "bool", "isVPTOpcode", "(", "int", "Opc", ")", "{"], "ground_truth": ["return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "File": "ARMBaseInstrInfo73", "Func": "isVPTOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67250, "Length": 102, "Cover_Rate": 0.6845637583892618} {"Template_token": ["", "else", "if", "(", "Opcode", "!=", "", ")", "return", "None", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "None", ";", "Offset", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Sign", ";"], "ground_truth": ["return", "RegImmPair", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Offset", "}", ";"], "File": "ARMBaseInstrInfo78", "Func": "isAddImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67254, "Length": 83, "Cover_Rate": 0.538961038961039} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "Pred", ".", "push_back", "(", "MO", ")", ";", "Found", "=", "true", ";", "}", "}"], "ground_truth": ["return", "Found", ";"], "File": "ARMBaseInstrInfo83", "Func": "DefinesPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67256, "Length": 68, "Cover_Rate": 0.5396825396825397} {"Template_token": ["", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "Latency", "+=", "getInstrLatency", "(", "ItinData", ",", "I", ",", "PredCost", ")", ";", "}", "return", "Latency", ";", "}", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "Class", "=", "MCID", ".", "getSchedClass", "(", ")", ";", "unsigned", "UOps", "=", "ItinData", "->", "Itineraries", "[", "Class", "]", ".", "NumMicroOps", ";", "if", "(", "PredCost", "&&", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "", ")", ")", "*", "PredCost", "=", "", ";"], "ground_truth": ["if", "(", "UOps", ")", "return", "ItinData", "->", "getStageLatency", "(", "Class", ")", ";"], "File": "ARMBaseInstrInfo83", "Func": "getInstrLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67257, "Length": 86, "Cover_Rate": 0.40375586854460094} {"Template_token": ["", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "ShAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "==", "", "||", "ShAmt", "==", "", ")", "--", "Latency", ";", "break", ";", "}", "}", "}", "if", "(", "DefAlign", "<", "", "&&", "Subtarget", ".", "isCortexA9", "(", ")", ")", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo83", "Func": "getOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67258, "Length": 392, "Cover_Rate": 0.38735177865612647} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "*", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "isTerminator", "(", ")", "||", "MI", "->", "isLabel", "(", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MI", ";"], "ground_truth": ["while", "(", "++", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "isDebugValue", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo83", "Func": "isSchedulingBoundary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67259, "Length": 75, "Cover_Rate": 0.646551724137931} {"Template_token": ["", "if", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "MI", "->", "definesRegister", "(", "", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo83", "Func": "isSchedulingBoundary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67260, "Length": 37, "Cover_Rate": 0.31896551724137934} {"Template_token": ["", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseInstrInfo83", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67261, "Length": 329, "Cover_Rate": 0.39213349225268174} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";"], "ground_truth": ["MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";"], "File": "ARMBaseInstrInfo83", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67262, "Length": 342, "Cover_Rate": 0.40762812872467225} {"Template_token": ["", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "", "CC", "=", "(", "", ")", "Instr", ".", "getOperand", "(", "IO", "-", "", ")", ".", "getImm", "(", ")", ";", "switch", "(", "CC", ")", "{", "default", ":", "isSafe", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "}", "}", "}", "if", "(", "!", "isSafe", ")", "return", "false", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", "true", ")", ";", "CmpInstr", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo83", "Func": "OptimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67263, "Length": 326, "Cover_Rate": 0.4381720430107527} {"Template_token": ["", "MachineInstr", "*", "PotentialAND", "=", "&", "*", "UI", ";", "if", "(", "!", "isSuitableForMask", "(", "PotentialAND", ",", "SrcReg", ",", "CmpMask", ",", "true", ")", ")", "continue", ";", "MI", "=", "PotentialAND", ";", "break", ";", "}", "if", "(", "!", "MI", ")", "return", "false", ";", "}", "}", "if", "(", "MI", "->", "getParent", "(", ")", "!=", "CmpInstr", "->", "getParent", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "CmpInstr", ",", "E", "=", "MI", ",", "B", "=", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ";", "if", "(", "I", "==", "B", ")", "return", "false", ";", "--", "I", ";", "for", "(", ";", "I", "!=", "E", ";", "--", "I", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "}", "if", "(", "I", "==", "B", ")", "return", "false", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "", "CC", "=", "(", "", ")", "Instr", ".", "getOperand", "(", "IO", "-", "", ")", ".", "getImm", "(", ")", ";", "switch", "(", "CC", ")", "{", "default", ":", "isSafe", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo83", "Func": "OptimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67264, "Length": 449, "Cover_Rate": 0.603494623655914} {"Template_token": ["", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";"], "ground_truth": ["MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";"], "File": "ARMBaseInstrInfo83", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67265, "Length": 268, "Cover_Rate": 0.3198090692124105} {"Template_token": ["", "MachineBasicBlock", "*", "Pred", "=", "*", "MBB", ".", "pred_begin", "(", ")", ";", "if", "(", "!", "Pred", "->", "empty", "(", ")", ")", "{", "MachineInstr", "*", "LastMI", "=", "&", "*", "Pred", "->", "rbegin", "(", ")", ";", "if", "(", "LastMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "LastMI", ";", "if", "(", "CmpMI", "!=", "Pred", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "P", "=", "getInstrPredicate", "(", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "P", "==", "", "&&", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "isLowRegister", "(", "Reg", ")", ")", "return", "false", ";", "}", "}", "}", "}", "}", "unsigned", "UnpredCost", "=", "Probability", ".", "getNumerator", "(", ")", "*", "NumCycles", ";"], "ground_truth": ["UnpredCost", "/=", "Probability", ".", "getDenominator", "(", ")", ";"], "File": "ARMBaseInstrInfo85", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67266, "Length": 164, "Cover_Rate": 0.6212121212121212} {"Template_token": ["", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "P", "=", "getInstrPredicate", "(", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "P", "==", "", "&&", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "isLowRegister", "(", "Reg", ")", ")", "return", "false", ";", "}", "}", "}", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo85", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67267, "Length": 80, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "unsigned", "Scale", "=", "", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["Offset", "+=", "InstrOffs", "*", "Scale", ";"], "File": "ARMBaseInstrInfo87", "Func": "rewriteARMFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67268, "Length": 285, "Cover_Rate": 0.33807829181494664} {"Template_token": ["", "bool", "isSub", "=", "false", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "AddrMode", "=", "", ";", "if", "(", "Opcode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "RemoveOperand", "(", "FrameRegIdx", "+", "", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "else", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "}", "if", "(", "", "(", "Offset", ")", "!=", "-", "", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "unsigned", "RotAmt", "=", "", "(", "Offset", ")", ";", "unsigned", "ThisImmVal", "=", "Offset", "&", "", "(", "", ",", "RotAmt", ")", ";", "Offset", "&=", "~", "ThisImmVal", ";", "assert", "(", "", "(", "ThisImmVal", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "ThisImmVal", ")", ";", "}", "else", "{", "unsigned", "ImmIdx", "=", "", ";", "int", "InstrOffs", "=", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMBaseInstrInfo87", "Func": "rewriteARMFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67269, "Length": 516, "Cover_Rate": 0.6120996441281139} {"Template_token": ["", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "false", ";", "--", "I", ";", "while", "(", "isPredicated", "(", "*", "I", ")", "||", "I", "->", "isTerminator", "(", ")", "||", "I", "->", "isDebugValue", "(", ")", ")", "{", "bool", "CantAnalyze", "=", "false", ";", "while", "(", "I", "->", "isDebugValue", "(", ")", "||", "!", "I", "->", "isTerminator", "(", ")", ")", "{", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "false", ";", "--", "I", ";", "}", "if", "(", "isIndirectBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isJumpTableBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "CantAnalyze", "=", "true", ";", "}", "else", "if", "(", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{"], "ground_truth": ["TBB", "=", "I", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";"], "File": "ARMBaseInstrInfo94", "Func": "AnalyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67271, "Length": 127, "Cover_Rate": 0.3105134474327628} {"Template_token": ["", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "", "||", "Cond", ".", "size", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "!", "FBB", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addOperand", "(", "Cond", "[", "", "]", ")", ";", "return", "", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addOperand", "(", "Cond", "[", "", "]", ")", ";"], "ground_truth": ["if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "FBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMBaseInstrInfo95", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67272, "Length": 203, "Cover_Rate": 0.5654596100278552} {"Template_token": ["", "MachineInstrBuilder", "MIB", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadImmOpc", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "if", "(", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "", ",", "", ")", ";"], "ground_truth": ["MIB", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "ARMBaseInstrInfo97", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67273, "Length": 125, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "", ",", "", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo97", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67274, "Length": 116, "Cover_Rate": 0.4070175438596491} {"Template_token": ["", "int", "BOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "", ":", "", ")", ";", "int", "BccOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "", ":", "", ")", ";", "bool", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", "||", "AFI", "->", "isThumb2Function", "(", ")", ";", "assert", "(", "TBB", "&&", "", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "", "||", "Cond", ".", "size", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "!", "FBB", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addOperand", "(", "Cond", "[", "", "]", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo97", "Func": "insertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67275, "Length": 203, "Cover_Rate": 0.5471698113207547} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "", ">", ",", "", ">", "OperandsToUpdate", ";", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "CmpInstr", ".", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "", "CC", ";", "bool", "IsInstrVSel", "=", "true", ";", "switch", "(", "Instr", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "IsInstrVSel", "=", "false", ";", "CC", "=", "(", "", ")", "Instr", ".", "getOperand", "(", "IO", "-", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "}", "if", "(", "Sub", ")", "{", "", "NewCC", "=", "getSwappedCondition", "(", "CC", ")", ";", "if", "(", "NewCC", "==", "", ")", "return", "false", ";", "if", "(", "SrcReg2", "!=", "", "&&", "Sub", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "Sub", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", "{", "if", "(", "IsInstrVSel", ")", "return", "false", ";", "OperandsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "(", "*", "I", ")", ".", "getOperand", "(", "IO", "-", "", ")", ")", ",", "NewCC", ")", ")", ";", "}", "}", "else", "{", "switch", "(", "CC", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseInstrInfo97", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67276, "Length": 474, "Cover_Rate": 0.3688715953307393} {"Template_token": ["", "unsigned", "RegsNeeded", ";", "const", "TargetRegisterClass", "*", "RegClass", ";", "if", "(", "IsVFPPushPop", ")", "{", "RegsNeeded", "=", "NumBytes", "/", "", ";", "RegClass", "=", "&", "", ";", "}", "else", "{", "RegsNeeded", "=", "NumBytes", "/", "", ";", "RegClass", "=", "&", "", ";", "}", "SmallVector", "<", "MachineOperand", ",", "", ">", "RegList", ";", "unsigned", "FirstRegEnc", "=", "-", "", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "RegList", ".", "push_back", "(", "MO", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "<", "FirstRegEnc", ")", "FirstRegEnc", "=", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "int", "CurRegEnc", "=", "FirstRegEnc", "-", "", ";", "CurRegEnc", ">=", "", "&&", "RegsNeeded", ";", "--", "CurRegEnc", ")", "{", "unsigned", "CurReg", "=", "RegClass", "->", "getRegister", "(", "CurRegEnc", ")", ";", "if", "(", "!", "IsPop", ")", "{", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "false", ",", "false", ",", "false", ",", "false", ",", "true", ")", ")", ";"], "ground_truth": ["--", "RegsNeeded", ";"], "File": "ARMBaseInstrInfo97", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67277, "Length": 215, "Cover_Rate": 0.38256227758007116} {"Template_token": ["", "Create", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ",", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ",", "PCLabelId", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "NewCPV", "=", "ConstantPoolMBB", "::"], "ground_truth": ["Create", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ",", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ",", "PCLabelId", ",", "", ")", ";"], "File": "ARMBaseInstrInfo", "Func": "duplicateCPV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67278, "Length": 133, "Cover_Rate": 0.4389438943894389} {"Template_token": ["", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isExtSymbol", "(", ")", ")", "NewCPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ",", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ",", "PCLabelId", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "NewCPV", "=", "ConstantPoolMBB", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ",", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ",", "PCLabelId", ",", "", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "NewCPV", ",", "MCPE", ".", "getAlignment", "(", ")", ")", ";", "return", "PCLabelId", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo", "Func": "duplicateCPV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67279, "Length": 204, "Cover_Rate": 0.6732673267326733} {"Template_token": ["", "for", "(", "MCSubRegIterator", "Subreg", "(", "Reg", ",", "TRI", ",", "true", ")", ";"], "ground_truth": ["Subreg", ".", "isValid", "(", ")", ";", "++", "Subreg", ")", "if", "(", "MI", "->", "getParent", "(", ")", "->", "computeRegisterLiveness", "(", "TRI", ",", "*", "Subreg", ",", "MI", ")", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo", "Func": "isAnySubRegLive", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67280, "Length": 46, "Cover_Rate": 0.6865671641791045} {"Template_token": ["", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "override", "{", "return", "NumCycles", "==", "", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo", "Func": "isProfitableToDupForIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67281, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "IsPush", "&&", "!", "IsPop", ")", "return", "false", ";", "bool", "IsVFPPushPop", "=", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "bool", "IsT1PushPop", "=", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "assert", "(", "(", "IsT1PushPop", "||", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "&&", "", ")", ";", "if", "(", "NumBytes", "%", "(", "IsVFPPushPop", "?", "", ":", "", ")", "!=", "", ")", "return", "false", ";", "int", "RegListIdx", "=", "IsT1PushPop", "?", "", ":", "", ";", "unsigned", "FirstReg", "=", "MI", "->", "getOperand", "(", "RegListIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "RD0Reg", ",", "RegsNeeded", ";", "if", "(", "IsVFPPushPop", ")", "{", "RD0Reg", "=", "", ";", "RegsNeeded", "=", "NumBytes", "/", "", ";", "}", "else", "{", "RD0Reg", "=", "", ";", "RegsNeeded", "=", "NumBytes", "/", "", ";", "}", "SmallVector", "<", "MachineOperand", ",", "", ">", "RegList", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "RegList", ".", "push_back", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "unsigned", "CurReg", "=", "FirstReg", "-", "", ";", "CurReg", ">=", "RD0Reg", "&&", "RegsNeeded", ";", "--", "CurReg", ")", "{", "if", "(", "!", "IsPop", ")", "{", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "false", ",", "false", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "continue", ";", "}", "if", "(", "isCalleeSavedRegister", "(", "CurReg", ",", "CSRegs", ")", "||", "isAnySubRegLive", "(", "CurReg", ",", "TRI", ",", "MI", ")", ")", "{", "if", "(", "IsVFPPushPop", ")", "return", "false", ";", "else", "continue", ";", "}", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "true", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "}", "if", "(", "RegsNeeded", ">", "", ")", "return", "false", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "MI", "->", "RemoveOperand", "(", "i", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "(", "MF", ",", "&", "*", "MI", ")", ";"], "File": "ARMBaseInstrInfo", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67282, "Length": 389, "Cover_Rate": 0.7733598409542743} {"Template_token": ["", "BaseRegisterInfo", "::", "BaseRegisterInfo", "(", ")", ":", "GenRegisterInfo", "(", "", ",", "", ",", "", ",", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo10", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67283, "Length": 18, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "BaseRegisterInfo", "::", "BaseRegisterInfo", "(", ")", ":", "GenRegisterInfo", "(", "", ",", "", ",", "", ",", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo10", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67284, "Length": 18, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "cannotEliminateFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", ".", "adjustsStack", "(", ")", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo10", "Func": "cannotEliminateFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67285, "Length": 47, "Cover_Rate": 0.7121212121212122} {"Template_token": ["", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "getFramePointerReg", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "return", "MRI", "->", "canReserveReg", "(", "BasePtr", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo10", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67287, "Length": 104, "Cover_Rate": 0.896551724137931} {"Template_token": ["", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";"], "ground_truth": ["if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo10", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67288, "Length": 49, "Cover_Rate": 0.4224137931034483} {"Template_token": ["", "if", "(", "RS", "&&", "FrameReg", "==", "", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "assert", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "", ")", ";", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";"], "ground_truth": ["else", "{"], "File": "ARMBaseRegisterInfo10", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67289, "Length": 249, "Cover_Rate": 0.48349514563106794} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "ARMBaseRegisterInfo10", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67290, "Length": 129, "Cover_Rate": 0.7413793103448276} {"Template_token": ["", "bool", "UseSplitPush", "=", "STI", ".", "splitFramePushPop", "(", "*", "MF", ")", ";", "const", "MCPhysReg", "*", "RegList", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SaveList", ":", "(", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SaveList", ":", "CSR_AAPCS_SaveList", ")", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "return", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SaveList", ":", "CSR_AAPCS_SaveList", ";", "}", "else", "if", "(", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ")", "{"], "ground_truth": ["return", "CSR_FIQ_SaveList", ";"], "File": "ARMBaseRegisterInfo10", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67292, "Length": 108, "Cover_Rate": 0.4954128440366973} {"Template_token": ["", "}", "}", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "STI", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "F", "->", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "CSR_iOS_SwiftError_SaveList", ";"], "ground_truth": ["if", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", "?", "CSR_iOS_CXX_TLS_PE_SaveList", ":", "CSR_iOS_CXX_TLS_SaveList", ";"], "File": "ARMBaseRegisterInfo10", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67293, "Length": 72, "Cover_Rate": 0.3302752293577982} {"Template_token": ["", "assert", "(", "MF", "&&", "", ")", ";"], "ground_truth": ["if", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", ")", "return", "CSR_iOS_CXX_TLS_ViaCopy_SaveList", ";"], "File": "ARMBaseRegisterInfo10", "Func": "getCalleeSavedRegsViaCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67294, "Length": 39, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";"], "File": "ARMBaseRegisterInfo10", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67295, "Length": 44, "Cover_Rate": 0.3963963963963964} {"Template_token": ["", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "STI", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "CSR_iOS_SwiftError_RegMask", ";"], "ground_truth": ["if", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "CC", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "CSR_iOS_CXX_TLS_RegMask", ";"], "File": "ARMBaseRegisterInfo10", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67296, "Length": 55, "Cover_Rate": 0.4954954954954955} {"Template_token": ["", "unsigned", "BaseRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "getFramePointerReg", "(", "STI", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo10", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67299, "Length": 55, "Cover_Rate": 0.9649122807017544} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";"], "ground_truth": ["if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "getFramePointerReg", "(", "STI", ")", ";"], "File": "ARMBaseRegisterInfo10", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67300, "Length": 39, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "for", "(", "MCSuperRegIterator", "Supers", "(", "Reg", ",", "RI", ")", ";", "Supers", ".", "isValid", "(", ")", ";", "++", "Supers", ")", "if", "(", "", ".", "contains", "(", "*", "Supers", ")", ")", "return", "RI", "->", "getSubReg", "(", "*", "Supers", ",", "Odd", "?", "", ":", "", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo10", "Func": "getPairedGPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67302, "Length": 48, "Cover_Rate": 0.6857142857142857} {"Template_token": ["", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Paired", ")", ")", "{", "PairedPhys", "=", "Paired", ";", "}", "else", "if", "(", "VRM", "&&", "VRM", "->", "hasPhys", "(", "Paired", ")", ")", "{", "PairedPhys", "=", "getPairedGPR", "(", "VRM", "->", "getPhys", "(", "Paired", ")", ",", "Odd", ",", "this", ")", ";", "}", "if", "(", "PairedPhys", "&&", "is_contained", "(", "Order", ",", "PairedPhys", ")", ")", "Hints", ".", "push_back", "(", "PairedPhys", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Order", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "Order", "[", "I", "]", ";", "if", "(", "Reg", "==", "PairedPhys", "||", "(", "getEncodingValue", "(", "Reg", ")", "&", "", ")", "!=", "Odd", ")", "continue", ";"], "ground_truth": ["unsigned", "Paired", "=", "getPairedGPR", "(", "Reg", ",", "!", "Odd", ",", "this", ")", ";"], "File": "ARMBaseRegisterInfo10", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67303, "Length": 126, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "getFramePointerReg", "(", "STI", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "!", "STI", ".", "hasVFP3", "(", ")", "||", "STI", ".", "hasD16", "(", ")", ")", "{", "static_assert", "(", "", "==", "", "+", "", ",", "", ")", ";", "for", "(", "unsigned", "R", "=", "", ";", "R", "<", "", ";", "++", "R", ")", "markSuperRegs", "(", "Reserved", ",", "", "+", "R", ")", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "RC", "->", "begin", "(", ")", ",", "E", "=", "RC", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "for", "(", "MCSubRegIterator", "SI", "(", "*", "I", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "markSuperRegs", "(", "Reserved", ",", "*", "I", ")", ";", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")", ")", ";", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo10", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67304, "Length": 213, "Cover_Rate": 0.7745454545454545} {"Template_token": ["", "if", "(", "!", "STI", ".", "useSoftFloat", "(", ")", "&&", "STI", ".", "hasVFP2", "(", ")", "&&", "!", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "CSR_NoRegs_RegMask", ";", "else", "return", "CSR_FPRegs_RegMask", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo10", "Func": "getSjLjDispatchPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67305, "Length": 30, "Cover_Rate": 0.5172413793103449} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", ".", "useSoftFloat", "(", ")", "&&", "STI", ".", "hasVFP2", "(", ")", "&&", "!", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "CSR_NoRegs_RegMask", ";"], "ground_truth": ["else", "return", "CSR_FPRegs_RegMask", ";"], "File": "ARMBaseRegisterInfo10", "Func": "getSjLjDispatchPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67306, "Length": 43, "Cover_Rate": 0.7413793103448276} {"Template_token": ["", "if", "(", "needsStackRealignment", "(", "MF", ")", "&&", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "MFI", ".", "getLocalFrameSize", "(", ")", "<", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo10", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67307, "Length": 56, "Cover_Rate": 0.5233644859813084} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", "&&", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{"], "ground_truth": ["if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "MFI", ".", "getLocalFrameSize", "(", ")", "<", "", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo10", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67308, "Length": 76, "Cover_Rate": 0.7102803738317757} {"Template_token": ["", "return", "true", ";", "case", "R8", ":", "case", "R9", ":", "case", "R10", ":", "case", "R11", ":", "return", "!", "isIOS", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo10", "Func": "isARMArea1Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67309, "Length": 26, "Cover_Rate": 0.325} {"Template_token": ["", "switch", "(", "Reg", ")", "{", "case", "R0", ":", "case", "R1", ":", "case", "R2", ":", "case", "R3", ":", "case", "R4", ":", "case", "R5", ":", "case", "R6", ":", "case", "R7", ":", "case", "LR", ":", "case", "SP", ":", "case", "PC", ":", "return", "true", ";", "case", "R8", ":", "case", "R9", ":", "case", "R10", ":", "case", "R11", ":", "return", "!", "isIOS", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo10", "Func": "isARMArea1Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67310, "Length": 63, "Cover_Rate": 0.7875} {"Template_token": ["", "static", "inline", "bool", "isArea2Register", "(", "unsigned", "Reg", ",", "bool", "isIOS", ")", "{"], "ground_truth": ["using", "namespace", "", ";"], "File": "ARMBaseRegisterInfo10", "Func": "isARMArea2Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67311, "Length": 16, "Cover_Rate": 0.37209302325581395} {"Template_token": ["", "using", "namespace", "", ";", "switch", "(", "Reg", ")", "{", "case", "R8", ":", "case", "R9", ":", "case", "R10", ":", "case", "R11", ":", "return", "isIOS", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo10", "Func": "isARMArea2Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67312, "Length": 30, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "AddrMode", "=", "(", "Desc", ".", "TSFlags", "&", "", ")", ";", "unsigned", "i", "=", "", ";", "while", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", "->", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "return", "Offset", "==", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "isSigned", "=", "true", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "NumBits", "=", "", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "", ";", "}", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMBaseRegisterInfo10", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67313, "Length": 164, "Cover_Rate": 0.5377049180327869} {"Template_token": ["", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "", ":", "", ")", ";", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";"], "ground_truth": ["MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";"], "File": "ARMBaseRegisterInfo10", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67314, "Length": 70, "Cover_Rate": 0.3056768558951965} {"Template_token": ["", "break", ";", "default", ":", "return", "false", ";", "}", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "FPOffset", "-=", "", ";", "Offset", "+=", "MFI", ".", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "", ";", "unsigned", "StackAlign", "=", "TFI", "->", "getStackAlignment", "(", ")", ";"], "ground_truth": ["if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "!", "(", "(", "MFI", ".", "getLocalFrameMaxAlign", "(", ")", ">", "StackAlign", ")", "&&", "canRealignStack", "(", "MF", ")", ")", ")", "{"], "File": "ARMBaseRegisterInfo10", "Func": "needsFrameBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67315, "Length": 132, "Cover_Rate": 0.40993788819875776} {"Template_token": ["", "unsigned", "i", "=", "", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "}", "assert", "(", "Done", "&&", "", ")", ";", "(", "void", ")", "Done", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo10", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67316, "Length": 118, "Cover_Rate": 0.592964824120603} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "if", "(", "!", "DstSubReg", ")", "return", "true", ";", "if", "(", "getRegSizeInBits", "(", "*", "NewRC", ")", "<", "", "&&", "getRegSizeInBits", "(", "*", "DstRC", ")", "<", "", "&&", "getRegSizeInBits", "(", "*", "SrcRC", ")", "<", "", ")", "return", "true", ";", "auto", "NewRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "NewRC", ")", ";", "auto", "SrcRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "SrcRC", ")", ";", "auto", "DstRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "DstRC", ")", ";", "if", "(", "SrcRCWeight", ".", "RegWeight", ">", "NewRCWeight", ".", "RegWeight", ")", "return", "true", ";", "if", "(", "DstRCWeight", ".", "RegWeight", ">", "NewRCWeight", ".", "RegWeight", ")", "return", "true", ";", "auto", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "auto", "It", "=", "AFI", "->", "getCoalescedWeight", "(", "MBB", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "It", "->", "second", "<<", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NewRCWeight", ".", "RegWeight", "<<", "", ")", ";"], "ground_truth": ["unsigned", "SizeMultiplier", "=", "MBB", "->", "size", "(", ")", "/", "", ";"], "File": "ARMBaseRegisterInfo10", "Func": "shouldCoalesce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67317, "Length": 179, "Cover_Rate": 0.6729323308270677} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo10", "Func": "trackLivenessAfterRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67318, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Hint", "=", "MRI", "->", "getRegAllocationHint", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "(", "Hint", ".", "first", "==", "(", "unsigned", ")", "", "||", "Hint", ".", "first", "==", "(", "unsigned", ")", "", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Hint", ".", "second", ")", ")", "{"], "File": "ARMBaseRegisterInfo10", "Func": "updateRegAllocHint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67320, "Length": 60, "Cover_Rate": 0.37735849056603776} {"Template_token": ["", "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "getFramePointerReg", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo11", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67321, "Length": 48, "Cover_Rate": 0.5274725274725275} {"Template_token": ["", "Register", "BaseRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";"], "ground_truth": ["if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "getFramePointerReg", "(", "STI", ")", ";"], "File": "ARMBaseRegisterInfo11", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67322, "Length": 51, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";"], "ground_truth": ["if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "getFramePointerReg", "(", "STI", ")", ";"], "File": "ARMBaseRegisterInfo11", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67323, "Length": 25, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "const", "TargetRegisterClass", "*", "BaseRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterClass", "*", "Super", "=", "RC", ";", "TargetRegisterClass", "::", "sc_iterator", "I", "=", "RC", "->", "getSuperClasses", "(", ")", ";", "do", "{", "switch", "(", "Super", "->", "getID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "Super", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseRegisterInfo11", "Func": "getLargestLegalSuperClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67324, "Length": 72, "Cover_Rate": 0.5950413223140496} {"Template_token": ["", "do", "{", "switch", "(", "Super", "->", "getID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "Super", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasNEON", "(", ")", ")", "return", "Super", ";"], "File": "ARMBaseRegisterInfo11", "Func": "getLargestLegalSuperClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67325, "Length": 53, "Cover_Rate": 0.4380165289256198} {"Template_token": ["", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "getFramePointerReg", "(", "STI", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "!", "STI", ".", "hasD32", "(", ")", ")", "{", "static_assert", "(", "", "==", "", "+", "", ",", "", ")", ";", "for", "(", "unsigned", "R", "=", "", ";", "R", "<", "", ";", "++", "R", ")", "markSuperRegs", "(", "Reserved", ",", "", "+", "R", ")", ";", "}"], "ground_truth": ["const", "TargetRegisterClass", "&", "RC", "=", "", ";"], "File": "ARMBaseRegisterInfo11", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67326, "Length": 121, "Cover_Rate": 0.4763779527559055} {"Template_token": ["", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "MFI", ".", "getLocalFrameSize", "(", ")", ">=", "", ")", "return", "true", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseRegisterInfo11", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67327, "Length": 47, "Cover_Rate": 0.415929203539823} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";"], "ground_truth": ["BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";"], "File": "ARMBaseRegisterInfo11", "Func": "isInlineAsmReadOnlyReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67328, "Length": 32, "Cover_Rate": 0.3018867924528302} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";"], "ground_truth": ["markSuperRegs", "(", "Reserved", ",", "", ")", ";"], "File": "ARMBaseRegisterInfo11", "Func": "isInlineAsmReadOnlyReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67329, "Length": 39, "Cover_Rate": 0.36792452830188677} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "", ",", "this", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "MCID", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "File": "ARMBaseRegisterInfo11", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67330, "Length": 101, "Cover_Rate": 0.4410480349344978} {"Template_token": ["", "BaseRegisterInfo", "::", "BaseRegisterInfo", "(", "const", "BaseInstrInfo", "&", "tii", ",", "const", "Subtarget", "&", "sti", ")", ":", "GenRegisterInfo", "(", "", ",", "", ")", ",", "TII", "(", "tii", ")", ",", "STI", "(", "sti", ")", ",", "FramePtr", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "STI", ".", "isThumb", "(", ")", ")", "?", "", ":", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo12", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67331, "Length": 54, "Cover_Rate": 0.8709677419354839} {"Template_token": ["", "BaseRegisterInfo", "::", "BaseRegisterInfo", "(", "const", "BaseInstrInfo", "&", "tii", ",", "const", "Subtarget", "&", "sti", ")", ":", "GenRegisterInfo", "(", "", ",", "", ")", ",", "TII", "(", "tii", ")", ",", "STI", "(", "sti", ")", ",", "FramePtr", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "STI", ".", "isThumb", "(", ")", ")", "?", "", ":", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo12", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67332, "Length": 54, "Cover_Rate": 0.8709677419354839} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "cannotEliminateFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "NoFramePointerElim", "&&", "MFI", "->", "hasCalls", "(", ")", ")", "return", "true", ";", "return", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", "||", "needsStackRealignment", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo12", "Func": "cannotEliminateFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67334, "Length": 55, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "(", "RealignStack", "&&", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67336, "Length": 44, "Cover_Rate": 0.7719298245614035} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "canSimplifyCallFramePseudos", "(", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "hasReservedCallFrame", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "canSimplifyCallFramePseudos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67337, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "canSimplifyCallFramePseudos", "(", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "hasReservedCallFrame", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "canSimplifyCallFramePseudos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67338, "Length": 24, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "int", "PIdx", "=", "Old", "->", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "Old", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "Pred", ",", "PredReg", ")", ";", "}", "else", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "Amount", ",", "Pred", ",", "PredReg", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo12", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67339, "Length": 128, "Cover_Rate": 0.4383561643835616} {"Template_token": ["", "int", "PIdx", "=", "Old", "->", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "Old", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "Pred", ",", "PredReg", ")", ";", "}", "else", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";"], "ground_truth": ["emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "Amount", ",", "Pred", ",", "PredReg", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67340, "Length": 127, "Cover_Rate": 0.4349315068493151} {"Template_token": ["", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "if", "(", "Value", ")", "{", "Value", "->", "first", "=", "FrameReg", ";", "Value", "->", "second", "=", "Offset", ";", "}", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";"], "ground_truth": ["emitT2RegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67341, "Length": 152, "Cover_Rate": 0.304} {"Template_token": ["", "unsigned", "BaseRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "FrameIndexValue", "*", "Value", ",", "RegScavenger", "*", "RS", ")", "const", "{", "unsigned", "i", "=", "", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "unsigned", "FrameReg", ";", "int", "Offset", "=", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ")", ";", "if", "(", "FrameReg", "!=", "", ")", "SPAdj", "=", "", ";", "Offset", "+=", "SPAdj", ";", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", "", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "if", "(", "Value", ")", "{", "Value", "->", "first", "=", "FrameReg", ";", "Value", "->", "second", "=", "Offset", ";", "}", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{"], "ground_truth": ["assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67342, "Length": 424, "Cover_Rate": 0.848} {"Template_token": ["", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "NumBytes", ")", "||", "HasFP", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "HasFP", "||", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ")", "{", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";"], "ground_truth": ["emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67343, "Length": 273, "Cover_Rate": 0.4619289340101523} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "VARegSaveSize", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "}", "else", "{", "const", "unsigned", "*", "CSRegs", "=", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "NumBytes", ")", "||", "HasFP", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "HasFP", "||", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ")", "{", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", ";", "}"], "ground_truth": ["if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "VARegSaveSize", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67344, "Length": 499, "Cover_Rate": 0.8443316412859561} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo12", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67345, "Length": 54, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67346, "Length": 65, "Cover_Rate": 0.42483660130718953} {"Template_token": ["", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "GPRCS1Size", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "GPRCS2Size", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "DPRCSSize", ")", ";", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ")", ";", "}", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "hasFP", "(", "MF", ")", ")", "{", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "}", "AFI", "->", "setGPRCalleeSavedArea1Size", "(", "GPRCS1Size", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Size", "(", "GPRCS2Size", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaSize", "(", "DPRCSSize", ")", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "{", "unsigned", "MaxAlign", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "MaxAlign", "-", "", ")", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "MaxAlign", "-", "", ")", ")", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67347, "Length": 477, "Cover_Rate": 0.520174482006543} {"Template_token": ["", "unsigned", "Limit", "=", "(", "", "<<", "", ")", "-", "", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "E", ";", "++", "BB", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "BB", "->", "begin", "(", ")", ",", "E", "=", "BB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "I", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "continue", ";", "const", "TargetInstrDesc", "&", "Desc", "=", "TII", ".", "get", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "AddrMode", "=", "(", "Desc", ".", "TSFlags", "&", "", ")", ";", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "return", "(", "", "<<", "", ")", "-", "", ";", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ";"], "ground_truth": ["if", "(", "AddrMode", "==", "", "&&", "hasFP", "(", "MF", ")", ")", "return", "(", "", "<<", "", ")", "-", "", ";"], "File": "ARMBaseRegisterInfo12", "Func": "estimateRSStackSizeLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67348, "Length": 205, "Cover_Rate": 0.8266129032258065} {"Template_token": ["", "if", "(", "FixedOff", ">", "Offset", ")", "Offset", "=", "FixedOff", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "FFI", "->", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "FFI", "->", "isDeadObjectIndex", "(", "i", ")", ")", "continue", ";", "Offset", "+=", "FFI", "->", "getObjectSize", "(", "i", ")", ";", "unsigned", "Align", "=", "FFI", "->", "getObjectAlignment", "(", "i", ")", ";", "Offset", "=", "(", "Offset", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo12", "Func": "estimateStackSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67349, "Length": 79, "Cover_Rate": 0.5602836879432624} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "FFI", "->", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "FFI", "->", "isDeadObjectIndex", "(", "i", ")", ")", "continue", ";", "Offset", "+=", "FFI", "->", "getObjectSize", "(", "i", ")", ";", "unsigned", "Align", "=", "FFI", "->", "getObjectAlignment", "(", "i", ")", ";", "Offset", "=", "(", "Offset", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo12", "Func": "estimateStackSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67350, "Length": 68, "Cover_Rate": 0.48226950354609927} {"Template_token": ["", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "", "}", ";", "static", "const", "TargetRegisterClass", "*", "const", "ThumbCalleeSavedRegClasses", "[", "]", "=", "{", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "", "}", ";", "static", "const", "TargetRegisterClass", "*", "const", "DarwinCalleeSavedRegClasses", "[", "]", "=", "{", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "", "}", ";", "static", "const", "TargetRegisterClass", "*", "const", "DarwinThumbCalleeSavedRegClasses", "[", "]", "=", "{", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "", "}", ";"], "ground_truth": ["if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "{"], "File": "ARMBaseRegisterInfo12", "Func": "getCalleeSavedRegClasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67351, "Length": 249, "Cover_Rate": 0.5777262180974478} {"Template_token": ["", "unsigned", "FrameReg", ";"], "ground_truth": ["return", "getFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "getFrameIndexOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67354, "Length": 13, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "else", "if", "(", "AFI", "->", "isDPRCalleeSavedAreaFrame", "(", "FI", ")", ")", "Offset", "-=", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ";", "else", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "isFixed", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "Offset", "-=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";", "}", "}", "else", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";"], "ground_truth": ["Offset", "-=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "getFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67355, "Length": 100, "Cover_Rate": 0.38022813688212925} {"Template_token": ["", "case", "", ":", "if", "(", "A", "->", "getSize", "(", ")", "==", "", ")", "{", "if", "(", "B", "==", "&", "", ")", "return", "&", "", ";", "assert", "(", "B", "==", "&", "", "&&", "", ")", ";", "if", "(", "A", "==", "&", "", ")", "return", "A", ";", "return", "&", "", ";", "}", "assert", "(", "A", "->", "getSize", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "B", "==", "&", "", ")", "return", "&", "", ";", "return", "&", "", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseRegisterInfo12", "Func": "getMatchingSuperRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67357, "Length": 84, "Cover_Rate": 0.4692737430167598} {"Template_token": ["", "unsigned", "BaseRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo12", "Func": "getRARegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67358, "Length": 12, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "unsigned", "BaseRegisterInfo", "::", "getRARegister", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMBaseRegisterInfo12", "Func": "getRARegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67359, "Length": 11, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "case", "D22", ":", "return", "", ";", "case", "D23", ":", "return", "", ";", "case", "D24", ":", "return", "", ";", "case", "D25", ":", "return", "", ";", "case", "D26", ":", "return", "", ";", "case", "D27", ":", "return", "", ";", "case", "D28", ":", "return", "", ";", "case", "D29", ":", "return", "", ";", "case", "D30", ":", "return", "", ";", "case", "D31", ":", "return", "", ";", "case", "S0", ":", "case", "S1", ":", "case", "S2", ":", "case", "S3", ":", "case", "S4", ":", "case", "S5", ":", "case", "S6", ":", "case", "S7", ":", "case", "S8", ":", "case", "S9", ":", "case", "S10", ":", "case", "S11", ":", "case", "S12", ":", "case", "S13", ":", "case", "S14", ":", "case", "S15", ":", "case", "S16", ":", "case", "S17", ":", "case", "S18", ":", "case", "S19", ":", "case", "S20", ":", "case", "S21", ":", "case", "S22", ":", "case", "S23", ":", "case", "S24", ":", "case", "S25", ":", "case", "S26", ":", "case", "S27", ":", "case", "S28", ":", "case", "S29", ":", "case", "S30", ":", "case", "S31", ":", "{", "if", "(", "isSPVFP", ")", "*", "isSPVFP", "=", "true", ";", "switch", "(", "RegEnum", ")", "{", "default", ":", "return", "", ";", "case", "S0", ":", "return", "", ";", "case", "S1", ":", "return", "", ";", "case", "S2", ":", "return", "", ";", "case", "S3", ":", "return", "", ";", "case", "S4", ":", "return", "", ";", "case", "S5", ":", "return", "", ";", "case", "S6", ":", "return", "", ";", "case", "S7", ":", "return", "", ";", "case", "S8", ":", "return", "", ";", "case", "S9", ":", "return", "", ";", "case", "S10", ":", "return", "", ";", "case", "S11", ":", "return", "", ";", "case", "S12", ":", "return", "", ";", "case", "S13", ":", "return", "", ";", "case", "S14", ":", "return", "", ";", "case", "S15", ":", "return", "", ";", "case", "S16", ":", "return", "", ";", "case", "S17", ":", "return", "", ";", "case", "S18", ":", "return", "", ";", "case", "S19", ":", "return", "", ";", "case", "S20", ":", "return", "", ";", "case", "S21", ":", "return", "", ";", "case", "S22", ":", "return", "", ";", "case", "S23", ":", "return", "", ";", "case", "S24", ":", "return", "", ";"], "ground_truth": ["case", "S25", ":", "return", "", ";"], "File": "ARMBaseRegisterInfo12", "Func": "getRegisterNumbering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67360, "Length": 332, "Cover_Rate": 0.5203761755485894} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "ARMBaseRegisterInfo12", "Func": "getRegisterPairOdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67361, "Length": 147, "Cover_Rate": 0.332579185520362} {"Template_token": ["", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "FramePtr", ")", ";"], "ground_truth": ["if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "Reserved", ".", "set", "(", "", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67362, "Length": 49, "Cover_Rate": 0.620253164556962} {"Template_token": ["", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "FramePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "Reserved", ".", "set", "(", "", ")", ";", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo12", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67363, "Length": 70, "Cover_Rate": 0.8860759493670886} {"Template_token": ["", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "(", "NoFramePointerElim", "&&", "MFI", "->", "hasCalls", "(", ")", ")", "||", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo12", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67365, "Length": 42, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "/", "", ")", "return", "false", ";", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo12", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67366, "Length": 41, "Cover_Rate": 0.6507936507936508} {"Template_token": ["", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";"], "ground_truth": ["if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "/", "", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo12", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67367, "Length": 39, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "static", "bool", "isCalleeSavedRegister", "(", "unsigned", "Reg", ",", "const", "unsigned", "*", "CSRegs", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "if", "(", "Reg", "==", "CSRegs", "[", "i", "]", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo12", "Func": "isCalleeSavedRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67369, "Length": 44, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "isCSRestore", "(", "MachineInstr", "*", "MI", ",", "const", "BaseInstrInfo", "&", "TII", ",", "const", "unsigned", "*", "CSRegs", ")", "{"], "ground_truth": ["return", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "(", "int", ")", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "(", "int", ")", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "(", "int", ")", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67370, "Length": 84, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "case", "", ":", "if", "(", "FramePtr", "==", "Reg", "&&", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", ")", "return", "true", ";", "break", ";", "case", "", ":"], "ground_truth": ["return", "STI", ".", "isR9Reserved", "(", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "isReservedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67371, "Length": 37, "Cover_Rate": 0.42045454545454547} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Category", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Category", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Category", "=", "", ";", "break", ";", "default", ":", "Done", "=", "true", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo12", "Func": "movePastCSLoadStoreOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67372, "Length": 86, "Cover_Rate": 0.35833333333333334} {"Template_token": ["", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "return", "(", "RealignStack", "&&", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "&&", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo12", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67373, "Length": 47, "Cover_Rate": 0.5595238095238095} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Hint", "=", "MRI", "->", "getRegAllocationHint", "(", "Reg", ")", ";", "if", "(", "(", "Hint", ".", "first", "==", "(", "unsigned", ")", "", "||", "Hint", ".", "first", "==", "(", "unsigned", ")", "", ")", "&&", "Hint", ".", "second", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Hint", ".", "second", ")", ")", "{", "unsigned", "OtherReg", "=", "Hint", ".", "second", ";"], "ground_truth": ["Hint", "=", "MRI", "->", "getRegAllocationHint", "(", "OtherReg", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "UpdateRegAllocHint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67374, "Length": 69, "Cover_Rate": 0.5564516129032258} {"Template_token": ["", "BaseRegisterInfo", "::", "BaseRegisterInfo", "(", ")", ":", "GenRegisterInfo", "(", "", ",", "", ",", "", ",", "", ")", ",", "BasePtr", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo13", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67375, "Length": 23, "Cover_Rate": 0.7931034482758621} {"Template_token": ["", "BaseRegisterInfo", "::", "BaseRegisterInfo", "(", ")", ":", "GenRegisterInfo", "(", "", ",", "", ",", "", ",", "", ")", ",", "BasePtr", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo13", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67376, "Length": 23, "Cover_Rate": 0.7931034482758621} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "cannotEliminateFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", "->", "adjustsStack", "(", ")", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo13", "Func": "cannotEliminateFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67377, "Length": 47, "Cover_Rate": 0.7121212121212122} {"Template_token": ["", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo13", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67378, "Length": 255, "Cover_Rate": 0.49514563106796117} {"Template_token": ["", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "ARMBaseRegisterInfo13", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67379, "Length": 65, "Cover_Rate": 0.37790697674418605} {"Template_token": ["", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "ARMBaseRegisterInfo13", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67380, "Length": 65, "Cover_Rate": 0.37790697674418605} {"Template_token": ["", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "CC", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "CSR_iOS_CXX_TLS_RegMask", ";"], "ground_truth": ["return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_RegMask", ":", "CSR_AAPCS_RegMask", ";"], "File": "ARMBaseRegisterInfo13", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67381, "Length": 28, "Cover_Rate": 0.3835616438356164} {"Template_token": ["", "if", "(", "", "(", "OffOp", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "=", "-", "InstrOffs", ";", "Scale", "=", "", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "Idx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "=", "-", "InstrOffs", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "Idx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "=", "-", "InstrOffs", ";"], "File": "ARMBaseRegisterInfo13", "Func": "getFrameIndexInstrOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67382, "Length": 126, "Cover_Rate": 0.39009287925696595} {"Template_token": ["", "else", "return", "", ";", "}", "else", "if", "(", "STI", ".", "isTargetWindows", "(", ")", ")", "return", "", ";", "else", "return", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo13", "Func": "getFramePointerReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67383, "Length": 30, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "}", "else", "if", "(", "VRM", "&&", "VRM", "->", "hasPhys", "(", "Paired", ")", ")", "{", "PairedPhys", "=", "getPairedGPR", "(", "VRM", "->", "getPhys", "(", "Paired", ")", ",", "Odd", ",", "this", ")", ";", "}", "if", "(", "PairedPhys", "&&", "std", "::", "find", "(", "Order", ".", "begin", "(", ")", ",", "Order", ".", "end", "(", ")", ",", "PairedPhys", ")", "!=", "Order", ".", "end", "(", ")", ")", "Hints", ".", "push_back", "(", "PairedPhys", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Order", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "Order", "[", "I", "]", ";", "if", "(", "Reg", "==", "PairedPhys", "||", "(", "getEncodingValue", "(", "Reg", ")", "&", "", ")", "!=", "Odd", ")", "continue", ";", "unsigned", "Paired", "=", "getPairedGPR", "(", "Reg", ",", "!", "Odd", ",", "this", ")", ";", "if", "(", "!", "Paired", "||", "MRI", ".", "isReserved", "(", "Paired", ")", ")", "continue", ";"], "ground_truth": ["Hints", ".", "push_back", "(", "Reg", ")", ";"], "File": "ARMBaseRegisterInfo13", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67384, "Length": 151, "Cover_Rate": 0.49508196721311476} {"Template_token": ["", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "case", "", ":", "{", "unsigned", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "return", "", "-", "FP", "-", "(", "STI", ".", "isR9Reserved", "(", ")", "?", "", ":", "", ")", ";", "}"], "ground_truth": ["case", "", ":"], "File": "ARMBaseRegisterInfo13", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67385, "Length": 51, "Cover_Rate": 0.40476190476190477} {"Template_token": ["", "case", "", ":", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "case", "", ":", "{", "unsigned", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "return", "", "-", "FP", "-", "(", "STI", ".", "isR9Reserved", "(", ")", "?", "", ":", "", ")", ";", "}", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "", "-", "", ";"], "File": "ARMBaseRegisterInfo13", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67386, "Length": 62, "Cover_Rate": 0.49206349206349204} {"Template_token": ["", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "getFramePointerReg", "(", "STI", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "!", "STI", ".", "hasVFP3", "(", ")", "||", "STI", ".", "hasD16", "(", ")", ")", "{", "static_assert", "(", "", "==", "", "+", "", ",", "", ")", ";", "Reserved", ".", "set", "(", "", ",", "", "+", "", ")", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";"], "ground_truth": ["for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "RC", "->", "begin", "(", ")", ",", "E", "=", "RC", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "for", "(", "MCSubRegIterator", "SI", "(", "*", "I", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";"], "File": "ARMBaseRegisterInfo13", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67387, "Length": 230, "Cover_Rate": 0.8949416342412452} {"Template_token": ["", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";"], "ground_truth": ["if", "(", "needsStackRealignment", "(", "MF", ")", "&&", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo13", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67388, "Length": 53, "Cover_Rate": 0.4953271028037383} {"Template_token": ["", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";"], "ground_truth": ["MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "", ",", "this", ",", "MF", ")", ")", ";"], "File": "ARMBaseRegisterInfo13", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67389, "Length": 92, "Cover_Rate": 0.42201834862385323} {"Template_token": ["", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "", ":", "", ")", ";", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "", ",", "this", ",", "MF", ")", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "MCID", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "ARMBaseRegisterInfo13", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67390, "Length": 145, "Cover_Rate": 0.6651376146788991} {"Template_token": ["", "}", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "}", "assert", "(", "Done", "&&", "", ")", ";"], "ground_truth": ["(", "void", ")", "Done", ";"], "File": "ARMBaseRegisterInfo13", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67391, "Length": 69, "Cover_Rate": 0.34673366834170855} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "*", "MI", ",", "const", "TargetRegisterClass", "*", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const", "TargetRegisterClass", "*", "NewRC", ")", "const", "{", "auto", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "auto", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "if", "(", "!", "DstSubReg", ")", "return", "true", ";", "if", "(", "NewRC", "->", "getSize", "(", ")", "<", "", "&&", "DstRC", "->", "getSize", "(", ")", "<", "", "&&", "SrcRC", "->", "getSize", "(", ")", "<", "", ")", "return", "true", ";", "auto", "NewRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "NewRC", ")", ";", "auto", "SrcRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "SrcRC", ")", ";", "auto", "DstRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "DstRC", ")", ";", "if", "(", "SrcRCWeight", ".", "RegWeight", ">", "NewRCWeight", ".", "RegWeight", ")", "return", "true", ";", "if", "(", "DstRCWeight", ".", "RegWeight", ">", "NewRCWeight", ".", "RegWeight", ")", "return", "true", ";", "auto", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "auto", "It", "=", "AFI", "->", "getCoalescedWeight", "(", "MBB", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "It", "->", "second", "<<", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NewRCWeight", ".", "RegWeight", "<<", "", ")", ";", "unsigned", "SizeMultiplier", "=", "MBB", "->", "size", "(", ")", "/", "", ";", "SizeMultiplier", "=", "SizeMultiplier", "?", "SizeMultiplier", ":", "", ";"], "ground_truth": ["if", "(", "It", "->", "second", "<", "NewRCWeight", ".", "WeightLimit", "*", "SizeMultiplier", ")", "{"], "File": "ARMBaseRegisterInfo13", "Func": "shouldCoalesce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67392, "Length": 250, "Cover_Rate": 0.9398496240601504} {"Template_token": ["", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "STI", ".", "isThumb1Only", "(", ")", ")", "FramePtr", "=", "", ";", "else", "FramePtr", "=", "", ";", "}", "else", "if", "(", "STI", ".", "isTargetWindows", "(", ")", ")", "FramePtr", "=", "", ";"], "ground_truth": ["else", "FramePtr", "=", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ";"], "File": "ARMBaseRegisterInfo15", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67393, "Length": 50, "Cover_Rate": 0.4672897196261682} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo15", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67394, "Length": 41, "Cover_Rate": 0.38317757009345793} {"Template_token": ["", "assert", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "assert", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "", ")", ";", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{"], "ground_truth": ["ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "File": "ARMBaseRegisterInfo15", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67395, "Length": 247, "Cover_Rate": 0.4678030303030303} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo15", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67396, "Length": 54, "Cover_Rate": 0.313953488372093} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo15", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67397, "Length": 54, "Cover_Rate": 0.313953488372093} {"Template_token": ["", "if", "(", "!", "MF", ")", "return", "RegList", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{"], "ground_truth": ["return", "CSR_AAPCS_SaveList", ";"], "File": "ARMBaseRegisterInfo15", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67398, "Length": 59, "Cover_Rate": 0.45384615384615384} {"Template_token": ["", "return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_RegMask", ":", "CSR_AAPCS_RegMask", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo15", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67399, "Length": 21, "Cover_Rate": 0.45652173913043476} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";", "return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_RegMask", ":", "CSR_AAPCS_RegMask", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo15", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67400, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "const", "TargetRegisterClass", "*", "BaseRegisterInfo", "::", "getCrossCopyRegClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{"], "ground_truth": ["if", "(", "RC", "==", "&", "", ")", "return", "nullptr", ";"], "File": "ARMBaseRegisterInfo15", "Func": "getCrossCopyRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67401, "Length": 24, "Cover_Rate": 0.8} {"Template_token": ["", "const", "TargetRegisterClass", "*", "BaseRegisterInfo", "::", "getCrossCopyRegClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "RC", "==", "&", "", ")", "return", "nullptr", ";", "return", "RC", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo15", "Func": "getCrossCopyRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67402, "Length": 28, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "const", "TargetRegisterClass", "*", "Super", "=", "RC", ";", "TargetRegisterClass", "::", "sc_iterator", "I", "=", "RC", "->", "getSuperClasses", "(", ")", ";", "do", "{", "switch", "(", "Super", "->", "getID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "Super", ";", "}", "Super", "=", "*", "I", "++", ";"], "ground_truth": ["}", "while", "(", "Super", ")", ";"], "File": "ARMBaseRegisterInfo15", "Func": "getLargestLegalSuperClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67403, "Length": 66, "Cover_Rate": 0.673469387755102} {"Template_token": ["", "const", "TargetRegisterClass", "*", "Super", "=", "RC", ";", "TargetRegisterClass", "::", "sc_iterator", "I", "=", "RC", "->", "getSuperClasses", "(", ")", ";", "do", "{", "switch", "(", "Super", "->", "getID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseRegisterInfo15", "Func": "getLargestLegalSuperClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67404, "Length": 41, "Cover_Rate": 0.41836734693877553} {"Template_token": ["", "unsigned", "PairedPhys", "=", "", ";", "if", "(", "VRM", "&&", "VRM", "->", "hasPhys", "(", "Hint", ".", "second", ")", ")", "{", "PairedPhys", "=", "getPairedGPR", "(", "VRM", "->", "getPhys", "(", "Hint", ".", "second", ")", ",", "Odd", ",", "this", ")", ";", "if", "(", "PairedPhys", "&&", "MRI", ".", "isReserved", "(", "PairedPhys", ")", ")", "PairedPhys", "=", "", ";", "}", "if", "(", "PairedPhys", "&&", "std", "::", "find", "(", "Order", ".", "begin", "(", ")", ",", "Order", ".", "end", "(", ")", ",", "PairedPhys", ")", "!=", "Order", ".", "end", "(", ")", ")", "Hints", ".", "push_back", "(", "PairedPhys", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Order", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "ARMBaseRegisterInfo15", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67405, "Length": 112, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "Reserved", ".", "set", "(", "", "+", "i", ")", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "RC", "->", "begin", "(", ")", ",", "E", "=", "RC", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "for", "(", "MCSubRegIterator", "SI", "(", "*", "I", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo15", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67406, "Length": 102, "Cover_Rate": 0.4031620553359684} {"Template_token": ["", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "nullptr", ";"], "ground_truth": ["return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_ThisReturn_RegMask", ":", "CSR_AAPCS_ThisReturn_RegMask", ";"], "File": "ARMBaseRegisterInfo15", "Func": "getThisReturnPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67407, "Length": 31, "Cover_Rate": 0.6739130434782609} {"Template_token": ["", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "nullptr", ";"], "ground_truth": ["return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_ThisReturn_RegMask", ":", "CSR_AAPCS_ThisReturn_RegMask", ";"], "File": "ARMBaseRegisterInfo15", "Func": "getThisReturnPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67408, "Length": 31, "Cover_Rate": 0.6739130434782609} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", "&&", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{"], "ground_truth": ["if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "MFI", "->", "getLocalFrameSize", "(", ")", "<", "", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo15", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67409, "Length": 81, "Cover_Rate": 0.7232142857142857} {"Template_token": ["", "}", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "return", "Offset", "==", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "isSigned", "=", "true", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "NumBits", "=", "", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "", ";", "}", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";", "if", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isSigned", "&&", "Offset", "<", "", ")", "Offset", "=", "-", "Offset", ";"], "ground_truth": ["unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";"], "File": "ARMBaseRegisterInfo15", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67410, "Length": 181, "Cover_Rate": 0.6198630136986302} {"Template_token": ["", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "", ",", "this", ",", "MF", ")", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "MCID", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ")", ";"], "File": "ARMBaseRegisterInfo15", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67411, "Length": 104, "Cover_Rate": 0.47706422018348627} {"Template_token": ["", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "FunctionInfo", "*", "AFI", "=", "MBB", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "", ":", "", ")", ";", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";"], "ground_truth": ["MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "", ",", "this", ",", "MF", ")", ")", ";"], "File": "ARMBaseRegisterInfo15", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67412, "Length": 164, "Cover_Rate": 0.7522935779816514} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "mayOverrideLocalAssignment", "(", ")", "const", "{", "return", "STI", ".", "isTargetDarwin", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo15", "Func": "mayOverrideLocalAssignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67413, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "return", "STI", ".", "isTargetDarwin", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo15", "Func": "mayOverrideLocalAssignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67414, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "}", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "FPOffset", "-=", "", ";", "Offset", "=", "-", "Offset", ";", "Offset", "+=", "MFI", "->", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "", ";", "unsigned", "StackAlign", "=", "TFI", "->", "getStackAlignment", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "!", "(", "(", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ">", "StackAlign", ")", "&&", "canRealignStack", "(", "MF", ")", ")", ")", "{"], "ground_truth": ["if", "(", "isFrameOffsetLegal", "(", "MI", ",", "FPOffset", ")", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo15", "Func": "needsFrameBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67415, "Length": 147, "Cover_Rate": 0.4551083591331269} {"Template_token": ["", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "StackAlignment", ")", ")", ";", "return", "requiresRealignment", "&&", "canRealignStack", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo15", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67416, "Length": 80, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "Off", "=", "Offset", ";"], "ground_truth": ["unsigned", "i", "=", "", ";"], "File": "ARMBaseRegisterInfo15", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67417, "Length": 69, "Cover_Rate": 0.34673366834170855} {"Template_token": ["", "return", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SaveList", ":", "CSR_AAPCS_SaveList", ";", "}", "else", "if", "(", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ")", "{", "return", "CSR_FIQ_SaveList", ";", "}", "else", "{", "return", "CSR_GenericInt_SaveList", ";", "}", "}", "if", "(", "STI", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "F", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "{", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "return", "CSR_iOS_SwiftError_SaveList", ";", "return", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SwiftError_SaveList", ":", "CSR_AAPCS_SwiftError_SaveList", ";", "}", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", "?", "CSR_iOS_CXX_TLS_PE_SaveList", ":", "CSR_iOS_CXX_TLS_SaveList", ";"], "ground_truth": ["return", "RegList", ";"], "File": "ARMBaseRegisterInfo16", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67419, "Length": 120, "Cover_Rate": 0.48582995951417} {"Template_token": ["", "if", "(", "STI", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SwiftError_RegMask", ":", "CSR_AAPCS_SwiftError_RegMask", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "CC", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "CSR_iOS_CXX_TLS_RegMask", ";"], "ground_truth": ["return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_RegMask", ":", "CSR_AAPCS_RegMask", ";"], "File": "ARMBaseRegisterInfo16", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67420, "Length": 68, "Cover_Rate": 0.5483870967741935} {"Template_token": ["", "if", "(", "STI", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SwiftError_RegMask", ":", "CSR_AAPCS_SwiftError_RegMask", ";"], "ground_truth": ["if", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "CC", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "CSR_iOS_CXX_TLS_RegMask", ";"], "File": "ARMBaseRegisterInfo16", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67421, "Length": 57, "Cover_Rate": 0.4596774193548387} {"Template_token": ["", "if", "(", "PairedPhys", "&&", "is_contained", "(", "Order", ",", "PairedPhys", ")", ")", "Hints", ".", "push_back", "(", "PairedPhys", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "Order", ")", "{", "if", "(", "Reg", "==", "PairedPhys", "||", "(", "getEncodingValue", "(", "Reg", ")", "&", "", ")", "!=", "Odd", ")", "continue", ";", "MCPhysReg", "Paired", "=", "getPairedGPR", "(", "Reg", ",", "!", "Odd", ",", "this", ")", ";", "if", "(", "!", "Paired", "||", "MRI", ".", "isReserved", "(", "Paired", ")", ")", "continue", ";", "Hints", ".", "push_back", "(", "Reg", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseRegisterInfo16", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67422, "Length": 83, "Cover_Rate": 0.3132075471698113} {"Template_token": ["", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "this", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "Register", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "Register", "(", ")", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "const", "TargetRegisterClass", "*", "RegClass", "=", "TII", ".", "getRegClass", "(", "MCID", ",", "FIOperandNum", ",", "this", ",", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "if", "(", "Offset", "==", "", "&&", "(", "Register", "::", "isVirtualRegister", "(", "FrameReg", ")", "||", "RegClass", "->", "contains", "(", "FrameReg", ")", ")", ")", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RegClass", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo17", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67423, "Length": 369, "Cover_Rate": 0.5913461538461539} {"Template_token": ["", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo17", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67424, "Length": 66, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "bool", "enableMultipleCopyHints", "(", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseRegisterInfo17", "Func": "enableMultipleCopyHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67425, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "default", ":", "TargetRegisterInfo", "::", "getRegAllocationHints", "(", "VirtReg", ",", "Order", ",", "Hints", ",", "MF", ",", "VRM", ")", ";", "return", "false", ";", "}", "unsigned", "Paired", "=", "Hint", ".", "second", ";", "if", "(", "Paired", "==", "", ")", "return", "false", ";", "unsigned", "PairedPhys", "=", "", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Paired", ")", ")", "{", "PairedPhys", "=", "Paired", ";", "}", "else", "if", "(", "VRM", "&&", "VRM", "->", "hasPhys", "(", "Paired", ")", ")", "{", "PairedPhys", "=", "getPairedGPR", "(", "VRM", "->", "getPhys", "(", "Paired", ")", ",", "Odd", ",", "this", ")", ";", "}", "if", "(", "PairedPhys", "&&", "is_contained", "(", "Order", ",", "PairedPhys", ")", ")", "Hints", ".", "push_back", "(", "PairedPhys", ")", ";", "for", "(", "unsigned", "Reg", ":", "Order", ")", "{", "if", "(", "Reg", "==", "PairedPhys", "||", "(", "getEncodingValue", "(", "Reg", ")", "&", "", ")", "!=", "Odd", ")", "continue", ";"], "ground_truth": ["unsigned", "Paired", "=", "getPairedGPR", "(", "Reg", ",", "!", "Odd", ",", "this", ")", ";"], "File": "ARMBaseRegisterInfo17", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67426, "Length": 145, "Cover_Rate": 0.5390334572490706} {"Template_token": ["", "unsigned", "Odd", ";", "switch", "(", "Hint", ".", "first", ")", "{", "case", "", ":", "Odd", "=", "", ";", "break", ";", "case", "", ":", "Odd", "=", "", ";", "break", ";", "default", ":", "TargetRegisterInfo", "::", "getRegAllocationHints", "(", "VirtReg", ",", "Order", ",", "Hints", ",", "MF", ",", "VRM", ")", ";", "return", "false", ";", "}", "unsigned", "Paired", "=", "Hint", ".", "second", ";", "if", "(", "Paired", "==", "", ")", "return", "false", ";", "unsigned", "PairedPhys", "=", "", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Paired", ")", ")", "{", "PairedPhys", "=", "Paired", ";", "}", "else", "if", "(", "VRM", "&&", "VRM", "->", "hasPhys", "(", "Paired", ")", ")", "{", "PairedPhys", "=", "getPairedGPR", "(", "VRM", "->", "getPhys", "(", "Paired", ")", ",", "Odd", ",", "this", ")", ";", "}", "if", "(", "PairedPhys", "&&", "is_contained", "(", "Order", ",", "PairedPhys", ")", ")", "Hints", ".", "push_back", "(", "PairedPhys", ")", ";", "for", "(", "unsigned", "Reg", ":", "Order", ")", "{", "if", "(", "Reg", "==", "PairedPhys", "||", "(", "getEncodingValue", "(", "Reg", ")", "&", "", ")", "!=", "Odd", ")", "continue", ";", "unsigned", "Paired", "=", "getPairedGPR", "(", "Reg", ",", "!", "Odd", ",", "this", ")", ";", "if", "(", "!", "Paired", "||", "MRI", ".", "isReserved", "(", "Paired", ")", ")", "continue", ";", "Hints", ".", "push_back", "(", "Reg", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseRegisterInfo17", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67427, "Length": 198, "Cover_Rate": 0.7360594795539034} {"Template_token": ["", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "||", "STI", ".", "isTargetDarwin", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "getFramePointerReg", "(", "STI", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "!", "STI", ".", "hasD32", "(", ")", ")", "{", "static_assert", "(", "", "==", "", "+", "", ",", "", ")", ";", "for", "(", "unsigned", "R", "=", "", ";", "R", "<", "", ";", "++", "R", ")", "markSuperRegs", "(", "Reserved", ",", "", "+", "R", ")", ";", "}", "const", "TargetRegisterClass", "&", "RC", "=", "", ";", "for", "(", "unsigned", "Reg", ":", "RC", ")", "for", "(", "MCSubRegIterator", "SI", "(", "Reg", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "markSuperRegs", "(", "Reserved", ",", "Reg", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";"], "ground_truth": ["assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")", ")", ";"], "File": "ARMBaseRegisterInfo17", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67428, "Length": 178, "Cover_Rate": 0.6846153846153846} {"Template_token": ["", "for", "(", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ";", "++", "i", ")", "assert", "(", "i", "+", "", "<", "MI", "->", "getNumOperands", "(", ")", "&&", "", ")", ";", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "return", "Offset", "==", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "isSigned", "=", "true", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "NumBits", "=", "", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "", ";", "}", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "(", "BaseReg", "==", "", "?", "", ":", "", ")", ";", "Scale", "=", "", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";"], "ground_truth": ["if", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo17", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67431, "Length": 197, "Cover_Rate": 0.6437908496732027} {"Template_token": ["", "break", ";", "case", "", ":", "NumBits", "=", "(", "BaseReg", "==", "", "?", "", ":", "", ")", ";", "Scale", "=", "", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";", "if", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isSigned", "&&", "Offset", "<", "", ")", "Offset", "=", "-", "Offset", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";"], "ground_truth": ["if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo17", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67432, "Length": 99, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";"], "ground_truth": ["assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";"], "File": "ARMBaseRegisterInfo17", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67433, "Length": 101, "Cover_Rate": 0.5024875621890548} {"Template_token": ["", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "else", "{"], "ground_truth": ["assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";"], "File": "ARMBaseRegisterInfo17", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67434, "Length": 131, "Cover_Rate": 0.6517412935323383} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Hint", "=", "MRI", "->", "getRegAllocationHint", "(", "Reg", ")", ";", "if", "(", "(", "Hint", ".", "first", "==", "(", "unsigned", ")", "", "||", "Hint", ".", "first", "==", "(", "unsigned", ")", "", ")", "&&", "Register", "::", "isVirtualRegister", "(", "Hint", ".", "second", ")", ")", "{"], "ground_truth": ["unsigned", "OtherReg", "=", "Hint", ".", "second", ";"], "File": "ARMBaseRegisterInfo17", "Func": "updateRegAllocHint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67435, "Length": 56, "Cover_Rate": 0.3522012578616352} {"Template_token": ["", "BaseRegisterInfo", "::", "BaseRegisterInfo", "(", "const", "Subtarget", "&", "sti", ")", ":", "GenRegisterInfo", "(", "", ",", "", ",", "", ",", "", ")", ",", "STI", "(", "sti", ")", ",", "FramePtr", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "STI", ".", "isThumb", "(", ")", ")", "?", "", ":", "", ")", ",", "BasePtr", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo19", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67436, "Length": 53, "Cover_Rate": 0.8412698412698413} {"Template_token": ["", "BaseRegisterInfo", "::", "BaseRegisterInfo", "(", "const", "Subtarget", "&", "sti", ")", ":", "GenRegisterInfo", "(", "", ",", "", ",", "", ",", "", ")", ",", "STI", "(", "sti", ")", ",", "FramePtr", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "STI", ".", "isThumb", "(", ")", ")", "?", "", ":", "", ")", ",", "BasePtr", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo19", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67437, "Length": 53, "Cover_Rate": 0.8412698412698413} {"Template_token": ["", "if", "(", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "ghcCall", "=", "(", "F", "?", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ":", "false", ")", ";", "}", "if", "(", "ghcCall", ")", "return", "CSR_NoRegs_SaveList", ";"], "ground_truth": ["else", "return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_SaveList", ":", "CSR_AAPCS_SaveList", ";"], "File": "ARMBaseRegisterInfo19", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67438, "Length": 63, "Cover_Rate": 0.7590361445783133} {"Template_token": ["", "unsigned", "BaseRegisterInfo", "::", "getEHExceptionRegister", "(", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMBaseRegisterInfo19", "Func": "getEHExceptionRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67439, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "NULL", ";"], "ground_truth": ["return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_ThisReturn_RegMask", ":", "CSR_AAPCS_ThisReturn_RegMask", ";"], "File": "ARMBaseRegisterInfo19", "Func": "getThisReturnPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67443, "Length": 31, "Cover_Rate": 0.6739130434782609} {"Template_token": ["", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "NULL", ";", "return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_ThisReturn_RegMask", ":", "CSR_AAPCS_ThisReturn_RegMask", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo19", "Func": "getThisReturnPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67444, "Length": 32, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "}", "assert", "(", "Done", "&&", "", ")", ";", "(", "void", ")", "Done", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo19", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67445, "Length": 160, "Cover_Rate": 0.7729468599033816} {"Template_token": ["", "BaseRegisterInfo", "::", "BaseRegisterInfo", "(", "const", "BaseInstrInfo", "&", "tii", ",", "const", "Subtarget", "&", "sti", ")", ":", "GenRegisterInfo", "(", "", ")", ",", "TII", "(", "tii", ")", ",", "STI", "(", "sti", ")", ",", "FramePtr", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "STI", ".", "isThumb", "(", ")", ")", "?", "", ":", "", ")", ",", "BasePtr", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo1", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67446, "Length": 57, "Cover_Rate": 0.8769230769230769} {"Template_token": ["", "BaseRegisterInfo", "::", "BaseRegisterInfo", "(", "const", "BaseInstrInfo", "&", "tii", ",", "const", "Subtarget", "&", "sti", ")", ":", "GenRegisterInfo", "(", "", ")", ",", "TII", "(", "tii", ")", ",", "STI", "(", "sti", ")", ",", "FramePtr", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "STI", ".", "isThumb", "(", ")", ")", "?", "", ":", "", ")", ",", "BasePtr", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo1", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67447, "Length": 57, "Cover_Rate": 0.8769230769230769} {"Template_token": ["", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", "==", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", ")", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", "==", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", "==", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", ")", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{"], "ground_truth": ["NewSubIdx", "=", "", ";"], "File": "ARMBaseRegisterInfo1", "Func": "canCombineSubRegIndices", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67448, "Length": 243, "Cover_Rate": 0.332421340629275} {"Template_token": ["", "cannotEliminateFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", "->", "adjustsStack", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", "||", "needsStackRealignment", "(", "MF", ")", ";"], "File": "ARMBaseRegisterInfo1", "Func": "cannotEliminateFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67449, "Length": 54, "Cover_Rate": 0.9310344827586207} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "cannotEliminateFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "File": "ARMBaseRegisterInfo1", "Func": "cannotEliminateFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67450, "Length": 23, "Cover_Rate": 0.39655172413793105} {"Template_token": ["", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["return", "(", "RealignStack", "&&", "(", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "EnableBasePointer", ")", ")", ";"], "File": "ARMBaseRegisterInfo1", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67451, "Length": 27, "Cover_Rate": 0.675} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "RealignStack", "&&", "(", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "EnableBasePointer", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo1", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67452, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "Old", "->", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "Old", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "Pred", ",", "PredReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMBaseRegisterInfo1", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67453, "Length": 141, "Cover_Rate": 0.4684385382059801} {"Template_token": ["", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "Old", "->", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "Old", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "Pred", ",", "PredReg", ")", ";", "}", "else", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";"], "File": "ARMBaseRegisterInfo1", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67454, "Length": 166, "Cover_Rate": 0.5514950166112956} {"Template_token": ["", "void", "BaseRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "unsigned", "i", "=", "", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "static_cast", "<", "const", "FrameLowering", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "unsigned", "FrameReg", ";", "int", "Offset", "=", "TFI", "->", "ResolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "SPAdj", ")", ";", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";"], "ground_truth": ["else", "{"], "File": "ARMBaseRegisterInfo1", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67455, "Length": 396, "Cover_Rate": 0.7674418604651163} {"Template_token": ["", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo1", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67456, "Length": 93, "Cover_Rate": 0.5961538461538461} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo1", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67457, "Length": 54, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "static", "const", "unsigned", "CalleeSavedRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "DarwinCalleeSavedRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";"], "ground_truth": ["return", "STI", ".", "isTargetDarwin", "(", ")", "?", "DarwinCalleeSavedRegs", ":", "CalleeSavedRegs", ";"], "File": "ARMBaseRegisterInfo1", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67459, "Length": 99, "Cover_Rate": 0.55} {"Template_token": ["", "const", "TargetRegisterClass", "*", "BaseRegisterInfo", "::", "getCrossCopyRegClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "RC", "==", "&", "", ")", "return", "", ";"], "ground_truth": ["return", "RC", ";"], "File": "ARMBaseRegisterInfo1", "Func": "getCrossCopyRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67461, "Length": 27, "Cover_Rate": 0.9} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo1", "Func": "getEHExceptionRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67462, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMBaseRegisterInfo1", "Func": "getEHHandlerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67463, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "unsigned", "BaseRegisterInfo", "::", "getEHHandlerRegister", "(", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMBaseRegisterInfo1", "Func": "getEHHandlerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67464, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "InstrOffs", "=", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "=", "-", "InstrOffs", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "Idx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "=", "-", "InstrOffs", ";", "break", ";", "}", "case", "", ":", "{"], "ground_truth": ["ImmIdx", "=", "Idx", "+", "", ";"], "File": "ARMBaseRegisterInfo1", "Func": "getFrameIndexInstrOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67465, "Length": 104, "Cover_Rate": 0.31901840490797545} {"Template_token": ["", "case", "", ":", "InstrOffs", "=", "MI", "->", "getOperand", "(", "Idx", "+", "", ")", ".", "getImm", "(", ")", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "{", "const", "MachineOperand", "&", "OffOp", "=", "MI", "->", "getOperand", "(", "Idx", "+", "", ")", ";", "InstrOffs", "=", "", "(", "OffOp", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "OffOp", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "=", "-", "InstrOffs", ";", "Scale", "=", "", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "Idx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "=", "-", "InstrOffs", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseRegisterInfo1", "Func": "getFrameIndexInstrOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67466, "Length": 129, "Cover_Rate": 0.39570552147239263} {"Template_token": ["", "unsigned", "BaseRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "FramePtr", ";"], "ground_truth": ["return", "", ";"], "File": "ARMBaseRegisterInfo1", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67467, "Length": 42, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "A", "->", "getSize", "(", ")", "==", "", ")", "{", "if", "(", "B", "==", "&", "", ")", "return", "&", "", ";", "assert", "(", "B", "==", "&", "", "&&", "", ")", ";", "if", "(", "A", "==", "&", "", ")", "return", "A", ";", "return", "&", "", ";", "}", "if", "(", "A", "->", "getSize", "(", ")", "==", "", ")", "{", "if", "(", "B", "==", "&", "", ")", "return", "&", "", ";", "return", "&", "", ";", "}", "if", "(", "A", "->", "getSize", "(", ")", "==", "", ")", "{", "if", "(", "B", "==", "&", "", ")", "return", "", ";", "return", "&", "", ";", "}", "assert", "(", "A", "->", "getSize", "(", ")", "==", "", "&&", "", ")", ";", "return", "", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "A", "->", "getSize", "(", ")", "==", "", ")", "{", "if", "(", "B", "==", "&", "", ")", "return", "&", "", ";", "if", "(", "B", "==", "&", "", ")", "return", "", ";", "return", "A", ";", "}", "if", "(", "A", "->", "getSize", "(", ")", "==", "", ")", "{", "if", "(", "B", "==", "&", "", ")", "return", "&", "", ";", "if", "(", "B", "==", "&", "", ")", "return", "", ";", "return", "A", ";", "}", "assert", "(", "A", "->", "getSize", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "B", "!=", "&", "", ")", "return", "", ";", "return", "A", ";", "}"], "ground_truth": ["case", "", ":"], "File": "ARMBaseRegisterInfo1", "Func": "getMatchingSuperRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67468, "Length": 242, "Cover_Rate": 0.49287169042769857} {"Template_token": ["", "const", "TargetRegisterClass", "*", "BaseRegisterInfo", "::", "getPointerRegClass", "(", "unsigned", "Kind", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMBaseRegisterInfo1", "Func": "getPointerRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67469, "Length": 15, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "GPROdd5", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "GPREven6", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "GPROdd6", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "RC", "!=", "", "&&", "RC", "!=", "", ")", "return", "RC", "->", "getRawAllocationOrder", "(", "MF", ")", ";", "if", "(", "HintType", "==", "", ")", "{", "if", "(", "isPhysicalRegister", "(", "HintReg", ")", "&&", "getRegisterPairEven", "(", "HintReg", ",", "MF", ")", "==", "", ")", "return", "RC", "->", "getRawAllocationOrder", "(", "MF", ")", ";", "if", "(", "!", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "makeArrayRef", "(", "GPREven1", ")", ";", "else", "return", "makeArrayRef", "(", "GPREven4", ")", ";", "}", "else", "if", "(", "FramePtr", "==", "", ")", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "makeArrayRef", "(", "GPREven2", ")", ";", "else", "return", "makeArrayRef", "(", "GPREven5", ")", ";", "}", "else", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "makeArrayRef", "(", "GPREven3", ")", ";", "else", "return", "makeArrayRef", "(", "GPREven6", ")", ";", "}", "}", "else", "if", "(", "HintType", "==", "", ")", "{", "if", "(", "isPhysicalRegister", "(", "HintReg", ")", "&&", "getRegisterPairOdd", "(", "HintReg", ",", "MF", ")", "==", "", ")", "return", "RC", "->", "getRawAllocationOrder", "(", "MF", ")", ";", "if", "(", "!", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "makeArrayRef", "(", "GPROdd1", ")", ";", "else", "return", "makeArrayRef", "(", "GPROdd4", ")", ";"], "ground_truth": ["}", "else", "if", "(", "FramePtr", "==", "", ")", "{"], "File": "ARMBaseRegisterInfo1", "Func": "getRawAllocationOrder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67470, "Length": 338, "Cover_Rate": 0.32221163012392756} {"Template_token": ["", "return", "(", "isReservedReg", "(", "MF", ",", "", ")", "||", "isReservedReg", "(", "MF", ",", "", ")", ")", "?", "", ":", "", ";", "case", "", ":", "return", "isReservedReg", "(", "MF", ",", "", ")", "?", "", ":", "", ";", "case", "", ":", "return", "isReservedReg", "(", "MF", ",", "", ")", "?", "", ":", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMBaseRegisterInfo1", "Func": "getRegisterPairEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67471, "Length": 147, "Cover_Rate": 0.32450331125827814} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "(", "isReservedReg", "(", "MF", ",", "", ")", "||", "isReservedReg", "(", "MF", ",", "", ")", ")", "?", "", ":", "", ";", "case", "", ":", "return", "isReservedReg", "(", "MF", ",", "", ")", "?", "", ":", "", ";", "case", "", ":", "return", "isReservedReg", "(", "MF", ",", "", ")", "?", "", ":", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMBaseRegisterInfo1", "Func": "getRegisterPairOdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67472, "Length": 174, "Cover_Rate": 0.3841059602649007} {"Template_token": ["", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "!", "STI", ".", "hasVFP3", "(", ")", "||", "STI", ".", "hasD16", "(", ")", ")", "{", "assert", "(", "", "==", "", "+", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "Reserved", ".", "set", "(", "", "+", "i", ")", ";", "}"], "ground_truth": ["return", "Reserved", ";"], "File": "ARMBaseRegisterInfo1", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67473, "Length": 67, "Cover_Rate": 0.39880952380952384} {"Template_token": ["", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "FramePtr", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "Reserved", ".", "set", "(", "", ")", ";"], "ground_truth": ["if", "(", "!", "STI", ".", "hasVFP3", "(", ")", "||", "STI", ".", "hasD16", "(", ")", ")", "{"], "File": "ARMBaseRegisterInfo1", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67474, "Length": 75, "Cover_Rate": 0.44642857142857145} {"Template_token": ["", "Scale", "=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "NumBits", "=", "", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "", ";", "}", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseRegisterInfo1", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67475, "Length": 90, "Cover_Rate": 0.30612244897959184} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "FramePtr", "==", "Reg", "&&", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "true", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseRegisterInfo1", "Func": "isReservedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67476, "Length": 48, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "FramePtr", "==", "Reg", "&&", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "return", "STI", ".", "isR9Reserved", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo1", "Func": "isReservedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67477, "Length": 63, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "", ",", "this", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "MCID", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ")", ";", "if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "AddDefaultCC", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo1", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67478, "Length": 77, "Cover_Rate": 0.4095744680851064} {"Template_token": ["", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "FunctionInfo", "*", "AFI", "=", "MBB", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "", ":", "", ")", ";", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "", ",", "this", ")", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "MCID", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ")", ";"], "File": "ARMBaseRegisterInfo1", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67479, "Length": 164, "Cover_Rate": 0.8723404255319149} {"Template_token": ["", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "FPOffset", "-=", "", ";", "Offset", "=", "-", "Offset", ";", "Offset", "+=", "MFI", "->", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "", ";", "unsigned", "StackAlign", "=", "TFI", "->", "getStackAlignment", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "!", "(", "(", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ">", "StackAlign", ")", "&&", "canRealignStack", "(", "MF", ")", ")", ")", "{", "if", "(", "isFrameOffsetLegal", "(", "MI", ",", "FPOffset", ")", ")", "return", "false", ";", "}", "if", "(", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", "&&", "isFrameOffsetLegal", "(", "MI", ",", "Offset", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo1", "Func": "needsFrameBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67480, "Length": 110, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "hasFnAttr", "(", "Attribute", "::", "StackAlignment", ")", ")", ";"], "ground_truth": ["return", "requiresRealignment", "&&", "canRealignStack", "(", "MF", ")", ";"], "File": "ARMBaseRegisterInfo1", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67481, "Length": 60, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "needsStackRealignment", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "hasFnAttr", "(", "Attribute", "::", "StackAlignment", ")", ")", ";"], "ground_truth": ["return", "requiresRealignment", "&&", "canRealignStack", "(", "MF", ")", ";"], "File": "ARMBaseRegisterInfo1", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67482, "Length": 83, "Cover_Rate": 0.9880952380952381} {"Template_token": ["", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "}", "assert", "(", "Done", "&&", "", ")", ";", "(", "void", ")", "Done", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo1", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67484, "Length": 86, "Cover_Rate": 0.46994535519125685} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "bool", "Done", "=", "false", ";"], "ground_truth": ["if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";"], "File": "ARMBaseRegisterInfo1", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67485, "Length": 107, "Cover_Rate": 0.5846994535519126} {"Template_token": ["", "else", "if", "(", "Type", "==", "(", "unsigned", ")", "", ")", "return", "getRegisterPairOdd", "(", "Reg", ",", "MF", ")", ";"], "ground_truth": ["else", "if", "(", "Type", "==", "(", "unsigned", ")", "", ")", "return", "getRegisterPairEven", "(", "Reg", ",", "MF", ")", ";"], "File": "ARMBaseRegisterInfo1", "Func": "ResolveRegAllocHint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67486, "Length": 36, "Cover_Rate": 0.4186046511627907} {"Template_token": ["", "void", "BaseRegisterInfo", "::", "UpdateRegAllocHint", "(", "unsigned", "Reg", ",", "unsigned", "NewReg", ",", "MachineFunction", "&", "MF", ")", "const", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Hint", "=", "MRI", "->", "getRegAllocationHint", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "(", "Hint", ".", "first", "==", "(", "unsigned", ")", "", "||", "Hint", ".", "first", "==", "(", "unsigned", ")", "", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Hint", ".", "second", ")", ")", "{"], "File": "ARMBaseRegisterInfo1", "Func": "UpdateRegAllocHint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67487, "Length": 77, "Cover_Rate": 0.6416666666666667} {"Template_token": ["", "if", "(", "NoFramePointerElim", "&&", "MFI", "->", "hasCalls", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "cannotEliminateFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67488, "Length": 26, "Cover_Rate": 0.52} {"Template_token": ["", "if", "(", "NoFramePointerElim", "&&", "MFI", "->", "hasCalls", "(", ")", ")", "return", "true", ";", "return", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo20", "Func": "cannotEliminateFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67489, "Length": 27, "Cover_Rate": 0.54} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "", "Pred", "=", "(", "", ")", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "Pred", ",", "PredReg", ")", ";", "}", "else", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";"], "ground_truth": ["emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "Amount", ",", "Pred", ",", "PredReg", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67490, "Length": 153, "Cover_Rate": 0.5625} {"Template_token": ["", "unsigned", "FrameReg", "=", "", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", "+", "MFI", "->", "getStackSize", "(", ")", "+", "SPAdj", ";", "if", "(", "AFI", "->", "isGPRCalleeSavedArea1Frame", "(", "FrameIndex", ")", ")", "Offset", "-=", "AFI", "->", "getGPRCalleeSavedArea1Offset", "(", ")", ";", "else", "if", "(", "AFI", "->", "isGPRCalleeSavedArea2Frame", "(", "FrameIndex", ")", ")", "Offset", "-=", "AFI", "->", "getGPRCalleeSavedArea2Offset", "(", ")", ";", "else", "if", "(", "AFI", "->", "isDPRCalleeSavedAreaFrame", "(", "FrameIndex", ")", ")", "Offset", "-=", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ";", "else", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "assert", "(", "SPAdj", "==", "", "&&", "", ")", ";", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "Offset", "-=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";", "}", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Offset", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Offset", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Offset", "==", "", ")", "return", ";", "assert", "(", "Offset", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "findScratchRegister", "(", "RS", ",", "&", "", ",", "AFI", ")", ";"], "ground_truth": ["if", "(", "ScratchReg", "==", "", ")", "ScratchReg", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "II", ",", "SPAdj", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67491, "Length": 229, "Cover_Rate": 0.447265625} {"Template_token": ["", "if", "(", "HasFP", "||", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ")", "{", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";"], "ground_truth": ["movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67492, "Length": 221, "Cover_Rate": 0.3739424703891709} {"Template_token": ["", "}", "else", "{", "const", "unsigned", "*", "CSRegs", "=", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "NumBytes", ")", "||", "HasFP", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "HasFP", "||", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ")", "{", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", ";", "}"], "ground_truth": ["if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "VARegSaveSize", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67493, "Length": 412, "Cover_Rate": 0.6971235194585449} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo20", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67494, "Length": 54, "Cover_Rate": 0.35526315789473684} {"Template_token": ["", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67495, "Length": 65, "Cover_Rate": 0.4276315789473684} {"Template_token": ["", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "GPRCS2Size", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "DPRCSSize", ")", ";", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "NumBytes", ")", "{", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ")", ";", "}", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "hasFP", "(", "MF", ")", ")", "{", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "}"], "ground_truth": ["AFI", "->", "setGPRCalleeSavedArea1Size", "(", "GPRCS1Size", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67496, "Length": 272, "Cover_Rate": 0.384180790960452} {"Template_token": ["", "if", "(", "!", "I", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "continue", ";", "const", "TargetInstrDesc", "&", "Desc", "=", "TII", ".", "get", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "AddrMode", "=", "(", "Desc", ".", "TSFlags", "&", "", ")", ";", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "return", "(", "", "<<", "", ")", "-", "", ";"], "ground_truth": ["if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "estimateRSStackSizeLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67497, "Length": 93, "Cover_Rate": 0.3924050632911392} {"Template_token": ["", "const", "TargetInstrDesc", "&", "Desc", "=", "TII", ".", "get", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "AddrMode", "=", "(", "Desc", ".", "TSFlags", "&", "", ")", ";", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "return", "(", "", "<<", "", ")", "-", "", ";", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ";", "if", "(", "AddrMode", "==", "", "&&", "hasFP", "(", "MF", ")", ")", "return", "(", "", "<<", "", ")", "-", "", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseRegisterInfo20", "Func": "estimateRSStackSizeLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67498, "Length": 99, "Cover_Rate": 0.4177215189873418} {"Template_token": ["", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "Offset", "=", "", ";", "for", "(", "int", "i", "=", "FFI", "->", "getObjectIndexBegin", "(", ")", ";", "i", "!=", "", ";", "++", "i", ")", "{", "int", "FixedOff", "=", "-", "FFI", "->", "getObjectOffset", "(", "i", ")", ";", "if", "(", "FixedOff", ">", "Offset", ")", "Offset", "=", "FixedOff", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo20", "Func": "estimateStackSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67499, "Length": 57, "Cover_Rate": 0.3931034482758621} {"Template_token": ["", "if", "(", "FFI", "->", "isDeadObjectIndex", "(", "i", ")", ")", "continue", ";", "Offset", "+=", "FFI", "->", "getObjectSize", "(", "i", ")", ";", "unsigned", "Align", "=", "FFI", "->", "getObjectAlignment", "(", "i", ")", ";", "Offset", "=", "(", "Offset", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "}", "return", "(", "unsigned", ")", "Offset", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo20", "Func": "estimateStackSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67500, "Length": 52, "Cover_Rate": 0.3586206896551724} {"Template_token": ["", "static", "unsigned", "findScratchRegister", "(", "RegScavenger", "*", "RS", ",", "const", "TargetRegisterClass", "*", "RC", ",", "FunctionInfo", "*", "AFI", ")", "{", "unsigned", "Reg", "=", "RS", "?", "RS", "->", "FindUnusedReg", "(", "RC", ")", ":", "(", "unsigned", ")", "", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", ";"], "ground_truth": ["return", "Reg", ";"], "File": "ARMBaseRegisterInfo20", "Func": "findScratchRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67501, "Length": 48, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "BaseRegisterInfo", "::", "getFrameRegister", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "return", "FramePtr", ";"], "ground_truth": ["return", "", ";"], "File": "ARMBaseRegisterInfo20", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67502, "Length": 30, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "const", "TargetRegisterClass", "*", "BaseRegisterInfo", "::", "getPointerRegClass", "(", "unsigned", "Kind", ")", "const", "{", "return", "&", "", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo20", "Func": "getPointerRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67503, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "case", "R8", ":", "case", "D8", ":", "case", "Q8", ":", "return", "", ";", "case", "R9", ":", "case", "D9", ":", "case", "Q9", ":", "return", "", ";", "case", "R10", ":", "case", "D10", ":", "case", "Q10", ":", "return", "", ";", "case", "R11", ":", "case", "D11", ":", "case", "Q11", ":", "return", "", ";", "case", "R12", ":", "case", "D12", ":", "case", "Q12", ":", "return", "", ";", "case", "SP", ":", "case", "D13", ":", "case", "Q13", ":", "return", "", ";", "case", "LR", ":", "case", "D14", ":", "case", "Q14", ":", "return", "", ";", "case", "PC", ":", "case", "D15", ":", "case", "Q15", ":", "return", "", ";", "case", "D16", ":", "return", "", ";", "case", "D17", ":", "return", "", ";", "case", "D18", ":", "return", "", ";", "case", "D19", ":", "return", "", ";", "case", "D20", ":", "return", "", ";", "case", "D21", ":", "return", "", ";", "case", "D22", ":", "return", "", ";", "case", "D23", ":", "return", "", ";", "case", "D24", ":", "return", "", ";", "case", "D25", ":", "return", "", ";", "case", "D26", ":", "return", "", ";", "case", "D27", ":", "return", "", ";", "case", "D28", ":", "return", "", ";", "case", "D29", ":", "return", "", ";", "case", "D30", ":", "return", "", ";", "case", "D31", ":", "return", "", ";", "case", "S0", ":", "case", "S1", ":", "case", "S2", ":", "case", "S3", ":", "case", "S4", ":", "case", "S5", ":", "case", "S6", ":", "case", "S7", ":", "case", "S8", ":", "case", "S9", ":", "case", "S10", ":", "case", "S11", ":", "case", "S12", ":", "case", "S13", ":", "case", "S14", ":", "case", "S15", ":", "case", "S16", ":", "case", "S17", ":", "case", "S18", ":", "case", "S19", ":", "case", "S20", ":", "case", "S21", ":", "case", "S22", ":", "case", "S23", ":", "case", "S24", ":", "case", "S25", ":", "case", "S26", ":", "case", "S27", ":", "case", "S28", ":", "case", "S29", ":", "case", "S30", ":", "case", "S31", ":", "{", "if", "(", "isSPVFP", ")", "*", "isSPVFP", "=", "true", ";", "switch", "(", "RegEnum", ")", "{", "default", ":", "return", "", ";"], "ground_truth": ["case", "S0", ":", "return", "", ";"], "File": "ARMBaseRegisterInfo20", "Func": "getRegisterNumbering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67504, "Length": 314, "Cover_Rate": 0.49216300940438873} {"Template_token": ["", "BitVector", "BaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";"], "ground_truth": ["if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "FramePtr", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67505, "Length": 54, "Cover_Rate": 0.6835443037974683} {"Template_token": ["", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["return", "(", "NoFramePointerElim", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67506, "Length": 28, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["return", "(", "NoFramePointerElim", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67507, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "static", "bool", "isCSRestore", "(", "MachineInstr", "*", "MI", ",", "const", "BaseInstrInfo", "&", "TII", ",", "const", "unsigned", "*", "CSRegs", ")", "{", "return", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "(", "int", ")", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "(", "int", ")", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "(", "int", ")", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo20", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67508, "Length": 85, "Cover_Rate": 0.9340659340659341} {"Template_token": ["", "static", "bool", "isCSRestore", "(", "MachineInstr", "*", "MI", ",", "const", "BaseInstrInfo", "&", "TII", ",", "const", "unsigned", "*", "CSRegs", ")", "{", "return", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "(", "int", ")", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "(", "int", ")", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "(", "int", ")", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo20", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67509, "Length": 85, "Cover_Rate": 0.9340659340659341} {"Template_token": ["", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "FramePtr", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "EnableBasePointer", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo21", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67510, "Length": 52, "Cover_Rate": 0.45217391304347826} {"Template_token": ["", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "unsigned", "FrameReg", ";", "int", "Offset", "=", "TFI", "->", "ResolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "SPAdj", ")", ";", "if", "(", "RS", "&&", "FrameReg", "==", "", "&&", "FrameIndex", "==", "RS", "->", "getScavengingFrameIndex", "(", ")", ")", "{", "assert", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";"], "File": "ARMBaseRegisterInfo21", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67511, "Length": 359, "Cover_Rate": 0.6331569664902998} {"Template_token": ["", "const", "FrameLowering", "*", "TFI", "=", "static_cast", "<", "const", "FrameLowering", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "unsigned", "FrameReg", ";", "int", "Offset", "=", "TFI", "->", "ResolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "SPAdj", ")", ";", "if", "(", "RS", "&&", "FrameReg", "==", "", "&&", "FrameIndex", "==", "RS", "->", "getScavengingFrameIndex", "(", ")", ")", "{", "assert", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}"], "ground_truth": ["bool", "Done", "=", "false", ";"], "File": "ARMBaseRegisterInfo21", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67512, "Length": 206, "Cover_Rate": 0.36331569664902996} {"Template_token": ["", "ghcCall", "=", "(", "F", "?", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ":", "false", ")", ";", "}", "if", "(", "ghcCall", ")", "{"], "ground_truth": ["return", "CSR_GHC_SaveList", ";"], "File": "ARMBaseRegisterInfo21", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67513, "Length": 27, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "ghcCall", "=", "(", "F", "?", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ":", "false", ")", ";", "}", "if", "(", "ghcCall", ")", "{", "return", "CSR_GHC_SaveList", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMBaseRegisterInfo21", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67514, "Length": 30, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_RegMask", ":", "CSR_AAPCS_RegMask", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo21", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67515, "Length": 21, "Cover_Rate": 0.6176470588235294} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", ")", "const", "{", "return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_RegMask", ":", "CSR_AAPCS_RegMask", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo21", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67516, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "uint16_t", "GPREven3", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "uint16_t", "GPROdd3", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "uint16_t", "GPREven4", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "uint16_t", "GPROdd4", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "uint16_t", "GPREven5", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "uint16_t", "GPROdd5", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "uint16_t", "GPREven6", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "uint16_t", "GPROdd6", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "RC", "!=", "&", "", "&&", "RC", "!=", "&", "", ")", "return", "RC", "->", "getRawAllocationOrder", "(", "MF", ")", ";", "if", "(", "HintType", "==", "", ")", "{", "if", "(", "isPhysicalRegister", "(", "HintReg", ")", "&&", "getRegisterPairEven", "(", "HintReg", ",", "MF", ")", "==", "", ")", "return", "RC", "->", "getRawAllocationOrder", "(", "MF", ")", ";"], "ground_truth": ["if", "(", "!", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{"], "File": "ARMBaseRegisterInfo21", "Func": "getRawAllocationOrder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67517, "Length": 361, "Cover_Rate": 0.3434823977164605} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "(", "MRI", ".", "isReserved", "(", "", ")", "||", "MRI", ".", "isReserved", "(", "", ")", ")", "?", "", ":", "", ";", "case", "", ":", "return", "MRI", ".", "isReserved", "(", "", ")", "?", "", ":", "", ";", "case", "", ":", "return", "MRI", ".", "isReserved", "(", "", ")", "?", "", ":", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMBaseRegisterInfo21", "Func": "getRegisterPairOdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67519, "Length": 258, "Cover_Rate": 0.5560344827586207} {"Template_token": ["", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "FramePtr", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "!", "STI", ".", "hasVFP3", "(", ")", "||", "STI", ".", "hasD16", "(", ")", ")", "{", "assert", "(", "", "==", "", "+", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "Reserved", ".", "set", "(", "", "+", "i", ")", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "RC", "->", "begin", "(", ")", ",", "E", "=", "RC", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "for", "(", "MCSubRegIterator", "SI", "(", "*", "I", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";"], "ground_truth": ["return", "Reserved", ";"], "File": "ARMBaseRegisterInfo21", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67520, "Length": 215, "Cover_Rate": 0.8811475409836066} {"Template_token": ["", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "MFI", "->", "getLocalFrameSize", "(", ")", "<", "", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseRegisterInfo21", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67521, "Length": 37, "Cover_Rate": 0.30833333333333335} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "hasBasePointer", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "!", "EnableBasePointer", ")", "return", "false", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", "&&", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{"], "File": "ARMBaseRegisterInfo21", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67522, "Length": 93, "Cover_Rate": 0.775} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "", ",", "this", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "MCID", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ")", ";", "if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "AddDefaultCC", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo21", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67523, "Length": 135, "Cover_Rate": 0.6683168316831684} {"Template_token": ["", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "getFnAttributes", "(", ")", ".", "hasAttribute", "(", "Attributes", "::", "StackAlignment", ")", ")", ";", "return", "requiresRealignment", "&&", "canRealignStack", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo21", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67524, "Length": 37, "Cover_Rate": 0.42045454545454547} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo22", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67525, "Length": 41, "Cover_Rate": 0.3504273504273504} {"Template_token": ["", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "getFramePointerReg", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "return", "MRI", "->", "canReserveReg", "(", "BasePtr", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo22", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67526, "Length": 63, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "assert", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "assert", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "", ")", ";", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMBaseRegisterInfo22", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67527, "Length": 207, "Cover_Rate": 0.39204545454545453} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "static_cast", "<", "const", "FrameLowering", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "unsigned", "FrameReg", ";", "int", "Offset", "=", "TFI", "->", "ResolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "SPAdj", ")", ";", "if", "(", "RS", "&&", "FrameReg", "==", "", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "assert", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "", ")", ";", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";"], "ground_truth": ["", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";"], "File": "ARMBaseRegisterInfo22", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67528, "Length": 325, "Cover_Rate": 0.615530303030303} {"Template_token": ["", "const", "MCPhysReg", "*", "BaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "return", "CSR_NaCl_SaveList", ";", "const", "MCPhysReg", "*", "RegList", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SaveList", ":", "CSR_AAPCS_SaveList", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "return", "CSR_AAPCS_SaveList", ";"], "ground_truth": ["}", "else", "if", "(", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ")", "{"], "File": "ARMBaseRegisterInfo22", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67529, "Length": 123, "Cover_Rate": 0.8913043478260869} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "return", "CSR_NaCl_SaveList", ";", "const", "MCPhysReg", "*", "RegList", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SaveList", ":", "CSR_AAPCS_SaveList", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "return", "CSR_AAPCS_SaveList", ";", "}", "else", "if", "(", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ")", "{", "return", "CSR_FIQ_SaveList", ";", "}", "else", "{", "return", "CSR_GenericInt_SaveList", ";", "}", "}", "return", "RegList", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo22", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67530, "Length": 124, "Cover_Rate": 0.8985507246376812} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "return", "CSR_NaCl_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";", "return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_RegMask", ":", "CSR_AAPCS_RegMask", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo22", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67531, "Length": 67, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "return", "CSR_NaCl_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";"], "ground_truth": ["return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_RegMask", ":", "CSR_AAPCS_RegMask", ";"], "File": "ARMBaseRegisterInfo22", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67532, "Length": 33, "Cover_Rate": 0.4925373134328358} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "STI", ".", "getFrameLowering", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "getFramePointerReg", "(", "STI", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo22", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67533, "Length": 44, "Cover_Rate": 0.7586206896551724} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "STI", ".", "getFrameLowering", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "getFramePointerReg", "(", "STI", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMBaseRegisterInfo22", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67534, "Length": 43, "Cover_Rate": 0.7413793103448276} {"Template_token": ["", "}", "else", "if", "(", "VRM", "&&", "VRM", "->", "hasPhys", "(", "Paired", ")", ")", "{", "PairedPhys", "=", "getPairedGPR", "(", "VRM", "->", "getPhys", "(", "Paired", ")", ",", "Odd", ",", "this", ")", ";", "}", "if", "(", "PairedPhys", "&&", "std", "::", "find", "(", "Order", ".", "begin", "(", ")", ",", "Order", ".", "end", "(", ")", ",", "PairedPhys", ")", "!=", "Order", ".", "end", "(", ")", ")", "Hints", ".", "push_back", "(", "PairedPhys", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Order", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "Order", "[", "I", "]", ";", "if", "(", "Reg", "==", "PairedPhys", "||", "(", "getEncodingValue", "(", "Reg", ")", "&", "", ")", "!=", "Odd", ")", "continue", ";"], "ground_truth": ["unsigned", "Paired", "=", "getPairedGPR", "(", "Reg", ",", "!", "Odd", ",", "this", ")", ";"], "File": "ARMBaseRegisterInfo22", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67535, "Length": 130, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "case", "", ":", "{", "unsigned", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "return", "", "-", "FP", "-", "(", "STI", ".", "isR9Reserved", "(", ")", "?", "", ":", "", ")", ";", "}", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "", "-", "", ";"], "File": "ARMBaseRegisterInfo22", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67536, "Length": 59, "Cover_Rate": 0.4645669291338583} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "STI", ".", "getFrameLowering", "(", ")", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "case", "", ":", "{", "unsigned", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "return", "", "-", "FP", "-", "(", "STI", ".", "isR9Reserved", "(", ")", "?", "", ":", "", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo22", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67537, "Length": 90, "Cover_Rate": 0.7086614173228346} {"Template_token": ["", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "getFramePointerReg", "(", "STI", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "!", "STI", ".", "hasVFP3", "(", ")", "||", "STI", ".", "hasD16", "(", ")", ")", "{", "assert", "(", "", "==", "", "+", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "Reserved", ".", "set", "(", "", "+", "i", ")", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "RC", "->", "begin", "(", ")", ",", "E", "=", "RC", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "for", "(", "MCSubRegIterator", "SI", "(", "*", "I", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";"], "ground_truth": ["return", "Reserved", ";"], "File": "ARMBaseRegisterInfo22", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67538, "Length": 188, "Cover_Rate": 0.706766917293233} {"Template_token": ["", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "getFramePointerReg", "(", "STI", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "!", "STI", ".", "hasVFP3", "(", ")", "||", "STI", ".", "hasD16", "(", ")", ")", "{", "assert", "(", "", "==", "", "+", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "Reserved", ".", "set", "(", "", "+", "i", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo22", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67539, "Length": 133, "Cover_Rate": 0.5} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", "&&", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "MFI", "->", "getLocalFrameSize", "(", ")", "<", "", ")", "return", "false", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseRegisterInfo22", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67540, "Length": 88, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "using", "namespace", "", ";", "switch", "(", "Reg", ")", "{", "case", "R0", ":", "case", "R1", ":", "case", "R2", ":", "case", "R3", ":", "case", "R4", ":", "case", "R5", ":", "case", "R6", ":", "case", "R7", ":"], "ground_truth": ["case", "LR", ":", "case", "SP", ":", "case", "PC", ":"], "File": "ARMBaseRegisterInfo22", "Func": "isARMArea1Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67541, "Length": 42, "Cover_Rate": 0.525} {"Template_token": ["", "using", "namespace", "", ";", "switch", "(", "Reg", ")", "{", "case", "R8", ":", "case", "R9", ":", "case", "R10", ":", "case", "R11", ":", "return", "isDarwin", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo22", "Func": "isARMArea2Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67542, "Length": 30, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "switch", "(", "Reg", ")", "{"], "ground_truth": ["case", "D15", ":", "case", "D14", ":", "case", "D13", ":", "case", "D12", ":"], "File": "ARMBaseRegisterInfo22", "Func": "isARMArea3Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67543, "Length": 17, "Cover_Rate": 0.3090909090909091} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "FPOffset", "-=", "", ";", "Offset", "+=", "MFI", "->", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "", ";", "unsigned", "StackAlign", "=", "TFI", "->", "getStackAlignment", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "!", "(", "(", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ">", "StackAlign", ")", "&&", "canRealignStack", "(", "MF", ")", ")", ")", "{", "if", "(", "isFrameOffsetLegal", "(", "MI", ",", "getFrameRegister", "(", "MF", ")", ",", "FPOffset", ")", ")", "return", "false", ";", "}", "if", "(", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", "&&", "isFrameOffsetLegal", "(", "MI", ",", "", ",", "Offset", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo22", "Func": "needsFrameBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67544, "Length": 172, "Cover_Rate": 0.5259938837920489} {"Template_token": ["", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "StackAlignment", ")", ")", ";"], "ground_truth": ["return", "requiresRealignment", "&&", "canRealignStack", "(", "MF", ")", ";"], "File": "ARMBaseRegisterInfo22", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67545, "Length": 60, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "if", "(", "STI", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "F", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "{", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "return", "CSR_iOS_SwiftError_SaveList", ";", "return", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SwiftError_SaveList", ":", "CSR_AAPCS_SwiftError_SaveList", ";", "}"], "ground_truth": ["if", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", "?", "CSR_iOS_CXX_TLS_PE_SaveList", ":", "CSR_iOS_CXX_TLS_SaveList", ";"], "File": "ARMBaseRegisterInfo23", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67546, "Length": 81, "Cover_Rate": 0.3537117903930131} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";"], "ground_truth": ["if", "(", "STI", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SwiftError_RegMask", ":", "CSR_AAPCS_SwiftError_RegMask", ";"], "File": "ARMBaseRegisterInfo23", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67547, "Length": 65, "Cover_Rate": 0.5752212389380531} {"Template_token": ["", "}", "if", "(", "PairedPhys", "&&", "is_contained", "(", "Order", ",", "PairedPhys", ")", ")", "Hints", ".", "push_back", "(", "PairedPhys", ")", ";", "for", "(", "unsigned", "Reg", ":", "Order", ")", "{", "if", "(", "Reg", "==", "PairedPhys", "||", "(", "getEncodingValue", "(", "Reg", ")", "&", "", ")", "!=", "Odd", ")", "continue", ";", "unsigned", "Paired", "=", "getPairedGPR", "(", "Reg", ",", "!", "Odd", ",", "this", ")", ";", "if", "(", "!", "Paired", "||", "MRI", ".", "isReserved", "(", "Paired", ")", ")", "continue", ";", "Hints", ".", "push_back", "(", "Reg", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseRegisterInfo23", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67548, "Length": 84, "Cover_Rate": 0.31226765799256506} {"Template_token": ["", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "getFramePointerReg", "(", "STI", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "Mono", ")", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "!", "STI", ".", "hasVFP3", "(", ")", "||", "STI", ".", "hasD16", "(", ")", ")", "{", "static_assert", "(", "", "==", "", "+", "", ",", "", ")", ";", "for", "(", "unsigned", "R", "=", "", ";", "R", "<", "", ";", "++", "R", ")", "markSuperRegs", "(", "Reserved", ",", "", "+", "R", ")", ";", "}", "const", "TargetRegisterClass", "&", "RC", "=", "", ";", "for", "(", "unsigned", "Reg", ":", "RC", ")", "for", "(", "MCSubRegIterator", "SI", "(", "Reg", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "markSuperRegs", "(", "Reserved", ",", "Reg", ")", ";", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")", ")", ";", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo23", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67549, "Length": 198, "Cover_Rate": 0.6996466431095406} {"Template_token": ["", "auto", "SrcRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "SrcRC", ")", ";", "auto", "DstRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "DstRC", ")", ";", "if", "(", "SrcRCWeight", ".", "RegWeight", ">", "NewRCWeight", ".", "RegWeight", ")", "return", "true", ";", "if", "(", "DstRCWeight", ".", "RegWeight", ">", "NewRCWeight", ".", "RegWeight", ")", "return", "true", ";", "auto", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "auto", "It", "=", "AFI", "->", "getCoalescedWeight", "(", "MBB", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "It", "->", "second", "<<", "", ")", ";"], "File": "ARMBaseRegisterInfo23", "Func": "shouldCoalesce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67550, "Length": 91, "Cover_Rate": 0.337037037037037} {"Template_token": ["", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "ARMBaseRegisterInfo25", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67552, "Length": 92, "Cover_Rate": 0.5287356321839081} {"Template_token": ["", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "FramePtr", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo26", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67553, "Length": 44, "Cover_Rate": 0.411214953271028} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "RealignStack", ")", "return", "false", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "MRI", "->", "canReserveReg", "(", "FramePtr", ")", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo26", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67554, "Length": 54, "Cover_Rate": 0.5046728971962616} {"Template_token": ["", "Register", "getBaseRegister", "(", ")", "const", "{", "return", "BasePtr", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo26", "Func": "getBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67555, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "BasePtr", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo26", "Func": "getBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67556, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "bool", "UseSplitPush", "=", "STI", ".", "splitFramePushPop", "(", "*", "MF", ")", ";", "const", "MCPhysReg", "*", "RegList", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SaveList", ":", "(", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SaveList", ":", "CSR_AAPCS_SaveList", ")", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "return", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SaveList", ":", "CSR_AAPCS_SaveList", ";", "}", "else", "if", "(", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ")", "{", "return", "CSR_FIQ_SaveList", ";", "}", "else", "{", "return", "CSR_GenericInt_SaveList", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo27", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67557, "Length": 129, "Cover_Rate": 0.5633187772925764} {"Template_token": ["", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "return", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SaveList", ":", "CSR_AAPCS_SaveList", ";", "}", "else", "if", "(", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ")", "{", "return", "CSR_FIQ_SaveList", ";", "}", "else", "{", "return", "CSR_GenericInt_SaveList", ";", "}", "}", "if", "(", "STI", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "F", "->", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "{", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "return", "CSR_iOS_SwiftError_SaveList", ";", "return", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SwiftError_SaveList", ":", "CSR_AAPCS_SwiftError_SaveList", ";", "}"], "ground_truth": ["if", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", "?", "CSR_iOS_CXX_TLS_PE_SaveList", ":", "CSR_iOS_CXX_TLS_SaveList", ";"], "File": "ARMBaseRegisterInfo27", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67558, "Length": 154, "Cover_Rate": 0.6724890829694323} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";"], "ground_truth": ["if", "(", "STI", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SwiftError_RegMask", ":", "CSR_AAPCS_SwiftError_RegMask", ";"], "File": "ARMBaseRegisterInfo27", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67559, "Length": 65, "Cover_Rate": 0.5752212389380531} {"Template_token": ["", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "getFramePointerReg", "(", "STI", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "!", "STI", ".", "hasVFP3", "(", ")", "||", "STI", ".", "hasD16", "(", ")", ")", "{", "static_assert", "(", "", "==", "", "+", "", ",", "", ")", ";", "for", "(", "unsigned", "R", "=", "", ";", "R", "<", "", ";", "++", "R", ")", "markSuperRegs", "(", "Reserved", ",", "", "+", "R", ")", ";", "}", "const", "TargetRegisterClass", "&", "RC", "=", "", ";"], "ground_truth": ["for", "(", "unsigned", "Reg", ":", "RC", ")", "for", "(", "MCSubRegIterator", "SI", "(", "Reg", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "markSuperRegs", "(", "Reserved", ",", "Reg", ")", ";"], "File": "ARMBaseRegisterInfo27", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67560, "Length": 163, "Cover_Rate": 0.649402390438247} {"Template_token": ["", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "getFramePointerReg", "(", "STI", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "!", "STI", ".", "hasVFP3", "(", ")", "||", "STI", ".", "hasD16", "(", ")", ")", "{", "static_assert", "(", "", "==", "", "+", "", ",", "", ")", ";", "for", "(", "unsigned", "R", "=", "", ";", "R", "<", "", ";", "++", "R", ")", "markSuperRegs", "(", "Reserved", ",", "", "+", "R", ")", ";", "}", "const", "TargetRegisterClass", "&", "RC", "=", "", ";", "for", "(", "unsigned", "Reg", ":", "RC", ")", "for", "(", "MCSubRegIterator", "SI", "(", "Reg", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "markSuperRegs", "(", "Reserved", ",", "Reg", ")", ";"], "ground_truth": ["assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")", ")", ";"], "File": "ARMBaseRegisterInfo27", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67561, "Length": 226, "Cover_Rate": 0.900398406374502} {"Template_token": ["", "BaseRegisterInfo", "::", "BaseRegisterInfo", "(", "const", "BaseInstrInfo", "&", "tii", ",", "const", "Subtarget", "&", "sti", ")", ":", "GenRegisterInfo", "(", "", ",", "", ")", ",", "TII", "(", "tii", ")", ",", "STI", "(", "sti", ")", ",", "FramePtr", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "STI", ".", "isThumb", "(", ")", ")", "?", "", ":", "", ")", ",", "BasePtr", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo29", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67562, "Length": 59, "Cover_Rate": 0.855072463768116} {"Template_token": ["", "BaseRegisterInfo", "::", "BaseRegisterInfo", "(", "const", "BaseInstrInfo", "&", "tii", ",", "const", "Subtarget", "&", "sti", ")", ":", "GenRegisterInfo", "(", "", ",", "", ")", ",", "TII", "(", "tii", ")", ",", "STI", "(", "sti", ")", ",", "FramePtr", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "STI", ".", "isThumb", "(", ")", ")", "?", "", ":", "", ")", ",", "BasePtr", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo29", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67563, "Length": 59, "Cover_Rate": 0.855072463768116} {"Template_token": ["", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "(", "RealignStack", "&&", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "(", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "EnableBasePointer", ")", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67564, "Length": 48, "Cover_Rate": 0.7868852459016393} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67565, "Length": 23, "Cover_Rate": 0.3770491803278688} {"Template_token": ["", "return", "hasReservedCallFrame", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo29", "Func": "canSimplifyCallFramePseudos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67566, "Length": 17, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "return", "hasReservedCallFrame", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo29", "Func": "canSimplifyCallFramePseudos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67567, "Length": 17, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";"], "ground_truth": ["int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67568, "Length": 153, "Cover_Rate": 0.31160896130346233} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "GPRCS1Size", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "GPRCS2Size", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "DPRCSSize", ")", ";", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ")", ";", "if", "(", "HasFP", ")", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "hasFP", "(", "MF", ")", ")", "{", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "AFI", "->", "setGPRCalleeSavedArea1Size", "(", "GPRCS1Size", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Size", "(", "GPRCS2Size", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaSize", "(", "DPRCSSize", ")", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "{", "unsigned", "MaxAlign", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "MaxAlign", "-", "", ")", ")", ")", ";", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67570, "Length": 504, "Cover_Rate": 0.4836852207293666} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "E", ";", "++", "BB", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "BB", "->", "begin", "(", ")", ",", "E", "=", "BB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "I", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo29", "Func": "estimateRSStackSizeLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67571, "Length": 128, "Cover_Rate": 0.423841059602649} {"Template_token": ["", "if", "(", "!", "I", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";", "break", ";", "}", "switch", "(", "I", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "{", "case", "", ":", "case", "", ":", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseRegisterInfo29", "Func": "estimateRSStackSizeLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67572, "Length": 149, "Cover_Rate": 0.49337748344370863} {"Template_token": ["", "int64_t", "InstrOffs", "=", "", ";", ";", "int", "Scale", "=", "", ";", "unsigned", "ImmIdx", "=", "", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "case", "", ":", "InstrOffs", "=", "MI", "->", "getOperand", "(", "Idx", "+", "", ")", ".", "getImm", "(", ")", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "{", "const", "MachineOperand", "&", "OffOp", "=", "MI", "->", "getOperand", "(", "Idx", "+", "", ")", ";", "InstrOffs", "=", "", "(", "OffOp", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "OffOp", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "=", "-", "InstrOffs", ";", "Scale", "=", "", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "Idx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "=", "-", "InstrOffs", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "Idx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "=", "-", "InstrOffs", ";"], "File": "ARMBaseRegisterInfo29", "Func": "getFrameIndexInstrOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67573, "Length": 203, "Cover_Rate": 0.632398753894081} {"Template_token": ["", "return", "ResolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo29", "Func": "getFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67574, "Length": 13, "Cover_Rate": 0.40625} {"Template_token": ["", "if", "(", "hasFP", "(", "MF", ")", ")", "return", "FramePtr", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo29", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67576, "Length": 14, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "hasFP", "(", "MF", ")", ")", "return", "FramePtr", ";"], "ground_truth": ["return", "", ";"], "File": "ARMBaseRegisterInfo29", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67577, "Length": 13, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "for", "(", "MachineFunction", "::", "const_iterator", "MBBI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "FnSize", "+=", "TII", ".", "GetInstSizeInBytes", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo29", "Func": "GetFunctionSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67578, "Length": 75, "Cover_Rate": 0.7575757575757576} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMBaseRegisterInfo29", "Func": "getRegisterPairEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67579, "Length": 156, "Cover_Rate": 0.3443708609271523} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMBaseRegisterInfo29", "Func": "getRegisterPairOdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67580, "Length": 138, "Cover_Rate": 0.304635761589404} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "(", "isReservedReg", "(", "MF", ",", "", ")", "||", "isReservedReg", "(", "MF", ",", "", ")", ")", "?", "", ":", "", ";", "case", "", ":", "return", "isReservedReg", "(", "MF", ",", "", ")", "?", "", ":", "", ";", "case", "", ":", "return", "isReservedReg", "(", "MF", ",", "", ")", "?", "", ":", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "ARMBaseRegisterInfo29", "Func": "getRegisterPairOdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67581, "Length": 216, "Cover_Rate": 0.4768211920529801} {"Template_token": ["", "if", "(", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "FramePtr", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "BasePtr", ")", ";"], "ground_truth": ["if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "Reserved", ".", "set", "(", "", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67582, "Length": 43, "Cover_Rate": 0.4479166666666667} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo29", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67583, "Length": 23, "Cover_Rate": 0.3382352941176471} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "return", "true", ";"], "ground_truth": ["const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67584, "Length": 34, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "/", "", ")", "return", "false", ";"], "ground_truth": ["return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67585, "Length": 40, "Cover_Rate": 0.625} {"Template_token": ["", "unsigned", "i", "=", "", ";", "while", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", "->", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "return", "Offset", "==", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "isSigned", "=", "true", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "NumBits", "=", "", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "", ";", "}", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";", "if", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isSigned", "&&", "Offset", "<", "", ")", "Offset", "=", "-", "Offset", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";"], "ground_truth": ["if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo29", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67586, "Length": 230, "Cover_Rate": 0.7958477508650519} {"Template_token": ["", "unsigned", "i", "=", "", ";", "while", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", "->", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "return", "Offset", "==", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "isSigned", "=", "true", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "NumBits", "=", "", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "", ";", "}", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";", "if", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isSigned", "&&", "Offset", "<", "", ")", "Offset", "=", "-", "Offset", ";"], "ground_truth": ["unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";"], "File": "ARMBaseRegisterInfo29", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67587, "Length": 216, "Cover_Rate": 0.7474048442906575} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "FramePtr", "==", "Reg", "&&", "hasFP", "(", "MF", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "return", "STI", ".", "isR9Reserved", "(", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseRegisterInfo29", "Func": "isReservedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67588, "Length": 38, "Cover_Rate": 0.3917525773195876} {"Template_token": ["", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "", ":", "", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67589, "Length": 52, "Cover_Rate": 0.4} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "", ":", "", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67590, "Length": 85, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "ForceAllBaseRegAlloc", ")", "return", "true", ";", "break", ";", "default", ":", "return", "false", ";", "}", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "FPOffset", "-=", "", ";"], "ground_truth": ["Offset", "=", "-", "Offset", ";"], "File": "ARMBaseRegisterInfo29", "Func": "needsFrameBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67591, "Length": 97, "Cover_Rate": 0.30218068535825543} {"Template_token": ["", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "hasFnAttr", "(", "Attribute", "::", "StackAlignment", ")", ")", ";"], "ground_truth": ["return", "requiresRealignment", "&&", "canRealignStack", "(", "MF", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67592, "Length": 60, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "needsStackRealignment", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";"], "ground_truth": ["bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "hasFnAttr", "(", "Attribute", "::", "StackAlignment", ")", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67593, "Length": 72, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}"], "ground_truth": ["bool", "Done", "=", "false", ";"], "File": "ARMBaseRegisterInfo29", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67594, "Length": 72, "Cover_Rate": 0.4044943820224719} {"Template_token": ["", "}", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "}", "assert", "(", "Done", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo29", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67595, "Length": 65, "Cover_Rate": 0.3651685393258427} {"Template_token": ["", "assert", "(", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "isFixed", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "Offset", "=", "FPOffset", ";", "}", "else", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "FrameReg", "=", "BasePtr", ";", "}", "return", "Offset", ";", "}", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", "&&", "!", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "FrameReg", "=", "BasePtr", ";", "}", "else", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "if", "(", "Offset", ">", "(", "FPOffset", "<", "", "?", "-", "FPOffset", ":", "FPOffset", ")", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo29", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67596, "Length": 187, "Cover_Rate": 0.518005540166205} {"Template_token": ["", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "Offset", "=", "FPOffset", ";", "}", "else", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "FrameReg", "=", "BasePtr", ";", "}", "return", "Offset", ";", "}", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", "&&", "!", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "FrameReg", "=", "BasePtr", ";", "}", "else", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{"], "ground_truth": ["FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67597, "Length": 139, "Cover_Rate": 0.3850415512465374} {"Template_token": ["", "BitVector", "BaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "getFramePointerReg", "(", "STI", ")", ")", ";"], "ground_truth": ["if", "(", "hasBasePointer", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "BasePtr", ")", ";"], "File": "ARMBaseRegisterInfo2", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67598, "Length": 105, "Cover_Rate": 0.39622641509433965} {"Template_token": ["", "BaseRegisterInfo", "::", "BaseRegisterInfo", "(", "const", "Subtarget", "&", "sti", ")", ":", "GenRegisterInfo", "(", "", ",", "", ",", "", ",", "", ")", ",", "STI", "(", "sti", ")", ",", "FramePtr", "(", "(", "STI", ".", "isTargetMachO", "(", ")", "||", "STI", ".", "isThumb", "(", ")", ")", "?", "", ":", "", ")", ",", "BasePtr", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo31", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67599, "Length": 53, "Cover_Rate": 0.8412698412698413} {"Template_token": ["", "BaseRegisterInfo", "::", "BaseRegisterInfo", "(", "const", "Subtarget", "&", "sti", ")", ":", "GenRegisterInfo", "(", "", ",", "", ",", "", ",", "", ")", ",", "STI", "(", "sti", ")", ",", "FramePtr", "(", "(", "STI", ".", "isTargetMachO", "(", ")", "||", "STI", ".", "isThumb", "(", ")", ")", "?", "", ":", "", ")", ",", "BasePtr", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo31", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67600, "Length": 53, "Cover_Rate": 0.8412698412698413} {"Template_token": ["", "const", "uint16_t", "*", "RegList", "=", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_SaveList", ":", "CSR_AAPCS_SaveList", ";", "if", "(", "!", "MF", ")", "return", "RegList", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "return", "CSR_AAPCS_SaveList", ";", "}", "else", "if", "(", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ")", "{", "return", "CSR_FIQ_SaveList", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMBaseRegisterInfo31", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67601, "Length": 107, "Cover_Rate": 0.823076923076923} {"Template_token": ["", "if", "(", "Size", "==", "", ")", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", "==", "", "&&", "SubIndices", "[", "", "]", "==", "", "&&", "SubIndices", "[", "", "]", "==", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", "&&", "SubIndices", "[", "", "]", "==", "", "&&", "SubIndices", "[", "", "]", "==", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", ")", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "}", "else", "if", "(", "NumRegs", "==", "", ")", "{", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", "==", "", ")", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", "==", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", ")", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", "==", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", "==", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", ")", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseRegisterInfo32", "Func": "canCombineSubRegIndices", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67602, "Length": 415, "Cover_Rate": 0.5692729766803841} {"Template_token": ["", "case", "LR", ":", "case", "SP", ":", "case", "PC", ":", "return", "true", ";", "case", "R8", ":", "case", "R9", ":", "case", "R10", ":", "case", "R11", ":", "case", "R12", ":", "return", "!", "SplitFramePushPop", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseRegisterInfo32", "Func": "isARMArea1Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67605, "Length": 36, "Cover_Rate": 0.43373493975903615} {"Template_token": ["", "case", "R8", ":", "case", "R9", ":", "case", "R10", ":", "case", "R11", ":", "case", "R12", ":", "return", "SplitFramePushPop", ";"], "ground_truth": ["default", ":"], "File": "ARMBaseRegisterInfo32", "Func": "isARMArea2Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67606, "Length": 20, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "case", "D11", ":", "case", "D10", ":", "case", "D9", ":", "case", "D8", ":", "case", "D7", ":", "case", "D6", ":", "case", "D5", ":", "case", "D4", ":", "case", "D3", ":", "case", "D2", ":", "case", "D1", ":", "case", "D0", ":", "case", "D31", ":", "case", "D30", ":", "case", "D29", ":", "case", "D28", ":", "case", "D27", ":", "case", "D26", ":", "case", "D25", ":", "case", "D24", ":", "case", "D23", ":", "case", "D22", ":", "case", "D21", ":", "case", "D20", ":"], "ground_truth": ["case", "D19", ":", "case", "D18", ":", "case", "D17", ":", "case", "D16", ":"], "File": "ARMBaseRegisterInfo32", "Func": "isARMArea3Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67607, "Length": 84, "Cover_Rate": 0.6614173228346457} {"Template_token": ["", "case", "D7", ":", "case", "D6", ":", "case", "D5", ":", "case", "D4", ":", "case", "D3", ":", "case", "D2", ":", "case", "D1", ":", "case", "D0", ":", "case", "D31", ":", "case", "D30", ":", "case", "D29", ":", "case", "D28", ":", "case", "D27", ":", "case", "D26", ":", "case", "D25", ":", "case", "D24", ":", "case", "D23", ":", "case", "D22", ":", "case", "D21", ":", "case", "D20", ":", "case", "D19", ":", "case", "D18", ":", "case", "D17", ":", "case", "D16", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo32", "Func": "isARMArea3Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67608, "Length": 81, "Cover_Rate": 0.6377952755905512} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "needsStackRealignment", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "hasFnAttr", "(", "Attribute", "::", "StackAlignment", ")", ")", ";", "return", "requiresRealignment", "&&", "canRealignStack", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo32", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67609, "Length": 84, "Cover_Rate": 1.0} {"Template_token": ["", "void", "BaseRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "unsigned", "i", "=", "", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "FrameInfo", "*", "TFI", "=", "static_cast", "<", "const", "FrameInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "unsigned", "FrameReg", ";", "int", "Offset", "=", "TFI", "->", "ResolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "SPAdj", ")", ";", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{"], "ground_truth": ["assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";"], "File": "ARMBaseRegisterInfo36", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67610, "Length": 454, "Cover_Rate": 0.7978910369068541} {"Template_token": ["", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";"], "ground_truth": ["if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";"], "File": "ARMBaseRegisterInfo36", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67611, "Length": 252, "Cover_Rate": 0.4428822495606327} {"Template_token": ["", "void", "BaseRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMBaseRegisterInfo36", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67612, "Length": 143, "Cover_Rate": 0.9662162162162162} {"Template_token": ["", "void", "BaseRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";"], "ground_truth": ["const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";"], "File": "ARMBaseRegisterInfo36", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67613, "Length": 83, "Cover_Rate": 0.5608108108108109} {"Template_token": ["", "static", "const", "unsigned", "GPREven3", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "GPROdd3", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "GPREven4", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "GPROdd4", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "GPREven5", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "GPROdd5", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "GPREven6", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "GPROdd6", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "HintType", "==", "", ")", "{", "if", "(", "isPhysicalRegister", "(", "HintReg", ")", "&&", "getRegisterPairEven", "(", "HintReg", ",", "MF", ")", "==", "", ")", "return", "std", "::", "make_pair", "(", "RC", "->", "allocation_order_begin", "(", "MF", ")", ",", "RC", "->", "allocation_order_end", "(", "MF", ")", ")", ";", "if", "(", "!", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "std", "::", "make_pair", "(", "GPREven1", ",", "GPREven1", "+", "(", "sizeof", "(", "GPREven1", ")", "/", "sizeof", "(", "unsigned", ")", ")", ")", ";", "else", "return", "std", "::", "make_pair", "(", "GPREven4", ",", "GPREven4", "+", "(", "sizeof", "(", "GPREven4", ")", "/", "sizeof", "(", "unsigned", ")", ")", ")", ";", "}", "else", "if", "(", "FramePtr", "==", "", ")", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "std", "::", "make_pair", "(", "GPREven2", ",", "GPREven2", "+", "(", "sizeof", "(", "GPREven2", ")", "/", "sizeof", "(", "unsigned", ")", ")", ")", ";", "else", "return", "std", "::", "make_pair", "(", "GPREven5", ",", "GPREven5", "+", "(", "sizeof", "(", "GPREven5", ")", "/", "sizeof", "(", "unsigned", ")", ")", ")", ";", "}", "else", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "std", "::", "make_pair", "(", "GPREven3", ",", "GPREven3", "+", "(", "sizeof", "(", "GPREven3", ")", "/", "sizeof", "(", "unsigned", ")", ")", ")", ";"], "ground_truth": ["else", "return", "std", "::", "make_pair", "(", "GPREven6", ",", "GPREven6", "+", "(", "sizeof", "(", "GPREven6", ")", "/", "sizeof", "(", "unsigned", ")", ")", ")", ";"], "File": "ARMBaseRegisterInfo36", "Func": "getAllocationOrder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67614, "Length": 500, "Cover_Rate": 0.39588281868566905} {"Template_token": ["", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "FramePtr", ";"], "ground_truth": ["return", "", ";"], "File": "ARMBaseRegisterInfo36", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67615, "Length": 30, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "BitVector", "BaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";"], "File": "ARMBaseRegisterInfo36", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67616, "Length": 35, "Cover_Rate": 0.30973451327433627} {"Template_token": ["", "case", "", ":", "Scale", "=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "NumBits", "=", "", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "", ";", "}", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";", "if", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isSigned", "&&", "Offset", "<", "", ")", "Offset", "=", "-", "Offset", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";"], "ground_truth": ["if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo36", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67617, "Length": 158, "Cover_Rate": 0.5374149659863946} {"Template_token": ["", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";", "if", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isSigned", "&&", "Offset", "<", "", ")", "Offset", "=", "-", "Offset", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";"], "ground_truth": ["if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo36", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67618, "Length": 106, "Cover_Rate": 0.36054421768707484} {"Template_token": ["", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "FPOffset", "-=", "", ";", "Offset", "=", "-", "Offset", ";", "Offset", "+=", "MFI", "->", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "", ";", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "!", "(", "(", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ">", "StackAlign", ")", "&&", "canRealignStack", "(", "MF", ")", ")", ")", "{", "if", "(", "isFrameOffsetLegal", "(", "MI", ",", "FPOffset", ")", ")", "return", "false", ";", "}", "if", "(", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", "&&", "isFrameOffsetLegal", "(", "MI", ",", "Offset", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseRegisterInfo36", "Func": "needsFrameBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67619, "Length": 117, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "}", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "ForceAllBaseRegAlloc", ")", "return", "true", ";", "break", ";", "default", ":", "return", "false", ";", "}", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "FPOffset", "-=", "", ";", "Offset", "=", "-", "Offset", ";", "Offset", "+=", "MFI", "->", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "", ";", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "!", "(", "(", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ">", "StackAlign", ")", "&&", "canRealignStack", "(", "MF", ")", ")", ")", "{"], "ground_truth": ["if", "(", "isFrameOffsetLegal", "(", "MI", ",", "FPOffset", ")", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo36", "Func": "needsFrameBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67620, "Length": 232, "Cover_Rate": 0.6863905325443787} {"Template_token": ["", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "FramePtr", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";"], "ground_truth": ["return", "MRI", "->", "canReserveReg", "(", "BasePtr", ")", ";"], "File": "ARMBaseRegisterInfo37", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67621, "Length": 45, "Cover_Rate": 0.40540540540540543} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";"], "ground_truth": ["const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "File": "ARMBaseRegisterInfo37", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67622, "Length": 38, "Cover_Rate": 0.34234234234234234} {"Template_token": ["", "unsigned", "BaseRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";"], "ground_truth": ["if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "FramePtr", ";"], "File": "ARMBaseRegisterInfo37", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67623, "Length": 39, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";"], "ground_truth": ["if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "FramePtr", ";"], "File": "ARMBaseRegisterInfo37", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67624, "Length": 27, "Cover_Rate": 0.6} {"Template_token": ["", "case", "", ":", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "case", "", ":", "{", "unsigned", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "return", "", "-", "FP", "-", "(", "STI", ".", "isR9Reserved", "(", ")", "?", "", ":", "", ")", ";", "}", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseRegisterInfo37", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67625, "Length": 57, "Cover_Rate": 0.48717948717948717} {"Template_token": ["", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "FramePtr", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "!", "STI", ".", "hasVFP3", "(", ")", "||", "STI", ".", "hasD16", "(", ")", ")", "{", "assert", "(", "", "==", "", "+", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "Reserved", ".", "set", "(", "", "+", "i", ")", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "RC", "->", "begin", "(", ")", ",", "E", "=", "RC", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "for", "(", "MCSubRegIterator", "SI", "(", "*", "I", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo37", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67626, "Length": 200, "Cover_Rate": 0.7905138339920948} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "", ",", "this", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "MCID", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ")", ";"], "ground_truth": ["if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "AddDefaultCC", "(", "MIB", ")", ";"], "File": "ARMBaseRegisterInfo37", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67627, "Length": 76, "Cover_Rate": 0.3486238532110092} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "", ",", "this", ",", "MF", ")", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "MCID", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ")", ";"], "File": "ARMBaseRegisterInfo37", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67628, "Length": 92, "Cover_Rate": 0.42201834862385323} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "FPOffset", "-=", "", ";", "Offset", "=", "-", "Offset", ";", "Offset", "+=", "MFI", "->", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "", ";", "unsigned", "StackAlign", "=", "TFI", "->", "getStackAlignment", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "!", "(", "(", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ">", "StackAlign", ")", "&&", "canRealignStack", "(", "MF", ")", ")", ")", "{"], "ground_truth": ["if", "(", "isFrameOffsetLegal", "(", "MI", ",", "FPOffset", ")", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo37", "Func": "needsFrameBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67629, "Length": 106, "Cover_Rate": 0.3281733746130031} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ";", "++", "i", ")", "{", "assert", "(", "i", "<", "MI", "->", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "FPOffset", "-=", "", ";", "Offset", "=", "-", "Offset", ";", "Offset", "+=", "MFI", "->", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "", ";"], "ground_truth": ["unsigned", "StackAlign", "=", "TFI", "->", "getStackAlignment", "(", ")", ";"], "File": "ARMBaseRegisterInfo37", "Func": "needsFrameBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67630, "Length": 213, "Cover_Rate": 0.6594427244582043} {"Template_token": ["", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "StackAlignment", ")", ")", ";", "return", "requiresRealignment", "&&", "canRealignStack", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo37", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67631, "Length": 41, "Cover_Rate": 0.4270833333333333} {"Template_token": ["", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "StackAlignment", ")", ")", ";"], "ground_truth": ["return", "requiresRealignment", "&&", "canRealignStack", "(", "MF", ")", ";"], "File": "ARMBaseRegisterInfo37", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67632, "Length": 61, "Cover_Rate": 0.6354166666666666} {"Template_token": ["", "BaseRegisterInfo", "::", "BaseRegisterInfo", "(", "const", "BaseInstrInfo", "&", "tii", ",", "const", "Subtarget", "&", "sti", ")", ":", "GenRegisterInfo", "(", "", ",", "", ",", "", ",", "", ")", ",", "TII", "(", "tii", ")", ",", "STI", "(", "sti", ")", ",", "FramePtr", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "STI", ".", "isThumb", "(", ")", ")", "?", "", ":", "", ")", ",", "BasePtr", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo3", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67633, "Length": 63, "Cover_Rate": 0.863013698630137} {"Template_token": ["", "BaseRegisterInfo", "::", "BaseRegisterInfo", "(", "const", "BaseInstrInfo", "&", "tii", ",", "const", "Subtarget", "&", "sti", ")", ":", "GenRegisterInfo", "(", "", ",", "", ",", "", ",", "", ")", ",", "TII", "(", "tii", ")", ",", "STI", "(", "sti", ")", ",", "FramePtr", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "STI", ".", "isThumb", "(", ")", ")", "?", "", ":", "", ")", ",", "BasePtr", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo3", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67634, "Length": 63, "Cover_Rate": 0.863013698630137} {"Template_token": ["", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{"], "ground_truth": ["assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";"], "File": "ARMBaseRegisterInfo3", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67635, "Length": 187, "Cover_Rate": 0.350844277673546} {"Template_token": ["", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo3", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67636, "Length": 289, "Cover_Rate": 0.5422138836772983} {"Template_token": ["", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "FramePtr", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "return", "MRI", "->", "canReserveReg", "(", "BasePtr", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo41", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67637, "Length": 53, "Cover_Rate": 0.4953271028037383} {"Template_token": ["", "const", "MCPhysReg", "*", "RegList", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SaveList", ":", "CSR_AAPCS_SaveList", ";", "if", "(", "!", "MF", ")", "return", "RegList", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "return", "CSR_AAPCS_SaveList", ";", "}", "else", "if", "(", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ")", "{", "return", "CSR_FIQ_SaveList", ";", "}", "else", "{"], "ground_truth": ["return", "CSR_GenericInt_SaveList", ";"], "File": "ARMBaseRegisterInfo41", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67638, "Length": 101, "Cover_Rate": 0.8347107438016529} {"Template_token": ["", "const", "MCPhysReg", "*", "RegList", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SaveList", ":", "CSR_AAPCS_SaveList", ";", "if", "(", "!", "MF", ")", "return", "RegList", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";"], "ground_truth": ["}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "{"], "File": "ARMBaseRegisterInfo41", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67639, "Length": 62, "Cover_Rate": 0.512396694214876} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";", "return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_RegMask", ":", "CSR_AAPCS_RegMask", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo41", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67640, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getThisReturnPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "nullptr", ";", "return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_ThisReturn_RegMask", ":", "CSR_AAPCS_ThisReturn_RegMask", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo41", "Func": "getThisReturnPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67641, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getThisReturnPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "nullptr", ";"], "ground_truth": ["return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_ThisReturn_RegMask", ":", "CSR_AAPCS_ThisReturn_RegMask", ";"], "File": "ARMBaseRegisterInfo41", "Func": "getThisReturnPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67642, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "unsigned", "StackAlign", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "StackAlignment", ")", ")", ";"], "ground_truth": ["return", "requiresRealignment", "&&", "canRealignStack", "(", "MF", ")", ";"], "File": "ARMBaseRegisterInfo41", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67643, "Length": 57, "Cover_Rate": 0.6195652173913043} {"Template_token": ["", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";"], "ground_truth": ["bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "StackAlignment", ")", ")", ";"], "File": "ARMBaseRegisterInfo41", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67644, "Length": 71, "Cover_Rate": 0.7717391304347826} {"Template_token": ["", "else", "if", "(", "STI", ".", "isTargetWindows", "(", ")", ")", "FramePtr", "=", "", ";", "else", "FramePtr", "=", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo42", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67645, "Length": 27, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo43", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67647, "Length": 54, "Cover_Rate": 0.32926829268292684} {"Template_token": ["", "if", "(", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "ghcCall", "=", "(", "F", "?", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ":", "false", ")", ";", "}", "if", "(", "ghcCall", ")", "{", "return", "CSR_GHC_SaveList", ";", "}", "else", "{"], "ground_truth": ["return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_SaveList", ":", "CSR_AAPCS_SaveList", ";"], "File": "ARMBaseRegisterInfo43", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67648, "Length": 66, "Cover_Rate": 0.7021276595744681} {"Template_token": ["", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "ghcCall", "=", "(", "F", "?", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ":", "false", ")", ";", "}", "if", "(", "ghcCall", ")", "{", "return", "CSR_GHC_SaveList", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo43", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67649, "Length": 39, "Cover_Rate": 0.4148936170212766} {"Template_token": ["", "return", "", ";", "case", "", ":", "{", "bool", "HasFP", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "isMaxCallFrameSizeComputed", "(", ")", "?", "TFI", "->", "hasFP", "(", "MF", ")", ":", "true", ";", "return", "", "-", "HasFP", ";", "}", "case", "", ":", "{", "bool", "HasFP", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "isMaxCallFrameSizeComputed", "(", ")", "?", "TFI", "->", "hasFP", "(", "MF", ")", ":", "true", ";"], "ground_truth": ["bool", "IsPagerando", "=", "MF", ".", "getFunction", "(", ")", ".", "isPagerando", "(", ")", ";"], "File": "ARMBaseRegisterInfo4", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67651, "Length": 74, "Cover_Rate": 0.4457831325301205} {"Template_token": ["", "}", "case", "", ":", "{", "bool", "HasFP", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "isMaxCallFrameSizeComputed", "(", ")", "?", "TFI", "->", "hasFP", "(", "MF", ")", ":", "true", ";", "bool", "IsPagerando", "=", "MF", ".", "getFunction", "(", ")", ".", "isPagerando", "(", ")", ";", "return", "", "-", "HasFP", "-", "(", "STI", ".", "isR9Reserved", "(", ")", "||", "IsPagerando", "?", "", ":", "", ")", ";", "}", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBaseRegisterInfo4", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67652, "Length": 66, "Cover_Rate": 0.39759036144578314} {"Template_token": ["", "static_assert", "(", "", "==", "", "+", "", ",", "", ")", ";", "for", "(", "unsigned", "R", "=", "", ";", "R", "<", "", ";", "++", "R", ")", "markSuperRegs", "(", "Reserved", ",", "", "+", "R", ")", ";", "}", "const", "TargetRegisterClass", "&", "RC", "=", "", ";", "for", "(", "unsigned", "Reg", ":", "RC", ")", "for", "(", "MCSubRegIterator", "SI", "(", "Reg", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "markSuperRegs", "(", "Reserved", ",", "Reg", ")", ";", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")", ")", ";"], "ground_truth": ["return", "Reserved", ";"], "File": "ARMBaseRegisterInfo4", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67653, "Length": 96, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "if", "(", "Value", ")", "*", "Value", "=", "Offset", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";"], "ground_truth": ["if", "(", "!", "ReuseFrameIndexVals", ")", "ScratchReg", "=", "", ";"], "File": "ARMBaseRegisterInfo51", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67654, "Length": 248, "Cover_Rate": 0.505091649694501} {"Template_token": ["", "case", "", ":", "UnspilledCS1GPRs", ".", "push_back", "(", "Reg", ")", ";", "break", ";", "default", ":", "UnspilledCS2GPRs", ".", "push_back", "(", "Reg", ")", ";", "break", ";", "}", "}", "}", "}", "bool", "ForceLRSpill", "=", "false", ";", "if", "(", "!", "LRSpilled", "&&", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "FnSize", "=", "TII", ".", "GetFunctionSizeInBytes", "(", "MF", ")", ";", "if", "(", "FnSize", ">=", "(", "", "<<", "", ")", ")", "{", "CanEliminateFrame", "=", "false", ";", "ForceLRSpill", "=", "true", ";", "}", "}", "bool", "BigStack", "=", "RS", "&&", "estimateStackSize", "(", "MF", ")", "+", "(", "hasFP", "(", "MF", ")", "?", "", ":", "", ")", ">=", "estimateRSStackSizeLimit", "(", "MF", ")", ";", "bool", "ExtraCSSpill", "=", "false", ";", "if", "(", "BigStack", "||", "!", "CanEliminateFrame", "||", "cannotEliminateFrame", "(", "MF", ")", ")", "{", "AFI", "->", "setHasStackFrame", "(", "true", ")", ";", "if", "(", "!", "LRSpilled", "&&", "CS1Spilled", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "", ")", ";", "AFI", "->", "setCSRegisterIsSpilled", "(", "", ")", ";", "NumGPRSpills", "++", ";", "UnspilledCS1GPRs", ".", "erase", "(", "std", "::", "find", "(", "UnspilledCS1GPRs", ".", "begin", "(", ")", ",", "UnspilledCS1GPRs", ".", "end", "(", ")", ",", "(", "unsigned", ")", "", ")", ")", ";", "ForceLRSpill", "=", "false", ";", "ExtraCSSpill", "=", "true", ";", "}", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "FramePtr", ")", ";", "NumGPRSpills", "++", ";", "}", "unsigned", "TargetAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "if", "(", "TargetAlign", "==", "", "&&", "(", "NumGPRSpills", "&", "", ")", ")", "{", "if", "(", "CS1Spilled", "&&", "!", "UnspilledCS1GPRs", ".", "empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UnspilledCS1GPRs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "UnspilledCS1GPRs", "[", "i", "]", ";", "if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "||", "isLowRegister", "(", "Reg", ")", "||", "Reg", "==", "", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "Reg", ")", ";", "AFI", "->", "setCSRegisterIsSpilled", "(", "Reg", ")", ";", "if", "(", "!", "isReservedReg", "(", "MF", ",", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "break", ";", "}", "}", "}", "else", "if", "(", "!", "UnspilledCS2GPRs", ".", "empty", "(", ")", "&&", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "Reg", "=", "UnspilledCS2GPRs", ".", "front", "(", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "Reg", ")", ";", "AFI", "->", "setCSRegisterIsSpilled", "(", "Reg", ")", ";", "if", "(", "!", "isReservedReg", "(", "MF", ",", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "}", "}", "if", "(", "BigStack", "&&", "!", "ExtraCSSpill", ")", "{", "unsigned", "NumExtras", "=", "TargetAlign", "/", "", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Extras", ";", "while", "(", "NumExtras", "&&", "!", "UnspilledCS1GPRs", ".", "empty", "(", ")", ")", "{", "unsigned", "Reg", "=", "UnspilledCS1GPRs", ".", "back", "(", ")", ";", "UnspilledCS1GPRs", ".", "pop_back", "(", ")", ";", "if", "(", "!", "isReservedReg", "(", "MF", ",", "Reg", ")", ")", "{"], "ground_truth": ["Extras", ".", "push_back", "(", "Reg", ")", ";"], "File": "ARMBaseRegisterInfo51", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67656, "Length": 478, "Cover_Rate": 0.44423791821561337} {"Template_token": ["", "bool", "UseSplitPush", "=", "STI", ".", "splitFramePushPop", "(", ")", ";", "const", "MCPhysReg", "*", "RegList", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SaveList", ":", "(", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SaveList", ":", "CSR_AAPCS_SaveList", ")", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "return", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SaveList", ":", "CSR_AAPCS_SaveList", ";"], "ground_truth": ["}", "else", "if", "(", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ")", "{"], "File": "ARMBaseRegisterInfo54", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67657, "Length": 103, "Cover_Rate": 0.47685185185185186} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "bool", "UseSplitPush", "=", "STI", ".", "splitFramePushPop", "(", ")", ";", "const", "MCPhysReg", "*", "RegList", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SaveList", ":", "(", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SaveList", ":", "CSR_AAPCS_SaveList", ")", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{"], "ground_truth": ["return", "CSR_NoRegs_SaveList", ";"], "File": "ARMBaseRegisterInfo54", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67658, "Length": 71, "Cover_Rate": 0.3287037037037037} {"Template_token": ["", "else", "if", "(", "STI", ".", "isTargetWindows", "(", ")", ")", "return", "", ";"], "ground_truth": ["else", "return", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ";"], "File": "ARMBaseRegisterInfo54", "Func": "getFramePointerReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67659, "Length": 24, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "RealignStack", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo55", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67660, "Length": 65, "Cover_Rate": 0.5508474576271186} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "RealignStack", ")", "return", "false", ";"], "ground_truth": ["if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo55", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67661, "Length": 41, "Cover_Rate": 0.3474576271186441} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", ")", "const", "{"], "ground_truth": ["return", "(", "STI", ".", "isTargetIOS", "(", ")", ")", "?", "CSR_iOS_RegMask", ":", "CSR_AAPCS_RegMask", ";"], "File": "ARMBaseRegisterInfo55", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67665, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo57", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67666, "Length": 238, "Cover_Rate": 0.4204946996466431} {"Template_token": ["", "return", "(", "STI", ".", "isTargetIOS", "(", ")", ")", "?", "CSR_iOS_SaveList", ":", "CSR_AAPCS_SaveList", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo57", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67667, "Length": 14, "Cover_Rate": 0.5} {"Template_token": ["", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "getFramePointerReg", "(", "STI", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "!", "STI", ".", "hasD32", "(", ")", ")", "{", "static_assert", "(", "", "==", "", "+", "", ",", "", ")", ";", "for", "(", "unsigned", "R", "=", "", ";", "R", "<", "", ";", "++", "R", ")", "markSuperRegs", "(", "Reserved", ",", "", "+", "R", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo59", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67670, "Length": 114, "Cover_Rate": 0.46530612244897956} {"Template_token": ["", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "", ")", ")", "return", "false", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "getFramePointerReg", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";"], "ground_truth": ["return", "MRI", "->", "canReserveReg", "(", "BasePtr", ")", ";"], "File": "ARMBaseRegisterInfo5", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67671, "Length": 106, "Cover_Rate": 0.8907563025210085} {"Template_token": ["", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "", ")", ")", "return", "false", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "getFramePointerReg", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";"], "ground_truth": ["return", "MRI", "->", "canReserveReg", "(", "BasePtr", ")", ";"], "File": "ARMBaseRegisterInfo5", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67672, "Length": 70, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "return", "CSR_AAPCS_SaveList", ";", "}", "else", "if", "(", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ")", "{"], "ground_truth": ["return", "CSR_FIQ_SaveList", ";"], "File": "ARMBaseRegisterInfo5", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67673, "Length": 61, "Cover_Rate": 0.48031496062992124} {"Template_token": ["", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";", "return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_RegMask", ":", "CSR_AAPCS_RegMask", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo5", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67674, "Length": 23, "Cover_Rate": 0.4107142857142857} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";"], "File": "ARMBaseRegisterInfo5", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67675, "Length": 44, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "needsStackRealignment", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "TFI", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "StackAlignment", ")", ")", ";"], "ground_truth": ["return", "requiresRealignment", "&&", "canRealignStack", "(", "MF", ")", ";"], "File": "ARMBaseRegisterInfo5", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67676, "Length": 85, "Cover_Rate": 0.9883720930232558} {"Template_token": ["", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "TFI", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "StackAlignment", ")", ")", ";", "return", "requiresRealignment", "&&", "canRealignStack", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo5", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67677, "Length": 63, "Cover_Rate": 0.7325581395348837} {"Template_token": ["", "default", ":", "TargetRegisterInfo", "::", "getRegAllocationHints", "(", "VirtReg", ",", "Order", ",", "Hints", ",", "MF", ",", "VRM", ")", ";", "return", ";", "}", "unsigned", "PairedPhys", "=", "", ";", "if", "(", "VRM", "&&", "VRM", "->", "hasPhys", "(", "Hint", ".", "second", ")", ")", "{", "PairedPhys", "=", "getPairedGPR", "(", "VRM", "->", "getPhys", "(", "Hint", ".", "second", ")", ",", "Odd", ",", "this", ")", ";", "if", "(", "PairedPhys", "&&", "MRI", ".", "isReserved", "(", "PairedPhys", ")", ")", "PairedPhys", "=", "", ";", "}", "if", "(", "PairedPhys", ")", "Hints", ".", "push_back", "(", "PairedPhys", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Order", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "Order", "[", "I", "]", ";", "if", "(", "Reg", "==", "PairedPhys", "||", "(", "getEncodingValue", "(", "Reg", ")", "&", "", ")", "!=", "Odd", ")", "continue", ";", "unsigned", "Paired", "=", "getPairedGPR", "(", "Reg", ",", "!", "Odd", ",", "this", ")", ";", "if", "(", "!", "Paired", "||", "MRI", ".", "isReserved", "(", "Paired", ")", ")", "continue", ";", "Hints", ".", "push_back", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo60", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67678, "Length": 169, "Cover_Rate": 0.6425855513307985} {"Template_token": ["", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";"], "ground_truth": ["emitT2RegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";"], "File": "ARMBaseRegisterInfo65", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67679, "Length": 212, "Cover_Rate": 0.39849624060150374} {"Template_token": ["", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo65", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67680, "Length": 333, "Cover_Rate": 0.6259398496240601} {"Template_token": ["", "}", "case", "", ":", "ImmIdx", "=", "Idx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "=", "-", "InstrOffs", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "Idx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "=", "-", "InstrOffs", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseRegisterInfo66", "Func": "getFrameIndexInstrOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67681, "Length": 101, "Cover_Rate": 0.308868501529052} {"Template_token": ["", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "NumBits", "=", "", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "", ";", "}", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "(", "BaseReg", "==", "", "?", "", ":", "", ")", ";", "Scale", "=", "", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";"], "ground_truth": ["if", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo66", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67682, "Length": 129, "Cover_Rate": 0.40822784810126583} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "needsStackRealignment", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";"], "ground_truth": ["unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";"], "File": "ARMBaseRegisterInfo68", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67683, "Length": 51, "Cover_Rate": 0.6} {"Template_token": ["", "needsStackRealignment", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";"], "ground_truth": ["bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "getFnAttributes", "(", ")", ".", "hasStackAlignmentAttr", "(", ")", ")", ";"], "File": "ARMBaseRegisterInfo68", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67684, "Length": 73, "Cover_Rate": 0.8588235294117647} {"Template_token": ["", "if", "(", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";"], "ground_truth": ["ghcCall", "=", "(", "F", "?", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ":", "false", ")", ";"], "File": "ARMBaseRegisterInfo6", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67685, "Length": 34, "Cover_Rate": 0.40963855421686746} {"Template_token": ["", "return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_ThisReturn_RegMask", ":", "CSR_AAPCS_ThisReturn_RegMask", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo6", "Func": "getThisReturnPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67686, "Length": 21, "Cover_Rate": 0.6176470588235294} {"Template_token": ["", "bool", "ghcCall", "=", "false", ";", "if", "(", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "ghcCall", "=", "(", "F", "?", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ":", "false", ")", ";", "}", "static", "const", "unsigned", "CalleeSavedRegs", "[", "]", "=", "{"], "ground_truth": ["", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";"], "File": "ARMBaseRegisterInfo76", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67688, "Length": 85, "Cover_Rate": 0.3617021276595745} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "return", "CSR_NaCl_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";"], "ground_truth": ["return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_RegMask", ":", "CSR_AAPCS_RegMask", ";"], "File": "ARMBaseRegisterInfo77", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67689, "Length": 56, "Cover_Rate": 0.9824561403508771} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{"], "ground_truth": ["if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "return", "CSR_NaCl_RegMask", ";"], "File": "ARMBaseRegisterInfo77", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67690, "Length": 25, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "Register", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "Register", "(", ")", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo83", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67691, "Length": 157, "Cover_Rate": 0.3036750483558994} {"Template_token": ["", "const", "MCPhysReg", "*", "BaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "return", "CSR_NaCl_SaveList", ";", "const", "MCPhysReg", "*", "RegList", "=", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_SaveList", ":", "CSR_AAPCS_SaveList", ";", "if", "(", "!", "MF", ")", "return", "RegList", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{"], "ground_truth": ["return", "CSR_AAPCS_SaveList", ";"], "File": "ARMBaseRegisterInfo85", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67692, "Length": 108, "Cover_Rate": 0.7659574468085106} {"Template_token": ["", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";"], "ground_truth": ["if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";"], "File": "ARMBaseRegisterInfo8", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67693, "Length": 314, "Cover_Rate": 0.5518453427065027} {"Template_token": ["", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "FramePtr", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "Reserved", ".", "set", "(", "", ")", ";", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo8", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67695, "Length": 49, "Cover_Rate": 0.4336283185840708} {"Template_token": ["", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";"], "ground_truth": ["Reserved", ".", "set", "(", "", ")", ";"], "File": "ARMBaseRegisterInfo8", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67696, "Length": 53, "Cover_Rate": 0.4690265486725664} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";"], "File": "ARMBaseRegisterInfo8", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67697, "Length": 49, "Cover_Rate": 0.3288590604026846} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "getFramePointerReg", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "isGPRegisterReserved", "(", "BasePtr", "-", "", ")", ")", "return", "false", ";", "if", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";"], "ground_truth": ["return", "MRI", "->", "canReserveReg", "(", "BasePtr", ")", ";"], "File": "ARMBaseRegisterInfo91", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67698, "Length": 118, "Cover_Rate": 0.9752066115702479} {"Template_token": ["", "bool", "HasFP", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "isMaxCallFrameSizeComputed", "(", ")", "?", "TFI", "->", "hasFP", "(", "MF", ")", ":", "true", ";", "return", "", "-", "HasFP", ";", "}", "case", "", ":", "{"], "ground_truth": ["bool", "HasFP", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "isMaxCallFrameSizeComputed", "(", ")", "?", "TFI", "->", "hasFP", "(", "MF", ")", ":", "true", ";"], "File": "ARMBaseRegisterInfo91", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67699, "Length": 54, "Cover_Rate": 0.3724137931034483} {"Template_token": ["", "if", "(", "STI", ".", "isGPRegisterReserved", "(", "BasePtr", "-", "", ")", ")", "return", "false", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", "&&", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "MFI", ".", "getLocalFrameSize", "(", ")", ">=", "", ")", "return", "true", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseRegisterInfo91", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67700, "Length": 79, "Cover_Rate": 0.5524475524475524} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "!", "EnableBasePointer", ")", "return", "false", ";"], "ground_truth": ["if", "(", "needsStackRealignment", "(", "MF", ")", "&&", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo93", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67701, "Length": 63, "Cover_Rate": 0.4921875} {"Template_token": ["", "if", "(", "!", "EnableBasePointer", ")", "return", "false", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", "&&", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", ")", "return", "true", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "MFI", "->", "getLocalFrameSize", "(", ")", "<", "", ")", "return", "false", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo93", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67702, "Length": 76, "Cover_Rate": 0.59375} {"Template_token": ["", "BaseRegisterInfo", "::", "BaseRegisterInfo", "(", ")", ":", "GenRegisterInfo", "(", "", ",", "", ",", "", ",", "", ")", "{"], "ground_truth": ["_MC", "::", "initLLVMToCVRegMapping", "(", "this", ")", ";"], "File": "ARMBaseRegisterInfo", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67703, "Length": 24, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "BaseRegisterInfo", "::", "BaseRegisterInfo", "(", ")", ":", "GenRegisterInfo", "(", "", ",", "", ",", "", ",", "", ")", "{", "_MC", "::", "initLLVMToCVRegMapping", "(", "this", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67704, "Length": 25, "Cover_Rate": 0.8620689655172413} {"Template_token": ["", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", ".", "adjustsStack", "(", ")", ")", "return", "true", ";", "return", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "hasStackRealignment", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo", "Func": "cannotEliminateFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67705, "Length": 43, "Cover_Rate": 0.6515151515151515} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "MRI", "->", "canReserveReg", "(", "STI", ".", "getFramePointerReg", "(", ")", ")", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67706, "Length": 78, "Cover_Rate": 0.7878787878787878} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "Register", "FrameReg", ";", "int", "Offset", "=", "TFI", "->", "ResolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "SPAdj", ")", ";", "if", "(", "RS", "&&", "FrameReg", "==", "", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "assert", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "", ")", ";", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "this", ")", ";", "}", "if", "(", "Done", ")", "return", ";"], "ground_truth": ["assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";"], "File": "ARMBaseRegisterInfo", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67707, "Length": 316, "Cover_Rate": 0.5064102564102564} {"Template_token": ["", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "this", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "Register", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "Register", "(", ")", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "const", "TargetRegisterClass", "*", "RegClass", "=", "TII", ".", "getRegClass", "(", "MCID", ",", "FIOperandNum", ",", "this", ",", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "if", "(", "Offset", "==", "", "&&", "(", "Register", "::", "isVirtualRegister", "(", "FrameReg", ")", "||", "RegClass", "->", "contains", "(", "FrameReg", ")", ")", ")", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RegClass", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";"], "ground_truth": ["emitT2RegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";"], "File": "ARMBaseRegisterInfo", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67708, "Length": 333, "Cover_Rate": 0.5336538461538461} {"Template_token": ["", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "Align", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67709, "Length": 96, "Cover_Rate": 0.5423728813559322} {"Template_token": ["", "unsigned", "getBaseRegister", "(", ")", "const", "{"], "ground_truth": ["return", "BasePtr", ";"], "File": "ARMBaseRegisterInfo", "Func": "getBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67710, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getBaseRegister", "(", ")", "const", "{", "return", "BasePtr", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo", "Func": "getBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67711, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "UseSplitPush", "=", "STI", ".", "splitFramePushPop", "(", "*", "MF", ")", ";", "const", "MCPhysReg", "*", "RegList", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SaveList", ":", "(", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SaveList", ":", "CSR_AAPCS_SaveList", ")", ";", "const", "Function", "&", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CFGuard_Check", ")", "{", "return", "CSR_Win_AAPCS_CFGuard_Check_SaveList", ";", "}", "else", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "SwiftTail", ")", "{", "return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SwiftTail_SaveList", ":", "(", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SwiftTail_SaveList", ":", "CSR_AAPCS_SwiftTail_SaveList", ")", ";", "}", "else", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "return", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SaveList", ":", "CSR_AAPCS_SaveList", ";", "}", "else", "if", "(", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ")", "{", "return", "CSR_FIQ_SaveList", ";", "}", "else", "{", "return", "CSR_GenericInt_SaveList", ";", "}", "}", "if", "(", "STI", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "F", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "{", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "return", "CSR_iOS_SwiftError_SaveList", ";", "return", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SwiftError_SaveList", ":"], "ground_truth": ["CSR_AAPCS_SwiftError_SaveList", ";"], "File": "ARMBaseRegisterInfo", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67712, "Length": 210, "Cover_Rate": 0.7526881720430108} {"Template_token": ["", "assert", "(", "MF", "&&", "", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", ")", "return", "CSR_iOS_CXX_TLS_ViaCopy_SaveList", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMBaseRegisterInfo", "Func": "getCalleeSavedRegsViaCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67713, "Length": 42, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "CFGuard_Check", ")", "return", "CSR_Win_AAPCS_CFGuard_Check_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "SwiftTail", ")", "{"], "ground_truth": ["return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SwiftTail_RegMask", ":", "CSR_AAPCS_SwiftTail_RegMask", ";"], "File": "ARMBaseRegisterInfo", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67715, "Length": 75, "Cover_Rate": 0.5172413793103449} {"Template_token": ["", "if", "(", "RC", "==", "&", "", ")", "return", "&", "", ";", "return", "RC", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo", "Func": "getCrossCopyRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67716, "Length": 15, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "if", "(", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "=", "-", "InstrOffs", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "Idx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "=", "-", "InstrOffs", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "Idx", "+", "", ";", "InstrOffs", "=", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "Scale", "=", "", ";", "break", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMBaseRegisterInfo", "Func": "getFrameIndexInstrOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67717, "Length": 110, "Cover_Rate": 0.3470031545741325} {"Template_token": ["", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "STI", ".", "getFramePointerReg", "(", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMBaseRegisterInfo", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67718, "Length": 29, "Cover_Rate": 0.5} {"Template_token": ["", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "STI", ".", "getFramePointerReg", "(", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMBaseRegisterInfo", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67719, "Length": 29, "Cover_Rate": 0.5} {"Template_token": ["", "ArrayRef", "<", "MCPhysReg", ">", "BaseRegisterInfo", "::", "getIntraCallClobberedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{"], "ground_truth": ["static", "const", "MCPhysReg", "IntraCallClobberedRegs", "[", "]", "=", "{", "", "}", ";"], "File": "ARMBaseRegisterInfo", "Func": "getIntraCallClobberedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67720, "Length": 26, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "static", "const", "MCPhysReg", "IntraCallClobberedRegs", "[", "]", "=", "{", "", "}", ";", "return", "ArrayRef", "<", "MCPhysReg", ">", "(", "IntraCallClobberedRegs", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo", "Func": "getIntraCallClobberedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67721, "Length": 21, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "switch", "(", "Super", "->", "getID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "Super", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasNEON", "(", ")", ")", "return", "Super", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasMVEIntegerOps", "(", ")", ")", "return", "Super", ";", "break", ";", "}", "Super", "=", "*", "I", "++", ";", "}", "while", "(", "Super", ")", ";"], "ground_truth": ["return", "RC", ";"], "File": "ARMBaseRegisterInfo", "Func": "getLargestLegalSuperClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67722, "Length": 98, "Cover_Rate": 0.620253164556962} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{", "return", "CSR_NoRegs_RegMask", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo", "Func": "getNoPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67723, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{"], "ground_truth": ["return", "CSR_NoRegs_RegMask", ";"], "File": "ARMBaseRegisterInfo", "Func": "getNoPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67724, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "static", "MCPhysReg", "getPairedGPR", "(", "MCPhysReg", "Reg", ",", "bool", "Odd", ",", "const", "MCRegisterInfo", "*", "RI", ")", "{"], "ground_truth": ["for", "(", "MCSuperRegIterator", "Supers", "(", "Reg", ",", "RI", ")", ";", "Supers", ".", "isValid", "(", ")", ";", "++", "Supers", ")", "if", "(", "", ".", "contains", "(", "*", "Supers", ")", ")", "return", "RI", "->", "getSubReg", "(", "*", "Supers", ",", "Odd", "?", "", ":", "", ")", ";"], "File": "ARMBaseRegisterInfo", "Func": "getPairedGPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67725, "Length": 60, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "Odd", "=", "", ";", "break", ";", "case", "", ":", "TargetRegisterInfo", "::", "getRegAllocationHints", "(", "VirtReg", ",", "Order", ",", "Hints", ",", "MF", ",", "VRM", ")", ";", "if", "(", "MRI", ".", "getRegClass", "(", "VirtReg", ")", "->", "contains", "(", "", ")", ")", "Hints", ".", "push_back", "(", "", ")", ";", "return", "false", ";", "default", ":", "return", "TargetRegisterInfo", "::", "getRegAllocationHints", "(", "VirtReg", ",", "Order", ",", "Hints", ",", "MF", ",", "VRM", ")", ";", "}", "Register", "Paired", "=", "Hint", ".", "second", ";", "if", "(", "!", "Paired", ")", "return", "false", ";", "Register", "PairedPhys", ";"], "ground_truth": ["if", "(", "Paired", ".", "isPhysical", "(", ")", ")", "{"], "File": "ARMBaseRegisterInfo", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67727, "Length": 94, "Cover_Rate": 0.3022508038585209} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "std", "::", "pair", "<", "Register", ",", "Register", ">", "Hint", "=", "MRI", ".", "getRegAllocationHint", "(", "VirtReg", ")", ";", "unsigned", "Odd", ";", "switch", "(", "Hint", ".", "first", ")", "{", "case", "", ":", "Odd", "=", "", ";", "break", ";", "case", "", ":", "Odd", "=", "", ";", "break", ";", "case", "", ":", "TargetRegisterInfo", "::", "getRegAllocationHints", "(", "VirtReg", ",", "Order", ",", "Hints", ",", "MF", ",", "VRM", ")", ";", "if", "(", "MRI", ".", "getRegClass", "(", "VirtReg", ")", "->", "contains", "(", "", ")", ")", "Hints", ".", "push_back", "(", "", ")", ";", "return", "false", ";", "default", ":", "return", "TargetRegisterInfo", "::", "getRegAllocationHints", "(", "VirtReg", ",", "Order", ",", "Hints", ",", "MF", ",", "VRM", ")", ";", "}", "Register", "Paired", "=", "Hint", ".", "second", ";", "if", "(", "!", "Paired", ")", "return", "false", ";", "Register", "PairedPhys", ";", "if", "(", "Paired", ".", "isPhysical", "(", ")", ")", "{"], "ground_truth": ["PairedPhys", "=", "Paired", ";"], "File": "ARMBaseRegisterInfo", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67728, "Length": 148, "Cover_Rate": 0.4758842443729904} {"Template_token": ["", "return", "", "-", "HasFP", ";", "}", "case", "", ":", "{", "bool", "HasFP", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "isMaxCallFrameSizeComputed", "(", ")", "?", "TFI", "->", "hasFP", "(", "MF", ")", ":", "true", ";"], "ground_truth": ["return", "", "-", "HasFP", "-", "(", "STI", ".", "isR9Reserved", "(", ")", "?", "", ":", "", ")", ";"], "File": "ARMBaseRegisterInfo", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67729, "Length": 49, "Cover_Rate": 0.32450331125827814} {"Template_token": ["", "unsigned", "BaseRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "{"], "ground_truth": ["bool", "HasFP", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "isMaxCallFrameSizeComputed", "(", ")", "?", "TFI", "->", "hasFP", "(", "MF", ")", ":", "true", ";"], "File": "ARMBaseRegisterInfo", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67730, "Length": 80, "Cover_Rate": 0.5298013245033113} {"Template_token": ["", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "STI", ".", "getFramePointerReg", "(", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "!", "STI", ".", "hasD32", "(", ")", ")", "{"], "ground_truth": ["static_assert", "(", "", "==", "", "+", "", ",", "", ")", ";"], "File": "ARMBaseRegisterInfo", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67731, "Length": 77, "Cover_Rate": 0.30196078431372547} {"Template_token": ["", "static_assert", "(", "", "==", "", "+", "", ",", "", ")", ";", "for", "(", "unsigned", "R", "=", "", ";", "R", "<", "", ";", "++", "R", ")", "markSuperRegs", "(", "Reserved", ",", "", "+", "R", ")", ";", "}", "const", "TargetRegisterClass", "&", "RC", "=", "", ";", "for", "(", "unsigned", "Reg", ":", "RC", ")", "for", "(", "MCSubRegIterator", "SI", "(", "Reg", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "markSuperRegs", "(", "Reserved", ",", "Reg", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")", ")", ";"], "ground_truth": ["return", "Reserved", ";"], "File": "ARMBaseRegisterInfo", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67732, "Length": 103, "Cover_Rate": 0.403921568627451} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getSjLjDispatchPreservedMask", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "!", "STI", ".", "useSoftFloat", "(", ")", "&&", "STI", ".", "hasVFP2Base", "(", ")", "&&", "!", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "CSR_NoRegs_RegMask", ";"], "File": "ARMBaseRegisterInfo", "Func": "getSjLjDispatchPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67733, "Length": 53, "Cover_Rate": 0.9137931034482759} {"Template_token": ["", "if", "(", "!", "STI", ".", "useSoftFloat", "(", ")", "&&", "STI", ".", "hasVFP2Base", "(", ")", "&&", "!", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "CSR_NoRegs_RegMask", ";"], "ground_truth": ["else", "return", "CSR_FPRegs_RegMask", ";"], "File": "ARMBaseRegisterInfo", "Func": "getSjLjDispatchPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67734, "Length": 29, "Cover_Rate": 0.5} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getThisReturnPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "nullptr", ";"], "ground_truth": ["return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_ThisReturn_RegMask", ":", "CSR_AAPCS_ThisReturn_RegMask", ";"], "File": "ARMBaseRegisterInfo", "Func": "getThisReturnPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67736, "Length": 55, "Cover_Rate": 0.9821428571428571} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getTLSCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isTargetDarwin", "(", ")", "&&", "", ")", ";"], "ground_truth": ["return", "CSR_iOS_TLSCall_RegMask", ";"], "File": "ARMBaseRegisterInfo", "Func": "getTLSCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67737, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "if", "(", "hasStackRealignment", "(", "MF", ")", "&&", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "MFI", ".", "getLocalFrameSize", "(", ")", ">=", "", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67739, "Length": 43, "Cover_Rate": 0.3805309734513274} {"Template_token": ["", "case", "LR", ":", "case", "SP", ":", "case", "PC", ":", "return", "true", ";", "case", "R8", ":", "case", "R9", ":", "case", "R10", ":", "case", "R11", ":", "case", "R12", ":", "return", "!", "isIOS", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseRegisterInfo", "Func": "isARMArea1Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67740, "Length": 36, "Cover_Rate": 0.43373493975903615} {"Template_token": ["", "return", "true", ";", "case", "R8", ":", "case", "R9", ":", "case", "R10", ":", "case", "R11", ":", "case", "R12", ":", "return", "!", "isIOS", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseRegisterInfo", "Func": "isARMArea1Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67741, "Length": 27, "Cover_Rate": 0.3253012048192771} {"Template_token": ["", "switch", "(", "Reg", ")", "{"], "ground_truth": ["case", "R8", ":", "case", "R9", ":", "case", "R10", ":", "case", "R11", ":", "case", "R12", ":"], "File": "ARMBaseRegisterInfo", "Func": "isARMArea2Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67742, "Length": 20, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "case", "D11", ":", "case", "D10", ":", "case", "D9", ":", "case", "D8", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "ARMBaseRegisterInfo", "Func": "isARMArea3Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67743, "Length": 17, "Cover_Rate": 0.3090909090909091} {"Template_token": ["", "static", "inline", "bool", "isCalleeSavedRegister", "(", "unsigned", "Reg", ",", "const", "MCPhysReg", "*", "CSRegs", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "if", "(", "Reg", "==", "CSRegs", "[", "i", "]", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo", "Func": "isCalleeSavedRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67746, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "NumBits", "=", "", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "", ";", "}", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "(", "BaseReg", "==", "", "?", "", ":", "", ")", ";", "Scale", "=", "", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";"], "ground_truth": ["if", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67747, "Length": 112, "Cover_Rate": 0.3660130718954248} {"Template_token": ["", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "STI", ".", "getFramePointerReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "BasePtr", ")", ";"], "File": "ARMBaseRegisterInfo", "Func": "isInlineAsmReadOnlyReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67748, "Length": 49, "Cover_Rate": 0.45794392523364486} {"Template_token": ["", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "", ":", "", ")", ";", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";", "Register", "BaseReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "", ",", "this", ",", "MF", ")", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "MCID", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "ARMBaseRegisterInfo", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67749, "Length": 156, "Cover_Rate": 0.6446280991735537} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "FPOffset", "-=", "", ";", "Offset", "+=", "MFI", ".", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "", ";"], "ground_truth": ["if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "!", "(", "(", "MFI", ".", "getLocalFrameMaxAlign", "(", ")", ">", "TFI", "->", "getStackAlign", "(", ")", ")", "&&", "canRealignStack", "(", "MF", ")", ")", ")", "{"], "File": "ARMBaseRegisterInfo", "Func": "needsFrameBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67750, "Length": 119, "Cover_Rate": 0.3753943217665615} {"Template_token": ["", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseRegisterInfo", "Func": "requiresRegisterScavenging", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67752, "Length": 12, "Cover_Rate": 0.75} {"Template_token": ["", "bool", "BaseRegisterInfo", "::"], "ground_truth": ["requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "File": "ARMBaseRegisterInfo", "Func": "requiresVirtualBaseRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67753, "Length": 12, "Cover_Rate": 0.75} {"Template_token": ["", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ",", "this", ")", ";", "}", "assert", "(", "Done", "&&", "", ")", ";", "(", "void", ")", "Done", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67755, "Length": 85, "Cover_Rate": 0.4228855721393035} {"Template_token": ["", "if", "(", "getRegSizeInBits", "(", "*", "NewRC", ")", "<", "", "&&", "getRegSizeInBits", "(", "*", "DstRC", ")", "<", "", "&&", "getRegSizeInBits", "(", "*", "SrcRC", ")", "<", "", ")", "return", "true", ";", "auto", "NewRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "NewRC", ")", ";", "auto", "SrcRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "SrcRC", ")", ";", "auto", "DstRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "DstRC", ")", ";", "if", "(", "SrcRCWeight", ".", "RegWeight", ">", "NewRCWeight", ".", "RegWeight", ")", "return", "true", ";", "if", "(", "DstRCWeight", ".", "RegWeight", ">", "NewRCWeight", ".", "RegWeight", ")", "return", "true", ";", "auto", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["auto", "It", "=", "AFI", "->", "getCoalescedWeight", "(", "MBB", ")", ";"], "File": "ARMBaseRegisterInfo", "Func": "shouldCoalesce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67756, "Length": 119, "Cover_Rate": 0.44074074074074077} {"Template_token": ["", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "std", "::", "pair", "<", "Register", ",", "Register", ">", "Hint", "=", "MRI", "->", "getRegAllocationHint", "(", "Reg", ")", ";", "if", "(", "(", "Hint", ".", "first", "==", "", "||", "Hint", ".", "first", "==", "", ")", "&&", "Hint", ".", "second", ".", "isVirtual", "(", ")", ")", "{", "Register", "OtherReg", "=", "Hint", ".", "second", ";", "Hint", "=", "MRI", "->", "getRegAllocationHint", "(", "OtherReg", ")", ";", "if", "(", "Hint", ".", "second", "==", "Reg", ")", "{", "MRI", "->", "setRegAllocationHint", "(", "OtherReg", ",", "Hint", ".", "first", ",", "NewReg", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "NewReg", ")", ")", "MRI", "->", "setRegAllocationHint", "(", "NewReg", ",", "Hint", ".", "first", "==", "", "?", "", ":", "", ",", "OtherReg", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo", "Func": "updateRegAllocHint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67758, "Length": 120, "Cover_Rate": 0.8053691275167785} {"Template_token": ["", "void", "adjustBBSize", "(", "MachineBasicBlock", "*", "MBB", ",", "int", "Size", ")", "{", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Size", ";"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo10", "Func": "adjustBBSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67759, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "void", "adjustBBSize", "(", "MachineBasicBlock", "*", "MBB", ",", "int", "Size", ")", "{"], "ground_truth": ["BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Size", ";"], "File": "ARMBasicBlockInfo10", "Func": "adjustBBSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67760, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "BasicBlockUtils", "(", "MachineFunction", "&", "MF", ")", ":", "MF", "(", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "isThumb", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo10", "Func": "ARMBasicBlockUtils", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67761, "Length": 48, "Cover_Rate": 1.0} {"Template_token": ["", "BasicBlockUtils", "(", "MachineFunction", "&", "MF", ")", ":", "MF", "(", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "isThumb", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo10", "Func": "ARMBasicBlockUtils", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67762, "Length": 48, "Cover_Rate": 1.0} {"Template_token": ["", "void", "clear", "(", ")", "{"], "ground_truth": ["BBInfo", ".", "clear", "(", ")", ";"], "File": "ARMBasicBlockInfo10", "Func": "clear", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67763, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "void", "clear", "(", ")", "{"], "ground_truth": ["BBInfo", ".", "clear", "(", ")", ";"], "File": "ARMBasicBlockInfo10", "Func": "clear", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67764, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "computeBlockSize", "(", "&", "MBB", ")", ";"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo10", "Func": "computeAllBlockSizes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67765, "Length": 15, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "BBInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "computeBlockSize", "(", "&", "MBB", ")", ";"], "File": "ARMBasicBlockInfo10", "Func": "computeAllBlockSizes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67766, "Length": 25, "Cover_Rate": 0.8064516129032258} {"Template_token": ["", "return", "BBInfo", ";"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo10", "Func": "getBBInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67767, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "getOffsetOf", "(", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "return", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo10", "Func": "getOffsetOf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67769, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "void", "insert", "(", "unsigned", "BBNum", ",", "BasicBlockInfo", "BBI", ")", "{"], "ground_truth": ["BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "BBNum", ",", "BBI", ")", ";"], "File": "ARMBasicBlockInfo10", "Func": "insert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67770, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "unsigned", "postKnownBits", "(", "Align", "Align", "=", "Align", "::", "None", "(", ")", ")", "const", "{"], "ground_truth": ["return", "std", "::", "max", "(", "Log2", "(", "std", "::", "max", "(", "PostAlign", ",", "Align", ")", ")", ",", "internalKnownBits", "(", ")", ")", ";"], "File": "ARMBasicBlockInfo11", "Func": "postKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67772, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "return", "std", "::", "max", "(", "Log2", "(", "std", "::", "max", "(", "PostAlign", ",", "Align", ")", ")", ",", "internalKnownBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo11", "Func": "postKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67773, "Length": 23, "Cover_Rate": 0.6216216216216216} {"Template_token": ["", "unsigned", "postOffset", "(", "Align", "Alignment", "=", "Align", "::", "None", "(", ")", ")", "const", "{", "unsigned", "PO", "=", "Offset", "+", "Size", ";"], "ground_truth": ["const", "Align", "PA", "=", "std", "::", "max", "(", "PostAlign", ",", "Alignment", ")", ";"], "File": "ARMBasicBlockInfo11", "Func": "postOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67774, "Length": 34, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "inline", "unsigned", "UnknownPadding", "(", "Align", "Alignment", ",", "unsigned", "KnownBits", ")", "{", "if", "(", "KnownBits", "<", "Log2", "(", "Alignment", ")", ")", "return", "Alignment", ".", "value", "(", ")", "-", "(", "", "<<", "KnownBits", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo11", "Func": "UnknownPadding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67775, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "KnownBits", "<", "Log2", "(", "Alignment", ")", ")", "return", "Alignment", ".", "value", "(", ")", "-", "(", "", "<<", "KnownBits", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo11", "Func": "UnknownPadding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67776, "Length": 26, "Cover_Rate": 0.7027027027027027} {"Template_token": ["", "void", "BasicBlockUtils", "::", "adjustBBOffsetsAfter", "(", "MachineBasicBlock", "*", "BB", ")", "{", "assert", "(", "BB", "->", "getParent", "(", ")", "==", "&", "MF", "&&", "", ")", ";", "unsigned", "BBNum", "=", "BB", "->", "getNumber", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "BB", "->", "getName", "(", ")", "<<", "", "<<", "", "<<", "BB", "->", "getNumber", "(", ")", "<<", "", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "", "<<", "", "<<", "MF", ".", "getNumBlockIDs", "(", ")", "<<", "", ")", ";", "for", "(", "unsigned", "i", "=", "BBNum", "+", "", ",", "e", "=", "MF", ".", "getNumBlockIDs", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "const", "Align", "Align", "=", "MF", ".", "getBlockNumbered", "(", "i", ")", "->", "getAlignment", "(", ")", ";", "const", "unsigned", "Offset", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postOffset", "(", "Align", ")", ";", "const", "unsigned", "KnownBits", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postKnownBits", "(", "Align", ")", ";", "if", "(", "i", ">", "BBNum", "+", "", "&&", "BBInfo", "[", "i", "]", ".", "Offset", "==", "Offset", "&&", "BBInfo", "[", "i", "]", ".", "KnownBits", "==", "KnownBits", ")", "break", ";"], "ground_truth": ["BBInfo", "[", "i", "]", ".", "Offset", "=", "Offset", ";"], "File": "ARMBasicBlockInfo1", "Func": "adjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67777, "Length": 191, "Cover_Rate": 0.9455445544554455} {"Template_token": ["", "assert", "(", "BB", "->", "getParent", "(", ")", "==", "&", "MF", "&&", "", ")", ";", "unsigned", "BBNum", "=", "BB", "->", "getNumber", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "BB", "->", "getName", "(", ")", "<<", "", "<<", "", "<<", "BB", "->", "getNumber", "(", ")", "<<", "", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "", "<<", "", "<<", "MF", ".", "getNumBlockIDs", "(", ")", "<<", "", ")", ";", "for", "(", "unsigned", "i", "=", "BBNum", "+", "", ",", "e", "=", "MF", ".", "getNumBlockIDs", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "const", "Align", "Align", "=", "MF", ".", "getBlockNumbered", "(", "i", ")", "->", "getAlignment", "(", ")", ";", "const", "unsigned", "Offset", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postOffset", "(", "Align", ")", ";", "const", "unsigned", "KnownBits", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postKnownBits", "(", "Align", ")", ";", "if", "(", "i", ">", "BBNum", "+", "", "&&", "BBInfo", "[", "i", "]", ".", "Offset", "==", "Offset", "&&", "BBInfo", "[", "i", "]", ".", "KnownBits", "==", "KnownBits", ")", "break", ";", "BBInfo", "[", "i", "]", ".", "Offset", "=", "Offset", ";", "BBInfo", "[", "i", "]", ".", "KnownBits", "=", "KnownBits", ";"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo1", "Func": "adjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67778, "Length": 191, "Cover_Rate": 0.9455445544554455} {"Template_token": ["", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "&", "I", ")", ")", "BBI", ".", "Unalign", "=", "", ";", "}", "if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "back", "(", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "BBI", ".", "PostAlign", "=", "Align", "(", "", ")", ";", "MBB", "->", "getParent", "(", ")", "->", "ensureAlignment", "(", "Align", "(", "", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo1", "Func": "computeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67779, "Length": 65, "Cover_Rate": 0.3869047619047619} {"Template_token": ["", "unsigned", "Offset", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postOffset", "(", "LogAlign", ")", ";", "unsigned", "KnownBits", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postKnownBits", "(", "LogAlign", ")", ";", "if", "(", "i", ">", "BBNum", "+", "", "&&", "BBInfo", "[", "i", "]", ".", "Offset", "==", "Offset", "&&", "BBInfo", "[", "i", "]", ".", "KnownBits", "==", "KnownBits", ")", "break", ";", "BBInfo", "[", "i", "]", ".", "Offset", "=", "Offset", ";", "BBInfo", "[", "i", "]", ".", "KnownBits", "=", "KnownBits", ";", "}"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo2", "Func": "adjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67780, "Length": 78, "Cover_Rate": 0.39195979899497485} {"Template_token": ["", "BasicBlockInfo", "(", ")", ":", "Offset", "(", "", ")", ",", "Size", "(", "", ")", ",", "KnownBits", "(", "", ")", ",", "Unalign", "(", "", ")", ",", "PostAlign", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo2", "Func": "BasicBlockInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67781, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "BasicBlockInfo", "(", ")", ":", "Offset", "(", "", ")", ",", "Size", "(", "", ")", ",", "KnownBits", "(", "", ")", ",", "Unalign", "(", "", ")", ",", "PostAlign", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo2", "Func": "BasicBlockInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67782, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "BBI", ".", "Size", "=", "", ";", "BBI", ".", "Unalign", "=", "", ";", "BBI", ".", "PostAlign", "=", "", ";", "for", "(", "MachineInstr", "&", "I", ":", "*", "MBB", ")", "{", "BBI", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "I", ")", ";", "if", "(", "I", ".", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "", ":", "", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "&", "I", ")", ")", "BBI", ".", "Unalign", "=", "", ";", "}"], "ground_truth": ["if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "back", "(", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "ARMBasicBlockInfo2", "Func": "computeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67783, "Length": 110, "Cover_Rate": 0.6962025316455697} {"Template_token": ["", "BBI", ".", "PostAlign", "=", "", ";", "for", "(", "MachineInstr", "&", "I", ":", "*", "MBB", ")", "{", "BBI", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "I", ")", ";", "if", "(", "I", ".", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "", ":", "", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "&", "I", ")", ")", "BBI", ".", "Unalign", "=", "", ";", "}", "if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "back", "(", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "BBI", ".", "PostAlign", "=", "", ";", "MBB", "->", "getParent", "(", ")", "->", "ensureLogAlignment", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo2", "Func": "computeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67784, "Length": 103, "Cover_Rate": 0.6518987341772152} {"Template_token": ["", "return", "std", "::", "max", "(", "Log2", "(", "std", "::", "max", "(", "PostAlign", ",", "Align", ")", ")", ",", "internalKnownBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo3", "Func": "postKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67785, "Length": 23, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "unsigned", "postOffset", "(", "Align", "Alignment", "=", "Align", "(", "", ")", ")", "const", "{", "unsigned", "PO", "=", "Offset", "+", "Size", ";", "const", "Align", "PA", "=", "std", "::", "max", "(", "PostAlign", ",", "Alignment", ")", ";", "if", "(", "PA", "==", "Align", "(", "", ")", ")", "return", "PO", ";", "return", "PO", "+", "UnknownPadding", "(", "PA", ",", "internalKnownBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo3", "Func": "postOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67787, "Length": 58, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "PO", "=", "Offset", "+", "Size", ";", "const", "Align", "PA", "=", "std", "::", "max", "(", "PostAlign", ",", "Alignment", ")", ";"], "ground_truth": ["if", "(", "PA", "==", "Align", "(", "", ")", ")", "return", "PO", ";"], "File": "ARMBasicBlockInfo3", "Func": "postOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67788, "Length": 32, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "BBI", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "I", ")", ";", "if", "(", "I", ".", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "", ":", "", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "&", "I", ")", ")", "BBI", ".", "Unalign", "=", "", ";", "}"], "ground_truth": ["if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "back", "(", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "ARMBasicBlockInfo4", "Func": "computeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67789, "Length": 69, "Cover_Rate": 0.41317365269461076} {"Template_token": ["", "void", "BasicBlockUtils", "::", "computeBlockSize", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getName", "(", ")", "<<", "", ")", ";", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "BBI", ".", "Size", "=", "", ";", "BBI", ".", "Unalign", "=", "", ";", "BBI", ".", "PostAlign", "=", "Align", "(", "", ")", ";", "for", "(", "MachineInstr", "&", "I", ":", "*", "MBB", ")", "{", "BBI", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "I", ")", ";", "if", "(", "I", ".", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "", ":", "", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "&", "I", ")", ")", "BBI", ".", "Unalign", "=", "", ";"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo4", "Func": "computeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67790, "Length": 118, "Cover_Rate": 0.7065868263473054} {"Template_token": ["", "unsigned", "BBNum", "=", "BB", "->", "getNumber", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "BB", "->", "getName", "(", ")", "<<", "", "<<", "", "<<", "BB", "->", "getNumber", "(", ")", "<<", "", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "", "<<", "", "<<", "MF", ".", "getNumBlockIDs", "(", ")", "<<", "", ")", ";", "for", "(", "unsigned", "i", "=", "BBNum", "+", "", ",", "e", "=", "MF", ".", "getNumBlockIDs", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "LogAlign", "=", "MF", ".", "getBlockNumbered", "(", "i", ")", "->", "getAlignment", "(", ")", ";"], "ground_truth": ["unsigned", "Offset", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postOffset", "(", "LogAlign", ")", ";"], "File": "ARMBasicBlockInfo", "Func": "adjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67791, "Length": 112, "Cover_Rate": 0.5628140703517588} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "BB", "->", "getName", "(", ")", "<<", "", "<<", "", "<<", "BB", "->", "getNumber", "(", ")", "<<", "", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "", "<<", "", "<<", "MF", ".", "getNumBlockIDs", "(", ")", "<<", "", ")", ";", "for", "(", "unsigned", "i", "=", "BBNum", "+", "", ",", "e", "=", "MF", ".", "getNumBlockIDs", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "LogAlign", "=", "MF", ".", "getBlockNumbered", "(", "i", ")", "->", "getAlignment", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postOffset", "(", "LogAlign", ")", ";", "unsigned", "KnownBits", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postKnownBits", "(", "LogAlign", ")", ";", "if", "(", "i", ">", "BBNum", "+", "", "&&", "BBInfo", "[", "i", "]", ".", "Offset", "==", "Offset", "&&", "BBInfo", "[", "i", "]", ".", "KnownBits", "==", "KnownBits", ")", "break", ";", "BBInfo", "[", "i", "]", ".", "Offset", "=", "Offset", ";", "BBInfo", "[", "i", "]", ".", "KnownBits", "=", "KnownBits", ";"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo", "Func": "adjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67792, "Length": 165, "Cover_Rate": 0.8291457286432161} {"Template_token": ["", "void", "BasicBlockUtils", "::", "computeBlockSize", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getName", "(", ")", "<<", "", ")", ";", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "BBI", ".", "Size", "=", "", ";", "BBI", ".", "Unalign", "=", "", ";", "BBI", ".", "PostAlign", "=", "", ";", "for", "(", "MachineInstr", "&", "I", ":", "*", "MBB", ")", "{", "BBI", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "I", ")", ";", "if", "(", "I", ".", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "", ":", "", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "&", "I", ")", ")", "BBI", ".", "Unalign", "=", "", ";"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo", "Func": "computeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67793, "Length": 115, "Cover_Rate": 0.7278481012658228} {"Template_token": ["", "unsigned", "Offset", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", "->", "begin", "(", ")", ";", "&", "*", "I", "!=", "MI", ";", "++", "I", ")", "{", "assert", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "", ")", ";"], "ground_truth": ["Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "I", ")", ";"], "File": "ARMBasicBlockInfo", "Func": "getOffsetOf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67794, "Length": 60, "Cover_Rate": 0.6896551724137931} {"Template_token": ["", "unsigned", "BasicBlockUtils", "::", "getOffsetOf", "(", "MachineInstr", "*", "MI", ")", "const", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", "->", "begin", "(", ")", ";", "&", "*", "I", "!=", "MI", ";", "++", "I", ")", "{", "assert", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "", ")", ";"], "ground_truth": ["Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "I", ")", ";"], "File": "ARMBasicBlockInfo", "Func": "getOffsetOf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67795, "Length": 82, "Cover_Rate": 0.9425287356321839} {"Template_token": ["", "if", "(", "Size", "&", "(", "(", "", "<<", "Bits", ")", "-", "", ")", ")", "Bits", "=", "countTrailingZeros", "(", "Size", ")", ";"], "ground_truth": ["return", "Bits", ";"], "File": "ARMBasicBlockInfo", "Func": "internalKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67796, "Length": 24, "Cover_Rate": 0.6} {"Template_token": ["", "unsigned", "Bits", "=", "Unalign", "?", "Unalign", ":", "KnownBits", ";"], "ground_truth": ["if", "(", "Size", "&", "(", "(", "", "<<", "Bits", ")", "-", "", ")", ")", "Bits", "=", "countTrailingZeros", "(", "Size", ")", ";"], "File": "ARMBasicBlockInfo", "Func": "internalKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67797, "Length": 30, "Cover_Rate": 0.75} {"Template_token": ["", "bool", "BasicBlockUtils", "::", "isBBInRange", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "DestBB", ",", "unsigned", "MaxDisp", ")", "const", "{", "unsigned", "PCAdj", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "MI", ")", "+", "PCAdj", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MI", "->", "getParent", "(", ")", ")", "<<", "", "<<", "MaxDisp", "<<", "", "<<", "getOffsetOf", "(", "MI", ")", "<<", "", "<<", "DestOffset", "<<", "", "<<", "int", "(", "DestOffset", "-", "BrOffset", ")", "<<", "", "<<", "*", "MI", ")", ";", "if", "(", "BrOffset", "<=", "DestOffset", ")", "{", "if", "(", "DestOffset", "-", "BrOffset", "<=", "MaxDisp", ")", "return", "true", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMBasicBlockInfo", "Func": "isBBInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67798, "Length": 128, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo", "Func": "mayOptimizeThumb2Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67799, "Length": 20, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMBasicBlockInfo", "Func": "mayOptimizeThumb2Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67800, "Length": 24, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "unsigned", "postKnownBits", "(", "unsigned", "LogAlign", "=", "", ")", "const", "{"], "ground_truth": ["return", "std", "::", "max", "(", "std", "::", "max", "(", "unsigned", "(", "PostAlign", ")", ",", "LogAlign", ")", ",", "internalKnownBits", "(", ")", ")", ";"], "File": "ARMBasicBlockInfo", "Func": "postKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67801, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "if", "(", "!", "LA", ")", "return", "PO", ";"], "ground_truth": ["return", "PO", "+", "UnknownPadding", "(", "LA", ",", "internalKnownBits", "(", ")", ")", ";"], "File": "ARMBasicBlockInfo", "Func": "postOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67803, "Length": 20, "Cover_Rate": 0.37735849056603776} {"Template_token": ["", "unsigned", "LA", "=", "std", "::", "max", "(", "unsigned", "(", "PostAlign", ")", ",", "LogAlign", ")", ";", "if", "(", "!", "LA", ")", "return", "PO", ";"], "ground_truth": ["return", "PO", "+", "UnknownPadding", "(", "LA", ",", "internalKnownBits", "(", ")", ")", ";"], "File": "ARMBasicBlockInfo", "Func": "postOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67804, "Length": 35, "Cover_Rate": 0.660377358490566} {"Template_token": ["", "inline", "unsigned", "UnknownPadding", "(", "unsigned", "LogAlign", ",", "unsigned", "KnownBits", ")", "{"], "ground_truth": ["if", "(", "KnownBits", "<", "LogAlign", ")", "return", "(", "", "<<", "LogAlign", ")", "-", "(", "", "<<", "KnownBits", ")", ";"], "File": "ARMBasicBlockInfo", "Func": "UnknownPadding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67805, "Length": 30, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "BlockPlacement", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMBlockPlacement (2)", "Func": "ARMBlockPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67806, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "BlockPlacement", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMBlockPlacement (2)", "Func": "ARMBlockPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67807, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "BlockPlacement", "::", "blockIsBefore", "(", "MachineBasicBlock", "*", "BB", ",", "MachineBasicBlock", "*", "Other", ")", "{"], "ground_truth": ["return", "BBUtils", "->", "getOffsetOf", "(", "Other", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "BB", ")", ";"], "File": "ARMBlockPlacement (2)", "Func": "blockIsBefore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67808, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createBlockPlacementPass", "(", ")", "{", "return", "new", "BlockPlacement", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBlockPlacement (2)", "Func": "createARMBlockPlacementPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67810, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "Predecessor", ")", "return", "nullptr", ";", "MachineInstr", "*", "WlsInstr", "=", "findWLSInBlock", "(", "Predecessor", ")", ";", "if", "(", "WlsInstr", ")", "return", "WlsInstr", ";", "if", "(", "Predecessor", "->", "pred_size", "(", ")", "==", "", ")", "return", "findWLSInBlock", "(", "*", "Predecessor", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMBlockPlacement (2)", "Func": "findWLS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67812, "Length": 49, "Cover_Rate": 0.7101449275362319} {"Template_token": ["", "if", "(", "WlsInstr", ")", "return", "WlsInstr", ";", "if", "(", "Predecessor", "->", "pred_size", "(", ")", "==", "", ")", "return", "findWLSInBlock", "(", "*", "Predecessor", "->", "pred_begin", "(", ")", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMBlockPlacement (2)", "Func": "findWLS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67813, "Length": 31, "Cover_Rate": 0.4492753623188406} {"Template_token": ["", "if", "(", "isWhileLoopStart", "(", "Terminator", ")", ")", "return", "&", "Terminator", ";"], "ground_truth": ["}"], "File": "ARMBlockPlacement (2)", "Func": "findWLSInBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67814, "Length": 12, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "MachineBasicBlock", "*", "LoopExit", "=", "getWhileLoopStartTargetBB", "(", "*", "WlsInstr", ")", ";", "if", "(", "!", "LoopExit", "->", "getPrevNode", "(", ")", ")", "return", "false", ";", "if", "(", "blockIsBefore", "(", "Predecessor", ",", "LoopExit", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "Predecessor", "->", "getFullName", "(", ")", "<<", "", "<<", "LoopExit", "->", "getFullName", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "It", "=", "++", "LoopExit", "->", "getIterator", "(", ")", ";", "It", "!=", "Predecessor", "->", "getIterator", "(", ")", ";", "++", "It", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "It", ";", "for", "(", "auto", "&", "Terminator", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "if", "(", "!", "isWhileLoopStart", "(", "Terminator", ")", ")", "continue", ";"], "ground_truth": ["MachineBasicBlock", "*", "WLSTarget", "=", "getWhileLoopStartTargetBB", "(", "Terminator", ")", ";"], "File": "ARMBlockPlacement (2)", "Func": "fixBackwardsWLS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67815, "Length": 125, "Cover_Rate": 0.6009615384615384} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "From", ",", "Terminator", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addMBB", "(", "To", ")", ";", "MIB", ".", "addImm", "(", "", "::", "AL", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "From", "->", "getName", "(", ")", "<<", "", "<<", "To", "->", "getName", "(", ")", "<<", "", "<<", "*", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", ";", "if", "(", "BBPrevious", "->", "isSuccessor", "(", "BB", ")", ")", "FixFallthrough", "(", "BBPrevious", ",", "BB", ")", ";", "if", "(", "BeforePrev", "->", "isSuccessor", "(", "Before", ")", ")", "FixFallthrough", "(", "BeforePrev", ",", "Before", ")", ";", "if", "(", "BBNext", "&&", "BB", "->", "isSuccessor", "(", "BBNext", ")", ")", "FixFallthrough", "(", "BB", ",", "BBNext", ")", ";", "F", "->", "RenumberBlocks", "(", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";"], "ground_truth": ["BBUtils", "->", "adjustBBOffsetsAfter", "(", "BB", ")", ";"], "File": "ARMBlockPlacement (2)", "Func": "moveBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67817, "Length": 149, "Cover_Rate": 0.3941798941798942} {"Template_token": ["", "bool", "BlockPlacement", "::", "processPostOrderLoops", "(", "MachineLoop", "*", "ML", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "InnerML", ":", "*", "ML", ")", "Changed", "|=", "processPostOrderLoops", "(", "InnerML", ")", ";"], "ground_truth": ["return", "Changed", "|", "fixBackwardsWLS", "(", "ML", ")", ";"], "File": "ARMBlockPlacement (2)", "Func": "processPostOrderLoops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67818, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "InnerML", ":", "*", "ML", ")", "Changed", "|=", "processPostOrderLoops", "(", "InnerML", ")", ";"], "ground_truth": ["return", "Changed", "|", "fixBackwardsWLS", "(", "ML", ")", ";"], "File": "ARMBlockPlacement (2)", "Func": "processPostOrderLoops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67819, "Length": 29, "Cover_Rate": 0.725} {"Template_token": ["", "MachineBasicBlock", "*", "NewBlock", "=", "Preheader", "->", "getParent", "(", ")", "->", "CreateMachineBasicBlock", "(", "Preheader", "->", "getBasicBlock", "(", ")", ")", ";", "Preheader", "->", "getParent", "(", ")", "->", "insert", "(", "++", "Preheader", "->", "getIterator", "(", ")", ",", "NewBlock", ")", ";", "Br", "->", "removeFromParent", "(", ")", ";", "NewBlock", "->", "insert", "(", "NewBlock", "->", "end", "(", ")", ",", "Br", ")", ";", "Preheader", "->", "replaceSuccessor", "(", "Br", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ",", "NewBlock", ")", ";", "NewBlock", "->", "addSuccessor", "(", "Br", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "NewBlock", ",", "Br", ",", "WLS", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "WLS", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ")", ")", ";"], "ground_truth": ["MIB", ".", "add", "(", "WLS", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMBlockPlacement (2)", "Func": "revertWhileToDoLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67820, "Length": 136, "Cover_Rate": 0.3685636856368564} {"Template_token": ["", "bool", "BlockPlacement", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasLOB", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "", ")", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "MF", ")", ")", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "RevertedWhileLoops", ".", "clear", "(", ")", ";", "for", "(", "auto", "*", "ML", ":", "*", "MLI", ")", "Changed", "|=", "processPostOrderLoops", "(", "ML", ")", ";", "for", "(", "auto", "*", "WlsInstr", ":", "RevertedWhileLoops", ")", "Changed", "|=", "revertWhileToDoLoop", "(", "WlsInstr", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "ARMBlockPlacement (2)", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67821, "Length": 181, "Cover_Rate": 1.0} {"Template_token": ["", "MF", ".", "RenumberBlocks", "(", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "RevertedWhileLoops", ".", "clear", "(", ")", ";", "for", "(", "auto", "*", "ML", ":", "*", "MLI", ")", "Changed", "|=", "processPostOrderLoops", "(", "ML", ")", ";", "for", "(", "auto", "*", "WlsInstr", ":", "RevertedWhileLoops", ")", "Changed", "|=", "revertWhileToDoLoop", "(", "WlsInstr", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "ARMBlockPlacement (2)", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67822, "Length": 70, "Cover_Rate": 0.3867403314917127} {"Template_token": ["", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "Subtarget", "&", "ST", "=", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "!", "ST", ".", "hasLOB", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "", ")", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "MF", ")", ")", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "RevertedWhileLoops", ".", "clear", "(", ")", ";", "for", "(", "auto", "*", "ML", ":", "*", "MLI", ")", "Changed", "|=", "processPostOrderLoops", "(", "ML", ")", ";", "for", "(", "auto", "*", "WlsInstr", ":", "RevertedWhileLoops", ")", "Changed", "|=", "revertWhileToDoLoop", "(", "WlsInstr", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "ARMBlockPlacement1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67823, "Length": 175, "Cover_Rate": 0.9408602150537635} {"Template_token": ["", "MachineInstr", "&", "Terminator", "=", "*", "(", "--", "From", "->", "terminators", "(", ")", ".", "end", "(", ")", ")", ";", "if", "(", "!", "Terminator", ".", "isUnconditionalBranch", "(", ")", ")", "{", "unsigned", "BrOpc", "=", "BBUtils", "->", "isBBInRange", "(", "&", "Terminator", ",", "To", ",", "", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "From", ",", "Terminator", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "BrOpc", ")", ")", ";", "MIB", ".", "addMBB", "(", "To", ")", ";", "MIB", ".", "addImm", "(", "", "::", "AL", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "From", "->", "getName", "(", ")", "<<", "", "<<", "To", "->", "getName", "(", ")", "<<", "", "<<", "*", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "}", ";", "if", "(", "BBPrevious", "->", "isSuccessor", "(", "BB", ")", ")", "FixFallthrough", "(", "BBPrevious", ",", "BB", ")", ";", "if", "(", "AfterNext", "&&", "After", "->", "isSuccessor", "(", "AfterNext", ")", ")", "FixFallthrough", "(", "After", ",", "AfterNext", ")", ";", "if", "(", "BBNext", "&&", "BB", "->", "isSuccessor", "(", "BBNext", ")", ")", "FixFallthrough", "(", "BB", ",", "BBNext", ")", ";"], "ground_truth": ["BBUtils", "->", "adjustBBOffsetsAfter", "(", "After", ")", ";"], "File": "ARMBlockPlacement3", "Func": "moveBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67824, "Length": 187, "Cover_Rate": 0.5565476190476191} {"Template_token": ["", "MIB", ".", "addReg", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "From", "->", "getName", "(", ")", "<<", "", "<<", "To", "->", "getName", "(", ")", "<<", "", "<<", "*", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "}", ";", "if", "(", "BBPrevious", "->", "isSuccessor", "(", "BB", ")", ")", "FixFallthrough", "(", "BBPrevious", ",", "BB", ")", ";", "if", "(", "AfterNext", "&&", "After", "->", "isSuccessor", "(", "AfterNext", ")", ")", "FixFallthrough", "(", "After", ",", "AfterNext", ")", ";", "if", "(", "BBNext", "&&", "BB", "->", "isSuccessor", "(", "BBNext", ")", ")", "FixFallthrough", "(", "BB", ",", "BBNext", ")", ";"], "ground_truth": ["BBUtils", "->", "adjustBBOffsetsAfter", "(", "After", ")", ";"], "File": "ARMBlockPlacement3", "Func": "moveBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67825, "Length": 103, "Cover_Rate": 0.30654761904761907} {"Template_token": ["", "for", "(", "auto", "&", "Terminator", ":", "Preheader", "->", "terminators", "(", ")", ")", "{", "if", "(", "Terminator", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "MachineBasicBlock", "*", "LoopExit", "=", "Terminator", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "LoopExit", "->", "getPrevNode", "(", ")", ")", "continue", ";", "if", "(", "blockIsBefore", "(", "Preheader", ",", "LoopExit", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "Preheader", "->", "getFullName", "(", ")", "<<", "", "<<", "LoopExit", "->", "getFullName", "(", ")", "<<", "", ")", ";", "bool", "CanMove", "=", "true", ";", "for", "(", "auto", "&", "LoopExitTerminator", ":", "LoopExit", "->", "terminators", "(", ")", ")", "{", "if", "(", "LoopExitTerminator", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "MachineBasicBlock", "*", "LoopExit2", "=", "LoopExitTerminator", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "blockIsBefore", "(", "LoopExit2", ",", "LoopExit", ")", "&&", "(", "LoopExit2", "==", "Preheader", "||", "blockIsBefore", "(", "LoopExit2", ",", "Preheader", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "", ")", ";", "CanMove", "=", "false", ";", "break", ";", "}", "}", "if", "(", "CanMove", ")", "{", "for", "(", "auto", "It", "=", "LoopExit", "->", "getIterator", "(", ")", ";", "It", "!=", "Preheader", "->", "getIterator", "(", ")", ";", "It", "++", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "It", ";", "for", "(", "auto", "&", "Terminator", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "if", "(", "Terminator", ".", "getOpcode", "(", ")", "!=", "", "&&", "Terminator", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "MachineBasicBlock", "*", "LETarget", "=", "Terminator", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "LETarget", "==", "LoopExit", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "", ")", ";", "CanMove", "=", "false", ";", "break", ";", "}", "}", "}", "if", "(", "!", "CanMove", ")", "break", ";", "}", "if", "(", "CanMove", ")", "{"], "ground_truth": ["moveBasicBlock", "(", "LoopExit", ",", "Preheader", ")", ";"], "File": "ARMBlockPlacement3", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67826, "Length": 310, "Cover_Rate": 0.6163021868787276} {"Template_token": ["", "for", "(", "auto", "&", "LoopExitTerminator", ":", "LoopExit", "->", "terminators", "(", ")", ")", "{", "if", "(", "LoopExitTerminator", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "MachineBasicBlock", "*", "LoopExit2", "=", "LoopExitTerminator", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "blockIsBefore", "(", "LoopExit2", ",", "LoopExit", ")", "&&", "(", "LoopExit2", "==", "Preheader", "||", "blockIsBefore", "(", "LoopExit2", ",", "Preheader", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "", ")", ";", "CanMove", "=", "false", ";", "break", ";", "}", "}", "if", "(", "CanMove", ")", "{", "for", "(", "auto", "It", "=", "LoopExit", "->", "getIterator", "(", ")", ";", "It", "!=", "Preheader", "->", "getIterator", "(", ")", ";", "It", "++", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "It", ";", "for", "(", "auto", "&", "Terminator", ":", "MBB", "->", "terminators", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Terminator", ".", "getOpcode", "(", ")", "!=", "", "&&", "Terminator", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";"], "File": "ARMBlockPlacement3", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67827, "Length": 153, "Cover_Rate": 0.30417495029821073} {"Template_token": ["", "for", "(", "auto", "&", "Terminator", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "if", "(", "Terminator", ".", "getOpcode", "(", ")", "==", "", ")", "return", "&", "Terminator", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMBlockPlacement6", "Func": "findWLSInBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67828, "Length": 31, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "static", "MachineInstr", "*", "findWLSInBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "{"], "ground_truth": ["for", "(", "auto", "&", "Terminator", ":", "MBB", "->", "terminators", "(", ")", ")", "{"], "File": "ARMBlockPlacement6", "Func": "findWLSInBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67829, "Length": 23, "Cover_Rate": 0.5227272727272727} {"Template_token": ["", "if", "(", "!", "WlsInstr", ")", "return", "false", ";", "MachineBasicBlock", "*", "Predecessor", "=", "WlsInstr", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "LoopExit", "=", "WlsInstr", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "LoopExit", "->", "getPrevNode", "(", ")", ")", "return", "false", ";", "if", "(", "blockIsBefore", "(", "Predecessor", ",", "LoopExit", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "Predecessor", "->", "getFullName", "(", ")", "<<", "", "<<", "LoopExit", "->", "getFullName", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "It", "=", "++", "LoopExit", "->", "getIterator", "(", ")", ";", "It", "!=", "Predecessor", "->", "getIterator", "(", ")", ";", "++", "It", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "It", ";", "for", "(", "auto", "&", "Terminator", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "if", "(", "Terminator", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "MachineBasicBlock", "*", "WLSTarget", "=", "Terminator", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "WLSTarget", "==", "Predecessor", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "", "", ")", ";", "return", "false", ";", "}", "}", "}"], "ground_truth": ["moveBasicBlock", "(", "Predecessor", ",", "LoopExit", ")", ";"], "File": "ARMBlockPlacement6", "Func": "fixBackwardsWLS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67830, "Length": 189, "Cover_Rate": 0.883177570093458} {"Template_token": ["", "++", "It", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "It", ";", "for", "(", "auto", "&", "Terminator", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "if", "(", "!", "isWhileLoopStart", "(", "Terminator", ")", ")", "continue", ";", "MachineBasicBlock", "*", "WLSTarget", "=", "getWhileLoopStartTargetBB", "(", "Terminator", ")", ";", "if", "(", "WLSTarget", "==", "Predecessor", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "", "", ")", ";", "return", "revertWhileToDo", "(", "WlsInstr", ",", "ML", ")", ";", "}", "}", "}"], "ground_truth": ["moveBasicBlock", "(", "Predecessor", ",", "LoopExit", ")", ";"], "File": "ARMBlockPlacement7", "Func": "fixBackwardsWLS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67831, "Length": 82, "Cover_Rate": 0.4019607843137255} {"Template_token": ["", "MachineBasicBlock", "*", "LoopExit", "=", "getWhileLoopStartTargetBB", "(", "*", "WlsInstr", ")", ";", "if", "(", "!", "LoopExit", "->", "getPrevNode", "(", ")", ")", "return", "false", ";", "if", "(", "blockIsBefore", "(", "Predecessor", ",", "LoopExit", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "Predecessor", "->", "getFullName", "(", ")", "<<", "", "<<", "LoopExit", "->", "getFullName", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "It", "=", "++", "LoopExit", "->", "getIterator", "(", ")", ";", "It", "!=", "Predecessor", "->", "getIterator", "(", ")", ";", "++", "It", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "It", ";", "for", "(", "auto", "&", "Terminator", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "if", "(", "!", "isWhileLoopStart", "(", "Terminator", ")", ")", "continue", ";", "MachineBasicBlock", "*", "WLSTarget", "=", "getWhileLoopStartTargetBB", "(", "Terminator", ")", ";", "if", "(", "WLSTarget", "==", "Predecessor", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "", "", ")", ";"], "ground_truth": ["return", "revertWhileToDo", "(", "WlsInstr", ",", "ML", ")", ";"], "File": "ARMBlockPlacement7", "Func": "fixBackwardsWLS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67832, "Length": 153, "Cover_Rate": 0.75} {"Template_token": ["", "MIB", ".", "addMBB", "(", "To", ")", ";", "MIB", ".", "addImm", "(", "", "::", "AL", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "From", "->", "getName", "(", ")", "<<", "", "<<", "To", "->", "getName", "(", ")", "<<", "", "<<", "*", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "}", ";", "if", "(", "BBPrevious", "->", "isSuccessor", "(", "BB", ")", ")", "FixFallthrough", "(", "BBPrevious", ",", "BB", ")", ";", "if", "(", "BeforePrev", "->", "isSuccessor", "(", "Before", ")", ")", "FixFallthrough", "(", "BeforePrev", ",", "Before", ")", ";", "if", "(", "BBNext", "&&", "BB", "->", "isSuccessor", "(", "BBNext", ")", ")", "FixFallthrough", "(", "BB", ",", "BBNext", ")", ";", "F", "->", "RenumberBlocks", "(", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "BB", ")", ";"], "ground_truth": ["}"], "File": "ARMBlockPlacement7", "Func": "moveBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67833, "Length": 130, "Cover_Rate": 0.38011695906432746} {"Template_token": ["", "Preheader", "->", "getParent", "(", ")", "->", "insert", "(", "++", "Preheader", "->", "getIterator", "(", ")", ",", "NewBlock", ")", ";", "Br", "->", "removeFromParent", "(", ")", ";", "NewBlock", "->", "insert", "(", "NewBlock", "->", "end", "(", ")", ",", "Br", ")", ";", "Preheader", "->", "replaceSuccessor", "(", "Br", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ",", "NewBlock", ")", ";", "NewBlock", "->", "addSuccessor", "(", "Br", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "NewBlock", ",", "Br", ",", "WLS", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "WLS", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ")", ")", ";", "MIB", ".", "add", "(", "WLS", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "WLS", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "WLS", "->", "getOpcode", "(", ")", "==", "", ")", "MIB", ".", "add", "(", "WLS", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMBlockPlacement7", "Func": "revertWhileToDo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67834, "Length": 151, "Cover_Rate": 0.40482573726541554} {"Template_token": ["", "MachineBasicBlock", "*", "BBPrevious", "=", "BB", "->", "getPrevNode", "(", ")", ";", "assert", "(", "BBPrevious", "&&", "", ")", ";", "MachineBasicBlock", "*", "AfterNext", "=", "After", "->", "getNextNode", "(", ")", ";", "MachineBasicBlock", "*", "BBNext", "=", "BB", "->", "getNextNode", "(", ")", ";", "BB", "->", "moveAfter", "(", "After", ")", ";", "auto", "FixFallthrough", "=", "[", "&", "]", "(", "MachineBasicBlock", "*", "From", ",", "MachineBasicBlock", "*", "To", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "From", "->", "getName", "(", ")", "<<", "", "<<", "To", "->", "getName", "(", ")", "<<", "", ")", ";", "assert", "(", "From", "->", "isSuccessor", "(", "To", ")", "&&", "", ")", ";", "MachineInstr", "&", "Terminator", "=", "*", "(", "--", "From", "->", "terminators", "(", ")", ".", "end", "(", ")", ")", ";", "if", "(", "!", "Terminator", ".", "isUnconditionalBranch", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "From", ",", "Terminator", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addMBB", "(", "To", ")", ";", "MIB", ".", "addImm", "(", "", "::", "AL", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "From", "->", "getName", "(", ")", "<<", "", "<<", "To", "->", "getName", "(", ")", "<<", "", "<<", "*", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "}", ";", "if", "(", "BBPrevious", "->", "isSuccessor", "(", "BB", ")", ")", "FixFallthrough", "(", "BBPrevious", ",", "BB", ")", ";"], "ground_truth": ["if", "(", "AfterNext", "&&", "After", "->", "isSuccessor", "(", "AfterNext", ")", ")", "FixFallthrough", "(", "After", ",", "AfterNext", ")", ";"], "File": "ARMBlockPlacement8", "Func": "moveBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67835, "Length": 242, "Cover_Rate": 0.7682539682539683} {"Template_token": ["", "assert", "(", "BBPrevious", "&&", "", ")", ";", "MachineBasicBlock", "*", "AfterNext", "=", "After", "->", "getNextNode", "(", ")", ";", "MachineBasicBlock", "*", "BBNext", "=", "BB", "->", "getNextNode", "(", ")", ";", "BB", "->", "moveAfter", "(", "After", ")", ";", "auto", "FixFallthrough", "=", "[", "&", "]", "(", "MachineBasicBlock", "*", "From", ",", "MachineBasicBlock", "*", "To", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "From", "->", "getName", "(", ")", "<<", "", "<<", "To", "->", "getName", "(", ")", "<<", "", ")", ";", "assert", "(", "From", "->", "isSuccessor", "(", "To", ")", "&&", "", ")", ";", "MachineInstr", "&", "Terminator", "=", "*", "(", "--", "From", "->", "terminators", "(", ")", ".", "end", "(", ")", ")", ";", "if", "(", "!", "Terminator", ".", "isUnconditionalBranch", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "From", ",", "Terminator", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addMBB", "(", "To", ")", ";", "MIB", ".", "addImm", "(", "", "::", "AL", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "From", "->", "getName", "(", ")", "<<", "", "<<", "To", "->", "getName", "(", ")", "<<", "", "<<", "*", "MIB", ".", "getInstr", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBlockPlacement8", "Func": "moveBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67836, "Length": 196, "Cover_Rate": 0.6222222222222222} {"Template_token": ["", "bool", "BlockPlacement", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "Subtarget", "&", "ST", "=", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "!", "ST", ".", "hasLOB", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "", ")", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "MF", ")", ")", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "ML", ":", "*", "MLI", ")", "{", "MachineBasicBlock", "*", "Preheader", "=", "ML", "->", "getLoopPredecessor", "(", ")", ";", "if", "(", "!", "Preheader", ")", "continue", ";", "for", "(", "auto", "&", "Terminator", ":", "Preheader", "->", "terminators", "(", ")", ")", "{", "if", "(", "Terminator", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "MachineBasicBlock", "*", "LoopExit", "=", "Terminator", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "LoopExit", "->", "getPrevNode", "(", ")", ")", "continue", ";", "if", "(", "blockIsBefore", "(", "Preheader", ",", "LoopExit", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "Preheader", "->", "getFullName", "(", ")", "<<", "", "<<", "LoopExit", "->", "getFullName", "(", ")", "<<", "", ")", ";", "bool", "CanMove", "=", "true", ";", "for", "(", "auto", "&", "LoopExitTerminator", ":", "LoopExit", "->", "terminators", "(", ")", ")", "{", "if", "(", "LoopExitTerminator", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "MachineBasicBlock", "*", "LoopExit2", "=", "LoopExitTerminator", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "blockIsBefore", "(", "LoopExit2", ",", "LoopExit", ")", "&&", "(", "LoopExit2", "==", "Preheader", "||", "blockIsBefore", "(", "LoopExit2", ",", "Preheader", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "", ")", ";", "CanMove", "=", "false", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMBlockPlacement8", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67837, "Length": 349, "Cover_Rate": 0.7079107505070994} {"Template_token": ["", "if", "(", "!", "blockIsBefore", "(", "LoopExit2", ",", "LoopExit", ")", "&&", "(", "LoopExit2", "==", "Preheader", "||", "blockIsBefore", "(", "LoopExit2", ",", "Preheader", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "", ")", ";", "CanMove", "=", "false", ";", "break", ";", "}", "}", "if", "(", "CanMove", ")", "{", "for", "(", "auto", "It", "=", "LoopExit", "->", "getIterator", "(", ")", ";", "It", "!=", "Preheader", "->", "getIterator", "(", ")", ";", "It", "++", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "It", ";", "for", "(", "auto", "&", "Terminator", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "if", "(", "Terminator", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "MachineBasicBlock", "*", "LETarget", "=", "Terminator", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "LETarget", "==", "LoopExit", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "", ")", ";", "CanMove", "=", "false", ";", "break", ";", "}", "}", "}", "if", "(", "!", "CanMove", ")", "break", ";", "}", "if", "(", "CanMove", ")", "{", "moveBasicBlock", "(", "LoopExit", ",", "Preheader", ")", ";", "Changed", "=", "true", ";", "break", ";", "}", "}", "}"], "ground_truth": ["return", "Changed", ";"], "File": "ARMBlockPlacement8", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67838, "Length": 180, "Cover_Rate": 0.36511156186612576} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "It", ";", "for", "(", "auto", "&", "Terminator", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "if", "(", "!", "isWhileLoopStart", "(", "Terminator", ")", ")", "continue", ";", "MachineBasicBlock", "*", "WLSTarget", "=", "getWhileLoopStartTargetBB", "(", "Terminator", ")", ";", "if", "(", "WLSTarget", "==", "Predecessor", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "", "", ")", ";", "return", "false", ";", "}", "}", "}", "moveBasicBlock", "(", "Predecessor", ",", "LoopExit", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMBlockPlacement", "Func": "fixBackwardsWLS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67839, "Length": 76, "Cover_Rate": 0.38190954773869346} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "ARMBlockPlacement", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67840, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "BeforePrev", "&&", "", ")", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "BB", "->", "moveBefore", "(", "Before", ")", ";", "auto", "FixFallthrough", "=", "[", "&", "]", "(", "MachineBasicBlock", "*", "From", ",", "MachineBasicBlock", "*", "To", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "From", "->", "getName", "(", ")", "<<", "", "<<", "To", "->", "getName", "(", ")", "<<", "", ")", ";", "assert", "(", "From", "->", "isSuccessor", "(", "To", ")", "&&", "", ")", ";", "MachineInstr", "&", "Terminator", "=", "*", "(", "--", "From", "->", "terminators", "(", ")", ".", "end", "(", ")", ")", ";", "if", "(", "!", "Terminator", ".", "isUnconditionalBranch", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "From", ",", "Terminator", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addMBB", "(", "To", ")", ";", "MIB", ".", "addImm", "(", "", "::", "AL", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "From", "->", "getName", "(", ")", "<<", "", "<<", "To", "->", "getName", "(", ")", "<<", "", "<<", "*", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "}", ";", "if", "(", "BBPrevious", "->", "isSuccessor", "(", "BB", ")", ")", "FixFallthrough", "(", "BBPrevious", ",", "BB", ")", ";", "if", "(", "BeforePrev", "->", "isSuccessor", "(", "Before", ")", ")", "FixFallthrough", "(", "BeforePrev", ",", "Before", ")", ";", "if", "(", "BBNext", "&&", "BB", "->", "isSuccessor", "(", "BBNext", ")", ")", "FixFallthrough", "(", "BB", ",", "BBNext", ")", ";"], "ground_truth": ["F", "->", "RenumberBlocks", "(", ")", ";"], "File": "ARMBlockPlacement", "Func": "moveBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67841, "Length": 244, "Cover_Rate": 0.7031700288184438} {"Template_token": ["", "MachineBasicBlock", "*", "BeforePrev", "=", "Before", "->", "getPrevNode", "(", ")", ";", "assert", "(", "BeforePrev", "&&", "", ")", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "BB", "->", "moveBefore", "(", "Before", ")", ";", "auto", "FixFallthrough", "=", "[", "&", "]", "(", "MachineBasicBlock", "*", "From", ",", "MachineBasicBlock", "*", "To", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "From", "->", "getName", "(", ")", "<<", "", "<<", "To", "->", "getName", "(", ")", "<<", "", ")", ";", "assert", "(", "From", "->", "isSuccessor", "(", "To", ")", "&&", "", ")", ";", "MachineInstr", "&", "Terminator", "=", "*", "(", "--", "From", "->", "terminators", "(", ")", ".", "end", "(", ")", ")", ";", "if", "(", "!", "Terminator", ".", "isUnconditionalBranch", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "From", ",", "Terminator", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addMBB", "(", "To", ")", ";", "MIB", ".", "addImm", "(", "", "::", "AL", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "", ")", ";"], "File": "ARMBlockPlacement", "Func": "moveBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67842, "Length": 161, "Cover_Rate": 0.46397694524495675} {"Template_token": ["", "if", "(", "!", "ST", ".", "hasLOB", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "", ")", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "MF", ")", ")", ";"], "ground_truth": ["MF", ".", "RenumberBlocks", "(", ")", ";"], "File": "ARMBlockPlacement", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67843, "Length": 79, "Cover_Rate": 0.47878787878787876} {"Template_token": ["", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "MF", ")", ")", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "ML", ":", "*", "MLI", ")", "Changed", "|=", "processPostOrderLoops", "(", "ML", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "ARMBlockPlacement", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67844, "Length": 65, "Cover_Rate": 0.3939393939393939} {"Template_token": ["", "if", "(", "MBBI", "!=", "MBB", ".", "instr_end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", ".", "getName", "(", ")", "<<", "", ")", ";", "OpCode", "=", "", ";", "MIFlags", "=", "MachineInstr", "::", "FrameSetup", ";", "auto", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "MBBI", "->", "eraseFromParent", "(", ")", ";", "MBBI", "=", "NextMBBI", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "OpCode", "==", "", "?", "", ":", "", ")", "<<", "", "<<", "MBB", ".", "getName", "(", ")", "<<", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "MBB", ".", "findDebugLoc", "(", "MBBI", ")", ",", "TII", ".", "get", "(", "OpCode", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "ARMBranchTargets", "Func": "addBTI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67845, "Length": 123, "Cover_Rate": 0.6243654822335025} {"Template_token": ["", "auto", "MBBI", "=", "llvm", "::", "find_if_not", "(", "MBB", ".", "instrs", "(", ")", ",", "[", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isMetaInstruction", "(", ")", ";", "}", ")", ";", "if", "(", "IsFirstBB", ")", "{", "if", "(", "MBBI", "!=", "MBB", ".", "instr_end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", ".", "getName", "(", ")", "<<", "", ")", ";", "OpCode", "=", "", ";", "MIFlags", "=", "MachineInstr", "::", "FrameSetup", ";", "auto", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "MBBI", "->", "eraseFromParent", "(", ")", ";", "MBBI", "=", "NextMBBI", ";", "}", "}"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "OpCode", "==", "", "?", "", ":", "", ")", "<<", "", "<<", "MBB", ".", "getName", "(", ")", "<<", "", ")", ";"], "File": "ARMBranchTargets", "Func": "addBTI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67846, "Length": 134, "Cover_Rate": 0.6802030456852792} {"Template_token": ["", "BranchTargets", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMBranchTargets", "Func": "ARMBranchTargets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67847, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "BranchTargets", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMBranchTargets", "Func": "ARMBranchTargets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67848, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createBranchTargetsPass", "(", ")", "{", "return", "new", "BranchTargets", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBranchTargets", "Func": "createARMBranchTargetsPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67850, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "ARMBranchTargets", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67851, "Length": 8, "Cover_Rate": 0.32} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "_BRANCH_TARGETS_NAME", ";"], "ground_truth": ["}"], "File": "ARMBranchTargets", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67853, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "_BRANCH_TARGETS_NAME", ";"], "File": "ARMBranchTargets", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67854, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "bool", "MadeChange", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "bool", "NeedBTI", "=", "false", ";", "bool", "IsFirstBB", "=", "&", "MBB", "==", "&", "MF", ".", "front", "(", ")", ";", "if", "(", "IsFirstBB", ")", "NeedBTI", "=", "true", ";", "if", "(", "MBB", ".", "hasAddressTaken", "(", ")", "||", "MBB", ".", "isEHPad", "(", ")", "||", "JumpTableTargets", ".", "count", "(", "&", "MBB", ")", ")", "NeedBTI", "=", "true", ";", "if", "(", "NeedBTI", ")", "{", "addBTI", "(", "TII", ",", "MBB", ",", "IsFirstBB", ")", ";"], "ground_truth": ["MadeChange", "=", "true", ";"], "File": "ARMBranchTargets", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67855, "Length": 84, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "const", "InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "SmallPtrSet", "<", "const", "MachineBasicBlock", "*", ",", "", ">", "JumpTableTargets", ";", "if", "(", "const", "MachineJumpTableInfo", "*", "JTI", "=", "MF", ".", "getJumpTableInfo", "(", ")", ")", "for", "(", "const", "MachineJumpTableEntry", "&", "JTE", ":", "JTI", "->", "getJumpTables", "(", ")", ")", "for", "(", "const", "MachineBasicBlock", "*", "MBB", ":", "JTE", ".", "MBBs", ")", "JumpTableTargets", ".", "insert", "(", "MBB", ")", ";", "bool", "MadeChange", "=", "false", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{"], "File": "ARMBranchTargets", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67856, "Length": 92, "Cover_Rate": 0.42592592592592593} {"Template_token": ["", "static", "bool", "CC__AAPCS_Custom_f64", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "", "&", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "if", "(", "!", "f64AssignAAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";", "if", "(", "LocVT", "==", "", "&&", "!", "f64AssignAAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "false", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMCallingConv (2)", "Func": "CC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67857, "Length": 80, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "if", "(", "!", "f64AssignAAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";", "if", "(", "LocVT", "==", "", "&&", "!", "f64AssignAAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "false", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMCallingConv (2)", "Func": "CC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67858, "Length": 49, "Cover_Rate": 0.5764705882352941} {"Template_token": ["", "static", "bool", "CC__APCS_Custom_f64", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "", "&", "ArgFlags", ",", "CCState", "&", "State", ")", "{"], "ground_truth": ["if", "(", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";"], "File": "ARMCallingConv (2)", "Func": "CC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67859, "Length": 52, "Cover_Rate": 0.611764705882353} {"Template_token": ["", "if", "(", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "LocVT", "==", "", "&&", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "false", ")", ")", "return", "false", ";"], "File": "ARMCallingConv (2)", "Func": "CC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67860, "Length": 46, "Cover_Rate": 0.5411764705882353} {"Template_token": ["", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "unsigned", "T", "=", "State", ".", "AllocateReg", "(", "LoRegList", "[", "i", "]", ")", ";", "(", "void", ")", "T", ";"], "ground_truth": ["assert", "(", "T", "==", "LoRegList", "[", "i", "]", "&&", "", ")", ";"], "File": "ARMCallingConv (2)", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67861, "Length": 88, "Cover_Rate": 0.3013698630136986} {"Template_token": ["", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "else", "{", "if", "(", "CanFail", ")", "return", "false", ";"], "ground_truth": ["State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "ARMCallingConv (2)", "Func": "f64AssignAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67862, "Length": 68, "Cover_Rate": 0.35602094240837695} {"Template_token": ["", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMCallingConv (2)", "Func": "f64RetAssign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67863, "Length": 70, "Cover_Rate": 0.44871794871794873} {"Template_token": ["", "static", "bool", "RetCC__AAPCS_Custom_f64", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "", "&", "ArgFlags", ",", "CCState", "&", "State", ")", "{"], "ground_truth": ["return", "RetCC__APCS_Custom_f64", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ")", ";"], "File": "ARMCallingConv (2)", "Func": "RetCC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67865, "Length": 47, "Cover_Rate": 0.94} {"Template_token": ["", "if", "(", "!", "f64RetAssign", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ")", ")", "return", "false", ";", "if", "(", "LocVT", "==", "", "&&", "!", "f64RetAssign", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMCallingConv (2)", "Func": "RetCC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67866, "Length": 45, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "static", "const", "uint16_t", "ShadowRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "ShadowRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "unsigned", "T", "=", "State", ".", "AllocateReg", "(", "LoRegList", "[", "i", "]", ")", ";", "(", "void", ")", "T", ";", "assert", "(", "T", "==", "LoRegList", "[", "i", "]", "&&", "", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "ARMCallingConv11", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67867, "Length": 172, "Cover_Rate": 0.7049180327868853} {"Template_token": ["", "static", "bool", "f64AssignAPCS", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "CCState", "&", "State", ",", "bool", "CanFail", ")", "{", "static", "const", "uint16_t", "RegList", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ",", "", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "else", "{", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ",", "", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "else", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMCallingConv11", "Func": "f64AssignAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67868, "Length": 187, "Cover_Rate": 0.958974358974359} {"Template_token": ["", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ",", "", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "ARMCallingConv11", "Func": "f64AssignAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67869, "Length": 65, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMCallingConv11", "Func": "f64RetAssign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67870, "Length": 70, "Cover_Rate": 0.4430379746835443} {"Template_token": ["", "static", "bool", "f64RetAssign", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "CCState", "&", "State", ")", "{", "static", "const", "uint16_t", "HiRegList", "[", "]", "=", "{", "", ",", "", "}", ";"], "ground_truth": ["static", "const", "uint16_t", "LoRegList", "[", "]", "=", "{", "", ",", "", "}", ";"], "File": "ARMCallingConv11", "Func": "f64RetAssign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67871, "Length": 53, "Cover_Rate": 0.33544303797468356} {"Template_token": ["", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "PendingHAMembers", "=", "State", ".", "getPendingLocs", "(", ")", ";", "assert", "(", "PendingHAMembers", ".", "size", "(", ")", "<", "", ")", ";", "if", "(", "PendingHAMembers", ".", "size", "(", ")", ">", "", ")", "assert", "(", "PendingHAMembers", "[", "", "]", ".", "getLocVT", "(", ")", "==", "LocVT", ")", ";", "PendingHAMembers", ".", "push_back", "(", "CCValAssign", "::", "getPending", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "if", "(", "ArgFlags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "{", "assert", "(", "PendingHAMembers", ".", "size", "(", ")", ">", "", "&&", "PendingHAMembers", ".", "size", "(", ")", "<=", "", "&&", "", ")", ";", "ArrayRef", "<", "uint16_t", ">", "RegList", ";", "switch", "(", "LocVT", ".", "SimpleTy", ")", "{", "case", "", ":", "RegList", "=", "SRegList", ";", "break", ";", "case", "", ":", "RegList", "=", "DRegList", ";", "break", ";", "case", "", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingHAMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingHAMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingHAMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingHAMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "for", "(", "unsigned", "regNo", "=", "", ";", "regNo", "<", "", ";", "++", "regNo", ")", "State", ".", "AllocateReg", "(", "SRegList", "[", "regNo", "]", ")", ";", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "unsigned", "Align", "=", "std", "::", "min", "(", "Size", ",", "", ")", ";", "for", "(", "auto", "It", ":", "PendingHAMembers", ")", "{", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Align", ")", ")", ";"], "ground_truth": ["State", ".", "addLoc", "(", "It", ")", ";"], "File": "ARMCallingConv14", "Func": "CC_ARM_AAPCS_Custom_HA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67872, "Length": 300, "Cover_Rate": 0.8547008547008547} {"Template_token": ["", "case", "", ":", "RegList", "=", "DRegList", ";", "break", ";", "case", "", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingHAMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingHAMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingHAMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingHAMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "for", "(", "unsigned", "regNo", "=", "", ";", "regNo", "<", "", ";", "++", "regNo", ")", "State", ".", "AllocateReg", "(", "SRegList", "[", "regNo", "]", ")", ";", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";"], "ground_truth": ["unsigned", "Align", "=", "std", "::", "min", "(", "Size", ",", "", ")", ";"], "File": "ARMCallingConv14", "Func": "CC_ARM_AAPCS_Custom_HA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67873, "Length": 153, "Cover_Rate": 0.4358974358974359} {"Template_token": ["", "assert", "(", "(", "!", "Reg", "||", "Reg", "==", "", ")", "&&", "", ")", ";", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "unsigned", "T", "=", "State", ".", "AllocateReg", "(", "LoRegList", "[", "i", "]", ")", ";", "(", "void", ")", "T", ";", "assert", "(", "T", "==", "LoRegList", "[", "i", "]", "&&", "", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMCallingConv14", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67874, "Length": 156, "Cover_Rate": 0.527027027027027} {"Template_token": ["", "assert", "(", "(", "!", "Reg", "||", "Reg", "==", "", ")", "&&", "", ")", ";", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "unsigned", "T", "=", "State", ".", "AllocateReg", "(", "LoRegList", "[", "i", "]", ")", ";", "(", "void", ")", "T", ";"], "ground_truth": ["assert", "(", "T", "==", "LoRegList", "[", "i", "]", "&&", "", ")", ";"], "File": "ARMCallingConv14", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67875, "Length": 109, "Cover_Rate": 0.36824324324324326} {"Template_token": ["", "static", "bool", "f64AssignAPCS", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "CCState", "&", "State", ",", "bool", "CanFail", ")", "{", "static", "const", "MCPhysReg", "RegList", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ",", "", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "else", "{", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ",", "", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["else", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "ARMCallingConv14", "Func": "f64AssignAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67876, "Length": 183, "Cover_Rate": 0.9384615384615385} {"Template_token": ["", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "LoRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "ARMCallingConv14", "Func": "f64RetAssign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67877, "Length": 93, "Cover_Rate": 0.5886075949367089} {"Template_token": ["", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "LoRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMCallingConv14", "Func": "f64RetAssign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67878, "Length": 96, "Cover_Rate": 0.6075949367088608} {"Template_token": ["", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "LocVT", "==", "", "&&", "State", ".", "getNextStackOffset", "(", ")", "==", "", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "RegIdx", ">=", "RegList", ".", "size", "(", ")", ")", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Size", ")", ")", ";", "else", "It", ".", "convertToReg", "(", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ")", ";", "State", ".", "addLoc", "(", "It", ")", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "LocVT", "!=", "", ")", "RegList", "=", "SRegList", ";", "for", "(", "auto", "Reg", ":", "RegList", ")", "State", ".", "AllocateReg", "(", "Reg", ")", ";"], "ground_truth": ["for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{"], "File": "ARMCallingConv19", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67879, "Length": 167, "Cover_Rate": 0.31992337164750956} {"Template_token": ["", "break", ";", "case", "", ":", "RegList", "=", "DRegList", ";", "break", ";", "case", "", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "LocVT", "==", "", "&&", "State", ".", "getNextStackOffset", "(", ")", "==", "", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "RegIdx", ">=", "RegList", ".", "size", "(", ")", ")", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Size", ")", ")", ";", "else", "It", ".", "convertToReg", "(", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ")", ";"], "ground_truth": ["State", ".", "addLoc", "(", "It", ")", ";"], "File": "ARMCallingConv19", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67880, "Length": 201, "Cover_Rate": 0.3850574712643678} {"Template_token": ["", "case", "", ":", "RegList", "=", "SRegList", ";", "break", ";", "case", "", ":", "case", "", ":", "RegList", "=", "DRegList", ";", "break", ";", "case", "", ":", "case", "", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "LocVT", "==", "", "&&", "State", ".", "getNextStackOffset", "(", ")", "==", "", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "RegIdx", ">=", "RegList", ".", "size", "(", ")", ")", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Size", ")", ")", ";", "else", "It", ".", "convertToReg", "(", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ")", ";", "State", ".", "addLoc", "(", "It", ")", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "LocVT", "!=", "", ")", "RegList", "=", "SRegList", ";", "for", "(", "auto", "Reg", ":", "RegList", ")", "State", ".", "AllocateReg", "(", "Reg", ")", ";"], "ground_truth": ["unsigned", "RestAlign", "=", "std", "::", "min", "(", "Align", ",", "Size", ")", ";"], "File": "ARMCallingConv1", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67881, "Length": 262, "Cover_Rate": 0.47377938517179025} {"Template_token": ["", "RegList", "=", "RRegList", ";", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "unsigned", "RegAlign", "=", "alignTo", "(", "Align", ",", "", ")", "/", "", ";", "while", "(", "RegIdx", "%", "RegAlign", "!=", "", "&&", "RegIdx", "<", "RegList", ".", "size", "(", ")", ")", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "RegList", "=", "SRegList", ";", "break", ";", "case", "", ":", "case", "", ":", "RegList", "=", "DRegList", ";", "break", ";", "case", "", ":", "case", "", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "LocVT", "==", "", "&&", "State", ".", "getNextStackOffset", "(", ")", "==", "", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "RegIdx", ">=", "RegList", ".", "size", "(", ")", ")", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Size", ")", ")", ";"], "ground_truth": ["else", "It", ".", "convertToReg", "(", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ")", ";"], "File": "ARMCallingConv1", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67882, "Length": 266, "Cover_Rate": 0.4810126582278481} {"Template_token": ["", "break", ";", "case", "", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "LocVT", "==", "", "&&", "State", ".", "getNextStackOffset", "(", ")", "==", "", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "RegIdx", ">=", "RegList", ".", "size", "(", ")", ")", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Size", ")", ")", ";", "else", "It", ".", "convertToReg", "(", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ")", ";", "State", ".", "addLoc", "(", "It", ")", ";", "}"], "ground_truth": ["PendingMembers", ".", "clear", "(", ")", ";"], "File": "ARMCallingConv20", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67883, "Length": 199, "Cover_Rate": 0.38122605363984674} {"Template_token": ["", "unsigned", "StackAlign", "=", "DL", ".", "getStackAlignment", "(", ")", ";", "unsigned", "Align", "=", "std", "::", "min", "(", "PendingMembers", "[", "", "]", ".", "getExtraInfo", "(", ")", ",", "StackAlign", ")", ";", "ArrayRef", "<", "MCPhysReg", ">", "RegList", ";", "switch", "(", "LocVT", ".", "SimpleTy", ")", "{", "case", "", ":", "{", "RegList", "=", "RRegList", ";", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "unsigned", "RegAlign", "=", "alignTo", "(", "Align", ",", "", ")", "/", "", ";", "while", "(", "RegIdx", "%", "RegAlign", "!=", "", "&&", "RegIdx", "<", "RegList", ".", "size", "(", ")", ")", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "RegList", "=", "SRegList", ";", "break", ";", "case", "", ":", "case", "", ":", "RegList", "=", "DRegList", ";", "break", ";", "case", "", ":", "case", "", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";"], "File": "ARMCallingConv22", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67884, "Length": 236, "Cover_Rate": 0.43947858472998136} {"Template_token": ["", "case", "", ":", "RegList", "=", "SRegList", ";", "NumRegs", "=", "", ";", "break", ";", "case", "", ":", "RegList", "=", "DRegList", ";", "NumRegs", "=", "", ";", "break", ";", "case", "", ":", "RegList", "=", "QRegList", ";", "NumRegs", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "NumRegs", ",", "PendingHAMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingHAMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingHAMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";"], "ground_truth": ["State", ".", "addLoc", "(", "*", "It", ")", ";"], "File": "ARMCallingConv27", "Func": "CC_ARM_AAPCS_Custom_HA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67885, "Length": 115, "Cover_Rate": 0.3133514986376022} {"Template_token": ["", "static", "const", "uint16_t", "HiRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "static", "const", "uint16_t", "LoRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "static", "const", "uint16_t", "ShadowRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "static", "const", "uint16_t", "GPRArgRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "ShadowRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "GPRArgRegs", ",", "", ")", ";", "assert", "(", "(", "!", "Reg", "||", "Reg", "==", "", ")", "&&", "", ")", ";", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["unsigned", "i", ";"], "File": "ARMCallingConv28", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67886, "Length": 143, "Cover_Rate": 0.4831081081081081} {"Template_token": ["", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "unsigned", "T", "=", "State", ".", "AllocateReg", "(", "LoRegList", "[", "i", "]", ")", ";", "(", "void", ")", "T", ";", "assert", "(", "T", "==", "LoRegList", "[", "i", "]", "&&", "", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMCallingConv28", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67887, "Length": 134, "Cover_Rate": 0.4527027027027027} {"Template_token": ["", "NumRegs", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "NumRegs", ",", "PendingHAMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingHAMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingHAMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingHAMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "for", "(", "unsigned", "regNo", "=", "", ";", "regNo", "<", "", ";", "++", "regNo", ")", "State", ".", "AllocateReg", "(", "SRegList", "[", "regNo", "]", ")", ";", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "unsigned", "Align", "=", "Size", ";", "if", "(", "LocVT", ".", "SimpleTy", "==", "", "||", "LocVT", ".", "SimpleTy", "==", "", ")", "{", "Align", "=", "", ";", "}", "for", "(", "auto", "It", ":", "PendingHAMembers", ")", "{", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Align", ")", ")", ";", "State", ".", "addLoc", "(", "It", ")", ";"], "ground_truth": ["Align", "=", "", ";"], "File": "ARMCallingConv2", "Func": "CC_ARM_AAPCS_Custom_HA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67888, "Length": 189, "Cover_Rate": 0.48091603053435117} {"Template_token": ["", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "LocVT", "==", "", "&&", "State", ".", "getNextStackOffset", "(", ")", "==", "", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "RegIdx", ">=", "RegList", ".", "size", "(", ")", ")", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Align", "(", "Size", ")", ")", ")", ";", "else", "It", ".", "convertToReg", "(", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ")", ";", "State", ".", "addLoc", "(", "It", ")", ";", "}"], "ground_truth": ["PendingMembers", ".", "clear", "(", ")", ";"], "File": "ARMCallingConv4", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67889, "Length": 184, "Cover_Rate": 0.3031301482701812} {"Template_token": ["", "if", "(", "!", "ArgFlags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "return", "true", ";", "auto", "&", "DL", "=", "State", ".", "getMachineFunction", "(", ")", ".", "getDataLayout", "(", ")", ";", "unsigned", "StackAlign", "=", "DL", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ";", "unsigned", "Align", "=", "std", "::", "min", "(", "PendingMembers", "[", "", "]", ".", "getExtraInfo", "(", ")", ",", "StackAlign", ")", ";", "ArrayRef", "<", "MCPhysReg", ">", "RegList", ";", "switch", "(", "LocVT", ".", "SimpleTy", ")", "{", "case", "", ":", "{", "RegList", "=", "RRegList", ";", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "unsigned", "RegAlign", "=", "alignTo", "(", "Align", ",", "", ")", "/", "", ";", "while", "(", "RegIdx", "%", "RegAlign", "!=", "", "&&", "RegIdx", "<", "RegList", ".", "size", "(", ")", ")", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "RegList", "=", "SRegList", ";", "break", ";", "case", "", ":", "case", "", ":", "RegList", "=", "DRegList", ";", "break", ";", "case", "", ":", "case", "", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "LocVT", "==", "", "&&", "State", ".", "getNextStackOffset", "(", ")", "==", "", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "RegIdx", ">=", "RegList", ".", "size", "(", ")", ")", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Size", ")", ")", ";", "else", "It", ".", "convertToReg", "(", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ")", ";", "State", ".", "addLoc", "(", "It", ")", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "LocVT", "!=", "", ")", "RegList", "=", "SRegList", ";"], "ground_truth": ["for", "(", "auto", "Reg", ":", "RegList", ")", "State", ".", "AllocateReg", "(", "Reg", ")", ";"], "File": "ARMCallingConv6", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67890, "Length": 384, "Cover_Rate": 0.7007299270072993} {"Template_token": ["", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "unsigned", "T", "=", "State", ".", "AllocateReg", "(", "LoRegList", "[", "i", "]", ")", ";", "(", "void", ")", "T", ";", "assert", "(", "T", "==", "LoRegList", "[", "i", "]", "&&", "", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "ARMCallingConv6", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67891, "Length": 97, "Cover_Rate": 0.3368055555555556} {"Template_token": ["", "if", "(", "Reg", "==", "", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "GPRArgRegs", ")", ";", "assert", "(", "(", "!", "Reg", "||", "Reg", "==", "", ")", "&&", "", ")", ";", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "unsigned", "T", "=", "State", ".", "AllocateReg", "(", "LoRegList", "[", "i", "]", ")", ";", "(", "void", ")", "T", ";", "assert", "(", "T", "==", "LoRegList", "[", "i", "]", "&&", "", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMCallingConv6", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67892, "Length": 172, "Cover_Rate": 0.5972222222222222} {"Template_token": ["", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "else", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMCallingConv6", "Func": "f64AssignAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67893, "Length": 102, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "LocVT", "==", "", "&&", "State", ".", "getNextStackOffset", "(", ")", "==", "", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "RegIdx", ">=", "RegList", ".", "size", "(", ")", ")", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Size", ")", ")", ";", "else", "It", ".", "convertToReg", "(", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ")", ";", "State", ".", "addLoc", "(", "It", ")", ";"], "ground_truth": ["}"], "File": "ARMCallingConv7", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67894, "Length": 196, "Cover_Rate": 0.3570127504553734} {"Template_token": ["", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "LocVT", "==", "", "&&", "State", ".", "getNextStackOffset", "(", ")", "==", "", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "RegIdx", ">=", "RegList", ".", "size", "(", ")", ")", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Align", "(", "Size", ")", ")", ")", ";", "else", "It", ".", "convertToReg", "(", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ")", ";", "State", ".", "addLoc", "(", "It", ")", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "LocVT", "!=", "", ")", "RegList", "=", "SRegList", ";", "for", "(", "auto", "Reg", ":", "RegList", ")", "State", ".", "AllocateReg", "(", "Reg", ")", ";", "const", "Align", "RestAlign", "=", "std", "::", "min", "(", "Alignment", ",", "Align", "(", "Size", ")", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Alignment", ")", ")", ";"], "ground_truth": ["State", ".", "addLoc", "(", "It", ")", ";"], "File": "ARMCallingConv9", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67895, "Length": 268, "Cover_Rate": 0.46048109965635736} {"Template_token": ["", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "RegList", "=", "SRegList", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "RegList", "=", "DRegList", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "LocVT", "==", "", "&&", "State", ".", "getNextStackOffset", "(", ")", "==", "", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "RegIdx", ">=", "RegList", ".", "size", "(", ")", ")", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Align", "(", "Size", ")", ")", ")", ";", "else", "It", ".", "convertToReg", "(", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ")", ";", "State", ".", "addLoc", "(", "It", ")", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "LocVT", "!=", "", ")", "RegList", "=", "SRegList", ";", "for", "(", "auto", "Reg", ":", "RegList", ")", "State", ".", "AllocateReg", "(", "Reg", ")", ";", "const", "Align", "RestAlign", "=", "std", "::", "min", "(", "Alignment", ",", "Align", "(", "Size", ")", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Alignment", ")", ")", ";"], "ground_truth": ["State", ".", "addLoc", "(", "It", ")", ";"], "File": "ARMCallingConv", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67896, "Length": 314, "Cover_Rate": 0.5432525951557093} {"Template_token": ["", "static", "bool", "CC__AAPCS_Custom_f16", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "return", "CustomAssignInRegList", "(", "ValNo", ",", "ValVT", ",", "", ",", "LocInfo", ",", "State", ",", "RRegList", ")", ";"], "ground_truth": ["}"], "File": "ARMCallingConv", "Func": "CC_ARM_AAPCS_Custom_f16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67897, "Length": 43, "Cover_Rate": 0.9148936170212766} {"Template_token": ["", "return", "CustomAssignInRegList", "(", "ValNo", ",", "ValVT", ",", "", ",", "LocInfo", ",", "State", ",", "RRegList", ")", ";"], "ground_truth": ["}"], "File": "ARMCallingConv", "Func": "CC_ARM_AAPCS_Custom_f16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67898, "Length": 17, "Cover_Rate": 0.3617021276595745} {"Template_token": ["", "if", "(", "!", "f64AssignAAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "LocVT", "==", "", "&&", "!", "f64AssignAAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "false", ")", ")", "return", "false", ";"], "File": "ARMCallingConv", "Func": "CC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67900, "Length": 46, "Cover_Rate": 0.575} {"Template_token": ["", "return", "CustomAssignInRegList", "(", "ValNo", ",", "ValVT", ",", "", ",", "LocInfo", ",", "State", ",", "SRegList", ")", ";"], "ground_truth": ["}"], "File": "ARMCallingConv", "Func": "CC_ARM_AAPCS_VFP_Custom_f16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67901, "Length": 17, "Cover_Rate": 0.3617021276595745} {"Template_token": ["", "static", "bool", "CC__APCS_Custom_f64", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "", "ArgFlags", ",", "CCState", "&", "State", ")", "{"], "ground_truth": ["if", "(", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";"], "File": "ARMCallingConv", "Func": "CC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67903, "Length": 47, "Cover_Rate": 0.5875} {"Template_token": ["", "static", "bool", "CC__APCS_Custom_f64", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "if", "(", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";", "if", "(", "LocVT", "==", "", "&&", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "false", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMCallingConv", "Func": "CC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67904, "Length": 75, "Cover_Rate": 0.9375} {"Template_token": ["", "if", "(", "Reg", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMCallingConv", "Func": "CustomAssignInRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67905, "Length": 32, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "unsigned", "T", "=", "State", ".", "AllocateReg", "(", "LoRegList", "[", "i", "]", ")", ";", "(", "void", ")", "T", ";", "assert", "(", "T", "==", "LoRegList", "[", "i", "]", "&&", "", ")", ";"], "ground_truth": ["State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "ARMCallingConv", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67906, "Length": 74, "Cover_Rate": 0.30327868852459017} {"Template_token": ["", "static", "bool", "f64AssignAAPCS", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "CCState", "&", "State", ",", "bool", "CanFail", ")", "{", "static", "const", "unsigned", "HiRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "static", "const", "unsigned", "LoRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "static", "const", "unsigned", "ShadowRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "ShadowRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "unsigned", "i", ";"], "ground_truth": ["for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";"], "File": "ARMCallingConv", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67907, "Length": 155, "Cover_Rate": 0.6352459016393442} {"Template_token": ["", "static", "const", "unsigned", "RegList", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ",", "", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "else", "{", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ",", "", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["else", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "ARMCallingConv", "Func": "f64AssignAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67908, "Length": 153, "Cover_Rate": 0.7846153846153846} {"Template_token": ["", "if", "(", "LocVT", "==", "", "&&", "!", "f64RetAssign", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMCallingConv", "Func": "RetCC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67911, "Length": 26, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "CallLowering", "::", "CallLowering", "(", "const", "TargetLowering", "&", "TLI", ")", ":", "CallLowering", "(", "&", "TLI", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering (2)", "Func": "ARMCallLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67912, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "CallLowering", "::", "CallLowering", "(", "const", "TargetLowering", "&", "TLI", ")", ":", "CallLowering", "(", "&", "TLI", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering (2)", "Func": "ARMCallLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67913, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "AssignFn", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "Info", ".", "Flags", ",", "State", ")", ")", "return", "true", ";", "StackSize", "=", "std", "::", "max", "(", "StackSize", ",", "static_cast", "<", "uint64_t", ">", "(", "State", ".", "getNextStackOffset", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMCallLowering (2)", "Func": "assignArg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67914, "Length": 46, "Cover_Rate": 0.5974025974025974} {"Template_token": ["", "assert", "(", "NextVA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "unsigned", "NewRegs", "[", "]", "=", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ",", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", "}", ";", "assignValueToReg", "(", "NewRegs", "[", "", "]", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ")", ";"], "ground_truth": ["assignValueToReg", "(", "NewRegs", "[", "", "]", ",", "NextVA", ".", "getLocReg", "(", ")", ",", "NextVA", ")", ";"], "File": "ARMCallLowering (2)", "Func": "assignCustomValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67915, "Length": 74, "Cover_Rate": 0.3045267489711934} {"Template_token": ["", "assert", "(", "NextVA", ".", "getValVT", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "VA", ".", "getValNo", "(", ")", "==", "NextVA", ".", "getValNo", "(", ")", "&&", "", ")", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "assert", "(", "NextVA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "unsigned", "NewRegs", "[", "]", "=", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ",", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", "}", ";", "assignValueToReg", "(", "NewRegs", "[", "", "]", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ")", ";", "assignValueToReg", "(", "NewRegs", "[", "", "]", ",", "NextVA", ".", "getLocReg", "(", ")", ",", "NextVA", ")", ";", "bool", "IsLittle", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isLittle", "(", ")", ";", "if", "(", "!", "IsLittle", ")", "std", "::", "swap", "(", "NewRegs", "[", "", "]", ",", "NewRegs", "[", "", "]", ")", ";", "MIRBuilder", ".", "buildMerge", "(", "Arg", ".", "Reg", ",", "NewRegs", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMCallLowering (2)", "Func": "assignCustomValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67916, "Length": 169, "Cover_Rate": 0.6954732510288066} {"Template_token": ["", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", "||", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "{", "Size", "=", "", ";", "assert", "(", "MRI", ".", "getType", "(", "ValVReg", ")", ".", "isScalar", "(", ")", "&&", "", ")", ";", "auto", "LoadVReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "buildLoad", "(", "LoadVReg", ",", "Addr", ",", "Size", ",", "", ",", "MPO", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ",", "LoadVReg", ")", ";"], "File": "ARMCallLowering (2)", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67917, "Length": 103, "Cover_Rate": 0.7202797202797203} {"Template_token": ["", "assert", "(", "LocSize", "<=", "", "&&", "", ")", ";", "markPhysRegUsed", "(", "PhysReg", ")", ";", "if", "(", "ValSize", "==", "LocSize", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "ValVReg", ",", "PhysReg", ")", ";", "}", "else", "{", "assert", "(", "ValSize", "<", "LocSize", "&&", "", ")", ";", "auto", "PhysRegToVReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "LocSize", ")", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "PhysRegToVReg", ",", "PhysReg", ")", ";", "MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ",", "PhysRegToVReg", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMCallLowering (2)", "Func": "assignValueToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67918, "Length": 77, "Cover_Rate": 0.5099337748344371} {"Template_token": ["", "void", "buildLoad", "(", "unsigned", "Val", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "unsigned", "Alignment", ",", "MachinePointerInfo", "&", "MPO", ")", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Alignment", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "Val", ",", "Addr", ",", "*", "MMO", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering (2)", "Func": "buildLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67919, "Length": 55, "Cover_Rate": 1.0} {"Template_token": ["", "void", "buildLoad", "(", "unsigned", "Val", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "unsigned", "Alignment", ",", "MachinePointerInfo", "&", "MPO", ")", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Alignment", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "Val", ",", "Addr", ",", "*", "MMO", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering (2)", "Func": "buildLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67920, "Length": 55, "Cover_Rate": 1.0} {"Template_token": ["", "CallReturnHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering (2)", "Func": "CallReturnHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67921, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "CallReturnHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering (2)", "Func": "CallReturnHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67922, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "FormalArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "AssignFn", ")", ":", "IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering (2)", "Func": "FormalArgHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67923, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "FormalArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "AssignFn", ")", ":", "IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering (2)", "Func": "FormalArgHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67924, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "STI", ".", "hasV5TOps", "(", ")", ")", "return", "", ";", "if", "(", "STI", ".", "hasV4TOps", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "ARMCallLowering (2)", "Func": "getCallOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67925, "Length": 25, "Cover_Rate": 0.32894736842105265} {"Template_token": ["", "unsigned", "getCallOpcode", "(", "const", "Subtarget", "&", "STI", ",", "bool", "isDirect", ")", "{", "if", "(", "isDirect", ")", "return", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ";", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "return", "", ";", "if", "(", "STI", ".", "hasV5TOps", "(", ")", ")", "return", "", ";"], "ground_truth": ["if", "(", "STI", ".", "hasV4TOps", "(", ")", ")", "return", "", ";"], "File": "ARMCallLowering (2)", "Func": "getCallOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67926, "Length": 60, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";", "unsigned", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "MPO", ".", "getAddrSpace", "(", ")", ",", "", ")", ")", ";", "MIRBuilder", ".", "buildFrameIndex", "(", "AddrReg", ",", "FI", ")", ";"], "ground_truth": ["return", "AddrReg", ";"], "File": "ARMCallLowering (2)", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67927, "Length": 48, "Cover_Rate": 0.41739130434782606} {"Template_token": ["", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";"], "ground_truth": ["unsigned", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "MPO", ".", "getAddrSpace", "(", ")", ",", "", ")", ")", ";"], "File": "ARMCallLowering (2)", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67928, "Length": 50, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "IncomingValueHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "AssignFn", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering (2)", "Func": "IncomingValueHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67929, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "IncomingValueHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "AssignFn", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering (2)", "Func": "IncomingValueHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67930, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "StructT", "->", "getNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "StructT", "->", "getElementType", "(", "i", ")", "!=", "StructT", "->", "getElementType", "(", "", ")", ")", "return", "false", ";", "return", "true", ";", "}", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "T", ",", "true", ")", ";"], "ground_truth": ["if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "VT", ".", "isVector", "(", ")", "||", "!", "(", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "isFloatingPoint", "(", ")", ")", ")", "return", "false", ";"], "File": "ARMCallLowering (2)", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67931, "Length": 92, "Cover_Rate": 0.4946236559139785} {"Template_token": ["", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "STI", ".", "genLongCalls", "(", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "false", ";", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "bool", "isDirect", "=", "!", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "getCallOpcode", "(", "STI", ",", "isDirect", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ";", "bool", "isThumb", "=", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "isThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Callee", ")", ";", "if", "(", "!", "isDirect", ")", "{", "auto", "CalleeReg", "=", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "TRI", "->", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "isThumb", "?", "", ":", "", ";", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Callee", ",", "CalleeIdx", ")", ")", ";", "}", "}", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallConv", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "return", "false", ";", "if", "(", "Arg", ".", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", ")", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "Arg", ".", "Reg", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CallConv", ",", "false", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SplitRegs", ";", "splitToValueTypes", "(", "OrigRet", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "SplitRegs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "auto", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "CallConv", ",", "false", ")", ";", "CallReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "RetHandler", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "SplitRegs", ".", "empty", "(", ")", ")", "{"], "File": "ARMCallLowering (2)", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67932, "Length": 499, "Cover_Rate": 0.7618320610687023} {"Template_token": ["", "unsigned", "Opcode", "=", "ST", ".", "getReturnOpcode", "(", ")", ";", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opcode", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMCallLowering (2)", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67933, "Length": 54, "Cover_Rate": 0.4864864864864865} {"Template_token": ["", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opcode", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";"], "File": "ARMCallLowering (2)", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67934, "Length": 35, "Cover_Rate": 0.3153153153153153} {"Template_token": ["", "assert", "(", "VRegs", ".", "size", "(", ")", "==", "SplitEVTs", ".", "size", "(", ")", "&&", "", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitVTs", ";", "LLVMContext", "&", "Ctx", "=", "Val", "->", "getType", "(", ")", "->", "getContext", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "SplitEVTs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "ArgInfo", "CurArgInfo", "(", "VRegs", "[", "i", "]", ",", "SplitEVTs", "[", "i", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ")", ";", "setArgFlags", "(", "CurArgInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "splitToValueTypes", "(", "CurArgInfo", ",", "SplitVTs", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", ")", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "VRegs", "[", "i", "]", ")", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ",", "AssignFn", ")", ";"], "ground_truth": ["return", "handleAssignments", "(", "MIRBuilder", ",", "SplitVTs", ",", "RetHandler", ")", ";"], "File": "ARMCallLowering (2)", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67935, "Length": 197, "Cover_Rate": 0.6234177215189873} {"Template_token": ["", "if", "(", "!", "Val", ")", "return", "true", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "auto", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "SmallVector", "<", "EVT", ",", "", ">", "SplitEVTs", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "Val", "->", "getType", "(", ")", ",", "SplitEVTs", ")", ";", "assert", "(", "VRegs", ".", "size", "(", ")", "==", "SplitEVTs", ".", "size", "(", ")", "&&", "", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitVTs", ";", "LLVMContext", "&", "Ctx", "=", "Val", "->", "getType", "(", ")", "->", "getContext", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "SplitEVTs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "ArgInfo", "CurArgInfo", "(", "VRegs", "[", "i", "]", ",", "SplitEVTs", "[", "i", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ")", ";", "setArgFlags", "(", "CurArgInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "splitToValueTypes", "(", "CurArgInfo", ",", "SplitVTs", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";"], "ground_truth": ["if", "(", "Regs", ".", "size", "(", ")", ">", "", ")", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "VRegs", "[", "i", "]", ")", ";"], "File": "ARMCallLowering (2)", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67936, "Length": 241, "Cover_Rate": 0.7626582278481012} {"Template_token": ["", "void", "markPhysRegUsed", "(", "unsigned", "PhysReg", ")", "override", "{"], "ground_truth": ["MIB", ".", "addDef", "(", "PhysReg", ",", "RegState", "::", "Implicit", ")", ";"], "File": "ARMCallLowering (2)", "Func": "markPhysRegUsed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67937, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "MIB", ".", "addDef", "(", "PhysReg", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering (2)", "Func": "markPhysRegUsed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67938, "Length": 12, "Cover_Rate": 0.6} {"Template_token": ["", "OutgoingValueHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "&", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering (2)", "Func": "OutgoingValueHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67939, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "OutgoingValueHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "&", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering (2)", "Func": "OutgoingValueHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67940, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "SmallVector", "<", "EVT", ",", "", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "", ")", "{", "auto", "Flags", "=", "OrigArg", ".", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "OrigArg", ".", "Ty", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "SplitVTs", "[", "", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "unsigned", "FirstRegIdx", "=", "SplitArgs", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "SplitVT", "=", "SplitVTs", "[", "i", "]", ";", "Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "auto", "Flags", "=", "OrigArg", ".", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "SplitTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "bool", "NeedsConsecutiveRegisters", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "SplitTy", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "if", "(", "NeedsConsecutiveRegisters", ")", "{", "Flags", ".", "setInConsecutiveRegs", "(", ")", ";", "if", "(", "i", "==", "e", "-", "", ")", "Flags", ".", "setInConsecutiveRegsLast", "(", ")", ";", "}"], "ground_truth": ["SplitArgs", ".", "push_back", "(", "ArgInfo", "{", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "SplitTy", ",", "DL", ")", ")", ",", "SplitTy", ",", "Flags", ",", "OrigArg", ".", "IsFixed", "}", ")", ";"], "File": "ARMCallLowering (2)", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67941, "Length": 251, "Cover_Rate": 0.6693333333333333} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "EVT", ",", "", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "", ")", "{", "auto", "Flags", "=", "OrigArg", ".", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "OrigArg", ".", "Ty", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "SplitVTs", "[", "", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "unsigned", "FirstRegIdx", "=", "SplitArgs", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "SplitVT", "=", "SplitVTs", "[", "i", "]", ";", "Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "auto", "Flags", "=", "OrigArg", ".", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "SplitTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "bool", "NeedsConsecutiveRegisters", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "SplitTy", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "if", "(", "NeedsConsecutiveRegisters", ")", "{", "Flags", ".", "setInConsecutiveRegs", "(", ")", ";", "if", "(", "i", "==", "e", "-", "", ")", "Flags", ".", "setInConsecutiveRegsLast", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering (2)", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67942, "Length": 254, "Cover_Rate": 0.6773333333333333} {"Template_token": ["", "bool", "IsVarArg", "=", "false", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "IsVarArg", "=", "true", ";", "if", "(", "Arg", ".", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", ")", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "Arg", ".", "Reg", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CallConv", ",", "IsVarArg", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SplitRegs", ";", "splitToValueTypes", "(", "OrigRet", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "SplitRegs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "auto", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "CallConv", ",", "IsVarArg", ")", ";", "CallReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "RetHandler", ")", ")", "return", "false", ";", "if", "(", "!", "SplitRegs", ".", "empty", "(", ")", ")", "{", "MIRBuilder", ".", "buildMerge", "(", "OrigRet", ".", "Reg", ",", "SplitRegs", ")", ";", "}", "}", "CallSeqStart", ".", "addImm", "(", "ArgHandler", ".", "StackSize", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "ArgHandler", ".", "StackSize", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMCallLowering10", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67943, "Length": 350, "Cover_Rate": 0.529500756429652} {"Template_token": ["", "MRI", ".", "setType", "(", "ValVReg", ",", "LLT", "::", "scalar", "(", "", ")", ")", ";", "}", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "ValVReg", ",", "Addr", ",", "*", "MMO", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering11", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67944, "Length": 50, "Cover_Rate": 0.373134328358209} {"Template_token": ["", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", "||", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "{", "Size", "=", "", ";", "assert", "(", "MRI", ".", "getType", "(", "ValVReg", ")", ".", "isScalar", "(", ")", "&&", "", ")", ";"], "ground_truth": ["MRI", ".", "setType", "(", "ValVReg", ",", "LLT", "::", "scalar", "(", "", ")", ")", ";"], "File": "ARMCallLowering11", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67945, "Length": 98, "Cover_Rate": 0.7313432835820896} {"Template_token": ["", "assert", "(", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", "<=", "", "&&", "", ")", ";", "assert", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["MIRBuilder", ".", "getMBB", "(", ")", ".", "addLiveIn", "(", "PhysReg", ")", ";"], "File": "ARMCallLowering11", "Func": "assignValueToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67946, "Length": 45, "Cover_Rate": 0.4787234042553192} {"Template_token": ["", "FormalArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "AssignFn", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering11", "Func": "FormalArgHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67947, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "FormalArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "AssignFn", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering11", "Func": "FormalArgHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67948, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "FuncReturnHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "&", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering11", "Func": "FuncReturnHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67949, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "FuncReturnHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "&", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering11", "Func": "FuncReturnHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67950, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";"], "File": "ARMCallLowering11", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67951, "Length": 47, "Cover_Rate": 0.42342342342342343} {"Template_token": ["", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";"], "ground_truth": ["unsigned", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "MPO", ".", "getAddrSpace", "(", ")", ",", "", ")", ")", ";"], "File": "ARMCallLowering11", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67952, "Length": 64, "Cover_Rate": 0.5765765765765766} {"Template_token": ["", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "!", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "VTSize", "=", "VT", ".", "getSimpleVT", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMCallLowering11", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67953, "Length": 38, "Cover_Rate": 0.4367816091954023} {"Template_token": ["", "static", "bool", "isSupportedType", "(", "const", "DataLayout", "&", "DL", ",", "const", "TargetLowering", "&", "TLI", ",", "Type", "*", "T", ")", "{", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "T", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "!", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "unsigned", "VTSize", "=", "VT", ".", "getSimpleVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "return", "VTSize", "==", "", "||", "VTSize", "==", "", "||", "VTSize", "==", "", "||", "VTSize", "==", "", ";"], "ground_truth": ["}"], "File": "ARMCallLowering11", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67954, "Length": 87, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "&", "Args", "=", "F", ".", "getArgumentList", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "Args", ")", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "Args", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "Idx", "+", "", ",", "DL", ",", "F", ")", ";", "ArgInfos", ".", "push_back", "(", "AInfo", ")", ";", "Idx", "++", ";", "}", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "return", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering11", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67955, "Length": 148, "Cover_Rate": 0.6379310344827587} {"Template_token": ["", "auto", "&", "Args", "=", "F", ".", "getArgumentList", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "Args", ")", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "Args", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "Idx", "+", "", ",", "DL", ",", "F", ")", ";"], "ground_truth": ["ArgInfos", ".", "push_back", "(", "AInfo", ")", ";"], "File": "ARMCallLowering11", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67956, "Length": 115, "Cover_Rate": 0.4956896551724138} {"Template_token": ["", "assert", "(", "!", "Val", "==", "!", "VReg", "&&", "", ")", ";", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VReg", ",", "Ret", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMCallLowering11", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67957, "Length": 56, "Cover_Rate": 0.7} {"Template_token": ["", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "ArgInfo", "RetInfo", "(", "VReg", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeSet", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "FuncReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ",", "AssignFn", ")", ";"], "ground_truth": ["return", "handleAssignments", "(", "MIRBuilder", ",", "RetInfo", ",", "RetHandler", ")", ";"], "File": "ARMCallLowering11", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67958, "Length": 72, "Cover_Rate": 0.43373493975903615} {"Template_token": ["", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "Size", "==", "", "&&", "", ")", ";"], "ground_truth": ["auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "", ")", ";"], "File": "ARMCallLowering12", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67959, "Length": 53, "Cover_Rate": 0.803030303030303} {"Template_token": ["", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "Size", "==", "", "&&", "", ")", ";", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildLoad", "(", "ValVReg", ",", "Addr", ",", "*", "MMO", ")", ";"], "File": "ARMCallLowering12", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67960, "Length": 65, "Cover_Rate": 0.9848484848484849} {"Template_token": ["", "void", "assignValueToReg", "(", "unsigned", "ValVReg", ",", "unsigned", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "VA", ".", "getLocReg", "(", ")", "==", "PhysReg", "&&", "", ")", ";"], "File": "ARMCallLowering12", "Func": "assignValueToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67961, "Length": 39, "Cover_Rate": 0.3277310924369748} {"Template_token": ["", "FormalArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering12", "Func": "FormalArgHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67962, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "FormalArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering12", "Func": "FormalArgHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67963, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "FuncReturnHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "&", "MIB", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering12", "Func": "FuncReturnHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67964, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "FuncReturnHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "&", "MIB", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering12", "Func": "FuncReturnHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67965, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";", "unsigned", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "MPO", ".", "getAddrSpace", "(", ")", ",", "", ")", ")", ";", "MIRBuilder", ".", "buildFrameIndex", "(", "AddrReg", ",", "FI", ")", ";", "return", "AddrReg", ";"], "ground_truth": ["}"], "File": "ARMCallLowering12", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67966, "Length": 77, "Cover_Rate": 0.7623762376237624} {"Template_token": ["", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "!", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "unsigned", "VTSize", "=", "VT", ".", "getSimpleVT", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["return", "VTSize", "==", "", "||", "VTSize", "==", "", "||", "VTSize", "==", "", ";"], "File": "ARMCallLowering12", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67967, "Length": 51, "Cover_Rate": 0.6219512195121951} {"Template_token": ["", "if", "(", "ArgIdx", ">", "", "&&", "Arg", ".", "getType", "(", ")", "->", "getIntegerBitWidth", "(", ")", "!=", "", ")", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "Args", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "Idx", "+", "", ",", "DL", ",", "F", ")", ";", "ArgInfos", ".", "push_back", "(", "AInfo", ")", ";", "Idx", "++", ";", "}", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ")", ";", "return", "handleAssignments", "(", "MIRBuilder", ",", "AssignFn", ",", "ArgInfos", ",", "ArgHandler", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering12", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67968, "Length": 133, "Cover_Rate": 0.5362903225806451} {"Template_token": ["", "bool", "CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_empty", "(", ")", ")", "return", "true", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "auto", "DL", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "auto", "&", "Args", "=", "F", ".", "getArgumentList", "(", ")", ";", "unsigned", "ArgIdx", "=", "", ";"], "ground_truth": ["for", "(", "auto", "&", "Arg", ":", "Args", ")", "{"], "File": "ARMCallLowering12", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67969, "Length": 93, "Cover_Rate": 0.375} {"Template_token": ["", "bool", "CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "assert", "(", "!", "Val", "==", "!", "VReg", "&&", "", ")", ";", "auto", "Ret", "=", "AddDefaultPred", "(", "MIRBuilder", ".", "buildInstrNoInsert", "(", "", ")", ")", ";", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VReg", ",", "Ret", ")", ")", "return", "false", ";"], "ground_truth": ["MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";"], "File": "ARMCallLowering12", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67970, "Length": 67, "Cover_Rate": 0.9178082191780822} {"Template_token": ["", "bool", "CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "assert", "(", "!", "Val", "==", "!", "VReg", "&&", "", ")", ";"], "ground_truth": ["auto", "Ret", "=", "AddDefaultPred", "(", "MIRBuilder", ".", "buildInstrNoInsert", "(", "", ")", ")", ";"], "File": "ARMCallLowering12", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67971, "Length": 43, "Cover_Rate": 0.589041095890411} {"Template_token": ["", "ArgInfo", "RetInfo", "(", "VReg", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeSet", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "FuncReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ")", ";"], "ground_truth": ["return", "handleAssignments", "(", "MIRBuilder", ",", "AssignFn", ",", "RetInfo", ",", "RetHandler", ")", ";"], "File": "ARMCallLowering12", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67972, "Length": 51, "Cover_Rate": 0.3072289156626506} {"Template_token": ["", "bool", "CallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallingConv", "::", "ID", "CallConv", ",", "const", "MachineOperand", "&", "Callee", ",", "const", "ArgInfo", "&", "OrigRet", ",", "ArrayRef", "<", "ArgInfo", ">", "OrigArgs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "const", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "auto", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "STI", ".", "genLongCalls", "(", ")", ")", "return", "false", ";", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "bool", "isDirect", "=", "!", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "isDirect", "?", "", ":", "STI", ".", "hasV5TOps", "(", ")", "?", "", ":", "STI", ".", "hasV4TOps", "(", ")", "?", "", ":", "", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ".", "add", "(", "Callee", ")", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallConv", ")", ")", ";", "if", "(", "Callee", ".", "isReg", "(", ")", ")", "{", "auto", "CalleeReg", "=", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "TRI", "->", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "MIB", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Callee", ",", "", ")", ")", ";", "}", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "return", "false", ";", "if", "(", "Arg", ".", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{"], "ground_truth": ["Regs", ".", "push_back", "(", "Reg", ")", ";"], "File": "ARMCallLowering13", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67973, "Length": 356, "Cover_Rate": 0.5650793650793651} {"Template_token": ["", "if", "(", "Arg", ".", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", ")", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "Arg", ".", "Reg", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CallConv", ",", "false", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SplitRegs", ";", "splitToValueTypes", "(", "OrigRet", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "SplitRegs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "auto", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "CallConv", ",", "false", ")", ";", "CallReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "RetHandler", ")", ")", "return", "false", ";", "if", "(", "!", "SplitRegs", ".", "empty", "(", ")", ")", "{", "MIRBuilder", ".", "buildMerge", "(", "OrigRet", ".", "Reg", ",", "SplitRegs", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering13", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67974, "Length": 251, "Cover_Rate": 0.3984126984126984} {"Template_token": ["", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasByValOrInAllocaAttr", "(", ")", ")", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SplitRegs", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";"], "ground_truth": ["setArgFlags", "(", "AInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";"], "File": "ARMCallLowering13", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67975, "Length": 176, "Cover_Rate": 0.5116279069767442} {"Template_token": ["", "auto", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasByValOrInAllocaAttr", "(", ")", ")", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";"], "ground_truth": ["SmallVector", "<", "unsigned", ",", "", ">", "SplitRegs", ";"], "File": "ARMCallLowering13", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67976, "Length": 118, "Cover_Rate": 0.3430232558139535} {"Template_token": ["", "auto", "const", "&", "ST", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "Opcode", "=", "ST", ".", "getReturnOpcode", "(", ")", ";", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opcode", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VReg", ",", "Ret", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMCallLowering13", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67977, "Length": 72, "Cover_Rate": 0.6857142857142857} {"Template_token": ["", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitVTs", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "ArgInfo", "RetInfo", "(", "VReg", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "RetInfo", ",", "SplitVTs", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", ")", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "VReg", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ",", "AssignFn", ")", ";"], "ground_truth": ["return", "handleAssignments", "(", "MIRBuilder", ",", "SplitVTs", ",", "RetHandler", ")", ";"], "File": "ARMCallLowering13", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67978, "Length": 167, "Cover_Rate": 0.7292576419213974} {"Template_token": ["", "IncomingValueHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ")", ":", "IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering14", "Func": "ARMIncomingValueHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67979, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "IncomingValueHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ")", ":", "IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering14", "Func": "ARMIncomingValueHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67980, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "OutgoingValueHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "&", "MIB", ")", ":", "OutgoingValueHandler", "(", "MIRBuilder", ",", "MRI", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering14", "Func": "ARMOutgoingValueHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67981, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "OutgoingValueHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "&", "MIB", ")", ":", "OutgoingValueHandler", "(", "MIRBuilder", ",", "MRI", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering14", "Func": "ARMOutgoingValueHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67982, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "LLT", "MemTy", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", "||", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "{", "MemTy", "=", "LLT", "::", "scalar", "(", "", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "ValVReg", ")", ".", "isScalar", "(", ")", "&&", "", ")", ";", "auto", "LoadVReg", "=", "buildLoad", "(", "LLT", "::", "scalar", "(", "", ")", ",", "Addr", ",", "MemTy", ",", "MPO", ")", ";", "MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ",", "LoadVReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMCallLowering14", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67983, "Length": 101, "Cover_Rate": 0.8859649122807017} {"Template_token": ["", "assert", "(", "LocSize", "<=", "", "&&", "", ")", ";", "markPhysRegUsed", "(", "PhysReg", ")", ";", "if", "(", "ValSize", "==", "LocSize", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "ValVReg", ",", "PhysReg", ")", ";", "}", "else", "{", "assert", "(", "ValSize", "<", "LocSize", "&&", "", ")", ";", "auto", "PhysRegToVReg", "=", "MIRBuilder", ".", "buildCopy", "(", "LLT", "::", "scalar", "(", "LocSize", ")", ",", "PhysReg", ")", ";", "MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ",", "PhysRegToVReg", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMCallLowering14", "Func": "assignValueToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67984, "Length": 70, "Cover_Rate": 0.48951048951048953} {"Template_token": ["", "MachineInstrBuilder", "buildLoad", "(", "const", "DstOp", "&", "Res", ",", "Register", "Addr", ",", "LLT", "MemTy", ",", "MachinePointerInfo", "&", "MPO", ")", "{"], "ground_truth": ["MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";"], "File": "ARMCallLowering14", "Func": "buildLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67985, "Length": 29, "Cover_Rate": 0.4393939393939394} {"Template_token": ["", "MachineInstrBuilder", "buildLoad", "(", "const", "DstOp", "&", "Res", ",", "Register", "Addr", ",", "LLT", "MemTy", ",", "MachinePointerInfo", "&", "MPO", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "MemTy", ",", "inferAlignFromPtrInfo", "(", "MF", ",", "MPO", ")", ")", ";"], "ground_truth": ["return", "MIRBuilder", ".", "buildLoad", "(", "Res", ",", "Addr", ",", "*", "MMO", ")", ";"], "File": "ARMCallLowering14", "Func": "buildLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67986, "Length": 65, "Cover_Rate": 0.9848484848484849} {"Template_token": ["", "CallReturnHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ")", ":", "IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering14", "Func": "CallReturnHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67987, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "CallReturnHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ")", ":", "IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering14", "Func": "CallReturnHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67988, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "FormalArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ")", ":", "IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering14", "Func": "FormalArgHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67989, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "FormalArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ")", ":", "IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering14", "Func": "FormalArgHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67990, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "isDirect", ")", "return", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ";", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "return", "gettBLXrOpcode", "(", "MF", ")", ";", "if", "(", "STI", ".", "hasV5TOps", "(", ")", ")", "return", "getBLXOpcode", "(", "MF", ")", ";", "if", "(", "STI", ".", "hasV4TOps", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "ARMCallLowering14", "Func": "getCallOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67991, "Length": 57, "Cover_Rate": 0.6867469879518072} {"Template_token": ["", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ",", "", "Flags", ")", "override", "{", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["const", "bool", "IsImmutable", "=", "!", "Flags", ".", "isByVal", "(", ")", ";"], "File": "ARMCallLowering14", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67992, "Length": 66, "Cover_Rate": 0.532258064516129} {"Template_token": ["", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "IsImmutable", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";"], "ground_truth": ["return", "MIRBuilder", ".", "buildFrameIndex", "(", "LLT", "::", "pointer", "(", "MPO", ".", "getAddrSpace", "(", ")", ",", "", ")", ",", "FI", ")", ".", "getReg", "(", "", ")", ";"], "File": "ARMCallLowering14", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67993, "Length": 55, "Cover_Rate": 0.4435483870967742} {"Template_token": ["", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ";", "bool", "IsThumb", "=", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "IsThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Info", ".", "Callee", ")", ";", "if", "(", "!", "IsDirect", ")", "{", "auto", "CalleeReg", "=", "Info", ".", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "Register", "::", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Info", ".", "Callee", ",", "CalleeIdx", ")", ")", ";", "}", "}", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "Info", ".", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "Flags", "[", "", "]", ".", "isByVal", "(", ")", ")", "return", "false", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ";", "OutgoingValueAssigner", "ArgAssigner", "(", "ArgAssignFn", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "ArgHandler", ",", "ArgAssigner", ",", "ArgInfos", ",", "MIRBuilder", ",", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ")", "return", "false", ";"], "ground_truth": ["MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";"], "File": "ARMCallLowering14", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67994, "Length": 281, "Cover_Rate": 0.47068676716917923} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "if", "(", "F", ".", "arg_empty", "(", ")", ")", "return", "true", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "const", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasPassPointeeByValueCopyAttr", "(", ")", ")", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueAssigner", "ArgAssigner", "(", "AssignFn", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitArgInfos", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ",", "Idx", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "Idx", "++", ";", "}"], "ground_truth": ["if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";"], "File": "ARMCallLowering14", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67995, "Length": 249, "Cover_Rate": 0.7366863905325444} {"Template_token": ["", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ",", "Idx", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "Idx", "++", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "ArgHandler", ",", "ArgAssigner", ",", "SplitArgInfos", ",", "MIRBuilder", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["MIRBuilder", ".", "setMBB", "(", "MBB", ")", ";"], "File": "ARMCallLowering14", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67996, "Length": 126, "Cover_Rate": 0.3727810650887574} {"Template_token": ["", "assert", "(", "!", "Val", "==", "VRegs", ".", "empty", "(", ")", "&&", "", ")", ";", "auto", "const", "&", "ST", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "Opcode", "=", "ST", ".", "getReturnOpcode", "(", ")", ";"], "ground_truth": ["auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opcode", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMCallLowering14", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67997, "Length": 59, "Cover_Rate": 0.5130434782608696} {"Template_token": ["", "bool", "CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "assert", "(", "!", "Val", "==", "VRegs", ".", "empty", "(", ")", "&&", "", ")", ";", "auto", "const", "&", "ST", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "Opcode", "=", "ST", ".", "getReturnOpcode", "(", ")", ";", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opcode", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";"], "ground_truth": ["MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";"], "File": "ARMCallLowering14", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67998, "Length": 109, "Cover_Rate": 0.9478260869565217} {"Template_token": ["", "setArgFlags", "(", "OrigRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitRetInfos", ";", "splitToValueTypes", "(", "OrigRetInfo", ",", "SplitRetInfos", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueAssigner", "RetAssigner", "(", "AssignFn", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ")", ";", "return", "determineAndHandleAssignments", "(", "RetHandler", ",", "RetAssigner", ",", "SplitRetInfos", ",", "MIRBuilder", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering14", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67999, "Length": 102, "Cover_Rate": 0.4788732394366197} {"Template_token": ["", "setArgFlags", "(", "OrigRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitRetInfos", ";", "splitToValueTypes", "(", "OrigRetInfo", ",", "SplitRetInfos", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueAssigner", "RetAssigner", "(", "AssignFn", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ")", ";"], "ground_truth": ["return", "determineAndHandleAssignments", "(", "RetHandler", ",", "RetAssigner", ",", "SplitRetInfos", ",", "MIRBuilder", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";"], "File": "ARMCallLowering14", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68000, "Length": 101, "Cover_Rate": 0.47417840375586856} {"Template_token": ["", "Register", "NewRegs", "[", "]", "=", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ",", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", "}", ";", "assignValueToReg", "(", "NewRegs", "[", "", "]", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ")", ";", "assignValueToReg", "(", "NewRegs", "[", "", "]", ",", "NextVA", ".", "getLocReg", "(", ")", ",", "NextVA", ")", ";", "bool", "IsLittle", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isLittle", "(", ")", ";", "if", "(", "!", "IsLittle", ")", "std", "::", "swap", "(", "NewRegs", "[", "", "]", ",", "NewRegs", "[", "", "]", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildMerge", "(", "Arg", ".", "Regs", "[", "", "]", ",", "NewRegs", ")", ";"], "File": "ARMCallLowering15", "Func": "assignCustomValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68001, "Length": 117, "Cover_Rate": 0.45} {"Template_token": ["", "uint64_t", "ValSize", "=", "VA", ".", "getValVT", "(", ")", ".", "getFixedSizeInBits", "(", ")", ";", "uint64_t", "LocSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getFixedSizeInBits", "(", ")", ";", "assert", "(", "ValSize", "<=", "", "&&", "", ")", ";", "assert", "(", "LocSize", "<=", "", "&&", "", ")", ";", "markPhysRegUsed", "(", "PhysReg", ")", ";", "if", "(", "ValSize", "==", "LocSize", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "ValVReg", ",", "PhysReg", ")", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "ValSize", "<", "LocSize", "&&", "", ")", ";"], "File": "ARMCallLowering15", "Func": "assignValueToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68002, "Length": 77, "Cover_Rate": 0.5347222222222222} {"Template_token": ["", "assert", "(", "ValSize", "<=", "", "&&", "", ")", ";", "assert", "(", "LocSize", "<=", "", "&&", "", ")", ";", "markPhysRegUsed", "(", "PhysReg", ")", ";", "if", "(", "ValSize", "==", "LocSize", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "ValVReg", ",", "PhysReg", ")", ";", "}", "else", "{", "assert", "(", "ValSize", "<", "LocSize", "&&", "", ")", ";", "auto", "PhysRegToVReg", "=", "MIRBuilder", ".", "buildCopy", "(", "LLT", "::", "scalar", "(", "LocSize", ")", ",", "PhysReg", ")", ";", "MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ",", "PhysRegToVReg", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMCallLowering15", "Func": "assignValueToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68003, "Length": 79, "Cover_Rate": 0.5486111111111112} {"Template_token": ["", "bool", "CallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "const", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "auto", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "STI", ".", "genLongCalls", "(", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "false", ";", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "bool", "IsDirect", "=", "!", "Info", ".", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "getCallOpcode", "(", "MF", ",", "STI", ",", "IsDirect", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ";", "bool", "IsThumb", "=", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "IsThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Info", ".", "Callee", ")", ";", "if", "(", "!", "IsDirect", ")", "{", "auto", "CalleeReg", "=", "Info", ".", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "Register", "::", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Info", ".", "Callee", ",", "CalleeIdx", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering15", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68004, "Length": 275, "Cover_Rate": 0.46140939597315433} {"Template_token": ["", "const", "auto", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "STI", ".", "genLongCalls", "(", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "false", ";", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "bool", "IsDirect", "=", "!", "Info", ".", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "getCallOpcode", "(", "MF", ",", "STI", ",", "IsDirect", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ";", "bool", "IsThumb", "=", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "IsThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Info", ".", "Callee", ")", ";", "if", "(", "!", "IsDirect", ")", "{", "auto", "CalleeReg", "=", "Info", ".", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "Register", "::", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Info", ".", "Callee", ",", "CalleeIdx", ")", ")", ";", "}", "}", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ")", ";"], "ground_truth": ["SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";"], "File": "ARMCallLowering15", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68005, "Length": 251, "Cover_Rate": 0.4211409395973154} {"Template_token": ["", "if", "(", "IsThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Callee", ")", ";", "if", "(", "!", "IsDirect", ")", "{", "auto", "CalleeReg", "=", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "TRI", "->", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Callee", ",", "CalleeIdx", ")", ")", ";", "}", "}", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallConv", ")", ")", ";", "bool", "IsVarArg", "=", "false", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "IsVarArg", "=", "true", ";", "if", "(", "Arg", ".", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "Register", "Reg", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CallConv", ",", "IsVarArg", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "splitToValueTypes", "(", "OrigRet", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "Register", "Reg", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", ")", ";", "auto", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "CallConv", ",", "IsVarArg", ")", ";", "CallReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "RetHandler", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMCallLowering16", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68006, "Length": 357, "Cover_Rate": 0.6030405405405406} {"Template_token": ["", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitArgInfos", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "MF", ",", "[", "&", "]", "(", "Register", "Reg", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", ")", ";", "Idx", "++", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";"], "ground_truth": ["MIRBuilder", ".", "setMBB", "(", "MBB", ")", ";"], "File": "ARMCallLowering16", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68007, "Length": 127, "Cover_Rate": 0.3956386292834891} {"Template_token": ["", "splitToValueTypes", "(", "CurArgInfo", ",", "SplitVTs", ",", "MF", ",", "[", "&", "]", "(", "Register", "Reg", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", ")", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "VRegs", "[", "i", "]", ")", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ",", "AssignFn", ")", ";", "return", "handleAssignments", "(", "MIRBuilder", ",", "SplitVTs", ",", "RetHandler", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering16", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68008, "Length": 97, "Cover_Rate": 0.30990415335463256} {"Template_token": ["", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "", ")", "{", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "auto", "Flags", "=", "OrigArg", ".", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "OrigArg", ".", "Ty", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Regs", "[", "", "]", ",", "SplitVTs", "[", "", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "if", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", ">", "", ")", "{", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "SplitVTs", ".", "size", "(", ")", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "SplitVT", "=", "SplitVTs", "[", "i", "]", ";", "Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "auto", "Flags", "=", "OrigArg", ".", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "SplitTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "bool", "NeedsConsecutiveRegisters", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "SplitTy", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "NeedsConsecutiveRegisters", ")", "{"], "File": "ARMCallLowering16", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68009, "Length": 208, "Cover_Rate": 0.3961904761904762} {"Template_token": ["", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasByValOrInAllocaAttr", "(", ")", ")", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SplitRegs", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "SplitRegs", ".", "clear", "(", ")", ";", "splitToValueTypes", "(", "AInfo", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "SplitRegs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "!", "SplitRegs", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "buildMerge", "(", "VRegs", "[", "Idx", "]", ",", "SplitRegs", ")", ";", "Idx", "++", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "setMBB", "(", "MBB", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMCallLowering17", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68010, "Length": 254, "Cover_Rate": 0.7075208913649025} {"Template_token": ["", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", "||", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "{", "Size", "=", "", ";", "assert", "(", "MRI", ".", "getType", "(", "ValVReg", ")", ".", "isScalar", "(", ")", "&&", "", ")", ";", "MRI", ".", "setType", "(", "ValVReg", ",", "LLT", "::", "scalar", "(", "", ")", ")", ";", "}", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "ValVReg", ",", "Addr", ",", "*", "MMO", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering18", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68011, "Length": 116, "Cover_Rate": 0.8405797101449275} {"Template_token": ["", "assert", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "<=", "", "&&", "", ")", ";", "markPhysRegUsed", "(", "PhysReg", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "ValVReg", ",", "PhysReg", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering18", "Func": "assignValueToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68012, "Length": 32, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "T", ",", "true", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "VTSize", "=", "VT", ".", "getSimpleVT", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMCallLowering18", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68013, "Length": 45, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "DL", ",", "MRI", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CallConv", ",", "false", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "splitToValueTypes", "(", "OrigRet", ",", "ArgInfos", ",", "DL", ",", "MRI", ")", ";", "auto", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "CallConv", ",", "false", ")", ";", "CallReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";"], "ground_truth": ["if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "RetHandler", ")", ")", "return", "false", ";"], "File": "ARMCallLowering18", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68014, "Length": 143, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "auto", "Subtarget", "=", "TLI", ".", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "useSoftFloat", "(", ")", "||", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "auto", "&", "Args", "=", "F", ".", "getArgumentList", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "Args", ")", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "Args", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "Idx", "+", "", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "AInfo", ",", "ArgInfos", ",", "DL", ",", "MF", ".", "getRegInfo", "(", ")", ")", ";", "Idx", "++", ";", "}", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";"], "ground_truth": ["return", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ";"], "File": "ARMCallLowering18", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68015, "Length": 224, "Cover_Rate": 0.8327137546468402} {"Template_token": ["", "if", "(", "!", "Val", ")", "return", "true", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "auto", "&", "F", "=", "*", "MF", ".", "getFunction", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitVTs", ";", "ArgInfo", "RetInfo", "(", "VReg", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeSet", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "RetInfo", ",", "SplitVTs", ",", "DL", ",", "MF", ".", "getRegInfo", "(", ")", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ",", "AssignFn", ")", ";", "return", "handleAssignments", "(", "MIRBuilder", ",", "SplitVTs", ",", "RetHandler", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering18", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68016, "Length": 166, "Cover_Rate": 0.8783068783068783} {"Template_token": ["", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitVTs", ";"], "ground_truth": ["ArgInfo", "RetInfo", "(", "VReg", ",", "Val", "->", "getType", "(", ")", ")", ";"], "File": "ARMCallLowering18", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68017, "Length": 60, "Cover_Rate": 0.31746031746031744} {"Template_token": ["", "LLVMContext", "&", "Ctx", "=", "OrigArg", ".", "Ty", "->", "getContext", "(", ")", ";", "SmallVector", "<", "EVT", ",", "", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "", ")", ";", "assert", "(", "SplitVTs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "SplitVTs", "[", "", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering18", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68018, "Length": 87, "Cover_Rate": 0.6796875} {"Template_token": ["", "IncomingValueHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "AssignFn", ")", ":", "IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering19", "Func": "ARMIncomingValueHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68019, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "IncomingValueHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "AssignFn", ")", ":", "IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering19", "Func": "ARMIncomingValueHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68020, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "OutgoingValueHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "&", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "OutgoingValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering19", "Func": "ARMOutgoingValueHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68021, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "OutgoingValueHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "&", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "OutgoingValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering19", "Func": "ARMOutgoingValueHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68022, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "CallReturnHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering19", "Func": "CallReturnHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68023, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "CallReturnHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering19", "Func": "CallReturnHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68024, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "FormalArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "AssignFn", ")", ":", "IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering19", "Func": "FormalArgHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68025, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "FormalArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "AssignFn", ")", ":", "IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering19", "Func": "FormalArgHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68026, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "IsDirect", "=", "!", "Info", ".", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "getCallOpcode", "(", "STI", ",", "IsDirect", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ";", "bool", "IsThumb", "=", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "IsThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Info", ".", "Callee", ")", ";", "if", "(", "!", "IsDirect", ")", "{", "auto", "CalleeReg", "=", "Info", ".", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "Register", "::", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Info", ".", "Callee", ",", "CalleeIdx", ")", ")", ";", "}", "}", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ")", ";", "bool", "IsVarArg", "=", "false", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "Info", ".", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "IsVarArg", "=", "true", ";", "if", "(", "Arg", ".", "Flags", "[", "", "]", ".", "isByVal", "(", ")", ")", "return", "false", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "Info", ".", "CallConv", ",", "IsVarArg", ")", ";"], "ground_truth": ["OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";"], "File": "ARMCallLowering19", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68027, "Length": 277, "Cover_Rate": 0.48596491228070177} {"Template_token": ["", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitArgInfos", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "MF", ")", ";", "Idx", "++", ";", "}"], "ground_truth": ["if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";"], "File": "ARMCallLowering19", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68028, "Length": 108, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "const", "auto", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "ArgInfo", "OrigRetInfo", "(", "VRegs", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitRetInfos", ";", "splitToValueTypes", "(", "OrigRetInfo", ",", "SplitRetInfos", ",", "MF", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ",", "AssignFn", ")", ";", "return", "handleAssignments", "(", "MIRBuilder", ",", "SplitRetInfos", ",", "RetHandler", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering19", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68029, "Length": 141, "Cover_Rate": 0.7621621621621621} {"Template_token": ["", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "EVT", ",", "", ">", "SplitVTs", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "nullptr", ",", "nullptr", ",", "", ")", ";", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "SplitVTs", ".", "size", "(", ")", "&&", "", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "", ")", "{", "auto", "Flags", "=", "OrigArg", ".", "Flags", "[", "", "]", ";", "Flags", ".", "setOrigAlign", "(", "DL", ".", "getABITypeAlign", "(", "OrigArg", ".", "Ty", ")", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Regs", "[", "", "]", ",", "SplitVTs", "[", "", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "SplitVT", "=", "SplitVTs", "[", "i", "]", ";", "Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "auto", "Flags", "=", "OrigArg", ".", "Flags", "[", "", "]", ";", "Flags", ".", "setOrigAlign", "(", "DL", ".", "getABITypeAlign", "(", "SplitTy", ")", ")", ";"], "ground_truth": ["bool", "NeedsConsecutiveRegisters", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "SplitTy", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";"], "File": "ARMCallLowering19", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68030, "Length": 209, "Cover_Rate": 0.6510903426791277} {"Template_token": ["", "CCValAssign", "NextVA", "=", "VAs", "[", "", "]", ";", "assert", "(", "NextVA", ".", "needsCustom", "(", ")", "&&", "", ")", ";", "assert", "(", "NextVA", ".", "getValVT", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "VA", ".", "getValNo", "(", ")", "==", "NextVA", ".", "getValNo", "(", ")", "&&", "", ")", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "assert", "(", "NextVA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";"], "ground_truth": ["Register", "NewRegs", "[", "]", "=", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ",", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", "}", ";"], "File": "ARMCallLowering1", "Func": "assignCustomValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68031, "Length": 102, "Cover_Rate": 0.39080459770114945} {"Template_token": ["", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", "||", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "{", "Size", "=", "", ";", "assert", "(", "MRI", ".", "getType", "(", "ValVReg", ")", ".", "isScalar", "(", ")", "&&", "", ")", ";", "auto", "LoadVReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "buildLoad", "(", "LoadVReg", ",", "Addr", ",", "Size", ",", "", ",", "MPO", ")", ";", "MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ",", "LoadVReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMCallLowering1", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68032, "Length": 128, "Cover_Rate": 0.8951048951048951} {"Template_token": ["", "assert", "(", "MRI", ".", "getType", "(", "ValVReg", ")", ".", "isScalar", "(", ")", "&&", "", ")", ";", "auto", "LoadVReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "buildLoad", "(", "LoadVReg", ",", "Addr", ",", "Size", ",", "", ",", "MPO", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ",", "LoadVReg", ")", ";"], "File": "ARMCallLowering1", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68033, "Length": 53, "Cover_Rate": 0.3706293706293706} {"Template_token": ["", "assert", "(", "LocSize", "<=", "", "&&", "", ")", ";", "markPhysRegUsed", "(", "PhysReg", ")", ";", "if", "(", "ValSize", "==", "LocSize", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "ValVReg", ",", "PhysReg", ")", ";", "}", "else", "{", "assert", "(", "ValSize", "<", "LocSize", "&&", "", ")", ";", "auto", "PhysRegToVReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "LocSize", ")", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "PhysRegToVReg", ",", "PhysReg", ")", ";", "MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ",", "PhysRegToVReg", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering1", "Func": "assignValueToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68034, "Length": 76, "Cover_Rate": 0.5033112582781457} {"Template_token": ["", "auto", "LocSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "ValSize", "<=", "", "&&", "", ")", ";", "assert", "(", "LocSize", "<=", "", "&&", "", ")", ";", "markPhysRegUsed", "(", "PhysReg", ")", ";", "if", "(", "ValSize", "==", "LocSize", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "ValVReg", ",", "PhysReg", ")", ";", "}", "else", "{", "assert", "(", "ValSize", "<", "LocSize", "&&", "", ")", ";", "auto", "PhysRegToVReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "LocSize", ")", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "PhysRegToVReg", ",", "PhysReg", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ",", "PhysRegToVReg", ")", ";"], "File": "ARMCallLowering1", "Func": "assignValueToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68035, "Length": 97, "Cover_Rate": 0.6423841059602649} {"Template_token": ["", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Alignment", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildLoad", "(", "Val", ",", "Addr", ",", "*", "MMO", ")", ";"], "File": "ARMCallLowering1", "Func": "buildLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68036, "Length": 34, "Cover_Rate": 0.6181818181818182} {"Template_token": ["", "void", "buildLoad", "(", "Register", "Val", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "unsigned", "Alignment", ",", "MachinePointerInfo", "&", "MPO", ")", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Alignment", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "Val", ",", "Addr", ",", "*", "MMO", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering1", "Func": "buildLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68037, "Length": 55, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";"], "ground_truth": ["unsigned", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "MPO", ".", "getAddrSpace", "(", ")", ",", "", ")", ")", ";"], "File": "ARMCallLowering1", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68038, "Length": 87, "Cover_Rate": 0.7565217391304347} {"Template_token": ["", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";"], "File": "ARMCallLowering1", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68039, "Length": 66, "Cover_Rate": 0.5739130434782609} {"Template_token": ["", "const", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "auto", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "STI", ".", "genLongCalls", "(", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "false", ";", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "bool", "IsDirect", "=", "!", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "getCallOpcode", "(", "STI", ",", "IsDirect", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ";", "bool", "IsThumb", "=", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "IsThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Callee", ")", ";", "if", "(", "!", "IsDirect", ")", "{", "auto", "CalleeReg", "=", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "TRI", "->", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Callee", ",", "CalleeIdx", ")", ")", ";", "}", "}"], "ground_truth": ["MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallConv", ")", ")", ";"], "File": "ARMCallLowering1", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68041, "Length": 242, "Cover_Rate": 0.42680776014109345} {"Template_token": ["", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitArgInfos", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";"], "ground_truth": ["splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "MF", ")", ";"], "File": "ARMCallLowering1", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68042, "Length": 105, "Cover_Rate": 0.3431372549019608} {"Template_token": ["", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "MF", ")", ";", "Idx", "++", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";"], "ground_truth": ["MIRBuilder", ".", "setMBB", "(", "MBB", ")", ";"], "File": "ARMCallLowering1", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68043, "Length": 99, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "SplitVT", "=", "SplitVTs", "[", "i", "]", ";", "Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "auto", "Flags", "=", "OrigArg", ".", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "SplitTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "bool", "NeedsConsecutiveRegisters", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "SplitTy", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "if", "(", "NeedsConsecutiveRegisters", ")", "{", "Flags", ".", "setInConsecutiveRegs", "(", ")", ";"], "ground_truth": ["if", "(", "i", "==", "e", "-", "", ")", "Flags", ".", "setInConsecutiveRegsLast", "(", ")", ";"], "File": "ARMCallLowering1", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68044, "Length": 116, "Cover_Rate": 0.3569230769230769} {"Template_token": ["", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Alignment", ")", ";", "return", "MIRBuilder", ".", "buildLoad", "(", "Res", ",", "Addr", ",", "*", "MMO", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering21", "Func": "buildLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68045, "Length": 32, "Cover_Rate": 0.4507042253521127} {"Template_token": ["", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Alignment", ")", ";"], "ground_truth": ["return", "MIRBuilder", ".", "buildLoad", "(", "Res", ",", "Addr", ",", "*", "MMO", ")", ";"], "File": "ARMCallLowering21", "Func": "buildLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68046, "Length": 31, "Cover_Rate": 0.43661971830985913} {"Template_token": ["", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", "||", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "{", "Size", "=", "", ";", "assert", "(", "MRI", ".", "getType", "(", "ValVReg", ")", ".", "isScalar", "(", ")", "&&", "", ")", ";"], "ground_truth": ["auto", "LoadVReg", "=", "buildLoad", "(", "LLT", "::", "scalar", "(", "", ")", ",", "Addr", ",", "Size", ",", "", ",", "MPO", ")", ";"], "File": "ARMCallLowering22", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68047, "Length": 87, "Cover_Rate": 0.6397058823529411} {"Template_token": ["", "MachineInstrBuilder", "buildLoad", "(", "const", "DstOp", "&", "Res", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "unsigned", "Alignment", ",", "MachinePointerInfo", "&", "MPO", ")", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Alignment", ")", ";"], "ground_truth": ["return", "MIRBuilder", ".", "buildLoad", "(", "Res", ",", "Addr", ",", "*", "MMO", ")", ";"], "File": "ARMCallLowering22", "Func": "buildLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68048, "Length": 57, "Cover_Rate": 0.9827586206896551} {"Template_token": ["", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";"], "ground_truth": ["Register", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "MPO", ".", "getAddrSpace", "(", ")", ",", "", ")", ")", ";"], "File": "ARMCallLowering23", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68049, "Length": 87, "Cover_Rate": 0.7565217391304347} {"Template_token": ["", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";", "Register", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "MPO", ".", "getAddrSpace", "(", ")", ",", "", ")", ")", ";", "MIRBuilder", ".", "buildFrameIndex", "(", "AddrReg", ",", "FI", ")", ";", "return", "AddrReg", ";"], "ground_truth": ["}"], "File": "ARMCallLowering23", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68050, "Length": 49, "Cover_Rate": 0.4260869565217391} {"Template_token": ["", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "EVT", ",", "", ">", "SplitVTs", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "nullptr", ",", "nullptr", ",", "", ")", ";", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "SplitVTs", ".", "size", "(", ")", "&&", "", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "", ")", "{", "auto", "Flags", "=", "OrigArg", ".", "Flags", "[", "", "]", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "OrigArg", ".", "Ty", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Regs", "[", "", "]", ",", "SplitVTs", "[", "", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMCallLowering23", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68051, "Length": 128, "Cover_Rate": 0.3867069486404834} {"Template_token": ["", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "nullptr", ",", "nullptr", ",", "", ")", ";", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "SplitVTs", ".", "size", "(", ")", "&&", "", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "", ")", "{", "auto", "Flags", "=", "OrigArg", ".", "Flags", "[", "", "]", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "OrigArg", ".", "Ty", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Regs", "[", "", "]", ",", "SplitVTs", "[", "", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["EVT", "SplitVT", "=", "SplitVTs", "[", "i", "]", ";"], "File": "ARMCallLowering23", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68052, "Length": 140, "Cover_Rate": 0.4229607250755287} {"Template_token": ["", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "bool", "isDirect", "=", "!", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "isDirect", "?", "", ":", "STI", ".", "hasV5TOps", "(", ")", "?", "", ":", "STI", ".", "hasV4TOps", "(", ")", "?", "", ":", "", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ".", "add", "(", "Callee", ")", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallConv", ")", ")", ";", "if", "(", "Callee", ".", "isReg", "(", ")", ")", "{", "auto", "CalleeReg", "=", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "TRI", "->", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "MIB", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "CalleeReg", ",", "", ")", ")", ";", "}", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", ")", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "Arg", ".", "Reg", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CallConv", ",", "false", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SplitRegs", ";", "splitToValueTypes", "(", "OrigRet", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "SplitRegs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "auto", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "CallConv", ",", "false", ")", ";", "CallReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";"], "ground_truth": ["if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "RetHandler", ")", ")", "return", "false", ";"], "File": "ARMCallLowering26", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68053, "Length": 413, "Cover_Rate": 0.6693679092382496} {"Template_token": ["", "if", "(", "F", ".", "arg_empty", "(", ")", ")", "return", "true", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SplitRegs", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{"], "ground_truth": ["ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";"], "File": "ARMCallLowering26", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68054, "Length": 170, "Cover_Rate": 0.513595166163142} {"Template_token": ["", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitVTs", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "ArgInfo", "RetInfo", "(", "VReg", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "RetInfo", ",", "SplitVTs", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "ARMCallLowering26", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68055, "Length": 70, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", ")", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "VReg", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ",", "AssignFn", ")", ";", "return", "handleAssignments", "(", "MIRBuilder", ",", "SplitVTs", ",", "RetHandler", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering26", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68056, "Length": 77, "Cover_Rate": 0.3347826086956522} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "EVT", ",", "", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "", ")", "{", "auto", "Flags", "=", "OrigArg", ".", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "OrigArg", ".", "Ty", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "SplitVTs", "[", "", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}"], "ground_truth": ["unsigned", "FirstRegIdx", "=", "SplitArgs", ".", "size", "(", ")", ";"], "File": "ARMCallLowering26", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68057, "Length": 140, "Cover_Rate": 0.37333333333333335} {"Template_token": ["", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "Idx", "++", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "ArgHandler", ",", "ArgAssigner", ",", "SplitArgInfos", ",", "MIRBuilder", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["MIRBuilder", ".", "setMBB", "(", "MBB", ")", ";"], "File": "ARMCallLowering29", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68058, "Length": 106, "Cover_Rate": 0.31547619047619047} {"Template_token": ["", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueAssigner", "ArgAssigner", "(", "AssignFn", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitArgInfos", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "Idx", "++", ";", "}"], "ground_truth": ["if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";"], "File": "ARMCallLowering29", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68059, "Length": 140, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "ArgInfo", "OrigRetInfo", "(", "VRegs", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitRetInfos", ";", "splitToValueTypes", "(", "OrigRetInfo", ",", "SplitRetInfos", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueAssigner", "RetAssigner", "(", "AssignFn", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ")", ";"], "ground_truth": ["return", "determineAndHandleAssignments", "(", "RetHandler", ",", "RetAssigner", ",", "SplitRetInfos", ",", "MIRBuilder", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";"], "File": "ARMCallLowering29", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68060, "Length": 132, "Cover_Rate": 0.6255924170616114} {"Template_token": ["", "if", "(", "!", "Val", ")", "return", "true", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "auto", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "ArgInfo", "OrigRetInfo", "(", "VRegs", ",", "Val", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["setArgFlags", "(", "OrigRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";"], "File": "ARMCallLowering29", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68061, "Length": 96, "Cover_Rate": 0.4549763033175355} {"Template_token": ["", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "Info", ".", "CallConv", ",", "IsVarArg", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Info", ".", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "splitToValueTypes", "(", "Info", ".", "OrigRet", ",", "ArgInfos", ",", "MF", ")", ";", "auto", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "Info", ".", "CallConv", ",", "IsVarArg", ")", ";", "CallReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "RetHandler", ")", ")", "return", "false", ";", "}", "CallSeqStart", ".", "addImm", "(", "ArgHandler", ".", "StackSize", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "ArgHandler", ".", "StackSize", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMCallLowering2", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68062, "Length": 192, "Cover_Rate": 0.3356643356643357} {"Template_token": ["", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasPassPointeeByValueCopyAttr", "(", ")", ")", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitArgInfos", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "MF", ")", ";", "Idx", "++", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "setMBB", "(", "MBB", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMCallLowering2", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68063, "Length": 228, "Cover_Rate": 0.7354838709677419} {"Template_token": ["", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "auto", "Subtarget", "=", "TLI", ".", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "if", "(", "F", ".", "arg_empty", "(", ")", ")", "return", "true", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasPassPointeeByValueCopyAttr", "(", ")", ")", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";"], "ground_truth": ["SmallVector", "<", "ArgInfo", ",", "", ">", "SplitArgInfos", ";"], "File": "ARMCallLowering2", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68064, "Length": 174, "Cover_Rate": 0.5612903225806452} {"Template_token": ["", "MIRBuilder", ".", "buildConstant", "(", "OffsetReg", ",", "Offset", ")", ";", "Register", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";", "MIRBuilder", ".", "buildPtrAdd", "(", "AddrReg", ",", "SPReg", ",", "OffsetReg", ")", ";"], "ground_truth": ["MPO", "=", "MachinePointerInfo", "::", "getStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "Offset", ")", ";"], "File": "ARMCallLowering30", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68065, "Length": 45, "Cover_Rate": 0.3146853146853147} {"Template_token": ["", "const", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "const", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "auto", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "STI", ".", "genLongCalls", "(", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "false", ";", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "bool", "IsDirect", "=", "!", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "getCallOpcode", "(", "STI", ",", "IsDirect", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ";", "bool", "IsThumb", "=", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "IsThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Callee", ")", ";", "if", "(", "!", "IsDirect", ")", "{", "auto", "CalleeReg", "=", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "TRI", "->", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Callee", ",", "CalleeIdx", ")", ")", ";", "}", "}", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallConv", ")", ")", ";", "bool", "IsVarArg", "=", "false", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "IsVarArg", "=", "true", ";", "if", "(", "Arg", ".", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";"], "ground_truth": ["if", "(", "Regs", ".", "size", "(", ")", ">", "", ")", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "Arg", ".", "Reg", ")", ";"], "File": "ARMCallLowering33", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68066, "Length": 372, "Cover_Rate": 0.5679389312977099} {"Template_token": ["", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasByValOrInAllocaAttr", "(", ")", ")", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SplitRegs", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{"], "ground_truth": ["ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";"], "File": "ARMCallLowering33", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68067, "Length": 141, "Cover_Rate": 0.3960674157303371} {"Template_token": ["", "bool", "CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "auto", "Subtarget", "=", "TLI", ".", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "if", "(", "F", ".", "arg_empty", "(", ")", ")", "return", "true", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasByValOrInAllocaAttr", "(", ")", ")", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";"], "ground_truth": ["SmallVector", "<", "unsigned", ",", "", ">", "SplitRegs", ";"], "File": "ARMCallLowering33", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68068, "Length": 204, "Cover_Rate": 0.5730337078651685} {"Template_token": ["", "bool", "CallLowering", "::", "lowerReturnVal", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ",", "MachineInstrBuilder", "&", "Ret", ")", "const", "{", "if", "(", "!", "Val", ")", "return", "true", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "auto", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "SmallVector", "<", "EVT", ",", "", ">", "SplitEVTs", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "Val", "->", "getType", "(", ")", ",", "SplitEVTs", ")", ";"], "ground_truth": ["assert", "(", "VRegs", ".", "size", "(", ")", "==", "SplitEVTs", ".", "size", "(", ")", "&&", "", ")", ";"], "File": "ARMCallLowering33", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68069, "Length": 135, "Cover_Rate": 0.43130990415335463} {"Template_token": ["", "assert", "(", "NextVA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "unsigned", "NewRegs", "[", "]", "=", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ",", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", "}", ";", "MIRBuilder", ".", "buildExtract", "(", "NewRegs", "[", "", "]", ",", "Arg", ".", "Reg", ",", "", ")", ";", "MIRBuilder", ".", "buildExtract", "(", "NewRegs", "[", "", "]", ",", "Arg", ".", "Reg", ",", "", ")", ";", "bool", "IsLittle", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isLittle", "(", ")", ";"], "ground_truth": ["if", "(", "!", "IsLittle", ")", "std", "::", "swap", "(", "NewRegs", "[", "", "]", ",", "NewRegs", "[", "", "]", ")", ";"], "File": "ARMCallLowering34", "Func": "assignCustomValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68070, "Length": 114, "Cover_Rate": 0.4318181818181818} {"Template_token": ["", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "", ")", ".", "add", "(", "Callee", ")", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallConv", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "return", "false", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "DL", ",", "MRI", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CallConv", ",", "false", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "splitToValueTypes", "(", "OrigRet", ",", "ArgInfos", ",", "DL", ",", "MRI", ")", ";", "auto", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "CallConv", ",", "false", ")", ";", "CallReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";"], "ground_truth": ["if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "RetHandler", ")", ")", "return", "false", ";"], "File": "ARMCallLowering34", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68071, "Length": 223, "Cover_Rate": 0.5703324808184144} {"Template_token": ["", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "auto", "Subtarget", "=", "TLI", ".", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "false", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "Idx", "+", "", ",", "DL", ",", "F", ")", ";"], "ground_truth": ["splitToValueTypes", "(", "AInfo", ",", "ArgInfos", ",", "DL", ",", "MF", ".", "getRegInfo", "(", ")", ")", ";"], "File": "ARMCallLowering34", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68072, "Length": 153, "Cover_Rate": 0.6144578313253012} {"Template_token": ["", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "auto", "&", "F", "=", "*", "MF", ".", "getFunction", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitVTs", ";", "ArgInfo", "RetInfo", "(", "VReg", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "RetInfo", ",", "SplitVTs", ",", "DL", ",", "MF", ".", "getRegInfo", "(", ")", ")", ";"], "ground_truth": ["CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";"], "File": "ARMCallLowering34", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68073, "Length": 131, "Cover_Rate": 0.6931216931216931} {"Template_token": ["", "OutgoingValueHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "&", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", ",", "StackSize", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering34", "Func": "OutgoingValueHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68074, "Length": 39, "Cover_Rate": 1.0} {"Template_token": ["", "OutgoingValueHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "&", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", ",", "StackSize", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering34", "Func": "OutgoingValueHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68075, "Length": 39, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "auto", "Subtarget", "=", "TLI", ".", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "false", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SplitRegs", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";"], "ground_truth": ["SplitRegs", ".", "clear", "(", ")", ";"], "File": "ARMCallLowering36", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68076, "Length": 181, "Cover_Rate": 0.5468277945619335} {"Template_token": ["", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "Idx", "+", "", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "AInfo", ",", "ArgInfos", ",", "DL", ",", "MF", ".", "getRegInfo", "(", ")", ")", ";", "Idx", "++", ";", "}", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";"], "ground_truth": ["return", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ";"], "File": "ARMCallLowering38", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68077, "Length": 88, "Cover_Rate": 0.3295880149812734} {"Template_token": ["", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "Idx", "+", "", ",", "DL", ",", "F", ")", ";"], "ground_truth": ["splitToValueTypes", "(", "AInfo", ",", "ArgInfos", ",", "DL", ",", "MF", ".", "getRegInfo", "(", ")", ")", ";"], "File": "ARMCallLowering38", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68078, "Length": 121, "Cover_Rate": 0.45318352059925093} {"Template_token": ["", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Callee", ",", "CalleeIdx", ")", ")", ";", "}", "}", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallConv", ")", ")", ";", "bool", "IsVarArg", "=", "false", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "IsVarArg", "=", "true", ";", "if", "(", "Arg", ".", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CallConv", ",", "IsVarArg", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "splitToValueTypes", "(", "OrigRet", ",", "ArgInfos", ",", "MF", ")", ";", "auto", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "CallConv", ",", "IsVarArg", ")", ";", "CallReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "RetHandler", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMCallLowering40", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68079, "Length": 269, "Cover_Rate": 0.4786476868327402} {"Template_token": ["", "assert", "(", "VA", ".", "needsCustom", "(", ")", "&&", "", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "", "&&", "", ")", ";", "CCValAssign", "NextVA", "=", "VAs", "[", "", "]", ";", "assert", "(", "NextVA", ".", "needsCustom", "(", ")", "&&", "", ")", ";", "assert", "(", "NextVA", ".", "getValVT", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "VA", ".", "getValNo", "(", ")", "==", "NextVA", ".", "getValNo", "(", ")", "&&", "", ")", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "assert", "(", "NextVA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "unsigned", "NewRegs", "[", "]", "=", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ",", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", "}", ";", "assignValueToReg", "(", "NewRegs", "[", "", "]", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ")", ";", "assignValueToReg", "(", "NewRegs", "[", "", "]", ",", "NextVA", ".", "getLocReg", "(", ")", ",", "NextVA", ")", ";"], "ground_truth": ["bool", "IsLittle", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isLittle", "(", ")", ";"], "File": "ARMCallLowering47", "Func": "assignCustomValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68080, "Length": 178, "Cover_Rate": 0.7091633466135459} {"Template_token": ["", "assignValueToReg", "(", "NewRegs", "[", "", "]", ",", "NextVA", ".", "getLocReg", "(", ")", ",", "NextVA", ")", ";", "bool", "IsLittle", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isLittle", "(", ")", ";", "if", "(", "!", "IsLittle", ")", "std", "::", "swap", "(", "NewRegs", "[", "", "]", ",", "NewRegs", "[", "", "]", ")", ";", "MIRBuilder", ".", "buildSequence", "(", "Arg", ".", "Reg", ",", "NewRegs", ",", "{", "", ",", "", "}", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMCallLowering47", "Func": "assignCustomValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68081, "Length": 76, "Cover_Rate": 0.30278884462151395} {"Template_token": ["", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitVTs", ";", "ArgInfo", "RetInfo", "(", "VReg", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeSet", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "RetInfo", ",", "SplitVTs", ",", "DL", ",", "MF", ".", "getRegInfo", "(", ")", ")", ";"], "ground_truth": ["CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";"], "File": "ARMCallLowering47", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68082, "Length": 109, "Cover_Rate": 0.5767195767195767} {"Template_token": ["", "bool", "CallLowering", "::", "lowerReturnVal", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ",", "MachineInstrBuilder", "&", "Ret", ")", "const", "{", "if", "(", "!", "Val", ")", "return", "true", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "auto", "&", "F", "=", "*", "MF", ".", "getFunction", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitVTs", ";", "ArgInfo", "RetInfo", "(", "VReg", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeSet", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "RetInfo", ",", "SplitVTs", ",", "DL", ",", "MF", ".", "getRegInfo", "(", ")", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";"], "ground_truth": ["FuncReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ",", "AssignFn", ")", ";"], "File": "ARMCallLowering47", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68083, "Length": 178, "Cover_Rate": 0.9417989417989417} {"Template_token": ["", "if", "(", "!", "IsDirect", ")", "{", "auto", "CalleeReg", "=", "Info", ".", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "Register", "::", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Info", ".", "Callee", ",", "CalleeIdx", ")", ")", ";", "}", "}", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "Info", ".", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "Flags", "[", "", "]", ".", "isByVal", "(", ")", ")", "return", "false", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Info", ".", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "splitToValueTypes", "(", "Info", ".", "OrigRet", ",", "ArgInfos", ",", "MF", ")", ";", "auto", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ";", "CallReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "RetHandler", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMCallLowering48", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68084, "Length": 315, "Cover_Rate": 0.5625} {"Template_token": ["", "const", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "auto", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "STI", ".", "genLongCalls", "(", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "false", ";", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "bool", "IsDirect", "=", "!", "Info", ".", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "getCallOpcode", "(", "MF", ",", "STI", ",", "IsDirect", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ";", "bool", "IsThumb", "=", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "IsThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Info", ".", "Callee", ")", ";", "if", "(", "!", "IsDirect", ")", "{", "auto", "CalleeReg", "=", "Info", ".", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "Register", "::", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Info", ".", "Callee", ",", "CalleeIdx", ")", ")", ";", "}", "}", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "Info", ".", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "Flags", "[", "", "]", ".", "isByVal", "(", ")", ")", "return", "false", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";"], "ground_truth": ["MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";"], "File": "ARMCallLowering48", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68085, "Length": 365, "Cover_Rate": 0.6517857142857143} {"Template_token": ["", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "bool", "isDirect", "=", "!", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "isDirect", "?", "", ":", "STI", ".", "hasV5TOps", "(", ")", "?", "", ":", "STI", ".", "hasV4TOps", "(", ")", "?", "", ":", "", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ".", "add", "(", "Callee", ")", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallConv", ")", ")", ";", "if", "(", "Callee", ".", "isReg", "(", ")", ")", "{", "auto", "CalleeReg", "=", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "TRI", "->", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "MIB", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "CalleeReg", ",", "", ")", ")", ";", "}", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "return", "false", ";", "if", "(", "Arg", ".", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", ")", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "Arg", ".", "Reg", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CallConv", ",", "false", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SplitRegs", ";", "splitToValueTypes", "(", "OrigRet", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "SplitRegs", ".", "push_back", "(", "Reg", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "ARMCallLowering6", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68086, "Length": 387, "Cover_Rate": 0.6142857142857143} {"Template_token": ["", "if", "(", "Callee", ".", "isReg", "(", ")", ")", "{", "auto", "CalleeReg", "=", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "TRI", "->", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "MIB", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "CalleeReg", ",", "", ")", ")", ";", "}", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "return", "false", ";", "if", "(", "Arg", ".", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", ")", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "Arg", ".", "Reg", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CallConv", ",", "false", ")", ";"], "ground_truth": ["OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";"], "File": "ARMCallLowering6", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68087, "Length": 221, "Cover_Rate": 0.35079365079365077} {"Template_token": ["", "static", "bool", "isSupportedType", "(", "const", "DataLayout", "&", "DL", ",", "const", "TargetLowering", "&", "TLI", ",", "Type", "*", "T", ")", "{", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "T", ",", "true", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "VT", ".", "isVector", "(", ")", "||", "!", "(", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "isFloatingPoint", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "VTSize", "=", "VT", ".", "getSimpleVT", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMCallLowering9", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68088, "Length": 79, "Cover_Rate": 0.7181818181818181} {"Template_token": ["", "unsigned", "VTSize", "=", "VT", ".", "getSimpleVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "VTSize", "==", "", ")", "return", "VT", ".", "isFloatingPoint", "(", ")", ";"], "ground_truth": ["return", "VTSize", "==", "", "||", "VTSize", "==", "", "||", "VTSize", "==", "", "||", "VTSize", "==", "", ";"], "File": "ARMCallLowering9", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68089, "Length": 43, "Cover_Rate": 0.39090909090909093} {"Template_token": ["", "bool", "assignArg", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "const", "CallLowering", "::", "ArgInfo", "&", "Info", ",", "", "Flags", ",", "CCState", "&", "State", ")", "override", "{", "if", "(", "AssignFn", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "Flags", ",", "State", ")", ")", "return", "true", ";", "StackSize", "=", "std", "::", "max", "(", "StackSize", ",", "static_cast", "<", "uint64_t", ">", "(", "State", ".", "getNextStackOffset", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMCallLowering", "Func": "assignArg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68090, "Length": 78, "Cover_Rate": 0.975} {"Template_token": ["", "assert", "(", "NextVA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "Register", "NewRegs", "[", "]", "=", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ",", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", "}", ";", "assignValueToReg", "(", "NewRegs", "[", "", "]", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ")", ";", "assignValueToReg", "(", "NewRegs", "[", "", "]", ",", "NextVA", ".", "getLocReg", "(", ")", ",", "NextVA", ")", ";", "bool", "IsLittle", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isLittle", "(", ")", ";", "if", "(", "!", "IsLittle", ")", "std", "::", "swap", "(", "NewRegs", "[", "", "]", ",", "NewRegs", "[", "", "]", ")", ";", "MIRBuilder", ".", "buildMerge", "(", "Arg", ".", "Regs", "[", "", "]", ",", "NewRegs", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCallLowering", "Func": "assignCustomValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68091, "Length": 132, "Cover_Rate": 0.5057471264367817} {"Template_token": ["", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", "||", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "{", "Size", "=", "", ";"], "ground_truth": ["assert", "(", "MRI", ".", "getType", "(", "ValVReg", ")", ".", "isScalar", "(", ")", "&&", "", ")", ";"], "File": "ARMCallLowering", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68092, "Length": 88, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "Size", "=", "", ";", "assert", "(", "MRI", ".", "getType", "(", "ValVReg", ")", ".", "isScalar", "(", ")", "&&", "", ")", ";", "auto", "LoadVReg", "=", "buildLoad", "(", "LLT", "::", "scalar", "(", "", ")", ",", "Addr", ",", "Size", ",", "MPO", ")", ";", "MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ",", "LoadVReg", ")", ";", "}", "else", "{", "buildLoad", "(", "ValVReg", ",", "Addr", ",", "Size", ",", "MPO", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68093, "Length": 63, "Cover_Rate": 0.4772727272727273} {"Template_token": ["", "markPhysRegUsed", "(", "PhysReg", ")", ";", "if", "(", "ValSize", "==", "LocSize", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "ValVReg", ",", "PhysReg", ")", ";", "}", "else", "{", "assert", "(", "ValSize", "<", "LocSize", "&&", "", ")", ";", "auto", "PhysRegToVReg", "=", "MIRBuilder", ".", "buildCopy", "(", "LLT", "::", "scalar", "(", "LocSize", ")", ",", "PhysReg", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ",", "PhysRegToVReg", ")", ";"], "File": "ARMCallLowering", "Func": "assignValueToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68094, "Length": 59, "Cover_Rate": 0.4097222222222222} {"Template_token": ["", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "assert", "(", "VA", ".", "getLocReg", "(", ")", "==", "PhysReg", "&&", "", ")", ";", "auto", "ValSize", "=", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "auto", "LocSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["assert", "(", "ValSize", "<=", "", "&&", "", ")", ";"], "File": "ARMCallLowering", "Func": "assignValueToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68095, "Length": 59, "Cover_Rate": 0.4097222222222222} {"Template_token": ["", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "inferAlignFromPtrInfo", "(", "MF", ",", "MPO", ")", ")", ";"], "ground_truth": ["return", "MIRBuilder", ".", "buildLoad", "(", "Res", ",", "Addr", ",", "*", "MMO", ")", ";"], "File": "ARMCallLowering", "Func": "buildLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68096, "Length": 36, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";"], "ground_truth": ["auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";"], "File": "ARMCallLowering", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68097, "Length": 52, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";"], "ground_truth": ["return", "MIRBuilder", ".", "buildFrameIndex", "(", "LLT", "::", "pointer", "(", "MPO", ".", "getAddrSpace", "(", ")", ",", "", ")", ",", "FI", ")", ".", "getReg", "(", "", ")", ";"], "File": "ARMCallLowering", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68098, "Length": 41, "Cover_Rate": 0.37962962962962965} {"Template_token": ["", "bool", "isIncomingArgumentHandler", "(", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "ARMCallLowering", "Func": "isIncomingArgumentHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68099, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "if", "(", "T", "->", "isStructTy", "(", ")", ")", "{", "auto", "StructT", "=", "cast", "<", "StructType", ">", "(", "T", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "StructT", "->", "getNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "StructT", "->", "getElementType", "(", "i", ")", "!=", "StructT", "->", "getElementType", "(", "", ")", ")", "return", "false", ";", "return", "isSupportedType", "(", "DL", ",", "TLI", ",", "StructT", "->", "getElementType", "(", "", ")", ")", ";", "}", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "T", ",", "true", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "VT", ".", "isVector", "(", ")", "||", "!", "(", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "isFloatingPoint", "(", ")", ")", ")", "return", "false", ";", "unsigned", "VTSize", "=", "VT", ".", "getSimpleVT", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["if", "(", "VTSize", "==", "", ")", "return", "VT", ".", "isFloatingPoint", "(", ")", ";"], "File": "ARMCallLowering", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68100, "Length": 150, "Cover_Rate": 0.7177033492822966} {"Template_token": ["", "if", "(", "T", "->", "isStructTy", "(", ")", ")", "{", "auto", "StructT", "=", "cast", "<", "StructType", ">", "(", "T", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "StructT", "->", "getNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "StructT", "->", "getElementType", "(", "i", ")", "!=", "StructT", "->", "getElementType", "(", "", ")", ")", "return", "false", ";", "return", "isSupportedType", "(", "DL", ",", "TLI", ",", "StructT", "->", "getElementType", "(", "", ")", ")", ";", "}", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "T", ",", "true", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "VT", ".", "isVector", "(", ")", "||", "!", "(", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "isFloatingPoint", "(", ")", ")", ")", "return", "false", ";", "unsigned", "VTSize", "=", "VT", ".", "getSimpleVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "VTSize", "==", "", ")", "return", "VT", ".", "isFloatingPoint", "(", ")", ";", "return", "VTSize", "==", "", "||", "VTSize", "==", "", "||", "VTSize", "==", "", "||", "VTSize", "==", "", ";"], "ground_truth": ["}"], "File": "ARMCallLowering", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68101, "Length": 168, "Cover_Rate": 0.8038277511961722} {"Template_token": ["", "const", "auto", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "STI", ".", "genLongCalls", "(", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "false", ";", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "bool", "IsDirect", "=", "!", "Info", ".", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "getCallOpcode", "(", "STI", ",", "IsDirect", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ";", "bool", "IsThumb", "=", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "IsThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Info", ".", "Callee", ")", ";", "if", "(", "!", "IsDirect", ")", "{", "auto", "CalleeReg", "=", "Info", ".", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "Register", "::", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "IsThumb", "?", "", ":", "", ";"], "ground_truth": ["MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Info", ".", "Callee", ",", "CalleeIdx", ")", ")", ";"], "File": "ARMCallLowering", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68102, "Length": 223, "Cover_Rate": 0.3912280701754386} {"Template_token": ["", "auto", "Subtarget", "=", "TLI", ".", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "if", "(", "F", ".", "arg_empty", "(", ")", ")", "return", "true", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasPassPointeeByValueAttr", "(", ")", ")", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitArgInfos", ";"], "ground_truth": ["unsigned", "Idx", "=", "", ";"], "File": "ARMCallLowering", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68103, "Length": 167, "Cover_Rate": 0.545751633986928} {"Template_token": ["", "auto", "const", "&", "ST", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "Opcode", "=", "ST", ".", "getReturnOpcode", "(", ")", ";", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opcode", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";"], "ground_truth": ["MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";"], "File": "ARMCallLowering", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68104, "Length": 69, "Cover_Rate": 0.6216216216216216} {"Template_token": ["", "auto", "const", "&", "ST", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "Opcode", "=", "ST", ".", "getReturnOpcode", "(", ")", ";", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opcode", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMCallLowering", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68105, "Length": 72, "Cover_Rate": 0.6486486486486487} {"Template_token": ["", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "ArgInfo", "OrigRetInfo", "(", "VRegs", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitRetInfos", ";", "splitToValueTypes", "(", "OrigRetInfo", ",", "SplitRetInfos", ",", "MF", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";"], "ground_truth": ["OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ",", "AssignFn", ")", ";"], "File": "ARMCallLowering", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68106, "Length": 110, "Cover_Rate": 0.5945945945945946} {"Template_token": ["", "MIRBuilder", ".", "getMBB", "(", ")", ".", "addLiveIn", "(", "PhysReg", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering", "Func": "markPhysRegUsed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68107, "Length": 12, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "SplitVT", "=", "SplitVTs", "[", "i", "]", ";", "Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "auto", "Flags", "=", "OrigArg", ".", "Flags", "[", "", "]", ";", "Flags", ".", "setOrigAlign", "(", "Align", "(", "DL", ".", "getABITypeAlignment", "(", "SplitTy", ")", ")", ")", ";", "bool", "NeedsConsecutiveRegisters", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "SplitTy", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "if", "(", "NeedsConsecutiveRegisters", ")", "{", "Flags", ".", "setInConsecutiveRegs", "(", ")", ";", "if", "(", "i", "==", "e", "-", "", ")", "Flags", ".", "setInConsecutiveRegsLast", "(", ")", ";", "}", "Register", "PartReg", "=", "OrigArg", ".", "Regs", "[", "i", "]", ";"], "ground_truth": ["SplitArgs", ".", "emplace_back", "(", "PartReg", ",", "SplitTy", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";"], "File": "ARMCallLowering", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68108, "Length": 141, "Cover_Rate": 0.43119266055045874} {"Template_token": ["", "CodeEmitter", "(", "TargetMachine", "&", "tm", ",", "JITCodeEmitter", "&", "mce", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "JTI", "(", "", ")", ",", "II", "(", "(", "const", "InstrInfo", "*", ")", "tm", ".", "getInstrInfo", "(", ")", ")", ",", "TD", "(", "tm", ".", "getTargetData", "(", ")", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "", ")", ",", "MJTEs", "(", "", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ",", "IsThumb", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeEmitter10", "Func": "ARMCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68109, "Length": 83, "Cover_Rate": 1.0} {"Template_token": ["", "CodeEmitter", "(", "TargetMachine", "&", "tm", ",", "JITCodeEmitter", "&", "mce", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "JTI", "(", "", ")", ",", "II", "(", "(", "const", "InstrInfo", "*", ")", "tm", ".", "getInstrInfo", "(", ")", ")", ",", "TD", "(", "tm", ".", "getTargetData", "(", ")", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "", ")", ",", "MJTEs", "(", "", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ",", "IsThumb", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeEmitter10", "Func": "ARMCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68110, "Length": 83, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "ACPV", "->", "isGlobalValue", "(", ")", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "ACPV", "->", "getGV", "(", ")", ";", "if", "(", "GV", ")", "{", "Reloc", "::", "Model", "RelocM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ",", "(", "intptr_t", ")", "ACPV", ")", ";", "}", "else", "{", "emitExternalSymbolAddress", "(", "ACPV", "->", "getSymbol", "(", ")", ",", "", ")", ";", "}", "emitWordLE", "(", "", ")", ";", "}", "else", "{", "const", "Constant", "*", "CV", "=", "MCPE", ".", "Val", ".", "ConstVal", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "CV", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "false", ")", ";", "emitWordLE", "(", "", ")", ";", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{", "uint32_t", "Val", "=", "uint32_t", "(", "*", "CI", "->", "getValue", "(", ")", ".", "getRawData", "(", ")", ")", ";", "emitWordLE", "(", "Val", ")", ";", "}", "else", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CV", ")", ")", "{", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "emitWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "emitDWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMCodeEmitter10", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68111, "Length": 330, "Cover_Rate": 0.7036247334754797} {"Template_token": ["", "JTI", "->", "addConstantPoolEntryAddr", "(", "CPI", ",", "MCE", ".", "getCurrentPCValue", "(", ")", ")", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "{", "ConstantPoolValue", "*", "ACPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", "<<", "*", "ACPV", "<<", "'\\n'", ")", ";", "assert", "(", "ACPV", "->", "isGlobalValue", "(", ")", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "ACPV", "->", "getGV", "(", ")", ";", "if", "(", "GV", ")", "{", "Reloc", "::", "Model", "RelocM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ",", "(", "intptr_t", ")", "ACPV", ")", ";", "}", "else", "{", "emitExternalSymbolAddress", "(", "ACPV", "->", "getSymbol", "(", ")", ",", "", ")", ";", "}", "emitWordLE", "(", "", ")", ";", "}", "else", "{", "const", "Constant", "*", "CV", "=", "MCPE", ".", "Val", ".", "ConstVal", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "CV", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";"], "ground_truth": ["if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{"], "File": "ARMCodeEmitter10", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68112, "Length": 253, "Cover_Rate": 0.5394456289978679} {"Template_token": ["", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "TID", ")", ";", "unsigned", "NumDefs", "=", "TID", ".", "getNumDefs", "(", ")", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "NumDefs", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "else", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRd", ")", "<<", "", ")", ";", "if", "(", "TID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Lo16", "=", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ";", "Binary", "|=", "Lo16", "&", "", ";", "Binary", "|=", "(", "(", "Lo16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "TID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Hi16", "=", "(", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ">>", "", ")", ";", "Binary", "|=", "Hi16", "&", "", ";", "Binary", "|=", "(", "(", "Hi16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "TID", ".", "Opcode", "==", "", ")", "||", "(", "TID", ".", "Opcode", "==", "", ")", ")", "{", "uint32_t", "v", "=", "~", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "int32_t", "msb", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "", ";", "Binary", "|=", "(", "msb", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "TID", ".", "Opcode", "==", "", ")", "||", "(", "TID", ".", "Opcode", "==", "", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "uint32_t", "lsb", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", ";", "uint32_t", "widthm1", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", "-", "", ";", "Binary", "|=", "(", "widthm1", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "if", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "bool", "isUnary", "=", "TID", ".", "TSFlags", "&", "", ";", "if", "(", "!", "isUnary", ")", "{", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "<<", "", ";", "++", "OpIdx", ";", "}"], "ground_truth": ["}"], "File": "ARMCodeEmitter10", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68113, "Length": 410, "Cover_Rate": 0.7068965517241379} {"Template_token": ["", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "TID", ")", ";", "unsigned", "NumDefs", "=", "TID", ".", "getNumDefs", "(", ")", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "NumDefs", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "else", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRd", ")", "<<", "", ")", ";", "if", "(", "TID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Lo16", "=", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ";", "Binary", "|=", "Lo16", "&", "", ";", "Binary", "|=", "(", "(", "Lo16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "TID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Hi16", "=", "(", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ">>", "", ")", ";", "Binary", "|=", "Hi16", "&", "", ";", "Binary", "|=", "(", "(", "Hi16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "TID", ".", "Opcode", "==", "", ")", "||", "(", "TID", ".", "Opcode", "==", "", ")", ")", "{", "uint32_t", "v", "=", "~", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "int32_t", "msb", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "", ";", "Binary", "|=", "(", "msb", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter10", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68114, "Length": 250, "Cover_Rate": 0.43103448275862066} {"Template_token": ["", "case", "", ":", "emitLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitMiscLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMulFrmInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitExtendInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitSaturateInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitVFPArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "emitVFPConversionInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["emitVFPLoadStoreInstruction", "(", "MI", ")", ";"], "File": "ARMCodeEmitter10", "Func": "emitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68115, "Length": 136, "Cover_Rate": 0.33251833740831294} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "TID", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "Binary", "|=", "getRegisterNumbering", "(", "", ")", "<<", "", ";", "Binary", "|=", "", "<<", "", ";", "emitJumpTableAddress", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ",", "", ")", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter10", "Func": "emitLEApcrelJTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68116, "Length": 86, "Cover_Rate": 0.7818181818181819} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Form", "=", "TID", ".", "TSFlags", "&", "", ";", "bool", "IsPrePost", "=", "(", "TID", ".", "TSFlags", "&", "", ")", "!=", "", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "bool", "Skipped", "=", "false", ";", "if", "(", "IsPrePost", "&&", "Form", "==", "", ")", "{", "++", "OpIdx", ";", "Skipped", "=", "true", ";", "}", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRd", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM2Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM2Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "AM2Opc", ")", ")", "Binary", "|=", "", "(", "AM2Opc", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "", "<<", "", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO2", ".", "getReg", "(", ")", ")", ")", ";", "Binary", "|=", "getRegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ShImm", "=", "", "(", "AM2Opc", ")", ")", "{"], "ground_truth": ["Binary", "|=", "getShiftOp", "(", "AM2Opc", ")", "<<", "", ";"], "File": "ARMCodeEmitter10", "Func": "emitLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68117, "Length": 331, "Cover_Rate": 0.8213399503722084} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "unsigned", "RegNum", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", "&&", "RegNum", "<", "", ")", ";", "Binary", "|=", "", "<<", "RegNum", ";", "}", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter10", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68118, "Length": 97, "Cover_Rate": 0.4369369369369369} {"Template_token": ["", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "unsigned", "ShiftAmt", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "TID", ".", "Opcode", "==", "", ")", "{", "assert", "(", "ShiftAmt", "!=", "", "&&", "", ")", ";", "if", "(", "ShiftAmt", "==", "", ")", "ShiftAmt", "=", "", ";", "}", "assert", "(", "ShiftAmt", "<", "", "&&", "", ")", ";"], "ground_truth": ["Binary", "|=", "ShiftAmt", "<<", "", ";"], "File": "ARMCodeEmitter10", "Func": "emitMiscArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68119, "Length": 79, "Cover_Rate": 0.3640552995391705} {"Template_token": ["", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "unsigned", "ShiftAmt", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "TID", ".", "Opcode", "==", "", ")", "{", "assert", "(", "ShiftAmt", "!=", "", "&&", "", ")", ";", "if", "(", "ShiftAmt", "==", "", ")", "ShiftAmt", "=", "", ";", "}"], "ground_truth": ["assert", "(", "ShiftAmt", "<", "", "&&", "", ")", ";"], "File": "ARMCodeEmitter10", "Func": "emitMiscArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68120, "Length": 90, "Cover_Rate": 0.4147465437788018} {"Template_token": ["", "if", "(", "TID", ".", "Opcode", "==", "", "||", "TID", ".", "Opcode", "==", "", ")", "{", "emitDataProcessingInstruction", "(", "MI", ",", "", ")", ";", "unsigned", "JTIndex", "=", "(", "TID", ".", "Opcode", "==", "", ")", "?", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ":", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "emitInlineJumpTable", "(", "JTIndex", ")", ";", "return", ";"], "ground_truth": ["}", "else", "if", "(", "TID", ".", "Opcode", "==", "", ")", "{"], "File": "ARMCodeEmitter10", "Func": "emitMiscBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68121, "Length": 73, "Cover_Rate": 0.37244897959183676} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "bool", "Skipped", "=", "false", ";", "if", "(", "IsPrePost", "&&", "Form", "==", "", ")", "{", "++", "OpIdx", ";", "Skipped", "=", "true", ";", "}", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "TID", ".", "Opcode", "==", "", "||", "TID", ".", "Opcode", "==", "", ")", "++", "OpIdx", ";", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";"], "ground_truth": ["if", "(", "!", "Skipped", "&&", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";"], "File": "ARMCodeEmitter10", "Func": "emitMiscLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68122, "Length": 118, "Cover_Rate": 0.3575757575757576} {"Template_token": ["", "void", "CodeEmitter", "::", "emitNEON2RegInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";"], "ground_truth": ["unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";"], "File": "ARMCodeEmitter10", "Func": "emitNEON2RegInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68123, "Length": 30, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "unsigned", "OpIdx", "=", "", ";", "Binary", "|=", "encodeNEONRd", "(", "MI", ",", "OpIdx", "++", ")", ";", "if", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";"], "ground_truth": ["Binary", "|=", "encodeNEONRn", "(", "MI", ",", "OpIdx", "++", ")", ";"], "File": "ARMCodeEmitter10", "Func": "emitNEON3RegInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68124, "Length": 52, "Cover_Rate": 0.4369747899159664} {"Template_token": ["", "RegT", "=", "getRegisterNumbering", "(", "RegT", ")", ";", "Binary", "|=", "(", "RegT", "<<", "", ")", ";", "Binary", "|=", "encodeNEONRn", "(", "MI", ",", "", ")", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter10", "Func": "emitNEONDupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68125, "Length": 29, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "CodeEmitter", "::", "emitNEONDupInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "(", "IsThumb", "?", "", ":", "II", "->", "getPredicate", "(", "&", "MI", ")", ")", "<<", "", ";"], "ground_truth": ["unsigned", "RegT", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMCodeEmitter10", "Func": "emitNEONDupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68126, "Length": 51, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "if", "(", "(", "Binary", "&", "(", "", "<<", "", ")", ")", "!=", "", ")", "LaneShift", "=", "", ";", "else", "if", "(", "(", "Binary", "&", "(", "", "<<", "", ")", ")", "!=", "", ")", "LaneShift", "=", "", ";", "else", "LaneShift", "=", "", ";", "unsigned", "Lane", "=", "MI", ".", "getOperand", "(", "LnOpIdx", ")", ".", "getImm", "(", ")", "<<", "LaneShift", ";", "unsigned", "Opc1", "=", "Lane", ">>", "", ";", "unsigned", "Opc2", "=", "Lane", "&", "", ";"], "ground_truth": ["assert", "(", "(", "Opc1", "&", "", ")", "==", "", "&&", "", ")", ";"], "File": "ARMCodeEmitter10", "Func": "emitNEONLaneInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68127, "Length": 85, "Cover_Rate": 0.3346456692913386} {"Template_token": ["", "unsigned", "LaneShift", ";", "if", "(", "(", "Binary", "&", "(", "", "<<", "", ")", ")", "!=", "", ")", "LaneShift", "=", "", ";", "else", "if", "(", "(", "Binary", "&", "(", "", "<<", "", ")", ")", "!=", "", ")", "LaneShift", "=", "", ";", "else", "LaneShift", "=", "", ";", "unsigned", "Lane", "=", "MI", ".", "getOperand", "(", "LnOpIdx", ")", ".", "getImm", "(", ")", "<<", "LaneShift", ";", "unsigned", "Opc1", "=", "Lane", ">>", "", ";", "unsigned", "Opc2", "=", "Lane", "&", "", ";", "assert", "(", "(", "Opc1", "&", "", ")", "==", "", "&&", "", ")", ";", "Binary", "|=", "(", "Opc1", "<<", "", ")", ";", "Binary", "|=", "(", "Opc2", "<<", "", ")", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter10", "Func": "emitNEONLaneInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68128, "Length": 109, "Cover_Rate": 0.42913385826771655} {"Template_token": ["", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitLoadStoreInstruction", "(", "MI", ",", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitMiscLoadStoreInstruction", "(", "MI", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "emitMOVi32immInstruction", "(", "MI", ")", ";", "else", "emitMOVi2piecesInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLEApcrelJTInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["emitPseudoMoveInstruction", "(", "MI", ")", ";"], "File": "ARMCodeEmitter10", "Func": "emitPseudoInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68129, "Length": 125, "Cover_Rate": 0.3443526170798898} {"Template_token": ["", "assert", "(", "(", "Pos", "<", "", "||", "(", "Pos", "<", "", "&&", "TID", ".", "Opcode", "!=", "", "&&", "TID", ".", "Opcode", "!=", "", ")", ")", "&&", "", ")", ";", "Binary", "|=", "Pos", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", ";", "if", "(", "TID", ".", "getNumOperands", "(", ")", "==", "", ")", "{", "unsigned", "ShiftOp", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "", "Opc", "=", "", "(", "ShiftOp", ")", ";"], "ground_truth": ["if", "(", "Opc", "==", "", ")", "Binary", "|=", "(", "", "<<", "", ")", ";"], "File": "ARMCodeEmitter10", "Func": "emitSaturateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68130, "Length": 91, "Cover_Rate": 0.36693548387096775} {"Template_token": ["", "if", "(", "IsUpdating", ")", "++", "OpIdx", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "", "Mode", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "Mode", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "+", "", ")", ";", "unsigned", "NumRegs", "=", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "++", "NumRegs", ";", "}", "if", "(", "Binary", "&", "", ")", "Binary", "|=", "NumRegs", "*", "", ";"], "ground_truth": ["else", "Binary", "|=", "NumRegs", ";"], "File": "ARMCodeEmitter10", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68131, "Length": 142, "Cover_Rate": 0.6396396396396397} {"Template_token": ["", "static", "unsigned", "encodeNEONRd", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "{", "unsigned", "RegD", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "RegD", "=", "getRegisterNumbering", "(", "RegD", ")", ";", "Binary", "|=", "(", "RegD", "&", "", ")", "<<", "", ";"], "ground_truth": ["Binary", "|=", "(", "(", "RegD", ">>", "", ")", "&", "", ")", "<<", "", ";"], "File": "ARMCodeEmitter10", "Func": "encodeNEONRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68132, "Length": 63, "Cover_Rate": 0.8873239436619719} {"Template_token": ["", "Binary", "|=", "(", "RegM", "&", "", ")", ";", "Binary", "|=", "(", "(", "RegM", ">>", "", ")", "&", "", ")", "<<", "", ";"], "ground_truth": ["return", "Binary", ";"], "File": "ARMCodeEmitter10", "Func": "encodeNEONRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68133, "Length": 25, "Cover_Rate": 0.373134328358209} {"Template_token": ["", "static", "unsigned", "encodeNEONRm", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "{", "unsigned", "RegM", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "RegM", "=", "getRegisterNumbering", "(", "RegM", ")", ";", "Binary", "|=", "(", "RegM", "&", "", ")", ";", "Binary", "|=", "(", "(", "RegM", ">>", "", ")", "&", "", ")", "<<", "", ";", "return", "Binary", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter10", "Func": "encodeNEONRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68134, "Length": 65, "Cover_Rate": 0.9701492537313433} {"Template_token": ["", "RegN", "=", "getRegisterNumbering", "(", "RegN", ")", ";", "Binary", "|=", "(", "RegN", "&", "", ")", "<<", "", ";"], "ground_truth": ["Binary", "|=", "(", "(", "RegN", ">>", "", ")", "&", "", ")", "<<", "", ";"], "File": "ARMCodeEmitter10", "Func": "encodeNEONRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68135, "Length": 31, "Cover_Rate": 0.43661971830985913} {"Template_token": ["", "static", "unsigned", "encodeNEONRn", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "{", "unsigned", "RegN", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "RegN", "=", "getRegisterNumbering", "(", "RegN", ")", ";"], "ground_truth": ["Binary", "|=", "(", "RegN", "&", "", ")", "<<", "", ";"], "File": "ARMCodeEmitter10", "Func": "encodeNEONRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68136, "Length": 49, "Cover_Rate": 0.6901408450704225} {"Template_token": ["", "unsigned", "RegD", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "", "->", "contains", "(", "RegD", ")", ";", "RegD", "=", "getRegisterNumbering", "(", "RegD", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegD", "<<", "", ";", "else", "{", "Binary", "|=", "(", "(", "RegD", "&", "", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "(", "RegD", "&", "", ")", "<<", "", ";", "}"], "ground_truth": ["return", "Binary", ";"], "File": "ARMCodeEmitter10", "Func": "encodeVFPRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68137, "Length": 77, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "unsigned", "RegM", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "", "->", "contains", "(", "RegM", ")", ";", "RegM", "=", "getRegisterNumbering", "(", "RegM", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegM", ";", "else", "{"], "ground_truth": ["Binary", "|=", "(", "(", "RegM", "&", "", ")", ">>", "", ")", ";"], "File": "ARMCodeEmitter10", "Func": "encodeVFPRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68138, "Length": 59, "Cover_Rate": 0.6483516483516484} {"Template_token": ["", "static", "unsigned", "encodeVFPRn", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "{", "unsigned", "RegN", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["unsigned", "Binary", "=", "", ";"], "File": "ARMCodeEmitter10", "Func": "encodeVFPRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68139, "Length": 32, "Cover_Rate": 0.32323232323232326} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{"], "ground_truth": ["emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "", ")", ";"], "File": "ARMCodeEmitter10", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68140, "Length": 47, "Cover_Rate": 0.31333333333333335} {"Template_token": ["", "}", "unsigned", "Reg", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "int32_t", "Imm12", "=", "MO1", ".", "getImm", "(", ")", ";", "uint32_t", "Binary", ";", "Binary", "=", "Imm12", "&", "", ";", "if", "(", "Imm12", ">=", "", ")", "Binary", "|=", "(", "", "<<", "", ")", ";"], "ground_truth": ["Binary", "|=", "(", "Reg", "<<", "", ")", ";"], "File": "ARMCodeEmitter10", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68141, "Length": 53, "Cover_Rate": 0.4344262295081967} {"Template_token": ["", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")", ",", "", ",", "true", ",", "false", ")", ";", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "emitExternalSymbolAddress", "(", "MO", ".", "getSymbolName", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Reloc", "=", "(", "(", "TID", ".", "TSFlags", "&", "", ")", "==", "", ")", "?", "", ":", "", ";", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "Reloc", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "emitJumpTableAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "emitMachineBasicBlock", "(", "MO", ".", "getMBB", "(", ")", ",", "", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter10", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68144, "Length": 146, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "unsigned", "Rs", "=", "MO1", ".", "getReg", "(", ")", ";", "if", "(", "Rs", ")", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "Binary", "|=", "SBits", "<<", "", ";", "if", "(", "SOpc", "==", "", ")", "return", "Binary", ";", "if", "(", "Rs", ")", "{", "assert", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", "==", "", ")", ";", "return", "Binary", "|", "(", "getRegisterNumbering", "(", "Rs", ")", "<<", "", ")", ";", "}", "return", "Binary", "|", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter10", "Func": "getMachineSoRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68145, "Length": 218, "Cover_Rate": 0.7364864864864865} {"Template_token": ["", "unsigned", "getMovtImmOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter10", "Func": "getMovtImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68146, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getMovtImmOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter10", "Func": "getMovtImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68147, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getRotImmOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter10", "Func": "getRotImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68148, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getRotImmOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter10", "Func": "getRotImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68149, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "", ")", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "E", ";", "++", "MBB", ")", "{", "MCE", ".", "StartMachineBasicBlock", "(", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "emitInstruction", "(", "*", "I", ")", ";", "}", "}", "while", "(", "MCE", ".", "finishFunction", "(", "MF", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMCodeEmitter10", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68150, "Length": 115, "Cover_Rate": 0.359375} {"Template_token": ["", "unsigned", "VFPThumb2PostEncoder", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Val", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter10", "Func": "VFPThumb2PostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68151, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "addPCLabel", "(", "unsigned", "LabelID", ")", "{"], "ground_truth": ["DOUT", "<<", "", "<<", "LabelID", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "'\\n'", ";"], "File": "ARMCodeEmitter11", "Func": "addPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68152, "Length": 32, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createCodeEmitterPass", "(", "BaseTargetMachine", "&", "TM", ",", "MachineCodeEmitter", "&", "MCE", ")", "{"], "ground_truth": ["return", "new", "Emitter", "<", "MachineCodeEmitter", ">", "(", "TM", ",", "MCE", ")", ";"], "File": "ARMCodeEmitter11", "Func": "createARMCodeEmitterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68155, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createJITCodeEmitterPass", "(", "BaseTargetMachine", "&", "TM", ",", "JITCodeEmitter", "&", "JCE", ")", "{"], "ground_truth": ["return", "new", "Emitter", "<", "JITCodeEmitter", ">", "(", "TM", ",", "JCE", ")", ";"], "File": "ARMCodeEmitter11", "Func": "createARMJITCodeEmitterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68156, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "}", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";"], "ground_truth": ["Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68160, "Length": 30, "Cover_Rate": 0.379746835443038} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitConstPoolAddress", "(", "unsigned", "CPI", ",", "unsigned", "Reloc", ")", "{", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getConstPool", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "CPI", ",", "", ",", "true", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter11", "Func": "emitConstPoolAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68161, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitConstPoolAddress", "(", "unsigned", "CPI", ",", "unsigned", "Reloc", ")", "{"], "ground_truth": ["MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getConstPool", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "CPI", ",", "", ",", "true", ")", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitConstPoolAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68162, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "{", "ConstantPoolValue", "*", "ACPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "DOUT", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", "<<", "*", "ACPV", "<<", "'\\n'", ";", "GlobalValue", "*", "GV", "=", "ACPV", "->", "getGV", "(", ")", ";", "if", "(", "GV", ")", "{", "Reloc", "::", "Model", "RelocM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ",", "(", "intptr_t", ")", "ACPV", ")", ";", "}", "else", "{", "emitExternalSymbolAddress", "(", "ACPV", "->", "getSymbol", "(", ")", ",", "", ")", ";", "}", "emitWordLE", "(", "", ")", ";", "}", "else", "{", "Constant", "*", "CV", "=", "MCPE", ".", "Val", ".", "ConstVal", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "CV", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "if", "(", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "false", ")", ";", "emitWordLE", "(", "", ")", ";"], "ground_truth": ["}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{"], "File": "ARMCodeEmitter11", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68163, "Length": 261, "Cover_Rate": 0.5576923076923077} {"Template_token": ["", "if", "(", "GV", ")", "{", "Reloc", "::", "Model", "RelocM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ",", "(", "intptr_t", ")", "ACPV", ")", ";", "}", "else", "{", "emitExternalSymbolAddress", "(", "ACPV", "->", "getSymbol", "(", ")", ",", "", ")", ";", "}", "emitWordLE", "(", "", ")", ";", "}", "else", "{", "Constant", "*", "CV", "=", "MCPE", ".", "Val", ".", "ConstVal", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "CV", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "if", "(", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "false", ")", ";", "emitWordLE", "(", "", ")", ";", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{", "uint32_t", "Val", "=", "*", "(", "uint32_t", "*", ")", "CI", "->", "getValue", "(", ")", ".", "getRawData", "(", ")", ";", "emitWordLE", "(", "Val", ")", ";", "}", "else", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CV", ")", ")", "{", "if", "(", "CFP", "->", "getType", "(", ")", "==", "Type", "::", "getFloatTy", "(", "CFP", "->", "getContext", "(", ")", ")", ")", "emitWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "if", "(", "CFP", "->", "getType", "(", ")", "==", "Type", "::", "getDoubleTy", "(", "CFP", "->", "getContext", "(", ")", ")", ")", "emitDWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68164, "Length": 321, "Cover_Rate": 0.6858974358974359} {"Template_token": ["", "DOUT", "<<", "", "<<", "std", "::", "hex", "<<", "std", "::", "setw", "(", "", ")", "<<", "std", "::", "setfill", "(", "'0'", ")", "<<", "(", "unsigned", ")", "Binary", "<<", "std", "::", "dec", "<<", "", ";", "DOUT", "<<", "", "<<", "std", "::", "hex", "<<", "std", "::", "setw", "(", "", ")", "<<", "std", "::", "setfill", "(", "'0'", ")", "<<", "(", "unsigned", ")", "(", "Binary", ">>", "", ")", "<<", "std", "::", "dec", "<<", "", ";", "MCE", ".", "emitDWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter11", "Func": "emitDWordLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68165, "Length": 78, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "}", "else", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO1", ")", ";", "}"], "ground_truth": ["if", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isImm", "(", ")", "&&", "!", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "Binary", "|=", "(", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "/", "", ")", "<<", "", ";"], "File": "ARMCodeEmitter11", "Func": "emitExtendInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68167, "Length": 65, "Cover_Rate": 0.3282828282828283} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitExternalSymbolAddress", "(", "const", "char", "*", "ES", ",", "unsigned", "Reloc", ")", "{", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getExtSym", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "ES", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter11", "Func": "emitExternalSymbolAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68168, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "MBBs", "=", "(", "*", "MJTEs", ")", "[", "JTIndex", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IsPIC", ")", "emitMachineBasicBlock", "(", "MBBs", "[", "i", "]", ",", "", ",", "JTBase", ")", ";", "else", "emitMachineBasicBlock", "(", "MBBs", "[", "i", "]", ",", "", ")", ";", "emitWordLE", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter11", "Func": "emitInlineJumpTable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68171, "Length": 77, "Cover_Rate": 0.6015625} {"Template_token": ["", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "MBBs", "=", "(", "*", "MJTEs", ")", "[", "JTIndex", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IsPIC", ")", "emitMachineBasicBlock", "(", "MBBs", "[", "i", "]", ",", "", ",", "JTBase", ")", ";", "else", "emitMachineBasicBlock", "(", "MBBs", "[", "i", "]", ",", "", ")", ";"], "ground_truth": ["emitWordLE", "(", "", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitInlineJumpTable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68172, "Length": 76, "Cover_Rate": 0.59375} {"Template_token": ["", "case", "", ":", "emitLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitMiscLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMulFrmInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitExtendInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitVFPArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "emitVFPConversionInstruction", "(", "MI", ")", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMCodeEmitter11", "Func": "emitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68173, "Length": 121, "Cover_Rate": 0.41156462585034015} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitJumpTableAddress", "(", "unsigned", "JTIndex", ",", "unsigned", "Reloc", ")", "{", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getJumpTable", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "JTIndex", ",", "", ",", "true", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter11", "Func": "emitJumpTableAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68174, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getJumpTable", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "JTIndex", ",", "", ",", "true", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter11", "Func": "emitJumpTableAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68175, "Length": 25, "Cover_Rate": 0.625} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitLEApcrelJTInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";"], "ground_truth": ["Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "TID", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitLEApcrelJTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68176, "Length": 53, "Cover_Rate": 0.4608695652173913} {"Template_token": ["", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", "Binary", "|=", "", "<<", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68177, "Length": 66, "Cover_Rate": 0.3384615384615385} {"Template_token": ["", "return", ";", "}", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "unsigned", "ShiftAmt", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";", "assert", "(", "ShiftAmt", "<", "", "&&", "", ")", ";", "Binary", "|=", "ShiftAmt", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter11", "Func": "emitMiscArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68180, "Length": 59, "Cover_Rate": 0.31216931216931215} {"Template_token": ["", "emitInlineJumpTable", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ")", ";", "return", ";", "}", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "if", "(", "TID", ".", "Opcode", "==", "", ")", "Binary", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", ";", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter11", "Func": "emitMiscBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68181, "Length": 70, "Cover_Rate": 0.3626943005181347} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitMiscInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitMiscInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68182, "Length": 39, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "++", "OpIdx", ";", "Skipped", "=", "true", ";", "}", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "TID", ".", "Opcode", "==", "", "||", "TID", ".", "Opcode", "==", "", ")", "++", "OpIdx", ";", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "RegisterInfo", "::", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM3Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM3Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";"], "ground_truth": ["if", "(", "MO2", ".", "getReg", "(", ")", ")", "{"], "File": "ARMCodeEmitter11", "Func": "emitMiscLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68183, "Length": 153, "Cover_Rate": 0.4540059347181009} {"Template_token": ["", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM3Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM3Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "Binary", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitMiscLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68184, "Length": 117, "Cover_Rate": 0.34718100890207715} {"Template_token": ["", "unsigned", "V2", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "", ";", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "getMachineSoImmOpValue", "(", "V1", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "", ";", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "getMachineSoImmOpValue", "(", "V2", ")", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitMOVi2piecesInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68185, "Length": 118, "Cover_Rate": 0.5566037735849056} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitMulFrmInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "TID", ")", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "TID", ".", "getNumDefs", "(", ")", "==", "", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";"], "ground_truth": ["Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitMulFrmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68186, "Length": 103, "Cover_Rate": 0.5852272727272727} {"Template_token": ["", "unsigned", "OpIdx", "=", "", ";", "if", "(", "TID", ".", "getNumDefs", "(", ")", "==", "", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "TID", ".", "getNumOperands", "(", ")", ">", "OpIdx", "&&", "!", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "<<", "", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitMulFrmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68187, "Length": 111, "Cover_Rate": 0.6306818181818182} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitPseudoInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Opcode", "=", "MI", ".", "getDesc", "(", ")", ".", "Opcode", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "TargetInstrInfo", "::", "INLINEASM", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", "[", "", "]", ")", "{", "llvm_report_error", "(", "", ")", ";", "}", "break", ";", "}", "case", "TargetInstrInfo", "::", "DBG_LABEL", ":", "case", "TargetInstrInfo", "::", "EH_LABEL", ":", "MCE", ".", "emitLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "TargetInstrInfo", "::", "IMPLICIT_DEF", ":", "case", "TargetInstrInfo", "::", "DECLARE", ":", "case", "", ":", "break", ";", "case", "", ":"], "ground_truth": ["emitConstPoolInstruction", "(", "MI", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitPseudoInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68188, "Length": 120, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "Binary", "|=", "", "<<", "", ";", "break", ";", "case", "", ":", "Binary", "|=", "(", "", "<<", "", ")", "|", "(", "", "<<", "", ")", ";", "break", ";", "case", "", ":", "Binary", "|=", "(", "", "<<", "", ")", "|", "(", "", "<<", "", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter11", "Func": "emitPseudoMoveInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68189, "Length": 86, "Cover_Rate": 0.5308641975308642} {"Template_token": ["", "Emitter", "(", "TargetMachine", "&", "tm", ",", "CodeEmitter", "&", "mce", ",", "const", "InstrInfo", "&", "ii", ",", "const", "TargetData", "&", "td", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", ",", "JTI", "(", "", ")", ",", "II", "(", "&", "ii", ")", ",", "TD", "(", "&", "td", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "", ")", ",", "MJTEs", "(", "", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeEmitter11", "Func": "Emitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68190, "Length": 78, "Cover_Rate": 1.0} {"Template_token": ["", "Emitter", "(", "TargetMachine", "&", "tm", ",", "CodeEmitter", "&", "mce", ",", "const", "InstrInfo", "&", "ii", ",", "const", "TargetData", "&", "td", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", ",", "JTI", "(", "", ")", ",", "II", "(", "&", "ii", ")", ",", "TD", "(", "&", "td", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "", ")", ",", "MJTEs", "(", "", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeEmitter11", "Func": "Emitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68191, "Length": 78, "Cover_Rate": 1.0} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "assert", "(", "(", "Binary", "&", "", ")", "==", "", "&&", "(", "Binary", "&", "", ")", "==", "", "&&", "(", "Binary", "&", "", ")", "==", "", "&&", "", ")", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "++", ")", ";"], "ground_truth": ["if", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";"], "File": "ARMCodeEmitter11", "Func": "emitVFPArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68192, "Length": 94, "Cover_Rate": 0.47474747474747475} {"Template_token": ["", "unsigned", "OpIdx", "=", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "++", ")", ";", "const", "MachineOperand", "&", "Base", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "Base", ")", "<<", "", ";", "if", "(", "Base", ".", "isReg", "(", ")", ")", "{", "const", "MachineOperand", "&", "Offset", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "Offset", ".", "getImm", "(", ")", ")", ")", "{", "if", "(", "", "(", "Offset", ".", "getImm", "(", ")", ")", "==", "", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "ImmOffs", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitVFPLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68193, "Length": 103, "Cover_Rate": 0.6167664670658682} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "", ")", ";", "unsigned", "NumRegs", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";"], "File": "ARMCodeEmitter11", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68194, "Length": 109, "Cover_Rate": 0.6055555555555555} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "", ")", ";", "unsigned", "NumRegs", "=", "", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "ARMCodeEmitter11", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68195, "Length": 80, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", "-", "", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter11", "Func": "getAddrModeSBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68197, "Length": 42, "Cover_Rate": 0.4329896907216495} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Reloc", "=", "(", "(", "TID", ".", "TSFlags", "&", "", ")", "==", "", ")", "?", "", ":", "", ";", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "Reloc", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "emitJumpTableAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "emitMachineBasicBlock", "(", "MO", ".", "getMBB", "(", ")", ",", "", ")", ";", "else", "{", "cerr", "<<", "MO", ";", "llvm_unreachable", "(", "", ")", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter11", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68198, "Length": 98, "Cover_Rate": 0.4279475982532751} {"Template_token": ["", "unsigned", "Emitter", "<", "CodeEmitter", ">", "::", "getMachineSoImmOpValue", "(", "unsigned", "SoImm", ")", "{", "int", "SoImmVal", "=", "", "(", "SoImm", ")", ";", "assert", "(", "SoImmVal", "!=", "-", "", "&&", "", ")", ";", "unsigned", "Binary", "=", "(", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ";"], "ground_truth": ["return", "Binary", ";"], "File": "ARMCodeEmitter11", "Func": "getMachineSoImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68199, "Length": 60, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "unsigned", "Binary", "=", "getMachineOpValue", "(", "MI", ",", "MO", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "unsigned", "Rs", "=", "MO1", ".", "getReg", "(", ")", ";", "if", "(", "Rs", ")", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SOpc", ")", "{"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMCodeEmitter11", "Func": "getMachineSoRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68200, "Length": 142, "Cover_Rate": 0.4717607973421927} {"Template_token": ["", "switch", "(", "", "(", "Imm", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter11", "Func": "getShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68201, "Length": 46, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "unsigned", "Emitter", "<", "CodeEmitter", ">", "::", "getShiftOp", "(", "unsigned", "Imm", ")", "const", "{", "switch", "(", "", "(", "Imm", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter11", "Func": "getShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68202, "Length": 59, "Cover_Rate": 0.8194444444444444} {"Template_token": ["", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "E", ";", "++", "MBB", ")", "{", "MCE", ".", "StartMachineBasicBlock", "(", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "emitInstruction", "(", "*", "I", ")", ";", "}", "}", "while", "(", "MCE", ".", "finishFunction", "(", "MF", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter11", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68203, "Length": 93, "Cover_Rate": 0.33574007220216606} {"Template_token": ["", "CodeEmitter", "(", "TargetMachine", "&", "tm", ",", "JITCodeEmitter", "&", "mce", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "JTI", "(", "", ")", ",", "II", "(", "(", "const", "BaseInstrInfo", "*", ")", "tm", ".", "getInstrInfo", "(", ")", ")", ",", "TD", "(", "tm", ".", "getTargetData", "(", ")", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "", ")", ",", "MJTEs", "(", "", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ",", "IsThumb", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeEmitter12", "Func": "ARMCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68204, "Length": 83, "Cover_Rate": 1.0} {"Template_token": ["", "CodeEmitter", "(", "TargetMachine", "&", "tm", ",", "JITCodeEmitter", "&", "mce", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "JTI", "(", "", ")", ",", "II", "(", "(", "const", "BaseInstrInfo", "*", ")", "tm", ".", "getInstrInfo", "(", ")", ")", ",", "TD", "(", "tm", ".", "getTargetData", "(", ")", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "", ")", ",", "MJTEs", "(", "", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ",", "IsThumb", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeEmitter12", "Func": "ARMCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68205, "Length": 83, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";"], "File": "ARMCodeEmitter12", "Func": "emitBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68206, "Length": 23, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter12", "Func": "emitBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68207, "Length": 26, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "}", ")", ";", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "false", ")", ";", "emitWordLE", "(", "", ")", ";", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{", "uint32_t", "Val", "=", "uint32_t", "(", "*", "CI", "->", "getValue", "(", ")", ".", "getRawData", "(", ")", ")", ";", "emitWordLE", "(", "Val", ")", ";", "}", "else", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CV", ")", ")", "{", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "emitWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "emitDWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";"], "File": "ARMCodeEmitter12", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68208, "Length": 158, "Cover_Rate": 0.3237704918032787} {"Template_token": ["", "}", "else", "{", "const", "Constant", "*", "CV", "=", "MCPE", ".", "Val", ".", "ConstVal", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "CV", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "false", ")", ";", "emitWordLE", "(", "", ")", ";", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{"], "ground_truth": ["uint32_t", "Val", "=", "uint32_t", "(", "*", "CI", "->", "getValue", "(", ")", ".", "getRawData", "(", ")", ")", ";"], "File": "ARMCodeEmitter12", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68209, "Length": 154, "Cover_Rate": 0.3155737704918033} {"Template_token": ["", "unsigned", "OpIdx", "=", "", ";", "if", "(", "NumDefs", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "else", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRd", ")", "<<", "", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Lo16", "=", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ";", "Binary", "|=", "Lo16", "&", "", ";", "Binary", "|=", "(", "(", "Lo16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Hi16", "=", "(", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ">>", "", ")", ";", "Binary", "|=", "Hi16", "&", "", ";", "Binary", "|=", "(", "(", "Hi16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "uint32_t", "v", "=", "~", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "int32_t", "msb", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "", ";", "Binary", "|=", "(", "msb", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "uint32_t", "lsb", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", ";", "uint32_t", "widthm1", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", "-", "", ";", "Binary", "|=", "(", "widthm1", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "bool", "isUnary", "=", "MCID", ".", "TSFlags", "&", "", ";", "if", "(", "!", "isUnary", ")", "{", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "<<", "", ";"], "ground_truth": ["++", "OpIdx", ";"], "File": "ARMCodeEmitter12", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68210, "Length": 390, "Cover_Rate": 0.6724137931034483} {"Template_token": ["", "Binary", "|=", "(", "(", "Hi16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "uint32_t", "v", "=", "~", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "int32_t", "msb", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "", ";", "Binary", "|=", "(", "msb", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "uint32_t", "lsb", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", ";", "uint32_t", "widthm1", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", "-", "", ";", "Binary", "|=", "(", "widthm1", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "bool", "isUnary", "=", "MCID", ".", "TSFlags", "&", "", ";", "if", "(", "!", "isUnary", ")", "{", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "<<", "", ";", "++", "OpIdx", ";", "}", "}", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "emitWordLE", "(", "Binary", "|", "getMachineSoRegOpValue", "(", "MI", ",", "MCID", ",", "MO", ",", "OpIdx", ")", ")", ";", "return", ";", "}", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "emitWordLE", "(", "Binary", "|", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter12", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68211, "Length": 334, "Cover_Rate": 0.5758620689655173} {"Template_token": ["", "}", "case", "", ":", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "emitLEApcrelJTInstruction", "(", "MI", ")", ";", "break", ";", "}", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "emitPseudoInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitDataProcessingInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitMiscLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMulFrmInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitExtendInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitSaturateInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitVFPArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "emitVFPConversionInstruction", "(", "MI", ")", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMCodeEmitter12", "Func": "emitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68212, "Length": 185, "Cover_Rate": 0.4567901234567901} {"Template_token": ["", "void", "CodeEmitter", "::", "emitLEApcrelJTInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "MCID", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "Binary", "|=", "getRegisterNumbering", "(", "", ")", "<<", "", ";"], "ground_truth": ["Binary", "|=", "", "<<", "", ";"], "File": "ARMCodeEmitter12", "Func": "emitLEApcrelJTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68213, "Length": 76, "Cover_Rate": 0.6909090909090909} {"Template_token": ["", "void", "CodeEmitter", "::", "emitLEApcrelJTInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "MCID", ")", ";"], "ground_truth": ["Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";"], "File": "ARMCodeEmitter12", "Func": "emitLEApcrelJTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68214, "Length": 61, "Cover_Rate": 0.5545454545454546} {"Template_token": ["", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "bool", "Skipped", "=", "false", ";", "if", "(", "IsPrePost", "&&", "Form", "==", "", ")", "{", "++", "OpIdx", ";", "Skipped", "=", "true", ";", "}", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRd", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM2Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM2Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "AM2Opc", ")", ")", "Binary", "|=", "", "(", "AM2Opc", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "", "<<", "", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO2", ".", "getReg", "(", ")", ")", ")", ";", "Binary", "|=", "getRegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ShImm", "=", "", "(", "AM2Opc", ")", ")", "{", "Binary", "|=", "getShiftOp", "(", "AM2Opc", ")", "<<", "", ";", "Binary", "|=", "ShImm", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter12", "Func": "emitLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68215, "Length": 297, "Cover_Rate": 0.7369727047146402} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "bool", "IsUpdating", "=", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "IsUpdating", ")", "++", "OpIdx", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "", "Mode", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "Mode", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";"], "ground_truth": ["unsigned", "RegNum", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "ARMCodeEmitter12", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68216, "Length": 166, "Cover_Rate": 0.7477477477477478} {"Template_token": ["", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "", "Mode", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "Mode", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "unsigned", "RegNum", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", "&&", "RegNum", "<", "", ")", ";", "Binary", "|=", "", "<<", "RegNum", ";", "}", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter12", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68217, "Length": 141, "Cover_Rate": 0.6351351351351351} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "", "||", "MCID", ".", "Opcode", "==", "", ")", "{", "emitDataProcessingInstruction", "(", "MI", ",", "", ")", ";", "unsigned", "JTIndex", "=", "(", "MCID", ".", "Opcode", "==", "", ")", "?", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ":", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "emitInlineJumpTable", "(", "JTIndex", ")", ";", "return", ";", "}", "else", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "emitLoadStoreInstruction", "(", "MI", ",", "", ")", ";", "emitInlineJumpTable", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter12", "Func": "emitMiscBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68218, "Length": 108, "Cover_Rate": 0.5510204081632653} {"Template_token": ["", "if", "(", "!", "Skipped", "&&", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM3Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM3Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "Binary", "|=", "getRegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "", "<<", "", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "AM3Opc", ")", ")", "{", "Binary", "|=", "(", "ImmOffs", ">>", "", ")", "<<", "", ";", "Binary", "|=", "(", "ImmOffs", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter12", "Func": "emitMiscLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68219, "Length": 141, "Cover_Rate": 0.42727272727272725} {"Template_token": ["", "if", "(", "MCID", ".", "Opcode", "==", "", "||", "MCID", ".", "Opcode", "==", "", ")", "++", "OpIdx", ";", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM3Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM3Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "Binary", "|=", "getRegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "", "<<", "", ";"], "ground_truth": ["if", "(", "unsigned", "ImmOffs", "=", "", "(", "AM3Opc", ")", ")", "{"], "File": "ARMCodeEmitter12", "Func": "emitMiscLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68220, "Length": 167, "Cover_Rate": 0.5060606060606061} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "assert", "(", "(", "Binary", "&", "", ")", "==", "", "&&", "(", "Binary", "&", "", ")", "==", "", "&&", "(", "Binary", "&", "", ")", "==", "", "&&", "", ")", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "++", ")", ";", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "if", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "Binary", "|=", "encodeVFPRn", "(", "MI", ",", "OpIdx", "++", ")", ";", "if", "(", "OpIdx", "==", "MCID", ".", "getNumOperands", "(", ")", "||", "MCID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "||", "MCID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter12", "Func": "emitVFPArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68221, "Length": 135, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "unsigned", "getHiLo16ImmOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter12", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68222, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")", ",", "", ",", "true", ",", "false", ")", ";", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "emitExternalSymbolAddress", "(", "MO", ".", "getSymbolName", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{"], "ground_truth": ["const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";"], "File": "ARMCodeEmitter12", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68224, "Length": 105, "Cover_Rate": 0.4794520547945205} {"Template_token": ["", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "Binary", "|=", "SBits", "<<", "", ";", "if", "(", "SOpc", "==", "", ")", "return", "Binary", ";", "if", "(", "Rs", ")", "{", "assert", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", "==", "", ")", ";"], "ground_truth": ["return", "Binary", "|", "(", "getRegisterNumbering", "(", "Rs", ")", "<<", "", ")", ";"], "File": "ARMCodeEmitter12", "Func": "getMachineSoRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68225, "Length": 118, "Cover_Rate": 0.39864864864864863} {"Template_token": ["", "bool", "CodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "||", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "&&", "", ")", ";", "JTI", "=", "(", "(", "BaseTargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getJITInfo", "(", ")", ";", "II", "=", "(", "const", "BaseInstrInfo", "*", ")", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TD", "=", "MF", ".", "getTarget", "(", ")", ".", "getTargetData", "(", ")", ";", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MCPEs", "=", "&", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "MJTEs", "=", "", ";", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";", "IsPIC", "=", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "IsThumb", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ";", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ";", "MCE", ".", "setModuleInfo", "(", "MMI", ")", ";", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "", ")", ";"], "ground_truth": ["MCE", ".", "startFunction", "(", "MF", ")", ";"], "File": "ARMCodeEmitter12", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68226, "Length": 225, "Cover_Rate": 0.7234726688102894} {"Template_token": ["", "Skipped", "=", "true", ";", "}", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "ImplicitRd", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM2Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM2Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{"], "ground_truth": ["if", "(", "", "(", "AM2Opc", ")", ")", "Binary", "|=", "", "(", "AM2Opc", ")", ";"], "File": "ARMCodeEmitter13", "Func": "emitLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68227, "Length": 174, "Cover_Rate": 0.41330166270783847} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "bool", "IsUpdating", "=", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "IsUpdating", ")", "++", "OpIdx", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "", "Mode", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "Mode", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "unsigned", "RegNum", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", "&&", "RegNum", "<", "", ")", ";"], "ground_truth": ["Binary", "|=", "", "<<", "RegNum", ";"], "File": "ARMCodeEmitter13", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68228, "Length": 196, "Cover_Rate": 0.8596491228070176} {"Template_token": ["", "void", "CodeEmitter", "::", "emitLoadStoreMultipleInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "bool", "IsUpdating", "=", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "IsUpdating", ")", "++", "OpIdx", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";"], "ground_truth": ["", "Mode", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "File": "ARMCodeEmitter13", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68229, "Length": 91, "Cover_Rate": 0.3991228070175439} {"Template_token": ["", "bool", "isSPVFP", "=", "", ".", "contains", "(", "RegD", ")", ";", "RegD", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "RegD", ")", ";"], "ground_truth": ["if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegD", "<<", "", ";"], "File": "ARMCodeEmitter13", "Func": "encodeVFPRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68230, "Length": 34, "Cover_Rate": 0.3177570093457944} {"Template_token": ["", "unsigned", "CodeEmitter", "::", "encodeVFPRm", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "unsigned", "RegM", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "", ".", "contains", "(", "RegM", ")", ";"], "ground_truth": ["RegM", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "RegM", ")", ";"], "File": "ARMCodeEmitter13", "Func": "encodeVFPRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68231, "Length": 57, "Cover_Rate": 0.5757575757575758} {"Template_token": ["", "unsigned", "RegN", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "", ".", "contains", "(", "RegN", ")", ";", "RegN", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "RegN", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegN", "<<", "", ";", "else", "{", "Binary", "|=", "(", "(", "RegN", "&", "", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "(", "RegN", "&", "", ")", "<<", "", ";", "}"], "ground_truth": ["return", "Binary", ";"], "File": "ARMCodeEmitter13", "Func": "encodeVFPRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68232, "Length": 83, "Cover_Rate": 0.7757009345794392} {"Template_token": ["", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "", ")", ";", "return", "", ";", "}", "unsigned", "Reg", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "int32_t", "Imm12", "=", "MO1", ".", "getImm", "(", ")", ";", "if", "(", "Imm12", "==", "INT32_MIN", ")", "Imm12", "=", "", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "Imm12", "<", "", ")", "{"], "ground_truth": ["Imm12", "=", "-", "Imm12", ";"], "File": "ARMCodeEmitter13", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68233, "Length": 69, "Cover_Rate": 0.4423076923076923} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "", ")", ";", "return", "", ";", "}", "unsigned", "Reg", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "int32_t", "Imm12", "=", "MO1", ".", "getImm", "(", ")", ";", "if", "(", "Imm12", "==", "INT32_MIN", ")", "Imm12", "=", "", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "Imm12", "<", "", ")", "{"], "ground_truth": ["Imm12", "=", "-", "Imm12", ";"], "File": "ARMCodeEmitter13", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68234, "Length": 79, "Cover_Rate": 0.5064102564102564} {"Template_token": ["", "unsigned", "CodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")", ",", "", ",", "true", ",", "false", ")", ";"], "File": "ARMCodeEmitter13", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68235, "Length": 87, "Cover_Rate": 0.38666666666666666} {"Template_token": ["", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")", ",", "", ",", "true", ",", "false", ")", ";", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "emitExternalSymbolAddress", "(", "MO", ".", "getSymbolName", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Reloc", "=", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "?", "", ":", "", ";", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "Reloc", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "emitJumpTableAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "emitMachineBasicBlock", "(", "MO", ".", "getMBB", "(", ")", ",", "", ")", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMCodeEmitter13", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68236, "Length": 188, "Cover_Rate": 0.8355555555555556} {"Template_token": ["", "JTI", "=", "(", "(", "BaseTargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getJITInfo", "(", ")", ";", "II", "=", "(", "const", "BaseInstrInfo", "*", ")", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TD", "=", "MF", ".", "getTarget", "(", ")", ".", "getTargetData", "(", ")", ";", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MCPEs", "=", "&", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "MJTEs", "=", "", ";"], "ground_truth": ["if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";"], "File": "ARMCodeEmitter13", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68237, "Length": 97, "Cover_Rate": 0.31596091205211724} {"Template_token": ["", "CodeEmitter", "(", "TargetMachine", "&", "tm", ",", "JITCodeEmitter", "&", "mce", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "JTI", "(", "nullptr", ")", ",", "II", "(", "(", "const", "BaseInstrInfo", "*", ")", "tm", ".", "getInstrInfo", "(", ")", ")", ",", "TD", "(", "tm", ".", "getDataLayout", "(", ")", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "nullptr", ")", ",", "MJTEs", "(", "nullptr", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ",", "IsThumb", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeEmitter14", "Func": "ARMCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68238, "Length": 83, "Cover_Rate": 1.0} {"Template_token": ["", "CodeEmitter", "(", "TargetMachine", "&", "tm", ",", "JITCodeEmitter", "&", "mce", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "JTI", "(", "nullptr", ")", ",", "II", "(", "(", "const", "BaseInstrInfo", "*", ")", "tm", ".", "getInstrInfo", "(", ")", ")", ",", "TD", "(", "tm", ".", "getDataLayout", "(", ")", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "nullptr", ")", ",", "MJTEs", "(", "nullptr", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ",", "IsThumb", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeEmitter14", "Func": "ARMCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68239, "Length": 83, "Cover_Rate": 1.0} {"Template_token": ["", "return", ";", "}", "else", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Hi16", "=", "(", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ">>", "", ")", ";", "Binary", "|=", "Hi16", "&", "", ";", "Binary", "|=", "(", "(", "Hi16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "uint32_t", "v", "=", "~", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";", "int32_t", "msb", "=", "(", "", "-", "countLeadingZeros", "(", "v", ")", ")", "-", "", ";", "Binary", "|=", "(", "msb", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "uint32_t", "lsb", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", ";", "uint32_t", "widthm1", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", "-", "", ";", "Binary", "|=", "(", "widthm1", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "bool", "isUnary", "=", "MCID", ".", "TSFlags", "&", "", ";", "if", "(", "!", "isUnary", ")", "{", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "<<", "", ";", "++", "OpIdx", ";", "}", "}", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{"], "ground_truth": ["emitWordLE", "(", "Binary", "|", "getMachineSoRegOpValue", "(", "MI", ",", "MCID", ",", "MO", ",", "OpIdx", ")", ")", ";"], "File": "ARMCodeEmitter14", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68240, "Length": 351, "Cover_Rate": 0.5869565217391305} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";"], "File": "ARMCodeEmitter14", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68241, "Length": 19, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter14", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68242, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter14", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68243, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter14", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68244, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "unsigned", "NEONThumb2V8PostEncoder", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Val", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter14", "Func": "NEONThumb2V8PostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68245, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "MJTEs", "=", "nullptr", ";", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";", "IsPIC", "=", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "IsThumb", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ";", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ";", "MCE", ".", "setModuleInfo", "(", "MMI", ")", ";", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "", ")", ";"], "ground_truth": ["MCE", ".", "startFunction", "(", "MF", ")", ";"], "File": "ARMCodeEmitter14", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68246, "Length": 104, "Cover_Rate": 0.33766233766233766} {"Template_token": ["", "II", "=", "(", "const", "BaseInstrInfo", "*", ")", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TD", "=", "MF", ".", "getTarget", "(", ")", ".", "getDataLayout", "(", ")", ";", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MCPEs", "=", "&", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "MJTEs", "=", "", ";", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";", "IsPIC", "=", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "IsThumb", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ";", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ";", "MCE", ".", "setModuleInfo", "(", "MMI", ")", ";", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "", ")", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "E", ";", "++", "MBB", ")", "{", "MCE", ".", "StartMachineBasicBlock", "(", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";"], "ground_truth": ["I", "!=", "E", ";", "++", "I", ")", "emitInstruction", "(", "*", "I", ")", ";"], "File": "ARMCodeEmitter15", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68247, "Length": 228, "Cover_Rate": 0.742671009771987} {"Template_token": ["", "}", ")", ";", "if", "(", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "false", ")", ";", "emitWordLE", "(", "", ")", ";", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{", "uint32_t", "Val", "=", "*", "(", "uint32_t", "*", ")", "CI", "->", "getValue", "(", ")", ".", "getRawData", "(", ")", ";", "emitWordLE", "(", "Val", ")", ";", "}", "else", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CV", ")", ")", "{", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "emitWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "emitDWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter16", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68248, "Length": 175, "Cover_Rate": 0.3747323340471092} {"Template_token": ["", "MachineRelocation", "MR", "=", "Indirect", "?", "MachineRelocation", "::", "getIndirectSymbol", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "GV", ",", "ACPV", ",", "MayNeedFarStub", ")", ":", "MachineRelocation", "::", "getGV", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "GV", ",", "ACPV", ",", "MayNeedFarStub", ")", ";"], "ground_truth": ["MCE", ".", "addRelocation", "(", "MR", ")", ";"], "File": "ARMCodeEmitter16", "Func": "emitGlobalAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68249, "Length": 50, "Cover_Rate": 0.684931506849315} {"Template_token": ["", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "RegisterInfo", "::", "getRegisterNumbering", "(", "ImplicitRd", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "RegisterInfo", "::", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";"], "ground_truth": ["unsigned", "AM2Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";"], "File": "ARMCodeEmitter16", "Func": "emitLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68250, "Length": 118, "Cover_Rate": 0.32065217391304346} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", "Binary", "|=", "", "<<", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "unsigned", "RegNum", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", "&&", "RegNum", "<", "", ")", ";"], "ground_truth": ["Binary", "|=", "", "<<", "RegNum", ";"], "File": "ARMCodeEmitter16", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68251, "Length": 156, "Cover_Rate": 0.8125} {"Template_token": ["", "void", "CodeEmitter", "::", "emitMOVi2piecesInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MachineOperand", "&", "MO0", "=", "MI", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "MO1", ".", "isImm", "(", ")", "&&", "", "(", "MO1", ".", "isImm", "(", ")", ")", "!=", "-", "", "&&", "", ")", ";", "unsigned", "V1", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "V2", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "", ";", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "getMachineSoImmOpValue", "(", "V1", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "", ";"], "ground_truth": ["Binary", "|=", "", "<<", "", ";"], "File": "ARMCodeEmitter16", "Func": "emitMOVi2piecesInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68252, "Length": 176, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "break", ";", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitDataProcessingInstruction", "(", "MI", ",", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitLoadStoreInstruction", "(", "MI", ",", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitMiscLoadStoreInstruction", "(", "MI", ",", "", ")", ";", "break", ";", "}", "case", "", ":"], "ground_truth": ["emitMOVi2piecesInstruction", "(", "MI", ")", ";"], "File": "ARMCodeEmitter16", "Func": "emitPseudoInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68253, "Length": 116, "Cover_Rate": 0.3918918918918919} {"Template_token": ["", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "switch", "(", "Form", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "", ")", ";", "break", ";", "case", "", ":", "Binary", "|=", "encodeVFPRn", "(", "MI", ",", "", ")", ";", "break", ";", "case", "", ":", "Binary", "|=", "encodeVFPRm", "(", "MI", ",", "", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter16", "Func": "emitVFPConversionInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68254, "Length": 78, "Cover_Rate": 0.33620689655172414} {"Template_token": ["", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "", ")", ";", "unsigned", "NumRegs", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "++", "NumRegs", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter16", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68255, "Length": 144, "Cover_Rate": 0.8135593220338984} {"Template_token": ["", "unsigned", "CodeEmitter", "::", "getMachineSoRegOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "TargetInstrDesc", "&", "TID", ",", "const", "MachineOperand", "&", "MO", ",", "unsigned", "OpIdx", ")", "{", "unsigned", "Binary", "=", "getMachineOpValue", "(", "MI", ",", "MO", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "unsigned", "Rs", "=", "MO1", ".", "getReg", "(", ")", ";", "if", "(", "Rs", ")", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SOpc", ")", "{"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMCodeEmitter16", "Func": "getMachineSoRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68256, "Length": 166, "Cover_Rate": 0.5570469798657718} {"Template_token": ["", "MCPEs", "=", "&", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "MJTEs", "=", "", ";", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";", "IsPIC", "=", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "MCE", ".", "setModuleInfo", "(", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ")", ";", "do", "{"], "ground_truth": ["DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "", ")", ";"], "File": "ARMCodeEmitter16", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68257, "Length": 95, "Cover_Rate": 0.3177257525083612} {"Template_token": ["", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "MCE", ".", "setModuleInfo", "(", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ")", ";", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "", ")", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "E", ";", "++", "MBB", ")", "{", "MCE", ".", "StartMachineBasicBlock", "(", "MBB", ")", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";"], "File": "ARMCodeEmitter16", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68258, "Length": 109, "Cover_Rate": 0.36454849498327757} {"Template_token": ["", "TD", "=", "(", "(", "const", "TargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getTargetData", "(", ")", ";", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MCPEs", "=", "&", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "MJTEs", "=", "", ";", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";", "IsPIC", "=", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "IsThumb", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ";", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ";", "MCE", ".", "setModuleInfo", "(", "MMI", ")", ";", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "", ")", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "E", ";", "++", "MBB", ")", "{", "MCE", ".", "StartMachineBasicBlock", "(", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "emitInstruction", "(", "*", "I", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter17", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68259, "Length": 223, "Cover_Rate": 0.696875} {"Template_token": ["", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MCPEs", "=", "&", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "MJTEs", "=", "", ";", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";", "IsPIC", "=", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "IsThumb", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ";", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ";", "MCE", ".", "setModuleInfo", "(", "MMI", ")", ";", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "", ")", ";"], "ground_truth": ["MCE", ".", "startFunction", "(", "MF", ")", ";"], "File": "ARMCodeEmitter17", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68260, "Length": 133, "Cover_Rate": 0.415625} {"Template_token": ["", "void", "CodeEmitter", "::", "addPCLabel", "(", "unsigned", "LabelID", ")", "{", "DOUT", "<<", "", "<<", "LabelID", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "'\\n'", ";"], "ground_truth": ["JTI", "->", "addPCLabelAddr", "(", "LabelID", ",", "MCE", ".", "getCurrentPCValue", "(", ")", ")", ";"], "File": "ARMCodeEmitter19", "Func": "addPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68262, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "CodeEmitter", "(", "TargetMachine", "&", "tm", ",", "MachineCodeEmitter", "&", "mce", ",", "const", "InstrInfo", "&", "ii", ",", "const", "TargetData", "&", "td", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", ",", "JTI", "(", "", ")", ",", "II", "(", "&", "ii", ")", ",", "TD", "(", "&", "td", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "", ")", ",", "MJTEs", "(", "", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeEmitter19", "Func": "ARMCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68263, "Length": 78, "Cover_Rate": 1.0} {"Template_token": ["", "CodeEmitter", "(", "TargetMachine", "&", "tm", ",", "MachineCodeEmitter", "&", "mce", ",", "const", "InstrInfo", "&", "ii", ",", "const", "TargetData", "&", "td", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", ",", "JTI", "(", "", ")", ",", "II", "(", "&", "ii", ")", ",", "TD", "(", "&", "td", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "", ")", ",", "MJTEs", "(", "", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeEmitter19", "Func": "ARMCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68264, "Length": 78, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "CodeEmitter", "(", "TM", ",", "MCE", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter19", "Func": "createARMCodeEmitterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68265, "Length": 10, "Cover_Rate": 0.4} {"Template_token": ["", "return", "new", "CodeEmitter", "(", "TM", ",", "MCE", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter19", "Func": "createARMCodeEmitterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68266, "Length": 10, "Cover_Rate": 0.4} {"Template_token": ["", "void", "CodeEmitter", "::", "emitBranchInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "TID", ".", "Opcode", "==", "", ")", "abort", "(", ")", ";"], "ground_truth": ["unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";"], "File": "ARMCodeEmitter19", "Func": "emitBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68267, "Length": 42, "Cover_Rate": 0.5753424657534246} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "TID", ".", "Opcode", "==", "", ")", "abort", "(", ")", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";"], "ground_truth": ["Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";"], "File": "ARMCodeEmitter19", "Func": "emitBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68268, "Length": 43, "Cover_Rate": 0.589041095890411} {"Template_token": ["", "else", "emitGlobalAddress", "(", "GV", ",", "", ",", "ACPV", "->", "isStub", "(", ")", "||", "isa", "<", "Function", ">", "(", "GV", ")", ",", "(", "intptr_t", ")", "ACPV", ")", ";", "}", "else", "{", "assert", "(", "!", "ACPV", "->", "isNonLazyPointer", "(", ")", "&&", "", ")", ";", "emitExternalSymbolAddress", "(", "ACPV", "->", "getSymbol", "(", ")", ",", "", ")", ";", "}", "emitWordLE", "(", "", ")", ";", "}", "else", "{", "Constant", "*", "CV", "=", "MCPE", ".", "Val", ".", "ConstVal", ";", "DOUT", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "DOUT", "<<", "F", "->", "getName", "(", ")", ";", "else", "DOUT", "<<", "*", "CV", ";", "DOUT", "<<", "'\\n'", ";", "if", "(", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ")", ";", "emitWordLE", "(", "", ")", ";", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{", "uint32_t", "Val", "=", "*", "(", "uint32_t", "*", ")", "CI", "->", "getValue", "(", ")", ".", "getRawData", "(", ")", ";", "emitWordLE", "(", "Val", ")", ";", "}", "else", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CV", ")", ")", "{", "if", "(", "CFP", "->", "getType", "(", ")", "==", "Type", "::", "FloatTy", ")", "emitWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "if", "(", "CFP", "->", "getType", "(", ")", "==", "Type", "::", "DoubleTy", ")", "emitDWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "{", "assert", "(", "", "&&", "", ")", ";", "abort", "(", ")", ";", "}", "}", "else", "{", "assert", "(", "", "&&", "", ")", ";", "abort", "(", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMCodeEmitter19", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68269, "Length": 309, "Cover_Rate": 0.6242424242424243} {"Template_token": ["", "bool", "isUnary", "=", "TID", ".", "TSFlags", "&", "", ";", "if", "(", "!", "isUnary", ")", "{", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "RegisterInfo", "::", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "<<", "", ";", "++", "OpIdx", ";", "}", "}", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "(", "TID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "emitWordLE", "(", "Binary", "|", "getMachineSoRegOpValue", "(", "MI", ",", "TID", ",", "MO", ",", "OpIdx", ")", ")", ";", "return", ";", "}", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "emitWordLE", "(", "Binary", "|", "RegisterInfo", "::", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter19", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68270, "Length": 122, "Cover_Rate": 0.4250871080139373} {"Template_token": ["", "bool", "isUnary", "=", "TID", ".", "TSFlags", "&", "", ";", "if", "(", "!", "isUnary", ")", "{", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "RegisterInfo", "::", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "<<", "", ";", "++", "OpIdx", ";", "}", "}", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "(", "TID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "emitWordLE", "(", "Binary", "|", "getMachineSoRegOpValue", "(", "MI", ",", "TID", ",", "MO", ",", "OpIdx", ")", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "MO", ".", "isReg", "(", ")", ")", "{"], "File": "ARMCodeEmitter19", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68271, "Length": 103, "Cover_Rate": 0.3588850174216028} {"Template_token": ["", "DOUT", "<<", "", "<<", "std", "::", "hex", "<<", "std", "::", "setw", "(", "", ")", "<<", "std", "::", "setfill", "(", "'0'", ")", "<<", "(", "unsigned", ")", "Binary", "<<", "std", "::", "dec", "<<", "", ";", "DOUT", "<<", "", "<<", "std", "::", "hex", "<<", "std", "::", "setw", "(", "", ")", "<<", "std", "::", "setfill", "(", "'0'", ")", "<<", "(", "unsigned", ")", "(", "Binary", ">>", "", ")", "<<", "std", "::", "dec", "<<", "", ";"], "ground_truth": ["MCE", ".", "emitDWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter19", "Func": "emitDWordLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68272, "Length": 77, "Cover_Rate": 0.8850574712643678} {"Template_token": ["", "JTI", "->", "addJumpTableBaseAddr", "(", "JTIndex", ",", "JTBase", ")", ";", "DOUT", "<<", "", "<<", "JTIndex", "<<", "", "<<", "(", "void", "*", ")", "JTBase", "<<", "'\\n'", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "MBBs", "=", "(", "*", "MJTEs", ")", "[", "JTIndex", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IsPIC", ")", "emitMachineBasicBlock", "(", "MBBs", "[", "i", "]", ",", "", ",", "JTBase", ")", ";"], "ground_truth": ["else", "emitMachineBasicBlock", "(", "MBBs", "[", "i", "]", ",", "", ")", ";"], "File": "ARMCodeEmitter19", "Func": "emitInlineJumpTable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68275, "Length": 96, "Cover_Rate": 0.768} {"Template_token": ["", "case", "", ":", "case", "", ":", "emitLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitMiscLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMulFrmInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitExtendInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitVFPArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "emitVFPConversionInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitVFPLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["emitVFPLoadStoreMultipleInstruction", "(", "MI", ")", ";"], "File": "ARMCodeEmitter19", "Func": "emitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68276, "Length": 139, "Cover_Rate": 0.4929078014184397} {"Template_token": ["", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", "Binary", "|=", "", "<<", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";"], "File": "ARMCodeEmitter19", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68277, "Length": 126, "Cover_Rate": 0.65625} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "unsigned", "RegNum", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", "&&", "RegNum", "<", "", ")", ";"], "File": "ARMCodeEmitter19", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68278, "Length": 61, "Cover_Rate": 0.3177083333333333} {"Template_token": ["", "if", "(", "TID", ".", "Opcode", "==", "", "||", "TID", ".", "Opcode", "==", "", ")", "{", "emitDataProcessingInstruction", "(", "MI", ",", "", ")", ";", "unsigned", "JTIndex", "=", "(", "TID", ".", "Opcode", "==", "", ")", "?", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ":", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "emitInlineJumpTable", "(", "JTIndex", ")", ";", "return", ";", "}", "else", "if", "(", "TID", ".", "Opcode", "==", "", ")", "{", "emitLoadStoreInstruction", "(", "MI", ",", "", ")", ";", "emitInlineJumpTable", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ")", ";", "return", ";", "}", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "if", "(", "TID", ".", "Opcode", "==", "", ")", "Binary", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", ";", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter19", "Func": "emitMiscBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68279, "Length": 150, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "}", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "RegisterInfo", "::", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM3Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM3Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "Binary", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "", "<<", "", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "AM3Opc", ")", ")", "{", "Binary", "|=", "(", "ImmOffs", ">>", "", ")", "<<", "", ";", "Binary", "|=", "(", "ImmOffs", "&", "", ")", ";", "}"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter19", "Func": "emitMiscLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68280, "Length": 191, "Cover_Rate": 0.610223642172524} {"Template_token": ["", "void", "CodeEmitter", "::", "emitMOVi2piecesInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MachineOperand", "&", "MO0", "=", "MI", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "MO1", ".", "isImm", "(", ")", "&&", "", ")", ";", "unsigned", "V1", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "V2", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "", ";", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "getMachineSoImmOpValue", "(", "", "(", "V1", ")", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";"], "ground_truth": ["Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "", ";"], "File": "ARMCodeEmitter19", "Func": "emitMOVi2piecesInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68281, "Length": 150, "Cover_Rate": 0.7317073170731707} {"Template_token": ["", "abort", "(", ")", ";", "}", "break", ";", "}", "case", "TargetInstrInfo", "::", "DBG_LABEL", ":", "case", "TargetInstrInfo", "::", "EH_LABEL", ":", "MCE", ".", "emitLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "TargetInstrInfo", "::", "IMPLICIT_DEF", ":", "case", "TargetInstrInfo", "::", "DECLARE", ":", "case", "", ":", "break", ";", "case", "", ":", "emitConstPoolInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitDataProcessingInstruction", "(", "MI", ",", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["emitLoadStoreInstruction", "(", "MI", ",", "", ",", "", ")", ";"], "File": "ARMCodeEmitter19", "Func": "emitPseudoInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68282, "Length": 127, "Cover_Rate": 0.4150326797385621} {"Template_token": ["", "void", "CodeEmitter", "::", "emitVFPLoadStoreMultipleInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "", ")", ";"], "ground_truth": ["unsigned", "NumRegs", "=", "", ";"], "File": "ARMCodeEmitter19", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68283, "Length": 99, "Cover_Rate": 0.559322033898305} {"Template_token": ["", "void", "CodeEmitter", "::", "emitVFPLoadStoreMultipleInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "", ")", ";", "unsigned", "NumRegs", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "++", "NumRegs", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter19", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68284, "Length": 155, "Cover_Rate": 0.8757062146892656} {"Template_token": ["", "void", "CodeEmitter", "::", "emitWordLE", "(", "unsigned", "Binary", ")", "{", "DOUT", "<<", "", "<<", "std", "::", "hex", "<<", "std", "::", "setw", "(", "", ")", "<<", "std", "::", "setfill", "(", "'0'", ")", "<<", "Binary", "<<", "std", "::", "dec", "<<", "", ";", "MCE", ".", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter19", "Func": "emitWordLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68285, "Length": 47, "Cover_Rate": 1.0} {"Template_token": ["", "DOUT", "<<", "", "<<", "std", "::", "hex", "<<", "std", "::", "setw", "(", "", ")", "<<", "std", "::", "setfill", "(", "'0'", ")", "<<", "Binary", "<<", "std", "::", "dec", "<<", "", ";"], "ground_truth": ["MCE", ".", "emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter19", "Func": "emitWordLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68286, "Length": 37, "Cover_Rate": 0.7872340425531915} {"Template_token": ["", "RegD", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "RegD", ",", "isSPVFP", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegD", "<<", "", ";", "else", "{"], "ground_truth": ["Binary", "|=", "(", "(", "RegD", "&", "", ")", ">>", "", ")", "<<", "", ";"], "File": "ARMCodeEmitter19", "Func": "encodeVFPRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68287, "Length": 38, "Cover_Rate": 0.3958333333333333} {"Template_token": ["", "RegM", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "RegM", ",", "isSPVFP", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegM", ";", "else", "{", "Binary", "|=", "(", "(", "RegM", "&", "", ")", ">>", "", ")", ";", "Binary", "|=", "(", "RegM", "&", "", ")", "<<", "", ";", "}"], "ground_truth": ["return", "Binary", ";"], "File": "ARMCodeEmitter19", "Func": "encodeVFPRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68288, "Length": 48, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "bool", "isSPVFP", "=", "false", ";", "RegN", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "RegN", ",", "isSPVFP", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegN", "<<", "", ";", "else", "{", "Binary", "|=", "(", "(", "RegN", "&", "", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "(", "RegN", "&", "", ")", "<<", "", ";", "}", "return", "Binary", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter19", "Func": "encodeVFPRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68289, "Length": 58, "Cover_Rate": 0.6041666666666666} {"Template_token": ["", "unsigned", "RegN", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "false", ";"], "ground_truth": ["RegN", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "RegN", ",", "isSPVFP", ")", ";"], "File": "ARMCodeEmitter19", "Func": "encodeVFPRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68290, "Length": 35, "Cover_Rate": 0.3645833333333333} {"Template_token": ["", "case", "", ":", "Binary", "|=", "", "<<", "", ";", "break", ";", "case", "", ":", "Binary", "|=", "", "<<", "", ";", "break", ";"], "ground_truth": ["case", "", ":", "Binary", "|=", "", "<<", "", ";", "break", ";"], "File": "ARMCodeEmitter19", "Func": "getAddrModeUPBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68291, "Length": 33, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "emitExternalSymbolAddress", "(", "MO", ".", "getSymbolName", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Reloc", "=", "(", "(", "TID", ".", "TSFlags", "&", "", ")", "==", "", ")", "?", "", ":", "", ";", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "Reloc", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "emitJumpTableAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "emitMachineBasicBlock", "(", "MO", ".", "getMBB", "(", ")", ",", "", ")", ";"], "ground_truth": ["else", "{"], "File": "ARMCodeEmitter19", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68292, "Length": 114, "Cover_Rate": 0.5022026431718062} {"Template_token": ["", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")", ",", "", ",", "true", ")", ";", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "emitExternalSymbolAddress", "(", "MO", ".", "getSymbolName", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Reloc", "=", "(", "(", "TID", ".", "TSFlags", "&", "", ")", "==", "", ")", "?", "", ":", "", ";", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "Reloc", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "emitJumpTableAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "emitMachineBasicBlock", "(", "MO", ".", "getMBB", "(", ")", ",", "", ")", ";", "else", "{", "cerr", "<<", "", "<<", "MO", "<<", "", ";", "abort", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter19", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68293, "Length": 171, "Cover_Rate": 0.7533039647577092} {"Template_token": ["", "unsigned", "CodeEmitter", "::", "getMachineSoImmOpValue", "(", "unsigned", "SoImm", ")", "{"], "ground_truth": ["unsigned", "Binary", "=", "(", "", "(", "SoImm", ")", ">>", "", ")", "<<", "", ";"], "File": "ARMCodeEmitter19", "Func": "getMachineSoImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68294, "Length": 23, "Cover_Rate": 0.575} {"Template_token": ["", "unsigned", "Binary", "=", "(", "", "(", "SoImm", ")", ">>", "", ")", "<<", "", ";"], "ground_truth": ["Binary", "|=", "", "(", "SoImm", ")", ";"], "File": "ARMCodeEmitter19", "Func": "getMachineSoImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68295, "Length": 21, "Cover_Rate": 0.525} {"Template_token": ["", "switch", "(", "SOpc", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":", "SBits", "=", "", ";", "break", ";"], "File": "ARMCodeEmitter19", "Func": "getMachineSoRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68296, "Length": 113, "Cover_Rate": 0.3741721854304636} {"Template_token": ["", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMCodeEmitter19", "Func": "getShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68297, "Length": 27, "Cover_Rate": 0.38028169014084506} {"Template_token": ["", "bool", "CodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "||", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "&&", "", ")", ";", "II", "=", "(", "(", "TargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getInstrInfo", "(", ")", ";", "TD", "=", "(", "(", "TargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getTargetData", "(", ")", ";", "JTI", "=", "(", "(", "TargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getJITInfo", "(", ")", ";", "MCPEs", "=", "&", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";", "IsPIC", "=", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "do", "{", "DOUT", "<<", "", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";"], "ground_truth": ["MBB", "!=", "E", ";", "++", "MBB", ")", "{"], "File": "ARMCodeEmitter19", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68298, "Length": 200, "Cover_Rate": 0.7782101167315175} {"Template_token": ["", "CodeEmitter", "(", "TargetMachine", "&", "tm", ",", "JITCodeEmitter", "&", "mce", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", ",", "JTI", "(", "", ")", ",", "II", "(", "(", "InstrInfo", "*", ")", "tm", ".", "getInstrInfo", "(", ")", ")", ",", "TD", "(", "tm", ".", "getTargetData", "(", ")", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "", ")", ",", "MJTEs", "(", "", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "ARMCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68299, "Length": 78, "Cover_Rate": 1.0} {"Template_token": ["", "CodeEmitter", "(", "TargetMachine", "&", "tm", ",", "JITCodeEmitter", "&", "mce", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", ",", "JTI", "(", "", ")", ",", "II", "(", "(", "InstrInfo", "*", ")", "tm", ".", "getInstrInfo", "(", ")", ")", ",", "TD", "(", "tm", ".", "getTargetData", "(", ")", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "", ")", ",", "MJTEs", "(", "", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "ARMCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68300, "Length": 78, "Cover_Rate": 1.0} {"Template_token": ["", "void", "CodeEmitter", "::", "emitConstPoolAddress", "(", "unsigned", "CPI", ",", "unsigned", "Reloc", ")", "{"], "ground_truth": ["MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getConstPool", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "CPI", ",", "", ",", "true", ")", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitConstPoolAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68301, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getConstPool", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "CPI", ",", "", ",", "true", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "emitConstPoolAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68302, "Length": 25, "Cover_Rate": 0.6756756756756757} {"Template_token": ["", "if", "(", "GV", ")", "{", "Reloc", "::", "Model", "RelocM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ",", "(", "intptr_t", ")", "ACPV", ")", ";", "}", "else", "{", "emitExternalSymbolAddress", "(", "ACPV", "->", "getSymbol", "(", ")", ",", "", ")", ";", "}", "emitWordLE", "(", "", ")", ";", "}", "else", "{", "const", "Constant", "*", "CV", "=", "MCPE", ".", "Val", ".", "ConstVal", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "CV", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "false", ")", ";", "emitWordLE", "(", "", ")", ";", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{", "uint32_t", "Val", "=", "*", "(", "uint32_t", "*", ")", "CI", "->", "getValue", "(", ")", ".", "getRawData", "(", ")", ";", "emitWordLE", "(", "Val", ")", ";", "}", "else", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CV", ")", ")", "{", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "emitWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "emitDWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68303, "Length": 321, "Cover_Rate": 0.6829787234042554} {"Template_token": ["", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "CV", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "false", ")", ";", "emitWordLE", "(", "", ")", ";", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{", "uint32_t", "Val", "=", "*", "(", "uint32_t", "*", ")", "CI", "->", "getValue", "(", ")", ".", "getRawData", "(", ")", ";", "emitWordLE", "(", "Val", ")", ";", "}", "else", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CV", ")", ")", "{", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "emitWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "emitDWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68304, "Length": 220, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "TID", ")", ";", "unsigned", "NumDefs", "=", "TID", ".", "getNumDefs", "(", ")", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "NumDefs", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "else", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "RegisterInfo", "::", "getRegisterNumbering", "(", "ImplicitRd", ")", "<<", "", ")", ";", "if", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "bool", "isUnary", "=", "TID", ".", "TSFlags", "&", "", ";", "if", "(", "!", "isUnary", ")", "{"], "ground_truth": ["if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "RegisterInfo", "::", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68305, "Length": 120, "Cover_Rate": 0.4013377926421405} {"Template_token": ["", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO2", ".", "isReg", "(", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO1", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO2", ")", ";", "++", "OpIdx", ";", "}", "else", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO1", ")", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isImm", "(", ")", "&&", "!", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "Binary", "|=", "(", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "/", "", ")", "<<", "", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitExtendInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68306, "Length": 164, "Cover_Rate": 0.841025641025641} {"Template_token": ["", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getExtSym", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "ES", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "emitExternalSymbolAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68307, "Length": 21, "Cover_Rate": 0.6} {"Template_token": ["", "void", "CodeEmitter", "::", "emitExternalSymbolAddress", "(", "const", "char", "*", "ES", ",", "unsigned", "Reloc", ")", "{"], "ground_truth": ["MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getExtSym", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "ES", ")", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitExternalSymbolAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68308, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "void", "CodeEmitter", "::", "emitGlobalAddress", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "Reloc", ",", "bool", "MayNeedFarStub", ",", "bool", "Indirect", ",", "intptr_t", "ACPV", ")", "{"], "ground_truth": ["MachineRelocation", "MR", "=", "Indirect", "?", "MachineRelocation", "::", "getIndirectSymbol", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "const_cast", "<", "GlobalValue", "*", ">", "(", "GV", ")", ",", "ACPV", ",", "MayNeedFarStub", ")", ":", "MachineRelocation", "::", "getGV", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "const_cast", "<", "GlobalValue", "*", ">", "(", "GV", ")", ",", "ACPV", ",", "MayNeedFarStub", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitGlobalAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68309, "Length": 80, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "case", "", ":", "emitPseudoInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitDataProcessingInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitMiscLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMulFrmInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitExtendInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitVFPArithInstruction", "(", "MI", ")", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMCodeEmitter1", "Func": "emitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68310, "Length": 133, "Cover_Rate": 0.42765273311897106} {"Template_token": ["", "void", "CodeEmitter", "::", "emitJumpTableAddress", "(", "unsigned", "JTIndex", ",", "unsigned", "Reloc", ")", "{", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getJumpTable", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "JTIndex", ",", "", ",", "true", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "emitJumpTableAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68311, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "void", "CodeEmitter", "::", "emitLEApcrelJTInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "TID", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "Binary", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "", ")", "<<", "", ";"], "ground_truth": ["Binary", "|=", "", "<<", "", ";"], "File": "ARMCodeEmitter1", "Func": "emitLEApcrelJTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68313, "Length": 78, "Cover_Rate": 0.6964285714285714} {"Template_token": ["", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "TID", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "Binary", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "", ")", "<<", "", ";", "Binary", "|=", "", "<<", "", ";", "emitJumpTableAddress", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ",", "", ")", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitLEApcrelJTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68314, "Length": 77, "Cover_Rate": 0.6875} {"Template_token": ["", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM2Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM2Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "AM2Opc", ")", ")", "Binary", "|=", "", "(", "AM2Opc", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "", "<<", "", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO2", ".", "getReg", "(", ")", ")", ")", ";", "Binary", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ShImm", "=", "", "(", "AM2Opc", ")", ")", "{", "Binary", "|=", "getShiftOp", "(", "AM2Opc", ")", "<<", "", ";"], "ground_truth": ["Binary", "|=", "ShImm", "<<", "", ";"], "File": "ARMCodeEmitter1", "Func": "emitLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68315, "Length": 181, "Cover_Rate": 0.49184782608695654} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "IsUpdating", ")", "++", "OpIdx", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "unsigned", "RegNum", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", "&&", "RegNum", "<", "", ")", ";", "Binary", "|=", "", "<<", "RegNum", ";", "}"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68316, "Length": 171, "Cover_Rate": 0.76} {"Template_token": ["", "void", "CodeEmitter", "::", "emitMachineBasicBlock", "(", "MachineBasicBlock", "*", "BB", ",", "unsigned", "Reloc", ",", "intptr_t", "JTBase", ")", "{", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getBB", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "BB", ",", "JTBase", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "emitMachineBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68317, "Length": 39, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "OpIdx", "==", "TID", ".", "getNumOperands", "(", ")", "||", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "||", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";"], "ground_truth": ["unsigned", "ShiftAmt", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitMiscArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68319, "Length": 135, "Cover_Rate": 0.7258064516129032} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "OpIdx", "==", "TID", ".", "getNumOperands", "(", ")", "||", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "||", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO", ")", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitMiscArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68320, "Length": 89, "Cover_Rate": 0.478494623655914} {"Template_token": ["", "emitLoadStoreInstruction", "(", "MI", ",", "", ")", ";", "emitInlineJumpTable", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ")", ";", "return", ";", "}", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";"], "ground_truth": ["if", "(", "TID", ".", "Opcode", "==", "", "||", "TID", ".", "Opcode", "==", "", ")", "Binary", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitMiscBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68321, "Length": 67, "Cover_Rate": 0.3383838383838384} {"Template_token": ["", "emitInlineJumpTable", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ")", ";", "return", ";", "}", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "if", "(", "TID", ".", "Opcode", "==", "", "||", "TID", ".", "Opcode", "==", "", ")", "Binary", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "", ")", ";"], "ground_truth": ["else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitMiscBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68322, "Length": 70, "Cover_Rate": 0.35353535353535354} {"Template_token": ["", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "emitMiscInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68323, "Length": 26, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "Skipped", "=", "true", ";", "}", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "TID", ".", "Opcode", "==", "", "||", "TID", ".", "Opcode", "==", "", ")", "++", "OpIdx", ";", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "RegisterInfo", "::", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM3Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM3Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "Binary", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "", "<<", "", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "AM3Opc", ")", ")", "{", "Binary", "|=", "(", "ImmOffs", ">>", "", ")", "<<", "", ";", "Binary", "|=", "(", "ImmOffs", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "emitMiscLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68324, "Length": 207, "Cover_Rate": 0.6197604790419161} {"Template_token": ["", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "RegisterInfo", "::", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM3Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM3Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "Binary", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "", "<<", "", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "AM3Opc", ")", ")", "{", "Binary", "|=", "(", "ImmOffs", ">>", "", ")", "<<", "", ";", "Binary", "|=", "(", "ImmOffs", "&", "", ")", ";", "}", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "emitMiscLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68325, "Length": 179, "Cover_Rate": 0.5359281437125748} {"Template_token": ["", "unsigned", "OpIdx", "=", "", ";", "if", "(", "TID", ".", "getNumDefs", "(", ")", "==", "", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";"], "ground_truth": ["Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";"], "File": "ARMCodeEmitter1", "Func": "emitMulFrmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68326, "Length": 61, "Cover_Rate": 0.35260115606936415} {"Template_token": ["", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "TID", ".", "getNumOperands", "(", ")", ">", "OpIdx", "&&", "!", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "emitMulFrmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68327, "Length": 73, "Cover_Rate": 0.42196531791907516} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "switch", "(", "Opcode", ")", "{"], "ground_truth": ["default", ":", "break", ";"], "File": "ARMCodeEmitter1", "Func": "emitPseudoMoveInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68328, "Length": 48, "Cover_Rate": 0.3018867924528302} {"Template_token": ["", "assert", "(", "(", "Binary", "&", "", ")", "==", "", "&&", "(", "Binary", "&", "", ")", "==", "", "&&", "(", "Binary", "&", "", ")", "==", "", "&&", "", ")", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "++", ")", ";", "if", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";"], "ground_truth": ["if", "(", "(", "TID", ".", "TSFlags", "&", "", ")", "==", "", ")", "Binary", "|=", "encodeVFPRn", "(", "MI", ",", "OpIdx", "++", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitVFPArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68329, "Length": 80, "Cover_Rate": 0.41025641025641024} {"Template_token": ["", "switch", "(", "Form", ")", "{", "default", ":", "break", ";", "case", "", ":", "Binary", "|=", "encodeVFPRm", "(", "MI", ",", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Binary", "|=", "encodeVFPRn", "(", "MI", ",", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "", ")", ";", "break", ";", "}", "if", "(", "Form", "==", "", ")", "Binary", "|=", "encodeVFPRn", "(", "MI", ",", "", ")", ";", "else", "if", "(", "Form", "==", "", ")", "Binary", "|=", "encodeVFPRm", "(", "MI", ",", "", ")", ";", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "emitVFPConversionInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68330, "Length": 95, "Cover_Rate": 0.40948275862068967} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "IsUpdating", ")", "++", "OpIdx", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "+", "", ")", ";", "unsigned", "NumRegs", "=", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "++", "NumRegs", ";", "}", "Binary", "|=", "NumRegs", "*", "", ";", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68331, "Length": 159, "Cover_Rate": 0.75} {"Template_token": ["", "unsigned", "RegD", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "false", ";", "RegD", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "RegD", ",", "&", "isSPVFP", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegD", "<<", "", ";", "else", "{", "Binary", "|=", "(", "(", "RegD", "&", "", ")", ">>", "", ")", "<<", "", ";"], "ground_truth": ["Binary", "|=", "(", "RegD", "&", "", ")", "<<", "", ";"], "File": "ARMCodeEmitter1", "Func": "encodeVFPRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68332, "Length": 73, "Cover_Rate": 0.7525773195876289} {"Template_token": ["", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "false", ";", "RegM", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "RegM", ",", "&", "isSPVFP", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegM", ";", "else", "{", "Binary", "|=", "(", "(", "RegM", "&", "", ")", ">>", "", ")", ";", "Binary", "|=", "(", "RegM", "&", "", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "encodeVFPRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68333, "Length": 56, "Cover_Rate": 0.6292134831460674} {"Template_token": ["", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "false", ";", "RegN", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "RegN", ",", "&", "isSPVFP", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegN", "<<", "", ";", "else", "{", "Binary", "|=", "(", "(", "RegN", "&", "", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "(", "RegN", "&", "", ")", "<<", "", ";", "}", "return", "Binary", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "encodeVFPRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68334, "Length": 64, "Cover_Rate": 0.6597938144329897} {"Template_token": ["", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "", "<<", "", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "getAddrModeSBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68335, "Length": 32, "Cover_Rate": 0.3404255319148936} {"Template_token": ["", "unsigned", "CodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "RegisterInfo", "::", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")", ",", "", ",", "true", ",", "false", ")", ";", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "emitExternalSymbolAddress", "(", "MO", ".", "getSymbolName", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Reloc", "=", "(", "(", "TID", ".", "TSFlags", "&", "", ")", "==", "", ")", "?", "", ":", "", ";", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "Reloc", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "emitJumpTableAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "emitMachineBasicBlock", "(", "MO", ".", "getMBB", "(", ")", ",", "", ")", ";", "else", "{", "errs", "(", ")", "<<", "MO", ";", "llvm_unreachable", "(", "", ")", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68336, "Length": 212, "Cover_Rate": 0.9298245614035088} {"Template_token": ["", "if", "(", "Rs", ")", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "Binary", "|=", "SBits", "<<", "", ";", "if", "(", "SOpc", "==", "", ")", "return", "Binary", ";", "if", "(", "Rs", ")", "{"], "ground_truth": ["assert", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", "==", "", ")", ";"], "File": "ARMCodeEmitter1", "Func": "getMachineSoRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68337, "Length": 150, "Cover_Rate": 0.5033557046979866} {"Template_token": ["", "unsigned", "CodeEmitter", "::", "getShiftOp", "(", "unsigned", "Imm", ")", "const", "{", "switch", "(", "", "(", "Imm", ")", ")", "{"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMCodeEmitter1", "Func": "getShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68338, "Length": 25, "Cover_Rate": 0.36231884057971014} {"Template_token": ["", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";", "IsPIC", "=", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ";", "MCE", ".", "setModuleInfo", "(", "MMI", ")", ";", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "", ")", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";"], "ground_truth": ["MBB", "!=", "E", ";", "++", "MBB", ")", "{"], "File": "ARMCodeEmitter1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68339, "Length": 118, "Cover_Rate": 0.38943894389438943} {"Template_token": ["", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "LabelID", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "'\\n'", ")", ";", "JTI", "->", "addPCLabelAddr", "(", "LabelID", ",", "MCE", ".", "getCurrentPCValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter20", "Func": "addPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68340, "Length": 41, "Cover_Rate": 0.7735849056603774} {"Template_token": ["", "DEBUG", "(", "{", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "CV", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "if", "(", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "false", ")", ";", "emitWordLE", "(", "", ")", ";", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{", "uint32_t", "Val", "=", "*", "(", "uint32_t", "*", ")", "CI", "->", "getValue", "(", ")", ".", "getRawData", "(", ")", ";", "emitWordLE", "(", "Val", ")", ";"], "ground_truth": ["}", "else", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CV", ")", ")", "{"], "File": "ARMCodeEmitter20", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68342, "Length": 163, "Cover_Rate": 0.3431578947368421} {"Template_token": ["", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "CV", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "if", "(", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "false", ")", ";", "emitWordLE", "(", "", ")", ";", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{", "uint32_t", "Val", "=", "*", "(", "uint32_t", "*", ")", "CI", "->", "getValue", "(", ")", ".", "getRawData", "(", ")", ";", "emitWordLE", "(", "Val", ")", ";", "}", "else", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CV", ")", ")", "{", "if", "(", "CFP", "->", "getType", "(", ")", "==", "Type", "::", "getFloatTy", "(", "CFP", "->", "getContext", "(", ")", ")", ")", "emitWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "if", "(", "CFP", "->", "getType", "(", ")", "==", "Type", "::", "getDoubleTy", "(", "CFP", "->", "getContext", "(", ")", ")", ")", "emitDWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMCodeEmitter20", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68343, "Length": 240, "Cover_Rate": 0.5052631578947369} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IsPIC", ")", "emitMachineBasicBlock", "(", "MBBs", "[", "i", "]", ",", "", ",", "JTBase", ")", ";"], "ground_truth": ["else", "emitMachineBasicBlock", "(", "MBBs", "[", "i", "]", ",", "", ")", ";"], "File": "ARMCodeEmitter20", "Func": "emitInlineJumpTable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68345, "Length": 50, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "emitMiscLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMulFrmInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitExtendInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitVFPArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "emitVFPConversionInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitVFPLoadStoreInstruction", "(", "MI", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMCodeEmitter20", "Func": "emitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68346, "Length": 112, "Cover_Rate": 0.37209302325581395} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitWordLE", "(", "unsigned", "Binary", ")", "{", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["llvm", "::", "dbgs", "(", ")", ".", "write_hex", "(", "Binary", ")", "<<", "", ";", ")", ";"], "File": "ARMCodeEmitter20", "Func": "emitWordLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68347, "Length": 37, "Cover_Rate": 0.8222222222222222} {"Template_token": ["", "if", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", "Binary", "|=", "", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "unsigned", "RegNum", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", "&&", "RegNum", "<", "", ")", ";", "Binary", "|=", "", "<<", "RegNum", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter25", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68348, "Length": 110, "Cover_Rate": 0.4700854700854701} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitLoadStoreInstruction", "(", "MI", ",", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitMiscLoadStoreInstruction", "(", "MI", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "emitMOVi2piecesInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLEApcrelJTInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMCodeEmitter25", "Func": "emitPseudoInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68349, "Length": 102, "Cover_Rate": 0.34459459459459457} {"Template_token": ["", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "+", "", ")", ";", "unsigned", "NumRegs", "=", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "++", "NumRegs", ";", "}"], "ground_truth": ["Binary", "|=", "NumRegs", "*", "", ";"], "File": "ARMCodeEmitter25", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68350, "Length": 111, "Cover_Rate": 0.502262443438914} {"Template_token": ["", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "C", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "C", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "switch", "(", "C", "->", "getValueID", "(", ")", ")", "{", "default", ":", "{", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "case", "Value", "::", "GlobalVariableVal", ":", "{", "emitGlobalAddress", "(", "static_cast", "<", "const", "GlobalValue", "*", ">", "(", "C", ")", ",", "", ",", "isa", "<", "Function", ">", "(", "C", ")", ",", "false", ")", ";", "emitWordLE", "(", "", ")", ";", "break", ";", "}", "case", "Value", "::", "ConstantIntVal", ":", "{", "const", "ConstantInt", "*", "CI", "=", "static_cast", "<", "const", "ConstantInt", "*", ">", "(", "C", ")", ";", "uint32_t", "Val", "=", "*", "(", "uint32_t", "*", ")", "CI", "->", "getValue", "(", ")", ".", "getRawData", "(", ")", ";"], "ground_truth": ["emitWordLE", "(", "Val", ")", ";"], "File": "ARMCodeEmitter26", "Func": "emitConstantToMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68351, "Length": 167, "Cover_Rate": 0.4562841530054645} {"Template_token": ["", "return", ";", "}", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "MCID", ")", ";", "unsigned", "NumDefs", "=", "MCID", ".", "getNumDefs", "(", ")", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "NumDefs", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "else", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRd", ")", "<<", "", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Lo16", "=", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ";", "Binary", "|=", "Lo16", "&", "", ";", "Binary", "|=", "(", "(", "Lo16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Hi16", "=", "(", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ">>", "", ")", ";", "Binary", "|=", "Hi16", "&", "", ";", "Binary", "|=", "(", "(", "Hi16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "uint32_t", "v", "=", "~", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "int32_t", "msb", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "", ";", "Binary", "|=", "(", "msb", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "uint32_t", "lsb", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", ";", "uint32_t", "widthm1", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", "-", "", ";", "Binary", "|=", "(", "widthm1", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "bool", "isUnary", "=", "MCID", ".", "TSFlags", "&", "", ";", "if", "(", "!", "isUnary", ")", "{", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "<<", "", ";", "++", "OpIdx", ";", "}", "}"], "ground_truth": ["const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";"], "File": "ARMCodeEmitter26", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68352, "Length": 437, "Cover_Rate": 0.7199341021416804} {"Template_token": ["", "}", "else", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Hi16", "=", "(", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ">>", "", ")", ";", "Binary", "|=", "Hi16", "&", "", ";", "Binary", "|=", "(", "(", "Hi16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "uint32_t", "v", "=", "~", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "int32_t", "msb", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "", ";", "Binary", "|=", "(", "msb", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "uint32_t", "lsb", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", ";", "uint32_t", "widthm1", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", "-", "", ";", "Binary", "|=", "(", "widthm1", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "bool", "isUnary", "=", "MCID", ".", "TSFlags", "&", "", ";", "if", "(", "!", "isUnary", ")", "{", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "<<", "", ";", "++", "OpIdx", ";", "}", "}", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "emitWordLE", "(", "Binary", "|", "getMachineSoRegOpValue", "(", "MI", ",", "MCID", ",", "MO", ",", "OpIdx", ")", ")", ";", "return", ";", "}", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{"], "ground_truth": ["emitWordLE", "(", "Binary", "|", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ")", ";"], "File": "ARMCodeEmitter26", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68353, "Length": 369, "Cover_Rate": 0.6079077429983526} {"Template_token": ["", "break", ";", "case", "", ":", "emitPseudoInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitDataProcessingInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitMiscLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMulFrmInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitExtendInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitSaturateInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitVFPArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "emitVFPConversionInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitVFPLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitVFPLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitNEONLaneInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitNEONDupInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitNEON1RegModImmInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitNEON2RegInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitNEON3RegInstruction", "(", "MI", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter26", "Func": "emitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68354, "Length": 240, "Cover_Rate": 0.5700712589073634} {"Template_token": ["", "void", "CodeEmitter", "::", "emitLEApcrelInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";"], "ground_truth": ["Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "MCID", ")", ";"], "File": "ARMCodeEmitter26", "Func": "emitLEApcrelInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68355, "Length": 48, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "bool", "Skipped", "=", "false", ";", "if", "(", "IsPrePost", "&&", "Form", "==", "", ")", "{", "++", "OpIdx", ";", "Skipped", "=", "true", ";", "}", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRd", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM2Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM2Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{"], "ground_truth": ["if", "(", "", "(", "AM2Opc", ")", ")", "Binary", "|=", "", "(", "AM2Opc", ")", ";"], "File": "ARMCodeEmitter26", "Func": "emitLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68356, "Length": 196, "Cover_Rate": 0.4298245614035088} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "}", "case", "TargetOpcode", "::", "INLINEASM", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", "[", "", "]", ")", "{", "report_fatal_error", "(", "", ")", ";", "}", "break", ";", "}", "case", "TargetOpcode", "::", "PROLOG_LABEL", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "MCE", ".", "emitLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMCSymbol", "(", ")", ")", ";", "break", ";", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "break", ";", "case", "", ":", "emitConstPoolInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitDataProcessingInstruction", "(", "MI", ",", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitLoadStoreInstruction", "(", "MI", ",", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitMiscLoadStoreInstruction", "(", "MI", ",", "", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMCodeEmitter26", "Func": "emitPseudoInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68357, "Length": 222, "Cover_Rate": 0.5273159144893111} {"Template_token": ["", "unsigned", "RegD", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "", "->", "contains", "(", "RegD", ")", ";", "RegD", "=", "getRegisterNumbering", "(", "RegD", ")", ";", "if", "(", "!", "isSPVFP", ")", "{", "Binary", "|=", "(", "RegD", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "(", "RegD", "&", "", ")", ">>", "", ")", "<<", "", ";", "}", "else", "{", "Binary", "|=", "(", "(", "RegD", "&", "", ")", ">>", "", ")", "<<", "", ";"], "ground_truth": ["Binary", "|=", "(", "RegD", "&", "", ")", "<<", "", ";"], "File": "ARMCodeEmitter26", "Func": "encodeVFPRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68358, "Length": 93, "Cover_Rate": 0.768595041322314} {"Template_token": ["", "static", "unsigned", "encodeVFPRm", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "{", "unsigned", "RegM", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "", "->", "contains", "(", "RegM", ")", ";", "RegM", "=", "getRegisterNumbering", "(", "RegM", ")", ";", "if", "(", "!", "isSPVFP", ")", "{", "Binary", "|=", "(", "RegM", "&", "", ")", ";"], "ground_truth": ["Binary", "|=", "(", "(", "RegM", "&", "", ")", ">>", "", ")", "<<", "", ";"], "File": "ARMCodeEmitter26", "Func": "encodeVFPRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68359, "Length": 77, "Cover_Rate": 0.6814159292035398} {"Template_token": ["", "RegN", "=", "getRegisterNumbering", "(", "RegN", ")", ";", "if", "(", "!", "isSPVFP", ")", "{", "Binary", "|=", "(", "RegN", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "(", "RegN", "&", "", ")", ">>", "", ")", "<<", "", ";", "}", "else", "{", "Binary", "|=", "(", "(", "RegN", "&", "", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "(", "RegN", "&", "", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter26", "Func": "encodeVFPRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68360, "Length": 65, "Cover_Rate": 0.5371900826446281} {"Template_token": ["", "uint32_t", "Binary", "=", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "uint32_t", "Reg", "=", "getMachineOpValue", "(", "MI", ",", "MO", ")", ";", "Binary", "|=", "(", "Reg", "<<", "", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "uint32_t", "ImmOffs", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ")", "{", "if", "(", "", "(", "MO1", ".", "getImm", "(", ")", ")", "==", "", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "ImmOffs", "&", "", ";"], "ground_truth": ["return", "Binary", ";"], "File": "ARMCodeEmitter26", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68361, "Length": 101, "Cover_Rate": 0.7651515151515151} {"Template_token": ["", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "", ")", ".", "getLimitedValue", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")", ",", "", ",", "true", ",", "false", ")", ";", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "emitExternalSymbolAddress", "(", "MO", ".", "getSymbolName", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Reloc", "=", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "Reloc", ")", ";"], "File": "ARMCodeEmitter26", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68362, "Length": 156, "Cover_Rate": 0.6046511627906976} {"Template_token": ["", "return", ";", "}", "else", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Hi16", "=", "(", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ">>", "", ")", ";", "Binary", "|=", "Hi16", "&", "", ";", "Binary", "|=", "(", "(", "Hi16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "uint32_t", "v", "=", "~", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";", "int32_t", "msb", "=", "(", "", "-", "countLeadingZeros", "(", "v", ")", ")", "-", "", ";", "Binary", "|=", "(", "msb", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "uint32_t", "lsb", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", ";", "uint32_t", "widthm1", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", "-", "", ";", "Binary", "|=", "(", "widthm1", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";"], "ground_truth": ["bool", "isUnary", "=", "MCID", ".", "TSFlags", "&", "", ";"], "File": "ARMCodeEmitter2", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68363, "Length": 265, "Cover_Rate": 0.424} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "", "||", "MCID", ".", "Opcode", "==", "", ")", "{", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "MCID", ")", ";", "unsigned", "NumDefs", "=", "MCID", ".", "getNumDefs", "(", ")", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "NumDefs", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "else", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "ImplicitRd", ")", "<<", "", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Lo16", "=", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ";", "Binary", "|=", "Lo16", "&", "", ";", "Binary", "|=", "(", "(", "Lo16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Hi16", "=", "(", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ">>", "", ")", ";", "Binary", "|=", "Hi16", "&", "", ";", "Binary", "|=", "(", "(", "Hi16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{"], "ground_truth": ["uint32_t", "v", "=", "~", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "File": "ARMCodeEmitter2", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68364, "Length": 263, "Cover_Rate": 0.4208} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "TID", ")", ";", "unsigned", "NumDefs", "=", "TID", ".", "getNumDefs", "(", ")", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "NumDefs", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "else", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "RegisterInfo", "::", "getRegisterNumbering", "(", "ImplicitRd", ")", "<<", "", ")", ";", "if", "(", "TID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Lo16", "=", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ";", "Binary", "|=", "Lo16", "&", "", ";", "Binary", "|=", "(", "(", "Lo16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "TID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Hi16", "=", "(", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ">>", "", ")", ";", "Binary", "|=", "Hi16", "&", "", ";", "Binary", "|=", "(", "(", "Hi16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMCodeEmitter6", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68365, "Length": 200, "Cover_Rate": 0.3412969283276451} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "const", "MachineOperand", "&", "MO0", "=", "MI", ".", "getOperand", "(", "", ")", ";", "Binary", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "MO0", ".", "getReg", "(", ")", ")", "<<", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "", ")", ";", "unsigned", "Imm", "=", "static_cast", "<", "unsigned", ">", "(", "MO1", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "", ")", ".", "getLimitedValue", "(", ")", ")", ";", "unsigned", "ModifiedImm", ";", "if", "(", "Opcode", "==", "", ")", "ModifiedImm", "=", "(", "Imm", "&", "", ")", ">>", "", "|", "(", "Imm", "&", "", ")", ">>", "", ";", "else", "ModifiedImm", "=", "(", "Imm", "&", "", ")", ">>", "", "|", "(", "Imm", "&", "", ")", ">>", "", ";", "Binary", "|=", "(", "(", "ModifiedImm", "&", "", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "(", "ModifiedImm", "&", "", ")", ";", "break", ";", "}", "}", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter6", "Func": "emitMiscInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68366, "Length": 187, "Cover_Rate": 0.748} {"Template_token": ["", "void", "CodeEmitter", "::", "emitNEONDupInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "(", "IsThumb", "?", "", ":", "II", "->", "getPredicate", "(", "&", "MI", ")", ")", "<<", "", ";", "unsigned", "RegT", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "RegT", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "RegT", ")", ";"], "ground_truth": ["Binary", "|=", "(", "RegT", "<<", "", ")", ";"], "File": "ARMCodeEmitter6", "Func": "emitNEONDupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68367, "Length": 68, "Cover_Rate": 0.7640449438202247} {"Template_token": ["", "RegT", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "RegT", ")", ";", "Binary", "|=", "(", "RegT", "<<", "", ")", ";", "Binary", "|=", "encodeNEONRn", "(", "MI", ",", "", ")", ";", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter6", "Func": "emitNEONDupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68368, "Length": 32, "Cover_Rate": 0.3595505617977528} {"Template_token": ["", "RegTOpIdx", "=", "", ";", "RegNOpIdx", "=", "", ";", "LnOpIdx", "=", "", ";", "}", "else", "{", "RegTOpIdx", "=", "", ";", "RegNOpIdx", "=", "", ";", "LnOpIdx", "=", "", ";", "}", "Binary", "|=", "(", "IsThumb", "?", "", ":", "II", "->", "getPredicate", "(", "&", "MI", ")", ")", "<<", "", ";", "unsigned", "RegT", "=", "MI", ".", "getOperand", "(", "RegTOpIdx", ")", ".", "getReg", "(", ")", ";", "RegT", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "RegT", ")", ";", "Binary", "|=", "(", "RegT", "<<", "", ")", ";", "Binary", "|=", "encodeNEONRn", "(", "MI", ",", "RegNOpIdx", ")", ";", "unsigned", "LaneShift", ";", "if", "(", "(", "Binary", "&", "(", "", "<<", "", ")", ")", "!=", "", ")", "LaneShift", "=", "", ";", "else", "if", "(", "(", "Binary", "&", "(", "", "<<", "", ")", ")", "!=", "", ")", "LaneShift", "=", "", ";", "else", "LaneShift", "=", "", ";", "unsigned", "Lane", "=", "MI", ".", "getOperand", "(", "LnOpIdx", ")", ".", "getImm", "(", ")", "<<", "LaneShift", ";", "unsigned", "Opc1", "=", "Lane", ">>", "", ";", "unsigned", "Opc2", "=", "Lane", "&", "", ";", "assert", "(", "(", "Opc1", "&", "", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["Binary", "|=", "(", "Opc1", "<<", "", ")", ";"], "File": "ARMCodeEmitter6", "Func": "emitNEONLaneInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68369, "Length": 182, "Cover_Rate": 0.7109375} {"Template_token": ["", "RegTOpIdx", "=", "", ";", "RegNOpIdx", "=", "", ";", "LnOpIdx", "=", "", ";", "}", "Binary", "|=", "(", "IsThumb", "?", "", ":", "II", "->", "getPredicate", "(", "&", "MI", ")", ")", "<<", "", ";", "unsigned", "RegT", "=", "MI", ".", "getOperand", "(", "RegTOpIdx", ")", ".", "getReg", "(", ")", ";", "RegT", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "RegT", ")", ";", "Binary", "|=", "(", "RegT", "<<", "", ")", ";", "Binary", "|=", "encodeNEONRn", "(", "MI", ",", "RegNOpIdx", ")", ";", "unsigned", "LaneShift", ";", "if", "(", "(", "Binary", "&", "(", "", "<<", "", ")", ")", "!=", "", ")", "LaneShift", "=", "", ";", "else", "if", "(", "(", "Binary", "&", "(", "", "<<", "", ")", ")", "!=", "", ")", "LaneShift", "=", "", ";", "else", "LaneShift", "=", "", ";", "unsigned", "Lane", "=", "MI", ".", "getOperand", "(", "LnOpIdx", ")", ".", "getImm", "(", ")", "<<", "LaneShift", ";", "unsigned", "Opc1", "=", "Lane", ">>", "", ";", "unsigned", "Opc2", "=", "Lane", "&", "", ";"], "ground_truth": ["assert", "(", "(", "Opc1", "&", "", ")", "==", "", "&&", "", ")", ";"], "File": "ARMCodeEmitter6", "Func": "emitNEONLaneInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68370, "Length": 159, "Cover_Rate": 0.62109375} {"Template_token": ["", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "break", ";", "case", "", ":", "emitConstPoolInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitDataProcessingInstruction", "(", "MI", ",", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitLoadStoreInstruction", "(", "MI", ",", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitMiscLoadStoreInstruction", "(", "MI", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "emitMOVi32immInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMOVi2piecesInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLEApcrelJTInstruction", "(", "MI", ")", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMCodeEmitter6", "Func": "emitPseudoInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68371, "Length": 161, "Cover_Rate": 0.44598337950138506} {"Template_token": ["", "unsigned", "OpIdx", "=", "", ";", "if", "(", "IsUpdating", ")", "++", "OpIdx", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "+", "", ")", ";", "unsigned", "NumRegs", "=", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "++", "NumRegs", ";", "}", "if", "(", "Binary", "&", "", ")", "Binary", "|=", "NumRegs", "*", "", ";", "else", "Binary", "|=", "NumRegs", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter6", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68372, "Length": 157, "Cover_Rate": 0.7040358744394619} {"Template_token": ["", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "+", "", ")", ";", "unsigned", "NumRegs", "=", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";"], "File": "ARMCodeEmitter6", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68373, "Length": 102, "Cover_Rate": 0.45739910313901344} {"Template_token": ["", "Binary", "|=", "(", "RegD", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "(", "RegD", ">>", "", ")", "&", "", ")", "<<", "", ";", "return", "Binary", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter6", "Func": "encodeNEONRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68374, "Length": 28, "Cover_Rate": 0.3835616438356164} {"Template_token": ["", "unsigned", "RegN", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "RegN", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "RegN", ")", ";"], "ground_truth": ["Binary", "|=", "(", "RegN", "&", "", ")", "<<", "", ";"], "File": "ARMCodeEmitter6", "Func": "encodeNEONRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68375, "Length": 38, "Cover_Rate": 0.5205479452054794} {"Template_token": ["", "FunctionPass", "*", "createCodeEmitterPass", "(", "TargetMachine", "&", "TM", ",", "MachineCodeEmitter", "&", "MCE", ")", "{", "return", "new", "Emitter", "<", "MachineCodeEmitter", ">", "(", "TM", ",", "MCE", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter7", "Func": "createARMCodeEmitterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68378, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", ";", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter7", "Func": "emitBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68382, "Length": 27, "Cover_Rate": 0.35526315789473684} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitBranchInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "TID", ".", "Opcode", "==", "", ")", "abort", "(", ")", ";"], "ground_truth": ["unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";"], "File": "ARMCodeEmitter7", "Func": "emitBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68383, "Length": 45, "Cover_Rate": 0.5921052631578947} {"Template_token": ["", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "(", "*", "MCPEs", ")", "[", "CPIndex", "]", ";", "JTI", "->", "addConstantPoolEntryAddr", "(", "CPI", ",", "MCE", ".", "getCurrentPCValue", "(", ")", ")", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "{", "ConstantPoolValue", "*", "ACPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "DOUT", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", "<<", "*", "ACPV", "<<", "'\\n'", ";", "GlobalValue", "*", "GV", "=", "ACPV", "->", "getGV", "(", ")", ";", "if", "(", "GV", ")", "{", "assert", "(", "!", "ACPV", "->", "isStub", "(", ")", "&&", "", ")", ";", "if", "(", "ACPV", "->", "isNonLazyPointer", "(", ")", ")", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getIndirectSymbol", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "", ",", "GV", ",", "(", "intptr_t", ")", "ACPV", ",", "false", ")", ")", ";", "else", "emitGlobalAddress", "(", "GV", ",", "", ",", "ACPV", "->", "isStub", "(", ")", "||", "isa", "<", "Function", ">", "(", "GV", ")", ",", "(", "intptr_t", ")", "ACPV", ")", ";", "}", "else", "{", "assert", "(", "!", "ACPV", "->", "isNonLazyPointer", "(", ")", "&&", "", ")", ";", "emitExternalSymbolAddress", "(", "ACPV", "->", "getSymbol", "(", ")", ",", "", ")", ";", "}", "emitWordLE", "(", "", ")", ";", "}", "else", "{", "Constant", "*", "CV", "=", "MCPE", ".", "Val", ".", "ConstVal", ";"], "ground_truth": ["DOUT", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", ";"], "File": "ARMCodeEmitter7", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68384, "Length": 231, "Cover_Rate": 0.463855421686747} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "(", "TID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "emitWordLE", "(", "Binary", "|", "getMachineSoRegOpValue", "(", "MI", ",", "TID", ",", "MO", ",", "OpIdx", ")", ")", ";", "return", ";", "}", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "emitWordLE", "(", "Binary", "|", "RegisterInfo", "::", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ")", ";", "return", ";", "}", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "getMachineSoImmOpValue", "(", "MO", ".", "getImm", "(", ")", ")", ";", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter7", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68385, "Length": 95, "Cover_Rate": 0.3275862068965517} {"Template_token": ["", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getGV", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "GV", ",", "ACPV", ",", "NeedStub", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter7", "Func": "emitGlobalAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68386, "Length": 25, "Cover_Rate": 0.5319148936170213} {"Template_token": ["", "case", "", ":", "emitDataProcessingInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitMiscLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMulFrmInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitExtendInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitVFPArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "emitVFPConversionInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitVFPLoadStoreInstruction", "(", "MI", ")", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMCodeEmitter7", "Func": "emitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68388, "Length": 144, "Cover_Rate": 0.5052631578947369} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM3Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM3Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "Binary", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "", "<<", "", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "AM3Opc", ")", ")", "{"], "ground_truth": ["Binary", "|=", "(", "ImmOffs", ">>", "", ")", "<<", "", ";"], "File": "ARMCodeEmitter7", "Func": "emitMiscLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68389, "Length": 112, "Cover_Rate": 0.35443037974683544} {"Template_token": ["", "unsigned", "V2", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "", ";", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "getMachineSoImmOpValue", "(", "", "(", "V1", ")", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "Binary", "=", "", "<<", "", ";"], "ground_truth": ["Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";"], "File": "ARMCodeEmitter7", "Func": "emitMOVi2piecesInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68390, "Length": 81, "Cover_Rate": 0.3894230769230769} {"Template_token": ["", "MCE", ".", "emitLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "TargetInstrInfo", "::", "IMPLICIT_DEF", ":", "case", "TargetInstrInfo", "::", "DECLARE", ":", "case", "", ":", "break", ";", "case", "", ":", "emitConstPoolInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitDataProcessingInstruction", "(", "MI", ",", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitLoadStoreInstruction", "(", "MI", ",", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitMiscLoadStoreInstruction", "(", "MI", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "emitMOVi2piecesInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLEApcrelJTInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "emitPseudoMoveInstruction", "(", "MI", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMCodeEmitter7", "Func": "emitPseudoInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68391, "Length": 187, "Cover_Rate": 0.6051779935275081} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Reloc", "=", "(", "(", "TID", ".", "TSFlags", "&", "", ")", "==", "", ")", "?", "", ":", "", ";", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "Reloc", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "emitJumpTableAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "emitMachineBasicBlock", "(", "MO", ".", "getMBB", "(", ")", ",", "", ")", ";", "else", "{", "cerr", "<<", "", "<<", "MO", "<<", "", ";", "abort", "(", ")", ";", "}"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter7", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68392, "Length": 100, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")", ",", "", ",", "true", ")", ";", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "emitExternalSymbolAddress", "(", "MO", ".", "getSymbolName", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Reloc", "=", "(", "(", "TID", ".", "TSFlags", "&", "", ")", "==", "", ")", "?", "", ":", "", ";", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "Reloc", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "emitJumpTableAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "", ")", ";"], "ground_truth": ["else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "emitMachineBasicBlock", "(", "MO", ".", "getMBB", "(", ")", ",", "", ")", ";"], "File": "ARMCodeEmitter7", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68393, "Length": 134, "Cover_Rate": 0.5826086956521739} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "unsigned", "Rs", "=", "MO1", ".", "getReg", "(", ")", ";", "if", "(", "Rs", ")", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "Binary", "|=", "SBits", "<<", "", ";"], "ground_truth": ["if", "(", "SOpc", "==", "", ")", "return", "Binary", ";"], "File": "ARMCodeEmitter7", "Func": "getMachineSoRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68395, "Length": 175, "Cover_Rate": 0.5737704918032787} {"Template_token": ["", "switch", "(", "", "(", "Imm", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMCodeEmitter7", "Func": "getShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68396, "Length": 29, "Cover_Rate": 0.3918918918918919} {"Template_token": ["", "DOUT", "<<", "", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "E", ";", "++", "MBB", ")", "{", "MCE", ".", "StartMachineBasicBlock", "(", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "emitInstruction", "(", "*", "I", ")", ";", "}", "}", "while", "(", "MCE", ".", "finishFunction", "(", "MF", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMCodeEmitter7", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68397, "Length": 108, "Cover_Rate": 0.4153846153846154} {"Template_token": ["", "unsigned", "RegD", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "", ".", "contains", "(", "RegD", ")", ";", "RegD", "=", "getRegisterNumbering", "(", "RegD", ")", ";"], "ground_truth": ["if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegD", "<<", "", ";"], "File": "ARMCodeEmitter9", "Func": "encodeVFPRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68398, "Length": 47, "Cover_Rate": 0.47474747474747475} {"Template_token": ["", "else", "{", "Binary", "|=", "(", "(", "RegD", "&", "", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "(", "RegD", "&", "", ")", "<<", "", ";", "}", "return", "Binary", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter9", "Func": "encodeVFPRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68399, "Length": 31, "Cover_Rate": 0.31313131313131315} {"Template_token": ["", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegM", ";", "else", "{", "Binary", "|=", "(", "(", "RegM", "&", "", ")", ">>", "", ")", ";"], "ground_truth": ["Binary", "|=", "(", "RegM", "&", "", ")", "<<", "", ";"], "File": "ARMCodeEmitter9", "Func": "encodeVFPRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68400, "Length": 33, "Cover_Rate": 0.3626373626373626} {"Template_token": ["", "else", "{", "Binary", "|=", "(", "(", "RegM", "&", "", ")", ">>", "", ")", ";", "Binary", "|=", "(", "RegM", "&", "", ")", "<<", "", ";", "}", "return", "Binary", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter9", "Func": "encodeVFPRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68401, "Length": 29, "Cover_Rate": 0.31868131868131866} {"Template_token": ["", "bool", "isSPVFP", "=", "", ".", "contains", "(", "RegN", ")", ";", "RegN", "=", "getRegisterNumbering", "(", "RegN", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegN", "<<", "", ";"], "ground_truth": ["else", "{"], "File": "ARMCodeEmitter9", "Func": "encodeVFPRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68402, "Length": 30, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "static", "unsigned", "encodeVFPRn", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "{", "unsigned", "RegN", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "", ".", "contains", "(", "RegN", ")", ";", "RegN", "=", "getRegisterNumbering", "(", "RegN", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegN", "<<", "", ";", "else", "{", "Binary", "|=", "(", "(", "RegN", "&", "", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "(", "RegN", "&", "", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter9", "Func": "encodeVFPRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68403, "Length": 87, "Cover_Rate": 0.8787878787878788} {"Template_token": ["", "void", "CodeEmitter", "::", "addPCLabel", "(", "unsigned", "LabelID", ")", "{"], "ground_truth": ["DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "LabelID", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "'\\n'", ")", ";"], "File": "ARMCodeEmitter", "Func": "addPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68404, "Length": 34, "Cover_Rate": 0.7083333333333334} {"Template_token": ["", "CodeEmitter", "(", "TargetMachine", "&", "tm", ",", "JITCodeEmitter", "&", "mce", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "JTI", "(", "", ")", ",", "II", "(", "(", "const", "BaseInstrInfo", "*", ")", "tm", ".", "getInstrInfo", "(", ")", ")", ",", "TD", "(", "tm", ".", "getDataLayout", "(", ")", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "", ")", ",", "MJTEs", "(", "", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ",", "IsThumb", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "ARMCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68405, "Length": 83, "Cover_Rate": 1.0} {"Template_token": ["", "CodeEmitter", "(", "TargetMachine", "&", "tm", ",", "JITCodeEmitter", "&", "mce", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "JTI", "(", "", ")", ",", "II", "(", "(", "const", "BaseInstrInfo", "*", ")", "tm", ".", "getInstrInfo", "(", ")", ")", ",", "TD", "(", "tm", ".", "getDataLayout", "(", ")", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "", ")", ",", "MJTEs", "(", "", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ",", "IsThumb", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "ARMCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68406, "Length": 83, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "(", "Binary", "&", "", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["unsigned", "UBit", "=", "(", "Binary", ">>", "", ")", "&", "", ";"], "File": "ARMCodeEmitter", "Func": "convertNEONDataProcToThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68407, "Length": 24, "Cover_Rate": 0.5} {"Template_token": ["", "assert", "(", "(", "Binary", "&", "", ")", "==", "", "&&", "", ")", ";", "unsigned", "UBit", "=", "(", "Binary", ">>", "", ")", "&", "", ";", "return", "", "|", "(", "UBit", "<<", "", ")", "|", "(", "Binary", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "convertNEONDataProcToThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68408, "Length": 40, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "return", "new", "CodeEmitter", "(", "TM", ",", "JCE", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "createARMJITCodeEmitterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68410, "Length": 10, "Cover_Rate": 0.4} {"Template_token": ["", "void", "CodeEmitter", "::", "emitBranchInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "Binary", "=", "", ";", "}", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", ";", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "emitBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68411, "Length": 86, "Cover_Rate": 0.9347826086956522} {"Template_token": ["", "}", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", ";", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "emitBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68412, "Length": 28, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "}", "case", "Value", "::", "ConstantIntVal", ":", "{", "const", "ConstantInt", "*", "CI", "=", "static_cast", "<", "const", "ConstantInt", "*", ">", "(", "C", ")", ";", "uint32_t", "Val", "=", "*", "(", "uint32_t", "*", ")", "CI", "->", "getValue", "(", ")", ".", "getRawData", "(", ")", ";", "emitWordLE", "(", "Val", ")", ";", "break", ";", "}", "case", "Value", "::", "ConstantFPVal", ":", "{", "const", "ConstantFP", "*", "CFP", "=", "static_cast", "<", "const", "ConstantFP", "*", ">", "(", "C", ")", ";", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "emitWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "emitDWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "break", ";", "}", "case", "Value", "::", "ConstantArrayVal", ":", "{", "const", "ConstantArray", "*", "CA", "=", "static_cast", "<", "const", "ConstantArray", "*", ">", "(", "C", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CA", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "emitConstantToMemory", "(", "CPI", ",", "CA", "->", "getOperand", "(", "i", ")", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "emitConstantToMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68413, "Length": 198, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "void", "CodeEmitter", "::", "emitConstPoolAddress", "(", "unsigned", "CPI", ",", "unsigned", "Reloc", ")", "const", "{", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getConstPool", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "CPI", ",", "", ",", "true", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "emitConstPoolAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68415, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "CPIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "(", "*", "MCPEs", ")", "[", "CPIndex", "]", ";", "JTI", "->", "addConstantPoolEntryAddr", "(", "CPI", ",", "MCE", ".", "getCurrentPCValue", "(", ")", ")", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "{", "ConstantPoolValue", "*", "ACPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", "<<", "*", "ACPV", "<<", "'\\n'", ")", ";", "assert", "(", "ACPV", "->", "isGlobalValue", "(", ")", "&&", "", ")", ";"], "ground_truth": ["const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68416, "Length": 124, "Cover_Rate": 0.5020242914979757} {"Template_token": ["", "uint32_t", "v", "=", "~", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "int32_t", "msb", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "", ";", "Binary", "|=", "(", "msb", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "uint32_t", "lsb", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", ";", "uint32_t", "widthm1", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", "-", "", ";", "Binary", "|=", "(", "widthm1", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "bool", "isUnary", "=", "MCID", ".", "TSFlags", "&", "", ";", "if", "(", "!", "isUnary", ")", "{", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "ImplicitRn", ")", "<<", "", ")", ";"], "ground_truth": ["else", "{"], "File": "ARMCodeEmitter", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68417, "Length": 212, "Cover_Rate": 0.3392} {"Template_token": ["", "void", "CodeEmitter", "::", "emitDWordLE", "(", "uint64_t", "Binary", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ";", "errs", "(", ")", ".", "write_hex", "(", "Binary", ")", "<<", "", ")", ";", "MCE", ".", "emitDWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "emitDWordLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68418, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "}", "else", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO1", ")", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isImm", "(", ")", "&&", "!", "MCID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "MCID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "Binary", "|=", "(", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "/", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "emitExtendInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68419, "Length": 71, "Cover_Rate": 0.3641025641025641} {"Template_token": ["", "emitExternalSymbolAddress", "(", "const", "char", "*", "ES", ",", "unsigned", "Reloc", ")", "const", "{", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getExtSym", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "ES", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "emitExternalSymbolAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68420, "Length": 33, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "void", "CodeEmitter", "::", "emitExternalSymbolAddress", "(", "const", "char", "*", "ES", ",", "unsigned", "Reloc", ")", "const", "{"], "ground_truth": ["MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getExtSym", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "ES", ")", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitExternalSymbolAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68421, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "MBBs", "=", "(", "*", "MJTEs", ")", "[", "JTIndex", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IsPIC", ")", "emitMachineBasicBlock", "(", "MBBs", "[", "i", "]", ",", "", ",", "JTBase", ")", ";", "else", "emitMachineBasicBlock", "(", "MBBs", "[", "i", "]", ",", "", ")", ";", "emitWordLE", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "emitInlineJumpTable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68423, "Length": 77, "Cover_Rate": 0.5923076923076923} {"Template_token": ["", "void", "CodeEmitter", "::", "emitInlineJumpTable", "(", "unsigned", "JTIndex", ")", "{", "uintptr_t", "JTBase", "=", "MCE", ".", "getCurrentPCValue", "(", ")", ";", "JTI", "->", "addJumpTableBaseAddr", "(", "JTIndex", ",", "JTBase", ")", ";"], "ground_truth": ["DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "JTIndex", "<<", "", "<<", "(", "void", "*", ")", "JTBase", "<<", "'\\n'", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitInlineJumpTable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68424, "Length": 48, "Cover_Rate": 0.36923076923076925} {"Template_token": ["", "case", "", ":", "emitPseudoInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitDataProcessingInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitMiscLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMulFrmInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitExtendInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitSaturateInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitVFPArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["emitVFPConversionInstruction", "(", "MI", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68425, "Length": 152, "Cover_Rate": 0.3645083932853717} {"Template_token": ["", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getJumpTable", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "JTIndex", ",", "", ",", "true", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "emitJumpTableAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68427, "Length": 25, "Cover_Rate": 0.6578947368421053} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "MCID", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "Binary", "|=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "", ")", "<<", "", ";", "Binary", "|=", "", "<<", "", ";"], "ground_truth": ["emitConstPoolAddress", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ",", "", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitLEApcrelInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68428, "Length": 69, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "MCID", ")", ";"], "ground_truth": ["Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";"], "File": "ARMCodeEmitter", "Func": "emitLEApcrelJTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68429, "Length": 39, "Cover_Rate": 0.33620689655172414} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "MCID", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "Binary", "|=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "", ")", "<<", "", ";"], "ground_truth": ["Binary", "|=", "", "<<", "", ";"], "File": "ARMCodeEmitter", "Func": "emitLEApcrelJTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68430, "Length": 53, "Cover_Rate": 0.45689655172413796} {"Template_token": ["", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "Binary", "=", "", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "Binary", "=", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "bool", "Skipped", "=", "false", ";", "if", "(", "IsPrePost", "&&", "Form", "==", "", ")", "{", "++", "OpIdx", ";", "Skipped", "=", "true", ";", "}"], "ground_truth": ["if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "ImplicitRd", ")", "<<", "", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68431, "Length": 148, "Cover_Rate": 0.31223628691983124} {"Template_token": ["", "unsigned", "OpIdx", "=", "", ";", "bool", "Skipped", "=", "false", ";", "if", "(", "IsPrePost", "&&", "Form", "==", "", ")", "{", "++", "OpIdx", ";", "Skipped", "=", "true", ";", "}", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "ImplicitRd", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM2Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM2Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "AM2Opc", ")", ")", "Binary", "|=", "", "(", "AM2Opc", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "", "<<", "", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO2", ".", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["Binary", "|=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO2", ".", "getReg", "(", ")", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68432, "Length": 241, "Cover_Rate": 0.5084388185654009} {"Template_token": ["", "void", "CodeEmitter", "::", "emitLoadStoreMultipleInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "bool", "IsUpdating", "=", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "if", "(", "MCID", ".", "getOpcode", "(", ")", "==", "", ")", "{", "IsUpdating", "=", "true", ";", "Binary", "|=", "", ";", "}", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "IsUpdating", ")", "++", "OpIdx", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "", "Mode", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "Mode", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "unsigned", "RegNum", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", "&&", "RegNum", "<", "", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68433, "Length": 221, "Cover_Rate": 0.884} {"Template_token": ["", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getBB", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "BB", ",", "JTBase", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "emitMachineBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68435, "Length": 23, "Cover_Rate": 0.575} {"Template_token": ["", "void", "CodeEmitter", "::", "emitMiscArithInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "if", "(", "MCID", ".", "Opcode", "==", "", "||", "MCID", ".", "Opcode", "==", "", ")", "{", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "unsigned", "OpIdx", "=", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "OpIdx", "==", "MCID", ".", "getNumOperands", "(", ")", "||", "MCID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "||", "MCID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "unsigned", "ShiftAmt", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "assert", "(", "ShiftAmt", "!=", "", "&&", "", ")", ";", "if", "(", "ShiftAmt", "==", "", ")", "ShiftAmt", "=", "", ";", "}", "assert", "(", "ShiftAmt", "<", "", "&&", "", ")", ";", "Binary", "|=", "ShiftAmt", "<<", "", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitMiscArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68436, "Length": 229, "Cover_Rate": 0.9385245901639344} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "if", "(", "MCID", ".", "Opcode", "==", "", "||", "MCID", ".", "Opcode", "==", "", ")", "{", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "unsigned", "OpIdx", "=", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "OpIdx", "==", "MCID", ".", "getNumOperands", "(", ")", "||", "MCID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "||", "MCID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO", ")", ";", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMCodeEmitter", "Func": "emitMiscArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68437, "Length": 114, "Cover_Rate": 0.4672131147540984} {"Template_token": ["", "emitDataProcessingInstruction", "(", "MI", ",", "", ")", ";", "unsigned", "JTIndex", "=", "(", "MCID", ".", "Opcode", "==", "", ")", "?", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ":", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "emitInlineJumpTable", "(", "JTIndex", ")", ";", "return", ";", "}", "else", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "emitLoadStoreInstruction", "(", "MI", ",", "", ")", ";"], "ground_truth": ["emitInlineJumpTable", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitMiscBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68438, "Length": 79, "Cover_Rate": 0.3910891089108911} {"Template_token": ["", "void", "CodeEmitter", "::", "emitMiscBranchInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "", "||", "MCID", ".", "Opcode", "==", "", ")", "{", "emitDataProcessingInstruction", "(", "MI", ",", "", ")", ";", "unsigned", "JTIndex", "=", "(", "MCID", ".", "Opcode", "==", "", ")", "?", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ":", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "emitInlineJumpTable", "(", "JTIndex", ")", ";", "return", ";", "}", "else", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "emitLoadStoreInstruction", "(", "MI", ",", "", ")", ";", "emitInlineJumpTable", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "emitMiscBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68439, "Length": 119, "Cover_Rate": 0.5891089108910891} {"Template_token": ["", "void", "CodeEmitter", "::", "emitMiscInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Opcode", "=", "MI", ".", "getDesc", "(", ")", ".", "Opcode", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "unsigned", "Imm", "=", "getMachineOpValue", "(", "MI", ",", "", ")", ";", "Binary", "&=", "~", "(", "", ">>", "", ")", ";", "Binary", "|=", "(", "Imm", "&", "", ")", ">>", "", ";", "Binary", "&=", "~", "(", "", ">>", "", ")", ";"], "ground_truth": ["Binary", "|=", "(", "Imm", "&", "", ")", ">>", "", ";"], "File": "ARMCodeEmitter", "Func": "emitMiscInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68440, "Length": 85, "Cover_Rate": 0.7264957264957265} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "bool", "Skipped", "=", "false", ";", "if", "(", "IsPrePost", "&&", "Form", "==", "", ")", "{", "++", "OpIdx", ";", "Skipped", "=", "true", ";", "}", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "MCID", ".", "Opcode", "==", "", "||", "MCID", ".", "Opcode", "==", "", ")", "++", "OpIdx", ";", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM3Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM3Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "Binary", "|=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "", "<<", "", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "AM3Opc", ")", ")", "{", "Binary", "|=", "(", "ImmOffs", ">>", "", ")", "<<", "", ";", "Binary", "|=", "(", "ImmOffs", "&", "", ")", ";", "}", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "emitMiscLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68441, "Length": 255, "Cover_Rate": 0.7456140350877193} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "MO1", ".", "isImm", "(", ")", "&&", "", "(", "MO1", ".", "getImm", "(", ")", ")", "&&", "", ")", ";", "unsigned", "V1", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "V2", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "", ";", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "getMachineSoImmOpValue", "(", "V1", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "Binary", "=", "", "<<", "", ";"], "ground_truth": ["Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";"], "File": "ARMCodeEmitter", "Func": "emitMOVi2piecesInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68442, "Length": 122, "Cover_Rate": 0.5922330097087378} {"Template_token": ["", "assert", "(", "MO1", ".", "isImm", "(", ")", "&&", "", "(", "MO1", ".", "getImm", "(", ")", ")", "&&", "", ")", ";", "unsigned", "V1", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "V2", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "", ";", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "getMachineSoImmOpValue", "(", "V1", ")", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitMOVi2piecesInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68443, "Length": 92, "Cover_Rate": 0.44660194174757284} {"Template_token": ["", "Binary", "|=", "Lo16", "&", "", ";", "Binary", "|=", "(", "(", "Lo16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "unsigned", "Hi16", "=", "getMovi32Value", "(", "MI", ",", "MO1", ",", "", ")", ">>", "", ";", "Binary", "=", "", "<<", "", ";"], "ground_truth": ["Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";"], "File": "ARMCodeEmitter", "Func": "emitMOVi32immInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68444, "Length": 57, "Cover_Rate": 0.3081081081081081} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "MCID", ")", ";", "unsigned", "OpIdx", "=", "", ";"], "ground_truth": ["if", "(", "MCID", ".", "getNumDefs", "(", ")", "==", "", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";"], "File": "ARMCodeEmitter", "Func": "emitMulFrmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68445, "Length": 67, "Cover_Rate": 0.3872832369942196} {"Template_token": ["", "Binary", "|=", "encodeNEONRd", "(", "MI", ",", "", ")", ";", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Op", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "unsigned", "Cmode", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "unsigned", "I", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "unsigned", "Imm3", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "unsigned", "Imm4", "=", "Imm", "&", "", ";", "Binary", "|=", "(", "I", "<<", "", ")", "|", "(", "Imm3", "<<", "", ")", "|", "(", "Cmode", "<<", "", ")", "|", "(", "Op", "<<", "", ")", "|", "Imm4", ";"], "ground_truth": ["if", "(", "IsThumb", ")", "Binary", "=", "convertNEONDataProcToThumb", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitNEON1RegModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68446, "Length": 113, "Cover_Rate": 0.8188405797101449} {"Template_token": ["", "unsigned", "Cmode", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "unsigned", "I", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "unsigned", "Imm3", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "unsigned", "Imm4", "=", "Imm", "&", "", ";", "Binary", "|=", "(", "I", "<<", "", ")", "|", "(", "Imm3", "<<", "", ")", "|", "(", "Cmode", "<<", "", ")", "|", "(", "Op", "<<", "", ")", "|", "Imm4", ";"], "ground_truth": ["if", "(", "IsThumb", ")", "Binary", "=", "convertNEONDataProcToThumb", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitNEON1RegModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68447, "Length": 79, "Cover_Rate": 0.572463768115942} {"Template_token": ["", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "Binary", "|=", "encodeNEONRm", "(", "MI", ",", "OpIdx", ")", ";", "if", "(", "IsThumb", ")", "Binary", "=", "convertNEONDataProcToThumb", "(", "Binary", ")", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitNEON2RegInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68448, "Length": 44, "Cover_Rate": 0.4888888888888889} {"Template_token": ["", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "Binary", "|=", "encodeNEONRn", "(", "MI", ",", "OpIdx", "++", ")", ";", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "Binary", "|=", "encodeNEONRm", "(", "MI", ",", "OpIdx", ")", ";", "if", "(", "IsThumb", ")", "Binary", "=", "convertNEONDataProcToThumb", "(", "Binary", ")", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitNEON3RegInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68449, "Length": 73, "Cover_Rate": 0.6134453781512605} {"Template_token": ["", "Binary", "|=", "(", "IsThumb", "?", "", ":", "II", "->", "getPredicate", "(", "&", "MI", ")", ")", "<<", "", ";"], "ground_truth": ["unsigned", "RegT", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitNEONDupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68450, "Length": 32, "Cover_Rate": 0.34408602150537637} {"Template_token": ["", "Binary", "|=", "(", "IsThumb", "?", "", ":", "II", "->", "getPredicate", "(", "&", "MI", ")", ")", "<<", "", ";", "unsigned", "RegT", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["RegT", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "RegT", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitNEONDupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68451, "Length": 45, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "case", "", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "Binary", "=", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "}", "case", "TargetOpcode", "::", "INLINEASM", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", "[", "", "]", ")", "{", "report_fatal_error", "(", "", ")", ";", "}", "break", ";", "}", "case", "TargetOpcode", "::", "PROLOG_LABEL", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "MCE", ".", "emitLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMCSymbol", "(", ")", ")", ";", "break", ";", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "break", ";", "case", "", ":", "emitConstPoolInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitDataProcessingInstruction", "(", "MI", ",", "", ",", "", ")", ";", "break", ";", "}"], "ground_truth": ["case", "", ":"], "File": "ARMCodeEmitter", "Func": "emitPseudoInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68452, "Length": 172, "Cover_Rate": 0.41849148418491483} {"Template_token": ["", "break", ";", "}", "case", "TargetOpcode", "::", "PROLOG_LABEL", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "MCE", ".", "emitLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMCSymbol", "(", ")", ")", ";", "break", ";", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "break", ";", "case", "", ":", "emitConstPoolInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitDataProcessingInstruction", "(", "MI", ",", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["emitLoadStoreInstruction", "(", "MI", ",", "", ",", "", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitPseudoInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68453, "Length": 129, "Cover_Rate": 0.31386861313868614} {"Template_token": ["", "case", "", ":", "Binary", "|=", "(", "", "<<", "", ")", "|", "(", "", "<<", "", ")", ";", "break", ";", "case", "", ":", "Binary", "|=", "(", "", "<<", "", ")", "|", "(", "", "<<", "", ")", ";", "break", ";", "}"], "ground_truth": ["Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitPseudoMoveInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68454, "Length": 48, "Cover_Rate": 0.3018867924528302} {"Template_token": ["", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";"], "ground_truth": ["switch", "(", "Opcode", ")", "{"], "File": "ARMCodeEmitter", "Func": "emitPseudoMoveInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68455, "Length": 52, "Cover_Rate": 0.3270440251572327} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "unsigned", "Pos", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "", "||", "MCID", ".", "Opcode", "==", "", ")", "Pos", "-=", "", ";", "assert", "(", "(", "Pos", "<", "", "||", "(", "Pos", "<", "", "&&", "MCID", ".", "Opcode", "!=", "", "&&", "MCID", ".", "Opcode", "!=", "", ")", ")", "&&", "", ")", ";", "Binary", "|=", "Pos", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", ";", "if", "(", "MCID", ".", "getNumOperands", "(", ")", "==", "", ")", "{", "unsigned", "ShiftOp", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "", "Opc", "=", "", "(", "ShiftOp", ")", ";", "if", "(", "Opc", "==", "", ")", "Binary", "|=", "(", "", "<<", "", ")", ";", "unsigned", "ShiftAmt", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "ShiftAmt", "==", "", "&&", "Opc", "==", "", ")", "ShiftAmt", "=", "", ";"], "ground_truth": ["assert", "(", "ShiftAmt", "<", "", "&&", "", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitSaturateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68456, "Length": 183, "Cover_Rate": 0.7379032258064516} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "++", ")", ";", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "if", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "Binary", "|=", "encodeVFPRn", "(", "MI", ",", "OpIdx", "++", ")", ";"], "ground_truth": ["if", "(", "OpIdx", "==", "MCID", ".", "getNumOperands", "(", ")", "||", "MCID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "||", "MCID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{"], "File": "ARMCodeEmitter", "Func": "emitVFPArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68457, "Length": 101, "Cover_Rate": 0.63125} {"Template_token": ["", "case", "", ":", "Binary", "|=", "encodeVFPRn", "(", "MI", ",", "", ")", ";", "break", ";", "case", "", ":", "Binary", "|=", "encodeVFPRm", "(", "MI", ",", "", ")", ";", "break", ";", "}", "switch", "(", "Form", ")", "{", "default", ":", "break", ";", "case", "", ":", "Binary", "|=", "encodeVFPRm", "(", "MI", ",", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Binary", "|=", "encodeVFPRn", "(", "MI", ",", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMCodeEmitter", "Func": "emitVFPConversionInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68458, "Length": 86, "Cover_Rate": 0.3706896551724138} {"Template_token": ["", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "++", ")", ";", "const", "MachineOperand", "&", "Base", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "Base", ")", "<<", "", ";", "if", "(", "Base", ".", "isReg", "(", ")", ")", "{", "const", "MachineOperand", "&", "Offset", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "Offset", ".", "getImm", "(", ")", ")", ")", "{", "if", "(", "", "(", "Offset", ".", "getImm", "(", ")", ")", "==", "", ")", "Binary", "|=", "", "<<", "", ";"], "ground_truth": ["Binary", "|=", "ImmOffs", ";"], "File": "ARMCodeEmitter", "Func": "emitVFPLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68459, "Length": 93, "Cover_Rate": 0.4325581395348837} {"Template_token": ["", "return", ";", "}", "unsigned", "OpIdx", "=", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "++", ")", ";", "const", "MachineOperand", "&", "Base", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "Base", ")", "<<", "", ";", "if", "(", "Base", ".", "isReg", "(", ")", ")", "{", "const", "MachineOperand", "&", "Offset", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "Offset", ".", "getImm", "(", ")", ")", ")", "{", "if", "(", "", "(", "Offset", ".", "getImm", "(", ")", ")", "==", "", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "ImmOffs", ";", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMCodeEmitter", "Func": "emitVFPLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68460, "Length": 108, "Cover_Rate": 0.5023255813953489} {"Template_token": ["", "", "Mode", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "Mode", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "+", "", ")", ";", "unsigned", "NumRegs", "=", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "++", "NumRegs", ";", "}"], "ground_truth": ["if", "(", "Binary", "&", "", ")", "Binary", "|=", "NumRegs", "*", "", ";"], "File": "ARMCodeEmitter", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68461, "Length": 118, "Cover_Rate": 0.5315315315315315} {"Template_token": ["", "void", "CodeEmitter", "::", "emitVFPLoadStoreMultipleInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "bool", "IsUpdating", "=", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "IsUpdating", ")", "++", "OpIdx", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "", "Mode", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "Mode", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "+", "", ")", ";", "unsigned", "NumRegs", "=", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "++", "NumRegs", ";", "}", "if", "(", "Binary", "&", "", ")", "Binary", "|=", "NumRegs", "*", "", ";"], "ground_truth": ["else", "Binary", "|=", "NumRegs", ";"], "File": "ARMCodeEmitter", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68462, "Length": 202, "Cover_Rate": 0.9099099099099099} {"Template_token": ["", "DEBUG", "(", "errs", "(", ")", "<<", "", ";", "errs", "(", ")", ".", "write_hex", "(", "Binary", ")", "<<", "", ")", ";", "MCE", ".", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "emitWordLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68464, "Length": 28, "Cover_Rate": 0.7567567567567568} {"Template_token": ["", "RegD", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "RegD", ")", ";", "Binary", "|=", "(", "RegD", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "(", "RegD", ">>", "", ")", "&", "", ")", "<<", "", ";"], "ground_truth": ["return", "Binary", ";"], "File": "ARMCodeEmitter", "Func": "encodeNEONRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68465, "Length": 40, "Cover_Rate": 0.5063291139240507} {"Template_token": ["", "unsigned", "CodeEmitter", "::", "encodeNEONRm", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "unsigned", "RegM", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["unsigned", "Binary", "=", "", ";"], "File": "ARMCodeEmitter", "Func": "encodeNEONRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68466, "Length": 34, "Cover_Rate": 0.4533333333333333} {"Template_token": ["", "unsigned", "Binary", "=", "", ";", "RegM", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "RegM", ")", ";", "Binary", "|=", "(", "RegM", "&", "", ")", ";", "Binary", "|=", "(", "(", "RegM", ">>", "", ")", "&", "", ")", "<<", "", ";"], "ground_truth": ["return", "Binary", ";"], "File": "ARMCodeEmitter", "Func": "encodeNEONRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68467, "Length": 43, "Cover_Rate": 0.5733333333333334} {"Template_token": ["", "Binary", "|=", "(", "RegN", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "(", "RegN", ">>", "", ")", "&", "", ")", "<<", "", ";"], "ground_truth": ["return", "Binary", ";"], "File": "ARMCodeEmitter", "Func": "encodeNEONRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68468, "Length": 27, "Cover_Rate": 0.34177215189873417} {"Template_token": ["", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "", ".", "contains", "(", "RegD", ")", ";", "RegD", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "RegD", ")", ";", "if", "(", "!", "isSPVFP", ")", "{", "Binary", "|=", "(", "RegD", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "(", "RegD", "&", "", ")", ">>", "", ")", "<<", "", ";", "}", "else", "{"], "ground_truth": ["Binary", "|=", "(", "(", "RegD", "&", "", ")", ">>", "", ")", "<<", "", ";"], "File": "ARMCodeEmitter", "Func": "encodeVFPRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68469, "Length": 75, "Cover_Rate": 0.5813953488372093} {"Template_token": ["", "bool", "isSPVFP", "=", "", ".", "contains", "(", "RegM", ")", ";", "RegM", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "RegM", ")", ";", "if", "(", "!", "isSPVFP", ")", "{", "Binary", "|=", "(", "RegM", "&", "", ")", ";", "Binary", "|=", "(", "(", "RegM", "&", "", ")", ">>", "", ")", "<<", "", ";", "}", "else", "{", "Binary", "|=", "(", "(", "RegM", "&", "", ")", ">>", "", ")", ";"], "ground_truth": ["Binary", "|=", "(", "RegM", "&", "", ")", "<<", "", ";"], "File": "ARMCodeEmitter", "Func": "encodeVFPRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68470, "Length": 76, "Cover_Rate": 0.628099173553719} {"Template_token": ["", "unsigned", "CodeEmitter", "::", "encodeVFPRn", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "unsigned", "RegN", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "", ".", "contains", "(", "RegN", ")", ";", "RegN", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "RegN", ")", ";", "if", "(", "!", "isSPVFP", ")", "{", "Binary", "|=", "(", "RegN", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "(", "RegN", "&", "", ")", ">>", "", ")", "<<", "", ";", "}", "else", "{", "Binary", "|=", "(", "(", "RegN", "&", "", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "(", "RegN", "&", "", ")", "<<", "", ";", "}"], "ground_truth": ["return", "Binary", ";"], "File": "ARMCodeEmitter", "Func": "encodeVFPRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68471, "Length": 118, "Cover_Rate": 0.9147286821705426} {"Template_token": ["", "uint32_t", "getAddrMode2OffsetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter", "Func": "getAddrMode2OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68472, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "uint32_t", "getAddrMode2OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter", "Func": "getAddrMode2OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68473, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "uint32_t", "getAddrMode3OffsetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter", "Func": "getAddrMode3OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68474, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "uint32_t", "getAddrMode3OffsetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getAddrMode3OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68475, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "uint32_t", "getAddrMode3OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter", "Func": "getAddrMode3OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68476, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "uint32_t", "getAddrMode3OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getAddrMode3OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68477, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "}", "unsigned", "Reg", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "int32_t", "Imm12", "=", "MO1", ".", "getImm", "(", ")", ";", "if", "(", "Imm12", "==", "INT32_MIN", ")", "Imm12", "=", "", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "Imm12", "<", "", ")", "{", "Imm12", "=", "-", "Imm12", ";", "isAdd", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68478, "Length": 60, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "", ";", "}", "unsigned", "Reg", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "int32_t", "Imm12", "=", "MO1", ".", "getImm", "(", ")", ";", "if", "(", "Imm12", "==", "INT32_MIN", ")", "Imm12", "=", "", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "Imm12", "<", "", ")", "{", "Imm12", "=", "-", "Imm12", ";"], "ground_truth": ["isAdd", "=", "false", ";"], "File": "ARMCodeEmitter", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68479, "Length": 62, "Cover_Rate": 0.44285714285714284} {"Template_token": ["", "unsigned", "getAddrMode6AddressOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getAddrMode6AddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68481, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getAddrMode6DupAddressOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter", "Func": "getAddrMode6DupAddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68483, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getAddrMode6OffsetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getAddrMode6OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68484, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getAddrMode6OffsetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getAddrMode6OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68485, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";", "}", "unsigned", "Reg", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "int32_t", "Imm12", "=", "MO1", ".", "getImm", "(", ")", ";", "uint32_t", "Binary", ";", "Binary", "=", "Imm12", "&", "", ";", "if", "(", "Imm12", ">=", "", ")", "Binary", "|=", "(", "", "<<", "", ")", ";"], "ground_truth": ["Binary", "|=", "(", "Reg", "<<", "", ")", ";"], "File": "ARMCodeEmitter", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68487, "Length": 62, "Cover_Rate": 0.484375} {"Template_token": ["", "unsigned", "getAddrModeImm12OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "", ")", ";", "return", "", ";", "}", "unsigned", "Reg", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "int32_t", "Imm12", "=", "MO1", ".", "getImm", "(", ")", ";", "uint32_t", "Binary", ";"], "ground_truth": ["Binary", "=", "Imm12", "&", "", ";"], "File": "ARMCodeEmitter", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68488, "Length": 100, "Cover_Rate": 0.78125} {"Template_token": ["", "uint32_t", "getAddrModeISOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getAddrModeISOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68490, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "uint32_t", "getAddrModePCOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getAddrModePCOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68491, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "CodeEmitter", "::", "getAddrModeSBit", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MCInstrDesc", "&", "MCID", ")", "const", "{"], "ground_truth": ["for", "(", "unsigned", "i", "=", "MI", ".", "getNumOperands", "(", ")", ",", "e", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "i", ">=", "e", ";", "--", "i", ")", "{"], "File": "ARMCodeEmitter", "Func": "getAddrModeSBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68492, "Length": 44, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "unsigned", "CodeEmitter", "::", "getAddrModeSBit", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MCInstrDesc", "&", "MCID", ")", "const", "{", "for", "(", "unsigned", "i", "=", "MI", ".", "getNumOperands", "(", ")", ",", "e", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "i", ">=", "e", ";", "--", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", "-", "", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "", "<<", "", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getAddrModeSBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68493, "Length": 90, "Cover_Rate": 0.9574468085106383} {"Template_token": ["", "uint32_t", "getAddrModeSOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getAddrModeSOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68494, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Binary", "=", "", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "break", ";"], "ground_truth": ["case", "", ":", "Binary", "|=", "", "<<", "", ";", "break", ";"], "File": "ARMCodeEmitter", "Func": "getAddrModeUPBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68496, "Length": 33, "Cover_Rate": 0.4024390243902439} {"Template_token": ["", "unsigned", "Binary", "=", "", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "break", ";", "case", "", ":", "Binary", "|=", "", "<<", "", ";", "break", ";", "case", "", ":", "Binary", "|=", "", "<<", "", ";", "break", ";"], "ground_truth": ["case", "", ":", "Binary", "|=", "", "<<", "", ";", "break", ";"], "File": "ARMCodeEmitter", "Func": "getAddrModeUPBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68497, "Length": 55, "Cover_Rate": 0.6707317073170732} {"Template_token": ["", "unsigned", "getAdrLabelOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68498, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "ARMCodeEmitter", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68500, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68501, "Length": 17, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "unsigned", "getBLTargetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getARMBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68502, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getBitfieldInvertedMaskOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter", "Func": "getBitfieldInvertedMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68506, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getBranchTargetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68507, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getCCOutOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getCCOutOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68509, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "MO", ".", "isImm", "(", ")", ")", "{", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")", ",", "Reloc", ",", "true", ",", "false", ")", ";", "return", "", ";", "}", "unsigned", "Imm16", "=", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "return", "Imm16", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68510, "Length": 48, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "uint32_t", "getLdStSORegOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter", "Func": "getLdStSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68512, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "uint32_t", "getLdStSORegOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getLdStSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68513, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "else", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "", ")", ".", "getLimitedValue", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")", ",", "", ",", "true", ",", "false", ")", ";", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "emitExternalSymbolAddress", "(", "MO", ".", "getSymbolName", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Reloc", "=", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "?", "", ":", "", ";", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "Reloc", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "emitJumpTableAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "", ")", ";"], "ground_truth": ["else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "emitMachineBasicBlock", "(", "MO", ".", "getMBB", "(", ")", ",", "", ")", ";"], "File": "ARMCodeEmitter", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68514, "Length": 175, "Cover_Rate": 0.6628787878787878} {"Template_token": ["", "unsigned", "Binary", "=", "(", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ";", "return", "Binary", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getMachineSoImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68515, "Length": 31, "Cover_Rate": 0.4696969696969697} {"Template_token": ["", "unsigned", "CodeEmitter", "::", "getMachineSoImmOpValue", "(", "unsigned", "SoImm", ")", "{", "int", "SoImmVal", "=", "", "(", "SoImm", ")", ";", "assert", "(", "SoImmVal", "!=", "-", "", "&&", "", ")", ";", "unsigned", "Binary", "=", "(", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ";", "return", "Binary", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getMachineSoImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68516, "Length": 58, "Cover_Rate": 0.8787878787878788} {"Template_token": ["", "unsigned", "Rs", "=", "MO1", ".", "getReg", "(", ")", ";", "if", "(", "Rs", ")", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getMachineSoRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68517, "Length": 125, "Cover_Rate": 0.4139072847682119} {"Template_token": ["", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "Binary", "|=", "SBits", "<<", "", ";", "if", "(", "SOpc", "==", "", ")", "return", "Binary", ";", "if", "(", "Rs", ")", "{"], "ground_truth": ["assert", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", "==", "", ")", ";"], "File": "ARMCodeEmitter", "Func": "getMachineSoRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68518, "Length": 133, "Cover_Rate": 0.44039735099337746} {"Template_token": ["", "unsigned", "getNEONVcvtImm32OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter", "Func": "getNEONVcvtImm32OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68519, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getNEONVcvtImm32OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getNEONVcvtImm32OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68520, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68521, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "uint32_t", "getPostIdxRegOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getPostIdxRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68522, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getRegisterListOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68523, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68524, "Length": 28, "Cover_Rate": 0.42424242424242425} {"Template_token": ["", "unsigned", "getShiftRight16Imm", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getShiftRight16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68525, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getShiftRight32Imm", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter", "Func": "getShiftRight32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68527, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getShiftRight64Imm", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getShiftRight64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68528, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getShiftRight8Imm", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getShiftRight8Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68529, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getSOImmOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter", "Func": "getSOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68530, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getSsatBitPosValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter", "Func": "getSsatBitPosValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68535, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getT2AddrModeImm0_1020s4OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getT2AddrModeImm0_1020s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68536, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getT2AddrModeImm12OffsetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter", "Func": "getT2AddrModeImm12OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68537, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getT2AddrModeImm12OffsetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getT2AddrModeImm12OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68538, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getT2AddrModeImm12OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter", "Func": "getT2AddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68539, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getT2AddrModeImm12OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getT2AddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68540, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getT2AddrModeImm8OffsetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter", "Func": "getT2AddrModeImm8OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68542, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getT2AddrModeImm8s4OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68544, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getT2AddrModeSORegOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter", "Func": "getT2AddrModeSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68545, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getT2AddrModeSORegOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getT2AddrModeSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68546, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getT2Imm8s4OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getT2Imm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68548, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getT2SOImmOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getT2SOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68549, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getT2SORegOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter", "Func": "getT2SORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68551, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getThumbAddrModeRegRegOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getThumbAddrModeRegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68553, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getThumbAdrLabelOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getThumbAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68554, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getThumbAdrLabelOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getThumbAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68555, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getThumbBRTargetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMCodeEmitter", "Func": "getThumbBRTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68558, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getUnconditionalBranchTargetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getUnconditionalBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68561, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "NEONThumb2DataIPostEncoder", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Val", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "NEONThumb2DataIPostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68562, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "NEONThumb2LoadStorePostEncoder", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Val", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "NEONThumb2LoadStorePostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68565, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "NEONThumb2LoadStorePostEncoder", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Val", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "NEONThumb2LoadStorePostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68566, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "TD", "=", "Target", ".", "getDataLayout", "(", ")", ";", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MCPEs", "=", "&", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "MJTEs", "=", "", ";", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";", "IsPIC", "=", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "IsThumb", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ";", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ";", "MCE", ".", "setModuleInfo", "(", "MMI", ")", ";", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "", ")", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "E", ";", "++", "MBB", ")", "{", "MCE", ".", "StartMachineBasicBlock", "(", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "emitInstruction", "(", "*", "I", ")", ";", "}", "}", "while", "(", "MCE", ".", "finishFunction", "(", "MF", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMCodeEmitter", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68567, "Length": 222, "Cover_Rate": 0.7207792207792207} {"Template_token": ["", "Val", "&=", "", ";", "Val", "|=", "", ";", "}"], "ground_truth": ["return", "Val", ";"], "File": "ARMCodeEmitter", "Func": "VFPThumb2PostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68568, "Length": 12, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "auto", "ZExt", "=", "cast", "<", "ZExtInst", ">", "(", "V", ")", ";", "if", "(", "ZExt", "->", "getDestTy", "(", ")", "!=", "ExtTy", ")", "continue", ";", "Value", "*", "Src", "=", "ZExt", "->", "getOperand", "(", "", ")", ";", "if", "(", "ZExt", "->", "getSrcTy", "(", ")", "==", "ZExt", "->", "getDestTy", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ZExt", "<<", "", ")", ";", "ReplaceAllUsersOfWith", "(", "ZExt", ",", "Src", ")", ";", "continue", ";", "}", "if", "(", "NewInsts", ".", "count", "(", "Src", ")", "&&", "isa", "<", "TruncInst", ">", "(", "Src", ")", "&&", "Src", "->", "getType", "(", ")", "==", "OrigTy", ")", "{", "auto", "*", "Trunc", "=", "cast", "<", "TruncInst", ">", "(", "Src", ")", ";", "assert", "(", "Trunc", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "==", "ExtTy", "&&", "", ")", ";", "ReplaceAllUsersOfWith", "(", "ZExt", ",", "Trunc", "->", "getOperand", "(", "", ")", ")", ";", "}", "}", "for", "(", "auto", "*", "I", ":", "InstsToRemove", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "", ")", ";", "I", "->", "dropAllReferences", "(", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "InstsToRemove", ".", "clear", "(", ")", ";", "NewInsts", ".", "clear", "(", ")", ";", "TruncTysMap", ".", "clear", "(", ")", ";", "Promoted", ".", "clear", "(", ")", ";"], "ground_truth": ["SafeToPromote", "->", "clear", "(", ")", ";"], "File": "ARMCodeGenPrepare10", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68569, "Length": 209, "Cover_Rate": 0.8228346456692913} {"Template_token": ["", "ConstantInt", "*", "Mask", "=", "ConstantInt", "::", "get", "(", "SrcTy", ",", "APInt", "::", "getMaxValue", "(", "NumBits", ")", ".", "getZExtValue", "(", ")", ")", ";", "Value", "*", "Masked", "=", "Builder", ".", "CreateAnd", "(", "Trunc", "->", "getOperand", "(", "", ")", ",", "Mask", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Masked", ")", ")", "NewInsts", ".", "insert", "(", "I", ")", ";", "ReplaceAllUsersOfWith", "(", "Trunc", ",", "Masked", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare10", "Func": "ConvertTruncs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68570, "Length": 70, "Cover_Rate": 0.36649214659685864} {"Template_token": ["", "Builder", ".", "SetInsertPoint", "(", "Trunc", ")", ";", "IntegerType", "*", "SrcTy", "=", "cast", "<", "IntegerType", ">", "(", "Trunc", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "IntegerType", "*", "DestTy", "=", "cast", "<", "IntegerType", ">", "(", "TruncTysMap", "[", "Trunc", "]", "[", "", "]", ")", ";", "unsigned", "NumBits", "=", "DestTy", "->", "getScalarSizeInBits", "(", ")", ";"], "ground_truth": ["ConstantInt", "*", "Mask", "=", "ConstantInt", "::", "get", "(", "SrcTy", ",", "APInt", "::", "getMaxValue", "(", "NumBits", ")", ".", "getZExtValue", "(", ")", ")", ";"], "File": "ARMCodeGenPrepare10", "Func": "ConvertTruncs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68571, "Length": 77, "Cover_Rate": 0.4031413612565445} {"Template_token": ["", "static", "bool", "EqualTypeSize", "(", "Value", "*", "V", ")", "{"], "ground_truth": ["return", "V", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "CodeGenPrepare", "::", "TypeSize", ";"], "File": "ARMCodeGenPrepare10", "Func": "EqualTypeSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68572, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "return", "V", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "CodeGenPrepare", "::", "TypeSize", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare10", "Func": "EqualTypeSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68573, "Length": 16, "Cover_Rate": 0.64} {"Template_token": ["", "}", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "V", ":", "*", "Sources", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "InsertZExt", "(", "I", ",", "I", ")", ";", "else", "if", "(", "auto", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "{", "BasicBlock", "&", "BB", "=", "Arg", "->", "getParent", "(", ")", "->", "front", "(", ")", ";", "InsertZExt", "(", "Arg", ",", "&", "*", "BB", ".", "getFirstInsertionPt", "(", ")", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "Promoted", ".", "insert", "(", "V", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare10", "Func": "ExtendSources", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68574, "Length": 116, "Cover_Rate": 0.4233576642335766} {"Template_token": ["", "void", "IRPromoter", "::", "ExtendSources", "(", ")", "{", "IRBuilder", "<", ">", "Builder", "{", "Ctx", "}", ";", "auto", "InsertZExt", "=", "[", "&", "]", "(", "Value", "*", "V", ",", "Instruction", "*", "InsertPt", ")", "{", "assert", "(", "V", "->", "getType", "(", ")", "!=", "ExtTy", "&&", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "Builder", ".", "SetInsertPoint", "(", "InsertPt", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "ZExt", "=", "Builder", ".", "CreateZExt", "(", "V", ",", "ExtTy", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "ZExt", ")", ")", "{", "if", "(", "isa", "<", "Argument", ">", "(", "V", ")", ")", "I", "->", "moveBefore", "(", "InsertPt", ")", ";", "else", "I", "->", "moveAfter", "(", "InsertPt", ")", ";", "NewInsts", ".", "insert", "(", "I", ")", ";", "}", "ReplaceAllUsersOfWith", "(", "V", ",", "ZExt", ")", ";", "}", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "V", ":", "*", "Sources", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "InsertZExt", "(", "I", ",", "I", ")", ";", "else", "if", "(", "auto", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "{", "BasicBlock", "&", "BB", "=", "Arg", "->", "getParent", "(", ")", "->", "front", "(", ")", ";", "InsertZExt", "(", "Arg", ",", "&", "*", "BB", ".", "getFirstInsertionPt", "(", ")", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "Promoted", ".", "insert", "(", "V", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare10", "Func": "ExtendSources", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68575, "Length": 273, "Cover_Rate": 0.9963503649635036} {"Template_token": ["", "unsigned", "Opc", "=", "cast", "<", "Instruction", ">", "(", "V", ")", "->", "getOpcode", "(", ")", ";"], "ground_truth": ["return", "Opc", "==", "Instruction", "::", "AShr", "||", "Opc", "==", "Instruction", "::", "SDiv", "||", "Opc", "==", "Instruction", "::", "SRem", "||", "Opc", "==", "Instruction", "::", "SExt", ";"], "File": "ARMCodeGenPrepare10", "Func": "GenerateSignBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68576, "Length": 40, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "Opc", "=", "cast", "<", "Instruction", ">", "(", "V", ")", "->", "getOpcode", "(", ")", ";"], "File": "ARMCodeGenPrepare10", "Func": "GenerateSignBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68577, "Length": 29, "Cover_Rate": 0.3411764705882353} {"Template_token": ["", "IRPromoter", "(", "Module", "*", "M", ")", ":", "M", "(", "M", ")", ",", "Ctx", "(", "M", "->", "getContext", "(", ")", ")", ",", "ExtTy", "(", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare10", "Func": "IRPromoter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68580, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "IRPromoter", "(", "Module", "*", "M", ")", ":", "M", "(", "M", ")", ",", "Ctx", "(", "M", "->", "getContext", "(", ")", ")", ",", "ExtTy", "(", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare10", "Func": "IRPromoter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68581, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Add", "&&", "I", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Sub", ")", "return", "false", ";", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", "||", "!", "EnableDSP", "||", "!", "isSupportedType", "(", "I", ")", ")", "return", "false", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "!", "ST", "->", "hasThumb2", "(", ")", ")", "return", "false", ";", "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "isa", "<", "Constant", ">", "(", "Op", ")", ")", "{", "if", "(", "!", "EnableDSPWithImms", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare10", "Func": "isLegalToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68582, "Length": 101, "Cover_Rate": 0.554945054945055} {"Template_token": ["", "if", "(", "GenerateSignBits", "(", "V", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "true", ";"], "File": "ARMCodeGenPrepare10", "Func": "isPromotedResultSafe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68583, "Length": 24, "Cover_Rate": 0.39344262295081966} {"Template_token": ["", "ConstantInt", "*", "OverflowConst", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "bool", "NegImm", "=", "OverflowConst", "->", "isNegative", "(", ")", ";", "bool", "IsDecreasing", "=", "(", "(", "Opc", "==", "Instruction", "::", "Sub", ")", "&&", "!", "NegImm", ")", "||", "(", "(", "Opc", "==", "Instruction", "::", "Add", ")", "&&", "NegImm", ")", ";", "if", "(", "!", "IsDecreasing", ")", "return", "false", ";", "auto", "*", "CI", "=", "cast", "<", "ICmpInst", ">", "(", "*", "I", "->", "user_begin", "(", ")", ")", ";", "if", "(", "CI", "->", "isSigned", "(", ")", "||", "CI", "->", "isEquality", "(", ")", ")", "return", "false", ";", "ConstantInt", "*", "ICmpConst", "=", "nullptr", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getOperand", "(", "", ")", ")", ")", "ICmpConst", "=", "Const", ";", "else", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getOperand", "(", "", ")", ")", ")", "ICmpConst", "=", "Const", ";", "else", "return", "false", ";", "APInt", "Total", "=", "ICmpConst", "->", "getValue", "(", ")", ".", "getBitWidth", "(", ")", "<", "", "?", "ICmpConst", "->", "getValue", "(", ")", ".", "zext", "(", "", ")", ":", "ICmpConst", "->", "getValue", "(", ")", ";", "Total", "+=", "OverflowConst", "->", "getValue", "(", ")", ".", "getBitWidth", "(", ")", "<", "", "?", "OverflowConst", "->", "getValue", "(", ")", ".", "abs", "(", ")", ".", "zext", "(", "", ")", ":", "OverflowConst", "->", "getValue", "(", ")", ".", "abs", "(", ")", ";"], "ground_truth": ["APInt", "Max", "=", "APInt", "::", "getAllOnesValue", "(", "CodeGenPrepare", "::", "TypeSize", ")", ";"], "File": "ARMCodeGenPrepare10", "Func": "isSafeWrap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68584, "Length": 236, "Cover_Rate": 0.5552941176470588} {"Template_token": ["", "if", "(", "auto", "*", "Store", "=", "dyn_cast", "<", "StoreInst", ">", "(", "V", ")", ")", "return", "LessOrEqualTypeSize", "(", "Store", "->", "getValueOperand", "(", ")", ")", ";", "if", "(", "auto", "*", "Return", "=", "dyn_cast", "<", "ReturnInst", ">", "(", "V", ")", ")", "return", "LessOrEqualTypeSize", "(", "Return", "->", "getReturnValue", "(", ")", ")", ";", "if", "(", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "V", ")", ")", "return", "GreaterThanTypeSize", "(", "ZExt", ")", ";", "if", "(", "auto", "*", "Switch", "=", "dyn_cast", "<", "SwitchInst", ">", "(", "V", ")", ")", "return", "LessThanTypeSize", "(", "Switch", "->", "getCondition", "(", ")", ")", ";", "if", "(", "auto", "*", "ICmp", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "V", ")", ")", "return", "ICmp", "->", "isSigned", "(", ")", "||", "LessThanTypeSize", "(", "ICmp", "->", "getOperand", "(", "", ")", ")", ";", "return", "isa", "<", "CallInst", ">", "(", "V", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare10", "Func": "isSink", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68585, "Length": 133, "Cover_Rate": 0.9366197183098591} {"Template_token": ["", "if", "(", "auto", "*", "Switch", "=", "dyn_cast", "<", "SwitchInst", ">", "(", "V", ")", ")", "return", "LessThanTypeSize", "(", "Switch", "->", "getCondition", "(", ")", ")", ";", "if", "(", "auto", "*", "ICmp", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "V", ")", ")", "return", "ICmp", "->", "isSigned", "(", ")", "||", "LessThanTypeSize", "(", "ICmp", "->", "getOperand", "(", "", ")", ")", ";", "return", "isa", "<", "CallInst", ">", "(", "V", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare10", "Func": "isSink", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68586, "Length": 65, "Cover_Rate": 0.45774647887323944} {"Template_token": ["", "static", "bool", "isSource", "(", "Value", "*", "V", ")", "{", "if", "(", "!", "isa", "<", "IntegerType", ">", "(", "V", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "Argument", ">", "(", "V", ")", ")", "return", "true", ";", "else", "if", "(", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "true", ";"], "ground_truth": ["else", "if", "(", "isa", "<", "BitCastInst", ">", "(", "V", ")", ")", "return", "true", ";"], "File": "ARMCodeGenPrepare10", "Func": "isSource", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68587, "Length": 68, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "Type", "*", "Ty", "=", "V", "->", "getType", "(", ")", ";", "if", "(", "Ty", "->", "isVoidTy", "(", ")", "||", "Ty", "->", "isPointerTy", "(", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "Ty", "=", "cast", "<", "PointerType", ">", "(", "Ld", "->", "getPointerOperandType", "(", ")", ")", "->", "getElementType", "(", ")", ";"], "File": "ARMCodeGenPrepare10", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68588, "Length": 59, "Cover_Rate": 0.5514018691588785} {"Template_token": ["", "if", "(", "!", "isa", "<", "IntegerType", ">", "(", "Ty", ")", "||", "cast", "<", "IntegerType", ">", "(", "V", "->", "getType", "(", ")", ")", "->", "getBitWidth", "(", ")", "==", "", ")", "return", "false", ";", "return", "LessOrEqualTypeSize", "(", "V", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare10", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68589, "Length": 39, "Cover_Rate": 0.3644859813084112} {"Template_token": ["", "case", "Instruction", "::", "Load", ":", "case", "Instruction", "::", "Trunc", ":", "case", "Instruction", "::", "BitCast", ":", "return", "isSupportedType", "(", "I", ")", ";", "case", "Instruction", "::", "ZExt", ":", "return", "isSupportedType", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "case", "Instruction", "::", "ICmp", ":", "if", "(", "isa", "<", "PointerType", ">", "(", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ")", "return", "true", ";", "return", "EqualTypeSize", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "case", "Instruction", "::", "Call", ":", "{", "auto", "*", "Call", "=", "cast", "<", "CallInst", ">", "(", "I", ")", ";", "return", "isSupportedType", "(", "Call", ")", "&&", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare10", "Func": "isSupportedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68590, "Length": 111, "Cover_Rate": 0.4065934065934066} {"Template_token": ["", "return", "V", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<=", "CodeGenPrepare", "::", "TypeSize", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare10", "Func": "LessOrEqualTypeSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68591, "Length": 16, "Cover_Rate": 0.64} {"Template_token": ["", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Call", "->", "getNumArgOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Arg", "=", "Call", "->", "getArgOperand", "(", "i", ")", ";", "TruncTysMap", "[", "Call", "]", ".", "push_back", "(", "Arg", "->", "getType", "(", ")", ")", ";", "}", "}", "else", "if", "(", "auto", "*", "Switch", "=", "dyn_cast", "<", "SwitchInst", ">", "(", "I", ")", ")", "TruncTysMap", "[", "I", "]", ".", "push_back", "(", "Switch", "->", "getCondition", "(", ")", "->", "getType", "(", ")", ")", ";", "else", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "TruncTysMap", "[", "I", "]", ".", "push_back", "(", "I", "->", "getOperand", "(", "i", ")", "->", "getType", "(", ")", ")", ";", "}", "}", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "if", "(", "!", "isa", "<", "TruncInst", ">", "(", "V", ")", "||", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";", "auto", "*", "Trunc", "=", "cast", "<", "TruncInst", ">", "(", "V", ")", ";", "TruncTysMap", "[", "Trunc", "]", ".", "push_back", "(", "Trunc", "->", "getDestTy", "(", ")", ")", ";", "}", "PrepareWrappingAdds", "(", ")", ";"], "ground_truth": ["ExtendSources", "(", ")", ";"], "File": "ARMCodeGenPrepare10", "Func": "Mutate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68595, "Length": 199, "Cover_Rate": 0.5292553191489362} {"Template_token": ["", "auto", "Const", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "NewConst", "=", "ConstantInt", "::", "get", "(", "Ctx", ",", "Const", "->", "getValue", "(", ")", ".", "abs", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Value", "*", "NewVal", "=", "Builder", ".", "CreateSub", "(", "I", "->", "getOperand", "(", "", ")", ",", "NewConst", ")", ";", "if", "(", "auto", "*", "NewInst", "=", "dyn_cast", "<", "Instruction", ">", "(", "NewVal", ")", ")", "{", "NewInst", "->", "copyIRFlags", "(", "I", ")", ";", "NewInsts", ".", "insert", "(", "NewInst", ")", ";", "}", "InstsToRemove", ".", "insert", "(", "I", ")", ";"], "ground_truth": ["I", "->", "replaceAllUsesWith", "(", "NewVal", ")", ";"], "File": "ARMCodeGenPrepare10", "Func": "PrepareWrappingAdds", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68596, "Length": 106, "Cover_Rate": 0.4491525423728814} {"Template_token": ["", "if", "(", "shouldPromote", "(", "I", ")", ")", "{", "I", "->", "mutateType", "(", "ExtTy", ")", ";", "Promoted", ".", "insert", "(", "I", ")", ";", "}", "}", "for", "(", "auto", "*", "V", ":", "*", "Visited", ")", "{", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "continue", ";", "if", "(", "Sources", "->", "count", "(", "I", ")", "||", "Sinks", "->", "count", "(", "I", ")", ")", "continue", ";", "if", "(", "!", "shouldPromote", "(", "I", ")", "||", "SafeToPromote", "->", "count", "(", "I", ")", "||", "NewInsts", ".", "count", "(", "I", ")", ")", "continue", ";", "assert", "(", "EnableDSP", "&&", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "", ")", ";", "Function", "*", "DSPInst", "=", "", "(", "M", ",", "getNarrowIntrinsic", "(", "I", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";"], "ground_truth": ["Value", "*", "Args", "[", "]", "=", "{", "I", "->", "getOperand", "(", "", ")", ",", "I", "->", "getOperand", "(", "", ")", "}", ";"], "File": "ARMCodeGenPrepare10", "Func": "PromoteTree", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68597, "Length": 170, "Cover_Rate": 0.43147208121827413} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "From", "<<", "", "<<", "*", "To", "<<", "", ")", ";", "for", "(", "Use", "&", "U", ":", "From", "->", "uses", "(", ")", ")", "{", "auto", "*", "User", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "InstTo", "&&", "User", "->", "isIdenticalTo", "(", "InstTo", ")", ")", "{", "ReplacedAll", "=", "false", ";", "continue", ";", "}"], "ground_truth": ["Users", ".", "push_back", "(", "User", ")", ";"], "File": "ARMCodeGenPrepare10", "Func": "ReplaceAllUsersOfWith", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68598, "Length": 74, "Cover_Rate": 0.46835443037974683} {"Template_token": ["", "for", "(", "Use", "&", "U", ":", "From", "->", "uses", "(", ")", ")", "{", "auto", "*", "User", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "InstTo", "&&", "User", "->", "isIdenticalTo", "(", "InstTo", ")", ")", "{", "ReplacedAll", "=", "false", ";", "continue", ";", "}", "Users", ".", "push_back", "(", "User", ")", ";", "}", "for", "(", "auto", "*", "U", ":", "Users", ")", "U", "->", "replaceUsesOfWith", "(", "From", ",", "To", ")", ";", "if", "(", "ReplacedAll", ")", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "From", ")", ")", "InstsToRemove", ".", "insert", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare10", "Func": "ReplaceAllUsersOfWith", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68599, "Length": 99, "Cover_Rate": 0.6265822784810127} {"Template_token": ["", "if", "(", "AllVisited", ".", "count", "(", "&", "I", ")", ")", "continue", ";", "if", "(", "isa", "<", "ICmpInst", ">", "(", "I", ")", ")", "{", "auto", "&", "CI", "=", "cast", "<", "ICmpInst", ">", "(", "I", ")", ";", "if", "(", "CI", ".", "isSigned", "(", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "CI", ".", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CI", "<<", "", ")", ";"], "ground_truth": ["for", "(", "auto", "&", "Op", ":", "CI", ".", "operands", "(", ")", ")", "{"], "File": "ARMCodeGenPrepare10", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68600, "Length": 89, "Cover_Rate": 0.31448763250883394} {"Template_token": ["", "bool", "CodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", "||", "DisableCGP", ")", "return", "false", ";", "auto", "*", "TPC", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "return", "false", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "bool", "MadeChange", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "F", ".", "getName", "(", ")", "<<", "", ")", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "auto", "&", "Insts", "=", "BB", ".", "getInstList", "(", ")", ";", "for", "(", "auto", "&", "I", ":", "Insts", ")", "{", "if", "(", "AllVisited", ".", "count", "(", "&", "I", ")", ")", "continue", ";", "if", "(", "isa", "<", "ICmpInst", ">", "(", "I", ")", ")", "{", "auto", "&", "CI", "=", "cast", "<", "ICmpInst", ">", "(", "I", ")", ";", "if", "(", "CI", ".", "isSigned", "(", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "CI", ".", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CI", "<<", "", ")", ";", "for", "(", "auto", "&", "Op", ":", "CI", ".", "operands", "(", ")", ")", "{"], "ground_truth": ["if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ")", "MadeChange", "|=", "TryToPromote", "(", "I", ")", ";"], "File": "ARMCodeGenPrepare10", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68601, "Length": 229, "Cover_Rate": 0.8091872791519434} {"Template_token": ["", "if", "(", "isSource", "(", "V", ")", ")", "return", "true", ";", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";"], "ground_truth": ["if", "(", "!", "I", ")", "return", "false", ";"], "File": "ARMCodeGenPrepare10", "Func": "shouldPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68602, "Length": 30, "Cover_Rate": 0.379746835443038} {"Template_token": ["", "auto", "*", "Trunc", "=", "dyn_cast", "<", "Instruction", ">", "(", "Builder", ".", "CreateTrunc", "(", "V", ",", "TruncTy", ")", ")", ";", "if", "(", "Trunc", ")", "NewInsts", ".", "insert", "(", "Trunc", ")", ";", "return", "Trunc", ";", "}", ";", "for", "(", "auto", "I", ":", "*", "Sinks", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "", ")", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Call", "->", "getNumArgOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Arg", "=", "Call", "->", "getArgOperand", "(", "i", ")", ";", "Type", "*", "Ty", "=", "TruncTysMap", "[", "Call", "]", "[", "i", "]", ";", "if", "(", "Instruction", "*", "Trunc", "=", "InsertTrunc", "(", "Arg", ",", "Ty", ")", ")", "{", "Trunc", "->", "moveBefore", "(", "Call", ")", ";"], "ground_truth": ["Call", "->", "setArgOperand", "(", "i", ",", "Trunc", ")", ";"], "File": "ARMCodeGenPrepare10", "Func": "TruncateSinks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68603, "Length": 145, "Cover_Rate": 0.3493975903614458} {"Template_token": ["", "SetVector", "<", "Value", "*", ">", "CurrentVisited", ";", "WorkList", ".", "insert", "(", "V", ")", ";", "auto", "AddLegalInst", "=", "[", "&", "]", "(", "Value", "*", "V", ")", "{", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "!", "isSupportedValue", "(", "V", ")", "||", "(", "shouldPromote", "(", "V", ")", "&&", "!", "isLegalToPromote", "(", "V", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "return", "false", ";", "}", "WorkList", ".", "insert", "(", "V", ")", ";", "return", "true", ";", "}", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "Value", "*", "V", "=", "WorkList", ".", "back", "(", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "continue", ";", "if", "(", "AllVisited", ".", "count", "(", "V", ")", ")", "return", "false", ";", "CurrentVisited", ".", "insert", "(", "V", ")", ";", "AllVisited", ".", "insert", "(", "V", ")", ";", "if", "(", "isSink", "(", "V", ")", ")", "Sinks", ".", "insert", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ";", "if", "(", "isSource", "(", "V", ")", ")", "Sources", ".", "insert", "(", "V", ")", ";", "if", "(", "!", "isSink", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ")", ")", "return", "false", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare10", "Func": "TryToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68604, "Length": 276, "Cover_Rate": 0.5139664804469274} {"Template_token": ["", "static", "bool", "isSafeOverflow", "(", "Instruction", "*", "I", ")", "{", "if", "(", "isa", "<", "OverflowingBinaryOperator", ">", "(", "I", ")", "&&", "I", "->", "hasNoUnsignedWrap", "(", ")", ")", "return", "true", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "Instruction", "::", "Add", "&&", "Opc", "!=", "Instruction", "::", "Sub", ")", "return", "false", ";", "if", "(", "!", "I", "->", "hasOneUse", "(", ")", "||", "!", "isa", "<", "ICmpInst", ">", "(", "*", "I", "->", "user_begin", "(", ")", ")", "||", "!", "isa", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", "return", "false", ";", "ConstantInt", "*", "OverflowConst", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "bool", "NegImm", "=", "OverflowConst", "->", "isNegative", "(", ")", ";", "bool", "IsDecreasing", "=", "(", "(", "Opc", "==", "Instruction", "::", "Sub", ")", "&&", "!", "NegImm", ")", "||", "(", "(", "Opc", "==", "Instruction", "::", "Add", ")", "&&", "NegImm", ")", ";", "if", "(", "!", "IsDecreasing", ")", "return", "false", ";", "auto", "*", "CI", "=", "cast", "<", "ICmpInst", ">", "(", "*", "I", "->", "user_begin", "(", ")", ")", ";", "if", "(", "CI", "->", "isSigned", "(", ")", "||", "CI", "->", "isEquality", "(", ")", ")", "return", "false", ";", "ConstantInt", "*", "ICmpConst", "=", "nullptr", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getOperand", "(", "", ")", ")", ")", "ICmpConst", "=", "Const", ";", "else", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getOperand", "(", "", ")", ")", ")", "ICmpConst", "=", "Const", ";", "else", "return", "false", ";", "APInt", "Total", "=", "ICmpConst", "->", "getValue", "(", ")", ".", "getBitWidth", "(", ")", "<", "", "?", "ICmpConst", "->", "getValue", "(", ")", ".", "zext", "(", "", ")", ":", "ICmpConst", "->", "getValue", "(", ")", ";", "Total", "+=", "OverflowConst", "->", "getValue", "(", ")", ".", "getBitWidth", "(", ")", "<", "", "?", "OverflowConst", "->", "getValue", "(", ")", ".", "abs", "(", ")", ".", "zext", "(", "", ")", ":", "OverflowConst", "->", "getValue", "(", ")", ".", "abs", "(", ")", ";", "APInt", "Max", "=", "APInt", "::", "getAllOnesValue", "(", "CodeGenPrepare", "::", "TypeSize", ")", ";", "if", "(", "Total", ".", "getBitWidth", "(", ")", ">", "Max", ".", "getBitWidth", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Total", ".", "ugt", "(", "Max", ".", "zext", "(", "Total", ".", "getBitWidth", "(", ")", ")", ")", ")", "return", "false", ";"], "File": "ARMCodeGenPrepare11", "Func": "isSafeOverflow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68605, "Length": 366, "Cover_Rate": 0.8394495412844036} {"Template_token": ["", "static", "bool", "isSource", "(", "Value", "*", "V", ")", "{", "if", "(", "!", "isa", "<", "IntegerType", ">", "(", "V", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "Argument", ">", "(", "V", ")", ")", "return", "true", ";"], "ground_truth": ["else", "if", "(", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "true", ";"], "File": "ARMCodeGenPrepare11", "Func": "isSource", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68606, "Length": 54, "Cover_Rate": 0.45} {"Template_token": ["", "const", "IntegerType", "*", "IntTy", "=", "dyn_cast", "<", "IntegerType", ">", "(", "Ty", ")", ";", "if", "(", "!", "IntTy", ")", "return", "false", ";"], "ground_truth": ["return", "IntTy", "->", "getBitWidth", "(", ")", "==", "CodeGenPrepare", "::", "TypeSize", ";"], "File": "ARMCodeGenPrepare11", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68607, "Length": 32, "Cover_Rate": 0.31683168316831684} {"Template_token": ["", "if", "(", "isa", "<", "StoreInst", ">", "(", "V", ")", "||", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "BranchInst", ">", "(", "V", ")", "||", "isa", "<", "SwitchInst", ">", "(", "V", ")", "||", "isa", "<", "BasicBlock", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "(", "isa", "<", "Constant", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantExpr", ">", "(", "V", ")", ")", "||", "isa", "<", "Argument", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "isa", "<", "PHINode", ">", "(", "V", ")", "||", "isa", "<", "SelectInst", ">", "(", "V", ")", "||", "isa", "<", "ReturnInst", ">", "(", "V", ")", "||", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "auto", "*", "Trunc", "=", "dyn_cast", "<", "TruncInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Trunc", ")", "||", "isSupportedType", "(", "Trunc", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "isa", "<", "CastInst", ">", "(", "V", ")", "&&", "!", "isa", "<", "SExtInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "cast", "<", "CastInst", ">", "(", "V", ")", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Call", ")", "&&", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "if", "(", "!", "isa", "<", "BinaryOperator", ">", "(", "V", ")", ")", "return", "false", ";", "if", "(", "!", "isSupportedType", "(", "V", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "generateSignBits", "(", "V", ")", ")", "{"], "File": "ARMCodeGenPrepare11", "Func": "isSupportedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68608, "Length": 255, "Cover_Rate": 0.864406779661017} {"Template_token": ["", "TruncTysMap", "[", "ZExt", "]", "=", "TruncTysMap", "[", "V", "]", ";", "}", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "V", ":", "Sources", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "InsertZExt", "(", "I", ",", "I", ")", ";", "else", "if", "(", "auto", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "{", "BasicBlock", "&", "BB", "=", "Arg", "->", "getParent", "(", ")", "->", "front", "(", ")", ";", "InsertZExt", "(", "Arg", ",", "&", "*", "BB", ".", "getFirstInsertionPt", "(", ")", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "Promoted", ".", "insert", "(", "V", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "if", "(", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "Sinks", ".", "count", "(", "I", ")", ")", "continue", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "if", "(", "(", "Op", "->", "getType", "(", ")", "==", "ExtTy", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "Op", "->", "getType", "(", ")", ")", ")", "continue", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "FixConst", "(", "Const", ",", "I", ")", ";", "else", "if", "(", "isa", "<", "UndefValue", ">", "(", "Op", ")", ")", "I", "->", "setOperand", "(", "i", ",", "UndefValue", "::", "get", "(", "ExtTy", ")", ")", ";", "}", "if", "(", "shouldPromote", "(", "I", ")", ")", "{", "I", "->", "mutateType", "(", "ExtTy", ")", ";", "Promoted", ".", "insert", "(", "I", ")", ";", "}", "}", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "if", "(", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "!", "shouldPromote", "(", "V", ")", "||", "isPromotedResultSafe", "(", "V", ")", ")", "continue", ";", "assert", "(", "EnableDSP", "&&", "", ")", ";", "InsertDSPIntrinsic", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ";", "}", "auto", "InsertTrunc", "=", "[", "&", "]", "(", "Value", "*", "V", ")", "->", "Instruction", "*", "{", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "V", "->", "getType", "(", ")", ")", ")", "return", "nullptr", ";", "if", "(", "(", "!", "Promoted", ".", "count", "(", "V", ")", "&&", "!", "NewInsts", ".", "count", "(", "V", ")", ")", "||", "!", "TruncTysMap", ".", "count", "(", "V", ")", "||", "Sources", ".", "count", "(", "V", ")", ")", "return", "nullptr", ";", "Type", "*", "TruncTy", "=", "TruncTysMap", "[", "V", "]", ";"], "ground_truth": ["if", "(", "TruncTy", "==", "ExtTy", ")", "return", "nullptr", ";"], "File": "ARMCodeGenPrepare11", "Func": "Mutate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68609, "Length": 460, "Cover_Rate": 0.359375} {"Template_token": ["", "if", "(", "AllVisited", ".", "count", "(", "&", "I", ")", ")", "continue", ";", "if", "(", "isa", "<", "ICmpInst", ">", "(", "I", ")", ")", "{", "auto", "&", "CI", "=", "cast", "<", "ICmpInst", ">", "(", "I", ")", ";", "if", "(", "CI", ".", "isSigned", "(", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "CI", ".", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ")", "continue", ";", "for", "(", "auto", "&", "Op", ":", "CI", ".", "operands", "(", ")", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ")", "MadeChange", "|=", "TryToPromote", "(", "I", ")", ";", "}", "}", "}", "Promoter", "->", "Cleanup", "(", ")", ";", "LLVM_DEBUG", "(", "if", "(", "verifyFunction", "(", "F", ",", "&", "dbgs", "(", ")", ")", ")", "{", "dbgs", "(", ")", ";"], "ground_truth": ["report_fatal_error", "(", "", ")", ";"], "File": "ARMCodeGenPrepare11", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68610, "Length": 130, "Cover_Rate": 0.4744525547445255} {"Template_token": ["", "for", "(", "auto", "&", "I", ":", "Insts", ")", "{", "if", "(", "AllVisited", ".", "count", "(", "&", "I", ")", ")", "continue", ";", "if", "(", "isa", "<", "ICmpInst", ">", "(", "I", ")", ")", "{", "auto", "&", "CI", "=", "cast", "<", "ICmpInst", ">", "(", "I", ")", ";", "if", "(", "CI", ".", "isSigned", "(", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "CI", ".", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ")", "continue", ";", "for", "(", "auto", "&", "Op", ":", "CI", ".", "operands", "(", ")", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ")", "MadeChange", "|=", "TryToPromote", "(", "I", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare11", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68611, "Length": 108, "Cover_Rate": 0.39416058394160586} {"Template_token": ["", "SmallPtrSet", "<", "Instruction", "*", ",", "", ">", "Sinks", ";", "WorkList", ".", "insert", "(", "V", ")", ";", "SmallPtrSet", "<", "Value", "*", ",", "", ">", "CurrentVisited", ";", "CurrentVisited", ".", "clear", "(", ")", ";", "auto", "AddLegalInst", "=", "[", "&", "]", "(", "Value", "*", "V", ")", "{", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "!", "isSupportedValue", "(", "V", ")", "||", "(", "shouldPromote", "(", "V", ")", "&&", "!", "isLegalToPromote", "(", "V", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "return", "false", ";", "}", "WorkList", ".", "insert", "(", "V", ")", ";", "return", "true", ";", "}", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "Value", "*", "V", "=", "WorkList", ".", "back", "(", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "continue", ";", "if", "(", "AllVisited", ".", "count", "(", "V", ")", ")", "return", "false", ";", "CurrentVisited", ".", "insert", "(", "V", ")", ";", "AllVisited", ".", "insert", "(", "V", ")", ";", "if", "(", "isSink", "(", "V", ")", ")", "Sinks", ".", "insert", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ";"], "ground_truth": ["if", "(", "isSource", "(", "V", ")", ")", "Sources", ".", "insert", "(", "V", ")", ";"], "File": "ARMCodeGenPrepare11", "Func": "TryToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68612, "Length": 236, "Cover_Rate": 0.4591439688715953} {"Template_token": ["", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "!", "isSupportedValue", "(", "V", ")", "||", "(", "shouldPromote", "(", "V", ")", "&&", "!", "isLegalToPromote", "(", "V", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "return", "false", ";", "}", "WorkList", ".", "insert", "(", "V", ")", ";", "return", "true", ";", "}", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "Value", "*", "V", "=", "WorkList", ".", "back", "(", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "continue", ";", "if", "(", "AllVisited", ".", "count", "(", "V", ")", ")", "return", "false", ";", "CurrentVisited", ".", "insert", "(", "V", ")", ";", "AllVisited", ".", "insert", "(", "V", ")", ";", "if", "(", "isSink", "(", "V", ")", ")", "Sinks", ".", "insert", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ";", "if", "(", "isSource", "(", "V", ")", ")", "Sources", ".", "insert", "(", "V", ")", ";", "else", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ")", ")", "return", "false", ";", "}", "}", "if", "(", "isSource", "(", "V", ")", "||", "shouldPromote", "(", "V", ")", ")", "{", "for", "(", "Use", "&", "U", ":", "V", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ".", "getUser", "(", ")", ")", ")", "return", "false", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare11", "Func": "TryToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68613, "Length": 279, "Cover_Rate": 0.5428015564202334} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "V", ":", "Sources", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "InsertZExt", "(", "I", ",", "I", ")", ";", "else", "if", "(", "auto", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "{", "BasicBlock", "&", "BB", "=", "Arg", "->", "getParent", "(", ")", "->", "front", "(", ")", ";", "InsertZExt", "(", "Arg", ",", "&", "*", "BB", ".", "getFirstInsertionPt", "(", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMCodeGenPrepare12", "Func": "ExtendSources", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68614, "Length": 98, "Cover_Rate": 0.36704119850187267} {"Template_token": ["", "if", "(", "generateSignBits", "(", "V", ")", ")", "return", "false", ";", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "I", "->", "hasOneUse", "(", ")", "&&", "isSink", "(", "*", "I", "->", "use_begin", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMCodeGenPrepare12", "Func": "isPromotedResultSafe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68615, "Length": 58, "Cover_Rate": 0.5858585858585859} {"Template_token": ["", "if", "(", "generateSignBits", "(", "V", ")", ")", "return", "false", ";", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "I", "->", "hasOneUse", "(", ")", "&&", "isSink", "(", "*", "I", "->", "use_begin", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "isa", "<", "OverflowingBinaryOperator", ">", "(", "I", ")", ")", "return", "false", ";"], "File": "ARMCodeGenPrepare12", "Func": "isPromotedResultSafe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68616, "Length": 72, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "bool", "IsDecreasing", "=", "(", "(", "Opc", "==", "Instruction", "::", "Sub", ")", "&&", "!", "NegImm", ")", "||", "(", "(", "Opc", "==", "Instruction", "::", "Add", ")", "&&", "NegImm", ")", ";", "if", "(", "!", "IsDecreasing", ")", "return", "false", ";", "auto", "*", "CI", "=", "cast", "<", "ICmpInst", ">", "(", "*", "I", "->", "user_begin", "(", ")", ")", ";", "if", "(", "CI", "->", "isSigned", "(", ")", "||", "CI", "->", "isEquality", "(", ")", ")", "return", "false", ";", "ConstantInt", "*", "ICmpConst", "=", "nullptr", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getOperand", "(", "", ")", ")", ")", "ICmpConst", "=", "Const", ";", "else", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getOperand", "(", "", ")", ")", ")", "ICmpConst", "=", "Const", ";", "else", "return", "false", ";", "APInt", "Total", "=", "ICmpConst", "->", "getValue", "(", ")", ".", "getBitWidth", "(", ")", "<", "", "?", "ICmpConst", "->", "getValue", "(", ")", ".", "zext", "(", "", ")", ":", "ICmpConst", "->", "getValue", "(", ")", ";", "Total", "+=", "OverflowConst", "->", "getValue", "(", ")", ".", "getBitWidth", "(", ")", "<", "", "?", "OverflowConst", "->", "getValue", "(", ")", ".", "abs", "(", ")", ".", "zext", "(", "", ")", ":", "OverflowConst", "->", "getValue", "(", ")", ".", "abs", "(", ")", ";", "APInt", "Max", "=", "APInt", "::", "getAllOnesValue", "(", "CodeGenPrepare", "::", "TypeSize", ")", ";", "if", "(", "Total", ".", "getBitWidth", "(", ")", ">", "Max", ".", "getBitWidth", "(", ")", ")", "{", "if", "(", "Total", ".", "ugt", "(", "Max", ".", "zext", "(", "Total", ".", "getBitWidth", "(", ")", ")", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Max", ".", "getBitWidth", "(", ")", ">", "Total", ".", "getBitWidth", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Total", ".", "zext", "(", "Max", ".", "getBitWidth", "(", ")", ")", ".", "ugt", "(", "Max", ")", ")", "return", "false", ";"], "File": "ARMCodeGenPrepare12", "Func": "isSafeOverflow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68617, "Length": 284, "Cover_Rate": 0.6498855835240275} {"Template_token": ["", "PromoteTree", "(", "Visited", ",", "Sources", ",", "Sinks", ",", "SafeToPromote", ")", ";", "TruncateSinks", "(", "Sources", ",", "Sinks", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", ";", "for", "(", "auto", "*", "V", ":", "Sources", ")", "V", "->", "dump", "(", ")", ";", "for", "(", "auto", "*", "I", ":", "NewInsts", ")", "I", "->", "dump", "(", ")", ";", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "if", "(", "!", "Sources", ".", "count", "(", "V", ")", ")", "V", "->", "dump", "(", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "ARMCodeGenPrepare12", "Func": "Mutate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68618, "Length": 89, "Cover_Rate": 0.483695652173913} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", ";", "for", "(", "auto", "*", "V", ":", "Sources", ")", "V", "->", "dump", "(", ")", ";", "for", "(", "auto", "*", "I", ":", "NewInsts", ")", "I", "->", "dump", "(", ")", ";", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "if", "(", "!", "Sources", ".", "count", "(", "V", ")", ")", "V", "->", "dump", "(", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "ARMCodeGenPrepare12", "Func": "Mutate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68619, "Length": 71, "Cover_Rate": 0.3858695652173913} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "", ")", ";", "auto", "*", "NewConst", "=", "ConstantInt", "::", "get", "(", "Ctx", ",", "Const", "->", "getValue", "(", ")", ".", "abs", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Value", "*", "NewVal", "=", "Opc", "==", "Instruction", "::", "Sub", "?", "Builder", ".", "CreateAdd", "(", "I", "->", "getOperand", "(", "", ")", ",", "NewConst", ")", ":", "Builder", ".", "CreateSub", "(", "I", "->", "getOperand", "(", "", ")", ",", "NewConst", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "NewVal", "<<", "", ")", ";", "if", "(", "auto", "*", "NewInst", "=", "dyn_cast", "<", "Instruction", ">", "(", "NewVal", ")", ")", "{", "NewInst", "->", "copyIRFlags", "(", "I", ")", ";", "NewInsts", ".", "insert", "(", "NewInst", ")", ";", "}", "InstsToRemove", ".", "push_back", "(", "I", ")", ";", "I", "->", "replaceAllUsesWith", "(", "NewVal", ")", ";", "}", "}", "}", "for", "(", "auto", "*", "I", ":", "NewInsts", ")", "Visited", ".", "insert", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare12", "Func": "PrepareConstants", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68620, "Length": 157, "Cover_Rate": 0.5181518151815182} {"Template_token": ["", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "if", "(", "(", "Op", "->", "getType", "(", ")", "==", "ExtTy", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "Op", "->", "getType", "(", ")", ")", ")", "continue", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "Constant", "*", "NewConst", "=", "ConstantExpr", "::", "getZExt", "(", "Const", ",", "ExtTy", ")", ";", "I", "->", "setOperand", "(", "i", ",", "NewConst", ")", ";", "}", "else", "if", "(", "isa", "<", "UndefValue", ">", "(", "Op", ")", ")", "I", "->", "setOperand", "(", "i", ",", "UndefValue", "::", "get", "(", "ExtTy", ")", ")", ";", "}", "if", "(", "shouldPromote", "(", "I", ")", ")", "{", "I", "->", "mutateType", "(", "ExtTy", ")", ";", "Promoted", ".", "insert", "(", "I", ")", ";", "}", "}", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "continue", ";", "if", "(", "Sources", ".", "count", "(", "I", ")", "||", "Sinks", ".", "count", "(", "I", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "!", "shouldPromote", "(", "I", ")", "||", "SafeToPromote", ".", "count", "(", "I", ")", "||", "NewInsts", ".", "count", "(", "I", ")", ")", "continue", ";"], "File": "ARMCodeGenPrepare12", "Func": "PromoteTree", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68621, "Length": 196, "Cover_Rate": 0.448512585812357} {"Template_token": ["", "static", "void", "ReplaceAllUsersOfWith", "(", "Value", "*", "From", ",", "Value", "*", "To", ")", "{", "SmallVector", "<", "Instruction", "*", ",", "", ">", "Users", ";", "Instruction", "*", "InstTo", "=", "dyn_cast", "<", "Instruction", ">", "(", "To", ")", ";", "for", "(", "Use", "&", "U", ":", "From", "->", "uses", "(", ")", ")", "{", "auto", "*", "User", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "InstTo", "&&", "User", "->", "isIdenticalTo", "(", "InstTo", ")", ")", "continue", ";", "Users", ".", "push_back", "(", "User", ")", ";", "}", "for", "(", "auto", "*", "U", ":", "Users", ")", "U", "->", "replaceUsesOfWith", "(", "From", ",", "To", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare12", "Func": "ReplaceAllUsersOfWith", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68622, "Length": 102, "Cover_Rate": 1.0} {"Template_token": ["", "SmallVector", "<", "Instruction", "*", ",", "", ">", "Users", ";", "Instruction", "*", "InstTo", "=", "dyn_cast", "<", "Instruction", ">", "(", "To", ")", ";", "for", "(", "Use", "&", "U", ":", "From", "->", "uses", "(", ")", ")", "{"], "ground_truth": ["auto", "*", "User", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";"], "File": "ARMCodeGenPrepare12", "Func": "ReplaceAllUsersOfWith", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68623, "Length": 50, "Cover_Rate": 0.49019607843137253} {"Template_token": ["", "IRBuilder", "<", ">", "Builder", "{", "Ctx", "}", ";", "auto", "InsertTrunc", "=", "[", "&", "]", "(", "Value", "*", "V", ")", "->", "Instruction", "*", "{", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "V", "->", "getType", "(", ")", ")", ")", "return", "nullptr", ";", "if", "(", "(", "!", "Promoted", ".", "count", "(", "V", ")", "&&", "!", "NewInsts", ".", "count", "(", "V", ")", ")", "||", "!", "TruncTysMap", ".", "count", "(", "V", ")", "||", "Sources", ".", "count", "(", "V", ")", ")", "return", "nullptr", ";", "Type", "*", "TruncTy", "=", "TruncTysMap", "[", "V", "]", ";", "if", "(", "TruncTy", "==", "ExtTy", ")", "return", "nullptr", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "TruncTy", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "Builder", ".", "SetInsertPoint", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ";", "auto", "*", "Trunc", "=", "dyn_cast", "<", "Instruction", ">", "(", "Builder", ".", "CreateTrunc", "(", "V", ",", "TruncTy", ")", ")", ";", "if", "(", "Trunc", ")", "NewInsts", ".", "insert", "(", "Trunc", ")", ";", "return", "Trunc", ";", "}", ";", "for", "(", "auto", "I", ":", "Sinks", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "", ")", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Call", "->", "getNumArgOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Arg", "=", "Call", "->", "getArgOperand", "(", "i", ")", ";", "if", "(", "Instruction", "*", "Trunc", "=", "InsertTrunc", "(", "Arg", ")", ")", "{", "Trunc", "->", "moveBefore", "(", "Call", ")", ";", "Call", "->", "setArgOperand", "(", "i", ",", "Trunc", ")", ";", "}", "}", "continue", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "Instruction", "*", "Trunc", "=", "InsertTrunc", "(", "I", "->", "getOperand", "(", "i", ")", ")", ")", "{"], "ground_truth": ["Trunc", "->", "moveBefore", "(", "I", ")", ";"], "File": "ARMCodeGenPrepare12", "Func": "TruncateSinks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68624, "Length": 316, "Cover_Rate": 0.8777777777777778} {"Template_token": ["", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "!", "isSupportedValue", "(", "V", ")", "||", "(", "shouldPromote", "(", "V", ")", "&&", "!", "isLegalToPromote", "(", "V", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "return", "false", ";", "}", "WorkList", ".", "insert", "(", "V", ")", ";", "return", "true", ";", "}", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "Value", "*", "V", "=", "WorkList", ".", "back", "(", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "continue", ";", "if", "(", "AllVisited", ".", "count", "(", "V", ")", ")", "return", "false", ";", "CurrentVisited", ".", "insert", "(", "V", ")", ";", "AllVisited", ".", "insert", "(", "V", ")", ";", "if", "(", "isSink", "(", "V", ")", ")", "Sinks", ".", "insert", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ";", "if", "(", "isSource", "(", "V", ")", ")", "Sources", ".", "insert", "(", "V", ")", ";", "else", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ")", ")", "return", "false", ";", "}", "}", "if", "(", "isSource", "(", "V", ")", "||", "shouldPromote", "(", "V", ")", ")", "{", "for", "(", "Use", "&", "U", ":", "V", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ".", "getUser", "(", ")", ")", ")", "return", "false", ";", "}", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "I", ":", "CurrentVisited", ")", "I", "->", "dump", "(", ")", ";", ")", ";", "unsigned", "ToPromote", "=", "", ";", "for", "(", "auto", "*", "V", ":", "CurrentVisited", ")", "{", "if", "(", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "Sinks", ".", "count", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ")", "continue", ";", "++", "ToPromote", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare12", "Func": "TryToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68625, "Length": 349, "Cover_Rate": 0.6763565891472868} {"Template_token": ["", "case", "Instruction", "::", "Add", ":", "return", "TypeSize", "==", "", "?", "", ":", "", ";", "case", "Instruction", "::", "Sub", ":", "return", "TypeSize", "==", "", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare1", "Func": "getNarrowIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68626, "Length": 29, "Cover_Rate": 0.4142857142857143} {"Template_token": ["", "unsigned", "VSize", "=", "", ";", "if", "(", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "{", "auto", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "Ld", "->", "getPointerOperandType", "(", ")", ")", ";", "VSize", "=", "PtrTy", "->", "getElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "}", "else", "if", "(", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "V", ")", ")", "{", "VSize", "=", "ZExt", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMCodeGenPrepare1", "Func": "isLegalToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68627, "Length": 85, "Cover_Rate": 0.5246913580246914} {"Template_token": ["", "bool", "CodeGenPrepare", "::", "isNarrowInstSupported", "(", "Instruction", "*", "I", ")", "{", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", "||", "!", "EnableDSP", "||", "!", "isSupportedType", "(", "I", ")", ")", "return", "false", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "!", "ST", "->", "hasThumb2", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "I", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Add", "&&", "I", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Sub", ")", "return", "false", ";"], "File": "ARMCodeGenPrepare1", "Func": "isNarrowInstSupported", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68628, "Length": 74, "Cover_Rate": 0.6607142857142857} {"Template_token": ["", "static", "bool", "isPromotedResultSafe", "(", "Value", "*", "V", ")", "{", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isSigned", "(", "V", ")", ")", "return", "false", ";", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "I", "->", "hasOneUse", "(", ")", "&&", "isSink", "(", "*", "I", "->", "use_begin", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "OverflowingBinaryOperator", ">", "(", "I", ")", ")", "return", "isSafeOverflow", "(", "I", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare1", "Func": "isPromotedResultSafe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68629, "Length": 86, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Opc", "=", "cast", "<", "Instruction", ">", "(", "V", ")", "->", "getOpcode", "(", ")", ";"], "ground_truth": ["return", "Opc", "==", "Instruction", "::", "AShr", "||", "Opc", "==", "Instruction", "::", "SDiv", "||", "Opc", "==", "Instruction", "::", "SRem", ";"], "File": "ARMCodeGenPrepare1", "Func": "isSigned", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68630, "Length": 34, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "cast", "<", "Instruction", ">", "(", "V", ")", "->", "getOpcode", "(", ")", ";", "return", "Opc", "==", "Instruction", "::", "AShr", "||", "Opc", "==", "Instruction", "::", "SDiv", "||", "Opc", "==", "Instruction", "::", "SRem", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare1", "Func": "isSigned", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68631, "Length": 49, "Cover_Rate": 0.8448275862068966} {"Template_token": ["", "auto", "UsesNarrowValue", "=", "[", "]", "(", "Value", "*", "V", ")", "{", "return", "V", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<=", "", ";", "}", ";", "if", "(", "auto", "*", "Store", "=", "dyn_cast", "<", "StoreInst", ">", "(", "V", ")", ")", "return", "UsesNarrowValue", "(", "Store", "->", "getValueOperand", "(", ")", ")", ";", "if", "(", "auto", "*", "Return", "=", "dyn_cast", "<", "ReturnInst", ">", "(", "V", ")", ")", "return", "UsesNarrowValue", "(", "Return", "->", "getReturnValue", "(", ")", ")", ";", "return", "isa", "<", "CallInst", ">", "(", "V", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare1", "Func": "isSink", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68632, "Length": 84, "Cover_Rate": 0.9032258064516129} {"Template_token": ["", "else", "if", "(", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "V", ")", ")", "return", "isa", "<", "LoadInst", ">", "(", "ZExt", "->", "getOperand", "(", "", ")", ")", "&&", "ZExt", "->", "getOperand", "(", "", ")", "->", "hasOneUse", "(", ")", ";"], "ground_truth": ["else", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";"], "File": "ARMCodeGenPrepare1", "Func": "isSource", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68633, "Length": 67, "Cover_Rate": 0.3850574712643678} {"Template_token": ["", "else", "if", "(", "auto", "*", "Load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "{", "if", "(", "!", "isa", "<", "IntegerType", ">", "(", "Load", "->", "getType", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Load", "->", "hasOneUse", "(", ")", "&&", "isa", "<", "ZExtInst", ">", "(", "*", "Load", "->", "use_begin", "(", ")", ")", ")", "return", "false", ";"], "File": "ARMCodeGenPrepare1", "Func": "isSource", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68634, "Length": 58, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "IntegerType", "*", "IntTy", "=", "dyn_cast", "<", "IntegerType", ">", "(", "V", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "IntTy", ")", "return", "false", ";", "if", "(", "IntTy", "->", "getBitWidth", "(", ")", "==", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "ZExt", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMCodeGenPrepare1", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68635, "Length": 63, "Cover_Rate": 0.6494845360824743} {"Template_token": ["", "if", "(", "isa", "<", "BranchInst", ">", "(", "V", ")", "||", "isa", "<", "SwitchInst", ">", "(", "V", ")", "||", "isa", "<", "BasicBlock", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "PHINode", ">", "(", "V", ")", "||", "isa", "<", "SelectInst", ">", "(", "V", ")", "||", "isa", "<", "ReturnInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "else", "if", "(", "auto", "*", "Cast", "=", "dyn_cast", "<", "CastInst", ">", "(", "V", ")", ")", "{", "if", "(", "isa", "<", "ZExtInst", ">", "(", "Cast", ")", ")", "return", "Cast", "->", "getDestTy", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<=", "", ";", "else", "if", "(", "auto", "*", "Trunc", "=", "dyn_cast", "<", "TruncInst", ">", "(", "V", ")", ")", "return", "Trunc", "->", "getDestTy", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<=", "TypeSize", ";", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "!", "isa", "<", "BinaryOperator", ">", "(", "V", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMCodeGenPrepare1", "Func": "isSupportedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68636, "Length": 192, "Cover_Rate": 0.5962732919254659} {"Template_token": ["", "if", "(", "isa", "<", "ConstantInt", ">", "(", "V", ")", "||", "isa", "<", "Argument", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "StoreInst", ">", "(", "V", ")", "||", "isa", "<", "LoadInst", ">", "(", "V", ")", "||", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "auto", "*", "ICmp", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "V", ")", ")", "return", "ICmp", "->", "isEquality", "(", ")", "||", "!", "ICmp", "->", "isSigned", "(", ")", ";", "if", "(", "isa", "<", "BranchInst", ">", "(", "V", ")", "||", "isa", "<", "SwitchInst", ">", "(", "V", ")", "||", "isa", "<", "BasicBlock", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "PHINode", ">", "(", "V", ")", "||", "isa", "<", "SelectInst", ">", "(", "V", ")", "||", "isa", "<", "ReturnInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "else", "if", "(", "auto", "*", "Cast", "=", "dyn_cast", "<", "CastInst", ">", "(", "V", ")", ")", "{", "if", "(", "isa", "<", "ZExtInst", ">", "(", "Cast", ")", ")", "return", "Cast", "->", "getDestTy", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<=", "", ";", "else", "if", "(", "auto", "*", "Trunc", "=", "dyn_cast", "<", "TruncInst", ">", "(", "V", ")", ")", "return", "Trunc", "->", "getDestTy", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<=", "TypeSize", ";", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMCodeGenPrepare1", "Func": "isSupportedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68637, "Length": 243, "Cover_Rate": 0.7546583850931677} {"Template_token": ["", "NewInsts", ".", "insert", "(", "ZExt", ")", ";", "}", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "V", ":", "Leaves", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "if", "(", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "V", ")", ")", "ZExt", "->", "mutateType", "(", "ExtTy", ")", ";", "else", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "InsertZExt", "(", "I", ",", "I", ")", ";", "else", "if", "(", "auto", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "{", "BasicBlock", "&", "BB", "=", "Arg", "->", "getParent", "(", ")", "->", "front", "(", ")", ";", "InsertZExt", "(", "Arg", ",", "&", "*", "BB", ".", "getFirstInsertionPt", "(", ")", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "Promoted", ".", "insert", "(", "V", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "if", "(", "Leaves", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "continue", ";", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "Roots", ".", "count", "(", "I", ")", ")", "continue", ";", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "(", "U", "->", "getType", "(", ")", "==", "ExtTy", ")", "||", "!", "isSupportedType", "(", "&", "*", "U", ")", ")", "continue", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "&", "*", "U", ")", ")", "FixConst", "(", "Const", ",", "I", ")", ";", "else", "if", "(", "isa", "<", "UndefValue", ">", "(", "&", "*", "U", ")", ")", "U", "->", "mutateType", "(", "ExtTy", ")", ";", "}", "if", "(", "shouldPromote", "(", "I", ")", ")", "{", "I", "->", "mutateType", "(", "ExtTy", ")", ";", "Promoted", ".", "insert", "(", "I", ")", ";", "}", "}", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "if", "(", "Leaves", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "V", ")", ")", "{", "if", "(", "ZExt", "->", "getDestTy", "(", ")", "!=", "ExtTy", ")", "{", "ZExt", "->", "mutateType", "(", "ExtTy", ")", ";", "Promoted", ".", "insert", "(", "ZExt", ")", ";", "}", "else", "if", "(", "ZExt", "->", "getSrcTy", "(", ")", "==", "ExtTy", ")", "{", "ReplaceAllUsersOfWith", "(", "V", ",", "ZExt", "->", "getOperand", "(", "", ")", ")", ";", "InstsToRemove", ".", "push_back", "(", "ZExt", ")", ";", "}", "continue", ";", "}", "if", "(", "!", "shouldPromote", "(", "V", ")", "||", "isPromotedResultSafe", "(", "V", ")", ")", "continue", ";", "InsertDSPIntrinsic", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare1", "Func": "Mutate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68638, "Length": 434, "Cover_Rate": 0.3395931142410016} {"Template_token": ["", "auto", "*", "TPC", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "return", "false", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "bool", "MadeChange", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "F", ".", "getName", "(", ")", "<<", "", ")", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "auto", "&", "Insts", "=", "BB", ".", "getInstList", "(", ")", ";", "for", "(", "auto", "&", "I", ":", "Insts", ")", "{", "if", "(", "AllVisited", ".", "count", "(", "&", "I", ")", ")", "continue", ";", "if", "(", "isa", "<", "ICmpInst", ">", "(", "I", ")", ")", "{", "auto", "&", "CI", "=", "cast", "<", "ICmpInst", ">", "(", "I", ")", ";", "if", "(", "CI", ".", "isSigned", "(", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "CI", ".", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CI", "<<", "", ")", ";", "for", "(", "auto", "&", "Op", ":", "CI", ".", "operands", "(", ")", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ")", "{", "if", "(", "isa", "<", "ZExtInst", ">", "(", "I", ")", ")", "MadeChange", "|=", "TryToPromote", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "else", "MadeChange", "|=", "TryToPromote", "(", "I", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare1", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68639, "Length": 234, "Cover_Rate": 0.75} {"Template_token": ["", "auto", "&", "Insts", "=", "BB", ".", "getInstList", "(", ")", ";", "for", "(", "auto", "&", "I", ":", "Insts", ")", "{", "if", "(", "AllVisited", ".", "count", "(", "&", "I", ")", ")", "continue", ";", "if", "(", "isa", "<", "ICmpInst", ">", "(", "I", ")", ")", "{", "auto", "&", "CI", "=", "cast", "<", "ICmpInst", ">", "(", "I", ")", ";", "if", "(", "CI", ".", "isSigned", "(", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "CI", ".", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CI", "<<", "", ")", ";", "for", "(", "auto", "&", "Op", ":", "CI", ".", "operands", "(", ")", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ")", "{", "if", "(", "isa", "<", "ZExtInst", ">", "(", "I", ")", ")", "MadeChange", "|=", "TryToPromote", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "else", "MadeChange", "|=", "TryToPromote", "(", "I", ")", ";", "}", "}", "}", "}", "Promoter", "->", "Cleanup", "(", ")", ";", "LLVM_DEBUG", "(", "if", "(", "verifyFunction", "(", "F", ",", "&", "dbgs", "(", ")", ")", ")", "{", "dbgs", "(", ")", ";", "report_fatal_error", "(", "", ")", ";", "}", ")", ";", "}", "if", "(", "MadeChange", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "F", "<<", "", ")", ";", "return", "MadeChange", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare1", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68640, "Length": 212, "Cover_Rate": 0.6794871794871795} {"Template_token": ["", "if", "(", "!", "isa", "<", "IntegerType", ">", "(", "V", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "StoreInst", ">", "(", "I", ")", "||", "isa", "<", "TerminatorInst", ">", "(", "I", ")", "||", "isa", "<", "TruncInst", ">", "(", "I", ")", "||", "isa", "<", "ICmpInst", ">", "(", "I", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "I", ")", ")", "return", "!", "ZExt", "->", "getDestTy", "(", ")", "->", "isIntegerTy", "(", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMCodeGenPrepare1", "Func": "shouldPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68641, "Length": 85, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "return", "true", ";", "}", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "Value", "*", "V", "=", "WorkList", ".", "back", "(", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "continue", ";", "if", "(", "AllVisited", ".", "count", "(", "V", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "return", "false", ";", "}", "CurrentVisited", ".", "insert", "(", "V", ")", ";", "AllVisited", ".", "insert", "(", "V", ")", ";", "if", "(", "isSink", "(", "V", ")", ")", "Roots", ".", "insert", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ";", "if", "(", "isSource", "(", "V", ")", ")", "Leaves", ".", "insert", "(", "V", ")", ";", "else", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ")", ")", "return", "false", ";", "}", "}", "if", "(", "isSource", "(", "V", ")", "||", "shouldPromote", "(", "V", ")", ")", "{", "for", "(", "Use", "&", "U", ":", "V", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ".", "getUser", "(", ")", ")", ")", "return", "false", ";", "}", "}", "}", "unsigned", "NumToPromote", "=", "", ";", "unsigned", "Cost", "=", "", ";", "for", "(", "auto", "*", "V", ":", "CurrentVisited", ")", "{", "if", "(", "isa", "<", "TruncInst", ">", "(", "V", ")", ")", "++", "Cost", ";", "else", "if", "(", "auto", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "{", "if", "(", "!", "Arg", "->", "hasZExtAttr", "(", ")", ")", "++", "Cost", ";", "}", "if", "(", "Leaves", ".", "count", "(", "V", ")", "||", "isa", "<", "StoreInst", ">", "(", "V", ")", "||", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "continue", ";", "if", "(", "Roots", ".", "count", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ")", "{", "++", "Cost", ";", "continue", ";", "}", "if", "(", "shouldPromote", "(", "V", ")", ")", "++", "NumToPromote", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "I", ":", "CurrentVisited", ")", "I", "->", "dump", "(", ")", ";"], "ground_truth": [")", ";"], "File": "ARMCodeGenPrepare1", "Func": "TryToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68642, "Length": 369, "Cover_Rate": 0.6160267111853088} {"Template_token": ["", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getOperand", "(", "", ")", ")", ")", "if", "(", "Const", "->", "isNegative", "(", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getOperand", "(", "", ")", ")", ")", "if", "(", "Const", "->", "isNegative", "(", ")", ")", "return", "false", ";", "bool", "NegImm", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", "->", "isNegative", "(", ")", ";", "bool", "IsDecreasing", "=", "(", "(", "Opc", "==", "Instruction", "::", "Sub", ")", "&&", "!", "NegImm", ")", "||", "(", "(", "Opc", "==", "Instruction", "::", "Add", ")", "&&", "NegImm", ")", ";"], "ground_truth": ["if", "(", "!", "IsDecreasing", ")", "return", "false", ";"], "File": "ARMCodeGenPrepare3", "Func": "isSafeOverflow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68643, "Length": 116, "Cover_Rate": 0.4496124031007752} {"Template_token": ["", "auto", "InsertZExt", "=", "[", "&", "]", "(", "Value", "*", "V", ",", "Instruction", "*", "InsertPt", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "Builder", ".", "SetInsertPoint", "(", "InsertPt", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "auto", "*", "ZExt", "=", "cast", "<", "Instruction", ">", "(", "Builder", ".", "CreateZExt", "(", "V", ",", "ExtTy", ")", ")", ";", "if", "(", "isa", "<", "Argument", ">", "(", "V", ")", ")", "ZExt", "->", "moveBefore", "(", "InsertPt", ")", ";", "else", "ZExt", "->", "moveAfter", "(", "InsertPt", ")", ";", "ReplaceAllUsersOfWith", "(", "V", ",", "ZExt", ")", ";", "NewInsts", ".", "insert", "(", "ZExt", ")", ";", "TruncTysMap", "[", "ZExt", "]", "=", "TruncTysMap", "[", "V", "]", ";", "}", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "V", ":", "Sources", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "InsertZExt", "(", "I", ",", "I", ")", ";", "else", "if", "(", "auto", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "{", "BasicBlock", "&", "BB", "=", "Arg", "->", "getParent", "(", ")", "->", "front", "(", ")", ";", "InsertZExt", "(", "Arg", ",", "&", "*", "BB", ".", "getFirstInsertionPt", "(", ")", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "Promoted", ".", "insert", "(", "V", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "if", "(", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "Sinks", ".", "count", "(", "I", ")", ")", "continue", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "if", "(", "(", "Op", "->", "getType", "(", ")", "==", "ExtTy", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "Op", "->", "getType", "(", ")", ")", ")", "continue", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "FixConst", "(", "Const", ",", "I", ")", ";", "else", "if", "(", "isa", "<", "UndefValue", ">", "(", "Op", ")", ")", "I", "->", "setOperand", "(", "i", ",", "UndefValue", "::", "get", "(", "ExtTy", ")", ")", ";", "}", "if", "(", "shouldPromote", "(", "I", ")", ")", "{", "I", "->", "mutateType", "(", "ExtTy", ")", ";", "Promoted", ".", "insert", "(", "I", ")", ";", "}", "}", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "if", "(", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "!", "shouldPromote", "(", "V", ")", "||", "isPromotedResultSafe", "(", "V", ")", ")", "continue", ";"], "File": "ARMCodeGenPrepare3", "Func": "Mutate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68644, "Length": 463, "Cover_Rate": 0.36370777690494893} {"Template_token": ["", "Value", "*", "Src", "=", "ZExt", "->", "getOperand", "(", "", ")", ";", "if", "(", "ZExt", "->", "getSrcTy", "(", ")", "==", "ZExt", "->", "getDestTy", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ZExt", "<<", "", ")", ";", "ReplaceAllUsersOfWith", "(", "ZExt", ",", "Src", ")", ";", "continue", ";", "}", "if", "(", "NewInsts", ".", "count", "(", "Src", ")", "&&", "isa", "<", "TruncInst", ">", "(", "Src", ")", "&&", "Src", "->", "getType", "(", ")", "==", "OrigTy", ")", "{"], "ground_truth": ["auto", "*", "Trunc", "=", "cast", "<", "TruncInst", ">", "(", "Src", ")", ";"], "File": "ARMCodeGenPrepare4", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68645, "Length": 88, "Cover_Rate": 0.3776824034334764} {"Template_token": ["", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "generateSignBits", "(", "V", ")", ")", "return", "false", ";"], "ground_truth": ["return", "!", "isa", "<", "OverflowingBinaryOperator", ">", "(", "V", ")", ";"], "File": "ARMCodeGenPrepare4", "Func": "isPromotedResultSafe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68646, "Length": 34, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "if", "(", "generateSignBits", "(", "V", ")", ")", "return", "false", ";"], "ground_truth": ["return", "!", "isa", "<", "OverflowingBinaryOperator", ">", "(", "V", ")", ";"], "File": "ARMCodeGenPrepare4", "Func": "isPromotedResultSafe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68647, "Length": 20, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "if", "(", "isa", "<", "SExtInst", ">", "(", "V", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "Cast", "=", "dyn_cast", "<", "CastInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Cast", ")", "||", "isSupportedType", "(", "Cast", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Call", ")", "&&", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "if", "(", "!", "isa", "<", "BinaryOperator", ">", "(", "V", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "isSupportedType", "(", "V", ")", ")", "return", "false", ";"], "File": "ARMCodeGenPrepare4", "Func": "isSupportedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68648, "Length": 99, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "bool", "CodeGenPrepare", "::", "isSupportedValue", "(", "Value", "*", "V", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "V", ")", ")", "{", "if", "(", "isa", "<", "PointerType", ">", "(", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ")", "return", "true", ";", "return", "EqualTypeSize", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "isa", "<", "StoreInst", ">", "(", "V", ")", "||", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "BranchInst", ">", "(", "V", ")", "||", "isa", "<", "SwitchInst", ">", "(", "V", ")", "||", "isa", "<", "BasicBlock", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "(", "isa", "<", "Constant", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantExpr", ">", "(", "V", ")", ")", "||", "isa", "<", "Argument", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "isa", "<", "PHINode", ">", "(", "V", ")", "||", "isa", "<", "SelectInst", ">", "(", "V", ")", "||", "isa", "<", "ReturnInst", ">", "(", "V", ")", "||", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "isa", "<", "SExtInst", ">", "(", "V", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "Cast", "=", "dyn_cast", "<", "CastInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Cast", ")", "||", "isSupportedType", "(", "Cast", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Call", ")", "&&", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "if", "(", "!", "isa", "<", "BinaryOperator", ">", "(", "V", ")", ")", "return", "false", ";", "if", "(", "!", "isSupportedType", "(", "V", ")", ")", "return", "false", ";", "if", "(", "generateSignBits", "(", "V", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMCodeGenPrepare4", "Func": "isSupportedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68649, "Length": 307, "Cover_Rate": 0.9967532467532467} {"Template_token": ["", "assert", "(", "OrigTy", "->", "getPrimitiveSizeInBits", "(", ")", "<", "ExtTy", "->", "getPrimitiveSizeInBits", "(", ")", "&&", "", ")", ";", "this", "->", "Visited", "=", "&", "Visited", ";", "this", "->", "Sources", "=", "&", "Sources", ";", "this", "->", "Sinks", "=", "&", "Sinks", ";", "this", "->", "SafeToPromote", "=", "&", "SafeToPromote", ";", "for", "(", "auto", "*", "I", ":", "Sinks", ")", "{", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Call", "->", "getNumArgOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Arg", "=", "Call", "->", "getArgOperand", "(", "i", ")", ";", "TruncTysMap", "[", "Call", "]", ".", "push_back", "(", "Arg", "->", "getType", "(", ")", ")", ";", "}", "}", "else", "if", "(", "auto", "*", "Switch", "=", "dyn_cast", "<", "SwitchInst", ">", "(", "I", ")", ")", "TruncTysMap", "[", "I", "]", ".", "push_back", "(", "Switch", "->", "getCondition", "(", ")", "->", "getType", "(", ")", ")", ";", "else", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "TruncTysMap", "[", "I", "]", ".", "push_back", "(", "I", "->", "getOperand", "(", "i", ")", "->", "getType", "(", ")", ")", ";", "}", "}", "PrepareConstants", "(", ")", ";", "ExtendSources", "(", ")", ";", "ConvertTruncs", "(", ")", ";", "PromoteTree", "(", ")", ";"], "ground_truth": ["TruncateSinks", "(", ")", ";"], "File": "ARMCodeGenPrepare4", "Func": "Mutate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68650, "Length": 209, "Cover_Rate": 0.6852459016393443} {"Template_token": ["", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "continue", ";", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "SafeToPromote", "->", "count", "(", "I", ")", ")", "{", "if", "(", "!", "isa", "<", "OverflowingBinaryOperator", ">", "(", "I", ")", ")", "continue", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "!", "Const", "->", "isNegative", "(", ")", ")", "break", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "Instruction", "::", "Add", "&&", "Opc", "!=", "Instruction", "::", "Sub", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "", ")", ";", "auto", "*", "NewConst", "=", "ConstantInt", "::", "get", "(", "Ctx", ",", "Const", "->", "getValue", "(", ")", ".", "abs", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Value", "*", "NewVal", "=", "Opc", "==", "Instruction", "::", "Sub", "?", "Builder", ".", "CreateAdd", "(", "I", "->", "getOperand", "(", "", ")", ",", "NewConst", ")", ":", "Builder", ".", "CreateSub", "(", "I", "->", "getOperand", "(", "", ")", ",", "NewConst", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "NewVal", "<<", "", ")", ";", "if", "(", "auto", "*", "NewInst", "=", "dyn_cast", "<", "Instruction", ">", "(", "NewVal", ")", ")", "{", "NewInst", "->", "copyIRFlags", "(", "I", ")", ";", "NewInsts", ".", "insert", "(", "NewInst", ")", ";", "}", "InstsToRemove", ".", "insert", "(", "I", ")", ";", "I", "->", "replaceAllUsesWith", "(", "NewVal", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare4", "Func": "PrepareConstants", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68651, "Length": 244, "Cover_Rate": 0.8531468531468531} {"Template_token": ["", "}", "WorkList", ".", "insert", "(", "V", ")", ";", "return", "true", ";", "}", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "Value", "*", "V", "=", "WorkList", ".", "back", "(", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "continue", ";", "if", "(", "AllVisited", ".", "count", "(", "V", ")", ")", "return", "false", ";", "CurrentVisited", ".", "insert", "(", "V", ")", ";", "AllVisited", ".", "insert", "(", "V", ")", ";", "if", "(", "isSink", "(", "V", ")", ")", "Sinks", ".", "insert", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ";", "if", "(", "isSource", "(", "V", ")", ")", "Sources", ".", "insert", "(", "V", ")", ";", "if", "(", "!", "isSink", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{"], "ground_truth": ["for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "{"], "File": "ARMCodeGenPrepare4", "Func": "TryToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68652, "Length": 172, "Cover_Rate": 0.3239171374764595} {"Template_token": ["", "Value", "*", "Src", "=", "ZExt", "->", "getOperand", "(", "", ")", ";", "if", "(", "ZExt", "->", "getSrcTy", "(", ")", "==", "ZExt", "->", "getDestTy", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ZExt", "<<", "", ")", ";", "ReplaceAllUsersOfWith", "(", "ZExt", ",", "Src", ")", ";", "continue", ";", "}", "if", "(", "NewInsts", ".", "count", "(", "Src", ")", "&&", "isa", "<", "TruncInst", ">", "(", "Src", ")", "&&", "Src", "->", "getType", "(", ")", "==", "OrigTy", ")", "{", "auto", "*", "Trunc", "=", "cast", "<", "TruncInst", ">", "(", "Src", ")", ";", "assert", "(", "Trunc", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "==", "ExtTy", "&&", "", ")", ";", "ReplaceAllUsersOfWith", "(", "ZExt", ",", "Trunc", "->", "getOperand", "(", "", ")", ")", ";", "}", "}"], "ground_truth": ["for", "(", "auto", "*", "I", ":", "InstsToRemove", ")", "{"], "File": "ARMCodeGenPrepare5", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68653, "Length": 129, "Cover_Rate": 0.5330578512396694} {"Template_token": ["", "return", "Opc", "==", "Instruction", "::", "AShr", "||", "Opc", "==", "Instruction", "::", "SDiv", "||", "Opc", "==", "Instruction", "::", "SRem", "||", "Opc", "==", "Instruction", "::", "SExt", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare6", "Func": "GenerateSignBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68654, "Length": 26, "Cover_Rate": 0.40625} {"Template_token": ["", "if", "(", "isa", "<", "PointerType", ">", "(", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ")", "return", "true", ";", "return", "EqualTypeSize", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "case", "Instruction", "::", "Call", ":", "{", "auto", "*", "Call", "=", "cast", "<", "CallInst", ">", "(", "I", ")", ";", "return", "isSupportedType", "(", "Call", ")", "&&", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "}", "}", "}", "else", "if", "(", "isa", "<", "Constant", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantExpr", ">", "(", "V", ")", ")", "{", "return", "isSupportedType", "(", "V", ")", ";", "}", "else", "if", "(", "isa", "<", "Argument", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";"], "ground_truth": ["return", "isa", "<", "BasicBlock", ">", "(", "V", ")", ";"], "File": "ARMCodeGenPrepare6", "Func": "isSupportedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68655, "Length": 125, "Cover_Rate": 0.4770992366412214} {"Template_token": ["", "this", "->", "OrigTy", "=", "cast", "<", "IntegerType", ">", "(", "OrigTy", ")", ";", "assert", "(", "OrigTy", "->", "getPrimitiveSizeInBits", "(", ")", "<", "ExtTy", "->", "getPrimitiveSizeInBits", "(", ")", "&&", "", ")", ";", "this", "->", "Visited", "=", "&", "Visited", ";", "this", "->", "Sources", "=", "&", "Sources", ";", "this", "->", "Sinks", "=", "&", "Sinks", ";", "this", "->", "SafeToPromote", "=", "&", "SafeToPromote", ";", "for", "(", "auto", "*", "I", ":", "Sinks", ")", "{", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Call", "->", "getNumArgOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Arg", "=", "Call", "->", "getArgOperand", "(", "i", ")", ";"], "ground_truth": ["TruncTysMap", "[", "Call", "]", ".", "push_back", "(", "Arg", "->", "getType", "(", ")", ")", ";"], "File": "ARMCodeGenPrepare7", "Func": "Mutate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68656, "Length": 125, "Cover_Rate": 0.3462603878116344} {"Template_token": ["", "if", "(", "Opc", "!=", "Instruction", "::", "Add", "&&", "Opc", "!=", "Instruction", "::", "Sub", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "", ")", ";", "auto", "*", "NewConst", "=", "ConstantInt", "::", "get", "(", "Ctx", ",", "Const", "->", "getValue", "(", ")", ".", "abs", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Value", "*", "NewVal", "=", "Opc", "==", "Instruction", "::", "Sub", "?", "Builder", ".", "CreateAdd", "(", "I", "->", "getOperand", "(", "", ")", ",", "NewConst", ")", ":", "Builder", ".", "CreateSub", "(", "I", "->", "getOperand", "(", "", ")", ",", "NewConst", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "NewVal", "<<", "", ")", ";"], "ground_truth": ["if", "(", "auto", "*", "NewInst", "=", "dyn_cast", "<", "Instruction", ">", "(", "NewVal", ")", ")", "{"], "File": "ARMCodeGenPrepare7", "Func": "PrepareConstants", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68657, "Length": 125, "Cover_Rate": 0.4370629370629371} {"Template_token": ["", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "Value", "*", "V", "=", "WorkList", ".", "back", "(", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "continue", ";", "if", "(", "AllVisited", ".", "count", "(", "V", ")", ")", "return", "false", ";", "CurrentVisited", ".", "insert", "(", "V", ")", ";", "AllVisited", ".", "insert", "(", "V", ")", ";", "if", "(", "isSink", "(", "V", ")", ")", "Sinks", ".", "insert", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ";", "if", "(", "isSource", "(", "V", ")", ")", "Sources", ".", "insert", "(", "V", ")", ";", "if", "(", "!", "isSink", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ")", ")", "return", "false", ";", "}", "}", "}", "if", "(", "isSource", "(", "V", ")", "||", "shouldPromote", "(", "V", ")", ")", "{", "for", "(", "Use", "&", "U", ":", "V", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ".", "getUser", "(", ")", ")", ")", "return", "false", ";", "}", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "I", ":", "CurrentVisited", ")", "I", "->", "dump", "(", ")", ";", ")", ";", "unsigned", "ToPromote", "=", "", ";", "for", "(", "auto", "*", "V", ":", "CurrentVisited", ")", "{"], "ground_truth": ["if", "(", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";"], "File": "ARMCodeGenPrepare7", "Func": "TryToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68658, "Length": 266, "Cover_Rate": 0.502835538752363} {"Template_token": ["", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "Opc", "=", "cast", "<", "Instruction", ">", "(", "V", ")", "->", "getOpcode", "(", ")", ";"], "File": "ARMCodeGenPrepare8", "Func": "GenerateSignBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68659, "Length": 29, "Cover_Rate": 0.31868131868131866} {"Template_token": ["", "static", "bool", "GenerateSignBits", "(", "Value", "*", "V", ")", "{", "if", "(", "auto", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "Arg", "->", "hasSExtAttr", "(", ")", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "Opc", "=", "cast", "<", "Instruction", ">", "(", "V", ")", "->", "getOpcode", "(", ")", ";"], "File": "ARMCodeGenPrepare8", "Func": "GenerateSignBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68660, "Length": 59, "Cover_Rate": 0.6483516483516484} {"Template_token": ["", "if", "(", "isa", "<", "PHINode", ">", "(", "V", ")", "||", "isa", "<", "SelectInst", ">", "(", "V", ")", "||", "isa", "<", "ReturnInst", ">", "(", "V", ")", "||", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "auto", "*", "Cast", "=", "dyn_cast", "<", "CastInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Cast", ")", "||", "isSupportedType", "(", "Cast", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Call", ")", "&&", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "if", "(", "!", "isa", "<", "BinaryOperator", ">", "(", "V", ")", ")", "return", "false", ";", "if", "(", "!", "isSupportedType", "(", "V", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMCodeGenPrepare8", "Func": "isSupportedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68661, "Length": 129, "Cover_Rate": 0.43728813559322033} {"Template_token": ["", "}", "if", "(", "isa", "<", "StoreInst", ">", "(", "V", ")", "||", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "BranchInst", ">", "(", "V", ")", "||", "isa", "<", "SwitchInst", ">", "(", "V", ")", "||", "isa", "<", "BasicBlock", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "(", "isa", "<", "Constant", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantExpr", ">", "(", "V", ")", ")", "||", "isa", "<", "Argument", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "isa", "<", "PHINode", ">", "(", "V", ")", "||", "isa", "<", "SelectInst", ">", "(", "V", ")", "||", "isa", "<", "ReturnInst", ">", "(", "V", ")", "||", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "auto", "*", "Cast", "=", "dyn_cast", "<", "CastInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Cast", ")", "||", "isSupportedType", "(", "Cast", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Call", ")", "&&", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";"], "ground_truth": ["if", "(", "!", "isa", "<", "BinaryOperator", ">", "(", "V", ")", ")", "return", "false", ";"], "File": "ARMCodeGenPrepare8", "Func": "isSupportedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68662, "Length": 201, "Cover_Rate": 0.6813559322033899} {"Template_token": ["", "CodeGenPrepare", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare", "Func": "ARMCodeGenPrepare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68663, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "CodeGenPrepare", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare", "Func": "ARMCodeGenPrepare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68664, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "auto", "*", "I", ":", "InstsToRemove", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "", ")", ";", "I", "->", "dropAllReferences", "(", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68665, "Length": 36, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createCodeGenPreparePass", "(", ")", "{"], "ground_truth": ["return", "new", "CodeGenPrepare", "(", ")", ";"], "File": "ARMCodeGenPrepare", "Func": "createARMCodeGenPreparePass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68666, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "delete", "Promoter", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare", "Func": "doFinalization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68668, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "delete", "Promoter", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMCodeGenPrepare", "Func": "doFinalization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68669, "Length": 6, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "Promoter", "=", "new", "IRPromoter", "(", "&", "M", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare", "Func": "doInitialization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68671, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "Opc", "=", "cast", "<", "Instruction", ">", "(", "V", ")", "->", "getOpcode", "(", ")", ";"], "File": "ARMCodeGenPrepare", "Func": "generateSignBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68672, "Length": 29, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "cast", "<", "Instruction", ">", "(", "V", ")", "->", "getOpcode", "(", ")", ";"], "ground_truth": ["return", "Opc", "==", "Instruction", "::", "AShr", "||", "Opc", "==", "Instruction", "::", "SDiv", "||", "Opc", "==", "Instruction", "::", "SRem", ";"], "File": "ARMCodeGenPrepare", "Func": "generateSignBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68673, "Length": 48, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";"], "File": "ARMCodeGenPrepare", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68674, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "break", ";", "case", "Instruction", "::", "Add", ":", "return", "CodeGenPrepare", "::", "TypeSize", "==", "", "?", "", ":", "", ";", "case", "Instruction", "::", "Sub", ":", "return", "CodeGenPrepare", "::", "TypeSize", "==", "", "?", "", ":", "", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare", "Func": "getNarrowIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68676, "Length": 41, "Cover_Rate": 0.5774647887323944} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68677, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68678, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "IRPromoter", "(", "Module", "*", "M", ")", ":", "M", "(", "M", ")", ",", "Ctx", "(", "M", "->", "getContext", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare", "Func": "IRPromoter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68679, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "IRPromoter", "(", "Module", "*", "M", ")", ":", "M", "(", "M", ")", ",", "Ctx", "(", "M", "->", "getContext", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare", "Func": "IRPromoter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68680, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", "||", "!", "EnableDSP", "||", "!", "isSupportedType", "(", "I", ")", ")", "return", "false", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "!", "ST", "->", "hasThumb2", "(", ")", ")", "return", "false", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Add", "&&", "I", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Sub", ")", "return", "false", ";", "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "isa", "<", "Constant", ">", "(", "Op", ")", ")", "{", "if", "(", "!", "EnableDSPWithImms", ")", "return", "false", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMCodeGenPrepare", "Func": "isLegalToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68681, "Length": 101, "Cover_Rate": 0.7112676056338029} {"Template_token": ["", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "I", "->", "hasOneUse", "(", ")", "&&", "isSink", "(", "*", "I", "->", "use_begin", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "OverflowingBinaryOperator", ">", "(", "I", ")", ")", "return", "isSafeOverflow", "(", "I", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare", "Func": "isPromotedResultSafe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68682, "Length": 53, "Cover_Rate": 0.6162790697674418} {"Template_token": ["", "if", "(", "generateSignBits", "(", "V", ")", ")", "return", "false", ";", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "I", "->", "hasOneUse", "(", ")", "&&", "isSink", "(", "*", "I", "->", "use_begin", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "isa", "<", "OverflowingBinaryOperator", ">", "(", "I", ")", ")", "return", "isSafeOverflow", "(", "I", ")", ";"], "File": "ARMCodeGenPrepare", "Func": "isPromotedResultSafe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68683, "Length": 59, "Cover_Rate": 0.686046511627907} {"Template_token": ["", "if", "(", "CI", "->", "isSigned", "(", ")", ")", "return", "false", ";", "bool", "NegImm", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", "->", "isNegative", "(", ")", ";", "bool", "IsDecreasing", "=", "(", "(", "Opc", "==", "Instruction", "::", "Sub", ")", "&&", "!", "NegImm", ")", "||", "(", "(", "Opc", "==", "Instruction", "::", "Add", ")", "&&", "NegImm", ")", ";", "if", "(", "!", "IsDecreasing", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "", ")", ";", "return", "true", ";", "}", "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "if", "(", "Const", "->", "isNegative", "(", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare", "Func": "isSafeOverflow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68684, "Length": 124, "Cover_Rate": 0.5232067510548524} {"Template_token": ["", "auto", "UsesNarrowValue", "=", "[", "]", "(", "Value", "*", "V", ")", "{", "return", "V", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "CodeGenPrepare", "::", "TypeSize", ";", "}", ";", "if", "(", "auto", "*", "Store", "=", "dyn_cast", "<", "StoreInst", ">", "(", "V", ")", ")", "return", "UsesNarrowValue", "(", "Store", "->", "getValueOperand", "(", ")", ")", ";", "if", "(", "auto", "*", "Return", "=", "dyn_cast", "<", "ReturnInst", ">", "(", "V", ")", ")", "return", "UsesNarrowValue", "(", "Return", "->", "getReturnValue", "(", ")", ")", ";", "if", "(", "auto", "*", "Trunc", "=", "dyn_cast", "<", "TruncInst", ">", "(", "V", ")", ")", "return", "UsesNarrowValue", "(", "Trunc", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "V", ")", ")", "return", "UsesNarrowValue", "(", "ZExt", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMCodeGenPrepare", "Func": "isSink", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68685, "Length": 126, "Cover_Rate": 0.7590361445783133} {"Template_token": ["", "if", "(", "isa", "<", "Argument", ">", "(", "V", ")", ")", "return", "true", ";", "else", "if", "(", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "true", ";", "else", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMCodeGenPrepare", "Func": "isSource", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68686, "Length": 57, "Cover_Rate": 0.6705882352941176} {"Template_token": ["", "if", "(", "!", "isa", "<", "IntegerType", ">", "(", "V", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "Argument", ">", "(", "V", ")", ")", "return", "true", ";", "else", "if", "(", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "true", ";", "else", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare", "Func": "isSource", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68687, "Length": 76, "Cover_Rate": 0.8941176470588236} {"Template_token": ["", "if", "(", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "Ty", "=", "cast", "<", "PointerType", ">", "(", "Ld", "->", "getPointerOperandType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "const", "IntegerType", "*", "IntTy", "=", "dyn_cast", "<", "IntegerType", ">", "(", "Ty", ")", ";", "if", "(", "!", "IntTy", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "IntTy", "->", "getBitWidth", "(", ")", "==", "CodeGenPrepare", "::", "TypeSize", ";"], "File": "ARMCodeGenPrepare", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68688, "Length": 75, "Cover_Rate": 0.5952380952380952} {"Template_token": ["", "Type", "*", "Ty", "=", "V", "->", "getType", "(", ")", ";", "if", "(", "Ty", "->", "isVoidTy", "(", ")", "||", "Ty", "->", "isPointerTy", "(", ")", ")", "return", "true", ";", "if", "(", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "Ty", "=", "cast", "<", "PointerType", ">", "(", "Ld", "->", "getPointerOperandType", "(", ")", ")", "->", "getElementType", "(", ")", ";"], "ground_truth": ["const", "IntegerType", "*", "IntTy", "=", "dyn_cast", "<", "IntegerType", ">", "(", "Ty", ")", ";"], "File": "ARMCodeGenPrepare", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68689, "Length": 72, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "if", "(", "isa", "<", "PHINode", ">", "(", "V", ")", "||", "isa", "<", "SelectInst", ">", "(", "V", ")", "||", "isa", "<", "ReturnInst", ">", "(", "V", ")", "||", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "auto", "*", "Trunc", "=", "dyn_cast", "<", "TruncInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Trunc", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "ZExt", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Call", ")", "&&", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "if", "(", "!", "isa", "<", "BinaryOperator", ">", "(", "V", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "!", "isSupportedType", "(", "V", ")", ")", "return", "false", ";"], "File": "ARMCodeGenPrepare", "Func": "isSupportedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68690, "Length": 157, "Cover_Rate": 0.5164473684210527} {"Template_token": ["", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "I", "->", "getOperand", "(", "", ")", ",", "I", "->", "getOperand", "(", "", ")", "}", ";", "CallInst", "*", "Call", "=", "Builder", ".", "CreateCall", "(", "DSPInst", ",", "Args", ")", ";", "ReplaceAllUsersOfWith", "(", "I", ",", "Call", ")", ";", "InstsToRemove", ".", "push_back", "(", "I", ")", ";", "NewInsts", ".", "insert", "(", "Call", ")", ";", "TruncTysMap", "[", "Call", "]", "=", "OrigTy", ";", "}", ";", "auto", "InsertZExt", "=", "[", "&", "]", "(", "Value", "*", "V", ",", "Instruction", "*", "InsertPt", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "Builder", ".", "SetInsertPoint", "(", "InsertPt", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "auto", "*", "ZExt", "=", "cast", "<", "Instruction", ">", "(", "Builder", ".", "CreateZExt", "(", "V", ",", "ExtTy", ")", ")", ";", "if", "(", "isa", "<", "Argument", ">", "(", "V", ")", ")", "ZExt", "->", "moveBefore", "(", "InsertPt", ")", ";", "else", "ZExt", "->", "moveAfter", "(", "InsertPt", ")", ";", "ReplaceAllUsersOfWith", "(", "V", ",", "ZExt", ")", ";", "NewInsts", ".", "insert", "(", "ZExt", ")", ";", "TruncTysMap", "[", "ZExt", "]", "=", "TruncTysMap", "[", "V", "]", ";", "}", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "V", ":", "Sources", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "InsertZExt", "(", "I", ",", "I", ")", ";", "else", "if", "(", "auto", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "{", "BasicBlock", "&", "BB", "=", "Arg", "->", "getParent", "(", ")", "->", "front", "(", ")", ";", "InsertZExt", "(", "Arg", ",", "&", "*", "BB", ".", "getFirstInsertionPt", "(", ")", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "Promoted", ".", "insert", "(", "V", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "if", "(", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "Sinks", ".", "count", "(", "I", ")", ")", "continue", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "if", "(", "(", "Op", "->", "getType", "(", ")", "==", "ExtTy", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "Op", "->", "getType", "(", ")", ")", ")", "continue", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "FixConst", "(", "Const", ",", "I", ")", ";", "else", "if", "(", "isa", "<", "UndefValue", ">", "(", "Op", ")", ")", "I", "->", "setOperand", "(", "i", ",", "UndefValue", "::", "get", "(", "ExtTy", ")", ")", ";", "}", "if", "(", "shouldPromote", "(", "I", ")", ")", "{", "I", "->", "mutateType", "(", "ExtTy", ")", ";"], "ground_truth": ["Promoted", ".", "insert", "(", "I", ")", ";"], "File": "ARMCodeGenPrepare", "Func": "Mutate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68691, "Length": 502, "Cover_Rate": 0.394344069128044} {"Template_token": ["", "auto", "&", "CI", "=", "cast", "<", "ICmpInst", ">", "(", "I", ")", ";", "if", "(", "CI", ".", "isSigned", "(", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "CI", ".", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CI", "<<", "", ")", ";", "for", "(", "auto", "&", "Op", ":", "CI", ".", "operands", "(", ")", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ")", "MadeChange", "|=", "TryToPromote", "(", "I", ")", ";", "}", "}", "}", "Promoter", "->", "Cleanup", "(", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "if", "(", "verifyFunction", "(", "F", ",", "&", "dbgs", "(", ")", ")", ")", "{"], "File": "ARMCodeGenPrepare", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68692, "Length": 111, "Cover_Rate": 0.3867595818815331} {"Template_token": ["", "static", "bool", "shouldPromote", "(", "Value", "*", "V", ")", "{", "if", "(", "!", "isa", "<", "IntegerType", ">", "(", "V", "->", "getType", "(", ")", ")", "||", "isSink", "(", "V", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";"], "File": "ARMCodeGenPrepare", "Func": "shouldPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68693, "Length": 44, "Cover_Rate": 0.4631578947368421} {"Template_token": ["", "TypeSize", "=", "OrigTy", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "TypeSize", ">", "", "||", "TypeSize", "<", "", ")", "return", "false", ";", "if", "(", "!", "isSupportedValue", "(", "V", ")", "||", "!", "shouldPromote", "(", "V", ")", "||", "!", "isLegalToPromote", "(", "V", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", "<<", "TypeSize", "<<", "", ")", ";", "SetVector", "<", "Value", "*", ">", "WorkList", ";", "SmallPtrSet", "<", "Value", "*", ",", "", ">", "Sources", ";", "SmallPtrSet", "<", "Instruction", "*", ",", "", ">", "Sinks", ";", "WorkList", ".", "insert", "(", "V", ")", ";", "SmallPtrSet", "<", "Value", "*", ",", "", ">", "CurrentVisited", ";", "CurrentVisited", ".", "clear", "(", ")", ";", "auto", "AddLegalInst", "=", "[", "&", "]", "(", "Value", "*", "V", ")", "{", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "!", "isSupportedValue", "(", "V", ")", "||", "(", "shouldPromote", "(", "V", ")", "&&", "!", "isLegalToPromote", "(", "V", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "return", "false", ";", "}", "WorkList", ".", "insert", "(", "V", ")", ";", "return", "true", ";", "}", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "Value", "*", "V", "=", "WorkList", ".", "back", "(", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "continue", ";", "if", "(", "AllVisited", ".", "count", "(", "V", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "return", "false", ";", "}", "CurrentVisited", ".", "insert", "(", "V", ")", ";", "AllVisited", ".", "insert", "(", "V", ")", ";", "if", "(", "isSink", "(", "V", ")", ")", "Sinks", ".", "insert", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ";", "if", "(", "isSource", "(", "V", ")", ")", "Sources", ".", "insert", "(", "V", ")", ";", "else", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ")", ")", "return", "false", ";", "}", "}", "if", "(", "isSource", "(", "V", ")", "||", "shouldPromote", "(", "V", ")", ")", "{", "for", "(", "Use", "&", "U", ":", "V", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ".", "getUser", "(", ")", ")", ")", "return", "false", ";", "}", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "I", ":", "CurrentVisited", ")", "I", "->", "dump", "(", ")", ";", ")", ";", "unsigned", "ToPromote", "=", "", ";", "for", "(", "auto", "*", "V", ":", "CurrentVisited", ")", "{", "if", "(", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "Sinks", ".", "count", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ")", "continue", ";", "++", "ToPromote", ";", "}"], "ground_truth": ["if", "(", "ToPromote", "<", "", ")", "return", "false", ";"], "File": "ARMCodeGenPrepare", "Func": "TryToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68694, "Length": 495, "Cover_Rate": 0.9339622641509434} {"Template_token": ["", "if", "(", "!", "isSupportedValue", "(", "V", ")", "||", "(", "shouldPromote", "(", "V", ")", "&&", "!", "isLegalToPromote", "(", "V", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "return", "false", ";", "}", "WorkList", ".", "insert", "(", "V", ")", ";", "return", "true", ";", "}", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "Value", "*", "V", "=", "WorkList", ".", "back", "(", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "continue", ";", "if", "(", "AllVisited", ".", "count", "(", "V", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "return", "false", ";", "}", "CurrentVisited", ".", "insert", "(", "V", ")", ";", "AllVisited", ".", "insert", "(", "V", ")", ";", "if", "(", "isSink", "(", "V", ")", ")", "Sinks", ".", "insert", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ";", "if", "(", "isSource", "(", "V", ")", ")", "Sources", ".", "insert", "(", "V", ")", ";", "else", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ")", ")", "return", "false", ";", "}", "}", "if", "(", "isSource", "(", "V", ")", "||", "shouldPromote", "(", "V", ")", ")", "{", "for", "(", "Use", "&", "U", ":", "V", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ".", "getUser", "(", ")", ")", ")", "return", "false", ";", "}", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "I", ":", "CurrentVisited", ")", "I", "->", "dump", "(", ")", ";", ")", ";", "unsigned", "ToPromote", "=", "", ";", "for", "(", "auto", "*", "V", ":", "CurrentVisited", ")", "{", "if", "(", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "Sinks", ".", "count", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ")", "continue", ";", "++", "ToPromote", ";", "}", "if", "(", "ToPromote", "<", "", ")", "return", "false", ";", "Promoter", "->", "Mutate", "(", "OrigTy", ",", "CurrentVisited", ",", "Sources", ",", "Sinks", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMCodeGenPrepare", "Func": "TryToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68695, "Length": 365, "Cover_Rate": 0.6886792452830188} {"Template_token": ["", "std", "::", "vector", "<", "BasicBlockInfo", ">", "BBInfo", ";"], "ground_truth": ["BBInfo", ".", "resize", "(", "MF", "->", "getNumBlockIDs", "(", ")", ")", ";"], "File": "ARMComputeBlockSize", "Func": "computeAllBlockSizes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68696, "Length": 19, "Cover_Rate": 0.3064516129032258} {"Template_token": ["", "std", "::", "vector", "<", "BasicBlockInfo", ">", "computeAllBlockSizes", "(", "MachineFunction", "*", "MF", ")", "{", "std", "::", "vector", "<", "BasicBlockInfo", ">", "BBInfo", ";", "BBInfo", ".", "resize", "(", "MF", "->", "getNumBlockIDs", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "computeBlockSize", "(", "MF", ",", "&", "MBB", ",", "BBInfo", "[", "MBB", ".", "getNumber", "(", ")", "]", ")", ";"], "ground_truth": ["return", "BBInfo", ";"], "File": "ARMComputeBlockSize", "Func": "computeAllBlockSizes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68697, "Length": 61, "Cover_Rate": 0.9838709677419355} {"Template_token": ["", "const", "BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "bool", "isThumb", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ";", "BBI", ".", "Size", "=", "", ";", "BBI", ".", "Unalign", "=", "", ";", "BBI", ".", "PostAlign", "=", "", ";", "for", "(", "MachineInstr", "&", "I", ":", "*", "MBB", ")", "{", "BBI", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "I", ")", ";", "if", "(", "I", ".", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "", ":", "", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "&", "I", ")", ")", "BBI", ".", "Unalign", "=", "", ";", "}", "if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "back", "(", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "BBI", ".", "PostAlign", "=", "", ";", "MBB", "->", "getParent", "(", ")", "->", "ensureAlignment", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMComputeBlockSize", "Func": "computeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68698, "Length": 155, "Cover_Rate": 0.8959537572254336} {"Template_token": ["", "if", "(", "I", ".", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "", ":", "", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "&", "I", ")", ")", "BBI", ".", "Unalign", "=", "", ";", "}"], "ground_truth": ["if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "back", "(", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "ARMComputeBlockSize", "Func": "computeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68699, "Length": 58, "Cover_Rate": 0.3352601156069364} {"Template_token": ["", "static", "bool", "mayOptimizeThumb2Instruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMComputeBlockSize", "Func": "mayOptimizeThumb2Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68700, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "BBNum", "+", "", ",", "e", "=", "MF", "->", "getNumBlockIDs", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "LogAlign", "=", "MF", "->", "getBlockNumbered", "(", "i", ")", "->", "getAlignment", "(", ")", ";"], "ground_truth": ["unsigned", "Offset", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postOffset", "(", "LogAlign", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "adjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68701, "Length": 54, "Cover_Rate": 0.39705882352941174} {"Template_token": ["", "unsigned", "KnownBits", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postKnownBits", "(", "LogAlign", ")", ";"], "ground_truth": ["if", "(", "i", ">", "BBNum", "+", "", "&&", "BBInfo", "[", "i", "]", ".", "Offset", "==", "Offset", "&&", "BBInfo", "[", "i", "]", ".", "KnownBits", "==", "KnownBits", ")", "break", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "adjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68702, "Length": 43, "Cover_Rate": 0.3161764705882353} {"Template_token": ["", "SmallVector", "<", "MachineOperand", ",", "", ">", "Cond", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "CondPrior", ";", "MachineFunction", "::", "iterator", "BBi", "=", "BB", "->", "getIterator", "(", ")", ";", "MachineFunction", "::", "iterator", "OldPrior", "=", "std", "::", "prev", "(", "BBi", ")", ";", "bool", "B", "=", "TII", "->", "AnalyzeBranch", "(", "*", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "MF", "->", "begin", "(", ")", "&&", "!", "TII", "->", "AnalyzeBranch", "(", "*", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", ")", ";", "BB", "->", "updateTerminator", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "nullptr", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";"], "ground_truth": ["MachineFunction", "::", "iterator", "MBBI", "=", "++", "JTBB", "->", "getIterator", "(", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68703, "Length": 150, "Cover_Rate": 0.5836575875486382} {"Template_token": ["", "ConstantIslands", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "ARMConstantIslands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68704, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "ConstantIslands", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "ARMConstantIslands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68705, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "std", "::", "find", "(", "MBB", "->", "succ_begin", "(", ")", ",", "MBB", "->", "succ_end", "(", ")", ",", "NextBB", ")", "==", "MBB", "->", "succ_end", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "TBB", ",", "*", "FBB", ";"], "ground_truth": ["SmallVector", "<", "MachineOperand", ",", "", ">", "Cond", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "BBHasFallthrough", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68706, "Length": 45, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "static", "bool", "BBIsJumpedOver", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "if", "(", "MBB", "->", "pred_size", "(", ")", "!=", "", "||", "MBB", "->", "succ_size", "(", ")", "!=", "", ")", "return", "false", ";", "MachineBasicBlock", "*", "Succ", "=", "*", "MBB", "->", "succ_begin", "(", ")", ";"], "ground_truth": ["MachineBasicBlock", "*", "Pred", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "BBIsJumpedOver", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68707, "Length": 52, "Cover_Rate": 0.46017699115044247} {"Template_token": ["", "static", "bool", "BBIsJumpedOver", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "if", "(", "MBB", "->", "pred_size", "(", ")", "!=", "", "||", "MBB", "->", "succ_size", "(", ")", "!=", "", ")", "return", "false", ";"], "ground_truth": ["MachineBasicBlock", "*", "Succ", "=", "*", "MBB", "->", "succ_begin", "(", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "BBIsJumpedOver", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68708, "Length": 41, "Cover_Rate": 0.36283185840707965} {"Template_token": ["", "static", "bool", "CompareMBBNumbers", "(", "const", "MachineBasicBlock", "*", "LHS", ",", "const", "MachineBasicBlock", "*", "RHS", ")", "{"], "ground_truth": ["return", "LHS", "->", "getNumber", "(", ")", "<", "RHS", "->", "getNumber", "(", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "CompareMBBNumbers", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68709, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "static", "bool", "CompareMBBNumbers", "(", "const", "MachineBasicBlock", "*", "LHS", ",", "const", "MachineBasicBlock", "*", "RHS", ")", "{", "return", "LHS", "->", "getNumber", "(", ")", "<", "RHS", "->", "getNumber", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "CompareMBBNumbers", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68710, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "++", "I", ")", "{", "BBI", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "if", "(", "I", "->", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "", ":", "", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "I", ")", ")", "BBI", ".", "Unalign", "=", "", ";", "}", "if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "back", "(", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "BBI", ".", "PostAlign", "=", "", ";", "MBB", "->", "getParent", "(", ")", "->", "ensureAlignment", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "computeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68711, "Length": 90, "Cover_Rate": 0.5660377358490566} {"Template_token": ["", "CPEntry", "(", "MachineInstr", "*", "cpemi", ",", "unsigned", "cpi", ",", "unsigned", "rc", "=", "", ")", ":", "CPEMI", "(", "cpemi", ")", ",", "CPI", "(", "cpi", ")", ",", "RefCount", "(", "rc", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "CPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68712, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "CPEntry", "(", "MachineInstr", "*", "cpemi", ",", "unsigned", "cpi", ",", "unsigned", "rc", "=", "", ")", ":", "CPEMI", "(", "cpemi", ")", ",", "CPI", "(", "cpi", ")", ",", "RefCount", "(", "rc", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "CPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68713, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "CPUser", "(", "MachineInstr", "*", "mi", ",", "MachineInstr", "*", "cpemi", ",", "unsigned", "maxdisp", ",", "bool", "neg", ",", "bool", "soimm", ")", ":", "MI", "(", "mi", ")", ",", "CPEMI", "(", "cpemi", ")", ",", "MaxDisp", "(", "maxdisp", ")", ",", "NegOk", "(", "neg", ")", ",", "IsSoImm", "(", "soimm", ")", ",", "KnownAlignment", "(", "false", ")", "{", "HighWaterMark", "=", "CPEMI", "->", "getParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "CPUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68714, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createConstantIslandPass", "(", ")", "{", "return", "new", "ConstantIslands", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "createARMConstantIslandPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68716, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "computeBlockSize", "(", "UserMBB", ")", ";", "adjustBBOffsetsAfter", "(", "UserMBB", ")", ";", "return", ";", "}", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", "+", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}"], "ground_truth": ["unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68718, "Length": 215, "Cover_Rate": 0.31432748538011696} {"Template_token": ["", "if", "(", "--", "CPE", "->", "RefCount", "==", "", ")", "{", "removeDeadCPEMI", "(", "CPEMI", ")", ";", "CPE", "->", "CPEMI", "=", "nullptr", ";", "--", "NumCPEs", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "decrementCPEReferenceCount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68719, "Length": 28, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "MF", "->", "push_back", "(", "BB", ")", ";", "unsigned", "MaxAlign", "=", "Log2_32", "(", "MCP", "->", "getConstantPoolAlignment", "(", ")", ")", ";", "BB", "->", "setAlignment", "(", "MaxAlign", ")", ";", "MF", "->", "ensureAlignment", "(", "BB", "->", "getAlignment", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "InsPoint", "(", "MaxAlign", "+", "", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "DataLayout", "&", "TD", "=", "MF", "->", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";"], "ground_truth": ["assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "doInitialConstPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68720, "Length": 156, "Cover_Rate": 0.4574780058651026} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "++", "NumCPEs", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "i", "<<", "", "<<", "Size", "<<", "", "<<", "Align", "<<", "'\\n'", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "doInitialConstPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68721, "Length": 218, "Cover_Rate": 0.6392961876832844} {"Template_token": ["", "if", "(", "MI", "==", "MBB", ".", "end", "(", ")", ")", "continue", ";", "unsigned", "JTOpcode", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "}", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOp", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOp", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "JT", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", "*", "sizeof", "(", "uint32_t", ")", ";", "MachineBasicBlock", "*", "JumpTableBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";"], "ground_truth": ["MF", "->", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "JumpTableBB", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "doInitialJumpTablePlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68722, "Length": 166, "Cover_Rate": 0.4486486486486487} {"Template_token": ["", "DEBUG", "(", "{", "for", "(", "unsigned", "J", "=", "", ",", "E", "=", "BBInfo", ".", "size", "(", ")", ";", "J", "!=", "E", ";", "++", "J", ")", "{", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "J", "]", ";", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "J", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "KnownBits", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "Unalign", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "PostAlign", ")", "<<", "format", "(", "", ",", "BBInfo", "[", "J", "]", ".", "Size", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68723, "Length": 91, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", "||", "WaterBB", "==", "U", ".", "MI", "->", "getParent", "(", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{", "BestGrowth", "=", "Growth", ";", "WaterIter", "=", "IP", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "WaterBB", "->", "getNumber", "(", ")", "<<", "", "<<", "Growth", "<<", "'\\n'", ")", ";", "if", "(", "BestGrowth", "==", "", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68724, "Length": 90, "Cover_Rate": 0.5027932960893855} {"Template_token": ["", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "unsigned", "Growth", ";", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", "||", "WaterBB", "==", "U", ".", "MI", "->", "getParent", "(", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{", "BestGrowth", "=", "Growth", ";", "WaterIter", "=", "IP", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "WaterBB", "->", "getNumber", "(", ")", "<<", "", "<<", "Growth", "<<", "'\\n'", ")", ";", "if", "(", "BestGrowth", "==", "", ")", "return", "true", ";", "}"], "ground_truth": ["if", "(", "IP", "==", "B", ")", "break", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68725, "Length": 108, "Cover_Rate": 0.6033519553072626} {"Template_token": ["", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "return", "&", "CPEs", "[", "i", "]", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "findConstPoolEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68726, "Length": 60, "Cover_Rate": 0.7792207792207793} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "", ";", "}", "unsigned", "CPI", "=", "getCombinedIndex", "(", "CPEMI", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "nullptr", ")", "continue", ";", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", ",", "U", ".", "NegOk", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "", ")", ";", "U", ".", "CPEMI", "=", "CPEs", "[", "i", "]", ".", "CPEMI", ";", "for", "(", "unsigned", "j", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "j", "!=", "e", ";", "++", "j", ")", "if", "(", "UserMI", "->", "getOperand", "(", "j", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "j", ")", ".", "setIndex", "(", "CPEs", "[", "i", "]", ".", "CPI", ")", ";", "break", ";", "}", "CPEs", "[", "i", "]", ".", "RefCount", "++", ";", "return", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", "?", "", ":", "", ";", "}", "}"], "ground_truth": ["return", "", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "findInRangeCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68727, "Length": 225, "Cover_Rate": 0.8064516129032258} {"Template_token": ["", "CC", "=", "", "(", "CC", ")", ";", "unsigned", "CCReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "std", "::", "prev", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "++", "MBB", "->", "getIterator", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBInfo", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68728, "Length": 495, "Cover_Rate": 0.8935018050541517} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";"], "ground_truth": ["MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "fixupImmediateBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68729, "Length": 23, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "ConstantIslands", "::", "fixupUnconditionalBr", "(", "ImmBranch", "&", "Br", ")", "{", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";"], "ground_truth": ["if", "(", "!", "isThumb1", ")", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "fixupUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68730, "Length": 38, "Cover_Rate": 0.3619047619047619} {"Template_token": ["", "if", "(", "CPEMI", "->", "getOperand", "(", "", ")", ".", "isCPI", "(", ")", ")", "return", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";"], "ground_truth": ["return", "JumpTableEntryIndices", "[", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", "]", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "getCombinedIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68731, "Length": 40, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "unsigned", "CPI", "=", "getCombinedIndex", "(", "CPEMI", ")", ";", "assert", "(", "CPI", "<", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", "&&", "", ")", ";"], "ground_truth": ["unsigned", "Align", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ".", "getAlignment", "(", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "getCPELogAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68732, "Length": 52, "Cover_Rate": 0.4262295081967213} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "}", "unsigned", "CPI", "=", "getCombinedIndex", "(", "CPEMI", ")", ";", "assert", "(", "CPI", "<", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", "&&", "", ")", ";", "unsigned", "Align", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ".", "getAlignment", "(", ")", ";"], "ground_truth": ["assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "getCPELogAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68733, "Length": 57, "Cover_Rate": 0.4672131147540984} {"Template_token": ["", "unsigned", "getMaxDisp", "(", ")", "const", "{", "return", "(", "KnownAlignment", "?", "MaxDisp", ":", "MaxDisp", "-", "", ")", "-", "", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "getMaxDisp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68735, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68736, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "unsigned", "getUnconditionalBrDisp", "(", "int", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":"], "ground_truth": ["return", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "getUnconditionalBrDisp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68737, "Length": 30, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "unsigned", "KnownBits", "=", "BBI", ".", "internalKnownBits", "(", ")", ";", "UserOffset", "+=", "(", "isThumb", "?", "", ":", "", ")", ";", "U", ".", "KnownAlignment", "=", "(", "KnownBits", ">=", "", ")", ";"], "ground_truth": ["if", "(", "isThumb", "&&", "U", ".", "KnownAlignment", ")", "UserOffset", "&=", "~", "", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "getUserOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68738, "Length": 42, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "unsigned", "ConstantIslands", "::", "getUserOffset", "(", "CPUser", "&", "U", ")", "const", "{", "unsigned", "UserOffset", "=", "getOffsetOf", "(", "U", ".", "MI", ")", ";", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "U", ".", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ";", "unsigned", "KnownBits", "=", "BBI", ".", "internalKnownBits", "(", ")", ";"], "ground_truth": ["UserOffset", "+=", "(", "isThumb", "?", "", ":", "", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "getUserOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68739, "Length": 60, "Cover_Rate": 0.6896551724137931} {"Template_token": ["", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "CPEMI", "->", "getDesc", "(", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addOperand", "(", "CPEMI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "++", "NumCPEs", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "NewIsland", "->", "setAlignment", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "BBInfo", "[", "NewIsland", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Size", ";", "adjustBBOffsetsAfter", "(", "&", "*", "--", "NewIsland", "->", "getIterator", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{"], "ground_truth": ["UserMI", "->", "getOperand", "(", "i", ")", ".", "setIndex", "(", "ID", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68740, "Length": 164, "Cover_Rate": 0.3374485596707819} {"Template_token": ["", "ImmBranch", "(", "MachineInstr", "*", "mi", ",", "unsigned", "maxdisp", ",", "bool", "cond", ",", "unsigned", "ubr", ")", ":", "MI", "(", "mi", ")", ",", "MaxDisp", "(", "maxdisp", ")", ",", "isCond", "(", "cond", ")", ",", "UncondBr", "(", "ubr", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "ImmBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68741, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "ImmBranch", "(", "MachineInstr", "*", "mi", ",", "unsigned", "maxdisp", ",", "bool", "cond", ",", "unsigned", "ubr", ")", ":", "MI", "(", "mi", ")", ",", "MaxDisp", "(", "maxdisp", ")", ",", "isCond", "(", "cond", ")", ",", "UncondBr", "(", "ubr", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "ImmBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68742, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "PCAdj", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "MI", ")", "+", "PCAdj", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "", "<<", "getOffsetOf", "(", "MI", ")", "<<", "", "<<", "DestOffset", "<<", "", "<<", "int", "(", "DestOffset", "-", "BrOffset", ")", "<<", "", "<<", "*", "MI", ")", ";", "if", "(", "BrOffset", "<=", "DestOffset", ")", "{", "if", "(", "DestOffset", "-", "BrOffset", "<=", "MaxDisp", ")", "return", "true", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMConstantIslandPass (2)1", "Func": "isBBInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68743, "Length": 110, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "Block", "]", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "", "<<", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "format", "(", "", ",", "UserOffset", ")", "<<", "", "<<", "Block", "<<", "", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "BBI", ".", "postOffset", "(", ")", ")", "<<", "*", "MI", "<<", "format", "(", "", ",", "CPEOffset", ",", "int", "(", "CPEOffset", "-", "UserOffset", ")", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "isCPEntryInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68744, "Length": 76, "Cover_Rate": 0.562962962962963} {"Template_token": ["", "if", "(", "TrialOffset", "-", "UserOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "else", "if", "(", "NegativeOK", ")", "{", "if", "(", "UserOffset", "-", "TrialOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "isOffsetInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68745, "Length": 33, "Cover_Rate": 0.532258064516129} {"Template_token": ["", "if", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "EntryReg", ")", "return", "false", ";"], "ground_truth": ["if", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "return", "false", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "isSimpleIndexCalc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68746, "Length": 36, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "unsigned", "NextBlockOffset", ",", "NextBlockAlignment", ";", "MachineFunction", "::", "const_iterator", "NextBlock", "=", "Water", "->", "getIterator", "(", ")", ";", "if", "(", "++", "NextBlock", "==", "MF", "->", "end", "(", ")", ")", "{", "NextBlockOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "NextBlockAlignment", "=", "", ";", "}", "else", "{"], "ground_truth": ["NextBlockOffset", "=", "BBInfo", "[", "NextBlock", "->", "getNumber", "(", ")", "]", ".", "Offset", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "isWaterInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68747, "Length": 63, "Cover_Rate": 0.3073170731707317} {"Template_token": ["", "static", "bool", "jumpTableFollowsTB", "(", "MachineInstr", "*", "JTMI", ",", "MachineInstr", "*", "CPEMI", ")", "{", "MachineFunction", "::", "iterator", "MBB", "=", "JTMI", "->", "getParent", "(", ")", "->", "getIterator", "(", ")", ";"], "ground_truth": ["MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "jumpTableFollowsTB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68748, "Length": 38, "Cover_Rate": 0.5205479452054794} {"Template_token": ["", "static", "bool", "jumpTableFollowsTB", "(", "MachineInstr", "*", "JTMI", ",", "MachineInstr", "*", "CPEMI", ")", "{", "MachineFunction", "::", "iterator", "MBB", "=", "JTMI", "->", "getParent", "(", ")", "->", "getIterator", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "++", "MBB", ";"], "ground_truth": ["return", "MBB", "!=", "MF", "->", "end", "(", ")", "&&", "MBB", "->", "begin", "(", ")", "!=", "MBB", "->", "end", "(", ")", "&&", "&", "*", "MBB", "->", "begin", "(", ")", "==", "CPEMI", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "jumpTableFollowsTB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68749, "Length": 72, "Cover_Rate": 0.9863013698630136} {"Template_token": ["", "bool", "ConstantIslands", "::", "mayOptimizeThumb2Instruction", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMConstantIslandPass (2)1", "Func": "mayOptimizeThumb2Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68750, "Length": 36, "Cover_Rate": 0.6101694915254238} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", ")", "continue", ";", "if", "(", "!", "Br", ".", "MI", "->", "killsRegister", "(", "", ")", ")", "continue", ";", "NewOpc", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", "<", "DestOffset", "&&", "(", "DestOffset", "-", "BrOffset", ")", "<=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "Br", ".", "MI", ";", "if", "(", "CmpMI", "!=", "Br", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "(", "CmpMI", ",", "PredReg", ")", ";"], "ground_truth": ["if", "(", "Pred", "==", "", "&&", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "isLowRegister", "(", "Reg", ")", ")", "{"], "File": "ARMConstantIslandPass (2)1", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68751, "Length": 268, "Cover_Rate": 0.4281150159744409} {"Template_token": ["", "}", "if", "(", "NewOpc", ")", "{", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "MaxOffs", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Br", ".", "MI", ")", ";", "Br", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", ")", "continue", ";", "if", "(", "!", "Br", ".", "MI", "->", "killsRegister", "(", "", ")", ")", "continue", ";", "NewOpc", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";"], "ground_truth": ["unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68752, "Length": 249, "Cover_Rate": 0.3977635782747604} {"Template_token": ["", "unsigned", "Opcode", "=", "U", ".", "MI", "->", "getOpcode", "(", ")", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Scale", "=", "", ";", "unsigned", "Bits", "=", "", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "if", "(", "isLowRegister", "(", "U", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "isLowRegister", "(", "U", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "}", "break", ";", "}", "if", "(", "!", "NewOpc", ")", "continue", ";", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "Bits", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "!", "U", ".", "KnownAlignment", ")", "MaxOffs", "-=", "", ";", "if", "(", "isCPEntryInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "MaxOffs", ",", "false", ",", "true", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "U", ".", "MI", ")", ";", "U", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "U", ".", "MI", "->", "getParent", "(", ")", ";"], "ground_truth": ["BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "optimizeThumb2Instructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68753, "Length": 226, "Cover_Rate": 0.7337662337662337} {"Template_token": ["", "break", ";", "case", "", ":", "if", "(", "isLowRegister", "(", "U", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "}", "break", ";", "}", "if", "(", "!", "NewOpc", ")", "continue", ";", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "Bits", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "!", "U", ".", "KnownAlignment", ")", "MaxOffs", "-=", "", ";", "if", "(", "isCPEntryInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "MaxOffs", ",", "false", ",", "true", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "U", ".", "MI", ")", ";", "U", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "U", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumT2CPShrunk", ";", "MadeChange", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "optimizeThumb2Instructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68754, "Length": 169, "Cover_Rate": 0.5487012987012987} {"Template_token": ["", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "continue", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "CPUser", "&", "User", "=", "CPUsers", "[", "JumpTableUserIndices", "[", "JTI", "]", "]", ";", "unsigned", "DeadSize", "=", "", ";", "bool", "CanDeleteLEA", "=", "false", ";", "bool", "BaseRegKill", "=", "false", ";", "bool", "PreservedBaseReg", "=", "preserveBaseRegister", "(", "MI", ",", "User", ".", "MI", ",", "DeadSize", ",", "CanDeleteLEA", ",", "BaseRegKill", ")", ";", "if", "(", "!", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", "&&", "!", "PreservedBaseReg", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineInstr", "*", "CPEMI", "=", "User", ".", "CPEMI", ";", "unsigned", "Opc", "=", "ByteOk", "?", "", ":", "", ";", "MachineBasicBlock", "::", "iterator", "MI_JT", "=", "MI", ";", "MachineInstr", "*", "NewJTMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI_JT", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "User", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "BaseRegKill", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ".", "addImm", "(", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "*", "NewJTMI", ")", ";", "unsigned", "JTOpc", "=", "ByteOk", "?", "", ":", "", ";", "CPEMI", "->", "setDesc", "(", "TII", "->", "get", "(", "JTOpc", ")", ")", ";", "if", "(", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", ")", "{", "NewJTMI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "", ")", ";", "NewJTMI", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "if", "(", "CanDeleteLEA", ")", "{"], "ground_truth": ["User", ".", "MI", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68755, "Length": 360, "Cover_Rate": 0.4358353510895884} {"Template_token": ["", "if", "(", "isSimpleIndexCalc", "(", "*", "I", ",", "EntryReg", ",", "BaseReg", ")", ")", "{", "RemovableAdd", "=", "&", "*", "I", ";", "break", ";", "}", "for", "(", "unsigned", "K", "=", "", ",", "E", "=", "I", "->", "getNumOperands", "(", ")", ";", "K", "!=", "E", ";", "++", "K", ")", "{", "const", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "K", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "BaseReg", ")", "return", "false", ";", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "BaseRegKill", "=", "BaseRegKill", "||", "MO", ".", "isKill", "(", ")", ";", "CanDeleteLEA", "=", "false", ";", "}", "}", "}", "if", "(", "!", "RemovableAdd", ")", "return", "true", ";", "for", "(", "++", "I", ";", "&", "*", "I", "!=", "JumpMI", ";", "++", "I", ")", "{", "for", "(", "unsigned", "K", "=", "", ",", "E", "=", "I", "->", "getNumOperands", "(", ")", ";", "K", "!=", "E", ";", "++", "K", ")", "{", "const", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "K", ")", ";"], "ground_truth": ["if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "preserveBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68756, "Length": 204, "Cover_Rate": 0.5298701298701298} {"Template_token": ["", "if", "(", "JumpMI", "->", "getParent", "(", ")", "!=", "LEAMI", "->", "getParent", "(", ")", ")", "return", "false", ";", "unsigned", "EntryReg", "=", "JumpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "BaseReg", "=", "LEAMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "CanDeleteLEA", "=", "true", ";", "BaseRegKill", "=", "false", ";", "MachineInstr", "*", "RemovableAdd", "=", "nullptr", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "LEAMI", ")", ";", "for", "(", "++", "I", ";", "&", "*", "I", "!=", "JumpMI", ";", "++", "I", ")", "{", "if", "(", "isSimpleIndexCalc", "(", "*", "I", ",", "EntryReg", ",", "BaseReg", ")", ")", "{", "RemovableAdd", "=", "&", "*", "I", ";", "break", ";", "}", "for", "(", "unsigned", "K", "=", "", ",", "E", "=", "I", "->", "getNumOperands", "(", ")", ";", "K", "!=", "E", ";", "++", "K", ")", "{", "const", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "K", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "BaseReg", ")", "return", "false", ";", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "BaseRegKill", "=", "BaseRegKill", "||", "MO", ".", "isKill", "(", ")", ";", "CanDeleteLEA", "=", "false", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "preserveBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68757, "Length": 210, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPEMI", "->", "eraseFromParent", "(", ")", ";", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "Size", ";", "if", "(", "CPEBB", "->", "empty", "(", ")", ")", "{", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "=", "", ";", "CPEBB", "->", "setAlignment", "(", "", ")", ";", "}", "else", "CPEBB", "->", "setAlignment", "(", "getCPELogAlign", "(", "CPEBB", "->", "begin", "(", ")", ")", ")", ";", "adjustBBOffsetsAfter", "(", "CPEBB", ")", ";", "assert", "(", "!", "BBIsJumpedOver", "(", "CPEBB", ")", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "removeDeadCPEMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68758, "Length": 95, "Cover_Rate": 0.8260869565217391} {"Template_token": ["", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "i", "]", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "CPEs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "if", "(", "CPEs", "[", "j", "]", ".", "RefCount", "==", "", "&&", "CPEs", "[", "j", "]", ".", "CPEMI", ")", "{", "removeDeadCPEMI", "(", "CPEs", "[", "j", "]", ".", "CPEMI", ")", ";", "CPEs", "[", "j", "]", ".", "CPEMI", "=", "nullptr", ";", "MadeChange", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "removeUnusedCPEntries", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68759, "Length": 81, "Cover_Rate": 0.6694214876033058} {"Template_token": ["", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "T2JumpTables", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "T2JumpTables", "[", "i", "]", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "int", "JTNumber", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";"], "ground_truth": ["const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "reorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68760, "Length": 146, "Cover_Rate": 0.5447761194029851} {"Template_token": ["", "}", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialConstPlacement", "(", "CPEMIs", ")", ";", "if", "(", "MF", "->", "getJumpTableInfo", "(", ")", ")", "doInitialJumpTablePlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "if", "(", "CPE", ".", "CPEMI", "&&", "CPE", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "isCPI", "(", ")", ")", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";"], "ground_truth": ["CPUsers", ".", "clear", "(", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68761, "Length": 427, "Cover_Rate": 0.674565560821485} {"Template_token": ["", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "isBranch", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "T2JumpTables", ".", "push_back", "(", "I", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "scanFunctionJumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68762, "Length": 32, "Cover_Rate": 0.32653061224489793} {"Template_token": ["", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "std", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "NewWaterList", ".", "insert", "(", "OrigBB", ")", ";"], "ground_truth": ["computeBlockSize", "(", "OrigBB", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68763, "Length": 176, "Cover_Rate": 0.6048109965635738} {"Template_token": ["", "MachineBasicBlock", "*", "OrigBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "OrigBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "OrigBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";"], "ground_truth": ["water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68764, "Length": 209, "Cover_Rate": 0.718213058419244} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "PushPopMIs", "[", "i", "]", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "}", "return", "MadeChange", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "undoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68765, "Length": 99, "Cover_Rate": 0.7071428571428572} {"Template_token": ["", "if", "(", "KnownBits", "<", "LogAlign", ")", "return", "(", "", "<<", "LogAlign", ")", "-", "(", "", "<<", "KnownBits", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "UnknownPadding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68766, "Length": 22, "Cover_Rate": 0.6285714285714286} {"Template_token": ["", "if", "(", "KnownBits", "<", "LogAlign", ")", "return", "(", "", "<<", "LogAlign", ")", "-", "(", "", "<<", "KnownBits", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "UnknownPadding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68767, "Length": 23, "Cover_Rate": 0.6571428571428571} {"Template_token": ["", "NewBB", "->", "getParent", "(", ")", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "NewBB", ",", "CompareMBBNumbers", ")", ";", "WaterList", ".", "insert", "(", "IP", ",", "NewBB", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "updateForInsertedWaterBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68768, "Length": 66, "Cover_Rate": 0.868421052631579} {"Template_token": ["", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "NewBB", ",", "CompareMBBNumbers", ")", ";", "WaterList", ".", "insert", "(", "IP", ",", "NewBB", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "updateForInsertedWaterBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68769, "Length": 34, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "MBBI", ";", "unsigned", "MBBId", "=", "MBB", "->", "getNumber", "(", ")", ";", "assert", "(", "!", "MBBId", "||", "BBInfo", "[", "MBBId", "-", "", "]", ".", "postOffset", "(", ")", "<=", "BBInfo", "[", "MBBId", "]", ".", "Offset", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CPUsers", ".", "size", "(", ")", "<<", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["CPUser", "&", "U", "=", "CPUsers", "[", "i", "]", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68770, "Length": 91, "Cover_Rate": 0.441747572815534} {"Template_token": ["", "return", "NULL", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "JTBB", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "assert", "(", "isThumb2", "&&", "", ")", ";", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";", "JTBB", "->", "removeSuccessor", "(", "BB", ")", ";", "JTBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "++", "NumJTInserted", ";", "return", "NewBB", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass10", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68771, "Length": 111, "Cover_Rate": 0.43700787401574803} {"Template_token": ["", "MachineBasicBlock", "*", "TBB", "=", "", ",", "*", "FBB", "=", "", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "Cond", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "CondPrior", ";", "MachineFunction", "::", "iterator", "BBi", "=", "BB", ";", "MachineFunction", "::", "iterator", "OldPrior", "=", "prior", "(", "BBi", ")", ";", "bool", "B", "=", "TII", "->", "AnalyzeBranch", "(", "*", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "MF", "->", "begin", "(", ")", "&&", "!", "TII", "->", "AnalyzeBranch", "(", "*", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", ")", ";", "BB", "->", "updateTerminator", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "NULL", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "JTBB", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "assert", "(", "isThumb2", "&&", "", ")", ";", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";"], "ground_truth": ["JTBB", "->", "removeSuccessor", "(", "BB", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68772, "Length": 221, "Cover_Rate": 0.8700787401574803} {"Template_token": ["", "MachineFunction", "::", "iterator", "MBBI", "=", "MBB", ";", "if", "(", "llvm", "::", "next", "(", "MBBI", ")", "==", "MBB", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MBBI", ")", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "::", "succ_iterator", "I", "=", "MBB", "->", "succ_begin", "(", ")", ",", "E", "=", "MBB", "->", "succ_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "*", "I", "==", "NextBB", ")", "return", "true", ";"], "File": "ARMConstantIslandPass10", "Func": "BBHasFallthrough", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68773, "Length": 78, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "static", "bool", "BBHasFallthrough", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineFunction", "::", "iterator", "MBBI", "=", "MBB", ";"], "ground_truth": ["if", "(", "llvm", "::", "next", "(", "MBBI", ")", "==", "MBB", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "false", ";"], "File": "ARMConstantIslandPass10", "Func": "BBHasFallthrough", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68774, "Length": 38, "Cover_Rate": 0.4175824175824176} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "BBI", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "if", "(", "I", "->", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "", ":", "", ";"], "ground_truth": ["else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "I", ")", ")", "BBI", ".", "Unalign", "=", "", ";"], "File": "ARMConstantIslandPass10", "Func": "computeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68775, "Length": 74, "Cover_Rate": 0.46540880503144655} {"Template_token": ["", "BBI", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "if", "(", "I", "->", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "", ":", "", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "I", ")", ")", "BBI", ".", "Unalign", "=", "", ";", "}"], "ground_truth": ["if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "back", "(", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "ARMConstantIslandPass10", "Func": "computeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68776, "Length": 68, "Cover_Rate": 0.4276729559748428} {"Template_token": ["", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "&=", "~", "(", "(", "", "<<", "LogAlign", ")", "-", "", ")", ";", "BaseInsertOffset", "-=", "UPad", ";", "BaseInsertOffset", "-=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", ">=", "BBInfo", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ".", "Offset", ")", "BaseInsertOffset", "=", "BBInfo", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ".", "Offset", "-", "(", "isThumb1", "?", "", ":", "", ")", ";", "unsigned", "EndInsertOffset", "=", "WorstCaseAlign", "(", "BaseInsertOffset", "+", "", ",", "LogAlign", ",", "KnownBits", ")", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "llvm", "::", "next", "(", "MI", ")", ")", "{", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "", "<<", "LogAlign", ";", "EndInsertOffset", "-=", "", "<<", "LogAlign", ";", "}", "EndInsertOffset", "=", "RoundUpToAlignment", "(", "EndInsertOffset", ",", "", "<<", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", "+", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "LastIT", "=", "MI", ";", "}", "--", "MI", ";", "if", "(", "LastIT", ")", "{", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getITInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "!=", "", ")", "MI", "=", "LastIT", ";", "}"], "ground_truth": ["NewMBB", "=", "splitBlockBeforeInstr", "(", "MI", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68778, "Length": 348, "Cover_Rate": 0.5028901734104047} {"Template_token": ["", "CPEntry", "*", "CPE", "=", "findConstPoolEntry", "(", "CPI", ",", "CPEMI", ")", ";", "assert", "(", "CPE", "&&", "", ")", ";", "if", "(", "--", "CPE", "->", "RefCount", "==", "", ")", "{", "removeDeadCPEMI", "(", "CPEMI", ")", ";", "CPE", "->", "CPEMI", "=", "NULL", ";", "--", "NumCPEs", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass10", "Func": "decrementCPEReferenceCount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68779, "Length": 50, "Cover_Rate": 0.7936507936507936} {"Template_token": ["", "assert", "(", "CPE", "&&", "", ")", ";", "if", "(", "--", "CPE", "->", "RefCount", "==", "", ")", "{", "removeDeadCPEMI", "(", "CPEMI", ")", ";", "CPE", "->", "CPEMI", "=", "NULL", ";", "--", "NumCPEs", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass10", "Func": "decrementCPEReferenceCount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68780, "Length": 35, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";", "CPEs", ".", "push_back", "(", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "CPEntries", ".", "push_back", "(", "CPEs", ")", ";", "++", "NumCPEs", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "i", "<<", "", "<<", "Size", "<<", "", "<<", "Align", "<<", "'\\n'", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "doInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68781, "Length": 159, "Cover_Rate": 0.4380165289256198} {"Template_token": ["", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{", "BestGrowth", "=", "Growth", ";", "WaterIter", "=", "IP", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "WaterBB", "->", "getNumber", "(", ")", "<<", "", "<<", "Growth", "<<", "'\\n'", ")", ";", "if", "(", "BestGrowth", "==", "", ")", "return", "true", ";", "}", "if", "(", "IP", "==", "B", ")", "break", ";", "}"], "ground_truth": ["return", "BestGrowth", "!=", "~", "", ";"], "File": "ARMConstantIslandPass10", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68782, "Length": 95, "Cover_Rate": 0.5688622754491018} {"Template_token": ["", "ConstantIslands", "::", "CPEntry", "*", "ConstantIslands", "::", "findConstPoolEntry", "(", "unsigned", "CPI", ",", "const", "MachineInstr", "*", "CPEMI", ")", "{", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "return", "&", "CPEs", "[", "i", "]", ";", "}"], "ground_truth": ["return", "NULL", ";"], "File": "ARMConstantIslandPass10", "Func": "findConstPoolEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68783, "Length": 76, "Cover_Rate": 0.987012987012987} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "", ";", "}", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "NULL", ")", "continue", ";", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", ",", "U", ".", "NegOk", ")", ")", "{"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "findInRangeCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68784, "Length": 139, "Cover_Rate": 0.48771929824561405} {"Template_token": ["", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "prior", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";"], "ground_truth": ["unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68785, "Length": 395, "Cover_Rate": 0.7117117117117117} {"Template_token": ["", "unsigned", "CCReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "prior", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";"], "ground_truth": ["Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68786, "Length": 313, "Cover_Rate": 0.563963963963964} {"Template_token": ["", "assert", "(", "CPI", "<", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", "&&", "", ")", ";", "unsigned", "Align", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ".", "getAlignment", "(", ")", ";"], "ground_truth": ["assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "getCPELogAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68787, "Length": 43, "Cover_Rate": 0.4387755102040816} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass10", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68788, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMConstantIslandPass10", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68789, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "int", "result", "=", "findInRangeCPEntry", "(", "U", ",", "UserOffset", ")", ";", "if", "(", "result", "==", "", ")", "return", "false", ";", "else", "if", "(", "result", "==", "", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "MachineBasicBlock", "*", "NewIsland", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "water_iterator", "IP", ";", "if", "(", "findAvailableWater", "(", "U", ",", "UserOffset", ",", "IP", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "count", "(", "WaterBB", ")", ")", "{", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "NewMBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "WaterBB", ")", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "prior", "(", "MachineFunction", "::", "iterator", "(", "NewMBB", ")", ")", ";"], "ground_truth": ["IP", "=", "std", "::", "find", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "WaterBB", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68790, "Length": 178, "Cover_Rate": 0.3545816733067729} {"Template_token": ["", "ImmBranch", "(", "MachineInstr", "*", "mi", ",", "unsigned", "maxdisp", ",", "bool", "cond", ",", "int", "ubr", ")", ":", "MI", "(", "mi", ")", ",", "MaxDisp", "(", "maxdisp", ")", ",", "isCond", "(", "cond", ")", ",", "UncondBr", "(", "ubr", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantIslandPass10", "Func": "ImmBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68791, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "ImmBranch", "(", "MachineInstr", "*", "mi", ",", "unsigned", "maxdisp", ",", "bool", "cond", ",", "int", "ubr", ")", ":", "MI", "(", "mi", ")", ",", "MaxDisp", "(", "maxdisp", ")", ",", "isCond", "(", "cond", ")", ",", "UncondBr", "(", "ubr", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantIslandPass10", "Func": "ImmBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68792, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "I", "->", "isBranch", "(", ")", ")", "{", "bool", "isCond", "=", "false", ";", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "int", "UOpc", "=", "Opc", ";", "switch", "(", "Opc", ")", "{", "default", ":", "continue", ";", "case", "", ":", "T2JumpTables", ".", "push_back", "(", "I", ")", ";", "continue", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "I", ")", ";", "if", "(", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", "->", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";"], "ground_truth": ["bool", "IsSoImm", "=", "false", ";"], "File": "ARMConstantIslandPass10", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68793, "Length": 260, "Cover_Rate": 0.37572254335260113} {"Template_token": ["", "unsigned", "internalKnownBits", "(", ")", "const", "{"], "ground_truth": ["return", "Unalign", "?", "Unalign", ":", "KnownBits", ";"], "File": "ARMConstantIslandPass10", "Func": "internalKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68794, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "DEBUG", "(", "{", "unsigned", "Block", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "Block", "]", ";", "dbgs", "(", ")", "<<", "", "<<", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "format", "(", "", ",", "UserOffset", ")", "<<", "", "<<", "Block", "<<", "", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "BBI", ".", "postOffset", "(", ")", ")", "<<", "*", "MI", "<<", "format", "(", "", ",", "CPEOffset", ",", "int", "(", "CPEOffset", "-", "UserOffset", ")", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "isCPEntryInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68796, "Length": 95, "Cover_Rate": 0.6506849315068494} {"Template_token": ["", "}", "else", "{", "NextBlockOffset", "=", "BBInfo", "[", "NextBlock", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "NextBlockAlignment", "=", "NextBlock", "->", "getAlignment", "(", ")", ";", "}", "unsigned", "Size", "=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "CPEEnd", "=", "CPEOffset", "+", "Size", ";", "if", "(", "CPEEnd", ">", "NextBlockOffset", ")", "{", "Growth", "=", "CPEEnd", "-", "NextBlockOffset", ";", "Growth", "+=", "OffsetToAlignment", "(", "CPEEnd", ",", "", "<<", "NextBlockAlignment", ")", ";", "if", "(", "CPEOffset", "<", "UserOffset", ")", "UserOffset", "+=", "Growth", "+", "UnknownPadding", "(", "MF", "->", "getAlignment", "(", ")", ",", "CPELogAlign", ")", ";", "}", "else", "Growth", "=", "", ";", "return", "isOffsetInRange", "(", "UserOffset", ",", "CPEOffset", ",", "U", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass10", "Func": "isWaterInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68797, "Length": 110, "Cover_Rate": 0.5472636815920398} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", ")", "continue", ";", "if", "(", "!", "Br", ".", "MI", "->", "killsRegister", "(", "", ")", ")", "continue", ";", "NewOpc", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", "<", "DestOffset", "&&", "(", "DestOffset", "-", "BrOffset", ")", "<=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "Br", ".", "MI", ";", "if", "(", "CmpMI", "!=", "Br", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "(", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", "&&", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "isLowRegister", "(", "Reg", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "CmpMI", "<<", "", "<<", "*", "Br", ".", "MI", ")", ";", "MachineInstr", "*", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "CmpMI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addMBB", "(", "DestBB", ",", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", ")", ";", "CmpMI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "=", "NewBR", ";"], "ground_truth": ["BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";"], "File": "ARMConstantIslandPass10", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68798, "Length": 382, "Cover_Rate": 0.60828025477707} {"Template_token": ["", "bool", "MadeChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ImmBranch", "&", "Br", "=", "ImmBranches", "[", "i", "]", ";", "unsigned", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Scale", "=", "", ";", "unsigned", "Bits", "=", "", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "{", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "}", "if", "(", "NewOpc", ")", "{", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "MaxOffs", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Br", ".", "MI", ")", ";", "Br", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", ")", "continue", ";", "if", "(", "!", "Br", ".", "MI", "->", "killsRegister", "(", "", ")", ")", "continue", ";", "NewOpc", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "Br", ".", "MI", ",", "PredReg", ")", ";"], "ground_truth": ["if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";"], "File": "ARMConstantIslandPass10", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68799, "Length": 294, "Cover_Rate": 0.4681528662420382} {"Template_token": ["", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "bool", "ByteOk", "=", "true", ";", "bool", "HalfWordOk", "=", "true", ";", "unsigned", "JTOffset", "=", "getOffsetOf", "(", "MI", ")", "+", "", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "unsigned", "DstOffset", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "ByteOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", "ByteOk", "=", "false", ";", "unsigned", "TBHLimit", "=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "--", "PrevI", ";", "if", "(", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "continue", ";"], "ground_truth": ["MachineInstr", "*", "AddrMI", "=", "PrevI", ";"], "File": "ARMConstantIslandPass10", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68800, "Length": 296, "Cover_Rate": 0.35449101796407184} {"Template_token": ["", "unsigned", "TBHLimit", "=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "--", "PrevI", ";", "if", "(", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "continue", ";", "MachineInstr", "*", "AddrMI", "=", "PrevI", ";", "bool", "OptOk", "=", "true", ";", "for", "(", "unsigned", "k", "=", "", ",", "eee", "=", "AddrMI", "->", "getNumOperands", "(", ")", ";", "k", "!=", "eee", ";", "++", "k", ")", "{", "const", "MachineOperand", "&", "MO", "=", "AddrMI", "->", "getOperand", "(", "k", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isKill", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "IdxReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "}", "if", "(", "!", "OptOk", ")", "continue", ";", "for", "(", "--", "PrevI", ";", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ";", "--", "PrevI", ")", ";", "MachineInstr", "*", "LeaMI", "=", "PrevI", ";", "if", "(", "(", "LeaMI", "->", "getOpcode", "(", ")", "!=", "", "&&", "LeaMI", "->", "getOpcode", "(", ")", "!=", "", ")", "||", "LeaMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "OptOk", "=", "false", ";", "if", "(", "!", "OptOk", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "AddrMI", "<<", "", "<<", "*", "LeaMI", ")", ";", "unsigned", "Opc", "=", "ByteOk", "?", "", ":", "", ";", "MachineInstr", "*", "NewJTMI", "=", "BuildMI", "(", "MBB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "JTOpIdx", "+", "", ")", ".", "getImm", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "*", "NewJTMI", ")", ";"], "ground_truth": ["unsigned", "NewSize", "=", "TII", "->", "GetInstSizeInBytes", "(", "NewJTMI", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68801, "Length": 487, "Cover_Rate": 0.5832335329341317} {"Template_token": ["", "unsigned", "PO", "=", "Offset", "+", "Size", ";", "unsigned", "LA", "=", "std", "::", "max", "(", "unsigned", "(", "PostAlign", ")", ",", "LogAlign", ")", ";"], "ground_truth": ["if", "(", "!", "LA", ")", "return", "PO", ";"], "File": "ARMConstantIslandPass10", "Func": "postOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68802, "Length": 30, "Cover_Rate": 0.5660377358490566} {"Template_token": ["", "unsigned", "postOffset", "(", "unsigned", "LogAlign", "=", "", ")", "const", "{", "unsigned", "PO", "=", "Offset", "+", "Size", ";", "unsigned", "LA", "=", "std", "::", "max", "(", "unsigned", "(", "PostAlign", ")", ",", "LogAlign", ")", ";", "if", "(", "!", "LA", ")", "return", "PO", ";", "return", "WorstCaseAlign", "(", "PO", ",", "LA", ",", "internalKnownBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass10", "Func": "postOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68803, "Length": 53, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "CPEs", "[", "j", "]", ".", "RefCount", "==", "", "&&", "CPEs", "[", "j", "]", ".", "CPEMI", ")", "{", "removeDeadCPEMI", "(", "CPEs", "[", "j", "]", ".", "CPEMI", ")", ";", "CPEs", "[", "j", "]", ".", "CPEMI", "=", "NULL", ";", "MadeChange", "=", "true", ";", "}", "}", "}"], "ground_truth": ["return", "MadeChange", ";"], "File": "ARMConstantIslandPass10", "Func": "removeUnusedCPEntries", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68804, "Length": 48, "Cover_Rate": 0.39669421487603307} {"Template_token": ["", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "int", "JTNumber", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";"], "ground_truth": ["for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{"], "File": "ARMConstantIslandPass10", "Func": "reorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68805, "Length": 101, "Cover_Rate": 0.3754646840148699} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "T2JumpTables", "[", "i", "]", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "int", "JTNumber", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{"], "ground_truth": ["MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";"], "File": "ARMConstantIslandPass10", "Func": "reorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68806, "Length": 139, "Cover_Rate": 0.516728624535316} {"Template_token": ["", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "HasFarJump", "=", "false", ";", "MF", "->", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "isThumb2", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "if", "(", "!", "isThumb1", ")", "MF", "->", "EnsureAlignment", "(", "", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialPlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear", "(", ")", ";", "ImmBranches", ".", "clear", "(", ")", ";"], "ground_truth": ["PushPopMIs", ".", "clear", "(", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68807, "Length": 471, "Cover_Rate": 0.7942664418212478} {"Template_token": ["", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "OrigBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "OrigBB", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";"], "ground_truth": ["MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";"], "File": "ARMConstantIslandPass10", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68808, "Length": 204, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "i", "]", ";", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "if", "(", "isCPEntryInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", "+", "", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "continue", ";", "}"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68809, "Length": 91, "Cover_Rate": 0.3939393939393939} {"Template_token": ["", "static", "inline", "unsigned", "WorstCaseAlign", "(", "unsigned", "Offset", ",", "unsigned", "LogAlign", ",", "unsigned", "KnownBits", ")", "{", "Offset", "+=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "return", "RoundUpToAlignment", "(", "Offset", ",", "", "<<", "LogAlign", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass10", "Func": "WorstCaseAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68810, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "WaterList", ".", "erase", "(", "IP", ")", ";", "return", "next", "(", "MachineFunction", "::", "iterator", "(", "WaterBB", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass11", "Func": "AcceptWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68811, "Length": 19, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "if", "(", "MBB", "->", "begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "OldOffset", "=", "BBOffsets", "[", "i", "]", "-", "delta", ";", "if", "(", "(", "OldOffset", "%", "", ")", "==", "", "&&", "(", "BBOffsets", "[", "i", "]", "%", "", ")", "!=", "", ")", "{", "BBSizes", "[", "i", "]", "+=", "", ";", "delta", "+=", "", ";", "}", "else", "if", "(", "(", "OldOffset", "%", "", ")", "!=", "", "&&", "(", "BBOffsets", "[", "i", "]", "%", "", ")", "==", "", ")", "{", "BBSizes", "[", "i", "]", "-=", "", ";", "delta", "-=", "", ";", "}", "}", "MachineInstr", "*", "ThumbJTMI", "=", "prior", "(", "MBB", "->", "end", "(", ")", ")", ";", "if", "(", "ThumbJTMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "NewMIOffset", "=", "GetOffsetOf", "(", "ThumbJTMI", ")", ";", "unsigned", "OldMIOffset", "=", "NewMIOffset", "-", "delta", ";", "if", "(", "(", "OldMIOffset", "%", "", ")", "==", "", "&&", "(", "NewMIOffset", "%", "", ")", "!=", "", ")", "{", "BBSizes", "[", "i", "]", "-=", "", ";", "delta", "-=", "", ";", "}", "else", "if", "(", "(", "OldMIOffset", "%", "", ")", "!=", "", "&&", "(", "NewMIOffset", "%", "", ")", "==", "", ")", "{", "BBSizes", "[", "i", "]", "+=", "", ";"], "ground_truth": ["delta", "+=", "", ";"], "File": "ARMConstantIslandPass11", "Func": "AdjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68812, "Length": 196, "Cover_Rate": 0.632258064516129} {"Template_token": ["", "ConstantIslands", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantIslandPass11", "Func": "ARMConstantIslands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68813, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "ConstantIslands", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantIslandPass11", "Func": "ARMConstantIslands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68814, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "next", "(", "MBBI", ")", "==", "MBB", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "false", ";"], "ground_truth": ["MachineBasicBlock", "*", "NextBB", "=", "next", "(", "MBBI", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "BBHasFallthrough", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68815, "Length": 29, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "DoDump", ")", "{"], "ground_truth": ["DOUT", "<<", "", "<<", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "", "<<", "UserOffset", "<<", "", "<<", "CPEOffset", "<<", "", "<<", "int", "(", "CPEOffset", "-", "UserOffset", ")", "<<", "", "<<", "*", "MI", ";"], "File": "ARMConstantIslandPass11", "Func": "CPEIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68816, "Length": 46, "Cover_Rate": 0.4380952380952381} {"Template_token": ["", "CPUser", "(", "MachineInstr", "*", "mi", ",", "MachineInstr", "*", "cpemi", ",", "unsigned", "maxdisp", ",", "bool", "neg", ",", "bool", "soimm", ")", ":", "MI", "(", "mi", ")", ",", "CPEMI", "(", "cpemi", ")", ",", "MaxDisp", "(", "maxdisp", ")", ",", "NegOk", "(", "neg", ")", ",", "IsSoImm", "(", "soimm", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantIslandPass11", "Func": "CPUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68817, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "CPUser", "(", "MachineInstr", "*", "mi", ",", "MachineInstr", "*", "cpemi", ",", "unsigned", "maxdisp", ",", "bool", "neg", ",", "bool", "soimm", ")", ":", "MI", "(", "mi", ")", ",", "CPEMI", "(", "cpemi", ")", ",", "MaxDisp", "(", "maxdisp", ")", ",", "NegOk", "(", "neg", ")", ",", "IsSoImm", "(", "soimm", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantIslandPass11", "Func": "CPUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68818, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "*", "NewMBB", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "UserMBB", ")", ")", ";", "int", "UncondBr", "=", "isThumb", "?", "(", "(", "isThumb2", ")", "?", "", ":", "", ")", ":", "", ";", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "*", "NewMBB", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "int", "delta", "=", "isThumb1", "?", "", ":", "", ";", "BBSizes", "[", "UserMBB", "->", "getNumber", "(", ")", "]", "+=", "delta", ";", "AdjustBBOffsetsAfter", "(", "UserMBB", ",", "delta", ")", ";", "}", "else", "{", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "MaxDisp", "-", "", ";", "if", "(", "BaseInsertOffset", ">=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ")", "BaseInsertOffset", "=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", "-", "(", "isThumb1", "?", "", ":", "", ")", ";", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";"], "File": "ARMConstantIslandPass11", "Func": "CreateNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68819, "Length": 183, "Cover_Rate": 0.366} {"Template_token": ["", "if", "(", "--", "CPE", "->", "RefCount", "==", "", ")", "{", "RemoveDeadCPEMI", "(", "CPEMI", ")", ";"], "ground_truth": ["CPE", "->", "CPEMI", "=", "NULL", ";"], "File": "ARMConstantIslandPass11", "Func": "DecrementOldEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68820, "Length": 21, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "(", "Size", "&", "", ")", "==", "", "&&", "", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "BB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";"], "ground_truth": ["std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";"], "File": "ARMConstantIslandPass11", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68821, "Length": 105, "Cover_Rate": 0.4861111111111111} {"Template_token": ["", "for", "(", "unsigned", "J", "=", "", ",", "E", "=", "BBOffsets", ".", "size", "(", ")", ";", "J", "!=", "E", ";", "++", "J", ")", "{", "DOUT", "<<", "", "<<", "J", "<<", "", "<<", "BBOffsets", "[", "J", "]", "<<", "", "<<", "BBSizes", "[", "J", "]", "<<", "", ";", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass11", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68823, "Length": 47, "Cover_Rate": 0.8703703703703703} {"Template_token": ["", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "delta", ";", "MachineBasicBlock", "*", "SplitBB", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "SplitBB", ",", "-", "delta", ")", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DOUT", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";"], "ground_truth": ["unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68824, "Length": 218, "Cover_Rate": 0.40370370370370373} {"Template_token": ["", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "DestBB", ",", "Br", ".", "MaxDisp", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "Br", ".", "isCond", ")", "return", "FixUpUnconditionalBr", "(", "MF", ",", "Br", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "FixUpImmediateBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68825, "Length": 46, "Cover_Rate": 0.5974025974025974} {"Template_token": ["", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "", ")", ";", "HasFarJump", "=", "true", ";", "NumUBrFixed", "++", ";", "DOUT", "<<", "", "<<", "*", "MI", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass11", "Func": "FixUpUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68826, "Length": 48, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "unsigned", "Offset", "=", "BBOffsets", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "isThumb", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "Offset", "%", "", "!=", "", ")", "Offset", "+=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ";", ";", "++", "I", ")", "{"], "ground_truth": ["assert", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "GetOffsetOf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68827, "Length": 65, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "unsigned", "Offset", "=", "BBOffsets", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "isThumb", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "Offset", "%", "", "!=", "", ")", "Offset", "+=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ";", ";", "++", "I", ")", "{", "assert", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "", ")", ";", "if", "(", "&", "*", "I", "==", "MI", ")", "return", "Offset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass11", "Func": "GetOffsetOf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68828, "Length": 87, "Cover_Rate": 0.7909090909090909} {"Template_token": ["", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "unsigned", "UserOffset", "=", "GetOffsetOf", "(", "UserMI", ")", "+", "(", "isThumb", "?", "", ":", "", ")", ";", "int", "result", "=", "LookForExistingCPEntry", "(", "U", ",", "UserOffset", ")", ";", "if", "(", "result", "==", "", ")", "return", "false", ";", "else", "if", "(", "result", "==", "", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "if", "(", "!", "LookForWater", "(", "U", ",", "UserOffset", ",", "&", "NewMBB", ")", ")", "{", "DOUT", "<<", "", ";", "CreateNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "&", "NewMBB", ")", ";", "}", "MachineBasicBlock", "*", "NewIsland", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "UpdateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "DecrementOldEntry", "(", "CPI", ",", "CPEMI", ")", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "NumCPEs", "++", ";", "BBOffsets", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "=", "BBOffsets", "[", "NewMBB", "->", "getNumber", "(", ")", "]", ";"], "ground_truth": ["if", "(", "isThumb", "&&", "BBOffsets", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "%", "", "!=", "", ")", "Size", "+=", "", ";"], "File": "ARMConstantIslandPass11", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68829, "Length": 244, "Cover_Rate": 0.6559139784946236} {"Template_token": ["", "MachineInstr", "*", "CPEMI", "=", "U", ".", "CPEMI", ";", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "unsigned", "UserOffset", "=", "GetOffsetOf", "(", "UserMI", ")", "+", "(", "isThumb", "?", "", ":", "", ")", ";", "int", "result", "=", "LookForExistingCPEntry", "(", "U", ",", "UserOffset", ")", ";", "if", "(", "result", "==", "", ")", "return", "false", ";", "else", "if", "(", "result", "==", "", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "if", "(", "!", "LookForWater", "(", "U", ",", "UserOffset", ",", "&", "NewMBB", ")", ")", "{", "DOUT", "<<", "", ";", "CreateNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "&", "NewMBB", ")", ";", "}", "MachineBasicBlock", "*", "NewIsland", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";"], "ground_truth": ["UpdateForInsertedWaterBlock", "(", "NewIsland", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68830, "Length": 147, "Cover_Rate": 0.3951612903225806} {"Template_token": ["", "case", "", ":", "AFI", "->", "setAlign", "(", "", ")", ";", "if", "(", "(", "Offset", "+", "MBBSize", ")", "%", "", "!=", "", ")", "MBBSize", "+=", "", ";", "continue", ";", "case", "", ":", "T2JumpTables", ".", "push_back", "(", "I", ")", ";", "continue", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "I", ")", ";", "if", "(", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", "->", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "}", "unsigned", "CPI", "=", "I", "->", "getOperand", "(", "op", ")", ".", "getIndex", "(", ")", ";", "MachineInstr", "*", "CPEMI", "=", "CPEMIs", "[", "CPI", "]", ";", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "Bits", ")", "-", "", ")", "*", "Scale", ";", "CPUsers", ".", "push_back", "(", "CPUser", "(", "I", ",", "CPEMI", ",", "MaxOffs", ",", "NegOk", ",", "IsSoImm", ")", ")", ";", "CPEntry", "*", "CPE", "=", "findConstPoolEntry", "(", "CPI", ",", "CPEMI", ")", ";", "assert", "(", "CPE", "&&", "", ")", ";", "CPE", "->", "RefCount", "++", ";", "break", ";", "}", "}", "if", "(", "isThumb", "&&", "!", "MBB", ".", "empty", "(", ")", "&&", "MBB", ".", "begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "Offset", "%", "", ")", "!=", "", ")", "MBBSize", "+=", "", ";", "BBSizes", ".", "push_back", "(", "MBBSize", ")", ";", "BBOffsets", ".", "push_back", "(", "Offset", ")", ";", "Offset", "+=", "MBBSize", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass11", "Func": "InitialFunctionScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68831, "Length": 504, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "MachineInstr", "*", "CPEMI", "=", "U", ".", "CPEMI", ";", "if", "(", "CPEIsInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEMI", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{", "DOUT", "<<", "", ";", "return", "", ";", "}", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "NULL", ")", "continue", ";"], "ground_truth": ["if", "(", "CPEIsInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ")", ")", "{"], "File": "ARMConstantIslandPass11", "Func": "LookForExistingCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68832, "Length": 140, "Cover_Rate": 0.5166051660516605} {"Template_token": ["", "return", "", ";", "}", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "NULL", ")", "continue", ";", "if", "(", "CPEIsInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ")", ")", "{", "DOUT", "<<", "", "<<", "CPI", "<<", "", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "", ";", "U", ".", "CPEMI", "=", "CPEs", "[", "i", "]", ".", "CPEMI", ";", "for", "(", "unsigned", "j", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "j", "!=", "e", ";", "++", "j", ")", "if", "(", "UserMI", "->", "getOperand", "(", "j", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "j", ")", ".", "setIndex", "(", "CPEs", "[", "i", "]", ".", "CPI", ")", ";", "break", ";", "}", "CPEs", "[", "i", "]", ".", "RefCount", "++", ";", "return", "DecrementOldEntry", "(", "CPI", ",", "CPEMI", ")", "?", "", ":", "", ";", "}", "}"], "ground_truth": ["return", "", ";"], "File": "ARMConstantIslandPass11", "Func": "LookForExistingCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68833, "Length": 215, "Cover_Rate": 0.7933579335793358} {"Template_token": ["", "if", "(", "!", "WaterList", ".", "empty", "(", ")", ")", "{", "for", "(", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "IP", "=", "prior", "(", "WaterList", ".", "end", "(", ")", ")", ",", "B", "=", "WaterList", ".", "begin", "(", ")", ";", ";", "--", "IP", ")", "{", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterIsInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ")", ")", "{", "unsigned", "WBBId", "=", "WaterBB", "->", "getNumber", "(", ")", ";", "if", "(", "isThumb", "&&", "(", "BBOffsets", "[", "WBBId", "]", "+", "BBSizes", "[", "WBBId", "]", ")", "%", "", "!=", "", ")", "{", "if", "(", "!", "WaterBBThatWouldPad", ")", "{", "WaterBBThatWouldPad", "=", "WaterBB", ";", "IPThatWouldPad", "=", "IP", ";", "}", "}", "else", "{", "*", "NewMBB", "=", "AcceptWater", "(", "WaterBB", ",", "IP", ")", ";", "return", "true", ";", "}", "}", "if", "(", "IP", "==", "B", ")", "break", ";", "}", "}", "if", "(", "isThumb", "&&", "WaterBBThatWouldPad", ")", "{", "*", "NewMBB", "=", "AcceptWater", "(", "WaterBBThatWouldPad", ",", "IPThatWouldPad", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass11", "Func": "LookForWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68834, "Length": 162, "Cover_Rate": 0.8223350253807107} {"Template_token": ["", "if", "(", "isThumb2", "&&", "TotalAdj", "!=", "", ")", "MaxDisp", "-=", "(", "", "-", "TotalAdj", ")", ";", "if", "(", "UserOffset", "<=", "TrialOffset", ")", "{", "if", "(", "TrialOffset", "-", "UserOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "else", "if", "(", "NegativeOK", ")", "{", "if", "(", "UserOffset", "-", "TrialOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass11", "Func": "OffsetIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68835, "Length": 57, "Cover_Rate": 0.4634146341463415} {"Template_token": ["", "UserOffset", "-=", "", ";", "TotalAdj", "=", "", ";", "}", "if", "(", "isThumb", "&&", "TrialOffset", "%", "", "!=", "", ")", "{", "TrialOffset", "+=", "", ";", "TotalAdj", "+=", "", ";", "}", "if", "(", "isThumb2", "&&", "TotalAdj", "!=", "", ")", "MaxDisp", "-=", "(", "", "-", "TotalAdj", ")", ";", "if", "(", "UserOffset", "<=", "TrialOffset", ")", "{", "if", "(", "TrialOffset", "-", "UserOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "else", "if", "(", "NegativeOK", ")", "{", "if", "(", "UserOffset", "-", "TrialOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMConstantIslandPass11", "Func": "OffsetIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68836, "Length": 85, "Cover_Rate": 0.6910569105691057} {"Template_token": ["", "default", ":", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "if", "(", "!", "NewOpc", ")", "continue", ";", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "MaxOffs", ")", ")", "{", "Br", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";"], "ground_truth": ["BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "", ";"], "File": "ARMConstantIslandPass11", "Func": "OptimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68837, "Length": 133, "Cover_Rate": 0.5541666666666667} {"Template_token": ["", "if", "(", "CPEIsInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "MaxOffs", ",", "false", ",", "true", ")", ")", "{", "U", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "U", ".", "MI", "->", "getParent", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "-", "", ")", ";", "++", "NumT2CPShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "MadeChange", "|=", "OptimizeThumb2Branches", "(", "MF", ")", ";", "MadeChange", "|=", "OptimizeThumb2JumpTables", "(", "MF", ")", ";", "return", "MadeChange", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass11", "Func": "OptimizeThumb2Instructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68838, "Length": 94, "Cover_Rate": 0.32081911262798635} {"Template_token": ["", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "bool", "ByteOk", "=", "true", ";", "bool", "HalfWordOk", "=", "true", ";", "unsigned", "JTOffset", "=", "GetOffsetOf", "(", "MI", ")", "+", "", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "unsigned", "DstOffset", "=", "BBOffsets", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "ByteOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", "ByteOk", "=", "false", ";", "unsigned", "TBHLimit", "=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "MI", ";", "if", "(", "PrevI", "==", "MBB", "->", "begin", "(", ")", ")", "continue", ";", "MachineInstr", "*", "AddrMI", "=", "--", "PrevI", ";", "bool", "OptOk", "=", "true", ";", "for", "(", "unsigned", "k", "=", "", ",", "eee", "=", "AddrMI", "->", "getNumOperands", "(", ")", ";", "k", "!=", "eee", ";", "++", "k", ")", "{", "const", "MachineOperand", "&", "MO", "=", "AddrMI", "->", "getOperand", "(", "k", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isKill", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "IdxReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "}", "if", "(", "!", "OptOk", ")", "continue", ";", "MachineInstr", "*", "LeaMI", "=", "--", "PrevI", ";", "if", "(", "(", "LeaMI", "->", "getOpcode", "(", ")", "!=", "", "&&", "LeaMI", "->", "getOpcode", "(", ")", "!=", "", ")", "||", "LeaMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "OptOk", "=", "false", ";"], "ground_truth": ["if", "(", "!", "OptOk", ")", "continue", ";"], "File": "ARMConstantIslandPass11", "Func": "OptimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68839, "Length": 458, "Cover_Rate": 0.6189189189189189} {"Template_token": ["", "if", "(", "CPEBB", "->", "empty", "(", ")", ")", "{", "if", "(", "BBSizes", "[", "CPEBB", "->", "getNumber", "(", ")", "]", "!=", "", ")", "{", "Size", "+=", "BBSizes", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ";", "BBSizes", "[", "CPEBB", "->", "getNumber", "(", ")", "]", "=", "", ";", "}", "}"], "ground_truth": ["AdjustBBOffsetsAfter", "(", "CPEBB", ",", "-", "Size", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "RemoveDeadCPEMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68840, "Length": 55, "Cover_Rate": 0.4661016949152542} {"Template_token": ["", "unsigned", "MadeChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "i", "]", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "CPEs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "if", "(", "CPEs", "[", "j", "]", ".", "RefCount", "==", "", "&&", "CPEs", "[", "j", "]", ".", "CPEMI", ")", "{"], "ground_truth": ["RemoveDeadCPEMI", "(", "CPEs", "[", "j", "]", ".", "CPEMI", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "RemoveUnusedCPEntries", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68841, "Length": 94, "Cover_Rate": 0.7768595041322314} {"Template_token": ["", "MachineBasicBlock", "*", "OrigBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "OrigBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "NewBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "OrigBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "OrigBB", ";", "++", "MBBI", ";", "MF", ".", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "NumSplit", "++", ";", "while", "(", "!", "OrigBB", "->", "succ_empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "*", "OrigBB", "->", "succ_begin", "(", ")", ";", "OrigBB", "->", "removeSuccessor", "(", "Succ", ")", ";", "NewBB", "->", "addSuccessor", "(", "Succ", ")", ";", "assert", "(", "(", "Succ", "->", "empty", "(", ")", "||", "Succ", "->", "begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "TargetInstrInfo", "::", "PHI", ")", "&&", "", ")", ";", "}", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "BBSizes", ".", "insert", "(", "BBSizes", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "BBOffsets", ".", "insert", "(", "BBOffsets", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "unsigned", "NewBBSize", "=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "NewBB", "->", "begin", "(", ")", ",", "E", "=", "NewBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "NewBBSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "unsigned", "OrigBBI", "=", "OrigBB", "->", "getNumber", "(", ")", ";", "unsigned", "NewBBI", "=", "NewBB", "->", "getNumber", "(", ")", ";", "BBSizes", "[", "NewBBI", "]", "=", "NewBBSize", ";", "int", "delta", "=", "isThumb1", "?", "", ":", "", ";"], "ground_truth": ["BBSizes", "[", "OrigBBI", "]", "-=", "NewBBSize", "-", "delta", ";"], "File": "ARMConstantIslandPass11", "Func": "SplitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68842, "Length": 384, "Cover_Rate": 0.8992974238875878} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "PushPopMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "PushPopMIs", "[", "i", "]", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "UndoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68843, "Length": 92, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "NewBB", ",", "CompareMBBNumbers", ")", ";"], "ground_truth": ["WaterList", ".", "insert", "(", "IP", ",", "NewBB", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "UpdateForInsertedWaterBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68844, "Length": 41, "Cover_Rate": 0.40594059405940597} {"Template_token": ["", "void", "ConstantIslands", "::", "verify", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "BBOffsets", ".", "size", "(", ")", "==", "BBSizes", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BBOffsets", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "assert", "(", "BBOffsets", "[", "i", "-", "", "]", "+", "BBSizes", "[", "i", "-", "", "]", "==", "BBOffsets", "[", "i", "]", ")", ";", "if", "(", "!", "isThumb", ")", "return", ";", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MBBI", ";"], "ground_truth": ["if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "ARMConstantIslandPass11", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68845, "Length": 133, "Cover_Rate": 0.7} {"Template_token": ["", "if", "(", "CPEOffset", "<", "UserOffset", ")", "UserOffset", "+=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["return", "OffsetIsInRange", "(", "UserOffset", ",", "CPEOffset", ",", "MaxDisp", ",", "U", ".", "NegOk", ",", "U", ".", "IsSoImm", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "WaterIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68846, "Length": 39, "Cover_Rate": 0.4588235294117647} {"Template_token": ["", "unsigned", "MaxDisp", "=", "U", ".", "MaxDisp", ";"], "ground_truth": ["unsigned", "CPEOffset", "=", "BBOffsets", "[", "Water", "->", "getNumber", "(", ")", "]", "+", "BBSizes", "[", "Water", "->", "getNumber", "(", ")", "]", ";"], "File": "ARMConstantIslandPass11", "Func": "WaterIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68847, "Length": 28, "Cover_Rate": 0.32941176470588235} {"Template_token": ["", "void", "ConstantIslands", "::", "doInitialPlacement", "(", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "CPEMIs", ")", "{", "MachineBasicBlock", "*", "BB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "BB", ")", ";", "unsigned", "MaxAlign", "=", "Log2_32", "(", "MCP", "->", "getConstantPoolAlignment", "(", ")", ")", ";", "BB", "->", "setAlignment", "(", "AlignConstantIslands", "?", "MaxAlign", ":", "", ")", ";", "MF", "->", "ensureAlignment", "(", "BB", "->", "getAlignment", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "InsPoint", "(", "MaxAlign", "+", "", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "DataLayout", "&", "TD", "=", "*", "MF", "->", "getTarget", "(", ")", ".", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";", "CPEs", ".", "push_back", "(", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "CPEntries", ".", "push_back", "(", "CPEs", ")", ";", "++", "NumCPEs", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "i", "<<", "", "<<", "Size", "<<", "", "<<", "Align", "<<", "'\\n'", ")", ";", "}"], "ground_truth": ["DEBUG", "(", "BB", "->", "dump", "(", ")", ")", ";"], "File": "ARMConstantIslandPass12", "Func": "doInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68848, "Length": 360, "Cover_Rate": 0.9917355371900827} {"Template_token": ["", "void", "ConstantIslands", "::", "doInitialPlacement", "(", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "CPEMIs", ")", "{", "MachineBasicBlock", "*", "BB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "BB", ")", ";", "unsigned", "MaxAlign", "=", "Log2_32", "(", "MCP", "->", "getConstantPoolAlignment", "(", ")", ")", ";", "BB", "->", "setAlignment", "(", "AlignConstantIslands", "?", "MaxAlign", ":", "", ")", ";", "MF", "->", "ensureAlignment", "(", "BB", "->", "getAlignment", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "InsPoint", "(", "MaxAlign", "+", "", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "DataLayout", "&", "TD", "=", "*", "MF", "->", "getTarget", "(", ")", ".", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";"], "ground_truth": ["CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";"], "File": "ARMConstantIslandPass12", "Func": "doInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68849, "Length": 267, "Cover_Rate": 0.7355371900826446} {"Template_token": ["", "if", "(", "result", "==", "", ")", "return", "false", ";", "else", "if", "(", "result", "==", "", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "MachineBasicBlock", "*", "NewIsland", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "water_iterator", "IP", ";", "if", "(", "findAvailableWater", "(", "U", ",", "UserOffset", ",", "IP", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ")", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "NewMBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "WaterBB", ")", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "prior", "(", "MachineFunction", "::", "iterator", "(", "NewMBB", ")", ")", ";", "IP", "=", "std", "::", "find", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";"], "ground_truth": ["U", ".", "HighWaterMark", "=", "NewIsland", ";"], "File": "ARMConstantIslandPass12", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68850, "Length": 228, "Cover_Rate": 0.46247464503042596} {"Template_token": ["", "unsigned", "internalKnownBits", "(", ")", "const", "{", "unsigned", "Bits", "=", "Unalign", "?", "Unalign", ":", "KnownBits", ";", "if", "(", "Size", "&", "(", "(", "", "<<", "Bits", ")", "-", "", ")", ")", "Bits", "=", "CountTrailingZeros_32", "(", "Size", ")", ";"], "ground_truth": ["return", "Bits", ";"], "File": "ARMConstantIslandPass12", "Func": "internalKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68851, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "if", "(", "isCPEntryInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", "+", "", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "dumpBBs", "(", ")", ";", "DEBUG", "(", "MF", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMConstantIslandPass12", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68852, "Length": 69, "Cover_Rate": 0.3382352941176471} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "BB", "->", "getNumber", "(", ")", "+", "", ",", "e", "=", "BB", "->", "getParent", "(", ")", "->", "getNumBlockIDs", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "BBOffsets", "[", "i", "]", "+=", "delta", ";", "if", "(", "!", "isThumb", ")", "continue", ";", "MachineBasicBlock", "*", "MBB", "=", "MBBI", ";", "if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "!", "HasInlineAsm", ")", "{", "if", "(", "MBB", "->", "begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "OldOffset", "=", "BBOffsets", "[", "i", "]", "-", "delta", ";", "if", "(", "(", "OldOffset", "%", "", ")", "==", "", "&&", "(", "BBOffsets", "[", "i", "]", "%", "", ")", "!=", "", ")", "{", "BBSizes", "[", "i", "]", "+=", "", ";", "delta", "+=", "", ";", "}", "else", "if", "(", "(", "OldOffset", "%", "", ")", "!=", "", "&&", "(", "BBOffsets", "[", "i", "]", "%", "", ")", "==", "", ")", "{", "BBSizes", "[", "i", "]", "-=", "", ";", "delta", "-=", "", ";", "}", "}", "MachineInstr", "*", "ThumbJTMI", "=", "prior", "(", "MBB", "->", "end", "(", ")", ")", ";", "if", "(", "ThumbJTMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "NewMIOffset", "=", "GetOffsetOf", "(", "ThumbJTMI", ")", ";", "unsigned", "OldMIOffset", "=", "NewMIOffset", "-", "delta", ";", "if", "(", "(", "OldMIOffset", "%", "", ")", "==", "", "&&", "(", "NewMIOffset", "%", "", ")", "!=", "", ")", "{", "BBSizes", "[", "i", "]", "-=", "", ";", "delta", "-=", "", ";", "}", "else", "if", "(", "(", "OldMIOffset", "%", "", ")", "!=", "", "&&", "(", "NewMIOffset", "%", "", ")", "==", "", ")", "{", "BBSizes", "[", "i", "]", "+=", "", ";", "delta", "+=", "", ";", "}", "}", "if", "(", "delta", "==", "", ")", "return", ";", "}"], "ground_truth": ["MBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "AdjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68853, "Length": 282, "Cover_Rate": 0.889589905362776} {"Template_token": ["", "MF", ".", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "NULL", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "JTBB", ";", "++", "MBBI", ";", "MF", ".", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "assert", "(", "isThumb2", "&&", "", ")", ";", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";", "JTBB", "->", "removeSuccessor", "(", "BB", ")", ";", "JTBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "++", "NumJTInserted", ";", "return", "NewBB", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass14", "Func": "AdjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68854, "Length": 110, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "", "<<", "GetOffsetOf", "(", "MI", ")", "<<", "", "<<", "DestOffset", "<<", "", "<<", "int", "(", "DestOffset", "-", "BrOffset", ")", "<<", "", "<<", "*", "MI", ")", ";", "if", "(", "BrOffset", "<=", "DestOffset", ")", "{", "if", "(", "DestOffset", "-", "BrOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "else", "{"], "ground_truth": ["if", "(", "BrOffset", "-", "DestOffset", "<=", "MaxDisp", ")", "return", "true", ";"], "File": "ARMConstantIslandPass14", "Func": "BBIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68855, "Length": 88, "Cover_Rate": 0.624113475177305} {"Template_token": ["", "unsigned", "PCAdj", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "BrOffset", "=", "GetOffsetOf", "(", "MI", ")", "+", "PCAdj", ";", "unsigned", "DestOffset", "=", "BBOffsets", "[", "DestBB", "->", "getNumber", "(", ")", "]", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "", "<<", "GetOffsetOf", "(", "MI", ")", "<<", "", "<<", "DestOffset", "<<", "", "<<", "int", "(", "DestOffset", "-", "BrOffset", ")", "<<", "", "<<", "*", "MI", ")", ";"], "ground_truth": ["if", "(", "BrOffset", "<=", "DestOffset", ")", "{"], "File": "ARMConstantIslandPass14", "Func": "BBIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68856, "Length": 94, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "DoDump", ")", "{"], "ground_truth": ["DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "", "<<", "UserOffset", "<<", "", "<<", "CPEOffset", "<<", "", "<<", "int", "(", "CPEOffset", "-", "UserOffset", ")", "<<", "", "<<", "*", "MI", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "CPEIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68857, "Length": 51, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "if", "(", "DoDump", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "", "<<", "UserOffset", "<<", "", "<<", "CPEOffset", "<<", "", "<<", "int", "(", "CPEOffset", "-", "UserOffset", ")", "<<", "", "<<", "*", "MI", ")", ";", "}", "return", "OffsetIsInRange", "(", "UserOffset", ",", "CPEOffset", ",", "MaxDisp", ",", "NegOk", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass14", "Func": "CPEIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68858, "Length": 65, "Cover_Rate": 0.5701754385964912} {"Template_token": ["", "AdjustBBOffsetsAfter", "(", "UserMBB", ",", "delta", ")", ";", "}", "else", "{", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "MaxDisp", "-", "", ";", "if", "(", "BaseInsertOffset", ">=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ")", "BaseInsertOffset", "=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", "-", "(", "isThumb1", "?", "", ":", "", ")", ";", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "llvm", "::", "next", "(", "MI", ")", ")", "{", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "OffsetIsInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ",", "U", ".", "IsSoImm", ")", ")", "{", "BaseInsertOffset", "-=", "(", "isThumb1", "?", "", ":", "", ")", ";", "EndInsertOffset", "-=", "(", "isThumb1", "?", "", ":", "", ")", ";", "}", "EndInsertOffset", "+=", "CPUsers", "[", "CPUIndex", "]", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "LastIT", "=", "MI", ";", "}", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "--", "MI", ";", "if", "(", "LastIT", ")", "{", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "llvm", "::", "getITInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "!=", "", ")", "MI", "=", "LastIT", ";", "}"], "ground_truth": ["NewMBB", "=", "SplitBlockBeforeInstr", "(", "MI", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "CreateNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68859, "Length": 300, "Cover_Rate": 0.5272407732864675} {"Template_token": ["", "if", "(", "&", "UserMBB", "->", "back", "(", ")", "==", "UserMI", ")", "assert", "(", "BBHasFallthrough", "(", "UserMBB", ")", "&&", "", ")", ";", "NewMBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "UserMBB", ")", ")", ";", "int", "UncondBr", "=", "isThumb", "?", "(", "(", "isThumb2", ")", "?", "", ":", "", ")", ":", "", ";", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "int", "delta", "=", "isThumb1", "?", "", ":", "", ";", "BBSizes", "[", "UserMBB", "->", "getNumber", "(", ")", "]", "+=", "delta", ";", "AdjustBBOffsetsAfter", "(", "UserMBB", ",", "delta", ")", ";", "}", "else", "{", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "MaxDisp", "-", "", ";", "if", "(", "BaseInsertOffset", ">=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ")", "BaseInsertOffset", "=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", "-", "(", "isThumb1", "?", "", ":", "", ")", ";", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "llvm", "::", "next", "(", "MI", ")", ")", "{", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "OffsetIsInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ",", "U", ".", "IsSoImm", ")", ")", "{", "BaseInsertOffset", "-=", "(", "isThumb1", "?", "", ":", "", ")", ";", "EndInsertOffset", "-=", "(", "isThumb1", "?", "", ":", "", ")", ";", "}", "EndInsertOffset", "+=", "CPUsers", "[", "CPUIndex", "]", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "LastIT", "=", "MI", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass14", "Func": "CreateNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68860, "Length": 370, "Cover_Rate": 0.6502636203866432} {"Template_token": ["", "assert", "(", "CPE", "&&", "", ")", ";", "if", "(", "--", "CPE", "->", "RefCount", "==", "", ")", "{"], "ground_truth": ["RemoveDeadCPEMI", "(", "CPEMI", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "DecrementOldEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68861, "Length": 22, "Cover_Rate": 0.3492063492063492} {"Template_token": ["", "assert", "(", "CPE", "&&", "", ")", ";", "if", "(", "--", "CPE", "->", "RefCount", "==", "", ")", "{", "RemoveDeadCPEMI", "(", "CPEMI", ")", ";", "CPE", "->", "CPEMI", "=", "NULL", ";"], "ground_truth": ["--", "NumCPEs", ";"], "File": "ARMConstantIslandPass14", "Func": "DecrementOldEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68862, "Length": 31, "Cover_Rate": 0.49206349206349204} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "(", "Size", "&", "", ")", "==", "", "&&", "", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "BB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";"], "ground_truth": ["CPEs", ".", "push_back", "(", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68863, "Length": 115, "Cover_Rate": 0.5251141552511416} {"Template_token": ["", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "(", "Size", "&", "", ")", "==", "", "&&", "", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "BB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";", "CPEs", ".", "push_back", "(", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "CPEntries", ".", "push_back", "(", "CPEs", ")", ";"], "ground_truth": ["++", "NumCPEs", ";"], "File": "ARMConstantIslandPass14", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68864, "Length": 102, "Cover_Rate": 0.4657534246575342} {"Template_token": ["", "for", "(", "unsigned", "J", "=", "", ",", "E", "=", "BBOffsets", ".", "size", "(", ")", ";", "J", "!=", "E", ";", "++", "J", ")", "{"], "ground_truth": ["DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "J", "<<", "", "<<", "BBOffsets", "[", "J", "]", "<<", "", "<<", "BBSizes", "[", "J", "]", "<<", "", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68866, "Length": 50, "Cover_Rate": 0.847457627118644} {"Template_token": ["", "unsigned", "CCReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "prior", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "SplitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "delta", ";", "MachineBasicBlock", "*", "SplitBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "SplitBB", ",", "-", "delta", ")", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";"], "ground_truth": ["BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68867, "Length": 356, "Cover_Rate": 0.644927536231884} {"Template_token": ["", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "prior", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "SplitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "delta", ";", "MachineBasicBlock", "*", "SplitBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";"], "ground_truth": ["AdjustBBOffsetsAfter", "(", "SplitBB", ",", "-", "delta", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68868, "Length": 213, "Cover_Rate": 0.3858695652173913} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "!", "isThumb1", ")", "llvm_unreachable", "(", "", ")", ";", "Br", ".", "MaxDisp", "=", "(", "", "<<", "", ")", "*", "", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "", ")", ";", "HasFarJump", "=", "true", ";", "++", "NumUBrFixed", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass14", "Func": "FixUpUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68869, "Length": 93, "Cover_Rate": 0.8532110091743119} {"Template_token": ["", "Br", ".", "MaxDisp", "=", "(", "", "<<", "", ")", "*", "", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "", ")", ";", "HasFarJump", "=", "true", ";"], "ground_truth": ["++", "NumUBrFixed", ";"], "File": "ARMConstantIslandPass14", "Func": "FixUpUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68870, "Length": 49, "Cover_Rate": 0.44954128440366975} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ";", ";", "++", "I", ")", "{", "assert", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "", ")", ";", "if", "(", "&", "*", "I", "==", "MI", ")", "return", "Offset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass14", "Func": "GetOffsetOf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68871, "Length": 53, "Cover_Rate": 0.4649122807017544} {"Template_token": ["", "unsigned", "ConstantIslands", "::", "GetOffsetOf", "(", "MachineInstr", "*", "MI", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "BBOffsets", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "isThumb", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "Offset", "%", "", "!=", "", "||", "HasInlineAsm", ")", ")", "Offset", "+=", "", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ";", ";", "++", "I", ")", "{"], "File": "ARMConstantIslandPass14", "Func": "GetOffsetOf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68872, "Length": 77, "Cover_Rate": 0.6754385964912281} {"Template_token": ["", "int", "result", "=", "LookForExistingCPEntry", "(", "U", ",", "UserOffset", ")", ";", "if", "(", "result", "==", "", ")", "return", "false", ";", "else", "if", "(", "result", "==", "", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "MachineBasicBlock", "*", "NewIsland", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "water_iterator", "IP", ";", "if", "(", "LookForWater", "(", "U", ",", "UserOffset", ",", "IP", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "count", "(", "WaterBB", ")", ")", "{", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "NewMBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "WaterBB", ")", ")", ";", "}", "else", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "CreateNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "prior", "(", "MachineFunction", "::", "iterator", "(", "NewMBB", ")", ")", ";", "IP", "=", "std", "::", "find", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", ".", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "UpdateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "DecrementOldEntry", "(", "CPI", ",", "CPEMI", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";"], "ground_truth": ["CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68873, "Length": 301, "Cover_Rate": 0.5744274809160306} {"Template_token": ["", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "HasInlineAsm", "=", "true", ";", "}", "unsigned", "Offset", "=", "", ";", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", ";", "if", "(", "!", "BBHasFallthrough", "(", "&", "MBB", ")", ")", "WaterList", ".", "push_back", "(", "&", "MBB", ")", ";", "unsigned", "MBBSize", "=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MBBSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "int", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "if", "(", "I", "->", "getDesc", "(", ")", ".", "isBranch", "(", ")", ")", "{", "bool", "isCond", "=", "false", ";", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "int", "UOpc", "=", "Opc", ";", "switch", "(", "Opc", ")", "{", "default", ":", "continue", ";", "case", "", ":", "MF", ".", "EnsureAlignment", "(", "", ")", ";", "if", "(", "(", "Offset", "+", "MBBSize", ")", "%", "", "!=", "", "||", "HasInlineAsm", ")", "MBBSize", "+=", "", ";"], "ground_truth": ["continue", ";"], "File": "ARMConstantIslandPass14", "Func": "InitialFunctionScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68874, "Length": 250, "Cover_Rate": 0.3048780487804878} {"Template_token": ["", "void", "ConstantIslands", "::", "JumpTableFunctionScan", "(", "MachineFunction", "&", "MF", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";"], "ground_truth": ["MBBI", "!=", "E", ";", "++", "MBBI", ")", "{"], "File": "ARMConstantIslandPass14", "Func": "JumpTableFunctionScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68875, "Length": 39, "Cover_Rate": 0.37142857142857144} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "NULL", ")", "continue", ";", "if", "(", "CPEIsInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "", ")", ";", "U", ".", "CPEMI", "=", "CPEs", "[", "i", "]", ".", "CPEMI", ";", "for", "(", "unsigned", "j", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "j", "!=", "e", ";", "++", "j", ")", "if", "(", "UserMI", "->", "getOperand", "(", "j", ")", ".", "isCPI", "(", ")", ")", "{"], "ground_truth": ["UserMI", "->", "getOperand", "(", "j", ")", ".", "setIndex", "(", "CPEs", "[", "i", "]", ".", "CPI", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "LookForExistingCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68876, "Length": 160, "Cover_Rate": 0.5693950177935944} {"Template_token": ["", "unsigned", "WBBId", "=", "WaterBB", "->", "getNumber", "(", ")", ";", "if", "(", "isThumb", "&&", "(", "BBOffsets", "[", "WBBId", "]", "+", "BBSizes", "[", "WBBId", "]", ")", "%", "", "!=", "", ")", "{", "if", "(", "!", "FoundWaterThatWouldPad", ")", "{", "FoundWaterThatWouldPad", "=", "true", ";", "IPThatWouldPad", "=", "IP", ";", "}", "}", "else", "{", "WaterIter", "=", "IP", ";", "return", "true", ";", "}", "}", "if", "(", "IP", "==", "B", ")", "break", ";", "}", "if", "(", "FoundWaterThatWouldPad", ")", "{", "WaterIter", "=", "IPThatWouldPad", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMConstantIslandPass14", "Func": "LookForWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68877, "Length": 78, "Cover_Rate": 0.4148936170212766} {"Template_token": ["", "break", ";", "}", "}", "if", "(", "NewOpc", ")", "{", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "MaxOffs", ")", ")", "{", "Br", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "-", "", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", ")", "continue", ";", "NewOpc", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOffset", "=", "GetOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";", "unsigned", "DestOffset", "=", "BBOffsets", "[", "DestBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "BrOffset", "<", "DestOffset", "&&", "(", "DestOffset", "-", "BrOffset", ")", "<=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "Br", ".", "MI", ";", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", "&&", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "isLowRegister", "(", "Reg", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "CmpMI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addMBB", "(", "DestBB", ",", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", ")", ";", "CmpMI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "=", "NewBR", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "-", "", ")", ";", "++", "NumCBZ", ";", "MadeChange", "=", "true", ";", "}", "}", "}", "}", "return", "MadeChange", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass14", "Func": "OptimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68878, "Length": 429, "Cover_Rate": 0.7552816901408451} {"Template_token": ["", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "--", "PrevI", ";", "if", "(", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "continue", ";", "MachineInstr", "*", "AddrMI", "=", "PrevI", ";", "bool", "OptOk", "=", "true", ";", "for", "(", "unsigned", "k", "=", "", ",", "eee", "=", "AddrMI", "->", "getNumOperands", "(", ")", ";", "k", "!=", "eee", ";", "++", "k", ")", "{", "const", "MachineOperand", "&", "MO", "=", "AddrMI", "->", "getOperand", "(", "k", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isKill", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "IdxReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "}", "if", "(", "!", "OptOk", ")", "continue", ";", "for", "(", "--", "PrevI", ";", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ";", "--", "PrevI", ")", ";", "MachineInstr", "*", "LeaMI", "=", "PrevI", ";", "if", "(", "(", "LeaMI", "->", "getOpcode", "(", ")", "!=", "", "&&", "LeaMI", "->", "getOpcode", "(", ")", "!=", "", ")", "||", "LeaMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "OptOk", "=", "false", ";", "if", "(", "!", "OptOk", ")", "continue", ";", "unsigned", "Opc", "=", "ByteOk", "?", "", ":", "", ";", "MachineInstr", "*", "NewJTMI", "=", "BuildMI", "(", "MBB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "JTOpIdx", "+", "", ")", ".", "getImm", "(", ")", ")", ";", "unsigned", "NewSize", "=", "TII", "->", "GetInstSizeInBytes", "(", "NewJTMI", ")", ";", "unsigned", "OrigSize", "=", "TII", "->", "GetInstSizeInBytes", "(", "AddrMI", ")", ";", "OrigSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "LeaMI", ")", ";", "OrigSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";", "AddrMI", "->", "eraseFromParent", "(", ")", ";", "LeaMI", "->", "eraseFromParent", "(", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "int", "delta", "=", "OrigSize", "-", "NewSize", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "delta", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "-", "delta", ")", ";", "++", "NumTBs", ";"], "ground_truth": ["MadeChange", "=", "true", ";"], "File": "ARMConstantIslandPass14", "Func": "OptimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68879, "Length": 482, "Cover_Rate": 0.6062893081761006} {"Template_token": ["", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "bool", "ByteOk", "=", "true", ";", "bool", "HalfWordOk", "=", "true", ";", "unsigned", "JTOffset", "=", "GetOffsetOf", "(", "MI", ")", "+", "", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "unsigned", "DstOffset", "=", "BBOffsets", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "ByteOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", "ByteOk", "=", "false", ";", "unsigned", "TBHLimit", "=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "--", "PrevI", ";", "if", "(", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "continue", ";", "MachineInstr", "*", "AddrMI", "=", "PrevI", ";", "bool", "OptOk", "=", "true", ";", "for", "(", "unsigned", "k", "=", "", ",", "eee", "=", "AddrMI", "->", "getNumOperands", "(", ")", ";", "k", "!=", "eee", ";", "++", "k", ")", "{", "const", "MachineOperand", "&", "MO", "=", "AddrMI", "->", "getOperand", "(", "k", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isKill", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "IdxReg", ")", "{"], "ground_truth": ["OptOk", "=", "false", ";"], "File": "ARMConstantIslandPass14", "Func": "OptimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68880, "Length": 404, "Cover_Rate": 0.5081761006289308} {"Template_token": ["", "if", "(", "MJTI", "==", "", ")", "return", "false", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "T2JumpTables", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "T2JumpTables", "[", "i", "]", ";", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "TID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "int", "JTNumber", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";"], "ground_truth": ["for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{"], "File": "ARMConstantIslandPass14", "Func": "ReorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68881, "Length": 178, "Cover_Rate": 0.6544117647058824} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "T2JumpTables", "[", "i", "]", ";", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "TID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "int", "JTNumber", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";"], "ground_truth": ["int", "DTNumber", "=", "MBB", "->", "getNumber", "(", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "ReorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68882, "Length": 148, "Cover_Rate": 0.5441176470588235} {"Template_token": ["", "MachineConstantPool", "&", "MCP", "=", "*", "MF", ".", "getConstantPool", "(", ")", ";", "TII", "=", "(", "const", "InstrInfo", "*", ")", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "STI", "=", "&", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "HasFarJump", "=", "false", ";", "HasInlineAsm", "=", "false", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "isThumb2", "&&", "AdjustJumpTableBlocks", ")", "{", "JumpTableFunctionScan", "(", "MF", ")", ";", "MadeChange", "|=", "ReorderThumb2JumpTables", "(", "MF", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "}", "if", "(", "!", "isThumb1", ")", "MF", ".", "EnsureAlignment", "(", "", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", ".", "isEmpty", "(", ")", ")", "{", "DoInitialPlacement", "(", "MF", ",", "CPEMIs", ")", ";", "if", "(", "isThumb1", ")", "MF", ".", "EnsureAlignment", "(", "", ")", ";", "}", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "InitialFunctionScan", "(", "MF", ",", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "MadeChange", "|=", "RemoveUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "HandleConstantPoolUser", "(", "MF", ",", "i", ")", ";"], "ground_truth": ["if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "", ")", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68883, "Length": 281, "Cover_Rate": 0.5008912655971479} {"Template_token": ["", "assert", "(", "(", "Succ", "->", "empty", "(", ")", "||", "!", "Succ", "->", "begin", "(", ")", "->", "isPHI", "(", ")", ")", "&&", "", ")", ";", "}", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "BBSizes", ".", "insert", "(", "BBSizes", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "BBOffsets", ".", "insert", "(", "BBOffsets", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "llvm", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "NewWaterList", ".", "insert", "(", "OrigBB", ")", ";", "unsigned", "OrigBBI", "=", "OrigBB", "->", "getNumber", "(", ")", ";", "unsigned", "NewBBI", "=", "NewBB", "->", "getNumber", "(", ")", ";", "int", "delta", "=", "isThumb1", "?", "", ":", "", ";", "unsigned", "OrigBBSize", "=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "OrigBB", "->", "begin", "(", ")", ",", "E", "=", "OrigBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "OrigBBSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "BBSizes", "[", "OrigBBI", "]", "=", "OrigBBSize", ";", "BBOffsets", "[", "NewBBI", "]", "=", "BBOffsets", "[", "OrigBBI", "]", "+", "BBSizes", "[", "OrigBBI", "]", ";", "unsigned", "NewBBSize", "=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "NewBB", "->", "begin", "(", ")", ",", "E", "=", "NewBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "NewBBSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "BBSizes", "[", "NewBBI", "]", "=", "NewBBSize", ";", "MachineInstr", "*", "ThumbJTMI", "=", "prior", "(", "NewBB", "->", "end", "(", ")", ")", ";", "if", "(", "ThumbJTMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "OrigOffset", "=", "BBOffsets", "[", "OrigBBI", "]", "+", "BBSizes", "[", "OrigBBI", "]", "-", "delta", ";", "if", "(", "OrigOffset", "%", "", "==", "", ")", "{", "delta", "=", "", ";", "}", "else", "{", "BBSizes", "[", "NewBBI", "]", "+=", "", ";", "delta", "=", "", ";", "}", "}", "if", "(", "delta", ")", "AdjustBBOffsetsAfter", "(", "NewBB", ",", "delta", ")", ";", "return", "NewBB", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass14", "Func": "SplitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68884, "Length": 368, "Cover_Rate": 0.6852886405959032} {"Template_token": ["", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "NewBB", ",", "CompareMBBNumbers", ")", ";"], "ground_truth": ["WaterList", ".", "insert", "(", "IP", ",", "NewBB", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "UpdateForInsertedWaterBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68885, "Length": 33, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "NewBB", "->", "getParent", "(", ")", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBSizes", ".", "insert", "(", "BBSizes", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "BBOffsets", ".", "insert", "(", "BBOffsets", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";"], "ground_truth": ["water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "NewBB", ",", "CompareMBBNumbers", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "UpdateForInsertedWaterBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68886, "Length": 73, "Cover_Rate": 0.7849462365591398} {"Template_token": ["", "assert", "(", "BBOffsets", ".", "size", "(", ")", "==", "BBSizes", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BBOffsets", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "assert", "(", "BBOffsets", "[", "i", "-", "", "]", "+", "BBSizes", "[", "i", "-", "", "]", "==", "BBOffsets", "[", "i", "]", ")", ";", "if", "(", "!", "isThumb", ")", "return", ";", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MBBI", ";", "if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "MBBId", "=", "MBB", "->", "getNumber", "(", ")", ";", "assert", "(", "HasInlineAsm", "||", "(", "BBOffsets", "[", "MBBId", "]", "%", "", "==", "", "&&", "BBSizes", "[", "MBBId", "]", "%", "", "==", "", ")", "||", "(", "BBOffsets", "[", "MBBId", "]", "%", "", "!=", "", "&&", "BBSizes", "[", "MBBId", "]", "%", "", "!=", "", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass14", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68887, "Length": 179, "Cover_Rate": 0.6415770609318996} {"Template_token": ["", "void", "ConstantIslands", "::", "verify", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "BBOffsets", ".", "size", "(", ")", "==", "BBSizes", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BBOffsets", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "assert", "(", "BBOffsets", "[", "i", "-", "", "]", "+", "BBSizes", "[", "i", "-", "", "]", "==", "BBOffsets", "[", "i", "]", ")", ";", "if", "(", "!", "isThumb", ")", "return", ";", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{"], "ground_truth": ["MachineBasicBlock", "*", "MBB", "=", "MBBI", ";"], "File": "ARMConstantIslandPass14", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68888, "Length": 111, "Cover_Rate": 0.3978494623655914} {"Template_token": ["", "MachineFunction", "::", "iterator", "OldNext", "=", "std", "::", "next", "(", "BBi", ")", ";", "bool", "B", "=", "TII", "->", "analyzeBranch", "(", "*", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "&", "MF", "->", "front", "(", ")", "&&", "!", "TII", "->", "analyzeBranch", "(", "*", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", "BB", ")", ";", "BB", "->", "updateTerminator", "(", "OldNext", "!=", "MF", "->", "end", "(", ")", "?", "&", "*", "OldNext", ":", "nullptr", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "nullptr", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "JTBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "for", "(", "const", "MachineBasicBlock", "::", "RegisterMaskPair", "&", "RegMaskPair", ":", "BB", "->", "liveins", "(", ")", ")", "NewBB", "->", "addLiveIn", "(", "RegMaskPair", ")", ";", "if", "(", "isThumb2", ")", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";"], "ground_truth": ["JTBB", "->", "replaceSuccessor", "(", "BB", ",", "NewBB", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68889, "Length": 255, "Cover_Rate": 0.7611940298507462} {"Template_token": ["", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "if", "(", "!", "PrevCanFallthough", ")", "{", "Changed", "=", "true", ";", "MBB", ".", "setAlignment", "(", "Alignment", ")", ";", "}", "PrevCanFallthough", "=", "MBB", ".", "canFallThrough", "(", ")", ";", "if", "(", "STI", "->", "hasLOB", "(", ")", ")", "{", "for", "(", "const", "auto", "&", "MI", ":", "reverse", "(", "MBB", ".", "terminators", "(", ")", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "==", "MBB", ".", "getNextNode", "(", ")", ")", "continue", ";", "if", "(", "isLoopStart", "(", "MI", ")", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["PrevCanFallthough", "=", "true", ";"], "File": "ARMConstantIslandPass15", "Func": "AlignBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68890, "Length": 119, "Cover_Rate": 0.54337899543379} {"Template_token": ["", "bool", "PrevCanFallthough", "=", "true", ";", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "if", "(", "!", "PrevCanFallthough", ")", "{", "Changed", "=", "true", ";", "MBB", ".", "setAlignment", "(", "Alignment", ")", ";", "}", "PrevCanFallthough", "=", "MBB", ".", "canFallThrough", "(", ")", ";", "if", "(", "STI", "->", "hasLOB", "(", ")", ")", "{", "for", "(", "const", "auto", "&", "MI", ":", "reverse", "(", "MBB", ".", "terminators", "(", ")", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "==", "MBB", ".", "getNextNode", "(", ")", ")", "continue", ";", "if", "(", "isLoopStart", "(", "MI", ")", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "PrevCanFallthough", "=", "true", ";", "break", ";", "}", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass15", "Func": "AlignBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68891, "Length": 132, "Cover_Rate": 0.6027397260273972} {"Template_token": ["", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "&", "*", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "Align", ".", "value", "(", ")", ";", "EndInsertOffset", "-=", "Align", ".", "value", "(", ")", ";", "}", "EndInsertOffset", "+=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "LastIT", "=", "&", "*", "MI", ";", "}", "--", "MI", ";", "if", "(", "LastIT", ")", "{", "Register", "PredReg", ";", "", "CC", "=", "getITInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "!=", "", ")", "MI", "=", "LastIT", ";", "}", "if", "(", "STI", "->", "isTargetWindows", "(", ")", "&&", "isThumb", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", "&", "", ")", "==", "", ")", "{", "--", "MI", ";", "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", "&", "", ")", "==", "", ")", ";", "}", "Register", "PredReg", ";", "assert", "(", "!", "isThumb", "||", "getITInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "==", "", ")", ";"], "ground_truth": ["NewMBB", "=", "splitBlockBeforeInstr", "(", "&", "*", "MI", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68893, "Length": 327, "Cover_Rate": 0.36495535714285715} {"Template_token": ["", "BB", "->", "setAlignment", "(", "MaxAlign", ")", ";", "Align", "FuncAlign", "=", "MaxAlign", ";", "if", "(", "MaxAlign", "==", "", ")", "FuncAlign", "=", "Align", "(", "", ")", ";", "MF", "->", "ensureAlignment", "(", "FuncAlign", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "InsPoint", "(", "MaxLogAlign", "+", "", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "DataLayout", "&", "TD", "=", "MF", "->", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "CPs", "[", "i", "]", ".", "getSizeInBytes", "(", "TD", ")", ";", "Align", "Alignment", "=", "CPs", "[", "i", "]", ".", "getAlign", "(", ")", ";", "assert", "(", "isAligned", "(", "Alignment", ",", "Size", ")", "&&", "", ")", ";"], "ground_truth": ["unsigned", "LogAlign", "=", "Log2", "(", "Alignment", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "doInitialConstPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68894, "Length": 148, "Cover_Rate": 0.4327485380116959} {"Template_token": ["", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "}", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOp", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOp", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "JT", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", "*", "sizeof", "(", "uint32_t", ")", ";", "MachineBasicBlock", "*", "JumpTableBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "JumpTableBB", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "JumpTableBB", ",", "JumpTableBB", "->", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "JTOpcode", ")", ")", ".", "addImm", "(", "i", "++", ")", ".", "addJumpTableIndex", "(", "JTI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "JTI", ")", ")", ";"], "ground_truth": ["JumpTableEntryIndices", ".", "insert", "(", "std", "::", "make_pair", "(", "JTI", ",", "CPEntries", ".", "size", "(", ")", "-", "", ")", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "doInitialJumpTablePlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68895, "Length": 198, "Cover_Rate": 0.4771084337349398} {"Template_token": ["", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "}", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOp", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOp", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "JT", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", "*", "sizeof", "(", "uint32_t", ")", ";", "MachineBasicBlock", "*", "JumpTableBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "JumpTableBB", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "JumpTableBB", ",", "JumpTableBB", "->", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "JTOpcode", ")", ")", ".", "addImm", "(", "i", "++", ")", ".", "addJumpTableIndex", "(", "JTI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "JTI", ")", ")", ";", "JumpTableEntryIndices", ".", "insert", "(", "std", "::", "make_pair", "(", "JTI", ",", "CPEntries", ".", "size", "(", ")", "-", "", ")", ")", ";"], "ground_truth": ["if", "(", "!", "LastCorrectlyNumberedBB", ")", "LastCorrectlyNumberedBB", "=", "&", "MBB", ";"], "File": "ARMConstantIslandPass15", "Func": "doInitialJumpTablePlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68896, "Length": 229, "Cover_Rate": 0.5518072289156627} {"Template_token": ["", "LLVM_DEBUG", "(", "{", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "J", "=", "", ",", "E", "=", "BBInfo", ".", "size", "(", ")", ";", "J", "!=", "E", ";", "++", "J", ")", "{"], "File": "ARMConstantIslandPass15", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68897, "Length": 36, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "unsigned", "Growth", ";", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", "||", "WaterBB", "==", "U", ".", "MI", "->", "getParent", "(", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{", "BestGrowth", "=", "Growth", ";", "WaterIter", "=", "IP", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "WaterBB", ")", "<<", "", "<<", "Growth", "<<", "'\\n'", ")", ";", "if", "(", "CloserWater", "&&", "WaterBB", "==", "U", ".", "MI", "->", "getParent", "(", ")", ")", "return", "true", ";", "if", "(", "!", "CloserWater", "&&", "BestGrowth", "==", "", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass15", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68898, "Length": 120, "Cover_Rate": 0.44609665427509293} {"Template_token": ["", "bool", "ConstantIslands", "::", "findAvailableWater", "(", "CPUser", "&", "U", ",", "unsigned", "UserOffset", ",", "water_iterator", "&", "WaterIter", ",", "bool", "CloserWater", ")", "{", "if", "(", "WaterList", ".", "empty", "(", ")", ")", "return", "false", ";", "unsigned", "BestGrowth", "=", "~", "", ";", "MachineBasicBlock", "*", "UserBB", "=", "U", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "const", "Align", "CPEAlign", "=", "getCPEAlign", "(", "U", ".", "CPEMI", ")", ";", "unsigned", "MinNoSplitDisp", "=", "BBInfo", "[", "UserBB", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "CPEAlign", ")", ";", "if", "(", "CloserWater", "&&", "MinNoSplitDisp", ">", "U", ".", "getMaxDisp", "(", ")", "/", "", ")", "return", "false", ";", "for", "(", "water_iterator", "IP", "=", "std", "::", "prev", "(", "WaterList", ".", "end", "(", ")", ")", ",", "B", "=", "WaterList", ".", "begin", "(", ")", ";", ";", "--", "IP", ")", "{", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "unsigned", "Growth", ";", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", "||", "WaterBB", "==", "U", ".", "MI", "->", "getParent", "(", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{", "BestGrowth", "=", "Growth", ";", "WaterIter", "=", "IP", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "WaterBB", ")", "<<", "", "<<", "Growth", "<<", "'\\n'", ")", ";", "if", "(", "CloserWater", "&&", "WaterBB", "==", "U", ".", "MI", "->", "getParent", "(", ")", ")", "return", "true", ";", "if", "(", "!", "CloserWater", "&&", "BestGrowth", "==", "", ")", "return", "true", ";", "}", "if", "(", "IP", "==", "B", ")", "break", ";", "}"], "ground_truth": ["return", "BestGrowth", "!=", "~", "", ";"], "File": "ARMConstantIslandPass15", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68899, "Length": 268, "Cover_Rate": 0.9962825278810409} {"Template_token": ["", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "nullptr", ")", "continue", ";", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", ",", "U", ".", "NegOk", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "", ")", ";", "U", ".", "CPEMI", "=", "CPEs", "[", "i", "]", ".", "CPEMI", ";", "for", "(", "MachineOperand", "&", "MO", ":", "UserMI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "MO", ".", "setIndex", "(", "CPEs", "[", "i", "]", ".", "CPI", ")", ";", "break", ";", "}", "CPEs", "[", "i", "]", ".", "RefCount", "++", ";", "return", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", "?", "", ":", "", ";", "}", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass15", "Func": "findInRangeCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68900, "Length": 148, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "int", "ConstantIslands", "::", "findInRangeCPEntry", "(", "CPUser", "&", "U", ",", "unsigned", "UserOffset", ")", "{", "MachineInstr", "*", "UserMI", "=", "U", ".", "MI", ";", "MachineInstr", "*", "CPEMI", "=", "U", ".", "CPEMI", ";", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "", ";", "}", "unsigned", "CPI", "=", "getCombinedIndex", "(", "CPEMI", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "nullptr", ")", "continue", ";", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", ",", "U", ".", "NegOk", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "", ")", ";", "U", ".", "CPEMI", "=", "CPEs", "[", "i", "]", ".", "CPEMI", ";", "for", "(", "MachineOperand", "&", "MO", ":", "UserMI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "MO", ".", "setIndex", "(", "CPEs", "[", "i", "]", ".", "CPI", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass15", "Func": "findInRangeCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68901, "Length": 233, "Cover_Rate": 0.8996138996138996} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "std", "::", "prev", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBUtils", "->", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "MBB", ",", "-", "delta", ")", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "MBB", "->", "addSuccessor", "(", "DestBB", ")", ";", "std", "::", "next", "(", "MBB", "->", "getIterator", "(", ")", ")", "->", "removeSuccessor", "(", "DestBB", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "++", "MBB", "->", "getIterator", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "", "<<", "printMBBReference", "(", "*", "NextBB", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "MBB", ",", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68902, "Length": 372, "Cover_Rate": 0.6607460035523979} {"Template_token": ["", "if", "(", "BBUtils", "->", "isBBInRange", "(", "MI", ",", "DestBB", ",", "Br", ".", "MaxDisp", ")", ")", "return", "false", ";", "if", "(", "!", "Br", ".", "isCond", ")", "return", "fixupUnconditionalBr", "(", "Br", ")", ";"], "ground_truth": ["return", "fixupConditionalBr", "(", "Br", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "fixupImmediateBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68903, "Length": 37, "Cover_Rate": 0.5211267605633803} {"Template_token": ["", "Br", ".", "MaxDisp", "=", "(", "", "<<", "", ")", "*", "", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumUBrFixed", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "fixupUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68904, "Length": 69, "Cover_Rate": 0.5433070866141733} {"Template_token": ["", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "", ";"], "ground_truth": ["BBUtils", "->", "adjustBBOffsetsAfter", "(", "MBB", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "fixupUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68905, "Length": 42, "Cover_Rate": 0.33070866141732286} {"Template_token": ["", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass15", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68906, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68907, "Length": 16, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "unsigned", "CPI", "=", "getCombinedIndex", "(", "CPEMI", ")", ";", "assert", "(", "CPI", "<", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", "&&", "", ")", ";"], "ground_truth": ["return", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ".", "getAlign", "(", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "getCPEAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68908, "Length": 47, "Cover_Rate": 0.3533834586466165} {"Template_token": ["", "return", "isThumb1", "?", "Align", "(", "", ")", ":", "Align", "(", "", ")", ";", "case", "", ":", "return", "isThumb1", "?", "Align", "(", "", ")", ":", "Align", "(", "", ")", ";", "case", "", ":", "return", "Align", "(", "", ")", ";"], "ground_truth": ["case", "", ":"], "File": "ARMConstantIslandPass15", "Func": "getCPEAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68909, "Length": 41, "Cover_Rate": 0.3082706766917293} {"Template_token": ["", "UserOffset", "+=", "(", "isThumb", "?", "", ":", "", ")", ";", "U", ".", "KnownAlignment", "=", "(", "KnownBits", ">=", "", ")", ";", "if", "(", "isThumb", "&&", "U", ".", "KnownAlignment", ")", "UserOffset", "&=", "~", "", ";", "return", "UserOffset", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass15", "Func": "getUserOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68910, "Length": 37, "Cover_Rate": 0.3627450980392157} {"Template_token": ["", "unsigned", "ConstantIslands", "::", "getUserOffset", "(", "CPUser", "&", "U", ")", "const", "{", "unsigned", "UserOffset", "=", "BBUtils", "->", "getOffsetOf", "(", "U", ".", "MI", ")", ";", "SmallVectorImpl", "<", "BasicBlockInfo", ">", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "U", ".", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ";"], "ground_truth": ["unsigned", "KnownBits", "=", "BBI", ".", "internalKnownBits", "(", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "getUserOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68911, "Length": 65, "Cover_Rate": 0.6372549019607843} {"Template_token": ["", "water_iterator", "IP", ";", "if", "(", "findAvailableWater", "(", "U", ",", "UserOffset", ",", "IP", ",", "CloserWater", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ")", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "NewMBB", "=", "&", "*", "++", "WaterBB", "->", "getIterator", "(", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "&", "*", "--", "NewMBB", "->", "getIterator", "(", ")", ";", "IP", "=", "find", "(", "WaterList", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "const", "Align", "Alignment", "=", "isThumb", "?", "Align", "(", "", ")", ":", "Align", "(", "", ")", ";", "if", "(", "NewMBB", "->", "getAlignment", "(", ")", "<", "Alignment", ")", "NewMBB", "->", "setAlignment", "(", "Alignment", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", "->", "getIterator", "(", ")", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";"], "ground_truth": ["U", ".", "HighWaterMark", "=", "NewIsland", ";"], "File": "ARMConstantIslandPass15", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68912, "Length": 202, "Cover_Rate": 0.4089068825910931} {"Template_token": ["", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "{", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "unsigned", "CPI", "=", "I", ".", "getOperand", "(", "op", ")", ".", "getIndex", "(", ")", ";", "assert", "(", "CPI", "<", "CPEMIs", ".", "size", "(", ")", ")", ";", "MachineInstr", "*", "CPEMI", "=", "CPEMIs", "[", "CPI", "]", ";", "const", "Align", "CPEAlign", "=", "getCPEAlign", "(", "CPEMI", ")", ";", "const", "unsigned", "LogCPEAlign", "=", "Log2", "(", "CPEAlign", ")", ";", "if", "(", "LogCPEAlign", ">=", "", ")", "Scale", "=", "", ";", "else", "Scale", "=", "", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMConstantIslandPass15", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68913, "Length": 377, "Cover_Rate": 0.4553140096618358} {"Template_token": ["", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "Block", "]", ";", "dbgs", "(", ")", "<<", "", "<<", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "format", "(", "", ",", "UserOffset", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MI", "->", "getParent", "(", ")", ")", "<<", "", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "BBI", ".", "postOffset", "(", ")", ")", "<<", "*", "MI", "<<", "format", "(", "", ",", "CPEOffset", ",", "int", "(", "CPEOffset", "-", "UserOffset", ")", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass15", "Func": "isCPEntryInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68914, "Length": 88, "Cover_Rate": 0.567741935483871} {"Template_token": ["", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "Block", "]", ";", "dbgs", "(", ")", "<<", "", "<<", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "format", "(", "", ",", "UserOffset", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MI", "->", "getParent", "(", ")", ")", "<<", "", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "BBI", ".", "postOffset", "(", ")", ")", "<<", "*", "MI", "<<", "format", "(", "", ",", "CPEOffset", ",", "int", "(", "CPEOffset", "-", "UserOffset", ")", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "isCPEntryInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68915, "Length": 87, "Cover_Rate": 0.5612903225806452} {"Template_token": ["", "const", "unsigned", "CPEOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "CPEAlign", ")", ";", "unsigned", "NextBlockOffset", ";", "Align", "NextBlockAlignment", ";", "MachineFunction", "::", "const_iterator", "NextBlock", "=", "Water", "->", "getIterator", "(", ")", ";", "if", "(", "++", "NextBlock", "==", "MF", "->", "end", "(", ")", ")", "{", "NextBlockOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "}", "else", "{", "NextBlockOffset", "=", "BBInfo", "[", "NextBlock", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "NextBlockAlignment", "=", "NextBlock", "->", "getAlignment", "(", ")", ";", "}", "unsigned", "Size", "=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "CPEEnd", "=", "CPEOffset", "+", "Size", ";", "if", "(", "CPEEnd", ">", "NextBlockOffset", ")", "{", "Growth", "=", "CPEEnd", "-", "NextBlockOffset", ";", "Growth", "+=", "offsetToAlignment", "(", "CPEEnd", ",", "NextBlockAlignment", ")", ";"], "ground_truth": ["if", "(", "CPEOffset", "<", "UserOffset", ")", "UserOffset", "+=", "Growth", "+", "UnknownPadding", "(", "MF", "->", "getAlignment", "(", ")", ",", "Log2", "(", "CPEAlign", ")", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "isWaterInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68916, "Length": 156, "Cover_Rate": 0.7255813953488373} {"Template_token": ["", "Align", "NextBlockAlignment", ";", "MachineFunction", "::", "const_iterator", "NextBlock", "=", "Water", "->", "getIterator", "(", ")", ";", "if", "(", "++", "NextBlock", "==", "MF", "->", "end", "(", ")", ")", "{", "NextBlockOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "}", "else", "{", "NextBlockOffset", "=", "BBInfo", "[", "NextBlock", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "NextBlockAlignment", "=", "NextBlock", "->", "getAlignment", "(", ")", ";", "}", "unsigned", "Size", "=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "CPEEnd", "=", "CPEOffset", "+", "Size", ";", "if", "(", "CPEEnd", ">", "NextBlockOffset", ")", "{", "Growth", "=", "CPEEnd", "-", "NextBlockOffset", ";", "Growth", "+=", "offsetToAlignment", "(", "CPEEnd", ",", "NextBlockAlignment", ")", ";", "if", "(", "CPEOffset", "<", "UserOffset", ")", "UserOffset", "+=", "Growth", "+", "UnknownPadding", "(", "MF", "->", "getAlignment", "(", ")", ",", "Log2", "(", "CPEAlign", ")", ")", ";", "}", "else", "Growth", "=", "", ";", "return", "isOffsetInRange", "(", "UserOffset", ",", "CPEOffset", ",", "U", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass15", "Func": "isWaterInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68917, "Length": 152, "Cover_Rate": 0.7069767441860465} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "++", "MBB", ";"], "ground_truth": ["return", "MBB", "!=", "MF", "->", "end", "(", ")", "&&", "!", "MBB", "->", "empty", "(", ")", "&&", "&", "*", "MBB", "->", "begin", "(", ")", "==", "CPEMI", ";"], "File": "ARMConstantIslandPass15", "Func": "jumpTableFollowsTB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68918, "Length": 39, "Cover_Rate": 0.5735294117647058} {"Template_token": ["", "MachineFunction", "::", "iterator", "MBB", "=", "JTMI", "->", "getParent", "(", ")", "->", "getIterator", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";"], "ground_truth": ["++", "MBB", ";"], "File": "ARMConstantIslandPass15", "Func": "jumpTableFollowsTB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68919, "Length": 28, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "struct", "ImmCompare", "{", "MachineInstr", "*", "MI", "=", "nullptr", ";", "unsigned", "NewOpc", "=", "", ";", "}", ";", "auto", "FindCmpForCBZ", "=", "[", "this", "]", "(", "ImmBranch", "&", "Br", ",", "ImmCompare", "&", "ImmCmp", ",", "MachineBasicBlock", "*", "DestBB", ")", "{", "ImmCmp", ".", "MI", "=", "nullptr", ";", "ImmCmp", ".", "NewOpc", "=", "", ";", "if", "(", "!", "Br", ".", "MI", "->", "killsRegister", "(", "", ")", ")", "return", "false", ";", "Register", "PredReg", ";", "unsigned", "NewOpc", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "return", "false", ";", "unsigned", "BrOffset", "=", "BBUtils", "->", "getOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", ">=", "DestOffset", "||", "(", "DestOffset", "-", "BrOffset", ")", ">", "", ")", "return", "false", ";", "auto", "*", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MachineInstr", "*", "CmpMI", "=", "findCMPToFoldIntoCBZ", "(", "Br", ".", "MI", ",", "TRI", ")", ";", "if", "(", "!", "CmpMI", "||", "CmpMI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "ImmCmp", ".", "MI", "=", "CmpMI", ";", "ImmCmp", ".", "NewOpc", "=", "NewOpc", ";", "return", "true", ";", "}", ";", "auto", "TryConvertToLE", "=", "[", "this", "]", "(", "ImmBranch", "&", "Br", ",", "ImmCompare", "&", "Cmp", ")", "{", "if", "(", "Br", ".", "MI", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "STI", "->", "hasLOB", "(", ")", "||", "STI", "->", "hasMinSize", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "MBB", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "DestBB", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "", ")", ")", "return", "false", ";", "if", "(", "!", "DT", "->", "dominates", "(", "DestBB", ",", "MBB", ")", ")", "return", "false", ";", "Cmp", ".", "NewOpc", "=", "Cmp", ".", "NewOpc", "==", "", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Br", ".", "MI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["Br", ".", "MI", "=", "MIB", ";"], "File": "ARMConstantIslandPass15", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68920, "Length": 423, "Cover_Rate": 0.3740053050397878} {"Template_token": ["", "struct", "ImmCompare", "{", "MachineInstr", "*", "MI", "=", "nullptr", ";", "unsigned", "NewOpc", "=", "", ";", "}", ";", "auto", "FindCmpForCBZ", "=", "[", "this", "]", "(", "ImmBranch", "&", "Br", ",", "ImmCompare", "&", "ImmCmp", ",", "MachineBasicBlock", "*", "DestBB", ")", "{", "ImmCmp", ".", "MI", "=", "nullptr", ";", "ImmCmp", ".", "NewOpc", "=", "", ";", "if", "(", "!", "Br", ".", "MI", "->", "killsRegister", "(", "", ")", ")", "return", "false", ";", "Register", "PredReg", ";", "unsigned", "NewOpc", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "return", "false", ";", "unsigned", "BrOffset", "=", "BBUtils", "->", "getOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", ">=", "DestOffset", "||", "(", "DestOffset", "-", "BrOffset", ")", ">", "", ")", "return", "false", ";", "auto", "*", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MachineInstr", "*", "CmpMI", "=", "findCMPToFoldIntoCBZ", "(", "Br", ".", "MI", ",", "TRI", ")", ";", "if", "(", "!", "CmpMI", "||", "CmpMI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "ImmCmp", ".", "MI", "=", "CmpMI", ";", "ImmCmp", ".", "NewOpc", "=", "NewOpc", ";", "return", "true", ";", "}", ";", "auto", "TryConvertToLE", "=", "[", "this", "]", "(", "ImmBranch", "&", "Br", ",", "ImmCompare", "&", "Cmp", ")", "{", "if", "(", "Br", ".", "MI", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "STI", "->", "hasLOB", "(", ")", "||", "STI", "->", "hasMinSize", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "MBB", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "DestBB", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "", ")", ")", "return", "false", ";", "if", "(", "!", "DT", "->", "dominates", "(", "DestBB", ",", "MBB", ")", ")", "return", "false", ";", "Cmp", ".", "NewOpc", "=", "Cmp", ".", "NewOpc", "==", "", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Br", ".", "MI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "=", "MIB", ";", "++", "NumLEInserted", ";", "return", "true", ";", "}", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "ImmBranch", "&", "Br", ":", "reverse", "(", "ImmBranches", ")", ")", "{", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "ExitBB", "=", "&", "MBB", "->", "back", "(", ")", "==", "Br", ".", "MI", "?", "MBB", "->", "getFallThrough", "(", ")", ":"], "ground_truth": ["MBB", "->", "back", "(", ")", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68921, "Length": 503, "Cover_Rate": 0.4447391688770999} {"Template_token": ["", "}", "break", ";", "case", "", ":", "if", "(", "isLowRegister", "(", "U", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "}", "break", ";", "}", "if", "(", "!", "NewOpc", ")", "continue", ";", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "Bits", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "!", "U", ".", "KnownAlignment", ")", "MaxOffs", "-=", "", ";", "if", "(", "isCPEntryInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "MaxOffs", ",", "false", ",", "true", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "U", ".", "MI", ")", ";", "U", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "U", ".", "MI", "->", "getParent", "(", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "MBB", ",", "-", "", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "MBB", ")", ";"], "ground_truth": ["++", "NumT2CPShrunk", ";"], "File": "ARMConstantIslandPass15", "Func": "optimizeThumb2Instructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68922, "Length": 164, "Cover_Rate": 0.5559322033898305} {"Template_token": ["", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "BaseReg", ")", "return", "false", ";", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "BaseRegKill", "=", "BaseRegKill", "||", "MO", ".", "isKill", "(", ")", ";", "CanDeleteLEA", "=", "false", ";", "}", "}", "}", "if", "(", "!", "RemovableAdd", ")", "return", "true", ";", "for", "(", "++", "I", ";", "&", "*", "I", "!=", "JumpMI", ";", "++", "I", ")", "{", "for", "(", "unsigned", "K", "=", "", ",", "E", "=", "I", "->", "getNumOperands", "(", ")", ";", "K", "!=", "E", ";", "++", "K", ")", "{", "const", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "K", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "BaseReg", ")", "return", "false", ";", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "EntryReg", ")", "RemovableAdd", "=", "nullptr", ";", "}", "}", "if", "(", "RemovableAdd", ")", "{", "RemovableAdd", "->", "eraseFromParent", "(", ")", ";", "DeadSize", "+=", "isThumb2", "?", "", ":", "", ";", "}", "else", "if", "(", "BaseReg", "==", "EntryReg", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass15", "Func": "preserveBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68924, "Length": 202, "Cover_Rate": 0.519280205655527} {"Template_token": ["", "Register", "EntryReg", "=", "JumpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "LEAMI", ")", ";", "for", "(", "++", "I", ";", "&", "*", "I", "!=", "JumpMI", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", "&&", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "EntryReg", ")", "RemovableAdd", "=", "&", "*", "I", ";", "}", "if", "(", "!", "RemovableAdd", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "J", "(", "RemovableAdd", ")", ";", "for", "(", "++", "J", ";", "&", "*", "J", "!=", "JumpMI", ";", "++", "J", ")", "{", "for", "(", "unsigned", "K", "=", "", ",", "E", "=", "J", "->", "getNumOperands", "(", ")", ";", "K", "!=", "E", ";", "++", "K", ")", "{", "const", "MachineOperand", "&", "MO", "=", "J", "->", "getOperand", "(", "K", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "EntryReg", ")", "return", ";"], "ground_truth": ["if", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "EntryReg", ")", "return", ";"], "File": "ARMConstantIslandPass15", "Func": "RemoveDeadAddBetweenLEAAndJT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68925, "Length": 186, "Cover_Rate": 0.788135593220339} {"Template_token": ["", "}", "if", "(", "!", "RemovableAdd", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "J", "(", "RemovableAdd", ")", ";", "for", "(", "++", "J", ";", "&", "*", "J", "!=", "JumpMI", ";", "++", "J", ")", "{", "for", "(", "unsigned", "K", "=", "", ",", "E", "=", "J", "->", "getNumOperands", "(", ")", ";", "K", "!=", "E", ";", "++", "K", ")", "{", "const", "MachineOperand", "&", "MO", "=", "J", "->", "getOperand", "(", "K", ")", ";"], "ground_truth": ["if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";"], "File": "ARMConstantIslandPass15", "Func": "RemoveDeadAddBetweenLEAAndJT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68926, "Length": 84, "Cover_Rate": 0.3559322033898305} {"Template_token": ["", "int", "JTNumber", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "JTBBs", ")", "{", "int", "DTNumber", "=", "MBB", "->", "getNumber", "(", ")", ";", "if", "(", "DTNumber", "<", "JTNumber", ")", "{", "MachineBasicBlock", "*", "NewBB", "=", "adjustJTTargetBlockForward", "(", "MBB", ",", "MI", "->", "getParent", "(", ")", ")", ";"], "ground_truth": ["if", "(", "NewBB", ")", "MJTI", "->", "ReplaceMBBInJumpTable", "(", "JTI", ",", "MBB", ",", "NewBB", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "reorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68927, "Length": 86, "Cover_Rate": 0.35537190082644626} {"Template_token": ["", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "for", "(", "MCPhysReg", "L", ":", "LRs", ")", "if", "(", "!", "MRI", ".", "isReserved", "(", "L", ")", ")", "NewBB", "->", "addLiveIn", "(", "L", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBUtils", "->", "insert", "(", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "llvm", "::", "lower_bound", "(", "WaterList", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";"], "ground_truth": ["if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "std", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68929, "Length": 206, "Cover_Rate": 0.5493333333333333} {"Template_token": ["", "void", "ConstantIslands", "::", "updateForInsertedWaterBlock", "(", "MachineBasicBlock", "*", "NewBB", ")", "{", "NewBB", "->", "getParent", "(", ")", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBUtils", "->", "insert", "(", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "llvm", "::", "lower_bound", "(", "WaterList", ",", "NewBB", ",", "CompareMBBNumbers", ")", ";"], "ground_truth": ["WaterList", ".", "insert", "(", "IP", ",", "NewBB", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "updateForInsertedWaterBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68930, "Length": 59, "Cover_Rate": 0.9833333333333333} {"Template_token": ["", "NewBB", "->", "getParent", "(", ")", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBUtils", "->", "insert", "(", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";"], "ground_truth": ["water_iterator", "IP", "=", "llvm", "::", "lower_bound", "(", "WaterList", ",", "NewBB", ",", "CompareMBBNumbers", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "updateForInsertedWaterBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68931, "Length": 40, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "UserMBB", "->", "getNumber", "(", ")", "<<", "format", "(", "", ",", "CPEOffset", ")", ")", ";", "NewMBB", "=", "&", "*", "++", "UserMBB", "->", "getIterator", "(", ")", ";", "int", "UncondBr", "=", "isThumb", "?", "(", "(", "isThumb2", ")", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ";", "else", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "computeBlockSize", "(", "MF", ",", "UserMBB", ",", "BBInfo", "[", "UserMBB", "->", "getNumber", "(", ")", "]", ")", ";", "adjustBBOffsetsAfter", "(", "UserMBB", ")", ";", "return", ";", "}", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", "+", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";"], "ground_truth": ["++", "MI", ";"], "File": "ARMConstantIslandPass16", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68932, "Length": 343, "Cover_Rate": 0.4872159090909091} {"Template_token": ["", "unsigned", "Delta", "=", "isThumb1", "?", "", ":", "", ";", "unsigned", "CPEOffset", "=", "UserBBI", ".", "postOffset", "(", "CPELogAlign", ")", "+", "Delta", ";", "if", "(", "isOffsetInRange", "(", "UserOffset", ",", "CPEOffset", ",", "U", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "UserMBB", "->", "getNumber", "(", ")", "<<", "format", "(", "", ",", "CPEOffset", ")", ")", ";", "NewMBB", "=", "&", "*", "++", "UserMBB", "->", "getIterator", "(", ")", ";", "int", "UncondBr", "=", "isThumb", "?", "(", "(", "isThumb2", ")", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ";", "else", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "computeBlockSize", "(", "MF", ",", "UserMBB", ",", "BBInfo", "[", "UserMBB", "->", "getNumber", "(", ")", "]", ")", ";", "adjustBBOffsetsAfter", "(", "UserMBB", ")", ";", "return", ";", "}", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", "+", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "&", "*", "MI", ")", "{"], "ground_truth": ["CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";"], "File": "ARMConstantIslandPass16", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68933, "Length": 477, "Cover_Rate": 0.6775568181818182} {"Template_token": ["", "break", ";", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "}", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOp", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOp", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "JT", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", "*", "sizeof", "(", "uint32_t", ")", ";", "MachineBasicBlock", "*", "JumpTableBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "JumpTableBB", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "JumpTableBB", ",", "JumpTableBB", "->", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "JTOpcode", ")", ")", ".", "addImm", "(", "i", "++", ")", ".", "addJumpTableIndex", "(", "JTI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "JTI", ")", ")", ";", "JumpTableEntryIndices", ".", "insert", "(", "std", "::", "make_pair", "(", "JTI", ",", "CPEntries", ".", "size", "(", ")", "-", "", ")", ")", ";", "if", "(", "!", "LastCorrectlyNumberedBB", ")", "LastCorrectlyNumberedBB", "=", "&", "MBB", ";", "}"], "ground_truth": ["if", "(", "LastCorrectlyNumberedBB", ")", "MF", "->", "RenumberBlocks", "(", "LastCorrectlyNumberedBB", ")", ";"], "File": "ARMConstantIslandPass16", "Func": "doInitialJumpTablePlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68934, "Length": 234, "Cover_Rate": 0.6157894736842106} {"Template_token": ["", "MF", "->", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "JumpTableBB", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "JumpTableBB", ",", "JumpTableBB", "->", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "JTOpcode", ")", ")", ".", "addImm", "(", "i", "++", ")", ".", "addJumpTableIndex", "(", "JTI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "JTI", ")", ")", ";", "JumpTableEntryIndices", ".", "insert", "(", "std", "::", "make_pair", "(", "JTI", ",", "CPEntries", ".", "size", "(", ")", "-", "", ")", ")", ";", "if", "(", "!", "LastCorrectlyNumberedBB", ")", "LastCorrectlyNumberedBB", "=", "&", "MBB", ";", "}"], "ground_truth": ["if", "(", "LastCorrectlyNumberedBB", ")", "MF", "->", "RenumberBlocks", "(", "LastCorrectlyNumberedBB", ")", ";"], "File": "ARMConstantIslandPass16", "Func": "doInitialJumpTablePlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68935, "Length": 125, "Cover_Rate": 0.32894736842105265} {"Template_token": ["", "unsigned", "MinNoSplitDisp", "=", "BBInfo", "[", "UserBB", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "if", "(", "CloserWater", "&&", "MinNoSplitDisp", ">", "U", ".", "getMaxDisp", "(", ")", "/", "", ")", "return", "false", ";", "for", "(", "water_iterator", "IP", "=", "std", "::", "prev", "(", "WaterList", ".", "end", "(", ")", ")", ",", "B", "=", "WaterList", ".", "begin", "(", ")", ";", ";", "--", "IP", ")", "{", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "unsigned", "Growth", ";"], "ground_truth": ["if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", "||", "WaterBB", "==", "U", ".", "MI", "->", "getParent", "(", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{"], "File": "ARMConstantIslandPass16", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68937, "Length": 129, "Cover_Rate": 0.5098814229249012} {"Template_token": ["", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";"], "ground_truth": ["Scale", "=", "", ";"], "File": "ARMConstantIslandPass16", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68938, "Length": 273, "Cover_Rate": 0.37142857142857144} {"Template_token": ["", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", ")", "continue", ";", "if", "(", "!", "Br", ".", "MI", "->", "killsRegister", "(", "", ")", ")", "continue", ";", "NewOpc", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", "<", "DestOffset", "&&", "(", "DestOffset", "-", "BrOffset", ")", "<=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "Br", ".", "MI", ";", "if", "(", "CmpMI", "!=", "Br", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "(", "*", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", "&&", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "isLowRegister", "(", "Reg", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "CmpMI", "<<", "", "<<", "*", "Br", ".", "MI", ")", ";", "MachineInstr", "*", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "CmpMI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addMBB", "(", "DestBB", ",", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", ")", ";", "CmpMI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "=", "NewBR", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumCBZ", ";", "MadeChange", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass16", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68939, "Length": 373, "Cover_Rate": 0.5958466453674122} {"Template_token": ["", "Scale", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "isLowRegister", "(", "U", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "}", "break", ";", "}", "if", "(", "!", "NewOpc", ")", "continue", ";", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "Bits", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "!", "U", ".", "KnownAlignment", ")", "MaxOffs", "-=", "", ";"], "ground_truth": ["if", "(", "isCPEntryInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "MaxOffs", ",", "false", ",", "true", ")", ")", "{"], "File": "ARMConstantIslandPass16", "Func": "optimizeThumb2Instructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68940, "Length": 108, "Cover_Rate": 0.36486486486486486} {"Template_token": ["", "MachineInstr", "*", "RemovableAdd", "=", "nullptr", ";", "unsigned", "EntryReg", "=", "JumpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "LEAMI", ")", ";", "for", "(", "++", "I", ";", "&", "*", "I", "!=", "JumpMI", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", "&&", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "EntryReg", ")", "RemovableAdd", "=", "&", "*", "I", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass16", "Func": "RemoveDeadAddBetweenLEAAndJT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68942, "Length": 73, "Cover_Rate": 0.3093220338983051} {"Template_token": ["", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "isPositionIndependentOrROPI", "=", "STI", "->", "getTargetLowering", "(", ")", "->", "isPositionIndependent", "(", ")", "||", "STI", "->", "isROPI", "(", ")", ";", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "HasFarJump", "=", "false", ";", "bool", "GenerateTBB", "=", "isThumb2", "||", "(", "isThumb1", "&&", "SynthesizeThumb1TBB", ")", ";", "MF", "->", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "GenerateTBB", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialConstPlacement", "(", "CPEMIs", ")", ";", "if", "(", "MF", "->", "getJumpTableInfo", "(", ")", ")", "doInitialJumpTablePlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";"], "ground_truth": ["NewWaterList", ".", "clear", "(", ")", ";"], "File": "ARMConstantIslandPass16", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68943, "Length": 308, "Cover_Rate": 0.43937232524964337} {"Template_token": ["", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "if", "(", "isCPEntryInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", "+", "", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "dumpBBs", "(", ")", ";", "DEBUG", "(", "MF", "->", "dump", "(", ")", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass16", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68944, "Length": 79, "Cover_Rate": 0.3969849246231156} {"Template_token": ["", "}", "NewMBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "WaterBB", ")", ")", ";", "}", "else", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "CreateNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "prior", "(", "MachineFunction", "::", "iterator", "(", "NewMBB", ")", ")", ";", "IP", "=", "std", "::", "find", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", ".", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "UpdateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "DecrementOldEntry", "(", "CPI", ",", "CPEMI", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";"], "ground_truth": ["CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";"], "File": "ARMConstantIslandPass17", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68945, "Length": 194, "Cover_Rate": 0.3702290076335878} {"Template_token": ["", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "++", "NumCPEs", ";", "BBOffsets", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "=", "BBOffsets", "[", "NewMBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "isThumb", "&&", "(", "BBOffsets", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "%", "", "!=", "", "||", "HasInlineAsm", ")", ")", "Size", "+=", "", ";", "BBSizes", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "+=", "Size", ";", "AdjustBBOffsetsAfter", "(", "NewIsland", ",", "Size", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "i", ")", ".", "setIndex", "(", "ID", ")", ";", "break", ";", "}", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "ID", "<<", "", "<<", "CPI", "<<", "'\\t'", "<<", "*", "UserMI", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMConstantIslandPass17", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68946, "Length": 198, "Cover_Rate": 0.37786259541984735} {"Template_token": ["", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "I", ")", ";", "if", "(", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", "->", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "}", "unsigned", "CPI", "=", "I", "->", "getOperand", "(", "op", ")", ".", "getIndex", "(", ")", ";", "MachineInstr", "*", "CPEMI", "=", "CPEMIs", "[", "CPI", "]", ";", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "Bits", ")", "-", "", ")", "*", "Scale", ";", "CPUsers", ".", "push_back", "(", "CPUser", "(", "I", ",", "CPEMI", ",", "MaxOffs", ",", "NegOk", ",", "IsSoImm", ")", ")", ";", "CPEntry", "*", "CPE", "=", "findConstPoolEntry", "(", "CPI", ",", "CPEMI", ")", ";", "assert", "(", "CPE", "&&", "", ")", ";", "CPE", "->", "RefCount", "++", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass17", "Func": "InitialFunctionScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68947, "Length": 340, "Cover_Rate": 0.4121212121212121} {"Template_token": ["", "bool", "ConstantIslands", "::", "OptimizeThumb2Branches", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "MadeChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ImmBranch", "&", "Br", "=", "ImmBranches", "[", "i", "]", ";", "unsigned", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Scale", "=", "", ";", "unsigned", "Bits", "=", "", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "{", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "}", "if", "(", "NewOpc", ")", "{", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "MaxOffs", ")", ")", "{", "Br", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "-", "", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", ")", "continue", ";", "NewOpc", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["unsigned", "BrOffset", "=", "GetOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";"], "File": "ARMConstantIslandPass17", "Func": "OptimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68948, "Length": 328, "Cover_Rate": 0.5774647887323944} {"Template_token": ["", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "{", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "}", "if", "(", "NewOpc", ")", "{", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "MaxOffs", ")", ")", "{", "Br", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "-", "", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", ")", "continue", ";", "NewOpc", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOffset", "=", "GetOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";", "unsigned", "DestOffset", "=", "BBOffsets", "[", "DestBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "BrOffset", "<", "DestOffset", "&&", "(", "DestOffset", "-", "BrOffset", ")", "<=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "Br", ".", "MI", ";", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", "&&", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "isLowRegister", "(", "Reg", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "CmpMI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addMBB", "(", "DestBB", ",", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", ")", ";", "CmpMI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "=", "NewBR", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "-", "", ")", ";", "++", "NumCBZ", ";"], "ground_truth": ["MadeChange", "=", "true", ";"], "File": "ARMConstantIslandPass17", "Func": "OptimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68949, "Length": 447, "Cover_Rate": 0.7869718309859155} {"Template_token": ["", "bool", "MadeChange", "=", "false", ";", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", ".", "getJumpTableInfo", "(", ")", ";", "if", "(", "MJTI", "==", "", ")", "return", "false", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "T2JumpTables", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "T2JumpTables", "[", "i", "]", ";", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "TID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "bool", "ByteOk", "=", "true", ";", "bool", "HalfWordOk", "=", "true", ";", "unsigned", "JTOffset", "=", "GetOffsetOf", "(", "MI", ")", "+", "", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "unsigned", "DstOffset", "=", "BBOffsets", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "ByteOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", "ByteOk", "=", "false", ";", "unsigned", "TBHLimit", "=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";"], "ground_truth": ["unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMConstantIslandPass17", "Func": "OptimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68951, "Length": 355, "Cover_Rate": 0.44654088050314467} {"Template_token": ["", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "HandleConstantPoolUser", "(", "MF", ",", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "", ")", "llvm_unreachable", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "FixUpImmediateBr", "(", "MF", ",", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "llvm_unreachable", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "OptimizeThumb2Instructions", "(", "MF", ")", ";", "verify", "(", "MF", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "UndoLRSpillRestore", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBSizes", ".", "clear", "(", ")", ";", "BBOffsets", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";"], "ground_truth": ["CPUsers", ".", "clear", "(", ")", ";"], "File": "ARMConstantIslandPass17", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68952, "Length": 217, "Cover_Rate": 0.44834710743801653} {"Template_token": ["", "if", "(", "MBB", "->", "begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "oldOffset", "=", "BBOffsets", "[", "i", "]", "-", "delta", ";", "if", "(", "oldOffset", "%", "", "==", "", "&&", "BBOffsets", "[", "i", "]", "%", "", "!=", "", ")", "{", "BBSizes", "[", "i", "]", "+=", "", ";", "delta", "+=", "", ";", "}", "else", "if", "(", "oldOffset", "%", "", "!=", "", "&&", "BBOffsets", "[", "i", "]", "%", "", "==", "", ")", "{", "BBSizes", "[", "i", "]", "-=", "", ";", "delta", "-=", "", ";", "}", "}", "MachineInstr", "*", "ThumbJTMI", "=", "NULL", ";", "if", "(", "prior", "(", "MBB", "->", "end", "(", ")", ")", "->", "getOpcode", "(", ")", "==", "", ")", "ThumbJTMI", "=", "prior", "(", "MBB", "->", "end", "(", ")", ")", ";", "if", "(", "ThumbJTMI", ")", "{", "unsigned", "newMIOffset", "=", "GetOffsetOf", "(", "ThumbJTMI", ")", ";", "unsigned", "oldMIOffset", "=", "newMIOffset", "-", "delta", ";", "if", "(", "oldMIOffset", "%", "", "==", "", "&&", "newMIOffset", "%", "", "!=", "", ")", "{", "BBSizes", "[", "i", "]", "-=", "", ";", "delta", "-=", "", ";", "}", "else", "if", "(", "oldMIOffset", "%", "", "!=", "", "&&", "newMIOffset", "%", "", "==", "", ")", "{", "BBSizes", "[", "i", "]", "+=", "", ";", "delta", "+=", "", ";", "}", "}", "if", "(", "delta", "==", "", ")", "return", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass18", "Func": "AdjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68953, "Length": 206, "Cover_Rate": 0.6776315789473685} {"Template_token": ["", "if", "(", "MBB", "->", "pred_size", "(", ")", "!=", "", "||", "MBB", "->", "succ_size", "(", ")", "!=", "", ")", "return", "false", ";", "MachineBasicBlock", "*", "Succ", "=", "*", "MBB", "->", "succ_begin", "(", ")", ";", "MachineBasicBlock", "*", "Pred", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "MachineInstr", "*", "PredMI", "=", "&", "Pred", "->", "back", "(", ")", ";", "if", "(", "PredMI", "->", "getOpcode", "(", ")", "==", "", "||", "PredMI", "->", "getOpcode", "(", ")", "==", "", ")", "return", "PredMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "==", "Succ", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass18", "Func": "BBIsJumpedOver", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68954, "Length": 90, "Cover_Rate": 0.8737864077669902} {"Template_token": ["", "static", "bool", "BBIsJumpedOver", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "if", "(", "MBB", "->", "pred_size", "(", ")", "!=", "", "||", "MBB", "->", "succ_size", "(", ")", "!=", "", ")", "return", "false", ";", "MachineBasicBlock", "*", "Succ", "=", "*", "MBB", "->", "succ_begin", "(", ")", ";", "MachineBasicBlock", "*", "Pred", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "MachineInstr", "*", "PredMI", "=", "&", "Pred", "->", "back", "(", ")", ";", "if", "(", "PredMI", "->", "getOpcode", "(", ")", "==", "", "||", "PredMI", "->", "getOpcode", "(", ")", "==", "", ")", "return", "PredMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "==", "Succ", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMConstantIslandPass18", "Func": "BBIsJumpedOver", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68955, "Length": 98, "Cover_Rate": 0.9514563106796117} {"Template_token": ["", "CPUser", "(", "MachineInstr", "*", "mi", ",", "MachineInstr", "*", "cpemi", ",", "unsigned", "maxdisp", ")", ":", "MI", "(", "mi", ")", ",", "CPEMI", "(", "cpemi", ")", ",", "MaxDisp", "(", "maxdisp", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantIslandPass18", "Func": "CPUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68956, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "CPUser", "(", "MachineInstr", "*", "mi", ",", "MachineInstr", "*", "cpemi", ",", "unsigned", "maxdisp", ")", ":", "MI", "(", "mi", ")", ",", "CPEMI", "(", "cpemi", ")", ",", "MaxDisp", "(", "maxdisp", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantIslandPass18", "Func": "CPUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68957, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "}", "else", "{", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "MaxDisp", "-", "", ";", "if", "(", "BaseInsertOffset", ">=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ")", "BaseInsertOffset", "=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", "-", "(", "isThumb", "?", "", ":", "", ")", ";", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "next", "(", "MI", ")", ")", "{", "if", "(", "CPUIndex", "<", "CPUsers", ".", "size", "(", ")", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "MI", ")", "{", "if", "(", "!", "OffsetIsInRange", "(", "Offset", ",", "EndInsertOffset", ",", "CPUsers", "[", "CPUIndex", "]", ".", "MaxDisp", ",", "!", "isThumb", ")", ")", "{", "BaseInsertOffset", "-=", "(", "isThumb", "?", "", ":", "", ")", ";"], "ground_truth": ["EndInsertOffset", "-=", "(", "isThumb", "?", "", ":", "", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "CreateNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68958, "Length": 179, "Cover_Rate": 0.37763713080168776} {"Template_token": ["", "}", "else", "{", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "MaxDisp", "-", "", ";", "if", "(", "BaseInsertOffset", ">=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ")", "BaseInsertOffset", "=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", "-", "(", "isThumb", "?", "", ":", "", ")", ";", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "next", "(", "MI", ")", ")", "{", "if", "(", "CPUIndex", "<", "CPUsers", ".", "size", "(", ")", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "MI", ")", "{", "if", "(", "!", "OffsetIsInRange", "(", "Offset", ",", "EndInsertOffset", ",", "CPUsers", "[", "CPUIndex", "]", ".", "MaxDisp", ",", "!", "isThumb", ")", ")", "{", "BaseInsertOffset", "-=", "(", "isThumb", "?", "", ":", "", ")", ";", "EndInsertOffset", "-=", "(", "isThumb", "?", "", ":", "", ")", ";", "}", "EndInsertOffset", "+=", "CPUsers", "[", "CPUIndex", "]", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "}", "DOUT", "<<", "", ";", "*", "NewMBB", "=", "SplitBlockBeforeInstr", "(", "prior", "(", "MI", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass18", "Func": "CreateNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68959, "Length": 219, "Cover_Rate": 0.4620253164556962} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "Fn", ".", "CreateMachineBasicBlock", "(", ")", ";", "Fn", ".", "push_back", "(", "BB", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "Fn", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "const", "TargetData", "&", "TD", "=", "*", "Fn", ".", "getTarget", "(", ")", ".", "getTargetData", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "(", "Size", "&", "", ")", "==", "", "&&", "", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "BB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";", "CPEs", ".", "push_back", "(", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "CPEntries", ".", "push_back", "(", "CPEs", ")", ";", "NumCPEs", "++", ";"], "ground_truth": ["DOUT", "<<", "", "<<", "i", "<<", "", "<<", "i", "<<", "", ";"], "File": "ARMConstantIslandPass18", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68960, "Length": 192, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DOUT", "<<", "", "<<", "*", "BMI", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "SplitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "delta", ";", "MachineBasicBlock", "*", "SplitBB", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "SplitBB", ",", "-", "delta", ")", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DOUT", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBSizes", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", "-=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68961, "Length": 370, "Cover_Rate": 0.6851851851851852} {"Template_token": ["", "MachineBasicBlock", "*", "NextBB", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DOUT", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBSizes", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", "-=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "delta", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMConstantIslandPass18", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68962, "Length": 233, "Cover_Rate": 0.43148148148148147} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "DestBB", ",", "Br", ".", "MaxDisp", ")", ")", "return", "false", ";", "if", "(", "!", "Br", ".", "isCond", ")", "return", "FixUpUnconditionalBr", "(", "Fn", ",", "Br", ")", ";"], "ground_truth": ["return", "FixUpConditionalBr", "(", "Fn", ",", "Br", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "FixUpImmediateBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68963, "Length": 62, "Cover_Rate": 0.8051948051948052} {"Template_token": ["", "bool", "ConstantIslands", "::", "FixUpImmediateBr", "(", "MachineFunction", "&", "Fn", ",", "ImmBranch", "&", "Br", ")", "{", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "DestBB", ",", "Br", ".", "MaxDisp", ")", ")", "return", "false", ";", "if", "(", "!", "Br", ".", "isCond", ")", "return", "FixUpUnconditionalBr", "(", "Fn", ",", "Br", ")", ";"], "ground_truth": ["return", "FixUpConditionalBr", "(", "Fn", ",", "Br", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "FixUpImmediateBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68964, "Length": 76, "Cover_Rate": 0.987012987012987} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "assert", "(", "isThumb", "&&", "", ")", ";", "Br", ".", "MaxDisp", "=", "(", "", "<<", "", ")", "*", "", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "", ")", ";", "HasFarJump", "=", "true", ";", "NumUBrFixed", "++", ";"], "ground_truth": ["DOUT", "<<", "", "<<", "*", "MI", ";"], "File": "ARMConstantIslandPass18", "Func": "FixUpUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68965, "Length": 81, "Cover_Rate": 0.801980198019802} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "assert", "(", "isThumb", "&&", "", ")", ";", "Br", ".", "MaxDisp", "=", "(", "", "<<", "", ")", "*", "", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "", ")", ";", "HasFarJump", "=", "true", ";", "NumUBrFixed", "++", ";", "DOUT", "<<", "", "<<", "*", "MI", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMConstantIslandPass18", "Func": "FixUpUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68966, "Length": 84, "Cover_Rate": 0.8316831683168316} {"Template_token": ["", "static", "inline", "unsigned", "getUnconditionalBrDisp", "(", "int", "Opc", ")", "{", "return", "(", "Opc", "==", "", ")", "?", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ":", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass18", "Func": "getUnconditionalBrDisp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68967, "Length": 41, "Cover_Rate": 0.9534883720930233} {"Template_token": ["", "static", "inline", "unsigned", "getUnconditionalBrDisp", "(", "int", "Opc", ")", "{"], "ground_truth": ["return", "(", "Opc", "==", "", ")", "?", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ":", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ";"], "File": "ARMConstantIslandPass18", "Func": "getUnconditionalBrDisp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68968, "Length": 40, "Cover_Rate": 0.9302325581395349} {"Template_token": ["", "MachineInstr", "*", "UserMI", "=", "U", ".", "MI", ";", "MachineInstr", "*", "CPEMI", "=", "U", ".", "CPEMI", ";", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "unsigned", "UserOffset", "=", "GetOffsetOf", "(", "UserMI", ")", "+", "(", "isThumb", "?", "", ":", "", ")", ";", "if", "(", "UserMI", "->", "getOpcode", "(", ")", "==", "", ")", "UserOffset", "+=", "", ";", "int", "result", "=", "LookForExistingCPEntry", "(", "U", ",", "UserOffset", ")", ";", "if", "(", "result", "==", "", ")", "return", "false", ";", "else", "if", "(", "result", "==", "", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "if", "(", "!", "LookForWater", "(", "U", ",", "UserOffset", ",", "&", "NewMBB", ")", ")", "{", "DOUT", "<<", "", ";", "CreateNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "&", "NewMBB", ")", ";", "}", "MachineBasicBlock", "*", "NewIsland", "=", "Fn", ".", "CreateMachineBasicBlock", "(", ")", ";", "Fn", ".", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "UpdateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "DecrementOldEntry", "(", "CPI", ",", "CPEMI", ")", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "NumCPEs", "++", ";", "BBOffsets", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "=", "BBOffsets", "[", "NewMBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "isThumb", "&&", "BBOffsets", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "%", "", "!=", "", ")", "Size", "+=", "", ";", "BBSizes", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "+=", "Size", ";", "AdjustBBOffsetsAfter", "(", "NewIsland", ",", "Size", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "i", ")", ".", "setIndex", "(", "ID", ")", ";", "break", ";", "}", "DOUT", "<<", "", "<<", "ID", "<<", "", "<<", "CPI", "<<", "", "<<", "*", "UserMI", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMConstantIslandPass18", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68969, "Length": 361, "Cover_Rate": 0.9304123711340206} {"Template_token": ["", "NumCPEs", "++", ";", "BBOffsets", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "=", "BBOffsets", "[", "NewMBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "isThumb", "&&", "BBOffsets", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "%", "", "!=", "", ")", "Size", "+=", "", ";", "BBSizes", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "+=", "Size", ";", "AdjustBBOffsetsAfter", "(", "NewIsland", ",", "Size", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "i", ")", ".", "setIndex", "(", "ID", ")", ";", "break", ";", "}", "DOUT", "<<", "", "<<", "ID", "<<", "", "<<", "CPI", "<<", "", "<<", "*", "UserMI", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass18", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68970, "Length": 130, "Cover_Rate": 0.33505154639175255} {"Template_token": ["", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "I", ")", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", "->", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "unsigned", "TSFlags", "=", "I", "->", "getDesc", "(", ")", ".", "TSFlags", ";", "switch", "(", "TSFlags", "&", "", ")", "{", "default", ":", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Bits", "=", "", ";", "break", ";", "}", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMConstantIslandPass18", "Func": "InitialFunctionScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68971, "Length": 213, "Cover_Rate": 0.310948905109489} {"Template_token": ["", "AFI", "->", "setAlign", "(", "", ")", ";", "if", "(", "(", "Offset", "+", "MBBSize", ")", "%", "", "!=", "", ")", "MBBSize", "+=", "", ";", "continue", ";", "default", ":", "continue", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "I", ")", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", "->", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "unsigned", "TSFlags", "=", "I", "->", "getDesc", "(", ")", ".", "TSFlags", ";", "switch", "(", "TSFlags", "&", "", ")", "{", "default", ":", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Bits", "=", "", ";", "break", ";", "}", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "CPI", "=", "I", "->", "getOperand", "(", "op", ")", ".", "getIndex", "(", ")", ";", "MachineInstr", "*", "CPEMI", "=", "CPEMIs", "[", "CPI", "]", ";", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "Bits", ")", "-", "", ")", "*", "Scale", ";"], "ground_truth": ["CPUsers", ".", "push_back", "(", "CPUser", "(", "I", ",", "CPEMI", ",", "MaxOffs", ")", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "InitialFunctionScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68972, "Length": 389, "Cover_Rate": 0.5678832116788322} {"Template_token": ["", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "NULL", ")", "continue", ";", "if", "(", "CPEIsInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "MaxDisp", ",", "false", ")", ")", "{", "DOUT", "<<", "", "<<", "CPI", "<<", "", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "", ";", "U", ".", "CPEMI", "=", "CPEs", "[", "i", "]", ".", "CPEMI", ";", "for", "(", "unsigned", "j", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "j", "!=", "e", ";", "++", "j", ")", "if", "(", "UserMI", "->", "getOperand", "(", "j", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "j", ")", ".", "setIndex", "(", "CPEs", "[", "i", "]", ".", "CPI", ")", ";", "break", ";", "}", "CPEs", "[", "i", "]", ".", "RefCount", "++", ";"], "ground_truth": ["return", "DecrementOldEntry", "(", "CPI", ",", "CPEMI", ")", "?", "", ":", "", ";"], "File": "ARMConstantIslandPass18", "Func": "LookForExistingCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68973, "Length": 190, "Cover_Rate": 0.7169811320754716} {"Template_token": ["", "if", "(", "WaterIsInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ")", ")", "{", "if", "(", "isThumb", "&&", "(", "BBOffsets", "[", "WaterBB", "->", "getNumber", "(", ")", "]", "+", "BBSizes", "[", "WaterBB", "->", "getNumber", "(", ")", "]", ")", "%", "", "!=", "", ")", "{", "if", "(", "!", "WaterBBThatWouldPad", ")", "{", "WaterBBThatWouldPad", "=", "WaterBB", ";", "IPThatWouldPad", "=", "IP", ";", "}", "}", "else", "{"], "ground_truth": ["*", "NewMBB", "=", "AcceptWater", "(", "WaterBB", ",", "IP", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "LookForWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68974, "Length": 69, "Cover_Rate": 0.3520408163265306} {"Template_token": ["", "if", "(", "isThumb", "&&", "UserOffset", "%", "", "!=", "", ")", "UserOffset", "-=", "", ";", "if", "(", "isThumb", "&&", "TrialOffset", "%", "", "!=", "", ")", "TrialOffset", "+=", "", ";", "if", "(", "UserOffset", "<=", "TrialOffset", ")", "{", "if", "(", "TrialOffset", "-", "UserOffset", "<=", "MaxDisp", ")", "return", "true", ";"], "ground_truth": ["}", "else", "if", "(", "NegativeOK", ")", "{"], "File": "ARMConstantIslandPass18", "Func": "OffsetIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68975, "Length": 53, "Cover_Rate": 0.6091954022988506} {"Template_token": ["", "AFI", "=", "Fn", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "HasFarJump", "=", "false", ";", "Fn", ".", "RenumberBlocks", "(", ")", ";", "AFI", "->", "setAlign", "(", "isThumb", "?", "", ":", "", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", ".", "isEmpty", "(", ")", ")", "{", "DoInitialPlacement", "(", "Fn", ",", "CPEMIs", ")", ";", "if", "(", "isThumb", ")", "AFI", "->", "setAlign", "(", "", ")", ";", "}", "AFI", "->", "initConstPoolEntryUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "InitialFunctionScan", "(", "Fn", ",", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "RemoveUnusedCPEntries", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "while", "(", "true", ")", "{", "bool", "Change", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Change", "|=", "HandleConstantPoolUser", "(", "Fn", ",", "i", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Change", "|=", "FixUpImmediateBr", "(", "Fn", ",", "ImmBranches", "[", "i", "]", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "Change", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "verify", "(", "Fn", ")", ";", "if", "(", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", "&&", "isThumb", ")", "MadeChange", "|=", "UndoLRSpillRestore", "(", ")", ";", "BBSizes", ".", "clear", "(", ")", ";", "BBOffsets", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";"], "ground_truth": ["CPEntries", ".", "clear", "(", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68976, "Length": 266, "Cover_Rate": 0.8444444444444444} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Change", "|=", "HandleConstantPoolUser", "(", "Fn", ",", "i", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Change", "|=", "FixUpImmediateBr", "(", "Fn", ",", "ImmBranches", "[", "i", "]", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "Change", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "verify", "(", "Fn", ")", ";", "if", "(", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", "&&", "isThumb", ")", "MadeChange", "|=", "UndoLRSpillRestore", "(", ")", ";", "BBSizes", ".", "clear", "(", ")", ";"], "ground_truth": ["BBOffsets", ".", "clear", "(", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68977, "Length": 127, "Cover_Rate": 0.4031746031746032} {"Template_token": ["", "while", "(", "!", "OrigBB", "->", "succ_empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "*", "OrigBB", "->", "succ_begin", "(", ")", ";", "OrigBB", "->", "removeSuccessor", "(", "Succ", ")", ";", "NewBB", "->", "addSuccessor", "(", "Succ", ")", ";", "assert", "(", "(", "Succ", "->", "empty", "(", ")", "||", "Succ", "->", "begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "TargetInstrInfo", "::", "PHI", ")", "&&", "", ")", ";", "}", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "BBSizes", ".", "insert", "(", "BBSizes", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "BBOffsets", ".", "insert", "(", "BBOffsets", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "unsigned", "NewBBSize", "=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "NewBB", "->", "begin", "(", ")", ",", "E", "=", "NewBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "NewBBSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "unsigned", "OrigBBI", "=", "OrigBB", "->", "getNumber", "(", ")", ";", "unsigned", "NewBBI", "=", "NewBB", "->", "getNumber", "(", ")", ";", "BBSizes", "[", "NewBBI", "]", "=", "NewBBSize", ";", "unsigned", "delta", "=", "isThumb", "?", "", ":", "", ";", "BBSizes", "[", "OrigBBI", "]", "-=", "NewBBSize", "-", "delta", ";", "BBOffsets", "[", "NewBBI", "]", "=", "BBOffsets", "[", "OrigBBI", "]", "+", "BBSizes", "[", "OrigBBI", "]", ";", "AdjustBBOffsetsAfter", "(", "NewBB", ",", "delta", ")", ";", "return", "NewBB", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass18", "Func": "SplitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68978, "Length": 293, "Cover_Rate": 0.7077294685990339} {"Template_token": ["", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "isThumb", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "NumSplit", "++", ";", "while", "(", "!", "OrigBB", "->", "succ_empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "*", "OrigBB", "->", "succ_begin", "(", ")", ";", "OrigBB", "->", "removeSuccessor", "(", "Succ", ")", ";", "NewBB", "->", "addSuccessor", "(", "Succ", ")", ";", "assert", "(", "(", "Succ", "->", "empty", "(", ")", "||", "Succ", "->", "begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "TargetInstrInfo", "::", "PHI", ")", "&&", "", ")", ";", "}", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "BBSizes", ".", "insert", "(", "BBSizes", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "BBOffsets", ".", "insert", "(", "BBOffsets", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "unsigned", "NewBBSize", "=", "", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "NewBB", "->", "begin", "(", ")", ",", "E", "=", "NewBB", "->", "end", "(", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "SplitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68979, "Length": 259, "Cover_Rate": 0.6256038647342995} {"Template_token": ["", "bool", "MadeChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "PushPopMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "PushPopMIs", "[", "i", "]", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", "{"], "ground_truth": ["BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "UndoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68980, "Length": 91, "Cover_Rate": 0.7583333333333333} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "}"], "ground_truth": ["return", "MadeChange", ";"], "File": "ARMConstantIslandPass18", "Func": "UndoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68981, "Length": 69, "Cover_Rate": 0.575} {"Template_token": ["", "assert", "(", "BBOffsets", ".", "size", "(", ")", "==", "BBSizes", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BBOffsets", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "assert", "(", "BBOffsets", "[", "i", "-", "", "]", "+", "BBSizes", "[", "i", "-", "", "]", "==", "BBOffsets", "[", "i", "]", ")", ";", "if", "(", "isThumb", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";"], "ground_truth": ["MBBI", "!=", "E", ";", "++", "MBBI", ")", "{"], "File": "ARMConstantIslandPass18", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68983, "Length": 93, "Cover_Rate": 0.4793814432989691} {"Template_token": ["", "unsigned", "MaxDisp", "=", "U", ".", "MaxDisp", ";", "MachineFunction", "::", "iterator", "I", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "Water", ")", ")", ";", "unsigned", "CPEOffset", "=", "BBOffsets", "[", "Water", "->", "getNumber", "(", ")", "]", "+", "BBSizes", "[", "Water", "->", "getNumber", "(", ")", "]", ";", "if", "(", "CPEOffset", "<", "UserOffset", ")", "UserOffset", "+=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "return", "OffsetIsInRange", "(", "UserOffset", ",", "CPEOffset", ",", "MaxDisp", ",", "!", "isThumb", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass18", "Func": "WaterIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68984, "Length": 78, "Cover_Rate": 0.8210526315789474} {"Template_token": ["", "MachineFunction", "::", "iterator", "I", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "Water", ")", ")", ";", "unsigned", "CPEOffset", "=", "BBOffsets", "[", "Water", "->", "getNumber", "(", ")", "]", "+", "BBSizes", "[", "Water", "->", "getNumber", "(", ")", "]", ";", "if", "(", "CPEOffset", "<", "UserOffset", ")", "UserOffset", "+=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["return", "OffsetIsInRange", "(", "UserOffset", ",", "CPEOffset", ",", "MaxDisp", ",", "!", "isThumb", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "WaterIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68985, "Length": 70, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "bool", "B", "=", "TII", "->", "AnalyzeBranch", "(", "*", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "MF", "->", "begin", "(", ")", "&&", "!", "TII", "->", "AnalyzeBranch", "(", "*", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", ")", ";", "BB", "->", "updateTerminator", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "NULL", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "JTBB", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";"], "ground_truth": ["assert", "(", "isThumb2", "&&", "", ")", ";"], "File": "ARMConstantIslandPass19", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68986, "Length": 125, "Cover_Rate": 0.48828125} {"Template_token": ["", "++", "NumJTMoved", ";", "return", "NULL", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "JTBB", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "assert", "(", "isThumb2", "&&", "", ")", ";", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";", "JTBB", "->", "removeSuccessor", "(", "BB", ")", ";", "JTBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "++", "NumJTInserted", ";", "return", "NewBB", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass19", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68987, "Length": 114, "Cover_Rate": 0.4453125} {"Template_token": ["", "MachineFunction", "::", "iterator", "MBBI", "=", "MBB", ";"], "ground_truth": ["if", "(", "std", "::", "next", "(", "MBBI", ")", "==", "MBB", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "false", ";"], "File": "ARMConstantIslandPass19", "Func": "BBHasFallthrough", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68989, "Length": 29, "Cover_Rate": 0.31868131868131866} {"Template_token": ["", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "unsigned", "Growth", ";", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{", "BestGrowth", "=", "Growth", ";", "WaterIter", "=", "IP", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "WaterBB", "->", "getNumber", "(", ")", "<<", "", "<<", "Growth", "<<", "'\\n'", ")", ";", "if", "(", "BestGrowth", "==", "", ")", "return", "true", ";", "}", "if", "(", "IP", "==", "B", ")", "break", ";", "}"], "ground_truth": ["return", "BestGrowth", "!=", "~", "", ";"], "File": "ARMConstantIslandPass19", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68991, "Length": 105, "Cover_Rate": 0.621301775147929} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CC", "=", "", "(", "CC", ")", ";", "unsigned", "CCReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "std", "::", "prev", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";"], "File": "ARMConstantIslandPass19", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68992, "Length": 316, "Cover_Rate": 0.5673249551166966} {"Template_token": ["", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "++", "NumCPEs", ";", "NewIsland", "->", "setAlignment", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "BBInfo", "[", "NewIsland", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Size", ";", "adjustBBOffsetsAfter", "(", "std", "::", "prev", "(", "MachineFunction", "::", "iterator", "(", "NewIsland", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{"], "ground_truth": ["UserMI", "->", "getOperand", "(", "i", ")", ".", "setIndex", "(", "ID", ")", ";"], "File": "ARMConstantIslandPass19", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68993, "Length": 197, "Cover_Rate": 0.397979797979798} {"Template_token": ["", "MachineBasicBlock", "*", "OrigBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "OrigBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "OrigBB", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "std", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "NewWaterList", ".", "insert", "(", "OrigBB", ")", ";", "computeBlockSize", "(", "OrigBB", ")", ";", "computeBlockSize", "(", "NewBB", ")", ";"], "ground_truth": ["adjustBBOffsetsAfter", "(", "OrigBB", ")", ";"], "File": "ARMConstantIslandPass19", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68994, "Length": 266, "Cover_Rate": 0.9204152249134948} {"Template_token": ["", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";"], "ground_truth": ["water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";"], "File": "ARMConstantIslandPass19", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68995, "Length": 142, "Cover_Rate": 0.4913494809688581} {"Template_token": ["", "else", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "computeBlockSize", "(", "MF", ",", "UserMBB", ",", "BBInfo", "[", "UserMBB", "->", "getNumber", "(", ")", "]", ")", ";", "adjustBBOffsetsAfter", "(", "UserMBB", ")", ";", "return", ";", "}", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", "+", "", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";"], "File": "ARMConstantIslandPass23", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68996, "Length": 236, "Cover_Rate": 0.3300699300699301} {"Template_token": ["", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "++", "NumCPEs", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "i", "<<", "", "<<", "Size", "<<", "", "<<", "Align", "<<", "'\\n'", ")", ";"], "File": "ARMConstantIslandPass23", "Func": "doInitialConstPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68997, "Length": 156, "Cover_Rate": 0.46987951807228917} {"Template_token": ["", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "J", "]", ";", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "J", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "KnownBits", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "Unalign", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "PostAlign", ")", "<<", "format", "(", "", ",", "BBInfo", "[", "J", "]", ".", "Size", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass23", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68998, "Length": 65, "Cover_Rate": 0.6565656565656566} {"Template_token": ["", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "J", "]", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "J", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "KnownBits", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "Unalign", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "PostAlign", ")", "<<", "format", "(", "", ",", "BBInfo", "[", "J", "]", ".", "Size", ")", ";"], "File": "ARMConstantIslandPass23", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 68999, "Length": 64, "Cover_Rate": 0.6464646464646465} {"Template_token": ["", "--", "IP", ")", "{", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "unsigned", "Growth", ";", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", "||", "WaterBB", "==", "U", ".", "MI", "->", "getParent", "(", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{", "BestGrowth", "=", "Growth", ";", "WaterIter", "=", "IP", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "WaterBB", ")", "<<", "", "<<", "Growth", "<<", "'\\n'", ")", ";", "if", "(", "CloserWater", "&&", "WaterBB", "==", "U", ".", "MI", "->", "getParent", "(", ")", ")", "return", "true", ";", "if", "(", "!", "CloserWater", "&&", "BestGrowth", "==", "", ")", "return", "true", ";", "}", "if", "(", "IP", "==", "B", ")", "break", ";", "}", "return", "BestGrowth", "!=", "~", "", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass23", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69000, "Length": 140, "Cover_Rate": 0.5533596837944664} {"Template_token": ["", "MachineBasicBlock", "*", "UserBB", "=", "U", ".", "MI", "->", "getParent", "(", ")", ";", "unsigned", "MinNoSplitDisp", "=", "BBInfo", "[", "UserBB", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "if", "(", "CloserWater", "&&", "MinNoSplitDisp", ">", "U", ".", "getMaxDisp", "(", ")", "/", "", ")", "return", "false", ";", "for", "(", "water_iterator", "IP", "=", "std", "::", "prev", "(", "WaterList", ".", "end", "(", ")", ")", ",", "B", "=", "WaterList", ".", "begin", "(", ")", ";", ";", "--", "IP", ")", "{", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "unsigned", "Growth", ";", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", "||", "WaterBB", "==", "U", ".", "MI", "->", "getParent", "(", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{", "BestGrowth", "=", "Growth", ";", "WaterIter", "=", "IP", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "WaterBB", ")", "<<", "", "<<", "Growth", "<<", "'\\n'", ")", ";", "if", "(", "CloserWater", "&&", "WaterBB", "==", "U", ".", "MI", "->", "getParent", "(", ")", ")", "return", "true", ";", "if", "(", "!", "CloserWater", "&&", "BestGrowth", "==", "", ")", "return", "true", ";", "}"], "ground_truth": ["if", "(", "IP", "==", "B", ")", "break", ";"], "File": "ARMConstantIslandPass23", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69001, "Length": 208, "Cover_Rate": 0.8221343873517787} {"Template_token": ["", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "MBB", "->", "addSuccessor", "(", "DestBB", ")", ";", "std", "::", "next", "(", "MBB", "->", "getIterator", "(", ")", ")", "->", "removeSuccessor", "(", "DestBB", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "++", "MBB", "->", "getIterator", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "", "<<", "printMBBReference", "(", "*", "NextBB", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBInfo", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMConstantIslandPass23", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69002, "Length": 304, "Cover_Rate": 0.5305410122164049} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MI", "->", "getParent", "(", ")", ")", "<<", "", "<<", "MaxDisp", "<<", "", "<<", "getOffsetOf", "(", "MI", ")", "<<", "", "<<", "DestOffset", "<<", "", "<<", "int", "(", "DestOffset", "-", "BrOffset", ")", "<<", "", "<<", "*", "MI", ")", ";", "if", "(", "BrOffset", "<=", "DestOffset", ")", "{", "if", "(", "DestOffset", "-", "BrOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "else", "{", "if", "(", "BrOffset", "-", "DestOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass23", "Func": "isBBInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69003, "Length": 93, "Cover_Rate": 0.6503496503496503} {"Template_token": ["", "dbgs", "(", ")", "<<", "", "<<", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "format", "(", "", ",", "UserOffset", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MI", "->", "getParent", "(", ")", ")", "<<", "", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "BBI", ".", "postOffset", "(", ")", ")", "<<", "*", "MI", "<<", "format", "(", "", ",", "CPEOffset", ",", "int", "(", "CPEOffset", "-", "UserOffset", ")", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass23", "Func": "isCPEntryInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69004, "Length": 78, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass24", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69006, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "int", "UOpc", "=", "Opc", ";", "switch", "(", "Opc", ")", "{", "default", ":", "continue", ";", "case", "", ":", "case", "", ":", "T2JumpTables", ".", "push_back", "(", "&", "I", ")", ";", "continue", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";"], "ground_truth": ["break", ";"], "File": "ARMConstantIslandPass24", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69007, "Length": 307, "Cover_Rate": 0.42054794520547945} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "PushPopMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "PushPopMIs", "[", "i", "]", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "}", "return", "MadeChange", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass24", "Func": "undoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69010, "Length": 122, "Cover_Rate": 0.8714285714285714} {"Template_token": ["", "bool", "MadeChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "PushPopMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "PushPopMIs", "[", "i", "]", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", "{"], "ground_truth": ["BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMConstantIslandPass24", "Func": "undoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69011, "Length": 111, "Cover_Rate": 0.7928571428571428} {"Template_token": ["", "MachineFunction", "::", "iterator", "OldPrior", "=", "std", "::", "prev", "(", "BBi", ")", ";", "bool", "B", "=", "TII", "->", "analyzeBranch", "(", "*", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "&", "MF", "->", "front", "(", ")", "&&", "!", "TII", "->", "analyzeBranch", "(", "*", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", ")", ";", "BB", "->", "updateTerminator", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "nullptr", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";"], "ground_truth": ["MachineFunction", "::", "iterator", "MBBI", "=", "++", "JTBB", "->", "getIterator", "(", ")", ";"], "File": "ARMConstantIslandPass25", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69012, "Length": 124, "Cover_Rate": 0.40129449838187703} {"Template_token": ["", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "for", "(", "const", "MachineBasicBlock", "::", "RegisterMaskPair", "&", "RegMaskPair", ":", "BB", "->", "liveins", "(", ")", ")", "NewBB", "->", "addLiveIn", "(", "RegMaskPair", ")", ";", "if", "(", "isThumb2", ")", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";"], "ground_truth": ["NewBB", "->", "addSuccessor", "(", "BB", ")", ";"], "File": "ARMConstantIslandPass25", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69013, "Length": 108, "Cover_Rate": 0.34951456310679613} {"Template_token": ["", "MF", "->", "push_back", "(", "BB", ")", ";", "const", "Align", "MaxAlign", "=", "MCP", "->", "getConstantPoolAlign", "(", ")", ";", "const", "unsigned", "MaxLogAlign", "=", "Log2", "(", "MaxAlign", ")", ";", "BB", "->", "setAlignment", "(", "MaxAlign", ")", ";", "MF", "->", "ensureAlignment", "(", "BB", "->", "getAlignment", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "InsPoint", "(", "MaxLogAlign", "+", "", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "DataLayout", "&", "TD", "=", "MF", "->", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "Align", "Alignment", "=", "CPs", "[", "i", "]", ".", "getAlign", "(", ")", ";", "assert", "(", "isAligned", "(", "Alignment", ",", "Size", ")", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2", "(", "Alignment", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxLogAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";"], "ground_truth": ["CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";"], "File": "ARMConstantIslandPass25", "Func": "doInitialConstPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69014, "Length": 265, "Cover_Rate": 0.7981927710843374} {"Template_token": ["", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "int", "result", "=", "findInRangeCPEntry", "(", "U", ",", "UserOffset", ")", ";", "if", "(", "result", "==", "", ")", "return", "false", ";", "else", "if", "(", "result", "==", "", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "MachineBasicBlock", "*", "NewIsland", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "water_iterator", "IP", ";", "if", "(", "findAvailableWater", "(", "U", ",", "UserOffset", ",", "IP", ",", "CloserWater", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ")", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "NewMBB", "=", "&", "*", "++", "WaterBB", "->", "getIterator", "(", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "&", "*", "--", "NewMBB", "->", "getIterator", "(", ")", ";", "IP", "=", "find", "(", "WaterList", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "const", "Align", "Alignment", "=", "isThumb", "?", "Align", "(", "", ")", ":", "Align", "(", "", ")", ";", "if", "(", "NewMBB", "->", "getAlignment", "(", ")", "<", "Alignment", ")", "NewMBB", "->", "setAlignment", "(", "Alignment", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", "->", "getIterator", "(", ")", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "CPEMI", "->", "getDesc", "(", ")", ")", ".", "addImm", "(", "ID", ")", ".", "add", "(", "CPEMI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "++", "NumCPEs", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "NewIsland", "->", "setAlignment", "(", "getCPEAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "NewIsland", ",", "Size", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "*", "--", "NewIsland", "->", "getIterator", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{"], "ground_truth": ["UserMI", "->", "getOperand", "(", "i", ")", ".", "setIndex", "(", "ID", ")", ";"], "File": "ARMConstantIslandPass25", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69015, "Length": 427, "Cover_Rate": 0.830739299610895} {"Template_token": ["", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "&", "*", "--", "NewMBB", "->", "getIterator", "(", ")", ";", "IP", "=", "find", "(", "WaterList", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "const", "Align", "Alignment", "=", "isThumb", "?", "Align", "(", "", ")", ":", "Align", "(", "", ")", ";", "if", "(", "NewMBB", "->", "getAlignment", "(", ")", "<", "Alignment", ")", "NewMBB", "->", "setAlignment", "(", "Alignment", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", "->", "getIterator", "(", ")", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "CPEMI", "->", "getDesc", "(", ")", ")", ".", "addImm", "(", "ID", ")", ".", "add", "(", "CPEMI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "++", "NumCPEs", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";"], "ground_truth": ["NewIsland", "->", "setAlignment", "(", "getCPEAlign", "(", "U", ".", "CPEMI", ")", ")", ";"], "File": "ARMConstantIslandPass25", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69016, "Length": 210, "Cover_Rate": 0.4085603112840467} {"Template_token": ["", "unsigned", "Opc", "=", "I", ".", "getOpcode", "(", ")", ";", "if", "(", "I", ".", "isBranch", "(", ")", ")", "{", "bool", "isCond", "=", "false", ";", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "int", "UOpc", "=", "Opc", ";", "switch", "(", "Opc", ")", "{", "default", ":", "continue", ";", "case", "", ":", "case", "", ":", "T2JumpTables", ".", "push_back", "(", "&", "I", ")", ";", "continue", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMConstantIslandPass25", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69017, "Length": 384, "Cover_Rate": 0.5099601593625498} {"Template_token": ["", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "if", "(", "!", "BBHasFallthrough", "(", "&", "MBB", ")", ")", "WaterList", ".", "push_back", "(", "&", "MBB", ")", ";", "for", "(", "MachineInstr", "&", "I", ":", "MBB", ")", "{", "if", "(", "I", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "unsigned", "Opc", "=", "I", ".", "getOpcode", "(", ")", ";", "if", "(", "I", ".", "isBranch", "(", ")", ")", "{", "bool", "isCond", "=", "false", ";", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "int", "UOpc", "=", "Opc", ";", "switch", "(", "Opc", ")", "{", "default", ":", "continue", ";", "case", "", ":", "case", "", ":", "T2JumpTables", ".", "push_back", "(", "&", "I", ")", ";", "continue", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{"], "ground_truth": ["unsigned", "Bits", "=", "", ";"], "File": "ARMConstantIslandPass25", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69018, "Length": 335, "Cover_Rate": 0.4448871181938911} {"Template_token": ["", "auto", "FindCmpForCBZ", "=", "[", "this", "]", "(", "ImmBranch", "&", "Br", ",", "ImmCompare", "&", "ImmCmp", ",", "MachineBasicBlock", "*", "DestBB", ")", "{", "ImmCmp", ".", "MI", "=", "nullptr", ";", "ImmCmp", ".", "NewOpc", "=", "", ";", "if", "(", "!", "Br", ".", "MI", "->", "killsRegister", "(", "", ")", ")", "return", "false", ";", "Register", "PredReg", ";", "unsigned", "NewOpc", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "return", "false", ";", "unsigned", "BrOffset", "=", "BBUtils", "->", "getOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", ">=", "DestOffset", "||", "(", "DestOffset", "-", "BrOffset", ")", ">", "", ")", "return", "false", ";", "auto", "*", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MachineInstr", "*", "CmpMI", "=", "findCMPToFoldIntoCBZ", "(", "Br", ".", "MI", ",", "TRI", ")", ";", "if", "(", "!", "CmpMI", "||", "CmpMI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "ImmCmp", ".", "MI", "=", "CmpMI", ";", "ImmCmp", ".", "NewOpc", "=", "NewOpc", ";", "return", "true", ";", "}", ";", "auto", "TryConvertToLE", "=", "[", "this", "]", "(", "ImmBranch", "&", "Br", ",", "ImmCompare", "&", "Cmp", ")", "{", "if", "(", "Br", ".", "MI", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "STI", "->", "hasLOB", "(", ")", "||", "STI", "->", "hasMinSize", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "MBB", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "DestBB", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "", ")", ")", "return", "false", ";", "if", "(", "!", "DT", "->", "dominates", "(", "DestBB", ",", "MBB", ")", ")", "return", "false", ";", "Cmp", ".", "NewOpc", "=", "Cmp", ".", "NewOpc", "==", "", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Br", ".", "MI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "=", "MIB", ";", "++", "NumLEInserted", ";", "return", "true", ";"], "ground_truth": ["}", ";"], "File": "ARMConstantIslandPass25", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69019, "Length": 405, "Cover_Rate": 0.36193029490616624} {"Template_token": ["", "Br", ".", "MI", "=", "MIB", ";", "++", "NumLEInserted", ";", "return", "true", ";", "}", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "ImmBranch", "&", "Br", ":", "reverse", "(", "ImmBranches", ")", ")", "{", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "ExitBB", "=", "&", "MBB", "->", "back", "(", ")", "==", "Br", ".", "MI", "?", "MBB", "->", "getFallThrough", "(", ")", ":", "MBB", "->", "back", "(", ")", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "ImmCompare", "Cmp", ";", "if", "(", "FindCmpForCBZ", "(", "Br", ",", "Cmp", ",", "ExitBB", ")", "&&", "TryConvertToLE", "(", "Br", ",", "Cmp", ")", ")", "{", "DestBB", "=", "ExitBB", ";", "MadeChange", "=", "true", ";", "}", "else", "{", "FindCmpForCBZ", "(", "Br", ",", "Cmp", ",", "DestBB", ")", ";", "MadeChange", "|=", "TryShrinkBranch", "(", "Br", ")", ";", "}", "unsigned", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opcode", "!=", "", "&&", "Opcode", "!=", "", ")", "||", "!", "Cmp", ".", "NewOpc", ")", "continue", ";", "Register", "Reg", "=", "Cmp", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "*", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "KillMI", "=", "Br", ".", "MI", ";", "bool", "RegKilled", "=", "false", ";", "do", "{", "--", "KillMI", ";", "if", "(", "KillMI", "->", "killsRegister", "(", "Reg", ",", "TRI", ")", ")", "{", "KillMI", "->", "clearRegisterKills", "(", "Reg", ",", "TRI", ")", ";", "RegKilled", "=", "true", ";", "break", ";", "}", "}", "while", "(", "KillMI", "!=", "Cmp", ".", "MI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Cmp", ".", "MI", "<<", "", "<<", "*", "Br", ".", "MI", ")", ";", "MachineInstr", "*", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "Br", ".", "MI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Cmp", ".", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "RegKilled", ")", ")", ".", "addMBB", "(", "DestBB", ",", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", ")", ";", "Cmp", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "if", "(", "Br", ".", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "=", "NewBR", ";", "BBUtils", "->", "adjustBBSize", "(", "MBB", ",", "-", "", ")", ";", "}", "else", "if", "(", "MBB", "->", "back", "(", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "MachineInstr", "*", "LastMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "MBB", ",", "-", "LastMI", "->", "getDesc", "(", ")", ".", "getSize", "(", ")", ")", ";", "LastMI", "->", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["BBUtils", "->", "adjustBBOffsetsAfter", "(", "MBB", ")", ";"], "File": "ARMConstantIslandPass25", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69020, "Length": 444, "Cover_Rate": 0.3967828418230563} {"Template_token": ["", "if", "(", "registerDefinedBetween", "(", "IdxReg", ",", "Add", "->", "getNextNode", "(", ")", ",", "MI", ",", "TRI", ")", ")", "continue", ";", "Add", "->", "eraseFromParent", "(", ")", ";", "DeadSize", "+=", "", ";", "}", "else", "{", "if", "(", "Load", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "registerDefinedBetween", "(", "IdxReg", ",", "Load", "->", "getNextNode", "(", ")", ",", "MI", ",", "TRI", ")", ")", "continue", ";", "}", "CanDeleteLEA", "=", "true", ";", "Shift", "->", "eraseFromParent", "(", ")", ";", "Load", "->", "eraseFromParent", "(", ")", ";", "DeadSize", "+=", "", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineInstr", "*", "CPEMI", "=", "User", ".", "CPEMI", ";", "unsigned", "Opc", "=", "ByteOk", "?", "", ":", "", ";", "if", "(", "!", "isThumb2", ")", "Opc", "=", "ByteOk", "?", "", ":", "", ";", "MachineBasicBlock", "::", "iterator", "MI_JT", "=", "MI", ";", "MachineInstr", "*", "NewJTMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI_JT", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "User", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "BaseRegKill", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ".", "addImm", "(", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "", "<<", "*", "NewJTMI", ")", ";", "unsigned", "JTOpc", "=", "ByteOk", "?", "", ":", "", ";", "CPEMI", "->", "setDesc", "(", "TII", "->", "get", "(", "JTOpc", ")", ")", ";", "if", "(", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", ")", "{", "NewJTMI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "", ")", ";", "NewJTMI", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "if", "(", "CanDeleteLEA", ")", "{", "if", "(", "isThumb2", ")", "RemoveDeadAddBetweenLEAAndJT", "(", "User", ".", "MI", ",", "MI", ",", "DeadSize", ")", ";", "User", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "DeadSize", "+=", "isThumb2", "?", "", ":", "", ";", "User", ".", "MI", "=", "NewJTMI", ";", "User", ".", "MaxDisp", "=", "", ";", "User", ".", "NegOk", "=", "false", ";", "User", ".", "IsSoImm", "=", "false", ";", "User", ".", "KnownAlignment", "=", "false", ";", "}", "else", "{", "int", "CPEntryIdx", "=", "JumpTableEntryIndices", "[", "JTI", "]", ";", "auto", "&", "CPEs", "=", "CPEntries", "[", "CPEntryIdx", "]", ";", "auto", "Entry", "=", "find_if", "(", "CPEs", ",", "[", "&", "]", "(", "CPEntry", "&", "E", ")", "{", "return", "E", ".", "CPEMI", "==", "User", ".", "CPEMI", ";", "}", ")", ";", "++", "Entry", "->", "RefCount", ";", "CPUsers", ".", "emplace_back", "(", "CPUser", "(", "NewJTMI", ",", "User", ".", "CPEMI", ",", "", ",", "false", ",", "false", ")", ")", ";", "}", "}", "unsigned", "NewSize", "=", "TII", "->", "getInstSizeInBytes", "(", "*", "NewJTMI", ")", ";", "unsigned", "OrigSize", "=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "int", "Delta", "=", "OrigSize", "-", "NewSize", "+", "DeadSize", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "Delta", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumTBs", ";", "MadeChange", "=", "true", ";", "}"], "ground_truth": ["return", "MadeChange", ";"], "File": "ARMConstantIslandPass25", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69021, "Length": 513, "Cover_Rate": 0.3889310083396513} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Branches", "(", ")", ";", "if", "(", "GenerateTBB", "&&", "!", "STI", "->", "genExecuteOnly", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2JumpTables", "(", ")", ";", "verify", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "if", "(", "CPE", ".", "CPEMI", "&&", "CPE", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "isCPI", "(", ")", ")", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBUtils", "->", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear", "(", ")", ";", "JumpTableEntryIndices", ".", "clear", "(", ")", ";"], "ground_truth": ["JumpTableUserIndices", ".", "clear", "(", ")", ";"], "File": "ARMConstantIslandPass25", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69022, "Length": 345, "Cover_Rate": 0.4921540656205421} {"Template_token": ["", "assert", "(", "std", "::", "is_sorted", "(", "MF", "->", "begin", "(", ")", ",", "MF", "->", "end", "(", ")", ",", "[", "&", "BBInfo", "]", "(", "const", "MachineBasicBlock", "&", "LHS", ",", "const", "MachineBasicBlock", "&", "RHS", ")", "{", "return", "BBInfo", "[", "LHS", ".", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", "<", "BBInfo", "[", "RHS", ".", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "}", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CPUsers", ".", "size", "(", ")", "<<", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "i", "]", ";", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "if", "(", "isCPEntryInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", "+", "", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass25", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69023, "Length": 164, "Cover_Rate": 0.780952380952381} {"Template_token": ["", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "assert", "(", "std", "::", "is_sorted", "(", "MF", "->", "begin", "(", ")", ",", "MF", "->", "end", "(", ")", ",", "[", "&", "BBInfo", "]", "(", "const", "MachineBasicBlock", "&", "LHS", ",", "const", "MachineBasicBlock", "&", "RHS", ")", "{", "return", "BBInfo", "[", "LHS", ".", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", "<", "BBInfo", "[", "RHS", ".", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "}", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CPUsers", ".", "size", "(", ")", "<<", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "i", "]", ";", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";"], "ground_truth": ["if", "(", "isCPEntryInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", "+", "", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{"], "File": "ARMConstantIslandPass25", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69024, "Length": 162, "Cover_Rate": 0.7714285714285715} {"Template_token": ["", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";"], "ground_truth": ["std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";"], "File": "ARMConstantIslandPass26", "Func": "doInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69025, "Length": 147, "Cover_Rate": 0.4049586776859504} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "BB", ")", ";", "unsigned", "MaxAlign", "=", "Log2_32", "(", "MCP", "->", "getConstantPoolAlignment", "(", ")", ")", ";", "BB", "->", "setAlignment", "(", "AlignConstantIslands", "?", "MaxAlign", ":", "", ")", ";", "MF", "->", "ensureAlignment", "(", "BB", "->", "getAlignment", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "InsPoint", "(", "MaxAlign", "+", "", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "TargetData", "&", "TD", "=", "*", "MF", "->", "getTarget", "(", ")", ".", "getTargetData", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";"], "ground_truth": ["CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";"], "File": "ARMConstantIslandPass26", "Func": "doInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69026, "Length": 251, "Cover_Rate": 0.6914600550964187} {"Template_token": ["", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", "->", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "}", "unsigned", "CPI", "=", "I", "->", "getOperand", "(", "op", ")", ".", "getIndex", "(", ")", ";", "MachineInstr", "*", "CPEMI", "=", "CPEMIs", "[", "CPI", "]", ";", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "Bits", ")", "-", "", ")", "*", "Scale", ";", "CPUsers", ".", "push_back", "(", "CPUser", "(", "I", ",", "CPEMI", ",", "MaxOffs", ",", "NegOk", ",", "IsSoImm", ")", ")", ";", "CPEntry", "*", "CPE", "=", "findConstPoolEntry", "(", "CPI", ",", "CPEMI", ")", ";", "assert", "(", "CPE", "&&", "", ")", ";", "CPE", "->", "RefCount", "++", ";", "break", ";", "}", "}"], "ground_truth": ["if", "(", "isThumb", "&&", "!", "MBB", ".", "empty", "(", ")", "&&", "MBB", ".", "begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "(", "Offset", "%", "", ")", "!=", "", "||", "HasInlineAsm", ")", ")", "MBBSize", "+=", "", ";"], "File": "ARMConstantIslandPass27", "Func": "InitialFunctionScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69027, "Length": 307, "Cover_Rate": 0.3633136094674556} {"Template_token": ["", "MachineBasicBlock", "*", "TBB", "=", "nullptr", ",", "*", "FBB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "Cond", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "CondPrior", ";", "MachineFunction", "::", "iterator", "BBi", "=", "BB", ";", "MachineFunction", "::", "iterator", "OldPrior", "=", "std", "::", "prev", "(", "BBi", ")", ";", "bool", "B", "=", "TII", "->", "AnalyzeBranch", "(", "*", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "MF", "->", "begin", "(", ")", "&&", "!", "TII", "->", "AnalyzeBranch", "(", "*", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", ")", ";", "BB", "->", "updateTerminator", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "nullptr", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "JTBB", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "assert", "(", "isThumb2", "&&", "", ")", ";", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";"], "ground_truth": ["JTBB", "->", "removeSuccessor", "(", "BB", ")", ";"], "File": "ARMConstantIslandPass28", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69028, "Length": 223, "Cover_Rate": 0.87109375} {"Template_token": ["", "MachineFunction", "::", "iterator", "MBBI", "=", "JTBB", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "assert", "(", "isThumb2", "&&", "", ")", ";", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";", "JTBB", "->", "removeSuccessor", "(", "BB", ")", ";", "JTBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "++", "NumJTInserted", ";", "return", "NewBB", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass28", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69029, "Length": 92, "Cover_Rate": 0.359375} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "UserMBB", "->", "getNumber", "(", ")", "<<", "format", "(", "", ",", "CPEOffset", ")", ")", ";", "NewMBB", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "UserMBB", ")", ")", ";", "int", "UncondBr", "=", "isThumb", "?", "(", "(", "isThumb2", ")", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ";", "else", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "BBInfo", "[", "UserMBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Delta", ";", "adjustBBOffsetsAfter", "(", "UserMBB", ")", ";", "return", ";", "}", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}"], "ground_truth": ["unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "File": "ARMConstantIslandPass28", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69030, "Length": 318, "Cover_Rate": 0.4847560975609756} {"Template_token": ["", "MF", "->", "ensureAlignment", "(", "BB", "->", "getAlignment", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "InsPoint", "(", "MaxAlign", "+", "", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "DataLayout", "&", "TD", "=", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";"], "ground_truth": ["++", "NumCPEs", ";"], "File": "ARMConstantIslandPass28", "Func": "doInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69031, "Length": 260, "Cover_Rate": 0.7428571428571429} {"Template_token": ["", "int", "ConstantIslands", "::", "findInRangeCPEntry", "(", "CPUser", "&", "U", ",", "unsigned", "UserOffset", ")", "{", "MachineInstr", "*", "UserMI", "=", "U", ".", "MI", ";", "MachineInstr", "*", "CPEMI", "=", "U", ".", "CPEMI", ";", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "", ";", "}", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";"], "ground_truth": ["std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";"], "File": "ARMConstantIslandPass28", "Func": "findInRangeCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69032, "Length": 94, "Cover_Rate": 0.3298245614035088} {"Template_token": ["", "for", "(", "unsigned", "k", "=", "", ",", "eee", "=", "AddrMI", "->", "getNumOperands", "(", ")", ";", "k", "!=", "eee", ";", "++", "k", ")", "{", "const", "MachineOperand", "&", "MO", "=", "AddrMI", "->", "getOperand", "(", "k", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isKill", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "IdxReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "}", "if", "(", "!", "OptOk", ")", "continue", ";", "for", "(", "--", "PrevI", ";", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ";", "--", "PrevI", ")", ";", "MachineInstr", "*", "LeaMI", "=", "PrevI", ";", "if", "(", "(", "LeaMI", "->", "getOpcode", "(", ")", "!=", "", "&&", "LeaMI", "->", "getOpcode", "(", ")", "!=", "", ")", "||", "LeaMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "OptOk", "=", "false", ";", "if", "(", "!", "OptOk", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "AddrMI", "<<", "", "<<", "*", "LeaMI", ")", ";", "unsigned", "Opc", "=", "ByteOk", "?", "", ":", "", ";", "MachineInstr", "*", "NewJTMI", "=", "BuildMI", "(", "MBB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "JTOpIdx", "+", "", ")", ".", "getImm", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "*", "NewJTMI", ")", ";", "unsigned", "NewSize", "=", "TII", "->", "GetInstSizeInBytes", "(", "NewJTMI", ")", ";", "unsigned", "OrigSize", "=", "TII", "->", "GetInstSizeInBytes", "(", "AddrMI", ")", ";", "OrigSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "LeaMI", ")", ";", "OrigSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";", "AddrMI", "->", "eraseFromParent", "(", ")", ";", "LeaMI", "->", "eraseFromParent", "(", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "int", "delta", "=", "OrigSize", "-", "NewSize", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumTBs", ";", "MadeChange", "=", "true", ";", "}", "}", "return", "MadeChange", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass28", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69033, "Length": 391, "Cover_Rate": 0.46882494004796166} {"Template_token": ["", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "bool", "ByteOk", "=", "true", ";", "bool", "HalfWordOk", "=", "true", ";", "unsigned", "JTOffset", "=", "getOffsetOf", "(", "MI", ")", "+", "", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "unsigned", "DstOffset", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "ByteOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", "ByteOk", "=", "false", ";", "unsigned", "TBHLimit", "=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "--", "PrevI", ";", "if", "(", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "continue", ";", "MachineInstr", "*", "AddrMI", "=", "PrevI", ";"], "ground_truth": ["bool", "OptOk", "=", "true", ";"], "File": "ARMConstantIslandPass28", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69034, "Length": 301, "Cover_Rate": 0.3609112709832134} {"Template_token": ["", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "int", "JTNumber", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "int", "DTNumber", "=", "MBB", "->", "getNumber", "(", ")", ";", "if", "(", "DTNumber", "<", "JTNumber", ")", "{"], "ground_truth": ["MachineBasicBlock", "*", "NewBB", "=", "adjustJTTargetBlockForward", "(", "MBB", ",", "MI", "->", "getParent", "(", ")", ")", ";"], "File": "ARMConstantIslandPass28", "Func": "reorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69035, "Length": 150, "Cover_Rate": 0.5597014925373134} {"Template_token": ["", "int", "JTNumber", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "int", "DTNumber", "=", "MBB", "->", "getNumber", "(", ")", ";", "if", "(", "DTNumber", "<", "JTNumber", ")", "{", "MachineBasicBlock", "*", "NewBB", "=", "adjustJTTargetBlockForward", "(", "MBB", ",", "MI", "->", "getParent", "(", ")", ")", ";", "if", "(", "NewBB", ")", "MJTI", "->", "ReplaceMBBInJumpTable", "(", "JTI", ",", "JTBBs", "[", "j", "]", ",", "NewBB", ")", ";"], "ground_truth": ["MadeChange", "=", "true", ";"], "File": "ARMConstantIslandPass28", "Func": "reorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69036, "Length": 116, "Cover_Rate": 0.43283582089552236} {"Template_token": ["", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear", "(", ")", ";"], "ground_truth": ["ImmBranches", ".", "clear", "(", ")", ";"], "File": "ARMConstantIslandPass28", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69037, "Length": 332, "Cover_Rate": 0.5561139028475712} {"Template_token": ["", "bool", "IdxRegKill", "=", "true", ";", "if", "(", "isThumb2", ")", "{", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "PreservedBaseReg", "=", "preserveBaseRegister", "(", "MI", ",", "User", ".", "MI", ",", "DeadSize", ",", "CanDeleteLEA", ",", "BaseRegKill", ")", ";", "if", "(", "!", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", "&&", "!", "PreservedBaseReg", ")", "continue", ";", "}", "else", "{", "unsigned", "BaseReg", "=", "User", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "User", ".", "MI", "->", "getIterator", "(", ")", "==", "User", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "continue", ";", "MachineInstr", "*", "Shift", "=", "User", ".", "MI", "->", "getPrevNode", "(", ")", ";", "if", "(", "Shift", "->", "getOpcode", "(", ")", "!=", "", "||", "Shift", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", "||", "!", "Shift", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "continue", ";", "IdxReg", "=", "Shift", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "ShiftedIdxReg", "=", "Shift", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "IdxReg", "&&", "!", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", ")", "continue", ";", "MachineInstr", "*", "Load", "=", "User", ".", "MI", "->", "getNextNode", "(", ")", ";", "if", "(", "Load", "->", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "Load", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "BaseReg", "||", "Load", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "ShiftedIdxReg", "||", "!", "Load", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "continue", ";", "auto", "*", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "registerDefinedBetween", "(", "BaseReg", ",", "Load", "->", "getNextNode", "(", ")", ",", "MBB", "->", "end", "(", ")", ",", "TRI", ")", ")", "continue", ";", "if", "(", "isPositionIndependent_ROPI_PIP", ")", "{", "MachineInstr", "*", "Add", "=", "Load", "->", "getNextNode", "(", ")", ";", "if", "(", "Add", "->", "getOpcode", "(", ")", "!=", "", "||", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "BaseReg", "||", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Load", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "||", "!", "Add", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "continue", ";", "if", "(", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "registerDefinedBetween", "(", "IdxReg", ",", "Add", "->", "getNextNode", "(", ")", ",", "MI", ",", "TRI", ")", ")", "continue", ";", "Add", "->", "eraseFromParent", "(", ")", ";", "DeadSize", "+=", "", ";", "}", "else", "{"], "ground_truth": ["if", "(", "Load", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "continue", ";"], "File": "ARMConstantIslandPass2", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69039, "Length": 465, "Cover_Rate": 0.3563218390804598} {"Template_token": ["", "MachineBasicBlock", "*", "ConstantIslands", "::", "adjustJTTargetBlockForward", "(", "unsigned", "JTI", ",", "MachineBasicBlock", "*", "BB", ",", "MachineBasicBlock", "*", "JTBB", ")", "{", "MachineBasicBlock", "*", "TBB", "=", "nullptr", ",", "*", "FBB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "Cond", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "CondPrior", ";", "MachineFunction", "::", "iterator", "BBi", "=", "BB", "->", "getIterator", "(", ")", ";", "MachineFunction", "::", "iterator", "OldPrior", "=", "std", "::", "prev", "(", "BBi", ")", ";", "MachineFunction", "::", "iterator", "OldNext", "=", "std", "::", "next", "(", "BBi", ")", ";", "bool", "B", "=", "TII", "->", "analyzeBranch", "(", "*", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "&", "MF", "->", "front", "(", ")", "&&", "!", "TII", "->", "analyzeBranch", "(", "*", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", "BB", ")", ";", "BB", "->", "updateTerminator", "(", "OldNext", "!=", "MF", "->", "end", "(", ")", "?", "&", "*", "OldNext", ":", "nullptr", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "nullptr", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "JTBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "for", "(", "const", "MachineBasicBlock", "::", "RegisterMaskPair", "&", "RegMaskPair", ":", "BB", "->", "liveins", "(", ")", ")", "NewBB", "->", "addLiveIn", "(", "RegMaskPair", ")", ";", "if", "(", "isThumb2", ")", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";", "JTBB", "->", "replaceSuccessor", "(", "BB", ",", "NewBB", ")", ";", "if", "(", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "branchTargetEnforcement", "(", ")", ")", "fixupBTI", "(", "JTI", ",", "*", "BB", ",", "*", "NewBB", ")", ";", "++", "NumJTInserted", ";", "return", "NewBB", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass33", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69041, "Length": 356, "Cover_Rate": 0.978021978021978} {"Template_token": ["", "bool", "B", "=", "TII", "->", "analyzeBranch", "(", "*", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "&", "MF", "->", "front", "(", ")", "&&", "!", "TII", "->", "analyzeBranch", "(", "*", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", "BB", ")", ";", "BB", "->", "updateTerminator", "(", "OldNext", "!=", "MF", "->", "end", "(", ")", "?", "&", "*", "OldNext", ":", "nullptr", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "nullptr", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "JTBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "for", "(", "const", "MachineBasicBlock", "::", "RegisterMaskPair", "&", "RegMaskPair", ":", "BB", "->", "liveins", "(", ")", ")", "NewBB", "->", "addLiveIn", "(", "RegMaskPair", ")", ";", "if", "(", "isThumb2", ")", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";", "JTBB", "->", "replaceSuccessor", "(", "BB", ",", "NewBB", ")", ";", "if", "(", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "branchTargetEnforcement", "(", ")", ")", "fixupBTI", "(", "JTI", ",", "*", "BB", ",", "*", "NewBB", ")", ";", "++", "NumJTInserted", ";", "return", "NewBB", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass33", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69042, "Length": 276, "Cover_Rate": 0.7582417582417582} {"Template_token": ["", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "CPEntry", "&", "CPE", ":", "CPEs", ")", "if", "(", "CPE", ".", "CPEMI", "==", "CPEMI", ")", "return", "&", "CPE", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMConstantIslandPass33", "Func": "findConstPoolEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69043, "Length": 37, "Cover_Rate": 0.6727272727272727} {"Template_token": ["", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPE", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", ",", "U", ".", "NegOk", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "CPE", ".", "CPI", "<<", "", ")", ";", "U", ".", "CPEMI", "=", "CPE", ".", "CPEMI", ";", "for", "(", "MachineOperand", "&", "MO", ":", "UserMI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "MO", ".", "setIndex", "(", "CPE", ".", "CPI", ")", ";", "break", ";", "}"], "ground_truth": ["CPE", ".", "RefCount", "++", ";"], "File": "ARMConstantIslandPass33", "Func": "findInRangeCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69044, "Length": 89, "Cover_Rate": 0.39732142857142855} {"Template_token": ["", "assert", "(", "isThumb2", "&&", "", ")", ";", "BuildMI", "(", "NewBB", ",", "NewBB", ".", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "const", "MachineJumpTableInfo", "&", "MJTI", "=", "*", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "MachineJumpTableEntry", "&", "JTE", "=", "MJTI", ".", "getJumpTables", "(", ")", "[", "JTI", "]", ";", "for", "(", "const", "MachineBasicBlock", "*", "MBB", ":", "JTE", ".", "MBBs", ")", "{", "if", "(", "MBB", "!=", "&", "OldBB", ")", "continue", ";", "--", "BlockJumpTableRefCount", "[", "MBB", "]", ";"], "ground_truth": ["++", "BlockJumpTableRefCount", "[", "&", "NewBB", "]", ";"], "File": "ARMConstantIslandPass33", "Func": "fixupBTI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69045, "Length": 89, "Cover_Rate": 0.47593582887700536} {"Template_token": ["", "void", "ConstantIslands", "::", "fixupBTI", "(", "unsigned", "JTI", ",", "MachineBasicBlock", "&", "OldBB", ",", "MachineBasicBlock", "&", "NewBB", ")", "{", "assert", "(", "isThumb2", "&&", "", ")", ";", "BuildMI", "(", "NewBB", ",", "NewBB", ".", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "const", "MachineJumpTableInfo", "&", "MJTI", "=", "*", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "MachineJumpTableEntry", "&", "JTE", "=", "MJTI", ".", "getJumpTables", "(", ")", "[", "JTI", "]", ";", "for", "(", "const", "MachineBasicBlock", "*", "MBB", ":", "JTE", ".", "MBBs", ")", "{", "if", "(", "MBB", "!=", "&", "OldBB", ")", "continue", ";"], "ground_truth": ["--", "BlockJumpTableRefCount", "[", "MBB", "]", ";"], "File": "ARMConstantIslandPass33", "Func": "fixupBTI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69046, "Length": 99, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "unsigned", "Opcode", "=", "U", ".", "MI", "->", "getOpcode", "(", ")", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Scale", "=", "", ";", "unsigned", "Bits", "=", "", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "if", "(", "isLowRegister", "(", "U", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "isLowRegister", "(", "U", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMConstantIslandPass33", "Func": "optimizeThumb2Instructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69049, "Length": 109, "Cover_Rate": 0.4007352941176471} {"Template_token": ["", "unsigned", "Opcode", "=", "U", ".", "MI", "->", "getOpcode", "(", ")", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Scale", "=", "", ";", "unsigned", "Bits", "=", "", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "if", "(", "isLowRegister", "(", "U", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "isLowRegister", "(", "U", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass33", "Func": "optimizeThumb2Instructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69050, "Length": 107, "Cover_Rate": 0.39338235294117646} {"Template_token": ["", "bool", "ConstantIslands", "::", "removeUnusedCPEntries", "(", ")", "{", "unsigned", "MadeChange", "=", "false", ";", "for", "(", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", ":", "CPEntries", ")", "{", "for", "(", "CPEntry", "&", "CPE", ":", "CPEs", ")", "{", "if", "(", "CPE", ".", "RefCount", "==", "", "&&", "CPE", ".", "CPEMI", ")", "{", "removeDeadCPEMI", "(", "CPE", ".", "CPEMI", ")", ";", "CPE", ".", "CPEMI", "=", "nullptr", ";", "MadeChange", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass33", "Func": "removeUnusedCPEntries", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69051, "Length": 67, "Cover_Rate": 0.9305555555555556} {"Template_token": ["", "for", "(", "CPEntry", "&", "CPE", ":", "CPEs", ")", "{"], "ground_truth": ["if", "(", "CPE", ".", "RefCount", "==", "", "&&", "CPE", ".", "CPEMI", ")", "{"], "File": "ARMConstantIslandPass33", "Func": "removeUnusedCPEntries", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69052, "Length": 22, "Cover_Rate": 0.3055555555555556} {"Template_token": ["", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "JTBBs", ")", "{", "int", "DTNumber", "=", "MBB", "->", "getNumber", "(", ")", ";", "if", "(", "DTNumber", "<", "JTNumber", ")", "{", "MachineBasicBlock", "*", "NewBB", "=", "adjustJTTargetBlockForward", "(", "JTI", ",", "MBB", ",", "MI", "->", "getParent", "(", ")", ")", ";", "if", "(", "NewBB", ")", "MJTI", "->", "ReplaceMBBInJumpTable", "(", "JTI", ",", "MBB", ",", "NewBB", ")", ";", "MadeChange", "=", "true", ";", "}", "}", "}", "return", "MadeChange", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass33", "Func": "reorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69053, "Length": 86, "Cover_Rate": 0.3524590163934426} {"Template_token": ["", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "int", "JTNumber", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "*", "MBB", ":", "JTBBs", ")", "{"], "File": "ARMConstantIslandPass33", "Func": "reorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69054, "Length": 87, "Cover_Rate": 0.35655737704918034} {"Template_token": ["", "bool", "GenerateTBB", "=", "isThumb2", "||", "(", "isThumb1", "&&", "SynthesizeThumb1TBB", ")", ";", "if", "(", "STI", "->", "hardenSlsRetBr", "(", ")", ")", "GenerateTBB", "=", "false", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "GenerateTBB", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "MadeChange", "|=", "AlignBlocks", "(", "MF", ",", "STI", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialConstPlacement", "(", "CPEMIs", ")", ";", "if", "(", "MF", "->", "getJumpTableInfo", "(", ")", ")", "doInitialJumpTablePlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "Align", "(", "", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Branches", "(", ")", ";", "if", "(", "GenerateTBB", "&&", "!", "STI", "->", "genExecuteOnly", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2JumpTables", "(", ")", ";", "verify", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "if", "(", "CPE", ".", "CPEMI", "&&", "CPE", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "isCPI", "(", ")", ")", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass33", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69055, "Length": 490, "Cover_Rate": 0.6730769230769231} {"Template_token": ["", "if", "(", "!", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "branchTargetEnforcement", "(", ")", ")", "return", ";", "if", "(", "const", "MachineJumpTableInfo", "*", "JTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ")", "for", "(", "const", "MachineJumpTableEntry", "&", "JTE", ":", "JTI", "->", "getJumpTables", "(", ")", ")", "for", "(", "const", "MachineBasicBlock", "*", "MBB", ":", "JTE", ".", "MBBs", ")", "{", "if", "(", "isAlwaysIndirectTarget", "(", "*", "MBB", ")", ")", "BlockJumpTableRefCount", "[", "MBB", "]", "=", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";"], "ground_truth": ["else", "++", "BlockJumpTableRefCount", "[", "MBB", "]", ";"], "File": "ARMConstantIslandPass33", "Func": "scanFunctionJumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69056, "Length": 87, "Cover_Rate": 0.5686274509803921} {"Template_token": ["", "for", "(", "CPUser", "&", "U", ":", "CPUsers", ")", "{", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "if", "(", "isCPEntryInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", "+", "", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "ARMConstantIslandPass33", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69057, "Length": 56, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "&", "*", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "", "<<", "LogAlign", ";", "EndInsertOffset", "-=", "", "<<", "LogAlign", ";", "}", "EndInsertOffset", "+=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "LastIT", "=", "&", "*", "MI", ";", "}", "--", "MI", ";", "if", "(", "LastIT", ")", "{"], "ground_truth": ["unsigned", "PredReg", "=", "", ";"], "File": "ARMConstantIslandPass34", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69058, "Length": 221, "Cover_Rate": 0.31392045454545453} {"Template_token": ["", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", "+", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "&", "*", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "", "<<", "LogAlign", ";"], "ground_truth": ["EndInsertOffset", "-=", "", "<<", "LogAlign", ";"], "File": "ARMConstantIslandPass34", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69059, "Length": 282, "Cover_Rate": 0.4005681818181818} {"Template_token": ["", "BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", "{", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["MadeChange", "=", "true", ";"], "File": "ARMConstantIslandPass35", "Func": "undoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69062, "Length": 95, "Cover_Rate": 0.5080213903743316} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "PushPopMIs", "[", "i", "]", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", "{", "MI", "->", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "}", "return", "MadeChange", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass35", "Func": "undoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69063, "Length": 142, "Cover_Rate": 0.7593582887700535} {"Template_token": ["", "if", "(", "std", "::", "find", "(", "MBB", "->", "succ_begin", "(", ")", ",", "MBB", "->", "succ_end", "(", ")", ",", "NextBB", ")", "==", "MBB", "->", "succ_end", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "TBB", ",", "*", "FBB", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "Cond", ";", "bool", "TooDifficult", "=", "TII", "->", "AnalyzeBranch", "(", "*", "MBB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "return", "TooDifficult", "||", "FBB", "==", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass36", "Func": "BBHasFallthrough", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69064, "Length": 70, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", "+", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "", "<<", "LogAlign", ";", "EndInsertOffset", "-=", "", "<<", "LogAlign", ";", "}", "EndInsertOffset", "+=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "LastIT", "=", "MI", ";", "}", "--", "MI", ";", "if", "(", "LastIT", ")", "{", "unsigned", "PredReg", "=", "", ";"], "ground_truth": ["", "CC", "=", "getITInstrPredicate", "(", "MI", ",", "PredReg", ")", ";"], "File": "ARMConstantIslandPass36", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69065, "Length": 363, "Cover_Rate": 0.5283842794759825} {"Template_token": ["", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "++", "NumCPEs", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "i", "<<", "", "<<", "Size", "<<", "", "<<", "Align", "<<", "'\\n'", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass36", "Func": "doInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69066, "Length": 195, "Cover_Rate": 0.5571428571428572} {"Template_token": ["", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "++", "NumCPEs", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "i", "<<", "", "<<", "Size", "<<", "", "<<", "Align", "<<", "'\\n'", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass36", "Func": "doInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69067, "Length": 178, "Cover_Rate": 0.5085714285714286} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "--", "PrevI", ";", "if", "(", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "continue", ";", "MachineInstr", "*", "AddrMI", "=", "PrevI", ";", "bool", "OptOk", "=", "true", ";", "for", "(", "unsigned", "k", "=", "", ",", "eee", "=", "AddrMI", "->", "getNumOperands", "(", ")", ";", "k", "!=", "eee", ";", "++", "k", ")", "{", "const", "MachineOperand", "&", "MO", "=", "AddrMI", "->", "getOperand", "(", "k", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isKill", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "IdxReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "}", "if", "(", "!", "OptOk", ")", "continue", ";", "for", "(", "--", "PrevI", ";", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ";", "--", "PrevI", ")", ";", "MachineInstr", "*", "LeaMI", "=", "PrevI", ";", "if", "(", "(", "LeaMI", "->", "getOpcode", "(", ")", "!=", "", "&&", "LeaMI", "->", "getOpcode", "(", ")", "!=", "", ")", "||", "LeaMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "OptOk", "=", "false", ";", "if", "(", "!", "OptOk", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "AddrMI", "<<", "", "<<", "*", "LeaMI", ")", ";", "unsigned", "Opc", "=", "ByteOk", "?", "", ":", "", ";", "MachineBasicBlock", "::", "iterator", "MI_JT", "=", "MI", ";", "MachineInstr", "*", "NewJTMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI_JT", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "JTOpIdx", "+", "", ")", ".", "getImm", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "*", "NewJTMI", ")", ";", "unsigned", "NewSize", "=", "TII", "->", "GetInstSizeInBytes", "(", "NewJTMI", ")", ";", "unsigned", "OrigSize", "=", "TII", "->", "GetInstSizeInBytes", "(", "AddrMI", ")", ";", "OrigSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "LeaMI", ")", ";", "OrigSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";"], "ground_truth": ["AddrMI", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMConstantIslandPass36", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69068, "Length": 402, "Cover_Rate": 0.476303317535545} {"Template_token": ["", "bool", "MadeChange", "=", "false", ";", "if", "(", "isThumb2", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "if", "(", "!", "isThumb1", ")", "MF", "->", "ensureAlignment", "(", "", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialPlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";"], "ground_truth": ["CPUsers", ".", "clear", "(", ")", ";"], "File": "ARMConstantIslandPass36", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69069, "Length": 425, "Cover_Rate": 0.7264957264957265} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear", "(", ")", ";"], "ground_truth": ["ImmBranches", ".", "clear", "(", ")", ";"], "File": "ARMConstantIslandPass38", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69070, "Length": 226, "Cover_Rate": 0.37666666666666665} {"Template_token": ["", "STI", "=", "&", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "isPositionIndependentOrROPI", "=", "STI", "->", "getTargetLowering", "(", ")", "->", "isPositionIndependent", "(", ")", "||", "STI", "->", "isROPI", "(", ")", ";", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "bool", "GenerateTBB", "=", "isThumb2", "||", "(", "isThumb1", "&&", "SynthesizeThumb1TBB", ")", ";", "if", "(", "STI", "->", "hardenSlsRetBr", "(", ")", ")", "GenerateTBB", "=", "false", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "GenerateTBB", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "MadeChange", "|=", "AlignBlocks", "(", "MF", ",", "STI", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialConstPlacement", "(", "CPEMIs", ")", ";", "if", "(", "MF", "->", "getJumpTableInfo", "(", ")", ")", "doInitialJumpTablePlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "Align", "(", "", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";"], "ground_truth": ["NewWaterList", ".", "clear", "(", ")", ";"], "File": "ARMConstantIslandPass39", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69071, "Length": 340, "Cover_Rate": 0.4702627939142462} {"Template_token": ["", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Branches", "(", ")", ";", "if", "(", "GenerateTBB", "&&", "!", "STI", "->", "genExecuteOnly", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2JumpTables", "(", ")", ";", "verify", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "if", "(", "CPE", ".", "CPEMI", "&&", "CPE", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "isCPI", "(", ")", ")", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBUtils", "->", "clear", "(", ")", ";"], "ground_truth": ["WaterList", ".", "clear", "(", ")", ";"], "File": "ARMConstantIslandPass39", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69072, "Length": 246, "Cover_Rate": 0.34024896265560167} {"Template_token": ["", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "JTBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "assert", "(", "isThumb2", "&&", "", ")", ";", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";"], "ground_truth": ["JTBB", "->", "replaceSuccessor", "(", "BB", ",", "NewBB", ")", ";"], "File": "ARMConstantIslandPass3", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69073, "Length": 98, "Cover_Rate": 0.3798449612403101} {"Template_token": ["", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "std", "::", "next", "(", "MBBI", ")", ";"], "ground_truth": ["if", "(", "std", "::", "find", "(", "MBB", "->", "succ_begin", "(", ")", ",", "MBB", "->", "succ_end", "(", ")", ",", "NextBB", ")", "==", "MBB", "->", "succ_end", "(", ")", ")", "return", "false", ";"], "File": "ARMConstantIslandPass3", "Func": "BBHasFallthrough", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69074, "Length": 43, "Cover_Rate": 0.3412698412698413} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBInfo", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMConstantIslandPass3", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69076, "Length": 238, "Cover_Rate": 0.4311594202898551} {"Template_token": ["", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "AllVRegsAllocated", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass3", "Func": "getRequiredProperties", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69077, "Length": 15, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "MachineFunctionProperties", "getRequiredProperties", "(", ")", "const", "override", "{", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "AllVRegsAllocated", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass3", "Func": "getRequiredProperties", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69078, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "water_iterator", "IP", ";", "if", "(", "findAvailableWater", "(", "U", ",", "UserOffset", ",", "IP", ",", "CloserWater", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ")", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "NewMBB", "=", "&", "*", "++", "WaterBB", "->", "getIterator", "(", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "&", "*", "--", "NewMBB", "->", "getIterator", "(", ")", ";", "IP", "=", "std", "::", "find", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", "->", "getIterator", "(", ")", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";"], "ground_truth": ["U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "CPEMI", "->", "getDesc", "(", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addOperand", "(", "CPEMI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Size", ")", ";"], "File": "ARMConstantIslandPass3", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69079, "Length": 220, "Cover_Rate": 0.4480651731160896} {"Template_token": ["", "default", ":", "continue", ";", "case", "", ":", "T2JumpTables", ".", "push_back", "(", "&", "I", ")", ";", "continue", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMConstantIslandPass3", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69080, "Length": 298, "Cover_Rate": 0.4238975817923186} {"Template_token": ["", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", "<", "DestOffset", "&&", "(", "DestOffset", "-", "BrOffset", ")", "<=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "Br", ".", "MI", ";", "if", "(", "CmpMI", "!=", "Br", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "(", "*", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", "&&", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "isLowRegister", "(", "Reg", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "CmpMI", "<<", "", "<<", "*", "Br", ".", "MI", ")", ";", "MachineInstr", "*", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "CmpMI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addMBB", "(", "DestBB", ",", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", ")", ";", "CmpMI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["Br", ".", "MI", "=", "NewBR", ";"], "File": "ARMConstantIslandPass3", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69081, "Length": 219, "Cover_Rate": 0.3487261146496815} {"Template_token": ["", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", "<", "DestOffset", "&&", "(", "DestOffset", "-", "BrOffset", ")", "<=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "Br", ".", "MI", ";", "if", "(", "CmpMI", "!=", "Br", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "(", "*", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", "&&", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "isLowRegister", "(", "Reg", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "CmpMI", "<<", "", "<<", "*", "Br", ".", "MI", ")", ";"], "ground_truth": ["MachineInstr", "*", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "CmpMI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addMBB", "(", "DestBB", ",", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", ")", ";"], "File": "ARMConstantIslandPass3", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69082, "Length": 199, "Cover_Rate": 0.31687898089171973} {"Template_token": ["", "if", "(", "ByteOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", "ByteOk", "=", "false", ";", "unsigned", "TBHLimit", "=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "continue", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "CPUser", "&", "User", "=", "CPUsers", "[", "JumpTableUserIndices", "[", "JTI", "]", "]", ";", "unsigned", "DeadSize", "=", "", ";", "bool", "CanDeleteLEA", "=", "false", ";", "bool", "BaseRegKill", "=", "false", ";", "bool", "PreservedBaseReg", "=", "preserveBaseRegister", "(", "MI", ",", "User", ".", "MI", ",", "DeadSize", ",", "CanDeleteLEA", ",", "BaseRegKill", ")", ";", "if", "(", "!", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", "&&", "!", "PreservedBaseReg", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineInstr", "*", "CPEMI", "=", "User", ".", "CPEMI", ";", "unsigned", "Opc", "=", "ByteOk", "?", "", ":", "", ";", "MachineBasicBlock", "::", "iterator", "MI_JT", "=", "MI", ";", "MachineInstr", "*", "NewJTMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI_JT", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "User", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "BaseRegKill", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ".", "addImm", "(", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "*", "NewJTMI", ")", ";", "unsigned", "JTOpc", "=", "ByteOk", "?", "", ":", "", ";", "CPEMI", "->", "setDesc", "(", "TII", "->", "get", "(", "JTOpc", ")", ")", ";", "if", "(", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", ")", "{"], "ground_truth": ["NewJTMI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "", ")", ";"], "File": "ARMConstantIslandPass3", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69083, "Length": 376, "Cover_Rate": 0.45410628019323673} {"Template_token": ["", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialConstPlacement", "(", "CPEMIs", ")", ";", "if", "(", "MF", "->", "getJumpTableInfo", "(", ")", ")", "doInitialJumpTablePlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";"], "ground_truth": ["bool", "BRChange", "=", "false", ";"], "File": "ARMConstantIslandPass3", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69084, "Length": 206, "Cover_Rate": 0.3097744360902256} {"Template_token": ["", "for", "(", "MachineInstr", "&", "I", ":", "MBB", ")", "if", "(", "I", ".", "isBranch", "(", ")", "&&", "I", ".", "getOpcode", "(", ")", "==", "", ")", "T2JumpTables", ".", "push_back", "(", "&", "I", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass3", "Func": "scanFunctionJumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69085, "Length": 33, "Cover_Rate": 0.6226415094339622} {"Template_token": ["", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "std", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "NewWaterList", ".", "insert", "(", "OrigBB", ")", ";", "computeBlockSize", "(", "MF", ",", "OrigBB", ",", "BBInfo", "[", "OrigBB", "->", "getNumber", "(", ")", "]", ")", ";", "computeBlockSize", "(", "MF", ",", "NewBB", ",", "BBInfo", "[", "NewBB", "->", "getNumber", "(", ")", "]", ")", ";", "adjustBBOffsetsAfter", "(", "OrigBB", ")", ";", "return", "NewBB", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass3", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69086, "Length": 130, "Cover_Rate": 0.41533546325878595} {"Template_token": ["", "Align", "Alignment", "=", "CPs", "[", "i", "]", ".", "getAlign", "(", ")", ";", "assert", "(", "isAligned", "(", "Alignment", ",", "Size", ")", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2", "(", "Alignment", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxLogAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "++", "NumCPEs", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "i", "<<", "", "<<", "Size", "<<", "", "<<", "Alignment", ".", "value", "(", ")", "<<", "'\\n'", ")", ";", "}", "LLVM_DEBUG", "(", "BB", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass40", "Func": "doInitialConstPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69087, "Length": 172, "Cover_Rate": 0.49710982658959535} {"Template_token": ["", "unsigned", "CPEOffset", "=", "UserBBI", ".", "postOffset", "(", "CPEAlign", ")", "+", "Delta", ";", "if", "(", "isOffsetInRange", "(", "UserOffset", ",", "CPEOffset", ",", "U", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "UserMBB", ")", "<<", "format", "(", "", ",", "CPEOffset", ")", ")", ";", "NewMBB", "=", "&", "*", "++", "UserMBB", "->", "getIterator", "(", ")", ";", "int", "UncondBr", "=", "isThumb", "?", "(", "(", "isThumb2", ")", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ";", "else", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "BBUtils", "->", "computeBlockSize", "(", "UserMBB", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "UserMBB", ")", ";", "return", ";", "}", "}", "const", "Align", "Align", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "Align", ">=", "CPEAlign", "&&", "", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "Align", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "Log2", "(", "Align", ")", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", "+", "", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "UserMI", ";", "++", "I", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", ",", "PredReg", "=", "", ";", "I", "->", "getOpcode", "(", ")", "!=", "", "&&", "getITInstrPredicate", "(", "*", "I", ",", "PredReg", ")", "!=", "", ";"], "ground_truth": ["Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "I", ")", ",", "I", "=", "std", "::", "next", "(", "I", ")", ")", "{"], "File": "ARMConstantIslandPass41", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69088, "Length": 386, "Cover_Rate": 0.42936596218020023} {"Template_token": ["", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";"], "ground_truth": ["for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxLogAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";"], "File": "ARMConstantIslandPass41", "Func": "doInitialConstPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69089, "Length": 118, "Cover_Rate": 0.34705882352941175} {"Template_token": ["", "}", "unsigned", "CPI", "=", "getCombinedIndex", "(", "CPEMI", ")", ";", "assert", "(", "CPI", "<", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", "&&", "", ")", ";", "return", "Align", "(", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ".", "getAlignment", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass41", "Func": "getCPEAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69090, "Length": 44, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "Align", "(", "", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Branches", "(", ")", ";", "if", "(", "GenerateTBB", "&&", "!", "STI", "->", "genExecuteOnly", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2JumpTables", "(", ")", ";", "verify", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "if", "(", "CPE", ".", "CPEMI", "&&", "CPE", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "isCPI", "(", ")", ")", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";"], "File": "ARMConstantIslandPass41", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69092, "Length": 384, "Cover_Rate": 0.5509325681492109} {"Template_token": ["", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "Align", "(", "", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Branches", "(", ")", ";", "if", "(", "GenerateTBB", "&&", "!", "STI", "->", "genExecuteOnly", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2JumpTables", "(", ")", ";", "verify", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "if", "(", "CPE", ".", "CPEMI", "&&", "CPE", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "isCPI", "(", ")", ")", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBUtils", "->", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear", "(", ")", ";", "JumpTableEntryIndices", ".", "clear", "(", ")", ";", "JumpTableUserIndices", ".", "clear", "(", ")", ";", "ImmBranches", ".", "clear", "(", ")", ";", "PushPopMIs", ".", "clear", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "return", "MadeChange", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass41", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69093, "Length": 453, "Cover_Rate": 0.6499282639885222} {"Template_token": ["", "for", "(", "MachineInstr", "&", "I", ":", "*", "MBB", ")", "{", "BBI", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "if", "(", "I", ".", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "", ":", "", ";"], "ground_truth": ["else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "&", "I", ")", ")", "BBI", ".", "Unalign", "=", "", ";"], "File": "ARMConstantIslandPass44", "Func": "computeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69094, "Length": 56, "Cover_Rate": 0.3971631205673759} {"Template_token": ["", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ";", "else", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "computeBlockSize", "(", "UserMBB", ")", ";", "adjustBBOffsetsAfter", "(", "UserMBB", ")", ";", "return", ";", "}", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "*", "UserMI", ")", "+", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "*", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "*", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "&", "*", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "", "<<", "LogAlign", ";", "EndInsertOffset", "-=", "", "<<", "LogAlign", ";", "}", "EndInsertOffset", "+=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "LastIT", "=", "&", "*", "MI", ";", "}", "--", "MI", ";"], "ground_truth": ["if", "(", "LastIT", ")", "{"], "File": "ARMConstantIslandPass44", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69095, "Length": 455, "Cover_Rate": 0.6546762589928058} {"Template_token": ["", "unsigned", "ConstantIslands", "::", "getOffsetOf", "(", "MachineInstr", "*", "MI", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ";", "&", "*", "I", "!=", "MI", ";", "++", "I", ")", "{"], "File": "ARMConstantIslandPass44", "Func": "getOffsetOf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69097, "Length": 58, "Cover_Rate": 0.6744186046511628} {"Template_token": ["", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "}", "unsigned", "CPI", "=", "I", ".", "getOperand", "(", "op", ")", ".", "getIndex", "(", ")", ";", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "JumpTableUserIndices", ".", "insert", "(", "std", "::", "make_pair", "(", "CPI", ",", "CPUsers", ".", "size", "(", ")", ")", ")", ";"], "ground_truth": ["CPI", "=", "JumpTableEntryIndices", "[", "CPI", "]", ";"], "File": "ARMConstantIslandPass44", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69098, "Length": 394, "Cover_Rate": 0.5412087912087912} {"Template_token": ["", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "continue", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "CPUser", "&", "User", "=", "CPUsers", "[", "JumpTableUserIndices", "[", "JTI", "]", "]", ";", "unsigned", "DeadSize", "=", "", ";", "bool", "CanDeleteLEA", "=", "false", ";", "bool", "BaseRegKill", "=", "false", ";", "bool", "PreservedBaseReg", "=", "preserveBaseRegister", "(", "MI", ",", "User", ".", "MI", ",", "DeadSize", ",", "CanDeleteLEA", ",", "BaseRegKill", ")", ";", "if", "(", "!", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", "&&", "!", "PreservedBaseReg", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineInstr", "*", "CPEMI", "=", "User", ".", "CPEMI", ";", "unsigned", "Opc", "=", "ByteOk", "?", "", ":", "", ";", "MachineBasicBlock", "::", "iterator", "MI_JT", "=", "MI", ";", "MachineInstr", "*", "NewJTMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI_JT", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "User", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "BaseRegKill", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ".", "addImm", "(", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "*", "NewJTMI", ")", ";", "unsigned", "JTOpc", "=", "ByteOk", "?", "", ":", "", ";", "CPEMI", "->", "setDesc", "(", "TII", "->", "get", "(", "JTOpc", ")", ")", ";", "if", "(", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", ")", "{", "NewJTMI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "", ")", ";", "NewJTMI", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "if", "(", "CanDeleteLEA", ")", "{", "User", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "DeadSize", "+=", "", ";", "User", ".", "MI", "=", "NewJTMI", ";", "User", ".", "MaxDisp", "=", "", ";", "User", ".", "NegOk", "=", "false", ";", "User", ".", "IsSoImm", "=", "false", ";", "User", ".", "KnownAlignment", "=", "false", ";", "}", "else", "{", "int", "CPEntryIdx", "=", "JumpTableEntryIndices", "[", "JTI", "]", ";", "auto", "&", "CPEs", "=", "CPEntries", "[", "CPEntryIdx", "]", ";", "auto", "Entry", "=", "std", "::", "find_if", "(", "CPEs", ".", "begin", "(", ")", ",", "CPEs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "CPEntry", "&", "E", ")", "{", "return", "E", ".", "CPEMI", "==", "User", ".", "CPEMI", ";", "}", ")", ";", "++", "Entry", "->", "RefCount", ";", "CPUsers", ".", "emplace_back", "(", "CPUser", "(", "NewJTMI", ",", "User", ".", "CPEMI", ",", "", ",", "false", ",", "false", ")", ")", ";", "}", "}", "unsigned", "NewSize", "=", "TII", "->", "GetInstSizeInBytes", "(", "*", "NewJTMI", ")", ";", "unsigned", "OrigSize", "=", "TII", "->", "GetInstSizeInBytes", "(", "*", "MI", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMConstantIslandPass44", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69099, "Length": 509, "Cover_Rate": 0.6147342995169082} {"Template_token": ["", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "J", "]", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "J", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "KnownBits", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "Unalign", ")", "<<", "", "<<", "Log2", "(", "BBI", ".", "PostAlign", ")", "<<", "format", "(", "", ",", "BBInfo", "[", "J", "]", ".", "Size", ")", ";"], "File": "ARMConstantIslandPass45", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69100, "Length": 64, "Cover_Rate": 0.5871559633027523} {"Template_token": ["", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "J", "]", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "J", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "KnownBits", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "Unalign", ")", "<<", "", "<<", "Log2", "(", "BBI", ".", "PostAlign", ")", "<<", "format", "(", "", ",", "BBInfo", "[", "J", "]", ".", "Size", ")", ";"], "File": "ARMConstantIslandPass45", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69101, "Length": 64, "Cover_Rate": 0.5871559633027523} {"Template_token": ["", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPEMI", "->", "eraseFromParent", "(", ")", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "CPEBB", ",", "-", "Size", ")", ";", "if", "(", "CPEBB", "->", "empty", "(", ")", ")", "{", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "=", "", ";"], "ground_truth": ["CPEBB", "->", "setAlignment", "(", "Align", "::", "None", "(", ")", ")", ";"], "File": "ARMConstantIslandPass45", "Func": "removeDeadCPEMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69102, "Length": 73, "Cover_Rate": 0.553030303030303} {"Template_token": ["", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "CPEBB", ",", "-", "Size", ")", ";", "if", "(", "CPEBB", "->", "empty", "(", ")", ")", "{", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "=", "", ";", "CPEBB", "->", "setAlignment", "(", "Align", "::", "None", "(", ")", ")", ";", "}", "else", "{", "CPEBB", "->", "setAlignment", "(", "getCPEAlign", "(", "&", "*", "CPEBB", "->", "begin", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass45", "Func": "removeDeadCPEMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69103, "Length": 73, "Cover_Rate": 0.553030303030303} {"Template_token": ["", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "HasFarJump", "=", "false", ";", "bool", "GenerateTBB", "=", "isThumb2", "||", "(", "isThumb1", "&&", "SynthesizeThumb1TBB", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "GenerateTBB", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialConstPlacement", "(", "CPEMIs", ")", ";", "if", "(", "MF", "->", "getJumpTableInfo", "(", ")", ")", "doInitialJumpTablePlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "Align", "(", "", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Branches", "(", ")", ";", "if", "(", "GenerateTBB", "&&", "!", "STI", "->", "genExecuteOnly", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2JumpTables", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{"], "ground_truth": ["const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";"], "File": "ARMConstantIslandPass45", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69104, "Length": 495, "Cover_Rate": 0.6875} {"Template_token": ["", "bool", "ConstantIslands", "::", "fixupConditionalBr", "(", "ImmBranch", "&", "Br", ")", "{", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CC", "=", "", "(", "CC", ")", ";", "unsigned", "CCReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "std", "::", "prev", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMConstantIslandPass46", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69105, "Length": 233, "Cover_Rate": 0.40663176265270506} {"Template_token": ["", "BB", "->", "updateTerminator", "(", ")", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "NULL", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "JTBB", ";", "++", "MBBI", ";", "MF", ".", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "assert", "(", "isThumb2", "&&", "", ")", ";", "BuildMI", "(", "NewBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";", "JTBB", "->", "removeSuccessor", "(", "BB", ")", ";", "JTBB", "->", "addSuccessor", "(", "NewBB", ")", ";"], "ground_truth": ["++", "NumJTInserted", ";"], "File": "ARMConstantIslandPass47", "Func": "AdjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69107, "Length": 114, "Cover_Rate": 0.4470588235294118} {"Template_token": ["", "assert", "(", "OffsetOfNextBlock", "==", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ")", ";", "if", "(", "BBHasFallthrough", "(", "UserMBB", ")", "&&", "OffsetIsInRange", "(", "UserOffset", ",", "OffsetOfNextBlock", "+", "(", "isThumb1", "?", "", ":", "", ")", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ",", "U", ".", "IsSoImm", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "if", "(", "&", "UserMBB", "->", "back", "(", ")", "==", "UserMI", ")", "assert", "(", "BBHasFallthrough", "(", "UserMBB", ")", "&&", "", ")", ";", "NewMBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "UserMBB", ")", ")", ";", "int", "UncondBr", "=", "isThumb", "?", "(", "(", "isThumb2", ")", "?", "", ":", "", ")", ":", "", ";", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "int", "delta", "=", "isThumb1", "?", "", ":", "", ";", "BBSizes", "[", "UserMBB", "->", "getNumber", "(", ")", "]", "+=", "delta", ";", "AdjustBBOffsetsAfter", "(", "UserMBB", ",", "delta", ")", ";", "}", "else", "{", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "MaxDisp", "-", "", ";", "if", "(", "BaseInsertOffset", ">=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ")", "BaseInsertOffset", "=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", "-", "(", "isThumb1", "?", "", ":", "", ")", ";", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "llvm", "::", "next", "(", "MI", ")", ")", "{", "if", "(", "CPUIndex", "<", "CPUsers", ".", "size", "(", ")", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "OffsetIsInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ",", "U", ".", "IsSoImm", ")", ")", "{", "BaseInsertOffset", "-=", "(", "isThumb1", "?", "", ":", "", ")", ";", "EndInsertOffset", "-=", "(", "isThumb1", "?", "", ":", "", ")", ";", "}", "EndInsertOffset", "+=", "CPUsers", "[", "CPUIndex", "]", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "}", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["NewMBB", "=", "SplitBlockBeforeInstr", "(", "prior", "(", "MI", ")", ")", ";"], "File": "ARMConstantIslandPass47", "Func": "CreateNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69108, "Length": 426, "Cover_Rate": 0.8402366863905325} {"Template_token": ["", "assert", "(", "(", "Size", "&", "", ")", "==", "", "&&", "", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "BB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";", "CPEs", ".", "push_back", "(", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";"], "ground_truth": ["CPEntries", ".", "push_back", "(", "CPEs", ")", ";"], "File": "ARMConstantIslandPass47", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69109, "Length": 84, "Cover_Rate": 0.38009049773755654} {"Template_token": ["", "MachineBasicBlock", "*", "SplitBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "SplitBB", ",", "-", "delta", ")", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBSizes", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", "-=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";"], "ground_truth": ["AdjustBBOffsetsAfter", "(", "MBB", ",", "delta", ")", ";"], "File": "ARMConstantIslandPass47", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69110, "Length": 272, "Cover_Rate": 0.4892086330935252} {"Template_token": ["", "if", "(", "!", "isThumb1", ")", "llvm_unreachable", "(", "", ")", ";", "Br", ".", "MaxDisp", "=", "(", "", "<<", "", ")", "*", "", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "", ")", ";", "HasFarJump", "=", "true", ";"], "ground_truth": ["NumUBrFixed", "++", ";"], "File": "ARMConstantIslandPass47", "Func": "FixUpUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69111, "Length": 59, "Cover_Rate": 0.5412844036697247} {"Template_token": ["", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "NumCPEs", "++", ";", "BBOffsets", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "=", "BBOffsets", "[", "NewMBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "isThumb", "&&", "(", "BBOffsets", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "%", "", "!=", "", "||", "HasInlineAsm", ")", ")", "Size", "+=", "", ";", "BBSizes", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "+=", "Size", ";", "AdjustBBOffsetsAfter", "(", "NewIsland", ",", "Size", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{"], "ground_truth": ["UserMI", "->", "getOperand", "(", "i", ")", ".", "setIndex", "(", "ID", ")", ";"], "File": "ARMConstantIslandPass47", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69112, "Length": 168, "Cover_Rate": 0.3193916349809886} {"Template_token": ["", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "I", ")", ";", "if", "(", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", "->", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "}", "unsigned", "CPI", "=", "I", "->", "getOperand", "(", "op", ")", ".", "getIndex", "(", ")", ";", "MachineInstr", "*", "CPEMI", "=", "CPEMIs", "[", "CPI", "]", ";", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "Bits", ")", "-", "", ")", "*", "Scale", ";", "CPUsers", ".", "push_back", "(", "CPUser", "(", "I", ",", "CPEMI", ",", "MaxOffs", ",", "NegOk", ",", "IsSoImm", ")", ")", ";", "CPEntry", "*", "CPE", "=", "findConstPoolEntry", "(", "CPI", ",", "CPEMI", ")", ";", "assert", "(", "CPE", "&&", "", ")", ";"], "ground_truth": ["CPE", "->", "RefCount", "++", ";"], "File": "ARMConstantIslandPass47", "Func": "InitialFunctionScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69113, "Length": 341, "Cover_Rate": 0.41840490797546015} {"Template_token": ["", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "}", "if", "(", "!", "isThumb1", ")", "MF", ".", "EnsureAlignment", "(", "", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", ".", "isEmpty", "(", ")", ")", "{", "DoInitialPlacement", "(", "MF", ",", "CPEMIs", ")", ";", "if", "(", "isThumb1", ")", "MF", ".", "EnsureAlignment", "(", "", ")", ";", "}", "AFI", "->", "initConstPoolEntryUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "InitialFunctionScan", "(", "MF", ",", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "RemoveUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "HandleConstantPoolUser", "(", "MF", ",", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "", ")", "llvm_unreachable", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "bool", "BRChange", "=", "false", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "FixUpImmediateBr", "(", "MF", ",", "ImmBranches", "[", "i", "]", ")", ";"], "File": "ARMConstantIslandPass47", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69115, "Length": 207, "Cover_Rate": 0.4579646017699115} {"Template_token": ["", "assert", "(", "(", "Succ", "->", "empty", "(", ")", "||", "!", "Succ", "->", "begin", "(", ")", "->", "isPHI", "(", ")", ")", "&&", "", ")", ";", "}", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "BBSizes", ".", "insert", "(", "BBSizes", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "BBOffsets", ".", "insert", "(", "BBOffsets", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "llvm", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";"], "ground_truth": ["else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";"], "File": "ARMConstantIslandPass47", "Func": "SplitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69116, "Length": 138, "Cover_Rate": 0.3247058823529412} {"Template_token": ["", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "NewWaterList", ".", "insert", "(", "OrigBB", ")", ";", "unsigned", "NewBBSize", "=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "NewBB", "->", "begin", "(", ")", ",", "E", "=", "NewBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "NewBBSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "unsigned", "OrigBBI", "=", "OrigBB", "->", "getNumber", "(", ")", ";", "unsigned", "NewBBI", "=", "NewBB", "->", "getNumber", "(", ")", ";", "BBSizes", "[", "NewBBI", "]", "=", "NewBBSize", ";", "int", "delta", "=", "isThumb1", "?", "", ":", "", ";", "BBSizes", "[", "OrigBBI", "]", "-=", "NewBBSize", "-", "delta", ";", "BBOffsets", "[", "NewBBI", "]", "=", "BBOffsets", "[", "OrigBBI", "]", "+", "BBSizes", "[", "OrigBBI", "]", ";", "AdjustBBOffsetsAfter", "(", "NewBB", ",", "delta", ")", ";", "return", "NewBB", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass47", "Func": "SplitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69117, "Length": 128, "Cover_Rate": 0.30117647058823527} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "}"], "ground_truth": ["return", "MadeChange", ";"], "File": "ARMConstantIslandPass47", "Func": "UndoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69118, "Length": 69, "Cover_Rate": 0.575} {"Template_token": ["", "bool", "ConstantIslands", "::", "UndoLRSpillRestore", "(", ")", "{", "bool", "MadeChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "PushPopMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "PushPopMIs", "[", "i", "]", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass47", "Func": "UndoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69119, "Length": 110, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "static", "bool", "AlignBlocks", "(", "MachineFunction", "*", "MF", ")", "{", "if", "(", "MF", "->", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "Aggressive", "||", "MF", "->", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ")", "return", "false", ";", "auto", "*", "TLI", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getTargetLowering", "(", ")", ";", "const", "Align", "Alignment", "=", "TLI", "->", "getPrefLoopAlignment", "(", ")", ";", "if", "(", "Alignment", "<", "", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "bool", "PrevCanFallthough", "=", "true", ";", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "if", "(", "!", "PrevCanFallthough", ")", "{", "Changed", "=", "true", ";", "MBB", ".", "setAlignment", "(", "Alignment", ")", ";", "}", "PrevCanFallthough", "=", "MBB", ".", "canFallThrough", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass48", "Func": "AlignBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69120, "Length": 118, "Cover_Rate": 0.9672131147540983} {"Template_token": ["", "bool", "GenerateTBB", "=", "isThumb2", "||", "(", "isThumb1", "&&", "SynthesizeThumb1TBB", ")", ";", "if", "(", "STI", "->", "hardenSlsRetBr", "(", ")", ")", "GenerateTBB", "=", "false", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "GenerateTBB", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "MadeChange", "|=", "AlignBlocks", "(", "MF", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialConstPlacement", "(", "CPEMIs", ")", ";", "if", "(", "MF", "->", "getJumpTableInfo", "(", ")", ")", "doInitialJumpTablePlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "Align", "(", "", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";"], "ground_truth": ["MadeChange", "=", "true", ";"], "File": "ARMConstantIslandPass48", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69121, "Length": 340, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "=", "UserMI", ";", "++", "I", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", ",", "PredReg", "=", "", ";", "I", "->", "getOpcode", "(", ")", "!=", "", "&&", "getITInstrPredicate", "(", "*", "I", ",", "PredReg", ")", "!=", "", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "I", ")", ",", "I", "=", "std", "::", "next", "(", "I", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "BaseInsertOffset", ",", "Offset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "I", ")", "+", "", ")", ";", "assert", "(", "I", "!=", "UserMBB", "->", "end", "(", ")", "&&", "", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "&", "*", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "", "<<", "LogAlign", ";", "EndInsertOffset", "-=", "", "<<", "LogAlign", ";", "}", "EndInsertOffset", "+=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "LastIT", "=", "&", "*", "MI", ";", "}", "--", "MI", ";", "if", "(", "LastIT", ")", "{", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getITInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "!=", "", ")", "MI", "=", "LastIT", ";", "}"], "ground_truth": ["if", "(", "STI", "->", "isTargetWindows", "(", ")", "&&", "isThumb", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", "&", "", ")", "==", "", ")", "{"], "File": "ARMConstantIslandPass4", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69123, "Length": 381, "Cover_Rate": 0.4280898876404494} {"Template_token": ["", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "J", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "KnownBits", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "Unalign", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "PostAlign", ")", "<<", "format", "(", "", ",", "BBInfo", "[", "J", "]", ".", "Size", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass4", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69124, "Length": 55, "Cover_Rate": 0.5045871559633027} {"Template_token": ["", "for", "(", "unsigned", "J", "=", "", ",", "E", "=", "BBInfo", ".", "size", "(", ")", ";", "J", "!=", "E", ";", "++", "J", ")", "{", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "J", "]", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "J", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "KnownBits", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "Unalign", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "PostAlign", ")", "<<", "format", "(", "", ",", "BBInfo", "[", "J", "]", ".", "Size", ")", ";"], "File": "ARMConstantIslandPass4", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69125, "Length": 87, "Cover_Rate": 0.7981651376146789} {"Template_token": ["", "bool", "ConstantIslands", "::", "findAvailableWater", "(", "CPUser", "&", "U", ",", "unsigned", "UserOffset", ",", "water_iterator", "&", "WaterIter", ",", "bool", "CloserWater", ")", "{", "if", "(", "WaterList", ".", "empty", "(", ")", ")", "return", "false", ";", "unsigned", "BestGrowth", "=", "~", "", ";", "MachineBasicBlock", "*", "UserBB", "=", "U", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";"], "ground_truth": ["unsigned", "MinNoSplitDisp", "=", "BBInfo", "[", "UserBB", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";"], "File": "ARMConstantIslandPass4", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69126, "Length": 81, "Cover_Rate": 0.30798479087452474} {"Template_token": ["", "for", "(", "water_iterator", "IP", "=", "std", "::", "prev", "(", "WaterList", ".", "end", "(", ")", ")", ",", "B", "=", "WaterList", ".", "begin", "(", ")", ";", ";", "--", "IP", ")", "{", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "unsigned", "Growth", ";", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", "||", "WaterBB", "==", "U", ".", "MI", "->", "getParent", "(", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{"], "ground_truth": ["BestGrowth", "=", "Growth", ";"], "File": "ARMConstantIslandPass4", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69127, "Length": 94, "Cover_Rate": 0.3574144486692015} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "", "<<", "printMBBReference", "(", "*", "NextBB", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "MBB", ",", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "MBB", ",", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";"], "ground_truth": ["ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";"], "File": "ARMConstantIslandPass4", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69128, "Length": 199, "Cover_Rate": 0.35346358792184723} {"Template_token": ["", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "++", "MBB", "->", "getIterator", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "", "<<", "printMBBReference", "(", "*", "NextBB", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "MBB", ",", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "MBB", ",", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "MI", "->", "getParent", "(", ")", ",", "-", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "MBB", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMConstantIslandPass4", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69129, "Length": 248, "Cover_Rate": 0.4404973357015986} {"Template_token": ["", "Br", ".", "MaxDisp", "=", "(", "", "<<", "", ")", "*", "", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";"], "ground_truth": ["BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "", ";"], "File": "ARMConstantIslandPass4", "Func": "fixupUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69130, "Length": 47, "Cover_Rate": 0.35877862595419846} {"Template_token": ["", "Br", ".", "MaxDisp", "=", "(", "", "<<", "", ")", "*", "", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";"], "ground_truth": ["BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "", ";"], "File": "ARMConstantIslandPass4", "Func": "fixupUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69131, "Length": 47, "Cover_Rate": 0.35877862595419846} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "&", "*", "--", "NewMBB", "->", "getIterator", "(", ")", ";", "IP", "=", "find", "(", "WaterList", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "const", "unsigned", "Align", "=", "isThumb", "?", "", ":", "", ";", "if", "(", "NewMBB", "->", "getAlignment", "(", ")", "<", "Align", ")", "NewMBB", "->", "setAlignment", "(", "Align", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", "->", "getIterator", "(", ")", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "CPEMI", "->", "getDesc", "(", ")", ")", ".", "addImm", "(", "ID", ")", ".", "add", "(", "CPEMI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "++", "NumCPEs", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "NewIsland", "->", "setAlignment", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "NewIsland", ",", "Size", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "*", "--", "NewIsland", "->", "getIterator", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "i", ")", ".", "setIndex", "(", "ID", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMConstantIslandPass4", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69132, "Length": 286, "Cover_Rate": 0.562992125984252} {"Template_token": ["", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "BBInfo", ".", "front", "(", ")", ".", "KnownBits", "=", "MF", "->", "getAlignment", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", "->", "front", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "if", "(", "!", "BBHasFallthrough", "(", "&", "MBB", ")", ")", "WaterList", ".", "push_back", "(", "&", "MBB", ")", ";", "for", "(", "MachineInstr", "&", "I", ":", "MBB", ")", "{", "if", "(", "I", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "unsigned", "Opc", "=", "I", ".", "getOpcode", "(", ")", ";", "if", "(", "I", ".", "isBranch", "(", ")", ")", "{", "bool", "isCond", "=", "false", ";", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "int", "UOpc", "=", "Opc", ";", "switch", "(", "Opc", ")", "{", "default", ":", "continue", ";", "case", "", ":", "case", "", ":", "T2JumpTables", ".", "push_back", "(", "&", "I", ")", ";", "continue", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["Bits", "=", "", ";"], "File": "ARMConstantIslandPass4", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69133, "Length": 505, "Cover_Rate": 0.6733333333333333} {"Template_token": ["", "unsigned", "CPEEnd", "=", "CPEOffset", "+", "Size", ";", "if", "(", "CPEEnd", ">", "NextBlockOffset", ")", "{", "Growth", "=", "CPEEnd", "-", "NextBlockOffset", ";", "Growth", "+=", "OffsetToAlignment", "(", "CPEEnd", ",", "", "<<", "NextBlockAlignment", ")", ";", "if", "(", "CPEOffset", "<", "UserOffset", ")", "UserOffset", "+=", "Growth", "+", "UnknownPadding", "(", "MF", "->", "getAlignment", "(", ")", ",", "CPELogAlign", ")", ";", "}", "else", "Growth", "=", "", ";", "return", "isOffsetInRange", "(", "UserOffset", ",", "CPEOffset", ",", "U", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass4", "Func": "isWaterInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69134, "Length": 69, "Cover_Rate": 0.3209302325581395} {"Template_token": ["", "if", "(", "CPEBB", "->", "empty", "(", ")", ")", "{", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "=", "", ";", "CPEBB", "->", "setAlignment", "(", "", ")", ";", "}", "else", "CPEBB", "->", "setAlignment", "(", "getCPELogAlign", "(", "&", "*", "CPEBB", "->", "begin", "(", ")", ")", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "CPEBB", ")", ";"], "ground_truth": ["assert", "(", "!", "BBIsJumpedOver", "(", "CPEBB", ")", "&&", "", ")", ";"], "File": "ARMConstantIslandPass4", "Func": "removeDeadCPEMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69138, "Length": 65, "Cover_Rate": 0.5158730158730159} {"Template_token": ["", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Branches", "(", ")", ";", "if", "(", "GenerateTBB", "&&", "!", "STI", "->", "genExecuteOnly", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2JumpTables", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "if", "(", "CPE", ".", "CPEMI", "&&", "CPE", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "isCPI", "(", ")", ")", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBUtils", "->", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear", "(", ")", ";", "JumpTableEntryIndices", ".", "clear", "(", ")", ";", "JumpTableUserIndices", ".", "clear", "(", ")", ";", "ImmBranches", ".", "clear", "(", ")", ";"], "ground_truth": ["PushPopMIs", ".", "clear", "(", ")", ";"], "File": "ARMConstantIslandPass4", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69139, "Length": 250, "Cover_Rate": 0.3486750348675035} {"Template_token": ["", "MachineBasicBlock", "*", "ConstantIslands", "::", "splitBlockBeforeInstr", "(", "MachineInstr", "*", "MI", ")", "{", "MachineBasicBlock", "*", "OrigBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "OrigBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "OrigBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";"], "ground_truth": ["if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";"], "File": "ARMConstantIslandPass4", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69140, "Length": 119, "Cover_Rate": 0.4265232974910394} {"Template_token": ["", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "++", "NumSplit", ";"], "ground_truth": ["NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";"], "File": "ARMConstantIslandPass4", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69141, "Length": 111, "Cover_Rate": 0.3978494623655914} {"Template_token": ["", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "HasFarJump", "=", "false", ";", "MF", "->", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "isThumb2", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialConstPlacement", "(", "CPEMIs", ")", ";", "if", "(", "MF", "->", "getJumpTableInfo", "(", ")", ")", "doInitialJumpTablePlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";"], "File": "ARMConstantIslandPass50", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69142, "Length": 212, "Cover_Rate": 0.3216995447647951} {"Template_token": ["", "unsigned", "BBNum", "=", "BB", "->", "getNumber", "(", ")", ";", "for", "(", "unsigned", "i", "=", "BBNum", "+", "", ",", "e", "=", "MF", "->", "getNumBlockIDs", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "LogAlign", "=", "MF", "->", "getBlockNumbered", "(", "i", ")", "->", "getAlignment", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postOffset", "(", "LogAlign", ")", ";"], "ground_truth": ["unsigned", "KnownBits", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postKnownBits", "(", "LogAlign", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "AdjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69143, "Length": 78, "Cover_Rate": 0.5735294117647058} {"Template_token": ["", "unsigned", "BBNum", "=", "BB", "->", "getNumber", "(", ")", ";", "for", "(", "unsigned", "i", "=", "BBNum", "+", "", ",", "e", "=", "MF", "->", "getNumBlockIDs", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "LogAlign", "=", "MF", "->", "getBlockNumbered", "(", "i", ")", "->", "getAlignment", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postOffset", "(", "LogAlign", ")", ";", "unsigned", "KnownBits", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postKnownBits", "(", "LogAlign", ")", ";"], "ground_truth": ["if", "(", "i", ">", "BBNum", "+", "", "&&", "BBInfo", "[", "i", "]", ".", "Offset", "==", "Offset", "&&", "BBInfo", "[", "i", "]", ".", "KnownBits", "==", "KnownBits", ")", "break", ";"], "File": "ARMConstantIslandPass51", "Func": "AdjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69144, "Length": 106, "Cover_Rate": 0.7794117647058824} {"Template_token": ["", "OldPrior", "->", "updateTerminator", "(", ")", ";", "BB", "->", "updateTerminator", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "NULL", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "JTBB", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "assert", "(", "isThumb2", "&&", "", ")", ";", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";"], "ground_truth": ["JTBB", "->", "removeSuccessor", "(", "BB", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "AdjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69145, "Length": 118, "Cover_Rate": 0.4645669291338583} {"Template_token": ["", "unsigned", "BrOffset", "=", "GetOffsetOf", "(", "MI", ")", "+", "PCAdj", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "", "<<", "GetOffsetOf", "(", "MI", ")", "<<", "", "<<", "DestOffset", "<<", "", "<<", "int", "(", "DestOffset", "-", "BrOffset", ")", "<<", "", "<<", "*", "MI", ")", ";", "if", "(", "BrOffset", "<=", "DestOffset", ")", "{", "if", "(", "DestOffset", "-", "BrOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "else", "{"], "ground_truth": ["if", "(", "BrOffset", "-", "DestOffset", "<=", "MaxDisp", ")", "return", "true", ";"], "File": "ARMConstantIslandPass51", "Func": "BBIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69146, "Length": 112, "Cover_Rate": 0.7832167832167832} {"Template_token": ["", "if", "(", "I", "->", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "", ":", "", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "I", ")", ")", "BBI", ".", "Unalign", "=", "", ";", "}", "if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "back", "(", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["BBI", ".", "PostAlign", "=", "", ";"], "File": "ARMConstantIslandPass51", "Func": "ComputeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69147, "Length": 63, "Cover_Rate": 0.39622641509433965} {"Template_token": ["", "BBI", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "if", "(", "I", "->", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "", ":", "", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "I", ")", ")", "BBI", ".", "Unalign", "=", "", ";", "}", "if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "back", "(", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["BBI", ".", "PostAlign", "=", "", ";"], "File": "ARMConstantIslandPass51", "Func": "ComputeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69148, "Length": 74, "Cover_Rate": 0.46540880503144655} {"Template_token": ["", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "Block", "]", ";", "dbgs", "(", ")", "<<", "", "<<", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "format", "(", "", ",", "UserOffset", ")", "<<", "", "<<", "Block", "<<", "", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "BBI", ".", "postOffset", "(", ")", ")", "<<", "*", "MI", "<<", "format", "(", "", ",", "CPEOffset", ",", "int", "(", "CPEOffset", "-", "UserOffset", ")", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "CPEIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69149, "Length": 79, "Cover_Rate": 0.541095890410959} {"Template_token": ["", "assert", "(", "CPEOffset", "%", "", "==", "", "&&", "", ")", ";", "if", "(", "DoDump", ")", "{", "DEBUG", "(", "{", "unsigned", "Block", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "Block", "]", ";", "dbgs", "(", ")", "<<", "", "<<", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "format", "(", "", ",", "UserOffset", ")", "<<", "", "<<", "Block", "<<", "", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "BBI", ".", "postOffset", "(", ")", ")", "<<", "*", "MI", "<<", "format", "(", "", ",", "CPEOffset", ",", "int", "(", "CPEOffset", "-", "UserOffset", ")", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass51", "Func": "CPEIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69150, "Length": 112, "Cover_Rate": 0.7671232876712328} {"Template_token": ["", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";"], "ground_truth": ["CPEs", ".", "push_back", "(", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69152, "Length": 159, "Cover_Rate": 0.4380165289256198} {"Template_token": ["", "MF", "->", "push_back", "(", "BB", ")", ";", "unsigned", "MaxAlign", "=", "Log2_32", "(", "MCP", "->", "getConstantPoolAlignment", "(", ")", ")", ";", "BB", "->", "setAlignment", "(", "AlignConstantIslands", "?", "MaxAlign", ":", "", ")", ";", "MF", "->", "EnsureAlignment", "(", "BB", "->", "getAlignment", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "InsPoint", "(", "MaxAlign", "+", "", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "TargetData", "&", "TD", "=", "*", "MF", "->", "getTarget", "(", ")", ".", "getTargetData", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";"], "ground_truth": ["MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69153, "Length": 234, "Cover_Rate": 0.6446280991735537} {"Template_token": ["", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "prior", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "SplitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBInfo", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69154, "Length": 457, "Cover_Rate": 0.8234234234234235} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";"], "ground_truth": ["ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69155, "Length": 211, "Cover_Rate": 0.3801801801801802} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";"], "ground_truth": ["MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "FixUpImmediateBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69156, "Length": 23, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "ConstantIslands", "::", "GetOffsetOf", "(", "MachineInstr", "*", "MI", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ";", ";", "++", "I", ")", "{"], "File": "ARMConstantIslandPass51", "Func": "GetOffsetOf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69159, "Length": 53, "Cover_Rate": 0.6022727272727273} {"Template_token": ["", "assert", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "", ")", ";", "if", "(", "&", "*", "I", "==", "MI", ")", "return", "Offset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass51", "Func": "GetOffsetOf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69160, "Length": 34, "Cover_Rate": 0.38636363636363635} {"Template_token": ["", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "U", ".", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ";"], "ground_truth": ["unsigned", "KnownBits", "=", "BBI", ".", "internalKnownBits", "(", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "GetUserOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69161, "Length": 29, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "CreateNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "prior", "(", "MachineFunction", "::", "iterator", "(", "NewMBB", ")", ")", ";", "IP", "=", "std", "::", "find", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "UpdateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "DecrementOldEntry", "(", "CPI", ",", "CPEMI", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "++", "NumCPEs", ";", "NewIsland", "->", "setAlignment", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "BBInfo", "[", "NewIsland", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Size", ";", "AdjustBBOffsetsAfter", "(", "llvm", "::", "prior", "(", "MachineFunction", "::", "iterator", "(", "NewIsland", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "i", ")", ".", "setIndex", "(", "ID", ")", ";", "break", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "ID", "<<", "", "<<", "CPI", "<<", "format", "(", "", ",", "BBInfo", "[", "NewIsland", "->", "getNumber", "(", ")", "]", ".", "Offset", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass51", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69162, "Length": 305, "Cover_Rate": 0.6075697211155379} {"Template_token": ["", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "isBranch", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "T2JumpTables", ".", "push_back", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass51", "Func": "JumpTableFunctionScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69164, "Length": 67, "Cover_Rate": 0.6836734693877551} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", "->", "begin", "(", ")", ",", "E", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "isBranch", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "T2JumpTables", ".", "push_back", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass51", "Func": "JumpTableFunctionScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69165, "Length": 88, "Cover_Rate": 0.8979591836734694} {"Template_token": ["", "if", "(", "CPEIsInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", ",", "U", ".", "NegOk", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "", ")", ";", "U", ".", "CPEMI", "=", "CPEs", "[", "i", "]", ".", "CPEMI", ";", "for", "(", "unsigned", "j", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "j", "!=", "e", ";", "++", "j", ")", "if", "(", "UserMI", "->", "getOperand", "(", "j", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "j", ")", ".", "setIndex", "(", "CPEs", "[", "i", "]", ".", "CPI", ")", ";", "break", ";", "}", "CPEs", "[", "i", "]", ".", "RefCount", "++", ";", "return", "DecrementOldEntry", "(", "CPI", ",", "CPEMI", ")", "?", "", ":", "", ";", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass51", "Func": "LookForExistingCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69166, "Length": 138, "Cover_Rate": 0.4842105263157895} {"Template_token": ["", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "unsigned", "Growth", ";", "if", "(", "WaterIsInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{", "BestGrowth", "=", "Growth", ";", "WaterIter", "=", "IP", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "WaterBB", "->", "getNumber", "(", ")", "<<", "", "<<", "Growth", "<<", "'\\n'", ")", ";", "if", "(", "BestGrowth", "==", "", ")", "return", "true", ";", "}", "if", "(", "IP", "==", "B", ")", "break", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass51", "Func": "LookForWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69167, "Length": 99, "Cover_Rate": 0.592814371257485} {"Template_token": ["", "bool", "ConstantIslands", "::", "OffsetIsInRange", "(", "unsigned", "UserOffset", ",", "unsigned", "TrialOffset", ",", "unsigned", "MaxDisp", ",", "bool", "NegativeOK", ",", "bool", "IsSoImm", ")", "{", "if", "(", "UserOffset", "<=", "TrialOffset", ")", "{", "if", "(", "TrialOffset", "-", "UserOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "else", "if", "(", "NegativeOK", ")", "{"], "ground_truth": ["if", "(", "UserOffset", "-", "TrialOffset", "<=", "MaxDisp", ")", "return", "true", ";"], "File": "ARMConstantIslandPass51", "Func": "OffsetIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69168, "Length": 57, "Cover_Rate": 0.9193548387096774} {"Template_token": ["", "if", "(", "TrialOffset", "-", "UserOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "else", "if", "(", "NegativeOK", ")", "{", "if", "(", "UserOffset", "-", "TrialOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass51", "Func": "OffsetIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69169, "Length": 34, "Cover_Rate": 0.5483870967741935} {"Template_token": ["", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "MaxOffs", ")", ")", "{", "Br", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", ")", "continue", ";", "if", "(", "!", "Br", ".", "MI", "->", "killsRegister", "(", "", ")", ")", "continue", ";", "NewOpc", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOffset", "=", "GetOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", "<", "DestOffset", "&&", "(", "DestOffset", "-", "BrOffset", ")", "<=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "Br", ".", "MI", ";", "if", "(", "CmpMI", "!=", "Br", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", "&&", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "isLowRegister", "(", "Reg", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "CmpMI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addMBB", "(", "DestBB", ",", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", ")", ";", "CmpMI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "=", "NewBR", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumCBZ", ";", "MadeChange", "=", "true", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass51", "Func": "OptimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69170, "Length": 428, "Cover_Rate": 0.7145242070116862} {"Template_token": ["", "}", "if", "(", "!", "NewOpc", ")", "continue", ";", "unsigned", "UserOffset", "=", "GetUserOffset", "(", "U", ")", ";", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "Bits", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "!", "U", ".", "KnownAlignment", ")", "MaxOffs", "-=", "", ";", "if", "(", "CPEIsInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "MaxOffs", ",", "false", ",", "true", ")", ")", "{", "U", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "U", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumT2CPShrunk", ";", "MadeChange", "=", "true", ";", "}", "}"], "ground_truth": ["MadeChange", "|=", "OptimizeThumb2Branches", "(", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "OptimizeThumb2Instructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69171, "Length": 123, "Cover_Rate": 0.41836734693877553} {"Template_token": ["", "if", "(", "ByteOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", "ByteOk", "=", "false", ";", "unsigned", "TBHLimit", "=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "--", "PrevI", ";", "if", "(", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "continue", ";", "MachineInstr", "*", "AddrMI", "=", "PrevI", ";", "bool", "OptOk", "=", "true", ";", "for", "(", "unsigned", "k", "=", "", ",", "eee", "=", "AddrMI", "->", "getNumOperands", "(", ")", ";", "k", "!=", "eee", ";", "++", "k", ")", "{", "const", "MachineOperand", "&", "MO", "=", "AddrMI", "->", "getOperand", "(", "k", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}"], "ground_truth": ["if", "(", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isKill", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "IdxReg", ")", "{"], "File": "ARMConstantIslandPass51", "Func": "OptimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69172, "Length": 307, "Cover_Rate": 0.3871374527112232} {"Template_token": ["", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPEMI", "->", "eraseFromParent", "(", ")", ";", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "Size", ";", "if", "(", "CPEBB", "->", "empty", "(", ")", ")", "{"], "ground_truth": ["BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "=", "", ";"], "File": "ARMConstantIslandPass51", "Func": "RemoveDeadCPEMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69173, "Length": 55, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "=", "", ";", "CPEBB", "->", "setAlignment", "(", "", ")", ";", "}", "else", "CPEBB", "->", "setAlignment", "(", "getCPELogAlign", "(", "CPEBB", "->", "begin", "(", ")", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "CPEBB", ")", ";"], "ground_truth": ["assert", "(", "!", "BBIsJumpedOver", "(", "CPEBB", ")", "&&", "", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "RemoveDeadCPEMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69174, "Length": 52, "Cover_Rate": 0.45217391304347826} {"Template_token": ["", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "int", "DTNumber", "=", "MBB", "->", "getNumber", "(", ")", ";", "if", "(", "DTNumber", "<", "JTNumber", ")", "{"], "ground_truth": ["MachineBasicBlock", "*", "NewBB", "=", "AdjustJTTargetBlockForward", "(", "MBB", ",", "MI", "->", "getParent", "(", ")", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "ReorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69175, "Length": 81, "Cover_Rate": 0.30111524163568776} {"Template_token": ["", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "MadeChange", "|=", "RemoveUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "HandleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "FixUpImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "OptimizeThumb2Instructions", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "UndoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{"], "ground_truth": ["const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";"], "File": "ARMConstantIslandPass51", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69176, "Length": 295, "Cover_Rate": 0.5060034305317325} {"Template_token": ["", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";"], "ground_truth": ["MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";"], "File": "ARMConstantIslandPass51", "Func": "SplitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69177, "Length": 179, "Cover_Rate": 0.6193771626297578} {"Template_token": ["", "BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "}"], "ground_truth": ["return", "MadeChange", ";"], "File": "ARMConstantIslandPass51", "Func": "UndoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69178, "Length": 57, "Cover_Rate": 0.40714285714285714} {"Template_token": ["", "BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass51", "Func": "UndoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69179, "Length": 54, "Cover_Rate": 0.38571428571428573} {"Template_token": ["", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "NewBB", ",", "CompareMBBNumbers", ")", ";"], "ground_truth": ["WaterList", ".", "insert", "(", "IP", ",", "NewBB", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "UpdateForInsertedWaterBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69180, "Length": 33, "Cover_Rate": 0.4342105263157895} {"Template_token": ["", "NewBB", "->", "getParent", "(", ")", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";"], "ground_truth": ["water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "NewBB", ",", "CompareMBBNumbers", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "UpdateForInsertedWaterBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69181, "Length": 56, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", "->", "begin", "(", ")", ",", "E", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MBBI", ";", "unsigned", "Align", "=", "MBB", "->", "getAlignment", "(", ")", ";", "unsigned", "MBBId", "=", "MBB", "->", "getNumber", "(", ")", ";", "assert", "(", "BBInfo", "[", "MBBId", "]", ".", "Offset", "%", "(", "", "<<", "Align", ")", "==", "", ")", ";", "assert", "(", "!", "MBBId", "||", "BBInfo", "[", "MBBId", "-", "", "]", ".", "postOffset", "(", ")", "<=", "BBInfo", "[", "MBBId", "]", ".", "Offset", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "i", "]", ";", "unsigned", "UserOffset", "=", "GetUserOffset", "(", "U", ")", ";", "assert", "(", "CPEIsInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", ",", "U", ".", "NegOk", ")", "&&", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass51", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69182, "Length": 166, "Cover_Rate": 0.9595375722543352} {"Template_token": ["", "unsigned", "CPELogAlign", "=", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ";", "unsigned", "CPEOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "CPELogAlign", ")", ";", "unsigned", "NextBlockOffset", ",", "NextBlockAlignment", ";", "MachineFunction", "::", "const_iterator", "NextBlock", "=", "Water", ";", "if", "(", "++", "NextBlock", "==", "MF", "->", "end", "(", ")", ")", "{", "NextBlockOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "NextBlockAlignment", "=", "", ";", "}", "else", "{", "NextBlockOffset", "=", "BBInfo", "[", "NextBlock", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "NextBlockAlignment", "=", "NextBlock", "->", "getAlignment", "(", ")", ";", "}", "unsigned", "Size", "=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "CPEEnd", "=", "CPEOffset", "+", "Size", ";", "if", "(", "CPEEnd", ">", "NextBlockOffset", ")", "{", "Growth", "=", "CPEEnd", "-", "NextBlockOffset", ";", "Growth", "+=", "OffsetToAlignment", "(", "CPEEnd", ",", "", "<<", "NextBlockAlignment", ")", ";"], "ground_truth": ["if", "(", "CPEOffset", "<", "UserOffset", ")", "UserOffset", "+=", "Growth", "+", "UnknownPadding", "(", "MF", "->", "getAlignment", "(", ")", ",", "CPELogAlign", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "WaterIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69183, "Length": 163, "Cover_Rate": 0.8109452736318408} {"Template_token": ["", "unsigned", "NextBlockOffset", ",", "NextBlockAlignment", ";", "MachineFunction", "::", "const_iterator", "NextBlock", "=", "Water", ";", "if", "(", "++", "NextBlock", "==", "MF", "->", "end", "(", ")", ")", "{", "NextBlockOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "NextBlockAlignment", "=", "", ";", "}", "else", "{", "NextBlockOffset", "=", "BBInfo", "[", "NextBlock", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "NextBlockAlignment", "=", "NextBlock", "->", "getAlignment", "(", ")", ";", "}"], "ground_truth": ["unsigned", "Size", "=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "WaterIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69184, "Length": 84, "Cover_Rate": 0.417910447761194} {"Template_token": ["", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxLogAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "++", "NumCPEs", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "i", "<<", "", "<<", "Size", "<<", "", "<<", "Align", "<<", "'\\n'", ")", ";", "}", "LLVM_DEBUG", "(", "BB", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass52", "Func": "doInitialConstPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69185, "Length": 144, "Cover_Rate": 0.43373493975903615} {"Template_token": ["", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "&", "*", "--", "NewMBB", "->", "getIterator", "(", ")", ";", "IP", "=", "find", "(", "WaterList", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "const", "unsigned", "LogAlign", "=", "isThumb", "?", "", ":", "", ";", "if", "(", "NewMBB", "->", "getLogAlignment", "(", ")", "<", "LogAlign", ")", "NewMBB", "->", "setLogAlignment", "(", "LogAlign", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", "->", "getIterator", "(", ")", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";"], "ground_truth": ["U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "CPEMI", "->", "getDesc", "(", ")", ")", ".", "addImm", "(", "ID", ")", ".", "add", "(", "CPEMI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Size", ")", ";"], "File": "ARMConstantIslandPass52", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69186, "Length": 163, "Cover_Rate": 0.32086614173228345} {"Template_token": ["", "unsigned", "CPELogAlign", "=", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ";", "unsigned", "CPEOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "CPELogAlign", ")", ";", "unsigned", "NextBlockOffset", ",", "NextBlockLogAlignment", ";", "MachineFunction", "::", "const_iterator", "NextBlock", "=", "Water", "->", "getIterator", "(", ")", ";", "if", "(", "++", "NextBlock", "==", "MF", "->", "end", "(", ")", ")", "{", "NextBlockOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "NextBlockLogAlignment", "=", "", ";", "}", "else", "{", "NextBlockOffset", "=", "BBInfo", "[", "NextBlock", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "NextBlockLogAlignment", "=", "NextBlock", "->", "getLogAlignment", "(", ")", ";", "}", "unsigned", "Size", "=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "CPEEnd", "=", "CPEOffset", "+", "Size", ";"], "ground_truth": ["if", "(", "CPEEnd", ">", "NextBlockOffset", ")", "{"], "File": "ARMConstantIslandPass52", "Func": "isWaterInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69187, "Length": 129, "Cover_Rate": 0.6} {"Template_token": ["", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "unsigned", "CPELogAlign", "=", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ";", "unsigned", "CPEOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "CPELogAlign", ")", ";", "unsigned", "NextBlockOffset", ",", "NextBlockLogAlignment", ";", "MachineFunction", "::", "const_iterator", "NextBlock", "=", "Water", "->", "getIterator", "(", ")", ";", "if", "(", "++", "NextBlock", "==", "MF", "->", "end", "(", ")", ")", "{", "NextBlockOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "NextBlockLogAlignment", "=", "", ";", "}", "else", "{"], "ground_truth": ["NextBlockOffset", "=", "BBInfo", "[", "NextBlock", "->", "getNumber", "(", ")", "]", ".", "Offset", ";"], "File": "ARMConstantIslandPass52", "Func": "isWaterInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69188, "Length": 100, "Cover_Rate": 0.46511627906976744} {"Template_token": ["", "Register", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "KillMI", "=", "Br", ".", "MI", ";", "bool", "RegKilled", "=", "false", ";", "do", "{", "--", "KillMI", ";", "if", "(", "KillMI", "->", "killsRegister", "(", "Reg", ",", "TRI", ")", ")", "{", "KillMI", "->", "clearRegisterKills", "(", "Reg", ",", "TRI", ")", ";", "RegKilled", "=", "true", ";", "break", ";", "}", "}", "while", "(", "KillMI", "!=", "CmpMI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "CmpMI", "<<", "", "<<", "*", "Br", ".", "MI", ")", ";", "MachineInstr", "*", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "Br", ".", "MI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "RegKilled", ")", ")", ".", "addMBB", "(", "DestBB", ",", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", ")", ";", "CmpMI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "=", "NewBR", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumCBZ", ";"], "ground_truth": ["MadeChange", "=", "true", ";"], "File": "ARMConstantIslandPass52", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69189, "Length": 204, "Cover_Rate": 0.3086232980332829} {"Template_token": ["", "if", "(", "CPEBB", "->", "empty", "(", ")", ")", "{", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "=", "", ";", "CPEBB", "->", "setLogAlignment", "(", "", ")", ";", "}", "else", "CPEBB", "->", "setLogAlignment", "(", "getCPELogAlign", "(", "&", "*", "CPEBB", "->", "begin", "(", ")", ")", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "CPEBB", ")", ";", "assert", "(", "!", "BBIsJumpedOver", "(", "CPEBB", ")", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass52", "Func": "removeDeadCPEMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69190, "Length": 66, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "CPEBB", ",", "-", "Size", ")", ";", "if", "(", "CPEBB", "->", "empty", "(", ")", ")", "{"], "ground_truth": ["BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "=", "", ";"], "File": "ARMConstantIslandPass52", "Func": "removeDeadCPEMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69191, "Length": 42, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", "->", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "isPositionIndependentOrROPI", "=", "STI", "->", "getTargetLowering", "(", ")", "->", "isPositionIndependent", "(", ")", "||", "STI", "->", "isROPI", "(", ")", ";", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "HasFarJump", "=", "false", ";", "bool", "GenerateTBB", "=", "isThumb2", "||", "(", "isThumb1", "&&", "SynthesizeThumb1TBB", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "GenerateTBB", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialConstPlacement", "(", "CPEMIs", ")", ";", "if", "(", "MF", "->", "getJumpTableInfo", "(", ")", ")", "doInitialJumpTablePlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureLogAlignment", "(", "", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Branches", "(", ")", ";"], "ground_truth": ["if", "(", "GenerateTBB", "&&", "!", "STI", "->", "genExecuteOnly", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2JumpTables", "(", ")", ";"], "File": "ARMConstantIslandPass52", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69192, "Length": 451, "Cover_Rate": 0.637906647807638} {"Template_token": ["", "adjustJTTargetBlockForward", "(", "MachineBasicBlock", "*", "BB", ",", "MachineBasicBlock", "*", "JTBB", ")", "{", "MachineBasicBlock", "*", "TBB", "=", "nullptr", ",", "*", "FBB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "Cond", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "CondPrior", ";", "MachineFunction", "::", "iterator", "BBi", "=", "BB", "->", "getIterator", "(", ")", ";", "MachineFunction", "::", "iterator", "OldPrior", "=", "std", "::", "prev", "(", "BBi", ")", ";", "bool", "B", "=", "TII", "->", "AnalyzeBranch", "(", "*", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "MF", "->", "begin", "(", ")", "&&", "!", "TII", "->", "AnalyzeBranch", "(", "*", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", ")", ";", "BB", "->", "updateTerminator", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "nullptr", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "JTBB", "->", "getIterator", "(", ")", ";"], "ground_truth": ["MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";"], "File": "ARMConstantIslandPass53", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69193, "Length": 181, "Cover_Rate": 0.6908396946564885} {"Template_token": ["", "unsigned", "Size", "=", "JT", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", "*", "sizeof", "(", "uint32_t", ")", ";", "MachineBasicBlock", "*", "JumpTableBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "JumpTableBB", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "JumpTableBB", ",", "JumpTableBB", "->", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "JTOpcode", ")", ")", ".", "addImm", "(", "i", "++", ")", ".", "addJumpTableIndex", "(", "JTI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "JTI", ")", ")", ";", "JumpTableEntryIndices", ".", "insert", "(", "std", "::", "make_pair", "(", "JTI", ",", "CPEntries", ".", "size", "(", ")", "-", "", ")", ")", ";", "if", "(", "!", "LastCorrectlyNumberedBB", ")", "LastCorrectlyNumberedBB", "=", "&", "MBB", ";", "}"], "ground_truth": ["if", "(", "LastCorrectlyNumberedBB", ")", "MF", "->", "RenumberBlocks", "(", "LastCorrectlyNumberedBB", ")", ";"], "File": "ARMConstantIslandPass53", "Func": "doInitialJumpTablePlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69194, "Length": 154, "Cover_Rate": 0.4301675977653631} {"Template_token": ["", "void", "ConstantIslands", "::", "doInitialJumpTablePlacement", "(", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "CPEMIs", ")", "{", "unsigned", "i", "=", "CPEntries", ".", "size", "(", ")", ";", "auto", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "MachineBasicBlock", "*", "LastCorrectlyNumberedBB", "=", "nullptr", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "auto", "MI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "unsigned", "JTOpcode", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "}", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOp", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOp", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "JT", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", "*", "sizeof", "(", "uint32_t", ")", ";", "MachineBasicBlock", "*", "JumpTableBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "JumpTableBB", ")", ";"], "ground_truth": ["MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "JumpTableBB", ",", "JumpTableBB", "->", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "JTOpcode", ")", ")", ".", "addImm", "(", "i", "++", ")", ".", "addJumpTableIndex", "(", "JTI", ")", ".", "addImm", "(", "Size", ")", ";"], "File": "ARMConstantIslandPass53", "Func": "doInitialJumpTablePlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69195, "Length": 272, "Cover_Rate": 0.7597765363128491} {"Template_token": ["", "if", "(", "isOffsetInRange", "(", "UserOffset", ",", "CPEOffset", ",", "U", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "UserMBB", ")", "<<", "format", "(", "", ",", "CPEOffset", ")", ")", ";", "NewMBB", "=", "&", "*", "++", "UserMBB", "->", "getIterator", "(", ")", ";", "int", "UncondBr", "=", "isThumb", "?", "(", "(", "isThumb2", ")", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ";", "else", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "computeBlockSize", "(", "MF", ",", "UserMBB", ",", "BBInfo", "[", "UserMBB", "->", "getNumber", "(", ")", "]", ")", ";", "adjustBBOffsetsAfter", "(", "UserMBB", ")", ";", "return", ";", "}", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", "+", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "&", "*", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "", "<<", "LogAlign", ";", "EndInsertOffset", "-=", "", "<<", "LogAlign", ";", "}", "EndInsertOffset", "+=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["CPUIndex", "++", ";"], "File": "ARMConstantIslandPass54", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69196, "Length": 500, "Cover_Rate": 0.7102272727272727} {"Template_token": ["", "unsigned", "Size", "=", "TD", ".", "getTypePaddedSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "(", "Size", "&", "", ")", "==", "", "&&", "", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "BB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";", "CPEs", ".", "push_back", "(", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";"], "ground_truth": ["CPEntries", ".", "push_back", "(", "CPEs", ")", ";"], "File": "ARMConstantIslandPass55", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69197, "Length": 101, "Cover_Rate": 0.4675925925925926} {"Template_token": ["", "void", "ConstantIslands", "::", "DoInitialPlacement", "(", "MachineFunction", "&", "Fn", ",", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "CPEMIs", ")", "{", "MachineBasicBlock", "*", "BB", "=", "Fn", ".", "CreateMachineBasicBlock", "(", ")", ";", "Fn", ".", "push_back", "(", "BB", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "Fn", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "const", "TargetData", "&", "TD", "=", "*", "Fn", ".", "getTarget", "(", ")", ".", "getTargetData", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypePaddedSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "(", "Size", "&", "", ")", "==", "", "&&", "", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "BB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";"], "ground_truth": ["std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";"], "File": "ARMConstantIslandPass55", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69198, "Length": 178, "Cover_Rate": 0.8240740740740741} {"Template_token": ["", "unsigned", "ID", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "if", "(", "!", "LookForWater", "(", "U", ",", "UserOffset", ",", "&", "NewMBB", ")", ")", "{", "DOUT", "<<", "", ";", "CreateNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "&", "NewMBB", ")", ";", "}", "MachineBasicBlock", "*", "NewIsland", "=", "Fn", ".", "CreateMachineBasicBlock", "(", ")", ";", "Fn", ".", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "UpdateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "DecrementOldEntry", "(", "CPI", ",", "CPEMI", ")", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";"], "ground_truth": ["NumCPEs", "++", ";"], "File": "ARMConstantIslandPass55", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69199, "Length": 128, "Cover_Rate": 0.32989690721649484} {"Template_token": ["", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", ")", ";", "WaterList", ".", "erase", "(", "IP", ")", ";", "return", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "WaterBB", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass58", "Func": "AcceptWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69200, "Length": 32, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "MachineBasicBlock", "*", "ConstantIslands", "::", "AcceptWater", "(", "MachineBasicBlock", "*", "WaterBB", ",", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "IP", ")", "{", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", ")", ";", "WaterList", ".", "erase", "(", "IP", ")", ";", "return", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "WaterBB", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass58", "Func": "AcceptWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69201, "Length": 54, "Cover_Rate": 1.0} {"Template_token": ["", "i", "<", "e", ";", "++", "i", ")", "{", "BBOffsets", "[", "i", "]", "+=", "delta", ";", "if", "(", "!", "isThumb", ")", "continue", ";", "MachineBasicBlock", "*", "MBB", "=", "MBBI", ";", "if", "(", "!", "MBB", "->", "empty", "(", ")", ")", "{", "if", "(", "MBB", "->", "begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "OldOffset", "=", "BBOffsets", "[", "i", "]", "-", "delta", ";", "if", "(", "(", "OldOffset", "%", "", ")", "==", "", "&&", "(", "BBOffsets", "[", "i", "]", "%", "", ")", "!=", "", ")", "{", "BBSizes", "[", "i", "]", "+=", "", ";", "delta", "+=", "", ";", "}", "else", "if", "(", "(", "OldOffset", "%", "", ")", "!=", "", "&&", "(", "BBOffsets", "[", "i", "]", "%", "", ")", "==", "", ")", "{", "BBSizes", "[", "i", "]", "-=", "", ";", "delta", "-=", "", ";", "}", "}"], "ground_truth": ["MachineInstr", "*", "ThumbJTMI", "=", "prior", "(", "MBB", "->", "end", "(", ")", ")", ";"], "File": "ARMConstantIslandPass58", "Func": "AdjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69202, "Length": 146, "Cover_Rate": 0.46496815286624205} {"Template_token": ["", "unsigned", "PCAdj", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "BrOffset", "=", "GetOffsetOf", "(", "MI", ")", "+", "PCAdj", ";", "unsigned", "DestOffset", "=", "BBOffsets", "[", "DestBB", "->", "getNumber", "(", ")", "]", ";", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "", "<<", "GetOffsetOf", "(", "MI", ")", "<<", "", "<<", "DestOffset", "<<", "", "<<", "int", "(", "DestOffset", "-", "BrOffset", ")", "<<", "", "<<", "*", "MI", ")", ";", "if", "(", "BrOffset", "<=", "DestOffset", ")", "{"], "ground_truth": ["if", "(", "DestOffset", "-", "BrOffset", "<=", "MaxDisp", ")", "return", "true", ";"], "File": "ARMConstantIslandPass58", "Func": "BBIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69203, "Length": 107, "Cover_Rate": 0.7482517482517482} {"Template_token": ["", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "", "<<", "UserOffset", "<<", "", "<<", "CPEOffset", "<<", "", "<<", "int", "(", "CPEOffset", "-", "UserOffset", ")", "<<", "", "<<", "*", "MI", ")", ";", "}"], "ground_truth": ["return", "OffsetIsInRange", "(", "UserOffset", ",", "CPEOffset", ",", "MaxDisp", ",", "NegOk", ")", ";"], "File": "ARMConstantIslandPass58", "Func": "CPEIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69204, "Length": 61, "Cover_Rate": 0.5446428571428571} {"Template_token": ["", "bool", "ConstantIslands", "::", "CPEIsInRange", "(", "MachineInstr", "*", "MI", ",", "unsigned", "UserOffset", ",", "MachineInstr", "*", "CPEMI", ",", "unsigned", "MaxDisp", ",", "bool", "NegOk", ",", "bool", "DoDump", ")", "{"], "ground_truth": ["unsigned", "CPEOffset", "=", "GetOffsetOf", "(", "CPEMI", ")", ";"], "File": "ARMConstantIslandPass58", "Func": "CPEIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69205, "Length": 34, "Cover_Rate": 0.30357142857142855} {"Template_token": ["", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "&", "UserMBB", "->", "back", "(", ")", "==", "UserMI", ")", "assert", "(", "BBHasFallthrough", "(", "UserMBB", ")", "&&", "", ")", ";", "*", "NewMBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "UserMBB", ")", ")", ";", "int", "UncondBr", "=", "isThumb", "?", "(", "(", "isThumb2", ")", "?", "", ":", "", ")", ":", "", ";", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "*", "NewMBB", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "int", "delta", "=", "isThumb1", "?", "", ":", "", ";", "BBSizes", "[", "UserMBB", "->", "getNumber", "(", ")", "]", "+=", "delta", ";", "AdjustBBOffsetsAfter", "(", "UserMBB", ",", "delta", ")", ";", "}", "else", "{", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "MaxDisp", "-", "", ";", "if", "(", "BaseInsertOffset", ">=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ")", "BaseInsertOffset", "=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", "-", "(", "isThumb1", "?", "", ":", "", ")", ";", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";"], "ground_truth": ["Offset", "<", "BaseInsertOffset", ";"], "File": "ARMConstantIslandPass58", "Func": "CreateNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69206, "Length": 245, "Cover_Rate": 0.47297297297297297} {"Template_token": ["", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "int", "delta", "=", "isThumb1", "?", "", ":", "", ";", "BBSizes", "[", "UserMBB", "->", "getNumber", "(", ")", "]", "+=", "delta", ";", "AdjustBBOffsetsAfter", "(", "UserMBB", ",", "delta", ")", ";", "}", "else", "{", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "MaxDisp", "-", "", ";", "if", "(", "BaseInsertOffset", ">=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ")", "BaseInsertOffset", "=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", "-", "(", "isThumb1", "?", "", ":", "", ")", ";", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";"], "ground_truth": ["Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "llvm", "::", "next", "(", "MI", ")", ")", "{"], "File": "ARMConstantIslandPass58", "Func": "CreateNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69207, "Length": 176, "Cover_Rate": 0.33976833976833976} {"Template_token": ["", "void", "ConstantIslands", "::", "DoInitialPlacement", "(", "MachineFunction", "&", "MF", ",", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "CPEMIs", ")", "{", "MachineBasicBlock", "*", "BB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "push_back", "(", "BB", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "const", "TargetData", "&", "TD", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getTargetData", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "(", "Size", "&", "", ")", "==", "", "&&", "", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "BB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";", "CPEs", ".", "push_back", "(", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "CPEntries", ".", "push_back", "(", "CPEs", ")", ";", "NumCPEs", "++", ";", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "i", "<<", "", "<<", "i", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass58", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69208, "Length": 220, "Cover_Rate": 0.9865470852017937} {"Template_token": ["", "MF", ".", "push_back", "(", "BB", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "const", "TargetData", "&", "TD", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getTargetData", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "(", "Size", "&", "", ")", "==", "", "&&", "", ")", ";"], "File": "ARMConstantIslandPass58", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69209, "Length": 96, "Cover_Rate": 0.4304932735426009} {"Template_token": ["", "for", "(", "unsigned", "J", "=", "", ",", "E", "=", "BBOffsets", ".", "size", "(", ")", ";", "J", "!=", "E", ";", "++", "J", ")", "{"], "ground_truth": ["DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "J", "<<", "", "<<", "BBOffsets", "[", "J", "]", "<<", "", "<<", "BBSizes", "[", "J", "]", "<<", "", ")", ";"], "File": "ARMConstantIslandPass58", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69210, "Length": 52, "Cover_Rate": 0.8524590163934426} {"Template_token": ["", "void", "ConstantIslands", "::", "dumpBBs", "(", ")", "{", "for", "(", "unsigned", "J", "=", "", ",", "E", "=", "BBOffsets", ".", "size", "(", ")", ";", "J", "!=", "E", ";", "++", "J", ")", "{"], "ground_truth": ["DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "J", "<<", "", "<<", "BBOffsets", "[", "J", "]", "<<", "", "<<", "BBSizes", "[", "J", "]", "<<", "", ")", ";"], "File": "ARMConstantIslandPass58", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69211, "Length": 59, "Cover_Rate": 0.9672131147540983} {"Template_token": ["", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "NumCBrFixed", "++", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "prior", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "SplitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "delta", ";", "MachineBasicBlock", "*", "SplitBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "SplitBB", ",", "-", "delta", ")", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBSizes", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", "-=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMConstantIslandPass58", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69212, "Length": 443, "Cover_Rate": 0.7910714285714285} {"Template_token": ["", "bool", "ConstantIslands", "::", "FixUpUnconditionalBr", "(", "MachineFunction", "&", "MF", ",", "ImmBranch", "&", "Br", ")", "{", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "!", "isThumb1", ")", "llvm_unreachable", "(", "", ")", ";", "Br", ".", "MaxDisp", "=", "(", "", "<<", "", ")", "*", "", ";"], "ground_truth": ["MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";"], "File": "ARMConstantIslandPass58", "Func": "FixUpUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69213, "Length": 66, "Cover_Rate": 0.5945945945945946} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "!", "isThumb1", ")", "llvm_unreachable", "(", "", ")", ";", "Br", ".", "MaxDisp", "=", "(", "", "<<", "", ")", "*", "", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "", ")", ";", "HasFarJump", "=", "true", ";", "NumUBrFixed", "++", ";"], "ground_truth": ["DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";"], "File": "ARMConstantIslandPass58", "Func": "FixUpUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69214, "Length": 91, "Cover_Rate": 0.8198198198198198} {"Template_token": ["", "}", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "NULL", ")", "continue", ";", "if", "(", "CPEIsInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ")", ")", "{", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "", ")", ";"], "ground_truth": ["U", ".", "CPEMI", "=", "CPEs", "[", "i", "]", ".", "CPEMI", ";"], "File": "ARMConstantIslandPass58", "Func": "LookForExistingCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69215, "Length": 138, "Cover_Rate": 0.4842105263157895} {"Template_token": ["", "MachineInstr", "*", "CPEMI", "=", "U", ".", "CPEMI", ";", "if", "(", "CPEIsInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEMI", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", ")", ";", "return", "", ";", "}", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "NULL", ")", "continue", ";", "if", "(", "CPEIsInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ")", ")", "{", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "", ")", ";", "U", ".", "CPEMI", "=", "CPEs", "[", "i", "]", ".", "CPEMI", ";", "for", "(", "unsigned", "j", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "j", "!=", "e", ";", "++", "j", ")", "if", "(", "UserMI", "->", "getOperand", "(", "j", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "j", ")", ".", "setIndex", "(", "CPEs", "[", "i", "]", ".", "CPI", ")", ";", "break", ";", "}", "CPEs", "[", "i", "]", ".", "RefCount", "++", ";", "return", "DecrementOldEntry", "(", "CPI", ",", "CPEMI", ")", "?", "", ":", "", ";", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass58", "Func": "LookForExistingCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69216, "Length": 260, "Cover_Rate": 0.9122807017543859} {"Template_token": ["", "}", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "BBSizes", ".", "insert", "(", "BBSizes", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "BBOffsets", ".", "insert", "(", "BBOffsets", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "llvm", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "unsigned", "NewBBSize", "=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "NewBB", "->", "begin", "(", ")", ",", "E", "=", "NewBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "NewBBSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "unsigned", "OrigBBI", "=", "OrigBB", "->", "getNumber", "(", ")", ";", "unsigned", "NewBBI", "=", "NewBB", "->", "getNumber", "(", ")", ";", "BBSizes", "[", "NewBBI", "]", "=", "NewBBSize", ";", "int", "delta", "=", "isThumb1", "?", "", ":", "", ";", "BBSizes", "[", "OrigBBI", "]", "-=", "NewBBSize", "-", "delta", ";", "BBOffsets", "[", "NewBBI", "]", "=", "BBOffsets", "[", "OrigBBI", "]", "+", "BBSizes", "[", "OrigBBI", "]", ";", "AdjustBBOffsetsAfter", "(", "NewBB", ",", "delta", ")", ";", "return", "NewBB", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass58", "Func": "SplitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69217, "Length": 233, "Cover_Rate": 0.5431235431235432} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "BB", ")", ";", "unsigned", "MaxAlign", "=", "Log2_32", "(", "MCP", "->", "getConstantPoolAlignment", "(", ")", ")", ";", "BB", "->", "setAlignment", "(", "MaxAlign", ")", ";", "MF", "->", "ensureAlignment", "(", "BB", "->", "getAlignment", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "InsPoint", "(", "MaxAlign", "+", "", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "DataLayout", "&", "TD", "=", "*", "MF", "->", "getTarget", "(", ")", ".", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";"], "ground_truth": ["++", "NumCPEs", ";"], "File": "ARMConstantIslandPass60", "Func": "doInitialConstPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69218, "Length": 296, "Cover_Rate": 0.8554913294797688} {"Template_token": ["", "else", "if", "(", "result", "==", "", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "MachineBasicBlock", "*", "NewIsland", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "water_iterator", "IP", ";", "if", "(", "findAvailableWater", "(", "U", ",", "UserOffset", ",", "IP", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ")", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "NewMBB", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "WaterBB", ")", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "std", "::", "prev", "(", "MachineFunction", "::", "iterator", "(", "NewMBB", ")", ")", ";", "IP", "=", "std", "::", "find", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "CPEMI", "->", "getDesc", "(", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addOperand", "(", "CPEMI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "++", "NumCPEs", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "NewIsland", "->", "setAlignment", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "BBInfo", "[", "NewIsland", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Size", ";", "adjustBBOffsetsAfter", "(", "std", "::", "prev", "(", "MachineFunction", "::", "iterator", "(", "NewIsland", ")", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{"], "File": "ARMConstantIslandPass60", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69219, "Length": 358, "Cover_Rate": 0.7291242362525459} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "if", "(", "I", "->", "isBranch", "(", ")", ")", "{", "bool", "isCond", "=", "false", ";", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "int", "UOpc", "=", "Opc", ";", "switch", "(", "Opc", ")", "{", "default", ":", "continue", ";", "case", "", ":", "T2JumpTables", ".", "push_back", "(", "I", ")", ";", "continue", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "I", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", "->", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", "->", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["Bits", "=", "", ";"], "File": "ARMConstantIslandPass60", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69220, "Length": 381, "Cover_Rate": 0.4841168996188056} {"Template_token": ["", "static", "bool", "jumpTableFollowsTB", "(", "MachineInstr", "*", "JTMI", ",", "MachineInstr", "*", "CPEMI", ")", "{"], "ground_truth": ["MachineFunction", "::", "iterator", "MBB", "=", "JTMI", "->", "getParent", "(", ")", ";"], "File": "ARMConstantIslandPass60", "Func": "jumpTableFollowsTB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69221, "Length": 24, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "++", "MBB", ";", "return", "MBB", "!=", "MF", "->", "end", "(", ")", "&&", "MBB", "->", "begin", "(", ")", "!=", "MBB", "->", "end", "(", ")", "&&", "&", "*", "MBB", "->", "begin", "(", ")", "==", "CPEMI", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass60", "Func": "jumpTableFollowsTB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69222, "Length": 35, "Cover_Rate": 0.5072463768115942} {"Template_token": ["", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", ")", ";", "BB", "->", "updateTerminator", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "nullptr", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "JTBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "if", "(", "isThumb2", ")", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["else", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMConstantIslandPass61", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69223, "Length": 135, "Cover_Rate": 0.4639175257731959} {"Template_token": ["", "MF", "->", "insert", "(", "NewMBB", "->", "getIterator", "(", ")", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "CPEMI", "->", "getDesc", "(", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addOperand", "(", "CPEMI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "++", "NumCPEs", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "NewIsland", "->", "setAlignment", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "BBInfo", "[", "NewIsland", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Size", ";", "adjustBBOffsetsAfter", "(", "&", "*", "--", "NewIsland", "->", "getIterator", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "i", ")", ".", "setIndex", "(", "ID", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMConstantIslandPass61", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69224, "Length": 179, "Cover_Rate": 0.3736951983298539} {"Template_token": ["", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "CPEMI", "->", "getDesc", "(", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addOperand", "(", "CPEMI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "++", "NumCPEs", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "NewIsland", "->", "setAlignment", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "BBInfo", "[", "NewIsland", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Size", ";", "adjustBBOffsetsAfter", "(", "&", "*", "--", "NewIsland", "->", "getIterator", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{"], "ground_truth": ["UserMI", "->", "getOperand", "(", "i", ")", ".", "setIndex", "(", "ID", ")", ";"], "File": "ARMConstantIslandPass61", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69225, "Length": 153, "Cover_Rate": 0.31941544885177453} {"Template_token": ["", "else", "if", "(", "result", "==", "", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "MachineBasicBlock", "*", "NewIsland", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "water_iterator", "IP", ";", "if", "(", "findAvailableWater", "(", "U", ",", "UserOffset", ",", "IP", ",", "CloserWater", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ")", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "NewMBB", "=", "&", "*", "++", "WaterBB", "->", "getIterator", "(", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "&", "*", "--", "NewMBB", "->", "getIterator", "(", ")", ";", "IP", "=", "find", "(", "WaterList", ",", "WaterBB", ")", ";"], "ground_truth": ["if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";"], "File": "ARMConstantIslandPass62", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69226, "Length": 153, "Cover_Rate": 0.30237154150197626} {"Template_token": ["", "MachineBasicBlock", "*", "NewIsland", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "water_iterator", "IP", ";", "if", "(", "findAvailableWater", "(", "U", ",", "UserOffset", ",", "IP", ",", "CloserWater", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ")", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "NewMBB", "=", "&", "*", "++", "WaterBB", "->", "getIterator", "(", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "&", "*", "--", "NewMBB", "->", "getIterator", "(", ")", ";", "IP", "=", "find", "(", "WaterList", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "const", "unsigned", "Align", "=", "isThumb", "?", "", ":", "", ";", "if", "(", "NewMBB", "->", "getAlignment", "(", ")", "<", "Align", ")", "NewMBB", "->", "setAlignment", "(", "Align", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", "->", "getIterator", "(", ")", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "CPEMI", "->", "getDesc", "(", ")", ")", ".", "addImm", "(", "ID", ")", ".", "add", "(", "CPEMI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "++", "NumCPEs", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "NewIsland", "->", "setAlignment", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "BBInfo", "[", "NewIsland", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Size", ";", "adjustBBOffsetsAfter", "(", "&", "*", "--", "NewIsland", "->", "getIterator", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "i", ")", ".", "setIndex", "(", "ID", ")", ";", "break", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "ID", "<<", "", "<<", "CPI", "<<", "format", "(", "", ",", "BBInfo", "[", "NewIsland", "->", "getNumber", "(", ")", "]", ".", "Offset", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMConstantIslandPass62", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69227, "Length": 400, "Cover_Rate": 0.7905138339920948} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "!", "isThumb1", ")", "llvm_unreachable", "(", "", ")", ";", "if", "(", "!", "AFI", "->", "isLRSpilled", "(", ")", ")", "report_fatal_error", "(", "", ")", ";", "Br", ".", "MaxDisp", "=", "(", "", "<<", "", ")", "*", "", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "HasFarJump", "=", "true", ";", "++", "NumUBrFixed", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";"], "File": "ARMConstantIslandPass68", "Func": "fixupUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69228, "Length": 95, "Cover_Rate": 0.7983193277310925} {"Template_token": ["", "if", "(", "!", "Br", ".", "MI", "->", "killsRegister", "(", "", ")", ")", "continue", ";", "NewOpc", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", ">=", "DestOffset", "||", "(", "DestOffset", "-", "BrOffset", ")", ">", "", ")", "continue", ";", "auto", "*", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MachineInstr", "*", "CmpMI", "=", "findCMPToFoldIntoCBZ", "(", "Br", ".", "MI", ",", "TRI", ")", ";", "if", "(", "!", "CmpMI", "||", "CmpMI", "->", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "KillMI", "=", "Br", ".", "MI", ";", "bool", "RegKilled", "=", "false", ";", "do", "{", "--", "KillMI", ";", "if", "(", "KillMI", "->", "killsRegister", "(", "Reg", ",", "TRI", ")", ")", "{", "KillMI", "->", "clearRegisterKills", "(", "Reg", ",", "TRI", ")", ";", "RegKilled", "=", "true", ";"], "ground_truth": ["break", ";"], "File": "ARMConstantIslandPass68", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69229, "Length": 223, "Cover_Rate": 0.34520123839009287} {"Template_token": ["", "bool", "ConstantIslands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "MCP", "=", "mf", ".", "getConstantPool", "(", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "mf", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", "<<", "", "<<", "MCP", "->", "getConstantPoolAlign", "(", ")", ".", "value", "(", ")", "<<", "", ")", ";", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", "->", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "isPositionIndependentOrROPI", "=", "STI", "->", "getTargetLowering", "(", ")", "->", "isPositionIndependent", "(", ")", "||", "STI", "->", "isROPI", "(", ")", ";", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "bool", "GenerateTBB", "=", "isThumb2", "||", "(", "isThumb1", "&&", "SynthesizeThumb1TBB", ")", ";", "if", "(", "STI", "->", "hardenSlsRetBr", "(", ")", ")", "GenerateTBB", "=", "false", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "GenerateTBB", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialConstPlacement", "(", "CPEMIs", ")", ";", "if", "(", "MF", "->", "getJumpTableInfo", "(", ")", ")", "doInitialJumpTablePlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "Align", "(", "", ")", ")", ";"], "ground_truth": ["MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";"], "File": "ARMConstantIslandPass6", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69230, "Length": 314, "Cover_Rate": 0.44039270687237025} {"Template_token": ["", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";"], "ground_truth": ["break", ";"], "File": "ARMConstantIslandPass70", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69231, "Length": 269, "Cover_Rate": 0.38156028368794326} {"Template_token": ["", "switch", "(", "Opc", ")", "{", "default", ":", "continue", ";", "case", "", ":", "T2JumpTables", ".", "push_back", "(", "&", "I", ")", ";", "continue", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Bits", "=", "", ";"], "ground_truth": ["NegOk", "=", "true", ";"], "File": "ARMConstantIslandPass70", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69232, "Length": 351, "Cover_Rate": 0.4978723404255319} {"Template_token": ["", "unsigned", "Opc", "=", "ByteOk", "?", "", ":", "", ";", "MachineBasicBlock", "::", "iterator", "MI_JT", "=", "MI", ";", "MachineInstr", "*", "NewJTMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI_JT", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "User", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "BaseRegKill", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ".", "addImm", "(", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "*", "NewJTMI", ")", ";", "unsigned", "JTOpc", "=", "ByteOk", "?", "", ":", "", ";", "CPEMI", "->", "setDesc", "(", "TII", "->", "get", "(", "JTOpc", ")", ")", ";", "if", "(", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", ")", "{", "NewJTMI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "", ")", ";", "NewJTMI", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "if", "(", "CanDeleteLEA", ")", "{", "User", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "DeadSize", "+=", "", ";", "User", ".", "MI", "=", "NewJTMI", ";", "User", ".", "MaxDisp", "=", "", ";", "User", ".", "NegOk", "=", "false", ";", "User", ".", "IsSoImm", "=", "false", ";", "User", ".", "KnownAlignment", "=", "false", ";", "}", "else", "{", "int", "CPEntryIdx", "=", "JumpTableEntryIndices", "[", "JTI", "]", ";", "auto", "&", "CPEs", "=", "CPEntries", "[", "CPEntryIdx", "]", ";", "auto", "Entry", "=", "find_if", "(", "CPEs", ",", "[", "&", "]", "(", "CPEntry", "&", "E", ")", "{", "return", "E", ".", "CPEMI", "==", "User", ".", "CPEMI", ";", "}", ")", ";", "++", "Entry", "->", "RefCount", ";", "CPUsers", ".", "emplace_back", "(", "CPUser", "(", "NewJTMI", ",", "User", ".", "CPEMI", ",", "", ",", "false", ",", "false", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass70", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69233, "Length": 295, "Cover_Rate": 0.36151960784313725} {"Template_token": ["", "MF", "->", "ensureAlignment", "(", "BB", "->", "getAlignment", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "InsPoint", "(", "MaxAlign", "+", "", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "DataLayout", "&", "TD", "=", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";", "CPEs", ".", "push_back", "(", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";"], "ground_truth": ["CPEntries", ".", "push_back", "(", "CPEs", ")", ";"], "File": "ARMConstantIslandPass72", "Func": "doInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69236, "Length": 270, "Cover_Rate": 0.743801652892562} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";"], "ground_truth": ["CPEntries", ".", "clear", "(", ")", ";"], "File": "ARMConstantIslandPass75", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69237, "Length": 312, "Cover_Rate": 0.515702479338843} {"Template_token": ["", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "HasFarJump", "=", "false", ";", "MF", "->", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "isThumb2", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "if", "(", "!", "isThumb1", ")", "MF", "->", "ensureAlignment", "(", "", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialPlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass75", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69238, "Length": 323, "Cover_Rate": 0.5338842975206611} {"Template_token": ["", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}"], "ground_truth": ["if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";"], "File": "ARMConstantIslandPass77", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69239, "Length": 204, "Cover_Rate": 0.3417085427135678} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Br", ".", "MI", ")", ";", "Br", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", ")", "continue", ";", "if", "(", "!", "Br", ".", "MI", "->", "killsRegister", "(", "", ")", ")", "continue", ";", "NewOpc", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", ">=", "DestOffset", "||", "(", "DestOffset", "-", "BrOffset", ")", ">", "", ")", "continue", ";", "auto", "*", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "Br", ".", "MI", ";", "while", "(", "CmpMI", "!=", "Br", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "if", "(", "CmpMI", "->", "readsRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "}", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "(", "*", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "!=", "", "||", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "registerDefinedBetween", "(", "Reg", ",", "CmpMI", "->", "getNextNode", "(", ")", ",", "Br", ".", "MI", ",", "TRI", ")", ")", "continue", ";", "MachineBasicBlock", "::", "iterator", "KillMI", "=", "Br", ".", "MI", ";", "bool", "RegKilled", "=", "false", ";", "do", "{", "--", "KillMI", ";", "if", "(", "KillMI", "->", "killsRegister", "(", "Reg", ",", "TRI", ")", ")", "{", "KillMI", "->", "clearRegisterKills", "(", "Reg", ",", "TRI", ")", ";"], "ground_truth": ["RegKilled", "=", "true", ";"], "File": "ARMConstantIslandPass79", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69240, "Length": 398, "Cover_Rate": 0.5349462365591398} {"Template_token": ["", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "MaxDisp", "-", "", ";", "if", "(", "BaseInsertOffset", ">=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ")", "BaseInsertOffset", "=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", "-", "(", "isThumb1", "?", "", ":", "", ")", ";", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "llvm", "::", "next", "(", "MI", ")", ")", "{", "if", "(", "CPUIndex", "<", "CPUsers", ".", "size", "(", ")", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "OffsetIsInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ",", "U", ".", "IsSoImm", ")", ")", "{", "BaseInsertOffset", "-=", "(", "isThumb1", "?", "", ":", "", ")", ";", "EndInsertOffset", "-=", "(", "isThumb1", "?", "", ":", "", ")", ";", "}", "EndInsertOffset", "+=", "CPUsers", "[", "CPUIndex", "]", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "}", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "NewMBB", "=", "SplitBlockBeforeInstr", "(", "prior", "(", "MI", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass7", "Func": "CreateNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69241, "Length": 233, "Cover_Rate": 0.4613861386138614} {"Template_token": ["", "assert", "(", "(", "Size", "&", "", ")", "==", "", "&&", "", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "BB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";", "CPEs", ".", "push_back", "(", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "CPEntries", ".", "push_back", "(", "CPEs", ")", ";", "NumCPEs", "++", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "i", "<<", "", "<<", "i", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass7", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69242, "Length": 103, "Cover_Rate": 0.4703196347031963} {"Template_token": ["", "CC", "=", "", "(", "CC", ")", ";", "unsigned", "CCReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "NumCBrFixed", "++", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "prior", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "SplitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "delta", ";", "MachineBasicBlock", "*", "SplitBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "SplitBB", ",", "-", "delta", ")", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";"], "ground_truth": ["BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";"], "File": "ARMConstantIslandPass7", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69243, "Length": 363, "Cover_Rate": 0.657608695652174} {"Template_token": ["", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "count", "(", "WaterBB", ")", ")", "{", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "NewMBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "WaterBB", ")", ")", ";", "}", "else", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "CreateNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "prior", "(", "MachineFunction", "::", "iterator", "(", "NewMBB", ")", ")", ";", "IP", "=", "std", "::", "find", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", ".", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "UpdateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "DecrementOldEntry", "(", "CPI", ",", "CPEMI", ")", ";"], "ground_truth": ["U", ".", "HighWaterMark", "=", "NewIsland", ";"], "File": "ARMConstantIslandPass7", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69244, "Length": 180, "Cover_Rate": 0.3435114503816794} {"Template_token": ["", "MachineBasicBlock", "*", "Succ", "=", "*", "OrigBB", "->", "succ_begin", "(", ")", ";", "OrigBB", "->", "removeSuccessor", "(", "Succ", ")", ";", "NewBB", "->", "addSuccessor", "(", "Succ", ")", ";", "assert", "(", "(", "Succ", "->", "empty", "(", ")", "||", "!", "Succ", "->", "begin", "(", ")", "->", "isPHI", "(", ")", ")", "&&", "", ")", ";", "}", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "BBSizes", ".", "insert", "(", "BBSizes", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "BBOffsets", ".", "insert", "(", "BBOffsets", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "llvm", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "NewWaterList", ".", "insert", "(", "OrigBB", ")", ";", "unsigned", "NewBBSize", "=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "NewBB", "->", "begin", "(", ")", ",", "E", "=", "NewBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "NewBBSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";"], "ground_truth": ["unsigned", "OrigBBI", "=", "OrigBB", "->", "getNumber", "(", ")", ";"], "File": "ARMConstantIslandPass7", "Func": "SplitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69245, "Length": 221, "Cover_Rate": 0.5224586288416075} {"Template_token": ["", "MachineFunction", "::", "iterator", "MBBI", "=", "OrigBB", ";", "++", "MBBI", ";", "MF", ".", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "NumSplit", "++", ";", "while", "(", "!", "OrigBB", "->", "succ_empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "*", "OrigBB", "->", "succ_begin", "(", ")", ";", "OrigBB", "->", "removeSuccessor", "(", "Succ", ")", ";", "NewBB", "->", "addSuccessor", "(", "Succ", ")", ";", "assert", "(", "(", "Succ", "->", "empty", "(", ")", "||", "!", "Succ", "->", "begin", "(", ")", "->", "isPHI", "(", ")", ")", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass7", "Func": "SplitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69246, "Length": 139, "Cover_Rate": 0.32860520094562645} {"Template_token": ["", "bool", "isCond", "=", "false", ";", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "int", "UOpc", "=", "Opc", ";", "switch", "(", "Opc", ")", "{", "default", ":", "continue", ";", "case", "", ":", "case", "", ":", "T2JumpTables", ".", "push_back", "(", "&", "I", ")", ";", "continue", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "{", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "unsigned", "CPI", "=", "I", ".", "getOperand", "(", "op", ")", ".", "getIndex", "(", ")", ";", "MachineInstr", "*", "CPEMI", "=", "CPEMIs", "[", "CPI", "]", ";", "const", "Align", "CPEAlign", "=", "getCPEAlign", "(", "CPEMI", ")", ";", "const", "unsigned", "LogCPEAlign", "=", "Log2", "(", "CPEAlign", ")", ";", "if", "(", "LogCPEAlign", ">=", "", ")", "Scale", "=", "", ";", "else", "Scale", "=", "", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";"], "ground_truth": ["break", ";"], "File": "ARMConstantIslandPass80", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69247, "Length": 486, "Cover_Rate": 0.6022304832713755} {"Template_token": ["", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", "+", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "&", "*", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "", "<<", "LogAlign", ";", "EndInsertOffset", "-=", "", "<<", "LogAlign", ";", "}", "EndInsertOffset", "+=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "LastIT", "=", "&", "*", "MI", ";", "}", "--", "MI", ";", "if", "(", "LastIT", ")", "{", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getITInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "!=", "", ")", "MI", "=", "LastIT", ";", "}", "if", "(", "STI", "->", "isTargetWindows", "(", ")", "&&", "isThumb", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", "&", "", ")", "==", "", ")", "{", "--", "MI", ";"], "ground_truth": ["assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", "&", "", ")", "==", "", ")", ";"], "File": "ARMConstantIslandPass81", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69249, "Length": 339, "Cover_Rate": 0.4307496823379924} {"Template_token": ["", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMConstantIslandPass81", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69250, "Length": 276, "Cover_Rate": 0.3607843137254902} {"Template_token": ["", "OldPrior", "->", "updateTerminator", "(", ")", ";", "BB", "->", "updateTerminator", "(", ")", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "NULL", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "JTBB", ";", "++", "MBBI", ";", "MF", ".", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "assert", "(", "isThumb2", "&&", "", ")", ";", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";", "JTBB", "->", "removeSuccessor", "(", "BB", ")", ";"], "ground_truth": ["JTBB", "->", "addSuccessor", "(", "NewBB", ")", ";"], "File": "ARMConstantIslandPass82", "Func": "AdjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69251, "Length": 125, "Cover_Rate": 0.4716981132075472} {"Template_token": ["", "}", "else", "{", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "MaxDisp", "-", "", ";", "if", "(", "BaseInsertOffset", ">=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ")", "BaseInsertOffset", "=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", "-", "(", "isThumb1", "?", "", ":", "", ")", ";", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "llvm", "::", "next", "(", "MI", ")", ")", "{", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "OffsetIsInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ",", "U", ".", "IsSoImm", ")", ")", "{", "BaseInsertOffset", "-=", "(", "isThumb1", "?", "", ":", "", ")", ";", "EndInsertOffset", "-=", "(", "isThumb1", "?", "", ":", "", ")", ";", "}", "EndInsertOffset", "+=", "CPUsers", "[", "CPUIndex", "]", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "LastIT", "=", "MI", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass82", "Func": "CreateNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69252, "Length": 241, "Cover_Rate": 0.3963815789473684} {"Template_token": ["", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "int", "delta", "=", "isThumb1", "?", "", ":", "", ";", "BBSizes", "[", "UserMBB", "->", "getNumber", "(", ")", "]", "+=", "delta", ";", "AdjustBBOffsetsAfter", "(", "UserMBB", ",", "delta", ")", ";", "}", "else", "{", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "MaxDisp", "-", "", ";", "if", "(", "BaseInsertOffset", ">=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ")", "BaseInsertOffset", "=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", "-", "(", "isThumb1", "?", "", ":", "", ")", ";", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "llvm", "::", "next", "(", "MI", ")", ")", "{", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "OffsetIsInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ",", "U", ".", "IsSoImm", ")", ")", "{", "BaseInsertOffset", "-=", "(", "isThumb1", "?", "", ":", "", ")", ";", "EndInsertOffset", "-=", "(", "isThumb1", "?", "", ":", "", ")", ";", "}", "EndInsertOffset", "+=", "CPUsers", "[", "CPUIndex", "]", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}"], "ground_truth": ["if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "LastIT", "=", "MI", ";"], "File": "ARMConstantIslandPass82", "Func": "CreateNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69253, "Length": 296, "Cover_Rate": 0.4868421052631579} {"Template_token": ["", "MachineBasicBlock", "*", "SplitBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "SplitBB", ",", "-", "delta", ")", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";"], "ground_truth": ["unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";"], "File": "ARMConstantIslandPass82", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69254, "Length": 235, "Cover_Rate": 0.3969594594594595} {"Template_token": ["", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "}", "if", "(", "NewOpc", ")", "{", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "MaxOffs", ")", ")", "{", "Br", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "-", "", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", ")", "continue", ";", "NewOpc", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOffset", "=", "GetOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";", "unsigned", "DestOffset", "=", "BBOffsets", "[", "DestBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "BrOffset", "<", "DestOffset", "&&", "(", "DestOffset", "-", "BrOffset", ")", "<=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "Br", ".", "MI", ";", "if", "(", "CmpMI", "!=", "Br", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", "&&", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "isLowRegister", "(", "Reg", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "CmpMI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addMBB", "(", "DestBB", ",", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", ")", ";", "CmpMI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "=", "NewBR", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "-", "", ")", ";"], "ground_truth": ["++", "NumCBZ", ";"], "File": "ARMConstantIslandPass82", "Func": "OptimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69255, "Length": 446, "Cover_Rate": 0.7610921501706485} {"Template_token": ["", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", ".", "getJumpTableInfo", "(", ")", ";", "if", "(", "MJTI", "==", "", ")", "return", "false", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "T2JumpTables", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "T2JumpTables", "[", "i", "]", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "MCID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "bool", "ByteOk", "=", "true", ";", "bool", "HalfWordOk", "=", "true", ";", "unsigned", "JTOffset", "=", "GetOffsetOf", "(", "MI", ")", "+", "", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "unsigned", "DstOffset", "=", "BBOffsets", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "ByteOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", "ByteOk", "=", "false", ";", "unsigned", "TBHLimit", "=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "--", "PrevI", ";", "if", "(", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "continue", ";", "MachineInstr", "*", "AddrMI", "=", "PrevI", ";", "bool", "OptOk", "=", "true", ";", "for", "(", "unsigned", "k", "=", "", ",", "eee", "=", "AddrMI", "->", "getNumOperands", "(", ")", ";", "k", "!=", "eee", ";", "++", "k", ")", "{", "const", "MachineOperand", "&", "MO", "=", "AddrMI", "->", "getOperand", "(", "k", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "{"], "ground_truth": ["OptOk", "=", "false", ";"], "File": "ARMConstantIslandPass82", "Func": "OptimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69256, "Length": 496, "Cover_Rate": 0.6238993710691824} {"Template_token": ["", "if", "(", "MJTI", "==", "", ")", "return", "false", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "T2JumpTables", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "T2JumpTables", "[", "i", "]", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "MCID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";"], "ground_truth": ["unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";"], "File": "ARMConstantIslandPass82", "Func": "ReorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69257, "Length": 113, "Cover_Rate": 0.41544117647058826} {"Template_token": ["", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", ".", "getJumpTableInfo", "(", ")", ";", "if", "(", "MJTI", "==", "", ")", "return", "false", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "T2JumpTables", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "T2JumpTables", "[", "i", "]", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "MCID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "int", "JTNumber", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "int", "DTNumber", "=", "MBB", "->", "getNumber", "(", ")", ";", "if", "(", "DTNumber", "<", "JTNumber", ")", "{", "MachineBasicBlock", "*", "NewBB", "=", "AdjustJTTargetBlockForward", "(", "MBB", ",", "MI", "->", "getParent", "(", ")", ")", ";", "if", "(", "NewBB", ")", "MJTI", "->", "ReplaceMBBInJumpTable", "(", "JTI", ",", "JTBBs", "[", "j", "]", ",", "NewBB", ")", ";", "MadeChange", "=", "true", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass82", "Func": "ReorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69258, "Length": 253, "Cover_Rate": 0.9301470588235294} {"Template_token": ["", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "++", "NumSplit", ";", "while", "(", "!", "OrigBB", "->", "succ_empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "*", "OrigBB", "->", "succ_begin", "(", ")", ";", "OrigBB", "->", "removeSuccessor", "(", "Succ", ")", ";", "NewBB", "->", "addSuccessor", "(", "Succ", ")", ";", "assert", "(", "(", "Succ", "->", "empty", "(", ")", "||", "!", "Succ", "->", "begin", "(", ")", "->", "isPHI", "(", ")", ")", "&&", "", ")", ";", "}", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "BBSizes", ".", "insert", "(", "BBSizes", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "BBOffsets", ".", "insert", "(", "BBOffsets", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "llvm", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "NewWaterList", ".", "insert", "(", "OrigBB", ")", ";", "unsigned", "OrigBBI", "=", "OrigBB", "->", "getNumber", "(", ")", ";", "unsigned", "NewBBI", "=", "NewBB", "->", "getNumber", "(", ")", ";", "int", "delta", "=", "isThumb1", "?", "", ":", "", ";", "unsigned", "OrigBBSize", "=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "OrigBB", "->", "begin", "(", ")", ",", "E", "=", "OrigBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "OrigBBSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "BBSizes", "[", "OrigBBI", "]", "=", "OrigBBSize", ";", "BBOffsets", "[", "NewBBI", "]", "=", "BBOffsets", "[", "OrigBBI", "]", "+", "BBSizes", "[", "OrigBBI", "]", ";", "unsigned", "NewBBSize", "=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "NewBB", "->", "begin", "(", ")", ",", "E", "=", "NewBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "NewBBSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "BBSizes", "[", "NewBBI", "]", "=", "NewBBSize", ";", "MachineInstr", "*", "ThumbJTMI", "=", "prior", "(", "NewBB", "->", "end", "(", ")", ")", ";", "if", "(", "ThumbJTMI", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["unsigned", "OrigOffset", "=", "BBOffsets", "[", "OrigBBI", "]", "+", "BBSizes", "[", "OrigBBI", "]", "-", "delta", ";"], "File": "ARMConstantIslandPass82", "Func": "SplitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69259, "Length": 435, "Cover_Rate": 0.7552083333333334} {"Template_token": ["", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";"], "ground_truth": ["if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Branches", "(", ")", ";"], "File": "ARMConstantIslandPass86", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69260, "Length": 242, "Cover_Rate": 0.3422913719943423} {"Template_token": ["", "return", ";", "}", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", "+", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "", "<<", "LogAlign", ";", "EndInsertOffset", "-=", "", "<<", "LogAlign", ";", "}", "EndInsertOffset", "+=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "LastIT", "=", "MI", ";", "}", "--", "MI", ";", "if", "(", "LastIT", ")", "{", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getITInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "!=", "", ")", "MI", "=", "LastIT", ";", "}", "NewMBB", "=", "splitBlockBeforeInstr", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass89", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69262, "Length": 385, "Cover_Rate": 0.5729166666666666} {"Template_token": ["", "if", "(", "isOffsetInRange", "(", "UserOffset", ",", "CPEOffset", ",", "U", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "UserMBB", "->", "getNumber", "(", ")", "<<", "format", "(", "", ",", "CPEOffset", ")", ")", ";", "NewMBB", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "UserMBB", ")", ")", ";", "int", "UncondBr", "=", "isThumb", "?", "(", "(", "isThumb2", ")", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ";", "else", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "BBInfo", "[", "UserMBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Delta", ";", "adjustBBOffsetsAfter", "(", "UserMBB", ")", ";", "return", ";", "}", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", "+", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}"], "ground_truth": ["unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "File": "ARMConstantIslandPass89", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69263, "Length": 346, "Cover_Rate": 0.5148809523809523} {"Template_token": ["", "MachineBasicBlock", "*", "ConstantIslands", "::", "adjustJTTargetBlockForward", "(", "MachineBasicBlock", "*", "BB", ",", "MachineBasicBlock", "*", "JTBB", ")", "{", "MachineBasicBlock", "*", "TBB", "=", "nullptr", ",", "*", "FBB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "Cond", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "CondPrior", ";", "MachineFunction", "::", "iterator", "BBi", "=", "BB", "->", "getIterator", "(", ")", ";", "MachineFunction", "::", "iterator", "OldPrior", "=", "std", "::", "prev", "(", "BBi", ")", ";", "bool", "B", "=", "TII", "->", "AnalyzeBranch", "(", "*", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "&", "MF", "->", "front", "(", ")", "&&", "!", "TII", "->", "AnalyzeBranch", "(", "*", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{"], "ground_truth": ["BB", "->", "moveAfter", "(", "JTBB", ")", ";"], "File": "ARMConstantIslandPass8", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69264, "Length": 125, "Cover_Rate": 0.4844961240310077} {"Template_token": ["", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "if", "(", "isThumb2", ")", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";", "JTBB", "->", "replaceSuccessor", "(", "BB", ",", "NewBB", ")", ";"], "ground_truth": ["++", "NumJTInserted", ";"], "File": "ARMConstantIslandPass", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69265, "Length": 98, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "CPUser", "(", "MachineInstr", "*", "mi", ",", "MachineInstr", "*", "cpemi", ",", "unsigned", "maxdisp", ",", "bool", "neg", ",", "bool", "soimm", ")", ":", "MI", "(", "mi", ")", ",", "CPEMI", "(", "cpemi", ")", ",", "MaxDisp", "(", "maxdisp", ")", ",", "NegOk", "(", "neg", ")", ",", "IsSoImm", "(", "soimm", ")", "{", "HighWaterMark", "=", "CPEMI", "->", "getParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass", "Func": "CPUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69266, "Length": 54, "Cover_Rate": 1.0} {"Template_token": ["", "CPUser", "(", "MachineInstr", "*", "mi", ",", "MachineInstr", "*", "cpemi", ",", "unsigned", "maxdisp", ",", "bool", "neg", ",", "bool", "soimm", ")", ":", "MI", "(", "mi", ")", ",", "CPEMI", "(", "cpemi", ")", ",", "MaxDisp", "(", "maxdisp", ")", ",", "NegOk", "(", "neg", ")", ",", "IsSoImm", "(", "soimm", ")", "{"], "ground_truth": ["HighWaterMark", "=", "CPEMI", "->", "getParent", "(", ")", ";"], "File": "ARMConstantIslandPass", "Func": "CPUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69267, "Length": 53, "Cover_Rate": 0.9814814814814815} {"Template_token": ["", "MF", "->", "push_back", "(", "BB", ")", ";", "unsigned", "MaxAlign", "=", "Log2_32", "(", "MCP", "->", "getConstantPoolAlignment", "(", ")", ")", ";", "BB", "->", "setAlignment", "(", "MaxAlign", ")", ";", "MF", "->", "ensureAlignment", "(", "BB", "->", "getAlignment", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "InsPoint", "(", "MaxAlign", "+", "", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "DataLayout", "&", "TD", "=", "MF", "->", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";"], "ground_truth": ["++", "NumCPEs", ";"], "File": "ARMConstantIslandPass", "Func": "doInitialConstPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69269, "Length": 272, "Cover_Rate": 0.8192771084337349} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "}", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOp", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOp", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "JT", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", "*", "sizeof", "(", "uint32_t", ")", ";", "MachineBasicBlock", "*", "JumpTableBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "JumpTableBB", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "JumpTableBB", ",", "JumpTableBB", "->", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "JTOpcode", ")", ")", ".", "addImm", "(", "i", "++", ")", ".", "addJumpTableIndex", "(", "JTI", ")", ".", "addImm", "(", "Size", ")", ";"], "ground_truth": ["CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";"], "File": "ARMConstantIslandPass", "Func": "doInitialJumpTablePlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69270, "Length": 197, "Cover_Rate": 0.5116883116883116} {"Template_token": ["", "for", "(", "unsigned", "J", "=", "", ",", "E", "=", "BBInfo", ".", "size", "(", ")", ";", "J", "!=", "E", ";", "++", "J", ")", "{", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "J", "]", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "J", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "KnownBits", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "Unalign", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "PostAlign", ")", "<<", "format", "(", "", ",", "BBInfo", "[", "J", "]", ".", "Size", ")", ";"], "File": "ARMConstantIslandPass", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69271, "Length": 87, "Cover_Rate": 0.8787878787878788} {"Template_token": ["", "unsigned", "BestGrowth", "=", "~", "", ";", "MachineBasicBlock", "*", "UserBB", "=", "U", ".", "MI", "->", "getParent", "(", ")", ";", "unsigned", "MinNoSplitDisp", "=", "BBInfo", "[", "UserBB", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "if", "(", "CloserWater", "&&", "MinNoSplitDisp", ">", "U", ".", "getMaxDisp", "(", ")", "/", "", ")", "return", "false", ";", "for", "(", "water_iterator", "IP", "=", "std", "::", "prev", "(", "WaterList", ".", "end", "(", ")", ")", ",", "B", "=", "WaterList", ".", "begin", "(", ")", ";", ";", "--", "IP", ")", "{", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "unsigned", "Growth", ";", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", "||", "WaterBB", "==", "U", ".", "MI", "->", "getParent", "(", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{"], "ground_truth": ["BestGrowth", "=", "Growth", ";"], "File": "ARMConstantIslandPass", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69273, "Length": 151, "Cover_Rate": 0.5968379446640316} {"Template_token": ["", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "return", "&", "CPEs", "[", "i", "]", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass", "Func": "findConstPoolEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69274, "Length": 60, "Cover_Rate": 0.7792207792207793} {"Template_token": ["", "MachineInstr", "*", "UserMI", "=", "U", ".", "MI", ";", "MachineInstr", "*", "CPEMI", "=", "U", ".", "CPEMI", ";", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "", ";", "}", "unsigned", "CPI", "=", "getCombinedIndex", "(", "CPEMI", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "nullptr", ")", "continue", ";", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", ",", "U", ".", "NegOk", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "", ")", ";", "U", ".", "CPEMI", "=", "CPEs", "[", "i", "]", ".", "CPEMI", ";", "for", "(", "unsigned", "j", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "j", "!=", "e", ";", "++", "j", ")", "if", "(", "UserMI", "->", "getOperand", "(", "j", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "j", ")", ".", "setIndex", "(", "CPEs", "[", "i", "]", ".", "CPI", ")", ";", "break", ";", "}", "CPEs", "[", "i", "]", ".", "RefCount", "++", ";", "return", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", "?", "", ":", "", ";", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass", "Func": "findInRangeCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69275, "Length": 262, "Cover_Rate": 0.9390681003584229} {"Template_token": ["", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "++", "MBB", "->", "getIterator", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "", "<<", "printMBBReference", "(", "*", "NextBB", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";"], "ground_truth": ["ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";"], "File": "ARMConstantIslandPass", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69276, "Length": 220, "Cover_Rate": 0.38394415357766143} {"Template_token": ["", "CC", "=", "", "(", "CC", ")", ";", "unsigned", "CCReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "std", "::", "prev", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";"], "ground_truth": ["MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";"], "File": "ARMConstantIslandPass", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69277, "Length": 233, "Cover_Rate": 0.40663176265270506} {"Template_token": ["", "bool", "ConstantIslands", "::", "fixupUnconditionalBr", "(", "ImmBranch", "&", "Br", ")", "{", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";"], "ground_truth": ["if", "(", "!", "isThumb1", ")", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMConstantIslandPass", "Func": "fixupUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69278, "Length": 38, "Cover_Rate": 0.3619047619047619} {"Template_token": ["", "case", "", ":", "return", "isThumb1", "?", "", ":", "", ";", "case", "", ":", "return", "isThumb1", "?", "", ":", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["unsigned", "CPI", "=", "getCombinedIndex", "(", "CPEMI", ")", ";"], "File": "ARMConstantIslandPass", "Func": "getCPELogAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69279, "Length": 48, "Cover_Rate": 0.3609022556390977} {"Template_token": ["", "}", "unsigned", "CPI", "=", "getCombinedIndex", "(", "CPEMI", ")", ";", "assert", "(", "CPI", "<", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", "&&", "", ")", ";"], "ground_truth": ["unsigned", "Align", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ".", "getAlignment", "(", ")", ";"], "File": "ARMConstantIslandPass", "Func": "getCPELogAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69280, "Length": 42, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "assert", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "", ")", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "I", ")", ";", "}"], "ground_truth": ["return", "Offset", ";"], "File": "ARMConstantIslandPass", "Func": "getOffsetOf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69281, "Length": 27, "Cover_Rate": 0.313953488372093} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "_CP_ISLANDS_OPT_NAME", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69282, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "MachineFunctionProperties", "getRequiredProperties", "(", ")", "const", "override", "{", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "NoVRegs", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass", "Func": "getRequiredProperties", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69284, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "CPI", "=", "getCombinedIndex", "(", "CPEMI", ")", ";", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "int", "result", "=", "findInRangeCPEntry", "(", "U", ",", "UserOffset", ")", ";", "if", "(", "result", "==", "", ")", "return", "false", ";", "else", "if", "(", "result", "==", "", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "MachineBasicBlock", "*", "NewIsland", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "water_iterator", "IP", ";", "if", "(", "findAvailableWater", "(", "U", ",", "UserOffset", ",", "IP", ",", "CloserWater", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ")", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "NewMBB", "=", "&", "*", "++", "WaterBB", "->", "getIterator", "(", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "&", "*", "--", "NewMBB", "->", "getIterator", "(", ")", ";", "IP", "=", "find", "(", "WaterList", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "const", "unsigned", "Align", "=", "isThumb", "?", "", ":", "", ";", "if", "(", "NewMBB", "->", "getAlignment", "(", ")", "<", "Align", ")", "NewMBB", "->", "setAlignment", "(", "Align", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", "->", "getIterator", "(", ")", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";"], "ground_truth": ["U", ".", "HighWaterMark", "=", "NewIsland", ";"], "File": "ARMConstantIslandPass", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69285, "Length": 278, "Cover_Rate": 0.549407114624506} {"Template_token": ["", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "CPI", "=", "I", ".", "getOperand", "(", "op", ")", ".", "getIndex", "(", ")", ";", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "JumpTableUserIndices", ".", "insert", "(", "std", "::", "make_pair", "(", "CPI", ",", "CPUsers", ".", "size", "(", ")", ")", ")", ";", "CPI", "=", "JumpTableEntryIndices", "[", "CPI", "]", ";", "}", "MachineInstr", "*", "CPEMI", "=", "CPEMIs", "[", "CPI", "]", ";", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "Bits", ")", "-", "", ")", "*", "Scale", ";", "CPUsers", ".", "push_back", "(", "CPUser", "(", "&", "I", ",", "CPEMI", ",", "MaxOffs", ",", "NegOk", ",", "IsSoImm", ")", ")", ";", "CPEntry", "*", "CPE", "=", "findConstPoolEntry", "(", "CPI", ",", "CPEMI", ")", ";", "assert", "(", "CPE", "&&", "", ")", ";", "CPE", "->", "RefCount", "++", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69286, "Length": 272, "Cover_Rate": 0.36074270557029176} {"Template_token": ["", "unsigned", "PCAdj", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "MI", ")", "+", "PCAdj", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MI", "->", "getParent", "(", ")", ")", "<<", "", "<<", "MaxDisp", "<<", "", "<<", "getOffsetOf", "(", "MI", ")", "<<", "", "<<", "DestOffset", "<<", "", "<<", "int", "(", "DestOffset", "-", "BrOffset", ")", "<<", "", "<<", "*", "MI", ")", ";"], "ground_truth": ["if", "(", "BrOffset", "<=", "DestOffset", ")", "{"], "File": "ARMConstantIslandPass", "Func": "isBBInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69287, "Length": 96, "Cover_Rate": 0.6713286713286714} {"Template_token": ["", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "Block", "]", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "", "<<", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "format", "(", "", ",", "UserOffset", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MI", "->", "getParent", "(", ")", ")", "<<", "", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "BBI", ".", "postOffset", "(", ")", ")", "<<", "*", "MI", "<<", "format", "(", "", ",", "CPEOffset", ",", "int", "(", "CPEOffset", "-", "UserOffset", ")", ")", ";"], "File": "ARMConstantIslandPass", "Func": "isCPEntryInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69288, "Length": 84, "Cover_Rate": 0.5874125874125874} {"Template_token": ["", "unsigned", "CPELogAlign", "=", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ";", "unsigned", "CPEOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "CPELogAlign", ")", ";", "unsigned", "NextBlockOffset", ",", "NextBlockAlignment", ";", "MachineFunction", "::", "const_iterator", "NextBlock", "=", "Water", "->", "getIterator", "(", ")", ";", "if", "(", "++", "NextBlock", "==", "MF", "->", "end", "(", ")", ")", "{", "NextBlockOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "NextBlockAlignment", "=", "", ";", "}", "else", "{"], "ground_truth": ["NextBlockOffset", "=", "BBInfo", "[", "NextBlock", "->", "getNumber", "(", ")", "]", ".", "Offset", ";"], "File": "ARMConstantIslandPass", "Func": "isWaterInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69289, "Length": 90, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", "<", "DestOffset", "&&", "(", "DestOffset", "-", "BrOffset", ")", "<=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "Br", ".", "MI", ";", "if", "(", "CmpMI", "!=", "Br", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "(", "*", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", "&&", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "isLowRegister", "(", "Reg", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "CmpMI", "<<", "", "<<", "*", "Br", ".", "MI", ")", ";", "MachineInstr", "*", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "CmpMI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addMBB", "(", "DestBB", ",", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", ")", ";", "CmpMI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "=", "NewBR", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumCBZ", ";", "MadeChange", "=", "true", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69290, "Length": 285, "Cover_Rate": 0.45527156549520764} {"Template_token": ["", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", "<", "DestOffset", "&&", "(", "DestOffset", "-", "BrOffset", ")", "<=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "Br", ".", "MI", ";", "if", "(", "CmpMI", "!=", "Br", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "(", "*", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", "&&", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "isLowRegister", "(", "Reg", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "CmpMI", "<<", "", "<<", "*", "Br", ".", "MI", ")", ";", "MachineInstr", "*", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "CmpMI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addMBB", "(", "DestBB", ",", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", ")", ";", "CmpMI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "=", "NewBR", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumCBZ", ";", "MadeChange", "=", "true", ";", "}", "}", "}", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69291, "Length": 263, "Cover_Rate": 0.42012779552715657} {"Template_token": ["", "bool", "MadeChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "i", "]", ";", "unsigned", "Opcode", "=", "U", ".", "MI", "->", "getOpcode", "(", ")", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Scale", "=", "", ";", "unsigned", "Bits", "=", "", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "if", "(", "isLowRegister", "(", "U", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "isLowRegister", "(", "U", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "}", "break", ";", "}", "if", "(", "!", "NewOpc", ")", "continue", ";", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "Bits", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "!", "U", ".", "KnownAlignment", ")", "MaxOffs", "-=", "", ";", "if", "(", "isCPEntryInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "MaxOffs", ",", "false", ",", "true", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "U", ".", "MI", ")", ";", "U", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "U", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumT2CPShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "return", "MadeChange", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass", "Func": "optimizeThumb2Instructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69292, "Length": 281, "Cover_Rate": 0.9493243243243243} {"Template_token": ["", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "PreservedBaseReg", "=", "preserveBaseRegister", "(", "MI", ",", "User", ".", "MI", ",", "DeadSize", ",", "CanDeleteLEA", ",", "BaseRegKill", ")", ";", "if", "(", "!", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", "&&", "!", "PreservedBaseReg", ")", "continue", ";", "}", "else", "{", "unsigned", "BaseReg", "=", "User", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "User", ".", "MI", "->", "getIterator", "(", ")", "==", "User", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "continue", ";", "MachineInstr", "*", "Shift", "=", "User", ".", "MI", "->", "getPrevNode", "(", ")", ";", "if", "(", "Shift", "->", "getOpcode", "(", ")", "!=", "", "||", "Shift", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", "||", "!", "Shift", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "continue", ";", "IdxReg", "=", "Shift", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "ShiftedIdxReg", "=", "Shift", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "IdxReg", "&&", "!", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", ")", "continue", ";", "MachineInstr", "*", "Load", "=", "User", ".", "MI", "->", "getNextNode", "(", ")", ";", "if", "(", "Load", "->", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "Load", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "BaseReg", "||", "Load", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "ShiftedIdxReg", "||", "!", "Load", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "continue", ";", "auto", "*", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "registerDefinedBetween", "(", "BaseReg", ",", "Load", "->", "getNextNode", "(", ")", ",", "MBB", "->", "end", "(", ")", ",", "TRI", ")", ")", "continue", ";", "if", "(", "isPositionIndependentOrROPI", ")", "{", "MachineInstr", "*", "Add", "=", "Load", "->", "getNextNode", "(", ")", ";", "if", "(", "Add", "->", "getOpcode", "(", ")", "!=", "", "||", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "BaseReg", "||", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Load", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "||", "!", "Add", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "continue", ";", "if", "(", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "registerDefinedBetween", "(", "IdxReg", ",", "Add", "->", "getNextNode", "(", ")", ",", "MI", ",", "TRI", ")", ")", "continue", ";", "Add", "->", "eraseFromParent", "(", ")", ";", "DeadSize", "+=", "", ";", "}", "else", "{", "if", "(", "Load", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "registerDefinedBetween", "(", "IdxReg", ",", "Load", "->", "getNextNode", "(", ")", ",", "MI", ",", "TRI", ")", ")", "continue", ";", "}", "CanDeleteLEA", "=", "true", ";", "Shift", "->", "eraseFromParent", "(", ")", ";", "Load", "->", "eraseFromParent", "(", ")", ";", "DeadSize", "+=", "", ";", "}"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";"], "File": "ARMConstantIslandPass", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69294, "Length": 495, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "K", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "BaseReg", ")", "return", "false", ";", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "BaseRegKill", "=", "BaseRegKill", "||", "MO", ".", "isKill", "(", ")", ";", "CanDeleteLEA", "=", "false", ";", "}", "}", "}", "if", "(", "!", "RemovableAdd", ")", "return", "true", ";", "for", "(", "++", "I", ";", "&", "*", "I", "!=", "JumpMI", ";", "++", "I", ")", "{", "for", "(", "unsigned", "K", "=", "", ",", "E", "=", "I", "->", "getNumOperands", "(", ")", ";", "K", "!=", "E", ";", "++", "K", ")", "{", "const", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "K", ")", ";"], "ground_truth": ["if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";"], "File": "ARMConstantIslandPass", "Func": "preserveBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69295, "Length": 159, "Cover_Rate": 0.4087403598971722} {"Template_token": ["", "for", "(", "auto", "I", "=", "From", ";", "I", "!=", "To", ";", "++", "I", ")", "if", "(", "I", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMConstantIslandPass", "Func": "registerDefinedBetween", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69296, "Length": 31, "Cover_Rate": 0.5636363636363636} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "EntryReg", ")", "return", ";", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "EntryReg", ")", "return", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "RemovableAdd", ")", ";", "RemovableAdd", "->", "eraseFromParent", "(", ")", ";", "DeadSize", "+=", "", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass", "Func": "RemoveDeadAddBetweenLEAAndJT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69298, "Length": 79, "Cover_Rate": 0.3347457627118644} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "J", "(", "RemovableAdd", ")", ";", "for", "(", "++", "J", ";", "&", "*", "J", "!=", "JumpMI", ";", "++", "J", ")", "{", "for", "(", "unsigned", "K", "=", "", ",", "E", "=", "J", "->", "getNumOperands", "(", ")", ";", "K", "!=", "E", ";", "++", "K", ")", "{", "const", "MachineOperand", "&", "MO", "=", "J", "->", "getOperand", "(", "K", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "EntryReg", ")", "return", ";", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "EntryReg", ")", "return", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "RemovableAdd", ")", ";", "RemovableAdd", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["DeadSize", "+=", "", ";"], "File": "ARMConstantIslandPass", "Func": "RemoveDeadAddBetweenLEAAndJT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69299, "Length": 136, "Cover_Rate": 0.576271186440678} {"Template_token": ["", "MachineBasicBlock", "*", "CPEBB", "=", "CPEMI", "->", "getParent", "(", ")", ";", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPEMI", "->", "eraseFromParent", "(", ")", ";", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "Size", ";", "if", "(", "CPEBB", "->", "empty", "(", ")", ")", "{", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "=", "", ";"], "ground_truth": ["CPEBB", "->", "setAlignment", "(", "", ")", ";"], "File": "ARMConstantIslandPass", "Func": "removeDeadCPEMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69300, "Length": 72, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "CPEMI", "->", "eraseFromParent", "(", ")", ";", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "Size", ";", "if", "(", "CPEBB", "->", "empty", "(", ")", ")", "{", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "=", "", ";", "CPEBB", "->", "setAlignment", "(", "", ")", ";", "}", "else", "CPEBB", "->", "setAlignment", "(", "getCPELogAlign", "(", "&", "*", "CPEBB", "->", "begin", "(", ")", ")", ")", ";", "adjustBBOffsetsAfter", "(", "CPEBB", ")", ";"], "ground_truth": ["assert", "(", "!", "BBIsJumpedOver", "(", "CPEBB", ")", "&&", "", ")", ";"], "File": "ARMConstantIslandPass", "Func": "removeDeadCPEMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69301, "Length": 82, "Cover_Rate": 0.7008547008547008} {"Template_token": ["", "if", "(", "GenerateTBB", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialConstPlacement", "(", "CPEMIs", ")", ";", "if", "(", "MF", "->", "getJumpTableInfo", "(", ")", ")", "doInitialJumpTablePlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";"], "File": "ARMConstantIslandPass", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69302, "Length": 224, "Cover_Rate": 0.3195435092724679} {"Template_token": ["", "while", "(", "true", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Branches", "(", ")", ";", "if", "(", "GenerateTBB", "&&", "!", "STI", "->", "genExecuteOnly", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2JumpTables", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "if", "(", "CPE", ".", "CPEMI", "&&", "CPE", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "isCPI", "(", ")", ")", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear", "(", ")", ";", "JumpTableEntryIndices", ".", "clear", "(", ")", ";", "JumpTableUserIndices", ".", "clear", "(", ")", ";", "ImmBranches", ".", "clear", "(", ")", ";", "PushPopMIs", ".", "clear", "(", ")", ";"], "ground_truth": ["T2JumpTables", ".", "clear", "(", ")", ";"], "File": "ARMConstantIslandPass", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69303, "Length": 405, "Cover_Rate": 0.5777460770328102} {"Template_token": ["", "void", "ConstantIslands", "::", "scanFunctionJumpTables", "(", ")", "{", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "for", "(", "MachineInstr", "&", "I", ":", "MBB", ")", "if", "(", "I", ".", "isBranch", "(", ")", "&&", "(", "I", ".", "getOpcode", "(", ")", "==", "", "||", "I", ".", "getOpcode", "(", ")", "==", "", ")", ")", "T2JumpTables", ".", "push_back", "(", "&", "I", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMConstantIslandPass", "Func": "scanFunctionJumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69304, "Length": 61, "Cover_Rate": 0.9384615384615385} {"Template_token": ["", "void", "ConstantIslands", "::", "scanFunctionJumpTables", "(", ")", "{", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{"], "ground_truth": ["for", "(", "MachineInstr", "&", "I", ":", "MBB", ")", "if", "(", "I", ".", "isBranch", "(", ")", "&&", "(", "I", ".", "getOpcode", "(", ")", "==", "", "||", "I", ".", "getOpcode", "(", ")", "==", "", ")", ")", "T2JumpTables", ".", "push_back", "(", "&", "I", ")", ";"], "File": "ARMConstantIslandPass", "Func": "scanFunctionJumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69305, "Length": 59, "Cover_Rate": 0.9076923076923077} {"Template_token": ["", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "std", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "NewWaterList", ".", "insert", "(", "OrigBB", ")", ";", "computeBlockSize", "(", "MF", ",", "OrigBB", ",", "BBInfo", "[", "OrigBB", "->", "getNumber", "(", ")", "]", ")", ";", "computeBlockSize", "(", "MF", ",", "NewBB", ",", "BBInfo", "[", "NewBB", "->", "getNumber", "(", ")", "]", ")", ";"], "ground_truth": ["adjustBBOffsetsAfter", "(", "OrigBB", ")", ";"], "File": "ARMConstantIslandPass", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69306, "Length": 147, "Cover_Rate": 0.47266881028938906} {"Template_token": ["", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "OrigBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";"], "ground_truth": ["BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";"], "File": "ARMConstantIslandPass", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69307, "Length": 158, "Cover_Rate": 0.5080385852090032} {"Template_token": ["", "bool", "ConstantIslands", "::", "undoLRSpillRestore", "(", ")", "{", "bool", "MadeChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "PushPopMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "PushPopMIs", "[", "i", "]", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";"], "ground_truth": ["}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", "{"], "File": "ARMConstantIslandPass", "Func": "undoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69308, "Length": 162, "Cover_Rate": 0.8617021276595744} {"Template_token": ["", "return", "BBInfo", "[", "LHS", ".", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", "<", "BBInfo", "[", "RHS", ".", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "}", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CPUsers", ".", "size", "(", ")", "<<", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "i", "]", ";"], "ground_truth": ["unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";"], "File": "ARMConstantIslandPass", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69309, "Length": 88, "Cover_Rate": 0.44221105527638194} {"Template_token": ["", "ConstantPoolValue", "::", "addSelectionDAGCSEId", "(", "ID", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "addSelectionDAGCSEId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69310, "Length": 8, "Cover_Rate": 0.32} {"Template_token": ["", "ConstantPoolConstant", "::", "ConstantPoolConstant", "(", "const", "Constant", "*", "C", ",", "unsigned", "ID", ",", "", "Kind", ",", "unsigned", "char", "PCAdj", ",", "", "Modifier", ",", "bool", "AddCurrentAddress", ")", ":", "ConstantPoolValue", "(", "(", "Type", "*", ")", "C", "->", "getType", "(", ")", ",", "ID", ",", "Kind", ",", "PCAdj", ",", "Modifier", ",", "AddCurrentAddress", ")", ",", "CVal", "(", "C", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "ARMConstantPoolConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69312, "Length": 55, "Cover_Rate": 0.9322033898305084} {"Template_token": ["", "ConstantPoolConstant", "::", "ConstantPoolConstant", "(", "const", "Constant", "*", "C", ",", "unsigned", "ID", ",", "", "Kind", ",", "unsigned", "char", "PCAdj", ",", "", "Modifier", ",", "bool", "AddCurrentAddress", ")", ":", "ConstantPoolValue", "(", "(", "Type", "*", ")", "C", "->", "getType", "(", ")", ",", "ID", ",", "Kind", ",", "PCAdj", ",", "Modifier", ",", "AddCurrentAddress", ")", ",", "CVal", "(", "C", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "ARMConstantPoolConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69313, "Length": 55, "Cover_Rate": 0.9322033898305084} {"Template_token": ["", "ConstantPoolMBB", "::", "ConstantPoolMBB", "(", "LLVMContext", "&", "C", ",", "const", "MachineBasicBlock", "*", "mbb", ",", "unsigned", "id", ",", "unsigned", "char", "PCAdj", ",", "", "Modifier", ",", "bool", "AddCurrentAddress", ")", ":", "ConstantPoolValue", "(", "C", ",", "id", ",", "", ",", "PCAdj", ",", "Modifier", ",", "AddCurrentAddress", ")", ",", "MBB", "(", "mbb", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "ARMConstantPoolMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69314, "Length": 48, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "ConstantPoolMBB", "::", "ConstantPoolMBB", "(", "LLVMContext", "&", "C", ",", "const", "MachineBasicBlock", "*", "mbb", ",", "unsigned", "id", ",", "unsigned", "char", "PCAdj", ",", "", "Modifier", ",", "bool", "AddCurrentAddress", ")", ":", "ConstantPoolValue", "(", "C", ",", "id", ",", "", ",", "PCAdj", ",", "Modifier", ",", "AddCurrentAddress", ")", ",", "MBB", "(", "mbb", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "ARMConstantPoolMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69315, "Length": 48, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "ConstantPoolSymbol", "::", "ConstantPoolSymbol", "(", "LLVMContext", "&", "C", ",", "const", "char", "*", "s", ",", "unsigned", "id", ",", "unsigned", "char", "PCAdj", ",", "", "Modifier", ",", "bool", "AddCurrentAddress", ")", ":", "ConstantPoolValue", "(", "C", ",", "id", ",", "", ",", "PCAdj", ",", "Modifier", ",", "AddCurrentAddress", ")", ",", "S", "(", "s", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "ARMConstantPoolSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69316, "Length": 48, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "ConstantPoolSymbol", "::", "ConstantPoolSymbol", "(", "LLVMContext", "&", "C", ",", "const", "char", "*", "s", ",", "unsigned", "id", ",", "unsigned", "char", "PCAdj", ",", "", "Modifier", ",", "bool", "AddCurrentAddress", ")", ":", "ConstantPoolValue", "(", "C", ",", "id", ",", "", ",", "PCAdj", ",", "Modifier", ",", "AddCurrentAddress", ")", ",", "S", "(", "s", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "ARMConstantPoolSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69317, "Length": 48, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "ConstantPoolValue", "::", "ConstantPoolValue", "(", "LLVMContext", "&", "C", ",", "unsigned", "id", ",", "", "kind", ",", "unsigned", "char", "PCAdj", ",", "", "modifier", ",", "bool", "addCurrentAddress", ")", ":", "MachineConstantPoolValue", "(", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "C", ")", ")", ",", "LabelId", "(", "id", ")", ",", "Kind", "(", "kind", ")", ",", "PCAdjust", "(", "PCAdj", ")", ",", "Modifier", "(", "modifier", ")", ",", "AddCurrentAddress", "(", "addCurrentAddress", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "ARMConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69318, "Length": 65, "Cover_Rate": 0.9420289855072463} {"Template_token": ["", "ConstantPoolValue", "::", "ConstantPoolValue", "(", "LLVMContext", "&", "C", ",", "unsigned", "id", ",", "", "kind", ",", "unsigned", "char", "PCAdj", ",", "", "modifier", ",", "bool", "addCurrentAddress", ")", ":", "MachineConstantPoolValue", "(", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "C", ")", ")", ",", "LabelId", "(", "id", ")", ",", "Kind", "(", "kind", ")", ",", "PCAdjust", "(", "PCAdj", ")", ",", "Modifier", "(", "modifier", ")", ",", "AddCurrentAddress", "(", "addCurrentAddress", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "ARMConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69319, "Length": 65, "Cover_Rate": 0.9420289855072463} {"Template_token": ["", "ConstantPoolMBB", "*", "ConstantPoolMBB", "::", "Create", "(", "LLVMContext", "&", "C", ",", "const", "MachineBasicBlock", "*", "mbb", ",", "unsigned", "ID", ",", "unsigned", "char", "PCAdj", ")", "{", "return", "new", "ConstantPoolMBB", "(", "C", ",", "mbb", ",", "ID", ",", "PCAdj", ",", "", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "Create", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69320, "Length": 41, "Cover_Rate": 0.9534883720930233} {"Template_token": ["", "ConstantPoolMBB", "*", "ConstantPoolMBB", "::", "Create", "(", "LLVMContext", "&", "C", ",", "const", "MachineBasicBlock", "*", "mbb", ",", "unsigned", "ID", ",", "unsigned", "char", "PCAdj", ")", "{", "return", "new", "ConstantPoolMBB", "(", "C", ",", "mbb", ",", "ID", ",", "PCAdj", ",", "", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "Create", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69321, "Length": 41, "Cover_Rate": 0.9534883720930233} {"Template_token": ["", "void", "ConstantPoolValue", "::", "dump", "(", ")", "const", "{"], "ground_truth": ["errs", "(", ")", "<<", "", "<<", "*", "this", ";"], "File": "ARMConstantPoolValue (2)", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69322, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "void", "ConstantPoolValue", "::", "dump", "(", ")", "const", "{"], "ground_truth": ["errs", "(", ")", "<<", "", "<<", "*", "this", ";"], "File": "ARMConstantPoolValue (2)", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69323, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "const", "BlockAddress", "*", "ConstantPoolConstant", "::", "getBlockAddress", "(", ")", "const", "{", "return", "dyn_cast_or_null", "<", "BlockAddress", ">", "(", "CVal", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "getBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69324, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "return", "dyn_cast_or_null", "<", "BlockAddress", ">", "(", "CVal", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "getBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69325, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "int", "ConstantPoolMBB", "::", "getExistingMachineCPValue", "(", "MachineConstantPool", "*", "CP", ",", "unsigned", "Alignment", ")", "{", "return", "getExistingMachineCPValueImpl", "<", "ConstantPoolMBB", ">", "(", "CP", ",", "Alignment", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "getExistingMachineCPValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69326, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "const", "GlobalValue", "*", "ConstantPoolConstant", "::", "getGV", "(", ")", "const", "{", "return", "dyn_cast_or_null", "<", "GlobalValue", ">", "(", "CVal", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "getGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69329, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "getModifierText", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69330, "Length": 31, "Cover_Rate": 0.5} {"Template_token": ["", "const", "char", "*", "ConstantPoolValue", "::", "getModifierText", "(", ")", "const", "{", "switch", "(", "Modifier", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMConstantPoolValue (2)", "Func": "getModifierText", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69331, "Length": 51, "Cover_Rate": 0.8225806451612904} {"Template_token": ["", "bool", "ConstantPoolMBB", "::", "hasSameValue", "(", "ConstantPoolValue", "*", "ACPV", ")", "{", "const", "ConstantPoolMBB", "*", "ACPMBB", "=", "dyn_cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", ";", "return", "ACPMBB", "&&", "ACPMBB", "->", "MBB", "==", "MBB", "&&", "ConstantPoolValue", "::", "hasSameValue", "(", "ACPV", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "hasSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69332, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "return", "ACPMBB", "&&", "ACPMBB", "->", "MBB", "==", "MBB", "&&", "ConstantPoolValue", "::", "hasSameValue", "(", "ACPV", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "hasSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69333, "Length": 17, "Cover_Rate": 0.425} {"Template_token": ["", "void", "ConstantPoolMBB", "::", "print", "(", "raw_ostream", "&", "O", ")", "const", "{", "O", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", ";"], "ground_truth": ["ConstantPoolValue", "::", "print", "(", "O", ")", ";"], "File": "ARMConstantPoolValue (2)", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69335, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "ConstantPoolValue", "::", "~", "ConstantPoolValue", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "~ARMConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69336, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "ConstantPoolValue", "::", "~", "ConstantPoolValue", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "~ARMConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69337, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "ConstantPoolValue", "::", "AddSelectionDAGCSEId", "(", "FoldingSetNodeID", "&", "ID", ")", "{", "ID", ".", "AddPointer", "(", "CVal", ")", ";", "ID", ".", "AddPointer", "(", "S", ")", ";", "ID", ".", "AddInteger", "(", "LabelId", ")", ";"], "ground_truth": ["ID", ".", "AddInteger", "(", "PCAdjust", ")", ";"], "File": "ARMConstantPoolValue10", "Func": "AddSelectionDAGCSEId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69338, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "ID", ".", "AddPointer", "(", "S", ")", ";"], "ground_truth": ["ID", ".", "AddInteger", "(", "LabelId", ")", ";"], "File": "ARMConstantPoolValue10", "Func": "AddSelectionDAGCSEId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69339, "Length": 14, "Cover_Rate": 0.358974358974359} {"Template_token": ["", "ConstantPoolValue", "::", "ConstantPoolValue", "(", "const", "GlobalValue", "*", "gv", ",", "", "Modif", ")", ":", "MachineConstantPoolValue", "(", "(", "const", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "gv", "->", "getContext", "(", ")", ")", ")", ",", "CVal", "(", "gv", ")", ",", "S", "(", "NULL", ")", ",", "LabelId", "(", "", ")", ",", "Kind", "(", "", ")", ",", "PCAdjust", "(", "", ")", ",", "Modifier", "(", "Modif", ")", ",", "AddCurrentAddress", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue10", "Func": "ARMConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69340, "Length": 68, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "ConstantPoolValue", "::", "ConstantPoolValue", "(", "const", "GlobalValue", "*", "gv", ",", "", "Modif", ")", ":", "MachineConstantPoolValue", "(", "(", "const", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "gv", "->", "getContext", "(", ")", ")", ")", ",", "CVal", "(", "gv", ")", ",", "S", "(", "NULL", ")", ",", "LabelId", "(", "", ")", ",", "Kind", "(", "", ")", ",", "PCAdjust", "(", "", ")", ",", "Modifier", "(", "Modif", ")", ",", "AddCurrentAddress", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue10", "Func": "ARMConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69341, "Length": 68, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "if", "(", "S1", "&&", "S2", "&&", "strcmp", "(", "S1", ",", "S2", ")", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMConstantPoolValue10", "Func": "CPV_streq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69342, "Length": 21, "Cover_Rate": 0.45652173913043476} {"Template_token": ["", "if", "(", "S1", "&&", "S2", "&&", "strcmp", "(", "S1", ",", "S2", ")", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMConstantPoolValue10", "Func": "CPV_streq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69343, "Length": 21, "Cover_Rate": 0.45652173913043476} {"Template_token": ["", "return", "dyn_cast_or_null", "<", "BlockAddress", ">", "(", "CVal", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue10", "Func": "getBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69345, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "Constants", "=", "CP", "->", "getConstants", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Constants", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Constants", "[", "i", "]", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "(", "Constants", "[", "i", "]", ".", "getAlignment", "(", ")", "&", "AlignMask", ")", "==", "", ")", "{", "ConstantPoolValue", "*", "CPV", "=", "(", "ConstantPoolValue", "*", ")", "Constants", "[", "i", "]", ".", "Val", ".", "MachineCPVal", ";", "if", "(", "CPV", "->", "CVal", "==", "CVal", "&&", "CPV", "->", "LabelId", "==", "LabelId", "&&", "CPV", "->", "PCAdjust", "==", "PCAdjust", "&&", "CPV_streq", "(", "CPV", "->", "S", ",", "S", ")", "&&", "CPV", "->", "Modifier", "==", "Modifier", ")", "return", "i", ";", "}"], "ground_truth": ["}"], "File": "ARMConstantPoolValue10", "Func": "getExistingMachineCPValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69346, "Length": 122, "Cover_Rate": 0.8299319727891157} {"Template_token": ["", "const", "GlobalValue", "*", "ConstantPoolValue", "::", "getGV", "(", ")", "const", "{", "return", "dyn_cast_or_null", "<", "GlobalValue", ">", "(", "CVal", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue10", "Func": "getGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69347, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "const", "GlobalValue", "*", "ConstantPoolValue", "::", "getGV", "(", ")", "const", "{"], "ground_truth": ["return", "dyn_cast_or_null", "<", "GlobalValue", ">", "(", "CVal", ")", ";"], "File": "ARMConstantPoolValue10", "Func": "getGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69348, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "const", "char", "*", "getModifier", "(", ")", "const", "{"], "ground_truth": ["return", "Modifier", ";"], "File": "ARMConstantPoolValue10", "Func": "getModifier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69349, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "virtual", "unsigned", "getRelocationInfo", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMConstantPoolValue10", "Func": "getRelocationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69350, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "virtual", "unsigned", "getRelocationInfo", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMConstantPoolValue10", "Func": "getRelocationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69351, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue10", "Func": "getSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69352, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "Modifier", "!=", "NULL", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue10", "Func": "hasModifier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69353, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "hasModifier", "(", ")", "const", "{"], "ground_truth": ["return", "Modifier", "!=", "NULL", ";"], "File": "ARMConstantPoolValue10", "Func": "hasModifier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69354, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "if", "(", "ACPV", "->", "LabelId", "==", "LabelId", ")", "return", "true", ";", "if", "(", "Kind", "==", "", "||", "Kind", "==", "", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMConstantPoolValue10", "Func": "hasSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69355, "Length": 28, "Cover_Rate": 0.35443037974683544} {"Template_token": ["", "if", "(", "ACPV", "->", "LabelId", "==", "LabelId", ")", "return", "true", ";", "if", "(", "Kind", "==", "", "||", "Kind", "==", "", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue10", "Func": "hasSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69356, "Length": 25, "Cover_Rate": 0.31645569620253167} {"Template_token": ["", "bool", "isBlockAddress", "(", ")", "{", "return", "Kind", "==", "", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue10", "Func": "isBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69357, "Length": 11, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "bool", "isLSDA", "(", ")", "{"], "ground_truth": ["return", "Kind", "==", "", ";"], "File": "ARMConstantPoolValue10", "Func": "isLSDA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69359, "Length": 10, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "return", "Kind", "==", "", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue10", "Func": "isLSDA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69360, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "if", "(", "CVal", ")", "O", "<<", "CVal", "->", "getName", "(", ")", ";", "else", "O", "<<", "S", ";", "if", "(", "Modifier", ")", "O", "<<", "", "<<", "getModifierText", "(", ")", "<<", "", ";", "if", "(", "PCAdjust", "!=", "", ")", "{", "O", "<<", "", "<<", "LabelId", "<<", "", "<<", "(", "unsigned", ")", "PCAdjust", ";", "if", "(", "AddCurrentAddress", ")", "O", "<<", "", ";", "O", "<<", "", ";", "}"], "ground_truth": ["}"], "File": "ARMConstantPoolValue10", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69361, "Length": 65, "Cover_Rate": 0.8552631578947368} {"Template_token": ["", "ConstantPoolValue", "::", "~", "ConstantPoolValue", "(", ")", "{"], "ground_truth": ["free", "(", "(", "void", "*", ")", "S", ")", ";"], "File": "ARMConstantPoolValue10", "Func": "~ARMConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69363, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "ConstantPoolConstant", "::", "ConstantPoolConstant", "(", "const", "GlobalVariable", "*", "GV", ",", "const", "Constant", "*", "C", ")", ":", "ConstantPoolValue", "(", "(", "Type", "*", ")", "C", "->", "getType", "(", ")", ",", "", ",", "", ",", "", ",", "", ",", "false", ")", ",", "CVal", "(", "C", ")", ",", "GVar", "(", "GV", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue11", "Func": "ARMConstantPoolConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69364, "Length": 49, "Cover_Rate": 0.9245283018867925} {"Template_token": ["", "ConstantPoolConstant", "::", "ConstantPoolConstant", "(", "const", "GlobalVariable", "*", "GV", ",", "const", "Constant", "*", "C", ")", ":", "ConstantPoolValue", "(", "(", "Type", "*", ")", "C", "->", "getType", "(", ")", ",", "", ",", "", ",", "", ",", "", ",", "false", ")", ",", "CVal", "(", "C", ")", ",", "GVar", "(", "GV", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue11", "Func": "ARMConstantPoolConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69365, "Length": 49, "Cover_Rate": 0.9245283018867925} {"Template_token": ["", "switch", "(", "Modifier", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "ARMConstantPoolValue11", "Func": "getModifierText", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69368, "Length": 32, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "const", "GlobalVariable", "*", "getPromotedGlobal", "(", ")", "const", "{"], "ground_truth": ["return", "dyn_cast_or_null", "<", "GlobalVariable", ">", "(", "GVar", ")", ";"], "File": "ARMConstantPoolValue11", "Func": "getPromotedGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69369, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "return", "dyn_cast_or_null", "<", "GlobalVariable", ">", "(", "GVar", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue11", "Func": "getPromotedGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69370, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "GlobalValue", "*", "getGV", "(", ")", "const", "{"], "ground_truth": ["return", "GV", ";"], "File": "ARMConstantPoolValue13", "Func": "getGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69371, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "GlobalValue", "*", "getGV", "(", ")", "const", "{", "return", "GV", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue13", "Func": "getGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69372, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "void", "print", "(", "std", "::", "ostream", "*", "O", ")", "const", "{", "if", "(", "O", ")", "print", "(", "*", "O", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue13", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69374, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "ConstantPoolSymbol", "::", "ConstantPoolSymbol", "(", "LLVMContext", "&", "C", ",", "StringRef", "s", ",", "unsigned", "id", ",", "unsigned", "char", "PCAdj", ",", "", "Modifier", ",", "bool", "AddCurrentAddress", ")", ":", "ConstantPoolValue", "(", "C", ",", "id", ",", "", ",", "PCAdj", ",", "Modifier", ",", "AddCurrentAddress", ")", ",", "S", "(", "std", "::", "string", "(", "s", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue15", "Func": "ARMConstantPoolSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69375, "Length": 51, "Cover_Rate": 0.9272727272727272} {"Template_token": ["", "ConstantPoolSymbol", "::", "ConstantPoolSymbol", "(", "LLVMContext", "&", "C", ",", "StringRef", "s", ",", "unsigned", "id", ",", "unsigned", "char", "PCAdj", ",", "", "Modifier", ",", "bool", "AddCurrentAddress", ")", ":", "ConstantPoolValue", "(", "C", ",", "id", ",", "", ",", "PCAdj", ",", "Modifier", ",", "AddCurrentAddress", ")", ",", "S", "(", "std", "::", "string", "(", "s", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue15", "Func": "ARMConstantPoolSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69376, "Length": 51, "Cover_Rate": 0.9272727272727272} {"Template_token": ["", "return", "getExistingMachineCPValueImpl", "<", "ConstantPoolMBB", ">", "(", "CP", ",", "Alignment", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue15", "Func": "getExistingMachineCPValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69378, "Length": 12, "Cover_Rate": 0.48} {"Template_token": ["", "if", "(", "Constants", "[", "i", "]", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "Constants", "[", "i", "]", ".", "getAlign", "(", ")", ">=", "Alignment", ")", "{", "auto", "*", "CPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "Constants", "[", "i", "]", ".", "Val", ".", "MachineCPVal", ")", ";", "if", "(", "Derived", "*", "APC", "=", "dyn_cast", "<", "Derived", ">", "(", "CPV", ")", ")", "if", "(", "cast", "<", "Derived", ">", "(", "this", ")", "->", "equals", "(", "APC", ")", ")", "return", "i", ";", "}", "}"], "ground_truth": ["return", "-", "", ";"], "File": "ARMConstantPoolValue15", "Func": "getExistingMachineCPValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69379, "Length": 81, "Cover_Rate": 0.6136363636363636} {"Template_token": ["", "if", "(", "Constants", "[", "i", "]", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "Constants", "[", "i", "]", ".", "getAlign", "(", ")", ">=", "Alignment", ")", "{", "auto", "*", "CPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "Constants", "[", "i", "]", ".", "Val", ".", "MachineCPVal", ")", ";", "if", "(", "Derived", "*", "APC", "=", "dyn_cast", "<", "Derived", ">", "(", "CPV", ")", ")", "if", "(", "cast", "<", "Derived", ">", "(", "this", ")", "->", "equals", "(", "APC", ")", ")", "return", "i", ";", "}", "}"], "ground_truth": ["return", "-", "", ";"], "File": "ARMConstantPoolValue15", "Func": "getExistingMachineCPValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69380, "Length": 81, "Cover_Rate": 0.6136363636363636} {"Template_token": ["", "bool", "isValue", "(", ")", "const", "{", "return", "Kind", "==", "", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue17", "Func": "isValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69382, "Length": 12, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "ID", ".", "AddPointer", "(", "CVal", ")", ";", "for", "(", "const", "auto", "*", "GV", ":", "GVars", ")", "ID", ".", "AddPointer", "(", "GV", ")", ";", "ConstantPoolValue", "::", "addSelectionDAGCSEId", "(", "ID", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue1", "Func": "addSelectionDAGCSEId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69383, "Length": 31, "Cover_Rate": 0.7560975609756098} {"Template_token": ["", "ID", ".", "AddPointer", "(", "CVal", ")", ";"], "ground_truth": ["for", "(", "const", "auto", "*", "GV", ":", "GVars", ")", "ID", ".", "AddPointer", "(", "GV", ")", ";"], "File": "ARMConstantPoolValue1", "Func": "addSelectionDAGCSEId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69384, "Length": 23, "Cover_Rate": 0.5609756097560976} {"Template_token": ["", "ConstantPoolConstant", "::", "ConstantPoolConstant", "(", "const", "GlobalVariable", "*", "GV", ",", "const", "Constant", "*", "C", ")", ":", "ConstantPoolValue", "(", "(", "Type", "*", ")", "C", "->", "getType", "(", ")", ",", "", ",", "", ",", "", ",", "", ",", "false", ")", ",", "CVal", "(", "C", ")", "{", "GVars", ".", "insert", "(", "GV", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue1", "Func": "ARMConstantPoolConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69385, "Length": 51, "Cover_Rate": 0.9272727272727272} {"Template_token": ["", "ConstantPoolSymbol", "::", "ConstantPoolSymbol", "(", "LLVMContext", "&", "C", ",", "StringRef", "s", ",", "unsigned", "id", ",", "unsigned", "char", "PCAdj", ",", "", "Modifier", ",", "bool", "AddCurrentAddress", ")", ":", "ConstantPoolValue", "(", "C", ",", "id", ",", "", ",", "PCAdj", ",", "Modifier", ",", "AddCurrentAddress", ")", ",", "S", "(", "s", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue1", "Func": "ARMConstantPoolSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69387, "Length": 46, "Cover_Rate": 0.92} {"Template_token": ["", "ConstantPoolSymbol", "::", "ConstantPoolSymbol", "(", "LLVMContext", "&", "C", ",", "StringRef", "s", ",", "unsigned", "id", ",", "unsigned", "char", "PCAdj", ",", "", "Modifier", ",", "bool", "AddCurrentAddress", ")", ":", "ConstantPoolValue", "(", "C", ",", "id", ",", "", ",", "PCAdj", ",", "Modifier", ",", "AddCurrentAddress", ")", ",", "S", "(", "s", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue1", "Func": "ARMConstantPoolSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69388, "Length": 46, "Cover_Rate": 0.92} {"Template_token": ["", "return", "new", "ConstantPoolSymbol", "(", "C", ",", "s", ",", "", ",", "", ",", "Modifier", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue1", "Func": "Create", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69390, "Length": 18, "Cover_Rate": 0.4864864864864865} {"Template_token": ["", "errs", "(", ")", "<<", "", "<<", "*", "this", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue1", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69392, "Length": 10, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "LLVM_DUMP_METHOD", "void", "ConstantPoolValue", "::", "dump", "(", ")", "const", "{"], "ground_truth": ["errs", "(", ")", "<<", "", "<<", "*", "this", ";"], "File": "ARMConstantPoolValue1", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69393, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "if", "(", "index", "!=", "-", "", ")", "{"], "ground_truth": ["auto", "*", "CPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "CP", "->", "getConstants", "(", ")", "[", "index", "]", ".", "Val", ".", "MachineCPVal", ")", ";"], "File": "ARMConstantPoolValue1", "Func": "getExistingMachineCPValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69394, "Length": 32, "Cover_Rate": 0.3404255319148936} {"Template_token": ["", "auto", "*", "CPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "CP", "->", "getConstants", "(", ")", "[", "index", "]", ".", "Val", ".", "MachineCPVal", ")", ";", "auto", "*", "Constant", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "CPV", ")", ";", "Constant", "->", "GVars", ".", "insert", "(", "GVars", ".", "begin", "(", ")", ",", "GVars", ".", "end", "(", ")", ")", ";", "}"], "ground_truth": ["return", "index", ";"], "File": "ARMConstantPoolValue1", "Func": "getExistingMachineCPValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69395, "Length": 59, "Cover_Rate": 0.6276595744680851} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMConstantPoolValue1", "Func": "getModifierText", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69396, "Length": 69, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "const", "Constant", "*", "getPromotedGlobalInit", "(", ")", "const", "{"], "ground_truth": ["return", "CVal", ";"], "File": "ARMConstantPoolValue1", "Func": "getPromotedGlobalInit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69397, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "const", "Constant", "*", "getPromotedGlobalInit", "(", ")", "const", "{"], "ground_truth": ["return", "CVal", ";"], "File": "ARMConstantPoolValue1", "Func": "getPromotedGlobalInit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69398, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "StringRef", "getSymbol", "(", ")", "const", "{", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue1", "Func": "getSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69399, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isPromotedGlobal", "(", ")", "const", "{", "return", "Kind", "==", "", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue1", "Func": "isPromotedGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69402, "Length": 12, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "void", "ConstantPoolMBB", "::", "print", "(", "raw_ostream", "&", "O", ")", "const", "{", "O", "<<", "printMBBReference", "(", "*", "MBB", ")", ";"], "ground_truth": ["ConstantPoolValue", "::", "print", "(", "O", ")", ";"], "File": "ARMConstantPoolValue1", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69403, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "void", "ConstantPoolMBB", "::", "print", "(", "raw_ostream", "&", "O", ")", "const", "{"], "ground_truth": ["O", "<<", "printMBBReference", "(", "*", "MBB", ")", ";"], "File": "ARMConstantPoolValue1", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69404, "Length": 19, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "iterator_range", "<", "promoted_iterator", ">", "promotedGlobals", "(", ")", "{", "return", "iterator_range", "<", "promoted_iterator", ">", "(", "GVars", ".", "begin", "(", ")", ",", "GVars", ".", "end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue1", "Func": "promotedGlobals", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69406, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isNonLazyPointer", "(", ")", "const", "{", "return", "Kind", "==", "", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue23", "Func": "isNonLazyPointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69407, "Length": 12, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "isNonLazyPointer", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "", ";"], "File": "ARMConstantPoolValue23", "Func": "isNonLazyPointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69408, "Length": 11, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "return", "Kind", "==", "", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue23", "Func": "isStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69409, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "ConstantPoolValue", "::", "addSelectionDAGCSEId", "(", "ID", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue24", "Func": "addSelectionDAGCSEId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69411, "Length": 8, "Cover_Rate": 0.32} {"Template_token": ["", "void", "ConstantPoolSymbol", "::", "addSelectionDAGCSEId", "(", "FoldingSetNodeID", "&", "ID", ")", "{", "ID", ".", "AddPointer", "(", "S", ")", ";", "ConstantPoolValue", "::", "addSelectionDAGCSEId", "(", "ID", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue24", "Func": "addSelectionDAGCSEId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69412, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "ConstantPoolSymbol", "::", "ConstantPoolSymbol", "(", "LLVMContext", "&", "C", ",", "const", "char", "*", "s", ",", "unsigned", "id", ",", "unsigned", "char", "PCAdj", ",", "", "Modifier", ",", "bool", "AddCurrentAddress", ")", ":", "ConstantPoolValue", "(", "C", ",", "id", ",", "", ",", "PCAdj", ",", "Modifier", ",", "AddCurrentAddress", ")", ",", "S", "(", "strdup", "(", "s", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue24", "Func": "ARMConstantPoolSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69413, "Length": 51, "Cover_Rate": 0.9272727272727272} {"Template_token": ["", "ConstantPoolSymbol", "::", "ConstantPoolSymbol", "(", "LLVMContext", "&", "C", ",", "const", "char", "*", "s", ",", "unsigned", "id", ",", "unsigned", "char", "PCAdj", ",", "", "Modifier", ",", "bool", "AddCurrentAddress", ")", ":", "ConstantPoolValue", "(", "C", ",", "id", ",", "", ",", "PCAdj", ",", "Modifier", ",", "AddCurrentAddress", ")", ",", "S", "(", "strdup", "(", "s", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue24", "Func": "ARMConstantPoolSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69414, "Length": 51, "Cover_Rate": 0.9272727272727272} {"Template_token": ["", "unsigned", "AlignMask", "=", "Alignment", "-", "", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "Constants", "=", "CP", "->", "getConstants", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Constants", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Constants", "[", "i", "]", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "(", "Constants", "[", "i", "]", ".", "getAlignment", "(", ")", "&", "AlignMask", ")", "==", "", ")", "{", "ConstantPoolValue", "*", "CPV", "=", "(", "ConstantPoolValue", "*", ")", "Constants", "[", "i", "]", ".", "Val", ".", "MachineCPVal", ";", "ConstantPoolMBB", "*", "APMBB", "=", "dyn_cast", "<", "ConstantPoolMBB", ">", "(", "CPV", ")", ";"], "ground_truth": ["if", "(", "!", "APMBB", ")", "continue", ";"], "File": "ARMConstantPoolValue24", "Func": "getExistingMachineCPValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69415, "Length": 108, "Cover_Rate": 0.75} {"Template_token": ["", "const", "char", "*", "ConstantPoolValue", "::", "getModifierText", "(", ")", "const", "{", "switch", "(", "Modifier", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue24", "Func": "getModifierText", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69416, "Length": 52, "Cover_Rate": 0.7428571428571429} {"Template_token": ["", "bool", "ConstantPoolSymbol", "::", "hasSameValue", "(", "ConstantPoolValue", "*", "ACPV", ")", "{", "const", "ConstantPoolSymbol", "*", "ACPS", "=", "dyn_cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", ";"], "ground_truth": ["return", "ACPS", "&&", "CPV_streq", "(", "ACPS", "->", "S", ",", "S", ")", "&&", "ConstantPoolValue", "::", "hasSameValue", "(", "ACPV", ")", ";"], "File": "ARMConstantPoolValue24", "Func": "hasSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69417, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "return", "ACPS", "&&", "CPV_streq", "(", "ACPS", "->", "S", ",", "S", ")", "&&", "ConstantPoolValue", "::", "hasSameValue", "(", "ACPV", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue24", "Func": "hasSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69418, "Length": 20, "Cover_Rate": 0.46511627906976744} {"Template_token": ["", "ID", ".", "AddPointer", "(", "S", ")", ";", "ID", ".", "AddInteger", "(", "LabelId", ")", ";", "ID", ".", "AddInteger", "(", "(", "unsigned", ")", "Kind", ")", ";", "ID", ".", "AddInteger", "(", "PCAdjust", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue25", "Func": "AddSelectionDAGCSEId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69421, "Length": 32, "Cover_Rate": 0.6530612244897959} {"Template_token": ["", "ID", ".", "AddPointer", "(", "S", ")", ";", "ID", ".", "AddInteger", "(", "LabelId", ")", ";", "ID", ".", "AddInteger", "(", "(", "unsigned", ")", "Kind", ")", ";", "ID", ".", "AddInteger", "(", "PCAdjust", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue25", "Func": "AddSelectionDAGCSEId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69422, "Length": 32, "Cover_Rate": 0.6530612244897959} {"Template_token": ["", "ConstantPoolValue", "::", "ConstantPoolValue", "(", "GlobalValue", "*", "gv", ",", "", "k", ",", "const", "char", "*", "Modif", ")", ":", "MachineConstantPoolValue", "(", "(", "const", "Type", "*", ")", "Type", "::", "Int32Ty", ")", ",", "GV", "(", "gv", ")", ",", "S", "(", "NULL", ")", ",", "LabelId", "(", "", ")", ",", "Kind", "(", "k", ")", ",", "PCAdjust", "(", "", ")", ",", "Modifier", "(", "Modif", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue25", "Func": "ARMConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69423, "Length": 60, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "ConstantPoolValue", "::", "ConstantPoolValue", "(", "GlobalValue", "*", "gv", ",", "", "k", ",", "const", "char", "*", "Modif", ")", ":", "MachineConstantPoolValue", "(", "(", "const", "Type", "*", ")", "Type", "::", "Int32Ty", ")", ",", "GV", "(", "gv", ")", ",", "S", "(", "NULL", ")", ",", "LabelId", "(", "", ")", ",", "Kind", "(", "k", ")", ",", "PCAdjust", "(", "", ")", ",", "Modifier", "(", "Modif", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue25", "Func": "ARMConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69424, "Length": 60, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "cerr", "<<", "", "<<", "*", "this", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue25", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69425, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "void", "ConstantPoolValue", "::", "dump", "(", ")", "const", "{", "cerr", "<<", "", "<<", "*", "this", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue25", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69426, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Constants", "[", "i", "]", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "(", "Constants", "[", "i", "]", ".", "getAlignment", "(", ")", "&", "AlignMask", ")", "==", "", ")", "{", "ConstantPoolValue", "*", "CPV", "=", "(", "ConstantPoolValue", "*", ")", "Constants", "[", "i", "]", ".", "Val", ".", "MachineCPVal", ";", "if", "(", "CPV", "->", "GV", "==", "GV", "&&", "CPV", "->", "S", "==", "S", "&&", "CPV", "->", "LabelId", "==", "LabelId", "&&", "CPV", "->", "Kind", "==", "Kind", "&&", "CPV", "->", "PCAdjust", "==", "PCAdjust", ")", "return", "i", ";", "}", "}"], "ground_truth": ["return", "-", "", ";"], "File": "ARMConstantPoolValue25", "Func": "getExistingMachineCPValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69427, "Length": 85, "Cover_Rate": 0.5902777777777778} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMConstantPoolValue25", "Func": "getModifierText", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69428, "Length": 24, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "if", "(", "GV", ")", "O", "<<", "GV", "->", "getName", "(", ")", ";", "else", "O", "<<", "S", ";", "if", "(", "isNonLazyPointer", "(", ")", ")", "O", "<<", "", ";", "else", "if", "(", "isStub", "(", ")", ")", "O", "<<", "", ";", "if", "(", "Modifier", ")", "O", "<<", "", "<<", "Modifier", "<<", "", ";", "if", "(", "PCAdjust", "!=", "", ")", "{", "O", "<<", "", "<<", "LabelId", "<<", "", "<<", "(", "unsigned", ")", "PCAdjust", ";", "if", "(", "AddCurrentAddress", ")", "O", "<<", "", ";", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue25", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69429, "Length": 83, "Cover_Rate": 0.8736842105263158} {"Template_token": ["", "if", "(", "Modifier", ")", "O", "<<", "", "<<", "Modifier", "<<", "", ";", "if", "(", "PCAdjust", "!=", "", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "LabelId", "<<", "", "<<", "(", "unsigned", ")", "PCAdjust", ";"], "File": "ARMConstantPoolValue25", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69430, "Length": 32, "Cover_Rate": 0.3368421052631579} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue33", "Func": "getModifierText", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69432, "Length": 44, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "ConstantPoolValue", "::", "ConstantPoolValue", "(", "GlobalValue", "*", "gv", ",", "const", "char", "*", "Modif", ")", ":", "MachineConstantPoolValue", "(", "(", "const", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "gv", "->", "getContext", "(", ")", ")", ")", ",", "CVal", "(", "gv", ")", ",", "S", "(", "NULL", ")", ",", "LabelId", "(", "", ")", ",", "Kind", "(", "", ")", ",", "PCAdjust", "(", "", ")", ",", "Modifier", "(", "Modif", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue34", "Func": "ARMConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69433, "Length": 64, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "ConstantPoolValue", "::", "ConstantPoolValue", "(", "GlobalValue", "*", "gv", ",", "const", "char", "*", "Modif", ")", ":", "MachineConstantPoolValue", "(", "(", "const", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "gv", "->", "getContext", "(", ")", ")", ")", ",", "CVal", "(", "gv", ")", ",", "S", "(", "NULL", ")", ",", "LabelId", "(", "", ")", ",", "Kind", "(", "", ")", ",", "PCAdjust", "(", "", ")", ",", "Modifier", "(", "Modif", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue34", "Func": "ARMConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69434, "Length": 64, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "return", "dyn_cast_or_null", "<", "BlockAddress", ">", "(", "CVal", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue34", "Func": "getBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69435, "Length": 10, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "GlobalValue", "*", "ConstantPoolValue", "::", "getGV", "(", ")", "const", "{", "return", "dyn_cast_or_null", "<", "GlobalValue", ">", "(", "CVal", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue34", "Func": "getGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69437, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "ConstantPoolValue", "::", "ConstantPoolValue", "(", "const", "GlobalValue", "*", "gv", ",", "const", "char", "*", "Modif", ")", ":", "MachineConstantPoolValue", "(", "(", "const", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "gv", "->", "getContext", "(", ")", ")", ")", ",", "CVal", "(", "gv", ")", ",", "S", "(", "NULL", ")", ",", "LabelId", "(", "", ")", ",", "Kind", "(", "", ")", ",", "PCAdjust", "(", "", ")", ",", "Modifier", "(", "Modif", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue3", "Func": "ARMConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69441, "Length": 65, "Cover_Rate": 0.9701492537313433} {"Template_token": ["", "ConstantPoolValue", "::", "ConstantPoolValue", "(", "const", "GlobalValue", "*", "gv", ",", "const", "char", "*", "Modif", ")", ":", "MachineConstantPoolValue", "(", "(", "const", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "gv", "->", "getContext", "(", ")", ")", ")", ",", "CVal", "(", "gv", ")", ",", "S", "(", "NULL", ")", ",", "LabelId", "(", "", ")", ",", "Kind", "(", "", ")", ",", "PCAdjust", "(", "", ")", ",", "Modifier", "(", "Modif", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue3", "Func": "ARMConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69442, "Length": 65, "Cover_Rate": 0.9701492537313433} {"Template_token": ["", "ConstantPoolValue", "*", "CPV", "=", "(", "ConstantPoolValue", "*", ")", "Constants", "[", "i", "]", ".", "Val", ".", "MachineCPVal", ";", "if", "(", "CPV", "->", "CVal", "==", "CVal", "&&", "CPV", "->", "LabelId", "==", "LabelId", "&&", "CPV", "->", "PCAdjust", "==", "PCAdjust", "&&", "(", "CPV", "->", "S", "==", "S", "||", "strcmp", "(", "CPV", "->", "S", ",", "S", ")", "==", "", ")", "&&", "(", "CPV", "->", "Modifier", "==", "Modifier", "||", "strcmp", "(", "CPV", "->", "Modifier", ",", "Modifier", ")", "==", "", ")", ")", "return", "i", ";", "}", "}", "return", "-", "", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue3", "Func": "getExistingMachineCPValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69443, "Length": 85, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "ConstantPoolValue", "::", "hasSameValue", "(", "ConstantPoolValue", "*", "ACPV", ")", "{", "if", "(", "ACPV", "->", "Kind", "==", "Kind", "&&", "ACPV", "->", "CVal", "==", "CVal", "&&", "ACPV", "->", "PCAdjust", "==", "PCAdjust", "&&", "(", "ACPV", "->", "S", "==", "S", "||", "strcmp", "(", "ACPV", "->", "S", ",", "S", ")", "==", "", ")", "&&", "(", "ACPV", "->", "Modifier", "==", "Modifier", "||", "strcmp", "(", "ACPV", "->", "Modifier", ",", "Modifier", ")", "==", "", ")", ")", "{", "if", "(", "ACPV", "->", "LabelId", "==", "LabelId", ")", "return", "true", ";", "if", "(", "Kind", "==", "", "||", "Kind", "==", "", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue3", "Func": "hasSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69444, "Length": 94, "Cover_Rate": 0.9215686274509803} {"Template_token": ["", "O", "<<", "", "<<", "LabelId", "<<", "", "<<", "(", "unsigned", ")", "PCAdjust", ";", "if", "(", "AddCurrentAddress", ")", "O", "<<", "", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMConstantPoolValue3", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69445, "Length": 25, "Cover_Rate": 0.33783783783783783} {"Template_token": ["", "else", "O", "<<", "S", ";", "if", "(", "Modifier", ")", "O", "<<", "", "<<", "Modifier", "<<", "", ";", "if", "(", "PCAdjust", "!=", "", ")", "{", "O", "<<", "", "<<", "LabelId", "<<", "", "<<", "(", "unsigned", ")", "PCAdjust", ";", "if", "(", "AddCurrentAddress", ")", "O", "<<", "", ";", "O", "<<", "", ";", "}"], "ground_truth": ["}"], "File": "ARMConstantPoolValue3", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69446, "Length": 51, "Cover_Rate": 0.6891891891891891} {"Template_token": ["", "if", "(", "Constants", "[", "i", "]", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "(", "Constants", "[", "i", "]", ".", "getAlignment", "(", ")", "&", "AlignMask", ")", "==", "", ")", "{", "ConstantPoolValue", "*", "CPV", "=", "(", "ConstantPoolValue", "*", ")", "Constants", "[", "i", "]", ".", "Val", ".", "MachineCPVal", ";", "ConstantPoolSymbol", "*", "APS", "=", "dyn_cast", "<", "ConstantPoolSymbol", ">", "(", "CPV", ")", ";", "if", "(", "!", "APS", ")", "continue", ";", "if", "(", "APS", "->", "S", "==", "S", "&&", "equals", "(", "APS", ")", ")", "return", "i", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue5", "Func": "getExistingMachineCPValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69447, "Length": 80, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "int", "ConstantPoolSymbol", "::", "getExistingMachineCPValue", "(", "MachineConstantPool", "*", "CP", ",", "unsigned", "Alignment", ")", "{", "unsigned", "AlignMask", "=", "Alignment", "-", "", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "Constants", "=", "CP", "->", "getConstants", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Constants", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Constants", "[", "i", "]", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "(", "Constants", "[", "i", "]", ".", "getAlignment", "(", ")", "&", "AlignMask", ")", "==", "", ")", "{", "ConstantPoolValue", "*", "CPV", "=", "(", "ConstantPoolValue", "*", ")", "Constants", "[", "i", "]", ".", "Val", ".", "MachineCPVal", ";"], "ground_truth": ["ConstantPoolSymbol", "*", "APS", "=", "dyn_cast", "<", "ConstantPoolSymbol", ">", "(", "CPV", ")", ";"], "File": "ARMConstantPoolValue5", "Func": "getExistingMachineCPValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69448, "Length": 114, "Cover_Rate": 0.7916666666666666} {"Template_token": ["", "void", "ConstantPoolValue", "::", "AddSelectionDAGCSEId", "(", "FoldingSetNodeID", "&", "ID", ")", "{", "ID", ".", "AddPointer", "(", "GV", ")", ";", "ID", ".", "AddPointer", "(", "S", ")", ";"], "ground_truth": ["ID", ".", "AddInteger", "(", "LabelId", ")", ";"], "File": "ARMConstantPoolValue7", "Func": "AddSelectionDAGCSEId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69449, "Length": 31, "Cover_Rate": 0.7948717948717948} {"Template_token": ["", "ConstantPoolValue", "::", "ConstantPoolValue", "(", "GlobalValue", "*", "gv", ",", "const", "char", "*", "Modif", ")", ":", "MachineConstantPoolValue", "(", "(", "const", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "gv", "->", "getContext", "(", ")", ")", ")", ",", "GV", "(", "gv", ")", ",", "S", "(", "NULL", ")", ",", "LabelId", "(", "", ")", ",", "PCAdjust", "(", "", ")", ",", "Modifier", "(", "Modif", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue7", "Func": "ARMConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69450, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "ConstantPoolValue", "::", "ConstantPoolValue", "(", "GlobalValue", "*", "gv", ",", "const", "char", "*", "Modif", ")", ":", "MachineConstantPoolValue", "(", "(", "const", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "gv", "->", "getContext", "(", ")", ")", ")", ",", "GV", "(", "gv", ")", ",", "S", "(", "NULL", ")", ",", "LabelId", "(", "", ")", ",", "PCAdjust", "(", "", ")", ",", "Modifier", "(", "Modif", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue7", "Func": "ARMConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69451, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Constants", "[", "i", "]", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "(", "Constants", "[", "i", "]", ".", "getAlignment", "(", ")", "&", "AlignMask", ")", "==", "", ")", "{", "ConstantPoolValue", "*", "CPV", "=", "(", "ConstantPoolValue", "*", ")", "Constants", "[", "i", "]", ".", "Val", ".", "MachineCPVal", ";", "if", "(", "CPV", "->", "GV", "==", "GV", "&&", "CPV", "->", "S", "==", "S", "&&", "CPV", "->", "LabelId", "==", "LabelId", "&&", "CPV", "->", "PCAdjust", "==", "PCAdjust", ")", "return", "i", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue7", "Func": "getExistingMachineCPValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69452, "Length": 74, "Cover_Rate": 0.5362318840579711} {"Template_token": ["", "ConstantPoolValue", "*", "CPV", "=", "(", "ConstantPoolValue", "*", ")", "Constants", "[", "i", "]", ".", "Val", ".", "MachineCPVal", ";"], "ground_truth": ["if", "(", "CPV", "->", "GV", "==", "GV", "&&", "CPV", "->", "S", "==", "S", "&&", "CPV", "->", "LabelId", "==", "LabelId", "&&", "CPV", "->", "PCAdjust", "==", "PCAdjust", ")", "return", "i", ";"], "File": "ARMConstantPoolValue7", "Func": "getExistingMachineCPValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69453, "Length": 46, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "ConstantPoolValue", "::", "print", "(", "raw_ostream", "&", "O", ")", "const", "{"], "ground_truth": ["if", "(", "GV", ")", "O", "<<", "GV", "->", "getName", "(", ")", ";"], "File": "ARMConstantPoolValue7", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69454, "Length": 23, "Cover_Rate": 0.3108108108108108} {"Template_token": ["", "if", "(", "Modifier", ")", "O", "<<", "", "<<", "Modifier", "<<", "", ";", "if", "(", "PCAdjust", "!=", "", ")", "{", "O", "<<", "", "<<", "LabelId", "<<", "", "<<", "(", "unsigned", ")", "PCAdjust", ";", "if", "(", "AddCurrentAddress", ")", "O", "<<", "", ";", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue7", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69455, "Length": 45, "Cover_Rate": 0.6081081081081081} {"Template_token": ["", "return", "ACPV", "->", "isMachineBasicBlock", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue", "Func": "classof", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69456, "Length": 8, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "return", "MBB", "==", "A", "->", "MBB", "&&", "ConstantPoolValue", "::", "equals", "(", "A", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue", "Func": "equals", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69459, "Length": 15, "Cover_Rate": 0.6} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Constants", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Constants", "[", "i", "]", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "(", "Constants", "[", "i", "]", ".", "getAlignment", "(", ")", "&", "AlignMask", ")", "==", "", ")", "{", "ConstantPoolValue", "*", "CPV", "=", "(", "ConstantPoolValue", "*", ")", "Constants", "[", "i", "]", ".", "Val", ".", "MachineCPVal", ";", "if", "(", "Derived", "*", "APC", "=", "dyn_cast", "<", "Derived", ">", "(", "CPV", ")", ")", "if", "(", "cast", "<", "Derived", ">", "(", "this", ")", "->", "equals", "(", "APC", ")", ")", "return", "i", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue", "Func": "getExistingMachineCPValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69460, "Length": 100, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "unsigned", "getLabelId", "(", ")", "const", "{", "return", "LabelId", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue", "Func": "getLabelId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69462, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "MBB", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue", "Func": "getMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69463, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "", "getModifier", "(", ")", "const", "{", "return", "Modifier", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue", "Func": "getModifier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69464, "Length": 10, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "return", "Modifier", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue", "Func": "getModifier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69465, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "char", "getPCAdjustment", "(", ")", "const", "{", "return", "PCAdjust", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue", "Func": "getPCAdjustment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69466, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "return", "PCAdjust", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue", "Func": "getPCAdjustment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69467, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "Modifier", "!=", "", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue", "Func": "hasModifier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69472, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "bool", "hasModifier", "(", ")", "const", "{"], "ground_truth": ["return", "Modifier", "!=", "", ";"], "File": "ARMConstantPoolValue", "Func": "hasModifier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69473, "Length": 11, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "return", "Kind", "==", "", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue", "Func": "isBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69475, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "Kind", "==", "", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue", "Func": "isExtSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69476, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "bool", "isLSDA", "(", ")", "const", "{", "return", "Kind", "==", "", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue", "Func": "isLSDA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69480, "Length": 12, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "return", "Kind", "==", "", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue", "Func": "isLSDA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69481, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "bool", "mustAddCurrentAddress", "(", ")", "const", "{"], "ground_truth": ["return", "AddCurrentAddress", ";"], "File": "ARMConstantPoolValue", "Func": "mustAddCurrentAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69484, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "DiagnosticLineInfo", "*", "createDiagLineInfo", "(", "const", "mcld", "::", "Target", "&", "pTarget", ",", "const", "std", "::", "string", "&", "pTriple", ")", "{", "return", "new", "DWARFLineInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMDiagnostic", "Func": "createARMDiagLineInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69488, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "mcld", "::", "TargetRegistry", "::", "RegisterDiagnosticLineInfo", "(", "mcld", "::", "TheTarget", ",", "mcld", "::", "createDiagLineInfo", ")", ";", "mcld", "::", "TargetRegistry", "::", "RegisterDiagnosticLineInfo", "(", "mcld", "::", "TheThumbTarget", ",", "mcld", "::", "createDiagLineInfo", ")", ";"], "ground_truth": ["}"], "File": "ARMDiagnostic", "Func": "MCLDInitializeARMDiagnosticLineInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69490, "Length": 31, "Cover_Rate": 0.8611111111111112} {"Template_token": ["", "if", "(", "I", "==", "MI", ".", "end", "(", ")", ")", "break", ";", "if", "(", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", "&&", "OpInfo", "[", "i", "]", ".", "RegClass", "==", "", ")", "{", "if", "(", "i", ">", "", "&&", "OpInfo", "[", "i", "-", "", "]", ".", "isPredicate", "(", ")", ")", "continue", ";", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "CreateReg", "(", "InITBlock", "?", "", ":", "", ")", ")", ";", "return", ";", "}", "}", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "CreateReg", "(", "InITBlock", "?", "", ":", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "AddThumb1SBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69491, "Length": 93, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", "&&", "!", "ITBlock", ".", "instrLastInITBlock", "(", ")", ")", "S", "=", "SoftFail", ";", "break", ";", "default", ":", "break", ";", "}", "unsigned", "CC", ";", "CC", "=", "ITBlock", ".", "getITCC", "(", ")", ";", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "ITBlock", ".", "advanceITState", "(", ")", ";", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "I", "==", "MI", ".", "end", "(", ")", ")", "break", ";", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "I", "=", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "CreateImm", "(", "CC", ")", ")", ";", "++", "I", ";", "if", "(", "CC", "==", "", ")", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "else", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "return", "S", ";", "}", "}"], "ground_truth": ["I", "=", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "CreateImm", "(", "CC", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "AddThumbPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69492, "Length": 232, "Cover_Rate": 0.596401028277635} {"Template_token": ["", "ITStates", ".", "pop_back", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "advanceITState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69493, "Length": 7, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "MCDisassembler", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "ARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69495, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "MCDisassembler", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "ARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69496, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "static", "bool", "Check", "(", "DecodeStatus", "&", "Out", ",", "DecodeStatus", "In", ")", "{", "switch", "(", "In", ")", "{", "case", "MCDisassembler", "::", "Success", ":", "return", "true", ";", "case", "MCDisassembler", "::", "SoftFail", ":", "Out", "=", "In", ";", "return", "true", ";", "case", "MCDisassembler", "::", "Fail", ":"], "ground_truth": ["Out", "=", "In", ";"], "File": "ARMDisassembler (2)", "Func": "Check", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69497, "Length": 46, "Cover_Rate": 0.8214285714285714} {"Template_token": ["", "return", "new", "Disassembler", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "createARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69498, "Length": 8, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "MCDisassembler", "*", "createThumbDisassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "new", "ThumbDisassembler", "(", "STI", ")", ";"], "File": "ARMDisassembler (2)", "Func": "createThumbDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69499, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Op", "=", "", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "Op", "=", "", ";", "bool", "writeback", "=", "(", "P", "==", "", ")", "||", "(", "W", "==", "", ")", ";", "unsigned", "idx_mode", "=", "", ";", "if", "(", "P", "&&", "writeback", ")", "idx_mode", "=", "", ";", "else", "if", "(", "!", "P", "&&", "writeback", ")", "idx_mode", "=", "", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "reg", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Opc", "=", "", ";", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "unsigned", "amt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Opc", "==", "", "&&", "amt", "==", "", ")", "Opc", "=", "", ";", "unsigned", "imm", "=", "", "(", "Op", ",", "amt", ",", "Opc", ",", "idx_mode", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "}", "else", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "unsigned", "tmp", "=", "", "(", "Op", ",", "imm", ",", "", ",", "idx_mode", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "tmp", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeAddrMode2IdxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69501, "Length": 440, "Cover_Rate": 0.668693009118541} {"Template_token": ["", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Op", "=", "", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "Op", "=", "", ";", "bool", "writeback", "=", "(", "P", "==", "", ")", "||", "(", "W", "==", "", ")", ";", "unsigned", "idx_mode", "=", "", ";", "if", "(", "P", "&&", "writeback", ")", "idx_mode", "=", "", ";", "else", "if", "(", "!", "P", "&&", "writeback", ")", "idx_mode", "=", "", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "reg", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Opc", "=", "", ";", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":"], "ground_truth": ["Opc", "=", "", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeAddrMode2IdxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69502, "Length": 203, "Cover_Rate": 0.30851063829787234} {"Template_token": ["", "if", "(", "U", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "", ",", "imm", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "", ",", "imm", ")", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69504, "Length": 42, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "if", "(", "!", "align", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "<<", "align", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69505, "Length": 36, "Cover_Rate": 0.32432432432432434} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69506, "Length": 48, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "add", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "==", "", "&&", "!", "add", ")", "imm", "=", "INT32_MIN", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "if", "(", "Rn", "==", "", ")", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "Address", "+", "imm", "+", "", ",", "Decoder", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69509, "Length": 93, "Cover_Rate": 0.6413793103448275} {"Template_token": ["", "unsigned", "add", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "add", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "==", "", "&&", "!", "add", ")", "imm", "=", "INT32_MIN", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "if", "(", "Rn", "==", "", ")", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "Address", "+", "imm", "+", "", ",", "Decoder", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69510, "Length": 118, "Cover_Rate": 0.8137931034482758} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeArmMOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69511, "Length": 124, "Cover_Rate": 0.6078431372549019} {"Template_token": ["", "uint32_t", "msb_mask", "=", "", ";", "if", "(", "msb", "!=", "", ")", "msb_mask", "=", "(", "", "<<", "(", "msb", "+", "", ")", ")", "-", "", ";", "uint32_t", "lsb_mask", "=", "(", "", "<<", "lsb", ")", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "~", "(", "msb_mask", "^", "lsb_mask", ")", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeBitfieldMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69512, "Length": 56, "Cover_Rate": 0.43410852713178294} {"Template_token": ["", "static", "DecodeStatus", "DecodeBitfieldMaskOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "msb", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "lsb", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "lsb", ">", "msb", ")", "{", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "lsb", "=", "msb", ";", "}", "uint32_t", "msb_mask", "=", "", ";"], "ground_truth": ["if", "(", "msb", "!=", "", ")", "msb_mask", "=", "(", "", "<<", "(", "msb", "+", "", ")", ")", "-", "", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeBitfieldMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69513, "Length": 97, "Cover_Rate": 0.751937984496124} {"Template_token": ["", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";", "return", "S", ";", "}", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69514, "Length": 133, "Cover_Rate": 0.6456310679611651} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69515, "Length": 70, "Cover_Rate": 0.33980582524271846} {"Template_token": ["", "static", "DecodeStatus", "DecodeCCOutOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "Val", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeCCOutOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69516, "Length": 36, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "static", "DecodeStatus", "DecodeCoprocessor", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Val", "==", "", "||", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeCoprocessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69517, "Length": 53, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "imod", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "M", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "iflags", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", "||", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", "||", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeCPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69519, "Length": 132, "Cover_Rate": 0.42996742671009774} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRPairRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeDoubleRegLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69520, "Length": 112, "Cover_Rate": 0.7417218543046358} {"Template_token": ["", "static", "DecodeStatus", "DecodeDoubleRegLoad", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRPairRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeDoubleRegLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69521, "Length": 147, "Cover_Rate": 0.9735099337748344} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rn", "==", "", "||", "Rd", "==", "Rn", "||", "Rd", "==", "Rt", "||", "Rd", "==", "Rt", "+", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRPairRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeDoubleRegStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69522, "Length": 125, "Cover_Rate": 0.6218905472636815} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rn", "==", "", "||", "Rd", "==", "Rn", "||", "Rd", "==", "Rt", "||", "Rd", "==", "Rt", "+", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRPairRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeDoubleRegStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69523, "Length": 181, "Cover_Rate": 0.900497512437811} {"Template_token": ["", "unsigned", "Register", "=", "DPairDecoderTable", "[", "RegNo", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeDPairRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69524, "Length": 20, "Cover_Rate": 0.3508771929824561} {"Template_token": ["", "unsigned", "Register", "=", "DPairSpacedDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeDPairSpacedRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69525, "Length": 26, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "static", "DecodeStatus", "DecodeDPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "DPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeDPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69526, "Length": 56, "Cover_Rate": 0.9824561403508771} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "DPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeDPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69527, "Length": 36, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Vd", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "regs", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "regs", "==", "", "||", "regs", ">", "", "||", "(", "Vd", "+", "regs", ")", ">", "", ")", "{", "regs", "=", "Vd", "+", "regs", ">", "", "?", "", "-", "Vd", ":", "regs", ";", "regs", "=", "std", "::", "max", "(", "", ",", "regs", ")", ";"], "ground_truth": ["regs", "=", "std", "::", "min", "(", "", ",", "regs", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeDPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69528, "Length": 86, "Cover_Rate": 0.46236559139784944} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Vd", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "regs", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "regs", "==", "", "||", "regs", ">", "", "||", "(", "Vd", "+", "regs", ")", ">", "", ")", "{", "regs", "=", "Vd", "+", "regs", ">", "", "?", "", "-", "Vd", ":", "regs", ";", "regs", "=", "std", "::", "max", "(", "", ",", "regs", ")", ";", "regs", "=", "std", "::", "min", "(", "", ",", "regs", ")", ";", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeDPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69529, "Length": 93, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "DecodeDPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeDPR_8RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69530, "Length": 24, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "static", "DecodeStatus", "DecodeDPR_8RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "DecodeDPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeDPR_8RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69531, "Length": 43, "Cover_Rate": 0.9772727272727273} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "DecodeDPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeDPR_VFP2RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69532, "Length": 23, "Cover_Rate": 0.5227272727272727} {"Template_token": ["", "static", "DecodeStatus", "DecodeGPRnopcRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "RegNo", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeGPRnopcRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69533, "Length": 55, "Cover_Rate": 0.9322033898305084} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "(", "RegNo", "&", "", ")", "||", "RegNo", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "unsigned", "RegisterPair", "=", "GPRPairDecoderTable", "[", "RegNo", "/", "", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegisterPair", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeGPRPairRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69535, "Length": 51, "Cover_Rate": 0.6219512195121951} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "(", "RegNo", "&", "", ")", "||", "RegNo", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeGPRPairRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69536, "Length": 29, "Cover_Rate": 0.35365853658536583} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "GPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69537, "Length": 37, "Cover_Rate": 0.6491228070175439} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "GPRDecoderTable", "[", "RegNo", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69538, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "unsigned", "Imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Imm", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeImm0_4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69539, "Length": 40, "Cover_Rate": 0.6557377049180327} {"Template_token": ["", "if", "(", "Imm", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeImm0_4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69540, "Length": 29, "Cover_Rate": 0.47540983606557374} {"Template_token": ["", "if", "(", "Val", "&", "~", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeInstSyncBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69541, "Length": 30, "Cover_Rate": 0.6} {"Template_token": ["", "static", "DecodeStatus", "DecodeIT", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mask", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "{", "pred", "=", "", ";", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}"], "ground_truth": ["if", "(", "mask", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69542, "Length": 80, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrMode7Operand", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePostIdxReg", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "Cond", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeLDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69543, "Length": 75, "Cover_Rate": 0.31645569620253167} {"Template_token": ["", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrModeImm12Operand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeLDRPreImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69544, "Length": 137, "Cover_Rate": 0.631336405529954} {"Template_token": ["", "if", "(", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeSORegMemOperand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeLDRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69545, "Length": 84, "Cover_Rate": 0.34854771784232363} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeSORegMemOperand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeLDRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69546, "Length": 162, "Cover_Rate": 0.6721991701244814} {"Template_token": ["", "if", "(", "Val", "&", "~", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeMemBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69547, "Length": 29, "Cover_Rate": 0.58} {"Template_token": ["", "static", "DecodeStatus", "DecodeMemBarrierOption", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Val", "&", "~", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeMemBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69548, "Length": 44, "Cover_Rate": 0.88} {"Template_token": ["", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "==", "", ")", "{", "if", "(", "!", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "==", "", "&&", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "==", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", ")", ";", "return", "S", ";", "}", "return", "DecodeRFEInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeRegListOperand", "(", "Inst", ",", "reglist", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeMemMultipleWritebackInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69549, "Length": 237, "Cover_Rate": 0.4514285714285714} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "(", "cop", "&", "~", "", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "cop", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeMRRC2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69550, "Length": 64, "Cover_Rate": 0.3121951219512195} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "CRm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "opc1", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "cop", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "(", "cop", "&", "~", "", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "cop", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "opc1", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeMRRC2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69551, "Length": 119, "Cover_Rate": 0.5804878048780487} {"Template_token": ["", "static", "DecodeStatus", "DecodeMSRMask", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "Val", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69552, "Length": 42, "Cover_Rate": 0.875} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Q", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Q", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler (2)", "Func": "DecodeNEONModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69554, "Length": 227, "Cover_Rate": 0.739413680781759} {"Template_token": ["", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Q", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Q", ")", "{"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeNEONModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69555, "Length": 118, "Cover_Rate": 0.38436482084690554} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "add", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "add", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69556, "Length": 63, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "add", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "add", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69557, "Length": 60, "Cover_Rate": 0.6593406593406593} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";", "if", "(", "Val", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodePredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69558, "Length": 80, "Cover_Rate": 0.7476635514018691} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "ground_truth": ["}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodePredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69559, "Length": 33, "Cover_Rate": 0.308411214953271} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeQADDInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69560, "Length": 162, "Cover_Rate": 0.8393782383419689} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeQADDInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69561, "Length": 72, "Cover_Rate": 0.37305699481865284} {"Template_token": ["", "unsigned", "Register", "=", "QPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69562, "Length": 25, "Cover_Rate": 0.36231884057971014} {"Template_token": ["", "if", "(", "RegNo", ">", "", "||", "(", "RegNo", "&", "", ")", "!=", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "RegNo", ">>=", "", ";"], "ground_truth": ["unsigned", "Register", "=", "QPRDecoderTable", "[", "RegNo", "]", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69563, "Length": 31, "Cover_Rate": 0.4492753623188406} {"Template_token": ["", "writebackLoad", "=", "true", ";", "writebackReg", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "Val", "&", "(", "", "<<", "i", ")", ")", "{"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "i", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69564, "Length": 81, "Cover_Rate": 0.413265306122449} {"Template_token": ["", "case", "", ":", "mode", "=", "", ";", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeRFEInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69565, "Length": 50, "Cover_Rate": 0.3546099290780142} {"Template_token": ["", "if", "(", "RegNo", "==", "", "||", "RegNo", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecoderGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69566, "Length": 35, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "if", "(", "RegNo", "==", "", "||", "RegNo", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecoderGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69567, "Length": 36, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "Val", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeShiftRight16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69568, "Length": 19, "Cover_Rate": 0.475} {"Template_token": ["", "static", "DecodeStatus", "DecodeShiftRight32Imm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "Val", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeShiftRight32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69569, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "Val", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeShiftRight64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69570, "Length": 19, "Cover_Rate": 0.475} {"Template_token": ["", "static", "DecodeStatus", "DecodeShiftRight8Imm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeShiftRight8Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69571, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Ra", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeSMLAInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69573, "Length": 114, "Cover_Rate": 0.4978165938864629} {"Template_token": ["", "static", "DecodeStatus", "DecodeSMLAInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Ra", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeSMLAInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69574, "Length": 153, "Cover_Rate": 0.6681222707423581} {"Template_token": ["", "uint32_t", "imm", "=", "Val", "&", "", ";", "uint32_t", "rot", "=", "(", "Val", "&", "", ")", ">>", "", ";", "uint32_t", "rot_imm", "=", "(", "imm", ">>", "rot", ")", "|", "(", "imm", "<<", "(", "(", "", "-", "rot", ")", "&", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "rot_imm", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69575, "Length": 58, "Cover_Rate": 0.7341772151898734} {"Template_token": ["", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":", "Shift", "=", "", ";", "break", ";", "}", "if", "(", "Shift", "==", "", "&&", "imm", "==", "", ")", "Shift", "=", "", ";", "unsigned", "Op", "=", "Shift", "|", "(", "imm", "<<", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Op", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeSORegImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69576, "Length": 68, "Cover_Rate": 0.35602094240837695} {"Template_token": ["", "unsigned", "type", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rs", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rs", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Shift", "=", "", ";", "switch", "(", "type", ")", "{", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":", "Shift", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeSORegRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69577, "Length": 109, "Cover_Rate": 0.5860215053763441} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "SPRDecoderTable", "[", "RegNo", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeSPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69578, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "regs", "=", "std", "::", "max", "(", "", ",", "regs", ")", ";", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeSPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69579, "Length": 91, "Cover_Rate": 0.5321637426900585} {"Template_token": ["", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrModeImm12Operand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeSTRPreImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69580, "Length": 112, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";"], "ground_truth": ["unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeSTRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69581, "Length": 74, "Cover_Rate": 0.34101382488479265} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSORegMemOperand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeSTRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69582, "Length": 162, "Cover_Rate": 0.7465437788018433} {"Template_token": ["", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["if", "(", "Rt", "==", "Rn", "||", "Rn", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69583, "Length": 77, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";"], "ground_truth": ["unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2AddrModeImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69584, "Length": 31, "Cover_Rate": 0.34065934065934067} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2AddrModeImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69585, "Length": 67, "Cover_Rate": 0.7362637362637363} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Rn", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69586, "Length": 86, "Cover_Rate": 0.6564885496183206} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2AddrModeImm12", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";"], "ground_truth": ["switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{"], "File": "ARMDisassembler (2)", "Func": "DecodeT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69587, "Length": 60, "Cover_Rate": 0.4580152671755725} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Rn", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler (2)", "Func": "DecodeT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69588, "Length": 91, "Cover_Rate": 0.41363636363636364} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2AddrModeImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69589, "Length": 48, "Cover_Rate": 0.46601941747572817} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm8S4", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeT2AddrModeImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69590, "Length": 76, "Cover_Rate": 0.7378640776699029} {"Template_token": ["", "if", "(", "Rn", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2AddrModeSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69591, "Length": 64, "Cover_Rate": 0.38323353293413176} {"Template_token": ["", "unsigned", "sign1", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "sign2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "sign1", "!=", "sign2", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["unsigned", "Val", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2Adr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69592, "Length": 47, "Cover_Rate": 0.3821138211382114} {"Template_token": ["", "unsigned", "S", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "J1", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "J2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "I1", "=", "!", "(", "J1", "^", "S", ")", ";", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "imm10", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm11", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "tmp", "=", "(", "S", "<<", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", "|", "(", "imm10", "<<", "", ")", "|", "imm11", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm32", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2BInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69593, "Length": 156, "Cover_Rate": 0.8342245989304813} {"Template_token": ["", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "imm10", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm11", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "tmp", "=", "(", "S", "<<", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", "|", "(", "imm10", "<<", "", ")", "|", "imm11", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm32", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2BInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69594, "Length": 110, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2BROperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeT2BROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69595, "Length": 72, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeT2BROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69596, "Length": 52, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "int", "imm", "=", "Val", "&", "", ";", "if", "(", "Val", "==", "", ")", "imm", "=", "INT32_MIN", ";", "else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeT2Imm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69597, "Length": 50, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2Imm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69598, "Length": 32, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2Imm8S4", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Val", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "INT32_MIN", ")", ")", ";", "else", "{", "int", "imm", "=", "Val", "&", "", ";", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", "*", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeT2Imm8S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69599, "Length": 76, "Cover_Rate": 0.926829268292683} {"Template_token": ["", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", "*", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeT2Imm8S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69600, "Length": 29, "Cover_Rate": 0.35365853658536583} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "addr", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "W", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "U", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "P", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "bool", "writeback", "=", "(", "W", "==", "", ")", "|", "(", "P", "==", "", ")", ";", "addr", "|=", "(", "U", "<<", "", ")", "|", "(", "Rn", "<<", "", ")", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "Rt", "==", "Rt2", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2LDRDPreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69601, "Length": 199, "Cover_Rate": 0.7158273381294964} {"Template_token": ["", "if", "(", "writeback", "&&", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "Rt", "==", "Rt2", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2LDRDPreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69602, "Length": 86, "Cover_Rate": 0.30935251798561153} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "Rt", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeImm12", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2LoadImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69603, "Length": 191, "Cover_Rate": 0.5472779369627507} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "break", ";", "default", ":"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2LoadLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69604, "Length": 66, "Cover_Rate": 0.3013698630136986} {"Template_token": ["", "if", "(", "Rt", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler (2)", "Func": "DecodeT2LoadLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69605, "Length": 69, "Cover_Rate": 0.3150684931506849} {"Template_token": ["", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "Rt", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "unsigned", "addrmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "addrmode", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "addrmode", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeSOReg", "(", "Inst", ",", "addrmode", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2LoadShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69606, "Length": 170, "Cover_Rate": 0.46321525885558584} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "(", "Rn", "<<", "", ")", ";", "if", "(", "Rn", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2LoadT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69607, "Length": 134, "Cover_Rate": 0.5583333333333333} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";"], "ground_truth": ["if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2MOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69608, "Length": 111, "Cover_Rate": 0.5606060606060606} {"Template_token": ["", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2MOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69609, "Length": 106, "Cover_Rate": 0.5353535353535354} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Val", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2ShifterImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69610, "Length": 34, "Cover_Rate": 0.6181818181818182} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2ShifterImmOperand", "(", "MCInst", "&", "Inst", ",", "uint32_t", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2ShifterImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69611, "Length": 27, "Cover_Rate": 0.4909090909090909} {"Template_token": ["", "unsigned", "byte", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "switch", "(", "byte", ")", "{", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "imm", "<<", "", ")", "|", "imm", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", "|", "imm", ")", ")", ";", "break", ";", "}", "}", "else", "{", "unsigned", "unrot", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "|", "", ";", "unsigned", "rot", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "(", "unrot", ">>", "rot", ")", "|", "(", "unrot", "<<", "(", "(", "", "-", "rot", ")", "&", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69612, "Length": 197, "Cover_Rate": 0.8140495867768595} {"Template_token": ["", "unsigned", "addr", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "W", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "U", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "P", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "bool", "writeback", "=", "(", "W", "==", "", ")", "|", "(", "P", "==", "", ")", ";", "addr", "|=", "(", "U", "<<", "", ")", "|", "(", "Rn", "<<", "", ")", ";"], "ground_truth": ["if", "(", "writeback", "&&", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2STRDPreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69613, "Length": 100, "Cover_Rate": 0.38022813688212925} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeTBLInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69614, "Length": 81, "Cover_Rate": 0.30223880597014924} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rn", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "op", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeTBLInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69615, "Length": 233, "Cover_Rate": 0.8694029850746269} {"Template_token": ["", "Register", "=", "", ";", "break", ";", "case", "", ":", "Register", "=", "", ";", "break", ";", "case", "", ":", "Register", "=", "", ";", "break", ";", "case", "", ":", "Register", "=", "", ";", "break", ";", "case", "", ":", "Register", "=", "", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodetcGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69616, "Length": 50, "Cover_Rate": 0.4098360655737705} {"Template_token": ["", "unsigned", "Register", "=", "", ";", "switch", "(", "RegNo", ")", "{", "case", "", ":", "Register", "=", "", ";", "break", ";", "case", "", ":", "Register", "=", "", ";", "break", ";", "case", "", ":", "Register", "=", "", ";", "break", ";", "case", "", ":", "Register", "=", "", ";", "break", ";", "case", "", ":", "Register", "=", "", ";", "break", ";", "case", "", ":", "Register", "=", "", ";", "break", ";", "default", ":"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodetcGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69617, "Length": 71, "Cover_Rate": 0.5819672131147541} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbAddrModeIS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69619, "Length": 52, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbAddrModeIS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69620, "Length": 55, "Cover_Rate": 0.6043956043956044} {"Template_token": ["", "unsigned", "imm", "=", "Val", "<<", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "imm", "+", "", ",", "Decoder", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69621, "Length": 43, "Cover_Rate": 0.6825396825396826} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbAddrModePC", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "imm", "=", "Val", "<<", "", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69622, "Length": 39, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69623, "Length": 55, "Cover_Rate": 0.5339805825242718} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69624, "Length": 30, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69625, "Length": 30, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbAddSPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69626, "Length": 24, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbAddSPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69627, "Length": 36, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Rdm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rdm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbAddSPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69628, "Length": 116, "Cover_Rate": 0.5497630331753555} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbAddSPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69629, "Length": 73, "Cover_Rate": 0.3459715639810427} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbBCCTargetOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbBCCTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69630, "Length": 75, "Cover_Rate": 0.9868421052631579} {"Template_token": ["", "unsigned", "tmp", "=", "(", "Val", "&", "~", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm32", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbBLTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69631, "Length": 74, "Cover_Rate": 0.5} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbBLXOffset", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "S", "=", "(", "Val", ">>", "", ")", "&", "", ";", "unsigned", "J1", "=", "(", "Val", ">>", "", ")", "&", "", ";", "unsigned", "J2", "=", "(", "Val", ">>", "", ")", "&", "", ";", "unsigned", "I1", "=", "!", "(", "J1", "^", "S", ")", ";", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "tmp", "=", "(", "Val", "&", "~", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm32", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbBLXOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69632, "Length": 147, "Cover_Rate": 0.9607843137254902} {"Template_token": ["", "unsigned", "J2", "=", "(", "Val", ">>", "", ")", "&", "", ";", "unsigned", "I1", "=", "!", "(", "J1", "^", "S", ")", ";", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "tmp", "=", "(", "Val", "&", "~", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm32", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbBLXOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69633, "Length": 110, "Cover_Rate": 0.7189542483660131} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69634, "Length": 56, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbCmpBROperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", "<<", "", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbCmpBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69635, "Length": 65, "Cover_Rate": 0.9848484848484849} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", "<<", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbCmpBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69636, "Length": 46, "Cover_Rate": 0.696969696969697} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "flags", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbCPS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69637, "Length": 24, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbTableBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69638, "Length": 84, "Cover_Rate": 0.717948717948718} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbTableBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69639, "Length": 87, "Cover_Rate": 0.7435897435897436} {"Template_token": ["", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", "&&", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "imm", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69640, "Length": 152, "Cover_Rate": 0.6031746031746031} {"Template_token": ["", "unsigned", "Vd", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vd", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", "&&", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "setOpcode", "(", "", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69641, "Length": 137, "Cover_Rate": 0.5436507936507936} {"Template_token": ["", "static", "DecodeStatus", "DecodeVCVTQ", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "Vd", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vd", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", "&&", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "imm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69642, "Length": 249, "Cover_Rate": 0.9880952380952381} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "size", "==", "", "&&", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "align", "*=", "(", "", "<<", "size", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLD1DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69643, "Length": 121, "Cover_Rate": 0.3601190476190476} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "size", "==", "", "&&", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "align", "*=", "(", "", "<<", "size", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";"], "ground_truth": ["if", "(", "Rm", "!=", "", "&&", "Rm", "!=", "", "&&", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLD1DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69644, "Length": 287, "Cover_Rate": 0.8541666666666666} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "size", "=", "", "<<", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "align", "*=", "", "*", "size", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairSpacedRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", "&&", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLD2DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69645, "Length": 318, "Cover_Rate": 0.8324607329842932} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairSpacedRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", "&&", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeVLD2DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69646, "Length": 198, "Cover_Rate": 0.518324607329843} {"Template_token": ["", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "index", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLD2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69647, "Length": 155, "Cover_Rate": 0.31376518218623484} {"Template_token": ["", "unsigned", "inc", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "Rm", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLD3DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69648, "Length": 186, "Cover_Rate": 0.6220735785953178} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLD3LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69649, "Length": 413, "Cover_Rate": 0.77196261682243} {"Template_token": ["", "align", "*=", "", "*", "size", ";", "}", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "ground_truth": ["else", "if", "(", "Rm", "!=", "", ")", "{"], "File": "ARMDisassembler (2)", "Func": "DecodeVLD4DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69650, "Length": 220, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "align", "=", "", ";", "break", ";", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "align", "=", "", "<<", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "}", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLD4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69651, "Length": 289, "Cover_Rate": 0.4661290322580645} {"Template_token": ["", "case", "", ":", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "align", "=", "", ";", "break", ";", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "align", "=", "", "<<", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "}", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{"], "ground_truth": ["if", "(", "Rm", "!=", "", ")", "{"], "File": "ARMDisassembler (2)", "Func": "DecodeVLD4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69652, "Length": 267, "Cover_Rate": 0.4306451612903226} {"Template_token": ["", "if", "(", "type", "==", "", "&&", "(", "align", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "type", "==", "", "&&", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLDST1Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69654, "Length": 44, "Cover_Rate": 0.33587786259541985} {"Template_token": ["", "if", "(", "type", "==", "", "&&", "(", "align", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "type", "==", "", "&&", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "ground_truth": ["return", "load", "?", "DecodeVLDInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ":", "DecodeVSTInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLDST1Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69655, "Length": 69, "Cover_Rate": 0.5267175572519084} {"Template_token": ["", "unsigned", "type", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "type", "==", "", "&&", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "type", "==", "", "&&", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "ground_truth": ["return", "load", "?", "DecodeVLDInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ":", "DecodeVSTInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLDST2Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69656, "Length": 91, "Cover_Rate": 0.674074074074074} {"Template_token": ["", "unsigned", "type", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "type", "==", "", "&&", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "type", "==", "", "&&", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLDST2Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69657, "Length": 54, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "align", "&", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "ground_truth": ["return", "load", "?", "DecodeVLDInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ":", "DecodeVSTInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLDST3Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69658, "Length": 48, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "if", "(", "align", "&", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "ground_truth": ["return", "load", "?", "DecodeVLDInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ":", "DecodeVSTInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLDST3Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69659, "Length": 48, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "static", "DecodeStatus", "DecodeVLDST4Instruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLDST4Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69660, "Length": 32, "Cover_Rate": 0.3950617283950617} {"Template_token": ["", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69662, "Length": 117, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69663, "Length": 143, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVMOVSRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69664, "Length": 142, "Cover_Rate": 0.6068376068376068} {"Template_token": ["", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "<<", "size", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVSHLMaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69665, "Length": 77, "Cover_Rate": 0.4967741935483871} {"Template_token": ["", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "<<", "size", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeVSHLMaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69666, "Length": 91, "Cover_Rate": 0.5870967741935483} {"Template_token": ["", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "align", "=", "", ";", "break", ";", "case", "", ":", "align", "=", "", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVST1LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69667, "Length": 303, "Cover_Rate": 0.7197149643705463} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVST2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69668, "Length": 363, "Cover_Rate": 0.8175675675675675} {"Template_token": ["", "case", "", ":", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVST2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69669, "Length": 262, "Cover_Rate": 0.5900900900900901} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "align", "=", "", ";", "break", ";", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "align", "=", "", "<<", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "}", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{"], "ground_truth": ["if", "(", "Rm", "!=", "", ")", "{"], "File": "ARMDisassembler (2)", "Func": "DecodeVST4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69670, "Length": 314, "Cover_Rate": 0.6108949416342413} {"Template_token": ["", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "insn32", "=", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", ";", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableThumb32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableThumb232", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableVFP32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "UpdateThumbVFPPredicate", "(", "MI", ")", ";", "return", "result", ";", "}", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableVFPV832", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "result", ";", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "uint32_t", "NEONLdStInsn", "=", "insn32", ";", "NEONLdStInsn", "&=", "", ";", "NEONLdStInsn", "|=", "", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ",", "this", ",", "STI", ")", ";"], "ground_truth": ["if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{"], "File": "ARMDisassembler (2)", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69672, "Length": 385, "Cover_Rate": 0.42168674698795183} {"Template_token": ["", "unsigned", "CC", "=", "", ";"], "ground_truth": ["if", "(", "instrInITBlock", "(", ")", ")", "CC", "=", "ITStates", ".", "back", "(", ")", ";"], "File": "ARMDisassembler (2)", "Func": "getITCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69673, "Length": 19, "Cover_Rate": 0.6333333333333333} {"Template_token": ["", "unsigned", "CC", "=", "", ";", "if", "(", "instrInITBlock", "(", ")", ")", "CC", "=", "ITStates", ".", "back", "(", ")", ";"], "ground_truth": ["return", "CC", ";"], "File": "ARMDisassembler (2)", "Func": "getITCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69674, "Length": 22, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "return", "!", "ITStates", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "instrInITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69675, "Length": 9, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "return", "ITStates", ".", "size", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "instrLastInITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69677, "Length": 10, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "void", "LLVMInitializeDisassembler", "(", ")", "{", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "TheTarget", ",", "createDisassembler", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCDisassembler", "(", "TheThumbTarget", ",", "createThumbDisassembler", ")", ";"], "File": "ARMDisassembler (2)", "Func": "LLVMInitializeARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69679, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "TheThumbTarget", ",", "createThumbDisassembler", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "LLVMInitializeARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69680, "Length": 10, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "CondBit0", ";", "if", "(", "T", ")", "ITStates", ".", "push_back", "(", "CCBits", ")", ";"], "ground_truth": ["else", "ITStates", ".", "push_back", "(", "CCBits", "^", "", ")", ";"], "File": "ARMDisassembler (2)", "Func": "setITState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69681, "Length": 36, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "CondBit0", ";", "if", "(", "T", ")", "ITStates", ".", "push_back", "(", "CCBits", ")", ";", "else", "ITStates", ".", "push_back", "(", "CCBits", "^", "", ")", ";", "}"], "ground_truth": ["ITStates", ".", "push_back", "(", "CCBits", ")", ";"], "File": "ARMDisassembler (2)", "Func": "setITState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69682, "Length": 44, "Cover_Rate": 0.38596491228070173} {"Template_token": ["", "MCDisassembler", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "ThumbDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69683, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";", "Dis", "->", "tryAddingPcLoadReferenceComment", "(", "Value", ",", "Address", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "tryAddingPcLoadReferenceComment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69685, "Length": 25, "Cover_Rate": 0.6097560975609756} {"Template_token": ["", "static", "void", "tryAddingPcLoadReferenceComment", "(", "uint64_t", "Address", ",", "int", "Value", ",", "const", "void", "*", "Decoder", ")", "{", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";", "Dis", "->", "tryAddingPcLoadReferenceComment", "(", "Value", ",", "Address", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "tryAddingPcLoadReferenceComment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69686, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "tryAddingSymbolicOperand", "(", "uint64_t", "Address", ",", "int32_t", "Value", ",", "bool", "isBranch", ",", "uint64_t", "InstSize", ",", "MCInst", "&", "MI", ",", "const", "void", "*", "Decoder", ")", "{", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";"], "ground_truth": ["return", "Dis", "->", "tryAddingSymbolicOperand", "(", "MI", ",", "(", "uint32_t", ")", "Value", ",", "Address", ",", "isBranch", ",", "", ",", "InstSize", ")", ";"], "File": "ARMDisassembler (2)", "Func": "tryAddingSymbolicOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69687, "Length": 62, "Cover_Rate": 0.9841269841269841} {"Template_token": ["", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{"], "ground_truth": ["if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{"], "File": "ARMDisassembler (2)", "Func": "UpdateThumbVFPPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69689, "Length": 56, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "I", "->", "setImm", "(", "CC", ")", ";", "++", "I", ";", "if", "(", "CC", "==", "", ")", "I", "->", "setReg", "(", "", ")", ";", "else", "I", "->", "setReg", "(", "", ")", ";", "return", ";", "}"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "UpdateThumbVFPPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69690, "Length": 91, "Cover_Rate": 0.6148648648648649} {"Template_token": ["", "~", "Disassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "~ARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69691, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "~", "Disassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "~ARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69692, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "~", "ThumbDisassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "~ThumbDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69693, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "~", "ThumbDisassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "~ThumbDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69694, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "ITBlock", ".", "size", "(", ")", ">", "", ")", "S", "=", "SoftFail", ";", "break", ";", "default", ":", "break", ";", "}", "unsigned", "CC", ";", "if", "(", "!", "ITBlock", ".", "empty", "(", ")", ")", "{", "CC", "=", "ITBlock", ".", "back", "(", ")", ";", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "ITBlock", ".", "pop_back", "(", ")", ";", "}", "else", "CC", "=", "", ";", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "I", "==", "MI", ".", "end", "(", ")", ")", "break", ";", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "I", "=", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "CreateImm", "(", "CC", ")", ")", ";", "++", "I", ";", "if", "(", "CC", "==", "", ")", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "ground_truth": ["else", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "AddThumbPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69695, "Length": 211, "Cover_Rate": 0.5341772151898734} {"Template_token": ["", "unsigned", "W", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "P", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "Rt", "+", "", ";", "bool", "writeback", "=", "(", "W", "==", "", ")", "|", "(", "P", "==", "", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Rt", "&", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "P", "==", "", "&&", "W", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "type", "&&", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Rt2", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "type", "&&", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Rt", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "type", "&&", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "type", "&&", "Rn", "==", "", ")", "{", "if", "(", "Rt2", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "break", ";", "}", "if", "(", "P", "==", "", "&&", "W", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "type", "&&", "(", "Rt2", "==", "", "||", "Rm", "==", "", "||", "Rm", "==", "Rt", "||", "Rm", "==", "Rt2", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "type", "&&", "writeback", "&&", "Rn", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "type", "&&", "Rn", "==", "", ")", "{", "if", "(", "Rt", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "break", ";", "}", "if", "(", "Rt", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "type", "&&", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "type", "&&", "writeback", "&&", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "type", "&&", "Rn", "==", "", ")", "{", "if", "(", "Rt", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeAddrMode3Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69696, "Length": 500, "Cover_Rate": 0.42337002540220153} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "U", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "U", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "", ",", "imm", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "", ",", "imm", ")", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69697, "Length": 110, "Cover_Rate": 0.7971014492753623} {"Template_token": ["", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "align", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "<<", "align", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler10", "Func": "DecodeAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69698, "Length": 71, "Cover_Rate": 0.6396396396396397} {"Template_token": ["", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "align", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69699, "Length": 53, "Cover_Rate": 0.4774774774774775} {"Template_token": ["", "if", "(", "imm", "==", "", "&&", "!", "add", ")", "imm", "=", "INT32_MIN", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "if", "(", "Rn", "==", "", ")", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "Address", "+", "imm", "+", "", ",", "Decoder", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler10", "Func": "DecodeAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69700, "Length": 47, "Cover_Rate": 0.32413793103448274} {"Template_token": ["", "if", "(", "!", "add", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "==", "", "&&", "!", "add", ")", "imm", "=", "INT32_MIN", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "ground_truth": ["if", "(", "Rn", "==", "", ")", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "Address", "+", "imm", "+", "", ",", "Decoder", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69701, "Length": 54, "Cover_Rate": 0.3724137931034483} {"Template_token": ["", "static", "DecodeStatus", "DecodeArmMOVTWInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "", ";", "imm", "|=", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler10", "Func": "DecodeArmMOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69702, "Length": 201, "Cover_Rate": 0.9852941176470589} {"Template_token": ["", "uint32_t", "msb_mask", "=", "", ";", "if", "(", "msb", "!=", "", ")", "msb_mask", "=", "(", "", "<<", "(", "msb", "+", "", ")", ")", "-", "", ";", "uint32_t", "lsb_mask", "=", "(", "", "<<", "lsb", ")", "-", "", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "~", "(", "msb_mask", "^", "lsb_mask", ")", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeBitfieldMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69703, "Length": 53, "Cover_Rate": 0.43089430894308944} {"Template_token": ["", "static", "DecodeStatus", "DecodeBranchImmInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "pred", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69704, "Length": 130, "Cover_Rate": 0.6310679611650486} {"Template_token": ["", "static", "DecodeStatus", "DecodeBranchImmInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "pred", "==", "", ")", "{"], "ground_truth": ["Inst", ".", "setOpcode", "(", "", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69705, "Length": 67, "Cover_Rate": 0.32524271844660196} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "coproc", "==", "", "||", "coproc", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "coproc", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CRd", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "imm", "=", "", "(", "U", "?", "", ":", "", ",", "imm", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "imm", "|=", "U", "<<", "", ";", "default", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler10", "Func": "DecodeCopMemInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69706, "Length": 357, "Cover_Rate": 0.4654498044328553} {"Template_token": ["", "unsigned", "coproc", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "U", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "coproc", "==", "", "||", "coproc", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "coproc", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CRd", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler10", "Func": "DecodeCopMemInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69707, "Length": 280, "Cover_Rate": 0.3650586701434159} {"Template_token": ["", "unsigned", "M", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "iflags", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mode", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "imod", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "if", "(", "iflags", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeCPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69708, "Length": 216, "Cover_Rate": 0.8089887640449438} {"Template_token": ["", "static", "DecodeStatus", "DecodeCPSInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "imod", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "M", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "iflags", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mode", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "imod", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "if", "(", "iflags", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler10", "Func": "DecodeCPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69709, "Length": 258, "Cover_Rate": 0.9662921348314607} {"Template_token": ["", "static", "DecodeStatus", "DecodeDoubleRegLoad", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "(", "Rt", "&", "", ")", "||", "Rt", "==", "", "||", "Rn", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeDoubleRegLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69710, "Length": 134, "Cover_Rate": 0.7204301075268817} {"Template_token": ["", "static", "DecodeStatus", "DecodeDoubleRegStore", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "(", "Rt", "&", "", ")", "||", "Rt", "==", "", "||", "Rn", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "Rd", "==", "Rn", "||", "Rd", "==", "Rt", "||", "Rd", "==", "Rt", "+", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeDoubleRegStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69711, "Length": 141, "Cover_Rate": 0.5802469135802469} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeDPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69712, "Length": 68, "Cover_Rate": 0.5528455284552846} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Vd", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "regs", "=", "(", "Val", "&", "", ")", "/", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeDPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69713, "Length": 103, "Cover_Rate": 0.8373983739837398} {"Template_token": ["", "mask", "|=", "", ";", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "pred", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mask", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69714, "Length": 39, "Cover_Rate": 0.3170731707317073} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrModeImm12Operand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeLDRPreImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69715, "Length": 193, "Cover_Rate": 0.8894009216589862} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeLDRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69716, "Length": 138, "Cover_Rate": 0.5726141078838174} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["if", "(", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler10", "Func": "DecodeLDRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69717, "Length": 90, "Cover_Rate": 0.37344398340248963} {"Template_token": ["", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "}"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeMemBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69718, "Length": 46, "Cover_Rate": 0.5974025974025974} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "MCDisassembler", "::", "Fail", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "==", "", ")", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeMemMultipleWritebackInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69719, "Length": 158, "Cover_Rate": 0.31287128712871287} {"Template_token": ["", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Q", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Q", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler10", "Func": "DecodeNEONModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69720, "Length": 150, "Cover_Rate": 0.48859934853420195} {"Template_token": ["", "static", "DecodeStatus", "DecodePostIdxReg", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69721, "Length": 39, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "add", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69722, "Length": 36, "Cover_Rate": 0.3956043956043956} {"Template_token": ["", "static", "DecodeStatus", "DecodeQPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "RegNo", ">>=", "", ";"], "ground_truth": ["unsigned", "Register", "=", "QPRDecoderTable", "[", "RegNo", "]", ";"], "File": "ARMDisassembler10", "Func": "DecodeQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69723, "Length": 43, "Cover_Rate": 0.7049180327868853} {"Template_token": ["", "switch", "(", "mode", ")", "{", "case", "", ":", "mode", "=", "", ";", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeRFEInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69724, "Length": 78, "Cover_Rate": 0.5531914893617021} {"Template_token": ["", "case", "", ":", "mode", "=", "", ";", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeRFEInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69725, "Length": 64, "Cover_Rate": 0.45390070921985815} {"Template_token": ["", "static", "DecodeStatus", "DecoderGPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", "==", "", "||", "RegNo", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler10", "Func": "DecoderGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69727, "Length": 47, "Cover_Rate": 0.9791666666666666} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Ra", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Ra", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler10", "Func": "DecodeSMLAInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69728, "Length": 201, "Cover_Rate": 0.8777292576419214} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Shift", "=", "", ";", "switch", "(", "type", ")", "{", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":"], "ground_truth": ["Shift", "=", "", ";"], "File": "ARMDisassembler10", "Func": "DecodeSORegImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69729, "Length": 71, "Cover_Rate": 0.3717277486910995} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "type", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "U", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "", "ShOp", "=", "", ";", "switch", "(", "type", ")", "{", "case", "", ":", "ShOp", "=", "", ";", "break", ";", "case", "", ":", "ShOp", "=", "", ";", "break", ";", "case", "", ":", "ShOp", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler10", "Func": "DecodeSORegMemOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69730, "Length": 100, "Cover_Rate": 0.4032258064516129} {"Template_token": ["", "break", ";", "case", "", ":", "ShOp", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "shift", ";", "if", "(", "U", ")", "shift", "=", "", "(", "", ",", "imm", ",", "ShOp", ")", ";", "else", "shift", "=", "", "(", "", ",", "imm", ",", "ShOp", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "shift", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeSORegMemOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69731, "Length": 106, "Cover_Rate": 0.4274193548387097} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rs", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Shift", "=", "", ";", "switch", "(", "type", ")", "{", "case", "", ":"], "ground_truth": ["Shift", "=", "", ";"], "File": "ARMDisassembler10", "Func": "DecodeSORegRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69732, "Length": 65, "Cover_Rate": 0.34946236559139787} {"Template_token": ["", "unsigned", "Vd", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "regs", "=", "Val", "&", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{"], "File": "ARMDisassembler10", "Func": "DecodeSPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69733, "Length": 62, "Cover_Rate": 0.5210084033613446} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Vd", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "regs", "=", "Val", "&", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{"], "File": "ARMDisassembler10", "Func": "DecodeSPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69734, "Length": 69, "Cover_Rate": 0.5798319327731093} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSORegMemOperand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler10", "Func": "DecodeSTRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69735, "Length": 99, "Cover_Rate": 0.45622119815668205} {"Template_token": ["", "if", "(", "pred", "==", "", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69736, "Length": 97, "Cover_Rate": 0.5025906735751295} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeT2AddrModeImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69737, "Length": 52, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeT2AddrModeImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69738, "Length": 52, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69739, "Length": 51, "Cover_Rate": 0.5604395604395604} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69740, "Length": 60, "Cover_Rate": 0.6593406593406593} {"Template_token": ["", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "imm", "|=", "", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm8", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69741, "Length": 92, "Cover_Rate": 0.5644171779141104} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2AddrModeImm8s4", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";"], "ground_truth": ["unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2AddrModeImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69742, "Length": 51, "Cover_Rate": 0.49514563106796117} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2AddrModeSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69743, "Length": 84, "Cover_Rate": 0.6614173228346457} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeT2AddrModeSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69744, "Length": 88, "Cover_Rate": 0.6929133858267716} {"Template_token": ["", "unsigned", "sign2", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "sign1", "!=", "sign2", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Val", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Val", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "Val", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "Val", "|=", "sign1", "<<", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeT2Adr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69745, "Length": 91, "Cover_Rate": 0.7398373983739838} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2BROperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeT2BROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69746, "Length": 44, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", "<<", "", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2Imm8S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69747, "Length": 28, "Cover_Rate": 0.45901639344262296} {"Template_token": ["", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", "<<", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeT2Imm8S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69748, "Length": 34, "Cover_Rate": 0.5573770491803278} {"Template_token": ["", "bool", "writeback", "=", "(", "W", "==", "", ")", "|", "(", "P", "==", "", ")", ";", "addr", "|=", "(", "U", "<<", "", ")", "|", "(", "Rn", "<<", "", ")", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "Rt", "==", "Rt2", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeImm8s4", "(", "Inst", ",", "addr", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2LDRDPreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69749, "Length": 163, "Cover_Rate": 0.5863309352517986} {"Template_token": ["", "unsigned", "load", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "load", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2LdStPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69750, "Length": 67, "Cover_Rate": 0.32367149758454106} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "addr", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "addr", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "addr", "|=", "Rn", "<<", "", ";", "unsigned", "load", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "load", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2LdStPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69751, "Length": 122, "Cover_Rate": 0.5893719806763285} {"Template_token": ["", "}", "}", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "ARMDisassembler10", "Func": "DecodeT2LoadShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69752, "Length": 104, "Cover_Rate": 0.31044776119402984} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "", ";", "imm", "|=", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";"], "ground_truth": ["imm", "|=", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2MOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69753, "Length": 77, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeT2MOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69754, "Length": 92, "Cover_Rate": 0.46464646464646464} {"Template_token": ["", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", "|", "imm", ")", ")", ";", "break", ";", "}", "}", "else", "{", "unsigned", "unrot", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", "|", "", ";", "unsigned", "rot", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "(", "unrot", ">>", "rot", ")", "|", "(", "unrot", "<<", "(", "(", "", "-", "rot", ")", "&", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "}", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69755, "Length": 107, "Cover_Rate": 0.44214876033057854} {"Template_token": ["", "unsigned", "ctrl", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "ctrl", "==", "", ")", "{", "unsigned", "byte", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "switch", "(", "byte", ")", "{", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "imm", "<<", "", ")", "|", "imm", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", "|", "imm", ")", ")", ";", "break", ";", "}", "}", "else", "{", "unsigned", "unrot", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", "|", "", ";", "unsigned", "rot", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";"], "ground_truth": ["unsigned", "imm", "=", "(", "unrot", ">>", "rot", ")", "|", "(", "unrot", "<<", "(", "(", "", "-", "rot", ")", "&", "", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69756, "Length": 203, "Cover_Rate": 0.8388429752066116} {"Template_token": ["", "bool", "writeback", "=", "(", "W", "==", "", ")", "|", "(", "P", "==", "", ")", ";", "addr", "|=", "(", "U", "<<", "", ")", "|", "(", "Rn", "<<", "", ")", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2STRDPreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69757, "Length": 124, "Cover_Rate": 0.4714828897338403} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "addr", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "W", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "U", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "P", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "bool", "writeback", "=", "(", "W", "==", "", ")", "|", "(", "P", "==", "", ")", ";"], "ground_truth": ["addr", "|=", "(", "U", "<<", "", ")", "|", "(", "Rn", "<<", "", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2STRDPreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69758, "Length": 113, "Cover_Rate": 0.4296577946768061} {"Template_token": ["", "if", "(", "op", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler10", "Func": "DecodeTBLInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69759, "Length": 125, "Cover_Rate": 0.4664179104477612} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbAddrModeIS", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbAddrModeIS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69760, "Length": 90, "Cover_Rate": 0.989010989010989} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69761, "Length": 72, "Cover_Rate": 0.6990291262135923} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";"], "ground_truth": ["unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69762, "Length": 31, "Cover_Rate": 0.30097087378640774} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction16", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "dst", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeThumbAddSpecialReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69763, "Length": 75, "Cover_Rate": 0.5514705882352942} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction16", "(", "Insn", ",", "", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbAddSPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69764, "Length": 53, "Cover_Rate": 0.6794871794871795} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Rm", "=", "fieldFromInstruction16", "(", "Insn", ",", "", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbAddSPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69765, "Length": 109, "Cover_Rate": 0.5165876777251185} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbBCCTargetOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", "<<", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeThumbBCCTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69766, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", "<<", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeThumbBCCTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69767, "Length": 20, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbBLTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69769, "Length": 55, "Cover_Rate": 0.7236842105263158} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbBLXOffset", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbBLXOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69770, "Length": 75, "Cover_Rate": 0.9259259259259259} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbCmpBROperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeThumbCmpBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69773, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "flags", "=", "fieldFromInstruction16", "(", "Insn", ",", "", ",", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbCPS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69774, "Length": 24, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "flags", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbCPS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69775, "Length": 24, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbTableBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69776, "Length": 48, "Cover_Rate": 0.41025641025641024} {"Template_token": ["", "unsigned", "Vm", "=", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", "&&", "cmode", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";"], "ground_truth": ["return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69777, "Length": 95, "Cover_Rate": 0.40772532188841204} {"Template_token": ["", "Vm", "|=", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", "&&", "cmode", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "imm", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69778, "Length": 160, "Cover_Rate": 0.6866952789699571} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", "&&", "cmode", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69779, "Length": 131, "Cover_Rate": 0.5622317596566524} {"Template_token": ["", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "imm", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69780, "Length": 85, "Cover_Rate": 0.3648068669527897} {"Template_token": ["", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "align", "*=", "(", "", "<<", "size", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}"], "ground_truth": ["if", "(", "Rm", "!=", "", ")", "{"], "File": "ARMDisassembler10", "Func": "DecodeVLD1DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69781, "Length": 167, "Cover_Rate": 0.5202492211838006} {"Template_token": ["", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "align", "=", "", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{"], "ground_truth": ["if", "(", "Rm", "!=", "", ")", "{"], "File": "ARMDisassembler10", "Func": "DecodeVLD1LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69782, "Length": 154, "Cover_Rate": 0.36492890995260663} {"Template_token": ["", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "align", "*=", "", "*", "size", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairSpacedRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassembler10", "Func": "DecodeVLD2DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69783, "Length": 133, "Cover_Rate": 0.3071593533487298} {"Template_token": ["", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{"], "ground_truth": ["if", "(", "Rm", "!=", "", ")", "{"], "File": "ARMDisassembler10", "Func": "DecodeVLD2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69784, "Length": 301, "Cover_Rate": 0.6093117408906883} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeVLD2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69785, "Length": 195, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "Rm", "!=", "", ")", "{"], "File": "ARMDisassembler10", "Func": "DecodeVLD3DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69786, "Length": 93, "Cover_Rate": 0.3110367892976589} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "inc", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeVLD3DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69787, "Length": 144, "Cover_Rate": 0.4816053511705686} {"Template_token": ["", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeVLD3LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69788, "Length": 295, "Cover_Rate": 0.5514018691588785} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "inc", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "size", "==", "", ")", "{", "size", "=", "", ";", "align", "=", "", ";", "}", "else", "{", "if", "(", "size", "==", "", ")", "{", "size", "=", "", "<<", "size", ";", "align", "*=", "", ";", "}", "else", "{", "size", "=", "", "<<", "size", ";", "align", "*=", "", "*", "size", ";", "}", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "ground_truth": ["else", "if", "(", "Rm", "!=", "", ")", "{"], "File": "ARMDisassembler10", "Func": "DecodeVLD4DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69789, "Length": 326, "Cover_Rate": 0.800982800982801} {"Template_token": ["", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", "<<", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "index", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeVLD4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69790, "Length": 422, "Cover_Rate": 0.7068676716917923} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69791, "Length": 136, "Cover_Rate": 0.5811965811965812} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";"], "ground_truth": ["if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler10", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69792, "Length": 81, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "static", "DecodeStatus", "DecodeVMOVSRR", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeVMOVSRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69793, "Length": 158, "Cover_Rate": 0.6752136752136753} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler10", "Func": "DecodeVMOVSRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69794, "Length": 206, "Cover_Rate": 0.8803418803418803} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "<<", "size", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler10", "Func": "DecodeVSHLMaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69795, "Length": 134, "Cover_Rate": 0.864516129032258} {"Template_token": ["", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeVSHLMaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69796, "Length": 73, "Cover_Rate": 0.47096774193548385} {"Template_token": ["", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "align", "=", "", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{"], "ground_truth": ["if", "(", "Rm", "!=", "", ")", "{"], "File": "ARMDisassembler10", "Func": "DecodeVST1LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69797, "Length": 177, "Cover_Rate": 0.44472361809045224} {"Template_token": ["", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeVST2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69798, "Length": 203, "Cover_Rate": 0.4572072072072072} {"Template_token": ["", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeVST3LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69799, "Length": 264, "Cover_Rate": 0.5776805251641138} {"Template_token": ["", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", "<<", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "DecodeVST4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69800, "Length": 172, "Cover_Rate": 0.35030549898167007} {"Template_token": ["", "const", "EDInstInfo", "*", "ThumbDisassembler", "::", "getEDInfo", "(", ")", "const", "{", "return", "instInfo", ";"], "ground_truth": ["}"], "File": "ARMDisassembler10", "Func": "getEDInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69801, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeThumb2Instruction16", "(", "MI", ",", "insn16", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "ITBlock", ".", "empty", "(", ")", ")", "result", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "firstcond", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Mask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "CondBit0", "=", "Mask", ">>", "", "&", "", ";", "unsigned", "NumTZ", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Pos", "=", "", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "CondBit0", ";", "if", "(", "T", ")", "ITBlock", ".", "insert", "(", "ITBlock", ".", "begin", "(", ")", ",", "firstcond", ")", ";", "else", "ITBlock", ".", "insert", "(", "ITBlock", ".", "begin", "(", ")", ",", "firstcond", "^", "", ")", ";", "}", "ITBlock", ".", "push_back", "(", "firstcond", ")", ";", "}", "return", "result", ";", "}", "if", "(", "Region", ".", "readBytes", "(", "Address", ",", "", ",", "(", "uint8_t", "*", ")", "bytes", ",", "NULL", ")", "==", "-", "", ")", "{", "Size", "=", "", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "insn32", "=", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", ";", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeThumbInstruction32", "(", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "size", "(", ")", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "ARMDisassembler10", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69802, "Length": 347, "Cover_Rate": 0.3961187214611872} {"Template_token": ["", "void", "*", "DisInfo", "=", "Dis", "->", "getDisInfoBlock", "(", ")", ";", "uint64_t", "ReferenceType", ";", "ReferenceType", "=", "LLVMDisassembler_ReferenceType_In_PCrel_Load", ";", "const", "char", "*", "ReferenceName", ";", "(", "void", ")", "SymbolLookUp", "(", "DisInfo", ",", "Value", ",", "&", "ReferenceType", ",", "Address", ",", "&", "ReferenceName", ")", ";"], "ground_truth": ["if", "(", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_LitPool_SymAddr", "||", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_LitPool_CstrAddr", ")", "(", "*", "Dis", "->", "CommentStream", ")", "<<", "", "<<", "ReferenceName", ";"], "File": "ARMDisassembler10", "Func": "tryAddingPcLoadReferenceComment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69803, "Length": 61, "Cover_Rate": 0.5648148148148148} {"Template_token": ["", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";", "LLVMSymbolLookupCallback", "SymbolLookUp", "=", "Dis", "->", "getLLVMSymbolLookupCallback", "(", ")", ";", "if", "(", "SymbolLookUp", ")", "{", "void", "*", "DisInfo", "=", "Dis", "->", "getDisInfoBlock", "(", ")", ";", "uint64_t", "ReferenceType", ";", "ReferenceType", "=", "LLVMDisassembler_ReferenceType_In_PCrel_Load", ";"], "ground_truth": ["const", "char", "*", "ReferenceName", ";"], "File": "ARMDisassembler10", "Func": "tryAddingPcLoadReferenceComment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69804, "Length": 51, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "}", "else", "if", "(", "isBranch", ")", "{", "SymbolicOp", ".", "Value", "=", "Value", ";", "}", "if", "(", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_SymbolStub", ")", "(", "*", "Dis", "->", "CommentStream", ")", "<<", "", "<<", "ReferenceName", ";", "if", "(", "!", "Name", "&&", "!", "isBranch", ")", "return", "false", ";", "}", "MCContext", "*", "Ctx", "=", "Dis", "->", "getMCContext", "(", ")", ";", "const", "MCExpr", "*", "Add", "=", "NULL", ";", "if", "(", "SymbolicOp", ".", "AddSymbol", ".", "Present", ")", "{", "if", "(", "SymbolicOp", ".", "AddSymbol", ".", "Name", ")", "{", "StringRef", "Name", "(", "SymbolicOp", ".", "AddSymbol", ".", "Name", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", "->", "GetOrCreateSymbol", "(", "Name", ")", ";", "Add", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "*", "Ctx", ")", ";", "}", "else", "{", "Add", "=", "MCConstantExpr", "::", "Create", "(", "SymbolicOp", ".", "AddSymbol", ".", "Value", ",", "*", "Ctx", ")", ";", "}", "}", "const", "MCExpr", "*", "Sub", "=", "NULL", ";", "if", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Present", ")", "{", "if", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Name", ")", "{", "StringRef", "Name", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Name", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", "->", "GetOrCreateSymbol", "(", "Name", ")", ";", "Sub", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "*", "Ctx", ")", ";", "}", "else", "{", "Sub", "=", "MCConstantExpr", "::", "Create", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Value", ",", "*", "Ctx", ")", ";", "}", "}", "const", "MCExpr", "*", "Off", "=", "NULL", ";", "if", "(", "SymbolicOp", ".", "Value", "!=", "", ")", "Off", "=", "MCConstantExpr", "::", "Create", "(", "SymbolicOp", ".", "Value", ",", "*", "Ctx", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "Sub", ")", "{", "const", "MCExpr", "*", "LHS", ";", "if", "(", "Add", ")", "LHS", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Add", ",", "Sub", ",", "*", "Ctx", ")", ";", "else", "LHS", "=", "MCUnaryExpr", "::", "CreateMinus", "(", "Sub", ",", "*", "Ctx", ")", ";", "if", "(", "Off", "!=", "", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "LHS", ",", "Off", ",", "*", "Ctx", ")", ";", "else", "Expr", "=", "LHS", ";", "}", "else", "if", "(", "Add", ")", "{", "if", "(", "Off", "!=", "", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Add", ",", "Off", ",", "*", "Ctx", ")", ";"], "ground_truth": ["else", "Expr", "=", "Add", ";"], "File": "ARMDisassembler10", "Func": "tryAddingSymbolicOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69805, "Length": 343, "Cover_Rate": 0.5212765957446809} {"Template_token": ["", "unsigned", "CC", ";", "if", "(", "!", "ITBlock", ".", "empty", "(", ")", ")", "{", "CC", "=", "ITBlock", ".", "back", "(", ")", ";", "ITBlock", ".", "pop_back", "(", ")", ";", "}", "else", "CC", "=", "", ";", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "I", "->", "setImm", "(", "CC", ")", ";"], "ground_truth": ["++", "I", ";"], "File": "ARMDisassembler10", "Func": "UpdateThumbVFPPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69806, "Length": 115, "Cover_Rate": 0.7278481012658228} {"Template_token": ["", "assert", "(", "TZ", "<=", "", "&&", "", ")", ";", "return", "(", "", "-", "TZ", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler11", "Func": "CountITSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69807, "Length": 17, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "TZ", "=", "CountTrailingZeros_32", "(", "ITMask", ")", ";", "assert", "(", "TZ", "<=", "", "&&", "", ")", ";", "return", "(", "", "-", "TZ", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler11", "Func": "CountITSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69808, "Length": 25, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "return", "new", "Disassembler", ";"], "ground_truth": ["}"], "File": "ARMDisassembler11", "Func": "createARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69809, "Length": 5, "Cover_Rate": 0.3125} {"Template_token": ["", "return", "new", "Disassembler", ";"], "ground_truth": ["}"], "File": "ARMDisassembler11", "Func": "createARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69810, "Length": 5, "Cover_Rate": 0.3125} {"Template_token": ["", "static", "MCDisassembler", "*", "createThumbDisassembler", "(", "const", "Target", "&", "T", ")", "{"], "ground_truth": ["return", "new", "ThumbDisassembler", ";"], "File": "ARMDisassembler11", "Func": "createThumbDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69811, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "switch", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "break", ";", "}", "break", ";", "default", ":", "break", ";", "}", "}", "if", "(", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ")", "{", "unsigned", "PW", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ";", "switch", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "switch", "(", "PW", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "break", ";", "}", "break", ";", "case", "", ":", "switch", "(", "PW", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "break", ";", "}", "break", ";", "case", "", ":", "switch", "(", "PW", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "break", ";", "}", "break", ";", "default", ":", "break", ";", "}", "}", "if", "(", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ")", "{", "unsigned", "PW", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ";", "switch", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "switch", "(", "PW", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "break", ";", "}", "break", ";", "case", "", ":", "switch", "(", "PW", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "break", ";", "}", "break", ";", "case", "", ":", "switch", "(", "PW", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["default", ":"], "File": "ARMDisassembler11", "Func": "decodeARMInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69813, "Length": 362, "Cover_Rate": 0.5238784370477568} {"Template_token": ["", "}", "if", "(", "op1", "==", "", "&&", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", "&&", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", ")", "{", "DEBUG", "(", "showBitVector", "(", "errs", "(", ")", ",", "insn", ")", ")", ";", "setSlice", "(", "insn", ",", "", ",", "", ",", "", ")", ";", "return", "decodeInstruction", "(", "insn", ")", ";", "}"], "ground_truth": ["if", "(", "op1", "==", "", "&&", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", "&&", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ")", "return", "T2Morph2LoadLiteral", "(", "decodeThumbInstruction", "(", "insn", ")", ")", ";"], "File": "ARMDisassembler11", "Func": "decodeThumbSideEffect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69814, "Length": 108, "Cover_Rate": 0.4153846153846154} {"Template_token": ["", "EDInstInfo", "*", "ThumbDisassembler", "::", "getEDInfo", "(", ")", "const", "{", "return", "instInfo", ";"], "ground_truth": ["}"], "File": "ARMDisassembler11", "Func": "getEDInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69815, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "EDInstInfo", "*", "ThumbDisassembler", "::", "getEDInfo", "(", ")", "const", "{"], "ground_truth": ["return", "instInfo", ";"], "File": "ARMDisassembler11", "Func": "getEDInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69816, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "if", "(", "Thumb2PreloadOpcodeNoPCI", "(", "Opcode", ")", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ")", "Opcode", "=", "T2Morph2Preload2PCI", "(", "Opcode", ")", ";", "Format", "Format", "=", "Formats", "[", "Opcode", "]", ";", "Size", "=", "IsThumb2", "?", "", ":", "", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "", "<<", "Opcode", "<<", "", "<<", "", "(", "Opcode", ")", "<<", "", "<<", "stringForFormat", "(", "Format", ")", "<<", "'('", "<<", "(", "int", ")", "Format", "<<", "", ";", "showBitVector", "(", "errs", "(", ")", ",", "insn", ")", ";", "}", ")", ";", "BasicMCBuilder", "*", "Builder", "=", "CreateMCBuilder", "(", "Opcode", ",", "Format", ")", ";", "Builder", "->", "SetSession", "(", "const_cast", "<", "Session", "*", ">", "(", "&", "SO", ")", ")", ";", "if", "(", "!", "Builder", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "Builder", "->", "Build", "(", "MI", ",", "insn", ")", ")", "return", "false", ";"], "File": "ARMDisassembler11", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69817, "Length": 136, "Cover_Rate": 0.4133738601823708} {"Template_token": ["", "ITCounter", "=", "CountITSize", "(", "slice", "(", "bits7_0", ",", "", ",", "", ")", ")", ";"], "ground_truth": ["ITState", "=", "bits7_0", ";"], "File": "ARMDisassembler11", "Func": "InitIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69818, "Length": 18, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "void", "Session", "::", "InitIT", "(", "unsigned", "short", "bits7_0", ")", "{", "ITCounter", "=", "CountITSize", "(", "slice", "(", "bits7_0", ",", "", ",", "", ")", ")", ";", "ITState", "=", "bits7_0", ";"], "ground_truth": ["}"], "File": "ARMDisassembler11", "Func": "InitIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69819, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "os", "<<", "", "<<", "", ";", "os", "<<", "'|'", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "--", "i", ")", "{", "if", "(", "insn", ">>", "(", "i", "-", "", ")", "&", "", ")", "os", "<<", "", ";", "else", "os", "<<", "", ";"], "ground_truth": ["os", "<<", "(", "i", "%", "", "==", "", "?", "'|'", ":", "':'", ")", ";"], "File": "ARMDisassembler11", "Func": "showBitVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69820, "Length": 60, "Cover_Rate": 0.6185567010309279} {"Template_token": ["", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMDisassembler11", "Func": "T2Morph2LoadLiteral", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69821, "Length": 57, "Cover_Rate": 0.31666666666666665} {"Template_token": ["", "static", "inline", "unsigned", "T2Morph2Preload2PCI", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "case", "", ":"], "File": "ARMDisassembler11", "Func": "T2Morph2Preload2PCI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69822, "Length": 55, "Cover_Rate": 0.5729166666666666} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMDisassembler11", "Func": "Thumb2PreloadOpcodeNoPCI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69823, "Length": 40, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "void", "Session", "::", "UpdateIT", "(", ")", "{", "assert", "(", "ITCounter", ")", ";", "--", "ITCounter", ";"], "ground_truth": ["if", "(", "ITCounter", "==", "", ")", "ITState", "=", "", ";"], "File": "ARMDisassembler11", "Func": "UpdateIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69824, "Length": 25, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "if", "(", "ITCounter", "==", "", ")", "ITState", "=", "", ";", "else", "{"], "ground_truth": ["unsigned", "short", "NewITState4_0", "=", "slice", "(", "ITState", ",", "", ",", "", ")", "<<", "", ";"], "File": "ARMDisassembler11", "Func": "UpdateIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69825, "Length": 27, "Cover_Rate": 0.4909090909090909} {"Template_token": ["", "switch", "(", "ValLow", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "{", "if", "(", "Mask", "!=", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "if", "(", "Mask", "==", "", "||", "(", "Mask", "!=", "", "&&", "ValLow", ">", "", ")", "||", "(", "!", "(", "FeatureBits", "[", "", "]", ")", "&&", "(", "Mask", "&", "", ")", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "}", "}", "else", "{", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler12", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69826, "Length": 262, "Cover_Rate": 0.7705882352941177} {"Template_token": ["", "switch", "(", "In", ")", "{", "case", "MCDisassembler", "::", "Success", ":", "return", "true", ";", "case", "MCDisassembler", "::", "SoftFail", ":", "Out", "=", "In", ";", "return", "true", ";", "case", "MCDisassembler", "::", "Fail", ":"], "ground_truth": ["Out", "=", "In", ";"], "File": "ARMDisassembler13", "Func": "Check", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69827, "Length": 34, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Op", "=", "", ";", "if", "(", "!", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "Op", "=", "", ";", "bool", "writeback", "=", "(", "P", "==", "", ")", "||", "(", "W", "==", "", ")", ";", "unsigned", "idx_mode", "=", "", ";", "if", "(", "P", "&&", "writeback", ")", "idx_mode", "=", "", ";", "else", "if", "(", "!", "P", "&&", "writeback", ")", "idx_mode", "=", "", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "reg", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Opc", "=", "", ";", "switch", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassembler13", "Func": "DecodeAddrMode2IdxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69828, "Length": 305, "Cover_Rate": 0.4750778816199377} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "U", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "", ",", "imm", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "", ",", "imm", ")", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69829, "Length": 79, "Cover_Rate": 0.5642857142857143} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "align", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "ground_truth": ["else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "<<", "align", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69830, "Length": 80, "Cover_Rate": 0.7079646017699115} {"Template_token": ["", "static", "DecodeStatus", "DecodeAddrMode7Operand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["return", "DecodeGPRRegisterClass", "(", "Inst", ",", "Val", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69831, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "static", "DecodeStatus", "DecodeAddrMode7Operand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["return", "DecodeGPRRegisterClass", "(", "Inst", ",", "Val", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69832, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "add", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "==", "", "&&", "!", "add", ")", "imm", "=", "INT32_MIN", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "if", "(", "Rn", "==", "", ")", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "Address", "+", "imm", "+", "", ",", "Decoder", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler13", "Func": "DecodeAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69833, "Length": 81, "Cover_Rate": 0.5510204081632653} {"Template_token": ["", "unsigned", "add", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "add", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "==", "", "&&", "!", "add", ")", "imm", "=", "INT32_MIN", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "if", "(", "Rn", "==", "", ")", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "Address", "+", "imm", "+", "", ",", "Decoder", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler13", "Func": "DecodeAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69834, "Length": 117, "Cover_Rate": 0.7959183673469388} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "", ";", "imm", "|=", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeArmMOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69835, "Length": 147, "Cover_Rate": 0.7135922330097088} {"Template_token": ["", "static", "DecodeStatus", "DecodeBitfieldMaskOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "msb", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "lsb", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "lsb", ">", "msb", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "uint32_t", "msb_mask", "=", "", ";", "if", "(", "msb", "!=", "", ")", "msb_mask", "=", "(", "", "<<", "(", "msb", "+", "", ")", ")", "-", "", ";", "uint32_t", "lsb_mask", "=", "(", "", "<<", "lsb", ")", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "~", "(", "msb_mask", "^", "lsb_mask", ")", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler13", "Func": "DecodeBitfieldMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69836, "Length": 124, "Cover_Rate": 0.992} {"Template_token": ["", "if", "(", "lsb", ">", "msb", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "uint32_t", "msb_mask", "=", "", ";", "if", "(", "msb", "!=", "", ")", "msb_mask", "=", "(", "", "<<", "(", "msb", "+", "", ")", ")", "-", "", ";", "uint32_t", "lsb_mask", "=", "(", "", "<<", "lsb", ")", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "~", "(", "msb_mask", "^", "lsb_mask", ")", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler13", "Func": "DecodeBitfieldMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69837, "Length": 71, "Cover_Rate": 0.568} {"Template_token": ["", "static", "DecodeStatus", "DecodeBranchImmInstruction", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "pred", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler13", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69838, "Length": 103, "Cover_Rate": 0.5722222222222222} {"Template_token": ["", "static", "DecodeStatus", "DecodeCCOutOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Val", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeCCOutOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69839, "Length": 57, "Cover_Rate": 0.9661016949152542} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "coproc", "==", "", "||", "coproc", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "coproc", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CRd", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "imm", "=", "", "(", "U", "?", "", ":", "", ",", "imm", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "imm", "|=", "U", "<<", "", ";", "default", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeCopMemInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69840, "Length": 418, "Cover_Rate": 0.5435630689206762} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeCoprocessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69841, "Length": 18, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeCPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69842, "Length": 84, "Cover_Rate": 0.31226765799256506} {"Template_token": ["", "unsigned", "imod", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "M", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "iflags", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mode", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "imod", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "if", "(", "iflags", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";"], "ground_truth": ["S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler13", "Func": "DecodeCPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69843, "Length": 234, "Cover_Rate": 0.8698884758364313} {"Template_token": ["", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "(", "Rt", "&", "", ")", "||", "Rt", "==", "", "||", "Rn", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rd", "==", "Rn", "||", "Rd", "==", "Rt", "||", "Rd", "==", "Rt", "+", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeDoubleRegStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69844, "Length": 152, "Cover_Rate": 0.6204081632653061} {"Template_token": ["", "static", "DecodeStatus", "DecodeDPRRegisterClass", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "DPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeDPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69845, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "static", "DecodeStatus", "DecodeDPRRegListOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Vd", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "regs", "=", "(", "Val", "&", "", ")", "/", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeDPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69846, "Length": 120, "Cover_Rate": 0.96} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "DecodeDPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeDPR_8RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69847, "Length": 23, "Cover_Rate": 0.5} {"Template_token": ["", "static", "DecodeStatus", "DecodeDPR_VFP2RegisterClass", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "DecodeDPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeDPR_VFP2RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69849, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "DecodeDPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeDPR_VFP2RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69850, "Length": 23, "Cover_Rate": 0.5} {"Template_token": ["", "static", "DecodeStatus", "DecodeGPRnopcRegisterClass", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "RegNo", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeGPRnopcRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69851, "Length": 33, "Cover_Rate": 0.717391304347826} {"Template_token": ["", "static", "DecodeStatus", "DecodeGPRRegisterClass", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["unsigned", "Register", "=", "GPRDecoderTable", "[", "RegNo", "]", ";"], "File": "ARMDisassembler13", "Func": "DecodeGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69853, "Length": 41, "Cover_Rate": 0.6949152542372882} {"Template_token": ["", "static", "DecodeStatus", "DecodeGPRRegisterClass", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69854, "Length": 33, "Cover_Rate": 0.559322033898305} {"Template_token": ["", "static", "DecodeStatus", "DecodeIT", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "pred", "=", "fieldFromInstruction16", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mask", "=", "fieldFromInstruction16", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "{", "pred", "=", "", ";", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "if", "(", "(", "mask", "&", "", ")", "==", "", ")", "{", "mask", "&=", "", ";", "mask", "|=", "", ";", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "pred", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mask", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler13", "Func": "DecodeIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69855, "Length": 124, "Cover_Rate": 0.992} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler13", "Func": "DecodeLDRPreImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69856, "Length": 66, "Cover_Rate": 0.3013698630136986} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeLDRPreImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69857, "Length": 102, "Cover_Rate": 0.4657534246575342} {"Template_token": ["", "static", "DecodeStatus", "DecodeLDRPreReg", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeLDRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69858, "Length": 191, "Cover_Rate": 0.7860082304526749} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "}"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeMemBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69859, "Length": 30, "Cover_Rate": 0.379746835443038} {"Template_token": ["", "if", "(", "pred", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["Inst", ".", "setOpcode", "(", "", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeMemMultipleWritebackInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69860, "Length": 194, "Cover_Rate": 0.3826429980276134} {"Template_token": ["", "if", "(", "!", "Val", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69861, "Length": 22, "Cover_Rate": 0.44} {"Template_token": ["", "unsigned", "Q", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Q", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeNEONModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69862, "Length": 171, "Cover_Rate": 0.5533980582524272} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "add", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "add", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler13", "Func": "DecodePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69863, "Length": 63, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "unsigned", "add", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "add", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69864, "Length": 52, "Cover_Rate": 0.5591397849462365} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";", "if", "(", "Val", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodePredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69865, "Length": 81, "Cover_Rate": 0.7431192660550459} {"Template_token": ["", "RegNo", ">>=", "", ";", "unsigned", "Register", "=", "QPRDecoderTable", "[", "RegNo", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69866, "Length": 24, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "writebackLoad", "=", "true", ";", "writebackReg", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "if", "(", "CountPopulation_32", "(", "Val", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "Val", "&", "(", "", "<<", "i", ")", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "i", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "writebackLoad", "&&", "writebackReg", "==", "Inst", ".", "end", "(", ")", "[", "-", "", "]", ".", "getReg", "(", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69867, "Length": 125, "Cover_Rate": 0.6218905472636815} {"Template_token": ["", "mode", "=", "", ";", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler13", "Func": "DecodeRFEInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69868, "Length": 55, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "static", "DecodeStatus", "DecoderGPRRegisterClass", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", "==", "", "||", "RegNo", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecoderGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69869, "Length": 50, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "RegNo", "==", "", "||", "RegNo", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecoderGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69870, "Length": 28, "Cover_Rate": 0.56} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "Val", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeShiftRight16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69871, "Length": 19, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "static", "DecodeStatus", "DecodeShiftRight16Imm", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "Val", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeShiftRight16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69872, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "static", "DecodeStatus", "DecodeShiftRight64Imm", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "Val", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeShiftRight64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69874, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Ra", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeSMLAInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69877, "Length": 96, "Cover_Rate": 0.4155844155844156} {"Template_token": ["", "uint32_t", "rot", "=", "(", "Val", "&", "", ")", ">>", "", ";", "uint32_t", "rot_imm", "=", "(", "imm", ">>", "rot", ")", "|", "(", "imm", "<<", "(", "(", "", "-", "rot", ")", "&", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "rot_imm", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69878, "Length": 52, "Cover_Rate": 0.6419753086419753} {"Template_token": ["", "uint32_t", "rot_imm", "=", "(", "imm", ">>", "rot", ")", "|", "(", "imm", "<<", "(", "(", "", "-", "rot", ")", "&", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "rot_imm", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69879, "Length": 40, "Cover_Rate": 0.49382716049382713} {"Template_token": ["", "static", "DecodeStatus", "DecodeSORegImmOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "type", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";"], "ground_truth": ["unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeSORegImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69880, "Length": 65, "Cover_Rate": 0.33678756476683935} {"Template_token": ["", "static", "DecodeStatus", "DecodeSORegImmOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "type", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Shift", "=", "", ";", "switch", "(", "type", ")", "{", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":"], "ground_truth": ["Shift", "=", "", ";"], "File": "ARMDisassembler13", "Func": "DecodeSORegImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69881, "Length": 115, "Cover_Rate": 0.5958549222797928} {"Template_token": ["", "static", "DecodeStatus", "DecodeSORegMemOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "type", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "U", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "", "ShOp", "=", "", ";", "switch", "(", "type", ")", "{", "case", "", ":", "ShOp", "=", "", ";", "break", ";", "case", "", ":", "ShOp", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler13", "Func": "DecodeSORegMemOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69882, "Length": 120, "Cover_Rate": 0.48} {"Template_token": ["", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "shift", ";", "if", "(", "U", ")", "shift", "=", "", "(", "", ",", "imm", ",", "ShOp", ")", ";"], "ground_truth": ["else", "shift", "=", "", "(", "", ",", "imm", ",", "ShOp", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeSORegMemOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69883, "Length": 79, "Cover_Rate": 0.316} {"Template_token": ["", "static", "DecodeStatus", "DecodeSPRRegisterClass", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "SPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeSPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69884, "Length": 58, "Cover_Rate": 0.9830508474576272} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeSPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69885, "Length": 49, "Cover_Rate": 0.4049586776859504} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Vd", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "regs", "=", "Val", "&", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeSPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69886, "Length": 99, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeSTRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69887, "Length": 89, "Cover_Rate": 0.4063926940639269} {"Template_token": ["", "static", "DecodeStatus", "DecodeSTRPreReg", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSORegMemOperand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeSTRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69888, "Length": 215, "Cover_Rate": 0.9817351598173516} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69889, "Length": 97, "Cover_Rate": 0.49743589743589745} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2AddrModeImm0_1020s4", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2AddrModeImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69890, "Length": 29, "Cover_Rate": 0.3118279569892473} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69891, "Length": 51, "Cover_Rate": 0.5483870967741935} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "imm", "|=", "", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "ARMDisassembler13", "Func": "DecodeT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69892, "Length": 72, "Cover_Rate": 0.43636363636363634} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2AddrModeImm8s4", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";"], "ground_truth": ["unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2AddrModeImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69893, "Length": 53, "Cover_Rate": 0.5047619047619047} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2AddrModeSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69894, "Length": 87, "Cover_Rate": 0.6744186046511628} {"Template_token": ["", "if", "(", "sign1", "!=", "sign2", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Val", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Val", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "Val", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "Val", "|=", "sign1", "<<", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", ")", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2Adr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69895, "Length": 78, "Cover_Rate": 0.624} {"Template_token": ["", "if", "(", "sign1", "!=", "sign2", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Val", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Val", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "Val", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "Val", "|=", "sign1", "<<", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", ")", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2Adr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69896, "Length": 78, "Cover_Rate": 0.624} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2BROperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeT2BROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69898, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2CPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69899, "Length": 116, "Cover_Rate": 0.4312267657992565} {"Template_token": ["", "int", "imm", "=", "Val", "&", "", ";", "if", "(", "Val", "==", "", ")", "imm", "=", "INT32_MIN", ";"], "ground_truth": ["else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2Imm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69900, "Length": 32, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", "<<", "", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2Imm8S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69901, "Length": 19, "Cover_Rate": 0.30158730158730157} {"Template_token": ["", "int", "imm", "=", "Val", "&", "", ";", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", "<<", "", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2Imm8S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69902, "Length": 40, "Cover_Rate": 0.6349206349206349} {"Template_token": ["", "}", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "load", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeImm8", "(", "Inst", ",", "addr", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2LdStPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69903, "Length": 82, "Cover_Rate": 0.3923444976076555} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "break", ";", "default", ":"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2LoadShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69904, "Length": 107, "Cover_Rate": 0.31750741839762614} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "}", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["int", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2LoadShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69905, "Length": 158, "Cover_Rate": 0.4688427299703264} {"Template_token": ["", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeT2MOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69906, "Length": 92, "Cover_Rate": 0.46} {"Template_token": ["", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2MOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69907, "Length": 91, "Cover_Rate": 0.455} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2ShifterImmOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "uint32_t", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Val", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2ShifterImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69908, "Length": 53, "Cover_Rate": 0.9298245614035088} {"Template_token": ["", "switch", "(", "byte", ")", "{", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "imm", "<<", "", ")", "|", "imm", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", "|", "imm", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69909, "Length": 107, "Cover_Rate": 0.4385245901639344} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2SOImm", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "ctrl", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "ctrl", "==", "", ")", "{", "unsigned", "byte", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "switch", "(", "byte", ")", "{", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "imm", "<<", "", ")", "|", "imm", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69910, "Length": 137, "Cover_Rate": 0.5614754098360656} {"Template_token": ["", "if", "(", "writeback", "&&", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeImm8s4", "(", "Inst", ",", "addr", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2STRDPreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69911, "Length": 122, "Cover_Rate": 0.46037735849056605} {"Template_token": ["", "unsigned", "op", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "length", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "op", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "length", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rn", "+", "i", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler13", "Func": "DecodeTBLInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69912, "Length": 153, "Cover_Rate": 0.5930232558139535} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rn", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "op", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "length", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "op", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "length", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rn", "+", "i", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler13", "Func": "DecodeTBLInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69913, "Length": 235, "Cover_Rate": 0.9108527131782945} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodetGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69914, "Length": 24, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "brtarget", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "brtarget", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "brtarget", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2BROperand", "(", "Inst", ",", "brtarget", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumb2BCCInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69915, "Length": 87, "Cover_Rate": 0.3320610687022901} {"Template_token": ["", "if", "(", "pred", "==", "", "||", "pred", "==", "", ")", "{", "unsigned", "opc", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "switch", "(", "opc", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "}", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "return", "DecodeMemBarrierOption", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ";", "}", "unsigned", "brtarget", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "brtarget", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "brtarget", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "brtarget", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "brtarget", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2BROperand", "(", "Inst", ",", "brtarget", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumb2BCCInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69916, "Length": 214, "Cover_Rate": 0.816793893129771} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbAddrModeIS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69917, "Length": 48, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeThumbAddrModeIS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69918, "Length": 40, "Cover_Rate": 0.43010752688172044} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbAddrModePC", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "imm", "=", "Val", "<<", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "imm", "+", "", ",", "Decoder", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeThumbAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69919, "Length": 65, "Cover_Rate": 1.0} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbAddrModePC", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "imm", "=", "Val", "<<", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "imm", "+", "", ",", "Decoder", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69920, "Length": 64, "Cover_Rate": 0.9846153846153847} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69921, "Length": 48, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69922, "Length": 48, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69923, "Length": 17, "Cover_Rate": 0.3148148148148148} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction16", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "dst", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["default", ":"], "File": "ARMDisassembler13", "Func": "DecodeThumbAddSpecialReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69924, "Length": 47, "Cover_Rate": 0.34057971014492755} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeThumbAddSPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69925, "Length": 30, "Cover_Rate": 0.375} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbAddSPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69926, "Length": 41, "Cover_Rate": 0.5125} {"Template_token": ["", "Rdm", "|=", "fieldFromInstruction16", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Rm", "=", "fieldFromInstruction16", "(", "Insn", ",", "", ",", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbAddSPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69927, "Length": 110, "Cover_Rate": 0.5164319248826291} {"Template_token": ["", "}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Rm", "=", "fieldFromInstruction16", "(", "Insn", ",", "", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeThumbAddSPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69928, "Length": 78, "Cover_Rate": 0.36619718309859156} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbBCCTargetOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", "<<", "", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbBCCTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69929, "Length": 36, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbBCCTargetOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", "<<", "", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbBCCTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69930, "Length": 36, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbBLTargetOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbBLTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69931, "Length": 42, "Cover_Rate": 0.875} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbBLTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69932, "Length": 25, "Cover_Rate": 0.5208333333333334} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbBLXOffset", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbBLXOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69933, "Length": 77, "Cover_Rate": 0.927710843373494} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeThumbBLXOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69934, "Length": 61, "Cover_Rate": 0.7349397590361446} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeThumbCmpBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69937, "Length": 26, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "unsigned", "flags", "=", "fieldFromInstruction16", "(", "Insn", ",", "", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "flags", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbCPS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69938, "Length": 36, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbTableBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69939, "Length": 67, "Cover_Rate": 0.5630252100840336} {"Template_token": ["", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69940, "Length": 79, "Cover_Rate": 0.33617021276595743} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", "&&", "cmode", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69941, "Length": 107, "Cover_Rate": 0.4553191489361702} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "imm", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69942, "Length": 100, "Cover_Rate": 0.425531914893617} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "regs", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "align", "*=", "(", "", "<<", "size", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "regs", "==", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "else", "if", "(", "Rm", "!=", "", ")", "{"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVLD1DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69943, "Length": 275, "Cover_Rate": 0.889967637540453} {"Template_token": ["", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "regs", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "align", "*=", "(", "", "<<", "size", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVLD1DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69944, "Length": 107, "Cover_Rate": 0.34627831715210355} {"Template_token": ["", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "align", "=", "", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVLD1LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69945, "Length": 222, "Cover_Rate": 0.5235849056603774} {"Template_token": ["", "static", "DecodeStatus", "DecodeVLD2DupInstruction", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "size", "=", "", "<<", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "inc", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "align", "*=", "", "*", "size", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";"], "ground_truth": ["if", "(", "Rm", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeVLD2DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69946, "Length": 264, "Cover_Rate": 0.8770764119601329} {"Template_token": ["", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVLD2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69947, "Length": 230, "Cover_Rate": 0.4637096774193548} {"Template_token": ["", "static", "DecodeStatus", "DecodeVLD3DupInstruction", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "inc", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeVLD3DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69948, "Length": 246, "Cover_Rate": 0.8172757475083057} {"Template_token": ["", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeVLD3LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69949, "Length": 377, "Cover_Rate": 0.702048417132216} {"Template_token": ["", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", "<<", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVLD4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69950, "Length": 406, "Cover_Rate": 0.67779632721202} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler13", "Func": "DecodeVLDInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69951, "Length": 493, "Cover_Rate": 0.41779661016949154} {"Template_token": ["", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69952, "Length": 105, "Cover_Rate": 0.4449152542372881} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler13", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69953, "Length": 206, "Cover_Rate": 0.8728813559322034} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVMOVSRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69954, "Length": 74, "Cover_Rate": 0.3135593220338983} {"Template_token": ["", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVSHLMaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69955, "Length": 98, "Cover_Rate": 0.6242038216560509} {"Template_token": ["", "static", "DecodeStatus", "DecodeVST1LN", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "align", "=", "", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";"], "ground_truth": ["if", "(", "Rm", "!=", "", ")", "{"], "File": "ARMDisassembler13", "Func": "DecodeVST1LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69956, "Length": 314, "Cover_Rate": 0.785} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassembler13", "Func": "DecodeVST2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69957, "Length": 165, "Cover_Rate": 0.36995515695067266} {"Template_token": ["", "case", "", ":", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeVST2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69958, "Length": 142, "Cover_Rate": 0.3183856502242152} {"Template_token": ["", "static", "DecodeStatus", "DecodeVST3LN", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVST3LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69959, "Length": 300, "Cover_Rate": 0.6535947712418301} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "index", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeVST3LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69960, "Length": 155, "Cover_Rate": 0.33769063180827885} {"Template_token": ["", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", "<<", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVST4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69961, "Length": 329, "Cover_Rate": 0.6673427991886409} {"Template_token": ["", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", "<<", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVST4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69962, "Length": 164, "Cover_Rate": 0.332657200811359} {"Template_token": ["", "Add", "=", "MCConstantExpr", "::", "Create", "(", "SymbolicOp", ".", "AddSymbol", ".", "Value", ",", "*", "Ctx", ")", ";", "}", "}", "const", "MCExpr", "*", "Sub", "=", "NULL", ";", "if", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Present", ")", "{", "if", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Name", ")", "{", "StringRef", "Name", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Name", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", "->", "GetOrCreateSymbol", "(", "Name", ")", ";", "Sub", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "*", "Ctx", ")", ";", "}", "else", "{", "Sub", "=", "MCConstantExpr", "::", "Create", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Value", ",", "*", "Ctx", ")", ";", "}", "}", "const", "MCExpr", "*", "Off", "=", "NULL", ";", "if", "(", "SymbolicOp", ".", "Value", "!=", "", ")", "Off", "=", "MCConstantExpr", "::", "Create", "(", "SymbolicOp", ".", "Value", ",", "*", "Ctx", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "Sub", ")", "{", "const", "MCExpr", "*", "LHS", ";", "if", "(", "Add", ")", "LHS", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Add", ",", "Sub", ",", "*", "Ctx", ")", ";", "else", "LHS", "=", "MCUnaryExpr", "::", "CreateMinus", "(", "Sub", ",", "*", "Ctx", ")", ";", "if", "(", "Off", "!=", "", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "LHS", ",", "Off", ",", "*", "Ctx", ")", ";"], "ground_truth": ["else", "Expr", "=", "LHS", ";"], "File": "ARMDisassembler13", "Func": "tryAddingSymbolicOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69964, "Length": 197, "Cover_Rate": 0.3102362204724409} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ")", "return", "MCDisassembler", "::", "SoftFail", ";", "return", "Result", ";", "default", ":", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "checkDecodedInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69967, "Length": 57, "Cover_Rate": 0.34545454545454546} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "Val", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeBFAfterTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69968, "Length": 40, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "uint64_t", "LocImm", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Val", "=", "LocImm", "+", "(", "", "<<", "Val", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "Val", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeBFAfterTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69969, "Length": 64, "Cover_Rate": 0.7619047619047619} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Val", "==", "", "&&", "!", "zeroPermitted", ")", "S", "=", "MCDisassembler", "::", "Fail", ";", "uint64_t", "DecVal", ";", "if", "(", "isSigned", ")", "DecVal", "=", "SignExtend32", "<", "size", "+", "", ">", "(", "Val", "<<", "", ")", ";"], "ground_truth": ["else", "DecVal", "=", "(", "Val", "<<", "", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeBFLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69971, "Length": 52, "Cover_Rate": 0.45217391304347826} {"Template_token": ["", "if", "(", "Register", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeCLRMGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69972, "Length": 29, "Cover_Rate": 0.4264705882352941} {"Template_token": ["", "unsigned", "Register", "=", "CLRMGPRDecoderTable", "[", "RegNo", "]", ";", "if", "(", "Register", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeCLRMGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69973, "Length": 31, "Cover_Rate": 0.45588235294117646} {"Template_token": ["", "if", "(", "!", "isValidCoprocessorNumber", "(", "Val", ",", "featureBits", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeCoprocessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69975, "Length": 33, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "bool", "hasD32", "=", "featureBits", "[", "", "]", ";", "if", "(", "RegNo", ">", "", "||", "(", "!", "hasD32", "&&", "RegNo", ">", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["unsigned", "Register", "=", "DPRDecoderTable", "[", "RegNo", "]", ";"], "File": "ARMDisassembler15", "Func": "DecodeDPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69976, "Length": 58, "Cover_Rate": 0.5918367346938775} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeExpandedImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69977, "Length": 18, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "featureBits", "[", "", "]", "&&", "!", "featureBits", "[", "", "]", ")", "{", "if", "(", "Rt", "==", "", "||", "Rt", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ";", "}", "else", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "break", ";", "}", "if", "(", "featureBits", "[", "", "]", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "else", "{", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeForVMRSandVMSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69979, "Length": 205, "Cover_Rate": 0.6269113149847095} {"Template_token": ["", "if", "(", "RegNo", "!=", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "GPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler15", "Func": "DecodeGPRspRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69980, "Length": 36, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "RegNo", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Check", "(", "S", ",", "DecodeGPRwithZRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler15", "Func": "DecodeGPRwithZRnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69981, "Length": 37, "Cover_Rate": 0.6379310344827587} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "RegNo", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Check", "(", "S", ",", "DecodeGPRwithZRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeGPRwithZRnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69982, "Length": 34, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";", "}", "if", "(", "RegNo", "==", "", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler15", "Func": "DecodeGPRwithZRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69983, "Length": 52, "Cover_Rate": 0.5842696629213483} {"Template_token": ["", "if", "(", "RegNo", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";", "}", "if", "(", "RegNo", "==", "", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeGPRwithZRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69984, "Length": 60, "Cover_Rate": 0.6741573033707865} {"Template_token": ["", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "if", "(", "mask", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "pred", "&", "", ")", "{", "unsigned", "LowBit", "=", "mask", "&", "-", "mask", ";", "unsigned", "BitsAboveLowBit", "=", "", "&", "(", "-", "LowBit", "<<", "", ")", ";"], "ground_truth": ["mask", "^=", "BitsAboveLowBit", ";"], "File": "ARMDisassembler15", "Func": "DecodeIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69985, "Length": 49, "Cover_Rate": 0.35} {"Template_token": ["", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeBFLabelOperand", "<", "false", ",", "true", ",", "true", ",", "", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ",", "Address", ",", "Decoder", ")", ")", "||", "!", "Check", "(", "S", ",", "DecodeBFLabelOperand", "<", "false", ",", "false", ",", "true", ",", "", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler15", "Func": "DecodeLOLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69986, "Length": 159, "Cover_Rate": 0.39650872817955113} {"Template_token": ["", "case", "", ":", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeBFLabelOperand", "<", "false", ",", "true", ",", "true", ",", "", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ",", "Address", ",", "Decoder", ")", ")", "||", "!", "Check", "(", "S", ",", "DecodeBFLabelOperand", "<", "false", ",", "false", ",", "true", ",", "", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "{", "uint32_t", "CanonicalLCTP", "=", "", ",", "SBZMask", "=", "", ";", "if", "(", "(", "Insn", "&", "~", "SBZMask", ")", "!=", "CanonicalLCTP", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "Insn", "!=", "CanonicalLCTP", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeLOLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69987, "Length": 230, "Cover_Rate": 0.57356608478803} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Val", "==", "", ")", "Val", "=", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler15", "Func": "DecodeLongShiftOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69988, "Length": 32, "Cover_Rate": 0.6037735849056604} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "Val", "=", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeLongShiftOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69989, "Length": 26, "Cover_Rate": 0.49056603773584906} {"Template_token": ["", "unsigned", "Register", "=", "QPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeMQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69990, "Length": 26, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "unsigned", "Register", "=", "QPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeMQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69991, "Length": 26, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "int", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{"], "File": "ARMDisassembler15", "Func": "DecodeMveAddrModeQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69992, "Length": 68, "Cover_Rate": 0.5037037037037037} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "int", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "if", "(", "imm", "==", "", ")", "imm", "=", "INT32_MIN", ";", "else", "imm", "*=", "-", "", ";", "}"], "ground_truth": ["if", "(", "imm", "!=", "INT32_MIN", ")", "imm", "*=", "(", "", "<<", "shift", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeMveAddrModeQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69993, "Length": 99, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeMveAddrModeRQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69994, "Length": 76, "Cover_Rate": 0.7378640776699029} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeMveAddrModeRQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69995, "Length": 48, "Cover_Rate": 0.46601941747572817} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Qd", "=", "(", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "cmode", "<<", "", ";"], "ground_truth": ["imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69996, "Length": 103, "Cover_Rate": 0.46396396396396394} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rda", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rda", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "return", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Rda", "==", "Rm", ")", "return", "MCDisassembler", "::", "SoftFail", ";", "return", "S", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPREvenRegisterClass", "(", "Inst", ",", "RdaLo", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPROddRegisterClass", "(", "Inst", ",", "RdaHi", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPREvenRegisterClass", "(", "Inst", ",", "RdaLo", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPROddRegisterClass", "(", "Inst", ",", "RdaHi", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Saturate", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Saturate", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeMVEOverlappingLongShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69997, "Length": 301, "Cover_Rate": 0.7132701421800948} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rda", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "return", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Rda", "==", "Rm", ")", "return", "MCDisassembler", "::", "SoftFail", ";", "return", "S", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPREvenRegisterClass", "(", "Inst", ",", "RdaLo", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPROddRegisterClass", "(", "Inst", ",", "RdaHi", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodetGPREvenRegisterClass", "(", "Inst", ",", "RdaLo", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEOverlappingLongShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69998, "Length": 153, "Cover_Rate": 0.36255924170616116} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "start", "+", "Val", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEPairVectorIndexOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69999, "Length": 17, "Cover_Rate": 0.37777777777777777} {"Template_token": ["", "static", "DecodeStatus", "DecodeMVEPairVectorIndexOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "start", "+", "Val", ")", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEPairVectorIndexOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70000, "Length": 41, "Cover_Rate": 0.9111111111111111} {"Template_token": ["", "Qm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Qd", ")", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEVADCInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70001, "Length": 73, "Cover_Rate": 0.3173913043478261} {"Template_token": ["", "Qn", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Qm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Qd", ")", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEVADCInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70002, "Length": 122, "Cover_Rate": 0.5304347826086957} {"Template_token": ["", "unsigned", "fc", ";", "if", "(", "scalar", ")", "{", "fc", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRwithZRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "fc", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "predicate_decoder", "(", "Inst", ",", "fc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEVCMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70003, "Length": 185, "Cover_Rate": 0.6085526315789473} {"Template_token": ["", "if", "(", "scalar", ")", "{", "fc", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRwithZRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "fc", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "predicate_decoder", "(", "Inst", ",", "fc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEVCMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70004, "Length": 218, "Cover_Rate": 0.7171052631578947} {"Template_token": ["", "static", "DecodeStatus", "DecodeMveVCTP", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler15", "Func": "DecodeMveVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70005, "Length": 78, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "static", "DecodeStatus", "DecodeMveVCTP", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeMveVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70006, "Length": 75, "Cover_Rate": 0.9259259259259259} {"Template_token": ["", "static", "DecodeStatus", "DecodeMVEVCVTt1fp", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Qd", "=", "(", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", ";", "unsigned", "Qm", "=", "(", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", ";", "unsigned", "imm6", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeVCVTImmOperand", "(", "Inst", ",", "imm6", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeMVEVCVTt1fp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70007, "Length": 169, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Qd", "=", "(", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", ";", "unsigned", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEVMOVDRegtoQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70008, "Length": 147, "Cover_Rate": 0.6024590163934426} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeMVEPairVectorIndexOperand", "<", "", ">", "(", "Inst", ",", "index", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEVMOVQtoDReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70009, "Length": 99, "Cover_Rate": 0.45} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEVPNOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70010, "Length": 27, "Cover_Rate": 0.4576271186440678} {"Template_token": ["", "static", "DecodeStatus", "DecodeMVE_MEM_1_pre", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "return", "DecodeMVE_MEM_pre", "(", "Inst", ",", "Val", ",", "Address", ",", "Decoder", ",", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ",", "DecodetGPRRegisterClass", ",", "DecodeTAddrModeImm7", "<", "shift", ">", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeMVE_MEM_1_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70011, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "return", "DecodeMVE_MEM_pre", "(", "Inst", ",", "Val", ",", "Address", ",", "Decoder", ",", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ",", "DecoderGPRRegisterClass", ",", "DecodeT2AddrModeImm7", "<", "shift", ",", "", ">", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeMVE_MEM_2_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70013, "Length": 31, "Cover_Rate": 0.6078431372549019} {"Template_token": ["", "static", "DecodeStatus", "DecodeMVE_MEM_3_pre", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "return", "DecodeMVE_MEM_pre", "(", "Inst", ",", "Val", ",", "Address", ",", "Decoder", ",", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ",", "DecodeMQPRRegisterClass", ",", "DecodeMveAddrModeQ", "<", "shift", ">", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeMVE_MEM_3_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70016, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "addr", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "|", "(", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "Rn", "<<", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "RnDecoder", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "AddrDecoder", "(", "Inst", ",", "addr", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVE_MEM_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70017, "Length": 103, "Cover_Rate": 0.6602564102564102} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "AddrDecoder", "(", "Inst", ",", "addr", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVE_MEM_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70018, "Length": 48, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "Val", "<", "MinLog", "||", "Val", ">", "MaxLog", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "<<", "Val", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler15", "Func": "DecodePowerTwoOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70019, "Length": 32, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "static", "DecodeStatus", "DecodePowerTwoOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler15", "Func": "DecodePowerTwoOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70020, "Length": 27, "Cover_Rate": 0.45} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Val", "!=", "", "&&", "!", "Insts", "[", "Inst", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "if", "(", "Val", "==", "", ")", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodePredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70021, "Length": 97, "Cover_Rate": 0.6783216783216783} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "Val", "!=", "", "&&", "!", "Insts", "[", "Inst", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodePredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70022, "Length": 59, "Cover_Rate": 0.4125874125874126} {"Template_token": ["", "static", "DecodeStatus", "DecodePredNoALOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Val", ">=", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodePredNoALOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70023, "Length": 43, "Cover_Rate": 0.8431372549019608} {"Template_token": ["", "static", "DecodeStatus", "DecodeQQPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "QQPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeQQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70024, "Length": 57, "Cover_Rate": 1.0} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeQQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70025, "Length": 18, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "QQQQPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeQQQQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70026, "Length": 37, "Cover_Rate": 0.6491228070175439} {"Template_token": ["", "break", ";", "case", "", ":", "Code", "=", "", ";", "break", ";", "case", "", ":", "Code", "=", "", ";", "break", ";", "case", "", ":", "Code", "=", "", ";", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Code", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler15", "Func": "DecodeRestrictedFPPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70027, "Length": 47, "Cover_Rate": 0.39166666666666666} {"Template_token": ["", "static", "DecodeStatus", "DecodeRestrictedIPredicateOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "Val", "&", "", ")", "==", "", "?", "", ":", "", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler15", "Func": "DecodeRestrictedIPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70028, "Length": 47, "Cover_Rate": 0.9038461538461539} {"Template_token": ["", "unsigned", "Code", ";", "switch", "(", "Val", "&", "", ")", "{", "case", "", ":", "Code", "=", "", ";", "break", ";", "case", "", ":", "Code", "=", "", ";", "break", ";", "case", "", ":", "Code", "=", "", ";", "break", ";", "case", "", ":", "Code", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassembler15", "Func": "DecodeRestrictedSPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70029, "Length": 46, "Cover_Rate": 0.4946236559139785} {"Template_token": ["", "unsigned", "Code", ";", "switch", "(", "Val", "&", "", ")", "{", "case", "", ":", "Code", "=", "", ";", "break", ";", "case", "", ":", "Code", "=", "", ";", "break", ";", "case", "", ":", "Code", "=", "", ";", "break", ";", "case", "", ":", "Code", "=", "", ";", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Code", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler15", "Func": "DecodeRestrictedSPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70030, "Length": 64, "Cover_Rate": 0.6881720430107527} {"Template_token": ["", "static", "DecodeStatus", "DecodeRestrictedUPredicateOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "Val", "&", "", ")", "==", "", "?", "", ":", "", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler15", "Func": "DecodeRestrictedUPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70032, "Length": 47, "Cover_Rate": 0.9038461538461539} {"Template_token": ["", "static", "DecodeStatus", "DecodeSPR_8RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "DecodeSPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeSPR_8RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70033, "Length": 44, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "WriteBack", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm7", "<", "shift", ">", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler15", "Func": "DecodeT2AddrModeImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70034, "Length": 85, "Cover_Rate": 0.6204379562043796} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeT2AddrModeImm7s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70035, "Length": 55, "Cover_Rate": 0.5339805825242718} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2AddrModeImm7s4", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm7S4", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler15", "Func": "DecodeT2AddrModeImm7s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70036, "Length": 102, "Cover_Rate": 0.9902912621359223} {"Template_token": ["", "if", "(", "sign1", "!=", "sign2", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "DS", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "(", "!", "Check", "(", "DS", ",", "DecodeGPRspRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "||", "(", "!", "Check", "(", "DS", ",", "DecodeGPRspRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "TypeT3", ")", "{", "Inst", ".", "setOpcode", "(", "sign1", "?", "", ":", "", ")", ";", "S", "=", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm12", ")", ")", ";", "}", "else", "{"], "ground_truth": ["Inst", ".", "setOpcode", "(", "sign1", "?", "", ":", "", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeT2AddSubSPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70037, "Length": 109, "Cover_Rate": 0.34935897435897434} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2Adr", "(", "MCInst", "&", "Inst", ",", "uint32_t", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "sign1", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "sign2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "sign1", "!=", "sign2", ")", "return", "MCDisassembler", "::", "Fail", ";", "const", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "assert", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "DecodeStatus", "S", "=", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ";", "unsigned", "Val", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "ground_truth": ["Val", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";"], "File": "ARMDisassembler15", "Func": "DecodeT2Adr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70038, "Length": 120, "Cover_Rate": 0.6282722513089005} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "imm", "=", "INT32_MIN", ";", "else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";"], "ground_truth": ["if", "(", "imm", "!=", "INT32_MIN", ")", "imm", "*=", "(", "", "<<", "shift", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeT2Imm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70039, "Length": 39, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2Imm7S4", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Val", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "INT32_MIN", ")", ")", ";", "else", "{", "int", "imm", "=", "Val", "&", "", ";"], "ground_truth": ["if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";"], "File": "ARMDisassembler15", "Func": "DecodeT2Imm7S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70040, "Length": 61, "Cover_Rate": 0.7439024390243902} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm7", "<", "shift", ">", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler15", "Func": "DecodeTAddrModeImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70041, "Length": 66, "Cover_Rate": 0.6226415094339622} {"Template_token": ["", "static", "DecodeStatus", "DecodeTAddrModeImm7", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm7", "<", "shift", ">", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeTAddrModeImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70042, "Length": 102, "Cover_Rate": 0.9622641509433962} {"Template_token": ["", "unsigned", "Register", "=", "GPRDecoderTable", "[", "(", "RegNo", ")", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodetGPREvenRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70043, "Length": 22, "Cover_Rate": 0.36065573770491804} {"Template_token": ["", "static", "DecodeStatus", "DecodetGPROddRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "(", "RegNo", ")", "+", "", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodetGPROddRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70045, "Length": 35, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "unsigned", "Register", "=", "GPRDecoderTable", "[", "(", "RegNo", ")", "+", "", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodetGPROddRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70046, "Length": 30, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "}", "if", "(", "hasFullFP16", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "}", "return", "DecodeVMOVModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "imm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler15", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70047, "Length": 198, "Cover_Rate": 0.4888888888888889} {"Template_token": ["", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "if", "(", "hasFullFP16", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "}", "return", "DecodeVMOVModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "imm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler15", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70048, "Length": 307, "Cover_Rate": 0.7580246913580246} {"Template_token": ["", "unsigned", "DecodedVal", "=", "", "-", "Val", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "DecodedVal", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassembler15", "Func": "DecodeVCVTImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70049, "Length": 41, "Cover_Rate": 0.3203125} {"Template_token": ["", "unsigned", "Vd", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vd", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "if", "(", "hasFullFP16", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{"], "ground_truth": ["Inst", ".", "setOpcode", "(", "", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70050, "Length": 243, "Cover_Rate": 0.6} {"Template_token": ["", "Vd", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "if", "(", "hasFullFP16", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "if", "(", "cmode", "==", "", ")", "{"], "ground_truth": ["if", "(", "op", "==", "", ")", "{"], "File": "ARMDisassembler15", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70051, "Length": 177, "Cover_Rate": 0.43703703703703706} {"Template_token": ["", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Q", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Q", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler15", "Func": "DecodeVMOVModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70052, "Length": 119, "Cover_Rate": 0.38762214983713356} {"Template_token": ["", "static", "DecodeStatus", "DecodeVpredROperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeVpredROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70053, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Imm", "=", "", ";", "unsigned", "CurBit", "=", "", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "CurBit", "^=", "(", "Val", ">>", "i", ")", "&", "", ";", "Imm", "|=", "(", "CurBit", "<<", "i", ")", ";", "if", "(", "(", "Val", "&", "~", "(", "~", "", "<<", "i", ")", ")", "==", "", ")", "{", "Imm", "|=", "", "<<", "i", ";", "break", ";", "}", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler15", "Func": "DecodeVPTMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70054, "Length": 92, "Cover_Rate": 0.8141592920353983} {"Template_token": ["", "Imm", "|=", "(", "CurBit", "<<", "i", ")", ";", "if", "(", "(", "Val", "&", "~", "(", "~", "", "<<", "i", ")", ")", "==", "", ")", "{", "Imm", "|=", "", "<<", "i", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeVPTMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70055, "Length": 35, "Cover_Rate": 0.30973451327433627} {"Template_token": ["", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "reglist", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegListOperand", "(", "Inst", ",", "reglist", ",", "Address", ",", "Decoder", ")", ")", ")", "{"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeVSCCLRM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70056, "Length": 78, "Cover_Rate": 0.35454545454545455} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["unsigned", "reglist", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeVSCCLRM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70057, "Length": 77, "Cover_Rate": 0.35} {"Template_token": ["", "if", "(", "!", "featureBits", "[", "", "]", "&&", "!", "featureBits", "[", "", "]", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "unsigned", "Sysreg", "=", "FixedRegForVSTRVLDR_SYSREG", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Sysreg", ")", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "addr", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "|", "(", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "Rn", "<<", "", ")", ";", "if", "(", "Writeback", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeImm7s4", "(", "Inst", ",", "addr", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler15", "Func": "DecodeVSTRVLDR_SYSREG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70058, "Length": 177, "Cover_Rate": 0.6} {"Template_token": ["", "assert", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", "&&", "", "", ")", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "{", "Size", "=", "", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "Insn", "=", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", ";", "DecodeStatus", "Result", "=", "decodeInstruction", "(", "DecoderTable32", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "checkDecodedInstruction", "(", "MI", ",", "Size", ",", "Address", ",", "CS", ",", "Insn", ",", "Result", ")", ";", "}", "struct", "DecodeTable", "{", "const", "uint8_t", "*", "P", ";", "bool", "DecodePred", ";", "}", ";", "const", "DecodeTable", "Tables", "[", "]", "=", "{", "{", "DecoderTableVFP32", ",", "false", "}", ",", "{", "DecoderTableVFPV832", ",", "false", "}", ",", "{", "DecoderTableNEONData32", ",", "true", "}", ",", "{", "DecoderTableNEONLoadStore32", ",", "true", "}", ",", "{", "DecoderTableNEONDup32", ",", "true", "}", ",", "{", "DecoderTablev8NEON32", ",", "false", "}", ",", "{", "DecoderTablev8Crypto32", ",", "false", "}", ",", "}", ";", "for", "(", "auto", "Table", ":", "Tables", ")", "{", "Result", "=", "decodeInstruction", "(", "Table", ".", "P", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "if", "(", "Table", ".", "DecodePred", "&&", "!", "DecodePredicateOperand", "(", "MI", ",", "", ",", "Address", ",", "this", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "Result", ";", "}", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableCoProc32", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";"], "ground_truth": ["return", "checkDecodedInstruction", "(", "MI", ",", "Size", ",", "Address", ",", "CS", ",", "Insn", ",", "Result", ")", ";"], "File": "ARMDisassembler15", "Func": "getARMInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70059, "Length": 302, "Cover_Rate": 0.867816091954023} {"Template_token": ["", "for", "(", "auto", "Table", ":", "Tables", ")", "{", "Result", "=", "decodeInstruction", "(", "Table", ".", "P", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "if", "(", "Table", ".", "DecodePred", "&&", "!", "DecodePredicateOperand", "(", "MI", ",", "", ",", "Address", ",", "this", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "Result", ";", "}", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableCoProc32", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "checkDecodedInstruction", "(", "MI", ",", "Size", ",", "Address", ",", "CS", ",", "Insn", ",", "Result", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "getARMInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70060, "Length": 115, "Cover_Rate": 0.33045977011494254} {"Template_token": ["", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "getThumbInstruction", "(", "MI", ",", "Size", ",", "Bytes", ",", "Address", ",", "CS", ")", ";"], "ground_truth": ["return", "getInstruction", "(", "MI", ",", "Size", ",", "Bytes", ",", "Address", ",", "CS", ")", ";"], "File": "ARMDisassembler15", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70061, "Length": 39, "Cover_Rate": 0.5571428571428572} {"Template_token": ["", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "getThumbInstruction", "(", "MI", ",", "Size", ",", "Bytes", ",", "Address", ",", "CS", ")", ";", "return", "getInstruction", "(", "MI", ",", "Size", ",", "Bytes", ",", "Address", ",", "CS", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70062, "Length": 40, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Result", "=", "decodeInstruction", "(", "DecoderTableMVE32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "if", "(", "isVPTOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "VPTBlock", ".", "instrInVPTBlock", "(", ")", ")", "Result", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "if", "(", "isVPTOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "unsigned", "Mask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "VPTBlock", ".", "setVPTState", "(", "Mask", ")", ";", "}", "return", "Result", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "Result", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb232", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "checkDecodedInstruction", "(", "MI", ",", "Size", ",", "Address", ",", "CS", ",", "Insn32", ",", "Result", ")", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "Result", "=", "decodeInstruction", "(", "DecoderTableVFP32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "UpdateThumbVFPPredicate", "(", "Result", ",", "MI", ")", ";", "return", "Result", ";", "}", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableVFPV832", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "Result", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "uint32_t", "NEONLdStInsn", "=", "Insn32", ";", "NEONLdStInsn", "&=", "", ";", "NEONLdStInsn", "|=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "getThumbInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70063, "Length": 439, "Cover_Rate": 0.41415094339622643} {"Template_token": ["", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "Result", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb232", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "checkDecodedInstruction", "(", "MI", ",", "Size", ",", "Address", ",", "CS", ",", "Insn32", ",", "Result", ")", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "Result", "=", "decodeInstruction", "(", "DecoderTableVFP32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "UpdateThumbVFPPredicate", "(", "Result", ",", "MI", ")", ";", "return", "Result", ";", "}", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableVFPV832", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "Result", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "uint32_t", "NEONLdStInsn", "=", "Insn32", ";", "NEONLdStInsn", "&=", "", ";", "NEONLdStInsn", "|=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "uint32_t", "NEONDataInsn", "=", "Insn32", ";", "NEONDataInsn", "&=", "", ";", "NEONDataInsn", "|=", "(", "NEONDataInsn", "&", "", ")", ">>", "", ";", "NEONDataInsn", "|=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONData32", ",", "MI", ",", "NEONDataInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "uint32_t", "NEONCryptoInsn", "=", "Insn32", ";", "NEONCryptoInsn", "&=", "", ";", "NEONCryptoInsn", "|=", "(", "NEONCryptoInsn", "&", "", ")", ">>", "", ";", "NEONCryptoInsn", "|=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTablev8Crypto32", ",", "MI", ",", "NEONCryptoInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "Result", ";", "}", "uint32_t", "NEONv8Insn", "=", "Insn32", ";", "NEONv8Insn", "&=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTablev8NEON32", ",", "MI", ",", "NEONv8Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "Result", ";", "}", "}"], "ground_truth": ["Result", "=", "decodeInstruction", "(", "DecoderTableThumb2CoProc32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";"], "File": "ARMDisassembler15", "Func": "getThumbInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70064, "Length": 488, "Cover_Rate": 0.46037735849056605} {"Template_token": ["", "unsigned", "getVPTPred", "(", ")", "{", "unsigned", "Pred", "=", "", ";", "if", "(", "instrInVPTBlock", "(", ")", ")", "Pred", "=", "VPTStates", ".", "back", "(", ")", ";"], "ground_truth": ["return", "Pred", ";"], "File": "ARMDisassembler15", "Func": "getVPTPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70065, "Length": 27, "Cover_Rate": 0.9} {"Template_token": ["", "if", "(", "instrInVPTBlock", "(", ")", ")", "Pred", "=", "VPTStates", ".", "back", "(", ")", ";", "return", "Pred", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "getVPTPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70066, "Length": 18, "Cover_Rate": 0.6} {"Template_token": ["", "return", "!", "VPTStates", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "instrInVPTBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70068, "Length": 9, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "return", "VPTStates", ".", "size", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "instrLastInVPTBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70070, "Length": 10, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheLETarget", "(", ")", ",", "createDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheBETarget", "(", ")", ",", "createDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheThumbLETarget", "(", ")", ",", "createDisassembler", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheThumbBETarget", "(", ")", ",", "createDisassembler", ")", ";"], "File": "ARMDisassembler15", "Func": "LLVMInitializeARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70071, "Length": 44, "Cover_Rate": 0.8627450980392157} {"Template_token": ["", "unsigned", "char", "CCBits", "=", "static_cast", "<", "unsigned", "char", ">", "(", "Firstcond", "&", "", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Pos", "=", "NumTZ", "+", "", ";", "Pos", "<=", "", ";", "++", "Pos", ")", "{", "unsigned", "Else", "=", "(", "Mask", ">>", "Pos", ")", "&", "", ";", "ITStates", ".", "push_back", "(", "CCBits", "^", "Else", ")", ";", "}"], "ground_truth": ["ITStates", ".", "push_back", "(", "CCBits", ")", ";"], "File": "ARMDisassembler15", "Func": "setITState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70072, "Length": 69, "Cover_Rate": 0.7582417582417582} {"Template_token": ["", "void", "setITState", "(", "char", "Firstcond", ",", "char", "Mask", ")", "{", "unsigned", "NumTZ", "=", "countTrailingZeros", "<", "uint8_t", ">", "(", "Mask", ")", ";", "unsigned", "char", "CCBits", "=", "static_cast", "<", "unsigned", "char", ">", "(", "Firstcond", "&", "", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Pos", "=", "NumTZ", "+", "", ";", "Pos", "<=", "", ";", "++", "Pos", ")", "{", "unsigned", "Else", "=", "(", "Mask", ">>", "Pos", ")", "&", "", ";", "ITStates", ".", "push_back", "(", "CCBits", "^", "Else", ")", ";", "}", "ITStates", ".", "push_back", "(", "CCBits", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "setITState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70073, "Length": 91, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "unsigned", "Pos", "=", "NumTZ", "+", "", ";", "Pos", "<=", "", ";", "++", "Pos", ")", "{", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "", ";", "if", "(", "T", ")", "VPTStates", ".", "push_back", "(", "", ")", ";", "else", "VPTStates", ".", "push_back", "(", "", ")", ";", "}"], "ground_truth": ["VPTStates", ".", "push_back", "(", "", ")", ";"], "File": "ARMDisassembler15", "Func": "setVPTState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70074, "Length": 59, "Cover_Rate": 0.6344086021505376} {"Template_token": ["", "VPTBlock", ".", "advanceVPTState", "(", ")", ";", "}", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "if", "(", "CC", "!=", "", "&&", "!", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")", ")", "Check", "(", "S", ",", "SoftFail", ")", ";", "I", "->", "setImm", "(", "CC", ")", ";"], "ground_truth": ["++", "I", ";"], "File": "ARMDisassembler15", "Func": "UpdateThumbVFPPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70075, "Length": 116, "Cover_Rate": 0.5321100917431193} {"Template_token": ["", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableThumb232", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableVFP32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "UpdateThumbVFPPredicate", "(", "MI", ")", ";", "return", "result", ";", "}", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableVFPV832", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "result", ";", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "uint32_t", "NEONLdStInsn", "=", "insn32", ";", "NEONLdStInsn", "&=", "", ";", "NEONLdStInsn", "|=", "", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "uint32_t", "NEONDataInsn", "=", "insn32", ";", "NEONDataInsn", "&=", "", ";", "NEONDataInsn", "|=", "(", "NEONDataInsn", "&", "", ")", ">>", "", ";", "NEONDataInsn", "|=", "", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONData32", ",", "MI", ",", "NEONDataInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "}", "MI", ".", "clear", "(", ")", ";", "uint32_t", "NEONCryptoInsn", "=", "insn32", ";", "NEONCryptoInsn", "&=", "", ";", "NEONCryptoInsn", "|=", "(", "NEONCryptoInsn", "&", "", ")", ">>", "", ";", "NEONCryptoInsn", "|=", "", ";", "result", "=", "decodeInstruction", "(", "DecoderTablev8Crypto32", ",", "MI", ",", "NEONCryptoInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "result", ";", "}"], "ground_truth": ["MI", ".", "clear", "(", ")", ";"], "File": "ARMDisassembler16", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70076, "Length": 484, "Cover_Rate": 0.4959016393442623} {"Template_token": ["", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":", "Shift", "=", "", ";", "break", ";", "}", "if", "(", "Shift", "==", "", "&&", "imm", "==", "", ")", "Shift", "=", "", ";", "unsigned", "Op", "=", "Shift", "|", "(", "imm", "<<", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Op", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler17", "Func": "DecodeSORegImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70077, "Length": 68, "Cover_Rate": 0.35602094240837695} {"Template_token": ["", "Vd", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", "&&", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "imm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler17", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70078, "Length": 213, "Cover_Rate": 0.8452380952380952} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler18", "Func": "DecodeArmMOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70079, "Length": 81, "Cover_Rate": 0.39705882352941174} {"Template_token": ["", "unsigned", "imm", "=", "", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler18", "Func": "DecodeArmMOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70080, "Length": 93, "Cover_Rate": 0.45588235294117646} {"Template_token": ["", "static", "DecodeStatus", "DecodeBitfieldMaskOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "msb", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "lsb", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "lsb", ">", "msb", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "uint32_t", "msb_mask", "=", "", ";"], "ground_truth": ["if", "(", "msb", "!=", "", ")", "msb_mask", "=", "(", "", "<<", "(", "msb", "+", "", ")", ")", "-", "", ";"], "File": "ARMDisassembler18", "Func": "DecodeBitfieldMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70081, "Length": 91, "Cover_Rate": 0.7398373983739838} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";"], "ground_truth": ["if", "(", "iflags", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler18", "Func": "DecodeCPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70082, "Length": 126, "Cover_Rate": 0.47191011235955055} {"Template_token": ["", "static", "DecodeStatus", "DecodeCPSInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "imod", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "M", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "iflags", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "imod", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";"], "File": "ARMDisassembler18", "Func": "DecodeCPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70083, "Length": 216, "Cover_Rate": 0.8089887640449438} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler18", "Func": "DecodeDoubleRegLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70084, "Length": 74, "Cover_Rate": 0.3978494623655914} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "(", "Rt", "&", "", ")", "||", "Rt", "==", "", "||", "Rn", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rd", "==", "Rn", "||", "Rd", "==", "Rt", "||", "Rd", "==", "Rt", "+", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler18", "Func": "DecodeDoubleRegStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70085, "Length": 90, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "unsigned", "Vd", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "regs", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "regs", "=", "regs", ">>", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler18", "Func": "DecodeDPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70086, "Length": 102, "Cover_Rate": 0.7846153846153846} {"Template_token": ["", "static", "DecodeStatus", "DecodeIT", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mask", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "{"], "ground_truth": ["pred", "=", "", ";"], "File": "ARMDisassembler18", "Func": "DecodeIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70087, "Length": 62, "Cover_Rate": 0.5391304347826087} {"Template_token": ["", "unsigned", "regs", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler18", "Func": "DecodeSPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70088, "Length": 80, "Cover_Rate": 0.6451612903225806} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{"], "File": "ARMDisassembler18", "Func": "DecodeSPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70089, "Length": 43, "Cover_Rate": 0.3467741935483871} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler18", "Func": "DecodeT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70090, "Length": 48, "Cover_Rate": 0.5274725274725275} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler18", "Func": "DecodeT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70091, "Length": 64, "Cover_Rate": 0.7032967032967034} {"Template_token": ["", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm8", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler18", "Func": "DecodeT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70092, "Length": 57, "Cover_Rate": 0.3496932515337423} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler18", "Func": "DecodeT2AddrModeSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70093, "Length": 39, "Cover_Rate": 0.30708661417322836} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler18", "Func": "DecodeT2AddrModeSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70094, "Length": 100, "Cover_Rate": 0.7874015748031497} {"Template_token": ["", "unsigned", "tmp", "=", "(", "S", "<<", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", "|", "(", "imm10", "<<", "", ")", "|", "imm11", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm32", ")", ")", ";"], "File": "ARMDisassembler18", "Func": "DecodeT2BInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70095, "Length": 76, "Cover_Rate": 0.40641711229946526} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "if", "(", "iflags", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{"], "ground_truth": ["Inst", ".", "setOpcode", "(", "", ")", ";"], "File": "ARMDisassembler18", "Func": "DecodeT2CPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70096, "Length": 143, "Cover_Rate": 0.5355805243445693} {"Template_token": ["", "addr", "|=", "Rn", "<<", "", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "load", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "load", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeImm8", "(", "Inst", ",", "addr", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler18", "Func": "DecodeT2LdStPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70097, "Length": 130, "Cover_Rate": 0.6280193236714976} {"Template_token": ["", "break", ";", "default", ":", "{", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "}", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler18", "Func": "DecodeT2LoadShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70098, "Length": 141, "Cover_Rate": 0.4208955223880597} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbCmpBROperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";"], "File": "ARMDisassembler18", "Func": "DecodeThumbCmpBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70099, "Length": 70, "Cover_Rate": 0.9210526315789473} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbCmpBROperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler18", "Func": "DecodeThumbCmpBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70100, "Length": 75, "Cover_Rate": 0.9868421052631579} {"Template_token": ["", "if", "(", "!", "(", "imm", "&", "", ")", "&&", "cmode", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler18", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70101, "Length": 76, "Cover_Rate": 0.3261802575107296} {"Template_token": ["", "unsigned", "Vd", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vd", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", "&&", "cmode", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";"], "ground_truth": ["return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler18", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70102, "Length": 126, "Cover_Rate": 0.5407725321888412} {"Template_token": ["", "if", "(", "Region", ".", "readBytes", "(", "Address", ",", "", ",", "(", "uint8_t", "*", ")", "bytes", ",", "NULL", ")", "==", "-", "", ")", "{", "Size", "=", "", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "insn32", "=", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", ";", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableThumb32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableThumb232", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableVFP32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "UpdateThumbVFPPredicate", "(", "MI", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "uint32_t", "NEONLdStInsn", "=", "insn32", ";", "NEONLdStInsn", "&=", "", ";", "NEONLdStInsn", "|=", "", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "uint32_t", "NEONDataInsn", "=", "insn32", ";", "NEONDataInsn", "&=", "", ";", "NEONDataInsn", "|=", "(", "NEONDataInsn", "&", "", ")", ">>", "", ";", "NEONDataInsn", "|=", "", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONData32", ",", "MI", ",", "NEONDataInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "}", "Size", "=", "", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler18", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70104, "Length": 458, "Cover_Rate": 0.5725} {"Template_token": ["", "for", "(", "unsigned", "Pos", "=", "NumTZ", "+", "", ";", "Pos", "<=", "", ";", "++", "Pos", ")", "{", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "CondBit0", ";", "if", "(", "T", ")", "ITStates", ".", "push_back", "(", "CCBits", ")", ";"], "ground_truth": ["else", "ITStates", ".", "push_back", "(", "CCBits", "^", "", ")", ";"], "File": "ARMDisassembler18", "Func": "setITState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70105, "Length": 53, "Cover_Rate": 0.4774774774774775} {"Template_token": ["", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "CondBit0", ";", "if", "(", "T", ")", "ITStates", ".", "push_back", "(", "CCBits", ")", ";"], "ground_truth": ["else", "ITStates", ".", "push_back", "(", "CCBits", "^", "", ")", ";"], "File": "ARMDisassembler18", "Func": "setITState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70106, "Length": 36, "Cover_Rate": 0.32432432432432434} {"Template_token": ["", "}", "else", "if", "(", "isBranch", ")", "{", "SymbolicOp", ".", "Value", "=", "Value", ";", "}", "if", "(", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_SymbolStub", ")", "(", "*", "Dis", "->", "CommentStream", ")", "<<", "", "<<", "ReferenceName", ";", "if", "(", "!", "Name", "&&", "!", "isBranch", ")", "return", "false", ";", "}", "MCContext", "*", "Ctx", "=", "Dis", "->", "getMCContext", "(", ")", ";", "const", "MCExpr", "*", "Add", "=", "NULL", ";", "if", "(", "SymbolicOp", ".", "AddSymbol", ".", "Present", ")", "{", "if", "(", "SymbolicOp", ".", "AddSymbol", ".", "Name", ")", "{", "StringRef", "Name", "(", "SymbolicOp", ".", "AddSymbol", ".", "Name", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", "->", "GetOrCreateSymbol", "(", "Name", ")", ";", "Add", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "*", "Ctx", ")", ";", "}", "else", "{", "Add", "=", "MCConstantExpr", "::", "Create", "(", "SymbolicOp", ".", "AddSymbol", ".", "Value", ",", "*", "Ctx", ")", ";", "}", "}", "const", "MCExpr", "*", "Sub", "=", "NULL", ";", "if", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Present", ")", "{", "if", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Name", ")", "{", "StringRef", "Name", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Name", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", "->", "GetOrCreateSymbol", "(", "Name", ")", ";", "Sub", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "*", "Ctx", ")", ";", "}", "else", "{"], "ground_truth": ["Sub", "=", "MCConstantExpr", "::", "Create", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Value", ",", "*", "Ctx", ")", ";"], "File": "ARMDisassembler18", "Func": "tryAddingSymbolicOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70107, "Length": 209, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "static", "DecodeStatus", "DecodeBankedReg", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "R", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "SysM", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "R", ")", "{", "if", "(", "SysM", "==", "", "||", "SysM", "==", "", "||", "SysM", "==", "", "||", "SysM", "==", "", "||", "SysM", "==", "", "||", "SysM", "==", "", ")", "return", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "if", "(", "SysM", "!=", "", "&&", "SysM", "!=", "", "&&", "SysM", "!=", "", "&&", "SysM", "!=", "", "&&", "SysM", "!=", "", "&&", "SysM", "!=", "", "&&", "SysM", "!=", "", ")", "return", "MCDisassembler", "::", "SoftFail", ";", "}"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "File": "ARMDisassembler1", "Func": "DecodeBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70109, "Length": 132, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "static", "DecodeStatus", "DecodeBankedReg", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "R", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "SysM", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "!", "R", ")", "{"], "File": "ARMDisassembler1", "Func": "DecodeBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70110, "Length": 50, "Cover_Rate": 0.36231884057971014} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "CRm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "opc1", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "cop", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "(", "cop", "&", "~", "", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "cop", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "opc1", ")", ")", ";"], "File": "ARMDisassembler1", "Func": "DecodeMRRC2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70111, "Length": 119, "Cover_Rate": 0.5804878048780487} {"Template_token": ["", "unsigned", "CRm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "opc1", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "cop", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "(", "cop", "&", "~", "", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "cop", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "opc1", ")", ")", ";"], "File": "ARMDisassembler1", "Func": "DecodeMRRC2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70112, "Length": 112, "Cover_Rate": 0.5463414634146342} {"Template_token": ["", "unsigned", "ValLow", "=", "Val", "&", "", ";", "switch", "(", "ValLow", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "{", "if", "(", "Mask", "!=", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "if", "(", "Mask", "==", "", "||", "(", "Mask", "!=", "", "&&", "ValLow", ">", "", ")", "||", "(", "!", "(", "FeatureBits", "[", "", "]", ")", "&&", "(", "Mask", "&", "", ")", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["}"], "File": "ARMDisassembler1", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70113, "Length": 169, "Cover_Rate": 0.6305970149253731} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Rn", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "break", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler1", "Func": "DecodeT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70114, "Length": 82, "Cover_Rate": 0.6259541984732825} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";"], "ground_truth": ["switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{"], "File": "ARMDisassembler1", "Func": "DecodeT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70115, "Length": 40, "Cover_Rate": 0.3053435114503817} {"Template_token": ["", "if", "(", "Rn", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler1", "Func": "DecodeT2AddrModeSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70116, "Length": 80, "Cover_Rate": 0.47904191616766467} {"Template_token": ["", "bool", "hasMP", "=", "featureBits", "[", "", "]", ";", "bool", "hasV7Ops", "=", "featureBits", "[", "", "]", ";", "if", "(", "Rn", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "Rt", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "hasV7Ops", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "if", "(", "!", "hasV7Ops", "||", "!", "hasMP", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "unsigned", "addrmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "addrmode", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";"], "ground_truth": ["addrmode", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";"], "File": "ARMDisassembler1", "Func": "DecodeT2LoadShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70117, "Length": 301, "Cover_Rate": 0.6688888888888889} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbBCCTargetOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler1", "Func": "DecodeThumbBCCTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70118, "Length": 76, "Cover_Rate": 1.0} {"Template_token": ["", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm32", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler1", "Func": "DecodeThumbBLTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70120, "Length": 52, "Cover_Rate": 0.35135135135135137} {"Template_token": ["", "unsigned", "I1", "=", "!", "(", "J1", "^", "S", ")", ";", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "tmp", "=", "(", "Val", "&", "~", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm32", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler1", "Func": "DecodeThumbBLTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70121, "Length": 95, "Cover_Rate": 0.6418918918918919} {"Template_token": ["", "Size", "=", "", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "Result", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Firstcond", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Mask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "ITBlock", ".", "setITState", "(", "Firstcond", ",", "Mask", ")", ";", "}", "return", "Result", ";", "}", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "{", "Size", "=", "", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "Insn32", "=", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "Result", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb232", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "Result", "=", "decodeInstruction", "(", "DecoderTableVFP32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "UpdateThumbVFPPredicate", "(", "MI", ")", ";", "return", "Result", ";", "}", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableVFPV832", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "Result", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "uint32_t", "NEONLdStInsn", "=", "Insn32", ";", "NEONLdStInsn", "&=", "", ";", "NEONLdStInsn", "|=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";"], "ground_truth": ["Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";"], "File": "ARMDisassembler1", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70123, "Length": 467, "Cover_Rate": 0.5270880361173815} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "TheBETarget", ",", "createDisassembler", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCDisassembler", "(", "TheThumbLETarget", ",", "createThumbDisassembler", ")", ";"], "File": "ARMDisassembler1", "Func": "LLVMInitializeARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70124, "Length": 18, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "TheThumbLETarget", ",", "createThumbDisassembler", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCDisassembler", "(", "TheThumbBETarget", ",", "createThumbDisassembler", ")", ";"], "File": "ARMDisassembler1", "Func": "LLVMInitializeARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70125, "Length": 18, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "~", "Disassembler", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMDisassembler1", "Func": "~ARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70126, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "~", "Disassembler", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMDisassembler1", "Func": "~ARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70127, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "~", "ThumbDisassembler", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMDisassembler1", "Func": "~ThumbDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70128, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "~", "ThumbDisassembler", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMDisassembler1", "Func": "~ThumbDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70129, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "return", "", ";", "}", "return", "(", "", "-", "TZ", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler20", "Func": "CountITSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70130, "Length": 21, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "", ";", "default", ":", "break", ";", "}", "break", ";", "default", ":", "break", ";", "}", "}", "if", "(", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ")", "{", "unsigned", "PW", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ";", "switch", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "switch", "(", "PW", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "break", ";", "}", "break", ";", "case", "", ":", "switch", "(", "PW", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "break", ";", "}", "break", ";", "case", "", ":", "switch", "(", "PW", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "break", ";", "}", "break", ";", "default", ":", "break", ";", "}", "}", "if", "(", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ")", "{", "unsigned", "PW", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ";", "switch", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "switch", "(", "PW", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "break", ";", "}", "break", ";", "case", "", ":", "switch", "(", "PW", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "break", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMDisassembler20", "Func": "decodeARMInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70131, "Length": 307, "Cover_Rate": 0.43546099290780144} {"Template_token": ["", "return", "decodeInstruction", "(", "insn", ")", ";", "}", "if", "(", "op1", "==", "", "&&", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", "&&", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ")", "return", "T2Morph2LoadLiteral", "(", "decodeThumbInstruction", "(", "insn", ")", ")", ";"], "ground_truth": ["if", "(", "(", "op1", "==", "", "||", "op1", "==", "", ")", "&&", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", ")", "return", "decodeInstruction", "(", "insn", ")", ";"], "File": "ARMDisassembler20", "Func": "decodeThumbSideEffect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70132, "Length": 84, "Cover_Rate": 0.3230769230769231} {"Template_token": ["", "}", "unsigned", "Opcode", "=", "decodeThumbSideEffect", "(", "IsThumb2", ",", "insn", ")", ";", "Format", "Format", "=", "Formats", "[", "Opcode", "]", ";", "Size", "=", "IsThumb2", "?", "", ":", "", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "", "<<", "Opcode", "<<", "", "<<", "", "(", "Opcode", ")", "<<", "", "<<", "stringForFormat", "(", "Format", ")", "<<", "'('", "<<", "(", "int", ")", "Format", "<<", "", ";", "showBitVector", "(", "errs", "(", ")", ",", "insn", ")", ";", "}", ")", ";", "BasicMCBuilder", "*", "Builder", "=", "CreateMCBuilder", "(", "Opcode", ",", "Format", ")", ";"], "ground_truth": ["if", "(", "!", "Builder", ")", "return", "false", ";"], "File": "ARMDisassembler20", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70133, "Length": 92, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "if", "(", "FirstCond", "==", "", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "FirstCond", "==", "", "&&", "ITCounter", "!=", "", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMDisassembler20", "Func": "InitIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70134, "Length": 44, "Cover_Rate": 0.4489795918367347} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "FirstCond", "==", "", "&&", "ITCounter", "!=", "", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["ITState", "=", "bits7_0", ";"], "File": "ARMDisassembler20", "Func": "InitIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70135, "Length": 32, "Cover_Rate": 0.32653061224489793} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":", "case", "", ":"], "File": "ARMDisassembler20", "Func": "T2Morph2LoadLiteral", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70136, "Length": 90, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2LoadImm12", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "(", "Rn", "<<", "", ")", ";", "if", "(", "Rn", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler21", "Func": "DecodeT2LoadImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70137, "Length": 178, "Cover_Rate": 0.5174418604651163} {"Template_token": ["", "if", "(", "Region", ".", "readBytes", "(", "Address", ",", "", ",", "bytes", ")", "==", "-", "", ")", "{", "Size", "=", "", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "insn32", "=", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", ";", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableThumb32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableThumb232", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableVFP32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "UpdateThumbVFPPredicate", "(", "MI", ")", ";", "return", "result", ";", "}", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableVFPV832", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "result", ";", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "uint32_t", "NEONLdStInsn", "=", "insn32", ";", "NEONLdStInsn", "&=", "", ";", "NEONLdStInsn", "|=", "", ";"], "ground_truth": ["result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ",", "this", ",", "STI", ")", ";"], "File": "ARMDisassembler21", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70138, "Length": 397, "Cover_Rate": 0.4627039627039627} {"Template_token": ["", "}", "else", "if", "(", "VPTBlock", ".", "instrInVPTBlock", "(", ")", ")", "{", "VCC", "=", "VPTBlock", ".", "getVPTPred", "(", ")", ";", "VPTBlock", ".", "advanceVPTState", "(", ")", ";", "}", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "MCInst", "::", "iterator", "CCI", "=", "MI", ".", "begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "CCI", ")", "{", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", "||", "CCI", "==", "MI", ".", "end", "(", ")", ")", "break", ";", "}", "if", "(", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")", ")", "{", "CCI", "=", "MI", ".", "insert", "(", "CCI", ",", "MCOperand", "::", "createImm", "(", "CC", ")", ")", ";", "++", "CCI", ";", "if", "(", "CC", "==", "", ")", "MI", ".", "insert", "(", "CCI", ",", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "else", "MI", ".", "insert", "(", "CCI", ",", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "else", "if", "(", "CC", "!=", "", ")", "{", "Check", "(", "S", ",", "SoftFail", ")", ";", "}", "MCInst", "::", "iterator", "VCCI", "=", "MI", ".", "begin", "(", ")", ";", "unsigned", "VCCPos", ";", "for", "(", "VCCPos", "=", "", ";", "VCCPos", "<", "NumOps", ";", "++", "VCCPos", ",", "++", "VCCI", ")", "{", "if", "(", "", "(", "OpInfo", "[", "VCCPos", "]", ".", "OperandType", ")", "||", "VCCI", "==", "MI", ".", "end", "(", ")", ")", "break", ";", "}", "if", "(", "isVectorPredicable", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "VCCI", "=", "MI", ".", "insert", "(", "VCCI", ",", "MCOperand", "::", "createImm", "(", "VCC", ")", ")", ";", "++", "VCCI", ";"], "ground_truth": ["if", "(", "VCC", "==", "", ")", "VCCI", "=", "MI", ".", "insert", "(", "VCCI", ",", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler22", "Func": "AddThumbPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70139, "Length": 302, "Cover_Rate": 0.4131326949384405} {"Template_token": ["", "const", "FeatureBitset", "&", "FeatureBits", "=", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "S", "=", "SoftFail", ";", "else", "return", "Success", ";", "break", ";", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "(", "FeatureBits", "[", "", "]", ")", "!=", "", ")", "S", "=", "SoftFail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", "&&", "!", "ITBlock", ".", "instrLastInITBlock", "(", ")", ")", "S", "=", "SoftFail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "(", "!", "isVectorPredicable", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "VPTBlock", ".", "instrInVPTBlock", "(", ")", ")", "||", "(", "isVectorPredicable", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "ITBlock", ".", "instrInITBlock", "(", ")", ")", ")", "S", "=", "SoftFail", ";", "unsigned", "CC", "=", "", ";", "unsigned", "VCC", "=", "", ";", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "{", "CC", "=", "ITBlock", ".", "getITCC", "(", ")", ";", "ITBlock", ".", "advanceITState", "(", ")", ";", "}", "else", "if", "(", "VPTBlock", ".", "instrInVPTBlock", "(", ")", ")", "{", "VCC", "=", "VPTBlock", ".", "getVPTPred", "(", ")", ";", "VPTBlock", ".", "advanceVPTState", "(", ")", ";", "}", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "MCInst", "::", "iterator", "CCI", "=", "MI", ".", "begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "CCI", ")", "{"], "ground_truth": ["if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", "||", "CCI", "==", "MI", ".", "end", "(", ")", ")", "break", ";"], "File": "ARMDisassembler22", "Func": "AddThumbPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70140, "Length": 334, "Cover_Rate": 0.45690834473324216} {"Template_token": ["", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "pred", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";", "return", "S", ";", "}", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler22", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70141, "Length": 187, "Cover_Rate": 0.8577981651376146} {"Template_token": ["", "if", "(", "pred", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";", "return", "S", ";", "}"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";"], "File": "ARMDisassembler22", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70142, "Length": 123, "Cover_Rate": 0.5642201834862385} {"Template_token": ["", "static", "DecodeStatus", "DecodeGPRPairnospRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "RegisterPair", "=", "GPRPairDecoderTable", "[", "RegNo", "/", "", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegisterPair", ")", ")", ";"], "ground_truth": ["if", "(", "(", "RegNo", "&", "", ")", "||", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler22", "Func": "DecodeGPRPairnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70143, "Length": 70, "Cover_Rate": 0.9210526315789473} {"Template_token": ["", "unsigned", "RegisterPair", "=", "GPRPairDecoderTable", "[", "RegNo", "/", "", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegisterPair", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler22", "Func": "DecodeGPRPairRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70144, "Length": 26, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "if", "(", "RegNo", "==", "", ")", "return", "MCDisassembler", "::", "SoftFail", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler22", "Func": "DecodeGPRwithAPSR_NZCVnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70145, "Length": 29, "Cover_Rate": 0.34523809523809523} {"Template_token": ["", "return", "MCDisassembler", "::", "Success", ";", "}", "unsigned", "Register", "=", "GPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "ground_truth": ["if", "(", "RegNo", "==", "", ")", "return", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler22", "Func": "DecodeGPRwithAPSR_NZCVnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70146, "Length": 37, "Cover_Rate": 0.44047619047619047} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler22", "Func": "DecodeMQQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70147, "Length": 18, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "unsigned", "Register", "=", "QQQQPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler22", "Func": "DecodeMQQQQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70148, "Length": 25, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "unsigned", "Register", "=", "QQQQPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler22", "Func": "DecodeMQQQQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70149, "Length": 26, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "const", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "const", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "const", "unsigned", "Imm12", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "const", "unsigned", "TypeT3", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "sign1", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "sign2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "S", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "sign1", "!=", "sign2", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "DS", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "(", "!", "Check", "(", "DS", ",", "DecodeGPRspRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "||", "(", "!", "Check", "(", "DS", ",", "DecodeGPRspRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "TypeT3", ")", "{", "Inst", ".", "setOpcode", "(", "sign1", "?", "", ":", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm12", ")", ")", ";", "}", "else", "{"], "ground_truth": ["Inst", ".", "setOpcode", "(", "sign1", "?", "", ":", "", ")", ";"], "File": "ARMDisassembler22", "Func": "DecodeT2AddSubSPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70150, "Length": 215, "Cover_Rate": 0.7263513513513513} {"Template_token": ["", "unsigned", "S", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "sign1", "!=", "sign2", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "DS", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "(", "!", "Check", "(", "DS", ",", "DecodeGPRspRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "||", "(", "!", "Check", "(", "DS", ",", "DecodeGPRspRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "TypeT3", ")", "{", "Inst", ".", "setOpcode", "(", "sign1", "?", "", ":", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm12", ")", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "sign1", "?", "", ":", "", ")", ";", "if", "(", "!", "Check", "(", "DS", ",", "DecodeT2SOImm", "(", "Inst", ",", "Imm12", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "DS", ",", "DecodeCCOutOperand", "(", "Inst", ",", "S", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DS", ";"], "ground_truth": ["}"], "File": "ARMDisassembler22", "Func": "DecodeT2AddSubSPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70151, "Length": 170, "Cover_Rate": 0.5743243243243243} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbTableBranch", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "const", "FeatureBitset", "&", "FeatureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "ground_truth": ["unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "File": "ARMDisassembler22", "Func": "DecodeThumbTableBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70152, "Length": 73, "Cover_Rate": 0.503448275862069} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "&&", "!", "FeatureBits", "[", "", "]", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler22", "Func": "DecodeThumbTableBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70153, "Length": 81, "Cover_Rate": 0.5586206896551724} {"Template_token": ["", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "Result", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb232", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "checkDecodedInstruction", "(", "MI", ",", "Size", ",", "Address", ",", "CS", ",", "Insn32", ",", "Result", ")", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "Result", "=", "decodeInstruction", "(", "DecoderTableVFP32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "UpdateThumbVFPPredicate", "(", "Result", ",", "MI", ")", ";", "return", "Result", ";", "}", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableVFPV832", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "Result", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "uint32_t", "NEONLdStInsn", "=", "Insn32", ";", "NEONLdStInsn", "&=", "", ";", "NEONLdStInsn", "|=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "uint32_t", "NEONDataInsn", "=", "Insn32", ";", "NEONDataInsn", "&=", "", ";", "NEONDataInsn", "|=", "(", "NEONDataInsn", "&", "", ")", ">>", "", ";", "NEONDataInsn", "|=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONData32", ",", "MI", ",", "NEONDataInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "uint32_t", "NEONCryptoInsn", "=", "Insn32", ";", "NEONCryptoInsn", "&=", "", ";", "NEONCryptoInsn", "|=", "(", "NEONCryptoInsn", "&", "", ")", ">>", "", ";", "NEONCryptoInsn", "|=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTablev8Crypto32", ",", "MI", ",", "NEONCryptoInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "Result", ";", "}", "uint32_t", "NEONv8Insn", "=", "Insn32", ";", "NEONv8Insn", "&=", "", ";"], "ground_truth": ["Result", "=", "decodeInstruction", "(", "DecoderTablev8NEON32", ",", "MI", ",", "NEONv8Insn", ",", "Address", ",", "this", ",", "STI", ")", ";"], "File": "ARMDisassembler22", "Func": "getThumbInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70154, "Length": 472, "Cover_Rate": 0.43302752293577984} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "featureBits", "[", "", "]", "&&", "!", "featureBits", "[", "", "]", ")", "{", "if", "(", "Rt", "==", "", "||", "Rt", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ";", "}", "else", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler23", "Func": "DecodeForVMRSandVMSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70155, "Length": 100, "Cover_Rate": 0.6289308176100629} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "{"], "ground_truth": ["if", "(", "Mask", "!=", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler23", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70156, "Length": 121, "Cover_Rate": 0.3538011695906433} {"Template_token": ["", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "{", "if", "(", "Mask", "!=", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "if", "(", "Mask", "==", "", "||", "(", "Mask", "!=", "", "&&", "ValLow", ">", "", ")", "||", "(", "!", "(", "FeatureBits", "[", "", "]", ")", "&&", "(", "Mask", "&", "", ")", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "}", "}", "else", "{", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "File": "ARMDisassembler23", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70157, "Length": 124, "Cover_Rate": 0.36257309941520466} {"Template_token": ["", "}", "unsigned", "Opcode", "=", "decodeThumbSideEffect", "(", "IsThumb2", ",", "insn", ")", ";", "if", "(", "Thumb2PreloadOpcodeNoPCI", "(", "Opcode", ")", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ")", "Opcode", "=", "T2Morph2Preload2PCI", "(", "Opcode", ")", ";", "Format", "Format", "=", "Formats", "[", "Opcode", "]", ";", "Size", "=", "IsThumb2", "?", "", ":", "", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "", "<<", "Opcode", "<<", "", "<<", "", "(", "Opcode", ")", "<<", "", "<<", "stringForFormat", "(", "Format", ")", "<<", "'('", "<<", "(", "int", ")", "Format", "<<", "", ";", "showBitVector", "(", "errs", "(", ")", ",", "insn", ")", ";", "}", ")", ";", "BasicMCBuilder", "*", "Builder", "=", "CreateMCBuilder", "(", "Opcode", ",", "Format", ")", ";", "if", "(", "!", "Builder", ")", "return", "false", ";", "Builder", "->", "SetSession", "(", "const_cast", "<", "Session", "*", ">", "(", "&", "SO", ")", ")", ";", "if", "(", "!", "Builder", "->", "Build", "(", "MI", ",", "insn", ")", ")", "return", "false", ";"], "ground_truth": ["delete", "Builder", ";"], "File": "ARMDisassembler24", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70160, "Length": 150, "Cover_Rate": 0.45592705167173253} {"Template_token": ["", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "ARMDisassembler24", "Func": "T2Morph2LoadLiteral", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70161, "Length": 109, "Cover_Rate": 0.5317073170731708} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "coproc", "==", "", "||", "coproc", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "uint64_t", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "if", "(", "(", "featureBits", "&", "", ")", "&&", "(", "coproc", "!=", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "coproc", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CRd", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "imm", "=", "", "(", "U", "?", "", ":", "", ",", "imm", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "imm", "|=", "U", "<<", "", ";", "default", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassembler26", "Func": "DecodeCopMemInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70162, "Length": 317, "Cover_Rate": 0.39232673267326734} {"Template_token": ["", "static", "DecodeStatus", "DecodeCoprocessor", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "Val", "==", "", "||", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler26", "Func": "DecodeCoprocessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70163, "Length": 35, "Cover_Rate": 0.35353535353535354} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Vd", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "regs", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "regs", "=", "regs", ">>", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}"], "File": "ARMDisassembler27", "Func": "DecodeDPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70165, "Length": 106, "Cover_Rate": 0.8153846153846154} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}"], "File": "ARMDisassembler27", "Func": "DecodeDPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70166, "Length": 45, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "pred", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mask", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler27", "Func": "DecodeIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70167, "Length": 35, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "cop", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "opc1", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CRm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler27", "Func": "DecodeMRRC2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70168, "Length": 99, "Cover_Rate": 0.48292682926829267} {"Template_token": ["", "unsigned", "Rt2", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "(", "cop", "&", "~", "", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "cop", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "opc1", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler27", "Func": "DecodeMRRC2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70169, "Length": 88, "Cover_Rate": 0.4292682926829268} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}"], "File": "ARMDisassembler27", "Func": "DecodeSPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70170, "Length": 69, "Cover_Rate": 0.5564516129032258} {"Template_token": ["", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Rt", "==", "Rn", "||", "Rn", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler27", "Func": "DecodeSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70171, "Length": 153, "Cover_Rate": 0.7320574162679426} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Rt", "==", "Rn", "||", "Rn", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler27", "Func": "DecodeSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70172, "Length": 113, "Cover_Rate": 0.5406698564593302} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "imm", "<<", "", ")", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler27", "Func": "DecodeT2BInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70174, "Length": 54, "Cover_Rate": 0.3624161073825503} {"Template_token": ["", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeThumb2Instruction16", "(", "MI", ",", "insn16", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "result", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Firstcond", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Mask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "ITBlock", ".", "setITState", "(", "Firstcond", ",", "Mask", ")", ";", "}", "return", "result", ";", "}", "if", "(", "Region", ".", "readBytes", "(", "Address", ",", "", ",", "(", "uint8_t", "*", ")", "bytes", ",", "NULL", ")", "==", "-", "", ")", "{", "Size", "=", "", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "insn32", "=", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", ";", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeThumbInstruction32", "(", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeThumb2Instruction32", "(", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeVFPInstruction32", "(", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "UpdateThumbVFPPredicate", "(", "MI", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeNEONDupInstruction32", "(", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "if", "(", "fieldFromInstruction32", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{"], "ground_truth": ["MI", ".", "clear", "(", ")", ";"], "File": "ARMDisassembler27", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70176, "Length": 425, "Cover_Rate": 0.5434782608695652} {"Template_token": ["", "unsigned", "SysM", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "R", ")", "{", "if", "(", "SysM", "==", "", "||", "SysM", "==", "", "||", "SysM", "==", "", "||", "SysM", "==", "", "||", "SysM", "==", "", "||", "SysM", "==", "", ")", "return", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "if", "(", "SysM", "!=", "", "&&", "SysM", "!=", "", "&&", "SysM", "!=", "", "&&", "SysM", "!=", "", "&&", "SysM", "!=", "", "&&", "SysM", "!=", "", "&&", "SysM", "!=", "", ")", "return", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["}"], "File": "ARMDisassembler28", "Func": "DecodeBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70177, "Length": 88, "Cover_Rate": 0.6376811594202898} {"Template_token": ["", "if", "(", "!", "(", "FeatureBits", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "(", "FeatureBits", "&", "", ")", ")", "{", "if", "(", "Mask", "!=", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "if", "(", "Mask", "==", "", "||", "(", "Mask", "!=", "", "&&", "ValLow", ">", "", ")", "||", "(", "!", "(", "FeatureBits", "&", "", ")", "&&", "(", "Mask", "&", "", ")", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "}", "}", "else", "{", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler28", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70178, "Length": 141, "Cover_Rate": 0.5381679389312977} {"Template_token": ["", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "Rt", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "!", "add", ")", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "hasV7Ops", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler28", "Func": "DecodeT2LoadImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70179, "Length": 148, "Cover_Rate": 0.3169164882226981} {"Template_token": ["", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "hasV7Ops", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "U", ")", "{", "if", "(", "imm", "==", "", ")", "imm", "=", "INT32_MIN", ";"], "ground_truth": ["else", "imm", "=", "-", "imm", ";"], "File": "ARMDisassembler28", "Func": "DecodeT2LoadLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70180, "Length": 79, "Cover_Rate": 0.3015267175572519} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2ShifterImmOperand", "(", "MCInst", "&", "Inst", ",", "uint32_t", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler28", "Func": "DecodeT2ShifterImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70181, "Length": 27, "Cover_Rate": 0.4909090909090909} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}"], "File": "ARMDisassembler28", "Func": "DecodeVLD4DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70183, "Length": 150, "Cover_Rate": 0.36764705882352944} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler28", "Func": "DecodeVLD4DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70184, "Length": 174, "Cover_Rate": 0.4264705882352941} {"Template_token": ["", "~", "Disassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassembler28", "Func": "~ARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70186, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "~", "Disassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassembler28", "Func": "~ARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70187, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "~", "ThumbDisassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassembler28", "Func": "~ThumbDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70188, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "~", "ThumbDisassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassembler28", "Func": "~ThumbDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70189, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler30", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70190, "Length": 102, "Cover_Rate": 0.4358974358974359} {"Template_token": ["", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler30", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70191, "Length": 93, "Cover_Rate": 0.3974358974358974} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler30", "Func": "DecodeVMOVSRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70192, "Length": 162, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "(", "FeatureBits", "[", "", "]", ")", "!=", "", ")", "S", "=", "SoftFail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", "&&", "!", "ITBlock", ".", "instrLastInITBlock", "(", ")", ")", "S", "=", "SoftFail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "(", "!", "isVectorPredicable", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "VPTBlock", ".", "instrInVPTBlock", "(", ")", ")", "||", "(", "isVectorPredicable", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "ITBlock", ".", "instrInITBlock", "(", ")", ")", ")", "S", "=", "SoftFail", ";", "unsigned", "CC", "=", "", ";", "unsigned", "VCC", "=", "", ";", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "{", "CC", "=", "ITBlock", ".", "getITCC", "(", ")", ";", "ITBlock", ".", "advanceITState", "(", ")", ";", "}", "else", "if", "(", "VPTBlock", ".", "instrInVPTBlock", "(", ")", ")", "{", "VCC", "=", "VPTBlock", ".", "getVPTPred", "(", ")", ";", "VPTBlock", ".", "advanceVPTState", "(", ")", ";", "}", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "MCInst", "::", "iterator", "CCI", "=", "MI", ".", "begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "CCI", ")", "{", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", "||", "CCI", "==", "MI", ".", "end", "(", ")", ")", "break", ";", "}", "if", "(", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")", ")", "{", "CCI", "=", "MI", ".", "insert", "(", "CCI", ",", "MCOperand", "::", "createImm", "(", "CC", ")", ")", ";", "++", "CCI", ";"], "ground_truth": ["if", "(", "CC", "==", "", ")", "MI", ".", "insert", "(", "CCI", ",", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler33", "Func": "AddThumbPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70193, "Length": 305, "Cover_Rate": 0.4326241134751773} {"Template_token": ["", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ")", "return", "MCDisassembler", "::", "SoftFail", ";", "return", "Result", ";", "default", ":", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMDisassembler34", "Func": "checkDecodedInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70194, "Length": 67, "Cover_Rate": 0.39644970414201186} {"Template_token": ["", "else", "DecVal", "=", "(", "Val", "<<", "", ")", ";"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "DecVal", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "isNeg", "?", "-", "DecVal", ":", "DecVal", ")", ")", ";"], "File": "ARMDisassembler34", "Func": "DecodeBFLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70195, "Length": 48, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "Val", "==", "", "||", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "if", "(", "featureBits", "[", "", "]", "&&", "!", "(", "Val", "==", "", "||", "Val", "==", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "featureBits", "[", "", "]", "&&", "(", "(", "Val", "&", "", ")", "==", "", "||", "(", "Val", "&", "", ")", "==", "", "||", "(", "Val", "&", "", ")", "==", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler34", "Func": "DecodeCoprocessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70196, "Length": 115, "Cover_Rate": 0.8214285714285714} {"Template_token": ["", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";"], "ground_truth": ["if", "(", "featureBits", "[", "", "]", "&&", "!", "(", "Val", "==", "", "||", "Val", "==", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler34", "Func": "DecodeCoprocessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70197, "Length": 45, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "RegNo", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";", "}", "if", "(", "RegNo", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ")", ";"], "File": "ARMDisassembler34", "Func": "DecodeGPRwithZRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70198, "Length": 60, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeBFLabelOperand", "<", "false", ",", "true", ",", "", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ",", "Address", ",", "Decoder", ")", ")", "||", "!", "Check", "(", "S", ",", "DecodeBFLabelOperand", "<", "false", ",", "false", ",", "", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "{", "uint32_t", "CanonicalLCTP", "=", "", ",", "SBZMask", "=", "", ";", "if", "(", "(", "Insn", "&", "~", "SBZMask", ")", "!=", "CanonicalLCTP", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Insn", "!=", "CanonicalLCTP", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler34", "Func": "DecodeLOLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70199, "Length": 245, "Cover_Rate": 0.6171284634760705} {"Template_token": ["", "int", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "if", "(", "imm", "==", "", ")", "imm", "=", "INT32_MIN", ";", "else", "imm", "*=", "-", "", ";", "}"], "ground_truth": ["if", "(", "imm", "!=", "INT32_MIN", ")", "imm", "<<=", "shift", ";"], "File": "ARMDisassembler34", "Func": "DecodeMveAddrModeQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70200, "Length": 76, "Cover_Rate": 0.5801526717557252} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "RdaHi", "==", "", ")", "{", "unsigned", "Rda", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rda", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rda", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler34", "Func": "DecodeMVEOverlappingLongShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70201, "Length": 154, "Cover_Rate": 0.4463768115942029} {"Template_token": ["", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rda", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rda", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodetGPREvenRegisterClass", "(", "Inst", ",", "RdaLo", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler34", "Func": "DecodeMVEOverlappingLongShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70202, "Length": 147, "Cover_Rate": 0.4260869565217391} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2Imm7", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "int", "imm", "=", "Val", "&", "", ";", "if", "(", "Val", "==", "", ")", "imm", "=", "INT32_MIN", ";", "else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "!=", "INT32_MIN", ")", "imm", "<<=", "shift", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler34", "Func": "DecodeT2Imm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70203, "Length": 79, "Cover_Rate": 0.9875} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "imm", "=", "INT32_MIN", ";", "else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "!=", "INT32_MIN", ")", "imm", "<<=", "shift", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler34", "Func": "DecodeT2Imm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70204, "Length": 52, "Cover_Rate": 0.65} {"Template_token": ["", "}", ";", "const", "DecodeTable", "Tables", "[", "]", "=", "{", "{", "DecoderTableVFP32", ",", "false", "}", ",", "{", "DecoderTableVFPV832", ",", "false", "}", ",", "{", "DecoderTableNEONData32", ",", "true", "}", ",", "{", "DecoderTableNEONLoadStore32", ",", "true", "}", ",", "{", "DecoderTableNEONDup32", ",", "true", "}", ",", "{", "DecoderTablev8NEON32", ",", "false", "}", ",", "{", "DecoderTablev8Crypto32", ",", "false", "}", ",", "}", ";", "for", "(", "auto", "Table", ":", "Tables", ")", "{", "Result", "=", "decodeInstruction", "(", "Table", ".", "P", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "if", "(", "Table", ".", "DecodePred", "&&", "!", "DecodePredicateOperand", "(", "MI", ",", "", ",", "Address", ",", "this", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "Result", ";"], "File": "ARMDisassembler34", "Func": "getARMInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70205, "Length": 119, "Cover_Rate": 0.3342696629213483} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheLETarget", "(", ")", ",", "createDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheBETarget", "(", ")", ",", "createDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheThumbLETarget", "(", ")", ",", "createDisassembler", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheThumbBETarget", "(", ")", ",", "createDisassembler", ")", ";"], "File": "ARMDisassembler34", "Func": "LLVMInitializeARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70209, "Length": 44, "Cover_Rate": 0.88} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheBETarget", "(", ")", ",", "createDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheThumbLETarget", "(", ")", ",", "createDisassembler", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheThumbBETarget", "(", ")", ",", "createDisassembler", ")", ";"], "File": "ARMDisassembler34", "Func": "LLVMInitializeARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70210, "Length": 33, "Cover_Rate": 0.66} {"Template_token": ["", "if", "(", "Rd", "==", "Rn", "||", "Rd", "==", "Rt", "||", "Rd", "==", "Rt", "+", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler36", "Func": "DecodeDoubleRegStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70211, "Length": 123, "Cover_Rate": 0.5061728395061729} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "addr", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "addr", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "addr", "|=", "Rn", "<<", "", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "!", "load", ")", "{"], "File": "ARMDisassembler36", "Func": "DecodeT2LdStPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70212, "Length": 80, "Cover_Rate": 0.3864734299516908} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2BInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "imm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "imm", "<<", "", ")", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler37", "Func": "DecodeT2BInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70213, "Length": 149, "Cover_Rate": 1.0} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "imm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "imm", "<<", "", ")", ")", ")", ";"], "File": "ARMDisassembler37", "Func": "DecodeT2BInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70214, "Length": 125, "Cover_Rate": 0.8389261744966443} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Op", "=", "", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "Op", "=", "", ";", "bool", "writeback", "=", "(", "P", "==", "", ")", "||", "(", "W", "==", "", ")", ";", "unsigned", "idx_mode", "=", "", ";", "if", "(", "P", "&&", "writeback", ")", "idx_mode", "=", "", ";", "else", "if", "(", "!", "P", "&&", "writeback", ")", "idx_mode", "=", "", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "reg", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["", "Opc", "=", "", ";"], "File": "ARMDisassembler39", "Func": "DecodeAddrMode2IdxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70215, "Length": 269, "Cover_Rate": 0.4088145896656535} {"Template_token": ["", "static", "DecodeStatus", "DecodeAddrMode5FP16Operand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "U", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "U", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "(", "", ",", "imm", ")", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeAddrMode5FP16Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70217, "Length": 108, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "U", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeAddrMode5FP16Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70218, "Length": 67, "Cover_Rate": 0.4855072463768116} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "U", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "(", "", ",", "imm", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "(", "", ",", "imm", ")", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70219, "Length": 79, "Cover_Rate": 0.572463768115942} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "align", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70220, "Length": 72, "Cover_Rate": 0.6486486486486487} {"Template_token": ["", "static", "DecodeStatus", "DecodeAddrMode7Operand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["return", "DecodeGPRRegisterClass", "(", "Inst", ",", "Val", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70221, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "add", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "==", "", "&&", "!", "add", ")", "imm", "=", "INT32_MIN", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "ground_truth": ["if", "(", "Rn", "==", "", ")", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "Address", "+", "imm", "+", "", ",", "Decoder", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70223, "Length": 78, "Cover_Rate": 0.5379310344827586} {"Template_token": ["", "unsigned", "add", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "add", ")", "imm", "*=", "-", "", ";"], "ground_truth": ["if", "(", "imm", "==", "", "&&", "!", "add", ")", "imm", "=", "INT32_MIN", ";"], "File": "ARMDisassembler39", "Func": "DecodeAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70224, "Length": 83, "Cover_Rate": 0.5724137931034483} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeArmMOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70225, "Length": 174, "Cover_Rate": 0.8529411764705882} {"Template_token": ["", "unsigned", "R", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "SysM", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "", "(", "(", "R", "<<", "", ")", "|", "SysM", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70226, "Length": 55, "Cover_Rate": 0.6626506024096386} {"Template_token": ["", "unsigned", "SysM", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "!", "", "(", "(", "R", "<<", "", ")", "|", "SysM", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70227, "Length": 31, "Cover_Rate": 0.37349397590361444} {"Template_token": ["", "static", "DecodeStatus", "DecodeBFAfterTargetOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "uint64_t", "LocImm", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Val", "=", "LocImm", "+", "(", "", "<<", "Val", ")", ";"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "Val", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeBFAfterTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70228, "Length": 78, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "static", "DecodeStatus", "DecodeBFAfterTargetOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "uint64_t", "LocImm", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["Val", "=", "LocImm", "+", "(", "", "<<", "Val", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeBFAfterTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70229, "Length": 44, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Val", "==", "", "&&", "!", "zeroPermitted", ")", "S", "=", "MCDisassembler", "::", "Fail", ";", "uint64_t", "DecVal", ";", "if", "(", "isSigned", ")", "DecVal", "=", "SignExtend32", "<", "size", "+", "", ">", "(", "Val", "<<", "", ")", ";"], "ground_truth": ["else", "DecVal", "=", "(", "Val", "<<", "", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeBFLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70230, "Length": 52, "Cover_Rate": 0.45217391304347826} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "lsb", ">", "msb", ")", "{", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "lsb", "=", "msb", ";", "}", "uint32_t", "msb_mask", "=", "", ";", "if", "(", "msb", "!=", "", ")", "msb_mask", "=", "(", "", "<<", "(", "msb", "+", "", ")", ")", "-", "", ";", "uint32_t", "lsb_mask", "=", "(", "", "<<", "lsb", ")", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "~", "(", "msb_mask", "^", "lsb_mask", ")", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeBitfieldMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70231, "Length": 85, "Cover_Rate": 0.6589147286821705} {"Template_token": ["", "unsigned", "msb", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "lsb", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "lsb", ">", "msb", ")", "{", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "lsb", "=", "msb", ";", "}", "uint32_t", "msb_mask", "=", "", ";", "if", "(", "msb", "!=", "", ")", "msb_mask", "=", "(", "", "<<", "(", "msb", "+", "", ")", ")", "-", "", ";", "uint32_t", "lsb_mask", "=", "(", "", "<<", "lsb", ")", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "~", "(", "msb_mask", "^", "lsb_mask", ")", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeBitfieldMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70232, "Length": 109, "Cover_Rate": 0.8449612403100775} {"Template_token": ["", "if", "(", "pred", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70233, "Length": 73, "Cover_Rate": 0.3348623853211009} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70234, "Length": 69, "Cover_Rate": 0.3165137614678899} {"Template_token": ["", "if", "(", "Val", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeCCOutOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70235, "Length": 35, "Cover_Rate": 0.6140350877192983} {"Template_token": ["", "if", "(", "Val", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeCCOutOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70236, "Length": 35, "Cover_Rate": 0.6140350877192983} {"Template_token": ["", "static", "DecodeStatus", "DecodeCLRMGPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeCLRMGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70237, "Length": 31, "Cover_Rate": 0.45588235294117646} {"Template_token": ["", "if", "(", "Val", "==", "", "||", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";"], "ground_truth": ["if", "(", "!", "isValidCoprocessorNumber", "(", "Val", ",", "featureBits", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeCoprocessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70238, "Length": 52, "Cover_Rate": 0.5777777777777777} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{"], "File": "ARMDisassembler39", "Func": "DecodeCPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70239, "Length": 97, "Cover_Rate": 0.31596091205211724} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRPairRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeDoubleRegLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70240, "Length": 127, "Cover_Rate": 0.8410596026490066} {"Template_token": ["", "if", "(", "Rn", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRPairRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeDoubleRegLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70241, "Length": 88, "Cover_Rate": 0.5827814569536424} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rn", "==", "", "||", "Rd", "==", "Rn", "||", "Rd", "==", "Rt", "||", "Rd", "==", "Rt", "+", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRPairRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeDoubleRegStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70242, "Length": 98, "Cover_Rate": 0.48756218905472637} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeDPairSpacedRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70243, "Length": 18, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeDPairSpacedRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70244, "Length": 18, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "if", "(", "RegNo", ">", "", "||", "(", "!", "hasD32", "&&", "RegNo", ">", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "DPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeDPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70245, "Length": 45, "Cover_Rate": 0.45918367346938777} {"Template_token": ["", "unsigned", "regs", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "regs", "==", "", "||", "regs", ">", "", "||", "(", "Vd", "+", "regs", ")", ">", "", ")", "{", "regs", "=", "Vd", "+", "regs", ">", "", "?", "", "-", "Vd", ":", "regs", ";", "regs", "=", "std", "::", "max", "(", "", ",", "regs", ")", ";", "regs", "=", "std", "::", "min", "(", "", ",", "regs", ")", ";"], "ground_truth": ["S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler39", "Func": "DecodeDPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70246, "Length": 73, "Cover_Rate": 0.3924731182795699} {"Template_token": ["", "regs", "=", "Vd", "+", "regs", ">", "", "?", "", "-", "Vd", ":", "regs", ";", "regs", "=", "std", "::", "max", "(", "", ",", "regs", ")", ";", "regs", "=", "std", "::", "min", "(", "", ",", "regs", ")", ";", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeDPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70247, "Length": 111, "Cover_Rate": 0.5967741935483871} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "DecodeDPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeDPR_8RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70248, "Length": 23, "Cover_Rate": 0.5227272727272727} {"Template_token": ["", "static", "DecodeStatus", "DecodeDPR_VFP2RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeDPR_VFP2RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70250, "Length": 31, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "break", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "featureBits", "[", "", "]", "&&", "!", "featureBits", "[", "", "]", ")", "{", "if", "(", "Rt", "==", "", "||", "Rt", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ";", "}", "else", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "break", ";", "}", "if", "(", "featureBits", "[", "", "]", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "else", "{"], "ground_truth": ["unsigned", "pred", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeForVMRSandVMSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70251, "Length": 211, "Cover_Rate": 0.6452599388379205} {"Template_token": ["", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeGPRnopcRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70252, "Length": 20, "Cover_Rate": 0.3389830508474576} {"Template_token": ["", "if", "(", "RegNo", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeGPRnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70253, "Length": 32, "Cover_Rate": 0.5423728813559322} {"Template_token": ["", "if", "(", "RegNo", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70254, "Length": 28, "Cover_Rate": 0.4745762711864407} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegisterPair", ")", ")", ";", "if", "(", "(", "RegNo", "&", "", ")", "||", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "SoftFail", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeGPRPairnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70255, "Length": 35, "Cover_Rate": 0.4605263157894737} {"Template_token": ["", "unsigned", "RegisterPair", "=", "GPRPairDecoderTable", "[", "RegNo", "/", "", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegisterPair", ")", ")", ";", "if", "(", "(", "RegNo", "&", "", ")", "||", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "SoftFail", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeGPRPairnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70256, "Length": 45, "Cover_Rate": 0.5921052631578947} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "RegNo", "&", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRPairRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70257, "Length": 23, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "unsigned", "RegisterPair", "=", "GPRPairDecoderTable", "[", "RegNo", "/", "", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegisterPair", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRPairRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70258, "Length": 25, "Cover_Rate": 0.32894736842105265} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["unsigned", "Register", "=", "GPRDecoderTable", "[", "RegNo", "]", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70259, "Length": 19, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeGPRspRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70260, "Length": 18, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "if", "(", "RegNo", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeGPRwithAPSRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70261, "Length": 25, "Cover_Rate": 0.33783783783783783} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "RegNo", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRwithAPSRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70262, "Length": 31, "Cover_Rate": 0.4189189189189189} {"Template_token": ["", "return", "MCDisassembler", "::", "Success", ";", "}", "unsigned", "Register", "=", "GPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "if", "(", "RegNo", "==", "", ")", "return", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRwithAPSR_NZCVnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70263, "Length": 42, "Cover_Rate": 0.5} {"Template_token": ["", "}", "unsigned", "Register", "=", "GPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "ground_truth": ["if", "(", "RegNo", "==", "", ")", "return", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRwithAPSR_NZCVnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70264, "Length": 32, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "RegNo", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Check", "(", "S", ",", "DecodeGPRwithZRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRwithZRnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70265, "Length": 34, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "static", "DecodeStatus", "DecodeGPRwithZRnospRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRwithZRnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70266, "Length": 27, "Cover_Rate": 0.46551724137931033} {"Template_token": ["", "if", "(", "RegNo", "==", "", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRwithZRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70267, "Length": 34, "Cover_Rate": 0.38202247191011235} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";", "}", "if", "(", "RegNo", "==", "", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";"], "ground_truth": ["Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRwithZRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70268, "Length": 49, "Cover_Rate": 0.550561797752809} {"Template_token": ["", "unsigned", "imm8", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";", "const", "FeatureBitset", "&", "FeatureBits", "=", "Dis", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm8", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imm8", "==", "", "&&", "pred", "!=", "", "&&", "(", "(", "FeatureBits", "[", "", "]", ")", "!=", "", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeHINTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70269, "Length": 116, "Cover_Rate": 0.7733333333333333} {"Template_token": ["", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm8", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";", "const", "FeatureBitset", "&", "FeatureBits", "=", "Dis", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm8", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imm8", "==", "", "&&", "pred", "!=", "", "&&", "(", "(", "FeatureBits", "[", "", "]", ")", "!=", "", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeHINTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70270, "Length": 127, "Cover_Rate": 0.8466666666666667} {"Template_token": ["", "return", "DecodeSPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeHPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70271, "Length": 13, "Cover_Rate": 0.3939393939393939} {"Template_token": ["", "static", "DecodeStatus", "DecodeHPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["return", "DecodeSPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeHPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70272, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeInstSyncBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70273, "Length": 18, "Cover_Rate": 0.36} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeInstSyncBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70274, "Length": 18, "Cover_Rate": 0.36} {"Template_token": ["", "unsigned", "BitsAboveLowBit", "=", "", "&", "(", "-", "LowBit", "<<", "", ")", ";", "mask", "^=", "BitsAboveLowBit", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "pred", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "mask", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70275, "Length": 45, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "Rm", "|=", "(", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "Cond", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "!=", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeLDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70276, "Length": 98, "Cover_Rate": 0.41350210970464135} {"Template_token": ["", "if", "(", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "!=", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrMode7Operand", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodePostIdxReg", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeLDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70277, "Length": 119, "Cover_Rate": 0.5021097046413502} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrModeImm12Operand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeLDRPreImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70278, "Length": 174, "Cover_Rate": 0.8018433179723502} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeLDRPreImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70279, "Length": 90, "Cover_Rate": 0.4147465437788018} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSORegMemOperand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeLDRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70280, "Length": 221, "Cover_Rate": 0.91701244813278} {"Template_token": ["", "static", "DecodeStatus", "DecodeLOLoop", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "S", ";", "unsigned", "Imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeBFLabelOperand", "<", "false", ",", "true", ",", "true", ",", "", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ",", "Address", ",", "Decoder", ")", ")", "||", "!", "Check", "(", "S", ",", "DecodeBFLabelOperand", "<", "false", ",", "false", ",", "true", ",", "", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeLOLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70281, "Length": 226, "Cover_Rate": 0.5635910224438903} {"Template_token": ["", "static", "DecodeStatus", "DecodeLongShiftOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Val", "==", "", ")", "Val", "=", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeLongShiftOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70282, "Length": 52, "Cover_Rate": 0.9811320754716981} {"Template_token": ["", "static", "DecodeStatus", "DecodeMemBarrierOption", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "Val", "&", "~", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeMemBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70283, "Length": 50, "Cover_Rate": 1.0} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeMemBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70284, "Length": 17, "Cover_Rate": 0.34} {"Template_token": ["", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "==", "", ")", "{", "if", "(", "!", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "==", "", "&&", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "==", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", ")", ";", "return", "S", ";", "}", "return", "DecodeRFEInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeRegListOperand", "(", "Inst", ",", "reglist", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeMemMultipleWritebackInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70285, "Length": 224, "Cover_Rate": 0.4266666666666667} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeMQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70286, "Length": 18, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "static", "DecodeStatus", "DecodeMQQPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "QQPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeMQQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70287, "Length": 57, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "QQQQPRDecoderTable", "[", "RegNo", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeMQQQQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70288, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "switch", "(", "ValLow", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler39", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70289, "Length": 172, "Cover_Rate": 0.42053789731051344} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler39", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70290, "Length": 131, "Cover_Rate": 0.3202933985330073} {"Template_token": ["", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "int", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "if", "(", "imm", "==", "", ")", "imm", "=", "INT32_MIN", ";", "else", "imm", "*=", "-", "", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeMveAddrModeQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70291, "Length": 78, "Cover_Rate": 0.5777777777777777} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeMveAddrModeRQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70292, "Length": 52, "Cover_Rate": 0.5048543689320388} {"Template_token": ["", "unsigned", "Qd", "=", "(", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "cmode", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";"], "ground_truth": ["if", "(", "cmode", "==", "", "&&", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70293, "Length": 115, "Cover_Rate": 0.5180180180180181} {"Template_token": ["", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "cmode", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "cmode", "==", "", "&&", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70294, "Length": 75, "Cover_Rate": 0.33783783783783783} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rda", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rda", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "return", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Rda", "==", "Rm", ")", "return", "MCDisassembler", "::", "SoftFail", ";", "return", "S", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPREvenRegisterClass", "(", "Inst", ",", "RdaLo", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPROddRegisterClass", "(", "Inst", ",", "RdaHi", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPREvenRegisterClass", "(", "Inst", ",", "RdaLo", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPROddRegisterClass", "(", "Inst", ",", "RdaHi", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "ARMDisassembler39", "Func": "DecodeMVEOverlappingLongShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70295, "Length": 276, "Cover_Rate": 0.6540284360189573} {"Template_token": ["", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPREvenRegisterClass", "(", "Inst", ",", "RdaLo", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPROddRegisterClass", "(", "Inst", ",", "RdaHi", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPREvenRegisterClass", "(", "Inst", ",", "RdaLo", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPROddRegisterClass", "(", "Inst", ",", "RdaHi", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Saturate", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Saturate", ")", ")", ";", "}"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEOverlappingLongShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70296, "Length": 168, "Cover_Rate": 0.3981042654028436} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "start", "+", "Val", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEPairVectorIndexOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70297, "Length": 21, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "unsigned", "Qn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Qn", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Qm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Qd", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEVADCInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70298, "Length": 146, "Cover_Rate": 0.6347826086956522} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRwithZRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "fc", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "predicate_decoder", "(", "Inst", ",", "fc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEVCMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70299, "Length": 132, "Cover_Rate": 0.4342105263157895} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "unsigned", "Qn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "fc", ";", "if", "(", "scalar", ")", "{", "fc", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";"], "ground_truth": ["unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEVCMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70300, "Length": 101, "Cover_Rate": 0.33223684210526316} {"Template_token": ["", "static", "DecodeStatus", "DecodeMveVCTP", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeMveVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70301, "Length": 27, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "DecodeStatus", "DecodeMveVCTP", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeMveVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70302, "Length": 79, "Cover_Rate": 0.9753086419753086} {"Template_token": ["", "static", "DecodeStatus", "DecodeMVEVCVTt1fp", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Qd", "=", "(", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", ";"], "ground_truth": ["unsigned", "Qm", "=", "(", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEVCVTt1fp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70303, "Length": 81, "Cover_Rate": 0.47928994082840237} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeVCVTImmOperand", "(", "Inst", ",", "imm6", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEVCVTt1fp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70304, "Length": 75, "Cover_Rate": 0.4437869822485207} {"Template_token": ["", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Qd", "=", "(", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", ";", "unsigned", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEVMOVDRegtoQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70305, "Length": 99, "Cover_Rate": 0.4057377049180328} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMVEPairVectorIndexOperand", "<", "", ">", "(", "Inst", ",", "index", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeMVEPairVectorIndexOperand", "<", "", ">", "(", "Inst", ",", "index", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEVMOVDRegtoQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70306, "Length": 126, "Cover_Rate": 0.5163934426229508} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMVEPairVectorIndexOperand", "<", "", ">", "(", "Inst", ",", "index", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeMVEPairVectorIndexOperand", "<", "", ">", "(", "Inst", ",", "index", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEVMOVQtoDReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70307, "Length": 102, "Cover_Rate": 0.4636363636363636} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEVPNOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70308, "Length": 31, "Cover_Rate": 0.5254237288135594} {"Template_token": ["", "return", "DecodeMVE_MEM_pre", "(", "Inst", ",", "Val", ",", "Address", ",", "Decoder", ",", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ",", "DecoderGPRRegisterClass", ",", "DecodeT2AddrModeImm7", "<", "shift", ",", "", ">", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeMVE_MEM_2_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70311, "Length": 31, "Cover_Rate": 0.6078431372549019} {"Template_token": ["", "return", "DecodeMVE_MEM_pre", "(", "Inst", ",", "Val", ",", "Address", ",", "Decoder", ",", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ",", "DecodeMQPRRegisterClass", ",", "DecodeMveAddrModeQ", "<", "shift", ">", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeMVE_MEM_3_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70313, "Length": 29, "Cover_Rate": 0.5918367346938775} {"Template_token": ["", "static", "DecodeStatus", "DecodeMVE_MEM_3_pre", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["return", "DecodeMVE_MEM_pre", "(", "Inst", ",", "Val", ",", "Address", ",", "Decoder", ",", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ",", "DecodeMQPRRegisterClass", ",", "DecodeMveAddrModeQ", "<", "shift", ">", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVE_MEM_3_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70314, "Length": 48, "Cover_Rate": 0.9795918367346939} {"Template_token": ["", "static", "inline", "DecodeStatus", "DecodeMVE_MEM_pre", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ",", "unsigned", "Rn", ",", "OperandDecoder", "RnDecoder", ",", "OperandDecoder", "AddrDecoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Qd", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";"], "ground_truth": ["unsigned", "addr", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "|", "(", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "Rn", "<<", "", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVE_MEM_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70315, "Length": 80, "Cover_Rate": 0.5128205128205128} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Qd", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "addr", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "|", "(", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "Rn", "<<", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "RnDecoder", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "AddrDecoder", "(", "Inst", ",", "addr", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeMVE_MEM_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70316, "Length": 126, "Cover_Rate": 0.8076923076923077} {"Template_token": ["", "unsigned", "Vn", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vn", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "q", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";"], "ground_truth": ["unsigned", "rotate", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeNEONComplexLane64Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70317, "Length": 94, "Cover_Rate": 0.3298245614035088} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "add", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70318, "Length": 48, "Cover_Rate": 0.5274725274725275} {"Template_token": ["", "static", "DecodeStatus", "DecodePowerTwoOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Val", "<", "MinLog", "||", "Val", ">", "MaxLog", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "<<", "Val", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodePowerTwoOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70319, "Length": 59, "Cover_Rate": 0.9833333333333333} {"Template_token": ["", "static", "DecodeStatus", "DecodePredicateOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Val", "!=", "", "&&", "!", "Insts", "[", "Inst", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodePredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70320, "Length": 98, "Cover_Rate": 0.6853146853146853} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodePredNoALOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70321, "Length": 18, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeQADDInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70322, "Length": 100, "Cover_Rate": 0.5181347150259067} {"Template_token": ["", "if", "(", "RegNo", ">", "", "||", "(", "RegNo", "&", "", ")", "!=", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "RegNo", ">>=", "", ";", "unsigned", "Register", "=", "QPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70323, "Length": 49, "Cover_Rate": 0.7101449275362319} {"Template_token": ["", "if", "(", "RegNo", ">", "", "||", "(", "RegNo", "&", "", ")", "!=", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "RegNo", ">>=", "", ";", "unsigned", "Register", "=", "QPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70324, "Length": 48, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "Val", "&", "(", "", "<<", "i", ")", ")", "{", "if", "(", "CLRM", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeCLRMGPRRegisterClass", "(", "Inst", ",", "i", ",", "Address", ",", "Decoder", ")", ")", ")", "{", "return", "MCDisassembler", "::", "Fail", ";", "}", "}", "else", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "i", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "NeedDisjointWriteback", "&&", "WritebackReg", "==", "Inst", ".", "end", "(", ")", "[", "-", "", "]", ".", "getReg", "(", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70325, "Length": 124, "Cover_Rate": 0.48249027237354086} {"Template_token": ["", "Code", "=", "", ";", "break", ";", "case", "", ":", "Code", "=", "", ";", "break", ";", "case", "", ":", "Code", "=", "", ";", "break", ";", "case", "", ":", "Code", "=", "", ";", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Code", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeRestrictedFPPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70326, "Length": 52, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "Val", "&", "", ")", "==", "", "?", "", ":", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeRestrictedIPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70327, "Length": 28, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "switch", "(", "Val", "&", "", ")", "{", "case", "", ":", "Code", "=", "", ";", "break", ";", "case", "", ":", "Code", "=", "", ";", "break", ";", "case", "", ":", "Code", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler39", "Func": "DecodeRestrictedSPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70328, "Length": 37, "Cover_Rate": 0.3978494623655914} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "Val", "&", "", ")", "==", "", "?", "", ":", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeRestrictedUPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70329, "Length": 28, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "static", "DecodeStatus", "DecodeRestrictedUPredicateOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "Val", "&", "", ")", "==", "", "?", "", ":", "", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeRestrictedUPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70330, "Length": 42, "Cover_Rate": 0.8076923076923077} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "switch", "(", "mode", ")", "{", "case", "", ":", "mode", "=", "", ";", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "mode", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeRFEInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70331, "Length": 113, "Cover_Rate": 0.8014184397163121} {"Template_token": ["", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "mode", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeRFEInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70332, "Length": 66, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "unsigned", "opc1", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "cop", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "(", "cop", "&", "~", "", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "ARMDisassembler39", "Func": "DecoderForMRRC2AndMCRR2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70333, "Length": 87, "Cover_Rate": 0.3118279569892473} {"Template_token": ["", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "(", "cop", "&", "~", "", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "cop", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "opc1", ")", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CRm", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecoderForMRRC2AndMCRR2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70334, "Length": 196, "Cover_Rate": 0.7025089605734767} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";"], "ground_truth": ["if", "(", "(", "RegNo", "==", "", "&&", "!", "featureBits", "[", "", "]", ")", "||", "RegNo", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler39", "Func": "DecoderGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70335, "Length": 53, "Cover_Rate": 0.5578947368421052} {"Template_token": ["", "const", "FeatureBitset", "&", "FeatureBits", "=", "Dis", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "if", "(", "!", "FeatureBits", "[", "", "]", "||", "!", "FeatureBits", "[", "", "]", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", "||", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", "||", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler39", "Func": "DecodeSETPANInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70336, "Length": 93, "Cover_Rate": 0.5284090909090909} {"Template_token": ["", "static", "DecodeStatus", "DecodeSETPANInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";", "const", "FeatureBitset", "&", "FeatureBits", "=", "Dis", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";"], "ground_truth": ["if", "(", "!", "FeatureBits", "[", "", "]", "||", "!", "FeatureBits", "[", "", "]", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeSETPANInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70337, "Length": 88, "Cover_Rate": 0.5} {"Template_token": ["", "static", "DecodeStatus", "DecodeShiftRight16Imm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "Val", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeShiftRight16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70339, "Length": 34, "Cover_Rate": 0.85} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeShiftRight32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70341, "Length": 20, "Cover_Rate": 0.5} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeShiftRight64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70342, "Length": 20, "Cover_Rate": 0.5} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeShiftRight8Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70344, "Length": 20, "Cover_Rate": 0.5} {"Template_token": ["", "static", "DecodeStatus", "DecodeShiftRight8Imm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "Val", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeShiftRight8Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70345, "Length": 34, "Cover_Rate": 0.85} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Ra", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeSMLAInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70346, "Length": 75, "Cover_Rate": 0.32751091703056767} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Ra", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeSMLAInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70347, "Length": 126, "Cover_Rate": 0.5502183406113537} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "type", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Shift", "=", "", ";", "switch", "(", "type", ")", "{", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":", "Shift", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler39", "Func": "DecodeSORegImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70348, "Length": 107, "Cover_Rate": 0.5602094240837696} {"Template_token": ["", "ShOp", "=", "", ";", "break", ";", "case", "", ":", "ShOp", "=", "", ";", "break", ";", "}", "if", "(", "ShOp", "==", "", "&&", "imm", "==", "", ")", "ShOp", "=", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "shift", ";", "if", "(", "U", ")", "shift", "=", "", "(", "", ",", "imm", ",", "ShOp", ")", ";", "else", "shift", "=", "", "(", "", ",", "imm", ",", "ShOp", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "shift", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeSORegMemOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70349, "Length": 124, "Cover_Rate": 0.46616541353383456} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rs", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Shift", "=", "", ";", "switch", "(", "type", ")", "{", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":", "Shift", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler39", "Func": "DecodeSORegRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70350, "Length": 88, "Cover_Rate": 0.4731182795698925} {"Template_token": ["", "static", "DecodeStatus", "DecodeSPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeSPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70351, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "unsigned", "regs", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "regs", "==", "", "||", "(", "Vd", "+", "regs", ")", ">", "", ")", "{", "regs", "=", "Vd", "+", "regs", ">", "", "?", "", "-", "Vd", ":", "regs", ";", "regs", "=", "std", "::", "max", "(", "", ",", "regs", ")", ";", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeSPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70352, "Length": 131, "Cover_Rate": 0.7660818713450293} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeSPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70353, "Length": 72, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "static", "DecodeStatus", "DecodeSPR_8RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeSPR_8RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70354, "Length": 31, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrModeImm12Operand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeSTRPreImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70355, "Length": 75, "Cover_Rate": 0.3456221198156682} {"Template_token": ["", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrModeImm12Operand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeSTRPreImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70356, "Length": 140, "Cover_Rate": 0.6451612903225806} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeSORegMemOperand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeSTRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70357, "Length": 169, "Cover_Rate": 0.7788018433179723} {"Template_token": ["", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Rt", "==", "Rn", "||", "Rn", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70358, "Length": 176, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2AddrModeImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70359, "Length": 39, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2AddrModeImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70360, "Length": 51, "Cover_Rate": 0.5604395604395604} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Rn", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70361, "Length": 43, "Cover_Rate": 0.3233082706766917} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "WriteBack", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm7", "<", "shift", ">", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2AddrModeImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70362, "Length": 109, "Cover_Rate": 0.7956204379562044} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "WriteBack", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm7", "<", "shift", ">", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2AddrModeImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70363, "Length": 109, "Cover_Rate": 0.7956204379562044} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2AddrModeImm7s4", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm7S4", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2AddrModeImm7s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70364, "Length": 99, "Cover_Rate": 0.9611650485436893} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2AddrModeImm7s4", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm7S4", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeT2AddrModeImm7s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70365, "Length": 103, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm8S4", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2AddrModeImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70366, "Length": 51, "Cover_Rate": 0.49514563106796117} {"Template_token": ["", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2AddrModeSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70367, "Length": 66, "Cover_Rate": 0.3905325443786982} {"Template_token": ["", "unsigned", "sign1", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "sign2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "sign1", "!=", "sign2", ")", "return", "MCDisassembler", "::", "Fail", ";", "const", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "assert", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "DecodeStatus", "S", "=", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ";", "unsigned", "Val", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "ground_truth": ["Val", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2Adr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70368, "Length": 100, "Cover_Rate": 0.5235602094240838} {"Template_token": ["", "DecodeStatus", "Status", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "S", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "J1", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "J2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "I1", "=", "!", "(", "J1", "^", "S", ")", ";", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "imm10", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm11", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "tmp", "=", "(", "S", "<<", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", "|", "(", "imm10", "<<", "", ")", "|", "imm11", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm32", ")", ")", ";", "return", "Status", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeT2BInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70369, "Length": 167, "Cover_Rate": 0.893048128342246} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "Val", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeT2BROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70370, "Length": 52, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "mode", ")", ")", ";", "if", "(", "iflags", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "int", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "imm", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2CPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70372, "Length": 159, "Cover_Rate": 0.5598591549295775} {"Template_token": ["", "unsigned", "Opcode", "=", "", ";", "if", "(", "imm", "==", "", ")", "{", "Opcode", "=", "", ";", "}", "else", "if", "(", "imm", "==", "", ")", "{", "Opcode", "=", "", ";", "}", "else", "if", "(", "imm", "==", "", ")", "{", "Opcode", "=", "", ";"], "ground_truth": ["}", "else", "if", "(", "imm", "==", "", ")", "{"], "File": "ARMDisassembler39", "Func": "DecodeT2HintSpaceInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70373, "Length": 51, "Cover_Rate": 0.38345864661654133} {"Template_token": ["", "else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";"], "ground_truth": ["if", "(", "imm", "!=", "INT32_MIN", ")", "imm", "*=", "(", "", "<<", "shift", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2Imm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70374, "Length": 29, "Cover_Rate": 0.34523809523809523} {"Template_token": ["", "else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "!=", "INT32_MIN", ")", "imm", "*=", "(", "", "<<", "shift", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2Imm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70375, "Length": 46, "Cover_Rate": 0.5476190476190477} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2Imm7S4", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "Val", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "INT32_MIN", ")", ")", ";", "else", "{", "int", "imm", "=", "Val", "&", "", ";", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", "*", "", ")", ")", ";", "}", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeT2Imm7S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70376, "Length": 82, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "imm", "=", "INT32_MIN", ";"], "ground_truth": ["else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2Imm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70377, "Length": 25, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "int", "imm", "=", "Val", "&", "", ";", "if", "(", "Val", "==", "", ")", "imm", "=", "INT32_MIN", ";", "else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2Imm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70378, "Length": 44, "Cover_Rate": 0.6285714285714286} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2Imm8S4", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "Val", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "INT32_MIN", ")", ")", ";", "else", "{", "int", "imm", "=", "Val", "&", "", ";", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", "*", "", ")", ")", ";", "}"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2Imm8S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70379, "Length": 81, "Cover_Rate": 0.9878048780487805} {"Template_token": ["", "int", "imm", "=", "Val", "&", "", ";", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", "*", "", ")", ")", ";", "}"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2Imm8S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70380, "Length": 41, "Cover_Rate": 0.5} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2LdStPre", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "addr", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "addr", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "addr", "|=", "Rn", "<<", "", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "Rt", "==", "", ")", "Inst", ".", "setOpcode", "(", "", ")", ";", "else", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "load", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "load", ")", "{"], "File": "ARMDisassembler39", "Func": "DecodeT2LdStPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70381, "Length": 280, "Cover_Rate": 0.7671232876712328} {"Template_token": ["", "if", "(", "Rn", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "Rt", "==", "", ")", "Inst", ".", "setOpcode", "(", "", ")", ";", "else", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "load", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2LdStPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70382, "Length": 181, "Cover_Rate": 0.4958904109589041} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "Rt", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "hasV7Ops", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "if", "(", "!", "hasV7Ops", "||", "!", "hasMP", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeImm12", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2LoadImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70383, "Length": 182, "Cover_Rate": 0.41935483870967744} {"Template_token": ["", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "Rt", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "!", "add", ")", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "hasV7Ops", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "if", "(", "!", "hasV7Ops", "||", "!", "hasMP", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "ARMDisassembler39", "Func": "DecodeT2LoadImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70384, "Length": 191, "Cover_Rate": 0.40552016985138006} {"Template_token": ["", "unsigned", "imm", "=", "", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";"], "ground_truth": ["imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2MOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70385, "Length": 65, "Cover_Rate": 0.3282828282828283} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2ShifterImmOperand", "(", "MCInst", "&", "Inst", ",", "uint32_t", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Val", "==", "", ")", "S", "=", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2ShifterImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70387, "Length": 54, "Cover_Rate": 0.9818181818181818} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2SOImm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "unsigned", "ctrl", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "ctrl", "==", "", ")", "{", "unsigned", "byte", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "switch", "(", "byte", ")", "{", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "imm", "<<", "", ")", "|", "imm", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", "|", "imm", ")", ")", ";", "break", ";", "}", "}", "else", "{"], "ground_truth": ["unsigned", "unrot", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "|", "", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70388, "Length": 188, "Cover_Rate": 0.7768595041322314} {"Template_token": ["", "if", "(", "ctrl", "==", "", ")", "{", "unsigned", "byte", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "switch", "(", "byte", ")", "{", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "imm", "<<", "", ")", "|", "imm", ")", ")", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler39", "Func": "DecodeT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70389, "Length": 79, "Cover_Rate": 0.32644628099173556} {"Template_token": ["", "addr", "|=", "(", "U", "<<", "", ")", "|", "(", "Rn", "<<", "", ")", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeImm8s4", "(", "Inst", ",", "addr", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2STRDPreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70390, "Length": 133, "Cover_Rate": 0.5057034220532319} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "addr", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "W", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "U", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "P", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "bool", "writeback", "=", "(", "W", "==", "", ")", "|", "(", "P", "==", "", ")", ";", "addr", "|=", "(", "U", "<<", "", ")", "|", "(", "Rn", "<<", "", ")", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2STRDPreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70391, "Length": 136, "Cover_Rate": 0.5171102661596958} {"Template_token": ["", "static", "DecodeStatus", "DecodeTAddrModeImm7", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm7", "<", "shift", ">", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeTAddrModeImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70392, "Length": 102, "Cover_Rate": 0.9622641509433962} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rn", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "op", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeTBLInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70393, "Length": 208, "Cover_Rate": 0.7761194029850746} {"Template_token": ["", "if", "(", "op", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeTBLInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70394, "Length": 97, "Cover_Rate": 0.3619402985074627} {"Template_token": ["", "case", "", ":", "Register", "=", "", ";", "break", ";", "case", "", ":", "Register", "=", "", ";", "break", ";", "case", "", ":", "Register", "=", "", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodetcGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70395, "Length": 53, "Cover_Rate": 0.4344262295081967} {"Template_token": ["", "unsigned", "Register", "=", "GPRDecoderTable", "[", "(", "RegNo", ")", "+", "", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodetGPROddRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70396, "Length": 30, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "static", "DecodeStatus", "DecodetGPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodetGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70397, "Length": 31, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "}", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "return", "DecodeMemBarrierOption", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ";", "}", "unsigned", "brtarget", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "brtarget", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "brtarget", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "brtarget", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "brtarget", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2BROperand", "(", "Inst", ",", "brtarget", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumb2BCCInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70398, "Length": 152, "Cover_Rate": 0.5846153846153846} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbAddrModeIS", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeThumbAddrModeIS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70399, "Length": 91, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "imm", "=", "Val", "<<", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "imm", "+", "", ",", "Decoder", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70400, "Length": 42, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "unsigned", "imm", "=", "Val", "<<", "", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70401, "Length": 19, "Cover_Rate": 0.30158730158730157} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70402, "Length": 48, "Cover_Rate": 0.46601941747572817} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70403, "Length": 51, "Cover_Rate": 0.49514563106796117} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70404, "Length": 29, "Cover_Rate": 0.5576923076923077} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbAddSpecialReg", "(", "MCInst", "&", "Inst", ",", "uint16_t", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "dst", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "dst", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeThumbAddSpecialReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70405, "Length": 114, "Cover_Rate": 0.8382352941176471} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbAddSPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70406, "Length": 24, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbAddSPReg", "(", "MCInst", "&", "Inst", ",", "uint16_t", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Rdm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rdm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbAddSPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70407, "Length": 87, "Cover_Rate": 0.41232227488151657} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbBCCTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70408, "Length": 55, "Cover_Rate": 0.7236842105263158} {"Template_token": ["", "unsigned", "J1", "=", "(", "Val", ">>", "", ")", "&", "", ";", "unsigned", "J2", "=", "(", "Val", ">>", "", ")", "&", "", ";", "unsigned", "I1", "=", "!", "(", "J1", "^", "S", ")", ";", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "tmp", "=", "(", "Val", "&", "~", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm32", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeThumbBLTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70409, "Length": 117, "Cover_Rate": 0.7905405405405406} {"Template_token": ["", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "tmp", "=", "(", "Val", "&", "~", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm32", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbBLTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70410, "Length": 79, "Cover_Rate": 0.5337837837837838} {"Template_token": ["", "unsigned", "J1", "=", "(", "Val", ">>", "", ")", "&", "", ";", "unsigned", "J2", "=", "(", "Val", ">>", "", ")", "&", "", ";", "unsigned", "I1", "=", "!", "(", "J1", "^", "S", ")", ";", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "tmp", "=", "(", "Val", "&", "~", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm32", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbBLXOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70411, "Length": 116, "Cover_Rate": 0.7581699346405228} {"Template_token": ["", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "tmp", "=", "(", "Val", "&", "~", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm32", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeThumbBLXOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70412, "Length": 90, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70413, "Length": 55, "Cover_Rate": 0.7236842105263158} {"Template_token": ["", "unsigned", "flags", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "flags", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeThumbCPS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70417, "Length": 42, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbCPS", "(", "MCInst", "&", "Inst", ",", "uint16_t", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "unsigned", "imod", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "|", "", ";", "unsigned", "flags", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "flags", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbCPS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70418, "Length": 75, "Cover_Rate": 0.9868421052631579} {"Template_token": ["", "const", "FeatureBitset", "&", "FeatureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "&&", "!", "FeatureBits", "[", "", "]", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbTableBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70419, "Length": 119, "Cover_Rate": 0.8206896551724138} {"Template_token": ["", "const", "FeatureBitset", "&", "FeatureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "&&", "!", "FeatureBits", "[", "", "]", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbTableBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70420, "Length": 95, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "if", "(", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeTSBInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70421, "Length": 40, "Cover_Rate": 0.5970149253731343} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Pred", "==", "", ")", "return", "DecodeSETPANInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "Pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeTSTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70422, "Length": 117, "Cover_Rate": 0.7452229299363057} {"Template_token": ["", "unsigned", "Pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Pred", "==", "", ")", "return", "DecodeSETPANInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeTSTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70423, "Length": 102, "Cover_Rate": 0.6496815286624203} {"Template_token": ["", "static", "DecodeStatus", "DecodeVCVTD", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "bool", "hasFullFP16", "=", "featureBits", "[", "", "]", ";", "unsigned", "Vd", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vd", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "if", "(", "hasFullFP16", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{"], "ground_truth": ["Inst", ".", "setOpcode", "(", "", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70424, "Length": 250, "Cover_Rate": 0.6172839506172839} {"Template_token": ["", "}", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "}", "return", "DecodeVMOVModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70425, "Length": 143, "Cover_Rate": 0.3530864197530864} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "DecodedVal", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "Val", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVCVTImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70426, "Length": 42, "Cover_Rate": 0.328125} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "}", "return", "DecodeVMOVModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "imm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70427, "Length": 145, "Cover_Rate": 0.35802469135802467} {"Template_token": ["", "unsigned", "Vd", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vd", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70428, "Length": 141, "Cover_Rate": 0.34814814814814815} {"Template_token": ["", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", "&&", "Rm", "!=", "", "&&", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeVLD1DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70429, "Length": 105, "Cover_Rate": 0.3125} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairSpacedRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", "&&", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeVLD2DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70430, "Length": 174, "Cover_Rate": 0.45549738219895286} {"Template_token": ["", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVLD2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70431, "Length": 173, "Cover_Rate": 0.35020242914979755} {"Template_token": ["", "case", "", ":", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "index", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeVLD2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70432, "Length": 379, "Cover_Rate": 0.7672064777327935} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "inc", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVLD3DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70433, "Length": 124, "Cover_Rate": 0.41471571906354515} {"Template_token": ["", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "else", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeVLD4DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70434, "Length": 238, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "align", "=", "", ";", "break", ";", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "align", "=", "", "<<", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "}", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVLD4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70435, "Length": 409, "Cover_Rate": 0.6596774193548387} {"Template_token": ["", "if", "(", "type", "==", "", "&&", "(", "align", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "type", "==", "", "&&", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "return", "load", "?", "DecodeVLDInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ":", "DecodeVSTInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeVLDST1Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70437, "Length": 70, "Cover_Rate": 0.5343511450381679} {"Template_token": ["", "if", "(", "type", "==", "", "&&", "(", "align", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "type", "==", "", "&&", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "ground_truth": ["return", "load", "?", "DecodeVLDInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ":", "DecodeVSTInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVLDST1Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70438, "Length": 69, "Cover_Rate": 0.5267175572519084} {"Template_token": ["", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "size", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "type", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "type", "==", "", "&&", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "type", "==", "", "&&", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVLDST2Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70439, "Length": 89, "Cover_Rate": 0.6592592592592592} {"Template_token": ["", "static", "DecodeStatus", "DecodeVLDST3Instruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "size", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "align", "&", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVLDST3Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70440, "Length": 66, "Cover_Rate": 0.6346153846153846} {"Template_token": ["", "return", "load", "?", "DecodeVLDInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ":", "DecodeVSTInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeVLDST4Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70441, "Length": 26, "Cover_Rate": 0.32098765432098764} {"Template_token": ["", "static", "DecodeStatus", "DecodeVLDST4Instruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVLDST4Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70442, "Length": 32, "Cover_Rate": 0.3950617283950617} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeVMOVModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70443, "Length": 130, "Cover_Rate": 0.4234527687296417} {"Template_token": ["", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Q", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Q", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVMOVModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70444, "Length": 120, "Cover_Rate": 0.39087947882736157} {"Template_token": ["", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70445, "Length": 131, "Cover_Rate": 0.5598290598290598} {"Template_token": ["", "static", "DecodeStatus", "DecodeVMOVRRS", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70446, "Length": 233, "Cover_Rate": 0.9957264957264957} {"Template_token": ["", "static", "DecodeStatus", "DecodeVMOVSRR", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVMOVSRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70447, "Length": 182, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeVMOVSRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70448, "Length": 102, "Cover_Rate": 0.4358974358974359} {"Template_token": ["", "static", "DecodeStatus", "DecodeVpredROperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeVpredROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70449, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Imm", "=", "", ";", "unsigned", "CurBit", "=", "", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "CurBit", "^=", "(", "Val", ">>", "i", ")", "&", "", ";", "Imm", "|=", "(", "CurBit", "<<", "i", ")", ";", "if", "(", "(", "Val", "&", "~", "(", "~", "", "<<", "i", ")", ")", "==", "", ")", "{", "Imm", "|=", "", "<<", "i", ";", "break", ";", "}", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeVPTMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70450, "Length": 92, "Cover_Rate": 0.8141592920353983} {"Template_token": ["", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "CurBit", "^=", "(", "Val", ">>", "i", ")", "&", "", ";", "Imm", "|=", "(", "CurBit", "<<", "i", ")", ";", "if", "(", "(", "Val", "&", "~", "(", "~", "", "<<", "i", ")", ")", "==", "", ")", "{", "Imm", "|=", "", "<<", "i", ";", "break", ";", "}", "}"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVPTMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70451, "Length": 72, "Cover_Rate": 0.6371681415929203} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "reglist", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegListOperand", "(", "Inst", ",", "reglist", ",", "Address", ",", "Decoder", ")", ")", ")", "{", "return", "MCDisassembler", "::", "Fail", ";", "}", "}", "else", "{"], "ground_truth": ["unsigned", "reglist", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVSCCLRM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70452, "Length": 151, "Cover_Rate": 0.6863636363636364} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["unsigned", "reglist", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVSCCLRM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70453, "Length": 77, "Cover_Rate": 0.35} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVSHLMaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70454, "Length": 93, "Cover_Rate": 0.6} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVSHLMaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70455, "Length": 85, "Cover_Rate": 0.5483870967741935} {"Template_token": ["", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "align", "=", "", ";", "break", ";", "case", "", ":", "align", "=", "", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "index", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeVST1LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70456, "Length": 213, "Cover_Rate": 0.505938242280285} {"Template_token": ["", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVST2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70457, "Length": 225, "Cover_Rate": 0.5067567567567568} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVST3LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70458, "Length": 204, "Cover_Rate": 0.44638949671772427} {"Template_token": ["", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "index", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVST4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70459, "Length": 268, "Cover_Rate": 0.5214007782101168} {"Template_token": ["", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "align", "=", "", ";", "break", ";", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "align", "=", "", "<<", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "}", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "index", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeVST4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70460, "Length": 368, "Cover_Rate": 0.7159533073929961} {"Template_token": ["", "if", "(", "unsigned", "Sysreg", "=", "FixedRegForVSTRVLDR_SYSREG", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Sysreg", ")", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "addr", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "|", "(", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "Rn", "<<", "", ")", ";", "if", "(", "Writeback", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeImm7s4", "(", "Inst", ",", "addr", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeVSTRVLDR_SYSREG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70461, "Length": 151, "Cover_Rate": 0.511864406779661} {"Template_token": ["", "static", "void", "tryAddingPcLoadReferenceComment", "(", "uint64_t", "Address", ",", "int", "Value", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";"], "File": "ARMDisassembler39", "Func": "tryAddingPcLoadReferenceComment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70462, "Length": 31, "Cover_Rate": 0.7560975609756098} {"Template_token": ["", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";", "Dis", "->", "tryAddingPcLoadReferenceComment", "(", "Value", ",", "Address", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "tryAddingPcLoadReferenceComment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70463, "Length": 25, "Cover_Rate": 0.6097560975609756} {"Template_token": ["", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "MI", ".", "clear", "(", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableThumbSBit16", ",", "MI", ",", "Insn16", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", ")", "{", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "Result", ";", "}", "MI", ".", "clear", "(", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb216", ",", "MI", ",", "Insn16", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "Result", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Firstcond", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Mask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "ITBlock", ".", "setITState", "(", "Firstcond", ",", "Mask", ")", ";", "}", "return", "Result", ";", "}", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "{", "Size", "=", "", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "Insn32", "=", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", ";", "MI", ".", "clear", "(", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "Result", ";", "}"], "ground_truth": ["MI", ".", "clear", "(", ")", ";"], "File": "ARMDisassembler3", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70466, "Length": 329, "Cover_Rate": 0.34342379958246344} {"Template_token": ["", "const", "uint8_t", "*", "P", ";", "bool", "DecodePred", ";", "}", ";", "const", "DecodeTable", "Tables", "[", "]", "=", "{", "{", "DecoderTableVFP32", ",", "false", "}", ",", "{", "DecoderTableVFPV832", ",", "false", "}", ",", "{", "DecoderTableNEONData32", ",", "true", "}", ",", "{", "DecoderTableNEONLoadStore32", ",", "true", "}", ",", "{", "DecoderTableNEONDup32", ",", "true", "}", ",", "{", "DecoderTablev8NEON32", ",", "false", "}", ",", "{", "DecoderTablev8Crypto32", ",", "false", "}", ",", "}", ";", "for", "(", "auto", "Table", ":", "Tables", ")", "{", "Result", "=", "decodeInstruction", "(", "Table", ".", "P", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "if", "(", "Table", ".", "DecodePred", "&&", "!", "DecodePredicateOperand", "(", "MI", ",", "", ",", "Address", ",", "this", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "Result", ";", "}"], "ground_truth": ["}"], "File": "ARMDisassembler46", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70468, "Length": 129, "Cover_Rate": 0.4201954397394137} {"Template_token": ["", "if", "(", "op", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler47", "Func": "DecodeTBLInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70469, "Length": 82, "Cover_Rate": 0.36936936936936937} {"Template_token": ["", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "align", "*=", "(", "", "<<", "size", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler47", "Func": "DecodeVLD1DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70470, "Length": 149, "Cover_Rate": 0.6260504201680672} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "align", "*=", "(", "", "<<", "size", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}"], "File": "ARMDisassembler47", "Func": "DecodeVLD1DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70471, "Length": 100, "Cover_Rate": 0.42016806722689076} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "wb", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrMode6Operand", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "if", "(", "Rm", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler47", "Func": "DecodeVLDInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70472, "Length": 406, "Cover_Rate": 0.3314285714285714} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rn", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "wb", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrMode6Operand", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "if", "(", "Rm", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "else", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler47", "Func": "DecodeVSTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70473, "Length": 366, "Cover_Rate": 0.3193717277486911} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2BROperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", ")", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler48", "Func": "DecodeT2BROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70474, "Length": 73, "Cover_Rate": 0.9864864864864865} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler48", "Func": "DecodeT2BROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70475, "Length": 54, "Cover_Rate": 0.7297297297297297} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler48", "Func": "DecodeThumbBCCTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70476, "Length": 55, "Cover_Rate": 0.7236842105263158} {"Template_token": ["", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableVFP32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "UpdateThumbVFPPredicate", "(", "MI", ")", ";", "return", "result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "uint32_t", "NEONLdStInsn", "=", "insn32", ";", "NEONLdStInsn", "&=", "", ";", "NEONLdStInsn", "|=", "", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "uint32_t", "NEONDataInsn", "=", "insn32", ";", "NEONDataInsn", "&=", "", ";", "NEONDataInsn", "|=", "(", "NEONDataInsn", "&", "", ")", ">>", "", ";", "NEONDataInsn", "|=", "", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONData32", ",", "MI", ",", "NEONDataInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "ARMDisassembler4", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70478, "Length": 307, "Cover_Rate": 0.3753056234718826} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", "&&", "!", "ITBlock", ".", "instrLastInITBlock", "(", ")", ")", "S", "=", "SoftFail", ";", "break", ";", "default", ":", "break", ";", "}", "unsigned", "CC", ";", "CC", "=", "ITBlock", ".", "getITCC", "(", ")", ";", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "ITBlock", ".", "advanceITState", "(", ")", ";", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "I", "==", "MI", ".", "end", "(", ")", ")", "break", ";", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "if", "(", "CC", "!=", "", "&&", "!", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")", ")", "Check", "(", "S", ",", "SoftFail", ")", ";"], "ground_truth": ["I", "=", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createImm", "(", "CC", ")", ")", ";"], "File": "ARMDisassembler51", "Func": "AddThumbPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70479, "Length": 200, "Cover_Rate": 0.42735042735042733} {"Template_token": ["", "default", ":", "break", ";", "}", "unsigned", "CC", ";", "CC", "=", "ITBlock", ".", "getITCC", "(", ")", ";", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "ITBlock", ".", "advanceITState", "(", ")", ";", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "I", "==", "MI", ".", "end", "(", ")", ")", "break", ";", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "if", "(", "CC", "!=", "", "&&", "!", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")", ")", "Check", "(", "S", ",", "SoftFail", ")", ";", "I", "=", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createImm", "(", "CC", ")", ")", ";", "++", "I", ";", "if", "(", "CC", "==", "", ")", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "else", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return", "S", ";", "}", "}", "I", "=", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createImm", "(", "CC", ")", ")", ";", "++", "I", ";"], "ground_truth": ["if", "(", "CC", "==", "", ")", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler51", "Func": "AddThumbPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70480, "Length": 249, "Cover_Rate": 0.532051282051282} {"Template_token": ["", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "if", "(", "CC", "!=", "", "&&", "!", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")", ")", "Check", "(", "S", ",", "SoftFail", ")", ";", "I", "->", "setImm", "(", "CC", ")", ";", "++", "I", ";", "if", "(", "CC", "==", "", ")", "I", "->", "setReg", "(", "", ")", ";", "else", "I", "->", "setReg", "(", "", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMDisassembler51", "Func": "UpdateThumbVFPPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70481, "Length": 132, "Cover_Rate": 0.6839378238341969} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "(", "cop", "&", "~", "", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "cop", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "opc1", ")", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CRm", ")", ")", ";"], "File": "ARMDisassembler56", "Func": "DecoderForMRRC2AndMCRR2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70482, "Length": 208, "Cover_Rate": 0.7402135231316725} {"Template_token": ["", "struct", "DecodeTable", "{", "const", "uint8_t", "*", "P", ";", "bool", "DecodePred", ";", "}", ";", "const", "DecodeTable", "Tables", "[", "]", "=", "{", "{", "DecoderTableVFP32", ",", "false", "}", ",", "{", "DecoderTableVFPV832", ",", "false", "}", ",", "{", "DecoderTableNEONData32", ",", "true", "}", ",", "{", "DecoderTableNEONLoadStore32", ",", "true", "}", ",", "{", "DecoderTableNEONDup32", ",", "true", "}", ",", "{", "DecoderTablev8NEON32", ",", "false", "}", ",", "{", "DecoderTablev8Crypto32", ",", "false", "}", ",", "}", ";", "for", "(", "auto", "Table", ":", "Tables", ")", "{", "Result", "=", "decodeInstruction", "(", "Table", ".", "P", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";"], "ground_truth": ["if", "(", "Table", ".", "DecodePred", "&&", "!", "DecodePredicateOperand", "(", "MI", ",", "", ",", "Address", ",", "this", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler58", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70483, "Length": 127, "Cover_Rate": 0.41368078175895767} {"Template_token": ["", "const", "uint8_t", "*", "P", ";", "bool", "DecodePred", ";", "}", ";", "const", "DecodeTable", "Tables", "[", "]", "=", "{", "{", "DecoderTableVFP32", ",", "false", "}", ",", "{", "DecoderTableVFPV832", ",", "false", "}", ",", "{", "DecoderTableNEONData32", ",", "true", "}", ",", "{", "DecoderTableNEONLoadStore32", ",", "true", "}", ",", "{", "DecoderTableNEONDup32", ",", "true", "}", ",", "{", "DecoderTablev8NEON32", ",", "false", "}", ",", "{", "DecoderTablev8Crypto32", ",", "false", "}", ",", "}", ";", "for", "(", "auto", "Table", ":", "Tables", ")", "{", "Result", "=", "decodeInstruction", "(", "Table", ".", "P", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "if", "(", "Table", ".", "DecodePred", "&&", "!", "DecodePredicateOperand", "(", "MI", ",", "", ",", "Address", ",", "this", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "Result", ";", "}"], "ground_truth": ["}"], "File": "ARMDisassembler58", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70484, "Length": 129, "Cover_Rate": 0.4201954397394137} {"Template_token": ["", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeBFLabelOperand", "<", "false", ",", "true", ",", "", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ",", "Address", ",", "Decoder", ")", ")", "||", "!", "Check", "(", "S", ",", "DecodeBFLabelOperand", "<", "false", ",", "false", ",", "", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "{", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler61", "Func": "DecodeLOLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70485, "Length": 219, "Cover_Rate": 0.7474402730375427} {"Template_token": ["", "static", "DecodeStatus", "DecodeMVEOverlappingLongShift", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "RdaLo", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "RdaHi", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "RdaHi", "==", "", ")", "{", "unsigned", "Rda", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rda", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rda", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPREvenRegisterClass", "(", "Inst", ",", "RdaLo", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPROddRegisterClass", "(", "Inst", ",", "RdaHi", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPREvenRegisterClass", "(", "Inst", ",", "RdaLo", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPROddRegisterClass", "(", "Inst", ",", "RdaHi", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler61", "Func": "DecodeMVEOverlappingLongShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70486, "Length": 333, "Cover_Rate": 0.9652173913043478} {"Template_token": ["", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "Result", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb216", ",", "MI", ",", "Insn16", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "Result", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Firstcond", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Mask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "ITBlock", ".", "setITState", "(", "Firstcond", ",", "Mask", ")", ";", "if", "(", "Firstcond", "==", "", "&&", "!", "isPowerOf2_32", "(", "Mask", ")", ")", "CS", "<<", "", ";", "}", "return", "Result", ";", "}", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "{", "Size", "=", "", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "Insn32", "=", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMVE32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "if", "(", "isVPTOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "VPTBlock", ".", "instrInVPTBlock", "(", ")", ")", "Result", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "if", "(", "isVPTOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "unsigned", "Mask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "VPTBlock", ".", "setVPTState", "(", "Mask", ")", ";", "}", "return", "Result", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "Result", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb232", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";"], "ground_truth": ["Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";"], "File": "ARMDisassembler61", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70487, "Length": 422, "Cover_Rate": 0.39587242026266417} {"Template_token": ["", "CC", "=", "ITBlock", ".", "getITCC", "(", ")", ";", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "ITBlock", ".", "advanceITState", "(", ")", ";", "else", "if", "(", "VPTBlock", ".", "instrInVPTBlock", "(", ")", ")", "{", "CC", "=", "VPTBlock", ".", "getVPTPred", "(", ")", ";", "VPTBlock", ".", "advanceVPTState", "(", ")", ";", "}", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "if", "(", "CC", "!=", "", "&&", "!", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")", ")", "Check", "(", "S", ",", "SoftFail", ")", ";", "I", "->", "setImm", "(", "CC", ")", ";", "++", "I", ";", "if", "(", "CC", "==", "", ")", "I", "->", "setReg", "(", "", ")", ";", "else", "I", "->", "setReg", "(", "", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMDisassembler61", "Func": "UpdateThumbVFPPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70489, "Length": 189, "Cover_Rate": 0.8669724770642202} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "coproc", "==", "", "||", "coproc", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "coproc", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CRd", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "P", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "W", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "bool", "writeback", "=", "(", "P", "==", "", ")", "||", "(", "W", "==", "", ")", ";", "unsigned", "idx_mode", "=", "", ";", "if", "(", "P", "&&", "writeback", ")", "idx_mode", "=", "", ";", "else", "if", "(", "!", "P", "&&", "writeback", ")", "idx_mode", "=", "", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "imm", "=", "", "(", "U", "?", "", ":", "", ",", "imm", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "imm", "|=", "U", "<<", "", ";", "default", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "ARMDisassembler68", "Func": "DecodeCopMemInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70490, "Length": 442, "Cover_Rate": 0.5268176400476758} {"Template_token": ["", "static", "DecodeStatus", "DecodeVCVTImmOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "Val", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler68", "Func": "DecodeVCVTImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70491, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "static", "DecodeStatus", "DecodeVCVTImmOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "Val", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler68", "Func": "DecodeVCVTImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70492, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "wb", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler68", "Func": "DecodeVLDInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70493, "Length": 414, "Cover_Rate": 0.30598669623059865} {"Template_token": ["", "static", "bool", "tryAddingSymbolicOperand", "(", "uint64_t", "Address", ",", "int32_t", "Value", ",", "bool", "isBranch", ",", "uint64_t", "InstSize", ",", "MCInst", "&", "MI", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "return", "Decoder", "->", "tryAddingSymbolicOperand", "(", "MI", ",", "(", "uint32_t", ")", "Value", ",", "Address", ",", "isBranch", ",", "", ",", "InstSize", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler6", "Func": "tryAddingSymbolicOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70494, "Length": 48, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "tryAddingSymbolicOperand", "(", "uint64_t", "Address", ",", "int32_t", "Value", ",", "bool", "isBranch", ",", "uint64_t", "InstSize", ",", "MCInst", "&", "MI", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["return", "Decoder", "->", "tryAddingSymbolicOperand", "(", "MI", ",", "(", "uint32_t", ")", "Value", ",", "Address", ",", "isBranch", ",", "", ",", "InstSize", ")", ";"], "File": "ARMDisassembler6", "Func": "tryAddingSymbolicOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70495, "Length": 47, "Cover_Rate": 0.9791666666666666} {"Template_token": ["", "unsigned", "Imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";", "uint64_t", "FeatureBits", "=", "Dis", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";"], "ground_truth": ["if", "(", "(", "FeatureBits", "&", "", ")", "==", "", "||", "(", "FeatureBits", "&", "", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler71", "Func": "DecodeSETPANInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70496, "Length": 63, "Cover_Rate": 0.3539325842696629} {"Template_token": ["", "uint64_t", "FeatureBits", "=", "Dis", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "if", "(", "(", "FeatureBits", "&", "", ")", "==", "", "||", "(", "FeatureBits", "&", "", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", "||", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", "||", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Inst", ".", "setOpcode", "(", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";"], "File": "ARMDisassembler71", "Func": "DecodeSETPANInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70497, "Length": 114, "Cover_Rate": 0.6404494382022472} {"Template_token": ["", "}", "uint16_t", "Insn16", "=", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "Bytes", "[", "", "]", ";", "DecodeStatus", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb16", ",", "MI", ",", "Insn16", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableThumbSBit16", ",", "MI", ",", "Insn16", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", ")", "{", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "Result", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb216", ",", "MI", ",", "Insn16", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "Result", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Firstcond", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Mask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "ITBlock", ".", "setITState", "(", "Firstcond", ",", "Mask", ")", ";", "if", "(", "Firstcond", "==", "", "&&", "!", "isPowerOf2_32", "(", "Mask", ")", ")", "CS", "<<", "", ";", "}", "return", "Result", ";", "}", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "{", "Size", "=", "", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "Insn32", "=", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "Result", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb232", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "Result", "=", "decodeInstruction", "(", "DecoderTableVFP32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "UpdateThumbVFPPredicate", "(", "Result", ",", "MI", ")", ";", "return", "Result", ";", "}", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableVFPV832", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMDisassembler72", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70498, "Length": 504, "Cover_Rate": 0.5305263157894737} {"Template_token": ["", "static", "DecodeStatus", "DecodeGPRnospRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["if", "(", "RegNo", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler81", "Func": "DecodeGPRnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70499, "Length": 39, "Cover_Rate": 0.6610169491525424} {"Template_token": ["", "static", "DecodeStatus", "DecodeGPRnospRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler81", "Func": "DecodeGPRnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70500, "Length": 27, "Cover_Rate": 0.4576271186440678} {"Template_token": ["", "}", "else", "if", "(", "imm", "==", "", ")", "{", "Opcode", "=", "", ";", "}", "Inst", ".", "setOpcode", "(", "Opcode", ")", ";", "if", "(", "Opcode", "==", "", ")", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler81", "Func": "DecodeT2HintSpaceInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70501, "Length": 40, "Cover_Rate": 0.3007518796992481} {"Template_token": ["", "addr", "|=", "Rn", "<<", "", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler82", "Func": "DecodeT2LdStPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70502, "Length": 116, "Cover_Rate": 0.332378223495702} {"Template_token": ["", "imm", "|=", "(", "Rn", "<<", "", ")", ";", "if", "(", "Rn", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler82", "Func": "DecodeT2LoadImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70503, "Length": 105, "Cover_Rate": 0.40384615384615385} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "U", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "int", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Rt", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "else", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "U", ")", "{", "if", "(", "imm", "==", "", ")", "imm", "=", "INT32_MIN", ";"], "ground_truth": ["else", "imm", "=", "-", "imm", ";"], "File": "ARMDisassembler82", "Func": "DecodeT2LoadLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70504, "Length": 127, "Cover_Rate": 0.7470588235294118} {"Template_token": ["", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "int", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "imm", "*=", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return", "S", ";", "}", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}"], "File": "ARMDisassembler82", "Func": "DecodeT2LoadShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70505, "Length": 184, "Cover_Rate": 0.5096952908587258} {"Template_token": ["", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Firstcond", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Mask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "ITBlock", ".", "setITState", "(", "Firstcond", ",", "Mask", ")", ";", "}", "return", "result", ";", "}", "if", "(", "Region", ".", "readBytes", "(", "Address", ",", "", ",", "bytes", ")", "==", "-", "", ")", "{", "Size", "=", "", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "insn32", "=", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", ";", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableThumb32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableThumb232", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableVFP32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "UpdateThumbVFPPredicate", "(", "MI", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "ARMDisassembler82", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70506, "Length": 280, "Cover_Rate": 0.3553299492385787} {"Template_token": ["", "return", "S", ";", "}", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler84", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70507, "Length": 78, "Cover_Rate": 0.375} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "pred", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler84", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70508, "Length": 110, "Cover_Rate": 0.5288461538461539} {"Template_token": ["", "unsigned", "Register", "=", "DPairDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler84", "Func": "DecodeDPairRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70509, "Length": 25, "Cover_Rate": 0.423728813559322} {"Template_token": ["", "unsigned", "Register", "=", "DPairSpacedDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler84", "Func": "DecodeDPairSpacedRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70510, "Length": 25, "Cover_Rate": 0.423728813559322} {"Template_token": ["", "static", "DecodeStatus", "DecodeDPairSpacedRegisterClass", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "DPairSpacedDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler84", "Func": "DecodeDPairSpacedRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70511, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler84", "Func": "DecodeThumbBLTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70512, "Length": 56, "Cover_Rate": 0.717948717948718} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbBLTargetOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler84", "Func": "DecodeThumbBLTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70513, "Length": 78, "Cover_Rate": 1.0} {"Template_token": ["", "static", "DecodeStatus", "DecodeVLD1DupInstruction", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "align", "*=", "(", "", "<<", "size", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";"], "File": "ARMDisassembler84", "Func": "DecodeVLD1DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70514, "Length": 269, "Cover_Rate": 0.8328173374613003} {"Template_token": ["", "unsigned", "size", "=", "", "<<", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "align", "*=", "", "*", "size", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairSpacedRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "else", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler84", "Func": "DecodeVLD2DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70515, "Length": 309, "Cover_Rate": 0.7103448275862069} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairSpacedRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "else", "if", "(", "Rm", "!=", "", ")", "{"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler84", "Func": "DecodeVLD2DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70516, "Length": 188, "Cover_Rate": 0.432183908045977} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler84", "Func": "DecodeVLDInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70517, "Length": 503, "Cover_Rate": 0.34954829742876997} {"Template_token": ["", "case", "ESize8", ":", "Imm64", "=", "Imm8", ";", "break", ";", "case", "ESize16", ":", "Imm64", "=", "Imm8", "<<", "", "*", "(", "cmode", ">>", "", "&", "", ")", ";", "break", ";", "case", "ESize32", ":", "{", "if", "(", "cmode", "==", "", ")", "Imm64", "=", "(", "Imm8", "<<", "", ")", "|", "", ";", "else", "if", "(", "cmode", "==", "", ")", "Imm64", "=", "(", "Imm8", "<<", "", ")", "|", "", ";", "else", "{", "Imm64", "=", "Imm8", "<<", "", "*", "(", "cmode", ">>", "", "&", "", ")", ";", "}", "break", ";", "}"], "ground_truth": ["case", "ESize64", ":", "{"], "File": "ARMDisassemblerCore1", "Func": "decodeN1VImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70519, "Length": 89, "Cover_Rate": 0.42788461538461536} {"Template_token": ["", "case", "ESize16", ":", "Imm64", "=", "Imm8", "<<", "", "*", "(", "cmode", ">>", "", "&", "", ")", ";", "break", ";", "case", "ESize32", ":", "{", "if", "(", "cmode", "==", "", ")", "Imm64", "=", "(", "Imm8", "<<", "", ")", "|", "", ";", "else", "if", "(", "cmode", "==", "", ")", "Imm64", "=", "(", "Imm8", "<<", "", ")", "|", "", ";", "else", "{", "Imm64", "=", "Imm8", "<<", "", "*", "(", "cmode", ">>", "", "&", "", ")", ";", "}", "break", ";", "}"], "ground_truth": ["case", "ESize64", ":", "{"], "File": "ARMDisassemblerCore1", "Func": "decodeN1VImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70520, "Length": 80, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "static", "inline", "unsigned", "decodeSaturatePos", "(", "unsigned", "Opcode", ",", "uint32_t", "insn", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "return", "slice", "(", "insn", ",", "", ",", "", ")", "+", "", ";", "case", "", ":", "return", "slice", "(", "insn", ",", "", ",", "", ")", "+", "", ";"], "ground_truth": ["case", "", ":"], "File": "ARMDisassemblerCore1", "Func": "decodeSaturatePos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70521, "Length": 53, "Cover_Rate": 0.5047619047619047} {"Template_token": ["", "case", "", ":", "return", "slice", "(", "insn", ",", "", ",", "", ")", "+", "", ";", "case", "", ":", "return", "slice", "(", "insn", ",", "", ",", "", ")", "+", "", ";", "case", "", ":", "case", "", ":", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";", "case", "", ":", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";", "default", ":", "assert", "(", "", "&&", "", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMDisassemblerCore1", "Func": "decodeSaturatePos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70522, "Length": 71, "Cover_Rate": 0.6761904761904762} {"Template_token": ["", "bool", "ThreeReg", "=", "NumOps", ">", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "ThreeReg", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";"], "ground_truth": ["++", "OpIdx", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleArithMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70523, "Length": 106, "Cover_Rate": 0.4076923076923077} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Rot", "=", "(", "insn", ">>", "", ")", "&", "", ";", "unsigned", "Imm", "=", "insn", "&", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "Imm", ",", "", "*", "Rot", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "", "SubMode", "=", "getAMSubModeForBits", "(", "getPUBits", "(", "insn", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "SubMode", ")", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "else", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleBrFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70524, "Length": 286, "Cover_Rate": 0.4366412213740458} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "OpIdx", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "assert", "(", "NumOps", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "OpIdx", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "assert", "(", "NumOps", "==", "", "&&", "getIBit", "(", "insn", ")", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "", "AddrOpcode", "=", "getUBit", "(", "insn", ")", "?", "", ":", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "", "ShOp", "=", "getShiftOpcForBits", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";", "unsigned", "ShImm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "getImmShiftSE", "(", "ShOp", ",", "ShImm", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "AddrOpcode", ",", "ShImm", ",", "ShOp", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "OpIdx", "=", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleBrMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70525, "Length": 287, "Cover_Rate": 0.5774647887323944} {"Template_token": ["", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "if", "(", "NumDefs", "&&", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", ">=", "NumOps", ")", "return", "false", ";", "if", "(", "SaturateOpcode", "(", "Opcode", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "decodeSaturatePos", "(", "Opcode", ",", "insn", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "OpIdx", "+=", "", ";", "return", "true", ";", "}", "unsigned", "ShAmt", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "if", "(", "Opcode", "==", "", "&&", "ShAmt", "==", "", ")", "ShAmt", "=", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ShAmt", ")", ")", ";", "OpIdx", "+=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Opcode", "==", "", "?", "", ":", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "uint32_t", "mask", "=", "", ";", "if", "(", "!", "getBFCInvMask", "(", "insn", ",", "mask", ")", ")", "return", "false", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mask", ")", ")", ";", "OpIdx", "+=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", "+", "", ")", ")", ";", "OpIdx", "+=", "", ";", "return", "true", ";", "}", "bool", "RmRn", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "if", "(", "!", "isUnary", ")", "{", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "RmRn", "?", "decodeRm", "(", "insn", ")", ":", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "isUnary", "&&", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", ")", "{"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleDPFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70526, "Length": 438, "Cover_Rate": 0.597544338335607} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opcode", "]", ";", "unsigned", "short", "NumDefs", "=", "TID", ".", "getNumDefs", "(", ")", ";", "bool", "isUnary", "=", "isUnaryDP", "(", "TID", ".", "TSFlags", ")", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "if", "(", "NumDefs", "&&", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", ">=", "NumOps", ")", "return", "false", ";", "if", "(", "!", "isUnary", ")", "{", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";"], "ground_truth": ["++", "OpIdx", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleDPSoRegFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70527, "Length": 145, "Cover_Rate": 0.31938325991189426} {"Template_token": ["", "if", "(", "ThreeReg", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "unsigned", "rot", "=", "(", "insn", ">>", "", ")", "&", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "rot", "<<", "", ")", ")", ";"], "ground_truth": ["++", "OpIdx", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleExtFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70528, "Length": 120, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "unsigned", "rot", "=", "(", "insn", ">>", "", ")", "&", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "rot", "<<", "", ")", ")", ";", "++", "OpIdx", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore1", "Func": "DisassembleExtFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70529, "Length": 94, "Cover_Rate": 0.3686274509803922} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", ">=", "NumOps", ")", "return", "false", ";", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "assert", "(", "(", "!", "isPrePost", "||", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "OpIdx", "+", "", ">=", "NumOps", ")", "return", "false", ";", "assert", "(", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "&&", "(", "OpInfo", "[", "OpIdx", "+", "", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "", "AddrOpcode", "=", "getUBit", "(", "insn", ")", "?", "", ":", "", ";", "if", "(", "getIBit", "(", "insn", ")", "==", "", ")", "{"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleLdStFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70530, "Length": 174, "Cover_Rate": 0.3107142857142857} {"Template_token": ["", "static", "bool", "DisassembleLdStMiscFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "bool", "isStore", ",", "BO", "B", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opcode", "]", ";", "bool", "isPrePost", "=", "isPrePostLdSt", "(", "TID", ".", "TSFlags", ")", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "assert", "(", "(", "(", "!", "isStore", "&&", "TID", ".", "getNumDefs", "(", ")", ">", "", ")", "||", "(", "isStore", "&&", "(", "TID", ".", "getNumDefs", "(", ")", "==", "", "||", "isPrePost", ")", ")", ")", "&&", "", ")", ";", "if", "(", "isPrePost", "&&", "isStore", ")", "{", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "bool", "DualReg", "=", "HasDualReg", "(", "Opcode", ")", ";", "if", "(", "OpIdx", ">=", "NumOps", ")", "return", "false", ";", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "DualReg", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", "+", "", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "isPrePost", "&&", "!", "isStore", ")", "{", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleLdStMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70531, "Length": 292, "Cover_Rate": 0.503448275862069} {"Template_token": ["", "static", "bool", "DisassembleMiscFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "if", "(", "MemBarrierInstr", "(", "insn", ")", ")", "return", "true", ";", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "break", ";", "}", "if", "(", "Opcode", "==", "", ")", "{"], "ground_truth": ["unsigned", "Option", "=", "slice", "(", "insn", ",", "", ",", "", ")", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70532, "Length": 128, "Cover_Rate": 0.44912280701754387} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "assert", "(", "NumOps", ">=", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "", "]", ".", "RegClass", ",", "decodeNEONRd", "(", "insn", ")", ")", ")", ")", ";", "ElemSize", "esize", "=", "ESizeNA", ";", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "esize", "=", "ESize8", ";", "break", ";", "case", "", ":", "case", "", ":", "esize", "=", "ESize16", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleN1RegModImmFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70533, "Length": 110, "Cover_Rate": 0.48672566371681414} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "unsigned", "RegClass", "=", "OpInfo", "[", "", "]", ".", "RegClass", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "decodeNEONRn", "(", "insn", ")", ")", ")", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleNEONDupFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70534, "Length": 70, "Cover_Rate": 0.4794520547945205} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "unsigned", "RegClass", "=", "OpInfo", "[", "", "]", ".", "RegClass", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "decodeNEONRn", "(", "insn", ")", ")", ")", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleNEONDupFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70535, "Length": 92, "Cover_Rate": 0.6301369863013698} {"Template_token": ["", "assert", "(", "", "&&", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore1", "Func": "DisassembleNEONFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70536, "Length": 11, "Cover_Rate": 0.3055555555555556} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "TID", ".", "getNumDefs", "(", ")", "==", "", "&&", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "ElemSize", "esize", "=", "Opcode", "==", "", "?", "ESize32", ":", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "?", "ESize16", ":", "ESize32", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeNEONRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "decodeNVLaneOpIndex", "(", "insn", ",", "esize", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore1", "Func": "DisassembleNEONGetLnFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70537, "Length": 155, "Cover_Rate": 0.7560975609756098} {"Template_token": ["", "ElemSize", "esize", "=", "Opcode", "==", "", "?", "ESize32", ":", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "?", "ESize16", ":", "ESize32", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeNEONRn", "(", "insn", ")", ")", ")", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleNEONGetLnFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70538, "Length": 69, "Cover_Rate": 0.33658536585365856} {"Template_token": ["", "ElemSize", "esize", "=", "Opcode", "==", "", "?", "ESize8", ":", "(", "Opcode", "==", "", "?", "ESize16", ":", "ESize32", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeNEONRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleNEONSetLnFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70539, "Length": 75, "Cover_Rate": 0.32051282051282054} {"Template_token": ["", "assert", "(", "TID", ".", "getNumDefs", "(", ")", "==", "", "&&", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "TID", ".", "getOperandConstraint", "(", "", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "ElemSize", "esize", "=", "Opcode", "==", "", "?", "ESize8", ":", "(", "Opcode", "==", "", "?", "ESize16", ":", "ESize32", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeNEONRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleNEONSetLnFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70540, "Length": 142, "Cover_Rate": 0.6068376068376068} {"Template_token": ["", "static", "bool", "DisassembleNVdVnVmOptImm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "N3VFlag", "Flag", ",", "BO", "B", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opcode", "]", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "assert", "(", "NumOps", ">=", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "bool", "VdVnVm", "=", "Flag", "==", "N3V_VectorShift", "?", "false", ":", "true", ";", "bool", "IsImm4", "=", "Flag", "==", "N3V_VectorExtract", "?", "true", ":", "false", ";", "bool", "IsDmRestricted", "=", "Flag", "==", "N3V_Multiply_By_Scalar", "?", "true", ":", "false", ";", "ElemSize", "esize", "=", "ESizeNA", ";", "if", "(", "Flag", "==", "N3V_Multiply_By_Scalar", ")", "{", "unsigned", "size", "=", "(", "insn", ">>", "", ")", "&", "", ";", "if", "(", "size", "==", "", ")", "esize", "=", "ESize16", ";", "if", "(", "size", "==", "", ")", "esize", "=", "ESize32", ";", "assert", "(", "esize", "==", "ESize16", "||", "esize", "==", "ESize32", ")", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "decodeNEONRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "++", "OpIdx", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore1", "Func": "DisassembleNVdVnVmOptImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70541, "Length": 258, "Cover_Rate": 0.5466101694915254} {"Template_token": ["", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "decodeNEONRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "decodeNEONRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";"], "ground_truth": ["unsigned", "Imm", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleNVectorShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70542, "Length": 145, "Cover_Rate": 0.4461538461538462} {"Template_token": ["", "int", "Offset", "=", "Negative", "?", "-", "", "-", "Imm12", ":", "", "*", "Imm12", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "NumOpsAdded", "=", "", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "", "AddrOpcode", "=", "getUBit", "(", "insn", ")", "?", "", ":", "", ";", "", "ShOp", "=", "getShiftOpcForBits", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";"], "ground_truth": ["unsigned", "ShImm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassemblePreLoadFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70543, "Length": 94, "Cover_Rate": 0.4017094017094017} {"Template_token": ["", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";", "assert", "(", "", "&&", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore1", "Func": "DisassemblePseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70544, "Length": 24, "Cover_Rate": 0.4528301886792453} {"Template_token": ["", "static", "bool", "DisassembleThumbMiscFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", ")", "{", "assert", "(", "", "&&", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore1", "Func": "DisassembleThumbMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70545, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "int", "size", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", "?", "", ":", "", ";", "int", "fbits", "=", "size", "-", "(", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassID", ",", "decodeVFPRd", "(", "insn", ",", "SP", ")", ")", ")", ")", ";", "assert", "(", "TID", ".", "getOperandConstraint", "(", "", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "assert", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "fbits", ")", ")", ";", "NumOpsAdded", "=", "", ";", "}", "else", "{", "unsigned", "d", ",", "m", ";", "if", "(", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ")", "{", "d", "=", "decodeVFPRd", "(", "insn", ",", "true", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "d", ")", ")", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleVFPConv1Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70546, "Length": 209, "Cover_Rate": 0.5} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opcode", "]", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "bool", "SP", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "bool", "fixed_point", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "unsigned", "RegClassID", "=", "SP", "?", "", ":", "", ";", "if", "(", "fixed_point", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "int", "size", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", "?", "", ":", "", ";", "int", "fbits", "=", "size", "-", "(", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassID", ",", "decodeVFPRd", "(", "insn", ",", "SP", ")", ")", ")", ")", ";", "assert", "(", "TID", ".", "getOperandConstraint", "(", "", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "assert", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "fbits", ")", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleVFPConv1Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70547, "Length": 224, "Cover_Rate": 0.5358851674641149} {"Template_token": ["", "bool", "isSPVFP", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "?", "true", ":", "false", ";", "unsigned", "RegClassID", "=", "isSPVFP", "?", "", ":", "", ";", "unsigned", "RegD", "=", "decodeVFPRd", "(", "insn", ",", "isSPVFP", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassID", ",", "RegD", ")", ")", ")", ";", "unsigned", "Base", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "", "AddrOpcode", "=", "getUBit", "(", "insn", ")", "?", "", ":", "", ";"], "ground_truth": ["unsigned", "char", "Imm8", "=", "insn", "&", "", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleVFPLdStFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70548, "Length": 102, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "OpIdx", "=", "", ";", "unsigned", "Base", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "", "SubMode", "=", "getAMSubModeForBits", "(", "getPUBits", "(", "insn", ")", ")", ";", "if", "(", "SubMode", "!=", "", "&&", "SubMode", "!=", "", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "unsigned", "char", "Imm8", "=", "insn", "&", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "SubMode", ",", "Imm8", ")", ")", ")", ";", "int64_t", "CondVal", "=", "insn", ">>", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CondVal", "==", "", "?", "", ":", "CondVal", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "OpIdx", "+=", "", ";", "bool", "isSPVFP", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "?", "true", ":", "false", ";", "unsigned", "RegClassID", "=", "isSPVFP", "?", "", ":", "", ";"], "ground_truth": ["unsigned", "RegD", "=", "decodeVFPRd", "(", "insn", ",", "isSPVFP", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleVFPLdStMulFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70549, "Length": 211, "Cover_Rate": 0.6187683284457478} {"Template_token": ["", "assert", "(", "", "&&", "", ")", ";", "return", "false", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegEnum", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "++", "OpIdx", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore1", "Func": "DisassembleVFPMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70550, "Length": 96, "Cover_Rate": 0.37209302325581395} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "unsigned", "RegEnum", "=", "", ";", "switch", "(", "OpInfo", "[", "", "]", ".", "RegClass", ")", "{", "case", "", ":", "RegEnum", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRd", "(", "insn", ",", "false", ")", ")", ";", "break", ";", "case", "", ":", "RegEnum", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRd", "(", "insn", ",", "true", ")", ")", ";", "break", ";", "case", "", ":", "RegEnum", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ";", "break", ";", "default", ":", "assert", "(", "", "&&", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleVFPMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70551, "Length": 97, "Cover_Rate": 0.375968992248062} {"Template_token": ["", "static", "inline", "unsigned", "getAddrMode", "(", "uint64_t", "TSFlags", ")", "{"], "ground_truth": ["return", "(", "TSFlags", "&", "", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "getAddrMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70552, "Length": 16, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "static", "inline", "unsigned", "getAddrMode", "(", "uint64_t", "TSFlags", ")", "{", "return", "(", "TSFlags", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore1", "Func": "getAddrMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70553, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "static", "inline", "void", "getImmShiftSE", "(", "", "&", "ShOp", ",", "unsigned", "&", "ShImm", ")", "{", "if", "(", "ShOp", "==", "", "&&", "ShImm", "==", "", ")", "ShOp", "=", "", ";", "if", "(", "(", "ShOp", "==", "", "||", "ShOp", "==", "", ")", "&&", "ShImm", "==", "", ")", "ShImm", "=", "", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore1", "Func": "getImmShiftSE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70554, "Length": 49, "Cover_Rate": 0.8305084745762712} {"Template_token": ["", "static", "inline", "bool", "isPrePostLdSt", "(", "uint64_t", "TSFlags", ")", "{"], "ground_truth": ["return", "(", "TSFlags", "&", "", ")", "!=", "", ";"], "File": "ARMDisassemblerCore1", "Func": "isPrePostLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70558, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "static", "inline", "bool", "isPrePostLdSt", "(", "uint64_t", "TSFlags", ")", "{", "return", "(", "TSFlags", "&", "", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore1", "Func": "isPrePostLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70559, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "static", "inline", "bool", "isUnaryDP", "(", "uint64_t", "TSFlags", ")", "{", "return", "(", "TSFlags", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore1", "Func": "isUnaryDP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70561, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "unsigned", "op7_4", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", "&&", "(", "op7_4", ">=", "", "&&", "op7_4", "<=", "", ")", ")", "return", "true", ";"], "File": "ARMDisassemblerCore1", "Func": "MemBarrierInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70562, "Length": 38, "Cover_Rate": 0.7450980392156863} {"Template_token": ["", "static", "inline", "bool", "MemBarrierInstr", "(", "uint32_t", "insn", ")", "{"], "ground_truth": ["unsigned", "op7_4", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "MemBarrierInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70563, "Length": 21, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore1", "Func": "PreLoadOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70564, "Length": 27, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "!", "SP", ")", "return", "Status", ";", "if", "(", "Opcode", "==", "", ")", "SP", "->", "InitIT", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";", "else", "if", "(", "InITBlock", "(", ")", ")", "SP", "->", "UpdateIT", "(", ")", ";"], "ground_truth": ["return", "Status", ";"], "File": "ARMDisassemblerCore1", "Func": "RunBuildAfterHook", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70565, "Length": 44, "Cover_Rate": 0.6984126984126984} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "ARMDisassemblerCore1", "Func": "SaturateOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70566, "Length": 23, "Cover_Rate": 0.42592592592592593} {"Template_token": ["", "assert", "(", "From", "<", "", "&&", "To", "<", "", "&&", "From", ">=", "To", ")", ";", "uint32_t", "Mask", "=", "(", "(", "", "<<", "(", "From", "-", "To", "+", "", ")", ")", "-", "", ")", ";"], "ground_truth": ["Bits", "&=", "~", "(", "Mask", "<<", "To", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "setSlice", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70567, "Length": 43, "Cover_Rate": 0.589041095890411} {"Template_token": ["", "assert", "(", "N", "==", "", "||", "N", "==", "", ")", ";", "uint64_t", "Result", ";", "unsigned", "bit6", "=", "slice", "(", "byte", ",", "", ",", "", ")", ";", "if", "(", "N", "==", "", ")", "{", "Result", "=", "slice", "(", "byte", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "byte", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "bit6", ")", "Result", "|=", "", "<<", "", ";", "else", "Result", "|=", "", "<<", "", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMDisassemblerCore1", "Func": "VFPExpandImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70568, "Length": 77, "Cover_Rate": 0.5460992907801419} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Rot", "=", "(", "insn", ">>", "", ")", "&", "", ";", "unsigned", "Imm", "=", "insn", "&", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "Imm", ",", "", "*", "Rot", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "", "SubMode", "=", "getAMSubModeForBits", "(", "getPUBits", "(", "insn", ")", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "SubMode", ")", ")", ")", ";"], "File": "ARMDisassemblerCore2", "Func": "DisassembleBrFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70569, "Length": 214, "Cover_Rate": 0.3267175572519084} {"Template_token": ["", "if", "(", "Opcode", "==", "", ")", "{", "assert", "(", "NumOps", "==", "", "&&", "getIBit", "(", "insn", ")", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "", "AddrOpcode", "=", "getUBit", "(", "insn", ")", "?", "", ":", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "", "ShOp", "=", "getShiftOpcForBits", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";", "unsigned", "ShImm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "getImmShiftSE", "(", "ShOp", ",", "ShImm", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "AddrOpcode", ",", "ShImm", ",", "ShOp", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "File": "ARMDisassemblerCore2", "Func": "DisassembleBrMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70570, "Length": 156, "Cover_Rate": 0.3183673469387755} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "break", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "unsigned", "Option", "=", "slice", "(", "insn", ",", "", ",", "", ")", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Option", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "PreLoadOpcode", "(", "Opcode", ")", ")", "return", "DisassemblePreLoadFrm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "assert", "(", "", "&&", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMDisassemblerCore2", "Func": "DisassembleMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70571, "Length": 210, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "unsigned", "Rm", "=", "decodeRm", "(", "insn", ")", ";", "unsigned", "Rd", "=", "decodeNEONRd", "(", "insn", ")", ";", "bool", "WB", "=", "Rm", "!=", "", ";", "unsigned", "RmEnum", "=", "", ";", "if", "(", "WB", "&&", "Rm", "!=", "", ")", "RmEnum", "=", "getRegisterEnum", "(", "B", ",", "", ",", "Rm", ")", ";", "if", "(", "Store", ")", "{", "assert", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "if", "(", "WB", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Rn", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "(", "OpIdx", "+", "", ")", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "OpIdx", "+", "", "]", ".", "RegClass", "<", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Rn", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "OpIdx", "+=", "", ";", "if", "(", "WB", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RmEnum", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpIdx", "<", "NumOps", "&&", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "RegClass", "=", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "while", "(", "OpIdx", "<", "NumOps", "&&", "(", "unsigned", ")", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "RegClass", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "Rd", ",", "DRegPair", ")", ")", ")", ";", "Rd", "+=", "Inc", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "decodeLaneIndex", "(", "insn", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "}", "else", "{", "RegClass", "=", "OpInfo", "[", "", "]", ".", "RegClass", ";", "while", "(", "OpIdx", "<", "NumOps", "&&", "(", "unsigned", ")", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "RegClass", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "Rd", ",", "DRegPair", ")", ")", ")", ";", "Rd", "+=", "Inc", ";", "++", "OpIdx", ";", "}", "if", "(", "WB", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Rn", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "(", "OpIdx", "+", "", ")", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "OpIdx", "+", "", "]", ".", "RegClass", "<", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Rn", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "ground_truth": ["OpIdx", "+=", "", ";"], "File": "ARMDisassemblerCore2", "Func": "DisassembleNLdSt0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70572, "Length": 484, "Cover_Rate": 0.6436170212765957} {"Template_token": ["", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "", "SubMode", "=", "getAMSubModeForBits", "(", "getPUBits", "(", "insn", ")", ")", ";", "if", "(", "SubMode", "!=", "", "&&", "SubMode", "!=", "", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "SubMode", ")", ")", ")", ";", "int64_t", "CondVal", "=", "insn", ">>", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CondVal", "==", "", "?", "", ":", "CondVal", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "OpIdx", "+=", "", ";", "bool", "isSPVFP", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "unsigned", "RegClassID", "=", "isSPVFP", "?", "", ":", "", ";", "unsigned", "RegD", "=", "decodeVFPRd", "(", "insn", ",", "isSPVFP", ")", ";", "unsigned", "char", "Imm8", "=", "insn", "&", "", ";", "unsigned", "Regs", "=", "isSPVFP", "?", "Imm8", ":", "Imm8", "/", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Regs", ";", "++", "i", ")", "{"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassID", ",", "RegD", "+", "i", ")", ")", ")", ";"], "File": "ARMDisassemblerCore2", "Func": "DisassembleVFPLdStMulFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70573, "Length": 199, "Cover_Rate": 0.5940298507462687} {"Template_token": ["", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "if", "(", "Opcode", "==", "", ")", "return", "true", ";", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "unsigned", "RegEnum", "=", "", ";", "switch", "(", "OpInfo", "[", "", "]", ".", "RegClass", ")", "{", "case", "", ":", "RegEnum", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRd", "(", "insn", ",", "false", ")", ")", ";", "break", ";", "case", "", ":", "RegEnum", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRd", "(", "insn", ",", "true", ")", ")", ";", "break", ";", "case", "", ":", "RegEnum", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ";", "break", ";", "default", ":", "assert", "(", "", "&&", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegEnum", ")", ")", ";"], "File": "ARMDisassemblerCore2", "Func": "DisassembleVFPMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70574, "Length": 129, "Cover_Rate": 0.5} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Rot", "=", "(", "insn", ">>", "", ")", "&", "", ";", "unsigned", "Imm", "=", "insn", "&", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "Imm", ",", "", "*", "Rot", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "", "SubMode", "=", "getAMSubModeForBits", "(", "getPUBits", "(", "insn", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "SubMode", ")", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "else", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "", ")", ";", "int", "Imm32", "=", "", ";", "if", "(", "Opcode", "==", "", ")", "{", "Imm32", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Opcode", "==", "", ")", "{"], "File": "ARMDisassemblerCore4", "Func": "DisassembleBrFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70575, "Length": 383, "Cover_Rate": 0.5956454121306376} {"Template_token": ["", "static", "bool", "DisassembleBrMiscFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "if", "(", "Opcode", "==", "", ")", "return", "true", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "OpIdx", "=", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore4", "Func": "DisassembleBrMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70576, "Length": 124, "Cover_Rate": 0.8985507246376812} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "if", "(", "Opcode", "==", "", ")", "return", "true", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";"], "File": "ARMDisassemblerCore4", "Func": "DisassembleBrMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70577, "Length": 90, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "break", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "NumOpsAdded", "=", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "unsigned", "Option", "=", "slice", "(", "insn", ",", "", ",", "", ")", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Option", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore4", "Func": "DisassembleMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70578, "Length": 214, "Cover_Rate": 0.6369047619047619} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "break", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "NumOpsAdded", "=", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "unsigned", "Option", "=", "slice", "(", "insn", ",", "", ",", "", ")", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Option", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "PreLoadOpcode", "(", "Opcode", ")", ")", "return", "DisassemblePreLoadFrm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "assert", "(", "", "&&", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore4", "Func": "DisassembleMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70579, "Length": 233, "Cover_Rate": 0.6934523809523809} {"Template_token": ["", "BasicMCBuilder", "(", "BasicMCBuilder", "&", "B", ")", ":", "Opcode", "(", "B", ".", "Opcode", ")", ",", "Format", "(", "B", ".", "Format", ")", ",", "NumOps", "(", "B", ".", "NumOps", ")", ",", "Disasm", "(", "B", ".", "Disasm", ")", ",", "SP", "(", "B", ".", "SP", ")", "{"], "ground_truth": ["Err", "=", "", ";"], "File": "ARMDisassemblerCore", "Func": "ARMBasicMCBuilder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70580, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "BasicMCBuilder", "(", "BasicMCBuilder", "&", "B", ")", ":", "Opcode", "(", "B", ".", "Opcode", ")", ",", "Format", "(", "B", ".", "Format", ")", ",", "NumOps", "(", "B", ".", "NumOps", ")", ",", "Disasm", "(", "B", ".", "Disasm", ")", ",", "SP", "(", "B", ".", "SP", ")", "{"], "ground_truth": ["Err", "=", "", ";"], "File": "ARMDisassemblerCore", "Func": "ARMBasicMCBuilder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70581, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "virtual", "bool", "Build", "(", "MCInst", "&", "MI", ",", "uint32_t", "insn", ")", "{", "bool", "Status", "=", "BuildIt", "(", "MI", ",", "insn", ")", ";", "return", "RunBuildAfterHook", "(", "Status", ",", "MI", ",", "insn", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "Build", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70582, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "Status", "=", "BuildIt", "(", "MI", ",", "insn", ")", ";", "return", "RunBuildAfterHook", "(", "Status", ",", "MI", ",", "insn", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "Build", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70583, "Length": 21, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "if", "(", "Disasm", "==", "NULL", ")", "return", "false", ";", "unsigned", "NumOpsAdded", "=", "", ";", "bool", "OK", "=", "(", "*", "Disasm", ")", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "this", ")", ";", "if", "(", "!", "OK", "||", "this", "->", "Err", "!=", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "NumOpsAdded", ">=", "NumOps", ")", "return", "true", ";"], "File": "ARMDisassemblerCore", "Func": "BuildIt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70584, "Length": 58, "Cover_Rate": 0.5686274509803921} {"Template_token": ["", "if", "(", "CondField", "==", "", ")", "return", "", ";"], "ground_truth": ["return", "CondField", ";"], "File": "ARMDisassemblerCore", "Func": "CondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70586, "Length": 12, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "if", "(", "LdStCopOpcode", "(", "Opcode", ")", ")", "return", "true", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "CoprocessorOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70587, "Length": 55, "Cover_Rate": 0.6626506024096386} {"Template_token": ["", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "return", "", ";", "}"], "ground_truth": ["return", "new", "BasicMCBuilder", "(", "Opcode", ",", "Format", ",", "Insts", "[", "Opcode", "]", ".", "getNumOperands", "(", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "CreateMCBuilder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70588, "Length": 31, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "(", "unsigned", ")", "Format", ">=", "(", "array_lengthof", "(", "FuncPtrs", ")", "-", "", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "return", "", ";", "}", "return", "new", "BasicMCBuilder", "(", "Opcode", ",", "Format", ",", "Insts", "[", "Opcode", "]", ".", "getNumOperands", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "CreateMCBuilder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70589, "Length": 49, "Cover_Rate": 0.7903225806451613} {"Template_token": ["", "assert", "(", "(", "size", "==", "", "||", "size", "==", "", "||", "size", "==", "", ")", "&&", "", ")", ";"], "ground_truth": ["unsigned", "index_align", "=", "insn", ">>", "", "&", "", ";"], "File": "ARMDisassemblerCore", "Func": "decodeLaneIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70590, "Length": 28, "Cover_Rate": 0.509090909090909} {"Template_token": ["", "assert", "(", "(", "size", "==", "", "||", "size", "==", "", "||", "size", "==", "", ")", "&&", "", ")", ";"], "ground_truth": ["unsigned", "index_align", "=", "insn", ">>", "", "&", "", ";"], "File": "ARMDisassemblerCore", "Func": "decodeLaneIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70591, "Length": 28, "Cover_Rate": 0.509090909090909} {"Template_token": ["", "unsigned", "char", "cmode", "=", "(", "insn", ">>", "", ")", "&", "", ";", "unsigned", "char", "Imm8", "=", "(", "(", "insn", ">>", "", ")", "&", "", ")", "<<", "", "|", "(", "(", "insn", ">>", "", ")", "&", "", ")", "<<", "", "|", "(", "insn", "&", "", ")", ";", "return", "(", "op", "<<", "", ")", "|", "(", "cmode", "<<", "", ")", "|", "Imm8", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "decodeN1VImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70592, "Length": 62, "Cover_Rate": 0.7294117647058823} {"Template_token": ["", "static", "unsigned", "decodeNEONRd", "(", "uint32_t", "insn", ")", "{"], "ground_truth": ["return", "(", "(", "insn", ">>", "", ")", "&", "", ")", "<<", "", "|", "(", "(", "insn", ">>", "", ")", "&", "", ")", ";"], "File": "ARMDisassemblerCore", "Func": "decodeNEONRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70595, "Length": 31, "Cover_Rate": 0.8157894736842105} {"Template_token": ["", "return", "(", "(", "insn", ">>", "", ")", "&", "", ")", "<<", "", "|", "(", "(", "insn", ">>", "", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "decodeNEONRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70596, "Length": 24, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "return", "(", "(", "insn", ">>", "", ")", "&", "", ")", "<<", "", "|", "(", "(", "insn", ">>", "", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "decodeNEONRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70598, "Length": 24, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "case", "ESize16", ":", "return", "(", "insn", ">>", "", ")", "&", "", ";", "case", "ESize32", ":"], "ground_truth": ["return", "(", "insn", ">>", "", ")", "&", "", ";"], "File": "ARMDisassemblerCore", "Func": "decodeNVLaneDupIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70599, "Length": 24, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "case", "ESize8", ":", "return", "(", "insn", ">>", "", ")", "&", "", ";", "case", "ESize16", ":"], "ground_truth": ["return", "(", "insn", ">>", "", ")", "&", "", ";"], "File": "ARMDisassemblerCore", "Func": "decodeNVLaneDupIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70600, "Length": 24, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "(", "(", "insn", ">>", "", ")", "&", "", ")", "<<", "", "|", "(", "(", "insn", ">>", "", ")", "&", "", ")", ";", "case", "ESize16", ":", "return", "(", "(", "insn", ">>", "", ")", "&", "", ")", "<<", "", "|", "(", "(", "insn", ">>", "", ")", "&", "", ")", ";"], "ground_truth": ["case", "ESize32", ":"], "File": "ARMDisassemblerCore", "Func": "decodeNVLaneOpIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70601, "Length": 52, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "unsigned", "L", "=", "(", "insn", ">>", "", ")", "&", "", ";", "unsigned", "imm6", "=", "(", "insn", ">>", "", ")", "&", "", ";", "if", "(", "L", "==", "", ")", "{", "if", "(", "imm6", ">>", "", "==", "", ")", "esize", "=", "ESize8", ";", "else", "if", "(", "imm6", ">>", "", "==", "", ")", "esize", "=", "ESize16", ";", "else", "if", "(", "imm6", ">>", "", "==", "", ")", "esize", "=", "ESize32", ";", "else", "assert", "(", "", "&&", "", ")", ";", "}", "else", "esize", "=", "ESize64", ";"], "ground_truth": ["if", "(", "LeftShift", ")", "return", "esize", "==", "ESize64", "?", "imm6", ":", "(", "imm6", "-", "esize", ")", ";"], "File": "ARMDisassemblerCore", "Func": "decodeNVSAmt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70602, "Length": 98, "Cover_Rate": 0.725925925925926} {"Template_token": ["", "if", "(", "L", "==", "", ")", "{", "if", "(", "imm6", ">>", "", "==", "", ")", "esize", "=", "ESize8", ";", "else", "if", "(", "imm6", ">>", "", "==", "", ")", "esize", "=", "ESize16", ";"], "ground_truth": ["else", "if", "(", "imm6", ">>", "", "==", "", ")", "esize", "=", "ESize32", ";"], "File": "ARMDisassemblerCore", "Func": "decodeNVSAmt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70603, "Length": 45, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "inline", "unsigned", "decodeRd", "(", "uint32_t", "insn", ")", "{"], "ground_truth": ["return", "(", "insn", ">>", "", ")", "&", "", ";"], "File": "ARMDisassemblerCore", "Func": "decodeRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70604, "Length": 18, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "return", "insn", "&", "", ";", "case", "ESize32", ":", "return", "insn", "&", "", ";"], "ground_truth": ["default", ":"], "File": "ARMDisassemblerCore", "Func": "decodeRestrictedDm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70606, "Length": 15, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "return", "insn", "&", "", ";", "case", "ESize32", ":", "return", "insn", "&", "", ";", "default", ":", "assert", "(", "", "&&", "", ")", ";", "return", "", ";", "}"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "decodeRestrictedDm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70607, "Length": 27, "Cover_Rate": 0.5869565217391305} {"Template_token": ["", "switch", "(", "esize", ")", "{", "case", "ESize16", ":", "return", "(", "(", "(", "insn", ">>", "", ")", "&", "", ")", "<<", "", ")", "|", "(", "(", "insn", ">>", "", ")", "&", "", ")", ";", "case", "ESize32", ":", "return", "(", "insn", ">>", "", ")", "&", "", ";", "default", ":"], "ground_truth": ["assert", "(", "", "&&", "", ")", ";"], "File": "ARMDisassemblerCore", "Func": "decodeRestrictedDmIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70608, "Length": 54, "Cover_Rate": 0.7714285714285715} {"Template_token": ["", "return", "isSPVFP", "?", "(", "decodeRd", "(", "insn", ")", "<<", "", "|", "getDBit", "(", "insn", ")", ")", ":", "(", "decodeRd", "(", "insn", ")", "|", "getDBit", "(", "insn", ")", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "decodeVFPRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70617, "Length": 32, "Cover_Rate": 0.7441860465116279} {"Template_token": ["", "return", "isSPVFP", "?", "(", "decodeRm", "(", "insn", ")", "<<", "", "|", "getMBit", "(", "insn", ")", ")", ":", "(", "decodeRm", "(", "insn", ")", "|", "getMBit", "(", "insn", ")", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "decodeVFPRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70619, "Length": 32, "Cover_Rate": 0.7441860465116279} {"Template_token": ["", "return", "isSPVFP", "?", "(", "decodeRm", "(", "insn", ")", "<<", "", "|", "getMBit", "(", "insn", ")", ")", ":", "(", "decodeRm", "(", "insn", ")", "|", "getMBit", "(", "insn", ")", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "decodeVFPRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70620, "Length": 32, "Cover_Rate": 0.7441860465116279} {"Template_token": ["", "return", "isSPVFP", "?", "(", "decodeRn", "(", "insn", ")", "<<", "", "|", "getNBit", "(", "insn", ")", ")", ":", "(", "decodeRn", "(", "insn", ")", "|", "getNBit", "(", "insn", ")", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "decodeVFPRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70621, "Length": 32, "Cover_Rate": 0.7441860465116279} {"Template_token": ["", "static", "unsigned", "decodeVFPRn", "(", "uint32_t", "insn", ",", "bool", "isSPVFP", ")", "{"], "ground_truth": ["return", "isSPVFP", "?", "(", "decodeRn", "(", "insn", ")", "<<", "", "|", "getNBit", "(", "insn", ")", ")", ":", "(", "decodeRn", "(", "insn", ")", "|", "getNBit", "(", "insn", ")", "<<", "", ")", ";"], "File": "ARMDisassemblerCore", "Func": "decodeVFPRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70622, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "bool", "ThreeReg", "=", "NumOps", ">", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "ThreeReg", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "ThreeReg", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "unsigned", "ShiftAmt", "=", "(", "insn", ">>", "", ")", "&", "", ";", "", "Opc", "=", "", ";", "if", "(", "Opcode", "==", "", ")", "Opc", "=", "", ";", "else", "if", "(", "Opcode", "==", "", ")", "Opc", "=", "", ";", "getImmShiftSE", "(", "Opc", ",", "ShiftAmt", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "Opc", ",", "ShiftAmt", ")", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleArithMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70623, "Length": 201, "Cover_Rate": 0.6442307692307693} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "unsigned", "Rot", "=", "(", "insn", ">>", "", ")", "&", "", ";", "unsigned", "Imm", "=", "insn", "&", "", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "Imm", ",", "", "*", "Rot", ")", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleBrFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70624, "Length": 293, "Cover_Rate": 0.44869831546707506} {"Template_token": ["", "OpIdx", "=", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "OpIdx", "=", "", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassembleBrMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70626, "Length": 92, "Cover_Rate": 0.5679012345679012} {"Template_token": ["", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "bool", "OneCopOpc", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "bool", "NoGPR", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "bool", "LdStCop", "=", "LdStCopOpcode", "(", "Opcode", ")", ";", "OpIdx", "=", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "GetCoprocessor", "(", "insn", ")", ")", ")", ";", "if", "(", "LdStCop", ")", "{", "unsigned", "PW", "=", "getPBit", "(", "insn", ")", "<<", "", "|", "getWBit", "(", "insn", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "decodeRd", "(", "insn", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "if", "(", "PW", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "", "AddrOpcode", "=", "getUBit", "(", "insn", ")", "?", "", ":", "", ";", "unsigned", "Offset", "=", "", "(", "AddrOpcode", ",", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", ",", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "OpIdx", "=", "", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "OpIdx", "=", "", ";", "}", "}", "else", "{"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "OneCopOpc", "?", "GetCopOpc", "(", "insn", ")", ":", "GetCopOpc1", "(", "insn", ",", "NoGPR", ")", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleCoprocessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70627, "Length": 244, "Cover_Rate": 0.5754716981132075} {"Template_token": ["", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "if", "(", "NumDefs", "&&", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", ">=", "NumOps", ")", "return", "false", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "uint32_t", "mask", "=", "", ";", "if", "(", "!", "getBFCInvMask", "(", "insn", ",", "mask", ")", ")", "return", "false", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mask", ")", ")", ";", "OpIdx", "+=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", "+", "", ")", ")", ";", "OpIdx", "+=", "", ";", "return", "true", ";", "}", "bool", "RmRn", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "if", "(", "!", "isUnary", ")", "{", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "RmRn", "?", "decodeRm", "(", "insn", ")", ":", "decodeRn", "(", "insn", ")", ")", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleDPFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70628, "Length": 306, "Cover_Rate": 0.4857142857142857} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", "+", "", ">=", "NumOps", ")", "return", "false", ";", "assert", "(", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "&&", "(", "OpInfo", "[", "OpIdx", "+", "", "]", ".", "RegClass", "==", "", ")", "&&", "(", "OpInfo", "[", "OpIdx", "+", "", "]", ".", "RegClass", "<", "", ")", "&&", "", ")", ";", "unsigned", "Rs", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "if", "(", "Rs", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "", "ShOp", "=", "getShiftOpcForBits", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "ShOp", ",", "", ")", ")", ")", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "", "ShOp", "=", "getShiftOpcForBits", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";"], "ground_truth": ["unsigned", "ShImm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleDPSoRegFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70629, "Length": 204, "Cover_Rate": 0.44933920704845814} {"Template_token": ["", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "unsigned", "rot", "=", "(", "insn", ">>", "", ")", "&", "", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "rot", "<<", "", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleExtFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70630, "Length": 90, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "unsigned", "rot", "=", "(", "insn", ">>", "", ")", "&", "", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "rot", "<<", "", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleExtFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70631, "Length": 87, "Cover_Rate": 0.3411764705882353} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "bool", "isStore", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "bool", "isDW", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";"], "ground_truth": ["++", "OpIdx", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleLdStExFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70636, "Length": 109, "Cover_Rate": 0.3892857142857143} {"Template_token": ["", "if", "(", "OpIdx", "+", "", ">=", "NumOps", ")", "return", "false", ";", "assert", "(", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "&&", "(", "OpInfo", "[", "OpIdx", "+", "", "]", ".", "RegClass", "<", "", ")", "&&", "", ")", ";", "", "AddrOpcode", "=", "getUBit", "(", "insn", ")", "?", "", ":", "", ";", "if", "(", "getIBit", "(", "insn", ")", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "unsigned", "Imm12", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "unsigned", "Offset", "=", "", "(", "AddrOpcode", ",", "Imm12", ",", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "", "ShOp", "=", "getShiftOpcForBits", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";", "unsigned", "ShImm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "getImmShiftSE", "(", "ShOp", ",", "ShImm", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "AddrOpcode", ",", "ShImm", ",", "ShOp", ")", ")", ")", ";", "}", "OpIdx", "+=", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleLdStFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70637, "Length": 196, "Cover_Rate": 0.35} {"Template_token": ["", "++", "OpIdx", ";", "if", "(", "isPrePost", "&&", "!", "isStore", ")", "{", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", ">=", "NumOps", ")", "return", "false", ";", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "assert", "(", "(", "!", "isPrePost", "||", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "OpIdx", "+", "", ">=", "NumOps", ")", "return", "false", ";", "assert", "(", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "&&", "(", "OpInfo", "[", "OpIdx", "+", "", "]", ".", "RegClass", "<", "", ")", "&&", "", ")", ";", "", "AddrOpcode", "=", "getUBit", "(", "insn", ")", "?", "", ":", "", ";", "if", "(", "getIBit", "(", "insn", ")", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "unsigned", "Imm12", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "unsigned", "Offset", "=", "", "(", "AddrOpcode", ",", "Imm12", ",", "", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleLdStFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70638, "Length": 235, "Cover_Rate": 0.41964285714285715} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "NumOpsAdded", "=", "", ";", "unsigned", "Base", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "++", "NumOpsAdded", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "int64_t", "CondVal", "=", "insn", ">>", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CondVal", "==", "", "?", "", ":", "CondVal", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "NumOpsAdded", "+=", "", ";", "unsigned", "RegListBits", "=", "insn", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "(", "RegListBits", ">>", "i", ")", "&", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "i", ")", ")", ")", ";"], "ground_truth": ["++", "NumOpsAdded", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleLdStMulFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70639, "Length": 195, "Cover_Rate": 0.7768924302788844} {"Template_token": ["", "break", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "NumOpsAdded", "=", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassembleMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70640, "Length": 230, "Cover_Rate": 0.5386416861826698} {"Template_token": ["", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "break", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "NumOpsAdded", "=", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "Opcode", "==", "", ")", "{"], "File": "ARMDisassemblerCore", "Func": "DisassembleMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70641, "Length": 242, "Cover_Rate": 0.5667447306791569} {"Template_token": ["", "assert", "(", "NumDefs", ">", "", "&&", "", ")", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "if", "(", "NumDefs", "==", "", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";"], "ground_truth": ["++", "OpIdx", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleMulFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70642, "Length": 95, "Cover_Rate": 0.31986531986531985} {"Template_token": ["", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "OpIdx", "+=", "", ";", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleMulFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70643, "Length": 116, "Cover_Rate": 0.39057239057239057} {"Template_token": ["", "return", "DisassembleNVectorShift", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "true", ",", "B", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassembleN2RegVecShLFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70646, "Length": 19, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "static", "bool", "DisassembleN2RegVecShLFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "return", "DisassembleNVectorShift", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "true", ",", "B", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassembleN2RegVecShLFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70647, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "DisassembleN2RegVecShRFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "return", "DisassembleNVectorShift", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "false", ",", "B", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassembleN2RegVecShRFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70648, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "return", "DisassembleNVdVnVmOptImm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "N3V_None", ",", "B", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassembleN3RegFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70650, "Length": 19, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "return", "DisassembleNVdVnVmOptImm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "N3V_VectorShift", ",", "B", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassembleN3RegVecShFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70653, "Length": 19, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "unsigned", "RegClass", "=", "OpInfo", "[", "", "]", ".", "RegClass", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "decodeNEONRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassembleNDupFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70654, "Length": 100, "Cover_Rate": 0.684931506849315} {"Template_token": ["", "ElemSize", "esize", "=", "Opcode", "==", "", "?", "ESize32", ":", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "?", "ESize16", ":", "ESize32", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeNEONRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "decodeNVLaneOpIndex", "(", "insn", ",", "esize", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleNGetLnFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70655, "Length": 93, "Cover_Rate": 0.45365853658536587} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "TID", ".", "getNumDefs", "(", ")", "==", "", "&&", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "", ")", ";"], "ground_truth": ["ElemSize", "esize", "=", "Opcode", "==", "", "?", "ESize32", ":", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "?", "ESize16", ":", "ESize32", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleNGetLnFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70656, "Length": 86, "Cover_Rate": 0.4195121951219512} {"Template_token": ["", "if", "(", "Name", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "if", "(", "Name", ".", "endswith", "(", "", ")", "||", "Name", ".", "endswith", "(", "", ")", ")", "DblSpaced", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "if", "(", "Name", ".", "endswith", "(", "", ")", "||", "Name", ".", "endswith", "(", "", ")", ")", "DblSpaced", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMDisassemblerCore", "Func": "DisassembleNLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70657, "Length": 77, "Cover_Rate": 0.32489451476793246} {"Template_token": ["", "bool", "DblSpaced", "=", "false", ";", "if", "(", "Name", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "if", "(", "Name", ".", "endswith", "(", "", ")", "||", "Name", ".", "endswith", "(", "", ")", ")", "DblSpaced", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "if", "(", "Name", ".", "endswith", "(", "", ")", "||", "Name", ".", "endswith", "(", "", ")", ")", "DblSpaced", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "}", "else", "{"], "ground_truth": ["if", "(", "Name", ".", "startswith", "(", "", ")", "||", "Name", ".", "startswith", "(", "", ")", ")", "DblSpaced", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleNLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70658, "Length": 111, "Cover_Rate": 0.46835443037974683} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "unsigned", "RegClass", "=", "", ";", "unsigned", "Inc", "=", "DblSpaced", "?", "", ":", "", ";", "unsigned", "Rn", "=", "decodeRn", "(", "insn", ")", ";", "unsigned", "Rm", "=", "decodeRm", "(", "insn", ")", ";", "unsigned", "Rd", "=", "decodeNEONRd", "(", "insn", ")", ";", "bool", "WB", "=", "Rm", "!=", "", ";", "unsigned", "RmEnum", "=", "", ";", "if", "(", "WB", "&&", "Rm", "!=", "", ")", "RmEnum", "=", "getRegisterEnum", "(", "B", ",", "", ",", "Rm", ")", ";", "if", "(", "Store", ")", "{", "assert", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "if", "(", "WB", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Rn", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "(", "OpIdx", "+", "", ")", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "OpIdx", "+", "", "]", ".", "RegClass", "<", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Rn", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "OpIdx", "+=", "", ";", "if", "(", "WB", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RmEnum", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpIdx", "<", "NumOps", "&&", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "RegClass", "=", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "while", "(", "OpIdx", "<", "NumOps", "&&", "(", "unsigned", ")", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "RegClass", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "Rd", ")", ")", ")", ";"], "ground_truth": ["Rd", "+=", "Inc", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleNLdSt0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70659, "Length": 308, "Cover_Rate": 0.41847826086956524} {"Template_token": ["", "++", "OpIdx", ";", "}", "assert", "(", "(", "OpIdx", "+", "", ")", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "OpIdx", "+", "", "]", ".", "RegClass", "<", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Rn", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "OpIdx", "+=", "", ";", "if", "(", "WB", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RmEnum", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpIdx", "<", "NumOps", "&&", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "RegClass", "=", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "while", "(", "OpIdx", "<", "NumOps", "&&", "(", "unsigned", ")", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "RegClass", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "Rd", ")", ")", ")", ";", "Rd", "+=", "Inc", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "decodeLaneIndex", "(", "insn", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "}", "else", "{", "RegClass", "=", "OpInfo", "[", "", "]", ".", "RegClass", ";", "while", "(", "OpIdx", "<", "NumOps", "&&", "(", "unsigned", ")", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "RegClass", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "Rd", ")", ")", ")", ";", "Rd", "+=", "Inc", ";", "++", "OpIdx", ";", "}", "if", "(", "WB", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Rn", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "(", "OpIdx", "+", "", ")", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "OpIdx", "+", "", "]", ".", "RegClass", "<", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Rn", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "OpIdx", "+=", "", ";", "if", "(", "WB", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RmEnum", ")", ")", ";", "++", "OpIdx", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassembleNLdSt0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70660, "Length": 407, "Cover_Rate": 0.5529891304347826} {"Template_token": ["", "assert", "(", "TID", ".", "getNumDefs", "(", ")", "==", "", "&&", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "TID", ".", "getOperandConstraint", "(", "", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "", ")", ";", "ElemSize", "esize", "=", "Opcode", "==", "", "?", "ESize8", ":", "(", "Opcode", "==", "", "?", "ESize16", ":", "ESize32", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeNEONRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "decodeNVLaneOpIndex", "(", "insn", ",", "esize", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassembleNSetLnFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70661, "Length": 167, "Cover_Rate": 0.7136752136752137} {"Template_token": ["", "static", "bool", "DisassembleNVCVTFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opc", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{"], "ground_truth": ["return", "DisassembleNVdVmOptImm", "(", "MI", ",", "Opc", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "N2V_VectorConvert_Between_Float_Fixed", ",", "B", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleNVCVTFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70662, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "static", "bool", "DisassembleNVCVTFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opc", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "return", "DisassembleNVdVmOptImm", "(", "MI", ",", "Opc", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "N2V_VectorConvert_Between_Float_Fixed", ",", "B", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassembleNVCVTFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70663, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "++", "OpIdx", ";", "if", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "decodeNEONRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "int", "Idx", ";", "while", "(", "OpIdx", "<", "NumOps", "&&", "(", "Idx", "=", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "Idx", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "unsigned", "imm", "=", "", ";", "if", "(", "Flag", "==", "N2V_VectorDupLane", ")", "imm", "=", "decodeNVLaneDupIndex", "(", "insn", ",", "esize", ")", ";", "if", "(", "Flag", "==", "N2V_VectorConvert_Between_Float_Fixed", ")", "imm", "=", "decodeVCVTFractionBits", "(", "insn", ")", ";", "assert", "(", "imm", "!=", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "++", "OpIdx", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassembleNVdVmOptImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70664, "Length": 208, "Cover_Rate": 0.49760765550239233} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opc", "]", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "assert", "(", "NumOps", ">=", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "ElemSize", "esize", "=", "ESizeNA", ";", "if", "(", "Flag", "==", "N2V_VectorDupLane", ")", "{", "assert", "(", "Opc", ">=", "", "&&", "Opc", "<=", "", "&&", "", ")", ";", "esize", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "?", "ESize8", ":", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "?", "ESize16", ":", "ESize32", ")", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "decodeNEONRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "decodeNEONRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "int", "Idx", ";", "while", "(", "OpIdx", "<", "NumOps", "&&", "(", "Idx", "=", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "Idx", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "unsigned", "imm", "=", "", ";"], "ground_truth": ["if", "(", "Flag", "==", "N2V_VectorDupLane", ")", "imm", "=", "decodeNVLaneDupIndex", "(", "insn", ",", "esize", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleNVdVmOptImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70665, "Length": 327, "Cover_Rate": 0.7822966507177034} {"Template_token": ["", "static", "bool", "DisassembleNVecDupLnFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opc", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "return", "DisassembleNVdVmOptImm", "(", "MI", ",", "Opc", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "N2V_VectorDupLane", ",", "B", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassembleNVecDupLnFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70666, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "return", "DisassembleNVdVnVmOptImm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "N3V_VectorExtract", ",", "B", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassembleNVecExtractFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70668, "Length": 19, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "return", "DisassembleNVdVnVmOptImm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "N3V_VectorExtract", ",", "B", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassembleNVecExtractFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70669, "Length": 19, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "return", "DisassembleNVdVnVmOptImm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "N3V_Multiply_By_Scalar", ",", "B", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassembleNVecMulScalarFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70671, "Length": 19, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "decodeNEONRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "decodeNEONRm", "(", "insn", ")", ")", ")", ")", ";"], "ground_truth": ["++", "OpIdx", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleNVectorShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70672, "Length": 177, "Cover_Rate": 0.5446153846153846} {"Template_token": ["", "OpIdx", "=", "", ";", "unsigned", "Rn", "=", "decodeNEONRn", "(", "insn", ")", ";", "unsigned", "Len", "=", "slice", "(", "insn", ",", "", ",", "", ")", "+", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeNEONRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "int", "Idx", ";", "if", "(", "(", "Idx", "=", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "Idx", ")", ")", ";", "++", "OpIdx", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Len", ";", "++", "i", ")", "{", "assert", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Rn", "+", "i", ")", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleNVTBLFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70673, "Length": 145, "Cover_Rate": 0.4723127035830619} {"Template_token": ["", "NumOpsAdded", "=", "", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "", "AddrOpcode", "=", "getUBit", "(", "insn", ")", "?", "", ":", "", ";", "", "ShOp", "=", "getShiftOpcForBits", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";", "unsigned", "ShImm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "getImmShiftSE", "(", "ShOp", ",", "ShImm", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "AddrOpcode", ",", "ShImm", ",", "ShOp", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassemblePreLoadFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70674, "Length": 103, "Cover_Rate": 0.44396551724137934} {"Template_token": ["", "NumOpsAdded", "=", "", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "", "AddrOpcode", "=", "getUBit", "(", "insn", ")", "?", "", ":", "", ";", "", "ShOp", "=", "getShiftOpcForBits", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";", "unsigned", "ShImm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "getImmShiftSE", "(", "ShOp", ",", "ShImm", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "AddrOpcode", ",", "ShImm", ",", "ShOp", ")", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassemblePreLoadFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70675, "Length": 94, "Cover_Rate": 0.4051724137931034} {"Template_token": ["", "static", "bool", "DisassemblePseudo", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", ")", "{"], "ground_truth": ["assert", "(", "", "&&", "", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassemblePseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70677, "Length": 32, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "unsigned", "Pos", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "Pos", "+=", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Pos", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "if", "(", "NumOpsAdded", "==", "", ")", "{", "", "Opc", "=", "(", "slice", "(", "insn", ",", "", ",", "", ")", "!=", "", "?", "", ":", "", ")", ";", "unsigned", "ShAmt", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "if", "(", "ShAmt", "==", "", ")", "{", "if", "(", "Opc", "==", "", ")", "ShAmt", "=", "", ";", "else", "Opc", "=", "", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "Opc", ",", "ShAmt", ")", ")", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleSatFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70678, "Length": 143, "Cover_Rate": 0.6163793103448276} {"Template_token": ["", "static", "bool", "DisassembleStFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{"], "ground_truth": ["return", "DisassembleLdStFrm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "true", ",", "B", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleStFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70679, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "return", "DisassembleLdStMiscFrm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "true", ",", "B", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassembleStMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70681, "Length": 19, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "return", "DisassembleLdStMiscFrm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "true", ",", "B", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassembleStMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70682, "Length": 19, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "assert", "(", "(", "RegClass", "==", "", "||", "RegClass", "==", "", ")", "&&", "", ")", ";", "bool", "isSP", "=", "(", "RegClass", "==", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "decodeVFPRd", "(", "insn", ",", "isSP", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "decodeVFPRn", "(", "insn", ",", "isSP", ")", ")", ")", ")", ";"], "ground_truth": ["++", "OpIdx", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPBinaryFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70683, "Length": 120, "Cover_Rate": 0.5194805194805194} {"Template_token": ["", "if", "(", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ")", "{", "d", "=", "decodeVFPRd", "(", "insn", ",", "true", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "d", ")", ")", ")", ";", "m", "=", "decodeVFPRm", "(", "insn", ",", "SP", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassID", ",", "m", ")", ")", ")", ";", "}", "else", "{", "d", "=", "decodeVFPRd", "(", "insn", ",", "SP", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassID", ",", "d", ")", ")", ")", ";", "m", "=", "decodeVFPRm", "(", "insn", ",", "true", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "m", ")", ")", ")", ";", "}"], "ground_truth": ["NumOpsAdded", "=", "", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPConv1Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70684, "Length": 134, "Cover_Rate": 0.32057416267942584} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opcode", "]", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "bool", "SP", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "bool", "fixed_point", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "unsigned", "RegClassID", "=", "SP", "?", "", ":", "", ";", "if", "(", "fixed_point", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "int", "size", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", "?", "", ":", "", ";", "int", "fbits", "=", "size", "-", "(", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassID", ",", "decodeVFPRd", "(", "insn", ",", "SP", ")", ")", ")", ")", ";", "assert", "(", "TID", ".", "getOperandConstraint", "(", "", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "assert", "(", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "fbits", ")", ")", ";", "NumOpsAdded", "=", "", ";", "}", "else", "{", "unsigned", "d", ",", "m", ";", "if", "(", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ")", "{", "d", "=", "decodeVFPRd", "(", "insn", ",", "true", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "d", ")", ")", ")", ";", "m", "=", "decodeVFPRm", "(", "insn", ",", "SP", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassID", ",", "m", ")", ")", ")", ";", "}", "else", "{", "d", "=", "decodeVFPRd", "(", "insn", ",", "SP", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassID", ",", "d", ")", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPConv1Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70685, "Length": 346, "Cover_Rate": 0.8277511961722488} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRn", "(", "insn", ",", "true", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPConv2Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70686, "Length": 31, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "bool", "DisassembleVFPConv2Frm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRn", "(", "insn", ",", "true", ")", ")", ")", ")", ";"], "ground_truth": ["NumOpsAdded", "=", "", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPConv2Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70687, "Length": 85, "Cover_Rate": 0.9139784946236559} {"Template_token": ["", "unsigned", "Sm", "=", "decodeVFPRm", "(", "insn", ",", "true", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Sm", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Sm", "+", "", ")", ")", ")", ";", "OpIdx", "+=", "", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRm", "(", "insn", ",", "false", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPConv3Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70688, "Length": 88, "Cover_Rate": 0.411214953271028} {"Template_token": ["", "static", "bool", "DisassembleVFPConv4Frm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRn", "(", "insn", ",", "true", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPConv4Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70689, "Length": 88, "Cover_Rate": 0.946236559139785} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRn", "(", "insn", ",", "true", ")", ")", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPConv4Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70690, "Length": 33, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "OpIdx", "=", "", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "{", "unsigned", "Sm", "=", "decodeVFPRm", "(", "insn", ",", "true", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Sm", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Sm", "+", "", ")", ")", ")", ";", "OpIdx", "+=", "", ";", "}", "else", "{"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRm", "(", "insn", ",", "false", ")", ")", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPConv5Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70691, "Length": 97, "Cover_Rate": 0.44495412844036697} {"Template_token": ["", "unsigned", "RegD", "=", "decodeVFPRd", "(", "insn", ",", "isSPVFP", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassID", ",", "RegD", ")", ")", ")", ";", "unsigned", "Base", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";"], "ground_truth": ["", "AddrOpcode", "=", "getUBit", "(", "insn", ")", "?", "", ":", "", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPLdStFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70692, "Length": 68, "Cover_Rate": 0.38636363636363635} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "SubMode", ")", ")", ")", ";", "int64_t", "CondVal", "=", "insn", ">>", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CondVal", "==", "", "?", "", ":", "CondVal", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "OpIdx", "+=", "", ";", "bool", "isSPVFP", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "unsigned", "RegClassID", "=", "isSPVFP", "?", "", ":", "", ";", "unsigned", "RegD", "=", "decodeVFPRd", "(", "insn", ",", "isSPVFP", ")", ";", "unsigned", "char", "Imm8", "=", "insn", "&", "", ";"], "ground_truth": ["unsigned", "Regs", "=", "isSPVFP", "?", "Imm8", ":", "Imm8", "/", "", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPLdStMulFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70693, "Length": 131, "Cover_Rate": 0.34203655352480417} {"Template_token": ["", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "APInt", "immRaw", "=", "VFPExpandImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ",", "Opcode", "==", "", "?", "", ":", "", ")", ";", "APFloat", "immFP", "=", "APFloat", "(", "immRaw", ",", "true", ")", ";", "double", "imm", "=", "Opcode", "==", "", "?", "immFP", ".", "convertToDouble", "(", ")", ":"], "ground_truth": ["immFP", ".", "convertToFloat", "(", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70694, "Length": 99, "Cover_Rate": 0.32247557003257327} {"Template_token": ["", "RegEnum", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRd", "(", "insn", ",", "false", ")", ")", ";", "break", ";", "case", "", ":", "RegEnum", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRd", "(", "insn", ",", "true", ")", ")", ";", "break", ";", "case", "", ":", "RegEnum", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ";", "break", ";", "default", ":", "assert", "(", "", "&&", "", ")", ";", "return", "false", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegEnum", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{"], "ground_truth": ["APInt", "immRaw", "=", "VFPExpandImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ",", "Opcode", "==", "", "?", "", ":", "", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70695, "Length": 156, "Cover_Rate": 0.50814332247557} {"Template_token": ["", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "unsigned", "RegClass", "=", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "assert", "(", "(", "RegClass", "==", "", "||", "RegClass", "==", "", ")", "&&", "", ")", ";", "bool", "isSP", "=", "(", "RegClass", "==", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "decodeVFPRd", "(", "insn", ",", "isSP", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";"], "ground_truth": ["RegClass", "=", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPUnaryFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70696, "Length": 101, "Cover_Rate": 0.45495495495495497} {"Template_token": ["", "bool", "isSP", "=", "(", "RegClass", "==", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "decodeVFPRd", "(", "insn", ",", "isSP", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";", "RegClass", "=", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "assert", "(", "(", "RegClass", "==", "", "||", "RegClass", "==", "", ")", "&&", "", ")", ";", "isSP", "=", "(", "RegClass", "==", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "decodeVFPRm", "(", "insn", ",", "isSP", ")", ")", ")", ")", ";", "++", "OpIdx", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPUnaryFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70697, "Length": 119, "Cover_Rate": 0.536036036036036} {"Template_token": ["", "assert", "(", "NumOpsRemaining", ">", "", "&&", "", ")", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "unsigned", "Idx", "=", "MI", ".", "getNumOperands", "(", ")", ";", "if", "(", "NumOpsRemaining", ">=", "", "&&", "OpInfo", "[", "Idx", "]", ".", "isPredicate", "(", ")", "&&", "OpInfo", "[", "Idx", "+", "", "]", ".", "isPredicate", "(", ")", "&&", "OpInfo", "[", "Idx", "]", ".", "RegClass", "<", "", "&&", "OpInfo", "[", "Idx", "+", "", "]", ".", "RegClass", "==", "", ")", "{", "if", "(", "InITBlock", "(", ")", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "GetITCond", "(", ")", ")", ")", ";", "else", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DoPredicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70698, "Length": 126, "Cover_Rate": 0.8129032258064516} {"Template_token": ["", "static", "inline", "unsigned", "getAddrMode", "(", "unsigned", "TSFlags", ")", "{"], "ground_truth": ["return", "(", "TSFlags", "&", "", ")", ";"], "File": "ARMDisassemblerCore", "Func": "getAddrMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70700, "Length": 16, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "static", "inline", "unsigned", "getAM3IBit", "(", "uint32_t", "insn", ")", "{"], "ground_truth": ["return", "(", "insn", ">>", "", ")", "&", "", ";"], "File": "ARMDisassemblerCore", "Func": "getAM3IBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70701, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "static", "inline", "unsigned", "getAM3IBit", "(", "uint32_t", "insn", ")", "{", "return", "(", "insn", ">>", "", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "getAM3IBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70702, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "default", ":", "assert", "(", "", "&&", "", ")", ";", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMDisassemblerCore", "Func": "getAMSubModeForBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70703, "Length": 30, "Cover_Rate": 0.46875} {"Template_token": ["", "uint32_t", "Val", "=", "", ";", "if", "(", "msb", "<", "lsb", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "for", "(", "uint32_t", "i", "=", "lsb", ";", "i", "<=", "msb", ";", "++", "i", ")", "Val", "|=", "(", "", "<<", "i", ")", ";", "mask", "=", "~", "Val", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "getBFCInvMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70704, "Length": 56, "Cover_Rate": 0.6021505376344086} {"Template_token": ["", "static", "inline", "bool", "getBFCInvMask", "(", "uint32_t", "insn", ",", "uint32_t", "&", "mask", ")", "{", "uint32_t", "lsb", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "uint32_t", "msb", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "uint32_t", "Val", "=", "", ";", "if", "(", "msb", "<", "lsb", ")", "{"], "ground_truth": ["DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";"], "File": "ARMDisassemblerCore", "Func": "getBFCInvMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70705, "Length": 58, "Cover_Rate": 0.6236559139784946} {"Template_token": ["", "return", "(", "insn", ">>", "", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "getCondField", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70706, "Length": 8, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "return", "(", "insn", ">>", "", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "getCondField", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70707, "Length": 8, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "return", "CDP", "?", "slice", "(", "insn", ",", "", ",", "", ")", ":", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "GetCopOpc1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70710, "Length": 22, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "static", "inline", "unsigned", "GetCopOpc1", "(", "uint32_t", "insn", ",", "bool", "CDP", ")", "{"], "ground_truth": ["return", "CDP", "?", "slice", "(", "insn", ",", "", ",", "", ")", ":", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "File": "ARMDisassemblerCore", "Func": "GetCopOpc1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70711, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "static", "inline", "unsigned", "GetCopOpc2", "(", "uint32_t", "insn", ")", "{"], "ground_truth": ["return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "File": "ARMDisassemblerCore", "Func": "GetCopOpc2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70712, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "GetCopOpc2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70713, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "GetCoprocessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70714, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "return", "(", "insn", ">>", "", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "getDBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70716, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "return", "(", "insn", ">>", "", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "getIBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70719, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "if", "(", "ShImm", "!=", "", ")", "return", ";", "switch", "(", "ShOp", ")", "{", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "ShOp", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "ShImm", "=", "", ";", "break", ";", "case", "", ":", "ShOp", "=", "", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "getImmShiftSE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70720, "Length": 53, "Cover_Rate": 0.6235294117647059} {"Template_token": ["", "static", "inline", "unsigned", "getIndexMode", "(", "unsigned", "TSFlags", ")", "{", "return", "(", "TSFlags", "&", "", ")", ">>", "", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "getIndexMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70721, "Length": 19, "Cover_Rate": 0.8260869565217391} {"Template_token": ["", "assert", "(", "SP", ")", ";", "return", "slice", "(", "SP", "->", "ITState", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "GetITCond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70723, "Length": 18, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "static", "inline", "unsigned", "getMBit", "(", "uint32_t", "insn", ")", "{"], "ground_truth": ["return", "(", "insn", ">>", "", ")", "&", "", ";"], "File": "ARMDisassemblerCore", "Func": "getMBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70724, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "static", "inline", "unsigned", "getNBit", "(", "uint32_t", "insn", ")", "{"], "ground_truth": ["return", "(", "insn", ">>", "", ")", "&", "", ";"], "File": "ARMDisassemblerCore", "Func": "getNBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70727, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "static", "inline", "unsigned", "getPBit", "(", "uint32_t", "insn", ")", "{"], "ground_truth": ["return", "(", "insn", ">>", "", ")", "&", "", ";"], "File": "ARMDisassemblerCore", "Func": "getPBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70728, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "return", "(", "insn", ">>", "", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "getPBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70729, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "static", "inline", "", "getShiftOpcForBits", "(", "unsigned", "bits", ")", "{", "switch", "(", "bits", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "getShiftOpcForBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70734, "Length": 51, "Cover_Rate": 0.796875} {"Template_token": ["", "default", ":", "assert", "(", "", "&&", "", ")", ";", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "getShiftOpcForBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70735, "Length": 38, "Cover_Rate": 0.59375} {"Template_token": ["", "static", "inline", "unsigned", "getUBit", "(", "uint32_t", "insn", ")", "{", "return", "(", "insn", ">>", "", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "getUBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70736, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "return", "(", "insn", ">>", "", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "getUBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70737, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "return", "(", "insn", ">>", "", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "getWBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70738, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "HasDualReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70740, "Length": 22, "Cover_Rate": 0.41509433962264153} {"Template_token": ["", "bool", "InITBlock", "(", ")", "{", "if", "(", "SP", ")", "return", "SP", "->", "ITCounter", ">", "", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMDisassemblerCore", "Func": "InITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70741, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "if", "(", "SP", ")", "return", "SP", "->", "ITCounter", ">", "", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "InITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70742, "Length": 15, "Cover_Rate": 0.75} {"Template_token": ["", "static", "inline", "bool", "isUnaryDP", "(", "unsigned", "TSFlags", ")", "{", "return", "(", "TSFlags", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "isUnaryDP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70745, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "return", "(", "TSFlags", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "isUnaryDP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70746, "Length": 8, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "static", "bool", "LdStCopOpcode", "(", "unsigned", "Opcode", ")", "{", "if", "(", "(", "Opcode", ">=", "", "&&", "Opcode", "<=", "", ")", "||", "(", "Opcode", ">=", "", "&&", "Opcode", "<=", "", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMDisassemblerCore", "Func": "LdStCopOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70747, "Length": 36, "Cover_Rate": 0.8} {"Template_token": ["", "static", "bool", "LdStCopOpcode", "(", "unsigned", "Opcode", ")", "{", "if", "(", "(", "Opcode", ">=", "", "&&", "Opcode", "<=", "", ")", "||", "(", "Opcode", ">=", "", "&&", "Opcode", "<=", "", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "LdStCopOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70748, "Length": 37, "Cover_Rate": 0.8222222222222222} {"Template_token": ["", "if", "(", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", "&&", "(", "op7_4", ">=", "", "&&", "op7_4", "<=", "", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMDisassemblerCore", "Func": "MemBarrierInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70749, "Length": 29, "Cover_Rate": 0.5686274509803921} {"Template_token": ["", "unsigned", "op7_4", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "if", "(", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", "&&", "(", "op7_4", ">=", "", "&&", "op7_4", "<=", "", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "MemBarrierInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70750, "Length": 42, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "return", "Insts", "[", "Opcode", "]", ".", "Name", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "OpcodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70752, "Length": 9, "Cover_Rate": 0.45} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "ARMDisassemblerCore", "Func": "PreLoadOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70753, "Length": 31, "Cover_Rate": 0.5740740740740741} {"Template_token": ["", "bool", "BasicMCBuilder", "::", "RunBuildAfterHook", "(", "bool", "Status", ",", "MCInst", "&", "MI", ",", "uint32_t", "insn", ")", "{", "if", "(", "!", "SP", ")", "return", "Status", ";"], "ground_truth": ["if", "(", "Opcode", "==", "", ")", "Status", "=", "SP", "->", "InitIT", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", "?", "Status", ":", "false", ";"], "File": "ARMDisassemblerCore", "Func": "RunBuildAfterHook", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70754, "Length": 50, "Cover_Rate": 0.7246376811594203} {"Template_token": ["", "bool", "BasicMCBuilder", "::", "RunBuildAfterHook", "(", "bool", "Status", ",", "MCInst", "&", "MI", ",", "uint32_t", "insn", ")", "{", "if", "(", "!", "SP", ")", "return", "Status", ";"], "ground_truth": ["if", "(", "Opcode", "==", "", ")", "Status", "=", "SP", "->", "InitIT", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", "?", "Status", ":", "false", ";"], "File": "ARMDisassemblerCore", "Func": "RunBuildAfterHook", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70755, "Length": 50, "Cover_Rate": 0.7246376811594203} {"Template_token": ["", "Err", "=", "ErrCode", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "SetErr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70756, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "SP", "=", "sp", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "SetSession", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70759, "Length": 5, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "uint32_t", "Mask", "=", "(", "(", "", "<<", "(", "From", "-", "To", "+", "", ")", ")", "-", "", ")", ";", "Bits", "&=", "~", "(", "Mask", "<<", "To", ")", ";"], "ground_truth": ["Bits", "|=", "(", "Val", "&", "Mask", ")", "<<", "To", ";"], "File": "ARMDisassemblerCore", "Func": "setSlice", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70760, "Length": 38, "Cover_Rate": 0.5205479452054794} {"Template_token": ["", "static", "inline", "unsigned", "slice", "(", "uint32_t", "Bits", ",", "unsigned", "From", ",", "unsigned", "To", ")", "{", "assert", "(", "From", "<", "", "&&", "To", "<", "", "&&", "From", ">=", "To", ")", ";", "return", "(", "Bits", ">>", "To", ")", "&", "(", "(", "", "<<", "(", "From", "-", "To", "+", "", ")", ")", "-", "", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "slice", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70761, "Length": 54, "Cover_Rate": 1.0} {"Template_token": ["", "return", "(", "Bits", ">>", "To", ")", "&", "(", "(", "", "<<", "(", "From", "-", "To", "+", "", ")", ")", "-", "", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "slice", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70762, "Length": 24, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "}", "else", "{", "Result", "=", "(", "uint64_t", ")", "slice", "(", "byte", ",", "", ",", "", ")", "<<", "", "|", "(", "uint64_t", ")", "slice", "(", "byte", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "bit6", ")", "Result", "|=", "", "<<", "", ";", "else", "Result", "|=", "", "<<", "", ";", "}"], "ground_truth": ["return", "APInt", "(", "N", ",", "Result", ")", ";"], "File": "ARMDisassemblerCore", "Func": "VFPExpandImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70763, "Length": 59, "Cover_Rate": 0.4041095890410959} {"Template_token": ["", "Result", "=", "(", "uint64_t", ")", "slice", "(", "byte", ",", "", ",", "", ")", "<<", "", "|", "(", "uint64_t", ")", "slice", "(", "byte", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "bit6", ")", "Result", "|=", "", "<<", "", ";", "else", "Result", "|=", "", "<<", "", ";", "}"], "ground_truth": ["return", "APInt", "(", "N", ",", "Result", ")", ";"], "File": "ARMDisassemblerCore", "Func": "VFPExpandImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70764, "Length": 56, "Cover_Rate": 0.3835616438356164} {"Template_token": ["", "virtual", "~", "BasicMCBuilder", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "~ARMBasicMCBuilder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70765, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "~", "BasicMCBuilder", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "~ARMBasicMCBuilder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70766, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "I", "==", "MI", ".", "end", "(", ")", ")", "break", ";", "if", "(", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", "&&", "OpInfo", "[", "i", "]", ".", "RegClass", "==", "", ")", "{", "if", "(", "i", ">", "", "&&", "OpInfo", "[", "i", "-", "", "]", ".", "isPredicate", "(", ")", ")", "continue", ";", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createReg", "(", "InITBlock", "?", "", ":", "", ")", ")", ";", "return", ";", "}"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "AddThumb1SBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70767, "Length": 103, "Cover_Rate": 0.6023391812865497} {"Template_token": ["", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "ITBlock", ".", "advanceITState", "(", ")", ";", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "I", "==", "MI", ".", "end", "(", ")", ")", "break", ";", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "I", "=", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createImm", "(", "CC", ")", ")", ";", "++", "I", ";", "if", "(", "CC", "==", "", ")", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "else", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return", "S", ";", "}", "}", "I", "=", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createImm", "(", "CC", ")", ")", ";", "++", "I", ";", "if", "(", "CC", "==", "", ")", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["else", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler", "Func": "AddThumbPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70768, "Length": 211, "Cover_Rate": 0.4806378132118451} {"Template_token": ["", "Disassembler", "(", ")", ":", "MCDisassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "ARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70769, "Length": 9, "Cover_Rate": 1.0} {"Template_token": ["", "Disassembler", "(", ")", ":"], "ground_truth": ["MCDisassembler", "(", ")", "{"], "File": "ARMDisassembler", "Func": "ARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70770, "Length": 8, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "static", "MCDisassembler", "*", "createDisassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["return", "new", "Disassembler", "(", "STI", ",", "Ctx", ")", ";"], "File": "ARMDisassembler", "Func": "createARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70771, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "static", "MCDisassembler", "*", "createThumbDisassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["return", "new", "ThumbDisassembler", "(", "STI", ",", "Ctx", ")", ";"], "File": "ARMDisassembler", "Func": "createThumbDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70772, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Op", "=", "", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "Op", "=", "", ";", "bool", "writeback", "=", "(", "P", "==", "", ")", "||", "(", "W", "==", "", ")", ";", "unsigned", "idx_mode", "=", "", ";", "if", "(", "P", "&&", "writeback", ")", "idx_mode", "=", "", ";", "else", "if", "(", "!", "P", "&&", "writeback", ")", "idx_mode", "=", "", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "reg", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Opc", "=", "", ";", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "unsigned", "amt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Opc", "==", "", "&&", "amt", "==", "", ")", "Opc", "=", "", ";", "unsigned", "imm", "=", "", "(", "Op", ",", "amt", ",", "Opc", ",", "idx_mode", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "}", "else", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "unsigned", "tmp", "=", "", "(", "Op", ",", "imm", ",", "", ",", "idx_mode", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "tmp", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler", "Func": "DecodeAddrMode2IdxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70773, "Length": 458, "Cover_Rate": 0.6960486322188449} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "U", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "(", "", ",", "imm", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "(", "", ",", "imm", ")", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeAddrMode5FP16Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70775, "Length": 79, "Cover_Rate": 0.572463768115942} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "U", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "(", "", ",", "imm", ")", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70776, "Length": 45, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "align", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";"], "ground_truth": ["else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "<<", "align", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70777, "Length": 56, "Cover_Rate": 0.5045045045045045} {"Template_token": ["", "if", "(", "!", "add", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "==", "", "&&", "!", "add", ")", "imm", "=", "INT32_MIN", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "if", "(", "Rn", "==", "", ")", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "Address", "+", "imm", "+", "", ",", "Decoder", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler", "Func": "DecodeAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70778, "Length": 57, "Cover_Rate": 0.3931034482758621} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "add", ")", "imm", "*=", "-", "", ";"], "ground_truth": ["if", "(", "imm", "==", "", "&&", "!", "add", ")", "imm", "=", "INT32_MIN", ";"], "File": "ARMDisassembler", "Func": "DecodeAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70779, "Length": 71, "Cover_Rate": 0.4896551724137931} {"Template_token": ["", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeArmMOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70780, "Length": 118, "Cover_Rate": 0.5784313725490197} {"Template_token": ["", "static", "DecodeStatus", "DecodeBankedReg", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "R", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "SysM", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "!", "", "(", "(", "R", "<<", "", ")", "|", "SysM", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70781, "Length": 63, "Cover_Rate": 0.7590361445783133} {"Template_token": ["", "unsigned", "SysM", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "", "(", "(", "R", "<<", "", ")", "|", "SysM", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70782, "Length": 49, "Cover_Rate": 0.5903614457831325} {"Template_token": ["", "static", "DecodeStatus", "DecodeBitfieldMaskOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "msb", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "lsb", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "lsb", ">", "msb", ")", "{", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";"], "ground_truth": ["lsb", "=", "msb", ";"], "File": "ARMDisassembler", "Func": "DecodeBitfieldMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70783, "Length": 71, "Cover_Rate": 0.5503875968992248} {"Template_token": ["", "static", "DecodeStatus", "DecodeBitfieldMaskOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "msb", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "lsb", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "lsb", ">", "msb", ")", "{", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "lsb", "=", "msb", ";", "}"], "ground_truth": ["uint32_t", "msb_mask", "=", "", ";"], "File": "ARMDisassembler", "Func": "DecodeBitfieldMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70784, "Length": 77, "Cover_Rate": 0.5968992248062015} {"Template_token": ["", "static", "DecodeStatus", "DecodeBranchImmInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "pred", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70785, "Length": 129, "Cover_Rate": 0.6262135922330098} {"Template_token": ["", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeCCOutOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70786, "Length": 19, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "}", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "if", "(", "featureBits", "[", "", "]", "&&", "(", "coproc", "!=", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "coproc", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CRd", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "imm", "=", "", "(", "U", "?", "", ":", "", ",", "imm", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "imm", "|=", "U", "<<", "", ";", "LLVM_FALLTHROUGH", ";", "default", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeCopMemInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70787, "Length": 382, "Cover_Rate": 0.47102342786683105} {"Template_token": ["", "if", "(", "featureBits", "[", "", "]", "&&", "!", "(", "Val", "==", "", "||", "Val", "==", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler", "Func": "DecodeCoprocessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70788, "Length": 40, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "imod", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "M", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "iflags", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", "||", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", "||", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "iflags", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "mode", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeCPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70789, "Length": 156, "Cover_Rate": 0.50814332247557} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRPairRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler", "Func": "DecodeDoubleRegStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70790, "Length": 75, "Cover_Rate": 0.373134328358209} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRPairRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeDoubleRegStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70791, "Length": 72, "Cover_Rate": 0.3582089552238806} {"Template_token": ["", "static", "DecodeStatus", "DecodeDPairRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeDPairRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70792, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "DPairSpacedDecoderTable", "[", "RegNo", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeDPairSpacedRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70793, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeDPairSpacedRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70794, "Length": 18, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "if", "(", "RegNo", ">", "", "||", "(", "hasD16", "&&", "RegNo", ">", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "DPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeDPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70795, "Length": 45, "Cover_Rate": 0.4639175257731959} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "featureBits", "[", "", "]", "&&", "!", "featureBits", "[", "", "]", ")", "{", "if", "(", "Rt", "==", "", "||", "Rt", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ";"], "ground_truth": ["}", "else", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeForVMRSandVMSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70796, "Length": 83, "Cover_Rate": 0.39712918660287083} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "(", "RegNo", "&", "", ")", "||", "RegNo", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "unsigned", "RegisterPair", "=", "GPRPairDecoderTable", "[", "RegNo", "/", "", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegisterPair", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeGPRPairRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70797, "Length": 55, "Cover_Rate": 0.6707317073170732} {"Template_token": ["", "if", "(", "(", "RegNo", "&", "", ")", "||", "RegNo", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "unsigned", "RegisterPair", "=", "GPRPairDecoderTable", "[", "RegNo", "/", "", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegisterPair", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeGPRPairRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70798, "Length": 40, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "unsigned", "Register", "=", "GPRDecoderTable", "[", "RegNo", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70799, "Length": 20, "Cover_Rate": 0.3508771929824561} {"Template_token": ["", "static", "DecodeStatus", "DecodeGPRwithAPSRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler", "Func": "DecodeGPRwithAPSRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70800, "Length": 27, "Cover_Rate": 0.36486486486486486} {"Template_token": ["", "unsigned", "imm8", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";", "const", "FeatureBitset", "&", "FeatureBits", "=", "Dis", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm8", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "imm8", "==", "", "&&", "pred", "!=", "", "&&", "(", "(", "FeatureBits", "[", "", "]", ")", "!=", "", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler", "Func": "DecodeHINTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70801, "Length": 112, "Cover_Rate": 0.7466666666666667} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm8", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "imm8", "==", "", "&&", "pred", "!=", "", "&&", "(", "(", "FeatureBits", "[", "", "]", ")", "!=", "", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler", "Func": "DecodeHINTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70802, "Length": 70, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "static", "DecodeStatus", "DecodeHPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["return", "DecodeSPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeHPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70804, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler", "Func": "DecodeInstSyncBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70805, "Length": 17, "Cover_Rate": 0.34} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeInstSyncBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70806, "Length": 18, "Cover_Rate": 0.36} {"Template_token": ["", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "if", "(", "mask", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "pred", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "mask", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70807, "Length": 46, "Cover_Rate": 0.42592592592592593} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeMemBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70808, "Length": 18, "Cover_Rate": 0.36} {"Template_token": ["", "break", ";", "default", ":", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "break", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "{", "if", "(", "Mask", "!=", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "if", "(", "Mask", "==", "", "||", "(", "Mask", "!=", "", "&&", "ValLow", ">", "", ")", "||", "(", "!", "(", "FeatureBits", "[", "", "]", ")", "&&", "(", "Mask", "&", "", ")", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "}", "}", "else", "{", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70809, "Length": 133, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DestRegDecoder", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DestRegDecoder", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DestRegDecoder", "(", "Inst", ",", "Vn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeNEONComplexLane64Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70810, "Length": 96, "Cover_Rate": 0.3368421052631579} {"Template_token": ["", "unsigned", "Q", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Q", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler", "Func": "DecodeNEONModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70811, "Length": 102, "Cover_Rate": 0.3322475570032573} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "add", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "add", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70812, "Length": 60, "Cover_Rate": 0.6593406593406593} {"Template_token": ["", "static", "DecodeStatus", "DecodePredicateOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "if", "(", "Val", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler", "Func": "DecodePredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70813, "Length": 100, "Cover_Rate": 0.9345794392523364} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "if", "(", "Val", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler", "Func": "DecodePredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70814, "Length": 80, "Cover_Rate": 0.7476635514018691} {"Template_token": ["", "unsigned", "Register", "=", "QPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70815, "Length": 26, "Cover_Rate": 0.37681159420289856} {"Template_token": ["", "if", "(", "RegNo", ">", "", "||", "(", "RegNo", "&", "", ")", "!=", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["RegNo", ">>=", "", ";"], "File": "ARMDisassembler", "Func": "DecodeQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70816, "Length": 23, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "Val", "&", "(", "", "<<", "i", ")", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "i", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "NeedDisjointWriteback", "&&", "WritebackReg", "==", "Inst", ".", "end", "(", ")", "[", "-", "", "]", ".", "getReg", "(", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "}", "}"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler", "Func": "DecodeRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70817, "Length": 95, "Cover_Rate": 0.46116504854368934} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "NeedDisjointWriteback", "=", "true", ";", "WritebackReg", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "Val", "&", "(", "", "<<", "i", ")", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "i", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "NeedDisjointWriteback", "&&", "WritebackReg", "==", "Inst", ".", "end", "(", ")", "[", "-", "", "]", ".", "getReg", "(", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "}", "}"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler", "Func": "DecodeRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70818, "Length": 136, "Cover_Rate": 0.6601941747572816} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "switch", "(", "mode", ")", "{", "case", "", ":", "mode", "=", "", ";", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "case", "", ":", "mode", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassembler", "Func": "DecodeRFEInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70819, "Length": 65, "Cover_Rate": 0.46099290780141844} {"Template_token": ["", "unsigned", "opc1", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "cop", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "(", "cop", "&", "~", "", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "cop", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "opc1", ")", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CRm", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecoderForMRRC2AndMCRR2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70820, "Length": 236, "Cover_Rate": 0.8458781362007168} {"Template_token": ["", "static", "DecodeStatus", "DecoderForMRRC2AndMCRR2", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "CRm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "opc1", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "cop", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "(", "cop", "&", "~", "", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "cop", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "opc1", ")", ")", ";"], "ground_truth": ["if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "ARMDisassembler", "Func": "DecoderForMRRC2AndMCRR2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70821, "Length": 210, "Cover_Rate": 0.7526881720430108} {"Template_token": ["", "if", "(", "(", "RegNo", "==", "", "&&", "!", "featureBits", "[", "", "]", ")", "||", "RegNo", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecoderGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70822, "Length": 44, "Cover_Rate": 0.4631578947368421} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "if", "(", "(", "RegNo", "==", "", "&&", "!", "featureBits", "[", "", "]", ")", "||", "RegNo", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecoderGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70823, "Length": 73, "Cover_Rate": 0.7684210526315789} {"Template_token": ["", "static", "DecodeStatus", "DecodeShiftRight16Imm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "Val", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeShiftRight16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70824, "Length": 34, "Cover_Rate": 0.85} {"Template_token": ["", "static", "DecodeStatus", "DecodeShiftRight32Imm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeShiftRight32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70825, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "Val", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler", "Func": "DecodeShiftRight32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70826, "Length": 19, "Cover_Rate": 0.475} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "Val", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler", "Func": "DecodeShiftRight64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70827, "Length": 19, "Cover_Rate": 0.475} {"Template_token": ["", "switch", "(", "type", ")", "{", "case", "", ":", "ShOp", "=", "", ";", "break", ";", "case", "", ":", "ShOp", "=", "", ";", "break", ";", "case", "", ":", "ShOp", "=", "", ";", "break", ";", "case", "", ":", "ShOp", "=", "", ";", "break", ";", "}", "if", "(", "ShOp", "==", "", "&&", "imm", "==", "", ")", "ShOp", "=", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "shift", ";", "if", "(", "U", ")", "shift", "=", "", "(", "", ",", "imm", ",", "ShOp", ")", ";"], "ground_truth": ["else", "shift", "=", "", "(", "", ",", "imm", ",", "ShOp", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeSORegMemOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70830, "Length": 134, "Cover_Rate": 0.5037593984962406} {"Template_token": ["", "unsigned", "Register", "=", "SPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeSPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70831, "Length": 26, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "SPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeSPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70832, "Length": 37, "Cover_Rate": 0.6491228070175439} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2AddrModeImm0_1020s4", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeT2AddrModeImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70833, "Length": 87, "Cover_Rate": 0.9560439560439561} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Rn", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassembler", "Func": "DecodeT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70834, "Length": 43, "Cover_Rate": 0.3233082706766917} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2AddrModeSOReg", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler", "Func": "DecodeT2AddrModeSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70835, "Length": 81, "Cover_Rate": 0.47928994082840237} {"Template_token": ["", "case", "", ":", "if", "(", "Rn", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler", "Func": "DecodeT2AddrModeSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70836, "Length": 84, "Cover_Rate": 0.4970414201183432} {"Template_token": ["", "unsigned", "Val", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Val", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "Val", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";"], "ground_truth": ["Val", "|=", "sign1", "<<", "", ";"], "File": "ARMDisassembler", "Func": "DecodeT2Adr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70837, "Length": 44, "Cover_Rate": 0.35772357723577236} {"Template_token": ["", "unsigned", "I1", "=", "!", "(", "J1", "^", "S", ")", ";", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "imm10", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm11", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "tmp", "=", "(", "S", "<<", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", "|", "(", "imm10", "<<", "", ")", "|", "imm11", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm32", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeT2BInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70838, "Length": 120, "Cover_Rate": 0.6417112299465241} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2BROperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "Val", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeT2BROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70839, "Length": 72, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "iflags", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "imod", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "mode", ")", ")", ";", "if", "(", "iflags", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "int", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "imm", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeT2CPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70840, "Length": 208, "Cover_Rate": 0.7323943661971831} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2CPSInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "imod", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "M", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "iflags", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "imod", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "mode", ")", ")", ";", "if", "(", "iflags", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "int", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "imm", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeT2CPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70841, "Length": 272, "Cover_Rate": 0.9577464788732394} {"Template_token": ["", "int", "imm", "=", "Val", "&", "", ";", "if", "(", "Val", "==", "", ")", "imm", "=", "INT32_MIN", ";", "else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeT2Imm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70842, "Length": 44, "Cover_Rate": 0.6285714285714286} {"Template_token": ["", "else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler", "Func": "DecodeT2Imm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70843, "Length": 32, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2Imm8S4", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Val", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "INT32_MIN", ")", ")", ";"], "ground_truth": ["else", "{"], "File": "ARMDisassembler", "Func": "DecodeT2Imm8S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70844, "Length": 40, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "Rt", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["Inst", ".", "setOpcode", "(", "", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeT2LoadImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70845, "Length": 148, "Cover_Rate": 0.34101382488479265} {"Template_token": ["", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "hasV7Ops", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "U", ")", "{", "if", "(", "imm", "==", "", ")", "imm", "=", "INT32_MIN", ";"], "ground_truth": ["else", "imm", "=", "-", "imm", ";"], "File": "ARMDisassembler", "Func": "DecodeT2LoadLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70846, "Length": 92, "Cover_Rate": 0.34980988593155893} {"Template_token": ["", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "Rt", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "hasV7Ops", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "if", "(", "!", "hasV7Ops", "||", "!", "hasMP", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "unsigned", "addrmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "addrmode", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";"], "ground_truth": ["addrmode", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";"], "File": "ARMDisassembler", "Func": "DecodeT2LoadShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70847, "Length": 271, "Cover_Rate": 0.5995575221238938} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeT2MOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70848, "Length": 165, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["if", "(", "Val", "==", "", ")", "S", "=", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeT2ShifterImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70849, "Length": 19, "Cover_Rate": 0.34545454545454546} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "S", "=", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler", "Func": "DecodeT2ShifterImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70850, "Length": 27, "Cover_Rate": 0.4909090909090909} {"Template_token": ["", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "imm", "<<", "", ")", "|", "imm", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", "|", "imm", ")", ")", ";", "break", ";", "}", "}", "else", "{"], "ground_truth": ["unsigned", "unrot", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "|", "", ";"], "File": "ARMDisassembler", "Func": "DecodeT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70851, "Length": 103, "Cover_Rate": 0.4256198347107438} {"Template_token": ["", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "imm", "<<", "", ")", "|", "imm", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", "|", "imm", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassembler", "Func": "DecodeT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70852, "Length": 85, "Cover_Rate": 0.3512396694214876} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbAddrModeIS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70853, "Length": 55, "Cover_Rate": 0.6043956043956044} {"Template_token": ["", "unsigned", "imm", "=", "Val", "<<", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "imm", "+", "", ",", "Decoder", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70854, "Length": 42, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70855, "Length": 17, "Cover_Rate": 0.3269230769230769} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70856, "Length": 18, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "break", ";", "}"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbAddSpecialReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70857, "Length": 42, "Cover_Rate": 0.3088235294117647} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "dst", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeThumbAddSpecialReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70858, "Length": 75, "Cover_Rate": 0.5514705882352942} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbAddSPImm", "(", "MCInst", "&", "Inst", ",", "uint16_t", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeThumbAddSPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70859, "Length": 74, "Cover_Rate": 0.9487179487179487} {"Template_token": ["", "unsigned", "Rdm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rdm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbAddSPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70860, "Length": 110, "Cover_Rate": 0.5213270142180095} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeThumbBCCTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70862, "Length": 56, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "unsigned", "J1", "=", "(", "Val", ">>", "", ")", "&", "", ";", "unsigned", "J2", "=", "(", "Val", ">>", "", ")", "&", "", ";", "unsigned", "I1", "=", "!", "(", "J1", "^", "S", ")", ";", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "tmp", "=", "(", "Val", "&", "~", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm32", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeThumbBLXOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70863, "Length": 122, "Cover_Rate": 0.7973856209150327} {"Template_token": ["", "unsigned", "I1", "=", "!", "(", "J1", "^", "S", ")", ";", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "tmp", "=", "(", "Val", "&", "~", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm32", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbBLXOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70864, "Length": 94, "Cover_Rate": 0.6143790849673203} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeThumbBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70865, "Length": 56, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbBROperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70866, "Length": 75, "Cover_Rate": 0.9868421052631579} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "<<", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeThumbCmpBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70867, "Length": 46, "Cover_Rate": 0.696969696969697} {"Template_token": ["", "unsigned", "imod", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "|", "", ";"], "ground_truth": ["unsigned", "flags", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbCPS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70869, "Length": 26, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "unsigned", "flags", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbCPS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70870, "Length": 24, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeTSTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70871, "Length": 48, "Cover_Rate": 0.3057324840764331} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "}", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "imm", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70872, "Length": 136, "Cover_Rate": 0.3358024691358025} {"Template_token": ["", "static", "DecodeStatus", "DecodeVCVTQ", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "bool", "hasFullFP16", "=", "featureBits", "[", "", "]", ";", "unsigned", "Vd", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vd", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "if", "(", "hasFullFP16", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{"], "ground_truth": ["Inst", ".", "setOpcode", "(", "", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70873, "Length": 227, "Cover_Rate": 0.5604938271604938} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "size", "==", "", "&&", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "align", "*=", "(", "", "<<", "size", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeVLD1DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70874, "Length": 162, "Cover_Rate": 0.48214285714285715} {"Template_token": ["", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";"], "ground_truth": ["if", "(", "Rm", "!=", "", "&&", "Rm", "!=", "", "&&", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeVLD1DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70875, "Length": 101, "Cover_Rate": 0.3005952380952381} {"Template_token": ["", "case", "", ":", "align", "=", "", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeVLD1LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70876, "Length": 164, "Cover_Rate": 0.3685393258426966} {"Template_token": ["", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "align", "=", "", ";", "break", ";", "case", "", ":", "align", "=", "", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeVLD1LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70877, "Length": 181, "Cover_Rate": 0.4067415730337079} {"Template_token": ["", "unsigned", "size", "=", "", "<<", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "align", "*=", "", "*", "size", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPairSpacedRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeVLD2DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70878, "Length": 133, "Cover_Rate": 0.3481675392670157} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":"], "ground_truth": ["if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeVLD2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70879, "Length": 160, "Cover_Rate": 0.32388663967611336} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "inc", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeVLD3DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70880, "Length": 92, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "inc", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "Rm", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeVLD3DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70881, "Length": 210, "Cover_Rate": 0.7023411371237458} {"Template_token": ["", "static", "DecodeStatus", "DecodeVLD3LN", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "Rm", "!=", "", ")", "{"], "File": "ARMDisassembler", "Func": "DecodeVLD3LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70882, "Length": 327, "Cover_Rate": 0.611214953271028} {"Template_token": ["", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "size", "==", "", ")", "{", "if", "(", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "align", "=", "", ";", "}", "else", "{", "if", "(", "size", "==", "", ")", "{", "align", "*=", "", ";", "}", "else", "{", "size", "=", "", "<<", "size", ";", "align", "*=", "", "*", "size", ";", "}", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeVLD4DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70883, "Length": 183, "Cover_Rate": 0.4485294117647059} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "else", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeVLD4DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70884, "Length": 241, "Cover_Rate": 0.5906862745098039} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "align", "=", "", ";", "break", ";", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "align", "=", "", "<<", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeVLD4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70885, "Length": 203, "Cover_Rate": 0.32741935483870965} {"Template_token": ["", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "<<", "size", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeVSHLMaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70887, "Length": 87, "Cover_Rate": 0.5612903225806452} {"Template_token": ["", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "<<", "size", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeVSHLMaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70888, "Length": 78, "Cover_Rate": 0.5032258064516129} {"Template_token": ["", "case", "", ":", "align", "=", "", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeVST1LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70889, "Length": 141, "Cover_Rate": 0.334916864608076} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "align", "=", "", ";", "break", ";", "case", "", ":", "align", "=", "", ";", "break", ";", "default", ":"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeVST1LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70890, "Length": 236, "Cover_Rate": 0.5605700712589073} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeVST3LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70891, "Length": 386, "Cover_Rate": 0.8446389496717724} {"Template_token": ["", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassembler", "Func": "DecodeVST3LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70892, "Length": 143, "Cover_Rate": 0.31291028446389496} {"Template_token": ["", "static", "DecodeStatus", "DecodeVST4LN", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler", "Func": "DecodeVST4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70893, "Length": 210, "Cover_Rate": 0.4085603112840467} {"Template_token": ["", "}", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableVFPV832", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "Result", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "uint32_t", "NEONLdStInsn", "=", "Insn32", ";", "NEONLdStInsn", "&=", "", ";", "NEONLdStInsn", "|=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "uint32_t", "NEONDataInsn", "=", "Insn32", ";", "NEONDataInsn", "&=", "", ";", "NEONDataInsn", "|=", "(", "NEONDataInsn", "&", "", ")", ">>", "", ";", "NEONDataInsn", "|=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONData32", ",", "MI", ",", "NEONDataInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "uint32_t", "NEONCryptoInsn", "=", "Insn32", ";", "NEONCryptoInsn", "&=", "", ";", "NEONCryptoInsn", "|=", "(", "NEONCryptoInsn", "&", "", ")", ">>", "", ";", "NEONCryptoInsn", "|=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTablev8Crypto32", ",", "MI", ",", "NEONCryptoInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "Result", ";", "}", "uint32_t", "NEONv8Insn", "=", "Insn32", ";", "NEONv8Insn", "&=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTablev8NEON32", ",", "MI", ",", "NEONv8Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "Result", ";", "}", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb2CoProc32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";"], "ground_truth": ["if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{"], "File": "ARMDisassembler", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70894, "Length": 375, "Cover_Rate": 0.39556962025316456} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheThumbLETarget", "(", ")", ",", "createThumbDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheThumbBETarget", "(", ")", ",", "createThumbDisassembler", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "LLVMInitializeARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70896, "Length": 23, "Cover_Rate": 0.46} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheThumbLETarget", "(", ")", ",", "createThumbDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheThumbBETarget", "(", ")", ",", "createThumbDisassembler", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "LLVMInitializeARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70897, "Length": 23, "Cover_Rate": 0.46} {"Template_token": ["", "Session", "(", ")", ":", "ITCounter", "(", "", ")", ",", "ITState", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "Session", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70898, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "Session", "(", ")", ":", "ITCounter", "(", "", ")", ",", "ITState", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "Session", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70899, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "ThumbDisassembler", "(", ")", ":", "MCDisassembler", "(", ")", ",", "SO", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "ThumbDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70900, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "MCDisassembler", "(", ")", ",", "SO", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "ThumbDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70901, "Length": 9, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "void", "ThumbDisassembler", "::", "UpdateThumbVFPPredicate", "(", "MCInst", "&", "MI", ")", "const", "{", "unsigned", "CC", ";", "CC", "=", "ITBlock", ".", "getITCC", "(", ")", ";", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "ITBlock", ".", "advanceITState", "(", ")", ";", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "I", "->", "setImm", "(", "CC", ")", ";", "++", "I", ";", "if", "(", "CC", "==", "", ")", "I", "->", "setReg", "(", "", ")", ";", "else", "I", "->", "setReg", "(", "", ")", ";", "return", ";", "}"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "UpdateThumbVFPPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70902, "Length": 153, "Cover_Rate": 0.95625} {"Template_token": ["", "~", "Session", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "~Session", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70903, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "~", "Session", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "~Session", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70904, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "ELFAttributeData", "(", ")", ":", "ELFAttributeData", "(", "", ")", ",", "m_CurrentCPUArch", "(", "-", "", ")", ",", "m_DIVUseInitialized", "(", "false", ")", ",", "m_HardFPUseInitialized", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMELFAttributeData", "Func": "ARMELFAttributeData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70905, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "ELFAttributeData", "(", ")", ":", "ELFAttributeData", "(", "", ")", ",", "m_CurrentCPUArch", "(", "-", "", ")", ",", "m_DIVUseInitialized", "(", "false", ")", ",", "m_HardFPUseInitialized", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMELFAttributeData", "Func": "ARMELFAttributeData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70906, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "static", "int", "calculate_cpu_arch", "(", "int", "cpu_arch", ",", "int", "secondary_arch", ")", "{", "if", "(", "(", "secondary_arch", "<", "", ")", "||", "(", "(", "cpu_arch", "+", "secondary_arch", ")", "!=", "(", "ELFAttributeData", "::", "CPU_Arch__V4T", "+", "ELFAttributeData", "::", "CPU_Arch__V6_M", ")", ")", ")", "return", "cpu_arch", ";"], "ground_truth": ["if", "(", "(", "cpu_arch", "==", "ELFAttributeData", "::", "CPU_Arch__V4T", ")", "&&", "(", "secondary_arch", "==", "ELFAttributeData", "::", "CPU_Arch__V6_M", ")", ")", "return", "ELFAttributeData", "::", "CPU_Arch__V4T_Plus_V6_M", ";"], "File": "ARMELFAttributeData", "Func": "calculate_cpu_arch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70907, "Length": 63, "Cover_Rate": 0.6847826086956522} {"Template_token": ["", "int", "y", "=", "pConfig", ".", "regs", ";", "return", "(", "x", "*", "(", "y", ">>", "", ")", "+", "(", "y", ">>", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMELFAttributeData", "Func": "calculate_fp_config_hash", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70908, "Length": 25, "Cover_Rate": 0.5813953488372093} {"Template_token": ["", "if", "(", "(", "static_cast", "<", "uint8_t", ">", "(", "data", "[", "", "]", ")", "==", "ELFAttributeData", "::", "Tag_CPU_arch", ")", "&&", "(", "(", "data", "[", "", "]", "==", "ELFAttributeData", "::", "CPU_Arch__V4T", ")", "||", "(", "data", "[", "", "]", "==", "ELFAttributeData", "::", "CPU_Arch__V6_M", ")", ")", ")", "return", "static_cast", "<", "uint32_t", ">", "(", "data", "[", "", "]", ")", ";"], "ground_truth": ["return", "-", "", ";"], "File": "ARMELFAttributeData", "Func": "decode_secondary_compatibility_attribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70910, "Length": 59, "Cover_Rate": 0.5175438596491229} {"Template_token": ["", "if", "(", "value", ".", "shouldEmit", "(", ")", "&&", "!", "ELFAttributeData", "::", "WriteAttribute", "(", "tag", ",", "value", ",", "buffer", ")", ")", "{", "return", "", ";", "}", "}", "for", "(", "unsigned", "i", "=", "(", "Tag_nodefaults", "+", "", ")", ";", "i", "<=", "Tag_Max", ";", "++", "i", ")", "{", "TagType", "tag", "=", "static_cast", "<", "TagType", ">", "(", "i", ")", ";", "const", "ELFAttributeValue", "&", "value", "=", "m_Attrs", "[", "tag", "]", ";", "if", "(", "value", ".", "shouldEmit", "(", ")", "&&", "(", "i", "!=", "Tag_conformance", ")", "&&", "!", "ELFAttributeData", "::", "WriteAttribute", "(", "tag", ",", "value", ",", "buffer", ")", ")", "{", "return", "", ";", "}", "}", "for", "(", "UnknownAttrsMap", "::", "const_iterator", "unknown_attr_it", "=", "m_UnknownAttrs", ".", "begin", "(", ")", ",", "unknown_attr_end", "=", "m_UnknownAttrs", ".", "end", "(", ")", ";", "unknown_attr_it", "!=", "unknown_attr_end", ";", "++", "unknown_attr_it", ")", "{", "TagType", "tag", "=", "unknown_attr_it", "->", "first", ";", "const", "ELFAttributeValue", "&", "value", "=", "unknown_attr_it", "->", "second", ";", "if", "(", "value", ".", "shouldEmit", "(", ")", "&&", "!", "ELFAttributeData", "::", "WriteAttribute", "(", "tag", ",", "value", ",", "buffer", ")", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMELFAttributeData", "Func": "emit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70911, "Length": 168, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "if", "(", "value", ".", "shouldEmit", "(", ")", "&&", "(", "i", "!=", "Tag_conformance", ")", "&&", "!", "ELFAttributeData", "::", "WriteAttribute", "(", "tag", ",", "value", ",", "buffer", ")", ")", "{", "return", "", ";", "}", "}", "for", "(", "UnknownAttrsMap", "::", "const_iterator", "unknown_attr_it", "=", "m_UnknownAttrs", ".", "begin", "(", ")", ",", "unknown_attr_end", "=", "m_UnknownAttrs", ".", "end", "(", ")", ";", "unknown_attr_it", "!=", "unknown_attr_end", ";", "++", "unknown_attr_it", ")", "{", "TagType", "tag", "=", "unknown_attr_it", "->", "first", ";", "const", "ELFAttributeValue", "&", "value", "=", "unknown_attr_it", "->", "second", ";", "if", "(", "value", ".", "shouldEmit", "(", ")", "&&", "!", "ELFAttributeData", "::", "WriteAttribute", "(", "tag", ",", "value", ",", "buffer", ")", ")", "{", "return", "", ";", "}", "}", "return", "(", "buffer", "-", "pBuf", ")", ";"], "ground_truth": ["}"], "File": "ARMELFAttributeData", "Func": "emit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70912, "Length": 111, "Cover_Rate": 0.36038961038961037} {"Template_token": ["", "char", "new_value", "[", "]", "=", "{", "ELFAttributeData", "::", "Tag_CPU_arch", ",", "static_cast", "<", "char", ">", "(", "pArch", ")", ",", "", "}", ";", "pValue", ".", "setStringValue", "(", "std", "::", "string", "(", "new_value", ",", "sizeof", "(", "new_value", ")", ")", ")", ";", "}"], "ground_truth": ["return", ";"], "File": "ARMELFAttributeData", "Func": "encode_secondary_compatibility_attribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70913, "Length": 41, "Cover_Rate": 0.5061728395061729} {"Template_token": ["", "static", "void", "encode_secondary_compatibility_attribute", "(", "ELFAttributeValue", "&", "pValue", ",", "int", "pArch", ")", "{", "if", "(", "(", "pArch", "<", "", ")", "||", "(", "pArch", ">", "ELFAttributeData", "::", "CPU_Arch_Max", ")", ")", "{", "pValue", ".", "setStringValue", "(", "", ")", ";", "}", "else", "{", "char", "new_value", "[", "]", "=", "{", "ELFAttributeData", "::", "Tag_CPU_arch", ",", "static_cast", "<", "char", ">", "(", "pArch", ")", ",", "", "}", ";"], "ground_truth": ["pValue", ".", "setStringValue", "(", "std", "::", "string", "(", "new_value", ",", "sizeof", "(", "new_value", ")", ")", ")", ";"], "File": "ARMELFAttributeData", "Func": "encode_secondary_compatibility_attribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70914, "Length": 77, "Cover_Rate": 0.9506172839506173} {"Template_token": ["", "}", "}", "else", "{", "UnknownAttrsMap", "::", "const_iterator", "attr_it", "=", "m_UnknownAttrs", ".", "find", "(", "pTag", ")", ";", "if", "(", "attr_it", "==", "m_UnknownAttrs", ".", "end", "(", ")", ")", "{", "return", "NULL", ";", "}", "else", "{"], "ground_truth": ["return", "&", "attr_it", "->", "second", ";"], "File": "ARMELFAttributeData", "Func": "getAttributeValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70915, "Length": 39, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "if", "(", "pTag", "<=", "Tag_Max", ")", "{", "const", "ELFAttributeValue", "&", "attr_value", "=", "m_Attrs", "[", "pTag", "]", ";", "if", "(", "attr_value", ".", "isInitialized", "(", ")", ")", "{", "return", "&", "attr_value", ";", "}", "else", "{", "return", "NULL", ";", "}", "}", "else", "{", "UnknownAttrsMap", "::", "const_iterator", "attr_it", "=", "m_UnknownAttrs", ".", "find", "(", "pTag", ")", ";", "if", "(", "attr_it", "==", "m_UnknownAttrs", ".", "end", "(", ")", ")", "{", "return", "NULL", ";", "}", "else", "{", "return", "&", "attr_it", "->", "second", ";", "}"], "ground_truth": ["}"], "File": "ARMELFAttributeData", "Func": "getAttributeValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70916, "Length": 77, "Cover_Rate": 0.8555555555555555} {"Template_token": ["", "case", "Tag_CPU_name", ":", "{", "return", "ELFAttributeValue", "::", "String", ";", "}", "default", ":", "{", "if", "(", "pTag", "<", "", ")", "return", "ELFAttributeValue", "::", "Int", ";", "else", "return", "(", "(", "pTag", "&", "", ")", "?", "ELFAttributeValue", "::", "String", ":", "ELFAttributeValue", "::", "Int", ")", ";"], "ground_truth": ["}"], "File": "ARMELFAttributeData", "Func": "GetAttributeValueType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70917, "Length": 43, "Cover_Rate": 0.45263157894736844} {"Template_token": ["", "return", "ELFAttributeValue", "::", "String", ";", "}", "default", ":", "{", "if", "(", "pTag", "<", "", ")", "return", "ELFAttributeValue", "::", "Int", ";", "else", "return", "(", "(", "pTag", "&", "", ")", "?", "ELFAttributeValue", "::", "String", ":", "ELFAttributeValue", "::", "Int", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMELFAttributeData", "Func": "GetAttributeValueType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70918, "Length": 41, "Cover_Rate": 0.43157894736842106} {"Template_token": ["", "ELFAttributeValue", "*", "attr_value", "=", "NULL", ";", "if", "(", "pTag", "<=", "Tag_Max", ")", "{", "attr_value", "=", "&", "m_Attrs", "[", "pTag", "]", ";", "}", "else", "{", "attr_value", "=", "&", "m_UnknownAttrs", "[", "pTag", "]", ";", "}", "assert", "(", "attr_value", "!=", "NULL", ")", ";", "if", "(", "!", "attr_value", "->", "isUninitialized", "(", ")", ")", "{", "return", "std", "::", "make_pair", "(", "attr_value", ",", "false", ")", ";", "}", "else", "{", "attr_value", "->", "setType", "(", "GetAttributeValueType", "(", "pTag", ")", ")", ";", "return", "std", "::", "make_pair", "(", "attr_value", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMELFAttributeData", "Func": "getOrCreateAttributeValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70919, "Length": 84, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "if", "(", "!", "attr_value", "->", "isUninitialized", "(", ")", ")", "{", "return", "std", "::", "make_pair", "(", "attr_value", ",", "false", ")", ";", "}", "else", "{", "attr_value", "->", "setType", "(", "GetAttributeValueType", "(", "pTag", ")", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "attr_value", ",", "true", ")", ";"], "File": "ARMELFAttributeData", "Func": "getOrCreateAttributeValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70920, "Length": 43, "Cover_Rate": 0.4215686274509804} {"Template_token": ["", "static", "int", "get_fp_arch_of_config", "(", "const", "struct", "fp_config_data", "&", "pConfig", ")", "{", "int", "hash", "=", "calculate_fp_config_hash", "(", "pConfig", ")", ";", "assert", "(", "static_cast", "<", "size_t", ">", "(", "hash", ")", "<", "llvm", "::", "array_lengthof", "(", "fp_config_hash_table", ")", ")", ";", "return", "fp_config_hash_table", "[", "hash", "]", ";"], "ground_truth": ["}"], "File": "ARMELFAttributeData", "Func": "get_fp_arch_of_config", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70921, "Length": 44, "Cover_Rate": 1.0} {"Template_token": ["", "int", "hash", "=", "calculate_fp_config_hash", "(", "pConfig", ")", ";", "assert", "(", "static_cast", "<", "size_t", ">", "(", "hash", ")", "<", "llvm", "::", "array_lengthof", "(", "fp_config_hash_table", ")", ")", ";", "return", "fp_config_hash_table", "[", "hash", "]", ";"], "ground_truth": ["}"], "File": "ARMELFAttributeData", "Func": "get_fp_arch_of_config", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70922, "Length": 33, "Cover_Rate": 0.75} {"Template_token": ["", "assert", "(", "static_cast", "<", "size_t", ">", "(", "cpu_arch", ")", "<", "(", "sizeof", "(", "generic_cpu_name_table", ")", "/", "sizeof", "(", "generic_cpu_name_table", "[", "", "]", ")", ")", ")", ";"], "ground_truth": ["return", "generic_cpu_name_table", "[", "cpu_arch", "]", ";"], "File": "ARMELFAttributeData", "Func": "get_generic_cpu_name", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70923, "Length": 32, "Cover_Rate": 0.7441860465116279} {"Template_token": ["", "assert", "(", "static_cast", "<", "size_t", ">", "(", "cpu_arch", ")", "<", "(", "sizeof", "(", "generic_cpu_name_table", ")", "/", "sizeof", "(", "generic_cpu_name_table", "[", "", "]", ")", ")", ")", ";"], "ground_truth": ["return", "generic_cpu_name_table", "[", "cpu_arch", "]", ";"], "File": "ARMELFAttributeData", "Func": "get_generic_cpu_name", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70924, "Length": 32, "Cover_Rate": 0.7441860465116279} {"Template_token": ["", "if", "(", "(", "cpu_arch", "==", "ELFAttributeData", "::", "CPU_Arch__V7", ")", "&&", "(", "(", "cpu_arch_profile", "==", "'R'", ")", "||", "(", "cpu_arch_profile", "==", "'M'", ")", ")", ")", "{", "return", "true", ";", "}", "else", "{", "return", "(", "cpu_arch", ">=", "ELFAttributeData", "::", "CPU_Arch__V7E_M", ")", ";", "}", "}", "case", "", ":", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMELFAttributeData", "Func": "is_allowed_use_of_div", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70925, "Length": 50, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "if", "(", "new_cpu_arch", "<=", "CPU", "(", "V6KZ", ")", ")", "return", "new_cpu_arch", ";", "return", "cpu_compatibility_table", "[", "old_cpu_arch", "]", "[", "new_cpu_arch", "-", "CPU", "(", "V6T2", ")", "]", ";"], "ground_truth": ["}"], "File": "ARMELFAttributeData", "Func": "merge_cpu_arch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70928, "Length": 27, "Cover_Rate": 0.32926829268292684} {"Template_token": ["", "m_CPURawName", ".", "clear", "(", ")", ";", "m_SecondaryCPUArch", "=", "-", "", ";", "m_VFPArgs", "=", "-", "", ";", "m_FPArch", "=", "-", "", ";"], "ground_truth": ["m_HardFPUse", "=", "-", "", ";"], "File": "ARMELFAttributeData", "Func": "preMerge", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70930, "Length": 26, "Cover_Rate": 0.4262295081967213} {"Template_token": ["", "m_CPUName", ".", "clear", "(", ")", ";", "m_CPURawName", ".", "clear", "(", ")", ";", "m_SecondaryCPUArch", "=", "-", "", ";", "m_VFPArgs", "=", "-", "", ";", "m_FPArch", "=", "-", "", ";", "m_HardFPUse", "=", "-", "", ";", "m_MPextensionUse", "=", "-", "", ";", "m_DIVUse", "=", "-", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMELFAttributeData", "Func": "preMerge", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70931, "Length": 45, "Cover_Rate": 0.7377049180327869} {"Template_token": ["", "}", "for", "(", "UnknownAttrsMap", "::", "const_iterator", "unknown_attr_it", "=", "m_UnknownAttrs", ".", "begin", "(", ")", ",", "unknown_attr_end", "=", "m_UnknownAttrs", ".", "end", "(", ")", ";", "unknown_attr_it", "!=", "unknown_attr_end", ";", "++", "unknown_attr_it", ")", "{", "TagType", "tag", "=", "unknown_attr_it", "->", "first", ";", "const", "ELFAttributeValue", "&", "value", "=", "unknown_attr_it", "->", "second", ";", "if", "(", "value", ".", "shouldEmit", "(", ")", ")", "{", "result", "+=", "leb128", "::", "size", "(", "static_cast", "<", "uint32_t", ">", "(", "tag", ")", ")", ";", "result", "+=", "value", ".", "getSize", "(", ")", ";", "}", "}", "return", "result", ";"], "ground_truth": ["}"], "File": "ARMELFAttributeData", "Func": "sizeOutput", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70932, "Length": 84, "Cover_Rate": 0.5060240963855421} {"Template_token": ["", "bool", "ELFAttributeData", "::", "usingThumb", "(", ")", "const", "{", "int", "arch", "=", "m_Attrs", "[", "Tag_CPU_arch", "]", ".", "getIntValue", "(", ")", ";"], "ground_truth": ["if", "(", "(", "arch", "==", "CPU_Arch__V6_M", ")", "||", "(", "arch", "==", "CPU_Arch__V6S_M", ")", ")", "return", "true", ";"], "File": "ARMELFAttributeData", "Func": "usingThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70933, "Length": 37, "Cover_Rate": 0.5211267605633803} {"Template_token": ["", "if", "(", "(", "arch", "!=", "CPU_Arch__V7", ")", "&&", "(", "arch", "!=", "CPU_Arch__V7E_M", ")", ")", "return", "false", ";", "arch", "=", "m_Attrs", "[", "Tag_CPU_arch_profile", "]", ".", "getIntValue", "(", ")", ";", "return", "arch", "==", "Arch_Profile_Microcontroller", ";"], "ground_truth": ["}"], "File": "ARMELFAttributeData", "Func": "usingThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70934, "Length": 34, "Cover_Rate": 0.4788732394366197} {"Template_token": ["", "return", "(", "arch", "==", "CPU_Arch__V6T2", ")", "||", "(", "arch", "==", "CPU_Arch__V7", ")", ";"], "ground_truth": ["}"], "File": "ARMELFAttributeData", "Func": "usingThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70935, "Length": 14, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "void", "ELFDynamic", "::", "applyTargetEntries", "(", "const", "ELFFileFormat", "&", "pFormat", ")", "{"], "ground_truth": ["if", "(", "pFormat", ".", "hasGOT", "(", ")", ")", "applyOne", "(", "llvm", "::", "ELF", "::", "DT_PLTGOT", ",", "pFormat", ".", "getGOT", "(", ")", ".", "addr", "(", ")", ")", ";"], "File": "ARMELFDynamic", "Func": "applyTargetEntries", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70936, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "if", "(", "pFormat", ".", "hasGOT", "(", ")", ")", "applyOne", "(", "llvm", "::", "ELF", "::", "DT_PLTGOT", ",", "pFormat", ".", "getGOT", "(", ")", ".", "addr", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMELFDynamic", "Func": "applyTargetEntries", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70937, "Length": 28, "Cover_Rate": 0.717948717948718} {"Template_token": ["", "ELFDynamic", "::", "ELFDynamic", "(", "const", "GNULDBackend", "&", "pParent", ",", "const", "LinkerConfig", "&", "pConfig", ")", ":", "ELFDynamic", "(", "pParent", ",", "pConfig", ")", "{"], "ground_truth": ["}"], "File": "ARMELFDynamic", "Func": "ARMELFDynamic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70938, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "ELFDynamic", "::", "ELFDynamic", "(", "const", "GNULDBackend", "&", "pParent", ",", "const", "LinkerConfig", "&", "pConfig", ")", ":", "ELFDynamic", "(", "pParent", ",", "pConfig", ")", "{"], "ground_truth": ["}"], "File": "ARMELFDynamic", "Func": "ARMELFDynamic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70939, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "pFormat", ".", "hasGOT", "(", ")", ")", "reserveOne", "(", "llvm", "::", "ELF", "::", "DT_PLTGOT", ")", ";"], "ground_truth": ["}"], "File": "ARMELFDynamic", "Func": "reserveTargetEntries", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70940, "Length": 18, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "ELFDynamic", "::", "~", "ELFDynamic", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMELFDynamic", "Func": "~ARMELFDynamic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70942, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "ELFDynamic", "::", "~", "ELFDynamic", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMELFDynamic", "Func": "~ARMELFDynamic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70943, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Sec", ".", "getKind", "(", ")", ".", "isExecuteOnly", "(", ")", "&&", "!", "TextSection", "->", "hasInstructions", "(", ")", "&&", "!", "TextSection", "->", "hasData", "(", ")", ")", "{", "TextSection", "->", "setFlags", "(", "TextSection", "->", "getFlags", "(", ")", "|", "ELF", "::", "SHF__PURECODE", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMELFObjectWriter (2)2", "Func": "addTargetSectionFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70944, "Length": 44, "Cover_Rate": 0.5569620253164557} {"Template_token": ["", "if", "(", "Sec", ".", "getKind", "(", ")", ".", "isExecuteOnly", "(", ")", "&&", "!", "TextSection", "->", "hasInstructions", "(", ")", "&&", "!", "TextSection", "->", "hasData", "(", ")", ")", "{"], "ground_truth": ["TextSection", "->", "setFlags", "(", "TextSection", "->", "getFlags", "(", ")", "|", "ELF", "::", "SHF__PURECODE", ")", ";"], "File": "ARMELFObjectWriter (2)2", "Func": "addTargetSectionFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70945, "Length": 42, "Cover_Rate": 0.5316455696202531} {"Template_token": ["", "ELFObjectWriter", "::", "ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMELFObjectWriter (2)2", "Func": "ARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70946, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "ELFObjectWriter", "::", "ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMELFObjectWriter (2)2", "Func": "ARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70947, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "llvm", "::", "createELFObjectWriter", "(", "uint8_t", "OSABI", ")", "{"], "ground_truth": ["return", "std", "::", "make_unique", "<", "ELFObjectWriter", ">", "(", "OSABI", ")", ";"], "File": "ARMELFObjectWriter (2)2", "Func": "createARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70949, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "unsigned", "ELFObjectWriter", "::", "getRelocType", "(", "MCContext", "&", "Ctx", ",", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "{"], "ground_truth": ["return", "GetRelocTypeInner", "(", "Target", ",", "Fixup", ",", "IsPCRel", ",", "Ctx", ")", ";"], "File": "ARMELFObjectWriter (2)2", "Func": "getRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70951, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "default", ":", "return", "true", ";", "case", "ELF", "::", "R__PREL31", ":", "case", "ELF", "::", "R__ABS32", ":"], "ground_truth": ["return", "false", ";"], "File": "ARMELFObjectWriter (2)2", "Func": "needsRelocateWithSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70952, "Length": 18, "Cover_Rate": 0.45} {"Template_token": ["", "default", ":", "return", "true", ";", "case", "ELF", "::", "R__PREL31", ":", "case", "ELF", "::", "R__ABS32", ":"], "ground_truth": ["return", "false", ";"], "File": "ARMELFObjectWriter (2)2", "Func": "needsRelocateWithSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70953, "Length": 18, "Cover_Rate": 0.45} {"Template_token": ["", "switch", "(", "Type", ")", "{", "default", ":", "return", "true", ";"], "ground_truth": ["case", "ELF", "::", "R__PREL31", ":"], "File": "ARMELFObjectWriter11", "Func": "needsRelocateWithSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70955, "Length": 15, "Cover_Rate": 0.375} {"Template_token": ["", "default", ":", "return", "true", ";", "case", "ELF", "::", "R__PREL31", ":"], "ground_truth": ["case", "ELF", "::", "R__ABS32", ":"], "File": "ARMELFObjectWriter11", "Func": "needsRelocateWithSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70956, "Length": 15, "Cover_Rate": 0.375} {"Template_token": ["", "return", "llvm", "::", "make_unique", "<", "ELFObjectWriter", ">", "(", "OSABI", ")", ";"], "ground_truth": ["}"], "File": "ARMELFObjectWriter12", "Func": "createARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70958, "Length": 12, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "case", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ":", "return", "ELF", "::", "R__GOT_PREL", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "return", "ELF", "::", "R__PREL31", ";", "}", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_PLT", ":", "return", "ELF", "::", "R__CALL", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "return", "ELF", "::", "R__TLS_CALL", ";", "default", ":", "return", "ELF", "::", "R__CALL", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "return", "ELF", "::", "R__JUMP24", ";", "case", "", ":", "return", "ELF", "::", "R__THM_JUMP19", ";", "case", "", ":", "return", "ELF", "::", "R__THM_JUMP24", ";", "case", "", ":", "return", "ELF", "::", "R__MOVT_PREL", ";", "case", "", ":", "return", "ELF", "::", "R__MOVW_PREL_NC", ";", "case", "", ":", "return", "ELF", "::", "R__THM_MOVT_PREL", ";", "case", "", ":", "return", "ELF", "::", "R__THM_MOVW_PREL_NC", ";", "case", "", ":", "return", "ELF", "::", "R__THM_JUMP11", ";", "case", "", ":", "return", "ELF", "::", "R__THM_JUMP8", ";", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "return", "ELF", "::", "R__THM_TLS_CALL", ";", "default", ":", "return", "ELF", "::", "R__THM_CALL", ";", "}", "}", "}", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "Ctx", ".", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "FK_Data_1", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS8", ";", "}", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS16", ";", "}", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__NONE", ":", "return", "ELF", "::", "R__NONE", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "return", "ELF", "::", "R__GOT_BREL", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "return", "ELF", "::", "R__TLS_GD32", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "return", "ELF", "::", "R__TLS_LE32", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "return", "ELF", "::", "R__TLS_IE32", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS32", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "return", "ELF", "::", "R__GOTOFF32", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ":", "return", "ELF", "::", "R__GOT_PREL", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "return", "ELF", "::", "R__TARGET1", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "return", "ELF", "::", "R__TARGET2", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "return", "ELF", "::", "R__PREL31", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "return", "ELF", "::", "R__SBREL32", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSLDO", ":", "return", "ELF", "::", "R__TLS_LDO32", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "return", "ELF", "::", "R__TLS_CALL", ";"], "ground_truth": ["case", "MCSymbolRefExpr", "::", "VK_TLSDESC", ":"], "File": "ARMELFObjectWriter12", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70959, "Length": 413, "Cover_Rate": 0.5543624161073826} {"Template_token": ["", "return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMELFObjectWriter15", "Func": "createARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70960, "Length": 11, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "RelocType", "=", "GetRelocTypeInner", "(", "Target", ",", "Fixup", ",", "IsPCRel", ")", ";", "DEBUG", "(", "const", "MCSymbolRefExpr", "::", "VariantKind", "Kind", "=", "Target", ".", "getSymA", "(", ")", "->", "getKind", "(", ")", ";", "MCSymbolRefExpr", "::", "VariantKind", "Kind2", ";", "Kind2", "=", "Target", ".", "getSymB", "(", ")", "?", "Target", ".", "getSymB", "(", ")", "->", "getKind", "(", ")", ":", "MCSymbolRefExpr", "::", "VK_None", ";", "dbgs", "(", ")", "<<", "", "<<", "Section", ".", "getSectionName", "(", ")", "<<", "", "<<", "Symbol", ".", "getName", "(", ")", "<<", "", "<<", "", "<<", "(", "unsigned", ")", "RelocType", "<<", "", "<<", "(", "int", ")", "Kind", "<<", "", "<<", "(", "int", ")", "Kind2", "<<", "", "<<", "Symbol", ".", "isAbsolute", "(", ")", "<<", "", "<<", "Symbol", ".", "isDefined", "(", ")", "<<", "", "<<", "Symbol", ".", "isVariable", "(", ")", "<<", "", "<<", "Symbol", ".", "isTemporary", "(", ")", "<<", "", "<<", "PCRelCount", "<<", "", "<<", "NonPCRelCount", "<<", "", ")", ";", "if", "(", "IsPCRel", ")", "{", "++", "PCRelCount", ";", "switch", "(", "RelocType", ")", "{", "default", ":", "InNormalSection", "=", "StringSwitch", "<", "bool", ">", "(", "Section", ".", "getSectionName", "(", ")", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Default", "(", "true", ")", ";", "EmitThisSym", "=", "true", ";", "break", ";", "case", "ELF", "::", "R__ABS32", ":", "InNormalSection", "=", "StringSwitch", "<", "bool", ">", "(", "Section", ".", "getSectionName", "(", ")", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Default", "(", "true", ")", ";", "EmitThisSym", "=", "false", ";", "break", ";", "}", "}", "else", "{", "NonPCRelCount", "++", ";", "InNormalSection", "=", "StringSwitch", "<", "bool", ">", "(", "Section", ".", "getSectionName", "(", ")", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Default", "(", "true", ")", ";", "switch", "(", "RelocType", ")", "{", "default", ":", "EmitThisSym", "=", "true", ";", "break", ";", "case", "ELF", "::", "R__ABS32", ":", "EmitThisSym", "=", "false", ";", "break", ";", "case", "ELF", "::", "R__PREL31", ":", "EmitThisSym", "=", "false", ";", "break", ";", "}", "}", "if", "(", "EmitThisSym", ")", "return", "&", "Symbol", ";", "if", "(", "!", "Symbol", ".", "isTemporary", "(", ")", "&&", "InNormalSection", ")", "{", "return", "&", "Symbol", ";"], "ground_truth": ["}"], "File": "ARMELFObjectWriter15", "Func": "ExplicitRelSym", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70961, "Length": 377, "Cover_Rate": 0.8090128755364807} {"Template_token": ["", "break", ";", "case", "ELF", "::", "R__ABS32", ":", "InNormalSection", "=", "StringSwitch", "<", "bool", ">", "(", "Section", ".", "getSectionName", "(", ")", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Default", "(", "true", ")", ";", "EmitThisSym", "=", "false", ";", "break", ";", "}", "}", "else", "{", "NonPCRelCount", "++", ";", "InNormalSection", "=", "StringSwitch", "<", "bool", ">", "(", "Section", ".", "getSectionName", "(", ")", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Default", "(", "true", ")", ";", "switch", "(", "RelocType", ")", "{", "default", ":", "EmitThisSym", "=", "true", ";", "break", ";", "case", "ELF", "::", "R__ABS32", ":", "EmitThisSym", "=", "false", ";", "break", ";", "case", "ELF", "::", "R__PREL31", ":", "EmitThisSym", "=", "false", ";", "break", ";", "}", "}"], "ground_truth": ["if", "(", "EmitThisSym", ")", "return", "&", "Symbol", ";"], "File": "ARMELFObjectWriter15", "Func": "ExplicitRelSym", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70962, "Length": 159, "Cover_Rate": 0.34120171673819744} {"Template_token": ["", "unsigned", "ELFObjectWriter", "::", "GetRelocType", "(", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ",", "bool", "IsRelocWithSymbol", ",", "int64_t", "Addend", ")", "const", "{"], "ground_truth": ["return", "GetRelocTypeInner", "(", "Target", ",", "Fixup", ",", "IsPCRel", ")", ";"], "File": "ARMELFObjectWriter15", "Func": "GetRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70963, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "llvm", "::", "createELFObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "uint8_t", "OSABI", ",", "bool", "IsLittleEndian", ")", "{", "return", "createELFObjectWriter", "(", "llvm", "::", "make_unique", "<", "ELFObjectWriter", ">", "(", "OSABI", ")", ",", "OS", ",", "IsLittleEndian", ")", ";"], "ground_truth": ["}"], "File": "ARMELFObjectWriter18", "Func": "createARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70964, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "llvm", "::", "createELFObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "uint8_t", "OSABI", ",", "bool", "IsLittleEndian", ")", "{"], "ground_truth": ["return", "createELFObjectWriter", "(", "llvm", "::", "make_unique", "<", "ELFObjectWriter", ">", "(", "OSABI", ")", ",", "OS", ",", "IsLittleEndian", ")", ";"], "File": "ARMELFObjectWriter18", "Func": "createARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70965, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "ELFObjectWriter", "(", "OSABI", ")", ";"], "ground_truth": ["return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "IsLittleEndian", ")", ";"], "File": "ARMELFObjectWriter1", "Func": "createARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70966, "Length": 20, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "MCObjectWriter", "*", "llvm", "::", "createELFObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "uint8_t", "OSABI", ",", "bool", "IsLittleEndian", ")", "{", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "ELFObjectWriter", "(", "OSABI", ")", ";", "return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "IsLittleEndian", ")", ";"], "ground_truth": ["}"], "File": "ARMELFObjectWriter1", "Func": "createARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70967, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "IsPCRel", ")", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__REL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ":", "Type", "=", "ELF", "::", "R__GOT_PREL", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_PLT", ":", "Type", "=", "ELF", "::", "R__CALL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSCALL", ":", "Type", "=", "ELF", "::", "R__TLS_CALL", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__CALL", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_JUMP24", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_PREL", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_PREL", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK__TLSCALL", ":", "Type", "=", "ELF", "::", "R__THM_TLS_CALL", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__THM_CALL", ";", "break", ";", "}", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "FK_Data_1", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS8", ";", "break", ";", "}", "break", ";", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS16", ";", "break", ";", "}", "break", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__NONE", ":", "Type", "=", "ELF", "::", "R__NONE", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "Type", "=", "ELF", "::", "R__GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "Type", "=", "ELF", "::", "R__TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ":", "Type", "=", "ELF", "::", "R__GOT_PREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "Type", "=", "ELF", "::", "R__TARGET2", ";"], "ground_truth": ["break", ";"], "File": "ARMELFObjectWriter1", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70969, "Length": 493, "Cover_Rate": 0.6555851063829787} {"Template_token": ["", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "Type", "=", "ELF", "::", "R__TLS_CALL", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__CALL", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_JUMP19", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_JUMP24", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_PREL", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_PREL", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_JUMP11", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_JUMP8", ";", "break", ";", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "Type", "=", "ELF", "::", "R__THM_TLS_CALL", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__THM_CALL", ";", "break", ";", "}", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "FK_Data_1", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS8", ";", "break", ";", "}", "break", ";", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS16", ";", "break", ";", "}", "break", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__NONE", ":", "Type", "=", "ELF", "::", "R__NONE", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "Type", "=", "ELF", "::", "R__GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "Type", "=", "ELF", "::", "R__TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ":", "Type", "=", "ELF", "::", "R__GOT_PREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "Type", "=", "ELF", "::", "R__TARGET2", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "Type", "=", "ELF", "::", "R__PREL31", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":"], "ground_truth": ["Type", "=", "ELF", "::", "R__SBREL32", ";"], "File": "ARMELFObjectWriter20", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70970, "Length": 429, "Cover_Rate": 0.4886104783599089} {"Template_token": ["", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "Type", "=", "ELF", "::", "R__TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ":", "Type", "=", "ELF", "::", "R__GOT_PREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "Type", "=", "ELF", "::", "R__TARGET2", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "Type", "=", "ELF", "::", "R__PREL31", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__SBREL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSLDO", ":", "Type", "=", "ELF", "::", "R__TLS_LDO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "Type", "=", "ELF", "::", "R__TLS_CALL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSDESC", ":", "Type", "=", "ELF", "::", "R__TLS_GOTDESC", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSLDM", ":", "Type", "=", "ELF", "::", "R__TLS_LDM32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSDESCSEQ", ":", "Type", "=", "ELF", "::", "R__TLS_DESCSEQ", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__MOVT_ABS", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":"], "ground_truth": ["Type", "=", "ELF", "::", "R__MOVT_BREL", ";"], "File": "ARMELFObjectWriter20", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70971, "Length": 279, "Cover_Rate": 0.31776765375854216} {"Template_token": ["", "for", "(", "auto", "&", "F", ":", "TextSection", "->", "getFragmentList", "(", ")", ")", "if", "(", "auto", "*", "DF", "=", "dyn_cast", "<", "MCDataFragment", ">", "(", "&", "F", ")", ")", "if", "(", "!", "DF", "->", "getContents", "(", ")", ".", "empty", "(", ")", ")", "return", ";", "TextSection", "->", "setFlags", "(", "TextSection", "->", "getFlags", "(", ")", "|", "ELF", "::", "SHF__PURECODE", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMELFObjectWriter21", "Func": "addTargetSectionFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70972, "Length": 59, "Cover_Rate": 0.5175438596491229} {"Template_token": ["", "}", "case", "", ":", "return", "ELF", "::", "R__THM_BF16", ";", "case", "", ":", "return", "ELF", "::", "R__THM_BF12", ";", "case", "", ":", "return", "ELF", "::", "R__THM_BF18", ";", "}", "}", "switch", "(", "Kind", ")", "{", "default", ":", "Ctx", ".", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "FK_Data_1", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS8", ";", "}", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS16", ";", "}", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "MCSymbolRefExpr", "::", "VK__NONE", ":", "return", "ELF", "::", "R__NONE", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "return", "ELF", "::", "R__GOT_BREL", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "return", "ELF", "::", "R__TLS_GD32", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "return", "ELF", "::", "R__TLS_LE32", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "return", "ELF", "::", "R__TLS_IE32", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS32", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "return", "ELF", "::", "R__GOTOFF32", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ":", "return", "ELF", "::", "R__GOT_PREL", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "return", "ELF", "::", "R__TARGET1", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "return", "ELF", "::", "R__TARGET2", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "return", "ELF", "::", "R__PREL31", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "return", "ELF", "::", "R__SBREL32", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSLDO", ":", "return", "ELF", "::", "R__TLS_LDO32", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "return", "ELF", "::", "R__TLS_CALL", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSDESC", ":", "return", "ELF", "::", "R__TLS_GOTDESC", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSLDM", ":", "return", "ELF", "::", "R__TLS_LDM32", ";"], "ground_truth": ["case", "MCSymbolRefExpr", "::", "VK__TLSDESCSEQ", ":"], "File": "ARMELFObjectWriter21", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70973, "Length": 323, "Cover_Rate": 0.3491891891891892} {"Template_token": ["", "unsigned", "RelocType", "=", "", ";", "RelocType", "=", "GetRelocTypeInner", "(", "Target", ",", "Fixup", ",", "IsPCRel", ")", ";", "DEBUG", "(", "const", "MCSymbolRefExpr", "::", "VariantKind", "Kind", "=", "Target", ".", "getSymA", "(", ")", "->", "getKind", "(", ")", ";", "MCSymbolRefExpr", "::", "VariantKind", "Kind2", ";", "Kind2", "=", "Target", ".", "getSymB", "(", ")", "?", "Target", ".", "getSymB", "(", ")", "->", "getKind", "(", ")", ":", "MCSymbolRefExpr", "::", "VK_None", ";", "dbgs", "(", ")", "<<", "", "<<", "Section", ".", "getSectionName", "(", ")", "<<", "", "<<", "Symbol", ".", "getName", "(", ")", "<<", "", "<<", "", "<<", "(", "unsigned", ")", "RelocType", "<<", "", "<<", "(", "int", ")", "Kind", "<<", "", "<<", "(", "int", ")", "Kind2", "<<", "", "<<", "Symbol", ".", "isAbsolute", "(", ")", "<<", "", "<<", "Symbol", ".", "isDefined", "(", ")", "<<", "", "<<", "Symbol", ".", "isVariable", "(", ")", "<<", "", "<<", "Symbol", ".", "isTemporary", "(", ")", "<<", "", "<<", "PCRelCount", "<<", "", "<<", "NonPCRelCount", "<<", "", ")", ";", "if", "(", "IsPCRel", ")", "{", "++", "PCRelCount", ";", "switch", "(", "RelocType", ")", "{", "default", ":", "InNormalSection", "=", "StringSwitch", "<", "bool", ">", "(", "Section", ".", "getSectionName", "(", ")", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Default", "(", "true", ")", ";", "EmitThisSym", "=", "true", ";", "break", ";", "case", "ELF", "::", "R__ABS32", ":", "InNormalSection", "=", "StringSwitch", "<", "bool", ">", "(", "Section", ".", "getSectionName", "(", ")", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Default", "(", "true", ")", ";", "EmitThisSym", "=", "false", ";", "break", ";", "}", "}", "else", "{", "NonPCRelCount", "++", ";", "InNormalSection", "=", "StringSwitch", "<", "bool", ">", "(", "Section", ".", "getSectionName", "(", ")", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Default", "(", "true", ")", ";", "switch", "(", "RelocType", ")", "{", "default", ":", "EmitThisSym", "=", "true", ";", "break", ";", "case", "ELF", "::", "R__ABS32", ":", "EmitThisSym", "=", "false", ";", "break", ";", "}", "}", "if", "(", "EmitThisSym", ")", "return", "&", "Symbol", ";", "if", "(", "!", "Symbol", ".", "isTemporary", "(", ")", "&&", "InNormalSection", ")", "{", "return", "&", "Symbol", ";"], "ground_truth": ["}"], "File": "ARMELFObjectWriter22", "Func": "ExplicitRelSym", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70974, "Length": 371, "Cover_Rate": 0.8153846153846154} {"Template_token": ["", "unsigned", "ELFObjectWriter", "::", "getEFlags", "(", ")", "const", "{"], "ground_truth": ["return", "ELF", "::", "EF__EABIMASK", "&", "DefaultEABIVersion", ";"], "File": "ARMELFObjectWriter22", "Func": "getEFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70975, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "unsigned", "ELFObjectWriter", "::", "getEFlags", "(", ")", "const", "{", "return", "ELF", "::", "EF__EABIMASK", "&", "DefaultEABIVersion", ";"], "ground_truth": ["}"], "File": "ARMELFObjectWriter22", "Func": "getEFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70976, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT", ":", "Type", "=", "ELF", "::", "R__GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSGD", ":", "Type", "=", "ELF", "::", "R__TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_ABS", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_ABS_NC", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMELFObjectWriter22", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70977, "Length": 197, "Cover_Rate": 0.37169811320754714} {"Template_token": ["", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__REL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSGD", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK__PLT", ":", "Type", "=", "ELF", "::", "R__PLT32", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__CALL", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_PREL", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_PREL", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_PREL_NC", ";", "break", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMELFObjectWriter29", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70978, "Length": 170, "Cover_Rate": 0.3159851301115242} {"Template_token": ["", "return", "GetRelocTypeInner", "(", "Target", ",", "Fixup", ",", "IsPCRel", ")", ";"], "ground_truth": ["}"], "File": "ARMELFObjectWriter2", "Func": "getRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70979, "Length": 11, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "return", "GetRelocTypeInner", "(", "Target", ",", "Fixup", ",", "IsPCRel", ")", ";"], "ground_truth": ["}"], "File": "ARMELFObjectWriter2", "Func": "getRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70980, "Length": 11, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK__TLSCALL", ":", "Type", "=", "ELF", "::", "R__THM_TLS_CALL", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__THM_CALL", ";", "break", ";", "}", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__NONE", ":", "Type", "=", "ELF", "::", "R__NONE", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "Type", "=", "ELF", "::", "R__GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "Type", "=", "ELF", "::", "R__TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "Type", "=", "ELF", "::", "R__TARGET2", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "Type", "=", "ELF", "::", "R__PREL31", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSLDO", ":", "Type", "=", "ELF", "::", "R__TLS_LDO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSCALL", ":", "Type", "=", "ELF", "::", "R__TLS_CALL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSDESC", ":", "Type", "=", "ELF", "::", "R__TLS_GOTDESC", ";", "break", ";"], "ground_truth": ["case", "MCSymbolRefExpr", "::", "VK__TLSDESCSEQ", ":"], "File": "ARMELFObjectWriter30", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70981, "Length": 251, "Cover_Rate": 0.3915756630265211} {"Template_token": ["", "case", "", ":", "return", "ELF", "::", "R__THM_BF12", ";", "case", "", ":", "return", "ELF", "::", "R__THM_BF18", ";", "}", "}", "switch", "(", "Kind", ")", "{", "default", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "FK_Data_1", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS8", ";", "}", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS16", ";", "}", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "MCSymbolRefExpr", "::", "VK__NONE", ":", "return", "ELF", "::", "R__NONE", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "return", "ELF", "::", "R__GOT_BREL", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "return", "ELF", "::", "R__TLS_GD32", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "return", "ELF", "::", "R__TLS_LE32", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "return", "ELF", "::", "R__TLS_IE32", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS32", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "return", "ELF", "::", "R__GOTOFF32", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ":", "return", "ELF", "::", "R__GOT_PREL", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "return", "ELF", "::", "R__TARGET1", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "return", "ELF", "::", "R__TARGET2", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "return", "ELF", "::", "R__PREL31", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "return", "ELF", "::", "R__SBREL32", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSLDO", ":", "return", "ELF", "::", "R__TLS_LDO32", ";"], "ground_truth": ["case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":"], "File": "ARMELFObjectWriter31", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70982, "Length": 284, "Cover_Rate": 0.307027027027027} {"Template_token": ["", "return", "ELF", "::", "R__PREL31", ";", "}", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_PLT", ":", "return", "ELF", "::", "R__CALL", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "return", "ELF", "::", "R__TLS_CALL", ";", "default", ":", "return", "ELF", "::", "R__CALL", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "return", "ELF", "::", "R__JUMP24", ";", "case", "", ":", "return", "ELF", "::", "R__THM_JUMP19", ";", "case", "", ":", "return", "ELF", "::", "R__THM_JUMP24", ";", "case", "", ":", "return", "ELF", "::", "R__MOVT_PREL", ";", "case", "", ":", "return", "ELF", "::", "R__MOVW_PREL_NC", ";", "case", "", ":", "return", "ELF", "::", "R__THM_MOVT_PREL", ";", "case", "", ":", "return", "ELF", "::", "R__THM_MOVW_PREL_NC", ";", "case", "", ":", "return", "ELF", "::", "R__THM_JUMP11", ";", "case", "", ":", "return", "ELF", "::", "R__THM_JUMP8", ";", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "return", "ELF", "::", "R__THM_TLS_CALL", ";", "default", ":", "return", "ELF", "::", "R__THM_CALL", ";", "}", "case", "", ":", "case", "", ":", "return", "ELF", "::", "R__THM_PC8", ";", "case", "", ":", "return", "ELF", "::", "R__THM_ALU_PREL_11_0", ";", "case", "", ":", "return", "ELF", "::", "R__THM_PC12", ";", "case", "", ":", "return", "ELF", "::", "R__THM_BF16", ";", "case", "", ":", "return", "ELF", "::", "R__THM_BF12", ";", "case", "", ":", "return", "ELF", "::", "R__THM_BF18", ";", "}", "}", "switch", "(", "Fixup", ".", "getTargetKind", "(", ")", ")", "{", "default", ":", "Ctx", ".", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "FK_NONE", ":", "return", "ELF", "::", "R__NONE", ";", "case", "FK_Data_1", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS8", ";", "}", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS16", ";", "}", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__NONE", ":", "return", "ELF", "::", "R__NONE", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "return", "ELF", "::", "R__GOT_BREL", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "return", "ELF", "::", "R__TLS_GD32", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "return", "ELF", "::", "R__TLS_LE32", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "return", "ELF", "::", "R__TLS_IE32", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS32", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "return", "ELF", "::", "R__GOTOFF32", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ":", "return", "ELF", "::", "R__GOT_PREL", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "return", "ELF", "::", "R__TARGET1", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "return", "ELF", "::", "R__TARGET2", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "return", "ELF", "::", "R__PREL31", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "return", "ELF", "::", "R__SBREL32", ";"], "ground_truth": ["case", "MCSymbolRefExpr", "::", "VK__TLSLDO", ":"], "File": "ARMELFObjectWriter32", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70983, "Length": 434, "Cover_Rate": 0.5344827586206896} {"Template_token": ["", "default", ":", "Type", "=", "ELF", "::", "R__CALL", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_JUMP24", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_PREL", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_PREL", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_CALL", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT", ":", "Type", "=", "ELF", "::", "R__GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSGD", ":", "Type", "=", "ELF", "::", "R__TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "Type", "=", "ELF", "::", "R__TARGET2", ";"], "ground_truth": ["break", ";"], "File": "ARMELFObjectWriter34", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70985, "Length": 256, "Cover_Rate": 0.4563279857397504} {"Template_token": ["", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "Type", "=", "ELF", "::", "R__THM_TLS_CALL", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__THM_CALL", ";", "break", ";", "}", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "FK_Data_1", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS8", ";", "break", ";", "}", "break", ";", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS16", ";", "break", ";", "}", "break", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__NONE", ":", "Type", "=", "ELF", "::", "R__NONE", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "Type", "=", "ELF", "::", "R__GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "Type", "=", "ELF", "::", "R__TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ":", "Type", "=", "ELF", "::", "R__GOT_PREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "Type", "=", "ELF", "::", "R__TARGET2", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "Type", "=", "ELF", "::", "R__PREL31", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__SBREL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSLDO", ":", "Type", "=", "ELF", "::", "R__TLS_LDO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "Type", "=", "ELF", "::", "R__TLS_CALL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSDESC", ":", "Type", "=", "ELF", "::", "R__TLS_GOTDESC", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSDESCSEQ", ":", "Type", "=", "ELF", "::", "R__TLS_DESCSEQ", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMELFObjectWriter35", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70986, "Length": 382, "Cover_Rate": 0.4993464052287582} {"Template_token": ["", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_PREL", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_CALL", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT", ":", "Type", "=", "ELF", "::", "R__GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSGD", ":", "Type", "=", "ELF", "::", "R__TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "", "&&", "", ")", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__CALL", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_ABS", ";", "break", ";", "case", "", ":"], "ground_truth": ["Type", "=", "ELF", "::", "R__MOVW_ABS_NC", ";"], "File": "ARMELFObjectWriter37", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70987, "Length": 257, "Cover_Rate": 0.4821763602251407} {"Template_token": ["", "MCSymbolRefExpr", "::", "VariantKind", "Modifier", "=", "Target", ".", "isAbsolute", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "Target", ".", "getSymA", "(", ")", "->", "getKind", "(", ")", ";", "unsigned", "Type", "=", "", ";", "if", "(", "IsPCRel", ")", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__REL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSGD", ":", "assert", "(", "", "&&", "", ")", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "}", "break", ";", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK__PLT", ":", "Type", "=", "ELF", "::", "R__PLT32", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__CALL", ";", "break", ";", "}", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_PREL", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_PREL", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_CALL", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["case", "FK_Data_4", ":"], "File": "ARMELFObjectWriter37", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70988, "Length": 255, "Cover_Rate": 0.47842401500938087} {"Template_token": ["", "Type", "=", "ELF", "::", "R__THM_JUMP24", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_PREL", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_PREL", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "Type", "=", "ELF", "::", "R__THM_TLS_CALL", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__THM_CALL", ";", "break", ";", "}", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "FK_Data_1", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS8", ";", "break", ";", "}", "break", ";", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS16", ";", "break", ";", "}", "break", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__NONE", ":", "Type", "=", "ELF", "::", "R__NONE", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "Type", "=", "ELF", "::", "R__GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "Type", "=", "ELF", "::", "R__TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ":", "Type", "=", "ELF", "::", "R__GOT_PREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";"], "ground_truth": ["case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":"], "File": "ARMELFObjectWriter40", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70990, "Length": 316, "Cover_Rate": 0.4087968952134541} {"Template_token": ["", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ":", "Type", "=", "ELF", "::", "R__GOT_PREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "Type", "=", "ELF", "::", "R__TARGET2", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "Type", "=", "ELF", "::", "R__PREL31", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__SBREL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSLDO", ":", "Type", "=", "ELF", "::", "R__TLS_LDO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "Type", "=", "ELF", "::", "R__TLS_CALL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSDESC", ":", "Type", "=", "ELF", "::", "R__TLS_GOTDESC", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSLDM", ":", "Type", "=", "ELF", "::", "R__TLS_LDM32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSDESCSEQ", ":", "Type", "=", "ELF", "::", "R__TLS_DESCSEQ", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__MOVT_ABS", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__MOVT_BREL", ";", "break", ";", "}", "break", ";", "case", "", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__MOVW_ABS_NC", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__MOVW_BREL_NC", ";"], "ground_truth": ["break", ";"], "File": "ARMELFObjectWriter48", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70992, "Length": 305, "Cover_Rate": 0.357981220657277} {"Template_token": ["", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "Type", "=", "ELF", "::", "R__TARGET2", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "Type", "=", "ELF", "::", "R__PREL31", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__SBREL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSLDO", ":", "Type", "=", "ELF", "::", "R__TLS_LDO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "Type", "=", "ELF", "::", "R__TLS_CALL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSDESC", ":", "Type", "=", "ELF", "::", "R__TLS_GOTDESC", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSLDM", ":", "Type", "=", "ELF", "::", "R__TLS_LDM32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSDESCSEQ", ":", "Type", "=", "ELF", "::", "R__TLS_DESCSEQ", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__MOVT_ABS", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__MOVT_BREL", ";", "break", ";", "}", "break", ";", "case", "", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__MOVW_ABS_NC", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__MOVW_BREL_NC", ";", "break", ";", "}", "break", ";", "case", "", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_ABS", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_BREL", ";", "break", ";", "}", "break", ";", "case", "", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_ABS_NC", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_BREL_NC", ";", "break", ";", "}", "break", ";", "}", "}"], "ground_truth": ["return", "Type", ";"], "File": "ARMELFObjectWriter53", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70993, "Length": 328, "Cover_Rate": 0.3474576271186441} {"Template_token": ["", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ":", "Type", "=", "ELF", "::", "R__GOT_PREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "Type", "=", "ELF", "::", "R__TARGET2", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "Type", "=", "ELF", "::", "R__PREL31", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__SBREL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSLDO", ":", "Type", "=", "ELF", "::", "R__TLS_LDO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "Type", "=", "ELF", "::", "R__TLS_CALL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSDESC", ":", "Type", "=", "ELF", "::", "R__TLS_GOTDESC", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSLDM", ":", "Type", "=", "ELF", "::", "R__TLS_LDM32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSDESCSEQ", ":", "Type", "=", "ELF", "::", "R__TLS_DESCSEQ", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__MOVT_ABS", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__MOVT_BREL", ";", "break", ";", "}", "break", ";", "case", "", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__MOVW_ABS_NC", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__MOVW_BREL_NC", ";", "break", ";", "}", "break", ";", "case", "", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_ABS", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_BREL", ";", "break", ";", "}", "break", ";", "case", "", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_ABS_NC", ";"], "ground_truth": ["break", ";"], "File": "ARMELFObjectWriter53", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70994, "Length": 380, "Cover_Rate": 0.4025423728813559} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK__PLT", ":", "Type", "=", "ELF", "::", "R__PLT32", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__CALL", ";", "break", ";", "}", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_PREL", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_PREL", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_CALL", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT", ":", "Type", "=", "ELF", "::", "R__GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSGD", ":", "Type", "=", "ELF", "::", "R__TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__CALL", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_ABS", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_ABS_NC", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_ABS", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMELFObjectWriter54", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70995, "Length": 339, "Cover_Rate": 0.6360225140712945} {"Template_token": ["", "case", "MCSymbolRefExpr", "::", "VK__GOT", ":", "Type", "=", "ELF", "::", "R__GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSGD", ":", "Type", "=", "ELF", "::", "R__TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_ABS", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_ABS_NC", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_ABS", ";"], "ground_truth": ["break", ";"], "File": "ARMELFObjectWriter5", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70996, "Length": 167, "Cover_Rate": 0.30474452554744524} {"Template_token": ["", "default", ":", "report_fatal_error", "(", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "FK_Data_1", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS8", ";", "break", ";", "}", "break", ";", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS16", ";", "break", ";", "}", "break", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__NONE", ":", "Type", "=", "ELF", "::", "R__NONE", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "Type", "=", "ELF", "::", "R__GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "Type", "=", "ELF", "::", "R__TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ":", "Type", "=", "ELF", "::", "R__GOT_PREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "Type", "=", "ELF", "::", "R__TARGET2", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "Type", "=", "ELF", "::", "R__PREL31", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__SBREL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSLDO", ":", "Type", "=", "ELF", "::", "R__TLS_LDO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSCALL", ":", "Type", "=", "ELF", "::", "R__TLS_CALL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSDESC", ":", "Type", "=", "ELF", "::", "R__TLS_GOTDESC", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSDESCSEQ", ":", "Type", "=", "ELF", "::", "R__TLS_DESCSEQ", ";", "break", ";", "}", "break", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMELFObjectWriter6", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70997, "Length": 306, "Cover_Rate": 0.4} {"Template_token": ["", "MCObjectWriter", "*", "llvm", "::", "createELFObjectWriter", "(", "raw_ostream", "&", "OS", ",", "uint8_t", "OSABI", ",", "bool", "IsLittleEndian", ")", "{", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "ELFObjectWriter", "(", "OSABI", ")", ";", "return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "IsLittleEndian", ")", ";"], "ground_truth": ["}"], "File": "ARMELFObjectWriter", "Func": "createARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70999, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "return", "GetRelocTypeInner", "(", "Target", ",", "Fixup", ",", "IsPCRel", ")", ";"], "ground_truth": ["}"], "File": "ARMELFObjectWriter", "Func": "GetRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71001, "Length": 11, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "unsigned", "ELFObjectWriter", "::", "GetRelocType", "(", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "{", "return", "GetRelocTypeInner", "(", "Target", ",", "Fixup", ",", "IsPCRel", ")", ";"], "ground_truth": ["}"], "File": "ARMELFObjectWriter", "Func": "GetRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71002, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__REL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ":", "Type", "=", "ELF", "::", "R__GOT_PREL", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_PLT", ":", "Type", "=", "ELF", "::", "R__PLT32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSCALL", ":", "Type", "=", "ELF", "::", "R__TLS_CALL", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__CALL", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_JUMP24", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_PREL", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_PREL", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK__TLSCALL", ":"], "ground_truth": ["Type", "=", "ELF", "::", "R__THM_TLS_CALL", ";"], "File": "ARMELFObjectWriter", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71003, "Length": 206, "Cover_Rate": 0.30884557721139433} {"Template_token": ["", "unsigned", "Type", "=", "", ";", "if", "(", "IsPCRel", ")", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__REL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ":", "Type", "=", "ELF", "::", "R__GOT_PREL", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_PLT", ":", "Type", "=", "ELF", "::", "R__PLT32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSCALL", ":", "Type", "=", "ELF", "::", "R__TLS_CALL", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__CALL", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_JUMP24", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_PREL", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_PREL", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK__TLSCALL", ":", "Type", "=", "ELF", "::", "R__THM_TLS_CALL", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__THM_CALL", ";", "break", ";", "}", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__NONE", ":"], "ground_truth": ["Type", "=", "ELF", "::", "R__NONE", ";"], "File": "ARMELFObjectWriter", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71004, "Length": 307, "Cover_Rate": 0.46026986506746626} {"Template_token": ["", "default", ":", "return", "true", ";", "case", "ELF", "::", "R__PREL31", ":", "case", "ELF", "::", "R__ABS32", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMELFObjectWriter", "Func": "needsRelocateWithSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71005, "Length": 19, "Cover_Rate": 0.5428571428571428} {"Template_token": ["", "bool", "ELFObjectWriter", "::", "needsRelocateWithSymbol", "(", "unsigned", "Type", ")", "const", "{", "switch", "(", "Type", ")", "{", "default", ":", "return", "true", ";"], "ground_truth": ["case", "ELF", "::", "R__PREL31", ":"], "File": "ARMELFObjectWriter", "Func": "needsRelocateWithSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71006, "Length": 25, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "ELFObjectWriter", "::", "~", "ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMELFObjectWriter", "Func": "~ARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71007, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "ELFObjectWriter", "::", "~", "ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMELFObjectWriter", "Func": "~ARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71008, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "getStreamer", "(", ")", ".", "EmitFixup", "(", "S", ",", "FK_Data_4", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "AnnotateTLSDescriptorSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71009, "Length": 12, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "getStreamer", "(", ")", ".", "EmitFixup", "(", "S", ",", "FK_Data_4", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "AnnotateTLSDescriptorSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71010, "Length": 12, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "IsThumb", ")", ":", "MCELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ")", ",", "IsThumb", "(", "IsThumb", ")", ",", "MappingSymbolCounter", "(", "", ")", ",", "LastEMS", "(", "EMS_None", ")", "{"], "ground_truth": ["Reset", "(", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71011, "Length": 52, "Cover_Rate": 0.9811320754716981} {"Template_token": ["", "TargetAsmStreamer", "::", "TargetAsmStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ",", "MCInstPrinter", "&", "InstPrinter", ",", "bool", "VerboseAsm", ")", ":", "TargetStreamer", "(", "S", ")", ",", "OS", "(", "OS", ")", ",", "InstPrinter", "(", "InstPrinter", ")", ",", "IsVerboseAsm", "(", "VerboseAsm", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "ARMTargetAsmStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71012, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "TargetAsmStreamer", "::", "TargetAsmStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ",", "MCInstPrinter", "&", "InstPrinter", ",", "bool", "VerboseAsm", ")", ":", "TargetStreamer", "(", "S", ")", ",", "OS", "(", "OS", ")", ",", "InstPrinter", "(", "InstPrinter", ")", ",", "IsVerboseAsm", "(", "VerboseAsm", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "ARMTargetAsmStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71013, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "TargetELFStreamer", "(", "MCStreamer", "&", "S", ")", ":", "TargetStreamer", "(", "S", ")", ",", "CurrentVendor", "(", "", ")", ",", "FPU", "(", "", ")", ",", "Arch", "(", "", ")", ",", "EmittedArch", "(", "", ")", ",", "AttributeSection", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "ARMTargetELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71014, "Length": 38, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "TargetELFStreamer", "(", "MCStreamer", "&", "S", ")", ":", "TargetStreamer", "(", "S", ")", ",", "CurrentVendor", "(", "", ")", ",", "FPU", "(", "", ")", ",", "Arch", "(", "", ")", ",", "EmittedArch", "(", "", ")", ",", "AttributeSection", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "ARMTargetELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71015, "Length": 38, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "size_t", "TargetELFStreamer", "::", "calculateContentSize", "(", ")", "const", "{", "size_t", "Result", "=", "", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItem", "item", "=", "Contents", "[", "i", "]", ";", "switch", "(", "item", ".", "Type", ")", "{", "case", "AttributeItem", "::", "HiddenAttribute", ":", "break", ";", "case", "AttributeItem", "::", "NumericAttribute", ":", "Result", "+=", "getULEB128Size", "(", "item", ".", "Tag", ")", ";", "Result", "+=", "getULEB128Size", "(", "item", ".", "IntValue", ")", ";", "break", ";", "case", "AttributeItem", "::", "TextAttribute", ":", "Result", "+=", "getULEB128Size", "(", "item", ".", "Tag", ")", ";", "Result", "+=", "item", ".", "StringValue", ".", "size", "(", ")", "+", "", ";", "break", ";", "case", "AttributeItem", "::", "NumericAndTextAttributes", ":", "Result", "+=", "getULEB128Size", "(", "item", ".", "Tag", ")", ";", "Result", "+=", "getULEB128Size", "(", "item", ".", "IntValue", ")", ";"], "ground_truth": ["Result", "+=", "item", ".", "StringValue", ".", "size", "(", ")", "+", "", ";"], "File": "ARMELFStreamer (2)", "Func": "calculateContentSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71016, "Length": 142, "Cover_Rate": 0.9466666666666667} {"Template_token": ["", "LastMappingSymbols", "[", "getPreviousSection", "(", ")", ".", "first", "]", "=", "LastEMS", ";", "LastEMS", "=", "LastMappingSymbols", ".", "lookup", "(", "Section", ")", ";"], "ground_truth": ["MCELFStreamer", "::", "ChangeSection", "(", "Section", ",", "Subsection", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "ChangeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71017, "Length": 29, "Cover_Rate": 0.6590909090909091} {"Template_token": ["", "ELFStreamer", "*", "S", "=", "new", "ELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ",", "IsThumb", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMELFStreamer (2)", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71018, "Length": 49, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";"], "ground_truth": ["if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71019, "Length": 28, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "return", "new", "TargetELFStreamer", "(", "S", ")", ";"], "ground_truth": ["return", "new", "TargetStreamer", "(", "S", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "createARMObjectTargetStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71022, "Length": 22, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "return", "new", "TargetAsmStreamer", "(", "S", ",", "OS", ",", "*", "InstPrint", ",", "isVerboseAsm", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "createARMTargetAsmStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71023, "Length": 15, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitArch", "(", "unsigned", "Value", ")", "{"], "ground_truth": ["Arch", "=", "Value", ";"], "File": "ARMELFStreamer (2)", "Func": "emitArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71025, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZ", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "setAttributeItem", "(", "MPextension_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZVirtualization", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv1", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv2", ",", "false", ")", ";", "break", ";", "default", ":", "report_fatal_error", "(", "", "+", "Twine", "(", "Arch", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71027, "Length": 247, "Cover_Rate": 0.5346320346320347} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitArchExtension", "(", "unsigned", "ArchExt", ")", "{"], "ground_truth": ["OS", "<<", "", "<<", "", "(", "ArchExt", ")", "<<", "", ";"], "File": "ARMELFStreamer (2)", "Func": "emitArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71028, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitArchExtension", "(", "unsigned", "ArchExt", ")", "{", "OS", "<<", "", "<<", "", "(", "ArchExt", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "emitArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71029, "Length": 21, "Cover_Rate": 0.9130434782608695} {"Template_token": ["", "void", "EmitMappingSymbol", "(", ")", "{"], "ground_truth": ["if", "(", "LastEMS", "==", "EMS_", ")", "return", ";"], "File": "ARMELFStreamer (2)", "Func": "EmitARMMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71030, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "return", ";", "case", "MCAF_Code16", ":", "IsThumb", "=", "true", ";", "return", ";", "case", "MCAF_Code32", ":", "IsThumb", "=", "false", ";", "return", ";", "case", "MCAF_Code64", ":", "return", ";"], "ground_truth": ["case", "MCAF_SubsectionsViaSymbols", ":"], "File": "ARMELFStreamer (2)", "Func": "EmitAssemblerFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71031, "Length": 28, "Cover_Rate": 0.509090909090909} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitAttribute", "(", "unsigned", "Attribute", ",", "unsigned", "Value", ")", "{"], "ground_truth": ["setAttributeItem", "(", "Attribute", ",", "Value", ",", "true", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71032, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "MCELFStreamer", "::", "EmitBytes", "(", "Data", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "EmitBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71035, "Length": 8, "Cover_Rate": 0.4} {"Template_token": ["", "EmitMappingSymbol", "(", "", ")", ";", "LastEMS", "=", "EMS_Data", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "EmitDataMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71038, "Length": 10, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "if", "(", "LastEMS", "==", "EMS_Data", ")", "return", ";"], "ground_truth": ["EmitMappingSymbol", "(", "", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "EmitDataMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71039, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "MCDataFragment", "*", "Frag", "=", "getOrCreateDataFragment", "(", ")", ";"], "ground_truth": ["Frag", "->", "getFixups", "(", ")", ".", "push_back", "(", "MCFixup", "::", "create", "(", "Frag", "->", "getContents", "(", ")", ".", "size", "(", ")", ",", "Expr", ",", "Kind", ")", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "EmitFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71040, "Length": 36, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "MCDataFragment", "*", "Frag", "=", "getOrCreateDataFragment", "(", ")", ";"], "ground_truth": ["Frag", "->", "getFixups", "(", ")", ".", "push_back", "(", "MCFixup", "::", "create", "(", "Frag", "->", "getContents", "(", ")", ".", "size", "(", ")", ",", "Expr", ",", "Kind", ")", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "EmitFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71041, "Length": 36, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "assert", "(", "PersonalityIndex", "==", "", "::", "AEABI_UNWIND_CPP_PR0", "&&", "", ")", ";", "assert", "(", "Opcodes", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "uint64_t", "Intval", "=", "Opcodes", "[", "", "]", "|", "Opcodes", "[", "", "]", "<<", "", "|", "Opcodes", "[", "", "]", "<<", "", "|", "Opcodes", "[", "", "]", "<<", "", ";", "EmitIntValue", "(", "Intval", ",", "Opcodes", ".", "size", "(", ")", ")", ";", "}"], "ground_truth": ["SwitchSection", "(", "&", "FnStart", "->", "getSection", "(", ")", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71042, "Length": 75, "Cover_Rate": 0.352112676056338} {"Template_token": ["", "void", "ELFStreamer", "::", "emitFnStart", "(", ")", "{", "assert", "(", "FnStart", "==", "nullptr", ")", ";"], "ground_truth": ["FnStart", "=", "getContext", "(", ")", ".", "createTempSymbol", "(", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71044, "Length": 24, "Cover_Rate": 0.8} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitFPU", "(", "unsigned", "Value", ")", "{", "FPU", "=", "Value", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "emitFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71045, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitFPU", "(", "unsigned", "Value", ")", "{", "FPU", "=", "Value", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "emitFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71046, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMELFStreamer (2)", "Func": "emitFPUDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71047, "Length": 176, "Cover_Rate": 0.3902439024390244} {"Template_token": ["", "void", "ELFStreamer", "::", "emitHandlerData", "(", ")", "{"], "ground_truth": ["FlushUnwindOpcodes", "(", "false", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71048, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "void", "ELFStreamer", "::", "emitHandlerData", "(", ")", "{"], "ground_truth": ["FlushUnwindOpcodes", "(", "false", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71049, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitInst", "(", "uint32_t", "Inst", ",", "char", "Suffix", ")", "{"], "ground_truth": ["getStreamer", "(", ")", ".", "emitInst", "(", "Inst", ",", "Suffix", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71050, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "override", "{"], "ground_truth": ["if", "(", "IsThumb", ")", "EmitThumbMappingSymbol", "(", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71052, "Length": 23, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitIntTextAttribute", "(", "unsigned", "Attribute", ",", "unsigned", "IntValue", ",", "StringRef", "StringValue", ")", "{", "setAttributeItems", "(", "Attribute", ",", "IntValue", ",", "StringValue", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "emitIntTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71054, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "Streamer", ".", "IsThumb", ")", "return", ";", "Streamer", ".", "getAssembler", "(", ")", ".", "registerSymbol", "(", "*", "Symbol", ")", ";", "unsigned", "Type", "=", "cast", "<", "MCSymbolELF", ">", "(", "Symbol", ")", "->", "getType", "(", ")", ";"], "ground_truth": ["if", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "==", "ELF", "::", "STT_GNU_IFUNC", ")", "Streamer", ".", "EmitThumbFunc", "(", "Symbol", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71055, "Length": 57, "Cover_Rate": 0.75} {"Template_token": ["", "assert", "(", "FPReg", "==", "", "&&", "", ")", ";", "FlushPendingOffset", "(", ")", ";", "FPReg", "=", "Reg", ";", "FPOffset", "=", "SPOffset", "+", "Offset", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["UnwindOpAsm", ".", "EmitSetSP", "(", "MRI", "->", "getEncodingValue", "(", "FPReg", ")", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitMovSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71057, "Length": 48, "Cover_Rate": 0.5853658536585366} {"Template_token": ["", "EmittedArch", "=", "Value", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "emitObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71059, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "void", "ELFStreamer", "::", "emitPad", "(", "int64_t", "Offset", ")", "{", "SPOffset", "-=", "Offset", ";"], "ground_truth": ["PendingOffset", "-=", "Offset", ";"], "File": "ARMELFStreamer (2)", "Func": "emitPad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71060, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "SPOffset", "-=", "Offset", ";", "PendingOffset", "-=", "Offset", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "emitPad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71061, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "Personality", "=", "Per", ";", "UnwindOpAsm", ".", "setPersonality", "(", "Per", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "emitPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71062, "Length": 12, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "Personality", "=", "Per", ";", "UnwindOpAsm", ".", "setPersonality", "(", "Per", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "emitPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71063, "Length": 12, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "DF", "->", "getFixups", "(", ")", ".", "push_back", "(", "MCFixup", "::", "create", "(", "DF", "->", "getContents", "(", ")", ".", "size", "(", ")", ",", "PersonalityRef", ",", "MCFixup", "::", "getKindForSize", "(", "", ",", "false", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "EmitPersonalityFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71065, "Length": 36, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "assert", "(", "Index", "<", "", "::", "NUM_PERSONALITY_INDEX", "&&", "", ")", ";", "PersonalityIndex", "=", "Index", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "emitPersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71066, "Length": 16, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "assert", "(", "Index", "<", "", "::", "NUM_PERSONALITY_INDEX", "&&", "", ")", ";"], "ground_truth": ["PersonalityIndex", "=", "Index", ";"], "File": "ARMELFStreamer (2)", "Func": "emitPersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71067, "Length": 15, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "const", "MCRegisterInfo", "*", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "RegList", ".", "size", "(", ")", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "MRI", "->", "getEncodingValue", "(", "RegList", "[", "i", "]", ")", ";", "assert", "(", "Reg", "<", "(", "IsVector", "?", "", ":", "", ")", "&&", "", ")", ";", "unsigned", "Bit", "=", "(", "", "<<", "Reg", ")", ";", "if", "(", "(", "Mask", "&", "Bit", ")", "==", "", ")", "{", "Mask", "|=", "Bit", ";", "++", "Count", ";", "}", "}"], "ground_truth": ["SPOffset", "-=", "Count", "*", "(", "IsVector", "?", "", ":", "", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71068, "Length": 101, "Cover_Rate": 0.6644736842105263} {"Template_token": ["", "UsedFP", "=", "true", ";", "FPReg", "=", "NewFPReg", ";", "if", "(", "NewSPReg", "==", "", ")", "FPOffset", "=", "SPOffset", "+", "Offset", ";", "else", "FPOffset", "+=", "Offset", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "emitSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71069, "Length": 26, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "setAttributeItem", "(", "Attribute", ",", "Value", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "emitTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71070, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitTextAttribute", "(", "unsigned", "Attribute", ",", "StringRef", "Value", ")", "{"], "ground_truth": ["setAttributeItem", "(", "Attribute", ",", "Value", ",", "true", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71071, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "void", "EmitThumbFunc", "(", "MCSymbol", "*", "Func", ")", "override", "{"], "ground_truth": ["getAssembler", "(", ")", ".", "setIsThumbFunc", "(", "Func", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "EmitThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71072, "Length": 18, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "getAssembler", "(", ")", ".", "setIsThumbFunc", "(", "Func", ")", ";", "EmitSymbolAttribute", "(", "Func", ",", "MCSA_ELF_TypeFunction", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "EmitThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71073, "Length": 17, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "EmitMappingSymbol", "(", "", ")", ";"], "ground_truth": ["LastEMS", "=", "EMS_Thumb", ";"], "File": "ARMELFStreamer (2)", "Func": "EmitThumbMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71074, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Value", ")", ")", "{"], "ground_truth": ["const", "MCSymbol", "&", "Sym", "=", "SRE", "->", "getSymbol", "(", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71075, "Length": 27, "Cover_Rate": 0.3068181818181818} {"Template_token": ["", "void", "ELFStreamer", "::", "emitUnwindRaw", "(", "int64_t", "Offset", ",", "const", "SmallVectorImpl", "<", "uint8_t", ">", "&", "Opcodes", ")", "{", "FlushPendingOffset", "(", ")", ";", "SPOffset", "=", "SPOffset", "-", "Offset", ";"], "ground_truth": ["UnwindOpAsm", ".", "EmitRaw", "(", "Opcodes", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71076, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "void", "EmitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "SMLoc", "Loc", ")", "override", "{", "if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast_or_null", "<", "MCSymbolRefExpr", ">", "(", "Value", ")", ")", "if", "(", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK__SBREL", "&&", "!", "(", "Size", "==", "", ")", ")", "{", "getContext", "(", ")", ".", "reportError", "(", "Loc", ",", "", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMELFStreamer (2)", "Func": "EmitValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71077, "Length": 64, "Cover_Rate": 0.7901234567901234} {"Template_token": ["", "if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast_or_null", "<", "MCSymbolRefExpr", ">", "(", "Value", ")", ")", "if", "(", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK__SBREL", "&&", "!", "(", "Size", "==", "", ")", ")", "{", "getContext", "(", ")", ".", "reportError", "(", "Loc", ",", "", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMELFStreamer (2)", "Func": "EmitValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71078, "Length": 48, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "std", "::", "sort", "(", "Contents", ".", "begin", "(", ")", ",", "Contents", ".", "end", "(", ")", ",", "AttributeItem", "::", "LessTag", ")", ";", "ELFStreamer", "&", "Streamer", "=", "getStreamer", "(", ")", ";", "if", "(", "AttributeSection", ")", "{", "Streamer", ".", "SwitchSection", "(", "AttributeSection", ")", ";", "}", "else", "{", "AttributeSection", "=", "Streamer", ".", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT__ATTRIBUTES", ",", "", ")", ";", "Streamer", ".", "SwitchSection", "(", "AttributeSection", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "}", "const", "size_t", "VendorHeaderSize", "=", "", "+", "CurrentVendor", ".", "size", "(", ")", "+", "", ";", "const", "size_t", "TagHeaderSize", "=", "", "+", "", ";", "const", "size_t", "ContentsSize", "=", "calculateContentSize", "(", ")", ";", "Streamer", ".", "EmitIntValue", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItem", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ")", ";", "switch", "(", "item", ".", "Type", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AttributeItem", "::", "NumericAttribute", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ")", ";", "break", ";", "case", "AttributeItem", "::", "TextAttribute", ":", "Streamer", ".", "EmitBytes", "(", "item", ".", "StringValue", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "break", ";", "case", "AttributeItem", "::", "NumericAndTextAttributes", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ")", ";", "Streamer", ".", "EmitBytes", "(", "item", ".", "StringValue", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71079, "Length": 285, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "TargetStreamer", "&", "ATS", "=", "static_cast", "<", "TargetStreamer", "&", ">", "(", "TS", ")", ";", "ATS", ".", "finishAttributeSection", "(", ")", ";"], "ground_truth": ["MCELFStreamer", "::", "FinishImpl", "(", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "FinishImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71080, "Length": 25, "Cover_Rate": 0.5952380952380952} {"Template_token": ["", "MCTargetStreamer", "&", "TS", "=", "*", "getTargetStreamer", "(", ")", ";", "TargetStreamer", "&", "ATS", "=", "static_cast", "<", "TargetStreamer", "&", ">", "(", "TS", ")", ";", "ATS", ".", "finishAttributeSection", "(", ")", ";", "MCELFStreamer", "::", "FinishImpl", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "FinishImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71081, "Length": 35, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "UnwindOpAsm", ".", "EmitSPOffset", "(", "-", "PendingOffset", ")", ";", "PendingOffset", "=", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "FlushPendingOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71082, "Length": 13, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "EmitValue", "(", "PersonalityRef", ",", "", ")", ";", "}", "assert", "(", "(", "Opcodes", ".", "size", "(", ")", "%", "", ")", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "Opcodes", ".", "size", "(", ")", ";", "I", "+=", "", ")", "{", "uint64_t", "Intval", "=", "Opcodes", "[", "I", "]", "|", "Opcodes", "[", "I", "+", "", "]", "<<", "", "|", "Opcodes", "[", "I", "+", "", "]", "<<", "", "|", "Opcodes", "[", "I", "+", "", "]", "<<", "", ";", "EmitIntValue", "(", "Intval", ",", "", ")", ";", "}"], "ground_truth": ["if", "(", "NoHandlerData", "&&", "!", "Personality", ")", "EmitIntValue", "(", "", ",", "", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "FlushUnwindOpcodes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71083, "Length": 102, "Cover_Rate": 0.42323651452282157} {"Template_token": ["", "assert", "(", "Index", "<", "", "::", "NUM_PERSONALITY_INDEX", "&&", "", ")", ";"], "ground_truth": ["return", "(", "Twine", "(", "", ")", "+", "Twine", "(", "Index", ")", ")", ".", "str", "(", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "GetAEABIUnwindPersonalityName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71084, "Length": 28, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "static", "std", "::", "string", "GetAEABIUnwindPersonalityName", "(", "unsigned", "Index", ")", "{"], "ground_truth": ["assert", "(", "Index", "<", "", "::", "NUM_PERSONALITY_INDEX", "&&", "", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "GetAEABIUnwindPersonalityName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71085, "Length": 21, "Cover_Rate": 0.5121951219512195} {"Template_token": ["", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "Contents", "[", "i", "]", ".", "Tag", "==", "Attribute", ")", "return", "&", "Contents", "[", "i", "]", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMELFStreamer (2)", "Func": "getAttributeItem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71086, "Length": 39, "Cover_Rate": 0.8125} {"Template_token": ["", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "Contents", "[", "i", "]", ".", "Tag", "==", "Attribute", ")", "return", "&", "Contents", "[", "i", "]", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "getAttributeItem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71087, "Length": 40, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "static", "bool", "LessTag", "(", "const", "AttributeItem", "&", "LHS", ",", "const", "AttributeItem", "&", "RHS", ")", "{", "return", "(", "RHS", ".", "Tag", "!=", "", ")", "&&", "(", "(", "LHS", ".", "Tag", "==", "", ")", "||", "(", "LHS", ".", "Tag", "<", "RHS", ".", "Tag", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "LessTag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71090, "Length": 45, "Cover_Rate": 0.9183673469387755} {"Template_token": ["", "static", "bool", "LessTag", "(", "const", "AttributeItem", "&", "LHS", ",", "const", "AttributeItem", "&", "RHS", ")", "{", "return", "(", "RHS", ".", "Tag", "!=", "", ")", "&&", "(", "(", "LHS", ".", "Tag", "==", "", ")", "||", "(", "LHS", ".", "Tag", "<", "RHS", ".", "Tag", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "LessTag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71091, "Length": 45, "Cover_Rate": 0.9183673469387755} {"Template_token": ["", "void", "ELFStreamer", "::", "Reset", "(", ")", "{", "ExTab", "=", "nullptr", ";", "FnStart", "=", "nullptr", ";", "Personality", "=", "nullptr", ";", "PersonalityIndex", "=", "", "::", "NUM_PERSONALITY_INDEX", ";", "FPReg", "=", "", ";", "FPOffset", "=", "", ";", "SPOffset", "=", "", ";", "PendingOffset", "=", "", ";"], "ground_truth": ["UsedFP", "=", "false", ";"], "File": "ARMELFStreamer (2)", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71092, "Length": 45, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "if", "(", "!", "OverwriteExisting", ")", "return", ";", "Item", "->", "Type", "=", "AttributeItem", "::", "TextAttribute", ";", "Item", "->", "StringValue", "=", "Value", ";", "return", ";", "}"], "ground_truth": ["AttributeItem", "Item", "=", "{"], "File": "ARMELFStreamer (2)", "Func": "setAttributeItem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71093, "Length": 28, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "if", "(", "!", "OverwriteExisting", ")", "return", ";", "Item", "->", "Type", "=", "AttributeItem", "::", "NumericAndTextAttributes", ";", "Item", "->", "IntValue", "=", "IntValue", ";", "Item", "->", "StringValue", "=", "StringValue", ";", "return", ";", "}", "AttributeItem", "Item", "=", "{", "AttributeItem", "::", "NumericAndTextAttributes", ",", "Attribute", ",", "IntValue", ",", "StringValue", "}", ";", "Contents", ".", "push_back", "(", "Item", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "setAttributeItems", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71094, "Length": 53, "Cover_Rate": 0.654320987654321} {"Template_token": ["", "Item", "->", "IntValue", "=", "IntValue", ";", "Item", "->", "StringValue", "=", "StringValue", ";", "return", ";", "}", "AttributeItem", "Item", "=", "{", "AttributeItem", "::", "NumericAndTextAttributes", ",", "Attribute", ",", "IntValue", ",", "StringValue", "}", ";", "Contents", ".", "push_back", "(", "Item", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "setAttributeItems", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71095, "Length": 38, "Cover_Rate": 0.4691358024691358} {"Template_token": ["", "}", "const", "MCSymbolELF", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ";", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "nullptr", ",", "&", "FnSection", ")", ";", "assert", "(", "EHSection", "&&", "", ")", ";", "SwitchSection", "(", "EHSection", ")", ";", "EmitCodeAlignment", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71096, "Length": 72, "Cover_Rate": 0.4897959183673469} {"Template_token": ["", "SwitchToEHSection", "(", "", ",", "ELF", "::", "SHT__EXIDX", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_LINK_ORDER", ",", "SectionKind", "::", "getData", "(", ")", ",", "FnStart", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "SwitchToExIdxSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71097, "Length": 26, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "SwitchToEHSection", "(", "", ",", "ELF", "::", "SHT__EXIDX", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_LINK_ORDER", ",", "SectionKind", "::", "getData", "(", ")", ",", "FnStart", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "SwitchToExIdxSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71098, "Length": 26, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "SwitchToEHSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getData", "(", ")", ",", "FnStart", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "SwitchToExTabSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71099, "Length": 22, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "SwitchToEHSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getData", "(", ")", ",", "FnStart", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "SwitchToExTabSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71100, "Length": 22, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "void", "TargetELFStreamer", "::", "switchVendor", "(", "StringRef", "Vendor", ")", "{"], "ground_truth": ["assert", "(", "!", "Vendor", ".", "empty", "(", ")", "&&", "", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "switchVendor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71101, "Length": 21, "Cover_Rate": 0.3620689655172414} {"Template_token": ["", "~", "ELFStreamer", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "~ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71102, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "~", "ELFStreamer", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "~ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71103, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "IsThumb", ")", ":", "MCELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ")", ",", "IsThumb", "(", "IsThumb", ")", "{"], "ground_truth": ["EHReset", "(", ")", ";"], "File": "ARMELFStreamer11", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71104, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "TargetELFStreamer", "(", "MCStreamer", "&", "S", ")", ":", "TargetStreamer", "(", "S", ")", ",", "CurrentVendor", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer11", "Func": "ARMTargetELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71105, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "TargetELFStreamer", "(", "MCStreamer", "&", "S", ")", ":", "TargetStreamer", "(", "S", ")", ",", "CurrentVendor", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer11", "Func": "ARMTargetELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71106, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "LastMappingSymbol", "=", "LastMappingSymbols", ".", "find", "(", "Section", ")", ";", "if", "(", "LastMappingSymbol", "!=", "LastMappingSymbols", ".", "end", "(", ")", ")", "{"], "ground_truth": ["LastEMSInfo", "=", "std", "::", "move", "(", "LastMappingSymbol", "->", "second", ")", ";"], "File": "ARMELFStreamer11", "Func": "ChangeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71107, "Length": 32, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "void", "ChangeSection", "(", "MCSection", "*", "Section", ",", "const", "MCExpr", "*", "Subsection", ")", "override", "{", "LastMappingSymbols", "[", "getCurrentSection", "(", ")", ".", "first", "]", "=", "std", "::", "move", "(", "LastEMSInfo", ")", ";", "MCELFStreamer", "::", "ChangeSection", "(", "Section", ",", "Subsection", ")", ";"], "ground_truth": ["auto", "LastMappingSymbol", "=", "LastMappingSymbols", ".", "find", "(", "Section", ")", ";"], "File": "ARMELFStreamer11", "Func": "ChangeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71108, "Length": 49, "Cover_Rate": 0.532608695652174} {"Template_token": ["", "explicit", "ElfMappingSymbolInfo", "(", "SMLoc", "Loc", ",", "MCFragment", "*", "F", ",", "uint64_t", "O", ")", ":", "Loc", "(", "Loc", ")", ",", "F", "(", "F", ")", ",", "Offset", "(", "O", ")", ",", "State", "(", "EMS_None", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer11", "Func": "ElfMappingSymbolInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71109, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "ElfMappingSymbolInfo", "(", "SMLoc", "Loc", ",", "MCFragment", "*", "F", ",", "uint64_t", "O", ")", ":", "Loc", "(", "Loc", ")", ",", "F", "(", "F", ")", ",", "Offset", "(", "O", ")", ",", "State", "(", "EMS_None", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer11", "Func": "ElfMappingSymbolInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71110, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "EmitMappingSymbol", "(", "", ")", ";"], "ground_truth": ["LastEMSInfo", "->", "State", "=", "EMS_", ";"], "File": "ARMELFStreamer11", "Func": "EmitARMMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71111, "Length": 11, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "EMS", "->", "Loc", "=", "SMLoc", "(", ")", ";", "EMS", "->", "F", "=", "getCurrentFragment", "(", ")", ";", "EMS", "->", "Offset", "=", "DF", "->", "getContents", "(", ")", ".", "size", "(", ")", ";", "LastEMSInfo", "->", "State", "=", "EMS_Data", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer11", "Func": "EmitDataMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71113, "Length": 39, "Cover_Rate": 0.3644859813084112} {"Template_token": ["", "if", "(", "!", "ExTab", "&&", "!", "CantUnwind", ")", "FlushUnwindOpcodes", "(", "true", ")", ";", "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "<", "", "::", "NUM_PERSONALITY_INDEX", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "", "::", "EXIDX_CANTUNWIND", ",", "", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", "", ")", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "PersonalityIndex", "==", "", "::", "AEABI_UNWIND_CPP_PR0", "&&", "", ")", ";"], "File": "ARMELFStreamer11", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71114, "Length": 124, "Cover_Rate": 0.5821596244131455} {"Template_token": ["", "assert", "(", "FnStart", "&&", "", ")", ";", "if", "(", "!", "ExTab", "&&", "!", "CantUnwind", ")", "FlushUnwindOpcodes", "(", "true", ")", ";", "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "<", "", "::", "NUM_PERSONALITY_INDEX", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "", "::", "EXIDX_CANTUNWIND", ",", "", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", "", ")", ";", "}", "else", "{", "assert", "(", "PersonalityIndex", "==", "", "::", "AEABI_UNWIND_CPP_PR0", "&&", "", ")", ";", "assert", "(", "Opcodes", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "uint64_t", "Intval", "=", "Opcodes", "[", "", "]", "|", "Opcodes", "[", "", "]", "<<", "", "|", "Opcodes", "[", "", "]", "<<", "", "|", "Opcodes", "[", "", "]", "<<", "", ";", "EmitIntValue", "(", "Intval", ",", "Opcodes", ".", "size", "(", ")", ")", ";", "}", "SwitchSection", "(", "&", "FnStart", "->", "getSection", "(", ")", ")", ";"], "ground_truth": ["EHReset", "(", ")", ";"], "File": "ARMELFStreamer11", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71115, "Length": 199, "Cover_Rate": 0.9342723004694836} {"Template_token": ["", "if", "(", "IsThumb", ")", "EmitThumbMappingSymbol", "(", ")", ";"], "ground_truth": ["else", "EmitMappingSymbol", "(", ")", ";"], "File": "ARMELFStreamer11", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71116, "Length": 13, "Cover_Rate": 0.325} {"Template_token": ["", "else", "EmitMappingSymbol", "(", ")", ";"], "ground_truth": ["MCELFStreamer", "::", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";"], "File": "ARMELFStreamer11", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71117, "Length": 14, "Cover_Rate": 0.35} {"Template_token": ["", "auto", "*", "Symbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", "+", "", "+", "Twine", "(", "MappingSymbolCounter", "++", ")", ")", ")", ";", "EmitLabel", "(", "Symbol", ",", "Loc", ",", "F", ")", ";", "Symbol", "->", "setType", "(", "ELF", "::", "STT_NOTYPE", ")", ";", "Symbol", "->", "setBinding", "(", "ELF", "::", "STB_LOCAL", ")", ";", "Symbol", "->", "setExternal", "(", "false", ")", ";"], "ground_truth": ["Symbol", "->", "setOffset", "(", "Offset", ")", ";"], "File": "ARMELFStreamer11", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71118, "Length": 68, "Cover_Rate": 0.7906976744186046} {"Template_token": ["", "EmitLabel", "(", "Symbol", ",", "Loc", ",", "F", ")", ";", "Symbol", "->", "setType", "(", "ELF", "::", "STT_NOTYPE", ")", ";"], "ground_truth": ["Symbol", "->", "setBinding", "(", "ELF", "::", "STB_LOCAL", ")", ";"], "File": "ARMELFStreamer11", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71119, "Length": 27, "Cover_Rate": 0.313953488372093} {"Template_token": ["", "EmitMappingSymbol", "(", "", ")", ";"], "ground_truth": ["LastEMSInfo", "->", "State", "=", "EMS_Thumb", ";"], "File": "ARMELFStreamer11", "Func": "EmitThumbMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71120, "Length": 11, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "if", "(", "LastEMSInfo", "->", "State", "==", "EMS_Thumb", ")", "return", ";", "FlushPendingMappingSymbol", "(", ")", ";", "EmitMappingSymbol", "(", "", ")", ";"], "ground_truth": ["LastEMSInfo", "->", "State", "=", "EMS_Thumb", ";"], "File": "ARMELFStreamer11", "Func": "EmitThumbMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71121, "Length": 25, "Cover_Rate": 0.8064516129032258} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "finishAttributeSection", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer11", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71122, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "finishAttributeSection", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer11", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71123, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "EmitMappingSymbol", "(", "", ",", "EMS", "->", "Loc", ",", "EMS", "->", "F", ",", "EMS", "->", "Offset", ")", ";", "EMS", "->", "resetInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer11", "Func": "FlushPendingMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71124, "Length": 24, "Cover_Rate": 0.48} {"Template_token": ["", "EmitMappingSymbol", "(", "", ",", "EMS", "->", "Loc", ",", "EMS", "->", "F", ",", "EMS", "->", "Offset", ")", ";"], "ground_truth": ["EMS", "->", "resetInfo", "(", ")", ";"], "File": "ARMELFStreamer11", "Func": "FlushPendingMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71125, "Length": 23, "Cover_Rate": 0.46} {"Template_token": ["", "return", "F", "!=", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer11", "Func": "hasInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71126, "Length": 6, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "bool", "hasInfo", "(", ")", "{"], "ground_truth": ["return", "F", "!=", "nullptr", ";"], "File": "ARMELFStreamer11", "Func": "hasInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71127, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "MCTargetStreamer", "&", "TS", "=", "*", "getTargetStreamer", "(", ")", ";", "TargetStreamer", "&", "ATS", "=", "static_cast", "<", "TargetStreamer", "&", ">", "(", "TS", ")", ";", "ATS", ".", "reset", "(", ")", ";"], "ground_truth": ["MappingSymbolCounter", "=", "", ";"], "File": "ARMELFStreamer11", "Func": "reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71128, "Length": 32, "Cover_Rate": 0.5614035087719298} {"Template_token": ["", "F", "=", "nullptr", ";", "Offset", "=", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer11", "Func": "resetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71129, "Length": 9, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";"], "ground_truth": ["MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "static_cast", "<", "const", "MCSymbolELF", "*", ">", "(", "&", "Fn", ")", ")", ";"], "File": "ARMELFStreamer11", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71130, "Length": 48, "Cover_Rate": 0.31788079470198677} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "switchVendor", "(", "StringRef", "Vendor", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer11", "Func": "switchVendor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71131, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "switchVendor", "(", "StringRef", "Vendor", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer11", "Func": "switchVendor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71132, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "Arch", "=", "Value", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer12", "Func": "emitArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71133, "Length": 5, "Cover_Rate": 0.3125} {"Template_token": ["", "Arch", "=", "Value", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer12", "Func": "emitArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71134, "Length": 5, "Cover_Rate": 0.3125} {"Template_token": ["", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZ", ",", "false", ")", ";", "break", ";", "case", "", "::", "V6M", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", "::", "V7A", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V7R", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V7M", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V8A", ":", "case", "", "::", "V8_1A", ":", "case", "", "::", "V8_2A", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "setAttributeItem", "(", "MPextension_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZVirtualization", ",", "false", ")", ";", "break", ";"], "ground_truth": ["case", "", "::", "V8MBaseline", ":"], "File": "ARMELFStreamer12", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71135, "Length": 187, "Cover_Rate": 0.3431192660550459} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitObjectArch", "(", "", "Value", ")", "{"], "ground_truth": ["EmittedArch", "=", "Value", ";"], "File": "ARMELFStreamer12", "Func": "emitObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71136, "Length": 13, "Cover_Rate": 0.8125} {"Template_token": ["", "ELFStreamer", "*", "S", "=", "new", "ELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ",", "IsThumb", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";"], "ground_truth": ["if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";"], "File": "ARMELFStreamer14", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71139, "Length": 61, "Cover_Rate": 0.5865384615384616} {"Template_token": ["", "break", ";", "case", "", "::", "V6M", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", "::", "V7A", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V7R", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V7EM", ":", "case", "", "::", "V7M", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V8A", ":", "case", "", "::", "V8_1A", ":", "case", "", "::", "V8_2A", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "setAttributeItem", "(", "MPextension_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZVirtualization", ",", "false", ")", ";", "break", ";", "case", "", "::", "V8MBaseline", ":", "case", "", "::", "V8MMainline", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumbDerived", ",", "false", ")", ";", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "break", ";", "case", "", "::", "IWMMXT", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv1", ",", "false", ")", ";", "break", ";", "case", "", "::", "IWMMXT2", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv2", ",", "false", ")", ";", "break", ";", "default", ":", "report_fatal_error", "(", "", "+", "Twine", "(", "", "(", "Arch", ")", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMELFStreamer14", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71140, "Length": 293, "Cover_Rate": 0.5307971014492754} {"Template_token": ["", "Streamer", ".", "SwitchSection", "(", "AttributeSection", ")", ";", "}", "else", "{", "AttributeSection", "=", "Streamer", ".", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT__ATTRIBUTES", ",", "", ")", ";", "Streamer", ".", "SwitchSection", "(", "AttributeSection", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "}", "const", "size_t", "VendorHeaderSize", "=", "", "+", "CurrentVendor", ".", "size", "(", ")", "+", "", ";", "const", "size_t", "TagHeaderSize", "=", "", "+", "", ";", "const", "size_t", "ContentsSize", "=", "calculateContentSize", "(", ")", ";", "Streamer", ".", "EmitIntValue", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";"], "ground_truth": ["Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";"], "File": "ARMELFStreamer14", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71141, "Length": 125, "Cover_Rate": 0.3633720930232558} {"Template_token": ["", "MappingSymbolCounter", "=", "", ";", "MCELFStreamer", "::", "reset", "(", ")", ";", "LastMappingSymbols", ".", "clear", "(", ")", ";", "LastEMSInfo", ".", "reset", "(", ")", ";", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer14", "Func": "reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71142, "Length": 34, "Cover_Rate": 0.4927536231884058} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "IsThumb", ")", ":", "MCELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ")", ",", "IsThumb", "(", "IsThumb", ")", ",", "MappingSymbolCounter", "(", "", ")", ",", "LastEMS", "(", "EMS_None", ")", "{"], "ground_truth": ["Reset", "(", ")", ";"], "File": "ARMELFStreamer15", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71143, "Length": 52, "Cover_Rate": 0.9811320754716981} {"Template_token": ["", "TargetELFStreamer", "(", "MCStreamer", "&", "S", ")", ":", "TargetStreamer", "(", "S", ")", ",", "CurrentVendor", "(", "", ")", ",", "FPU", "(", "", ")", ",", "Arch", "(", "", ")", ",", "EmittedArch", "(", "", ")", ",", "AttributeSection", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer15", "Func": "ARMTargetELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71144, "Length": 38, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "TargetELFStreamer", "(", "MCStreamer", "&", "S", ")", ":", "TargetStreamer", "(", "S", ")", ",", "CurrentVendor", "(", "", ")", ",", "FPU", "(", "", ")", ",", "Arch", "(", "", ")", ",", "EmittedArch", "(", "", ")", ",", "AttributeSection", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer15", "Func": "ARMTargetELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71145, "Length": 38, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "LastMappingSymbols", "[", "getPreviousSection", "(", ")", ".", "first", "]", "=", "LastEMS", ";"], "ground_truth": ["LastEMS", "=", "LastMappingSymbols", ".", "lookup", "(", "Section", ")", ";"], "File": "ARMELFStreamer15", "Func": "ChangeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71146, "Length": 20, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "MCELFStreamer", "*", "createELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ",", "bool", "NoExecStack", ",", "bool", "IsThumb", ")", "{", "ELFStreamer", "*", "S", "=", "new", "ELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ",", "IsThumb", ")", ";", "new", "TargetELFStreamer", "(", "*", "S", ")", ";"], "ground_truth": ["S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";"], "File": "ARMELFStreamer15", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71147, "Length": 68, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "new", "TargetELFStreamer", "(", "*", "S", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";"], "ground_truth": ["if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";"], "File": "ARMELFStreamer15", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71148, "Length": 35, "Cover_Rate": 0.3431372549019608} {"Template_token": ["", "MCStreamer", "*", "createMCAsmStreamer", "(", "MCContext", "&", "Ctx", ",", "formatted_raw_ostream", "&", "OS", ",", "bool", "isVerboseAsm", ",", "bool", "useCFI", ",", "bool", "useDwarfDirectory", ",", "MCInstPrinter", "*", "InstPrint", ",", "MCCodeEmitter", "*", "CE", ",", "MCAsmBackend", "*", "TAB", ",", "bool", "ShowInst", ")", "{"], "ground_truth": ["MCStreamer", "*", "S", "=", "llvm", "::", "createAsmStreamer", "(", "Ctx", ",", "OS", ",", "isVerboseAsm", ",", "useCFI", ",", "useDwarfDirectory", ",", "InstPrint", ",", "CE", ",", "TAB", ",", "ShowInst", ")", ";"], "File": "ARMELFStreamer15", "Func": "createMCAsmStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71149, "Length": 64, "Cover_Rate": 0.7804878048780488} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitArch", "(", "unsigned", "Arch", ")", "{", "OS", "<<", "", "<<", "GetArchName", "(", "Arch", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer15", "Func": "emitArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71152, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZ", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "setAttributeItem", "(", "MPextension_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZVirtualization", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv1", ",", "false", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";"], "File": "ARMELFStreamer15", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71153, "Length": 319, "Cover_Rate": 0.6758474576271186} {"Template_token": ["", "void", "ELFStreamer", "::", "EmitFixup", "(", "const", "MCExpr", "*", "Expr", ",", "MCFixupKind", "Kind", ")", "{", "MCDataFragment", "*", "Frag", "=", "getOrCreateDataFragment", "(", ")", ";", "Frag", "->", "getFixups", "(", ")", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "Frag", "->", "getContents", "(", ")", ".", "size", "(", ")", ",", "Expr", ",", "Kind", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer15", "Func": "EmitFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71154, "Length": 51, "Cover_Rate": 1.0} {"Template_token": ["", "MCDataFragment", "*", "Frag", "=", "getOrCreateDataFragment", "(", ")", ";"], "ground_truth": ["Frag", "->", "getFixups", "(", ")", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "Frag", "->", "getContents", "(", ")", ".", "size", "(", ")", ",", "Expr", ",", "Kind", ")", ")", ";"], "File": "ARMELFStreamer15", "Func": "EmitFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71155, "Length": 36, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "if", "(", "!", "ExTab", "&&", "!", "CantUnwind", ")", "FlushUnwindOpcodes", "(", "true", ")", ";", "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "<", "", "::", "NUM_PERSONALITY_INDEX", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "", "::", "EXIDX_CANTUNWIND", ",", "", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", "", ")", ";", "}", "else", "{", "assert", "(", "PersonalityIndex", "==", "", "::", "AEABI_UNWIND_CPP_PR0", "&&", "", ")", ";", "assert", "(", "Opcodes", ".", "size", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["EmitBytes", "(", "StringRef", "(", "reinterpret_cast", "<", "const", "char", "*", ">", "(", "Opcodes", ".", "data", "(", ")", ")", ",", "Opcodes", ".", "size", "(", ")", ")", ")", ";"], "File": "ARMELFStreamer15", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71156, "Length": 163, "Cover_Rate": 0.8190954773869347} {"Template_token": ["", "if", "(", "PersonalityIndex", "<", "", "::", "NUM_PERSONALITY_INDEX", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "", "::", "EXIDX_CANTUNWIND", ",", "", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["EmitValue", "(", "ExTabEntryRef", ",", "", ")", ";"], "File": "ARMELFStreamer15", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71157, "Length": 91, "Cover_Rate": 0.457286432160804} {"Template_token": ["", "void", "ELFStreamer", "::", "emitFnStart", "(", ")", "{", "assert", "(", "FnStart", "==", "", ")", ";", "FnStart", "=", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";"], "ground_truth": ["EmitLabel", "(", "FnStart", ")", ";"], "File": "ARMELFStreamer15", "Func": "emitFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71158, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "assert", "(", "FnStart", "==", "", ")", ";", "FnStart", "=", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "EmitLabel", "(", "FnStart", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer15", "Func": "emitFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71159, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitFPU", "(", "unsigned", "FPU", ")", "{", "OS", "<<", "", "<<", "GetFPUName", "(", "FPU", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer15", "Func": "emitFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71160, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitFPU", "(", "unsigned", "FPU", ")", "{"], "ground_truth": ["OS", "<<", "", "<<", "GetFPUName", "(", "FPU", ")", "<<", "", ";"], "File": "ARMELFStreamer15", "Func": "emitFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71161, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["break", ";"], "File": "ARMELFStreamer15", "Func": "emitFPUDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71162, "Length": 102, "Cover_Rate": 0.38636363636363635} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitInst", "(", "uint32_t", "Inst", ",", "char", "Suffix", ")", "{", "OS", "<<", "", ";"], "ground_truth": ["if", "(", "Suffix", ")", "OS", "<<", "", "<<", "Suffix", ";"], "File": "ARMELFStreamer15", "Func": "emitInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71163, "Length": 26, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitInst", "(", "uint32_t", "Inst", ",", "char", "Suffix", ")", "{", "OS", "<<", "", ";"], "ground_truth": ["if", "(", "Suffix", ")", "OS", "<<", "", "<<", "Suffix", ";"], "File": "ARMELFStreamer15", "Func": "emitInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71164, "Length": 26, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "MCSymbolData", "&", "SD", "=", "getAssembler", "(", ")", ".", "getOrCreateSymbolData", "(", "*", "Symbol", ")", ";", "MCELF", "::", "SetType", "(", "SD", ",", "ELF", "::", "STT_NOTYPE", ")", ";", "MCELF", "::", "SetBinding", "(", "SD", ",", "ELF", "::", "STB_LOCAL", ")", ";", "SD", ".", "setExternal", "(", "false", ")", ";", "AssignSection", "(", "Symbol", ",", "getCurrentSection", "(", ")", ".", "first", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "Value", "=", "MCSymbolRefExpr", "::", "Create", "(", "Start", ",", "getContext", "(", ")", ")", ";"], "File": "ARMELFStreamer15", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71165, "Length": 70, "Cover_Rate": 0.5691056910569106} {"Template_token": ["", "OS", "<<", "", "<<", "GetArchName", "(", "Arch", ")", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer15", "Func": "emitObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71166, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitObjectArch", "(", "unsigned", "Arch", ")", "{"], "ground_truth": ["OS", "<<", "", "<<", "GetArchName", "(", "Arch", ")", "<<", "'\\n'", ";"], "File": "ARMELFStreamer15", "Func": "emitObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71167, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "const", "MCSymbolRefExpr", "*", "PersonalityRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "PersonalitySym", ",", "MCSymbolRefExpr", "::", "VK__NONE", ",", "getContext", "(", ")", ")", ";", "AddValueSymbols", "(", "PersonalityRef", ")", ";", "MCDataFragment", "*", "DF", "=", "getOrCreateDataFragment", "(", ")", ";", "DF", "->", "getFixups", "(", ")", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "DF", "->", "getContents", "(", ")", ".", "size", "(", ")", ",", "PersonalityRef", ",", "MCFixup", "::", "getKindForSize", "(", "", ",", "false", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer15", "Func": "EmitPersonalityFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71168, "Length": 69, "Cover_Rate": 0.75} {"Template_token": ["", "const", "MCSymbol", "*", "PersonalitySym", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";", "const", "MCSymbolRefExpr", "*", "PersonalityRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "PersonalitySym", ",", "MCSymbolRefExpr", "::", "VK__NONE", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["AddValueSymbols", "(", "PersonalityRef", ")", ";"], "File": "ARMELFStreamer15", "Func": "EmitPersonalityFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71169, "Length": 39, "Cover_Rate": 0.42391304347826086} {"Template_token": ["", "void", "EmitThumbFunc", "(", "MCSymbol", "*", "Func", ")", "override", "{", "getAssembler", "(", ")", ".", "setIsThumbFunc", "(", "Func", ")", ";", "MCSymbolData", "&", "SD", "=", "getAssembler", "(", ")", ".", "getOrCreateSymbolData", "(", "*", "Func", ")", ";"], "ground_truth": ["SD", ".", "setFlags", "(", "SD", ".", "getFlags", "(", ")", "|", "ELF_Other_ThumbFunc", ")", ";"], "File": "ARMELFStreamer15", "Func": "EmitThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71170, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "getAssembler", "(", ")", ".", "setIsThumbFunc", "(", "Func", ")", ";", "MCSymbolData", "&", "SD", "=", "getAssembler", "(", ")", ".", "getOrCreateSymbolData", "(", "*", "Func", ")", ";"], "ground_truth": ["SD", ".", "setFlags", "(", "SD", ".", "getFlags", "(", ")", "|", "ELF_Other_ThumbFunc", ")", ";"], "File": "ARMELFStreamer15", "Func": "EmitThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71171, "Length": 36, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitUnwindRaw", "(", "int64_t", "Offset", ",", "const", "SmallVectorImpl", "<", "uint8_t", ">", "&", "Opcodes", ")", "{", "OS", "<<", "", "<<", "Offset", ";", "for", "(", "SmallVectorImpl", "<", "uint8_t", ">", "::", "const_iterator", "OCI", "=", "Opcodes", ".", "begin", "(", ")", ",", "OCE", "=", "Opcodes", ".", "end", "(", ")", ";"], "ground_truth": ["OCI", "!=", "OCE", ";", "++", "OCI", ")", "OS", "<<", "", "<<", "utohexstr", "(", "*", "OCI", ")", ";"], "File": "ARMELFStreamer15", "Func": "emitUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71172, "Length": 64, "Cover_Rate": 0.927536231884058} {"Template_token": ["", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItem", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ")", ";", "switch", "(", "item", ".", "Type", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AttributeItem", "::", "NumericAttribute", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ")", ";", "break", ";", "case", "AttributeItem", "::", "TextAttribute", ":"], "ground_truth": ["Streamer", ".", "EmitBytes", "(", "item", ".", "StringValue", ".", "upper", "(", ")", ")", ";"], "File": "ARMELFStreamer15", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71176, "Length": 120, "Cover_Rate": 0.33707865168539325} {"Template_token": ["", "void", "TargetELFStreamer", "::", "finishAttributeSection", "(", ")", "{", "if", "(", "FPU", "!=", "", ")", "emitFPUDefaultAttributes", "(", ")", ";", "if", "(", "Arch", "!=", "", ")", "emitArchDefaultAttributes", "(", ")", ";", "if", "(", "Contents", ".", "empty", "(", ")", ")", "return", ";", "std", "::", "sort", "(", "Contents", ".", "begin", "(", ")", ",", "Contents", ".", "end", "(", ")", ",", "AttributeItem", "::", "LessTag", ")", ";", "ELFStreamer", "&", "Streamer", "=", "getStreamer", "(", ")", ";", "if", "(", "AttributeSection", ")", "{", "Streamer", ".", "SwitchSection", "(", "AttributeSection", ")", ";", "}", "else", "{", "AttributeSection", "=", "Streamer", ".", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT__ATTRIBUTES", ",", "", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "Streamer", ".", "SwitchSection", "(", "AttributeSection", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "}", "const", "size_t", "VendorHeaderSize", "=", "", "+", "CurrentVendor", ".", "size", "(", ")", "+", "", ";", "const", "size_t", "TagHeaderSize", "=", "", "+", "", ";", "const", "size_t", "ContentsSize", "=", "calculateContentSize", "(", ")", ";", "Streamer", ".", "EmitIntValue", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItem", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ")", ";", "switch", "(", "item", ".", "Type", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AttributeItem", "::", "NumericAttribute", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ")", ";", "break", ";", "case", "AttributeItem", "::", "TextAttribute", ":", "Streamer", ".", "EmitBytes", "(", "item", ".", "StringValue", ".", "upper", "(", ")", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "break", ";", "case", "AttributeItem", "::", "NumericAndTextAttributes", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ")", ";"], "ground_truth": ["Streamer", ".", "EmitBytes", "(", "item", ".", "StringValue", ".", "upper", "(", ")", ")", ";"], "File": "ARMELFStreamer15", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71177, "Length": 324, "Cover_Rate": 0.9101123595505618} {"Template_token": ["", "int64_t", "LastRegSaveSPOffset", "=", "SPOffset", "-", "PendingOffset", ";", "UnwindOpAsm", ".", "EmitSPOffset", "(", "LastRegSaveSPOffset", "-", "FPOffset", ")", ";", "UnwindOpAsm", ".", "EmitSetSP", "(", "MRI", "->", "getEncodingValue", "(", "FPReg", ")", ")", ";", "}", "else", "{", "FlushPendingOffset", "(", ")", ";", "}", "UnwindOpAsm", ".", "Finalize", "(", "PersonalityIndex", ",", "Opcodes", ")", ";", "if", "(", "NoHandlerData", "&&", "PersonalityIndex", "==", "", "::", "AEABI_UNWIND_CPP_PR0", ")", "return", ";", "SwitchToExTabSection", "(", "*", "FnStart", ")", ";", "assert", "(", "!", "ExTab", ")", ";", "ExTab", "=", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "EmitLabel", "(", "ExTab", ")", ";", "if", "(", "Personality", ")", "{"], "ground_truth": ["const", "MCSymbolRefExpr", "*", "PersonalityRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "Personality", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";"], "File": "ARMELFStreamer15", "Func": "FlushUnwindOpcodes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71178, "Length": 109, "Cover_Rate": 0.5828877005347594} {"Template_token": ["", "switch", "(", "ID", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMELFStreamer15", "Func": "GetArchDefaultCPUArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71179, "Length": 20, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "return", "DEFAULT_CPU_NAME", ";", "}"], "ground_truth": ["return", "NULL", ";"], "File": "ARMELFStreamer15", "Func": "GetArchDefaultCPUName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71180, "Length": 17, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "static", "const", "char", "*", "GetArchDefaultCPUName", "(", "unsigned", "ID", ")", "{"], "ground_truth": ["switch", "(", "ID", ")", "{"], "File": "ARMELFStreamer15", "Func": "GetArchDefaultCPUName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71181, "Length": 15, "Cover_Rate": 0.40540540540540543} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "break", ";"], "ground_truth": ["case", "", ":", "return", "NAME", ";"], "File": "ARMELFStreamer15", "Func": "GetArchName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71182, "Length": 13, "Cover_Rate": 0.35135135135135137} {"Template_token": ["", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "Contents", "[", "i", "]", ".", "Tag", "==", "Attribute", ")", "return", "&", "Contents", "[", "i", "]", ";"], "ground_truth": ["return", "", ";"], "File": "ARMELFStreamer15", "Func": "getAttributeItem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71184, "Length": 39, "Cover_Rate": 0.8125} {"Template_token": ["", "static", "const", "char", "*", "GetFPUName", "(", "unsigned", "ID", ")", "{", "switch", "(", "ID", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer15", "Func": "GetFPUName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71185, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "LessTag", "(", "const", "AttributeItem", "&", "LHS", ",", "const", "AttributeItem", "&", "RHS", ")", "{", "return", "(", "LHS", ".", "Tag", "<", "RHS", ".", "Tag", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer15", "Func": "LessTag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71186, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "LessTag", "(", "const", "AttributeItem", "&", "LHS", ",", "const", "AttributeItem", "&", "RHS", ")", "{", "return", "(", "LHS", ".", "Tag", "<", "RHS", ".", "Tag", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer15", "Func": "LessTag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71187, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "FnStart", "=", "NULL", ";", "Personality", "=", "NULL", ";", "PersonalityIndex", "=", "", "::", "NUM_PERSONALITY_INDEX", ";", "FPReg", "=", "", ";"], "ground_truth": ["FPOffset", "=", "", ";"], "File": "ARMELFStreamer15", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71188, "Length": 22, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSectionELF", "*", "EHSection", "=", "NULL", ";", "if", "(", "const", "MCSymbol", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ")", "{"], "ground_truth": ["EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", "|", "ELF", "::", "SHF_GROUP", ",", "Kind", ",", "FnSection", ".", "getEntrySize", "(", ")", ",", "Group", "->", "getName", "(", ")", ")", ";"], "File": "ARMELFStreamer15", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71189, "Length": 59, "Cover_Rate": 0.34911242603550297} {"Template_token": ["", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", "::", "V4T", ":", "case", "", "::", "V5T", ":", "case", "", "::", "V5TE", ":", "case", "", "::", "V6", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", "::", "V6T2", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V6K", ":", "case", "", "::", "V6KZ", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZ", ",", "false", ")", ";", "break", ";", "case", "", "::", "V6M", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", "::", "V7A", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V7R", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V7EM", ":", "case", "", "::", "V7M", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V8A", ":", "case", "", "::", "V8_1A", ":", "case", "", "::", "V8_2A", ":", "case", "", "::", "V8_3A", ":", "case", "", "::", "V8_4A", ":", "case", "", "::", "V8_5A", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "setAttributeItem", "(", "MPextension_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZVirtualization", ",", "false", ")", ";", "break", ";", "case", "", "::", "V8MBaseline", ":", "case", "", "::", "V8MMainline", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumbDerived", ",", "false", ")", ";", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "break", ";", "case", "", "::", "IWMMXT", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv1", ",", "false", ")", ";", "break", ";", "case", "", "::", "IWMMXT2", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";"], "ground_truth": ["setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv2", ",", "false", ")", ";"], "File": "ARMELFStreamer16", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71190, "Length": 402, "Cover_Rate": 0.7015706806282722} {"Template_token": ["", "EmitDataMappingSymbol", "(", ")", ";", "MCObjectStreamer", "::", "emitFill", "(", "NumBytes", ",", "FillValue", ",", "Loc", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer16", "Func": "emitFill", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71191, "Length": 16, "Cover_Rate": 0.5} {"Template_token": ["", "void", "emitFill", "(", "const", "MCExpr", "&", "NumBytes", ",", "uint64_t", "FillValue", ",", "SMLoc", "Loc", ")", "override", "{", "EmitDataMappingSymbol", "(", ")", ";"], "ground_truth": ["MCObjectStreamer", "::", "emitFill", "(", "NumBytes", ",", "FillValue", ",", "Loc", ")", ";"], "File": "ARMELFStreamer16", "Func": "emitFill", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71192, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "}", "const", "size_t", "VendorHeaderSize", "=", "", "+", "CurrentVendor", ".", "size", "(", ")", "+", "", ";", "const", "size_t", "TagHeaderSize", "=", "", "+", "", ";", "const", "size_t", "ContentsSize", "=", "calculateContentSize", "(", ")", ";", "Streamer", ".", "EmitIntValue", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItem", "item", "=", "Contents", "[", "i", "]", ";"], "ground_truth": ["Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ")", ";"], "File": "ARMELFStreamer16", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71193, "Length": 116, "Cover_Rate": 0.3473053892215569} {"Template_token": ["", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSymbolELF", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ";", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "nullptr", ",", "&", "FnSection", ")", ";", "assert", "(", "EHSection", "&&", "", ")", ";"], "ground_truth": ["SwitchSection", "(", "EHSection", ")", ";"], "File": "ARMELFStreamer18", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71194, "Length": 70, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "if", "(", "FnSecName", "!=", "", ")", "{", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSymbolELF", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ";", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "nullptr", ",", "&", "FnSection", ")", ";"], "ground_truth": ["assert", "(", "EHSection", "&&", "", ")", ";"], "File": "ARMELFStreamer18", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71195, "Length": 72, "Cover_Rate": 0.496551724137931} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "IsThumb", ")", ":", "MCELFStreamer", "(", "SK_ELFStreamer", ",", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ")", ",", "IsThumb", "(", "IsThumb", ")", ",", "MappingSymbolCounter", "(", "", ")", ",", "LastEMS", "(", "EMS_None", ")", ",", "ExTab", "(", "", ")", ",", "FnStart", "(", "", ")", ",", "Personality", "(", "", ")", ",", "CantUnwind", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71198, "Length": 71, "Cover_Rate": 1.0} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "IsThumb", ")", ":", "MCELFStreamer", "(", "SK_ELFStreamer", ",", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ")", ",", "IsThumb", "(", "IsThumb", ")", ",", "MappingSymbolCounter", "(", "", ")", ",", "LastEMS", "(", "EMS_None", ")", ",", "ExTab", "(", "", ")", ",", "FnStart", "(", "", ")", ",", "Personality", "(", "", ")", ",", "CantUnwind", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71199, "Length": 71, "Cover_Rate": 1.0} {"Template_token": ["", "LastEMS", "=", "LastMappingSymbols", ".", "lookup", "(", "Section", ")", ";", "MCELFStreamer", "::", "ChangeSection", "(", "Section", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "ChangeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71200, "Length": 17, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "return", "S", "->", "getKind", "(", ")", "==", "SK_ELFStreamer", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "classof", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71202, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "ELFStreamer", "*", "S", "=", "new", "ELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ",", "IsThumb", ")", ";", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";", "if", "(", "NoExecStack", ")", "S", "->", "getAssembler", "(", ")", ".", "setNoExecStack", "(", "true", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMELFStreamer1", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71203, "Length": 51, "Cover_Rate": 0.6219512195121951} {"Template_token": ["", "MCELFStreamer", "::", "EmitAssemblerFlag", "(", "Flag", ")", ";", "switch", "(", "Flag", ")", "{", "case", "MCAF_SyntaxUnified", ":", "return", ";", "case", "MCAF_Code16", ":", "IsThumb", "=", "true", ";", "return", ";", "case", "MCAF_Code32", ":", "IsThumb", "=", "false", ";", "return", ";", "case", "MCAF_Code64", ":", "return", ";", "case", "MCAF_SubsectionsViaSymbols", ":", "return", ";", "}"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitAssemblerFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71204, "Length": 47, "Cover_Rate": 0.8545454545454545} {"Template_token": ["", "IsThumb", "=", "false", ";", "return", ";", "case", "MCAF_Code64", ":", "return", ";", "case", "MCAF_SubsectionsViaSymbols", ":", "return", ";", "}"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitAssemblerFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71205, "Length": 18, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "MCELFStreamer", "::", "EmitBytes", "(", "Data", ",", "AddrSpace", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71206, "Length": 10, "Cover_Rate": 0.4} {"Template_token": ["", "void", "ELFStreamer", "::", "EmitCantUnwind", "(", ")", "{", "CantUnwind", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitCantUnwind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71208, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "CantUnwind", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitCantUnwind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71209, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "EmitIntValue", "(", "Entry", ",", "", ",", "", ")", ";", "}", "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "==", "", ")", "EmitPersonalityFixup", "(", "", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "EXIDX_CANTUNWIND", ",", "", ",", "", ")", ";", "}", "else", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71210, "Length": 103, "Cover_Rate": 0.5202020202020202} {"Template_token": ["", "EmitLabel", "(", "ExTab", ")", ";", "PersonalityIndex", "=", "", ";", "uint32_t", "Entry", "=", "", ";", "uint32_t", "NumExtraEntryWords", "=", "", ";", "Entry", "|=", "NumExtraEntryWords", "<<", "", ";", "Entry", "|=", "(", "EHT_COMPACT", "|", "PersonalityIndex", ")", "<<", "", ";", "Entry", "|=", "UNWIND_OPCODE_FINISH", "<<", "", ";", "Entry", "|=", "UNWIND_OPCODE_FINISH", ";", "EmitIntValue", "(", "Entry", ",", "", ",", "", ")", ";", "}", "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "==", "", ")", "EmitPersonalityFixup", "(", "", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "EXIDX_CANTUNWIND", ",", "", ",", "", ")", ";", "}", "else", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71211, "Length": 148, "Cover_Rate": 0.7474747474747475} {"Template_token": ["", "void", "ELFStreamer", "::", "EmitFnStart", "(", ")", "{", "assert", "(", "FnStart", "==", "", ")", ";"], "ground_truth": ["FnStart", "=", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";"], "File": "ARMELFStreamer1", "Func": "EmitFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71212, "Length": 24, "Cover_Rate": 0.8} {"Template_token": ["", "assert", "(", "FnStart", "==", "", ")", ";", "FnStart", "=", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "EmitLabel", "(", "FnStart", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71213, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "const", "MCSymbolRefExpr", "*", "PersonalityRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "Personality", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "PersonalityRef", ",", "", ",", "", ")", ";", "uint32_t", "Entry", "=", "", ";", "uint32_t", "NumExtraEntryWords", "=", "", ";", "Entry", "|=", "NumExtraEntryWords", "<<", "", ";", "Entry", "|=", "UNWIND_OPCODE_FINISH", "<<", "", ";", "Entry", "|=", "UNWIND_OPCODE_FINISH", "<<", "", ";"], "ground_truth": ["Entry", "|=", "UNWIND_OPCODE_FINISH", ";"], "File": "ARMELFStreamer1", "Func": "EmitHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71214, "Length": 61, "Cover_Rate": 0.5446428571428571} {"Template_token": ["", "else", "EmitMappingSymbol", "(", ")", ";"], "ground_truth": ["MCELFStreamer", "::", "EmitInstruction", "(", "Inst", ")", ";"], "File": "ARMELFStreamer1", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71215, "Length": 12, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "else", "EmitMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitInstruction", "(", "Inst", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71216, "Length": 13, "Cover_Rate": 0.41935483870967744} {"Template_token": ["", "MCELF", "::", "SetBinding", "(", "SD", ",", "ELF", "::", "STB_LOCAL", ")", ";", "SD", ".", "setExternal", "(", "false", ")", ";", "Symbol", "->", "setSection", "(", "*", "getCurrentSection", "(", ")", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "Value", "=", "MCSymbolRefExpr", "::", "Create", "(", "Start", ",", "getContext", "(", ")", ")", ";"], "File": "ARMELFStreamer1", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71217, "Length": 44, "Cover_Rate": 0.36065573770491804} {"Template_token": ["", "MCELF", "::", "SetBinding", "(", "SD", ",", "ELF", "::", "STB_LOCAL", ")", ";", "SD", ".", "setExternal", "(", "false", ")", ";", "Symbol", "->", "setSection", "(", "*", "getCurrentSection", "(", ")", ")", ";", "const", "MCExpr", "*", "Value", "=", "MCSymbolRefExpr", "::", "Create", "(", "Start", ",", "getContext", "(", ")", ")", ";", "Symbol", "->", "setVariableValue", "(", "Value", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71218, "Length": 52, "Cover_Rate": 0.4262295081967213} {"Template_token": ["", "void", "ELFStreamer", "::", "EmitPad", "(", "int64_t", "Offset", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitPad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71219, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "ELFStreamer", "::", "EmitPad", "(", "int64_t", "Offset", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitPad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71220, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "Personality", "=", "Per", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71221, "Length": 5, "Cover_Rate": 0.3125} {"Template_token": ["", "MCDataFragment", "*", "DF", "=", "getOrCreateDataFragment", "(", ")", ";"], "ground_truth": ["DF", "->", "getFixups", "(", ")", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "DF", "->", "getContents", "(", ")", ".", "size", "(", ")", ",", "PersonalityRef", ",", "MCFixup", "::", "getKindForSize", "(", "", ",", "false", ")", ")", ")", ";"], "File": "ARMELFStreamer1", "Func": "EmitPersonalityFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71223, "Length": 43, "Cover_Rate": 0.4673913043478261} {"Template_token": ["", "const", "MCSymbolRefExpr", "*", "PersonalityRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "PersonalitySym", ",", "MCSymbolRefExpr", "::", "VK__NONE", ",", "getContext", "(", ")", ")", ";", "AddValueSymbols", "(", "PersonalityRef", ")", ";", "MCDataFragment", "*", "DF", "=", "getOrCreateDataFragment", "(", ")", ";", "DF", "->", "getFixups", "(", ")", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "DF", "->", "getContents", "(", ")", ".", "size", "(", ")", ",", "PersonalityRef", ",", "MCFixup", "::", "getKindForSize", "(", "", ",", "false", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitPersonalityFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71224, "Length": 69, "Cover_Rate": 0.75} {"Template_token": ["", "void", "ELFStreamer", "::", "EmitRegSave", "(", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", ",", "bool", "IsVector", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71225, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "void", "ELFStreamer", "::", "EmitRegSave", "(", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", ",", "bool", "IsVector", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71226, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "void", "ELFStreamer", "::", "EmitSetFP", "(", "unsigned", "NewFpReg", ",", "unsigned", "NewSpReg", ",", "int64_t", "Offset", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71227, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "void", "ELFStreamer", "::", "EmitSetFP", "(", "unsigned", "NewFpReg", ",", "unsigned", "NewSpReg", ",", "int64_t", "Offset", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71228, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "MCSymbolData", "&", "SD", "=", "getAssembler", "(", ")", ".", "getOrCreateSymbolData", "(", "*", "Func", ")", ";", "SD", ".", "setFlags", "(", "SD", ".", "getFlags", "(", ")", "|", "ELF_Other_ThumbFunc", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71229, "Length": 28, "Cover_Rate": 0.6222222222222222} {"Template_token": ["", "void", "EmitThumbFunc", "(", "MCSymbol", "*", "Func", ")", "{", "getAssembler", "(", ")", ".", "setIsThumbFunc", "(", "Func", ")", ";", "MCSymbolData", "&", "SD", "=", "getAssembler", "(", ")", ".", "getOrCreateSymbolData", "(", "*", "Func", ")", ";"], "ground_truth": ["SD", ".", "setFlags", "(", "SD", ".", "getFlags", "(", ")", "|", "ELF_Other_ThumbFunc", ")", ";"], "File": "ARMELFStreamer1", "Func": "EmitThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71230, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "virtual", "void", "EmitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "unsigned", "AddrSpace", ")", "{", "EmitDataMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitValueImpl", "(", "Value", ",", "Size", ",", "AddrSpace", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71231, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "MCELFStreamer", "::", "EmitValueImpl", "(", "Value", ",", "Size", ",", "AddrSpace", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71232, "Length": 12, "Cover_Rate": 0.375} {"Template_token": ["", "ExTab", "=", "NULL", ";", "FnStart", "=", "NULL", ";", "Personality", "=", "NULL", ";", "CantUnwind", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71233, "Length": 17, "Cover_Rate": 0.7083333333333334} {"Template_token": ["", "ExTab", "=", "NULL", ";", "FnStart", "=", "NULL", ";"], "ground_truth": ["Personality", "=", "NULL", ";"], "File": "ARMELFStreamer1", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71234, "Length": 12, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "const", "MCSymbol", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ")", "{", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", "|", "ELF", "::", "SHF_GROUP", ",", "Kind", ",", "FnSection", ".", "getEntrySize", "(", ")", ",", "Group", "->", "getName", "(", ")", ")", ";", "}", "else", "{", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "Kind", ")", ";", "}"], "ground_truth": ["assert", "(", "EHSection", ")", ";"], "File": "ARMELFStreamer1", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71235, "Length": 73, "Cover_Rate": 0.4319526627218935} {"Template_token": ["", "TargetELFStreamer", "(", "MCStreamer", "&", "S", ")", ":", "TargetStreamer", "(", "S", ")", ",", "CurrentVendor", "(", "", ")", ",", "FPU", "(", "", ")", ",", "Arch", "(", "", ")", ",", "EmittedArch", "(", "", ")", ",", "AttributeSection", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer20", "Func": "ARMTargetELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71236, "Length": 38, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "TargetELFStreamer", "(", "MCStreamer", "&", "S", ")", ":", "TargetStreamer", "(", "S", ")", ",", "CurrentVendor", "(", "", ")", ",", "FPU", "(", "", ")", ",", "Arch", "(", "", ")", ",", "EmittedArch", "(", "", ")", ",", "AttributeSection", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer20", "Func": "ARMTargetELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71237, "Length": 38, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "MCStreamer", "*", "createNullStreamer", "(", "MCContext", "&", "Ctx", ")", "{", "MCStreamer", "*", "S", "=", "llvm", "::", "createNullStreamer", "(", "Ctx", ")", ";", "new", "TargetStreamer", "(", "*", "S", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer20", "Func": "createARMNullStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71238, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "MCStreamer", "*", "S", "=", "llvm", "::", "createNullStreamer", "(", "Ctx", ")", ";", "new", "TargetStreamer", "(", "*", "S", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMELFStreamer20", "Func": "createARMNullStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71239, "Length": 21, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "MCStreamer", "*", "createMCAsmStreamer", "(", "MCContext", "&", "Ctx", ",", "formatted_raw_ostream", "&", "OS", ",", "bool", "isVerboseAsm", ",", "bool", "useDwarfDirectory", ",", "MCInstPrinter", "*", "InstPrint", ",", "MCCodeEmitter", "*", "CE", ",", "MCAsmBackend", "*", "TAB", ",", "bool", "ShowInst", ")", "{", "MCStreamer", "*", "S", "=", "llvm", "::", "createAsmStreamer", "(", "Ctx", ",", "OS", ",", "isVerboseAsm", ",", "useDwarfDirectory", ",", "InstPrint", ",", "CE", ",", "TAB", ",", "ShowInst", ")", ";", "new", "TargetAsmStreamer", "(", "*", "S", ",", "OS", ",", "*", "InstPrint", ",", "isVerboseAsm", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer20", "Func": "createMCAsmStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71240, "Length": 77, "Cover_Rate": 1.0} {"Template_token": ["", "void", "ELFStreamer", "::", "emitFnEnd", "(", ")", "{", "assert", "(", "FnStart", "&&", "", ")", ";", "if", "(", "!", "ExTab", "&&", "!", "CantUnwind", ")", "FlushUnwindOpcodes", "(", "true", ")", ";", "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "<", "", "::", "NUM_PERSONALITY_INDEX", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "", "::", "EXIDX_CANTUNWIND", ",", "", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMELFStreamer20", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71241, "Length": 127, "Cover_Rate": 0.596244131455399} {"Template_token": ["", "assert", "(", "FnStart", "==", "nullptr", ")", ";"], "ground_truth": ["FnStart", "=", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";"], "File": "ARMELFStreamer20", "Func": "emitFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71242, "Length": 17, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMELFStreamer20", "Func": "emitFPUDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71243, "Length": 91, "Cover_Rate": 0.3204225352112676} {"Template_token": ["", "const", "MCSymbolData", "&", "SD", "=", "Streamer", ".", "getOrCreateSymbolData", "(", "Symbol", ")", ";", "unsigned", "Type", "=", "MCELF", "::", "GetType", "(", "SD", ")", ";", "if", "(", "Type", "==", "ELF_STT_Func", "||", "Type", "==", "ELF_STT_GnuIFunc", ")", "Streamer", ".", "EmitThumbFunc", "(", "Symbol", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer20", "Func": "emitLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71244, "Length": 40, "Cover_Rate": 0.5970149253731343} {"Template_token": ["", "OS", "<<", "", "<<", "*", "Symbol", "<<", "", "<<", "*", "Value", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer20", "Func": "emitThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71246, "Length": 15, "Cover_Rate": 0.5} {"Template_token": ["", "MCELFStreamer", "::", "EmitValueImpl", "(", "Value", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer20", "Func": "EmitValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71247, "Length": 10, "Cover_Rate": 0.3125} {"Template_token": ["", "void", "EmitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "const", "SMLoc", "&", "Loc", ")", "override", "{", "EmitDataMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitValueImpl", "(", "Value", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer20", "Func": "EmitValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71248, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "}", "assert", "(", "(", "Opcodes", ".", "size", "(", ")", "%", "", ")", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "Opcodes", ".", "size", "(", ")", ";", "I", "+=", "", ")", "{"], "ground_truth": ["uint64_t", "Intval", "=", "Opcodes", "[", "I", "]", "|", "Opcodes", "[", "I", "+", "", "]", "<<", "", "|", "Opcodes", "[", "I", "+", "", "]", "<<", "", "|", "Opcodes", "[", "I", "+", "", "]", "<<", "", ";"], "File": "ARMELFStreamer20", "Func": "FlushUnwindOpcodes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71249, "Length": 73, "Cover_Rate": 0.3029045643153527} {"Template_token": ["", "UnwindOpAsm", ".", "EmitSPOffset", "(", "LastRegSaveSPOffset", "-", "FPOffset", ")", ";", "UnwindOpAsm", ".", "EmitSetSP", "(", "MRI", "->", "getEncodingValue", "(", "FPReg", ")", ")", ";", "}", "else", "{", "FlushPendingOffset", "(", ")", ";", "}", "UnwindOpAsm", ".", "Finalize", "(", "PersonalityIndex", ",", "Opcodes", ")", ";", "if", "(", "NoHandlerData", "&&", "PersonalityIndex", "==", "", "::", "AEABI_UNWIND_CPP_PR0", ")", "return", ";", "SwitchToExTabSection", "(", "*", "FnStart", ")", ";", "assert", "(", "!", "ExTab", ")", ";", "ExTab", "=", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";"], "ground_truth": ["EmitLabel", "(", "ExTab", ")", ";"], "File": "ARMELFStreamer20", "Func": "FlushUnwindOpcodes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71250, "Length": 77, "Cover_Rate": 0.31950207468879666} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "return", "DEFAULT_CPU_NAME", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer20", "Func": "GetArchDefaultCPUName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71251, "Length": 20, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "return", "NAME", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer20", "Func": "GetArchName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71252, "Length": 16, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "static", "const", "char", "*", "GetFPUName", "(", "unsigned", "ID", ")", "{", "switch", "(", "ID", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMELFStreamer20", "Func": "GetFPUName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71253, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSectionELF", "*", "EHSection", "=", "nullptr", ";", "if", "(", "const", "MCSymbol", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ")", "{", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", "|", "ELF", "::", "SHF_GROUP", ",", "Kind", ",", "FnSection", ".", "getEntrySize", "(", ")", ",", "Group", "->", "getName", "(", ")", ")", ";", "}", "else", "{", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "Kind", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer20", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71254, "Length": 80, "Cover_Rate": 0.47337278106508873} {"Template_token": ["", "const", "MCSectionELF", "*", "EHSection", "=", "nullptr", ";", "if", "(", "const", "MCSymbol", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ")", "{", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", "|", "ELF", "::", "SHF_GROUP", ",", "Kind", ",", "FnSection", ".", "getEntrySize", "(", ")", ",", "Group", "->", "getName", "(", ")", ")", ";", "}", "else", "{", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "Kind", ")", ";", "}", "assert", "(", "EHSection", "&&", "", ")", ";", "SwitchSection", "(", "EHSection", ")", ";", "EmitCodeAlignment", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer20", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71255, "Length": 93, "Cover_Rate": 0.5502958579881657} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "IsThumb", ")", ":", "MCELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ")", ",", "IsThumb", "(", "IsThumb", ")", ",", "MappingSymbolCounter", "(", "", ")", ",", "LastEMS", "(", "EMS_None", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer21", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71256, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "IsThumb", ")", ":", "MCELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ")", ",", "IsThumb", "(", "IsThumb", ")", ",", "MappingSymbolCounter", "(", "", ")", ",", "LastEMS", "(", "EMS_None", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer21", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71257, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "TAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ",", "bool", "IsThumb", ",", "bool", "IsAndroid", ")", ":", "MCELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ")", ",", "IsThumb", "(", "IsThumb", ")", ",", "IsAndroid", "(", "IsAndroid", ")", "{"], "ground_truth": ["EHReset", "(", ")", ";"], "File": "ARMELFStreamer22", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71260, "Length": 77, "Cover_Rate": 0.9871794871794872} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "TAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ",", "bool", "IsThumb", ",", "bool", "IsAndroid", ")", ":", "MCELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ")", ",", "IsThumb", "(", "IsThumb", ")", ",", "IsAndroid", "(", "IsAndroid", ")", "{", "EHReset", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71261, "Length": 78, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "LastMappingSymbol", "=", "LastMappingSymbols", ".", "find", "(", "Section", ")", ";", "if", "(", "LastMappingSymbol", "!=", "LastMappingSymbols", ".", "end", "(", ")", ")", "{"], "ground_truth": ["LastEMSInfo", "=", "std", "::", "move", "(", "LastMappingSymbol", "->", "second", ")", ";"], "File": "ARMELFStreamer22", "Func": "changeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71262, "Length": 32, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "Reg", "=", "MRI", ".", "getEncodingValue", "(", "Reg", ")", ";", "assert", "(", "Reg", "<", "(", "IsVector", "?", "", ":", "", ")", "&&", "", ")", ";", "unsigned", "Bit", "=", "(", "", "<<", "Reg", ")", ";", "if", "(", "(", "Mask", "&", "Bit", ")", "==", "", ")", "{", "Mask", "|=", "Bit", ";", "++", "Count", ";", "}", "--", "Idx", ";", "}", "Mask_", "=", "Mask", ";"], "ground_truth": ["return", "{", "Idx", ",", "Count", "}", ";"], "File": "ARMELFStreamer22", "Func": "collectHWRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71263, "Length": 67, "Cover_Rate": 0.4785714285714286} {"Template_token": ["", "ELFStreamer", "*", "S", "=", "new", "ELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ",", "IsThumb", ",", "IsAndroid", ")", ";"], "ground_truth": ["S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";"], "File": "ARMELFStreamer22", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71264, "Length": 48, "Cover_Rate": 0.44036697247706424} {"Template_token": ["", "return", "new", "TargetELFStreamer", "(", "S", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "createARMObjectTargetELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71266, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitArchDefaultAttributes", "(", ")", "{", "using", "namespace", "BuildAttrs", ";", "ELFStreamer", "&", "S", "=", "getStreamer", "(", ")", ";", "S", ".", "setAttributeItem", "(", "CPU_name", ",", "", "(", "Arch", ")", ",", "false", ")", ";", "if", "(", "EmittedArch", "==", "", "::", "INVALID", ")", "S", ".", "setAttributeItem", "(", "CPU_arch", ",", "", "(", "Arch", ")", ",", "false", ")", ";", "else", "S", ".", "setAttributeItem", "(", "CPU_arch", ",", "", "(", "EmittedArch", ")", ",", "false", ")", ";", "switch", "(", "Arch", ")", "{", "case", "", "::", "V2", ":", "case", "", "::", "V2A", ":", "case", "", "::", "V3", ":", "case", "", "::", "V3M", ":", "case", "", "::", "V4", ":", "S", ".", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", "::", "V4T", ":", "case", "", "::", "V5T", ":", "case", "", "::", "XSCALE", ":", "case", "", "::", "V5TE", ":", "case", "", "::", "V6", ":", "S", ".", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", "::", "V6T2", ":", "S", ".", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V6K", ":", "case", "", "::", "V6KZ", ":", "S", ".", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZ", ",", "false", ")", ";", "break", ";", "case", "", "::", "V6M", ":", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", "::", "V7A", ":", "S", ".", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V7R", ":", "S", ".", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V7EM", ":", "case", "", "::", "V7M", ":", "S", ".", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";"], "ground_truth": ["S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71267, "Length": 366, "Cover_Rate": 0.5312046444121916} {"Template_token": ["", "OS", "<<", "", "<<", "", "(", "ArchExt", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71269, "Length": 12, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitWinCFIAllocStack", "(", "unsigned", "Size", ",", "bool", "Wide", ")", "{", "if", "(", "Wide", ")", "OS", "<<", "", "<<", "Size", "<<", "", ";", "else", "OS", "<<", "", "<<", "Size", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitARMWinCFIAllocStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71271, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitWinCFIEpilogEnd", "(", ")", "{", "OS", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitARMWinCFIEpilogEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71274, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "OS", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitARMWinCFIEpilogEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71275, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "Wide", ")", "OS", "<<", "", ";", "else", "OS", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitARMWinCFINop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71277, "Length": 14, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitWinCFINop", "(", "bool", "Wide", ")", "{", "if", "(", "Wide", ")", "OS", "<<", "", ";", "else", "OS", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitARMWinCFINop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71278, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Fragment", ")", "OS", "<<", "", ";", "else", "OS", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitARMWinCFIPrologEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71279, "Length": 14, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "if", "(", "First", "!=", "Last", ")", "OS", "<<", "", "<<", "First", "<<", "", "<<", "Last", "<<", "", ";"], "ground_truth": ["else", "OS", "<<", "", "<<", "First", "<<", "", ";"], "File": "ARMELFStreamer22", "Func": "emitARMWinCFISaveFRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71280, "Length": 27, "Cover_Rate": 0.675} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitWinCFISaveLR", "(", "unsigned", "Offset", ")", "{", "OS", "<<", "", "<<", "Offset", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitARMWinCFISaveLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71281, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "First", "=", "-", "", ";", "}", "}", "}", "if", "(", "First", ">=", "", ")", "printRegs", "(", "OS", ",", "LS", ",", "First", ",", "", ")", ";", "if", "(", "Mask", "&", "(", "", "<<", "", ")", ")", "OS", "<<", "LS", "<<", "", ";", "OS", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitARMWinCFISaveRegMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71283, "Length": 46, "Cover_Rate": 0.32167832167832167} {"Template_token": ["", "OS", "<<", "", "<<", "Reg", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitARMWinCFISaveSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71284, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "case", "MCAF_Code32", ":", "IsThumb", "=", "false", ";", "return", ";", "case", "MCAF_Code64", ":", "return", ";", "case", "MCAF_SubsectionsViaSymbols", ":", "return", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitAssemblerFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71286, "Length": 20, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitAttribute", "(", "unsigned", "Attribute", ",", "unsigned", "Value", ")", "{"], "ground_truth": ["getStreamer", "(", ")", ".", "setAttributeItem", "(", "Attribute", ",", "Value", ",", "true", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71287, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "getStreamer", "(", ")", ".", "setAttributeItem", "(", "Attribute", ",", "Value", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71288, "Length": 14, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "MCELFStreamer", "::", "emitBytes", "(", "Data", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71289, "Length": 8, "Cover_Rate": 0.4} {"Template_token": ["", "else", "if", "(", "LastEMSInfo", "->", "State", "==", "EMS_None", ")", "{", "ElfMappingSymbolInfo", "*", "EMS", "=", "LastEMSInfo", ".", "get", "(", ")", ";", "auto", "*", "DF", "=", "dyn_cast_or_null", "<", "MCDataFragment", ">", "(", "getCurrentFragment", "(", ")", ")", ";", "if", "(", "!", "DF", ")", "return", ";", "EMS", "->", "Loc", "=", "SMLoc", "(", ")", ";", "EMS", "->", "F", "=", "getCurrentFragment", "(", ")", ";", "EMS", "->", "Offset", "=", "DF", "->", "getContents", "(", ")", ".", "size", "(", ")", ";", "LastEMSInfo", "->", "State", "=", "EMS_Data", ";", "return", ";", "}", "EmitMappingSymbol", "(", "", ")", ";", "LastEMSInfo", "->", "State", "=", "EMS_Data", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitDataMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71290, "Length": 92, "Cover_Rate": 0.8598130841121495} {"Template_token": ["", "void", "emitFill", "(", "const", "MCExpr", "&", "NumBytes", ",", "uint64_t", "FillValue", ",", "SMLoc", "Loc", ")", "override", "{"], "ground_truth": ["emitDataMappingSymbol", "(", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitFill", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71291, "Length": 20, "Cover_Rate": 0.625} {"Template_token": ["", "}", "else", "{", "assert", "(", "PersonalityIndex", "==", "", "::", "AEABI_UNWIND_CPP_PR0", "&&", "", ")", ";", "assert", "(", "Opcodes", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "uint64_t", "Intval", "=", "Opcodes", "[", "", "]", "|", "Opcodes", "[", "", "]", "<<", "", "|", "Opcodes", "[", "", "]", "<<", "", "|", "Opcodes", "[", "", "]", "<<", "", ";", "emitIntValue", "(", "Intval", ",", "Opcodes", ".", "size", "(", ")", ")", ";", "}", "SwitchSection", "(", "&", "FnStart", "->", "getSection", "(", ")", ")", ";"], "ground_truth": ["EHReset", "(", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71292, "Length": 82, "Cover_Rate": 0.38317757009345793} {"Template_token": ["", "if", "(", "PersonalityIndex", "<", "", "::", "NUM_PERSONALITY_INDEX", "&&", "!", "IsAndroid", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "emitValue", "(", "FnStartRef", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "emitInt32", "(", "", "::", "EXIDX_CANTUNWIND", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{"], "ground_truth": ["const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71293, "Length": 85, "Cover_Rate": 0.397196261682243} {"Template_token": ["", "assert", "(", "FnStart", "==", "nullptr", ")", ";", "FnStart", "=", "getContext", "(", ")", ".", "createTempSymbol", "(", ")", ";"], "ground_truth": ["emitLabel", "(", "FnStart", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71294, "Length": 22, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "break", ";", "case", "", ":", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitFPUDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71296, "Length": 221, "Cover_Rate": 0.4393638170974155} {"Template_token": ["", "break", ";", "case", "'n'", ":", "case", "'w'", ":", "Size", "=", "(", "Suffix", "==", "'n'", "?", "", ":", "", ")", ";", "assert", "(", "IsThumb", ")", ";", "EmitThumbMappingSymbol", "(", ")", ";", "for", "(", "unsigned", "II", "=", "", ",", "IE", "=", "Size", ";", "II", "!=", "IE", ";", "II", "=", "II", "+", "", ")", "{", "const", "unsigned", "I0", "=", "LittleEndian", "?", "II", "+", "", ":", "II", "+", "", ";", "const", "unsigned", "I1", "=", "LittleEndian", "?", "II", "+", "", ":", "II", "+", "", ";", "Buffer", "[", "Size", "-", "II", "-", "", "]", "=", "uint8_t", "(", "Inst", ">>", "I0", "*", "CHAR_BIT", ")", ";", "Buffer", "[", "Size", "-", "II", "-", "", "]", "=", "uint8_t", "(", "Inst", ">>", "I1", "*", "CHAR_BIT", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMELFStreamer22", "Func": "emitInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71297, "Length": 118, "Cover_Rate": 0.472} {"Template_token": ["", "if", "(", "IsThumb", ")", "EmitThumbMappingSymbol", "(", ")", ";", "else", "EmitMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "emitInstruction", "(", "Inst", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71298, "Length": 23, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "if", "(", "IsThumb", ")", "EmitThumbMappingSymbol", "(", ")", ";"], "ground_truth": ["else", "EmitMappingSymbol", "(", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71299, "Length": 13, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitIntTextAttribute", "(", "unsigned", "Attribute", ",", "unsigned", "IntValue", ",", "StringRef", "StringValue", ")", "{"], "ground_truth": ["getStreamer", "(", ")", ".", "setAttributeItems", "(", "Attribute", ",", "IntValue", ",", "StringValue", ",", "true", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitIntTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71301, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "Streamer", ".", "getAssembler", "(", ")", ".", "registerSymbol", "(", "*", "Symbol", ")", ";"], "ground_truth": ["unsigned", "Type", "=", "cast", "<", "MCSymbolELF", ">", "(", "Symbol", ")", "->", "getType", "(", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71302, "Length": 27, "Cover_Rate": 0.35526315789473684} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitLabel", "(", "MCSymbol", "*", "Symbol", ")", "{", "ELFStreamer", "&", "Streamer", "=", "getStreamer", "(", ")", ";", "if", "(", "!", "Streamer", ".", "IsThumb", ")", "return", ";", "Streamer", ".", "getAssembler", "(", ")", ".", "registerSymbol", "(", "*", "Symbol", ")", ";", "unsigned", "Type", "=", "cast", "<", "MCSymbolELF", ">", "(", "Symbol", ")", "->", "getType", "(", ")", ";"], "ground_truth": ["if", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "==", "ELF", "::", "STT_GNU_IFUNC", ")", "Streamer", ".", "emitThumbFunc", "(", "Symbol", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71303, "Length": 75, "Cover_Rate": 0.9868421052631579} {"Template_token": ["", "void", "EmitMappingSymbol", "(", "StringRef", "Name", ",", "SMLoc", "Loc", ",", "MCFragment", "*", "F", ",", "uint64_t", "Offset", ")", "{", "auto", "*", "Symbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", "+", "", "+", "Twine", "(", "MappingSymbolCounter", "++", ")", ")", ")", ";", "emitLabelAtPos", "(", "Symbol", ",", "Loc", ",", "F", ",", "Offset", ")", ";", "Symbol", "->", "setType", "(", "ELF", "::", "STT_NOTYPE", ")", ";"], "ground_truth": ["Symbol", "->", "setBinding", "(", "ELF", "::", "STB_LOCAL", ")", ";"], "File": "ARMELFStreamer22", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71304, "Length": 73, "Cover_Rate": 0.9864864864864865} {"Template_token": ["", "FlushPendingOffset", "(", ")", ";", "if", "(", "IsVector", ")", "UnwindOpAsm", ".", "EmitVFPRegSave", "(", "Mask", ")", ";", "else", "UnwindOpAsm", ".", "EmitRegSave", "(", "Mask", ")", ";", "}", "else", "if", "(", "Idx", ">", "", "&&", "RegList", "[", "Idx", "-", "", "]", "==", "", ")", "{", "--", "Idx", ";", "SPOffset", "-=", "", ";"], "ground_truth": ["FlushPendingOffset", "(", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71305, "Length": 52, "Cover_Rate": 0.33121019108280253} {"Template_token": ["", "if", "(", "!", "IsThumb", ")", "return", "Val", ";", "unsigned", "Type", "=", "cast", "<", "MCSymbolELF", ">", "(", "Symbol", ")", "->", "getType", "(", ")", ";", "if", "(", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "==", "ELF", "::", "STT_GNU_IFUNC", ")", "&&", "Symbol", "->", "isDefined", "(", ")", ")", "getAssembler", "(", ")", ".", "setIsThumbFunc", "(", "Symbol", ")", ";", "return", "Val", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitSymbolAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71306, "Length": 58, "Cover_Rate": 0.7073170731707317} {"Template_token": ["", "if", "(", "!", "IsThumb", ")", "return", "Val", ";", "unsigned", "Type", "=", "cast", "<", "MCSymbolELF", ">", "(", "Symbol", ")", "->", "getType", "(", ")", ";", "if", "(", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "==", "ELF", "::", "STT_GNU_IFUNC", ")", "&&", "Symbol", "->", "isDefined", "(", ")", ")", "getAssembler", "(", ")", ".", "setIsThumbFunc", "(", "Symbol", ")", ";"], "ground_truth": ["return", "Val", ";"], "File": "ARMELFStreamer22", "Func": "emitSymbolAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71307, "Length": 57, "Cover_Rate": 0.6951219512195121} {"Template_token": ["", "getAssembler", "(", ")", ".", "setIsThumbFunc", "(", "Func", ")", ";", "emitSymbolAttribute", "(", "Func", ",", "MCSA_ELF_TypeFunction", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71310, "Length": 17, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "getAssembler", "(", ")", ".", "setIsThumbFunc", "(", "Func", ")", ";"], "ground_truth": ["emitSymbolAttribute", "(", "Func", ",", "MCSA_ELF_TypeFunction", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71311, "Length": 16, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "if", "(", "!", "Sym", ".", "isDefined", "(", ")", ")", "{", "getStreamer", "(", ")", ".", "emitAssignment", "(", "Symbol", ",", "Value", ")", ";", "return", ";", "}", "}", "getStreamer", "(", ")", ".", "emitThumbFunc", "(", "Symbol", ")", ";", "getStreamer", "(", ")", ".", "emitAssignment", "(", "Symbol", ",", "Value", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71312, "Length": 46, "Cover_Rate": 0.5227272727272727} {"Template_token": ["", "OS", "<<", "", "<<", "Offset", ";", "for", "(", "uint8_t", "Opcode", ":", "Opcodes", ")", "OS", "<<", "", "<<", "Twine", "::", "utohexstr", "(", "Opcode", ")", ";", "OS", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71313, "Length": 29, "Cover_Rate": 0.6304347826086957} {"Template_token": ["", "for", "(", "uint8_t", "Opcode", ":", "Opcodes", ")", "OS", "<<", "", "<<", "Twine", "::", "utohexstr", "(", "Opcode", ")", ";", "OS", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71314, "Length": 23, "Cover_Rate": 0.5} {"Template_token": ["", "void", "emitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "SMLoc", "Loc", ")", "override", "{", "if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast_or_null", "<", "MCSymbolRefExpr", ">", "(", "Value", ")", ")", "{", "if", "(", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK__SBREL", "&&", "!", "(", "Size", "==", "", ")", ")", "{", "getContext", "(", ")", ".", "reportError", "(", "Loc", ",", "", ")", ";", "return", ";", "}", "getOrCreateDataFragment", "(", ")", ";", "}", "emitDataMappingSymbol", "(", ")", ";"], "ground_truth": ["MCELFStreamer", "::", "emitValueImpl", "(", "Value", ",", "Size", ",", "Loc", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71315, "Length": 86, "Cover_Rate": 0.9885057471264368} {"Template_token": ["", "void", "emitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "SMLoc", "Loc", ")", "override", "{", "if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast_or_null", "<", "MCSymbolRefExpr", ">", "(", "Value", ")", ")", "{", "if", "(", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK__SBREL", "&&", "!", "(", "Size", "==", "", ")", ")", "{", "getContext", "(", ")", ".", "reportError", "(", "Loc", ",", "", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71316, "Length": 66, "Cover_Rate": 0.7586206896551724} {"Template_token": ["", "void", "TargetELFStreamer", "::", "finishAttributeSection", "(", ")", "{", "ELFStreamer", "&", "S", "=", "getStreamer", "(", ")", ";", "if", "(", "FPU", "!=", "", ")", "emitFPUDefaultAttributes", "(", ")", ";", "if", "(", "Arch", "!=", "", "::", "INVALID", ")", "emitArchDefaultAttributes", "(", ")", ";", "if", "(", "S", ".", "Contents", ".", "empty", "(", ")", ")", "return", ";", "auto", "LessTag", "=", "[", "]", "(", "const", "MCELFStreamer", "::", "AttributeItem", "&", "LHS", ",", "const", "MCELFStreamer", "::", "AttributeItem", "&", "RHS", ")", "->", "bool", "{", "return", "(", "RHS", ".", "Tag", "!=", "", ")", "&&", "(", "(", "LHS", ".", "Tag", "==", "", ")", "||", "(", "LHS", ".", "Tag", "<", "RHS", ".", "Tag", ")", ")", ";", "}", ";"], "ground_truth": ["llvm", "::", "sort", "(", "S", ".", "Contents", ",", "LessTag", ")", ";"], "File": "ARMELFStreamer22", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71317, "Length": 114, "Cover_Rate": 0.7916666666666666} {"Template_token": ["", "MCTargetStreamer", "&", "TS", "=", "*", "getTargetStreamer", "(", ")", ";"], "ground_truth": ["TargetStreamer", "&", "ATS", "=", "static_cast", "<", "TargetStreamer", "&", ">", "(", "TS", ")", ";"], "File": "ARMELFStreamer22", "Func": "finishImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71318, "Length": 22, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "SmallString", "<", "", ">", "EHSecName", "(", "Prefix", ")", ";", "if", "(", "FnSecName", "!=", "", ")", "{", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSymbolELF", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ";", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "true", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "static_cast", "<", "const", "MCSymbolELF", "*", ">", "(", "FnSection", ".", "getBeginSymbol", "(", ")", ")", ")", ";", "assert", "(", "EHSection", "&&", "", ")", ";", "SwitchSection", "(", "EHSection", ")", ";"], "ground_truth": ["emitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";"], "File": "ARMELFStreamer22", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71320, "Length": 108, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "true", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "static_cast", "<", "const", "MCSymbolELF", "*", ">", "(", "FnSection", ".", "getBeginSymbol", "(", ")", ")", ")", ";", "assert", "(", "EHSection", "&&", "", ")", ";", "SwitchSection", "(", "EHSection", ")", ";"], "ground_truth": ["emitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";"], "File": "ARMELFStreamer22", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71321, "Length": 66, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "assert", "(", "getStreamer", "(", ")", ".", "Contents", ".", "empty", "(", ")", "&&", "", ")", ";"], "ground_truth": ["CurrentVendor", "=", "Vendor", ";"], "File": "ARMELFStreamer22", "Func": "switchVendor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71322, "Length": 19, "Cover_Rate": 0.3064516129032258} {"Template_token": ["", "assert", "(", "getStreamer", "(", ")", ".", "Contents", ".", "empty", "(", ")", "&&", "", ")", ";"], "ground_truth": ["CurrentVendor", "=", "Vendor", ";"], "File": "ARMELFStreamer22", "Func": "switchVendor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71323, "Length": 19, "Cover_Rate": 0.3064516129032258} {"Template_token": ["", "StringRef", "Name", "=", "ELFAttrs", "::", "attrTypeAsString", "(", "Attribute", ",", "", ")", ";"], "ground_truth": ["if", "(", "!", "Name", ".", "empty", "(", ")", ")", "OS", "<<", "", "<<", "Name", ";"], "File": "ARMELFStreamer23", "Func": "emitAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71324, "Length": 27, "Cover_Rate": 0.4153846153846154} {"Template_token": ["", "if", "(", "!", "StringValue", ".", "empty", "(", ")", ")", "OS", "<<", "", "<<", "StringValue", "<<", "", ";", "if", "(", "IsVerboseAsm", ")", "OS", "<<", "", "<<", "ELFAttrs", "::", "attrTypeAsString", "(", "Attribute", ",", "", ")", ";", "break", ";", "}", "OS", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer23", "Func": "emitIntTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71325, "Length": 42, "Cover_Rate": 0.4883720930232558} {"Template_token": ["", "OS", "<<", "", "<<", "String", ".", "lower", "(", ")", ";", "break", ";", "default", ":", "OS", "<<", "", "<<", "Attribute", "<<", "", "<<", "String", "<<", "", ";", "if", "(", "IsVerboseAsm", ")", "{", "StringRef", "Name", "=", "ELFAttrs", "::", "attrTypeAsString", "(", "Attribute", ",", "", ")", ";", "if", "(", "!", "Name", ".", "empty", "(", ")", ")", "OS", "<<", "", "<<", "Name", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMELFStreamer23", "Func": "emitTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71326, "Length": 61, "Cover_Rate": 0.6703296703296703} {"Template_token": ["", "AttributeSection", "=", "Streamer", ".", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT__ATTRIBUTES", ",", "", ")", ";", "Streamer", ".", "SwitchSection", "(", "AttributeSection", ")", ";", "Streamer", ".", "emitInt8", "(", "", ")", ";", "}", "const", "size_t", "VendorHeaderSize", "=", "", "+", "CurrentVendor", ".", "size", "(", ")", "+", "", ";", "const", "size_t", "TagHeaderSize", "=", "", "+", "", ";", "const", "size_t", "ContentsSize", "=", "calculateContentSize", "(", ")", ";", "Streamer", ".", "emitInt32", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ")", ";", "Streamer", ".", "emitBytes", "(", "CurrentVendor", ")", ";", "Streamer", ".", "emitInt8", "(", "", ")", ";", "Streamer", ".", "emitInt8", "(", "", ")", ";", "Streamer", ".", "emitInt32", "(", "TagHeaderSize", "+", "ContentsSize", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItem", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "emitULEB128IntValue", "(", "item", ".", "Tag", ")", ";", "switch", "(", "item", ".", "Type", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AttributeItem", "::", "NumericAttribute", ":", "Streamer", ".", "emitULEB128IntValue", "(", "item", ".", "IntValue", ")", ";", "break", ";", "case", "AttributeItem", "::", "TextAttribute", ":", "Streamer", ".", "emitBytes", "(", "item", ".", "StringValue", ")", ";", "Streamer", ".", "emitInt8", "(", "", ")", ";", "break", ";", "case", "AttributeItem", "::", "NumericAndTextAttributes", ":", "Streamer", ".", "emitULEB128IntValue", "(", "item", ".", "IntValue", ")", ";", "Streamer", ".", "emitBytes", "(", "item", ".", "StringValue", ")", ";", "Streamer", ".", "emitInt8", "(", "", ")", ";", "break", ";", "}", "}", "Contents", ".", "clear", "(", ")", ";", "FPU", "=", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer23", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71327, "Length": 239, "Cover_Rate": 0.746875} {"Template_token": ["", "void", "setAttributeItem", "(", "unsigned", "Attribute", ",", "StringRef", "Value", ",", "bool", "OverwriteExisting", ")", "{", "if", "(", "AttributeItem", "*", "Item", "=", "getAttributeItem", "(", "Attribute", ")", ")", "{", "if", "(", "!", "OverwriteExisting", ")", "return", ";", "Item", "->", "Type", "=", "AttributeItem", "::", "TextAttribute", ";"], "ground_truth": ["Item", "->", "StringValue", "=", "std", "::", "string", "(", "Value", ")", ";"], "File": "ARMELFStreamer23", "Func": "setAttributeItem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71328, "Length": 51, "Cover_Rate": 0.6219512195121951} {"Template_token": ["", "Item", "->", "Type", "=", "AttributeItem", "::", "NumericAndTextAttributes", ";", "Item", "->", "IntValue", "=", "IntValue", ";", "Item", "->", "StringValue", "=", "std", "::", "string", "(", "StringValue", ")", ";", "return", ";", "}"], "ground_truth": ["AttributeItem", "Item", "=", "{", "AttributeItem", "::", "NumericAndTextAttributes", ",", "Attribute", ",", "IntValue", ",", "std", "::", "string", "(", "StringValue", ")", "}", ";"], "File": "ARMELFStreamer23", "Func": "setAttributeItems", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71329, "Length": 48, "Cover_Rate": 0.5274725274725275} {"Template_token": ["", "void", "setAttributeItems", "(", "unsigned", "Attribute", ",", "unsigned", "IntValue", ",", "StringRef", "StringValue", ",", "bool", "OverwriteExisting", ")", "{", "if", "(", "AttributeItem", "*", "Item", "=", "getAttributeItem", "(", "Attribute", ")", ")", "{", "if", "(", "!", "OverwriteExisting", ")", "return", ";"], "ground_truth": ["Item", "->", "Type", "=", "AttributeItem", "::", "NumericAndTextAttributes", ";"], "File": "ARMELFStreamer23", "Func": "setAttributeItems", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71330, "Length": 43, "Cover_Rate": 0.4725274725274725} {"Template_token": ["", "}", "const", "MCSymbolELF", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ";", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "true", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "static_cast", "<", "const", "MCSymbolELF", "*", ">", "(", "FnSection", ".", "getBeginSymbol", "(", ")", ")", ")", ";", "assert", "(", "EHSection", "&&", "", ")", ";"], "ground_truth": ["SwitchSection", "(", "EHSection", ")", ";"], "File": "ARMELFStreamer23", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71331, "Length": 77, "Cover_Rate": 0.4935897435897436} {"Template_token": ["", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSymbolELF", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ";", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "true", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "static_cast", "<", "const", "MCSymbolELF", "*", ">", "(", "FnSection", ".", "getBeginSymbol", "(", ")", ")", ")", ";", "assert", "(", "EHSection", "&&", "", ")", ";"], "ground_truth": ["SwitchSection", "(", "EHSection", ")", ";"], "File": "ARMELFStreamer23", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71332, "Length": 81, "Cover_Rate": 0.5192307692307693} {"Template_token": ["", "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "<", "", "::", "NUM_PERSONALITY_INDEX", "&&", "!", "IsAndroid", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "", "::", "EXIDX_CANTUNWIND", ",", "", ")", ";"], "ground_truth": ["}", "else", "if", "(", "ExTab", ")", "{"], "File": "ARMELFStreamer27", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71333, "Length": 73, "Cover_Rate": 0.33796296296296297} {"Template_token": ["", "void", "ELFStreamer", "::", "emitFnEnd", "(", ")", "{", "assert", "(", "FnStart", "&&", "", ")", ";", "if", "(", "!", "ExTab", "&&", "!", "CantUnwind", ")", "FlushUnwindOpcodes", "(", "true", ")", ";", "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "<", "", "::", "NUM_PERSONALITY_INDEX", "&&", "!", "IsAndroid", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "", "::", "EXIDX_CANTUNWIND", ",", "", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", "", ")", ";", "}", "else", "{", "assert", "(", "PersonalityIndex", "==", "", "::", "AEABI_UNWIND_CPP_PR0", "&&", "", ")", ";", "assert", "(", "Opcodes", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "uint64_t", "Intval", "=", "Opcodes", "[", "", "]", "|", "Opcodes", "[", "", "]", "<<", "", "|", "Opcodes", "[", "", "]", "<<", "", "|", "Opcodes", "[", "", "]", "<<", "", ";"], "ground_truth": ["EmitIntValue", "(", "Intval", ",", "Opcodes", ".", "size", "(", ")", ")", ";"], "File": "ARMELFStreamer27", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71334, "Length": 194, "Cover_Rate": 0.8981481481481481} {"Template_token": ["", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "override", "{"], "ground_truth": ["if", "(", "IsThumb", ")", "EmitThumbMappingSymbol", "(", ")", ";"], "File": "ARMELFStreamer27", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71335, "Length": 23, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "void", "EmitMappingSymbol", "(", "StringRef", "Name", ",", "SMLoc", "Loc", ",", "MCFragment", "*", "F", ",", "uint64_t", "Offset", ")", "{", "auto", "*", "Symbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", "+", "", "+", "Twine", "(", "MappingSymbolCounter", "++", ")", ")", ")", ";", "EmitLabelAtPos", "(", "Symbol", ",", "Loc", ",", "F", ",", "Offset", ")", ";"], "ground_truth": ["Symbol", "->", "setType", "(", "ELF", "::", "STT_NOTYPE", ")", ";"], "File": "ARMELFStreamer27", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71337, "Length": 64, "Cover_Rate": 0.7901234567901234} {"Template_token": ["", "ELFStreamer", "*", "S", "=", "new", "ELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ",", "IsThumb", ")", ";", "new", "TargetELFStreamer", "(", "*", "S", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer29", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71338, "Length": 57, "Cover_Rate": 0.6785714285714286} {"Template_token": ["", "void", "EmitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "const", "SMLoc", "&", "Loc", ")", "override", "{", "if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast_or_null", "<", "MCSymbolRefExpr", ">", "(", "Value", ")", ")", "if", "(", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK__SBREL", "&&", "!", "(", "Size", "==", "", ")", ")", "getContext", "(", ")", ".", "FatalError", "(", "Loc", ",", "", ")", ";", "EmitDataMappingSymbol", "(", ")", ";"], "ground_truth": ["MCELFStreamer", "::", "EmitValueImpl", "(", "Value", ",", "Size", ")", ";"], "File": "ARMELFStreamer29", "Func": "EmitValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71339, "Length": 76, "Cover_Rate": 0.987012987012987} {"Template_token": ["", "const", "size_t", "VendorHeaderSize", "=", "", "+", "CurrentVendor", ".", "size", "(", ")", "+", "", ";", "const", "size_t", "TagHeaderSize", "=", "", "+", "", ";", "const", "size_t", "ContentsSize", "=", "calculateContentSize", "(", ")", ";", "Streamer", ".", "EmitIntValue", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItem", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ")", ";", "switch", "(", "item", ".", "Type", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AttributeItem", "::", "NumericAttribute", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ")", ";", "break", ";", "case", "AttributeItem", "::", "TextAttribute", ":", "Streamer", ".", "EmitBytes", "(", "item", ".", "StringValue", ")", ";"], "ground_truth": ["Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";"], "File": "ARMELFStreamer29", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71340, "Length": 168, "Cover_Rate": 0.49122807017543857} {"Template_token": ["", "}", "else", "{", "AttributeSection", "=", "Streamer", ".", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT__ATTRIBUTES", ",", "", ")", ";", "Streamer", ".", "SwitchSection", "(", "AttributeSection", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "}", "const", "size_t", "VendorHeaderSize", "=", "", "+", "CurrentVendor", ".", "size", "(", ")", "+", "", ";", "const", "size_t", "TagHeaderSize", "=", "", "+", "", ";", "const", "size_t", "ContentsSize", "=", "calculateContentSize", "(", ")", ";", "Streamer", ".", "EmitIntValue", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItem", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ")", ";", "switch", "(", "item", ".", "Type", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AttributeItem", "::", "NumericAttribute", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ")", ";", "break", ";", "case", "AttributeItem", "::", "TextAttribute", ":", "Streamer", ".", "EmitBytes", "(", "item", ".", "StringValue", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "break", ";", "case", "AttributeItem", "::", "NumericAndTextAttributes", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ")", ";", "Streamer", ".", "EmitBytes", "(", "item", ".", "StringValue", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "break", ";", "}", "}", "Contents", ".", "clear", "(", ")", ";", "FPU", "=", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer29", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71341, "Length": 256, "Cover_Rate": 0.7485380116959064} {"Template_token": ["", "if", "(", "FnSecName", "!=", "", ")", "{", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSectionELF", "*", "EHSection", "=", "nullptr", ";", "if", "(", "const", "MCSymbol", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ")", "{", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", "|", "ELF", "::", "SHF_GROUP", ",", "FnSection", ".", "getEntrySize", "(", ")", ",", "Group", "->", "getName", "(", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMELFStreamer29", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71342, "Length": 67, "Cover_Rate": 0.40606060606060607} {"Template_token": ["", "SmallString", "<", "", ">", "EHSecName", "(", "Prefix", ")", ";", "if", "(", "FnSecName", "!=", "", ")", "{", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSectionELF", "*", "EHSection", "=", "nullptr", ";", "if", "(", "const", "MCSymbol", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ")", "{", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", "|", "ELF", "::", "SHF_GROUP", ",", "FnSection", ".", "getEntrySize", "(", ")", ",", "Group", "->", "getName", "(", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMELFStreamer29", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71343, "Length": 76, "Cover_Rate": 0.46060606060606063} {"Template_token": ["", "const", "MCSymbolData", "&", "SD", "=", "Streamer", ".", "getOrCreateSymbolData", "(", "Symbol", ")", ";"], "ground_truth": ["if", "(", "MCELF", "::", "GetType", "(", "SD", ")", "&", "(", "ELF", "::", "STT_FUNC", "<<", "ELF_STT_Shift", ")", ")", "Streamer", ".", "EmitThumbFunc", "(", "Symbol", ")", ";"], "File": "ARMELFStreamer30", "Func": "emitLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71344, "Length": 36, "Cover_Rate": 0.5625} {"Template_token": ["", "auto", "*", "Symbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", "+", "", "+", "Twine", "(", "MappingSymbolCounter", "++", ")", ")", ")", ";"], "ground_truth": ["emitLabelAtPos", "(", "Symbol", ",", "Loc", ",", "F", ",", "Offset", ")", ";"], "File": "ARMELFStreamer34", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71345, "Length": 38, "Cover_Rate": 0.4691358024691358} {"Template_token": ["", "const", "MCSymbolELF", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ";", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "static_cast", "<", "const", "MCSymbolELF", "*", ">", "(", "FnSection", ".", "getBeginSymbol", "(", ")", ")", ")", ";", "assert", "(", "EHSection", "&&", "", ")", ";"], "ground_truth": ["SwitchSection", "(", "EHSection", ")", ";"], "File": "ARMELFStreamer34", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71346, "Length": 74, "Cover_Rate": 0.4805194805194805} {"Template_token": ["", "MCELFStreamer", "*", "createELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ",", "bool", "IsThumb", ")", "{"], "ground_truth": ["ELFStreamer", "*", "S", "=", "new", "ELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ",", "IsThumb", ")", ";"], "File": "ARMELFStreamer35", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71347, "Length": 45, "Cover_Rate": 0.5844155844155844} {"Template_token": ["", "MCELFStreamer", "*", "createELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ",", "bool", "IsThumb", ")", "{", "ELFStreamer", "*", "S", "=", "new", "ELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ",", "IsThumb", ")", ";"], "ground_truth": ["S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";"], "File": "ARMELFStreamer35", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71348, "Length": 58, "Cover_Rate": 0.7532467532467533} {"Template_token": ["", "if", "(", "TT", ".", "getObjectFormat", "(", ")", "==", "Triple", "::", "ELF", ")", "return", "new", "TargetELFStreamer", "(", "S", ")", ";", "return", "new", "TargetStreamer", "(", "S", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer35", "Func": "createARMObjectTargetStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71349, "Length": 27, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZ", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "setAttributeItem", "(", "MPextension_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZVirtualization", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv1", ",", "false", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";"], "File": "ARMELFStreamer35", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71350, "Length": 241, "Cover_Rate": 0.5} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitArchExtension", "(", "unsigned", "ArchExt", ")", "{", "OS", "<<", "", "<<", "GetArchExtName", "(", "ArchExt", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer35", "Func": "emitArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71352, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["setAttributeItem", "(", "", ",", "", ",", "false", ")", ";"], "File": "ARMELFStreamer35", "Func": "emitFPUDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71353, "Length": 82, "Cover_Rate": 0.3025830258302583} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "\\", "return", "NAME", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer35", "Func": "GetArchExtName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71354, "Length": 19, "Cover_Rate": 0.5} {"Template_token": ["", "switch", "(", "ID", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";"], "ground_truth": ["case", "", ":", "\\", "return", "NAME", ";"], "File": "ARMELFStreamer35", "Func": "GetArchExtName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71355, "Length": 21, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "<", "", "::", "NUM_PERSONALITY_INDEX", "&&", "!", "IsAndroid", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "emitValue", "(", "FnStartRef", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "emitIntValue", "(", "", "::", "EXIDX_CANTUNWIND", ",", "", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "emitValue", "(", "ExTabEntryRef", ",", "", ")", ";", "}", "else", "{", "assert", "(", "PersonalityIndex", "==", "", "::", "AEABI_UNWIND_CPP_PR0", "&&", "", ")", ";", "assert", "(", "Opcodes", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "uint64_t", "Intval", "=", "Opcodes", "[", "", "]", "|", "Opcodes", "[", "", "]", "<<", "", "|", "Opcodes", "[", "", "]", "<<", "", "|", "Opcodes", "[", "", "]", "<<", "", ";", "emitIntValue", "(", "Intval", ",", "Opcodes", ".", "size", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer36", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71356, "Length": 168, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "assert", "(", "PersonalityIndex", "==", "", "::", "AEABI_UNWIND_CPP_PR0", "&&", "", ")", ";", "assert", "(", "Opcodes", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "uint64_t", "Intval", "=", "Opcodes", "[", "", "]", "|", "Opcodes", "[", "", "]", "<<", "", "|", "Opcodes", "[", "", "]", "<<", "", "|", "Opcodes", "[", "", "]", "<<", "", ";", "emitIntValue", "(", "Intval", ",", "Opcodes", ".", "size", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer36", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71357, "Length": 65, "Cover_Rate": 0.30092592592592593} {"Template_token": ["", "if", "(", "AttributeSection", ")", "{", "Streamer", ".", "SwitchSection", "(", "AttributeSection", ")", ";", "}", "else", "{", "AttributeSection", "=", "Streamer", ".", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT__ATTRIBUTES", ",", "", ")", ";", "Streamer", ".", "SwitchSection", "(", "AttributeSection", ")", ";", "Streamer", ".", "emitIntValue", "(", "", ",", "", ")", ";", "}", "const", "size_t", "VendorHeaderSize", "=", "", "+", "CurrentVendor", ".", "size", "(", ")", "+", "", ";", "const", "size_t", "TagHeaderSize", "=", "", "+", "", ";", "const", "size_t", "ContentsSize", "=", "calculateContentSize", "(", ")", ";", "Streamer", ".", "emitIntValue", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "Streamer", ".", "emitBytes", "(", "CurrentVendor", ")", ";", "Streamer", ".", "emitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "emitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "emitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItem", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "emitULEB128IntValue", "(", "item", ".", "Tag", ")", ";", "switch", "(", "item", ".", "Type", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AttributeItem", "::", "NumericAttribute", ":", "Streamer", ".", "emitULEB128IntValue", "(", "item", ".", "IntValue", ")", ";", "break", ";", "case", "AttributeItem", "::", "TextAttribute", ":", "Streamer", ".", "emitBytes", "(", "item", ".", "StringValue", ")", ";", "Streamer", ".", "emitIntValue", "(", "", ",", "", ")", ";", "break", ";", "case", "AttributeItem", "::", "NumericAndTextAttributes", ":", "Streamer", ".", "emitULEB128IntValue", "(", "item", ".", "IntValue", ")", ";", "Streamer", ".", "emitBytes", "(", "item", ".", "StringValue", ")", ";", "Streamer", ".", "emitIntValue", "(", "", ",", "", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMELFStreamer36", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71358, "Length": 257, "Cover_Rate": 0.7694610778443114} {"Template_token": ["", "FlushPendingOffset", "(", ")", ";", "}", "UnwindOpAsm", ".", "Finalize", "(", "PersonalityIndex", ",", "Opcodes", ")", ";", "if", "(", "NoHandlerData", "&&", "PersonalityIndex", "==", "", "::", "AEABI_UNWIND_CPP_PR0", ")", "return", ";", "SwitchToExTabSection", "(", "*", "FnStart", ")", ";", "assert", "(", "!", "ExTab", ")", ";", "ExTab", "=", "getContext", "(", ")", ".", "createTempSymbol", "(", ")", ";", "emitLabel", "(", "ExTab", ")", ";", "if", "(", "Personality", ")", "{", "const", "MCSymbolRefExpr", "*", "PersonalityRef", "=", "MCSymbolRefExpr", "::", "create", "(", "Personality", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "emitValue", "(", "PersonalityRef", ",", "", ")", ";", "}", "assert", "(", "(", "Opcodes", ".", "size", "(", ")", "%", "", ")", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "Opcodes", ".", "size", "(", ")", ";", "I", "+=", "", ")", "{"], "ground_truth": ["uint64_t", "Intval", "=", "Opcodes", "[", "I", "]", "|", "Opcodes", "[", "I", "+", "", "]", "<<", "", "|", "Opcodes", "[", "I", "+", "", "]", "<<", "", "|", "Opcodes", "[", "I", "+", "", "]", "<<", "", ";"], "File": "ARMELFStreamer36", "Func": "FlushUnwindOpcodes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71359, "Length": 158, "Cover_Rate": 0.6556016597510373} {"Template_token": ["", "ELFStreamer", "*", "S", "=", "new", "ELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter", ")", ",", "IsThumb", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMELFStreamer37", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71362, "Length": 59, "Cover_Rate": 0.6210526315789474} {"Template_token": ["", "case", "", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "setAttributeItem", "(", "MPextension_use", ",", "Allowed", ",", "false", ")", ";"], "ground_truth": ["setAttributeItem", "(", "Virtualization_use", ",", "AllowTZVirtualization", ",", "false", ")", ";"], "File": "ARMELFStreamer39", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71363, "Length": 152, "Cover_Rate": 0.32548179871520344} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "IsThumb", ")", ":", "MCELFStreamer", "(", "SK_ELFStreamer", ",", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ")", ",", "IsThumb", "(", "IsThumb", ")", ",", "MappingSymbolCounter", "(", "", ")", ",", "LastEMS", "(", "EMS_None", ")", "{"], "ground_truth": ["Reset", "(", ")", ";"], "File": "ARMELFStreamer3", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71364, "Length": 54, "Cover_Rate": 0.9818181818181818} {"Template_token": ["", "LastEMS", "=", "LastMappingSymbols", ".", "lookup", "(", "Section", ")", ";", "MCELFStreamer", "::", "ChangeSection", "(", "Section", ",", "Subsection", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer3", "Func": "ChangeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71365, "Length": 19, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "LastMappingSymbols", "[", "getPreviousSection", "(", ")", ".", "first", "]", "=", "LastEMS", ";"], "ground_truth": ["LastEMS", "=", "LastMappingSymbols", ".", "lookup", "(", "Section", ")", ";"], "File": "ARMELFStreamer3", "Func": "ChangeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71366, "Length": 20, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "virtual", "void", "EmitBytes", "(", "StringRef", "Data", ")", "{", "EmitDataMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitBytes", "(", "Data", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer3", "Func": "EmitBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71367, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "void", "EmitBytes", "(", "StringRef", "Data", ")", "{", "EmitDataMappingSymbol", "(", ")", ";"], "ground_truth": ["MCELFStreamer", "::", "EmitBytes", "(", "Data", ")", ";"], "File": "ARMELFStreamer3", "Func": "EmitBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71368, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", "", ")", ";", "}", "else", "{", "assert", "(", "PersonalityIndex", "==", "AEABI_UNWIND_CPP_PR0", "&&", "", ")", ";", "assert", "(", "Opcodes", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "EmitBytes", "(", "StringRef", "(", "reinterpret_cast", "<", "const", "char", "*", ">", "(", "Opcodes", ".", "data", "(", ")", ")", ",", "Opcodes", ".", "size", "(", ")", ")", ")", ";", "}", "SwitchSection", "(", "&", "FnStart", "->", "getSection", "(", ")", ")", ";"], "ground_truth": ["Reset", "(", ")", ";"], "File": "ARMELFStreamer3", "Func": "EmitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71369, "Length": 100, "Cover_Rate": 0.5347593582887701} {"Template_token": ["", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "EXIDX_CANTUNWIND", ",", "", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", "", ")", ";", "}", "else", "{", "assert", "(", "PersonalityIndex", "==", "AEABI_UNWIND_CPP_PR0", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "Opcodes", ".", "size", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMELFStreamer3", "Func": "EmitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71370, "Length": 71, "Cover_Rate": 0.37967914438502676} {"Template_token": ["", "void", "ELFStreamer", "::", "EmitHandlerData", "(", ")", "{"], "ground_truth": ["FlushUnwindOpcodes", "(", "false", ")", ";"], "File": "ARMELFStreamer3", "Func": "EmitHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71371, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "FlushUnwindOpcodes", "(", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer3", "Func": "EmitHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71372, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "void", "ELFStreamer", "::", "EmitPad", "(", "int64_t", "Offset", ")", "{"], "ground_truth": ["SPOffset", "-=", "Offset", ";"], "File": "ARMELFStreamer3", "Func": "EmitPad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71373, "Length": 13, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "Personality", "=", "Per", ";", "UnwindOpAsm", ".", "setPersonality", "(", "Per", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer3", "Func": "EmitPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71374, "Length": 12, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "void", "ELFStreamer", "::", "EmitPersonality", "(", "const", "MCSymbol", "*", "Per", ")", "{"], "ground_truth": ["Personality", "=", "Per", ";"], "File": "ARMELFStreamer3", "Func": "EmitPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71375, "Length": 15, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "const", "MCRegisterInfo", "*", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "RegList", ".", "size", "(", ")", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "MRI", "->", "getEncodingValue", "(", "RegList", "[", "i", "]", ")", ";", "assert", "(", "Reg", "<", "(", "IsVector", "?", "", ":", "", ")", "&&", "", ")", ";", "unsigned", "Bit", "=", "(", "", "<<", "Reg", ")", ";", "if", "(", "(", "Mask", "&", "Bit", ")", "==", "", ")", "{", "Mask", "|=", "Bit", ";", "++", "Count", ";", "}", "}", "SPOffset", "-=", "Count", "*", "(", "IsVector", "?", "", ":", "", ")", ";", "FlushPendingOffset", "(", ")", ";", "if", "(", "IsVector", ")", "UnwindOpAsm", ".", "EmitVFPRegSave", "(", "Mask", ")", ";"], "ground_truth": ["else", "UnwindOpAsm", ".", "EmitRegSave", "(", "Mask", ")", ";"], "File": "ARMELFStreamer3", "Func": "EmitRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71376, "Length": 124, "Cover_Rate": 0.8157894736842105} {"Template_token": ["", "assert", "(", "(", "NewSPReg", "==", "", "||", "NewSPReg", "==", "FPReg", ")", "&&", "", ")", ";", "UsedFP", "=", "true", ";"], "ground_truth": ["FPReg", "=", "NewFPReg", ";"], "File": "ARMELFStreamer3", "Func": "EmitSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71377, "Length": 23, "Cover_Rate": 0.38333333333333336} {"Template_token": ["", "MCELFStreamer", "::", "EmitValueImpl", "(", "Value", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer3", "Func": "EmitValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71378, "Length": 10, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "if", "(", "UsedFP", ")", "{", "const", "MCRegisterInfo", "*", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "int64_t", "LastRegSaveSPOffset", "=", "SPOffset", "-", "PendingOffset", ";", "UnwindOpAsm", ".", "EmitSPOffset", "(", "LastRegSaveSPOffset", "-", "FPOffset", ")", ";", "UnwindOpAsm", ".", "EmitSetSP", "(", "MRI", "->", "getEncodingValue", "(", "FPReg", ")", ")", ";", "}", "else", "{", "FlushPendingOffset", "(", ")", ";", "}", "UnwindOpAsm", ".", "Finalize", "(", "PersonalityIndex", ",", "Opcodes", ")", ";", "if", "(", "NoHandlerData", "&&", "PersonalityIndex", "==", "AEABI_UNWIND_CPP_PR0", ")", "return", ";", "SwitchToExTabSection", "(", "*", "FnStart", ")", ";", "assert", "(", "!", "ExTab", ")", ";", "ExTab", "=", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "EmitLabel", "(", "ExTab", ")", ";", "if", "(", "Personality", ")", "{", "const", "MCSymbolRefExpr", "*", "PersonalityRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "Personality", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "PersonalityRef", ",", "", ")", ";", "}"], "ground_truth": ["EmitBytes", "(", "StringRef", "(", "reinterpret_cast", "<", "const", "char", "*", ">", "(", "Opcodes", ".", "data", "(", ")", ")", ",", "Opcodes", ".", "size", "(", ")", ")", ")", ";"], "File": "ARMELFStreamer3", "Func": "FlushUnwindOpcodes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71380, "Length": 159, "Cover_Rate": 0.8688524590163934} {"Template_token": ["", "static", "std", "::", "string", "GetAEABIUnwindPersonalityName", "(", "unsigned", "Index", ")", "{", "assert", "(", "Index", "<", "NUM_PERSONALITY_INDEX", "&&", "", ")", ";", "return", "(", "Twine", "(", "", ")", "+", "Twine", "(", "Index", ")", ")", ".", "str", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer3", "Func": "GetAEABIUnwindPersonalityName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71381, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "Index", "<", "NUM_PERSONALITY_INDEX", "&&", "", ")", ";"], "ground_truth": ["return", "(", "Twine", "(", "", ")", "+", "Twine", "(", "Index", ")", ")", ".", "str", "(", ")", ";"], "File": "ARMELFStreamer3", "Func": "GetAEABIUnwindPersonalityName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71382, "Length": 26, "Cover_Rate": 0.7027027027027027} {"Template_token": ["", "PendingOffset", "=", "", ";", "UsedFP", "=", "false", ";", "CantUnwind", "=", "false", ";", "Opcodes", ".", "clear", "(", ")", ";"], "ground_truth": ["UnwindOpAsm", ".", "Reset", "(", ")", ";"], "File": "ARMELFStreamer3", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71383, "Length": 24, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "PendingOffset", "=", "", ";", "UsedFP", "=", "false", ";", "CantUnwind", "=", "false", ";", "Opcodes", ".", "clear", "(", ")", ";", "UnwindOpAsm", ".", "Reset", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer3", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71384, "Length": 25, "Cover_Rate": 0.4032258064516129} {"Template_token": ["", "SmallString", "<", "", ">", "EHSecName", "(", "Prefix", ")", ";", "if", "(", "FnSecName", "!=", "", ")", "{", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSectionELF", "*", "EHSection", "=", "NULL", ";", "if", "(", "const", "MCSymbol", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ")", "{", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", "|", "ELF", "::", "SHF_GROUP", ",", "Kind", ",", "FnSection", ".", "getEntrySize", "(", ")", ",", "Group", "->", "getName", "(", ")", ")", ";", "}", "else", "{"], "ground_truth": ["EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "Kind", ")", ";"], "File": "ARMELFStreamer3", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71385, "Length": 95, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "MCELFStreamer", "::", "EmitAssemblerFlag", "(", "Flag", ")", ";", "switch", "(", "Flag", ")", "{", "case", "MCAF_SyntaxUnified", ":", "return", ";", "case", "MCAF_Code16", ":"], "ground_truth": ["IsThumb", "=", "true", ";"], "File": "ARMELFStreamer43", "Func": "EmitAssemblerFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71386, "Length": 24, "Cover_Rate": 0.4} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitArch", "(", "unsigned", "Arch", ")", "{"], "ground_truth": ["OS", "<<", "", "<<", "", "(", "Arch", ")", "<<", "", ";"], "File": "ARMELFStreamer44", "Func": "emitArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71387, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "OS", "<<", "", "<<", "", "(", "Arch", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer44", "Func": "emitArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71388, "Length": 12, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZ", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";"], "ground_truth": ["setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";"], "File": "ARMELFStreamer44", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71389, "Length": 270, "Cover_Rate": 0.5532786885245902} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitArchExtension", "(", "unsigned", "ArchExt", ")", "{"], "ground_truth": ["OS", "<<", "", "<<", "", "(", "ArchExt", ")", "<<", "", ";"], "File": "ARMELFStreamer44", "Func": "emitArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71391, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "OS", "<<", "", "<<", "", "(", "FPU", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer44", "Func": "emitFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71392, "Length": 12, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "OS", "<<", "", "<<", "", "(", "FPU", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer44", "Func": "emitFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71393, "Length": 12, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "Symbol", "->", "setExternal", "(", "false", ")", ";", "AssignSection", "(", "Symbol", ",", "getCurrentSection", "(", ")", ".", "first", ")", ";", "const", "MCExpr", "*", "Value", "=", "MCSymbolRefExpr", "::", "create", "(", "Start", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["Symbol", "->", "setVariableValue", "(", "Value", ")", ";"], "File": "ARMELFStreamer44", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71394, "Length": 41, "Cover_Rate": 0.33884297520661155} {"Template_token": ["", "void", "EmitMappingSymbol", "(", "StringRef", "Name", ")", "{", "MCSymbol", "*", "Start", "=", "getContext", "(", ")", ".", "createTempSymbol", "(", ")", ";", "EmitLabel", "(", "Start", ")", ";", "auto", "*", "Symbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", "+", "", "+", "Twine", "(", "MappingSymbolCounter", "++", ")", ")", ")", ";", "getAssembler", "(", ")", ".", "registerSymbol", "(", "*", "Symbol", ")", ";", "Symbol", "->", "setType", "(", "ELF", "::", "STT_NOTYPE", ")", ";", "Symbol", "->", "setBinding", "(", "ELF", "::", "STB_LOCAL", ")", ";", "Symbol", "->", "setExternal", "(", "false", ")", ";", "AssignSection", "(", "Symbol", ",", "getCurrentSection", "(", ")", ".", "first", ")", ";", "const", "MCExpr", "*", "Value", "=", "MCSymbolRefExpr", "::", "create", "(", "Start", ",", "getContext", "(", ")", ")", ";", "Symbol", "->", "setVariableValue", "(", "Value", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer44", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71395, "Length": 121, "Cover_Rate": 1.0} {"Template_token": ["", "void", "EmitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "const", "SMLoc", "&", "Loc", ")", "override", "{"], "ground_truth": ["if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast_or_null", "<", "MCSymbolRefExpr", ">", "(", "Value", ")", ")", "if", "(", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK__SBREL", "&&", "!", "(", "Size", "==", "", ")", ")", "getContext", "(", ")", ".", "reportFatalError", "(", "Loc", ",", "", ")", ";"], "File": "ARMELFStreamer44", "Func": "EmitValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71398, "Length": 63, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "void", "EmitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "const", "SMLoc", "&", "Loc", ")", "override", "{", "if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast_or_null", "<", "MCSymbolRefExpr", ">", "(", "Value", ")", ")", "if", "(", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK__SBREL", "&&", "!", "(", "Size", "==", "", ")", ")", "getContext", "(", ")", ".", "reportFatalError", "(", "Loc", ",", "", ")", ";", "EmitDataMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitValueImpl", "(", "Value", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer44", "Func": "EmitValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71399, "Length": 77, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "AttributeSection", ")", "{", "Streamer", ".", "SwitchSection", "(", "AttributeSection", ")", ";", "}", "else", "{", "AttributeSection", "=", "Streamer", ".", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT__ATTRIBUTES", ",", "", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "Streamer", ".", "SwitchSection", "(", "AttributeSection", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "}", "const", "size_t", "VendorHeaderSize", "=", "", "+", "CurrentVendor", ".", "size", "(", ")", "+", "", ";", "const", "size_t", "TagHeaderSize", "=", "", "+", "", ";", "const", "size_t", "ContentsSize", "=", "calculateContentSize", "(", ")", ";", "Streamer", ".", "EmitIntValue", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{"], "ground_truth": ["AttributeItem", "item", "=", "Contents", "[", "i", "]", ";"], "File": "ARMELFStreamer50", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71400, "Length": 163, "Cover_Rate": 0.46839080459770116} {"Template_token": ["", "AttributeSection", "=", "Streamer", ".", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT__ATTRIBUTES", ",", "", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "Streamer", ".", "SwitchSection", "(", "AttributeSection", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "}", "const", "size_t", "VendorHeaderSize", "=", "", "+", "CurrentVendor", ".", "size", "(", ")", "+", "", ";", "const", "size_t", "TagHeaderSize", "=", "", "+", "", ";", "const", "size_t", "ContentsSize", "=", "calculateContentSize", "(", ")", ";", "Streamer", ".", "EmitIntValue", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItem", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ")", ";", "switch", "(", "item", ".", "Type", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AttributeItem", "::", "NumericAttribute", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMELFStreamer50", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71401, "Length": 187, "Cover_Rate": 0.5373563218390804} {"Template_token": ["", "S", ".", "setAttributeItem", "(", "CPU_name", ",", "", "(", "Arch", ")", ",", "false", ")", ";", "if", "(", "EmittedArch", "==", "", "::", "INVALID", ")", "S", ".", "setAttributeItem", "(", "CPU_arch", ",", "", "(", "Arch", ")", ",", "false", ")", ";", "else", "S", ".", "setAttributeItem", "(", "CPU_arch", ",", "", "(", "EmittedArch", ")", ",", "false", ")", ";", "switch", "(", "Arch", ")", "{", "case", "", "::", "V2", ":", "case", "", "::", "V2A", ":", "case", "", "::", "V3", ":", "case", "", "::", "V3M", ":", "case", "", "::", "V4", ":", "S", ".", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", "::", "V4T", ":", "case", "", "::", "V5T", ":", "case", "", "::", "XSCALE", ":", "case", "", "::", "V5TE", ":", "case", "", "::", "V6", ":", "S", ".", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", "::", "V6T2", ":", "S", ".", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V6K", ":", "case", "", "::", "V6KZ", ":", "S", ".", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZ", ",", "false", ")", ";", "break", ";", "case", "", "::", "V6M", ":", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMELFStreamer51", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71402, "Length": 235, "Cover_Rate": 0.3555219364599092} {"Template_token": ["", "case", "", "::", "V8_5A", ":", "case", "", "::", "V8_6A", ":", "S", ".", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "MPextension_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZVirtualization", ",", "false", ")", ";", "break", ";", "case", "", "::", "V8MBaseline", ":", "case", "", "::", "V8MMainline", ":", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumbDerived", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "break", ";", "case", "", "::", "IWMMXT", ":", "S", ".", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv1", ",", "false", ")", ";", "break", ";", "case", "", "::", "IWMMXT2", ":", "S", ".", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv2", ",", "false", ")", ";", "break", ";", "default", ":", "report_fatal_error", "(", "", "+", "Twine", "(", "", "(", "Arch", ")", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer51", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71403, "Length": 199, "Cover_Rate": 0.3010590015128593} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCTargetStreamer", "*", "TargetStreamer", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "IsThumb", ")", ":", "MCELFStreamer", "(", "Context", ",", "TargetStreamer", ",", "TAB", ",", "OS", ",", "Emitter", ")", ",", "IsThumb", "(", "IsThumb", ")", ",", "MappingSymbolCounter", "(", "", ")", ",", "LastEMS", "(", "EMS_None", ")", "{", "Reset", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer52", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71404, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "TargetAsmStreamer", "::", "TargetAsmStreamer", "(", "formatted_raw_ostream", "&", "OS", ",", "MCInstPrinter", "&", "InstPrinter", ")", ":", "OS", "(", "OS", ")", ",", "InstPrinter", "(", "InstPrinter", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer52", "Func": "ARMTargetAsmStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71406, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "TargetAsmStreamer", "::", "TargetAsmStreamer", "(", "formatted_raw_ostream", "&", "OS", ",", "MCInstPrinter", "&", "InstPrinter", ")", ":", "OS", "(", "OS", ")", ",", "InstPrinter", "(", "InstPrinter", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer52", "Func": "ARMTargetAsmStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71407, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "TargetELFStreamer", "(", ")", ":", "TargetStreamer", "(", ")", ",", "CurrentVendor", "(", "", ")", ",", "FPU", "(", "", ")", ",", "AttributeSection", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer52", "Func": "ARMTargetELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71408, "Length": 24, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "TargetELFStreamer", "(", ")", ":", "TargetStreamer", "(", ")", ",", "CurrentVendor", "(", "", ")", ",", "FPU", "(", "", ")", ",", "AttributeSection", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer52", "Func": "ARMTargetELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71409, "Length": 24, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "AttributeItem", "item", "=", "Contents", "[", "i", "]", ";", "switch", "(", "item", ".", "Type", ")", "{", "case", "AttributeItem", "::", "HiddenAttribute", ":", "break", ";", "case", "AttributeItem", "::", "NumericAttribute", ":"], "ground_truth": ["Result", "+=", "getULEBSize", "(", "item", ".", "Tag", ")", ";"], "File": "ARMELFStreamer52", "Func": "calculateContentSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71410, "Length": 36, "Cover_Rate": 0.3185840707964602} {"Template_token": ["", "TargetELFStreamer", "*", "TS", "=", "new", "TargetELFStreamer", "(", ")", ";", "ELFStreamer", "*", "S", "=", "new", "ELFStreamer", "(", "Context", ",", "TS", ",", "TAB", ",", "OS", ",", "Emitter", ",", "IsThumb", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";"], "ground_truth": ["if", "(", "NoExecStack", ")", "S", "->", "getAssembler", "(", ")", ".", "setNoExecStack", "(", "true", ")", ";"], "File": "ARMELFStreamer52", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71411, "Length": 72, "Cover_Rate": 0.6792452830188679} {"Template_token": ["", "S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";"], "ground_truth": ["if", "(", "NoExecStack", ")", "S", "->", "getAssembler", "(", ")", ".", "setNoExecStack", "(", "true", ")", ";"], "File": "ARMELFStreamer52", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71412, "Length": 43, "Cover_Rate": 0.4056603773584906} {"Template_token": ["", "return", "llvm", "::", "createAsmStreamer", "(", "Ctx", ",", "S", ",", "OS", ",", "isVerboseAsm", ",", "useLoc", ",", "useCFI", ",", "useDwarfDirectory", ",", "InstPrint", ",", "CE", ",", "TAB", ",", "ShowInst", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer52", "Func": "createMCAsmStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71413, "Length": 29, "Cover_Rate": 0.35365853658536583} {"Template_token": ["", "OS", "<<", "", "<<", "Attribute", "<<", "", "<<", "Twine", "(", "Value", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer52", "Func": "emitAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71415, "Length": 16, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "OS", "<<", "", "<<", "Attribute", "<<", "", "<<", "Twine", "(", "Value", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer52", "Func": "emitAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71416, "Length": 16, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "if", "(", "PersonalityIndex", "<", "NUM_PERSONALITY_INDEX", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "EXIDX_CANTUNWIND", ",", "", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{"], "ground_truth": ["const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";"], "File": "ARMELFStreamer52", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71417, "Length": 80, "Cover_Rate": 0.42780748663101603} {"Template_token": ["", "if", "(", "!", "ExTab", "&&", "!", "CantUnwind", ")", "FlushUnwindOpcodes", "(", "true", ")", ";", "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "<", "NUM_PERSONALITY_INDEX", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "EXIDX_CANTUNWIND", ",", "", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", "", ")", ";", "}", "else", "{", "assert", "(", "PersonalityIndex", "==", "AEABI_UNWIND_CPP_PR0", "&&", "", ")", ";", "assert", "(", "Opcodes", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "EmitBytes", "(", "StringRef", "(", "reinterpret_cast", "<", "const", "char", "*", ">", "(", "Opcodes", ".", "data", "(", ")", ")", ",", "Opcodes", ".", "size", "(", ")", ")", ")", ";", "}"], "ground_truth": ["SwitchSection", "(", "&", "FnStart", "->", "getSection", "(", ")", ")", ";"], "File": "ARMELFStreamer52", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71418, "Length": 168, "Cover_Rate": 0.8983957219251337} {"Template_token": ["", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMELFStreamer52", "Func": "emitFPUDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71419, "Length": 79, "Cover_Rate": 0.30739299610894943} {"Template_token": ["", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMELFStreamer52", "Func": "emitFPUDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71420, "Length": 113, "Cover_Rate": 0.4396887159533074} {"Template_token": ["", "switch", "(", "Attribute", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OS", "<<", "", "<<", "String", ".", "lower", "(", ")", "<<", "", ";"], "ground_truth": ["break", ";"], "File": "ARMELFStreamer52", "Func": "emitTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71421, "Length": 29, "Cover_Rate": 0.6444444444444445} {"Template_token": ["", "}", "const", "size_t", "VendorHeaderSize", "=", "", "+", "CurrentVendor", ".", "size", "(", ")", "+", "", ";", "const", "size_t", "TagHeaderSize", "=", "", "+", "", ";", "const", "size_t", "ContentsSize", "=", "calculateContentSize", "(", ")", ";", "Streamer", ".", "EmitIntValue", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItem", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ")", ";"], "ground_truth": ["switch", "(", "item", ".", "Type", ")", "{"], "File": "ARMELFStreamer52", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71422, "Length": 123, "Cover_Rate": 0.4019607843137255} {"Template_token": ["", "void", "ELFStreamer", "::", "FinishImpl", "(", ")", "{", "MCTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";"], "ground_truth": ["TargetStreamer", "&", "ATS", "=", "static_cast", "<", "TargetStreamer", "&", ">", "(", "TS", ")", ";"], "File": "ARMELFStreamer52", "Func": "FinishImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71423, "Length": 28, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "ATS", ".", "finishAttributeSection", "(", ")", ";", "MCELFStreamer", "::", "FinishImpl", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer52", "Func": "FinishImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71424, "Length": 13, "Cover_Rate": 0.3170731707317073} {"Template_token": ["", "ELFStreamer", "*", "S", "=", "static_cast", "<", "ELFStreamer", "*", ">", "(", "Streamer", ")", ";", "return", "*", "S", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer52", "Func": "getStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71425, "Length": 18, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "size_t", "Size", "=", "", ";", "do", "{", "Value", ">>=", "", ";"], "ground_truth": ["Size", "+=", "sizeof", "(", "int8_t", ")", ";"], "File": "ARMELFStreamer52", "Func": "getULEBSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71427, "Length": 18, "Cover_Rate": 0.5} {"Template_token": ["", "void", "setAttributeItem", "(", "unsigned", "Attribute", ",", "StringRef", "Value", ",", "bool", "OverwriteExisting", ")", "{", "if", "(", "AttributeItem", "*", "Item", "=", "getAttributeItem", "(", "Attribute", ")", ")", "{", "if", "(", "!", "OverwriteExisting", ")", "return", ";", "Item", "->", "StringValue", "=", "Value", ";", "return", ";", "}", "AttributeItem", "Item", "=", "{", "AttributeItem", "::", "TextAttribute", ",", "Attribute", ",", "", ",", "Value", "}", ";", "Contents", ".", "push_back", "(", "Item", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer52", "Func": "setAttributeItem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71428, "Length": 64, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "FnSecName", "!=", "", ")", "{", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSymbolELF", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ";", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";"], "ground_truth": ["MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "static_cast", "<", "const", "MCSymbolELF", "*", ">", "(", "FnSection", ".", "getBeginSymbol", "(", ")", ")", ")", ";"], "File": "ARMELFStreamer53", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71429, "Length": 74, "Cover_Rate": 0.4805194805194805} {"Template_token": ["", "void", "ChangeSection", "(", "MCSection", "*", "Section", ",", "const", "MCExpr", "*", "Subsection", ")", "override", "{"], "ground_truth": ["LastMappingSymbols", "[", "getPreviousSection", "(", ")", ".", "first", "]", "=", "std", "::", "move", "(", "LastEMSInfo", ")", ";"], "File": "ARMELFStreamer54", "Func": "ChangeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71430, "Length": 30, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "if", "(", "FnSecName", "!=", "", ")", "{", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSymbolELF", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ";", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "static_cast", "<", "const", "MCSymbolELF", "*", ">", "(", "&", "Fn", ")", ")", ";", "assert", "(", "EHSection", "&&", "", ")", ";", "SwitchSection", "(", "EHSection", ")", ";", "emitCodeAlignment", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer62", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71431, "Length": 89, "Cover_Rate": 0.5894039735099338} {"Template_token": ["", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "static_cast", "<", "const", "MCSymbolELF", "*", ">", "(", "&", "Fn", ")", ")", ";", "assert", "(", "EHSection", "&&", "", ")", ";", "SwitchSection", "(", "EHSection", ")", ";", "emitCodeAlignment", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer62", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71432, "Length": 56, "Cover_Rate": 0.3708609271523179} {"Template_token": ["", "if", "(", "!", "ExTab", "&&", "!", "CantUnwind", ")", "FlushUnwindOpcodes", "(", "true", ")", ";", "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "<", "NUM_PERSONALITY_INDEX", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "EXIDX_CANTUNWIND", ",", "", ",", "", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", "", ",", "", ")", ";", "}", "else", "{", "assert", "(", "PersonalityIndex", "==", "AEABI_UNWIND_CPP_PR0", "&&", "", ")", ";", "assert", "(", "Opcodes", ".", "size", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["EmitBytes", "(", "StringRef", "(", "reinterpret_cast", "<", "const", "char", "*", ">", "(", "Opcodes", ".", "data", "(", ")", ")", ",", "Opcodes", ".", "size", "(", ")", ")", ",", "", ")", ";"], "File": "ARMELFStreamer63", "Func": "EmitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71433, "Length": 165, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "EmitValue", "(", "ExTabEntryRef", ",", "", ",", "", ")", ";", "}", "else", "{", "assert", "(", "PersonalityIndex", "==", "AEABI_UNWIND_CPP_PR0", "&&", "", ")", ";", "assert", "(", "Opcodes", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "EmitBytes", "(", "StringRef", "(", "reinterpret_cast", "<", "const", "char", "*", ">", "(", "Opcodes", ".", "data", "(", ")", ")", ",", "Opcodes", ".", "size", "(", ")", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer63", "Func": "EmitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71434, "Length": 63, "Cover_Rate": 0.3230769230769231} {"Template_token": ["", "assert", "(", "!", "ExTab", ")", ";", "ExTab", "=", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "EmitLabel", "(", "ExTab", ")", ";", "if", "(", "Personality", ")", "{", "const", "MCSymbolRefExpr", "*", "PersonalityRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "Personality", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "PersonalityRef", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer63", "Func": "FlushUnwindOpcodes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71435, "Length": 56, "Cover_Rate": 0.3236994219653179} {"Template_token": ["", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "&", "FnSection", ")", ";", "assert", "(", "EHSection", "&&", "", ")", ";"], "ground_truth": ["SwitchSection", "(", "EHSection", ")", ";"], "File": "ARMELFStreamer64", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71436, "Length": 52, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZ", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "setAttributeItem", "(", "MPextension_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZVirtualization", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv1", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv2", ",", "false", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMELFStreamer", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71437, "Length": 354, "Cover_Rate": 0.7254098360655737} {"Template_token": ["", "void", "EmitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "SMLoc", "Loc", ")", "override", "{"], "ground_truth": ["if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast_or_null", "<", "MCSymbolRefExpr", ">", "(", "Value", ")", ")", "if", "(", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK__SBREL", "&&", "!", "(", "Size", "==", "", ")", ")", "getContext", "(", ")", ".", "reportFatalError", "(", "Loc", ",", "", ")", ";"], "File": "ARMELFStreamer", "Func": "EmitValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71438, "Length": 61, "Cover_Rate": 0.8133333333333334} {"Template_token": ["", "SwitchToEHSection", "(", "", ",", "ELF", "::", "SHT__EXIDX", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_LINK_ORDER", ",", "SectionKind", "::", "getDataRel", "(", ")", ",", "FnStart", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer", "Func": "SwitchToExIdxSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71439, "Length": 26, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "SwitchToEHSection", "(", "", ",", "ELF", "::", "SHT__EXIDX", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_LINK_ORDER", ",", "SectionKind", "::", "getDataRel", "(", ")", ",", "FnStart", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer", "Func": "SwitchToExIdxSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71440, "Length": 26, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "SwitchToEHSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel", "(", ")", ",", "FnStart", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer", "Func": "SwitchToExTabSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71442, "Length": 22, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "unsigned", "ELFWriterInfo", "::", "getRelocationType", "(", "unsigned", "MachineRelTy", ")", "const", "{", "switch", "(", "MachineRelTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "", "&&", "", ")", ";", "return", "", ";", "case", "", ":", "return", "ELF", "::", "R__CALL", ";", "case", "", ":", "return", "ELF", "::", "R__MOVT_ABS", ";", "case", "", ":", "return", "ELF", "::", "R__MOVW_ABS_NC", ";"], "ground_truth": ["default", ":"], "File": "ARMELFWriterInfo1", "Func": "getRelocationType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71443, "Length": 72, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "case", "", ":", "assert", "(", "", "&&", "", ")", ";", "return", "", ";", "case", "", ":", "return", "ELF", "::", "R__CALL", ";", "case", "", ":", "return", "ELF", "::", "R__MOVT_ABS", ";", "case", "", ":", "return", "ELF", "::", "R__MOVW_ABS_NC", ";"], "ground_truth": ["default", ":"], "File": "ARMELFWriterInfo1", "Func": "getRelocationType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71444, "Length": 39, "Cover_Rate": 0.3939393939393939} {"Template_token": ["", "virtual", "bool", "hasRelocationAddend", "(", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMELFWriterInfo1", "Func": "hasRelocationAddend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71445, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMELFWriterInfo1", "Func": "hasRelocationAddend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71446, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "long", "int", "ELFWriterInfo", "::", "computeRelocation", "(", "unsigned", "SymOffset", ",", "unsigned", "RelOffset", ",", "unsigned", "RelTy", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "", "", ")", ";"], "File": "ARMELFWriterInfo2", "Func": "computeRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71447, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "unsigned", "ELFWriterInfo", "::", "getAbsoluteLabelMachineRelTy", "(", ")", "const", "{", "llvm_unreachable", "(", "", "", ")", ";"], "ground_truth": ["}"], "File": "ARMELFWriterInfo2", "Func": "getAbsoluteLabelMachineRelTy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71449, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "long", "int", "ELFWriterInfo", "::", "getDefaultAddendForRelTy", "(", "unsigned", "RelTy", ",", "long", "int", "Modifier", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "", "", ")", ";"], "File": "ARMELFWriterInfo2", "Func": "getDefaultAddendForRelTy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71450, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "long", "int", "ELFWriterInfo", "::", "getDefaultAddendForRelTy", "(", "unsigned", "RelTy", ",", "long", "int", "Modifier", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "", "", ")", ";"], "File": "ARMELFWriterInfo2", "Func": "getDefaultAddendForRelTy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71451, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "ELF", "::", "R__CALL", ";", "case", "", ":", "return", "ELF", "::", "R__MOVT_ABS", ";"], "ground_truth": ["case", "", ":", "return", "ELF", "::", "R__MOVW_ABS_NC", ";"], "File": "ARMELFWriterInfo2", "Func": "getRelocationType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71452, "Length": 38, "Cover_Rate": 0.40425531914893614} {"Template_token": ["", "switch", "(", "MachineRelTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMELFWriterInfo2", "Func": "getRelocationType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71453, "Length": 31, "Cover_Rate": 0.32978723404255317} {"Template_token": ["", "unsigned", "ELFWriterInfo", "::", "getRelocationTySize", "(", "unsigned", "RelTy", ")", "const", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMELFWriterInfo2", "Func": "getRelocationTySize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71454, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "ELFWriterInfo", "::", "getRelocationTySize", "(", "unsigned", "RelTy", ")", "const", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMELFWriterInfo2", "Func": "getRelocationTySize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71455, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMELFWriterInfo2", "Func": "isPCRelativeRel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71457, "Length": 6, "Cover_Rate": 0.375} {"Template_token": ["", "ELFWriterInfo", "::", "ELFWriterInfo", "(", "TargetMachine", "&", "TM", ")", ":", "TargetELFWriterInfo", "(", "TM", ".", "getTargetData", "(", ")", "->", "getPointerSizeInBits", "(", ")", "==", "", ",", "TM", ".", "getTargetData", "(", ")", "->", "isLittleEndian", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMELFWriterInfo", "Func": "ARMELFWriterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71458, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "ELFWriterInfo", "::", "ELFWriterInfo", "(", "TargetMachine", "&", "TM", ")", ":", "TargetELFWriterInfo", "(", "TM", ".", "getTargetData", "(", ")", "->", "getPointerSizeInBits", "(", ")", "==", "", ",", "TM", ".", "getTargetData", "(", ")", "->", "isLittleEndian", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMELFWriterInfo", "Func": "ARMELFWriterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71459, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "long", "int", "ELFWriterInfo", "::", "computeRelocation", "(", "unsigned", "SymOffset", ",", "unsigned", "RelOffset", ",", "unsigned", "RelTy", ")", "const", "{", "assert", "(", "", "&&", "", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMELFWriterInfo", "Func": "computeRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71460, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "", "&&", "", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMELFWriterInfo", "Func": "computeRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71461, "Length": 10, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "assert", "(", "", "&&", "", ")", ";", "break", ";", "case", "", ":", "return", "ELF", "::", "R__CALL", ";", "break", ";", "case", "", ":", "return", "ELF", "::", "R__MOVT_ABS", ";", "break", ";"], "ground_truth": ["case", "", ":", "return", "ELF", "::", "R__MOVW_ABS_NC", ";", "break", ";"], "File": "ARMELFWriterInfo", "Func": "getRelocationType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71464, "Length": 39, "Cover_Rate": 0.3577981651376147} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "", "&&", "", ")", ";", "break", ";", "case", "", ":", "return", "ELF", "::", "R__CALL", ";", "break", ";", "case", "", ":", "return", "ELF", "::", "R__MOVT_ABS", ";", "break", ";", "case", "", ":", "return", "ELF", "::", "R__MOVW_ABS_NC", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "ARMELFWriterInfo", "Func": "getRelocationType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71465, "Length": 56, "Cover_Rate": 0.5137614678899083} {"Template_token": ["", "assert", "(", "", "&&", "", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMELFWriterInfo", "Func": "getRelocationTySize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71466, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "ELFWriterInfo", "::", "~", "ELFWriterInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMELFWriterInfo", "Func": "~ARMELFWriterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71469, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "ELFWriterInfo", "::", "~", "ELFWriterInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMELFWriterInfo", "Func": "~ARMELFWriterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71470, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "pConfig", ".", "targets", "(", ")", ".", "triple", "(", ")", ".", "isOSWindows", "(", ")", ")", "{", "assert", "(", "", "&&", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMEmulation", "Func": "emulateARMLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71471, "Length": 31, "Cover_Rate": 0.4025974025974026} {"Template_token": ["", "pConfig", ".", "attribute", "(", ")", ".", "constraint", "(", ")", ".", "enableAsNeeded", "(", ")", ";", "pConfig", ".", "attribute", "(", ")", ".", "constraint", "(", ")", ".", "setSharedSystem", "(", ")", ";", "pConfig", ".", "attribute", "(", ")", ".", "predefined", "(", ")", ".", "unsetWholeArchive", "(", ")", ";", "pConfig", ".", "attribute", "(", ")", ".", "predefined", "(", ")", ".", "unsetAsNeeded", "(", ")", ";", "pConfig", ".", "attribute", "(", ")", ".", "predefined", "(", ")", ".", "setDynamic", "(", ")", ";", "if", "(", "pConfig", ".", "options", "(", ")", ".", "getScriptList", "(", ")", ".", "empty", "(", ")", "&&", "pConfig", ".", "codeGenType", "(", ")", "!=", "LinkerConfig", "::", "Object", ")", "{", "pScript", ".", "sectionMap", "(", ")", ".", "insert", "(", "", ",", "", ")", ";", "pScript", ".", "sectionMap", "(", ")", ".", "insert", "(", "", ",", "", ")", ";", "pScript", ".", "sectionMap", "(", ")", ".", "insert", "(", "", ",", "", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMEmulation", "Func": "MCLDEmulateARMELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71472, "Length": 140, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "void", "MCLDInitializeEmulation", "(", ")", "{", "mcld", "::", "TargetRegistry", "::", "RegisterEmulation", "(", "mcld", "::", "TheTarget", ",", "mcld", "::", "emulateLD", ")", ";", "mcld", "::", "TargetRegistry", "::", "RegisterEmulation", "(", "mcld", "::", "TheThumbTarget", ",", "mcld", "::", "emulateLD", ")", ";"], "ground_truth": ["}"], "File": "ARMEmulation", "Func": "MCLDInitializeARMEmulation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71474, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "ExSectionTuple", "(", ")", ":", "m_pTextSection", "(", "NULL", ")", ",", "m_pExIdxSection", "(", "NULL", ")", "{"], "ground_truth": ["}"], "File": "ARMException", "Func": "ARMExSectionTuple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71475, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "ExSectionTuple", "(", ")", ":", "m_pTextSection", "(", "NULL", ")", ",", "m_pExIdxSection", "(", "NULL", ")", "{"], "ground_truth": ["}"], "File": "ARMException", "Func": "ARMExSectionTuple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71476, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "const_iterator", "begin", "(", ")", "const", "{", "return", "m_SectToExData", ".", "begin", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMException", "Func": "begin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71477, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "", "it", "=", "exMap", "->", "begin", "(", ")", ";", "", "end", "=", "exMap", "->", "end", "(", ")", ";", "while", "(", "it", "!=", "end", ")", "{", "ExSectionTuple", "*", "exTuple", "=", "it", "->", "second", ".", "get", "(", ")", ";", "LDSection", "*", "const", "text", "=", "exTuple", "->", "getTextSection", "(", ")", ";", "LDSection", "*", "const", "exIdx", "=", "exTuple", "->", "getExIdxSection", "(", ")", ";", "if", "(", "(", "text", "->", "kind", "(", ")", "==", "LDFileFormat", "::", "Ignore", ")", "||", "(", "text", "->", "kind", "(", ")", "==", "LDFileFormat", "::", "Folded", ")", ")", "{", "exIdx", "->", "setKind", "(", "LDFileFormat", "::", "Ignore", ")", ";", "", "deadIt", "=", "it", "++", ";", "exMap", "->", "erase", "(", "deadIt", ")", ";", "continue", ";", "}", "RegionFragment", "*", "textFrag", "=", "findRegionFragment", "(", "*", "text", ")", ";", "RegionFragment", "*", "exIdxFrag", "=", "findRegionFragment", "(", "*", "exIdx", ")", ";", "exTuple", "->", "setTextFragment", "(", "textFrag", ")", ";", "exTuple", "->", "setExIdxFragment", "(", "exIdxFrag", ")", ";", "if", "(", "exIdxFrag", "==", "NULL", ")", "{", "", "deadIt", "=", "it", "++", ";", "exMap", "->", "erase", "(", "deadIt", ")", ";", "continue", ";", "}", "++", "it", ";", "}", "return", "exMap", ";"], "ground_truth": ["}"], "File": "ARMException", "Func": "create", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71479, "Length": 176, "Cover_Rate": 0.5222551928783383} {"Template_token": ["", "ExSectionTuple", "*", "exTuple", "=", "it", "->", "second", ".", "get", "(", ")", ";", "LDSection", "*", "const", "text", "=", "exTuple", "->", "getTextSection", "(", ")", ";", "LDSection", "*", "const", "exIdx", "=", "exTuple", "->", "getExIdxSection", "(", ")", ";", "if", "(", "(", "text", "->", "kind", "(", ")", "==", "LDFileFormat", "::", "Ignore", ")", "||", "(", "text", "->", "kind", "(", ")", "==", "LDFileFormat", "::", "Folded", ")", ")", "{", "exIdx", "->", "setKind", "(", "LDFileFormat", "::", "Ignore", ")", ";", "", "deadIt", "=", "it", "++", ";", "exMap", "->", "erase", "(", "deadIt", ")", ";", "continue", ";", "}", "RegionFragment", "*", "textFrag", "=", "findRegionFragment", "(", "*", "text", ")", ";", "RegionFragment", "*", "exIdxFrag", "=", "findRegionFragment", "(", "*", "exIdx", ")", ";", "exTuple", "->", "setTextFragment", "(", "textFrag", ")", ";", "exTuple", "->", "setExIdxFragment", "(", "exIdxFrag", ")", ";", "if", "(", "exIdxFrag", "==", "NULL", ")", "{"], "ground_truth": ["", "deadIt", "=", "it", "++", ";"], "File": "ARMException", "Func": "create", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71480, "Length": 133, "Cover_Rate": 0.39465875370919884} {"Template_token": ["", "const_iterator", "end", "(", ")", "const", "{", "return", "m_SectToExData", ".", "end", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMException", "Func": "end", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71482, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "m_SectToExData", ".", "erase", "(", "it", ")", ";"], "ground_truth": ["}"], "File": "ARMException", "Func": "erase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71484, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "for", "(", "SectionData", "::", "iterator", "it", "=", "sectData", "->", "begin", "(", ")", ",", "end", "=", "sectData", "->", "end", "(", ")", ";", "it", "!=", "end", ";", "++", "it", ")", "{", "if", "(", "it", "->", "getKind", "(", ")", "==", "Fragment", "::", "Region", ")", "{", "return", "static_cast", "<", "RegionFragment", "*", ">", "(", "&", "*", "it", ")", ";"], "ground_truth": ["}"], "File": "ARMException", "Func": "findRegionFragment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71485, "Length": 55, "Cover_Rate": 0.6875} {"Template_token": ["", "SectMap", "::", "const_iterator", "it", "=", "m_SectToExData", ".", "find", "(", "&", "pSect", ")", ";", "if", "(", "it", "==", "m_SectToExData", ".", "end", "(", ")", ")", "{", "return", "NULL", ";", "}", "return", "it", "->", "second", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMException", "Func": "getByExSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71486, "Length": 38, "Cover_Rate": 0.6031746031746031} {"Template_token": ["", "SectMap", "::", "const_iterator", "it", "=", "m_SectToExData", ".", "find", "(", "&", "pSect", ")", ";", "if", "(", "it", "==", "m_SectToExData", ".", "end", "(", ")", ")", "{"], "ground_truth": ["return", "NULL", ";"], "File": "ARMException", "Func": "getByExSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71487, "Length": 27, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "m_pExIdxFragment", ";"], "ground_truth": ["}"], "File": "ARMException", "Func": "getExIdxFragment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71488, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "RegionFragment", "*", "getExIdxFragment", "(", ")", "const", "{"], "ground_truth": ["return", "m_pExIdxFragment", ";"], "File": "ARMException", "Func": "getExIdxFragment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71489, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "LDSection", "*", "getExIdxSection", "(", ")", "const", "{", "return", "m_pExIdxSection", ";"], "ground_truth": ["}"], "File": "ARMException", "Func": "getExIdxSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71490, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "LDSection", "*", "getExIdxSection", "(", ")", "const", "{", "return", "m_pExIdxSection", ";"], "ground_truth": ["}"], "File": "ARMException", "Func": "getExIdxSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71491, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "it", "==", "m_Inputs", ".", "end", "(", ")", ")", "{", "return", "NULL", ";", "}", "return", "it", "->", "second", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMException", "Func": "getInputMap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71492, "Length": 25, "Cover_Rate": 0.5319148936170213} {"Template_token": ["", "if", "(", "!", "result", ")", "{", "result", ".", "reset", "(", "new", "ExSectionTuple", "(", ")", ")", ";", "}", "return", "result", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMException", "Func": "getOrCreateByExSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71493, "Length": 25, "Cover_Rate": 0.390625} {"Template_token": ["", "return", "m_pTextSection", ";"], "ground_truth": ["}"], "File": "ARMException", "Func": "getTextSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71495, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "if", "(", "it", "==", "m_ExIdxToTuple", ".", "end", "(", ")", ")", "{"], "ground_truth": ["return", "NULL", ";"], "File": "ARMException", "Func": "getTupleByExIdx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71497, "Length": 14, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "void", "setExIdxSection", "(", "LDSection", "*", "pSection", ")", "{", "m_pExIdxSection", "=", "pSection", ";"], "ground_truth": ["}"], "File": "ARMException", "Func": "setExIdxSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71500, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "ExpandPseudo", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts (2)", "Func": "ARMExpandPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71506, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "ExpandPseudo", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts (2)", "Func": "ARMExpandPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71507, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "ExpandPseudo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts (2)", "Func": "createARMExpandPseudoPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71508, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "new", "ExpandPseudo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts (2)", "Func": "createARMExpandPseudoPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71509, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineBasicBlock", "::", "iterator", "NMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "Modified", "|=", "ExpandMI", "(", "MBB", ",", "MBBI", ")", ";", "MBBI", "=", "NMBBI", ";", "}", "return", "Modified", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts (2)", "Func": "ExpandMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71511, "Length": 37, "Cover_Rate": 0.5211267605633803} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineBasicBlock", "::", "iterator", "NMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";"], "ground_truth": ["Modified", "|=", "ExpandMI", "(", "MBB", ",", "MBBI", ")", ";"], "File": "ARMExpandPseudoInsts (2)", "Func": "ExpandMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71512, "Length": 47, "Cover_Rate": 0.6619718309859155} {"Template_token": ["", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "else", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "LO16Opc", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "HI16Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "const", "char", "*", "ES", "=", "MO", ".", "getSymbolName", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";", "break", ";", "}", "default", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "break", ";", "}", "}", "LO16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "HI16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "HI16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "if", "(", "RequiresBundling", ")", "finalizeBundle", "(", "MBB", ",", "LO16", "->", "getIterator", "(", ")", ",", "MBBI", "->", "getIterator", "(", ")", ")", ";", "TransferImpOps", "(", "MI", ",", "LO16", ",", "HI16", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts (2)", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71513, "Length": 363, "Cover_Rate": 0.4630102040816326} {"Template_token": ["", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcOpIdx", "!=", "", ")", "{", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "SrcOpIdx", ")", ";", "MO", ".", "setImplicit", "(", "true", ")", ";"], "ground_truth": ["MIB", ".", "addOperand", "(", "MO", ")", ";"], "File": "ARMExpandPseudoInsts (2)", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71514, "Length": 235, "Cover_Rate": 0.5316742081447964} {"Template_token": ["", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcOpIdx", "!=", "", ")", "{", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "SrcOpIdx", ")", ";", "MO", ".", "setImplicit", "(", "true", ")", ";"], "ground_truth": ["MIB", ".", "addOperand", "(", "MO", ")", ";"], "File": "ARMExpandPseudoInsts (2)", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71515, "Length": 219, "Cover_Rate": 0.49547511312217196} {"Template_token": ["", "NEONRegSpacing", "RegSpc", "=", "(", "NEONRegSpacing", ")", "TableEntry", "->", "RegSpacing", ";", "unsigned", "NumRegs", "=", "TableEntry", "->", "NumRegs", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";"], "ground_truth": ["MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "File": "ARMExpandPseudoInsts (2)", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71516, "Length": 271, "Cover_Rate": 0.6642156862745098} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "IsExt", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "SingleSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", "|", "getKillRegState", "(", "SrcIsKill", ")", ")", ";"], "ground_truth": ["TransferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";"], "File": "ARMExpandPseudoInsts (2)", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71517, "Length": 184, "Cover_Rate": 0.8105726872246696} {"Template_token": ["", "D0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "else", "{", "assert", "(", "RegSpc", "==", "OddDblSpc", "&&", "", ")", ";", "D0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";"], "ground_truth": ["D1", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";"], "File": "ARMExpandPseudoInsts (2)", "Func": "GetDSubRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71518, "Length": 78, "Cover_Rate": 0.3577981651376147} {"Template_token": ["", "D0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "else", "{", "assert", "(", "RegSpc", "==", "OddDblSpc", "&&", "", ")", ";", "D0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts (2)", "Func": "GetDSubRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71519, "Length": 101, "Cover_Rate": 0.463302752293578} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts (2)", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71520, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "case", "MachineOperand", "::", "MO_Register", ":", "case", "MachineOperand", "::", "MO_Immediate", ":", "case", "MachineOperand", "::", "MO_CImmediate", ":", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_FrameIndex", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_TargetIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "case", "MachineOperand", "::", "MO_RegisterLiveOut", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_Metadata", ":"], "ground_truth": ["case", "MachineOperand", "::", "MO_MCSymbol", ":"], "File": "ARMExpandPseudoInsts (2)", "Func": "IsAnAddressOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71521, "Length": 95, "Cover_Rate": 0.7196969696969697} {"Template_token": ["", "case", "MachineOperand", "::", "MO_Immediate", ":", "case", "MachineOperand", "::", "MO_CImmediate", ":", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_FrameIndex", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_TargetIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":"], "ground_truth": ["case", "MachineOperand", "::", "MO_GlobalAddress", ":"], "File": "ARMExpandPseudoInsts (2)", "Func": "IsAnAddressOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71522, "Length": 59, "Cover_Rate": 0.44696969696969696} {"Template_token": ["", "assert", "(", "std", "::", "is_sorted", "(", "std", "::", "begin", "(", "NEONLdStTable", ")", ",", "std", "::", "end", "(", "NEONLdStTable", ")", ")", "&&", "", ")", ";", "TableChecked", "=", "true", ";", "}"], "ground_truth": ["auto", "I", "=", "std", "::", "lower_bound", "(", "std", "::", "begin", "(", "NEONLdStTable", ")", ",", "std", "::", "end", "(", "NEONLdStTable", ")", ",", "Opcode", ")", ";"], "File": "ARMExpandPseudoInsts (2)", "Func": "LookupNEONLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71523, "Length": 53, "Cover_Rate": 0.5353535353535354} {"Template_token": ["", "auto", "I", "=", "std", "::", "lower_bound", "(", "std", "::", "begin", "(", "NEONLdStTable", ")", ",", "std", "::", "end", "(", "NEONLdStTable", ")", ",", "Opcode", ")", ";", "if", "(", "I", "!=", "std", "::", "end", "(", "NEONLdStTable", ")", "&&", "I", "->", "PseudoOpc", "==", "Opcode", ")", "return", "I", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMExpandPseudoInsts (2)", "Func": "LookupNEONLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71524, "Length": 47, "Cover_Rate": 0.47474747474747475} {"Template_token": ["", "bool", "ExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*", "MFI", ")", ";", "if", "(", "VerifyPseudo", ")", "MF", ".", "verify", "(", "this", ",", "", ")", ";"], "ground_truth": ["return", "Modified", ";"], "File": "ARMExpandPseudoInsts (2)", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71525, "Length": 111, "Cover_Rate": 0.9910714285714286} {"Template_token": ["", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*", "MFI", ")", ";", "if", "(", "VerifyPseudo", ")", "MF", ".", "verify", "(", "this", ",", "", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts (2)", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71526, "Length": 69, "Cover_Rate": 0.6160714285714286} {"Template_token": ["", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "UseMI", ".", "addOperand", "(", "MO", ")", ";", "else", "DefMI", ".", "addOperand", "(", "MO", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts (2)", "Func": "TransferImpOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71527, "Length": 39, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "unsigned", "DstReg", "=", "", ";", "bool", "DstIsDead", "=", "false", ";", "if", "(", "TableEntry", "->", "IsLoad", ")", "{", "DstIsDead", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isDead", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "ground_truth": ["MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";"], "File": "ARMExpandPseudoInsts11", "Func": "ExpandLaneOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71528, "Length": 219, "Cover_Rate": 0.3686868686868687} {"Template_token": ["", "bool", "ExpandPseudo", "::", "ExpandMBB", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineBasicBlock", "::", "iterator", "NMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "Modified", "|=", "ExpandMI", "(", "MBB", ",", "MBBI", ")", ";"], "ground_truth": ["MBBI", "=", "NMBBI", ";"], "File": "ARMExpandPseudoInsts11", "Func": "ExpandMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71529, "Length": 66, "Cover_Rate": 0.9295774647887324} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "&", "MI", ",", "PredReg", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ";", "bool", "isCC", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "isCC", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "LO16", ",", "HI16", ";", "if", "(", "!", "STI", "->", "hasV6T2Ops", "(", ")", "&&", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ")", "{", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "unsigned", "ImmVal", "=", "(", "unsigned", ")", "MO", ".", "getImm", "(", ")", ";", "unsigned", "SOImmValV1", "=", "", "(", "ImmVal", ")", ";", "unsigned", "SOImmValV2", "=", "", "(", "ImmVal", ")", ";", "LO16", "=", "LO16", ".", "addImm", "(", "SOImmValV1", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "SOImmValV2", ")", ";", "LO16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "HI16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";"], "ground_truth": ["LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMExpandPseudoInsts11", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71531, "Length": 287, "Cover_Rate": 0.4296407185628742} {"Template_token": ["", "return", ";", "}", "unsigned", "LO16Opc", "=", "", ";", "unsigned", "HI16Opc", "=", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "else", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "LO16Opc", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "HI16Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "}", "else", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}"], "ground_truth": ["LO16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";"], "File": "ARMExpandPseudoInsts11", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71532, "Length": 242, "Cover_Rate": 0.36227544910179643} {"Template_token": ["", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "ground_truth": ["if", "(", "SrcOpIdx", "!=", "", ")", "{"], "File": "ARMExpandPseudoInsts11", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71533, "Length": 228, "Cover_Rate": 0.5193621867881549} {"Template_token": ["", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcOpIdx", "!=", "", ")", "{", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "SrcOpIdx", ")", ";", "MO", ".", "setImplicit", "(", "true", ")", ";", "MIB", ".", "addOperand", "(", "MO", ")", ";", "}"], "ground_truth": ["MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "ImplicitDefine", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";"], "File": "ARMExpandPseudoInsts11", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71534, "Length": 293, "Cover_Rate": 0.6674259681093394} {"Template_token": ["", "unsigned", "OpIdx", "=", "", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ")", ";"], "ground_truth": ["if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ")", ";"], "File": "ARMExpandPseudoInsts11", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71535, "Length": 165, "Cover_Rate": 0.4700854700854701} {"Template_token": ["", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "ground_truth": ["if", "(", "SrcIsKill", ")", "MIB", "->", "addRegisterKilled", "(", "SrcReg", ",", "TRI", ",", "true", ")", ";"], "File": "ARMExpandPseudoInsts11", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71536, "Length": 154, "Cover_Rate": 0.43874643874643876} {"Template_token": ["", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "SingleSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ".", "addReg", "(", "D1", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "ground_truth": ["MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "File": "ARMExpandPseudoInsts11", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71537, "Length": 103, "Cover_Rate": 0.39615384615384613} {"Template_token": ["", "void", "ExpandPseudo", "::", "ExpandVTBL", "(", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "Opc", ",", "bool", "IsExt", ",", "unsigned", "NumRegs", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "IsExt", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "SingleSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ".", "addReg", "(", "D1", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ")", ";"], "ground_truth": ["if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ")", ";"], "File": "ARMExpandPseudoInsts11", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71538, "Length": 190, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "}", "const", "NEONLdStTableEntry", "*", "I", "=", "std", "::", "lower_bound", "(", "NEONLdStTable", ",", "NEONLdStTable", "+", "NumEntries", ",", "Opcode", ")", ";", "if", "(", "I", "!=", "NEONLdStTable", "+", "NumEntries", "&&", "I", "->", "PseudoOpc", "==", "Opcode", ")", "return", "I", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts11", "Func": "LookupNEONLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71540, "Length": 40, "Cover_Rate": 0.37383177570093457} {"Template_token": ["", "static", "void", "addExclusiveRegPair", "(", "MachineInstrBuilder", "&", "MIB", ",", "MachineOperand", "&", "Reg", ",", "unsigned", "Flags", ",", "bool", "IsThumb", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "if", "(", "IsThumb", ")", "{", "Register", "RegLo", "=", "TRI", "->", "getSubReg", "(", "Reg", ".", "getReg", "(", ")", ",", "", ")", ";", "Register", "RegHi", "=", "TRI", "->", "getSubReg", "(", "Reg", ".", "getReg", "(", ")", ",", "", ")", ";", "MIB", ".", "addReg", "(", "RegLo", ",", "Flags", ")", ";", "MIB", ".", "addReg", "(", "RegHi", ",", "Flags", ")", ";"], "ground_truth": ["}", "else", "MIB", ".", "addReg", "(", "Reg", ".", "getReg", "(", ")", ",", "Flags", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "addExclusiveRegPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71541, "Length": 94, "Cover_Rate": 0.9494949494949495} {"Template_token": ["", "Register", "RegHi", "=", "TRI", "->", "getSubReg", "(", "Reg", ".", "getReg", "(", ")", ",", "", ")", ";", "MIB", ".", "addReg", "(", "RegLo", ",", "Flags", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "RegHi", ",", "Flags", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "addExclusiveRegPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71542, "Length": 34, "Cover_Rate": 0.3434343434343434} {"Template_token": ["", "if", "(", "LdrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "StrexOp", ")", ",", "TempReg", ")", ".", "addReg", "(", "NewReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "if", "(", "StrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "TempReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";"], "ground_truth": ["StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "ExpandCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71543, "Length": 276, "Cover_Rate": 0.3709677419354839} {"Template_token": ["", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "!", "TableEntry", "->", "IsLoad", ")", "GetDSubRegs", "(", "MO", ".", "getReg", "(", ")", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "unsigned", "SrcFlags", "=", "(", "getUndefRegState", "(", "MO", ".", "isUndef", "(", ")", ")", "|", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D1", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "SrcFlags", ")", ";", "MIB", ".", "addImm", "(", "Lane", ")", ";", "OpIdx", "+=", "", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MO", ".", "setImplicit", "(", "true", ")", ";"], "ground_truth": ["MIB", ".", "add", "(", "MO", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "ExpandLaneOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71544, "Length": 231, "Cover_Rate": 0.37318255250403876} {"Template_token": ["", "}", "else", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "LO16Opc", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "HI16Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "LO16", ".", "setMIFlags", "(", "MIFlags", ")", ";", "HI16", ".", "setMIFlags", "(", "MIFlags", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "const", "char", "*", "ES", "=", "MO", ".", "getSymbolName", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";", "break", ";", "}", "default", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "break", ";", "}", "}", "LO16", ".", "cloneMemRefs", "(", "MI", ")", ";", "HI16", ".", "cloneMemRefs", "(", "MI", ")", ";", "LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "HI16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "if", "(", "RequiresBundling", ")", "finalizeBundle", "(", "MBB", ",", "LO16", "->", "getIterator", "(", ")", ",", "MBBI", "->", "getIterator", "(", ")", ")", ";"], "ground_truth": ["if", "(", "isCC", ")", "LO16", ".", "add", "(", "makeImplicit", "(", "MI", ".", "getOperand", "(", "", ")", ")", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71545, "Length": 352, "Cover_Rate": 0.39819004524886875} {"Template_token": ["", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "{", "const", "MachineOperand", "&", "AM6Offset", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "", "&&", "", "", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "AM6Offset", ")", ";", "}", "}", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "TableEntry", "->", "RealOpc", "!=", "", "&&", "TableEntry", "->", "RealOpc", "!=", "", "&&", "TableEntry", "->", "RealOpc", "!=", "", ")", "{", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", "||", "RegSpc", "==", "SingleLowSpc", "||", "RegSpc", "==", "SingleHighQSpc", "||", "RegSpc", "==", "SingleHighTSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "}", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcOpIdx", "!=", "", ")", "{", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "SrcOpIdx", ")", ";", "MO", ".", "setImplicit", "(", "true", ")", ";", "MIB", ".", "add", "(", "MO", ")", ";", "}", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "ImplicitDefine", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";"], "ground_truth": ["TransferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71546, "Length": 280, "Cover_Rate": 0.39215686274509803} {"Template_token": ["", "unsigned", "OpIdx", "=", "", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "{", "const", "MachineOperand", "&", "AM6Offset", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "", "&&", "", "", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "AM6Offset", ")", ";", "}", "}", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcIsKill", "&&", "!", "SrcIsUndef", ")", "MIB", "->", "addRegisterKilled", "(", "SrcReg", ",", "TRI", ",", "true", ")", ";", "else", "if", "(", "!", "SrcIsUndef", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "TransferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";", "MIB", ".", "cloneMemRefs", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MIB", ".", "getInstr", "(", ")", "->", "dump", "(", ")", ";", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts13", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71547, "Length": 398, "Cover_Rate": 0.7552182163187856} {"Template_token": ["", "MachineOperand", "VdSrc", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "VdSrc", ")", ";", "}", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "SingleSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ";", "MachineOperand", "VmSrc", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "VmSrc", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "ground_truth": ["MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71548, "Length": 127, "Cover_Rate": 0.4601449275362319} {"Template_token": ["", "MIB", ".", "addReg", "(", "D0", ")", ";", "MachineOperand", "VmSrc", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "VmSrc", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", "|", "getKillRegState", "(", "SrcIsKill", ")", ")", ";", "TransferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71549, "Length": 83, "Cover_Rate": 0.3007246376811594} {"Template_token": ["", "}", "else", "if", "(", "RegSpc", "==", "SingleHighTSpc", ")", "{", "D0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "else", "if", "(", "RegSpc", "==", "EvenDblSpc", ")", "{", "D0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "else", "{", "assert", "(", "RegSpc", "==", "OddDblSpc", "&&", "", ")", ";", "D0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";"], "ground_truth": ["D2", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "GetDSubRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71550, "Length": 151, "Cover_Rate": 0.438953488372093} {"Template_token": ["", "}", "else", "if", "(", "RegSpc", "==", "SingleHighTSpc", ")", "{", "D0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "else", "if", "(", "RegSpc", "==", "EvenDblSpc", ")", "{", "D0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "else", "{", "assert", "(", "RegSpc", "==", "OddDblSpc", "&&", "", ")", ";", "D0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";"], "ground_truth": ["D3", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "GetDSubRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71551, "Length": 162, "Cover_Rate": 0.47093023255813954} {"Template_token": ["", "return", "_EXPAND_PSEUDO_NAME", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts13", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71552, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "case", "MachineOperand", "::", "MO_RegisterLiveOut", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_Metadata", ":", "case", "MachineOperand", "::", "MO_MCSymbol", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_CFIIndex", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_IntrinsicID", ":"], "ground_truth": ["case", "MachineOperand", "::", "MO_Predicate", ":"], "File": "ARMExpandPseudoInsts13", "Func": "IsAnAddressOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71554, "Length": 57, "Cover_Rate": 0.375} {"Template_token": ["", "case", "MachineOperand", "::", "MO_CImmediate", ":", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "case", "MachineOperand", "::", "MO_ShuffleMask", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_FrameIndex", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_TargetIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":"], "ground_truth": ["return", "true", ";"], "File": "ARMExpandPseudoInsts13", "Func": "IsAnAddressOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71555, "Length": 67, "Cover_Rate": 0.4407894736842105} {"Template_token": ["", "static", "std", "::", "atomic", "<", "bool", ">", "TableChecked", "(", "false", ")", ";", "if", "(", "!", "TableChecked", ".", "load", "(", "std", "::", "memory_order_relaxed", ")", ")", "{", "assert", "(", "std", "::", "is_sorted", "(", "std", "::", "begin", "(", "NEONLdStTable", ")", ",", "std", "::", "end", "(", "NEONLdStTable", ")", ")", "&&", "", ")", ";", "TableChecked", ".", "store", "(", "true", ",", "std", "::", "memory_order_relaxed", ")", ";", "}"], "ground_truth": ["auto", "I", "=", "llvm", "::", "lower_bound", "(", "NEONLdStTable", ",", "Opcode", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "LookupNEONLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71556, "Length": 73, "Cover_Rate": 0.6822429906542056} {"Template_token": ["", "MachineOperand", "NewMO", "=", "MO", ";", "NewMO", ".", "setImplicit", "(", ")", ";"], "ground_truth": ["return", "NewMO", ";"], "File": "ARMExpandPseudoInsts13", "Func": "makeImplicit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71557, "Length": 14, "Cover_Rate": 0.56} {"Template_token": ["", "static", "MachineOperand", "makeImplicit", "(", "const", "MachineOperand", "&", "MO", ")", "{", "MachineOperand", "NewMO", "=", "MO", ";", "NewMO", ".", "setImplicit", "(", ")", ";"], "ground_truth": ["return", "NewMO", ";"], "File": "ARMExpandPseudoInsts13", "Func": "makeImplicit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71558, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "Desc", ".", "getNumOperands", "(", ")", ",", "e", "=", "OldMI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["const", "MachineOperand", "&", "MO", "=", "OldMI", ".", "getOperand", "(", "i", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "TransferImpOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71559, "Length": 39, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "UseMI", ".", "add", "(", "MO", ")", ";", "else", "DefMI", ".", "add", "(", "MO", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts13", "Func": "TransferImpOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71560, "Length": 39, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "bool", "isCC", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "isCC", "?", "", ":", "", ")", ";", "bool", "RequiresBundling", "=", "STI", "->", "isTargetWindows", "(", ")", "&&", "IsAnAddressOperand", "(", "MO", ")", ";", "MachineInstrBuilder", "LO16", ",", "HI16", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "STI", "->", "hasV6T2Ops", "(", ")", "&&", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ")", "{", "assert", "(", "!", "STI", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "unsigned", "ImmVal", "=", "(", "unsigned", ")", "MO", ".", "getImm", "(", ")", ";", "unsigned", "SOImmValV1", "=", "", "(", "ImmVal", ")", ";", "unsigned", "SOImmValV2", "=", "", "(", "ImmVal", ")", ";", "LO16", "=", "LO16", ".", "addImm", "(", "SOImmValV1", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "SOImmValV2", ")", ";", "LO16", ".", "cloneMemRefs", "(", "MI", ")", ";", "HI16", ".", "cloneMemRefs", "(", "MI", ")", ";", "LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "HI16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "if", "(", "isCC", ")", "LO16", ".", "add", "(", "makeImplicit", "(", "MI", ".", "getOperand", "(", "", ")", ")", ")", ";", "TransferImpOps", "(", "MI", ",", "LO16", ",", "HI16", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "unsigned", "LO16Opc", "=", "", ";", "unsigned", "HI16Opc", "=", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "else", "{", "LO16Opc", "=", "", ";"], "ground_truth": ["HI16Opc", "=", "", ";"], "File": "ARMExpandPseudoInsts14", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71561, "Length": 344, "Cover_Rate": 0.4095238095238095} {"Template_token": ["", "unsigned", "RegHi", "=", "TRI", "->", "getSubReg", "(", "Reg", ".", "getReg", "(", ")", ",", "", ")", ";", "MIB", ".", "addReg", "(", "RegLo", ",", "Flags", ")", ";", "MIB", ".", "addReg", "(", "RegHi", ",", "Flags", ")", ";", "}", "else", "MIB", ".", "addReg", "(", "Reg", ".", "getReg", "(", ")", ",", "Flags", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts15", "Func": "addExclusiveRegPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71562, "Length": 50, "Cover_Rate": 0.5050505050505051} {"Template_token": ["", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestLo", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredLo", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestHi", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHi", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "unsigned", "STREXD", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "STREXD", ")", ",", "TempReg", ")", ";", "unsigned", "Flags", "=", "getKillRegState", "(", "New", ".", "isDead", "(", ")", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "New", ",", "Flags", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "AddrReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "TempReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "LoadCmpBB", ")", ";"], "ground_truth": ["NextMBBI", "=", "MBB", ".", "end", "(", ")", ";"], "File": "ARMExpandPseudoInsts15", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71564, "Length": 357, "Cover_Rate": 0.4401972872996301} {"Template_token": ["", "unsigned", "SubRegIndex", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", ")", "{", "SubRegIndex", "=", "", ";", "}", "else", "{", "assert", "(", "RegSpc", "==", "OddDblSpc", "&&", "", ")", ";", "SubRegIndex", "=", "", ";", "}", "unsigned", "SubReg", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "SubRegIndex", ")", ";", "unsigned", "DstRegPair", "=", "TRI", "->", "getMatchingSuperReg", "(", "SubReg", ",", "", ",", "&", "", ")", ";", "MIB", ".", "addReg", "(", "DstRegPair", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "else", "{", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "ground_truth": ["if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "{"], "File": "ARMExpandPseudoInsts15", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71566, "Length": 250, "Cover_Rate": 0.35014005602240894} {"Template_token": ["", "if", "(", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "", "&&", "", "", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "AM6Offset", ")", ";", "}", "}", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";"], "ground_truth": ["if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";"], "File": "ARMExpandPseudoInsts15", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71567, "Length": 202, "Cover_Rate": 0.38330170777988615} {"Template_token": ["", "GetDSubRegs", "(", "SrcReg", ",", "SingleSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ";", "MachineOperand", "VmSrc", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "VmSrc", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", "|", "getKillRegState", "(", "SrcIsKill", ")", ")", ";", "TransferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MIB", ".", "getInstr", "(", ")", "->", "dump", "(", ")", ";", ")", ";"], "File": "ARMExpandPseudoInsts15", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71568, "Length": 120, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "case", "MachineOperand", "::", "MO_Register", ":", "case", "MachineOperand", "::", "MO_Immediate", ":", "case", "MachineOperand", "::", "MO_CImmediate", ":", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_FrameIndex", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_TargetIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "case", "MachineOperand", "::", "MO_RegisterLiveOut", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_Metadata", ":", "case", "MachineOperand", "::", "MO_MCSymbol", ":"], "ground_truth": ["return", "true", ";"], "File": "ARMExpandPseudoInsts15", "Func": "IsAnAddressOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71569, "Length": 98, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "unsigned", "OpIdx", "=", "", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";"], "ground_truth": ["if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";"], "File": "ARMExpandPseudoInsts16", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71573, "Length": 172, "Cover_Rate": 0.4398976982097187} {"Template_token": ["", "void", "ExpandPseudo", "::", "ExpandVTBL", "(", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "Opc", ",", "bool", "IsExt", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "IsExt", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";"], "File": "ARMExpandPseudoInsts16", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71574, "Length": 132, "Cover_Rate": 0.584070796460177} {"Template_token": ["", "}", "const", "NEONLdStTableEntry", "*", "I", "=", "std", "::", "lower_bound", "(", "NEONLdStTable", ",", "NEONLdStTable", "+", "NumEntries", ",", "Opcode", ")", ";"], "ground_truth": ["if", "(", "I", "!=", "NEONLdStTable", "+", "NumEntries", "&&", "I", "->", "PseudoOpc", "==", "Opcode", ")", "return", "I", ";"], "File": "ARMExpandPseudoInsts16", "Func": "LookupNEONLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71575, "Length": 36, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LdrexOp", ")", ",", "Dest", ".", "getReg", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "AddrReg", ")", ";", "if", "(", "LdrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "StrexOp", ")", ",", "TempReg", ")", ".", "addReg", "(", "NewReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "if", "(", "StrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "TempReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "LoadCmpBB", ")", ";", "NextMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "LivePhysRegs", "LiveRegs", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "DoneBB", ")", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "StoreBB", ")", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "LoadCmpBB", ")", ";", "StoreBB", "->", "clearLiveIns", "(", ")", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "StoreBB", ")", ";", "LoadCmpBB", "->", "clearLiveIns", "(", ")", ";"], "ground_truth": ["computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "LoadCmpBB", ")", ";"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71577, "Length": 436, "Cover_Rate": 0.5669700910273082} {"Template_token": ["", "MIB", ".", "addReg", "(", "AddrReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestLo", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredLo", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestHi", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHi", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "unsigned", "STREXD", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "STREXD", ")", ",", "TempReg", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "New", ",", "", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "AddrReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "TempReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";"], "ground_truth": ["StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71578, "Length": 315, "Cover_Rate": 0.38228155339805825} {"Template_token": ["", "if", "(", "TableEntry", "->", "IsLoad", ")", "{", "DstIsDead", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isDead", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "ground_truth": ["MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandLaneOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71579, "Length": 209, "Cover_Rate": 0.34039087947882735} {"Template_token": ["", "bool", "RequiresBundling", "=", "STI", "->", "isTargetWindows", "(", ")", "&&", "IsAnAddressOperand", "(", "MO", ")", ";", "MachineInstrBuilder", "LO16", ",", "HI16", ";", "if", "(", "!", "STI", "->", "hasV6T2Ops", "(", ")", "&&", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ")", "{", "assert", "(", "!", "STI", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "unsigned", "ImmVal", "=", "(", "unsigned", ")", "MO", ".", "getImm", "(", ")", ";", "unsigned", "SOImmValV1", "=", "", "(", "ImmVal", ")", ";", "unsigned", "SOImmValV2", "=", "", "(", "ImmVal", ")", ";", "LO16", "=", "LO16", ".", "addImm", "(", "SOImmValV1", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "SOImmValV2", ")", ";", "LO16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "HI16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "HI16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "TransferImpOps", "(", "MI", ",", "LO16", ",", "HI16", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "unsigned", "LO16Opc", "=", "", ";", "unsigned", "HI16Opc", "=", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "else", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "LO16Opc", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "HI16Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "const", "char", "*", "ES", "=", "MO", ".", "getSymbolName", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";"], "ground_truth": ["HI16", "=", "HI16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71581, "Length": 484, "Cover_Rate": 0.6149936467598475} {"Template_token": ["", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";"], "ground_truth": ["MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71583, "Length": 217, "Cover_Rate": 0.49095022624434387} {"Template_token": ["", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcIsKill", "&&", "!", "SrcIsUndef", ")", "MIB", "->", "addRegisterKilled", "(", "SrcReg", ",", "TRI", ",", "true", ")", ";", "else", "if", "(", "!", "SrcIsUndef", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "TransferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71584, "Length": 138, "Cover_Rate": 0.3382352941176471} {"Template_token": ["", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";"], "ground_truth": ["MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71585, "Length": 192, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "SingleSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", "|", "getKillRegState", "(", "SrcIsKill", ")", ")", ";"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71586, "Length": 88, "Cover_Rate": 0.3876651982378855} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts18", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71587, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts18", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71588, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "RegLo", "=", "TRI", "->", "getSubReg", "(", "Reg", ".", "getReg", "(", ")", ",", "", ")", ";", "unsigned", "RegHi", "=", "TRI", "->", "getSubReg", "(", "Reg", ".", "getReg", "(", ")", ",", "", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "RegLo", ",", "Flags", "|", "getKillRegState", "(", "Reg", ".", "isDead", "(", ")", ")", ")", ";"], "File": "ARMExpandPseudoInsts1", "Func": "addExclusiveRegPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71591, "Length": 50, "Cover_Rate": 0.3968253968253968} {"Template_token": ["", "static", "void", "addPostLoopLiveIns", "(", "MachineBasicBlock", "*", "MBB", ",", "LivePhysRegs", "&", "LiveRegs", ")", "{", "for", "(", "auto", "I", "=", "LiveRegs", ".", "begin", "(", ")", ";", "I", "!=", "LiveRegs", ".", "end", "(", ")", ";", "++", "I", ")", "MBB", "->", "addLiveIn", "(", "*", "I", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts1", "Func": "addPostLoopLiveIns", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71592, "Length": 44, "Cover_Rate": 1.0} {"Template_token": ["", "MF", "->", "insert", "(", "++", "LoadCmpBB", "->", "getIterator", "(", ")", ",", "StoreBB", ")", ";", "MF", "->", "insert", "(", "++", "StoreBB", "->", "getIterator", "(", ")", ",", "DoneBB", ")", ";", "if", "(", "UxtOp", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "UxtOp", ")", ",", "Desired", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Desired", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "!", "IsThumb", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "LoadCmpBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "Dest", ".", "getReg", "(", ")", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "Desired", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "LoadCmpBB", ",", "LiveRegs", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LdrexOp", ")", ",", "Dest", ".", "getReg", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "if", "(", "LdrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addOperand", "(", "Desired", ")", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "StoreBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "StoreBB", "->", "addLiveIn", "(", "New", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "StoreBB", ",", "LiveRegs", ")", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "StrexOp", ")", ",", "StatusReg", ")", ";", "MIB", ".", "addOperand", "(", "New", ")", ";", "MIB", ".", "addOperand", "(", "Addr", ")", ";", "if", "(", "StrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";"], "File": "ARMExpandPseudoInsts1", "Func": "ExpandCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71594, "Length": 376, "Cover_Rate": 0.4895833333333333} {"Template_token": ["", "LoadCmpBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "Dest", ".", "getReg", "(", ")", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "Desired", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "LoadCmpBB", ",", "LiveRegs", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LdrexOp", ")", ",", "Dest", ".", "getReg", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "if", "(", "LdrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addOperand", "(", "Desired", ")", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "StoreBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "StoreBB", "->", "addLiveIn", "(", "New", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "StoreBB", ",", "LiveRegs", ")", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "StrexOp", ")", ",", "StatusReg", ")", ";", "MIB", ".", "addOperand", "(", "New", ")", ";", "MIB", ".", "addOperand", "(", "Addr", ")", ";", "if", "(", "StrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "StatusReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";"], "File": "ARMExpandPseudoInsts1", "Func": "ExpandCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71595, "Length": 351, "Cover_Rate": 0.45703125} {"Template_token": ["", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LDREXD", ")", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "Dest", ",", "RegState", "::", "Define", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestLo", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredLo", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestHi", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHi", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "StoreBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "StoreBB", "->", "addLiveIn", "(", "New", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "StoreBB", ",", "LiveRegs", ")", ";", "unsigned", "STREXD", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "STREXD", ")", ",", "StatusReg", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "New", ",", "", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addOperand", "(", "Addr", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "StatusReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "addPostLoopLiveIns", "(", "DoneBB", ",", "LiveRegs", ")", ";", "MBB", ".", "addSuccessor", "(", "LoadCmpBB", ")", ";", "NextMBBI", "=", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "ARMExpandPseudoInsts1", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71596, "Length": 442, "Cover_Rate": 0.5224586288416075} {"Template_token": ["", "LoadCmpBB", "->", "addLiveIn", "(", "Desired", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "LoadCmpBB", ",", "LiveRegs", ")", ";", "unsigned", "LDREXD", "=", "IsThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LDREXD", ")", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "Dest", ",", "RegState", "::", "Define", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestLo", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredLo", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestHi", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHi", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "StoreBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "StoreBB", "->", "addLiveIn", "(", "New", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "StoreBB", ",", "LiveRegs", ")", ";", "unsigned", "STREXD", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "STREXD", ")", ",", "StatusReg", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "New", ",", "", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addOperand", "(", "Addr", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "StatusReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "addPostLoopLiveIns", "(", "DoneBB", ",", "LiveRegs", ")", ";"], "ground_truth": ["MBB", ".", "addSuccessor", "(", "LoadCmpBB", ")", ";"], "File": "ARMExpandPseudoInsts1", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71597, "Length": 455, "Cover_Rate": 0.5378250591016549} {"Template_token": ["", "bool", "ExpandPseudo", "::", "ExpandMBB", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineBasicBlock", "::", "iterator", "NMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "Modified", "|=", "ExpandMI", "(", "MBB", ",", "MBBI", ",", "NMBBI", ")", ";", "MBBI", "=", "NMBBI", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts1", "Func": "ExpandMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71598, "Length": 69, "Cover_Rate": 0.9452054794520548} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineBasicBlock", "::", "iterator", "NMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "Modified", "|=", "ExpandMI", "(", "MBB", ",", "MBBI", ",", "NMBBI", ")", ";"], "ground_truth": ["MBBI", "=", "NMBBI", ";"], "File": "ARMExpandPseudoInsts1", "Func": "ExpandMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71599, "Length": 58, "Cover_Rate": 0.7945205479452054} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ";", "bool", "isCC", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "isCC", "?", "", ":", "", ")", ";", "bool", "RequiresBundling", "=", "STI", "->", "isTargetWindows", "(", ")", "&&", "IsAnAddressOperand", "(", "MO", ")", ";", "MachineInstrBuilder", "LO16", ",", "HI16", ";", "if", "(", "!", "STI", "->", "hasV6T2Ops", "(", ")", "&&", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ")", "{", "assert", "(", "!", "STI", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "unsigned", "ImmVal", "=", "(", "unsigned", ")", "MO", ".", "getImm", "(", ")", ";", "unsigned", "SOImmValV1", "=", "", "(", "ImmVal", ")", ";", "unsigned", "SOImmValV2", "=", "", "(", "ImmVal", ")", ";", "LO16", "=", "LO16", ".", "addImm", "(", "SOImmValV1", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "SOImmValV2", ")", ";", "LO16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "HI16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";"], "ground_truth": ["LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMExpandPseudoInsts1", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71601, "Length": 303, "Cover_Rate": 0.38697318007662834} {"Template_token": ["", "if", "(", "STI", "->", "hasV8_1MMainlineOps", "(", ")", ")", "return", "CMSEClearFPRegsV81", "(", "MBB", ",", "MBBI", ",", "ClearRegs", ")", ";", "else", "return", "CMSEClearFPRegsV8", "(", "MBB", ",", "MBBI", ",", "ClearRegs", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts20", "Func": "CMSEClearFPRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71603, "Length": 30, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "RetI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "ClearBB", ",", "*", "DoneBB", ";", "if", "(", "STI", "->", "hasMinSize", "(", ")", ")", "{", "ClearBB", "=", "DoneBB", "=", "&", "MBB", ";", "}", "else", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "ClearBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "DoneBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "MF", "->", "insert", "(", "++", "MBB", ".", "getIterator", "(", ")", ",", "ClearBB", ")", ";", "MF", "->", "insert", "(", "++", "ClearBB", "->", "getIterator", "(", ")", ",", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MBBI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "ClearBB", ")", ";", "MBB", ".", "addSuccessor", "(", "DoneBB", ")", ";", "ClearBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "RetI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "assert", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", "&&", "", ")", ";", "ClearBB", "->", "addLiveIn", "(", "Reg", ")", ";", "DoneBB", "->", "addLiveIn", "(", "Reg", ")", ";", "}", "ClearBB", "->", "addLiveIn", "(", "", ")", ";", "DoneBB", "->", "addLiveIn", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "}", "for", "(", "unsigned", "D", "=", "", ";", "D", "<", "", ";", "D", "++", ")", "{", "if", "(", "ClearRegs", "[", "D", "*", "", "+", "", "]", "&&", "ClearRegs", "[", "D", "*", "", "+", "", "]", ")", "{", "unsigned", "Reg", "=", "", "+", "D", ";", "BuildMI", "(", "ClearBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "if", "(", "ClearRegs", "[", "D", "*", "", "+", "", "]", ")", "{", "unsigned", "Reg", "=", "", "+", "D", "*", "", ";", "BuildMI", "(", "ClearBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}"], "ground_truth": ["if", "(", "ClearRegs", "[", "D", "*", "", "+", "", "]", ")", "{"], "File": "ARMExpandPseudoInsts20", "Func": "CMSEClearFPRegsV8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71604, "Length": 495, "Cover_Rate": 0.621859296482412} {"Template_token": ["", "void", "ExpandPseudo", "::", "CMSEClearGPRegs", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "ClearRegs", ",", "unsigned", "ClobberReg", ")", "{", "if", "(", "STI", "->", "hasV8_1MMainlineOps", "(", ")", ")", "{", "MachineInstrBuilder", "CLRM", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "unsigned", "R", ":", "ClearRegs", ")", "CLRM", ".", "addReg", "(", "R", ",", "RegState", "::", "Define", ")", ";", "CLRM", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";"], "ground_truth": ["CLRM", ".", "addReg", "(", "", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "CMSEClearGPRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71606, "Length": 111, "Cover_Rate": 0.5} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "ClobberReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "STI", "->", "hasDSP", "(", ")", "?", "", ":", "", ")", ".", "addReg", "(", "ClobberReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts20", "Func": "CMSEClearGPRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71607, "Length": 76, "Cover_Rate": 0.34234234234234234} {"Template_token": ["", "MachineInstrBuilder", "PopMIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "int", "R", "=", "", ";", "R", "<", "", ";", "++", "R", ")", "{", "PopMIB", ".", "addReg", "(", "", "+", "R", ",", "RegState", "::", "Define", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", "+", "R", ")", ".", "addReg", "(", "", "+", "R", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "MachineInstrBuilder", "PopMIB2", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "int", "R", "=", "", ";", "R", "<", "", ";", "++", "R", ")", "PopMIB2", ".", "addReg", "(", "", "+", "R", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "MachineInstrBuilder", "PopMIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "int", "Reg", "=", "", ";", "Reg", "<", "", ";", "++", "Reg", ")", "PopMIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts20", "Func": "CMSEPopCalleeSaves", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71608, "Length": 212, "Cover_Rate": 0.7412587412587412} {"Template_token": ["", "for", "(", "int", "R", "=", "", ";", "R", "<", "", ";", "++", "R", ")", "PopMIB2", ".", "addReg", "(", "", "+", "R", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "MachineInstrBuilder", "PopMIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["for", "(", "int", "Reg", "=", "", ";", "Reg", "<", "", ";", "++", "Reg", ")", "PopMIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "CMSEPopCalleeSaves", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71609, "Length": 89, "Cover_Rate": 0.3111888111888112} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "LoReg", ")", ".", "addReg", "(", "HiReg", ",", "LiveRegs", ".", "contains", "(", "HiReg", ")", "?", "", ":", "RegState", "::", "Undef", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "--", "HiReg", ";", "}", "MachineInstrBuilder", "PushMIB2", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "int", "Reg", "=", "", ";", "Reg", "<", "", ";", "++", "Reg", ")", "{", "if", "(", "Reg", "==", "JumpReg", ")", "continue", ";", "PushMIB2", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "JumpReg", ">=", "", "&&", "JumpReg", "<=", "", ")", "{", "int", "LoReg", "=", "JumpReg", "==", "", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "LoReg", ")", ".", "addReg", "(", "", ",", "LiveRegs", ".", "contains", "(", "", ")", "?", "", ":", "RegState", "::", "Undef", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "LoReg", ",", "RegState", "::", "Kill", ")", ";", "}", "}", "else", "{", "MachineInstrBuilder", "PushMIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "int", "Reg", "=", "", ";", "Reg", "<", "", ";", "++", "Reg", ")", "{", "PushMIB", ".", "addReg", "(", "Reg", ",", "Reg", "==", "JumpReg", "||", "LiveRegs", ".", "contains", "(", "Reg", ")", "?", "", ":", "RegState", "::", "Undef", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts20", "Func": "CMSEPushCalleeSaves", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71610, "Length": 289, "Cover_Rate": 0.591002044989775} {"Template_token": ["", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "(", "Reg", "-", "", ")", "*", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Reg", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "MachineInstrBuilder", "VLLDM", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "STI", "->", "fixCMSE_CVE_2021_35465", "(", ")", ")", "{", "auto", "Bundler", "=", "MIBundleBuilder", "(", "MBB", ",", "VLLDM", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ")", ";", "if", "(", "STI", "->", "hasFPRegs", "(", ")", ")", "Bundler", ".", "append", "(", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ")", ";", "else", "Bundler", ".", "append", "(", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addImm", "(", "InlineAsm", "::", "Extra_HasSideEffects", ")", ")", ";", "finalizeBundle", "(", "MBB", ",", "Bundler", ".", "begin", "(", ")", ",", "Bundler", ".", "end", "(", ")", ")", ";", "}", "for", "(", "const", "auto", "&", "Regs", ":", "ClearedFPRegs", ")", "{", "unsigned", "Reg", ",", "SaveReg1", ",", "SaveReg2", ";", "std", "::", "tie", "(", "Reg", ",", "SaveReg1", ",", "SaveReg2", ")", "=", "Regs", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "SaveReg1", ")", ".", "addReg", "(", "SaveReg2", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "SaveReg1", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "CMSERestoreFPRegsV8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71613, "Length": 508, "Cover_Rate": 0.5019762845849802} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "CMSE_FP_SAVE_SIZE", ">>", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MachineInstrBuilder", "VPOP", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "int", "Reg", "=", "", ";", "Reg", "<=", "", ";", "++", "Reg", ")", "VPOP", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts20", "Func": "CMSERestoreFPRegsV81", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71614, "Length": 171, "Cover_Rate": 0.5896551724137931} {"Template_token": ["", "else", "if", "(", "STI", "->", "hasV8MMainlineOps", "(", ")", ")", "CMSESaveClearFPRegsV8", "(", "MBB", ",", "MBBI", ",", "DL", ",", "LiveRegs", ",", "ScratchRegs", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts20", "Func": "CMSESaveClearFPRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71615, "Length": 23, "Cover_Rate": 0.3150684931506849} {"Template_token": ["", "void", "ExpandPseudo", "::", "CMSESaveClearFPRegs", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "&", "DL", ",", "const", "LivePhysRegs", "&", "LiveRegs", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "ScratchRegs", ")", "{", "if", "(", "STI", "->", "hasV8_1MMainlineOps", "(", ")", ")", "CMSESaveClearFPRegsV81", "(", "MBB", ",", "MBBI", ",", "DL", ",", "LiveRegs", ")", ";", "else", "if", "(", "STI", "->", "hasV8MMainlineOps", "(", ")", ")", "CMSESaveClearFPRegsV8", "(", "MBB", ",", "MBBI", ",", "DL", ",", "LiveRegs", ",", "ScratchRegs", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts20", "Func": "CMSESaveClearFPRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71616, "Length": 73, "Cover_Rate": 1.0} {"Template_token": ["", "}", "else", "{", "NonclearedFPRegs", ".", "push_back", "(", "Reg", ")", ";", "}", "}", "}", "}", "bool", "passesFPReg", "=", "(", "!", "NonclearedFPRegs", ".", "empty", "(", ")", "||", "!", "ClearedFPRegs", ".", "empty", "(", ")", ")", ";", "if", "(", "passesFPReg", ")", "assert", "(", "STI", "->", "hasFPRegs", "(", ")", "&&", "", ")", ";", "MachineInstrBuilder", "VLSTM", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "auto", "R", ":", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ")", "VLSTM", ".", "addReg", "(", "R", ",", "RegState", "::", "Implicit", "|", "(", "LiveRegs", ".", "contains", "(", "R", ")", "?", "", ":", "RegState", "::", "Undef", ")", ")", ";", "for", "(", "const", "auto", "&", "Regs", ":", "ClearedFPRegs", ")", "{", "unsigned", "Reg", ",", "SaveReg1", ",", "SaveReg2", ";", "std", "::", "tie", "(", "Reg", ",", "SaveReg1", ",", "SaveReg2", ")", "=", "Regs", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "SaveReg1", ")", ".", "addReg", "(", "SaveReg2", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "SaveReg1", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "for", "(", "unsigned", "Reg", ":", "NonclearedFPRegs", ")", "{", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "STI", "->", "isLittle", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "(", "Reg", "-", "", ")", "*", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "unsigned", "SReg0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SReg0", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "(", "Reg", "-", "", ")", "*", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "CMSESaveClearFPRegsV8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71617, "Length": 378, "Cover_Rate": 0.33303964757709253} {"Template_token": ["", "MachineInstrBuilder", "VLSTM", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "auto", "R", ":", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ")", "VLSTM", ".", "addReg", "(", "R", ",", "RegState", "::", "Implicit", "|", "(", "LiveRegs", ".", "contains", "(", "R", ")", "?", "", ":", "RegState", "::", "Undef", ")", ")", ";", "}", "else", "{"], "ground_truth": ["MachineInstrBuilder", "VPUSH", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "CMSESaveClearFPRegsV81", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71618, "Length": 124, "Cover_Rate": 0.35327635327635326} {"Template_token": ["", "if", "(", "Op", ".", "isDef", "(", ")", ")", "{", "if", "(", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "||", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "||", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", ")", "DefFP", "=", "true", ";", "continue", ";", "}", "if", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "{", "int", "R", "=", "Reg", "-", "", ";"], "ground_truth": ["ClearRegs", ".", "reset", "(", "R", "*", "", ",", "(", "R", "+", "", ")", "*", "", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "determineFPRegsToClear", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71620, "Length": 83, "Cover_Rate": 0.3593073593073593} {"Template_token": ["", "llvm", "::", "sort", "(", "OpRegs", ")", ";"], "ground_truth": ["std", "::", "set_difference", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "OpRegs", ".", "begin", "(", ")", ",", "OpRegs", ".", "end", "(", ")", ",", "std", "::", "back_inserter", "(", "ClearRegs", ")", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "determineGPRegsToClear", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71621, "Length": 43, "Cover_Rate": 0.34959349593495936} {"Template_token": ["", "}", "llvm", "::", "sort", "(", "OpRegs", ")", ";"], "ground_truth": ["std", "::", "set_difference", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "OpRegs", ".", "begin", "(", ")", ",", "OpRegs", ".", "end", "(", ")", ",", "std", "::", "back_inserter", "(", "ClearRegs", ")", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "determineGPRegsToClear", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71622, "Length": 44, "Cover_Rate": 0.35772357723577236} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "MachineOperand", "&", "Dest", "=", "MI", ".", "getOperand", "(", "", ")", ";", "Register", "TempReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", "&&", "", ")", ";", "Register", "AddrReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "DesiredReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "NewReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "IsThumb", ")", "{", "assert", "(", "STI", "->", "hasV8MBaselineOps", "(", ")", "&&", "", ")", ";", "assert", "(", "(", "UxtOp", "==", "", "||", "UxtOp", "==", "", "||", "UxtOp", "==", "", ")", "&&", "", ")", ";", "assert", "(", "(", "UxtOp", "==", "", "||", "", ".", "contains", "(", "DesiredReg", ")", ")", "&&", "", ")", ";", "}", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "auto", "LoadCmpBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "auto", "StoreBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "auto", "DoneBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "MF", "->", "insert", "(", "++", "MBB", ".", "getIterator", "(", ")", ",", "LoadCmpBB", ")", ";", "MF", "->", "insert", "(", "++", "LoadCmpBB", "->", "getIterator", "(", ")", ",", "StoreBB", ")", ";", "MF", "->", "insert", "(", "++", "StoreBB", "->", "getIterator", "(", ")", ",", "DoneBB", ")", ";"], "ground_truth": ["if", "(", "UxtOp", ")", "{"], "File": "ARMExpandPseudoInsts20", "Func": "ExpandCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71623, "Length": 254, "Cover_Rate": 0.31592039800995025} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "unsigned", "Flags", "=", "getKillRegState", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "|", "getDefRegState", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isDef", "(", ")", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "", ")", ",", "Flags", ")", ";", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "", ")", ",", "Flags", ")", ";", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "", ")", ",", "Flags", ")", ";", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "", ")", ",", "Flags", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "", ")", ",", "Flags", ")", ";", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "", ")", ",", "Flags", ")", ";", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "", ")", ",", "Flags", ")", ";", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "", ")", ",", "Flags", ")", ";", "}"], "ground_truth": ["if", "(", "NewOpc", "==", "", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "ExpandMQQPRLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71625, "Length": 255, "Cover_Rate": 0.7024793388429752} {"Template_token": ["", "SubRegIndex", "=", "", ";", "}", "Register", "SubReg", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "SubRegIndex", ")", ";", "unsigned", "DstRegPair", "=", "TRI", "->", "getMatchingSuperReg", "(", "SubReg", ",", "", ",", "&", "", ")", ";", "MIB", ".", "addReg", "(", "DstRegPair", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "else", "{", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "{", "const", "MachineOperand", "&", "AM6Offset", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "", "&&", "", "", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "AM6Offset", ")", ";", "}", "}", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "!", "IsVLD2DUP", ")", "{", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", "||", "RegSpc", "==", "SingleLowSpc", "||", "RegSpc", "==", "SingleHighQSpc", "||", "RegSpc", "==", "SingleHighTSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "}", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcOpIdx", "!=", "", ")", "{", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "SrcOpIdx", ")", ";", "MO", ".", "setImplicit", "(", "true", ")", ";"], "ground_truth": ["MIB", ".", "add", "(", "MO", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71626, "Length": 428, "Cover_Rate": 0.5558441558441558} {"Template_token": ["", "if", "(", "!", "TableChecked", ".", "load", "(", "std", "::", "memory_order_relaxed", ")", ")", "{", "assert", "(", "llvm", "::", "is_sorted", "(", "NEONLdStTable", ")", "&&", "", ")", ";", "TableChecked", ".", "store", "(", "true", ",", "std", "::", "memory_order_relaxed", ")", ";", "}", "auto", "I", "=", "llvm", "::", "lower_bound", "(", "NEONLdStTable", ",", "Opcode", ")", ";", "if", "(", "I", "!=", "std", "::", "end", "(", "NEONLdStTable", ")", "&&", "I", "->", "PseudoOpc", "==", "Opcode", ")", "return", "I", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts20", "Func": "LookupNEONLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71627, "Length": 73, "Cover_Rate": 0.7684210526315789} {"Template_token": ["", "auto", "I", "=", "llvm", "::", "lower_bound", "(", "NEONLdStTable", ",", "Opcode", ")", ";", "if", "(", "I", "!=", "std", "::", "end", "(", "NEONLdStTable", ")", "&&", "I", "->", "PseudoOpc", "==", "Opcode", ")", "return", "I", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMExpandPseudoInsts20", "Func": "LookupNEONLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71628, "Length": 35, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "if", "(", "!", "STI", "->", "hasV6T2Ops", "(", ")", "&&", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ")", "{", "assert", "(", "!", "STI", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "unsigned", "ImmVal", "=", "(", "unsigned", ")", "MO", ".", "getImm", "(", ")", ";", "unsigned", "SOImmValV1", "=", "", "(", "ImmVal", ")", ";", "unsigned", "SOImmValV2", "=", "", "(", "ImmVal", ")", ";", "LO16", "=", "LO16", ".", "addImm", "(", "SOImmValV1", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "SOImmValV2", ")", ";", "LO16", ".", "cloneMemRefs", "(", "MI", ")", ";", "HI16", ".", "cloneMemRefs", "(", "MI", ")", ";", "LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "HI16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "if", "(", "isCC", ")", "LO16", ".", "add", "(", "makeImplicit", "(", "MI", ".", "getOperand", "(", "", ")", ")", ")", ";", "TransferImpOps", "(", "MI", ",", "LO16", ",", "HI16", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "unsigned", "LO16Opc", "=", "", ";", "unsigned", "HI16Opc", "=", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "else", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "LO16Opc", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "HI16Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "const", "char", "*", "ES", "=", "MO", ".", "getSymbolName", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";", "break", ";", "}", "default", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";"], "ground_truth": ["LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";"], "File": "ARMExpandPseudoInsts21", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71630, "Length": 509, "Cover_Rate": 0.6484076433121019} {"Template_token": ["", "if", "(", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "", "&&", "", "", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "AM6Offset", ")", ";", "}", "}", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "TableEntry", "->", "RealOpc", "!=", "", "&&", "TableEntry", "->", "RealOpc", "!=", "", "&&", "TableEntry", "->", "RealOpc", "!=", "", ")", "{", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", "||", "RegSpc", "==", "SingleLowSpc", "||", "RegSpc", "==", "SingleHighQSpc", "||", "RegSpc", "==", "SingleHighTSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "}", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcOpIdx", "!=", "", ")", "{", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "SrcOpIdx", ")", ";", "MO", ".", "setImplicit", "(", "true", ")", ";", "MIB", ".", "add", "(", "MO", ")", ";", "}"], "ground_truth": ["MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "ImplicitDefine", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";"], "File": "ARMExpandPseudoInsts21", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71631, "Length": 205, "Cover_Rate": 0.3019145802650957} {"Template_token": ["", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "{", "const", "MachineOperand", "&", "AM6Offset", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "", "&&", "", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMExpandPseudoInsts21", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71632, "Length": 212, "Cover_Rate": 0.3122238586156112} {"Template_token": ["", "}", "}", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcIsKill", "&&", "!", "SrcIsUndef", ")", "MIB", "->", "addRegisterKilled", "(", "SrcReg", ",", "TRI", ",", "true", ")", ";", "else", "if", "(", "!", "SrcIsUndef", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "TransferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";"], "ground_truth": ["MIB", ".", "cloneMemRefs", "(", "MI", ")", ";"], "File": "ARMExpandPseudoInsts21", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71633, "Length": 226, "Cover_Rate": 0.45934959349593496} {"Template_token": ["", "MachineOperand", "VdSrc", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "VdSrc", ")", ";", "}", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "SingleSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ";", "MachineOperand", "VmSrc", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "VmSrc", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", "|", "getKillRegState", "(", "SrcIsKill", ")", ")", ";"], "ground_truth": ["TransferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";"], "File": "ARMExpandPseudoInsts21", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71634, "Length": 152, "Cover_Rate": 0.6307053941908713} {"Template_token": ["", "auto", "I", "=", "std", "::", "lower_bound", "(", "std", "::", "begin", "(", "NEONLdStTable", ")", ",", "std", "::", "end", "(", "NEONLdStTable", ")", ",", "Opcode", ")", ";", "if", "(", "I", "!=", "std", "::", "end", "(", "NEONLdStTable", ")", "&&", "I", "->", "PseudoOpc", "==", "Opcode", ")", "return", "I", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts21", "Func": "LookupNEONLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71635, "Length": 48, "Cover_Rate": 0.40336134453781514} {"Template_token": ["", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "Modified", "|=", "ExpandMBB", "(", "MBB", ")", ";", "if", "(", "VerifyPseudo", ")", "MF", ".", "verify", "(", "this", ",", "", ")", ";"], "ground_truth": ["return", "Modified", ";"], "File": "ARMExpandPseudoInsts21", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71636, "Length": 47, "Cover_Rate": 0.5164835164835165} {"Template_token": ["", "void", "ExpandPseudo", "::", "TransferImpOps", "(", "MachineInstr", "&", "OldMI", ",", "MachineInstrBuilder", "&", "UseMI", ",", "MachineInstrBuilder", "&", "DefMI", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "OldMI", ".", "getDesc", "(", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "llvm", "::", "drop_begin", "(", "OldMI", ".", "operands", "(", ")", ",", "Desc", ".", "getNumOperands", "(", ")", ")", ")", "{"], "ground_truth": ["assert", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "ARMExpandPseudoInsts23", "Func": "TransferImpOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71640, "Length": 69, "Cover_Rate": 0.7340425531914894} {"Template_token": ["", "llvm", "::", "drop_begin", "(", "OldMI", ".", "operands", "(", ")", ",", "Desc", ".", "getNumOperands", "(", ")", ")", ")", "{", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "UseMI", ".", "add", "(", "MO", ")", ";"], "ground_truth": ["else", "DefMI", ".", "add", "(", "MO", ")", ";"], "File": "ARMExpandPseudoInsts23", "Func": "TransferImpOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71641, "Length": 56, "Cover_Rate": 0.5957446808510638} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "MI", ".", "getOperand", "(", "", ")", ";", "unsigned", "TempReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", "&&", "", ")", ";", "unsigned", "AddrReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "DesiredReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineOperand", "New", "=", "MI", ".", "getOperand", "(", "", ")", ";", "New", ".", "setIsKill", "(", "false", ")", ";", "unsigned", "DestLo", "=", "TRI", "->", "getSubReg", "(", "Dest", ".", "getReg", "(", ")", ",", "", ")", ";", "unsigned", "DestHi", "=", "TRI", "->", "getSubReg", "(", "Dest", ".", "getReg", "(", ")", ",", "", ")", ";", "unsigned", "DesiredLo", "=", "TRI", "->", "getSubReg", "(", "DesiredReg", ",", "", ")", ";", "unsigned", "DesiredHi", "=", "TRI", "->", "getSubReg", "(", "DesiredReg", ",", "", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "auto", "LoadCmpBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "auto", "StoreBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "auto", "DoneBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "MF", "->", "insert", "(", "++", "MBB", ".", "getIterator", "(", ")", ",", "LoadCmpBB", ")", ";", "MF", "->", "insert", "(", "++", "LoadCmpBB", "->", "getIterator", "(", ")", ",", "StoreBB", ")", ";", "MF", "->", "insert", "(", "++", "StoreBB", "->", "getIterator", "(", ")", ",", "DoneBB", ")", ";", "unsigned", "LDREXD", "=", "IsThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LDREXD", ")", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "Dest", ",", "RegState", "::", "Define", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "AddrReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestLo", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredLo", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestHi", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHi", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";"], "ground_truth": ["BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";"], "File": "ARMExpandPseudoInsts24", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71642, "Length": 443, "Cover_Rate": 0.5544430538172715} {"Template_token": ["", "HI16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "if", "(", "isCC", ")", "LO16", ".", "add", "(", "makeImplicit", "(", "MI", ".", "getOperand", "(", "", ")", ")", ")", ";", "TransferImpOps", "(", "MI", ",", "LO16", ",", "HI16", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "unsigned", "LO16Opc", "=", "", ";", "unsigned", "HI16Opc", "=", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "else", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "LO16Opc", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "HI16Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "const", "char", "*", "ES", "=", "MO", ".", "getSymbolName", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";", "break", ";", "}", "default", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "break", ";", "}", "}", "LO16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "HI16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "HI16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "if", "(", "RequiresBundling", ")", "finalizeBundle", "(", "MBB", ",", "LO16", "->", "getIterator", "(", ")", ",", "MBBI", "->", "getIterator", "(", ")", ")", ";", "if", "(", "isCC", ")", "LO16", ".", "add", "(", "makeImplicit", "(", "MI", ".", "getOperand", "(", "", ")", ")", ")", ";"], "ground_truth": ["TransferImpOps", "(", "MI", ",", "LO16", ",", "HI16", ")", ";"], "File": "ARMExpandPseudoInsts24", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71645, "Length": 452, "Cover_Rate": 0.5478787878787879} {"Template_token": ["", "if", "(", "RegSpc", "==", "SingleSpc", ")", "{", "D0", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "}", "else", "if", "(", "RegSpc", "==", "EvenDblSpc", ")", "{", "D0", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "}", "else", "{", "assert", "(", "RegSpc", "==", "OddDblSpc", "&&", "", ")", ";", "D0", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "}", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "hasWriteBack", ")", "{", "bool", "WBIsDead", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isDead", "(", ")", ";", "unsigned", "WBReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "MIB", ".", "addReg", "(", "WBReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "WBIsDead", ")", ")", ";", "}", "bool", "AddrIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "MIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "AddrIsKill", ")", ")", ";", "MIB", ".", "addImm", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "hasWriteBack", ")", "{", "bool", "OffsetIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "MIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "OffsetIsKill", ")", ")", ";", "}"], "ground_truth": ["MIB", "=", "AddDefaultPred", "(", "MIB", ")", ";"], "File": "ARMExpandPseudoInsts25", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71647, "Length": 388, "Cover_Rate": 0.6818980667838312} {"Template_token": ["", "D3", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "}", "else", "{", "assert", "(", "RegSpc", "==", "OddDblSpc", "&&", "", ")", ";", "D0", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "}", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "hasWriteBack", ")", "{", "bool", "WBIsDead", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isDead", "(", ")", ";", "unsigned", "WBReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "MIB", ".", "addReg", "(", "WBReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "WBIsDead", ")", ")", ";", "}", "bool", "AddrIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "MIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "AddrIsKill", ")", ")", ";", "MIB", ".", "addImm", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "hasWriteBack", ")", "{", "bool", "OffsetIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "MIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "OffsetIsKill", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts25", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71648, "Length": 288, "Cover_Rate": 0.5061511423550088} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*", "MFI", ")", ";"], "ground_truth": ["return", "Modified", ";"], "File": "ARMExpandPseudoInsts25", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71649, "Length": 44, "Cover_Rate": 0.5569620253164557} {"Template_token": ["", "bool", "ExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "bool", "Modified", "=", "false", ";"], "ground_truth": ["for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";"], "File": "ARMExpandPseudoInsts25", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71650, "Length": 64, "Cover_Rate": 0.810126582278481} {"Template_token": ["", "void", "ExpandPseudo", "::", "TransferImpOps", "(", "MachineInstr", "&", "OldMI", ",", "MachineInstrBuilder", "&", "UseMI", ",", "MachineInstrBuilder", "&", "DefMI", ")", "{", "const", "TargetInstrDesc", "&", "Desc", "=", "OldMI", ".", "getDesc", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "Desc", ".", "getNumOperands", "(", ")", ",", "e", "=", "OldMI", ".", "getNumOperands", "(", ")", ";"], "File": "ARMExpandPseudoInsts25", "Func": "TransferImpOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71651, "Length": 48, "Cover_Rate": 0.34532374100719426} {"Template_token": ["", "unsigned", "RegElts", "=", "TableEntry", "->", "RegElts", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "unsigned", "Lane", "=", "MI", ".", "getOperand", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "RegSpc", "!=", "OddDblSpc", "&&", "", ")", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "&&", "Lane", ">=", "RegElts", ")", "{", "RegSpc", "=", "OddDblSpc", ";", "Lane", "-=", "RegElts", ";", "}", "assert", "(", "Lane", "<", "RegElts", "&&", "", ")", ";", "unsigned", "D0", "=", "", ",", "D1", "=", "", ",", "D2", "=", "", ",", "D3", "=", "", ";", "unsigned", "DstReg", "=", "", ";", "bool", "DstIsDead", "=", "false", ";", "if", "(", "TableEntry", "->", "IsLoad", ")", "{", "DstIsDead", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isDead", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "!", "TableEntry", "->", "IsLoad", ")", "GetDSubRegs", "(", "MO", ".", "getReg", "(", ")", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "unsigned", "SrcFlags", "=", "(", "getUndefRegState", "(", "MO", ".", "isUndef", "(", ")", ")", "|", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D1", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "SrcFlags", ")", ";", "MIB", ".", "addImm", "(", "Lane", ")", ";"], "ground_truth": ["OpIdx", "+=", "", ";"], "File": "ARMExpandPseudoInsts29", "Func": "ExpandLaneOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71653, "Length": 451, "Cover_Rate": 0.7381342062193126} {"Template_token": ["", "}", "assert", "(", "Lane", "<", "RegElts", "&&", "", ")", ";", "unsigned", "D0", "=", "", ",", "D1", "=", "", ",", "D2", "=", "", ",", "D3", "=", "", ";", "unsigned", "DstReg", "=", "", ";", "bool", "DstIsDead", "=", "false", ";", "if", "(", "TableEntry", "->", "IsLoad", ")", "{", "DstIsDead", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isDead", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "!", "TableEntry", "->", "IsLoad", ")", "GetDSubRegs", "(", "MO", ".", "getReg", "(", ")", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "unsigned", "SrcFlags", "=", "(", "getUndefRegState", "(", "MO", ".", "isUndef", "(", ")", ")", "|", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "SrcFlags", ")", ";"], "ground_truth": ["if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D1", ",", "SrcFlags", ")", ";"], "File": "ARMExpandPseudoInsts29", "Func": "ExpandLaneOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71654, "Length": 321, "Cover_Rate": 0.5253682487725041} {"Template_token": ["", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";"], "ground_truth": ["if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";"], "File": "ARMExpandPseudoInsts29", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71655, "Length": 170, "Cover_Rate": 0.4381443298969072} {"Template_token": ["", "void", "ExpandPseudo", "::", "CMSESaveClearFPRegs", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "&", "DL", ",", "const", "LivePhysRegs", "&", "LiveRegs", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "ScratchRegs", ")", "{"], "ground_truth": ["if", "(", "STI", "->", "hasV8_1MMainlineOps", "(", ")", ")", "CMSESaveClearFPRegsV81", "(", "MBB", ",", "MBBI", ",", "DL", ",", "LiveRegs", ")", ";"], "File": "ARMExpandPseudoInsts30", "Func": "CMSESaveClearFPRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71656, "Length": 50, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "HasWriteBack", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "!", "TableEntry", "->", "IsLoad", ")", "GetDSubRegs", "(", "MO", ".", "getReg", "(", ")", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "unsigned", "SrcFlags", "=", "(", "getUndefRegState", "(", "MO", ".", "isUndef", "(", ")", ")", "|", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D1", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "SrcFlags", ")", ";", "MIB", ".", "addImm", "(", "Lane", ")", ";", "OpIdx", "+=", "", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "ground_truth": ["MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "File": "ARMExpandPseudoInsts34", "Func": "ExpandLaneOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71660, "Length": 198, "Cover_Rate": 0.3378839590443686} {"Template_token": ["", "void", "ExpandPseudo", "::", "ExpandVLD", "(", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "NEONLdStTableEntry", "*", "TableEntry", "=", "LookupNEONLdSt", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "assert", "(", "TableEntry", "&&", "TableEntry", "->", "IsLoad", "&&", "", ")", ";", "NEONRegSpacing", "RegSpc", "=", "TableEntry", "->", "RegSpacing", ";", "unsigned", "NumRegs", "=", "TableEntry", "->", "NumRegs", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isDead", "(", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "TableEntry", "->", "HasWriteBack", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "HasWriteBack", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";"], "ground_truth": ["MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "File": "ARMExpandPseudoInsts34", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71662, "Length": 325, "Cover_Rate": 0.8084577114427861} {"Template_token": ["", "const", "NEONLdStTableEntry", "*", "TableEntry", "=", "LookupNEONLdSt", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "assert", "(", "TableEntry", "&&", "!", "TableEntry", "->", "IsLoad", "&&", "", ")", ";", "NEONRegSpacing", "RegSpc", "=", "TableEntry", "->", "RegSpacing", ";", "unsigned", "NumRegs", "=", "TableEntry", "->", "NumRegs", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "TableEntry", "->", "HasWriteBack", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "HasWriteBack", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ".", "addReg", "(", "D1", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ")", ";"], "ground_truth": ["MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "File": "ARMExpandPseudoInsts34", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71663, "Length": 240, "Cover_Rate": 0.7570977917981072} {"Template_token": ["", "const", "NEONLdStTableEntry", "*", "TableEntry", "=", "LookupNEONLdSt", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "assert", "(", "TableEntry", "&&", "!", "TableEntry", "->", "IsLoad", "&&", "", ")", ";", "NEONRegSpacing", "RegSpc", "=", "TableEntry", "->", "RegSpacing", ";", "unsigned", "NumRegs", "=", "TableEntry", "->", "NumRegs", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "TableEntry", "->", "HasWriteBack", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "HasWriteBack", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ".", "addReg", "(", "D1", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcIsKill", ")", "(", "*", "MIB", ")", ".", "addRegisterKilled", "(", "SrcReg", ",", "TRI", ",", "true", ")", ";", "TransferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts34", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71664, "Length": 287, "Cover_Rate": 0.9053627760252366} {"Template_token": ["", "unsigned", "OpIdx", "=", "", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "IsExt", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "SingleSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ".", "addReg", "(", "D1", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ")", ";"], "ground_truth": ["MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "File": "ARMExpandPseudoInsts34", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71665, "Length": 141, "Cover_Rate": 0.5361216730038023} {"Template_token": ["", "MIB", ".", "addReg", "(", "D0", ")", ".", "addReg", "(", "D1", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "ground_truth": ["if", "(", "SrcIsKill", ")", "(", "*", "MIB", ")", ".", "addRegisterKilled", "(", "SrcReg", ",", "TRI", ",", "true", ")", ";"], "File": "ARMExpandPseudoInsts34", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71666, "Length": 95, "Cover_Rate": 0.3612167300380228} {"Template_token": ["", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*", "MFI", ")", ";"], "ground_truth": ["return", "Modified", ";"], "File": "ARMExpandPseudoInsts34", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71667, "Length": 72, "Cover_Rate": 0.6990291262135923} {"Template_token": ["", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";"], "ground_truth": ["++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*", "MFI", ")", ";"], "File": "ARMExpandPseudoInsts34", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71668, "Length": 69, "Cover_Rate": 0.6699029126213593} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "OldMI", ".", "getOperand", "(", "i", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "UseMI", ".", "addOperand", "(", "MO", ")", ";", "else", "DefMI", ".", "addOperand", "(", "MO", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts34", "Func": "TransferImpOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71669, "Length": 51, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "}", "}", "}", "bool", "returnsFPReg", "=", "(", "!", "NonclearedFPRegs", ".", "empty", "(", ")", "||", "!", "ClearedFPRegs", ".", "empty", "(", ")", ")", ";", "if", "(", "returnsFPReg", ")", "assert", "(", "STI", "->", "hasFPRegs", "(", ")", "&&", "", ")", ";", "for", "(", "unsigned", "Reg", ":", "NonclearedFPRegs", ")", "{", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "(", "Reg", "-", "", ")", "*", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Reg", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "MachineInstrBuilder", "VLLDM", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "STI", "->", "fixCMSE_CVE_2021_35465", "(", ")", ")", "{", "auto", "Bundler", "=", "MIBundleBuilder", "(", "MBB", ",", "VLLDM", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ")", ";", "if", "(", "STI", "->", "hasFPRegs", "(", ")", ")", "Bundler", ".", "append", "(", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ")", ";", "else", "Bundler", ".", "append", "(", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addImm", "(", "InlineAsm", "::", "Extra_HasSideEffects", ")", ")", ";", "finalizeBundle", "(", "MBB", ",", "Bundler", ".", "begin", "(", ")", ",", "Bundler", ".", "end", "(", ")", ")", ";", "}", "for", "(", "const", "auto", "&", "Regs", ":", "ClearedFPRegs", ")", "{", "unsigned", "Reg", ",", "SaveReg1", ",", "SaveReg2", ";"], "ground_truth": ["std", "::", "tie", "(", "Reg", ",", "SaveReg1", ",", "SaveReg2", ")", "=", "Regs", ";"], "File": "ARMExpandPseudoInsts35", "Func": "CMSERestoreFPRegsV8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71671, "Length": 467, "Cover_Rate": 0.4614624505928854} {"Template_token": ["", "unsigned", "Reg", ",", "SaveReg1", ",", "SaveReg2", ";", "std", "::", "tie", "(", "Reg", ",", "SaveReg1", ",", "SaveReg2", ")", "=", "Regs", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "SaveReg1", ")", ".", "addReg", "(", "SaveReg2", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "SaveReg1", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "for", "(", "unsigned", "Reg", ":", "NonclearedFPRegs", ")", "{", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "STI", "->", "isLittle", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "(", "Reg", "-", "", ")", "*", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "unsigned", "SReg0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SReg0", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "(", "Reg", "-", "", ")", "*", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SReg0", "+", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "(", "Reg", "-", "", ")", "*", "", "+", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Reg", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "}", "if", "(", "passesFPReg", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SpareReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SpareReg", ")", ".", "addReg", "(", "SpareReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "File": "ARMExpandPseudoInsts35", "Func": "CMSESaveClearFPRegsV8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71672, "Length": 416, "Cover_Rate": 0.36651982378854625} {"Template_token": ["", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "||", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "||", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", ")", "return", "true", ";"], "File": "ARMExpandPseudoInsts35", "Func": "definesOrUsesFPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71673, "Length": 55, "Cover_Rate": 0.5729166666666666} {"Template_token": ["", "if", "(", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "||", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "||", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", ")", "DefFP", "=", "true", ";", "continue", ";", "}", "if", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "{", "int", "R", "=", "Reg", "-", "", ";", "ClearRegs", ".", "reset", "(", "R", "*", "", ",", "(", "R", "+", "", ")", "*", "", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "{"], "File": "ARMExpandPseudoInsts35", "Func": "determineFPRegsToClear", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71674, "Length": 87, "Cover_Rate": 0.37662337662337664} {"Template_token": ["", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "StrexOp", ")", ",", "TempReg", ")", ".", "addReg", "(", "NewReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "if", "(", "StrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "TempReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";"], "ground_truth": ["StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";"], "File": "ARMExpandPseudoInsts37", "Func": "ExpandCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71676, "Length": 244, "Cover_Rate": 0.3057644110275689} {"Template_token": ["", "unsigned", "NumRegs", "=", "TableEntry", "->", "NumRegs", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isDead", "(", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "if", "(", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", ")", "{", "unsigned", "SubRegIndex", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", ")", "{", "SubRegIndex", "=", "", ";", "}", "else", "{", "assert", "(", "RegSpc", "==", "OddDblSpc", "&&", "", ")", ";", "SubRegIndex", "=", "", ";", "}", "unsigned", "SubReg", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "SubRegIndex", ")", ";", "unsigned", "DstRegPair", "=", "TRI", "->", "getMatchingSuperReg", "(", "SubReg", ",", "", ",", "&", "", ")", ";", "MIB", ".", "addReg", "(", "DstRegPair", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "else", "{", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "{", "const", "MachineOperand", "&", "AM6Offset", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "", "&&", "", "", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "AM6Offset", ")", ";", "}", "}", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "TableEntry", "->", "RealOpc", "!=", "", "&&", "TableEntry", "->", "RealOpc", "!=", "", "&&", "TableEntry", "->", "RealOpc", "!=", "", ")", "{", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", "||", "RegSpc", "==", "SingleLowSpc", "||", "RegSpc", "==", "SingleHighQSpc", "||", "RegSpc", "==", "SingleHighTSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "}", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "ground_truth": ["if", "(", "SrcOpIdx", "!=", "", ")", "{"], "File": "ARMExpandPseudoInsts39", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71678, "Length": 514, "Cover_Rate": 0.7460087082728593} {"Template_token": ["", "unsigned", "NumRegs", "=", "TableEntry", "->", "NumRegs", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isDead", "(", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "if", "(", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", ")", "{", "unsigned", "SubRegIndex", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", ")", "{", "SubRegIndex", "=", "", ";", "}", "else", "{", "assert", "(", "RegSpc", "==", "OddDblSpc", "&&", "", ")", ";", "SubRegIndex", "=", "", ";", "}", "unsigned", "SubReg", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "SubRegIndex", ")", ";", "unsigned", "DstRegPair", "=", "TRI", "->", "getMatchingSuperReg", "(", "SubReg", ",", "", ",", "&", "", ")", ";", "MIB", ".", "addReg", "(", "DstRegPair", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "else", "{", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "{", "const", "MachineOperand", "&", "AM6Offset", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "", "&&", "", "", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "AM6Offset", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts39", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71679, "Length": 426, "Cover_Rate": 0.6182873730043541} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "NEONLdStTableEntry", "*", "TableEntry", "=", "LookupNEONLdSt", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "assert", "(", "TableEntry", "&&", "!", "TableEntry", "->", "IsLoad", "&&", "", ")", ";", "NEONRegSpacing", "RegSpc", "=", "(", "NEONRegSpacing", ")", "TableEntry", "->", "RegSpacing", ";", "unsigned", "NumRegs", "=", "TableEntry", "->", "NumRegs", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "{", "const", "MachineOperand", "&", "AM6Offset", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "", "&&", "", "", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "AM6Offset", ")", ";", "}", "}", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";"], "File": "ARMExpandPseudoInsts39", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71680, "Length": 314, "Cover_Rate": 0.6254980079681275} {"Template_token": ["", "if", "(", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "", "&&", "", "", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "AM6Offset", ")", ";", "}", "}", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";"], "ground_truth": ["if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";"], "File": "ARMExpandPseudoInsts39", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71681, "Length": 180, "Cover_Rate": 0.35856573705179284} {"Template_token": ["", "static", "void", "CMSEPushCalleeSaves", "(", "const", "TargetInstrInfo", "&", "TII", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "int", "JumpReg", ",", "bool", "Thumb1Only", ")", "{", "const", "DebugLoc", "&", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "Thumb1Only", ")", "{", "MachineInstrBuilder", "PushMIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "int", "Reg", "=", "", ";", "Reg", "<", "", ";", "++", "Reg", ")", "PushMIB", ".", "addReg", "(", "Reg", ",", "Reg", "!=", "JumpReg", "?", "RegState", "::", "Undef", ":", "", ")", ";", "for", "(", "int", "LoReg", "=", "", ",", "HiReg", "=", "", ";", "LoReg", ">=", "", ";", "--", "LoReg", ")", "{", "if", "(", "JumpReg", "==", "LoReg", ")", "continue", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "LoReg", ")", ".", "addReg", "(", "HiReg", ",", "RegState", "::", "Undef", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "--", "HiReg", ";", "}", "MachineInstrBuilder", "PushMIB2", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "int", "Reg", "=", "", ";", "Reg", "<", "", ";", "++", "Reg", ")", "{", "if", "(", "Reg", "==", "JumpReg", ")", "continue", ";", "PushMIB2", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "JumpReg", ">=", "", "&&", "JumpReg", "<=", "", ")", "{", "int", "LoReg", "=", "JumpReg", "==", "", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "LoReg", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "LoReg", ")", ";", "}", "}", "else", "{", "MachineInstrBuilder", "PushMIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "int", "Reg", "=", "", ";", "Reg", "<", "", ";", "++", "Reg", ")", "PushMIB", ".", "addReg", "(", "Reg", ",", "Reg", "!=", "JumpReg", "?", "RegState", "::", "Undef", ":", "", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts3", "Func": "CMSEPushCalleeSaves", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71682, "Length": 379, "Cover_Rate": 0.865296803652968} {"Template_token": ["", "if", "(", "STI", "->", "hasV8_1MMainlineOps", "(", ")", ")", "CMSERestoreFPRegsV81", "(", "MBB", ",", "MBBI", ",", "DL", ",", "AvailableRegs", ")", ";"], "ground_truth": ["else", "CMSERestoreFPRegsV8", "(", "MBB", ",", "MBBI", ",", "DL", ",", "AvailableRegs", ")", ";"], "File": "ARMExpandPseudoInsts3", "Func": "CMSERestoreFPRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71683, "Length": 31, "Cover_Rate": 0.5344827586206896} {"Template_token": ["", "void", "ExpandPseudo", "::", "CMSERestoreFPRegs", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "&", "DL", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "AvailableRegs", ")", "{"], "ground_truth": ["if", "(", "STI", "->", "hasV8_1MMainlineOps", "(", ")", ")", "CMSERestoreFPRegsV81", "(", "MBB", ",", "MBBI", ",", "DL", ",", "AvailableRegs", ")", ";"], "File": "ARMExpandPseudoInsts3", "Func": "CMSERestoreFPRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71684, "Length": 45, "Cover_Rate": 0.7758620689655172} {"Template_token": ["", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "AvailableRegs", ".", "size", "(", ")", ">=", "", ")", "{", "unsigned", "SaveReg2", "=", "AvailableRegs", ".", "pop_back_val", "(", ")", ";", "unsigned", "SaveReg1", "=", "AvailableRegs", ".", "pop_back_val", "(", ")", ";", "ClearedFPRegs", ".", "emplace_back", "(", "Reg", ",", "SaveReg1", ",", "SaveReg2", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "SaveReg1", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SaveReg2", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Reg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "NonclearedFPRegs", ".", "push_back", "(", "Reg", ")", ";", "}", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "AvailableRegs", ".", "size", "(", ")", ">=", "", ")", "{", "unsigned", "SaveReg", "=", "AvailableRegs", ".", "pop_back_val", "(", ")", ";", "ClearedFPRegs", ".", "emplace_back", "(", "Reg", ",", "SaveReg", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SaveReg", ")", ".", "addReg", "(", "Reg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "NonclearedFPRegs", ".", "push_back", "(", "Reg", ")", ";", "}", "}", "}", "}", "for", "(", "unsigned", "Reg", ":", "NonclearedFPRegs", ")", "{", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "(", "Reg", "-", "", ")", "*", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Reg", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMExpandPseudoInsts3", "Func": "CMSERestoreFPRegsV8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71685, "Length": 303, "Cover_Rate": 0.44493392070484583} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MachineInstrBuilder", "VPOP", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "int", "Reg", "=", "", ";", "Reg", "<=", "", ";", "++", "Reg", ")", "VPOP", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts3", "Func": "CMSERestoreFPRegsV81", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71686, "Length": 100, "Cover_Rate": 0.4149377593360996} {"Template_token": ["", "}", "bool", "passesFPReg", "=", "(", "!", "NonclearedFPRegs", ".", "empty", "(", ")", "||", "!", "ClearedFPRegs", ".", "empty", "(", ")", ")", ";", "MachineInstrBuilder", "VLSTM", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "const", "auto", "&", "Regs", ":", "ClearedFPRegs", ")", "{", "unsigned", "Reg", ",", "SaveReg1", ",", "SaveReg2", ";", "std", "::", "tie", "(", "Reg", ",", "SaveReg1", ",", "SaveReg2", ")", "=", "Regs", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "SaveReg1", ")", ".", "addReg", "(", "SaveReg2", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "SaveReg1", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "for", "(", "unsigned", "Reg", ":", "NonclearedFPRegs", ")", "{", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "STI", "->", "isLittle", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "(", "Reg", "-", "", ")", "*", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "unsigned", "SReg0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SReg0", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "(", "Reg", "-", "", ")", "*", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SReg0", "+", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "(", "Reg", "-", "", ")", "*", "", "+", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Reg", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts3", "Func": "CMSESaveClearFPRegsV8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71689, "Length": 393, "Cover_Rate": 0.3746425166825548} {"Template_token": ["", "MachineInstrBuilder", "VPUSH", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "int", "Reg", "=", "", ";", "Reg", "<=", "", ";", "++", "Reg", ")", "VPUSH", ".", "addReg", "(", "Reg", ")", ";", "(", "void", ")", "CMSEClearFPRegsV81", "(", "MBB", ",", "MBBI", ",", "ClearRegs", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMExpandPseudoInsts3", "Func": "CMSESaveClearFPRegsV81", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71690, "Length": 104, "Cover_Rate": 0.39097744360902253} {"Template_token": ["", "bool", "DefFP", "=", "determineFPRegsToClear", "(", "*", "MBBI", ",", "ClearRegs", ")", ";", "if", "(", "!", "DefFP", "&&", "ClearRegs", ".", "count", "(", ")", "==", "ClearRegs", ".", "size", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "CMSE_FP_SAVE_SIZE", ">>", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{"], "ground_truth": ["MachineInstrBuilder", "VPUSH", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMExpandPseudoInsts3", "Func": "CMSESaveClearFPRegsV81", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71691, "Length": 133, "Cover_Rate": 0.5} {"Template_token": ["", "auto", "DoneBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "MF", "->", "insert", "(", "++", "MBB", ".", "getIterator", "(", ")", ",", "LoadCmpBB", ")", ";", "MF", "->", "insert", "(", "++", "LoadCmpBB", "->", "getIterator", "(", ")", ",", "StoreBB", ")", ";", "MF", "->", "insert", "(", "++", "StoreBB", "->", "getIterator", "(", ")", ",", "DoneBB", ")", ";", "if", "(", "UxtOp", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "UxtOp", ")", ",", "Desired", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Desired", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "!", "IsThumb", ")", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "LoadCmpBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "Dest", ".", "getReg", "(", ")", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "Desired", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "LoadCmpBB", ",", "LiveRegs", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LdrexOp", ")", ",", "Dest", ".", "getReg", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "if", "(", "LdrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "add", "(", "Desired", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";"], "ground_truth": ["StoreBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";"], "File": "ARMExpandPseudoInsts40", "Func": "ExpandCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71693, "Length": 342, "Cover_Rate": 0.4259028642590286} {"Template_token": ["", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "StoreBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "StoreBB", "->", "addLiveIn", "(", "New", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "StoreBB", ",", "LiveRegs", ")", ";", "unsigned", "STREXD", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "STREXD", ")", ",", "StatusReg", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "New", ",", "", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "add", "(", "Addr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "StatusReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "addPostLoopLiveIns", "(", "DoneBB", ",", "LiveRegs", ")", ";", "MBB", ".", "addSuccessor", "(", "LoadCmpBB", ")", ";", "NextMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts40", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71694, "Length": 285, "Cover_Rate": 0.3275862068965517} {"Template_token": ["", "MIB", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestLo", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredLo", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestHi", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHi", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "StoreBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "StoreBB", "->", "addLiveIn", "(", "New", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "StoreBB", ",", "LiveRegs", ")", ";", "unsigned", "STREXD", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "STREXD", ")", ",", "StatusReg", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "New", ",", "", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "add", "(", "Addr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "StatusReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";"], "ground_truth": ["DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";"], "File": "ARMExpandPseudoInsts40", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71695, "Length": 396, "Cover_Rate": 0.45517241379310347} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PC_ID", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "MachineInstrBuilder", "PicADD", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NotThumb", "?", "", ":", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "PC_ID", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "(", "void", ")", "PicADD", ";"], "ground_truth": ["LO16", "=", "LO16", ".", "addImm", "(", "PC_ID", ")", ";"], "File": "ARMExpandPseudoInsts44", "Func": "AddPICADD_MOVi16_PICID", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71699, "Length": 112, "Cover_Rate": 0.6549707602339181} {"Template_token": ["", "}", "const", "bool", "ShouldUseMOV16PIC", "=", "FlagSfiDisableCP", "&&", "IsRelocPIC", "&&", "(", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", "||", "MO", ".", "isGlobal", "(", ")", ")", ";", "if", "(", "ShouldUseMOV16PIC", ")", "{", "if", "(", "isThumb2", ")", "llvm_unreachable", "(", "", ")", ";", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "LO16Opc", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "HI16Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "}", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "int", "i", "=", "MO", ".", "getIndex", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addConstantPoolIndex", "(", "i", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addConstantPoolIndex", "(", "i", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "{"], "ground_truth": ["unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";"], "File": "ARMExpandPseudoInsts44", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71702, "Length": 331, "Cover_Rate": 0.3641364136413641} {"Template_token": ["", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "IsRelocPIC", "=", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*", "MFI", ")", ";"], "ground_truth": ["if", "(", "VerifyPseudo", ")", "MF", ".", "verify", "(", "this", ",", "", ")", ";"], "File": "ARMExpandPseudoInsts44", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71703, "Length": 101, "Cover_Rate": 0.7112676056338029} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*", "MFI", ")", ";"], "ground_truth": ["if", "(", "VerifyPseudo", ")", "MF", ".", "verify", "(", "this", ",", "", ")", ";"], "File": "ARMExpandPseudoInsts44", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71704, "Length": 54, "Cover_Rate": 0.38028169014084506} {"Template_token": ["", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "Modified", "|=", "ExpandMBB", "(", "MBB", ")", ";", "if", "(", "VerifyPseudo", ")", "MF", ".", "verify", "(", "this", ",", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts47", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71706, "Length": 84, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestLo", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredLo", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ")", ";", "unsigned", "SBCrr", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "SBCrr", ")", ")", ".", "addReg", "(", "StatusReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "DestHi", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHi", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "StoreBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "StoreBB", "->", "addLiveIn", "(", "New", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "StoreBB", ",", "LiveRegs", ")", ";", "unsigned", "STREXD", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "STREXD", ")", ",", "StatusReg", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "New", ",", "", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addOperand", "(", "Addr", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "StatusReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "addPostLoopLiveIns", "(", "DoneBB", ",", "LiveRegs", ")", ";", "MBB", ".", "addSuccessor", "(", "LoadCmpBB", ")", ";", "NextMBBI", "=", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "ARMExpandPseudoInsts4", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71708, "Length": 423, "Cover_Rate": 0.4839816933638444} {"Template_token": ["", "unsigned", "DesiredHi", "=", "TRI", "->", "getSubReg", "(", "Desired", ".", "getReg", "(", ")", ",", "", ")", ";", "LivePhysRegs", "LiveRegs", "(", "&", "TII", "->", "getRegisterInfo", "(", ")", ")", ";", "LiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "prev", "(", "MBB", ".", "end", "(", ")", ")", ";", "I", "!=", "MBBI", ";", "--", "I", ")", "LiveRegs", ".", "stepBackward", "(", "*", "I", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "auto", "LoadCmpBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "auto", "StoreBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "auto", "DoneBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "MF", "->", "insert", "(", "++", "MBB", ".", "getIterator", "(", ")", ",", "LoadCmpBB", ")", ";", "MF", "->", "insert", "(", "++", "LoadCmpBB", "->", "getIterator", "(", ")", ",", "StoreBB", ")", ";", "MF", "->", "insert", "(", "++", "StoreBB", "->", "getIterator", "(", ")", ",", "DoneBB", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "Dest", ".", "getReg", "(", ")", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "Desired", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "LoadCmpBB", ",", "LiveRegs", ")", ";", "unsigned", "LDREXD", "=", "IsThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LDREXD", ")", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "Dest", ",", "RegState", "::", "Define", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestLo", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredLo", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ")", ";", "unsigned", "SBCrr", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "SBCrr", ")", ")", ".", "addReg", "(", "StatusReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "DestHi", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHi", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";"], "ground_truth": ["LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";"], "File": "ARMExpandPseudoInsts4", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71709, "Length": 450, "Cover_Rate": 0.5148741418764302} {"Template_token": ["", "case", "MachineOperand", "::", "MO_TargetIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "case", "MachineOperand", "::", "MO_RegisterLiveOut", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_Metadata", ":", "case", "MachineOperand", "::", "MO_MCSymbol", ":", "return", "true", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_CFIIndex", ":"], "File": "ARMExpandPseudoInsts4", "Func": "IsAnAddressOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71711, "Length": 59, "Cover_Rate": 0.4154929577464789} {"Template_token": ["", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "StatusReg", ")", ".", "addDef", "(", "", ",", "RegState", "::", "Dead", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "StatusReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "}", "}", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LdrexOp", ")", ",", "Dest", ".", "getReg", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "AddrReg", ")", ";", "if", "(", "LdrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "StrexOp", ")", ",", "StatusReg", ")", ".", "addReg", "(", "NewReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "if", "(", "StrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "StatusReg", ",", "getKillRegState", "(", "StatusDead", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";"], "ground_truth": ["DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";"], "File": "ARMExpandPseudoInsts59", "Func": "ExpandCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71717, "Length": 418, "Cover_Rate": 0.47285067873303166} {"Template_token": ["", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "unsigned", "STREXD", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "STREXD", ")", ",", "StatusReg", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "New", ",", "", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "AddrReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "StatusReg", ",", "getKillRegState", "(", "StatusDead", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "LoadCmpBB", ")", ";", "NextMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "LivePhysRegs", "LiveRegs", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "DoneBB", ")", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "StoreBB", ")", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "LoadCmpBB", ")", ";"], "ground_truth": ["StoreBB", "->", "clearLiveIns", "(", ")", ";"], "File": "ARMExpandPseudoInsts59", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71718, "Length": 267, "Cover_Rate": 0.3182359952324195} {"Template_token": ["", "void", "ExpandPseudo", "::", "ExpandLaneOp", "(", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "NEONLdStTableEntry", "*", "TableEntry", "=", "LookupNEONLdSt", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "assert", "(", "TableEntry", "&&", "", ")", ";", "NEONRegSpacing", "RegSpc", "=", "TableEntry", "->", "RegSpacing", ";", "unsigned", "NumRegs", "=", "TableEntry", "->", "NumRegs", ";", "unsigned", "RegElts", "=", "TableEntry", "->", "RegElts", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "unsigned", "Lane", "=", "MI", ".", "getOperand", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "RegSpc", "!=", "OddDblSpc", "&&", "", ")", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "&&", "Lane", ">=", "RegElts", ")", "{", "RegSpc", "=", "OddDblSpc", ";", "Lane", "-=", "RegElts", ";", "}", "assert", "(", "Lane", "<", "RegElts", "&&", "", ")", ";", "unsigned", "D0", "=", "", ",", "D1", "=", "", ",", "D2", "=", "", ",", "D3", "=", "", ";", "unsigned", "DstReg", "=", "", ";"], "ground_truth": ["bool", "DstIsDead", "=", "false", ";"], "File": "ARMExpandPseudoInsts5", "Func": "ExpandLaneOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71719, "Length": 191, "Cover_Rate": 0.32154882154882153} {"Template_token": ["", "HI16Opc", "=", "", ";", "}", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "LO16Opc", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "HI16Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "}", "else", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}", "(", "*", "LO16", ")", ".", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "(", "*", "HI16", ")", ".", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "HI16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "ground_truth": ["TransferImpOps", "(", "MI", ",", "LO16", ",", "HI16", ")", ";"], "File": "ARMExpandPseudoInsts5", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71721, "Length": 259, "Cover_Rate": 0.38088235294117645} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";"], "ground_truth": ["for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";"], "File": "ARMExpandPseudoInsts5", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71722, "Length": 88, "Cover_Rate": 0.7787610619469026} {"Template_token": ["", "MachineInstrBuilder", "LO16", ",", "HI16", ";", "if", "(", "!", "STI", "->", "hasV6T2Ops", "(", ")", "&&", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ")", "{", "assert", "(", "!", "STI", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "unsigned", "ImmVal", "=", "(", "unsigned", ")", "MO", ".", "getImm", "(", ")", ";", "unsigned", "SOImmValV1", "=", "", "(", "ImmVal", ")", ";", "unsigned", "SOImmValV2", "=", "", "(", "ImmVal", ")", ";", "LO16", "=", "LO16", ".", "addImm", "(", "SOImmValV1", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "SOImmValV2", ")", ";", "LO16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "HI16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "HI16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "TransferImpOps", "(", "MI", ",", "LO16", ",", "HI16", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "unsigned", "LO16Opc", "=", "", ";", "unsigned", "HI16Opc", "=", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "else", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "if", "(", "RequiresBundling", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "BUNDLE", ")", ")", ";", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "LO16Opc", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "HI16Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "const", "char", "*", "ES", "=", "MO", ".", "getSymbolName", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMExpandPseudoInsts62", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71724, "Length": 494, "Cover_Rate": 0.6121437422552665} {"Template_token": ["", "bool", "ExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["bool", "Modified", "=", "false", ";"], "File": "ARMExpandPseudoInsts67", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71730, "Length": 81, "Cover_Rate": 0.6044776119402985} {"Template_token": ["", "MIB", ".", "add", "(", "VdSrc", ")", ";", "}", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "SingleSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ";", "MachineOperand", "VmSrc", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "VmSrc", ".", "setIsRenamable", "(", "false", ")", ";", "MIB", ".", "add", "(", "VmSrc", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", "|", "getKillRegState", "(", "SrcIsKill", ")", ")", ";"], "File": "ARMExpandPseudoInsts6", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71734, "Length": 138, "Cover_Rate": 0.5411764705882353} {"Template_token": ["", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_FrameIndex", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_TargetIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "case", "MachineOperand", "::", "MO_RegisterLiveOut", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_Metadata", ":", "case", "MachineOperand", "::", "MO_MCSymbol", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_CFIIndex", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_IntrinsicID", ":", "case", "MachineOperand", "::", "MO_Predicate", ":"], "ground_truth": ["case", "MachineOperand", "::", "MO_Placeholder", ":"], "File": "ARMExpandPseudoInsts73", "Func": "IsAnAddressOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71735, "Length": 98, "Cover_Rate": 0.6447368421052632} {"Template_token": ["", "return", "false", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_TargetIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":"], "ground_truth": ["case", "MachineOperand", "::", "MO_RegisterLiveOut", ":"], "File": "ARMExpandPseudoInsts73", "Func": "IsAnAddressOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71736, "Length": 46, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "unsigned", "HI16Opc", "=", "", ";", "bool", "isThumb2", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "if", "(", "isThumb2", ")", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "else", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "const", "bool", "ShouldUseMOV16PIC", "=", "!", "STI", "->", "useConstIslands", "(", ")", "&&", "IsRelocPIC", "&&", "(", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", "||", "MO", ".", "isGlobal", "(", ")", ")", ";", "if", "(", "ShouldUseMOV16PIC", ")", "{", "if", "(", "isThumb2", ")", "llvm_unreachable", "(", "", ")", ";", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "LO16Opc", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "HI16Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "}", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "int", "i", "=", "MO", ".", "getIndex", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addConstantPoolIndex", "(", "i", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addConstantPoolIndex", "(", "i", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "{", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addJumpTableIndex", "(", "MO", ".", "getIndex", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addJumpTableIndex", "(", "MO", ".", "getIndex", "(", ")", ",", "TF", "|", "", ")", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "", "&&", "", ")", ";"], "File": "ARMExpandPseudoInsts75", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71737, "Length": 422, "Cover_Rate": 0.4617067833698031} {"Template_token": ["", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "}", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "int", "i", "=", "MO", ".", "getIndex", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addConstantPoolIndex", "(", "i", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addConstantPoolIndex", "(", "i", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "{", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addJumpTableIndex", "(", "MO", ".", "getIndex", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addJumpTableIndex", "(", "MO", ".", "getIndex", "(", ")", ",", "TF", "|", "", ")", ";", "}", "else", "{", "assert", "(", "", "&&", "", ")", ";", "}", "if", "(", "ShouldUseMOV16PIC", ")", "{", "AddPICADD_MOVi16_PICID", "(", "MI", ",", "MBB", ",", "MBBI", ",", "!", "isThumb2", ",", "PredReg", ",", "Pred", ",", "DstReg", ",", "DstIsDead", ",", "LO16", ",", "HI16", ")", ";", "}", "LO16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "HI16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "ground_truth": ["HI16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMExpandPseudoInsts75", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71738, "Length": 307, "Cover_Rate": 0.3358862144420131} {"Template_token": ["", "HI16Opc", "=", "", ";", "}", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "LO16Opc", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "HI16Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "const", "char", "*", "ES", "=", "MO", ".", "getSymbolName", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";", "break", ";", "}", "default", ":", "{", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "int", "i", "=", "MO", ".", "getIndex", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addConstantPoolIndex", "(", "i", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";"], "ground_truth": ["HI16", "=", "HI16", ".", "addConstantPoolIndex", "(", "i", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";"], "File": "ARMExpandPseudoInsts78", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71740, "Length": 329, "Cover_Rate": 0.3194174757281553} {"Template_token": ["", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "IsRelocPIC", "=", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*", "MFI", ")", ";", "if", "(", "VerifyPseudo", ")", "MF", ".", "verify", "(", "this", ",", "", ")", ";"], "ground_truth": ["return", "Modified", ";"], "File": "ARMExpandPseudoInsts78", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71742, "Length": 84, "Cover_Rate": 0.65625} {"Template_token": ["", "ExpandPseudo", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts79", "Func": "ARMExpandPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71743, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "ExpandPseudo", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts79", "Func": "ARMExpandPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71744, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "MachineBasicBlock", "::", "iterator", "NMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "NewLdOpc", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "{", "MachineInstr", "*", "NewMI", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewLdOpc", ")", ",", "DstReg", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ")", ";", "NewMI", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "DstReg", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "Modified", "=", "true", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "", ")", ";", "MachineInstrBuilder", "LO16", ",", "HI16", ";"], "ground_truth": ["LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ";"], "File": "ARMExpandPseudoInsts79", "Func": "ExpandMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71745, "Length": 301, "Cover_Rate": 0.5766283524904214} {"Template_token": ["", "}", "case", "", ":", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "", ")", ";", "MachineInstrBuilder", "LO16", ",", "HI16", ";", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "}", "else", "{", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}", "AddDefaultPred", "(", "LO16", ")", ";", "AddDefaultPred", "(", "HI16", ")", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts79", "Func": "ExpandMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71746, "Length": 238, "Cover_Rate": 0.4559386973180077} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*", "MFI", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts79", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71747, "Length": 40, "Cover_Rate": 0.5970149253731343} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";"], "ground_truth": ["++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*", "MFI", ")", ";"], "File": "ARMExpandPseudoInsts79", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71748, "Length": 41, "Cover_Rate": 0.6119402985074627} {"Template_token": ["", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "TableEntry", "->", "HasWriteBack", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "HasWriteBack", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "ground_truth": ["MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";"], "File": "ARMExpandPseudoInsts81", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71750, "Length": 201, "Cover_Rate": 0.4797136038186158} {"Template_token": ["", "NEONRegSpacing", "RegSpc", "=", "TableEntry", "->", "RegSpacing", ";", "unsigned", "NumRegs", "=", "TableEntry", "->", "NumRegs", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isDead", "(", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "TableEntry", "->", "HasWriteBack", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "HasWriteBack", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcOpIdx", "!=", "", ")", "{", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "SrcOpIdx", ")", ";"], "ground_truth": ["MO", ".", "setImplicit", "(", "true", ")", ";"], "File": "ARMExpandPseudoInsts81", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71751, "Length": 307, "Cover_Rate": 0.7326968973747017} {"Template_token": ["", "void", "ExpandPseudo", "::", "ExpandVST", "(", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "NEONLdStTableEntry", "*", "TableEntry", "=", "LookupNEONLdSt", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "assert", "(", "TableEntry", "&&", "!", "TableEntry", "->", "IsLoad", "&&", "", ")", ";", "NEONRegSpacing", "RegSpc", "=", "TableEntry", "->", "RegSpacing", ";", "unsigned", "NumRegs", "=", "TableEntry", "->", "NumRegs", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";"], "ground_truth": ["unsigned", "OpIdx", "=", "", ";"], "File": "ARMExpandPseudoInsts81", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71752, "Length": 100, "Cover_Rate": 0.3021148036253776} {"Template_token": ["", "}", "case", "", ":", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "", ")", ";", "MachineInstrBuilder", "LO16", ",", "HI16", ";", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "}", "else", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}", "AddDefaultPred", "(", "LO16", ")", ";", "AddDefaultPred", "(", "HI16", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "Modified", "=", "true", ";", "}", "}", "MBBI", "=", "NMBBI", ";", "}"], "ground_truth": ["return", "Modified", ";"], "File": "ARMExpandPseudoInsts8", "Func": "ExpandMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71758, "Length": 259, "Cover_Rate": 0.49521988527724664} {"Template_token": ["", "NewMI", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "DstReg", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "Modified", "=", "true", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "", ")", ";", "MachineInstrBuilder", "LO16", ",", "HI16", ";", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "}", "else", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}", "AddDefaultPred", "(", "LO16", ")", ";", "AddDefaultPred", "(", "HI16", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "Modified", "=", "true", ";", "}", "}", "MBBI", "=", "NMBBI", ";", "}"], "ground_truth": ["return", "Modified", ";"], "File": "ARMExpandPseudoInsts8", "Func": "ExpandMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71759, "Length": 334, "Cover_Rate": 0.638623326959847} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumEntries", "-", "", ";", "++", "i", ")", "assert", "(", "NEONLdStTable", "[", "i", "]", "<", "NEONLdStTable", "[", "i", "+", "", "]", "&&", "", ")", ";", "TableChecked", "=", "true", ";", "}", "const", "NEONLdStTableEntry", "*", "I", "=", "std", "::", "lower_bound", "(", "NEONLdStTable", ",", "NEONLdStTable", "+", "NumEntries", ",", "Opcode", ")", ";", "if", "(", "I", "!=", "NEONLdStTable", "+", "NumEntries", "&&", "I", "->", "PseudoOpc", "==", "Opcode", ")", "return", "I", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts", "Func": "LookupNEONLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71763, "Length": 77, "Cover_Rate": 0.7129629629629629} {"Template_token": ["", "static", "bool", "TableChecked", "=", "false", ";", "if", "(", "!", "TableChecked", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumEntries", "-", "", ";", "++", "i", ")", "assert", "(", "NEONLdStTable", "[", "i", "]", "<", "NEONLdStTable", "[", "i", "+", "", "]", "&&", "", ")", ";", "TableChecked", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts", "Func": "LookupNEONLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71764, "Length": 50, "Cover_Rate": 0.46296296296296297} {"Template_token": ["", "bool", "ExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";"], "ground_truth": ["++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*", "MFI", ")", ";"], "File": "ARMExpandPseudoInsts", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71765, "Length": 109, "Cover_Rate": 0.8650793650793651} {"Template_token": ["", "const", "MachineInstrBuilder", "&", "FastISel", "::", "AddOptionalDefs", "(", "const", "MachineInstrBuilder", "&", "MIB", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MIB", ";", "if", "(", "TII", ".", "isPredicable", "(", "MI", ")", "||", "isNEONPred", "(", "MI", ")", ")", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "CPSR", "=", "false", ";", "if", "(", "DefinesOptionalPredicate", "(", "MI", ",", "&", "CPSR", ")", ")", "{"], "ground_truth": ["if", "(", "CPSR", ")", "AddDefaultT1CC", "(", "MIB", ")", ";"], "File": "ARMFastISel (2)1", "Func": "AddOptionalDefs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71766, "Length": 65, "Cover_Rate": 0.8552631578947368} {"Template_token": ["", "const", "MachineInstrBuilder", "&", "FastISel", "::", "AddOptionalDefs", "(", "const", "MachineInstrBuilder", "&", "MIB", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MIB", ";", "if", "(", "TII", ".", "isPredicable", "(", "MI", ")", "||", "isNEONPred", "(", "MI", ")", ")", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "CPSR", "=", "false", ";", "if", "(", "DefinesOptionalPredicate", "(", "MI", ",", "&", "CPSR", ")", ")", "{", "if", "(", "CPSR", ")", "AddDefaultT1CC", "(", "MIB", ")", ";", "else", "AddDefaultCC", "(", "MIB", ")", ";", "}"], "ground_truth": ["return", "MIB", ";"], "File": "ARMFastISel (2)1", "Func": "AddOptionalDefs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71767, "Length": 75, "Cover_Rate": 0.9868421052631579} {"Template_token": ["", "for", "(", "User", "::", "const_op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "*", "i", ";", "if", "(", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "*", "GTI", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "TD", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else", "{", "uint64_t", "S", "=", "TD", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}", "if", "(", "isa", "<", "AddOperator", ">", "(", "Op", ")", "&&", "(", "!", "isa", "<", "Instruction", ">", "(", "Op", ")", "||", "FuncInfo", ".", "MBBMap", "[", "cast", "<", "Instruction", ">", "(", "Op", ")", "->", "getParent", "(", ")", "]", "==", "FuncInfo", ".", "MBB", ")", "&&", "isa", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ";", "continue", ";", "}"], "ground_truth": ["goto", "unsupported_gep", ";"], "File": "ARMFastISel (2)1", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71768, "Length": 262, "Cover_Rate": 0.3753581661891118} {"Template_token": ["", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "isICmp", "=", "false", ";", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "needsExt", "=", "true", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "getRegForValue", "(", "Src2Value", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "if", "(", "needsExt", ")", "{", "SrcReg1", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg1", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg2", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "}", "if", "(", "!", "UseImm", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "SrcReg1", ")", ";", "if", "(", "isICmp", ")", "MIB", ".", "addImm", "(", "Imm", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "if", "(", "Ty", "->", "isFloatTy", "(", ")", "||", "Ty", "->", "isDoubleTy", "(", ")", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel (2)1", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71769, "Length": 325, "Cover_Rate": 0.47307132459970885} {"Template_token": ["", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "if", "(", "allocReg", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "assert", "(", "ResultReg", ">", "", "&&", "", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";"], "File": "ARMFastISel (2)1", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71771, "Length": 242, "Cover_Rate": 0.3896940418679549} {"Template_token": ["", "unsigned", "Res", "=", "createResultReg", "(", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "Res", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "Res", ";", "}", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "useAM3", "=", "true", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMFastISel (2)1", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71772, "Length": 192, "Cover_Rate": 0.3575418994413408} {"Template_token": ["", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AFI", "=", "funcInfo", ".", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "Context", "=", "&", "funcInfo", ".", "Fn", "->", "getContext", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)1", "Func": "ARMFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71773, "Length": 45, "Cover_Rate": 0.46875} {"Template_token": ["", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AFI", "=", "funcInfo", ".", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "Context", "=", "&", "funcInfo", ".", "Fn", "->", "getContext", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)1", "Func": "ARMFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71774, "Length": 45, "Cover_Rate": 0.46875} {"Template_token": ["", "Imm", "=", "", "(", "Val", ")", ";", "Opc", "=", "", ";", "}", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "DestReg", ";", "}", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "CFP", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "CFP", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)1", "Func": "ARMMaterializeFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71775, "Length": 107, "Cover_Rate": 0.39776951672862454} {"Template_token": ["", "bool", "IsThreadLocal", "=", "GVar", "&&", "GVar", "->", "isThreadLocal", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "IsThreadLocal", ")", "return", "", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "Subtarget", "->", "isTargetDarwin", "(", ")", "==", "(", "RelocM", "!=", "Reloc", "::", "Static", ")", ")", "{", "unsigned", "Opc", ";", "switch", "(", "RelocM", ")", "{", "case", "Reloc", "::", "PIC_", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "Reloc", "::", "DynamicNoPIC", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "default", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";"], "ground_truth": ["ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";"], "File": "ARMFastISel (2)1", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71776, "Length": 243, "Cover_Rate": 0.3557833089311859} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "return", "MoveReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)1", "Func": "ARMMoveToFPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71777, "Length": 35, "Cover_Rate": 0.4794520547945205} {"Template_token": ["", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "return", "MoveReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)1", "Func": "ARMMoveToIntReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71778, "Length": 48, "Cover_Rate": 0.6575342465753424} {"Template_token": ["", "}", "break", ";", "case", "", ":", "case", "", ":", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "", ")", "!=", "Addr", ".", "Offset", ")", ";", "break", ";", "}", "if", "(", "needsLowering", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "", ")", ")", ";"], "ground_truth": ["Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";"], "File": "ARMFastISel (2)1", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71779, "Length": 129, "Cover_Rate": 0.3993808049535604} {"Template_token": ["", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "useAM3", ")", "{", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "", ")", "!=", "Addr", ".", "Offset", ")", ";", "if", "(", "needsLowering", "&&", "isThumb2", ")", "needsLowering", "=", "!", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", ")", ";", "}", "else", "{", "needsLowering", "=", "(", "Addr", ".", "Offset", ">", "", "||", "Addr", ".", "Offset", "<", "-", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "", ")", "!=", "Addr", ".", "Offset", ")", ";", "break", ";", "}", "if", "(", "needsLowering", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";"], "ground_truth": ["unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";"], "File": "ARMFastISel (2)1", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71780, "Length": 179, "Cover_Rate": 0.5541795665634675} {"Template_token": ["", "const", "Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "bool", "UseFastISel", "=", "false", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetIOS", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetLinux", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ";"], "ground_truth": ["if", "(", "UseFastISel", ")", "{"], "File": "ARMFastISel (2)1", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71781, "Length": 70, "Cover_Rate": 0.5785123966942148} {"Template_token": ["", "bool", "UseFastISel", "=", "false", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetIOS", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetLinux", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ";", "if", "(", "UseFastISel", ")", "{"], "ground_truth": ["TM", ".", "Options", ".", "NoFramePointerElim", "=", "true", ";"], "File": "ARMFastISel (2)1", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71782, "Length": 63, "Cover_Rate": 0.5206611570247934} {"Template_token": ["", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ")", ";"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71783, "Length": 41, "Cover_Rate": 0.6949152542372882} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ")", ";", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71784, "Length": 37, "Cover_Rate": 0.6271186440677966} {"Template_token": ["", "unsigned", "FastISel", "::", "FastEmitInst_extractsubreg", "(", "MVT", "RetVT", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "uint32_t", "Idx", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "RetVT", ")", ")", ";"], "ground_truth": ["assert", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op0", ")", "&&", "", ")", ";"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_extractsubreg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71785, "Length": 43, "Cover_Rate": 0.4942528735632184} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_i", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71786, "Length": 95, "Cover_Rate": 0.6597222222222222} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_i", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71787, "Length": 96, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addImm", "(", "Imm1", ")", ".", "addImm", "(", "Imm2", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addImm", "(", "Imm1", ")", ".", "addImm", "(", "Imm2", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_ii", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71788, "Length": 137, "Cover_Rate": 0.8726114649681529} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71789, "Length": 103, "Cover_Rate": 0.6477987421383647} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71790, "Length": 126, "Cover_Rate": 0.7924528301886793} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_rf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71791, "Length": 78, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_rf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71792, "Length": 77, "Cover_Rate": 0.4425287356321839} {"Template_token": ["", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71793, "Length": 128, "Cover_Rate": 0.7441860465116279} {"Template_token": ["", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71794, "Length": 81, "Cover_Rate": 0.47093023255813954} {"Template_token": ["", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_rri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71795, "Length": 147, "Cover_Rate": 0.735} {"Template_token": ["", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op2", ",", "Op2IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op2", ",", "Op2IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_rrr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71796, "Length": 158, "Cover_Rate": 0.7348837209302326} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op2", ",", "Op2IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_rrr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71797, "Length": 77, "Cover_Rate": 0.3581395348837209} {"Template_token": ["", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "const", "Function", "*", "F", "=", "FuncInfo", ".", "Fn", ";", "if", "(", "F", "->", "isVarArg", "(", ")", ")", "return", "false", ";", "CallingConv", "::", "ID", "CC", "=", "F", "->", "getCallingConv", "(", ")", ";", "switch", "(", "CC", ")", "{", "default", ":", "return", "false", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "_AAPCS", ":", "case", "CallingConv", "::", "_APCS", ":", "break", ";", "}", "unsigned", "Idx", "=", "", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "if", "(", "Idx", ">", "", ")", "return", "false", ";", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "StructRet", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "}", "static", "const", "uint16_t", "GPRArgRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "", ")", ";", "Idx", "=", "", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "unsigned", "SrcReg", "=", "GPRArgRegs", "[", "Idx", "]", ";", "unsigned", "DstReg", "=", "FuncInfo", ".", "MF", "->", "addLiveIn", "(", "SrcReg", ",", "RC", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)1", "Func": "FastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71798, "Length": 397, "Cover_Rate": 0.9363207547169812} {"Template_token": ["", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "else", "{", "assert", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "MVT", "CopyVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "if", "(", "RetVT", "==", "", "||", "RetVT", "==", "", "||", "RetVT", "==", "", ")", "CopyVT", "=", "", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "CopyVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";"], "File": "ARMFastISel (2)1", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71799, "Length": 138, "Cover_Rate": 0.3424317617866005} {"Template_token": ["", "if", "(", "!", "LCREVT", ".", "isSimple", "(", ")", ")", "return", "", ";"], "ground_truth": ["GlobalValue", "*", "GV", "=", "new", "GlobalVariable", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "", ",", "Name", ")", ";"], "File": "ARMFastISel (2)1", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71800, "Length": 38, "Cover_Rate": 0.3838383838383838} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", "||", "AFI", "->", "isThumb2Function", "(", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)1", "Func": "isARMNEONPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71801, "Length": 74, "Cover_Rate": 0.8314606741573034} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)1", "Func": "isARMNEONPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71802, "Length": 42, "Cover_Rate": 0.47191011235955055} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "}", "}", "}", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "&&", "", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "FastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "", "&&", "", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)1", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71803, "Length": 308, "Cover_Rate": 0.3552479815455594} {"Template_token": ["", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "&&", "", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "FastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";"], "ground_truth": ["assert", "(", "BC", "!=", "", "&&", "", ")", ";"], "File": "ARMFastISel (2)1", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71804, "Length": 268, "Cover_Rate": 0.3091118800461361} {"Template_token": ["", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "}", "unsigned", "Op1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1", "==", "", ")", "return", "false", ";", "unsigned", "Op2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ".", "SimpleTy", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op1", ")", ".", "addReg", "(", "Op2", ")", ")", ";"], "File": "ARMFastISel (2)1", "Func": "SelectBinaryFPOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71805, "Length": 124, "Cover_Rate": 0.43661971830985913} {"Template_token": ["", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";"], "File": "ARMFastISel (2)1", "Func": "SelectBinaryIntOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71806, "Length": 90, "Cover_Rate": 0.39823008849557523} {"Template_token": ["", "}", "", "Pred", "=", "getComparePred", "(", "Predicate", ")", ";", "if", "(", "Pred", "==", "", ")", "return", "false", ";", "if", "(", "!", "EmitCmp", "(", "CI", "->", "getOperand", "(", "", ")", ",", "CI", "->", "getOperand", "(", "", ")", ",", "CI", "->", "isUnsigned", "(", ")", ")", ")", "return", "false", ";", "unsigned", "BrOpc", "=", "isThumb2", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ";", "FastEmitBranch", "(", "FBB", ",", "DL", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "TruncInst", "*", "TI", "=", "dyn_cast", "<", "TruncInst", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "MVT", "SourceVT", ";", "if", "(", "TI", "->", "hasOneUse", "(", ")", "&&", "TI", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", "&&", "(", "isLoadTypeLegal", "(", "TI", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ",", "SourceVT", ")", ")", ")", "{", "unsigned", "TstOpc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "OpReg", "=", "getRegForValue", "(", "TI", "->", "getOperand", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TstOpc", ")", ")", ".", "addReg", "(", "OpReg", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "CCMode", "=", "", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "CCMode", "=", "", ";", "}", "unsigned", "BrOpc", "=", "isThumb2", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "CCMode", ")", ".", "addReg", "(", "", ")", ";", "FastEmitBranch", "(", "FBB", ",", "DL", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TBB", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{"], "File": "ARMFastISel (2)1", "Func": "SelectBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71807, "Length": 349, "Cover_Rate": 0.4840499306518724} {"Template_token": ["", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "", ")", ";", "unsigned", "ZeroReg", "=", "TargetMaterializeConstant", "(", "Zero", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["UpdateValueMap", "(", "I", ",", "DestReg", ")", ";"], "File": "ARMFastISel (2)1", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71809, "Length": 85, "Cover_Rate": 0.40669856459330145} {"Template_token": ["", "unsigned", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "Result", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel (2)1", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71810, "Length": 50, "Cover_Rate": 0.37593984962406013} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "Result", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel (2)1", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71811, "Length": 117, "Cover_Rate": 0.8796992481203008} {"Template_token": ["", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";"], "ground_truth": ["else", "if", "(", "OpTy", "->", "isDoubleTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";"], "File": "ARMFastISel (2)1", "Func": "SelectFPToI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71812, "Length": 73, "Cover_Rate": 0.3427230046948357} {"Template_token": ["", "unsigned", "Opc", ";", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "OpTy", "->", "isDoubleTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op", ")", ")", ";", "unsigned", "IntReg", "=", "MoveToIntReg", "(", "DstVT", ",", "ResultReg", ")", ";"], "ground_truth": ["if", "(", "IntReg", "==", "", ")", "return", "false", ";"], "File": "ARMFastISel (2)1", "Func": "SelectFPToI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71813, "Length": 118, "Cover_Rate": 0.5539906103286385} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";"], "ground_truth": ["UpdateValueMap", "(", "I", ",", "Result", ")", ";"], "File": "ARMFastISel (2)1", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71814, "Length": 115, "Cover_Rate": 0.8582089552238806} {"Template_token": ["", "bool", "FastISel", "::", "SelectFPTrunc", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "Result", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel (2)1", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71815, "Length": 129, "Cover_Rate": 0.9626865671641791} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "AddrReg", ")", ")", ";"], "ground_truth": ["const", "IndirectBrInst", "*", "IB", "=", "cast", "<", "IndirectBrInst", ">", "(", "I", ")", ";"], "File": "ARMFastISel (2)1", "Func": "SelectIndirectBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71816, "Length": 42, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "unsigned", "AddrReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "AddrReg", "==", "", ")", "return", "false", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "AddrReg", ")", ")", ";", "const", "IndirectBrInst", "*", "IB", "=", "cast", "<", "IndirectBrInst", ">", "(", "I", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "IB", "->", "getNumSuccessors", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "FuncInfo", ".", "MBBMap", "[", "IB", "->", "getSuccessor", "(", "i", ")", "]", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel (2)1", "Func": "SelectIndirectBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71817, "Length": 117, "Cover_Rate": 0.8796992481203008} {"Template_token": ["", "unsigned", "Depth", "=", "cast", "<", "ConstantInt", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "UpdateValueMap", "(", "&", "I", ",", "SrcReg", ")", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "ComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "ComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "MTI", ".", "getAlignment", "(", ")", ";", "if", "(", "TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ",", "Alignment", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";", "if", "(", "MTI", ".", "getSourceAddressSpace", "(", ")", ">", "", "||", "MTI", ".", "getDestAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "const", "char", "*", "IntrMemName", "=", "isa", "<", "MemCpyInst", ">", "(", "I", ")", "?", "", ":", "", ";", "return", "SelectCall", "(", "&", "I", ",", "IntrMemName", ")", ";", "}", "case", "", ":", "{", "const", "MemSetInst", "&", "MSI", "=", "cast", "<", "MemSetInst", ">", "(", "I", ")", ";", "if", "(", "MSI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MSI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";", "if", "(", "MSI", ".", "getDestAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "return", "SelectCall", "(", "&", "I", ",", "", ")", ";", "}", "case", "", ":", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Subtarget", "->", "useNaClTrap", "(", ")", "?", "", ":", "", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)1", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71818, "Length": 413, "Cover_Rate": 0.7195121951219512} {"Template_token": ["", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "", ",", "!", "isSigned", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "FP", "=", "MoveToFPReg", "(", "", ",", "SrcReg", ")", ";", "if", "(", "FP", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";"], "ground_truth": ["else", "return", "false", ";"], "File": "ARMFastISel (2)1", "Func": "SelectIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71819, "Length": 111, "Cover_Rate": 0.3639344262295082} {"Template_token": ["", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";"], "ground_truth": ["if", "(", "SrcReg", "==", "", ")", "return", "false", ";"], "File": "ARMFastISel (2)1", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71820, "Length": 180, "Cover_Rate": 0.3249097472924188} {"Template_token": ["", "unsigned", "MovCCOpc", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "!", "UseImm", ")", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "else", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "if", "(", "!", "isNegativeImm", ")", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "else", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "UseImm", ")", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op2Reg", ")", ".", "addReg", "(", "Op1Reg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op1Reg", ")", ".", "addImm", "(", "Imm", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "ARMFastISel (2)1", "Func": "SelectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71821, "Length": 175, "Cover_Rate": 0.36382536382536385} {"Template_token": ["", "if", "(", "!", "isLoadTypeLegal", "(", "AI", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "SI", "->", "second", ")", ".", "addImm", "(", "", ")", ")", ";", "return", "ResultReg", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)1", "Func": "TargetMaterializeAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71822, "Length": 126, "Cover_Rate": 0.7924528301886793} {"Template_token": ["", "int", "Offset", "=", "Addr", ".", "Offset", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "FuncInfo", ".", "MF", ",", "FI", ",", "Offset", ")", ",", "Flags", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ";", "if", "(", "useAM3", ")", "{", "int", "Imm", "=", "(", "Addr", ".", "Offset", "<", "", ")", "?", "(", "", "|", "-", "Addr", ".", "Offset", ")", ":", "Addr", ".", "Offset", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Imm", ")", ";", "}", "else", "{", "MIB", ".", "addImm", "(", "Addr", ".", "Offset", ")", ";", "}", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ";"], "ground_truth": ["if", "(", "useAM3", ")", "{"], "File": "ARMFastISel (2)2", "Func": "AddLoadStoreOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71823, "Length": 137, "Cover_Rate": 0.5169811320754717} {"Template_token": ["", "bool", "CPSR", "=", "false", ";", "if", "(", "DefinesOptionalPredicate", "(", "MI", ",", "&", "CPSR", ")", ")", "MIB", ".", "add", "(", "CPSR", "?", "t1CondCodeOp", "(", ")", ":", "condCodeOp", "(", ")", ")", ";", "return", "MIB", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)2", "Func": "AddOptionalDefs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71824, "Length": 34, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "bool", "CPSR", "=", "false", ";"], "ground_truth": ["if", "(", "DefinesOptionalPredicate", "(", "MI", ",", "&", "CPSR", ")", ")", "MIB", ".", "add", "(", "CPSR", "?", "t1CondCodeOp", "(", ")", ":", "condCodeOp", "(", ")", ")", ";"], "File": "ARMFastISel (2)2", "Func": "AddOptionalDefs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71825, "Length": 30, "Cover_Rate": 0.40540540540540543} {"Template_token": ["", "Address", "(", ")", "{"], "ground_truth": ["Base", ".", "Reg", "=", "", ";"], "File": "ARMFastISel (2)2", "Func": "Address", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71826, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "Address", "(", ")", "{"], "ground_truth": ["Base", ".", "Reg", "=", "", ";"], "File": "ARMFastISel (2)2", "Func": "Address", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71827, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "if", "(", "Imm", "<", "", "&&", "Imm", "!=", "(", "int", ")", "", ")", "{", "isNegativeImm", "=", "true", ";", "Imm", "=", "-", "Imm", ";", "}", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "}", "}", "else", "if", "(", "const", "ConstantFP", "*", "ConstFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Src2Value", ")", ")", "{", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "if", "(", "ConstFP", "->", "isZero", "(", ")", "&&", "!", "ConstFP", "->", "isNegative", "(", ")", ")", "UseImm", "=", "true", ";", "}", "unsigned", "CmpOpc", ";", "bool", "isICmp", "=", "true", ";", "bool", "needsExt", "=", "false", ";", "switch", "(", "SrcVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "isICmp", "=", "false", ";", "if", "(", "isEquality", ")", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "else", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "isICmp", "=", "false", ";", "if", "(", "isEquality", ")", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "else", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "needsExt", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "getRegForValue", "(", "Src2Value", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "if", "(", "needsExt", ")", "{", "SrcReg1", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg1", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg2", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "}", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "CmpOpc", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg1", ",", "", ")", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg2", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg1", ")", ";", "if", "(", "isICmp", ")", "MIB", ".", "addImm", "(", "Imm", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "MIB", ")", ";"], "File": "ARMFastISel (2)2", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71829, "Length": 464, "Cover_Rate": 0.6065359477124183} {"Template_token": ["", "bool", "UseImm", "=", "false", ";", "bool", "isNegativeImm", "=", "false", ";", "if", "(", "const", "ConstantInt", "*", "ConstInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Src2Value", ")", ")", "{", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", "||", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "{", "const", "APInt", "&", "CIVal", "=", "ConstInt", "->", "getValue", "(", ")", ";", "Imm", "=", "(", "isZExt", ")", "?", "(", "int", ")", "CIVal", ".", "getZExtValue", "(", ")", ":", "(", "int", ")", "CIVal", ".", "getSExtValue", "(", ")", ";", "if", "(", "Imm", "<", "", "&&", "Imm", "!=", "(", "int", ")", "", ")", "{", "isNegativeImm", "=", "true", ";", "Imm", "=", "-", "Imm", ";", "}", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "}", "}", "else", "if", "(", "const", "ConstantFP", "*", "ConstFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Src2Value", ")", ")", "{", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "if", "(", "ConstFP", "->", "isZero", "(", ")", "&&", "!", "ConstFP", "->", "isNegative", "(", ")", ")", "UseImm", "=", "true", ";", "}", "unsigned", "CmpOpc", ";", "bool", "isICmp", "=", "true", ";", "bool", "needsExt", "=", "false", ";", "switch", "(", "SrcVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "isICmp", "=", "false", ";", "if", "(", "isEquality", ")", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "else", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "isICmp", "=", "false", ";", "if", "(", "isEquality", ")", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "else", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "needsExt", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "getRegForValue", "(", "Src2Value", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "if", "(", "needsExt", ")", "{", "SrcReg1", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg1", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg2", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "}", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "CmpOpc", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg1", ",", "", ")", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg2", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", ";"], "ground_truth": ["MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg1", ")", ";"], "File": "ARMFastISel (2)2", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71830, "Length": 528, "Cover_Rate": 0.6901960784313725} {"Template_token": ["", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "Value", "*", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";"], "ground_truth": ["else", "MIB", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";"], "File": "ARMFastISel (2)2", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71831, "Length": 315, "Cover_Rate": 0.5545774647887324} {"Template_token": ["", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "for", "(", "unsigned", "R", ":", "RegArgs", ")", "MIB", ".", "addReg", "(", "R", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";"], "ground_truth": ["static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs", ",", "TRI", ")", ";"], "File": "ARMFastISel (2)2", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71832, "Length": 222, "Cover_Rate": 0.3908450704225352} {"Template_token": ["", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "if", "(", "allocReg", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";"], "ground_truth": ["assert", "(", "ResultReg", ">", "", "&&", "", ")", ";"], "File": "ARMFastISel (2)2", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71833, "Length": 228, "Cover_Rate": 0.3671497584541063} {"Template_token": ["", "LLVM_FALLTHROUGH", ";", "}", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "useAM3", "=", "true", ";", "}", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMFastISel (2)2", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71834, "Length": 180, "Cover_Rate": 0.32085561497326204} {"Template_token": ["", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", ";", "return", "ImmReg", ";", "}", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "CI", "->", "isNegative", "(", ")", ")", "{", "unsigned", "Imm", "=", "(", "unsigned", ")", "~", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "bool", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "unsigned", "ResultReg", "=", "", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "*", "FuncInfo", ".", "MF", ")", ")", "ResultReg", "=", "fastEmit_i", "(", "VT", ",", "VT", ",", "", ",", "CI", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "ResultReg", ")", "return", "ResultReg", ";", "if", "(", "VT", "!=", "", ")", "return", "", ";", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";"], "ground_truth": ["if", "(", "isThumb2", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ")", ";"], "File": "ARMFastISel (2)2", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71836, "Length": 343, "Cover_Rate": 0.6712328767123288} {"Template_token": ["", "}", "if", "(", "needsLowering", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "}", "if", "(", "needsLowering", ")", "{", "Addr", ".", "Base", ".", "Reg", "=", "fastEmit_ri_", "(", "", ",", "", ",", "Addr", ".", "Base", ".", "Reg", ",", "false", ",", "Addr", ".", "Offset", ",", "", ")", ";"], "ground_truth": ["Addr", ".", "Offset", "=", "", ";"], "File": "ARMFastISel (2)2", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71837, "Length": 139, "Cover_Rate": 0.4440894568690096} {"Template_token": ["", "}", "}", "bool", "RV", ";", "unsigned", "ResultReg", ";", "RV", "=", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Src", ")", ";", "assert", "(", "RV", "&&", "", ")", ";", "RV", "=", "EmitStore", "(", "VT", ",", "ResultReg", ",", "Dest", ")", ";", "assert", "(", "RV", "&&", "", ")", ";", "(", "void", ")", "RV", ";"], "ground_truth": ["unsigned", "Size", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "", ";"], "File": "ARMFastISel (2)2", "Func": "ARMTryEmitSmallMemCpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71838, "Length": 60, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "else", "if", "(", "Len", ">=", "", ")", "VT", "=", "", ";", "else", "{", "assert", "(", "Len", "==", "", "&&", "", ")", ";", "VT", "=", "", ";", "}", "}", "else", "{", "if", "(", "Len", ">=", "", "&&", "Alignment", "==", "", ")", "VT", "=", "", ";", "else", "{", "VT", "=", "", ";", "}", "}", "bool", "RV", ";", "unsigned", "ResultReg", ";", "RV", "=", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Src", ")", ";", "assert", "(", "RV", "&&", "", ")", ";", "RV", "=", "EmitStore", "(", "VT", ",", "ResultReg", ",", "Dest", ")", ";", "assert", "(", "RV", "&&", "", ")", ";", "(", "void", ")", "RV", ";", "unsigned", "Size", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "", ";", "Len", "-=", "Size", ";", "Dest", ".", "Offset", "+=", "Size", ";"], "ground_truth": ["Src", ".", "Offset", "+=", "Size", ";"], "File": "ARMFastISel (2)2", "Func": "ARMTryEmitSmallMemCpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71839, "Length": 126, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "isVarArg", ")", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";"], "ground_truth": ["else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";"], "File": "ARMFastISel (2)2", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71840, "Length": 101, "Cover_Rate": 0.452914798206278} {"Template_token": ["", "CCAssignFn", "*", "FastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "Return", ",", "bool", "isVarArg", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "report_fatal_error", "(", "", ")", ";", "case", "CallingConv", "::", "Fast", ":", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "isVarArg", ")", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "{", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "}", "case", "CallingConv", "::", "_AAPCS_VFP", ":"], "ground_truth": ["case", "CallingConv", "::", "Swift", ":"], "File": "ARMFastISel (2)2", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71841, "Length": 159, "Cover_Rate": 0.7130044843049327} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "*", "CPSR", "=", "true", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel (2)2", "Func": "DefinesOptionalPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71844, "Length": 37, "Cover_Rate": 0.4625} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel (2)2", "Func": "fastEmitInst_i", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71845, "Length": 62, "Cover_Rate": 0.4305555555555556} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMFastISel (2)2", "Func": "fastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71846, "Length": 69, "Cover_Rate": 0.40588235294117647} {"Template_token": ["", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)2", "Func": "fastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71847, "Length": 115, "Cover_Rate": 0.6764705882352942} {"Template_token": ["", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)2", "Func": "fastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71848, "Length": 140, "Cover_Rate": 0.7650273224043715} {"Template_token": ["", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)2", "Func": "fastEmitInst_rr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71849, "Length": 87, "Cover_Rate": 0.41626794258373206} {"Template_token": ["", "unsigned", "FastISel", "::", "fastEmitInst_rr", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "unsigned", "Op1", ",", "bool", "Op1IsKill", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "File": "ARMFastISel (2)2", "Func": "fastEmitInst_rr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71850, "Length": 122, "Cover_Rate": 0.583732057416268} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "ResultReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "SI", "->", "second", ")", ".", "addImm", "(", "", ")", ")", ";", "return", "ResultReg", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)2", "Func": "fastMaterializeAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71851, "Length": 82, "Cover_Rate": 0.4685714285714286} {"Template_token": ["", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "CEVT", ".", "isSimple", "(", ")", ")", "return", "", ";", "MVT", "VT", "=", "CEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", ")", "return", "MaterializeFP", "(", "CFP", ",", "VT", ")", ";"], "ground_truth": ["else", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "MaterializeGV", "(", "GV", ",", "VT", ")", ";"], "File": "ARMFastISel (2)2", "Func": "fastMaterializeConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71852, "Length": 86, "Cover_Rate": 0.7166666666666667} {"Template_token": ["", "if", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "RetVT", "==", "", ")", "{", "MVT", "DestVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "DestVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "else", "{", "assert", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "MVT", "CopyVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "if", "(", "RetVT", "==", "", "||", "RetVT", "==", "", "||", "RetVT", "==", "", ")", "CopyVT", "=", "", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "CopyVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)2", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71853, "Length": 257, "Cover_Rate": 0.6408977556109726} {"Template_token": ["", "unsigned", "FastISel", "::", "getLibcallReg", "(", "const", "Twine", "&", "Name", ")", "{", "Type", "*", "GVTy", "=", "Type", "::", "getInt32PtrTy", "(", "*", "Context", ",", "", ")", ";", "EVT", "LCREVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "GVTy", ")", ";", "if", "(", "!", "LCREVT", ".", "isSimple", "(", ")", ")", "return", "", ";", "GlobalValue", "*", "GV", "=", "new", "GlobalVariable", "(", "M", ",", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "nullptr", ",", "Name", ")", ";", "assert", "(", "GV", "->", "getType", "(", ")", "==", "GVTy", "&&", "", ")", ";"], "ground_truth": ["return", "MaterializeGV", "(", "GV", ",", "LCREVT", ".", "getSimpleVT", "(", ")", ")", ";"], "File": "ARMFastISel (2)2", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71854, "Length": 102, "Cover_Rate": 0.9902912621359223} {"Template_token": ["", "const", "TargetLowering", "*", "getTargetLowering", "(", ")", "{", "return", "&", "TLI", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)2", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71855, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "const", "TargetLowering", "*", "getTargetLowering", "(", ")", "{", "return", "&", "TLI", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)2", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71856, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "const", "MCOperandInfo", "&", "opInfo", ":", "MCID", ".", "operands", "(", ")", ")", "if", "(", "opInfo", ".", "isPredicate", "(", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)2", "Func": "isARMNEONPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71857, "Length": 28, "Cover_Rate": 0.35443037974683544} {"Template_token": ["", "bool", "FastISel", "::", "isNEONPred", "(", "const", "MachineInstr", "*", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", "||", "AFI", "->", "isThumb2Function", "(", ")", ")", "return", "MI", "->", "isPredicable", "(", ")", ";"], "ground_truth": ["for", "(", "const", "MCOperandInfo", "&", "opInfo", ":", "MCID", ".", "operands", "(", ")", ")", "if", "(", "opInfo", ".", "isPredicate", "(", ")", ")", "return", "true", ";"], "File": "ARMFastISel (2)2", "Func": "isARMNEONPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71858, "Length": 71, "Cover_Rate": 0.8987341772151899} {"Template_token": ["", "return", "TLI", ".", "isPositionIndependent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)2", "Func": "isPositionIndependent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71859, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "evt", "==", "", "||", "!", "evt", ".", "isSimple", "(", ")", ")", "return", "false", ";"], "ground_truth": ["VT", "=", "evt", ".", "getSimpleVT", "(", ")", ";"], "File": "ARMFastISel (2)2", "Func": "isTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71861, "Length": 24, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "unsigned", "Op1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1", "==", "", ")", "return", "false", ";", "unsigned", "Op2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ".", "SimpleTy", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op1", ")", ".", "addReg", "(", "Op2", ")", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)2", "Func": "SelectBinaryFPOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71863, "Length": 106, "Cover_Rate": 0.3419354838709677} {"Template_token": ["", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg1", ",", "", ")", ";", "SrcReg2", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg2", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)2", "Func": "SelectBinaryIntOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71864, "Length": 88, "Cover_Rate": 0.3384615384615385} {"Template_token": ["", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg1", ",", "", ")", ";", "SrcReg2", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg2", ",", "", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectBinaryIntOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71865, "Length": 145, "Cover_Rate": 0.5576923076923077} {"Template_token": ["", "}", "else", "if", "(", "TruncInst", "*", "TI", "=", "dyn_cast", "<", "TruncInst", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "MVT", "SourceVT", ";", "if", "(", "TI", "->", "hasOneUse", "(", ")", "&&", "TI", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", "&&", "(", "isLoadTypeLegal", "(", "TI", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ",", "SourceVT", ")", ")", ")", "{", "unsigned", "TstOpc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "OpReg", "=", "getRegForValue", "(", "TI", "->", "getOperand", "(", "", ")", ")", ";", "OpReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "TstOpc", ")", ",", "OpReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TstOpc", ")", ")", ".", "addReg", "(", "OpReg", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "CCMode", "=", "", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "CCMode", "=", "", ";", "}", "unsigned", "BrOpc", "=", "isThumb2", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "CCMode", ")", ".", "addReg", "(", "", ")", ";", "finishCondBranch", "(", "BI", "->", "getParent", "(", ")", ",", "TBB", ",", "FBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "uint64_t", "Imm", "=", "CI", "->", "getZExtValue", "(", ")", ";", "MachineBasicBlock", "*", "Target", "=", "(", "Imm", "==", "", ")", "?", "FBB", ":", "TBB", ";", "fastEmitBranch", "(", "Target", ",", "DbgLoc", ")", ";", "return", "true", ";", "}", "unsigned", "CmpReg", "=", "getRegForValue", "(", "BI", "->", "getCondition", "(", ")", ")", ";", "if", "(", "CmpReg", "==", "", ")", "return", "false", ";", "unsigned", "TstOpc", "=", "isThumb2", "?", "", ":", "", ";"], "ground_truth": ["CmpReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "TstOpc", ")", ",", "CmpReg", ",", "", ")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71866, "Length": 330, "Cover_Rate": 0.44} {"Template_token": ["", "unsigned", "arg_size", "=", "CS", ".", "arg_size", "(", ")", ";", "Args", ".", "reserve", "(", "arg_size", ")", ";", "ArgRegs", ".", "reserve", "(", "arg_size", ")", ";", "ArgVTs", ".", "reserve", "(", "arg_size", ")", ";", "ArgFlags", ".", "reserve", "(", "arg_size", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IntrMemName", "&&", "e", "-", "i", "<=", "", ")", "break", ";", "", "Flags", ";", "unsigned", "ArgIdx", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "SwiftSelf", ")", "||", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "SwiftError", ")", "||", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "Subtarget", "->", "genLongCalls", "(", ")", ")", "UseReg", "=", "true", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "UseReg", ")", "{", "if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg", "(", "IntrMemName", ")", ";", "else", "CalleeReg", "=", "getRegForValue", "(", "Callee", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "UseReg", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "UseReg", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";"], "ground_truth": ["else", "if", "(", "!", "IntrMemName", ")", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71868, "Length": 489, "Cover_Rate": 0.5531674208144797} {"Template_token": ["", "bool", "FastISel", "::", "SelectCmp", "(", "const", "Instruction", "*", "I", ")", "{", "const", "CmpInst", "*", "CI", "=", "cast", "<", "CmpInst", ">", "(", "I", ")", ";", "", "Pred", "=", "getComparePred", "(", "CI", "->", "getPredicate", "(", ")", ")", ";", "if", "(", "Pred", "==", "", ")", "return", "false", ";", "if", "(", "!", "EmitCmp", "(", "CI", "->", "getOperand", "(", "", ")", ",", "CI", "->", "getOperand", "(", "", ")", ",", "CI", "->", "isUnsigned", "(", ")", ",", "CI", "->", "isEquality", "(", ")", ")", ")", "return", "false", ";", "unsigned", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "", ")", ";", "unsigned", "ZeroReg", "=", "fastMaterializeConstant", "(", "Zero", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ";", "updateValueMap", "(", "I", ",", "DestReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel (2)2", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71869, "Length": 190, "Cover_Rate": 0.926829268292683} {"Template_token": ["", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIV_I32", ":", "RTLIB", "::", "UDIV_I32", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIV_I64", ":", "RTLIB", "::", "UDIV_I64", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIV_I128", ":", "RTLIB", "::", "UDIV_I128", ";", "assert", "(", "LC", "!=", "RTLIB", "::", "UNKNOWN_LIBCALL", "&&", "", ")", ";"], "ground_truth": ["return", "EmitLibcall", "(", "I", ",", "LC", ")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectDiv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71870, "Length": 76, "Cover_Rate": 0.41304347826086957} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", "||", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";"], "File": "ARMFastISel (2)2", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71871, "Length": 56, "Cover_Rate": 0.4028776978417266} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "MVT", "DstVT", ";", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "DstVT", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";"], "ground_truth": ["if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";"], "File": "ARMFastISel (2)2", "Func": "SelectFPToI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71872, "Length": 94, "Cover_Rate": 0.42727272727272725} {"Template_token": ["", "if", "(", "!", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "updateValueMap", "(", "I", ",", "Result", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel (2)2", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71873, "Length": 95, "Cover_Rate": 0.6785714285714286} {"Template_token": ["", "bool", "FastISel", "::", "SelectIndirectBr", "(", "const", "Instruction", "*", "I", ")", "{", "unsigned", "AddrReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "AddrReg", "==", "", ")", "return", "false", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "assert", "(", "isThumb2", "||", "Subtarget", "->", "hasV4TOps", "(", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "AddrReg", ")", ")", ";"], "ground_truth": ["const", "IndirectBrInst", "*", "IB", "=", "cast", "<", "IndirectBrInst", ">", "(", "I", ")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectIndirectBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71874, "Length": 95, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "ComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "ComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "MTI", ".", "getAlignment", "(", ")", ";", "if", "(", "TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ",", "Alignment", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";", "if", "(", "MTI", ".", "getSourceAddressSpace", "(", ")", ">", "", "||", "MTI", ".", "getDestAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "const", "char", "*", "IntrMemName", "=", "isa", "<", "MemCpyInst", ">", "(", "I", ")", "?", "", ":", "", ";", "return", "SelectCall", "(", "&", "I", ",", "IntrMemName", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)2", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71875, "Length": 218, "Cover_Rate": 0.3956442831215971} {"Template_token": ["", "SrcReg", "=", "DestReg", ";", "}", "updateValueMap", "(", "&", "I", ",", "SrcReg", ")", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "ComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "ComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "MTI", ".", "getAlignment", "(", ")", ";", "if", "(", "TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ",", "Alignment", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";", "if", "(", "MTI", ".", "getSourceAddressSpace", "(", ")", ">", "", "||", "MTI", ".", "getDestAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "const", "char", "*", "IntrMemName", "=", "isa", "<", "MemCpyInst", ">", "(", "I", ")", "?", "", ":", "", ";", "return", "SelectCall", "(", "&", "I", ",", "IntrMemName", ")", ";", "}", "case", "", ":", "{", "const", "MemSetInst", "&", "MSI", "=", "cast", "<", "MemSetInst", ">", "(", "I", ")", ";", "if", "(", "MSI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MSI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";", "if", "(", "MSI", ".", "getDestAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "return", "SelectCall", "(", "&", "I", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)2", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71876, "Length": 307, "Cover_Rate": 0.5571687840290381} {"Template_token": ["", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "DstVT", ")", ")", "return", "false", ";", "Value", "*", "Src", "=", "I", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Src", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "SrcEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "", ",", "!", "isSigned", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "FP", "=", "MoveToFPReg", "(", "", ",", "SrcReg", ")", ";", "if", "(", "FP", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", "&&", "!", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "DstVT", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "FP", ")", ")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71877, "Length": 252, "Cover_Rate": 0.802547770700637} {"Template_token": ["", "if", "(", "!", "SrcEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "", ",", "!", "isSigned", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "FP", "=", "MoveToFPReg", "(", "", ",", "SrcReg", ")", ";", "if", "(", "FP", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", "&&", "!", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "DstVT", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "FP", ")", ")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71878, "Length": 200, "Cover_Rate": 0.6369426751592356} {"Template_token": ["", "if", "(", "!", "ComputeAddress", "(", "I", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "ResultReg", ";", "if", "(", "!", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ",", "cast", "<", "LoadInst", ">", "(", "I", ")", "->", "getAlignment", "(", ")", ")", ")", "return", "false", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)2", "Func": "SelectLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71879, "Length": 59, "Cover_Rate": 0.31382978723404253} {"Template_token": ["", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "false", ";", "if", "(", "!", "TLI", ".", "hasStandaloneRem", "(", "VT", ")", ")", "{", "return", "false", ";", "}", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", "UNKNOWN_LIBCALL", ";", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I8", ":", "RTLIB", "::", "UREM_I8", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I16", ":", "RTLIB", "::", "UREM_I16", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I32", ":", "RTLIB", "::", "UREM_I32", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I64", ":", "RTLIB", "::", "UREM_I64", ";"], "ground_truth": ["else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I128", ":", "RTLIB", "::", "UREM_I128", ";"], "File": "ARMFastISel (2)2", "Func": "SelectRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71880, "Length": 131, "Cover_Rate": 0.6968085106382979} {"Template_token": ["", "return", "false", ";", "}", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", "UNKNOWN_LIBCALL", ";", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I8", ":", "RTLIB", "::", "UREM_I8", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I16", ":", "RTLIB", "::", "UREM_I16", ";"], "ground_truth": ["else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I32", ":", "RTLIB", "::", "UREM_I32", ";"], "File": "ARMFastISel (2)2", "Func": "SelectRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71881, "Length": 69, "Cover_Rate": 0.3670212765957447} {"Template_token": ["", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "}"], "ground_truth": ["unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71882, "Length": 223, "Cover_Rate": 0.3932980599647266} {"Template_token": ["", "bool", "UseImm", "=", "false", ";", "bool", "isNegativeImm", "=", "false", ";", "if", "(", "const", "ConstantInt", "*", "ConstInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", "{", "assert", "(", "VT", "==", "", "&&", "", ")", ";", "Imm", "=", "(", "int", ")", "ConstInt", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "Imm", "<", "", ")", "{", "isNegativeImm", "=", "true", ";", "Imm", "=", "~", "Imm", ";", "}", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "}", "unsigned", "Op2Reg", "=", "", ";", "if", "(", "!", "UseImm", ")", "{", "Op2Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2Reg", "==", "", ")", "return", "false", ";", "}", "unsigned", "TstOpc", "=", "isThumb2", "?", "", ":", "", ";", "CondReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "TstOpc", ")", ",", "CondReg", ",", "", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TstOpc", ")", ")", ".", "addReg", "(", "CondReg", ")", ".", "addImm", "(", "", ")", ")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71883, "Length": 189, "Cover_Rate": 0.3442622950819672} {"Template_token": ["", "if", "(", "cast", "<", "StoreInst", ">", "(", "I", ")", "->", "isAtomic", "(", ")", ")", "return", "false", ";", "const", "Value", "*", "PtrV", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "TLI", ".", "supportSwiftError", "(", ")", ")", "{", "if", "(", "const", "Argument", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "PtrV", ")", ")", "{", "if", "(", "Arg", "->", "hasSwiftErrorAttr", "(", ")", ")", "return", "false", ";", "}", "if", "(", "const", "AllocaInst", "*", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "PtrV", ")", ")", "{", "if", "(", "Alloca", "->", "isSwiftError", "(", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)2", "Func": "SelectStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71884, "Length": 94, "Cover_Rate": 0.4372093023255814} {"Template_token": ["", "EVT", "SrcVT", ",", "DestVT", ";", "SrcVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Op", "->", "getType", "(", ")", ",", "true", ")", ";", "DestVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getType", "(", ")", ",", "true", ")", ";"], "ground_truth": ["if", "(", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", ")", "return", "false", ";"], "File": "ARMFastISel (2)2", "Func": "SelectTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71885, "Length": 56, "Cover_Rate": 0.417910447761194} {"Template_token": ["", "if", "(", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", ")", "return", "false", ";", "if", "(", "DestVT", "!=", "", "&&", "DestVT", "!=", "", "&&", "DestVT", "!=", "", ")", "return", "false", ";"], "ground_truth": ["unsigned", "SrcReg", "=", "getRegForValue", "(", "Op", ")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71886, "Length": 42, "Cover_Rate": 0.31343283582089554} {"Template_token": ["", "bool", "isICmp", "=", "true", ";", "bool", "needsExt", "=", "false", ";", "switch", "(", "SrcVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "isICmp", "=", "false", ";", "if", "(", "isEquality", ")", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "else", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "isICmp", "=", "false", ";", "if", "(", "isEquality", ")", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "else", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "needsExt", "=", "true", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "getRegForValue", "(", "Src2Value", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "if", "(", "needsExt", ")", "{", "SrcReg1", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg1", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg2", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "}", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "CmpOpc", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg1", ",", "", ")", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg2", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg1", ")", ";", "if", "(", "isICmp", ")", "MIB", ".", "addImm", "(", "Imm", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}"], "ground_truth": ["if", "(", "Ty", "->", "isFloatTy", "(", ")", "||", "Ty", "->", "isDoubleTy", "(", ")", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ")", ")", ";"], "File": "ARMFastISel (2)3", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71887, "Length": 401, "Cover_Rate": 0.5255570117955439} {"Template_token": ["", "bool", "UseGOT_PREL", "=", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";", "LLVMContext", "*", "Context", "=", "&", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "UseGOT_PREL", "?", "", ":", "", ",", "UseGOT_PREL", ")", ";", "unsigned", "ConstAlign", "=", "MF", "->", "getDataLayout", "(", ")", ".", "getPrefTypeAlignment", "(", "Type", "::", "getInt32PtrTy", "(", "*", "Context", ")", ")", ";", "unsigned", "Idx", "=", "MF", "->", "getConstantPool", "(", ")", "->", "getConstantPoolIndex", "(", "CPV", ",", "ConstAlign", ")", ";", "unsigned", "TempReg", "=", "MF", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "TempReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";"], "File": "ARMFastISel (2)3", "Func": "ARMLowerPICELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71889, "Length": 171, "Cover_Rate": 0.4180929095354523} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "{", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "}", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "Swift", ":", "if", "(", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_AAPCS", ":"], "ground_truth": ["return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";"], "File": "ARMFastISel (2)3", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71890, "Length": 93, "Cover_Rate": 0.4170403587443946} {"Template_token": ["", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "{", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "}", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "Swift", ":", "if", "(", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_APCS", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";"], "ground_truth": ["case", "CallingConv", "::", "GHC", ":"], "File": "ARMFastISel (2)3", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71891, "Length": 121, "Cover_Rate": 0.5426008968609866} {"Template_token": ["", "}", "for", "(", "const", "Argument", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "if", "(", "Arg", ".", "getArgNo", "(", ")", ">=", "", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "StructRet", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftSelf", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftError", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "}", "static", "const", "MCPhysReg", "GPRArgRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";", "for", "(", "const", "Argument", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "unsigned", "ArgNo", "=", "Arg", ".", "getArgNo", "(", ")", ";", "unsigned", "SrcReg", "=", "GPRArgRegs", "[", "ArgNo", "]", ";"], "ground_truth": ["unsigned", "DstReg", "=", "FuncInfo", ".", "MF", "->", "addLiveIn", "(", "SrcReg", ",", "RC", ")", ";"], "File": "ARMFastISel (2)3", "Func": "fastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71892, "Length": 234, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "CallingConv", "::", "ID", "CC", "=", "F", "->", "getCallingConv", "(", ")", ";", "switch", "(", "CC", ")", "{", "default", ":", "return", "false", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "_AAPCS", ":", "case", "CallingConv", "::", "_APCS", ":", "case", "CallingConv", "::", "Swift", ":", "break", ";", "}", "for", "(", "const", "Argument", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "if", "(", "Arg", ".", "getArgNo", "(", ")", ">=", "", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "StructRet", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftSelf", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftError", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "}", "static", "const", "MCPhysReg", "GPRArgRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";", "for", "(", "const", "Argument", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "unsigned", "ArgNo", "=", "Arg", ".", "getArgNo", "(", ")", ";", "unsigned", "SrcReg", "=", "GPRArgRegs", "[", "ArgNo", "]", ";", "unsigned", "DstReg", "=", "FuncInfo", ".", "MF", "->", "addLiveIn", "(", "SrcReg", ",", "RC", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "updateValueMap", "(", "&", "Arg", ",", "ResultReg", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)3", "Func": "fastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71893, "Length": 343, "Cover_Rate": 0.8661616161616161} {"Template_token": ["", "unsigned", "AddrReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "AddrReg", "==", "", ")", "return", "false", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "AddrReg", ")", ")", ";", "const", "IndirectBrInst", "*", "IB", "=", "cast", "<", "IndirectBrInst", ">", "(", "I", ")", ";", "for", "(", "const", "BasicBlock", "*", "SuccBB", ":", "IB", "->", "successors", "(", ")", ")", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "FuncInfo", ".", "MBBMap", "[", "SuccBB", "]", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)3", "Func": "SelectIndirectBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71894, "Length": 104, "Cover_Rate": 0.8739495798319328} {"Template_token": ["", "const", "IndirectBrInst", "*", "IB", "=", "cast", "<", "IndirectBrInst", ">", "(", "I", ")", ";", "for", "(", "const", "BasicBlock", "*", "SuccBB", ":", "IB", "->", "successors", "(", ")", ")", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "FuncInfo", ".", "MBBMap", "[", "SuccBB", "]", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel (2)3", "Func": "SelectIndirectBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71895, "Length": 43, "Cover_Rate": 0.36134453781512604} {"Template_token": ["", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "}", "unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "!", "SrcRC", "->", "contains", "(", "DstReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "RetRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "unsigned", "RetOpc", "=", "isThumb2", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "RetOpc", ")", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "for", "(", "unsigned", "R", ":", "RetRegs", ")", "MIB", ".", "addReg", "(", "R", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)3", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71896, "Length": 236, "Cover_Rate": 0.4097222222222222} {"Template_token": ["", "int", "Offset", "=", "Addr", ".", "Offset", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ",", "Offset", ")", ",", "Flags", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ";", "if", "(", "useAM3", ")", "{", "signed", "Imm", "=", "(", "Addr", ".", "Offset", "<", "", ")", "?", "(", "", "|", "-", "Addr", ".", "Offset", ")", ":", "Addr", ".", "Offset", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Imm", ")", ";", "}", "else", "{", "MIB", ".", "addImm", "(", "Addr", ".", "Offset", ")", ";", "}", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ";", "if", "(", "useAM3", ")", "{", "signed", "Imm", "=", "(", "Addr", ".", "Offset", "<", "", ")", "?", "(", "", "|", "-", "Addr", ".", "Offset", ")", ":", "Addr", ".", "Offset", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Imm", ")", ";", "}", "else", "{", "MIB", ".", "addImm", "(", "Addr", ".", "Offset", ")", ";", "}", "}", "AddOptionalDefs", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "AddLoadStoreOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71897, "Length": 190, "Cover_Rate": 0.7364341085271318} {"Template_token": ["", "bool", "CPSR", "=", "false", ";", "if", "(", "DefinesOptionalPredicate", "(", "MI", ",", "&", "CPSR", ")", ")", "{", "if", "(", "CPSR", ")", "AddDefaultT1CC", "(", "MIB", ")", ";"], "ground_truth": ["else", "AddDefaultCC", "(", "MIB", ")", ";"], "File": "ARMFastISel (2)", "Func": "AddOptionalDefs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71898, "Length": 31, "Cover_Rate": 0.4492753623188406} {"Template_token": ["", "if", "(", "isNEONPred", "(", "MI", ")", ")", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "CPSR", "=", "false", ";", "if", "(", "DefinesOptionalPredicate", "(", "MI", ",", "&", "CPSR", ")", ")", "{"], "ground_truth": ["if", "(", "CPSR", ")", "AddDefaultT1CC", "(", "MIB", ")", ";"], "File": "ARMFastISel (2)", "Func": "AddOptionalDefs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71899, "Length": 37, "Cover_Rate": 0.5362318840579711} {"Template_token": ["", "Base", ".", "Reg", "=", "", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "Address", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71900, "Length": 7, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "Base", ".", "Reg", "=", "", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "Address", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71901, "Length": 7, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "BitCast", ":", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "if", "(", "TLI", ".", "getValueType", "(", "U", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "case", "Instruction", "::", "PtrToInt", ":", "if", "(", "TLI", ".", "getValueType", "(", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "case", "Instruction", "::", "GetElementPtr", ":", "{", "Address", "SavedAddr", "=", "Addr", ";", "int", "TmpOffset", "=", "Addr", ".", "Offset", ";", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ";", "for", "(", "User", "::", "const_op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "*", "i", ";", "if", "(", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "*", "GTI", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "DL", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else", "{", "uint64_t", "S", "=", "DL", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}", "if", "(", "canFoldAddIntoGEP", "(", "U", ",", "Op", ")", ")", "{"], "ground_truth": ["ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71902, "Length": 315, "Cover_Rate": 0.48761609907120745} {"Template_token": ["", "}", "else", "if", "(", "const", "ConstantExpr", "*", "C", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "Obj", ")", ")", "{", "Opcode", "=", "C", "->", "getOpcode", "(", ")", ";", "U", "=", "C", ";", "}", "if", "(", "PointerType", "*", "Ty", "=", "dyn_cast", "<", "PointerType", ">", "(", "Obj", "->", "getType", "(", ")", ")", ")", "if", "(", "Ty", "->", "getAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "BitCast", ":", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "if", "(", "TLI", ".", "getValueType", "(", "U", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "case", "Instruction", "::", "PtrToInt", ":", "if", "(", "TLI", ".", "getValueType", "(", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "case", "Instruction", "::", "GetElementPtr", ":", "{", "Address", "SavedAddr", "=", "Addr", ";", "int", "TmpOffset", "=", "Addr", ".", "Offset", ";", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ";", "for", "(", "User", "::", "const_op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "*", "i", ";", "if", "(", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "*", "GTI", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "DL", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMFastISel (2)", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71903, "Length": 295, "Cover_Rate": 0.456656346749226} {"Template_token": ["", "case", "", ":", "isICmp", "=", "false", ";", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "needsExt", "=", "true", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "getRegForValue", "(", "Src2Value", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "if", "(", "needsExt", ")", "{", "SrcReg1", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg1", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg2", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "}", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "CmpOpc", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg1", ",", "", ")", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg2", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg1", ")", ";", "if", "(", "isICmp", ")", "MIB", ".", "addImm", "(", "Imm", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71904, "Length": 298, "Cover_Rate": 0.4191279887482419} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "EnableLongCalls", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "EnableLongCalls", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "EnableLongCalls", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "CC", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs", ",", "TRI", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel (2)", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71905, "Length": 351, "Cover_Rate": 0.6041308089500861} {"Template_token": ["", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "Opc", "=", "isZExt", "?", "", ":", "", ";", "useAM3", "=", "true", ";", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "if", "(", "allocReg", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "assert", "(", "ResultReg", ">", "", "&&", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOLoad", ",", "useAM3", ")", ";", "if", "(", "needVMOV", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "ResultReg", ")", ")", ";", "ResultReg", "=", "MoveReg", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel (2)", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71906, "Length": 408, "Cover_Rate": 0.6570048309178744} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "{", "unsigned", "Res", "=", "createResultReg", "(", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "SrcReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "Res", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "Res", ";", "}", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "useAM3", "=", "true", ";", "}", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "SrcReg", "=", "MoveReg", ";", "VT", "=", "", ";", "StrOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "StrOpc", "=", "", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "SrcReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "StrOpc", ")", ",", "SrcReg", ",", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "StrOpc", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOStore", ",", "useAM3", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71907, "Length": 483, "Cover_Rate": 0.8488576449912126} {"Template_token": ["", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "useAM3", "=", "true", ";", "}", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "SrcReg", "=", "MoveReg", ";", "VT", "=", "", ";", "StrOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "StrOpc", "=", "", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "SrcReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "StrOpc", ")", ",", "SrcReg", ",", "", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "StrOpc", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "File": "ARMFastISel (2)", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71908, "Length": 327, "Cover_Rate": 0.5746924428822495} {"Template_token": ["", "explicit", "FastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", ":", "FastISel", "(", "funcInfo", ",", "libInfo", ")", ",", "M", "(", "const_cast", "<", "Module", "&", ">", "(", "*", "funcInfo", ".", "Fn", "->", "getParent", "(", ")", ")", ")", ",", "TM", "(", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ")", ",", "TII", "(", "*", "TM", ".", "getInstrInfo", "(", ")", ")", ",", "TLI", "(", "*", "TM", ".", "getTargetLowering", "(", ")", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AFI", "=", "funcInfo", ".", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumbFunction", "(", ")", ";"], "ground_truth": ["Context", "=", "&", "funcInfo", ".", "Fn", "->", "getContext", "(", ")", ";"], "File": "ARMFastISel (2)", "Func": "ARMFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71909, "Length": 114, "Cover_Rate": 0.991304347826087} {"Template_token": ["", "return", "Len", "<=", "", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "ARMIsMemCpySmall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71910, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "unsigned", "Opc", ";", "unsigned", "DestReg1", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb2", ")", "{", "DestReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg1", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg1", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ")", ";", "Opc", "=", "UseGOTOFF", "?", "", ":", "", ";", "}", "else", "{", "DestReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg1", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg1", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ")", ";", "Opc", "=", "UseGOTOFF", "?", "", ":", "", ";", "}", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "if", "(", "GlobalBaseReg", "==", "", ")", "{", "GlobalBaseReg", "=", "MRI", ".", "createVirtualRegister", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AFI", "->", "setGlobalBaseReg", "(", "GlobalBaseReg", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "ARMLowerPICELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71912, "Length": 190, "Cover_Rate": 0.5039787798408488} {"Template_token": ["", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "return", "NewDestReg", ";", "}", "}", "}", "if", "(", "IsIndirect", ")", "{", "MachineInstrBuilder", "MIB", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";"], "ground_truth": ["if", "(", "isThumb2", ")", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "", ")", ";"], "File": "ARMFastISel (2)", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71913, "Length": 247, "Cover_Rate": 0.34985835694050993} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "isUInt", "<", "", ">", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", ";", "return", "ImmReg", ";", "}", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "CI", "->", "isNegative", "(", ")", ")", "{", "unsigned", "Imm", "=", "(", "unsigned", ")", "~", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "bool", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";", "if", "(", "isThumb2", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ")", ";", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71914, "Length": 371, "Cover_Rate": 0.8082788671023965} {"Template_token": ["", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";", "if", "(", "isThumb2", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ")", ";", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71915, "Length": 231, "Cover_Rate": 0.5032679738562091} {"Template_token": ["", "unsigned", "FastISel", "::", "MoveToFPReg", "(", "MVT", "VT", ",", "unsigned", "SrcReg", ")", "{", "if", "(", "VT", "==", "", ")", "return", "", ";", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "ARMMoveToFPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71916, "Length": 65, "Cover_Rate": 0.8904109589041096} {"Template_token": ["", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "return", "MoveReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "ARMMoveToIntReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71917, "Length": 48, "Cover_Rate": 0.6575342465753424} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "return", "MoveReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "ARMMoveToIntReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71918, "Length": 35, "Cover_Rate": 0.4794520547945205} {"Template_token": ["", "if", "(", "UseReg", ")", "return", "isThumb2", "?", "", ":", "", ";", "else", "return", "isThumb2", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "ARMSelectCallOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71919, "Length": 20, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "if", "(", "UseReg", ")", "return", "isThumb2", "?", "", ":", "", ";"], "ground_truth": ["else", "return", "isThumb2", "?", "", ":", "", ";"], "File": "ARMFastISel (2)", "Func": "ARMSelectCallOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71920, "Length": 19, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "case", "", ":", "if", "(", "!", "useAM3", ")", "{", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "", ")", "!=", "Addr", ".", "Offset", ")", ";", "if", "(", "needsLowering", "&&", "isThumb2", ")", "needsLowering", "=", "!", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", ")", ";", "}", "else", "{", "needsLowering", "=", "(", "Addr", ".", "Offset", ">", "", "||", "Addr", ".", "Offset", "<", "-", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "", ")", "!=", "Addr", ".", "Offset", ")", ";", "break", ";", "}", "if", "(", "needsLowering", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";"], "ground_truth": ["Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";"], "File": "ARMFastISel (2)", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71921, "Length": 212, "Cover_Rate": 0.6563467492260062} {"Template_token": ["", "CCAssignFn", "*", "FastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "Return", ",", "bool", "isVarArg", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CallingConv", "::", "Fast", ":", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "isVarArg", ")", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71922, "Length": 75, "Cover_Rate": 0.36231884057971014} {"Template_token": ["", "unsigned", "FastISel", "::", "constrainOperandRegClass", "(", "const", "MCInstrDesc", "&", "II", ",", "unsigned", "Op", ",", "unsigned", "OpNum", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op", ")", ")", "{", "const", "TargetRegisterClass", "*", "RegClass", "=", "TII", ".", "getRegClass", "(", "II", ",", "OpNum", ",", "&", "TRI", ",", "*", "FuncInfo", ".", "MF", ")", ";"], "ground_truth": ["if", "(", "!", "MRI", ".", "constrainRegClass", "(", "Op", ",", "RegClass", ")", ")", "{"], "File": "ARMFastISel (2)", "Func": "constrainOperandRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71923, "Length": 62, "Cover_Rate": 0.5535714285714286} {"Template_token": ["", "const", "Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "bool", "UseFastISel", "=", "false", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetMachO", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetLinux", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ";", "if", "(", "UseFastISel", ")", "{", "TM", ".", "Options", ".", "NoFramePointerElim", "=", "true", ";", "return", "new", "FastISel", "(", "funcInfo", ",", "libInfo", ")", ";", "}"], "ground_truth": ["return", "", ";"], "File": "ARMFastISel (2)", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71924, "Length": 91, "Cover_Rate": 0.7520661157024794} {"Template_token": ["", "UseFastISel", "|=", "Subtarget", "->", "isTargetMachO", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetLinux", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ";"], "ground_truth": ["UseFastISel", "|=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ";"], "File": "ARMFastISel (2)", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71925, "Length": 45, "Cover_Rate": 0.371900826446281} {"Template_token": ["", "bool", "FastISel", "::", "DefinesOptionalPredicate", "(", "MachineInstr", "*", "MI", ",", "bool", "*", "CPSR", ")", "{", "if", "(", "!", "MI", "->", "hasOptionalDef", "(", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "*", "CPSR", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "DefinesOptionalPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71926, "Length": 95, "Cover_Rate": 0.9405940594059405} {"Template_token": ["", "unsigned", "FastISel", "::", "FastEmitInst_extractsubreg", "(", "MVT", "RetVT", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "uint32_t", "Idx", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "RetVT", ")", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op0", ")", "&&", "", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "getKillRegState", "(", "Op0IsKill", ")", ",", "Idx", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_extractsubreg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71928, "Length": 83, "Cover_Rate": 0.9540229885057471} {"Template_token": ["", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addImm", "(", "Imm", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_i", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71929, "Length": 84, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "unsigned", "FastISel", "::", "FastEmitInst_i", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "uint64_t", "Imm", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_i", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71930, "Length": 140, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addImm", "(", "Imm1", ")", ".", "addImm", "(", "Imm2", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addImm", "(", "Imm1", ")", ".", "addImm", "(", "Imm2", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_ii", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71931, "Length": 112, "Cover_Rate": 0.7133757961783439} {"Template_token": ["", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addImm", "(", "Imm1", ")", ".", "addImm", "(", "Imm2", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addImm", "(", "Imm1", ")", ".", "addImm", "(", "Imm2", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_ii", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71932, "Length": 116, "Cover_Rate": 0.7388535031847133} {"Template_token": ["", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71933, "Length": 114, "Cover_Rate": 0.6705882352941176} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_rf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71934, "Length": 114, "Cover_Rate": 0.6162162162162163} {"Template_token": ["", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71935, "Length": 80, "Cover_Rate": 0.4371584699453552} {"Template_token": ["", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71936, "Length": 80, "Cover_Rate": 0.4371584699453552} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_rr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71937, "Length": 83, "Cover_Rate": 0.39712918660287083} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_rr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71938, "Length": 79, "Cover_Rate": 0.37799043062200954} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_rri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71939, "Length": 142, "Cover_Rate": 0.6396396396396397} {"Template_token": ["", "Op2", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op2", ",", "Op2IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op2", ",", "Op2IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_rrr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71940, "Length": 170, "Cover_Rate": 0.6854838709677419} {"Template_token": ["", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "_AAPCS", ":", "case", "CallingConv", "::", "_APCS", ":", "break", ";", "}", "unsigned", "Idx", "=", "", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "if", "(", "Idx", ">", "", ")", "return", "false", ";", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "StructRet", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["break", ";"], "File": "ARMFastISel (2)", "Func": "FastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71941, "Length": 196, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "else", "{", "assert", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "MVT", "CopyVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "if", "(", "RetVT", "==", "", "||", "RetVT", "==", "", "||", "RetVT", "==", "", ")", "CopyVT", "=", "", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "CopyVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel (2)", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71942, "Length": 150, "Cover_Rate": 0.37220843672456577} {"Template_token": ["", "unsigned", "AdjStackUp", "=", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "AdjStackUp", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addImm", "(", "", ")", ")", ";", "if", "(", "RetVT", "!=", "", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "isVarArg", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "RetVT", "==", "", ")", "{", "MVT", "DestVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "DestVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";"], "ground_truth": ["UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "ARMFastISel (2)", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71943, "Length": 226, "Cover_Rate": 0.5607940446650124} {"Template_token": ["", "EVT", "LCREVT", "=", "TLI", ".", "getValueType", "(", "GVTy", ")", ";", "if", "(", "!", "LCREVT", ".", "isSimple", "(", ")", ")", "return", "", ";", "GlobalValue", "*", "GV", "=", "new", "GlobalVariable", "(", "M", ",", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "", ",", "Name", ")", ";", "assert", "(", "GV", "->", "getType", "(", ")", "==", "GVTy", "&&", "", ")", ";", "return", "MaterializeGV", "(", "GV", ",", "LCREVT", ".", "getSimpleVT", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71944, "Length": 76, "Cover_Rate": 0.7524752475247525} {"Template_token": ["", "unsigned", "FastISel", "::", "getLibcallReg", "(", "const", "Twine", "&", "Name", ")", "{", "Type", "*", "GVTy", "=", "Type", "::", "getInt32PtrTy", "(", "*", "Context", ",", "", ")", ";", "EVT", "LCREVT", "=", "TLI", ".", "getValueType", "(", "GVTy", ")", ";", "if", "(", "!", "LCREVT", ".", "isSimple", "(", ")", ")", "return", "", ";", "GlobalValue", "*", "GV", "=", "new", "GlobalVariable", "(", "M", ",", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "", ",", "Name", ")", ";"], "ground_truth": ["assert", "(", "GV", "->", "getType", "(", ")", "==", "GVTy", "&&", "", ")", ";"], "File": "ARMFastISel (2)", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71945, "Length": 88, "Cover_Rate": 0.8712871287128713} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", "||", "AFI", "->", "isThumb2Function", "(", ")", ")", "return", "MI", "->", "isPredicable", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMFastISel (2)", "Func": "isARMNEONPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71946, "Length": 77, "Cover_Rate": 0.8279569892473119} {"Template_token": ["", "bool", "FastISel", "::", "isNEONPred", "(", "const", "MachineInstr", "*", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";"], "ground_truth": ["if", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", "||", "AFI", "->", "isThumb2Function", "(", ")", ")", "return", "MI", "->", "isPredicable", "(", ")", ";"], "File": "ARMFastISel (2)", "Func": "isARMNEONPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71947, "Length": 47, "Cover_Rate": 0.5053763440860215} {"Template_token": ["", "if", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMFastISel (2)", "Func": "isLoadTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71948, "Length": 20, "Cover_Rate": 0.37735849056603776} {"Template_token": ["", "if", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "isLoadTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71949, "Length": 21, "Cover_Rate": 0.39622641509433965} {"Template_token": ["", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "evt", "==", "", "||", "!", "evt", ".", "isSimple", "(", ")", ")", "return", "false", ";"], "ground_truth": ["VT", "=", "evt", ".", "getSimpleVT", "(", ")", ";"], "File": "ARMFastISel (2)", "Func": "isTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71950, "Length": 36, "Cover_Rate": 0.5901639344262295} {"Template_token": ["", "if", "(", "evt", "==", "", "||", "!", "evt", ".", "isSimple", "(", ")", ")", "return", "false", ";"], "ground_truth": ["VT", "=", "evt", ".", "getSimpleVT", "(", ")", ";"], "File": "ARMFastISel (2)", "Func": "isTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71951, "Length": 24, "Cover_Rate": 0.39344262295081966} {"Template_token": ["", "break", ";", "}", "}", "}", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "&&", "", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "FastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "", "&&", "", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{"], "File": "ARMFastISel (2)", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71952, "Length": 368, "Cover_Rate": 0.4294049008168028} {"Template_token": ["", "bool", "is64bit", "=", "VT", "==", "", "||", "VT", "==", "", ";", "switch", "(", "ISDOpcode", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "}", "unsigned", "Op1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1", "==", "", ")", "return", "false", ";", "unsigned", "Op2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "Op2", "==", "", ")", "return", "false", ";"], "File": "ARMFastISel (2)", "Func": "SelectBinaryFPOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71953, "Length": 105, "Cover_Rate": 0.36971830985915494} {"Template_token": ["", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg1", ",", "", ")", ";", "SrcReg2", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg2", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";"], "ground_truth": ["UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "ARMFastISel (2)", "Func": "SelectBinaryIntOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71954, "Length": 129, "Cover_Rate": 0.5} {"Template_token": ["", "FastEmitBranch", "(", "FBB", ",", "DbgLoc", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "TruncInst", "*", "TI", "=", "dyn_cast", "<", "TruncInst", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "MVT", "SourceVT", ";", "if", "(", "TI", "->", "hasOneUse", "(", ")", "&&", "TI", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", "&&", "(", "isLoadTypeLegal", "(", "TI", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ",", "SourceVT", ")", ")", ")", "{", "unsigned", "TstOpc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "OpReg", "=", "getRegForValue", "(", "TI", "->", "getOperand", "(", "", ")", ")", ";", "OpReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "TstOpc", ")", ",", "OpReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TstOpc", ")", ")", ".", "addReg", "(", "OpReg", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "CCMode", "=", "", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "CCMode", "=", "", ";", "}", "unsigned", "BrOpc", "=", "isThumb2", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "CCMode", ")", ".", "addReg", "(", "", ")", ";", "FastEmitBranch", "(", "FBB", ",", "DbgLoc", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "uint64_t", "Imm", "=", "CI", "->", "getZExtValue", "(", ")", ";", "MachineBasicBlock", "*", "Target", "=", "(", "Imm", "==", "", ")", "?", "FBB", ":", "TBB", ";", "FastEmitBranch", "(", "Target", ",", "DbgLoc", ")", ";", "return", "true", ";", "}", "unsigned", "CmpReg", "=", "getRegForValue", "(", "BI", "->", "getCondition", "(", ")", ")", ";", "if", "(", "CmpReg", "==", "", ")", "return", "false", ";", "unsigned", "TstOpc", "=", "isThumb2", "?", "", ":", "", ";", "CmpReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "TstOpc", ")", ",", "CmpReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TstOpc", ")", ")", ".", "addReg", "(", "CmpReg", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "CCMode", "=", "", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "CCMode", "=", "", ";", "}", "unsigned", "BrOpc", "=", "isThumb2", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "CCMode", ")", ".", "addReg", "(", "", ")", ";", "FastEmitBranch", "(", "FBB", ",", "DbgLoc", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TBB", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "SelectBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71955, "Length": 483, "Cover_Rate": 0.6414342629482072} {"Template_token": ["", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "EnableLongCalls", ")", "UseReg", "=", "true", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "UseReg", ")", "{", "if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg", "(", "IntrMemName", ")", ";", "else", "CalleeReg", "=", "getRegForValue", "(", "Callee", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "UseReg", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "unsigned", "char", "OpFlags", "=", "", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "OpFlags", "=", "", ";"], "File": "ARMFastISel (2)", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71956, "Length": 357, "Cover_Rate": 0.38636363636363635} {"Template_token": ["", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "", ")", ";", "unsigned", "ZeroReg", "=", "TargetMaterializeConstant", "(", "Zero", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ";", "UpdateValueMap", "(", "I", ",", "DestReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71958, "Length": 89, "Cover_Rate": 0.4258373205741627} {"Template_token": ["", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIV_I32", ":", "RTLIB", "::", "UDIV_I32", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIV_I64", ":", "RTLIB", "::", "UDIV_I64", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIV_I128", ":", "RTLIB", "::", "UDIV_I128", ";"], "ground_truth": ["assert", "(", "LC", "!=", "RTLIB", "::", "UNKNOWN_LIBCALL", "&&", "", ")", ";"], "File": "ARMFastISel (2)", "Func": "SelectDiv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71959, "Length": 68, "Cover_Rate": 0.3695652173913043} {"Template_token": ["", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", "UNKNOWN_LIBCALL", ";", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIV_I8", ":", "RTLIB", "::", "UDIV_I8", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIV_I16", ":", "RTLIB", "::", "UDIV_I16", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIV_I32", ":", "RTLIB", "::", "UDIV_I32", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIV_I64", ":", "RTLIB", "::", "UDIV_I64", ";"], "ground_truth": ["else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIV_I128", ":", "RTLIB", "::", "UDIV_I128", ";"], "File": "ARMFastISel (2)", "Func": "SelectDiv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71960, "Length": 103, "Cover_Rate": 0.5597826086956522} {"Template_token": ["", "unsigned", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "Result", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71961, "Length": 51, "Cover_Rate": 0.38345864661654133} {"Template_token": ["", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";"], "File": "ARMFastISel (2)", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71962, "Length": 46, "Cover_Rate": 0.3458646616541353} {"Template_token": ["", "MVT", "DstVT", ";", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "DstVT", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";"], "ground_truth": ["if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";"], "File": "ARMFastISel (2)", "Func": "SelectFPToI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71963, "Length": 82, "Cover_Rate": 0.38497652582159625} {"Template_token": ["", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "DstVT", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "OpTy", "->", "isDoubleTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "SelectFPToI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71964, "Length": 134, "Cover_Rate": 0.6291079812206573} {"Template_token": ["", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "Result", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71965, "Length": 68, "Cover_Rate": 0.5074626865671642} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";"], "ground_truth": ["if", "(", "Op", "==", "", ")", "return", "false", ";"], "File": "ARMFastISel (2)", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71966, "Length": 68, "Cover_Rate": 0.5074626865671642} {"Template_token": ["", "const", "IndirectBrInst", "*", "IB", "=", "cast", "<", "IndirectBrInst", ">", "(", "I", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "IB", "->", "getNumSuccessors", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "FuncInfo", ".", "MBBMap", "[", "IB", "->", "getSuccessor", "(", "i", ")", "]", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "SelectIndirectBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71967, "Length": 58, "Cover_Rate": 0.43609022556390975} {"Template_token": ["", "bool", "FastISel", "::", "SelectIndirectBr", "(", "const", "Instruction", "*", "I", ")", "{", "unsigned", "AddrReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "AddrReg", "==", "", ")", "return", "false", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "AddrReg", ")", ")", ";"], "ground_truth": ["const", "IndirectBrInst", "*", "IB", "=", "cast", "<", "IndirectBrInst", ">", "(", "I", ")", ";"], "File": "ARMFastISel (2)", "Func": "SelectIndirectBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71968, "Length": 84, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "UpdateValueMap", "(", "&", "I", ",", "SrcReg", ")", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "ComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "ComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "MTI", ".", "getAlignment", "(", ")", ";"], "ground_truth": ["if", "(", "TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ",", "Alignment", ")", ")", "return", "true", ";"], "File": "ARMFastISel (2)", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71969, "Length": 207, "Cover_Rate": 0.3606271777003484} {"Template_token": ["", "if", "(", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "", ",", "!", "isSigned", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "FP", "=", "MoveToFPReg", "(", "", ",", "SrcReg", ")", ";", "if", "(", "FP", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";"], "ground_truth": ["else", "return", "false", ";"], "File": "ARMFastISel (2)", "Func": "SelectIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71970, "Length": 128, "Cover_Rate": 0.419672131147541} {"Template_token": ["", "if", "(", "!", "isLoadTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "Address", "Addr", ";", "if", "(", "!", "ComputeAddress", "(", "I", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "ResultReg", ";", "if", "(", "!", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ",", "cast", "<", "LoadInst", ">", "(", "I", ")", "->", "getAlignment", "(", ")", ")", ")", "return", "false", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "SelectLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71971, "Length": 79, "Cover_Rate": 0.7181818181818181} {"Template_token": ["", "bool", "FastISel", "::", "SelectLoad", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "cast", "<", "LoadInst", ">", "(", "I", ")", "->", "isAtomic", "(", ")", ")", "return", "false", ";", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "Address", "Addr", ";", "if", "(", "!", "ComputeAddress", "(", "I", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "ResultReg", ";"], "ground_truth": ["if", "(", "!", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ",", "cast", "<", "LoadInst", ">", "(", "I", ")", "->", "getAlignment", "(", ")", ")", ")", "return", "false", ";"], "File": "ARMFastISel (2)", "Func": "SelectLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71972, "Length": 99, "Cover_Rate": 0.9} {"Template_token": ["", "MVT", "VT", ";", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "false", ";", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", "UNKNOWN_LIBCALL", ";", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I8", ":", "RTLIB", "::", "UREM_I8", ";"], "ground_truth": ["else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I16", ":", "RTLIB", "::", "UREM_I16", ";"], "File": "ARMFastISel (2)", "Func": "SelectRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71973, "Length": 72, "Cover_Rate": 0.4161849710982659} {"Template_token": ["", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "false", ";", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", "UNKNOWN_LIBCALL", ";", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I8", ":", "RTLIB", "::", "UREM_I8", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I16", ":", "RTLIB", "::", "UREM_I16", ";"], "ground_truth": ["else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I32", ":", "RTLIB", "::", "UREM_I32", ";"], "File": "ARMFastISel (2)", "Func": "SelectRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71974, "Length": 78, "Cover_Rate": 0.4508670520231214} {"Template_token": ["", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";"], "ground_truth": ["if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{"], "File": "ARMFastISel (2)", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71975, "Length": 179, "Cover_Rate": 0.3231046931407942} {"Template_token": ["", "unsigned", "MovCCOpc", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "!", "UseImm", ")", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "else", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "if", "(", "!", "isNegativeImm", ")", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "else", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "UseImm", ")", "{", "Op2Reg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "Op2Reg", ",", "", ")", ";", "Op1Reg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "Op1Reg", ",", "", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op2Reg", ")", ".", "addReg", "(", "Op1Reg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "{", "Op1Reg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "Op1Reg", ",", "", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op1Reg", ")", ".", "addImm", "(", "Imm", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel (2)", "Func": "SelectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71976, "Length": 230, "Cover_Rate": 0.41894353369763204} {"Template_token": ["", "Address", "Addr", ";", "if", "(", "!", "ComputeAddress", "(", "I", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "false", ";", "if", "(", "!", "EmitStore", "(", "VT", ",", "SrcReg", ",", "Addr", ",", "cast", "<", "StoreInst", ">", "(", "I", ")", "->", "getAlignment", "(", ")", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "SelectStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71977, "Length": 52, "Cover_Rate": 0.3795620437956204} {"Template_token": ["", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "Address", "Addr", ";", "if", "(", "!", "ComputeAddress", "(", "I", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "EmitStore", "(", "VT", ",", "SrcReg", ",", "Addr", ",", "cast", "<", "StoreInst", ">", "(", "I", ")", "->", "getAlignment", "(", ")", ")", ")", "return", "false", ";"], "File": "ARMFastISel (2)", "Func": "SelectStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71978, "Length": 57, "Cover_Rate": 0.41605839416058393} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "ResultReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "SI", "->", "second", ")", ".", "addImm", "(", "", ")", ")", ";", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "TargetMaterializeAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71979, "Length": 78, "Cover_Rate": 0.44571428571428573} {"Template_token": ["", "MVT", "VT", "=", "CEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", ")", "return", "MaterializeFP", "(", "CFP", ",", "VT", ")", ";", "else", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "MaterializeGV", "(", "GV", ",", "VT", ")", ";"], "ground_truth": ["else", "if", "(", "isa", "<", "ConstantInt", ">", "(", "C", ")", ")", "return", "MaterializeInt", "(", "C", ",", "VT", ")", ";"], "File": "ARMFastISel (2)", "Func": "TargetMaterializeConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71980, "Length": 75, "Cover_Rate": 0.635593220338983} {"Template_token": ["", "unsigned", "FastISel", "::", "TargetMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "CEVT", ".", "isSimple", "(", ")", ")", "return", "", ";", "MVT", "VT", "=", "CEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", ")", "return", "MaterializeFP", "(", "CFP", ",", "VT", ")", ";", "else", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "MaterializeGV", "(", "GV", ",", "VT", ")", ";", "else", "if", "(", "isa", "<", "ConstantInt", ">", "(", "C", ")", ")", "return", "MaterializeInt", "(", "C", ",", "VT", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "TargetMaterializeConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71981, "Length": 118, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "int", "FI", "=", "Addr", ".", "Base", ".", "FI", ";", "int", "Offset", "=", "Addr", ".", "Offset", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "FuncInfo", ".", "MF", ",", "FI", ",", "Offset", ")", ",", "Flags", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ";", "if", "(", "useAM3", ")", "{", "signed", "Imm", "=", "(", "Addr", ".", "Offset", "<", "", ")", "?", "(", "", "|", "-", "Addr", ".", "Offset", ")", ":", "Addr", ".", "Offset", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Imm", ")", ";", "}", "else", "{", "MIB", ".", "addImm", "(", "Addr", ".", "Offset", ")", ";", "}"], "ground_truth": ["MIB", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "ARMFastISel (3)", "Func": "AddLoadStoreOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71982, "Length": 138, "Cover_Rate": 0.5247148288973384} {"Template_token": ["", "if", "(", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "int", "FI", "=", "Addr", ".", "Base", ".", "FI", ";", "int", "Offset", "=", "Addr", ".", "Offset", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "FuncInfo", ".", "MF", ",", "FI", ",", "Offset", ")", ",", "Flags", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ";", "if", "(", "useAM3", ")", "{", "signed", "Imm", "=", "(", "Addr", ".", "Offset", "<", "", ")", "?", "(", "", "|", "-", "Addr", ".", "Offset", ")", ":", "Addr", ".", "Offset", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Imm", ")", ";", "}", "else", "{", "MIB", ".", "addImm", "(", "Addr", ".", "Offset", ")", ";", "}"], "ground_truth": ["MIB", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "ARMFastISel (3)", "Func": "AddLoadStoreOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71983, "Length": 138, "Cover_Rate": 0.5247148288973384} {"Template_token": ["", "U", "=", "I", ";", "}", "}", "else", "if", "(", "const", "ConstantExpr", "*", "C", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "Obj", ")", ")", "{", "Opcode", "=", "C", "->", "getOpcode", "(", ")", ";", "U", "=", "C", ";", "}", "if", "(", "PointerType", "*", "Ty", "=", "dyn_cast", "<", "PointerType", ">", "(", "Obj", "->", "getType", "(", ")", ")", ")", "if", "(", "Ty", "->", "getAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "BitCast", ":", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "if", "(", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "case", "Instruction", "::", "PtrToInt", ":", "if", "(", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "case", "Instruction", "::", "GetElementPtr", ":", "{", "Address", "SavedAddr", "=", "Addr", ";", "int", "TmpOffset", "=", "Addr", ".", "Offset", ";", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ";", "for", "(", "User", "::", "const_op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "*", "i", ";", "if", "(", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "*", "GTI", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "DL", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else", "{", "uint64_t", "S", "=", "DL", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMFastISel (3)", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71984, "Length": 355, "Cover_Rate": 0.5444785276073619} {"Template_token": ["", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else", "{", "uint64_t", "S", "=", "DL", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}", "if", "(", "canFoldAddIntoGEP", "(", "U", ",", "Op", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ";", "continue", ";", "}", "goto", "unsupported_gep", ";", "}", "}", "}", "Addr", ".", "Offset", "=", "TmpOffset", ";", "if", "(", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "true", ";", "Addr", "=", "SavedAddr", ";", "unsupported_gep", ":", "break", ";", "}", "case", "Instruction", "::", "Alloca", ":", "{", "const", "AllocaInst", "*", "AI", "=", "cast", "<", "AllocaInst", ">", "(", "Obj", ")", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "Addr", ".", "BaseType", "=", "Address", "::", "FrameIndexBase", ";", "Addr", ".", "Base", ".", "FI", "=", "SI", "->", "second", ";", "return", "true", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMFastISel (3)", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71985, "Length": 237, "Cover_Rate": 0.36349693251533743} {"Template_token": ["", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "isICmp", "=", "false", ";", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "needsExt", "=", "true", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "getRegForValue", "(", "Src2Value", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "if", "(", "needsExt", ")", "{", "SrcReg1", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg1", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg2", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "}", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "CmpOpc", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg1", ",", "", ")", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg2", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "}", "else", "{"], "ground_truth": ["MachineInstrBuilder", "MIB", ";"], "File": "ARMFastISel (3)", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71987, "Length": 268, "Cover_Rate": 0.3758765778401122} {"Template_token": ["", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs", ",", "TRI", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel (3)", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71989, "Length": 196, "Cover_Rate": 0.3288590604026846} {"Template_token": ["", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";"], "ground_truth": ["SmallVector", "<", "unsigned", ",", "", ">", "UsedRegs", ";"], "File": "ARMFastISel (3)", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71990, "Length": 281, "Cover_Rate": 0.4714765100671141} {"Template_token": ["", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "return", "NewDestReg", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMFastISel (3)", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71991, "Length": 273, "Cover_Rate": 0.39} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "}", "case", "CallingConv", "::", "C", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";"], "ground_truth": ["else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";"], "File": "ARMFastISel (3)", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71993, "Length": 82, "Cover_Rate": 0.3923444976076555} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "ARMFastISel (3)", "Func": "fastEmitInst_rri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71994, "Length": 184, "Cover_Rate": 0.8288288288288288} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMFastISel (3)", "Func": "fastEmitInst_rri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71995, "Length": 96, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "Op2", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op2", ",", "Op2IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op2", ",", "Op2IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel (3)", "Func": "fastEmitInst_rrr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71996, "Length": 196, "Cover_Rate": 0.7903225806451613} {"Template_token": ["", "switch", "(", "ArgVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "}", "}", "}", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "Value", "*", "ArgVal", "=", "Args", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "&&", "", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "fastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";"], "ground_truth": ["assert", "(", "BC", "!=", "", "&&", "", ")", ";"], "File": "ARMFastISel (3)", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71997, "Length": 345, "Cover_Rate": 0.39160045402951194} {"Template_token": ["", "MVT", "VT", "=", "FPVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "bool", "isFloat", "=", "(", "Ty", "->", "isDoubleTy", "(", ")", "||", "Ty", "->", "isFloatTy", "(", ")", ")", ";", "if", "(", "isFloat", "&&", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", ";", "bool", "is64bit", "=", "VT", "==", "", "||", "VT", "==", "", ";", "switch", "(", "ISDOpcode", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";"], "ground_truth": ["break", ";"], "File": "ARMFastISel (3)", "Func": "SelectBinaryFPOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71998, "Length": 124, "Cover_Rate": 0.4175084175084175} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "bool", "isFloat", "=", "(", "Ty", "->", "isDoubleTy", "(", ")", "||", "Ty", "->", "isFloatTy", "(", ")", ")", ";", "if", "(", "isFloat", "&&", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", ";", "bool", "is64bit", "=", "VT", "==", "", "||", "VT", "==", "", ";", "switch", "(", "ISDOpcode", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMFastISel (3)", "Func": "SelectBinaryFPOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 71999, "Length": 116, "Cover_Rate": 0.39057239057239057} {"Template_token": ["", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "Subtarget", "->", "genLongCalls", "(", ")", ")", "UseReg", "=", "true", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "UseReg", ")", "{"], "ground_truth": ["if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg", "(", "IntrMemName", ")", ";"], "File": "ARMFastISel (3)", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72000, "Length": 296, "Cover_Rate": 0.317937701396348} {"Template_token": ["", "if", "(", "Pred", "==", "", ")", "return", "false", ";", "if", "(", "!", "EmitCmp", "(", "CI", "->", "getOperand", "(", "", ")", ",", "CI", "->", "getOperand", "(", "", ")", ",", "CI", "->", "isUnsigned", "(", ")", ")", ")", "return", "false", ";", "unsigned", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";"], "ground_truth": ["Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "", ")", ";"], "File": "ARMFastISel (3)", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72001, "Length": 87, "Cover_Rate": 0.4371859296482412} {"Template_token": ["", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";"], "File": "ARMFastISel (3)", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72002, "Length": 95, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "bool", "FastISel", "::", "SelectFPExt", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";"], "File": "ARMFastISel (3)", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72003, "Length": 69, "Cover_Rate": 0.518796992481203} {"Template_token": ["", "MVT", "DstVT", ";", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "DstVT", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";"], "ground_truth": ["else", "if", "(", "OpTy", "->", "isDoubleTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";"], "File": "ARMFastISel (3)", "Func": "SelectFPToI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72004, "Length": 99, "Cover_Rate": 0.4647887323943662} {"Template_token": ["", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";"], "ground_truth": ["updateValueMap", "(", "I", ",", "Result", ")", ";"], "File": "ARMFastISel (3)", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72005, "Length": 56, "Cover_Rate": 0.417910447761194} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";"], "ground_truth": ["if", "(", "Op", "==", "", ")", "return", "false", ";"], "File": "ARMFastISel (3)", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72006, "Length": 68, "Cover_Rate": 0.5074626865671642} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "Subtarget", "->", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "*", "(", "FuncInfo", ".", "MF", ")", ")", ";", "unsigned", "SrcReg", "=", "FramePtr", ";", "unsigned", "DestReg", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantInt", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "updateValueMap", "(", "&", "I", ",", "SrcReg", ")", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "ComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "ComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "MTI", ".", "getAlignment", "(", ")", ";", "if", "(", "TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ",", "Alignment", ")", ")", "return", "true", ";", "}", "}"], "ground_truth": ["if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";"], "File": "ARMFastISel (3)", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72007, "Length": 311, "Cover_Rate": 0.5644283121597096} {"Template_token": ["", "bool", "FastISel", "::", "SelectIntrinsicCall", "(", "const", "IntrinsicInst", "&", "I", ")", "{", "switch", "(", "I", ".", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "{", "MachineFrameInfo", "*", "MFI", "=", "FuncInfo", ".", "MF", "->", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "unsigned", "LdrOpc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "Subtarget", "->", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "*", "(", "FuncInfo", ".", "MF", ")", ")", ";", "unsigned", "SrcReg", "=", "FramePtr", ";", "unsigned", "DestReg", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantInt", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "updateValueMap", "(", "&", "I", ",", "SrcReg", ")", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";"], "ground_truth": ["bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "", ")", ";"], "File": "ARMFastISel (3)", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72008, "Length": 242, "Cover_Rate": 0.43920145190562615} {"Template_token": ["", "unsigned", "Opc", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "DstVT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "FP", ")", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel (3)", "Func": "SelectIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72009, "Length": 95, "Cover_Rate": 0.30944625407166126} {"Template_token": ["", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "", ",", "!", "isSigned", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "FP", "=", "MoveToFPReg", "(", "", ",", "SrcReg", ")", ";", "if", "(", "FP", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";"], "ground_truth": ["if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";"], "File": "ARMFastISel (3)", "Func": "SelectIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72010, "Length": 116, "Cover_Rate": 0.3778501628664495} {"Template_token": ["", "bool", "FastISel", "::", "SelectLoad", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "cast", "<", "LoadInst", ">", "(", "I", ")", "->", "isAtomic", "(", ")", ")", "return", "false", ";", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";"], "ground_truth": ["Address", "Addr", ";"], "File": "ARMFastISel (3)", "Func": "SelectLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72011, "Length": 51, "Cover_Rate": 0.4636363636363636} {"Template_token": ["", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{"], "ground_truth": ["SrcReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";"], "File": "ARMFastISel (3)", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72012, "Length": 186, "Cover_Rate": 0.3345323741007194} {"Template_token": ["", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "unsigned", "CondReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "CondReg", "==", "", ")", "return", "false", ";", "unsigned", "Op1Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1Reg", "==", "", ")", "return", "false", ";", "int", "Imm", "=", "", ";", "bool", "UseImm", "=", "false", ";", "bool", "isNegativeImm", "=", "false", ";", "if", "(", "const", "ConstantInt", "*", "ConstInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", "{", "assert", "(", "VT", "==", "", "&&", "", ")", ";", "Imm", "=", "(", "int", ")", "ConstInt", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "Imm", "<", "", ")", "{", "isNegativeImm", "=", "true", ";", "Imm", "=", "~", "Imm", ";", "}", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "}", "unsigned", "Op2Reg", "=", "", ";"], "ground_truth": ["if", "(", "!", "UseImm", ")", "{"], "File": "ARMFastISel (3)", "Func": "SelectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72013, "Length": 186, "Cover_Rate": 0.33879781420765026} {"Template_token": ["", "bool", "FastISel", "::", "SelectRet", "(", "const", "Instruction", "*", "I", ")", "{", "const", "ReturnInst", "*", "Ret", "=", "cast", "<", "ReturnInst", ">", "(", "I", ")", ";", "const", "Function", "&", "F", "=", "*", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "if", "(", "TLI", ".", "supportSplitCSR", "(", "FuncInfo", ".", "MF", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RetRegs", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "SmallVector", "<", "", ",", "", ">", "Outs", ";", "GetReturnInfo", "(", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ",", "DL", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";"], "ground_truth": ["if", "(", "Reg", "==", "", ")", "return", "false", ";"], "File": "ARMFastISel10", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72015, "Length": 205, "Cover_Rate": 0.35964912280701755} {"Template_token": ["", "int", "Offset", "=", "Addr", ".", "Offset", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "FuncInfo", ".", "MF", ",", "FI", ",", "Offset", ")", ",", "Flags", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ";", "if", "(", "useAM3", ")", "{", "int", "Imm", "=", "(", "Addr", ".", "Offset", "<", "", ")", "?", "(", "", "|", "-", "Addr", ".", "Offset", ")", ":", "Addr", ".", "Offset", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Imm", ")", ";", "}", "else", "{", "MIB", ".", "addImm", "(", "Addr", ".", "Offset", ")", ";", "}", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ";", "if", "(", "useAM3", ")", "{", "int", "Imm", "=", "(", "Addr", ".", "Offset", "<", "", ")", "?", "(", "", "|", "-", "Addr", ".", "Offset", ")", ":", "Addr", ".", "Offset", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "", ")", ";"], "File": "ARMFastISel11", "Func": "AddLoadStoreOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72016, "Length": 168, "Cover_Rate": 0.6339622641509434} {"Template_token": ["", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", "||", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "{", "const", "APInt", "&", "CIVal", "=", "ConstInt", "->", "getValue", "(", ")", ";", "Imm", "=", "(", "isZExt", ")", "?", "(", "int", ")", "CIVal", ".", "getZExtValue", "(", ")", ":", "(", "int", ")", "CIVal", ".", "getSExtValue", "(", ")", ";", "if", "(", "Imm", "<", "", "&&", "Imm", "!=", "(", "int", ")", "", ")", "{", "isNegativeImm", "=", "true", ";", "Imm", "=", "-", "Imm", ";", "}", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "}", "}", "else", "if", "(", "const", "ConstantFP", "*", "ConstFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Src2Value", ")", ")", "{", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "if", "(", "ConstFP", "->", "isZero", "(", ")", "&&", "!", "ConstFP", "->", "isNegative", "(", ")", ")", "UseImm", "=", "true", ";", "}", "unsigned", "CmpOpc", ";", "bool", "isICmp", "=", "true", ";", "bool", "needsExt", "=", "false", ";", "switch", "(", "SrcVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "isICmp", "=", "false", ";", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "isICmp", "=", "false", ";", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "needsExt", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{"], "ground_truth": ["if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";"], "File": "ARMFastISel11", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72017, "Length": 242, "Cover_Rate": 0.3319615912208505} {"Template_token": ["", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "Value", "*", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "Flags", ".", "setOrigAlign", "(", "Align", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ")", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "Register", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "Register", "CalleeReg", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}"], "ground_truth": ["unsigned", "CallOpc", "=", "SelectCallOp", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", ";"], "File": "ARMFastISel11", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72019, "Length": 237, "Cover_Rate": 0.42021276595744683} {"Template_token": ["", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "false", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "false", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", ">=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "}", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "Register", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "Value", "*", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "Flags", ".", "setOrigAlign", "(", "Align", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ")", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";"], "ground_truth": ["ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";"], "File": "ARMFastISel11", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72020, "Length": 232, "Cover_Rate": 0.41134751773049644} {"Template_token": ["", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "Opc", "=", "isZExt", "?", "", ":", "", ";", "useAM3", "=", "true", ";", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel11", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72021, "Length": 232, "Cover_Rate": 0.37359098228663445} {"Template_token": ["", "bool", "is64bit", "=", "VT", "==", "", ";", "if", "(", "TLI", ".", "isFPImmLegal", "(", "Val", ",", "VT", ")", ")", "{", "int", "Imm", ";", "unsigned", "Opc", ";", "if", "(", "is64bit", ")", "{", "Imm", "=", "", "(", "Val", ")", ";", "Opc", "=", "", ";", "}", "else", "{", "Imm", "=", "", "(", "Val", ")", ";", "Opc", "=", "", ";", "}", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";"], "File": "ARMFastISel11", "Func": "ARMMaterializeFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72022, "Length": 100, "Cover_Rate": 0.37174721189591076} {"Template_token": ["", "}", "else", "{", "Imm", "=", "", "(", "Val", ")", ";", "Opc", "=", "", ";", "}", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "DestReg", ";", "}", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "CFP", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "CFP", "->", "getType", "(", ")", ")", ";", "}"], "ground_truth": ["unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "cast", "<", "Constant", ">", "(", "CFP", ")", ",", "Align", ")", ";"], "File": "ARMFastISel11", "Func": "ARMMaterializeFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72023, "Length": 128, "Cover_Rate": 0.4758364312267658} {"Template_token": ["", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "(", "Subtarget", "->", "isTargetMachO", "(", ")", "||", "!", "IsPositionIndependent", ")", ")", "{", "unsigned", "Opc", ";", "unsigned", "char", "TF", "=", "", ";", "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "TF", "=", "", ";", "if", "(", "IsPositionIndependent", ")", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "else", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "TF", ")", ")", ";", "}", "else", "{", "Align", "Alignment", "=", "DL", ".", "getPrefTypeAlign", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "IsPositionIndependent", ")", "return", "LowerPICELF", "(", "GV", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Alignment", ".", "value", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{"], "ground_truth": ["unsigned", "Opc", "=", "IsPositionIndependent", "?", "", ":", "", ";"], "File": "ARMFastISel11", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72024, "Length": 217, "Cover_Rate": 0.33129770992366414} {"Template_token": ["", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "IsPositionIndependent", ")", "return", "LowerPICELF", "(", "GV", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Alignment", ".", "value", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "IsPositionIndependent", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "IsPositionIndependent", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "IsPositionIndependent", ")", "{"], "ground_truth": ["unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";"], "File": "ARMFastISel11", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72025, "Length": 215, "Cover_Rate": 0.3282442748091603} {"Template_token": ["", "unsigned", "Imm", "=", "(", "unsigned", ")", "~", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "bool", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "unsigned", "ResultReg", "=", "", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "ResultReg", "=", "fastEmit_i", "(", "VT", ",", "VT", ",", "", ",", "CI", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "ResultReg", ")", "return", "ResultReg", ";", "if", "(", "VT", "!=", "", ")", "return", "", ";", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb2", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ")", ";", "else", "{", "ResultReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ",", "", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ")", ";"], "File": "ARMFastISel11", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72026, "Length": 305, "Cover_Rate": 0.6015779092702169} {"Template_token": ["", "VT", "=", "", ";", "}", "}", "else", "{", "if", "(", "Len", ">=", "", "&&", "Alignment", "==", "", ")", "VT", "=", "", ";", "else", "{", "VT", "=", "", ";", "}", "}", "bool", "RV", ";", "Register", "ResultReg", ";", "RV", "=", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Src", ")", ";", "assert", "(", "RV", "&&", "", ")", ";", "RV", "=", "EmitStore", "(", "VT", ",", "ResultReg", ",", "Dest", ")", ";"], "ground_truth": ["assert", "(", "RV", "&&", "", ")", ";"], "File": "ARMFastISel11", "Func": "ARMTryEmitSmallMemCpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72027, "Length": 72, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2Base", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "{", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "}", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "Swift", ":", "if", "(", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_APCS", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "GHC", ":", "if", "(", "Return", ")", "report_fatal_error", "(", "", ")", ";"], "ground_truth": ["else", "return", "CC__APCS_GHC", ";"], "File": "ARMFastISel11", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72028, "Length": 139, "Cover_Rate": 0.5864978902953587} {"Template_token": ["", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel11", "Func": "fastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72029, "Length": 72, "Cover_Rate": 0.4235294117647059} {"Template_token": ["", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "}", "else", "{"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "File": "ARMFastISel11", "Func": "fastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72030, "Length": 87, "Cover_Rate": 0.5117647058823529} {"Template_token": ["", "bool", "FastISel", "::", "FinishCall", "(", "MVT", "RetVT", ",", "SmallVectorImpl", "<", "Register", ">", "&", "UsedRegs", ",", "const", "Instruction", "*", "I", ",", "CallingConv", "::", "ID", "CC", ",", "unsigned", "&", "NumBytes", ",", "bool", "isVarArg", ")", "{", "unsigned", "AdjStackUp", "=", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "AdjStackUp", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addImm", "(", "", ")", ")", ";", "if", "(", "RetVT", "!=", "", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "isVarArg", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "RetVT", "==", "", ")", "{", "MVT", "DestVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "DestVT", ")", ";"], "File": "ARMFastISel11", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72031, "Length": 164, "Cover_Rate": 0.4089775561097257} {"Template_token": ["", "if", "(", "RetVT", "!=", "", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "isVarArg", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "RetVT", "==", "", ")", "{", "MVT", "DestVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "DestVT", ")", ";", "Register", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMFastISel11", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72032, "Length": 197, "Cover_Rate": 0.4912718204488778} {"Template_token": ["", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "&&", "", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "fastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "", "&&", "", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "", "&&", "", ")", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Arg", ")", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "RegArgs", ".", "push_back", "(", "NextVA", ".", "getLocReg", "(", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMFastISel11", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72033, "Length": 386, "Cover_Rate": 0.435665914221219} {"Template_token": ["", "Register", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "!", "Arg", ".", "isValid", "(", ")", ")", "return", "false", ";", "Flags", ".", "setOrigAlign", "(", "Align", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ")", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "Register", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "Subtarget", "->", "genLongCalls", "(", ")", ")", "UseReg", "=", "true", ";", "Register", "CalleeReg", ";", "if", "(", "UseReg", ")", "{", "if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg", "(", "IntrMemName", ")", ";", "else", "CalleeReg", "=", "getRegForValue", "(", "Callee", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "UseReg", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "UseReg", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "if", "(", "!", "IntrMemName", ")", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "IntrMemName", ",", "", ")", ";", "for", "(", "Register", "R", ":", "RegArgs", ")", "MIB", ".", "addReg", "(", "R", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs", ",", "TRI", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel11", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72034, "Length": 339, "Cover_Rate": 0.38391845979614947} {"Template_token": ["", "bool", "FastISel", "::", "SelectFPExt", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", "||", "!", "Subtarget", "->", "hasFP64", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";"], "File": "ARMFastISel11", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72035, "Length": 76, "Cover_Rate": 0.5428571428571428} {"Template_token": ["", "bool", "FastISel", "::", "SelectFPExt", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", "||", "!", "Subtarget", "->", "hasFP64", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "updateValueMap", "(", "I", ",", "Result", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel11", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72036, "Length": 136, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "DstVT", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "OpTy", "->", "isDoubleTy", "(", ")", "&&", "Subtarget", "->", "hasFP64", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op", ")", ")", ";", "unsigned", "IntReg", "=", "MoveToIntReg", "(", "DstVT", ",", "ResultReg", ")", ";", "if", "(", "IntReg", "==", "", ")", "return", "false", ";", "updateValueMap", "(", "I", ",", "IntReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel11", "Func": "SelectFPToI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72037, "Length": 179, "Cover_Rate": 0.817351598173516} {"Template_token": ["", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";"], "ground_truth": ["updateValueMap", "(", "I", ",", "Result", ")", ";"], "File": "ARMFastISel11", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72038, "Length": 64, "Cover_Rate": 0.45390070921985815} {"Template_token": ["", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "updateValueMap", "(", "I", ",", "Result", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel11", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72039, "Length": 67, "Cover_Rate": 0.475177304964539} {"Template_token": ["", "Register", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "*", "(", "FuncInfo", ".", "MF", ")", ")", ";", "unsigned", "SrcReg", "=", "FramePtr", ";", "unsigned", "DestReg", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantInt", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "updateValueMap", "(", "&", "I", ",", "SrcReg", ")", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "ComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "ComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "MinAlign", "(", "MTI", ".", "getDestAlignment", "(", ")", ",", "MTI", ".", "getSourceAlignment", "(", ")", ")", ";", "if", "(", "TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ",", "Alignment", ")", ")", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMFastISel11", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72040, "Length": 267, "Cover_Rate": 0.4587628865979381} {"Template_token": ["", "unsigned", "Opc", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", "&&", "Subtarget", "->", "hasFP64", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "DstVT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "FP", ")", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel11", "Func": "SelectIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72041, "Length": 101, "Cover_Rate": 0.3226837060702875} {"Template_token": ["", "unsigned", "Opc", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", "&&", "Subtarget", "->", "hasFP64", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "DstVT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "FP", ")", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel11", "Func": "SelectIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72042, "Length": 100, "Cover_Rate": 0.3194888178913738} {"Template_token": ["", "if", "(", "!", "isLoadTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "Address", "Addr", ";", "if", "(", "!", "ComputeAddress", "(", "I", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "false", ";", "Register", "ResultReg", ";", "if", "(", "!", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ",", "cast", "<", "LoadInst", ">", "(", "I", ")", "->", "getAlignment", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["updateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "ARMFastISel11", "Func": "SelectLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72043, "Length": 75, "Cover_Rate": 0.39893617021276595} {"Template_token": ["", "Address", "Addr", ";", "if", "(", "!", "ComputeAddress", "(", "I", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "false", ";", "Register", "ResultReg", ";", "if", "(", "!", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ",", "cast", "<", "LoadInst", ">", "(", "I", ")", "->", "getAlignment", "(", ")", ")", ")", "return", "false", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel11", "Func": "SelectLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72044, "Length": 61, "Cover_Rate": 0.324468085106383} {"Template_token": ["", "bool", "FastISel", "::", "SelectRet", "(", "const", "Instruction", "*", "I", ")", "{", "const", "ReturnInst", "*", "Ret", "=", "cast", "<", "ReturnInst", ">", "(", "I", ")", ";", "const", "Function", "&", "F", "=", "*", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "if", "(", "TLI", ".", "supportSwiftError", "(", ")", "&&", "F", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "false", ";", "if", "(", "TLI", ".", "supportSplitCSR", "(", "FuncInfo", ".", "MF", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RetRegs", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "SmallVector", "<", "", ",", "", ">", "Outs", ";", "GetReturnInfo", "(", "CC", ",", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ",", "DL", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";"], "File": "ARMFastISel11", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72045, "Length": 280, "Cover_Rate": 0.492091388400703} {"Template_token": ["", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "_AAPCS", ":", "case", "CallingConv", "::", "_APCS", ":", "break", ";", "}", "unsigned", "Idx", "=", "", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "if", "(", "Idx", ">", "", ")", "return", "false", ";", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "StructRet", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "}"], "ground_truth": ["static", "const", "uint16_t", "GPRArgRegs", "[", "]", "=", "{"], "File": "ARMFastISel13", "Func": "fastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72048, "Length": 218, "Cover_Rate": 0.5141509433962265} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "unsigned", "arg_size", "=", "CS", ".", "arg_size", "(", ")", ";", "Args", ".", "reserve", "(", "arg_size", ")", ";", "ArgRegs", ".", "reserve", "(", "arg_size", ")", ";", "ArgVTs", ".", "reserve", "(", "arg_size", ")", ";", "ArgFlags", ".", "reserve", "(", "arg_size", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IntrMemName", "&&", "e", "-", "i", "<=", "", ")", "break", ";", "", "Flags", ";", "unsigned", "ArgIdx", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "SwiftSelf", ")", "||", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "SwiftError", ")", "||", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel14", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72049, "Length": 331, "Cover_Rate": 0.3744343891402715} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ",", "Offset", ")", ",", "Flags", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ";", "if", "(", "useAM3", ")", "{", "signed", "Imm", "=", "(", "Addr", ".", "Offset", "<", "", ")", "?", "(", "", "|", "-", "Addr", ".", "Offset", ")", ":", "Addr", ".", "Offset", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Imm", ")", ";", "}", "else", "{", "MIB", ".", "addImm", "(", "Addr", ".", "Offset", ")", ";", "}"], "ground_truth": ["MIB", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "ARMFastISel15", "Func": "AddLoadStoreOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72050, "Length": 106, "Cover_Rate": 0.39849624060150374} {"Template_token": ["", "unsigned", "FastISel", "::", "EmitIntExt", "(", "EVT", "SrcVT", ",", "unsigned", "SrcReg", ",", "EVT", "DestVT", ",", "bool", "isZExt", ")", "{", "if", "(", "DestVT", "!=", "", "&&", "DestVT", "!=", "", "&&", "DestVT", "!=", "", ")", "return", "", ";", "unsigned", "Opc", ";", "bool", "isBoolZext", "=", "false", ";", "if", "(", "!", "SrcVT", ".", "isSimple", "(", ")", ")", "return", "", ";", "switch", "(", "SrcVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "", ";", "if", "(", "isZExt", ")", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "else", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "", ";", "if", "(", "isZExt", ")", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "else", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "isZExt", ")", "{", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "isBoolZext", "=", "true", ";", "break", ";", "}", "return", "", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "if", "(", "isBoolZext", ")", "MIB", ".", "addImm", "(", "", ")", ";", "else", "MIB", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel15", "Func": "ARMEmitIntExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72053, "Length": 248, "Cover_Rate": 0.8794326241134752} {"Template_token": ["", "else", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "", ";", "if", "(", "isZExt", ")", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "else", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "isZExt", ")", "{", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "isBoolZext", "=", "true", ";", "break", ";", "}", "return", "", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["if", "(", "isBoolZext", ")", "MIB", ".", "addImm", "(", "", ")", ";"], "File": "ARMFastISel15", "Func": "ARMEmitIntExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72054, "Length": 133, "Cover_Rate": 0.4716312056737589} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "isZExt", ")", "{", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "useAM3", "=", "true", ";", "}", "}", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "Opc", "=", "isZExt", "?", "", ":", "", ";", "useAM3", "=", "true", ";", "}", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";"], "ground_truth": ["else", "Opc", "=", "", ";"], "File": "ARMFastISel15", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72055, "Length": 245, "Cover_Rate": 0.4029605263157895} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "isZExt", ")", "{", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "useAM3", "=", "true", ";", "}", "}", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "Opc", "=", "isZExt", "?", "", ":", "", ";", "useAM3", "=", "true", ";", "}", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "&", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";"], "ground_truth": ["Opc", "=", "", ";"], "File": "ARMFastISel15", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72056, "Length": 338, "Cover_Rate": 0.555921052631579} {"Template_token": ["", "bool", "FastISel", "::", "EmitStore", "(", "EVT", "VT", ",", "unsigned", "SrcReg", ",", "Address", "&", "Addr", ",", "unsigned", "Alignment", ")", "{", "unsigned", "StrOpc", ";", "bool", "useAM3", "=", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "{", "unsigned", "Res", "=", "createResultReg", "(", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "Res", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "Res", ";", "}", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "useAM3", "=", "true", ";", "}", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "SrcReg", "=", "MoveReg", ";", "VT", "=", "", ";", "StrOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "else", "{", "StrOpc", "=", "", ";"], "ground_truth": ["}"], "File": "ARMFastISel15", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72057, "Length": 397, "Cover_Rate": 0.7338262476894639} {"Template_token": ["", "unsigned", "DestReg1", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb2", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg1", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ")", ";", "Opc", "=", "UseGOTOFF", "?", "", ":", "", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg1", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ")", ";", "Opc", "=", "UseGOTOFF", "?", "", ":", "", ";", "}", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "if", "(", "GlobalBaseReg", "==", "", ")", "{", "GlobalBaseReg", "=", "MRI", ".", "createVirtualRegister", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AFI", "->", "setGlobalBaseReg", "(", "GlobalBaseReg", ")", ";", "}", "unsigned", "DestReg2", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg2", ")", ".", "addReg", "(", "DestReg1", ")", ".", "addReg", "(", "GlobalBaseReg", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "MIB", ")", ";"], "File": "ARMFastISel15", "Func": "ARMLowerPICELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72058, "Length": 209, "Cover_Rate": 0.7133105802047781} {"Template_token": ["", "Opc", "=", "", ";", "}", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "DestReg", ";", "}", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "CFP", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Align", "==", "", ")", "{"], "File": "ARMFastISel15", "Func": "ARMMaterializeFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72059, "Length": 86, "Cover_Rate": 0.31970260223048325} {"Template_token": ["", "break", ";", "}", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{"], "ground_truth": ["unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";"], "File": "ARMFastISel15", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72060, "Length": 293, "Cover_Rate": 0.47030497592295345} {"Template_token": ["", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "return", "NewDestReg", ";", "}", "}", "}", "if", "(", "IsIndirect", ")", "{", "MachineInstrBuilder", "MIB", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "", ")", ";", "else", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "", ")", ";", "DestReg", "=", "NewDestReg", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "return", "DestReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel15", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72061, "Length": 251, "Cover_Rate": 0.4028892455858748} {"Template_token": ["", "if", "(", "VT", "!=", "", "&&", "VT", "!=", "", "&&", "VT", "!=", "", "&&", "VT", "!=", "", ")", "return", "false", ";", "const", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "C", ")", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "isUInt", "<", "", ">", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", ";", "return", "ImmReg", ";", "}", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "CI", "->", "isNegative", "(", ")", ")", "{", "unsigned", "Imm", "=", "(", "unsigned", ")", "~", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "bool", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Align", "==", "", ")", "{"], "File": "ARMFastISel15", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72062, "Length": 281, "Cover_Rate": 0.655011655011655} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "", ";", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "return", "MoveReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel15", "Func": "ARMMoveToFPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72063, "Length": 57, "Cover_Rate": 0.7808219178082192} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "", ";", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";"], "File": "ARMFastISel15", "Func": "ARMMoveToIntReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72064, "Length": 53, "Cover_Rate": 0.726027397260274} {"Template_token": ["", "assert", "(", "VT", ".", "isSimple", "(", ")", "&&", "", ")", ";", "bool", "needsLowering", "=", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "useAM3", ")", "{", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "", ")", "!=", "Addr", ".", "Offset", ")", ";", "if", "(", "needsLowering", "&&", "isThumb2", ")", "needsLowering", "=", "!", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", ")", ";", "}", "else", "{", "needsLowering", "=", "(", "Addr", ".", "Offset", ">", "", "||", "Addr", ".", "Offset", "<", "-", "", ")", ";", "}", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMFastISel15", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72065, "Length": 124, "Cover_Rate": 0.3668639053254438} {"Template_token": ["", "unsigned", "ResultReg", ";", "RV", "=", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Src", ")", ";", "assert", "(", "RV", "==", "true", "&&", "", ")", ";", "RV", "=", "EmitStore", "(", "VT", ",", "ResultReg", ",", "Dest", ")", ";", "assert", "(", "RV", "==", "true", "&&", "", ")", ";", "(", "void", ")", "RV", ";", "unsigned", "Size", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "", ";", "Len", "-=", "Size", ";", "Dest", ".", "Offset", "+=", "Size", ";", "Src", ".", "Offset", "+=", "Size", ";"], "ground_truth": ["}"], "File": "ARMFastISel15", "Func": "ARMTryEmitSmallMemCpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72066, "Length": 76, "Cover_Rate": 0.4810126582278481} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";", "const", "Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isTargetIOS", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "new", "FastISel", "(", "funcInfo", ",", "libInfo", ")", ";"], "File": "ARMFastISel15", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72067, "Length": 52, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "isVarArg", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "RetVT", "==", "", ")", "{", "EVT", "DestVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "DestVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMFastISel15", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72069, "Length": 192, "Cover_Rate": 0.47642679900744417} {"Template_token": ["", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "else", "{", "assert", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "CopyVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "if", "(", "RetVT", "==", "", "||", "RetVT", "==", "", "||", "RetVT", "==", "", ")", "CopyVT", "=", "", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "CopyVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel15", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72070, "Length": 151, "Cover_Rate": 0.3746898263027295} {"Template_token": ["", "GlobalValue", "*", "GV", "=", "new", "GlobalVariable", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "", ",", "Name", ")", ";", "return", "MaterializeGV", "(", "GV", ",", "TLI", ".", "getValueType", "(", "GV", "->", "getType", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel15", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72071, "Length": 44, "Cover_Rate": 0.8} {"Template_token": ["", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "}", "unsigned", "Op1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1", "==", "", ")", "return", "false", ";", "unsigned", "Op2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op1", ")", ".", "addReg", "(", "Op2", ")", ")", ";"], "File": "ARMFastISel15", "Func": "SelectBinaryFPOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72073, "Length": 109, "Cover_Rate": 0.41762452107279696} {"Template_token": ["", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";"], "ground_truth": ["UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "ARMFastISel15", "Func": "SelectBinaryIntOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72074, "Length": 124, "Cover_Rate": 0.5391304347826087} {"Template_token": ["", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attributes", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attributes", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attributes", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attributes", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attributes", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attributes", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "EnableLongCalls", ")", "UseReg", "=", "true", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "UseReg", ")", "{", "if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg", "(", "IntrMemName", ")", ";", "else", "CalleeReg", "=", "getRegForValue", "(", "Callee", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}"], "ground_truth": ["unsigned", "CallOpc", "=", "SelectCallOp", "(", "UseReg", ")", ";"], "File": "ARMFastISel15", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72075, "Length": 318, "Cover_Rate": 0.36013590033975085} {"Template_token": ["", "bool", "FastISel", "::", "SelectIntExt", "(", "const", "Instruction", "*", "I", ")", "{", "Type", "*", "DestTy", "=", "I", "->", "getType", "(", ")", ";", "Value", "*", "Src", "=", "I", "->", "getOperand", "(", "", ")", ";", "Type", "*", "SrcTy", "=", "Src", "->", "getType", "(", ")", ";", "EVT", "SrcVT", ",", "DestVT", ";", "SrcVT", "=", "TLI", ".", "getValueType", "(", "SrcTy", ",", "true", ")", ";", "DestVT", "=", "TLI", ".", "getValueType", "(", "DestTy", ",", "true", ")", ";", "bool", "isZExt", "=", "isa", "<", "ZExtInst", ">", "(", "I", ")", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "!", "SrcReg", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "DestVT", ",", "isZExt", ")", ";", "if", "(", "ResultReg", "==", "", ")", "return", "false", ";"], "ground_truth": ["UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "ARMFastISel15", "Func": "SelectIntExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72076, "Length": 126, "Cover_Rate": 0.9692307692307692} {"Template_token": ["", "LdrOpc", "=", "", ";", "RC", "=", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "}", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "TM", ".", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "*", "(", "FuncInfo", ".", "MF", ")", ")", ";", "unsigned", "SrcReg", "=", "FramePtr", ";", "unsigned", "DestReg", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantInt", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "UpdateValueMap", "(", "&", "I", ",", "SrcReg", ")", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "ComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "ComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "if", "(", "TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";", "if", "(", "MTI", ".", "getSourceAddressSpace", "(", ")", ">", "", "||", "MTI", ".", "getDestAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "const", "char", "*", "IntrMemName", "=", "isa", "<", "MemCpyInst", ">", "(", "I", ")", "?", "", ":", "", ";", "return", "SelectCall", "(", "&", "I", ",", "IntrMemName", ")", ";", "}", "case", "", ":", "{", "const", "MemSetInst", "&", "MSI", "=", "cast", "<", "MemSetInst", ">", "(", "I", ")", ";", "if", "(", "MSI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MSI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";", "if", "(", "MSI", ".", "getDestAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "return", "SelectCall", "(", "&", "I", ",", "", ")", ";", "}", "case", "", ":", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel15", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72077, "Length": 451, "Cover_Rate": 0.8155515370705244} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "MVT", "DstVT", ";", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "DstVT", ")", ")", "return", "false", ";", "Value", "*", "Src", "=", "I", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "Src", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "{", "EVT", "DestVT", "=", "", ";", "SrcReg", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "DestVT", ",", "!", "isSigned", ")", ";"], "ground_truth": ["if", "(", "SrcReg", "==", "", ")", "return", "false", ";"], "File": "ARMFastISel15", "Func": "SelectIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72078, "Length": 138, "Cover_Rate": 0.47750865051903113} {"Template_token": ["", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "EVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";"], "ground_truth": ["if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{"], "File": "ARMFastISel15", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72079, "Length": 217, "Cover_Rate": 0.444672131147541} {"Template_token": ["", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "unsigned", "CondReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "CondReg", "==", "", ")", "return", "false", ";", "unsigned", "Op1Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1Reg", "==", "", ")", "return", "false", ";", "int", "Imm", "=", "", ";", "bool", "UseImm", "=", "false", ";", "bool", "isNegativeImm", "=", "false", ";", "if", "(", "const", "ConstantInt", "*", "ConstInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", "{", "assert", "(", "VT", "==", "", "&&", "", ")", ";", "Imm", "=", "(", "int", ")", "ConstInt", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "Imm", "<", "", ")", "{", "isNegativeImm", "=", "true", ";", "Imm", "=", "~", "Imm", ";", "}", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "}", "unsigned", "Op2Reg", "=", "", ";", "if", "(", "!", "UseImm", ")", "{", "Op2Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2Reg", "==", "", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMFastISel15", "Func": "SelectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72080, "Length": 200, "Cover_Rate": 0.43103448275862066} {"Template_token": ["", "EVT", "DestVT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "DestVT", "!=", "", ")", "return", "false", ";", "unsigned", "Opc", "=", "", ";", "unsigned", "ShiftImm", ";", "Value", "*", "Src2Value", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Src2Value", ")", ")", "{", "ShiftImm", "=", "CI", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShiftImm", "==", "", "||", "ShiftImm", ">=", "", ")", "return", "false", ";", "Opc", "=", "", ";", "}", "Value", "*", "Src1Value", "=", "I", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "Reg1", "==", "", ")", "return", "false", ";", "unsigned", "Reg2", "=", "", ";", "if", "(", "Opc", "==", "", ")", "{", "Reg2", "=", "getRegForValue", "(", "Src2Value", ")", ";", "if", "(", "Reg2", "==", "", ")", "return", "false", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "if", "(", "ResultReg", "==", "", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Reg1", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addImm", "(", "", "(", "ShiftTy", ",", "ShiftImm", ")", ")", ";"], "ground_truth": ["else", "if", "(", "Opc", "==", "", ")", "{"], "File": "ARMFastISel15", "Func": "SelectShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72081, "Length": 222, "Cover_Rate": 0.7424749163879598} {"Template_token": ["", "else", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "MaterializeGV", "(", "GV", ",", "VT", ")", ";"], "ground_truth": ["else", "if", "(", "isa", "<", "ConstantInt", ">", "(", "C", ")", ")", "return", "MaterializeInt", "(", "C", ",", "VT", ")", ";"], "File": "ARMFastISel15", "Func": "TargetMaterializeConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72082, "Length": 43, "Cover_Rate": 0.3944954128440367} {"Template_token": ["", "bool", "FastISel", "::", "TargetSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "return", "SelectLoad", "(", "I", ")", ";", "case", "Instruction", "::", "Store", ":", "return", "SelectStore", "(", "I", ")", ";", "case", "Instruction", "::", "Br", ":", "return", "SelectBranch", "(", "I", ")", ";", "case", "Instruction", "::", "IndirectBr", ":", "return", "SelectIndirectBr", "(", "I", ")", ";", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "SelectCmp", "(", "I", ")", ";", "case", "Instruction", "::", "FPExt", ":", "return", "SelectFPExt", "(", "I", ")", ";", "case", "Instruction", "::", "FPTrunc", ":", "return", "SelectFPTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "SIToFP", ":", "return", "SelectIToFP", "(", "I", ",", "true", ")", ";", "case", "Instruction", "::", "UIToFP", ":", "return", "SelectIToFP", "(", "I", ",", "false", ")", ";", "case", "Instruction", "::", "FPToSI", ":", "return", "SelectFPToI", "(", "I", ",", "true", ")", ";", "case", "Instruction", "::", "FPToUI", ":", "return", "SelectFPToI", "(", "I", ",", "false", ")", ";", "case", "Instruction", "::", "Add", ":"], "ground_truth": ["return", "SelectBinaryIntOp", "(", "I", ",", "", ")", ";"], "File": "ARMFastISel15", "Func": "TargetSelectInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72083, "Length": 167, "Cover_Rate": 0.38657407407407407} {"Template_token": ["", "case", "Instruction", "::", "FPExt", ":", "return", "SelectFPExt", "(", "I", ")", ";", "case", "Instruction", "::", "FPTrunc", ":", "return", "SelectFPTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "SIToFP", ":", "return", "SelectIToFP", "(", "I", ",", "true", ")", ";", "case", "Instruction", "::", "UIToFP", ":", "return", "SelectIToFP", "(", "I", ",", "false", ")", ";", "case", "Instruction", "::", "FPToSI", ":", "return", "SelectFPToI", "(", "I", ",", "true", ")", ";", "case", "Instruction", "::", "FPToUI", ":", "return", "SelectFPToI", "(", "I", ",", "false", ")", ";", "case", "Instruction", "::", "Add", ":", "return", "SelectBinaryIntOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "Or", ":", "return", "SelectBinaryIntOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "Sub", ":", "return", "SelectBinaryIntOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "FAdd", ":", "return", "SelectBinaryFPOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "FSub", ":", "return", "SelectBinaryFPOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "FMul", ":", "return", "SelectBinaryFPOp", "(", "I", ",", "", ")", ";"], "ground_truth": ["case", "Instruction", "::", "SDiv", ":"], "File": "ARMFastISel15", "Func": "TargetSelectInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72084, "Length": 157, "Cover_Rate": 0.36342592592592593} {"Template_token": ["", "}", "else", "{", "uint64_t", "S", "=", "DL", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}", "if", "(", "canFoldAddIntoGEP", "(", "U", ",", "Op", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ";", "continue", ";", "}", "goto", "unsupported_gep", ";", "}", "}", "}", "Addr", ".", "Offset", "=", "TmpOffset", ";", "if", "(", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "true", ";", "Addr", "=", "SavedAddr", ";", "unsupported_gep", ":", "break", ";", "}", "case", "Instruction", "::", "Alloca", ":", "{", "const", "AllocaInst", "*", "AI", "=", "cast", "<", "AllocaInst", ">", "(", "Obj", ")", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "Addr", ".", "BaseType", "=", "Address", "::", "FrameIndexBase", ";"], "ground_truth": ["Addr", ".", "Base", ".", "FI", "=", "SI", "->", "second", ";"], "File": "ARMFastISel17", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72085, "Length": 222, "Cover_Rate": 0.34365325077399383} {"Template_token": ["", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "EnableLongCalls", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "EnableLongCalls", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "EnableLongCalls", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ",", "RegState", "::", "Implicit", ")", ";"], "File": "ARMFastISel17", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72087, "Length": 324, "Cover_Rate": 0.5547945205479452} {"Template_token": ["", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "CFP", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "CFP", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "cast", "<", "Constant", ">", "(", "CFP", ")", ",", "Align", ")", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "unsigned", "Opc", "=", "is64bit", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addReg", "(", "", ")", ")", ";", "return", "DestReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel17", "Func": "ARMMaterializeFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72088, "Length": 115, "Cover_Rate": 0.4092526690391459} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "TF", ")", ")", ";", "}", "else", "{", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")", "return", "", ";", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "MIB", ")", ";"], "File": "ARMFastISel17", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72089, "Length": 376, "Cover_Rate": 0.5280898876404494} {"Template_token": ["", "bool", "UseFastISel", "=", "false", ";", "UseFastISel", "|=", "STI", ".", "isTargetMachO", "(", ")", "&&", "!", "STI", ".", "isThumb1Only", "(", ")", ";", "UseFastISel", "|=", "STI", ".", "isTargetLinux", "(", ")", "&&", "!", "STI", ".", "isThumb", "(", ")", ";", "UseFastISel", "|=", "STI", ".", "isTargetNaCl", "(", ")", "&&", "!", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "UseFastISel", ")", "{", "TM", ".", "Options", ".", "NoFramePointerElim", "=", "true", ";", "return", "new", "FastISel", "(", "funcInfo", ",", "libInfo", ")", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMFastISel17", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72090, "Length": 76, "Cover_Rate": 0.5984251968503937} {"Template_token": ["", "case", "CallingConv", "::", "_AAPCS", ":", "case", "CallingConv", "::", "_APCS", ":", "break", ";", "}", "unsigned", "Idx", "=", "", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "if", "(", "Idx", ">", "", ")", "return", "false", ";", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "StructRet", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "}"], "ground_truth": ["static", "const", "uint16_t", "GPRArgRegs", "[", "]", "=", "{"], "File": "ARMFastISel17", "Func": "fastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72091, "Length": 201, "Cover_Rate": 0.4785714285714286} {"Template_token": ["", "if", "(", "!", "CEVT", ".", "isSimple", "(", ")", ")", "return", "", ";", "MVT", "VT", "=", "CEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", ")", "return", "MaterializeFP", "(", "CFP", ",", "VT", ")", ";", "else", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "MaterializeGV", "(", "GV", ",", "VT", ")", ";", "else", "if", "(", "isa", "<", "ConstantInt", ">", "(", "C", ")", ")", "return", "MaterializeInt", "(", "C", ",", "VT", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMFastISel17", "Func": "fastMaterializeConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72092, "Length": 91, "Cover_Rate": 0.7711864406779662} {"Template_token": ["", "MVT", "VT", "=", "CEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", ")", "return", "MaterializeFP", "(", "CFP", ",", "VT", ")", ";", "else", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "MaterializeGV", "(", "GV", ",", "VT", ")", ";", "else", "if", "(", "isa", "<", "ConstantInt", ">", "(", "C", ")", ")", "return", "MaterializeInt", "(", "C", ",", "VT", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMFastISel17", "Func": "fastMaterializeConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72093, "Length": 79, "Cover_Rate": 0.6694915254237288} {"Template_token": ["", "if", "(", "!", "LCREVT", ".", "isSimple", "(", ")", ")", "return", "", ";", "GlobalValue", "*", "GV", "=", "new", "GlobalVariable", "(", "M", ",", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "nullptr", ",", "Name", ")", ";"], "ground_truth": ["assert", "(", "GV", "->", "getType", "(", ")", "==", "GVTy", "&&", "", ")", ";"], "File": "ARMFastISel17", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72094, "Length": 53, "Cover_Rate": 0.5247524752475248} {"Template_token": ["", "if", "(", "!", "LCREVT", ".", "isSimple", "(", ")", ")", "return", "", ";", "GlobalValue", "*", "GV", "=", "new", "GlobalVariable", "(", "M", ",", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "nullptr", ",", "Name", ")", ";"], "ground_truth": ["assert", "(", "GV", "->", "getType", "(", ")", "==", "GVTy", "&&", "", ")", ";"], "File": "ARMFastISel17", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72095, "Length": 53, "Cover_Rate": 0.5247524752475248} {"Template_token": ["", "if", "(", "!", "FPVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "VT", "=", "FPVT", ".", "getSimpleVT", "(", ")", ";", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "bool", "isFloat", "=", "(", "Ty", "->", "isDoubleTy", "(", ")", "||", "Ty", "->", "isFloatTy", "(", ")", ")", ";", "if", "(", "isFloat", "&&", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", ";", "bool", "is64bit", "=", "VT", "==", "", "||", "VT", "==", "", ";", "switch", "(", "ISDOpcode", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";"], "ground_truth": ["break", ";"], "File": "ARMFastISel17", "Func": "SelectBinaryFPOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72096, "Length": 112, "Cover_Rate": 0.39436619718309857} {"Template_token": ["", "EVT", "FPVT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "FPVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "VT", "=", "FPVT", ".", "getSimpleVT", "(", ")", ";", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "bool", "isFloat", "=", "(", "Ty", "->", "isDoubleTy", "(", ")", "||", "Ty", "->", "isFloatTy", "(", ")", ")", ";", "if", "(", "isFloat", "&&", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", ";", "bool", "is64bit", "=", "VT", "==", "", "||", "VT", "==", "", ";", "switch", "(", "ISDOpcode", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "}", "unsigned", "Op1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1", "==", "", ")", "return", "false", ";", "unsigned", "Op2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2", "==", "", ")", "return", "false", ";"], "ground_truth": ["unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ".", "SimpleTy", ")", ")", ";"], "File": "ARMFastISel17", "Func": "SelectBinaryFPOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72097, "Length": 201, "Cover_Rate": 0.7077464788732394} {"Template_token": ["", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg1", ",", "", ")", ";", "SrcReg2", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg2", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel17", "Func": "SelectBinaryIntOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72098, "Length": 118, "Cover_Rate": 0.4573643410852713} {"Template_token": ["", "if", "(", "TI", "->", "hasOneUse", "(", ")", "&&", "TI", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", "&&", "(", "isLoadTypeLegal", "(", "TI", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ",", "SourceVT", ")", ")", ")", "{", "unsigned", "TstOpc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "OpReg", "=", "getRegForValue", "(", "TI", "->", "getOperand", "(", "", ")", ")", ";", "OpReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "TstOpc", ")", ",", "OpReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TstOpc", ")", ")", ".", "addReg", "(", "OpReg", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "CCMode", "=", "", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "CCMode", "=", "", ";", "}", "unsigned", "BrOpc", "=", "isThumb2", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "CCMode", ")", ".", "addReg", "(", "", ")", ";", "fastEmitBranch", "(", "FBB", ",", "DbgLoc", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "uint64_t", "Imm", "=", "CI", "->", "getZExtValue", "(", ")", ";", "MachineBasicBlock", "*", "Target", "=", "(", "Imm", "==", "", ")", "?", "FBB", ":", "TBB", ";", "fastEmitBranch", "(", "Target", ",", "DbgLoc", ")", ";", "return", "true", ";", "}", "unsigned", "CmpReg", "=", "getRegForValue", "(", "BI", "->", "getCondition", "(", ")", ")", ";", "if", "(", "CmpReg", "==", "", ")", "return", "false", ";", "unsigned", "TstOpc", "=", "isThumb2", "?", "", ":", "", ";", "CmpReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "TstOpc", ")", ",", "CmpReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TstOpc", ")", ")", ".", "addReg", "(", "CmpReg", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "CCMode", "=", "", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "CCMode", "=", "", ";", "}"], "ground_truth": ["unsigned", "BrOpc", "=", "isThumb2", "?", "", ":", "", ";"], "File": "ARMFastISel17", "Func": "SelectBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72100, "Length": 383, "Cover_Rate": 0.5086321381142098} {"Template_token": ["", "if", "(", "IntrMemName", "&&", "e", "-", "i", "<=", "", ")", "break", ";", "", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "EnableLongCalls", ")", "UseReg", "=", "true", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "UseReg", ")", "{"], "ground_truth": ["if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg", "(", "IntrMemName", ")", ";"], "File": "ARMFastISel17", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72101, "Length": 307, "Cover_Rate": 0.33117583603020495} {"Template_token": ["", "unsigned", "FP", "=", "MoveToFPReg", "(", "", ",", "SrcReg", ")", ";", "if", "(", "FP", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "DstVT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "FP", ")", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel17", "Func": "SelectIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72102, "Length": 114, "Cover_Rate": 0.3737704918032787} {"Template_token": ["", "}", "unsigned", "FP", "=", "MoveToFPReg", "(", "", ",", "SrcReg", ")", ";", "if", "(", "FP", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "DstVT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "FP", ")", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel17", "Func": "SelectIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72103, "Length": 114, "Cover_Rate": 0.3737704918032787} {"Template_token": ["", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RetRegs", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "SmallVector", "<", "", ",", "", ">", "Outs", ";", "GetReturnInfo", "(", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "}", "unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "!", "SrcRC", "->", "contains", "(", "DstReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "RetRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "unsigned", "RetOpc", "=", "isThumb2", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "RetOpc", ")", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RetRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RetRegs", "[", "i", "]", ",", "RegState", "::", "Implicit", ")", ";"], "File": "ARMFastISel17", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72104, "Length": 494, "Cover_Rate": 0.894927536231884} {"Template_token": ["", "if", "(", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", ")", "return", "false", ";", "if", "(", "DestVT", "!=", "", "&&", "DestVT", "!=", "", "&&", "DestVT", "!=", "", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Op", ")", ";"], "ground_truth": ["if", "(", "!", "SrcReg", ")", "return", "false", ";"], "File": "ARMFastISel17", "Func": "SelectTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72105, "Length": 50, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "unsigned", "FastISel", "::", "EmitIntExt", "(", "MVT", "SrcVT", ",", "unsigned", "SrcReg", ",", "MVT", "DestVT", ",", "bool", "isZExt", ")", "{", "if", "(", "DestVT", "!=", "", "&&", "DestVT", "!=", "", "&&", "DestVT", "!=", "", ")", "return", "", ";", "unsigned", "Opc", ";", "bool", "isBoolZext", "=", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "", ")", ";", "switch", "(", "SrcVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "", ";", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "if", "(", "isZExt", ")", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "else", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "", ";", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "if", "(", "isZExt", ")", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "else", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "isZExt", ")", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "isBoolZext", "=", "true", ";", "break", ";", "}", "return", "", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "if", "(", "isBoolZext", ")", "MIB", ".", "addImm", "(", "", ")", ";", "else", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "MIB", ")", ";"], "File": "ARMFastISel18", "Func": "ARMEmitIntExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72106, "Length": 265, "Cover_Rate": 0.8412698412698413} {"Template_token": ["", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "return", "NewDestReg", ";", "}", "}", "}", "if", "(", "IsIndirect", ")", "{", "MachineInstrBuilder", "MIB", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "", ")", ";", "else", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "", ")", ";", "DestReg", "=", "NewDestReg", ";"], "ground_truth": ["AddOptionalDefs", "(", "MIB", ")", ";"], "File": "ARMFastISel18", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72107, "Length": 231, "Cover_Rate": 0.3581395348837209} {"Template_token": ["", "default", ":", "return", "false", ";", "}", "}", "static", "const", "uint16_t", "GPRArgRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "", ")", ";", "Idx", "=", "", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "if", "(", "I", "->", "use_empty", "(", ")", ")", "continue", ";", "unsigned", "SrcReg", "=", "GPRArgRegs", "[", "Idx", "]", ";", "unsigned", "DstReg", "=", "FuncInfo", ".", "MF", "->", "addLiveIn", "(", "SrcReg", ",", "RC", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "true", ")", ")", ";"], "File": "ARMFastISel18", "Func": "FastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72108, "Length": 147, "Cover_Rate": 0.34834123222748814} {"Template_token": ["", "if", "(", "!", "LCREVT", ".", "isSimple", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "MaterializeGV", "(", "GV", ",", "LCREVT", ".", "getSimpleVT", "(", ")", ")", ";"], "File": "ARMFastISel18", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72109, "Length": 24, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "GlobalValue", "*", "GV", "=", "new", "GlobalVariable", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "", ",", "Name", ")", ";", "EVT", "LCREVT", "=", "TLI", ".", "getValueType", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "LCREVT", ".", "isSimple", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "MaterializeGV", "(", "GV", ",", "LCREVT", ".", "getSimpleVT", "(", ")", ")", ";"], "File": "ARMFastISel18", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72110, "Length": 64, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "!", "SrcReg", ")", "return", "false", ";", "EVT", "SrcEVT", ",", "DestEVT", ";", "SrcEVT", "=", "TLI", ".", "getValueType", "(", "SrcTy", ",", "true", ")", ";", "DestEVT", "=", "TLI", ".", "getValueType", "(", "DestTy", ",", "true", ")", ";", "if", "(", "!", "SrcEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "!", "DestEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "DestEVT", ".", "getSimpleVT", "(", ")", ";", "unsigned", "ResultReg", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "DestVT", ",", "isZExt", ")", ";", "if", "(", "ResultReg", "==", "", ")", "return", "false", ";"], "ground_truth": ["UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "ARMFastISel18", "Func": "SelectIntExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72111, "Length": 115, "Cover_Rate": 0.6686046511627907} {"Template_token": ["", "CCAssignFn", "*", "FastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "Return", ",", "bool", "isVarArg", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "report_fatal_error", "(", "", ")", ";", "case", "CallingConv", "::", "Fast", ":", "if", "(", "Subtarget", "->", "hasVFP2Base", "(", ")", "&&", "!", "isVarArg", ")", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2Base", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "{", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "}", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "Swift", ":", "if", "(", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "LLVM_FALLTHROUGH", ";"], "ground_truth": ["case", "CallingConv", "::", "_AAPCS", ":"], "File": "ARMFastISel19", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72112, "Length": 180, "Cover_Rate": 0.8071748878923767} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "FuncInfo", ".", "MF", "->", "getFrameInfo", "(", ")", ";", "MFI", ".", "setFrameAddressIsTaken", "(", "true", ")", ";", "unsigned", "LdrOpc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "Subtarget", "->", "getRegisterInfo", "(", ")", ")", ";", "Register", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "*", "(", "FuncInfo", ".", "MF", ")", ")", ";", "unsigned", "SrcReg", "=", "FramePtr", ";", "unsigned", "DestReg", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantInt", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "updateValueMap", "(", "&", "I", ",", "SrcReg", ")", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "ComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "ComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "MinAlign", "(", "MTI", ".", "getDestAlignment", "(", ")", ",", "MTI", ".", "getSourceAlignment", "(", ")", ")", ";", "if", "(", "TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ",", "Alignment", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";", "if", "(", "MTI", ".", "getSourceAddressSpace", "(", ")", ">", "", "||", "MTI", ".", "getDestAddressSpace", "(", ")", ">", "", ")", "return", "false", ";"], "ground_truth": ["const", "char", "*", "IntrMemName", "=", "isa", "<", "MemCpyInst", ">", "(", "I", ")", "?", "", ":", "", ";"], "File": "ARMFastISel19", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72113, "Length": 386, "Cover_Rate": 0.6892857142857143} {"Template_token": ["", "if", "(", "DefinesOptionalPredicate", "(", "MI", ",", "&", "CPSR", ")", ")", "{", "if", "(", "CPSR", ")", "AddDefaultT1CC", "(", "MIB", ")", ";"], "ground_truth": ["else", "AddDefaultCC", "(", "MIB", ")", ";"], "File": "ARMFastISel23", "Func": "AddOptionalDefs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72115, "Length": 26, "Cover_Rate": 0.36619718309859156} {"Template_token": ["", "if", "(", "TII", ".", "isPredicable", "(", "MI", ")", ")", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "CPSR", "=", "false", ";"], "ground_truth": ["if", "(", "DefinesOptionalPredicate", "(", "MI", ",", "&", "CPSR", ")", ")", "{"], "File": "ARMFastISel23", "Func": "AddOptionalDefs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72116, "Length": 30, "Cover_Rate": 0.4225352112676056} {"Template_token": ["", "unsigned", "Opcode", "=", "Instruction", "::", "UserOp1", ";", "if", "(", "const", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Obj", ")", ")", "{", "if", "(", "FuncInfo", ".", "MBBMap", "[", "I", "->", "getParent", "(", ")", "]", "!=", "FuncInfo", ".", "MBB", ")", "return", "false", ";", "Opcode", "=", "I", "->", "getOpcode", "(", ")", ";", "U", "=", "I", ";", "}", "else", "if", "(", "const", "ConstantExpr", "*", "C", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "Obj", ")", ")", "{", "Opcode", "=", "C", "->", "getOpcode", "(", ")", ";", "U", "=", "C", ";", "}", "if", "(", "const", "PointerType", "*", "Ty", "=", "dyn_cast", "<", "PointerType", ">", "(", "Obj", "->", "getType", "(", ")", ")", ")", "if", "(", "Ty", "->", "getAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "Alloca", ":", "{", "assert", "(", "false", "&&", "", ")", ";", "return", "false", ";", "}", "}", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Obj", ")", ")", "{", "(", "void", ")", "GV", ";", "return", "false", ";", "}", "Reg", "=", "getRegForValue", "(", "Obj", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "Offset", "!=", "", ")", "{", "", "Pred", "=", "", ";", "unsigned", "PredReg", "=", "", ";"], "ground_truth": ["if", "(", "!", "isThumb", ")", "emitRegPlusImmediate", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "Reg", ",", "Reg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "static_cast", "<", "const", "BaseInstrInfo", "&", ">", "(", "TII", ")", ")", ";"], "File": "ARMFastISel23", "Func": "ARMComputeRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72117, "Length": 242, "Cover_Rate": 0.7492260061919505} {"Template_token": ["", "default", ":", "break", ";", "case", "Instruction", "::", "Alloca", ":", "{", "assert", "(", "false", "&&", "", ")", ";", "return", "false", ";", "}", "}", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Obj", ")", ")", "{", "(", "void", ")", "GV", ";", "return", "false", ";", "}", "Reg", "=", "getRegForValue", "(", "Obj", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "Offset", "!=", "", ")", "{", "", "Pred", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "if", "(", "!", "isThumb", ")", "emitRegPlusImmediate", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "Reg", ",", "Reg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "static_cast", "<", "const", "BaseInstrInfo", "&", ">", "(", "TII", ")", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";"], "ground_truth": ["emitT2RegPlusImmediate", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "Reg", ",", "Reg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "static_cast", "<", "const", "BaseInstrInfo", "&", ">", "(", "TII", ")", ")", ";"], "File": "ARMFastISel23", "Func": "ARMComputeRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72118, "Length": 164, "Cover_Rate": 0.5077399380804953} {"Template_token": ["", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["AFI", "=", "funcInfo", ".", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "File": "ARMFastISel23", "Func": "ARMFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72119, "Length": 25, "Cover_Rate": 0.32051282051282054} {"Template_token": ["", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AFI", "=", "funcInfo", ".", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";"], "File": "ARMFastISel23", "Func": "ARMFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72120, "Length": 33, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "*", "FuncInfo", ".", "MBB", ",", "*", "FuncInfo", ".", "InsertPt", ",", "ResultReg", ",", "SI", "->", "second", ",", "RC", ",", "TM", ".", "getRegisterInfo", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel23", "Func": "ARMLoadAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72121, "Length": 48, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "*", "FuncInfo", ".", "MBB", ",", "*", "FuncInfo", ".", "InsertPt", ",", "ResultReg", ",", "SI", "->", "second", ",", "RC", ",", "TM", ".", "getRegisterInfo", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMFastISel23", "Func": "ARMLoadAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72122, "Length": 81, "Cover_Rate": 0.5785714285714286} {"Template_token": ["", "if", "(", "CondReg", "==", "", ")", "return", "false", ";", "unsigned", "CmpOpc", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "BrOpc", "=", "isThumb", "?", "", ":", "", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "CondReg", ")", ".", "addReg", "(", "CondReg", ")", ")", ";"], "File": "ARMFastISel23", "Func": "ARMSelectBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72123, "Length": 61, "Cover_Rate": 0.3096446700507614} {"Template_token": ["", "unsigned", "ResultReg", ";", "if", "(", "!", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Reg", ",", "Offset", ")", ")", "return", "false", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel23", "Func": "ARMSelectLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72124, "Length": 31, "Cover_Rate": 0.30392156862745096} {"Template_token": ["", "bool", "FastISel", "::", "SelectLoad", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "LoadAlloca", "(", "I", ")", ")", "return", "true", ";", "EVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "Reg", "=", "", ";"], "File": "ARMFastISel23", "Func": "ARMSelectLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72125, "Length": 46, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "int", "Offset", "=", "", ";", "if", "(", "!", "ComputeRegOffset", "(", "I", "->", "getOperand", "(", "", ")", ",", "Reg", ",", "Offset", ")", ")", "return", "false", ";", "if", "(", "!", "EmitStore", "(", "VT", ",", "SrcReg", ",", "Reg", ",", "Offset", ")", ")", "return", "false", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMFastISel23", "Func": "ARMSelectStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72126, "Length": 46, "Cover_Rate": 0.3511450381679389} {"Template_token": ["", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "assert", "(", "SrcReg", "!=", "", "&&", "", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "*", "FuncInfo", ".", "MBB", ",", "*", "FuncInfo", ".", "InsertPt", ",", "SrcReg", ",", "true", ",", "SI", "->", "second", ",", "RC", ",", "TM", ".", "getRegisterInfo", "(", ")", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMFastISel23", "Func": "ARMStoreAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72127, "Length": 76, "Cover_Rate": 0.5467625899280576} {"Template_token": ["", "if", "(", "EnableFastISel", ")", "return", "new", "FastISel", "(", "funcInfo", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMFastISel23", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72128, "Length": 15, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "bool", "FastISel", "::", "DefinesOptionalPredicate", "(", "MachineInstr", "*", "MI", ",", "bool", "*", "CPSR", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";"], "ground_truth": ["if", "(", "!", "TID", ".", "hasOptionalDef", "(", ")", ")", "return", "false", ";"], "File": "ARMFastISel23", "Func": "DefinesOptionalPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72130, "Length": 37, "Cover_Rate": 0.33035714285714285} {"Template_token": ["", "const", "TargetInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ")", ";", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel23", "Func": "FastEmitInst_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72131, "Length": 37, "Cover_Rate": 0.6271186440677966} {"Template_token": ["", "const", "TargetInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ")", ";", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel23", "Func": "FastEmitInst_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72132, "Length": 37, "Cover_Rate": 0.6271186440677966} {"Template_token": ["", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "TargetInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel23", "Func": "FastEmitInst_i", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72133, "Length": 125, "Cover_Rate": 0.8802816901408451} {"Template_token": ["", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel23", "Func": "FastEmitInst_i", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72134, "Length": 100, "Cover_Rate": 0.704225352112676} {"Template_token": ["", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel23", "Func": "FastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72135, "Length": 113, "Cover_Rate": 0.7197452229299363} {"Template_token": ["", "const", "TargetInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";"], "ground_truth": ["else", "{"], "File": "ARMFastISel23", "Func": "FastEmitInst_rf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72136, "Length": 61, "Cover_Rate": 0.3546511627906977} {"Template_token": ["", "unsigned", "FastISel", "::", "FastEmitInst_rf", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "const", "ConstantFP", "*", "FPImm", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "TargetInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "ARMFastISel23", "Func": "FastEmitInst_rf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72137, "Length": 171, "Cover_Rate": 0.9941860465116279} {"Template_token": ["", "unsigned", "FastISel", "::", "FastEmitInst_ri", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "uint64_t", "Imm", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "TargetInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "ARMFastISel23", "Func": "FastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72138, "Length": 169, "Cover_Rate": 0.9941176470588236} {"Template_token": ["", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel23", "Func": "FastEmitInst_rr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72139, "Length": 139, "Cover_Rate": 0.7513513513513513} {"Template_token": ["", "const", "TargetInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";"], "ground_truth": ["if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";"], "File": "ARMFastISel23", "Func": "FastEmitInst_rri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72140, "Length": 70, "Cover_Rate": 0.35353535353535354} {"Template_token": ["", "const", "TargetInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel23", "Func": "FastEmitInst_rri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72141, "Length": 161, "Cover_Rate": 0.8131313131313131} {"Template_token": ["", "if", "(", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "true", ";", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMFastISel23", "Func": "isLoadTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72142, "Length": 28, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "bool", "FastISel", "::", "isTypeLegal", "(", "const", "Type", "*", "Ty", ",", "EVT", "&", "VT", ")", "{", "VT", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "VT", "==", "", "||", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "TLI", ".", "isTypeLegal", "(", "VT", ")", ";"], "File": "ARMFastISel23", "Func": "isTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72143, "Length": 50, "Cover_Rate": 0.9433962264150944} {"Template_token": ["", "VT", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "", "||", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";"], "File": "ARMFastISel23", "Func": "isTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72144, "Length": 27, "Cover_Rate": 0.5094339622641509} {"Template_token": ["", "", "Flags", ";", "Flags", ".", "setOrigAlign", "(", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "Register", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "Register", "CalleeReg", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "{", "CalleeReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "CallOpc", ")", ",", "CalleeReg", ",", "isThumb2", "?", "", ":", "", ")", ";", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "}", "else", "MIB", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "for", "(", "Register", "R", ":", "RegArgs", ")", "MIB", ".", "addReg", "(", "R", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";"], "ground_truth": ["SmallVector", "<", "Register", ",", "", ">", "UsedRegs", ";"], "File": "ARMFastISel24", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72146, "Length": 257, "Cover_Rate": 0.44082332761578047} {"Template_token": ["", "if", "(", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "", ";", "else", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "RetVT", ")", ")", "return", "false", ";", "if", "(", "RetVT", "!=", "", "&&", "RetVT", "!=", "", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "false", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "false", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", ">=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "}", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "Register", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "Value", "*", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";"], "ground_truth": ["Flags", ".", "setOrigAlign", "(", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ")", ";"], "File": "ARMFastISel24", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72147, "Length": 245, "Cover_Rate": 0.4202401372212693} {"Template_token": ["", "if", "(", "IsPositionIndependent", ")", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "else", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "TF", ")", ")", ";", "}", "else", "{", "Align", "Alignment", "=", "DL", ".", "getPrefTypeAlign", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "IsPositionIndependent", ")", "return", "LowerPICELF", "(", "GV", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Alignment", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "IsPositionIndependent", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "IsPositionIndependent", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";"], "ground_truth": ["MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";"], "File": "ARMFastISel24", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72148, "Length": 265, "Cover_Rate": 0.3897058823529412} {"Template_token": ["", "unsigned", "FastISel", "::", "SelectCallOp", "(", "bool", "UseReg", ")", "{", "if", "(", "UseReg", ")", "return", "isThumb2", "?", "gettBLXrOpcode", "(", "*", "MF", ")", ":", "getBLXOpcode", "(", "*", "MF", ")", ";", "else", "return", "isThumb2", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMFastISel24", "Func": "ARMSelectCallOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72149, "Length": 37, "Cover_Rate": 0.9024390243902439} {"Template_token": ["", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "}", "if", "(", "needsLowering", ")", "{", "Addr", ".", "Base", ".", "Reg", "=", "fastEmit_ri_", "(", "", ",", "", ",", "Addr", ".", "Base", ".", "Reg", ",", "Addr", ".", "Offset", ",", "", ")", ";"], "ground_truth": ["Addr", ".", "Offset", "=", "", ";"], "File": "ARMFastISel24", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72150, "Length": 102, "Cover_Rate": 0.3279742765273312} {"Template_token": ["", "}", "else", "{", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "}", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "Swift", ":", "case", "CallingConv", "::", "SwiftTail", ":", "if", "(", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_APCS", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "GHC", ":", "if", "(", "Return", ")", "report_fatal_error", "(", "", ")", ";", "else", "return", "CC__APCS_GHC", ";", "case", "CallingConv", "::", "CFGuard_Check", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__Win32_CFGuard_Check", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMFastISel24", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72151, "Length": 106, "Cover_Rate": 0.4380165289256198} {"Template_token": ["", "Register", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMFastISel24", "Func": "fastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72152, "Length": 71, "Cover_Rate": 0.45806451612903226} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "ARMFastISel24", "Func": "fastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72153, "Length": 129, "Cover_Rate": 0.832258064516129} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ")", ".", "addImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel24", "Func": "fastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72154, "Length": 67, "Cover_Rate": 0.39880952380952384} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ")", ".", "addReg", "(", "Op1", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "ARMFastISel24", "Func": "fastEmitInst_rr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72155, "Length": 71, "Cover_Rate": 0.39664804469273746} {"Template_token": ["", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "RetVT", "==", "", ")", "{", "MVT", "DestVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "DestVT", ")", ";", "Register", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "else", "{", "assert", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "MVT", "CopyVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "if", "(", "RetVT", "==", "", "||", "RetVT", "==", "", "||", "RetVT", "==", "", ")", "CopyVT", "=", "", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "CopyVT", ")", ";", "Register", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";"], "ground_truth": ["updateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "ARMFastISel24", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72156, "Length": 272, "Cover_Rate": 0.6766169154228856} {"Template_token": ["", "if", "(", "!", "GV", ")", "GV", "=", "new", "GlobalVariable", "(", "M", ",", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "nullptr", ",", "Name", ")", ";"], "ground_truth": ["return", "MaterializeGV", "(", "GV", ",", "LCREVT", ".", "getSimpleVT", "(", ")", ")", ";"], "File": "ARMFastISel24", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72157, "Length": 43, "Cover_Rate": 0.39814814814814814} {"Template_token": ["", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "fastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ")", ";", "assert", "(", "BC", "!=", "", "&&", "", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "", "&&", "", ")", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Arg", ")", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "RegArgs", ".", "push_back", "(", "NextVA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "ArgVal", ")", ")", "continue", ";", "Address", "Addr", ";"], "ground_truth": ["Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";"], "File": "ARMFastISel24", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72158, "Length": 360, "Cover_Rate": 0.4072398190045249} {"Template_token": ["", "GetReturnInfo", "(", "CC", ",", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ",", "DL", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "}"], "ground_truth": ["Register", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";"], "File": "ARMFastISel24", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72159, "Length": 311, "Cover_Rate": 0.5115131578947368} {"Template_token": ["", "bool", "FastISel", "::", "EmitLibcall", "(", "const", "Instruction", "*", "I", ",", "RTLIB", "::", "Libcall", "Call", ")", "{", "CallingConv", "::", "ID", "CC", "=", "TLI", ".", "getLibcallCallingConv", "(", "Call", ")", ";", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "MVT", "RetVT", ";", "if", "(", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "", ";", "else", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "RetVT", ")", ")", "return", "false", ";", "if", "(", "RetVT", "!=", "", "&&", "RetVT", "!=", "", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "false", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "false", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", ">=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "}", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "CalleeReg", "=", "", ";"], "File": "ARMFastISel25", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72160, "Length": 378, "Cover_Rate": 0.6528497409326425} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "EnableLongCalls", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "EnableLongCalls", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "EnableLongCalls", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "CC", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs", ",", "TRI", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel25", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72161, "Length": 351, "Cover_Rate": 0.6062176165803109} {"Template_token": ["", "bool", "FastISel", "::", "SelectSelect", "(", "const", "Instruction", "*", "I", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "unsigned", "CondReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "CondReg", "==", "", ")", "return", "false", ";", "unsigned", "Op1Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1Reg", "==", "", ")", "return", "false", ";", "int", "Imm", "=", "", ";", "bool", "UseImm", "=", "false", ";", "bool", "isNegativeImm", "=", "false", ";", "if", "(", "const", "ConstantInt", "*", "ConstInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", "{", "assert", "(", "VT", "==", "", "&&", "", ")", ";", "Imm", "=", "(", "int", ")", "ConstInt", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "Imm", "<", "", ")", "{", "isNegativeImm", "=", "true", ";", "Imm", "=", "~", "Imm", ";", "}", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "}", "unsigned", "Op2Reg", "=", "", ";", "if", "(", "!", "UseImm", ")", "{", "Op2Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2Reg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CmpOpc", "=", "isThumb2", "?", "", ":", "", ";", "CondReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "CmpOpc", ")", ",", "CondReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "CondReg", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "MovCCOpc", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "!", "UseImm", ")", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "else", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "if", "(", "!", "isNegativeImm", ")", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "else", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "UseImm", ")", "{", "Op2Reg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "Op2Reg", ",", "", ")", ";", "Op1Reg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "Op1Reg", ",", "", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op2Reg", ")", ".", "addReg", "(", "Op1Reg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "{", "Op1Reg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "Op1Reg", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op1Reg", ")", ".", "addImm", "(", "Imm", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMFastISel25", "Func": "SelectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72162, "Length": 497, "Cover_Rate": 0.9052823315118397} {"Template_token": ["", "MIB", ".", "addFrameIndex", "(", "FI", ")", ";", "if", "(", "!", "isThumb", "&&", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "==", "", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Addr", ".", "Offset", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ";", "if", "(", "!", "isThumb", "&&", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "==", "", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Addr", ".", "Offset", ")", ";", "}", "AddOptionalDefs", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel26", "Func": "AddLoadStoreOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72163, "Length": 97, "Cover_Rate": 0.44907407407407407} {"Template_token": ["", "Address", "(", ")", ":", "BaseType", "(", "RegBase", ")", ",", "Offset", "(", "", ")", ",", "Scale", "(", "", ")", ",", "PlusReg", "(", "", ")", "{"], "ground_truth": ["Base", ".", "Reg", "=", "", ";"], "File": "ARMFastISel26", "Func": "Address", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72165, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "if", "(", "isa", "<", "AddOperator", ">", "(", "Op", ")", "&&", "(", "!", "isa", "<", "Instruction", ">", "(", "Op", ")", "||", "FuncInfo", ".", "MBBMap", "[", "cast", "<", "Instruction", ">", "(", "Op", ")", "->", "getParent", "(", ")", "]", "==", "FuncInfo", ".", "MBB", ")", "&&", "isa", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ";", "continue", ";", "}", "goto", "unsupported_gep", ";", "}", "}", "}", "Addr", ".", "Offset", "=", "TmpOffset", ";", "if", "(", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "true", ";", "Addr", "=", "SavedAddr", ";", "unsupported_gep", ":", "break", ";", "}", "case", "Instruction", "::", "Alloca", ":", "{", "const", "AllocaInst", "*", "AI", "=", "cast", "<", "AllocaInst", ">", "(", "Obj", ")", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "Addr", ".", "BaseType", "=", "Address", "::", "FrameIndexBase", ";", "Addr", ".", "Base", ".", "FI", "=", "SI", "->", "second", ";", "return", "true", ";", "}", "break", ";", "}", "}", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Obj", ")", ")", "{", "unsigned", "Tmp", "=", "MaterializeGV", "(", "GV", ",", "TLI", ".", "getValueType", "(", "Obj", "->", "getType", "(", ")", ")", ")", ";", "if", "(", "Tmp", "==", "", ")", "return", "false", ";", "Addr", ".", "Base", ".", "Reg", "=", "Tmp", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "Addr", ".", "Base", ".", "Reg", "==", "", ")", "Addr", ".", "Base", ".", "Reg", "=", "getRegForValue", "(", "Obj", ")", ";"], "File": "ARMFastISel26", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72166, "Length": 307, "Cover_Rate": 0.40288713910761154} {"Template_token": ["", "case", "Instruction", "::", "BitCast", ":", "{", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "}", "case", "Instruction", "::", "IntToPtr", ":", "{", "if", "(", "TLI", ".", "getValueType", "(", "U", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "}", "case", "Instruction", "::", "PtrToInt", ":", "{", "if", "(", "TLI", ".", "getValueType", "(", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "}", "case", "Instruction", "::", "GetElementPtr", ":", "{", "Address", "SavedAddr", "=", "Addr", ";", "int", "TmpOffset", "=", "Addr", ".", "Offset", ";", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ";", "for", "(", "User", "::", "const_op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "*", "i", ";", "if", "(", "const", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "*", "GTI", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "TD", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else", "{", "uint64_t", "S", "=", "TD", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}"], "ground_truth": ["if", "(", "isa", "<", "AddOperator", ">", "(", "Op", ")", "&&", "(", "!", "isa", "<", "Instruction", ">", "(", "Op", ")", "||", "FuncInfo", ".", "MBBMap", "[", "cast", "<", "Instruction", ">", "(", "Op", ")", "->", "getParent", "(", ")", "]", "==", "FuncInfo", ".", "MBB", ")", "&&", "isa", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ")", "{"], "File": "ARMFastISel26", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72167, "Length": 342, "Cover_Rate": 0.44881889763779526} {"Template_token": ["", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "const", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "NULL", ")", ";", "if", "(", "isThumb", ")", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "else", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs", ",", "TRI", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel26", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72168, "Length": 356, "Cover_Rate": 0.7206477732793523} {"Template_token": ["", "Opc", "=", "isThumb", "?", "", ":", "", ";", "RC", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "isThumb", "?", "", ":", "", ";", "RC", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "isThumb", "?", "", ":", "", ";", "RC", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ")", ";", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";"], "ground_truth": ["AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ")", ";"], "File": "ARMFastISel26", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72169, "Length": 134, "Cover_Rate": 0.5982142857142857} {"Template_token": ["", "", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "Res", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "Res", ";", "}", "case", "", ":", "StrOpc", "=", "isThumb", "?", "", ":", "", ";", "break", ";", "case", "", ":", "StrOpc", "=", "isThumb", "?", "", ":", "", ";", "break", ";", "case", "", ":", "StrOpc", "=", "isThumb", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "StrOpc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";"], "ground_truth": ["StrOpc", "=", "", ";"], "File": "ARMFastISel26", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72170, "Length": 132, "Cover_Rate": 0.4835164835164835} {"Template_token": ["", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AFI", "=", "funcInfo", ".", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "Context", "=", "&", "funcInfo", ".", "Fn", "->", "getContext", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel26", "Func": "ARMFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72171, "Length": 45, "Cover_Rate": 0.5056179775280899} {"Template_token": ["", "explicit", "FastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ")", ":", "FastISel", "(", "funcInfo", ")", ",", "TM", "(", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ")", ",", "TII", "(", "*", "TM", ".", "getInstrInfo", "(", ")", ")", ",", "TLI", "(", "*", "TM", ".", "getTargetLowering", "(", ")", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AFI", "=", "funcInfo", ".", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "Context", "=", "&", "funcInfo", ".", "Fn", "->", "getContext", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel26", "Func": "ARMFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72172, "Length": 89, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "FastISel", "::", "MaterializeFP", "(", "const", "ConstantFP", "*", "CFP", ",", "EVT", "VT", ")", "{", "const", "APFloat", "Val", "=", "CFP", "->", "getValueAPF", "(", ")", ";", "bool", "is64bit", "=", "VT", "==", "", ";", "if", "(", "TLI", ".", "isFPImmLegal", "(", "Val", ",", "VT", ")", ")", "{", "unsigned", "Opc", "=", "is64bit", "?", "", ":", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addFPImm", "(", "CFP", ")", ")", ";", "return", "DestReg", ";", "}", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "CFP", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "CFP", "->", "getType", "(", ")", ")", ";", "}"], "ground_truth": ["unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "cast", "<", "Constant", ">", "(", "CFP", ")", ",", "Align", ")", ";"], "File": "ARMFastISel26", "Func": "ARMMaterializeFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72173, "Length": 165, "Cover_Rate": 0.6962025316455697} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addFPImm", "(", "CFP", ")", ")", ";", "return", "DestReg", ";", "}", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "CFP", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "CFP", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "cast", "<", "Constant", ">", "(", "CFP", ")", ",", "Align", ")", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "unsigned", "Opc", "=", "is64bit", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addReg", "(", "", ")", ")", ";", "return", "DestReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel26", "Func": "ARMMaterializeFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72174, "Length": 162, "Cover_Rate": 0.6835443037974683} {"Template_token": ["", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "}"], "ground_truth": ["AddOptionalDefs", "(", "MIB", ")", ";"], "File": "ARMFastISel26", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72175, "Length": 187, "Cover_Rate": 0.6233333333333333} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "isUInt", "<", "", ">", "(", "CI", "->", "getSExtValue", "(", ")", ")", ")", "{", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "CI", "->", "getSExtValue", "(", ")", ")", ")", ";", "return", "DestReg", ";", "}", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "}"], "ground_truth": ["unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";"], "File": "ARMFastISel26", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72176, "Length": 116, "Cover_Rate": 0.46215139442231074} {"Template_token": ["", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "const", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "C", ")", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "isUInt", "<", "", ">", "(", "CI", "->", "getSExtValue", "(", ")", ")", ")", "{", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "CI", "->", "getSExtValue", "(", ")", ")", ")", ";", "return", "DestReg", ";", "}", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{"], "ground_truth": ["Align", "=", "TD", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";"], "File": "ARMFastISel26", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72177, "Length": 129, "Cover_Rate": 0.5139442231075697} {"Template_token": ["", "unsigned", "FastISel", "::", "MoveToFPReg", "(", "EVT", "VT", ",", "unsigned", "SrcReg", ")", "{", "if", "(", "VT", "==", "", ")", "return", "", ";"], "ground_truth": ["unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";"], "File": "ARMFastISel26", "Func": "ARMMoveToFPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72178, "Length": 34, "Cover_Rate": 0.4657534246575342} {"Template_token": ["", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";"], "File": "ARMFastISel26", "Func": "ARMMoveToFPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72179, "Length": 44, "Cover_Rate": 0.6027397260273972} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "", ";", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";"], "File": "ARMFastISel26", "Func": "ARMMoveToIntReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72180, "Length": 53, "Cover_Rate": 0.726027397260274} {"Template_token": ["", "bool", "isExternal", "=", "false", ";", "if", "(", "!", "GV", "||", "GV", "->", "hasExternalLinkage", "(", ")", ")", "isExternal", "=", "true", ";", "bool", "isDarwin", "=", "Subtarget", "->", "isTargetDarwin", "(", ")", ";", "if", "(", "isThumb", "&&", "isExternal", ")", "{", "return", "isDarwin", "?", "", ":", "", ";", "}", "else", "if", "(", "isThumb", ")", "{", "return", "isDarwin", "?", "", ":", "", ";", "}", "else", "{", "return", "isDarwin", "?", "", ":", "", ";", "}"], "ground_truth": ["}"], "File": "ARMFastISel26", "Func": "ARMSelectCallOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72181, "Length": 69, "Cover_Rate": 0.75} {"Template_token": ["", "bool", "isDarwin", "=", "Subtarget", "->", "isTargetDarwin", "(", ")", ";", "if", "(", "isThumb", "&&", "isExternal", ")", "{", "return", "isDarwin", "?", "", ":", "", ";"], "ground_truth": ["}", "else", "if", "(", "isThumb", ")", "{"], "File": "ARMFastISel26", "Func": "ARMSelectCallOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72182, "Length": 30, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "}", "if", "(", "needsLowering", ")", "{", "", "Pred", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "TargetRegisterClass", "*", "RC", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "BaseReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "isThumb", ")", "emitRegPlusImmediate", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "BaseReg", ",", "Addr", ".", "Base", ".", "Reg", ",", "Addr", ".", "Offset", ",", "Pred", ",", "PredReg", ",", "static_cast", "<", "const", "BaseInstrInfo", "&", ">", "(", "TII", ")", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "emitT2RegPlusImmediate", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "BaseReg", ",", "Addr", ".", "Base", ".", "Reg", ",", "Addr", ".", "Offset", ",", "Pred", ",", "PredReg", ",", "static_cast", "<", "const", "BaseInstrInfo", "&", ">", "(", "TII", ")", ")", ";", "}", "Addr", ".", "Offset", "=", "", ";", "Addr", ".", "Base", ".", "Reg", "=", "BaseReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel26", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72183, "Length": 154, "Cover_Rate": 0.4095744680851064} {"Template_token": ["", "case", "CallingConv", "::", "C", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";"], "ground_truth": ["case", "CallingConv", "::", "_AAPCS_VFP", ":"], "File": "ARMFastISel26", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72184, "Length": 63, "Cover_Rate": 0.4375} {"Template_token": ["", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CallingConv", "::", "Fast", ":", "(", "void", ")", "RetFastCC__APCS", ";", "(", "void", ")", "FastCC__APCS", ";", "case", "CallingConv", "::", "C", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":"], "ground_truth": ["return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";"], "File": "ARMFastISel26", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72185, "Length": 113, "Cover_Rate": 0.7847222222222222} {"Template_token": ["", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "DisableFastISel", ")", "return", "new", "FastISel", "(", "funcInfo", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMFastISel26", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72186, "Length": 29, "Cover_Rate": 0.4142857142857143} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";"], "ground_truth": ["const", "Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "File": "ARMFastISel26", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72187, "Length": 28, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "RetVT", "==", "", ")", "{", "EVT", "DestVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "DestVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "else", "{", "assert", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "CopyVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "CopyVT", ")", ";"], "ground_truth": ["unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";"], "File": "ARMFastISel26", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72188, "Length": 178, "Cover_Rate": 0.4823848238482385} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "(", "TID", ".", "TSFlags", "&", "", ")", "!=", "", "||", "AFI", "->", "isThumb2Function", "(", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "TID", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "TID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMFastISel26", "Func": "isARMNEONPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72190, "Length": 74, "Cover_Rate": 0.8314606741573034} {"Template_token": ["", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";"], "ground_truth": ["if", "(", "evt", "==", "", "||", "!", "evt", ".", "isSimple", "(", ")", ")", "return", "false", ";"], "File": "ARMFastISel26", "Func": "isTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72191, "Length": 28, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";", "if", "(", "!", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", ")", ")", "return", "false", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Arg", ")", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "RegArgs", ".", "push_back", "(", "NextVA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "Address", "Addr", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "Addr", ".", "Base", ".", "Reg", "=", "", ";", "Addr", ".", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "if", "(", "!", "EmitStore", "(", "ArgVT", ",", "Arg", ",", "Addr", ")", ")", "return", "false", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel26", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72192, "Length": 269, "Cover_Rate": 0.3544137022397892} {"Template_token": ["", "case", "CCValAssign", "::", "AExt", ":", "{", "bool", "Emitted", "=", "FastEmitExtend", "(", "", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "ArgVT", ",", "Arg", ")", ";", "if", "(", "!", "Emitted", ")", "Emitted", "=", "FastEmitExtend", "(", "", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "ArgVT", ",", "Arg", ")", ";", "if", "(", "!", "Emitted", ")", "Emitted", "=", "FastEmitExtend", "(", "", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "ArgVT", ",", "Arg", ")", ";", "assert", "(", "Emitted", "&&", "", ")", ";", "(", "void", ")", "Emitted", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "FastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "", "&&", "", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";", "if", "(", "!", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", ")", ")", "return", "false", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Arg", ")", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "RegArgs", ".", "push_back", "(", "NextVA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";"], "ground_truth": ["Address", "Addr", ";"], "File": "ARMFastISel26", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72193, "Length": 355, "Cover_Rate": 0.46772068511198944} {"Template_token": ["", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getType", "(", ")", ",", "true", ")", ";", "const", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "bool", "isFloat", "=", "(", "Ty", "->", "isDoubleTy", "(", ")", "||", "Ty", "->", "isFloatTy", "(", ")", ")", ";", "if", "(", "isFloat", "&&", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "unsigned", "Op1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1", "==", "", ")", "return", "false", ";", "unsigned", "Op2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "Op2", "==", "", ")", "return", "false", ";"], "File": "ARMFastISel26", "Func": "SelectBinaryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72194, "Length": 102, "Cover_Rate": 0.3893129770992366} {"Template_token": ["", "break", ";", "}", "", "Pred", "=", "getComparePred", "(", "CI", "->", "getPredicate", "(", ")", ")", ";", "if", "(", "Pred", "==", "", ")", "return", "false", ";", "unsigned", "Arg1", "=", "getRegForValue", "(", "CI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Arg1", "==", "", ")", "return", "false", ";", "unsigned", "Arg2", "=", "getRegForValue", "(", "CI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Arg2", "==", "", ")", "return", "false", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "Arg1", ")", ".", "addReg", "(", "Arg2", ")", ")", ";", "if", "(", "isFloat", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ")", ";", "unsigned", "BrOpc", "=", "isThumb", "?", "", ":", "", ";"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMFastISel26", "Func": "SelectBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72195, "Length": 175, "Cover_Rate": 0.30755711775043937} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "return", "false", ";", "if", "(", "EnableLongCalls", ")", "return", "false", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "const", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";"], "ground_truth": ["ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";"], "File": "ARMFastISel26", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72196, "Length": 315, "Cover_Rate": 0.4350828729281768} {"Template_token": ["", "break", ";", "case", "", ":", "CmpOpc", "=", "isThumb", "?", "", ":", "", ";", "CondReg", "=", "", ";", "break", ";", "}", "", "Pred", "=", "getComparePred", "(", "CI", "->", "getPredicate", "(", ")", ")", ";", "if", "(", "Pred", "==", "", ")", "return", "false", ";", "unsigned", "Arg1", "=", "getRegForValue", "(", "CI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Arg1", "==", "", ")", "return", "false", ";", "unsigned", "Arg2", "=", "getRegForValue", "(", "CI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Arg2", "==", "", ")", "return", "false", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "Arg1", ")", ".", "addReg", "(", "Arg2", ")", ")", ";", "if", "(", "isFloat", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ")", ";", "unsigned", "MovCCOpc", "=", "isThumb", "?", "", ":", "", ";", "TargetRegisterClass", "*", "RC", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "", ")", ";"], "ground_truth": ["unsigned", "ZeroReg", "=", "TargetMaterializeConstant", "(", "Zero", ")", ";"], "File": "ARMFastISel26", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72197, "Length": 201, "Cover_Rate": 0.48086124401913877} {"Template_token": ["", "if", "(", "isFloat", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ")", ";", "unsigned", "MovCCOpc", "=", "isThumb", "?", "", ":", "", ";", "TargetRegisterClass", "*", "RC", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "", ")", ";", "unsigned", "ZeroReg", "=", "TargetMaterializeConstant", "(", "Zero", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "CondReg", ")", ";"], "ground_truth": ["UpdateValueMap", "(", "I", ",", "DestReg", ")", ";"], "File": "ARMFastISel26", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72198, "Length": 132, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "Result", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel26", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72199, "Length": 116, "Cover_Rate": 0.8787878787878788} {"Template_token": ["", "bool", "FastISel", "::", "SelectFPToSI", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "MVT", "DstVT", ";", "const", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "DstVT", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "const", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";"], "ground_truth": ["if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "", ";"], "File": "ARMFastISel26", "Func": "SelectFPToSI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72200, "Length": 103, "Cover_Rate": 0.515} {"Template_token": ["", "bool", "FastISel", "::", "SelectFPToSI", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "MVT", "DstVT", ";", "const", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "DstVT", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "const", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "", ";"], "ground_truth": ["else", "if", "(", "OpTy", "->", "isDoubleTy", "(", ")", ")", "Opc", "=", "", ";"], "File": "ARMFastISel26", "Func": "SelectFPToSI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72201, "Length": 116, "Cover_Rate": 0.58} {"Template_token": ["", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";"], "ground_truth": ["UpdateValueMap", "(", "I", ",", "Result", ")", ";"], "File": "ARMFastISel26", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72202, "Length": 102, "Cover_Rate": 0.7669172932330827} {"Template_token": ["", "if", "(", "!", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ")", ")", "return", "false", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel26", "Func": "SelectLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72203, "Length": 26, "Cover_Rate": 0.32098765432098764} {"Template_token": ["", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", "!=", "VA", ".", "getValVT", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "!", "SrcRC", "->", "contains", "(", "DstReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "MRI", ".", "addLiveOut", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "unsigned", "RetOpc", "=", "isThumb", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "RetOpc", ")", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel26", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72204, "Length": 158, "Cover_Rate": 0.4072164948453608} {"Template_token": ["", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SDIV_I32", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SDIV_I64", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SDIV_I128", ";", "assert", "(", "LC", "!=", "RTLIB", "::", "UNKNOWN_LIBCALL", "&&", "", ")", ";", "return", "EmitLibcall", "(", "I", ",", "LC", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel26", "Func": "SelectSDiv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72205, "Length": 59, "Cover_Rate": 0.3881578947368421} {"Template_token": ["", "if", "(", "CondReg", "==", "", ")", "return", "false", ";", "unsigned", "Op1Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1Reg", "==", "", ")", "return", "false", ";", "unsigned", "Op2Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2Reg", "==", "", ")", "return", "false", ";", "unsigned", "CmpOpc", "=", "isThumb", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "CondReg", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "MovCCOpc", "=", "isThumb", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op1Reg", ")", ".", "addReg", "(", "Op2Reg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "ARMFastISel26", "Func": "SelectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72206, "Length": 163, "Cover_Rate": 0.6626016260162602} {"Template_token": ["", "bool", "FastISel", "::", "SelectSIToFP", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "MVT", "DstVT", ";", "const", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "DstVT", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMFastISel26", "Func": "SelectSIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72207, "Length": 63, "Cover_Rate": 0.3423913043478261} {"Template_token": ["", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SREM_I64", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SREM_I128", ";", "assert", "(", "LC", "!=", "RTLIB", "::", "UNKNOWN_LIBCALL", "&&", "", ")", ";", "return", "EmitLibcall", "(", "I", ",", "LC", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel26", "Func": "SelectSRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72208, "Length": 46, "Cover_Rate": 0.3262411347517731} {"Template_token": ["", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "false", ";", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", "UNKNOWN_LIBCALL", ";", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SREM_I8", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SREM_I16", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SREM_I32", ";"], "ground_truth": ["else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SREM_I64", ";"], "File": "ARMFastISel26", "Func": "SelectSRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72209, "Length": 73, "Cover_Rate": 0.5177304964539007} {"Template_token": ["", "unsigned", "SrcReg", "=", "", ";", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "SrcReg", "=", "getRegForValue", "(", "Op0", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "Address", "Addr", ";"], "ground_truth": ["if", "(", "!", "ComputeAddress", "(", "I", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "false", ";"], "File": "ARMFastISel26", "Func": "SelectStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72210, "Length": 67, "Cover_Rate": 0.6203703703703703} {"Template_token": ["", "Value", "*", "Op0", "=", "I", "->", "getOperand", "(", "", ")", ";", "unsigned", "SrcReg", "=", "", ";", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";"], "ground_truth": ["SrcReg", "=", "getRegForValue", "(", "Op0", ")", ";"], "File": "ARMFastISel26", "Func": "SelectStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72211, "Length": 48, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "*", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "SI", "->", "second", ")", ".", "addImm", "(", "", ")", ")", ";", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel26", "Func": "TargetMaterializeAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72212, "Length": 84, "Cover_Rate": 0.5283018867924528} {"Template_token": ["", "if", "(", "!", "isLoadTypeLegal", "(", "AI", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "*", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "SI", "->", "second", ")", ".", "addImm", "(", "", ")", ")", ";", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel26", "Func": "TargetMaterializeAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72213, "Length": 122, "Cover_Rate": 0.7672955974842768} {"Template_token": ["", "return", "SelectBinaryOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "SDiv", ":", "return", "SelectSDiv", "(", "I", ")", ";", "case", "Instruction", "::", "SRem", ":", "return", "SelectSRem", "(", "I", ")", ";", "case", "Instruction", "::", "Call", ":", "return", "SelectCall", "(", "I", ")", ";", "case", "Instruction", "::", "Select", ":", "return", "SelectSelect", "(", "I", ")", ";", "case", "Instruction", "::", "Ret", ":", "return", "SelectRet", "(", "I", ")", ";", "default", ":", "break", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMFastISel26", "Func": "TargetSelectInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72214, "Length": 71, "Cover_Rate": 0.31981981981981983} {"Template_token": ["", "return", "SelectLoad", "(", "I", ")", ";", "case", "Instruction", "::", "Store", ":", "return", "SelectStore", "(", "I", ")", ";", "case", "Instruction", "::", "Br", ":", "return", "SelectBranch", "(", "I", ")", ";", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "SelectCmp", "(", "I", ")", ";", "case", "Instruction", "::", "FPExt", ":", "return", "SelectFPExt", "(", "I", ")", ";", "case", "Instruction", "::", "FPTrunc", ":", "return", "SelectFPTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "SIToFP", ":", "return", "SelectSIToFP", "(", "I", ")", ";", "case", "Instruction", "::", "FPToSI", ":", "return", "SelectFPToSI", "(", "I", ")", ";", "case", "Instruction", "::", "FAdd", ":", "return", "SelectBinaryOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "FSub", ":", "return", "SelectBinaryOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "FMul", ":", "return", "SelectBinaryOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "SDiv", ":"], "ground_truth": ["return", "SelectSDiv", "(", "I", ")", ";"], "File": "ARMFastISel26", "Func": "TargetSelectInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72215, "Length": 138, "Cover_Rate": 0.6216216216216216} {"Template_token": ["", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";"], "ground_truth": ["unsigned", "NumBytes", ";"], "File": "ARMFastISel28", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72216, "Length": 193, "Cover_Rate": 0.31900826446280994} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "EnableLongCalls", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}"], "ground_truth": ["unsigned", "CallOpc", "=", "SelectCallOp", "(", "EnableLongCalls", ")", ";"], "File": "ARMFastISel28", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72217, "Length": 264, "Cover_Rate": 0.43636363636363634} {"Template_token": ["", "Opc", "=", "isZExt", "?", "", ":", "", ";", "useAM3", "=", "true", ";", "}", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "&", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "if", "(", "allocReg", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "assert", "(", "ResultReg", ">", "", "&&", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOLoad", ",", "useAM3", ")", ";", "if", "(", "needVMOV", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "ResultReg", ")", ")", ";", "ResultReg", "=", "MoveReg", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel28", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72218, "Length": 306, "Cover_Rate": 0.534965034965035} {"Template_token": ["", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "useAM3", "=", "true", ";", "}", "break", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "SrcReg", "=", "MoveReg", ";", "VT", "=", "", ";", "StrOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "StrOpc", "=", "", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOStore", ",", "useAM3", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel28", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72219, "Length": 281, "Cover_Rate": 0.5564356435643565} {"Template_token": ["", "AFI", "=", "funcInfo", ".", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumbFunction", "(", ")", ";"], "ground_truth": ["Context", "=", "&", "funcInfo", ".", "Fn", "->", "getContext", "(", ")", ";"], "File": "ARMFastISel28", "Func": "ARMFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72220, "Length": 32, "Cover_Rate": 0.3595505617977528} {"Template_token": ["", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "}", "AddOptionalDefs", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel28", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72221, "Length": 211, "Cover_Rate": 0.40190476190476193} {"Template_token": ["", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";"], "ground_truth": ["}", "else", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";"], "File": "ARMFastISel28", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72222, "Length": 57, "Cover_Rate": 0.38513513513513514} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";"], "ground_truth": ["const", "Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "File": "ARMFastISel28", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72223, "Length": 28, "Cover_Rate": 0.4307692307692308} {"Template_token": ["", "const", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "DestVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "else", "{", "assert", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "CopyVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";"], "ground_truth": ["if", "(", "RetVT", "==", "", "||", "RetVT", "==", "", "||", "RetVT", "==", "", ")", "CopyVT", "=", "", ";"], "File": "ARMFastISel28", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72224, "Length": 151, "Cover_Rate": 0.3793969849246231} {"Template_token": ["", "continue", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "!=", "", "||", "!", "VA", ".", "isRegLoc", "(", ")", "||", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "else", "{", "switch", "(", "static_cast", "<", "EVT", ">", "(", "ArgVT", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "}", "}", "}", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "&&", "", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";"], "ground_truth": ["Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";"], "File": "ARMFastISel28", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72225, "Length": 337, "Cover_Rate": 0.3909512761020882} {"Template_token": ["", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "AddrReg", ")", ")", ";"], "File": "ARMFastISel28", "Func": "SelectIndirectBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72227, "Length": 38, "Cover_Rate": 0.4810126582278481} {"Template_token": ["", "SmallVector", "<", "", ",", "", ">", "Outs", ";", "GetReturnInfo", "(", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ".", "getRetAttributes", "(", ")", ",", "Outs", ",", "TLI", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "EVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "}", "unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";"], "File": "ARMFastISel28", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72228, "Length": 304, "Cover_Rate": 0.6166328600405679} {"Template_token": ["", "case", "Instruction", "::", "FPTrunc", ":", "return", "SelectFPTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "SIToFP", ":", "return", "SelectIToFP", "(", "I", ",", "true", ")", ";", "case", "Instruction", "::", "UIToFP", ":", "return", "SelectIToFP", "(", "I", ",", "false", ")", ";", "case", "Instruction", "::", "FPToSI", ":", "return", "SelectFPToI", "(", "I", ",", "true", ")", ";", "case", "Instruction", "::", "FPToUI", ":", "return", "SelectFPToI", "(", "I", ",", "false", ")", ";", "case", "Instruction", "::", "Add", ":", "return", "SelectBinaryIntOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "Or", ":", "return", "SelectBinaryIntOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "Sub", ":", "return", "SelectBinaryIntOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "FAdd", ":", "return", "SelectBinaryFPOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "FSub", ":", "return", "SelectBinaryFPOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "FMul", ":", "return", "SelectBinaryFPOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "SDiv", ":", "return", "SelectDiv", "(", "I", ",", "true", ")", ";", "case", "Instruction", "::", "UDiv", ":", "return", "SelectDiv", "(", "I", ",", "false", ")", ";", "case", "Instruction", "::", "SRem", ":", "return", "SelectRem", "(", "I", ",", "true", ")", ";", "case", "Instruction", "::", "URem", ":", "return", "SelectRem", "(", "I", ",", "false", ")", ";", "case", "Instruction", "::", "Call", ":", "if", "(", "const", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", "return", "SelectIntrinsicCall", "(", "*", "II", ")", ";", "return", "SelectCall", "(", "I", ")", ";", "case", "Instruction", "::", "Select", ":", "return", "SelectSelect", "(", "I", ")", ";", "case", "Instruction", "::", "Ret", ":", "return", "SelectRet", "(", "I", ")", ";"], "ground_truth": ["case", "Instruction", "::", "Trunc", ":"], "File": "ARMFastISel28", "Func": "TargetSelectInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72229, "Length": 253, "Cover_Rate": 0.6537467700258398} {"Template_token": ["", "}", "if", "(", "PointerType", "*", "Ty", "=", "dyn_cast", "<", "PointerType", ">", "(", "Obj", "->", "getType", "(", ")", ")", ")", "if", "(", "Ty", "->", "getAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "BitCast", ":", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "if", "(", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "case", "Instruction", "::", "PtrToInt", ":", "if", "(", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "case", "Instruction", "::", "GetElementPtr", ":", "{", "Address", "SavedAddr", "=", "Addr", ";", "int", "TmpOffset", "=", "Addr", ".", "Offset", ";", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ";", "for", "(", "User", "::", "const_op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "*", "i", ";", "if", "(", "StructType", "*", "STy", "=", "GTI", ".", "getStructTypeOrNull", "(", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "DL", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else", "{", "uint64_t", "S", "=", "DL", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}", "if", "(", "canFoldAddIntoGEP", "(", "U", ",", "Op", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ";", "continue", ";", "}", "goto", "unsupported_gep", ";", "}", "}", "}", "Addr", ".", "Offset", "=", "TmpOffset", ";", "if", "(", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "true", ";"], "ground_truth": ["Addr", "=", "SavedAddr", ";"], "File": "ARMFastISel29", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72230, "Length": 411, "Cover_Rate": 0.6332819722650231} {"Template_token": ["", "}", "else", "if", "(", "const", "ConstantExpr", "*", "C", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "Obj", ")", ")", "{", "Opcode", "=", "C", "->", "getOpcode", "(", ")", ";", "U", "=", "C", ";", "}", "if", "(", "PointerType", "*", "Ty", "=", "dyn_cast", "<", "PointerType", ">", "(", "Obj", "->", "getType", "(", ")", ")", ")", "if", "(", "Ty", "->", "getAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "BitCast", ":", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "if", "(", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "case", "Instruction", "::", "PtrToInt", ":", "if", "(", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "case", "Instruction", "::", "GetElementPtr", ":", "{", "Address", "SavedAddr", "=", "Addr", ";", "int", "TmpOffset", "=", "Addr", ".", "Offset", ";", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ";", "for", "(", "User", "::", "const_op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "*", "i", ";", "if", "(", "StructType", "*", "STy", "=", "GTI", ".", "getStructTypeOrNull", "(", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "DL", ".", "getStructLayout", "(", "STy", ")", ";"], "ground_truth": ["unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";"], "File": "ARMFastISel29", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72231, "Length": 286, "Cover_Rate": 0.4406779661016949} {"Template_token": ["", "LLVMContext", "*", "Context", "=", "&", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "UseGOT_PREL", "?", "", ":", "", ",", "UseGOT_PREL", ")", ";", "unsigned", "ConstAlign", "=", "MF", "->", "getDataLayout", "(", ")", ".", "getPrefTypeAlignment", "(", "Type", "::", "getInt32PtrTy", "(", "*", "Context", ")", ")", ";", "unsigned", "Idx", "=", "MF", "->", "getConstantPool", "(", ")", "->", "getConstantPoolIndex", "(", "CPV", ",", "ConstAlign", ")", ";", "unsigned", "TempReg", "=", "MF", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "TempReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "Opc", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "UseGOT_PREL", "?", "", ":", "", ";", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ",", "", ")", ";"], "ground_truth": ["MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "TempReg", ")", ".", "addImm", "(", "PCLabelIndex", ")", ";"], "File": "ARMFastISel29", "Func": "ARMLowerPICELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72232, "Length": 251, "Cover_Rate": 0.6354430379746835} {"Template_token": ["", "Type", "*", "ArgTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "}", "static", "const", "MCPhysReg", "GPRArgRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";", "Idx", "=", "", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "unsigned", "SrcReg", "=", "GPRArgRegs", "[", "Idx", "]", ";", "unsigned", "DstReg", "=", "FuncInfo", ".", "MF", "->", "addLiveIn", "(", "SrcReg", ",", "RC", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "true", ")", ")", ";"], "ground_truth": ["updateValueMap", "(", "&", "*", "I", ",", "ResultReg", ")", ";"], "File": "ARMFastISel29", "Func": "fastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72233, "Length": 221, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "}", "unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "!", "SrcRC", "->", "contains", "(", "DstReg", ")", ")", "return", "false", ";"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "File": "ARMFastISel29", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72235, "Length": 270, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "}", "unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "!", "SrcRC", "->", "contains", "(", "DstReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "RetRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "unsigned", "RetOpc", "=", "isThumb2", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "RetOpc", ")", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RetRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RetRegs", "[", "i", "]", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel29", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72236, "Length": 220, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "CallingConv", "::", "ID", "CC", "=", "TLI", ".", "getLibcallCallingConv", "(", "Call", ")", ";", "if", "(", "FuncInfo", ".", "MF", "->", "getFunction", "(", ")", ".", "isPagerando", "(", ")", ")", "return", "false", ";", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "MVT", "RetVT", ";", "if", "(", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "", ";", "else", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "RetVT", ")", ")", "return", "false", ";", "if", "(", "RetVT", "!=", "", "&&", "RetVT", "!=", "", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "false", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "false", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", ">=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "}", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";"], "ground_truth": ["for", "(", "Value", "*", "Op", ":", "I", "->", "operands", "(", ")", ")", "{"], "File": "ARMFastISel2", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72238, "Length": 229, "Cover_Rate": 0.39145299145299145} {"Template_token": ["", "return", "TLI", ".", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isPIP", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel2", "Func": "isPositionIndependent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72239, "Length": 14, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "if", "(", "TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ",", "Alignment", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";", "if", "(", "MTI", ".", "getSourceAddressSpace", "(", ")", ">", "", "||", "MTI", ".", "getDestAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "const", "char", "*", "IntrMemName", "=", "isa", "<", "MemCpyInst", ">", "(", "I", ")", "?", "", ":", "", ";", "return", "SelectCall", "(", "&", "I", ",", "IntrMemName", ")", ";", "}", "case", "", ":", "{", "const", "MemSetInst", "&", "MSI", "=", "cast", "<", "MemSetInst", ">", "(", "I", ")", ";", "if", "(", "MSI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MSI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";", "if", "(", "MSI", ".", "getDestAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "return", "SelectCall", "(", "&", "I", ",", "", ")", ";", "}", "case", "", ":", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Subtarget", "->", "useNaClTrap", "(", ")", "?", "", ":", "", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel2", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72242, "Length": 196, "Cover_Rate": 0.35} {"Template_token": ["", "if", "(", "IsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "ComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "ComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "MinAlign", "(", "MTI", ".", "getDestAlignment", "(", ")", ",", "MTI", ".", "getSourceAlignment", "(", ")", ")", ";", "if", "(", "TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ",", "Alignment", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";", "if", "(", "MTI", ".", "getSourceAddressSpace", "(", ")", ">", "", "||", "MTI", ".", "getDestAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "const", "char", "*", "IntrMemName", "=", "isa", "<", "MemCpyInst", ">", "(", "I", ")", "?", "", ":", "", ";", "return", "SelectCall", "(", "&", "I", ",", "IntrMemName", ")", ";", "}", "case", "", ":", "{", "const", "MemSetInst", "&", "MSI", "=", "cast", "<", "MemSetInst", ">", "(", "I", ")", ";", "if", "(", "MSI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MSI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";", "if", "(", "MSI", ".", "getDestAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "return", "SelectCall", "(", "&", "I", ",", "", ")", ";", "}", "case", "", ":", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Subtarget", "->", "useNaClTrap", "(", ")", "?", "", ":", "", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMFastISel2", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72243, "Length": 257, "Cover_Rate": 0.4589285714285714} {"Template_token": ["", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "}", "unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "!", "SrcRC", "->", "contains", "(", "DstReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["RetRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";"], "File": "ARMFastISel2", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72244, "Length": 259, "Cover_Rate": 0.45518453427065025} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "RetRegs", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "SmallVector", "<", "", ",", "", ">", "Outs", ";", "GetReturnInfo", "(", "CC", ",", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ",", "DL", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";"], "ground_truth": ["MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";"], "File": "ARMFastISel2", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72245, "Length": 249, "Cover_Rate": 0.437609841827768} {"Template_token": ["", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";"], "ground_truth": ["static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs", ",", "TRI", ")", ";"], "File": "ARMFastISel31", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72249, "Length": 277, "Cover_Rate": 0.4593698175787728} {"Template_token": ["", "bool", "isVarArg", "=", "FTy", "->", "isVarArg", "(", ")", ";", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "MVT", "RetVT", ";", "if", "(", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "", ";", "else", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "RetVT", ")", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "if", "(", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "isVarArg", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", ">=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "}", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "unsigned", "arg_size", "=", "CS", ".", "arg_size", "(", ")", ";", "Args", ".", "reserve", "(", "arg_size", ")", ";", "ArgRegs", ".", "reserve", "(", "arg_size", ")", ";", "ArgVTs", ".", "reserve", "(", "arg_size", ")", ";", "ArgFlags", ".", "reserve", "(", "arg_size", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IntrMemName", "&&", "e", "-", "i", "<=", "", ")", "break", ";", "", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SwiftSelf", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SwiftError", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";"], "ground_truth": ["MVT", "ArgVT", ";"], "File": "ARMFastISel31", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72250, "Length": 395, "Cover_Rate": 0.43694690265486724} {"Template_token": ["", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "Subtarget", "->", "genLongCalls", "(", ")", ")", "UseReg", "=", "true", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "UseReg", ")", "{", "if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg", "(", "IntrMemName", ")", ";", "else", "CalleeReg", "=", "getRegForValue", "(", "Callee", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "UseReg", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "UseReg", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "if", "(", "!", "IntrMemName", ")", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "IntrMemName", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";"], "ground_truth": ["static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs", ",", "TRI", ")", ";"], "File": "ARMFastISel31", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72251, "Length": 305, "Cover_Rate": 0.33738938053097345} {"Template_token": ["", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "Register", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "Register", "CalleeReg", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "for", "(", "Register", "R", ":", "RegArgs", ")", "MIB", ".", "addReg", "(", "R", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";"], "File": "ARMFastISel32", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72252, "Length": 258, "Cover_Rate": 0.4558303886925795} {"Template_token": ["", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "unsigned", "arg_size", "=", "CS", ".", "arg_size", "(", ")", ";", "Args", ".", "reserve", "(", "arg_size", ")", ";", "ArgRegs", ".", "reserve", "(", "arg_size", ")", ";", "ArgVTs", ".", "reserve", "(", "arg_size", ")", ";", "ArgFlags", ".", "reserve", "(", "arg_size", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IntrMemName", "&&", "e", "-", "i", "<=", "", ")", "break", ";", "", "Flags", ";", "unsigned", "ArgIdx", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "SwiftSelf", ")", "||", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "SwiftError", ")", "||", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "Register", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "!", "Arg", ".", "isValid", "(", ")", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "Register", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "Subtarget", "->", "genLongCalls", "(", ")", ")", "UseReg", "=", "true", ";", "Register", "CalleeReg", ";", "if", "(", "UseReg", ")", "{", "if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg", "(", "IntrMemName", ")", ";", "else", "CalleeReg", "=", "getRegForValue", "(", "Callee", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "UseReg", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "UseReg", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "if", "(", "!", "IntrMemName", ")", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";"], "ground_truth": ["else", "MIB", ".", "addExternalSymbol", "(", "IntrMemName", ",", "", ")", ";"], "File": "ARMFastISel32", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72253, "Length": 516, "Cover_Rate": 0.5830508474576271} {"Template_token": ["", "isICmp", "=", "false", ";", "if", "(", "isEquality", ")", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "else", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "needsExt", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "getRegForValue", "(", "Src2Value", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "if", "(", "needsExt", ")", "{", "SrcReg1", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg1", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg2", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "}", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "CmpOpc", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg1", ",", "", ")", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg2", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg1", ")", ";", "if", "(", "isICmp", ")", "MIB", ".", "addImm", "(", "Imm", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "MIB", ")", ";"], "File": "ARMFastISel33", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72255, "Length": 309, "Cover_Rate": 0.40339425587467365} {"Template_token": ["", "Op", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "}", "else", "if", "(", "isa", "<", "AddOperator", ">", "(", "Op", ")", "&&", "isa", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Worklist", ".", "push_back", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "goto", "unsupported_gep", ";", "}", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", ";", "}", "}", "Addr", ".", "Offset", "=", "TmpOffset", ";", "if", "(", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "true", ";", "Addr", "=", "SavedAddr", ";", "unsupported_gep", ":", "break", ";", "}", "case", "Instruction", "::", "Alloca", ":", "{", "const", "AllocaInst", "*", "AI", "=", "cast", "<", "AllocaInst", ">", "(", "Obj", ")", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "Addr", ".", "BaseType", "=", "Address", "::", "FrameIndexBase", ";", "Addr", ".", "Base", ".", "FI", "=", "SI", "->", "second", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel34", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72256, "Length": 242, "Cover_Rate": 0.31758530183727035} {"Template_token": ["", "const", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "CallOpc", ";", "if", "(", "isThumb", ")", "CallOpc", "=", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "", ":", "", ";", "else", "CallOpc", "=", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";"], "File": "ARMFastISel34", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72257, "Length": 181, "Cover_Rate": 0.3786610878661088} {"Template_token": ["", "if", "(", "!", "isThumb", "&&", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", ")", "return", "", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMFastISel34", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72258, "Length": 197, "Cover_Rate": 0.6566666666666666} {"Template_token": ["", "Reloc", "::", "Model", "RelocM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "return", "", ";", "if", "(", "!", "isThumb", "&&", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", ")", "return", "", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "}", "else", "{"], "ground_truth": ["MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";"], "File": "ARMFastISel34", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72259, "Length": 257, "Cover_Rate": 0.8566666666666667} {"Template_token": ["", "unsigned", "AdjStackDown", "=", "TM", ".", "getRegisterInfo", "(", ")", "->", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", ".", "isVector", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ">", "", ")", "return", "false", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "bool", "Emitted", "=", "FastEmitExtend", "(", "", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "ArgVT", ",", "Arg", ")", ";", "assert", "(", "Emitted", "&&", "", ")", ";", "Emitted", "=", "Emitted", ";", "Emitted", "=", "true", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "case", "CCValAssign", "::", "ZExt", ":", "{", "bool", "Emitted", "=", "FastEmitExtend", "(", "", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "ArgVT", ",", "Arg", ")", ";", "assert", "(", "Emitted", "&&", "", ")", ";", "Emitted", "=", "Emitted", ";", "Emitted", "=", "true", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}"], "ground_truth": ["case", "CCValAssign", "::", "AExt", ":", "{"], "File": "ARMFastISel34", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72260, "Length": 251, "Cover_Rate": 0.3285340314136126} {"Template_token": ["", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "{", "bool", "Emitted", "=", "FastEmitExtend", "(", "", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "ArgVT", ",", "Arg", ")", ";", "if", "(", "!", "Emitted", ")", "Emitted", "=", "FastEmitExtend", "(", "", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "ArgVT", ",", "Arg", ")", ";", "if", "(", "!", "Emitted", ")", "Emitted", "=", "FastEmitExtend", "(", "", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "ArgVT", ",", "Arg", ")", ";", "assert", "(", "Emitted", "&&", "", ")", ";", "Emitted", "=", "Emitted", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "FastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "", "&&", "", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";", "if", "(", "!", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", ")", ")", "return", "false", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Arg", ")", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "RegArgs", ".", "push_back", "(", "NextVA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "Address", "Addr", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "Addr", ".", "Base", ".", "Reg", "=", "", ";", "Addr", ".", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";"], "ground_truth": ["if", "(", "!", "EmitStore", "(", "ArgVT", ",", "Arg", ",", "Addr", ")", ")", "return", "false", ";"], "File": "ARMFastISel34", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72261, "Length": 406, "Cover_Rate": 0.5314136125654451} {"Template_token": ["", "if", "(", "FTy", "->", "isVarArg", "(", ")", ")", "return", "false", ";", "const", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "MVT", "RetVT", ";", "if", "(", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "", ";", "else", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "RetVT", ")", ")", "return", "false", ";", "if", "(", "!", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "const", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}"], "ground_truth": ["SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";"], "File": "ARMFastISel34", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72262, "Length": 375, "Cover_Rate": 0.5289139633286318} {"Template_token": ["", "unsigned", "char", "TF", "=", "", ";", "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "TF", "=", "", ";", "switch", "(", "RelocM", ")", "{", "case", "Reloc", "::", "PIC_", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "default", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "TF", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "return", "NewDestReg", ";", "}", "}", "}", "if", "(", "IsIndirect", ")", "{", "MachineInstrBuilder", "MIB", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["else", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "", ")", ";"], "File": "ARMFastISel35", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72263, "Length": 517, "Cover_Rate": 0.7281690140845071} {"Template_token": ["", "FastISel", "*", "", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", "{", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";", "const", "Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "bool", "UseFastISel", "=", "false", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetMachO", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";"], "ground_truth": ["UseFastISel", "|=", "Subtarget", "->", "isTargetLinux", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ";"], "File": "ARMFastISel35", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72264, "Length": 77, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "UseFastISel", "|=", "Subtarget", "->", "isTargetMachO", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetLinux", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ";", "if", "(", "UseFastISel", ")", "{", "TM", ".", "Options", ".", "NoFramePointerElim", "=", "true", ";", "return", "new", "FastISel", "(", "funcInfo", ",", "libInfo", ")", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMFastISel35", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72265, "Length": 72, "Cover_Rate": 0.5950413223140496} {"Template_token": ["", "const", "TargetLowering", "*", "getTargetLowering", "(", ")", "{", "return", "TM", ".", "getTargetLowering", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel35", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72266, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "Args", ".", "reserve", "(", "arg_size", ")", ";", "ArgRegs", ".", "reserve", "(", "arg_size", ")", ";", "ArgVTs", ".", "reserve", "(", "arg_size", ")", ";", "ArgFlags", ".", "reserve", "(", "arg_size", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IntrMemName", "&&", "e", "-", "i", "<=", "", ")", "break", ";", "", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "EnableLongCalls", ")", "UseReg", "=", "true", ";", "unsigned", "CalleeReg", "=", "", ";"], "ground_truth": ["if", "(", "UseReg", ")", "{"], "File": "ARMFastISel35", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72269, "Length": 353, "Cover_Rate": 0.38203463203463206} {"Template_token": ["", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", "&&", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", "&&", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", "||", "!", "Subtarget", "->", "hasFP64", "(", ")", ")", ")", "return", "false", ";", "int", "Imm", "=", "", ";", "bool", "UseImm", "=", "false", ";", "bool", "isNegativeImm", "=", "false", ";", "if", "(", "const", "ConstantInt", "*", "ConstInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Src2Value", ")", ")", "{", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", "||", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "{", "const", "APInt", "&", "CIVal", "=", "ConstInt", "->", "getValue", "(", ")", ";", "Imm", "=", "(", "isZExt", ")", "?", "(", "int", ")", "CIVal", ".", "getZExtValue", "(", ")", ":", "(", "int", ")", "CIVal", ".", "getSExtValue", "(", ")", ";", "if", "(", "Imm", "<", "", "&&", "Imm", "!=", "(", "int", ")", "", ")", "{", "isNegativeImm", "=", "true", ";", "Imm", "=", "-", "Imm", ";", "}", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "}", "}", "else", "if", "(", "const", "ConstantFP", "*", "ConstFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Src2Value", ")", ")", "{", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "if", "(", "ConstFP", "->", "isZero", "(", ")", "&&", "!", "ConstFP", "->", "isNegative", "(", ")", ")", "UseImm", "=", "true", ";", "}", "unsigned", "CmpOpc", ";", "bool", "isICmp", "=", "true", ";", "bool", "needsExt", "=", "false", ";", "switch", "(", "SrcVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "isICmp", "=", "false", ";", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "isICmp", "=", "false", ";", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "needsExt", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "break", ";", "}", "Register", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";"], "ground_truth": ["unsigned", "SrcReg2", "=", "", ";"], "File": "ARMFastISel36", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72270, "Length": 383, "Cover_Rate": 0.5253772290809328} {"Template_token": ["", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "if", "(", "allocReg", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "assert", "(", "ResultReg", ">", "", "&&", "", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";"], "File": "ARMFastISel36", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72272, "Length": 244, "Cover_Rate": 0.392914653784219} {"Template_token": ["", "bool", "useAM3", "=", "false", ";", "bool", "needVMOV", "=", "false", ";", "const", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "isZExt", ")", "{", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "useAM3", "=", "true", ";", "}", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "Opc", "=", "isZExt", "?", "", ":", "", ";", "useAM3", "=", "true", ";", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}"], "ground_truth": ["SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";"], "File": "ARMFastISel36", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72273, "Length": 401, "Cover_Rate": 0.6457326892109501} {"Template_token": ["", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "Register", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "SrcReg", "=", "MoveReg", ";", "VT", "=", "", ";", "StrOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";"], "File": "ARMFastISel36", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72274, "Length": 186, "Cover_Rate": 0.3315508021390374} {"Template_token": ["", "unsigned", "FastISel", "::", "MaterializeFP", "(", "const", "ConstantFP", "*", "CFP", ",", "MVT", "VT", ")", "{", "const", "APFloat", "Val", "=", "CFP", "->", "getValueAPF", "(", ")", ";", "bool", "is64bit", "=", "VT", "==", "", ";", "if", "(", "TLI", ".", "isFPImmLegal", "(", "Val", ",", "VT", ")", ")", "{", "int", "Imm", ";", "unsigned", "Opc", ";", "if", "(", "is64bit", ")", "{", "Imm", "=", "", "(", "Val", ")", ";", "Opc", "=", "", ";", "}", "else", "{", "Imm", "=", "", "(", "Val", ")", ";", "Opc", "=", "", ";", "}", "Register", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "DestReg", ";", "}", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "Align", "Alignment", "=", "DL", ".", "getPrefTypeAlign", "(", "CFP", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "cast", "<", "Constant", ">", "(", "CFP", ")", ",", "Alignment", ")", ";"], "File": "ARMFastISel36", "Func": "ARMMaterializeFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72275, "Length": 172, "Cover_Rate": 0.6935483870967742} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "TF", ")", ")", ";", "}", "else", "{", "Align", "Alignment", "=", "DL", ".", "getPrefTypeAlign", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "IsPositionIndependent", ")", "return", "LowerPICELF", "(", "GV", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Alignment", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "IsPositionIndependent", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "IsPositionIndependent", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";"], "ground_truth": ["if", "(", "IsPositionIndependent", ")", "{"], "File": "ARMFastISel36", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72276, "Length": 254, "Cover_Rate": 0.3735294117647059} {"Template_token": ["", "&", "", ";", "Register", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "unsigned", "ResultReg", "=", "", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "ResultReg", "=", "fastEmit_i", "(", "VT", ",", "VT", ",", "", ",", "CI", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "ResultReg", ")", "return", "ResultReg", ";", "if", "(", "VT", "!=", "", ")", "return", "", ";", "Align", "Alignment", "=", "DL", ".", "getPrefTypeAlign", "(", "C", "->", "getType", "(", ")", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Alignment", ")", ";", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";"], "ground_truth": ["if", "(", "isThumb2", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ")", ";"], "File": "ARMFastISel36", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72277, "Length": 166, "Cover_Rate": 0.34156378600823045} {"Template_token": ["", "unsigned", "FastISel", "::", "MoveToFPReg", "(", "MVT", "VT", ",", "unsigned", "SrcReg", ")", "{", "if", "(", "VT", "==", "", ")", "return", "", ";", "Register", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "return", "MoveReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel36", "Func": "ARMMoveToFPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72278, "Length": 69, "Cover_Rate": 0.9452054794520548} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "return", "MoveReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel36", "Func": "ARMMoveToFPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72279, "Length": 35, "Cover_Rate": 0.4794520547945205} {"Template_token": ["", "Register", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";"], "ground_truth": ["return", "MoveReg", ";"], "File": "ARMFastISel36", "Func": "ARMMoveToIntReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72280, "Length": 47, "Cover_Rate": 0.6438356164383562} {"Template_token": ["", "if", "(", "needsLowering", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "Register", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "}", "if", "(", "needsLowering", ")", "{", "Addr", ".", "Base", ".", "Reg", "=", "fastEmit_ri_", "(", "", ",", "", ",", "Addr", ".", "Base", ".", "Reg", ",", "Addr", ".", "Offset", ",", "", ")", ";", "Addr", ".", "Offset", "=", "", ";"], "ground_truth": ["}"], "File": "ARMFastISel36", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72281, "Length": 137, "Cover_Rate": 0.4405144694533762} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel36", "Func": "fastEmitInst_i", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72282, "Length": 62, "Cover_Rate": 0.4305555555555556} {"Template_token": ["", "unsigned", "FastISel", "::", "fastEmitInst_ri", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "uint64_t", "Imm", ")", "{", "Register", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ")", ".", "addImm", "(", "Imm", ")", ")", ";"], "File": "ARMFastISel36", "Func": "fastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72283, "Length": 93, "Cover_Rate": 0.5535714285714286} {"Template_token": ["", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "ARMFastISel36", "Func": "fastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72284, "Length": 127, "Cover_Rate": 0.7559523809523809} {"Template_token": ["", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ")", ".", "addReg", "(", "Op1", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ")", ".", "addReg", "(", "Op1", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel36", "Func": "fastEmitInst_rr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72285, "Length": 117, "Cover_Rate": 0.6536312849162011} {"Template_token": ["", "unsigned", "FastISel", "::", "fastMaterializeAlloca", "(", "const", "AllocaInst", "*", "AI", ")", "{", "if", "(", "!", "FuncInfo", ".", "StaticAllocaMap", ".", "count", "(", "AI", ")", ")", "return", "", ";", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "AI", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "Register", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";"], "ground_truth": ["ResultReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ",", "", ")", ";"], "File": "ARMFastISel36", "Func": "fastMaterializeAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72286, "Length": 125, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "AI", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";"], "ground_truth": ["Register", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";"], "File": "ARMFastISel36", "Func": "fastMaterializeAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72287, "Length": 83, "Cover_Rate": 0.4742857142857143} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", "&&", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", "&&", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", "||", "!", "Subtarget", "->", "hasFP64", "(", ")", ")", ")", "return", "false", ";", "unsigned", "Opc", ";", "bool", "is64bit", "=", "VT", "==", "", "||", "VT", "==", "", ";", "switch", "(", "ISDOpcode", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";"], "ground_truth": ["break", ";"], "File": "ARMFastISel36", "Func": "SelectBinaryFPOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72288, "Length": 103, "Cover_Rate": 0.3311897106109325} {"Template_token": ["", "case", "", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "Register", "SrcReg1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "Register", "SrcReg2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "Register", "ResultReg", "=", "createResultReg", "(", "&", "", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg1", ",", "", ")", ";"], "ground_truth": ["SrcReg2", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg2", ",", "", ")", ";"], "File": "ARMFastISel36", "Func": "SelectBinaryIntOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72289, "Length": 112, "Cover_Rate": 0.4307692307692308} {"Template_token": ["", "unsigned", "BrOpc", "=", "isThumb2", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ";", "finishCondBranch", "(", "BI", "->", "getParent", "(", ")", ",", "TBB", ",", "FBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "TruncInst", "*", "TI", "=", "dyn_cast", "<", "TruncInst", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "MVT", "SourceVT", ";", "if", "(", "TI", "->", "hasOneUse", "(", ")", "&&", "TI", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", "&&", "(", "isLoadTypeLegal", "(", "TI", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ",", "SourceVT", ")", ")", ")", "{", "unsigned", "TstOpc", "=", "isThumb2", "?", "", ":", "", ";", "Register", "OpReg", "=", "getRegForValue", "(", "TI", "->", "getOperand", "(", "", ")", ")", ";", "OpReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "TstOpc", ")", ",", "OpReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TstOpc", ")", ")", ".", "addReg", "(", "OpReg", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "CCMode", "=", "", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "CCMode", "=", "", ";", "}", "unsigned", "BrOpc", "=", "isThumb2", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "CCMode", ")", ".", "addReg", "(", "", ")", ";", "finishCondBranch", "(", "BI", "->", "getParent", "(", ")", ",", "TBB", ",", "FBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "uint64_t", "Imm", "=", "CI", "->", "getZExtValue", "(", ")", ";", "MachineBasicBlock", "*", "Target", "=", "(", "Imm", "==", "", ")", "?", "FBB", ":", "TBB", ";", "fastEmitBranch", "(", "Target", ",", "DbgLoc", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel36", "Func": "SelectBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72290, "Length": 345, "Cover_Rate": 0.4637096774193548} {"Template_token": ["", "Register", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "", ")", ";", "unsigned", "ZeroReg", "=", "fastMaterializeConstant", "(", "Zero", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["updateValueMap", "(", "I", ",", "DestReg", ")", ";"], "File": "ARMFastISel36", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72291, "Length": 85, "Cover_Rate": 0.4271356783919598} {"Template_token": ["", "if", "(", "!", "EmitCmp", "(", "CI", "->", "getOperand", "(", "", ")", ",", "CI", "->", "getOperand", "(", "", ")", ",", "CI", "->", "isUnsigned", "(", ")", ")", ")", "return", "false", ";", "unsigned", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "Register", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "", ")", ";", "unsigned", "ZeroReg", "=", "fastMaterializeConstant", "(", "Zero", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["updateValueMap", "(", "I", ",", "DestReg", ")", ";"], "File": "ARMFastISel36", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72292, "Length": 136, "Cover_Rate": 0.6834170854271356} {"Template_token": ["", "bool", "FastISel", "::", "SelectFPExt", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", "||", "!", "Subtarget", "->", "hasFP64", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";", "Register", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "Register", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "updateValueMap", "(", "I", ",", "Result", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel36", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72293, "Length": 135, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", "||", "!", "Subtarget", "->", "hasFP64", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";", "Register", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "Register", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "updateValueMap", "(", "I", ",", "Result", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel36", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72294, "Length": 125, "Cover_Rate": 0.8928571428571429} {"Template_token": ["", "unsigned", "Opc", ";", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "OpTy", "->", "isDoubleTy", "(", ")", "&&", "Subtarget", "->", "hasFP64", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "return", "false", ";"], "ground_truth": ["Register", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";"], "File": "ARMFastISel36", "Func": "SelectFPToI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72295, "Length": 74, "Cover_Rate": 0.3378995433789954} {"Template_token": ["", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "false", ";", "Register", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "Register", "Result", "=", "createResultReg", "(", "&", "", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";"], "File": "ARMFastISel36", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72296, "Length": 96, "Cover_Rate": 0.6808510638297872} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", "||", "!", "Subtarget", "->", "hasFP64", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "false", ";", "Register", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";"], "ground_truth": ["Register", "Result", "=", "createResultReg", "(", "&", "", ")", ";"], "File": "ARMFastISel36", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72297, "Length": 84, "Cover_Rate": 0.5957446808510638} {"Template_token": ["", "bool", "FastISel", "::", "SelectIndirectBr", "(", "const", "Instruction", "*", "I", ")", "{", "Register", "AddrReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "AddrReg", "==", "", ")", "return", "false", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";"], "ground_truth": ["assert", "(", "isThumb2", "||", "Subtarget", "->", "hasV4TOps", "(", ")", ")", ";"], "File": "ARMFastISel36", "Func": "SelectIndirectBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72298, "Length": 53, "Cover_Rate": 0.4076923076923077} {"Template_token": ["", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "}", "Register", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "!", "SrcRC", "->", "contains", "(", "DstReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "RetRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "unsigned", "RetOpc", ";", "if", "(", "IsCmseNSEntry", ")", "if", "(", "isThumb2", ")", "RetOpc", "=", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "else", "RetOpc", "=", "Subtarget", "->", "getReturnOpcode", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "RetOpc", ")", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "for", "(", "unsigned", "R", ":", "RetRegs", ")", "MIB", ".", "addReg", "(", "R", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel36", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72299, "Length": 293, "Cover_Rate": 0.4819078947368421} {"Template_token": ["", "SrcVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Op", "->", "getType", "(", ")", ",", "true", ")", ";", "DestVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", ")", "return", "false", ";", "if", "(", "DestVT", "!=", "", "&&", "DestVT", "!=", "", "&&", "DestVT", "!=", "", ")", "return", "false", ";", "Register", "SrcReg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "!", "SrcReg", ")", "return", "false", ";"], "ground_truth": ["updateValueMap", "(", "I", ",", "SrcReg", ")", ";"], "File": "ARMFastISel36", "Func": "SelectTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72300, "Length": 91, "Cover_Rate": 0.6791044776119403} {"Template_token": ["", "EVT", "SrcVT", ",", "DestVT", ";", "SrcVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Op", "->", "getType", "(", ")", ",", "true", ")", ";", "DestVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", ")", "return", "false", ";", "if", "(", "DestVT", "!=", "", "&&", "DestVT", "!=", "", "&&", "DestVT", "!=", "", ")", "return", "false", ";", "Register", "SrcReg", "=", "getRegForValue", "(", "Op", ")", ";"], "ground_truth": ["if", "(", "!", "SrcReg", ")", "return", "false", ";"], "File": "ARMFastISel36", "Func": "SelectTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72301, "Length": 89, "Cover_Rate": 0.664179104477612} {"Template_token": ["", "explicit", "FastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", ":", "FastISel", "(", "funcInfo", ",", "libInfo", ")", ",", "Subtarget", "(", "&", "funcInfo", ".", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ",", "M", "(", "const_cast", "<", "Module", "&", ">", "(", "*", "funcInfo", ".", "Fn", "->", "getParent", "(", ")", ")", ")", ",", "TM", "(", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ")", ",", "TII", "(", "*", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ",", "TLI", "(", "*", "Subtarget", "->", "getTargetLowering", "(", ")", ")", "{", "AFI", "=", "funcInfo", ".", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["isThumb2", "=", "AFI", "->", "isThumbFunction", "(", ")", ";"], "File": "ARMFastISel37", "Func": "ARMFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72302, "Length": 106, "Cover_Rate": 0.8983050847457628} {"Template_token": ["", "bool", "IsThreadLocal", "=", "GVar", "&&", "GVar", "->", "isThreadLocal", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isTargetMachO", "(", ")", "&&", "IsThreadLocal", ")", "return", "", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "*", "FuncInfo", ".", "MF", ")", "&&", "(", "Subtarget", "->", "isTargetMachO", "(", ")", "||", "!", "IsPositionIndependent", ")", ")", "{", "unsigned", "Opc", ";", "unsigned", "char", "TF", "=", "", ";", "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "TF", "=", "", ";", "if", "(", "IsPositionIndependent", ")", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "else", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "TF", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "IsPositionIndependent", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "IsPositionIndependent", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "IsPositionIndependent", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "IsPositionIndependent", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "return", "NewDestReg", ";", "}", "}", "}", "if", "(", "IsIndirect", ")", "{"], "ground_truth": ["MachineInstrBuilder", "MIB", ";"], "File": "ARMFastISel3", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72304, "Length": 452, "Cover_Rate": 0.6838124054462935} {"Template_token": ["", "unsigned", "FastISel", "::", "MaterializeGV", "(", "const", "GlobalValue", "*", "GV", ",", "MVT", "VT", ")", "{", "if", "(", "VT", "!=", "", "||", "GV", "->", "isThreadLocal", "(", ")", ")", "return", "", ";", "bool", "IsIndirect", "=", "Subtarget", "->", "isGVIndirectSymbol", "(", "GV", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "bool", "IsThreadLocal", "=", "GVar", "&&", "GVar", "->", "isThreadLocal", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isTargetMachO", "(", ")", "&&", "IsThreadLocal", ")", "return", "", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "*", "FuncInfo", ".", "MF", ")", "&&", "(", "Subtarget", "->", "isTargetMachO", "(", ")", "||", "!", "IsPositionIndependent", ")", ")", "{", "unsigned", "Opc", ";", "unsigned", "char", "TF", "=", "", ";", "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "TF", "=", "", ";", "if", "(", "IsPositionIndependent", ")", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "else", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "TF", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "IsPositionIndependent", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";"], "ground_truth": ["unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "", ";"], "File": "ARMFastISel3", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72305, "Length": 283, "Cover_Rate": 0.4281391830559758} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "case", "CallingConv", "::", "Fast", ":", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "isVarArg", ")", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "}", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "{", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "}"], "ground_truth": ["case", "CallingConv", "::", "_AAPCS_VFP", ":"], "File": "ARMFastISel3", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72306, "Length": 127, "Cover_Rate": 0.5799086757990868} {"Template_token": ["", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "{", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "}", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "Swift", ":", "if", "(", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_APCS", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "GHC", ":"], "ground_truth": ["if", "(", "Return", ")", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMFastISel3", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72307, "Length": 138, "Cover_Rate": 0.6301369863013698} {"Template_token": ["", "bool", "isFloat", "=", "(", "Ty", "->", "isFloatTy", "(", ")", "||", "Ty", "->", "isDoubleTy", "(", ")", ")", ";", "if", "(", "isFloat", "&&", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "int", "Imm", "=", "", ";", "bool", "UseImm", "=", "false", ";", "bool", "isNegativeImm", "=", "false", ";", "if", "(", "const", "ConstantInt", "*", "ConstInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Src2Value", ")", ")", "{", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", "||", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "{", "const", "APInt", "&", "CIVal", "=", "ConstInt", "->", "getValue", "(", ")", ";", "Imm", "=", "(", "isZExt", ")", "?", "(", "int", ")", "CIVal", ".", "getZExtValue", "(", ")", ":", "(", "int", ")", "CIVal", ".", "getSExtValue", "(", ")", ";", "if", "(", "Imm", "<", "", "&&", "Imm", "!=", "(", "int", ")", "", ")", "{", "isNegativeImm", "=", "true", ";", "Imm", "=", "-", "Imm", ";", "}", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "}", "}", "else", "if", "(", "const", "ConstantFP", "*", "ConstFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Src2Value", ")", ")", "{", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "if", "(", "ConstFP", "->", "isZero", "(", ")", "&&", "!", "ConstFP", "->", "isNegative", "(", ")", ")", "UseImm", "=", "true", ";", "}", "unsigned", "CmpOpc", ";", "bool", "isICmp", "=", "true", ";", "bool", "needsExt", "=", "false", ";", "switch", "(", "SrcVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "isICmp", "=", "false", ";", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "isICmp", "=", "false", ";", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "needsExt", "=", "true", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "", ";"], "ground_truth": ["if", "(", "!", "UseImm", ")", "{"], "File": "ARMFastISel41", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72308, "Length": 368, "Cover_Rate": 0.5395894428152492} {"Template_token": ["", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "NULL", ")", ";", "if", "(", "isThumb2", ")", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "else", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "CC", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs", ",", "TRI", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel41", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72309, "Length": 204, "Cover_Rate": 0.4146341463414634} {"Template_token": ["", "if", "(", "isThumb2", ")", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "else", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "CC", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";"], "ground_truth": ["static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs", ",", "TRI", ")", ";"], "File": "ARMFastISel41", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72310, "Length": 164, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "RC", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";"], "ground_truth": ["if", "(", "allocReg", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";"], "File": "ARMFastISel41", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72311, "Length": 183, "Cover_Rate": 0.3221830985915493} {"Template_token": ["", "bool", "FastISel", "::", "EmitStore", "(", "EVT", "VT", ",", "unsigned", "SrcReg", ",", "Address", "&", "Addr", ",", "unsigned", "Alignment", ")", "{", "unsigned", "StrOpc", ";", "bool", "useAM3", "=", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "{", "unsigned", "Res", "=", "createResultReg", "(", "isThumb2", "?", "", ":", "", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "Res", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "Res", ";", "}", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "useAM3", "=", "true", ";", "}", "break", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "SrcReg", "=", "MoveReg", ";", "VT", "=", "", ";", "StrOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";"], "ground_truth": ["StrOpc", "=", "", ";"], "File": "ARMFastISel41", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72312, "Length": 381, "Cover_Rate": 0.7728194726166329} {"Template_token": ["", "}", "break", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "SrcReg", "=", "MoveReg", ";", "VT", "=", "", ";", "StrOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "StrOpc", "=", "", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "File": "ARMFastISel41", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72313, "Length": 216, "Cover_Rate": 0.4381338742393509} {"Template_token": ["", "bool", "isiOS", "=", "Subtarget", "->", "isTargetIOS", "(", ")", ";", "if", "(", "isThumb2", ")", "{", "return", "isiOS", "?", "", ":", "", ";", "}", "else", "{", "return", "isiOS", "?", "", ":", "", ";", "}"], "ground_truth": ["}"], "File": "ARMFastISel41", "Func": "ARMSelectCallOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72314, "Length": 33, "Cover_Rate": 0.6346153846153846} {"Template_token": ["", "bool", "isiOS", "=", "Subtarget", "->", "isTargetIOS", "(", ")", ";", "if", "(", "isThumb2", ")", "{", "return", "isiOS", "?", "", ":", "", ";", "}", "else", "{", "return", "isiOS", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMFastISel41", "Func": "ARMSelectCallOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72315, "Length": 32, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "!", "useAM3", ")", "{", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "", ")", "!=", "Addr", ".", "Offset", ")", ";", "if", "(", "needsLowering", "&&", "isThumb2", ")", "needsLowering", "=", "!", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", ")", ";", "}", "else", "{", "needsLowering", "=", "(", "Addr", ".", "Offset", ">", "", "||", "Addr", ".", "Offset", "<", "-", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "", ")", "!=", "Addr", ".", "Offset", ")", ";", "break", ";", "}", "if", "(", "needsLowering", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "", ":", "", ";"], "ground_truth": ["unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";"], "File": "ARMFastISel41", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72316, "Length": 138, "Cover_Rate": 0.4233128834355828} {"Template_token": ["", "FastISel", "*", "", "(", "FunctionLoweringInfo", "&", "funcInfo", ")", "{", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";", "const", "Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetIOS", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "DisableFastISel", ")", "return", "new", "FastISel", "(", "funcInfo", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMFastISel41", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72317, "Length": 66, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "MVT", "RetVT", ";", "if", "(", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "", ";", "else", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "RetVT", ")", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "if", "(", "EnableLongCalls", ")", "return", "false", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "unsigned", "arg_size", "=", "CS", ".", "arg_size", "(", ")", ";", "Args", ".", "reserve", "(", "arg_size", ")", ";", "ArgRegs", ".", "reserve", "(", "arg_size", ")", ";", "ArgVTs", ".", "reserve", "(", "arg_size", ")", ";", "ArgFlags", ".", "reserve", "(", "arg_size", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IntrMemName", "&&", "e", "-", "i", "<=", "", ")", "break", ";", "", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";"], "ground_truth": ["unsigned", "NumBytes", ";"], "File": "ARMFastISel41", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72319, "Length": 389, "Cover_Rate": 0.48203221809169766} {"Template_token": ["", "unsigned", "ZeroReg", "=", "TargetMaterializeConstant", "(", "Zero", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ";", "UpdateValueMap", "(", "I", ",", "DestReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel41", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72320, "Length": 62, "Cover_Rate": 0.3147208121827411} {"Template_token": ["", "bool", "FastISel", "::", "SelectIntrinsicCall", "(", "const", "IntrinsicInst", "&", "I", ")", "{", "switch", "(", "I", ".", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "ComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "ComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "if", "(", "TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";", "if", "(", "MTI", ".", "getSourceAddressSpace", "(", ")", ">", "", "||", "MTI", ".", "getDestAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "const", "char", "*", "IntrMemName", "=", "isa", "<", "MemCpyInst", ">", "(", "I", ")", "?", "", ":", "", ";", "return", "SelectCall", "(", "&", "I", ",", "IntrMemName", ")", ";", "}", "case", "", ":", "{"], "ground_truth": ["const", "MemSetInst", "&", "MSI", "=", "cast", "<", "MemSetInst", ">", "(", "I", ")", ";"], "File": "ARMFastISel41", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72321, "Length": 249, "Cover_Rate": 0.7929936305732485} {"Template_token": ["", "unsigned", "FastISel", "::", "TargetMaterializeAlloca", "(", "const", "AllocaInst", "*", "AI", ")", "{", "if", "(", "!", "FuncInfo", ".", "StaticAllocaMap", ".", "count", "(", "AI", ")", ")", "return", "", ";", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "AI", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";"], "ground_truth": ["DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";"], "File": "ARMFastISel41", "Func": "TargetMaterializeAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72322, "Length": 67, "Cover_Rate": 0.42138364779874216} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "SI", "->", "second", ")", ".", "addImm", "(", "", ")", ")", ";", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel41", "Func": "TargetMaterializeAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72323, "Length": 71, "Cover_Rate": 0.44654088050314467} {"Template_token": ["", "}", "else", "{", "switch", "(", "ArgVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "}", "}", "}", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "Value", "*", "ArgVal", "=", "Args", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "&&", "", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "fastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "", "&&", "", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "", "&&", "", ")", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";"], "ground_truth": ["assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";"], "File": "ARMFastISel42", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72324, "Length": 483, "Cover_Rate": 0.5482406356413166} {"Template_token": ["", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "Value", "*", "ArgVal", "=", "Args", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "&&", "", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "fastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "", "&&", "", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "", "&&", "", ")", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Arg", ")", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "RegArgs", ".", "push_back", "(", "NextVA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "ArgVal", ")", ")", "continue", ";", "Address", "Addr", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "Addr", ".", "Base", ".", "Reg", "=", "", ";", "Addr", ".", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "bool", "EmitRet", "=", "EmitStore", "(", "ArgVT", ",", "Arg", ",", "Addr", ")", ";", "(", "void", ")", "EmitRet", ";", "assert", "(", "EmitRet", "&&", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMFastISel42", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72325, "Length": 497, "Cover_Rate": 0.5641316685584563} {"Template_token": ["", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IntrMemName", "&&", "e", "-", "i", "<=", "", ")", "break", ";", "", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "EnableLongCalls", ")", "UseReg", "=", "true", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "UseReg", ")", "{", "if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg", "(", "IntrMemName", ")", ";", "else", "CalleeReg", "=", "getRegForValue", "(", "Callee", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "UseReg", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "UseReg", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";"], "ground_truth": ["else", "if", "(", "!", "IntrMemName", ")", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";"], "File": "ARMFastISel43", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72326, "Length": 423, "Cover_Rate": 0.47904869762174407} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "bool", "IsThreadLocal", "=", "GVar", "&&", "GVar", "->", "isThreadLocal", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "IsThreadLocal", ")", "return", "", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "Subtarget", "->", "isTargetDarwin", "(", ")", "==", "(", "RelocM", "!=", "Reloc", "::", "Static", ")", ")", "{", "unsigned", "Opc", ";", "switch", "(", "RelocM", ")", "{", "case", "Reloc", "::", "PIC_", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "Reloc", "::", "DynamicNoPIC", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "default", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ")", ";", "}", "else", "{", "if", "(", "FlagSfiDisableCP", ")", "return", "false", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "return", "NewDestReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel45", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72327, "Length": 498, "Cover_Rate": 0.7217391304347827} {"Template_token": ["", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "MIB", ")", ";"], "File": "ARMFastISel45", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72328, "Length": 238, "Cover_Rate": 0.34492753623188405} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", ";", "return", "ImmReg", ";", "}", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "CI", "->", "isNegative", "(", ")", ")", "{", "unsigned", "Imm", "=", "(", "unsigned", ")", "~", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "bool", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "if", "(", "FlagSfiDisableCP", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "VT", "==", "", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", ";"], "ground_truth": ["return", "ImmReg", ";"], "File": "ARMFastISel45", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72329, "Length": 244, "Cover_Rate": 0.45185185185185184} {"Template_token": ["", "else", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "TF", ")", ")", ";", "}", "else", "{", "Align", "Alignment", "=", "DL", ".", "getPrefTypeAlign", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "IsPositionIndependent", ")", "return", "LowerPICELF", "(", "GV", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Alignment", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "IsPositionIndependent", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "IsPositionIndependent", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "IsPositionIndependent", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "return", "NewDestReg", ";", "}", "}", "}", "if", "(", "IsIndirect", ")", "{", "MachineInstrBuilder", "MIB", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "", ")", ";", "else", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "", ")", ";", "DestReg", "=", "NewDestReg", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}"], "ground_truth": ["return", "DestReg", ";"], "File": "ARMFastISel47", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72330, "Length": 441, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "bool", "IsIndirect", "=", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "Subtarget", "->", "isTargetDarwin", "(", ")", "==", "(", "RelocM", "!=", "Reloc", "::", "Static", ")", ")", "{", "unsigned", "Opc", ";", "switch", "(", "RelocM", ")", "{", "case", "Reloc", "::", "PIC_", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "Reloc", "::", "DynamicNoPIC", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "default", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";"], "ground_truth": ["MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";"], "File": "ARMFastISel51", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72331, "Length": 326, "Cover_Rate": 0.5054263565891473} {"Template_token": ["", "default", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";"], "ground_truth": ["unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";"], "File": "ARMFastISel51", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72332, "Length": 316, "Cover_Rate": 0.48992248062015503} {"Template_token": ["", "if", "(", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";", "ImmutableCallSite", "CS", "(", "CI", ")", ";", "CallingConv", "::", "ID", "CC", "=", "CS", ".", "getCallingConv", "(", ")", ";", "FunctionType", "*", "FTy", "=", "CS", ".", "getFunctionType", "(", ")", ";", "bool", "isVarArg", "=", "FTy", "->", "isVarArg", "(", ")", ";", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "MVT", "RetVT", ";", "if", "(", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "", ";", "else", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "RetVT", ")", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "if", "(", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "isVarArg", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", ">=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "}", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "unsigned", "arg_size", "=", "CS", ".", "arg_size", "(", ")", ";", "Args", ".", "reserve", "(", "arg_size", ")", ";", "ArgRegs", ".", "reserve", "(", "arg_size", ")", ";", "ArgVTs", ".", "reserve", "(", "arg_size", ")", ";", "ArgFlags", ".", "reserve", "(", "arg_size", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IntrMemName", "&&", "e", "-", "i", "<=", "", ")", "break", ";", "", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SwiftSelf", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SwiftError", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";"], "ground_truth": ["Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";"], "File": "ARMFastISel55", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72333, "Length": 430, "Cover_Rate": 0.4638619201725998} {"Template_token": ["", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "NULL", ")", ";", "if", "(", "isThumb2", ")", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "else", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";"], "ground_truth": ["static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs", ",", "TRI", ")", ";"], "File": "ARMFastISel56", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72334, "Length": 186, "Cover_Rate": 0.3875} {"Template_token": ["", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "if", "(", "allocReg", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "assert", "(", "ResultReg", ">", "", "&&", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOLoad", ",", "useAM3", ")", ";", "if", "(", "needVMOV", ")", "{"], "ground_truth": ["unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";"], "File": "ARMFastISel56", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72335, "Length": 237, "Cover_Rate": 0.41798941798941797} {"Template_token": ["", "bool", "FastISel", "::", "EmitLoad", "(", "EVT", "VT", ",", "unsigned", "&", "ResultReg", ",", "Address", "&", "Addr", ",", "unsigned", "Alignment", ",", "bool", "isZExt", ",", "bool", "allocReg", ")", "{", "assert", "(", "VT", ".", "isSimple", "(", ")", "&&", "", ")", ";", "unsigned", "Opc", ";", "bool", "useAM3", "=", "false", ";", "bool", "needVMOV", "=", "false", ";", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "isZExt", ")", "{", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "useAM3", "=", "true", ";", "}", "}", "RC", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "Opc", "=", "isZExt", "?", "", ":", "", ";", "useAM3", "=", "true", ";", "}", "RC", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}"], "ground_truth": ["SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";"], "File": "ARMFastISel56", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72336, "Length": 384, "Cover_Rate": 0.6772486772486772} {"Template_token": ["", "break", ";", "}", "if", "(", "needsLowering", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "}"], "ground_truth": ["if", "(", "needsLowering", ")", "{"], "File": "ARMFastISel56", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72337, "Length": 105, "Cover_Rate": 0.3191489361702128} {"Template_token": ["", "VT", "=", "", ";", "}", "bool", "RV", ";", "unsigned", "ResultReg", ";", "RV", "=", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Src", ")", ";", "assert", "(", "RV", "==", "true", "&&", "", ")", ";", "RV", "=", "EmitStore", "(", "VT", ",", "ResultReg", ",", "Dest", ")", ";", "assert", "(", "RV", "==", "true", "&&", "", ")", ";", "unsigned", "Size", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "", ";", "Len", "-=", "Size", ";"], "ground_truth": ["Dest", ".", "Offset", "+=", "Size", ";"], "File": "ARMFastISel56", "Func": "ARMTryEmitSmallMemCpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72338, "Length": 72, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "const", "Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isTargetIOS", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "DisableFastISel", ")", "return", "new", "FastISel", "(", "funcInfo", ")", ";"], "File": "ARMFastISel56", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72339, "Length": 40, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "llvm", "::", "FastISel", "*", "", "(", "FunctionLoweringInfo", "&", "funcInfo", ")", "{", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";", "const", "Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isTargetIOS", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "DisableFastISel", ")", "return", "new", "FastISel", "(", "funcInfo", ")", ";"], "File": "ARMFastISel56", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72340, "Length": 64, "Cover_Rate": 0.9142857142857143} {"Template_token": ["", "unsigned", "FastISel", "::", "FastEmitInst_i", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "uint64_t", "Imm", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";"], "ground_truth": ["if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";"], "File": "ARMFastISel56", "Func": "FastEmitInst_i", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72341, "Length": 73, "Cover_Rate": 0.5140845070422535} {"Template_token": ["", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addImm", "(", "Imm1", ")", ".", "addImm", "(", "Imm2", ")", ")", ";", "else", "{"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addImm", "(", "Imm1", ")", ".", "addImm", "(", "Imm2", ")", ")", ";"], "File": "ARMFastISel56", "Func": "FastEmitInst_ii", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72342, "Length": 72, "Cover_Rate": 0.4645161290322581} {"Template_token": ["", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "else", "{"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "File": "ARMFastISel56", "Func": "FastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72343, "Length": 74, "Cover_Rate": 0.4713375796178344} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel56", "Func": "FastEmitInst_rf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72344, "Length": 74, "Cover_Rate": 0.43023255813953487} {"Template_token": ["", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";"], "ground_truth": ["else", "{"], "File": "ARMFastISel56", "Func": "FastEmitInst_rf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72345, "Length": 69, "Cover_Rate": 0.4011627906976744} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel56", "Func": "FastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72346, "Length": 74, "Cover_Rate": 0.43529411764705883} {"Template_token": ["", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "ARMFastISel56", "Func": "FastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72347, "Length": 146, "Cover_Rate": 0.8588235294117647} {"Template_token": ["", "unsigned", "FastISel", "::", "FastEmitInst_rr", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "unsigned", "Op1", ",", "bool", "Op1IsKill", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "ARMFastISel56", "Func": "FastEmitInst_rr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72348, "Length": 184, "Cover_Rate": 0.9945945945945946} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "ARMFastISel56", "Func": "FastEmitInst_rr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72349, "Length": 83, "Cover_Rate": 0.4486486486486487} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "else", "{"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";"], "File": "ARMFastISel56", "Func": "FastEmitInst_rri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72350, "Length": 118, "Cover_Rate": 0.5959595959595959} {"Template_token": ["", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";"], "ground_truth": ["if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op2", ",", "Op2IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "File": "ARMFastISel56", "Func": "FastEmitInst_rrr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72351, "Length": 84, "Cover_Rate": 0.39436619718309857} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op2", ",", "Op2IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel56", "Func": "FastEmitInst_rrr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72352, "Length": 90, "Cover_Rate": 0.4225352112676056} {"Template_token": ["", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "false", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "RetVT", "==", "", ")", "{", "EVT", "DestVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "DestVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "else", "{", "assert", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "CopyVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "if", "(", "RetVT", "==", "", "||", "RetVT", "==", "", "||", "RetVT", "==", "", ")", "CopyVT", "=", "", ";", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "CopyVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel56", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72353, "Length": 301, "Cover_Rate": 0.76010101010101} {"Template_token": ["", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "else", "{", "assert", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "CopyVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "if", "(", "RetVT", "==", "", "||", "RetVT", "==", "", "||", "RetVT", "==", "", ")", "CopyVT", "=", "", ";", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "CopyVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMFastISel56", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72354, "Length": 218, "Cover_Rate": 0.5505050505050505} {"Template_token": ["", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "unsigned", "ResultReg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "ResultReg", "!=", "", "&&", "", ")", ";", "Arg", "=", "ResultReg", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "unsigned", "ResultReg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "ResultReg", "!=", "", "&&", "", ")", ";", "Arg", "=", "ResultReg", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "FastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "", "&&", "", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "!=", "", ")", "return", "false", ";"], "ground_truth": ["CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";"], "File": "ARMFastISel56", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72355, "Length": 256, "Cover_Rate": 0.39384615384615385} {"Template_token": ["", "if", "(", "isFloat", "&&", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", ";", "bool", "is64bit", "=", "VT", "==", "", "||", "VT", "==", "", ";", "switch", "(", "ISDOpcode", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "}", "unsigned", "Op1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1", "==", "", ")", "return", "false", ";", "unsigned", "Op2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op1", ")", ".", "addReg", "(", "Op2", ")", ")", ";"], "ground_truth": ["UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "ARMFastISel56", "Func": "SelectBinaryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72356, "Length": 178, "Cover_Rate": 0.6819923371647509} {"Template_token": ["", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "}", "unsigned", "Op1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1", "==", "", ")", "return", "false", ";", "unsigned", "Op2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op1", ")", ".", "addReg", "(", "Op2", ")", ")", ";"], "ground_truth": ["UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "ARMFastISel56", "Func": "SelectBinaryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72357, "Length": 137, "Cover_Rate": 0.524904214559387} {"Template_token": ["", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IntrMemName", "&&", "e", "-", "i", "<=", "", ")", "break", ";", "", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "GV", ")", ";", "if", "(", "isThumb2", ")", "{"], "ground_truth": ["MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ")", ";"], "File": "ARMFastISel56", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72358, "Length": 403, "Cover_Rate": 0.5024937655860349} {"Template_token": ["", "unsigned", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "", ")", ";", "unsigned", "ZeroReg", "=", "TargetMaterializeConstant", "(", "Zero", ")", ";", "bool", "isFloat", "=", "(", "Ty", "->", "isFloatTy", "(", ")", "||", "Ty", "->", "isDoubleTy", "(", ")", ")", ";", "unsigned", "CondReg", "=", "isFloat", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "CondReg", ")", ";"], "ground_truth": ["UpdateValueMap", "(", "I", ",", "DestReg", ")", ";"], "File": "ARMFastISel56", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72359, "Length": 130, "Cover_Rate": 0.5439330543933054} {"Template_token": ["", "const", "CmpInst", "*", "CI", "=", "cast", "<", "CmpInst", ">", "(", "I", ")", ";", "Type", "*", "Ty", "=", "CI", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "", "Pred", "=", "getComparePred", "(", "CI", "->", "getPredicate", "(", ")", ")", ";", "if", "(", "Pred", "==", "", ")", "return", "false", ";", "if", "(", "!", "EmitCmp", "(", "CI", "->", "getOperand", "(", "", ")", ",", "CI", "->", "getOperand", "(", "", ")", ",", "CI", "->", "isUnsigned", "(", ")", ")", ")", "return", "false", ";", "unsigned", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "", ")", ";", "unsigned", "ZeroReg", "=", "TargetMaterializeConstant", "(", "Zero", ")", ";", "bool", "isFloat", "=", "(", "Ty", "->", "isFloatTy", "(", ")", "||", "Ty", "->", "isDoubleTy", "(", ")", ")", ";", "unsigned", "CondReg", "=", "isFloat", "?", "", ":", "", ";"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "CondReg", ")", ";"], "File": "ARMFastISel56", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72360, "Length": 201, "Cover_Rate": 0.8410041841004184} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op", ")", ")", ";", "unsigned", "IntReg", "=", "MoveToIntReg", "(", "DstVT", ",", "ResultReg", ")", ";", "if", "(", "IntReg", "==", "", ")", "return", "false", ";", "UpdateValueMap", "(", "I", ",", "IntReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel56", "Func": "SelectFPToSI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72361, "Length": 61, "Cover_Rate": 0.30808080808080807} {"Template_token": ["", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "", ";"], "ground_truth": ["else", "if", "(", "OpTy", "->", "isDoubleTy", "(", ")", ")", "Opc", "=", "", ";"], "File": "ARMFastISel56", "Func": "SelectFPToSI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72362, "Length": 65, "Cover_Rate": 0.3282828282828283} {"Template_token": ["", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "SmallVector", "<", "", ",", "", ">", "Outs", ";", "GetReturnInfo", "(", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ".", "getRetAttributes", "(", ")", ",", "Outs", ",", "TLI", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "EVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "&&", "!", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "bool", "isZExt", "=", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", ";", "unsigned", "ResultReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "isZExt", ")", ";", "if", "(", "ResultReg", "==", "", ")", "return", "false", ";", "SrcReg", "=", "ResultReg", ";", "}", "unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "!", "SrcRC", "->", "contains", "(", "DstReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "MRI", ".", "addLiveOut", "(", "VA", ".", "getLocReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel56", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72363, "Length": 415, "Cover_Rate": 0.8201581027667985} {"Template_token": ["", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasDivide", "(", ")", ")", "return", "false", ";", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", "UNKNOWN_LIBCALL", ";", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SDIV_I8", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SDIV_I16", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SDIV_I32", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SDIV_I64", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SDIV_I128", ";"], "ground_truth": ["assert", "(", "LC", "!=", "RTLIB", "::", "UNKNOWN_LIBCALL", "&&", "", ")", ";"], "File": "ARMFastISel56", "Func": "SelectSDiv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72364, "Length": 108, "Cover_Rate": 0.7152317880794702} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "MVT", "DstVT", ";", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "DstVT", ")", ")", "return", "false", ";", "Value", "*", "Src", "=", "I", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "Src", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "{", "EVT", "DestVT", "=", "", ";", "unsigned", "ResultReg", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "DestVT", ",", "false", ")", ";", "if", "(", "ResultReg", "==", "", ")", "return", "false", ";", "SrcReg", "=", "ResultReg", ";", "}", "unsigned", "FP", "=", "MoveToFPReg", "(", "", ",", "SrcReg", ")", ";", "if", "(", "FP", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";"], "ground_truth": ["if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "", ";"], "File": "ARMFastISel56", "Func": "SelectSIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72365, "Length": 177, "Cover_Rate": 0.6366906474820144} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SREM_I8", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SREM_I16", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SREM_I32", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SREM_I64", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SREM_I128", ";"], "ground_truth": ["assert", "(", "LC", "!=", "RTLIB", "::", "UNKNOWN_LIBCALL", "&&", "", ")", ";"], "File": "ARMFastISel56", "Func": "SelectSRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72366, "Length": 75, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "SI", "->", "second", ")", ".", "addImm", "(", "", ")", ")", ";", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel56", "Func": "TargetMaterializeAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72367, "Length": 70, "Cover_Rate": 0.4430379746835443} {"Template_token": ["", "case", "Instruction", "::", "SIToFP", ":", "return", "SelectSIToFP", "(", "I", ")", ";", "case", "Instruction", "::", "FPToSI", ":", "return", "SelectFPToSI", "(", "I", ")", ";", "case", "Instruction", "::", "FAdd", ":", "return", "SelectBinaryOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "FSub", ":", "return", "SelectBinaryOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "FMul", ":", "return", "SelectBinaryOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "SDiv", ":", "return", "SelectSDiv", "(", "I", ")", ";", "case", "Instruction", "::", "SRem", ":", "return", "SelectSRem", "(", "I", ")", ";", "case", "Instruction", "::", "Call", ":", "if", "(", "const", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", "return", "SelectIntrinsicCall", "(", "*", "II", ")", ";", "return", "SelectCall", "(", "I", ")", ";", "case", "Instruction", "::", "Select", ":", "return", "SelectSelect", "(", "I", ")", ";"], "ground_truth": ["case", "Instruction", "::", "Ret", ":"], "File": "ARMFastISel56", "Func": "TargetSelectInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72368, "Length": 132, "Cover_Rate": 0.4870848708487085} {"Template_token": ["", "case", "CallingConv", "::", "_APCS", ":", "case", "CallingConv", "::", "Swift", ":", "break", ";", "}", "for", "(", "const", "Argument", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "if", "(", "Arg", ".", "getArgNo", "(", ")", ">=", "", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "StructRet", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftSelf", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftError", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMFastISel5", "Func": "fastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72369, "Length": 164, "Cover_Rate": 0.39805825242718446} {"Template_token": ["", "VT", "=", "", ";", "}", "}", "else", "{", "if", "(", "Len", ">=", "", "&&", "Alignment", "==", "", ")", "VT", "=", "", ";", "else", "{", "assert", "(", "Alignment", "==", "", "&&", "", ")", ";", "VT", "=", "", ";", "}", "}", "bool", "RV", ";", "unsigned", "ResultReg", ";", "RV", "=", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Src", ")", ";", "assert", "(", "RV", "==", "true", "&&", "", ")", ";", "RV", "=", "EmitStore", "(", "VT", ",", "ResultReg", ",", "Dest", ")", ";", "assert", "(", "RV", "==", "true", "&&", "", ")", ";", "(", "void", ")", "RV", ";", "unsigned", "Size", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "", ";", "Len", "-=", "Size", ";", "Dest", ".", "Offset", "+=", "Size", ";"], "ground_truth": ["Src", ".", "Offset", "+=", "Size", ";"], "File": "ARMFastISel62", "Func": "ARMTryEmitSmallMemCpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72370, "Length": 117, "Cover_Rate": 0.5545023696682464} {"Template_token": ["", "bool", "RV", ";", "unsigned", "ResultReg", ";", "RV", "=", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Src", ")", ";", "assert", "(", "RV", "==", "true", "&&", "", ")", ";", "RV", "=", "EmitStore", "(", "VT", ",", "ResultReg", ",", "Dest", ")", ";", "assert", "(", "RV", "==", "true", "&&", "", ")", ";", "(", "void", ")", "RV", ";", "unsigned", "Size", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "", ";", "Len", "-=", "Size", ";", "Dest", ".", "Offset", "+=", "Size", ";", "Src", ".", "Offset", "+=", "Size", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel62", "Func": "ARMTryEmitSmallMemCpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72371, "Length": 83, "Cover_Rate": 0.3933649289099526} {"Template_token": ["", "if", "(", "!", "ComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "ComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "MTI", ".", "getAlignment", "(", ")", ";", "if", "(", "TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ",", "Alignment", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";", "if", "(", "MTI", ".", "getSourceAddressSpace", "(", ")", ">", "", "||", "MTI", ".", "getDestAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "const", "char", "*", "IntrMemName", "=", "isa", "<", "MemCpyInst", ">", "(", "I", ")", "?", "", ":", "", ";", "return", "SelectCall", "(", "&", "I", ",", "IntrMemName", ")", ";", "}", "case", "", ":", "{", "const", "MemSetInst", "&", "MSI", "=", "cast", "<", "MemSetInst", ">", "(", "I", ")", ";", "if", "(", "MSI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MSI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";", "if", "(", "MSI", ".", "getDestAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "return", "SelectCall", "(", "&", "I", ",", "", ")", ";", "}", "case", "", ":", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMFastISel62", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72372, "Length": 227, "Cover_Rate": 0.4024822695035461} {"Template_token": ["", "bool", "FastISel", "::", "SelectRet", "(", "const", "Instruction", "*", "I", ")", "{", "const", "ReturnInst", "*", "Ret", "=", "cast", "<", "ReturnInst", ">", "(", "I", ")", ";", "const", "Function", "&", "F", "=", "*", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "SmallVector", "<", "", ",", "", ">", "Outs", ";", "GetReturnInfo", "(", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";"], "ground_truth": ["if", "(", "RVVT", "!=", "DestVT", ")", "{"], "File": "ARMFastISel62", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72373, "Length": 294, "Cover_Rate": 0.5821782178217821} {"Template_token": ["", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "SmallVector", "<", "", ",", "", ">", "Outs", ";", "GetReturnInfo", "(", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "}", "unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "!", "SrcRC", "->", "contains", "(", "DstReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "MRI", ".", "addLiveOut", "(", "VA", ".", "getLocReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel62", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72374, "Length": 404, "Cover_Rate": 0.8} {"Template_token": ["", "}", "else", "{", "DestReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg1", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg1", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ")", ";", "Opc", "=", "UseGOTOFF", "?", "", ":", "", ";", "}", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "if", "(", "GlobalBaseReg", "==", "", ")", "{", "GlobalBaseReg", "=", "MRI", ".", "createVirtualRegister", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AFI", "->", "setGlobalBaseReg", "(", "GlobalBaseReg", ")", ";", "}", "unsigned", "DestReg2", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "DestReg2", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg2", ",", "", ")", ";", "DestReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg1", ",", "", ")", ";", "GlobalBaseReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "GlobalBaseReg", ",", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg2", ")", ".", "addReg", "(", "DestReg1", ")", ".", "addReg", "(", "GlobalBaseReg", ")", ";"], "ground_truth": ["if", "(", "!", "UseGOTOFF", ")", "MIB", ".", "addImm", "(", "", ")", ";"], "File": "ARMFastISel63", "Func": "ARMLowerPICELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72376, "Length": 211, "Cover_Rate": 0.5596816976127321} {"Template_token": ["", "Opc", "=", "UseGOTOFF", "?", "", ":", "", ";", "}", "else", "{", "DestReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg1", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg1", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ")", ";", "Opc", "=", "UseGOTOFF", "?", "", ":", "", ";", "}", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "if", "(", "GlobalBaseReg", "==", "", ")", "{", "GlobalBaseReg", "=", "MRI", ".", "createVirtualRegister", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AFI", "->", "setGlobalBaseReg", "(", "GlobalBaseReg", ")", ";", "}", "unsigned", "DestReg2", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "DestReg2", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg2", ",", "", ")", ";", "DestReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg1", ",", "", ")", ";", "GlobalBaseReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "GlobalBaseReg", ",", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg2", ")", ".", "addReg", "(", "DestReg1", ")", ".", "addReg", "(", "GlobalBaseReg", ")", ";"], "ground_truth": ["if", "(", "!", "UseGOTOFF", ")", "MIB", ".", "addImm", "(", "", ")", ";"], "File": "ARMFastISel63", "Func": "ARMLowerPICELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72377, "Length": 219, "Cover_Rate": 0.5809018567639257} {"Template_token": ["", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "MIB", ")", ";"], "File": "ARMFastISel63", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72378, "Length": 371, "Cover_Rate": 0.5292439372325249} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "bool", "IsThreadLocal", "=", "GVar", "&&", "GVar", "->", "isThreadLocal", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "IsThreadLocal", ")", "return", "", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "Subtarget", "->", "isTargetDarwin", "(", ")", "==", "(", "RelocM", "!=", "Reloc", "::", "Static", ")", ")", "{", "unsigned", "Opc", ";", "switch", "(", "RelocM", ")", "{", "case", "Reloc", "::", "PIC_", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "Reloc", "::", "DynamicNoPIC", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "default", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{"], "ground_truth": ["DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";"], "File": "ARMFastISel63", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72379, "Length": 391, "Cover_Rate": 0.557774607703281} {"Template_token": ["", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";"], "ground_truth": ["if", "(", "isThumb2", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ")", ";"], "File": "ARMFastISel63", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72380, "Length": 167, "Cover_Rate": 0.36542669584245074} {"Template_token": ["", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";"], "ground_truth": ["if", "(", "isThumb2", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ")", ";"], "File": "ARMFastISel63", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72381, "Length": 177, "Cover_Rate": 0.387308533916849} {"Template_token": ["", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op", ")", ")", "{", "const", "TargetRegisterClass", "*", "RegClass", "=", "TII", ".", "getRegClass", "(", "II", ",", "OpNum", ",", "&", "TRI", ",", "*", "FuncInfo", ".", "MF", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "Op", ",", "RegClass", ")", ")", "{", "unsigned", "NewOp", "=", "createResultReg", "(", "RegClass", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewOp", ")", ".", "addReg", "(", "Op", ")", ")", ";", "return", "NewOp", ";"], "ground_truth": ["}"], "File": "ARMFastISel63", "Func": "constrainOperandRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72382, "Length": 90, "Cover_Rate": 0.8035714285714286} {"Template_token": ["", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMFastISel63", "Func": "FastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72383, "Length": 57, "Cover_Rate": 0.3352941176470588} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel63", "Func": "FastEmitInst_rf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72384, "Length": 147, "Cover_Rate": 0.7945945945945946} {"Template_token": ["", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMFastISel63", "Func": "FastEmitInst_rf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72385, "Length": 62, "Cover_Rate": 0.33513513513513515} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";"], "File": "ARMFastISel63", "Func": "FastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72386, "Length": 75, "Cover_Rate": 0.4098360655737705} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel63", "Func": "FastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72387, "Length": 147, "Cover_Rate": 0.8032786885245902} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel63", "Func": "FastEmitInst_rr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72388, "Length": 80, "Cover_Rate": 0.3827751196172249} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";"], "File": "ARMFastISel63", "Func": "FastEmitInst_rri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72389, "Length": 142, "Cover_Rate": 0.6396396396396397} {"Template_token": ["", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "ARMFastISel63", "Func": "FastEmitInst_rri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72390, "Length": 192, "Cover_Rate": 0.8648648648648649} {"Template_token": ["", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "Op2", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op2", ",", "Op2IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "File": "ARMFastISel63", "Func": "FastEmitInst_rrr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72391, "Length": 98, "Cover_Rate": 0.3951612903225806} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "Op2", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op2", ",", "Op2IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "File": "ARMFastISel63", "Func": "FastEmitInst_rrr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72392, "Length": 110, "Cover_Rate": 0.4435483870967742} {"Template_token": ["", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "if", "(", "Idx", ">", "", ")", "return", "false", ";", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "StructRet", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "}", "static", "const", "uint16_t", "GPRArgRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";", "Idx", "=", "", ";"], "ground_truth": ["for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";"], "File": "ARMFastISel63", "Func": "FastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72393, "Length": 225, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg1", ",", "", ")", ";", "SrcReg2", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg2", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel63", "Func": "SelectBinaryIntOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72395, "Length": 119, "Cover_Rate": 0.46124031007751937} {"Template_token": ["", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", ">=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "}", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "unsigned", "arg_size", "=", "CS", ".", "arg_size", "(", ")", ";", "Args", ".", "reserve", "(", "arg_size", ")", ";", "ArgRegs", ".", "reserve", "(", "arg_size", ")", ";", "ArgVTs", ".", "reserve", "(", "arg_size", ")", ";", "ArgFlags", ".", "reserve", "(", "arg_size", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IntrMemName", "&&", "e", "-", "i", "<=", "", ")", "break", ";", "", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";"], "ground_truth": ["unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";"], "File": "ARMFastISel63", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72396, "Length": 317, "Cover_Rate": 0.3430735930735931} {"Template_token": ["", "}", "unsigned", "Op2Reg", "=", "", ";", "if", "(", "!", "UseImm", ")", "{", "Op2Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2Reg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CmpOpc", "=", "isThumb2", "?", "", ":", "", ";", "CondReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "CmpOpc", ")", ",", "CondReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "CondReg", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "MovCCOpc", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "!", "UseImm", ")", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "else", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "if", "(", "!", "isNegativeImm", ")", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "else", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "UseImm", ")", "{", "Op2Reg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "Op2Reg", ",", "", ")", ";", "Op1Reg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "Op1Reg", ",", "", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op2Reg", ")", ".", "addReg", "(", "Op1Reg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMFastISel63", "Func": "SelectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72397, "Length": 253, "Cover_Rate": 0.46083788706739526} {"Template_token": ["", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "unsigned", "CondReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "CondReg", "==", "", ")", "return", "false", ";", "unsigned", "Op1Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1Reg", "==", "", ")", "return", "false", ";", "int", "Imm", "=", "", ";", "bool", "UseImm", "=", "false", ";", "bool", "isNegativeImm", "=", "false", ";", "if", "(", "const", "ConstantInt", "*", "ConstInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", "{", "assert", "(", "VT", "==", "", "&&", "", ")", ";", "Imm", "=", "(", "int", ")", "ConstInt", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "Imm", "<", "", ")", "{", "isNegativeImm", "=", "true", ";", "Imm", "=", "~", "Imm", ";", "}", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "}", "unsigned", "Op2Reg", "=", "", ";", "if", "(", "!", "UseImm", ")", "{", "Op2Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2Reg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CmpOpc", "=", "isThumb2", "?", "", ":", "", ";", "CondReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "CmpOpc", ")", ",", "CondReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "CondReg", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "MovCCOpc", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "!", "UseImm", ")", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "else", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";"], "ground_truth": ["if", "(", "!", "isNegativeImm", ")", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";"], "File": "ARMFastISel63", "Func": "SelectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72398, "Length": 322, "Cover_Rate": 0.5865209471766849} {"Template_token": ["", "MIB", ".", "addImm", "(", "Addr", ".", "Offset", ")", ";", "}", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ";", "if", "(", "useAM3", ")", "{", "int", "Imm", "=", "(", "Addr", ".", "Offset", "<", "", ")", "?", "(", "", "|", "-", "Addr", ".", "Offset", ")", ":", "Addr", ".", "Offset", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Imm", ")", ";", "}", "else", "{", "MIB", ".", "addImm", "(", "Addr", ".", "Offset", ")", ";", "}", "}", "AddOptionalDefs", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel66", "Func": "AddLoadStoreOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72399, "Length": 94, "Cover_Rate": 0.3574144486692015} {"Template_token": ["", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "}", "unsigned", "Op1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1", "==", "", ")", "return", "false", ";", "unsigned", "Op2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ".", "SimpleTy", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op1", ")", ".", "addReg", "(", "Op2", ")", ")", ";"], "ground_truth": ["updateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "ARMFastISel68", "Func": "SelectBinaryFPOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72400, "Length": 129, "Cover_Rate": 0.43728813559322033} {"Template_token": ["", "switch", "(", "SrcVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "", ";", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "if", "(", "isZExt", ")", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "else", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "", ";", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "if", "(", "isZExt", ")", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "else", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "isZExt", ")", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "isBoolZext", "=", "true", ";", "break", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMFastISel74", "Func": "ARMEmitIntExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72401, "Length": 149, "Cover_Rate": 0.4501510574018127} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";", "if", "(", "isThumb2", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ")", ";", "else", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ")", ";", "return", "DestReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel74", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72402, "Length": 181, "Cover_Rate": 0.4123006833712984} {"Template_token": ["", "if", "(", "!", "isThumb", "&&", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "==", "", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Addr", ".", "Offset", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ";", "if", "(", "!", "isThumb", "&&", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "==", "", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Addr", ".", "Offset", ")", ";", "}", "AddOptionalDefs", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel77", "Func": "AddLoadStoreOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72403, "Length": 90, "Cover_Rate": 0.4147465437788018} {"Template_token": ["", "}", "case", "Instruction", "::", "PtrToInt", ":", "{", "if", "(", "TLI", ".", "getValueType", "(", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "}", "case", "Instruction", "::", "GetElementPtr", ":", "{", "Address", "SavedAddr", "=", "Addr", ";", "int", "TmpOffset", "=", "Addr", ".", "Offset", ";", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ";", "for", "(", "User", "::", "const_op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "*", "i", ";", "if", "(", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "*", "GTI", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "TD", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else", "{", "uint64_t", "S", "=", "TD", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}", "if", "(", "isa", "<", "AddOperator", ">", "(", "Op", ")", "&&", "(", "!", "isa", "<", "Instruction", ">", "(", "Op", ")", "||", "FuncInfo", ".", "MBBMap", "[", "cast", "<", "Instruction", ">", "(", "Op", ")", "->", "getParent", "(", ")", "]", "==", "FuncInfo", ".", "MBB", ")", "&&", "isa", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ";", "continue", ";", "}", "goto", "unsupported_gep", ";", "}", "}", "}", "Addr", ".", "Offset", "=", "TmpOffset", ";", "if", "(", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "true", ";", "Addr", "=", "SavedAddr", ";", "unsupported_gep", ":", "break", ";", "}", "case", "Instruction", "::", "Alloca", ":", "{"], "ground_truth": ["const", "AllocaInst", "*", "AI", "=", "cast", "<", "AllocaInst", ">", "(", "Obj", ")", ";"], "File": "ARMFastISel77", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72404, "Length": 384, "Cover_Rate": 0.5052631578947369} {"Template_token": ["", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "NULL", ")", ";", "if", "(", "isThumb", ")", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "else", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ")", ";"], "ground_truth": ["SmallVector", "<", "unsigned", ",", "", ">", "UsedRegs", ";"], "File": "ARMFastISel77", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72405, "Length": 295, "Cover_Rate": 0.6145833333333334} {"Template_token": ["", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "NULL", ")", ";"], "ground_truth": ["if", "(", "isThumb", ")", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";"], "File": "ARMFastISel77", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72406, "Length": 177, "Cover_Rate": 0.36875} {"Template_token": ["", "case", "", ":", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ")", ";", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOLoad", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel77", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72407, "Length": 75, "Cover_Rate": 0.32894736842105265} {"Template_token": ["", "case", "", ":", "StrOpc", "=", "isThumb", "?", "", ":", "", ";", "break", ";", "case", "", ":", "StrOpc", "=", "isThumb", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "StrOpc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "StrOpc", "=", "", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOStore", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel77", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72408, "Length": 126, "Cover_Rate": 0.4548736462093863} {"Template_token": ["", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "StrOpc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "StrOpc", "=", "", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOStore", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel77", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72409, "Length": 100, "Cover_Rate": 0.36101083032490977} {"Template_token": ["", "}", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "}", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "{", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb", ")", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["else", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "", ")", ";"], "File": "ARMFastISel77", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72410, "Length": 289, "Cover_Rate": 0.7206982543640897} {"Template_token": ["", "unsigned", "FastISel", "::", "SelectCallOp", "(", "const", "GlobalValue", "*", "GV", ")", "{", "bool", "isDarwin", "=", "Subtarget", "->", "isTargetDarwin", "(", ")", ";"], "ground_truth": ["if", "(", "isThumb", ")", "{"], "File": "ARMFastISel77", "Func": "ARMSelectCallOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72411, "Length": 25, "Cover_Rate": 0.4807692307692308} {"Template_token": ["", "TargetRegisterClass", "*", "RC", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "*", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "}", "if", "(", "needsLowering", ")", "{", "Addr", ".", "Base", ".", "Reg", "=", "FastEmit_ri_", "(", "", ",", "", ",", "Addr", ".", "Base", ".", "Reg", ",", "false", ",", "Addr", ".", "Offset", ",", "", ")", ";", "Addr", ".", "Offset", "=", "", ";", "}"], "ground_truth": ["}"], "File": "ARMFastISel77", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72412, "Length": 125, "Cover_Rate": 0.4664179104477612} {"Template_token": ["", "case", "CallingConv", "::", "Fast", ":", "(", "void", ")", "RetFastCC__APCS", ";", "(", "void", ")", "FastCC__APCS", ";", "case", "CallingConv", "::", "C", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_APCS", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";"], "ground_truth": ["case", "CallingConv", "::", "GHC", ":"], "File": "ARMFastISel77", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72413, "Length": 120, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "MCID", ".", "hasOptionalDef", "(", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";"], "File": "ARMFastISel77", "Func": "DefinesOptionalPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72414, "Length": 76, "Cover_Rate": 0.6785714285714286} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "else", "{", "assert", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "CopyVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "CopyVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel77", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72415, "Length": 196, "Cover_Rate": 0.5297297297297298} {"Template_token": ["", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMFastISel77", "Func": "isLoadTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72416, "Length": 16, "Cover_Rate": 0.3404255319148936} {"Template_token": ["", "if", "(", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "true", ";", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMFastISel77", "Func": "isLoadTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72417, "Length": 29, "Cover_Rate": 0.6170212765957447} {"Template_token": ["", "assert", "(", "Emitted", "&&", "", ")", ";", "(", "void", ")", "Emitted", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "FastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "", "&&", "", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";", "if", "(", "!", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", ")", ")", "return", "false", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Arg", ")", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "RegArgs", ".", "push_back", "(", "NextVA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "Address", "Addr", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "Addr", ".", "Base", ".", "Reg", "=", "", ";"], "ground_truth": ["Addr", ".", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";"], "File": "ARMFastISel77", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72418, "Length": 307, "Cover_Rate": 0.4039473684210526} {"Template_token": ["", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "bool", "isFloat", "=", "(", "Ty", "->", "isDoubleTy", "(", ")", "||", "Ty", "->", "isFloatTy", "(", ")", ")", ";", "if", "(", "isFloat", "&&", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "unsigned", "Op1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1", "==", "", ")", "return", "false", ";", "unsigned", "Op2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "bool", "is64bit", "=", "VT", "==", "", "||", "VT", "==", "", ";", "switch", "(", "ISDOpcode", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":"], "ground_truth": ["Opc", "=", "is64bit", "?", "", ":", "", ";"], "File": "ARMFastISel77", "Func": "SelectBinaryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72419, "Length": 146, "Cover_Rate": 0.5593869731800766} {"Template_token": ["", "CmpOpc", "=", "", ";", "break", ";", "case", "", ":", "CmpOpc", "=", "isThumb", "?", "", ":", "", ";", "break", ";", "}", "CmpInst", "::", "Predicate", "Predicate", "=", "CI", "->", "getPredicate", "(", ")", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "Predicate", "=", "CmpInst", "::", "getInversePredicate", "(", "Predicate", ")", ";", "}", "", "Pred", "=", "getComparePred", "(", "Predicate", ")", ";", "if", "(", "Pred", "==", "", ")", "return", "false", ";", "unsigned", "Arg1", "=", "getRegForValue", "(", "CI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Arg1", "==", "", ")", "return", "false", ";", "unsigned", "Arg2", "=", "getRegForValue", "(", "CI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Arg2", "==", "", ")", "return", "false", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "Arg1", ")", ".", "addReg", "(", "Arg2", ")", ")", ";", "if", "(", "isFloat", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ")", ";", "unsigned", "BrOpc", "=", "isThumb", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ";", "FastEmitBranch", "(", "FBB", ",", "DL", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "TruncInst", "*", "TI", "=", "dyn_cast", "<", "TruncInst", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "MVT", "SourceVT", ";", "if", "(", "TI", "->", "hasOneUse", "(", ")", "&&", "TI", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", "&&", "(", "isLoadTypeLegal", "(", "TI", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ",", "SourceVT", ")", ")", ")", "{", "unsigned", "TstOpc", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "OpReg", "=", "getRegForValue", "(", "TI", "->", "getOperand", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TstOpc", ")", ")", ".", "addReg", "(", "OpReg", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "CCMode", "=", "", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "CCMode", "=", "", ";", "}", "unsigned", "BrOpc", "=", "isThumb", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "CCMode", ")", ".", "addReg", "(", "", ")", ";", "FastEmitBranch", "(", "FBB", ",", "DL", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TBB", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel77", "Func": "SelectBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72420, "Length": 464, "Cover_Rate": 0.5382830626450116} {"Template_token": ["", "const", "CallInst", "*", "CI", "=", "cast", "<", "CallInst", ">", "(", "I", ")", ";", "const", "Value", "*", "Callee", "=", "CI", "->", "getCalledValue", "(", ")", ";", "if", "(", "isa", "<", "InlineAsm", ">", "(", "Callee", ")", "||", "isa", "<", "IntrinsicInst", ">", "(", "CI", ")", ")", "return", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", ")", "return", "false", ";", "ImmutableCallSite", "CS", "(", "CI", ")", ";", "CallingConv", "::", "ID", "CC", "=", "CS", ".", "getCallingConv", "(", ")", ";", "PointerType", "*", "PT", "=", "cast", "<", "PointerType", ">", "(", "CS", ".", "getCalledValue", "(", ")", "->", "getType", "(", ")", ")", ";", "FunctionType", "*", "FTy", "=", "cast", "<", "FunctionType", ">", "(", "PT", "->", "getElementType", "(", ")", ")", ";", "if", "(", "FTy", "->", "isVarArg", "(", ")", ")", "return", "false", ";", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "MVT", "RetVT", ";", "if", "(", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "", ";", "else", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "RetVT", ")", ")", "return", "false", ";", "if", "(", "EnableLongCalls", ")", "return", "false", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";"], "ground_truth": ["if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";"], "File": "ARMFastISel77", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72421, "Length": 354, "Cover_Rate": 0.5093525179856115} {"Template_token": ["", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "false", ";", "bool", "isFloat", "=", "(", "Ty", "->", "isDoubleTy", "(", ")", "||", "Ty", "->", "isFloatTy", "(", ")", ")", ";", "if", "(", "isFloat", "&&", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "unsigned", "CmpOpc", ";", "unsigned", "CondReg", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "CmpOpc", "=", "", ";", "CondReg", "=", "", ";", "break", ";", "case", "", ":", "CmpOpc", "=", "", ";", "CondReg", "=", "", ";", "break", ";", "case", "", ":", "CmpOpc", "=", "isThumb", "?", "", ":", "", ";", "CondReg", "=", "", ";", "break", ";", "}", "", "Pred", "=", "getComparePred", "(", "CI", "->", "getPredicate", "(", ")", ")", ";", "if", "(", "Pred", "==", "", ")", "return", "false", ";", "unsigned", "Arg1", "=", "getRegForValue", "(", "CI", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "Arg1", "==", "", ")", "return", "false", ";"], "File": "ARMFastISel77", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72422, "Length": 149, "Cover_Rate": 0.35731414868105515} {"Template_token": ["", "if", "(", "!", "ComputeAddress", "(", "I", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "ResultReg", ";", "if", "(", "!", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ")", ")", "return", "false", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel77", "Func": "SelectLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72423, "Length": 46, "Cover_Rate": 0.46938775510204084} {"Template_token": ["", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", "!=", "VA", ".", "getValVT", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "!", "SrcRC", "->", "contains", "(", "DstReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["MRI", ".", "addLiveOut", "(", "VA", ".", "getLocReg", "(", ")", ")", ";"], "File": "ARMFastISel77", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72424, "Length": 120, "Cover_Rate": 0.3053435114503817} {"Template_token": ["", "SmallVector", "<", "CCValAssign", ",", "", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", "!=", "VA", ".", "getValVT", "(", ")", ")", "return", "false", ";"], "File": "ARMFastISel77", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72425, "Length": 149, "Cover_Rate": 0.3791348600508906} {"Template_token": ["", "bool", "FastISel", "::", "SelectSIToFP", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "MVT", "DstVT", ";", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "DstVT", ")", ")", "return", "false", ";", "if", "(", "!", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "FP", "=", "MoveToFPReg", "(", "", ",", "Op", ")", ";", "if", "(", "FP", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", ")", "Opc", "=", "", ";", "else", "return", "false", ";"], "ground_truth": ["unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "DstVT", ")", ")", ";"], "File": "ARMFastISel77", "Func": "SelectSIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72426, "Length": 157, "Cover_Rate": 0.7658536585365854} {"Template_token": ["", "bool", "FastISel", "::", "SelectStore", "(", "const", "Instruction", "*", "I", ")", "{", "Value", "*", "Op0", "=", "I", "->", "getOperand", "(", "", ")", ";", "unsigned", "SrcReg", "=", "", ";", "if", "(", "cast", "<", "StoreInst", ">", "(", "I", ")", "->", "isAtomic", "(", ")", ")", "return", "false", ";", "MVT", "VT", ";"], "ground_truth": ["if", "(", "!", "isLoadTypeLegal", "(", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";"], "File": "ARMFastISel77", "Func": "SelectStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72427, "Length": 69, "Cover_Rate": 0.552} {"Template_token": ["", "}", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "DestReg", ";", "}", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "CFP", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Align", "==", "", ")", "{"], "File": "ARMFastISel78", "Func": "ARMMaterializeFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72429, "Length": 94, "Cover_Rate": 0.33451957295373663} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "MIB", ")", ";"], "File": "ARMFastISel78", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72430, "Length": 338, "Cover_Rate": 0.4740532959326788} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "isUInt", "<", "", ">", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", ";", "return", "ImmReg", ";", "}", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "CI", "->", "isNegative", "(", ")", ")", "{", "unsigned", "Imm", "=", "(", "unsigned", ")", "~", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "bool", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel78", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72431, "Length": 211, "Cover_Rate": 0.3714788732394366} {"Template_token": ["", "}", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "CI", "->", "isNegative", "(", ")", ")", "{", "unsigned", "Imm", "=", "(", "unsigned", ")", "~", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "bool", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "VT", "==", "", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", ";", "return", "ImmReg", ";", "}", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")", "return", "false", ";", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Align", "==", "", ")", "{"], "File": "ARMFastISel78", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72432, "Length": 267, "Cover_Rate": 0.47007042253521125} {"Template_token": ["", "unsigned", "Opc", ";", "bool", "useAM3", "=", "false", ";", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "isZExt", ")", "{", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "useAM3", "=", "true", ";", "}", "}", "RC", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "Opc", "=", "isZExt", "?", "", ":", "", ";", "useAM3", "=", "true", ";", "}", "RC", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["Opc", "=", "", ";"], "File": "ARMFastISel79", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72433, "Length": 253, "Cover_Rate": 0.5897435897435898} {"Template_token": ["", "unsigned", "Res", "=", "createResultReg", "(", "isThumb2", "?", "", ":", "", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "Res", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "Res", ";", "}", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "useAM3", "=", "true", ";", "}", "break", ";", "case", "", ":"], "ground_truth": ["if", "(", "isThumb2", ")", "{"], "File": "ARMFastISel79", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72434, "Length": 170, "Cover_Rate": 0.4292929292929293} {"Template_token": ["", "MachineInstrBuilder", "MIB", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "}", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "{"], "ground_truth": ["unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";"], "File": "ARMFastISel79", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72435, "Length": 150, "Cover_Rate": 0.3740648379052369} {"Template_token": ["", "return", "isDarwin", "?", "", ":", "", ";", "}", "else", "{", "return", "isDarwin", "?", "", ":", "", ";", "}"], "ground_truth": ["}"], "File": "ARMFastISel79", "Func": "ARMSelectCallOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72436, "Length": 19, "Cover_Rate": 0.36538461538461536} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "useAM3", ")", "{", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "", ")", "!=", "Addr", ".", "Offset", ")", ";", "if", "(", "needsLowering", "&&", "isThumb2", ")", "needsLowering", "=", "!", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", ")", ";", "}", "else", "{", "needsLowering", "=", "(", "Addr", ".", "Offset", ">", "", "||", "Addr", ".", "Offset", "<", "-", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "", ")", "!=", "Addr", ".", "Offset", ")", ";", "break", ";", "}", "if", "(", "needsLowering", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "*", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "", ")", ")", ";"], "ground_truth": ["Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";"], "File": "ARMFastISel79", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72437, "Length": 201, "Cover_Rate": 0.6090909090909091} {"Template_token": ["", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "*", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "}", "if", "(", "needsLowering", ")", "{", "Addr", ".", "Base", ".", "Reg", "=", "FastEmit_ri_", "(", "", ",", "", ",", "Addr", ".", "Base", ".", "Reg", ",", "false", ",", "Addr", ".", "Offset", ",", "", ")", ";", "Addr", ".", "Offset", "=", "", ";"], "ground_truth": ["}"], "File": "ARMFastISel79", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72438, "Length": 124, "Cover_Rate": 0.37575757575757573} {"Template_token": ["", "while", "(", "Len", ")", "{", "MVT", "VT", ";", "if", "(", "Len", ">=", "", ")", "VT", "=", "", ";", "else", "if", "(", "Len", ">=", "", ")", "VT", "=", "", ";", "else", "{", "assert", "(", "Len", "==", "", ")", ";", "VT", "=", "", ";", "}", "bool", "RV", ";", "unsigned", "ResultReg", ";", "RV", "=", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Src", ")", ";"], "ground_truth": ["assert", "(", "RV", "=", "true", "&&", "", ")", ";"], "File": "ARMFastISel79", "Func": "ARMTryEmitSmallMemCpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72439, "Length": 69, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "CCState", "CCInfo", "(", "CC", ",", "false", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "ArgLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "ArgVTs", ",", "ArgFlags", ",", "CCAssignFnForCall", "(", "CC", ",", "false", ")", ")", ";", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "if", "(", "ArgVT", ".", "isVector", "(", ")", "||", "ArgVT", ".", "getSizeInBits", "(", ")", ">", "", ")", "return", "false", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "EVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "unsigned", "ResultReg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "ResultReg", "!=", "", "&&", "", ")", ";", "Arg", "=", "ResultReg", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "EVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "unsigned", "ResultReg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "ResultReg", "!=", "", "&&", "", ")", ";", "Arg", "=", "ResultReg", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "FastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "", "&&", "", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{"], "ground_truth": ["if", "(", "VA", ".", "getLocVT", "(", ")", "!=", "", ")", "return", "false", ";"], "File": "ARMFastISel79", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72440, "Length": 411, "Cover_Rate": 0.6401869158878505} {"Template_token": ["", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "*", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "SI", "->", "second", ")", ".", "addImm", "(", "", ")", ")", ";"], "File": "ARMFastISel79", "Func": "TargetMaterializeAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72441, "Length": 56, "Cover_Rate": 0.3522012578616352} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "break", ";", "}", "Address", "Addr", ";", "if", "(", "!", "ComputeAddress", "(", "LI", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ",", "isZExt", ",", "false", ")", ")", "return", "false", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMFastISel79", "Func": "TryToFoldLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72442, "Length": 78, "Cover_Rate": 0.3979591836734694} {"Template_token": ["", "case", "", ":", "case", "", ":", "isZExt", "=", "false", ";", "case", "", ":", "case", "", ":", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "break", ";", "}", "Address", "Addr", ";", "if", "(", "!", "ComputeAddress", "(", "LI", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ",", "isZExt", ",", "false", ")", ")", "return", "false", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel79", "Func": "TryToFoldLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72443, "Length": 91, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "Subtarget", "->", "genLongCalls", "(", ")", ")", "UseReg", "=", "true", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "UseReg", ")", "{", "if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg", "(", "IntrMemName", ")", ";", "else", "CalleeReg", "=", "getRegForValue", "(", "Callee", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "UseReg", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "unsigned", "char", "OpFlags", "=", "", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "OpFlags", "=", "", ";", "if", "(", "isThumb2", ")", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "UseReg", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";"], "ground_truth": ["else", "if", "(", "!", "IntrMemName", ")", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "OpFlags", ")", ";"], "File": "ARMFastISel7", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72444, "Length": 311, "Cover_Rate": 0.343646408839779} {"Template_token": ["", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "Value", "*", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "Flags", ".", "setOrigAlign", "(", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "Register", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "Register", "CalleeReg", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "{"], "ground_truth": ["CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";"], "File": "ARMFastISel81", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72445, "Length": 193, "Cover_Rate": 0.34402852049910876} {"Template_token": ["", "bool", "FastISel", "::", "SelectCall", "(", "const", "Instruction", "*", "I", ",", "const", "char", "*", "IntrMemName", "=", "nullptr", ")", "{", "const", "CallInst", "*", "CI", "=", "cast", "<", "CallInst", ">", "(", "I", ")", ";", "const", "Value", "*", "Callee", "=", "CI", "->", "getCalledOperand", "(", ")", ";", "if", "(", "isa", "<", "InlineAsm", ">", "(", "Callee", ")", ")", "return", "false", ";", "if", "(", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";", "CallingConv", "::", "ID", "CC", "=", "CI", "->", "getCallingConv", "(", ")", ";", "FunctionType", "*", "FTy", "=", "CI", "->", "getFunctionType", "(", ")", ";", "bool", "isVarArg", "=", "FTy", "->", "isVarArg", "(", ")", ";", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "MVT", "RetVT", ";", "if", "(", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "", ";", "else", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "RetVT", ")", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "if", "(", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "isVarArg", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", ">=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "}", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "Register", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "unsigned", "arg_size", "=", "CI", "->", "arg_size", "(", ")", ";", "Args", ".", "reserve", "(", "arg_size", ")", ";", "ArgRegs", ".", "reserve", "(", "arg_size", ")", ";", "ArgVTs", ".", "reserve", "(", "arg_size", ")", ";", "ArgFlags", ".", "reserve", "(", "arg_size", ")", ";", "for", "(", "auto", "ArgI", "=", "CI", "->", "arg_begin", "(", ")", ",", "ArgE", "=", "CI", "->", "arg_end", "(", ")", ";", "ArgI", "!=", "ArgE", ";", "++", "ArgI", ")", "{", "if", "(", "IntrMemName", "&&", "ArgE", "-", "ArgI", "<=", "", ")", "break", ";", "", "Flags", ";"], "ground_truth": ["unsigned", "ArgIdx", "=", "ArgI", "-", "CI", "->", "arg_begin", "(", ")", ";"], "File": "ARMFastISel81", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72446, "Length": 353, "Cover_Rate": 0.4048165137614679} {"Template_token": ["", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "if", "(", "allocReg", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "assert", "(", "ResultReg", ">", "", "&&", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOLoad", ",", "useAM3", ")", ";", "if", "(", "needVMOV", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "ResultReg", ")", ")", ";", "ResultReg", "=", "MoveReg", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel82", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72447, "Length": 252, "Cover_Rate": 0.4057971014492754} {"Template_token": ["", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "Opc", "=", "isZExt", "?", "", ":", "", ";", "useAM3", "=", "true", ";", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "if", "(", "allocReg", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "assert", "(", "ResultReg", ">", "", "&&", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOLoad", ",", "useAM3", ")", ";", "if", "(", "needVMOV", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "ResultReg", ")", ")", ";", "ResultReg", "=", "MoveReg", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel82", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72448, "Length": 408, "Cover_Rate": 0.6570048309178744} {"Template_token": ["", "switch", "(", "ArgVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "break", ";", "}", "}", "}", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addImm", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "Value", "*", "ArgVal", "=", "Args", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "&&", "", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";"], "ground_truth": ["Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";"], "File": "ARMFastISel82", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72449, "Length": 299, "Cover_Rate": 0.33747178329571104} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "isUInt", "<", "", ">", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", ";", "return", "ImmReg", ";", "}", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "CI", "->", "isNegative", "(", ")", ")", "{", "unsigned", "Imm", "=", "(", "unsigned", ")", "~", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "bool", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "VT", "==", "", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", ";", "return", "ImmReg", ";", "}", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")", "return", "false", ";", "if", "(", "VT", "!=", "", ")", "return", "false", ";"], "ground_truth": ["unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";"], "File": "ARMFastISel87", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72450, "Length": 335, "Cover_Rate": 0.5877192982456141} {"Template_token": ["", "const", "TargetLowering", "*", "getTargetLowering", "(", ")", "{", "return", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getTargetLowering", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel89", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72453, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "unsigned", "LdrOpc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "*", "(", "FuncInfo", ".", "MF", ")", ")", ";", "unsigned", "SrcReg", "=", "FramePtr", ";", "unsigned", "DestReg", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantInt", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "updateValueMap", "(", "&", "I", ",", "SrcReg", ")", ";", "return", "true", ";", "}", "case", "", ":"], "ground_truth": ["case", "", ":", "{"], "File": "ARMFastISel89", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72454, "Length": 168, "Cover_Rate": 0.3027027027027027} {"Template_token": ["", "}", "case", "", ":", "case", "", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "ComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "ComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "MTI", ".", "getAlignment", "(", ")", ";", "if", "(", "TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ",", "Alignment", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";", "if", "(", "MTI", ".", "getSourceAddressSpace", "(", ")", ">", "", "||", "MTI", ".", "getDestAddressSpace", "(", ")", ">", "", ")", "return", "false", ";"], "ground_truth": ["const", "char", "*", "IntrMemName", "=", "isa", "<", "MemCpyInst", ">", "(", "I", ")", "?", "", ":", "", ";"], "File": "ARMFastISel89", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72455, "Length": 209, "Cover_Rate": 0.37657657657657656} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "needsExt", "=", "true", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "getRegForValue", "(", "Src2Value", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "if", "(", "needsExt", ")", "{", "unsigned", "ResultReg", ";", "ResultReg", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg1", ",", "", ",", "isZExt", ")", ";", "if", "(", "ResultReg", "==", "", ")", "return", "false", ";", "SrcReg1", "=", "ResultReg", ";", "if", "(", "!", "UseImm", ")", "{", "ResultReg", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg2", ",", "", ",", "isZExt", ")", ";", "if", "(", "ResultReg", "==", "", ")", "return", "false", ";", "SrcReg2", "=", "ResultReg", ";", "}", "}", "if", "(", "!", "UseImm", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "}", "else", "{"], "ground_truth": ["MachineInstrBuilder", "MIB", ";"], "File": "ARMFastISel8", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72456, "Length": 223, "Cover_Rate": 0.3260233918128655} {"Template_token": ["", "return", "ImmReg", ";", "}", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "CI", "->", "isNegative", "(", ")", ")", "{", "unsigned", "Imm", "=", "(", "unsigned", ")", "~", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "bool", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "unsigned", "ResultReg", "=", "", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "*", "FuncInfo", ".", "MF", ")", ")", "ResultReg", "=", "FastEmit_i", "(", "VT", ",", "VT", ",", "", ",", "CI", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "ResultReg", ")", "return", "ResultReg", ";", "if", "(", "VT", "!=", "", ")", "return", "", ";", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";"], "ground_truth": ["if", "(", "isThumb2", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ")", ";"], "File": "ARMFastISel91", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72457, "Length": 278, "Cover_Rate": 0.5440313111545988} {"Template_token": ["", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "if", "(", "ArgVT", ".", "isVector", "(", ")", "||", "ArgVT", ".", "getSizeInBits", "(", ")", ">", "", ")", "return", "false", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "!=", "", "||", "!", "VA", ".", "isRegLoc", "(", ")", "||", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "else", "{", "switch", "(", "ArgVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "}", "}", "}", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "Value", "*", "ArgVal", "=", "Args", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "&&", "", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "FastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "", "&&", "", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMFastISel91", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72458, "Length": 461, "Cover_Rate": 0.5232690124858116} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "}", "}", "}", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "Value", "*", "ArgVal", "=", "Args", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "&&", "", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{"], "ground_truth": ["MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";"], "File": "ARMFastISel91", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72459, "Length": 266, "Cover_Rate": 0.30192962542565266} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "_AAPCS", ":", "case", "CallingConv", "::", "_APCS", ":", "break", ";", "}", "unsigned", "Idx", "=", "", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "if", "(", "Idx", ">", "", ")", "return", "false", ";", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "StructRet", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "}", "static", "const", "uint16_t", "GPRArgRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "", ")", ";", "Idx", "=", "", ";"], "ground_truth": ["for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";"], "File": "ARMFastISel92", "Func": "FastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72460, "Length": 267, "Cover_Rate": 0.6152073732718893} {"Template_token": ["", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "_AAPCS", ":", "case", "CallingConv", "::", "_APCS", ":", "break", ";", "}", "unsigned", "Idx", "=", "", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "if", "(", "Idx", ">", "", ")", "return", "false", ";", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "StructRet", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "}", "static", "const", "uint16_t", "GPRArgRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "", ")", ";", "Idx", "=", "", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "if", "(", "I", "->", "use_empty", "(", ")", ")", "continue", ";", "unsigned", "SrcReg", "=", "GPRArgRegs", "[", "Idx", "]", ";", "unsigned", "DstReg", "=", "FuncInfo", ".", "MF", "->", "addLiveIn", "(", "SrcReg", ",", "RC", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel92", "Func": "FastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72461, "Length": 359, "Cover_Rate": 0.8271889400921659} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "", ")", "!=", "Addr", ".", "Offset", ")", ";", "break", ";", "}", "if", "(", "needsLowering", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "}", "if", "(", "needsLowering", ")", "{", "Addr", ".", "Base", ".", "Reg", "=", "fastEmit_ri_", "(", "", ",", "", ",", "Addr", ".", "Base", ".", "Reg", ",", "false", ",", "Addr", ".", "Offset", ",", "", ")", ";"], "ground_truth": ["Addr", ".", "Offset", "=", "", ";"], "File": "ARMFastISel93", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72462, "Length": 175, "Cover_Rate": 0.541795665634675} {"Template_token": ["", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "", ")", ";", "unsigned", "ZeroReg", "=", "fastMaterializeConstant", "(", "Zero", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMFastISel93", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72463, "Length": 70, "Cover_Rate": 0.3349282296650718} {"Template_token": ["", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "", ")", ";", "unsigned", "ZeroReg", "=", "fastMaterializeConstant", "(", "Zero", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ";", "updateValueMap", "(", "I", ",", "DestReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel93", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72464, "Length": 96, "Cover_Rate": 0.45933014354066987} {"Template_token": ["", "if", "(", "isThumb2", ")", "{", "LdrOpc", "=", "", ";", "RC", "=", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "}", "else", "{", "LdrOpc", "=", "", ";", "RC", "=", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "}", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "*", "(", "FuncInfo", ".", "MF", ")", ")", ";", "unsigned", "SrcReg", "=", "FramePtr", ";", "unsigned", "DestReg", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantInt", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "updateValueMap", "(", "&", "I", ",", "SrcReg", ")", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";"], "ground_truth": ["if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";"], "File": "ARMFastISel93", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72465, "Length": 200, "Cover_Rate": 0.3460207612456747} {"Template_token": ["", "}", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "*", "(", "FuncInfo", ".", "MF", ")", ")", ";", "unsigned", "SrcReg", "=", "FramePtr", ";", "unsigned", "DestReg", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantInt", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "updateValueMap", "(", "&", "I", ",", "SrcReg", ")", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "ComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "ComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "MTI", ".", "getAlignment", "(", ")", ";", "if", "(", "TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ",", "Alignment", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "MTI", ".", "getSourceAddressSpace", "(", ")", ">", "", "||", "MTI", ".", "getDestAddressSpace", "(", ")", ">", "", ")", "return", "false", ";"], "File": "ARMFastISel93", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72466, "Length": 324, "Cover_Rate": 0.5605536332179931} {"Template_token": ["", "break", ";", "default", ":", "return", "false", ";", "}", "}", "static", "const", "uint16_t", "GPRArgRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";", "Idx", "=", "", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "unsigned", "SrcReg", "=", "GPRArgRegs", "[", "Idx", "]", ";", "unsigned", "DstReg", "=", "FuncInfo", ".", "MF", "->", "addLiveIn", "(", "SrcReg", ",", "RC", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel", "Func": "fastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72467, "Length": 143, "Cover_Rate": 0.33886255924170616} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "IsCPSRDead", "(", "Instr", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "return", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ";", "case", "", ":", "case", "", ":", "return", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ";", "case", "", ":", "return", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", "&&", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ";", "case", "", ":", "case", "", ":", "return", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", "&&", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ";", "}"], "ground_truth": ["}"], "File": "ARMFeatures (2)", "Func": "isV8EligibleForIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72468, "Length": 195, "Cover_Rate": 0.5078125} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ";", "case", "", ":", "case", "", ":", "return", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ";", "case", "", ":", "return", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", "&&", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", "&&", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ";"], "File": "ARMFeatures5", "Func": "isV8EligibleForIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72469, "Length": 124, "Cover_Rate": 0.31876606683804626} {"Template_token": ["", "inline", "bool", "isV8EligibleForIT", "(", "InstrType", "*", "Instr", ")", "{", "switch", "(", "Instr", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "IsCPSRDead", "(", "Instr", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "return", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMFeatures", "Func": "isV8EligibleForIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72470, "Length": 190, "Cover_Rate": 0.4960835509138381} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "MOp", ".", "getReg", "(", ")", ",", "TRI", ")", "<<", "", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "MOp", ".", "getReg", "(", ")", ",", "TRI", ")", "<<", "", ")", ";", "NewLoc", ".", "Block", "=", "&", "MF", ".", "front", "(", ")", ";", "NewLoc", ".", "InsertionPt", "=", "&", "*", "NewLoc", ".", "Block", "->", "begin", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "NewLoc", ".", "InsertionPt", ")", ";", "FixupLocsForFn", ".", "emplace_back", "(", "NewLoc", ")", ";", "continue", ";", "}", "if", "(", "IsLiveIn", "||", "UnsafeCount", ">", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", "<<", "printReg", "(", "MOp", ".", "getReg", "(", ")", ",", "TRI", ")", "<<", "", ")", ";", "FixupLocsForFn", ".", "emplace_back", "(", "NewLoc", ")", ";", "continue", ";", "}", "assert", "(", "UnsafeCount", "==", "", "&&", "!", "IsLiveIn", "&&", "", "", ")", ";", "SmallPtrSetIterator", "<", "MachineInstr", "*", ">", "It", "=", "llvm", "::", "find_if", "(", "AllDefs", ",", "IsUnsafe", ")", ";", "assert", "(", "It", "!=", "AllDefs", ".", "end", "(", ")", "&&", "", ")", ";"], "ground_truth": ["MachineInstr", "*", "DefMI", "=", "*", "It", ";"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "analyzeMF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72471, "Length": 187, "Cover_Rate": 0.3321492007104796} {"Template_token": ["", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "MOp", ".", "getReg", "(", ")", ",", "TRI", ")", "<<", "", ")", ";", "NewLoc", ".", "Block", "=", "&", "MF", ".", "front", "(", ")", ";", "NewLoc", ".", "InsertionPt", "=", "&", "*", "NewLoc", ".", "Block", "->", "begin", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "NewLoc", ".", "InsertionPt", ")", ";", "FixupLocsForFn", ".", "emplace_back", "(", "NewLoc", ")", ";", "continue", ";", "}", "if", "(", "IsLiveIn", "||", "UnsafeCount", ">", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", "<<", "printReg", "(", "MOp", ".", "getReg", "(", ")", ",", "TRI", ")", "<<", "", ")", ";", "FixupLocsForFn", ".", "emplace_back", "(", "NewLoc", ")", ";", "continue", ";", "}", "assert", "(", "UnsafeCount", "==", "", "&&", "!", "IsLiveIn", "&&", "", "", ")", ";", "SmallPtrSetIterator", "<", "MachineInstr", "*", ">", "It", "=", "llvm", "::", "find_if", "(", "AllDefs", ",", "IsUnsafe", ")", ";", "assert", "(", "It", "!=", "AllDefs", ".", "end", "(", ")", "&&", "", ")", ";", "MachineInstr", "*", "DefMI", "=", "*", "It", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "MOp", ".", "getReg", "(", ")", ",", "TRI", ")", "<<", "", "<<", "*", "DefMI", ")", ";", "MachineBasicBlock", "::", "iterator", "DefIt", "=", "DefMI", ";", "++", "DefIt", ";", "if", "(", "DefIt", "!=", "DefMI", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "DefMI", "<<", "", "<<", "*", "DefIt", ")", ";", "NewLoc", ".", "Block", "=", "DefIt", "->", "getParent", "(", ")", ";", "NewLoc", ".", "InsertionPt", "=", "&", "*", "DefIt", ";", "}"], "ground_truth": ["FixupLocsForFn", ".", "emplace_back", "(", "NewLoc", ")", ";"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "analyzeMF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72472, "Length": 258, "Cover_Rate": 0.458259325044405} {"Template_token": ["", "initializeFixCortexA57AES1742098Pass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "ARMFixCortexA57AES1742098", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72473, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "explicit", "FixCortexA57AES1742098", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializeFixCortexA57AES1742098Pass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "ARMFixCortexA57AES1742098", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72474, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createFixCortexA57AES1742098Pass", "(", ")", "{"], "ground_truth": ["return", "new", "FixCortexA57AES1742098", "(", ")", ";"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "createARMFixCortexA57AES1742098Pass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72475, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "return", "new", "FixCortexA57AES1742098", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "createARMFixCortexA57AES1742098Pass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72476, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "ReachingDefAnalysis", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "setPreservesCFG", "(", ")", ";"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72477, "Length": 25, "Cover_Rate": 0.7575757575757576} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72478, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "MachineOperand", "*", "OperandToFixup", "=", "FixupLoc", ".", "MOp", ";", "assert", "(", "OperandToFixup", "->", "isReg", "(", ")", "&&", "", ")", ";", "Register", "RegToFixup", "=", "OperandToFixup", "->", "getReg", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "RegToFixup", ",", "TRI", ")", "<<", "", "<<", "*", "FixupLoc", ".", "InsertionPt", ")", ";", "unsigned", "Renamable", "=", "OperandToFixup", "->", "isRenamable", "(", ")", "?", "RegState", "::", "Renamable", ":", "", ";", "BuildMI", "(", "*", "FixupLoc", ".", "Block", ",", "FixupLoc", ".", "InsertionPt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "RegToFixup", ",", "RegState", "::", "Define", "|", "Renamable", ")", ".", "addReg", "(", "RegToFixup", ",", "RegState", "::", "Kill", "|", "Renamable", ")", ".", "addReg", "(", "RegToFixup", ",", "RegState", "::", "Kill", "|", "Renamable", ")", ".", "addImm", "(", "(", "uint64_t", ")", "", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "insertAESFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72479, "Length": 136, "Cover_Rate": 0.8343558282208589} {"Template_token": ["", "assert", "(", "OperandToFixup", "->", "isReg", "(", ")", "&&", "", ")", ";", "Register", "RegToFixup", "=", "OperandToFixup", "->", "getReg", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "RegToFixup", ",", "TRI", ")", "<<", "", "<<", "*", "FixupLoc", ".", "InsertionPt", ")", ";", "unsigned", "Renamable", "=", "OperandToFixup", "->", "isRenamable", "(", ")", "?", "RegState", "::", "Renamable", ":", "", ";"], "ground_truth": ["BuildMI", "(", "*", "FixupLoc", ".", "Block", ",", "FixupLoc", ".", "InsertionPt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "RegToFixup", ",", "RegState", "::", "Define", "|", "Renamable", ")", ".", "addReg", "(", "RegToFixup", ",", "RegState", "::", "Kill", "|", "Renamable", ")", ".", "addReg", "(", "RegToFixup", ",", "RegState", "::", "Kill", "|", "Renamable", ")", ".", "addImm", "(", "(", "uint64_t", ")", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "insertAESFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72480, "Length": 127, "Cover_Rate": 0.7791411042944786} {"Template_token": ["", "bool", "FixCortexA57AES1742098", "::", "isFirstAESPairInstr", "(", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "isFirstAESPairInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72481, "Length": 19, "Cover_Rate": 0.5757575757575758} {"Template_token": ["", "return", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "isFirstAESPairInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72482, "Length": 10, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "isSafeAESInput", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72483, "Length": 171, "Cover_Rate": 0.33727810650887574} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "auto", "&", "STI", "=", "F", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", ".", "hasAES", "(", ")", "||", "!", "STI", ".", "fixCortexA57AES1742098", "(", ")", ")", "return", "false", ";", "const", "BaseRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "const", "BaseInstrInfo", "*", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "auto", "&", "RDA", "=", "getAnalysis", "<", "ReachingDefAnalysis", ">", "(", ")", ";"], "ground_truth": ["SmallVector", "<", "AESFixupLocation", ">", "FixupLocsForFn", "{", "}", ";"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72484, "Length": 82, "Cover_Rate": 0.5394736842105263} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "FixupLocsForFn", ".", "size", "(", ")", "<<", "", ")", ";", "for", "(", "AESFixupLocation", "&", "FixupLoc", ":", "FixupLocsForFn", ")", "{", "insertAESFixup", "(", "FixupLoc", ",", "TII", ",", "TRI", ")", ";", "Changed", "|=", "true", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72485, "Length": 48, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "explicit", "FrameInfo", "(", "const", "Subtarget", "&", "ST", ")", ":", "TargetFrameInfo", "(", "StackGrowsDown", ",", "ST", ".", "getStackAlignment", "(", ")", ",", "", ")", "{"], "ground_truth": ["}"], "File": "ARMFrameInfo1", "Func": "ARMFrameInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72486, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "FrameInfo", "(", "const", "Subtarget", "&", "ST", ")", ":", "TargetFrameInfo", "(", "StackGrowsDown", ",", "ST", ".", "getStackAlignment", "(", ")", ",", "", ")", "{"], "ground_truth": ["}"], "File": "ARMFrameInfo1", "Func": "ARMFrameInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72487, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "FrameInfo", "(", "const", "Subtarget", "&", "ST", ")", ":", "TargetFrameInfo", "(", "StackGrowsDown", ",", "ST", ".", "getStackAlignment", "(", ")", ",", "", ",", "", ")", "{"], "ground_truth": ["}"], "File": "ARMFrameInfo2", "Func": "ARMFrameInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72488, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "FrameInfo", "(", "const", "Subtarget", "&", "ST", ")", ":", "TargetFrameInfo", "(", "StackGrowsDown", ",", "ST", ".", "getStackAlignment", "(", ")", ",", "", ",", "", ")", "{"], "ground_truth": ["}"], "File": "ARMFrameInfo2", "Func": "ARMFrameInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72489, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "FrameInfo", "(", "const", "Subtarget", "&", "sti", ")", ":", "TargetFrameInfo", "(", "StackGrowsDown", ",", "sti", ".", "getStackAlignment", "(", ")", ",", "", ",", "", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMFrameInfo", "Func": "ARMFrameInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72490, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "FrameInfo", "(", "const", "Subtarget", "&", "sti", ")", ":", "TargetFrameInfo", "(", "StackGrowsDown", ",", "sti", ".", "getStackAlignment", "(", ")", ",", "", ",", "", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMFrameInfo", "Func": "ARMFrameInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72491, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "FrameInfo", "::", "canSimplifyCallFramePseudos", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "hasReservedCallFrame", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "ARMFrameInfo", "Func": "canSimplifyCallFramePseudos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72492, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "unsigned", "TCOpcode", "=", "(", "RetOpcode", "==", "", ")", "?", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";"], "ground_truth": ["if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";"], "File": "ARMFrameInfo", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72494, "Length": 399, "Cover_Rate": 0.4408839779005525} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isVarArg", ")", "{", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";"], "ground_truth": ["Regs", ".", "push_back", "(", "Reg", ")", ";"], "File": "ARMFrameInfo", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72495, "Length": 155, "Cover_Rate": 0.32091097308488614} {"Template_token": ["", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isVarArg", ")", "{", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";"], "ground_truth": ["if", "(", "DeleteRet", ")", "MI", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMFrameInfo", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72496, "Length": 176, "Cover_Rate": 0.36438923395445133} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "VARegSaveSize", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ";", "unsigned", "NumBytes", "=", "MFI", "->", "getStackSize", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "GPRCS1Size", "=", "", ",", "GPRCS2Size", "=", "", ",", "DPRCSSize", "=", "", ";", "int", "FramePtrSpillFI", "=", "", ";", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "VARegSaveSize", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "GPRCS1Size", ">", "", ")", "MBBI", "++", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "if", "(", "GPRCS2Size", ">", "", ")", "MBBI", "++", ";", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";"], "ground_truth": ["unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";"], "File": "ARMFrameInfo", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72497, "Length": 510, "Cover_Rate": 0.49951028403525954} {"Template_token": ["", "void", "FrameInfo", "::", "emitPushInst", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "unsigned", "StmOpc", ",", "unsigned", "StrOpc", ",", "bool", "NoGap", ",", "bool", "(", "*", "Func", ")", "(", "unsigned", ",", "bool", ")", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";"], "File": "ARMFrameInfo", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72498, "Length": 311, "Cover_Rate": 0.6425619834710744} {"Template_token": ["", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "StrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";", "}", "else", "MIB", ".", "addImm", "(", "-", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}"], "ground_truth": ["Regs", ".", "clear", "(", ")", ";"], "File": "ARMFrameInfo", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72499, "Length": 286, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "", ")", "-", "", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "E", ";", "++", "BB", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "BB", "->", "begin", "(", ")", ",", "E", "=", "BB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "I", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";", "break", ";", "}", "switch", "(", "I", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "{", "case", "", ":", "case", "", ":", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "return", "", ";", "default", ":", "break", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "ARMFrameInfo", "Func": "estimateRSStackSizeLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72500, "Length": 274, "Cover_Rate": 0.8782051282051282} {"Template_token": ["", "switch", "(", "I", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "{", "case", "", ":", "case", "", ":", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMFrameInfo", "Func": "estimateRSStackSizeLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72501, "Length": 113, "Cover_Rate": 0.36217948717948717} {"Template_token": ["", "int", "FrameInfo", "::", "getFrameIndexOffset", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ")", "const", "{", "unsigned", "FrameReg", ";"], "ground_truth": ["return", "getFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ")", ";"], "File": "ARMFrameInfo", "Func": "getFrameIndexOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72502, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "unsigned", "FrameReg", ";", "return", "getFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameInfo", "Func": "getFrameIndexOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72503, "Length": 14, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "int", "FrameInfo", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "return", "ResolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameInfo", "Func": "getFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72504, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "int", "FrameInfo", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{"], "ground_truth": ["return", "ResolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ",", "", ")", ";"], "File": "ARMFrameInfo", "Func": "getFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72505, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "bool", "FrameInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "return", "true", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["return", "(", "(", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", "->", "hasCalls", "(", ")", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";"], "File": "ARMFrameInfo", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72506, "Length": 84, "Cover_Rate": 0.9882352941176471} {"Template_token": ["", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "return", "true", ";"], "File": "ARMFrameInfo", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72507, "Length": 26, "Cover_Rate": 0.3058823529411765} {"Template_token": ["", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";"], "ground_truth": ["if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "/", "", ")", "return", "false", ";"], "File": "ARMFrameInfo", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72508, "Length": 28, "Cover_Rate": 0.4375} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFrameInfo", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72510, "Length": 91, "Cover_Rate": 0.7338709677419355} {"Template_token": ["", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "bool", "isVarArg", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ">", "", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "PopOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "unsigned", "LdrOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "unsigned", "FltOpc", "=", "", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "", ",", "isVarArg", ",", "true", ",", "&", "isArea3Register", ")", ";"], "ground_truth": ["emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PopOpc", ",", "LdrOpc", ",", "isVarArg", ",", "false", ",", "&", "isArea2Register", ")", ";"], "File": "ARMFrameInfo", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72512, "Length": 126, "Cover_Rate": 0.6596858638743456} {"Template_token": ["", "unsigned", "FltOpc", "=", "", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea1Register", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea2Register", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "", ",", "true", ",", "&", "isArea3Register", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFrameInfo", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72513, "Length": 62, "Cover_Rate": 0.3563218390804598} {"Template_token": ["", "auto", "Info", "=", "std", "::", "find_if", "(", "Insts", ".", "begin", "(", ")", ",", "Insts", ".", "end", "(", ")", ",", "[", "&", "]", "(", "InstInfo", "&", "Info", ")", "{", "return", "Info", ".", "I", "==", "I", ";", "}", ")", ";", "assert", "(", "Info", "!=", "Insts", ".", "end", "(", ")", "&&", "", ")", ";"], "ground_truth": ["Info", "->", "SPAdjust", "+=", "ExtraBytes", ";"], "File": "ARMFrameLowering (2)1", "Func": "addExtraBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72514, "Length": 57, "Cover_Rate": 0.8028169014084507} {"Template_token": ["", "void", "addInst", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SPAdjust", ",", "bool", "BeforeFPSet", "=", "false", ")", "{", "InstInfo", "Info", "=", "{", "I", ",", "SPAdjust", ",", "BeforeFPSet", "}", ";", "Insts", ".", "push_back", "(", "Info", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering (2)1", "Func": "addInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72515, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "void", "addInst", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SPAdjust", ",", "bool", "BeforeFPSet", "=", "false", ")", "{"], "ground_truth": ["InstInfo", "Info", "=", "{", "I", ",", "SPAdjust", ",", "BeforeFPSet", "}", ";"], "File": "ARMFrameLowering (2)1", "Func": "addInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72516, "Length": 28, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "bool", "Carry", "=", "(", "Value", "&", "", ")", ";", "Value", "=", "(", "(", "Value", "&", "", ")", ">>", "", ")", "+", "Carry", ";"], "ground_truth": ["if", "(", "Value", "&", "", ")", "Value", "=", "Value", "&", "", ";"], "File": "ARMFrameLowering (2)1", "Func": "alignToARMConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72518, "Length": 35, "Cover_Rate": 0.3211009174311927} {"Template_token": ["", "FrameLowering", "::", "FrameLowering", "(", "const", "Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "sti", ".", "getStackAlignment", "(", ")", ",", "", ",", "", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMFrameLowering (2)1", "Func": "ARMFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72519, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "FrameLowering", "::", "FrameLowering", "(", "const", "Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "sti", ".", "getStackAlignment", "(", ")", ",", "", ",", "", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMFrameLowering (2)1", "Func": "ARMFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72520, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "SpillAlignedNEONRegs", ")", "return", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "unsigned", "NumSpills", "=", "", ";", "for", "(", ";", "NumSpills", "<", "", ";", "++", "NumSpills", ")", "if", "(", "!", "SavedRegs", ".", "test", "(", "", "+", "NumSpills", ")", ")", "break", ";"], "ground_truth": ["if", "(", "NumSpills", "<", "", ")", "return", ";"], "File": "ARMFrameLowering (2)1", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72521, "Length": 132, "Cover_Rate": 0.7135135135135136} {"Template_token": ["", "int", "PIdx", "=", "Old", "->", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "Old", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "else", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMFrameLowering (2)1", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72523, "Length": 138, "Cover_Rate": 0.46} {"Template_token": ["", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SupReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ")", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", "*", "(", "NextReg", "-", "R4BaseReg", ")", ")", ")", ";"], "ground_truth": ["std", "::", "prev", "(", "MI", ")", "->", "addRegisterKilled", "(", "", ",", "TRI", ")", ";"], "File": "ARMFrameLowering (2)1", "Func": "emitAlignedDPRCS2Restores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72524, "Length": 193, "Cover_Rate": 0.35940409683426444} {"Template_token": ["", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "if", "(", "CanUseBFC", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "~", "AlignMask", ")", ")", ";", "}", "else", "if", "(", "AlignMask", "<=", "", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "AlignMask", ")", ")", ")", ";", "}", "else", "{", "assert", "(", "!", "MustBeSingleInstruction", "&&", "", "", "", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", "(", "", ",", "NrBitsToZero", ")", ")", ")", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", "(", "", ",", "NrBitsToZero", ")", ")", ")", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "ARMFrameLowering (2)1", "Func": "emitAligningInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72525, "Length": 213, "Cover_Rate": 0.5788043478260869} {"Template_token": ["", "void", "emitDefCFAOffsets", "(", "MachineModuleInfo", "&", "MMI", ",", "MachineBasicBlock", "&", "MBB", ",", "DebugLoc", "dl", ",", "const", "BaseInstrInfo", "&", "TII", ",", "bool", "HasFP", ")", "{", "unsigned", "CFAOffset", "=", "", ";", "for", "(", "auto", "&", "Info", ":", "Insts", ")", "{", "if", "(", "HasFP", "&&", "!", "Info", ".", "BeforeFPSet", ")", "return", ";"], "ground_truth": ["CFAOffset", "-=", "Info", ".", "SPAdjust", ";"], "File": "ARMFrameLowering (2)1", "Func": "emitDefCFAOffsets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72526, "Length": 54, "Cover_Rate": 0.4909090909090909} {"Template_token": ["", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";", "}", "else", "{", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "{", "--", "MBBI", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";"], "ground_truth": ["if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{"], "File": "ARMFrameLowering (2)1", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72527, "Length": 215, "Cover_Rate": 0.315712187958884} {"Template_token": ["", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", "&&", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";", "}", "else", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "Regs", ".", "clear", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "++", "MI", ";", "}"], "ground_truth": ["}"], "File": "ARMFrameLowering (2)1", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72528, "Length": 260, "Cover_Rate": 0.3869047619047619} {"Template_token": ["", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}"], "ground_truth": ["Regs", ".", "clear", "(", ")", ";"], "File": "ARMFrameLowering (2)1", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72530, "Length": 264, "Cover_Rate": 0.5581395348837209} {"Template_token": ["", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "", ")", ";"], "File": "ARMFrameLowering (2)1", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72531, "Length": 217, "Cover_Rate": 0.4587737843551797} {"Template_token": ["", "case", "", ":", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "return", "", ";", "default", ":", "break", ";", "}", "break", ";", "}", "}", "}", "return", "Limit", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering (2)1", "Func": "estimateRSStackSizeLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72532, "Length": 86, "Cover_Rate": 0.3161764705882353} {"Template_token": ["", "static", "unsigned", "GetFunctionSizeInBytes", "(", "const", "MachineFunction", "&", "MF", ",", "const", "BaseInstrInfo", "&", "TII", ")", "{", "unsigned", "FnSize", "=", "", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{"], "ground_truth": ["for", "(", "auto", "&", "MI", ":", "MBB", ")", "FnSize", "+=", "TII", ".", "GetInstSizeInBytes", "(", "&", "MI", ")", ";"], "File": "ARMFrameLowering (2)1", "Func": "GetFunctionSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72533, "Length": 47, "Cover_Rate": 0.9038461538461539} {"Template_token": ["", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "FnSize", "+=", "TII", ".", "GetInstSizeInBytes", "(", "&", "MI", ")", ";", "}"], "ground_truth": ["return", "FnSize", ";"], "File": "ARMFrameLowering (2)1", "Func": "GetFunctionSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72534, "Length": 31, "Cover_Rate": 0.5961538461538461} {"Template_token": ["", "bool", "FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "STI", ".", "isTargetIOS", "(", ")", "||", "STI", ".", "isTargetWatchOS", "(", ")", ")", "return", "true", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["return", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", "->", "hasCalls", "(", ")", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";"], "File": "ARMFrameLowering (2)1", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72536, "Length": 98, "Cover_Rate": 0.98989898989899} {"Template_token": ["", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMFrameLowering (2)1", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72537, "Length": 64, "Cover_Rate": 0.423841059602649} {"Template_token": ["", "bool", "FrameLowering", "::", "noFramePointerElim", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "TargetFrameLowering", "::", "noFramePointerElim", "(", "MF", ")", "||", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "useFastISel", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering (2)1", "Func": "noFramePointerElim", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72539, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isFixed", "=", "MFI", "->", "isFixedObjectIndex", "(", "FI", ")", ";", "FrameReg", "=", "", ";", "Offset", "+=", "SPAdj", ";", "bool", "hasMovingSP", "=", "!", "hasReservedCallFrame", "(", "MF", ")", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "isFixed", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "Offset", "=", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "}", "return", "Offset", ";", "}", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "hasMovingSP", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";"], "ground_truth": ["return", "FPOffset", ";"], "File": "ARMFrameLowering (2)1", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72540, "Length": 140, "Cover_Rate": 0.34739454094292804} {"Template_token": ["", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "FI", ")", "+", "MFI", "->", "getStackSize", "(", ")", ";", "int", "FPOffset", "=", "Offset", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";", "bool", "isFixed", "=", "MFI", "->", "isFixedObjectIndex", "(", "FI", ")", ";", "FrameReg", "=", "", ";", "Offset", "+=", "SPAdj", ";", "bool", "hasMovingSP", "=", "!", "hasReservedCallFrame", "(", "MF", ")", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "isFixed", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "Offset", "=", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "}", "return", "Offset", ";", "}", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "hasMovingSP", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "}", "else", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "Offset", ">=", "", "&&", "(", "Offset", "&", "", ")", "==", "", "&&", "Offset", "<=", "", ")", "return", "Offset", ";", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "if", "(", "Offset", ">", "(", "FPOffset", "<", "", "?", "-", "FPOffset", ":", "FPOffset", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}"], "ground_truth": ["}"], "File": "ARMFrameLowering (2)1", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72541, "Length": 310, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "static", "int", "sizeOfSPAdjustment", "(", "const", "MachineInstr", "*", "MI", ")", "{", "int", "RegSize", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "RegSize", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "RegSize", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "return", "", ";"], "ground_truth": ["default", ":"], "File": "ARMFrameLowering (2)1", "Func": "sizeOfSPAdjustment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72542, "Length": 54, "Cover_Rate": 0.5242718446601942} {"Template_token": ["", "static", "bool", "WindowsRequiresStackProbe", "(", "const", "MachineFunction", "&", "MF", ",", "size_t", "StackSizeInBytes", ")", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";"], "ground_truth": ["unsigned", "StackProbeSize", "=", "(", "MFI", "->", "getStackProtectorIndex", "(", ")", ">", "", ")", "?", "", ":", "", ";"], "File": "ARMFrameLowering (2)1", "Func": "WindowsRequiresStackProbe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72543, "Length": 52, "Cover_Rate": 0.611764705882353} {"Template_token": ["", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "", ")", "return", ";", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "RegInfo", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "NumSpills", "=", "", ";", "for", "(", ";", "NumSpills", "<", "", ";", "++", "NumSpills", ")", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "", "+", "NumSpills", ")", ")", "break", ";", "if", "(", "NumSpills", "<", "", ")", "return", ";", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "setNumAlignedDPRCS2Regs", "(", "NumSpills", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering (2)", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72546, "Length": 128, "Cover_Rate": 0.6124401913875598} {"Template_token": ["", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addFrameIndex", "(", "D8SpillFI", ")", ".", "addImm", "(", "", ")", ")", ")", ";", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";"], "ground_truth": ["NextReg", "+=", "", ";"], "File": "ARMFrameLowering (2)", "Func": "emitAlignedDPRCS2Restores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72547, "Length": 203, "Cover_Rate": 0.38666666666666666} {"Template_token": ["", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", "*", "NumAlignedDPRCS2Regs", ")", ")", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "MaxAlign", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getMaxAlignment", "(", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "MaxAlign", "-", "", ")", ")", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "MIB", "=", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "!", "isThumb", ")", "AddDefaultCC", "(", "MIB", ")", ";", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{"], "ground_truth": ["unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";"], "File": "ARMFrameLowering (2)", "Func": "emitAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72548, "Length": 357, "Cover_Rate": 0.4779116465863454} {"Template_token": ["", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "if", "(", "RetOpcode", "==", "", ")", "{", "unsigned", "TCOpcode", "=", "STI", ".", "isThumb", "(", ")", "?", "(", "STI", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ")", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "MachineInstr", "*", "NewMI", "=", "std", "::", "prev", "(", "MBBI", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "NewMI", "->", "addOperand", "(", "MBBI", "->", "getOperand", "(", "i", ")", ")", ";"], "File": "ARMFrameLowering (2)", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72549, "Length": 300, "Cover_Rate": 0.3191489361702128} {"Template_token": ["", "bool", "isTailCall", "=", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ";", "bool", "isInterrupt", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetMachO", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";"], "ground_truth": ["LastReg", "=", "Reg", ";"], "File": "ARMFrameLowering (2)", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72550, "Length": 176, "Cover_Rate": 0.30662020905923343} {"Template_token": ["", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetMachO", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{"], "File": "ARMFrameLowering (2)", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72553, "Length": 178, "Cover_Rate": 0.3723849372384937} {"Template_token": ["", "void", "FrameLowering", "::", "emitPushInst", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "unsigned", "StmOpc", ",", "unsigned", "StrOpc", ",", "bool", "NoGap", ",", "bool", "(", "*", "Func", ")", "(", "unsigned", ",", "bool", ")", ",", "unsigned", "NumAlignedDPRCS2Regs", ",", "unsigned", "MIFlags", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetMachO", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "", ")", "{"], "ground_truth": ["if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";"], "File": "ARMFrameLowering (2)", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72554, "Length": 232, "Cover_Rate": 0.48535564853556484} {"Template_token": ["", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SrcReg", ",", "NumBytes", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MIFlags", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SrcReg", ",", "NumBytes", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering (2)", "Func": "emitRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72555, "Length": 52, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "static", "void", "emitRegPlusImmediate", "(", "bool", "is", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "const", "BaseInstrInfo", "&", "TII", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "int", "NumBytes", ",", "unsigned", "MIFlags", "=", "MachineInstr", "::", "NoFlags", ",", "", "Pred", "=", "", ",", "unsigned", "PredReg", "=", "", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SrcReg", ",", "NumBytes", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MIFlags", ")", ";"], "ground_truth": ["else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SrcReg", ",", "NumBytes", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MIFlags", ")", ";"], "File": "ARMFrameLowering (2)", "Func": "emitRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72556, "Length": 103, "Cover_Rate": 0.9537037037037037} {"Template_token": ["", "emitRegPlusImmediate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "", ",", "", ",", "NumBytes", ",", "MIFlags", ",", "Pred", ",", "PredReg", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering (2)", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72557, "Length": 26, "Cover_Rate": 0.325} {"Template_token": ["", "bool", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "ARMFrameLowering (2)", "Func": "enableShrinkWrapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72559, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "E", ";", "++", "BB", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "BB", "->", "begin", "(", ")", ",", "E", "=", "BB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "I", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";", "break", ";", "}", "switch", "(", "I", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "{", "case", "", ":", "case", "", ":", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";"], "File": "ARMFrameLowering (2)", "Func": "estimateRSStackSizeLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72560, "Length": 230, "Cover_Rate": 0.7371794871794872} {"Template_token": ["", "unsigned", "FrameReg", ";"], "ground_truth": ["return", "getFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ")", ";"], "File": "ARMFrameLowering (2)", "Func": "getFrameIndexOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72561, "Length": 13, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "return", "getFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering (2)", "Func": "getFrameIndexOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72562, "Length": 11, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "return", "ResolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering (2)", "Func": "getFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72563, "Length": 13, "Cover_Rate": 0.40625} {"Template_token": ["", "bool", "FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "STI", ".", "isTargetIOS", "(", ")", ")", "return", "true", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", "->", "hasCalls", "(", ")", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering (2)", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72565, "Length": 93, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "/", "", ")", "return", "false", ";"], "ground_truth": ["return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "ARMFrameLowering (2)", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72566, "Length": 31, "Cover_Rate": 0.484375} {"Template_token": ["", "if", "(", "isPopOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering (2)", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72567, "Length": 60, "Cover_Rate": 0.3973509933774834} {"Template_token": ["", "if", "(", "isPopOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFrameLowering (2)", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72568, "Length": 59, "Cover_Rate": 0.39072847682119205} {"Template_token": ["", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "}", "return", "Offset", ";", "}", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "hasMovingSP", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "}", "else", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "Offset", ">=", "", "&&", "(", "Offset", "&", "", ")", "==", "", "&&", "Offset", "<=", "", ")", "return", "Offset", ";", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";"], "ground_truth": ["return", "FPOffset", ";"], "File": "ARMFrameLowering (2)", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72570, "Length": 185, "Cover_Rate": 0.45905707196029777} {"Template_token": ["", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "hasMovingSP", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "}", "else", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "Offset", ">=", "", "&&", "(", "Offset", "&", "", ")", "==", "", "&&", "Offset", "<=", "", ")", "return", "Offset", ";", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "if", "(", "Offset", ">", "(", "FPOffset", "<", "", "?", "-", "FPOffset", ":", "FPOffset", ")", ")", "{"], "ground_truth": ["FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";"], "File": "ARMFrameLowering (2)", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72571, "Length": 181, "Cover_Rate": 0.4491315136476427} {"Template_token": ["", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "", ",", "isVarArg", ",", "true", ",", "&", "isArea3Register", ",", "NumAlignedDPRCS2Regs", ")", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PopOpc", ",", "LdrOpc", ",", "isVarArg", ",", "false", ",", "&", "isArea2Register", ",", "", ")", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PopOpc", ",", "LdrOpc", ",", "isVarArg", ",", "false", ",", "&", "isArea1Register", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFrameLowering (2)", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72572, "Length": 69, "Cover_Rate": 0.32242990654205606} {"Template_token": ["", "static", "int", "sizeOfSPAdjustment", "(", "const", "MachineInstr", "*", "MI", ")", "{", "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", ";", "int", "count", "=", "", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "count", "+=", "", ";", "return", "count", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering (2)", "Func": "sizeOfSPAdjustment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72573, "Length": 54, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", ";", "int", "count", "=", "", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "count", "+=", "", ";"], "ground_truth": ["return", "count", ";"], "File": "ARMFrameLowering (2)", "Func": "sizeOfSPAdjustment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72574, "Length": 43, "Cover_Rate": 0.7678571428571429} {"Template_token": ["", "static", "MachineBasicBlock", "::", "iterator", "skipAlignedDPRCS2Spills", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "NumAlignedDPRCS2Regs", ")", "{", "++", "MI", ";", "++", "MI", ";", "++", "MI", ";", "assert", "(", "MI", "->", "mayStore", "(", ")", "&&", "", ")", ";", "switch", "(", "NumAlignedDPRCS2Regs", ")", "{", "case", "", ":", "++", "MI", ";", "assert", "(", "MI", "->", "mayStore", "(", ")", "&&", "", ")", ";", "default", ":"], "ground_truth": ["++", "MI", ";"], "File": "ARMFrameLowering (2)", "Func": "skipAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72575, "Length": 62, "Cover_Rate": 0.5961538461538461} {"Template_token": ["", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea2Register", ",", "", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "", ",", "true", ",", "&", "isArea3Register", ",", "NumAlignedDPRCS2Regs", ",", "MachineInstr", "::", "FrameSetup", ")", ";"], "ground_truth": ["if", "(", "NumAlignedDPRCS2Regs", ")", "emitAlignedDPRCS2Spills", "(", "MBB", ",", "MI", ",", "NumAlignedDPRCS2Regs", ",", "CSI", ",", "TRI", ")", ";"], "File": "ARMFrameLowering (2)", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72576, "Length": 65, "Cover_Rate": 0.31100478468899523} {"Template_token": ["", "void", "addExtraBytes", "(", "const", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ExtraBytes", ")", "{"], "ground_truth": ["auto", "Info", "=", "llvm", "::", "find_if", "(", "Insts", ",", "[", "&", "]", "(", "InstInfo", "&", "Info", ")", "{", "return", "Info", ".", "I", "==", "I", ";", "}", ")", ";"], "File": "ARMFrameLowering100", "Func": "addExtraBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72577, "Length": 41, "Cover_Rate": 0.6721311475409836} {"Template_token": ["", "FrameLowering", "::", "FrameLowering", "(", "const", "Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "sti", ".", "getStackAlignment", "(", ")", ",", "", ",", "Align", "(", "", ")", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "ARMFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72580, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "FrameLowering", "::", "FrameLowering", "(", "const", "Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "sti", ".", "getStackAlignment", "(", ")", ",", "", ",", "Align", "(", "", ")", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "ARMFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72581, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "FrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isCmseNSEntryFunction", "(", ")", ")", "{"], "ground_truth": ["CSI", ".", "emplace_back", "(", "", ")", ";"], "File": "ARMFrameLowering100", "Func": "assignCalleeSavedSpillSlots", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72582, "Length": 54, "Cover_Rate": 0.31952662721893493} {"Template_token": ["", "CSI", ".", "insert", "(", "find_if", "(", "CSI", ",", "[", "=", "]", "(", "const", "auto", "&", "CS", ")", "{", "unsigned", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "return", "Reg", "==", "", "||", "Reg", "==", "", "||", "Reg", "==", "", "||", "Reg", "==", "", "||", "", ".", "contains", "(", "Reg", ")", ";", "}", ")", ",", "CalleeSavedInfo", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "assignCalleeSavedSpillSlots", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72583, "Length": 61, "Cover_Rate": 0.3609467455621302} {"Template_token": ["", "if", "(", "!", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlign", "(", ")", ">=", "Align", "(", "", ")", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";"], "ground_truth": ["unsigned", "NumSpills", "=", "", ";"], "File": "ARMFrameLowering100", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72586, "Length": 79, "Cover_Rate": 0.42021276595744683} {"Template_token": ["", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlign", "(", ")", ">=", "Align", "(", "", ")", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "unsigned", "NumSpills", "=", "", ";", "for", "(", ";", "NumSpills", "<", "", ";", "++", "NumSpills", ")", "if", "(", "!", "SavedRegs", ".", "test", "(", "", "+", "NumSpills", ")", ")", "break", ";"], "ground_truth": ["if", "(", "NumSpills", "<", "", ")", "return", ";"], "File": "ARMFrameLowering100", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72587, "Length": 128, "Cover_Rate": 0.6808510638297872} {"Template_token": ["", "int", "PIdx", "=", "I", "->", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "I", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "TII", ".", "getFramePred", "(", "*", "I", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "if", "(", "IsDestroy", "&&", "CalleePopAmount", "!=", "-", "", ")", "return", "MBB", ".", "erase", "(", "I", ")", ";", "unsigned", "Amount", "=", "TII", ".", "getFrameSize", "(", "*", "I", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "Amount", "=", "alignSPAdjust", "(", "Amount", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "}", "}", "else", "if", "(", "CalleePopAmount", "!=", "-", "", ")", "{", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "CalleePopAmount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72589, "Length": 206, "Cover_Rate": 0.5770308123249299} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "DebugLoc", "dl", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ";", "unsigned", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "int", "PIdx", "=", "I", "->", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "I", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "TII", ".", "getFramePred", "(", "*", "I", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "if", "(", "IsDestroy", "&&", "CalleePopAmount", "!=", "-", "", ")", "return", "MBB", ".", "erase", "(", "I", ")", ";", "unsigned", "Amount", "=", "TII", ".", "getFrameSize", "(", "*", "I", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "Amount", "=", "alignSPAdjust", "(", "Amount", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72590, "Length": 253, "Cover_Rate": 0.7086834733893558} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", "(", "", ",", "NrBitsToZero", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", "(", "", ",", "NrBitsToZero", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "}", "}", "else", "{", "assert", "(", "CanUseBFC", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "~", "AlignMask", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMFrameLowering100", "Func": "emitAligningInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72591, "Length": 154, "Cover_Rate": 0.3657957244655582} {"Template_token": ["", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "if", "(", "CanUseBFC", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "~", "AlignMask", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "AlignMask", "<=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "AlignMask", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "!", "MustBeSingleInstruction", "&&", "", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", "(", "", ",", "NrBitsToZero", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", "(", "", ",", "NrBitsToZero", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "emitAligningInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72592, "Length": 230, "Cover_Rate": 0.5463182897862233} {"Template_token": ["", "void", "emitDefCFAOffsets", "(", "MachineBasicBlock", "&", "MBB", ",", "const", "DebugLoc", "&", "dl", ",", "const", "BaseInstrInfo", "&", "TII", ",", "bool", "HasFP", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "CFAOffset", "=", "", ";", "for", "(", "auto", "&", "Info", ":", "Insts", ")", "{", "if", "(", "HasFP", "&&", "!", "Info", ".", "BeforeFPSet", ")", "return", ";", "CFAOffset", "+=", "Info", ".", "SPAdjust", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "Info", ".", "I", ")", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "ARMFrameLowering100", "Func": "emitDefCFAOffsets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72593, "Length": 117, "Cover_Rate": 0.9831932773109243} {"Template_token": ["", "void", "emitDefCFAOffsets", "(", "MachineBasicBlock", "&", "MBB", ",", "const", "DebugLoc", "&", "dl", ",", "const", "BaseInstrInfo", "&", "TII", ",", "bool", "HasFP", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "CFAOffset", "=", "", ";", "for", "(", "auto", "&", "Info", ":", "Insts", ")", "{", "if", "(", "HasFP", "&&", "!", "Info", ".", "BeforeFPSet", ")", "return", ";", "CFAOffset", "+=", "Info", ".", "SPAdjust", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "Info", ".", "I", ")", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "emitDefCFAOffsets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72594, "Length": 119, "Cover_Rate": 1.0} {"Template_token": ["", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "Info", ".", "setRestored", "(", "false", ")", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";"], "ground_truth": ["if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{"], "File": "ARMFrameLowering100", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72596, "Length": 305, "Cover_Rate": 0.3895274584929757} {"Template_token": ["", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "CalleeSavedInfo", "&", "Info", "=", "CSI", "[", "i", "-", "", "]", ";", "unsigned", "Reg", "=", "Info", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "!", "isCmseEntry", "&&", "!", "isTrap", "&&", "AFI", "->", "getArgumentStackToRestore", "(", ")", "==", "", "&&", "STI", ".", "hasV5TOps", "(", ")", "&&", "MBB", ".", "succ_empty", "(", ")", "&&", "!", "hasPAC", ")", "{", "Reg", "=", "", ";", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "Info", ".", "setRestored", "(", "false", ")", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";"], "ground_truth": ["}", "else", "MIB", ".", "addImm", "(", "", ")", ";"], "File": "ARMFrameLowering100", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72597, "Length": 478, "Cover_Rate": 0.6104725415070242} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "STI", ".", "getRegisterInfo", "(", ")", ";", "DebugLoc", "DL", ";", "using", "RegAndKill", "=", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ";", "SmallVector", "<", "RegAndKill", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "isLiveIn", "=", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "isLiveIn", "&&", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "!", "isLiveIn", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";"], "ground_truth": ["llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "const", "RegAndKill", "&", "LHS", ",", "const", "RegAndKill", "&", "RHS", ")", "{"], "File": "ARMFrameLowering100", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72598, "Length": 236, "Cover_Rate": 0.44696969696969696} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "STI", ".", "getRegisterInfo", "(", ")", ";", "DebugLoc", "DL", ";", "using", "RegAndKill", "=", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ";", "SmallVector", "<", "RegAndKill", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "isLiveIn", "=", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "isLiveIn", "&&", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "!", "isLiveIn", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "const", "RegAndKill", "&", "LHS", ",", "const", "RegAndKill", "&", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ".", "first", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ".", "first", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "Regs", ".", "clear", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "begin", "(", ")", ")", "--", "MI", ";", "}"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72599, "Length": 464, "Cover_Rate": 0.8787878787878788} {"Template_token": ["", "static", "void", "emitRegPlusImmediate", "(", "bool", "is", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "const", "BaseInstrInfo", "&", "TII", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "int", "NumBytes", ",", "unsigned", "MIFlags", "=", "MachineInstr", "::", "NoFlags", ",", "", "Pred", "=", "", ",", "unsigned", "PredReg", "=", "", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SrcReg", ",", "NumBytes", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MIFlags", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SrcReg", ",", "NumBytes", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "emitRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72600, "Length": 106, "Cover_Rate": 0.9636363636363636} {"Template_token": ["", "static", "void", "emitRegPlusImmediate", "(", "bool", "is", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "const", "BaseInstrInfo", "&", "TII", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "int", "NumBytes", ",", "unsigned", "MIFlags", "=", "MachineInstr", "::", "NoFlags", ",", "", "Pred", "=", "", ",", "unsigned", "PredReg", "=", "", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SrcReg", ",", "NumBytes", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MIFlags", ")", ";"], "ground_truth": ["else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SrcReg", ",", "NumBytes", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MIFlags", ")", ";"], "File": "ARMFrameLowering100", "Func": "emitRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72601, "Length": 105, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "static", "void", "emitSPUpdate", "(", "bool", "is", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "const", "BaseInstrInfo", "&", "TII", ",", "int", "NumBytes", ",", "unsigned", "MIFlags", "=", "MachineInstr", "::", "NoFlags", ",", "", "Pred", "=", "", ",", "unsigned", "PredReg", "=", "", ")", "{", "emitRegPlusImmediate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "", ",", "", ",", "NumBytes", ",", "MIFlags", ",", "Pred", ",", "PredReg", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72602, "Length": 74, "Cover_Rate": 0.9024390243902439} {"Template_token": ["", "emitRegPlusImmediate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "", ",", "", ",", "NumBytes", ",", "MIFlags", ",", "Pred", ",", "PredReg", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72603, "Length": 26, "Cover_Rate": 0.3170731707317073} {"Template_token": ["", "assert", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoReturn", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", "&&", "!", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "UWTable", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "enableCalleeSaveSkip", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72604, "Length": 47, "Cover_Rate": 0.7966101694915254} {"Template_token": ["", "if", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isCmseNSEntryFunction", "(", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "shouldSignReturnAddress", "(", "false", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "enableShrinkWrapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72605, "Length": 47, "Cover_Rate": 0.7966101694915254} {"Template_token": ["", "bool", "FrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["if", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isCmseNSEntryFunction", "(", ")", ")", "return", "false", ";"], "File": "ARMFrameLowering100", "Func": "enableShrinkWrapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72606, "Length": 36, "Cover_Rate": 0.6101694915254238} {"Template_token": ["", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "for", "(", "auto", "&", "Table", ":", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ")", "FnSize", "+=", "Table", ".", "MBBs", ".", "size", "(", ")", "*", "", ";", "FnSize", "+=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ".", "size", "(", ")", "*", "", ";", "return", "FnSize", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "EstimateFunctionSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72607, "Length": 58, "Cover_Rate": 0.5523809523809524} {"Template_token": ["", "}"], "ground_truth": ["if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "for", "(", "auto", "&", "Table", ":", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ")", "FnSize", "+=", "Table", ".", "MBBs", ".", "size", "(", ")", "*", "", ";"], "File": "ARMFrameLowering100", "Func": "EstimateFunctionSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72608, "Length": 37, "Cover_Rate": 0.3523809523809524} {"Template_token": ["", "bool", "IsTailCallReturn", "=", "false", ";", "if", "(", "MBB", ".", "end", "(", ")", "!=", "MBBI", ")", "{", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "IsTailCallReturn", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "}"], "ground_truth": ["FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "File": "ARMFrameLowering100", "Func": "getArgumentStackToRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72609, "Length": 49, "Cover_Rate": 0.4016393442622951} {"Template_token": ["", "static", "const", "SpillSlot", "FixedSpillOffsets", "[", "]", "=", "{", "{", "", ",", "-", "", "}", "}", ";", "NumEntries", "=", "array_lengthof", "(", "FixedSpillOffsets", ")", ";", "return", "FixedSpillOffsets", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "getCalleeSavedSpillSlots", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72610, "Length": 27, "Cover_Rate": 0.6136363636363636} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getPreservesR0", "(", ")", ")", "SavedRegs", ".", "set", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "getCalleeSaves", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72612, "Length": 30, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "StackOffset", "FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{"], "ground_truth": ["return", "StackOffset", "::", "getFixed", "(", "ResolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ",", "", ")", ")", ";"], "File": "ARMFrameLowering100", "Func": "getFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72613, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "static", "int", "getMaxFPOffset", "(", "const", "Subtarget", "&", "STI", ",", "const", "FunctionInfo", "&", "AFI", ")", "{", "if", "(", "AFI", ".", "isThumb1OnlyFunction", "(", ")", ")", "return", "-", "AFI", ".", "getArgRegsSaveSize", "(", ")", "-", "(", "", "*", "", ")", ";", "int", "FPCXTSaveSize", "=", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "AFI", ".", "isCmseNSEntryFunction", "(", ")", ")", "?", "", ":", "", ";", "return", "-", "FPCXTSaveSize", "-", "AFI", ".", "getArgRegsSaveSize", "(", ")", "-", "(", "", "*", "", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "getMaxFPOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72615, "Length": 75, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")", "return", "true", ";", "return", "(", "RegInfo", "->", "hasStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72616, "Length": 41, "Cover_Rate": 0.5189873417721519} {"Template_token": ["", "bool", "FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "MFI", ".", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "/", "", ")", "return", "false", ";"], "ground_truth": ["return", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", ";"], "File": "ARMFrameLowering100", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72618, "Length": 59, "Cover_Rate": 0.9833333333333333} {"Template_token": ["", "bool", "FrameLowering", "::", "keepFramePointer", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "useFastISel", "(", ")", ";"], "File": "ARMFrameLowering100", "Func": "keepFramePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72619, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "}", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "if", "(", "Offset", ">=", "", "&&", "(", "Offset", "&", "", ")", "==", "", "&&", "Offset", "<=", "", ")", "return", "Offset", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "if", "(", "Offset", ">", "(", "FPOffset", "<", "", "?", "-", "FPOffset", ":", "FPOffset", ")", ")", "{"], "ground_truth": ["FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";"], "File": "ARMFrameLowering100", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72621, "Length": 144, "Cover_Rate": 0.3436754176610978} {"Template_token": ["", "unsigned", "FltOpc", "=", "", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "", ",", "isVarArg", ",", "true", ",", "&", "isArea3Register", ",", "NumAlignedDPRCS2Regs", ")", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PopOpc", ",", "LdrOpc", ",", "isVarArg", ",", "false", ",", "&", "isArea2Register", ",", "", ")", ";"], "ground_truth": ["emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PopOpc", ",", "LdrOpc", ",", "isVarArg", ",", "false", ",", "&", "isArea1Register", ",", "", ")", ";"], "File": "ARMFrameLowering100", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72622, "Length": 71, "Cover_Rate": 0.3380952380952381} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "}", "int", "count", "=", "", ";", "for", "(", "int", "i", "=", "MI", ".", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "count", "+=", "RegSize", ";"], "ground_truth": ["return", "count", ";"], "File": "ARMFrameLowering100", "Func": "sizeOfSPAdjustment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72623, "Length": 38, "Cover_Rate": 0.36893203883495146} {"Template_token": ["", "static", "MachineBasicBlock", "::", "iterator", "skipAlignedDPRCS2Spills", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "NumAlignedDPRCS2Regs", ")", "{", "++", "MI", ";", "++", "MI", ";", "++", "MI", ";"], "ground_truth": ["assert", "(", "MI", "->", "mayStore", "(", ")", "&&", "", ")", ";"], "File": "ARMFrameLowering100", "Func": "skipAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72624, "Length": 35, "Cover_Rate": 0.32407407407407407} {"Template_token": ["", "if", "(", "llvm", "::", "any_of", "(", "CSI", ",", "[", "]", "(", "const", "CalleeSavedInfo", "&", "C", ")", "{", "return", "C", ".", "getReg", "(", ")", "==", "", ";", "}", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DebugLoc", "(", ")", ",", "STI", ".", "getInstrInfo", "(", ")", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea1Register", ",", "", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea2Register", ",", "", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "", ",", "true", ",", "&", "isArea3Register", ",", "NumAlignedDPRCS2Regs", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NumAlignedDPRCS2Regs", ")", "emitAlignedDPRCS2Spills", "(", "MBB", ",", "MI", ",", "NumAlignedDPRCS2Regs", ",", "CSI", ",", "TRI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72625, "Length": 167, "Cover_Rate": 0.5060606060606061} {"Template_token": ["", "static", "bool", "WindowsRequiresStackProbe", "(", "const", "MachineFunction", "&", "MF", ",", "size_t", "StackSizeInBytes", ")", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackProbeSize", "=", "(", "MFI", ".", "getStackProtectorIndex", "(", ")", ">", "", ")", "?", "", ":", "", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ".", "getAsInteger", "(", "", ",", "StackProbeSize", ")", ";"], "ground_truth": ["return", "(", "StackSizeInBytes", ">=", "StackProbeSize", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "", ")", ";"], "File": "ARMFrameLowering100", "Func": "WindowsRequiresStackProbe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72626, "Length": 94, "Cover_Rate": 0.9894736842105263} {"Template_token": ["", "if", "(", "!", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "unsigned", "NumSpills", "=", "", ";", "for", "(", ";", "NumSpills", "<", "", ";", "++", "NumSpills", ")", "if", "(", "!", "SavedRegs", ".", "test", "(", "", "+", "NumSpills", ")", ")", "break", ";", "if", "(", "NumSpills", "<", "", ")", "return", ";", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "setNumAlignedDPRCS2Regs", "(", "NumSpills", ")", ";", "SavedRegs", ".", "set", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering101", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72628, "Length": 87, "Cover_Rate": 0.4702702702702703} {"Template_token": ["", "unsigned", "PredReg", "=", "TII", ".", "getFramePred", "(", "Old", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMFrameLowering101", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72629, "Length": 85, "Cover_Rate": 0.30141843971631205} {"Template_token": ["", "static", "void", "emitAlignedDPRCS2Restores", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "NumAlignedDPRCS2Regs", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "!=", "MBB", ".", "end", "(", ")", "?", "MI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "int", "D8SpillFI", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "CSI", "[", "i", "]", ".", "getReg", "(", ")", "==", "", ")", "{", "D8SpillFI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "break", ";", "}", "bool", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addFrameIndex", "(", "D8SpillFI", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering101", "Func": "emitAlignedDPRCS2Restores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72630, "Length": 396, "Cover_Rate": 0.6875} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", "*", "NumAlignedDPRCS2Regs", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "unsigned", "MaxAlign", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getMaxAlignment", "(", ")", ";", "emitAligningInstructions", "(", "MF", ",", "AFI", ",", "TII", ",", "MBB", ",", "MI", ",", "DL", ",", "", ",", "MaxAlign", ",", "true", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "isThumb", ")", "MIB", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}"], "ground_truth": ["if", "(", "NumAlignedDPRCS2Regs", ")", "{"], "File": "ARMFrameLowering101", "Func": "emitAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72631, "Length": 405, "Cover_Rate": 0.5239327296248383} {"Template_token": ["", "assert", "(", "!", "MustBeSingleInstruction", "&&", "", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", "(", "", ",", "NrBitsToZero", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", "(", "", ",", "NrBitsToZero", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "}", "}", "else", "{", "assert", "(", "CanUseBFC", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "~", "AlignMask", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMFrameLowering101", "Func": "emitAligningInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72632, "Length": 166, "Cover_Rate": 0.3980815347721823} {"Template_token": ["", "}", "else", "if", "(", "AlignMask", "<=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "AlignMask", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "!", "MustBeSingleInstruction", "&&", "", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", "(", "", ",", "NrBitsToZero", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", "(", "", ",", "NrBitsToZero", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "}", "}", "else", "{"], "ground_truth": ["assert", "(", "CanUseBFC", ")", ";"], "File": "ARMFrameLowering101", "Func": "emitAligningInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72633, "Length": 182, "Cover_Rate": 0.4364508393285372} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "CFAOffset", "=", "", ";", "for", "(", "auto", "&", "Info", ":", "Insts", ")", "{", "if", "(", "HasFP", "&&", "!", "Info", ".", "BeforeFPSet", ")", "return", ";", "CFAOffset", "-=", "Info", ".", "SPAdjust", ";"], "ground_truth": ["unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";"], "File": "ARMFrameLowering101", "Func": "emitDefCFAOffsets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72634, "Length": 59, "Cover_Rate": 0.4957983193277311} {"Template_token": ["", "for", "(", "auto", "&", "Info", ":", "Insts", ")", "{", "if", "(", "HasFP", "&&", "!", "Info", ".", "BeforeFPSet", ")", "return", ";", "CFAOffset", "-=", "Info", ".", "SPAdjust", ";"], "ground_truth": ["unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";"], "File": "ARMFrameLowering101", "Func": "emitDefCFAOffsets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72635, "Length": 43, "Cover_Rate": 0.36134453781512604} {"Template_token": ["", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "ArgRegsSaveSize", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", ".", "getStackSize", "(", ")", ";", "Register", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";", "}", "else", "{", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "{", "--", "MBBI", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "*", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}"], "ground_truth": ["NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";"], "File": "ARMFrameLowering101", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72636, "Length": 263, "Cover_Rate": 0.3693820224719101} {"Template_token": ["", "}", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "CalleeSavedInfo", "&", "Info", "=", "CSI", "[", "i", "-", "", "]", ";", "unsigned", "Reg", "=", "Info", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "!", "isTrap", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "Reg", "=", "", ";", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "Info", ".", "setRestored", "(", "false", ")", ";", "}", "else", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "}"], "ground_truth": ["MI", "=", "MIB", ";"], "File": "ARMFrameLowering101", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72637, "Length": 368, "Cover_Rate": 0.49132176234979974} {"Template_token": ["", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "isLiveIn", "=", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "isLiveIn", "&&", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "!", "isLiveIn", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "const", "RegAndKill", "&", "LHS", ",", "const", "RegAndKill", "&", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ".", "first", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ".", "first", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}"], "ground_truth": ["Regs", ".", "clear", "(", ")", ";"], "File": "ARMFrameLowering101", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72639, "Length": 322, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "using", "RegAndKill", "=", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ";", "SmallVector", "<", "RegAndKill", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "isLiveIn", "=", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "isLiveIn", "&&", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";"], "ground_truth": ["Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "!", "isLiveIn", ")", ")", ";"], "File": "ARMFrameLowering101", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72640, "Length": 173, "Cover_Rate": 0.325187969924812} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "", ")", "-", "", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "continue", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";", "break", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "break", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "const", "TargetRegisterClass", "*", "RegClass", "=", "TII", ".", "getRegClass", "(", "MCID", ",", "i", ",", "TRI", ",", "MF", ")", ";", "if", "(", "RegClass", "&&", "!", "RegClass", "->", "contains", "(", "", ")", ")", "HasNonSPFrameIndex", "=", "true", ";", "switch", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "{", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";"], "File": "ARMFrameLowering101", "Func": "estimateRSStackSizeLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72641, "Length": 271, "Cover_Rate": 0.5132575757575758} {"Template_token": ["", "if", "(", "AFI", ".", "isThumb1OnlyFunction", "(", ")", ")", "return", "-", "AFI", ".", "getArgRegsSaveSize", "(", ")", "-", "(", "", "*", "", ")", ";"], "ground_truth": ["return", "-", "AFI", ".", "getArgRegsSaveSize", "(", ")", "-", "(", "", "*", "", ")", ";"], "File": "ARMFrameLowering101", "Func": "getMaxFPOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72642, "Length": 36, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "bool", "FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")", "return", "true", ";"], "File": "ARMFrameLowering101", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72643, "Length": 56, "Cover_Rate": 0.7088607594936709} {"Template_token": ["", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")", "return", "true", ";"], "ground_truth": ["return", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", ")", ";"], "File": "ARMFrameLowering101", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72644, "Length": 40, "Cover_Rate": 0.5063291139240507} {"Template_token": ["", "for", "(", "int", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "isCalleeSavedRegister", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "true", ";"], "File": "ARMFrameLowering101", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72645, "Length": 108, "Cover_Rate": 0.7152317880794702} {"Template_token": ["", "}", "if", "(", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "isCalleeSavedRegister", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMFrameLowering101", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72646, "Length": 64, "Cover_Rate": 0.423841059602649} {"Template_token": ["", "}", "return", "Offset", ";", "}", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "hasMovingSP", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "}", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "if", "(", "Offset", ">=", "", "&&", "(", "Offset", "&", "", ")", "==", "", "&&", "Offset", "<=", "", ")", "return", "Offset", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "if", "(", "Offset", ">", "(", "FPOffset", "<", "", "?", "-", "FPOffset", ":", "FPOffset", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "{"], "ground_truth": ["FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";"], "File": "ARMFrameLowering101", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72647, "Length": 215, "Cover_Rate": 0.513126491646778} {"Template_token": ["", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "bool", "isVarArg", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ">", "", ";", "unsigned", "NumAlignedDPRCS2Regs", "=", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ";"], "ground_truth": ["if", "(", "NumAlignedDPRCS2Regs", ")", "emitAlignedDPRCS2Restores", "(", "MBB", ",", "MI", ",", "NumAlignedDPRCS2Regs", ",", "CSI", ",", "TRI", ")", ";"], "File": "ARMFrameLowering101", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72648, "Length": 72, "Cover_Rate": 0.3380281690140845} {"Template_token": ["", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "bool", "isVarArg", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ">", "", ";", "unsigned", "NumAlignedDPRCS2Regs", "=", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ";", "if", "(", "NumAlignedDPRCS2Regs", ")", "emitAlignedDPRCS2Restores", "(", "MBB", ",", "MI", ",", "NumAlignedDPRCS2Regs", ",", "CSI", ",", "TRI", ")", ";", "unsigned", "PopOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "unsigned", "LdrOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "unsigned", "FltOpc", "=", "", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "", ",", "isVarArg", ",", "true", ",", "&", "isArea3Register", ",", "NumAlignedDPRCS2Regs", ")", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PopOpc", ",", "LdrOpc", ",", "isVarArg", ",", "false", ",", "&", "isArea2Register", ",", "", ")", ";"], "ground_truth": ["emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PopOpc", ",", "LdrOpc", ",", "isVarArg", ",", "false", ",", "&", "isArea1Register", ",", "", ")", ";"], "File": "ARMFrameLowering101", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72649, "Length": 169, "Cover_Rate": 0.7934272300469484} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "&", "Old", "=", "*", "I", ";", "DebugLoc", "dl", "=", "Old", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "Amount", "=", "alignSPAdjust", "(", "Amount", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "Opc", "=", "Old", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "Old", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "Old", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "unsigned", "PredReg", "=", "Old", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "else", "{", "unsigned", "PredReg", "=", "Old", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMFrameLowering102", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72654, "Length": 281, "Cover_Rate": 0.9243421052631579} {"Template_token": ["", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "*", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}"], "ground_truth": ["if", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", "{"], "File": "ARMFrameLowering102", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72655, "Length": 357, "Cover_Rate": 0.5014044943820225} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "!", "isTrap", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "Reg", "=", "", ";", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "}", "else", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "std", "::", "sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", "&&", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";", "}", "else", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering102", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72656, "Length": 479, "Cover_Rate": 0.6446837146702558} {"Template_token": ["", "unsigned", "LastReg", "=", "", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "bool", "isLiveIn", "=", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "isLiveIn", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "!", "isLiveIn", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "std", "::", "sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "const", "RegAndKill", "&", "LHS", ",", "const", "RegAndKill", "&", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ".", "first", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ".", "first", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "ARMFrameLowering102", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72659, "Length": 186, "Cover_Rate": 0.35361216730038025} {"Template_token": ["", "void", "FrameLowering", "::", "emitPushInst", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "unsigned", "StmOpc", ",", "unsigned", "StrOpc", ",", "bool", "NoGap", ",", "bool", "(", "*", "Func", ")", "(", "unsigned", ",", "bool", ")", ",", "unsigned", "NumAlignedDPRCS2Regs", ",", "unsigned", "MIFlags", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "STI", ".", "getRegisterInfo", "(", ")", ";", "DebugLoc", "DL", ";", "typedef", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", "RegAndKill", ";", "SmallVector", "<", "RegAndKill", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "bool", "isLiveIn", "=", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "isLiveIn", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "!", "isLiveIn", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "std", "::", "sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "const", "RegAndKill", "&", "LHS", ",", "const", "RegAndKill", "&", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ".", "first", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ".", "first", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "Regs", ".", "clear", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "begin", "(", ")", ")", "--", "MI", ";", "}"], "ground_truth": ["}"], "File": "ARMFrameLowering102", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72660, "Length": 510, "Cover_Rate": 0.9695817490494296} {"Template_token": ["", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "FnSize", "+=", "TII", ".", "getInstSizeInBytes", "(", "MI", ")", ";", "}"], "ground_truth": ["return", "FnSize", ";"], "File": "ARMFrameLowering102", "Func": "GetFunctionSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72661, "Length": 21, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "}", "else", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "Offset", ">=", "", "&&", "(", "Offset", "&", "", ")", "==", "", "&&", "Offset", "<=", "", ")", "return", "Offset", ";", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "if", "(", "Offset", ">", "(", "FPOffset", "<", "", "?", "-", "FPOffset", ":", "FPOffset", ")", ")", "{"], "ground_truth": ["FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";"], "File": "ARMFrameLowering102", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72662, "Length": 150, "Cover_Rate": 0.37220843672456577} {"Template_token": ["", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";"], "ground_truth": ["unsigned", "StackProbeSize", "=", "(", "MFI", ".", "getStackProtectorIndex", "(", ")", ">", "", ")", "?", "", ":", "", ";"], "File": "ARMFrameLowering102", "Func": "WindowsRequiresStackProbe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72663, "Length": 28, "Cover_Rate": 0.32941176470588235} {"Template_token": ["", "unsigned", "StackProbeSize", "=", "(", "MFI", ".", "getStackProtectorIndex", "(", ")", ">", "", ")", "?", "", ":", "", ";"], "ground_truth": ["if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ".", "getAsInteger", "(", "", ",", "StackProbeSize", ")", ";"], "File": "ARMFrameLowering102", "Func": "WindowsRequiresStackProbe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72664, "Length": 44, "Cover_Rate": 0.5176470588235295} {"Template_token": ["", "CSI", ".", "emplace_back", "(", "", ")", ";", "CSI", ".", "back", "(", ")", ".", "setRestored", "(", "false", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMFrameLowering103", "Func": "assignCalleeSavedSpillSlots", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72665, "Length": 22, "Cover_Rate": 0.3055555555555556} {"Template_token": ["", "break", ";", "}", "bool", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addFrameIndex", "(", "D8SpillFI", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}"], "ground_truth": ["if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{"], "File": "ARMFrameLowering103", "Func": "emitAlignedDPRCS2Restores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72666, "Length": 258, "Cover_Rate": 0.45104895104895104} {"Template_token": ["", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", "*", "NumAlignedDPRCS2Regs", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "Align", "MaxAlign", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getMaxAlign", "(", ")", ";", "emitAligningInstructions", "(", "MF", ",", "AFI", ",", "TII", ",", "MBB", ",", "MI", ",", "DL", ",", "", ",", "MaxAlign", ",", "true", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "isThumb", ")", "MIB", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NextReg", "+=", "", ";"], "ground_truth": ["NumAlignedDPRCS2Regs", "-=", "", ";"], "File": "ARMFrameLowering103", "Func": "emitAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72667, "Length": 415, "Cover_Rate": 0.535483870967742} {"Template_token": ["", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "else", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", "{"], "ground_truth": ["assert", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMFrameLowering103", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72668, "Length": 334, "Cover_Rate": 0.4400527009222661} {"Template_token": ["", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "!", "isCmseEntry", "&&", "!", "isTrap", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "Reg", "=", "", ";", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "Info", ".", "setRestored", "(", "false", ")", ";", "}", "else", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";"], "File": "ARMFrameLowering103", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72669, "Length": 386, "Cover_Rate": 0.4923469387755102} {"Template_token": ["", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "CalleeSavedInfo", "&", "Info", "=", "CSI", "[", "i", "-", "", "]", ";", "unsigned", "Reg", "=", "Info", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "!", "isCmseEntry", "&&", "!", "isTrap", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "Reg", "=", "", ";", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "Info", ".", "setRestored", "(", "false", ")", ";", "}", "else", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";", "}", "else", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "Regs", ".", "clear", "(", ")", ";"], "ground_truth": ["if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "++", "MI", ";"], "File": "ARMFrameLowering103", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72670, "Length": 488, "Cover_Rate": 0.6224489795918368} {"Template_token": ["", "if", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isCmseNSEntryFunction", "(", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering103", "Func": "enableShrinkWrapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72673, "Length": 28, "Cover_Rate": 0.7} {"Template_token": ["", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "}", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "if", "(", "Offset", ">=", "", "&&", "(", "Offset", "&", "", ")", "==", "", "&&", "Offset", "<=", "", ")", "return", "Offset", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "if", "(", "Offset", ">", "(", "FPOffset", "<", "", "?", "-", "FPOffset", ":", "FPOffset", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "Offset", "-=", "SPAdj", ";", "}"], "ground_truth": ["return", "Offset", ";"], "File": "ARMFrameLowering103", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72674, "Length": 135, "Cover_Rate": 0.3221957040572792} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", "+", "MFI", ".", "getStackSize", "(", ")", ";", "int", "FPOffset", "=", "Offset", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";", "bool", "isFixed", "=", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ";", "FrameReg", "=", "", ";", "Offset", "+=", "SPAdj", ";", "bool", "hasMovingSP", "=", "!", "hasReservedCallFrame", "(", "MF", ")", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "isFixed", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "Offset", "=", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "Offset", "-=", "SPAdj", ";", "}", "return", "Offset", ";", "}", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "hasMovingSP", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}"], "ground_truth": ["}"], "File": "ARMFrameLowering103", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72675, "Length": 239, "Cover_Rate": 0.5704057279236276} {"Template_token": ["", "if", "(", "llvm", "::", "any_of", "(", "CSI", ",", "[", "]", "(", "const", "CalleeSavedInfo", "&", "C", ")", "{", "return", "C", ".", "getReg", "(", ")", "==", "", ";", "}", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DebugLoc", "(", ")", ",", "STI", ".", "getInstrInfo", "(", ")", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}"], "ground_truth": ["emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea1Register", ",", "", ",", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "ARMFrameLowering103", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72676, "Length": 98, "Cover_Rate": 0.3391003460207612} {"Template_token": ["", "unsigned", "PushOneOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "unsigned", "FltOpc", "=", "", ";", "unsigned", "NumAlignedDPRCS2Regs", "=", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ";", "if", "(", "llvm", "::", "any_of", "(", "CSI", ",", "[", "]", "(", "const", "CalleeSavedInfo", "&", "C", ")", "{", "return", "C", ".", "getReg", "(", ")", "==", "", ";", "}", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DebugLoc", "(", ")", ",", "STI", ".", "getInstrInfo", "(", ")", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea1Register", ",", "", ",", "MachineInstr", "::", "FrameSetup", ")", ";"], "ground_truth": ["emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea2Register", ",", "", ",", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "ARMFrameLowering103", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72677, "Length": 149, "Cover_Rate": 0.5155709342560554} {"Template_token": ["", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "Naked", ")", ")", "return", ";", "if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "", ")", "return", ";", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "RegInfo", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "NumSpills", "=", "", ";"], "ground_truth": ["for", "(", ";", "NumSpills", "<", "", ";", "++", "NumSpills", ")", "if", "(", "!", "MRI", ".", "isPhysRegOrOverlapUsed", "(", "", "+", "NumSpills", ")", ")", "break", ";"], "File": "ARMFrameLowering104", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72678, "Length": 133, "Cover_Rate": 0.6616915422885572} {"Template_token": ["", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SupReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}"], "ground_truth": ["if", "(", "NumAlignedDPRCS2Regs", ")", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", "*", "(", "NextReg", "-", "R4BaseReg", ")", ")", ")", ";"], "File": "ARMFrameLowering104", "Func": "emitAlignedDPRCS2Restores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72679, "Length": 182, "Cover_Rate": 0.3486590038314176} {"Template_token": ["", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SupReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ")", ";"], "File": "ARMFrameLowering104", "Func": "emitAlignedDPRCS2Restores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72680, "Length": 210, "Cover_Rate": 0.40229885057471265} {"Template_token": ["", "void", "FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "assert", "(", "MBBI", "->", "isReturn", "(", ")", "&&", "", ")", ";", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "VARegSaveSize", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "}", "else", "{", "const", "uint16_t", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";"], "ground_truth": ["else", "{"], "File": "ARMFrameLowering104", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72681, "Length": 340, "Cover_Rate": 0.35269709543568467} {"Template_token": ["", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "unsigned", "TCOpcode", "=", "(", "RetOpcode", "==", "", ")", "?", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}"], "ground_truth": ["if", "(", "STI", ".", "isThumb", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMFrameLowering104", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72682, "Length": 444, "Cover_Rate": 0.4605809128630705} {"Template_token": ["", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", "->", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{"], "ground_truth": ["MIB", ".", "addReg", "(", "", ")", ";"], "File": "ARMFrameLowering104", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72683, "Length": 209, "Cover_Rate": 0.36795774647887325} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetIOS", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "if", "(", "Reg", "==", "", ")", "D8SpillFI", "=", "FI", ";", "if", "(", "Reg", "<", "", "||", "Reg", ">=", "", "+", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ")", "{", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "}", "if", "(", "GPRCS1Size", ">", "", ")", "MBBI", "++", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "if", "(", "GPRCS2Size", ">", "", ")", "MBBI", "++", ";", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "if", "(", "DPRCSSize", ">", "", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ">", "", ")", "{", "MBBI", "=", "skipAlignedDPRCS2Spills", "(", "MBBI", ",", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ")", ";", "NumBytes", "+=", "MFI", "->", "getObjectOffset", "(", "D8SpillFI", ")", ";", "}", "else", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "NumBytes", ")", "{"], "ground_truth": ["emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "ARMFrameLowering104", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72684, "Length": 350, "Cover_Rate": 0.3051438535309503} {"Template_token": ["", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "", ",", "NumBytes", ",", "", ",", "", ",", "TII", ",", "MIFlags", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "", ",", "NumBytes", ",", "", ",", "", ",", "TII", ",", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering104", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72685, "Length": 52, "Cover_Rate": 0.52} {"Template_token": ["", "static", "void", "emitSPUpdate", "(", "bool", "is", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "const", "BaseInstrInfo", "&", "TII", ",", "int", "NumBytes", ",", "unsigned", "MIFlags", "=", "MachineInstr", "::", "NoFlags", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "", ",", "NumBytes", ",", "", ",", "", ",", "TII", ",", "MIFlags", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "", ",", "NumBytes", ",", "", ",", "", ",", "TII", ",", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering104", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72686, "Length": 88, "Cover_Rate": 0.88} {"Template_token": ["", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MFI", "->", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MFI", "->", "isDeadObjectIndex", "(", "i", ")", ")", "continue", ";", "Offset", "+=", "MFI", "->", "getObjectSize", "(", "i", ")", ";", "unsigned", "Align", "=", "MFI", "->", "getObjectAlignment", "(", "i", ")", ";", "Offset", "=", "(", "Offset", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "MaxAlign", "=", "std", "::", "max", "(", "Align", ",", "MaxAlign", ")", ";", "}", "if", "(", "MFI", "->", "adjustsStack", "(", ")", "&&", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "Offset", "+=", "MFI", "->", "getMaxCallFrameSize", "(", ")", ";", "unsigned", "StackAlign", ";", "if", "(", "MFI", "->", "adjustsStack", "(", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "&&", "MFI", "->", "getObjectIndexEnd", "(", ")", "!=", "", ")", ")", "StackAlign", "=", "TFI", "->", "getStackAlignment", "(", ")", ";", "else", "StackAlign", "=", "TFI", "->", "getTransientStackAlignment", "(", ")", ";", "StackAlign", "=", "std", "::", "max", "(", "StackAlign", ",", "MaxAlign", ")", ";", "unsigned", "AlignMask", "=", "StackAlign", "-", "", ";"], "ground_truth": ["Offset", "=", "(", "Offset", "+", "AlignMask", ")", "&", "~", "uint64_t", "(", "AlignMask", ")", ";"], "File": "ARMFrameLowering104", "Func": "estimateStackSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72687, "Length": 186, "Cover_Rate": 0.6262626262626263} {"Template_token": ["", "bool", "isFixed", "=", "MFI", "->", "isFixedObjectIndex", "(", "FI", ")", ";", "FrameReg", "=", "", ";", "Offset", "+=", "SPAdj", ";", "if", "(", "AFI", "->", "isGPRCalleeSavedArea1Frame", "(", "FI", ")", ")", "return", "Offset", "-", "AFI", "->", "getGPRCalleeSavedArea1Offset", "(", ")", ";", "else", "if", "(", "AFI", "->", "isGPRCalleeSavedArea2Frame", "(", "FI", ")", ")", "return", "Offset", "-", "AFI", "->", "getGPRCalleeSavedArea2Offset", "(", ")", ";", "else", "if", "(", "AFI", "->", "isDPRCalleeSavedAreaFrame", "(", "FI", ")", ")", "return", "Offset", "-", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ";", "bool", "hasMovingSP", "=", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "!", "hasReservedCallFrame", "(", "MF", ")", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "isFixed", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "Offset", "=", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "}", "return", "Offset", ";", "}", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "hasMovingSP", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "}", "else", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Offset", ">=", "", "&&", "(", "Offset", "&", "", ")", "==", "", "&&", "Offset", "<=", "", ")", "return", "Offset", ";"], "File": "ARMFrameLowering104", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72690, "Length": 288, "Cover_Rate": 0.6193548387096774} {"Template_token": ["", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "if", "(", "RetOpcode", "==", "", ")", "{", "unsigned", "TCOpcode", "=", "STI", ".", "isThumb", "(", ")", "?", "(", "STI", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ")", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";"], "File": "ARMFrameLowering10", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72691, "Length": 520, "Cover_Rate": 0.5531914893617021} {"Template_token": ["", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";", "}", "else", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "Regs", ".", "clear", "(", ")", ";"], "ground_truth": ["++", "MI", ";"], "File": "ARMFrameLowering10", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72692, "Length": 308, "Cover_Rate": 0.5337954939341422} {"Template_token": ["", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}"], "ground_truth": ["Regs", ".", "clear", "(", ")", ";"], "File": "ARMFrameLowering10", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72694, "Length": 229, "Cover_Rate": 0.4760914760914761} {"Template_token": ["", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{"], "File": "ARMFrameLowering10", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72695, "Length": 166, "Cover_Rate": 0.34511434511434513} {"Template_token": ["", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["if", "(", "MFI", "->", "getStackProtectorIndex", "(", ")", ">", "", ")", "return", "StackSizeInBytes", ">=", "", ";"], "File": "ARMFrameLowering10", "Func": "WindowsRequiresStackProbe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72697, "Length": 26, "Cover_Rate": 0.5777777777777777} {"Template_token": ["", "if", "(", "MFI", "->", "getStackProtectorIndex", "(", ")", ">", "", ")", "return", "StackSizeInBytes", ">=", "", ";", "return", "StackSizeInBytes", ">=", "", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering10", "Func": "WindowsRequiresStackProbe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72698, "Length": 21, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "explicit", "FrameLowering", "(", "const", "Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "sti", ".", "getStackAlignment", "(", ")", ",", "", ",", "", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMFrameLowering11", "Func": "ARMFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72700, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "FrameLowering", "(", "const", "Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "sti", ".", "getStackAlignment", "(", ")", ",", "", ",", "", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMFrameLowering11", "Func": "ARMFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72701, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "}", "else", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";"], "ground_truth": ["}", "else", "MIB", ".", "addImm", "(", "", ")", ";"], "File": "ARMFrameLowering11", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72703, "Length": 330, "Cover_Rate": 0.4342105263157895} {"Template_token": ["", "return", "ResolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering11", "Func": "getFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72706, "Length": 13, "Cover_Rate": 0.40625} {"Template_token": ["", "return", "ResolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering11", "Func": "getFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72707, "Length": 13, "Cover_Rate": 0.40625} {"Template_token": ["", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PushOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "unsigned", "PushOneOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "unsigned", "FltOpc", "=", "", ";", "unsigned", "NumAlignedDPRCS2Regs", "=", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea1Register", ",", "", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea2Register", ",", "", ",", "MachineInstr", "::", "FrameSetup", ")", ";"], "ground_truth": ["emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "", ",", "true", ",", "&", "isArea3Register", ",", "NumAlignedDPRCS2Regs", ",", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "ARMFrameLowering11", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72708, "Length": 147, "Cover_Rate": 0.7170731707317073} {"Template_token": ["", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "ArgRegsSaveSize", "=", "AFI", "->", "getArgRegsSaveSize", "(", "Align", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "}", "else", "{", "const", "uint16_t", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";"], "File": "ARMFrameLowering12", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72709, "Length": 423, "Cover_Rate": 0.46179039301310043} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "DNum", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", "-", "", ";", "if", "(", "DNum", ">=", "", ")", "continue", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "DNum", "%", "", "?", "", ":", "", ")", ";", "if", "(", "DNum", "==", "", ")", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "MFI", ".", "getMaxAlignment", "(", ")", ")", ";", "}", "bool", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", "*", "NumAlignedDPRCS2Regs", ")", ")", ")", ";", "unsigned", "MaxAlign", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getMaxAlignment", "(", ")", ";", "emitAligningInstructions", "(", "MF", ",", "AFI", ",", "TII", ",", "MBB", ",", "MI", ",", "DL", ",", "", ",", "MaxAlign", ",", "true", ")", ";"], "ground_truth": ["Opc", "=", "isThumb", "?", "", ":", "", ";"], "File": "ARMFrameLowering13", "Func": "emitAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72713, "Length": 218, "Cover_Rate": 0.3002754820936639} {"Template_token": ["", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "setNumAlignedDPRCS2Regs", "(", "", ")", ";", "if", "(", "!", "SpillAlignedNEONRegs", ")", "return", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getFnAttributes", "(", ")", ".", "hasAttribute", "(", "Attributes", "::", "Naked", ")", ")", "return", ";", "if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "", ")", "return", ";"], "ground_truth": ["const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";"], "File": "ARMFrameLowering14", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72714, "Length": 107, "Cover_Rate": 0.5219512195121951} {"Template_token": ["", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "", ")", "return", ";", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "RegInfo", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "NumSpills", "=", "", ";"], "ground_truth": ["for", "(", ";", "NumSpills", "<", "", ";", "++", "NumSpills", ")", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "", "+", "NumSpills", ")", ")", "break", ";"], "File": "ARMFrameLowering14", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72715, "Length": 94, "Cover_Rate": 0.4585365853658537} {"Template_token": ["", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", "->", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";"], "File": "ARMFrameLowering14", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72716, "Length": 262, "Cover_Rate": 0.4712230215827338} {"Template_token": ["", "case", "", ":", "LRSpilled", "=", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "CS1Spilled", "=", "true", ";", "break", ";", "default", ":", "break", ";", "}", "}", "else", "{", "if", "(", "!", "STI", ".", "isTargetIOS", "(", ")", ")", "{", "UnspilledCS1GPRs", ".", "push_back", "(", "Reg", ")", ";", "continue", ";", "}", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "UnspilledCS1GPRs", ".", "push_back", "(", "Reg", ")", ";", "break", ";", "default", ":", "UnspilledCS2GPRs", ".", "push_back", "(", "Reg", ")", ";", "break", ";", "}", "}", "}", "bool", "ForceLRSpill", "=", "false", ";", "if", "(", "!", "LRSpilled", "&&", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "FnSize", "=", "GetFunctionSizeInBytes", "(", "MF", ",", "TII", ")", ";", "if", "(", "FnSize", ">=", "(", "", "<<", "", ")", ")", "{", "CanEliminateFrame", "=", "false", ";", "ForceLRSpill", "=", "true", ";", "}", "}", "bool", "BigStack", "=", "(", "RS", "&&", "(", "estimateStackSize", "(", "MF", ")", "+", "(", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "?", "", ":", "", ")", ">=", "estimateRSStackSizeLimit", "(", "MF", ",", "this", ")", ")", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "(", "MFI", "->", "adjustsStack", "(", ")", "&&", "!", "canSimplifyCallFramePseudos", "(", "MF", ")", ")", ";", "bool", "ExtraCSSpill", "=", "false", ";", "if", "(", "BigStack", "||", "!", "CanEliminateFrame", "||", "RegInfo", "->", "cannotEliminateFrame", "(", "MF", ")", ")", "{", "AFI", "->", "setHasStackFrame", "(", "true", ")", ";", "if", "(", "!", "LRSpilled", "&&", "CS1Spilled", ")", "{", "MRI", ".", "setPhysRegUsed", "(", "", ")", ";", "NumGPRSpills", "++", ";", "UnspilledCS1GPRs", ".", "erase", "(", "std", "::", "find", "(", "UnspilledCS1GPRs", ".", "begin", "(", ")", ",", "UnspilledCS1GPRs", ".", "end", "(", ")", ",", "(", "unsigned", ")", "", ")", ")", ";", "ForceLRSpill", "=", "false", ";", "ExtraCSSpill", "=", "true", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "MRI", ".", "setPhysRegUsed", "(", "FramePtr", ")", ";", "NumGPRSpills", "++", ";", "}", "unsigned", "TargetAlign", "=", "getStackAlignment", "(", ")", ";", "if", "(", "TargetAlign", "==", "", "&&", "(", "NumGPRSpills", "&", "", ")", ")", "{", "if", "(", "CS1Spilled", "&&", "!", "UnspilledCS1GPRs", ".", "empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UnspilledCS1GPRs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "UnspilledCS1GPRs", "[", "i", "]", ";", "if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "||", "isLowRegister", "(", "Reg", ")", "||", "Reg", "==", "", ")", "{", "MRI", ".", "setPhysRegUsed", "(", "Reg", ")", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "break", ";", "}", "}", "}", "else", "if", "(", "!", "UnspilledCS2GPRs", ".", "empty", "(", ")", "&&", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "Reg", "=", "UnspilledCS2GPRs", ".", "front", "(", ")", ";", "MRI", ".", "setPhysRegUsed", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";"], "File": "ARMFrameLowering14", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72717, "Length": 460, "Cover_Rate": 0.40636042402826855} {"Template_token": ["", "bool", "isProfitableForNoCSROpt", "(", "const", "Function", "&", "F", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering15", "Func": "isProfitableForNoCSROpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72719, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isProfitableForNoCSROpt", "(", "const", "Function", "&", "F", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "ARMFrameLowering15", "Func": "isProfitableForNoCSROpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72720, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", "{", "assert", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "==", "", "&&", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering16", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72724, "Length": 368, "Cover_Rate": 0.5168539325842697} {"Template_token": ["", "unsigned", "RetOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "isTailCall", "=", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ";", "isInterrupt", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "isTrap", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "CalleeSavedInfo", "&", "Info", "=", "CSI", "[", "i", "-", "", "]", ";", "unsigned", "Reg", "=", "Info", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "!", "isTrap", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "Reg", "=", "", ";", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "Info", ".", "setRestored", "(", "false", ")", ";", "}", "else", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "std", "::", "sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMFrameLowering16", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72725, "Length": 350, "Cover_Rate": 0.461133069828722} {"Template_token": ["", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ".", "first", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ".", "first", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMFrameLowering16", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72727, "Length": 195, "Cover_Rate": 0.35977859778597787} {"Template_token": ["", "return", "-", "AFI", ".", "getArgRegsSaveSize", "(", ")", "-", "(", "", "*", "", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering16", "Func": "getMaxFPOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72728, "Length": 15, "Cover_Rate": 0.5} {"Template_token": ["", "static", "int", "getMaxFPOffset", "(", "const", "Function", "&", "F", ",", "const", "FunctionInfo", "&", "AFI", ")", "{", "return", "-", "AFI", ".", "getArgRegsSaveSize", "(", ")", "-", "(", "", "*", "", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering16", "Func": "getMaxFPOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72729, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ".", "getAsInteger", "(", "", ",", "StackProbeSize", ")", ";"], "ground_truth": ["return", "StackSizeInBytes", ">=", "StackProbeSize", ";"], "File": "ARMFrameLowering16", "Func": "WindowsRequiresStackProbe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72730, "Length": 32, "Cover_Rate": 0.3764705882352941} {"Template_token": ["", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "std", "::", "sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "const", "RegAndKill", "&", "LHS", ",", "const", "RegAndKill", "&", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ".", "first", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ".", "first", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "Regs", ".", "clear", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "begin", "(", ")", ")", "--", "MI", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering18", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72734, "Length": 257, "Cover_Rate": 0.47504621072088726} {"Template_token": ["", "explicit", "FrameLowering", "(", "const", "Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "sti", ".", "getStackAlignment", "(", ")", ",", "", ",", "", ",", "", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMFrameLowering19", "Func": "ARMFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72735, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "FrameLowering", "(", "const", "Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "sti", ".", "getStackAlignment", "(", ")", ",", "", ",", "", ",", "", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMFrameLowering19", "Func": "ARMFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72736, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}"], "ground_truth": ["if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{"], "File": "ARMFrameLowering1", "Func": "emitAlignedDPRCS2Restores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72737, "Length": 160, "Cover_Rate": 0.3047619047619048} {"Template_token": ["", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ")", "{", "MBB", ".", "addLiveIn", "(", "NextReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "(", "NextReg", "-", "R4BaseReg", ")", "*", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering1", "Func": "emitAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72738, "Length": 303, "Cover_Rate": 0.40562248995983935} {"Template_token": ["", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "if", "(", "RetOpcode", "==", "", ")", "{", "unsigned", "TCOpcode", "=", "STI", ".", "isThumb", "(", ")", "?", "(", "STI", ".", "isTargetIOS", "(", ")", "?", "", ":", "", ")", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";"], "ground_truth": ["MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";"], "File": "ARMFrameLowering1", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72739, "Length": 474, "Cover_Rate": 0.5278396436525612} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";", "}", "else", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "Regs", ".", "clear", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMFrameLowering1", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72740, "Length": 213, "Cover_Rate": 0.3830935251798561} {"Template_token": ["", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering1", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72742, "Length": 169, "Cover_Rate": 0.35355648535564854} {"Template_token": ["", "static", "void", "emitSPUpdate", "(", "bool", "is", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "const", "BaseInstrInfo", "&", "TII", ",", "int", "NumBytes", ",", "unsigned", "MIFlags", "=", "MachineInstr", "::", "NoFlags", ",", "", "Pred", "=", "", ",", "unsigned", "PredReg", "=", "", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "", ",", "NumBytes", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MIFlags", ")", ";"], "ground_truth": ["else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "", ",", "NumBytes", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MIFlags", ")", ";"], "File": "ARMFrameLowering1", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72743, "Length": 97, "Cover_Rate": 0.8818181818181818} {"Template_token": ["", "for", "(", "int", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";", "return", "true", ";", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering1", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72744, "Length": 112, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering1", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72745, "Length": 65, "Cover_Rate": 0.3385416666666667} {"Template_token": ["", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "}", "else", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "Offset", ">=", "", "&&", "(", "Offset", "&", "", ")", "==", "", "&&", "Offset", "<=", "", ")", "return", "Offset", ";", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "if", "(", "Offset", ">", "(", "FPOffset", "<", "", "?", "-", "FPOffset", ":", "FPOffset", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "return", "Offset", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering1", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72747, "Length": 164, "Cover_Rate": 0.3572984749455338} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "bool", "isVarArg", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ">", "", ";", "unsigned", "NumAlignedDPRCS2Regs", "=", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ";", "if", "(", "NumAlignedDPRCS2Regs", ")", "emitAlignedDPRCS2Restores", "(", "MBB", ",", "MI", ",", "NumAlignedDPRCS2Regs", ",", "CSI", ",", "TRI", ")", ";"], "ground_truth": ["unsigned", "PopOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";"], "File": "ARMFrameLowering1", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72748, "Length": 74, "Cover_Rate": 0.34579439252336447} {"Template_token": ["", "if", "(", "NumAlignedDPRCS2Regs", ")", "emitAlignedDPRCS2Restores", "(", "MBB", ",", "MI", ",", "NumAlignedDPRCS2Regs", ",", "CSI", ",", "TRI", ")", ";", "unsigned", "PopOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "unsigned", "LdrOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "unsigned", "FltOpc", "=", "", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "", ",", "isVarArg", ",", "true", ",", "&", "isArea3Register", ",", "NumAlignedDPRCS2Regs", ")", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PopOpc", ",", "LdrOpc", ",", "isVarArg", ",", "false", ",", "&", "isArea2Register", ",", "", ")", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PopOpc", ",", "LdrOpc", ",", "isVarArg", ",", "false", ",", "&", "isArea1Register", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering1", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72749, "Length": 118, "Cover_Rate": 0.5514018691588785} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", ";", "bool", "isTailCall", "=", "false", ";", "bool", "isInterrupt", "=", "false", ";", "bool", "isTrap", "=", "false", ";", "if", "(", "MBB", ".", "end", "(", ")", "!=", "MI", ")", "{", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "RetOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "isTailCall", "=", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ";", "isInterrupt", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "isTrap", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "CalleeSavedInfo", "&", "Info", "=", "CSI", "[", "i", "-", "", "]", ";", "unsigned", "Reg", "=", "Info", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "!", "isTrap", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "Reg", "=", "", ";", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "Info", ".", "setRestored", "(", "false", ")", ";", "}", "else", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";"], "ground_truth": ["if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{"], "File": "ARMFrameLowering20", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72751, "Length": 366, "Cover_Rate": 0.48221343873517786} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}"], "ground_truth": ["Regs", ".", "clear", "(", ")", ";"], "File": "ARMFrameLowering20", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72752, "Length": 165, "Cover_Rate": 0.3044280442804428} {"Template_token": ["", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "continue", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";", "break", ";", "}", "switch", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "{", "case", "", ":", "case", "", ":", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "return", "", ";", "default", ":", "break", ";", "}", "break", ";", "}", "}", "}", "return", "Limit", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering20", "Func": "estimateRSStackSizeLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72753, "Length": 218, "Cover_Rate": 0.7870036101083032} {"Template_token": ["", "if", "(", "isFixed", "||", "(", "hasMovingSP", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "}", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "if", "(", "Offset", ">=", "", "&&", "(", "Offset", "&", "", ")", "==", "", "&&", "Offset", "<=", "", ")", "return", "Offset", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}"], "ground_truth": ["}", "else", "if", "(", "Offset", ">", "(", "FPOffset", "<", "", "?", "-", "FPOffset", ":", "FPOffset", ")", ")", "{"], "File": "ARMFrameLowering20", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72754, "Length": 164, "Cover_Rate": 0.40097799511002447} {"Template_token": ["", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", "{", "assert", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "==", "", "&&", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getFPCXTSaveAreaSize", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "ReservedArgStack", "||", "IncomingArgStackToRestore", ")", "{", "assert", "(", "(", "int", ")", "ReservedArgStack", "+", "IncomingArgStackToRestore", ">=", "", "&&", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "ReservedArgStack", "+", "IncomingArgStackToRestore", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMFrameLowering21", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72755, "Length": 294, "Cover_Rate": 0.3726235741444867} {"Template_token": ["", "if", "(", "MBB", ".", "end", "(", ")", "!=", "MI", ")", "{", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "RetOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "isTailCall", "=", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ";", "isInterrupt", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "isTrap", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "isCmseEntry", "=", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "CalleeSavedInfo", "&", "Info", "=", "CSI", "[", "i", "-", "", "]", ";", "unsigned", "Reg", "=", "Info", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "!", "isCmseEntry", "&&", "!", "isTrap", "&&", "AFI", "->", "getArgumentStackToRestore", "(", ")", "==", "", "&&", "STI", ".", "hasV5TOps", "(", ")", "&&", "MBB", ".", "succ_empty", "(", ")", ")", "{", "Reg", "=", "", ";", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "Info", ".", "setRestored", "(", "false", ")", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMFrameLowering21", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72756, "Length": 439, "Cover_Rate": 0.569390402075227} {"Template_token": ["", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "unsigned", "TCOpcode", "=", "(", "RetOpcode", "==", "", ")", "?", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";"], "ground_truth": ["if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";"], "File": "ARMFrameLowering25", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72763, "Length": 462, "Cover_Rate": 0.4935897435897436} {"Template_token": ["", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "}", "else", "{", "const", "unsigned", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "unsigned", "TCOpcode", "=", "(", "RetOpcode", "==", "", ")", "?", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";"], "ground_truth": ["if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";"], "File": "ARMFrameLowering25", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72764, "Length": 497, "Cover_Rate": 0.530982905982906} {"Template_token": ["", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";"], "File": "ARMFrameLowering25", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72765, "Length": 314, "Cover_Rate": 0.5924528301886792} {"Template_token": ["", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "GPRCS1Size", ">", "", ")", "MBBI", "++", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "if", "(", "GPRCS2Size", ">", "", ")", "MBBI", "++", ";", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "if", "(", "DPRCSSize", ">", "", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "HasFP", "&&", "is", ")", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "hasFP", "(", "MF", ")", ")", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Size", "(", "GPRCS1Size", ")", ";"], "ground_truth": ["AFI", "->", "setGPRCalleeSavedArea2Size", "(", "GPRCS2Size", ")", ";"], "File": "ARMFrameLowering25", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72766, "Length": 356, "Cover_Rate": 0.336802270577105} {"Template_token": ["", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "GPRCS1Size", "=", "", ",", "GPRCS2Size", "=", "", ",", "DPRCSSize", "=", "", ";", "int", "FramePtrSpillFI", "=", "", ";", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "VARegSaveSize", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "GPRCS1Size", ">", "", ")", "MBBI", "++", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "if", "(", "GPRCS2Size", ">", "", ")", "MBBI", "++", ";", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "if", "(", "DPRCSSize", ">", "", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "NumBytes", ")", "{"], "ground_truth": ["emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "ARMFrameLowering25", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72767, "Length": 466, "Cover_Rate": 0.44087038789025546} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}"], "ground_truth": ["if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";"], "File": "ARMFrameLowering25", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72768, "Length": 167, "Cover_Rate": 0.33601609657947684} {"Template_token": ["", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "if", "(", "StrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";", "}", "else", "MIB", ".", "addImm", "(", "-", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering25", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72769, "Length": 255, "Cover_Rate": 0.5130784708249497} {"Template_token": ["", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "return", "true", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "(", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", "->", "hasCalls", "(", ")", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering25", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72770, "Length": 58, "Cover_Rate": 0.6823529411764706} {"Template_token": ["", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "return", "true", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "(", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", "->", "hasCalls", "(", ")", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering25", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72771, "Length": 58, "Cover_Rate": 0.6823529411764706} {"Template_token": ["", "for", "(", "int", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";", "return", "true", ";", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMFrameLowering25", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72772, "Length": 103, "Cover_Rate": 0.5659340659340659} {"Template_token": ["", "assert", "(", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "isFixed", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "Offset", "=", "FPOffset", ";", "}", "else", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "}", "return", "Offset", ";", "}", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "}", "else", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "if", "(", "Offset", ">", "(", "FPOffset", "<", "", "?", "-", "FPOffset", ":", "FPOffset", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";"], "ground_truth": ["return", "FPOffset", ";"], "File": "ARMFrameLowering25", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72774, "Length": 244, "Cover_Rate": 0.5422222222222223} {"Template_token": ["", "assert", "(", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "isFixed", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "Offset", "=", "FPOffset", ";", "}", "else", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "}", "return", "Offset", ";", "}", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "}", "else", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{"], "ground_truth": ["FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";"], "File": "ARMFrameLowering25", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72775, "Length": 210, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "", ",", "isVarArg", ",", "true", ",", "&", "isArea3Register", ")", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PopOpc", ",", "LdrOpc", ",", "isVarArg", ",", "false", ",", "&", "isArea2Register", ")", ";"], "ground_truth": ["emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PopOpc", ",", "LdrOpc", ",", "isVarArg", ",", "false", ",", "&", "isArea1Register", ")", ";"], "File": "ARMFrameLowering25", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72776, "Length": 60, "Cover_Rate": 0.32967032967032966} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PushOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "unsigned", "PushOneOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "unsigned", "FltOpc", "=", "", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea1Register", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea2Register", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "", ",", "true", ",", "&", "isArea3Register", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering25", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72777, "Length": 114, "Cover_Rate": 0.6440677966101694} {"Template_token": ["", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea1Register", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea2Register", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "", ",", "true", ",", "&", "isArea3Register", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering25", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72778, "Length": 70, "Cover_Rate": 0.3954802259887006} {"Template_token": ["", "static", "void", "checkNumAlignedDPRCS2Regs", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "setNumAlignedDPRCS2Regs", "(", "", ")", ";", "if", "(", "!", "SpillAlignedNEONRegs", ")", "return", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";"], "ground_truth": ["MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";"], "File": "ARMFrameLowering26", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72780, "Length": 128, "Cover_Rate": 0.6564102564102564} {"Template_token": ["", "if", "(", "!", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "NumSpills", "=", "", ";", "for", "(", ";", "NumSpills", "<", "", ";", "++", "NumSpills", ")", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "", "+", "NumSpills", ")", ")", "break", ";", "if", "(", "NumSpills", "<", "", ")", "return", ";"], "ground_truth": ["MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "setNumAlignedDPRCS2Regs", "(", "NumSpills", ")", ";"], "File": "ARMFrameLowering26", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72781, "Length": 132, "Cover_Rate": 0.676923076923077} {"Template_token": ["", "DebugLoc", "dl", "=", "Old", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";"], "ground_truth": ["unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";"], "File": "ARMFrameLowering26", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72782, "Length": 95, "Cover_Rate": 0.30254777070063693} {"Template_token": ["", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "Old", "->", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "Old", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "else", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "}", "}", "MBB", ".", "erase", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering26", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72783, "Length": 211, "Cover_Rate": 0.6719745222929936} {"Template_token": ["", "}", "else", "{", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "{", "--", "MBBI", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering26", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72784, "Length": 292, "Cover_Rate": 0.4207492795389049} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "RetOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isTailCall", "=", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ";", "bool", "isInterrupt", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{"], "File": "ARMFrameLowering26", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72785, "Length": 396, "Cover_Rate": 0.6863084922010398} {"Template_token": ["", "unsigned", "LastReg", "=", "", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering26", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72787, "Length": 146, "Cover_Rate": 0.30353430353430355} {"Template_token": ["", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "!", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ")", "return", ";", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "if", "(", "RetOpcode", "==", "", ")", "{", "unsigned", "TCOpcode", "=", "STI", ".", "isThumb", "(", ")", "?", "(", "STI", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ")", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "MachineInstr", "*", "NewMI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "NewMI", "->", "addOperand", "(", "MBBI", "->", "getOperand", "(", "i", ")", ")", ";"], "ground_truth": ["MBB", ".", "erase", "(", "MBBI", ")", ";"], "File": "ARMFrameLowering26", "Func": "fixTCReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72788, "Length": 286, "Cover_Rate": 0.7814207650273224} {"Template_token": ["", "}", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "UnspilledCS1GPRs", ".", "push_back", "(", "Reg", ")", ";", "break", ";", "default", ":", "UnspilledCS2GPRs", ".", "push_back", "(", "Reg", ")", ";", "break", ";", "}", "}", "}", "bool", "ForceLRSpill", "=", "false", ";", "if", "(", "!", "LRSpilled", "&&", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "FnSize", "=", "GetFunctionSizeInBytes", "(", "MF", ",", "TII", ")", ";", "if", "(", "FnSize", ">=", "(", "", "<<", "", ")", ")", "{", "CanEliminateFrame", "=", "false", ";", "ForceLRSpill", "=", "true", ";", "}", "}", "bool", "BigStack", "=", "(", "RS", "&&", "(", "MFI", "->", "estimateStackSize", "(", "MF", ")", "+", "(", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "?", "", ":", "", ")", ">=", "estimateRSStackSizeLimit", "(", "MF", ",", "this", ")", ")", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "(", "MFI", "->", "adjustsStack", "(", ")", "&&", "!", "canSimplifyCallFramePseudos", "(", "MF", ")", ")", ";", "bool", "ExtraCSSpill", "=", "false", ";", "if", "(", "BigStack", "||", "!", "CanEliminateFrame", "||", "RegInfo", "->", "cannotEliminateFrame", "(", "MF", ")", ")", "{", "AFI", "->", "setHasStackFrame", "(", "true", ")", ";", "if", "(", "!", "LRSpilled", "&&", "CS1Spilled", ")", "{", "MRI", ".", "setPhysRegUsed", "(", "", ")", ";", "NumGPRSpills", "++", ";", "SmallVectorImpl", "<", "unsigned", ">", "::", "iterator", "LRPos", ";", "LRPos", "=", "std", "::", "find", "(", "UnspilledCS1GPRs", ".", "begin", "(", ")", ",", "UnspilledCS1GPRs", ".", "end", "(", ")", ",", "(", "unsigned", ")", "", ")", ";", "if", "(", "LRPos", "!=", "UnspilledCS1GPRs", ".", "end", "(", ")", ")", "UnspilledCS1GPRs", ".", "erase", "(", "LRPos", ")", ";", "ForceLRSpill", "=", "false", ";", "ExtraCSSpill", "=", "true", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "MRI", ".", "setPhysRegUsed", "(", "FramePtr", ")", ";", "auto", "FPPos", "=", "std", "::", "find", "(", "UnspilledCS1GPRs", ".", "begin", "(", ")", ",", "UnspilledCS1GPRs", ".", "end", "(", ")", ",", "FramePtr", ")", ";", "if", "(", "FPPos", "!=", "UnspilledCS1GPRs", ".", "end", "(", ")", ")", "UnspilledCS1GPRs", ".", "erase", "(", "FPPos", ")", ";", "NumGPRSpills", "++", ";", "}", "unsigned", "TargetAlign", "=", "getStackAlignment", "(", ")", ";", "if", "(", "TargetAlign", ">=", "", "&&", "(", "NumGPRSpills", "&", "", ")", ")", "{", "if", "(", "CS1Spilled", "&&", "!", "UnspilledCS1GPRs", ".", "empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UnspilledCS1GPRs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "UnspilledCS1GPRs", "[", "i", "]", ";", "if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "||", "isLowRegister", "(", "Reg", ")", "||", "Reg", "==", "", ")", "{", "MRI", ".", "setPhysRegUsed", "(", "Reg", ")", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "break", ";", "}", "}", "}", "else", "if", "(", "!", "UnspilledCS2GPRs", ".", "empty", "(", ")", "&&", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "Reg", "=", "UnspilledCS2GPRs", ".", "front", "(", ")", ";", "MRI", ".", "setPhysRegUsed", "(", "Reg", ")", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "}", "}"], "ground_truth": ["if", "(", "BigStack", "&&", "!", "ExtraCSSpill", ")", "{"], "File": "ARMFrameLowering26", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72789, "Length": 493, "Cover_Rate": 0.3979015334947538} {"Template_token": ["", "void", "FrameLowering", "::", "emitPopInst", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "unsigned", "LdmOpc", ",", "unsigned", "LdrOpc", ",", "bool", "isVarArg", ",", "bool", "NoGap", ",", "bool", "(", "*", "Func", ")", "(", "unsigned", ",", "bool", ")", ",", "unsigned", "NumAlignedDPRCS2Regs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "RetOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isTailCall", "=", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ";", "bool", "isInterrupt", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetMachO", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";"], "ground_truth": ["LastReg", "=", "Reg", ";"], "File": "ARMFrameLowering27", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72790, "Length": 286, "Cover_Rate": 0.49566724436741766} {"Template_token": ["", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}"], "ground_truth": ["Regs", ".", "clear", "(", ")", ";"], "File": "ARMFrameLowering27", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72791, "Length": 257, "Cover_Rate": 0.5343035343035343} {"Template_token": ["", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "if", "(", "RetOpcode", "==", "", ")", "{", "unsigned", "TCOpcode", "=", "STI", ".", "isThumb", "(", ")", "?", "(", "STI", ".", "isTargetIOS", "(", ")", "?", "", ":", "", ")", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "MachineInstr", "*", "NewMI", "=", "prior", "(", "MBBI", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "NewMI", "->", "addOperand", "(", "MBBI", "->", "getOperand", "(", "i", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "MBBI", "=", "NewMI", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering28", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72792, "Length": 472, "Cover_Rate": 0.5363636363636364} {"Template_token": ["", "UnspilledCS1GPRs", ".", "push_back", "(", "Reg", ")", ";", "break", ";", "default", ":", "UnspilledCS2GPRs", ".", "push_back", "(", "Reg", ")", ";", "break", ";", "}", "}", "}", "bool", "ForceLRSpill", "=", "false", ";", "if", "(", "!", "LRSpilled", "&&", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "FnSize", "=", "GetFunctionSizeInBytes", "(", "MF", ",", "TII", ")", ";", "if", "(", "FnSize", ">=", "(", "", "<<", "", ")", ")", "{", "CanEliminateFrame", "=", "false", ";", "ForceLRSpill", "=", "true", ";", "}", "}", "bool", "BigStack", "=", "(", "RS", "&&", "(", "estimateStackSize", "(", "MF", ")", "+", "(", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "?", "", ":", "", ")", ">=", "estimateRSStackSizeLimit", "(", "MF", ",", "this", ")", ")", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "(", "MFI", "->", "adjustsStack", "(", ")", "&&", "!", "canSimplifyCallFramePseudos", "(", "MF", ")", ")", ";", "bool", "ExtraCSSpill", "=", "false", ";", "if", "(", "BigStack", "||", "!", "CanEliminateFrame", "||", "RegInfo", "->", "cannotEliminateFrame", "(", "MF", ")", ")", "{", "AFI", "->", "setHasStackFrame", "(", "true", ")", ";", "if", "(", "!", "LRSpilled", "&&", "CS1Spilled", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "", ")", ";", "NumGPRSpills", "++", ";", "UnspilledCS1GPRs", ".", "erase", "(", "std", "::", "find", "(", "UnspilledCS1GPRs", ".", "begin", "(", ")", ",", "UnspilledCS1GPRs", ".", "end", "(", ")", ",", "(", "unsigned", ")", "", ")", ")", ";", "ForceLRSpill", "=", "false", ";", "ExtraCSSpill", "=", "true", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "FramePtr", ")", ";", "NumGPRSpills", "++", ";", "}", "unsigned", "TargetAlign", "=", "getStackAlignment", "(", ")", ";", "if", "(", "TargetAlign", "==", "", "&&", "(", "NumGPRSpills", "&", "", ")", ")", "{", "if", "(", "CS1Spilled", "&&", "!", "UnspilledCS1GPRs", ".", "empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UnspilledCS1GPRs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "UnspilledCS1GPRs", "[", "i", "]", ";", "if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "||", "isLowRegister", "(", "Reg", ")", "||", "Reg", "==", "", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "Reg", ")", ";", "if", "(", "!", "RegInfo", "->", "isReservedReg", "(", "MF", ",", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "break", ";", "}", "}", "}", "else", "if", "(", "!", "UnspilledCS2GPRs", ".", "empty", "(", ")", "&&", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "Reg", "=", "UnspilledCS2GPRs", ".", "front", "(", ")", ";"], "ground_truth": ["MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "Reg", ")", ";"], "File": "ARMFrameLowering28", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72793, "Length": 391, "Cover_Rate": 0.33191850594227507} {"Template_token": ["", "do", "{", "--", "MBBI", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "fixTCReturn", "(", "MF", ",", "MBB", ")", ";"], "ground_truth": ["if", "(", "ArgRegsSaveSize", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "ArgRegsSaveSize", ")", ";"], "File": "ARMFrameLowering2", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72795, "Length": 367, "Cover_Rate": 0.552710843373494} {"Template_token": ["", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "MachineInstr", "*", "NewMI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "NewMI", "->", "addOperand", "(", "MBBI", "->", "getOperand", "(", "i", ")", ")", ";"], "ground_truth": ["MBB", ".", "erase", "(", "MBBI", ")", ";"], "File": "ARMFrameLowering2", "Func": "fixTCReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72796, "Length": 137, "Cover_Rate": 0.37534246575342467} {"Template_token": ["", "assert", "(", "Info", "!=", "Insts", ".", "end", "(", ")", "&&", "", ")", ";"], "ground_truth": ["Info", "->", "SPAdjust", "+=", "ExtraBytes", ";"], "File": "ARMFrameLowering32", "Func": "addExtraBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72801, "Length": 19, "Cover_Rate": 0.3220338983050847} {"Template_token": ["", "const", "bool", "CanUseBFC", "=", "AST", ".", "hasV6T2Ops", "(", ")", "||", "AST", ".", "hasV7Ops", "(", ")", ";", "const", "unsigned", "AlignMask", "=", "Alignment", "-", "", ";", "const", "unsigned", "NrBitsToZero", "=", "countTrailingZeros", "(", "Alignment", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "if", "(", "CanUseBFC", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "~", "AlignMask", ")", ")", ";", "}", "else", "if", "(", "AlignMask", "<=", "", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "AlignMask", ")", ")", ")", ";", "}", "else", "{", "assert", "(", "!", "MustBeSingleInstruction", "&&", "", "", "", ")", ";"], "ground_truth": ["AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", "(", "", ",", "NrBitsToZero", ")", ")", ")", ")", ";"], "File": "ARMFrameLowering32", "Func": "emitAligningInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72807, "Length": 199, "Cover_Rate": 0.5378378378378378} {"Template_token": ["", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "std", "::", "sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", "&&", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";", "}", "else", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering32", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72809, "Length": 282, "Cover_Rate": 0.3868312757201646} {"Template_token": ["", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "}", "else", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "std", "::", "sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", "&&", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";", "}", "else", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering32", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72810, "Length": 335, "Cover_Rate": 0.45953360768175583} {"Template_token": ["", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "bool", "isLiveIn", "=", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "isLiveIn", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "!", "isLiveIn", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "std", "::", "sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "const", "RegAndKill", "&", "LHS", ",", "const", "RegAndKill", "&", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ".", "first", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ".", "first", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "Regs", ".", "clear", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "begin", "(", ")", ")", "--", "MI", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering32", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72812, "Length": 370, "Cover_Rate": 0.7156673114119922} {"Template_token": ["", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "bool", "isLiveIn", "=", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "isLiveIn", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "!", "isLiveIn", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "std", "::", "sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "const", "RegAndKill", "&", "LHS", ",", "const", "RegAndKill", "&", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ".", "first", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ".", "first", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";"], "File": "ARMFrameLowering32", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72813, "Length": 295, "Cover_Rate": 0.5705996131528046} {"Template_token": ["", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "return", ";", "if", "(", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlign", "(", ")", ">=", "Align", "(", "", ")", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "unsigned", "NumSpills", "=", "", ";"], "ground_truth": ["for", "(", ";", "NumSpills", "<", "", ";", "++", "NumSpills", ")", "if", "(", "!", "SavedRegs", ".", "test", "(", "", "+", "NumSpills", ")", ")", "break", ";"], "File": "ARMFrameLowering36", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72816, "Length": 115, "Cover_Rate": 0.6284153005464481} {"Template_token": ["", "if", "(", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlign", "(", ")", ">=", "Align", "(", "", ")", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "unsigned", "NumSpills", "=", "", ";"], "ground_truth": ["for", "(", ";", "NumSpills", "<", "", ";", "++", "NumSpills", ")", "if", "(", "!", "SavedRegs", ".", "test", "(", "", "+", "NumSpills", ")", ")", "break", ";"], "File": "ARMFrameLowering36", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72817, "Length": 98, "Cover_Rate": 0.5355191256830601} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "~", "AlignMask", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "AlignMask", "<=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "AlignMask", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "!", "MustBeSingleInstruction", "&&", "", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", "(", "", ",", "NrBitsToZero", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", "(", "", ",", "NrBitsToZero", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "File": "ARMFrameLowering36", "Func": "emitAligningInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72818, "Length": 214, "Cover_Rate": 0.5144230769230769} {"Template_token": ["", "CFAOffset", "-=", "Info", ".", "SPAdjust", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "Info", ".", "I", ")", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering39", "Func": "emitDefCFAOffsets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72822, "Length": 61, "Cover_Rate": 0.5446428571428571} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", "{", "assert", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "==", "", "&&", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "ArgRegsSaveSize", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "ArgRegsSaveSize", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering39", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72823, "Length": 249, "Cover_Rate": 0.3635036496350365} {"Template_token": ["", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";"], "ground_truth": ["while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";"], "File": "ARMFrameLowering39", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72824, "Length": 285, "Cover_Rate": 0.41605839416058393} {"Template_token": ["", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "bool", "isLiveIn", "=", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "isLiveIn", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "!", "isLiveIn", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "Regs", ".", "clear", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "begin", "(", ")", ")", "--", "MI", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering39", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72826, "Length": 273, "Cover_Rate": 0.610738255033557} {"Template_token": ["", "return", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", ".", "hasCalls", "(", ")", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering39", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72828, "Length": 44, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "if", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isCmseNSEntryFunction", "(", ")", ")", "{", "CSI", ".", "emplace_back", "(", "", ")", ";", "CSI", ".", "back", "(", ")", ".", "setRestored", "(", "false", ")", ";", "}"], "ground_truth": ["const", "auto", "&", "AFI", "=", "*", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "File": "ARMFrameLowering3", "Func": "assignCalleeSavedSpillSlots", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72830, "Length": 56, "Cover_Rate": 0.33136094674556216} {"Template_token": ["", "bool", "FrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isCmseNSEntryFunction", "(", ")", ")", "{", "CSI", ".", "emplace_back", "(", "", ")", ";", "CSI", ".", "back", "(", ")", ".", "setRestored", "(", "false", ")", ";", "}", "const", "auto", "&", "AFI", "=", "*", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", ".", "shouldSignReturnAddress", "(", ")", ")", "{", "CSI", ".", "insert", "(", "find_if", "(", "CSI", ",", "[", "=", "]", "(", "const", "auto", "&", "CS", ")", "{", "Register", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "return", "Reg", "==", "", "||", "Reg", "==", "", "||", "Reg", "==", "", "||", "Reg", "==", "", "||", "", ".", "contains", "(", "Reg", ")", ";", "}", ")", ",", "CalleeSavedInfo", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering3", "Func": "assignCalleeSavedSpillSlots", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72831, "Length": 151, "Cover_Rate": 0.893491124260355} {"Template_token": ["", "Register", "Reg", "=", "Info", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "!", "isCmseEntry", "&&", "!", "isTrap", "&&", "AFI", "->", "getArgumentStackToRestore", "(", ")", "==", "", "&&", "STI", ".", "hasV5TOps", "(", ")", "&&", "MBB", ".", "succ_empty", "(", ")", "&&", "!", "hasPAC", ")", "{", "Reg", "=", "", ";", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "Info", ".", "setRestored", "(", "false", ")", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";"], "ground_truth": ["}", "else", "MIB", ".", "addImm", "(", "", ")", ";"], "File": "ARMFrameLowering3", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72832, "Length": 430, "Cover_Rate": 0.5491698595146871} {"Template_token": ["", "DebugLoc", "DL", ";", "using", "RegAndKill", "=", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ";", "SmallVector", "<", "RegAndKill", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "Register", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "isLiveIn", "=", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "isLiveIn", "&&", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "!", "isLiveIn", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "const", "RegAndKill", "&", "LHS", ",", "const", "RegAndKill", "&", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ".", "first", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ".", "first", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "ARMFrameLowering3", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72835, "Length": 230, "Cover_Rate": 0.4356060606060606} {"Template_token": ["", "bool", "FrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isCmseNSEntryFunction", "(", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "shouldSignReturnAddress", "(", "true", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFrameLowering3", "Func": "enableShrinkWrapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72837, "Length": 58, "Cover_Rate": 0.9830508474576272} {"Template_token": ["", "explicit", "FrameLowering", "(", "const", "BaseTargetMachine", "&", "tm", ",", "const", "Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "sti", ".", "getStackAlignment", "(", ")", ",", "", ",", "", ")", ",", "TM", "(", "tm", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMFrameLowering40", "Func": "ARMFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72838, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "FrameLowering", "(", "const", "BaseTargetMachine", "&", "tm", ",", "const", "Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "sti", ".", "getStackAlignment", "(", ")", ",", "", ",", "", ")", ",", "TM", "(", "tm", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMFrameLowering40", "Func": "ARMFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72839, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "static", "void", "checkNumAlignedDPRCS2Regs", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "setNumAlignedDPRCS2Regs", "(", "", ")", ";", "if", "(", "!", "SpillAlignedNEONRegs", ")", "return", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getFnAttributes", "(", ")", ".", "hasNakedAttr", "(", ")", ")", "return", ";", "if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "", ")", "return", ";", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "RegInfo", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";"], "ground_truth": ["unsigned", "NumSpills", "=", "", ";"], "File": "ARMFrameLowering43", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72842, "Length": 140, "Cover_Rate": 0.693069306930693} {"Template_token": ["", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "Naked", ")", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";"], "ground_truth": ["MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";"], "File": "ARMFrameLowering45", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72847, "Length": 106, "Cover_Rate": 0.5221674876847291} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", "{", "assert", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "==", "", "&&", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", ";", "}"], "ground_truth": ["if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";"], "File": "ARMFrameLowering45", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72848, "Length": 215, "Cover_Rate": 0.3036723163841808} {"Template_token": ["", "--", "MBBI", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", "{", "assert", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "==", "", "&&", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";"], "ground_truth": ["if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";"], "File": "ARMFrameLowering45", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72849, "Length": 386, "Cover_Rate": 0.5451977401129944} {"Template_token": ["", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";", "}", "else", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "MIB", ")", ";"], "File": "ARMFrameLowering47", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72853, "Length": 272, "Cover_Rate": 0.48312611012433393} {"Template_token": ["", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering51", "Func": "enableShrinkWrapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72861, "Length": 19, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering51", "Func": "enableShrinkWrapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72862, "Length": 19, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "SmallSet", "<", "MachineBasicBlock", "*", ",", "", ">", "RestoreBlocks", ";", "if", "(", "MFI", ".", "getSavePoint", "(", ")", ")", "{", "SaveBlocks", ".", "insert", "(", "MFI", ".", "getSavePoint", "(", ")", ")", ";", "RestoreBlocks", ".", "insert", "(", "MFI", ".", "getRestorePoint", "(", ")", ")", ";", "}", "else", "{", "SaveBlocks", ".", "insert", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "if", "(", "MBB", ".", "isReturnBlock", "(", ")", ")", "RestoreBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "}", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "WorkList", ";", "SmallSet", "<", "MachineBasicBlock", "*", ",", "", ">", "VisitedBlocks", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MF", ".", "front", "(", ")", ".", "getName", "(", ")", "<<", "", ")", ";", "WorkList", ".", "push_back", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "if", "(", "MBB", ".", "isReturnBlock", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", ".", "getName", "(", ")", "<<", "", ")", ";", "WorkList", ".", "push_back", "(", "&", "MBB", ")", ";", "}", "}", "auto", "CheckOutsideInst", "=", "[", "&", "UnsaveableRegs", ",", "TRI", "]", "(", "MachineInstr", "&", "MI", ")", "{", "for", "(", "Register", "Reg", ":", "{", "", ",", "", ",", "", ",", "", "}", ")", "{", "if", "(", "MI", ".", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "{", "UnsaveableRegs", ".", "set", "(", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TRI", "->", "getName", "(", "Reg", ")", "<<", "", "<<", "MI", "<<", "", ")", ";", "}", "}", "}", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "WorkList", ".", "pop_back_val", "(", ")", ";", "if", "(", "VisitedBlocks", ".", "count", "(", "MBB", ")", ")", "continue", ";", "VisitedBlocks", ".", "insert", "(", "MBB", ")", ";", "bool", "IsSave", "=", "SaveBlocks", ".", "count", "(", "MBB", ")", ";", "bool", "IsRestore", "=", "RestoreBlocks", ".", "count", "(", "MBB", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getName", "(", ")", "<<", "", "<<", "IsSave", "<<", "", "<<", "IsRestore", "<<", "", ")", ";", "if", "(", "IsRestore", ")", "{", "LivePhysRegs", "LPR", "(", "*", "TRI", ")", ";", "LPR", ".", "addLiveOuts", "(", "*", "MBB", ")", ";", "for", "(", "auto", "&", "Term", ":", "reverse", "(", "MBB", "->", "terminators", "(", ")", ")", ")", "{", "LPR", ".", "stepBackward", "(", "Term", ")", ";"], "ground_truth": ["CheckOutsideInst", "(", "Term", ")", ";"], "File": "ARMFrameLowering51", "Func": "findRegDefsOutsideSaveRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72863, "Length": 383, "Cover_Rate": 0.6547008547008547} {"Template_token": ["", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", "*", "NumAlignedDPRCS2Regs", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "unsigned", "MaxAlign", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getMaxAlignment", "(", ")", ";", "emitAligningInstructions", "(", "MF", ",", "AFI", ",", "TII", ",", "MBB", ",", "MI", ",", "DL", ",", "", ",", "MaxAlign", ",", "true", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "isThumb", ")", "MIB", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering52", "Func": "emitAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72864, "Length": 416, "Cover_Rate": 0.540962288686606} {"Template_token": ["", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "Old", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "else", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMFrameLowering57", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72867, "Length": 129, "Cover_Rate": 0.42574257425742573} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "int", "D8SpillFI", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "CSI", "[", "i", "]", ".", "getReg", "(", ")", "==", "", ")", "{", "D8SpillFI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "break", ";", "}", "bool", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addFrameIndex", "(", "D8SpillFI", ")", ".", "addImm", "(", "", ")", ")", ")", ";", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "", ";"], "ground_truth": ["NumAlignedDPRCS2Regs", "-=", "", ";"], "File": "ARMFrameLowering58", "Func": "emitAlignedDPRCS2Restores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72869, "Length": 306, "Cover_Rate": 0.576271186440678} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";"], "ground_truth": ["NextReg", "+=", "", ";"], "File": "ARMFrameLowering58", "Func": "emitAlignedDPRCS2Restores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72870, "Length": 202, "Cover_Rate": 0.3804143126177024} {"Template_token": ["", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", "*", "NumAlignedDPRCS2Regs", ")", ")", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "MaxAlign", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getMaxAlignment", "(", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "MaxAlign", "-", "", ")", ")", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "MIB", "=", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "!", "isThumb", ")", "AddDefaultCC", "(", "MIB", ")", ";", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ")", "{", "MBB", ".", "addLiveIn", "(", "NextReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "(", "NextReg", "-", "R4BaseReg", ")", "*", "", ")", ")", ";", "}"], "ground_truth": ["llvm", "::", "prior", "(", "MI", ")", "->", "addRegisterKilled", "(", "", ",", "TRI", ")", ";"], "File": "ARMFrameLowering58", "Func": "emitAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72871, "Length": 480, "Cover_Rate": 0.6374501992031872} {"Template_token": ["", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", "*", "NumAlignedDPRCS2Regs", ")", ")", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "MaxAlign", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getMaxAlignment", "(", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "MaxAlign", "-", "", ")", ")", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "MIB", "=", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "!", "isThumb", ")", "AddDefaultCC", "(", "MIB", ")", ";", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";"], "ground_truth": ["NextReg", "+=", "", ";"], "File": "ARMFrameLowering58", "Func": "emitAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72872, "Length": 408, "Cover_Rate": 0.5418326693227091} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";", "return", "true", ";", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMFrameLowering58", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72873, "Length": 154, "Cover_Rate": 0.8020833333333334} {"Template_token": ["", "else", "if", "(", "AFI", "->", "isDPRCalleeSavedAreaFrame", "(", "FI", ")", ")", "return", "Offset", "-", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "isFixed", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "Offset", "=", "FPOffset", ";", "}", "else", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "}", "return", "Offset", ";", "}", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";"], "ground_truth": ["return", "FPOffset", ";"], "File": "ARMFrameLowering58", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72875, "Length": 140, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "if", "(", "IsDestroy", "&&", "CalleePopAmount", "!=", "", ")", "return", "MBB", ".", "erase", "(", "I", ")", ";", "unsigned", "Amount", "=", "TII", ".", "getFrameSize", "(", "*", "I", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "Amount", "=", "alignSPAdjust", "(", "Amount", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMFrameLowering5", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72876, "Length": 124, "Cover_Rate": 0.3492957746478873} {"Template_token": ["", "DebugLoc", "dl", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ";", "unsigned", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "int", "PIdx", "=", "I", "->", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "I", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "TII", ".", "getFramePred", "(", "*", "I", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "if", "(", "IsDestroy", "&&", "CalleePopAmount", "!=", "", ")", "return", "MBB", ".", "erase", "(", "I", ")", ";", "unsigned", "Amount", "=", "TII", ".", "getFrameSize", "(", "*", "I", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "Amount", "=", "alignSPAdjust", "(", "Amount", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "}", "}", "else", "if", "(", "CalleePopAmount", "!=", "", ")", "{"], "ground_truth": ["emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "CalleePopAmount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";"], "File": "ARMFrameLowering5", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72877, "Length": 262, "Cover_Rate": 0.7380281690140845} {"Template_token": ["", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "else", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", "{", "assert", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "==", "", "&&", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}"], "ground_truth": ["if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";"], "File": "ARMFrameLowering5", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72878, "Length": 369, "Cover_Rate": 0.46946564885496184} {"Template_token": ["", "void", "FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "assert", "(", "MBBI", "->", "isReturn", "(", ")", "&&", "", ")", ";", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "ArgRegsSaveSize", "=", "AFI", "->", "getArgRegsSaveSize", "(", "Align", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "}", "else", "{", "const", "uint16_t", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{"], "ground_truth": ["if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMFrameLowering64", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72879, "Length": 491, "Cover_Rate": 0.5348583877995643} {"Template_token": ["", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{"], "File": "ARMFrameLowering64", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72880, "Length": 220, "Cover_Rate": 0.3832752613240418} {"Template_token": ["", "if", "(", "ArgRegsSaveSize", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "ArgRegsSaveSize", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetIOS", "(", ")", ")", "GPRCS2Size", "+=", "", ";", "else", "GPRCS1Size", "+=", "", ";", "break", ";", "default", ":", "if", "(", "Reg", "==", "", ")", "D8SpillFI", "=", "FI", ";", "if", "(", "Reg", "<", "", "||", "Reg", ">=", "", "+", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ")", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "GPRCS1Size", ">", "", ")", "MBBI", "++", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "if", "(", "HasFP", ")", "{", "int", "FramePtrOffset", "=", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "GPRCS1Size", ";", "emitRegPlusImmediate", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "FramePtr", ",", "", ",", "FramePtrOffset", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "GPRCS2Size", ">", "", ")", "MBBI", "++", ";", "if", "(", "DPRCSSize", ">", "", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ">", "", ")", "{"], "ground_truth": ["MBBI", "=", "skipAlignedDPRCS2Spills", "(", "MBBI", ",", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ")", ";"], "File": "ARMFrameLowering64", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72881, "Length": 422, "Cover_Rate": 0.3663194444444444} {"Template_token": ["", "unsigned", "TargetAlign", "=", "getStackAlignment", "(", ")", ";", "if", "(", "TargetAlign", "==", "", "&&", "(", "NumGPRSpills", "&", "", ")", ")", "{", "if", "(", "CS1Spilled", "&&", "!", "UnspilledCS1GPRs", ".", "empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UnspilledCS1GPRs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "UnspilledCS1GPRs", "[", "i", "]", ";", "if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "||", "isLowRegister", "(", "Reg", ")", "||", "Reg", "==", "", ")", "{", "MRI", ".", "setPhysRegUsed", "(", "Reg", ")", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "break", ";", "}", "}", "}", "else", "if", "(", "!", "UnspilledCS2GPRs", ".", "empty", "(", ")", "&&", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "Reg", "=", "UnspilledCS2GPRs", ".", "front", "(", ")", ";", "MRI", ".", "setPhysRegUsed", "(", "Reg", ")", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "}", "}", "if", "(", "BigStack", "&&", "!", "ExtraCSSpill", ")", "{", "unsigned", "NumExtras", "=", "TargetAlign", "/", "", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Extras", ";", "while", "(", "NumExtras", "&&", "!", "UnspilledCS1GPRs", ".", "empty", "(", ")", ")", "{", "unsigned", "Reg", "=", "UnspilledCS1GPRs", ".", "back", "(", ")", ";", "UnspilledCS1GPRs", ".", "pop_back", "(", ")", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", "&&", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "||", "isLowRegister", "(", "Reg", ")", "||", "Reg", "==", "", ")", ")", "{", "Extras", ".", "push_back", "(", "Reg", ")", ";", "NumExtras", "--", ";", "}", "}", "if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "while", "(", "NumExtras", "&&", "!", "UnspilledCS2GPRs", ".", "empty", "(", ")", ")", "{", "unsigned", "Reg", "=", "UnspilledCS2GPRs", ".", "back", "(", ")", ";", "UnspilledCS2GPRs", ".", "pop_back", "(", ")", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "{", "Extras", ".", "push_back", "(", "Reg", ")", ";", "NumExtras", "--", ";", "}", "}", "}", "if", "(", "Extras", ".", "size", "(", ")", "&&", "NumExtras", "==", "", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Extras", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MRI", ".", "setPhysRegUsed", "(", "Extras", "[", "i", "]", ")", ";", "}", "}", "else", "if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";"], "File": "ARMFrameLowering64", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72882, "Length": 377, "Cover_Rate": 0.31416666666666665} {"Template_token": ["", "if", "(", "!", "SpillAlignedNEONRegs", ")", "return", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "Naked", ")", ")", "return", ";", "if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "", ")", "return", ";", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "RegInfo", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "NumSpills", "=", "", ";", "for", "(", ";", "NumSpills", "<", "", ";", "++", "NumSpills", ")", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "", "+", "NumSpills", ")", ")", "break", ";", "if", "(", "NumSpills", "<", "", ")", "return", ";", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "setNumAlignedDPRCS2Regs", "(", "NumSpills", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering68", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72886, "Length": 186, "Cover_Rate": 0.8732394366197183} {"Template_token": ["", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", "(", "", ",", "NrBitsToZero", ")", ")", ")", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", "(", "", ",", "NrBitsToZero", ")", ")", ")", ")", ";", "}", "}", "else", "{", "assert", "(", "CanUseBFC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "~", "AlignMask", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMFrameLowering68", "Func": "emitAligningInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72887, "Length": 133, "Cover_Rate": 0.36239782016348776} {"Template_token": ["", "fixTCReturn", "(", "MF", ",", "MBB", ")", ";", "return", ";", "}", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";", "}", "else", "{", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "{", "--", "MBBI", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "ARMFrameLowering68", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72888, "Length": 264, "Cover_Rate": 0.3687150837988827} {"Template_token": ["", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "ArgRegsSaveSize", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "fixTCReturn", "(", "MF", ",", "MBB", ")", ";", "return", ";", "}", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";", "}", "else", "{", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "{", "--", "MBBI", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{"], "ground_truth": ["assert", "(", "!", "MFI", "->", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";"], "File": "ARMFrameLowering69", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72890, "Length": 346, "Cover_Rate": 0.49712643678160917} {"Template_token": ["", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", "*", "NumAlignedDPRCS2Regs", ")", ")", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "MaxAlign", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getMaxAlignment", "(", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "MaxAlign", "-", "", ")", ")", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "MIB", "=", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "!", "isThumb", ")", "AddDefaultCC", "(", "MIB", ")", ";", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "", ";"], "ground_truth": ["NumAlignedDPRCS2Regs", "-=", "", ";"], "File": "ARMFrameLowering82", "Func": "emitAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72900, "Length": 325, "Cover_Rate": 0.4350736278447122} {"Template_token": ["", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "if", "(", "RetOpcode", "==", "", ")", "{", "unsigned", "TCOpcode", "=", "STI", ".", "isThumb", "(", ")", "?", "(", "STI", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ")", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "MachineInstr", "*", "NewMI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "NewMI", "->", "addOperand", "(", "MBBI", "->", "getOperand", "(", "i", ")", ")", ";"], "ground_truth": ["MBB", ".", "erase", "(", "MBBI", ")", ";"], "File": "ARMFrameLowering82", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72901, "Length": 298, "Cover_Rate": 0.3156779661016949} {"Template_token": ["", "}", "if", "(", "!", "", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "if", "(", "Spilled", ")", "{", "NumGPRSpills", "++", ";", "if", "(", "!", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "Reg", "==", "", ")", "LRSpilled", "=", "true", ";", "CS1Spilled", "=", "true", ";", "continue", ";", "}", "switch", "(", "Reg", ")", "{", "case", "", ":", "LRSpilled", "=", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "CS1Spilled", "=", "true", ";", "break", ";", "default", ":", "break", ";", "}", "}", "else", "{", "if", "(", "!", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "UnspilledCS1GPRs", ".", "push_back", "(", "Reg", ")", ";", "continue", ";", "}", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "UnspilledCS1GPRs", ".", "push_back", "(", "Reg", ")", ";", "break", ";", "default", ":", "UnspilledCS2GPRs", ".", "push_back", "(", "Reg", ")", ";", "break", ";", "}", "}", "}", "bool", "ForceLRSpill", "=", "false", ";", "if", "(", "!", "LRSpilled", "&&", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "FnSize", "=", "GetFunctionSizeInBytes", "(", "MF", ",", "TII", ")", ";", "if", "(", "FnSize", ">=", "(", "", "<<", "", ")", ")", "{", "CanEliminateFrame", "=", "false", ";", "ForceLRSpill", "=", "true", ";", "}", "}", "bool", "BigStack", "=", "(", "RS", "&&", "(", "MFI", "->", "estimateStackSize", "(", "MF", ")", "+", "(", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "?", "", ":", "", ")", ">=", "estimateRSStackSizeLimit", "(", "MF", ",", "this", ")", ")", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "(", "MFI", "->", "adjustsStack", "(", ")", "&&", "!", "canSimplifyCallFramePseudos", "(", "MF", ")", ")", ";", "bool", "ExtraCSSpill", "=", "false", ";", "if", "(", "BigStack", "||", "!", "CanEliminateFrame", "||", "RegInfo", "->", "cannotEliminateFrame", "(", "MF", ")", ")", "{", "AFI", "->", "setHasStackFrame", "(", "true", ")", ";", "if", "(", "!", "LRSpilled", "&&", "CS1Spilled", ")", "{", "MRI", ".", "setPhysRegUsed", "(", "", ")", ";", "NumGPRSpills", "++", ";", "SmallVectorImpl", "<", "unsigned", ">", "::", "iterator", "LRPos", ";", "LRPos", "=", "std", "::", "find", "(", "UnspilledCS1GPRs", ".", "begin", "(", ")", ",", "UnspilledCS1GPRs", ".", "end", "(", ")", ",", "(", "unsigned", ")", "", ")", ";", "if", "(", "LRPos", "!=", "UnspilledCS1GPRs", ".", "end", "(", ")", ")", "UnspilledCS1GPRs", ".", "erase", "(", "LRPos", ")", ";", "ForceLRSpill", "=", "false", ";", "ExtraCSSpill", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering82", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72902, "Length": 386, "Cover_Rate": 0.3115415657788539} {"Template_token": ["", "void", "FrameLowering", "::", "emitPopInst", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "unsigned", "LdmOpc", ",", "unsigned", "LdrOpc", ",", "bool", "isVarArg", ",", "bool", "NoGap", ",", "bool", "(", "*", "Func", ")", "(", "unsigned", ",", "bool", ")", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "RetOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isTailCall", "=", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{"], "File": "ARMFrameLowering84", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72905, "Length": 224, "Cover_Rate": 0.40950639853747717} {"Template_token": ["", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "GPRCS1Size", "=", "", ",", "GPRCS2Size", "=", "", ",", "DPRCSSize", "=", "", ";", "int", "FramePtrSpillFI", "=", "", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "VARegSaveSize", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "GPRCS1Size", ">", "", ")", "MBBI", "++", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "if", "(", "GPRCS2Size", ">", "", ")", "MBBI", "++", ";", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";"], "ground_truth": ["unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";"], "File": "ARMFrameLowering84", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72906, "Length": 385, "Cover_Rate": 0.3551660516605166} {"Template_token": ["", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "MIB", ")", ";"], "File": "ARMFrameLowering84", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72907, "Length": 179, "Cover_Rate": 0.3916849015317287} {"Template_token": ["", "unsigned", "PushOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "unsigned", "PushOneOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "unsigned", "FltOpc", "=", "", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea1Register", ",", "MachineInstr", "::", "FrameSetup", ")", ";"], "ground_truth": ["emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea2Register", ",", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "ARMFrameLowering84", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72910, "Length": 75, "Cover_Rate": 0.423728813559322} {"Template_token": ["", "unsigned", "FltOpc", "=", "", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea1Register", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea2Register", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "", ",", "true", ",", "&", "isArea3Register", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering84", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72911, "Length": 75, "Cover_Rate": 0.423728813559322} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetIOS", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "STI", ".", "hasV5TOps", "(", ")", "&&", "!", "STI", ".", "isTargetNaCl", "(", ")", ")", "{", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{"], "ground_truth": ["MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";"], "File": "ARMFrameLowering85", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72913, "Length": 272, "Cover_Rate": 0.46815834767641995} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "RetOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isTailCall", "=", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ";", "bool", "isInterrupt", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "STI", ".", "hasV5TOps", "(", ")", "&&", "!", "STI", ".", "isTargetNaCl", "(", ")", ")", "{", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";"], "ground_truth": ["if", "(", "DeleteRet", ")", "{"], "File": "ARMFrameLowering86", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72915, "Length": 305, "Cover_Rate": 0.5222602739726028} {"Template_token": ["", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "unsigned", "TCOpcode", "=", "(", "RetOpcode", "==", "", ")", "?", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering88", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72917, "Length": 420, "Cover_Rate": 0.43388429752066116} {"Template_token": ["", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "}", "else", "{", "const", "unsigned", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";"], "ground_truth": ["if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";"], "File": "ARMFrameLowering88", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72918, "Length": 402, "Cover_Rate": 0.4152892561983471} {"Template_token": ["", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "VARegSaveSize", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ";", "unsigned", "NumBytes", "=", "MFI", "->", "getStackSize", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "GPRCS1Size", "=", "", ",", "GPRCS2Size", "=", "", ",", "DPRCSSize", "=", "", ";", "int", "FramePtrSpillFI", "=", "", ";", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "VARegSaveSize", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "GPRCS1Size", ">", "", ")", "MBBI", "++", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}"], "ground_truth": ["if", "(", "GPRCS2Size", ">", "", ")", "MBBI", "++", ";"], "File": "ARMFrameLowering88", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72919, "Length": 448, "Cover_Rate": 0.4202626641651032} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "GPRCS1Size", ">", "", ")", "MBBI", "++", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "if", "(", "GPRCS2Size", ">", "", ")", "MBBI", "++", ";", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "if", "(", "DPRCSSize", ">", "", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "HasFP", "&&", "is", ")", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "hasFP", "(", "MF", ")", ")", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Size", "(", "GPRCS1Size", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Size", "(", "GPRCS2Size", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaSize", "(", "DPRCSSize", ")", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "unsigned", "MaxAlign", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";"], "ground_truth": ["assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", ";"], "File": "ARMFrameLowering88", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72920, "Length": 376, "Cover_Rate": 0.3527204502814259} {"Template_token": ["", "bool", "CS1Spilled", "=", "false", ";", "bool", "LRSpilled", "=", "false", ";", "unsigned", "NumGPRSpills", "=", "", ";", "SmallVector", "<", "unsigned", ",", "", ">", "UnspilledCS1GPRs", ";", "SmallVector", "<", "unsigned", ",", "", ">", "UnspilledCS2GPRs", ";", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", ")", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "", ")", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "if", "(", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ">", "", ")", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "", ")", ";", "unsigned", "StackSize", "=", "estimateStackSize", "(", "MF", ")", ";", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "StackSize", ">", "", ")", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "", ")", ";", "}", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "RegInfo", "->", "getBaseRegister", "(", ")", ")", ";", "const", "unsigned", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSRegs", "[", "i", "]", ";", "bool", "Spilled", "=", "false", ";", "if", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "Spilled", "=", "true", ";", "CanEliminateFrame", "=", "false", ";", "}", "else", "{", "for", "(", "const", "unsigned", "*", "Aliases", "=", "RegInfo", "->", "getAliasSet", "(", "Reg", ")", ";", "*", "Aliases", ";", "++", "Aliases", ")", "{", "if", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "*", "Aliases", ")", ")", "{", "Spilled", "=", "true", ";", "CanEliminateFrame", "=", "false", ";", "}", "}", "}", "if", "(", "!", "", "->", "contains", "(", "Reg", ")", ")", "continue", ";", "if", "(", "Spilled", ")", "{", "NumGPRSpills", "++", ";", "if", "(", "!", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "Reg", "==", "", ")", "LRSpilled", "=", "true", ";", "CS1Spilled", "=", "true", ";", "continue", ";", "}", "switch", "(", "Reg", ")", "{", "case", "", ":", "LRSpilled", "=", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "CS1Spilled", "=", "true", ";", "break", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "ARMFrameLowering88", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72921, "Length": 431, "Cover_Rate": 0.352124183006536} {"Template_token": ["", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", "&&", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{"], "ground_truth": ["MIB", ".", "addReg", "(", "", ")", ";"], "File": "ARMFrameLowering8", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72922, "Length": 235, "Cover_Rate": 0.3502235469448584} {"Template_token": ["", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", "&&", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{"], "File": "ARMFrameLowering8", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72923, "Length": 213, "Cover_Rate": 0.3174366616989568} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "RetOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isTailCall", "=", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ";", "bool", "isInterrupt", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "STI", ".", "hasV5TOps", "(", ")", "&&", "!", "STI", ".", "isTargetNaCl", "(", ")", ")", "{", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{"], "ground_truth": ["if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";"], "File": "ARMFrameLowering92", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72924, "Length": 354, "Cover_Rate": 0.6061643835616438} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "RetOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isTailCall", "=", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ";", "bool", "isInterrupt", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "STI", ".", "hasV5TOps", "(", ")", "&&", "!", "STI", ".", "isTargetNaCl", "(", ")", ")", "{", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";"], "ground_truth": ["}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{"], "File": "ARMFrameLowering92", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72925, "Length": 338, "Cover_Rate": 0.5787671232876712} {"Template_token": ["", "else", "{", "assert", "(", "!", "MFI", "->", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}"], "ground_truth": ["if", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", "{"], "File": "ARMFrameLowering94", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72929, "Length": 215, "Cover_Rate": 0.31386861313868614} {"Template_token": ["", "unsigned", "FnSize", "=", "", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "FnSize", "+=", "TII", ".", "GetInstSizeInBytes", "(", "MI", ")", ";", "}"], "ground_truth": ["return", "FnSize", ";"], "File": "ARMFrameLowering94", "Func": "GetFunctionSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72932, "Length": 35, "Cover_Rate": 0.6862745098039216} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ScratchReg0", ")", ".", "addReg", "(", "ScratchReg0", ")", ".", "addImm", "(", "", "*", "TlsOffset", ")", ")", ".", "addReg", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ScratchReg0", ")", ".", "addReg", "(", "ScratchReg0", ")", ".", "addImm", "(", "", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "ScratchReg0", ")", ".", "addReg", "(", "ScratchReg1", ")", ")", ";", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addMBB", "(", "postStackMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ScratchReg0", ")", ".", "addImm", "(", "AlignedStackSize", ")", ")", ".", "addReg", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ScratchReg1", ")", ".", "addImm", "(", "AlignToConstant", "(", "FI", "->", "getArgumentStackSize", "(", ")", ")", ")", ")", ".", "addReg", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ")", ".", "addReg", "(", "", ")", ";", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addExternalSymbol", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ")", ".", "addReg", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ")", ".", "addReg", "(", "ScratchReg0", ")", ".", "addReg", "(", "ScratchReg1", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ".", "addReg", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "postStackMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ")", ".", "addReg", "(", "ScratchReg0", ")", ".", "addReg", "(", "ScratchReg1", ")", ";", "postStackMBB", "->", "addSuccessor", "(", "&", "prologueMBB", ")", ";", "allocMBB", "->", "addSuccessor", "(", "postStackMBB", ")", ";"], "ground_truth": ["checkMBB", "->", "addSuccessor", "(", "postStackMBB", ")", ";"], "File": "ARMFrameLowering96", "Func": "adjustForSegmentedStacks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72933, "Length": 410, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "unsigned", "Shifted", "=", "", ";", "if", "(", "Value", "==", "", ")", "return", "", ";", "while", "(", "!", "(", "Value", "&", "", ")", ")", "{", "Value", "=", "Value", "<<", "", ";", "Shifted", "+=", "", ";", "}", "bool", "Carry", "=", "(", "Value", "&", "", ")", ";", "Value", "=", "(", "(", "Value", "&", "", ")", ">>", "", ")", "+", "Carry", ";", "if", "(", "Value", "&", "", ")", "Value", "=", "Value", "&", "", ";", "if", "(", "Shifted", ">", "", ")", "Value", "=", "Value", ">>", "(", "Shifted", "-", "", ")", ";", "else", "Value", "=", "Value", "<<", "(", "", "-", "Shifted", ")", ";", "return", "Value", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering96", "Func": "AlignToARMConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72934, "Length": 101, "Cover_Rate": 0.926605504587156} {"Template_token": ["", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "DNum", "%", "", "?", "", ":", "", ")", ";", "if", "(", "DNum", "==", "", ")", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "MFI", ".", "getMaxAlignment", "(", ")", ")", ";", "}", "bool", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", "*", "NumAlignedDPRCS2Regs", ")", ")", ")", ";", "unsigned", "MaxAlign", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getMaxAlignment", "(", ")", ";", "emitAligningInstructions", "(", "MF", ",", "AFI", ",", "TII", ",", "MBB", ",", "MI", ",", "DL", ",", "", ",", "MaxAlign", ",", "true", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "MIB", "=", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "!", "isThumb", ")", "AddDefaultCC", "(", "MIB", ")", ";", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";"], "ground_truth": ["NextReg", "+=", "", ";"], "File": "ARMFrameLowering", "Func": "emitAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72939, "Length": 280, "Cover_Rate": 0.39215686274509803} {"Template_token": ["", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", "&&", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";"], "ground_truth": ["}", "else", "MIB", ".", "addImm", "(", "", ")", ";"], "File": "ARMFrameLowering", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72940, "Length": 244, "Cover_Rate": 0.37888198757763975} {"Template_token": ["", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "}", "else", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", "&&", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{"], "ground_truth": ["if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";"], "File": "ARMFrameLowering", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72941, "Length": 210, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "return", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", "->", "hasCalls", "(", ")", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72943, "Length": 44, "Cover_Rate": 0.4731182795698925} {"Template_token": ["", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "STI", ".", "isTargetIOS", "(", ")", ")", "return", "true", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", "->", "hasCalls", "(", ")", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72944, "Length": 81, "Cover_Rate": 0.8709677419354839} {"Template_token": ["", "if", "(", "I", "->", "getName", "(", ")", ".", "startswith", "(", "", ")", "||", "I", "->", "getName", "(", ")", ".", "startswith", "(", "", ")", ")", "continue", ";", "if", "(", "TD", "->", "getTypeAllocSize", "(", "I", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ")", "<", "MaxOffset", ")", "{", "const", "TargetLoweringObjectFile", "&", "TLOF", "=", "TLI", "->", "getObjFileLowering", "(", ")", ";", "if", "(", "TLOF", ".", "getKindForGlobal", "(", "I", ",", "TLI", "->", "getTargetMachine", "(", ")", ")", ".", "isBSSLocal", "(", ")", ")", "BSSGlobals", ".", "push_back", "(", "I", ")", ";", "else", "if", "(", "I", "->", "isConstant", "(", ")", ")", "ConstGlobals", ".", "push_back", "(", "I", ")", ";", "else", "Globals", ".", "push_back", "(", "I", ")", ";", "}", "}", "if", "(", "Globals", ".", "size", "(", ")", ">", "", ")", "Changed", "|=", "doMerge", "(", "Globals", ",", "M", ",", "false", ")", ";", "if", "(", "BSSGlobals", ".", "size", "(", ")", ">", "", ")", "Changed", "|=", "doMerge", "(", "BSSGlobals", ",", "M", ",", "false", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "ARMGlobalMerge2", "Func": "doInitialization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72945, "Length": 154, "Cover_Rate": 0.532871972318339} {"Template_token": ["", "GlobalCmp", "(", "const", "TargetData", "*", "td", ")", ":", "TD", "(", "td", ")", "{"], "ground_truth": ["}"], "File": "ARMGlobalMerge2", "Func": "GlobalCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72946, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "GlobalCmp", "(", "const", "TargetData", "*", "td", ")", ":", "TD", "(", "td", ")", "{"], "ground_truth": ["}"], "File": "ARMGlobalMerge2", "Func": "GlobalCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72947, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "GlobalMerge", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "ARMGlobalMerge2", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72949, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "for", "(", "Module", "::", "global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "hasLocalLinkage", "(", ")", "||", "I", "->", "isThreadLocal", "(", ")", "||", "I", "->", "hasSection", "(", ")", ")", "continue", ";", "unsigned", "Alignment", "=", "I", "->", "getAlignment", "(", ")", ";", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";", "if", "(", "Alignment", ">", "TD", "->", "getABITypeAlignment", "(", "Ty", ")", ")", "continue", ";", "if", "(", "I", "->", "getName", "(", ")", ".", "startswith", "(", "", ")", "||", "I", "->", "getName", "(", ")", ".", "startswith", "(", "", ")", ")", "continue", ";", "if", "(", "TD", "->", "getTypeAllocSize", "(", "Ty", ")", "<", "MaxOffset", ")", "{", "const", "TargetLoweringObjectFile", "&", "TLOF", "=", "TLI", "->", "getObjFileLowering", "(", ")", ";", "if", "(", "TLOF", ".", "getKindForGlobal", "(", "I", ",", "TLI", "->", "getTargetMachine", "(", ")", ")", ".", "isBSSLocal", "(", ")", ")", "BSSGlobals", ".", "push_back", "(", "I", ")", ";", "else", "if", "(", "I", "->", "isConstant", "(", ")", ")", "ConstGlobals", ".", "push_back", "(", "I", ")", ";", "else", "Globals", ".", "push_back", "(", "I", ")", ";", "}", "}", "if", "(", "Globals", ".", "size", "(", ")", ">", "", ")", "Changed", "|=", "doMerge", "(", "Globals", ",", "M", ",", "false", ")", ";"], "ground_truth": ["if", "(", "BSSGlobals", ".", "size", "(", ")", ">", "", ")", "Changed", "|=", "doMerge", "(", "BSSGlobals", ",", "M", ",", "false", ")", ";"], "File": "ARMGlobalMerge3", "Func": "doInitialization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72950, "Length": 236, "Cover_Rate": 0.833922261484099} {"Template_token": ["", "unsigned", "MaxOffset", "=", "TLI", "->", "getMaximalGlobalOffset", "(", ")", ";", "std", "::", "stable_sort", "(", "Globals", ".", "begin", "(", ")", ",", "Globals", ".", "end", "(", ")", ",", "GlobalCmp", "(", "TD", ")", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", ".", "getContext", "(", ")", ")", ";", "for", "(", "size_t", "i", "=", "", ",", "e", "=", "Globals", ".", "size", "(", ")", ";", "i", "!=", "e", ";", ")", "{", "size_t", "j", "=", "", ";", "uint64_t", "MergedSize", "=", "", ";", "std", "::", "vector", "<", "Type", "*", ">", "Tys", ";", "std", "::", "vector", "<", "Constant", "*", ">", "Inits", ";", "for", "(", "j", "=", "i", ";", "j", "!=", "e", ";", "++", "j", ")", "{", "Type", "*", "Ty", "=", "Globals", "[", "j", "]", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";", "MergedSize", "+=", "TD", "->", "getTypeAllocSize", "(", "Ty", ")", ";", "if", "(", "MergedSize", ">", "MaxOffset", ")", "{", "break", ";", "}", "Tys", ".", "push_back", "(", "Ty", ")", ";", "Inits", ".", "push_back", "(", "Globals", "[", "j", "]", "->", "getInitializer", "(", ")", ")", ";", "}", "StructType", "*", "MergedTy", "=", "StructType", "::", "get", "(", "M", ".", "getContext", "(", ")", ",", "Tys", ")", ";", "Constant", "*", "MergedInit", "=", "ConstantStruct", "::", "get", "(", "MergedTy", ",", "Inits", ")", ";", "GlobalVariable", "*", "MergedGV", "=", "new", "GlobalVariable", "(", "M", ",", "MergedTy", ",", "isConst", ",", "GlobalValue", "::", "InternalLinkage", ",", "MergedInit", ",", "", ")", ";", "for", "(", "size_t", "k", "=", "i", ";", "k", "<", "j", ";", "++", "k", ")", "{", "Constant", "*", "Idx", "[", "", "]", "=", "{", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "", ")", ",", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "k", "-", "i", ")", "}", ";", "Constant", "*", "GEP", "=", "ConstantExpr", "::", "getInBoundsGetElementPtr", "(", "MergedGV", ",", "Idx", ")", ";", "Globals", "[", "k", "]", "->", "replaceAllUsesWith", "(", "GEP", ")", ";", "Globals", "[", "k", "]", "->", "eraseFromParent", "(", ")", ";", "}", "i", "=", "j", ";"], "ground_truth": ["}"], "File": "ARMGlobalMerge3", "Func": "doMerge", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72951, "Length": 301, "Cover_Rate": 0.8905325443786982} {"Template_token": ["", "size_t", "j", "=", "", ";", "uint64_t", "MergedSize", "=", "", ";", "std", "::", "vector", "<", "Type", "*", ">", "Tys", ";", "std", "::", "vector", "<", "Constant", "*", ">", "Inits", ";", "for", "(", "j", "=", "i", ";", "j", "!=", "e", ";", "++", "j", ")", "{", "Type", "*", "Ty", "=", "Globals", "[", "j", "]", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";", "MergedSize", "+=", "TD", "->", "getTypeAllocSize", "(", "Ty", ")", ";", "if", "(", "MergedSize", ">", "MaxOffset", ")", "{", "break", ";", "}", "Tys", ".", "push_back", "(", "Ty", ")", ";", "Inits", ".", "push_back", "(", "Globals", "[", "j", "]", "->", "getInitializer", "(", ")", ")", ";", "}", "StructType", "*", "MergedTy", "=", "StructType", "::", "get", "(", "M", ".", "getContext", "(", ")", ",", "Tys", ")", ";", "Constant", "*", "MergedInit", "=", "ConstantStruct", "::", "get", "(", "MergedTy", ",", "Inits", ")", ";", "GlobalVariable", "*", "MergedGV", "=", "new", "GlobalVariable", "(", "M", ",", "MergedTy", ",", "isConst", ",", "GlobalValue", "::", "InternalLinkage", ",", "MergedInit", ",", "", ")", ";", "for", "(", "size_t", "k", "=", "i", ";", "k", "<", "j", ";", "++", "k", ")", "{", "Constant", "*", "Idx", "[", "", "]", "=", "{", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "", ")", ",", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "k", "-", "i", ")", "}", ";", "Constant", "*", "GEP", "=", "ConstantExpr", "::", "getInBoundsGetElementPtr", "(", "MergedGV", ",", "Idx", ")", ";"], "ground_truth": ["Globals", "[", "k", "]", "->", "replaceAllUsesWith", "(", "GEP", ")", ";"], "File": "ARMGlobalMerge3", "Func": "doMerge", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72952, "Length": 219, "Cover_Rate": 0.6479289940828402} {"Template_token": ["", "explicit", "GlobalMerge", "(", "const", "TargetLowering", "*", "tli", ")", ":", "FunctionPass", "(", "ID", ")", ",", "TLI", "(", "tli", ")", "{"], "ground_truth": ["}"], "File": "ARMGlobalMerge", "Func": "ARMGlobalMerge", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72953, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "GlobalMerge", "(", "const", "TargetLowering", "*", "tli", ")", ":", "FunctionPass", "(", "ID", ")", ",", "TLI", "(", "tli", ")", "{"], "ground_truth": ["}"], "File": "ARMGlobalMerge", "Func": "ARMGlobalMerge", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72954, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "std", "::", "stable_sort", "(", "Globals", ".", "begin", "(", ")", ",", "Globals", ".", "end", "(", ")", ",", "GlobalCmp", "(", "TD", ")", ")", ";", "const", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", ".", "getContext", "(", ")", ")", ";", "for", "(", "size_t", "i", "=", "", ",", "e", "=", "Globals", ".", "size", "(", ")", ";", "i", "!=", "e", ";", ")", "{", "size_t", "j", "=", "", ";", "uint64_t", "MergedSize", "=", "", ";", "std", "::", "vector", "<", "const", "Type", "*", ">", "Tys", ";", "std", "::", "vector", "<", "Constant", "*", ">", "Inits", ";", "for", "(", "j", "=", "i", ";", "MergedSize", "<", "MaxOffset", "&&", "j", "!=", "e", ";", "++", "j", ")", "{", "const", "Type", "*", "Ty", "=", "Globals", "[", "j", "]", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";", "Tys", ".", "push_back", "(", "Ty", ")", ";", "Inits", ".", "push_back", "(", "Globals", "[", "j", "]", "->", "getInitializer", "(", ")", ")", ";", "MergedSize", "+=", "TD", "->", "getTypeAllocSize", "(", "Ty", ")", ";", "}", "StructType", "*", "MergedTy", "=", "StructType", "::", "get", "(", "M", ".", "getContext", "(", ")", ",", "Tys", ")", ";", "Constant", "*", "MergedInit", "=", "ConstantStruct", "::", "get", "(", "MergedTy", ",", "Inits", ")", ";", "GlobalVariable", "*", "MergedGV", "=", "new", "GlobalVariable", "(", "M", ",", "MergedTy", ",", "isConst", ",", "GlobalValue", "::", "InternalLinkage", ",", "MergedInit", ",", "", ")", ";", "for", "(", "size_t", "k", "=", "i", ";", "k", "<", "j", ";", "++", "k", ")", "{", "SmallVector", "<", "Constant", "*", ",", "", ">", "Idx", ";", "Idx", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "", ")", ")", ";", "Idx", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "k", "-", "i", ")", ")", ";", "Constant", "*", "GEP", "=", "ConstantExpr", "::", "getInBoundsGetElementPtr", "(", "MergedGV", ",", "&", "Idx", "[", "", "]", ",", "Idx", ".", "size", "(", ")", ")", ";", "Globals", "[", "k", "]", "->", "replaceAllUsesWith", "(", "GEP", ")", ";", "Globals", "[", "k", "]", "->", "eraseFromParent", "(", ")", ";", "}", "i", "=", "j", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMGlobalMerge", "Func": "doMerge", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72957, "Length": 312, "Cover_Rate": 0.8788732394366198} {"Template_token": ["", "const", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", ".", "getContext", "(", ")", ")", ";", "for", "(", "size_t", "i", "=", "", ",", "e", "=", "Globals", ".", "size", "(", ")", ";", "i", "!=", "e", ";", ")", "{", "size_t", "j", "=", "", ";", "uint64_t", "MergedSize", "=", "", ";", "std", "::", "vector", "<", "const", "Type", "*", ">", "Tys", ";", "std", "::", "vector", "<", "Constant", "*", ">", "Inits", ";", "for", "(", "j", "=", "i", ";", "MergedSize", "<", "MaxOffset", "&&", "j", "!=", "e", ";", "++", "j", ")", "{", "const", "Type", "*", "Ty", "=", "Globals", "[", "j", "]", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";", "Tys", ".", "push_back", "(", "Ty", ")", ";", "Inits", ".", "push_back", "(", "Globals", "[", "j", "]", "->", "getInitializer", "(", ")", ")", ";", "MergedSize", "+=", "TD", "->", "getTypeAllocSize", "(", "Ty", ")", ";", "}", "StructType", "*", "MergedTy", "=", "StructType", "::", "get", "(", "M", ".", "getContext", "(", ")", ",", "Tys", ")", ";", "Constant", "*", "MergedInit", "=", "ConstantStruct", "::", "get", "(", "MergedTy", ",", "Inits", ")", ";", "GlobalVariable", "*", "MergedGV", "=", "new", "GlobalVariable", "(", "M", ",", "MergedTy", ",", "isConst", ",", "GlobalValue", "::", "InternalLinkage", ",", "MergedInit", ",", "", ")", ";", "for", "(", "size_t", "k", "=", "i", ";", "k", "<", "j", ";", "++", "k", ")", "{", "SmallVector", "<", "Constant", "*", ",", "", ">", "Idx", ";"], "ground_truth": ["Idx", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "", ")", ")", ";"], "File": "ARMGlobalMerge", "Func": "doMerge", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72958, "Length": 223, "Cover_Rate": 0.6281690140845071} {"Template_token": ["", "AU", ".", "setPreservesCFG", "(", ")", ";"], "ground_truth": ["FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "ARMGlobalMerge", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72959, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "AU", ".", "setPreservesCFG", "(", ")", ";"], "ground_truth": ["FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "ARMGlobalMerge", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72960, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMGlobalMerge", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72962, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "TD", "(", "td", ")", "{"], "ground_truth": ["}"], "File": "ARMGlobalMerge", "Func": "GlobalCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72963, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "bool", "GlobalMerge", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "ARMGlobalMerge", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72965, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "GlobalMerge", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMGlobalMerge", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72966, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "GNUInfo", "(", "const", "llvm", "::", "Triple", "&", "pTriple", ")", ":", "GNUInfo", "(", "pTriple", ")", "{"], "ground_truth": ["}"], "File": "ARMGNUInfo", "Func": "ARMGNUInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72967, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "GNUInfo", "(", "const", "llvm", "::", "Triple", "&", "pTriple", ")", ":", "GNUInfo", "(", "pTriple", ")", "{"], "ground_truth": ["}"], "File": "ARMGNUInfo", "Func": "ARMGNUInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72968, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMGNUInfo", "Func": "defaultTextSegmentAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72969, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMGNUInfo", "Func": "defaultTextSegmentAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72970, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "uint64_t", "flags", "(", ")", "const", "{", "return", "llvm", "::", "ELF", "::", "EF__EABI_VER5", ";"], "ground_truth": ["}"], "File": "ARMGNUInfo", "Func": "flags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72971, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "uint64_t", "flags", "(", ")", "const", "{"], "ground_truth": ["return", "llvm", "::", "ELF", "::", "EF__EABI_VER5", ";"], "File": "ARMGNUInfo", "Func": "flags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72972, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "llvm", "::", "ELF", "::", "EM_", ";"], "ground_truth": ["}"], "File": "ARMGNUInfo", "Func": "machine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72974, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "void", "GOT", "::", "applyGOT0", "(", "uint64_t", "pAddress", ")", "{", "llvm", "::", "cast", "<", "GOTEntry", ">", "(", "*", "(", "m_SectionData", "->", "getFragmentList", "(", ")", ".", "begin", "(", ")", ")", ")", ".", "setValue", "(", "pAddress", ")", ";"], "ground_truth": ["}"], "File": "ARMGOT", "Func": "applyGOT0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72975, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "void", "GOT", "::", "applyGOT0", "(", "uint64_t", "pAddress", ")", "{"], "ground_truth": ["llvm", "::", "cast", "<", "GOTEntry", ">", "(", "*", "(", "m_SectionData", "->", "getFragmentList", "(", ")", ".", "begin", "(", ")", ")", ")", ".", "setValue", "(", "pAddress", ")", ";"], "File": "ARMGOT", "Func": "applyGOT0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72976, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "void", "GOT", "::", "applyGOTPLT", "(", "uint64_t", "pPLTBase", ")", "{", "if", "(", "m_pGOTPLTFront", "==", "NULL", ")", "return", ";"], "ground_truth": ["SectionData", "::", "iterator", "entry", "(", "m_pGOTPLTFront", ")", ";"], "File": "ARMGOT", "Func": "applyGOTPLT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72977, "Length": 25, "Cover_Rate": 0.30864197530864196} {"Template_token": ["", "while", "(", "entry", "!=", "e_end", ")", "{", "llvm", "::", "cast", "<", "GOTEntry", ">", "(", "entry", ")", "->", "setValue", "(", "pPLTBase", ")", ";", "++", "entry", ";", "}"], "ground_truth": ["}"], "File": "ARMGOT", "Func": "applyGOTPLT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72978, "Length": 27, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "for", "(", "unsigned", "int", "i", "=", "", ";", "i", "<", "GOT0Num", ";", "++", "i", ")", "new", "GOTEntry", "(", "", ",", "m_SectionData", ")", ";"], "ground_truth": ["}"], "File": "ARMGOT", "Func": "ARMGOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72979, "Length": 24, "Cover_Rate": 0.5} {"Template_token": ["", "GOTEntry", "(", "uint64_t", "pContent", ",", "SectionData", "*", "pParent", ")", ":", "GOT", "::", "Entry", "<", "", ">", "(", "pContent", ",", "pParent", ")", "{"], "ground_truth": ["}"], "File": "ARMGOT", "Func": "ARMGOTEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72981, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "GOTEntry", "(", "uint64_t", "pContent", ",", "SectionData", "*", "pParent", ")", ":", "GOT", "::", "Entry", "<", "", ">", "(", "pContent", ",", "pParent", ")", "{"], "ground_truth": ["}"], "File": "ARMGOT", "Func": "ARMGOTEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72982, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "GOTEntry", "*", "GOT", "::", "createGOT", "(", ")", "{", "GOTEntry", "*", "entry", "=", "new", "GOTEntry", "(", "", ",", "NULL", ")", ";"], "ground_truth": ["m_GOT", ".", "push_back", "(", "entry", ")", ";"], "File": "ARMGOT", "Func": "createGOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72983, "Length": 27, "Cover_Rate": 0.8709677419354839} {"Template_token": ["", "GOTEntry", "*", "entry", "=", "new", "GOTEntry", "(", "", ",", "NULL", ")", ";", "m_GOTPLT", ".", "push_back", "(", "entry", ")", ";"], "ground_truth": ["return", "entry", ";"], "File": "ARMGOT", "Func": "createGOTPLT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72984, "Length": 22, "Cover_Rate": 0.7096774193548387} {"Template_token": ["", "GOTEntry", "*", "entry", "=", "new", "GOTEntry", "(", "", ",", "NULL", ")", ";", "m_GOTPLT", ".", "push_back", "(", "entry", ")", ";"], "ground_truth": ["return", "entry", ";"], "File": "ARMGOT", "Func": "createGOTPLT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72985, "Length": 22, "Cover_Rate": 0.7096774193548387} {"Template_token": ["", "uint64_t", "result", "=", "", ";", "for", "(", "iterator", "it", "=", "begin", "(", ")", ",", "ie", "=", "end", "(", ")", ";", "it", "!=", "ie", ";", "++", "it", ",", "++", "buffer", ")", "{", "got", "=", "&", "(", "llvm", "::", "cast", "<", "GOTEntry", ">", "(", "(", "*", "it", ")", ")", ")", ";", "*", "buffer", "=", "static_cast", "<", "uint32_t", ">", "(", "got", "->", "getValue", "(", ")", ")", ";", "result", "+=", "", ";", "}"], "ground_truth": ["return", "result", ";"], "File": "ARMGOT", "Func": "emit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72986, "Length": 72, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "uint32_t", "*", "buffer", "=", "reinterpret_cast", "<", "uint32_t", "*", ">", "(", "pRegion", ".", "begin", "(", ")", ")", ";", "GOTEntry", "*", "got", "=", "NULL", ";", "uint64_t", "result", "=", "", ";", "for", "(", "iterator", "it", "=", "begin", "(", ")", ",", "ie", "=", "end", "(", ")", ";", "it", "!=", "ie", ";", "++", "it", ",", "++", "buffer", ")", "{", "got", "=", "&", "(", "llvm", "::", "cast", "<", "GOTEntry", ">", "(", "(", "*", "it", ")", ")", ")", ";", "*", "buffer", "=", "static_cast", "<", "uint32_t", ">", "(", "got", "->", "getValue", "(", ")", ")", ";", "result", "+=", "", ";", "}"], "ground_truth": ["return", "result", ";"], "File": "ARMGOT", "Func": "emit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72987, "Length": 95, "Cover_Rate": 0.8796296296296297} {"Template_token": ["", "SectionData", "::", "FragmentListType", "&", "frag_list", "=", "m_SectionData", "->", "getFragmentList", "(", ")", ";", "SectionData", "::", "iterator", "frag", ",", "fragEnd", "=", "m_SectionData", "->", "end", "(", ")", ";", "for", "(", "frag", "=", "m_SectionData", "->", "begin", "(", ")", ";", "frag", "!=", "fragEnd", ";", "++", "frag", ")", "{", "frag", "->", "setOffset", "(", "offset", ")", ";", "offset", "+=", "frag", "->", "size", "(", ")", ";", "}", "if", "(", "!", "m_GOTPLT", ".", "empty", "(", ")", ")", "{", "m_pGOTPLTFront", "=", "m_GOTPLT", ".", "front", "(", ")", ";", "entry_iterator", "it", ",", "end", "=", "m_GOTPLT", ".", "end", "(", ")", ";", "for", "(", "it", "=", "m_GOTPLT", ".", "begin", "(", ")", ";", "it", "!=", "end", ";", "++", "it", ")", "{", "GOTEntry", "*", "entry", "=", "*", "it", ";", "frag_list", ".", "push_back", "(", "entry", ")", ";", "entry", "->", "setParent", "(", "m_SectionData", ")", ";", "entry", "->", "setOffset", "(", "offset", ")", ";", "offset", "+=", "entry", "->", "size", "(", ")", ";", "}", "}", "m_GOTPLT", ".", "clear", "(", ")", ";", "if", "(", "!", "m_GOT", ".", "empty", "(", ")", ")", "{", "m_pGOTFront", "=", "m_GOT", ".", "front", "(", ")", ";", "entry_iterator", "it", ",", "end", "=", "m_GOT", ".", "end", "(", ")", ";"], "ground_truth": ["for", "(", "it", "=", "m_GOT", ".", "begin", "(", ")", ";", "it", "!=", "end", ";", "++", "it", ")", "{"], "File": "ARMGOT", "Func": "finalizeSectionSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72988, "Length": 197, "Cover_Rate": 0.7547892720306514} {"Template_token": ["", "frag", "->", "setOffset", "(", "offset", ")", ";", "offset", "+=", "frag", "->", "size", "(", ")", ";", "}", "if", "(", "!", "m_GOTPLT", ".", "empty", "(", ")", ")", "{", "m_pGOTPLTFront", "=", "m_GOTPLT", ".", "front", "(", ")", ";", "entry_iterator", "it", ",", "end", "=", "m_GOTPLT", ".", "end", "(", ")", ";", "for", "(", "it", "=", "m_GOTPLT", ".", "begin", "(", ")", ";", "it", "!=", "end", ";", "++", "it", ")", "{", "GOTEntry", "*", "entry", "=", "*", "it", ";", "frag_list", ".", "push_back", "(", "entry", ")", ";", "entry", "->", "setParent", "(", "m_SectionData", ")", ";", "entry", "->", "setOffset", "(", "offset", ")", ";", "offset", "+=", "entry", "->", "size", "(", ")", ";", "}", "}", "m_GOTPLT", ".", "clear", "(", ")", ";", "if", "(", "!", "m_GOT", ".", "empty", "(", ")", ")", "{", "m_pGOTFront", "=", "m_GOT", ".", "front", "(", ")", ";"], "ground_truth": ["entry_iterator", "it", ",", "end", "=", "m_GOT", ".", "end", "(", ")", ";"], "File": "ARMGOT", "Func": "finalizeSectionSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72989, "Length": 136, "Cover_Rate": 0.5210727969348659} {"Template_token": ["", "bool", "GOT", "::", "hasGOT1", "(", ")", "const", "{", "return", "(", "(", "!", "m_GOT", ".", "empty", "(", ")", ")", "||", "(", "!", "m_GOTPLT", ".", "empty", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMGOT", "Func": "hasGOT1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72990, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "GOT", "::", "hasGOT1", "(", ")", "const", "{"], "ground_truth": ["return", "(", "(", "!", "m_GOT", ".", "empty", "(", ")", ")", "||", "(", "!", "m_GOTPLT", ".", "empty", "(", ")", ")", ")", ";"], "File": "ARMGOT", "Func": "hasGOT1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72991, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "GOT", "::", "~", "GOT", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMGOT", "Func": "~ARMGOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72992, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "GOT", "::", "~", "GOT", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMGOT", "Func": "~ARMGOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72993, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "HazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "FpMLxStalls", "&&", "--", "FpMLxStalls", "==", "", ")", "LastMI", "=", "nullptr", ";"], "ground_truth": ["ScoreboardHazardRecognizer", "::", "AdvanceCycle", "(", ")", ";"], "File": "ARMHazardRecognizer (2)", "Func": "AdvanceCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72994, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "LastMI", "=", "MI", ";", "FpMLxStalls", "=", "", ";", "}", "ScoreboardHazardRecognizer", "::", "EmitInstruction", "(", "SU", ")", ";"], "ground_truth": ["}"], "File": "ARMHazardRecognizer (2)", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72996, "Length": 17, "Cover_Rate": 0.3617021276595745} {"Template_token": ["", "MachineInstr", "*", "DefMI", "=", "LastMI", ";", "const", "MCInstrDesc", "&", "LastMCID", "=", "LastMI", "->", "getDesc", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "!", "LastMI", "->", "isBarrier", "(", ")", "&&", "!", "(", "TII", ".", "getSubtarget", "(", ")", ".", "hasMuxedUnits", "(", ")", "&&", "LastMI", "->", "mayLoadOrStore", "(", ")", ")", "&&", "(", "LastMCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "LastMI", ";", "if", "(", "I", "!=", "LastMI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "I", "=", "std", "::", "prev", "(", "I", ")", ";", "DefMI", "=", "&", "*", "I", ";", "}", "}", "if", "(", "TII", ".", "isFpMLxInstruction", "(", "DefMI", "->", "getOpcode", "(", ")", ")", "&&", "(", "TII", ".", "canCauseFpMLxStall", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "hasRAWHazard", "(", "DefMI", ",", "MI", ",", "TII", ".", "getRegisterInfo", "(", ")", ")", ")", ")", "{", "if", "(", "FpMLxStalls", "==", "", ")", "FpMLxStalls", "=", "", ";", "return", "Hazard", ";", "}", "}", "}", "return", "ScoreboardHazardRecognizer", "::", "getHazardType", "(", "SU", ",", "Stalls", ")", ";"], "ground_truth": ["}"], "File": "ARMHazardRecognizer (2)", "Func": "getHazardType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72997, "Length": 201, "Cover_Rate": 0.7204301075268817} {"Template_token": ["", "if", "(", "(", "Domain", "&", "", ")", "||", "(", "Domain", "&", "", ")", ")", "return", "MI", "->", "readsRegister", "(", "DefMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "&", "TRI", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMHazardRecognizer (2)", "Func": "hasRAWHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72998, "Length": 37, "Cover_Rate": 0.31092436974789917} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMHazardRecognizer (2)", "Func": "RecedeCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73000, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "LastMI", "=", "nullptr", ";"], "ground_truth": ["FpMLxStalls", "=", "", ";"], "File": "ARMHazardRecognizer (2)", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73001, "Length": 8, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "FpMLxStalls", "=", "", ";"], "ground_truth": ["ScoreboardHazardRecognizer", "::", "Reset", "(", ")", ";"], "File": "ARMHazardRecognizer (2)", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73002, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "void", "HazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "Stalls", "&&", "--", "Stalls", "==", "", ")", "LastMI", "=", "", ";"], "ground_truth": ["ScoreboardHazardRecognizer", "::", "AdvanceCycle", "(", ")", ";"], "File": "ARMHazardRecognizer10", "Func": "AdvanceCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73003, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "MaxLookAhead", "=", "", ";"], "ground_truth": ["}"], "File": "ARMHazardRecognizer10", "Func": "ARMHazardRecognizerFPMLx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73005, "Length": 5, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumTZ", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "ITBlockSize", "=", "", "-", "NumTZ", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "ITBlockSize", ";", "++", "i", ")", "{", "do", "{", "++", "I", ";", "}", "while", "(", "I", "->", "isDebugValue", "(", ")", ")", ";", "ITBlockMIs", "[", "ITBlockSize", "-", "", "-", "i", "]", "=", "&", "*", "I", ";", "}", "}", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "{", "LastMI", "=", "MI", ";", "Stalls", "=", "", ";", "}"], "ground_truth": ["ScoreboardHazardRecognizer", "::", "EmitInstruction", "(", "SU", ")", ";"], "File": "ARMHazardRecognizer10", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73007, "Length": 115, "Cover_Rate": 0.7012195121951219} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "false", ";", "}", "else", "if", "(", "Domain", "==", "", ")", "{", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "mayStore", "(", ")", "||", "MI", "->", "getDesc", "(", ")", ".", "mayLoad", "(", ")", ")", "return", "false", ";"], "ground_truth": ["}", "else", "return", "false", ";"], "File": "ARMHazardRecognizer10", "Func": "hasRAWHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73008, "Length": 69, "Cover_Rate": 0.46308724832214765} {"Template_token": ["", "Stalls", "=", "", ";"], "ground_truth": ["ITBlockSize", "=", "", ";"], "File": "ARMHazardRecognizer10", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73009, "Length": 8, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "HazardRecognizerFPMLx", "(", ")", "{", "MaxLookAhead", "=", "", ";"], "ground_truth": ["}"], "File": "ARMHazardRecognizer14", "Func": "ARMHazardRecognizerFPMLx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73011, "Length": 9, "Cover_Rate": 1.0} {"Template_token": ["", "void", "HazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "FpMLxStalls", "&&", "--", "FpMLxStalls", "==", "", ")", "LastMI", "=", "", ";"], "ground_truth": ["ScoreboardHazardRecognizer", "::", "AdvanceCycle", "(", ")", ";"], "File": "ARMHazardRecognizer16", "Func": "AdvanceCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73012, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "LastMI", "&&", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", ")", "{", "MachineInstr", "*", "DefMI", "=", "LastMI", ";", "const", "MCInstrDesc", "&", "LastMCID", "=", "LastMI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "LastMI", "->", "isBarrier", "(", ")", "&&", "!", "(", "STI", ".", "isCortexA9", "(", ")", "&&", "(", "LastMI", "->", "mayLoad", "(", ")", "||", "LastMI", "->", "mayStore", "(", ")", ")", ")", "&&", "(", "LastMCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "LastMI", ";", "if", "(", "I", "!=", "LastMI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "I", "=", "llvm", "::", "prior", "(", "I", ")", ";", "DefMI", "=", "&", "*", "I", ";", "}"], "ground_truth": ["}"], "File": "ARMHazardRecognizer16", "Func": "getHazardType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73013, "Length": 125, "Cover_Rate": 0.5208333333333334} {"Template_token": ["", "LastMI", "=", "", ";", "FpMLxStalls", "=", "", ";"], "ground_truth": ["ScoreboardHazardRecognizer", "::", "Reset", "(", ")", ";"], "File": "ARMHazardRecognizer16", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73014, "Length": 14, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "LastMI", "=", "", ";", "FpMLxStalls", "=", "", ";"], "ground_truth": ["ScoreboardHazardRecognizer", "::", "Reset", "(", ")", ";"], "File": "ARMHazardRecognizer16", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73015, "Length": 14, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "if", "(", "!", "LastMI", "->", "isBarrier", "(", ")", "&&", "!", "(", "TII", ".", "getSubtarget", "(", ")", ".", "hasMuxedUnits", "(", ")", "&&", "LastMI", "->", "mayLoadOrStore", "(", ")", ")", "&&", "(", "LastMCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "LastMI", ";", "if", "(", "I", "!=", "LastMI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "I", "=", "std", "::", "prev", "(", "I", ")", ";", "DefMI", "=", "&", "*", "I", ";", "}", "}", "if", "(", "TII", ".", "isFpMLxInstruction", "(", "DefMI", "->", "getOpcode", "(", ")", ")", "&&", "(", "TII", ".", "canCauseFpMLxStall", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "hasRAWHazard", "(", "DefMI", ",", "MI", ",", "TII", ".", "getRegisterInfo", "(", ")", ")", ")", ")", "{", "if", "(", "FpMLxStalls", "==", "", ")", "FpMLxStalls", "=", "", ";"], "ground_truth": ["return", "Hazard", ";"], "File": "ARMHazardRecognizer17", "Func": "getHazardType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73018, "Length": 131, "Cover_Rate": 0.46953405017921146} {"Template_token": ["", "Accesses", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMHazardRecognizer19", "Func": "AdvanceCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73019, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "void", "BankConflictHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{"], "ground_truth": ["Accesses", ".", "clear", "(", ")", ";"], "File": "ARMHazardRecognizer19", "Func": "AdvanceCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73020, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "BankConflictHazardRecognizer", "::", "BankConflictHazardRecognizer", "(", "const", "ScheduleDAG", "*", "DAG", ",", "int64_t", "CPUBankMask", ",", "bool", "CPUAssumeITCMConflict", ")", ":", "ScheduleHazardRecognizer", "(", ")", ",", "MF", "(", "DAG", "->", "MF", ")", ",", "DL", "(", "DAG", "->", "MF", ".", "getDataLayout", "(", ")", ")", ",", "DataMask", "(", "DataBankMask", ".", "getNumOccurrences", "(", ")", "?", "int64_t", "(", "DataBankMask", ")", ":", "CPUBankMask", ")", ",", "AssumeITCMBankConflict", "(", "AssumeITCMConflict", ".", "getNumOccurrences", "(", ")", "?", "AssumeITCMConflict", ":", "CPUAssumeITCMConflict", ")", "{", "MaxLookAhead", "=", "", ";"], "ground_truth": ["}"], "File": "ARMHazardRecognizer19", "Func": "ARMBankConflictHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73021, "Length": 72, "Cover_Rate": 1.0} {"Template_token": ["", "HazardRecognizer", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "ScheduleDAG", "*", "DAG", ")", ":", "ScoreboardHazardRecognizer", "(", "ItinData", ",", "DAG", ",", "", ")", "{"], "ground_truth": ["}"], "File": "ARMHazardRecognizer19", "Func": "ARMHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73022, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "HazardRecognizer", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "ScheduleDAG", "*", "DAG", ")", ":", "ScoreboardHazardRecognizer", "(", "ItinData", ",", "DAG", ",", "", ")", "{"], "ground_truth": ["}"], "File": "ARMHazardRecognizer19", "Func": "ARMHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73023, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "return", "(", "(", "(", "O0", "^", "O1", ")", "&", "DataMask", ")", "!=", "", ")", "?", "NoHazard", ":", "Hazard", ";"], "ground_truth": ["}"], "File": "ARMHazardRecognizer19", "Func": "CheckOffsets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73024, "Length": 20, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "void", "BankConflictHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "MachineInstr", "&", "MI", "=", "*", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", "||", "MI", ".", "getNumMemOperands", "(", ")", "!=", "", ")", "return", ";", "auto", "MO", "=", "*", "MI", ".", "memoperands", "(", ")", ".", "begin", "(", ")", ";", "uint64_t", "Size1", "=", "MO", "->", "getSize", "(", ")", ";"], "ground_truth": ["if", "(", "Size1", ">", "", ")", "return", ";"], "File": "ARMHazardRecognizer19", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73026, "Length": 77, "Cover_Rate": 0.8953488372093024} {"Template_token": ["", "if", "(", "!", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", "||", "MI", ".", "getNumMemOperands", "(", ")", "!=", "", ")", "return", ";", "auto", "MO", "=", "*", "MI", ".", "memoperands", "(", ")", ".", "begin", "(", ")", ";"], "ground_truth": ["uint64_t", "Size1", "=", "MO", "->", "getSize", "(", ")", ";"], "File": "ARMHazardRecognizer19", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73027, "Length": 48, "Cover_Rate": 0.5581395348837209} {"Template_token": ["", "return", "false", ";", "case", "", ":", "BaseOp", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "(", "IndexMode", "==", "", ")", "?", "", ":", "(", "IndexMode", "==", "", "||", "IndexMode", "==", "", ")", "?", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "return", "true", ";", "case", "", ":", "BaseOp", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "return", "true", ";", "case", "", ":", "BaseOp", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "(", "IndexMode", "==", "", ")", "?", "", ":", "(", "IndexMode", "==", "", "||", "IndexMode", "==", "", ")", "?", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "return", "true", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMHazardRecognizer19", "Func": "getBaseOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73028, "Length": 154, "Cover_Rate": 0.5167785234899329} {"Template_token": ["", "Accesses", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMHazardRecognizer19", "Func": "RecedeCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73029, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "void", "BankConflictHazardRecognizer", "::", "RecedeCycle", "(", ")", "{"], "ground_truth": ["Accesses", ".", "clear", "(", ")", ";"], "File": "ARMHazardRecognizer19", "Func": "RecedeCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73030, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "Accesses", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMHazardRecognizer19", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73031, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "void", "BankConflictHazardRecognizer", "::", "Reset", "(", ")", "{", "Accesses", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMHazardRecognizer19", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73032, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "!", "LastMI", "->", "isBarrier", "(", ")", "&&", "!", "(", "TII", ".", "getSubtarget", "(", ")", ".", "isLikeA9", "(", ")", "&&", "LastMI", "->", "mayLoadOrStore", "(", ")", ")", "&&", "(", "LastMCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "LastMI", ";"], "ground_truth": ["if", "(", "I", "!=", "LastMI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{"], "File": "ARMHazardRecognizer1", "Func": "getHazardType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73033, "Length": 100, "Cover_Rate": 0.35842293906810035} {"Template_token": ["", "if", "(", "ITBlockSize", ")", "{", "--", "ITBlockSize", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumTZ", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "ITBlockSize", "=", "", "-", "NumTZ", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "ITBlockSize", ";", "++", "i", ")", "{", "do", "{", "++", "I", ";"], "ground_truth": ["}", "while", "(", "I", "->", "isDebugValue", "(", ")", ")", ";"], "File": "ARMHazardRecognizer20", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73034, "Length": 91, "Cover_Rate": 0.5548780487804879} {"Template_token": ["", "const", "TargetInstrDesc", "&", "LastTID", "=", "LastMI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "LastTID", ".", "isBarrier", "(", ")", "&&", "(", "LastTID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "LastMI", ";", "if", "(", "I", "!=", "LastMI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "I", "=", "llvm", "::", "prior", "(", "I", ")", ";", "DefMI", "=", "&", "*", "I", ";", "}", "}", "if", "(", "TII", ".", "isFpMLxInstruction", "(", "DefMI", "->", "getOpcode", "(", ")", ")", "&&", "(", "TII", ".", "canCauseFpMLxStall", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "hasRAWHazard", "(", "DefMI", ",", "MI", ",", "TRI", ")", ")", ")", "{", "if", "(", "FpMLxStalls", "==", "", ")", "FpMLxStalls", "=", "", ";", "return", "Hazard", ";", "}"], "ground_truth": ["}"], "File": "ARMHazardRecognizer20", "Func": "getHazardType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73035, "Length": 121, "Cover_Rate": 0.51931330472103} {"Template_token": ["", "unsigned", "Domain", "=", "TID", ".", "TSFlags", "&", "", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "unsigned", "Opcode", "=", "TID", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "false", ";"], "File": "ARMHazardRecognizer20", "Func": "hasRAWHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73036, "Length": 42, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "unsigned", "Domain", "=", "TID", ".", "TSFlags", "&", "", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "unsigned", "Opcode", "=", "TID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "false", ";", "if", "(", "(", "Domain", "&", "", ")", "||", "(", "Domain", "&", "", ")", ")", "return", "MI", "->", "readsRegister", "(", "DefMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "&", "TRI", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMHazardRecognizer20", "Func": "hasRAWHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73037, "Length": 79, "Cover_Rate": 0.6638655462184874} {"Template_token": ["", "void", "HazardRecognizer", "::", "Reset", "(", ")", "{"], "ground_truth": ["LastMI", "=", "", ";"], "File": "ARMHazardRecognizer20", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73038, "Length": 11, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "void", "HazardRecognizer", "::", "Reset", "(", ")", "{", "LastMI", "=", "", ";", "FpMLxStalls", "=", "", ";"], "ground_truth": ["ITBlockSize", "=", "", ";"], "File": "ARMHazardRecognizer20", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73039, "Length": 19, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "ScheduleHazardRecognizer", "::", "HazardType", "HazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "assert", "(", "Stalls", "==", "", "&&", "", ")", ";", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "LastMI", "&&", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", ")", "{", "MachineInstr", "*", "DefMI", "=", "LastMI", ";", "const", "MCInstrDesc", "&", "LastMCID", "=", "LastMI", "->", "getDesc", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "!", "LastMI", "->", "isBarrier", "(", ")", "&&", "!", "(", "TII", ".", "getSubtarget", "(", ")", ".", "isLikeA9", "(", ")", "&&", "(", "LastMI", "->", "mayLoad", "(", ")", "||", "LastMI", "->", "mayStore", "(", ")", ")", ")", "&&", "(", "LastMCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "LastMI", ";", "if", "(", "I", "!=", "LastMI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "I", "=", "std", "::", "prev", "(", "I", ")", ";", "DefMI", "=", "&", "*", "I", ";", "}", "}", "if", "(", "TII", ".", "isFpMLxInstruction", "(", "DefMI", "->", "getOpcode", "(", ")", ")", "&&", "(", "TII", ".", "canCauseFpMLxStall", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "hasRAWHazard", "(", "DefMI", ",", "MI", ",", "TII", ".", "getRegisterInfo", "(", ")", ")", ")", ")", "{"], "ground_truth": ["if", "(", "FpMLxStalls", "==", "", ")", "FpMLxStalls", "=", "", ";"], "File": "ARMHazardRecognizer22", "Func": "getHazardType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73040, "Length": 262, "Cover_Rate": 0.9128919860627178} {"Template_token": ["", "ScheduleHazardRecognizer", "::", "HazardType", "HazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "assert", "(", "Stalls", "==", "", "&&", "", ")", ";", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "LastMI", "&&", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", ")", "{", "MachineInstr", "*", "DefMI", "=", "LastMI", ";"], "ground_truth": ["const", "MCInstrDesc", "&", "LastMCID", "=", "LastMI", "->", "getDesc", "(", ")", ";"], "File": "ARMHazardRecognizer22", "Func": "getHazardType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73041, "Length": 87, "Cover_Rate": 0.30313588850174217} {"Template_token": ["", "MachineInstr", "*", "DefMI", "=", "LastMI", ";", "const", "MCInstrDesc", "&", "LastMCID", "=", "LastMI", "->", "getDesc", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getTarget", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "if", "(", "!", "LastMI", "->", "isBarrier", "(", ")", "&&", "!", "(", "TII", ".", "getSubtarget", "(", ")", ".", "isLikeA9", "(", ")", "&&", "(", "LastMI", "->", "mayLoad", "(", ")", "||", "LastMI", "->", "mayStore", "(", ")", ")", ")", "&&", "(", "LastMCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "LastMI", ";", "if", "(", "I", "!=", "LastMI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "I", "=", "std", "::", "prev", "(", "I", ")", ";", "DefMI", "=", "&", "*", "I", ";", "}"], "ground_truth": ["}"], "File": "ARMHazardRecognizer23", "Func": "getHazardType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73042, "Length": 146, "Cover_Rate": 0.5017182130584192} {"Template_token": ["", "if", "(", "!", "LastMI", "->", "isBarrier", "(", ")", "&&", "!", "(", "TII", ".", "getSubtarget", "(", ")", ".", "isLikeA9", "(", ")", "&&", "(", "LastMI", "->", "mayLoad", "(", ")", "||", "LastMI", "->", "mayStore", "(", ")", ")", ")", "&&", "(", "LastMCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "LastMI", ";", "if", "(", "I", "!=", "LastMI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "I", "=", "std", "::", "prev", "(", "I", ")", ";", "DefMI", "=", "&", "*", "I", ";", "}", "}"], "ground_truth": ["if", "(", "TII", ".", "isFpMLxInstruction", "(", "DefMI", "->", "getOpcode", "(", ")", ")", "&&", "(", "TII", ".", "canCauseFpMLxStall", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "hasRAWHazard", "(", "DefMI", ",", "MI", ",", "TII", ".", "getRegisterInfo", "(", ")", ")", ")", ")", "{"], "File": "ARMHazardRecognizer23", "Func": "getHazardType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73043, "Length": 126, "Cover_Rate": 0.4329896907216495} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getTarget", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "!", "LastMI", "->", "isBarrier", "(", ")", "&&", "!", "(", "TII", ".", "getSubtarget", "(", ")", ".", "isLikeA9", "(", ")", "&&", "(", "LastMI", "->", "mayLoad", "(", ")", "||", "LastMI", "->", "mayStore", "(", ")", ")", ")", "&&", "(", "LastMCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "LastMI", ";", "if", "(", "I", "!=", "LastMI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "I", "=", "llvm", "::", "prior", "(", "I", ")", ";", "DefMI", "=", "&", "*", "I", ";", "}", "}", "if", "(", "TII", ".", "isFpMLxInstruction", "(", "DefMI", "->", "getOpcode", "(", ")", ")", "&&", "(", "TII", ".", "canCauseFpMLxStall", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "hasRAWHazard", "(", "DefMI", ",", "MI", ",", "TII", ".", "getRegisterInfo", "(", ")", ")", ")", ")", "{", "if", "(", "FpMLxStalls", "==", "", ")", "FpMLxStalls", "=", "", ";"], "ground_truth": ["return", "Hazard", ";"], "File": "ARMHazardRecognizer24", "Func": "getHazardType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73044, "Length": 178, "Cover_Rate": 0.6202090592334495} {"Template_token": ["", "ScheduleHazardRecognizer", "::", "HazardType", "HazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "assert", "(", "Stalls", "==", "", "&&", "", ")", ";", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "{", "if", "(", "ITBlockSize", "&&", "MI", "!=", "ITBlockMIs", "[", "ITBlockSize", "-", "", "]", ")", "return", "Hazard", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "LastMI", "&&", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", ")", "{", "MachineInstr", "*", "DefMI", "=", "LastMI", ";", "const", "MCInstrDesc", "&", "LastMCID", "=", "LastMI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "LastMCID", ".", "isBarrier", "(", ")", "&&", "!", "(", "STI", ".", "isCortexA9", "(", ")", "&&", "(", "LastMCID", ".", "mayLoad", "(", ")", "||", "LastMCID", ".", "mayStore", "(", ")", ")", ")", "&&", "(", "LastMCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "LastMI", ";", "if", "(", "I", "!=", "LastMI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "I", "=", "llvm", "::", "prior", "(", "I", ")", ";", "DefMI", "=", "&", "*", "I", ";", "}", "}", "if", "(", "TII", ".", "isFpMLxInstruction", "(", "DefMI", "->", "getOpcode", "(", ")", ")", "&&", "(", "TII", ".", "canCauseFpMLxStall", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "hasRAWHazard", "(", "DefMI", ",", "MI", ",", "TRI", ")", ")", ")", "{", "if", "(", "FpMLxStalls", "==", "", ")", "FpMLxStalls", "=", "", ";", "return", "Hazard", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMHazardRecognizer26", "Func": "getHazardType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73045, "Length": 237, "Cover_Rate": 0.92578125} {"Template_token": ["", "HazardRecognizer", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "ScheduleDAG", "*", "DAG", ")", ":", "ScoreboardHazardRecognizer", "(", "ItinData", ",", "DAG", ",", "", ")", ",", "LastMI", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMHazardRecognizer3", "Func": "ARMHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73047, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "HazardRecognizer", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "ScheduleDAG", "*", "DAG", ")", ":", "ScoreboardHazardRecognizer", "(", "ItinData", ",", "DAG", ",", "", ")", ",", "LastMI", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMHazardRecognizer3", "Func": "ARMHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73048, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "HazardRecognizer", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "BaseInstrInfo", "&", "tii", ",", "const", "BaseRegisterInfo", "&", "tri", ",", "const", "Subtarget", "&", "sti", ")", ":", "ScoreboardHazardRecognizer", "(", "ItinData", ")", ",", "TII", "(", "tii", ")", ",", "TRI", "(", "tri", ")", ",", "STI", "(", "sti", ")", ",", "LastMI", "(", "", ")", ",", "ITBlockSize", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMHazardRecognizer7", "Func": "ARMHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73050, "Length": 54, "Cover_Rate": 1.0} {"Template_token": ["", "HazardRecognizer", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "BaseInstrInfo", "&", "tii", ",", "const", "BaseRegisterInfo", "&", "tri", ",", "const", "Subtarget", "&", "sti", ",", "const", "ScheduleDAG", "*", "DAG", ")", ":", "ScoreboardHazardRecognizer", "(", "ItinData", ",", "DAG", ",", "", ")", ",", "TII", "(", "tii", ")", ",", "TRI", "(", "tri", ")", ",", "STI", "(", "sti", ")", ",", "LastMI", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMHazardRecognizer8", "Func": "ARMHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73051, "Length": 58, "Cover_Rate": 1.0} {"Template_token": ["", "HazardRecognizer", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "BaseInstrInfo", "&", "tii", ",", "const", "BaseRegisterInfo", "&", "tri", ",", "const", "Subtarget", "&", "sti", ",", "const", "ScheduleDAG", "*", "DAG", ")", ":"], "ground_truth": ["ScoreboardHazardRecognizer", "(", "ItinData", ",", "DAG", ",", "", ")", ",", "TII", "(", "tii", ")", ",", "TRI", "(", "tri", ")", ",", "STI", "(", "sti", ")", ",", "LastMI", "(", "", ")", "{"], "File": "ARMHazardRecognizer8", "Func": "ARMHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73052, "Length": 57, "Cover_Rate": 0.9827586206896551} {"Template_token": ["", "HazardRecognizer", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "ScheduleDAG", "*", "DAG", ")", ":", "ScoreboardHazardRecognizer", "(", "ItinData", ",", "DAG", ",", "", ")", ",", "LastMI", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "ARMHazardRecognizer", "Func": "ARMHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73053, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "HazardRecognizer", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "ScheduleDAG", "*", "DAG", ")", ":", "ScoreboardHazardRecognizer", "(", "ItinData", ",", "DAG", ",", "", ")", ",", "LastMI", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "ARMHazardRecognizer", "Func": "ARMHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73054, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "{", "LastMI", "=", "MI", ";", "FpMLxStalls", "=", "", ";", "}"], "ground_truth": ["ScoreboardHazardRecognizer", "::", "EmitInstruction", "(", "SU", ")", ";"], "File": "ARMHazardRecognizer", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73055, "Length": 26, "Cover_Rate": 0.5531914893617021} {"Template_token": ["", "void", "HazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "{", "LastMI", "=", "MI", ";", "FpMLxStalls", "=", "", ";", "}"], "ground_truth": ["ScoreboardHazardRecognizer", "::", "EmitInstruction", "(", "SU", ")", ";"], "File": "ARMHazardRecognizer", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73056, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "!", "LastMI", "->", "isBarrier", "(", ")", "&&", "!", "(", "TII", ".", "getSubtarget", "(", ")", ".", "isLikeA9", "(", ")", "&&", "(", "LastMI", "->", "mayLoad", "(", ")", "||", "LastMI", "->", "mayStore", "(", ")", ")", ")", "&&", "(", "LastMCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "LastMI", ";", "if", "(", "I", "!=", "LastMI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "I", "=", "std", "::", "prev", "(", "I", ")", ";", "DefMI", "=", "&", "*", "I", ";", "}", "}", "if", "(", "TII", ".", "isFpMLxInstruction", "(", "DefMI", "->", "getOpcode", "(", ")", ")", "&&", "(", "TII", ".", "canCauseFpMLxStall", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "hasRAWHazard", "(", "DefMI", ",", "MI", ",", "TII", ".", "getRegisterInfo", "(", ")", ")", ")", ")", "{", "if", "(", "FpMLxStalls", "==", "", ")", "FpMLxStalls", "=", "", ";", "return", "Hazard", ";"], "ground_truth": ["}"], "File": "ARMHazardRecognizer", "Func": "getHazardType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73057, "Length": 160, "Cover_Rate": 0.5574912891986062} {"Template_token": ["", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{", "setAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "ARMInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73058, "Length": 19, "Cover_Rate": 0.4318181818181818} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrMode2OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "getReg", "(", ")", ")", "{", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "<<", "markup", "(", "", ")", ";", "return", ";", "}", "O", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "printRegImmShift", "(", "O", ",", "", "(", "MO2", ".", "getImm", "(", ")", ")", ",", "", "(", "MO2", ".", "getImm", "(", ")", ")", ",", "UseMarkup", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73059, "Length": 148, "Cover_Rate": 0.9135802469135802} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrMode2OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "getReg", "(", ")", ")", "{", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "<<", "markup", "(", "", ")", ";", "return", ";", "}", "O", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73060, "Length": 122, "Cover_Rate": 0.7530864197530864} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "IdxMode", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "IdxMode", "!=", "", "&&", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73061, "Length": 69, "Cover_Rate": 0.6831683168316832} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrMode3OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "if", "(", "MO1", ".", "getReg", "(", ")", ")", "{", "O", "<<", "getAddrOpcStr", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73062, "Length": 122, "Cover_Rate": 0.9384615384615385} {"Template_token": ["", "}", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73063, "Length": 41, "Cover_Rate": 0.3153846153846154} {"Template_token": ["", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "IdxMode", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "if", "(", "IdxMode", "==", "", ")", "{", "printAM3PostIndexOp", "(", "MI", ",", "Op", ",", "O", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73064, "Length": 66, "Cover_Rate": 0.584070796460177} {"Template_token": ["", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "Op", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "AlwaysPrintImm0", "||", "ImmOffs", "||", "Op", "==", "", ")", "{"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73065, "Length": 67, "Cover_Rate": 0.3850574712643678} {"Template_token": ["", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "Op", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "AlwaysPrintImm0", "||", "ImmOffs", "||", "Op", "==", "", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "*", "", "<<", "markup", "(", "", ")", ";", "}"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73066, "Length": 77, "Cover_Rate": 0.4425287356321839} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "O", "<<", "", ";"], "ground_truth": ["else", "{"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode6OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73067, "Length": 28, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "if", "(", "MO2", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", "<<", "(", "MO2", ".", "getImm", "(", ")", "<<", "", ")", ";", "}", "O", "<<", "", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73068, "Length": 34, "Cover_Rate": 0.3469387755102041} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73069, "Length": 20, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "ground_truth": ["O", "<<", "markup", "(", "", ")", "<<", "", ";"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73070, "Length": 21, "Cover_Rate": 0.35} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printAddrModeTBH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73071, "Length": 38, "Cover_Rate": 0.36893203883495146} {"Template_token": ["", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO", ".", "getImm", "(", ")", "<<", "scale", ";", "O", "<<", "markup", "(", "", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "", ";", "else", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";"], "ground_truth": ["else", "O", "<<", "", "<<", "OffImm", ";"], "File": "ARMInstPrinter (2)", "Func": "printAdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73072, "Length": 52, "Cover_Rate": 0.46846846846846846} {"Template_token": ["", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "markup", "(", "", ")", ";", "}", "O", "<<", "", "<<", "markup", "(", "", ")", ";", "return", ";", "}", "O", "<<", "", ";", "O", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["printRegImmShift", "(", "O", ",", "", "(", "MO3", ".", "getImm", "(", ")", ")", ",", "", "(", "MO3", ".", "getImm", "(", ")", ")", ",", "UseMarkup", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printAM2PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73073, "Length": 137, "Cover_Rate": 0.5956521739130435} {"Template_token": ["", "void", "InstPrinter", "::", "printBitfieldInvMaskImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";", "int32_t", "width", "=", "(", "", "-", "countLeadingZeros", "(", "v", ")", ")", "-", "lsb", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "lsb", "<<", "markup", "(", "", ")", "<<", "", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "width", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73074, "Length": 106, "Cover_Rate": 1.0} {"Template_token": ["", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";", "int32_t", "width", "=", "(", "", "-", "countLeadingZeros", "(", "v", ")", ")", "-", "lsb", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";"], "ground_truth": ["O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "lsb", "<<", "markup", "(", "", ")", "<<", "", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "width", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73075, "Length": 75, "Cover_Rate": 0.7075471698113207} {"Template_token": ["", "void", "InstPrinter", "::", "printCoprocOptionImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printCoprocOptionImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73078, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printCoprocOptionImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73079, "Length": 18, "Cover_Rate": 0.5} {"Template_token": ["", "void", "InstPrinter", "::", "printCPSIFlag", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "IFlags", "=", "Op", ".", "getImm", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "O", "<<", "", "(", "", "<<", "i", ")", ";"], "ground_truth": ["if", "(", "IFlags", "==", "", ")", "O", "<<", "", ";"], "File": "ARMInstPrinter (2)", "Func": "printCPSIFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73080, "Length": 82, "Cover_Rate": 0.9647058823529412} {"Template_token": ["", "void", "InstPrinter", "::", "printCPSIMod", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printCPSIMod", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73081, "Length": 30, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "-", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printFBits16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73084, "Length": 28, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "void", "InstPrinter", "::", "printFBits32", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "-", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printFBits32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73086, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "", "(", "MO", ".", "getImm", "(", ")", ")", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printFPImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73087, "Length": 24, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "void", "InstPrinter", "::", "printFPImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "ground_truth": ["O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "", "(", "MO", ".", "getImm", "(", ")", ")", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printFPImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73088, "Length": 53, "Cover_Rate": 0.9464285714285714} {"Template_token": ["", "void", "InstPrinter", "::", "printGPRPairOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printGPRPairOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73089, "Length": 32, "Cover_Rate": 0.463768115942029} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "Imm", "+", "", ")", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printImmPlusOneOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73090, "Length": 22, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "unsigned", "val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "", "(", "val", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printInstSyncBOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73094, "Length": 21, "Cover_Rate": 0.5} {"Template_token": ["", "void", "InstPrinter", "::", "printLdStmModeOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "", "(", "Mode", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printLdStmModeOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73095, "Length": 42, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "void", "InstPrinter", "::", "printLdStmModeOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printLdStmModeOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73096, "Length": 35, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "void", "InstPrinter", "::", "printMandatoryPredicateOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "CondCodeToString", "(", "CC", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printMandatoryPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73097, "Length": 42, "Cover_Rate": 0.8936170212765957} {"Template_token": ["", "O", "<<", "", "(", "val", ",", "(", "getAvailableFeatures", "(", ")", "&", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printMemBOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73099, "Length": 16, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "}", "}", "if", "(", "!", "SpecRegRBit", "&&", "(", "Mask", "==", "", "||", "Mask", "==", "", "||", "Mask", "==", "", ")", ")", "{", "O", "<<", "", ";", "switch", "(", "Mask", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "}", "}", "if", "(", "SpecRegRBit", ")", "O", "<<", "", ";", "else", "O", "<<", "", ";", "if", "(", "Mask", ")", "{", "O", "<<", "'_'", ";"], "ground_truth": ["if", "(", "Mask", "&", "", ")", "O", "<<", "'f'", ";"], "File": "ARMInstPrinter (2)", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73100, "Length": 336, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "uint64_t", "Val", "=", "", "(", "EncodedImm", ",", "EltBits", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "O", ".", "write_hex", "(", "Val", ")", ";", "O", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printNEONModImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73101, "Length": 34, "Cover_Rate": 0.4788732394366197} {"Template_token": ["", "O", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printNoHashImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73102, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "case", "MCExpr", "::", "Constant", ":", "{", "const", "MCConstantExpr", "*", "Constant", "=", "cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "int64_t", "TargetAddress", ";", "if", "(", "!", "Constant", "->", "EvaluateAsAbsolute", "(", "TargetAddress", ")", ")", "{", "O", "<<", "'#'", "<<", "*", "Expr", ";", "}", "else", "{", "O", "<<", "", ";", "O", ".", "write_hex", "(", "static_cast", "<", "uint32_t", ">", "(", "TargetAddress", ")", ")", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73104, "Length": 64, "Cover_Rate": 0.3004694835680751} {"Template_token": ["", "switch", "(", "Expr", "->", "getKind", "(", ")", ")", "{", "case", "MCExpr", "::", "Binary", ":", "O", "<<", "'#'", "<<", "*", "Expr", ";", "break", ";", "case", "MCExpr", "::", "Constant", ":", "{", "const", "MCConstantExpr", "*", "Constant", "=", "cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "int64_t", "TargetAddress", ";", "if", "(", "!", "Constant", "->", "EvaluateAsAbsolute", "(", "TargetAddress", ")", ")", "{", "O", "<<", "'#'", "<<", "*", "Expr", ";", "}", "else", "{"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter (2)", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73105, "Length": 70, "Cover_Rate": 0.3286384976525822} {"Template_token": ["", "void", "InstPrinter", "::", "printPCLabel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73107, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "void", "InstPrinter", "::", "printPImmediate", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printPImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73108, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printPImmediate", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printPImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73109, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printPKHASRShiftImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "", ")", "Imm", "=", "", ";", "assert", "(", "Imm", ">", "", "&&", "Imm", "<=", "", "&&", "", ")", ";", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "Imm", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printPKHASRShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73110, "Length": 74, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "Imm", ">", "", "&&", "Imm", "<=", "", "&&", "", ")", ";", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "Imm", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printPKHASRShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73111, "Length": 32, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "", ")", "return", ";", "assert", "(", "Imm", ">", "", "&&", "Imm", "<", "", "&&", "", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "Imm", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printPKHLSLShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73112, "Length": 53, "Cover_Rate": 0.7361111111111112} {"Template_token": ["", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "Imm", "==", "", ")", "return", ";"], "File": "ARMInstPrinter (2)", "Func": "printPKHLSLShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73113, "Length": 22, "Cover_Rate": 0.3055555555555556} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "(", "(", "Imm", "&", "", ")", "?", "", ":", "", ")", "<<", "(", "Imm", "&", "", ")", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printPostIdxImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73115, "Length": 53, "Cover_Rate": 0.7361111111111112} {"Template_token": ["", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "(", "(", "Imm", "&", "", ")", "?", "", ":", "", ")", "<<", "(", "(", "Imm", "&", "", ")", "<<", "", ")", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printPostIdxImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73116, "Length": 46, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "void", "InstPrinter", "::", "printPostIdxRegOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";"], "ground_truth": ["O", "<<", "(", "MO2", ".", "getImm", "(", ")", "?", "", ":", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printPostIdxRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73117, "Length": 58, "Cover_Rate": 0.8285714285714286} {"Template_token": ["", "O", "<<", "(", "MO2", ".", "getImm", "(", ")", "?", "", ":", "", ")", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printPostIdxRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73118, "Length": 26, "Cover_Rate": 0.37142857142857144} {"Template_token": ["", "if", "(", "(", "unsigned", ")", "CC", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "CC", "!=", "", ")", "O", "<<", "CondCodeToString", "(", "CC", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73119, "Length": 28, "Cover_Rate": 0.4057971014492754} {"Template_token": ["", "if", "(", "ShOpc", "!=", "", ")", "{", "O", "<<", "", ";", "if", "(", "UseMarkup", ")", "O", "<<", "", ";", "O", "<<", "", "<<", "translateShiftImm", "(", "ShImm", ")", ";", "if", "(", "UseMarkup", ")", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printRegImmShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73120, "Length": 37, "Cover_Rate": 0.3394495412844037} {"Template_token": ["", "assert", "(", "!", "(", "ShOpc", "==", "", "&&", "!", "ShImm", ")", "&&", "", ")", ";", "O", "<<", "getShiftOpcStr", "(", "ShOpc", ")", ";", "if", "(", "ShOpc", "!=", "", ")", "{"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter (2)", "Func": "printRegImmShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73121, "Length": 33, "Cover_Rate": 0.30275229357798167} {"Template_token": ["", "void", "InstPrinter", "::", "printRegisterList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "OpNum", ")", "O", "<<", "", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73122, "Length": 71, "Cover_Rate": 0.922077922077922} {"Template_token": ["", "OS", "<<", "markup", "(", "", ")", "<<", "getRegisterName", "(", "RegNo", ")", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printRegName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73124, "Length": 18, "Cover_Rate": 0.5625} {"Template_token": ["", "switch", "(", "Imm", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "}", "O", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printRotImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73125, "Length": 50, "Cover_Rate": 0.49504950495049505} {"Template_token": ["", "void", "InstPrinter", "::", "printRotImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "", ")", "return", ";", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", ";", "switch", "(", "Imm", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printRotImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73126, "Length": 93, "Cover_Rate": 0.9207920792079208} {"Template_token": ["", "assert", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "O", "<<", "'s'", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printSBitModifierOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73127, "Length": 23, "Cover_Rate": 0.39655172413793105} {"Template_token": ["", "void", "InstPrinter", "::", "printSBitModifierOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "{", "assert", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["O", "<<", "'s'", ";"], "File": "ARMInstPrinter (2)", "Func": "printSBitModifierOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73128, "Length": 54, "Cover_Rate": 0.9310344827586207} {"Template_token": ["", "if", "(", "Op", ".", "getImm", "(", ")", ")", "O", "<<", "", ";", "else", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printSetendOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73129, "Length": 18, "Cover_Rate": 0.375} {"Template_token": ["", "bool", "isASR", "=", "(", "ShiftOp", "&", "(", "", "<<", "", ")", ")", "!=", "", ";", "unsigned", "Amt", "=", "ShiftOp", "&", "", ";", "if", "(", "isASR", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "(", "Amt", "==", "", "?", "", ":", "Amt", ")", "<<", "markup", "(", "", ")", ";", "}", "else", "if", "(", "Amt", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "Amt", "<<", "markup", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printShiftImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73131, "Length": 80, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "(", "Amt", "==", "", "?", "", ":", "Amt", ")", "<<", "markup", "(", "", ")", ";", "}", "else", "if", "(", "Amt", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "Amt", "<<", "markup", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printShiftImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73132, "Length": 53, "Cover_Rate": 0.4732142857142857} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "ground_truth": ["const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printSORegImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73133, "Length": 26, "Cover_Rate": 0.3058823529411765} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "printRegImmShift", "(", "O", ",", "", "(", "MO2", ".", "getImm", "(", ")", ")", ",", "", "(", "MO2", ".", "getImm", "(", ")", ")", ",", "UseMarkup", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printSORegImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73134, "Length": 51, "Cover_Rate": 0.6} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "", "ShOpc", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "<<", "", "(", "ShOpc", ")", ";", "if", "(", "ShOpc", "==", "", ")", "return", ";", "O", "<<", "' '", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printSORegRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73135, "Length": 83, "Cover_Rate": 0.6014492753623188} {"Template_token": ["", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "MO2", ".", "getImm", "(", ")", "*", "", ")", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printT2AddrModeImm0_1020s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73136, "Length": 48, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "O", "<<", "", "<<", "markup", "(", "", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "", ";", "else", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "O", "<<", "", "<<", "OffImm", ";"], "ground_truth": ["O", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73137, "Length": 59, "Cover_Rate": 0.6555555555555556} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "O", "<<", "", "<<", "markup", "(", "", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "", ";", "else", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "O", "<<", "", "<<", "OffImm", ";", "O", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73138, "Length": 72, "Cover_Rate": 0.8} {"Template_token": ["", "void", "InstPrinter", "::", "printT2AddrModeImm8Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "OffImm", "<", "", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "OffImm", "=", "", ";", "if", "(", "isSub", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "-", "OffImm", "<<", "markup", "(", "", ")", ";", "}", "else", "if", "(", "AlwaysPrintImm0", "||", "OffImm", ">", "", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "OffImm", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73139, "Length": 146, "Cover_Rate": 0.9299363057324841} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "assert", "(", "(", "(", "OffImm", "&", "", ")", "==", "", ")", "&&", "", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73140, "Length": 48, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "OffImm", "<", "", ";", "assert", "(", "(", "(", "OffImm", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "OffImm", "=", "", ";", "if", "(", "isSub", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "-", "OffImm", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}", "else", "if", "(", "AlwaysPrintImm0", "||", "OffImm", ">", "", ")", "{"], "File": "ARMInstPrinter (2)", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73141, "Length": 79, "Cover_Rate": 0.4072164948453608} {"Template_token": ["", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "OffImm", "<", "", ";", "assert", "(", "(", "(", "OffImm", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "OffImm", "=", "", ";", "if", "(", "isSub", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "-", "OffImm", "<<", "markup", "(", "", ")", ";", "}", "else", "if", "(", "AlwaysPrintImm0", "||", "OffImm", ">", "", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "OffImm", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73142, "Length": 108, "Cover_Rate": 0.5567010309278351} {"Template_token": ["", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "MO3", ".", "getImm", "(", ")", ";", "if", "(", "ShAmt", ")", "{", "assert", "(", "ShAmt", "<=", "", "&&", "", ")", ";", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "ShAmt", "<<", "markup", "(", "", ")", ";", "}", "O", "<<", "", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printT2AddrModeSoRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73143, "Length": 63, "Cover_Rate": 0.40384615384615385} {"Template_token": ["", "void", "InstPrinter", "::", "printT2SOOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "MO1", ".", "getReg", "(", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73144, "Length": 53, "Cover_Rate": 0.5247524752475248} {"Template_token": ["", "printThumbAddrModeImm5SOperand", "(", "MI", ",", "Op", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printThumbAddrModeImm5S1Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73146, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "printThumbAddrModeImm5SOperand", "(", "MI", ",", "Op", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printThumbAddrModeImm5S2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73148, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "printThumbAddrModeImm5SOperand", "(", "MI", ",", "Op", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printThumbAddrModeImm5S4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73149, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbAddrModeImm5S4Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "printThumbAddrModeImm5SOperand", "(", "MI", ",", "Op", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printThumbAddrModeImm5S4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73150, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMInstPrinter (2)", "Func": "printThumbAddrModeImm5SOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73151, "Length": 47, "Cover_Rate": 0.34814814814814815} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbAddrModeImm5SOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ",", "unsigned", "Scale", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "MO2", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "ImmOffs", "*", "Scale", ")", "<<", "markup", "(", "", ")", ";", "}"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printThumbAddrModeImm5SOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73152, "Length": 134, "Cover_Rate": 0.9925925925925926} {"Template_token": ["", "}", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "RegNum", "=", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", ";", "printRegName", "(", "O", ",", "RegNum", ")", ";", "}"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73153, "Length": 54, "Cover_Rate": 0.45} {"Template_token": ["", "printThumbAddrModeImm5SOperand", "(", "MI", ",", "Op", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printThumbAddrModeSPOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73154, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "printThumbAddrModeImm5SOperand", "(", "MI", ",", "Op", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printThumbAddrModeSPOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73155, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "for", "(", "unsigned", "Pos", "=", "", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "CondBit0", ";", "if", "(", "T", ")", "O", "<<", "'t'", ";"], "ground_truth": ["else", "O", "<<", "'e'", ";"], "File": "ARMInstPrinter (2)", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73156, "Length": 47, "Cover_Rate": 0.3884297520661157} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbITMask", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "unsigned", "Firstcond", "=", "MI", "->", "getOperand", "(", "OpNum", "-", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "CondBit0", "=", "Firstcond", "&", "", ";", "unsigned", "NumTZ", "=", "countTrailingZeros", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";"], "ground_truth": ["for", "(", "unsigned", "Pos", "=", "", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{"], "File": "ARMInstPrinter (2)", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73157, "Length": 91, "Cover_Rate": 0.7520661157024794} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO1", ".", "isExpr", "(", ")", ")", "{", "O", "<<", "*", "MO1", ".", "getExpr", "(", ")", ";", "return", ";", "}", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "OffImm", "<", "", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "OffImm", "=", "", ";", "if", "(", "isSub", ")", "{", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "-", "OffImm", ")", "<<", "markup", "(", "", ")", ";", "}", "else", "{", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "OffImm", ")", "<<", "markup", "(", "", ")", ";", "}", "O", "<<", "", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printThumbLdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73158, "Length": 129, "Cover_Rate": 0.8775510204081632} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbS4ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "*", "", ")", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printThumbS4ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73159, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbS4ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "*", "", ")", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printThumbS4ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73160, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "(", "Imm", "==", "", "?", "", ":", "Imm", ")", ")", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printThumbSRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73161, "Length": 42, "Cover_Rate": 0.7} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorIndex", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "<<", "", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73163, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorIndex", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printVectorIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73164, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListFour", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListFour", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73165, "Length": 82, "Cover_Rate": 0.7522935779816514} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListFour", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73166, "Length": 86, "Cover_Rate": 0.7889908256880734} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printVectorListFourAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73167, "Length": 45, "Cover_Rate": 0.41284403669724773} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printVectorListFourAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73168, "Length": 49, "Cover_Rate": 0.44954128440366975} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListFourSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73169, "Length": 66, "Cover_Rate": 0.6055045871559633} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListFourSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73170, "Length": 86, "Cover_Rate": 0.7889908256880734} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListOne", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListOne", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73171, "Length": 22, "Cover_Rate": 0.5116279069767442} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListOne", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printVectorListOne", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73172, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "O", "<<", "", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListOneAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73173, "Length": 20, "Cover_Rate": 0.46511627906976744} {"Template_token": ["", "O", "<<", "", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListOneAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73174, "Length": 20, "Cover_Rate": 0.46511627906976744} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListThreeAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73175, "Length": 46, "Cover_Rate": 0.5287356321839081} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListThreeAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73176, "Length": 48, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListThreeSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73177, "Length": 44, "Cover_Rate": 0.5057471264367817} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListThreeSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73178, "Length": 38, "Cover_Rate": 0.4367816091954023} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListThreeSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73179, "Length": 42, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printVectorListThreeSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73180, "Length": 65, "Cover_Rate": 0.7471264367816092} {"Template_token": ["", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg1", ")", ";", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printVectorListTwo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73181, "Length": 65, "Cover_Rate": 0.7471264367816092} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListTwo", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg1", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListTwo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73182, "Length": 82, "Cover_Rate": 0.9425287356321839} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListTwoAllLanes", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListTwoAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73183, "Length": 71, "Cover_Rate": 0.8160919540229885} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListTwoSpaced", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg1", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListTwoSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73184, "Length": 82, "Cover_Rate": 0.9425287356321839} {"Template_token": ["", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListTwoSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73185, "Length": 27, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "if", "(", "imm", "==", "", ")", "return", "", ";"], "ground_truth": ["return", "imm", ";"], "File": "ARMInstPrinter (2)", "Func": "translateShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73186, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "static", "unsigned", "translateShiftImm", "(", "unsigned", "imm", ")", "{", "assert", "(", "(", "imm", "&", "~", "", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["if", "(", "imm", "==", "", ")", "return", "", ";"], "File": "ARMInstPrinter (2)", "Func": "translateShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73187, "Length": 31, "Cover_Rate": 0.8857142857142857} {"Template_token": ["", "}", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "if", "(", "Opcode", "==", "", ")", "O", "<<", "", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "bool", "Writeback", "=", "true", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "BaseReg", ")", "Writeback", "=", "false", ";", "}", "O", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegName", "(", "O", ",", "BaseReg", ")", ";", "if", "(", "Writeback", ")", "O", "<<", "", ";", "O", "<<", "", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "const", "MCRegisterClass", "&", "MRC", "=", "MRI", ".", "getRegClass", "(", "", ")", ";", "bool", "isStore", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "isStore", "?", "", ":", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "MRC", ".", "contains", "(", "Reg", ")", ")", "{"], "File": "ARMInstPrinter10", "Func": "printInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73188, "Length": 483, "Cover_Rate": 0.3653555219364599} {"Template_token": ["", "printRegName", "(", "O", ",", "Reg", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "formatImm", "(", "Op", ".", "getImm", "(", ")", ")", "<<", "markup", "(", "", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "BranchTarget", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ";", "int64_t", "Address", ";", "if", "(", "BranchTarget", "&&", "BranchTarget", "->", "EvaluateAsAbsolute", "(", "Address", ")", ")", "{", "O", "<<", "", ";", "O", ".", "write_hex", "(", "(", "uint32_t", ")", "Address", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMInstPrinter10", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73189, "Length": 104, "Cover_Rate": 0.6341463414634146} {"Template_token": ["", "void", "InstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "printRegName", "(", "O", ",", "Reg", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "formatImm", "(", "Op", ".", "getImm", "(", ")", ")", "<<", "markup", "(", "", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "BranchTarget", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ";", "int64_t", "Address", ";", "if", "(", "BranchTarget", "&&", "BranchTarget", "->", "EvaluateAsAbsolute", "(", "Address", ")", ")", "{"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter10", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73190, "Length": 139, "Cover_Rate": 0.8475609756097561} {"Template_token": ["", "unsigned", "IdxMode", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "if", "(", "IdxMode", "==", "", ")", "{", "printAM3PostIndexOp", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}"], "ground_truth": ["printAM3PreOrOffsetIndexOp", "(", "MI", ",", "Op", ",", "O", ")", ";"], "File": "ARMInstPrinter11", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73191, "Length": 40, "Cover_Rate": 0.36036036036036034} {"Template_token": ["", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "Op", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "ImmOffs", "||", "Op", "==", "", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "*", "", "<<", "markup", "(", "", ")", ";", "}"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter11", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73192, "Length": 86, "Cover_Rate": 0.5} {"Template_token": ["", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", "<<", "(", "MO2", ".", "getImm", "(", ")", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter11", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73193, "Length": 35, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "MO2", ".", "getImm", "(", ")", ")", "{"], "File": "ARMInstPrinter11", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73194, "Length": 43, "Cover_Rate": 0.4387755102040816} {"Template_token": ["", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", "<<", "getAddrOpcStr", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "O", "<<", "']'", "<<", "markup", "(", "", ")", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "", "op", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "if", "(", "ImmOffs", "||", "(", "op", "==", "", ")", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "(", "op", ")", "<<", "ImmOffs", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter11", "Func": "printAM3PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73195, "Length": 106, "Cover_Rate": 0.5120772946859904} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "lsb", "<<", "markup", "(", "", ")", "<<", "", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "width", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter11", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73196, "Length": 33, "Cover_Rate": 0.3113207547169811} {"Template_token": ["", "int32_t", "width", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "lsb", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "lsb", "<<", "markup", "(", "", ")", "<<", "", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "width", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter11", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73197, "Length": 58, "Cover_Rate": 0.5471698113207547} {"Template_token": ["", "void", "InstPrinter", "::", "printImmPlusOneOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter11", "Func": "printImmPlusOneOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73198, "Length": 32, "Cover_Rate": 0.6274509803921569} {"Template_token": ["", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "BranchTarget", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ";", "int64_t", "Address", ";", "if", "(", "BranchTarget", "&&", "BranchTarget", "->", "EvaluateAsAbsolute", "(", "Address", ")", ")", "{", "O", "<<", "", ";", "O", ".", "write_hex", "(", "(", "uint32_t", ")", "Address", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMInstPrinter11", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73201, "Length": 60, "Cover_Rate": 0.37267080745341613} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "MO2", ".", "getImm", "(", ")", ")", "{"], "File": "ARMInstPrinter11", "Func": "printT2AddrModeImm0_1020s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73202, "Length": 43, "Cover_Rate": 0.39814814814814814} {"Template_token": ["", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "MO2", ".", "getImm", "(", ")", "*", "", "<<", "markup", "(", "", ")", ";", "}"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter11", "Func": "printT2AddrModeImm0_1020s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73203, "Length": 34, "Cover_Rate": 0.3148148148148148} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "ground_truth": ["int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter11", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73204, "Length": 24, "Cover_Rate": 0.3037974683544304} {"Template_token": ["", "void", "InstPrinter", "::", "printT2AddrModeImm8Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", "!=", "", ")", "O", "<<", "", ";", "if", "(", "OffImm", "!=", "", "&&", "UseMarkup", ")", "O", "<<", "", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "", ";", "else", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", ";", "if", "(", "OffImm", "!=", "", "&&", "UseMarkup", ")", "O", "<<", "", ";"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter11", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73205, "Length": 156, "Cover_Rate": 0.9936305732484076} {"Template_token": ["", "assert", "(", "(", "(", "OffImm", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "OffImm", "!=", "", ")", "O", "<<", "", ";", "if", "(", "OffImm", "!=", "", "&&", "UseMarkup", ")", "O", "<<", "", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "", ";"], "ground_truth": ["else", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";"], "File": "ARMInstPrinter11", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73206, "Length": 61, "Cover_Rate": 0.4728682170542636} {"Template_token": ["", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "assert", "(", "(", "(", "OffImm", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "OffImm", "!=", "", ")", "O", "<<", "", ";"], "ground_truth": ["if", "(", "OffImm", "!=", "", "&&", "UseMarkup", ")", "O", "<<", "", ";"], "File": "ARMInstPrinter11", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73207, "Length": 49, "Cover_Rate": 0.3798449612403101} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "assert", "(", "(", "(", "OffImm", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "OffImm", "!=", "", ")", "O", "<<", "", ";"], "ground_truth": ["if", "(", "OffImm", "!=", "", "&&", "UseMarkup", ")", "O", "<<", "", ";"], "File": "ARMInstPrinter11", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73208, "Length": 117, "Cover_Rate": 0.6030927835051546} {"Template_token": ["", "if", "(", "OffImm", "!=", "", "&&", "UseMarkup", ")", "O", "<<", "", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "", ";", "else", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", ";", "if", "(", "OffImm", "!=", "", "&&", "UseMarkup", ")", "O", "<<", "", ";"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter11", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73209, "Length": 70, "Cover_Rate": 0.36082474226804123} {"Template_token": ["", "printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "unsigned", "ImmOffs", "=", "MO2", ".", "getImm", "(", ")", ")", "{"], "File": "ARMInstPrinter11", "Func": "printThumbAddrModeImm5SOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73210, "Length": 44, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Pos", "=", "", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "CondBit0", ";"], "ground_truth": ["if", "(", "T", ")", "O", "<<", "'t'", ";"], "File": "ARMInstPrinter11", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73211, "Length": 51, "Cover_Rate": 0.4214876033057851} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbS4ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "*", "", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter11", "Func": "printThumbS4ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73212, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbS4ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "markup", "(", "", ")", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "*", "", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter11", "Func": "printThumbS4ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73213, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "(", "Imm", "==", "", "?", "", ":", "Imm", ")", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter11", "Func": "printThumbSRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73214, "Length": 39, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "void", "InstPrinter", "::", "printMSRMaskOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "FeatureBitset", "&", "FeatureBits", "=", "STI", ".", "getFeatureBits", "(", ")", ";", "if", "(", "FeatureBits", "[", "", "]", ")", "{", "unsigned", "SYSm", "=", "Op", ".", "getImm", "(", ")", "&", "", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "&&", "FeatureBits", "[", "", "]", ")", "{", "auto", "TheReg", "=", "", "(", "SYSm", ")", ";", "if", "(", "TheReg", "&&", "TheReg", "->", "isInRequiredFeatures", "(", "{", "", "}", ")", ")", "{", "O", "<<", "TheReg", "->", "Name", ";", "return", ";", "}", "}", "SYSm", "&=", "", ";", "if", "(", "Opcode", "==", "", "&&", "FeatureBits", "[", "", "]", ")", "{", "auto", "TheReg", "=", "", "(", "SYSm", ")", ";", "if", "(", "TheReg", ")", "{", "O", "<<", "TheReg", "->", "Name", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter12", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73216, "Length": 156, "Cover_Rate": 0.43820224719101125} {"Template_token": ["", "O", "<<", "TheReg", "->", "Name", ";", "return", ";", "}", "}", "auto", "TheReg", "=", "", "(", "SYSm", ")", ";", "if", "(", "TheReg", ")", "{", "O", "<<", "TheReg", "->", "Name", ";", "return", ";", "}", "llvm_unreachable", "(", "", ")", ";", "return", ";", "}", "unsigned", "SpecRegRBit", "=", "Op", ".", "getImm", "(", ")", ">>", "", ";", "unsigned", "Mask", "=", "Op", ".", "getImm", "(", ")", "&", "", ";", "if", "(", "!", "SpecRegRBit", "&&", "(", "Mask", "==", "", "||", "Mask", "==", "", "||", "Mask", "==", "", ")", ")", "{", "O", "<<", "", ";", "switch", "(", "Mask", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";"], "ground_truth": ["return", ";"], "File": "ARMInstPrinter12", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73217, "Length": 116, "Cover_Rate": 0.3258426966292135} {"Template_token": ["", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "if", "(", "Opcode", "==", "", ")", "O", "<<", "", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "const", "MCOperand", "&", "Dst", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "", ")", ";", "O", "<<", "'\\t'", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", ";", "printSBitModifierOperand", "(", "MI", ",", "", ",", "O", ")", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegName", "(", "O", ",", "Dst", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "const", "MCOperand", "&", "Dst", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "", ")", ";", "O", "<<", "'\\t'", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", ";", "printSBitModifierOperand", "(", "MI", ",", "", ",", "O", ")", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegName", "(", "O", ",", "Dst", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", "==", "", ")", "{", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "translateShiftImm", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "markup", "(", "", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "if", "(", "Opcode", "==", "", ")", "O", "<<", "", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "-", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";"], "ground_truth": ["printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";"], "File": "ARMInstPrinter13", "Func": "printInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73218, "Length": 487, "Cover_Rate": 0.37346625766871167} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "getReg", "(", ")", ")", "{", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "'#'", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", ";"], "ground_truth": ["return", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73219, "Length": 56, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "unsigned", "ShImm", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", "<<", "ShImm", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73220, "Length": 102, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "if", "(", "MO1", ".", "getReg", "(", ")", ")", "{", "O", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "return", ";", "}"], "ground_truth": ["unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73221, "Length": 61, "Cover_Rate": 0.5169491525423728} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrMode3Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "'['", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "MO2", ".", "getReg", "(", ")", ")", "{"], "File": "ARMInstPrinter14", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73222, "Length": 80, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "O", "<<", "'['", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "']'", ";", "return", ";", "}"], "ground_truth": ["if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73223, "Length": 84, "Cover_Rate": 0.5419354838709678} {"Template_token": ["", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "O", "<<", "", "(", "Mode", ")", ";", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "", "Mode", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "Mode", "==", "", ")", "O", "<<", "", ";", "}", "else", "{"], "ground_truth": ["printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73224, "Length": 71, "Cover_Rate": 0.5298507462686567} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "", "Mode", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{"], "ground_truth": ["O", "<<", "", "(", "Mode", ")", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73225, "Length": 47, "Cover_Rate": 0.35074626865671643} {"Template_token": ["", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "*", "", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73226, "Length": 49, "Cover_Rate": 0.37404580152671757} {"Template_token": ["", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "{", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "*", "", ";", "}"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73227, "Length": 65, "Cover_Rate": 0.4961832061068702} {"Template_token": ["", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "O", "<<", "", ";"], "ground_truth": ["else", "O", "<<", "", "<<", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode6OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73228, "Length": 28, "Cover_Rate": 0.4745762711864407} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrMode6Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73229, "Length": 57, "Cover_Rate": 0.6627906976744186} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", "<<", "(", "MO2", ".", "getImm", "(", ")", "<<", "", ")", ";", "}"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73230, "Length": 41, "Cover_Rate": 0.47674418604651164} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrModePCOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", ")", "{", "assert", "(", "", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter14", "Func": "printAddrModePCOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73231, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printBitfieldInvMaskImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";"], "ground_truth": ["int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";"], "File": "ARMInstPrinter14", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73233, "Length": 48, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "void", "InstPrinter", "::", "printCPInstOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", ")", "{"], "ground_truth": ["abort", "(", ")", ";"], "File": "ARMInstPrinter14", "Func": "printCPInstOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73234, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "O", "<<", "'#'", ";"], "ground_truth": ["if", "(", "Op", ".", "getImm", "(", ")", "<", "", ")", "O", "<<", "'-'", "<<", "(", "-", "Op", ".", "getImm", "(", ")", "-", "", ")", ";"], "File": "ARMInstPrinter14", "Func": "printNegZeroOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73236, "Length": 41, "Cover_Rate": 0.5942028985507246} {"Template_token": ["", "uint64_t", "Val", "=", "", "(", "EncodedImm", ",", "EltBits", ")", ";", "O", "<<", "", "<<", "utohexstr", "(", "Val", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter14", "Func": "printNEONModImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73237, "Length": 20, "Cover_Rate": 0.3508771929824561} {"Template_token": ["", "assert", "(", "", ")", ";", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "assert", "(", "", ")", ";", "}", "else", "{", "O", "<<", "getRegisterName", "(", "Reg", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "assert", "(", "(", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ")", "||", "(", "(", "Modifier", "==", "", "||", "Modifier", "[", "", "]", "==", "", ")", "&&", "", ")", ")", ";", "O", "<<", "'#'", "<<", "Op", ".", "getImm", "(", ")", ";", "}", "else", "{", "if", "(", "Modifier", "&&", "Modifier", "[", "", "]", "!=", "", "&&", "strcmp", "(", "Modifier", ",", "", ")", "!=", "", ")", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "", ")", ";"], "File": "ARMInstPrinter14", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73238, "Length": 129, "Cover_Rate": 0.5657894736842105} {"Template_token": ["", "void", "InstPrinter", "::", "printPCLabel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["abort", "(", ")", ";"], "File": "ARMInstPrinter14", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73239, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "void", "InstPrinter", "::", "printPCLabel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "abort", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter14", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73240, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printPredicateOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "if", "(", "CC", "!=", "", ")", "O", "<<", "CondCodeToString", "(", "CC", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter14", "Func": "printPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73241, "Length": 49, "Cover_Rate": 0.8909090909090909} {"Template_token": ["", "if", "(", "i", "!=", "OpNum", ")", "O", "<<", "", ";", "O", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "}", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter14", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73242, "Length": 32, "Cover_Rate": 0.4155844155844156} {"Template_token": ["", "void", "InstPrinter", "::", "printRegisterList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "i", "!=", "OpNum", ")", "O", "<<", "", ";"], "File": "ARMInstPrinter14", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73243, "Length": 55, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "O", "<<", "", "<<", "Imm", "<<", "", "<<", "Rot", ";", "if", "(", "VerboseAsm", ")", "O", "<<", "' '", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "' '", "<<", "(", "int", ")", "", "(", "Imm", ",", "Rot", ")", ";", "}", "else", "{"], "ground_truth": ["O", "<<", "", "<<", "Imm", ";"], "File": "ARMInstPrinter14", "Func": "printSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73244, "Length": 45, "Cover_Rate": 0.39823008849557523} {"Template_token": ["", "void", "InstPrinter", "::", "printSOImm2PartOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "abort", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter14", "Func": "printSOImm2PartOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73245, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printSOImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";"], "ground_truth": ["printSOImm", "(", "O", ",", "MO", ".", "getImm", "(", ")", ",", "VerboseAsm", ",", "&", "MAI", ")", ";"], "File": "ARMInstPrinter14", "Func": "printSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73246, "Length": 57, "Cover_Rate": 0.9827586206896551} {"Template_token": ["", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "' '", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "", ")", ";", "}", "else", "if", "(", "ShOpc", "!=", "", ")", "{", "O", "<<", "", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter14", "Func": "printSORegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73247, "Length": 59, "Cover_Rate": 0.36419753086419754} {"Template_token": ["", "void", "InstPrinter", "::", "printT2AddrModeImm12Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "OffImm", "=", "MO2", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "OffImm", ")", "O", "<<", "", "<<", "OffImm", ";"], "File": "ARMInstPrinter14", "Func": "printT2AddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73248, "Length": 76, "Cover_Rate": 0.9382716049382716} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "ground_truth": ["const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";"], "File": "ARMInstPrinter14", "Func": "printT2AddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73249, "Length": 26, "Cover_Rate": 0.32098765432098764} {"Template_token": ["", "void", "InstPrinter", "::", "printT2AddrModeImm8OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "File": "ARMInstPrinter14", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73250, "Length": 30, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";"], "ground_truth": ["else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", ";"], "File": "ARMInstPrinter14", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73251, "Length": 50, "Cover_Rate": 0.7246376811594203} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";"], "ground_truth": ["else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", ";"], "File": "ARMInstPrinter14", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73252, "Length": 65, "Cover_Rate": 0.65} {"Template_token": ["", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", "*", "", ";", "else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", "*", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter14", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73253, "Length": 31, "Cover_Rate": 0.41333333333333333} {"Template_token": ["", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", "*", "", ";", "else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", "*", "", ";", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter14", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73254, "Length": 35, "Cover_Rate": 0.330188679245283} {"Template_token": ["", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "assert", "(", "MO2", ".", "getReg", "(", ")", "&&", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["unsigned", "ShAmt", "=", "MO3", ".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter14", "Func": "printT2AddrModeSoRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73255, "Length": 60, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "O", "<<", "getRegisterName", "(", "Reg", ")", ";", "assert", "(", "MO2", ".", "isImm", "(", ")", "&&", "", ")", ";", "", "ShOpc", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "<<", "", "(", "ShOpc", ")", ";", "if", "(", "ShOpc", "!=", "", ")", "O", "<<", "", "<<", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter14", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73256, "Length": 59, "Cover_Rate": 0.48360655737704916} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "O", "<<", "", ";"], "ground_truth": ["O", "<<", "']'", ";"], "File": "ARMInstPrinter14", "Func": "printTBAddrMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73257, "Length": 18, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "O", "<<", "", ";", "O", "<<", "']'", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter14", "Func": "printTBAddrMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73258, "Length": 37, "Cover_Rate": 0.6491228070175439} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbAddrModeRI5Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ",", "unsigned", "Scale", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO3", ".", "getReg", "(", ")", ")", "O", "<<", "", "<<", "getRegisterName", "(", "MO3", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "unsigned", "ImmOffs", "=", "MO2", ".", "getImm", "(", ")", ")", "O", "<<", "", "<<", "ImmOffs", "*", "Scale", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter14", "Func": "printThumbAddrModeRI5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73259, "Length": 141, "Cover_Rate": 0.9929577464788732} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "", ";"], "File": "ARMInstPrinter14", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73260, "Length": 28, "Cover_Rate": 0.3835616438356164} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";"], "ground_truth": ["const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";"], "File": "ARMInstPrinter14", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73261, "Length": 26, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbAddrModeS1Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "printThumbAddrModeRI5Operand", "(", "MI", ",", "Op", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter14", "Func": "printThumbAddrModeS1Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73262, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbAddrModeS1Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "printThumbAddrModeRI5Operand", "(", "MI", ",", "Op", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter14", "Func": "printThumbAddrModeS1Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73263, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbAddrModeS2Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printThumbAddrModeRI5Operand", "(", "MI", ",", "Op", ",", "O", ",", "", ")", ";"], "File": "ARMInstPrinter14", "Func": "printThumbAddrModeS2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73264, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbAddrModeSPOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "MO2", ".", "getImm", "(", ")", ")", "O", "<<", "", "<<", "ImmOffs", "*", "", ";", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter14", "Func": "printThumbAddrModeSPOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73268, "Length": 81, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "CondBit0", "=", "Mask", ">>", "", "&", "", ";", "unsigned", "NumTZ", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Pos", "=", "", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "CondBit0", ";", "if", "(", "T", ")", "O", "<<", "'t'", ";"], "ground_truth": ["else", "O", "<<", "'e'", ";"], "File": "ARMInstPrinter14", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73269, "Length": 73, "Cover_Rate": 0.6822429906542056} {"Template_token": ["", "O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "*", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter14", "Func": "printThumbS4ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73270, "Length": 18, "Cover_Rate": 0.5} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbS4ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "*", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter14", "Func": "printThumbS4ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73271, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printVFPf32ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "'#'", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter14", "Func": "printVFPf32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73273, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "void", "InstPrinter", "::", "printVFPf64ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "'#'", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter14", "Func": "printVFPf64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73275, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "uint32_t", "Banked", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "uint32_t", "R", "=", "(", "Banked", "&", "", ")", ">>", "", ";", "uint32_t", "SysM", "=", "Banked", "&", "", ";", "if", "(", "R", ")", "{", "O", "<<", "", ";", "switch", "(", "SysM", ")", "{", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";"], "ground_truth": ["case", "", ":"], "File": "ARMInstPrinter15", "Func": "printBankedRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73276, "Length": 85, "Cover_Rate": 0.3441295546558704} {"Template_token": ["", "void", "InstPrinter", "::", "printBankedRegOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "uint32_t", "Banked", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "uint32_t", "R", "=", "(", "Banked", "&", "", ")", ">>", "", ";", "uint32_t", "SysM", "=", "Banked", "&", "", ";", "if", "(", "R", ")", "{", "O", "<<", "", ";", "switch", "(", "SysM", ")", "{", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "assert", "(", "!", "R", "&&", "", ")", ";", "const", "char", "*", "RegNames", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";"], "ground_truth": ["const", "char", "*", "Name", "=", "RegNames", "[", "SysM", "]", ";"], "File": "ARMInstPrinter15", "Func": "printBankedRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73277, "Length": 232, "Cover_Rate": 0.9392712550607287} {"Template_token": ["", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "}", "}", "SYSm", "&=", "", ";", "if", "(", "Opcode", "==", "", "&&", "FeatureBits", "[", "", "]", ")", "{", "switch", "(", "SYSm", ")", "{", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "}", "}", "switch", "(", "SYSm", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";"], "ground_truth": ["return", ";"], "File": "ARMInstPrinter15", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73278, "Length": 298, "Cover_Rate": 0.4722662440570523} {"Template_token": ["", "return", "getInstructionName", "(", "Opcode", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter16", "Func": "getOpcodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73279, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "StringRef", "InstPrinter", "::", "getOpcodeName", "(", "unsigned", "Opcode", ")", "const", "{"], "ground_truth": ["return", "getInstructionName", "(", "Opcode", ")", ";"], "File": "ARMInstPrinter16", "Func": "getOpcodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73280, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "return", "getRegisterName", "(", "RegNo", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter16", "Func": "getRegName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73281, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "return", "getRegisterName", "(", "RegNo", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter16", "Func": "getRegName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73282, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "{", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "*", "", ";", "}"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter16", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73283, "Length": 53, "Cover_Rate": 0.42063492063492064} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", "<<", "", ";"], "File": "ARMInstPrinter16", "Func": "printAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73285, "Length": 27, "Cover_Rate": 0.5869565217391305} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrModeImm12Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "OffImm", "<", "", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "OffImm", "=", "", ";", "if", "(", "isSub", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", ";", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter16", "Func": "printAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73286, "Length": 137, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrModeImm12Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter16", "Func": "printAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73287, "Length": 66, "Cover_Rate": 0.48175182481751827} {"Template_token": ["", "unsigned", "IFlags", "=", "Op", ".", "getImm", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "O", "<<", "", "(", "", "<<", "i", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter16", "Func": "printCPSIFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73288, "Length": 43, "Cover_Rate": 0.5733333333333334} {"Template_token": ["", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "IFlags", "=", "Op", ".", "getImm", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "O", "<<", "", "(", "", "<<", "i", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter16", "Func": "printCPSIFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73289, "Length": 55, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "if", "(", "Opcode", "==", "", ")", "O", "<<", "", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "if", "(", "Opcode", "==", "", ")", "O", "<<", "", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "return", ";", "}", "printInstruction", "(", "MI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter16", "Func": "printInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73290, "Length": 256, "Cover_Rate": 0.5039370078740157} {"Template_token": ["", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "O", "<<", "getRegisterName", "(", "Reg", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "'#'", "<<", "Op", ".", "getImm", "(", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "", ")", ";", "O", "<<", "*", "Op", ".", "getExpr", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMInstPrinter16", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73291, "Length": 71, "Cover_Rate": 0.7029702970297029} {"Template_token": ["", "void", "InstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "isReg", "(", ")", ")", "{"], "File": "ARMInstPrinter16", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73292, "Length": 39, "Cover_Rate": 0.38613861386138615} {"Template_token": ["", "V", "=", "", "(", "V", ")", ";", "assert", "(", "V", "!=", "-", "", "&&", "", ")", ";", "unsigned", "Imm", "=", "", "(", "V", ")", ";", "unsigned", "Rot", "=", "", "(", "V", ")", ";", "if", "(", "Rot", ")", "{", "O", "<<", "", "<<", "Imm", "<<", "", "<<", "Rot", ";", "if", "(", "CommentStream", ")", "*", "CommentStream", "<<", "(", "int", ")", "", "(", "Imm", ",", "Rot", ")", "<<", "", ";", "}", "else", "{"], "ground_truth": ["O", "<<", "", "<<", "Imm", ";"], "File": "ARMInstPrinter16", "Func": "printSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73293, "Length": 76, "Cover_Rate": 0.7102803738317757} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "printSOImm", "(", "O", ",", "MO", ".", "getImm", "(", ")", ",", "CommentStream", ",", "&", "MAI", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter16", "Func": "printSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73294, "Length": 40, "Cover_Rate": 0.6896551724137931} {"Template_token": ["", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "MO2", ".", "getImm", "(", ")", ")", "O", "<<", "", "<<", "ImmOffs", "*", "Scale", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter16", "Func": "printThumbAddrModeImm5SOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73295, "Length": 58, "Cover_Rate": 0.5471698113207547} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{"], "ground_truth": ["printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";"], "File": "ARMInstPrinter16", "Func": "printThumbAddrModeImm5SOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73296, "Length": 33, "Cover_Rate": 0.3113207547169811} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "RegNum", "=", "MO2", ".", "getReg", "(", ")", ")", "O", "<<", "", "<<", "getRegisterName", "(", "RegNum", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter16", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73297, "Length": 73, "Cover_Rate": 0.7019230769230769} {"Template_token": ["", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "RegNum", "=", "MO2", ".", "getReg", "(", ")", ")", "O", "<<", "", "<<", "getRegisterName", "(", "RegNum", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter16", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73298, "Length": 38, "Cover_Rate": 0.36538461538461536} {"Template_token": ["", "O", "<<", "'#'", ";", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "{", "O", "<<", "(", "float", ")", "MO", ".", "getFPImm", "(", ")", ";", "}", "else", "{", "union", "{", "uint32_t", "I", ";", "float", "F", ";", "}", "FPUnion", ";", "FPUnion", ".", "I", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "FPUnion", ".", "F", ";", "}"], "ground_truth": ["}"], "File": "ARMInstPrinter16", "Func": "printVFPf32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73299, "Length": 56, "Cover_Rate": 0.6511627906976745} {"Template_token": ["", "union", "{", "uint64_t", "I", ";", "double", "D", ";", "}", "FPUnion", ";", "FPUnion", ".", "I", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "FPUnion", ".", "D", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter16", "Func": "printVFPf64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73300, "Length": 28, "Cover_Rate": 0.3373493975903614} {"Template_token": ["", "InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ")", ":", "MCInstPrinter", "(", "MAI", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter17", "Func": "ARMInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73301, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ")", ":", "MCInstPrinter", "(", "MAI", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter17", "Func": "ARMInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73302, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "IdxMode", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "if", "(", "IdxMode", "==", "", ")", "{", "printAM2PostIndexOp", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73303, "Length": 79, "Cover_Rate": 0.7117117117117117} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrMode3OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "if", "(", "MO1", ".", "getReg", "(", ")", ")", "{", "O", "<<", "getAddrOpcStr", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMInstPrinter18", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73304, "Length": 78, "Cover_Rate": 0.6610169491525424} {"Template_token": ["", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "Op", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "ImmOffs", "||", "Op", "==", "", ")", "{", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "*", "", ";", "}", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73305, "Length": 94, "Cover_Rate": 0.6351351351351351} {"Template_token": ["", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "Op", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "ImmOffs", "||", "Op", "==", "", ")", "{", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "*", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73306, "Length": 54, "Cover_Rate": 0.36486486486486486} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrModeTBB", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";"], "ground_truth": ["const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";"], "File": "ARMInstPrinter18", "Func": "printAddrModeTBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73307, "Length": 44, "Cover_Rate": 0.6197183098591549} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printAddrModeTBH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73309, "Length": 40, "Cover_Rate": 0.5633802816901409} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printAddrModeTBH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73310, "Length": 53, "Cover_Rate": 0.7464788732394366} {"Template_token": ["", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", "<<", "", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "'#'", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", ";"], "ground_truth": ["return", ";"], "File": "ARMInstPrinter18", "Func": "printAM2PostIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73311, "Length": 71, "Cover_Rate": 0.3736842105263158} {"Template_token": ["", "void", "InstPrinter", "::", "printAM2PreOrOffsetIndexOp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printAM2PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73312, "Length": 121, "Cover_Rate": 0.587378640776699} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ShImm", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", "<<", "ShImm", ";", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printAM2PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73313, "Length": 170, "Cover_Rate": 0.8252427184466019} {"Template_token": ["", "void", "InstPrinter", "::", "printAM3PostIndexOp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", "<<", "", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "'#'", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", ";"], "File": "ARMInstPrinter18", "Func": "printAM3PostIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73314, "Length": 138, "Cover_Rate": 0.9387755102040817} {"Template_token": ["", "O", "<<", "", "<<", "getAddrOpcStr", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "']'", ";", "return", ";", "}", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", ";"], "ground_truth": ["O", "<<", "']'", ";"], "File": "ARMInstPrinter18", "Func": "printAM3PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73315, "Length": 66, "Cover_Rate": 0.4258064516129032} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "'['", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "MO2", ".", "getReg", "(", ")", ")", "{"], "File": "ARMInstPrinter18", "Func": "printAM3PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73316, "Length": 50, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "O", "<<", "", "<<", "", "-", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printFBits16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73318, "Length": 18, "Cover_Rate": 0.5} {"Template_token": ["", "void", "InstPrinter", "::", "printFBits32", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "", "-", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter18", "Func": "printFBits32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73319, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "O", "<<", "", "<<", "", "-", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printFBits32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73320, "Length": 18, "Cover_Rate": 0.5} {"Template_token": ["", "O", "<<", "'#'", "<<", "", "(", "MO", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printFPImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73322, "Length": 14, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "void", "InstPrinter", "::", "printImmPlusOneOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "", "<<", "Imm", "+", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printImmPlusOneOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73323, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "return", ";", "}", "O", "<<", "", "<<", "translateShiftImm", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "if", "(", "Opcode", "==", "", ")", "O", "<<", "", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "-", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "<<", "", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "if", "(", "Opcode", "==", "", ")", "O", "<<", "", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "<<", "", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{"], "File": "ARMInstPrinter18", "Func": "printInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73325, "Length": 376, "Cover_Rate": 0.3650485436893204} {"Template_token": ["", "void", "InstPrinter", "::", "printNEONModImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "EncodedImm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["unsigned", "EltBits", ";"], "File": "ARMInstPrinter18", "Func": "printNEONModImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73326, "Length": 35, "Cover_Rate": 0.5932203389830508} {"Template_token": ["", "void", "InstPrinter", "::", "printNEONModImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "EncodedImm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["unsigned", "EltBits", ";"], "File": "ARMInstPrinter18", "Func": "printNEONModImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73327, "Length": 35, "Cover_Rate": 0.5932203389830508} {"Template_token": ["", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "O", "<<", "getRegisterName", "(", "Reg", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "'#'", "<<", "Op", ".", "getImm", "(", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "BranchTarget", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ";", "int64_t", "Address", ";"], "ground_truth": ["if", "(", "BranchTarget", "&&", "BranchTarget", "->", "EvaluateAsAbsolute", "(", "Address", ")", ")", "{"], "File": "ARMInstPrinter18", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73328, "Length": 92, "Cover_Rate": 0.6216216216216216} {"Template_token": ["", "void", "InstPrinter", "::", "printPKHASRShiftImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "", ")", "Imm", "=", "", ";", "assert", "(", "Imm", ">", "", "&&", "Imm", "<=", "", "&&", "", ")", ";", "O", "<<", "", "<<", "Imm", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printPKHASRShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73329, "Length": 62, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "Imm", "==", "", ")", "return", ";"], "File": "ARMInstPrinter18", "Func": "printPKHLSLShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73330, "Length": 22, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", "<<", "(", "(", "Imm", "&", "", ")", "?", "", ":", "", ")", "<<", "(", "Imm", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printPostIdxImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73331, "Length": 32, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "'#'", "<<", "(", "(", "Imm", "&", "", ")", "?", "", ":", "", ")", "<<", "(", "Imm", "&", "", ")", ";"], "File": "ARMInstPrinter18", "Func": "printPostIdxImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73332, "Length": 43, "Cover_Rate": 0.6935483870967742} {"Template_token": ["", "O", "<<", "'#'", "<<", "(", "(", "Imm", "&", "", ")", "?", "", ":", "", ")", "<<", "(", "(", "Imm", "&", "", ")", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printPostIdxImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73333, "Length": 27, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "void", "InstPrinter", "::", "printPostIdxImm8s4Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", "<<", "(", "(", "Imm", "&", "", ")", "?", "", ":", "", ")", "<<", "(", "(", "Imm", "&", "", ")", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printPostIdxImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73334, "Length": 66, "Cover_Rate": 1.0} {"Template_token": ["", "O", "<<", "(", "MO2", ".", "getImm", "(", ")", "?", "", ":", "", ")", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printPostIdxRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73335, "Length": 24, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "void", "InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "getRegisterName", "(", "RegNo", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printRegName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73337, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Imm", "==", "", ")", "return", ";", "O", "<<", "", ";", "switch", "(", "Imm", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printRotImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73339, "Length": 55, "Cover_Rate": 0.632183908045977} {"Template_token": ["", "if", "(", "isASR", ")", "O", "<<", "", "<<", "(", "Amt", "==", "", "?", "", ":", "Amt", ")", ";", "else", "if", "(", "Amt", ")", "O", "<<", "", "<<", "Amt", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printShiftImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73340, "Length": 30, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "void", "InstPrinter", "::", "printSORegImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["", "ShOpc", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "File": "ARMInstPrinter18", "Func": "printSORegImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73341, "Length": 67, "Cover_Rate": 0.6036036036036037} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "", "ShOpc", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "<<", "", "(", "ShOpc", ")", ";"], "ground_truth": ["if", "(", "ShOpc", "==", "", ")", "return", ";"], "File": "ARMInstPrinter18", "Func": "printSORegRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73342, "Length": 80, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "MO2", ".", "getImm", "(", ")", ")", "O", "<<", "", "<<", "MO2", ".", "getImm", "(", ")", "*", "", ";"], "File": "ARMInstPrinter18", "Func": "printT2AddrModeImm0_1020s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73343, "Length": 33, "Cover_Rate": 0.4024390243902439} {"Template_token": ["", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";"], "ground_truth": ["else", "O", "<<", "", "<<", "OffImm", ";"], "File": "ARMInstPrinter18", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73344, "Length": 20, "Cover_Rate": 0.31746031746031744} {"Template_token": ["", "void", "InstPrinter", "::", "printT2AddrModeImm8Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "", ";"], "ground_truth": ["else", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";"], "File": "ARMInstPrinter18", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73345, "Length": 93, "Cover_Rate": 0.8378378378378378} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter18", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73346, "Length": 51, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", "/", "", ";", "if", "(", "OffImm", "!=", "", ")", "{", "O", "<<", "", ";"], "ground_truth": ["if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", "*", "", ";"], "File": "ARMInstPrinter18", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73347, "Length": 40, "Cover_Rate": 0.45977011494252873} {"Template_token": ["", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", "*", "", ";"], "ground_truth": ["else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", "*", "", ";"], "File": "ARMInstPrinter18", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73348, "Length": 30, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", "/", "", ";"], "ground_truth": ["if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", "*", "", ";"], "File": "ARMInstPrinter18", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73349, "Length": 45, "Cover_Rate": 0.3515625} {"Template_token": ["", "else", "if", "(", "MO1", ".", "isImm", "(", ")", ")", "O", "<<", "", "<<", "MO1", ".", "getImm", "(", ")", "<<", "", ";", "else", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printT2LdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73350, "Length": 28, "Cover_Rate": 0.37333333333333335} {"Template_token": ["", "O", "<<", "getRegisterName", "(", "Reg", ")", ";", "assert", "(", "MO2", ".", "isImm", "(", ")", "&&", "", ")", ";", "", "ShOpc", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "<<", "", "(", "ShOpc", ")", ";", "if", "(", "ShOpc", "!=", "", ")", "O", "<<", "", "<<", "translateShiftImm", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73351, "Length": 62, "Cover_Rate": 0.496} {"Template_token": ["", "assert", "(", "MO2", ".", "isImm", "(", ")", "&&", "", ")", ";", "", "ShOpc", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "<<", "", "(", "ShOpc", ")", ";"], "ground_truth": ["if", "(", "ShOpc", "!=", "", ")", "O", "<<", "", "<<", "translateShiftImm", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", ";"], "File": "ARMInstPrinter18", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73352, "Length": 54, "Cover_Rate": 0.432} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbS4ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "*", "", ";"], "File": "ARMInstPrinter18", "Func": "printThumbS4ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73353, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbS4ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "*", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printThumbS4ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73354, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "O", "<<", "", "<<", "(", "Imm", "==", "", "?", "", ":", "Imm", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printThumbSRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73355, "Length": 15, "Cover_Rate": 0.3191489361702128} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListFour", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListFour", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73356, "Length": 92, "Cover_Rate": 0.989247311827957} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListFour", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printVectorListFour", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73357, "Length": 93, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListFourAllLanes", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListFourAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73359, "Length": 92, "Cover_Rate": 0.989247311827957} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListFourSpaced", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListFourSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73360, "Length": 92, "Cover_Rate": 0.989247311827957} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListFourSpaced", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListFourSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73361, "Length": 92, "Cover_Rate": 0.989247311827957} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListFourSpacedAllLanes", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printVectorListFourSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73362, "Length": 93, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListFourSpacedAllLanes", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListFourSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73363, "Length": 92, "Cover_Rate": 0.989247311827957} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListOne", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListOne", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73364, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printVectorListOneAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73366, "Length": 21, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListOneAllLanes", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListOneAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73367, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printVectorListThree", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73368, "Length": 57, "Cover_Rate": 0.76} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListThree", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printVectorListThree", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73369, "Length": 75, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListThreeAllLanes", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printVectorListThreeAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73370, "Length": 75, "Cover_Rate": 1.0} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printVectorListThreeSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73372, "Length": 57, "Cover_Rate": 0.76} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListThreeSpaced", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListThreeSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73373, "Length": 74, "Cover_Rate": 0.9866666666666667} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printVectorListThreeSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73374, "Length": 57, "Cover_Rate": 0.76} {"Template_token": ["", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "Reg0", ")", "<<", "", "<<", "getRegisterName", "(", "Reg1", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListTwo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73375, "Length": 56, "Cover_Rate": 0.7088607594936709} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListTwoAllLanes", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "Reg0", ")", "<<", "", "<<", "getRegisterName", "(", "Reg1", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListTwoAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73376, "Length": 74, "Cover_Rate": 0.9367088607594937} {"Template_token": ["", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "Reg0", ")", "<<", "", "<<", "getRegisterName", "(", "Reg1", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListTwoSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73377, "Length": 30, "Cover_Rate": 0.379746835443038} {"Template_token": ["", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "Reg0", ")", "<<", "", "<<", "getRegisterName", "(", "Reg1", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printVectorListTwoSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73378, "Length": 31, "Cover_Rate": 0.3924050632911392} {"Template_token": ["", "if", "(", "imm", "==", "", ")", "return", "", ";"], "ground_truth": ["return", "imm", ";"], "File": "ARMInstPrinter18", "Func": "translateShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73379, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "static", "unsigned", "translateShiftImm", "(", "unsigned", "imm", ")", "{", "if", "(", "imm", "==", "", ")", "return", "", ";"], "ground_truth": ["return", "imm", ";"], "File": "ARMInstPrinter18", "Func": "translateShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73380, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "InstPrinter", "::", "InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "ARMInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73381, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "InstPrinter", "::", "InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "ARMInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73382, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "}", "O", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["printRegImmShift", "(", "O", ",", "", "(", "MO2", ".", "getImm", "(", ")", ")", ",", "", "(", "MO2", ".", "getImm", "(", ")", ")", ",", "UseMarkup", ")", ";"], "File": "ARMInstPrinter1", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73383, "Length": 51, "Cover_Rate": 0.30538922155688625} {"Template_token": ["", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "STI", ",", "O", ")", ";", "return", ";", "}", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";"], "ground_truth": ["unsigned", "IdxMode", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";"], "File": "ARMInstPrinter1", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73384, "Length": 50, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73385, "Length": 41, "Cover_Rate": 0.3037037037037037} {"Template_token": ["", "O", "<<", "getAddrOpcStr", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73386, "Length": 68, "Cover_Rate": 0.5037037037037037} {"Template_token": ["", "assert", "(", "", "(", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ".", "getImm", "(", ")", ")", "!=", "", "&&", "", ")", ";"], "ground_truth": ["printAM3PreOrOffsetIndexOp", "(", "MI", ",", "Op", ",", "O", ",", "AlwaysPrintImm0", ")", ";"], "File": "ARMInstPrinter1", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73387, "Length": 34, "Cover_Rate": 0.3469387755102041} {"Template_token": ["", "printOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "Op", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "AlwaysPrintImm0", "||", "ImmOffs", "||", "Op", "==", "", ")", "{"], "File": "ARMInstPrinter1", "Func": "printAddrMode5FP16Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73388, "Length": 69, "Cover_Rate": 0.3812154696132597} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrMode5Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "", "Op", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "AlwaysPrintImm0", "||", "ImmOffs", "||", "Op", "==", "", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "(", "Op", ")", "<<", "ImmOffs", "*", "", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73389, "Length": 154, "Cover_Rate": 0.8850574712643678} {"Template_token": ["", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "O", "<<", "", ";", "else", "{", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printAddrMode6OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73390, "Length": 32, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", "<<", "(", "MO2", ".", "getImm", "(", ")", "<<", "", ")", ";", "}"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73391, "Length": 44, "Cover_Rate": 0.42718446601941745} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrMode7Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter1", "Func": "printAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73392, "Length": 55, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrMode7Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73393, "Length": 65, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "OffImm", "<", "", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "OffImm", "=", "", ";", "if", "(", "isSub", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "-", "OffImm", ")", "<<", "markup", "(", "", ")", ";", "}", "else", "if", "(", "AlwaysPrintImm0", "||", "OffImm", ">", "", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "OffImm", ")", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73394, "Length": 133, "Cover_Rate": 0.6927083333333334} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrModeTBB", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";"], "ground_truth": ["const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printAddrModeTBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73395, "Length": 49, "Cover_Rate": 0.5212765957446809} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printAddrModeTBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73396, "Length": 44, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printAddrModeTBH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73397, "Length": 38, "Cover_Rate": 0.35185185185185186} {"Template_token": ["", "void", "InstPrinter", "::", "printAdrLabelOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "MO", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "return", ";", "}", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO", ".", "getImm", "(", ")", "<<", "scale", ";", "O", "<<", "markup", "(", "", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "", ";", "else", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "O", "<<", "", "<<", "OffImm", ";", "O", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printAdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73398, "Length": 121, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "markup", "(", "", ")", ";", "}", "O", "<<", "", "<<", "markup", "(", "", ")", ";", "return", ";", "}", "O", "<<", "", ";", "O", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "printRegImmShift", "(", "O", ",", "", "(", "MO3", ".", "getImm", "(", ")", ")", ",", "", "(", "MO3", ".", "getImm", "(", ")", ")", ",", "UseMarkup", ")", ";", "O", "<<", "", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printAM2PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73399, "Length": 196, "Cover_Rate": 0.8340425531914893} {"Template_token": ["", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "'['", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", "<<", "getAddrOpcStr", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "O", "<<", "']'", "<<", "markup", "(", "", ")", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "", "op", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "if", "(", "AlwaysPrintImm0", "||", "ImmOffs", "||", "(", "op", "==", "", ")", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "(", "op", ")", "<<", "ImmOffs", "<<", "markup", "(", "", ")", ";", "}"], "ground_truth": ["O", "<<", "']'", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printAM3PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73400, "Length": 152, "Cover_Rate": 0.7169811320754716} {"Template_token": ["", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "'['", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", "<<", "getAddrOpcStr", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "O", "<<", "']'", "<<", "markup", "(", "", ")", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "", "op", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "if", "(", "AlwaysPrintImm0", "||", "ImmOffs", "||", "(", "op", "==", "", ")", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "(", "op", ")", "<<", "ImmOffs", "<<", "markup", "(", "", ")", ";", "}"], "ground_truth": ["O", "<<", "']'", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printAM3PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73401, "Length": 152, "Cover_Rate": 0.7169811320754716} {"Template_token": ["", "auto", "TheReg", "=", "", "(", "Banked", ")", ";", "assert", "(", "TheReg", "&&", "", ")", ";", "std", "::", "string", "Name", "=", "TheReg", "->", "Name", ";", "uint32_t", "isSPSR", "=", "(", "Banked", "&", "", ")", ">>", "", ";", "if", "(", "isSPSR", ")", "Name", ".", "replace", "(", "", ",", "", ",", "", ")", ";", "O", "<<", "Name", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printBankedRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73402, "Length": 55, "Cover_Rate": 0.5851063829787234} {"Template_token": ["", "void", "InstPrinter", "::", "printBitfieldInvMaskImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";"], "ground_truth": ["int32_t", "width", "=", "(", "", "-", "countLeadingZeros", "(", "v", ")", ")", "-", "lsb", ";"], "File": "ARMInstPrinter1", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73403, "Length": 67, "Cover_Rate": 0.6036036036036037} {"Template_token": ["", "void", "InstPrinter", "::", "printCImmediate", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printCImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73404, "Length": 39, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printCImmediate", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter1", "Func": "printCImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73405, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "unsigned", "Val", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "(", "Val", "*", "Angle", ")", "+", "Remainder", ";"], "File": "ARMInstPrinter1", "Func": "printComplexRotationOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73406, "Length": 26, "Cover_Rate": 0.52} {"Template_token": ["", "void", "InstPrinter", "::", "printCoprocOptionImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "<<", "", ";"], "File": "ARMInstPrinter1", "Func": "printCoprocOptionImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73408, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "IFlags", "=", "Op", ".", "getImm", "(", ")", ";"], "ground_truth": ["for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "O", "<<", "", "(", "", "<<", "i", ")", ";"], "File": "ARMInstPrinter1", "Func": "printCPSIFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73409, "Length": 54, "Cover_Rate": 0.6} {"Template_token": ["", "void", "InstPrinter", "::", "printFBits16", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "-", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printFBits16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73411, "Length": 51, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printFBits32", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "-", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printFBits32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73413, "Length": 50, "Cover_Rate": 0.9803921568627451} {"Template_token": ["", "void", "InstPrinter", "::", "printFBits32", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "-", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printFBits32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73414, "Length": 50, "Cover_Rate": 0.9803921568627451} {"Template_token": ["", "void", "InstPrinter", "::", "printFPImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "", "(", "MO", ".", "getImm", "(", ")", ")", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printFPImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73416, "Length": 59, "Cover_Rate": 0.9672131147540983} {"Template_token": ["", "printRegName", "(", "O", ",", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printGPRPairOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73417, "Length": 33, "Cover_Rate": 0.44594594594594594} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "Imm", "+", "", ")", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printImmPlusOneOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73418, "Length": 22, "Cover_Rate": 0.3728813559322034} {"Template_token": ["", "unsigned", "val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "", "(", "val", ")", ";"], "File": "ARMInstPrinter1", "Func": "printInstSyncBOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73421, "Length": 21, "Cover_Rate": 0.44680851063829785} {"Template_token": ["", "void", "InstPrinter", "::", "printLdStmModeOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "", "(", "Mode", ")", ";"], "File": "ARMInstPrinter1", "Func": "printLdStmModeOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73422, "Length": 47, "Cover_Rate": 0.8703703703703703} {"Template_token": ["", "void", "InstPrinter", "::", "printLdStmModeOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";"], "File": "ARMInstPrinter1", "Func": "printLdStmModeOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73423, "Length": 40, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "CondCodeToString", "(", "CC", ")", ";"], "File": "ARMInstPrinter1", "Func": "printMandatoryPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73425, "Length": 24, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "unsigned", "val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "", "(", "val", ",", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printMemBOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73426, "Length": 31, "Cover_Rate": 0.5344827586206896} {"Template_token": ["", "void", "InstPrinter", "::", "printMemBOption", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["unsigned", "val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter1", "Func": "printMemBOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73427, "Length": 37, "Cover_Rate": 0.6379310344827587} {"Template_token": ["", "void", "InstPrinter", "::", "printModImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "MCOperand", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "return", "printOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";", "unsigned", "Bits", "=", "Op", ".", "getImm", "(", ")", "&", "", ";", "unsigned", "Rot", "=", "(", "Op", ".", "getImm", "(", ")", "&", "", ")", ">>", "", ";"], "ground_truth": ["bool", "PrintUnsigned", "=", "false", ";"], "File": "ARMInstPrinter1", "Func": "printModImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73428, "Length": 84, "Cover_Rate": 0.3652173913043478} {"Template_token": ["", "auto", "TheReg", "=", "", "(", "SYSm", ")", ";", "if", "(", "TheReg", "&&", "TheReg", "->", "isInRequiredFeatures", "(", "{", "", "}", ")", ")", "{", "O", "<<", "TheReg", "->", "Name", ";", "return", ";", "}", "}", "SYSm", "&=", "", ";", "if", "(", "Opcode", "==", "", "&&", "FeatureBits", "[", "", "]", ")", "{", "auto", "TheReg", "=", "", "(", "SYSm", ")", ";", "if", "(", "TheReg", ")", "{", "O", "<<", "TheReg", "->", "Name", ";", "return", ";", "}", "}", "auto", "TheReg", "=", "", "(", "SYSm", ")", ";", "if", "(", "TheReg", ")", "{", "O", "<<", "TheReg", "->", "Name", ";", "return", ";", "}", "O", "<<", "SYSm", ";", "return", ";", "}", "unsigned", "SpecRegRBit", "=", "Op", ".", "getImm", "(", ")", ">>", "", ";", "unsigned", "Mask", "=", "Op", ".", "getImm", "(", ")", "&", "", ";", "if", "(", "!", "SpecRegRBit", "&&", "(", "Mask", "==", "", "||", "Mask", "==", "", "||", "Mask", "==", "", ")", ")", "{", "O", "<<", "", ";", "switch", "(", "Mask", ")", "{", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73429, "Length": 158, "Cover_Rate": 0.4450704225352113} {"Template_token": ["", "void", "InstPrinter", "::", "printNEONModImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "EncodedImm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "unsigned", "EltBits", ";"], "ground_truth": ["uint64_t", "Val", "=", "", "(", "EncodedImm", ",", "EltBits", ")", ";"], "File": "ARMInstPrinter1", "Func": "printNEONModImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73430, "Length": 50, "Cover_Rate": 0.6578947368421053} {"Template_token": ["", "void", "InstPrinter", "::", "printNoHashImmediate", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter1", "Func": "printNoHashImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73431, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "switch", "(", "Expr", "->", "getKind", "(", ")", ")", "{", "case", "MCExpr", "::", "Binary", ":", "O", "<<", "'#'", ";", "Expr", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "break", ";", "case", "MCExpr", "::", "Constant", ":", "{", "const", "MCConstantExpr", "*", "Constant", "=", "cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "int64_t", "TargetAddress", ";", "if", "(", "!", "Constant", "->", "evaluateAsAbsolute", "(", "TargetAddress", ")", ")", "{", "O", "<<", "'#'", ";", "Expr", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "}", "else", "{", "O", "<<", "", ";", "O", ".", "write_hex", "(", "static_cast", "<", "uint32_t", ">", "(", "TargetAddress", ")", ")", ";", "}", "break", ";", "}", "default", ":", "Expr", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73433, "Length": 116, "Cover_Rate": 0.48945147679324896} {"Template_token": ["", "void", "InstPrinter", "::", "printPCLabel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73434, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "void", "InstPrinter", "::", "printPImmediate", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter1", "Func": "printPImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73436, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "assert", "(", "Imm", ">", "", "&&", "Imm", "<=", "", "&&", "", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "Imm", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printPKHASRShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73437, "Length": 31, "Cover_Rate": 0.3924050632911392} {"Template_token": ["", "assert", "(", "Imm", ">", "", "&&", "Imm", "<=", "", "&&", "", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "Imm", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printPKHASRShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73438, "Length": 31, "Cover_Rate": 0.3924050632911392} {"Template_token": ["", "void", "InstPrinter", "::", "printPKHLSLShiftImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "", ")", "return", ";", "assert", "(", "Imm", ">", "", "&&", "Imm", "<", "", "&&", "", ")", ";", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "Imm", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printPKHLSLShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73439, "Length": 77, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printPKHLSLShiftImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "", ")", "return", ";", "assert", "(", "Imm", ">", "", "&&", "Imm", "<", "", "&&", "", ")", ";", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "Imm", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printPKHLSLShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73440, "Length": 77, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "(", "(", "Imm", "&", "", ")", "?", "", ":", "", ")", "<<", "(", "Imm", "&", "", ")", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printPostIdxImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73441, "Length": 42, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "void", "InstPrinter", "::", "printPostIdxImm8Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "ground_truth": ["unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter1", "Func": "printPostIdxImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73442, "Length": 44, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "(", "(", "Imm", "&", "", ")", "?", "", ":", "", ")", "<<", "(", "(", "Imm", "&", "", ")", "<<", "", ")", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printPostIdxImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73443, "Length": 37, "Cover_Rate": 0.4567901234567901} {"Template_token": ["", "void", "InstPrinter", "::", "printPostIdxRegOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";"], "ground_truth": ["O", "<<", "(", "MO2", ".", "getImm", "(", ")", "?", "", ":", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printPostIdxRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73444, "Length": 63, "Cover_Rate": 0.84} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "ground_truth": ["const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printPostIdxRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73445, "Length": 26, "Cover_Rate": 0.3466666666666667} {"Template_token": ["", "if", "(", "(", "unsigned", ")", "CC", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "CC", "!=", "", ")", "O", "<<", "CondCodeToString", "(", "CC", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73446, "Length": 28, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "O", "<<", "getShiftOpcStr", "(", "ShOpc", ")", ";", "if", "(", "ShOpc", "!=", "", ")", "{", "O", "<<", "", ";", "if", "(", "UseMarkup", ")", "O", "<<", "", ";", "O", "<<", "", "<<", "translateShiftImm", "(", "ShImm", ")", ";"], "ground_truth": ["if", "(", "UseMarkup", ")", "O", "<<", "", ";"], "File": "ARMInstPrinter1", "Func": "printRegImmShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73447, "Length": 43, "Cover_Rate": 0.3944954128440367} {"Template_token": ["", "assert", "(", "std", "::", "is_sorted", "(", "MI", "->", "begin", "(", ")", "+", "OpNum", ",", "MI", "->", "end", "(", ")", ",", "[", "&", "]", "(", "const", "MCOperand", "&", "LHS", ",", "const", "MCOperand", "&", "RHS", ")", "{", "return", "MRI", ".", "getEncodingValue", "(", "LHS", ".", "getReg", "(", ")", ")", "<", "MRI", ".", "getEncodingValue", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "}", ")", ")", ";", "O", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "OpNum", ")", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73448, "Length": 116, "Cover_Rate": 0.8055555555555556} {"Template_token": ["", "void", "InstPrinter", "::", "printRegisterList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "assert", "(", "std", "::", "is_sorted", "(", "MI", "->", "begin", "(", ")", "+", "OpNum", ",", "MI", "->", "end", "(", ")", ",", "[", "&", "]", "(", "const", "MCOperand", "&", "LHS", ",", "const", "MCOperand", "&", "RHS", ")", "{", "return", "MRI", ".", "getEncodingValue", "(", "LHS", ".", "getReg", "(", ")", ")", "<", "MRI", ".", "getEncodingValue", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "}", ")", ")", ";", "O", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "OpNum", ")", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "}"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter1", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73449, "Length": 143, "Cover_Rate": 0.9930555555555556} {"Template_token": ["", "void", "InstPrinter", "::", "printRotImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "", ")", "return", ";", "assert", "(", "Imm", "<=", "", "&&", "", ")", ";", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "*", "Imm", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printRotImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73450, "Length": 75, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "O", "<<", "'s'", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printSBitModifierOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73451, "Length": 23, "Cover_Rate": 0.36507936507936506} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "{", "assert", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["O", "<<", "'s'", ";"], "File": "ARMInstPrinter1", "Func": "printSBitModifierOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73452, "Length": 36, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "if", "(", "Op", ".", "getImm", "(", ")", ")", "O", "<<", "", ";", "else", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printSetendOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73453, "Length": 18, "Cover_Rate": 0.33962264150943394} {"Template_token": ["", "unsigned", "ShiftOp", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "bool", "isASR", "=", "(", "ShiftOp", "&", "(", "", "<<", "", ")", ")", "!=", "", ";", "unsigned", "Amt", "=", "ShiftOp", "&", "", ";", "if", "(", "isASR", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "(", "Amt", "==", "", "?", "", ":", "Amt", ")", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Amt", ")", "{"], "File": "ARMInstPrinter1", "Func": "printShiftImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73454, "Length": 74, "Cover_Rate": 0.6324786324786325} {"Template_token": ["", "void", "InstPrinter", "::", "printSORegRegOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "", "ShOpc", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "", "(", "ShOpc", ")", ";"], "File": "ARMInstPrinter1", "Func": "printSORegRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73455, "Length": 95, "Cover_Rate": 0.6643356643356644} {"Template_token": ["", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "", "ShOpc", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "<<", "", "(", "ShOpc", ")", ";", "if", "(", "ShOpc", "==", "", ")", "return", ";", "O", "<<", "' '", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printSORegRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73456, "Length": 84, "Cover_Rate": 0.5874125874125874} {"Template_token": ["", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "MO2", ".", "getImm", "(", ")", "*", "", ")", "<<", "markup", "(", "", ")", ";", "}"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printT2AddrModeImm0_1020s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73457, "Length": 37, "Cover_Rate": 0.31896551724137934} {"Template_token": ["", "void", "InstPrinter", "::", "printT2AddrModeImm8OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "ground_truth": ["int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter1", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73458, "Length": 47, "Cover_Rate": 0.49473684210526314} {"Template_token": ["", "void", "InstPrinter", "::", "printT2AddrModeImm8OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "ground_truth": ["int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter1", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73459, "Length": 47, "Cover_Rate": 0.49473684210526314} {"Template_token": ["", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "OffImm", "<", "", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "OffImm", "=", "", ";", "if", "(", "isSub", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "-", "OffImm", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}", "else", "if", "(", "AlwaysPrintImm0", "||", "OffImm", ">", "", ")", "{"], "File": "ARMInstPrinter1", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73460, "Length": 64, "Cover_Rate": 0.3950617283950617} {"Template_token": ["", "if", "(", "isSub", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "-", "OffImm", "<<", "markup", "(", "", ")", ";", "}", "else", "if", "(", "AlwaysPrintImm0", "||", "OffImm", ">", "", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "OffImm", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73461, "Length": 54, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "O", "<<", "", "<<", "markup", "(", "", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "", ";", "else", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "O", "<<", "", "<<", "OffImm", ";"], "ground_truth": ["O", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73462, "Length": 47, "Cover_Rate": 0.42727272727272725} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "OffImm", "<", "", ";", "assert", "(", "(", "(", "OffImm", "&", "", ")", "==", "", ")", "&&", "", ")", ";"], "ground_truth": ["if", "(", "OffImm", "==", "INT32_MIN", ")", "OffImm", "=", "", ";"], "File": "ARMInstPrinter1", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73463, "Length": 102, "Cover_Rate": 0.5074626865671642} {"Template_token": ["", "assert", "(", "MO2", ".", "getReg", "(", ")", "&&", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "MO3", ".", "getImm", "(", ")", ";", "if", "(", "ShAmt", ")", "{", "assert", "(", "ShAmt", "<=", "", "&&", "", ")", ";", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "ShAmt", "<<", "markup", "(", "", ")", ";", "}"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printT2AddrModeSoRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73464, "Length": 77, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "Reg", "=", "MO1", ".", "getReg", "(", ")", ";", "printRegName", "(", "O", ",", "Reg", ")", ";", "assert", "(", "MO2", ".", "isImm", "(", ")", "&&", "", ")", ";"], "ground_truth": ["printRegImmShift", "(", "O", ",", "", "(", "MO2", ".", "getImm", "(", ")", ")", ",", "", "(", "MO2", ".", "getImm", "(", ")", ")", ",", "UseMarkup", ")", ";"], "File": "ARMInstPrinter1", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73465, "Length": 66, "Cover_Rate": 0.6226415094339622} {"Template_token": ["", "printThumbAddrModeImm5SOperand", "(", "MI", ",", "Op", ",", "STI", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printThumbAddrModeImm5S1Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73466, "Length": 14, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "printThumbAddrModeImm5SOperand", "(", "MI", ",", "Op", ",", "STI", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printThumbAddrModeImm5S1Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73467, "Length": 14, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "printThumbAddrModeImm5SOperand", "(", "MI", ",", "Op", ",", "STI", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printThumbAddrModeImm5S2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73468, "Length": 14, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbAddrModeImm5S4Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printThumbAddrModeImm5SOperand", "(", "MI", ",", "Op", ",", "STI", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printThumbAddrModeImm5S4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73471, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "STI", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "MO2", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "ImmOffs", "*", "Scale", ")", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printThumbAddrModeImm5SOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73472, "Length": 94, "Cover_Rate": 0.6619718309859155} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbAddrModeRROperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "STI", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "RegNum", "=", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", ";"], "ground_truth": ["printRegName", "(", "O", ",", "RegNum", ")", ";"], "File": "ARMInstPrinter1", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73473, "Length": 116, "Cover_Rate": 0.9133858267716536} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbAddrModeSPOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printThumbAddrModeImm5SOperand", "(", "MI", ",", "Op", ",", "STI", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printThumbAddrModeSPOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73475, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "unsigned", "Firstcond", "=", "MI", "->", "getOperand", "(", "OpNum", "-", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "CondBit0", "=", "Firstcond", "&", "", ";", "unsigned", "NumTZ", "=", "countTrailingZeros", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Pos", "=", "", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{"], "ground_truth": ["bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "CondBit0", ";"], "File": "ARMInstPrinter1", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73476, "Length": 88, "Cover_Rate": 0.6984126984126984} {"Template_token": ["", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "unsigned", "Firstcond", "=", "MI", "->", "getOperand", "(", "OpNum", "-", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "CondBit0", "=", "Firstcond", "&", "", ";", "unsigned", "NumTZ", "=", "countTrailingZeros", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";"], "ground_truth": ["for", "(", "unsigned", "Pos", "=", "", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{"], "File": "ARMInstPrinter1", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73477, "Length": 73, "Cover_Rate": 0.5793650793650794} {"Template_token": ["", "return", ";", "}", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "OffImm", "<", "", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "OffImm", "=", "", ";", "if", "(", "isSub", ")", "{", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "-", "OffImm", ")", "<<", "markup", "(", "", ")", ";", "}", "else", "{", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "OffImm", ")", "<<", "markup", "(", "", ")", ";", "}"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printThumbLdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73478, "Length": 98, "Cover_Rate": 0.6242038216560509} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbS4ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "*", "", ")", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printThumbS4ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73480, "Length": 54, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "(", "Imm", "==", "", "?", "", ":", "Imm", ")", ")", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printThumbSRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73481, "Length": 41, "Cover_Rate": 0.6307692307692307} {"Template_token": ["", "unsigned", "val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "", "(", "val", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printTraceSyncBOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73483, "Length": 22, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "void", "InstPrinter", "::", "printTraceSyncBOption", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "", "(", "val", ")", ";"], "File": "ARMInstPrinter1", "Func": "printTraceSyncBOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73484, "Length": 44, "Cover_Rate": 0.9361702127659575} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorIndex", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printVectorIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73485, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListFour", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73487, "Length": 86, "Cover_Rate": 0.7543859649122807} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListFour", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73488, "Length": 66, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListFourAllLanes", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListFourAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73489, "Length": 87, "Cover_Rate": 0.7631578947368421} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListFourAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73490, "Length": 44, "Cover_Rate": 0.38596491228070173} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListFourSpaced", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListFourSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73491, "Length": 113, "Cover_Rate": 0.9912280701754386} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListFourSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73492, "Length": 40, "Cover_Rate": 0.3508771929824561} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListFourSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73493, "Length": 44, "Cover_Rate": 0.38596491228070173} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListFourSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73494, "Length": 82, "Cover_Rate": 0.7192982456140351} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListOne", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListOne", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73495, "Length": 43, "Cover_Rate": 0.8958333333333334} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListThree", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printVectorListThree", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73498, "Length": 92, "Cover_Rate": 1.0} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListThree", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73499, "Length": 46, "Cover_Rate": 0.5} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListThreeAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73500, "Length": 60, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListThreeSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73501, "Length": 38, "Cover_Rate": 0.41304347826086957} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printVectorListThreeSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73502, "Length": 65, "Cover_Rate": 0.7065217391304348} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListThreeSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73503, "Length": 64, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListThreeSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73504, "Length": 44, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListTwo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73505, "Length": 39, "Cover_Rate": 0.42391304347826086} {"Template_token": ["", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg1", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListTwo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73506, "Length": 50, "Cover_Rate": 0.5434782608695652} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListTwoAllLanes", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg1", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListTwoAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73507, "Length": 87, "Cover_Rate": 0.9456521739130435} {"Template_token": ["", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";", "O", "<<", "", ";"], "ground_truth": ["printRegName", "(", "O", ",", "Reg1", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListTwoAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73508, "Length": 60, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg1", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListTwoSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73509, "Length": 50, "Cover_Rate": 0.5434782608695652} {"Template_token": ["", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListTwoSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73510, "Length": 42, "Cover_Rate": 0.45652173913043476} {"Template_token": ["", "printAdrLabelOperand", "<", "scale", ">", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter20", "Func": "printAdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73511, "Length": 15, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "printAdrLabelOperand", "<", "scale", ">", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter20", "Func": "printAdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73512, "Length": 15, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", "<<", "getAddrOpcStr", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "']'", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "", "op", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "if", "(", "ImmOffs", "||", "(", "op", "==", "", ")", ")", "O", "<<", "", "<<", "", "(", "op", ")", "<<", "ImmOffs", ";"], "ground_truth": ["O", "<<", "']'", ";"], "File": "ARMInstPrinter20", "Func": "printAM3PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73513, "Length": 88, "Cover_Rate": 0.5116279069767442} {"Template_token": ["", "void", "InstPrinter", "::", "printAM3PreOrOffsetIndexOp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "'['", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", "<<", "getAddrOpcStr", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "']'", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "", "op", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "if", "(", "ImmOffs", "||", "(", "op", "==", "", ")", ")", "O", "<<", "", "<<", "", "(", "op", ")", "<<", "ImmOffs", ";"], "ground_truth": ["O", "<<", "']'", ";"], "File": "ARMInstPrinter20", "Func": "printAM3PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73514, "Length": 159, "Cover_Rate": 0.9244186046511628} {"Template_token": ["", "void", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter20", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73516, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter20", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73517, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printThumbLdrLabelOperand", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printThumbLdrLabelOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter20", "Func": "printThumbLdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73518, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "printThumbLdrLabelOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter20", "Func": "printThumbLdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73519, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "OffImm", "<", "", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "OffImm", "=", "", ";", "if", "(", "isSub", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter21", "Func": "printAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73520, "Length": 71, "Cover_Rate": 0.4152046783625731} {"Template_token": ["", "O", "<<", "'#'", "<<", "(", "float", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getFPImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter21", "Func": "printVFPf32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73521, "Length": 19, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "O", "<<", "'#'", "<<", "(", "float", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getFPImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter21", "Func": "printVFPf32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73522, "Length": 19, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "if", "(", "CC", "!=", "", ")", "O", "<<", "CondCodeToString", "(", "CC", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter23", "Func": "printPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73525, "Length": 31, "Cover_Rate": 0.5166666666666667} {"Template_token": ["", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "CC", "!=", "", ")", "O", "<<", "CondCodeToString", "(", "CC", ")", ";"], "File": "ARMInstPrinter23", "Func": "printPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73526, "Length": 30, "Cover_Rate": 0.5} {"Template_token": ["", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "}", "}", "switch", "(", "SYSm", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter24", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73528, "Length": 158, "Cover_Rate": 0.30210325047801145} {"Template_token": ["", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "}", "}", "switch", "(", "SYSm", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "}", "}", "if", "(", "!", "SpecRegRBit", "&&", "(", "Mask", "==", "", "||", "Mask", "==", "", "||", "Mask", "==", "", ")", ")", "{", "O", "<<", "", ";", "switch", "(", "Mask", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";"], "ground_truth": ["return", ";"], "File": "ARMInstPrinter24", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73529, "Length": 216, "Cover_Rate": 0.4130019120458891} {"Template_token": ["", "void", "InstPrinter", "::", "printRegisterList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "i", "!=", "OpNum", ")", "O", "<<", "", ";"], "File": "ARMInstPrinter24", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73530, "Length": 60, "Cover_Rate": 0.7317073170731707} {"Template_token": ["", "DefaultAltIdx", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opt", "==", "", ")", "{", "DefaultAltIdx", "=", "", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMInstPrinter25", "Func": "applyTargetSpecificCLOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73531, "Length": 26, "Cover_Rate": 0.5531914893617021} {"Template_token": ["", "void", "InstPrinter", "::", "printMandatoryInvertedPredicateOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "CondCodeToString", "(", "", "(", "CC", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter25", "Func": "printMandatoryInvertedPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73533, "Length": 51, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter25", "Func": "printMveAddrModeRQOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73535, "Length": 35, "Cover_Rate": 0.30973451327433627} {"Template_token": ["", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "if", "(", "shift", ">", "", ")", "printRegImmShift", "(", "O", ",", "", ",", "shift", ",", "UseMarkup", ")", ";", "O", "<<", "", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter25", "Func": "printMveAddrModeRQOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73536, "Length": 38, "Cover_Rate": 0.336283185840708} {"Template_token": ["", "uint32_t", "Val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["assert", "(", "Val", "<=", "", "&&", "", ")", ";"], "File": "ARMInstPrinter25", "Func": "printMveSaturateOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73537, "Length": 23, "Cover_Rate": 0.3770491803278688} {"Template_token": ["", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "const", "char", "*", "Prefix", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumRegs", ";", "i", "++", ")", "{"], "ground_truth": ["O", "<<", "Prefix", ";"], "File": "ARMInstPrinter25", "Func": "printMVEVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73539, "Length": 40, "Cover_Rate": 0.43956043956043955} {"Template_token": ["", "}", ")", ")", ";", "}", "O", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "OpNum", ")", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "}", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter25", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73540, "Length": 64, "Cover_Rate": 0.4050632911392405} {"Template_token": ["", "assert", "(", "std", "::", "is_sorted", "(", "MI", "->", "begin", "(", ")", "+", "OpNum", ",", "MI", "->", "end", "(", ")", ",", "[", "&", "]", "(", "const", "MCOperand", "&", "LHS", ",", "const", "MCOperand", "&", "RHS", ")", "{", "return", "MRI", ".", "getEncodingValue", "(", "LHS", ".", "getReg", "(", ")", ")", "<", "MRI", ".", "getEncodingValue", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "}", ")", ")", ";", "}", "O", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "i", "!=", "OpNum", ")", "O", "<<", "", ";"], "File": "ARMInstPrinter25", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73541, "Length": 100, "Cover_Rate": 0.6329113924050633} {"Template_token": ["", "void", "InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "markup", "(", "", ")", "<<", "getRegisterName", "(", "RegNo", ",", "DefaultAltIdx", ")", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter25", "Func": "printRegName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73542, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "OS", "<<", "markup", "(", "", ")", "<<", "getRegisterName", "(", "RegNo", ",", "DefaultAltIdx", ")", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter25", "Func": "printRegName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73543, "Length": 20, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumTZ", "=", "countTrailingZeros", "(", "Mask", ")", ";"], "ground_truth": ["assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";"], "File": "ARMInstPrinter25", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73544, "Length": 31, "Cover_Rate": 0.32978723404255317} {"Template_token": ["", "unsigned", "EncodedImm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "unsigned", "EltBits", ";", "uint64_t", "Val", "=", "", "(", "EncodedImm", ",", "EltBits", ")", ";"], "ground_truth": ["O", "<<", "markup", "(", "", ")", "<<", "", ";"], "File": "ARMInstPrinter25", "Func": "printVMOVModImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73545, "Length": 36, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Pos", "=", "", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{"], "ground_truth": ["bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "", ";"], "File": "ARMInstPrinter25", "Func": "printVPTMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73546, "Length": 43, "Cover_Rate": 0.4174757281553398} {"Template_token": ["", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumTZ", "=", "countTrailingZeros", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Pos", "=", "", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "", ";", "if", "(", "T", ")", "O", "<<", "'t'", ";", "else", "O", "<<", "'e'", ";", "}"], "ground_truth": ["}"], "File": "ARMInstPrinter25", "Func": "printVPTMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73547, "Length": 80, "Cover_Rate": 0.7766990291262136} {"Template_token": ["", "InstPrinter", "(", "raw_ostream", "&", "O", ",", "const", "MCAsmInfo", "&", "MAI", ",", "bool", "verboseAsm", ")", ":", "MCInstPrinter", "(", "O", ",", "MAI", ")", ",", "VerboseAsm", "(", "verboseAsm", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "ARMInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73549, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "InstPrinter", "(", "raw_ostream", "&", "O", ",", "const", "MCAsmInfo", "&", "MAI", ",", "bool", "verboseAsm", ")", ":", "MCInstPrinter", "(", "O", ",", "MAI", ")", ",", "VerboseAsm", "(", "verboseAsm", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "ARMInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73550, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printHex16ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printHex16ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73551, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printHex16ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printHex16ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73552, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printHex32ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printHex32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73553, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printHex32ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printHex32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73554, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printHex64ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printHex64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73555, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printHex64ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printHex64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73556, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printHex8ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printHex8ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73557, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printHex8ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printHex8ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73558, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printJT2BlockOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73559, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printJT2BlockOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73560, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printJTBlockOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printJTBlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73561, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printJTBlockOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printJTBlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73562, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "PrintSpecial", "(", "const", "MCInst", "*", "MI", ",", "const", "char", "*", "Kind", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "PrintSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73563, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "void", "PrintSpecial", "(", "const", "MCInst", "*", "MI", ",", "const", "char", "*", "Kind", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "PrintSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73564, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printT2AddrModeImm12Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printT2AddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73565, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printT2AddrModeImm12Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printT2AddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73566, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printT2AddrModeImm8OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73567, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printT2AddrModeImm8OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73568, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printT2AddrModeImm8Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73569, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printT2AddrModeImm8Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73570, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printT2AddrModeImm8s4Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73571, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printT2AddrModeImm8s4Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73572, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printT2AddrModeSoRegOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printT2AddrModeSoRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73573, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printT2AddrModeSoRegOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printT2AddrModeSoRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73574, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printT2SOOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73575, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printT2SOOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73576, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printTBAddrMode", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printTBAddrMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73577, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printTBAddrMode", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printTBAddrMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73578, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printThumbAddrModeRI5Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "Scale", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printThumbAddrModeRI5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73579, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printThumbAddrModeRI5Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "Scale", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printThumbAddrModeRI5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73580, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printThumbAddrModeRROperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73581, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printThumbAddrModeRROperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73582, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printThumbAddrModeS1Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printThumbAddrModeS1Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73583, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printThumbAddrModeS1Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printThumbAddrModeS1Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73584, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printThumbAddrModeS2Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printThumbAddrModeS2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73585, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printThumbAddrModeS2Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printThumbAddrModeS2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73586, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printThumbAddrModeS4Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printThumbAddrModeS4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73587, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printThumbAddrModeS4Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printThumbAddrModeS4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73588, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printThumbAddrModeSPOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printThumbAddrModeSPOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73589, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printThumbAddrModeSPOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printThumbAddrModeSPOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73590, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printThumbITMask", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73591, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printThumbITMask", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73592, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printVFPf32ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printVFPf32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73593, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printVFPf32ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printVFPf32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73594, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printVFPf64ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printVFPf64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73595, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printVFPf64ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printVFPf64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73596, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrMode2OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";"], "ground_truth": ["if", "(", "!", "MO1", ".", "getReg", "(", ")", ")", "{"], "File": "ARMInstPrinter28", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73597, "Length": 54, "Cover_Rate": 0.36486486486486486} {"Template_token": ["", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "O", "<<", "*", "MO", ".", "getExpr", "(", ")", ";", "return", ";", "}", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "", ";"], "File": "ARMInstPrinter28", "Func": "printAdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73598, "Length": 43, "Cover_Rate": 0.45263157894736844} {"Template_token": ["", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["printRegImmShift", "(", "O", ",", "", "(", "MO3", ".", "getImm", "(", ")", ")", ",", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", ";"], "File": "ARMInstPrinter28", "Func": "printAM2PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73599, "Length": 101, "Cover_Rate": 0.5233160621761658} {"Template_token": ["", "void", "InstPrinter", "::", "printAM2PreOrOffsetIndexOp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "printRegImmShift", "(", "O", ",", "", "(", "MO3", ".", "getImm", "(", ")", ")", ",", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", ";", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter28", "Func": "printAM2PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73600, "Length": 177, "Cover_Rate": 0.917098445595855} {"Template_token": ["", "if", "(", "ShOpc", "==", "", "||", "(", "ShOpc", "==", "", "&&", "!", "ShImm", ")", ")", "return", ";", "O", "<<", "", ";"], "ground_truth": ["assert", "(", "!", "(", "ShOpc", "==", "", "&&", "!", "ShImm", ")", "&&", "", ")", ";"], "File": "ARMInstPrinter28", "Func": "printRegImmShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73601, "Length": 36, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";"], "ground_truth": ["O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter28", "Func": "printSORegImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73602, "Length": 25, "Cover_Rate": 0.30120481927710846} {"Template_token": ["", "void", "InstPrinter", "::", "printT2AddrModeImm8s4OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "File": "ARMInstPrinter28", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73603, "Length": 30, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "assert", "(", "(", "(", "OffImm", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "", ";", "else", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter28", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73604, "Length": 77, "Cover_Rate": 0.8105263157894737} {"Template_token": ["", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "assert", "(", "(", "(", "OffImm", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "", ";"], "ground_truth": ["else", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";"], "File": "ARMInstPrinter28", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73605, "Length": 67, "Cover_Rate": 0.4527027027027027} {"Template_token": ["", "void", "InstPrinter", "::", "printT2SOOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "ground_truth": ["const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";"], "File": "ARMInstPrinter28", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73606, "Length": 44, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "void", "InstPrinter", "::", "printT2SOOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "Reg", "=", "MO1", ".", "getReg", "(", ")", ";", "O", "<<", "getRegisterName", "(", "Reg", ")", ";"], "ground_truth": ["assert", "(", "MO2", ".", "isImm", "(", ")", "&&", "", ")", ";"], "File": "ARMInstPrinter28", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73607, "Length": 71, "Cover_Rate": 0.7171717171717171} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO1", ".", "isExpr", "(", ")", ")", "O", "<<", "*", "MO1", ".", "getExpr", "(", ")", ";", "else", "if", "(", "MO1", ".", "isImm", "(", ")", ")", "{", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "MO1", ".", "getImm", "(", ")", ")", "<<", "markup", "(", "", ",", "", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter30", "Func": "printThumbLdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73612, "Length": 79, "Cover_Rate": 0.8144329896907216} {"Template_token": ["", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO", ".", "getImm", "(", ")", "<<", "scale", ";", "O", "<<", "markup", "(", "", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "", ";", "else", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "O", "<<", "", "<<", "OffImm", ";", "O", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter31", "Func": "printAdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73613, "Length": 60, "Cover_Rate": 0.5172413793103449} {"Template_token": ["", "unsigned", "val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "", "(", "val", ",", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "", ")", ")", ";"], "File": "ARMInstPrinter31", "Func": "printMemBOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73615, "Length": 31, "Cover_Rate": 0.5254237288135594} {"Template_token": ["", "switch", "(", "Expr", "->", "getKind", "(", ")", ")", "{", "case", "MCExpr", "::", "Binary", ":", "O", "<<", "'#'", "<<", "*", "Expr", ";", "break", ";", "case", "MCExpr", "::", "Constant", ":", "{", "const", "MCConstantExpr", "*", "Constant", "=", "cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "int64_t", "TargetAddress", ";", "if", "(", "!", "Constant", "->", "EvaluateAsAbsolute", "(", "TargetAddress", ")", ")", "{", "O", "<<", "'#'", "<<", "*", "Expr", ";", "}", "else", "{", "O", "<<", "", ";"], "ground_truth": ["O", ".", "write_hex", "(", "static_cast", "<", "uint32_t", ">", "(", "TargetAddress", ")", ")", ";"], "File": "ARMInstPrinter31", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73616, "Length": 83, "Cover_Rate": 0.38073394495412843} {"Template_token": ["", "if", "(", "Imm", "==", "", ")", "return", ";", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", ";", "switch", "(", "Imm", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "}"], "ground_truth": ["O", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter31", "Func": "printRotImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73617, "Length": 68, "Cover_Rate": 0.6415094339622641} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "-", "OffImm", ")", "<<", "markup", "(", "", ")", ";", "}", "else", "{", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "OffImm", ")", "<<", "markup", "(", "", ")", ";", "}"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter31", "Func": "printThumbLdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73618, "Length": 52, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "getReg", "(", ")", ")", "{", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "ImmOffs", "&&", "", ")", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73619, "Length": 55, "Cover_Rate": 0.34375} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "getReg", "(", ")", ")", "{", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "assert", "(", "ImmOffs", "&&", "", ")", ";", "O", "<<", "'#'", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", ";"], "ground_truth": ["return", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73620, "Length": 75, "Cover_Rate": 0.46875} {"Template_token": ["", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ShImm", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", "<<", "ShImm", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73621, "Length": 132, "Cover_Rate": 0.6055045871559633} {"Template_token": ["", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ShImm", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", "<<", "ShImm", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73622, "Length": 132, "Cover_Rate": 0.6055045871559633} {"Template_token": ["", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "assert", "(", "ImmOffs", "&&", "", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73623, "Length": 40, "Cover_Rate": 0.33613445378151263} {"Template_token": ["", "O", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "return", ";", "}"], "ground_truth": ["unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73624, "Length": 38, "Cover_Rate": 0.31932773109243695} {"Template_token": ["", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "']'", ";", "return", ";", "}"], "ground_truth": ["if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73625, "Length": 62, "Cover_Rate": 0.4161073825503356} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrMode3Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "'['", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "']'", ";"], "ground_truth": ["return", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73626, "Length": 105, "Cover_Rate": 0.7046979865771812} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrMode4Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "*", "Modifier", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "", "Mode", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "if", "(", "MO1", ".", "getReg", "(", ")", "==", "", ")", "{", "bool", "isLDM", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", ";", "O", "<<", "", "(", "Mode", ",", "isLDM", ")", ";"], "ground_truth": ["}", "else", "O", "<<", "", "(", "Mode", ")", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73627, "Length": 137, "Cover_Rate": 0.6008771929824561} {"Template_token": ["", "return", ";", "}", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "", "Mode", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "(", "Mode", ")", ";", "return", ";", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", ";", "return", ";", "}"], "ground_truth": ["O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73628, "Length": 96, "Cover_Rate": 0.4549763033175355} {"Template_token": ["", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "'['", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", "<<", "']'", ";", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "{", "if", "(", "MO2", ".", "getReg", "(", ")", "==", "", ")", "O", "<<", "'!'", ";"], "ground_truth": ["else", "O", "<<", "", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73629, "Length": 69, "Cover_Rate": 0.6106194690265486} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrModePCOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "*", "Modifier", ")", "{"], "ground_truth": ["assert", "(", "", "&&", "", ")", ";"], "File": "ARMInstPrinter32", "Func": "printAddrModePCOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73630, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";"], "ground_truth": ["int32_t", "width", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "lsb", ";"], "File": "ARMInstPrinter32", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73632, "Length": 32, "Cover_Rate": 0.4} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";"], "ground_truth": ["int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";"], "File": "ARMInstPrinter32", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73633, "Length": 30, "Cover_Rate": 0.375} {"Template_token": ["", "void", "InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ")", "{", "printInstruction", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter32", "Func": "printInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73636, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "CondCodeToString", "(", "CC", ")", ";"], "File": "ARMInstPrinter32", "Func": "printMandatoryPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73637, "Length": 24, "Cover_Rate": 0.5581395348837209} {"Template_token": ["", "void", "InstPrinter", "::", "printNoHashImmediate", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{", "O", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter32", "Func": "printNoHashImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73640, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "", ")", ";", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "assert", "(", "", ")", ";", "}", "else", "{", "O", "<<", "getRegisterName", "(", "Reg", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "assert", "(", "(", "Modifier", "==", "", "||", "Modifier", "[", "", "]", "==", "", ")", "&&", "", ")", ";", "O", "<<", "'#'", "<<", "Op", ".", "getImm", "(", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMInstPrinter32", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73641, "Length": 79, "Cover_Rate": 0.4340659340659341} {"Template_token": ["", "void", "InstPrinter", "::", "printPredicateOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "if", "(", "CC", "!=", "", ")", "O", "<<", "CondCodeToString", "(", "CC", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter32", "Func": "printPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73643, "Length": 45, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "void", "InstPrinter", "::", "printPredicateOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "CC", "!=", "", ")", "O", "<<", "CondCodeToString", "(", "CC", ")", ";"], "File": "ARMInstPrinter32", "Func": "printPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73644, "Length": 44, "Cover_Rate": 0.8627450980392157} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "OpNum", "+", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "OpNum", "+", "", ")", "O", "<<", "", ";", "O", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "}"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter32", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73645, "Length": 58, "Cover_Rate": 0.7532467532467533} {"Template_token": ["", "if", "(", "i", "!=", "OpNum", "+", "", ")", "O", "<<", "", ";", "O", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "}", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter32", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73646, "Length": 34, "Cover_Rate": 0.44155844155844154} {"Template_token": ["", "assert", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "O", "<<", "'s'", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter32", "Func": "printSBitModifierOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73647, "Length": 23, "Cover_Rate": 0.42592592592592593} {"Template_token": ["", "void", "InstPrinter", "::", "printSOImm2PartOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{", "abort", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter32", "Func": "printSOImm2PartOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73648, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "printSOImm", "(", "O", ",", "MO", ".", "getImm", "(", ")", ",", "VerboseAsm", ",", "&", "MAI", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter32", "Func": "printSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73649, "Length": 40, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "' '", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "", ")", ";", "}", "else", "{", "O", "<<", "", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMInstPrinter32", "Func": "printSORegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73650, "Length": 70, "Cover_Rate": 0.48951048951048953} {"Template_token": ["", "O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "*", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter32", "Func": "printThumbS4ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73651, "Length": 18, "Cover_Rate": 0.5625} {"Template_token": ["", "O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "*", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter32", "Func": "printThumbS4ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73652, "Length": 18, "Cover_Rate": 0.5625} {"Template_token": ["", "unsigned", "Mask", "=", "Op", ".", "getImm", "(", ")", "&", "", ";", "if", "(", "getAvailableFeatures", "(", ")", "&", "", ")", "{", "switch", "(", "Op", ".", "getImm", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "}", "}", "if", "(", "!", "SpecRegRBit", "&&", "(", "Mask", "==", "", "||", "Mask", "==", "", "||", "Mask", "==", "", ")", ")", "{", "O", "<<", "", ";", "switch", "(", "Mask", ")", "{", "default", ":", "assert", "(", "", ")", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter34", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73655, "Length": 236, "Cover_Rate": 0.6880466472303207} {"Template_token": ["", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "}", "}", "if", "(", "!", "SpecRegRBit", "&&", "(", "Mask", "==", "", "||", "Mask", "==", "", "||", "Mask", "==", "", ")", ")", "{", "O", "<<", "", ";", "switch", "(", "Mask", ")", "{", "default", ":", "assert", "(", "", ")", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "}", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "SpecRegRBit", ")", "O", "<<", "", ";", "else", "O", "<<", "", ";", "if", "(", "Mask", ")", "{", "O", "<<", "'_'", ";", "if", "(", "Mask", "&", "", ")", "O", "<<", "'f'", ";"], "ground_truth": ["if", "(", "Mask", "&", "", ")", "O", "<<", "'s'", ";"], "File": "ARMInstPrinter34", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73656, "Length": 249, "Cover_Rate": 0.7259475218658892} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter34", "Func": "printVectorListTwo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73657, "Length": 39, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter34", "Func": "printVectorListTwo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73658, "Length": 39, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter34", "Func": "printVectorListTwoAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73659, "Length": 39, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "}", "}", "SYSm", "&=", "", ";", "if", "(", "Opcode", "==", "", "&&", "FeatureBits", "[", "", "]", ")", "{", "switch", "(", "SYSm", ")", "{", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "}", "}", "switch", "(", "SYSm", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter38", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73665, "Length": 170, "Cover_Rate": 0.32504780114722753} {"Template_token": ["", "InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "bool", "verboseAsm", ")", ":", "MCInstPrinter", "(", "MAI", ")", ",", "VerboseAsm", "(", "verboseAsm", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter3", "Func": "ARMInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73666, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "bool", "verboseAsm", ")", ":", "MCInstPrinter", "(", "MAI", ")", ",", "VerboseAsm", "(", "verboseAsm", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter3", "Func": "ARMInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73667, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printHex16ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter3", "Func": "printHex16ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73668, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printHex16ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter3", "Func": "printHex16ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73669, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printHex32ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter3", "Func": "printHex32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73670, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printHex32ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter3", "Func": "printHex32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73671, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printHex64ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter3", "Func": "printHex64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73672, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printHex64ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter3", "Func": "printHex64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73673, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printHex8ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter3", "Func": "printHex8ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73674, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printHex8ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter3", "Func": "printHex8ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73675, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printJT2BlockOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter3", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73676, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printJT2BlockOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter3", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73677, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printJTBlockOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter3", "Func": "printJTBlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73678, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printJTBlockOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter3", "Func": "printJTBlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73679, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "void", "PrintSpecial", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Kind", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter3", "Func": "PrintSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73680, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "void", "PrintSpecial", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Kind", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter3", "Func": "PrintSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73681, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "O", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "OpNum", ")", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "}"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter40", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73682, "Length": 58, "Cover_Rate": 0.38666666666666666} {"Template_token": ["", "void", "printCPSOptionOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter44", "Func": "printCPSOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73683, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printCPSOptionOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter44", "Func": "printCPSOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73684, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printMSRMaskOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter44", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73685, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printMSRMaskOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter44", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73686, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printNegZeroOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter44", "Func": "printNegZeroOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73687, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printNegZeroOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter44", "Func": "printNegZeroOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73688, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printT2AddrModeImm8s4OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter44", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73689, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "printT2AddrModeImm8s4OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter44", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73690, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "formatImm", "(", "Op", ".", "getImm", "(", ")", ")", "<<", "markup", "(", "", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "Op", ".", "getExpr", "(", ")", ";", "switch", "(", "Expr", "->", "getKind", "(", ")", ")", "{", "case", "MCExpr", "::", "Binary", ":", "O", "<<", "'#'", "<<", "*", "Expr", ";", "break", ";", "case", "MCExpr", "::", "Constant", ":", "{", "const", "MCConstantExpr", "*", "Constant", "=", "cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "int64_t", "TargetAddress", ";"], "ground_truth": ["if", "(", "!", "Constant", "->", "evaluateAsAbsolute", "(", "TargetAddress", ")", ")", "{"], "File": "ARMInstPrinter47", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73691, "Length": 104, "Cover_Rate": 0.47706422018348627} {"Template_token": ["", "void", "InstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "!", "Op", ".", "isImm", "(", ")", "||", "!", "PrintBranchImmAsAddress", "||", "getUseMarkup", "(", ")", ")", "return", "printOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";", "uint64_t", "Target", "=", "_MC", "::", "evaluateBranchTarget", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ",", "Address", ",", "Op", ".", "getImm", "(", ")", ")", ";", "Target", "&=", "", ";"], "ground_truth": ["O", "<<", "formatHex", "(", "Target", ")", ";"], "File": "ARMInstPrinter51", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73692, "Length": 104, "Cover_Rate": 0.832} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbLdrLabelOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO1", ".", "isExpr", "(", ")", ")", "O", "<<", "*", "MO1", ".", "getExpr", "(", ")", ";", "else", "if", "(", "MO1", ".", "isImm", "(", ")", ")", "O", "<<", "", "<<", "MO1", ".", "getImm", "(", ")", "<<", "", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMInstPrinter52", "Func": "printThumbLdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73693, "Length": 74, "Cover_Rate": 0.9866666666666667} {"Template_token": ["", "else", "if", "(", "MO1", ".", "isImm", "(", ")", ")", "O", "<<", "", "<<", "MO1", ".", "getImm", "(", ")", "<<", "", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMInstPrinter52", "Func": "printThumbLdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73694, "Length": 27, "Cover_Rate": 0.36} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrMode3Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "IdxMode", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "if", "(", "IdxMode", "==", "", ")", "{", "printAM3PostIndexOp", "(", "MI", ",", "Op", ",", "O", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMInstPrinter55", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73695, "Length": 62, "Cover_Rate": 0.8051948051948052} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrMode3Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "IdxMode", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "if", "(", "IdxMode", "==", "", ")", "{", "printAM3PostIndexOp", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}", "printAM3PreOrOffsetIndexOp", "(", "MI", ",", "Op", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter55", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73696, "Length": 73, "Cover_Rate": 0.948051948051948} {"Template_token": ["", "return", ";", "}", "if", "(", "Opcode", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "-", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "<<", "", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "if", "(", "Opcode", "==", "", ")", "O", "<<", "", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "<<", "", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "bool", "Writeback", "=", "true", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "BaseReg", ")", "Writeback", "=", "false", ";", "}", "O", "<<", "", ";"], "ground_truth": ["printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";"], "File": "ARMInstPrinter55", "Func": "printInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73697, "Length": 440, "Cover_Rate": 0.4339250493096647} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "O", ".", "write_hex", "(", "Val", ")", ";", "O", "<<", "markup", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter60", "Func": "printExpandedImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73701, "Length": 24, "Cover_Rate": 0.39344262295081966} {"Template_token": ["", "uint32_t", "Val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "markup", "(", "", ")", "<<", "", ";"], "File": "ARMInstPrinter60", "Func": "printExpandedImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73702, "Length": 23, "Cover_Rate": 0.3770491803278688} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter65", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73703, "Length": 34, "Cover_Rate": 0.37362637362637363} {"Template_token": ["", "assert", "(", "!", "R", "&&", "", ")", ";", "const", "char", "*", "RegNames", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "const", "char", "*", "Name", "=", "RegNames", "[", "SysM", "]", ";", "assert", "(", "Name", "[", "", "]", "&&", "", ")", ";"], "ground_truth": ["O", "<<", "Name", ";"], "File": "ARMInstPrinter65", "Func": "printBankedRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73704, "Length": 105, "Cover_Rate": 0.43388429752066116} {"Template_token": ["", "uint32_t", "R", "=", "(", "Banked", "&", "", ")", ">>", "", ";", "uint32_t", "SysM", "=", "Banked", "&", "", ";", "if", "(", "R", ")", "{", "O", "<<", "", ";", "switch", "(", "SysM", ")", "{", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "assert", "(", "!", "R", "&&", "", ")", ";", "const", "char", "*", "RegNames", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "const", "char", "*", "Name", "=", "RegNames", "[", "SysM", "]", ";", "assert", "(", "Name", "[", "", "]", "&&", "", ")", ";", "O", "<<", "Name", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter65", "Func": "printBankedRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73705, "Length": 210, "Cover_Rate": 0.8677685950413223} {"Template_token": ["", "const", "MCOperand", "&", "Dst", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "", ")", ";", "O", "<<", "'\\t'", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", ";", "printSBitModifierOperand", "(", "MI", ",", "", ",", "O", ")", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegName", "(", "O", ",", "Dst", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "case", "", ":", "{", "const", "MCOperand", "&", "Dst", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "", ")", ";", "O", "<<", "'\\t'", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", ";", "printSBitModifierOperand", "(", "MI", ",", "", ",", "O", ")", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegName", "(", "O", ",", "Dst", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", "==", "", ")", "{", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "translateShiftImm", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "markup", "(", "", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "if", "(", "Opcode", "==", "", ")", "O", "<<", "", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "else", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "-", "", ")", "{"], "ground_truth": ["O", "<<", "'\\t'", "<<", "", ";"], "File": "ARMInstPrinter65", "Func": "printInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73706, "Length": 437, "Cover_Rate": 0.30905233380480907} {"Template_token": ["", "case", "", ":", "PrintUnsigned", "=", "true", ";", "break", ";", "}", "int32_t", "Rotated", "=", "", "(", "Bits", ",", "Rot", ")", ";", "if", "(", "", "(", "Rotated", ")", "==", "Op", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", ";", "if", "(", "PrintUnsigned", ")", "O", "<<", "static_cast", "<", "uint32_t", ">", "(", "Rotated", ")", ";", "else", "O", "<<", "Rotated", ";", "O", "<<", "markup", "(", "", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter65", "Func": "printModImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73708, "Length": 72, "Cover_Rate": 0.32286995515695066} {"Template_token": ["", "return", ";", "}", "O", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "unsigned", "ShImm", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "", "<<", "ShImm", ";"], "File": "ARMInstPrinter6", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73709, "Length": 60, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "O", "<<", "'#'", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", ";", "return", ";", "}", "O", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ShImm", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "", "<<", "ShImm", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter6", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73710, "Length": 79, "Cover_Rate": 0.47023809523809523} {"Template_token": ["", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", ";", "}", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "", "Mode", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "(", "Mode", ")", ";", "return", ";", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "*", "", ";"], "File": "ARMInstPrinter6", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73711, "Length": 135, "Cover_Rate": 0.6683168316831684} {"Template_token": ["", "}", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "", "Mode", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "(", "Mode", ")", ";", "return", ";", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "{", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "*", "", ";", "}", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter6", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73712, "Length": 120, "Cover_Rate": 0.594059405940594} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", "<<", "MO2", ".", "getImm", "(", ")", ";", "}"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter6", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73713, "Length": 63, "Cover_Rate": 0.7682926829268293} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";"], "ground_truth": ["int32_t", "width", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "lsb", ";"], "File": "ARMInstPrinter6", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73714, "Length": 44, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "void", "InstPrinter", "::", "printBitfieldInvMaskImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "int32_t", "width", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "lsb", ";"], "ground_truth": ["assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";"], "File": "ARMInstPrinter6", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73715, "Length": 73, "Cover_Rate": 0.8690476190476191} {"Template_token": ["", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", "<<", "getRegisterName", "(", "Dst", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "", ")", "return", ";", "O", "<<", "", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "", ")", ";", "}", "else", "{", "O", "<<", "", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "}", "return", ";", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "", ")", ";", "if", "(", "", "(", "MO1", ".", "getImm", "(", ")", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "return", ";", "}", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "", ")", ";", "if", "(", "", "(", "MO1", ".", "getImm", "(", ")", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "return", ";", "}", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{"], "ground_truth": ["const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "", ")", ";"], "File": "ARMInstPrinter6", "Func": "printInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73716, "Length": 336, "Cover_Rate": 0.5291338582677165} {"Template_token": ["", "assert", "(", "(", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ")", "||", "(", "(", "Modifier", "==", "", "||", "Modifier", "[", "", "]", "==", "", ")", "&&", "", ")", ")", ";", "O", "<<", "'#'", "<<", "Op", ".", "getImm", "(", ")", ";", "}", "else", "{", "assert", "(", "(", "Modifier", "==", "", "||", "Modifier", "[", "", "]", "==", "", ")", "&&", "", ")", ";", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "", ")", ";", "O", "<<", "*", "Op", ".", "getExpr", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMInstPrinter6", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73717, "Length": 85, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "assert", "(", "(", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ")", "||", "(", "(", "Modifier", "==", "", "||", "Modifier", "[", "", "]", "==", "", ")", "&&", "", ")", ")", ";", "O", "<<", "'#'", "<<", "Op", ".", "getImm", "(", ")", ";", "}", "else", "{", "assert", "(", "(", "Modifier", "==", "", "||", "Modifier", "[", "", "]", "==", "", ")", "&&", "", ")", ";", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "", ")", ";", "O", "<<", "*", "Op", ".", "getExpr", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter6", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73718, "Length": 84, "Cover_Rate": 0.38009049773755654} {"Template_token": ["", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "", ")", ";", "}", "else", "{", "O", "<<", "", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMInstPrinter6", "Func": "printSORegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73719, "Length": 52, "Cover_Rate": 0.35374149659863946} {"Template_token": ["", "MCInstPrinter", "(", "MAI", ",", "MRI", ")", "{", "setAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter73", "Func": "ARMInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73721, "Length": 17, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "if", "(", "isSub", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "-", "OffImm", ")", "<<", "markup", "(", "", ")", ";", "}", "else", "if", "(", "AlwaysPrintImm0", "||", "OffImm", ">", "", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "OffImm", ")", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter", "Func": "printAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73722, "Length": 59, "Cover_Rate": 0.31891891891891894} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", ",", "RI", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMInstrInfo (2)3", "Func": "ARMInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73723, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", ",", "RI", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMInstrInfo (2)3", "Func": "ARMInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73724, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "return", ";", "}", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "", ",", "", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMInstrInfo (2)3", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73725, "Length": 184, "Cover_Rate": 0.5302593659942363} {"Template_token": ["", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "else", "{", "NopInst", ".", "setOpcode", "(", "", ")", ";"], "ground_truth": ["NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "ARMInstrInfo (2)3", "Func": "getNoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73726, "Length": 65, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "if", "(", "hasNOP", "(", ")", ")", "{", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "else", "{", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "ARMInstrInfo (2)3", "Func": "getNoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73727, "Length": 84, "Cover_Rate": 0.5793103448275863} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo (2)3", "Func": "getUnindexedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73728, "Length": 92, "Cover_Rate": 0.5} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", ",", "RI", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "ARMInstrInfo11", "Func": "ARMInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73729, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", ",", "RI", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "ARMInstrInfo11", "Func": "ARMInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73730, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createGlobalBaseRegPass", "(", ")", "{"], "ground_truth": ["return", "new", "CGBR", "(", ")", ";"], "File": "ARMInstrInfo11", "Func": "createARMGlobalBaseRegPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73731, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "return", "new", "CGBR", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo11", "Func": "createARMGlobalBaseRegPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73732, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo11", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73733, "Length": 14, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo11", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73734, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "ground_truth": ["NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMInstrInfo11", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73735, "Length": 48, "Cover_Rate": 0.3310344827586207} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMInstrInfo11", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73736, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo11", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73737, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "FirstMBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "unsigned", "Opc", "=", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "TM", "->", "getInstrInfo", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "GlobalBaseReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo11", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73738, "Length": 110, "Cover_Rate": 0.37542662116040953} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getGlobalBaseReg", "(", ")", "==", "", ")", "return", "false", ";", "const", "TargetMachine", "*", "TM", "=", "static_cast", "<", "const", "TargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "if", "(", "TM", "->", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "return", "false", ";", "LLVMContext", "*", "Context", "=", "&", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "GlobalValue", "*", "GV", "=", "new", "GlobalVariable", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "", ",", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";"], "ground_truth": ["ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ")", ";"], "File": "ARMInstrInfo11", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73739, "Length": 124, "Cover_Rate": 0.4232081911262799} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", ",", "RI", "(", "*", "this", ",", "STI", ")", "{"], "ground_truth": ["}"], "File": "ARMInstrInfo12", "Func": "ARMInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73740, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", ",", "RI", "(", "*", "this", ",", "STI", ")", "{"], "ground_truth": ["}"], "File": "ARMInstrInfo12", "Func": "ARMInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73741, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMInstrInfo12", "Func": "getUnindexedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73742, "Length": 60, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "void", "InstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ",", "const", "TargetRegisterInfo", "&", "TRI", ")", "const", "{", "DebugLoc", "dl", "=", "Orig", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opcode", "=", "Orig", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "RI", ".", "emitLoadConstPool", "(", "MBB", ",", "I", ",", "dl", ",", "DestReg", ",", "SubIdx", ",", "Orig", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "(", "", ")", "Orig", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "Orig", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MachineInstr", "*", "NewMI", "=", "prior", "(", "I", ")", ";"], "ground_truth": ["NewMI", "->", "getOperand", "(", "", ")", ".", "setSubReg", "(", "SubIdx", ")", ";"], "File": "ARMInstrInfo12", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73743, "Length": 135, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "unsigned", "Flag", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "Flag", ",", "", ",", "", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "MIB", ")", ";"], "File": "ARMInstrInfo13", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73744, "Length": 152, "Cover_Rate": 0.428169014084507} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "Subtarget", "&", "Subtarget", "=", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "useMovt", "(", "MF", ")", ")", "{", "if", "(", "RM", "==", "Reloc", "::", "PIC_", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ",", "RM", ")", ";", "else", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ",", "RM", ")", ";", "return", ";", "}", "if", "(", "RM", "!=", "Reloc", "::", "PIC_", ")", "{", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ",", "RM", ")", ";", "return", ";", "}", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "if", "(", "!", "Subtarget", ".", "GVIsIndirectSymbol", "(", "GV", ",", "RM", ")", ")", "{", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ",", "RM", ")", ";", "return", ";", "}", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "unsigned", "Flag", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "Flag", ",", "", ",", "", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo13", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73745, "Length": 316, "Cover_Rate": 0.8901408450704226} {"Template_token": ["", "LLVMContext", "*", "Context", "=", "&", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "Context", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "unsigned", "Align", "=", "TM", ".", "getDataLayout", "(", ")", "->", "getPrefTypeAlignment", "(", "Type", "::", "getInt32PtrTy", "(", "*", "Context", ")", ")", ";", "unsigned", "Idx", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "FirstMBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "unsigned", "TempReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["unsigned", "Opc", "=", "STI", ".", "isThumb2", "(", ")", "?", "", ":", "", ";"], "File": "ARMInstrInfo13", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73746, "Length": 150, "Cover_Rate": 0.4098360655737705} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "TempReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "Opc", "=", "STI", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "TempReg", ")", ".", "addImm", "(", "PCLabelIndex", ")", ";", "if", "(", "Opc", "==", "", ")", "AddDefaultPred", "(", "MIB", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo13", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73747, "Length": 110, "Cover_Rate": 0.3005464480874317} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "TargetInstrInfoImpl", "(", "Insts", ",", "array_lengthof", "(", "Insts", ")", ")", ",", "RI", "(", "*", "this", ",", "STI", ")", "{"], "ground_truth": ["}"], "File": "ARMInstrInfo14", "Func": "ARMInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73748, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "TargetInstrInfoImpl", "(", "Insts", ",", "array_lengthof", "(", "Insts", ")", ")", ",", "RI", "(", "*", "this", ",", "STI", ")", "{"], "ground_truth": ["}"], "File": "ARMInstrInfo14", "Func": "ARMInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73749, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "OpNum", "==", "", ")", "{", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RI", ".", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "!", "RI", ".", "isLowRegister", "(", "SrcReg", ")", ")", "return", "false", ";", "}", "else", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RI", ".", "isPhysicalRegister", "(", "DstReg", ")", "&&", "!", "RI", ".", "isLowRegister", "(", "DstReg", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMInstrInfo14", "Func": "canFoldMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73750, "Length": 99, "Cover_Rate": 0.4900990099009901} {"Template_token": ["", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ")", ";", "return", "true", ";", "}", "}", "else", "{", "if", "(", "DestRC", "==", "", ")", "{", "if", "(", "SrcRC", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true", ";", "}", "else", "if", "(", "SrcRC", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "DestRC", "==", "", ")", "{", "if", "(", "SrcRC", "==", "", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "File": "ARMInstrInfo14", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73751, "Length": 143, "Cover_Rate": 0.3629441624365482} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "Pred", ".", "push_back", "(", "MO", ")", ";"], "ground_truth": ["Found", "=", "true", ";"], "File": "ARMInstrInfo14", "Func": "DefinesPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73752, "Length": 63, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "!", "TID", ".", "getImplicitDefs", "(", ")", "&&", "!", "TID", ".", "hasOptionalDef", "(", ")", ")", "return", "false", ";", "bool", "Found", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{"], "ground_truth": ["Pred", ".", "push_back", "(", "MO", ")", ";"], "File": "ARMInstrInfo14", "Func": "DefinesPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73753, "Length": 83, "Cover_Rate": 0.6587301587301587} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo14", "Func": "getUnindexedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73754, "Length": 47, "Cover_Rate": 0.33098591549295775} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "BOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "int", "BccOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "assert", "(", "TBB", "&&", "", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "", "||", "Cond", ".", "size", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "FBB", "==", "", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "return", "", ";", "}", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "", "]", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "FBB", ")", ";"], "File": "ARMInstrInfo14", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73755, "Length": 209, "Cover_Rate": 0.7798507462686567} {"Template_token": ["", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":"], "ground_truth": ["if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{"], "File": "ARMInstrInfo14", "Func": "isLoadFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73756, "Length": 219, "Cover_Rate": 0.7934782608695652} {"Template_token": ["", "bool", "InstrInfo", "::", "isMoveInstr", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "DstReg", ",", "unsigned", "&", "SrcSubIdx", ",", "unsigned", "&", "DstSubIdx", ")", "const", "{", "SrcSubIdx", "=", "DstSubIdx", "=", "", ";", "unsigned", "oc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "oc", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "return", "true", ";"], "ground_truth": ["case", "", ":"], "File": "ARMInstrInfo14", "Func": "isMoveInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73757, "Length": 91, "Cover_Rate": 0.48663101604278075} {"Template_token": ["", "case", "", ":", "case", "", ":", "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ">=", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "", ")", ";"], "ground_truth": ["SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMInstrInfo14", "Func": "isMoveInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73758, "Length": 58, "Cover_Rate": 0.31016042780748665} {"Template_token": ["", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "return", "PIdx", "!=", "-", "", "&&", "MI", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo14", "Func": "isPredicated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73759, "Length": 29, "Cover_Rate": 0.6744186046511628} {"Template_token": ["", "bool", "InstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "return", "PIdx", "!=", "-", "", "&&", "MI", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo14", "Func": "isPredicated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73760, "Length": 41, "Cover_Rate": 0.9534883720930233} {"Template_token": ["", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo14", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73761, "Length": 176, "Cover_Rate": 0.6376811594202898} {"Template_token": ["", "}", "Opc", "=", "", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "Opc", "=", "", ";", "}", "else", "{", "assert", "(", "RC", "==", "", "&&", "", ")", ";", "Opc", "=", "", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["NewMIs", ".", "push_back", "(", "MIB", ")", ";"], "File": "ARMInstrInfo14", "Func": "loadRegFromAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73762, "Length": 96, "Cover_Rate": 0.3622641509433962} {"Template_token": ["", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMInstrInfo14", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73763, "Length": 235, "Cover_Rate": 0.7993197278911565} {"Template_token": ["", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "MI", "->", "setDesc", "(", "get", "(", "Opc", "==", "", "?", "", ":", "", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Pred", "[", "", "]", ".", "getImm", "(", ")", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ",", "false", ")", ")", ";", "return", "true", ";", "}", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";"], "ground_truth": ["if", "(", "PIdx", "!=", "-", "", ")", "{"], "File": "ARMInstrInfo14", "Func": "PredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73764, "Length": 97, "Cover_Rate": 0.5388888888888889} {"Template_token": ["", "void", "InstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "const", "MachineInstr", "*", "Orig", ")", "const", "{", "DebugLoc", "dl", "=", "Orig", "->", "getDebugLoc", "(", ")", ";", "if", "(", "Orig", "->", "getOpcode", "(", ")", "==", "", ")", "{", "RI", ".", "emitLoadConstPool", "(", "MBB", ",", "I", ",", "DestReg", ",", "Orig", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "Orig", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "Orig", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "this", ",", "false", ",", "dl", ")", ";", "return", ";", "}"], "ground_truth": ["MachineInstr", "*", "MI", "=", "MBB", ".", "getParent", "(", ")", "->", "CloneMachineInstr", "(", "Orig", ")", ";"], "File": "ARMInstrInfo14", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73765, "Length": 112, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "", ";", "--", "I", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "BOpc", "&&", "I", "->", "getOpcode", "(", ")", "!=", "BccOpc", ")", "return", "", ";", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["I", "=", "MBB", ".", "end", "(", ")", ";"], "File": "ARMInstrInfo14", "Func": "RemoveBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73766, "Length": 62, "Cover_Rate": 0.36470588235294116} {"Template_token": ["", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "bool", "isVarArg", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ">", "", ";", "MachineInstr", "*", "PopMI", "=", "MF", ".", "CreateMachineInstr", "(", "get", "(", "", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "PopMI", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";", "PopMI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "PopMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "true", ")", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo14", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73767, "Length": 192, "Cover_Rate": 0.9458128078817734} {"Template_token": ["", "MachineInstr", "*", "PopMI", "=", "MF", ".", "CreateMachineInstr", "(", "get", "(", "", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "PopMI", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Reg", "==", "", ")", "{"], "File": "ARMInstrInfo14", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73768, "Length": 69, "Cover_Rate": 0.3399014778325123} {"Template_token": ["", "bool", "InstrInfo", "::", "ReverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "", "CC", "=", "(", "", ")", "(", "int", ")", "Cond", "[", "", "]", ".", "getImm", "(", ")", ";", "Cond", "[", "", "]", ".", "setImm", "(", "", "(", "CC", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMInstrInfo14", "Func": "ReverseBranchCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73769, "Length": 48, "Cover_Rate": 0.8727272727272727} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{"], "File": "ARMInstrInfo14", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73770, "Length": 94, "Cover_Rate": 0.5529411764705883} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";"], "File": "ARMInstrInfo14", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73771, "Length": 119, "Cover_Rate": 0.7} {"Template_token": ["", "if", "(", "RC", "==", "", ")", "{", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "Opc", "=", "Addr", "[", "", "]", ".", "isFI", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";", "NewMIs", ".", "push_back", "(", "MIB", ")", ";", "return", ";", "}", "Opc", "=", "", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "Opc", "=", "", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "RC", "==", "", "&&", "", ")", ";"], "File": "ARMInstrInfo14", "Func": "storeRegToAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73772, "Length": 140, "Cover_Rate": 0.49295774647887325} {"Template_token": ["", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "RC", "==", "", ")", "{", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "Opc", "=", "Addr", "[", "", "]", ".", "isFI", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";", "NewMIs", ".", "push_back", "(", "MIB", ")", ";", "return", ";", "}", "Opc", "=", "", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "Opc", "=", "", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "RC", "==", "", "&&", "", ")", ";"], "File": "ARMInstrInfo14", "Func": "storeRegToAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73773, "Length": 154, "Cover_Rate": 0.5422535211267606} {"Template_token": ["", "assert", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";"], "File": "ARMInstrInfo14", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73774, "Length": 174, "Cover_Rate": 0.5288753799392097} {"Template_token": ["", "bool", "InstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{", "if", "(", "Pred1", ".", "size", "(", ")", ">", "", "||", "Pred2", ".", "size", "(", ")", ">", "", ")", "return", "false", ";", "", "CC1", "=", "(", "", ")", "Pred1", "[", "", "]", ".", "getImm", "(", ")", ";", "", "CC2", "=", "(", "", ")", "Pred2", "[", "", "]", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "CC1", "==", "CC2", ")", "return", "true", ";"], "File": "ARMInstrInfo14", "Func": "SubsumesPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73775, "Length": 83, "Cover_Rate": 0.503030303030303} {"Template_token": ["", "return", "RI", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo15", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73776, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo15", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73777, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstrInfo", "::", "expandLoadStackGuard", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "useMovt", "(", "MF", ")", ")", "{", "if", "(", "TM", ".", "isPositionIndependent", "(", ")", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "else", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "return", ";", "}", "if", "(", "!", "TM", ".", "isPositionIndependent", "(", ")", ")", "{", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "return", ";", "}", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "if", "(", "!", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "return", ";", "}", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";"], "ground_truth": ["auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ";"], "File": "ARMInstrInfo16", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73778, "Length": 241, "Cover_Rate": 0.6731843575418994} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "RI", "(", "*", "this", ",", "STI", ")", ",", "Subtarget", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "ARMInstrInfo19", "Func": "ARMInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73779, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "RI", "(", "*", "this", ",", "STI", ")", ",", "Subtarget", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "ARMInstrInfo19", "Func": "ARMInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73780, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "const", "RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{"], "ground_truth": ["return", "RI", ";"], "File": "ARMInstrInfo19", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73782, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "virtual", "const", "RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo19", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73783, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "return", ";", "}", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "if", "(", "!", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "return", ";", "}", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "", ",", "", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMInstrInfo1", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73784, "Length": 220, "Cover_Rate": 0.632183908045977} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "ARMInstrInfo21", "Func": "ARMInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73785, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "ARMInstrInfo21", "Func": "ARMInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73786, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "else", "{", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "return", "NopInst", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo21", "Func": "getNop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73787, "Length": 99, "Cover_Rate": 0.668918918918919} {"Template_token": ["", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "else", "{", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo21", "Func": "getNop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73788, "Length": 114, "Cover_Rate": 0.7702702702702703} {"Template_token": ["", "return", ";", "}", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "if", "(", "!", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "return", ";", "}", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";"], "ground_truth": ["auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ";"], "File": "ARMInstrInfo25", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73789, "Length": 129, "Cover_Rate": 0.36134453781512604} {"Template_token": ["", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "", ",", "", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo25", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73790, "Length": 134, "Cover_Rate": 0.3753501400560224} {"Template_token": ["", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "dl", "=", "Orig", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opcode", "=", "Orig", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";"], "ground_truth": ["case", "", ":", "{"], "File": "ARMInstrInfo27", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73791, "Length": 60, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "break", ";", "case", "", ":", "{", "RI", ".", "emitLoadConstPool", "(", "MBB", ",", "I", ",", "dl", ",", "DestReg", ",", "SubIdx", ",", "Orig", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "(", "", ")", "Orig", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "Orig", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MachineInstr", "*", "NewMI", "=", "prior", "(", "I", ")", ";", "NewMI", "->", "getOperand", "(", "", ")", ".", "setSubReg", "(", "SubIdx", ")", ";", "return", ";", "}", "}", "return", "BaseInstrInfo", "::", "reMaterialize", "(", "MBB", ",", "I", ",", "DestReg", ",", "SubIdx", ",", "Orig", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo27", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73792, "Length": 101, "Cover_Rate": 0.6234567901234568} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getGlobalBaseReg", "(", ")", "==", "", ")", "return", "false", ";", "const", "TargetMachine", "*", "TM", "=", "static_cast", "<", "const", "TargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "if", "(", "TM", "->", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "return", "false", ";", "LLVMContext", "*", "Context", "=", "&", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "Context", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";"], "File": "ARMInstrInfo2", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73793, "Length": 123, "Cover_Rate": 0.32625994694960214} {"Template_token": ["", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "unsigned", "Flag", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "Flag", ",", "", ",", "", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "File": "ARMInstrInfo30", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73794, "Length": 124, "Cover_Rate": 0.35327635327635326} {"Template_token": ["", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "Context", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "unsigned", "Align", "=", "TM", ".", "getDataLayout", "(", ")", "->", "getPrefTypeAlignment", "(", "Type", "::", "getInt32PtrTy", "(", "*", "Context", ")", ")", ";", "unsigned", "Idx", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "FirstMBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "unsigned", "TempReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "Opc", "=", "STI", ".", "isThumb2", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";"], "File": "ARMInstrInfo30", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73795, "Length": 147, "Cover_Rate": 0.38992042440318303} {"Template_token": ["", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ";", "case", "", ":", "{", "if", "(", "OpNum", "==", "", ")", "{", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RI", ".", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "!", "RI", ".", "isLowRegister", "(", "SrcReg", ")", ")", "return", "false", ";", "}", "else", "{"], "ground_truth": ["unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMInstrInfo31", "Func": "canFoldMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73796, "Length": 79, "Cover_Rate": 0.42245989304812837} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "DestRC", "==", "", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "File": "ARMInstrInfo31", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73797, "Length": 78, "Cover_Rate": 0.32098765432098764} {"Template_token": ["", "else", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ")", ";", "}", "else", "if", "(", "DestRC", "==", "", ")", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "else", "if", "(", "DestRC", "==", "", ")", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "else", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMInstrInfo31", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73798, "Length": 98, "Cover_Rate": 0.40329218106995884} {"Template_token": ["", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "TID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "return", "getNumJTEntries", "(", "JT", ",", "JTI", ")", "*", "", "+", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ")", ";", "}", "default", ":", "return", "", ";", "}", "}", "}"], "ground_truth": ["return", "", ";"], "File": "ARMInstrInfo31", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73800, "Length": 114, "Cover_Rate": 0.3106267029972752} {"Template_token": ["", "case", "", ":", "case", "", ":", "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ">=", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "", ")", ";"], "ground_truth": ["SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMInstrInfo31", "Func": "isMoveInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73801, "Length": 58, "Cover_Rate": 0.3372093023255814} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ">=", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "", ")", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMInstrInfo31", "Func": "isMoveInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73802, "Length": 114, "Cover_Rate": 0.6627906976744186} {"Template_token": ["", "unsigned", "Opc", "=", "", ";", "if", "(", "RC", "==", "", ")", "{", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "Opc", "=", "Addr", "[", "", "]", ".", "isFI", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";", "NewMIs", ".", "push_back", "(", "MIB", ")", ";", "return", ";", "}", "Opc", "=", "", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "Opc", "=", "", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "RC", "==", "", "&&", "", ")", ";"], "File": "ARMInstrInfo31", "Func": "loadRegFromAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73803, "Length": 137, "Cover_Rate": 0.5169811320754717} {"Template_token": ["", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "else", "{", "assert", "(", "RC", "==", "", "&&", "", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";"], "File": "ARMInstrInfo31", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73804, "Length": 230, "Cover_Rate": 0.9236947791164659} {"Template_token": ["", "}", "else", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "else", "{", "assert", "(", "RC", "==", "", "&&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMInstrInfo31", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73805, "Length": 81, "Cover_Rate": 0.3253012048192771} {"Template_token": ["", "return", "true", ";", "}", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "{", "MachineOperand", "&", "PMO", "=", "MI", "->", "getOperand", "(", "PIdx", ")", ";", "PMO", ".", "setImm", "(", "Pred", "[", "", "]", ".", "getImm", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "PIdx", "+", "", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMInstrInfo31", "Func": "PredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73806, "Length": 74, "Cover_Rate": 0.4111111111111111} {"Template_token": ["", "MI", "->", "setDesc", "(", "get", "(", "Opc", "==", "", "?", "", ":", "", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Pred", "[", "", "]", ".", "getImm", "(", ")", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ",", "false", ")", ")", ";", "return", "true", ";", "}", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "{"], "ground_truth": ["MachineOperand", "&", "PMO", "=", "MI", "->", "getOperand", "(", "PIdx", ")", ";"], "File": "ARMInstrInfo31", "Func": "PredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73807, "Length": 88, "Cover_Rate": 0.4888888888888889} {"Template_token": ["", "bool", "InstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "bool", "isVarArg", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ">", "", ";", "MachineInstr", "*", "PopMI", "=", "MF", ".", "CreateMachineInstr", "(", "get", "(", "", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "PopMI", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";", "PopMI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "}"], "ground_truth": ["PopMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "true", ")", ")", ";"], "File": "ARMInstrInfo31", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73808, "Length": 190, "Cover_Rate": 0.9359605911330049} {"Template_token": ["", "bool", "InstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "bool", "isVarArg", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ">", "", ";", "MachineInstr", "*", "PopMI", "=", "MF", ".", "CreateMachineInstr", "(", "get", "(", "", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "PopMI", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";"], "ground_truth": ["PopMI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";"], "File": "ARMInstrInfo31", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73809, "Length": 168, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "Reg", ",", "false", ",", "false", ",", "true", ")", ";"], "File": "ARMInstrInfo31", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73810, "Length": 53, "Cover_Rate": 0.3081395348837209} {"Template_token": ["", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "false", ",", "false", ",", "true", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo31", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73811, "Length": 120, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "false", ",", "false", ",", "isKill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "false", ",", "false", ",", "isKill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "false", ",", "false", ",", "isKill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "else", "{", "assert", "(", "RC", "==", "", "&&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "false", ",", "false", ",", "isKill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo31", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73812, "Length": 185, "Cover_Rate": 0.6423611111111112} {"Template_token": ["", "bool", "InstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{", "if", "(", "Pred1", ".", "size", "(", ")", ">", "", "||", "Pred2", ".", "size", "(", ")", ">", "", ")", "return", "false", ";", "", "CC1", "=", "(", "", ")", "Pred1", "[", "", "]", ".", "getImm", "(", ")", ";", "", "CC2", "=", "(", "", ")", "Pred2", "[", "", "]", ".", "getImm", "(", ")", ";", "if", "(", "CC1", "==", "CC2", ")", "return", "true", ";", "switch", "(", "CC1", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "CC2", "==", "", ";"], "ground_truth": ["case", "", ":"], "File": "ARMInstrInfo31", "Func": "SubsumesPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73813, "Length": 110, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "", "CC1", "=", "(", "", ")", "Pred1", "[", "", "]", ".", "getImm", "(", ")", ";", "", "CC2", "=", "(", "", ")", "Pred2", "[", "", "]", ".", "getImm", "(", ")", ";", "if", "(", "CC1", "==", "CC2", ")", "return", "true", ";", "switch", "(", "CC1", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "CC2", "==", "", ";", "case", "", ":", "return", "CC2", "==", "", "||", "CC2", "==", "", ";", "case", "", ":", "return", "CC2", "==", "", ";", "case", "", ":", "return", "CC2", "==", "", ";", "}"], "ground_truth": ["}"], "File": "ARMInstrInfo31", "Func": "SubsumesPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73814, "Length": 93, "Cover_Rate": 0.5636363636363636} {"Template_token": ["", "DebugLoc", "DL", "=", "FirstMBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "unsigned", "Opc", "=", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "TM", "->", "getInstrInfo", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "GlobalBaseReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "MIB", ")", ";"], "File": "ARMInstrInfo34", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73815, "Length": 95, "Cover_Rate": 0.3242320819112628} {"Template_token": ["", "unsigned", "TempReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "Opc", "=", "STI", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "TempReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "Opc", "=", "STI", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "TempReg", ")", ".", "addImm", "(", "PCLabelIndex", ")", ";", "if", "(", "Opc", "==", "", ")", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMInstrInfo38", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73816, "Length": 149, "Cover_Rate": 0.3952254641909814} {"Template_token": ["", "unsigned", "PCAdj", "=", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "Context", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "unsigned", "Align", "=", "TM", "->", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", "->", "getPrefTypeAlignment", "(", "Type", "::", "getInt32PtrTy", "(", "*", "Context", ")", ")", ";", "unsigned", "Idx", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "FirstMBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "unsigned", "TempReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["unsigned", "Opc", "=", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb2", "(", ")", "?", "", ":", "", ";"], "File": "ARMInstrInfo39", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73817, "Length": 144, "Cover_Rate": 0.37402597402597404} {"Template_token": ["", "const", "unsigned", "Mask", "=", "", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "TF", "&", "Mask", ",", "TF", "&", "~", "Mask", ")", ";"], "File": "ARMInstrInfo42", "Func": "decomposeMachineOperandsTargetFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73818, "Length": 21, "Cover_Rate": 0.5121951219512195} {"Template_token": ["", "const", "unsigned", "Mask", "=", "", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "TF", "&", "Mask", ",", "TF", "&", "~", "Mask", ")", ";"], "File": "ARMInstrInfo42", "Func": "decomposeMachineOperandsTargetFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73819, "Length": 21, "Cover_Rate": 0.5121951219512195} {"Template_token": ["", "{", "MO_GOT", ",", "", "}", ",", "{", "MO_SBREL", ",", "", "}", ",", "{", "MO_DLLIMPORT", ",", "", "}", ",", "{", "MO_SECREL", ",", "", "}", ",", "{", "MO_NONLAZY", ",", "", "}", "}", ";", "return", "makeArrayRef", "(", "TargetFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo42", "Func": "getSerializableBitmaskMachineOperandTargetFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73820, "Length": 38, "Cover_Rate": 0.48717948717948717} {"Template_token": ["", "{", "MO_LO16", ",", "", "}", ",", "{", "MO_HI16", ",", "", "}", "}", ";", "return", "makeArrayRef", "(", "TargetFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo42", "Func": "getSerializableDirectMachineOperandTargetFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73821, "Length": 20, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "RM", "==", "Reloc", "::", "PIC_", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ",", "RM", ")", ";", "else", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ",", "RM", ")", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo44", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73822, "Length": 32, "Cover_Rate": 0.5614035087719298} {"Template_token": ["", "void", "InstrInfo", "::", "expandLoadStackGuard", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "useMovt", "(", "MF", ")", ")", "{", "if", "(", "TM", ".", "isPositionIndependent", "(", ")", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "else", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "return", ";", "}", "if", "(", "!", "TM", ".", "isPositionIndependent", "(", ")", ")", "{", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "return", ";", "}", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{"], "File": "ARMInstrInfo46", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73823, "Length": 150, "Cover_Rate": 0.423728813559322} {"Template_token": ["", "const", "TargetMachine", "*", "TM", "=", "static_cast", "<", "const", "TargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "if", "(", "TM", "->", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "return", "false", ";", "LLVMContext", "*", "Context", "=", "&", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "Context", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "unsigned", "Align", "=", "TM", "->", "getDataLayout", "(", ")", "->", "getPrefTypeAlignment", "(", "Type", "::", "getInt32PtrTy", "(", "*", "Context", ")", ")", ";", "unsigned", "Idx", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "FirstMBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "unsigned", "Opc", "=", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "TM", "->", "getInstrInfo", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "GlobalBaseReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo4", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73824, "Length": 253, "Cover_Rate": 0.8605442176870748} {"Template_token": ["", "unsigned", "Idx", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "FirstMBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "unsigned", "Opc", "=", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "TM", "->", "getInstrInfo", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "GlobalBaseReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";"], "ground_truth": ["if", "(", "Opc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";"], "File": "ARMInstrInfo4", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73825, "Length": 127, "Cover_Rate": 0.43197278911564624} {"Template_token": ["", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "else", "{", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo5", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73826, "Length": 83, "Cover_Rate": 0.6240601503759399} {"Template_token": ["", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "ground_truth": ["NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMInstrInfo5", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73827, "Length": 48, "Cover_Rate": 0.3609022556390977} {"Template_token": ["", "CGBR", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMInstrInfo", "Func": "ARMCGBR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73828, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "CGBR", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMInstrInfo", "Func": "ARMCGBR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73829, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "CGBR", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo", "Func": "createARMGlobalBaseRegPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73830, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73832, "Length": 14, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "AU", ".", "setPreservesCFG", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "ARMInstrInfo", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73833, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "}", "else", "{", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "ARMInstrInfo", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73834, "Length": 70, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73835, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "return", "RI", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73837, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "unsigned", "Opc", "=", "STI", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "TempReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "Opc", "=", "STI", ".", "isThumb2", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "TempReg", ")", ".", "addImm", "(", "PCLabelIndex", ")", ";"], "File": "ARMInstrInfo", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73838, "Length": 120, "Cover_Rate": 0.3183023872679045} {"Template_token": ["", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "Context", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "unsigned", "Align", "=", "MF", ".", "getDataLayout", "(", ")", ".", "getPrefTypeAlignment", "(", "Type", "::", "getInt32PtrTy", "(", "*", "Context", ")", ")", ";", "unsigned", "Idx", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "FirstMBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "unsigned", "TempReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "Opc", "=", "STI", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "TempReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "Opc", "=", "STI", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "TempReg", ")", ".", "addImm", "(", "PCLabelIndex", ")", ";"], "ground_truth": ["if", "(", "Opc", "==", "", ")", "AddDefaultPred", "(", "MIB", ")", ";"], "File": "ARMInstrInfo", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73839, "Length": 231, "Cover_Rate": 0.6127320954907162} {"Template_token": ["", "InstructionSelector", "::", "InstructionSelector", "(", "const", "BaseTargetMachine", "&", "TM", ",", "const", "Subtarget", "&", "STI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", ":", "InstructionSelector", "(", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "TM", "(", "TM", ")", ",", "RBI", "(", "RBI", ")", ",", "STI", "(", "STI", ")", ",", "Opcodes", "(", "STI", ")", ",", "{"], "ground_truth": ["}"], "File": "ARMInstructionSelector (2)", "Func": "ARMInstructionSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73840, "Length": 66, "Cover_Rate": 1.0} {"Template_token": ["", "InstructionSelector", "::", "InstructionSelector", "(", "const", "BaseTargetMachine", "&", "TM", ",", "const", "Subtarget", "&", "STI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", ":", "InstructionSelector", "(", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "TM", "(", "TM", ")", ",", "RBI", "(", "RBI", ")", ",", "STI", "(", "STI", ")", ",", "Opcodes", "(", "STI", ")", ",", "{"], "ground_truth": ["}"], "File": "ARMInstructionSelector (2)", "Func": "ARMInstructionSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73841, "Length": 66, "Cover_Rate": 1.0} {"Template_token": ["", "CmpConstants", "(", "unsigned", "CmpOpcode", ",", "unsigned", "FlagsOpcode", ",", "unsigned", "OpRegBank", ",", "unsigned", "OpSize", ")", ":", "ComparisonOpcode", "(", "CmpOpcode", ")", ",", "ReadFlagsOpcode", "(", "FlagsOpcode", ")", ",", "OperandRegBankID", "(", "OpRegBank", ")", ",", "OperandSize", "(", "OpSize", ")", "{"], "ground_truth": ["}"], "File": "ARMInstructionSelector (2)", "Func": "CmpConstants", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73842, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "CmpConstants", "(", "unsigned", "CmpOpcode", ",", "unsigned", "FlagsOpcode", ",", "unsigned", "OpRegBank", ",", "unsigned", "OpSize", ")", ":", "ComparisonOpcode", "(", "CmpOpcode", ")", ",", "ReadFlagsOpcode", "(", "FlagsOpcode", ")", ",", "OperandRegBankID", "(", "OpRegBank", ")", ",", "OperandSize", "(", "OpSize", ")", "{"], "ground_truth": ["}"], "File": "ARMInstructionSelector (2)", "Func": "CmpConstants", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73843, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "InstructionSelector", "*", "createInstructionSelector", "(", "const", "BaseTargetMachine", "&", "TM", ",", "const", "Subtarget", "&", "STI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", "{", "return", "new", "InstructionSelector", "(", "TM", ",", "STI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector (2)", "Func": "createARMInstructionSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73845, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "break", ";", "case", "CmpInst", "::", "ICMP_SGT", ":", "case", "CmpInst", "::", "FCMP_OGT", ":", "Preds", ".", "first", "=", "", ";", "break", ";", "case", "CmpInst", "::", "ICMP_SGE", ":", "case", "CmpInst", "::", "FCMP_OGE", ":", "Preds", ".", "first", "=", "", ";", "break", ";", "case", "CmpInst", "::", "ICMP_UGT", ":", "case", "CmpInst", "::", "FCMP_UGT", ":", "Preds", ".", "first", "=", "", ";", "break", ";", "case", "CmpInst", "::", "FCMP_OLT", ":", "Preds", ".", "first", "=", "", ";", "break", ";", "case", "CmpInst", "::", "ICMP_ULE", ":", "case", "CmpInst", "::", "FCMP_OLE", ":", "Preds", ".", "first", "=", "", ";", "break", ";", "case", "CmpInst", "::", "FCMP_ORD", ":", "Preds", ".", "first", "=", "", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UNO", ":", "Preds", ".", "first", "=", "", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UGE", ":", "Preds", ".", "first", "=", "", ";", "break", ";", "case", "CmpInst", "::", "ICMP_SLT", ":", "case", "CmpInst", "::", "FCMP_ULT", ":", "Preds", ".", "first", "=", "", ";", "break", ";", "case", "CmpInst", "::", "ICMP_SLE", ":", "case", "CmpInst", "::", "FCMP_ULE", ":", "Preds", ".", "first", "=", "", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UNE", ":", "case", "CmpInst", "::", "ICMP_NE", ":", "Preds", ".", "first", "=", "", ";", "break", ";", "case", "CmpInst", "::", "ICMP_UGE", ":", "Preds", ".", "first", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMInstructionSelector (2)", "Func": "getComparePreds", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73846, "Length": 193, "Cover_Rate": 0.5361111111111111} {"Template_token": ["", "static", "const", "char", "*", "getName", "(", ")", "{"], "ground_truth": ["return", "DEBUG_TYPE", ";"], "File": "ARMInstructionSelector (2)", "Func": "getName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73847, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "DEBUG_TYPE", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector (2)", "Func": "getName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73848, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "RegisterBank", "*", "RegBank", "=", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", ";", "assert", "(", "RegBank", "&&", "", ")", ";", "const", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "RegBank", "->", "getID", "(", ")", "==", "", "||", "RegBank", "->", "getID", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "RegBank", "->", "getID", "(", ")", "==", "", ")", "{", "if", "(", "Size", "==", "", ")", "return", "&", "", ";", "else", "if", "(", "Size", "==", "", ")", "return", "&", "", ";"], "ground_truth": ["else", "if", "(", "Size", "==", "", ")", "return", "&", "", ";"], "File": "ARMInstructionSelector (2)", "Func": "guessRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73849, "Length": 104, "Cover_Rate": 0.6753246753246753} {"Template_token": ["", "static", "const", "TargetRegisterClass", "*", "guessRegClass", "(", "unsigned", "Reg", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", "{", "const", "RegisterBank", "*", "RegBank", "=", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", ";", "assert", "(", "RegBank", "&&", "", ")", ";", "const", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "RegBank", "->", "getID", "(", ")", "==", "", "||", "RegBank", "->", "getID", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "RegBank", "->", "getID", "(", ")", "==", "", ")", "{", "if", "(", "Size", "==", "", ")", "return", "&", "", ";", "else", "if", "(", "Size", "==", "", ")", "return", "&", "", ";", "else", "if", "(", "Size", "==", "", ")", "return", "&", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["return", "&", "", ";"], "File": "ARMInstructionSelector (2)", "Func": "guessRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73850, "Length": 139, "Cover_Rate": 0.9025974025974026} {"Template_token": ["", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "CmpI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "if", "(", "Helper", ".", "ReadFlagsOpcode", "!=", "", ")", "{", "auto", "ReadI", "=", "BuildMI", "(", "I", ".", "MBB", ",", "I", ".", "InsertBefore", ",", "I", ".", "DbgLoc", ",", "TII", ".", "get", "(", "Helper", ".", "ReadFlagsOpcode", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "ReadI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector (2)", "Func": "insertComparison", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73851, "Length": 81, "Cover_Rate": 0.3403361344537815} {"Template_token": ["", "InsertInfo", "(", "MachineInstrBuilder", "&", "MIB", ")", ":", "MBB", "(", "*", "MIB", "->", "getParent", "(", ")", ")", ",", "InsertBefore", "(", "std", "::", "next", "(", "MIB", "->", "getIterator", "(", ")", ")", ")", ",", "DbgLoc", "(", "MIB", "->", "getDebugLoc", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMInstructionSelector (2)", "Func": "InsertInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73852, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "InsertInfo", "(", "MachineInstrBuilder", "&", "MIB", ")", ":", "MBB", "(", "*", "MIB", "->", "getParent", "(", ")", ")", ",", "InsertBefore", "(", "std", "::", "next", "(", "MIB", "->", "getIterator", "(", ")", ")", ")", ",", "DbgLoc", "(", "MIB", "->", "getDebugLoc", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMInstructionSelector (2)", "Func": "InsertInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73853, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "(", "void", ")", "BuildMI", "(", "I", ".", "MBB", ",", "I", ".", "InsertBefore", ",", "I", ".", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addDef", "(", "DestReg", ")", ".", "addImm", "(", "Constant", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector (2)", "Func": "putConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73854, "Length": 51, "Cover_Rate": 0.7183098591549296} {"Template_token": ["", "void", "InstructionSelector", "::", "putConstant", "(", "InsertInfo", "I", ",", "unsigned", "DestReg", ",", "unsigned", "Constant", ")", "const", "{", "(", "void", ")", "BuildMI", "(", "I", ".", "MBB", ",", "I", ".", "InsertBefore", ",", "I", ".", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addDef", "(", "DestReg", ")", ".", "addImm", "(", "Constant", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector (2)", "Func": "putConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73855, "Length": 67, "Cover_Rate": 0.9436619718309859} {"Template_token": ["", "MIB", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "auto", "LHSReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "RHSReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "validOpRegPair", "(", "MRI", ",", "LHSReg", ",", "RHSReg", ",", "Helper", ".", "OperandSize", ",", "Helper", ".", "OperandRegBankID", ")", ")", "return", "false", ";", "auto", "Conds", "=", "getComparePreds", "(", "Cond", ")", ";", "auto", "ZeroReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "putConstant", "(", "I", ",", "ZeroReg", ",", "", ")", ";", "if", "(", "Conds", ".", "second", "==", "", ")", "{", "if", "(", "!", "insertComparison", "(", "Helper", ",", "I", ",", "ResReg", ",", "Conds", ".", "first", ",", "LHSReg", ",", "RHSReg", ",", "ZeroReg", ")", ")", "return", "false", ";", "}", "else", "{", "auto", "IntermediateRes", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "!", "insertComparison", "(", "Helper", ",", "I", ",", "IntermediateRes", ",", "Conds", ".", "first", ",", "LHSReg", ",", "RHSReg", ",", "ZeroReg", ")", ")", "return", "false", ";", "if", "(", "!", "insertComparison", "(", "Helper", ",", "I", ",", "ResReg", ",", "Conds", ".", "second", ",", "LHSReg", ",", "RHSReg", ",", "IntermediateRes", ")", ")", "return", "false", ";", "}"], "ground_truth": ["MIB", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73857, "Length": 194, "Cover_Rate": 0.6139240506329114} {"Template_token": ["", "auto", "LHSReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "RHSReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "validOpRegPair", "(", "MRI", ",", "LHSReg", ",", "RHSReg", ",", "Helper", ".", "OperandSize", ",", "Helper", ".", "OperandRegBankID", ")", ")", "return", "false", ";", "auto", "Conds", "=", "getComparePreds", "(", "Cond", ")", ";", "auto", "ZeroReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "putConstant", "(", "I", ",", "ZeroReg", ",", "", ")", ";", "if", "(", "Conds", ".", "second", "==", "", ")", "{", "if", "(", "!", "insertComparison", "(", "Helper", ",", "I", ",", "ResReg", ",", "Conds", ".", "first", ",", "LHSReg", ",", "RHSReg", ",", "ZeroReg", ")", ")", "return", "false", ";", "}", "else", "{", "auto", "IntermediateRes", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["if", "(", "!", "insertComparison", "(", "Helper", ",", "I", ",", "IntermediateRes", ",", "Conds", ".", "first", ",", "LHSReg", ",", "RHSReg", ",", "ZeroReg", ")", ")", "return", "false", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73858, "Length": 152, "Cover_Rate": 0.4810126582278481} {"Template_token": ["", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "MRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TII", ".", "getName", "(", "I", ".", "getOpcode", "(", ")", ")", "<<", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector (2)", "Func": "selectCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73859, "Length": 42, "Cover_Rate": 0.3620689655172414} {"Template_token": ["", "bool", "UseMovt", "=", "STI", ".", "useMovt", "(", "MF", ")", ";", "unsigned", "Size", "=", "TM", ".", "getPointerSize", "(", "", ")", ";", "unsigned", "Alignment", "=", "", ";", "auto", "addOpsForConstantPoolLoad", "=", "[", "&", "MF", ",", "Alignment", ",", "Size", "]", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "GlobalValue", "*", "GV", ",", "bool", "IsSBREL", ")", "{", "assert", "(", "MIB", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "auto", "ConstPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "auto", "CPIndex", "=", "IsSBREL", "?", "ConstPool", "->", "getConstantPoolIndex", "(", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ",", "Alignment", ")", ":", "ConstPool", "->", "getConstantPoolIndex", "(", "GV", ",", "Alignment", ")", ";", "MIB", ".", "addConstantPoolIndex", "(", "CPIndex", ",", "", ",", "", ")", ".", "addMemOperand", "(", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Alignment", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", ";", "if", "(", "TM", ".", "isPositionIndependent", "(", ")", ")", "{", "bool", "Indirect", "=", "STI", ".", "isGVIndirectSymbol", "(", "GV", ")", ";", "unsigned", "Opc", "=", "UseMovt", "&&", "!", "STI", ".", "isTargetELF", "(", ")", "?", "(", "Indirect", "?", "", ":", "", ")", ":", "(", "Indirect", "?", "", ":", "", ")", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "Opc", ")", ")", ";", "int", "TargetFlags", "=", "", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "TargetFlags", "|=", "", ";", "if", "(", "STI", ".", "isGVInGOT", "(", "GV", ")", ")", "TargetFlags", "|=", "", ";"], "ground_truth": ["MIB", "->", "getOperand", "(", "", ")", ".", "setTargetFlags", "(", "TargetFlags", ")", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73860, "Length": 252, "Cover_Rate": 0.3050847457627119} {"Template_token": ["", "}", "if", "(", "STI", ".", "isRWPI", "(", ")", "&&", "!", "isReadOnly", ")", "{", "auto", "Offset", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstrBuilder", "OffsetMIB", ";", "if", "(", "UseMovt", ")", "{", "OffsetMIB", "=", "BuildMI", "(", "MBB", ",", "*", "MIB", ",", "MIB", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "Offset", ")", ";", "OffsetMIB", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "}", "else", "{", "OffsetMIB", "=", "BuildMI", "(", "MBB", ",", "*", "MIB", ",", "MIB", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "Offset", ")", ";", "addOpsForConstantPoolLoad", "(", "OffsetMIB", ",", "GV", ",", "true", ")", ";", "}", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "OffsetMIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", "->", "RemoveOperand", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Offset", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "STI", ".", "isTargetELF", "(", ")", ")", "{", "if", "(", "UseMovt", ")", "{", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "}", "else", "{", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", "->", "RemoveOperand", "(", "", ")", ";", "addOpsForConstantPoolLoad", "(", "MIB", ",", "GV", ",", "false", ")", ";", "}", "}", "else", "if", "(", "STI", ".", "isTargetMachO", "(", ")", ")", "{"], "ground_truth": ["if", "(", "UseMovt", ")", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73861, "Length": 269, "Cover_Rate": 0.32566585956416466} {"Template_token": ["", "unsigned", "InstructionSelector", "::", "selectLoadStoreOpCode", "(", "unsigned", "Opc", ",", "unsigned", "RegBank", ",", "unsigned", "Size", ")", "const", "{", "bool", "isStore", "=", "Opc", "==", "TargetOpcode", "::", "G_STORE", ";", "if", "(", "RegBank", "==", "", ")", "{", "switch", "(", "Size", ")", "{", "case", "", ":", "case", "", ":", "return", "isStore", "?", "Opcodes", ".", "STORE8", ":", "Opcodes", ".", "LOAD8", ";"], "ground_truth": ["case", "", ":"], "File": "ARMInstructionSelector (2)", "Func": "selectLoadStoreOpCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73862, "Length": 57, "Cover_Rate": 0.3958333333333333} {"Template_token": ["", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg2", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg2", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg2", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg2", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector (2)", "Func": "selectMergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73863, "Length": 115, "Cover_Rate": 0.47717842323651455} {"Template_token": ["", "static", "bool", "selectMergeValues", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "BaseInstrInfo", "&", "TII", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", "{", "assert", "(", "TII", ".", "getSubtarget", "(", ")", ".", "hasVFP2", "(", ")", "&&", "", ")", ";", "unsigned", "VReg0", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg0", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg1", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["unsigned", "VReg2", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectMergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73864, "Length": 165, "Cover_Rate": 0.6846473029045643} {"Template_token": ["", "auto", "InsertBefore", "=", "std", "::", "next", "(", "MIB", "->", "getIterator", "(", ")", ")", ";", "auto", "&", "DbgLoc", "=", "MIB", "->", "getDebugLoc", "(", ")", ";", "auto", "CondReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "validReg", "(", "MRI", ",", "CondReg", ",", "", ",", "", ")", "&&", "", ")", ";", "auto", "CmpI", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addUse", "(", "CondReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "CmpI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "auto", "ResReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "TrueReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "FalseReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "validOpRegPair", "(", "MRI", ",", "ResReg", ",", "TrueReg", ",", "", ",", "", ")", "&&", "validOpRegPair", "(", "MRI", ",", "TrueReg", ",", "FalseReg", ",", "", ",", "", ")", "&&", "", ")", ";", "auto", "Mov1I", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addDef", "(", "ResReg", ")", ".", "addUse", "(", "TrueReg", ")", ".", "addUse", "(", "FalseReg", ")", ".", "add", "(", "predOps", "(", "", ",", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Mov1I", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";"], "ground_truth": ["MIB", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73865, "Length": 250, "Cover_Rate": 0.8445945945945946} {"Template_token": ["", "bool", "InstructionSelector", "::", "selectShift", "(", "unsigned", "ShiftOpc", ",", "MachineInstrBuilder", "&", "MIB", ")", "const", "{", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "ShiftOpc", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "ground_truth": ["return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73866, "Length": 63, "Cover_Rate": 0.9264705882352942} {"Template_token": ["", "if", "(", "Size", "!=", "", "&&", "Size", "!=", "", ")", "return", "Opc", ";"], "ground_truth": ["if", "(", "Opc", "==", "G_SEXT", ")", "return", "Size", "==", "", "?", "Opcodes", ".", "SEXT8", ":", "Opcodes", ".", "SEXT16", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectSimpleExtOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73867, "Length": 32, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg2", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg2", ";"], "ground_truth": ["assert", "(", "MRI", ".", "getType", "(", "VReg2", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg2", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectUnmergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73868, "Length": 89, "Cover_Rate": 0.36929460580912865} {"Template_token": ["", "unsigned", "VReg0", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg0", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg1", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["(", "void", ")", "VReg1", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectUnmergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73869, "Length": 73, "Cover_Rate": 0.3029045643153527} {"Template_token": ["", "bool", "InstructionSelector", "::", "validOpRegPair", "(", "MachineRegisterInfo", "&", "MRI", ",", "unsigned", "LHSReg", ",", "unsigned", "RHSReg", ",", "unsigned", "ExpectedSize", ",", "unsigned", "ExpectedRegBankID", ")", "const", "{", "return", "MRI", ".", "getType", "(", "LHSReg", ")", "==", "MRI", ".", "getType", "(", "RHSReg", ")", "&&", "validReg", "(", "MRI", ",", "LHSReg", ",", "ExpectedSize", ",", "ExpectedRegBankID", ")", "&&", "validReg", "(", "MRI", ",", "RHSReg", ",", "ExpectedSize", ",", "ExpectedRegBankID", ")", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector (2)", "Func": "validOpRegPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73871, "Length": 61, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", "!=", "ExpectedSize", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "!=", "ExpectedRegBankID", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "ARMInstructionSelector (2)", "Func": "validReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73872, "Length": 58, "Cover_Rate": 0.6744186046511628} {"Template_token": ["", "bool", "InstructionSelector", "::", "validReg", "(", "MachineRegisterInfo", "&", "MRI", ",", "unsigned", "Reg", ",", "unsigned", "ExpectedSize", ",", "unsigned", "ExpectedRegBankID", ")", "const", "{", "if", "(", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", "!=", "ExpectedSize", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "!=", "ExpectedRegBankID", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMInstructionSelector (2)", "Func": "validReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73873, "Length": 85, "Cover_Rate": 0.9883720930232558} {"Template_token": ["", "InstructionSelector", "::", "InstructionSelector", "(", "const", "Subtarget", "&", "STI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", ":", "InstructionSelector", "(", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", "{"], "ground_truth": ["}"], "File": "ARMInstructionSelector10", "Func": "ARMInstructionSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73874, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "InstructionSelector", "::", "InstructionSelector", "(", "const", "Subtarget", "&", "STI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", ":", "InstructionSelector", "(", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", "{"], "ground_truth": ["}"], "File": "ARMInstructionSelector10", "Func": "ARMInstructionSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73875, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "I", ".", "isCopy", "(", ")", ")", "return", "selectCopy", "(", "I", ",", "TII", ",", "MRI", ",", "TRI", ",", "RBI", ")", ";", "return", "true", ";", "}", "MachineInstrBuilder", "MIB", "{", "MF", ",", "I", "}", ";", "using", "namespace", "TargetOpcode", ";", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "case", "G_ADD", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "break", ";", "case", "G_FRAME_INDEX", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ".", "addImm", "(", "", ")", ")", ")", ";", "break", ";", "case", "G_LOAD", ":"], "ground_truth": ["I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";"], "File": "ARMInstructionSelector10", "Func": "select", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73876, "Length": 140, "Cover_Rate": 0.5932203389830508} {"Template_token": ["", "assert", "(", "(", "DstSize", "==", "SrcSize", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "DstSize", "<=", "SrcSize", ")", ")", "&&", "", ")", ";", "assert", "(", "RegBank", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "MRI", ")", ")", "{"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TII", ".", "getName", "(", "I", ".", "getOpcode", "(", ")", ")", "<<", "", ")", ";"], "File": "ARMInstructionSelector10", "Func": "selectCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73877, "Length": 83, "Cover_Rate": 0.3593073593073593} {"Template_token": ["", "InstructionSelector", "::", "InstructionSelector", "(", "const", "BaseTargetMachine", "&", "TM", ",", "const", "Subtarget", "&", "STI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", ":", "InstructionSelector", "(", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "TM", "(", "TM", ")", ",", "RBI", "(", "RBI", ")", ",", "STI", "(", "STI", ")", ",", "{"], "ground_truth": ["}"], "File": "ARMInstructionSelector12", "Func": "ARMInstructionSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73879, "Length": 61, "Cover_Rate": 1.0} {"Template_token": ["", "InstructionSelector", "::", "InstructionSelector", "(", "const", "BaseTargetMachine", "&", "TM", ",", "const", "Subtarget", "&", "STI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", ":", "InstructionSelector", "(", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "TM", "(", "TM", ")", ",", "RBI", "(", "RBI", ")", ",", "STI", "(", "STI", ")", ",", "{"], "ground_truth": ["}"], "File": "ARMInstructionSelector12", "Func": "ARMInstructionSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73880, "Length": 61, "Cover_Rate": 1.0} {"Template_token": ["", "const", "RegisterBank", "*", "RegBank", "=", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", ";", "assert", "(", "RegBank", "&&", "", ")", ";", "const", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "RegBank", "->", "getID", "(", ")", "==", "", "||", "RegBank", "->", "getID", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "RegBank", "->", "getID", "(", ")", "==", "", ")", "{", "if", "(", "Size", "==", "", ")", "return", "&", "", ";"], "ground_truth": ["else", "if", "(", "Size", "==", "", ")", "return", "&", "", ";"], "File": "ARMInstructionSelector12", "Func": "guessRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73881, "Length": 93, "Cover_Rate": 0.6595744680851063} {"Template_token": ["", "static", "bool", "selectCopy", "(", "MachineInstr", "&", "I", ",", "const", "TargetInstrInfo", "&", "TII", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", "{", "unsigned", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DstReg", ")", ")", "return", "true", ";", "const", "TargetRegisterClass", "*", "RC", "=", "guessRegClass", "(", "DstReg", ",", "MRI", ",", "TRI", ",", "RBI", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "MRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TII", ".", "getName", "(", "I", ".", "getOpcode", "(", ")", ")", "<<", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMInstructionSelector12", "Func": "selectCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73883, "Length": 111, "Cover_Rate": 0.9568965517241379} {"Template_token": ["", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "TargetFlags", "|=", "", ";", "if", "(", "STI", ".", "isGVInGOT", "(", "GV", ")", ")", "TargetFlags", "|=", "", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setTargetFlags", "(", "TargetFlags", ")", ";", "if", "(", "Indirect", ")", "MIB", ".", "addMemOperand", "(", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "TM", ".", "getPointerSize", "(", ")", ",", "Alignment", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "bool", "isReadOnly", "=", "STI", ".", "getTargetLowering", "(", ")", "->", "isReadOnly", "(", "GV", ")", ";", "if", "(", "STI", ".", "isROPI", "(", ")", "&&", "isReadOnly", ")", "{", "unsigned", "Opc", "=", "UseMovt", "?", "", ":", "", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "Opc", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "STI", ".", "isRWPI", "(", ")", "&&", "!", "isReadOnly", ")", "{", "auto", "Offset", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstrBuilder", "OffsetMIB", ";", "if", "(", "UseMovt", ")", "{", "OffsetMIB", "=", "BuildMI", "(", "MBB", ",", "*", "MIB", ",", "MIB", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "Offset", ")", ";", "OffsetMIB", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "}", "else", "{", "OffsetMIB", "=", "BuildMI", "(", "MBB", ",", "*", "MIB", ",", "MIB", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "Offset", ")", ";", "addOpsForConstantPoolLoad", "(", "OffsetMIB", ",", "GV", ",", "true", ")", ";", "}", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "OffsetMIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", "->", "RemoveOperand", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Offset", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "ground_truth": ["return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "ARMInstructionSelector12", "Func": "selectGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73884, "Length": 326, "Cover_Rate": 0.39515151515151514} {"Template_token": ["", "switch", "(", "Size", ")", "{", "case", "", ":", "case", "", ":", "return", "isStore", "?", "", ":", "", ";", "case", "", ":", "return", "isStore", "?", "", ":", "", ";", "case", "", ":", "return", "isStore", "?", "", ":", "", ";", "default", ":", "return", "Opc", ";", "}", "}", "if", "(", "RegBank", "==", "", ")", "{", "switch", "(", "Size", ")", "{", "case", "", ":", "return", "isStore", "?", "", ":", "", ";", "case", "", ":", "return", "isStore", "?", "", ":", "", ";", "default", ":", "return", "Opc", ";", "}", "}"], "ground_truth": ["return", "Opc", ";"], "File": "ARMInstructionSelector12", "Func": "selectLoadStoreOpCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73885, "Length": 87, "Cover_Rate": 0.6126760563380281} {"Template_token": ["", "case", "", ":", "return", "isStore", "?", "", ":", "", ";", "case", "", ":", "return", "isStore", "?", "", ":", "", ";", "case", "", ":", "return", "isStore", "?", "", ":", "", ";", "default", ":", "return", "Opc", ";", "}", "}"], "ground_truth": ["if", "(", "RegBank", "==", "", ")", "{"], "File": "ARMInstructionSelector12", "Func": "selectLoadStoreOpCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73886, "Length": 44, "Cover_Rate": 0.30985915492957744} {"Template_token": ["", "if", "(", "Opc", "==", "G_SEXT", ")", "return", "Size", "==", "", "?", "", ":", "", ";"], "ground_truth": ["if", "(", "Opc", "==", "G_ZEXT", ")", "return", "Size", "==", "", "?", "", ":", "", ";"], "File": "ARMInstructionSelector12", "Func": "selectSimpleExtOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73887, "Length": 30, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "bool", "InstructionSelector", "::", "validReg", "(", "MachineRegisterInfo", "&", "MRI", ",", "unsigned", "Reg", ",", "unsigned", "ExpectedSize", ",", "unsigned", "ExpectedRegBankID", ")", "const", "{", "if", "(", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", "!=", "ExpectedSize", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "!=", "ExpectedRegBankID", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMInstructionSelector12", "Func": "validReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73888, "Length": 85, "Cover_Rate": 0.9883720930232558} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "switch", "(", "SrcSize", ")", "{", "case", "", ":", "{", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "if", "(", "isSExt", ")", "{", "unsigned", "SExtResult", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "AndResult", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "I", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "AndResult", ")", ";", "auto", "InsertBefore", "=", "std", "::", "next", "(", "I", ".", "getIterator", "(", ")", ")", ";", "auto", "SubI", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addDef", "(", "SExtResult", ")", ".", "addUse", "(", "AndResult", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "SubI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "selectSimpleExtOpc", "(", "I", ".", "getOpcode", "(", ")", ",", "SrcSize", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "break", ";", "}", "default", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "break", ";", "}", "case", "G_ADD", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMInstructionSelector13", "Func": "select", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73889, "Length": 318, "Cover_Rate": 0.465592972181552} {"Template_token": ["", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "SubI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "selectSimpleExtOpc", "(", "I", ".", "getOpcode", "(", ")", ",", "SrcSize", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "break", ";", "}", "default", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "break", ";", "}", "case", "G_ADD", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "case", "G_FRAME_INDEX", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "case", "G_LOAD", ":", "{", "LLT", "ValTy", "=", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "const", "auto", "ValSize", "=", "ValTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "ValSize", "!=", "", "&&", "ValSize", "!=", "", "&&", "ValSize", "!=", "", "&&", "ValSize", "!=", "", ")", "return", "false", ";", "const", "auto", "NewOpc", "=", "selectLoadOpCode", "(", "ValSize", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";"], "ground_truth": ["if", "(", "NewOpc", "==", "", ")", "MIB", ".", "addReg", "(", "", ")", ";"], "File": "ARMInstructionSelector13", "Func": "select", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73890, "Length": 252, "Cover_Rate": 0.3689604685212299} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMInstructionSelector13", "Func": "selectLoadOpCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73891, "Length": 18, "Cover_Rate": 0.3829787234042553} {"Template_token": ["", "if", "(", "Opc", "==", "G_SEXT", ")", "return", "Size", "==", "", "?", "", ":", "", ";"], "ground_truth": ["if", "(", "Opc", "==", "G_ZEXT", ")", "return", "Size", "==", "", "?", "", ":", "", ";"], "File": "ARMInstructionSelector13", "Func": "selectSimpleExtOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73892, "Length": 30, "Cover_Rate": 0.40540540540540543} {"Template_token": ["", "(", "void", ")", "SrcSize", ";", "assert", "(", "(", "DstSize", "==", "SrcSize", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "DstSize", "<=", "SrcSize", ")", ")", "&&", "", ")", ";", "assert", "(", "(", "RegBank", "->", "getID", "(", ")", "==", "", "||", "RegBank", "->", "getID", "(", ")", "==", "", ")", "&&", "", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";", "if", "(", "RegBank", "->", "getID", "(", ")", "==", "", ")", "{", "if", "(", "DstSize", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "DstSize", "==", "", ")", "RC", "=", "&", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "MRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TII", ".", "getName", "(", "I", ".", "getOpcode", "(", ")", ")", "<<", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMInstructionSelector18", "Func": "selectCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73895, "Length": 142, "Cover_Rate": 0.4896551724137931} {"Template_token": ["", "static", "bool", "selectExtract", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "BaseInstrInfo", "&", "TII", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", "{", "assert", "(", "TII", ".", "getSubtarget", "(", ")", ".", "hasVFP2", "(", ")", "&&", "", ")", ";", "unsigned", "VReg0", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg0", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg1", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg2", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg2", ";"], "ground_truth": ["assert", "(", "MRI", ".", "getType", "(", "VReg2", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg2", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMInstructionSelector18", "Func": "selectExtract", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73896, "Length": 205, "Cover_Rate": 0.803921568627451} {"Template_token": ["", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "ValSize", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "if", "(", "ValSize", "==", "", ")", "{", "if", "(", "TII", ".", "getSubtarget", "(", ")", ".", "useNEONForSinglePrecisionFP", "(", ")", ")", "return", "false", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "ValSize", "==", "", "&&", "", ")", ";"], "File": "ARMInstructionSelector18", "Func": "selectFAdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73897, "Length": 74, "Cover_Rate": 0.4774193548387097} {"Template_token": ["", "unsigned", "VReg1", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg2", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg2", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg2", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg2", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "MIB", "->", "RemoveOperand", "(", "", ")", ";", "MIB", "->", "RemoveOperand", "(", "", ")", ";"], "ground_truth": ["MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";"], "File": "ARMInstructionSelector18", "Func": "selectSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73898, "Length": 134, "Cover_Rate": 0.5254901960784314} {"Template_token": ["", "InstructionSelector", "::", "InstructionSelector", "(", "const", "BaseTargetMachine", "&", "TM", ",", "const", "Subtarget", "&", "STI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", ":", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "TM", "(", "TM", ")", ",", "RBI", "(", "RBI", ")", ",", "STI", "(", "STI", ")", ",", "Opcodes", "(", "STI", ")", ",", "{"], "ground_truth": ["}"], "File": "ARMInstructionSelector1", "Func": "ARMInstructionSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73901, "Length": 62, "Cover_Rate": 1.0} {"Template_token": ["", "InstructionSelector", "::", "InstructionSelector", "(", "const", "BaseTargetMachine", "&", "TM", ",", "const", "Subtarget", "&", "STI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", ":", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "TM", "(", "TM", ")", ",", "RBI", "(", "RBI", ")", ",", "STI", "(", "STI", ")", ",", "Opcodes", "(", "STI", ")", ",", "{"], "ground_truth": ["}"], "File": "ARMInstructionSelector1", "Func": "ARMInstructionSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73902, "Length": 62, "Cover_Rate": 1.0} {"Template_token": ["", "CmpConstants", "(", "unsigned", "CmpOpcode", ",", "unsigned", "FlagsOpcode", ",", "unsigned", "SelectOpcode", ",", "unsigned", "OpRegBank", ",", "unsigned", "OpSize", ")", ":", "ComparisonOpcode", "(", "CmpOpcode", ")", ",", "ReadFlagsOpcode", "(", "FlagsOpcode", ")", ",", "SelectResultOpcode", "(", "SelectOpcode", ")", ",", "OperandRegBankID", "(", "OpRegBank", ")", ",", "OperandSize", "(", "OpSize", ")", "{"], "ground_truth": ["}"], "File": "ARMInstructionSelector1", "Func": "CmpConstants", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73903, "Length": 44, "Cover_Rate": 1.0} {"Template_token": ["", "CmpConstants", "(", "unsigned", "CmpOpcode", ",", "unsigned", "FlagsOpcode", ",", "unsigned", "SelectOpcode", ",", "unsigned", "OpRegBank", ",", "unsigned", "OpSize", ")", ":", "ComparisonOpcode", "(", "CmpOpcode", ")", ",", "ReadFlagsOpcode", "(", "FlagsOpcode", ")", ",", "SelectResultOpcode", "(", "SelectOpcode", ")", ",", "OperandRegBankID", "(", "OpRegBank", ")", ",", "OperandSize", "(", "OpSize", ")", "{"], "ground_truth": ["}"], "File": "ARMInstructionSelector1", "Func": "CmpConstants", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73904, "Length": 44, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "InstructionSelector", "::", "insertComparison", "(", "CmpConstants", "Helper", ",", "InsertInfo", "I", ",", "unsigned", "ResReg", ",", "", "Cond", ",", "unsigned", "LHSReg", ",", "unsigned", "RHSReg", ",", "unsigned", "PrevRes", ")", "const", "{", "auto", "CmpI", "=", "BuildMI", "(", "I", ".", "MBB", ",", "I", ".", "InsertBefore", ",", "I", ".", "DbgLoc", ",", "TII", ".", "get", "(", "Helper", ".", "ComparisonOpcode", ")", ")", ".", "addUse", "(", "LHSReg", ")", ".", "addUse", "(", "RHSReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "CmpI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "if", "(", "Helper", ".", "ReadFlagsOpcode", "!=", "", ")", "{"], "ground_truth": ["auto", "ReadI", "=", "BuildMI", "(", "I", ".", "MBB", ",", "I", ".", "InsertBefore", ",", "I", ".", "DbgLoc", ",", "TII", ".", "get", "(", "Helper", ".", "ReadFlagsOpcode", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMInstructionSelector1", "Func": "insertComparison", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73905, "Length": 135, "Cover_Rate": 0.5672268907563025} {"Template_token": ["", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "ReadI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "}", "auto", "Mov1I", "=", "BuildMI", "(", "I", ".", "MBB", ",", "I", ".", "InsertBefore", ",", "I", ".", "DbgLoc", ",", "TII", ".", "get", "(", "Helper", ".", "SelectResultOpcode", ")", ")", ".", "addDef", "(", "ResReg", ")", ".", "addUse", "(", "PrevRes", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "Cond", ",", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Mov1I", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector1", "Func": "insertComparison", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73906, "Length": 93, "Cover_Rate": 0.3907563025210084} {"Template_token": ["", "void", "InstructionSelector", "::", "putConstant", "(", "InsertInfo", "I", ",", "unsigned", "DestReg", ",", "unsigned", "Constant", ")", "const", "{", "(", "void", ")", "BuildMI", "(", "I", ".", "MBB", ",", "I", ".", "InsertBefore", ",", "I", ".", "DbgLoc", ",", "TII", ".", "get", "(", "Opcodes", ".", "MOVi", ")", ")", ".", "addDef", "(", "DestReg", ")", ".", "addImm", "(", "Constant", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector1", "Func": "putConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73907, "Length": 69, "Cover_Rate": 0.971830985915493} {"Template_token": ["", "void", "InstructionSelector", "::", "renderVFPF32Imm", "(", "MachineInstrBuilder", "&", "NewInstBuilder", ",", "const", "MachineInstr", "&", "OldInst", ",", "int", "OpIdx", ")", "const", "{", "assert", "(", "OldInst", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_FCONSTANT", "&&", "OpIdx", "==", "-", "", "&&", "", ")", ";", "APFloat", "FPImmValue", "=", "OldInst", ".", "getOperand", "(", "", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";"], "ground_truth": ["int", "FPImmEncoding", "=", "", "(", "FPImmValue", ")", ";"], "File": "ARMInstructionSelector1", "Func": "renderVFPF32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73909, "Length": 65, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "APFloat", "FPImmValue", "=", "OldInst", ".", "getOperand", "(", "", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "int", "FPImmEncoding", "=", "", "(", "FPImmValue", ")", ";"], "ground_truth": ["assert", "(", "FPImmEncoding", "!=", "-", "", "&&", "", ")", ";"], "File": "ARMInstructionSelector1", "Func": "renderVFPF32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73910, "Length": 36, "Cover_Rate": 0.4235294117647059} {"Template_token": ["", "APFloat", "FPImmValue", "=", "OldInst", ".", "getOperand", "(", "", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";"], "ground_truth": ["int", "FPImmEncoding", "=", "", "(", "FPImmValue", ")", ";"], "File": "ARMInstructionSelector1", "Func": "renderVFPF64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73911, "Length": 26, "Cover_Rate": 0.3058823529411765} {"Template_token": ["", "void", "InstructionSelector", "::", "renderVFPF64Imm", "(", "MachineInstrBuilder", "&", "NewInstBuilder", ",", "const", "MachineInstr", "&", "OldInst", ",", "int", "OpIdx", ")", "const", "{", "assert", "(", "OldInst", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_FCONSTANT", "&&", "OpIdx", "==", "-", "", "&&", "", ")", ";"], "ground_truth": ["APFloat", "FPImmValue", "=", "OldInst", ".", "getOperand", "(", "", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";"], "File": "ARMInstructionSelector1", "Func": "renderVFPF64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73912, "Length": 57, "Cover_Rate": 0.6705882352941176} {"Template_token": ["", "const", "InsertInfo", "I", "(", "MIB", ")", ";", "auto", "ResReg", "=", "MIB", ".", "getReg", "(", "", ")", ";", "if", "(", "!", "validReg", "(", "MRI", ",", "ResReg", ",", "", ",", "", ")", ")", "return", "false", ";", "auto", "Cond", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "MIB", "->", "getOperand", "(", "", ")", ".", "getPredicate", "(", ")", ")", ";", "if", "(", "Cond", "==", "CmpInst", "::", "FCMP_TRUE", "||", "Cond", "==", "CmpInst", "::", "FCMP_FALSE", ")", "{", "putConstant", "(", "I", ",", "ResReg", ",", "Cond", "==", "CmpInst", "::", "FCMP_TRUE", "?", "", ":", "", ")", ";", "MIB", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "auto", "LHSReg", "=", "MIB", ".", "getReg", "(", "", ")", ";", "auto", "RHSReg", "=", "MIB", ".", "getReg", "(", "", ")", ";", "if", "(", "!", "validOpRegPair", "(", "MRI", ",", "LHSReg", ",", "RHSReg", ",", "Helper", ".", "OperandSize", ",", "Helper", ".", "OperandRegBankID", ")", ")", "return", "false", ";", "auto", "Conds", "=", "getComparePreds", "(", "Cond", ")", ";", "auto", "ZeroReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "putConstant", "(", "I", ",", "ZeroReg", ",", "", ")", ";", "if", "(", "Conds", ".", "second", "==", "", ")", "{", "if", "(", "!", "insertComparison", "(", "Helper", ",", "I", ",", "ResReg", ",", "Conds", ".", "first", ",", "LHSReg", ",", "RHSReg", ",", "ZeroReg", ")", ")", "return", "false", ";", "}", "else", "{", "auto", "IntermediateRes", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "!", "insertComparison", "(", "Helper", ",", "I", ",", "IntermediateRes", ",", "Conds", ".", "first", ",", "LHSReg", ",", "RHSReg", ",", "ZeroReg", ")", ")", "return", "false", ";", "if", "(", "!", "insertComparison", "(", "Helper", ",", "I", ",", "ResReg", ",", "Conds", ".", "second", ",", "LHSReg", ",", "RHSReg", ",", "IntermediateRes", ")", ")", "return", "false", ";", "}", "MIB", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMInstructionSelector1", "Func": "selectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73914, "Length": 277, "Cover_Rate": 0.9111842105263158} {"Template_token": ["", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "DstReg", ")", ")", "return", "true", ";", "const", "TargetRegisterClass", "*", "RC", "=", "guessRegClass", "(", "DstReg", ",", "MRI", ",", "TRI", ",", "RBI", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "MRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TII", ".", "getName", "(", "I", ".", "getOpcode", "(", ")", ")", "<<", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector1", "Func": "selectCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73915, "Length": 84, "Cover_Rate": 0.7241379310344828} {"Template_token": ["", "Register", "VReg1", "=", "MIB", ".", "getReg", "(", "", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "Register", "VReg2", "=", "MIB", ".", "getReg", "(", "", ")", ";", "(", "void", ")", "VReg2", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg2", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg2", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector1", "Func": "selectMergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73918, "Length": 126, "Cover_Rate": 0.5502183406113537} {"Template_token": ["", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "Register", "VReg2", "=", "MIB", ".", "getReg", "(", "", ")", ";", "(", "void", ")", "VReg2", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg2", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg2", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMInstructionSelector1", "Func": "selectMergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73919, "Length": 115, "Cover_Rate": 0.5021834061135371} {"Template_token": ["", "auto", "InsertBefore", "=", "std", "::", "next", "(", "MIB", "->", "getIterator", "(", ")", ")", ";", "auto", "&", "DbgLoc", "=", "MIB", "->", "getDebugLoc", "(", ")", ";", "auto", "CondReg", "=", "MIB", ".", "getReg", "(", "", ")", ";", "assert", "(", "validReg", "(", "MRI", ",", "CondReg", ",", "", ",", "", ")", "&&", "", ")", ";", "auto", "CmpI", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opcodes", ".", "TSTri", ")", ")", ".", "addUse", "(", "CondReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "CmpI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "auto", "ResReg", "=", "MIB", ".", "getReg", "(", "", ")", ";", "auto", "TrueReg", "=", "MIB", ".", "getReg", "(", "", ")", ";", "auto", "FalseReg", "=", "MIB", ".", "getReg", "(", "", ")", ";", "assert", "(", "validOpRegPair", "(", "MRI", ",", "ResReg", ",", "TrueReg", ",", "", ",", "", ")", "&&", "validOpRegPair", "(", "MRI", ",", "TrueReg", ",", "FalseReg", ",", "", ",", "", ")", "&&", "", ")", ";", "auto", "Mov1I", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opcodes", ".", "MOVCCr", ")", ")", ".", "addDef", "(", "ResReg", ")", ".", "addUse", "(", "TrueReg", ")", ".", "addUse", "(", "FalseReg", ")", ".", "add", "(", "predOps", "(", "", ",", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Mov1I", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";"], "ground_truth": ["MIB", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMInstructionSelector1", "Func": "selectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73920, "Length": 238, "Cover_Rate": 0.85} {"Template_token": ["", "auto", "InsertBefore", "=", "std", "::", "next", "(", "MIB", "->", "getIterator", "(", ")", ")", ";", "auto", "&", "DbgLoc", "=", "MIB", "->", "getDebugLoc", "(", ")", ";", "auto", "CondReg", "=", "MIB", ".", "getReg", "(", "", ")", ";", "assert", "(", "validReg", "(", "MRI", ",", "CondReg", ",", "", ",", "", ")", "&&", "", ")", ";", "auto", "CmpI", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opcodes", ".", "TSTri", ")", ")", ".", "addUse", "(", "CondReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "CmpI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "auto", "ResReg", "=", "MIB", ".", "getReg", "(", "", ")", ";", "auto", "TrueReg", "=", "MIB", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["auto", "FalseReg", "=", "MIB", ".", "getReg", "(", "", ")", ";"], "File": "ARMInstructionSelector1", "Func": "selectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73921, "Length": 137, "Cover_Rate": 0.48928571428571427} {"Template_token": ["", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "ShiftOpc", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector1", "Func": "selectShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73922, "Length": 50, "Cover_Rate": 0.625} {"Template_token": ["", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "ShiftOpc", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector1", "Func": "selectShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73923, "Length": 50, "Cover_Rate": 0.625} {"Template_token": ["", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "Register", "VReg1", "=", "MIB", ".", "getReg", "(", "", ")", ";", "(", "void", ")", "VReg1", ";"], "ground_truth": ["assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMInstructionSelector1", "Func": "selectUnmergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73924, "Length": 85, "Cover_Rate": 0.37117903930131} {"Template_token": ["", "Register", "VReg1", "=", "MIB", ".", "getReg", "(", "", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "Register", "VReg2", "=", "MIB", ".", "getReg", "(", "", ")", ";", "(", "void", ")", "VReg2", ";"], "ground_truth": ["assert", "(", "MRI", ".", "getType", "(", "VReg2", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg2", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMInstructionSelector1", "Func": "selectUnmergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73925, "Length": 100, "Cover_Rate": 0.4366812227074236} {"Template_token": ["", "assert", "(", "validOpRegPair", "(", "MRI", ",", "ResReg", ",", "TrueReg", ",", "", ",", "", ")", "&&", "validOpRegPair", "(", "MRI", ",", "TrueReg", ",", "FalseReg", ",", "", ",", "", ")", "&&", "", ")", ";", "auto", "Mov1I", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opcodes", ".", "MOVCCr", ")", ")", ".", "addDef", "(", "ResReg", ")", ".", "addUse", "(", "TrueReg", ")", ".", "addUse", "(", "FalseReg", ")", ".", "add", "(", "predOps", "(", "", ",", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Mov1I", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "MIB", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMInstructionSelector20", "Func": "selectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73926, "Length": 104, "Cover_Rate": 0.35135135135135137} {"Template_token": ["", "if", "(", "!", "Val", ".", "isImm", "(", ")", ")", "{", "return", "false", ";", "}", "break", ";", "}", "case", "G_STORE", ":", "case", "G_LOAD", ":", "{", "const", "auto", "&", "MemOp", "=", "*", "*", "I", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MemOp", ".", "getOrdering", "(", ")", "!=", "AtomicOrdering", "::", "NotAtomic", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "unsigned", "Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegBank", "=", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", ";", "LLT", "ValTy", "=", "MRI", ".", "getType", "(", "Reg", ")", ";", "const", "auto", "ValSize", "=", "ValTy", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "ValSize", "!=", "", "||", "TII", ".", "getSubtarget", "(", ")", ".", "hasVFP2", "(", ")", ")", "&&", "", ")", ";", "const", "auto", "NewOpc", "=", "selectLoadStoreOpCode", "(", "I", ".", "getOpcode", "(", ")", ",", "RegBank", ",", "ValSize", ")", ";", "if", "(", "NewOpc", "==", "G_LOAD", "||", "NewOpc", "==", "G_STORE", ")", "return", "false", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "break", ";", "}", "case", "G_MERGE_VALUES", ":", "{", "if", "(", "!", "selectMergeValues", "(", "MIB", ",", "TII", ",", "MRI", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "break", ";", "}", "case", "G_UNMERGE_VALUES", ":", "{", "if", "(", "!", "selectUnmergeValues", "(", "MIB", ",", "TII", ",", "MRI", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "break", ";", "}", "case", "G_BRCOND", ":", "{", "if", "(", "!", "validReg", "(", "MRI", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "Test", "=", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Test", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "auto", "Branch", "=", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ",", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Branch", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector23", "Func": "select", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73929, "Length": 461, "Cover_Rate": 0.30249343832021} {"Template_token": ["", "assert", "(", "RegBank", "&&", "", ")", ";", "const", "unsigned", "DstSize", "=", "MRI", ".", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", ";", "(", "void", ")", "DstSize", ";", "unsigned", "SrcReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "SrcSize", "=", "RBI", ".", "getSizeInBits", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";", "(", "void", ")", "SrcSize", ";", "assert", "(", "DstSize", "<=", "SrcSize", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "(", "RegBank", "->", "getID", "(", ")", "==", "", "||", "RegBank", "->", "getID", "(", ")", "==", "", ")", "&&", "", ")", ";"], "File": "ARMInstructionSelector26", "Func": "selectCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73932, "Length": 93, "Cover_Rate": 0.3381818181818182} {"Template_token": ["", "assert", "(", "TII", ".", "getSubtarget", "(", ")", ".", "hasVFP2", "(", ")", "&&", "", ")", ";", "unsigned", "VReg0", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg0", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg1", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "MIB", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "%", "", "==", "", "&&", "", ")", ";"], "ground_truth": ["MIB", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "MIB", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "/", "", ")", ";"], "File": "ARMInstructionSelector26", "Func": "selectExtract", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73933, "Length": 166, "Cover_Rate": 0.7280701754385965} {"Template_token": ["", "MachineInstrBuilder", "MIB", "{", "MF", ",", "I", "}", ";", "bool", "isSExt", "=", "false", ";", "using", "namespace", "TargetOpcode", ";", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "case", "G_SEXT", ":", "isSExt", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "G_ZEXT", ":", "{", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "DstTy", ".", "getSizeInBits", "(", ")", "!=", "", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "switch", "(", "SrcSize", ")", "{", "case", "", ":", "{", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "if", "(", "isSExt", ")", "{", "unsigned", "SExtResult", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "AndResult", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "I", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "AndResult", ")", ";", "auto", "InsertBefore", "=", "std", "::", "next", "(", "I", ".", "getIterator", "(", ")", ")", ";", "auto", "SubI", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addDef", "(", "SExtResult", ")", ".", "addUse", "(", "AndResult", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "SubI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "selectSimpleExtOpc", "(", "I", ".", "getOpcode", "(", ")", ",", "SrcSize", ")", ";", "if", "(", "NewOpc", "==", "I", ".", "getOpcode", "(", ")", ")", "return", "false", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "break", ";", "}", "default", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "break", ";", "}", "case", "G_ADD", ":", "case", "G_GEP", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "case", "G_FADD", ":", "if", "(", "!", "selectFAdd", "(", "MIB", ",", "TII", ",", "MRI", ")", ")", "return", "false", ";", "break", ";", "case", "G_FRAME_INDEX", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "case", "G_CONSTANT", ":", "{", "unsigned", "Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "false", ";"], "File": "ARMInstructionSelector27", "Func": "select", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73934, "Length": 498, "Cover_Rate": 0.5192909280500522} {"Template_token": ["", "I", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "AndResult", ")", ";", "auto", "InsertBefore", "=", "std", "::", "next", "(", "I", ".", "getIterator", "(", ")", ")", ";", "auto", "SubI", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addDef", "(", "SExtResult", ")", ".", "addUse", "(", "AndResult", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "SubI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "selectSimpleExtOpc", "(", "I", ".", "getOpcode", "(", ")", ",", "SrcSize", ")", ";", "if", "(", "NewOpc", "==", "I", ".", "getOpcode", "(", ")", ")", "return", "false", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "break", ";", "}", "default", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "break", ";", "}", "case", "G_ADD", ":", "case", "G_GEP", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "case", "G_FADD", ":", "if", "(", "!", "selectFAdd", "(", "MIB", ",", "TII", ",", "MRI", ")", ")", "return", "false", ";", "break", ";", "case", "G_FRAME_INDEX", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "case", "G_CONSTANT", ":", "{", "unsigned", "Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "false", ";", "assert", "(", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "}", "case", "G_STORE", ":"], "ground_truth": ["case", "G_LOAD", ":", "{"], "File": "ARMInstructionSelector27", "Func": "select", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73935, "Length": 376, "Cover_Rate": 0.3920750782064651} {"Template_token": ["", "assert", "(", "OldInst", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_FCONSTANT", "&&", "", ")", ";", "APFloat", "FPImmValue", "=", "OldInst", ".", "getOperand", "(", "", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "int", "FPImmEncoding", "=", "", "(", "FPImmValue", ")", ";", "assert", "(", "FPImmEncoding", "!=", "-", "", "&&", "", ")", ";", "NewInstBuilder", ".", "addImm", "(", "FPImmEncoding", ")", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector28", "Func": "renderVFPF32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73936, "Length": 59, "Cover_Rate": 0.7662337662337663} {"Template_token": ["", "int", "FPImmEncoding", "=", "", "(", "FPImmValue", ")", ";", "assert", "(", "FPImmEncoding", "!=", "-", "", "&&", "", ")", ";", "NewInstBuilder", ".", "addImm", "(", "FPImmEncoding", ")", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector28", "Func": "renderVFPF64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73937, "Length": 26, "Cover_Rate": 0.33766233766233766} {"Template_token": ["", "APFloat", "FPImmValue", "=", "OldInst", ".", "getOperand", "(", "", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "int", "FPImmEncoding", "=", "", "(", "FPImmValue", ")", ";", "assert", "(", "FPImmEncoding", "!=", "-", "", "&&", "", ")", ";"], "ground_truth": ["NewInstBuilder", ".", "addImm", "(", "FPImmEncoding", ")", ";"], "File": "ARMInstructionSelector28", "Func": "renderVFPF64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73938, "Length": 43, "Cover_Rate": 0.5584415584415584} {"Template_token": ["", "Register", "VReg0", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg0", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "Register", "VReg1", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "Register", "VReg2", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg2", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg2", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg2", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";"], "File": "ARMInstructionSelector28", "Func": "selectMergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73940, "Length": 174, "Cover_Rate": 0.7219917012448133} {"Template_token": ["", "static", "bool", "selectMergeValues", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "BaseInstrInfo", "&", "TII", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", "{", "assert", "(", "TII", ".", "getSubtarget", "(", ")", ".", "hasVFP2Base", "(", ")", "&&", "", ")", ";", "Register", "VReg0", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg0", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "Register", "VReg1", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "Register", "VReg2", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg2", ";"], "ground_truth": ["assert", "(", "MRI", ".", "getType", "(", "VReg2", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg2", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMInstructionSelector28", "Func": "selectMergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73941, "Length": 205, "Cover_Rate": 0.8506224066390041} {"Template_token": ["", "auto", "CondReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "validReg", "(", "MRI", ",", "CondReg", ",", "", ",", "", ")", "&&", "", ")", ";", "auto", "CmpI", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opcodes", ".", "TSTri", ")", ")", ".", "addUse", "(", "CondReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "CmpI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "auto", "ResReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "TrueReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["auto", "FalseReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMInstructionSelector28", "Func": "selectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73942, "Length": 129, "Cover_Rate": 0.4358108108108108} {"Template_token": ["", "assert", "(", "validReg", "(", "MRI", ",", "CondReg", ",", "", ",", "", ")", "&&", "", ")", ";", "auto", "CmpI", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opcodes", ".", "TSTri", ")", ")", ".", "addUse", "(", "CondReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "CmpI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "auto", "ResReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "TrueReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "FalseReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "validOpRegPair", "(", "MRI", ",", "ResReg", ",", "TrueReg", ",", "", ",", "", ")", "&&", "validOpRegPair", "(", "MRI", ",", "TrueReg", ",", "FalseReg", ",", "", ",", "", ")", "&&", "", ")", ";", "auto", "Mov1I", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opcodes", ".", "MOVCCr", ")", ")", ".", "addDef", "(", "ResReg", ")", ".", "addUse", "(", "TrueReg", ")", ".", "addUse", "(", "FalseReg", ")", ".", "add", "(", "predOps", "(", "", ",", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Mov1I", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "MIB", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMInstructionSelector28", "Func": "selectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73943, "Length": 219, "Cover_Rate": 0.7398648648648649} {"Template_token": ["", "(", "void", ")", "VReg0", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "Register", "VReg1", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "Register", "VReg2", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg2", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg2", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg2", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";"], "ground_truth": ["MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMInstructionSelector28", "Func": "selectUnmergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73944, "Length": 170, "Cover_Rate": 0.7053941908713693} {"Template_token": ["", "(", "void", ")", "RegBank", ";", "assert", "(", "RegBank", "&&", "", ")", ";", "const", "unsigned", "DstSize", "=", "MRI", ".", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "RegBank", "->", "getID", "(", ")", "==", "", "||", "RegBank", "->", "getID", "(", ")", "==", "", ")", "&&", "", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";", "if", "(", "RegBank", "->", "getID", "(", ")", "==", "", ")", "{", "if", "(", "DstSize", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "DstSize", "==", "", ")", "RC", "=", "&", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "MRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TII", ".", "getName", "(", "I", ".", "getOpcode", "(", ")", ")", "<<", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector2", "Func": "selectCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73948, "Length": 141, "Cover_Rate": 0.6211453744493393} {"Template_token": ["", "assert", "(", "TII", ".", "getSubtarget", "(", ")", ".", "hasVFP2Base", "(", ")", "&&", "", ")", ";", "unsigned", "VReg0", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg0", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg1", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["unsigned", "VReg2", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMInstructionSelector30", "Func": "selectMergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73950, "Length": 137, "Cover_Rate": 0.5684647302904564} {"Template_token": ["", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg1", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg1", ";"], "ground_truth": ["assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMInstructionSelector30", "Func": "selectUnmergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73951, "Length": 89, "Cover_Rate": 0.36929460580912865} {"Template_token": ["", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg2", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg2", ";"], "ground_truth": ["assert", "(", "MRI", ".", "getType", "(", "VReg2", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg2", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMInstructionSelector30", "Func": "selectUnmergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73952, "Length": 94, "Cover_Rate": 0.3900414937759336} {"Template_token": ["", "}", "break", ";", "}", "case", "G_ADD", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "case", "G_FADD", ":", "if", "(", "!", "selectFAdd", "(", "MIB", ",", "TII", ",", "MRI", ")", ")", "return", "false", ";", "break", ";", "case", "G_FRAME_INDEX", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "case", "G_LOAD", ":", "{", "unsigned", "Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegBank", "=", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", ";", "LLT", "ValTy", "=", "MRI", ".", "getType", "(", "Reg", ")", ";", "const", "auto", "ValSize", "=", "ValTy", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "ValSize", "!=", "", "||", "TII", ".", "getSubtarget", "(", ")", ".", "hasVFP2", "(", ")", ")", "&&", "", ")", ";", "const", "auto", "NewOpc", "=", "selectLoadOpCode", "(", "RegBank", ",", "ValSize", ")", ";", "if", "(", "NewOpc", "==", "G_LOAD", ")", "return", "false", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "break", ";", "}", "case", "G_SEQUENCE", ":", "{", "if", "(", "!", "selectSequence", "(", "MIB", ",", "TII", ",", "MRI", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "break", ";", "}", "case", "G_EXTRACT", ":", "{", "if", "(", "!", "selectExtract", "(", "MIB", ",", "TII", ",", "MRI", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "break", ";", "}"], "ground_truth": ["default", ":"], "File": "ARMInstructionSelector39", "Func": "select", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73957, "Length": 291, "Cover_Rate": 0.3628428927680798} {"Template_token": ["", "if", "(", "SrcRegBank", ".", "getID", "(", ")", "!=", "DstRegBank", ".", "getID", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "SrcRegBank", ".", "getID", "(", ")", "!=", "", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "COPY", ")", ")", ";", "return", "selectCopy", "(", "I", ",", "TII", ",", "MRI", ",", "TRI", ",", "RBI", ")", ";", "}", "case", "G_ICMP", ":", "return", "selectICmp", "(", "MIB", ",", "TII", ",", "MRI", ",", "TRI", ",", "RBI", ")", ";", "case", "G_GEP", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "case", "G_FRAME_INDEX", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "case", "G_CONSTANT", ":", "{", "unsigned", "Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "false", ";", "assert", "(", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "auto", "&", "Val", "=", "I", ".", "getOperand", "(", "", ")", ";", "if", "(", "Val", ".", "isCImm", "(", ")", ")", "{", "if", "(", "Val", ".", "getCImm", "(", ")", "->", "getBitWidth", "(", ")", ">", "", ")", "return", "false", ";", "Val", ".", "ChangeToImmediate", "(", "Val", ".", "getCImm", "(", ")", "->", "getZExtValue", "(", ")", ")", ";", "}", "if", "(", "!", "Val", ".", "isImm", "(", ")", ")", "{", "return", "false", ";", "}", "break", ";", "}", "case", "G_STORE", ":", "case", "G_LOAD", ":", "{", "const", "auto", "&", "MemOp", "=", "*", "*", "I", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MemOp", ".", "getOrdering", "(", ")", "!=", "AtomicOrdering", "::", "NotAtomic", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector3", "Func": "select", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73959, "Length": 372, "Cover_Rate": 0.3152542372881356} {"Template_token": ["", "auto", "InsertBefore", "=", "std", "::", "next", "(", "MIB", "->", "getIterator", "(", ")", ")", ";", "auto", "&", "DebugLoc", "=", "MIB", "->", "getDebugLoc", "(", ")", ";", "auto", "Mov0I", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DebugLoc", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addDef", "(", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Mov0I", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "auto", "LHSReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "RHSReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["assert", "(", "MRI", ".", "getType", "(", "LHSReg", ")", "==", "MRI", ".", "getType", "(", "RHSReg", ")", "&&", "MRI", ".", "getType", "(", "LHSReg", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "MRI", ".", "getType", "(", "RHSReg", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMInstructionSelector3", "Func": "selectICmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73960, "Length": 165, "Cover_Rate": 0.40145985401459855} {"Template_token": ["", "}", ";", "if", "(", "TM", ".", "isPositionIndependent", "(", ")", ")", "{", "bool", "Indirect", "=", "STI", ".", "isGVIndirectSymbol", "(", "GV", ")", ";", "bool", "UseOpcodeThatLoads", "=", "Indirect", "&&", "!", "STI", ".", "isThumb", "(", ")", ";", "unsigned", "Opc", "=", "UseMovt", "&&", "!", "STI", ".", "isTargetELF", "(", ")", "?", "(", "UseOpcodeThatLoads", "?", "(", "unsigned", ")", "", ":", "Opcodes", ".", "MOV_ga_pcrel", ")", ":", "(", "UseOpcodeThatLoads", "?", "(", "unsigned", ")", "", ":", "Opcodes", ".", "LDRLIT_ga_pcrel", ")", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "Opc", ")", ")", ";", "int", "TargetFlags", "=", "", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "TargetFlags", "|=", "", ";", "if", "(", "STI", ".", "isGVInGOT", "(", "GV", ")", ")", "TargetFlags", "|=", "", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setTargetFlags", "(", "TargetFlags", ")", ";", "if", "(", "Indirect", ")", "{", "if", "(", "!", "UseOpcodeThatLoads", ")", "{", "auto", "ResultReg", "=", "MIB", ".", "getReg", "(", "", ")", ";", "auto", "AddressReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "AddressReg", ")", ";", "auto", "InsertBefore", "=", "std", "::", "next", "(", "MIB", "->", "getIterator", "(", ")", ")", ";", "auto", "MIBLoad", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "MIB", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opcodes", ".", "LOAD32", ")", ")", ".", "addDef", "(", "ResultReg", ")", ".", "addReg", "(", "AddressReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "addGOTMemOperand", "(", "MIBLoad", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "MIBLoad", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "}", "else", "{", "addGOTMemOperand", "(", "MIB", ")", ";", "}", "}", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "bool", "isReadOnly", "=", "STI", ".", "getTargetLowering", "(", ")", "->", "isReadOnly", "(", "GV", ")", ";", "if", "(", "STI", ".", "isROPI", "(", ")", "&&", "isReadOnly", ")", "{", "unsigned", "Opc", "=", "UseMovt", "?", "Opcodes", ".", "MOV_ga_pcrel", ":", "Opcodes", ".", "LDRLIT_ga_pcrel", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "Opc", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "STI", ".", "isRWPI", "(", ")", "&&", "!", "isReadOnly", ")", "{", "auto", "Offset", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstrBuilder", "OffsetMIB", ";"], "ground_truth": ["if", "(", "UseMovt", ")", "{"], "File": "ARMInstructionSelector4", "Func": "selectGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73962, "Length": 373, "Cover_Rate": 0.3589990375360924} {"Template_token": ["", "break", ";", "case", "G_FRAME_INDEX", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "case", "G_CONSTANT", ":", "{", "unsigned", "Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "false", ";", "assert", "(", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "auto", "&", "Val", "=", "I", ".", "getOperand", "(", "", ")", ";", "if", "(", "Val", ".", "isCImm", "(", ")", ")", "{", "if", "(", "Val", ".", "getCImm", "(", ")", "->", "getBitWidth", "(", ")", ">", "", ")", "return", "false", ";", "Val", ".", "ChangeToImmediate", "(", "Val", ".", "getCImm", "(", ")", "->", "getZExtValue", "(", ")", ")", ";", "}", "if", "(", "!", "Val", ".", "isImm", "(", ")", ")", "{", "return", "false", ";", "}", "break", ";", "}", "case", "G_STORE", ":", "case", "G_LOAD", ":", "{", "const", "auto", "&", "MemOp", "=", "*", "*", "I", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MemOp", ".", "getOrdering", "(", ")", "!=", "AtomicOrdering", "::", "NotAtomic", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "unsigned", "Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegBank", "=", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", ";", "LLT", "ValTy", "=", "MRI", ".", "getType", "(", "Reg", ")", ";", "const", "auto", "ValSize", "=", "ValTy", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "ValSize", "!=", "", "||", "TII", ".", "getSubtarget", "(", ")", ".", "hasVFP2", "(", ")", ")", "&&", "", ")", ";", "const", "auto", "NewOpc", "=", "selectLoadStoreOpCode", "(", "I", ".", "getOpcode", "(", ")", ",", "RegBank", ",", "ValSize", ")", ";", "if", "(", "NewOpc", "==", "G_LOAD", "||", "NewOpc", "==", "G_STORE", ")", "return", "false", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "break", ";", "}", "case", "G_MERGE_VALUES", ":", "{", "if", "(", "!", "selectMergeValues", "(", "MIB", ",", "TII", ",", "MRI", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "break", ";", "}", "case", "G_UNMERGE_VALUES", ":", "{", "if", "(", "!", "selectUnmergeValues", "(", "MIB", ",", "TII", ",", "MRI", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";"], "ground_truth": ["break", ";"], "File": "ARMInstructionSelector8", "Func": "select", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73963, "Length": 445, "Cover_Rate": 0.3717627401837928} {"Template_token": ["", "auto", "&", "MBB", "=", "*", "MIB", "->", "getParent", "(", ")", ";", "auto", "InsertBefore", "=", "std", "::", "next", "(", "MIB", "->", "getIterator", "(", ")", ")", ";", "auto", "&", "DebugLoc", "=", "MIB", "->", "getDebugLoc", "(", ")", ";", "auto", "CondReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "CondReg", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "CondReg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "auto", "CmpI", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DebugLoc", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addUse", "(", "CondReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "CmpI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "auto", "ResReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "TrueReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["auto", "FalseReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMInstructionSelector8", "Func": "selectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73965, "Length": 181, "Cover_Rate": 0.47757255936675463} {"Template_token": ["", "auto", "GV", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getGlobal", "(", ")", ";", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "&", "MBB", "=", "*", "MIB", "->", "getParent", "(", ")", ";", "auto", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "bool", "UseMovt", "=", "STI", ".", "useMovt", "(", "MF", ")", ";", "unsigned", "Size", "=", "TM", ".", "getPointerSize", "(", ")", ";", "unsigned", "Alignment", "=", "", ";", "auto", "addOpsForConstantPoolLoad", "=", "[", "&", "MF", ",", "Alignment", ",", "Size", "]", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "GlobalValue", "*", "GV", ",", "bool", "IsSBREL", ")", "{", "assert", "(", "MIB", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "auto", "ConstPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "auto", "CPIndex", "=", "IsSBREL", "?", "ConstPool", "->", "getConstantPoolIndex", "(", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ",", "Alignment", ")", ":", "ConstPool", "->", "getConstantPoolIndex", "(", "GV", ",", "Alignment", ")", ";", "MIB", ".", "addConstantPoolIndex", "(", "CPIndex", ",", "", ",", "", ")", ".", "addMemOperand", "(", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Alignment", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", ";", "if", "(", "TM", ".", "isPositionIndependent", "(", ")", ")", "{", "bool", "Indirect", "=", "STI", ".", "isGVIndirectSymbol", "(", "GV", ")", ";", "unsigned", "Opc", "=", "UseMovt", "&&", "!", "STI", ".", "isTargetELF", "(", ")", "?", "(", "Indirect", "?", "", ":", "", ")", ":", "(", "Indirect", "?", "", ":", "", ")", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "Opc", ")", ")", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "MIB", "->", "getOperand", "(", "", ")", ".", "setTargetFlags", "(", "", ")", ";", "if", "(", "Indirect", ")", "MIB", ".", "addMemOperand", "(", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "TM", ".", "getPointerSize", "(", ")", ",", "Alignment", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector9", "Func": "selectGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73967, "Length": 334, "Cover_Rate": 0.41802252816020025} {"Template_token": ["", "return", "CurDAG", "->", "getTargetConstant", "(", "(", "uint64_t", ")", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInvISelDAG", "Func": "getAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73968, "Length": 14, "Cover_Rate": 0.5} {"Template_token": ["", "SDLoc", "SL", "(", "N", ")", ";", "SDVTList", "VTList", "=", "CurDAG", "->", "getVTList", "(", "", ")", ";", "EVT", "LdType", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "ImmSum", "=", "", ";", "uint16_t", "MathOpc", "=", "(", "Inc", ")", "?", "", ":", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "N", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "N", "->", "getOperand", "(", "i", ")", ";", "Ptr", "=", "CurDAG", "->", "getNode", "(", "MathOpc", ",", "SL", ",", "VTList", ",", "Ptr", ",", "Offset", ")", ";", "ImmSum", "+=", "", ";", "Value", "*", "NullPtr", "=", "", ";", "MachineMemOperand", "*", "MMO", "=", "new", "MachineMemOperand", "(", "MachinePointerInfo", "(", "NullPtr", ",", "ImmSum", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "", ")", ";", "UsePtr", "=", "(", "B", ")", "?", "PrevPtr", ":", "Ptr", ";", "SDValue", "ResNode", ";", "if", "(", "Ld", ")", "{", "if", "(", "Val", "->", "hasNUsesOfValue", "(", "", ",", "", ")", ")", "{", "Chain", "=", "Val", "->", "getOperand", "(", "", ")", ";", "}", "RegisterSDNode", "*", "RegNode", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "Val", "->", "getOperand", "(", "", ")", ")", ";", "const", "MCRegisterInfo", "*", "RI", "=", "Dec", "->", "getDisassembler", "(", ")", "->", "getMCDirector", "(", ")", "->", "getMCRegisterInfo", "(", ")", ";", "if", "(", "RI", "->", "isSubRegisterEq", "(", "RI", "->", "getProgramCounter", "(", ")", ",", "RegNode", "->", "getReg", "(", ")", ")", ")", "{", "ResNode", "=", "CurDAG", "->", "getNode", "(", "", ",", "SL", ",", "", ",", "CurDAG", "->", "getRoot", "(", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "", ")", ",", "Chain", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "", ")", ",", "Ptr", ")", ";", "CurDAG", "->", "setRoot", "(", "ResNode", ")", ";", "return", ";", "}", "else", "{", "ResNode", "=", "CurDAG", "->", "getLoad", "(", "LdType", ",", "SL", ",", "Chain", ",", "UsePtr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "true", ",", "", ")", ";", "SDValue", "C2R", "=", "CurDAG", "->", "getCopyToReg", "(", "ResNode", ".", "getValue", "(", "", ")", ",", "SL", ",", "RegNode", "->", "getReg", "(", ")", ",", "ResNode", ")", ";", "Chain", "=", "C2R", ";", "if", "(", "Val", "->", "hasNUsesOfValue", "(", "", ",", "", ")", ")", "{", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "Val", ",", "ResNode", ")", ";"], "ground_truth": ["CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "Val", ".", "getValue", "(", "", ")", ",", "ResNode", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMInvISelDAG", "Func": "InvLoadOrStoreMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73970, "Length": 374, "Cover_Rate": 0.684981684981685} {"Template_token": ["", "AddrMode2Type", "InvISelDAG", "::", "SelectAddrMode2Worker", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "return", "AM2_SHOP", ";"], "ground_truth": ["}"], "File": "ARMInvISelDAG", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73975, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectAddrMode3", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "ARMInvISelDAG", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73976, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectAddrMode3", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMInvISelDAG", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73977, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectAddrMode3Offset", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "ARMInvISelDAG", "Func": "SelectAddrMode3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73978, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectAddrMode6Offset", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Offset", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMInvISelDAG", "Func": "SelectAddrMode6Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73981, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "N", ".", "getNode", "(", ")", "==", "Base", ".", "getNode", "(", ")", "&&", "", ")", ";", "Base", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N", ".", "getNode", "(", ")", ")", ",", "N", ".", "getValueType", "(", ")", ",", "Base", ",", "OffImm", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMInvISelDAG", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73982, "Length": 49, "Cover_Rate": 0.7205882352941176} {"Template_token": ["", "Base", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N", ".", "getNode", "(", ")", ")", ",", "N", ".", "getValueType", "(", ")", ",", "Base", ",", "OffImm", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMInvISelDAG", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73983, "Length": 31, "Cover_Rate": 0.45588235294117646} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectAddrModePC", "(", "SDValue", "N", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Label", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "ARMInvISelDAG", "Func": "SelectAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73984, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Base", "=", "N", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMInvISelDAG", "Func": "SelectAddrOffsetNone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73987, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "?", "(", "isPre", "?", "", ":", "", ")", ":", "(", "isPre", "?", "", ":", "", ")", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "{", "if", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "if", "(", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}", "else", "{", "if", "(", "isPre", "&&", "SelectAddrMode2OffsetImmPre", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "", ";", "}", "else", "if", "(", "!", "isPre", "&&", "SelectAddrMode2OffsetImm", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "", ";", "}", "else", "if", "(", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}", "}", "if", "(", "Match", ")", "{", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "AMOpc", ",", "getAL", "(", "CurDAG", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "", ",", "", ",", "", ",", "Ops", ")", ";", "}", "else", "{", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "Offset", ",", "AMOpc", ",", "getAL", "(", "CurDAG", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "", ",", "", ",", "", ",", "Ops", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMInvISelDAG", "Func": "SelectARMIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73988, "Length": 363, "Cover_Rate": 0.5836012861736335} {"Template_token": ["", "unsigned", "Opcode", "=", "", ";", "bool", "Match", "=", "false", ";", "if", "(", "LoadedVT", "==", "", "&&", "isPre", "&&", "SelectAddrMode2OffsetImmPre", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "!", "isPre", "&&", "SelectAddrMode2OffsetImm", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "isPre", "?", "", ":", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "?", "(", "isPre", "?", "", ":", "", ")", ":", "(", "isPre", "?", "", ":", "", ")", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "{", "if", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "if", "(", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}", "else", "{", "if", "(", "isPre", "&&", "SelectAddrMode2OffsetImmPre", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{"], "ground_truth": ["Match", "=", "true", ";"], "File": "ARMInvISelDAG", "Func": "SelectARMIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73989, "Length": 251, "Cover_Rate": 0.40353697749196143} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectCMOVPred", "(", "SDValue", "N", ",", "SDValue", "&", "Pred", ",", "SDValue", "&", "Reg", ")", "{", "const", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "Pred", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "", ")", ";", "Reg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMInvISelDAG", "Func": "SelectCMOVPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73990, "Length": 60, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "const", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "Pred", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "", ")", ";", "Reg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMInvISelDAG", "Func": "SelectCMOVPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73991, "Length": 43, "Cover_Rate": 0.6515151515151515} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectImmShifterOperand", "(", "SDValue", "N", ",", "SDValue", "&", "BaseReg", ",", "SDValue", "&", "Opc", ",", "bool", "CheckProfitability", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "ARMInvISelDAG", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73992, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectLdStSOReg", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMInvISelDAG", "Func": "SelectLdStSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73993, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectRegShifterOperand", "(", "SDValue", "N", ",", "SDValue", "&", "BaseReg", ",", "SDValue", "&", "ShReg", ",", "SDValue", "&", "Opc", ",", "bool", "CheckProfitability", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMInvISelDAG", "Func": "SelectRegShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73994, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";"], "File": "ARMInvISelDAG", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73995, "Length": 95, "Cover_Rate": 0.3220338983050847} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "(", "RHSC", ">=", "-", "", ")", "&&", "(", "RHSC", "<", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMInvISelDAG", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73996, "Length": 96, "Cover_Rate": 0.5052631578947369} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectT2AddrModeImm8Offset", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "OffImm", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "ARMInvISelDAG", "Func": "SelectT2AddrModeImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73998, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectT2AddrModeSoReg", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffReg", ",", "SDValue", "&", "ShImm", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "ARMInvISelDAG", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73999, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "SDValue", "Offset", ";", "bool", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "unsigned", "Opcode", "=", "", ";", "bool", "Match", "=", "false", ";", "if", "(", "SelectT2AddrModeImm8Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ")", ")", "{", "switch", "(", "LoadedVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "default", ":", "return", "NULL", ";", "}", "Match", "=", "true", ";", "}", "if", "(", "Match", ")", "{", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "Offset", ",", "getAL", "(", "CurDAG", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";"], "File": "ARMInvISelDAG", "Func": "SelectT2IndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74001, "Length": 184, "Cover_Rate": 0.580441640378549} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectT2ShifterOperandReg", "(", "SDValue", "N", ",", "SDValue", "&", "BaseReg", ",", "SDValue", "&", "Opc", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "ARMInvISelDAG", "Func": "SelectT2ShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74002, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "return", "SelectThumbAddrModeImm5S", "(", "N", ",", "", ",", "Base", ",", "OffImm", ")", ";"], "ground_truth": ["}"], "File": "ARMInvISelDAG", "Func": "SelectThumbAddrModeImm5S1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74003, "Length": 13, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectThumbAddrModeImm5S2", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{"], "ground_truth": ["return", "SelectThumbAddrModeImm5S", "(", "N", ",", "", ",", "Base", ",", "OffImm", ")", ";"], "File": "ARMInvISelDAG", "Func": "SelectThumbAddrModeImm5S2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74005, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectThumbAddrModeImm5S4", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{"], "ground_truth": ["return", "SelectThumbAddrModeImm5S", "(", "N", ",", "", ",", "Base", ",", "OffImm", ")", ";"], "File": "ARMInvISelDAG", "Func": "SelectThumbAddrModeImm5S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74008, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "if", "(", "Scale", "==", "", ")", "{", "SDValue", "TmpBase", ",", "TmpOffImm", ";", "if", "(", "SelectThumbAddrModeSP", "(", "N", ",", "TmpBase", ",", "TmpOffImm", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";"], "ground_truth": ["RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMInvISelDAG", "Func": "SelectThumbAddrModeRI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74009, "Length": 83, "Cover_Rate": 0.46368715083798884} {"Template_token": ["", "return", "SelectThumbAddrModeRI", "(", "N", ",", "Base", ",", "Offset", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInvISelDAG", "Func": "SelectThumbAddrModeRI5S1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74010, "Length": 13, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectThumbAddrModeRI5S1", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI", "(", "N", ",", "Base", ",", "Offset", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInvISelDAG", "Func": "SelectThumbAddrModeRI5S1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74011, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectThumbAddrModeRI5S2", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{"], "ground_truth": ["return", "SelectThumbAddrModeRI", "(", "N", ",", "Base", ",", "Offset", ",", "", ")", ";"], "File": "ARMInvISelDAG", "Func": "SelectThumbAddrModeRI5S2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74012, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "return", "SelectThumbAddrModeRI", "(", "N", ",", "Base", ",", "Offset", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMInvISelDAG", "Func": "SelectThumbAddrModeRI5S2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74013, "Length": 13, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectThumbAddrModeRI5S4", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{"], "ground_truth": ["return", "SelectThumbAddrModeRI", "(", "N", ",", "Base", ",", "Offset", ",", "", ")", ";"], "File": "ARMInvISelDAG", "Func": "SelectThumbAddrModeRI5S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74014, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "if", "(", "!", "NC", "||", "!", "NC", "->", "isNullValue", "(", ")", ")", "return", "false", ";", "Base", "=", "Offset", "=", "N", ";", "return", "true", ";", "}", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMInvISelDAG", "Func": "SelectThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74016, "Length": 47, "Cover_Rate": 0.4845360824742268} {"Template_token": ["", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMInvISelDAG", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74017, "Length": 44, "Cover_Rate": 0.3055555555555556} {"Template_token": ["", "IREmitter", "::", "IREmitter", "(", "Decompiler", "*", "TheDec", ",", "raw_ostream", "&", "InfoOut", ",", "raw_ostream", "&", "ErrOut", ")", ":", "IREmitter", "(", "TheDec", ",", "InfoOut", ",", "ErrOut", ")", "{"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "ARMIREmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74019, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "IREmitter", "::", "IREmitter", "(", "Decompiler", "*", "TheDec", ",", "raw_ostream", "&", "InfoOut", ",", "raw_ostream", "&", "ErrOut", ")", ":", "IREmitter", "(", "TheDec", ",", "InfoOut", ",", "ErrOut", ")", "{"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "ARMIREmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74020, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "case", "", ":", "return", "visitBR_JT", "(", "N", ")", ";", "case", "", ":", "return", "visitBR2_JT", "(", "N", ")", ";", "case", "", ":", "return", "visitRET_FLAG", "(", "N", ")", ";", "case", "", ":", "return", "visitINTRET_FLAG", "(", "N", ")", ";", "case", "", ":", "return", "visitPIC_ADD", "(", "N", ")", ";", "case", "", ":", "return", "visitCMP", "(", "N", ")", ";", "case", "", ":", "return", "visitCMN", "(", "N", ")", ";", "case", "", ":", "return", "visitCMPZ", "(", "N", ")", ";", "case", "", ":", "return", "visitCMPFP", "(", "N", ")", ";", "case", "", ":", "return", "visitCMPFPw0", "(", "N", ")", ";", "case", "", ":", "return", "visitFMSTAT", "(", "N", ")", ";", "case", "", ":", "return", "visitCMOV", "(", "N", ")", ";", "case", "", ":", "return", "visitBCC_i64", "(", "N", ")", ";", "case", "", ":", "return", "visitRBIT", "(", "N", ")", ";", "case", "", ":", "return", "visitFTOSI", "(", "N", ")", ";", "case", "", ":", "return", "visitFTOUI", "(", "N", ")", ";", "case", "", ":", "return", "visitSITOF", "(", "N", ")", ";", "case", "", ":", "return", "visitUITOF", "(", "N", ")", ";", "case", "", ":", "return", "visitSRL_FLAG", "(", "N", ")", ";", "case", "", ":", "return", "visitSRA_FLAG", "(", "N", ")", ";", "case", "", ":", "return", "visitRRX", "(", "N", ")", ";", "case", "", ":", "return", "visitADDC", "(", "N", ")", ";", "case", "", ":", "return", "visitADDE", "(", "N", ")", ";", "case", "", ":", "return", "visitSUBC", "(", "N", ")", ";", "case", "", ":", "return", "visitSUBE", "(", "N", ")", ";", "case", "", ":", "return", "visitVMOVRRD", "(", "N", ")", ";", "case", "", ":", "return", "visitVMOVDRR", "(", "N", ")", ";", "case", "", ":", "return", "visitEH_SJLJ_SETJMP", "(", "N", ")", ";", "case", "", ":", "return", "visitEH_SJLJ_LONGJMP", "(", "N", ")", ";", "case", "", ":", "return", "visitTC_RETURN", "(", "N", ")", ";", "case", "", ":", "return", "visitTHREAD_POINTER", "(", "N", ")", ";", "case", "", ":", "return", "visitDYN_ALLOC", "(", "N", ")", ";", "case", "", ":", "return", "visitMEMBARRIER_MCR", "(", "N", ")", ";", "case", "", ":", "return", "visitPRELOAD", "(", "N", ")", ";", "case", "", ":", "return", "visitVCEQ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCEQZ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGE", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGEZ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCLEZ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGEU", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGT", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGTZ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCLTZ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGTU", "(", "N", ")", ";", "case", "", ":", "return", "visitVTST", "(", "N", ")", ";", "case", "", ":", "return", "visitVSHL", "(", "N", ")", ";", "case", "", ":", "return", "visitVSHRs", "(", "N", ")", ";", "case", "", ":", "return", "visitVSHRu", "(", "N", ")", ";", "case", "", ":", "return", "visitVRSHRs", "(", "N", ")", ";", "case", "", ":", "return", "visitVRSHRu", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHLs", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHLu", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHLsu", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHRNs", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHRNu", "(", "N", ")", ";"], "ground_truth": ["case", "", ":", "return", "visitVQSHRNsu", "(", "N", ")", ";"], "File": "ARMIREmitter", "Func": "visit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74021, "Length": 504, "Cover_Rate": 0.35492957746478876} {"Template_token": ["", "case", "", ":", "return", "visitFTOUI", "(", "N", ")", ";", "case", "", ":", "return", "visitSITOF", "(", "N", ")", ";", "case", "", ":", "return", "visitUITOF", "(", "N", ")", ";", "case", "", ":", "return", "visitSRL_FLAG", "(", "N", ")", ";", "case", "", ":", "return", "visitSRA_FLAG", "(", "N", ")", ";", "case", "", ":", "return", "visitRRX", "(", "N", ")", ";", "case", "", ":", "return", "visitADDC", "(", "N", ")", ";", "case", "", ":", "return", "visitADDE", "(", "N", ")", ";", "case", "", ":", "return", "visitSUBC", "(", "N", ")", ";", "case", "", ":", "return", "visitSUBE", "(", "N", ")", ";", "case", "", ":", "return", "visitVMOVRRD", "(", "N", ")", ";", "case", "", ":", "return", "visitVMOVDRR", "(", "N", ")", ";", "case", "", ":", "return", "visitEH_SJLJ_SETJMP", "(", "N", ")", ";", "case", "", ":", "return", "visitEH_SJLJ_LONGJMP", "(", "N", ")", ";", "case", "", ":", "return", "visitTC_RETURN", "(", "N", ")", ";", "case", "", ":", "return", "visitTHREAD_POINTER", "(", "N", ")", ";", "case", "", ":", "return", "visitDYN_ALLOC", "(", "N", ")", ";", "case", "", ":", "return", "visitMEMBARRIER_MCR", "(", "N", ")", ";", "case", "", ":", "return", "visitPRELOAD", "(", "N", ")", ";", "case", "", ":", "return", "visitVCEQ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCEQZ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGE", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGEZ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCLEZ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGEU", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGT", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGTZ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCLTZ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGTU", "(", "N", ")", ";", "case", "", ":", "return", "visitVTST", "(", "N", ")", ";", "case", "", ":", "return", "visitVSHL", "(", "N", ")", ";", "case", "", ":", "return", "visitVSHRs", "(", "N", ")", ";", "case", "", ":", "return", "visitVSHRu", "(", "N", ")", ";", "case", "", ":", "return", "visitVRSHRs", "(", "N", ")", ";", "case", "", ":", "return", "visitVRSHRu", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHLs", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHLu", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHLsu", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHRNs", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHRNu", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHRNsu", "(", "N", ")", ";", "case", "", ":", "return", "visitVQRSHRNs", "(", "N", ")", ";", "case", "", ":", "return", "visitVQRSHRNu", "(", "N", ")", ";", "case", "", ":", "return", "visitVQRSHRNsu", "(", "N", ")", ";", "case", "", ":", "return", "visitVSLI", "(", "N", ")", ";", "case", "", ":", "return", "visitVSRI", "(", "N", ")", ";", "case", "", ":", "return", "visitVGETLANEu", "(", "N", ")", ";", "case", "", ":", "return", "visitVGETLANEs", "(", "N", ")", ";", "case", "", ":", "return", "visitVMOVIMM", "(", "N", ")", ";", "case", "", ":", "return", "visitVMVNIMM", "(", "N", ")", ";", "case", "", ":", "return", "visitVMOVFPIMM", "(", "N", ")", ";", "case", "", ":", "return", "visitVDUP", "(", "N", ")", ";", "case", "", ":", "return", "visitVDUPLANE", "(", "N", ")", ";", "case", "", ":", "return", "visitVEXT", "(", "N", ")", ";"], "ground_truth": ["case", "", ":", "return", "visitVREV64", "(", "N", ")", ";"], "File": "ARMIREmitter", "Func": "visit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74022, "Length": 495, "Cover_Rate": 0.3485915492957746} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitADDC", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitADDC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74023, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitADDC", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitADDC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74024, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitADDE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74026, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitBCC_i64", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitBCC_i64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74028, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitBFI", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitBFI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74029, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitBFI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74030, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitBR2_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74032, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitBR_JT", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74034, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitBUILD_VECTOR", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74036, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "std", "::", "string", "FName", "=", "Dec", "->", "getDisassembler", "(", ")", "->", "getFunctionName", "(", "Tgt", ")", ";", "Module", "*", "Mod", "=", "IRB", "->", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "FunctionType", "*", "FT", "=", "FunctionType", "::", "get", "(", "Type", "::", "getPrimitiveType", "(", "Mod", "->", "getContext", "(", ")", ",", "Type", "::", "VoidTyID", ")", ",", "false", ")", ";", "Twine", "TgtAddr", "(", "Tgt", ")", ";", "AttributeSet", "AS", ";", "AS", "=", "AS", ".", "addAttribute", "(", "Mod", "->", "getContext", "(", ")", ",", "AttributeSet", "::", "FunctionIndex", ",", "", ",", "TgtAddr", ".", "str", "(", ")", ")", ";", "Value", "*", "Proto", "=", "Mod", "->", "getOrInsertFunction", "(", "FName", ",", "FT", ",", "AS", ")", ";", "IRB", "->", "CreateCall", "(", "dyn_cast", "<", "Value", ">", "(", "Proto", ")", ")", ";"], "ground_truth": ["VisitMap", "[", "N", "]", "=", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitCALL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74038, "Length": 129, "Cover_Rate": 0.589041095890411} {"Template_token": ["", "Module", "*", "Mod", "=", "IRB", "->", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "FunctionType", "*", "FT", "=", "FunctionType", "::", "get", "(", "Type", "::", "getPrimitiveType", "(", "Mod", "->", "getContext", "(", ")", ",", "Type", "::", "VoidTyID", ")", ",", "false", ")", ";", "Twine", "TgtAddr", "(", "Tgt", ")", ";", "AttributeSet", "AS", ";", "AS", "=", "AS", ".", "addAttribute", "(", "Mod", "->", "getContext", "(", ")", ",", "AttributeSet", "::", "FunctionIndex", ",", "", ",", "TgtAddr", ".", "str", "(", ")", ")", ";", "Value", "*", "Proto", "=", "Mod", "->", "getOrInsertFunction", "(", "FName", ",", "FT", ",", "AS", ")", ";", "IRB", "->", "CreateCall", "(", "dyn_cast", "<", "Value", ">", "(", "Proto", ")", ")", ";"], "ground_truth": ["VisitMap", "[", "N", "]", "=", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitCALL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74039, "Length": 113, "Cover_Rate": 0.5159817351598174} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitCALL_NOLINK", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitCALL_NOLINK", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74040, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitCALL_NOLINK", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitCALL_NOLINK", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74041, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitCMN", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitCMN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74045, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitCMOV", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitCMOV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74047, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitCMPFP", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitCMPFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74051, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitCMPFPw0", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitCMPFPw0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74053, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitCMPZ", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitCMPZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74054, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitCOPY_STRUCT_BYVAL", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitCOPY_STRUCT_BYVAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74057, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitDYN_ALLOC", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitDYN_ALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74058, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitDYN_ALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74059, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitEH_SJLJ_LONGJMP", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitEH_SJLJ_LONGJMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74060, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitEH_SJLJ_LONGJMP", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitEH_SJLJ_LONGJMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74061, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitFMAX", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitFMAX", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74065, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitFMIN", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitFMIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74066, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitFTOSI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74070, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitFTOSI", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitFTOSI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74071, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitINTRET_FLAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74075, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitMEMBARRIER_MCR", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitMEMBARRIER_MCR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74076, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitMEMBARRIER_MCR", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitMEMBARRIER_MCR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74077, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitPIC_ADD", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitPIC_ADD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74078, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitPIC_ADD", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitPIC_ADD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74079, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitPRELOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74081, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitRBIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74083, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitRET_FLAG", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["return", "IRB", "->", "CreateRetVoid", "(", ")", ";"], "File": "ARMIREmitter", "Func": "visitRET_FLAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74084, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "return", "IRB", "->", "CreateRetVoid", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitRET_FLAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74085, "Length": 8, "Cover_Rate": 0.4} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitRRX", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitRRX", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74086, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitRRX", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74087, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitSITOF", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitSITOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74088, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitSITOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74089, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitSMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74090, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitSMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74091, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitSRA_FLAG", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitSRA_FLAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74092, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitSRL_FLAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74094, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitSUBC", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitSUBC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74096, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitSUBC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74097, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitSUBE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74098, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visittCALL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74101, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitTC_RETURN", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitTC_RETURN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74102, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitTC_RETURN", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitTC_RETURN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74103, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitTHREAD_POINTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74104, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitUITOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74106, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitUITOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74107, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVBICIMM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74111, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVBSL", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVBSL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74112, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVCEQ", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVCEQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74115, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVCEQZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74116, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVCEQZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74117, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVCGE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74118, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVCGE", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVCGE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74119, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVCGEU", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVCGEU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74121, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVCGEZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74122, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVCGEZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74123, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVCGTU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74127, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVCLEZ", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVCLEZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74131, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVCLTZ", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVCLTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74133, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74134, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVDUP", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74135, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVDUPLANE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74136, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVDUPLANE", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVDUPLANE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74137, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVEXT", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVEXT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74138, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVEXT", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVEXT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74139, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVGETLANEs", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVGETLANEs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74141, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVGETLANEu", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVGETLANEu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74143, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVLD1_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74144, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVLD2DUP", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVLD2DUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74146, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVLD2DUP", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVLD2DUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74147, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVLD2DUP_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74148, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVLD2DUP_UPD", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVLD2DUP_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74149, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVLD2LN_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74150, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVLD2_UPD", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVLD2_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74152, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVLD2_UPD", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVLD2_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74153, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVLD3DUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74154, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVLD3DUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74155, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVLD3DUP_UPD", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVLD3DUP_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74156, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVLD3DUP_UPD", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVLD3DUP_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74157, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVLD3LN_UPD", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVLD3LN_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74158, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVLD3_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74160, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVLD3_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74161, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVLD4LN_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74166, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVLD4_UPD", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVLD4_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74168, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVLD4_UPD", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVLD4_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74169, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVMAXNM", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVMAXNM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74170, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVMINNM", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVMINNM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74172, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVMOVFPIMM", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVMOVFPIMM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74176, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVMULLs", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVMULLs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74182, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVMULLu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74184, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVMVNIMM", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVMVNIMM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74187, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVORRIMM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74188, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVQRSHRNu", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVQRSHRNu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74195, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVQSHLs", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVQSHLs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74196, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVQSHLs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74197, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVQSHLsu", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVQSHLsu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74198, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVQSHLsu", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVQSHLsu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74199, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVQSHLu", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVQSHLu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74200, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVQSHLu", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVQSHLu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74201, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVQSHRNsu", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVQSHRNsu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74204, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVQSHRNsu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74205, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVQSHRNu", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVQSHRNu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74207, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVREV32", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVREV32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74210, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVREV64", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVREV64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74212, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVRSHRN", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVRSHRN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74214, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVRSHRs", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVRSHRs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74217, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVRSHRu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74218, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVRSHRu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74219, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVSHLLi", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVSHLLi", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74222, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVSHLLi", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVSHLLi", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74223, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVSHLLu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74226, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVSHRN", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVSHRN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74228, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVSHRN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74229, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVSHRs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74230, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVSHRu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74232, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVSLI", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVSLI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74235, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVSRI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74236, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVST1_UPD", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVST1_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74238, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVST1_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74239, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVST2LN_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74241, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVST2_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74242, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVST2_UPD", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVST2_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74243, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVST3_UPD", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVST3_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74246, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVST4LN_UPD", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVST4LN_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74248, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVST4LN_UPD", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVST4LN_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74249, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVTBL1", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVTBL1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74253, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVTBL2", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVTBL2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74254, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVTBL2", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVTBL2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74255, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVTST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74258, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVTST", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVTST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74259, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVUZP", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVUZP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74260, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVUZP", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVUZP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74261, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVZIP", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVZIP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74262, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVZIP", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVZIP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74263, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitWrapper", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitWrapper", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74264, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitWrapper", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitWrapper", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74265, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitWrapperJT", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitWrapperJT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74267, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitWrapperPIC", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitWrapperPIC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74268, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitWrapperPIC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74269, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "IREmitter", "::", "~", "IREmitter", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "~ARMIREmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74270, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "IREmitter", "::", "~", "IREmitter", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "~ARMIREmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74271, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "DAGToDAGISel", "(", "BaseTargetMachine", "&", "tm", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "tm", ",", "OptLevel", ")", "{"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "ARMDAGToDAGISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74272, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "DAGToDAGISel", "(", "BaseTargetMachine", "&", "tm", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "tm", ",", "OptLevel", ")", "{"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "ARMDAGToDAGISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74273, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "canExtractShiftFromMul", "(", "const", "SDValue", "&", "N", ",", "unsigned", "MaxShift", ",", "unsigned", "&", "PowerOfTwo", ",", "SDValue", "&", "NewMulConst", ")", "const", "{", "assert", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", ";", "assert", "(", "MaxShift", ">", "", ")", ";", "if", "(", "!", "N", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "ConstantSDNode", "*", "MulConst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "MulConst", ")", "return", "false", ";", "if", "(", "!", "MulConst", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "unsigned", "MulConstVal", "=", "MulConst", "->", "getZExtValue", "(", ")", ";", "if", "(", "MulConstVal", "==", "", ")", "return", "false", ";", "PowerOfTwo", "=", "MaxShift", ";", "while", "(", "(", "MulConstVal", "%", "(", "", "<<", "PowerOfTwo", ")", ")", "!=", "", ")", "{", "--", "PowerOfTwo", ";"], "ground_truth": ["if", "(", "PowerOfTwo", "==", "", ")", "return", "false", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "canExtractShiftFromMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74274, "Length": 139, "Cover_Rate": 0.7202072538860104} {"Template_token": ["", "assert", "(", "MaxShift", ">", "", ")", ";", "if", "(", "!", "N", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "ConstantSDNode", "*", "MulConst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "MulConst", ")", "return", "false", ";", "if", "(", "!", "MulConst", "->", "hasOneUse", "(", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "MulConstVal", "=", "MulConst", "->", "getZExtValue", "(", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "canExtractShiftFromMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74275, "Length": 65, "Cover_Rate": 0.33678756476683935} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Val", "<=", "", ")", "return", "", ";", "if", "(", "~", "Val", "<=", "", ")", "return", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "", ";", "}", "else", "{", "if", "(", "", "(", "Val", ")", "!=", "-", "", ")", "return", "", ";", "if", "(", "", "(", "~", "Val", ")", "!=", "-", "", ")", "return", "", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Val", "<=", "", ")", "return", "", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "ConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74276, "Length": 80, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "createDRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74277, "Length": 48, "Cover_Rate": 0.41739130434782606} {"Template_token": ["", "SDLoc", "dl", "(", "V0", ".", "getNode", "(", ")", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "createGPRPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74278, "Length": 87, "Cover_Rate": 0.7565217391304347} {"Template_token": ["", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "createQRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74279, "Length": 62, "Cover_Rate": 0.5391304347826087} {"Template_token": ["", "SDLoc", "dl", "(", "V0", ".", "getNode", "(", ")", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";"], "ground_truth": ["SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "createQRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74280, "Length": 52, "Cover_Rate": 0.45217391304347826} {"Template_token": ["", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";"], "ground_truth": ["SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "createQuadDRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74281, "Length": 56, "Cover_Rate": 0.3393939393939394} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "createQuadDRegsNode", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "SDValue", "V3", ")", "{", "SDLoc", "dl", "(", "V0", ".", "getNode", "(", ")", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";"], "ground_truth": ["SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "createQuadDRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74282, "Length": 74, "Cover_Rate": 0.4484848484848485} {"Template_token": ["", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "createQuadQRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74283, "Length": 56, "Cover_Rate": 0.3393939393939394} {"Template_token": ["", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";"], "ground_truth": ["SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "createQuadQRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74284, "Length": 56, "Cover_Rate": 0.3393939393939394} {"Template_token": ["", "SDLoc", "dl", "(", "V0", ".", "getNode", "(", ")", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";"], "ground_truth": ["SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "createQuadSRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74285, "Length": 52, "Cover_Rate": 0.3151515151515151} {"Template_token": ["", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "createSRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74286, "Length": 35, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "createSRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74287, "Length": 35, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "return", "CurDAG", "->", "getTargetConstant", "(", "(", "uint64_t", ")", "", ",", "dl", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "getAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74288, "Length": 16, "Cover_Rate": 0.48484848484848486} {"Template_token": ["", "if", "(", "Mask", "==", "-", "", ")", "return", "-", "", ";", "return", "Mask", "<<", "", ";", "}", "if", "(", "Reg", "!=", "", "&&", "Reg", "!=", "", ")", "{", "return", "-", "", ";", "}", "if", "(", "Flags", ".", "empty", "(", ")", "||", "Flags", "==", "", ")", "return", "Mask", "|", "", ";", "for", "(", "char", "Flag", ":", "Flags", ")", "{", "int", "FlagVal", ";", "switch", "(", "Flag", ")", "{", "case", "'c'", ":", "FlagVal", "=", "", ";", "break", ";", "case", "'x'", ":", "FlagVal", "=", "", ";", "break", ";", "case", "'s'", ":", "FlagVal", "=", "", ";", "break", ";", "case", "'f'", ":", "FlagVal", "=", "", ";", "break", ";", "default", ":"], "ground_truth": ["FlagVal", "=", "", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "getARClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74290, "Length": 108, "Cover_Rate": 0.6171428571428571} {"Template_token": ["", "if", "(", "Mask", "==", "-", "", ")", "return", "-", "", ";", "return", "Mask", "<<", "", ";", "}", "if", "(", "Reg", "!=", "", "&&", "Reg", "!=", "", ")", "{", "return", "-", "", ";", "}", "if", "(", "Flags", ".", "empty", "(", ")", "||", "Flags", "==", "", ")", "return", "Mask", "|", "", ";", "for", "(", "char", "Flag", ":", "Flags", ")", "{", "int", "FlagVal", ";", "switch", "(", "Flag", ")", "{", "case", "'c'", ":", "FlagVal", "=", "", ";", "break", ";", "case", "'x'", ":", "FlagVal", "=", "", ";", "break", ";", "case", "'s'", ":", "FlagVal", "=", "", ";", "break", ";", "case", "'f'", ":", "FlagVal", "=", "", ";", "break", ";", "default", ":", "FlagVal", "=", "", ";", "}", "if", "(", "!", "FlagVal", "||", "(", "Mask", "&", "FlagVal", ")", ")", "return", "-", "", ";", "Mask", "|=", "FlagVal", ";", "}", "if", "(", "Reg", "==", "", ")", "Mask", "|=", "", ";"], "ground_truth": ["return", "Mask", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "getARClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74291, "Length": 142, "Cover_Rate": 0.8114285714285714} {"Template_token": ["", "static", "inline", "int", "getBankedRegisterMask", "(", "StringRef", "RegString", ")", "{", "return", "StringSwitch", "<", "int", ">", "(", "RegString", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "getBankedRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74292, "Length": 260, "Cover_Rate": 1.0} {"Template_token": ["", "inline", "SDValue", "getI32Imm", "(", "unsigned", "Imm", ",", "SDLoc", "dl", ")", "{"], "ground_truth": ["return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "getI32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74294, "Length": 23, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "bool", "AllIntFields", "=", "true", ";", "for", "(", "StringRef", "Field", ":", "Fields", ")", "{", "unsigned", "IntField", ";", "AllIntFields", "&=", "!", "Field", ".", "trim", "(", "", ")", ".", "getAsInteger", "(", "", ",", "IntField", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "IntField", ",", "DL", ",", "", ")", ")", ";", "}"], "ground_truth": ["assert", "(", "AllIntFields", "&&", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "getIntOperandsFromRegisterString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74295, "Length": 57, "Cover_Rate": 0.504424778761062} {"Template_token": ["", "RegString", ".", "split", "(", "Fields", ",", "':'", ")", ";", "if", "(", "Fields", ".", "size", "(", ")", ">", "", ")", "{", "bool", "AllIntFields", "=", "true", ";", "for", "(", "StringRef", "Field", ":", "Fields", ")", "{", "unsigned", "IntField", ";", "AllIntFields", "&=", "!", "Field", ".", "trim", "(", "", ")", ".", "getAsInteger", "(", "", ",", "IntField", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "IntField", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "getIntOperandsFromRegisterString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74296, "Length": 70, "Cover_Rate": 0.6194690265486725} {"Template_token": ["", "static", "inline", "int", "getMClassFlagsMask", "(", "StringRef", "Flags", ",", "bool", "hasDSP", ")", "{"], "ground_truth": ["if", "(", "Flags", ".", "empty", "(", ")", ")", "return", "", "|", "(", "int", ")", "hasDSP", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "getMClassFlagsMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74297, "Length": 28, "Cover_Rate": 0.4307692307692308} {"Template_token": ["", "int", "Mask", "=", "getMClassFlagsMask", "(", "Flags", ",", "Subtarget", "->", "hasDSP", "(", ")", ")", ";", "if", "(", "(", "SYSmvalue", "<", "", "&&", "Mask", "==", "-", "", ")", "||", "(", "SYSmvalue", ">", "", "&&", "!", "Flags", ".", "empty", "(", ")", ")", ")", "return", "-", "", ";", "if", "(", "!", "Subtarget", "->", "hasDSP", "(", ")", "&&", "(", "Mask", "&", "", ")", ")", "return", "-", "", ";", "if", "(", "SYSmvalue", "<", "", ")", "return", "SYSmvalue", "|", "Mask", "<<", "", ";", "return", "SYSmvalue", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "getMClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74299, "Length": 80, "Cover_Rate": 0.5031446540880503} {"Template_token": ["", "if", "(", "(", "SYSmvalue", "<", "", "&&", "Mask", "==", "-", "", ")", "||", "(", "SYSmvalue", ">", "", "&&", "!", "Flags", ".", "empty", "(", ")", ")", ")", "return", "-", "", ";", "if", "(", "!", "Subtarget", "->", "hasDSP", "(", ")", "&&", "(", "Mask", "&", "", ")", ")", "return", "-", "", ";", "if", "(", "SYSmvalue", "<", "", ")", "return", "SYSmvalue", "|", "Mask", "<<", "", ";"], "ground_truth": ["return", "SYSmvalue", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "getMClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74300, "Length": 65, "Cover_Rate": 0.4088050314465409} {"Template_token": ["", "static", "inline", "int", "getMClassRegisterSYSmValueMask", "(", "StringRef", "RegString", ")", "{"], "ground_truth": ["return", "StringSwitch", "<", "int", ">", "(", "RegString", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "getMClassRegisterSYSmValueMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74301, "Length": 126, "Cover_Rate": 0.9921259842519685} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74304, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "SDValue", "DAGToDAGISel", "::", "GetVLDSTAlign", "(", "SDValue", "Align", ",", "SDLoc", "dl", ",", "unsigned", "NumVecs", ",", "bool", "is64BitVector", ")", "{", "unsigned", "NumRegs", "=", "NumVecs", ";"], "ground_truth": ["if", "(", "!", "is64BitVector", "&&", "NumVecs", "<", "", ")", "NumRegs", "*=", "", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "GetVLDSTAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74305, "Length": 36, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "OptLevel", "==", "CodeGenOpt", "::", "None", ")", "return", "true", ";", "if", "(", "!", "CheckVMLxHazard", ")", "return", "true", ";", "if", "(", "!", "Subtarget", "->", "isCortexA7", "(", ")", "&&", "!", "Subtarget", "->", "isCortexA8", "(", ")", "&&", "!", "Subtarget", "->", "isCortexA9", "(", ")", "&&", "!", "Subtarget", "->", "isSwift", "(", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "N", "->", "hasOneUse", "(", ")", ")", "return", "false", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74306, "Length": 64, "Cover_Rate": 0.32160804020100503} {"Template_token": ["", "if", "(", "!", "CheckVMLxHazard", ")", "return", "true", ";", "if", "(", "!", "Subtarget", "->", "isCortexA7", "(", ")", "&&", "!", "Subtarget", "->", "isCortexA8", "(", ")", "&&", "!", "Subtarget", "->", "isCortexA9", "(", ")", "&&", "!", "Subtarget", "->", "isSwift", "(", ")", ")", "return", "true", ";", "if", "(", "!", "N", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDNode", "*", "Use", "=", "*", "N", "->", "use_begin", "(", ")", ";"], "ground_truth": ["if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74307, "Length": 77, "Cover_Rate": 0.3869346733668342} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";"], "ground_truth": ["case", "", ":", "return", "true", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "isVLDfixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74308, "Length": 65, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "isVLDfixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74309, "Length": 73, "Cover_Rate": 0.40555555555555556} {"Template_token": ["", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";"], "ground_truth": ["case", "", ":", "return", "true", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "isVSTfixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74310, "Length": 54, "Cover_Rate": 0.36486486486486486} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb", "(", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "SDNode", "*", "N", "=", "&", "*", "I", "++", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "And_imm", "=", "", ";", "if", "(", "!", "isOpcWithIntImmediate", "(", "N1", ".", "getNode", "(", ")", ",", "", ",", "And_imm", ")", ")", "{", "if", "(", "isOpcWithIntImmediate", "(", "N0", ".", "getNode", "(", ")", ",", "", ",", "And_imm", ")", ")", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "}", "if", "(", "!", "And_imm", ")", "continue", ";", "unsigned", "TZ", "=", "countTrailingZeros", "(", "And_imm", ")", ";", "if", "(", "TZ", "!=", "", "&&", "TZ", "!=", "", ")", "continue", ";", "And_imm", ">>=", "TZ", ";", "if", "(", "And_imm", "&", "(", "And_imm", "+", "", ")", ")", "continue", ";", "SDValue", "Srl", "=", "N1", ".", "getOperand", "(", "", ")", ";", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "!", "isOpcWithIntImmediate", "(", "Srl", ".", "getNode", "(", ")", ",", "", ",", "Srl_imm", ")", "||", "(", "Srl_imm", "<=", "", ")", ")", "continue", ";", "SDValue", "CPTmp0", ";", "SDValue", "CPTmp1", ";", "SDValue", "CPTmp2", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "SelectImmShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", ")", "continue", ";", "}", "else", "{", "if", "(", "SelectImmShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", "||", "SelectRegShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ")", ")", "continue", ";", "}", "Srl", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "Srl", ")", ",", "", ",", "Srl", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getConstant", "(", "Srl_imm", "+", "TZ", ",", "SDLoc", "(", "Srl", ")", ",", "", ")", ")", ";"], "ground_truth": ["N1", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N1", ")", ",", "", ",", "Srl", ",", "CurDAG", "->", "getConstant", "(", "And_imm", ",", "SDLoc", "(", "Srl", ")", ",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "PreprocessISelDAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74311, "Length": 343, "Cover_Rate": 0.8147268408551069} {"Template_token": ["", "CurDAG", "->", "RepositionNode", "(", "N", ".", "getNode", "(", ")", "->", "getIterator", "(", ")", ",", "M", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["CurDAG", "->", "ReplaceAllUsesWith", "(", "N", ",", "M", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "replaceDAGValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74312, "Length": 30, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74313, "Length": 19, "Cover_Rate": 0.59375} {"Template_token": ["", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74314, "Length": 19, "Cover_Rate": 0.59375} {"Template_token": ["", "SDValue", "SRASrc1", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "SRAConstant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SRASrc1", ")", ";", "EVT", "XType", "=", "SRASrc0", ".", "getValueType", "(", ")", ";", "unsigned", "Size", "=", "XType", ".", "getSizeInBits", "(", ")", "-", "", ";", "if", "(", "ADDSrc1", "==", "XORSrc1", "&&", "ADDSrc0", "==", "SRASrc0", "&&", "XType", ".", "isInteger", "(", ")", "&&", "SRAConstant", "!=", "nullptr", "&&", "Size", "==", "SRAConstant", "->", "getZExtValue", "(", ")", ")", "{", "unsigned", "Opcode", "=", "Subtarget", "->", "isThumb2", "(", ")", "?", "", ":", "", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode", ",", "VT", ",", "ADDSrc0", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectABSOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74316, "Length": 99, "Cover_Rate": 0.46261682242990654} {"Template_token": ["", "int", "Val", ";", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", ",", "", ",", "", ",", "Val", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "Val", ",", "", ")", ",", "SDLoc", "(", "Op", ")", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectAddrMode2OffsetImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74317, "Length": 60, "Cover_Rate": 0.36809815950920244} {"Template_token": ["", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", ",", "", ",", "", ",", "Val", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "Val", ",", "", ")", ",", "SDLoc", "(", "Op", ")", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectAddrMode2OffsetImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74318, "Length": 57, "Cover_Rate": 0.3496932515337423} {"Template_token": ["", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", ",", "", ",", "", ",", "Val", ")", ")", "{", "if", "(", "AddSub", "==", "", ")", "Val", "*=", "-", "", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "SDLoc", "(", "Op", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectAddrMode2OffsetImmPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74319, "Length": 57, "Cover_Rate": 0.34545454545454546} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode2OffsetReg", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "unsigned", "Opcode", "=", "Op", "->", "getOpcode", "(", ")", ";", "", "AM", "=", "(", "Opcode", "==", "", ")", "?", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ":", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ";", "", "AddSub", "=", "(", "AM", "==", "", "||", "AM", "==", "", ")", "?", "", ":", "", ";", "int", "Val", ";", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", ",", "", ",", "", ",", "Val", ")", ")", "return", "false", ";", "Offset", "=", "N", ";"], "ground_truth": ["", "ShOpcVal", "=", "", "(", "N", ".", "getOpcode", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectAddrMode2OffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74320, "Length": 117, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "}", "if", "(", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", ")", "&&", "!", "N", ".", "hasOneUse", "(", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "AM2_BASE", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74322, "Length": 341, "Cover_Rate": 0.35010266940451745} {"Template_token": ["", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74323, "Length": 181, "Cover_Rate": 0.4582278481012658} {"Template_token": ["", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "Val", ")", ",", "SDLoc", "(", "Op", ")", ",", "", ")", ";", "return", "true", ";", "}", "Offset", "=", "N", ";"], "ground_truth": ["Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "", ")", ",", "SDLoc", "(", "Op", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectAddrMode3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74324, "Length": 61, "Cover_Rate": 0.324468085106383} {"Template_token": ["", "Addr", "=", "N", ";", "unsigned", "Alignment", "=", "", ";", "MemSDNode", "*", "MemN", "=", "cast", "<", "MemSDNode", ">", "(", "Parent", ")", ";"], "ground_truth": ["if", "(", "isa", "<", "LSBaseSDNode", ">", "(", "MemN", ")", "||", "(", "(", "MemN", "->", "getOpcode", "(", ")", "==", "", "||", "MemN", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "MemN", "->", "getConstantOperandVal", "(", "MemN", "->", "getNumOperands", "(", ")", "-", "", ")", "==", "", ")", ")", "{"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectAddrMode6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74325, "Length": 67, "Cover_Rate": 0.40853658536585363} {"Template_token": ["", "Addr", "=", "N", ";", "unsigned", "Alignment", "=", "", ";", "MemSDNode", "*", "MemN", "=", "cast", "<", "MemSDNode", ">", "(", "Parent", ")", ";"], "ground_truth": ["if", "(", "isa", "<", "LSBaseSDNode", ">", "(", "MemN", ")", "||", "(", "(", "MemN", "->", "getOpcode", "(", ")", "==", "", "||", "MemN", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "MemN", "->", "getConstantOperandVal", "(", "MemN", "->", "getNumOperands", "(", ")", "-", "", ")", "==", "", ")", ")", "{"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectAddrMode6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74326, "Length": 67, "Cover_Rate": 0.40853658536585363} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">", "-", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74327, "Length": 119, "Cover_Rate": 0.33903133903133903} {"Template_token": ["", "Opcode", "=", "", ";", "}", "else", "if", "(", "!", "isPre", "&&", "SelectAddrMode2OffsetImm", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "", ";", "}", "else", "if", "(", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}", "}", "if", "(", "Match", ")", "{", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "AMOpc", ",", "getAL", "(", "CurDAG", ",", "SDLoc", "(", "N", ")", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "", ",", "", ",", "", ",", "Ops", ")", ";", "}", "else", "{", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "Offset", ",", "AMOpc", ",", "getAL", "(", "CurDAG", ",", "SDLoc", "(", "N", ")", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "", ",", "", ",", "", ",", "Ops", ")", ";", "}", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectARMIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74328, "Length": 239, "Cover_Rate": 0.37816455696202533} {"Template_token": ["", "const", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "Pred", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "ground_truth": ["Reg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectCMOVPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74329, "Length": 44, "Cover_Rate": 0.6376811594202898} {"Template_token": ["", "SDValue", "NewMulConst", ";", "if", "(", "canExtractShiftFromMul", "(", "N", ",", "", ",", "PowerOfTwo", ",", "NewMulConst", ")", ")", "{", "BaseReg", "=", "SDValue", "(", "Select", "(", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "N", ".", "getOperand", "(", "", ")", ",", "NewMulConst", ")", ".", "getNode", "(", ")", ")", ",", "", ")", ";", "replaceDAGValue", "(", "N", ".", "getOperand", "(", "", ")", ",", "NewMulConst", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "PowerOfTwo", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74330, "Length": 92, "Cover_Rate": 0.36507936507936506} {"Template_token": ["", "SDValue", "T1", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub1", ",", "dl", ",", "Reg1", ",", "Sub1", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", "(", "GU", "->", "op_begin", "(", ")", ",", "GU", "->", "op_end", "(", ")", "-", "", ")", ";", "Ops", ".", "push_back", "(", "T1", ".", "getValue", "(", "", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "GU", ",", "Ops", ")", ";", "}", "else", "{", "SDValue", "Chain", "=", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg0", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg1", ",", "", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "Pair", "=", "SDValue", "(", "createGPRPairNode", "(", "", ",", "T0", ",", "T1", ")", ",", "", ")", ";", "unsigned", "GPVR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "PairedReg", "=", "CurDAG", "->", "getRegister", "(", "GPVR", ",", "", ")", ";", "Chain", "=", "CurDAG", "->", "getCopyToReg", "(", "T1", ",", "dl", ",", "GPVR", ",", "Pair", ",", "T1", ".", "getValue", "(", "", ")", ")", ";", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", "=", "Chain", ";", "Glue", "=", "Chain", ".", "getValue", "(", "", ")", ";", "}", "Changed", "=", "true", ";", "if", "(", "PairedReg", ".", "getNode", "(", ")", ")", "{", "OpChanged", "[", "OpChanged", ".", "size", "(", ")", "-", "", "]", "=", "true", ";", "Flag", "=", "InlineAsm", "::", "getFlagWord", "(", "Kind", ",", "", ")", ";", "if", "(", "IsTiedToChangedOp", ")", "Flag", "=", "InlineAsm", "::", "getFlagWordForMatchingOp", "(", "Flag", ",", "DefIdx", ")", ";", "else", "Flag", "=", "InlineAsm", "::", "getFlagWordForRegClass", "(", "Flag", ",", "", ")", ";", "AsmNodeOperands", "[", "AsmNodeOperands", ".", "size", "(", ")", "-", "", "]", "=", "CurDAG", "->", "getTargetConstant", "(", "Flag", ",", "dl", ",", "", ")", ";", "AsmNodeOperands", ".", "push_back", "(", "PairedReg", ")", ";", "i", "+=", "", ";", "}", "}", "if", "(", "Glue", ".", "getNode", "(", ")", ")", "AsmNodeOperands", ".", "push_back", "(", "Glue", ")", ";", "if", "(", "!", "Changed", ")", "return", "nullptr", ";", "SDValue", "New", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "CurDAG", "->", "getVTList", "(", "", ",", "", ")", ",", "AsmNodeOperands", ")", ";"], "ground_truth": ["New", "->", "setNodeId", "(", "-", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74331, "Length": 362, "Cover_Rate": 0.3871657754010695} {"Template_token": ["", "case", "InlineAsm", "::", "Constraint_Q", ":", "case", "InlineAsm", "::", "Constraint_Um", ":", "case", "InlineAsm", "::", "Constraint_Un", ":", "case", "InlineAsm", "::", "Constraint_Uq", ":", "case", "InlineAsm", "::", "Constraint_Us", ":", "case", "InlineAsm", "::", "Constraint_Ut", ":", "case", "InlineAsm", "::", "Constraint_Uv", ":", "case", "InlineAsm", "::", "Constraint_Uy", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74332, "Length": 54, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "case", "InlineAsm", "::", "Constraint_Uq", ":", "case", "InlineAsm", "::", "Constraint_Us", ":", "case", "InlineAsm", "::", "Constraint_Ut", ":", "case", "InlineAsm", "::", "Constraint_Uv", ":", "case", "InlineAsm", "::", "Constraint_Uy", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74333, "Length": 35, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "ShAmt", "=", "Log2_32", "(", "RHSC", ")", ";", "Base", "=", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "ShAmt", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "||", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "return", "false", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "ShOpcVal", "==", "", "&&", "!", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", "||", "N", ".", "getOperand", "(", "", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ".", "getOperand", "(", "", ")", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "{", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectLdStSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74334, "Length": 416, "Cover_Rate": 0.5942857142857143} {"Template_token": ["", "}", "unsigned", "Opcode", "=", "StringSwitch", "<", "unsigned", ">", "(", "SpecialReg", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Opcode", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Opcode", "==", "", "&&", "!", "Subtarget", "->", "hasFPv8", "(", ")", ")", "return", "nullptr", ";", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ";", "}", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "int", "SYSmValue", "=", "getMClassRegisterMask", "(", "SpecialReg", ",", "", ",", "true", ",", "Subtarget", ")", ";", "if", "(", "SYSmValue", "==", "-", "", ")", "return", "nullptr", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "SYSmValue", ",", "DL", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ";", "}", "if", "(", "SpecialReg", "==", "", "||", "SpecialReg", "==", "", ")", "{", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ";", "}"], "ground_truth": ["if", "(", "SpecialReg", "==", "", ")", "{"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectReadRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74335, "Length": 307, "Cover_Rate": 0.4013071895424837} {"Template_token": ["", "unsigned", "ShImmVal", "=", "", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "RHS", ")", "return", "false", ";", "ShReg", "=", "N", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "CheckProfitability", "&&", "!", "isShifterOpProfitable", "(", "N", ",", "ShOpcVal", ",", "ShImmVal", ")", ")", "return", "false", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectRegShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74336, "Length": 55, "Cover_Rate": 0.36423841059602646} {"Template_token": ["", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "true", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", ")", "return", "true", ";"], "ground_truth": ["uint32_t", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectT2AddrModeExclusive", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74337, "Length": 74, "Cover_Rate": 0.37755102040816324} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "(", "RHSC", ">=", "-", "", ")", "&&", "(", "RHSC", "<", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74338, "Length": 108, "Cover_Rate": 0.54} {"Template_token": ["", "unsigned", "Opcode", "=", "Op", "->", "getOpcode", "(", ")", ";", "", "AM", "=", "(", "Opcode", "==", "", ")", "?", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ":", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ";"], "ground_truth": ["int", "RHSC", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectT2AddrModeImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74339, "Length": 45, "Cover_Rate": 0.3146853146853147} {"Template_token": ["", "", "AM", "=", "(", "Opcode", "==", "", ")", "?", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ":", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ";", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "OffImm", "=", "(", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ")", "?", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "(", "N", ")", ",", "", ")", ":", "CurDAG", "->", "getTargetConstant", "(", "-", "RHSC", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectT2AddrModeImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74340, "Length": 101, "Cover_Rate": 0.7062937062937062} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "return", "false", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "Base", "=", "N", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "Scale", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectThumbAddrModeImm5S", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74341, "Length": 126, "Cover_Rate": 0.72} {"Template_token": ["", "if", "(", "MFI", "->", "getObjectAlignment", "(", "FI", ")", "<", "", ")", "MFI", "->", "setObjectAlignment", "(", "FI", ",", "", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", "->", "getObjectAlignment", "(", "FI", ")", "<", "", ")", "MFI", "->", "setObjectAlignment", "(", "FI", ",", "", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74342, "Length": 253, "Cover_Rate": 0.7955974842767296} {"Template_token": ["", "unsigned", "And_imm", "=", "", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isOpcWithIntImmediate", "(", "N", ",", "", ",", "And_imm", ")", ")", "{", "if", "(", "And_imm", "&", "(", "And_imm", "+", "", ")", ")", "return", "nullptr", ";", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "", ",", "Srl_imm", ")", ")", "{", "assert", "(", "Srl_imm", ">", "", "&&", "Srl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Width", "=", "countTrailingOnes", "(", "And_imm", ")", "-", "", ";", "unsigned", "LSB", "=", "Srl_imm", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "if", "(", "(", "LSB", "+", "Width", "+", "", ")", "==", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "Opc", "=", "isSigned", "?", "", ":", "", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "dl", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "Reg0", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ")", ";", "}", "", "ShOpcVal", "=", "", "(", "", ")", ";", "SDValue", "ShOpc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "LSB", ")", ",", "dl", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "ShOpc", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "Reg0", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "dl", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Width", ",", "dl", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "Reg0", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectV6T2BitfieldExtractOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74343, "Length": 340, "Cover_Rate": 0.4111245465538089} {"Template_token": ["", "if", "(", "(", "LSB", "+", "Width", "+", "", ")", "==", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "Opc", "=", "isSigned", "?", "", ":", "", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "dl", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "Reg0", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ")", ";", "}", "", "ShOpcVal", "=", "", "(", "", ")", ";", "SDValue", "ShOpc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "LSB", ")", ",", "dl", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "ShOpc", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "Reg0", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "dl", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Width", ",", "dl", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ")", ";", "}", "}", "return", "nullptr", ";", "}", "unsigned", "Shl_imm", "=", "", ";", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "", ",", "Shl_imm", ")", ")", "{", "assert", "(", "Shl_imm", ">", "", "&&", "Shl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "", ")", ",", "Srl_imm", ")", ")", "{", "assert", "(", "Srl_imm", ">", "", "&&", "Srl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Width", "=", "", "-", "Srl_imm", "-", "", ";", "int", "LSB", "=", "Srl_imm", "-", "Shl_imm", ";", "if", "(", "LSB", "<", "", ")", "return", "nullptr", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "dl", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Width", ",", "dl", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectV6T2BitfieldExtractOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74344, "Length": 414, "Cover_Rate": 0.5006045949214026} {"Template_token": ["", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "(", "NumVecs", "<=", "", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", ">", "", "&&", "!", "isVLDfixed", "(", "Opc", ")", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "else", "{", "EVT", "AddrTy", "=", "MemAddr", ".", "getValueType", "(", ")", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "", ")", ";", "(", "void", ")", "Inc", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Reg0", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74345, "Length": 347, "Cover_Rate": 0.3614583333333333} {"Template_token": ["", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "dl", ",", "", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "IsLoad", ")", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "SDValue", "SuperReg", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "{", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "}", "else", "{"], "ground_truth": ["SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74347, "Length": 350, "Cover_Rate": 0.3747323340471092} {"Template_token": ["", "if", "(", "NumVecs", "==", "", ")", "RegSeq", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "RegSeq", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";"], "ground_truth": ["if", "(", "IsExt", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74349, "Length": 117, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "if", "(", "!", "Ops", ".", "empty", "(", ")", ")", "{", "unsigned", "Opcode", ";", "if", "(", "Ops", ".", "size", "(", ")", "==", "", ")", "{", "Opcode", "=", "IsThumb2", "?", "", ":", "", ";", "Ops", ".", "insert", "(", "Ops", ".", "begin", "(", ")", "+", "", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "assert", "(", "Ops", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "Opcode", "=", "IsThumb2", "?", "", ":", "", ";", "SDValue", "WriteValue", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "Ops", ".", "insert", "(", "Ops", ".", "begin", "(", ")", "+", "", ",", "WriteValue", ",", "WriteValue", "+", "", ")", ";", "}", "Ops", ".", "push_back", "(", "getAL", "(", "CurDAG", ",", "DL", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "Ops", ")", ";", "}", "std", "::", "string", "SpecialReg", "=", "RegString", "->", "getString", "(", ")", ".", "lower", "(", ")", ";", "int", "BankedReg", "=", "getBankedRegisterMask", "(", "SpecialReg", ")", ";", "if", "(", "BankedReg", "!=", "-", "", ")", "{", "Ops", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "BankedReg", ",", "DL", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "Ops", ")", ";", "}", "unsigned", "Opcode", "=", "StringSwitch", "<", "unsigned", ">", "(", "SpecialReg", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Opcode", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "nullptr", ";", "Ops", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "Ops", ")", ";", "}"], "ground_truth": ["SmallVector", "<", "StringRef", ",", "", ">", "Fields", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectWriteRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74350, "Length": 390, "Cover_Rate": 0.5006418485237484} {"Template_token": ["", "explicit", "DAGToDAGISel", "(", "BaseTargetMachine", "&", "tm", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "tm", ",", "OptLevel", ")", ",", "TM", "(", "tm", ")", ",", "Subtarget", "(", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "ARMDAGToDAGISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74352, "Length": 39, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "DAGToDAGISel", "(", "BaseTargetMachine", "&", "tm", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "tm", ",", "OptLevel", ")", ",", "TM", "(", "tm", ")", ",", "Subtarget", "(", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "ARMDAGToDAGISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74353, "Length": 39, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createISelDag", "(", "BaseTargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "return", "new", "DAGToDAGISel", "(", "TM", ",", "OptLevel", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "createARMISelDag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74354, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "createDRegPairNode", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ")", "{", "SDLoc", "dl", "(", "V0", ".", "getNode", "(", ")", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "createDRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74356, "Length": 62, "Cover_Rate": 0.5688073394495413} {"Template_token": ["", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "createGPRPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74357, "Length": 54, "Cover_Rate": 0.4954128440366973} {"Template_token": ["", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "createQRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74358, "Length": 47, "Cover_Rate": 0.43119266055045874} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "createQRegPairNode", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ")", "{", "SDLoc", "dl", "(", "V0", ".", "getNode", "(", ")", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "createQRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74359, "Length": 96, "Cover_Rate": 0.8807339449541285} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "createQuadDRegsNode", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "SDValue", "V3", ")", "{", "SDLoc", "dl", "(", "V0", ".", "getNode", "(", ")", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "createQuadDRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74360, "Length": 68, "Cover_Rate": 0.43870967741935485} {"Template_token": ["", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "createQuadQRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74361, "Length": 54, "Cover_Rate": 0.34838709677419355} {"Template_token": ["", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "createQuadSRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74362, "Length": 67, "Cover_Rate": 0.432258064516129} {"Template_token": ["", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "createQuadSRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74363, "Length": 78, "Cover_Rate": 0.5032258064516129} {"Template_token": ["", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "createSRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74364, "Length": 71, "Cover_Rate": 0.6513761467889908} {"Template_token": ["", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "createSRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74365, "Length": 36, "Cover_Rate": 0.3302752293577982} {"Template_token": ["", "inline", "SDValue", "getI32Imm", "(", "unsigned", "Imm", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "getI32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74366, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "inline", "SDValue", "getI32Imm", "(", "unsigned", "Imm", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "getI32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74367, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74368, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "if", "(", "Alignment", ">=", "", "&&", "NumRegs", "==", "", ")", "Alignment", "=", "", ";"], "ground_truth": ["else", "if", "(", "Alignment", ">=", "", "&&", "(", "NumRegs", "==", "", "||", "NumRegs", "==", "", ")", ")", "Alignment", "=", "", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "GetVLDSTAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74370, "Length": 35, "Cover_Rate": 0.3125} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["return", "Opc", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "getVLDSTRegisterUpdateOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74371, "Length": 124, "Cover_Rate": 0.3522727272727273} {"Template_token": ["", "SDNode", "*", "Use", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";"], "ground_truth": ["if", "(", "MCID", ".", "mayStore", "(", ")", ")", "return", "true", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74372, "Length": 79, "Cover_Rate": 0.42021276595744683} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "hasNoVMLxHazardUse", "(", "SDNode", "*", "N", ")", "const", "{", "if", "(", "OptLevel", "==", "CodeGenOpt", "::", "None", ")", "return", "true", ";", "if", "(", "!", "CheckVMLxHazard", ")", "return", "true", ";", "if", "(", "!", "Subtarget", "->", "isCortexA8", "(", ")", "&&", "!", "Subtarget", "->", "isCortexA9", "(", ")", "&&", "!", "Subtarget", "->", "isSwift", "(", ")", ")", "return", "true", ";", "if", "(", "!", "N", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDNode", "*", "Use", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";"], "ground_truth": ["if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{"], "File": "ARMISelDAGToDAG (2)", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74373, "Length": 101, "Cover_Rate": 0.5372340425531915} {"Template_token": ["", "static", "bool", "isInt32Immediate", "(", "SDValue", "N", ",", "unsigned", "&", "Imm", ")", "{"], "ground_truth": ["return", "isInt32Immediate", "(", "N", ".", "getNode", "(", ")", ",", "Imm", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "isInt32Immediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74375, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "static", "bool", "isOpcWithIntImmediate", "(", "SDNode", "*", "N", ",", "unsigned", "Opc", ",", "unsigned", "&", "Imm", ")", "{"], "ground_truth": ["return", "N", "->", "getOpcode", "(", ")", "==", "Opc", "&&", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "Imm", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "isOpcWithIntImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74376, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "if", "(", "!", "C", ")", "return", "false", ";", "ScaledConstant", "=", "(", "int", ")", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "ScaledConstant", "%", "Scale", ")", "!=", "", ")", "return", "false", ";"], "ground_truth": ["ScaledConstant", "/=", "Scale", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "isScaledConstantInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74378, "Length": 36, "Cover_Rate": 0.4044943820224719} {"Template_token": ["", "assert", "(", "Scale", ">", "", "&&", "", ")", ";", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Node", ")", ";", "if", "(", "!", "C", ")", "return", "false", ";", "ScaledConstant", "=", "(", "int", ")", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "ScaledConstant", "%", "Scale", ")", "!=", "", ")", "return", "false", ";", "ScaledConstant", "/=", "Scale", ";"], "ground_truth": ["return", "ScaledConstant", ">=", "RangeMin", "&&", "ScaledConstant", "<", "RangeMax", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "isScaledConstantInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74379, "Length": 67, "Cover_Rate": 0.7528089887640449} {"Template_token": ["", "return", "ShOpcVal", "==", "", "&&", "(", "ShAmt", "==", "", "||", "(", "Subtarget", "->", "isSwift", "(", ")", "&&", "ShAmt", "==", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "isShifterOpProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74381, "Length": 24, "Cover_Rate": 0.32} {"Template_token": ["", "return", "", "(", "Imm", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "is_so_imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74383, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "inline", "bool", "is_so_imm_not", "(", "unsigned", "Imm", ")", "const", "{"], "ground_truth": ["return", "", "(", "~", "Imm", ")", "!=", "-", "", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "is_so_imm_not", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74385, "Length": 19, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "inline", "bool", "is_t2_so_imm_not", "(", "unsigned", "Imm", ")", "const", "{", "return", "", "(", "~", "Imm", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "is_t2_so_imm_not", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74388, "Length": 20, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "if", "(", "!", "isOpcWithIntImmediate", "(", "Srl", ".", "getNode", "(", ")", ",", "", ",", "Srl_imm", ")", "||", "(", "Srl_imm", "<=", "", ")", ")", "continue", ";", "SDValue", "CPTmp0", ";", "SDValue", "CPTmp1", ";", "SDValue", "CPTmp2", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "SelectT2ShifterOperandReg", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", ")", "continue", ";", "}", "else", "{", "if", "(", "SelectImmShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", "||", "SelectRegShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ")", ")", "continue", ";", "}", "Srl", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "Srl", ")", ",", "", ",", "Srl", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getConstant", "(", "Srl_imm", "+", "TZ", ",", "", ")", ")", ";", "N1", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N1", ")", ",", "", ",", "Srl", ",", "CurDAG", "->", "getConstant", "(", "And_imm", ",", "", ")", ")", ";"], "ground_truth": ["N1", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N1", ")", ",", "", ",", "N1", ",", "CurDAG", "->", "getConstant", "(", "TZ", ",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "PreprocessISelDAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74390, "Length": 167, "Cover_Rate": 0.41336633663366334} {"Template_token": ["", "if", "(", "!", "isOpcWithIntImmediate", "(", "N1", ".", "getNode", "(", ")", ",", "", ",", "And_imm", ")", ")", "{", "if", "(", "isOpcWithIntImmediate", "(", "N0", ".", "getNode", "(", ")", ",", "", ",", "And_imm", ")", ")", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "}", "if", "(", "!", "And_imm", ")", "continue", ";", "unsigned", "TZ", "=", "countTrailingZeros", "(", "And_imm", ")", ";", "if", "(", "TZ", "!=", "", "&&", "TZ", "!=", "", ")", "continue", ";", "And_imm", ">>=", "TZ", ";", "if", "(", "And_imm", "&", "(", "And_imm", "+", "", ")", ")", "continue", ";", "SDValue", "Srl", "=", "N1", ".", "getOperand", "(", "", ")", ";", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "!", "isOpcWithIntImmediate", "(", "Srl", ".", "getNode", "(", ")", ",", "", ",", "Srl_imm", ")", "||", "(", "Srl_imm", "<=", "", ")", ")", "continue", ";", "SDValue", "CPTmp0", ";", "SDValue", "CPTmp1", ";", "SDValue", "CPTmp2", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "SelectT2ShifterOperandReg", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", ")", "continue", ";", "}", "else", "{", "if", "(", "SelectImmShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", "||", "SelectRegShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ")", ")", "continue", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "PreprocessISelDAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74391, "Length": 179, "Cover_Rate": 0.4430693069306931} {"Template_token": ["", "SDValue", "ADDSrc1", "=", "XORSrc0", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc0", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc1", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "SRAConstant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SRASrc1", ")", ";", "EVT", "XType", "=", "SRASrc0", ".", "getValueType", "(", ")", ";", "unsigned", "Size", "=", "XType", ".", "getSizeInBits", "(", ")", "-", "", ";", "if", "(", "ADDSrc1", "==", "XORSrc1", "&&", "ADDSrc0", "==", "SRASrc0", "&&", "XType", ".", "isInteger", "(", ")", "&&", "SRAConstant", "!=", "NULL", "&&", "Size", "==", "SRAConstant", "->", "getZExtValue", "(", ")", ")", "{"], "ground_truth": ["unsigned", "Opcode", "=", "Subtarget", "->", "isThumb2", "(", ")", "?", "", ":", "", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectABSOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74393, "Length": 104, "Cover_Rate": 0.48598130841121495} {"Template_token": ["", "SDValue", "ADDSrc1", "=", "XORSrc0", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc0", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc1", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "SRAConstant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SRASrc1", ")", ";", "EVT", "XType", "=", "SRASrc0", ".", "getValueType", "(", ")", ";", "unsigned", "Size", "=", "XType", ".", "getSizeInBits", "(", ")", "-", "", ";", "if", "(", "ADDSrc1", "==", "XORSrc1", "&&", "ADDSrc0", "==", "SRASrc0", "&&", "XType", ".", "isInteger", "(", ")", "&&", "SRAConstant", "!=", "NULL", "&&", "Size", "==", "SRAConstant", "->", "getZExtValue", "(", ")", ")", "{", "unsigned", "Opcode", "=", "Subtarget", "->", "isThumb2", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode", ",", "VT", ",", "ADDSrc0", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectABSOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74394, "Length": 118, "Cover_Rate": 0.5514018691588785} {"Template_token": ["", "SelectAddrMode2Worker", "(", "N", ",", "Base", ",", "Offset", ",", "Opc", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74395, "Length": 14, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "SelectAddrMode2Worker", "(", "N", ",", "Base", ",", "Offset", ",", "Opc", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74396, "Length": 14, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "bool", "SelectAddrMode2Base", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{"], "ground_truth": ["return", "SelectAddrMode2Worker", "(", "N", ",", "Base", ",", "Offset", ",", "Opc", ")", "==", "AM2_BASE", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode2Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74397, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "unsigned", "Opcode", "=", "Op", "->", "getOpcode", "(", ")", ";", "", "AM", "=", "(", "Opcode", "==", "", ")", "?", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ":", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ";", "", "AddSub", "=", "(", "AM", "==", "", "||", "AM", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["int", "Val", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode2OffsetImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74399, "Length": 62, "Cover_Rate": 0.3924050632911392} {"Template_token": ["", "", "AM", "=", "(", "Opcode", "==", "", ")", "?", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ":", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ";", "", "AddSub", "=", "(", "AM", "==", "", "||", "AM", "==", "", ")", "?", "", ":", "", ";", "int", "Val", ";", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", ",", "", ",", "", ",", "Val", ")", ")", "{"], "ground_truth": ["if", "(", "AddSub", "==", "", ")", "Val", "*=", "-", "", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode2OffsetImmPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74400, "Length": 80, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "ShAmt", "=", "", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "ShAmt", ",", "ShOpcVal", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode2OffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74401, "Length": 101, "Cover_Rate": 0.4089068825910931} {"Template_token": ["", "return", "SelectAddrMode2Worker", "(", "N", ",", "Base", ",", "Offset", ",", "Opc", ")", "==", "AM2_SHOP", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode2ShOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74403, "Length": 15, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "}"], "ground_truth": ["if", "(", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", ")", "&&", "!", "N", ".", "hasOneUse", "(", ")", ")", "{"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74404, "Length": 292, "Cover_Rate": 0.3067226890756303} {"Template_token": ["", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";", "return", "true", ";", "}", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74405, "Length": 170, "Cover_Rate": 0.46070460704607047} {"Template_token": ["", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74406, "Length": 122, "Cover_Rate": 0.3860759493670886} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode5", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74407, "Length": 202, "Cover_Rate": 0.6392405063291139} {"Template_token": ["", "unsigned", "Alignment", "=", "", ";", "if", "(", "LSBaseSDNode", "*", "LSN", "=", "dyn_cast", "<", "LSBaseSDNode", ">", "(", "Parent", ")", ")", "{", "unsigned", "LSNAlign", "=", "LSN", "->", "getAlignment", "(", ")", ";"], "ground_truth": ["unsigned", "MemSize", "=", "LSN", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74408, "Length": 44, "Cover_Rate": 0.3728813559322034} {"Template_token": ["", "", "AM", "=", "LdSt", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "!=", "", ")", "return", "false", ";", "Offset", "=", "N", ";", "if", "(", "ConstantSDNode", "*", "NC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{"], "ground_truth": ["if", "(", "NC", "->", "getZExtValue", "(", ")", "*", "", "==", "LdSt", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", ")", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode6Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74409, "Length": 68, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "", "AM", "=", "LdSt", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "!=", "", ")", "return", "false", ";", "Offset", "=", "N", ";"], "ground_truth": ["if", "(", "ConstantSDNode", "*", "NC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode6Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74410, "Length": 37, "Cover_Rate": 0.3425925925925926} {"Template_token": ["", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74411, "Length": 188, "Cover_Rate": 0.5645645645645646} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "hasOneUse", "(", ")", ")", "{"], "ground_truth": ["Offset", "=", "N", ".", "getOperand", "(", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74412, "Length": 26, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["Label", "=", "CurDAG", "->", "getTargetConstant", "(", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getZExtValue", "(", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74413, "Length": 40, "Cover_Rate": 0.46511627906976744} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrOffsetNone", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ")", "{", "Base", "=", "N", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrOffsetNone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74414, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "}", "else", "if", "(", "TrueVal", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", "&&", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "||", "", "(", "TrueImm", ")", ")", ")", "{", "Opc", "=", "", ";", "}", "if", "(", "Opc", ")", "{", "SDValue", "True", "=", "CurDAG", "->", "getTargetConstant", "(", "TrueImm", ",", "", ")", ";", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "True", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ",", "", ")", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectARMCMOVImmOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74415, "Length": 100, "Cover_Rate": 0.4291845493562232} {"Template_token": ["", "TrueImm", "=", "~", "TrueImm", ";", "Opc", "=", "", ";", "}", "else", "if", "(", "TrueVal", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", "&&", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "||", "", "(", "TrueImm", ")", ")", ")", "{", "Opc", "=", "", ";", "}", "if", "(", "Opc", ")", "{", "SDValue", "True", "=", "CurDAG", "->", "getTargetConstant", "(", "TrueImm", ",", "", ")", ";", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "True", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectARMCMOVImmOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74416, "Length": 104, "Cover_Rate": 0.44635193133047213} {"Template_token": ["", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "CPTmp0", ",", "CPTmp2", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ",", "", ")", ";", "}", "if", "(", "SelectRegShifterOperand", "(", "TrueVal", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ")", ")", "{", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectARMCMOVShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74417, "Length": 112, "Cover_Rate": 0.632768361581921} {"Template_token": ["", "if", "(", "SelectRegShifterOperand", "(", "TrueVal", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ")", ")", "{", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectARMCMOVShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74418, "Length": 63, "Cover_Rate": 0.3559322033898305} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "{", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "", ")", ";", "MemOp", "[", "", "]", "=", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ";"], "ground_truth": ["SDNode", "*", "ResNode", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "SDLoc", "(", "Node", ")", ",", "", ",", "", ",", "", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAtomic64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74419, "Length": 141, "Cover_Rate": 0.7663043478260869} {"Template_token": ["", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "", ")", ";", "MemOp", "[", "", "]", "=", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ";", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "SDLoc", "(", "Node", ")", ",", "", ",", "", ",", "", ",", "Ops", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "ResNode", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";"], "ground_truth": ["return", "ResNode", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAtomic64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74420, "Length": 73, "Cover_Rate": 0.3967391304347826} {"Template_token": ["", "return", "createDRegPairNode", "(", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectConcatVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74421, "Length": 21, "Cover_Rate": 0.328125} {"Template_token": ["", "return", "createDRegPairNode", "(", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectConcatVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74422, "Length": 21, "Cover_Rate": 0.328125} {"Template_token": ["", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", ")", "return", "false", ";", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74423, "Length": 68, "Cover_Rate": 0.5354330708661418} {"Template_token": ["", "if", "(", "ShOpcVal", "==", "", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "!", "RHS", ")", "return", "false", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74424, "Length": 48, "Cover_Rate": 0.3779527559055118} {"Template_token": ["", "if", "(", "Kind", "!=", "InlineAsm", "::", "Kind_RegUse", "&&", "Kind", "!=", "InlineAsm", "::", "Kind_RegDef", "&&", "Kind", "!=", "InlineAsm", "::", "Kind_RegDefEarlyClobber", ")", "continue", ";", "unsigned", "RC", ";", "bool", "HasRC", "=", "InlineAsm", "::", "hasRegClassConstraint", "(", "Flag", ",", "RC", ")", ";", "if", "(", "(", "!", "IsTiedToChangedOp", "&&", "(", "!", "HasRC", "||", "RC", "!=", "", ")", ")", "||", "NumRegs", "!=", "", ")", "continue", ";", "assert", "(", "(", "i", "+", "", "<", "NumOps", ")", "&&", "", ")", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "i", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "i", "+", "", ")", ";", "unsigned", "Reg0", "=", "cast", "<", "RegisterSDNode", ">", "(", "V0", ")", "->", "getReg", "(", ")", ";", "unsigned", "Reg1", "=", "cast", "<", "RegisterSDNode", ">", "(", "V1", ")", "->", "getReg", "(", ")", ";", "SDValue", "PairedReg", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "if", "(", "Kind", "==", "InlineAsm", "::", "Kind_RegDef", "||", "Kind", "==", "InlineAsm", "::", "Kind_RegDefEarlyClobber", ")", "{", "unsigned", "GPVR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "PairedReg", "=", "CurDAG", "->", "getRegister", "(", "GPVR", ",", "", ")", ";", "SDValue", "Chain", "=", "SDValue", "(", "N", ",", "", ")", ";", "SDNode", "*", "GU", "=", "N", "->", "getGluedUser", "(", ")", ";", "SDValue", "RegCopy", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "GPVR", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", ",", "dl", ",", "", ",", "RegCopy", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", ",", "dl", ",", "", ",", "RegCopy", ")", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub0", ",", "dl", ",", "Reg0", ",", "Sub0", ",", "RegCopy", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub1", ",", "dl", ",", "Reg1", ",", "Sub1", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", "(", "GU", "->", "op_begin", "(", ")", ",", "GU", "->", "op_end", "(", ")", "-", "", ")", ";", "Ops", ".", "push_back", "(", "T1", ".", "getValue", "(", "", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "GU", ",", "&", "Ops", "[", "", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "GU", "=", "T1", ".", "getNode", "(", ")", ";", "}", "else", "{", "SDValue", "Chain", "=", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg0", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg1", ",", "", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "Pair", "=", "SDValue", "(", "createGPRPairNode", "(", "", ",", "T0", ",", "T1", ")", ",", "", ")", ";"], "ground_truth": ["unsigned", "GPVR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74425, "Length": 446, "Cover_Rate": 0.47195767195767196} {"Template_token": ["", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "assert", "(", "ConstraintCode", "==", "'m'", "&&", "", ")", ";", "OutOps", ".", "push_back", "(", "Op", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74426, "Length": 39, "Cover_Rate": 0.9069767441860465} {"Template_token": ["", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "||", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "return", "false", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "ShOpcVal", "==", "", "&&", "!", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", "||", "N", ".", "getOperand", "(", "", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ".", "getOperand", "(", "", ")", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "{", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "ShAmt", ",", "ShOpcVal", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectLdStSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74427, "Length": 400, "Cover_Rate": 0.6339144215530903} {"Template_token": ["", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "RHS", ")", "return", "false", ";", "ShReg", "=", "N", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "CheckProfitability", "&&", "!", "isShifterOpProfitable", "(", "N", ",", "ShOpcVal", ",", "ShImmVal", ")", ")", "return", "false", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectRegShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74428, "Length": 64, "Cover_Rate": 0.4383561643835616} {"Template_token": ["", "return", "SelectImmShifterOperand", "(", "N", ",", "A", ",", "B", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectShiftImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74429, "Length": 13, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "return", "SelectImmShifterOperand", "(", "N", ",", "A", ",", "B", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectShiftImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74430, "Length": 13, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "return", "SelectRegShifterOperand", "(", "N", ",", "A", ",", "B", ",", "C", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectShiftRegShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74432, "Length": 15, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}"], "ground_truth": ["OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", "/", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2AddrModeExclusive", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74433, "Length": 66, "Cover_Rate": 0.36065573770491804} {"Template_token": ["", "if", "(", "!", "RHS", ")", "return", "true", ";", "uint32_t", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", ">", "", "||", "RHSC", "%", "", "!=", "", ")", "return", "true", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2AddrModeExclusive", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74434, "Length": 70, "Cover_Rate": 0.3825136612021858} {"Template_token": ["", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74435, "Length": 181, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74436, "Length": 235, "Cover_Rate": 0.649171270718232} {"Template_token": ["", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74437, "Length": 60, "Cover_Rate": 0.3125} {"Template_token": ["", "unsigned", "Opcode", "=", "Op", "->", "getOpcode", "(", ")", ";", "", "AM", "=", "(", "Opcode", "==", "", ")", "?", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ":", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ";", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", ",", "", ",", "", ",", "RHSC", ")", ")", "{"], "ground_truth": ["OffImm", "=", "(", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ")", "?", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ":", "CurDAG", "->", "getTargetConstant", "(", "-", "RHSC", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2AddrModeImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74438, "Length": 96, "Cover_Rate": 0.7218045112781954} {"Template_token": ["", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", ",", "", ",", "", ",", "RHSC", ")", ")", "{"], "ground_truth": ["OffImm", "=", "(", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ")", "?", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ":", "CurDAG", "->", "getTargetConstant", "(", "-", "RHSC", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2AddrModeImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74439, "Length": 54, "Cover_Rate": 0.40601503759398494} {"Template_token": ["", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "return", "false", ";", "else", "if", "(", "RHSC", "<", "", "&&", "RHSC", ">=", "-", "", ")", "return", "false", ";", "}", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "", "ShOpcVal", "=", "", "(", "OffReg", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ShOpcVal", "=", "", "(", "Base", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "std", "::", "swap", "(", "Base", ",", "OffReg", ")", ";", "}", "if", "(", "ShOpcVal", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OffReg", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "<", "", "&&", "isShifterOpProfitable", "(", "OffReg", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "OffReg", "=", "OffReg", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "ShImm", "=", "CurDAG", "->", "getTargetConstant", "(", "ShAmt", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74440, "Length": 224, "Cover_Rate": 0.7832167832167832} {"Template_token": ["", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "", "ShOpcVal", "=", "", "(", "OffReg", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ShOpcVal", "=", "", "(", "Base", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "std", "::", "swap", "(", "Base", ",", "OffReg", ")", ";", "}", "if", "(", "ShOpcVal", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OffReg", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "<", "", "&&", "isShifterOpProfitable", "(", "OffReg", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "OffReg", "=", "OffReg", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "ShImm", "=", "CurDAG", "->", "getTargetConstant", "(", "ShAmt", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74441, "Length": 162, "Cover_Rate": 0.5664335664335665} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "SDValue", "SOShImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "SOVal", ")", ",", "", ")", ";", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "CPTmp0", ",", "SOShImm", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ",", "", ")", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2CMOVShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74442, "Length": 75, "Cover_Rate": 0.3472222222222222} {"Template_token": ["", "switch", "(", "LoadedVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "default", ":", "return", "NULL", ";", "}", "Match", "=", "true", ";", "}", "if", "(", "Match", ")", "{", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "Offset", ",", "getAL", "(", "CurDAG", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2IndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74443, "Length": 140, "Cover_Rate": 0.4416403785488959} {"Template_token": ["", "if", "(", "ShOpcVal", "==", "", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "Opc", "=", "getI32Imm", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2ShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74444, "Length": 68, "Cover_Rate": 0.5811965811965812} {"Template_token": ["", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "Base", "=", "N", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "RegisterSDNode", "*", "RHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", "||", "(", "RHSR", "&&", "RHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "ConstantSDNode", "*", "LHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "unsigned", "LHSC", "=", "LHS", "?", "LHS", "->", "getZExtValue", "(", ")", ":", "", ";"], "ground_truth": ["unsigned", "RHSC", "=", "RHS", "?", "RHS", "->", "getZExtValue", "(", ")", ":", "", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectThumbAddrModeImm5S", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74445, "Length": 197, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeImm5S2", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "return", "SelectThumbAddrModeImm5S", "(", "N", ",", "", ",", "Base", ",", "OffImm", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectThumbAddrModeImm5S2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74448, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "return", "SelectThumbAddrModeImm5S", "(", "N", ",", "", ",", "Base", ",", "OffImm", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectThumbAddrModeImm5S2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74449, "Length": 13, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeImm5S4", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "return", "SelectThumbAddrModeImm5S", "(", "N", ",", "", ",", "Base", ",", "OffImm", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectThumbAddrModeImm5S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74451, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "SelectThumbAddrModeSP", "(", "N", ",", "TmpBase", ",", "TmpOffImm", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["RegisterSDNode", "*", "RHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectThumbAddrModeRI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74452, "Length": 88, "Cover_Rate": 0.4292682926829268} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeRI5S1", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{"], "ground_truth": ["return", "SelectThumbAddrModeRI", "(", "N", ",", "Base", ",", "Offset", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectThumbAddrModeRI5S1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74453, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "return", "SelectThumbAddrModeRI", "(", "N", ",", "Base", ",", "Offset", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectThumbAddrModeRI5S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74458, "Length": 13, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "ConstantSDNode", "*", "NC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "if", "(", "!", "NC", "||", "!", "NC", "->", "isNullValue", "(", ")", ")", "return", "false", ";", "Base", "=", "Offset", "=", "N", ";", "return", "true", ";", "}", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74459, "Length": 78, "Cover_Rate": 0.8041237113402062} {"Template_token": ["", "", "ShOpcVal", "=", "", "(", "", ")", ";", "SDValue", "ShOpc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "LSB", ")", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "ShOpc", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ",", "", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Width", ",", "", ")", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ",", "", ")", ";", "}", "}", "return", "NULL", ";", "}", "unsigned", "Shl_imm", "=", "", ";", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "", ",", "Shl_imm", ")", ")", "{", "assert", "(", "Shl_imm", ">", "", "&&", "Shl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "", ")", ",", "Srl_imm", ")", ")", "{"], "ground_truth": ["assert", "(", "Srl_imm", ">", "", "&&", "Srl_imm", "<", "", "&&", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectV6T2BitfieldExtractOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74460, "Length": 210, "Cover_Rate": 0.33762057877813506} {"Template_token": ["", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDNode", "*", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLdDup", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "SuperReg", "=", "SDValue", "(", "VLdDup", ",", "", ")", ";", "assert", "(", "", "==", "", "+", "", "&&", "", ")", ";", "unsigned", "SubIdx", "=", "", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubIdx", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "VLdDup", ",", "", ")", ")", ";"], "ground_truth": ["if", "(", "isUpdating", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", "+", "", ")", ",", "SDValue", "(", "VLdDup", ",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74461, "Length": 256, "Cover_Rate": 0.4135702746365105} {"Template_token": ["", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "IsLoad", ")", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "SDValue", "SuperReg", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "{", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "}", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQuadQRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "Ops", ".", "push_back", "(", "SuperReg", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "Lane", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Reg0", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74462, "Length": 450, "Cover_Rate": 0.4849137931034483} {"Template_token": ["", "}", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", ">", "", "&&", "Opc", "!=", "", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "SrcReg", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "*", "VSt", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VSt", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "return", "VSt", ";", "}", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "RegSeq", "=", "SDValue", "(", "createQuadQRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "RegSeq", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VStA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "", ",", "OpsA", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VStA", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "Chain", "=", "SDValue", "(", "VStA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VStA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "", ")", ";", "(", "void", ")", "Inc", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74463, "Length": 421, "Cover_Rate": 0.4013346043851287} {"Template_token": ["", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "RegSeq", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "RegSeq", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "IsExt", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstTblReg", "+", "NumVecs", ")", ")", ";", "Ops", ".", "push_back", "(", "getAL", "(", "CurDAG", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74464, "Length": 201, "Cover_Rate": 0.75} {"Template_token": ["", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "RegSeq", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";"], "ground_truth": ["RegSeq", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74465, "Length": 116, "Cover_Rate": 0.43283582089552236} {"Template_token": ["", "const", "ConstantSDNode", "*", "RotConstant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V", ")", ";"], "ground_truth": ["assert", "(", "RotConstant", "&&", "", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "GetCMulRotation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74466, "Length": 20, "Cover_Rate": 0.4} {"Template_token": ["", "assert", "(", "(", "Value", "==", "", "||", "Value", "==", "", ")", "&&", "", ")", ";"], "ground_truth": ["return", "Value", ";"], "File": "ARMISelDAGToDAG100", "Func": "SDValueToConstBool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74467, "Length": 18, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "assert", "(", "(", "Value", "==", "", "||", "Value", "==", "", ")", "&&", "", ")", ";"], "ground_truth": ["return", "Value", ";"], "File": "ARMISelDAGToDAG100", "Func": "SDValueToConstBool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74468, "Length": 18, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "else", "if", "(", "MemTy", "==", "", ")", "Opcode", "=", "", ";", "else", "if", "(", "MemTy", "==", "", ")", "Opcode", "=", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "SDNode", "*", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "CurDAG", "->", "getVTList", "(", "", ",", "", ",", "", ")", ",", "Ops", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MemOp", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74470, "Length": 108, "Cover_Rate": 0.484304932735426} {"Template_token": ["", "case", "", ":", "return", "OpcodeF16", ";", "case", "", ":", "return", "OpcodeF32", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG100", "Func": "SelectFPOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74471, "Length": 21, "Cover_Rate": 0.3230769230769231} {"Template_token": ["", "int", "FirstInputOp", "=", "Predicated", "?", "", ":", "", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstInputOp", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstInputOp", "+", "", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "IsAngle270", ",", "Loc", ",", "", ")", ")", ";", "if", "(", "Predicated", ")", "AddMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "N", "->", "getOperand", "(", "FirstInputOp", "+", "", ")", ",", "N", "->", "getOperand", "(", "FirstInputOp", "-", "", ")", ")", ";", "else", "AddEmptyMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "VT", ")", ";"], "ground_truth": ["CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode", ",", "N", "->", "getVTList", "(", ")", ",", "makeArrayRef", "(", "Ops", ")", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectMVE_VCADD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74472, "Length": 118, "Cover_Rate": 0.3818770226537217} {"Template_token": ["", "uint32_t", "RotValue", "=", "GetCMulRotation", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "RotValue", ",", "Loc", ",", "", ")", ")", ";", "if", "(", "Predicated", ")", "AddMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "else", "AddEmptyMVEPredicateToOps", "(", "Ops", ",", "Loc", ")", ";"], "ground_truth": ["EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectMVE_VCMLA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74473, "Length": 65, "Cover_Rate": 0.4088050314465409} {"Template_token": ["", "int", "FirstInputOp", "=", "Predicated", "?", "", ":", "", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstInputOp", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstInputOp", "+", "", ")", ")", ";", "uint32_t", "RotValue", "=", "GetCMulRotation", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "RotValue", ",", "Loc", ",", "", ")", ")", ";", "if", "(", "Predicated", ")", "AddMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "N", "->", "getOperand", "(", "FirstInputOp", "+", "", ")", ",", "N", "->", "getOperand", "(", "FirstInputOp", "-", "", ")", ")", ";", "else", "AddEmptyMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "VT", ")", ";"], "ground_truth": ["uint16_t", "Opcode", "=", "SelectFPOpcode", "(", "VT", ",", "OpcodeF16", ",", "OpcodeF32", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectMVE_VCMUL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74474, "Length": 123, "Cover_Rate": 0.6795580110497238} {"Template_token": ["", "int", "FirstInputOp", "=", "Predicated", "?", "", ":", "", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstInputOp", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstInputOp", "+", "", ")", ")", ";", "uint32_t", "RotValue", "=", "GetCMulRotation", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "RotValue", ",", "Loc", ",", "", ")", ")", ";", "if", "(", "Predicated", ")", "AddMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "N", "->", "getOperand", "(", "FirstInputOp", "+", "", ")", ",", "N", "->", "getOperand", "(", "FirstInputOp", "-", "", ")", ")", ";", "else", "AddEmptyMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "VT", ")", ";"], "ground_truth": ["uint16_t", "Opcode", "=", "SelectFPOpcode", "(", "VT", ",", "OpcodeF16", ",", "OpcodeF32", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectMVE_VCMUL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74475, "Length": 123, "Cover_Rate": 0.6795580110497238} {"Template_token": ["", "case", "", ":", "OurOpcodes", "=", "Opcodes", "[", "", "]", ";", "break", ";", "case", "", ":", "OurOpcodes", "=", "Opcodes", "[", "", "]", ";", "break", ";", "case", "", ":", "OurOpcodes", "=", "Opcodes", "[", "", "]", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "EVT", "DataTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "NumVecs", "*", "", ")", ";", "EVT", "ResultTys", "[", "]", "=", "{", "DataTy", ",", "", "}", ";", "auto", "Data", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "Loc", ",", "DataTy", ")", ",", "", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "for", "(", "unsigned", "Stage", "=", "", ";", "Stage", "<", "NumVecs", ";", "++", "Stage", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Data", ",", "N", "->", "getOperand", "(", "", ")", ",", "Chain", "}", ";", "auto", "LoadInst", "=", "CurDAG", "->", "getMachineNode", "(", "OurOpcodes", "[", "Stage", "]", ",", "Loc", ",", "ResultTys", ",", "Ops", ")", ";", "Data", "=", "SDValue", "(", "LoadInst", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "LoadInst", ",", "", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumVecs", ";", "i", "++", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "", "+", "i", ",", "Loc", ",", "VT", ",", "Data", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "Chain", ")", ";", "CurDAG", "->", "RemoveDeadNode", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG100", "Func": "SelectMVE_VLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74476, "Length": 237, "Cover_Rate": 0.797979797979798} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "Loc", "(", "N", ")", ";", "const", "uint16_t", "*", "OurOpcodes", ";", "switch", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "case", "", ":", "OurOpcodes", "=", "Opcodes", "[", "", "]", ";", "break", ";", "case", "", ":", "OurOpcodes", "=", "Opcodes", "[", "", "]", ";", "break", ";", "case", "", ":", "OurOpcodes", "=", "Opcodes", "[", "", "]", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "EVT", "DataTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "NumVecs", "*", "", ")", ";", "EVT", "ResultTys", "[", "]", "=", "{", "DataTy", ",", "", "}", ";", "auto", "Data", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "Loc", ",", "DataTy", ")", ",", "", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "for", "(", "unsigned", "Stage", "=", "", ";", "Stage", "<", "NumVecs", ";", "++", "Stage", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Data", ",", "N", "->", "getOperand", "(", "", ")", ",", "Chain", "}", ";", "auto", "LoadInst", "=", "CurDAG", "->", "getMachineNode", "(", "OurOpcodes", "[", "Stage", "]", ",", "Loc", ",", "ResultTys", ",", "Ops", ")", ";", "Data", "=", "SDValue", "(", "LoadInst", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "LoadInst", ",", "", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumVecs", ";", "i", "++", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "", "+", "i", ",", "Loc", ",", "VT", ",", "Data", ")", ")", ";"], "ground_truth": ["ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "Chain", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectMVE_VLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74477, "Length": 263, "Cover_Rate": 0.8855218855218855} {"Template_token": ["", "void", "DAGToDAGISel", "::", "SelectMVE_WB", "(", "SDNode", "*", "N", ",", "const", "uint16_t", "*", "Opcodes", ",", "bool", "Predicated", ")", "{", "SDLoc", "Loc", "(", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "uint16_t", "Opcode", ";", "switch", "(", "N", "->", "getValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "case", "", ":", "Opcode", "=", "Opcodes", "[", "", "]", ";", "break", ";", "case", "", ":"], "ground_truth": ["Opcode", "=", "Opcodes", "[", "", "]", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectMVE_WB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74478, "Length": 75, "Cover_Rate": 0.39893617021276595} {"Template_token": ["", "if", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "if", "(", "RHSC", "*", "", "<", "MFI", ".", "getObjectSize", "(", "FI", ")", ")", "{", "if", "(", "!", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", "&&", "MFI", ".", "getObjectAlignment", "(", "FI", ")", "<", "", ")", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "", ")", ";", "if", "(", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ">=", "", ")", "{"], "ground_truth": ["Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74479, "Length": 148, "Cover_Rate": 0.47896440129449835} {"Template_token": ["", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "dl", ",", "", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "IsLoad", ")", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "Ops", ".", "push_back", "(", "IsImmUpdate", "?", "Reg0", ":", "Inc", ")", ";", "}", "SDValue", "SuperReg", ";"], "ground_truth": ["SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74482, "Length": 291, "Cover_Rate": 0.3066385669125395} {"Template_token": ["", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "Align", ">=", "", "&&", "(", "CanChangeType", "||", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "if", "(", "Align", ">=", "", "&&", "(", "CanChangeType", "||", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "if", "(", "(", "CanChangeType", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "NewOffset", ",", "CurDAG", "->", "getTargetConstant", "(", "Pred", ",", "SDLoc", "(", "N", ")", ",", "", ")", ",", "PredReg", ",", "Chain", "}", ";", "SDNode", "*", "New", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "", ",", "", ",", "Ops", ")", ";", "transferMemOperands", "(", "N", ",", "New", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "New", ",", "", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "New", ",", "", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "New", ",", "", ")", ")", ";"], "ground_truth": ["CurDAG", "->", "RemoveDeadNode", "(", "N", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "tryMVEIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74484, "Length": 255, "Cover_Rate": 0.33420707732634336} {"Template_token": ["", "bool", "isSExtLd", ",", "isPre", ";", "unsigned", "Align", ";", "", "Pred", ";", "SDValue", "PredReg", ";", "SDValue", "Chain", ",", "Base", ",", "Offset", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "==", "", ")", "return", "false", ";", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "if", "(", "!", "LoadedVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Offset", "=", "LD", "->", "getOffset", "(", ")", ";", "Align", "=", "LD", "->", "getAlignment", "(", ")", ";", "isSExtLd", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "Pred", "=", "", ";", "PredReg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "MaskedLoadSDNode", "*", "LD", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ")", "{", "", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "==", "", ")", "return", "false", ";", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "if", "(", "!", "LoadedVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Offset", "=", "LD", "->", "getOffset", "(", ")", ";", "Align", "=", "LD", "->", "getAlignment", "(", ")", ";", "isSExtLd", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "Pred", "=", "", ";", "PredReg", "=", "LD", "->", "getMask", "(", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "bool", "CanChangeType", "=", "Subtarget", "->", "isLittle", "(", ")", "&&", "!", "isa", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ";", "SDValue", "NewOffset", ";", "if", "(", "Align", ">=", "", "&&", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";"], "ground_truth": ["else", "Opcode", "=", "isPre", "?", "", ":", "", ";"], "File": "ARMISelDAGToDAG100", "Func": "tryMVEIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74485, "Length": 339, "Cover_Rate": 0.4442988204456094} {"Template_token": ["", "explicit", "DAGToDAGISel", "(", "BaseTargetMachine", "&", "tm", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "tm", ",", "OptLevel", ")", ",", "TM", "(", "tm", ")", ",", "TII", "(", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ")", ",", "Subtarget", "(", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG101", "Func": "ARMDAGToDAGISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74486, "Length": 56, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "DAGToDAGISel", "(", "BaseTargetMachine", "&", "tm", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "tm", ",", "OptLevel", ")", ",", "TM", "(", "tm", ")", ",", "TII", "(", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ")", ",", "Subtarget", "(", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG101", "Func": "ARMDAGToDAGISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74487, "Length": 56, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "N", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDNode", "*", "Use", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";"], "ground_truth": ["if", "(", "MCID", ".", "mayStore", "(", ")", ")", "return", "true", ";"], "File": "ARMISelDAGToDAG101", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74488, "Length": 72, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "isCortexA9", "(", ")", ")", "return", "true", ";", "if", "(", "Shift", ".", "hasOneUse", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "ShOpcVal", "==", "", "&&", "ShAmt", "==", "", ";"], "File": "ARMISelDAGToDAG101", "Func": "isShifterOpProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74489, "Length": 32, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "PairDRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74490, "Length": 72, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "PairQRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74491, "Length": 85, "Cover_Rate": 0.7456140350877193} {"Template_token": ["", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "PairQRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74492, "Length": 37, "Cover_Rate": 0.32456140350877194} {"Template_token": ["", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG101", "Func": "PairSRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74493, "Length": 61, "Cover_Rate": 0.5350877192982456} {"Template_token": ["", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "PairSRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74494, "Length": 72, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "QuadQRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74495, "Length": 104, "Cover_Rate": 0.65} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "QuadSRegs", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "SDValue", "V3", ")", "{", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";"], "File": "ARMISelDAGToDAG101", "Func": "QuadSRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74496, "Length": 121, "Cover_Rate": 0.75625} {"Template_token": ["", "if", "(", "DisableIntABS", ")", "return", "NULL", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "NULL", ";", "if", "(", "XORSrc0", ".", "getOpcode", "(", ")", "!=", "", "||", "XORSrc1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "NULL", ";", "SDValue", "ADDSrc0", "=", "XORSrc0", ".", "getOperand", "(", "", ")", ";", "SDValue", "ADDSrc1", "=", "XORSrc0", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc0", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["SDValue", "SRASrc1", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectABSOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74499, "Length": 79, "Cover_Rate": 0.3511111111111111} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "NULL", ";", "if", "(", "XORSrc0", ".", "getOpcode", "(", ")", "!=", "", "||", "XORSrc1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "NULL", ";", "SDValue", "ADDSrc0", "=", "XORSrc0", ".", "getOperand", "(", "", ")", ";", "SDValue", "ADDSrc1", "=", "XORSrc0", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc0", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc1", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["ConstantSDNode", "*", "SRAConstant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SRASrc1", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectABSOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74500, "Length": 84, "Cover_Rate": 0.37333333333333335} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode3", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";"], "ground_truth": ["Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74502, "Length": 235, "Cover_Rate": 0.6438356164383562} {"Template_token": ["", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";"], "ground_truth": ["if", "(", "RHSC", "<", "", ")", "{"], "File": "ARMISelDAGToDAG101", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74503, "Length": 218, "Cover_Rate": 0.5972602739726027} {"Template_token": ["", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";", "return", "true", ";", "}", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG101", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74504, "Length": 97, "Cover_Rate": 0.3108974358974359} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrModeImm12", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74505, "Length": 162, "Cover_Rate": 0.49240121580547114} {"Template_token": ["", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "Base", "=", "N", ";"], "ground_truth": ["OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74506, "Length": 218, "Cover_Rate": 0.662613981762918} {"Template_token": ["", "SDValue", "Offset", ",", "AMOpc", ";", "bool", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "unsigned", "Opcode", "=", "", ";", "bool", "Match", "=", "false", ";", "if", "(", "LoadedVT", "==", "", "&&", "isPre", "&&", "SelectAddrMode2OffsetImmPre", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "!", "isPre", "&&", "SelectAddrMode2OffsetImm", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "isPre", "?", "", ":", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "?", "(", "isPre", "?", "", ":", "", ")", ":", "(", "isPre", "?", "", ":", "", ")", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "{", "if", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "if", "(", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG101", "Func": "SelectARMIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74507, "Length": 244, "Cover_Rate": 0.3885350318471338} {"Template_token": ["", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "isPre", "?", "", ":", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "?", "(", "isPre", "?", "", ":", "", ")", ":", "(", "isPre", "?", "", ":", "", ")", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "{", "if", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "if", "(", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}", "else", "{", "if", "(", "isPre", "&&", "SelectAddrMode2OffsetImmPre", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "", ";", "}", "else", "if", "(", "!", "isPre", "&&", "SelectAddrMode2OffsetImm", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "", ";", "}", "else", "if", "(", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}", "}", "if", "(", "Match", ")", "{", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{"], "ground_truth": ["SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectARMIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74508, "Length": 273, "Cover_Rate": 0.43471337579617836} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "{", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "", ")", ";", "MemOp", "[", "", "]", "=", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ";", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "Node", "->", "getDebugLoc", "(", ")", ",", "", ",", "", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";"], "ground_truth": ["cast", "<", "MachineSDNode", ">", "(", "ResNode", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectAtomic64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74509, "Length": 169, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "}", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "SDNode", "*", "Res", "=", "SelectT2CMOVImmOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectT2CMOVImmOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "else", "{", "SDNode", "*", "Res", "=", "SelectCMOVImmOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectCMOVImmOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "}", "SDValue", "Tmp2", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "TrueVal", ",", "Tmp2", ",", "CCR", ",", "InFlag", "}", ";", "unsigned", "Opc", "=", "", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "assert", "(", "false", "&&", "", ")", ";", "break", ";", "case", "", ":", "Opc", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "(", "Subtarget", "->", "hasThumb2", "(", ")", "?", "", ":", "", ")", ":", "", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelDAGToDAG101", "Func": "SelectCMOVOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74510, "Length": 203, "Cover_Rate": 0.3903846153846154} {"Template_token": ["", "if", "(", "Res", ")", "return", "Res", ";", "}", "else", "{", "SDNode", "*", "Res", "=", "SelectCMOVShiftOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectCMOVShiftOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "SDNode", "*", "Res", "=", "SelectT2CMOVImmOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectT2CMOVImmOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "else", "{", "SDNode", "*", "Res", "=", "SelectCMOVImmOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectCMOVImmOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "}", "SDValue", "Tmp2", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "TrueVal", ",", "Tmp2", ",", "CCR", ",", "InFlag", "}", ";", "unsigned", "Opc", "=", "", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{"], "ground_truth": ["default", ":", "assert", "(", "false", "&&", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectCMOVOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74511, "Length": 232, "Cover_Rate": 0.4461538461538462} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "SelectConcatVector", "(", "SDNode", "*", "N", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";"], "ground_truth": ["if", "(", "!", "VT", ".", "is128BitVector", "(", ")", "||", "N", "->", "getNumOperands", "(", ")", "!=", "", ")", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectConcatVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74513, "Length": 43, "Cover_Rate": 0.671875} {"Template_token": ["", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "if", "(", "isPowerOf2_32", "(", "RHSC", ")", ")", "{", "unsigned", "ShAmt", "=", "Log2_32", "(", "RHSC", ")", ";", "Base", "=", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "ShAmt", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "||", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "return", "false", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "ShOpcVal", "==", "", "&&", "!", "(", "Subtarget", "->", "isCortexA9", "(", ")", "||", "N", ".", "getOperand", "(", "", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["if", "(", "ShOpcVal", "!=", "", ")", "{"], "File": "ARMISelDAGToDAG101", "Func": "SelectLdStSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74514, "Length": 338, "Cover_Rate": 0.5487012987012987} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";"], "ground_truth": ["int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74515, "Length": 122, "Cover_Rate": 0.3407821229050279} {"Template_token": ["", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74516, "Length": 65, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "(", "RHSC", ">=", "-", "", ")", "&&", "(", "RHSC", "<", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";"], "ground_truth": ["Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74517, "Length": 142, "Cover_Rate": 0.7473684210526316} {"Template_token": ["", "switch", "(", "SOShOp", ")", "{", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "SDValue", "SOShImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "SOVal", ")", ",", "", ")", ";"], "ground_truth": ["SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectT2CMOVShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74518, "Length": 78, "Cover_Rate": 0.3577981651376147} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeSP", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{"], "File": "ARMISelDAGToDAG101", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74519, "Length": 131, "Cover_Rate": 0.5504201680672269} {"Template_token": ["", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}"], "ground_truth": ["OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74520, "Length": 145, "Cover_Rate": 0.6092436974789915} {"Template_token": ["", "assert", "(", "Srl_imm", ">", "", "&&", "Srl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Width", "=", "CountTrailingOnes_32", "(", "And_imm", ")", "-", "", ";", "unsigned", "LSB", "=", "Srl_imm", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Width", ",", "", ")", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ",", "", ")", ";", "}", "}", "return", "NULL", ";", "}", "unsigned", "Shl_imm", "=", "", ";", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "", ",", "Shl_imm", ")", ")", "{", "assert", "(", "Shl_imm", ">", "", "&&", "Shl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "", ")", ",", "Srl_imm", ")", ")", "{", "assert", "(", "Srl_imm", ">", "", "&&", "Srl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Width", "=", "", "-", "Srl_imm", "-", "", ";", "int", "LSB", "=", "Srl_imm", "-", "Shl_imm", ";"], "ground_truth": ["if", "(", "LSB", "<", "", ")", "return", "NULL", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectV6T2BitfieldExtractOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74521, "Length": 203, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "if", "(", "NumVecs", "==", "", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", "!=", "", "&&", "Opc", "!=", "", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "else", "{", "EVT", "AddrTy", "=", "MemAddr", ".", "getValueType", "(", ")", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "", ",", "OpsA", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "", ")", ";", "(", "void", ")", "Inc", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes1", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "", ")", ";", "MemOp", "[", "", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLd", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "return", "VLd", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "VLd", ",", "", ")", ";", "assert", "(", "", "==", "", "+", "", "&&", "", "==", "", "+", "", "&&", "", ")", ";", "unsigned", "Sub0", "=", "(", "is64BitVector", "?", "", ":", "", ")", ";"], "ground_truth": ["for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "Sub0", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74522, "Length": 469, "Cover_Rate": 0.48300720906282185} {"Template_token": ["", "MemOp", "[", "", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "Alignment", "=", "", ";", "if", "(", "NumVecs", "!=", "", ")", "{", "Alignment", "=", "cast", "<", "ConstantSDNode", ">", "(", "Align", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "Alignment", ">", "NumBytes", ")", "Alignment", "=", "NumBytes", ";", "if", "(", "Alignment", "<", "", "&&", "Alignment", "<", "NumBytes", ")", "Alignment", "=", "", ";", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "SuperReg", ";", "unsigned", "Opc", "=", "Opcodes", "[", "OpcodeIndex", "]", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "", ")", ";", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDNode", "*", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLdDup", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "SuperReg", "=", "SDValue", "(", "VLdDup", ",", "", ")", ";"], "ground_truth": ["assert", "(", "", "==", "", "+", "", "&&", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74524, "Length": 422, "Cover_Rate": 0.685064935064935} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "IsExt", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstTblReg", "+", "NumVecs", ")", ")", ";", "Ops", ".", "push_back", "(", "getAL", "(", "CurDAG", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74526, "Length": 93, "Cover_Rate": 0.3309608540925267} {"Template_token": ["", "if", "(", "NumVecs", "==", "", ")", "RegSeq", "=", "SDValue", "(", "PairDRegs", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "RegSeq", "=", "SDValue", "(", "QuadDRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "IsExt", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstTblReg", "+", "NumVecs", ")", ")", ";", "Ops", ".", "push_back", "(", "getAL", "(", "CurDAG", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74527, "Length": 162, "Cover_Rate": 0.5765124555160143} {"Template_token": ["", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "}", "if", "(", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", ")", "&&", "!", "N", ".", "hasOneUse", "(", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "!=", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "ShOpcVal", "==", "", "&&", "!", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", "||", "N", ".", "getOperand", "(", "", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ".", "getOperand", "(", "", ")", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "{", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "ShAmt", "=", "", ";"], "ground_truth": ["ShOpcVal", "=", "", ";"], "File": "ARMISelDAGToDAG102", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74528, "Length": 392, "Cover_Rate": 0.3904382470119522} {"Template_token": ["", "if", "(", "Range", "->", "second", "==", "", ")", "{", "NewN", "=", "EmitShift", "(", "", ",", "X", ",", "", "-", "Range", "->", "first", ")", ";", "ReplaceNode", "(", "And", ".", "getNode", "(", ")", ",", "NewN", ")", ";", "}", "else", "if", "(", "Range", "->", "first", "==", "", ")", "{", "NewN", "=", "EmitShift", "(", "", ",", "X", ",", "Range", "->", "second", ")", ";", "ReplaceNode", "(", "And", ".", "getNode", "(", ")", ",", "NewN", ")", ";", "}", "else", "if", "(", "Range", "->", "first", "==", "Range", "->", "second", ")", "{", "NewN", "=", "EmitShift", "(", "", ",", "X", ",", "", "-", "Range", "->", "first", ")", ";", "ReplaceNode", "(", "And", ".", "getNode", "(", ")", ",", "NewN", ")", ";", "SwitchEQNEToPLMI", "=", "true", ";", "}", "else", "if", "(", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "{", "NewN", "=", "EmitShift", "(", "", ",", "X", ",", "", "-", "Range", "->", "first", ")", ";", "NewN", "=", "EmitShift", "(", "", ",", "SDValue", "(", "NewN", ",", "", ")", ",", "Range", "->", "second", "+", "(", "", "-", "Range", "->", "first", ")", ")", ";"], "ground_truth": ["ReplaceNode", "(", "And", ".", "getNode", "(", ")", ",", "NewN", ")", ";"], "File": "ARMISelDAGToDAG102", "Func": "SelectCMPZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74529, "Length": 177, "Cover_Rate": 0.3183453237410072} {"Template_token": ["", "void", "DAGToDAGISel", "::", "SelectCMPZ", "(", "SDNode", "*", "N", ",", "bool", "&", "SwitchEQNEToPLMI", ")", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", ";", "SwitchEQNEToPLMI", "=", "false", ";", "if", "(", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "return", ";", "SDValue", "And", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "And", "->", "hasOneUse", "(", ")", ")", "return", ";", "SDValue", "Zero", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Zero", ")", "||", "!", "cast", "<", "ConstantSDNode", ">", "(", "Zero", ")", "->", "isNullValue", "(", ")", "||", "And", "->", "getOpcode", "(", ")", "!=", "", ")", "return", ";", "SDValue", "X", "=", "And", ".", "getOperand", "(", "", ")", ";", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", "||", "!", "X", "->", "hasOneUse", "(", ")", ")", "return", ";", "auto", "Range", "=", "getContiguousRangeOfSetBits", "(", "C", "->", "getAPIntValue", "(", ")", ")", ";", "if", "(", "!", "Range", ")", "return", ";", "SDNode", "*", "NewN", ";", "SDLoc", "dl", "(", "N", ")", ";"], "ground_truth": ["auto", "EmitShift", "=", "[", "&", "]", "(", "unsigned", "Opc", ",", "SDValue", "Src", ",", "unsigned", "Imm", ")", "->", "SDNode", "*", "{"], "File": "ARMISelDAGToDAG102", "Func": "SelectCMPZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74530, "Length": 194, "Cover_Rate": 0.3489208633093525} {"Template_token": ["", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "assert", "(", "NumVecs", "==", "", "&&", "", ")", ";", "break", ";", "}", "EVT", "ResTy", ";", "if", "(", "NumVecs", "==", "", ")", "ResTy", "=", "VT", ";", "else", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ",", "NumVecs", ")", ";", "if", "(", "(", "NumVecs", "<=", "", ")", "&&", "!", "IsImmUpdate", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", ">", "", "&&", "!", "isVLDfixed", "(", "Opc", ")", ")", "||", "!", "IsImmUpdate", ")", "Ops", ".", "push_back", "(", "IsImmUpdate", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "else", "{", "EVT", "AddrTy", "=", "MemAddr", ".", "getValueType", "(", ")", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";"], "ground_truth": ["assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "", ")", ";"], "File": "ARMISelDAGToDAG102", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74531, "Length": 486, "Cover_Rate": 0.5105042016806722} {"Template_token": ["", "unsigned", "NumBytes", "=", "NumVecs", "*", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "", ";", "if", "(", "Alignment", ">", "NumBytes", ")", "Alignment", "=", "NumBytes", ";", "if", "(", "Alignment", "<", "", "&&", "Alignment", "<", "NumBytes", ")", "Alignment", "=", "", ";", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "dl", ",", "", ")", ";", "unsigned", "Opc", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Opc", "=", "DOpcodes", "[", "", "]", ";", "break", ";", "case", "", ":", "Opc", "=", "QOpcodes", "[", "", "]", ";", "break", ";", "case", "", ":", "Opc", "=", "DOpcodes", "[", "", "]", ";", "break", ";", "case", "", ":", "Opc", "=", "QOpcodes", "[", "", "]", ";", "break", ";", "case", "", ":", "case", "", ":", "Opc", "=", "DOpcodes", "[", "", "]", ";", "break", ";", "case", "", ":", "case", "", ":", "Opc", "=", "QOpcodes", "[", "", "]", ";", "break", ";", "}", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "IsImmUpdate", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "IsImmUpdate", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";"], "ground_truth": ["SDNode", "*", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG102", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74532, "Length": 386, "Cover_Rate": 0.5346260387811634} {"Template_token": ["", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "", ")", ";", "MemOp", "[", "", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "Lane", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "Vec0Idx", "+", "NumVecs", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ".", "getValueType", "(", ")", ";", "bool", "is64BitVector", "=", "VT", ".", "is64BitVector", "(", ")", ";", "unsigned", "Alignment", "=", "", ";", "if", "(", "NumVecs", "!=", "", ")", "{", "Alignment", "=", "cast", "<", "ConstantSDNode", ">", "(", "Align", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "", ";", "if", "(", "Alignment", ">", "NumBytes", ")", "Alignment", "=", "NumBytes", ";", "if", "(", "Alignment", "<", "", "&&", "Alignment", "<", "NumBytes", ")", "Alignment", "=", "", ";", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "dl", ",", "", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "IsLoad", ")", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "Ops", ".", "push_back", "(", "IsImmUpdate", "?", "Reg0", ":", "Inc", ")", ";", "}"], "ground_truth": ["SDValue", "SuperReg", ";"], "File": "ARMISelDAGToDAG102", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74534, "Length": 420, "Cover_Rate": 0.4439746300211416} {"Template_token": ["", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "Q0", ",", "Q1", ")", ",", "", ")", ";", "}", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ",", "NumVecs", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "IsImmUpdate", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "IsImmUpdate", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", "&&", "!", "isVSTfixed", "(", "Opc", ")", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "SrcReg", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "*", "VSt", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VSt", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "ReplaceNode", "(", "N", ",", "VSt", ")", ";", "return", ";", "}", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "RegSeq", "=", "SDValue", "(", "createQuadQRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "RegSeq", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VStA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "", ",", "OpsA", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VStA", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "Chain", "=", "SDValue", "(", "VStA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VStA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";"], "ground_truth": ["assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "", ")", ";"], "File": "ARMISelDAGToDAG102", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74535, "Length": 514, "Cover_Rate": 0.48859315589353614} {"Template_token": ["", "unsigned", "LSB", "=", "Srl_imm", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "if", "(", "(", "LSB", "+", "Width", "+", "", ")", "==", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "Opc", "=", "isSigned", "?", "", ":", "", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "dl", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "Reg0", ",", "Reg0", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ")", ";", "return", "true", ";", "}", "", "ShOpcVal", "=", "", "(", "", ")", ";", "SDValue", "ShOpc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "LSB", ")", ",", "dl", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "ShOpc", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "Reg0", ",", "Reg0", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ")", ";", "return", "true", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "dl", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Width", ",", "dl", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "Reg0", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "unsigned", "Shl_imm", "=", "", ";", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "", ",", "Shl_imm", ")", ")", "{", "assert", "(", "Shl_imm", ">", "", "&&", "Shl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "", ")", ",", "Srl_imm", ")", ")", "{", "assert", "(", "Srl_imm", ">", "", "&&", "Srl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Width", "=", "", "-", "Srl_imm", "-", "", ";"], "ground_truth": ["int", "LSB", "=", "Srl_imm", "-", "Shl_imm", ";"], "File": "ARMISelDAGToDAG102", "Func": "tryV6T2BitfieldExtractOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74537, "Length": 350, "Cover_Rate": 0.34516765285996054} {"Template_token": ["", "if", "(", "", "(", "Val", ")", "!=", "-", "", ")", "return", "", ";", "if", "(", "", "(", "~", "Val", ")", "!=", "-", "", ")", "return", "", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Val", "<=", "", ")", "return", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "", ";", "}"], "ground_truth": ["if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "return", "", ";"], "File": "ARMISelDAGToDAG103", "Func": "ConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74538, "Length": 64, "Cover_Rate": 0.367816091954023} {"Template_token": ["", "if", "(", "Val", "<=", "", ")", "return", "", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "(", "Val", "<=", "", "||", "", "(", "Val", ")", "!=", "-", "", "||", "", "(", "~", "Val", ")", "!=", "-", "", ")", ")", "return", "", ";", "if", "(", "Val", "<=", "", ")", "return", "", ";", "if", "(", "~", "Val", "<=", "", ")", "return", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "", ";", "}", "else", "{", "if", "(", "", "(", "Val", ")", "!=", "-", "", ")", "return", "", ";", "if", "(", "", "(", "~", "Val", ")", "!=", "-", "", ")", "return", "", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Val", "<=", "", ")", "return", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG103", "Func": "ConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74539, "Length": 128, "Cover_Rate": 0.735632183908046} {"Template_token": ["", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", ".", "getObjectAlignment", "(", "FI", ")", "<", "", ")", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG103", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74541, "Length": 93, "Cover_Rate": 0.34065934065934067} {"Template_token": ["", "unsigned", "NumBytes", "=", "NumVecs", "*", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "", ";", "if", "(", "Alignment", ">", "NumBytes", ")", "Alignment", "=", "NumBytes", ";", "if", "(", "Alignment", "<", "", "&&", "Alignment", "<", "NumBytes", ")", "Alignment", "=", "", ";", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "dl", ",", "", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "EVT", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDNode", "*", "VLdDup", ";", "if", "(", "is64BitVector", "||", "NumVecs", "==", "", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "unsigned", "Opc", "=", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "IsImmUpdate", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "IsImmUpdate", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "else", "if", "(", "NumVecs", "==", "", ")", "{", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "const", "SDValue", "OpsB", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";"], "ground_truth": ["VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes1", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "OpsB", ")", ";"], "File": "ARMISelDAGToDAG103", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74542, "Length": 494, "Cover_Rate": 0.5056294779938587} {"Template_token": ["", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "Ops", ".", "push_back", "(", "IsImmUpdate", "?", "Reg0", ":", "Inc", ")", ";", "}", "SDValue", "SuperReg", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "{", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "}", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQuadQRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "Ops", ".", "push_back", "(", "SuperReg", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "Lane", ",", "dl", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes", "[", "OpcodeIndex", "]", ")", ";", "SDNode", "*", "VLdLn", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "VLdLn", ")", ",", "{", "MemOp", "}", ")", ";", "if", "(", "!", "IsLoad", ")", "{", "ReplaceNode", "(", "N", ",", "VLdLn", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMISelDAGToDAG103", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74543, "Length": 314, "Cover_Rate": 0.3343982960596379} {"Template_token": ["", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "Ops", ".", "push_back", "(", "IsImmUpdate", "?", "Reg0", ":", "Inc", ")", ";", "}", "SDValue", "SuperReg", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "{", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "}", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQuadQRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "Ops", ".", "push_back", "(", "SuperReg", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "Lane", ",", "dl", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes", "[", "OpcodeIndex", "]", ")", ";", "SDNode", "*", "VLdLn", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "VLdLn", ")", ",", "{", "MemOp", "}", ")", ";", "if", "(", "!", "IsLoad", ")", "{", "ReplaceNode", "(", "N", ",", "VLdLn", ")", ";", "return", ";", "}"], "ground_truth": ["SuperReg", "=", "SDValue", "(", "VLdLn", ",", "", ")", ";"], "File": "ARMISelDAGToDAG103", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74544, "Length": 413, "Cover_Rate": 0.4398296059637913} {"Template_token": ["", "Op", "=", "Op64", ";", "VTs", "=", "CurDAG", "->", "getVTList", "(", "", ",", "", ",", "", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "AN", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "AN", "->", "getOperand", "(", "i", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "AN", "->", "getOrdering", "(", ")", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "AN", "->", "getOperand", "(", "", ")", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "Op", ",", "VTs", ",", "&", "Ops", "[", "", "]", ",", "Ops", ".", "size", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG104", "Func": "SelectAtomic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74546, "Length": 117, "Cover_Rate": 0.4895397489539749} {"Template_token": ["", "unsigned", "Op", ";", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "AN", "->", "getValueType", "(", "", ")", ",", "", ")", ";", "if", "(", "VT", "==", "", ")", "Op", "=", "Op8", ";", "else", "if", "(", "VT", "==", "", ")", "Op", "=", "Op16", ";", "else", "if", "(", "VT", "==", "", ")", "Op", "=", "Op32", ";", "else", "if", "(", "VT", "==", "", ")", "{", "Op", "=", "Op64", ";", "VTs", "=", "CurDAG", "->", "getVTList", "(", "", ",", "", ",", "", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "AN", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "AN", "->", "getOperand", "(", "i", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "AN", "->", "getOrdering", "(", ")", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "AN", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "Op", ",", "VTs", ",", "&", "Ops", "[", "", "]", ",", "Ops", ".", "size", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG104", "Func": "SelectAtomic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74547, "Length": 176, "Cover_Rate": 0.7364016736401674} {"Template_token": ["", "Pred", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "", ")", ";", "Reg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG104", "Func": "SelectCMOVPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74548, "Length": 30, "Cover_Rate": 0.46875} {"Template_token": ["", "SDValue", "T1", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub1", ",", "dl", ",", "Reg1", ",", "Sub1", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", "(", "GU", "->", "op_begin", "(", ")", ",", "GU", "->", "op_end", "(", ")", "-", "", ")", ";", "Ops", ".", "push_back", "(", "T1", ".", "getValue", "(", "", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "GU", ",", "&", "Ops", "[", "", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "GU", "=", "T1", ".", "getNode", "(", ")", ";", "}", "else", "{", "SDValue", "Chain", "=", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg0", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg1", ",", "", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "Pair", "=", "SDValue", "(", "createGPRPairNode", "(", "", ",", "T0", ",", "T1", ")", ",", "", ")", ";", "unsigned", "GPVR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "PairedReg", "=", "CurDAG", "->", "getRegister", "(", "GPVR", ",", "", ")", ";", "Chain", "=", "CurDAG", "->", "getCopyToReg", "(", "T1", ",", "dl", ",", "GPVR", ",", "Pair", ",", "T1", ".", "getValue", "(", "", ")", ")", ";", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", "=", "Chain", ";", "Glue", "=", "Chain", ".", "getValue", "(", "", ")", ";", "}", "Changed", "=", "true", ";", "if", "(", "PairedReg", ".", "getNode", "(", ")", ")", "{", "OpChanged", "[", "OpChanged", ".", "size", "(", ")", "-", "", "]", "=", "true", ";", "Flag", "=", "InlineAsm", "::", "getFlagWord", "(", "Kind", ",", "", ")", ";", "if", "(", "IsTiedToChangedOp", ")", "Flag", "=", "InlineAsm", "::", "getFlagWordForMatchingOp", "(", "Flag", ",", "DefIdx", ")", ";", "else", "Flag", "=", "InlineAsm", "::", "getFlagWordForRegClass", "(", "Flag", ",", "", ")", ";", "AsmNodeOperands", "[", "AsmNodeOperands", ".", "size", "(", ")", "-", "", "]", "=", "CurDAG", "->", "getTargetConstant", "(", "Flag", ",", "", ")", ";", "AsmNodeOperands", ".", "push_back", "(", "PairedReg", ")", ";", "i", "+=", "", ";", "}", "}"], "ground_truth": ["if", "(", "Glue", ".", "getNode", "(", ")", ")", "AsmNodeOperands", ".", "push_back", "(", "Glue", ")", ";"], "File": "ARMISelDAGToDAG104", "Func": "SelectInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74550, "Length": 336, "Cover_Rate": 0.34963579604578565} {"Template_token": ["", "OurOpcodes", "=", "Opcodes", "[", "", "]", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "EVT", "DataTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "NumVecs", "*", "", ")", ";", "SmallVector", "<", "EVT", ",", "", ">", "ResultTys", "=", "{", "DataTy", ",", "", "}", ";", "unsigned", "PtrOperand", "=", "HasWriteback", "?", "", ":", "", ";", "auto", "Data", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "Loc", ",", "DataTy", ")", ",", "", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "for", "(", "unsigned", "Stage", "=", "", ";", "Stage", "<", "NumVecs", "-", "", ";", "++", "Stage", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Data", ",", "N", "->", "getOperand", "(", "PtrOperand", ")", ",", "Chain", "}", ";", "auto", "LoadInst", "=", "CurDAG", "->", "getMachineNode", "(", "OurOpcodes", "[", "Stage", "]", ",", "Loc", ",", "ResultTys", ",", "Ops", ")", ";", "Data", "=", "SDValue", "(", "LoadInst", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "LoadInst", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG105", "Func": "SelectMVE_VLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74552, "Length": 165, "Cover_Rate": 0.4034229828850856} {"Template_token": ["", "if", "(", "SYSmvalue", "==", "-", "", ")", "return", "-", "", ";", "if", "(", "!", "Subtarget", "->", "hasV7Ops", "(", ")", "&&", "SYSmvalue", ">=", "", "&&", "SYSmvalue", "<=", "", ")", "return", "-", "", ";", "if", "(", "Subtarget", "->", "has8MSecExt", "(", ")", "&&", "Flags", ".", "lower", "(", ")", "==", "", ")", "{", "Flags", "=", "", ";", "SYSmvalue", "|=", "", ";", "}", "if", "(", "!", "Subtarget", "->", "has8MSecExt", "(", ")", "&&", "(", "SYSmvalue", "==", "", "||", "SYSmvalue", "==", "", "||", "SYSmvalue", ">", "", ")", ")", "return", "-", "", ";", "if", "(", "!", "Subtarget", "->", "hasV8MMainlineOps", "(", ")", "&&", "(", "SYSmvalue", "==", "", "||", "SYSmvalue", "==", "", "||", "SYSmvalue", "==", "", "||", "SYSmvalue", "==", "", ")", ")", "return", "-", "", ";", "if", "(", "IsRead", ")", "{", "if", "(", "Flags", ".", "empty", "(", ")", ")", "return", "SYSmvalue", ";", "else", "return", "-", "", ";", "}", "int", "Mask", "=", "getMClassFlagsMask", "(", "Flags", ")", ";", "if", "(", "(", "SYSmvalue", "<", "", "&&", "Mask", "==", "-", "", ")", "||", "(", "SYSmvalue", ">", "", "&&", "!", "Flags", ".", "empty", "(", ")", ")", ")", "return", "-", "", ";"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "hasDSP", "(", ")", "&&", "(", "Mask", "&", "", ")", ")", "return", "-", "", ";"], "File": "ARMISelDAGToDAG106", "Func": "getMClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74553, "Length": 195, "Cover_Rate": 0.8478260869565217} {"Template_token": ["", "if", "(", "IsRead", ")", "{", "if", "(", "Flags", ".", "empty", "(", ")", ")", "return", "SYSmvalue", ";", "else", "return", "-", "", ";", "}", "int", "Mask", "=", "getMClassFlagsMask", "(", "Flags", ")", ";", "if", "(", "(", "SYSmvalue", "<", "", "&&", "Mask", "==", "-", "", ")", "||", "(", "SYSmvalue", ">", "", "&&", "!", "Flags", ".", "empty", "(", ")", ")", ")", "return", "-", "", ";", "if", "(", "!", "Subtarget", "->", "hasDSP", "(", ")", "&&", "(", "Mask", "&", "", ")", ")", "return", "-", "", ";"], "ground_truth": ["return", "SYSmvalue", "|", "Mask", "<<", "", ";"], "File": "ARMISelDAGToDAG106", "Func": "getMClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74554, "Length": 86, "Cover_Rate": 0.3739130434782609} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "PowerOfTwo", "=", "", ";", "SDValue", "NewMulConst", ";", "if", "(", "canExtractShiftFromMul", "(", "N", ",", "", ",", "PowerOfTwo", ",", "NewMulConst", ")", ")", "{", "HandleSDNode", "Handle", "(", "N", ")", ";", "replaceDAGValue", "(", "N", ".", "getOperand", "(", "", ")", ",", "NewMulConst", ")", ";", "BaseReg", "=", "Handle", ".", "getValue", "(", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "PowerOfTwo", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "", "ShOpcVal", "=", "", "(", "N", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", ")", "return", "false", ";", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG106", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74559, "Length": 180, "Cover_Rate": 0.8} {"Template_token": ["", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "", "ShOpcVal", "=", "", "(", "OffReg", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ShOpcVal", "=", "", "(", "Base", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "std", "::", "swap", "(", "Base", ",", "OffReg", ")", ";", "}", "if", "(", "ShOpcVal", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OffReg", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "<", "", "&&", "isShifterOpProfitable", "(", "OffReg", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "OffReg", "=", "OffReg", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "}", "}", "}", "if", "(", "OffReg", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "hasOneUse", "(", ")", ")", "{", "unsigned", "PowerOfTwo", "=", "", ";", "SDValue", "NewMulConst", ";", "if", "(", "canExtractShiftFromMul", "(", "OffReg", ",", "", ",", "PowerOfTwo", ",", "NewMulConst", ")", ")", "{", "replaceDAGValue", "(", "OffReg", ".", "getOperand", "(", "", ")", ",", "NewMulConst", ")", ";", "ShAmt", "=", "PowerOfTwo", ";", "}", "}"], "ground_truth": ["ShImm", "=", "CurDAG", "->", "getTargetConstant", "(", "ShAmt", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG106", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74560, "Length": 205, "Cover_Rate": 0.6119402985074627} {"Template_token": ["", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "(", "NumVecs", "<=", "", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", ">", "", "&&", "!", "isVLDfixed", "(", "Opc", ")", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "else", "{", "EVT", "AddrTy", "=", "MemAddr", ".", "getValueType", "(", ")", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "", ")", ";", "(", "void", ")", "Inc", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Reg0", ")", ";"], "File": "ARMISelDAGToDAG106", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74561, "Length": 431, "Cover_Rate": 0.44432989690721647} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "assert", "(", "NumVecs", "==", "", "&&", "", ")", ";", "break", ";", "}", "EVT", "ResTy", ";", "if", "(", "NumVecs", "==", "", ")", "ResTy", "=", "VT", ";", "else", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "(", "NumVecs", "<=", "", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", ">", "", "&&", "!", "isVLDfixed", "(", "Opc", ")", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelDAGToDAG106", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74562, "Length": 394, "Cover_Rate": 0.4061855670103093} {"Template_token": ["", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "RegSeq", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "RegSeq", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "IsExt", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstTblReg", "+", "NumVecs", ")", ")", ";", "Ops", ".", "push_back", "(", "getAL", "(", "CurDAG", ",", "dl", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Ops", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG106", "Func": "SelectVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74565, "Length": 195, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Opcode", "==", "", "&&", "!", "Subtarget", "->", "hasFPv8", "(", ")", ")", "return", "false", ";", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "StringRef", "Flags", "=", "", ",", "Reg", "=", "SpecialReg", ";", "if", "(", "Reg", ".", "endswith", "(", "", ")", ")", "{", "Flags", "=", "", ";", "Reg", "=", "Reg", ".", "drop_back", "(", "", ")", ";", "}", "int", "SYSmValue", "=", "getMClassRegisterMask", "(", "Reg", ",", "Flags", ",", "true", ",", "Subtarget", ")", ";", "if", "(", "SYSmValue", "==", "-", "", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "SYSmValue", ",", "DL", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SpecialReg", "==", "", "||", "SpecialReg", "==", "", ")", "{", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SpecialReg", "==", "", ")", "{", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG106", "Func": "tryReadRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74566, "Length": 337, "Cover_Rate": 0.40166865315852207} {"Template_token": ["", "return", "true", ";", "}", "unsigned", "Opcode", "=", "StringSwitch", "<", "unsigned", ">", "(", "SpecialReg", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Opcode", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Opcode", "==", "", "&&", "!", "Subtarget", "->", "hasFPv8", "(", ")", ")", "return", "false", ";", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "StringRef", "Flags", "=", "", ",", "Reg", "=", "SpecialReg", ";", "if", "(", "Reg", ".", "endswith", "(", "", ")", ")", "{", "Flags", "=", "", ";", "Reg", "=", "Reg", ".", "drop_back", "(", "", ")", ";", "}", "int", "SYSmValue", "=", "getMClassRegisterMask", "(", "Reg", ",", "Flags", ",", "true", ",", "Subtarget", ")", ";", "if", "(", "SYSmValue", "==", "-", "", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "SYSmValue", ",", "DL", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SpecialReg", "==", "", "||", "SpecialReg", "==", "", ")", "{", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SpecialReg", "==", "", ")", "{"], "ground_truth": ["Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";"], "File": "ARMISelDAGToDAG106", "Func": "tryReadRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74567, "Length": 391, "Cover_Rate": 0.466030989272944} {"Template_token": ["", "SDValue", "WriteValue", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "Ops", ".", "insert", "(", "Ops", ".", "begin", "(", ")", "+", "", ",", "WriteValue", ",", "WriteValue", "+", "", ")", ";", "}", "Ops", ".", "push_back", "(", "getAL", "(", "CurDAG", ",", "DL", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "std", "::", "string", "SpecialReg", "=", "RegString", "->", "getString", "(", ")", ".", "lower", "(", ")", ";", "int", "BankedReg", "=", "getBankedRegisterMask", "(", "SpecialReg", ")", ";", "if", "(", "BankedReg", "!=", "-", "", ")", "{", "Ops", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "BankedReg", ",", "DL", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "unsigned", "Opcode", "=", "StringSwitch", "<", "unsigned", ">", "(", "SpecialReg", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Opcode", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "Ops", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "std", "::", "pair", "<", "StringRef", ",", "StringRef", ">", "Fields", ";", "Fields", "=", "StringRef", "(", "SpecialReg", ")", ".", "rsplit", "(", "'_'", ")", ";", "std", "::", "string", "Reg", "=", "Fields", ".", "first", ".", "str", "(", ")", ";", "StringRef", "Flags", "=", "Fields", ".", "second", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "if", "(", "SpecialReg", "==", "", ")", "{", "Reg", "=", "SpecialReg", ";", "Flags", "=", "", ";", "}", "int", "SYSmValue", "=", "getMClassRegisterMask", "(", "Reg", ",", "Flags", ",", "false", ",", "Subtarget", ")", ";", "if", "(", "SYSmValue", "==", "-", "", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "SYSmValue", ",", "DL", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "int", "Mask", "=", "getARClassRegisterMask", "(", "Reg", ",", "Flags", ")", ";", "if", "(", "Mask", "!=", "-", "", ")", "{"], "ground_truth": ["Ops", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "Mask", ",", "DL", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";"], "File": "ARMISelDAGToDAG106", "Func": "tryWriteRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74568, "Length": 551, "Cover_Rate": 0.6896120150187734} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Val", "<=", "", ")", "return", "", ";", "if", "(", "Val", "<=", "", ")", "return", "", ";", "if", "(", "~", "Val", "<=", "", ")", "return", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "", ";", "}", "else", "{", "if", "(", "", "(", "Val", ")", "!=", "-", "", ")", "return", "", ";", "if", "(", "", "(", "~", "Val", ")", "!=", "-", "", ")", "return", "", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Val", "<=", "", ")", "return", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "", ";", "}"], "ground_truth": ["if", "(", "Subtarget", "->", "useMovt", "(", "*", "MF", ")", ")", "return", "", ";"], "File": "ARMISelDAGToDAG107", "Func": "ConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74569, "Length": 113, "Cover_Rate": 0.738562091503268} {"Template_token": ["", "unsigned", "DAGToDAGISel", "::", "ConstantMaterializationCost", "(", "unsigned", "Val", ")", "const", "{", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "Val", "<=", "", ")", "return", "", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Val", "<=", "", ")", "return", "", ";", "if", "(", "Val", "<=", "", ")", "return", "", ";", "if", "(", "~", "Val", "<=", "", ")", "return", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelDAGToDAG107", "Func": "ConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74570, "Length": 75, "Cover_Rate": 0.49019607843137253} {"Template_token": ["", "int", "Mask", "=", "getMClassFlagsMask", "(", "Flags", ",", "Subtarget", "->", "hasDSP", "(", ")", ")", ";", "if", "(", "(", "SYSmvalue", "<", "", "&&", "Mask", "==", "-", "", ")", "||", "(", "SYSmvalue", ">", "", "&&", "!", "Flags", ".", "empty", "(", ")", ")", ")", "return", "-", "", ";", "if", "(", "!", "Subtarget", "->", "hasDSP", "(", ")", "&&", "(", "Mask", "&", "", ")", ")", "return", "-", "", ";"], "ground_truth": ["if", "(", "SYSmvalue", "<", "", ")", "return", "SYSmvalue", "|", "Mask", "<<", "", ";"], "File": "ARMISelDAGToDAG107", "Func": "getMClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74571, "Length": 76, "Cover_Rate": 0.31020408163265306} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "has8MSecExt", "(", ")", "&&", "(", "SYSmvalue", "==", "", "||", "SYSmvalue", "==", "", "||", "SYSmvalue", ">", "", ")", ")", "return", "-", "", ";", "if", "(", "!", "Subtarget", "->", "hasV8MMainlineOps", "(", ")", "&&", "(", "SYSmvalue", "==", "", "||", "SYSmvalue", "==", "", "||", "SYSmvalue", "==", "", "||", "SYSmvalue", "==", "", ")", ")", "return", "-", "", ";", "if", "(", "IsRead", ")", "{", "if", "(", "Flags", ".", "empty", "(", ")", ")", "return", "SYSmvalue", ";", "else", "return", "-", "", ";", "}"], "ground_truth": ["int", "Mask", "=", "getMClassFlagsMask", "(", "Flags", ",", "Subtarget", "->", "hasDSP", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG107", "Func": "getMClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74572, "Length": 94, "Cover_Rate": 0.3836734693877551} {"Template_token": ["", "}", "ConstantSDNode", "*", "SRLSrc1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SRL", ".", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "SHLSrc1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SHL", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "SRLSrc1", "||", "!", "SHLSrc1", "||", "SRLSrc1", "->", "getZExtValue", "(", ")", "!=", "", "||", "SHLSrc1", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "(", "SRL", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "!=", "SHL", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "||", "SRL", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "SDNode", "*", "SMULLOHI", "=", "SRL", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "SRL", ".", "getOperand", "(", "", ")", "!=", "SDValue", "(", "SMULLOHI", ",", "", ")", "||", "SHL", ".", "getOperand", "(", "", ")", "!=", "SDValue", "(", "SMULLOHI", ",", "", ")", ")", "return", "false", ";", "if", "(", "SearchSignedMulShort", "(", "SMULLOHI", "->", "getOperand", "(", "", ")", ",", "Opc", ",", "Src1", ",", "Accumulate", ")", ")", "{", "Src0", "=", "SMULLOHI", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["}", "else", "if", "(", "SearchSignedMulShort", "(", "SMULLOHI", "->", "getOperand", "(", "", ")", ",", "Opc", ",", "Src1", ",", "Accumulate", ")", ")", "{"], "File": "ARMISelDAGToDAG107", "Func": "SearchSignedMulLong", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74573, "Length": 201, "Cover_Rate": 0.579250720461095} {"Template_token": ["", "SDValue", "SRL", "=", "OR", ".", "getOperand", "(", "", ")", ";", "SDValue", "SHL", "=", "OR", ".", "getOperand", "(", "", ")", ";", "if", "(", "SRL", ".", "getOpcode", "(", ")", "!=", "", "||", "SHL", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "SRL", "=", "OR", ".", "getOperand", "(", "", ")", ";", "SHL", "=", "OR", ".", "getOperand", "(", "", ")", ";", "if", "(", "SRL", ".", "getOpcode", "(", ")", "!=", "", "||", "SHL", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "}", "ConstantSDNode", "*", "SRLSrc1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SRL", ".", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "SHLSrc1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SHL", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "SRLSrc1", "||", "!", "SHLSrc1", "||", "SRLSrc1", "->", "getZExtValue", "(", ")", "!=", "", "||", "SHLSrc1", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "(", "SRL", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "!=", "SHL", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "||", "SRL", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "SDNode", "*", "SMULLOHI", "=", "SRL", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "SRL", ".", "getOperand", "(", "", ")", "!=", "SDValue", "(", "SMULLOHI", ",", "", ")", "||", "SHL", ".", "getOperand", "(", "", ")", "!=", "SDValue", "(", "SMULLOHI", ",", "", ")", ")", "return", "false", ";", "if", "(", "SearchSignedMulShort", "(", "SMULLOHI", "->", "getOperand", "(", "", ")", ",", "Opc", ",", "Src1", ",", "Accumulate", ")", ")", "{", "Src0", "=", "SMULLOHI", "->", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "SearchSignedMulShort", "(", "SMULLOHI", "->", "getOperand", "(", "", ")", ",", "Opc", ",", "Src1", ",", "Accumulate", ")", ")", "{"], "ground_truth": ["Src0", "=", "SMULLOHI", "->", "getOperand", "(", "", ")", ";"], "File": "ARMISelDAGToDAG107", "Func": "SearchSignedMulLong", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74574, "Length": 288, "Cover_Rate": 0.829971181556196} {"Template_token": ["", "if", "(", "!", "SRASrc1", "||", "SRASrc1", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "SDValue", "Op0", "=", "SignExt", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "SHL", "=", "Op0", ";", "ConstantSDNode", "*", "SHLSrc1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SHL", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "SHLSrc1", "||", "SHLSrc1", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";"], "ground_truth": ["*", "Opc", "=", "Accumulate", "?", "", ":", "", ";"], "File": "ARMISelDAGToDAG107", "Func": "SearchSignedMulShort", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74575, "Length": 84, "Cover_Rate": 0.3346613545816733} {"Template_token": ["", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", "||", "N", "->", "getNumOperands", "(", ")", "!=", "", ")", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["ReplaceNode", "(", "N", ",", "createDRegPairNode", "(", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ")", ";"], "File": "ARMISelDAGToDAG107", "Func": "SelectConcatVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74578, "Length": 46, "Cover_Rate": 0.6865671641791045} {"Template_token": ["", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "Base", "=", "N", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["int", "RHSC", ";"], "File": "ARMISelDAGToDAG107", "Func": "SelectThumbAddrModeImm5S", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74579, "Length": 92, "Cover_Rate": 0.44878048780487806} {"Template_token": ["", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "SDValue", "SuperReg", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "{", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "}", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQuadQRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "Ops", ".", "push_back", "(", "SuperReg", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "Lane", ",", "dl", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes", "[", "OpcodeIndex", "]", ")", ";", "SDNode", "*", "VLdLn", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLdLn", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "if", "(", "!", "IsLoad", ")", "{", "ReplaceNode", "(", "N", ",", "VLdLn", ")", ";", "return", ";", "}", "SuperReg", "=", "SDValue", "(", "VLdLn", ",", "", ")", ";", "static_assert", "(", "", "==", "", "+", "", "&&", "", "==", "", "+", "", ",", "", ")", ";", "unsigned", "Sub0", "=", "is64BitVector", "?", "", ":", "", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "Sub0", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "VLdLn", ",", "", ")", ")", ";", "if", "(", "isUpdating", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", "+", "", ")", ",", "SDValue", "(", "VLdLn", ",", "", ")", ")", ";", "CurDAG", "->", "RemoveDeadNode", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG107", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74580, "Length": 498, "Cover_Rate": 0.527542372881356} {"Template_token": ["", "}", "else", "if", "(", "SearchSignedMulLong", "(", "Src1", ",", "&", "Opc", ",", "A", ",", "B", ",", "true", ")", ")", "{", "Acc", "=", "Src0", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "Opc", "==", "", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "A", ",", "B", ",", "Acc", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "", ",", "Ops", ")", ";", "return", "true", ";", "}", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "SearchSignedMulLong", "(", "SDValue", "(", "N", ",", "", ")", ",", "&", "Opc", ",", "A", ",", "B", ",", "false", ")", ")", "{", "if", "(", "Opc", "==", "", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "A", ",", "B", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", "}", ";"], "ground_truth": ["CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG107", "Func": "trySMLAWSMULW", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74582, "Length": 167, "Cover_Rate": 0.5661016949152542} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "tryT2IndexedLoad", "(", "SDNode", "*", "N", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "==", "", ")", "return", "false", ";", "EVT", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "bool", "isSExtLd", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "SDValue", "Offset", ";", "bool", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "unsigned", "Opcode", "=", "", ";", "bool", "Match", "=", "false", ";", "if", "(", "SelectT2AddrModeImm8Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ")", ")", "{", "switch", "(", "LoadedVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";"], "File": "ARMISelDAGToDAG107", "Func": "tryT2IndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74583, "Length": 172, "Cover_Rate": 0.524390243902439} {"Template_token": ["", "if", "(", "OptLevel", "==", "CodeGenOpt", "::", "None", ")", "return", "true", ";", "if", "(", "!", "CheckVMLxHazard", ")", "return", "true", ";", "if", "(", "!", "Subtarget", "->", "isCortexA7", "(", ")", "&&", "!", "Subtarget", "->", "isCortexA8", "(", ")", "&&", "!", "Subtarget", "->", "isCortexA9", "(", ")", "&&", "!", "Subtarget", "->", "isSwift", "(", ")", ")", "return", "true", ";", "if", "(", "!", "N", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDNode", "*", "Use", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "CurDAG", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";"], "ground_truth": ["const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74584, "Length": 136, "Cover_Rate": 0.6834170854271356} {"Template_token": ["", "if", "(", "!", "N", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDNode", "*", "Use", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "CurDAG", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "return", "true", ";", "unsigned", "Opcode", "=", "MCID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";", "return", "TII", "->", "isFpMLxInstruction", "(", "Opcode", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG108", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74585, "Length": 130, "Cover_Rate": 0.6532663316582915} {"Template_token": ["", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG108", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74586, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "bool", "SelectAddrMode2", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "SelectAddrMode2Worker", "(", "Op", ",", "N", ",", "Base", ",", "Offset", ",", "Opc", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74588, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "SelectAddrMode2Base", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{"], "ground_truth": ["return", "SelectAddrMode2Worker", "(", "Op", ",", "N", ",", "Base", ",", "Offset", ",", "Opc", ")", "==", "AM2_BASE", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrMode2Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74590, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "return", "SelectAddrMode2Worker", "(", "Op", ",", "N", ",", "Base", ",", "Offset", ",", "Opc", ")", "==", "AM2_BASE", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrMode2Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74591, "Length": 17, "Cover_Rate": 0.425} {"Template_token": ["", "return", "SelectAddrMode2Worker", "(", "Op", ",", "N", ",", "Base", ",", "Offset", ",", "Opc", ")", "==", "AM2_SHOP", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrMode2ShOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74592, "Length": 17, "Cover_Rate": 0.425} {"Template_token": ["", "return", "SelectAddrMode2Worker", "(", "Op", ",", "N", ",", "Base", ",", "Offset", ",", "Opc", ")", "==", "AM2_SHOP", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrMode2ShOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74593, "Length": 17, "Cover_Rate": 0.425} {"Template_token": ["", "AddrMode2Type", "DAGToDAGISel", "::", "SelectAddrMode2Worker", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "const", "bool", "restrict_addressing_modes_for_nacl", "=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "(", "Op", "->", "getOpcode", "(", ")", "==", "", "||", "Op", "->", "getOpcode", "(", ")", "==", "", ")", ";", "if", "(", "!", "restrict_addressing_modes_for_nacl", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "(", "!", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", ")", "||", "N", ".", "hasOneUse", "(", ")", ")", ")", "{", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", "&", "", ")", "{", "RHSC", "=", "RHSC", "&", "~", "", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "if", "(", "isPowerOf2_32", "(", "RHSC", ")", ")", "{", "unsigned", "ShAmt", "=", "Log2_32", "(", "RHSC", ")", ";", "Base", "=", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "ShAmt", ",", "", ")", ",", "", ")", ";", "return", "AM2_SHOP", ";", "}", "}", "}", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "ShouldOperandBeUnwrappedForUseAsBaseAddress", "(", "N", ",", "Subtarget", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{"], "ground_truth": ["AddSub", "=", "", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74594, "Length": 469, "Cover_Rate": 0.4263636363636364} {"Template_token": ["", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "ShouldOperandBeUnwrappedForUseAsBaseAddress", "(", "N", ",", "Subtarget", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "}", "if", "(", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", ")", "&&", "!", "N", ".", "hasOneUse", "(", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "if", "(", "restrict_addressing_modes_for_nacl", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "!=", "", "?", "", ":", "", ";"], "ground_truth": ["", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74595, "Length": 411, "Cover_Rate": 0.37363636363636366} {"Template_token": ["", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}"], "ground_truth": ["Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74596, "Length": 220, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "if", "(", "!", "restrict_addressing_modes_for_nacl", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "restrict_addressing_modes_for_nacl", ")", "{"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74597, "Length": 284, "Cover_Rate": 0.6173913043478261} {"Template_token": ["", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "ShouldOperandBeUnwrappedForUseAsBaseAddress", "(", "N", ",", "Subtarget", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74598, "Length": 229, "Cover_Rate": 0.7658862876254181} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrModeImm12", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "ShouldOperandBeUnwrappedForUseAsBaseAddress", "(", "N", ",", "Subtarget", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{"], "ground_truth": ["Base", "=", "N", ".", "getOperand", "(", "", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74599, "Length": 217, "Cover_Rate": 0.6867088607594937} {"Template_token": ["", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "ShouldOperandBeUnwrappedForUseAsBaseAddress", "(", "N", ",", "Subtarget", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["Base", "=", "N", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74600, "Length": 180, "Cover_Rate": 0.569620253164557} {"Template_token": ["", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "isPre", "?", "", ":", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "?", "(", "isPre", "?", "", ":", "", ")", ":", "(", "isPre", "?", "", ":", "", ")", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "{", "if", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "if", "(", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}", "else", "{", "if", "(", "isPre", "&&", "SelectAddrMode2OffsetImmPre", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "", ";", "}", "else", "if", "(", "!", "isPre", "&&", "SelectAddrMode2OffsetImm", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "", ";", "}", "else", "if", "(", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG108", "Func": "SelectARMIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74601, "Length": 242, "Cover_Rate": 0.3890675241157556} {"Template_token": ["", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "!", "isPre", "&&", "SelectAddrMode2OffsetImm", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "isPre", "?", "", ":", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "?", "(", "isPre", "?", "", ":", "", ")", ":", "(", "isPre", "?", "", ":", "", ")", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "{", "if", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "if", "(", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}", "else", "{", "if", "(", "isPre", "&&", "SelectAddrMode2OffsetImmPre", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "", ";", "}", "else", "if", "(", "!", "isPre", "&&", "SelectAddrMode2OffsetImm", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "", ";", "}", "else", "if", "(", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}", "}", "if", "(", "Match", ")", "{", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "AMOpc", ",", "getAL", "(", "CurDAG", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "", ",", "", ",", "", ",", "Ops", ")", ";", "}", "else", "{", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "Offset", ",", "AMOpc", ",", "getAL", "(", "CurDAG", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectARMIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74602, "Length": 415, "Cover_Rate": 0.6672025723472669} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "unsigned", "NumOps", "=", "N", "->", "getNumOperands", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Glue", "=", "N", "->", "getGluedNode", "(", ")", "?", "N", "->", "getOperand", "(", "NumOps", "-", "", ")", ":", "SDValue", "(", "nullptr", ",", "", ")", ";", "SmallVector", "<", "bool", ",", "", ">", "OpChanged", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N", "->", "getGluedNode", "(", ")", "?", "NumOps", "-", "", ":", "NumOps", ";", "i", "<", "e", ";", "++", "i", ")", "{", "SDValue", "op", "=", "N", "->", "getOperand", "(", "i", ")", ";", "AsmNodeOperands", ".", "push_back", "(", "op", ")", ";", "if", "(", "i", "<", "InlineAsm", "::", "Op_FirstOperand", ")", "continue", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ")", "{", "Flag", "=", "C", "->", "getZExtValue", "(", ")", ";", "Kind", "=", "InlineAsm", "::", "getKind", "(", "Flag", ")", ";", "}", "else", "continue", ";", "if", "(", "Kind", "==", "InlineAsm", "::", "Kind_Imm", ")", "{", "SDValue", "op", "=", "N", "->", "getOperand", "(", "++", "i", ")", ";", "AsmNodeOperands", ".", "push_back", "(", "op", ")", ";", "continue", ";", "}", "unsigned", "NumRegs", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "Flag", ")", ";", "if", "(", "NumRegs", ")", "OpChanged", ".", "push_back", "(", "false", ")", ";", "unsigned", "DefIdx", "=", "", ";", "bool", "IsTiedToChangedOp", "=", "false", ";", "if", "(", "Changed", "&&", "InlineAsm", "::", "isUseOperandTiedToDef", "(", "Flag", ",", "DefIdx", ")", ")", "IsTiedToChangedOp", "=", "OpChanged", "[", "DefIdx", "]", ";", "if", "(", "Kind", "!=", "InlineAsm", "::", "Kind_RegUse", "&&", "Kind", "!=", "InlineAsm", "::", "Kind_RegDef", "&&", "Kind", "!=", "InlineAsm", "::", "Kind_RegDefEarlyClobber", ")", "continue", ";", "unsigned", "RC", ";", "bool", "HasRC", "=", "InlineAsm", "::", "hasRegClassConstraint", "(", "Flag", ",", "RC", ")", ";", "if", "(", "(", "!", "IsTiedToChangedOp", "&&", "(", "!", "HasRC", "||", "RC", "!=", "", ")", ")", "||", "NumRegs", "!=", "", ")", "continue", ";", "assert", "(", "(", "i", "+", "", "<", "NumOps", ")", "&&", "", ")", ";"], "ground_truth": ["SDValue", "V0", "=", "N", "->", "getOperand", "(", "i", "+", "", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74603, "Length": 315, "Cover_Rate": 0.33475026567481403} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";"], "ground_truth": ["Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74606, "Length": 128, "Cover_Rate": 0.3626062322946176} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeImm5S", "(", "SDValue", "N", ",", "unsigned", "Scale", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "if", "(", "Scale", "==", "", ")", "{", "SDValue", "TmpBase", ",", "TmpOffImm", ";", "if", "(", "SelectThumbAddrModeSP", "(", "N", ",", "TmpBase", ",", "TmpOffImm", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{"], "ground_truth": ["Base", "=", "N", ".", "getOperand", "(", "", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectThumbAddrModeImm5S", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74607, "Length": 117, "Cover_Rate": 0.3038961038961039} {"Template_token": ["", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "SuperReg", ";", "unsigned", "Opc", "=", "Opcodes", "[", "OpcodeIndex", "]", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";"], "ground_truth": ["if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74610, "Length": 192, "Cover_Rate": 0.31017770597738287} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ".", "getValueType", "(", ")", ";", "bool", "is64BitVector", "=", "VT", ".", "is64BitVector", "(", ")", ";", "unsigned", "Alignment", "=", "", ";", "if", "(", "NumVecs", "!=", "", ")", "{", "Alignment", "=", "cast", "<", "ConstantSDNode", ">", "(", "Align", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "Alignment", ">", "NumBytes", ")", "Alignment", "=", "NumBytes", ";", "if", "(", "Alignment", "<", "", "&&", "Alignment", "<", "NumBytes", ")", "Alignment", "=", "", ";", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "IsLoad", ")", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";"], "ground_truth": ["SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74611, "Length": 289, "Cover_Rate": 0.3114224137931034} {"Template_token": ["", "if", "(", "IsLoad", ")", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "SDValue", "SuperReg", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "{", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "}", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQuadQRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "Ops", ".", "push_back", "(", "SuperReg", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "Lane", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes", "[", "OpcodeIndex", "]", ")", ";", "SDNode", "*", "VLdLn", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLdLn", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "if", "(", "!", "IsLoad", ")", "return", "VLdLn", ";"], "ground_truth": ["SuperReg", "=", "SDValue", "(", "VLdLn", ",", "", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74612, "Length": 422, "Cover_Rate": 0.4547413793103448} {"Template_token": ["", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "SDValue", "SrcReg", ";", "if", "(", "NumVecs", "==", "", ")", "{", "SrcReg", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "}", "else", "if", "(", "is64BitVector", ")", "{", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "SrcReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "Q0", ",", "Q1", ")", ",", "", ")", ";", "}", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";"], "ground_truth": ["else", "if", "(", "NumVecs", ">", "", "&&", "!", "isVSTfixed", "(", "Opc", ")", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74613, "Length": 338, "Cover_Rate": 0.32406519654841803} {"Template_token": ["", "static", "bool", "ShouldOperandBeUnwrappedForUseAsBaseAddress", "(", "SDValue", "&", "N", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "assert", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", ";", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "true", ";"], "File": "ARMISelDAGToDAG108", "Func": "ShouldOperandBeUnwrappedForUseAsBaseAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74614, "Length": 55, "Cover_Rate": 0.873015873015873} {"Template_token": ["", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ",", "NumVecs", ")", ";", "if", "(", "!", "IsImmUpdate", ")", "{", "if", "(", "isVLDfixed", "(", "Opc", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "Ops", ".", "push_back", "(", "Inc", ")", ";", "}", "else", "if", "(", "!", "isVLDfixed", "(", "Opc", ")", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "else", "{", "EVT", "AddrTy", "=", "MemAddr", ".", "getValueType", "(", ")", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "", ")", ";", "(", "void", ")", "Inc", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG109", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74616, "Length": 295, "Cover_Rate": 0.3095487932843652} {"Template_token": ["", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "EVT", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDNode", "*", "VLdDup", ";", "if", "(", "is64BitVector", "||", "NumVecs", "==", "", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "unsigned", "Opc", "=", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "IsImmUpdate", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "IsImmUpdate", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "else", "if", "(", "NumVecs", "==", "", ")", "{", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";"], "ground_truth": ["const", "SDValue", "OpsB", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";"], "File": "ARMISelDAGToDAG109", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74617, "Length": 409, "Cover_Rate": 0.4106425702811245} {"Template_token": ["", "unsigned", "Opc", "=", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "IsImmUpdate", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "IsImmUpdate", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "else", "if", "(", "NumVecs", "==", "", ")", "{", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "const", "SDValue", "OpsB", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes1", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "OpsB", ")", ";", "}", "else", "{", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "OpsA", ")", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "VLdA", ",", "", ")", ";"], "ground_truth": ["Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";"], "File": "ARMISelDAGToDAG109", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74618, "Length": 300, "Cover_Rate": 0.30120481927710846} {"Template_token": ["", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "Ops", ".", "push_back", "(", "IsImmUpdate", "?", "Reg0", ":", "Inc", ")", ";", "}", "SDValue", "SuperReg", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "{", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "}", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQuadQRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "Ops", ".", "push_back", "(", "SuperReg", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "Lane", ",", "dl", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes", "[", "OpcodeIndex", "]", ")", ";", "SDNode", "*", "VLdLn", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "VLdLn", ")", ",", "{", "MemOp", "}", ")", ";", "if", "(", "!", "IsLoad", ")", "{", "ReplaceNode", "(", "N", ",", "VLdLn", ")", ";", "return", ";", "}", "SuperReg", "=", "SDValue", "(", "VLdLn", ",", "", ")", ";", "static_assert", "(", "", "==", "", "+", "", "&&", "", "==", "", "+", "", ",", "", ")", ";", "unsigned", "Sub0", "=", "is64BitVector", "?", "", ":", "", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "Sub0", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "VLdLn", ",", "", ")", ")", ";", "if", "(", "isUpdating", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", "+", "", ")", ",", "SDValue", "(", "VLdLn", ",", "", ")", ")", ";"], "ground_truth": ["CurDAG", "->", "RemoveDeadNode", "(", "N", ")", ";"], "File": "ARMISelDAGToDAG109", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74619, "Length": 485, "Cover_Rate": 0.5062630480167014} {"Template_token": ["", "", "Pred", ";", "SDValue", "PredReg", ";", "SDValue", "Chain", ",", "Base", ",", "Offset", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "==", "", ")", "return", "false", ";", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "if", "(", "!", "LoadedVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Offset", "=", "LD", "->", "getOffset", "(", ")", ";", "Align", "=", "LD", "->", "getAlignment", "(", ")", ";", "isSExtLd", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "Pred", "=", "", ";", "PredReg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "MaskedLoadSDNode", "*", "LD", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ")", "{", "", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "==", "", ")", "return", "false", ";", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "if", "(", "!", "LoadedVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Offset", "=", "LD", "->", "getOffset", "(", ")", ";", "Align", "=", "LD", "->", "getAlignment", "(", ")", ";", "isSExtLd", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "Pred", "=", "", ";", "PredReg", "=", "LD", "->", "getMask", "(", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "bool", "CanChangeType", "=", "Subtarget", "->", "isLittle", "(", ")", "&&", "!", "isa", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ";", "SDValue", "NewOffset", ";", "if", "(", "Align", ">=", "", "&&", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{"], "ground_truth": ["if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";"], "File": "ARMISelDAGToDAG109", "Func": "tryMVEIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74621, "Length": 404, "Cover_Rate": 0.5294888597640891} {"Template_token": ["", "if", "(", "AM", "==", "", ")", "return", "false", ";", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "if", "(", "!", "LoadedVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Offset", "=", "LD", "->", "getOffset", "(", ")", ";", "Align", "=", "LD", "->", "getAlignment", "(", ")", ";", "isSExtLd", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "Pred", "=", "", ";", "PredReg", "=", "LD", "->", "getMask", "(", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "bool", "CanChangeType", "=", "Subtarget", "->", "isLittle", "(", ")", "&&", "!", "isa", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ";", "SDValue", "NewOffset", ";", "if", "(", "Align", ">=", "", "&&", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "Align", ">=", "", "&&", "(", "CanChangeType", "||", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "if", "(", "Align", ">=", "", "&&", "(", "CanChangeType", "||", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "if", "(", "(", "CanChangeType", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "NewOffset", ",", "CurDAG", "->", "getTargetConstant", "(", "Pred", ",", "SDLoc", "(", "N", ")", ",", "", ")", ",", "PredReg", ",", "Chain", "}", ";", "SDNode", "*", "New", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "", ",", "N", "->", "getValueType", "(", "", ")", ",", "", ",", "Ops", ")", ";"], "ground_truth": ["transferMemOperands", "(", "N", ",", "New", ")", ";"], "File": "ARMISelDAGToDAG109", "Func": "tryMVEIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74622, "Length": 426, "Cover_Rate": 0.5583224115334207} {"Template_token": ["", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "Loc", ",", "InactiveTy", ")", ",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "AddEmptyMVEPredicateToOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74623, "Length": 37, "Cover_Rate": 0.4868421052631579} {"Template_token": ["", "Ops", ".", "push_back", "(", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "Loc", ",", "InactiveTy", ")", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG10", "Func": "AddEmptyMVEPredicateToOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74624, "Length": 24, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "void", "DAGToDAGISel", "::", "AddMVEPredicateToOps", "(", "SDValueVector", "&", "Ops", ",", "SDLoc", "Loc", ",", "SDValue", "PredicateMask", ",", "SDValue", "Inactive", ")", "{", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "", ",", "Loc", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "PredicateMask", ")", ";", "Ops", ".", "push_back", "(", "Inactive", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG10", "Func": "AddMVEPredicateToOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74625, "Length": 50, "Cover_Rate": 0.9259259259259259} {"Template_token": ["", "void", "DAGToDAGISel", "::", "AddMVEPredicateToOps", "(", "SDValueVector", "&", "Ops", ",", "SDLoc", "Loc", ",", "SDValue", "PredicateMask", ",", "SDValue", "Inactive", ")", "{"], "ground_truth": ["Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "", ",", "Loc", ",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "AddMVEPredicateToOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74626, "Length": 35, "Cover_Rate": 0.6481481481481481} {"Template_token": ["", "if", "(", "!", "N", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "ConstantSDNode", "*", "MulConst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "MulConst", ")", "return", "false", ";", "if", "(", "!", "MulConst", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "unsigned", "MulConstVal", "=", "MulConst", "->", "getZExtValue", "(", ")", ";", "if", "(", "MulConstVal", "==", "", ")", "return", "false", ";", "PowerOfTwo", "=", "MaxShift", ";", "while", "(", "(", "MulConstVal", "%", "(", "", "<<", "PowerOfTwo", ")", ")", "!=", "", ")", "{", "--", "PowerOfTwo", ";", "if", "(", "PowerOfTwo", "==", "", ")", "return", "false", ";", "}", "unsigned", "NewMulConstVal", "=", "MulConstVal", "/", "(", "", "<<", "PowerOfTwo", ")", ";", "NewMulConst", "=", "CurDAG", "->", "getConstant", "(", "NewMulConstVal", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "unsigned", "OldCost", "=", "ConstantMaterializationCost", "(", "MulConstVal", ",", "Subtarget", ")", ";", "unsigned", "NewCost", "=", "ConstantMaterializationCost", "(", "NewMulConstVal", ",", "Subtarget", ")", ";"], "ground_truth": ["return", "NewCost", "<", "OldCost", ";"], "File": "ARMISelDAGToDAG10", "Func": "canExtractShiftFromMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74627, "Length": 151, "Cover_Rate": 0.766497461928934} {"Template_token": ["", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG10", "Func": "ComplexPatternFuncMutatesDAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74628, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "bool", "ComplexPatternFuncMutatesDAG", "(", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG10", "Func": "ComplexPatternFuncMutatesDAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74629, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "static", "void", "getIntOperandsFromRegisterString", "(", "StringRef", "RegString", ",", "SelectionDAG", "*", "CurDAG", ",", "const", "SDLoc", "&", "DL", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ")", "{", "SmallVector", "<", "StringRef", ",", "", ">", "Fields", ";"], "ground_truth": ["RegString", ".", "split", "(", "Fields", ",", "':'", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "getIntOperandsFromRegisterString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74630, "Length": 43, "Cover_Rate": 0.35833333333333334} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG10", "Func": "getVLDSTRegisterUpdateOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74631, "Length": 349, "Cover_Rate": 0.5638126009693053} {"Template_token": ["", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "if", "(", "FP16", ")", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "else", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "Base", "=", "N", ";", "if", "(", "FP16", ")", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "else", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG10", "Func": "IsAddressingMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74632, "Length": 174, "Cover_Rate": 0.4037122969837587} {"Template_token": ["", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG10", "Func": "isVLDfixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74633, "Length": 133, "Cover_Rate": 0.44333333333333336} {"Template_token": ["", "static", "bool", "isVSTfixed", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";"], "ground_truth": ["case", "", ":", "return", "true", ";"], "File": "ARMISelDAGToDAG10", "Func": "isVSTfixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74634, "Length": 84, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "SDVal", ")", "&&", "", ")", ";", "ConstantSDNode", "*", "SDValConstant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SDVal", ")", ";"], "ground_truth": ["uint64_t", "Value", "=", "SDValConstant", "->", "getZExtValue", "(", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SDValueToConstBool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74635, "Length": 34, "Cover_Rate": 0.5573770491803278} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode5", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{"], "ground_truth": ["return", "IsAddressingMode5", "(", "N", ",", "Base", ",", "Offset", ",", "false", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74638, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode5", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "return", "IsAddressingMode5", "(", "N", ",", "Base", ",", "Offset", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG10", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74639, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "return", "IsAddressingMode5", "(", "N", ",", "Base", ",", "Offset", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG10", "Func": "SelectAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74640, "Length": 13, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "}", "auto", "OpIsZero", "=", "[", "N", "]", "(", "size_t", "OpNo", ")", "{", "if", "(", "ConstantSDNode", "*", "OpConst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "OpNo", ")", ")", ")", "if", "(", "OpConst", "->", "getZExtValue", "(", ")", "==", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "bool", "IsAccum", "=", "!", "(", "OpIsZero", "(", "", ")", "&&", "OpIsZero", "(", "", ")", ")", ";", "const", "uint16_t", "*", "Opcodes", "=", "IsUnsigned", "?", "OpcodesU", ":", "OpcodesS", ";", "if", "(", "IsSub", ")", "Opcodes", "+=", "", "*", "Stride", ";", "if", "(", "IsExchange", ")", "Opcodes", "+=", "", "*", "Stride", ";", "if", "(", "IsAccum", ")", "Opcodes", "+=", "Stride", ";", "uint16_t", "Opcode", "=", "Opcodes", "[", "TySize", "]", ";", "SDLoc", "Loc", "(", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "IsAccum", ")", "{", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectBaseMVE_VMLLDAV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74642, "Length": 180, "Cover_Rate": 0.5538461538461539} {"Template_token": ["", "if", "(", "HasAccum", ")", "{", "SDValue", "AccLo", "=", "N", "->", "getOperand", "(", "OpIdx", "++", ")", ";", "SDValue", "AccHi", "=", "N", "->", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "IsBigEndian", ")", "std", "::", "swap", "(", "AccLo", ",", "AccHi", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "createGPRPairNode", "(", "", ",", "AccLo", ",", "AccHi", ")", ",", "", ")", ")", ";", "}", "for", "(", "size_t", "I", "=", "", ";", "I", "<", "NumExtraOps", ";", "I", "++", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "SDValue", "Imm", "=", "N", "->", "getOperand", "(", "OpIdx", ")", ";", "uint32_t", "ImmVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Imm", ")", "->", "getZExtValue", "(", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "ImmVal", ",", "Loc", ")", ")", ";", "if", "(", "HasAccum", ")", "{", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "Loc", ")", ";", "SDValue", "PredReg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "PredReg", ")", ";", "}", "SDNode", "*", "InstrNode", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "Loc", ",", "", ",", "Ops", ")", ";", "SDValue", "ResultPair", "=", "SDValue", "(", "InstrNode", ",", "", ")", ";", "uint16_t", "SubRegs", "[", "", "]", "=", "{", "", ",", "", "}", ";", "if", "(", "IsBigEndian", ")", "std", "::", "swap", "(", "SubRegs", "[", "", "]", ",", "SubRegs", "[", "", "]", ")", ";", "for", "(", "size_t", "ResIdx", "=", "", ";", "ResIdx", "<", "", ";", "ResIdx", "++", ")", "{", "if", "(", "SDValue", "(", "N", ",", "ResIdx", ")", ".", "use_empty", "(", ")", ")", "continue", ";", "SDValue", "SubReg", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubRegs", "[", "ResIdx", "]", ",", "Loc", ",", "", ",", "ResultPair", ")", ";"], "ground_truth": ["ReplaceUses", "(", "SDValue", "(", "N", ",", "ResIdx", ")", ",", "SubReg", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectCDE_CXxD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74643, "Length": 285, "Cover_Rate": 0.7215189873417721} {"Template_token": ["", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "SDNode", "*", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "CurDAG", "->", "getVTList", "(", "", ",", "", ",", "", ")", ",", "Ops", ")", ";", "MachineMemOperand", "*", "MemOp", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "CmpSwap", ")", ",", "{", "MemOp", "}", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ";"], "ground_truth": ["ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74644, "Length": 131, "Cover_Rate": 0.5390946502057613} {"Template_token": ["", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", ",", "Min", ",", "Max", ",", "Val", ")", ")", "{"], "ground_truth": ["OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectImmediateInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74645, "Length": 32, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "InlineAsm", "::", "Constraint_m", ":", "case", "InlineAsm", "::", "Constraint_o", ":", "case", "InlineAsm", "::", "Constraint_Q", ":", "case", "InlineAsm", "::", "Constraint_Um", ":", "case", "InlineAsm", "::", "Constraint_Un", ":", "case", "InlineAsm", "::", "Constraint_Uq", ":", "case", "InlineAsm", "::", "Constraint_Us", ":", "case", "InlineAsm", "::", "Constraint_Ut", ":"], "ground_truth": ["case", "InlineAsm", "::", "Constraint_Uv", ":"], "File": "ARMISelDAGToDAG10", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74646, "Length": 52, "Cover_Rate": 0.52} {"Template_token": ["", "case", "InlineAsm", "::", "Constraint_o", ":", "case", "InlineAsm", "::", "Constraint_Q", ":", "case", "InlineAsm", "::", "Constraint_Um", ":", "case", "InlineAsm", "::", "Constraint_Un", ":", "case", "InlineAsm", "::", "Constraint_Uq", ":", "case", "InlineAsm", "::", "Constraint_Us", ":", "case", "InlineAsm", "::", "Constraint_Ut", ":", "case", "InlineAsm", "::", "Constraint_Uv", ":", "case", "InlineAsm", "::", "Constraint_Uy", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74647, "Length": 55, "Cover_Rate": 0.55} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Immediate", ")", "{", "int32_t", "ImmValue", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "ImmValue", ",", "Loc", ")", ")", ";", "}", "else", "{", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "HasSaturationOperand", ")", "{", "int32_t", "SatOp", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "int", "SatBit", "=", "(", "SatOp", "==", "", "?", "", ":", "", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "SatBit", ",", "Loc", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG10", "Func": "SelectMVE_LongShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74648, "Length": 136, "Cover_Rate": 0.6476190476190476} {"Template_token": ["", "uint16_t", "Opcode", ";", "unsigned", "FirstInputOp", "=", "Predicated", "?", "", ":", "", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstInputOp", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstInputOp", "+", "", ")", ")", ";", "SDValue", "CarryIn", "=", "N", "->", "getOperand", "(", "FirstInputOp", "+", "", ")", ";", "ConstantSDNode", "*", "CarryInConstant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "CarryIn", ")", ";", "uint32_t", "CarryMask", "=", "", "<<", "", ";", "uint32_t", "CarryExpected", "=", "Add", "?", "", ":", "CarryMask", ";", "if", "(", "CarryInConstant", "&&", "(", "CarryInConstant", "->", "getZExtValue", "(", ")", "&", "CarryMask", ")", "==", "CarryExpected", ")", "{", "Opcode", "=", "OpcodeWithNoCarry", ";", "}", "else", "{", "Ops", ".", "push_back", "(", "CarryIn", ")", ";"], "ground_truth": ["Opcode", "=", "OpcodeWithCarry", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectMVE_VADCSBC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74649, "Length": 113, "Cover_Rate": 0.5255813953488372} {"Template_token": ["", "transferMemOperands", "(", "N", ",", "LoadInst", ")", ";", "}", "if", "(", "HasWriteback", ")", "ResultTys", "=", "{", "DataTy", ",", "", ",", "", "}", ";", "SDValue", "Ops", "[", "]", "=", "{", "Data", ",", "N", "->", "getOperand", "(", "PtrOperand", ")", ",", "Chain", "}", ";", "auto", "LoadInst", "=", "CurDAG", "->", "getMachineNode", "(", "OurOpcodes", "[", "NumVecs", "-", "", "]", ",", "Loc", ",", "ResultTys", ",", "Ops", ")", ";", "transferMemOperands", "(", "N", ",", "LoadInst", ")", ";", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "NumVecs", ";", "i", "++", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "", "+", "i", ",", "Loc", ",", "VT", ",", "SDValue", "(", "LoadInst", ",", "", ")", ")", ")", ";", "if", "(", "HasWriteback", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", "++", ")", ",", "SDValue", "(", "LoadInst", ",", "", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", ")", ",", "SDValue", "(", "LoadInst", ",", "HasWriteback", "?", "", ":", "", ")", ")", ";"], "ground_truth": ["CurDAG", "->", "RemoveDeadNode", "(", "N", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectMVE_VLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74650, "Length": 164, "Cover_Rate": 0.3877068557919622} {"Template_token": ["", "EVT", "VecTy", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "size_t", "SizeIndex", ";"], "ground_truth": ["switch", "(", "VecTy", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{"], "File": "ARMISelDAGToDAG10", "Func": "SelectMVE_VMLLDAV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74651, "Length": 30, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "int32_t", "ImmValue", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "ImmValue", ",", "Loc", ")", ")", ";"], "ground_truth": ["if", "(", "Predicated", ")", "AddMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectMVE_VSHLC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74653, "Length": 82, "Cover_Rate": 0.6212121212121212} {"Template_token": ["", "SDLoc", "Loc", "(", "N", ")", ";", "uint16_t", "Opcode", ";", "switch", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "case", "", ":", "Opcode", "=", "Opcodes", "[", "", "]", ";", "break", ";", "case", "", ":", "Opcode", "=", "Opcodes", "[", "", "]", ";", "break", ";", "case", "", ":", "Opcode", "=", "Opcodes", "[", "", "]", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "unsigned", "OpIdx", "=", "", ";", "SDValue", "Inactive", ";", "if", "(", "Predicated", ")", "Inactive", "=", "N", "->", "getOperand", "(", "OpIdx", "++", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "Wrapping", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "SDValue", "ImmOp", "=", "N", "->", "getOperand", "(", "OpIdx", "++", ")", ";", "int", "ImmValue", "=", "cast", "<", "ConstantSDNode", ">", "(", "ImmOp", ")", "->", "getZExtValue", "(", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "ImmValue", ",", "Loc", ")", ")", ";", "if", "(", "Predicated", ")", "AddMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "N", "->", "getOperand", "(", "OpIdx", ")", ",", "Inactive", ")", ";", "else", "AddEmptyMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "N", "->", "getValueType", "(", "", ")", ")", ";"], "ground_truth": ["CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode", ",", "N", "->", "getVTList", "(", ")", ",", "makeArrayRef", "(", "Ops", ")", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectMVE_VxDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74654, "Length": 215, "Cover_Rate": 0.8704453441295547} {"Template_token": ["", "int32_t", "ImmValue", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "ImmValue", ",", "Loc", ")", ")", ";", "if", "(", "Predicated", ")", "AddMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "else", "AddEmptyMVEPredicateToOps", "(", "Ops", ",", "Loc", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "SmallVector", "<", "EVT", ",", "", ">", "VTs", ";", "VTs", ".", "push_back", "(", "N", "->", "getValueType", "(", "", ")", ")", ";", "VTs", ".", "push_back", "(", "N", "->", "getValueType", "(", "", ")", ")", ";", "VTs", ".", "push_back", "(", "N", "->", "getValueType", "(", "", ")", ")", ";", "SDNode", "*", "New", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "VTs", ",", "Ops", ")", ";"], "ground_truth": ["ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "New", ",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectMVE_WB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74655, "Length": 151, "Cover_Rate": 0.5084175084175084} {"Template_token": ["", "if", "(", "!", "N", ".", "hasOneUse", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "SelectImmShifterOperand", "(", "N", ",", "A", ",", "B", ",", "false", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectShiftImmShifterOperandOneUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74656, "Length": 24, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectT2AddrModeImm7", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "||", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", "<<", "Shift", ",", "-", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";"], "ground_truth": ["OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", "*", "(", "", "<<", "Shift", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectT2AddrModeImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74657, "Length": 155, "Cover_Rate": 0.7989690721649485} {"Template_token": ["", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", "<<", "Shift", ",", "", ",", "", ",", "RHSC", ")", ")", "{"], "ground_truth": ["OffImm", "=", "(", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ")", "?", "CurDAG", "->", "getTargetConstant", "(", "RHSC", "*", "(", "", "<<", "Shift", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ":", "CurDAG", "->", "getTargetConstant", "(", "-", "RHSC", "*", "(", "", "<<", "Shift", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectT2AddrModeImm7Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74658, "Length": 79, "Cover_Rate": 0.3511111111111111} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "||", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", "<<", "Shift", ",", "-", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", "*", "(", "", "<<", "Shift", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG10", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74659, "Length": 142, "Cover_Rate": 0.7319587628865979} {"Template_token": ["", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", "*", "(", "", "<<", "Shift", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74660, "Length": 61, "Cover_Rate": 0.31443298969072164} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", "*", "(", "", "<<", "Shift", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["Base", "=", "N", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectTAddrModeImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74661, "Length": 46, "Cover_Rate": 0.31724137931034485} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "||", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", "<<", "Shift", ",", "-", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", "*", "(", "", "<<", "Shift", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG10", "Func": "SelectTAddrModeImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74662, "Length": 96, "Cover_Rate": 0.6620689655172414} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "return", "false", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "Base", "=", "N", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectThumbAddrModeImm5S", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74663, "Length": 130, "Cover_Rate": 0.5118110236220472} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeRR", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{"], "ground_truth": ["if", "(", "shouldUseZeroOffsetLdSt", "(", "N", ")", ")", "return", "false", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74664, "Length": 27, "Cover_Rate": 0.7105263157894737} {"Template_token": ["", "if", "(", "!", "NC", "||", "!", "NC", "->", "isNullValue", "(", ")", ")", "return", "false", ";", "Base", "=", "Offset", "=", "N", ";", "return", "true", ";", "}", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["Offset", "=", "N", ".", "getOperand", "(", "", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectThumbAddrModeRRSext", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74665, "Length": 43, "Cover_Rate": 0.44329896907216493} {"Template_token": ["", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "if", "(", "RHSC", "*", "", "<", "MFI", ".", "getObjectSize", "(", "FI", ")", ")", "{"], "ground_truth": ["if", "(", "!", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", "&&", "MFI", ".", "getObjectAlign", "(", "FI", ")", "<", "Align", "(", "", ")", ")", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "Align", "(", "", ")", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74666, "Length": 103, "Cover_Rate": 0.31790123456790126} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "EVT", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "unsigned", "Opc", "=", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "(", "NumVecs", "==", "", ")", "?", "QOpcodes0", "[", "OpcodeIndex", "]", ":", "QOpcodes1", "[", "OpcodeIndex", "]", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "if", "(", "IsImmUpdate", ")", "{", "if", "(", "!", "isVLDfixed", "(", "Opc", ")", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "else", "{", "if", "(", "isVLDfixed", "(", "Opc", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "Ops", ".", "push_back", "(", "Inc", ")", ";", "}", "}", "if", "(", "is64BitVector", "||", "NumVecs", "==", "", ")", "{", "}", "else", "if", "(", "NumVecs", "==", "", ")", "{", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "}", "else", "{", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "", ",", "OpsA", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";"], "ground_truth": ["Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74668, "Length": 449, "Cover_Rate": 0.47064989517819705} {"Template_token": ["", "if", "(", "IsLoad", ")", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "Ops", ".", "push_back", "(", "IsImmUpdate", "?", "Reg0", ":", "Inc", ")", ";", "}", "SDValue", "SuperReg", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "{", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "}", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";"], "ground_truth": ["else", "SuperReg", "=", "SDValue", "(", "createQuadQRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74669, "Length": 323, "Cover_Rate": 0.33367768595041325} {"Template_token": ["", "void", "DAGToDAGISel", "::", "transferMemOperands", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Result", ")", "{", "MachineMemOperand", "*", "MemOp", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "Result", ")", ",", "{", "MemOp", "}", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG10", "Func": "transferMemOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74672, "Length": 48, "Cover_Rate": 1.0} {"Template_token": ["", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "Result", ")", ",", "{", "MemOp", "}", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG10", "Func": "transferMemOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74673, "Length": 18, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasMVEFloatOps", "(", ")", ")", "return", "false", ";", "auto", "Type", "=", "N", "->", "getValueType", "(", "", ")", ";"], "ground_truth": ["if", "(", "!", "Type", ".", "isVector", "(", ")", ")", "return", "false", ";"], "File": "ARMISelDAGToDAG10", "Func": "tryFMULFixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74674, "Length": 34, "Cover_Rate": 0.3300970873786408} {"Template_token": ["", "if", "(", "Node", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Node", "->", "getOperand", "(", "", ")", "!=", "Node", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "SDNodeFlags", "Flags", "=", "Node", "->", "getFlags", "(", ")", ";", "if", "(", "ScalarBits", "==", "", "&&", "!", "Flags", ".", "hasNoInfs", "(", ")", "&&", "IsUnsigned", ")", "return", "false", ";", "unsigned", "Opcode", ";", "switch", "(", "ScalarBits", ")", "{", "case", "", ":", "Opcode", "=", "IsUnsigned", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "IsUnsigned", "?", "", ":", "", ";", "break", ";", "}"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "", ">", "Ops", "{", "Node", "->", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getConstant", "(", "", ",", "dl", ",", "", ")", "}", ";"], "File": "ARMISelDAGToDAG10", "Func": "tryFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74675, "Length": 119, "Cover_Rate": 0.43272727272727274} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "tryFP_TO_INT", "(", "SDNode", "*", "N", ",", "SDLoc", "dl", ")", "{", "if", "(", "!", "Subtarget", "->", "hasMVEFloatOps", "(", ")", ")", "return", "false", ";", "EVT", "Type", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "Type", ".", "isVector", "(", ")", ")", "return", "false", ";", "unsigned", "int", "ScalarBits", "=", "Type", ".", "getScalarSizeInBits", "(", ")", ";", "bool", "IsUnsigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "SDNode", "*", "Node", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "Node", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Node", "->", "getOperand", "(", "", ")", "!=", "Node", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "SDNodeFlags", "Flags", "=", "Node", "->", "getFlags", "(", ")", ";", "if", "(", "ScalarBits", "==", "", "&&", "!", "Flags", ".", "hasNoInfs", "(", ")", "&&", "IsUnsigned", ")", "return", "false", ";", "unsigned", "Opcode", ";", "switch", "(", "ScalarBits", ")", "{", "case", "", ":"], "ground_truth": ["Opcode", "=", "IsUnsigned", "?", "", ":", "", ";"], "File": "ARMISelDAGToDAG10", "Func": "tryFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74676, "Length": 159, "Cover_Rate": 0.5781818181818181} {"Template_token": ["", "unsigned", "Lane1", "=", "Ins1", ".", "getConstantOperandVal", "(", "", ")", ";", "unsigned", "Lane2", "=", "Ins2", ".", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "Lane2", "%", "", "!=", "", "||", "Lane1", "!=", "Lane2", "+", "", ")", "return", "false", ";", "SDValue", "Val1", "=", "Ins1", ".", "getOperand", "(", "", ")", ";", "SDValue", "Val2", "=", "Ins2", ".", "getOperand", "(", "", ")", ";", "if", "(", "Val1", ".", "getOpcode", "(", ")", "==", "", "||", "Val2", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "if", "(", "(", "Val1", ".", "getOpcode", "(", ")", "==", "", "||", "Val1", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "Val2", ".", "getOpcode", "(", ")", "==", "", "||", "Val2", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Val1", ".", "getOperand", "(", "", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Val2", ".", "getOperand", "(", "", ")", ")", "&&", "(", "Val1", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "||", "Val1", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "&&", "(", "Val2", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "||", "Val2", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "unsigned", "ExtractLane1", "=", "Val1", ".", "getConstantOperandVal", "(", "", ")", ";", "unsigned", "ExtractLane2", "=", "Val2", ".", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "Val1", ".", "getOperand", "(", "", ")", "==", "Val2", ".", "getOperand", "(", "", ")", "&&", "ExtractLane2", "%", "", "==", "", "&&", "ExtractLane1", "==", "ExtractLane2", "+", "", ")", "{", "SDValue", "NewExt", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", "+", "ExtractLane2", "/", "", ",", "dl", ",", "", ",", "Val1", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "NewIns", "=", "CurDAG", "->", "getTargetInsertSubreg", "(", "", "+", "Lane2", "/", "", ",", "dl", ",", "VT", ",", "Ins2", ".", "getOperand", "(", "", ")", ",", "NewExt", ")", ";", "ReplaceUses", "(", "Ins1", ",", "NewIns", ")", ";", "return", "true", ";", "}", "if", "(", "VT", "==", "", ")", "{", "SDValue", "Inp1", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", "+", "ExtractLane1", "/", "", ",", "dl", ",", "", ",", "Val1", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Inp2", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", "+", "ExtractLane2", "/", "", ",", "dl", ",", "", ",", "Val2", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "ExtractLane1", "%", "", "!=", "", ")", "Inp1", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "dl", ",", "", ",", "Inp1", ")", ",", "", ")", ";", "if", "(", "ExtractLane2", "%", "", "!=", "", ")", "Inp2", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "dl", ",", "", ",", "Inp2", ")", ",", "", ")", ";", "SDNode", "*", "VINS", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "dl", ",", "", ",", "Inp2", ",", "Inp1", ")", ";", "SDValue", "NewIns", "=", "CurDAG", "->", "getTargetInsertSubreg", "(", "", "+", "Lane2", "/", "", ",", "dl", ",", "", ",", "Ins2", ".", "getOperand", "(", "", ")", ",", "SDValue", "(", "VINS", ",", "", ")", ")", ";"], "ground_truth": ["ReplaceUses", "(", "Ins1", ",", "NewIns", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "tryInsertVectorElt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74680, "Length": 482, "Cover_Rate": 0.6401062416998672} {"Template_token": ["", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Offset", "=", "LD", "->", "getOffset", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSExtLd", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "Pred", "=", "", ";", "PredReg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "MaskedLoadSDNode", "*", "LD", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ")", "{", "", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "==", "", ")", "return", "false", ";", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "if", "(", "!", "LoadedVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Offset", "=", "LD", "->", "getOffset", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSExtLd", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "Pred", "=", "", ";", "PredReg", "=", "LD", "->", "getMask", "(", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "bool", "CanChangeType", "=", "Subtarget", "->", "isLittle", "(", ")", "&&", "!", "isa", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ";", "SDValue", "NewOffset", ";", "if", "(", "Alignment", ">=", "Align", "(", "", ")", "&&", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "Alignment", ">=", "Align", "(", "", ")", "&&", "(", "CanChangeType", "||", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "if", "(", "Alignment", ">=", "Align", "(", "", ")", "&&", "(", "CanChangeType", "||", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";"], "ground_truth": ["else", "if", "(", "(", "CanChangeType", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";"], "File": "ARMISelDAGToDAG10", "Func": "tryMVEIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74681, "Length": 463, "Cover_Rate": 0.5997409326424871} {"Template_token": ["", "unsigned", "Opcode", "=", "StringSwitch", "<", "unsigned", ">", "(", "SpecialReg", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Opcode", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Opcode", "==", "", "&&", "!", "Subtarget", "->", "hasFPv8Base", "(", ")", ")", "return", "false", ";", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "int", "SYSmValue", "=", "getMClassRegisterMask", "(", "SpecialReg", ",", "Subtarget", ")", ";", "if", "(", "SYSmValue", "==", "-", "", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "SYSmValue", ",", "DL", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SpecialReg", "==", "", "||", "SpecialReg", "==", "", ")", "{", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SpecialReg", "==", "", ")", "{", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG10", "Func": "tryReadRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74682, "Length": 378, "Cover_Rate": 0.4713216957605985} {"Template_token": ["", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "", ")", ",", "Srl_imm", ")", ")", "{", "assert", "(", "Srl_imm", ">", "", "&&", "Srl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Width", "=", "", "-", "Srl_imm", "-", "", ";", "int", "LSB", "=", "Srl_imm", "-", "Shl_imm", ";", "if", "(", "LSB", "<", "", ")", "return", "false", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "assert", "(", "LSB", "+", "Width", "+", "", "<=", "", "&&", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "dl", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Width", ",", "dl", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "Reg0", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ")", ";", "return", "true", ";", "}", "}", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "", ",", "And_imm", ")", "&&", "isShiftedMask_32", "(", "And_imm", ")", ")", "{", "unsigned", "Srl_imm", "=", "", ";", "unsigned", "LSB", "=", "countTrailingZeros", "(", "And_imm", ")", ";", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "", ")", ",", "Srl_imm", ")", "&&", "Srl_imm", "==", "LSB", ")", "{", "assert", "(", "Srl_imm", ">", "", "&&", "Srl_imm", "<", "", "&&", "", ")", ";", "unsigned", "MSB", "=", "", "-", "countLeadingZeros", "(", "And_imm", ")", ";", "unsigned", "Width", "=", "MSB", "-", "LSB", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "assert", "(", "Srl_imm", "+", "Width", "+", "", "<=", "", "&&", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Srl_imm", ",", "dl", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Width", ",", "dl", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "Reg0", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ")", ";", "return", "true", ";", "}", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Width", "=", "cast", "<", "VTSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getVT", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["unsigned", "LSB", "=", "", ";"], "File": "ARMISelDAGToDAG10", "Func": "tryV6T2BitfieldExtractOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74683, "Length": 367, "Cover_Rate": 0.3426704014939309} {"Template_token": ["", "const", "MDNodeSDNode", "*", "MD", "=", "dyn_cast", "<", "MDNodeSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "const", "MDString", "*", "RegString", "=", "dyn_cast", "<", "MDString", ">", "(", "MD", "->", "getMD", "(", ")", "->", "getOperand", "(", "", ")", ")", ";", "bool", "IsThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", ";", "getIntOperandsFromRegisterString", "(", "RegString", "->", "getString", "(", ")", ",", "CurDAG", ",", "DL", ",", "Ops", ")", ";", "if", "(", "!", "Ops", ".", "empty", "(", ")", ")", "{", "unsigned", "Opcode", ";", "if", "(", "Ops", ".", "size", "(", ")", "==", "", ")", "{", "Opcode", "=", "IsThumb2", "?", "", ":", "", ";", "Ops", ".", "insert", "(", "Ops", ".", "begin", "(", ")", "+", "", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "assert", "(", "Ops", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "Opcode", "=", "IsThumb2", "?", "", ":", "", ";", "SDValue", "WriteValue", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "Ops", ".", "insert", "(", "Ops", ".", "begin", "(", ")", "+", "", ",", "WriteValue", ",", "WriteValue", "+", "", ")", ";", "}", "Ops", ".", "push_back", "(", "getAL", "(", "CurDAG", ",", "DL", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "Ops", ")", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "tryWriteRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74684, "Length": 251, "Cover_Rate": 0.32220795892169446} {"Template_token": ["", "Opcode", "=", "IsThumb2", "?", "", ":", "", ";", "SDValue", "WriteValue", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "Ops", ".", "insert", "(", "Ops", ".", "begin", "(", ")", "+", "", ",", "WriteValue", ",", "WriteValue", "+", "", ")", ";", "}", "Ops", ".", "push_back", "(", "getAL", "(", "CurDAG", ",", "DL", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "std", "::", "string", "SpecialReg", "=", "RegString", "->", "getString", "(", ")", ".", "lower", "(", ")", ";", "int", "BankedReg", "=", "getBankedRegisterMask", "(", "SpecialReg", ")", ";", "if", "(", "BankedReg", "!=", "-", "", ")", "{", "Ops", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "BankedReg", ",", "DL", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "unsigned", "Opcode", "=", "StringSwitch", "<", "unsigned", ">", "(", "SpecialReg", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";"], "ground_truth": ["if", "(", "Opcode", ")", "{"], "File": "ARMISelDAGToDAG10", "Func": "tryWriteRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74685, "Length": 267, "Cover_Rate": 0.3427471116816431} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode6", "(", "SDNode", "*", "Parent", ",", "SDValue", "N", ",", "SDValue", "&", "Addr", ",", "SDValue", "&", "Align", ")", "{", "Addr", "=", "N", ";", "unsigned", "Alignment", "=", "", ";", "if", "(", "LSBaseSDNode", "*", "LSN", "=", "dyn_cast", "<", "LSBaseSDNode", ">", "(", "Parent", ")", ")", "{"], "ground_truth": ["unsigned", "LSNAlign", "=", "LSN", "->", "getAlignment", "(", ")", ";"], "File": "ARMISelDAGToDAG110", "Func": "SelectAddrMode6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74687, "Length": 54, "Cover_Rate": 0.4576271186440678} {"Template_token": ["", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "", ")", ";", "(", "void", ")", "Inc", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes1", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "", ")", ";", "MemOp", "[", "", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLd", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "return", "VLd", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "VLd", ",", "", ")", ";", "assert", "(", "", "==", "", "+", "", "&&", "", "==", "", "+", "", "&&", "", ")", ";", "unsigned", "Sub0", "=", "(", "is64BitVector", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "Sub0", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "VLd", ",", "", ")", ")", ";", "if", "(", "isUpdating", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", "+", "", ")", ",", "SDValue", "(", "VLd", ",", "", ")", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMISelDAGToDAG110", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74688, "Length": 284, "Cover_Rate": 0.3093681917211329} {"Template_token": ["", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "QuadDRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "PairQRegs", "(", "", ",", "Q0", ",", "Q1", ")", ",", "", ")", ";", "}", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "SrcReg", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "*", "VSt", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VSt", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "return", "VSt", ";", "}", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "RegSeq", "=", "SDValue", "(", "QuadQRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";"], "ground_truth": ["const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "RegSeq", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";"], "File": "ARMISelDAGToDAG110", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74689, "Length": 372, "Cover_Rate": 0.3654223968565815} {"Template_token": ["", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "isShiftedInt", "<", "", ",", "Shift", ">", "(", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";"], "ground_truth": ["Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";"], "File": "ARMISelDAGToDAG111", "Func": "SelectT2AddrModeImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74690, "Length": 95, "Cover_Rate": 0.46116504854368934} {"Template_token": ["", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", "<<", "Shift", ",", "", ",", "", ",", "RHSC", ")", ")", "{"], "ground_truth": ["OffImm", "=", "(", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ")", "?", "CurDAG", "->", "getTargetConstant", "(", "RHSC", "*", "(", "", "<<", "Shift", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ":", "CurDAG", "->", "getTargetConstant", "(", "-", "RHSC", "*", "(", "", "<<", "Shift", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG111", "Func": "SelectT2AddrModeImm7Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74691, "Length": 75, "Cover_Rate": 0.46875} {"Template_token": ["", "else", "if", "(", "Align", ">=", "", "&&", "(", "IsLE", "||", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "if", "(", "(", "IsLE", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "return", "false", ";", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "Offset", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";", "SDNode", "*", "New", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "LD", "->", "getValueType", "(", "", ")", ",", "", ",", "", ",", "Ops", ")", ";", "transferMemOperands", "(", "N", ",", "New", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "New", ",", "", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "New", ",", "", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "New", ",", "", ")", ")", ";", "CurDAG", "->", "RemoveDeadNode", "(", "N", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG111", "Func": "tryMVEIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74693, "Length": 231, "Cover_Rate": 0.3869346733668342} {"Template_token": ["", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "}", "if", "(", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", ")", "&&", "!", "N", ".", "hasOneUse", "(", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "!=", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "ShOpcVal", "==", "", "&&", "!", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", "||", "N", ".", "getOperand", "(", "", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ".", "getOperand", "(", "", ")", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "{", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "}"], "ground_truth": ["Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "ShAmt", ",", "ShOpcVal", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG114", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74698, "Length": 411, "Cover_Rate": 0.43584305408271473} {"Template_token": ["", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";", "return", "true", ";", "}", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG114", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74699, "Length": 234, "Cover_Rate": 0.762214983713355} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG114", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74700, "Length": 179, "Cover_Rate": 0.5524691358024691} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "createDRegPairNode", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ")", "{", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelDAGToDAG115", "Func": "createDRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74701, "Length": 101, "Cover_Rate": 0.8859649122807017} {"Template_token": ["", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG115", "Func": "createDRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74702, "Length": 49, "Cover_Rate": 0.4298245614035088} {"Template_token": ["", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG115", "Func": "createGPRPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74703, "Length": 73, "Cover_Rate": 0.6403508771929824} {"Template_token": ["", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";"], "File": "ARMISelDAGToDAG115", "Func": "createGPRPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74704, "Length": 67, "Cover_Rate": 0.5877192982456141} {"Template_token": ["", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";"], "File": "ARMISelDAGToDAG115", "Func": "createQRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74705, "Length": 42, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG115", "Func": "createQRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74706, "Length": 36, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG115", "Func": "createQuadDRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74707, "Length": 69, "Cover_Rate": 0.43125} {"Template_token": ["", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelDAGToDAG115", "Func": "createQuadDRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74708, "Length": 80, "Cover_Rate": 0.5} {"Template_token": ["", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";"], "File": "ARMISelDAGToDAG115", "Func": "createQuadQRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74709, "Length": 50, "Cover_Rate": 0.3125} {"Template_token": ["", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG115", "Func": "createQuadSRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74710, "Length": 118, "Cover_Rate": 0.7375} {"Template_token": ["", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG115", "Func": "createSRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74711, "Length": 49, "Cover_Rate": 0.4298245614035088} {"Template_token": ["", "if", "(", "OptLevel", "==", "CodeGenOpt", "::", "None", ")", "return", "true", ";", "if", "(", "!", "CheckVMLxHazard", ")", "return", "true", ";", "if", "(", "!", "Subtarget", "->", "isCortexA8", "(", ")", "&&", "!", "Subtarget", "->", "isLikeA9", "(", ")", "&&", "!", "Subtarget", "->", "isSwift", "(", ")", ")", "return", "true", ";", "if", "(", "!", "N", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDNode", "*", "Use", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "return", "true", ";"], "ground_truth": ["unsigned", "Opcode", "=", "MCID", ".", "getOpcode", "(", ")", ";"], "File": "ARMISelDAGToDAG115", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74712, "Length": 126, "Cover_Rate": 0.7455621301775148} {"Template_token": ["", "unsigned", "And_imm", "=", "", ";", "if", "(", "!", "isOpcWithIntImmediate", "(", "N1", ".", "getNode", "(", ")", ",", "", ",", "And_imm", ")", ")", "{", "if", "(", "isOpcWithIntImmediate", "(", "N0", ".", "getNode", "(", ")", ",", "", ",", "And_imm", ")", ")", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "}", "if", "(", "!", "And_imm", ")", "continue", ";", "unsigned", "TZ", "=", "CountTrailingZeros_32", "(", "And_imm", ")", ";", "if", "(", "TZ", "!=", "", "&&", "TZ", "!=", "", ")", "continue", ";", "And_imm", ">>=", "TZ", ";", "if", "(", "And_imm", "&", "(", "And_imm", "+", "", ")", ")", "continue", ";", "SDValue", "Srl", "=", "N1", ".", "getOperand", "(", "", ")", ";", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "!", "isOpcWithIntImmediate", "(", "Srl", ".", "getNode", "(", ")", ",", "", ",", "Srl_imm", ")", "||", "(", "Srl_imm", "<=", "", ")", ")", "continue", ";", "SDValue", "CPTmp0", ";", "SDValue", "CPTmp1", ";", "SDValue", "CPTmp2", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "SelectT2ShifterOperandReg", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", ")", "continue", ";", "}", "else", "{", "if", "(", "SelectImmShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", "||", "SelectRegShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ")", ")", "continue", ";", "}", "Srl", "=", "CurDAG", "->", "getNode", "(", "", ",", "Srl", ".", "getDebugLoc", "(", ")", ",", "", ",", "Srl", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getConstant", "(", "Srl_imm", "+", "TZ", ",", "", ")", ")", ";", "N1", "=", "CurDAG", "->", "getNode", "(", "", ",", "N1", ".", "getDebugLoc", "(", ")", ",", "", ",", "Srl", ",", "CurDAG", "->", "getConstant", "(", "And_imm", ",", "", ")", ")", ";", "N1", "=", "CurDAG", "->", "getNode", "(", "", ",", "N1", ".", "getDebugLoc", "(", ")", ",", "", ",", "N1", ",", "CurDAG", "->", "getConstant", "(", "TZ", ",", "", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "N", ",", "N0", ",", "N1", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG115", "Func": "PreprocessISelDAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74713, "Length": 288, "Cover_Rate": 0.7076167076167076} {"Template_token": ["", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "!=", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "ShOpcVal", "==", "", "&&", "!", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", "||", "N", ".", "getOperand", "(", "", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ".", "getOperand", "(", "", ")", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "{", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG115", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74715, "Length": 300, "Cover_Rate": 0.31645569620253167} {"Template_token": ["", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDNode", "*", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLdDup", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "SuperReg", "=", "SDValue", "(", "VLdDup", ",", "", ")", ";", "assert", "(", "", "==", "", "+", "", "&&", "", ")", ";", "unsigned", "SubIdx", "=", "", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubIdx", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "VLdDup", ",", "", ")", ")", ";"], "ground_truth": ["if", "(", "isUpdating", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", "+", "", ")", ",", "SDValue", "(", "VLdDup", ",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG115", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74720, "Length": 288, "Cover_Rate": 0.45569620253164556} {"Template_token": ["", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "SDValue", "SrcReg", ";", "if", "(", "NumVecs", "==", "", ")", "{", "SrcReg", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "}", "else", "if", "(", "is64BitVector", ")", "{", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "SrcReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "Q0", ",", "Q1", ")", ",", "", ")", ";", "}", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", ">", "", "&&", "Opc", "!=", "", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "SrcReg", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Chain", ")", ";"], "File": "ARMISelDAGToDAG115", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74722, "Length": 397, "Cover_Rate": 0.36964618249534453} {"Template_token": ["", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "RegSeq", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "IsExt", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstTblReg", "+", "NumVecs", ")", ")", ";", "Ops", ".", "push_back", "(", "getAL", "(", "CurDAG", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG115", "Func": "SelectVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74723, "Length": 163, "Cover_Rate": 0.5800711743772242} {"Template_token": ["", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "}", "if", "(", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", ")", "&&", "!", "N", ".", "hasOneUse", "(", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "!=", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "ShOpcVal", "==", "", "&&", "!", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", "||", "N", ".", "getOperand", "(", "", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["if", "(", "isShifterOpProfitable", "(", "N", ".", "getOperand", "(", "", ")", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "{"], "File": "ARMISelDAGToDAG117", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74728, "Length": 371, "Cover_Rate": 0.3951011714589989} {"Template_token": ["", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";"], "ground_truth": ["", "AddSub", "=", "", ";"], "File": "ARMISelDAGToDAG117", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74730, "Length": 171, "Cover_Rate": 0.4684931506849315} {"Template_token": ["", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["Base", "=", "N", ";"], "File": "ARMISelDAGToDAG117", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74731, "Length": 210, "Cover_Rate": 0.693069306930693} {"Template_token": ["", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";"], "ground_truth": ["if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";"], "File": "ARMISelDAGToDAG117", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74732, "Length": 102, "Cover_Rate": 0.3177570093457944} {"Template_token": ["", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}"], "ground_truth": ["OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";"], "File": "ARMISelDAGToDAG117", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74733, "Length": 134, "Cover_Rate": 0.3839541547277937} {"Template_token": ["", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "(", "RHSC", ">=", "-", "", ")", "&&", "(", "RHSC", "<", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "ARMISelDAGToDAG117", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74734, "Length": 63, "Cover_Rate": 0.33157894736842103} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG117", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74735, "Length": 157, "Cover_Rate": 0.6596638655462185} {"Template_token": ["", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "", ",", "Loc", ",", "", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG118", "Func": "AddEmptyMVEPredicateToOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74736, "Length": 30, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG118", "Func": "AddEmptyMVEPredicateToOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74737, "Length": 28, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "", ",", "Loc", ",", "", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "PredicateMask", ")", ";"], "File": "ARMISelDAGToDAG118", "Func": "AddMVEPredicateToOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74738, "Length": 23, "Cover_Rate": 0.32857142857142857} {"Template_token": ["", "Ops", ".", "push_back", "(", "PredicateMask", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Inactive", ")", ";"], "File": "ARMISelDAGToDAG118", "Func": "AddMVEPredicateToOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74739, "Length": 28, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "isOpcWithIntImmediate", "(", "N0", ".", "getNode", "(", ")", ",", "", ",", "And_imm", ")", ")", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "}", "if", "(", "!", "And_imm", ")", "continue", ";", "unsigned", "TZ", "=", "countTrailingZeros", "(", "And_imm", ")", ";", "if", "(", "TZ", "!=", "", "&&", "TZ", "!=", "", ")", "continue", ";", "And_imm", ">>=", "TZ", ";", "if", "(", "And_imm", "&", "(", "And_imm", "+", "", ")", ")", "continue", ";", "SDValue", "Srl", "=", "N1", ".", "getOperand", "(", "", ")", ";", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "!", "isOpcWithIntImmediate", "(", "Srl", ".", "getNode", "(", ")", ",", "", ",", "Srl_imm", ")", "||", "(", "Srl_imm", "<=", "", ")", ")", "continue", ";", "SDValue", "CPTmp0", ";", "SDValue", "CPTmp1", ";", "SDValue", "CPTmp2", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "SelectImmShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", ")", "continue", ";", "}", "else", "{", "if", "(", "SelectImmShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", "||", "SelectRegShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ")", ")", "continue", ";", "}", "Srl", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "Srl", ")", ",", "", ",", "Srl", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getConstant", "(", "Srl_imm", "+", "TZ", ",", "SDLoc", "(", "Srl", ")", ",", "", ")", ")", ";", "N1", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N1", ")", ",", "", ",", "Srl", ",", "CurDAG", "->", "getConstant", "(", "And_imm", ",", "SDLoc", "(", "Srl", ")", ",", "", ")", ")", ";", "N1", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N1", ")", ",", "", ",", "N1", ",", "CurDAG", "->", "getConstant", "(", "TZ", ",", "SDLoc", "(", "Srl", ")", ",", "", ")", ")", ";"], "ground_truth": ["CurDAG", "->", "UpdateNodeOperands", "(", "&", "N", ",", "N0", ",", "N1", ")", ";"], "File": "ARMISelDAGToDAG118", "Func": "PreprocessISelDAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74740, "Length": 277, "Cover_Rate": 0.6856435643564357} {"Template_token": ["", "SDValue", "CPTmp0", ";", "SDValue", "CPTmp1", ";", "SDValue", "CPTmp2", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "SelectImmShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", ")", "continue", ";", "}", "else", "{", "if", "(", "SelectImmShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", "||", "SelectRegShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ")", ")", "continue", ";", "}", "Srl", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "Srl", ")", ",", "", ",", "Srl", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getConstant", "(", "Srl_imm", "+", "TZ", ",", "SDLoc", "(", "Srl", ")", ",", "", ")", ")", ";"], "ground_truth": ["N1", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N1", ")", ",", "", ",", "Srl", ",", "CurDAG", "->", "getConstant", "(", "And_imm", ",", "SDLoc", "(", "Srl", ")", ",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG118", "Func": "PreprocessISelDAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74741, "Length": 126, "Cover_Rate": 0.3118811881188119} {"Template_token": ["", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", ";", "SwitchEQNEToPLMI", "=", "false", ";", "if", "(", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "return", ";", "SDValue", "And", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "And", "->", "hasOneUse", "(", ")", ")", "return", ";", "SDValue", "Zero", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Zero", ")", "||", "!", "cast", "<", "ConstantSDNode", ">", "(", "Zero", ")", "->", "isZero", "(", ")", "||", "And", "->", "getOpcode", "(", ")", "!=", "", ")", "return", ";", "SDValue", "X", "=", "And", ".", "getOperand", "(", "", ")", ";", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", ")", "return", ";", "auto", "Range", "=", "getContiguousRangeOfSetBits", "(", "C", "->", "getAPIntValue", "(", ")", ")", ";", "if", "(", "!", "Range", ")", "return", ";", "SDNode", "*", "NewN", ";", "SDLoc", "dl", "(", "N", ")", ";", "auto", "EmitShift", "=", "[", "&", "]", "(", "unsigned", "Opc", ",", "SDValue", "Src", ",", "unsigned", "Imm", ")", "->", "SDNode", "*", "{", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "Opc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Ops", "[", "]", "=", "{", "Src", ",", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "", ",", "Ops", ")", ";", "}", "else", "{", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Src", ",", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "", ",", "Ops", ")", ";", "}", "}", ";", "if", "(", "Range", "->", "second", "==", "", ")", "{", "NewN", "=", "EmitShift", "(", "", ",", "X", ",", "", "-", "Range", "->", "first", ")", ";"], "ground_truth": ["ReplaceNode", "(", "And", ".", "getNode", "(", ")", ",", "NewN", ")", ";"], "File": "ARMISelDAGToDAG118", "Func": "SelectCMPZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74743, "Length": 353, "Cover_Rate": 0.6429872495446266} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeRRSext", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "ConstantSDNode", "*", "NC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "if", "(", "!", "NC", "||", "!", "NC", "->", "isZero", "(", ")", ")", "return", "false", ";", "Base", "=", "Offset", "=", "N", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG118", "Func": "SelectThumbAddrModeRRSext", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74744, "Length": 72, "Cover_Rate": 0.7422680412371134} {"Template_token": ["", "if", "(", "Node", "->", "getOperand", "(", "", ")", "!=", "Node", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "SDNodeFlags", "Flags", "=", "Node", "->", "getFlags", "(", ")", ";", "if", "(", "ScalarBits", "==", "", "&&", "!", "Flags", ".", "hasNoInfs", "(", ")", "&&", "IsUnsigned", ")", "return", "false", ";", "unsigned", "Opcode", ";", "switch", "(", "ScalarBits", ")", "{", "case", "", ":", "Opcode", "=", "IsUnsigned", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "IsUnsigned", "?", "", ":", "", ";", "break", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", "{", "Node", "->", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getConstant", "(", "", ",", "dl", ",", "", ")", "}", ";", "AddEmptyMVEPredicateToOps", "(", "Ops", ",", "dl", ",", "Type", ")", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "Type", ",", "Ops", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG118", "Func": "tryFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74745, "Length": 139, "Cover_Rate": 0.48771929824561405} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "tryFP_TO_INT", "(", "SDNode", "*", "N", ",", "SDLoc", "dl", ")", "{", "if", "(", "!", "Subtarget", "->", "hasMVEFloatOps", "(", ")", ")", "return", "false", ";", "EVT", "Type", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "Type", ".", "isVector", "(", ")", ")", "return", "false", ";", "unsigned", "int", "ScalarBits", "=", "Type", ".", "getScalarSizeInBits", "(", ")", ";", "bool", "IsUnsigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ";", "SDNode", "*", "Node", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "Node", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Node", "->", "getOperand", "(", "", ")", "!=", "Node", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "SDNodeFlags", "Flags", "=", "Node", "->", "getFlags", "(", ")", ";", "if", "(", "ScalarBits", "==", "", "&&", "!", "Flags", ".", "hasNoInfs", "(", ")", "&&", "IsUnsigned", ")", "return", "false", ";", "unsigned", "Opcode", ";", "switch", "(", "ScalarBits", ")", "{", "case", "", ":", "Opcode", "=", "IsUnsigned", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "IsUnsigned", "?", "", ":", "", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG118", "Func": "tryFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74746, "Length": 183, "Cover_Rate": 0.6421052631578947} {"Template_token": ["", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "if", "(", "!", "LoadedVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Offset", "=", "LD", "->", "getOffset", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSExtLd", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "Pred", "=", "", ";", "PredReg", "=", "LD", "->", "getMask", "(", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "bool", "CanChangeType", "=", "Subtarget", "->", "isLittle", "(", ")", "&&", "!", "isa", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ";", "SDValue", "NewOffset", ";", "if", "(", "Alignment", ">=", "Align", "(", "", ")", "&&", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "Alignment", ">=", "Align", "(", "", ")", "&&", "(", "CanChangeType", "||", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "if", "(", "Alignment", ">=", "Align", "(", "", ")", "&&", "(", "CanChangeType", "||", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "if", "(", "(", "CanChangeType", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";"], "ground_truth": ["else", "return", "false", ";"], "File": "ARMISelDAGToDAG118", "Func": "tryMVEIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74747, "Length": 361, "Cover_Rate": 0.4610472541507024} {"Template_token": ["", "}", "std", "::", "string", "SpecialReg", "=", "RegString", "->", "getString", "(", ")", ".", "lower", "(", ")", ";", "int", "BankedReg", "=", "getBankedRegisterMask", "(", "SpecialReg", ")", ";", "if", "(", "BankedReg", "!=", "-", "", ")", "{", "Ops", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "BankedReg", ",", "DL", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "unsigned", "Opcode", "=", "StringSwitch", "<", "unsigned", ">", "(", "SpecialReg", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Opcode", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Opcode", "==", "", "&&", "!", "Subtarget", "->", "hasFPv8Base", "(", ")", ")", "return", "false", ";", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "int", "SYSmValue", "=", "getMClassRegisterMask", "(", "SpecialReg", ",", "Subtarget", ")", ";", "if", "(", "SYSmValue", "==", "-", "", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "SYSmValue", ",", "DL", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SpecialReg", "==", "", "||", "SpecialReg", "==", "", ")", "{", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";"], "ground_truth": ["ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";"], "File": "ARMISelDAGToDAG118", "Func": "tryReadRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74748, "Length": 410, "Cover_Rate": 0.5112219451371571} {"Template_token": ["", "assert", "(", "Ops", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "Opcode", "=", "IsThumb2", "?", "", ":", "", ";", "SDValue", "WriteValue", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "Ops", ".", "insert", "(", "Ops", ".", "begin", "(", ")", "+", "", ",", "WriteValue", ",", "WriteValue", "+", "", ")", ";", "}", "Ops", ".", "push_back", "(", "getAL", "(", "CurDAG", ",", "DL", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "std", "::", "string", "SpecialReg", "=", "RegString", "->", "getString", "(", ")", ".", "lower", "(", ")", ";", "int", "BankedReg", "=", "getBankedRegisterMask", "(", "SpecialReg", ")", ";", "if", "(", "BankedReg", "!=", "-", "", ")", "{", "Ops", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "BankedReg", ",", "DL", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "unsigned", "Opcode", "=", "StringSwitch", "<", "unsigned", ">", "(", "SpecialReg", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Opcode", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "Ops", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "Ops", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG118", "Func": "tryWriteRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74750, "Length": 347, "Cover_Rate": 0.4454428754813864} {"Template_token": ["", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "", ",", "Ops", ")", ";", "return", "true", ";", "}", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "SearchSignedMulLong", "(", "SDValue", "(", "N", ",", "", ")", ",", "&", "Opc", ",", "A", ",", "B", ",", "false", ")", ")", "{", "if", "(", "Opc", "==", "", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "A", ",", "B", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG11", "Func": "trySMLAWSMULW", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74754, "Length": 103, "Cover_Rate": 0.3198757763975155} {"Template_token": ["", "}", "if", "(", "Opc", "==", "", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "A", ",", "B", ",", "Acc", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "", ",", "Ops", ")", ";", "return", "true", ";", "}", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "SearchSignedMulLong", "(", "SDValue", "(", "N", ",", "", ")", ",", "&", "Opc", ",", "A", ",", "B", ",", "false", ")", ")", "{", "if", "(", "Opc", "==", "", ")", "return", "false", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "A", ",", "B", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", "}", ";"], "File": "ARMISelDAGToDAG11", "Func": "trySMLAWSMULW", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74755, "Length": 125, "Cover_Rate": 0.38819875776397517} {"Template_token": ["", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "EVT", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "==", "", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "", "||", "AM", "!=", "", "||", "LoadedVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "!=", "", ")", "return", "false", ";", "auto", "*", "COffs", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LD", "->", "getOffset", "(", ")", ")", ";", "if", "(", "!", "COffs", "||", "COffs", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "getAL", "(", "CurDAG", ",", "SDLoc", "(", "N", ")", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "", ",", "", ",", "Ops", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG11", "Func": "tryT1IndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74756, "Length": 169, "Cover_Rate": 0.845} {"Template_token": ["", "if", "(", "!", "COffs", "||", "COffs", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "getAL", "(", "CurDAG", ",", "SDLoc", "(", "N", ")", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "", ",", "", ",", "Ops", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG11", "Func": "tryT1IndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74757, "Length": 92, "Cover_Rate": 0.46} {"Template_token": ["", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "!=", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "ShOpcVal", "==", "", "&&", "!", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", "||", "N", ".", "getOperand", "(", "", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ".", "getOperand", "(", "", ")", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "{", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG121", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74760, "Length": 322, "Cover_Rate": 0.339662447257384} {"Template_token": ["", "return", "AM2_BASE", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "}", "if", "(", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", ")", "&&", "!", "N", ".", "hasOneUse", "(", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "!=", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";"], "ground_truth": ["ShOpcVal", "=", "", ";"], "File": "ARMISelDAGToDAG121", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74761, "Length": 340, "Cover_Rate": 0.35864978902953587} {"Template_token": ["", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";"], "ground_truth": ["RHSC", "=", "-", "RHSC", ";"], "File": "ARMISelDAGToDAG121", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74762, "Length": 120, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG121", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74763, "Length": 158, "Cover_Rate": 0.48024316109422494} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "ARMISelDAGToDAG121", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74764, "Length": 141, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "PairedReg", "=", "CurDAG", "->", "getRegister", "(", "GPVR", ",", "", ")", ";", "SDValue", "Chain", "=", "SDValue", "(", "N", ",", "", ")", ";", "SDNode", "*", "GU", "=", "N", "->", "getGluedUser", "(", ")", ";", "SDValue", "RegCopy", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "GPVR", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", ",", "dl", ",", "", ",", "RegCopy", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", ",", "dl", ",", "", ",", "RegCopy", ")", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub0", ",", "dl", ",", "Reg0", ",", "Sub0", ",", "RegCopy", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub1", ",", "dl", ",", "Reg1", ",", "Sub1", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", "(", "GU", "->", "op_begin", "(", ")", ",", "GU", "->", "op_end", "(", ")", "-", "", ")", ";", "Ops", ".", "push_back", "(", "T1", ".", "getValue", "(", "", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "GU", ",", "&", "Ops", "[", "", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "GU", "=", "T1", ".", "getNode", "(", ")", ";", "}", "else", "{", "SDValue", "Chain", "=", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg0", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg1", ",", "", ",", "T0", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["SDValue", "Pair", "=", "SDValue", "(", "createGPRPairNode", "(", "", ",", "T0", ",", "T1", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG121", "Func": "SelectInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74765, "Length": 270, "Cover_Rate": 0.31322505800464034} {"Template_token": ["", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG121", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74766, "Length": 124, "Cover_Rate": 0.3463687150837989} {"Template_token": ["", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDNode", "*", "Pair", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "INSERT_SUBREG", ",", "dl", ",", "VT", ",", "Undef", ",", "V0", ",", "SubReg0", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "INSERT_SUBREG", ",", "dl", ",", "VT", ",", "SDValue", "(", "Pair", ",", "", ")", ",", "V1", ",", "SubReg1", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "PairDRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74768, "Length": 72, "Cover_Rate": 0.549618320610687} {"Template_token": ["", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "||", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74771, "Length": 401, "Cover_Rate": 0.5082382762991128} {"Template_token": ["", "if", "(", "Val", ">=", "", "&&", "Val", "<", "", ")", "{", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "Val", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "Offset", "=", "N", ";", "", "ShOpcVal", "=", "", "(", "N", ")", ";", "unsigned", "ShAmt", "=", "", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "ShAmt", ",", "ShOpcVal", ")", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectAddrMode2Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74772, "Length": 137, "Cover_Rate": 0.49280575539568344} {"Template_token": ["", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "||", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "ARMISelDAGToDAG12", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74773, "Length": 202, "Cover_Rate": 0.5037406483790524} {"Template_token": ["", "", "AddSub", "=", "(", "AM", "==", "", "||", "AM", "==", "", ")", "?", "", ":", "", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{", "int", "Val", "=", "(", "int", ")", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "Val", ">=", "", "&&", "Val", "<", "", ")", "{", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";"], "ground_truth": ["Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "Val", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectAddrMode3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74774, "Length": 82, "Cover_Rate": 0.41414141414141414} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode4", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Addr", ",", "SDValue", "&", "Mode", ")", "{", "Addr", "=", "N", ";"], "ground_truth": ["Mode", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectAddrMode4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74775, "Length": 36, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "Mode", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectAddrMode4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74776, "Length": 14, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", "&", "", ")", "==", "", ")", "{", "RHSC", ">>=", "", ";", "if", "(", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "||", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74777, "Length": 165, "Cover_Rate": 0.4532967032967033} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode6", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Addr", ",", "SDValue", "&", "Align", ")", "{", "Addr", "=", "N", ";"], "ground_truth": ["Align", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectAddrMode6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74778, "Length": 36, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectAddrMode6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74779, "Length": 14, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "hasOneUse", "(", ")", ")", "{", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", ".", "getOperand", "(", "", ")", ";", "Label", "=", "CurDAG", "->", "getTargetConstant", "(", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getZExtValue", "(", ")", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74780, "Length": 61, "Cover_Rate": 0.6777777777777778} {"Template_token": ["", "if", "(", "SelectShifterOperandReg", "(", "N", ",", "TrueVal", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ")", ")", "{", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectARMCMOVShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74781, "Length": 49, "Cover_Rate": 0.4336283185840708} {"Template_token": ["", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ",", "", ")", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectARMCMOVShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74782, "Length": 54, "Cover_Rate": 0.4778761061946903} {"Template_token": ["", "if", "(", "Predicate_so_imm", "(", "TrueVal", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "True", "=", "CurDAG", "->", "getTargetConstant", "(", "T", "->", "getZExtValue", "(", ")", ",", "", ")", ";", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "True", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ",", "", ")", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectARMCMOVSoImmOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74783, "Length": 78, "Cover_Rate": 0.582089552238806} {"Template_token": ["", "if", "(", "Predicate_so_imm", "(", "TrueVal", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "True", "=", "CurDAG", "->", "getTargetConstant", "(", "T", "->", "getZExtValue", "(", ")", ",", "", ")", ";", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "True", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectARMCMOVSoImmOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74784, "Length": 74, "Cover_Rate": 0.5522388059701493} {"Template_token": ["", "if", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "if", "(", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}", "else", "{", "if", "(", "SelectAddrMode2Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}", "}", "if", "(", "Match", ")", "{", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "Offset", ",", "AMOpc", ",", "getAL", "(", "CurDAG", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectARMIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74785, "Length": 130, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "assert", "(", "CCR", ".", "getOpcode", "(", ")", "==", "", ")", ";", "", "CCVal", "=", "(", "", ")", "cast", "<", "ConstantSDNode", ">", "(", "CC", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "VT", "==", "", ")", "{", "SDValue", "CPTmp0", ";", "SDValue", "CPTmp1", ";", "SDValue", "CPTmp2", ";", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "SDNode", "*", "Res", "=", "SelectT2CMOVShiftOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectT2CMOVShiftOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "else", "{", "SDNode", "*", "Res", "=", "SelectCMOVShiftOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectCMOVShiftOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "SDNode", "*", "Res", "=", "SelectT2CMOVSoImmOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectT2CMOVSoImmOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "else", "{", "SDNode", "*", "Res", "=", "SelectCMOVSoImmOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectCMOVSoImmOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "}", "SDValue", "Tmp2", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "TrueVal", ",", "Tmp2", ",", "CCR", ",", "InFlag", "}", ";", "unsigned", "Opc", "=", "", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "assert", "(", "false", "&&", "", ")", ";", "break", ";", "case", "", ":", "Opc", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "(", "Subtarget", "->", "hasThumb2", "(", ")", "?", "", ":", "", ")", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":"], "ground_truth": ["Opc", "=", "", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectCMOVOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74786, "Length": 382, "Cover_Rate": 0.7346153846153847} {"Template_token": ["", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "isC", "&&", "Predicate_t2_so_imm", "(", "Size", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", ",", "", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "Ops", ",", "", ")", ";", "}", "else", "if", "(", "isC", "&&", "Predicate_imm0_4095", "(", "Size", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", ",", "", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "Ops", ",", "", ")", ";", "}", "else", "{"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "Size", ",", "getI32Imm", "(", "", "(", "", ",", "", ")", ")", ",", "Chain", "}", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectDYN_ALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74787, "Length": 143, "Cover_Rate": 0.33489461358313816} {"Template_token": ["", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShReg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "}", "else", "{", "ShReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74788, "Length": 87, "Cover_Rate": 0.6126760563380281} {"Template_token": ["", "if", "(", "(", "RHSC", ">=", "-", "", ")", "&&", "(", "RHSC", "<", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74789, "Length": 84, "Cover_Rate": 0.4540540540540541} {"Template_token": ["", "", "AM", "=", "(", "Opcode", "==", "", ")", "?", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ":", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{"], "ground_truth": ["OffImm", "=", "(", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ")", "?", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ":", "CurDAG", "->", "getTargetConstant", "(", "-", "RHSC", ",", "", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectT2AddrModeImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74790, "Length": 106, "Cover_Rate": 0.6928104575163399} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "(", "RHSC", "&", "", ")", "==", "", ")", "&&", "(", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "||", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "(", "RHSC", "&", "", ")", "==", "", ")", "&&", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "-", "RHSC", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectT2AddrModeImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74791, "Length": 198, "Cover_Rate": 0.853448275862069} {"Template_token": ["", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "return", "false", ";", "else", "if", "(", "RHSC", "<", "", "&&", "RHSC", ">=", "-", "", ")", "return", "false", ";", "}", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "", "ShOpcVal", "=", "", "(", "OffReg", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ShOpcVal", "=", "", "(", "Base", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "std", "::", "swap", "(", "Base", ",", "OffReg", ")", ";", "}", "if", "(", "ShOpcVal", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OffReg", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", ">=", "", ")", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "else", "OffReg", "=", "OffReg", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "ShOpcVal", "=", "", ";", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74792, "Length": 172, "Cover_Rate": 0.6490566037735849} {"Template_token": ["", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "", "ShOpcVal", "=", "", "(", "OffReg", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ShOpcVal", "=", "", "(", "Base", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "std", "::", "swap", "(", "Base", ",", "OffReg", ")", ";", "}", "if", "(", "ShOpcVal", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OffReg", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", ">=", "", ")", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";"], "ground_truth": ["}", "else", "OffReg", "=", "OffReg", ".", "getOperand", "(", "", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74793, "Length": 117, "Cover_Rate": 0.44150943396226416} {"Template_token": ["", "SDValue", "CPTmp1", ";", "if", "(", "SelectT2ShifterOperandReg", "(", "N", ",", "TrueVal", ",", "CPTmp0", ",", "CPTmp1", ")", ")", "{", "unsigned", "SOVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "CPTmp1", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "SOShOp", "=", "", "(", "SOVal", ")", ";", "unsigned", "Opc", "=", "", ";", "switch", "(", "SOShOp", ")", "{", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "ARMISelDAGToDAG12", "Func": "SelectT2CMOVShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74794, "Length": 88, "Cover_Rate": 0.4} {"Template_token": ["", "SelectT2CMOVSoImmOp", "(", "SDNode", "*", "N", ",", "SDValue", "FalseVal", ",", "SDValue", "TrueVal", ",", "", "CCVal", ",", "SDValue", "CCR", ",", "SDValue", "InFlag", ")", "{", "ConstantSDNode", "*", "T", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "TrueVal", ")", ";", "if", "(", "!", "T", ")", "return", "", ";", "if", "(", "Predicate_t2_so_imm", "(", "TrueVal", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "True", "=", "CurDAG", "->", "getTargetConstant", "(", "T", "->", "getZExtValue", "(", ")", ",", "", ")", ";", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "True", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectT2CMOVSoImmOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74795, "Length": 116, "Cover_Rate": 0.8656716417910447} {"Template_token": ["", "unsigned", "ShImmVal", "=", "", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "Opc", "=", "getI32Imm", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectT2ShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74796, "Length": 54, "Cover_Rate": 0.4909090909090909} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "RegisterSDNode", "*", "RHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", "||", "(", "RHSR", "&&", "RHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", "&", "(", "Scale", "-", "", ")", ")", "==", "", ")", "{", "RHSC", "/=", "Scale", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectThumbAddrModeRI5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74797, "Length": 258, "Cover_Rate": 0.6157517899761337} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeRI5", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "unsigned", "Scale", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{", "if", "(", "Scale", "==", "", ")", "{", "SDValue", "TmpBase", ",", "TmpOffImm", ";", "if", "(", "SelectThumbAddrModeSP", "(", "Op", ",", "N", ",", "TmpBase", ",", "TmpOffImm", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{"], "ground_truth": ["if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{"], "File": "ARMISelDAGToDAG12", "Func": "SelectThumbAddrModeRI5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74798, "Length": 127, "Cover_Rate": 0.3031026252983294} {"Template_token": ["", "ConstantSDNode", "*", "NC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "if", "(", "!", "NC", "||", "NC", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "Base", "=", "Offset", "=", "N", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74799, "Length": 37, "Cover_Rate": 0.3592233009708738} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeS1", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI5", "(", "Op", ",", "N", ",", "", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectThumbAddrModeS1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74800, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "return", "SelectThumbAddrModeRI5", "(", "Op", ",", "N", ",", "", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectThumbAddrModeS2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74802, "Length": 17, "Cover_Rate": 0.40476190476190477} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeS2", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI5", "(", "Op", ",", "N", ",", "", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectThumbAddrModeS2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74803, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeS4", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI5", "(", "Op", ",", "N", ",", "", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectThumbAddrModeS4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74804, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "return", "SelectThumbAddrModeRI5", "(", "Op", ",", "N", ",", "", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectThumbAddrModeS4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74805, "Length": 17, "Cover_Rate": 0.40476190476190477} {"Template_token": ["", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", "&", "", ")", "==", "", ")", "{", "RHSC", ">>=", "", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74806, "Length": 176, "Cover_Rate": 0.6285714285714286} {"Template_token": ["", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", "&", "", ")", "==", "", ")", "{", "RHSC", ">>=", "", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74807, "Length": 107, "Cover_Rate": 0.3821428571428571} {"Template_token": ["", "unsigned", "Width", "=", "", "-", "Srl_imm", ";", "int", "LSB", "=", "Srl_imm", "-", "Shl_imm", ";", "if", "(", "LSB", "<", "", ")", "return", "NULL", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Width", ",", "", ")", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ",", "", ")", ";", "}", "}", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectV6T2BitfieldExtractOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74808, "Length": 101, "Cover_Rate": 0.48325358851674644} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "NULL", ";", "unsigned", "Shl_imm", "=", "", ";", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "", ",", "Shl_imm", ")", ")", "{", "assert", "(", "Shl_imm", ">", "", "&&", "Shl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "", ")", ",", "Srl_imm", ")", ")", "{"], "ground_truth": ["assert", "(", "Srl_imm", ">", "", "&&", "Srl_imm", "<", "", "&&", "", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectV6T2BitfieldExtractOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74809, "Length": 84, "Cover_Rate": 0.4019138755980861} {"Template_token": ["", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "assert", "(", "NumVecs", "==", "", "&&", "", ")", ";", "break", ";", "}", "SDValue", "Pred", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "if", "(", "is64BitVector", ")", "{", "unsigned", "Opc", "=", "DOpcodes", "[", "OpcodeIndex", "]", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", "(", "NumVecs", ",", "VT", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ",", "", ")", ";", "}", "EVT", "RegVT", "=", "GetNEONSubregVT", "(", "VT", ")", ";", "if", "(", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", "(", "", "*", "NumVecs", ",", "RegVT", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDNode", "*", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VLd", ",", "", "*", "NumVecs", ")", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "{", "SDNode", "*", "Q", "=", "PairDRegs", "(", "VT", ",", "SDValue", "(", "VLd", ",", "", "*", "Vec", ")", ",", "SDValue", "(", "VLd", ",", "", "*", "Vec", "+", "", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "SDValue", "(", "Q", ",", "", ")", ")", ";", "}", "}", "else", "{", "std", "::", "vector", "<", "EVT", ">", "ResTys", "(", "NumVecs", ",", "RegVT", ")", ";"], "ground_truth": ["ResTys", ".", "push_back", "(", "MemAddr", ".", "getValueType", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74810, "Length": 380, "Cover_Rate": 0.5299860529986054} {"Template_token": ["", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "SDValue", "Pred", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "is64BitVector", ")", "{", "Opc", "=", "DOpcodes", "[", "OpcodeIndex", "]", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "Vec", "+", "", ")", ")", ";", "}", "else", "{", "if", "(", "Lane", "<", "NumElts", ")", "{", "Opc", "=", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "}", "else", "{", "Lane", "-=", "NumElts", ";", "Opc", "=", "QOpcodes1", "[", "OpcodeIndex", "]", ";", "}", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubregIdx", ",", "dl", ",", "RegVT", ",", "N", "->", "getOperand", "(", "Vec", "+", "", ")", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "getI32Imm", "(", "Lane", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";"], "ground_truth": ["if", "(", "!", "IsLoad", ")", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "NumVecs", "+", "", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74812, "Length": 291, "Cover_Rate": 0.4504643962848297} {"Template_token": ["", "int", "BankedReg", "=", "getBankedRegisterMask", "(", "SpecialReg", ")", ";", "if", "(", "BankedReg", "!=", "-", "", ")", "{", "Ops", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "BankedReg", ",", "DL", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ";", "}", "unsigned", "Opcode", "=", "StringSwitch", "<", "unsigned", ">", "(", "SpecialReg", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Opcode", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Opcode", "==", "", "&&", "!", "Subtarget", "->", "hasFPv8", "(", ")", ")", "return", "nullptr", ";", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ";", "}", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "StringRef", "Flags", "=", "", ",", "Reg", "=", "SpecialReg", ";", "if", "(", "Reg", ".", "endswith", "(", "", ")", ")", "{", "Flags", "=", "", ";", "Reg", "=", "Reg", ".", "drop_back", "(", "", ")", ";", "}", "int", "SYSmValue", "=", "getMClassRegisterMask", "(", "Reg", ",", "Flags", ",", "true", ",", "Subtarget", ")", ";", "if", "(", "SYSmValue", "==", "-", "", ")", "return", "nullptr", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "SYSmValue", ",", "DL", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG13", "Func": "SelectReadRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74815, "Length": 348, "Cover_Rate": 0.43609022556390975} {"Template_token": ["", "return", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "ResTypes", ",", "Ops", ")", ";", "}", "std", "::", "string", "SpecialReg", "=", "RegString", "->", "getString", "(", ")", ".", "lower", "(", ")", ";", "int", "BankedReg", "=", "getBankedRegisterMask", "(", "SpecialReg", ")", ";", "if", "(", "BankedReg", "!=", "-", "", ")", "{", "Ops", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "BankedReg", ",", "DL", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ";", "}", "unsigned", "Opcode", "=", "StringSwitch", "<", "unsigned", ">", "(", "SpecialReg", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Opcode", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Opcode", "==", "", "&&", "!", "Subtarget", "->", "hasFPv8", "(", ")", ")", "return", "nullptr", ";", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ";", "}"], "ground_truth": ["if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{"], "File": "ARMISelDAGToDAG13", "Func": "SelectReadRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74816, "Length": 263, "Cover_Rate": 0.32957393483709274} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelDAGToDAG14", "Func": "getVLDSTRegisterUpdateOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74818, "Length": 132, "Cover_Rate": 0.5038167938931297} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG14", "Func": "getVLDSTRegisterUpdateOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74819, "Length": 91, "Cover_Rate": 0.3473282442748092} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Immediate", ")", "{", "int32_t", "ImmValue", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "ImmValue", ",", "Loc", ")", ")", ";", "}", "else", "{"], "ground_truth": ["Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelDAGToDAG16", "Func": "SelectMVE_LongShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74822, "Length": 84, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "getAL", "(", "CurDAG", ",", "Loc", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode", ",", "N", "->", "getVTList", "(", ")", ",", "makeArrayRef", "(", "Ops", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG16", "Func": "SelectMVE_LongShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74823, "Length": 60, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "CurDAG", "->", "RepositionNode", "(", "N", ".", "getNode", "(", ")", ",", "M", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["CurDAG", "->", "ReplaceAllUsesWith", "(", "N", ",", "M", ")", ";"], "File": "ARMISelDAGToDAG1", "Func": "replaceDAGValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74826, "Length": 26, "Cover_Rate": 0.6341463414634146} {"Template_token": ["", "CurDAG", "->", "RepositionNode", "(", "N", ".", "getNode", "(", ")", ",", "M", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["CurDAG", "->", "ReplaceAllUsesWith", "(", "N", ",", "M", ")", ";"], "File": "ARMISelDAGToDAG1", "Func": "replaceDAGValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74827, "Length": 26, "Cover_Rate": 0.6341463414634146} {"Template_token": ["", "if", "(", "DisableShifterOp", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "PowerOfTwo", "=", "", ";", "SDValue", "NewMulConst", ";", "if", "(", "canExtractShiftFromMul", "(", "N", ",", "", ",", "PowerOfTwo", ",", "NewMulConst", ")", ")", "{", "replaceDAGValue", "(", "N", ".", "getOperand", "(", "", ")", ",", "NewMulConst", ")", ";", "BaseReg", "=", "N", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "PowerOfTwo", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "", "ShOpcVal", "=", "", "(", "N", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", ")", "return", "false", ";", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";"], "ground_truth": ["Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG1", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74828, "Length": 173, "Cover_Rate": 0.8046511627906977} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectImmShifterOperand", "(", "SDValue", "N", ",", "SDValue", "&", "BaseReg", ",", "SDValue", "&", "Opc", ",", "bool", "CheckProfitability", ")", "{", "if", "(", "DisableShifterOp", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "PowerOfTwo", "=", "", ";", "SDValue", "NewMulConst", ";", "if", "(", "canExtractShiftFromMul", "(", "N", ",", "", ",", "PowerOfTwo", ",", "NewMulConst", ")", ")", "{", "replaceDAGValue", "(", "N", ".", "getOperand", "(", "", ")", ",", "NewMulConst", ")", ";", "BaseReg", "=", "N", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "PowerOfTwo", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "", "ShOpcVal", "=", "", "(", "N", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["if", "(", "ShOpcVal", "==", "", ")", "return", "false", ";"], "File": "ARMISelDAGToDAG1", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74829, "Length": 123, "Cover_Rate": 0.5720930232558139} {"Template_token": ["", "switch", "(", "ConstraintID", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "InlineAsm", "::", "Constraint_i", ":", "case", "InlineAsm", "::", "Constraint_m", ":", "case", "InlineAsm", "::", "Constraint_Q", ":", "case", "InlineAsm", "::", "Constraint_Um", ":", "case", "InlineAsm", "::", "Constraint_Un", ":", "case", "InlineAsm", "::", "Constraint_Uq", ":", "case", "InlineAsm", "::", "Constraint_Us", ":", "case", "InlineAsm", "::", "Constraint_Ut", ":", "case", "InlineAsm", "::", "Constraint_Uv", ":", "case", "InlineAsm", "::", "Constraint_Uy", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG1", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74830, "Length": 76, "Cover_Rate": 0.76} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "InlineAsm", "::", "Constraint_i", ":", "case", "InlineAsm", "::", "Constraint_m", ":", "case", "InlineAsm", "::", "Constraint_Q", ":", "case", "InlineAsm", "::", "Constraint_Um", ":", "case", "InlineAsm", "::", "Constraint_Un", ":", "case", "InlineAsm", "::", "Constraint_Uq", ":", "case", "InlineAsm", "::", "Constraint_Us", ":", "case", "InlineAsm", "::", "Constraint_Ut", ":", "case", "InlineAsm", "::", "Constraint_Uv", ":", "case", "InlineAsm", "::", "Constraint_Uy", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG1", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74831, "Length": 71, "Cover_Rate": 0.71} {"Template_token": ["", "explicit", "DAGToDAGISel", "(", "BaseTargetMachine", "&", "tm", ")", ":", "SelectionDAGISel", "(", "tm", ")", ",", "TM", "(", "tm", ")", ",", "Subtarget", "(", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG21", "Func": "ARMDAGToDAGISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74833, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "DAGToDAGISel", "(", "BaseTargetMachine", "&", "tm", ")", ":", "SelectionDAGISel", "(", "tm", ")", ",", "TM", "(", "tm", ")", ",", "Subtarget", "(", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG21", "Func": "ARMDAGToDAGISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74834, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createISelDag", "(", "BaseTargetMachine", "&", "TM", ")", "{"], "ground_truth": ["return", "new", "DAGToDAGISel", "(", "TM", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "createARMISelDag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74835, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "return", "new", "DAGToDAGISel", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG21", "Func": "createARMISelDag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74836, "Length": 8, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "SelectRoot", "(", "*", "CurDAG", ")", ";"], "ground_truth": ["CurDAG", "->", "RemoveDeadNodes", "(", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "InstructionSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74837, "Length": 12, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "ShOpcVal", "==", "", ")", "{", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "ShOpcVal", "=", "", ";", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG21", "Func": "SelectAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74839, "Length": 242, "Cover_Rate": 0.31675392670157065} {"Template_token": ["", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "Val", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "Offset", "=", "N", ";", "", "ShOpcVal", "=", "", "(", "N", ")", ";", "unsigned", "ShAmt", "=", "", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{"], "ground_truth": ["ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectAddrMode2Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74840, "Length": 86, "Cover_Rate": 0.3104693140794224} {"Template_token": ["", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "||", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";"], "ground_truth": ["", "AddSub", "=", "", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74841, "Length": 123, "Cover_Rate": 0.3075} {"Template_token": ["", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "||", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74842, "Length": 123, "Cover_Rate": 0.3075} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode3Offset", "(", "SDValue", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "unsigned", "Opcode", "=", "Op", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["", "AM", "=", "(", "Opcode", "==", "", ")", "?", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ":", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectAddrMode3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74843, "Length": 62, "Cover_Rate": 0.3147208121827411} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode4", "(", "SDValue", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Addr", ",", "SDValue", "&", "Mode", ")", "{", "Addr", "=", "N", ";"], "ground_truth": ["Mode", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectAddrMode4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74844, "Length": 35, "Cover_Rate": 0.8536585365853658} {"Template_token": ["", "RHSC", ">>=", "", ";", "if", "(", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "||", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG21", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74845, "Length": 122, "Cover_Rate": 0.35988200589970504} {"Template_token": ["", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", "&", "", ")", "==", "", ")", "{", "RHSC", ">>=", "", ";", "if", "(", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "||", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "}", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG21", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74846, "Length": 170, "Cover_Rate": 0.5014749262536873} {"Template_token": ["", "Update", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";"], "ground_truth": ["Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "false", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectAddrMode6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74847, "Length": 25, "Cover_Rate": 0.3968253968253968} {"Template_token": ["", "Label", "=", "CurDAG", "->", "getTargetConstant", "(", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getZExtValue", "(", ")", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74848, "Length": 28, "Cover_Rate": 0.3146067415730337} {"Template_token": ["", "SDValue", "Offset", ",", "AMOpc", ";", "bool", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "unsigned", "Opcode", "=", "", ";", "bool", "Match", "=", "false", ";", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode2Offset", "(", "Op", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "isPre", "?", "", ":", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode3Offset", "(", "Op", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "?", "(", "isPre", "?", "", ":", "", ")", ":", "(", "isPre", "?", "", ":", "", ")", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "{", "if", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "if", "(", "SelectAddrMode3Offset", "(", "Op", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}", "else", "{", "if", "(", "SelectAddrMode2Offset", "(", "Op", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG21", "Func": "SelectARMIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74849, "Length": 211, "Cover_Rate": 0.5424164524421594} {"Template_token": ["", "SDValue", "SP", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "int32_t", "AlignVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Align", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "AlignVal", "<", "", ")", "SP", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "", ",", "dl", ",", "VT", ",", "SP", ",", "Align", ")", ",", "", ")", ";", "bool", "isC", "=", "isa", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "uint32_t", "C", "=", "isC", "?", "cast", "<", "ConstantSDNode", ">", "(", "Size", ")", "->", "getZExtValue", "(", ")", ":", "~", "", ";", "if", "(", "C", "<=", "", "&&", "(", "(", "C", "&", "", ")", "==", "", ")", ")", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", "/", "", ",", "", ")", ",", "Chain", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "SP", ",", "Size", ",", "Chain", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "isC", "&&", "Predicate_t2_so_imm", "(", "Size", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", ",", "", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "Ops", ",", "", ")", ";", "}", "else", "if", "(", "isC", "&&", "Predicate_imm0_4095", "(", "Size", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", ",", "", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "Ops", ",", "", ")", ";", "}", "else", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "Size", ",", "getI32Imm", "(", "", "(", "", ",", "", ")", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "Ops", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG21", "Func": "SelectDYN_ALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74850, "Length": 322, "Cover_Rate": 0.7470997679814385} {"Template_token": ["", "if", "(", "C", "<=", "", "&&", "(", "(", "C", "&", "", ")", "==", "", ")", ")", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", "/", "", ",", "", ")", ",", "Chain", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "SP", ",", "Size", ",", "Chain", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "isC", "&&", "Predicate_t2_so_imm", "(", "Size", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", ",", "", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "Ops", ",", "", ")", ";", "}", "else", "if", "(", "isC", "&&", "Predicate_imm0_4095", "(", "Size", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", ",", "", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "Ops", ",", "", ")", ";", "}", "else", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "Size", ",", "getI32Imm", "(", "", "(", "", ",", "", ")", ")", ",", "Chain", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectDYN_ALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74851, "Length": 235, "Cover_Rate": 0.5452436194895591} {"Template_token": ["", "assert", "(", "ConstraintCode", "==", "'m'", "&&", "", ")", ";", "SDValue", "Base", ",", "Offset", ",", "Opc", ";", "if", "(", "!", "SelectAddrMode2", "(", "Op", ",", "Op", ",", "Base", ",", "Offset", ",", "Opc", ")", ")", "return", "true", ";", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Offset", ")", ";", "OutOps", ".", "push_back", "(", "Opc", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74852, "Length": 59, "Cover_Rate": 0.7108433734939759} {"Template_token": ["", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShReg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelDAGToDAG21", "Func": "SelectShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74853, "Length": 58, "Cover_Rate": 0.41134751773049644} {"Template_token": ["", "if", "(", "ShOpcVal", "==", "", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShReg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "}", "else", "{", "ShReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "}"], "ground_truth": ["Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74854, "Length": 93, "Cover_Rate": 0.6595744680851063} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "Op", ",", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG21", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74855, "Length": 271, "Cover_Rate": 0.8162650602409639} {"Template_token": ["", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "Op", ",", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG21", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74856, "Length": 160, "Cover_Rate": 0.4819277108433735} {"Template_token": ["", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "(", "RHSC", ">=", "-", "", ")", "&&", "(", "RHSC", "<", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}"], "ground_truth": ["OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74857, "Length": 105, "Cover_Rate": 0.5706521739130435} {"Template_token": ["", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{"], "ground_truth": ["OffImm", "=", "(", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ")", "?", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ":", "CurDAG", "->", "getTargetConstant", "(", "-", "RHSC", ",", "", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectT2AddrModeImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74858, "Length": 46, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "(", "RHSC", "&", "", ")", "==", "", ")", "&&", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "-", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectT2AddrModeImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74859, "Length": 98, "Cover_Rate": 0.42424242424242425} {"Template_token": ["", "else", "if", "(", "RHSC", "<", "", "&&", "RHSC", ">=", "-", "", ")", "return", "false", ";", "}", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "", "ShOpcVal", "=", "", "(", "OffReg", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ShOpcVal", "=", "", "(", "Base", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "std", "::", "swap", "(", "Base", ",", "OffReg", ")", ";", "}", "if", "(", "ShOpcVal", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OffReg", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", ">=", "", ")", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "else", "OffReg", "=", "OffReg", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}"], "ground_truth": ["ShImm", "=", "CurDAG", "->", "getTargetConstant", "(", "ShAmt", ",", "", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74860, "Length": 158, "Cover_Rate": 0.5984848484848485} {"Template_token": ["", "OffReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "", "ShOpcVal", "=", "", "(", "OffReg", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ShOpcVal", "=", "", "(", "Base", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "std", "::", "swap", "(", "Base", ",", "OffReg", ")", ";", "}", "if", "(", "ShOpcVal", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OffReg", ".", "getOperand", "(", "", ")", ")", ")", "{"], "ground_truth": ["ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74861, "Length": 82, "Cover_Rate": 0.3106060606060606} {"Template_token": ["", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "default", ":", "return", "NULL", ";", "}", "Match", "=", "true", ";", "}", "if", "(", "Match", ")", "{", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "Offset", ",", "getAL", "(", "CurDAG", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "getTargetNode", "(", "Opcode", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "", ",", "", ",", "", ",", "Ops", ",", "", ")", ";", "}"], "ground_truth": ["return", "NULL", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectT2IndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74862, "Length": 100, "Cover_Rate": 0.31347962382445144} {"Template_token": ["", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "==", "", ")", "return", "NULL", ";", "EVT", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "bool", "isSExtLd", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "SDValue", "Offset", ";", "bool", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "unsigned", "Opcode", "=", "", ";", "bool", "Match", "=", "false", ";", "if", "(", "SelectT2AddrModeImm8Offset", "(", "Op", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ")", ")", "{", "switch", "(", "LoadedVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "default", ":", "return", "NULL", ";", "}"], "ground_truth": ["Match", "=", "true", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectT2IndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74863, "Length": 183, "Cover_Rate": 0.5736677115987461} {"Template_token": ["", "}", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "RegisterSDNode", "*", "RHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", "||", "(", "RHSR", "&&", "RHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", "&", "(", "Scale", "-", "", ")", ")", "==", "", ")", "{", "RHSC", "/=", "Scale", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "}"], "ground_truth": ["Base", "=", "N", ".", "getOperand", "(", "", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectThumbAddrModeRI5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74864, "Length": 200, "Cover_Rate": 0.5141388174807198} {"Template_token": ["", "}", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "RegisterSDNode", "*", "RHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", "||", "(", "RHSR", "&&", "RHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", "&", "(", "Scale", "-", "", ")", ")", "==", "", ")", "{", "RHSC", "/=", "Scale", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG21", "Func": "SelectThumbAddrModeRI5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74865, "Length": 190, "Cover_Rate": 0.4884318766066838} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "ConstantSDNode", "*", "NC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "if", "(", "!", "NC", "||", "NC", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "Base", "=", "Offset", "=", "N", ";", "return", "true", ";", "}"], "ground_truth": ["Base", "=", "N", ".", "getOperand", "(", "", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74866, "Length": 67, "Cover_Rate": 0.6568627450980392} {"Template_token": ["", "return", "SelectThumbAddrModeRI5", "(", "Op", ",", "N", ",", "", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG21", "Func": "SelectThumbAddrModeS1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74868, "Length": 17, "Cover_Rate": 0.4146341463414634} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeS2", "(", "SDValue", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI5", "(", "Op", ",", "N", ",", "", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG21", "Func": "SelectThumbAddrModeS2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74869, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeS2", "(", "SDValue", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{"], "ground_truth": ["return", "SelectThumbAddrModeRI5", "(", "Op", ",", "N", ",", "", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectThumbAddrModeS2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74870, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeS4", "(", "SDValue", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{"], "ground_truth": ["return", "SelectThumbAddrModeRI5", "(", "Op", ",", "N", ",", "", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectThumbAddrModeS4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74871, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeS4", "(", "SDValue", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{"], "ground_truth": ["return", "SelectThumbAddrModeRI5", "(", "Op", ",", "N", ",", "", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectThumbAddrModeS4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74872, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", "&", "", ")", "==", "", ")", "{", "RHSC", ">>=", "", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74873, "Length": 211, "Cover_Rate": 0.7562724014336918} {"Template_token": ["", "RHSC", ">>=", "", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74874, "Length": 87, "Cover_Rate": 0.3118279569892473} {"Template_token": ["", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", ">", "", "&&", "Opc", "!=", "", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "SrcReg", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "*", "VSt", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VSt", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "return", "VSt", ";", "}", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "RegSeq", "=", "SDValue", "(", "QuadQRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "RegSeq", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VStA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "", ",", "OpsA", ",", "", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VStA", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "Chain", "=", "SDValue", "(", "VStA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VStA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "", ")", ";", "(", "void", ")", "Inc", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";"], "ground_truth": ["SDNode", "*", "VStB", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes1", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG22", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74877, "Length": 479, "Cover_Rate": 0.44599627560521415} {"Template_token": ["", "const", "bool", "restrict_addressing_modes_for_nacl", "=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "isa", "<", "MemSDNode", ">", "(", "Op", ")", ";", "Offset", "=", "N", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "restrict_addressing_modes_for_nacl", "&&", "Sh", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}"], "ground_truth": ["Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "ShAmt", ",", "ShOpcVal", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG23", "Func": "SelectAddrMode2OffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74879, "Length": 137, "Cover_Rate": 0.5074074074074074} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode3", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "const", "bool", "restrict_addressing_modes_for_nacl", "=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "isa", "<", "MemSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "restrict_addressing_modes_for_nacl", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}"], "ground_truth": ["Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG23", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74880, "Length": 314, "Cover_Rate": 0.7104072398190046} {"Template_token": ["", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG23", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74881, "Length": 162, "Cover_Rate": 0.3665158371040724} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "ShouldOperandBeUnwrappedForUseAsBaseAddress", "(", "N", ",", "Subtarget", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";", "return", "true", ";", "}", "Base", "=", "N", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG23", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74882, "Length": 231, "Cover_Rate": 0.7830508474576271} {"Template_token": ["", "if", "(", "isa", "<", "LSBaseSDNode", ">", "(", "MemN", ")", "||", "(", "(", "MemN", "->", "getOpcode", "(", ")", "==", "", "||", "MemN", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "MemN", "->", "getConstantOperandVal", "(", "MemN", "->", "getNumOperands", "(", ")", "-", "", ")", "==", "", ")", ")", "{", "unsigned", "MMOAlign", "=", "MemN", "->", "getAlignment", "(", ")", ";", "unsigned", "MemSize", "=", "MemN", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "MMOAlign", ">=", "MemSize", "&&", "MemSize", ">", "", ")", "Alignment", "=", "MemSize", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelDAGToDAG23", "Func": "SelectAddrMode6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74883, "Length": 87, "Cover_Rate": 0.5471698113207547} {"Template_token": ["", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">", "-", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG23", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74884, "Length": 159, "Cover_Rate": 0.5079872204472844} {"Template_token": ["", "if", "(", "Kind", "==", "InlineAsm", "::", "Kind_RegDef", "||", "Kind", "==", "InlineAsm", "::", "Kind_RegDefEarlyClobber", ")", "{", "unsigned", "GPVR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "PairedReg", "=", "CurDAG", "->", "getRegister", "(", "GPVR", ",", "", ")", ";", "SDValue", "Chain", "=", "SDValue", "(", "N", ",", "", ")", ";", "SDNode", "*", "GU", "=", "N", "->", "getGluedUser", "(", ")", ";", "SDValue", "RegCopy", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "GPVR", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", ",", "dl", ",", "", ",", "RegCopy", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", ",", "dl", ",", "", ",", "RegCopy", ")", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub0", ",", "dl", ",", "Reg0", ",", "Sub0", ",", "RegCopy", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub1", ",", "dl", ",", "Reg1", ",", "Sub1", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", "(", "GU", "->", "op_begin", "(", ")", ",", "GU", "->", "op_end", "(", ")", "-", "", ")", ";", "Ops", ".", "push_back", "(", "T1", ".", "getValue", "(", "", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "GU", ",", "Ops", ")", ";", "}", "else", "{", "SDValue", "Chain", "=", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg0", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg1", ",", "", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "Pair", "=", "SDValue", "(", "createGPRPairNode", "(", "", ",", "T0", ",", "T1", ")", ",", "", ")", ";", "unsigned", "GPVR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "PairedReg", "=", "CurDAG", "->", "getRegister", "(", "GPVR", ",", "", ")", ";", "Chain", "=", "CurDAG", "->", "getCopyToReg", "(", "T1", ",", "dl", ",", "GPVR", ",", "Pair", ",", "T1", ".", "getValue", "(", "", ")", ")", ";", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", "=", "Chain", ";", "Glue", "=", "Chain", ".", "getValue", "(", "", ")", ";", "}", "Changed", "=", "true", ";", "if", "(", "PairedReg", ".", "getNode", "(", ")", ")", "{", "OpChanged", "[", "OpChanged", ".", "size", "(", ")", "-", "", "]", "=", "true", ";", "Flag", "=", "InlineAsm", "::", "getFlagWord", "(", "Kind", ",", "", ")", ";", "if", "(", "IsTiedToChangedOp", ")", "Flag", "=", "InlineAsm", "::", "getFlagWordForMatchingOp", "(", "Flag", ",", "DefIdx", ")", ";", "else", "Flag", "=", "InlineAsm", "::", "getFlagWordForRegClass", "(", "Flag", ",", "", ")", ";", "AsmNodeOperands", "[", "AsmNodeOperands", ".", "size", "(", ")", "-", "", "]", "=", "CurDAG", "->", "getTargetConstant", "(", "Flag", ",", "", ")", ";", "AsmNodeOperands", ".", "push_back", "(", "PairedReg", ")", ";"], "ground_truth": ["i", "+=", "", ";"], "File": "ARMISelDAGToDAG23", "Func": "SelectInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74885, "Length": 436, "Cover_Rate": 0.46730975348338694} {"Template_token": ["", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "return", "false", ";", "else", "if", "(", "RHSC", "<", "", "&&", "RHSC", ">=", "-", "", ")", "return", "false", ";", "}", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "", "ShOpcVal", "=", "", "(", "OffReg", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{"], "ground_truth": ["ShOpcVal", "=", "", "(", "Base", ".", "getOpcode", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG23", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74886, "Length": 94, "Cover_Rate": 0.34686346863468637} {"Template_token": ["", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "ARMISelDAGToDAG23", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74887, "Length": 117, "Cover_Rate": 0.3926174496644295} {"Template_token": ["", "Opc", "=", "isSigned", "?", "", ":", "", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "", ")", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ")", ";", "}", "", "ShOpcVal", "=", "", "(", "", ")", ";", "SDValue", "ShOpc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "LSB", ")", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "ShOpc", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Width", ",", "", ")", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ")", ";", "}", "}", "return", "nullptr", ";", "}", "unsigned", "Shl_imm", "=", "", ";", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "", ",", "Shl_imm", ")", ")", "{", "assert", "(", "Shl_imm", ">", "", "&&", "Shl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "", ")", ",", "Srl_imm", ")", ")", "{", "assert", "(", "Srl_imm", ">", "", "&&", "Srl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Width", "=", "", "-", "Srl_imm", "-", "", ";", "int", "LSB", "=", "Srl_imm", "-", "Shl_imm", ";", "if", "(", "LSB", "<", "", ")", "return", "nullptr", ";"], "ground_truth": ["SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG23", "Func": "SelectV6T2BitfieldExtractOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74888, "Length": 303, "Cover_Rate": 0.38113207547169814} {"Template_token": ["", "break", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "SDValue", "SrcReg", ";", "if", "(", "NumVecs", "==", "", ")", "{", "SrcReg", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "}", "else", "if", "(", "is64BitVector", ")", "{", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "SrcReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "Q0", ",", "Q1", ")", ",", "", ")", ";", "}", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", "&&", "!", "isVSTfixed", "(", "Opc", ")", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "SrcReg", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Pred", ")", ";"], "File": "ARMISelDAGToDAG23", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74890, "Length": 382, "Cover_Rate": 0.36450381679389315} {"Template_token": ["", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "", ")", ";", "(", "void", ")", "Inc", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes1", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "", ")", ";", "MemOp", "[", "", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLd", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "return", "VLd", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "VLd", ",", "", ")", ";", "assert", "(", "", "==", "", "+", "", "&&", "", "==", "", "+", "", "&&", "", ")", ";", "unsigned", "Sub0", "=", "(", "is64BitVector", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "Sub0", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";"], "ground_truth": ["ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "VLd", ",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG30", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74895, "Length": 322, "Cover_Rate": 0.33859095688748686} {"Template_token": ["", "if", "(", "NumVecs", "==", "", ")", "{", "SrcReg", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "}", "else", "if", "(", "is64BitVector", ")", "{", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "SrcReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "Q0", ",", "Q1", ")", ",", "", ")", ";", "}", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", "&&", "!", "isVSTfixed", "(", "Opc", ")", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "SrcReg", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Reg0", ")", ";"], "File": "ARMISelDAGToDAG30", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74897, "Length": 320, "Cover_Rate": 0.3068072866730585} {"Template_token": ["", "const", "BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "return", "true", ";", "unsigned", "Opcode", "=", "MCID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";", "return", "TII", "->", "isFpMLxInstruction", "(", "Opcode", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG31", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74898, "Length": 81, "Cover_Rate": 0.4308510638297872} {"Template_token": ["", "if", "(", "OptLevel", "==", "CodeGenOpt", "::", "None", ")", "return", "true", ";", "if", "(", "!", "CheckVMLxHazard", ")", "return", "true", ";", "if", "(", "!", "Subtarget", "->", "isCortexA8", "(", ")", "&&", "!", "Subtarget", "->", "isLikeA9", "(", ")", "&&", "!", "Subtarget", "->", "isSwift", "(", ")", ")", "return", "true", ";", "if", "(", "!", "N", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDNode", "*", "Use", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";"], "ground_truth": ["if", "(", "MCID", ".", "mayStore", "(", ")", ")", "return", "true", ";"], "File": "ARMISelDAGToDAG31", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74899, "Length": 136, "Cover_Rate": 0.723404255319149} {"Template_token": ["", "SDValue", "SubReg6", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg7", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", ",", "V4", ",", "SubReg4", ",", "V5", ",", "SubReg5", ",", "V6", ",", "SubReg6", ",", "V7", ",", "SubReg7", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG34", "Func": "OctoDRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74900, "Length": 83, "Cover_Rate": 0.3547008547008547} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "PairDRegs", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ")", "{", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG34", "Func": "PairDRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74901, "Length": 88, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG34", "Func": "PairDRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74902, "Length": 37, "Cover_Rate": 0.3854166666666667} {"Template_token": ["", "const", "SDValue", "Ops", "[", "]", "=", "{", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG34", "Func": "PairQRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74903, "Length": 35, "Cover_Rate": 0.3645833333333333} {"Template_token": ["", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG34", "Func": "PairQRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74904, "Length": 72, "Cover_Rate": 0.75} {"Template_token": ["", "const", "SDValue", "Ops", "[", "]", "=", "{", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelDAGToDAG34", "Func": "PairSRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74905, "Length": 34, "Cover_Rate": 0.3541666666666667} {"Template_token": ["", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG34", "Func": "PairSRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74906, "Length": 37, "Cover_Rate": 0.3854166666666667} {"Template_token": ["", "return", "", "(", "N", "->", "getZExtValue", "(", ")", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG34", "Func": "Pred_so_imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74907, "Length": 14, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "return", "", "(", "N", "->", "getZExtValue", "(", ")", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG34", "Func": "Pred_t2_so_imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74909, "Length": 14, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "return", "", "(", "N", "->", "getZExtValue", "(", ")", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG34", "Func": "Pred_t2_so_imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74910, "Length": 14, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG34", "Func": "QuadDRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74911, "Length": 55, "Cover_Rate": 0.3873239436619718} {"Template_token": ["", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelDAGToDAG34", "Func": "QuadDRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74912, "Length": 90, "Cover_Rate": 0.6338028169014085} {"Template_token": ["", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["const", "SDValue", "Ops", "[", "]", "=", "{", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";"], "File": "ARMISelDAGToDAG34", "Func": "QuadQRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74913, "Length": 48, "Cover_Rate": 0.3380281690140845} {"Template_token": ["", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG34", "Func": "QuadQRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74914, "Length": 55, "Cover_Rate": 0.3873239436619718} {"Template_token": ["", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG34", "Func": "QuadSRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74915, "Length": 55, "Cover_Rate": 0.3873239436619718} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "QuadSRegs", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "SDValue", "V3", ")", "{", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG34", "Func": "QuadSRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74916, "Length": 71, "Cover_Rate": 0.5} {"Template_token": ["", "Addr", "=", "N", ";"], "ground_truth": ["Mode", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG34", "Func": "SelectAddrMode4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74917, "Length": 18, "Cover_Rate": 0.3673469387755102} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode4", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Addr", ",", "SDValue", "&", "Mode", ")", "{", "Addr", "=", "N", ";", "Mode", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG34", "Func": "SelectAddrMode4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74918, "Length": 42, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "SDValue", "True", "=", "CurDAG", "->", "getTargetConstant", "(", "T", "->", "getZExtValue", "(", ")", ",", "", ")", ";", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "True", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG34", "Func": "SelectARMCMOVSoImmOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74919, "Length": 62, "Cover_Rate": 0.4626865671641791} {"Template_token": ["", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["const", "SDValue", "Ops", "[", "]", "=", "{", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";"], "File": "ARMISelDAGToDAG34", "Func": "SelectConcatVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74920, "Length": 50, "Cover_Rate": 0.3597122302158273} {"Template_token": ["", "SDValue", "True", "=", "CurDAG", "->", "getTargetConstant", "(", "T", "->", "getZExtValue", "(", ")", ",", "", ")", ";", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "True", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";"], "File": "ARMISelDAGToDAG34", "Func": "SelectT2CMOVSoImmOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74921, "Length": 45, "Cover_Rate": 0.3358208955223881} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "SelectT2CMOVSoImmOp", "(", "SDNode", "*", "N", ",", "SDValue", "FalseVal", ",", "SDValue", "TrueVal", ",", "", "CCVal", ",", "SDValue", "CCR", ",", "SDValue", "InFlag", ")", "{", "ConstantSDNode", "*", "T", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "TrueVal", ")", ";"], "ground_truth": ["if", "(", "!", "T", ")", "return", "", ";"], "File": "ARMISelDAGToDAG34", "Func": "SelectT2CMOVSoImmOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74922, "Length": 46, "Cover_Rate": 0.34328358208955223} {"Template_token": ["", "if", "(", "ShOpcVal", "==", "", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{"], "ground_truth": ["ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";"], "File": "ARMISelDAGToDAG34", "Func": "SelectT2ShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74923, "Length": 53, "Cover_Rate": 0.452991452991453} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeRR", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{"], "ground_truth": ["ConstantSDNode", "*", "NC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";"], "File": "ARMISelDAGToDAG34", "Func": "SelectThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74924, "Length": 44, "Cover_Rate": 0.4731182795698925} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeRR", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "ConstantSDNode", "*", "NC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "if", "(", "!", "NC", "||", "!", "NC", "->", "isNullValue", "(", ")", ")", "return", "false", ";", "Base", "=", "Offset", "=", "N", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG34", "Func": "SelectThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74925, "Length": 69, "Cover_Rate": 0.7419354838709677} {"Template_token": ["", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "assert", "(", "NumVecs", "==", "", "&&", "", ")", ";", "break", ";", "}", "EVT", "ResTy", ";", "if", "(", "NumVecs", "==", "", ")", "ResTy", "=", "VT", ";", "else", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "}", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "SuperReg", ";", "if", "(", "is64BitVector", ")", "{", "unsigned", "Opc", "=", "DOpcodes", "[", "OpcodeIndex", "]", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTy", ",", "", ",", "Ops", ",", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "return", "VLd", ";", "SuperReg", "=", "SDValue", "(", "VLd", ",", "", ")", ";", "assert", "(", "", "==", "", "+", "", "&&", "", ")", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "{", "SDValue", "D", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "D", ")", ";", "}", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "VLd", ",", "", ")", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG34", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74926, "Length": 297, "Cover_Rate": 0.36486486486486486} {"Template_token": ["", "}", "if", "(", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "if", "(", "NumVecs", "==", "", ")", "{", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "PairQRegs", "(", "", ",", "Q0", ",", "Q1", ")", ",", "", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "", ")", ";", "}", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "RegSeq", "=", "SDValue", "(", "QuadQRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "Opc", "=", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "SDNode", "*", "VStA", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VStA", ",", "", ")", ";", "Ops", "[", "", "]", "=", "SDValue", "(", "VStA", ",", "", ")", ";", "Ops", "[", "", "]", "=", "Chain", ";", "Opc", "=", "QOpcodes1", "[", "OpcodeIndex", "]", ";", "SDNode", "*", "VStB", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VStB", ",", "", ")", ";"], "ground_truth": ["ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "Chain", ")", ";"], "File": "ARMISelDAGToDAG34", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74928, "Length": 370, "Cover_Rate": 0.4228571428571429} {"Template_token": ["", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "FirstTblReg", "=", "IsExt", "?", "", ":", "", ";", "SDValue", "RegSeq", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "RegSeq", "=", "SDValue", "(", "PairDRegs", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "RegSeq", "=", "SDValue", "(", "QuadDRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";"], "ground_truth": ["if", "(", "IsExt", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelDAGToDAG34", "Func": "SelectVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74929, "Length": 172, "Cover_Rate": 0.46994535519125685} {"Template_token": ["", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "RegSeq", "=", "SDValue", "(", "PairDRegs", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "RegSeq", "=", "SDValue", "(", "QuadDRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";"], "File": "ARMISelDAGToDAG34", "Func": "SelectVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74930, "Length": 125, "Cover_Rate": 0.34153005464480873} {"Template_token": ["", "explicit", "DAGToDAGISel", "(", "TargetMachine", "&", "tm", ")", ":", "SelectionDAGISel", "(", "tm", ")", ",", "TM", "(", "tm", ")", ",", "Subtarget", "(", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG37", "Func": "ARMDAGToDAGISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74932, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "DAGToDAGISel", "(", "TargetMachine", "&", "tm", ")", ":", "SelectionDAGISel", "(", "tm", ")", ",", "TM", "(", "tm", ")", ",", "Subtarget", "(", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG37", "Func": "ARMDAGToDAGISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74933, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createISelDag", "(", "TargetMachine", "&", "TM", ")", "{"], "ground_truth": ["return", "new", "DAGToDAGISel", "(", "TM", ")", ";"], "File": "ARMISelDAGToDAG37", "Func": "createARMISelDag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74934, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeRR", "(", "SDValue", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ";", "Offset", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "", ",", "dl", ",", "", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ")", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG37", "Func": "SelectThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74937, "Length": 75, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "Base", "=", "N", ";", "Offset", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "", ",", "dl", ",", "", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ")", ",", "", ")", ";", "return", "true", ";", "}", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG37", "Func": "SelectThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74938, "Length": 57, "Cover_Rate": 0.5428571428571428} {"Template_token": ["", "case", "", ":", "OpcodeIndex", "=", "", ";", "assert", "(", "NumVecs", "==", "", "&&", "", ")", ";", "break", ";", "}", "EVT", "ResTy", ";", "if", "(", "NumVecs", "==", "", ")", "ResTy", "=", "VT", ";", "else", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "(", "NumVecs", "==", "", "||", "NumVecs", "==", "", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", "!=", "", "&&", "NumVecs", "!=", "", "&&", "Opc", "!=", "", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "else", "{", "EVT", "AddrTy", "=", "MemAddr", ".", "getValueType", "(", ")", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "", ",", "OpsA", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "", ")", ";", "(", "void", ")", "Inc", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Reg0", ")", ";"], "File": "ARMISelDAGToDAG40", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74941, "Length": 508, "Cover_Rate": 0.5178389398572885} {"Template_token": ["", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "assert", "(", "NumVecs", "==", "", "&&", "", ")", ";", "break", ";", "}", "EVT", "ResTy", ";", "if", "(", "NumVecs", "==", "", ")", "ResTy", "=", "VT", ";", "else", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "(", "NumVecs", "==", "", "||", "NumVecs", "==", "", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", "!=", "", "&&", "NumVecs", "!=", "", "&&", "Opc", "!=", "", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "else", "{", "EVT", "AddrTy", "=", "MemAddr", ".", "getValueType", "(", ")", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "", ",", "OpsA", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{"], "ground_truth": ["SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";"], "File": "ARMISelDAGToDAG40", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74942, "Length": 512, "Cover_Rate": 0.5219164118246687} {"Template_token": ["", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "SuperReg", ";", "unsigned", "Opc", "=", "Opcodes", "[", "OpcodeIndex", "]", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";"], "ground_truth": ["ResTys", ".", "push_back", "(", "", ")", ";"], "File": "ARMISelDAGToDAG40", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74943, "Length": 196, "Cover_Rate": 0.31061806656101426} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "}", "if", "(", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", ")", "&&", "!", "N", ".", "hasOneUse", "(", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "!=", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "ShOpcVal", "==", "", "&&", "!", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", "||", "N", ".", "getOperand", "(", "", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["if", "(", "ShOpcVal", "!=", "", ")", "{"], "File": "ARMISelDAGToDAG42", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74945, "Length": 425, "Cover_Rate": 0.42972699696663297} {"Template_token": ["", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";"], "ground_truth": ["Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";"], "File": "ARMISelDAGToDAG42", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74946, "Length": 176, "Cover_Rate": 0.5131195335276968} {"Template_token": ["", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">", "-", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["Base", "=", "N", ";"], "File": "ARMISelDAGToDAG42", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74947, "Length": 120, "Cover_Rate": 0.32786885245901637} {"Template_token": ["", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{"], "ground_truth": ["int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";"], "File": "ARMISelDAGToDAG42", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74948, "Length": 144, "Cover_Rate": 0.39344262295081966} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";"], "ground_truth": ["int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";"], "File": "ARMISelDAGToDAG42", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74949, "Length": 131, "Cover_Rate": 0.33248730964467005} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeImm5S", "(", "SDValue", "N", ",", "unsigned", "Scale", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "return", "false", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "Base", "=", "N", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "Scale", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelDAGToDAG42", "Func": "SelectThumbAddrModeImm5S", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74950, "Length": 177, "Cover_Rate": 0.9315789473684211} {"Template_token": ["", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "true", ";"], "File": "ARMISelDAGToDAG46", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74951, "Length": 49, "Cover_Rate": 0.30246913580246915} {"Template_token": ["", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "true", ";", "unsigned", "Opcode", "=", "TID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";", "return", "TII", "->", "isFpMLxInstruction", "(", "Opcode", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelDAGToDAG46", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74952, "Length": 70, "Cover_Rate": 0.43209876543209874} {"Template_token": ["", "inline", "bool", "Pred_so_imm", "(", "SDNode", "*", "inN", ")", "const", "{", "ConstantSDNode", "*", "N", "=", "cast", "<", "ConstantSDNode", ">", "(", "inN", ")", ";"], "ground_truth": ["return", "is_so_imm", "(", "N", "->", "getZExtValue", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG46", "Func": "Pred_so_imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74953, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "ConstantSDNode", "*", "N", "=", "cast", "<", "ConstantSDNode", ">", "(", "inN", ")", ";"], "ground_truth": ["return", "is_so_imm", "(", "N", "->", "getZExtValue", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG46", "Func": "Pred_so_imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74954, "Length": 22, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "inline", "bool", "Pred_t2_so_imm", "(", "SDNode", "*", "inN", ")", "const", "{"], "ground_truth": ["ConstantSDNode", "*", "N", "=", "cast", "<", "ConstantSDNode", ">", "(", "inN", ")", ";"], "File": "ARMISelDAGToDAG46", "Func": "Pred_t2_so_imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74956, "Length": 22, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "unsigned", "ShAmt", "=", "", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}"], "ground_truth": ["Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "ShAmt", ",", "ShOpcVal", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectAddrMode2Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74959, "Length": 98, "Cover_Rate": 0.32450331125827814} {"Template_token": ["", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", "&", "", ")", "{", "RHSC", "=", "RHSC", "&", "~", "", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "if", "(", "isPowerOf2_32", "(", "RHSC", ")", ")", "{", "unsigned", "ShAmt", "=", "Log2_32", "(", "RHSC", ")", ";", "Base", "=", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "ShAmt", ",", "", ")", ",", "", ")", ";", "return", "AM2_SHOP", ";", "}", "}", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "||", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "}", "}", "if", "(", "Subtarget", "->", "isCortexA9", "(", ")", "&&", "!", "N", ".", "hasOneUse", "(", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";"], "ground_truth": ["Base", "=", "N", ".", "getOperand", "(", "", ")", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74960, "Length": 512, "Cover_Rate": 0.5361256544502618} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode5", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", "&", "", ")", "==", "", ")", "{", "RHSC", ">>=", "", ";", "if", "(", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "||", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG46", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74961, "Length": 303, "Cover_Rate": 0.8416666666666667} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["Base", "=", "N", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74962, "Length": 249, "Cover_Rate": 0.7732919254658385} {"Template_token": ["", "SDValue", "N1", "=", "N", ".", "getOperand", "(", "", ")", ";", "Label", "=", "CurDAG", "->", "getTargetConstant", "(", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getZExtValue", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG46", "Func": "SelectAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74963, "Length": 39, "Cover_Rate": 0.45348837209302323} {"Template_token": ["", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ",", "", ")", ";", "}"], "ground_truth": ["return", "", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectARMCMOVShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74964, "Length": 41, "Cover_Rate": 0.36936936936936937} {"Template_token": ["", "if", "(", "SelectShifterOperandReg", "(", "TrueVal", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ")", ")", "{", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectARMCMOVShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74965, "Length": 47, "Cover_Rate": 0.42342342342342343} {"Template_token": ["", "", "ShOpcVal", "=", "", "(", "N", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShReg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "}", "else", "{", "ShReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "isShifterOpProfitable", "(", "N", ",", "ShOpcVal", ",", "ShImmVal", ")", ")", "return", "false", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG46", "Func": "SelectShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74966, "Length": 120, "Cover_Rate": 0.75} {"Template_token": ["", "", "ShOpcVal", "=", "", "(", "N", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShReg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "}", "else", "{", "ShReg", "=", "N", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "!", "isShifterOpProfitable", "(", "N", ",", "ShOpcVal", ",", "ShImmVal", ")", ")", "return", "false", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74967, "Length": 99, "Cover_Rate": 0.61875} {"Template_token": ["", "if", "(", "ShOpcVal", "==", "", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";"], "ground_truth": ["if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{"], "File": "ARMISelDAGToDAG46", "Func": "SelectShiftShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74968, "Length": 43, "Cover_Rate": 0.3115942028985507} {"Template_token": ["", "return", "true", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}"], "ground_truth": ["OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74969, "Length": 215, "Cover_Rate": 0.6125356125356125} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG46", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74970, "Length": 291, "Cover_Rate": 0.8290598290598291} {"Template_token": ["", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG46", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74971, "Length": 67, "Cover_Rate": 0.3701657458563536} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "(", "RHSC", ">=", "-", "", ")", "&&", "(", "RHSC", "<", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG46", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74972, "Length": 97, "Cover_Rate": 0.5359116022099447} {"Template_token": ["", "", "ShOpcVal", "=", "", "(", "N", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "Opc", "=", "getI32Imm", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG46", "Func": "SelectT2ShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74973, "Length": 81, "Cover_Rate": 0.7168141592920354} {"Template_token": ["", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "Opc", "=", "getI32Imm", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectT2ShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74974, "Length": 45, "Cover_Rate": 0.39823008849557523} {"Template_token": ["", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "RegisterSDNode", "*", "RHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", "||", "(", "RHSR", "&&", "RHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", "&", "(", "Scale", "-", "", ")", ")", "==", "", ")", "{", "RHSC", "/=", "Scale", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectThumbAddrModeRI5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74975, "Length": 228, "Cover_Rate": 0.5520581113801453} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "ConstantSDNode", "*", "NC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "if", "(", "!", "NC", "||", "!", "NC", "->", "isNullValue", "(", ")", ")", "return", "false", ";", "Base", "=", "Offset", "=", "N", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG46", "Func": "SelectThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74976, "Length": 48, "Cover_Rate": 0.5393258426966292} {"Template_token": ["", "ConstantSDNode", "*", "NC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "if", "(", "!", "NC", "||", "!", "NC", "->", "isNullValue", "(", ")", ")", "return", "false", ";", "Base", "=", "Offset", "=", "N", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG46", "Func": "SelectThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74977, "Length": 37, "Cover_Rate": 0.4157303370786517} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeS1", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI5", "(", "N", ",", "", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG46", "Func": "SelectThumbAddrModeS1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74978, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeS2", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI5", "(", "N", ",", "", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG46", "Func": "SelectThumbAddrModeS2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74980, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "return", "SelectThumbAddrModeRI5", "(", "N", ",", "", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG46", "Func": "SelectThumbAddrModeS2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74981, "Length": 15, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeS4", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI5", "(", "N", ",", "", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG46", "Func": "SelectThumbAddrModeS4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74982, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeS4", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI5", "(", "N", ",", "", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG46", "Func": "SelectThumbAddrModeS4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74983, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", "&", "", ")", "==", "", ")", "{", "RHSC", ">>=", "", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG46", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74984, "Length": 167, "Cover_Rate": 0.605072463768116} {"Template_token": ["", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "SuperReg", ";", "if", "(", "is64BitVector", ")", "{", "unsigned", "Opc", "=", "DOpcodes", "[", "OpcodeIndex", "]", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTy", ",", "", ",", "Ops", ",", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "return", "VLd", ";", "SuperReg", "=", "SDValue", "(", "VLd", ",", "", ")", ";", "assert", "(", "", "==", "", "+", "", "&&", "", ")", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "{", "SDValue", "D", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "D", ")", ";", "}", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "VLd", ",", "", ")", ")", ";", "return", "NULL", ";", "}", "if", "(", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTy", ",", "", ",", "Ops", ",", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "return", "VLd", ";", "SuperReg", "=", "SDValue", "(", "VLd", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VLd", ",", "", ")", ";", "}", "else", "{", "EVT", "AddrTy", "=", "MemAddr", ".", "getValueType", "(", ")", ";", "unsigned", "Opc", "=", "QOpcodes0", "[", "OpcodeIndex", "]", ";"], "ground_truth": ["SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74985, "Length": 293, "Cover_Rate": 0.35515151515151516} {"Template_token": ["", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "SuperReg", ";", "unsigned", "Opc", "=", "Opcodes", "[", "OpcodeIndex", "]", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "EVT", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "SDNode", "*", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTy", ",", "", ",", "Ops", ",", "", ")", ";", "SuperReg", "=", "SDValue", "(", "VLdDup", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VLdDup", ",", "", ")", ";", "assert", "(", "", "==", "", "+", "", "&&", "", ")", ";", "unsigned", "SubIdx", "=", "", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubIdx", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "Chain", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74986, "Length": 254, "Cover_Rate": 0.5825688073394495} {"Template_token": ["", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "SuperReg", ";", "unsigned", "Opc", "=", "Opcodes", "[", "OpcodeIndex", "]", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "EVT", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "SDNode", "*", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTy", ",", "", ",", "Ops", ",", "", ")", ";", "SuperReg", "=", "SDValue", "(", "VLdDup", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VLdDup", ",", "", ")", ";"], "ground_truth": ["assert", "(", "", "==", "", "+", "", "&&", "", ")", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74987, "Length": 144, "Cover_Rate": 0.3302752293577982} {"Template_token": ["", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes", "[", "OpcodeIndex", "]", ")", ";", "SDValue", "SuperReg", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "{", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "PairDRegs", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "PairQRegs", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "}", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "QuadDRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "QuadQRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG46", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74988, "Length": 279, "Cover_Rate": 0.34831460674157305} {"Template_token": ["", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "", ")", ";", "}", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "RegSeq", "=", "SDValue", "(", "QuadQRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "Opc", "=", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "SDNode", "*", "VStA", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VStA", ",", "", ")", ";", "Ops", "[", "", "]", "=", "SDValue", "(", "VStA", ",", "", ")", ";", "Ops", "[", "", "]", "=", "Chain", ";", "Opc", "=", "QOpcodes1", "[", "OpcodeIndex", "]", ";", "SDNode", "*", "VStB", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "", ")", ";"], "ground_truth": ["Chain", "=", "SDValue", "(", "VStB", ",", "", ")", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74989, "Length": 280, "Cover_Rate": 0.3160270880361174} {"Template_token": ["", "Ops", ".", "push_back", "(", "Chain", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "", ")", ";", "}", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "RegSeq", "=", "SDValue", "(", "QuadQRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "Opc", "=", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "SDNode", "*", "VStA", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VStA", ",", "", ")", ";", "Ops", "[", "", "]", "=", "SDValue", "(", "VStA", ",", "", ")", ";", "Ops", "[", "", "]", "=", "Chain", ";", "Opc", "=", "QOpcodes1", "[", "OpcodeIndex", "]", ";", "SDNode", "*", "VStB", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VStB", ",", "", ")", ";"], "ground_truth": ["ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "Chain", ")", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74990, "Length": 278, "Cover_Rate": 0.31376975169300225} {"Template_token": ["", "if", "(", "ImmNode", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "ImmNode", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", "!=", "ScalarBits", ")", "return", "false", ";", "ImmNode", "=", "ImmNode", ".", "getOperand", "(", "", ")", ";", "}", "if", "(", "ImmNode", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", "!=", "ScalarBits", ")", "return", "false", ";", "APFloat", "ImmAPF", "(", "", ")", ";", "switch", "(", "ImmNode", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "ImmNode", ".", "getOperand", "(", "", ")", ")", ")", "return", "false", ";", "unsigned", "Imm", "=", "ImmNode", ".", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "ImmNode", ".", "getOpcode", "(", ")", "==", "", ")", "Imm", "=", "", "(", "Imm", ",", "ScalarBits", ")", ";", "ImmAPF", "=", "APFloat", "(", "ScalarBits", "==", "", "?", "APFloat", "::", "IEEEsingle", "(", ")", ":", "APFloat", "::", "IEEEhalf", "(", ")", ",", "APInt", "(", "ScalarBits", ",", "Imm", ")", ")", ";", "break", ";", "}", "case", "", ":", "{", "ImmAPF", "=", "APFloat", "(", "", "(", "ImmNode", ".", "getConstantOperandVal", "(", "", ")", ")", ")", ";", "break", ";", "}", "default", ":", "return", "false", ";", "}", "APFloat", "ToConvert", "=", "ImmAPF", ";", "if", "(", "FixedToFloat", ")", "{", "if", "(", "!", "ImmAPF", ".", "getExactInverse", "(", "&", "ToConvert", ")", ")", "return", "false", ";", "}", "APSInt", "Converted", "(", "", ",", "false", ")", ";", "bool", "IsExact", ";", "ToConvert", ".", "convertToInteger", "(", "Converted", ",", "llvm", "::", "RoundingMode", "::", "NearestTiesToEven", ",", "&", "IsExact", ")", ";", "if", "(", "!", "IsExact", "||", "!", "Converted", ".", "isPowerOf2", "(", ")", ")", "return", "false", ";", "unsigned", "FracBits", "=", "Converted", ".", "logBase2", "(", ")", ";", "if", "(", "FracBits", ">", "ScalarBits", ")", "return", "false", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", "{", "VecVal", ",", "CurDAG", "->", "getConstant", "(", "FracBits", ",", "SDLoc", "(", "N", ")", ",", "", ")", "}", ";", "AddEmptyMVEPredicateToOps", "(", "Ops", ",", "SDLoc", "(", "N", ")", ",", "Type", ")", ";", "unsigned", "int", "Opcode", ";"], "ground_truth": ["switch", "(", "ScalarBits", ")", "{"], "File": "ARMISelDAGToDAG49", "Func": "transformFixedFloatingPointConversion", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74995, "Length": 315, "Cover_Rate": 0.5459272097053726} {"Template_token": ["", "if", "(", "SUBSrc0", ".", "getOpcode", "(", ")", "!=", "", "||", "SUBSrc1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "SDValue", "XORSrc0", "=", "SUBSrc0", ".", "getOperand", "(", "", ")", ";", "SDValue", "XORSrc1", "=", "SUBSrc0", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc0", "=", "SUBSrc1", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc1", "=", "SUBSrc1", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "SRAConstant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SRASrc1", ")", ";", "EVT", "XType", "=", "SRASrc0", ".", "getValueType", "(", ")", ";", "unsigned", "Size", "=", "XType", ".", "getSizeInBits", "(", ")", "-", "", ";", "if", "(", "XORSrc1", "==", "SUBSrc1", "&&", "XORSrc0", "==", "SRASrc0", "&&", "XType", ".", "isInteger", "(", ")", "&&", "SRAConstant", "!=", "nullptr", "&&", "Size", "==", "SRAConstant", "->", "getZExtValue", "(", ")", ")", "{", "unsigned", "Opcode", "=", "Subtarget", "->", "isThumb2", "(", ")", "?", "", ":", "", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode", ",", "VT", ",", "XORSrc0", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG49", "Func": "tryABSOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74996, "Length": 156, "Cover_Rate": 0.7255813953488373} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelDAGToDAG52", "Func": "getVLDSTRegisterUpdateOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74998, "Length": 186, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";"], "ground_truth": ["case", "", ":", "return", "true", ";"], "File": "ARMISelDAGToDAG52", "Func": "isVLDfixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 74999, "Length": 149, "Cover_Rate": 0.5398550724637681} {"Template_token": ["", "assert", "(", "VecTy", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "SelectBaseMVE_VMLLDAV", "(", "N", ",", "Predicated", ",", "OpcodesS", ",", "OpcodesU", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG56", "Func": "SelectMVE_VRMLLDAVH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75002, "Length": 33, "Cover_Rate": 0.4714285714285714} {"Template_token": ["", "EVT", "VecTy", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "assert", "(", "VecTy", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["SelectBaseMVE_VMLLDAV", "(", "N", ",", "Predicated", ",", "OpcodesS", ",", "OpcodesU", ",", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG56", "Func": "SelectMVE_VRMLLDAVH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75003, "Length": 46, "Cover_Rate": 0.6571428571428571} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "return", "true", ";", "unsigned", "Opcode", "=", "MCID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";", "return", "TII", "->", "isFpMLxInstruction", "(", "Opcode", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelDAGToDAG57", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75004, "Length": 61, "Cover_Rate": 0.3128205128205128} {"Template_token": ["", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "File": "ARMISelDAGToDAG57", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75005, "Length": 19, "Cover_Rate": 0.59375} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode2OffsetReg", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "unsigned", "Opcode", "=", "Op", "->", "getOpcode", "(", ")", ";", "", "AM", "=", "(", "Opcode", "==", "", ")", "?", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ":", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ";", "", "AddSub", "=", "(", "AM", "==", "", "||", "AM", "==", "", ")", "?", "", ":", "", ";", "int", "Val", ";", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", ",", "", ",", "", ",", "Val", ")", ")", "return", "false", ";", "const", "bool", "restrict_addressing_modes_for_nacl", "=", "(", "FlagSfiLoad", "&&", "(", "Op", "->", "getOpcode", "(", ")", "==", "", ")", ")", "||", "(", "FlagSfiStore", "&&", "(", "Op", "->", "getOpcode", "(", ")", "==", "", ")", ")", ";", "Offset", "=", "N", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "restrict_addressing_modes_for_nacl", "&&", "Sh", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "ARMISelDAGToDAG58", "Func": "SelectAddrMode2OffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75008, "Length": 228, "Cover_Rate": 0.7916666666666666} {"Template_token": ["", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "restrict_addressing_modes_for_nacl", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG58", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75011, "Length": 232, "Cover_Rate": 0.5043478260869565} {"Template_token": ["", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "restrict_addressing_modes_for_nacl", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";"], "ground_truth": ["Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG58", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75012, "Length": 285, "Cover_Rate": 0.6195652173913043} {"Template_token": ["", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}"], "ground_truth": ["OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";"], "File": "ARMISelDAGToDAG58", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75013, "Length": 120, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "static", "bool", "ShouldOperandBeUnwrappedForUseAsBaseAddress", "(", "SDValue", "&", "N", ",", "const", "Subtarget", "*", "Subtarget", ")", "{"], "ground_truth": ["assert", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", ";"], "File": "ARMISelDAGToDAG58", "Func": "ShouldOperandBeUnwrappedForUseAsBaseAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75014, "Length": 25, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "", ",", "Srl_imm", ")", ")", "{", "assert", "(", "Srl_imm", ">", "", "&&", "Srl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Width", "=", "CountTrailingOnes_32", "(", "And_imm", ")", "-", "", ";", "unsigned", "LSB", "=", "Srl_imm", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "if", "(", "(", "LSB", "+", "Width", "+", "", ")", "==", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "Opc", "=", "isSigned", "?", "", ":", "", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "", ")", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ",", "", ")", ";", "}", "", "ShOpcVal", "=", "", "(", "", ")", ";", "SDValue", "ShOpc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "LSB", ")", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "ShOpc", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ",", "", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Width", ",", "", ")", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ",", "", ")", ";", "}", "}", "return", "nullptr", ";", "}", "unsigned", "Shl_imm", "=", "", ";", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "", ",", "Shl_imm", ")", ")", "{", "assert", "(", "Shl_imm", ">", "", "&&", "Shl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "", ")", ",", "Srl_imm", ")", ")", "{", "assert", "(", "Srl_imm", ">", "", "&&", "Srl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Width", "=", "", "-", "Srl_imm", "-", "", ";", "int", "LSB", "=", "Srl_imm", "-", "Shl_imm", ";"], "ground_truth": ["if", "(", "LSB", "<", "", ")", "return", "nullptr", ";"], "File": "ARMISelDAGToDAG59", "Func": "SelectV6T2BitfieldExtractOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75017, "Length": 394, "Cover_Rate": 0.6334405144694534} {"Template_token": ["", "if", "(", "Fields", ".", "size", "(", ")", ">", "", ")", "{", "bool", "AllIntFields", "=", "true", ";", "for", "(", "StringRef", "Field", ":", "Fields", ")", "{", "unsigned", "IntField", ";", "AllIntFields", "&=", "!", "Field", ".", "trim", "(", "", ")", ".", "getAsInteger", "(", "", ",", "IntField", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "IntField", ",", "DL", ",", "", ")", ")", ";", "}"], "ground_truth": ["assert", "(", "AllIntFields", "&&", "", ")", ";"], "File": "ARMISelDAGToDAG5", "Func": "getIntOperandsFromRegisterString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75018, "Length": 68, "Cover_Rate": 0.6017699115044248} {"Template_token": ["", "if", "(", "Flags", ".", "empty", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "StringSwitch", "<", "int", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";"], "File": "ARMISelDAGToDAG5", "Func": "getMClassFlagsMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75019, "Length": 47, "Cover_Rate": 0.8245614035087719} {"Template_token": ["", "static", "inline", "int", "getMClassFlagsMask", "(", "StringRef", "Flags", ")", "{"], "ground_truth": ["if", "(", "Flags", ".", "empty", "(", ")", ")", "return", "", ";"], "File": "ARMISelDAGToDAG5", "Func": "getMClassFlagsMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75020, "Length": 20, "Cover_Rate": 0.3508771929824561} {"Template_token": ["", "}", "int", "Mask", "=", "getMClassFlagsMask", "(", "Flags", ")", ";", "if", "(", "(", "SYSmvalue", "<", "", "&&", "Mask", "==", "-", "", ")", "||", "(", "SYSmvalue", ">", "", "&&", "!", "Flags", ".", "empty", "(", ")", ")", ")", "return", "-", "", ";"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "hasThumb2DSP", "(", ")", "&&", "(", "Mask", "&", "", ")", ")", "return", "-", "", ";"], "File": "ARMISelDAGToDAG5", "Func": "getMClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75021, "Length": 58, "Cover_Rate": 0.3790849673202614} {"Template_token": ["", "SDValue", "CPTmp2", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "SelectT2ShifterOperandReg", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", ")", "continue", ";", "}", "else", "{", "if", "(", "SelectImmShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", "||", "SelectRegShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ")", ")", "continue", ";", "}", "Srl", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "Srl", ")", ",", "", ",", "Srl", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getConstant", "(", "Srl_imm", "+", "TZ", ",", "SDLoc", "(", "Srl", ")", ",", "", ")", ")", ";", "N1", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N1", ")", ",", "", ",", "Srl", ",", "CurDAG", "->", "getConstant", "(", "And_imm", ",", "SDLoc", "(", "Srl", ")", ",", "", ")", ")", ";"], "ground_truth": ["N1", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N1", ")", ",", "", ",", "N1", ",", "CurDAG", "->", "getConstant", "(", "TZ", ",", "SDLoc", "(", "Srl", ")", ",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG5", "Func": "PreprocessISelDAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75022, "Length": 152, "Cover_Rate": 0.3627684964200477} {"Template_token": ["", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", ")", "return", "false", ";", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";"], "ground_truth": ["Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG5", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75023, "Length": 70, "Cover_Rate": 0.5303030303030303} {"Template_token": ["", "if", "(", "!", "RHS", ")", "return", "false", ";", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG5", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75024, "Length": 42, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "return", "true", ";", "}", "}", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "||", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "return", "false", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "ShOpcVal", "==", "", "&&", "!", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", "||", "N", ".", "getOperand", "(", "", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ".", "getOperand", "(", "", ")", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "{", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG5", "Func": "SelectLdStSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75025, "Length": 374, "Cover_Rate": 0.5834633385335414} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectT2AddrModeSoReg", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffReg", ",", "SDValue", "&", "ShImm", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "return", "false", ";", "else", "if", "(", "RHSC", "<", "", "&&", "RHSC", ">=", "-", "", ")", "return", "false", ";", "}", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "", "ShOpcVal", "=", "", "(", "OffReg", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ShOpcVal", "=", "", "(", "Base", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "std", "::", "swap", "(", "Base", ",", "OffReg", ")", ";", "}", "if", "(", "ShOpcVal", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OffReg", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "<", "", "&&", "isShifterOpProfitable", "(", "OffReg", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "OffReg", "=", "OffReg", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG5", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75026, "Length": 239, "Cover_Rate": 0.8659420289855072} {"Template_token": ["", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "return", "false", ";", "else", "if", "(", "RHSC", "<", "", "&&", "RHSC", ">=", "-", "", ")", "return", "false", ";", "}", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "", "ShOpcVal", "=", "", "(", "OffReg", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ShOpcVal", "=", "", "(", "Base", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "std", "::", "swap", "(", "Base", ",", "OffReg", ")", ";", "}", "if", "(", "ShOpcVal", "==", "", ")", "{"], "ground_truth": ["if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OffReg", ".", "getOperand", "(", "", ")", ")", ")", "{"], "File": "ARMISelDAGToDAG5", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75027, "Length": 125, "Cover_Rate": 0.4528985507246377} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectT2ShifterOperandReg", "(", "SDValue", "N", ",", "SDValue", "&", "BaseReg", ",", "SDValue", "&", "Opc", ")", "{", "if", "(", "DisableShifterOp", ")", "return", "false", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "Opc", "=", "getI32Imm", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")", ",", "SDLoc", "(", "N", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG5", "Func": "SelectT2ShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75028, "Length": 109, "Cover_Rate": 0.8934426229508197} {"Template_token": ["", "Addr", "=", "N", ";", "Update", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";"], "ground_truth": ["Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "false", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG69", "Func": "SelectAddrMode6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75038, "Length": 29, "Cover_Rate": 0.35802469135802467} {"Template_token": ["", "uint32_t", "C", "=", "isC", "?", "cast", "<", "ConstantSDNode", ">", "(", "Size", ")", "->", "getZExtValue", "(", ")", ":", "~", "", ";", "if", "(", "C", "<=", "", "&&", "(", "(", "C", "&", "", ")", "==", "", ")", ")", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", "/", "", ",", "", ")", ",", "Chain", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "SP", ",", "Size", ",", "Chain", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "isC", "&&", "Predicate_t2_so_imm", "(", "Size", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", ",", "", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "Ops", ",", "", ")", ";", "}", "else", "if", "(", "isC", "&&", "Predicate_imm0_4095", "(", "Size", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", ",", "", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "Ops", ",", "", ")", ";", "}", "else", "{"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "Size", ",", "getI32Imm", "(", "", "(", "", ",", "", ")", ")", ",", "Chain", "}", ";"], "File": "ARMISelDAGToDAG69", "Func": "SelectDYN_ALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75039, "Length": 237, "Cover_Rate": 0.5602836879432624} {"Template_token": ["", "ResTys", ".", "push_back", "(", "", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ",", "", ")", ";", "}", "EVT", "RegVT", "=", "GetNEONSubregVT", "(", "VT", ")", ";", "if", "(", "NumVecs", "==", "", ")", "{", "unsigned", "Opc", "=", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "MemAddr", ",", "MemUpdate", ",", "MemOpc", ",", "Align", ",", "Pred", ",", "PredReg", ",", "Chain", "}", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", "(", "", ",", "VT", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDNode", "*", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VLd", ",", "", ")", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "{", "SDNode", "*", "Q", "=", "PairDRegs", "(", "VT", ",", "SDValue", "(", "VLd", ",", "", "*", "Vec", ")", ",", "SDValue", "(", "VLd", ",", "", "*", "Vec", "+", "", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "SDValue", "(", "Q", ",", "", ")", ")", ";", "}", "}", "else", "{", "MemOpc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "true", ")", ",", "", ")", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", "(", "NumVecs", ",", "RegVT", ")", ";", "ResTys", ".", "push_back", "(", "MemAddr", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["ResTys", ".", "push_back", "(", "", ")", ";"], "File": "ARMISelDAGToDAG69", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75040, "Length": 227, "Cover_Rate": 0.31053351573187415} {"Template_token": ["", "NumElts", "=", "RegVT", ".", "getVectorNumElements", "(", ")", ";", "SubregIdx", "=", "(", "Lane", "<", "NumElts", ")", "?", "", ":", "", ";", "}", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "SDValue", "Pred", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "PredReg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "MemUpdate", ")", ";", "Ops", ".", "push_back", "(", "MemOpc", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "is64BitVector", ")", "{", "Opc", "=", "DOpcodes", "[", "OpcodeIndex", "]", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "Vec", "+", "", ")", ")", ";", "}", "else", "{", "if", "(", "Lane", "<", "NumElts", ")", "{", "Opc", "=", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "}", "else", "{", "Lane", "-=", "NumElts", ";", "Opc", "=", "QOpcodes1", "[", "OpcodeIndex", "]", ";", "}", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubregIdx", ",", "dl", ",", "RegVT", ",", "N", "->", "getOperand", "(", "Vec", "+", "", ")", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "getI32Imm", "(", "Lane", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "PredReg", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "if", "(", "!", "IsLoad", ")", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "NumVecs", "+", "", ")", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", "(", "NumVecs", ",", "RegVT", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDNode", "*", "VLdLn", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "NumVecs", "+", "", ")", ";", "if", "(", "is64BitVector", ")", "return", "VLdLn", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "{"], "ground_truth": ["SDValue", "QuadVec", "=", "CurDAG", "->", "getTargetInsertSubreg", "(", "SubregIdx", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "Vec", "+", "", ")", ",", "SDValue", "(", "VLdLn", ",", "Vec", ")", ")", ";"], "File": "ARMISelDAGToDAG69", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75041, "Length": 426, "Cover_Rate": 0.6377245508982036} {"Template_token": ["", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "MemAddr", ",", "Align", ";", "unsigned", "AddrOpIdx", "=", "isUpdating", "?", "", ":", "", ";", "if", "(", "!", "SelectAddrMode6", "(", "N", ",", "N", "->", "getOperand", "(", "AddrOpIdx", ")", ",", "MemAddr", ",", "Align", ")", ")", "return", "NULL", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "bool", "is64BitVector", "=", "VT", ".", "is64BitVector", "(", ")", ";", "Align", "=", "GetVLDSTAlign", "(", "Align", ",", "NumVecs", ",", "is64BitVector", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "assert", "(", "NumVecs", "==", "", "&&", "", ")", ";", "break", ";", "}", "EVT", "ResTy", ";", "if", "(", "NumVecs", "==", "", ")", "ResTy", "=", "VT", ";", "else", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "(", "NumVecs", "==", "", "||", "NumVecs", "==", "", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", "!=", "", "&&", "NumVecs", "!=", "", "&&", "Opc", "!=", "", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Chain", ")", ";"], "File": "ARMISelDAGToDAG72", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75045, "Length": 476, "Cover_Rate": 0.48521916411824667} {"Template_token": ["", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", ">", "", "&&", "Opc", "!=", "", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "SrcReg", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "*", "VSt", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VSt", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "return", "VSt", ";", "}", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "RegSeq", "=", "SDValue", "(", "QuadQRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "RegSeq", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VStA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "", ",", "OpsA", ",", "", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VStA", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "Chain", "=", "SDValue", "(", "VStA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VStA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "", ")", ";"], "ground_truth": ["(", "void", ")", "Inc", ";"], "File": "ARMISelDAGToDAG72", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75046, "Length": 400, "Cover_Rate": 0.3734827264239029} {"Template_token": ["", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "||", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "return", "false", ";", "}", "if", "(", "Subtarget", "->", "isCortexA9", "(", ")", "&&", "!", "N", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "ShOpcVal", "==", "", "&&", "!", "(", "Subtarget", "->", "isCortexA9", "(", ")", "||", "N", ".", "getOperand", "(", "", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "ShOpcVal", "!=", "", ")", "{"], "File": "ARMISelDAGToDAG74", "Func": "SelectLdStSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75050, "Length": 288, "Cover_Rate": 0.44929797191887677} {"Template_token": ["", "return", "false", ";", "}", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "", "ShOpcVal", "=", "", "(", "OffReg", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ShOpcVal", "=", "", "(", "Base", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "std", "::", "swap", "(", "Base", ",", "OffReg", ")", ";", "}", "if", "(", "ShOpcVal", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OffReg", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "<", "", "&&", "isShifterOpProfitable", "(", "OffReg", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "OffReg", "=", "OffReg", ".", "getOperand", "(", "", ")", ";", "else", "{"], "ground_truth": ["ShAmt", "=", "", ";"], "File": "ARMISelDAGToDAG74", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75051, "Length": 130, "Cover_Rate": 0.4304635761589404} {"Template_token": ["", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "else", "{", "EVT", "AddrTy", "=", "MemAddr", ".", "getValueType", "(", ")", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "", ",", "OpsA", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";"], "ground_truth": ["if", "(", "isUpdating", ")", "{"], "File": "ARMISelDAGToDAG74", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75052, "Length": 289, "Cover_Rate": 0.33142201834862384} {"Template_token": ["", "unsigned", "Lane", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "Vec0Idx", "+", "NumVecs", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ".", "getValueType", "(", ")", ";", "bool", "is64BitVector", "=", "VT", ".", "is64BitVector", "(", ")", ";", "unsigned", "Alignment", "=", "", ";", "if", "(", "NumVecs", "!=", "", ")", "{", "Alignment", "=", "cast", "<", "ConstantSDNode", ">", "(", "Align", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "Alignment", ">", "NumBytes", ")", "Alignment", "=", "NumBytes", ";", "if", "(", "Alignment", "<", "", "&&", "Alignment", "<", "NumBytes", ")", "Alignment", "=", "", ";", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "IsLoad", ")", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";"], "ground_truth": ["ResTys", ".", "push_back", "(", "", ")", ";"], "File": "ARMISelDAGToDAG74", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75054, "Length": 291, "Cover_Rate": 0.3258678611422172} {"Template_token": ["", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "MemAddr", ",", "Align", ";", "unsigned", "AddrOpIdx", "=", "isUpdating", "?", "", ":", "", ";", "unsigned", "Vec0Idx", "=", "", ";", "if", "(", "!", "SelectAddrMode6", "(", "N", ",", "N", "->", "getOperand", "(", "AddrOpIdx", ")", ",", "MemAddr", ",", "Align", ")", ")", "return", "NULL", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ".", "getValueType", "(", ")", ";", "bool", "is64BitVector", "=", "VT", ".", "is64BitVector", "(", ")", ";", "Align", "=", "GetVLDSTAlign", "(", "Align", ",", "NumVecs", ",", "is64BitVector", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "assert", "(", "NumVecs", "==", "", "&&", "", ")", ";", "break", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "SDValue", "SrcReg", ";", "if", "(", "NumVecs", "==", "", ")", "{", "SrcReg", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "}", "else", "if", "(", "is64BitVector", ")", "{", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "SrcReg", "=", "SDValue", "(", "PairDRegs", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "QuadDRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "PairQRegs", "(", "", ",", "Q0", ",", "Q1", ")", ",", "", ")", ";", "}", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";"], "File": "ARMISelDAGToDAG74", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75055, "Length": 520, "Cover_Rate": 0.5615550755939525} {"Template_token": ["", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "SrcReg", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "RegSeq", "=", "SDValue", "(", "QuadQRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "RegSeq", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VStA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "", ",", "OpsA", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VStA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VStA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "", ")", ";", "(", "void", ")", "Inc", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "QOpcodes1", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG74", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75056, "Length": 397, "Cover_Rate": 0.4287257019438445} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["return", "Opc", ";"], "File": "ARMISelDAGToDAG78", "Func": "getVLDSTRegisterUpdateOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75057, "Length": 232, "Cover_Rate": 0.43856332703213613} {"Template_token": ["", "}", "else", "{", "if", "(", "", "(", "Val", ")", "!=", "-", "", ")", "return", "", ";", "if", "(", "", "(", "~", "Val", ")", "!=", "-", "", ")", "return", "", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Val", "<=", "", ")", "return", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "", ";", "}"], "ground_truth": ["if", "(", "Subtarget", "->", "useMovt", "(", "*", "MF", ")", ")", "return", "", ";"], "File": "ARMISelDAGToDAG83", "Func": "ConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75060, "Length": 69, "Cover_Rate": 0.39204545454545453} {"Template_token": ["", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "}", "if", "(", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", ")", "&&", "!", "N", ".", "hasOneUse", "(", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "!=", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["else", "{"], "File": "ARMISelDAGToDAG86", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75064, "Length": 377, "Cover_Rate": 0.39107883817427386} {"Template_token": ["", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG86", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75065, "Length": 217, "Cover_Rate": 0.5636363636363636} {"Template_token": ["", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG86", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75066, "Length": 103, "Cover_Rate": 0.3238993710691824} {"Template_token": ["", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">", "-", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG86", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75067, "Length": 180, "Cover_Rate": 0.5278592375366569} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">", "-", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "ARMISelDAGToDAG86", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75068, "Length": 138, "Cover_Rate": 0.4046920821114369} {"Template_token": ["", "if", "(", "RHSC", ">", "", "||", "RHSC", "%", "", "!=", "", ")", "return", "true", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", "/", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG86", "Func": "SelectT2AddrModeExclusive", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75069, "Length": 88, "Cover_Rate": 0.4607329842931937} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "true", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", ")", "return", "true", ";", "uint32_t", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", ">", "", "||", "RHSC", "%", "", "!=", "", ")", "return", "true", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", "/", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG86", "Func": "SelectT2AddrModeExclusive", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75070, "Length": 146, "Cover_Rate": 0.7643979057591623} {"Template_token": ["", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{"], "ground_truth": ["if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";"], "File": "ARMISelDAGToDAG86", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75071, "Length": 126, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "if", "(", "(", "RHSC", ">=", "-", "", ")", "&&", "(", "RHSC", "<", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG86", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75072, "Length": 67, "Cover_Rate": 0.3435897435897436} {"Template_token": ["", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", "->", "getObjectAlignment", "(", "FI", ")", "<", "", ")", "MFI", "->", "setObjectAlignment", "(", "FI", ",", "", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelDAGToDAG86", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75073, "Length": 222, "Cover_Rate": 0.7207792207792207} {"Template_token": ["", "static", "inline", "int", "getMClassFlagsMask", "(", "StringRef", "Flags", ",", "bool", "hasThumb2DSP", ")", "{", "if", "(", "Flags", ".", "empty", "(", ")", ")", "return", "", "|", "(", "int", ")", "hasThumb2DSP", ";"], "ground_truth": ["return", "StringSwitch", "<", "int", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";"], "File": "ARMISelDAGToDAG89", "Func": "getMClassFlagsMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75075, "Length": 64, "Cover_Rate": 0.9846153846153847} {"Template_token": ["", "int", "SYSmvalue", "=", "getMClassRegisterSYSmValueMask", "(", "Reg", ")", ";", "if", "(", "SYSmvalue", "==", "-", "", ")", "return", "-", "", ";", "if", "(", "!", "Subtarget", "->", "hasV7Ops", "(", ")", "&&", "SYSmvalue", ">=", "", "&&", "SYSmvalue", "<=", "", ")", "return", "-", "", ";", "if", "(", "IsRead", ")", "{", "assert", "(", "Flags", ".", "empty", "(", ")", "&&", "", ")", ";", "return", "SYSmvalue", ";", "}", "int", "Mask", "=", "getMClassFlagsMask", "(", "Flags", ",", "Subtarget", "->", "hasThumb2DSP", "(", ")", ")", ";", "if", "(", "(", "SYSmvalue", "<", "", "&&", "Mask", "==", "-", "", ")", "||", "(", "SYSmvalue", ">", "", "&&", "!", "Flags", ".", "empty", "(", ")", ")", ")", "return", "-", "", ";", "if", "(", "!", "Subtarget", "->", "hasThumb2DSP", "(", ")", "&&", "(", "Mask", "&", "", ")", ")", "return", "-", "", ";", "if", "(", "SYSmvalue", "<", "", ")", "return", "SYSmvalue", "|", "Mask", "<<", "", ";", "return", "SYSmvalue", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG89", "Func": "getMClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75076, "Length": 140, "Cover_Rate": 0.8805031446540881} {"Template_token": ["", "return", "SYSmvalue", ";", "}", "int", "Mask", "=", "getMClassFlagsMask", "(", "Flags", ",", "Subtarget", "->", "hasThumb2DSP", "(", ")", ")", ";", "if", "(", "(", "SYSmvalue", "<", "", "&&", "Mask", "==", "-", "", ")", "||", "(", "SYSmvalue", ">", "", "&&", "!", "Flags", ".", "empty", "(", ")", ")", ")", "return", "-", "", ";"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "hasThumb2DSP", "(", ")", "&&", "(", "Mask", "&", "", ")", ")", "return", "-", "", ";"], "File": "ARMISelDAGToDAG89", "Func": "getMClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75077, "Length": 67, "Cover_Rate": 0.42138364779874216} {"Template_token": ["", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "createDRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75078, "Length": 70, "Cover_Rate": 0.625} {"Template_token": ["", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";"], "File": "ARMISelDAGToDAG90", "Func": "createDRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75079, "Length": 67, "Cover_Rate": 0.5982142857142857} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "createGPRPairNode", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ")", "{", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";"], "File": "ARMISelDAGToDAG90", "Func": "createGPRPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75080, "Length": 83, "Cover_Rate": 0.7410714285714286} {"Template_token": ["", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "createGPRPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75081, "Length": 34, "Cover_Rate": 0.30357142857142855} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "createQRegPairNode", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ")", "{", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG90", "Func": "createQRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75082, "Length": 100, "Cover_Rate": 0.8928571428571429} {"Template_token": ["", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG90", "Func": "createQRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75083, "Length": 35, "Cover_Rate": 0.3125} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "createQuadDRegsNode", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "SDValue", "V3", ")", "{", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "createQuadDRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75084, "Length": 95, "Cover_Rate": 0.6012658227848101} {"Template_token": ["", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "createQuadDRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75085, "Length": 54, "Cover_Rate": 0.34177215189873417} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "createQuadQRegsNode", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "SDValue", "V3", ")", "{", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "createQuadQRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75086, "Length": 59, "Cover_Rate": 0.37341772151898733} {"Template_token": ["", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "createQuadQRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75087, "Length": 54, "Cover_Rate": 0.34177215189873417} {"Template_token": ["", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "createSRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75088, "Length": 34, "Cover_Rate": 0.30357142857142855} {"Template_token": ["", "unsigned", "Opcode", "=", "", ";", "bool", "Match", "=", "false", ";", "if", "(", "LoadedVT", "==", "", "&&", "isPre", "&&", "SelectAddrMode2OffsetImmPre", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "!", "isPre", "&&", "SelectAddrMode2OffsetImm", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "isPre", "?", "", ":", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "?", "(", "isPre", "?", "", ":", "", ")", ":", "(", "isPre", "?", "", ":", "", ")", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "{", "if", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "if", "(", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}", "else", "{", "if", "(", "isPre", "&&", "SelectAddrMode2OffsetImmPre", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "", ";", "}", "else", "if", "(", "!", "isPre", "&&", "SelectAddrMode2OffsetImm", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "", ";", "}", "else", "if", "(", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG90", "Func": "SelectARMIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75090, "Length": 319, "Cover_Rate": 0.5112179487179487} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "SelectAtomic64", "(", "SDNode", "*", "Node", ",", "unsigned", "Opc", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "{", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "}"], "ground_truth": ["Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "SelectAtomic64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75091, "Length": 102, "Cover_Rate": 0.5513513513513514} {"Template_token": ["", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "", ")", ";", "MemOp", "[", "", "]", "=", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ";", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "Node", "->", "getDebugLoc", "(", ")", ",", "", ",", "", ",", "", ",", "Ops", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "ResNode", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "return", "ResNode", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG90", "Func": "SelectAtomic64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75092, "Length": 75, "Cover_Rate": 0.40540540540540543} {"Template_token": ["", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "bool", "is64BitVector", "=", "VT", ".", "is64BitVector", "(", ")", ";", "Align", "=", "GetVLDSTAlign", "(", "Align", ",", "NumVecs", ",", "is64BitVector", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "assert", "(", "NumVecs", "==", "", "&&", "", ")", ";", "break", ";", "}", "EVT", "ResTy", ";", "if", "(", "NumVecs", "==", "", ")", "ResTy", "=", "VT", ";", "else", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "(", "NumVecs", "==", "", "||", "NumVecs", "==", "", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", "!=", "", "&&", "NumVecs", "!=", "", "&&", "Opc", "!=", "", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Chain", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75093, "Length": 431, "Cover_Rate": 0.448024948024948} {"Template_token": ["", "MemOp", "[", "", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "Alignment", "=", "", ";", "if", "(", "NumVecs", "!=", "", ")", "{", "Alignment", "=", "cast", "<", "ConstantSDNode", ">", "(", "Align", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "Alignment", ">", "NumBytes", ")", "Alignment", "=", "NumBytes", ";", "if", "(", "Alignment", "<", "", "&&", "Alignment", "<", "NumBytes", ")", "Alignment", "=", "", ";", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "SuperReg", ";", "unsigned", "Opc", "=", "Opcodes", "[", "OpcodeIndex", "]", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{"], "ground_truth": ["SDValue", "Inc", "=", "N", "->", "getOperand", "(", "", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75094, "Length": 255, "Cover_Rate": 0.409967845659164} {"Template_token": ["", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "{", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "}", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQuadQRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "Ops", ".", "push_back", "(", "SuperReg", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "Lane", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes", "[", "OpcodeIndex", "]", ")", ";", "SDNode", "*", "VLdLn", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLdLn", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "if", "(", "!", "IsLoad", ")", "return", "VLdLn", ";", "SuperReg", "=", "SDValue", "(", "VLdLn", ",", "", ")", ";", "assert", "(", "", "==", "", "+", "", "&&", "", "==", "", "+", "", "&&", "", ")", ";", "unsigned", "Sub0", "=", "is64BitVector", "?", "", ":", "", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "Sub0", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "VLdLn", ",", "", ")", ")", ";", "if", "(", "isUpdating", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", "+", "", ")", ",", "SDValue", "(", "VLdLn", ",", "", ")", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG90", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75095, "Length": 380, "Cover_Rate": 0.40816326530612246} {"Template_token": ["", "unsigned", "NumBytes", "=", "NumVecs", "*", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "Alignment", ">", "NumBytes", ")", "Alignment", "=", "NumBytes", ";", "if", "(", "Alignment", "<", "", "&&", "Alignment", "<", "NumBytes", ")", "Alignment", "=", "", ";", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "IsLoad", ")", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "SDValue", "SuperReg", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";"], "ground_truth": ["if", "(", "NumVecs", "==", "", ")", "{"], "File": "ARMISelDAGToDAG90", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75096, "Length": 335, "Cover_Rate": 0.359828141783029} {"Template_token": ["", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "SDValue", "SrcReg", ";", "if", "(", "NumVecs", "==", "", ")", "{", "SrcReg", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "}", "else", "if", "(", "is64BitVector", ")", "{", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "SrcReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "Q0", ",", "Q1", ")", ",", "", ")", ";", "}", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", ">", "", "&&", "Opc", "!=", "", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "SrcReg", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "*", "VSt", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VSt", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "return", "VSt", ";", "}", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";"], "ground_truth": ["SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75097, "Length": 507, "Cover_Rate": 0.48193916349809884} {"Template_token": ["", "if", "(", "NumVecs", "==", "", ")", "RegSeq", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "RegSeq", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";"], "File": "ARMISelDAGToDAG90", "Func": "SelectVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75098, "Length": 101, "Cover_Rate": 0.3726937269372694} {"Template_token": ["", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "return", "true", ";", "unsigned", "Opcode", "=", "MCID", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";"], "File": "ARMISelDAGToDAG92", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75099, "Length": 58, "Cover_Rate": 0.32954545454545453} {"Template_token": ["", "if", "(", "!", "N", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDNode", "*", "Use", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "return", "true", ";", "unsigned", "Opcode", "=", "MCID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "TII", "->", "isFpMLxInstruction", "(", "Opcode", ")", ";"], "File": "ARMISelDAGToDAG92", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75100, "Length": 102, "Cover_Rate": 0.5795454545454546} {"Template_token": ["", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">", "-", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG97", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75101, "Length": 213, "Cover_Rate": 0.6553846153846153} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";"], "ground_truth": ["OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG97", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75102, "Length": 108, "Cover_Rate": 0.3323076923076923} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "NULL", ";", "if", "(", "XORSrc0", ".", "getOpcode", "(", ")", "!=", "", "||", "XORSrc1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "NULL", ";", "SDValue", "ADDSrc0", "=", "XORSrc0", ".", "getOperand", "(", "", ")", ";", "SDValue", "ADDSrc1", "=", "XORSrc0", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc0", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc1", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "SRAConstant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SRASrc1", ")", ";", "EVT", "XType", "=", "SRASrc0", ".", "getValueType", "(", ")", ";", "unsigned", "Size", "=", "XType", ".", "getSizeInBits", "(", ")", "-", "", ";", "if", "(", "ADDSrc1", "==", "XORSrc1", "&&", "ADDSrc0", "==", "SRASrc0", "&&", "XType", ".", "isInteger", "(", ")", "&&", "SRAConstant", "!=", "NULL", "&&", "Size", "==", "SRAConstant", "->", "getZExtValue", "(", ")", ")", "{", "unsigned", "Opcode", "=", "", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "Opcode", "=", "", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode", ",", "VT", ",", "ADDSrc0", ")", ";", "}"], "ground_truth": ["return", "NULL", ";"], "File": "ARMISelDAGToDAG98", "Func": "SelectABSOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75103, "Length": 168, "Cover_Rate": 0.717948717948718} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "Val", "<=", "", ")", "return", "", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "(", "Val", "<=", "", "||", "", "(", "Val", ")", "!=", "-", "", ")", ")", "return", "", ";", "if", "(", "Val", "<=", "", ")", "return", "", ";", "if", "(", "~", "Val", "<=", "", ")", "return", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "", ";", "}", "else", "{"], "ground_truth": ["if", "(", "", "(", "Val", ")", "!=", "-", "", ")", "return", "", ";"], "File": "ARMISelDAGToDAG", "Func": "ConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75105, "Length": 88, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "switch", "(", "Flag", ")", "{", "case", "'c'", ":", "FlagVal", "=", "", ";", "break", ";", "case", "'x'", ":", "FlagVal", "=", "", ";", "break", ";", "case", "'s'", ":", "FlagVal", "=", "", ";", "break", ";", "case", "'f'", ":", "FlagVal", "=", "", ";", "break", ";", "default", ":", "FlagVal", "=", "", ";", "}", "if", "(", "!", "FlagVal", "||", "(", "Mask", "&", "FlagVal", ")", ")", "return", "-", "", ";"], "ground_truth": ["Mask", "|=", "FlagVal", ";"], "File": "ARMISelDAGToDAG", "Func": "getARClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75108, "Length": 67, "Cover_Rate": 0.3872832369942196} {"Template_token": ["", "if", "(", "!", "TheReg", ")", "return", "-", "", ";", "return", "TheReg", "->", "Encoding", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG", "Func": "getBankedRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75110, "Length": 15, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "unsigned", "FirstOne", "=", "A", ".", "getBitWidth", "(", ")", "-", "A", ".", "countLeadingZeros", "(", ")", "-", "", ";"], "ground_truth": ["unsigned", "LastOne", "=", "A", ".", "countTrailingZeros", "(", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "getContiguousRangeOfSetBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75111, "Length": 26, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "unsigned", "LastOne", "=", "A", ".", "countTrailingZeros", "(", ")", ";", "if", "(", "A", ".", "countPopulation", "(", ")", "!=", "(", "FirstOne", "-", "LastOne", "+", "", ")", ")", "return", "Optional", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "(", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "FirstOne", ",", "LastOne", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "getContiguousRangeOfSetBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75112, "Length": 49, "Cover_Rate": 0.5697674418604651} {"Template_token": ["", "inline", "SDValue", "getI32Imm", "(", "unsigned", "Imm", ",", "const", "SDLoc", "&", "dl", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG", "Func": "getI32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75113, "Length": 26, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "inline", "SDValue", "getI32Imm", "(", "unsigned", "Imm", ",", "const", "SDLoc", "&", "dl", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG", "Func": "getI32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75114, "Length": 26, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "for", "(", "StringRef", "Field", ":", "Fields", ")", "{", "unsigned", "IntField", ";", "AllIntFields", "&=", "!", "Field", ".", "trim", "(", "", ")", ".", "getAsInteger", "(", "", ",", "IntField", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "IntField", ",", "DL", ",", "", ")", ")", ";", "}", "assert", "(", "AllIntFields", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG", "Func": "getIntOperandsFromRegisterString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75115, "Length": 53, "Cover_Rate": 0.4608695652173913} {"Template_token": ["", "SmallVector", "<", "StringRef", ",", "", ">", "Fields", ";", "RegString", ".", "split", "(", "Fields", ",", "':'", ")", ";", "if", "(", "Fields", ".", "size", "(", ")", ">", "", ")", "{", "bool", "AllIntFields", "=", "true", ";", "for", "(", "StringRef", "Field", ":", "Fields", ")", "{", "unsigned", "IntField", ";", "AllIntFields", "&=", "!", "Field", ".", "trim", "(", "", ")", ".", "getAsInteger", "(", "", ",", "IntField", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "IntField", ",", "DL", ",", "", ")", ")", ";", "}", "assert", "(", "AllIntFields", "&&", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG", "Func": "getIntOperandsFromRegisterString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75116, "Length": 87, "Cover_Rate": 0.7565217391304347} {"Template_token": ["", "if", "(", "!", "TheReg", "||", "!", "TheReg", "->", "hasRequiredFeatures", "(", "FeatureBits", ")", ")", "return", "-", "", ";"], "ground_truth": ["return", "(", "int", ")", "(", "TheReg", "->", "Encoding", "&", "", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "getMClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75118, "Length": 29, "Cover_Rate": 0.453125} {"Template_token": ["", "static", "int", "getMClassRegisterMask", "(", "StringRef", "Reg", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "auto", "TheReg", "=", "", "(", "Reg", ")", ";", "const", "FeatureBitset", "&", "FeatureBits", "=", "Subtarget", "->", "getFeatureBits", "(", ")", ";", "if", "(", "!", "TheReg", "||", "!", "TheReg", "->", "hasRequiredFeatures", "(", "FeatureBits", ")", ")", "return", "-", "", ";", "return", "(", "int", ")", "(", "TheReg", "->", "Encoding", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG", "Func": "getMClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75119, "Length": 62, "Cover_Rate": 0.96875} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75120, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "SDValue", "DAGToDAGISel", "::", "GetVLDSTAlign", "(", "SDValue", "Align", ",", "const", "SDLoc", "&", "dl", ",", "unsigned", "NumVecs", ",", "bool", "is64BitVector", ")", "{", "unsigned", "NumRegs", "=", "NumVecs", ";", "if", "(", "!", "is64BitVector", "&&", "NumVecs", "<", "", ")", "NumRegs", "*=", "", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantSDNode", ">", "(", "Align", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Alignment", ">=", "", "&&", "NumRegs", "==", "", ")", "Alignment", "=", "", ";", "else", "if", "(", "Alignment", ">=", "", "&&", "(", "NumRegs", "==", "", "||", "NumRegs", "==", "", ")", ")", "Alignment", "=", "", ";", "else", "if", "(", "Alignment", ">=", "", ")", "Alignment", "=", "", ";", "else", "Alignment", "=", "", ";"], "ground_truth": ["return", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "dl", ",", "", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "GetVLDSTAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75122, "Length": 116, "Cover_Rate": 0.9747899159663865} {"Template_token": ["", "else", "if", "(", "Alignment", ">=", "", "&&", "(", "NumRegs", "==", "", "||", "NumRegs", "==", "", ")", ")", "Alignment", "=", "", ";", "else", "if", "(", "Alignment", ">=", "", ")", "Alignment", "=", "", ";", "else", "Alignment", "=", "", ";", "return", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "dl", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG", "Func": "GetVLDSTAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75123, "Length": 50, "Cover_Rate": 0.42016806722689076} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelDAGToDAG", "Func": "getVLDSTRegisterUpdateOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75124, "Length": 168, "Cover_Rate": 0.3582089552238806} {"Template_token": ["", "const", "BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "CurDAG", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "return", "true", ";", "unsigned", "Opcode", "=", "MCID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";", "return", "TII", "->", "isFpMLxInstruction", "(", "Opcode", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelDAGToDAG", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75125, "Length": 84, "Cover_Rate": 0.49411764705882355} {"Template_token": ["", "const", "BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "CurDAG", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "return", "true", ";", "unsigned", "Opcode", "=", "MCID", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";"], "File": "ARMISelDAGToDAG", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75126, "Length": 72, "Cover_Rate": 0.4235294117647059} {"Template_token": ["", "static", "bool", "isPerfectIncrement", "(", "SDValue", "Inc", ",", "EVT", "VecTy", ",", "unsigned", "NumVecs", ")", "{", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ")", ";", "return", "C", "&&", "C", "->", "getZExtValue", "(", ")", "==", "VecTy", ".", "getSizeInBits", "(", ")", "/", "", "*", "NumVecs", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG", "Func": "isPerfectIncrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75127, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "isPerfectIncrement", "(", "SDValue", "Inc", ",", "EVT", "VecTy", ",", "unsigned", "NumVecs", ")", "{", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ")", ";"], "ground_truth": ["return", "C", "&&", "C", "->", "getZExtValue", "(", ")", "==", "VecTy", ".", "getSizeInBits", "(", ")", "/", "", "*", "NumVecs", ";"], "File": "ARMISelDAGToDAG", "Func": "isPerfectIncrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75128, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";"], "ground_truth": ["case", "", ":", "return", "true", ";"], "File": "ARMISelDAGToDAG", "Func": "isVLDfixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75129, "Length": 84, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";"], "ground_truth": ["case", "", ":", "return", "true", ";"], "File": "ARMISelDAGToDAG", "Func": "isVLDfixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75130, "Length": 78, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "CurDAG", "->", "RepositionNode", "(", "N", ".", "getNode", "(", ")", "->", "getIterator", "(", ")", ",", "M", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["ReplaceUses", "(", "N", ",", "M", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "replaceDAGValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75131, "Length": 28, "Cover_Rate": 0.6511627906976745} {"Template_token": ["", "void", "DAGToDAGISel", "::", "replaceDAGValue", "(", "const", "SDValue", "&", "N", ",", "SDValue", "M", ")", "{", "CurDAG", "->", "RepositionNode", "(", "N", ".", "getNode", "(", ")", "->", "getIterator", "(", ")", ",", "M", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["ReplaceUses", "(", "N", ",", "M", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "replaceDAGValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75132, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "assert", "(", "Parent", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "Out", "=", "N", ";", "return", "CurDAG", "->", "haveNoCommonBitsSet", "(", "N", ",", "Parent", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG", "Func": "SelectAddLikeOr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75134, "Length": 33, "Cover_Rate": 0.6346153846153846} {"Template_token": ["", "int", "Lwb", "=", "-", "", "+", "", ";", "int", "Upb", "=", "", ";", "return", "IsAddressingMode5", "(", "N", ",", "Base", ",", "Offset", ",", "Lwb", ",", "Upb", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75135, "Length": 30, "Cover_Rate": 0.6382978723404256} {"Template_token": ["", "int", "Lwb", "=", "-", "", "+", "", ";", "int", "Upb", "=", "", ";"], "ground_truth": ["return", "IsAddressingMode5", "(", "N", ",", "Base", ",", "Offset", ",", "Lwb", ",", "Upb", ",", "true", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "SelectAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75136, "Length": 29, "Cover_Rate": 0.6170212765957447} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode5FP16", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "int", "Lwb", "=", "-", "", "+", "", ";", "int", "Upb", "=", "", ";"], "ground_truth": ["return", "IsAddressingMode5", "(", "N", ",", "Base", ",", "Offset", ",", "Lwb", ",", "Upb", ",", "true", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "SelectAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75137, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">", "-", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75138, "Length": 116, "Cover_Rate": 0.30446194225721784} {"Template_token": ["", "if", "(", "!", "And", "->", "hasOneUse", "(", ")", ")", "return", ";", "SDValue", "Zero", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Zero", ")", "||", "!", "cast", "<", "ConstantSDNode", ">", "(", "Zero", ")", "->", "isNullValue", "(", ")", "||", "And", "->", "getOpcode", "(", ")", "!=", "", ")", "return", ";", "SDValue", "X", "=", "And", ".", "getOperand", "(", "", ")", ";", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", ")", "return", ";", "auto", "Range", "=", "getContiguousRangeOfSetBits", "(", "C", "->", "getAPIntValue", "(", ")", ")", ";", "if", "(", "!", "Range", ")", "return", ";", "SDNode", "*", "NewN", ";", "SDLoc", "dl", "(", "N", ")", ";", "auto", "EmitShift", "=", "[", "&", "]", "(", "unsigned", "Opc", ",", "SDValue", "Src", ",", "unsigned", "Imm", ")", "->", "SDNode", "*", "{", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "Opc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Ops", "[", "]", "=", "{", "Src", ",", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "", ",", "Ops", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelDAGToDAG", "Func": "SelectCMPZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75139, "Length": 220, "Cover_Rate": 0.4007285974499089} {"Template_token": ["", "else", "if", "(", "MemTy", "==", "", ")", "Opcode", "=", "", ";", "else", "if", "(", "MemTy", "==", "", ")", "Opcode", "=", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "SDNode", "*", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "CurDAG", "->", "getVTList", "(", "", ",", "", ",", "", ")", ",", "Ops", ")", ";"], "ground_truth": ["MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "SelectCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75140, "Length": 104, "Cover_Rate": 0.4406779661016949} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectImmShifterOperand", "(", "SDValue", "N", ",", "SDValue", "&", "BaseReg", ",", "SDValue", "&", "Opc", ",", "bool", "CheckProfitability", ")", "{", "if", "(", "DisableShifterOp", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "PowerOfTwo", "=", "", ";", "SDValue", "NewMulConst", ";", "if", "(", "canExtractShiftFromMul", "(", "N", ",", "", ",", "PowerOfTwo", ",", "NewMulConst", ")", ")", "{", "HandleSDNode", "Handle", "(", "N", ")", ";", "SDLoc", "Loc", "(", "N", ")", ";", "replaceDAGValue", "(", "N", ".", "getOperand", "(", "", ")", ",", "NewMulConst", ")", ";", "BaseReg", "=", "Handle", ".", "getValue", "(", ")", ";"], "ground_truth": ["Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "PowerOfTwo", ")", ",", "Loc", ",", "", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75141, "Length": 110, "Cover_Rate": 0.4824561403508772} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "InlineAsm", "::", "Constraint_i", ":", "LLVM_FALLTHROUGH", ";", "case", "InlineAsm", "::", "Constraint_m", ":", "case", "InlineAsm", "::", "Constraint_o", ":", "case", "InlineAsm", "::", "Constraint_Q", ":", "case", "InlineAsm", "::", "Constraint_Um", ":", "case", "InlineAsm", "::", "Constraint_Un", ":", "case", "InlineAsm", "::", "Constraint_Uq", ":", "case", "InlineAsm", "::", "Constraint_Us", ":", "case", "InlineAsm", "::", "Constraint_Ut", ":", "case", "InlineAsm", "::", "Constraint_Uv", ":", "case", "InlineAsm", "::", "Constraint_Uy", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMISelDAGToDAG", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75142, "Length": 74, "Cover_Rate": 0.6915887850467289} {"Template_token": ["", "}", "if", "(", "isPowerOf2_32", "(", "RHSC", ")", ")", "{", "unsigned", "ShAmt", "=", "Log2_32", "(", "RHSC", ")", ";", "Base", "=", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "ShAmt", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "||", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "return", "false", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "ShOpcVal", "==", "", "&&", "!", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", "||", "N", ".", "getOperand", "(", "", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ".", "getOperand", "(", "", ")", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "{", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "}", "if", "(", "Offset", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "hasOneUse", "(", ")", ")", "{", "unsigned", "PowerOfTwo", "=", "", ";", "SDValue", "NewMulConst", ";", "if", "(", "canExtractShiftFromMul", "(", "Offset", ",", "", ",", "PowerOfTwo", ",", "NewMulConst", ")", ")", "{", "HandleSDNode", "Handle", "(", "Offset", ")", ";", "replaceDAGValue", "(", "Offset", ".", "getOperand", "(", "", ")", ",", "NewMulConst", ")", ";", "Offset", "=", "Handle", ".", "getValue", "(", ")", ";", "ShAmt", "=", "PowerOfTwo", ";"], "ground_truth": ["ShOpcVal", "=", "", ";"], "File": "ARMISelDAGToDAG", "Func": "SelectLdStSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75143, "Length": 508, "Cover_Rate": 0.7055555555555556} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75144, "Length": 271, "Cover_Rate": 0.6625916870415648} {"Template_token": ["", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "", "ShOpcVal", "=", "", "(", "OffReg", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ShOpcVal", "=", "", "(", "Base", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "std", "::", "swap", "(", "Base", ",", "OffReg", ")", ";", "}", "if", "(", "ShOpcVal", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OffReg", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "<", "", "&&", "isShifterOpProfitable", "(", "OffReg", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "OffReg", "=", "OffReg", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "}", "}", "}", "if", "(", "OffReg", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "hasOneUse", "(", ")", ")", "{", "unsigned", "PowerOfTwo", "=", "", ";", "SDValue", "NewMulConst", ";", "if", "(", "canExtractShiftFromMul", "(", "OffReg", ",", "", ",", "PowerOfTwo", ",", "NewMulConst", ")", ")", "{", "HandleSDNode", "Handle", "(", "OffReg", ")", ";", "replaceDAGValue", "(", "OffReg", ".", "getOperand", "(", "", ")", ",", "NewMulConst", ")", ";", "OffReg", "=", "Handle", ".", "getValue", "(", ")", ";", "ShAmt", "=", "PowerOfTwo", ";", "}"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75145, "Length": 208, "Cover_Rate": 0.5959885386819485} {"Template_token": ["", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "Scale", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG", "Func": "SelectThumbAddrModeImm5S", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75146, "Length": 73, "Cover_Rate": 0.33181818181818185} {"Template_token": ["", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "Base", "=", "N", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["int", "RHSC", ";"], "File": "ARMISelDAGToDAG", "Func": "SelectThumbAddrModeImm5S", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75147, "Length": 105, "Cover_Rate": 0.4772727272727273} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeSP", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", ".", "getObjectAlignment", "(", "FI", ")", "<", "", ")", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", ".", "getObjectAlignment", "(", "FI", ")", "<", "", ")", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}"], "ground_truth": ["OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75148, "Length": 297, "Cover_Rate": 0.9339622641509434} {"Template_token": ["", "if", "(", "NumVecs", "<=", "", "&&", "!", "IsImmUpdate", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "IsImmUpdate", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "else", "if", "(", "NumVecs", "==", "", ")", "{", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "const", "SDValue", "OpsB", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes1", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "OpsB", ")", ";", "}", "else", "{", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "OpsA", ")", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "const", "SDValue", "OpsB", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "SuperReg", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes1", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "OpsB", ")", ";", "}", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "", ")", ";", "MemOp", "[", "", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLdDup", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "{", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "VLdDup", ",", "", ")", ")", ";", "}", "else", "{", "SDValue", "SuperReg", "=", "SDValue", "(", "VLdDup", ",", "", ")", ";", "static_assert", "(", "", "==", "", "+", "", ",", "", ")", ";", "unsigned", "SubIdx", "=", "is64BitVector", "?", "", ":", "", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "!=", "NumVecs", ";", "++", "Vec", ")", "{", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubIdx", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75150, "Length": 437, "Cover_Rate": 0.4414141414141414} {"Template_token": ["", "Align", "=", "GetVLDSTAlign", "(", "Align", ",", "dl", ",", "NumVecs", ",", "is64BitVector", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "SDValue", "SrcReg", ";", "if", "(", "NumVecs", "==", "", ")", "{", "SrcReg", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "}", "else", "if", "(", "is64BitVector", ")", "{", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "SrcReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "Q0", ",", "Q1", ")", ",", "", ")", ";", "}", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ",", "NumVecs", ")", ";", "if", "(", "!", "IsImmUpdate", ")", "{", "if", "(", "isVSTfixed", "(", "Opc", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Inc", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75151, "Length": 459, "Cover_Rate": 0.43507109004739336} {"Template_token": ["", "void", "DAGToDAGISel", "::", "transferMemOperands", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Result", ")", "{"], "ground_truth": ["MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "transferMemOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75152, "Length": 26, "Cover_Rate": 0.4262295081967213} {"Template_token": ["", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "", ")", ";", "MemOp", "[", "", "]", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Result", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG", "Func": "transferMemOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75153, "Length": 47, "Cover_Rate": 0.7704918032786885} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "if", "(", "XORSrc0", ".", "getOpcode", "(", ")", "!=", "", "||", "XORSrc1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "SDValue", "ADDSrc0", "=", "XORSrc0", ".", "getOperand", "(", "", ")", ";", "SDValue", "ADDSrc1", "=", "XORSrc0", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc0", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc1", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["ConstantSDNode", "*", "SRAConstant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SRASrc1", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "tryABSOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75154, "Length": 94, "Cover_Rate": 0.4372093023255814} {"Template_token": ["", "EVT", "XType", "=", "SRASrc0", ".", "getValueType", "(", ")", ";", "unsigned", "Size", "=", "XType", ".", "getSizeInBits", "(", ")", "-", "", ";", "if", "(", "ADDSrc1", "==", "XORSrc1", "&&", "ADDSrc0", "==", "SRASrc0", "&&", "XType", ".", "isInteger", "(", ")", "&&", "SRAConstant", "!=", "nullptr", "&&", "Size", "==", "SRAConstant", "->", "getZExtValue", "(", ")", ")", "{", "unsigned", "Opcode", "=", "Subtarget", "->", "isThumb2", "(", ")", "?", "", ":", "", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode", ",", "VT", ",", "ADDSrc0", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG", "Func": "tryABSOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75155, "Length": 83, "Cover_Rate": 0.386046511627907} {"Template_token": ["", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "==", "", ")", "return", "false", ";", "EVT", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "SDValue", "Offset", ",", "AMOpc", ";", "bool", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "unsigned", "Opcode", "=", "", ";", "bool", "Match", "=", "false", ";", "if", "(", "LoadedVT", "==", "", "&&", "isPre", "&&", "SelectAddrMode2OffsetImmPre", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "!", "isPre", "&&", "SelectAddrMode2OffsetImm", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "isPre", "?", "", ":", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "?", "(", "isPre", "?", "", ":", "", ")", ":", "(", "isPre", "?", "", ":", "", ")", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "{", "if", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "if", "(", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}", "else", "{", "if", "(", "isPre", "&&", "SelectAddrMode2OffsetImmPre", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "", ";", "}", "else", "if", "(", "!", "isPre", "&&", "SelectAddrMode2OffsetImm", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "", ";", "}", "else", "if", "(", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";"], "ground_truth": ["Opcode", "=", "isPre", "?", "", ":", "", ";"], "File": "ARMISelDAGToDAG", "Func": "tryARMIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75156, "Length": 377, "Cover_Rate": 0.5618479880774963} {"Template_token": ["", "if", "(", "Kind", "==", "InlineAsm", "::", "Kind_RegDef", "||", "Kind", "==", "InlineAsm", "::", "Kind_RegDefEarlyClobber", ")", "{", "unsigned", "GPVR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "PairedReg", "=", "CurDAG", "->", "getRegister", "(", "GPVR", ",", "", ")", ";", "SDValue", "Chain", "=", "SDValue", "(", "N", ",", "", ")", ";", "SDNode", "*", "GU", "=", "N", "->", "getGluedUser", "(", ")", ";", "SDValue", "RegCopy", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "GPVR", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", ",", "dl", ",", "", ",", "RegCopy", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", ",", "dl", ",", "", ",", "RegCopy", ")", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub0", ",", "dl", ",", "Reg0", ",", "Sub0", ",", "RegCopy", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub1", ",", "dl", ",", "Reg1", ",", "Sub1", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", "(", "GU", "->", "op_begin", "(", ")", ",", "GU", "->", "op_end", "(", ")", "-", "", ")", ";", "Ops", ".", "push_back", "(", "T1", ".", "getValue", "(", "", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "GU", ",", "Ops", ")", ";", "}", "else", "{", "SDValue", "Chain", "=", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg0", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg1", ",", "", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "Pair", "=", "SDValue", "(", "createGPRPairNode", "(", "", ",", "T0", ",", "T1", ")", ",", "", ")", ";", "unsigned", "GPVR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "PairedReg", "=", "CurDAG", "->", "getRegister", "(", "GPVR", ",", "", ")", ";", "Chain", "=", "CurDAG", "->", "getCopyToReg", "(", "T1", ",", "dl", ",", "GPVR", ",", "Pair", ",", "T1", ".", "getValue", "(", "", ")", ")", ";", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", "=", "Chain", ";", "Glue", "=", "Chain", ".", "getValue", "(", "", ")", ";", "}", "Changed", "=", "true", ";", "if", "(", "PairedReg", ".", "getNode", "(", ")", ")", "{", "OpChanged", "[", "OpChanged", ".", "size", "(", ")", "-", "", "]", "=", "true", ";", "Flag", "=", "InlineAsm", "::", "getFlagWord", "(", "Kind", ",", "", ")", ";", "if", "(", "IsTiedToChangedOp", ")", "Flag", "=", "InlineAsm", "::", "getFlagWordForMatchingOp", "(", "Flag", ",", "DefIdx", ")", ";", "else", "Flag", "=", "InlineAsm", "::", "getFlagWordForRegClass", "(", "Flag", ",", "", ")", ";", "AsmNodeOperands", "[", "AsmNodeOperands", ".", "size", "(", ")", "-", "", "]", "=", "CurDAG", "->", "getTargetConstant", "(", "Flag", ",", "dl", ",", "", ")", ";", "AsmNodeOperands", ".", "push_back", "(", "PairedReg", ")", ";", "i", "+=", "", ";", "}", "}", "if", "(", "Glue", ".", "getNode", "(", ")", ")", "AsmNodeOperands", ".", "push_back", "(", "Glue", ")", ";"], "ground_truth": ["if", "(", "!", "Changed", ")", "return", "false", ";"], "File": "ARMISelDAGToDAG", "Func": "tryInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75157, "Length": 463, "Cover_Rate": 0.4768280123583934} {"Template_token": ["", "}", "std", "::", "string", "SpecialReg", "=", "RegString", "->", "getString", "(", ")", ".", "lower", "(", ")", ";", "int", "BankedReg", "=", "getBankedRegisterMask", "(", "SpecialReg", ")", ";", "if", "(", "BankedReg", "!=", "-", "", ")", "{", "Ops", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "BankedReg", ",", "DL", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "unsigned", "Opcode", "=", "StringSwitch", "<", "unsigned", ">", "(", "SpecialReg", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Opcode", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Opcode", "==", "", "&&", "!", "Subtarget", "->", "hasFPv8", "(", ")", ")", "return", "false", ";", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "int", "SYSmValue", "=", "getMClassRegisterMask", "(", "SpecialReg", ",", "Subtarget", ")", ";", "if", "(", "SYSmValue", "==", "-", "", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "SYSmValue", ",", "DL", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SpecialReg", "==", "", "||", "SpecialReg", "==", "", ")", "{", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "SpecialReg", "==", "", ")", "{"], "File": "ARMISelDAGToDAG", "Func": "tryReadRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75158, "Length": 421, "Cover_Rate": 0.5249376558603491} {"Template_token": ["", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "unsigned", "Opcode", "=", "StringSwitch", "<", "unsigned", ">", "(", "SpecialReg", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Opcode", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Opcode", "==", "", "&&", "!", "Subtarget", "->", "hasFPv8", "(", ")", ")", "return", "false", ";", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "int", "SYSmValue", "=", "getMClassRegisterMask", "(", "SpecialReg", ",", "Subtarget", ")", ";", "if", "(", "SYSmValue", "==", "-", "", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "SYSmValue", ",", "DL", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG", "Func": "tryReadRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75159, "Length": 278, "Cover_Rate": 0.34663341645885287} {"Template_token": ["", "auto", "*", "COffs", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LD", "->", "getOffset", "(", ")", ")", ";", "if", "(", "!", "COffs", "||", "COffs", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "getAL", "(", "CurDAG", ",", "SDLoc", "(", "N", ")", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";"], "ground_truth": ["SDNode", "*", "New", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "", ",", "", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "tryT1IndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75160, "Length": 104, "Cover_Rate": 0.5024154589371981} {"Template_token": ["", "break", ";", "case", "", ":", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "default", ":", "return", "false", ";", "}", "Match", "=", "true", ";", "}", "if", "(", "Match", ")", "{", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "Offset", ",", "getAL", "(", "CurDAG", ",", "SDLoc", "(", "N", ")", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";", "SDNode", "*", "New", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "", ",", "", ",", "", ",", "Ops", ")", ";", "transferMemOperands", "(", "N", ",", "New", ")", ";", "ReplaceNode", "(", "N", ",", "New", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG", "Func": "tryT2IndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75161, "Length": 165, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "assert", "(", "AddcNode", "->", "getNumValues", "(", ")", "==", "", "&&", "AddcNode", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "if", "(", "AddcNode", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddcOp0", "->", "getOpcode", "(", ")", "!=", "", "&&", "AddcOp0", "->", "getOpcode", "(", ")", "!=", "", "&&", "AddcOp1", "->", "getOpcode", "(", ")", "!=", "", "&&", "AddcOp1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "AddeNode", "=", "AddcNode", "->", "getGluedUser", "(", ")", ";", "if", "(", "AddeNode", "==", "NULL", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddeNode", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "AddeNode", "->", "getNumOperands", "(", ")", "==", "", "&&", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "SDValue", "AddeOp0", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "SDValue", "AddeOp1", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "if", "(", "AddeOp0", ".", "getNode", "(", ")", "==", "AddeOp1", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsLeftOperandMUL", "=", "false", ";", "SDValue", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp0", ")", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp1", ")", ";", "else", "IsLeftOperandMUL", "=", "true", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "MULOp", "->", "getOpcode", "(", ")", ";", "unsigned", "FinalOpc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "SDValue", "*", "HiMul", "=", "&", "MULOp", ";", "SDValue", "*", "HiAdd", "=", "NULL", ";", "SDValue", "*", "LoMul", "=", "NULL", ";", "SDValue", "*", "LowAdd", "=", "NULL", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "->", "getOpcode", "(", ")", "==", "Opc", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}"], "ground_truth": ["if", "(", "AddcOp1", "->", "getOpcode", "(", ")", "==", "Opc", ")", "{"], "File": "ARMISelLowering (2)1", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75163, "Length": 319, "Cover_Rate": 0.4968847352024922} {"Template_token": ["", "if", "(", "!", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", "->", "getOperand", "(", "", ")", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec", "=", "N0", "->", "getOperand", "(", "", ")", "->", "getOperand", "(", "", ")", ";", "SDNode", "*", "V", "=", "Vec", ".", "getNode", "(", ")", ";", "unsigned", "nextIndex", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "N0", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "N1", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "ExtVec0", "=", "N0", "->", "getOperand", "(", "i", ")", ";", "SDValue", "ExtVec1", "=", "N1", "->", "getOperand", "(", "i", ")", ";", "if", "(", "V", "!=", "ExtVec0", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "||", "V", "!=", "ExtVec1", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec0", "->", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C0", "||", "!", "C1", "||", "C0", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "||", "C1", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "+", "", ")", "return", "SDValue", "(", ")", ";", "nextIndex", "+=", "", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Vec", ")", ";", "MVT", "widenType", ";", "unsigned", "numElem", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "switch", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["SDValue", "tmp", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "widenType", ",", "&", "Ops", "[", "", "]", ",", "Ops", ".", "size", "(", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "AddCombineToVPADDL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75164, "Length": 412, "Cover_Rate": 0.7657992565055762} {"Template_token": ["", "addTypeForNEON", "(", "VT", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)1", "Func": "addQRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75165, "Length": 10, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "addRegisterClass", "(", "VT", ",", "&", "", ")", ";"], "ground_truth": ["addTypeForNEON", "(", "VT", ",", "", ",", "", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "addQRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75166, "Length": 17, "Cover_Rate": 0.5151515151515151} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "||", "isLittleEndian", "(", ")", ")", ")", "{"], "ground_truth": ["if", "(", "Fast", ")", "*", "Fast", "=", "true", ";"], "File": "ARMISelLowering (2)1", "Func": "allowsUnalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75167, "Length": 74, "Cover_Rate": 0.578125} {"Template_token": ["", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "||", "isLittleEndian", "(", ")", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)1", "Func": "allowsUnalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75168, "Length": 44, "Cover_Rate": 0.34375} {"Template_token": ["", "CCAssignFn", "*", "TargetLowering", "::", "CCAssignFnForNode", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "Return", ",", "bool", "isVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CallingConv", "::", "Fast", ":", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "isVarArg", ")", "{"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75171, "Length": 66, "Cover_Rate": 0.32038834951456313} {"Template_token": ["", "bool", "isLoad", "=", "true", ";", "bool", "isLaneOp", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "NumVecs", "=", "", ";", "if", "(", "isIntrinsic", ")", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoad", ")", "VecTy", "=", "N", "->", "getValueType", "(", "", ")", ";", "else", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ".", "getValueType", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "", ")", "==", "Addr", "?", "", ":", "", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint64_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";", "}", "else", "if", "(", "NumBytes", ">=", "", "*", "", ")", "{"], "ground_truth": ["continue", ";"], "File": "ARMISelLowering (2)1", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75172, "Length": 483, "Cover_Rate": 0.4712195121951219} {"Template_token": ["", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "Tys", ",", "NumVecs", "+", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "VLD", "->", "getOperand", "(", "", ")", ",", "VLD", "->", "getOperand", "(", "", ")", "}", ";", "MemIntrinsicSDNode", "*", "VLDMemInt", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "VLD", ")", ";", "SDValue", "VLDDup", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "SDLoc", "(", "VLD", ")", ",", "SDTys", ",", "Ops", ",", "", ",", "VLDMemInt", "->", "getMemoryVT", "(", ")", ",", "VLDMemInt", "->", "getMemOperand", "(", ")", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VLD", "->", "use_begin", "(", ")", ",", "UE", "=", "VLD", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "unsigned", "ResNo", "=", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", ";", "if", "(", "ResNo", "==", "NumVecs", ")", "continue", ";", "SDNode", "*", "User", "=", "*", "UI", ";", "DCI", ".", "CombineTo", "(", "User", ",", "SDValue", "(", "VLDDup", ".", "getNode", "(", ")", ",", "ResNo", ")", ")", ";", "}"], "ground_truth": ["std", "::", "vector", "<", "SDValue", ">", "VLDDupResults", ";"], "File": "ARMISelLowering (2)1", "Func": "CombineVLDDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75173, "Length": 164, "Cover_Rate": 0.3020257826887661} {"Template_token": ["", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "Tys", ",", "NumVecs", "+", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "VLD", "->", "getOperand", "(", "", ")", ",", "VLD", "->", "getOperand", "(", "", ")", "}", ";", "MemIntrinsicSDNode", "*", "VLDMemInt", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "VLD", ")", ";", "SDValue", "VLDDup", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "SDLoc", "(", "VLD", ")", ",", "SDTys", ",", "Ops", ",", "", ",", "VLDMemInt", "->", "getMemoryVT", "(", ")", ",", "VLDMemInt", "->", "getMemOperand", "(", ")", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VLD", "->", "use_begin", "(", ")", ",", "UE", "=", "VLD", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "unsigned", "ResNo", "=", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", ";", "if", "(", "ResNo", "==", "NumVecs", ")", "continue", ";", "SDNode", "*", "User", "=", "*", "UI", ";", "DCI", ".", "CombineTo", "(", "User", ",", "SDValue", "(", "VLDDup", ".", "getNode", "(", ")", ",", "ResNo", ")", ")", ";", "}", "std", "::", "vector", "<", "SDValue", ">", "VLDDupResults", ";", "for", "(", "unsigned", "n", "=", "", ";", "n", "<", "NumVecs", ";", "++", "n", ")", "VLDDupResults", ".", "push_back", "(", "SDValue", "(", "VLDDup", ".", "getNode", "(", ")", ",", "n", ")", ")", ";", "VLDDupResults", ".", "push_back", "(", "SDValue", "(", "VLDDup", ".", "getNode", "(", ")", ",", "NumVecs", ")", ")", ";", "DCI", ".", "CombineTo", "(", "VLD", ",", "VLDDupResults", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)1", "Func": "CombineVLDDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75174, "Length": 222, "Cover_Rate": 0.4088397790055249} {"Template_token": ["", "void", "TargetLowering", "::", "computeMaskedBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "BitWidth", "=", "KnownOne", ".", "getBitWidth", "(", ")", ";", "KnownZero", "=", "KnownOne", "=", "APInt", "(", "BitWidth", ",", "", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "", ")", "break", ";", "KnownZero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "", ")", ";", "break", ";", "case", "", ":", "{", "DAG", ".", "ComputeMaskedBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZero", ",", "KnownOne", ",", "Depth", "+", "", ")", ";", "if", "(", "KnownZero", "==", "", "&&", "KnownOne", "==", "", ")", "return", ";", "APInt", "KnownZeroRHS", ",", "KnownOneRHS", ";"], "ground_truth": ["DAG", ".", "ComputeMaskedBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZeroRHS", ",", "KnownOneRHS", ",", "Depth", "+", "", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "computeMaskedBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75175, "Length": 160, "Cover_Rate": 0.8743169398907104} {"Template_token": ["", "CCInfo", ".", "getInRegsParamInfo", "(", "InRegsParamRecordIdx", ",", "RBegin", ",", "REnd", ")", ";", "NumGPRs", "=", "REnd", "-", "RBegin", ";", "}", "else", "{", "unsigned", "int", "firstUnalloced", ";", "firstUnalloced", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "", "]", ")", ")", ";", "NumGPRs", "=", "(", "firstUnalloced", "<=", "", ")", "?", "(", "", "-", "firstUnalloced", ")", ":", "", ";", "}", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";"], "ground_truth": ["ArgRegsSize", "=", "NumGPRs", "*", "", ";"], "File": "ARMISelLowering (2)1", "Func": "computeRegArea", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75176, "Length": 86, "Cover_Rate": 0.3926940639269406} {"Template_token": ["", "if", "(", "InRegsParamRecordIdx", "<", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ")", "{", "unsigned", "RBegin", ",", "REnd", ";", "CCInfo", ".", "getInRegsParamInfo", "(", "InRegsParamRecordIdx", ",", "RBegin", ",", "REnd", ")", ";", "NumGPRs", "=", "REnd", "-", "RBegin", ";", "}", "else", "{", "unsigned", "int", "firstUnalloced", ";", "firstUnalloced", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "", "]", ")", ")", ";"], "ground_truth": ["NumGPRs", "=", "(", "firstUnalloced", "<=", "", ")", "?", "(", "", "-", "firstUnalloced", ")", ":", "", ";"], "File": "ARMISelLowering (2)1", "Func": "computeRegArea", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75177, "Length": 78, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "if", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isTargetDarwin", "(", ")", ")", "return", "new", "TargetLoweringObjectFileMachO", "(", ")", ";", "return", "new", "ElfTargetObjectFile", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)1", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75178, "Length": 28, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "static", "TargetLoweringObjectFile", "*", "createTLOF", "(", "TargetMachine", "&", "TM", ")", "{"], "ground_truth": ["if", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isTargetDarwin", "(", ")", ")", "return", "new", "TargetLoweringObjectFileMachO", "(", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75179, "Length": 31, "Cover_Rate": 0.8157894736842105} {"Template_token": ["", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "", "||", "BinOpcode", "==", "", ")", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ")", ".", "addReg", "(", "", ")", ";", "}", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["BB", "->", "addSuccessor", "(", "loopMBB", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "EmitAtomicBinary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75180, "Length": 255, "Cover_Rate": 0.3627311522048364} {"Template_token": ["", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "extendOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "extendOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "extendOpc", "=", "", ";", "break", ";", "}", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["if", "(", "signExtend", "&&", "extendOpc", ")", "{"], "File": "ARMISelLowering (2)1", "Func": "EmitAtomicBinaryMinMax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75182, "Length": 277, "Cover_Rate": 0.3564993564993565} {"Template_token": ["", "++", "It", ";", "unsigned", "dest", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "ptr", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "incr", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "oldval", "=", "dest", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "isThumb2", ")", "{", "MRI", ".", "constrainRegClass", "(", "dest", ",", "&", "", ")", ";", "MRI", ".", "constrainRegClass", "(", "ptr", ",", "&", "", ")", ";", "}", "unsigned", "ldrOpc", ",", "strOpc", ",", "extendOpc", ";", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "extendOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "extendOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "extendOpc", "=", "", ";", "break", ";", "}", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "signExtend", "&&", "extendOpc", ")", "{", "oldval", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "extendOpc", ")", ",", "oldval", ")", ".", "addReg", "(", "dest", ")", ".", "addImm", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "EmitAtomicBinaryMinMax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75183, "Length": 431, "Cover_Rate": 0.5546975546975547} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop2MBB", ";", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "newval", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loop1MBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "EmitAtomicCmpSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75184, "Length": 241, "Cover_Rate": 0.3314993122420908} {"Template_token": ["", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "||", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Hi", ",", "", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75188, "Length": 225, "Cover_Rate": 0.7601351351351351} {"Template_token": ["", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "assert", "(", "(", "SrcVT", "==", "", "||", "DstVT", "==", "", ")", "&&", "", ")", ";", "if", "(", "SrcVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "ground_truth": ["SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75189, "Length": 125, "Cover_Rate": 0.46296296296296297} {"Template_token": ["", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "DestVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "assert", "(", "DestVT", ".", "getSizeInBits", "(", ")", ">", "", "&&", "", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "*", "", "!=", "DestVT", ".", "getSizeInBits", "(", ")", "&&", "SrcVT", ".", "getSizeInBits", "(", ")", "*", "", "!=", "DestVT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "unsigned", "SrcEltSize", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "DestEltSize", "=", "DestVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDValue", "Mid", ",", "SplitLo", ",", "SplitHi", ",", "ExtLo", ",", "ExtHi", ";", "EVT", "MidVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "SrcEltSize", "*", "", ")", ",", "NumElts", ")", ";", "EVT", "SplitVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "SrcEltSize", "*", "", ")", ",", "NumElts", "/", "", ")", ";"], "ground_truth": ["EVT", "ExtVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "DestEltSize", ")", ",", "NumElts", "/", "", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "ExpandVectorExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75190, "Length": 211, "Cover_Rate": 0.6028571428571429} {"Template_token": ["", "uint8_t", "Cost", "=", "", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "return", "TargetLowering", "::", "findRepresentativeClass", "(", "VT", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RRC", "=", "&", "", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "Cost", "=", "", ";"], "File": "ARMISelLowering (2)1", "Func": "findRepresentativeClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75191, "Length": 60, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "return", "TargetLowering", "::", "findRepresentativeClass", "(", "VT", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RRC", "=", "&", "", ";", "if", "(", "Subtarget", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "Cost", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RRC", "=", "&", "", ";", "Cost", "=", "", ";", "break", ";", "case", "", ":", "RRC", "=", "&", "", ";", "Cost", "=", "", ";", "break", ";", "case", "", ":", "RRC", "=", "&", "", ";", "Cost", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering (2)1", "Func": "findRepresentativeClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75192, "Length": 105, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";"], "ground_truth": ["ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75193, "Length": 95, "Cover_Rate": 0.37401574803149606} {"Template_token": ["", "case", "'q'", ":", "return", "InlineAsm", "::", "Constraint_Uq", ";", "case", "'s'", ":", "return", "InlineAsm", "::", "Constraint_Us", ";", "case", "'t'", ":", "return", "InlineAsm", "::", "Constraint_Ut", ";", "case", "'v'", ":", "return", "InlineAsm", "::", "Constraint_Uv", ";", "case", "'y'", ":", "return", "InlineAsm", "::", "Constraint_Uy", ";", "}", "}", "}", "return", "TargetLowering", "::", "getInlineAsmMemConstraint", "(", "ConstraintCode", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)1", "Func": "getInlineAsmMemConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75194, "Length": 52, "Cover_Rate": 0.3880597014925373} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)1", "Func": "getMaxSupportedInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75195, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "if", "(", "Size", ">=", "", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "", ")", "||", "(", "allowsUnalignedMemoryAccesses", "(", "", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "", ";", "}", "else", "if", "(", "Size", ">=", "", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "", ")", "||", "(", "allowsUnalignedMemoryAccesses", "(", "", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{"], "ground_truth": ["return", "", ";"], "File": "ARMISelLowering (2)1", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75196, "Length": 68, "Cover_Rate": 0.3695652173913043} {"Template_token": ["", "case", "'h'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'r'", ":", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'t'", ":", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering (2)1", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75197, "Length": 170, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value", "*", "CallOperandVal", "=", "info", ".", "CallOperandVal", ";", "if", "(", "CallOperandVal", "==", "NULL", ")", "return", "CW_Default", ";", "Type", "*", "type", "=", "CallOperandVal", "->", "getType", "(", ")", ";", "switch", "(", "*", "constraint", ")", "{", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'l'", ":", "if", "(", "type", "->", "isIntegerTy", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "weight", "=", "CW_SpecificReg", ";", "else", "weight", "=", "CW_Register", ";", "}", "break", ";", "case", "'w'", ":"], "ground_truth": ["if", "(", "type", "->", "isFloatingPointTy", "(", ")", ")", "weight", "=", "CW_Register", ";"], "File": "ARMISelLowering (2)1", "Func": "getSingleConstraintMatchWeight", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75198, "Length": 100, "Cover_Rate": 0.8} {"Template_token": ["", "return", "Subtarget", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)1", "Func": "getSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75199, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "Subtarget", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)1", "Func": "getSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75200, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "}", "if", "(", "reg", "!=", "", ")", "{", "unsigned", "excess", "=", "", "*", "(", "", "-", "reg", ")", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "NSAAOffset", "!=", "", "&&", "size", ">", "excess", ")", "{", "while", "(", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "", ")", ")", ";", "return", ";", "}", "unsigned", "ByValRegBegin", "=", "reg", ";", "unsigned", "ByValRegEnd", "=", "(", "size", "<", "excess", ")", "?", "reg", "+", "size", "/", "", ":", "(", "unsigned", ")", "", ";", "State", "->", "addInRegsParamInfo", "(", "ByValRegBegin", ",", "ByValRegEnd", ")", ";", "for", "(", "unsigned", "i", "=", "reg", "+", "", ";", "i", "!=", "ByValRegEnd", ";", "++", "i", ")", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "", ")", ";", "if", "(", "State", "->", "getCallOrPrologue", "(", ")", "==", "Call", ")", "{", "if", "(", "size", "<", "excess", ")", "size", "=", "", ";"], "ground_truth": ["else", "size", "-=", "excess", ";"], "File": "ARMISelLowering (2)1", "Func": "HandleByVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75201, "Length": 136, "Cover_Rate": 0.37777777777777777} {"Template_token": ["", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RegVT", "==", "", ")", "{", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "}", "else", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "!", "MatchingStackOffset", "(", "Arg", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ",", "MFI", ",", "MRI", ",", "TII", ")", ")", "return", "false", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)1", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75202, "Length": 326, "Cover_Rate": 0.44173441734417346} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI_Caller", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RegVT", "==", "", ")", "{", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}"], "ground_truth": ["}", "else", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "{"], "File": "ARMISelLowering (2)1", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75203, "Length": 316, "Cover_Rate": 0.4281842818428184} {"Template_token": ["", "bool", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)1", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75204, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)1", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75205, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isSelectSupported", "(", "SelectSupportKind", "Kind", ")", "const", "override", "{"], "ground_truth": ["return", "(", "Kind", "!=", "ScalarCondVectorVal", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "isSelectSupported", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75207, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "if", "(", "Copy", "->", "getOperand", "(", "Copy", "->", "getNumOperands", "(", ")", "-", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "return", "false", ";", "TCChain", "=", "Copy", "->", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDNode", "*", "VMov", "=", "Copy", ";", "SmallPtrSet", "<", "SDNode", "*", ",", "", ">", "Copies", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VMov", "->", "use_begin", "(", ")", ",", "UE", "=", "VMov", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "Copies", ".", "insert", "(", "*", "UI", ")", ";", "}", "if", "(", "Copies", ".", "size", "(", ")", ">", "", ")", "return", "false", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VMov", "->", "use_begin", "(", ")", ",", "UE", "=", "VMov", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDValue", "UseChain", "=", "UI", "->", "getOperand", "(", "", ")", ";", "if", "(", "Copies", ".", "count", "(", "UseChain", ".", "getNode", "(", ")", ")", ")", "Copy", "=", "*", "UI", ";", "else", "TCChain", "=", "UseChain", ";", "}", "}", "else", "if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "!", "Copy", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "Copy", "=", "*", "Copy", "->", "use_begin", "(", ")", ";", "if", "(", "Copy", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "Copy", "->", "hasNUsesOfValue", "(", "", ",", "", ")", ")", "return", "false", ";", "TCChain", "=", "Copy", "->", "getOperand", "(", "", ")", ";", "}", "else", "{", "return", "false", ";", "}"], "ground_truth": ["bool", "HasRet", "=", "false", ";"], "File": "ARMISelLowering (2)1", "Func": "isUsedByReturnOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75209, "Length": 266, "Cover_Rate": 0.6440677966101694} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "if", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "break", ";", "return", ";", "case", "'I'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "break", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "", "(", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";", "case", "'J'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<=", "", ")", "break", ";", "}", "return", ";", "case", "'K'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "CVal", "!=", "", "&&", "", "(", "CVal", ")", ")", "break", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "", "(", "~", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "~", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";", "case", "'L'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<", "", ")", "break", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "", "(", "-", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "-", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";", "case", "'M'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "&&", "(", "(", "CVal", "&", "", ")", "==", "", ")", ")", "break", ";", "}", "else", "{", "if", "(", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "||", "(", "(", "CVal", "&", "(", "CVal", "-", "", ")", ")", "==", "", ")", ")", "break", ";", "}", "return", ";", "case", "'N'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "break", ";", "}"], "ground_truth": ["return", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerAsmOperandForConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75210, "Length": 365, "Cover_Rate": 0.5944625407166124} {"Template_token": ["", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75211, "Length": 79, "Cover_Rate": 0.4388888888888889} {"Template_token": ["", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "unsigned", "Domain", "=", "", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isSwift", "(", ")", "&&", "Ord", "==", "Release", ")", "{"], "File": "ARMISelLowering (2)1", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75212, "Length": 97, "Cover_Rate": 0.5388888888888889} {"Template_token": ["", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ",", "", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{"], "ground_truth": ["cc", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75213, "Length": 222, "Cover_Rate": 0.5260663507109005} {"Template_token": ["", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}"], "ground_truth": ["", "CondCode", ",", "CondCode2", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75214, "Length": 198, "Cover_Rate": 0.46919431279620855} {"Template_token": ["", "int", "ImmVal", "=", "", "(", "FPVal", ")", ";", "if", "(", "ImmVal", "!=", "-", "", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewVal", "=", "DAG", ".", "getTargetConstant", "(", "ImmVal", ",", "", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "EVT", "VMovVT", ";", "unsigned", "iVal", "=", "FPVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "SDValue", "NewVal", "=", "isNEONModifiedImm", "(", "iVal", ",", "", ",", "", ",", "DAG", ",", "VMovVT", ",", "false", ",", "VMOVModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "SDValue", "VecFConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecFConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "NewVal", "=", "isNEONModifiedImm", "(", "~", "iVal", "&", "", ",", "", ",", "", ",", "DAG", ",", "VMovVT", ",", "false", ",", "VMVNModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "SDValue", "VecFConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecFConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)1", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75218, "Length": 280, "Cover_Rate": 0.7} {"Template_token": ["", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Op", "->", "getOperand", "(", "i", ")", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "isSigned", ";", "Entry", ".", "isZExt", "=", "!", "isSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "NULL", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::"], "ground_truth": ["CallLoweringInfo", "CLI", "(", "InChain", ",", "RetTy", ",", "isSigned", ",", "!", "isSigned", ",", "false", ",", "true", ",", "", ",", "getLibcallCallingConv", "(", "LC", ")", ",", "false", ",", "false", ",", "true", ",", "Callee", ",", "Args", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75219, "Length": 136, "Cover_Rate": 0.337468982630273} {"Template_token": ["", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "RTLIB", "::", "Libcall", "LC", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I8", ":", "RTLIB", "::", "UDIVREM_I8", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I16", ":", "RTLIB", "::", "UDIVREM_I16", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I32", ":", "RTLIB", "::", "UDIVREM_I32", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I64", ":", "RTLIB", "::", "UDIVREM_I64", ";", "break", ";", "}", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Op", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["EVT", "ArgVT", "=", "Op", "->", "getOperand", "(", "i", ")", ".", "getValueType", "(", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75220, "Length": 164, "Cover_Rate": 0.40694789081885857} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "Mask", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Mask", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "else", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp0", ")", ";", "if", "(", "SrcVT", "==", "", ")", "{", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp1", ")", ";", "if", "(", "VT", "==", "", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "else", "if", "(", "VT", "==", "", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp1", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp0", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ")", ";", "SDValue", "AllOnes", "=", "DAG", ".", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "AllOnes", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "AllOnes", ")", ";", "SDValue", "MaskNot", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Mask", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "AllOnes", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ",", "Mask", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp0", ",", "MaskNot", ")", ")", ";", "if", "(", "VT", "==", "", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "else", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";", "}"], "ground_truth": ["return", "Res", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerFCOPYSIGN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75221, "Length": 366, "Cover_Rate": 0.40486725663716816} {"Template_token": ["", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "!=", "", "&&", "", ")", ";", "int", "index", "=", "ArgLocs", "[", "i", "]", ".", "getValNo", "(", ")", ";", "if", "(", "index", "!=", "lastInsIndex", ")", "{", "", "Flags", "=", "Ins", "[", "index", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "unsigned", "CurByValIndex", "=", "CCInfo", ".", "getInRegsParamsProceed", "(", ")", ";", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "CurOrigArg", ",", "CurByValIndex", ",", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "PartOffset", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ".", "getByValSize", "(", ")", ",", "true", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ")", ";", "CCInfo", ".", "nextInRegsParam", "(", ")", ";", "}", "else", "{", "unsigned", "FIOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", "+", "AFI", "->", "getStoredByValParamsPadding", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ",", "FIOffset", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ")", ";", "}", "lastInsIndex", "=", "index", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)1", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75223, "Length": 468, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "(", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "?", "", ":", "", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";"], "ground_truth": ["while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75224, "Length": 97, "Cover_Rate": 0.6258064516129033} {"Template_token": ["", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "FunctionInfo", "*", "AFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75225, "Length": 168, "Cover_Rate": 0.3605150214592275} {"Template_token": ["", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75226, "Length": 137, "Cover_Rate": 0.3959537572254335} {"Template_token": ["", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}"], "ground_truth": ["if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{"], "File": "ARMISelLowering (2)1", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75227, "Length": 133, "Cover_Rate": 0.38439306358381503} {"Template_token": ["", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75228, "Length": 179, "Cover_Rate": 0.47229551451187335} {"Template_token": ["", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "}", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)1", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75229, "Length": 290, "Cover_Rate": 0.7651715039577837} {"Template_token": ["", "return", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ":", "LowerGlobalAddressELF", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75230, "Length": 196, "Cover_Rate": 0.3029366306027821} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";"], "ground_truth": ["Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75231, "Length": 321, "Cover_Rate": 0.4706744868035191} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75232, "Length": 62, "Cover_Rate": 0.328042328042328} {"Template_token": ["", "const", "ConstantSDNode", "*", "CMOVTrue", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "CMOVFalse", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "CMOVTrue", "&&", "CMOVFalse", ")", "{", "unsigned", "CMOVTrueVal", "=", "CMOVTrue", "->", "getZExtValue", "(", ")", ";", "unsigned", "CMOVFalseVal", "=", "CMOVFalse", "->", "getZExtValue", "(", ")", ";", "SDValue", "True", ";", "SDValue", "False", ";", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectTrue", ";", "False", "=", "SelectFalse", ";", "}", "else", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectFalse", ";", "False", "=", "SelectTrue", ";", "}"], "ground_truth": ["if", "(", "True", ".", "getNode", "(", ")", "&&", "False", ".", "getNode", "(", ")", ")", "{"], "File": "ARMISelLowering (2)1", "Func": "LowerSELECT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75233, "Length": 123, "Cover_Rate": 0.36176470588235293} {"Template_token": ["", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "SDValue", "cc2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";", "SDValue", "Cmp2", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ",", "TrueVal", ",", "cc2", ",", "CCR", ",", "Cmp2", ")", ";", "}"], "ground_truth": ["return", "Result", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75234, "Length": 137, "Cover_Rate": 0.42946708463949845} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerSELECT_CC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "SDValue", "cc2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";", "SDValue", "Cmp2", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ",", "TrueVal", ",", "cc2", ",", "CCR", ",", "Cmp2", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75235, "Length": 288, "Cover_Rate": 0.9028213166144201} {"Template_token": ["", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ExtraShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "Tmp3", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "", "]", "=", "{", "Lo", ",", "Hi", "}", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerShiftLeftParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75236, "Length": 127, "Cover_Rate": 0.35774647887323946} {"Template_token": ["", "unsigned", "Opc", "=", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "", "||", "Op", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "RevShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "TrueVal", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ExtraShAmt", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "", "]", "=", "{", "Lo", ",", "Hi", "}", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerShiftRightParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75237, "Length": 249, "Cover_Rate": 0.6484375} {"Template_token": ["", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "RevShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "TrueVal", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ExtraShAmt", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "SDValue", "Ops", "[", "", "]", "=", "{", "Lo", ",", "Hi", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "", ",", "dl", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerShiftRightParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75238, "Length": 182, "Cover_Rate": 0.4739583333333333} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "Chain", ",", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "CallingConv", "::", "C", ",", "false", ",", "false", ",", "true", ",", "DAG", ".", "getExternalSymbol", "(", "", ",", "PtrVT", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75239, "Length": 271, "Cover_Rate": 0.8187311178247734} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";"], "ground_truth": ["TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "Chain", ",", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "CallingConv", "::", "C", ",", "false", ",", "false", ",", "true", ",", "DAG", ".", "getExternalSymbol", "(", "", ",", "PtrVT", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75240, "Length": 277, "Cover_Rate": 0.8368580060422961} {"Template_token": ["", "if", "(", "V2", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "&", "VTBLMask", "[", "", "]", ",", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "V2", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "&", "VTBLMask", "[", "", "]", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerVECTOR_SHUFFLEv8i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75241, "Length": 82, "Cover_Rate": 0.4079601990049751} {"Template_token": ["", "for", "(", "ArrayRef", "<", "int", ">", "::", "iterator", "I", "=", "ShuffleMask", ".", "begin", "(", ")", ",", "E", "=", "ShuffleMask", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "VTBLMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "*", "I", ",", "", ")", ")", ";", "if", "(", "V2", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "&", "VTBLMask", "[", "", "]", ",", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "V2", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "&", "VTBLMask", "[", "", "]", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerVECTOR_SHUFFLEv8i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75242, "Length": 128, "Cover_Rate": 0.6368159203980099} {"Template_token": ["", "bool", "TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "EnableTailCalls", "&&", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)1", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75243, "Length": 38, "Cover_Rate": 0.8085106382978723} {"Template_token": ["", "bool", "TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "EnableTailCalls", "&&", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75244, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "bitcastf32Toi32", "(", "LHS", ",", "DAG", ")", ",", "Mask", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "bitcastf32Toi32", "(", "RHS", ",", "DAG", ")", ",", "Mask", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "SDValue", "LHS1", ",", "LHS2", ";", "SDValue", "RHS1", ",", "RHS2", ";", "expandf64Toi32", "(", "LHS", ",", "DAG", ",", "LHS1", ",", "LHS2", ")", ";", "expandf64Toi32", "(", "RHS", ",", "DAG", ",", "RHS1", ",", "RHS2", ")", ";"], "ground_truth": ["LHS2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS2", ",", "Mask", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "OptimizeVFPBrcond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75245, "Length": 146, "Cover_Rate": 0.3173913043478261} {"Template_token": ["", "if", "(", "LHSOk", "&&", "RHSOk", "&&", "(", "LHSSeenZero", "||", "RHSSeenZero", ")", ")", "{", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "else", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "SDValue", "cc", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "bitcastf32Toi32", "(", "LHS", ",", "DAG", ")", ",", "Mask", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "bitcastf32Toi32", "(", "RHS", ",", "DAG", ")", ",", "Mask", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "SDValue", "LHS1", ",", "LHS2", ";", "SDValue", "RHS1", ",", "RHS2", ";", "expandf64Toi32", "(", "LHS", ",", "DAG", ",", "LHS1", ",", "LHS2", ")", ";", "expandf64Toi32", "(", "RHS", ",", "DAG", ",", "RHS1", ",", "RHS2", ")", ";", "LHS2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS2", ",", "Mask", ")", ";", "RHS2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "RHS2", ",", "Mask", ")", ";"], "ground_truth": ["", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "OptimizeVFPBrcond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75246, "Length": 231, "Cover_Rate": 0.5021739130434782} {"Template_token": ["", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Arg", ")", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ")", ")", ";"], "ground_truth": ["if", "(", "NextVA", ".", "isRegLoc", "(", ")", ")", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "", ")", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "PassF64ArgInRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75247, "Length": 72, "Cover_Rate": 0.3673469387755102} {"Template_token": ["", "}", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "!=", "", "||", "!", "hasNormalLoadOperand", "(", "N", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "i", ")", ")", ";", "Ops", ".", "push_back", "(", "V", ")", ";"], "ground_truth": ["DCI", ".", "AddToWorklist", "(", "V", ".", "getNode", "(", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "PerformBUILD_VECTORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75248, "Length": 109, "Cover_Rate": 0.4678111587982833} {"Template_token": ["", "", "CC", "=", "(", "", ")", "cast", "<", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "Res", ";", "if", "(", "CC", "==", "", "&&", "FalseVal", "==", "RHS", "&&", "FalseVal", "!=", "LHS", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "TrueVal", ",", "cc", ",", "N", "->", "getOperand", "(", "", ")", ",", "Cmp", ")", ";", "}", "else", "if", "(", "CC", "==", "", "&&", "TrueVal", "==", "RHS", ")", "{", "SDValue", "cc", ";", "SDValue", "NewCmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "FalseVal", ",", "cc", ",", "N", "->", "getOperand", "(", "", ")", ",", "NewCmp", ")", ";", "}"], "ground_truth": ["if", "(", "Res", ".", "getNode", "(", ")", ")", "{"], "File": "ARMISelLowering (2)1", "Func": "PerformCMOVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75249, "Length": 136, "Cover_Rate": 0.35051546391752575} {"Template_token": ["", "SDValue", "TrueVal", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "cc", "=", "N", "->", "getOperand", "(", "", ")", ";", "", "CC", "=", "(", "", ")", "cast", "<", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "Res", ";", "if", "(", "CC", "==", "", "&&", "FalseVal", "==", "RHS", "&&", "FalseVal", "!=", "LHS", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "TrueVal", ",", "cc", ",", "N", "->", "getOperand", "(", "", ")", ",", "Cmp", ")", ";", "}", "else", "if", "(", "CC", "==", "", "&&", "TrueVal", "==", "RHS", ")", "{", "SDValue", "cc", ";", "SDValue", "NewCmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "FalseVal", ",", "cc", ",", "N", "->", "getOperand", "(", "", ")", ",", "NewCmp", ")", ";", "}", "if", "(", "Res", ".", "getNode", "(", ")", ")", "{", "APInt", "KnownZero", ",", "KnownOne", ";", "DAG", ".", "ComputeMaskedBits", "(", "SDValue", "(", "N", ",", "", ")", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "KnownZero", "==", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";", "else", "if", "(", "KnownZero", "==", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";", "else", "if", "(", "KnownZero", "==", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)1", "Func": "PerformCMOVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75250, "Length": 264, "Cover_Rate": 0.6804123711340206} {"Template_token": ["", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewLD1", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "ground_truth": ["SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "NewLD1", ".", "getValue", "(", "", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "std", "::", "min", "(", "", ",", "LD", "->", "getAlignment", "(", ")", "/", "", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75251, "Length": 144, "Cover_Rate": 0.3988919667590028} {"Template_token": ["", "if", "(", "Opcode", "!=", "", "&&", "Opcode", "!=", "", "&&", "Opcode", "!=", "", "&&", "Opcode", "!=", "", ")", "{", "Opcode", "=", "N1", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", "&&", "Opcode", "!=", "", "&&", "Opcode", "!=", "", "&&", "Opcode", "!=", "", ")", "return", "SDValue", "(", ")", ";", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "}", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";"], "ground_truth": ["SDLoc", "DL", "(", "N", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "PerformVMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75252, "Length": 76, "Cover_Rate": 0.33043478260869563} {"Template_token": ["", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ")", ";", "if", "(", "NewOp", "==", "", ")", "{", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ")", ";", "}", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOp", ",", "dl", ",", "Tys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ",", "", ",", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "OpsF", "[", "]", "=", "{", "Result", ".", "getValue", "(", "", ")", ",", "Result", ".", "getValue", "(", "", ")", "}", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "OpsF", ",", "", ")", ")", ";"], "ground_truth": ["Results", ".", "push_back", "(", "Result", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "ReplaceATOMIC_OP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75253, "Length": 247, "Cover_Rate": 0.7201166180758017} {"Template_token": ["", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ")", ";", "if", "(", "NewOp", "==", "", ")", "{"], "ground_truth": ["Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "ReplaceATOMIC_OP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75254, "Length": 121, "Cover_Rate": 0.35276967930029157} {"Template_token": ["", "Res", "=", "ExpandVectorExtension", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMISelLowering (2)1", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75255, "Length": 190, "Cover_Rate": 0.5053191489361702} {"Template_token": ["", "static", "void", "ReplaceREADCYCLECOUNTER", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Cycles32", ",", "OutChain", ";", "if", "(", "Subtarget", "->", "hasPerfMon", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", "}", ";", "Cycles32", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Ops", "[", "", "]", ",", "array_lengthof", "(", "Ops", ")", ")", ";"], "ground_truth": ["OutChain", "=", "Cycles32", ".", "getValue", "(", "", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "ReplaceREADCYCLECOUNTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75256, "Length": 153, "Cover_Rate": 0.6270491803278688} {"Template_token": ["", "static", "void", "ReplaceREADCYCLECOUNTER", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Cycles32", ",", "OutChain", ";", "if", "(", "Subtarget", "->", "hasPerfMon", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", "}", ";", "Cycles32", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Ops", "[", "", "]", ",", "array_lengthof", "(", "Ops", ")", ")", ";", "OutChain", "=", "Cycles32", ".", "getValue", "(", "", ")", ";", "}", "else", "{", "Cycles32", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "OutChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "}", "SDValue", "Cycles64", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Cycles32", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "ground_truth": ["Results", ".", "push_back", "(", "Cycles64", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "ReplaceREADCYCLECOUNTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75257, "Length": 208, "Cover_Rate": 0.8524590163934426} {"Template_token": ["", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "TruncVT", "=", "", "(", "EltSize", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "const", "APInt", "&", "CInt", "=", "C", "->", "getAPIntValue", "(", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "CInt", ".", "zextOrTrunc", "(", "", ")", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "SkipExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75258, "Length": 126, "Cover_Rate": 0.34332425068119893} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "BVN", "->", "getOperand", "(", "LowElt", ")", ",", "BVN", "->", "getOperand", "(", "LowElt", "+", "", ")", ")", ";", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "TruncVT", "=", "", "(", "EltSize", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "const", "APInt", "&", "CInt", "=", "C", "->", "getAPIntValue", "(", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "CInt", ".", "zextOrTrunc", "(", "", ")", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)1", "Func": "SkipExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75259, "Length": 158, "Cover_Rate": 0.4305177111716621} {"Template_token": ["", "unsigned", "firstRegToSaveIndex", ",", "lastRegToSaveIndex", ";", "unsigned", "RBegin", ",", "REnd", ";", "if", "(", "InRegsParamRecordIdx", "<", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ")", "{", "CCInfo", ".", "getInRegsParamInfo", "(", "InRegsParamRecordIdx", ",", "RBegin", ",", "REnd", ")", ";", "firstRegToSaveIndex", "=", "RBegin", "-", "", ";", "lastRegToSaveIndex", "=", "REnd", "-", "", ";", "}", "else", "{", "firstRegToSaveIndex", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "array_lengthof", "(", "GPRArgRegs", ")", ")", ";", "lastRegToSaveIndex", "=", "", ";", "}", "unsigned", "ArgRegsSize", ",", "ArgRegsSaveSize", ";", "computeRegArea", "(", "CCInfo", ",", "MF", ",", "InRegsParamRecordIdx", ",", "ArgSize", ",", "ArgRegsSize", ",", "ArgRegsSaveSize", ")", ";", "if", "(", "ArgRegsSaveSize", ")", "{", "unsigned", "Padding", "=", "ArgRegsSaveSize", "-", "ArgRegsSize", ";", "if", "(", "Padding", ")", "{", "assert", "(", "AFI", "->", "getStoredByValParamsPadding", "(", ")", "==", "", "&&", "", ")", ";", "AFI", "->", "setStoredByValParamsPadding", "(", "Padding", ")", ";", "}", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgRegsSaveSize", ",", "Padding", "+", "ArgOffset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "for", "(", "unsigned", "i", "=", "", ";", "firstRegToSaveIndex", "<", "lastRegToSaveIndex", ";", "++", "firstRegToSaveIndex", ",", "++", "i", ")", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "&", "", ";", "else", "RC", "=", "&", "", ";", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPRArgRegs", "[", "firstRegToSaveIndex", "]", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", "OrigArg", ",", "OffsetFromOrigArg", "+", "", "*", "i", ")", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["MemOps", ".", "push_back", "(", "Store", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75260, "Length": 280, "Cover_Rate": 0.5932203389830508} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "", ",", "ArgOffset", ",", "", ",", "ForceMutable", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75261, "Length": 53, "Cover_Rate": 0.5955056179775281} {"Template_token": ["", "void", "TargetLowering", "::", "VarArgStyleRegisters", "(", "CCState", "&", "CCInfo", ",", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "&", "Chain", ",", "unsigned", "ArgOffset", ",", "bool", "ForceMutable", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";"], "ground_truth": ["FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75262, "Length": 51, "Cover_Rate": 0.5730337078651685} {"Template_token": ["", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp1", ")", ";", "else", "IsLeftOperandMUL", "=", "true", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "MULOp", "->", "getOpcode", "(", ")", ";", "unsigned", "FinalOpc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "SDValue", "*", "HiAdd", "=", "nullptr", ";", "SDValue", "*", "LoMul", "=", "nullptr", ";", "SDValue", "*", "LowAdd", "=", "nullptr", ";", "if", "(", "(", "AddeOp0", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", "&&", "(", "AddeOp1", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}", "if", "(", "AddcOp1", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp1", ";", "LowAdd", "=", "&", "AddcOp0", ";", "}", "if", "(", "!", "LoMul", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "*", "LowAdd", ")", ";", "Ops", ".", "push_back", "(", "*", "HiAdd", ")", ";", "SDValue", "MLALNode", "=", "DAG", ".", "getNode", "(", "FinalOpc", ",", "SDLoc", "(", "AddcNode", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "SDValue", "HiMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddeNode", ",", "", ")", ",", "HiMLALResult", ")", ";", "SDValue", "LoMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddcNode", ",", "", ")", ",", "LoMLALResult", ")", ";", "SDValue", "resNode", "(", "AddcNode", ",", "", ")", ";"], "ground_truth": ["return", "resNode", ";"], "File": "ARMISelLowering (2)2", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75263, "Length": 318, "Cover_Rate": 0.5007874015748032} {"Template_token": ["", "SDValue", "AddcOp1", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "if", "(", "AddcOp0", ".", "getNode", "(", ")", "==", "AddcOp1", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "AddcNode", "->", "getNumValues", "(", ")", "==", "", "&&", "AddcNode", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "if", "(", "AddcNode", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddcOp0", "->", "getOpcode", "(", ")", "!=", "", "&&", "AddcOp0", "->", "getOpcode", "(", ")", "!=", "", "&&", "AddcOp1", "->", "getOpcode", "(", ")", "!=", "", "&&", "AddcOp1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "AddeNode", "=", "AddcNode", "->", "getGluedUser", "(", ")", ";", "if", "(", "!", "AddeNode", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddeNode", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "AddeNode", "->", "getNumOperands", "(", ")", "==", "", "&&", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "SDValue", "AddeOp0", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "SDValue", "AddeOp1", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "if", "(", "AddeOp0", ".", "getNode", "(", ")", "==", "AddeOp1", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsLeftOperandMUL", "=", "false", ";", "SDValue", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp0", ")", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp1", ")", ";", "else", "IsLeftOperandMUL", "=", "true", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "MULOp", "->", "getOpcode", "(", ")", ";", "unsigned", "FinalOpc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "SDValue", "*", "HiAdd", "=", "nullptr", ";", "SDValue", "*", "LoMul", "=", "nullptr", ";", "SDValue", "*", "LowAdd", "=", "nullptr", ";", "if", "(", "(", "AddeOp0", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", "&&", "(", "AddeOp1", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}", "if", "(", "AddcOp1", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp1", ";", "LowAdd", "=", "&", "AddcOp0", ";", "}"], "ground_truth": ["if", "(", "!", "LoMul", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75264, "Length": 392, "Cover_Rate": 0.6173228346456693} {"Template_token": ["", "MVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "!=", "", "&&", "ElemTy", "!=", "", ")", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "if", "(", "ElemTy", "==", "", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "}", "else", "{", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedBitwiseVT", ")", ";"], "ground_truth": ["setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75265, "Length": 278, "Cover_Rate": 0.5009009009009009} {"Template_token": ["", "const", "BaseInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", "&&", "", ")", ";", "MI", "->", "setDesc", "(", "*", "MCID", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ")", ")", ";", "}", "unsigned", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "if", "(", "!", "MI", "->", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "definesCPSR", "=", "true", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "deadCPSR", "=", "true", ";", "MI", "->", "RemoveOperand", "(", "i", ")", ";", "break", ";", "}", "}", "if", "(", "!", "definesCPSR", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "assert", "(", "deadCPSR", "==", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", "&&", "", ")", ";", "if", "(", "deadCPSR", ")", "{", "assert", "(", "!", "MI", "->", "getOperand", "(", "ccOutIdx", ")", ".", "getReg", "(", ")", "&&", "", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMISelLowering (2)2", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75266, "Length": 266, "Cover_Rate": 0.726775956284153} {"Template_token": ["", "}", "const", "MCInstrDesc", "*", "MCID", "=", "&", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NewOpc", "=", "convertAddSubFlagsOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NewOpc", ")", "{", "const", "BaseInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", "&&", "", ")", ";", "MI", "->", "setDesc", "(", "*", "MCID", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ")", ")", ";", "}", "unsigned", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "if", "(", "!", "MI", "->", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}"], "ground_truth": ["bool", "definesCPSR", "=", "false", ";"], "File": "ARMISelLowering (2)2", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75267, "Length": 146, "Cover_Rate": 0.3989071038251366} {"Template_token": ["", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "||", "Subtarget", "->", "isLittle", "(", ")", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)2", "Func": "allowsMisalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75268, "Length": 81, "Cover_Rate": 0.6044776119402985} {"Template_token": ["", "bool", "TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "bool", "*", "Fast", ")", "const", "{", "bool", "AllowsUnaligned", "=", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":", "{"], "File": "ARMISelLowering (2)2", "Func": "allowsMisalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75269, "Length": 53, "Cover_Rate": 0.39552238805970147} {"Template_token": ["", "CCState", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "isVarArg", ",", "MachineFunction", "&", "MF", ",", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "locs", ",", "LLVMContext", "&", "C", ",", "ParmContext", "PC", ")", ":", "CCState", "(", "CC", ",", "isVarArg", ",", "MF", ",", "locs", ",", "C", ")", "{", "assert", "(", "(", "(", "PC", "==", "Call", ")", "||", "(", "PC", "==", "Prologue", ")", ")", "&&", "", "", ")", ";", "CallOrPrologue", "=", "PC", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "ARMCCState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75271, "Length": 67, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setIsDead", "(", "true", ")", ";", "}", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "++", "I", ")", "{", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "isThumb1", "?", "&", "", ":", "&", "", ")", ";", "MIB", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "attachMEMCPYScratchRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75272, "Length": 80, "Cover_Rate": 0.44692737430167595} {"Template_token": ["", "if", "(", "isFloatingPointZero", "(", "Op", ")", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "", ")", ";"], "ground_truth": ["if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getLoad", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "bitcastf32Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75273, "Length": 91, "Cover_Rate": 0.8053097345132744} {"Template_token": ["", "static", "bool", "BitsProperlyConcatenate", "(", "const", "APInt", "&", "A", ",", "const", "APInt", "&", "B", ")", "{"], "ground_truth": ["unsigned", "LastActiveBitInA", "=", "A", ".", "countTrailingZeros", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "BitsProperlyConcatenate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75274, "Length": 24, "Cover_Rate": 0.4897959183673469} {"Template_token": ["", "bool", "TargetLowering", "::", "canCombineStoreAndExtract", "(", "Type", "*", "VectorTy", ",", "Value", "*", "Idx", ",", "unsigned", "&", "Cost", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "false", ";", "if", "(", "VectorTy", "->", "isFPOrFPVectorTy", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isa", "<", "ConstantInt", ">", "(", "Idx", ")", ")", "return", "false", ";", "assert", "(", "VectorTy", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "unsigned", "BitWidth", "=", "cast", "<", "VectorType", ">", "(", "VectorTy", ")", "->", "getBitWidth", "(", ")", ";"], "ground_truth": ["if", "(", "BitWidth", "==", "", "||", "BitWidth", "==", "", ")", "{"], "File": "ARMISelLowering (2)2", "Func": "canCombineStoreAndExtract", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75275, "Length": 93, "Cover_Rate": 0.8857142857142857} {"Template_token": ["", "bool", "TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{"], "ground_truth": ["SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";"], "File": "ARMISelLowering (2)2", "Func": "CanLowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75276, "Length": 39, "Cover_Rate": 0.5342465753424658} {"Template_token": ["", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";"], "ground_truth": ["return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "CCAssignFnForNode", "(", "CallConv", ",", "true", ",", "isVarArg", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "CanLowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75277, "Length": 31, "Cover_Rate": 0.4246575342465753} {"Template_token": ["", "switch", "(", "IntNo", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "false", ";", "isLoadOp", "=", "false", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoadOp", ")", "{", "VecTy", "=", "N", "->", "getValueType", "(", "", ")", ";", "}", "else", "if", "(", "isIntrinsic", ")", "{", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ".", "getValueType", "(", ")", ";", "}", "else", "{", "assert", "(", "isStore", "&&", "", ")", ";", "VecTy", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "}", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "", ")", "==", "Addr", "?", "", ":", "", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint64_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";"], "ground_truth": ["}", "else", "if", "(", "NumBytes", ">=", "", "*", "", ")", "{"], "File": "ARMISelLowering (2)2", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75278, "Length": 505, "Cover_Rate": 0.3757440476190476} {"Template_token": ["", "SDNode", "*", "VLD", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "VLD", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NumVecs", "=", "", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "VLD", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IntNo", "==", "", ")", "{", "NumVecs", "=", "", ";", "NewOpc", "=", "", ";", "}", "else", "if", "(", "IntNo", "==", "", ")", "{", "NumVecs", "=", "", ";", "NewOpc", "=", "", ";", "}", "else", "if", "(", "IntNo", "==", "", ")", "{", "NumVecs", "=", "", ";", "NewOpc", "=", "", ";", "}", "else", "{", "return", "false", ";", "}", "unsigned", "VLDLaneNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "VLD", "->", "getOperand", "(", "NumVecs", "+", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VLD", "->", "use_begin", "(", ")", ",", "UE", "=", "VLD", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "==", "NumVecs", ")", "continue", ";", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "!=", "", "||", "VLDLaneNo", "!=", "cast", "<", "ConstantSDNode", ">", "(", "User", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "return", "false", ";", "}", "EVT", "Tys", "[", "", "]", ";", "unsigned", "n", ";", "for", "(", "n", "=", "", ";", "n", "<", "NumVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "VT", ";", "Tys", "[", "n", "]", "=", "", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "makeArrayRef", "(", "Tys", ",", "NumVecs", "+", "", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "VLD", "->", "getOperand", "(", "", ")", ",", "VLD", "->", "getOperand", "(", "", ")", "}", ";", "MemIntrinsicSDNode", "*", "VLDMemInt", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "VLD", ")", ";", "SDValue", "VLDDup", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "SDLoc", "(", "VLD", ")", ",", "SDTys", ",", "Ops", ",", "VLDMemInt", "->", "getMemoryVT", "(", ")", ",", "VLDMemInt", "->", "getMemOperand", "(", ")", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VLD", "->", "use_begin", "(", ")", ",", "UE", "=", "VLD", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "unsigned", "ResNo", "=", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", ";", "if", "(", "ResNo", "==", "NumVecs", ")", "continue", ";", "SDNode", "*", "User", "=", "*", "UI", ";"], "ground_truth": ["DCI", ".", "CombineTo", "(", "User", ",", "SDValue", "(", "VLDDup", ".", "getNode", "(", ")", ",", "ResNo", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "CombineVLDDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75279, "Length": 413, "Cover_Rate": 0.7591911764705882} {"Template_token": ["", "if", "(", "!", "Index", ")", "return", "SDValue", "(", ")", ";", "unsigned", "DstNumElt", "=", "DstVT", ".", "getVectorNumElements", "(", ")", ";", "const", "APInt", "&", "APIntIndex", "=", "Index", "->", "getAPIntValue", "(", ")", ";", "APInt", "NewIndex", "(", "APIntIndex", ".", "getBitWidth", "(", ")", ",", "DstNumElt", ")", ";", "NewIndex", "*=", "APIntIndex", ";", "if", "(", "NewIndex", ".", "getBitWidth", "(", ")", ">", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "ExtractSrc", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DstVT", ".", "getScalarType", "(", ")", ",", "ExtractSrc", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "*", "DstNumElt", ")", ";"], "ground_truth": ["SDValue", "BitCast", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "ExtractSrc", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "CombineVMOVDRRCandidateWithVecOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75280, "Length": 126, "Cover_Rate": 0.5163934426229508} {"Template_token": ["", "static", "SDValue", "CombineVMOVDRRCandidateWithVecOp", "(", "const", "SDNode", "*", "BC", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Op", "=", "BC", "->", "getOperand", "(", "", ")", ";", "EVT", "DstVT", "=", "BC", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "DstVT", ".", "isVector", "(", ")", "||", "Op", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "Op", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["ConstantSDNode", "*", "Index", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "CombineVMOVDRRCandidateWithVecOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75281, "Length": 80, "Cover_Rate": 0.32786885245901637} {"Template_token": ["", "APInt", "KO2", "(", "KnownOne", ".", "getBitWidth", "(", ")", ",", "", ")", ";", "computeKnownBits", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZero", ",", "KnownOne", ")", ";", "computeKnownBits", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "KZ2", ",", "KO2", ")", ";", "KnownZero", "&=", "KZ2", ";", "KnownOne", "&=", "KO2", ";"], "ground_truth": ["return", ";"], "File": "ARMISelLowering (2)2", "Func": "computeKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75282, "Length": 54, "Cover_Rate": 0.3016759776536313} {"Template_token": ["", "KnownOne", "&=", "Mask", ";", "return", ";", "}", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "{", "APInt", "KZ2", "(", "KnownZero", ".", "getBitWidth", "(", ")", ",", "", ")", ";", "APInt", "KO2", "(", "KnownOne", ".", "getBitWidth", "(", ")", ",", "", ")", ";"], "ground_truth": ["computeKnownBits", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZero", ",", "KnownOne", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "computeKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75283, "Length": 58, "Cover_Rate": 0.3240223463687151} {"Template_token": ["", "void", "TargetLowering", "::", "emitAtomicCmpXchgNoStoreLLBalance", "(", "IRBuilder", "<", ">", "&", "Builder", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "return", ";"], "ground_truth": ["Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "emitAtomicCmpXchgNoStoreLLBalance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75284, "Length": 42, "Cover_Rate": 0.6885245901639344} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "return", ";", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Builder", ".", "CreateCall", "(", "llvm", "::", "", "(", "M", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "emitAtomicCmpXchgNoStoreLLBalance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75285, "Length": 44, "Cover_Rate": 0.7213114754098361} {"Template_token": ["", "return", "nullptr", ";", "case", "SequentiallyConsistent", ":", "if", "(", "!", "IsStore", ")", "return", "nullptr", ";", "case", "Release", ":", "case", "AcquireRelease", ":", "if", "(", "Subtarget", "->", "isSwift", "(", ")", ")", "return", "makeDMB", "(", "Builder", ",", "", ")", ";", "else", "return", "makeDMB", "(", "Builder", ",", "", ")", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "emitLeadingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75287, "Length": 52, "Cover_Rate": 0.46846846846846846} {"Template_token": ["", "Value", "*", "LoHi", "=", "Builder", ".", "CreateCall", "(", "Ldrex", ",", "Addr", ",", "", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Lo", "=", "Builder", ".", "CreateZExt", "(", "Lo", ",", "ValTy", ",", "", ")", ";", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValTy", ",", "", ")", ";", "return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValTy", ",", "", ")", ")", ",", "", ")", ";", "}"], "ground_truth": ["Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";"], "File": "ARMISelLowering (2)2", "Func": "emitLoadLinked", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75288, "Length": 130, "Cover_Rate": 0.40372670807453415} {"Template_token": ["", "case", "CodeModel", "::", "JITDefault", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75289, "Length": 141, "Cover_Rate": 0.3525} {"Template_token": ["", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "*", "ContBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "ContBB", ")", ";", "ContBB", "->", "splice", "(", "ContBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "MBB", "->", "addSuccessor", "(", "ContBB", ")", ";", "MachineBasicBlock", "*", "TrapBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "TrapBB", ")", ";", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "MBB", "->", "addSuccessor", "(", "TrapBB", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TrapBB", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "EmitLowered__dbzchk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75290, "Length": 151, "Cover_Rate": 0.7783505154639175} {"Template_token": ["", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "MBB", "->", "addSuccessor", "(", "TrapBB", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TrapBB", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "ContBB", ";"], "File": "ARMISelLowering (2)2", "Func": "EmitLowered__dbzchk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75291, "Length": 71, "Cover_Rate": 0.36597938144329895} {"Template_token": ["", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Strex", ",", "{", "Lo", ",", "Hi", ",", "Addr", "}", ")", ";", "}", "", "Int", "=", "IsRelease", "?", "", ":", "", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";", "Function", "*", "Strex", "=", "", "(", "M", ",", "Int", ",", "Tys", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Strex", ",", "{", "Builder", ".", "CreateZExtOrBitCast", "(", "Val", ",", "Strex", "->", "getFunctionType", "(", ")", "->", "getParamType", "(", "", ")", ")", ",", "Addr", "}", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75293, "Length": 104, "Cover_Rate": 0.37681159420289856} {"Template_token": ["", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "", "Int", "=", "IsRelease", "?", "", ":", "", ";", "Function", "*", "Strex", "=", "", "(", "M", ",", "Int", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int32Ty", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "", ")", ",", "Int32Ty", ",", "", ")", ";"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75294, "Length": 105, "Cover_Rate": 0.3804347826086957} {"Template_token": ["", "case", "Unordered", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Monotonic", ":", "case", "Release", ":", "return", "nullptr", ";", "case", "Acquire", ":", "case", "AcquireRelease", ":", "case", "SequentiallyConsistent", ":", "return", "makeDMB", "(", "Builder", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "emitTrailingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75296, "Length": 35, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "!", "isOneConstant", "(", "N", "->", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";"], "ground_truth": ["Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Hi", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75297, "Length": 155, "Cover_Rate": 0.5636363636363636} {"Template_token": ["", "static", "SDValue", "Expand64BitShift", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "ST", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "!", "isOneConstant", "(", "N", "->", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Hi", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ".", "getValue", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75298, "Length": 239, "Cover_Rate": 0.8690909090909091} {"Template_token": ["", "SDValue", "DBZCHK", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Or", ")", ";", "SDValue", "Result", "=", "LowerWindowsDIVLibCall", "(", "Op", ",", "DAG", ",", "Signed", ",", "DBZCHK", ")", ";", "SDValue", "Lower", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Result", ")", ";", "SDValue", "Upper", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Result", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ")", ";", "Upper", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Upper", ")", ";", "Results", ".", "push_back", "(", "Lower", ")", ";", "Results", ".", "push_back", "(", "Upper", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "ExpandDIV_Windows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75299, "Length": 114, "Cover_Rate": 0.3864406779661017} {"Template_token": ["", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Or", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "SDValue", "DBZCHK", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Or", ")", ";", "SDValue", "Result", "=", "LowerWindowsDIVLibCall", "(", "Op", ",", "DAG", ",", "Signed", ",", "DBZCHK", ")", ";", "SDValue", "Lower", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Result", ")", ";", "SDValue", "Upper", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Result", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ")", ";", "Upper", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Upper", ")", ";", "Results", ".", "push_back", "(", "Lower", ")", ";", "Results", ".", "push_back", "(", "Upper", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "ExpandDIV_Windows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75300, "Length": 196, "Cover_Rate": 0.6644067796610169} {"Template_token": ["", "SDValue", "Read", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Read", ".", "getValue", "(", "", ")", ",", "Read", ".", "getValue", "(", "", ")", ")", ")", ";", "Results", ".", "push_back", "(", "Read", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "ExpandREAD_REGISTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75301, "Length": 80, "Cover_Rate": 0.5970149253731343} {"Template_token": ["", "if", "(", "NewFrom", "!=", "From", ")", "{", "CombinedToMask", "|=", "NewToMask", ";", "V", "=", "V", ".", "getOperand", "(", "", ")", ";", "continue", ";", "}", "if", "(", "(", "NewToMask", "&", "CombinedToMask", ")", ".", "getBoolValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "BitsProperlyConcatenate", "(", "ToMask", ",", "NewToMask", ")", "&&", "BitsProperlyConcatenate", "(", "FromMask", ",", "NewFromMask", ")", ")", "return", "V", ";", "if", "(", "BitsProperlyConcatenate", "(", "NewToMask", ",", "ToMask", ")", "&&", "BitsProperlyConcatenate", "(", "NewFromMask", ",", "FromMask", ")", ")", "return", "V", ";", "CombinedToMask", "|=", "NewToMask", ";", "V", "=", "V", ".", "getOperand", "(", "", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "FindBFIToCombineWith", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75302, "Length": 97, "Cover_Rate": 0.5449438202247191} {"Template_token": ["", "CombinedToMask", "|=", "NewToMask", ";", "V", "=", "V", ".", "getOperand", "(", "", ")", ";", "continue", ";", "}", "if", "(", "(", "NewToMask", "&", "CombinedToMask", ")", ".", "getBoolValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "BitsProperlyConcatenate", "(", "ToMask", ",", "NewToMask", ")", "&&", "BitsProperlyConcatenate", "(", "FromMask", ",", "NewFromMask", ")", ")", "return", "V", ";", "if", "(", "BitsProperlyConcatenate", "(", "NewToMask", ",", "ToMask", ")", "&&", "BitsProperlyConcatenate", "(", "NewFromMask", ",", "FromMask", ")", ")", "return", "V", ";", "CombinedToMask", "|=", "NewToMask", ";", "V", "=", "V", ".", "getOperand", "(", "", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "FindBFIToCombineWith", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75303, "Length": 90, "Cover_Rate": 0.5056179775280899} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RRC", "=", "&", "", ";", "if", "(", "Subtarget", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "Cost", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RRC", "=", "&", "", ";", "Cost", "=", "", ";", "break", ";", "case", "", ":", "RRC", "=", "&", "", ";", "Cost", "=", "", ";", "break", ";", "case", "", ":", "RRC", "=", "&", "", ";", "Cost", "=", "", ";", "break", ";", "}", "return", "std", "::", "make_pair", "(", "RRC", ",", "Cost", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "findRepresentativeClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75304, "Length": 109, "Cover_Rate": 0.5396039603960396} {"Template_token": ["", "RRC", "=", "&", "", ";", "if", "(", "Subtarget", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "Cost", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RRC", "=", "&", "", ";", "Cost", "=", "", ";", "break", ";", "case", "", ":", "RRC", "=", "&", "", ";", "Cost", "=", "", ";", "break", ";", "case", "", ":", "RRC", "=", "&", "", ";", "Cost", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering (2)2", "Func": "findRepresentativeClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75305, "Length": 76, "Cover_Rate": 0.37623762376237624} {"Template_token": ["", "bool", "TargetLowering", "::", "functionArgumentNeedsConsecutiveRegisters", "(", "Type", "*", "Ty", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ")", "const", "{"], "ground_truth": ["if", "(", "getEffectiveCallingConv", "(", "CallConv", ",", "isVarArg", ")", "!=", "CallingConv", "::", "_AAPCS_VFP", ")", "return", "false", ";"], "File": "ARMISelLowering (2)2", "Func": "functionArgumentNeedsConsecutiveRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75306, "Length": 35, "Cover_Rate": 0.3465346534653465} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "IsHA", "<<", "", ";", "Ty", "->", "dump", "(", ")", ")", ";", "bool", "IsIntArray", "=", "Ty", "->", "isArrayTy", "(", ")", "&&", "Ty", "->", "getArrayElementType", "(", ")", "->", "isIntegerTy", "(", ")", ";", "return", "IsHA", "||", "IsIntArray", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "functionArgumentNeedsConsecutiveRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75307, "Length": 44, "Cover_Rate": 0.43564356435643564} {"Template_token": ["", "if", "(", "LHSID", "==", "(", "", "*", "", "+", "", ")", "*", "", "+", "", ")", "return", "LHS", ";", "assert", "(", "LHSID", "==", "(", "(", "", "*", "", "+", "", ")", "*", "", "+", "", ")", "*", "", "+", "", "&&", "", ")", ";", "return", "RHS", ";", "}", "SDValue", "OpLHS", ",", "OpRHS", ";", "OpLHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "LHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "OpRHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "RHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "EVT", "VT", "=", "OpLHS", ".", "getValueType", "(", ")", ";", "switch", "(", "OpNum", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "OP_VREV", ":", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "case", "OP_VDUP0", ":", "case", "OP_VDUP1", ":", "case", "OP_VDUP2", ":", "case", "OP_VDUP3", ":", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ",", "DAG", ".", "getConstant", "(", "OpNum", "-", "OP_VDUP0", ",", "dl", ",", "", ")", ")", ";", "case", "OP_VEXT1", ":", "case", "OP_VEXT2", ":", "case", "OP_VEXT3", ":", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ",", "OpRHS", ",", "DAG", ".", "getConstant", "(", "OpNum", "-", "OP_VEXT1", "+", "", ",", "dl", ",", "", ")", ")", ";", "case", "OP_VUZPL", ":", "case", "OP_VUZPR", ":"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "OpLHS", ",", "OpRHS", ")", ".", "getValue", "(", "OpNum", "-", "OP_VUZPL", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "GeneratePerfectShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75308, "Length": 309, "Cover_Rate": 0.5908221797323135} {"Template_token": ["", "unsigned", "OpNum", "=", "(", "PFEntry", ">>", "", ")", "&", "", ";", "unsigned", "LHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "RHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "enum", "{", "OP_COPY", "=", "", ",", "OP_VREV", ",", "OP_VDUP0", ",", "OP_VDUP1", ",", "OP_VDUP2", ",", "OP_VDUP3", ",", "OP_VEXT1", ",", "OP_VEXT2", ",", "OP_VEXT3", ",", "OP_VUZPL", ",", "OP_VUZPR", ",", "OP_VZIPL", ",", "OP_VZIPR", ",", "OP_VTRNL", ",", "OP_VTRNR", "}", ";", "if", "(", "OpNum", "==", "OP_COPY", ")", "{", "if", "(", "LHSID", "==", "(", "", "*", "", "+", "", ")", "*", "", "+", "", ")", "return", "LHS", ";", "assert", "(", "LHSID", "==", "(", "(", "", "*", "", "+", "", ")", "*", "", "+", "", ")", "*", "", "+", "", "&&", "", ")", ";", "return", "RHS", ";", "}", "SDValue", "OpLHS", ",", "OpRHS", ";", "OpLHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "LHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "OpRHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "RHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "EVT", "VT", "=", "OpLHS", ".", "getValueType", "(", ")", ";", "switch", "(", "OpNum", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "OP_VREV", ":", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "case", "OP_VDUP0", ":", "case", "OP_VDUP1", ":", "case", "OP_VDUP2", ":"], "ground_truth": ["case", "OP_VDUP3", ":"], "File": "ARMISelLowering (2)2", "Func": "GeneratePerfectShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75309, "Length": 297, "Cover_Rate": 0.5678776290630975} {"Template_token": ["", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "-", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "dl", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "-", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "dl", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "+", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "dl", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "+", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "dl", ",", "", ")", ";", "}", "break", ";", "}", "}", "}", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "", "CompareType", ";", "switch", "(", "CondCode", ")", "{", "default", ":", "CompareType", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CompareType", "=", "", ";", "break", ";", "}", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "CompareType", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "getARMCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75310, "Length": 274, "Cover_Rate": 0.6699266503667481} {"Template_token": ["", "isInc", "=", "false", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "-", "RHSC", ",", "SDLoc", "(", "Ptr", ")", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";", "return", "true", ";", "}", "}", "isInc", "=", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "", ")", ";", "Offset", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "return", "true", ";", "}", "else", "if", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Ptr", "->", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", "{", "assert", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "", ")", ";", "isInc", "=", "false", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "-", "RHSC", ",", "SDLoc", "(", "Ptr", ")", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";"], "ground_truth": ["Base", "=", "Ptr", "->", "getOperand", "(", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "getARMIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75311, "Length": 162, "Cover_Rate": 0.3544857768052516} {"Template_token": ["", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Value", ",", "LHS", ")", ";", "break", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Value", ",", "LHS", ")", ";", "break", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering (2)2", "Func": "getARMXALUOOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75312, "Length": 168, "Cover_Rate": 0.4528301886792453} {"Template_token": ["", "SDValue", "FalseHigh", "=", "FalseVal", ".", "getValue", "(", "", ")", ";", "SDValue", "Low", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FalseLow", ",", "TrueLow", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "SDValue", "High", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FalseHigh", ",", "TrueHigh", ",", "cc", ",", "CCR", ",", "duplicateCmp", "(", "Cmp", ",", "DAG", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Low", ",", "High", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "getCMOV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75313, "Length": 79, "Cover_Rate": 0.31225296442687744} {"Template_token": ["", "case", "'l'", ":", "return", "C_RegisterClass", ";", "case", "'w'", ":", "return", "C_RegisterClass", ";", "case", "'h'", ":", "return", "C_RegisterClass", ";", "case", "'x'", ":", "return", "C_RegisterClass", ";", "case", "'t'", ":", "return", "C_RegisterClass", ";", "case", "'j'", ":", "return", "C_Other", ";", "case", "'Q'", ":", "return", "C_Memory", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "getConstraintType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75314, "Length": 43, "Cover_Rate": 0.35833333333333334} {"Template_token": ["", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "ArgVT", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "Context", ")", ";", "Entry", ".", "Node", "=", "N", "->", "getOperand", "(", "i", ")", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "isSigned", ";", "Entry", ".", "isZExt", "=", "!", "isSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "return", "Args", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "getDivRemArgList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75315, "Length": 120, "Cover_Rate": 0.6417112299465241} {"Template_token": ["", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ";", "RTLIB", "::", "Libcall", "LC", ";"], "ground_truth": ["switch", "(", "SVT", ")", "{"], "File": "ARMISelLowering (2)2", "Func": "getDivRemLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75316, "Length": 68, "Cover_Rate": 0.3675675675675676} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{"], "ground_truth": ["return", "Subtarget", "->", "useSjLjEH", "(", ")", "?", "", ":", "", ";"], "File": "ARMISelLowering (2)2", "Func": "getExceptionPointerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75317, "Length": 23, "Cover_Rate": 0.8214285714285714} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{"], "ground_truth": ["return", "Subtarget", "->", "useSjLjEH", "(", ")", "?", "", ":", "", ";"], "File": "ARMISelLowering (2)2", "Func": "getExceptionSelectorRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75320, "Length": 23, "Cover_Rate": 0.8214285714285714} {"Template_token": ["", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "(", "!", "IsMemset", "||", "ZeroMemset", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "bool", "Fast", ";", "if", "(", "Size", ">=", "", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "", ";", "}", "else", "if", "(", "Size", ">=", "", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "", ";", "}", "}"], "ground_truth": ["if", "(", "Size", ">=", "", ")", "return", "", ";"], "File": "ARMISelLowering (2)2", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75321, "Length": 127, "Cover_Rate": 0.6902173913043478} {"Template_token": ["", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'t'", ":"], "ground_truth": ["if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75322, "Length": 124, "Cover_Rate": 0.3563218390804598} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";"], "ground_truth": ["case", "'t'", ":"], "File": "ARMISelLowering (2)2", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75323, "Length": 124, "Cover_Rate": 0.3563218390804598} {"Template_token": ["", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";"], "ground_truth": ["if", "(", "Reg", ")", "return", "Reg", ";"], "File": "ARMISelLowering (2)2", "Func": "getRegisterByName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75324, "Length": 30, "Cover_Rate": 0.44776119402985076} {"Template_token": ["", "}", "if", "(", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "Sched", "::", "RegPressure", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";"], "ground_truth": ["if", "(", "MCID", ".", "getNumDefs", "(", ")", "==", "", ")", "return", "Sched", "::", "RegPressure", ";"], "File": "ARMISelLowering (2)2", "Func": "getSchedulingPreference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75325, "Length": 57, "Cover_Rate": 0.30978260869565216} {"Template_token": ["", "static", "Constant", "*", "getSequentialMask", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "unsigned", "Start", ",", "unsigned", "NumElts", ")", "{", "SmallVector", "<", "Constant", "*", ",", "", ">", "Mask", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "++", ")", "Mask", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "Start", "+", "i", ")", ")", ";", "return", "ConstantVector", "::", "get", "(", "Mask", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "getSequentialMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75326, "Length": 64, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "++", ")", "Mask", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "Start", "+", "i", ")", ")", ";"], "ground_truth": ["return", "ConstantVector", "::", "get", "(", "Mask", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "getSequentialMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75327, "Length": 36, "Cover_Rate": 0.5625} {"Template_token": ["", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", "DL", ")", ";", "return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75328, "Length": 23, "Cover_Rate": 0.5609756097560976} {"Template_token": ["", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "", "&&", "Ptr", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "Base", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Ptr", "->", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", "{", "assert", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "", ")", ";", "isInc", "=", "false", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "-", "RHSC", ",", "SDLoc", "(", "Ptr", ")", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "RHSC", ">", "", "&&", "RHSC", "<", "", ")", "{", "isInc", "=", "Ptr", "->", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["Offset", "=", "DAG", ".", "getConstant", "(", "RHSC", ",", "SDLoc", "(", "Ptr", ")", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "getT2IndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75330, "Length": 158, "Cover_Rate": 0.7669902912621359} {"Template_token": ["", "SDValue", "Cmp", ";", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";"], "ground_truth": ["else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75332, "Length": 44, "Cover_Rate": 0.3963963963963964} {"Template_token": ["", "SDValue", "Cmp", ";", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cmp", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75333, "Length": 59, "Cover_Rate": 0.5315315315315315} {"Template_token": ["", "EVT", "VmovVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VmovVT", ",", "EncodedVal", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vmov", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "getZeroVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75334, "Length": 43, "Cover_Rate": 0.4574468085106383} {"Template_token": ["", "EVT", "VmovVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VmovVT", ",", "EncodedVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vmov", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "getZeroVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75335, "Length": 44, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "bool", "", "(", "unsigned", "v", ")", "{", "if", "(", "v", "==", "", ")", "return", "false", ";"], "ground_truth": ["return", "isShiftedMask_32", "(", "~", "v", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "isBitFieldInvertedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75336, "Length": 23, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "bool", "", "(", "unsigned", "v", ")", "{", "if", "(", "v", "==", "", ")", "return", "false", ";", "return", "isShiftedMask_32", "(", "~", "v", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "isBitFieldInvertedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75337, "Length": 24, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "TargetLowering", "::", "isCheapToSpeculateCtlz", "(", ")", "const", "{", "return", "Subtarget", "->", "hasV6T2Ops", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "isCheapToSpeculateCtlz", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75338, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "TargetLowering", "::", "isCheapToSpeculateCtlz", "(", ")", "const", "{"], "ground_truth": ["return", "Subtarget", "->", "hasV6T2Ops", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "isCheapToSpeculateCtlz", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75339, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "TargetLowering", "::", "isCheapToSpeculateCttz", "(", ")", "const", "{"], "ground_truth": ["return", "Subtarget", "->", "hasV6T2Ops", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "isCheapToSpeculateCttz", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75340, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "isZeroOrAllOnes", "(", "N2", ",", "AllOnes", ")", ")", "{", "Invert", "=", "true", ";", "OtherOp", "=", "N1", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "if", "(", "AllOnes", ")", "return", "false", ";", "case", "", ":", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "CC", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "CC", ".", "getValueType", "(", ")", "!=", "", ")", "return", "false", ";", "Invert", "=", "!", "AllOnes", ";", "if", "(", "AllOnes", ")", "OtherOp", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "VT", ")", ";", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "OtherOp", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "VT", ")", ";"], "ground_truth": ["else", "OtherOp", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getAllOnesValue", "(", "VT", ".", "getSizeInBits", "(", ")", ")", ",", "dl", ",", "VT", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "isConditionalZeroOrAllOnes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75342, "Length": 151, "Cover_Rate": 0.5807692307692308} {"Template_token": ["", "ConstantSDNode", "*", "Lo1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "LoElt", "+", "", ")", ")", ";", "ConstantSDNode", "*", "Hi1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "HiElt", "+", "", ")", ")", ";", "if", "(", "!", "Lo0", "||", "!", "Hi0", "||", "!", "Lo1", "||", "!", "Hi1", ")", "return", "false", ";", "if", "(", "isSigned", ")", "{", "if", "(", "Hi0", "->", "getSExtValue", "(", ")", "==", "Lo0", "->", "getSExtValue", "(", ")", ">>", "", "&&", "Hi1", "->", "getSExtValue", "(", ")", "==", "Lo1", "->", "getSExtValue", "(", ")", ">>", "", ")", "return", "true", ";", "}", "else", "{", "if", "(", "Hi0", "->", "isNullValue", "(", ")", "&&", "Hi1", "->", "isNullValue", "(", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDNode", "*", "Elt", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getNode", "(", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Elt", ")", ")", "{"], "ground_truth": ["unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "isExtendedBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75343, "Length": 197, "Cover_Rate": 0.4876237623762376} {"Template_token": ["", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "WrapperOp", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "WrapperOp", ")", ")", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ")", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "isFloatingPointZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75344, "Length": 75, "Cover_Rate": 0.3694581280788177} {"Template_token": ["", "else", "if", "(", "", "(", "Op", ".", "getNode", "(", ")", ")", "||", "", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "WrapperOp", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "WrapperOp", ")", ")", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ")", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ";", "}", "}", "else", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "", "&&", "Op", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "SDValue", "BitcastOp", "=", "Op", "->", "getOperand", "(", "", ")", ";", "if", "(", "BitcastOp", "->", "getOpcode", "(", ")", "==", "", "&&", "isNullConstant", "(", "BitcastOp", "->", "getOperand", "(", "", ")", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "isFloatingPointZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75345, "Length": 158, "Cover_Rate": 0.7783251231527094} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP3", "(", ")", ")", "return", "false", ";", "if", "(", "VT", "==", "", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "if", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)2", "Func": "isFPImmLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75346, "Length": 52, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "if", "(", "!", "isHomogeneousAggregate", "(", "AT", "->", "getElementType", "(", ")", ",", "Base", ",", "SubMembers", ")", ")", "return", "false", ";", "Members", "+=", "SubMembers", "*", "AT", "->", "getNumElements", "(", ")", ";", "}", "else", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "{", "if", "(", "Base", "!=", "HA_UNKNOWN", "&&", "Base", "!=", "HA_FLOAT", ")", "return", "false", ";", "Members", "=", "", ";", "Base", "=", "HA_FLOAT", ";", "}", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", ")", "{", "if", "(", "Base", "!=", "HA_UNKNOWN", "&&", "Base", "!=", "HA_DOUBLE", ")", "return", "false", ";", "Members", "=", "", ";", "Base", "=", "HA_DOUBLE", ";", "}", "else", "if", "(", "auto", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "Members", "=", "", ";", "switch", "(", "Base", ")", "{", "case", "HA_FLOAT", ":", "case", "HA_DOUBLE", ":", "return", "false", ";"], "ground_truth": ["case", "HA_VECT64", ":"], "File": "ARMISelLowering (2)2", "Func": "isHomogeneousAggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75347, "Length": 131, "Cover_Rate": 0.42671009771986973} {"Template_token": ["", "uint64_t", "SubMembers", "=", "", ";", "if", "(", "!", "isHomogeneousAggregate", "(", "AT", "->", "getElementType", "(", ")", ",", "Base", ",", "SubMembers", ")", ")", "return", "false", ";", "Members", "+=", "SubMembers", "*", "AT", "->", "getNumElements", "(", ")", ";", "}", "else", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "{", "if", "(", "Base", "!=", "HA_UNKNOWN", "&&", "Base", "!=", "HA_FLOAT", ")", "return", "false", ";", "Members", "=", "", ";", "Base", "=", "HA_FLOAT", ";", "}", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", ")", "{", "if", "(", "Base", "!=", "HA_UNKNOWN", "&&", "Base", "!=", "HA_DOUBLE", ")", "return", "false", ";", "Members", "=", "", ";", "Base", "=", "HA_DOUBLE", ";", "}", "else", "if", "(", "auto", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{"], "ground_truth": ["Members", "=", "", ";"], "File": "ARMISelLowering (2)2", "Func": "isHomogeneousAggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75348, "Length": 119, "Cover_Rate": 0.38762214983713356} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "", "(", "AbsImm", ")", "!=", "-", "", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "", "(", "AbsImm", ")", "!=", "-", "", ";"], "File": "ARMISelLowering (2)2", "Func": "isLegalAddImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75349, "Length": 35, "Cover_Rate": 0.5072463768115942} {"Template_token": ["", "bool", "TargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "EVT", "VT", "=", "getValueType", "(", "DL", ",", "Ty", ",", "true", ")", ";", "if", "(", "!", "isLegalAddressImmediate", "(", "AM", ".", "BaseOffs", ",", "VT", ",", "Subtarget", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "default", ":", "if", "(", "AM", ".", "BaseOffs", ")", "return", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "isLegalT2ScaledAddressingMode", "(", "AM", ",", "VT", ")", ";"], "ground_truth": ["int", "Scale", "=", "AM", ".", "Scale", ";"], "File": "ARMISelLowering (2)2", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75350, "Length": 134, "Cover_Rate": 0.5338645418326693} {"Template_token": ["", "bool", "TargetLowering", "::", "isLegalICmpImmediate", "(", "int64_t", "Imm", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "", "(", "std", "::", "abs", "(", "Imm", ")", ")", "!=", "-", "", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "", "(", "std", "::", "abs", "(", "Imm", ")", ")", "!=", "-", "", ";", "return", "Imm", ">=", "", "&&", "Imm", "<=", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "isLegalICmpImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75351, "Length": 65, "Cover_Rate": 0.9420289855072463} {"Template_token": ["", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "VT", "=", "is128Bits", "?", "", ":", "", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{"], "ground_truth": ["OpCmode", "=", "", ";"], "File": "ARMISelLowering (2)2", "Func": "isNEONModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75352, "Length": 201, "Cover_Rate": 0.35892857142857143} {"Template_token": ["", "if", "(", "isVZIPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "", ";", "isV_UNDEF", "=", "true", ";", "if", "(", "isVTRN_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "", ";"], "ground_truth": ["if", "(", "isVUZP_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "", ";"], "File": "ARMISelLowering (2)2", "Func": "isNEONTwoResultShuffleMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75353, "Length": 46, "Cover_Rate": 0.35384615384615387} {"Template_token": ["", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "return", "(", "EltSize", ">=", "", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTBLMask", "(", "M", ",", "VT", ")", "||", "isNEONTwoResultShuffleMask", "(", "M", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", "||", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "isReverseMask", "(", "M", ",", "VT", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75354, "Length": 114, "Cover_Rate": 0.41155234657039713} {"Template_token": ["", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";"], "ground_truth": ["unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75355, "Length": 126, "Cover_Rate": 0.4548736462093863} {"Template_token": ["", "if", "(", "Val", "<=", "", "||", "~", "Val", "<=", "", ")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "dl", ",", "", ")", ";", "}", "else", "{", "if", "(", "", "(", "Val", ")", "!=", "-", "", "||", "", "(", "~", "Val", ")", "!=", "-", "", ")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "dl", ",", "", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "IsSingleInstrConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75356, "Length": 63, "Cover_Rate": 0.4701492537313433} {"Template_token": ["", "EVT", "VT", "=", "ExtVal", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "VT", ")", ")", "return", "false", ";", "if", "(", "ExtVal", "->", "use_empty", "(", ")", "||", "!", "ExtVal", "->", "use_begin", "(", ")", "->", "isOnlyUserOf", "(", "ExtVal", ".", "getNode", "(", ")", ")", ")", "return", "true", ";", "SDNode", "*", "U", "=", "*", "ExtVal", "->", "use_begin", "(", ")", ";", "if", "(", "(", "U", "->", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOpcode", "(", ")", "==", "", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)2", "Func": "isVectorLoadExtDesirable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75357, "Length": 100, "Cover_Rate": 0.8403361344537815} {"Template_token": ["", "if", "(", "ExtVal", "->", "use_empty", "(", ")", "||", "!", "ExtVal", "->", "use_begin", "(", ")", "->", "isOnlyUserOf", "(", "ExtVal", ".", "getNode", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["SDNode", "*", "U", "=", "*", "ExtVal", "->", "use_begin", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "isVectorLoadExtDesirable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75358, "Length": 38, "Cover_Rate": 0.31932773109243695} {"Template_token": ["", "int64_t", "ElementBits", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";", "return", "(", "Cnt", ">=", "", "&&", "(", "isLong", "?", "Cnt", "-", "", ":", "Cnt", ")", "<", "ElementBits", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "isVShiftLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75359, "Length": 48, "Cover_Rate": 0.6233766233766234} {"Template_token": ["", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "", ")", ";"], "ground_truth": ["int64_t", "ElementBits", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "isVShiftLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75360, "Length": 24, "Cover_Rate": 0.3116883116883117} {"Template_token": ["", "static", "bool", "isVShiftRImm", "(", "SDValue", "Op", ",", "EVT", "VT", ",", "bool", "isNarrow", ",", "bool", "isIntrinsic", ",", "int64_t", "&", "Cnt", ")", "{", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "", ")", ";"], "ground_truth": ["int64_t", "ElementBits", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "isVShiftRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75361, "Length": 45, "Cover_Rate": 0.3813559322033898} {"Template_token": ["", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";", "if", "(", "!", "isIntrinsic", ")", "return", "(", "Cnt", ">=", "", "&&", "Cnt", "<=", "(", "isNarrow", "?", "ElementBits", "/", "", ":", "ElementBits", ")", ")", ";", "if", "(", "Cnt", ">=", "-", "(", "isNarrow", "?", "ElementBits", "/", "", ":", "ElementBits", ")", "&&", "Cnt", "<=", "-", "", ")", "{", "Cnt", "=", "-", "Cnt", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "isVShiftRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75362, "Length": 73, "Cover_Rate": 0.6186440677966102} {"Template_token": ["", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{"], "ground_truth": ["if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "i", "/", "NumElts", ";"], "File": "ARMISelLowering (2)2", "Func": "isVTRNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75363, "Length": 70, "Cover_Rate": 0.31390134529147984} {"Template_token": ["", "else", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "j", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "", "]", "!=", "j", "+", "NumElts", "+", "WhichResult", ")", ")", "return", "false", ";", "}", "}"], "ground_truth": ["if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "", ";"], "File": "ARMISelLowering (2)2", "Func": "isVTRNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75364, "Length": 109, "Cover_Rate": 0.48878923766816146} {"Template_token": ["", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "j", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "", "]", "!=", "j", "+", "WhichResult", ")", ")", "return", "false", ";", "}", "}", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)2", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75365, "Length": 96, "Cover_Rate": 0.4343891402714932} {"Template_token": ["", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "++", "j", ")", "{", "if", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "", "*", "j", "+", "WhichResult", ")", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75366, "Length": 112, "Cover_Rate": 0.5989304812834224} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "++", "j", ")", "{"], "ground_truth": ["if", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "", "*", "j", "+", "WhichResult", ")", "return", "false", ";"], "File": "ARMISelLowering (2)2", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75367, "Length": 78, "Cover_Rate": 0.41711229946524064} {"Template_token": ["", "int", "MIdx", "=", "M", "[", "i", "+", "j", "+", "k", "]", ";", "if", "(", "MIdx", ">=", "", "&&", "(", "unsigned", ")", "MIdx", "!=", "Idx", ")", "return", "false", ";", "Idx", "+=", "", ";", "}", "}", "}", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "", ";", "if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "EltSz", "==", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "isVUZP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75368, "Length": 70, "Cover_Rate": 0.3211009174311927} {"Template_token": ["", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "Half", ")", "{", "unsigned", "Idx", "=", "WhichResult", ";", "for", "(", "unsigned", "k", "=", "", ";", "k", "<", "Half", ";", "++", "k", ")", "{", "int", "MIdx", "=", "M", "[", "i", "+", "j", "+", "k", "]", ";", "if", "(", "MIdx", ">=", "", "&&", "(", "unsigned", ")", "MIdx", "!=", "Idx", ")", "return", "false", ";", "Idx", "+=", "", ";", "}", "}", "}", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "", ";"], "ground_truth": ["if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "EltSz", "==", "", ")", "return", "false", ";"], "File": "ARMISelLowering (2)2", "Func": "isVUZP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75369, "Length": 115, "Cover_Rate": 0.5275229357798165} {"Template_token": ["", "static", "bool", "isVZIPMask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ",", "unsigned", "&", "WhichResult", ")", "{", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{"], "ground_truth": ["WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";"], "File": "ARMISelLowering (2)2", "Func": "isVZIPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75370, "Length": 105, "Cover_Rate": 0.4605263157894737} {"Template_token": ["", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "", "]", "!=", "Idx", ")", ")", "return", "false", ";", "Idx", "+=", "", ";", "}", "}"], "ground_truth": ["if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "", ";"], "File": "ARMISelLowering (2)2", "Func": "isVZIP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75371, "Length": 167, "Cover_Rate": 0.7389380530973452} {"Template_token": ["", "static", "inline", "bool", "isZeroOrAllOnes", "(", "SDValue", "N", ",", "bool", "AllOnes", ")", "{", "return", "AllOnes", "?", "isAllOnesConstant", "(", "N", ")", ":", "isNullConstant", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "isZeroOrAllOnes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75373, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "}", "return", ";", "case", "'L'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<", "", ")", "break", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "", "(", "-", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "-", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";", "case", "'M'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "&&", "(", "(", "CVal", "&", "", ")", "==", "", ")", ")", "break", ";", "}", "else", "{", "if", "(", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "||", "(", "(", "CVal", "&", "(", "CVal", "-", "", ")", ")", "==", "", ")", ")", "break", ";", "}", "return", ";", "case", "'N'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "break", ";", "}", "return", ";", "case", "'O'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "CVal", ">=", "-", "", "&&", "CVal", "<=", "", ")", "&&", "(", "(", "CVal", "&", "", ")", "==", "", ")", ")", "break", ";", "}", "return", ";", "}", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerAsmOperandForConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75374, "Length": 231, "Cover_Rate": 0.3762214983713355} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "", "Domain", "=", "", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "Domain", "=", "", ";", "}", "else", "if", "(", "Subtarget", "->", "isSwift", "(", ")", "&&", "Ord", "==", "Release", ")", "{", "Domain", "=", "", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Domain", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75375, "Length": 171, "Cover_Rate": 0.7844036697247706} {"Template_token": ["", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "Result", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "DL", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75376, "Length": 188, "Cover_Rate": 0.6861313868613139} {"Template_token": ["", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";"], "ground_truth": ["SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75377, "Length": 330, "Cover_Rate": 0.6613226452905812} {"Template_token": ["", "EVT", "PTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "Table", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "JTI", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75378, "Length": 230, "Cover_Rate": 0.6216216216216216} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75379, "Length": 196, "Cover_Rate": 0.5297297297297298} {"Template_token": ["", "InVals", ".", "push_back", "(", "ThisVal", ")", ";", "continue", ";", "}", "SDValue", "Val", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "SDValue", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75382, "Length": 419, "Cover_Rate": 0.6358118361153262} {"Template_token": ["", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "Val", ")", ";", "}"], "ground_truth": ["return", "Chain", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75383, "Length": 258, "Cover_Rate": 0.3915022761760243} {"Template_token": ["", "SDValue", "Val", "=", "DAG", ".", "getUNDEF", "(", "", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op0", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerCONCAT_VECTORS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75384, "Length": 77, "Cover_Rate": 0.3701923076923077} {"Template_token": ["", "if", "(", "VT", ".", "is64BitVector", "(", ")", ")", "{", "SDValue", "Extended", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BitCounts", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Extended", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "DL", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering (2)2", "Func": "lowerCTPOP16BitElements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75385, "Length": 51, "Cover_Rate": 0.3469387755102041} {"Template_token": ["", "SDValue", "Counts16", "=", "lowerCTPOP16BitElements", "(", "Bitcast", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "SDValue", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT16Bit", ",", "Counts16", ")", ";", "SDValue", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT16Bit", ",", "Counts16", ",", "N0", ")", ";", "SDValue", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT16Bit", ",", "N1", ",", "N1", ")", ";", "if", "(", "VT", ".", "is64BitVector", "(", ")", ")", "{", "SDValue", "Extended", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Extended", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "DL", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering (2)2", "Func": "lowerCTPOP32BitElements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75386, "Length": 117, "Cover_Rate": 0.46987951807228917} {"Template_token": ["", "static", "SDValue", "LowerCTTZ", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "ST", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "ST", "->", "hasNEON", "(", ")", ")", ";", "SDValue", "X", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "NX", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "getZeroVector", "(", "VT", ",", "DAG", ",", "dl", ")", ",", "X", ")", ";", "SDValue", "LSB", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ",", "NX", ")", ";", "EVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "==", "", ")", "{", "SDValue", "One", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "ElemTy", ")", ")", ";", "SDValue", "Bits", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ",", "One", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Bits", ")", ";", "}", "if", "(", "(", "ElemTy", "==", "", "||", "ElemTy", "==", "", ")", "&&", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "unsigned", "NumBits", "=", "ElemTy", ".", "getSizeInBits", "(", ")", ";", "SDValue", "WidthMinus1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "NumBits", "-", "", ",", "dl", ",", "ElemTy", ")", ")", ";", "SDValue", "CTLZ", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "WidthMinus1", ",", "CTLZ", ")", ";", "}", "SDValue", "Bits", ";", "if", "(", "ElemTy", "==", "", ")", "{", "SDValue", "FF", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "Bits", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ",", "FF", ")", ";", "}", "else", "{"], "ground_truth": ["SDValue", "One", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "ElemTy", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerCTTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75387, "Length": 351, "Cover_Rate": 0.5161764705882353} {"Template_token": ["", "assert", "(", "(", "Subtarget", "->", "isTargetAEABI", "(", ")", "||", "Subtarget", "->", "isTargetAndroid", "(", ")", ")", "&&", "", ")", ";", "unsigned", "Opcode", "=", "Op", "->", "getOpcode", "(", ")", ";", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "bool", "isSigned", "=", "(", "Opcode", "==", "", ")", ";", "EVT", "VT", "=", "Op", "->", "getValueType", "(", "", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "RTLIB", "::", "Libcall", "LC", "=", "getDivRemLibcall", "(", "Op", ".", "getNode", "(", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "nullptr", ")", ";"], "ground_truth": ["SDLoc", "dl", "(", "Op", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75388, "Length": 176, "Cover_Rate": 0.6446886446886447} {"Template_token": ["", "SDValue", "DBZCHK", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "LowerWindowsDIVLibCall", "(", "Op", ",", "DAG", ",", "Signed", ",", "DBZCHK", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerDIV_Windows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75389, "Length": 40, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerDIV_Windows", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "bool", "Signed", ")", "const", "{", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "DBZCHK", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "LowerWindowsDIVLibCall", "(", "Op", ",", "DAG", ",", "Signed", ",", "DBZCHK", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerDIV_Windows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75390, "Length": 76, "Cover_Rate": 0.926829268292683} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerDYNAMIC_STACKALLOC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Words", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Size", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Flag", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "Words", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "NodeTys", ",", "Chain", ",", "Flag", ")", ";", "SDValue", "NewSP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "", ",", "", ")", ";"], "ground_truth": ["Chain", "=", "NewSP", ".", "getValue", "(", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75391, "Length": 161, "Cover_Rate": 0.7970297029702971} {"Template_token": ["", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "NodeTys", ",", "Chain", ",", "Flag", ")", ";", "SDValue", "NewSP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "", ",", "", ")", ";", "Chain", "=", "NewSP", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "", "]", "=", "{", "NewSP", ",", "Chain", "}", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75392, "Length": 75, "Cover_Rate": 0.3712871287128713} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerEH_SJLJ_LONGJMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75394, "Length": 44, "Cover_Rate": 0.6875} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerEH_SJLJ_SETJMP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Val", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerEH_SJLJ_SETJMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75395, "Length": 69, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerEH_SJLJ_SETUP_DISPATCH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75396, "Length": 25, "Cover_Rate": 0.5681818181818182} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerEH_SJLJ_SETUP_DISPATCH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75397, "Length": 20, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "SDValue", "RMODE", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FltRounds", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "RMODE", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerFLT_ROUNDS_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75399, "Length": 53, "Cover_Rate": 0.3464052287581699} {"Template_token": ["", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "}", "else", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "", ":", "&", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "}"], "ground_truth": ["InVals", ".", "push_back", "(", "ArgValue", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75401, "Length": 517, "Cover_Rate": 0.3922610015174507} {"Template_token": ["", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "SrcVal", ",", "false", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerFP_EXTEND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75402, "Length": 36, "Cover_Rate": 0.36} {"Template_token": ["", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "", "&&", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "", ")", ";", "RTLIB", "::", "Libcall", "LC", ";", "LC", "=", "RTLIB", "::", "getFPEXT", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "SrcVal", ",", "false", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerFP_EXTEND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75403, "Length": 84, "Cover_Rate": 0.84} {"Template_token": ["", "LC", "=", "RTLIB", "::", "getFPROUND", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "SrcVal", ",", "false", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerFP_ROUND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75404, "Length": 60, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "SrcVal", ",", "false", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerFP_ROUND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75405, "Length": 36, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["else", "LC", "=", "RTLIB", "::", "getFPTOUINT", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75406, "Length": 59, "Cover_Rate": 0.3597560975609756} {"Template_token": ["", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "ArgVT", "=", "Arg", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "Type", "*", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ",", "nullptr", ")", ";", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "ArgListTy", "Args", ";", "bool", "ShouldUseSRet", "=", "Subtarget", "->", "isAPCS_ABI", "(", ")", ";", "SDValue", "SRet", ";", "if", "(", "ShouldUseSRet", ")", "{", "const", "uint64_t", "ByteSize", "=", "DL", ".", "getTypeAllocSize", "(", "RetTy", ")", ";", "const", "unsigned", "StackAlign", "=", "DL", ".", "getPrefTypeAlignment", "(", "RetTy", ")", ";", "int", "FrameIdx", "=", "FrameInfo", "->", "CreateStackObject", "(", "ByteSize", ",", "StackAlign", ",", "false", ")", ";", "SRet", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "SRet", ";", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Entry", ".", "isSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "RetTy", "=", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "}", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Arg", ";"], "ground_truth": ["Entry", ".", "Ty", "=", "ArgTy", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75407, "Length": 243, "Cover_Rate": 0.43315508021390375} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "++", "NumMovwMovt", ";", "unsigned", "Wrapper", "=", "RelocM", "==", "Reloc", "::", "PIC_", "?", "", ":", "", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "G", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75408, "Length": 142, "Cover_Rate": 0.7717391304347826} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "UseGOT_PREL", "?", "", ":", "", ",", "UseGOT_PREL", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "if", "(", "UseGOT_PREL", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75409, "Length": 239, "Cover_Rate": 0.5287610619469026} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOT_PREL", "=", "!", "(", "GV", "->", "hasHiddenVisibility", "(", ")", "||", "GV", "->", "hasLocalLinkage", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "UseGOT_PREL", "?", "", ":", "", ",", "UseGOT_PREL", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "if", "(", "UseGOT_PREL", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering (2)2", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75410, "Length": 350, "Cover_Rate": 0.7743362831858407} {"Template_token": ["", "assert", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "const", "", "TargetFlags", "=", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", "?", "", ":", "", ")", ";"], "ground_truth": ["EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerGlobalAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75411, "Length": 61, "Cover_Rate": 0.33152173913043476} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalTLSAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "EmulatedTLS", ")", "return", "LowerToTLSEmulatedModel", "(", "GA", ",", "DAG", ")", ";", "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GA", "->", "getGlobal", "(", ")", ")", ";", "switch", "(", "model", ")", "{", "case", "TLSModel", "::", "GeneralDynamic", ":", "case", "TLSModel", "::", "LocalDynamic", ":", "return", "LowerToTLSGeneralDynamicModel", "(", "GA", ",", "DAG", ")", ";", "case", "TLSModel", "::", "InitialExec", ":", "case", "TLSModel", "::", "LocalExec", ":"], "ground_truth": ["return", "LowerToTLSExecModels", "(", "GA", ",", "DAG", ",", "model", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerGlobalTLSAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75412, "Length": 118, "Cover_Rate": 0.944} {"Template_token": ["", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "VecTy", "=", "VectorType", "::", "get", "(", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ",", "VecTy", "->", "getVectorNumElements", "(", ")", ")", ";", "static", "const", "", "LoadInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "IRBuilder", "<", ">", "Builder", "(", "LI", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "LI", "->", "getPointerOperand", "(", ")", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "CallInst", "*", "VldN", "=", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";", "i", "++", ")", "{"], "File": "ARMISelLowering (2)2", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75413, "Length": 178, "Cover_Rate": 0.4362745098039216} {"Template_token": ["", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "SI", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "Op0", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "NumSubElts", ")", ";", "}", "static", "const", "", "StoreInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";"], "ground_truth": ["SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";"], "File": "ARMISelLowering (2)2", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75414, "Length": 130, "Cover_Rate": 0.3037383177570093} {"Template_token": ["", "else", "if", "(", "IntKind", "==", "", "||", "IntKind", "==", "", ")", "LROffset", "=", "", ";", "else", "report_fatal_error", "(", "", "", ")", ";", "RetOps", ".", "insert", "(", "RetOps", ".", "begin", "(", ")", "+", "", ",", "DAG", ".", "getConstant", "(", "LROffset", ",", "DL", ",", "", ",", "false", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "RetOps", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerInterruptReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75415, "Length": 63, "Cover_Rate": 0.4228187919463087} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "}", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":"], "ground_truth": ["case", "", ":", "{"], "File": "ARMISelLowering (2)2", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75416, "Length": 308, "Cover_Rate": 0.4301675977653631} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "Op", ".", "getValueType", "(", ")", "==", "", ")", "{", "RTLIB", "::", "Libcall", "LC", ";"], "ground_truth": ["if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getSINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75417, "Length": 72, "Cover_Rate": 0.4528301886792453} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "Op", ".", "getValueType", "(", ")", "==", "", ")", "{", "RTLIB", "::", "Libcall", "LC", ";"], "ground_truth": ["if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getSINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75418, "Length": 72, "Cover_Rate": 0.4528301886792453} {"Template_token": ["", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "LocMemOffset", ")", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75419, "Length": 58, "Cover_Rate": 0.5087719298245614} {"Template_token": ["", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ",", "dl", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "LocMemOffset", ")", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75420, "Length": 79, "Cover_Rate": 0.6929824561403509} {"Template_token": ["", "}", "case", "", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering (2)2", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75421, "Length": 487, "Cover_Rate": 0.5763313609467455} {"Template_token": ["", "static", "SDValue", "LowerPREFETCH", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "if", "(", "!", "(", "Subtarget", "->", "isThumb2", "(", ")", "||", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "Subtarget", "->", "hasV5TEOps", "(", ")", ")", ")", ")", "return", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "isRead", "=", "~", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", "&", "", ";", "if", "(", "!", "isRead", "&&", "(", "!", "Subtarget", "->", "hasV7Ops", "(", ")", "||", "!", "Subtarget", "->", "hasMPExtension", "(", ")", ")", ")", "return", "Op", ".", "getOperand", "(", "", ")", ";", "unsigned", "isData", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "isRead", "=", "~", "isRead", "&", "", ";", "isData", "=", "~", "isData", "&", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerPREFETCH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75422, "Length": 153, "Cover_Rate": 0.7285714285714285} {"Template_token": ["", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "N", ",", "DAG", ".", "getContext", "(", ")", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "CallingConv", "::", "_AAPCS", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ".", "setDebugLoc", "(", "SDLoc", "(", "N", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDNode", "*", "ResNode", "=", "CallResult", ".", "first", ".", "getNode", "(", ")", ";", "assert", "(", "ResNode", "->", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["return", "ResNode", "->", "getOperand", "(", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerREM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75423, "Length": 149, "Cover_Rate": 0.4048913043478261} {"Template_token": ["", "AFI", "->", "setReturnRegsCount", "(", "RVLocs", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Arg", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";"], "ground_truth": ["}", "else", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75424, "Length": 495, "Cover_Rate": 0.6289707750952986} {"Template_token": ["", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Arg", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";"], "ground_truth": ["Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75425, "Length": 297, "Cover_Rate": 0.37738246505717915} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}"], "ground_truth": ["unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "", ",", "getRegClassFor", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75426, "Length": 123, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75427, "Length": 78, "Cover_Rate": 0.3804878048780488} {"Template_token": ["", "static", "SDValue", "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "OpLHS", "=", "Op", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["EVT", "VT", "=", "OpLHS", ".", "getValueType", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75428, "Length": 37, "Cover_Rate": 0.30833333333333335} {"Template_token": ["", "SDValue", "N2", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "N1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "N1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";"], "ground_truth": ["N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerSDIV_v4i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75429, "Length": 151, "Cover_Rate": 0.43142857142857144} {"Template_token": ["", "Y", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Y", ")", ";", "Y", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "Y", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ",", "Y", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ")", ";", "Y", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";"], "ground_truth": ["Y", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Y", ",", "Y", ",", "Y", ",", "Y", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerSDIV_v4i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75430, "Length": 107, "Cover_Rate": 0.3689655172413793} {"Template_token": ["", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "SDValue", "cc2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp2", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "Result", ",", "TrueVal", ",", "cc2", ",", "CCR", ",", "Cmp2", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75431, "Length": 278, "Cover_Rate": 0.4752136752136752} {"Template_token": ["", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "SDValue", "cc2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp2", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "Result", ",", "TrueVal", ",", "cc2", ",", "CCR", ",", "Cmp2", ",", "DAG", ")", ";", "}"], "ground_truth": ["return", "Result", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75432, "Length": 286, "Cover_Rate": 0.4888888888888889} {"Template_token": ["", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "RevShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";"], "ground_truth": ["SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ExtraShAmt", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerShiftLeftParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75433, "Length": 119, "Cover_Rate": 0.33147632311977715} {"Template_token": ["", "SDValue", "ShAmt", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "cc", ";", "unsigned", "Opc", "=", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "", "||", "Op", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "RevShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "TrueVal", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ExtraShAmt", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "SDValue", "Ops", "[", "", "]", "=", "{", "Lo", ",", "Hi", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerShiftRightParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75434, "Length": 278, "Cover_Rate": 0.7164948453608248} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "SDLoc", "dl", "(", "GA", ")", ";", "SDValue", "Offset", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75435, "Length": 220, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerToTLSGeneralDynamicModel", "(", "GlobalAddressSDNode", "*", "GA", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "GA", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";"], "ground_truth": ["Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75436, "Length": 171, "Cover_Rate": 0.501466275659824} {"Template_token": ["", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";"], "ground_truth": ["Entry", ".", "Node", "=", "Argument", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75437, "Length": 191, "Cover_Rate": 0.5601173020527859} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "N2", ",", "N3", ";", "if", "(", "VT", "==", "", ")", "{", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N0", "=", "LowerSDIV_v4i16", "(", "N0", ",", "N1", ",", "dl", ",", "DAG", ")", ";", "N2", "=", "LowerSDIV_v4i16", "(", "N2", ",", "N3", ",", "dl", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";"], "ground_truth": ["N0", "=", "LowerCONCAT_VECTORS", "(", "N0", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerUDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75438, "Length": 216, "Cover_Rate": 0.3037974683544304} {"Template_token": ["", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "", ")", ",", "dl", ",", "FR", ",", "Op", ".", "getOperand", "(", "", ")", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75439, "Length": 92, "Cover_Rate": 0.6917293233082706} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "", ")", ",", "dl", ",", "FR", ",", "Op", ".", "getOperand", "(", "", ")", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75440, "Length": 98, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "EltSize", ">=", "", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V2", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "ShuffleMask", "[", "i", "]", "<", "(", "int", ")", "NumElts", "?", "V1", ":", "V2", ",", "DAG", ".", "getConstant", "(", "ShuffleMask", "[", "i", "]", "&", "(", "NumElts", "-", "", ")", ",", "dl", ",", "", ")", ")", ")", ";", "}", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "if", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "isReverseMask", "(", "ShuffleMask", ",", "VT", ")", ")", "return", "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "", ")", "{", "SDValue", "NewOp", "=", "LowerVECTOR_SHUFFLEv8i8", "(", "Op", ",", "ShuffleMask", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "NewOp", ".", "getNode", "(", ")", ")", "return", "NewOp", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75441, "Length": 389, "Cover_Rate": 0.33247863247863246} {"Template_token": ["", "if", "(", "V2", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VTBLMask", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "V2", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VTBLMask", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerVECTOR_SHUFFLEv8i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75443, "Length": 71, "Cover_Rate": 0.3717277486910995} {"Template_token": ["", "TmpOp0", "=", "Op0", ";", "TmpOp1", "=", "Op1", ";", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "TmpOp1", ",", "TmpOp0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "break", ";", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "TmpOp0", "=", "Op0", ";", "TmpOp1", "=", "Op1", ";", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "TmpOp1", ",", "TmpOp0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "if", "(", "Opc", "==", "", ")", "{", "SDValue", "AndOp", ";", "if", "(", "", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op0", ";", "else", "if", "(", "", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op1", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "AndOp", "=", "AndOp", ".", "getOperand", "(", "", ")", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "AndOp", ".", "getOperand", "(", "", ")", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "AndOp", ".", "getOperand", "(", "", ")", ")", ";", "Invert", "=", "!", "Invert", ";", "}", "}", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "SDValue", "SingleOp", ";", "if", "(", "", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "SingleOp", "=", "Op0", ";", "else", "if", "(", "", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "Opc", "==", "", ")", "Opc", "=", "", ";", "else", "if", "(", "Opc", "==", "", ")", "Opc", "=", "", ";", "SingleOp", "=", "Op1", ";", "}", "SDValue", "Result", ";", "if", "(", "SingleOp", ".", "getNode", "(", ")", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "SingleOp", ")", ";", "break", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerVSETCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75444, "Length": 445, "Cover_Rate": 0.4427860696517413} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "const", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "const", "auto", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "const", "char", "*", "Name", "=", "nullptr", ";", "if", "(", "Signed", ")", "Name", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "else", "Name", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "ES", "=", "DAG", ".", "getExternalSymbol", "(", "Name", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "for", "(", "auto", "AI", ":", "{", "", ",", "", "}", ")", "{", "ArgListEntry", "Arg", ";", "Arg", ".", "Node", "=", "Op", ".", "getOperand", "(", "AI", ")", ";"], "ground_truth": ["Arg", ".", "Ty", "=", "Arg", ".", "Node", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerWindowsDIVLibCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75445, "Length": 134, "Cover_Rate": 0.5317460317460317} {"Template_token": ["", "static", "SDValue", "LowerWRITE_REGISTER", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "WriteValue", "=", "Op", "->", "getOperand", "(", "", ")", ";", "assert", "(", "WriteValue", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "WriteValue", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "WriteValue", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Op", "->", "getOperand", "(", "", ")", ",", "Op", "->", "getOperand", "(", "", ")", ",", "Lo", ",", "Hi", "}", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ops", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerWRITE_REGISTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75446, "Length": 134, "Cover_Rate": 0.8758169934640523} {"Template_token": ["", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "WriteValue", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "WriteValue", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Op", "->", "getOperand", "(", "", ")", ",", "Op", "->", "getOperand", "(", "", ")", ",", "Lo", ",", "Hi", "}", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerWRITE_REGISTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75447, "Length": 79, "Cover_Rate": 0.5163398692810458} {"Template_token": ["", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Overflow", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TVal", ",", "FVal", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";"], "ground_truth": ["SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerXALUO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75448, "Length": 63, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "Function", "*", "MCR", "=", "llvm", "::", "", "(", "M", ",", "", ")", ";", "Value", "*", "args", "[", "", "]", "=", "{", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", "}", ";", "return", "Builder", ".", "CreateCall", "(", "MCR", ",", "args", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering (2)2", "Func": "makeDMB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75449, "Length": 93, "Cover_Rate": 0.4492753623188406} {"Template_token": ["", "Function", "*", "MCR", "=", "llvm", "::", "", "(", "M", ",", "", ")", ";", "Value", "*", "args", "[", "", "]", "=", "{", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", "}", ";", "return", "Builder", ".", "CreateCall", "(", "MCR", ",", "args", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "{", "Function", "*", "DMB", "=", "llvm", "::", "", "(", "M", ",", "", ")", ";"], "ground_truth": ["Domain", "=", "Subtarget", "->", "isMClass", "(", ")", "?", "", ":", "Domain", ";"], "File": "ARMISelLowering (2)2", "Func": "makeDMB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75450, "Length": 111, "Cover_Rate": 0.5362318840579711} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "auto", "Attr", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFnAttribute", "(", "", ")", ";"], "ground_truth": ["if", "(", "!", "CI", "->", "isTailCall", "(", ")", "||", "Attr", ".", "getValueAsString", "(", ")", "==", "", ")", "return", "false", ";"], "File": "ARMISelLowering (2)2", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75451, "Length": 50, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "bool", "TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "auto", "Attr", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFnAttribute", "(", "", ")", ";", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", "||", "Attr", ".", "getValueAsString", "(", ")", "==", "", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)2", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75452, "Length": 64, "Cover_Rate": 0.9846153846153847} {"Template_token": ["", "bool", "RHSSeenZero", "=", "false", ";", "bool", "RHSOk", "=", "canChangeToInt", "(", "RHS", ",", "RHSSeenZero", ",", "Subtarget", ")", ";", "if", "(", "LHSOk", "&&", "RHSOk", "&&", "(", "LHSSeenZero", "||", "RHSSeenZero", ")", ")", "{", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "else", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "cc", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "bitcastf32Toi32", "(", "LHS", ",", "DAG", ")", ",", "Mask", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "bitcastf32Toi32", "(", "RHS", ",", "DAG", ")", ",", "Mask", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "SDValue", "LHS1", ",", "LHS2", ";", "SDValue", "RHS1", ",", "RHS2", ";", "expandf64Toi32", "(", "LHS", ",", "DAG", ",", "LHS1", ",", "LHS2", ")", ";"], "ground_truth": ["expandf64Toi32", "(", "RHS", ",", "DAG", ",", "RHS1", ",", "RHS2", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "OptimizeVFPBrcond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75453, "Length": 208, "Cover_Rate": 0.45021645021645024} {"Template_token": ["", "FromMask", "=", "APInt", "::", "getLowBitsSet", "(", "ToMask", ".", "getBitWidth", "(", ")", ",", "ToMask", ".", "countPopulation", "(", ")", ")", ";", "if", "(", "From", "->", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "From", "->", "getOperand", "(", "", ")", ")", ")", "{", "APInt", "Shift", "=", "cast", "<", "ConstantSDNode", ">", "(", "From", "->", "getOperand", "(", "", ")", ")", "->", "getAPIntValue", "(", ")", ";", "assert", "(", "Shift", ".", "getLimitedValue", "(", ")", "<", "", "&&", "", ")", ";"], "ground_truth": ["FromMask", "<<=", "Shift", ".", "getLimitedValue", "(", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "ParseBFI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75454, "Length": 85, "Cover_Rate": 0.5279503105590062} {"Template_token": ["", "static", "SDValue", "ParseBFI", "(", "SDNode", "*", "N", ",", "APInt", "&", "ToMask", ",", "APInt", "&", "FromMask", ")", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "From", "=", "N", "->", "getOperand", "(", "", ")", ";", "ToMask", "=", "~", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getAPIntValue", "(", ")", ";", "FromMask", "=", "APInt", "::", "getLowBitsSet", "(", "ToMask", ".", "getBitWidth", "(", ")", ",", "ToMask", ".", "countPopulation", "(", ")", ")", ";", "if", "(", "From", "->", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "From", "->", "getOperand", "(", "", ")", ")", ")", "{", "APInt", "Shift", "=", "cast", "<", "ConstantSDNode", ">", "(", "From", "->", "getOperand", "(", "", ")", ")", "->", "getAPIntValue", "(", ")", ";", "assert", "(", "Shift", ".", "getLimitedValue", "(", ")", "<", "", "&&", "", ")", ";", "FromMask", "<<=", "Shift", ".", "getLimitedValue", "(", "", ")", ";", "From", "=", "From", "->", "getOperand", "(", "", ")", ";", "}", "return", "From", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "ParseBFI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75455, "Length": 157, "Cover_Rate": 0.9751552795031055} {"Template_token": ["", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Arg", ")", ";", "unsigned", "id", "=", "Subtarget", "->", "isLittle", "(", ")", "?", "", ":", "", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "id", ")", ")", ")", ";", "if", "(", "NextVA", ".", "isRegLoc", "(", ")", ")", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "", "-", "id", ")", ")", ")", ";", "else", "{", "assert", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "!", "StackPtr", ".", "getNode", "(", ")", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "LowerMemOpCallTo", "(", "Chain", ",", "StackPtr", ",", "fmrrd", ".", "getValue", "(", "", "-", "id", ")", ",", "dl", ",", "DAG", ",", "NextVA", ",", "Flags", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "PassF64ArgInRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75456, "Length": 164, "Cover_Rate": 0.7387387387387387} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{"], "ground_truth": ["SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ",", "DCI", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75457, "Length": 190, "Cover_Rate": 0.7116104868913857} {"Template_token": ["", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ",", "DCI", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75458, "Length": 194, "Cover_Rate": 0.7265917602996255} {"Template_token": ["", "SDValue", "V", "=", "N", "->", "getOperand", "(", "Idx", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "", "&&", "V", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "V", "=", "V", ".", "getOperand", "(", "", ")", ";", "else", "{", "V", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "V", ")", ",", "", ",", "V", ")", ";", "DCI", ".", "AddToWorklist", "(", "V", ".", "getNode", "(", ")", ")", ";", "}", "SDValue", "LaneIdx", "=", "DAG", ".", "getConstant", "(", "Idx", ",", "dl", ",", "", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "Vec", ",", "V", ",", "LaneIdx", ")", ";", "}", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vec", ")", ";", "DCI", ".", "AddToWorklist", "(", "Vec", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["return", "Vec", ";"], "File": "ARMISelLowering (2)2", "Func": "PerformARMBUILD_VECTORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75459, "Length": 149, "Cover_Rate": 0.3143459915611814} {"Template_token": ["", "unsigned", "Mask2", "=", "N11C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "Mask", "&", "(", "~", "Mask2", ")", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N1", ".", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "CombineBFI", "=", "FindBFIToCombineWith", "(", "N", ")", ";", "if", "(", "CombineBFI", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "ToMask1", ",", "FromMask1", ";", "SDValue", "From1", "=", "ParseBFI", "(", "N", ",", "ToMask1", ",", "FromMask1", ")", ";", "APInt", "ToMask2", ",", "FromMask2", ";", "SDValue", "From2", "=", "ParseBFI", "(", "CombineBFI", ".", "getNode", "(", ")", ",", "ToMask2", ",", "FromMask2", ")", ";", "assert", "(", "From1", "==", "From2", ")", ";", "(", "void", ")", "From2", ";", "DCI", ".", "DAG", ".", "ReplaceAllUsesWith", "(", "CombineBFI", ",", "CombineBFI", ".", "getOperand", "(", "", ")", ")", ";", "APInt", "NewFromMask", "=", "FromMask1", "|", "FromMask2", ";"], "ground_truth": ["APInt", "NewToMask", "=", "ToMask1", "|", "ToMask2", ";"], "File": "ARMISelLowering (2)2", "Func": "PerformBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75460, "Length": 184, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "static", "SDValue", "PerformBUILD_VECTORCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "N", "->", "getNumOperands", "(", ")", "==", "", ")", "{", "SDValue", "RV", "=", "PerformVMOVDRRCombine", "(", "N", ",", "DAG", ")", ";", "if", "(", "RV", ".", "getNode", "(", ")", ")", "return", "RV", ";", "}", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "!=", "", "||", "!", "hasNormalLoadOperand", "(", "N", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";"], "File": "ARMISelLowering (2)2", "Func": "PerformBUILD_VECTORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75461, "Length": 106, "Cover_Rate": 0.45689655172413796} {"Template_token": ["", "if", "(", "R", ")", "return", "R", ";", "}", "SDValue", "Res", ";", "if", "(", "CC", "==", "", "&&", "FalseVal", "==", "RHS", "&&", "FalseVal", "!=", "LHS", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "TrueVal", ",", "cc", ",", "N", "->", "getOperand", "(", "", ")", ",", "Cmp", ")", ";", "}", "else", "if", "(", "CC", "==", "", "&&", "TrueVal", "==", "RHS", ")", "{", "SDValue", "cc", ";", "SDValue", "NewCmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "FalseVal", ",", "cc", ",", "N", "->", "getOperand", "(", "", ")", ",", "NewCmp", ")", ";", "}", "if", "(", "Res", ".", "getNode", "(", ")", ")", "{", "APInt", "KnownZero", ",", "KnownOne", ";", "DAG", ".", "computeKnownBits", "(", "SDValue", "(", "N", ",", "", ")", ",", "KnownZero", ",", "KnownOne", ")", ";"], "ground_truth": ["if", "(", "KnownZero", "==", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "PerformCMOVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75462, "Length": 175, "Cover_Rate": 0.4146919431279621} {"Template_token": ["", "SDValue", "Op0", "=", "CMOV", "->", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "CMOV", "->", "getOperand", "(", "", ")", ";", "auto", "CCNode", "=", "cast", "<", "ConstantSDNode", ">", "(", "CMOV", "->", "getOperand", "(", "", ")", ")", ";", "auto", "CC", "=", "CCNode", "->", "getAPIntValue", "(", ")", ".", "getLimitedValue", "(", ")", ";", "SDValue", "CmpZ", "=", "CMOV", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isNullConstant", "(", "CmpZ", "->", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "CmpZ", "->", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "And", "=", "CmpZ", "->", "getOperand", "(", "", ")", ";", "if", "(", "And", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "AndC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "AndC", "||", "!", "AndC", "->", "getAPIntValue", "(", ")", ".", "isPowerOf2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "X", "=", "And", "->", "getOperand", "(", "", ")", ";", "if", "(", "CC", "==", "", ")", "{", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "}", "else", "{", "assert", "(", "CC", "==", "", "&&", "", ")", ";", "}", "if", "(", "Op1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "OrC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "OrC", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Y", "=", "Op1", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op0", "!=", "Y", ")", "return", "SDValue", "(", ")", ";", "APInt", "OrCI", "=", "OrC", "->", "getAPIntValue", "(", ")", ";", "unsigned", "Heuristic", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "if", "(", "OrCI", ".", "countPopulation", "(", ")", ">", "Heuristic", ")", "return", "SDValue", "(", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "computeKnownBits", "(", "DAG", ",", "Y", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "(", "OrCI", "&", "KnownZero", ")", "!=", "OrCI", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V", "=", "Y", ";", "SDLoc", "dl", "(", "X", ")", ";", "EVT", "VT", "=", "X", ".", "getValueType", "(", ")", ";", "unsigned", "BitInX", "=", "AndC", "->", "getAPIntValue", "(", ")", ".", "logBase2", "(", ")", ";", "if", "(", "BitInX", "!=", "", ")", "{", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ",", "DAG", ".", "getConstant", "(", "BitInX", ",", "dl", ",", "VT", ")", ")", ";", "}", "for", "(", "unsigned", "BitInY", "=", "", ",", "NumActiveBits", "=", "OrCI", ".", "getActiveBits", "(", ")", ";", "BitInY", "<", "NumActiveBits", ";", "++", "BitInY", ")", "{", "if", "(", "OrCI", "[", "BitInY", "]", "==", "", ")", "continue", ";", "APInt", "Mask", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "", ")", ";", "Mask", ".", "setBit", "(", "BitInY", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V", ",", "X", ",", "DAG", ".", "getConstant", "(", "~", "Mask", ",", "dl", ",", "VT", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "PerformCMOVToBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75463, "Length": 471, "Cover_Rate": 0.9345238095238095} {"Template_token": ["", "case", "", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "default", ":", "break", ";", "}", "break", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75464, "Length": 212, "Cover_Rate": 0.3947858472998138} {"Template_token": ["", "switch", "(", "IntNo", ")", "{", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "}", "SDLoc", "dl", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "dl", ",", "N", "->", "getValueType", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "dl", ",", "", ")", ")", ";", "}", "case", "", ":", "{", "EVT", "VT", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "int64_t", "Cnt", ";", "unsigned", "VShiftOpc", "=", "", ";", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "VShiftOpc", "=", "", ";", "else", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "VShiftOpc", "=", "", ";", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "SDLoc", "dl", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "dl", ",", "N", "->", "getValueType", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "dl", ",", "", ")", ")", ";", "}"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering (2)2", "Func": "PerformIntrinsicCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75465, "Length": 297, "Cover_Rate": 0.38421733505821476} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "", "(", "N", ")", "&&", "VT", ".", "isVector", "(", ")", "&&", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "CombineBaseUpdate", "(", "N", ",", "DCI", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "PerformLOADCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75466, "Length": 49, "Cover_Rate": 0.7313432835820896} {"Template_token": ["", "SDValue", "V", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Res", ";", "MulAmt", ">>=", "ShiftAmt", ";", "if", "(", "MulAmt", ">=", "", ")", "{", "if", "(", "isPowerOf2_32", "(", "MulAmt", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "-", "", ")", ",", "DL", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmt", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "+", "", ")", ",", "DL", ",", "", ")", ")", ",", "V", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "else", "{", "uint64_t", "MulAmtAbs", "=", "-", "MulAmt", ";", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "+", "", ")", ",", "DL", ",", "", ")", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "-", "", ")", ")", "{"], "File": "ARMISelLowering (2)2", "Func": "PerformMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75467, "Length": 222, "Cover_Rate": 0.4073394495412844} {"Template_token": ["", "bool", "HasAnyUndefs", ";", "APInt", "SplatBits0", ",", "SplatBits1", ";", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "BVN1", "&&", "BVN1", "->", "isConstantSplat", "(", "SplatBits1", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "SplatBits0", ".", "getBitWidth", "(", ")", "==", "SplatBits1", ".", "getBitWidth", "(", ")", "&&", "SplatBits0", "==", "~", "SplatBits1", ")", "{", "EVT", "CanonicalVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CanonicalVT", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N1", "->", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ")", ";", "}", "}", "}", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", "||", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "MaskOp", "=", "N0", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "MaskC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "MaskOp", ")", ";", "if", "(", "!", "MaskC", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Mask", "=", "MaskC", "->", "getZExtValue", "(", ")", ";", "if", "(", "Mask", "==", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Res", ";", "ConstantSDNode", "*", "N1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "N1C", ")", "{", "unsigned", "Val", "=", "N1C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "Val", "&", "~", "Mask", ")", "!=", "Val", ")", "return", "SDValue", "(", ")", ";", "if", "(", "", "(", "Mask", ")", ")", "{", "Val", ">>=", "countTrailingZeros", "(", "~", "Mask", ")", ";"], "ground_truth": ["Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N00", ",", "DAG", ".", "getConstant", "(", "Val", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75469, "Length": 367, "Cover_Rate": 0.30156121610517667} {"Template_token": ["", "SDLoc", "dl", "(", "N", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "", ":", "", ";", "SDValue", "FixConv", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "NumLanes", "==", "", "?", "", ":", "", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "dl", ",", "", ")", ",", "Op", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "C", ",", "dl", ",", "", ")", ")", ";", "if", "(", "IntBits", "<", "FloatBits", ")", "FixConv", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "N", "->", "getValueType", "(", "", ")", ",", "FixConv", ")", ";"], "ground_truth": ["return", "FixConv", ";"], "File": "ARMISelLowering (2)2", "Func": "PerformVCVTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75471, "Length": 104, "Cover_Rate": 0.30057803468208094} {"Template_token": ["", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "OpOpcode", "=", "Op", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", ";", "if", "(", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", "||", "(", "OpOpcode", "!=", "", "&&", "OpOpcode", "!=", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ConstVec", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isa", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "N", "->", "getSimpleValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ";", "uint32_t", "FloatBits", "=", "FloatTy", ".", "getSizeInBits", "(", ")", ";", "MVT", "IntTy", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";"], "ground_truth": ["uint32_t", "IntBits", "=", "IntTy", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "PerformVDIVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75472, "Length": 128, "Cover_Rate": 0.34594594594594597} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "OpOpcode", "=", "Op", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", ";", "if", "(", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", "||", "(", "OpOpcode", "!=", "", "&&", "OpOpcode", "!=", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ConstVec", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isa", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "N", "->", "getSimpleValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ";", "uint32_t", "FloatBits", "=", "FloatTy", ".", "getSizeInBits", "(", ")", ";", "MVT", "IntTy", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "uint32_t", "IntBits", "=", "IntTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "FloatBits", "!=", "", "||", "IntBits", ">", "", "||", "NumLanes", ">", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "BitVector", "UndefElements", ";", "BuildVectorSDNode", "*", "BV", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ")", ";", "int32_t", "C", "=", "BV", "->", "getConstantFPSplatPow2ToLog2Int", "(", "&", "UndefElements", ",", "", ")", ";", "if", "(", "C", "==", "-", "", "||", "C", "==", "", "||", "C", ">", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "bool", "isSigned", "=", "OpOpcode", "==", "", ";", "SDValue", "ConvInput", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "IntBits", "<", "FloatBits", ")", "ConvInput", "=", "DAG", ".", "getNode", "(", "isSigned", "?", "", ":", "", ",", "dl", ",", "NumLanes", "==", "", "?", "", ":", "", ",", "ConvInput", ")", ";", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "dl", ",", "", ")", ",", "ConvInput", ",", "DAG", ".", "getConstant", "(", "C", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "PerformVDIVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75473, "Length": 328, "Cover_Rate": 0.8864864864864865} {"Template_token": ["", "static", "SDValue", "PerformVLDCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "||", "DCI", ".", "isCalledByLegalizer", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["return", "CombineBaseUpdate", "(", "N", ",", "DCI", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "PerformVLDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75474, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "static", "SDValue", "PerformVLDCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "||", "DCI", ".", "isCalledByLegalizer", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "CombineBaseUpdate", "(", "N", ",", "DCI", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "PerformVLDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75475, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "NewLD1", ".", "getValue", "(", "", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "std", "::", "min", "(", "", ",", "LD", "->", "getAlignment", "(", ")", "/", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "NewLD2", ".", "getValue", "(", "", ")", ")", ";", "if", "(", "DCI", ".", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "NewLD1", ",", "NewLD2", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75476, "Length": 120, "Cover_Rate": 0.3125} {"Template_token": ["", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "NewLD1", ".", "getValue", "(", "", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "std", "::", "min", "(", "", ",", "LD", "->", "getAlignment", "(", ")", "/", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "NewLD2", ".", "getValue", "(", "", ")", ")", ";", "if", "(", "DCI", ".", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "NewLD1", ",", "NewLD2", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";", "return", "Result", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75477, "Length": 153, "Cover_Rate": 0.3984375} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "ExpandREAD_REGISTER", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerREM", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMISelLowering (2)2", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75479, "Length": 87, "Cover_Rate": 0.4393939393939394} {"Template_token": ["", "case", "", ":", "ExpandREAD_REGISTER", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["Res", "=", "LowerREM", "(", "N", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75480, "Length": 62, "Cover_Rate": 0.31313131313131315} {"Template_token": ["", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "SDValue", "Cycles32", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Cycles32", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ")", ";"], "ground_truth": ["Results", ".", "push_back", "(", "Cycles32", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "ReplaceREADCYCLECOUNTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75481, "Length": 150, "Cover_Rate": 0.7425742574257426} {"Template_token": ["", "SDValue", "Cycles32", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Cycles32", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ")", ";"], "ground_truth": ["Results", ".", "push_back", "(", "Cycles32", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "ReplaceREADCYCLECOUNTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75482, "Length": 64, "Cover_Rate": 0.31683168316831684} {"Template_token": ["", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ")", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ")", ";", "}", "else", "if", "(", "isThumb", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg4", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ")", ";", "unsigned", "NewVReg5", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg5", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg4", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg5", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ")", ";", "}", "else", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75483, "Length": 506, "Cover_Rate": 0.5763097949886105} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldAlignPointerArgs", "(", "CallInst", "*", "CI", ",", "unsigned", "&", "MinSize", ",", "unsigned", "&", "PrefAlign", ")", "const", "{", "if", "(", "!", "isa", "<", "MemIntrinsic", ">", "(", "CI", ")", ")", "return", "false", ";", "MinSize", "=", "", ";", "PrefAlign", "=", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isMClass", "(", ")", "?", "", ":", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)2", "Func": "shouldAlignPointerArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75484, "Length": 61, "Cover_Rate": 0.9838709677419355} {"Template_token": ["", "MinSize", "=", "", ";"], "ground_truth": ["PrefAlign", "=", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isMClass", "(", ")", "?", "", ":", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "shouldAlignPointerArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75485, "Length": 25, "Cover_Rate": 0.4032258064516129} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)2", "Func": "shouldExpandAtomicCmpXchgInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75486, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "shouldExpandAtomicCmpXchgInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75487, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Size", "=", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "(", "(", "Size", "==", "", ")", "&&", "!", "Subtarget", "->", "isMClass", "(", ")", ")", "?", "AtomicExpansionKind", "::", "LLOnly", ":", "AtomicExpansionKind", "::", "None", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "shouldExpandAtomicLoadInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75488, "Length": 38, "Cover_Rate": 0.7450980392156863} {"Template_token": ["", "return", "(", "Size", "<=", "(", "Subtarget", "->", "isMClass", "(", ")", "?", "", ":", "", ")", ")", "?", "AtomicExpansionKind", "::", "LLSC", ":", "AtomicExpansionKind", "::", "None", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "shouldExpandAtomicRMWInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75490, "Length": 26, "Cover_Rate": 0.5} {"Template_token": ["", "return", "(", "Size", "<=", "(", "Subtarget", "->", "isMClass", "(", ")", "?", "", ":", "", ")", ")", "?", "AtomicExpansionKind", "::", "LLSC", ":", "AtomicExpansionKind", "::", "None", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "shouldExpandAtomicRMWInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75491, "Length": 26, "Cover_Rate": 0.5} {"Template_token": ["", "return", "(", "Size", "==", "", ")", "&&", "!", "Subtarget", "->", "isMClass", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "shouldExpandAtomicStoreInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75492, "Length": 15, "Cover_Rate": 0.3488372093023256} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldExpandAtomicStoreInIR", "(", "StoreInst", "*", "SI", ")", "const", "{"], "ground_truth": ["unsigned", "Size", "=", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "shouldExpandAtomicStoreInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75493, "Length": 28, "Cover_Rate": 0.6511627906976745} {"Template_token": ["", "ShuffleSourceInfo", "(", "SDValue", "Vec", ")", ":", "Vec", "(", "Vec", ")", ",", "MinElt", "(", "UINT_MAX", ")", ",", "MaxElt", "(", "", ")", ",", "ShuffleVec", "(", "Vec", ")", ",", "WindowBase", "(", "", ")", ",", "WindowScale", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "ShuffleSourceInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75494, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "ShuffleSourceInfo", "(", "SDValue", "Vec", ")", ":", "Vec", "(", "Vec", ")", ",", "MinElt", "(", "UINT_MAX", ")", ",", "MaxElt", "(", "", ")", ",", "ShuffleVec", "(", "Vec", ")", ",", "WindowBase", "(", "", ")", ",", "WindowScale", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "ShuffleSourceInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75495, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "SDNode", "*", "BVN", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "assert", "(", "BVN", "->", "getOpcode", "(", ")", "==", "", "&&", "BVN", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "unsigned", "LowElt", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "BVN", "->", "getOperand", "(", "LowElt", ")", ",", "BVN", "->", "getOperand", "(", "LowElt", "+", "", ")", ")", ";", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";"], "ground_truth": ["unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";"], "File": "ARMISelLowering (2)2", "Func": "SkipExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75496, "Length": 124, "Cover_Rate": 0.33879781420765026} {"Template_token": ["", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "PtrVT", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "const", "TargetRegisterClass", "*", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "", ":", "&", "", ";", "for", "(", "unsigned", "Reg", "=", "RBegin", ",", "i", "=", "", ";", "Reg", "<", "REnd", ";", "++", "Reg", ",", "++", "i", ")", "{", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "Reg", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", "OrigArg", ",", "", "*", "i", ")", ",", "false", ",", "false", ",", "", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "PtrVT", ")", ")", ";", "}"], "ground_truth": ["if", "(", "!", "MemOps", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "MemOps", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75499, "Length": 181, "Cover_Rate": 0.48138297872340424} {"Template_token": ["", "return", "Subtarget", "->", "isTargetMachO", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "useLoadStackGuardNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75500, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Subtarget", "->", "isTargetMachO", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "useLoadStackGuardNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75501, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Subtarget", "->", "useSoftFloat", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "useSoftFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75503, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "nullptr", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75504, "Length": 43, "Cover_Rate": 0.4673913043478261} {"Template_token": ["", "if", "(", "!", "MI", "->", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{"], "File": "ARMISelLowering (2)3", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75505, "Length": 105, "Cover_Rate": 0.30791788856304986} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "definesCPSR", "=", "true", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "deadCPSR", "=", "true", ";", "MI", "->", "RemoveOperand", "(", "i", ")", ";", "break", ";", "}", "}", "if", "(", "!", "definesCPSR", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "assert", "(", "deadCPSR", "==", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", "&&", "", ")", ";", "if", "(", "deadCPSR", ")", "{"], "ground_truth": ["assert", "(", "!", "MI", "->", "getOperand", "(", "ccOutIdx", ")", ".", "getReg", "(", ")", "&&", "", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75506, "Length": 116, "Cover_Rate": 0.34017595307917886} {"Template_token": ["", "case", "", ":", "{", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "||", "isLittleEndian", "(", ")", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)3", "Func": "allowsMisalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75507, "Length": 71, "Cover_Rate": 0.5378787878787878} {"Template_token": ["", "bool", "TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "bool", "*", "Fast", ")", "const", "{", "bool", "AllowsUnaligned", "=", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)3", "Func": "allowsMisalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75508, "Length": 74, "Cover_Rate": 0.5606060606060606} {"Template_token": ["", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoad", ")", "VecTy", "=", "N", "->", "getValueType", "(", "", ")", ";", "else", "if", "(", "isIntrinsic", ")", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ".", "getValueType", "(", ")", ";", "else", "VecTy", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "", ")", "==", "Addr", "?", "", ":", "", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint64_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";", "}", "else", "if", "(", "NumBytes", ">=", "", "*", "", ")", "{", "continue", ";", "}", "EVT", "AlignedVecTy", "=", "VecTy", ";", "if", "(", "LSBaseSDNode", "*", "LSN", "=", "dyn_cast", "<", "LSBaseSDNode", ">", "(", "N", ")", ")", "{", "unsigned", "Alignment", "=", "LSN", "->", "getAlignment", "(", ")", ";", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "if", "(", "Alignment", "<", "VecTy", ".", "getScalarSizeInBits", "(", ")", "/", "", ")", "{", "MVT", "EltTy", "=", "", "(", "Alignment", "*", "", ")", ";", "assert", "(", "NumVecs", "==", "", "&&", "", ")", ";", "assert", "(", "!", "isLaneOp", "&&", "", ")", ";", "unsigned", "NumElts", "=", "NumBytes", "/", "(", "EltTy", ".", "getSizeInBits", "(", ")", "/", "", ")", ";", "AlignedVecTy", "=", "", "(", "EltTy", ",", "NumElts", ")", ";", "}", "}", "EVT", "Tys", "[", "", "]", ";", "unsigned", "NumResultVecs", "=", "(", "isLoad", "?", "NumVecs", ":", "", ")", ";", "unsigned", "n", ";", "for", "(", "n", "=", "", ";", "n", "<", "NumResultVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "AlignedVecTy", ";", "Tys", "[", "n", "++", "]", "=", "", ";", "Tys", "[", "n", "]", "=", "", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "makeArrayRef", "(", "Tys", ",", "NumResultVecs", "+", "", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "AddrOpIdx", ")", ")", ";", "Ops", ".", "push_back", "(", "Inc", ")", ";", "if", "(", "StoreSDNode", "*", "StN", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ops", ".", "push_back", "(", "StN", "->", "getValue", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "StN", "->", "getAlignment", "(", ")", ",", "", ")", ")", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "AddrOpIdx", "+", "", ";", "i", "<", "N", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "}", "if", "(", "AlignedVecTy", "!=", "VecTy", "&&", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "&", "StVal", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "StVal", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "AlignedVecTy", ",", "StVal", ")", ";", "}", "MemSDNode", "*", "MemInt", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", ";"], "ground_truth": ["SDValue", "UpdN", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "SDLoc", "(", "N", ")", ",", "SDTys", ",", "Ops", ",", "AlignedVecTy", ",", "MemInt", "->", "getMemOperand", "(", ")", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75510, "Length": 532, "Cover_Rate": 0.39909977494373594} {"Template_token": ["", "unsigned", "RBegin", ",", "REnd", ";", "CCInfo", ".", "getInRegsParamInfo", "(", "InRegsParamRecordIdx", ",", "RBegin", ",", "REnd", ")", ";", "NumGPRs", "=", "REnd", "-", "RBegin", ";", "}", "else", "{", "unsigned", "int", "firstUnalloced", ";", "firstUnalloced", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "", "]", ")", ")", ";", "NumGPRs", "=", "(", "firstUnalloced", "<=", "", ")", "?", "(", "", "-", "firstUnalloced", ")", ":", "", ";", "}", "unsigned", "Align", "=", "Subtarget", "->", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "ArgRegsSize", "=", "NumGPRs", "*", "", ";", "if", "(", "NumGPRs", "&&", "Align", ">", "", "&&", "(", "ArgRegsSize", "<", "ArgSize", "||", "InRegsParamRecordIdx", ">=", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ")", ")", "{", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "Padding", "=", "OffsetToAlignment", "(", "ArgRegsSize", "+", "AFI", "->", "getArgRegsSaveSize", "(", ")", ",", "Align", ")", ";"], "ground_truth": ["ArgRegsSaveSize", "=", "ArgRegsSize", "+", "Padding", ";"], "File": "ARMISelLowering (2)3", "Func": "computeRegArea", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75511, "Length": 145, "Cover_Rate": 0.7435897435897436} {"Template_token": ["", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "bool", "IsRelease", "=", "isAtLeastRelease", "(", "Ord", ")", ";", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "", "Int", "=", "IsRelease", "?", "", ":", "", ";", "Function", "*", "Strex", "=", "", "(", "M", ",", "Int", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int32Ty", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "", ")", ",", "Int32Ty", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall3", "(", "Strex", ",", "Lo", ",", "Hi", ",", "Addr", ")", ";", "}", "", "Int", "=", "IsRelease", "?", "", ":", "", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";", "Function", "*", "Strex", "=", "", "(", "M", ",", "Int", ",", "Tys", ")", ";", "return", "Builder", ".", "CreateCall2", "(", "Strex", ",", "Builder", ".", "CreateZExtOrBitCast", "(", "Val", ",", "Strex", "->", "getFunctionType", "(", ")", "->", "getParamType", "(", "", ")", ")", ",", "Addr", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)3", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75515, "Length": 231, "Cover_Rate": 0.8492647058823529} {"Template_token": ["", "bool", "TargetLowering", "::", "functionArgumentNeedsConsecutiveRegisters", "(", "Type", "*", "Ty", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ")", "const", "{", "if", "(", "getEffectiveCallingConv", "(", "CallConv", ",", "isVarArg", ")", "!=", "CallingConv", "::", "_AAPCS_VFP", ")", "return", "false", ";", "HABaseType", "Base", "=", "HA_UNKNOWN", ";", "uint64_t", "Members", "=", "", ";"], "ground_truth": ["bool", "result", "=", "isHomogeneousAggregate", "(", "Ty", ",", "Base", ",", "Members", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "functionArgumentNeedsConsecutiveRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75518, "Length": 57, "Cover_Rate": 0.7125} {"Template_token": ["", "bool", "result", "=", "isHomogeneousAggregate", "(", "Ty", ",", "Base", ",", "Members", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "result", "<<", "", ";", "Ty", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "ARMISelLowering (2)3", "Func": "functionArgumentNeedsConsecutiveRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75519, "Length": 34, "Cover_Rate": 0.425} {"Template_token": ["", "if", "(", "(", "!", "IsMemset", "||", "ZeroMemset", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "bool", "Fast", ";", "if", "(", "Size", ">=", "", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "", ";"], "ground_truth": ["}", "else", "if", "(", "Size", ">=", "", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{"], "File": "ARMISelLowering (2)3", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75520, "Length": 110, "Cover_Rate": 0.5729166666666666} {"Template_token": ["", "RCPair", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "", ")", "{", "switch", "(", "Constraint", "[", "", "]", ")", "{", "case", "'l'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'h'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'r'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'x'", ":"], "ground_truth": ["if", "(", "VT", "==", "", ")", "break", ";"], "File": "ARMISelLowering (2)3", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75521, "Length": 193, "Cover_Rate": 0.5594202898550724} {"Template_token": ["", "RCPair", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "", ")", "{", "switch", "(", "Constraint", "[", "", "]", ")", "{", "case", "'l'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'h'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'r'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'t'", ":", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "}", "}", "if", "(", "StringRef", "(", "", ")", ".", "equals_lower", "(", "Constraint", ")", ")", "return", "std", "::", "make_pair", "(", "unsigned", "(", "", ")", ",", "&", "", ")", ";"], "ground_truth": ["return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75522, "Length": 306, "Cover_Rate": 0.8869565217391304} {"Template_token": ["", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)3", "Func": "hasLoadLinkedStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75523, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)3", "Func": "hasLoadLinkedStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75524, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "else", "if", "(", "", "(", "Op", ".", "getNode", "(", ")", ")", "||", "", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "WrapperOp", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "WrapperOp", ")", ")", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ")", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "isFloatingPointZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75525, "Length": 97, "Cover_Rate": 0.41630901287553645} {"Template_token": ["", "static", "bool", "isFloatingPointZero", "(", "SDValue", "Op", ")", "{", "if", "(", "ConstantFPSDNode", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ";", "else", "if", "(", "", "(", "Op", ".", "getNode", "(", ")", ")", "||", "", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "WrapperOp", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "WrapperOp", ")", ")", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ")", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ";", "}", "}", "else", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "", "&&", "Op", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "SDValue", "BitcastOp", "=", "Op", "->", "getOperand", "(", "", ")", ";", "if", "(", "BitcastOp", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "MoveOp", "=", "BitcastOp", "->", "getOperand", "(", "", ")", ";", "if", "(", "MoveOp", "->", "getOpcode", "(", ")", "==", "", "&&", "cast", "<", "ConstantSDNode", ">", "(", "MoveOp", ")", "->", "getZExtValue", "(", ")", "==", "", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)3", "Func": "isFloatingPointZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75526, "Length": 212, "Cover_Rate": 0.9098712446351931} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "", "Domain", "=", "", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "Domain", "=", "", ";", "}", "else", "if", "(", "Subtarget", "->", "isSwift", "(", ")", "&&", "Ord", "==", "Release", ")", "{"], "ground_truth": ["Domain", "=", "", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75527, "Length": 132, "Cover_Rate": 0.6226415094339622} {"Template_token": ["", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";"], "ground_truth": ["SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75528, "Length": 178, "Cover_Rate": 0.36105476673427994} {"Template_token": ["", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";"], "ground_truth": ["SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75529, "Length": 177, "Cover_Rate": 0.359026369168357} {"Template_token": ["", "int", "ImmVal", "=", "IsDouble", "?", "", "(", "FPVal", ")", ":", "", "(", "FPVal", ")", ";", "if", "(", "ImmVal", "!=", "-", "", ")", "{", "if", "(", "IsDouble", "||", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "{", "return", "Op", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewVal", "=", "DAG", ".", "getTargetConstant", "(", "ImmVal", ",", "", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "if", "(", "!", "ST", "->", "hasNEON", "(", ")", "||", "(", "!", "IsDouble", "&&", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VMovVT", ";", "uint64_t", "iVal", "=", "FPVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "IsDouble", "&&", "(", "iVal", "&", "", ")", "!=", "(", "iVal", ">>", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewVal", "=", "isNEONModifiedImm", "(", "iVal", "&", "", ",", "", ",", "", ",", "DAG", ",", "VMovVT", ",", "false", ",", "VMOVModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";"], "ground_truth": ["if", "(", "IsDouble", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75532, "Length": 231, "Cover_Rate": 0.44594594594594594} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Words", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Size", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Flag", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "Words", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "NodeTys", ",", "Chain", ",", "Flag", ")", ";", "SDValue", "NewSP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "", ",", "", ")", ";", "Chain", "=", "NewSP", ".", "getValue", "(", "", ")", ";", "SDValue", "Ops", "[", "", "]", "=", "{", "NewSP", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)3", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75533, "Length": 157, "Cover_Rate": 0.785} {"Template_token": ["", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Words", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Size", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Flag", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "Words", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75534, "Length": 86, "Cover_Rate": 0.43} {"Template_token": ["", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "&", "SrcVal", ",", "", ",", "false", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerFP_EXTEND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75536, "Length": 38, "Cover_Rate": 0.36893203883495146} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFP_ROUND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "", ")", ";"], "ground_truth": ["RTLIB", "::", "Libcall", "LC", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerFP_ROUND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75537, "Length": 43, "Cover_Rate": 0.39814814814814814} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)3", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75538, "Length": 79, "Cover_Rate": 0.30859375} {"Template_token": ["", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "SRet", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgVT", ".", "getStoreSize", "(", ")", ")", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75539, "Length": 168, "Cover_Rate": 0.3492723492723493} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "{", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "}", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";"], "ground_truth": ["CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75540, "Length": 183, "Cover_Rate": 0.42657342657342656} {"Template_token": ["", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}"], "ground_truth": ["return", "Result", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75541, "Length": 182, "Cover_Rate": 0.42424242424242425} {"Template_token": ["", "return", "getCMOV", "(", "SDLoc", "(", "Op", ")", ",", "VT", ",", "SelectTrue", ",", "SelectFalse", ",", "cc", ",", "CCR", ",", "OverflowCmp", ",", "DAG", ")", ";", "}", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "", "&&", "Cond", ".", "hasOneUse", "(", ")", ")", "{", "const", "ConstantSDNode", "*", "CMOVTrue", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "CMOVFalse", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "CMOVTrue", "&&", "CMOVFalse", ")", "{", "unsigned", "CMOVTrueVal", "=", "CMOVTrue", "->", "getZExtValue", "(", ")", ";", "unsigned", "CMOVFalseVal", "=", "CMOVFalse", "->", "getZExtValue", "(", ")", ";", "SDValue", "True", ";", "SDValue", "False", ";", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectTrue", ";", "False", "=", "SelectFalse", ";", "}", "else", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectFalse", ";", "False", "=", "SelectTrue", ";", "}", "if", "(", "True", ".", "getNode", "(", ")", "&&", "False", ".", "getNode", "(", ")", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["SDValue", "cc", "=", "Cond", ".", "getOperand", "(", "", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerSELECT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75542, "Length": 183, "Cover_Rate": 0.3804573804573805} {"Template_token": ["", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "getInverseCCForVSEL", "(", "CC", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", ")", "{", "if", "(", "LHS", "==", "TrueVal", "&&", "RHS", "==", "FalseVal", ")", "{", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "}", "else", "if", "(", "LHS", "==", "FalseVal", "&&", "RHS", "==", "TrueVal", ")", "{", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75543, "Length": 468, "Cover_Rate": 0.6324324324324324} {"Template_token": ["", "unsigned", "Mask2", "=", "N11C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "Mask", "&", "(", "~", "Mask2", ")", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N1", ".", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)3", "Func": "PerformBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75544, "Length": 72, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSELECT_CCCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "default", ":", "break", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)3", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75545, "Length": 169, "Cover_Rate": 0.30727272727272725} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "bool", "isBigEndian", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isBigEndian", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "OffsetPtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "std", "::", "min", "(", "", ",", "St", "->", "getAlignment", "(", ")", "/", "", ")", ")", ";", "}", "if", "(", "StVal", ".", "getValueType", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "dl", "(", "StVal", ")", ";", "SDValue", "IntVec", "=", "StVal", ".", "getOperand", "(", "", ")", ";", "EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "IntVec", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "FloatVT", ",", "IntVec", ")", ";", "SDValue", "ExtElt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "StVal", ".", "getOperand", "(", "", ")", ")", ";", "dl", "=", "SDLoc", "(", "N", ")", ";", "SDValue", "V", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ExtElt", ")", ";", "DCI", ".", "AddToWorklist", "(", "Vec", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "ExtElt", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "V", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "V", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getAAInfo", "(", ")", ")", ";", "}"], "ground_truth": ["if", "(", "", "(", "N", ")", "&&", "VT", ".", "isVector", "(", ")", "&&", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "CombineBaseUpdate", "(", "N", ",", "DCI", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75546, "Length": 440, "Cover_Rate": 0.3700588730025231} {"Template_token": ["", "EVT", "StoreVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreType", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "EVT", "(", "StoreType", ")", ".", "getSizeInBits", "(", ")", ")", ";", "assert", "(", "StoreVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "ShuffWide", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreVecVT", ",", "Shuff", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "SDValue", "Increment", "=", "DAG", ".", "getConstant", "(", "StoreType", ".", "getSizeInBits", "(", ")", "/", "", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "unsigned", "E", "=", "(", "ToEltSz", "*", "NumElems", ")", "/", "StoreType", ".", "getSizeInBits", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "E", ";", "I", "++", ")", "{", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreType", ",", "ShuffWide", ",", "DAG", ".", "getIntPtrConstant", "(", "I", ")", ")", ";", "SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "SubVec", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ")", ";", "BasePtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "BasePtr", ".", "getValueType", "(", ")", ",", "BasePtr", ",", "Increment", ")", ";", "Chains", ".", "push_back", "(", "Ch", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chains", ")", ";", "}", "if", "(", "!", "", "(", "St", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "bool", "isBigEndian", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isBigEndian", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "OffsetPtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "std", "::", "min", "(", "", ",", "St", "->", "getAlignment", "(", ")", "/", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)3", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75547, "Length": 465, "Cover_Rate": 0.39108494533221194} {"Template_token": ["", "if", "(", "ConstVec", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "isConstVecPow2", "(", "ConstVec", ",", "isSigned", ",", "C", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "Op", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "MVT", "IntTy", "=", "N", "->", "getSimpleValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "FloatTy", ".", "getSizeInBits", "(", ")", "!=", "", "||", "IntTy", ".", "getSizeInBits", "(", ")", ">", "", "||", "NumLanes", ">", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "", ":", "", ";"], "ground_truth": ["SDValue", "FixConv", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "NumLanes", "==", "", "?", "", ":", "", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "", ")", ",", "N0", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "C", ")", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "PerformVCVTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75548, "Length": 149, "Cover_Rate": 0.47003154574132494} {"Template_token": ["", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", "||", "Op", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "C", ";", "SDValue", "N0", "=", "Op", "->", "getOperand", "(", "", ")", ";", "SDValue", "ConstVec", "=", "Op", "->", "getOperand", "(", "", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "if", "(", "ConstVec", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "isConstVecPow2", "(", "ConstVec", ",", "isSigned", ",", "C", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "Op", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "MVT", "IntTy", "=", "N", "->", "getSimpleValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "FloatTy", ".", "getSizeInBits", "(", ")", "!=", "", "||", "IntTy", ".", "getSizeInBits", "(", ")", ">", "", "||", "NumLanes", ">", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "", ":", "", ";"], "ground_truth": ["SDValue", "FixConv", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "NumLanes", "==", "", "?", "", ":", "", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "", ")", ",", "N0", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "C", ")", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "PerformVCVTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75549, "Length": 226, "Cover_Rate": 0.7129337539432177} {"Template_token": ["", "SDValue", "NewLD1", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "NewLD1", ".", "getValue", "(", "", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "std", "::", "min", "(", "", ",", "LD", "->", "getAlignment", "(", ")", "/", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "NewLD2", ".", "getValue", "(", "", ")", ")", ";", "if", "(", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "NewLD1", ",", "NewLD2", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75550, "Length": 191, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "unsigned", "Size", "=", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";"], "ground_truth": ["return", "(", "Size", "==", "", ")", "&&", "!", "Subtarget", "->", "isMClass", "(", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "shouldExpandAtomicLoadInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75552, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "unsigned", "Size", "=", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";"], "ground_truth": ["return", "(", "Size", "==", "", ")", "&&", "!", "Subtarget", "->", "isMClass", "(", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "shouldExpandAtomicLoadInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75553, "Length": 27, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "Size", "<=", "(", "Subtarget", "->", "isMClass", "(", ")", "?", "", ":", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)3", "Func": "shouldExpandAtomicRMWInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75554, "Length": 29, "Cover_Rate": 0.725} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";"], "ground_truth": ["return", "Size", "<=", "(", "Subtarget", "->", "isMClass", "(", ")", "?", "", ":", "", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "shouldExpandAtomicRMWInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75555, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "switch", "(", "TM", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Medium", ":", "case", "CodeModel", "::", "Default", ":", "case", "CodeModel", "::", "Kernel", ":", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "case", "CodeModel", "::", "JITDefault", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}", "}", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "MBB", ";"], "File": "ARMISelLowering (2)4", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75557, "Length": 299, "Cover_Rate": 0.7475} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}", "}"], "ground_truth": ["AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ")", ")", ";"], "File": "ARMISelLowering (2)4", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75558, "Length": 170, "Cover_Rate": 0.425} {"Template_token": ["", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "!=", "", "&&", "", ")", ";", "int", "index", "=", "ArgLocs", "[", "i", "]", ".", "getValNo", "(", ")", ";", "if", "(", "index", "!=", "lastInsIndex", ")", "{", "", "Flags", "=", "Ins", "[", "index", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "unsigned", "CurByValIndex", "=", "CCInfo", ".", "getInRegsParamsProcessed", "(", ")", ";", "ByValStoreOffset", "=", "RoundUpToAlignment", "(", "ByValStoreOffset", ",", "Flags", ".", "getByValAlign", "(", ")", ")", ";", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "CurOrigArg", ",", "CurByValIndex", ",", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "PartOffset", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ".", "getByValSize", "(", ")", ",", "true", ",", "ByValStoreOffset", ",", "TotalArgRegsSaveSize", ")", ";", "ByValStoreOffset", "+=", "Flags", ".", "getByValSize", "(", ")", ";", "ByValStoreOffset", "=", "std", "::", "min", "(", "ByValStoreOffset", ",", "", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ")", ";", "CCInfo", ".", "nextInRegsParam", "(", ")", ";", "}", "else", "{", "unsigned", "FIOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ",", "FIOffset", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ")", ";", "}", "lastInsIndex", "=", "index", ";", "}", "}", "}", "if", "(", "isVarArg", ")", "VarArgStyleRegisters", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "TotalArgRegsSaveSize", ")", ";"], "ground_truth": ["AFI", "->", "setArgumentStackSize", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", ";"], "File": "ARMISelLowering (2)4", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75561, "Length": 509, "Cover_Rate": 0.3818454613653413} {"Template_token": ["", "void", "TargetLowering", "::", "addAllExtLoads", "(", "const", "MVT", "From", ",", "const", "MVT", "To", ",", "LegalizeAction", "Action", ")", "{", "setLoadExtAction", "(", "", ",", "From", ",", "To", ",", "Action", ")", ";", "setLoadExtAction", "(", "", ",", "From", ",", "To", ",", "Action", ")", ";", "setLoadExtAction", "(", "", ",", "From", ",", "To", ",", "Action", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "addAllExtLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75562, "Length": 51, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "setLoadExtAction", "(", "", ",", "From", ",", "To", ",", "Action", ")", ";", "setLoadExtAction", "(", "", ",", "From", ",", "To", ",", "Action", ")", ";"], "ground_truth": ["setLoadExtAction", "(", "", ",", "From", ",", "To", ",", "Action", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "addAllExtLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75563, "Length": 33, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "}", "else", "return", "SDValue", "(", ")", ";", "}", "if", "(", "nextIndex", "!=", "Vec", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "||", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "VT", ".", "getVectorElementType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Vec", ")", ";", "MVT", "widenType", ";", "unsigned", "numElem", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "inputLaneType", "=", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "switch", "(", "inputLaneType", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "AddCombineBUILD_VECTORToVPADDL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75564, "Length": 193, "Cover_Rate": 0.32220367278797996} {"Template_token": ["", "static", "SDValue", "AddCombineBUILD_VECTORToVPADDL", "(", "SDNode", "*", "N", ",", "SDValue", "N0", ",", "SDValue", "N1", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "||", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "N0", ".", "getOpcode", "(", ")", "!=", "", "||", "N1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", "->", "getOperand", "(", "", ")", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec", "=", "N0", "->", "getOperand", "(", "", ")", "->", "getOperand", "(", "", ")", ";", "SDNode", "*", "V", "=", "Vec", ".", "getNode", "(", ")", ";", "unsigned", "nextIndex", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "N0", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "N1", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "ExtVec0", "=", "N0", "->", "getOperand", "(", "i", ")", ";", "SDValue", "ExtVec1", "=", "N1", "->", "getOperand", "(", "i", ")", ";", "if", "(", "V", "!=", "ExtVec0", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "||", "V", "!=", "ExtVec1", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec0", "->", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C0", "||", "!", "C1", "||", "C0", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "||", "C1", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "+", "", ")", "return", "SDValue", "(", ")", ";", "nextIndex", "+=", "", ";", "}", "else", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "AddCombineBUILD_VECTORToVPADDL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75565, "Length": 326, "Cover_Rate": 0.5442404006677797} {"Template_token": ["", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "MULOp", "=", "findMUL_LOHI", "(", "AddeSubeOp1", ")", ";", "else", "IsLeftOperandMUL", "=", "true", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "MULOp", "->", "getOpcode", "(", ")", ";", "unsigned", "FinalOpc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "SDValue", "*", "HiAddSub", "=", "nullptr", ";", "SDValue", "*", "LoMul", "=", "nullptr", ";", "SDValue", "*", "LowAddSub", "=", "nullptr", ";", "if", "(", "(", "AddeSubeOp0", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", "&&", "(", "AddeSubeOp1", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAddSub", "=", "&", "AddeSubeOp1", ";", "else", "HiAddSub", "=", "&", "AddeSubeOp0", ";", "if", "(", "AddcSubcOp0", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcSubcOp0", ";", "LowAddSub", "=", "&", "AddcSubcOp1", ";", "}", "if", "(", "AddcSubcOp1", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcSubcOp1", ";", "LowAddSub", "=", "&", "AddcSubcOp0", ";", "}", "if", "(", "!", "LoMul", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddcSubcNode", "==", "HiAddSub", "->", "getNode", "(", ")", "||", "AddcSubcNode", "->", "isPredecessorOf", "(", "HiAddSub", "->", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "Subtarget", "->", "hasDSP", "(", ")", "&&", "Subtarget", "->", "useMulOps", "(", ")", "&&", "FinalOpc", "==", "", "&&", "!", "AddeSubeNode", "->", "hasAnyUseOfValue", "(", "", ")", "&&", "LowAddSub", "->", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "static_cast", "<", "ConstantSDNode", "*", ">", "(", "LowAddSub", "->", "getNode", "(", ")", ")", "->", "getZExtValue", "(", ")", "==", "", ")", "{", "Ops", ".", "push_back", "(", "*", "HiAddSub", ")", ";", "if", "(", "AddcSubcNode", "->", "getOpcode", "(", ")", "==", "", ")", "{", "FinalOpc", "=", "", ";", "}", "else", "{", "FinalOpc", "=", "", ";", "}", "SDValue", "NewNode", "=", "DAG", ".", "getNode", "(", "FinalOpc", ",", "SDLoc", "(", "AddcSubcNode", ")", ",", "", ",", "Ops", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddeSubeNode", ",", "", ")", ",", "NewNode", ")", ";", "return", "SDValue", "(", "AddeSubeNode", ",", "", ")", ";", "}", "else", "if", "(", "AddcSubcNode", "->", "getOpcode", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "Ops", ".", "push_back", "(", "*", "LowAddSub", ")", ";", "Ops", ".", "push_back", "(", "*", "HiAddSub", ")", ";", "SDValue", "MLALNode", "=", "DAG", ".", "getNode", "(", "FinalOpc", ",", "SDLoc", "(", "AddcSubcNode", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "SDValue", "HiMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddeSubeNode", ",", "", ")", ",", "HiMLALResult", ")", ";", "SDValue", "LoMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddcSubcNode", ",", "", ")", ",", "LoMLALResult", ")", ";"], "ground_truth": ["return", "SDValue", "(", "AddeSubeNode", ",", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75566, "Length": 494, "Cover_Rate": 0.5887961859356377} {"Template_token": ["", "SDValue", "Mul", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "SDValue", "Lo", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "if", "(", "Mul", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Lo", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "Mul", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "if", "(", "Mul", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "}", "SDValue", "SRA", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "SDValue", "Hi", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "if", "(", "SRA", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "SRA", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "Hi", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "if", "(", "SRA", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "auto", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SRA", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "Const", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "if", "(", "SRA", ".", "getOperand", "(", "", ")", "!=", "Mul", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "dl", "(", "AddcNode", ")", ";", "unsigned", "Opcode", "=", "", ";", "SDValue", "Op0", ";", "SDValue", "Op1", ";", "if", "(", "isS16", "(", "Mul", ".", "getOperand", "(", "", ")", ",", "DAG", ")", "&&", "isS16", "(", "Mul", ".", "getOperand", "(", "", ")", ",", "DAG", ")", ")", "{", "Opcode", "=", "", ";", "Op0", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "Op1", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "isS16", "(", "Mul", ".", "getOperand", "(", "", ")", ",", "DAG", ")", "&&", "isSRA16", "(", "Mul", ".", "getOperand", "(", "", ")", ")", ")", "{", "Opcode", "=", "", ";", "Op0", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "Op1", "=", "Mul", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "isSRA16", "(", "Mul", ".", "getOperand", "(", "", ")", ")", "&&", "isS16", "(", "Mul", ".", "getOperand", "(", "", ")", ",", "DAG", ")", ")", "{", "Opcode", "=", "", ";", "Op0", "=", "Mul", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "Op1", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "isSRA16", "(", "Mul", ".", "getOperand", "(", "", ")", ")", "&&", "isSRA16", "(", "Mul", ".", "getOperand", "(", "", ")", ")", ")", "{", "Opcode", "=", "", ";", "Op0", "=", "Mul", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "Op1", "=", "Mul", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "}", "if", "(", "!", "Op0", "||", "!", "Op1", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SMLAL", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Op0", ",", "Op1", ",", "Lo", ",", "Hi", ")", ";", "SDValue", "HiMLALResult", "(", "SMLAL", ".", "getNode", "(", ")", ",", "", ")", ";", "SDValue", "LoMLALResult", "(", "SMLAL", ".", "getNode", "(", ")", ",", "", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddcNode", ",", "", ")", ",", "LoMLALResult", ")", ";"], "ground_truth": ["DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddeNode", ",", "", ")", ",", "HiMLALResult", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "AddCombineTo64BitSMLAL16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75567, "Length": 521, "Cover_Rate": 0.8815566835871405} {"Template_token": ["", "}", "else", "{", "return", "AddCombineTo64bitMLAL", "(", "AddeNode", ",", "DCI", ",", "Subtarget", ")", ";", "}", "if", "(", "!", "isNullConstant", "(", "UmlalNode", "->", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "isNullConstant", "(", "AddeNode", "->", "getOperand", "(", "", ")", ")", "&&", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "UmlalNode", ")", "||", "(", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "UmlalNode", "&&", "isNullConstant", "(", "AddeNode", "->", "getOperand", "(", "", ")", ")", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Ops", "[", "]", "=", "{", "UmlalNode", "->", "getOperand", "(", "", ")", ",", "UmlalNode", "->", "getOperand", "(", "", ")", ",", "UmlalNode", "->", "getOperand", "(", "", ")", ",", "AddHi", "}", ";", "SDValue", "UMAAL", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "AddcNode", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddeNode", ",", "", ")", ",", "SDValue", "(", "UMAAL", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddcNode", ",", "", ")", ",", "SDValue", "(", "UMAAL", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "return", "SDValue", "(", "AddeNode", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "AddCombineTo64bitUMAAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75568, "Length": 204, "Cover_Rate": 0.5298701298701298} {"Template_token": ["", "AddHi", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "UmlalNode", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "AddHi", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "}", "else", "{", "return", "AddCombineTo64bitMLAL", "(", "AddeNode", ",", "DCI", ",", "Subtarget", ")", ";", "}", "if", "(", "!", "isNullConstant", "(", "UmlalNode", "->", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "isNullConstant", "(", "AddeNode", "->", "getOperand", "(", "", ")", ")", "&&", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "UmlalNode", ")", "||", "(", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "UmlalNode", "&&", "isNullConstant", "(", "AddeNode", "->", "getOperand", "(", "", ")", ")", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "UmlalNode", "->", "getOperand", "(", "", ")", ",", "UmlalNode", "->", "getOperand", "(", "", ")", ",", "UmlalNode", "->", "getOperand", "(", "", ")", ",", "AddHi", "}", ";"], "File": "ARMISelLowering (2)5", "Func": "AddCombineTo64bitUMAAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75569, "Length": 172, "Cover_Rate": 0.44675324675324674} {"Template_token": ["", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDNode", "*", "Unzip", "=", "N0", ".", "getNode", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Unzip", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "AddCombineToVPADD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75570, "Length": 82, "Cover_Rate": 0.4120603015075377} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "unsigned", "Opcode", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "Opcode", "=", "", ";", "else", "Opcode", "=", "", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "Opcode", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "EVT", "ElemTy", "=", "N00", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "ConcatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ElemTy", ",", "NumElts", "*", "", ")", ";"], "ground_truth": ["SDValue", "Concat", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "ConcatVT", ",", "N00", ".", "getOperand", "(", "", ")", ",", "N00", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "AddCombineVUZPToVPADDL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75571, "Length": 164, "Cover_Rate": 0.45938375350140054} {"Template_token": ["", "void", "TargetLowering", "::", "addDRTypeForNEON", "(", "MVT", "VT", ")", "{", "addRegisterClass", "(", "VT", ",", "&", "", ")", ";"], "ground_truth": ["addTypeForNEON", "(", "VT", ",", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "addDRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75572, "Length": 24, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "attachMEMCPYScratchRegs", "(", "Subtarget", ",", "MI", ",", "Node", ")", ";", "return", ";", "}", "const", "MCInstrDesc", "*", "MCID", "=", "&", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "NewOpc", "=", "convertAddSubFlagsOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ccOutIdx", ";", "if", "(", "NewOpc", ")", "{", "const", "BaseInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", "-", "MI", ".", "getDesc", "(", ")", ".", "getSize", "(", ")", "&&", "", "", ")", ";", "MI", ".", "setDesc", "(", "*", "MCID", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ")", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "for", "(", "unsigned", "c", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "c", "--", ";", ")", "{", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";", "}", "for", "(", "unsigned", "i", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "--", ";", ")", "{", "const", "MachineOperand", "&", "op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "op", ".", "isReg", "(", ")", "&&", "op", ".", "isUse", "(", ")", ")", "{", "int", "DefIdx", "=", "MCID", "->", "getOperandConstraint", "(", "i", ",", "MCOI", "::", "TIED_TO", ")", ";", "if", "(", "DefIdx", "!=", "-", "", ")", "MI", ".", "tieOperands", "(", "DefIdx", ",", "i", ")", ";", "}", "}", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";", "ccOutIdx", "=", "", ";", "}", "else", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "}", "else", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "if", "(", "!", "MI", ".", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "definesCPSR", "=", "true", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "deadCPSR", "=", "true", ";", "MI", ".", "RemoveOperand", "(", "i", ")", ";", "break", ";", "}", "}", "if", "(", "!", "definesCPSR", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "assert", "(", "deadCPSR", "==", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", "&&", "", ")", ";", "if", "(", "deadCPSR", ")", "{"], "ground_truth": ["assert", "(", "!", "MI", ".", "getOperand", "(", "ccOutIdx", ")", ".", "getReg", "(", ")", "&&", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75576, "Length": 483, "Cover_Rate": 0.8702702702702703} {"Template_token": ["", "return", "Subtarget", "->", "isMClass", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "alignLoopsWithOptSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75578, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "Ty", "==", "", "||", "Ty", "==", "", "||", "Ty", "==", "", ")", "{", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Ty", "==", "", "||", "Ty", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "||", "Subtarget", "->", "isLittle", "(", ")", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}", "}", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "(", "Ty", "==", "", "||", "Ty", "==", "", "||", "Ty", "==", "", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}", "if", "(", "(", "Ty", "==", "", "||", "Ty", "==", "", "||", "Ty", "==", "", ")", "&&", "Alignment", ">=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)5", "Func": "allowsMisalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75579, "Length": 163, "Cover_Rate": 0.5379537953795379} {"Template_token": ["", "return", "Ext", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "", "*", "Ext", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "}", ";"], "ground_truth": ["if", "(", "!", "match", "(", "Ext1", ",", "m_ZExtOrSExt", "(", "m_Value", "(", ")", ")", ")", "||", "!", "match", "(", "Ext2", ",", "m_ZExtOrSExt", "(", "m_Value", "(", ")", ")", ")", "||", "!", "areExtDoubled", "(", "cast", "<", "Instruction", ">", "(", "Ext1", ")", ")", "||", "!", "areExtDoubled", "(", "cast", "<", "Instruction", ">", "(", "Ext2", ")", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "areExtractExts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75580, "Length": 85, "Cover_Rate": 0.7522123893805309} {"Template_token": ["", "}", ";"], "ground_truth": ["if", "(", "!", "match", "(", "Ext1", ",", "m_ZExtOrSExt", "(", "m_Value", "(", ")", ")", ")", "||", "!", "match", "(", "Ext2", ",", "m_ZExtOrSExt", "(", "m_Value", "(", ")", ")", ")", "||", "!", "areExtDoubled", "(", "cast", "<", "Instruction", ">", "(", "Ext1", ")", ")", "||", "!", "areExtDoubled", "(", "cast", "<", "Instruction", ">", "(", "Ext2", ")", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "areExtractExts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75581, "Length": 57, "Cover_Rate": 0.504424778761062} {"Template_token": ["", "if", "(", "isFloatingPointZero", "(", "Op", ")", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "", ")", ";", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getLoad", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "bitcastf32Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75582, "Length": 88, "Cover_Rate": 0.8380952380952381} {"Template_token": ["", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getLoad", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "bitcastf32Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75583, "Length": 67, "Cover_Rate": 0.638095238095238} {"Template_token": ["", "const", "bool", "MinSize", "=", "ST", ".", "hasMinSize", "(", ")", ";", "const", "bool", "HasDivide", "=", "ST", ".", "isThumb", "(", ")", "?", "ST", ".", "hasDivideInThumbMode", "(", ")", ":", "ST", ".", "hasDivideInMode", "(", ")", ";"], "ground_truth": ["if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "BuildSDIVPow2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75584, "Length": 54, "Cover_Rate": 0.313953488372093} {"Template_token": ["", "unsigned", "BitWidth", "=", "VectorTy", "->", "getPrimitiveSizeInBits", "(", ")", ".", "getFixedSize", "(", ")", ";", "if", "(", "BitWidth", "==", "", "||", "BitWidth", "==", "", ")", "{", "Cost", "=", "", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "canCombineStoreAndExtract", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75585, "Length": 36, "Cover_Rate": 0.34951456310679613} {"Template_token": ["", "static", "bool", "canGuaranteeTCO", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "GuaranteeTailCalls", ")", "{", "return", "(", "CC", "==", "CallingConv", "::", "Fast", "&&", "GuaranteeTailCalls", ")", "||", "CC", "==", "CallingConv", "::", "Tail", "||", "CC", "==", "CallingConv", "::", "SwiftTail", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "canGuaranteeTCO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75586, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isValidMVECond", "(", "CC", ",", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "CanInvertMVEVCMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75588, "Length": 22, "Cover_Rate": 0.4888888888888889} {"Template_token": ["", "return", "isValidMVECond", "(", "CC", ",", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "CanInvertMVEVCMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75589, "Length": 22, "Cover_Rate": 0.4888888888888889} {"Template_token": ["", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";"], "ground_truth": ["return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "CCAssignFnForReturn", "(", "CallConv", ",", "isVarArg", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "CanLowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75590, "Length": 37, "Cover_Rate": 0.5211267605633803} {"Template_token": ["", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";"], "ground_truth": ["CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "CanLowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75591, "Length": 22, "Cover_Rate": 0.30985915492957744} {"Template_token": ["", "CCAssignFn", "*", "TargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "isVarArg", ")", "const", "{", "return", "CCAssignFnForNode", "(", "CC", ",", "false", ",", "isVarArg", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75592, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "CCAssignFn", "*", "TargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "isVarArg", ")", "const", "{", "return", "CCAssignFnForNode", "(", "CC", ",", "false", ",", "isVarArg", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75593, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "default", ":", "report_fatal_error", "(", "", ")", ";", "case", "CallingConv", "::", "_APCS", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "Fast", ":", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "case", "CallingConv", "::", "GHC", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS_GHC", ")", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";"], "ground_truth": ["case", "CallingConv", "::", "CFGuard_Check", ":"], "File": "ARMISelLowering (2)5", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75594, "Length": 96, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";"], "ground_truth": ["case", "CallingConv", "::", "Fast", ":"], "File": "ARMISelLowering (2)5", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75595, "Length": 42, "Cover_Rate": 0.3088235294117647} {"Template_token": ["", "CCAssignFn", "*", "TargetLowering", "::", "CCAssignFnForReturn", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "isVarArg", ")", "const", "{", "return", "CCAssignFnForNode", "(", "CC", ",", "true", ",", "isVarArg", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "CCAssignFnForReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75596, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "miI", "==", "BB", "->", "end", "(", ")", ")", "{", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "sItr", "=", "BB", "->", "succ_begin", "(", ")", ",", "sEnd", "=", "BB", "->", "succ_end", "(", ")", ";", "sItr", "!=", "sEnd", ";", "++", "sItr", ")", "{", "MachineBasicBlock", "*", "succ", "=", "*", "sItr", ";", "if", "(", "succ", "->", "isLiveIn", "(", "", ")", ")", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "checkAndUpdateCPSRKill", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75598, "Length": 61, "Cover_Rate": 0.3652694610778443} {"Template_token": ["", "if", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", "swpCmpOps", "=", "true", ";", "if", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", "{", "swpCmpOps", "=", "!", "swpCmpOps", ";", "swpVselOps", "=", "!", "swpVselOps", ";", "CondCode", "=", "CondCode", "==", "", "?", "", ":", "", ";", "}", "if", "(", "CC", "==", "", ")", "{", "CondCode", "=", "", ";", "swpVselOps", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "checkVSELConstraints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75599, "Length": 86, "Cover_Rate": 0.3359375} {"Template_token": ["", "if", "(", "C2", "<", "C3", ")", "{", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "C3", "-", "C2", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "C3", ",", "DL", ",", "", ")", ")", ";", "}", "}", "if", "(", "LeftShift", "&&", "isMask_32", "(", "~", "C1", ")", ")", "{", "uint32_t", "C3", "=", "countTrailingZeros", "(", "C1", ")", ";", "if", "(", "C2", "<", "C3", ")", "{", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "C3", "-", "C2", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "C3", ",", "DL", ",", "", ")", ")", ";", "}", "}", "if", "(", "LeftShift", "&&", "isShiftedMask_32", "(", "C1", ")", ")", "{", "uint32_t", "Trailing", "=", "countTrailingZeros", "(", "C1", ")", ";", "uint32_t", "C3", "=", "countLeadingZeros", "(", "C1", ")", ";", "if", "(", "Trailing", "==", "C2", "&&", "C2", "+", "C3", "<", "", ")", "{", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "C2", "+", "C3", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "C3", ",", "DL", ",", "", ")", ")", ";", "}", "}", "if", "(", "!", "LeftShift", "&&", "isShiftedMask_32", "(", "C1", ")", ")", "{", "uint32_t", "Leading", "=", "countLeadingZeros", "(", "C1", ")", ";", "uint32_t", "C3", "=", "countTrailingZeros", "(", "C1", ")", ";", "if", "(", "Leading", "==", "C2", "&&", "C2", "+", "C3", "<", "", ")", "{", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "C2", "+", "C3", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "C3", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "CombineANDShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75600, "Length": 355, "Cover_Rate": 0.5078683834048641} {"Template_token": ["", "if", "(", "!", "N1C", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "C1", "=", "(", "uint32_t", ")", "N1C", "->", "getZExtValue", "(", ")", ";", "if", "(", "C1", "==", "", "||", "C1", "==", "", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "N0", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "!", "N0", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", "->", "getOpcode", "(", ")", "!=", "", "&&", "N0", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "bool", "LeftShift", "=", "N0", "->", "getOpcode", "(", ")", "==", "", ";", "ConstantSDNode", "*", "N01C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "N01C", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "C2", "=", "(", "uint32_t", ")", "N01C", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "C2", "||", "C2", ">=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LeftShift", ")", "C1", "&=", "(", "-", "", "<<", "C2", ")", ";", "else", "C1", "&=", "(", "-", "", ">>", "C2", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "!", "LeftShift", "&&", "isMask_32", "(", "C1", ")", ")", "{", "uint32_t", "C3", "=", "countLeadingZeros", "(", "C1", ")", ";", "if", "(", "C2", "<", "C3", ")", "{", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "C3", "-", "C2", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "C3", ",", "DL", ",", "", ")", ")", ";", "}", "}", "if", "(", "LeftShift", "&&", "isMask_32", "(", "~", "C1", ")", ")", "{", "uint32_t", "C3", "=", "countTrailingZeros", "(", "C1", ")", ";", "if", "(", "C2", "<", "C3", ")", "{", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "C3", "-", "C2", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "C3", ",", "DL", ",", "", ")", ")", ";", "}", "}", "if", "(", "LeftShift", "&&", "isShiftedMask_32", "(", "C1", ")", ")", "{", "uint32_t", "Trailing", "=", "countTrailingZeros", "(", "C1", ")", ";", "uint32_t", "C3", "=", "countLeadingZeros", "(", "C1", ")", ";", "if", "(", "Trailing", "==", "C2", "&&", "C2", "+", "C3", "<", "", ")", "{", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "C2", "+", "C3", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "C3", ",", "DL", ",", "", ")", ")", ";", "}", "}", "if", "(", "!", "LeftShift", "&&", "isShiftedMask_32", "(", "C1", ")", ")", "{", "uint32_t", "Leading", "=", "countLeadingZeros", "(", "C1", ")", ";", "uint32_t", "C3", "=", "countTrailingZeros", "(", "C1", ")", ";", "if", "(", "Leading", "==", "C2", "&&", "C2", "+", "C3", "<", "", ")", "{"], "ground_truth": ["SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "C2", "+", "C3", ",", "DL", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "CombineANDShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75601, "Length": 538, "Cover_Rate": 0.7696709585121603} {"Template_token": ["", "SDValue", "Addr", "=", "N", "->", "getOperand", "(", "AddrOpIdx", ")", ";", "SmallVector", "<", "BaseUpdateUser", ",", "", ">", "BaseUpdates", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Addr", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Addr", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "Addr", ".", "getResNo", "(", ")", "||", "User", "->", "getNumOperands", "(", ")", "!=", "", ")", "continue", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "UI", ".", "getOperandNo", "(", ")", "==", "", "?", "", ":", "", ")", ";", "unsigned", "ConstInc", "=", "getPointerConstIncrement", "(", "User", "->", "getOpcode", "(", ")", ",", "Addr", ",", "Inc", ",", "DCI", ".", "DAG", ")", ";", "if", "(", "ConstInc", "||", "User", "->", "getOpcode", "(", ")", "==", "", ")", "BaseUpdates", ".", "push_back", "(", "{", "User", ",", "Inc", ",", "ConstInc", "}", ")", ";", "}", "SDValue", "Base", ";", "SDValue", "CInc", ";", "if", "(", "findPointerConstIncrement", "(", "Addr", ".", "getNode", "(", ")", ",", "&", "Base", ",", "&", "CInc", ")", ")", "{", "unsigned", "Offset", "=", "getPointerConstIncrement", "(", "Addr", "->", "getOpcode", "(", ")", ",", "Base", ",", "CInc", ",", "DCI", ".", "DAG", ")", ";"], "ground_truth": ["for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Base", "->", "use_begin", "(", ")", ",", "UE", "=", "Base", "->", "use_end", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75602, "Length": 221, "Cover_Rate": 0.3564516129032258} {"Template_token": ["", "if", "(", "N0", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "AllOnes", ")", ")", "return", "Result", ";"], "ground_truth": ["if", "(", "N1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ",", "AllOnes", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering (2)5", "Func": "combineSelectAndUseCommutative", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75603, "Length": 66, "Cover_Rate": 0.6} {"Template_token": ["", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "int", "Size", "=", "VA", ".", "getLocVT", "(", ")", ".", "getFixedSizeInBits", "(", ")", "/", "", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "DstAddr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "DstInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ";", "}", "else", "{", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "dl", ")", ";", "DstAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "DstInfo", "=", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "computeAddrForCallArg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75604, "Length": 126, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "Known", ".", "isUnknown", "(", ")", ")", "return", ";", "KnownBits", "KnownRHS", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "Known", "=", "KnownBits", "::", "commonBits", "(", "Known", ",", "KnownRHS", ")", ";", "return", ";", "}", "case", "", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "", "IntID", "=", "static_cast", "<", "", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "}", "case", "", ":", "{", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "ConstantSDNode", "*", "CI", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "APInt", "&", "Mask", "=", "CI", "->", "getAPIntValue", "(", ")", ";", "Known", ".", "Zero", "&=", "Mask", ";", "Known", ".", "One", "&=", "Mask", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "SDValue", "&", "SrcSV", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "SrcSV", ".", "getValueType", "(", ")", ";", "assert", "(", "VecVT", ".", "isVector", "(", ")", "&&", "", ")", ";", "const", "unsigned", "NumSrcElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["ConstantSDNode", "*", "Pos", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75605, "Length": 274, "Cover_Rate": 0.3277511961722488} {"Template_token": ["", "static", "SDValue", "ConvertCarryFlagToBooleanCarry", "(", "SDValue", "Flags", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "Flags", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Flags", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "ConvertCarryFlagToBooleanCarry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75607, "Length": 65, "Cover_Rate": 0.8904109589041096} {"Template_token": ["", "SDValue", "RegClass", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg0", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg1", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "VLo", ",", "SubReg0", ",", "VHi", ",", "SubReg1", "}", ";", "return", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "", ",", "Ops", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "createGPRPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75609, "Length": 82, "Cover_Rate": 0.4019607843137255} {"Template_token": ["", "SDLoc", "dl", "(", "V", ".", "getNode", "(", ")", ")", ";", "SDValue", "VLo", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "V", ",", "dl", ",", "", ")", ";", "SDValue", "VHi", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "V", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ",", "dl", ",", "", ")", ";", "bool", "isBigEndian", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ";", "if", "(", "isBigEndian", ")", "std", "::", "swap", "(", "VLo", ",", "VHi", ")", ";", "SDValue", "RegClass", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";"], "ground_truth": ["SDValue", "SubReg0", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "createGPRPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75610, "Length": 114, "Cover_Rate": 0.5588235294117647} {"Template_token": ["", "void", "TargetLowering", "::", "emitAtomicCmpXchgNoStoreLLBalance", "(", "IRBuilderBase", "&", "Builder", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "return", ";"], "ground_truth": ["Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "emitAtomicCmpXchgNoStoreLLBalance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75611, "Length": 40, "Cover_Rate": 0.7017543859649122} {"Template_token": ["", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["Builder", ".", "CreateCall", "(", "", "(", "M", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "emitAtomicCmpXchgNoStoreLLBalance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75612, "Length": 30, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "case", "AtomicOrdering", "::", "AcquireRelease", ":", "if", "(", "Subtarget", "->", "preferISHSTBarriers", "(", ")", ")", "return", "makeDMB", "(", "Builder", ",", "", ")", ";", "else", "return", "makeDMB", "(", "Builder", ",", "", ")", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "emitLeadingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75615, "Length": 36, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "!", "Inst", "->", "hasAtomicStore", "(", ")", ")", "return", "nullptr", ";", "LLVM_FALLTHROUGH", ";", "case", "AtomicOrdering", "::", "Release", ":", "case", "AtomicOrdering", "::", "AcquireRelease", ":"], "ground_truth": ["if", "(", "Subtarget", "->", "preferISHSTBarriers", "(", ")", ")", "return", "makeDMB", "(", "Builder", ",", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "emitLeadingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75616, "Length": 40, "Cover_Rate": 0.3418803418803419} {"Template_token": ["", "Function", "*", "Ldrex", "=", "", "(", "M", ",", "Int", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "Value", "*", "LoHi", "=", "Builder", ".", "CreateCall", "(", "Ldrex", ",", "Addr", ",", "", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Lo", "=", "Builder", ".", "CreateZExt", "(", "Lo", ",", "ValueTy", ",", "", ")", ";", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValueTy", ",", "", ")", ";", "return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValueTy", ",", "", ")", ")", ",", "", ")", ";", "}", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";"], "ground_truth": ["", "Int", "=", "IsAcquire", "?", "", ":", "", ";"], "File": "ARMISelLowering (2)5", "Func": "emitLoadLinked", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75617, "Length": 170, "Cover_Rate": 0.5944055944055944} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "gettBLXrOpcode", "(", "*", "MBB", "->", "getParent", "(", ")", ")", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75618, "Length": 252, "Cover_Rate": 0.5478260869565217} {"Template_token": ["", "case", "CodeModel", "::", "Tiny", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Medium", ":", "case", "CodeModel", "::", "Kernel", ":", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "gettBLXrOpcode", "(", "*", "MBB", "->", "getParent", "(", ")", ")", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75619, "Length": 274, "Cover_Rate": 0.5956521739130435} {"Template_token": ["", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "*", "ContBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "++", "MBB", "->", "getIterator", "(", ")", ",", "ContBB", ")", ";", "ContBB", "->", "splice", "(", "ContBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "ContBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MBB", "->", "addSuccessor", "(", "ContBB", ")", ";", "MachineBasicBlock", "*", "TrapBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MF", "->", "push_back", "(", "TrapBB", ")", ";", "MBB", "->", "addSuccessor", "(", "TrapBB", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "TrapBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "EmitLowered__dbzchk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75620, "Length": 200, "Cover_Rate": 0.796812749003984} {"Template_token": ["", "MF", "->", "push_back", "(", "TrapBB", ")", ";", "MBB", "->", "addSuccessor", "(", "TrapBB", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "TrapBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "ContBB", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "EmitLowered__dbzchk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75621, "Length": 100, "Cover_Rate": 0.398406374501992} {"Template_token": ["", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrOut", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "IsThumb1", ")", "{", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "AddrOut", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "LdSize", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "IsThumb2", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "emitPostLd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75622, "Length": 141, "Cover_Rate": 0.4338461538461538} {"Template_token": ["", "assert", "(", "LdOpc", "!=", "", "&&", "", ")", ";", "if", "(", "LdSize", ">=", "", ")", "{", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrOut", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "IsThumb1", ")", "{", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "AddrOut", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "LdSize", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "IsThumb2", ")", "{", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrOut", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "LdSize", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrOut", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "LdSize", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "emitPostLd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75623, "Length": 257, "Cover_Rate": 0.7907692307692308} {"Template_token": ["", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "AddrOut", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "StSize", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "IsThumb2", ")", "{", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "StSize", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "StSize", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "emitPostSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75624, "Length": 143, "Cover_Rate": 0.4525316455696203} {"Template_token": ["", "bool", "IsRelease", "=", "isReleaseOrStronger", "(", "Ord", ")", ";", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "", "Int", "=", "IsRelease", "?", "", ":", "", ";", "Function", "*", "Strex", "=", "", "(", "M", ",", "Int", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int32Ty", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "", ")", ",", "Int32Ty", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75626, "Length": 133, "Cover_Rate": 0.4854014598540146} {"Template_token": ["", "emitPostLd", "(", "BB", ",", "MI", ",", "TII", ",", "dl", ",", "", ",", "scratch", ",", "srcIn", ",", "srcOut", ",", "IsThumb1", ",", "IsThumb2", ")", ";", "emitPostSt", "(", "BB", ",", "MI", ",", "TII", ",", "dl", ",", "", ",", "scratch", ",", "destIn", ",", "destOut", ",", "IsThumb1", ",", "IsThumb2", ")", ";", "srcIn", "=", "srcOut", ";", "destIn", "=", "destOut", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "Register", "varEnd", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "unsigned", "Vtmp", "=", "varEnd", ";", "if", "(", "(", "LoopSize", "&", "", ")", "!=", "", ")", "Vtmp", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "IsThumb", "?", "", ":", "", ")", ",", "Vtmp", ")", ".", "addImm", "(", "LoopSize", "&", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "(", "LoopSize", "&", "", ")", "!=", "", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "IsThumb", "?", "", ":", "", ")", ",", "varEnd", ")", ".", "addReg", "(", "Vtmp", ")", ".", "addImm", "(", "LoopSize", ">>", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "MachineConstantPool", "*", "ConstantPool", "=", "MF", "->", "getConstantPool", "(", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "MF", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "LoopSize", ")", ";", "Align", "Alignment", "=", "MF", "->", "getDataLayout", "(", ")", ".", "getPrefTypeAlign", "(", "Int32Ty", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "Alignment", ")", ";", "MachineMemOperand", "*", "CPMMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "*", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "Align", "(", "", ")", ")", ";", "if", "(", "IsThumb", ")", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "varEnd", ",", "RegState", "::", "Define", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addMemOperand", "(", "CPMMO", ")", ";", "else", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "varEnd", ",", "RegState", "::", "Define", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addMemOperand", "(", "CPMMO", ")", ";", "}", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "MachineBasicBlock", "*", "entryBB", "=", "BB", ";", "BB", "=", "loopMBB", ";", "Register", "varLoop", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "varPhi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";"], "ground_truth": ["Register", "srcLoop", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "EmitStructByval", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75627, "Length": 517, "Cover_Rate": 0.3193329215565164} {"Template_token": ["", "switch", "(", "Ord", ")", "{", "case", "AtomicOrdering", "::", "NotAtomic", ":", "case", "AtomicOrdering", "::", "Unordered", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AtomicOrdering", "::", "Monotonic", ":", "case", "AtomicOrdering", "::", "Release", ":", "return", "nullptr", ";"], "ground_truth": ["case", "AtomicOrdering", "::", "Acquire", ":"], "File": "ARMISelLowering (2)5", "Func": "emitTrailingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75628, "Length": 38, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "SDValue", "TargetLowering", "::", "ExpandBITCAST", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "const", "{", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "&&", "(", "DstVT", "==", "", "||", "DstVT", "==", "", ")", ")", "return", "MoveToHPR", "(", "SDLoc", "(", "N", ")", ",", "DAG", ",", "", ",", "DstVT", ".", "getSimpleVT", "(", ")", ",", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "Op", ")", ")", ";", "if", "(", "(", "DstVT", "==", "", "||", "DstVT", "==", "", ")", "&&", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "DstVT", ",", "MoveFromHPR", "(", "SDLoc", "(", "N", ")", ",", "DAG", ",", "", ",", "SrcVT", ".", "getSimpleVT", "(", ")", ",", "Op", ")", ")", ";", "if", "(", "!", "(", "SrcVT", "==", "", "||", "DstVT", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SrcVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "if", "(", "SDValue", "Val", "=", "CombineVMOVDRRCandidateWithVecOp", "(", "N", ",", "DAG", ")", ")", "return", "Val", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75629, "Length": 308, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "DBZCHK", "=", "WinDBZCheckDenominator", "(", "DAG", ",", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getEntryNode", "(", ")", ")", ";", "SDValue", "Result", "=", "LowerWindowsDIVLibCall", "(", "Op", ",", "DAG", ",", "Signed", ",", "DBZCHK", ")", ";", "SDValue", "Lower", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Result", ")", ";", "SDValue", "Upper", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Result", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ")", ";"], "ground_truth": ["Upper", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Upper", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "ExpandDIV_Windows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75630, "Length": 103, "Cover_Rate": 0.5124378109452736} {"Template_token": ["", "EVT", "PtrType", "=", "Ptr", ".", "getValueType", "(", ")", ";", "unsigned", "NewAlign", "=", "MinAlign", "(", "Ld", "->", "getAlignment", "(", ")", ",", "", ")", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrType", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "PtrType", ")", ")", ";", "RetVal2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "NewPtr", ",", "Ld", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "", ")", ",", "NewAlign", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "return", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "expandf64Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75631, "Length": 100, "Cover_Rate": 0.41841004184100417} {"Template_token": ["", "}", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ")", "{", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "RetVal1", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "EVT", "PtrType", "=", "Ptr", ".", "getValueType", "(", ")", ";", "unsigned", "NewAlign", "=", "MinAlign", "(", "Ld", "->", "getAlignment", "(", ")", ",", "", ")", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrType", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "PtrType", ")", ")", ";"], "ground_truth": ["RetVal2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "NewPtr", ",", "Ld", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "", ")", ",", "NewAlign", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "expandf64Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75632, "Length": 158, "Cover_Rate": 0.6610878661087866} {"Template_token": ["", "AsmStr", "=", "std", "::", "string", "(", "AsmPieces", "[", "", "]", ")", ";", "AsmPieces", ".", "clear", "(", ")", ";", "SplitString", "(", "AsmStr", ",", "AsmPieces", ",", "", ")", ";", "if", "(", "AsmPieces", ".", "size", "(", ")", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "IA", "->", "getConstraintString", "(", ")", ".", "compare", "(", "", ",", "", ",", "", ")", "==", "", ")", "{", "IntegerType", "*", "Ty", "=", "dyn_cast", "<", "IntegerType", ">", "(", "CI", "->", "getType", "(", ")", ")", ";", "if", "(", "Ty", "&&", "Ty", "->", "getBitWidth", "(", ")", "==", "", ")", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";", "}", "break", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "ExpandInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75633, "Length": 119, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "AsmStr", "=", "std", "::", "string", "(", "AsmPieces", "[", "", "]", ")", ";", "AsmPieces", ".", "clear", "(", ")", ";", "SplitString", "(", "AsmStr", ",", "AsmPieces", ",", "", ")", ";", "if", "(", "AsmPieces", ".", "size", "(", ")", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "IA", "->", "getConstraintString", "(", ")", ".", "compare", "(", "", ",", "", ",", "", ")", "==", "", ")", "{", "IntegerType", "*", "Ty", "=", "dyn_cast", "<", "IntegerType", ">", "(", "CI", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Ty", "&&", "Ty", "->", "getBitWidth", "(", ")", "==", "", ")", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "ExpandInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75634, "Length": 112, "Cover_Rate": 0.5490196078431373} {"Template_token": ["", "MF", ".", "getFrameInfo", "(", ")", ".", "computeMaxCallFrameSize", "(", "MF", ")", ";"], "ground_truth": ["TargetLoweringBase", "::", "finalizeLowering", "(", "MF", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "finalizeLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75635, "Length": 18, "Cover_Rate": 0.6} {"Template_token": ["", "void", "TargetLowering", "::", "finalizeLowering", "(", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["MF", ".", "getFrameInfo", "(", ")", ".", "computeMaxCallFrameSize", "(", "MF", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "finalizeLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75636, "Length": 22, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "APInt", "ToMask", ",", "FromMask", ";", "SDValue", "From", "=", "ParseBFI", "(", "N", ",", "ToMask", ",", "FromMask", ")", ";", "SDValue", "To", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "V", "=", "To", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "APInt", "NewToMask", ",", "NewFromMask", ";"], "ground_truth": ["SDValue", "NewFrom", "=", "ParseBFI", "(", "V", ".", "getNode", "(", ")", ",", "NewToMask", ",", "NewFromMask", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "FindBFIToCombineWith", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75637, "Length": 68, "Cover_Rate": 0.4503311258278146} {"Template_token": ["", "case", "", ":", "{", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ")", "{", "*", "Ptr", "=", "N", "->", "getOperand", "(", "", ")", ";", "*", "CInc", "=", "N", "->", "getOperand", "(", "", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "findPointerConstIncrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75638, "Length": 48, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "ArrayRef", "<", "int", ">", "OpMask", "=", "Op0", "->", "getMask", "(", ")", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "NMask", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "i", "++", ")", "{", "if", "(", "NMask", "[", "i", "]", ">", "", "&&", "OpMask", "[", "NMask", "[", "i", "]", "]", ">", "", "&&", "OpMask", "[", "NMask", "[", "i", "]", "]", "!=", "i", ")", "return", "SDValue", "(", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op0", "->", "getOperand", "(", "", ")", ",", "Op1", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "FlattenVectorShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75639, "Length": 107, "Cover_Rate": 0.3292307692307692} {"Template_token": ["", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "ShuffleVectorSDNode", "*", "Op0", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "ShuffleVectorSDNode", "*", "Op1", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Op0", "||", "!", "Op1", "||", "!", "Op0", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", "||", "!", "Op1", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", "||", "Op0", "->", "getMask", "(", ")", "!=", "Op1", "->", "getMask", "(", ")", "||", "Op0", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "!=", "VT", ")", "return", "SDValue", "(", ")", ";", "ArrayRef", "<", "int", ">", "NMask", "=", "N", "->", "getMask", "(", ")", ";", "ArrayRef", "<", "int", ">", "OpMask", "=", "Op0", "->", "getMask", "(", ")", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "NMask", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "i", "++", ")", "{", "if", "(", "NMask", "[", "i", "]", ">", "", "&&", "OpMask", "[", "NMask", "[", "i", "]", "]", ">", "", "&&", "OpMask", "[", "NMask", "[", "i", "]", "]", "!=", "i", ")", "return", "SDValue", "(", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op0", "->", "getOperand", "(", "", ")", ",", "Op1", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "FlattenVectorShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75640, "Length": 226, "Cover_Rate": 0.6953846153846154} {"Template_token": ["", "bool", "TargetLowering", "::", "functionArgumentNeedsConsecutiveRegisters", "(", "Type", "*", "Ty", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "DataLayout", "&", "DL", ")", "const", "{"], "ground_truth": ["if", "(", "getEffectiveCallingConv", "(", "CallConv", ",", "isVarArg", ")", "!=", "CallingConv", "::", "_AAPCS_VFP", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "functionArgumentNeedsConsecutiveRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75641, "Length": 40, "Cover_Rate": 0.37735849056603776} {"Template_token": ["", "BuildMI", "(", "TpEntry", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "LsrDestReg", ")", ".", "addUse", "(", "AddDestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "", ")", ";", "Register", "TotalIterationsReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpEntry", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "TotalIterationsReg", ")", ".", "addUse", "(", "LsrDestReg", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "TpEntry", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addUse", "(", "TotalIterationsReg", ")", ".", "addMBB", "(", "TpExit", ")", ";", "BuildMI", "(", "TpEntry", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "TpLoopBody", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", "TotalIterationsReg", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "genTPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75642, "Length": 134, "Cover_Rate": 0.5381526104417671} {"Template_token": ["", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "ABITypeAlign", ";", "return", "std", "::", "min", "(", "ABITypeAlign", ",", "DL", ".", "getStackAlignment", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "getABIAlignmentForCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75643, "Length": 27, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "ShiftBits", "=", "countLeadingZeros", "(", "Mask", ")", ";", "if", "(", "RHSV", "&&", "(", "RHSV", ">", "", "||", "(", "RHSV", "<<", "ShiftBits", ")", "<=", "", ")", ")", "{", "SDValue", "ShiftAmt", "=", "DAG", ".", "getConstant", "(", "ShiftBits", ",", "dl", ",", "", ")", ";", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ".", "getOperand", "(", "", ")", ",", "ShiftAmt", ")", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "RHSV", "<<", "ShiftBits", ",", "dl", ",", "", ")", ";", "}", "}", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "LHS", "->", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "RHS", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", "->", "getZExtValue", "(", ")", "==", "", "&&", "CC", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", "<", "", ")", "{", "unsigned", "ShiftAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", "+", "", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "LHS", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "ShiftAmt", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "", ",", "Shift", ".", "getValue", "(", "", ")", ",", "SDValue", "(", ")", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "return", "Chain", ".", "getValue", "(", "", ")", ";", "}", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "isNullConstant", "(", "RHS", ")", ")", "{", "switch", "(", "CondCode", ")", "{"], "ground_truth": ["default", ":", "break", ";"], "File": "ARMISelLowering (2)5", "Func": "getARMCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75644, "Length": 293, "Cover_Rate": 0.31104033970276007} {"Template_token": ["", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "break", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "break", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Value", ".", "getValue", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "Value", "=", "Value", ".", "getValue", "(", "", ")", ";", "break", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";"], "ground_truth": ["Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ",", "LHS", ",", "RHS", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "getARMXALUOOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75646, "Length": 250, "Cover_Rate": 0.4051863857374392} {"Template_token": ["", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "break", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "break", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Value", ".", "getValue", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "Value", "=", "Value", ".", "getValue", "(", "", ")", ";", "break", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ",", "LHS", ",", "RHS", ")", ";"], "ground_truth": ["OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Value", ".", "getValue", "(", "", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Value", ".", "getValue", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "getARMXALUOOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75647, "Length": 287, "Cover_Rate": 0.4651539708265802} {"Template_token": ["", "SDValue", "TrueLow", "=", "TrueVal", ".", "getValue", "(", "", ")", ";", "SDValue", "TrueHigh", "=", "TrueVal", ".", "getValue", "(", "", ")", ";", "SDValue", "FalseLow", "=", "FalseVal", ".", "getValue", "(", "", ")", ";", "SDValue", "FalseHigh", "=", "FalseVal", ".", "getValue", "(", "", ")", ";", "SDValue", "Low", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FalseLow", ",", "TrueLow", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "SDValue", "High", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FalseHigh", ",", "TrueHigh", ",", "cc", ",", "CCR", ",", "duplicateCmp", "(", "Cmp", ",", "DAG", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Low", ",", "High", ")", ";", "}", "else", "{"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "getCMOV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75648, "Length": 134, "Cover_Rate": 0.5234375} {"Template_token": ["", "unsigned", "S", "=", "Constraint", ".", "size", "(", ")", ";", "if", "(", "S", "==", "", ")", "{", "switch", "(", "Constraint", "[", "", "]", ")", "{", "default", ":", "break", ";", "case", "'l'", ":", "return", "C_RegisterClass", ";", "case", "'w'", ":", "return", "C_RegisterClass", ";", "case", "'h'", ":", "return", "C_RegisterClass", ";", "case", "'x'", ":", "return", "C_RegisterClass", ";", "case", "'t'", ":", "return", "C_RegisterClass", ";", "case", "'j'", ":", "return", "C_Immediate", ";", "case", "'Q'", ":", "return", "C_Memory", ";", "}"], "ground_truth": ["}", "else", "if", "(", "S", "==", "", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "getConstraintType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75649, "Length": 80, "Cover_Rate": 0.6299212598425197} {"Template_token": ["", "case", "CallingConv", "::", "Swift", ":", "case", "CallingConv", "::", "SwiftTail", ":", "return", "isVarArg", "?", "CallingConv", "::", "_AAPCS", ":", "CallingConv", "::", "_AAPCS_VFP", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Tail", ":", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "CallingConv", "::", "_APCS", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2Base", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "getTargetMachine", "(", ")", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "_AAPCS_VFP", ";", "else", "return", "CallingConv", "::", "_AAPCS", ";"], "ground_truth": ["case", "CallingConv", "::", "Fast", ":"], "File": "ARMISelLowering (2)5", "Func": "getEffectiveCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75650, "Length": 92, "Cover_Rate": 0.39148936170212767} {"Template_token": ["", "return", "Subtarget", "->", "useSjLjEH", "(", ")", "?", "Register", "(", ")", ":", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "getExceptionPointerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75652, "Length": 14, "Cover_Rate": 0.5} {"Template_token": ["", "Register", "TargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "Subtarget", "->", "useSjLjEH", "(", ")", "?", "Register", "(", ")", ":", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "getExceptionSelectorRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75653, "Length": 26, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "Subtarget", "->", "useSjLjEH", "(", ")", "?", "Register", "(", ")", ":", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "getExceptionSelectorRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75654, "Length": 14, "Cover_Rate": 0.5} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "}"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "ArgValue", ",", "ArgValue2", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75655, "Length": 127, "Cover_Rate": 0.4584837545126354} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "MVEMaxSupportedInterleaveFactor", ";"], "File": "ARMISelLowering (2)5", "Func": "getMaxSupportedInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75656, "Length": 22, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getMaxSupportedInterleaveFactor", "(", ")", "const", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "MVEMaxSupportedInterleaveFactor", ";"], "File": "ARMISelLowering (2)5", "Func": "getMaxSupportedInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75657, "Length": 30, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "isInc", "=", "false", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "-", "RHSC", ",", "SDLoc", "(", "Ptr", ")", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "RHSC", ">", "", "&&", "RHSC", "<", "Limit", "*", "Scale", "&&", "RHSC", "%", "Scale", "==", "", ")", "{", "isInc", "=", "Ptr", "->", "getOpcode", "(", ")", "==", "", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "RHSC", ",", "SDLoc", "(", "Ptr", ")", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "Base", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "if", "(", "VT", "==", "", ")", "{", "if", "(", "Alignment", ">=", "", "&&", "IsInRange", "(", "RHSC", ",", "", ",", "", ")", ")", "return", "true", ";", "}", "else", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "{", "if", "(", "IsInRange", "(", "RHSC", ",", "", ",", "", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Alignment", ">=", "", "&&", "(", "CanChangeType", "||", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "IsInRange", "(", "RHSC", ",", "", ",", "", ")", ")", "return", "true", ";", "else", "if", "(", "Alignment", ">=", "", "&&", "(", "CanChangeType", "||", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "IsInRange", "(", "RHSC", ",", "", ",", "", ")", ")", "return", "true", ";", "else", "if", "(", "(", "CanChangeType", "||", "VT", "==", "", ")", "&&", "IsInRange", "(", "RHSC", ",", "", ",", "", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "getMVEIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75658, "Length": 241, "Cover_Rate": 0.5604651162790698} {"Template_token": ["", "return", "(", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", "+", "", ")", "/", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "getNumInterleavedAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75659, "Length": 15, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getNumInterleavedAccesses", "(", "VectorType", "*", "VecTy", ",", "const", "DataLayout", "&", "DL", ")", "const", "{"], "ground_truth": ["return", "(", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", "+", "", ")", "/", "", ";"], "File": "ARMISelLowering (2)5", "Func": "getNumInterleavedAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75660, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "EVT", "TargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "if", "(", "(", "Op", ".", "isMemcpy", "(", ")", "||", "Op", ".", "isZeroMemset", "(", ")", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "FuncAttributes", ".", "hasFnAttr", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "bool", "Fast", ";", "if", "(", "Op", ".", "size", "(", ")", ">=", "", "&&", "(", "Op", ".", "isAligned", "(", "Align", "(", "", ")", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "Align", "(", "", ")", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{"], "ground_truth": ["return", "", ";"], "File": "ARMISelLowering (2)5", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75661, "Length": 102, "Cover_Rate": 0.6035502958579881} {"Template_token": ["", "bool", "Fast", ";", "if", "(", "Op", ".", "size", "(", ")", ">=", "", "&&", "(", "Op", ".", "isAligned", "(", "Align", "(", "", ")", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "Align", "(", "", ")", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "", ";", "}", "else", "if", "(", "Op", ".", "size", "(", ")", ">=", "", "&&", "(", "Op", ".", "isAligned", "(", "Align", "(", "", ")", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "Align", "(", "", ")", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{"], "ground_truth": ["return", "", ";"], "File": "ARMISelLowering (2)5", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75662, "Length": 103, "Cover_Rate": 0.6094674556213018} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "return", "CInc", "->", "getZExtValue", "(", ")", ";", "case", "", ":", "{", "if", "(", "DAG", ".", "haveNoCommonBitsSet", "(", "Ptr", ",", "Inc", ")", ")", "{", "return", "CInc", "->", "getZExtValue", "(", ")", ";", "}", "return", "", ";", "}", "default", ":"], "ground_truth": ["return", "", ";"], "File": "ARMISelLowering (2)5", "Func": "getPointerConstIncrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75663, "Length": 51, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isNonExt", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlign", "(", ")", ";", "isNonExt", "=", "!", "ST", "->", "isTruncatingStore", "(", ")", ";", "}", "else", "if", "(", "MaskedLoadSDNode", "*", "LD", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isNonExt", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "IsMasked", "=", "true", ";", "}", "else", "if", "(", "MaskedStoreSDNode", "*", "ST", "=", "dyn_cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlign", "(", ")", ";", "isNonExt", "=", "!", "ST", "->", "isTruncatingStore", "(", ")", ";", "IsMasked", "=", "true", ";", "}", "else", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "assert", "(", "Op", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "isNonExt", ")", "return", "false", ";", "auto", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", "||", "RHS", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "Alignment", "<", "Align", "(", "", ")", ")", "return", "false", ";", "Offset", "=", "Op", "->", "getOperand", "(", "", ")", ";", "Base", "=", "Op", "->", "getOperand", "(", "", ")", ";", "AM", "=", "", ";", "return", "true", ";", "}", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "isLegal", "=", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "getMVEIndexedAddressParts", "(", "Op", ",", "VT", ",", "Alignment", ",", "isSEXTLoad", ",", "IsMasked", ",", "Subtarget", "->", "isLittle", "(", ")", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "{", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";"], "ground_truth": ["else", "isLegal", "=", "getIndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75664, "Length": 443, "Cover_Rate": 0.7572649572649572} {"Template_token": ["", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isNonExt", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlign", "(", ")", ";", "isNonExt", "=", "!", "ST", "->", "isTruncatingStore", "(", ")", ";", "}", "else", "if", "(", "MaskedLoadSDNode", "*", "LD", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isNonExt", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "IsMasked", "=", "true", ";", "}", "else", "if", "(", "MaskedStoreSDNode", "*", "ST", "=", "dyn_cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlign", "(", ")", ";", "isNonExt", "=", "!", "ST", "->", "isTruncatingStore", "(", ")", ";", "IsMasked", "=", "true", ";", "}", "else", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "assert", "(", "Op", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "isNonExt", ")", "return", "false", ";", "auto", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", "||", "RHS", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "Alignment", "<", "Align", "(", "", ")", ")", "return", "false", ";", "Offset", "=", "Op", "->", "getOperand", "(", "", ")", ";", "Base", "=", "Op", "->", "getOperand", "(", "", ")", ";", "AM", "=", "", ";", "return", "true", ";", "}", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "isLegal", "=", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "getMVEIndexedAddressParts", "(", "Op", ",", "VT", ",", "Alignment", ",", "isSEXTLoad", ",", "IsMasked", ",", "Subtarget", "->", "isLittle", "(", ")", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "{", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "getIndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "}", "if", "(", "!", "isLegal", ")", "return", "false", ";", "if", "(", "Ptr", "!=", "Base", ")", "{", "if", "(", "Ptr", "==", "Offset", "&&", "Op", "->", "getOpcode", "(", ")", "==", "", "&&", "!", "Subtarget", "->", "isThumb2", "(", ")", ")", "std", "::", "swap", "(", "Base", ",", "Offset", ")", ";", "if", "(", "Ptr", "!=", "Base", ")", "return", "false", ";", "}", "AM", "=", "isInc", "?", "", ":", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75665, "Length": 511, "Cover_Rate": 0.8735042735042735} {"Template_token": ["", "bool", "IsMasked", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlign", "(", ")", ";", "}", "else", "if", "(", "MaskedLoadSDNode", "*", "LD", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "IsMasked", "=", "true", ";", "}", "else", "if", "(", "MaskedStoreSDNode", "*", "ST", "=", "dyn_cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlign", "(", ")", ";", "IsMasked", "=", "true", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "isLegal", "=", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "getMVEIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "Alignment", ",", "isSEXTLoad", ",", "IsMasked", ",", "Subtarget", "->", "isLittle", "(", ")", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "{", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "getIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "}", "if", "(", "!", "isLegal", ")", "return", "false", ";", "AM", "=", "isInc", "?", "", ":", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)5", "Func": "getPreIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75666, "Length": 332, "Cover_Rate": 0.8405063291139241} {"Template_token": ["", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlign", "(", ")", ";", "}", "else", "if", "(", "MaskedLoadSDNode", "*", "LD", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "IsMasked", "=", "true", ";", "}", "else", "if", "(", "MaskedStoreSDNode", "*", "ST", "=", "dyn_cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlign", "(", ")", ";", "IsMasked", "=", "true", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "isLegal", "=", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "getMVEIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "Alignment", ",", "isSEXTLoad", ",", "IsMasked", ",", "Subtarget", "->", "isLittle", "(", ")", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "{"], "ground_truth": ["if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "getPreIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75667, "Length": 260, "Cover_Rate": 0.6582278481012658} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "VT", "==", "", ")", "return", "&", "", ";", "if", "(", "VT", "==", "", ")", "return", "&", "", ";", "}", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "if", "(", "VT", "==", "", ")", "return", "&", "", ";", "if", "(", "VT", "==", "", ")", "return", "&", "", ";", "}", "return", "TargetLowering", "::", "getRegClassFor", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "getRegClassFor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75668, "Length": 69, "Cover_Rate": 0.6571428571428571} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasFPAO", "(", ")", ")", "return", "AM", ".", "Scale", "<", "", "?", "", ":", "", ";", "return", "", ";", "}"], "ground_truth": ["return", "-", "", ";"], "File": "ARMISelLowering (2)5", "Func": "getScalingFactorCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75671, "Length": 27, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "Value", "*", "TargetLowering", "::", "getSDagStackGuard", "(", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "return", "M", ".", "getGlobalVariable", "(", "", ")", ";"], "ground_truth": ["return", "TargetLowering", "::", "getSDagStackGuard", "(", "M", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "getSDagStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75672, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "EVT", "TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{"], "ground_truth": ["if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", "DL", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75674, "Length": 33, "Cover_Rate": 0.30275229357798167} {"Template_token": ["", "Function", "*", "TargetLowering", "::", "getSSPStackGuardCheck", "(", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "return", "M", ".", "getFunction", "(", "", ")", ";", "return", "TargetLowering", "::", "getSSPStackGuardCheck", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "getSSPStackGuardCheck", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75676, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "(", "", ")", "N", "->", "getConstantOperandVal", "(", "", ")", ";", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "(", "", ")", "N", "->", "getConstantOperandVal", "(", "", ")", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "getVCMPCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75681, "Length": 49, "Cover_Rate": 0.7205882352941176} {"Template_token": ["", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering (2)5", "Func": "getVectorTyFromPredicateVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75682, "Length": 20, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "static", "EVT", "getVectorTyFromPredicateVector", "(", "EVT", "VT", ")", "{"], "ground_truth": ["switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "getVectorTyFromPredicateVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75683, "Length": 19, "Cover_Rate": 0.3275862068965517} {"Template_token": ["", "assert", "(", "Subtarget", "->", "hasFP64", "(", ")", "||", "RHS", ".", "getValueType", "(", ")", "!=", "", ")", ";", "SDValue", "Cmp", ";", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "Signaling", "?", "", ":", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "Signaling", "?", "", ":", "", ",", "dl", ",", "", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cmp", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75684, "Length": 84, "Cover_Rate": 0.6614173228346457} {"Template_token": ["", "while", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "Op", "=", "Op", ".", "getOperand", "(", "", ")", ";", "BuildVectorSDNode", "*", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["APInt", "SplatBits", ",", "SplatUndef", ";"], "File": "ARMISelLowering (2)5", "Func": "getVShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75685, "Length": 40, "Cover_Rate": 0.3883495145631068} {"Template_token": ["", "EVT", "VmovVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VmovVT", ",", "EncodedVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vmov", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "getZeroVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75686, "Length": 44, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "void", "TargetLowering", "::", "initializeSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ")", "const", "{", "FunctionInfo", "*", "AFI", "=", "Entry", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["AFI", "->", "setIsSplitCSR", "(", "true", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "initializeSplitCSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75687, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "const", "BaseRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "IStart", "=", "TRI", "->", "getCalleeSavedRegsViaCopy", "(", "Entry", "->", "getParent", "(", ")", ")", ";", "if", "(", "!", "IStart", ")", "return", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "&", "Entry", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Entry", "->", "begin", "(", ")", ";", "for", "(", "const", "MCPhysReg", "*", "I", "=", "IStart", ";", "*", "I", ";", "++", "I", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "if", "(", "", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "", ";", "else", "if", "(", "", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "Register", "NewVR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";"], "ground_truth": ["assert", "(", "Entry", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", "&&", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "insertCopiesSplitCSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75689, "Length": 163, "Cover_Rate": 0.6014760147601476} {"Template_token": ["", "M", ".", "getOrInsertGlobal", "(", "", ",", "Type", "::", "getInt8PtrTy", "(", "M", ".", "getContext", "(", ")", ")", ")", ";", "FunctionCallee", "SecurityCheckCookie", "=", "M", ".", "getOrInsertFunction", "(", "", ",", "Type", "::", "getVoidTy", "(", "M", ".", "getContext", "(", ")", ")", ",", "Type", "::", "getInt8PtrTy", "(", "M", ".", "getContext", "(", ")", ")", ")", ";", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "SecurityCheckCookie", ".", "getCallee", "(", ")", ")", ")", "F", "->", "addParamAttr", "(", "", ",", "Attribute", "::", "AttrKind", "::", "InReg", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "insertSSPDeclarations", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75690, "Length": 82, "Cover_Rate": 0.7192982456140351} {"Template_token": ["", "void", "TargetLowering", "::", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "return", "TargetLowering", "::", "insertSSPDeclarations", "(", "M", ")", ";", "M", ".", "getOrInsertGlobal", "(", "", ",", "Type", "::", "getInt8PtrTy", "(", "M", ".", "getContext", "(", ")", ")", ")", ";", "FunctionCallee", "SecurityCheckCookie", "=", "M", ".", "getOrInsertFunction", "(", "", ",", "Type", "::", "getVoidTy", "(", "M", ".", "getContext", "(", ")", ")", ",", "Type", "::", "getInt8PtrTy", "(", "M", ".", "getContext", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "SecurityCheckCookie", ".", "getCallee", "(", ")", ")", ")", "F", "->", "addParamAttr", "(", "", ",", "Attribute", "::", "AttrKind", "::", "InReg", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "insertSSPDeclarations", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75691, "Length": 113, "Cover_Rate": 0.9912280701754386} {"Template_token": ["", "if", "(", "Level", "==", "BeforeLegalizeTypes", ")", "return", "true", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "true", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "true", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N1", "->", "getOpcode", "(", ")", "!=", "", "&&", "N1", "->", "getOpcode", "(", ")", "!=", "", "&&", "N1", "->", "getOpcode", "(", ")", "!=", "", "&&", "N1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "true", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "Const", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "N1", "->", "getOpcode", "(", ")", "==", "", "&&", "Const", "->", "getAPIntValue", "(", ")", ".", "slt", "(", "", ")", "&&", "Const", "->", "getAPIntValue", "(", ")", ".", "sgt", "(", "-", "", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isDesirableToCommuteWithShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75692, "Length": 163, "Cover_Rate": 0.8109452736318408} {"Template_token": ["", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "true", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N1", "->", "getOpcode", "(", ")", "!=", "", "&&", "N1", "->", "getOpcode", "(", ")", "!=", "", "&&", "N1", "->", "getOpcode", "(", ")", "!=", "", "&&", "N1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "true", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", ")", "{"], "ground_truth": ["if", "(", "Const", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isDesirableToCommuteWithShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75693, "Length": 96, "Cover_Rate": 0.47761194029850745} {"Template_token": ["", "if", "(", "CallerF", ".", "hasFnAttribute", "(", "", ")", ")", "return", "false", ";", "if", "(", "canGuaranteeTCO", "(", "CalleeCC", ",", "getTargetMachine", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", ")", "return", "CalleeCC", "==", "CallerCC", ";", "if", "(", "isCalleeStructRet", "||", "isCallerStructRet", ")", "return", "false", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "return", "false", ";", "}", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "getEffectiveCallingConv", "(", "CalleeCC", ",", "isVarArg", ")", ",", "getEffectiveCallingConv", "(", "CallerCC", ",", "CallerF", ".", "isVarArg", "(", ")", ")", ",", "MF", ",", "C", ",", "Ins", ",", "CCAssignFnForReturn", "(", "CalleeCC", ",", "isVarArg", ")", ",", "CCAssignFnForReturn", "(", "CallerCC", ",", "CallerF", ".", "isVarArg", "(", ")", ")", ")", ")", "return", "false", ";", "const", "BaseRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "CalleeCC", "!=", "CallerCC", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";"], "ground_truth": ["if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75694, "Length": 238, "Cover_Rate": 0.3224932249322493} {"Template_token": ["", "if", "(", "BVN", "->", "getValueType", "(", "", ")", "!=", "", "||", "BVN", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "LoElt", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "", ":", "", ";", "unsigned", "HiElt", "=", "", "-", "LoElt", ";", "ConstantSDNode", "*", "Lo0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "LoElt", ")", ")", ";", "ConstantSDNode", "*", "Hi0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "HiElt", ")", ")", ";", "ConstantSDNode", "*", "Lo1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "LoElt", "+", "", ")", ")", ";", "ConstantSDNode", "*", "Hi1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "HiElt", "+", "", ")", ")", ";", "if", "(", "!", "Lo0", "||", "!", "Hi0", "||", "!", "Lo1", "||", "!", "Hi1", ")", "return", "false", ";", "if", "(", "isSigned", ")", "{", "if", "(", "Hi0", "->", "getSExtValue", "(", ")", "==", "Lo0", "->", "getSExtValue", "(", ")", ">>", "", "&&", "Hi1", "->", "getSExtValue", "(", ")", "==", "Lo1", "->", "getSExtValue", "(", ")", ">>", "", ")", "return", "true", ";", "}", "else", "{", "if", "(", "Hi0", "->", "isZero", "(", ")", "&&", "Hi1", "->", "isZero", "(", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDNode", "*", "Elt", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getNode", "(", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Elt", ")", ")", "{", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";"], "ground_truth": ["unsigned", "HalfSize", "=", "EltSize", "/", "", ";"], "File": "ARMISelLowering (2)5", "Func": "isExtendedBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75695, "Length": 280, "Cover_Rate": 0.7} {"Template_token": ["", "if", "(", "!", "isOperationLegalOrCustom", "(", "", ",", "ResVT", ")", ")", "return", "false", ";"], "ground_truth": ["return", "(", "Index", "==", "", "||", "Index", "==", "ResVT", ".", "getVectorNumElements", "(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "isExtractSubvectorCheap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75696, "Length": 28, "Cover_Rate": 0.5957446808510638} {"Template_token": ["", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "return", "Subtarget", "->", "hasMVEFloatOps", "(", ")", ";", "case", "", ":", "return", "Subtarget", "->", "useFPVFMx16", "(", ")", ";", "case", "", ":", "return", "Subtarget", "->", "useFPVFMx", "(", ")", ";", "case", "", ":", "return", "Subtarget", "->", "useFPVFMx64", "(", ")", ";", "default", ":", "break", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75698, "Length": 74, "Cover_Rate": 0.74} {"Template_token": ["", "bool", "TargetLowering", "::", "isFNegFree", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";"], "ground_truth": ["switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "isFNegFree", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75699, "Length": 33, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "bool", "TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasVFP3Base", "(", ")", ")", "return", "false", ";", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasFullFP16", "(", ")", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasFullFP16", "(", ")", "&&", "", "(", "Imm", ")", "!=", "-", "", ")", "return", "true", ";"], "ground_truth": ["if", "(", "VT", "==", "", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";"], "File": "ARMISelLowering (2)5", "Func": "isFPImmLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75700, "Length": 89, "Cover_Rate": 0.6846153846153846} {"Template_token": ["", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasFullFP16", "(", ")", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasFullFP16", "(", ")", "&&", "", "(", "Imm", ")", "!=", "-", "", ")", "return", "true", ";", "if", "(", "VT", "==", "", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasFP64", "(", ")", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isFPImmLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75701, "Length": 83, "Cover_Rate": 0.6384615384615384} {"Template_token": ["", "if", "(", "!", "isHomogeneousAggregate", "(", "ST", "->", "getElementType", "(", "i", ")", ",", "Base", ",", "SubMembers", ")", ")", "return", "false", ";", "Members", "+=", "SubMembers", ";", "}", "}", "else", "if", "(", "auto", "*", "AT", "=", "dyn_cast", "<", "ArrayType", ">", "(", "Ty", ")", ")", "{", "uint64_t", "SubMembers", "=", "", ";", "if", "(", "!", "isHomogeneousAggregate", "(", "AT", "->", "getElementType", "(", ")", ",", "Base", ",", "SubMembers", ")", ")", "return", "false", ";", "Members", "+=", "SubMembers", "*", "AT", "->", "getNumElements", "(", ")", ";", "}", "else", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "{", "if", "(", "Base", "!=", "HA_UNKNOWN", "&&", "Base", "!=", "HA_FLOAT", ")", "return", "false", ";", "Members", "=", "", ";", "Base", "=", "HA_FLOAT", ";", "}", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", ")", "{", "if", "(", "Base", "!=", "HA_UNKNOWN", "&&", "Base", "!=", "HA_DOUBLE", ")", "return", "false", ";"], "ground_truth": ["Members", "=", "", ";"], "File": "ARMISelLowering (2)5", "Func": "isHomogeneousAggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75704, "Length": 136, "Cover_Rate": 0.4263322884012539} {"Template_token": ["", "case", "", ":", "return", "isUInt", "<", "", ">", "(", "V", ")", ";", "case", "", ":", "return", "isUInt", "<", "", ">", "(", "V", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "return", "isShiftedUInt", "<", "", ",", "", ">", "(", "V", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isLegalAddressImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75705, "Length": 54, "Cover_Rate": 0.313953488372093} {"Template_token": ["", "case", "", ":", "break", ";", "default", ":", "if", "(", "AM", ".", "BaseOffs", ")", "return", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "isLegalT1ScaledAddressingMode", "(", "AM", ",", "VT", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "isLegalT2ScaledAddressingMode", "(", "AM", ",", "VT", ")", ";", "int", "Scale", "=", "AM", ".", "Scale", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Scale", "<", "", ")", "Scale", "=", "-", "Scale", ";", "if", "(", "Scale", "==", "", ")", "return", "true", ";", "return", "isPowerOf2_32", "(", "Scale", "&", "~", "", ")", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering (2)5", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75706, "Length": 124, "Cover_Rate": 0.4542124542124542} {"Template_token": ["", "int", "Scale", "=", "AM", ".", "Scale", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Scale", "<", "", ")", "Scale", "=", "-", "Scale", ";", "if", "(", "Scale", "==", "", ")", "return", "true", ";", "return", "isPowerOf2_32", "(", "Scale", "&", "~", "", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "Scale", "==", "", "||", "(", "AM", ".", "HasBaseReg", "&&", "Scale", "==", "-", "", ")", ")", "return", "true", ";", "if", "(", "!", "AM", ".", "HasBaseReg", "&&", "Scale", "==", "", ")", "return", "true", ";", "return", "false", ";", "case", "", ":"], "ground_truth": ["if", "(", "Scale", "&", "", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75707, "Length": 116, "Cover_Rate": 0.4249084249084249} {"Template_token": ["", "bool", "TargetLowering", "::", "isLegalICmpImmediate", "(", "int64_t", "Imm", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "", "(", "(", "uint32_t", ")", "Imm", ")", "!=", "-", "", "||", "", "(", "-", "(", "uint32_t", ")", "Imm", ")", "!=", "-", "", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "", "(", "(", "uint32_t", ")", "Imm", ")", "!=", "-", "", "||", "", "(", "-", "(", "uint32_t", ")", "Imm", ")", "!=", "-", "", ";", "return", "Imm", ">=", "", "&&", "Imm", "<=", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isLegalICmpImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75708, "Length": 85, "Cover_Rate": 0.9139784946236559} {"Template_token": ["", "if", "(", "VecTy", "->", "getNumElements", "(", ")", "<", "", ")", "return", "false", ";", "if", "(", "ElSize", "!=", "", "&&", "ElSize", "!=", "", "&&", "ElSize", "!=", "", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "Alignment", "<", "ElSize", "/", "", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "VecSize", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "VecSize", "%", "", "==", "", ";"], "File": "ARMISelLowering (2)5", "Func": "isLegalInterleavedAccessType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75709, "Length": 69, "Cover_Rate": 0.40350877192982454} {"Template_token": ["", "bool", "TargetLowering", "::", "isLegalInterleavedAccessType", "(", "unsigned", "Factor", ",", "FixedVectorType", "*", "VecTy", ",", "Align", "Alignment", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "unsigned", "VecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", ";", "unsigned", "ElSize", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", "->", "getElementType", "(", ")", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "VecTy", "->", "getElementType", "(", ")", "->", "isHalfTy", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isLegalInterleavedAccessType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75710, "Length": 101, "Cover_Rate": 0.5906432748538012} {"Template_token": ["", "case", "OP_VDUP1", ":", "case", "OP_VDUP2", ":", "case", "OP_VDUP3", ":", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isLegalMVEShuffleOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75711, "Length": 17, "Cover_Rate": 0.34} {"Template_token": ["", "unsigned", "Scale", "=", "", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "Scale", "=", "", ";", "break", ";", "default", ":", "Scale", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering (2)5", "Func": "isLegalT1AddressImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75712, "Length": 41, "Cover_Rate": 0.422680412371134} {"Template_token": ["", "if", "(", "Scale", "<", "", ")", "return", "false", ";", "return", "(", "Scale", "==", "", ")", "||", "(", "!", "AM", ".", "HasBaseReg", "&&", "Scale", "==", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isLegalT1ScaledAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75714, "Length": 28, "Cover_Rate": 0.5490196078431373} {"Template_token": ["", "Scale", "=", "Scale", "&", "~", "", ";", "return", "Scale", "==", "", "||", "Scale", "==", "", "||", "Scale", "==", "", ";", "case", "", ":", "if", "(", "Scale", "==", "", ")", "return", "true", ";", "if", "(", "!", "AM", ".", "HasBaseReg", "&&", "Scale", "==", "", ")", "return", "true", ";", "return", "false", ";", "case", "", ":"], "ground_truth": ["if", "(", "Scale", "&", "", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isLegalT2ScaledAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75715, "Length": 61, "Cover_Rate": 0.40939597315436244} {"Template_token": ["", "static", "bool", "isLowerSaturate", "(", "const", "SDValue", "LHS", ",", "const", "SDValue", "RHS", ",", "const", "SDValue", "TrueVal", ",", "const", "SDValue", "FalseVal", ",", "const", "", "CC", ",", "const", "SDValue", "K", ")", "{"], "ground_truth": ["return", "(", "isGTorGE", "(", "CC", ")", "&&", "(", "(", "K", "==", "LHS", "&&", "K", "==", "TrueVal", ")", "||", "(", "K", "==", "RHS", "&&", "K", "==", "FalseVal", ")", ")", ")", "||", "(", "isLTorLE", "(", "CC", ")", "&&", "(", "(", "K", "==", "RHS", "&&", "K", "==", "TrueVal", ")", "||", "(", "K", "==", "LHS", "&&", "K", "==", "FalseVal", ")", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "isLowerSaturate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75716, "Length": 88, "Cover_Rate": 0.967032967032967} {"Template_token": ["", "static", "bool", "isLowerSaturate", "(", "const", "SDValue", "LHS", ",", "const", "SDValue", "RHS", ",", "const", "SDValue", "TrueVal", ",", "const", "SDValue", "FalseVal", ",", "const", "", "CC", ",", "const", "SDValue", "K", ")", "{", "return", "(", "isGTorGE", "(", "CC", ")", "&&", "(", "(", "K", "==", "LHS", "&&", "K", "==", "TrueVal", ")", "||", "(", "K", "==", "RHS", "&&", "K", "==", "FalseVal", ")", ")", ")", "||", "(", "isLTorLE", "(", "CC", ")", "&&", "(", "(", "K", "==", "RHS", "&&", "K", "==", "TrueVal", ")", "||", "(", "K", "==", "LHS", "&&", "K", "==", "FalseVal", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isLowerSaturate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75717, "Length": 89, "Cover_Rate": 0.978021978021978} {"Template_token": ["", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "*", "K", "=", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ")", "?", "&", "LHS", ":", "isa", "<", "ConstantSDNode", ">", "(", "RHS", ")", "?", "&", "RHS", ":", "nullptr", ";", "if", "(", "!", "K", ")", "return", "false", ";", "SDValue", "KTmp", "=", "isa", "<", "ConstantSDNode", ">", "(", "TrueVal", ")", "?", "TrueVal", ":", "FalseVal", ";", "V", "=", "(", "KTmp", "==", "TrueVal", ")", "?", "FalseVal", ":", "TrueVal", ";", "SDValue", "VTmp", "=", "(", "K", "&&", "*", "K", "==", "LHS", ")", "?", "RHS", ":", "LHS", ";", "if", "(", "*", "K", "!=", "KTmp", "||", "V", "!=", "VTmp", ")", "return", "false", ";", "if", "(", "isLowerSaturate", "(", "LHS", ",", "RHS", ",", "TrueVal", ",", "FalseVal", ",", "CC", ",", "*", "K", ")", ")", "{", "SatK", "=", "*", "K", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)5", "Func": "isLowerSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75718, "Length": 180, "Cover_Rate": 0.8780487804878049} {"Template_token": ["", "static", "bool", "isLowerSaturatingConditional", "(", "const", "SDValue", "&", "Op", ",", "SDValue", "&", "V", ",", "SDValue", "&", "SatK", ")", "{", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "*", "K", "=", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ")", "?", "&", "LHS", ":", "isa", "<", "ConstantSDNode", ">", "(", "RHS", ")", "?", "&", "RHS", ":", "nullptr", ";", "if", "(", "!", "K", ")", "return", "false", ";", "SDValue", "KTmp", "=", "isa", "<", "ConstantSDNode", ">", "(", "TrueVal", ")", "?", "TrueVal", ":", "FalseVal", ";", "V", "=", "(", "KTmp", "==", "TrueVal", ")", "?", "FalseVal", ":", "TrueVal", ";", "SDValue", "VTmp", "=", "(", "K", "&&", "*", "K", "==", "LHS", ")", "?", "RHS", ":", "LHS", ";", "if", "(", "*", "K", "!=", "KTmp", "||", "V", "!=", "VTmp", ")", "return", "false", ";", "if", "(", "isLowerSaturate", "(", "LHS", ",", "RHS", ",", "TrueVal", ",", "FalseVal", ",", "CC", ",", "*", "K", ")", ")", "{", "SatK", "=", "*", "K", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isLowerSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75719, "Length": 203, "Cover_Rate": 0.9902439024390244} {"Template_token": ["", "static", "bool", "isLTorLE", "(", "", "CC", ")", "{", "return", "CC", "==", "", "||", "CC", "==", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isLTorLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75720, "Length": 18, "Cover_Rate": 0.75} {"Template_token": ["", "bool", "TargetLowering", "::", "isMulAddWithConstProfitable", "(", "const", "SDValue", "&", "AddNode", ",", "const", "SDValue", "&", "ConstNode", ")", "const", "{", "const", "EVT", "VT", "=", "AddNode", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getScalarSizeInBits", "(", ")", ">", "", ")", "return", "true", ";", "const", "ConstantSDNode", "*", "C0Node", "=", "cast", "<", "ConstantSDNode", ">", "(", "AddNode", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "C1Node", "=", "cast", "<", "ConstantSDNode", ">", "(", "ConstNode", ")", ";", "const", "int64_t", "C0", "=", "C0Node", "->", "getSExtValue", "(", ")", ";", "APInt", "CA", "=", "C0Node", "->", "getAPIntValue", "(", ")", "*", "C1Node", "->", "getAPIntValue", "(", ")", ";", "if", "(", "!", "isLegalAddImmediate", "(", "C0", ")", "||", "isLegalAddImmediate", "(", "CA", ".", "getSExtValue", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "ConstantMaterializationCost", "(", "(", "unsigned", ")", "CA", ".", "getZExtValue", "(", ")", ",", "Subtarget", ")", ">", "", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isMulAddWithConstProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75722, "Length": 143, "Cover_Rate": 0.9727891156462585} {"Template_token": ["", "const", "APInt", "*", "CV", "=", "&", "C", "->", "getAPIntValue", "(", ")", ";"], "ground_truth": ["return", "CV", "->", "isPowerOf2", "(", ")", "?", "CV", ":", "nullptr", ";"], "File": "ARMISelLowering (2)5", "Func": "isPowerOf2Constant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75723, "Length": 23, "Cover_Rate": 0.42592592592592593} {"Template_token": ["", "bool", "TargetLowering", "::", "isReadOnly", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "if", "(", "const", "GlobalAlias", "*", "GA", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "GV", ")", ")", "if", "(", "!", "(", "GV", "=", "GA", "->", "getAliaseeObject", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "const", "auto", "*", "V", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", "return", "V", "->", "isConstant", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "isReadOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75724, "Length": 65, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "if", "(", "isSRA16", "(", "Op", ")", ")", "return", "isSHL16", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "ComputeNumSignBits", "(", "Op", ")", "==", "", ";"], "File": "ARMISelLowering (2)5", "Func": "isS16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75725, "Length": 28, "Cover_Rate": 0.6511627906976745} {"Template_token": ["", "static", "bool", "isS16", "(", "const", "SDValue", "&", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "isSRA16", "(", "Op", ")", ")", "return", "isSHL16", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "ComputeNumSignBits", "(", "Op", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isS16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75726, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "auto", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ")", "return", "Const", "->", "getZExtValue", "(", ")", "==", "", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isSHL16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75727, "Length": 30, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "isLegalMVEShuffleOp", "(", "PFEntry", ")", ")", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ",", "isV_UNDEF", ";", "unsigned", "Imm", ",", "WhichResult", ";"], "ground_truth": ["unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75728, "Length": 168, "Cover_Rate": 0.45652173913043476} {"Template_token": ["", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "isLegalMVEShuffleOp", "(", "PFEntry", ")", ")", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ",", "isV_UNDEF", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSize", ">=", "", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "ShuffleVectorInst", "::", "isIdentityMask", "(", "M", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", ")", "return", "true", ";", "else", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTBLMask", "(", "M", ",", "VT", ")", "||", "isNEONTwoResultShuffleMask", "(", "M", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", ")", "return", "true", ";", "else", "if", "(", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "isReverseMask", "(", "M", ",", "VT", ")", ")", "return", "true", ";", "else", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "isVMOVNMask", "(", "M", ",", "VT", ",", "true", ",", "false", ")", "||", "isVMOVNMask", "(", "M", ",", "VT", ",", "false", ",", "false", ")", "||", "isVMOVNMask", "(", "M", ",", "VT", ",", "true", ",", "true", ")", ")", ")", "return", "true", ";"], "ground_truth": ["else", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75729, "Length": 236, "Cover_Rate": 0.6413043478260869} {"Template_token": ["", "static", "SDValue", "IsSingleInstrConstant", "(", "SDValue", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "ST", ",", "const", "SDLoc", "&", "dl", ")", "{", "uint64_t", "Val", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "return", "SDValue", "(", ")", ";", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "Val", "<=", "", "||", "~", "Val", "<=", "", ")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "dl", ",", "", ")", ";", "}", "else", "{", "if", "(", "", "(", "Val", ")", "!=", "-", "", "||", "", "(", "~", "Val", ")", "!=", "-", "", ")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "dl", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "IsSingleInstrConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75730, "Length": 122, "Cover_Rate": 0.8970588235294118} {"Template_token": ["", "uint64_t", "Val", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "return", "SDValue", "(", ")", ";", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Val", "<=", "", "||", "~", "Val", "<=", "", ")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "dl", ",", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "IsSingleInstrConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75731, "Length": 65, "Cover_Rate": 0.47794117647058826} {"Template_token": ["", "static", "bool", "isSRA16", "(", "const", "SDValue", "&", "Op", ")", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "auto", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ")", "return", "Const", "->", "getZExtValue", "(", ")", "==", "", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isSRA16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75732, "Length": 54, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "static", "bool", "isSRA16", "(", "const", "SDValue", "&", "Op", ")", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "auto", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ")", "return", "Const", "->", "getZExtValue", "(", ")", "==", "", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isSRA16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75733, "Length": 54, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "if", "(", "auto", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ")", "return", "Const", "->", "getZExtValue", "(", ")", "==", "", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isSRL16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75734, "Length": 30, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "static", "bool", "isSRL16", "(", "const", "SDValue", "&", "Op", ")", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "auto", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ")", "return", "Const", "->", "getZExtValue", "(", ")", "==", "", ";"], "File": "ARMISelLowering (2)5", "Func": "isSRL16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75735, "Length": 50, "Cover_Rate": 0.8928571428571429} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "!", "Subtarget", "->", "hasFP64", "(", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "", ")", "return", "!", "Subtarget", "->", "hasFullFP16", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "isUnsupportedFloatingType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75737, "Length": 28, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "!", "Subtarget", "->", "hasFP64", "(", ")", ";", "if", "(", "VT", "==", "", ")", "return", "!", "Subtarget", "->", "hasFullFP16", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isUnsupportedFloatingType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75738, "Length": 31, "Cover_Rate": 0.5} {"Template_token": ["", "Worklist", ".", "push_back", "(", "N", ")", ";", "Worklist", ".", "push_back", "(", "User", ")", ";", "if", "(", "SDNode", "::", "hasPredecessorHelper", "(", "N", ",", "Visited", ",", "Worklist", ")", "||", "SDNode", "::", "hasPredecessorHelper", "(", "User", ",", "Visited", ",", "Worklist", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isValidBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75739, "Length": 45, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "if", "(", "SDNode", "::", "hasPredecessorHelper", "(", "N", ",", "Visited", ",", "Worklist", ")", "||", "SDNode", "::", "hasPredecessorHelper", "(", "User", ",", "Visited", ",", "Worklist", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isValidBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75740, "Length": 31, "Cover_Rate": 0.3974358974358974} {"Template_token": ["", "SDNode", "*", "U", "=", "*", "ExtVal", "->", "use_begin", "(", ")", ";", "if", "(", "(", "U", "->", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOpcode", "(", ")", "==", "", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isVectorLoadExtDesirable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75741, "Length": 54, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "MVEVMVNModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "if", "(", "type", "!=", "VMOVModImm", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "", ";", "unsigned", "ImmMask", "=", "", ";", "Imm", "=", "", ";", "for", "(", "int", "ByteNum", "=", "", ";", "ByteNum", "<", "", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "BitMask", ")", "==", "BitMask", ")", "{", "Imm", "|=", "ImmMask", ";", "}", "else", "if", "(", "(", "SplatBits", "&", "BitMask", ")", "!=", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "BitMask", "<<=", "", ";", "ImmMask", "<<=", "", ";", "}", "if", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "{", "unsigned", "BytesPerElem", "=", "VectorVT", ".", "getScalarSizeInBits", "(", ")", "/", "", ";", "unsigned", "Mask", "=", "(", "", "<<", "BytesPerElem", ")", "-", "", ";", "unsigned", "NumElems", "=", "", "/", "BytesPerElem", ";", "unsigned", "NewImm", "=", "", ";", "for", "(", "unsigned", "ElemNum", "=", "", ";", "ElemNum", "<", "NumElems", ";", "++", "ElemNum", ")", "{", "unsigned", "Elem", "=", "(", "(", "Imm", ">>", "ElemNum", "*", "BytesPerElem", ")", "&", "Mask", ")", ";", "NewImm", "|=", "Elem", "<<", "(", "NumElems", "-", "ElemNum", "-", "", ")", "*", "BytesPerElem", ";", "}", "Imm", "=", "NewImm", ";", "}", "OpCmode", "=", "", ";", "VT", "=", "is128Bits", "?", "", ":", "", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering (2)5", "Func": "isVMOVModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75742, "Length": 292, "Cover_Rate": 0.4591194968553459} {"Template_token": ["", "unsigned", "Offset", "=", "Top", "?", "", ":", "", ";", "unsigned", "N", "=", "SingleSource", "?", "", ":", "NumElts", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{"], "ground_truth": ["if", "(", "M", "[", "i", "]", ">=", "", "&&", "M", "[", "i", "]", "!=", "(", "int", ")", "i", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isVMOVNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75743, "Length": 56, "Cover_Rate": 0.37583892617449666} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "M", "[", "i", "]", ">=", "", "&&", "M", "[", "i", "]", "!=", "(", "int", ")", "i", ")", "return", "false", ";"], "ground_truth": ["if", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "M", "[", "i", "+", "", "]", "!=", "(", "int", ")", "(", "N", "+", "i", "+", "Offset", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isVMOVNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75744, "Length": 70, "Cover_Rate": 0.4697986577181208} {"Template_token": ["", "unsigned", "Off1", "=", "rev", "?", "", ":", "NumElts", "/", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "M", "[", "i", "]", ">=", "", "&&", "M", "[", "i", "]", "!=", "(", "int", ")", "(", "Off0", "+", "i", "/", "", ")", ")", "return", "false", ";", "if", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "M", "[", "i", "+", "", "]", "!=", "(", "int", ")", "(", "Off1", "+", "i", "/", "", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isVMOVNTruncMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75745, "Length": 92, "Cover_Rate": 0.647887323943662} {"Template_token": ["", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";", "return", "(", "Cnt", ">=", "", "&&", "(", "isLong", "?", "Cnt", "-", "", ":", "Cnt", ")", "<", "ElementBits", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isVShiftLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75746, "Length": 35, "Cover_Rate": 0.4794520547945205} {"Template_token": ["", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";", "return", "(", "Cnt", ">=", "", "&&", "(", "isLong", "?", "Cnt", "-", "", ":", "Cnt", ")", "<", "ElementBits", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isVShiftLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75747, "Length": 35, "Cover_Rate": 0.4794520547945205} {"Template_token": ["", "static", "bool", "isVShiftRImm", "(", "SDValue", "Op", ",", "EVT", "VT", ",", "bool", "isNarrow", ",", "bool", "isIntrinsic", ",", "int64_t", "&", "Cnt", ")", "{", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "", ")", ";", "int64_t", "ElementBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";", "if", "(", "!", "isIntrinsic", ")", "return", "(", "Cnt", ">=", "", "&&", "Cnt", "<=", "(", "isNarrow", "?", "ElementBits", "/", "", ":", "ElementBits", ")", ")", ";", "if", "(", "Cnt", ">=", "-", "(", "isNarrow", "?", "ElementBits", "/", "", ":", "ElementBits", ")", "&&", "Cnt", "<=", "-", "", ")", "{"], "ground_truth": ["Cnt", "=", "-", "Cnt", ";"], "File": "ARMISelLowering (2)5", "Func": "isVShiftRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75748, "Length": 106, "Cover_Rate": 0.9298245614035088} {"Template_token": ["", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "j", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "", "]", "!=", "j", "+", "NumElts", "+", "WhichResult", ")", ")", "return", "false", ";", "}", "}", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)5", "Func": "isVTRNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75749, "Length": 82, "Cover_Rate": 0.41414141414141414} {"Template_token": ["", "unsigned", "EltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75750, "Length": 70, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "unsigned", "EltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "SelectPairHalf", "(", "NumElts", ",", "M", ",", "i", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "++", "j", ")", "{", "if", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "", "*", "j", "+", "WhichResult", ")", "return", "false", ";", "}", "}", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "", ";", "if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "EltSz", "==", "", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)5", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75751, "Length": 162, "Cover_Rate": 0.8950276243093923} {"Template_token": ["", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "IsVUZPShuffleNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75752, "Length": 38, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "static", "bool", "IsVUZPShuffleNode", "(", "SDNode", "*", "N", ")", "{"], "ground_truth": ["if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";"], "File": "ARMISelLowering (2)5", "Func": "IsVUZPShuffleNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75753, "Length": 22, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "static", "bool", "isVUZP_v_undef_Mask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ",", "unsigned", "&", "WhichResult", ")", "{", "unsigned", "EltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "unsigned", "Half", "=", "NumElts", "/", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "SelectPairHalf", "(", "NumElts", ",", "M", ",", "i", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "Half", ")", "{", "unsigned", "Idx", "=", "WhichResult", ";", "for", "(", "unsigned", "k", "=", "", ";", "k", "<", "Half", ";", "++", "k", ")", "{", "int", "MIdx", "=", "M", "[", "i", "+", "j", "+", "k", "]", ";"], "ground_truth": ["if", "(", "MIdx", ">=", "", "&&", "(", "unsigned", ")", "MIdx", "!=", "Idx", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isVUZP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75754, "Length": 170, "Cover_Rate": 0.8018867924528302} {"Template_token": ["", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "unsigned", "Half", "=", "NumElts", "/", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "SelectPairHalf", "(", "NumElts", ",", "M", ",", "i", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "Half", ")", "{", "unsigned", "Idx", "=", "WhichResult", ";", "for", "(", "unsigned", "k", "=", "", ";", "k", "<", "Half", ";", "++", "k", ")", "{", "int", "MIdx", "=", "M", "[", "i", "+", "j", "+", "k", "]", ";", "if", "(", "MIdx", ">=", "", "&&", "(", "unsigned", ")", "MIdx", "!=", "Idx", ")", "return", "false", ";", "Idx", "+=", "", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isVUZP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75755, "Length": 140, "Cover_Rate": 0.660377358490566} {"Template_token": ["", "unsigned", "EltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "SelectPairHalf", "(", "NumElts", ",", "M", ",", "i", ")", ";"], "ground_truth": ["unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "", ";"], "File": "ARMISelLowering (2)5", "Func": "isVZIPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75756, "Length": 90, "Cover_Rate": 0.40540540540540543} {"Template_token": ["", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "SelectPairHalf", "(", "NumElts", ",", "M", ",", "i", ")", ";", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "", "]", "!=", "Idx", ")", ")", "return", "false", ";", "Idx", "+=", "", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isVZIP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75757, "Length": 158, "Cover_Rate": 0.7181818181818181} {"Template_token": ["", "static", "bool", "isZeroExtended", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", "||", "", "(", "N", ")", ")", "return", "true", ";", "if", "(", "isExtendedBUILD_VECTOR", "(", "N", ",", "DAG", ",", "false", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isZeroExtended", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75758, "Length": 57, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "static", "bool", "isZeroVector", "(", "SDValue", "N", ")", "{", "return", "(", "", "(", "N", ".", "getNode", "(", ")", ")", "||", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "isNullConstant", "(", "N", "->", "getOperand", "(", "", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isZeroVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75759, "Length": 41, "Cover_Rate": 0.9111111111111111} {"Template_token": ["", "SDValue", "Val", "=", "Parts", "[", "", "]", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", "(", "PartBits", ")", ",", "Val", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", "(", "ValueBits", ")", ",", "Val", ")", ";"], "ground_truth": ["Val", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ValueVT", ",", "Val", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "joinRegisterPartsIntoValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75760, "Length": 59, "Cover_Rate": 0.34911242603550297} {"Template_token": ["", "MVT", "HalfT", "=", "", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Hi", ",", "Lo", ",", "Tmp", ";", "if", "(", "!", "isOperationLegalOrCustom", "(", "", ",", "HalfT", ")", "||", "!", "isOperationLegalOrCustom", "(", "", ",", "HalfT", ")", ")", "return", ";", "unsigned", "OpTypeBits", "=", "HalfT", ".", "getScalarSizeInBits", "(", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "HalfT", ",", "", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "HalfT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "HalfT", ")", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "HalfT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "HalfT", ")", ")", ";", "Tmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "HalfT", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "OpTypeBits", "-", "", ",", "dl", ",", "getShiftAmountTy", "(", "HalfT", ",", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Tmp", ",", "Lo", ")", ";"], "ground_truth": ["Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Tmp", ",", "Hi", ",", "SDValue", "(", "Lo", ".", "getNode", "(", ")", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "lowerABS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75761, "Length": 203, "Cover_Rate": 0.6506410256410257} {"Template_token": ["", "SDValue", "Result", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Carry", "=", "ConvertBooleanCarryToCarryFlag", "(", "Carry", ",", "DAG", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VTs", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Carry", ")", ";", "Carry", "=", "ConvertCarryFlagToBooleanCarry", "(", "Result", ".", "getValue", "(", "", ")", ",", "VT", ",", "DAG", ")", ";", "}", "else", "{", "Carry", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Carry", ")", ";", "Carry", "=", "ConvertBooleanCarryToCarryFlag", "(", "Carry", ",", "DAG", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VTs", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Carry", ")", ";", "Carry", "=", "ConvertCarryFlagToBooleanCarry", "(", "Result", ".", "getValue", "(", "", ")", ",", "VT", ",", "DAG", ")", ";", "Carry", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Carry", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerADDSUBCARRY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75762, "Length": 178, "Cover_Rate": 0.6334519572953736} {"Template_token": ["", "Carry", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Carry", ")", ";", "Carry", "=", "ConvertBooleanCarryToCarryFlag", "(", "Carry", ",", "DAG", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VTs", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Carry", ")", ";", "Carry", "=", "ConvertCarryFlagToBooleanCarry", "(", "Result", ".", "getValue", "(", "", ")", ",", "VT", ",", "DAG", ")", ";", "Carry", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Carry", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "Result", ",", "Carry", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerADDSUBCARRY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75763, "Length": 127, "Cover_Rate": 0.45195729537366547} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", "||", "!", "Subtarget", "->", "hasDSP", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpcode", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "", ":", "switch", "(", "Op", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "NewOpcode", "=", "", ";", "break", ";", "case", "", ":", "NewOpcode", "=", "", ";", "break", ";", "case", "", ":", "NewOpcode", "=", "", ";", "break", ";", "case", "", ":", "NewOpcode", "=", "", ";", "break", ";", "}", "break", ";", "case", "", ":", "switch", "(", "Op", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "NewOpcode", "=", "", ";", "break", ";", "case", "", ":", "NewOpcode", "=", "", ";", "break", ";", "case", "", ":", "NewOpcode", "=", "", ";", "break", ";", "case", "", ":", "NewOpcode", "=", "", ";", "break", ";", "}", "break", ";", "}", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "NewOpcode", ",", "dl", ",", "", ",", "DAG", ".", "getSExtOrTrunc", "(", "Op", "->", "getOperand", "(", "", ")", ",", "dl", ",", "", ")", ",", "DAG", ".", "getSExtOrTrunc", "(", "Op", "->", "getOperand", "(", "", ")", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Add", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerADDSUBSAT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75764, "Length": 226, "Cover_Rate": 0.7635135135135135} {"Template_token": ["", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "C", ")", "return", ";", "int64_t", "CVal64", "=", "C", "->", "getSExtValue", "(", ")", ";", "int", "CVal", "=", "(", "int", ")", "CVal64", ";", "if", "(", "CVal", "!=", "CVal64", ")", "return", ";", "switch", "(", "ConstraintLetter", ")", "{", "case", "'j'", ":", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "||", "(", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", ")", ")", "if", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "break", ";", "return", ";", "case", "'I'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "break", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "", "(", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";", "case", "'J'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<=", "", ")", "break", ";", "}", "return", ";", "case", "'K'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "CVal", "!=", "", "&&", "", "(", "CVal", ")", ")", "break", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "", "(", "~", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "~", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";", "case", "'L'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<", "", ")", "break", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "", "(", "-", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "-", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";", "case", "'M'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "&&", "(", "(", "CVal", "&", "", ")", "==", "", ")", ")", "break", ";", "}", "else", "{", "if", "(", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "||", "(", "(", "CVal", "&", "(", "CVal", "-", "", ")", ")", "==", "", ")", ")", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerAsmOperandForConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75765, "Length": 396, "Cover_Rate": 0.6366559485530546} {"Template_token": ["", "static", "SDValue", "LowerAtomicLoadStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{"], "ground_truth": ["if", "(", "isStrongerThanMonotonic", "(", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", "->", "getSuccessOrdering", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerAtomicLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75766, "Length": 34, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "static", "SDValue", "LowerAtomicLoadStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "isStrongerThanMonotonic", "(", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", "->", "getSuccessOrdering", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerAtomicLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75767, "Length": 37, "Cover_Rate": 0.9736842105263158} {"Template_token": ["", "auto", "SSID", "=", "static_cast", "<", "SyncScope", "::", "ID", ">", "(", "SSIDNode", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "SSID", "==", "SyncScope", "::", "SingleThread", ")", "return", "Op", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";"], "ground_truth": ["", "Domain", "=", "", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75768, "Length": 124, "Cover_Rate": 0.4679245283018868} {"Template_token": ["", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", ";", "if", "(", "!", "IsPositionIndependent", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "Align", "(", "", ")", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";"], "ground_truth": ["CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "Align", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75769, "Length": 92, "Cover_Rate": 0.3458646616541353} {"Template_token": ["", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Opc", "=", "Cond", ".", "getOpcode", "(", ")", ";", "bool", "OptimizeMul", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "if", "(", "Cond", ".", "getResNo", "(", ")", "==", "", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "OptimizeMul", ")", ")", "{"], "ground_truth": ["if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "Cond", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerBRCOND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75770, "Length": 110, "Cover_Rate": 0.4059040590405904} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerBR_CC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "LHS", ".", "getValueType", "(", ")", ")", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "bool", "OptimizeMul", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";"], "ground_truth": ["if", "(", "LHS", ".", "getResNo", "(", ")", "==", "", "&&", "(", "isOneConstant", "(", "RHS", ")", "||", "isNullConstant", "(", "RHS", ")", ")", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "OptimizeMul", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75771, "Length": 236, "Cover_Rate": 0.3224043715846995} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerBR_CC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "LHS", ".", "getValueType", "(", ")", ")", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "bool", "OptimizeMul", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "if", "(", "LHS", ".", "getResNo", "(", ")", "==", "", "&&", "(", "isOneConstant", "(", "RHS", ")", "||", "isNullConstant", "(", "RHS", ")", ")", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "OptimizeMul", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "LHS", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "LHS", ".", "getValue", "(", "", ")", ",", "DAG", ",", "cc", ")", ";", "if", "(", "(", "CC", "==", "", ")", "!=", "isOneConstant", "(", "RHS", ")", ")", "{", "", "CondCode", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "CondCode", "=", "", "(", "CondCode", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "SDLoc", "(", "cc", ")", ",", "", ")", ";", "}", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75772, "Length": 382, "Cover_Rate": 0.5218579234972678} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", "||", "(", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", "&&", "Subtarget", "->", "isThumb", "(", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Table", ",", "Addr", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75773, "Length": 117, "Cover_Rate": 0.319672131147541} {"Template_token": ["", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "Table", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "JTI", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Table", ",", "Index", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", "||", "(", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", "&&", "Subtarget", "->", "isThumb", "(", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Table", ",", "Addr", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75774, "Length": 232, "Cover_Rate": 0.6338797814207651} {"Template_token": ["", "if", "(", "BV", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "||", "BV", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "BV", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "int", "Offset", "=", "BV", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ".", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "Op0", ".", "getValueType", "(", ")", "!=", "", "||", "(", "Offset", "!=", "", "&&", "Offset", "!=", "", ")", ")", "return", "SDValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "auto", "Check", "=", "[", "]", "(", "SDValue", "Trunc", ",", "SDValue", "Op", ",", "unsigned", "Idx", ")", "{", "return", "Trunc", ".", "getOpcode", "(", ")", "==", "", "&&", "Trunc", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "&&", "Trunc", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", "==", "Op", "&&", "Trunc", ".", "getOperand", "(", "", ")", ".", "getConstantOperandVal", "(", "", ")", "==", "Idx", ";", "}", ";", "if", "(", "!", "Check", "(", "BV", ".", "getOperand", "(", "i", ")", ",", "Op0", ",", "", "*", "i", "+", "Offset", ")", ")", "return", "SDValue", "(", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerBuildVectorOfFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75775, "Length": 239, "Cover_Rate": 0.7308868501529052} {"Template_token": ["", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "BV", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "||", "BV", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "BV", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "int", "Offset", "=", "BV", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ".", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "Op0", ".", "getValueType", "(", ")", "!=", "", "||", "(", "Offset", "!=", "", "&&", "Offset", "!=", "", ")", ")", "return", "SDValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "auto", "Check", "=", "[", "]", "(", "SDValue", "Trunc", ",", "SDValue", "Op", ",", "unsigned", "Idx", ")", "{", "return", "Trunc", ".", "getOpcode", "(", ")", "==", "", "&&", "Trunc", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "&&", "Trunc", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", "==", "Op", "&&", "Trunc", ".", "getOperand", "(", "", ")", ".", "getConstantOperandVal", "(", "", ")", "==", "Idx", ";"], "ground_truth": ["}", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerBuildVectorOfFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75776, "Length": 197, "Cover_Rate": 0.6024464831804281} {"Template_token": ["", "if", "(", "BV", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "||", "BV", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "||", "BV", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ".", "getConstantOperandVal", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "BV", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "BV", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op0", ".", "getValueType", "(", ")", "!=", "", "||", "Op1", ".", "getValueType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "auto", "Check", "=", "[", "]", "(", "SDValue", "Trunc", ",", "SDValue", "Op", ",", "unsigned", "Idx", ")", "{", "return", "Trunc", ".", "getOpcode", "(", ")", "==", "", "&&", "Trunc", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "&&", "Trunc", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", "==", "Op", "&&", "Trunc", ".", "getOperand", "(", "", ")", ".", "getConstantOperandVal", "(", "", ")", "==", "Idx", ";", "}", ";", "if", "(", "!", "Check", "(", "BV", ".", "getOperand", "(", "i", "*", "", "+", "", ")", ",", "Op0", ",", "i", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Check", "(", "BV", ".", "getOperand", "(", "i", "*", "", "+", "", ")", ",", "Op1", ",", "i", ")", ")", "return", "SDValue", "(", ")", ";", "}", "SDValue", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "N1", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerBuildVectorOfFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75777, "Length": 318, "Cover_Rate": 0.6723044397463002} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "BV", ")", ";", "EVT", "VT", "=", "BV", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "BV", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "||", "BV", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "||", "BV", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ".", "getConstantOperandVal", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "BV", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "||", "BV", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "||", "BV", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ".", "getConstantOperandVal", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "BV", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "BV", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op0", ".", "getValueType", "(", ")", "!=", "", "||", "Op1", ".", "getValueType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "LowerBuildVectorOfFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75778, "Length": 232, "Cover_Rate": 0.4904862579281184} {"Template_token": ["", "if", "(", "OpI", ".", "getOpcode", "(", ")", "!=", "", "||", "OpI", ".", "getOperand", "(", "", ")", "!=", "Op0", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "OpI", ".", "getOperand", "(", "", ")", ")", "||", "OpI", ".", "getConstantOperandVal", "(", "", ")", "!=", "I", "*", "N", ")", "return", "SDValue", "(", ")", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "", ")", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "N", ",", "DL", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerBUILD_VECTORToVIDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75780, "Length": 88, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumElts", ";", "I", "++", ")", "{", "SDValue", "OpI", "=", "Op", ".", "getOperand", "(", "I", ")", ";", "if", "(", "OpI", ".", "getOpcode", "(", ")", "!=", "", "||", "OpI", ".", "getOperand", "(", "", ")", "!=", "Op0", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "OpI", ".", "getOperand", "(", "", ")", ")", "||", "OpI", ".", "getConstantOperandVal", "(", "", ")", "!=", "I", "*", "N", ")", "return", "SDValue", "(", ")", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "", ")", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "N", ",", "DL", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerBUILD_VECTORToVIDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75781, "Length": 113, "Cover_Rate": 0.42803030303030304} {"Template_token": ["", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", "&&", "!", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "bool", "BitSet", "=", "V", ".", "isUndef", "(", ")", "?", "false", ":", "cast", "<", "ConstantSDNode", ">", "(", "V", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "BitSet", ")", "Bits32", "|=", "BoolMask", "<<", "(", "i", "*", "BitsPerBool", ")", ";", "}", "SDValue", "Base", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Bits32", ",", "dl", ",", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", "||", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "Base", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Base", ",", "V", ",", "DAG", ".", "getConstant", "(", "i", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerBUILD_VECTOR_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75782, "Length": 165, "Cover_Rate": 0.37844036697247707} {"Template_token": ["", "BitsPerBool", "=", "", ";", "BoolMask", "=", "", ";", "}", "else", "if", "(", "NumElts", "==", "", ")", "{", "BitsPerBool", "=", "", ";", "BoolMask", "=", "", ";", "}", "else", "if", "(", "NumElts", "==", "", ")", "{", "BitsPerBool", "=", "", ";", "BoolMask", "=", "", ";", "}", "else", "return", "SDValue", "(", ")", ";", "SDValue", "FirstOp", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "FirstOp", ")", "&&", "std", "::", "all_of", "(", "std", "::", "next", "(", "Op", "->", "op_begin", "(", ")", ")", ",", "Op", "->", "op_end", "(", ")", ",", "[", "&", "FirstOp", "]", "(", "SDUse", "&", "U", ")", "{", "return", "U", ".", "get", "(", ")", ".", "isUndef", "(", ")", "||", "U", ".", "get", "(", ")", "==", "FirstOp", ";", "}", ")", ")", "{", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FirstOp", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Ext", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerBUILD_VECTOR_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75783, "Length": 166, "Cover_Rate": 0.38073394495412843} {"Template_token": ["", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "Op0", ".", "isUndef", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op0", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Op1", ".", "isUndef", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op1", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerCONCAT_VECTORS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75786, "Length": 102, "Cover_Rate": 0.41975308641975306} {"Template_token": ["", "assert", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "", ")", ";", "auto", "ConcatPair", "=", "[", "&", "]", "(", "SDValue", "V1", ",", "SDValue", "V2", ")", "{", "EVT", "Op1VT", "=", "V1", ".", "getValueType", "(", ")", ";", "EVT", "Op2VT", "=", "V2", ".", "getValueType", "(", ")", ";", "assert", "(", "Op1VT", "==", "Op2VT", "&&", "", ")", ";", "EVT", "VT", "=", "Op1VT", ".", "getDoubleNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "NewV1", "=", "PromoteMVEPredVector", "(", "dl", ",", "V1", ",", "Op1VT", ",", "DAG", ")", ";", "SDValue", "NewV2", "=", "PromoteMVEPredVector", "(", "dl", ",", "V2", ",", "Op2VT", ",", "DAG", ")", ";", "MVT", "ElType", "=", "getVectorTyFromPredicateVector", "(", "VT", ")", ".", "getScalarType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "unsigned", "NumElts", "=", "", "*", "Op1VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "ConcatVT", "=", "", "(", "ElType", ",", "NumElts", ")", ";", "SDValue", "ConVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ConcatVT", ")", ";", "auto", "ExtractInto", "=", "[", "&", "DAG", ",", "&", "dl", "]", "(", "SDValue", "NewV", ",", "SDValue", "ConVec", ",", "unsigned", "&", "j", ")", "{", "EVT", "NewVT", "=", "NewV", ".", "getValueType", "(", ")", ";", "EVT", "ConcatVT", "=", "ConVec", ".", "getValueType", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NewVT", ".", "getVectorNumElements", "(", ")", ";", "i", "<", "e", ";", "i", "++", ",", "j", "++", ")", "{", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "NewV", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "dl", ")", ")", ";", "ConVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ConcatVT", ",", "ConVec", ",", "Elt", ",", "DAG", ".", "getConstant", "(", "j", ",", "dl", ",", "", ")", ")", ";", "}", "return", "ConVec", ";", "}", ";", "unsigned", "j", "=", "", ";", "ConVec", "=", "ExtractInto", "(", "NewV1", ",", "ConVec", ",", "j", ")", ";", "ConVec", "=", "ExtractInto", "(", "NewV2", ",", "ConVec", ",", "j", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ConVec", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", ";", "SmallVector", "<", "SDValue", ">", "ConcatOps", "(", "Op", "->", "op_begin", "(", ")", ",", "Op", "->", "op_end", "(", ")", ")", ";", "while", "(", "ConcatOps", ".", "size", "(", ")", ">", "", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "ConcatOps", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{", "SDValue", "V1", "=", "ConcatOps", "[", "I", "]", ";", "SDValue", "V2", "=", "ConcatOps", "[", "I", "+", "", "]", ";", "ConcatOps", "[", "I", "/", "", "]", "=", "ConcatPair", "(", "V1", ",", "V2", ")", ";", "}"], "ground_truth": ["ConcatOps", ".", "resize", "(", "ConcatOps", ".", "size", "(", ")", "/", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerCONCAT_VECTORS_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75787, "Length": 425, "Cover_Rate": 0.8415841584158416} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewVal", "=", "DAG", ".", "getTargetConstant", "(", "ImmVal", ",", "DL", ",", "", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "!", "ST", "->", "hasNEON", "(", ")", "||", "(", "!", "IsDouble", "&&", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VMovVT", ";", "uint64_t", "iVal", "=", "FPVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "IsDouble", "&&", "(", "iVal", "&", "", ")", "!=", "(", "iVal", ">>", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewVal", "=", "isVMOVModifiedImm", "(", "iVal", "&", "", ",", "", ",", "", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ",", "VMovVT", ",", "VT", ",", "VMOVModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "if", "(", "IsDouble", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "SDValue", "VecFConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecFConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "NewVal", "=", "isVMOVModifiedImm", "(", "~", "iVal", "&", "", ",", "", ",", "", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ",", "VMovVT", ",", "VT", ",", "VMVNModImm", ")", ";"], "ground_truth": ["if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75788, "Length": 279, "Cover_Rate": 0.3929577464788732} {"Template_token": ["", "auto", "M", "=", "const_cast", "<", "Module", "*", ">", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "getParent", "(", ")", ")", ";", "auto", "GV", "=", "new", "GlobalVariable", "(", "*", "M", ",", "T", ",", "true", ",", "GlobalVariable", "::", "InternalLinkage", ",", "C", ",", "Twine", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "getPrivateGlobalPrefix", "(", ")", ")", "+", "", "+", "Twine", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunctionNumber", "(", ")", ")", "+", "", "+", "Twine", "(", "AFI", "->", "createPICLabelUId", "(", ")", ")", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "dyn_cast", "<", "GlobalValue", ">", "(", "GV", ")", ",", "dl", ",", "PtrVT", ")", ";", "return", "LowerGlobalAddress", "(", "GA", ",", "DAG", ")", ";", "}", "if", "(", "CP", "->", "isMachineConstantPoolEntry", "(", ")", ")", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getMachineCPVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlign", "(", ")", ")", ";", "else", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlign", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75789, "Length": 177, "Cover_Rate": 0.6254416961130742} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Res", ")", ";", "EltSize", "*=", "", ";", "NumElts", "/=", "", ";", "MVT", "WidenVT", "=", "", "(", "", "(", "EltSize", ")", ",", "NumElts", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "WidenVT", ",", "Ops", ")", ";", "}", "return", "Res", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerCTPOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75790, "Length": 81, "Cover_Rate": 0.30223880597014924} {"Template_token": ["", "unsigned", "NumElts", "=", "VT", ".", "is64BitVector", "(", ")", "?", "", ":", "", ";", "while", "(", "EltSize", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Res", ")", ";", "EltSize", "*=", "", ";", "NumElts", "/=", "", ";", "MVT", "WidenVT", "=", "", "(", "", "(", "EltSize", ")", ",", "NumElts", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "WidenVT", ",", "Ops", ")", ";", "}"], "ground_truth": ["return", "Res", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerCTPOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75791, "Length": 104, "Cover_Rate": 0.3880597014925373} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "ST", "->", "hasNEON", "(", ")", ")", "{", "SDValue", "X", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "NX", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "getZeroVector", "(", "VT", ",", "DAG", ",", "dl", ")", ",", "X", ")", ";", "SDValue", "LSB", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ",", "NX", ")", ";", "EVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "==", "", ")", "{", "SDValue", "One", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "ElemTy", ")", ")", ";", "SDValue", "Bits", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ",", "One", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Bits", ")", ";", "}", "if", "(", "(", "ElemTy", "==", "", "||", "ElemTy", "==", "", ")", "&&", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "unsigned", "NumBits", "=", "ElemTy", ".", "getSizeInBits", "(", ")", ";", "SDValue", "WidthMinus1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "NumBits", "-", "", ",", "dl", ",", "ElemTy", ")", ")", ";"], "ground_truth": ["SDValue", "CTLZ", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerCTTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75792, "Length": 217, "Cover_Rate": 0.4587737843551797} {"Template_token": ["", "SDValue", "LSB", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ",", "NX", ")", ";", "EVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "==", "", ")", "{", "SDValue", "One", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "ElemTy", ")", ")", ";", "SDValue", "Bits", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ",", "One", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Bits", ")", ";", "}", "if", "(", "(", "ElemTy", "==", "", "||", "ElemTy", "==", "", ")", "&&", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "unsigned", "NumBits", "=", "ElemTy", ".", "getSizeInBits", "(", ")", ";", "SDValue", "WidthMinus1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "NumBits", "-", "", ",", "dl", ",", "ElemTy", ")", ")", ";", "SDValue", "CTLZ", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "WidthMinus1", ",", "CTLZ", ")", ";", "}", "SDValue", "Bits", ";", "if", "(", "ElemTy", "==", "", ")", "{", "SDValue", "FF", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "Bits", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ",", "FF", ")", ";", "}", "else", "{", "SDValue", "One", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "ElemTy", ")", ")", ";", "Bits", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ",", "One", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerCTTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75793, "Length": 282, "Cover_Rate": 0.5961945031712473} {"Template_token": ["", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "bool", "isSigned", "=", "(", "Opcode", "==", "", ")", ";", "EVT", "VT", "=", "Op", "->", "getValueType", "(", "", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "bool", "hasDivide", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "Subtarget", "->", "hasDivideInThumbMode", "(", ")", ":", "Subtarget", "->", "hasDivideInMode", "(", ")", ";", "if", "(", "hasDivide", "&&", "Op", "->", "getValueType", "(", "", ")", ".", "isSimple", "(", ")", "&&", "Op", "->", "getSimpleValueType", "(", "", ")", "==", "", ")", "{", "unsigned", "DivOpcode", "=", "isSigned", "?", "", ":", "", ";", "const", "SDValue", "Dividend", "=", "Op", "->", "getOperand", "(", "", ")", ";", "const", "SDValue", "Divisor", "=", "Op", "->", "getOperand", "(", "", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "DivOpcode", ",", "dl", ",", "VT", ",", "Dividend", ",", "Divisor", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Div", ",", "Divisor", ")", ";", "SDValue", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Dividend", ",", "Mul", ")", ";", "SDValue", "Values", "[", "", "]", "=", "{", "Div", ",", "Rem", "}", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "Values", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75794, "Length": 221, "Cover_Rate": 0.4556701030927835} {"Template_token": ["", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "SP", ")", ";", "SDValue", "Ops", "[", "", "]", "=", "{", "SP", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "SDValue", "Words", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Size", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Flag", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "Words", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "NodeTys", ",", "Chain", ",", "Flag", ")", ";", "SDValue", "NewSP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "", ",", "", ")", ";", "Chain", "=", "NewSP", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "", "]", "=", "{", "NewSP", ",", "Chain", "}", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75795, "Length": 160, "Cover_Rate": 0.42216358839050133} {"Template_token": ["", "SDValue", "NewV1", "=", "PromoteMVEPredVector", "(", "dl", ",", "V1", ",", "Op1VT", ",", "DAG", ")", ";", "MVT", "ElType", "=", "getVectorTyFromPredicateVector", "(", "VT", ")", ".", "getScalarType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "EVT", "SubVT", "=", "", "(", "ElType", ",", "NumElts", ")", ";", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SubVT", ")", ";", "for", "(", "unsigned", "i", "=", "Index", ",", "j", "=", "", ";", "i", "<", "(", "Index", "+", "NumElts", ")", ";", "i", "++", ",", "j", "++", ")", "{", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "NewV1", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "dl", ")", ")", ";"], "ground_truth": ["SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SubVT", ",", "SubVec", ",", "Elt", ",", "DAG", ".", "getConstant", "(", "j", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerEXTRACT_SUBVECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75796, "Length": 133, "Cover_Rate": 0.4634146341463415} {"Template_token": ["", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "return", "LowerEXTRACT_VECTOR_ELT_i1", "(", "Op", ",", "DAG", ",", "ST", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", "&&", "Vec", ".", "getScalarValueSizeInBits", "(", ")", "<", "", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Lane", ")", ";", "}", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75797, "Length": 72, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Lane", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "Vec", ".", "getValueType", "(", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "return", "LowerEXTRACT_VECTOR_ELT_i1", "(", "Op", ",", "DAG", ",", "ST", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", "&&", "Vec", ".", "getScalarValueSizeInBits", "(", ")", "<", "", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Lane", ")", ";", "}"], "ground_truth": ["return", "Op", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75798, "Length": 106, "Cover_Rate": 0.7571428571428571} {"Template_token": ["", "EVT", "VecVT", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "assert", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "", ")", ";", "SDValue", "Conv", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["unsigned", "Lane", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerEXTRACT_VECTOR_ELT_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75799, "Length": 72, "Cover_Rate": 0.4931506849315068} {"Template_token": ["", "unsigned", "LaneWidth", "=", "getVectorTyFromPredicateVector", "(", "VecVT", ")", ".", "getScalarSizeInBits", "(", ")", "/", "", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Conv", ",", "DAG", ".", "getConstant", "(", "Lane", "*", "LaneWidth", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["return", "Shift", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerEXTRACT_VECTOR_ELT_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75800, "Length": 46, "Cover_Rate": 0.3150684931506849} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "else", "if", "(", "VT", "==", "", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp1", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp0", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ")", ";", "SDValue", "AllOnes", "=", "DAG", ".", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "dl", ",", "", ")", ";", "AllOnes", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "AllOnes", ")", ";", "SDValue", "MaskNot", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Mask", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "AllOnes", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ",", "Mask", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp0", ",", "MaskNot", ")", ")", ";", "if", "(", "VT", "==", "", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "else", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";", "}", "return", "Res", ";", "}", "if", "(", "SrcVT", "==", "", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Tmp1", ")", ".", "getValue", "(", "", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp1", ")", ";", "SDValue", "Mask1", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "Mask2", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp1", ",", "Mask1", ")", ";", "if", "(", "VT", "==", "", ")", "{", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp0", ")", ",", "Mask2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp0", ",", "Tmp1", ")", ")", ";", "}", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Tmp0", ")", ";", "SDValue", "Lo", "=", "Tmp0", ".", "getValue", "(", "", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp0", ".", "getValue", "(", "", ")", ",", "Mask2", ")", ";"], "ground_truth": ["Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Hi", ",", "Tmp1", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFCOPYSIGN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75801, "Length": 524, "Cover_Rate": 0.5733041575492341} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", "}", ";", "SDValue", "FPSCR", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "{", "", ",", "", "}", ",", "Ops", ")", ";", "Chain", "=", "FPSCR", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["SDValue", "FltRounds", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FPSCR", ",", "DAG", ".", "getConstant", "(", "", "<<", "", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFLT_ROUNDS_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75802, "Length": 94, "Cover_Rate": 0.4585365853658537} {"Template_token": ["", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", "}", ";", "SDValue", "FPSCR", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "{", "", ",", "", "}", ",", "Ops", ")", ";", "Chain", "=", "FPSCR", ".", "getValue", "(", "", ")", ";", "SDValue", "FltRounds", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FPSCR", ",", "DAG", ".", "getConstant", "(", "", "<<", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "RMODE", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FltRounds", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "And", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "RMODE", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "And", ",", "Chain", "}", ",", "dl", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerFLT_ROUNDS_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75803, "Length": 157, "Cover_Rate": 0.7658536585365854} {"Template_token": ["", "}", "return", "Op", ";", "}", "SDLoc", "Loc", "(", "Op", ")", ";", "RTLIB", "::", "Libcall", "LC", ";", "MakeLibCallOptions", "CallOptions", ";", "SDValue", "Chain", "=", "IsStrict", "?", "Op", ".", "getOperand", "(", "", ")", ":", "SDValue", "(", ")", ";", "for", "(", "unsigned", "Sz", "=", "SrcSz", ";", "Sz", "<=", "", "&&", "Sz", "<", "DstSz", ";", "Sz", "*=", "", ")", "{", "bool", "Supported", "=", "(", "Sz", "==", "", "?", "Subtarget", "->", "hasFP16", "(", ")", ":", "Subtarget", "->", "hasFP64", "(", ")", ")", ";", "MVT", "SrcVT", "=", "(", "Sz", "==", "", "?", "", ":", "", ")", ";", "MVT", "DstVT", "=", "(", "Sz", "==", "", "?", "", ":", "", ")", ";", "if", "(", "Supported", ")", "{", "if", "(", "IsStrict", ")", "{", "SrcVal", "=", "DAG", ".", "getNode", "(", "", ",", "Loc", ",", "{", "DstVT", ",", "", "}", ",", "{", "Chain", ",", "SrcVal", "}", ")", ";", "Chain", "=", "SrcVal", ".", "getValue", "(", "", ")", ";", "}", "else", "{", "SrcVal", "=", "DAG", ".", "getNode", "(", "", ",", "Loc", ",", "DstVT", ",", "SrcVal", ")", ";", "}", "}", "else", "{", "LC", "=", "RTLIB", "::", "getFPEXT", "(", "SrcVT", ",", "DstVT", ")", ";", "assert", "(", "LC", "!=", "RTLIB", "::", "UNKNOWN_LIBCALL", "&&", "", ")", ";", "std", "::", "tie", "(", "SrcVal", ",", "Chain", ")", "=", "makeLibCall", "(", "DAG", ",", "LC", ",", "DstVT", ",", "SrcVal", ",", "CallOptions", ",", "Loc", ",", "Chain", ")", ";", "}", "}", "return", "IsStrict", "?", "DAG", ".", "getMergeValues", "(", "{", "SrcVal", ",", "Chain", "}", ",", "Loc", ")", ":", "SrcVal", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerFP_EXTEND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75805, "Length": 235, "Cover_Rate": 0.5353075170842825} {"Template_token": ["", "const", "unsigned", "SrcSz", "=", "SrcVal", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "DstSz", ">", "SrcSz", "&&", "DstSz", "<=", "", "&&", "SrcSz", ">=", "", "&&", "", ")", ";", "assert", "(", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "||", "!", "Subtarget", "->", "hasFPv8Base", "(", ")", ")", "&&", "", ")", ";", "assert", "(", "!", "(", "DstSz", "==", "", "&&", "Subtarget", "->", "hasFP16", "(", ")", ")", "&&", "", ")", ";", "if", "(", "SrcSz", "==", "", "&&", "DstSz", "==", "", "&&", "Subtarget", "->", "hasFP64", "(", ")", ")", "{", "if", "(", "IsStrict", ")", "{", "SDLoc", "Loc", "(", "Op", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "Loc", ",", "Op", ".", "getValueType", "(", ")", ",", "SrcVal", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Result", ",", "Op", ".", "getOperand", "(", "", ")", "}", ",", "Loc", ")", ";", "}", "return", "Op", ";", "}", "SDLoc", "Loc", "(", "Op", ")", ";", "RTLIB", "::", "Libcall", "LC", ";", "MakeLibCallOptions", "CallOptions", ";", "SDValue", "Chain", "=", "IsStrict", "?", "Op", ".", "getOperand", "(", "", ")", ":", "SDValue", "(", ")", ";", "for", "(", "unsigned", "Sz", "=", "SrcSz", ";", "Sz", "<=", "", "&&", "Sz", "<", "DstSz", ";", "Sz", "*=", "", ")", "{", "bool", "Supported", "=", "(", "Sz", "==", "", "?", "Subtarget", "->", "hasFP16", "(", ")", ":", "Subtarget", "->", "hasFP64", "(", ")", ")", ";"], "ground_truth": ["MVT", "SrcVT", "=", "(", "Sz", "==", "", "?", "", ":", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFP_EXTEND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75806, "Length": 226, "Cover_Rate": 0.5148063781321185} {"Template_token": ["", "const", "unsigned", "SrcSz", "=", "SrcVT", ".", "getSizeInBits", "(", ")", ";", "(", "void", ")", "DstSz", ";", "assert", "(", "DstSz", "<", "SrcSz", "&&", "SrcSz", "<=", "", "&&", "DstSz", ">=", "", "&&", "", ")", ";", "assert", "(", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "||", "!", "Subtarget", "->", "hasFPv8Base", "(", ")", ")", "&&", "", ")", ";", "SDLoc", "Loc", "(", "Op", ")", ";", "if", "(", "SrcSz", "==", "", "&&", "Subtarget", "->", "hasFP16", "(", ")", ")", "return", "Op", ";", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", "getFPROUND", "(", "SrcVT", ",", "DstVT", ")", ";"], "ground_truth": ["assert", "(", "LC", "!=", "RTLIB", "::", "UNKNOWN_LIBCALL", "&&", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFP_ROUND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75807, "Length": 99, "Cover_Rate": 0.42127659574468085} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "bool", "IsStrict", "=", "Op", "->", "isStrictFPOpcode", "(", ")", ";", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "IsStrict", "?", "", ":", "", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "SrcVal", ".", "getValueType", "(", ")", ")", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", "||", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "SrcVal", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getFPTOUINT", "(", "SrcVal", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "SDLoc", "Loc", "(", "Op", ")", ";", "MakeLibCallOptions", "CallOptions", ";", "SDValue", "Chain", "=", "IsStrict", "?", "Op", ".", "getOperand", "(", "", ")", ":", "SDValue", "(", ")", ";"], "ground_truth": ["SDValue", "Result", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75808, "Length": 141, "Cover_Rate": 0.4895833333333333} {"Template_token": ["", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "IsStrict", "?", "", ":", "", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "SrcVal", ".", "getValueType", "(", ")", ")", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", "||", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "SrcVal", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getFPTOUINT", "(", "SrcVal", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "SDLoc", "Loc", "(", "Op", ")", ";", "MakeLibCallOptions", "CallOptions", ";", "SDValue", "Chain", "=", "IsStrict", "?", "Op", ".", "getOperand", "(", "", ")", ":", "SDValue", "(", ")", ";", "SDValue", "Result", ";", "std", "::", "tie", "(", "Result", ",", "Chain", ")", "=", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "SrcVal", ",", "CallOptions", ",", "Loc", ",", "Chain", ")", ";", "return", "IsStrict", "?", "DAG", ".", "getMergeValues", "(", "{", "Result", ",", "Chain", "}", ",", "Loc", ")", ":", "Result", ";", "}", "if", "(", "IsStrict", ")", "{", "SDLoc", "Loc", "(", "Op", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ",", "Loc", ",", "Op", ".", "getValueType", "(", ")", ",", "SrcVal", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Result", ",", "Op", ".", "getOperand", "(", "", ")", "}", ",", "Loc", ")", ";", "}"], "ground_truth": ["return", "Op", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75809, "Length": 229, "Cover_Rate": 0.7951388888888888} {"Template_token": ["", "if", "(", "VT", "==", "", "&&", "ToVT", "==", "", "&&", "FromVT", "==", "", "&&", "Subtarget", "->", "hasMVEFloatOps", "(", ")", ")", "return", "Op", ";", "if", "(", "VT", "==", "", "&&", "ToVT", "==", "", "&&", "FromVT", "==", "", "&&", "Subtarget", "->", "hasMVEFloatOps", "(", ")", ")", "return", "Op", ";", "if", "(", "FromVT", "!=", "", "&&", "FromVT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "bool", "IsSigned", "=", "Op", ".", "getOpcode", "(", ")", "==", "", ";", "unsigned", "BW", "=", "ToVT", ".", "getScalarSizeInBits", "(", ")", "-", "IsSigned", ";", "SDValue", "CVT", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getValueType", "(", "VT", ".", "getScalarType", "(", ")", ")", ")", ";", "SDValue", "Max", "=", "DAG", ".", "getNode", "(", "IsSigned", "?", "", ":", "", ",", "DL", ",", "VT", ",", "CVT", ",", "DAG", ".", "getConstant", "(", "(", "", "<<", "BW", ")", "-", "", ",", "DL", ",", "VT", ")", ")", ";", "if", "(", "IsSigned", ")", "Max", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Max", ",", "DAG", ".", "getConstant", "(", "-", "(", "", "<<", "BW", ")", ",", "DL", ",", "VT", ")", ")", ";"], "ground_truth": ["return", "Max", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFP_TO_INT_SAT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75810, "Length": 200, "Cover_Rate": 0.546448087431694} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Register", "FrameReg", "=", "ARI", ".", "getFrameRegister", "(", "MF", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";"], "ground_truth": ["while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75811, "Length": 84, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ")", ";"], "ground_truth": ["return", "FrameAddr", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75812, "Length": 51, "Cover_Rate": 0.33116883116883117} {"Template_token": ["", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "bool", "IsSignaling", "=", "Op", ".", "getOpcode", "(", ")", "==", "", ";", "if", "(", "isUnsupportedFloatingType", "(", "LHS", ".", "getValueType", "(", ")", ")", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "LHS", ",", "RHS", ",", "Chain", ",", "IsSignaling", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["CC", "=", "", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFSETCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75813, "Length": 137, "Cover_Rate": 0.33827160493827163} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFSINCOS", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "ArgVT", "=", "Arg", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "Type", "*", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ")", ";", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "ArgListTy", "Args", ";", "bool", "ShouldUseSRet", "=", "Subtarget", "->", "isAPCS_ABI", "(", ")", ";", "SDValue", "SRet", ";", "if", "(", "ShouldUseSRet", ")", "{", "const", "uint64_t", "ByteSize", "=", "DL", ".", "getTypeAllocSize", "(", "RetTy", ")", ";", "const", "Align", "StackAlign", "=", "DL", ".", "getPrefTypeAlign", "(", "RetTy", ")", ";", "int", "FrameIdx", "=", "MFI", ".", "CreateStackObject", "(", "ByteSize", ",", "StackAlign", ",", "false", ")", ";", "SRet", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "SRet", ";", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "IsSExt", "=", "false", ";"], "ground_truth": ["Entry", ".", "IsZExt", "=", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75814, "Length": 227, "Cover_Rate": 0.4250936329588015} {"Template_token": ["", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Entry", ".", "IsZExt", "=", "false", ";", "Entry", ".", "IsSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "RetTy", "=", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "}", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Entry", ".", "IsZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "RTLIB", "::", "Libcall", "LC", "=", "(", "ArgVT", "==", "", ")", "?", "RTLIB", "::", "SINCOS_STRET_F64", ":", "RTLIB", "::", "SINCOS_STRET_F32", ";", "const", "char", "*", "LibcallName", "=", "getLibcallName", "(", "LC", ")", ";", "CallingConv", "::", "ID", "CC", "=", "getLibcallCallingConv", "(", "LC", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DL", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CC", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", "ShouldUseSRet", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "if", "(", "!", "ShouldUseSRet", ")", "return", "CallResult", ".", "first", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "SRet", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "dl", ")", ")", ";", "SDValue", "LoadCos", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "LoadSin", ".", "getValue", "(", "", ")", ",", "Add", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "ArgVT", ",", "ArgVT", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Tys", ",", "LoadSin", ".", "getValue", "(", "", ")", ",", "LoadCos", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75815, "Length": 322, "Cover_Rate": 0.602996254681648} {"Template_token": ["", "case", "Triple", "::", "COFF", ":", "return", "LowerGlobalAddressWindows", "(", "Op", ",", "DAG", ")", ";", "case", "Triple", "::", "ELF", ":"], "ground_truth": ["return", "LowerGlobalAddressELF", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerGlobalAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75816, "Length": 26, "Cover_Rate": 0.3466666666666667} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "++", "NumMovwMovt", ";", "unsigned", "Wrapper", "=", "isPositionIndependent", "(", ")", "?", "", ":", "", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "Subtarget", "->", "isGVIndirectSymbol", "(", "GV", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75817, "Length": 115, "Cover_Rate": 0.6647398843930635} {"Template_token": ["", "RelAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "}", "else", "{", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "Align", "(", "", ")", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "RelAddr", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "}", "SDValue", "SB", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "SB", ",", "RelAddr", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "Align", "(", "", ")", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75818, "Length": 237, "Cover_Rate": 0.41872791519434627} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "bool", "IsRO", "=", "isReadOnly", "(", "GV", ")", ";", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", "&&", "!", "Subtarget", "->", "genExecuteOnly", "(", ")", ")", "if", "(", "SDValue", "V", "=", "promoteToConstantPool", "(", "this", ",", "GV", ",", "DAG", ",", "PtrVT", ",", "dl", ")", ")", "return", "V", ";", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "bool", "UseGOT_PREL", "=", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "UseGOT_PREL", "?", "", ":", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "UseGOT_PREL", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isROPI", "(", ")", "&&", "IsRO", ")", "{", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isRWPI", "(", ")", "&&", "!", "IsRO", ")", "{", "SDValue", "RelAddr", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "++", "NumMovwMovt", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "RelAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering (2)5", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75819, "Length": 289, "Cover_Rate": 0.5106007067137809} {"Template_token": ["", "else", "if", "(", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "TargetFlags", "=", "", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Result", ";", "SDLoc", "DL", "(", "Op", ")", ";", "++", "NumMovwMovt", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "", ",", "TargetFlags", ")", ")", ";", "if", "(", "TargetFlags", "&", "(", "", "|", "", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerGlobalAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75820, "Length": 118, "Cover_Rate": 0.5130434782608696} {"Template_token": ["", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "return", "LowerGlobalTLSAddressWindows", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GA", "->", "getGlobal", "(", ")", ")", ";", "switch", "(", "model", ")", "{"], "ground_truth": ["case", "TLSModel", "::", "GeneralDynamic", ":"], "File": "ARMISelLowering (2)5", "Func": "LowerGlobalTLSAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75821, "Length": 55, "Cover_Rate": 0.3503184713375796} {"Template_token": ["", "SDValue", "DescAddr", "=", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "FuncTLVGet", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "DescAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "Align", "(", "", ")", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "", ")", ";", "MachineFunction", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setAdjustsStack", "(", "true", ")", ";", "auto", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", "F", ".", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ";", "auto", "ARI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getTLSCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Chain", ",", "FuncTLVGet", ",", "DAG", ".", "getRegister", "(", "", ",", "", ")", ",", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75822, "Length": 235, "Cover_Rate": 0.8245614035087719} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "SDValue", "CurrentTEB", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "SDValue", "TEB", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "Chain", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "SDValue", "TLSArray", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TEB", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "DL", ")", ")", ";", "TLSArray", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSArray", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "TLSIndex", "=", "DAG", ".", "getTargetExternalSymbol", "(", "", ",", "PtrVT", ",", "", ")", ";", "TLSIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ")", ";", "TLSIndex", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSIndex", ",", "MachinePointerInfo", "(", ")", ")", ";"], "ground_truth": ["SDValue", "Slot", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerGlobalTLSAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75823, "Length": 242, "Cover_Rate": 0.5283842794759825} {"Template_token": ["", "TLSIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ")", ";", "TLSIndex", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSIndex", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Slot", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "TLS", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSArray", ",", "Slot", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "const", "auto", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "auto", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "", ")", ";"], "ground_truth": ["SDValue", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "Align", "(", "", ")", ")", ")", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerGlobalTLSAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75824, "Length": 174, "Cover_Rate": 0.3799126637554585} {"Template_token": ["", "EVT", "EltVT", "=", "Elt", ".", "getValueType", "(", ")", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "Op", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "return", "LowerINSERT_VECTOR_ELT_i1", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "getTypeAction", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ")", "==", "TargetLowering", "::", "TypePromoteFloat", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "IEltVT", "=", "", "(", "EltVT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "assert", "(", "getTypeAction", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "IEltVT", ")", "!=", "TargetLowering", "::", "TypePromoteFloat", ")", ";", "SDValue", "VecIn", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "VecIn", ".", "getValueType", "(", ")", ";", "EVT", "IVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "IEltVT", ",", "VecVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "IElt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "IEltVT", ",", "Elt", ")", ";", "SDValue", "IVecIn", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "IVecVT", ",", "VecIn", ")", ";", "SDValue", "IVecOut", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "IVecVT", ",", "IVecIn", ",", "IElt", ",", "Lane", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "IVecOut", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerINSERT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75825, "Length": 203, "Cover_Rate": 0.7574626865671642} {"Template_token": ["", "if", "(", "NumLoads", ">", "", ")", "{", "VecTy", "=", "FixedVectorType", "::", "get", "(", "VecTy", "->", "getElementType", "(", ")", ",", "VecTy", "->", "getNumElements", "(", ")", "/", "NumLoads", ")", ";", "BaseAddr", "=", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "VecTy", "->", "getElementType", "(", ")", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ")", ";", "}", "assert", "(", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "VecTy", ")", ")", "&&", "", ")", ";", "auto", "createLoadIntrinsic", "=", "[", "&", "]", "(", "Value", "*", "BaseAddr", ")", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "static", "const", "", "LoadInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "}", "else", "{", "assert", "(", "(", "Factor", "==", "", "||", "Factor", "==", "", ")", "&&", "", ")", ";", "", "LoadInts", "=", "Factor", "==", "", "?", "", ":", "", ";", "Type", "*", "VecEltTy", "=", "VecTy", "->", "getElementType", "(", ")", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "VecEltTy", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "VecEltTy", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75826, "Length": 305, "Cover_Rate": 0.40829986613119146} {"Template_token": ["", "Value", "*", "BaseAddr", "=", "LI", "->", "getPointerOperand", "(", ")", ";", "if", "(", "NumLoads", ">", "", ")", "{", "VecTy", "=", "FixedVectorType", "::", "get", "(", "VecTy", "->", "getElementType", "(", ")", ",", "VecTy", "->", "getNumElements", "(", ")", "/", "NumLoads", ")", ";", "BaseAddr", "=", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "VecTy", "->", "getElementType", "(", ")", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ")", ";", "}", "assert", "(", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "VecTy", ")", ")", "&&", "", ")", ";", "auto", "createLoadIntrinsic", "=", "[", "&", "]", "(", "Value", "*", "BaseAddr", ")", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "static", "const", "", "LoadInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "}", "else", "{", "assert", "(", "(", "Factor", "==", "", "||", "Factor", "==", "", ")", "&&", "", ")", ";", "", "LoadInts", "=", "Factor", "==", "", "?", "", ":", "", ";", "Type", "*", "VecEltTy", "=", "VecTy", "->", "getElementType", "(", ")", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "VecEltTy", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "VecEltTy", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "}", "}", ";", "DenseMap", "<", "ShuffleVectorInst", "*", ",", "SmallVector", "<", "Value", "*", ",", "", ">>", "SubVecs", ";", "for", "(", "unsigned", "LoadCount", "=", "", ";", "LoadCount", "<", "NumLoads", ";", "++", "LoadCount", ")", "{", "if", "(", "LoadCount", ">", "", ")", "BaseAddr", "=", "Builder", ".", "CreateConstGEP1_32", "(", "VecTy", "->", "getElementType", "(", ")", ",", "BaseAddr", ",", "VecTy", "->", "getNumElements", "(", ")", "*", "Factor", ")", ";", "CallInst", "*", "VldN", "=", "createLoadIntrinsic", "(", "BaseAddr", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";", "i", "++", ")", "{", "ShuffleVectorInst", "*", "SV", "=", "Shuffles", "[", "i", "]", ";", "unsigned", "Index", "=", "Indices", "[", "i", "]", ";"], "ground_truth": ["Value", "*", "SubVec", "=", "Builder", ".", "CreateExtractValue", "(", "VldN", ",", "Index", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75827, "Length": 446, "Cover_Rate": 0.5970548862115127} {"Template_token": ["", "else", "if", "(", "IntKind", "==", "", "||", "IntKind", "==", "", ")", "LROffset", "=", "", ";", "else", "report_fatal_error", "(", "", "", ")", ";"], "ground_truth": ["RetOps", ".", "insert", "(", "RetOps", ".", "begin", "(", ")", "+", "", ",", "DAG", ".", "getConstant", "(", "LROffset", ",", "DL", ",", "", ",", "false", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerInterruptReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75828, "Length": 48, "Cover_Rate": 0.31788079470198677} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "const", "BaseRegisterInfo", "*", "ARI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "CallingConv", "::", "C", ")", ";", "assert", "(", "Mask", "&&", "", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "", ",", "getRegClassFor", "(", "", ")", ")", ";", "SDValue", "ReturnAddress", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Reg", ",", "PtrVT", ")", ";", "constexpr", "EVT", "ResultTys", "[", "]", "=", "{", "", ",", "", "}", ";"], "ground_truth": ["SDValue", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "", ",", "PtrVT", ",", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerINTRINSIC_VOID", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75829, "Length": 127, "Cover_Rate": 0.40189873417721517} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "VT", ")", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getSINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getUINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "MakeLibCallOptions", "CallOptions", ";", "return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "CallOptions", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";", "}"], "ground_truth": ["return", "Op", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75830, "Length": 134, "Cover_Rate": 0.8874172185430463} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "VT", ")", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getSINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getUINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "MakeLibCallOptions", "CallOptions", ";"], "ground_truth": ["return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "CallOptions", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75831, "Length": 121, "Cover_Rate": 0.8013245033112583} {"Template_token": ["", "assert", "(", "LD", "->", "isUnindexed", "(", ")", "&&", "", ")", ";", "if", "(", "MemVT", "==", "", "&&", "Subtarget", "->", "hasV5TEOps", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "LD", "->", "isVolatile", "(", ")", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "{", "", ",", "", ",", "", "}", ")", ",", "{", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", "}", ",", "MemVT", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Lo", "=", "Result", ".", "getValue", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isLittleEndian", "(", ")", "?", "", ":", "", ")", ";", "SDValue", "Hi", "=", "Result", ".", "getValue", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isLittleEndian", "(", ")", "?", "", ":", "", ")", ";", "SDValue", "Pair", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Results", ".", "append", "(", "{", "Pair", ",", "Result", ".", "getValue", "(", "", ")", "}", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerLOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75832, "Length": 170, "Cover_Rate": 0.748898678414097} {"Template_token": ["", "SDValue", "Lo", "=", "Result", ".", "getValue", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isLittleEndian", "(", ")", "?", "", ":", "", ")", ";", "SDValue", "Hi", "=", "Result", ".", "getValue", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isLittleEndian", "(", ")", "?", "", ":", "", ")", ";", "SDValue", "Pair", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Results", ".", "append", "(", "{", "Pair", ",", "Result", ".", "getValue", "(", "", ")", "}", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerLOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75833, "Length": 79, "Cover_Rate": 0.34801762114537443} {"Template_token": ["", "static", "SDValue", "LowerMLOAD", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MaskedLoadSDNode", "*", "N", "=", "cast", "<", "MaskedLoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "Mask", "=", "N", "->", "getMask", "(", ")", ";", "SDValue", "PassThru", "=", "N", "->", "getPassThru", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "isZeroVector", "(", "PassThru", ")", ")", "return", "Op", ";", "SDValue", "ZeroVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getMaskedLoad", "(", "VT", ",", "dl", ",", "N", "->", "getChain", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "N", "->", "getOffset", "(", ")", ",", "Mask", ",", "ZeroVec", ",", "N", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", ",", "N", "->", "getAddressingMode", "(", ")", ",", "N", "->", "getExtensionType", "(", ")", ",", "N", "->", "isExpandingLoad", "(", ")", ")", ";", "SDValue", "Combo", "=", "NewLoad", ";", "bool", "PassThruIsCastZero", "=", "(", "PassThru", ".", "getOpcode", "(", ")", "==", "", "||", "PassThru", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "isZeroVector", "(", "PassThru", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "PassThru", ".", "isUndef", "(", ")", "&&", "!", "PassThruIsCastZero", ")", "Combo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Mask", ",", "NewLoad", ",", "PassThru", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Combo", ",", "NewLoad", ".", "getValue", "(", "", ")", "}", ",", "dl", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerMLOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75834, "Length": 247, "Cover_Rate": 0.9610894941634242} {"Template_token": ["", "assert", "(", "LD", "->", "isUnindexed", "(", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getExtLoad", "(", "", ",", "dl", ",", "", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getSizeInBits", "(", ")", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Val", "=", "Load", ";", "if", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Load", ")", ",", "DAG", ".", "getConstant", "(", "", "-", "MemVT", ".", "getSizeInBits", "(", ")", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Pred", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ")", ";", "if", "(", "MemVT", "!=", "", ")", "Pred", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "MemVT", ",", "Pred", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "Pred", ",", "Load", ".", "getValue", "(", "", ")", "}", ",", "dl", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerPredicateLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75836, "Length": 194, "Cover_Rate": 0.6319218241042345} {"Template_token": ["", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "EVT", "MemVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "(", "MemVT", "==", "", "||", "MemVT", "==", "", "||", "MemVT", "==", "", ")", "&&", "", ")", ";", "assert", "(", "MemVT", "==", "Op", ".", "getValueType", "(", ")", ")", ";", "assert", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "LD", "->", "isUnindexed", "(", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getExtLoad", "(", "", ",", "dl", ",", "", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getSizeInBits", "(", ")", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Val", "=", "Load", ";", "if", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Load", ")", ",", "DAG", ".", "getConstant", "(", "", "-", "MemVT", ".", "getSizeInBits", "(", ")", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Pred", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ")", ";"], "ground_truth": ["if", "(", "MemVT", "!=", "", ")", "Pred", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "MemVT", ",", "Pred", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerPredicateLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75837, "Length": 243, "Cover_Rate": 0.7915309446254072} {"Template_token": ["", "case", "", ":", "RetTyElement", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "break", ";", "case", "", ":", "RetTyElement", "=", "Type", "::", "getInt64Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "break", ";", "}", "RetTyParams", ".", "push_back", "(", "RetTyElement", ")", ";", "RetTyParams", ".", "push_back", "(", "RetTyElement", ")", ";", "ArrayRef", "<", "Type", "*", ">", "ret", "=", "ArrayRef", "<", "Type", "*", ">", "(", "RetTyParams", ")", ";", "Type", "*", "RetTy", "=", "StructType", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ret", ")", ";", "RTLIB", "::", "Libcall", "LC", "=", "getDivRemLibcall", "(", "N", ",", "N", "->", "getValueType", "(", "", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "N", ",", "DAG", ".", "getContext", "(", ")", ",", "Subtarget", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "InChain", "=", "WinDBZCheckDenominator", "(", "DAG", ",", "N", ",", "InChain", ")", ";", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "CallingConv", "::", "_AAPCS", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ".", "setDebugLoc", "(", "SDLoc", "(", "N", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDNode", "*", "ResNode", "=", "CallResult", ".", "first", ".", "getNode", "(", ")", ";", "assert", "(", "ResNode", "->", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "return", "ResNode", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerREM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75838, "Length": 288, "Cover_Rate": 0.7441860465116279} {"Template_token": ["", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75841, "Length": 84, "Cover_Rate": 0.4263959390862944} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setReturnAddressIsTaken", "(", "true", ")", ";", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "}"], "ground_truth": ["unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "", ",", "getRegClassFor", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75842, "Length": 146, "Cover_Rate": 0.7411167512690355} {"Template_token": ["", "std", "::", "vector", "<", "int", ">", "NewMask", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "VT", ".", "getVectorNumElements", "(", ")", "/", "", ";", "i", "++", ")", "NewMask", ".", "push_back", "(", "VT", ".", "getVectorNumElements", "(", ")", "/", "", "+", "i", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "VT", ".", "getVectorNumElements", "(", ")", "/", "", ";", "i", "++", ")", "NewMask", ".", "push_back", "(", "i", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerReverse_VECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75843, "Length": 70, "Cover_Rate": 0.43209876543209874} {"Template_token": ["", "", "CC1", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "const", "SDValue", "Op2", "=", "isa", "<", "ConstantSDNode", ">", "(", "TrueVal1", ")", "?", "FalseVal1", ":", "TrueVal1", ";", "if", "(", "Op2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "SDValue", "K2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "SDValue", "TrueVal2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "", "CC2", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op2", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "V1Tmp", "=", "V1", ";", "SDValue", "V2Tmp", "=", "V2", ";"], "ground_truth": ["if", "(", "V1Tmp", "!=", "TrueVal1", "||", "V2Tmp", "!=", "TrueVal2", "||", "K1", "!=", "FalseVal1", "||", "K2", "!=", "FalseVal2", "||", "!", "(", "(", "isGTorGE", "(", "CC1", ")", "&&", "isLTorLE", "(", "CC2", ")", ")", "||", "(", "isLTorLE", "(", "CC1", ")", "&&", "isGTorGE", "(", "CC2", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75844, "Length": 171, "Cover_Rate": 0.3825503355704698} {"Template_token": ["", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "K1", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "K2", ")", ")", "return", "SDValue", "(", ")", ";", "int64_t", "Val1", "=", "cast", "<", "ConstantSDNode", ">", "(", "K1", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "Val2", "=", "cast", "<", "ConstantSDNode", ">", "(", "K2", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "PosVal", "=", "std", "::", "max", "(", "Val1", ",", "Val2", ")", ";", "int64_t", "NegVal", "=", "std", "::", "min", "(", "Val1", ",", "Val2", ")", ";", "if", "(", "!", "(", "(", "Val1", ">", "Val2", "&&", "isLTorLE", "(", "CC1", ")", ")", "||", "(", "Val1", "<", "Val2", "&&", "isLTorLE", "(", "CC2", ")", ")", ")", "||", "!", "isPowerOf2_64", "(", "PosVal", "+", "", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "K", "=", "PosVal", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Val1", "==", "~", "Val2", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V2Tmp", ",", "DAG", ".", "getConstant", "(", "countTrailingOnes", "(", "K", ")", ",", "dl", ",", "VT", ")", ")", ";"], "ground_truth": ["if", "(", "NegVal", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V2Tmp", ",", "DAG", ".", "getConstant", "(", "countTrailingOnes", "(", "K", ")", ",", "dl", ",", "VT", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75845, "Length": 199, "Cover_Rate": 0.4451901565995526} {"Template_token": ["", "assert", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "N2", ",", "N3", ";", "if", "(", "VT", "==", "", ")", "{", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N0", "=", "LowerSDIV_v4i8", "(", "N0", ",", "N1", ",", "dl", ",", "DAG", ")", ";", "N2", "=", "LowerSDIV_v4i8", "(", "N2", ",", "N3", ",", "dl", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "LowerCONCAT_VECTORS", "(", "N0", ",", "DAG", ",", "ST", ")", ";"], "ground_truth": ["N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerSDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75846, "Length": 248, "Cover_Rate": 0.7537993920972644} {"Template_token": ["", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N0", "=", "LowerSDIV_v4i8", "(", "N0", ",", "N1", ",", "dl", ",", "DAG", ")", ";", "N2", "=", "LowerSDIV_v4i8", "(", "N2", ",", "N3", ",", "dl", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "LowerCONCAT_VECTORS", "(", "N0", ",", "DAG", ",", "ST", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "return", "N0", ";", "}"], "ground_truth": ["return", "LowerSDIV_v4i16", "(", "N0", ",", "N1", ",", "dl", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerSDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75847, "Length": 196, "Cover_Rate": 0.5957446808510638} {"Template_token": ["", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "N1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "N1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";"], "ground_truth": ["N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerSDIV_v4i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75848, "Length": 208, "Cover_Rate": 0.636085626911315} {"Template_token": ["", "Y", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "Y", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ",", "Y", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ")", ";", "Y", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ",", "Y", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerSDIV_v4i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75849, "Length": 136, "Cover_Rate": 0.5093632958801498} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "(", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "||", "Subtarget", "->", "isThumb2", "(", ")", ")", "if", "(", "SDValue", "SatValue", "=", "LowerSaturatingConditional", "(", "Op", ",", "DAG", ")", ")", "return", "SatValue", ";", "SDValue", "LowerSatConstant", ";", "SDValue", "SatValue", ";", "if", "(", "VT", "==", "", "&&", "isLowerSaturatingConditional", "(", "Op", ",", "SatValue", ",", "LowerSatConstant", ")", ")", "{", "SDValue", "ShiftV", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "VT", ")", ")", ";", "if", "(", "isNullConstant", "(", "LowerSatConstant", ")", ")", "{", "SDValue", "NotShiftV", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShiftV", ",", "DAG", ".", "getAllOnesConstant", "(", "dl", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "NotShiftV", ")", ";", "}", "else", "if", "(", "isAllOnesConstant", "(", "LowerSatConstant", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "ShiftV", ")", ";", "}", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "CFVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "FalseVal", ")", ";", "ConstantSDNode", "*", "CTVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "TrueVal", ")", ";", "if", "(", "Subtarget", "->", "hasV8_1MMainlineOps", "(", ")", "&&", "CFVal", "&&", "CTVal", "&&", "LHS", ".", "getValueType", "(", ")", "==", "", "&&", "RHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "unsigned", "TVal", "=", "CTVal", "->", "getZExtValue", "(", ")", ";", "unsigned", "FVal", "=", "CFVal", "->", "getZExtValue", "(", ")", ";", "unsigned", "Opcode", "=", "", ";", "if", "(", "TVal", "==", "~", "FVal", ")", "{", "Opcode", "=", "", ";", "}", "else", "if", "(", "TVal", "==", "~", "FVal", "+", "", ")", "{", "Opcode", "=", "", ";", "}", "else", "if", "(", "TVal", "+", "", "==", "FVal", ")", "{", "Opcode", "=", "", ";", "}", "else", "if", "(", "TVal", "==", "FVal", "+", "", ")", "{", "Opcode", "=", "", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "std", "::", "swap", "(", "TVal", ",", "FVal", ")", ";", "CC", "=", "", "(", "CC", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "}"], "ground_truth": ["if", "(", "Opcode", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75850, "Length": 399, "Cover_Rate": 0.340153452685422} {"Template_token": ["", "assert", "(", "LHS", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "", ")", ";", "Carry", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Carry", ")", ";", "Carry", "=", "ConvertBooleanCarryToCarryFlag", "(", "Carry", ",", "DAG", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "LHS", ".", "getValueType", "(", ")", ",", "", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VTs", ",", "LHS", ",", "RHS", ",", "Carry", ")", ";", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "TVal", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "IntCCToCC", "(", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ")", "->", "get", "(", ")", ")", ",", "DL", ",", "", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "", ",", "Cmp", ".", "getValue", "(", "", ")", ",", "SDValue", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "FVal", ",", "TVal", ",", "cc", ",", "CCR", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerSETCCCARRY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75851, "Length": 214, "Cover_Rate": 0.722972972972973} {"Template_token": ["", "SDValue", "Carry", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "LHS", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "", ")", ";", "Carry", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Carry", ")", ";", "Carry", "=", "ConvertBooleanCarryToCarryFlag", "(", "Carry", ",", "DAG", ")", ";"], "ground_truth": ["SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "LHS", ".", "getValueType", "(", ")", ",", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerSETCCCARRY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75852, "Length": 92, "Cover_Rate": 0.3108108108108108} {"Template_token": ["", "SDValue", "FPSCR", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "{", "", ",", "", "}", ",", "Ops", ")", ";", "Chain", "=", "FPSCR", ".", "getValue", "(", "", ")", ";", "FPSCR", "=", "FPSCR", ".", "getValue", "(", "", ")", ";", "const", "unsigned", "RMMask", "=", "~", "(", "", "::", "rmMask", "<<", "", ")", ";", "FPSCR", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "FPSCR", ",", "DAG", ".", "getConstant", "(", "RMMask", ",", "DL", ",", "", ")", ")", ";", "FPSCR", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "FPSCR", ",", "RMValue", ")", ";", "SDValue", "Ops2", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "FPSCR", "}", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ops2", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerSET_ROUNDING", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75853, "Length": 131, "Cover_Rate": 0.40809968847352024} {"Template_token": ["", "RMValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "RMValue", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "SDValue", "FPSCR", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "{", "", ",", "", "}", ",", "Ops", ")", ";", "Chain", "=", "FPSCR", ".", "getValue", "(", "", ")", ";", "FPSCR", "=", "FPSCR", ".", "getValue", "(", "", ")", ";", "const", "unsigned", "RMMask", "=", "~", "(", "", "::", "rmMask", "<<", "", ")", ";", "FPSCR", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "FPSCR", ",", "DAG", ".", "getConstant", "(", "RMMask", ",", "DL", ",", "", ")", ")", ";", "FPSCR", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "FPSCR", ",", "RMValue", ")", ";", "SDValue", "Ops2", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "FPSCR", "}", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ops2", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerSET_ROUNDING", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75854, "Length": 176, "Cover_Rate": 0.5482866043613707} {"Template_token": ["", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "false", ",", "Cnt", ")", ")", "{", "unsigned", "VShiftOpc", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ")", ";", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "dl", ",", "", ")", ")", ";", "}", "EVT", "ShiftVT", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "SDValue", "NegatedCount", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ShiftVT", ",", "getZeroVector", "(", "ShiftVT", ",", "DAG", ",", "dl", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "unsigned", "VShiftOpc", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "NegatedCount", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75855, "Length": 174, "Cover_Rate": 0.5117647058823529} {"Template_token": ["", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "RevShAmt", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "HiSmallShift", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";"], "ground_truth": ["SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerShiftLeftParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75856, "Length": 134, "Cover_Rate": 0.31529411764705884} {"Template_token": ["", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "RevShAmt", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "HiSmallShift", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "", ")", ")", ";", "SDValue", "HiBigShift", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ExtraShAmt", ")", ";", "SDValue", "CmpHi", "=", "getCmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "HiSmallShift", ",", "HiBigShift", ",", "cc", ",", "CCR", ",", "CmpHi", ")", ";", "SDValue", "CmpLo", "=", "getCmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "LoSmallShift", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LoSmallShift", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "VT", ")", ",", "cc", ",", "CCR", ",", "CmpLo", ")", ";", "SDValue", "Ops", "[", "", "]", "=", "{", "Lo", ",", "Hi", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerShiftLeftParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75857, "Length": 251, "Cover_Rate": 0.5905882352941176} {"Template_token": ["", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LoSmallShift", ",", "LoBigShift", ",", "cc", ",", "CCR", ",", "CmpLo", ")", ";", "SDValue", "HiSmallShift", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "HiBigShift", "=", "Opc", "==", "", "?", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "DAG", ".", "getConstant", "(", "VTBits", "-", "", ",", "dl", ",", "VT", ")", ")", ":", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "VT", ")", ";", "SDValue", "CmpHi", "=", "getCmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "HiSmallShift", ",", "HiBigShift", ",", "cc", ",", "CCR", ",", "CmpHi", ")", ";", "SDValue", "Ops", "[", "", "]", "=", "{", "Lo", ",", "Hi", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerShiftRightParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75858, "Length": 159, "Cover_Rate": 0.32382892057026474} {"Template_token": ["", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "Op", ",", "DAG", ",", "cc", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "TVal", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Overflow", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TVal", ",", "FVal", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";"], "ground_truth": ["SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerSignedALUO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75859, "Length": 144, "Cover_Rate": 0.7619047619047619} {"Template_token": ["", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Overflow", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TVal", ",", "FVal", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";"], "ground_truth": ["SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerSignedALUO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75860, "Length": 63, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ST", "->", "getValue", "(", ")", ",", "DAG", ".", "getTargetConstant", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isLittleEndian", "(", ")", "?", "", ":", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ")", ",", "{", "ST", "->", "getChain", "(", ")", ",", "Lo", ",", "Hi", ",", "ST", "->", "getBasePtr", "(", ")", "}", ",", "MemVT", ",", "ST", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "(", "MemVT", "==", "", "||", "MemVT", "==", "", "||", "MemVT", "==", "", ")", ")", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "LowerSTORE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75861, "Length": 113, "Cover_Rate": 0.3896551724137931} {"Template_token": ["", "SDNode", "*", "N", "=", "Op", ".", "getNode", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ST", "->", "getValue", "(", ")", ",", "DAG", ".", "getTargetConstant", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isLittleEndian", "(", ")", "?", "", ":", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ST", "->", "getValue", "(", ")", ",", "DAG", ".", "getTargetConstant", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isLittleEndian", "(", ")", "?", "", ":", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ")", ",", "{", "ST", "->", "getChain", "(", ")", ",", "Lo", ",", "Hi", ",", "ST", "->", "getBasePtr", "(", ")", "}", ",", "MemVT", ",", "ST", "->", "getMemOperand", "(", ")", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "(", "MemVT", "==", "", "||", "MemVT", "==", "", "||", "MemVT", "==", "", ")", ")", ")", "{", "return", "LowerPredicateStore", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerSTORE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75862, "Length": 181, "Cover_Rate": 0.6241379310344828} {"Template_token": ["", "SDLoc", "dl", "(", "GA", ")", ";", "SDValue", "Offset", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "Align", "(", "", ")", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";"], "ground_truth": ["Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75863, "Length": 221, "Cover_Rate": 0.5525} {"Template_token": ["", "SDLoc", "dl", "(", "GA", ")", ";", "SDValue", "Offset", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "Align", "(", "", ")", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";"], "ground_truth": ["Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75864, "Length": 221, "Cover_Rate": 0.5525} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "Align", "(", "", ")", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";"], "ground_truth": ["CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "", ",", "PtrVT", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75865, "Length": 280, "Cover_Rate": 0.8383233532934131} {"Template_token": ["", "if", "(", "ToVT", ".", "getScalarType", "(", ")", "==", "", ")", "return", "LowerTruncatei1", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "ToVT", "!=", "", "&&", "ToVT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "FromVT", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";"], "ground_truth": ["if", "(", "FromVT", "!=", "", "&&", "FromVT", "!=", "", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerTruncate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75866, "Length": 64, "Cover_Rate": 0.3902439024390244} {"Template_token": ["", "if", "(", "ToVT", "!=", "", "&&", "ToVT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "FromVT", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "if", "(", "FromVT", "!=", "", "&&", "FromVT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "N", ",", "", ")", ";"], "ground_truth": ["SDLoc", "DL", "(", "N", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerTruncate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75867, "Length": 73, "Cover_Rate": 0.4451219512195122} {"Template_token": ["", "assert", "(", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "FromVT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "And", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FromVT", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "FromVT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "And", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "FromVT", ")", ",", "DAG", ".", "getCondCode", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerTruncatei1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75868, "Length": 104, "Cover_Rate": 0.6709677419354839} {"Template_token": ["", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "LowerCONCAT_VECTORS", "(", "N0", ",", "DAG", ",", "ST", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "N0", ")", ";", "return", "N0", ";", "}", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "SDValue", "BN1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "BN1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";"], "ground_truth": ["N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "BN1", ",", "N2", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerUDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75869, "Length": 218, "Cover_Rate": 0.31457431457431456} {"Template_token": ["", "N2", "=", "LowerSDIV_v4i16", "(", "N2", ",", "N3", ",", "dl", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "LowerCONCAT_VECTORS", "(", "N0", ",", "DAG", ",", "ST", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "N0", ")", ";", "return", "N0", ";", "}", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "SDValue", "BN1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "BN1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";"], "ground_truth": ["N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerUDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75870, "Length": 280, "Cover_Rate": 0.40404040404040403} {"Template_token": ["", "case", "", ":", "{", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "LHS", ",", "RHS", ")", ";", "Overflow", "=", "ConvertCarryFlagToBooleanCarry", "(", "Value", ".", "getValue", "(", "", ")", ",", "VT", ",", "DAG", ")", ";", "Overflow", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "Overflow", ")", ";", "break", ";", "}", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "Value", ",", "Overflow", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerUnsignedALUO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75871, "Length": 84, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "", ")", ",", "dl", ",", "FR", ",", "Op", ".", "getOperand", "(", "", ")", ",", "MachinePointerInfo", "(", "SV", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75872, "Length": 52, "Cover_Rate": 0.4094488188976378} {"Template_token": ["", "static", "SDValue", "LowerVASTART", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";"], "ground_truth": ["const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75873, "Length": 97, "Cover_Rate": 0.7637795275590551} {"Template_token": ["", "EVT", "VT", "=", "Op0", ".", "getValueType", "(", ")", ";", "EVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumActiveLanes", "=", "NumElts", ";", "assert", "(", "(", "NumActiveLanes", "==", "", "||", "NumActiveLanes", "==", "", "||", "NumActiveLanes", "==", "", "||", "NumActiveLanes", "==", "", ")", "&&", "", ")", ";", "while", "(", "NumActiveLanes", ">", "", ")", "{", "unsigned", "RevOpcode", "=", "NumActiveLanes", "==", "", "?", "", ":", "", ";", "SDValue", "Rev", "=", "DAG", ".", "getNode", "(", "RevOpcode", ",", "dl", ",", "VT", ",", "Op0", ")", ";", "Op0", "=", "DAG", ".", "getNode", "(", "BaseOpcode", ",", "dl", ",", "VT", ",", "Op0", ",", "Rev", ")", ";", "NumActiveLanes", "/=", "", ";", "}", "SDValue", "Res", ";", "if", "(", "NumActiveLanes", "==", "", ")", "{", "SDValue", "Ext0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "", "*", "NumElts", "/", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Ext1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "", "*", "NumElts", "/", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Ext2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "", "*", "NumElts", "/", "", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["SDValue", "Ext3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "", "*", "NumElts", "/", "", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVecReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75874, "Length": 245, "Cover_Rate": 0.3858267716535433} {"Template_token": ["", "static", "SDValue", "LowerVecReduceF", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "ST", ")", "{"], "ground_truth": ["if", "(", "!", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVecReduceF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75875, "Length": 31, "Cover_Rate": 0.7380952380952381} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["return", "LowerVecReduce", "(", "Op", ",", "DAG", ",", "ST", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVecReduceF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75876, "Length": 24, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "static", "SDValue", "LowerVectorExtend", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "ToVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "ToVT", "!=", "", "&&", "ToVT", "!=", "", "&&", "ToVT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "FromVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "FromVT", "!=", "", "&&", "FromVT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "ExtVT", "=", "ToVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["if", "(", "ToVT", ".", "getScalarType", "(", ")", "==", "", "&&", "FromVT", ".", "getScalarType", "(", ")", "==", "", ")", "ExtVT", "=", "", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVectorExtend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75877, "Length": 138, "Cover_Rate": 0.4709897610921502} {"Template_token": ["", "static", "SDValue", "LowerVectorFP_TO_INT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", ")", "{", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "Op", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "const", "bool", "HasFullFP16", "=", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ".", "hasFullFP16", "(", ")", ";", "EVT", "NewTy", ";", "const", "EVT", "OpTy", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "if", "(", "OpTy", "==", "", ")", "NewTy", "=", "", ";", "else", "if", "(", "OpTy", "==", "", "&&", "HasFullFP16", ")", "NewTy", "=", "", ";", "else", "if", "(", "OpTy", "==", "", "&&", "HasFullFP16", ")", "NewTy", "=", "", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVectorFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75878, "Length": 159, "Cover_Rate": 0.6570247933884298} {"Template_token": ["", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "Op", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "const", "bool", "HasFullFP16", "=", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ".", "hasFullFP16", "(", ")", ";", "EVT", "NewTy", ";", "const", "EVT", "OpTy", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";"], "ground_truth": ["if", "(", "OpTy", "==", "", ")", "NewTy", "=", "", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVectorFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75879, "Length": 85, "Cover_Rate": 0.3512396694214876} {"Template_token": ["", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", ")", "{", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "Op", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "assert", "(", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "||", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "&&", "", ")", ";", "const", "bool", "HasFullFP16", "=", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ".", "hasFullFP16", "(", ")", ";", "EVT", "DestVecType", ";", "if", "(", "VT", "==", "", ")", "DestVecType", "=", "", ";", "else", "if", "(", "VT", "==", "", "&&", "HasFullFP16", ")", "DestVecType", "=", "", ";", "else", "if", "(", "VT", "==", "", "&&", "HasFullFP16", ")", "DestVecType", "=", "", ";", "else", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "unsigned", "CastOpc", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "CastOpc", "=", "", ";", "Opc", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering (2)5", "Func": "LowerVectorINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75880, "Length": 191, "Cover_Rate": 0.6452702702702703} {"Template_token": ["", "if", "(", "IsScalarToVector", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ".", "getOperand", "(", "", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "DAG", ".", "getConstant", "(", "Lane", ",", "dl", ",", "", ")", ")", ";", "}", "bool", "ReverseVEXT", "=", "false", ";", "unsigned", "Imm", "=", "", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "isVEXTMask", "(", "ShuffleMask", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", ")", "{", "if", "(", "ReverseVEXT", ")", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "dl", ",", "", ")", ")", ";", "}", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "V2", "->", "isUndef", "(", ")", "&&", "isSingletonVEXTMask", "(", "ShuffleMask", ",", "VT", ",", "Imm", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "V1", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "dl", ",", "", ")", ")", ";", "}", "unsigned", "WhichResult", "=", "", ";", "bool", "isV_UNDEF", "=", "false", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "unsigned", "ShuffleOpc", "=", "isNEONTwoResultShuffleMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", "{", "if", "(", "isV_UNDEF", ")", "V2", "=", "V1", ";", "return", "DAG", ".", "getNode", "(", "ShuffleOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "}", "}", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "if", "(", "isVMOVNMask", "(", "ShuffleMask", ",", "VT", ",", "false", ",", "false", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V2", ",", "V1", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "if", "(", "isVMOVNMask", "(", "ShuffleMask", ",", "VT", ",", "true", ",", "false", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "if", "(", "isVMOVNMask", "(", "ShuffleMask", ",", "VT", ",", "true", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "V1", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75881, "Length": 452, "Cover_Rate": 0.3011325782811459} {"Template_token": ["", "if", "(", "ShuffleMask", "[", "Start", "+", "i", "]", ">=", "", ")", "{", "if", "(", "ShuffleMask", "[", "Start", "+", "i", "]", "%", "Length", "!=", "i", ")", "return", "-", "", ";", "MovIdx", "=", "ShuffleMask", "[", "Start", "+", "i", "]", "/", "Length", ";", "break", ";", "}", "}", "if", "(", "MovIdx", "==", "-", "", ")", "return", "-", "", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "Length", ";", "i", "++", ")", "{", "if", "(", "ShuffleMask", "[", "Start", "+", "i", "]", ">=", "", "&&", "(", "ShuffleMask", "[", "Start", "+", "i", "]", "/", "Length", "!=", "MovIdx", "||", "ShuffleMask", "[", "Start", "+", "i", "]", "%", "Length", "!=", "i", ")", ")", "return", "-", "", ";", "}", "return", "MovIdx", ";", "}", ";", "for", "(", "int", "Part", "=", "", ";", "Part", "<", "", ";", "++", "Part", ")", "{", "int", "Elt", "=", "getMovIdx", "(", "ShuffleMask", ",", "Part", "*", "QuarterSize", ",", "QuarterSize", ")", ";", "if", "(", "Elt", "!=", "-", "", ")", "{", "SDValue", "Input", "=", "Op", "->", "getOperand", "(", "", ")", ";", "if", "(", "Elt", ">=", "", ")", "{", "Input", "=", "Op", "->", "getOperand", "(", "", ")", ";", "Elt", "-=", "", ";", "}", "SDValue", "BitCast", "=", "DAG", ".", "getBitcast", "(", "", ",", "Input", ")", ";", "Parts", "[", "Part", "]", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "BitCast", ",", "DAG", ".", "getConstant", "(", "Elt", ",", "dl", ",", "", ")", ")", ";", "}", "}", "if", "(", "!", "Parts", "[", "", "]", "&&", "!", "Parts", "[", "", "]", "&&", "!", "Parts", "[", "", "]", "&&", "!", "Parts", "[", "", "]", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Parts", "[", "", "]", "||", "!", "Parts", "[", "", "]", "||", "!", "Parts", "[", "", "]", "||", "!", "Parts", "[", "", "]", ")", "{", "SmallVector", "<", "int", ",", "", ">", "NewShuffleMask", ";", "for", "(", "int", "Part", "=", "", ";", "Part", "<", "", ";", "++", "Part", ")", "for", "(", "int", "i", "=", "", ";", "i", "<", "QuarterSize", ";", "i", "++", ")", "NewShuffleMask", ".", "push_back", "(", "Parts", "[", "Part", "]", "?", "-", "", ":", "ShuffleMask", "[", "Part", "*", "QuarterSize", "+", "i", "]", ")", ";", "SDValue", "NewShuffle", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Op", "->", "getOperand", "(", "", ")", ",", "Op", "->", "getOperand", "(", "", ")", ",", "NewShuffleMask", ")", ";", "SDValue", "BitCast", "=", "DAG", ".", "getBitcast", "(", "", ",", "NewShuffle", ")", ";", "for", "(", "int", "Part", "=", "", ";", "Part", "<", "", ";", "++", "Part", ")", "if", "(", "!", "Parts", "[", "Part", "]", ")", "Parts", "[", "Part", "]", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "BitCast", ",", "DAG", ".", "getConstant", "(", "Part", ",", "dl", ",", "", ")", ")", ";", "}"], "ground_truth": ["SDValue", "NewVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Parts", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVECTOR_SHUFFLEUsingMovs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75882, "Length": 450, "Cover_Rate": 0.7305194805194806} {"Template_token": ["", "SDValue", "V2", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "VTBLMask", ";", "for", "(", "ArrayRef", "<", "int", ">", "::", "iterator", "I", "=", "ShuffleMask", ".", "begin", "(", ")", ",", "E", "=", "ShuffleMask", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "VTBLMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "*", "I", ",", "DL", ",", "", ")", ")", ";", "if", "(", "V2", ".", "getNode", "(", ")", "->", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "VTBLMask", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "V2", ",", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "VTBLMask", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVECTOR_SHUFFLEv8i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75883, "Length": 136, "Cover_Rate": 0.7597765363128491} {"Template_token": ["", "for", "(", "ArrayRef", "<", "int", ">", "::", "iterator", "I", "=", "ShuffleMask", ".", "begin", "(", ")", ",", "E", "=", "ShuffleMask", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "VTBLMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "*", "I", ",", "DL", ",", "", ")", ")", ";", "if", "(", "V2", ".", "getNode", "(", ")", "->", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "VTBLMask", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "V2", ",", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "VTBLMask", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVECTOR_SHUFFLEv8i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75884, "Length": 112, "Cover_Rate": 0.6256983240223464} {"Template_token": ["", "ShuffleVectorSDNode", "*", "SVN", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "ArrayRef", "<", "int", ">", "ShuffleMask", "=", "SVN", "->", "getMask", "(", ")", ";", "assert", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "", ")", ";", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "isReverseMask", "(", "ShuffleMask", ",", "VT", ")", ")", "{", "SDValue", "cast", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "V1", ")", ";", "SDValue", "rbit", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "cast", ")", ";", "SDValue", "srl", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "rbit", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "srl", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerVECTOR_SHUFFLE_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75885, "Length": 139, "Cover_Rate": 0.5366795366795367} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "ShuffleVectorSDNode", "*", "SVN", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "ArrayRef", "<", "int", ">", "ShuffleMask", "=", "SVN", "->", "getMask", "(", ")", ";", "assert", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "", ")", ";", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "isReverseMask", "(", "ShuffleMask", ",", "VT", ")", ")", "{", "SDValue", "cast", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "V1", ")", ";"], "ground_truth": ["SDValue", "rbit", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "cast", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVECTOR_SHUFFLE_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75886, "Length": 106, "Cover_Rate": 0.4092664092664093} {"Template_token": ["", "if", "(", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "{", "Opc", "=", "", ";", "break", ";", "}", "else", "{", "Invert", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Invert", "=", "true", ";", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Invert", "=", "true", ";", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Invert", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "{", "SDValue", "TmpOp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "Op1", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "TmpOp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "if", "(", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "VT", ")", ";", "return", "Result", ";", "}", "case", "", ":", "Invert", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "{", "SDValue", "TmpOp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "Op1", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "TmpOp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "if", "(", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "VT", ")", ";", "return", "Result", ";", "}", "}", "}", "else", "{", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "Opc", "=", "", ";", "break", ";", "}", "else", "{", "Invert", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVSETCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75888, "Length": 465, "Cover_Rate": 0.3276955602536998} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "const", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "const", "auto", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "const", "char", "*", "Name", "=", "nullptr", ";", "if", "(", "Signed", ")", "Name", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "else", "Name", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "ES", "=", "DAG", ".", "getExternalSymbol", "(", "Name", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "for", "(", "auto", "AI", ":", "{", "", ",", "", "}", ")", "{", "ArgListEntry", "Arg", ";", "Arg", ".", "Node", "=", "Op", ".", "getOperand", "(", "AI", ")", ";", "Arg", ".", "Ty", "=", "Arg", ".", "Node", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Arg", ")", ";", "}", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "_AAPCS_VFP", ",", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "ES", ",", "std", "::", "move", "(", "Args", ")", ")", ";"], "ground_truth": ["return", "LowerCallTo", "(", "CLI", ")", ".", "first", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerWindowsDIVLibCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75889, "Length": 220, "Cover_Rate": 0.88} {"Template_token": ["", "const", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "const", "auto", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "const", "char", "*", "Name", "=", "nullptr", ";", "if", "(", "Signed", ")", "Name", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "else", "Name", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "ES", "=", "DAG", ".", "getExternalSymbol", "(", "Name", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "for", "(", "auto", "AI", ":", "{", "", ",", "", "}", ")", "{", "ArgListEntry", "Arg", ";", "Arg", ".", "Node", "=", "Op", ".", "getOperand", "(", "AI", ")", ";", "Arg", ".", "Ty", "=", "Arg", ".", "Node", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Arg", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerWindowsDIVLibCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75890, "Length": 136, "Cover_Rate": 0.544} {"Template_token": ["", "if", "(", "ConstraintVT", ".", "isVector", "(", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "ConstraintVT", ".", "getSizeInBits", "(", ")", "==", "", "||", "ConstraintVT", ".", "getSizeInBits", "(", ")", "==", "", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerXConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75891, "Length": 38, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "if", "(", "ConstraintVT", ".", "isVector", "(", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "ConstraintVT", ".", "getSizeInBits", "(", ")", "==", "", "||", "ConstraintVT", ".", "getSizeInBits", "(", ")", "==", "", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerXConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75892, "Length": 38, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "int", "FI", "=", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "VR", "=", "cast", "<", "RegisterSDNode", ">", "(", "Arg", ".", "getOperand", "(", "", ")", ")", "->", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "VR", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "VR", ")", ";", "if", "(", "!", "Def", ")", "return", "false", ";", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "!", "TII", "->", "isLoadFromStackSlot", "(", "*", "Def", ",", "FI", ")", ")", "return", "false", ";", "}", "else", "{", "return", "false", ";", "}"], "ground_truth": ["}", "else", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Arg", ")", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "MatchingStackOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75893, "Length": 127, "Cover_Rate": 0.46691176470588236} {"Template_token": ["", "bool", "TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75894, "Length": 36, "Cover_Rate": 0.9} {"Template_token": ["", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", "(", "LocVT", ".", "getSizeInBits", "(", ")", ")", ",", "Val", ")", ";", "}", "else", "{", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", "(", "ValVT", ".", "getSizeInBits", "(", ")", ")", ",", "Val", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", "(", "LocVT", ".", "getSizeInBits", "(", ")", ")", ",", "Val", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "LocVT", ",", "Val", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "MoveFromHPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75895, "Length": 84, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ValVT", ",", "Val", ")", ";", "}", "else", "{", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", "(", "ValVT", ".", "getSizeInBits", "(", ")", ")", ",", "Val", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ValVT", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "MoveToHPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75896, "Length": 56, "Cover_Rate": 0.4375} {"Template_token": ["", "if", "(", "NextVA", ".", "isRegLoc", "(", ")", ")", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "", "-", "id", ")", ")", ")", ";", "else", "{", "assert", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "!", "StackPtr", ".", "getNode", "(", ")", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";"], "ground_truth": ["SDValue", "DstAddr", ";"], "File": "ARMISelLowering (2)5", "Func": "PassF64ArgInRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75897, "Length": 78, "Cover_Rate": 0.308300395256917} {"Template_token": ["", "static", "SDValue", "PerformABSCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "SDValue", "res", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "isOperationLegal", "(", "N", "->", "getOpcode", "(", ")", ",", "N", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "TLI", ".", "expandABS", "(", "N", ",", "res", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "return", "res", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformABSCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75898, "Length": 90, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "TLI", ".", "isOperationLegal", "(", "N", "->", "getOpcode", "(", ")", ",", "N", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "!", "TLI", ".", "expandABS", "(", "N", ",", "res", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformABSCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75899, "Length": 44, "Cover_Rate": 0.4888888888888889} {"Template_token": ["", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75900, "Length": 37, "Cover_Rate": 0.33035714285714285} {"Template_token": ["", "if", "(", "SDValue", "Result", "=", "PerformADDVecReduce", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformADDCombineWithOperands", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "return", "PerformADDCombineWithOperands", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ",", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75901, "Length": 55, "Cover_Rate": 0.49107142857142855} {"Template_token": ["", "if", "(", "SDValue", "Result", "=", "AddCombineToVPADD", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "ground_truth": ["if", "(", "SDValue", "Result", "=", "AddCombineVUZPToVPADDL", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformADDCombineWithOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75902, "Length": 42, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "imm", "<", "", "&&", "imm", ">", "std", "::", "numeric_limits", "<", "int", ">", "::", "min", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "-", "imm", ",", "DL", ",", "", ")", ";", "unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "RHS", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformAddcSubcCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75903, "Length": 82, "Cover_Rate": 0.30036630036630035} {"Template_token": ["", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "{", "int32_t", "imm", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "imm", "<", "", "&&", "imm", ">", "std", "::", "numeric_limits", "<", "int", ">", "::", "min", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "-", "imm", ",", "DL", ",", "", ")", ";", "unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "RHS", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformAddcSubcCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75904, "Length": 119, "Cover_Rate": 0.4358974358974359} {"Template_token": ["", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["return", "AddCombineTo64bitUMAAL", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformADDECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75905, "Length": 23, "Cover_Rate": 0.3709677419354839} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "PerformAddeSubeCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";"], "ground_truth": ["if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformADDECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75906, "Length": 31, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "{", "int64_t", "imm", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "imm", "<", "", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "~", "imm", ",", "DL", ",", "", ")", ";", "unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "RHS", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "}", "}", "}", "else", "if", "(", "N", "->", "getOperand", "(", "", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["return", "AddCombineTo64bitMLAL", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformAddeSubeCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75907, "Length": 130, "Cover_Rate": 0.6701030927835051} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "S", ",", "E", "=", "VecRed", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "I", "++", ")", "Ops", ".", "push_back", "(", "VecRed", "->", "getOperand", "(", "I", ")", ")", ";", "SDValue", "Red", "=", "DAG", ".", "getNode", "(", "OpcodeA", ",", "dl", ",", "DAG", ".", "getVTList", "(", "{", "", ",", "", "}", ")", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Red", ",", "SDValue", "(", "Red", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "}", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformADDVecReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75908, "Length": 395, "Cover_Rate": 0.4817073170731707} {"Template_token": ["", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isVMOVModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}"], "ground_truth": ["if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "CombineANDShift", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75909, "Length": 171, "Cover_Rate": 0.49854227405247814} {"Template_token": ["", "static", "SDValue", "PerformANDCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "BuildVectorSDNode", "*", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", "||", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isVMOVModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}"], "ground_truth": ["if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "CombineANDShift", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75910, "Length": 325, "Cover_Rate": 0.9475218658892128} {"Template_token": ["", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "NumElts", ";", "++", "Idx", ")", "{", "SDValue", "V", "=", "N", "->", "getOperand", "(", "Idx", ")", ";", "if", "(", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "", "&&", "V", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "V", "=", "V", ".", "getOperand", "(", "", ")", ";", "else", "{", "V", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "V", ")", ",", "", ",", "V", ")", ";", "DCI", ".", "AddToWorklist", "(", "V", ".", "getNode", "(", ")", ")", ";", "}", "SDValue", "LaneIdx", "=", "DAG", ".", "getConstant", "(", "Idx", ",", "dl", ",", "", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "Vec", ",", "V", ",", "LaneIdx", ")", ";", "}", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vec", ")", ";"], "ground_truth": ["DCI", ".", "AddToWorklist", "(", "Vec", ".", "getNode", "(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformARMBUILD_VECTORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75911, "Length": 159, "Cover_Rate": 0.34120171673819744} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "{", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getScalarSizeInBits", "(", ")", "==", "DstVT", ".", "getScalarSizeInBits", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "DstVT", ",", "Src", ".", "getOperand", "(", "", ")", ")", ";", "}", "while", "(", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "Src", "=", "Src", ".", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "(", "Src", ".", "getOpcode", "(", ")", "==", "", "||", "Src", ".", "getOpcode", "(", ")", "==", "", "||", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "SrcVT", ".", "getScalarSizeInBits", "(", ")", "<=", "DstVT", ".", "getScalarSizeInBits", "(", ")", "&&", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "DstVT", ",", "Src", ")", ";", "if", "(", "SDValue", "R", "=", "PerformExtractEltToVMOVRRD", "(", "N", ",", "DCI", ")", ")", "return", "R", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformBITCASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75912, "Length": 207, "Cover_Rate": 0.8589211618257261} {"Template_token": ["", "auto", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "(", "LHS00C", "&&", "LHS00C", "->", "getZExtValue", "(", ")", "==", "", ")", "&&", "(", "LHS01C", "&&", "LHS01C", "->", "getZExtValue", "(", ")", "==", "", ")", "&&", "(", "LHS1C", "&&", "LHS1C", "->", "getZExtValue", "(", ")", "==", "", ")", "&&", "(", "RHSC", "&&", "RHSC", "->", "getZExtValue", "(", ")", "==", "", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Chain", ",", "BB", ",", "LHS", "->", "getOperand", "(", "", ")", "->", "getOperand", "(", "", ")", ",", "LHS", "->", "getOperand", "(", "", ")", "->", "getOperand", "(", "", ")", ",", "LHS", "->", "getOperand", "(", "", ")", "->", "getOperand", "(", "", ")", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformBRCONDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75913, "Length": 123, "Cover_Rate": 0.335149863760218} {"Template_token": ["", "static", "SDValue", "PerformBUILD_VECTORCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "N", "->", "getNumOperands", "(", ")", "==", "", ")", "if", "(", "SDValue", "RV", "=", "PerformVMOVDRRCombine", "(", "N", ",", "DAG", ")", ")", "return", "RV", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "!=", "", "||", "!", "hasNormalLoadOperand", "(", "N", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "i", ")", ")", ";", "Ops", ".", "push_back", "(", "V", ")", ";", "DCI", ".", "AddToWorklist", "(", "V", ".", "getNode", "(", ")", ")", ";", "}", "EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "SDValue", "BV", "=", "DAG", ".", "getBuildVector", "(", "FloatVT", ",", "dl", ",", "Ops", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "BV", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformBUILD_VECTORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75914, "Length": 209, "Cover_Rate": 0.95} {"Template_token": ["", "assert", "(", "CmpZ", "->", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "And", "=", "CmpZ", "->", "getOperand", "(", "", ")", ";", "if", "(", "And", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "const", "APInt", "*", "AndC", "=", "isPowerOf2Constant", "(", "And", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "AndC", ")", "return", "SDValue", "(", ")", ";", "SDValue", "X", "=", "And", "->", "getOperand", "(", "", ")", ";", "if", "(", "CC", "==", "", ")", "{", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "}", "else", "{", "assert", "(", "CC", "==", "", "&&", "", ")", ";", "}", "if", "(", "Op1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "OrC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "OrC", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Y", "=", "Op1", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op0", "!=", "Y", ")", "return", "SDValue", "(", ")", ";", "APInt", "OrCI", "=", "OrC", "->", "getAPIntValue", "(", ")", ";", "unsigned", "Heuristic", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "if", "(", "OrCI", ".", "countPopulation", "(", ")", ">", "Heuristic", ")", "return", "SDValue", "(", ")", ";", "KnownBits", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Y", ")", ";", "if", "(", "(", "OrCI", "&", "Known", ".", "Zero", ")", "!=", "OrCI", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V", "=", "Y", ";", "SDLoc", "dl", "(", "X", ")", ";", "EVT", "VT", "=", "X", ".", "getValueType", "(", ")", ";", "unsigned", "BitInX", "=", "AndC", "->", "logBase2", "(", ")", ";", "if", "(", "BitInX", "!=", "", ")", "{"], "ground_truth": ["X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ",", "DAG", ".", "getConstant", "(", "BitInX", ",", "dl", ",", "VT", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformCMOVToBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75917, "Length": 289, "Cover_Rate": 0.598343685300207} {"Template_token": ["", "static", "SDValue", "PerformExtendCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "ST", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "(", "ST", "->", "hasNEON", "(", ")", "||", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "&&", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "Lane", "=", "N0", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "EVT", "EltVT", "=", "N0", ".", "getValueType", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "VT", "==", "", "&&", "(", "EltVT", "==", "", "||", "EltVT", "==", "", ")", "&&", "TLI", ".", "isTypeLegal", "(", "Vec", ".", "getValueType", "(", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Lane", ")", ")", "{", "unsigned", "Opc", "=", "", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering (2)5", "Func": "PerformExtendCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75919, "Length": 163, "Cover_Rate": 0.652} {"Template_token": ["", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "(", "ST", "->", "hasNEON", "(", ")", "||", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "&&", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "Lane", "=", "N0", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "EVT", "EltVT", "=", "N0", ".", "getValueType", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "VT", "==", "", "&&", "(", "EltVT", "==", "", "||", "EltVT", "==", "", ")", "&&", "TLI", ".", "isTypeLegal", "(", "Vec", ".", "getValueType", "(", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Lane", ")", ")", "{", "unsigned", "Opc", "=", "", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformExtendCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75920, "Length": 164, "Cover_Rate": 0.656} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "Op0", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "X", "=", "Op0", "->", "getOperand", "(", "", ")", ";", "if", "(", "VT", "==", "", "&&", "X", ".", "getValueType", "(", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ")", ";", "if", "(", "VT", "==", "", "&&", "X", ".", "getValueType", "(", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ")", ";", "if", "(", "VT", "==", "", "&&", "X", ".", "getValueType", "(", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ")", ";", "while", "(", "X", ".", "getValueType", "(", ")", "!=", "VT", "&&", "X", "->", "getOpcode", "(", ")", "==", "", ")", "X", "=", "X", "->", "getOperand", "(", "", ")", ";", "if", "(", "X", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "X", ";", "}"], "ground_truth": ["if", "(", "Op0", "->", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "&&", "N", "->", "getConstantOperandVal", "(", "", ")", "<", "Op0", ".", "getNumOperands", "(", ")", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "PerformExtractEltCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75921, "Length": 205, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "while", "(", "X", ".", "getValueType", "(", ")", "!=", "VT", "&&", "X", "->", "getOpcode", "(", ")", "==", "", ")", "X", "=", "X", "->", "getOperand", "(", "", ")", ";", "if", "(", "X", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "X", ";", "}", "if", "(", "Op0", "->", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "&&", "N", "->", "getConstantOperandVal", "(", "", ")", "<", "Op0", ".", "getNumOperands", "(", ")", ")", "{", "return", "Op0", ".", "getOperand", "(", "N", "->", "getConstantOperandVal", "(", "", ")", ")", ";", "}", "if", "(", "Op0", ".", "getValueType", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "BV", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "unsigned", "Offset", "=", "N", "->", "getConstantOperandVal", "(", "", ")", ";", "SDValue", "MOV", "=", "BV", ".", "getOperand", "(", "Offset", "<", "", "?", "", ":", "", ")", ";", "if", "(", "MOV", ".", "getOpcode", "(", ")", "==", "", ")", "return", "MOV", ".", "getOperand", "(", "ST", "->", "isLittle", "(", ")", "?", "Offset", "%", "", ":", "", "-", "Offset", "%", "", ")", ";", "}", "if", "(", "SDValue", "R", "=", "PerformExtractEltToVMOVRRD", "(", "N", ",", "DCI", ")", ")", "return", "R", ";", "if", "(", "Op0", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Idx", "=", "N", "->", "getConstantOperandVal", "(", "", ")", ";", "unsigned", "Vec", "=", "Idx", "/", "Op0", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "SubIdx", "=", "Idx", "%", "Op0", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op0", ".", "getOperand", "(", "Vec", ")", ",", "DCI", ".", "DAG", ".", "getConstant", "(", "SubIdx", ",", "dl", ",", "", ")", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformExtractEltCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75922, "Length": 335, "Cover_Rate": 0.6285178236397748} {"Template_token": ["", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "!", "DCI", ".", "isAfterLegalizeDAG", "(", ")", "||", "VT", "!=", "", "||", "!", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ext", "=", "SDValue", "(", "N", ",", "", ")", ";", "if", "(", "Ext", ".", "getOpcode", "(", ")", "==", "", "&&", "Ext", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "Ext", "=", "Ext", ".", "getOperand", "(", "", ")", ";", "if", "(", "Ext", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Ext", ".", "getOperand", "(", "", ")", ")", "||", "Ext", ".", "getConstantOperandVal", "(", "", ")", "%", "", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Ext", "->", "use_size", "(", ")", "==", "", "&&", "(", "Ext", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", "||", "Ext", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "Ext", ".", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "Op0", ".", "getValueType", "(", ")", ";", "unsigned", "ResNo", "=", "Op0", ".", "getResNo", "(", ")", ";", "unsigned", "Lane", "=", "Ext", ".", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "VecVT", ".", "getVectorNumElements", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "auto", "OtherIt", "=", "find_if", "(", "Op0", "->", "uses", "(", ")", ",", "[", "&", "]", "(", "SDNode", "*", "V", ")", "{"], "ground_truth": ["return", "V", "->", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "V", "->", "getOperand", "(", "", ")", ")", "&&", "V", "->", "getConstantOperandVal", "(", "", ")", "==", "Lane", "+", "", "&&", "V", "->", "getOperand", "(", "", ")", ".", "getResNo", "(", ")", "==", "ResNo", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformExtractEltToVMOVRRD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75923, "Length": 280, "Cover_Rate": 0.5194805194805194} {"Template_token": ["", "if", "(", "!", "GetLane", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "Ch", "=", "St", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "St", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "St", "->", "getAAInfo", "(", ")", ";"], "ground_truth": ["EVT", "NewToVT", "=", "EVT", "::", "getIntegerVT", "(", "C", ",", "VT", ".", "getSizeInBits", "(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformExtractFpToIntStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75924, "Length": 94, "Cover_Rate": 0.3671875} {"Template_token": ["", "EVT", "SubVT", "=", "SubVec", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VecVT", ".", "isFixedLengthVector", "(", ")", "||", "!", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VecVT", ")", "||", "!", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "SubVT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IdxVal", "==", "", "&&", "Vec", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NumSubElts", "=", "SubVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "(", "SubVT", ".", "getSizeInBits", "(", ")", "*", "", ")", "!=", "VecVT", ".", "getSizeInBits", "(", ")", "||", "(", "IdxVal", "!=", "", "&&", "IdxVal", "!=", "NumSubElts", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Lo", ",", "Hi", ";"], "ground_truth": ["if", "(", "IdxVal", "==", "", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "PerformInsertSubvectorCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75928, "Length": 128, "Cover_Rate": 0.46545454545454545} {"Template_token": ["", "static", "SDValue", "PerformLOADCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "", "(", "N", ")", "&&", "VT", ".", "isVector", "(", ")", "&&", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "CombineBaseUpdate", "(", "N", ",", "DCI", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformLOADCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75929, "Length": 76, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "return", "SDValue", "(", ")", ";", "}", "if", "(", "ShiftAmt", ">=", "-", "", "&&", "ShiftAmt", "<", "", ")", "{", "unsigned", "NewOpcode", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "NewOpcode", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "-", "ShiftAmt", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["DAG", ".", "ReplaceAllUsesWith", "(", "N", ",", "NewShift", ".", "getNode", "(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformLongShiftCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75930, "Length": 80, "Cover_Rate": 0.39603960396039606} {"Template_token": ["", "if", "(", "Min", "->", "getOpcode", "(", ")", "!=", "", ")", "std", "::", "swap", "(", "Min", ",", "Max", ")", ";", "if", "(", "Min", "->", "getOpcode", "(", ")", "!=", "", "||", "Max", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "APInt", "SaturateC", ";", "if", "(", "VT", "==", "", ")", "SaturateC", "=", "APInt", "(", "", ",", "(", "", "<<", "", ")", "-", "", ",", "true", ")", ";", "else", "SaturateC", "=", "APInt", "(", "", ",", "(", "", "<<", "", ")", "-", "", ",", "true", ")", ";", "APInt", "MinC", ",", "MaxC", ";", "if", "(", "!", "", "(", "Min", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "MinC", ")", "||", "MinC", "!=", "SaturateC", ")", "return", "false", ";", "if", "(", "!", "", "(", "Max", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "MaxC", ")", "||", "MaxC", "!=", "~", "SaturateC", ")", "return", "false", ";", "return", "true", ";", "}", ";", "if", "(", "IsSignedSaturate", "(", "N", ",", "N0", ".", "getNode", "(", ")", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "MVT", "ExtVT", ",", "HalfVT", ";", "if", "(", "VT", "==", "", ")", "{", "HalfVT", "=", "", ";", "ExtVT", "=", "", ";", "}", "else", "{", "HalfVT", "=", "", ";", "ExtVT", "=", "", ";", "}", "SDValue", "VQMOVN", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "DAG", ".", "getUNDEF", "(", "HalfVT", ")", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Bitcast", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "VQMOVN", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Bitcast", ",", "DAG", ".", "getValueType", "(", "ExtVT", ")", ")", ";", "}", "auto", "IsUnsignedSaturate", "=", "[", "&", "]", "(", "SDNode", "*", "Min", ")", "{"], "ground_truth": ["if", "(", "Min", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformMinMaxCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75931, "Length": 301, "Cover_Rate": 0.45606060606060606} {"Template_token": ["", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmt", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "+", "", ")", ",", "DL", ",", "", ")", ")", ",", "V", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "else", "{", "uint64_t", "MulAmtAbs", "=", "-", "MulAmt", ";", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "+", "", ")", ",", "DL", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "-", "", ")", ",", "DL", ",", "", ")", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Res", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "if", "(", "ShiftAmt", "!=", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftAmt", ",", "DL", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75932, "Length": 264, "Cover_Rate": 0.46397188049209137} {"Template_token": ["", "if", "(", "VT", ".", "is64BitVector", "(", ")", "||", "VT", ".", "is128BitVector", "(", ")", ")", "return", "PerformVMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "int64_t", "MulAmt", "=", "C", "->", "getSExtValue", "(", ")", ";", "unsigned", "ShiftAmt", "=", "countTrailingZeros", "<", "uint64_t", ">", "(", "MulAmt", ")", ";", "ShiftAmt", "=", "ShiftAmt", "&", "(", "", "-", "", ")", ";", "SDValue", "V", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Res", ";", "MulAmt", ">>=", "ShiftAmt", ";", "if", "(", "MulAmt", ">=", "", ")", "{", "if", "(", "isPowerOf2_32", "(", "MulAmt", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "-", "", ")", ",", "DL", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmt", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "+", "", ")", ",", "DL", ",", "", ")", ")", ",", "V", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "else", "{", "uint64_t", "MulAmtAbs", "=", "-", "MulAmt", ";", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "+", "", ")", ",", "DL", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "-", "", ")", ",", "DL", ",", "", ")", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Res", ")", ";"], "ground_truth": ["}", "else", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75933, "Length": 391, "Cover_Rate": 0.687170474516696} {"Template_token": ["", "SmallVector", "<", "int", ",", "", ">", "Mask", "(", "S0", "->", "getMask", "(", ")", ".", "begin", "(", ")", ",", "S0", "->", "getMask", "(", ")", ".", "end", "(", ")", ")", ";", "Mask", ".", "append", "(", "S1", "->", "getMask", "(", ")", ".", "begin", "(", ")", ",", "S1", "->", "getMask", "(", ")", ".", "end", "(", ")", ")", ";", "if", "(", "isVMOVNTruncMask", "(", "Mask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "S0", "->", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "S0", "->", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "if", "(", "isVMOVNTruncMask", "(", "Mask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "S0", "->", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "S0", "->", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "}", "if", "(", "all_of", "(", "N", "->", "ops", "(", ")", ",", "[", "]", "(", "SDValue", "Op", ")", "{", "return", "Op", ".", "getOpcode", "(", ")", "==", "", "||", "Op", ".", "getOpcode", "(", ")", "==", "", "||", "(", "Op", ".", "getOpcode", "(", ")", "==", "", "&&", "Op", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ";", "}", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Extracts", ";", "for", "(", "unsigned", "Op", "=", "", ";", "Op", "<", "N", "->", "getNumOperands", "(", ")", ";", "Op", "++", ")", "{", "SDValue", "O", "=", "N", "->", "getOperand", "(", "Op", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "O", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "i", "++", ")", "{", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "O", ",", "DAG", ".", "getConstant", "(", "i", ",", "DL", ",", "", ")", ")", ";", "Extracts", ".", "push_back", "(", "Ext", ")", ";", "}", "}", "return", "DAG", ".", "getBuildVector", "(", "VT", ",", "DL", ",", "Extracts", ")", ";", "}", "if", "(", "!", "DCI", ".", "isAfterLegalizeDAG", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "CreateStackTemporary", "(", "TypeSize", "::", "Fixed", "(", "", ")", ",", "Align", "(", "", ")", ")", ";", "int", "SPFI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "StackPtr", ".", "getNode", "(", ")", ")", "->", "getIndex", "(", ")", ";"], "ground_truth": ["int", "NumIns", "=", "N", "->", "getNumOperands", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformMVETruncCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75935, "Length": 428, "Cover_Rate": 0.43232323232323233} {"Template_token": ["", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "", ")", "==", "Addr", "?", "", ":", "", ")", ";", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "CInc", "||", "CInc", "->", "getZExtValue", "(", ")", "!=", "NumBytes", ")", "continue", ";", "EVT", "Tys", "[", "", "]", ";", "unsigned", "NumResultVecs", "=", "(", "isLoadOp", "?", "NumVecs", ":", "", ")", ";", "unsigned", "n", ";", "for", "(", "n", "=", "", ";", "n", "<", "NumResultVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "VecTy", ";", "Tys", "[", "n", "++", "]", "=", "", ";", "Tys", "[", "n", "]", "=", "", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "makeArrayRef", "(", "Tys", ",", "NumResultVecs", "+", "", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Inc", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "N", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "SDValue", "UpdN", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "dl", ",", "SDTys", ",", "Ops", ",", "VecTy", ",", "MemN", "->", "getMemOperand", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "NewResults", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumResultVecs", ";", "++", "i", ")", "NewResults", ".", "push_back", "(", "SDValue", "(", "UpdN", ".", "getNode", "(", ")", ",", "i", ")", ")", ";", "NewResults", ".", "push_back", "(", "SDValue", "(", "UpdN", ".", "getNode", "(", ")", ",", "NumResultVecs", "+", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "NewResults", ")", ";", "DCI", ".", "CombineTo", "(", "User", ",", "SDValue", "(", "UpdN", ".", "getNode", "(", ")", ",", "NumResultVecs", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformMVEVLDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75936, "Length": 316, "Cover_Rate": 0.41415465268676277} {"Template_token": ["", "SDValue", "Mask", "=", "And", "->", "getOperand", "(", "", ")", ";", "if", "(", "Mask", "->", "getOpcode", "(", ")", "==", "", ")", "Mask", "=", "Mask", "->", "getOperand", "(", "", ")", ";", "if", "(", "Mask", "->", "getOpcode", "(", ")", "!=", "", "||", "Mask", ".", "getValueType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isAllOnesConstant", "(", "Mask", "->", "getOperand", "(", "", ")", ")", "&&", "isNullConstant", "(", "Mask", "->", "getOperand", "(", "", ")", ")", "&&", "isAllOnesConstant", "(", "Mask", "->", "getOperand", "(", "", ")", ")", "&&", "isNullConstant", "(", "Mask", "->", "getOperand", "(", "", ")", ")", ")", "return", "And", "->", "getOperand", "(", "", ")", ";", "return", "SDValue", "(", ")", ";", "}", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "SDValue", "Op0", "=", "IsSignExt", "(", "N0", ")", ")", "{", "if", "(", "SDValue", "Op1", "=", "IsSignExt", "(", "N1", ")", ")", "{", "SDValue", "New0a", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op0", ")", ";", "SDValue", "New1a", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op1", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "New0a", ",", "New1a", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformMVEVMULLCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75937, "Length": 185, "Cover_Rate": 0.3752535496957404} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasDSP", "(", ")", "&&", "(", "Mask2", "==", "", "||", "Mask2", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "lsb", "=", "countTrailingZeros", "(", "Mask", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N00", ",", "DAG", ".", "getConstant", "(", "lsb", ",", "DL", ",", "", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N1", ".", "getOperand", "(", "", ")", ",", "Res", ",", "DAG", ".", "getConstant", "(", "Mask2", ",", "DL", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue", "(", "N", ",", "", ")", ";", "}", "}", "if", "(", "DAG", ".", "MaskedValueIsZero", "(", "N1", ",", "MaskC", "->", "getAPIntValue", "(", ")", ")", "&&", "N00", ".", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N00", ".", "getOperand", "(", "", ")", ")", "&&", "", "(", "~", "Mask", ")", ")", "{", "SDValue", "ShAmt", "=", "N00", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShAmtC", "=", "cast", "<", "ConstantSDNode", ">", "(", "ShAmt", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "LSB", "=", "countTrailingZeros", "(", "Mask", ")", ";", "if", "(", "ShAmtC", "!=", "LSB", ")", "return", "SDValue", "(", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N1", ",", "N00", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "~", "Mask", ",", "DL", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue", "(", "N", ",", "", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformORCombineToBFI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75939, "Length": 258, "Cover_Rate": 0.337696335078534} {"Template_token": ["", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue", "(", "N", ",", "", ")", ";", "}", "}", "else", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "", ")", "{", "ConstantSDNode", "*", "N11C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "N11C", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Mask2", "=", "N11C", "->", "getZExtValue", "(", ")", ";", "if", "(", "", "(", "Mask", ")", "&&", "(", "Mask", "==", "~", "Mask2", ")", ")", "{", "if", "(", "Subtarget", "->", "hasDSP", "(", ")", "&&", "(", "Mask", "==", "", "||", "Mask", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "amt", "=", "countTrailingZeros", "(", "Mask2", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N1", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "amt", ",", "DL", ",", "", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N00", ",", "Res", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue", "(", "N", ",", "", ")", ";", "}", "else", "if", "(", "", "(", "~", "Mask", ")", "&&", "(", "~", "Mask", "==", "Mask2", ")", ")", "{", "if", "(", "Subtarget", "->", "hasDSP", "(", ")", "&&", "(", "Mask2", "==", "", "||", "Mask2", "==", "", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["unsigned", "lsb", "=", "countTrailingZeros", "(", "Mask", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformORCombineToBFI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75940, "Length": 242, "Cover_Rate": 0.31675392670157065} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "isS16", "(", "OpS16", ",", "DAG", ")", "&&", "!", "isSRA16", "(", "OpS16", ")", ")", "{", "OpS16", "=", "OpS32", ";", "OpS32", "=", "SMULLOHI", "->", "getOperand", "(", "", ")", ";", "}", "SDLoc", "dl", "(", "OR", ")", ";", "unsigned", "Opcode", "=", "", ";", "if", "(", "isS16", "(", "OpS16", ",", "DAG", ")", ")", "Opcode", "=", "", ";", "else", "if", "(", "isSRA16", "(", "OpS16", ")", ")", "{", "Opcode", "=", "", ";", "OpS16", "=", "OpS16", "->", "getOperand", "(", "", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "", ",", "OpS32", ",", "OpS16", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "OR", ",", "", ")", ",", "Res", ")", ";"], "ground_truth": ["return", "SDValue", "(", "OR", ",", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformORCombineToSMULWBT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75941, "Length": 132, "Cover_Rate": 0.3350253807106599} {"Template_token": ["", "}", ";", "if", "(", "!", "(", "IsFreelyInvertable", "(", "N0", ")", "||", "IsFreelyInvertable", "(", "N1", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewN0", "=", "DAG", ".", "getLogicalNOT", "(", "DL", ",", "N0", ",", "VT", ")", ";", "SDValue", "NewN1", "=", "DAG", ".", "getLogicalNOT", "(", "DL", ",", "N1", ",", "VT", ")", ";", "SDValue", "And", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "NewN0", ",", "NewN1", ")", ";", "return", "DAG", ".", "getLogicalNOT", "(", "DL", ",", "And", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformORCombine_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75942, "Length": 81, "Cover_Rate": 0.45251396648044695} {"Template_token": ["", "auto", "IsFreelyInvertable", "=", "[", "&", "]", "(", "SDValue", "V", ")", "{", "if", "(", "V", "->", "getOpcode", "(", ")", "==", "", "||", "V", "->", "getOpcode", "(", ")", "==", "", ")", "return", "CanInvertMVEVCMP", "(", "V", ")", ";", "return", "false", ";", "}", ";", "if", "(", "!", "(", "IsFreelyInvertable", "(", "N0", ")", "||", "IsFreelyInvertable", "(", "N1", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewN0", "=", "DAG", ".", "getLogicalNOT", "(", "DL", ",", "N0", ",", "VT", ")", ";", "SDValue", "NewN1", "=", "DAG", ".", "getLogicalNOT", "(", "DL", ",", "N1", ",", "VT", ")", ";"], "ground_truth": ["SDValue", "And", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "NewN0", ",", "NewN1", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformORCombine_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75943, "Length": 106, "Cover_Rate": 0.5921787709497207} {"Template_token": ["", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "TrueVal", "=", "N", "->", "getOperand", "(", "", ")", ";", "FalseVal", "=", "N", "->", "getOperand", "(", "", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";", "}", "unsigned", "int", "Opcode", "=", "", ";", "if", "(", "(", "TrueVal", "->", "getOpcode", "(", ")", "==", "", "||", "FalseVal", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "Opcode", "=", "", ";", "if", "(", "CC", "==", "", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "else", "if", "(", "(", "TrueVal", "->", "getOpcode", "(", ")", "==", "", "||", "FalseVal", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "Opcode", "=", "", ";", "if", "(", "CC", "==", "", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "else", "if", "(", "(", "TrueVal", "->", "getOpcode", "(", ")", "==", "", "||", "FalseVal", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "Opcode", "=", "", ";", "if", "(", "CC", "==", "", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "else", "if", "(", "(", "TrueVal", "->", "getOpcode", "(", ")", "==", "", "||", "FalseVal", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "Opcode", "=", "", ";", "if", "(", "CC", "==", "", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "switch", "(", "TrueVal", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "break", ";", "}", "EVT", "VectorType", "=", "FalseVal", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";"], "ground_truth": ["if", "(", "VectorType", "!=", "", "&&", "VectorType", "!=", "", "&&", "VectorType", "!=", "", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSELECTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75944, "Length": 340, "Cover_Rate": 0.4638472032742155} {"Template_token": ["", "}", "}", "if", "(", "ST", "->", "isThumb1Only", "(", ")", "&&", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "VT", "==", "", "&&", "N", "->", "getOperand", "(", "", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "N", "->", "getOperand", "(", "", ")", "->", "hasOneUse", "(", ")", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "||", "DCI", ".", "isCalledByLegalizer", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "ShiftAmtNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "ShiftAmtNode", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "ShiftAmt", "=", "static_cast", "<", "uint32_t", ">", "(", "ShiftAmtNode", "->", "getZExtValue", "(", ")", ")", ";", "ConstantSDNode", "*", "AndMaskNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "AndMaskNode", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "AndMask", "=", "static_cast", "<", "uint32_t", ">", "(", "AndMaskNode", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "AndMask", "==", "", "||", "AndMask", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isMask_32", "(", "AndMask", ")", ")", "{", "uint32_t", "MaskedBits", "=", "countLeadingZeros", "(", "AndMask", ")", ";", "if", "(", "MaskedBits", ">", "ShiftAmt", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "MaskedBits", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "MaskedBits", "-", "ShiftAmt", ",", "DL", ",", "", ")", ")", ";", "}", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "VT", "==", "", ")", "return", "SDValue", "(", ")", ";", "int64_t", "Cnt", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering (2)5", "Func": "PerformShiftCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75945, "Length": 338, "Cover_Rate": 0.49560117302052786} {"Template_token": ["", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "VT", "==", "", ")", "return", "SDValue", "(", ")", ";", "int64_t", "Cnt", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "dl", ",", "", ")", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "false", ",", "Cnt", ")", ")", "{", "unsigned", "VShiftOpc", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformShiftCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75946, "Length": 212, "Cover_Rate": 0.31085043988269795} {"Template_token": ["", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";", "for", "(", "auto", "U", ":", "N", "->", "uses", "(", ")", ")", "{", "switch", "(", "U", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "", ")", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SHL", "=", "N", "->", "getOperand", "(", "", ")", ";", "auto", "*", "C1ShlC2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SHL", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C1ShlC2", "||", "!", "C2", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["APInt", "C2Int", "=", "C2", "->", "getAPIntValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSHLSimplify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75947, "Length": 276, "Cover_Rate": 0.47018739352640543} {"Template_token": ["", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "else", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformShuffleVMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75948, "Length": 155, "Cover_Rate": 0.6512605042016807} {"Template_token": ["", "if", "(", "Trunc", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "N", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Trunc", ")", ";", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "else", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformShuffleVMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75949, "Length": 187, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "static", "SDValue", "PerformSignExtendInregCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", "&&", "cast", "<", "VTSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getVT", "(", ")", "==", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformSignExtendInregCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75950, "Length": 110, "Cover_Rate": 0.9649122807017544} {"Template_token": ["", "", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "if", "(", "LD", "->", "getExtensionType", "(", ")", "!=", "", "&&", "LD", "->", "getExtensionType", "(", ")", "!=", "", "&&", "LD", "->", "getExtensionType", "(", ")", "!=", "NewExtType", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "FromEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Loads", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "(", "i", "*", "NewFromVT", ".", "getSizeInBits", "(", ")", ")", "/", "", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "TypeSize", "::", "Fixed", "(", "NewOffset", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "NewPtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewFromVT", ",", "Alignment", ",", "MMOFlags", ",", "AAInfo", ")", ";", "Loads", ".", "push_back", "(", "NewLoad", ")", ";", "Chains", ".", "push_back", "(", "SDValue", "(", "NewLoad", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "}"], "ground_truth": ["SDValue", "NewChain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chains", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSplittingMVEEXTToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75951, "Length": 330, "Cover_Rate": 0.5830388692579506} {"Template_token": ["", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "FromEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Loads", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "(", "i", "*", "NewFromVT", ".", "getSizeInBits", "(", ")", ")", "/", "", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "TypeSize", "::", "Fixed", "(", "NewOffset", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "NewPtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewFromVT", ",", "Alignment", ",", "MMOFlags", ",", "AAInfo", ")", ";", "Loads", ".", "push_back", "(", "NewLoad", ")", ";", "Chains", ".", "push_back", "(", "SDValue", "(", "NewLoad", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "}"], "ground_truth": ["SDValue", "NewChain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chains", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSplittingMVEEXTToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75952, "Length": 258, "Cover_Rate": 0.4558303886925795} {"Template_token": ["", "Align", "Alignment", "=", "St", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "St", "->", "getAAInfo", "(", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "ToVT", ".", "getVectorElementType", "(", ")", ",", "FromVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Stores", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Trunc", ".", "getNumOperands", "(", ")", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "i", "*", "FromVT", ".", "getVectorNumElements", "(", ")", "*", "ToVT", ".", "getScalarSizeInBits", "(", ")", "/", "", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "TypeSize", "::", "Fixed", "(", "NewOffset", ")", ")", ";", "SDValue", "Extract", "=", "Trunc", ".", "getOperand", "(", "i", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getTruncStore", "(", "Ch", ",", "DL", ",", "Extract", ",", "NewPtr", ",", "St", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewToVT", ",", "Alignment", ".", "value", "(", ")", ",", "MMOFlags", ",", "AAInfo", ")", ";"], "ground_truth": ["Stores", ".", "push_back", "(", "Store", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSplittingMVETruncToNarrowingStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75953, "Length": 176, "Cover_Rate": 0.55} {"Template_token": ["", "static", "SDValue", "PerformSplittingMVETruncToNarrowingStores", "(", "StoreSDNode", "*", "St", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "!", "St", "->", "isSimple", "(", ")", "||", "St", "->", "isTruncatingStore", "(", ")", "||", "!", "St", "->", "isUnindexed", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Trunc", "=", "St", "->", "getValue", "(", ")", ";", "if", "(", "Trunc", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "FromVT", "=", "Trunc", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "EVT", "ToVT", "=", "Trunc", ".", "getValueType", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "Ch", "=", "St", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "St", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "St", "->", "getAAInfo", "(", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "ToVT", ".", "getVectorElementType", "(", ")", ",", "FromVT", ".", "getVectorNumElements", "(", ")", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "", ">", "Stores", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSplittingMVETruncToNarrowingStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75954, "Length": 185, "Cover_Rate": 0.578125} {"Template_token": ["", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "FromEltVT", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Stores", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "i", "*", "NumElements", "*", "ToEltVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "TypeSize", "::", "Fixed", "(", "NewOffset", ")", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "NewFromVT", ",", "Trunc", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "i", "*", "NumElements", ",", "DL", ",", "", ")", ")", ";", "SDValue", "FPTrunc", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getUNDEF", "(", "", ")", ",", "Extract", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "Extract", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "FPTrunc", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getTruncStore", "(", "Ch", ",", "DL", ",", "Extract", ",", "NewPtr", ",", "St", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewToVT", ",", "Alignment", ".", "value", "(", ")", ",", "MMOFlags", ",", "AAInfo", ")", ";", "Stores", ".", "push_back", "(", "Store", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformSplittingToNarrowingStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75955, "Length": 232, "Cover_Rate": 0.32907801418439714} {"Template_token": ["", "if", "(", "ToEltVT", "==", "", "&&", "FromEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "FromEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "NumElements", "==", "", "||", "(", "FromEltVT", "!=", "", "&&", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", ")", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "", "||", "!", "isPowerOf2_32", "(", "NumElements", ")", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "FromEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";"], "ground_truth": ["EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSplittingToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75956, "Length": 216, "Cover_Rate": 0.3116883116883117} {"Template_token": ["", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N0", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "LD", "->", "isSimple", "(", ")", "||", "!", "N0", ".", "hasOneUse", "(", ")", "||", "LD", "->", "isIndexed", "(", ")", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "FromVT", "=", "LD", "->", "getValueType", "(", "", ")", ";", "EVT", "ToVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "ToVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "ToVT", ".", "getVectorNumElements", "(", ")", ")", ";", "EVT", "ToEltVT", "=", "ToVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "FromEltVT", "=", "FromVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "FromEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "FromEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "NumElements", "==", "", "||", "(", "FromEltVT", "!=", "", "&&", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", ")", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "", "||", "!", "isPowerOf2_32", "(", "NumElements", ")", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "LD", ")", ";"], "ground_truth": ["SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSplittingToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75957, "Length": 233, "Cover_Rate": 0.3362193362193362} {"Template_token": ["", "if", "(", "SDValue", "NewToken", "=", "PerformSplittingToNarrowingStores", "(", "St", ",", "DCI", ".", "DAG", ")", ")", "return", "NewToken", ";", "if", "(", "SDValue", "NewChain", "=", "PerformExtractFpToIntStores", "(", "St", ",", "DCI", ".", "DAG", ")", ")", "return", "NewChain", ";", "if", "(", "SDValue", "NewToken", "=", "PerformSplittingMVETruncToNarrowingStores", "(", "St", ",", "DCI", ".", "DAG", ")", ")", "return", "NewToken", ";", "}", "if", "(", "!", "", "(", "St", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "bool", "isBigEndian", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getOriginalAlign", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75958, "Length": 208, "Cover_Rate": 0.3156297420333839} {"Template_token": ["", "if", "(", "VMov", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "isZeroVector", "(", "VMov", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Negate", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DCI", ".", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "VDup", "->", "getOperand", "(", "", ")", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "N", "->", "getValueType", "(", "", ")", ",", "Negate", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformSUBCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75959, "Length": 85, "Cover_Rate": 0.31835205992509363} {"Template_token": ["", "SDValue", "VDup", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "VDup", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "VMov", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "VMov", "->", "getOpcode", "(", ")", "==", "", ")", "VMov", "=", "VMov", "->", "getOperand", "(", "", ")", ";", "if", "(", "VMov", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "isZeroVector", "(", "VMov", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Negate", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DCI", ".", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "VDup", "->", "getOperand", "(", "", ")", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "N", "->", "getValueType", "(", "", ")", ",", "Negate", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformSUBCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75960, "Length": 139, "Cover_Rate": 0.5205992509363296} {"Template_token": ["", "if", "(", "N", "->", "getValueType", "(", "", ")", "!=", "", "||", "!", "isNullConstant", "(", "N", "->", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "CSINC", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "CSINC", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "CSINC", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["ConstantSDNode", "*", "X", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "CSINC", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSubCSINCCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75961, "Length": 76, "Cover_Rate": 0.4318181818181818} {"Template_token": ["", "ConstantSDNode", "*", "X", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "CSINC", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "X", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "CSINC", ".", "getOperand", "(", "", ")", ")", ",", "CSINC", ".", "getOperand", "(", "", ")", ",", "CSINC", ".", "getOperand", "(", "", ")", ",", "CSINC", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformSubCSINCCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75962, "Length": 92, "Cover_Rate": 0.5227272727272727} {"Template_token": ["", "static", "SDValue", "PerformUMLALCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", "||", "!", "Subtarget", "->", "hasDSP", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "AddcNode", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "SDNode", "*", "AddeNode", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "(", "AddcNode", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "AddeNode", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "isNullConstant", "(", "AddeNode", "->", "getOperand", "(", "", ")", ")", "&&", "isNullConstant", "(", "AddeNode", "->", "getOperand", "(", "", ")", ")", "&&", "(", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "AddcNode", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "AddcNode", "->", "getOperand", "(", "", ")", ",", "AddcNode", "->", "getOperand", "(", "", ")", "}", ")", ";"], "ground_truth": ["else", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformUMLALCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75964, "Length": 184, "Cover_Rate": 0.9435897435897436} {"Template_token": ["", "if", "(", "isZeroVector", "(", "Op0", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "SwappedCond", ",", "dl", ",", "", ")", ")", ";", "if", "(", "Op0", "->", "getOpcode", "(", ")", "==", "", "&&", "Op1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op1", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "SwappedCond", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformVCMPCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75965, "Length": 78, "Cover_Rate": 0.32098765432098764} {"Template_token": ["", "uint32_t", "FloatBits", "=", "FloatTy", ".", "getSizeInBits", "(", ")", ";", "MVT", "IntTy", "=", "N", "->", "getSimpleValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ";", "uint32_t", "IntBits", "=", "IntTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "FloatBits", "!=", "", "||", "IntBits", ">", "", "||", "(", "NumLanes", "!=", "", "&&", "NumLanes", "!=", "", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "BitVector", "UndefElements", ";", "BuildVectorSDNode", "*", "BV", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ")", ";", "int32_t", "C", "=", "BV", "->", "getConstantFPSplatPow2ToLog2Int", "(", "&", "UndefElements", ",", "", ")", ";", "if", "(", "C", "==", "-", "", "||", "C", "==", "", "||", "C", ">", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "", ":", "", ";", "SDValue", "FixConv", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "NumLanes", "==", "", "?", "", ":", "", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "dl", ",", "", ")", ",", "Op", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "C", ",", "dl", ",", "", ")", ")", ";", "if", "(", "IntBits", "<", "FloatBits", ")", "FixConv", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "N", "->", "getValueType", "(", "", ")", ",", "FixConv", ")", ";"], "ground_truth": ["return", "FixConv", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVCVTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75966, "Length": 224, "Cover_Rate": 0.6170798898071626} {"Template_token": ["", "unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "FloatBits", "!=", "", "||", "IntBits", ">", "", "||", "(", "NumLanes", "!=", "", "&&", "NumLanes", "!=", "", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "BitVector", "UndefElements", ";", "BuildVectorSDNode", "*", "BV", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ")", ";", "int32_t", "C", "=", "BV", "->", "getConstantFPSplatPow2ToLog2Int", "(", "&", "UndefElements", ",", "", ")", ";", "if", "(", "C", "==", "-", "", "||", "C", "==", "", "||", "C", ">", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "", ":", "", ";"], "ground_truth": ["SDValue", "FixConv", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "NumLanes", "==", "", "?", "", ":", "", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "dl", ",", "", ")", ",", "Op", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "C", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVCVTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75967, "Length": 163, "Cover_Rate": 0.4490358126721763} {"Template_token": ["", "MVT", "FloatTy", "=", "N", "->", "getSimpleValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ";", "uint32_t", "FloatBits", "=", "FloatTy", ".", "getSizeInBits", "(", ")", ";", "MVT", "IntTy", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "uint32_t", "IntBits", "=", "IntTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "FloatBits", "!=", "", "||", "IntBits", ">", "", "||", "(", "NumLanes", "!=", "", "&&", "NumLanes", "!=", "", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "BitVector", "UndefElements", ";", "BuildVectorSDNode", "*", "BV", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ")", ";", "int32_t", "C", "=", "BV", "->", "getConstantFPSplatPow2ToLog2Int", "(", "&", "UndefElements", ",", "", ")", ";", "if", "(", "C", "==", "-", "", "||", "C", "==", "", "||", "C", ">", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "bool", "isSigned", "=", "OpOpcode", "==", "", ";", "SDValue", "ConvInput", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "IntBits", "<", "FloatBits", ")", "ConvInput", "=", "DAG", ".", "getNode", "(", "isSigned", "?", "", ":", "", ",", "dl", ",", "NumLanes", "==", "", "?", "", ":", "", ",", "ConvInput", ")", ";", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "dl", ",", "", ")", ",", "ConvInput", ",", "DAG", ".", "getConstant", "(", "C", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformVDIVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75968, "Length": 242, "Cover_Rate": 0.6237113402061856} {"Template_token": ["", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "N", "->", "getValueType", "(", "", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ")", ")", ";", "else", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "N", "->", "getValueType", "(", "", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ")", ")", ";", "}", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "SDValue", "(", ")", ";", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "if", "(", "LD", "&&", "Op", ".", "hasOneUse", "(", ")", "&&", "LD", "->", "isUnindexed", "(", ")", "&&", "LD", "->", "getMemoryVT", "(", ")", "==", "N", "->", "getValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "LD", "->", "getOperand", "(", "", ")", ",", "LD", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "LD", "->", "getAlignment", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", "}", ";"], "ground_truth": ["SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "N", "->", "getValueType", "(", "", ")", ",", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVDUPCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75969, "Length": 217, "Cover_Rate": 0.6636085626911316} {"Template_token": ["", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "ST", "->", "isLittle", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op", ")", ";", "if", "(", "Op", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["if", "(", "Op", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "Op", "->", "getOperand", "(", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVECTOR_REG_CASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75970, "Length": 78, "Cover_Rate": 0.527027027027027} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "ST", "->", "isLittle", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op", ")", ";", "if", "(", "Op", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Op", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "Op", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVECTOR_REG_CASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75971, "Length": 117, "Cover_Rate": 0.7905405405405406} {"Template_token": ["", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat0Op1", ".", "getValueType", "(", ")", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat1Op1", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewConcat", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op1", ".", "getOperand", "(", "", ")", ")", ";", "SmallVector", "<", "int", ",", "", ">", "NewMask", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "HalfElts", "=", "NumElts", "/", "", ";", "ShuffleVectorSDNode", "*", "SVN", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";", "for", "(", "unsigned", "n", "=", "", ";", "n", "<", "NumElts", ";", "++", "n", ")", "{", "int", "MaskElt", "=", "SVN", "->", "getMaskElt", "(", "n", ")", ";"], "ground_truth": ["int", "NewElt", "=", "-", "", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVECTOR_SHUFFLECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75972, "Length": 137, "Cover_Rate": 0.3477157360406091} {"Template_token": ["", "SDValue", "Load", "=", "DCI", ".", "DAG", ".", "getLoad", "(", "N", "->", "getValueType", "(", "", ")", ",", "SDLoc", "(", "N", ")", ",", "LN0", "->", "getChain", "(", ")", ",", "LN0", "->", "getBasePtr", "(", ")", ",", "LN0", "->", "getMemOperand", "(", ")", ")", ";", "DCI", ".", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "", ")", ",", "Load", ".", "getValue", "(", "", ")", ")", ";", "DCI", ".", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Op0", ".", "getValue", "(", "", ")", ",", "Load", ".", "getValue", "(", "", ")", ")", ";", "return", "Load", ";", "}", "}", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Op0", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformVMOVhrCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75973, "Length": 139, "Cover_Rate": 0.42901234567901236} {"Template_token": ["", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "IsTop", "=", "N", "->", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "Op1", "->", "isUndef", "(", ")", ")", "return", "Op0", ";", "if", "(", "Op0", "->", "isUndef", "(", ")", "&&", "!", "IsTop", ")", "return", "Op1", ";", "if", "(", "(", "Op1", "->", "getOpcode", "(", ")", "==", "", "||", "Op1", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "Op1", "->", "getConstantOperandVal", "(", "", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "Op1", "->", "getOpcode", "(", ")", ",", "SDLoc", "(", "Op1", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ",", "Op1", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "unsigned", "NumElts", "=", "N", "->", "getValueType", "(", "", ")", ".", "getVectorNumElements", "(", ")", ";", "APInt", "Op1DemandedElts", "=", "APInt", "::", "getSplat", "(", "NumElts", ",", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ")", ";"], "ground_truth": ["APInt", "Op0DemandedElts", "=", "IsTop", "?", "Op1DemandedElts", ":", "APInt", "::", "getSplat", "(", "NumElts", ",", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75974, "Length": 182, "Cover_Rate": 0.6618181818181819} {"Template_token": ["", "if", "(", "Op1", "->", "isUndef", "(", ")", ")", "return", "Op0", ";", "if", "(", "Op0", "->", "isUndef", "(", ")", "&&", "!", "IsTop", ")", "return", "Op1", ";", "if", "(", "(", "Op1", "->", "getOpcode", "(", ")", "==", "", "||", "Op1", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "Op1", "->", "getConstantOperandVal", "(", "", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "Op1", "->", "getOpcode", "(", ")", ",", "SDLoc", "(", "Op1", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ",", "Op1", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "unsigned", "NumElts", "=", "N", "->", "getValueType", "(", "", ")", ".", "getVectorNumElements", "(", ")", ";", "APInt", "Op1DemandedElts", "=", "APInt", "::", "getSplat", "(", "NumElts", ",", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ")", ";", "APInt", "Op0DemandedElts", "=", "IsTop", "?", "Op1DemandedElts", ":", "APInt", "::", "getSplat", "(", "NumElts", ",", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ")", ";", "APInt", "KnownUndef", ",", "KnownZero", ";", "const", "TargetLowering", "&", "TLI", "=", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedVectorElts", "(", "Op0", ",", "Op0DemandedElts", ",", "KnownUndef", ",", "KnownZero", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "", ")", ";"], "ground_truth": ["if", "(", "TLI", ".", "SimplifyDemandedVectorElts", "(", "Op1", ",", "Op1DemandedElts", ",", "KnownUndef", ",", "KnownZero", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75975, "Length": 220, "Cover_Rate": 0.8} {"Template_token": ["", "return", "DAG", ".", "getConstant", "(", "V", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "}", "if", "(", "", "(", "N0", ".", "getNode", "(", ")", ")", "&&", "N0", ".", "hasOneUse", "(", ")", ")", "{", "LoadSDNode", "*", "LN0", "=", "cast", "<", "LoadSDNode", ">", "(", "N0", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getExtLoad", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "LN0", "->", "getChain", "(", ")", ",", "LN0", "->", "getBasePtr", "(", ")", ",", "", ",", "LN0", "->", "getMemOperand", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "", ")", ",", "Load", ".", "getValue", "(", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "N0", ".", "getValue", "(", "", ")", ",", "Load", ".", "getValue", "(", "", ")", ")", ";", "return", "Load", ";", "}", "if", "(", "N0", "->", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N0", "->", "getOperand", "(", "", ")", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformVMOVrhCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75976, "Length": 191, "Cover_Rate": 0.7403100775193798} {"Template_token": ["", "LoadSDNode", "*", "LN0", "=", "cast", "<", "LoadSDNode", ">", "(", "N0", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getExtLoad", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "LN0", "->", "getChain", "(", ")", ",", "LN0", "->", "getBasePtr", "(", ")", ",", "", ",", "LN0", "->", "getMemOperand", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "", ")", ",", "Load", ".", "getValue", "(", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "N0", ".", "getValue", "(", "", ")", ",", "Load", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["return", "Load", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVMOVrhCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75977, "Length": 90, "Cover_Rate": 0.3488372093023256} {"Template_token": ["", "SDValue", "NewLD1", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "", ")", ",", "std", "::", "min", "(", "", ",", "LD", "->", "getAlignment", "(", ")", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "NewLD2", ".", "getValue", "(", "", ")", ")", ";", "if", "(", "DCI", ".", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "NewLD1", ",", "NewLD2", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";", "return", "Result", ";", "}", "if", "(", "InDouble", ".", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "InDouble", ".", "getOperand", "(", "", ")", ")", ")", "{", "SDValue", "BV", "=", "InDouble", ".", "getOperand", "(", "", ")", ";", "bool", "BVSwap", "=", "BV", ".", "getOpcode", "(", ")", "==", "", ";", "while", "(", "(", "BV", ".", "getOpcode", "(", ")", "==", "", "||", "BV", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "BV", ".", "getValueType", "(", ")", "==", "", "||", "BV", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "BVSwap", "=", "BV", ".", "getOpcode", "(", ")", "==", "", ";", "BV", "=", "BV", ".", "getOperand", "(", "", ")", ";", "}", "if", "(", "BV", ".", "getValueType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Offset", "=", "InDouble", ".", "getConstantOperandVal", "(", "", ")", "==", "", "?", "", ":", "", ";", "if", "(", "BV", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Op0", "=", "BV", ".", "getOperand", "(", "Offset", ")", ";", "SDValue", "Op1", "=", "BV", ".", "getOperand", "(", "Offset", "+", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", "&&", "BVSwap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "return", "DCI", ".", "DAG", ".", "getMergeValues", "(", "{", "Op0", ",", "Op1", "}", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "SDValue", "Op0", ",", "Op1", ";", "while", "(", "BV", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["if", "(", "isa", "<", "ConstantSDNode", ">", "(", "BV", ".", "getOperand", "(", "", ")", ")", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75978, "Length": 423, "Cover_Rate": 0.5810439560439561} {"Template_token": ["", "MVT", "ScalarType", ";", "int", "ShftAmt", "=", "", ";", "switch", "(", "Clamp", "->", "getSExtValue", "(", ")", ")", "{", "case", "(", "", "<<", "", ")", "-", "", ":", "ScalarType", "=", "", ";", "ShftAmt", "=", "", ";", "break", ";", "case", "(", "", "<<", "", ")", "-", "", ":", "ScalarType", "=", "", ";", "ShftAmt", "=", "", ";", "break", ";", "case", "(", "", "<<", "", ")", "-", "", ":", "ScalarType", "=", "", ";", "ShftAmt", "=", "", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Shft", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "N1", "=", "isConstOrConstSplat", "(", "Shft", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "N1", "||", "N1", "->", "getSExtValue", "(", ")", "!=", "ShftAmt", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Mul", "=", "Shft", ".", "getOperand", "(", "", ")", ";", "if", "(", "Mul", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ext0", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "SDValue", "Ext1", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "if", "(", "Ext0", ".", "getOpcode", "(", ")", "!=", "", "||", "Ext1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "VecVT", "=", "Ext0", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VecVT", ".", "isPow2VectorType", "(", ")", "||", "VecVT", ".", "getVectorNumElements", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Ext1", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "!=", "VecVT", "||", "VecVT", ".", "getScalarType", "(", ")", "!=", "ScalarType", "||", "VT", ".", "getScalarSizeInBits", "(", ")", "<", "ScalarType", ".", "getScalarSizeInBits", "(", ")", "*", "", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["SDLoc", "DL", "(", "Mul", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVQDMULHCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75979, "Length": 281, "Cover_Rate": 0.31361607142857145} {"Template_token": ["", "case", "(", "", "<<", "", ")", "-", "", ":", "ScalarType", "=", "", ";", "ShftAmt", "=", "", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Shft", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "N1", "=", "isConstOrConstSplat", "(", "Shft", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "N1", "||", "N1", "->", "getSExtValue", "(", ")", "!=", "ShftAmt", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Mul", "=", "Shft", ".", "getOperand", "(", "", ")", ";", "if", "(", "Mul", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ext0", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "SDValue", "Ext1", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "if", "(", "Ext0", ".", "getOpcode", "(", ")", "!=", "", "||", "Ext1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "VecVT", "=", "Ext0", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VecVT", ".", "isPow2VectorType", "(", ")", "||", "VecVT", ".", "getVectorNumElements", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Ext1", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "!=", "VecVT", "||", "VecVT", ".", "getScalarType", "(", ")", "!=", "ScalarType", "||", "VT", ".", "getScalarSizeInBits", "(", ")", "<", "ScalarType", ".", "getScalarSizeInBits", "(", ")", "*", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Mul", ")", ";", "unsigned", "LegalLanes", "=", "", "/", "(", "ShftAmt", "+", "", ")", ";", "EVT", "LegalVecVT", "=", "", "(", "ScalarType", ",", "LegalLanes", ")", ";", "if", "(", "VecVT", ".", "getSizeInBits", "(", ")", "<", "", ")", "{", "EVT", "ExtVecVT", "=", "", "(", "", "(", "", "/", "VecVT", ".", "getVectorNumElements", "(", ")", ")", ",", "VecVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Inp0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ExtVecVT", ",", "Ext0", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Inp1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ExtVecVT", ",", "Ext1", ".", "getOperand", "(", "", ")", ")", ";", "Inp0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Inp0", ")", ";", "Inp1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Inp1", ")", ";", "SDValue", "VQDMULH", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Inp0", ",", "Inp1", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ExtVecVT", ",", "VQDMULH", ")", ";", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VecVT", ",", "Trunc", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ")", ";", "}"], "ground_truth": ["assert", "(", "VecVT", ".", "getSizeInBits", "(", ")", "%", "", "==", "", "&&", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVQDMULHCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75980, "Length": 432, "Cover_Rate": 0.48214285714285715} {"Template_token": ["", "static", "SDValue", "PerformVQMOVNCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "IsTop", "=", "N", "->", "getConstantOperandVal", "(", "", ")", ";"], "ground_truth": ["unsigned", "NumElts", "=", "N", "->", "getValueType", "(", "", ")", ".", "getVectorNumElements", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVQMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75981, "Length": 49, "Cover_Rate": 0.3828125} {"Template_token": ["", "SDValue", "XOR", "=", "N", "->", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "Const", "=", "isConstOrConstSplat", "(", "XOR", "->", "getOperand", "(", "", ")", ",", "false", ",", "true", ")", ";", "if", "(", "!", "Const", "||", "!", "Const", "->", "isOne", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Cond", "=", "XOR", "->", "getOperand", "(", "", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "Type", "=", "N", "->", "getValueType", "(", "", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "Type", ",", "Cond", ",", "RHS", ",", "LHS", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformVSELECTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75982, "Length": 109, "Cover_Rate": 0.592391304347826} {"Template_token": ["", "if", "(", "SDValue", "V", "=", "PerformVQDMULHCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ")", "return", "V", ";", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "XOR", "=", "N", "->", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "Const", "=", "isConstOrConstSplat", "(", "XOR", "->", "getOperand", "(", "", ")", ",", "false", ",", "true", ")", ";", "if", "(", "!", "Const", "||", "!", "Const", "->", "isOne", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Cond", "=", "XOR", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVSELECTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75983, "Length": 102, "Cover_Rate": 0.5543478260869565} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "const", "TargetLowering", "*", "TLI", "=", "Subtarget", "->", "getTargetLowering", "(", ")", ";", "if", "(", "TLI", "->", "isConstTrueVal", "(", "N1", ".", "getNode", "(", ")", ")", "&&", "(", "N0", "->", "getOpcode", "(", ")", "==", "", "||", "N0", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "if", "(", "CanInvertMVEVCMP", "(", "N0", ")", ")", "{", "SDLoc", "DL", "(", "N0", ")", ";", "", "CC", "=", "", "(", "getVCMPCondCode", "(", "N0", ")", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformXORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75984, "Length": 105, "Cover_Rate": 0.3488372093023256} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "VT", ".", "getScalarSizeInBits", "(", ")", "<=", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)5", "Func": "preferIncOfAddToSubOfNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75985, "Length": 30, "Cover_Rate": 0.6122448979591837} {"Template_token": ["", "bool", "TargetLowering", "::", "preferIncOfAddToSubOfNot", "(", "EVT", "VT", ")", "const", "{"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "preferIncOfAddToSubOfNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75986, "Length": 20, "Cover_Rate": 0.40816326530612246} {"Template_token": ["", "static", "SDValue", "PromoteMVEPredVector", "(", "SDLoc", "dl", ",", "SDValue", "Pred", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "AllOnes", "=", "DAG", ".", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "dl", ",", "", ")", ";", "AllOnes", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "AllOnes", ")", ";", "SDValue", "AllZeroes", "=", "DAG", ".", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "dl", ",", "", ")", ";"], "ground_truth": ["AllZeroes", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "AllZeroes", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PromoteMVEPredVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75987, "Length": 86, "Cover_Rate": 0.46236559139784944} {"Template_token": ["", "static", "SDValue", "PromoteMVEPredVector", "(", "SDLoc", "dl", ",", "SDValue", "Pred", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "AllOnes", "=", "DAG", ".", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "dl", ",", "", ")", ";", "AllOnes", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "AllOnes", ")", ";", "SDValue", "AllZeroes", "=", "DAG", ".", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "dl", ",", "", ")", ";", "AllZeroes", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "AllZeroes", ")", ";", "EVT", "NewVT", "=", "getVectorTyFromPredicateVector", "(", "VT", ")", ";", "SDValue", "RecastV1", ";", "if", "(", "VT", "!=", "", ")", "RecastV1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Pred", ")", ";", "else", "RecastV1", "=", "Pred", ";", "SDValue", "PredAsVector", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "RecastV1", ",", "AllOnes", ",", "AllZeroes", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "NewVT", ",", "PredAsVector", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PromoteMVEPredVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75988, "Length": 157, "Cover_Rate": 0.8440860215053764} {"Template_token": ["", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", "&&", "Size", ">", "", ")", "if", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "", ">=", "ConstpoolPromotionMaxTotal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "allUsersAreInFunction", "(", "GVar", ",", "&", "F", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RequiredPadding", "!=", "", ")", "{", "StringRef", "S", "=", "CDAInit", "->", "getAsString", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "", ">", "V", "(", "S", ".", "size", "(", ")", ")", ";", "std", "::", "copy", "(", "S", ".", "bytes_begin", "(", ")", ",", "S", ".", "bytes_end", "(", ")", ",", "V", ".", "begin", "(", ")", ")", ";", "while", "(", "RequiredPadding", "--", ")", "V", ".", "push_back", "(", "", ")", ";", "Init", "=", "ConstantDataArray", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "V", ")", ";", "}", "auto", "CPVal", "=", "ConstantPoolConstant", "::", "Create", "(", "GVar", ",", "Init", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPVal", ",", "PtrVT", ",", "Align", "(", "", ")", ")", ";", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", ")", "{", "AFI", "->", "markGlobalAsPromotedToConstantPool", "(", "GVar", ")", ";", "AFI", "->", "setPromotedConstpoolIncrease", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "promoteToConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75989, "Length": 203, "Cover_Rate": 0.39341085271317827} {"Template_token": ["", "SDNode", "*", "CmpSwap", "=", "DAG", ".", "getMachineNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ")", ",", "Ops", ")", ";", "MachineMemOperand", "*", "MemOp", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "DAG", ".", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "CmpSwap", ")", ",", "{", "MemOp", "}", ")", ";", "bool", "isBigEndian", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "", ":", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ";"], "ground_truth": ["SDValue", "Hi", "=", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "", ":", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "ReplaceCMP_SWAP_64Results", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75991, "Length": 131, "Cover_Rate": 0.48161764705882354} {"Template_token": ["", "static", "void", "ReplaceCMP_SWAP_64Results", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "N", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "createGPRPairNode", "(", "DAG", ",", "N", "->", "getOperand", "(", "", ")", ")", ",", "createGPRPairNode", "(", "DAG", ",", "N", "->", "getOperand", "(", "", ")", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "SDNode", "*", "CmpSwap", "=", "DAG", ".", "getMachineNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ")", ",", "Ops", ")", ";", "MachineMemOperand", "*", "MemOp", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "DAG", ".", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "CmpSwap", ")", ",", "{", "MemOp", "}", ")", ";", "bool", "isBigEndian", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "", ":", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "", ":", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ";"], "ground_truth": ["Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "ReplaceCMP_SWAP_64Results", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75992, "Length": 233, "Cover_Rate": 0.8566176470588235} {"Template_token": ["", "static", "void", "ReplaceLongIntrinsic", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "IntNo", "==", "", ")", "Opc", "=", "", ";", "else", "if", "(", "IntNo", "==", "", ")", "Opc", "=", "", ";", "else", "if", "(", "IntNo", "==", "", ")", "Opc", "=", "", ";", "else", "if", "(", "IntNo", "==", "", ")", "Opc", "=", "", ";", "else", "return", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["SDValue", "LongMul", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "Lo", ",", "Hi", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "ReplaceLongIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75993, "Length": 200, "Cover_Rate": 0.7490636704119851} {"Template_token": ["", "else", "return", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "LongMul", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "Lo", ",", "Hi", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LongMul", ".", "getValue", "(", "", ")", ",", "LongMul", ".", "getValue", "(", "", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "ReplaceLongIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75994, "Length": 143, "Cover_Rate": 0.5355805243445693} {"Template_token": ["", "Res", "=", "LowerADDSUBSAT", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "return", "ExpandDIV_Windows", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "N", "->", "getOpcode", "(", ")", "==", "", ",", "Results", ")", ";", "case", "", ":", "ReplaceCMP_SWAP_64Results", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "", ":", "return", "ReplaceLongIntrinsic", "(", "N", ",", "Results", ",", "DAG", ")", ";", "case", "", ":", "lowerABS", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "", ":", "LowerLOAD", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "Res", "=", "LowerTruncate", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerVectorExtend", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["Res", "=", "LowerFP_TO_INT_SAT", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75995, "Length": 186, "Cover_Rate": 0.4246575342465753} {"Template_token": ["", "SDValue", "Cycles32", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Cycles32", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ")", ";"], "ground_truth": ["Results", ".", "push_back", "(", "Cycles32", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "ReplaceREADCYCLECOUNTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75996, "Length": 64, "Cover_Rate": 0.31683168316831684} {"Template_token": ["", "if", "(", "!", "Const", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Const", "->", "isZero", "(", ")", ")", "Imm", "=", "", ";", "else", "if", "(", "Const", "->", "isOne", "(", ")", ")", "Imm", "=", "", ";", "else", "return", "SDValue", "(", ")", ";", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "return", "SearchLoopIntrinsic", "(", "N", "->", "getOperand", "(", "", ")", ",", "CC", ",", "Imm", ",", "Negate", ")", ";", "}", "case", "", ":", "{", "unsigned", "IntOp", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IntOp", "!=", "", "&&", "IntOp", "!=", "", ")", "return", "SDValue", "(", ")", ";", "return", "N", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "SearchLoopIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75997, "Length": 122, "Cover_Rate": 0.45692883895131087} {"Template_token": ["", "if", "(", "Mask", ".", "size", "(", ")", "==", "Elements", "*", "", ")", "return", "Index", "/", "Elements", ";", "return", "Mask", "[", "Index", "]", "==", "", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "SelectPairHalf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75998, "Length": 30, "Cover_Rate": 0.6382978723404256} {"Template_token": ["", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";"], "ground_truth": ["setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "setAllExpand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 75999, "Length": 36, "Cover_Rate": 0.45569620253164556} {"Template_token": ["", "Register", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Register", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "Register", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "isThumb", ")", "{", "Register", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Register", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "Register", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Register", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg4", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["Register", "NewVReg5", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76001, "Length": 419, "Cover_Rate": 0.4275510204081633} {"Template_token": ["", "Type", "*", "TargetLowering", "::", "shouldConvertSplatType", "(", "ShuffleVectorInst", "*", "SVI", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "nullptr", ";", "Type", "*", "SVIType", "=", "SVI", "->", "getType", "(", ")", ";", "Type", "*", "ScalarType", "=", "SVIType", "->", "getScalarType", "(", ")", ";"], "ground_truth": ["if", "(", "ScalarType", "->", "isFloatTy", "(", ")", ")", "return", "Type", "::", "getInt32Ty", "(", "SVIType", "->", "getContext", "(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "shouldConvertSplatType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76002, "Length": 64, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "bool", "HasAtomicCmpXchg", "=", "!", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", "!=", "", "&&", "HasAtomicCmpXchg", "&&", "Size", "<=", "(", "Subtarget", "->", "isMClass", "(", ")", "?", "", ":", "", ")", ")", "return", "AtomicExpansionKind", "::", "LLSC", ";", "return", "AtomicExpansionKind", "::", "None", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "shouldExpandAtomicCmpXchgInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76003, "Length": 55, "Cover_Rate": 0.6395348837209303} {"Template_token": ["", "if", "(", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";"], "ground_truth": ["bool", "hasAtomicRMW", "=", "!", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "shouldExpandAtomicRMWInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76004, "Length": 48, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldExpandShift", "(", "SelectionDAG", "&", "DAG", ",", "SDNode", "*", "N", ")", "const", "{"], "ground_truth": ["return", "!", "Subtarget", "->", "hasMinSize", "(", ")", "||", "Subtarget", "->", "isTargetWindows", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "shouldExpandShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76005, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldExpandShift", "(", "SelectionDAG", "&", "DAG", ",", "SDNode", "*", "N", ")", "const", "{", "return", "!", "Subtarget", "->", "hasMinSize", "(", ")", "||", "Subtarget", "->", "isTargetWindows", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "shouldExpandShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76006, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "Level", "==", "BeforeLegalizeTypes", ")", "return", "true", ";"], "File": "ARMISelLowering (2)5", "Func": "shouldFoldConstantShiftPairToMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76007, "Length": 21, "Cover_Rate": 0.525} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldFoldConstantShiftPairToMask", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "true", ";"], "File": "ARMISelLowering (2)5", "Func": "shouldFoldConstantShiftPairToMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76008, "Length": 27, "Cover_Rate": 0.675} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldInsertFencesForAtomic", "(", "const", "Instruction", "*", "I", ")", "const", "{"], "ground_truth": ["return", "InsertFencesForAtomic", ";"], "File": "ARMISelLowering (2)5", "Func": "shouldInsertFencesForAtomic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76009, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "}", "}", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "auto", "IsFMSMul", "=", "[", "&", "]", "(", "Instruction", "*", "I", ")", "{", "if", "(", "!", "I", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "auto", "*", "Sub", "=", "cast", "<", "Instruction", ">", "(", "*", "I", "->", "users", "(", ")", ".", "begin", "(", ")", ")", ";", "return", "Sub", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "FSub", "&&", "Sub", "->", "getOperand", "(", "", ")", "==", "I", ";", "}", ";", "auto", "IsFMS", "=", "[", "&", "]", "(", "Instruction", "*", "I", ")", "{", "if", "(", "match", "(", "I", "->", "getOperand", "(", "", ")", ",", "m_FNeg", "(", "m_Value", "(", ")", ")", ")", "||", "match", "(", "I", "->", "getOperand", "(", "", ")", ",", "m_FNeg", "(", "m_Value", "(", ")", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "auto", "IsSinker", "=", "[", "&", "]", "(", "Instruction", "*", "I", ",", "int", "Operand", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "FAdd", ":", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "true", ";", "case", "Instruction", "::", "FMul", ":", "return", "!", "IsFMSMul", "(", "I", ")", ";", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "FSub", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "return", "Operand", "==", "", ";", "case", "Instruction", "::", "Call", ":", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", "{", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":"], "ground_truth": ["return", "!", "IsFMS", "(", "I", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "shouldSinkOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76010, "Length": 270, "Cover_Rate": 0.35019455252918286} {"Template_token": ["", "ShuffleSourceInfo", "(", "SDValue", "Vec", ")", ":", "Vec", "(", "Vec", ")", ",", "ShuffleVec", "(", "Vec", ")", "{"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "ShuffleSourceInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76011, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "ShuffleSourceInfo", "(", "SDValue", "Vec", ")", ":", "Vec", "(", "Vec", ")", ",", "ShuffleVec", "(", "Vec", ")", "{"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "ShuffleSourceInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76012, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "", "&&", "!", "Op", "->", "hasAnyUseOfValue", "(", "", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ")", "{", "unsigned", "ShAmt", "=", "Op", "->", "getConstantOperandVal", "(", "", ")", ";"], "ground_truth": ["if", "(", "ShAmt", "<", "", "&&", "OriginalDemandedBits", ".", "isSubsetOf", "(", "APInt", "::", "getAllOnes", "(", "", ")", "<<", "(", "", "-", "ShAmt", ")", ")", ")", "return", "TLO", ".", "CombineTo", "(", "Op", ",", "TLO", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "TLO", ".", "DAG", ".", "getConstant", "(", "", "-", "ShAmt", ",", "SDLoc", "(", "Op", ")", ",", "", ")", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "SimplifyDemandedBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76013, "Length": 115, "Cover_Rate": 0.572139303482587} {"Template_token": ["", "unsigned", "ShAmt", "=", "Op", "->", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "ShAmt", "<", "", "&&", "OriginalDemandedBits", ".", "isSubsetOf", "(", "APInt", "::", "getAllOnes", "(", "", ")", "<<", "(", "", "-", "ShAmt", ")", ")", ")", "return", "TLO", ".", "CombineTo", "(", "Op", ",", "TLO", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "TLO", ".", "DAG", ".", "getConstant", "(", "", "-", "ShAmt", ",", "SDLoc", "(", "Op", ")", ",", "", ")", ")", ")", ";", "}", "break", ";", "}", "}"], "ground_truth": ["return", "TargetLowering", "::", "SimplifyDemandedBitsForTargetNode", "(", "Op", ",", "OriginalDemandedBits", ",", "OriginalDemandedElts", ",", "Known", ",", "TLO", ",", "Depth", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "SimplifyDemandedBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76014, "Length": 106, "Cover_Rate": 0.527363184079602} {"Template_token": ["", "SDValue", "extLoad", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "newLoad", ")", ",", "LD", "->", "getValueType", "(", "", ")", ",", "newLoad", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "extLoad", ")", ";", "return", "newLoad", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDNode", "*", "BVN", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "assert", "(", "BVN", "->", "getOpcode", "(", ")", "==", "", "&&", "BVN", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "unsigned", "LowElt", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getBuildVector", "(", "", ",", "SDLoc", "(", "N", ")", ",", "{", "BVN", "->", "getOperand", "(", "LowElt", ")", ",", "BVN", "->", "getOperand", "(", "LowElt", "+", "", ")", "}", ")", ";", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "", ";"], "ground_truth": ["unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "SkipExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76015, "Length": 182, "Cover_Rate": 0.3880597014925373} {"Template_token": ["", "static", "SDValue", "SkipLoadExtensionForVMULL", "(", "LoadSDNode", "*", "LD", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "ExtendedTy", "=", "getExtensionTo64Bits", "(", "LD", "->", "getMemoryVT", "(", ")", ")", ";", "if", "(", "ExtendedTy", "==", "LD", "->", "getMemoryVT", "(", ")", ")", "return", "DAG", ".", "getLoad", "(", "LD", "->", "getMemoryVT", "(", ")", ",", "SDLoc", "(", "LD", ")", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "return", "DAG", ".", "getExtLoad", "(", "LD", "->", "getExtensionType", "(", ")", ",", "SDLoc", "(", "LD", ")", ",", "ExtendedTy", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "getMemoryVT", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "SkipLoadExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76016, "Length": 146, "Cover_Rate": 1.0} {"Template_token": ["", "EVT", "ExtendedTy", "=", "getExtensionTo64Bits", "(", "LD", "->", "getMemoryVT", "(", ")", ")", ";"], "ground_truth": ["if", "(", "ExtendedTy", "==", "LD", "->", "getMemoryVT", "(", ")", ")", "return", "DAG", ".", "getLoad", "(", "LD", "->", "getMemoryVT", "(", ")", ",", "SDLoc", "(", "LD", ")", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "SkipLoadExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76017, "Length": 73, "Cover_Rate": 0.5} {"Template_token": ["", "EVT", "ValueVT", "=", "Val", ".", "getValueType", "(", ")", ";", "if", "(", "IsABIRegCopy", "&&", "(", "ValueVT", "==", "", "||", "ValueVT", "==", "", ")", "&&", "PartVT", "==", "", ")", "{", "unsigned", "ValueBits", "=", "ValueVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "PartBits", "=", "PartVT", ".", "getSizeInBits", "(", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", "(", "ValueBits", ")", ",", "Val", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", "(", "PartBits", ")", ",", "Val", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PartVT", ",", "Val", ")", ";", "Parts", "[", "", "]", "=", "Val", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "splitValueIntoRegisterParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76018, "Length": 112, "Cover_Rate": 0.6436781609195402} {"Template_token": ["", "if", "(", "InRegsParamRecordIdx", "<", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ")", "{", "CCInfo", ".", "getInRegsParamInfo", "(", "InRegsParamRecordIdx", ",", "RBegin", ",", "REnd", ")", ";", "}", "else", "{", "unsigned", "RBeginIdx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ")", ";", "RBegin", "=", "RBeginIdx", "==", "", "?", "(", "unsigned", ")", "", ":", "GPRArgRegs", "[", "RBeginIdx", "]", ";", "REnd", "=", "", ";", "}", "if", "(", "REnd", "!=", "RBegin", ")", "ArgOffset", "=", "-", "", "*", "(", "", "-", "RBegin", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "int", "FrameIndex", "=", "MFI", ".", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "PtrVT", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "", ":", "&", "", ";"], "File": "ARMISelLowering (2)5", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76019, "Length": 136, "Cover_Rate": 0.3655913978494624} {"Template_token": ["", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "hasAlignment", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "hasAlignment", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "hasAlignment", "=", "false", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "false", ";", "isLoadOp", "=", "false", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoadOp", ")", "{", "VecTy", "=", "N", "->", "getValueType", "(", "", ")", ";", "}", "else", "if", "(", "Target", ".", "isIntrinsic", ")", "{", "VecTy", "=", "N", "->", "getOperand", "(", "Target", ".", "AddrOpIdx", "+", "", ")", ".", "getValueType", "(", ")", ";", "}", "else", "{", "assert", "(", "Target", ".", "isStore", "&&", "", ")", ";", "VecTy", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "}", "bool", "isVLDDUPOp", "=", "NewOpc", "==", "", "||", "NewOpc", "==", "", "||", "NewOpc", "==", "", "||", "NewOpc", "==", "", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "isLaneOp", "||", "isVLDDUPOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumBytes", ">=", "", "*", "", "&&", "User", ".", "ConstInc", "!=", "NumBytes", ")", "{", "return", "false", ";", "}", "if", "(", "SimpleConstIncOnly", "&&", "User", ".", "ConstInc", "!=", "NumBytes", ")", "return", "false", ";", "EVT", "AlignedVecTy", "=", "VecTy", ";", "unsigned", "Alignment", "=", "MemN", "->", "getAlignment", "(", ")", ";", "if", "(", "isa", "<", "LSBaseSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "if", "(", "Alignment", "<", "VecTy", ".", "getScalarSizeInBits", "(", ")", "/", "", ")", "{", "MVT", "EltTy", "=", "", "(", "Alignment", "*", "", ")", ";", "assert", "(", "NumVecs", "==", "", "&&", "", ")", ";", "assert", "(", "!", "isLaneOp", "&&", "", ")", ";", "unsigned", "NumElts", "=", "NumBytes", "/", "(", "EltTy", ".", "getSizeInBits", "(", ")", "/", "", ")", ";", "AlignedVecTy", "=", "", "(", "EltTy", ",", "NumElts", ")", ";", "}", "Alignment", "=", "", ";", "}", "EVT", "Tys", "[", "", "]", ";"], "ground_truth": ["unsigned", "NumResultVecs", "=", "(", "isLoadOp", "?", "NumVecs", ":", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "TryCombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76020, "Length": 458, "Cover_Rate": 0.3178348369188064} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "return", "false", ";", "}", ";", "auto", "DistrubuteAddAddVecReduce", "=", "[", "&", "]", "(", "SDValue", "N0", ",", "SDValue", "N1", ")", "{", "if", "(", "VT", "==", "", "&&", "N1", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "IsVecReduce", "(", "N0", ")", "&&", "IsVecReduce", "(", "N1", ".", "getOperand", "(", "", ")", ")", "&&", "IsVecReduce", "(", "N1", ".", "getOperand", "(", "", ")", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "N0", ")", ")", "{", "SDValue", "Add0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "N0", ",", "N1", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Add0", ",", "N1", ".", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "VT", "==", "", "&&", "N0", ".", "getOpcode", "(", ")", "==", "", "&&", "N1", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "N0RedOp", "=", "", ";", "if", "(", "!", "IsVecReduce", "(", "N0", ".", "getOperand", "(", "N0RedOp", ")", ")", ")", "{", "N0RedOp", "=", "", ";", "if", "(", "!", "IsVecReduce", "(", "N0", ".", "getOperand", "(", "N0RedOp", ")", ")", ")", "return", "SDValue", "(", ")", ";", "}", "unsigned", "N1RedOp", "=", "", ";", "if", "(", "!", "IsVecReduce", "(", "N1", ".", "getOperand", "(", "N1RedOp", ")", ")", ")", "N1RedOp", "=", "", ";", "if", "(", "!", "IsVecReduce", "(", "N1", ".", "getOperand", "(", "N1RedOp", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Add0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "N0", ".", "getOperand", "(", "", "-", "N0RedOp", ")", ",", "N1", ".", "getOperand", "(", "", "-", "N1RedOp", ")", ")", ";", "SDValue", "Add1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Add0", ",", "N0", ".", "getOperand", "(", "N0RedOp", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Add1", ",", "N1", ".", "getOperand", "(", "N1RedOp", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", ";", "if", "(", "SDValue", "R", "=", "DistrubuteAddAddVecReduce", "(", "N0", ",", "N1", ")", ")", "return", "R", ";", "if", "(", "SDValue", "R", "=", "DistrubuteAddAddVecReduce", "(", "N1", ",", "N0", ")", ")", "return", "R", ";", "auto", "DistrubuteVecReduceLoad", "=", "[", "&", "]", "(", "SDValue", "N0", ",", "SDValue", "N1", ",", "bool", "IsForward", ")", "{", "auto", "IsKnownOrderedLoad", "=", "[", "&", "]", "(", "SDValue", "N0", ",", "SDValue", "N1", ")", "{", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "N0", "=", "N0", ".", "getOperand", "(", "", ")", ";", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "", ")", "N1", "=", "N1", ".", "getOperand", "(", "", ")", ";", "LoadSDNode", "*", "Load0", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N0", ")", ";", "LoadSDNode", "*", "Load1", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N1", ")", ";", "if", "(", "!", "Load0", "||", "!", "Load1", "||", "Load0", "->", "getChain", "(", ")", "!=", "Load1", "->", "getChain", "(", ")", "||", "!", "Load0", "->", "isSimple", "(", ")", "||", "!", "Load1", "->", "isSimple", "(", ")", "||", "Load0", "->", "isIndexed", "(", ")", "||", "Load1", "->", "isIndexed", "(", ")", ")", "return", "", ";", "auto", "BaseLocDecomp0", "=", "BaseIndexOffset", "::", "match", "(", "Load0", ",", "DAG", ")", ";"], "ground_truth": ["auto", "BaseLocDecomp1", "=", "BaseIndexOffset", "::", "match", "(", "Load1", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "TryDistrubutionADDVecReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76021, "Length": 512, "Cover_Rate": 0.471889400921659} {"Template_token": ["", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "nullptr", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "std", "::", "max", "(", "", ",", "TotalArgRegsSaveSize", ")", ")", ";"], "ground_truth": ["AFI", "->", "setVarArgsFrameIndex", "(", "FrameIndex", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76022, "Length": 44, "Cover_Rate": 0.43564356435643564} {"Template_token": ["", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "InChain", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "WinDBZCheckDenominator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76024, "Length": 83, "Cover_Rate": 0.4911242603550296} {"Template_token": ["", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "InChain", ",", "Op", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "InChain", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "WinDBZCheckDenominator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76025, "Length": 111, "Cover_Rate": 0.6568047337278107} {"Template_token": ["", "void", "TargetLowering", "::", "addTypeForNEON", "(", "MVT", "VT", ",", "MVT", "PromotedLdStVT", ",", "MVT", "PromotedBitwiseVT", ")", "{", "if", "(", "VT", "!=", "PromotedLdStVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedLdStVT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedLdStVT", ")", ";", "}", "MVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "!=", "", ")", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "if", "(", "ElemTy", "==", "", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "}", "else", "{", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76027, "Length": 238, "Cover_Rate": 0.4006734006734007} {"Template_token": ["", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "bool", "AllowsUnaligned", "=", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ";", "auto", "Ty", "=", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ";", "if", "(", "Ty", "==", "", "||", "Ty", "==", "", "||", "Ty", "==", "", ")", "{", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Ty", "==", "", "||", "Ty", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "||", "Subtarget", "->", "isLittle", "(", ")", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}", "}", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "(", "Ty", "==", "", "||", "Ty", "==", "", "||", "Ty", "==", "", ")", ")", "{"], "ground_truth": ["if", "(", "Fast", ")", "*", "Fast", "=", "true", ";"], "File": "ARMISelLowering (2)6", "Func": "allowsMisalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76028, "Length": 152, "Cover_Rate": 0.5016501650165016} {"Template_token": ["", "for", "(", "auto", "*", "U", ":", "V", "->", "users", "(", ")", ")", "Worklist", ".", "push_back", "(", "U", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "auto", "*", "U", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "U", ")", ")", "{", "for", "(", "auto", "*", "UU", ":", "U", "->", "users", "(", ")", ")", "Worklist", ".", "push_back", "(", "UU", ")", ";", "continue", ";", "}", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";"], "ground_truth": ["if", "(", "!", "I", "||", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "!=", "F", ")", "return", "false", ";"], "File": "ARMISelLowering (2)6", "Func": "allUsersAreInFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76029, "Length": 104, "Cover_Rate": 0.7761194029850746} {"Template_token": ["", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "false", ";", "isLoadOp", "=", "false", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoadOp", ")", "{", "VecTy", "=", "N", "->", "getValueType", "(", "", ")", ";", "}", "else", "if", "(", "isIntrinsic", ")", "{", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ".", "getValueType", "(", ")", ";", "}", "else", "{", "assert", "(", "isStore", "&&", "", ")", ";", "VecTy", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "}", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "", ")", "==", "Addr", "?", "", ":", "", ")", ";", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ";", "if", "(", "NumBytes", ">=", "", "*", "", "&&", "(", "!", "CInc", "||", "CInc", "->", "getZExtValue", "(", ")", "!=", "NumBytes", ")", ")", "{", "continue", ";", "}", "EVT", "AlignedVecTy", "=", "VecTy", ";", "unsigned", "Alignment", "=", "MemN", "->", "getAlignment", "(", ")", ";", "if", "(", "isa", "<", "LSBaseSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "if", "(", "Alignment", "<", "VecTy", ".", "getScalarSizeInBits", "(", ")", "/", "", ")", "{", "MVT", "EltTy", "=", "", "(", "Alignment", "*", "", ")", ";", "assert", "(", "NumVecs", "==", "", "&&", "", ")", ";", "assert", "(", "!", "isLaneOp", "&&", "", ")", ";", "unsigned", "NumElts", "=", "NumBytes", "/", "(", "EltTy", ".", "getSizeInBits", "(", ")", "/", "", ")", ";", "AlignedVecTy", "=", "", "(", "EltTy", ",", "NumElts", ")", ";", "}", "Alignment", "=", "", ";", "}", "EVT", "Tys", "[", "", "]", ";", "unsigned", "NumResultVecs", "=", "(", "isLoadOp", "?", "NumVecs", ":", "", ")", ";", "unsigned", "n", ";", "for", "(", "n", "=", "", ";", "n", "<", "NumResultVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "AlignedVecTy", ";", "Tys", "[", "n", "++", "]", "=", "", ";", "Tys", "[", "n", "]", "=", "", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "makeArrayRef", "(", "Tys", ",", "NumResultVecs", "+", "", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "AddrOpIdx", ")", ")", ";", "Ops", ".", "push_back", "(", "Inc", ")", ";", "if", "(", "StoreSDNode", "*", "StN", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ops", ".", "push_back", "(", "StN", "->", "getValue", "(", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering (2)6", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76031, "Length": 503, "Cover_Rate": 0.3505226480836237} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "}", "case", "", ":", "{", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "ConstantSDNode", "*", "CI", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "APInt", "&", "Mask", "=", "CI", "->", "getAPIntValue", "(", ")", ";", "Known", ".", "Zero", "&=", "Mask", ";", "Known", ".", "One", "&=", "Mask", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "SDValue", "&", "SrcSV", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "SrcSV", ".", "getValueType", "(", ")", ";", "assert", "(", "VecVT", ".", "isVector", "(", ")", "&&", "", ")", ";", "const", "unsigned", "NumSrcElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "ConstantSDNode", "*", "Pos", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", ";", "assert", "(", "Pos", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "NumSrcElts", ")", "&&", "", ")", ";", "unsigned", "Idx", "=", "Pos", "->", "getZExtValue", "(", ")", ";", "APInt", "DemandedElt", "=", "APInt", "::", "getOneBitSet", "(", "NumSrcElts", ",", "Idx", ")", ";", "Known", "=", "DAG", ".", "computeKnownBits", "(", "SrcSV", ",", "DemandedElt", ",", "Depth", "+", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "unsigned", "DstSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "const", "unsigned", "SrcSz", "=", "VecVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "(", "void", ")", "SrcSz", ";", "assert", "(", "SrcSz", "==", "Known", ".", "getBitWidth", "(", ")", ")", ";", "assert", "(", "DstSz", ">", "SrcSz", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "Known", "=", "Known", ".", "sext", "(", "DstSz", ")", ";", "else", "{", "Known", "=", "Known", ".", "zext", "(", "DstSz", ",", "true", ")", ";", "}"], "ground_truth": ["assert", "(", "DstSz", "==", "Known", ".", "getBitWidth", "(", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76033, "Length": 338, "Cover_Rate": 0.5373608903020668} {"Template_token": ["", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "}", "case", "", ":", "{", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "ConstantSDNode", "*", "CI", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "APInt", "&", "Mask", "=", "CI", "->", "getAPIntValue", "(", ")", ";", "Known", ".", "Zero", "&=", "Mask", ";", "Known", ".", "One", "&=", "Mask", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "SDValue", "&", "SrcSV", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "SrcSV", ".", "getValueType", "(", ")", ";", "assert", "(", "VecVT", ".", "isVector", "(", ")", "&&", "", ")", ";", "const", "unsigned", "NumSrcElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "ConstantSDNode", "*", "Pos", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", ";", "assert", "(", "Pos", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "NumSrcElts", ")", "&&", "", ")", ";", "unsigned", "Idx", "=", "Pos", "->", "getZExtValue", "(", ")", ";", "APInt", "DemandedElt", "=", "APInt", "::", "getOneBitSet", "(", "NumSrcElts", ",", "Idx", ")", ";", "Known", "=", "DAG", ".", "computeKnownBits", "(", "SrcSV", ",", "DemandedElt", ",", "Depth", "+", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["const", "unsigned", "DstSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76034, "Length": 226, "Cover_Rate": 0.35930047694753575} {"Template_token": ["", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Builder", ".", "CreateCall", "(", "", "(", "M", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "emitAtomicCmpXchgNoStoreLLBalance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76035, "Length": 31, "Cover_Rate": 0.5254237288135594} {"Template_token": ["", "void", "TargetLowering", "::", "emitAtomicCmpXchgNoStoreLLBalance", "(", "IRBuilder", "<", ">", "&", "Builder", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "return", ";"], "ground_truth": ["Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "emitAtomicCmpXchgNoStoreLLBalance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76036, "Length": 42, "Cover_Rate": 0.711864406779661} {"Template_token": ["", "return", "nullptr", ";", "case", "AtomicOrdering", "::", "SequentiallyConsistent", ":", "if", "(", "!", "Inst", "->", "hasAtomicStore", "(", ")", ")", "return", "nullptr", ";", "LLVM_FALLTHROUGH", ";", "case", "AtomicOrdering", "::", "Release", ":", "case", "AtomicOrdering", "::", "AcquireRelease", ":", "if", "(", "Subtarget", "->", "preferISHSTBarriers", "(", ")", ")", "return", "makeDMB", "(", "Builder", ",", "", ")", ";", "else", "return", "makeDMB", "(", "Builder", ",", "", ")", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "emitLeadingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76038, "Length": 64, "Cover_Rate": 0.5378151260504201} {"Template_token": ["", "bool", "IsAcquire", "=", "isAcquireOrStronger", "(", "Ord", ")", ";", "if", "(", "ValTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "", "Int", "=", "IsAcquire", "?", "", ":", "", ";", "Function", "*", "Ldrex", "=", "", "(", "M", ",", "Int", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "Value", "*", "LoHi", "=", "Builder", ".", "CreateCall", "(", "Ldrex", ",", "Addr", ",", "", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Lo", "=", "Builder", ".", "CreateZExt", "(", "Lo", ",", "ValTy", ",", "", ")", ";", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValTy", ",", "", ")", ";", "return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValTy", ",", "", ")", ")", ",", "", ")", ";", "}", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";", "", "Int", "=", "IsAcquire", "?", "", ":", "", ";", "Function", "*", "Ldrex", "=", "", "(", "M", ",", "Int", ",", "Tys", ")", ";"], "ground_truth": ["return", "Builder", ".", "CreateTruncOrBitCast", "(", "Builder", ".", "CreateCall", "(", "Ldrex", ",", "Addr", ")", ",", "cast", "<", "PointerType", ">", "(", "Addr", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "emitLoadLinked", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76039, "Length": 242, "Cover_Rate": 0.7610062893081762} {"Template_token": ["", "Value", "*", "Lo", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Lo", "=", "Builder", ".", "CreateZExt", "(", "Lo", ",", "ValTy", ",", "", ")", ";", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValTy", ",", "", ")", ";", "return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValTy", ",", "", ")", ")", ",", "", ")", ";", "}", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";", "", "Int", "=", "IsAcquire", "?", "", ":", "", ";"], "ground_truth": ["Function", "*", "Ldrex", "=", "", "(", "M", ",", "Int", ",", "Tys", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "emitLoadLinked", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76040, "Length": 137, "Cover_Rate": 0.4308176100628931} {"Template_token": ["", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "assert", "(", "Subtarget", "->", "isThumb2", "(", ")", "&&", "", ")", ";", "switch", "(", "TM", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Tiny", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Medium", ":", "case", "CodeModel", "::", "Kernel", ":", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76041, "Length": 301, "Cover_Rate": 0.6629955947136564} {"Template_token": ["", "MachineBasicBlock", "*", "TargetLowering", "::", "EmitLowered__chkstk", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "assert", "(", "Subtarget", "->", "isThumb2", "(", ")", "&&", "", ")", ";", "switch", "(", "TM", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Tiny", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Medium", ":", "case", "CodeModel", "::", "Kernel", ":", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "MBB", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76042, "Length": 416, "Cover_Rate": 0.9162995594713657} {"Template_token": ["", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "", ")", ",", "Int32Ty", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Strex", ",", "{", "Lo", ",", "Hi", ",", "Addr", "}", ")", ";", "}", "", "Int", "=", "IsRelease", "?", "", ":", "", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";"], "ground_truth": ["Function", "*", "Strex", "=", "", "(", "M", ",", "Int", ",", "Tys", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76044, "Length": 113, "Cover_Rate": 0.40942028985507245} {"Template_token": ["", "", "Int", "=", "IsRelease", "?", "", ":", "", ";", "Function", "*", "Strex", "=", "", "(", "M", ",", "Int", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int32Ty", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "", ")", ",", "Int32Ty", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Strex", ",", "{", "Lo", ",", "Hi", ",", "Addr", "}", ")", ";", "}", "", "Int", "=", "IsRelease", "?", "", ":", "", ";"], "ground_truth": ["Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";"], "File": "ARMISelLowering (2)6", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76045, "Length": 150, "Cover_Rate": 0.5434782608695652} {"Template_token": ["", "Register", "srcLoop", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "srcPhi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "destLoop", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "destPhi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "varPhi", ")", ".", "addReg", "(", "varLoop", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addReg", "(", "varEnd", ")", ".", "addMBB", "(", "entryBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "srcPhi", ")", ".", "addReg", "(", "srcLoop", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addReg", "(", "src", ")", ".", "addMBB", "(", "entryBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "destPhi", ")", ".", "addReg", "(", "destLoop", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addReg", "(", "dest", ")", ".", "addMBB", "(", "entryBB", ")", ";", "Register", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "IsNeon", "?", "VecTRC", ":", "TRC", ")", ";", "emitPostLd", "(", "BB", ",", "BB", "->", "end", "(", ")", ",", "TII", ",", "dl", ",", "UnitSize", ",", "scratch", ",", "srcPhi", ",", "srcLoop", ",", "IsThumb1", ",", "IsThumb2", ")", ";", "emitPostSt", "(", "BB", ",", "BB", "->", "end", "(", ")", ",", "TII", ",", "dl", ",", "UnitSize", ",", "scratch", ",", "destPhi", ",", "destLoop", ",", "IsThumb1", ",", "IsThumb2", ")", ";", "if", "(", "IsThumb1", ")", "{", "BuildMI", "(", "*", "BB", ",", "BB", "->", "end", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "varLoop", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addReg", "(", "varPhi", ")", ".", "addImm", "(", "UnitSize", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "BB", "->", "end", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "IsThumb2", "?", "", ":", "", ")", ",", "varLoop", ")", ";", "MIB", ".", "addReg", "(", "varPhi", ")", ".", "addImm", "(", "UnitSize", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "", ")", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", "true", ")", ";", "}", "BuildMI", "(", "*", "BB", ",", "BB", "->", "end", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "IsThumb1", "?", "", ":", "IsThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "exitMBB", ";", "auto", "StartOfExit", "=", "exitMBB", "->", "begin", "(", ")", ";", "unsigned", "srcIn", "=", "srcLoop", ";", "unsigned", "destIn", "=", "destLoop", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "BytesLeft", ";", "i", "++", ")", "{", "Register", "srcOut", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "destOut", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";"], "ground_truth": ["emitPostLd", "(", "BB", ",", "StartOfExit", ",", "TII", ",", "dl", ",", "", ",", "scratch", ",", "srcIn", ",", "srcOut", ",", "IsThumb1", ",", "IsThumb2", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "EmitStructByval", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76046, "Length": 510, "Cover_Rate": 0.3111653447223917} {"Template_token": ["", "case", "AtomicOrdering", "::", "Release", ":", "return", "nullptr", ";", "case", "AtomicOrdering", "::", "Acquire", ":", "case", "AtomicOrdering", "::", "AcquireRelease", ":", "case", "AtomicOrdering", "::", "SequentiallyConsistent", ":", "return", "makeDMB", "(", "Builder", ",", "", ")", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "emitTrailingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76047, "Length": 38, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "switch", "(", "Ord", ")", "{", "case", "AtomicOrdering", "::", "NotAtomic", ":", "case", "AtomicOrdering", "::", "Unordered", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AtomicOrdering", "::", "Monotonic", ":", "case", "AtomicOrdering", "::", "Release", ":"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMISelLowering (2)6", "Func": "emitTrailingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76048, "Length": 33, "Cover_Rate": 0.38372093023255816} {"Template_token": ["", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "", "||", "Op", ".", "getValueType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "auto", "Move", "=", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Move", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "SDValue", "Copy", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "", ",", "Ops", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "*", "Move", ",", "&", "Copy", ")", ";", "return", "Copy", ";", "}", "if", "(", "SrcVT", "==", "", "&&", "DstVT", "==", "", ")", "{", "if", "(", "!", "HasFullFP16", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "SrcVT", "==", "", "&&", "DstVT", "==", "", ")", "{", "if", "(", "!", "HasFullFP16", ")", "return", "SDValue", "(", ")", ";", "auto", "ZeroExtend", "=", "N", "->", "use_begin", "(", ")", ";", "if", "(", "N", "->", "use_size", "(", ")", "!=", "", "||", "ZeroExtend", "->", "getOpcode", "(", ")", "!=", "", "||", "ZeroExtend", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "auto", "Copy", "=", "ZeroExtend", "->", "use_begin", "(", ")", ";", "if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "", "&&", "Copy", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "", ",", "Op", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76049, "Length": 279, "Cover_Rate": 0.38482758620689655} {"Template_token": ["", "SDValue", "Result", "=", "LowerWindowsDIVLibCall", "(", "Op", ",", "DAG", ",", "Signed", ",", "DBZCHK", ")", ";", "SDValue", "Lower", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Result", ")", ";", "SDValue", "Upper", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Result", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ")", ";", "Upper", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Upper", ")", ";"], "ground_truth": ["Results", ".", "push_back", "(", "Lower", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "ExpandDIV_Windows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76050, "Length": 84, "Cover_Rate": 0.4397905759162304} {"Template_token": ["", "bool", "TargetLowering", "::", "functionArgumentNeedsConsecutiveRegisters", "(", "Type", "*", "Ty", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ")", "const", "{", "if", "(", "getEffectiveCallingConv", "(", "CallConv", ",", "isVarArg", ")", "!=", "CallingConv", "::", "_AAPCS_VFP", ")", "return", "false", ";", "HABaseType", "Base", "=", "HA_UNKNOWN", ";", "uint64_t", "Members", "=", "", ";", "bool", "IsHA", "=", "isHomogeneousAggregate", "(", "Ty", ",", "Base", ",", "Members", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "IsHA", "<<", "", ";", "Ty", "->", "dump", "(", ")", ")", ";", "bool", "IsIntArray", "=", "Ty", "->", "isArrayTy", "(", ")", "&&", "Ty", "->", "getArrayElementType", "(", ")", "->", "isIntegerTy", "(", ")", ";"], "ground_truth": ["return", "IsHA", "||", "IsIntArray", ";"], "File": "ARMISelLowering (2)6", "Func": "functionArgumentNeedsConsecutiveRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76051, "Length": 100, "Cover_Rate": 0.9900990099009901} {"Template_token": ["", "switch", "(", "OpNum", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "OP_VREV", ":", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "case", "OP_VDUP0", ":", "case", "OP_VDUP1", ":", "case", "OP_VDUP2", ":", "case", "OP_VDUP3", ":", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ",", "DAG", ".", "getConstant", "(", "OpNum", "-", "OP_VDUP0", ",", "dl", ",", "", ")", ")", ";", "case", "OP_VEXT1", ":", "case", "OP_VEXT2", ":", "case", "OP_VEXT3", ":", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ",", "OpRHS", ",", "DAG", ".", "getConstant", "(", "OpNum", "-", "OP_VEXT1", "+", "", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["case", "OP_VUZPL", ":"], "File": "ARMISelLowering (2)6", "Func": "GeneratePerfectShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76052, "Length": 178, "Cover_Rate": 0.363265306122449} {"Template_token": ["", "const", "Align", "ABITypeAlign", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "ABITypeAlign", ";", "return", "std", "::", "min", "(", "ABITypeAlign", ",", "DL", ".", "getStackAlignment", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "getABIAlignmentForCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76053, "Length": 39, "Cover_Rate": 0.7358490566037735} {"Template_token": ["", "const", "Align", "ABITypeAlign", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "ABITypeAlign", ";", "return", "std", "::", "min", "(", "ABITypeAlign", ",", "DL", ".", "getStackAlignment", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "getABIAlignmentForCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76054, "Length": 39, "Cover_Rate": 0.7358490566037735} {"Template_token": ["", "case", "CallingConv", "::", "C", ":", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "CallingConv", "::", "_APCS", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2Base", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "getTargetMachine", "(", ")", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "_AAPCS_VFP", ";", "else", "return", "CallingConv", "::", "_AAPCS", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2Base", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "Fast", ";", "return", "CallingConv", "::", "_APCS", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2Base", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "_AAPCS_VFP", ";", "else", "return", "CallingConv", "::", "_AAPCS", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "getEffectiveCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76055, "Length": 141, "Cover_Rate": 0.6266666666666667} {"Template_token": ["", "Offset", "=", "DAG", ".", "getConstant", "(", "RHSC", ",", "SDLoc", "(", "Ptr", ")", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "Base", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "if", "(", "VT", "==", "", ")", "{", "if", "(", "Align", ">=", "", "&&", "IsInRange", "(", "RHSC", ",", "", ",", "", ")", ")", "return", "true", ";", "}", "else", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "{", "if", "(", "IsInRange", "(", "RHSC", ",", "", ",", "", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Align", ">=", "", "&&", "(", "CanChangeType", "||", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "IsInRange", "(", "RHSC", ",", "", ",", "", ")", ")", "return", "true", ";", "else", "if", "(", "Align", ">=", "", "&&", "(", "CanChangeType", "||", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "IsInRange", "(", "RHSC", ",", "", ",", "", ")", ")", "return", "true", ";", "else", "if", "(", "(", "CanChangeType", "||", "VT", "==", "", ")", "&&", "IsInRange", "(", "RHSC", ",", "", ",", "", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "getMVEIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76056, "Length": 181, "Cover_Rate": 0.42093023255813955} {"Template_token": ["", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "", "&&", "Ptr", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Ptr", "->", "getOperand", "(", "", ")", ")", ")", "return", "false", ";", "bool", "CanChangeType", "=", "isLE", "&&", "!", "IsMasked", ";", "ConstantSDNode", "*", "RHS", "=", "cast", "<", "ConstantSDNode", ">", "(", "Ptr", "->", "getOperand", "(", "", ")", ")", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "auto", "IsInRange", "=", "[", "&", "]", "(", "int", "RHSC", ",", "int", "Limit", ",", "int", "Scale", ")", "{", "if", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "Limit", "*", "Scale", "&&", "RHSC", "%", "Scale", "==", "", ")", "{", "assert", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "", ")", ";", "isInc", "=", "false", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "-", "RHSC", ",", "SDLoc", "(", "Ptr", ")", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "RHSC", ">", "", "&&", "RHSC", "<", "Limit", "*", "Scale", "&&", "RHSC", "%", "Scale", "==", "", ")", "{"], "ground_truth": ["isInc", "=", "Ptr", "->", "getOpcode", "(", ")", "==", "", ";"], "File": "ARMISelLowering (2)6", "Func": "getMVEIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76057, "Length": 185, "Cover_Rate": 0.43023255813953487} {"Template_token": ["", "bool", "Fast", ";", "if", "(", "Size", ">=", "", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "", ";", "}", "else", "if", "(", "Size", ">=", "", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76058, "Length": 89, "Cover_Rate": 0.559748427672956} {"Template_token": ["", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "Align", "=", "ST", "->", "getAlignment", "(", ")", ";", "isNonExt", "=", "!", "ST", "->", "isTruncatingStore", "(", ")", ";", "}", "else", "if", "(", "MaskedLoadSDNode", "*", "LD", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "=", "LD", "->", "getAlignment", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isNonExt", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "IsMasked", "=", "true", ";", "}", "else", "if", "(", "MaskedStoreSDNode", "*", "ST", "=", "dyn_cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "Align", "=", "ST", "->", "getAlignment", "(", ")", ";", "isNonExt", "=", "!", "ST", "->", "isTruncatingStore", "(", ")", ";", "IsMasked", "=", "true", ";", "}", "else", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "assert", "(", "Op", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "isNonExt", ")", "return", "false", ";", "auto", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", "||", "RHS", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "Offset", "=", "Op", "->", "getOperand", "(", "", ")", ";", "Base", "=", "Op", "->", "getOperand", "(", "", ")", ";", "AM", "=", "", ";", "return", "true", ";", "}", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "isLegal", "=", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "getMVEIndexedAddressParts", "(", "Op", ",", "VT", ",", "Align", ",", "isSEXTLoad", ",", "IsMasked", ",", "Subtarget", "->", "isLittle", "(", ")", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "{", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "getIndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "}", "if", "(", "!", "isLegal", ")", "return", "false", ";", "if", "(", "Ptr", "!=", "Base", ")", "{", "if", "(", "Ptr", "==", "Offset", "&&", "Op", "->", "getOpcode", "(", ")", "==", "", "&&", "!", "Subtarget", "->", "isThumb2", "(", ")", ")", "std", "::", "swap", "(", "Base", ",", "Offset", ")", ";", "if", "(", "Ptr", "!=", "Base", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76059, "Length": 411, "Cover_Rate": 0.7172774869109948} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "&", "", ";", "if", "(", "VT", "==", "", ")", "return", "&", "", ";", "}", "return", "TargetLowering", "::", "getRegClassFor", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "getRegClassFor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76060, "Length": 30, "Cover_Rate": 0.410958904109589} {"Template_token": ["", "break", ";", "case", "'r'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'t'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "}", "break", ";", "case", "", ":", "if", "(", "Constraint", "[", "", "]", "==", "'T'", ")", "{"], "ground_truth": ["switch", "(", "Constraint", "[", "", "]", ")", "{"], "File": "ARMISelLowering (2)6", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76061, "Length": 257, "Cover_Rate": 0.5468085106382978} {"Template_token": ["", "Register", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";"], "ground_truth": ["if", "(", "Reg", ")", "return", "Reg", ";"], "File": "ARMISelLowering (2)6", "Func": "getRegisterByName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76062, "Length": 30, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "Register", "TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Register", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";"], "ground_truth": ["if", "(", "Reg", ")", "return", "Reg", ";"], "File": "ARMISelLowering (2)6", "Func": "getRegisterByName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76063, "Length": 50, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasFPAO", "(", ")", ")", "return", "AM", ".", "Scale", "<", "", "?", "", ":", "", ";", "return", "", ";", "}", "return", "-", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "getScalingFactorCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76064, "Length": 28, "Cover_Rate": 0.42424242424242425} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasFPAO", "(", ")", ")", "return", "AM", ".", "Scale", "<", "", "?", "", ":", "", ";", "return", "", ";", "}", "return", "-", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "getScalingFactorCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76065, "Length": 28, "Cover_Rate": 0.42424242424242425} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", ")", "return", "", "(", "", ",", "VT", ".", "getVectorElementCount", "(", ")", ")", ";", "return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76066, "Length": 42, "Cover_Rate": 0.49411764705882355} {"Template_token": ["", "EVT", "TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", "DL", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", ")", "return", "", "(", "", ",", "VT", ".", "getVectorElementCount", "(", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76067, "Length": 67, "Cover_Rate": 0.788235294117647} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering (2)6", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76068, "Length": 492, "Cover_Rate": 0.4120603015075377} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Info", ".", "align", "=", "MaybeAlign", "(", "DL", ".", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Info", ".", "align", "=", "MaybeAlign", "(", "DL", ".", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Info", ".", "align", "=", "Align", "(", "", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";"], "ground_truth": ["Info", ".", "align", "=", "Align", "(", "", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "getTgtMemIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76069, "Length": 335, "Cover_Rate": 0.300179211469534} {"Template_token": ["", "assert", "(", "Subtarget", "->", "hasFP64", "(", ")", "||", "RHS", ".", "getValueType", "(", ")", "!=", "", ")", ";", "SDValue", "Cmp", ";"], "ground_truth": ["if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76070, "Length": 45, "Cover_Rate": 0.4017857142857143} {"Template_token": ["", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";"], "ground_truth": ["else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76071, "Length": 41, "Cover_Rate": 0.36607142857142855} {"Template_token": ["", "if", "(", "!", "Reg", ")", "return", ";", "unsigned", "Excess", "=", "", "*", "(", "", "-", "Reg", ")", ";", "const", "unsigned", "NSAAOffset", "=", "State", "->", "getNextStackOffset", "(", ")", ";", "if", "(", "NSAAOffset", "!=", "", "&&", "Size", ">", "Excess", ")", "{", "while", "(", "State", "->", "AllocateReg", "(", "GPRArgRegs", ")", ")", ";", "return", ";", "}", "unsigned", "ByValRegBegin", "=", "Reg", ";", "unsigned", "ByValRegEnd", "=", "std", "::", "min", "<", "unsigned", ">", "(", "Reg", "+", "Size", "/", "", ",", "", ")", ";", "State", "->", "addInRegsParamInfo", "(", "ByValRegBegin", ",", "ByValRegEnd", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "Reg", "+", "", ";", "i", "!=", "ByValRegEnd", ";", "++", "i", ")", "State", "->", "AllocateReg", "(", "GPRArgRegs", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "HandleByVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76072, "Length": 108, "Cover_Rate": 0.4954128440366973} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Waste", ";", "++", "i", ")", "Reg", "=", "State", "->", "AllocateReg", "(", "GPRArgRegs", ")", ";", "if", "(", "!", "Reg", ")", "return", ";", "unsigned", "Excess", "=", "", "*", "(", "", "-", "Reg", ")", ";", "const", "unsigned", "NSAAOffset", "=", "State", "->", "getNextStackOffset", "(", ")", ";", "if", "(", "NSAAOffset", "!=", "", "&&", "Size", ">", "Excess", ")", "{", "while", "(", "State", "->", "AllocateReg", "(", "GPRArgRegs", ")", ")", ";", "return", ";", "}", "unsigned", "ByValRegBegin", "=", "Reg", ";", "unsigned", "ByValRegEnd", "=", "std", "::", "min", "<", "unsigned", ">", "(", "Reg", "+", "Size", "/", "", ",", "", ")", ";", "State", "->", "addInRegsParamInfo", "(", "ByValRegBegin", ",", "ByValRegEnd", ")", ";", "for", "(", "unsigned", "i", "=", "Reg", "+", "", ";", "i", "!=", "ByValRegEnd", ";", "++", "i", ")", "State", "->", "AllocateReg", "(", "GPRArgRegs", ")", ";", "Size", "=", "std", "::", "max", "<", "int", ">", "(", "Size", "-", "Excess", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "HandleByVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76073, "Length": 148, "Cover_Rate": 0.6788990825688074} {"Template_token": ["", "void", "TargetLowering", "::", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "return", "TargetLowering", "::", "insertSSPDeclarations", "(", "M", ")", ";"], "ground_truth": ["M", ".", "getOrInsertGlobal", "(", "", ",", "Type", "::", "getInt8PtrTy", "(", "M", ".", "getContext", "(", ")", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "insertSSPDeclarations", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76074, "Length": 50, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "void", "TargetLowering", "::", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "return", "TargetLowering", "::", "insertSSPDeclarations", "(", "M", ")", ";", "M", ".", "getOrInsertGlobal", "(", "", ",", "Type", "::", "getInt8PtrTy", "(", "M", ".", "getContext", "(", ")", ")", ")", ";", "FunctionCallee", "SecurityCheckCookie", "=", "M", ".", "getOrInsertFunction", "(", "", ",", "Type", "::", "getVoidTy", "(", "M", ".", "getContext", "(", ")", ")", ",", "Type", "::", "getInt8PtrTy", "(", "M", ".", "getContext", "(", ")", ")", ")", ";", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "SecurityCheckCookie", ".", "getCallee", "(", ")", ")", ")", "F", "->", "addAttribute", "(", "", ",", "Attribute", "::", "AttrKind", "::", "InReg", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "insertSSPDeclarations", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76075, "Length": 114, "Cover_Rate": 1.0} {"Template_token": ["", "OtherOp", "=", "N1", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "if", "(", "AllOnes", ")", "return", "false", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "CC", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "CC", ".", "getValueType", "(", ")", "!=", "", "||", "CC", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "Invert", "=", "!", "AllOnes", ";", "if", "(", "AllOnes", ")", "OtherOp", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "VT", ")", ";", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "OtherOp", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "VT", ")", ";"], "ground_truth": ["else", "OtherOp", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getAllOnesValue", "(", "VT", ".", "getSizeInBits", "(", ")", ")", ",", "dl", ",", "VT", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "isConditionalZeroOrAllOnes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76076, "Length": 143, "Cover_Rate": 0.5257352941176471} {"Template_token": ["", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RegVT", "==", "", ")", "{", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "}", "else", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "!", "MatchingStackOffset", "(", "Arg", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ",", "MFI", ",", "MRI", ",", "TII", ")", ")", "return", "false", ";", "}", "}", "}"], "ground_truth": ["const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76077, "Length": 220, "Cover_Rate": 0.3206997084548105} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RegVT", "==", "", ")", "{", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "}", "else", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "!", "MatchingStackOffset", "(", "Arg", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ",", "MFI", ",", "MRI", ",", "TII", ")", ")", "return", "false", ";", "}", "}", "}", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "parametersInCSRMatch", "(", "MRI", ",", "CallerPreserved", ",", "ArgLocs", ",", "OutVals", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)6", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76078, "Length": 263, "Cover_Rate": 0.38338192419825073} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", "==", "", "&&", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDNode", "*", "BVN", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "BVN", "->", "getValueType", "(", "", ")", "!=", "", "||", "BVN", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "LoElt", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "", ":", "", ";", "unsigned", "HiElt", "=", "", "-", "LoElt", ";", "ConstantSDNode", "*", "Lo0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "LoElt", ")", ")", ";", "ConstantSDNode", "*", "Hi0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "HiElt", ")", ")", ";"], "ground_truth": ["ConstantSDNode", "*", "Lo1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "LoElt", "+", "", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "isExtendedBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76079, "Length": 139, "Cover_Rate": 0.3475} {"Template_token": ["", "bool", "TargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "const", "MachineFunction", "&", "MF", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasMVEFloatOps", "(", ")", ")", "return", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "ARMISelLowering (2)6", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76080, "Length": 63, "Cover_Rate": 0.875} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasMVEFloatOps", "(", ")", ")", "return", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "break", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)6", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76081, "Length": 52, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasFullFP16", "(", ")", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "if", "(", "VT", "==", "", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasFP64", "(", ")", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)6", "Func": "isFPImmLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76082, "Length": 60, "Cover_Rate": 0.5825242718446602} {"Template_token": ["", "unsigned", "VecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", ";", "unsigned", "ElSize", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", "->", "getElementType", "(", ")", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "VecTy", "->", "getElementType", "(", ")", "->", "isHalfTy", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "VecTy", "->", "getNumElements", "(", ")", "<", "", ")", "return", "false", ";"], "File": "ARMISelLowering (2)6", "Func": "isLegalInterleavedAccessType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76083, "Length": 92, "Cover_Rate": 0.609271523178808} {"Template_token": ["", "if", "(", "const", "GlobalAlias", "*", "GA", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "GV", ")", ")", "if", "(", "!", "(", "GV", "=", "GA", "->", "getBaseObject", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "const", "auto", "*", "V", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", "return", "V", "->", "isConstant", "(", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "isReadOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76084, "Length": 53, "Cover_Rate": 0.7066666666666667} {"Template_token": ["", "if", "(", "const", "auto", "*", "V", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", "return", "V", "->", "isConstant", "(", ")", ";"], "ground_truth": ["return", "isa", "<", "Function", ">", "(", "GV", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "isReadOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76085, "Length": 31, "Cover_Rate": 0.41333333333333333} {"Template_token": ["", "if", "(", "V2Tmp", "->", "getOpcode", "(", ")", "==", "", ")", "V2TmpReg", "=", "V2Tmp", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "K1", "||", "!", "K2", "||", "*", "K1", "==", "Op2", "||", "*", "K2", "!=", "K2Tmp", "||", "V1Tmp", "!=", "V2Tmp", "||", "V2TmpReg", "!=", "V2", ")", "return", "false", ";", "const", "SDValue", "*", "LowerCheckOp", "=", "isLowerSaturate", "(", "LHS1", ",", "RHS1", ",", "TrueVal1", ",", "FalseVal1", ",", "CC1", ",", "*", "K1", ")", "?", "&", "Op", ":", "isLowerSaturate", "(", "LHS2", ",", "RHS2", ",", "TrueVal2", ",", "FalseVal2", ",", "CC2", ",", "*", "K2", ")", "?", "&", "Op2", ":", "nullptr", ";", "const", "SDValue", "*", "UpperCheckOp", "=", "isUpperSaturate", "(", "LHS1", ",", "RHS1", ",", "TrueVal1", ",", "FalseVal1", ",", "CC1", ",", "*", "K1", ")", "?", "&", "Op", ":", "isUpperSaturate", "(", "LHS2", ",", "RHS2", ",", "TrueVal2", ",", "FalseVal2", ",", "CC2", ",", "*", "K2", ")", "?", "&", "Op2", ":", "nullptr", ";", "if", "(", "!", "UpperCheckOp", "||", "!", "LowerCheckOp", "||", "LowerCheckOp", "==", "UpperCheckOp", ")", "return", "false", ";", "int64_t", "Val1", "=", "cast", "<", "ConstantSDNode", ">", "(", "*", "K1", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "Val2", "=", "cast", "<", "ConstantSDNode", ">", "(", "*", "K2", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "PosVal", "=", "std", "::", "max", "(", "Val1", ",", "Val2", ")", ";"], "ground_truth": ["int64_t", "NegVal", "=", "std", "::", "min", "(", "Val1", ",", "Val2", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "isSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76086, "Length": 209, "Cover_Rate": 0.3554421768707483} {"Template_token": ["", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "isLegalMVEShuffleOp", "(", "PFEntry", ")", ")", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ",", "isV_UNDEF", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSize", ">=", "", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "ShuffleVectorInst", "::", "isIdentityMask", "(", "M", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", ")", "return", "true", ";", "else", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTBLMask", "(", "M", ",", "VT", ")", "||", "isNEONTwoResultShuffleMask", "(", "M", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", ")", "return", "true", ";", "else", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "isReverseMask", "(", "M", ",", "VT", ")", ")", "return", "true", ";", "else", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "isVMOVNMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVMOVNMask", "(", "M", ",", "VT", ",", "", ")", ")", ")", "return", "true", ";", "else", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76087, "Length": 333, "Cover_Rate": 0.943342776203966} {"Template_token": ["", "}", "bool", "ReverseVEXT", ",", "isV_UNDEF", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSize", ">=", "", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "ShuffleVectorInst", "::", "isIdentityMask", "(", "M", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", ")", "return", "true", ";"], "ground_truth": ["else", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTBLMask", "(", "M", ",", "VT", ")", "||", "isNEONTwoResultShuffleMask", "(", "M", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", ")", "return", "true", ";"], "File": "ARMISelLowering (2)6", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76088, "Length": 119, "Cover_Rate": 0.3371104815864023} {"Template_token": ["", "EVT", "VT", "=", "ExtVal", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "VT", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "Ld", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "ExtVal", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "Ld", "->", "isExpandingLoad", "(", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "isVectorLoadExtDesirable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76091, "Length": 52, "Cover_Rate": 0.3443708609271523} {"Template_token": ["", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "VT", "=", "is128Bits", "?", "", ":", "", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "MVEVMVNModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "if", "(", "type", "!=", "VMOVModImm", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "", ";", "uint64_t", "Val", "=", "", ";", "unsigned", "ImmMask", "=", "", ";"], "ground_truth": ["Imm", "=", "", ";"], "File": "ARMISelLowering (2)6", "Func": "isVMOVModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76092, "Length": 252, "Cover_Rate": 0.4397905759162304} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "M", "[", "i", "]", ">=", "", "&&", "M", "[", "i", "]", "!=", "(", "int", ")", "i", ")", "return", "false", ";", "if", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "M", "[", "i", "+", "", "]", "!=", "(", "int", ")", "(", "NumElts", "+", "i", "+", "Offset", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)6", "Func": "isVMOVNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76093, "Length": 74, "Cover_Rate": 0.5401459854014599} {"Template_token": ["", "if", "(", "M", "[", "i", "]", ">=", "", "&&", "M", "[", "i", "]", "!=", "(", "int", ")", "i", ")", "return", "false", ";", "if", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "M", "[", "i", "+", "", "]", "!=", "(", "int", ")", "(", "NumElts", "+", "i", "+", "Offset", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "isVMOVNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76094, "Length": 55, "Cover_Rate": 0.40145985401459855} {"Template_token": ["", "static", "bool", "isVREVMask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ",", "unsigned", "BlockSize", ")", "{", "assert", "(", "(", "BlockSize", "==", "", "||", "BlockSize", "==", "", "||", "BlockSize", "==", "", ")", "&&", "", ")", ";", "unsigned", "EltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "BlockElts", "=", "M", "[", "", "]", "+", "", ";"], "ground_truth": ["if", "(", "M", "[", "", "]", "<", "", ")", "BlockElts", "=", "BlockSize", "/", "EltSz", ";"], "File": "ARMISelLowering (2)6", "Func": "isVREVMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76095, "Length": 88, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "if", "(", "M", "[", "", "]", "<", "", ")", "BlockElts", "=", "BlockSize", "/", "EltSz", ";", "if", "(", "BlockSize", "<=", "EltSz", "||", "BlockSize", "!=", "BlockElts", "*", "EltSz", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "", ")", "continue", ";"], "ground_truth": ["if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "(", "i", "-", "i", "%", "BlockElts", ")", "+", "(", "BlockElts", "-", "", "-", "i", "%", "BlockElts", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)6", "Func": "isVREVMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76096, "Length": 87, "Cover_Rate": 0.5272727272727272} {"Template_token": ["", "static", "SDValue", "LowerAtomicLoadStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "isStrongerThanMonotonic", "(", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", "->", "getOrdering", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerAtomicLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76097, "Length": 37, "Cover_Rate": 0.9736842105263158} {"Template_token": ["", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "if", "(", "!", "IsPositionIndependent", ")", "return", "Result", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "DL", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76098, "Length": 115, "Cover_Rate": 0.4423076923076923} {"Template_token": ["", "bool", "hasDominantValue", "=", "false", ";", "bool", "isConstant", "=", "true", ";", "DenseMap", "<", "SDValue", ",", "unsigned", ">", "ValueCounts", ";", "SDValue", "Value", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "if", "(", "i", ">", "", ")", "isOnlyLowElement", "=", "false", ";", "if", "(", "!", "isa", "<", "ConstantFPSDNode", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", ")", "isConstant", "=", "false", ";", "ValueCounts", ".", "insert", "(", "std", "::", "make_pair", "(", "V", ",", "", ")", ")", ";", "unsigned", "&", "Count", "=", "ValueCounts", "[", "V", "]", ";", "if", "(", "++", "Count", ">", "(", "NumElts", "/", "", ")", ")", "{", "hasDominantValue", "=", "true", ";", "Value", "=", "V", ";", "}", "}", "if", "(", "ValueCounts", ".", "size", "(", ")", "!=", "", ")", "usesOnlyOneValue", "=", "false", ";", "if", "(", "!", "Value", ".", "getNode", "(", ")", "&&", "!", "ValueCounts", ".", "empty", "(", ")", ")", "Value", "=", "ValueCounts", ".", "begin", "(", ")", "->", "first", ";", "if", "(", "ValueCounts", ".", "empty", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "isOnlyLowElement", "&&", "!", "", "(", "Value", ".", "getNode", "(", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "hasDominantValue", "&&", "EltSize", "<=", "", ")", "{", "if", "(", "!", "isConstant", ")", "{", "SDValue", "N", ";", "ConstantSDNode", "*", "constIndex", ";", "if", "(", "Value", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "constIndex", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Value", "->", "getOperand", "(", "", ")", ")", ")", ")", "{", "if", "(", "VT", "!=", "Value", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ")", "{", "unsigned", "index", "=", "constIndex", "->", "getAPIntValue", "(", ")", ".", "getLimitedValue", "(", ")", "%", "VT", ".", "getVectorNumElements", "(", ")", ";", "N", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "Value", ",", "DAG", ".", "getConstant", "(", "index", ",", "dl", ",", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "index", ",", "dl", ",", "", ")", ")", ";", "}", "else", "N", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", "->", "getOperand", "(", "", ")", ",", "Value", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "N", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "if", "(", "!", "usesOnlyOneValue", ")", "{", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumElts", ";", "++", "I", ")", "{", "if", "(", "Op", ".", "getOperand", "(", "I", ")", "==", "Value", ")", "continue", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", ")", ";", "Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "I", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "I", ",", "dl", ",", "", ")", ")", ";", "N", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "LowerBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76100, "Length": 507, "Cover_Rate": 0.31066176470588236} {"Template_token": ["", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "SDValue", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76103, "Length": 390, "Cover_Rate": 0.593607305936073} {"Template_token": ["", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "Op1VT", "==", "Op2VT", "&&", "", ")", ";", "assert", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "", ")", ";", "SDValue", "NewV1", "=", "PromoteMVEPredVector", "(", "dl", ",", "V1", ",", "Op1VT", ",", "DAG", ")", ";", "SDValue", "NewV2", "=", "PromoteMVEPredVector", "(", "dl", ",", "V2", ",", "Op2VT", ",", "DAG", ")", ";", "MVT", "ElType", "=", "getVectorTyFromPredicateVector", "(", "VT", ")", ".", "getScalarType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "EVT", "ConcatVT", "=", "", "(", "ElType", ",", "NumElts", ")", ";", "SDValue", "ConVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ConcatVT", ")", ";", "auto", "ExractInto", "=", "[", "&", "DAG", ",", "&", "dl", "]", "(", "SDValue", "NewV", ",", "SDValue", "ConVec", ",", "unsigned", "&", "j", ")", "{", "EVT", "NewVT", "=", "NewV", ".", "getValueType", "(", ")", ";", "EVT", "ConcatVT", "=", "ConVec", ".", "getValueType", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NewVT", ".", "getVectorNumElements", "(", ")", ";", "i", "<", "e", ";", "i", "++", ",", "j", "++", ")", "{", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "NewV", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "dl", ")", ")", ";", "ConVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ConcatVT", ",", "ConVec", ",", "Elt", ",", "DAG", ".", "getConstant", "(", "j", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "LowerCONCAT_VECTORS_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76104, "Length": 230, "Cover_Rate": 0.6117021276595744} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "Op1VT", "=", "V1", ".", "getValueType", "(", ")", ";", "EVT", "Op2VT", "=", "V2", ".", "getValueType", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "Op1VT", "==", "Op2VT", "&&", "", ")", ";", "assert", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "", ")", ";", "SDValue", "NewV1", "=", "PromoteMVEPredVector", "(", "dl", ",", "V1", ",", "Op1VT", ",", "DAG", ")", ";", "SDValue", "NewV2", "=", "PromoteMVEPredVector", "(", "dl", ",", "V2", ",", "Op2VT", ",", "DAG", ")", ";", "MVT", "ElType", "=", "getVectorTyFromPredicateVector", "(", "VT", ")", ".", "getScalarType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "EVT", "ConcatVT", "=", "", "(", "ElType", ",", "NumElts", ")", ";", "SDValue", "ConVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ConcatVT", ")", ";", "auto", "ExractInto", "=", "[", "&", "DAG", ",", "&", "dl", "]", "(", "SDValue", "NewV", ",", "SDValue", "ConVec", ",", "unsigned", "&", "j", ")", "{", "EVT", "NewVT", "=", "NewV", ".", "getValueType", "(", ")", ";", "EVT", "ConcatVT", "=", "ConVec", ".", "getValueType", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NewVT", ".", "getVectorNumElements", "(", ")", ";", "i", "<", "e", ";", "i", "++", ",", "j", "++", ")", "{"], "ground_truth": ["SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "NewV", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "dl", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerCONCAT_VECTORS_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76105, "Length": 234, "Cover_Rate": 0.6223404255319149} {"Template_token": ["", "if", "(", "IsDouble", "||", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "{", "return", "Op", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewVal", "=", "DAG", ".", "getTargetConstant", "(", "ImmVal", ",", "DL", ",", "", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "!", "ST", "->", "hasNEON", "(", ")", "||", "(", "!", "IsDouble", "&&", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VMovVT", ";", "uint64_t", "iVal", "=", "FPVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "IsDouble", "&&", "(", "iVal", "&", "", ")", "!=", "(", "iVal", ">>", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewVal", "=", "isVMOVModifiedImm", "(", "iVal", "&", "", ",", "", ",", "", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ",", "VMovVT", ",", "false", ",", "VMOVModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "if", "(", "IsDouble", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "SDValue", "VecFConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecFConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "NewVal", "=", "isVMOVModifiedImm", "(", "~", "iVal", "&", "", ",", "", ",", "", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ",", "VMovVT", ",", "false", ",", "VMVNModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "if", "(", "IsDouble", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "SDValue", "VecFConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecFConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76106, "Length": 383, "Cover_Rate": 0.5260989010989011} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "ConstantPoolSDNode", "*", "CP", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ";", "SDValue", "Res", ";", "if", "(", "Subtarget", "->", "genExecuteOnly", "(", ")", ")", "{", "auto", "AFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "auto", "T", "=", "const_cast", "<", "Type", "*", ">", "(", "CP", "->", "getType", "(", ")", ")", ";", "auto", "C", "=", "const_cast", "<", "Constant", "*", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ";", "auto", "M", "=", "const_cast", "<", "Module", "*", ">", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "getParent", "(", ")", ")", ";", "auto", "GV", "=", "new", "GlobalVariable", "(", "*", "M", ",", "T", ",", "true", ",", "GlobalVariable", "::", "InternalLinkage", ",", "C", ",", "Twine", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "getPrivateGlobalPrefix", "(", ")", ")", "+", "", "+", "Twine", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunctionNumber", "(", ")", ")", "+", "", "+", "Twine", "(", "AFI", "->", "createPICLabelUId", "(", ")", ")", ")", ";"], "ground_truth": ["SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "dyn_cast", "<", "GlobalValue", ">", "(", "GV", ")", ",", "dl", ",", "PtrVT", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76107, "Length": 181, "Cover_Rate": 0.6395759717314488} {"Template_token": ["", "SDValue", "FltRounds", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FPSCR", ",", "DAG", ".", "getConstant", "(", "", "<<", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "RMODE", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FltRounds", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "RMODE", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "LowerFLT_ROUNDS_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76108, "Length": 82, "Cover_Rate": 0.4880952380952381} {"Template_token": ["", "SDValue", "FPSCR", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Ops", ")", ";", "SDValue", "FltRounds", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FPSCR", ",", "DAG", ".", "getConstant", "(", "", "<<", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "RMODE", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FltRounds", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "RMODE", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerFLT_ROUNDS_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76109, "Length": 97, "Cover_Rate": 0.5773809523809523} {"Template_token": ["", "const", "unsigned", "DstSz", "=", "Op", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "SrcSz", "=", "SrcVal", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "DstSz", ">", "SrcSz", "&&", "DstSz", "<=", "", "&&", "SrcSz", ">=", "", "&&", "", ")", ";", "assert", "(", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "||", "!", "Subtarget", "->", "hasFPv8Base", "(", ")", ")", "&&", "", ")", ";", "assert", "(", "!", "(", "DstSz", "==", "", "&&", "Subtarget", "->", "hasFP16", "(", ")", ")", "&&", "", ")", ";", "SDLoc", "Loc", "(", "Op", ")", ";", "RTLIB", "::", "Libcall", "LC", ";", "MakeLibCallOptions", "CallOptions", ";", "if", "(", "SrcSz", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasFP16", "(", ")", ")", "SrcVal", "=", "DAG", ".", "getNode", "(", "", ",", "Loc", ",", "", ",", "SrcVal", ")", ";", "else", "{", "LC", "=", "RTLIB", "::", "getFPEXT", "(", "", ",", "", ")", ";", "assert", "(", "LC", "!=", "RTLIB", "::", "UNKNOWN_LIBCALL", "&&", "", ")", ";", "SrcVal", "=", "makeLibCall", "(", "DAG", ",", "LC", ",", "", ",", "SrcVal", ",", "CallOptions", ",", "Loc", ")", ".", "first", ";", "}", "}", "if", "(", "DstSz", "!=", "", ")", "return", "SrcVal", ";", "if", "(", "Subtarget", "->", "hasFP64", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "Loc", ",", "", ",", "SrcVal", ")", ";"], "ground_truth": ["LC", "=", "RTLIB", "::", "getFPEXT", "(", "", ",", "", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerFP_EXTEND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76111, "Length": 215, "Cover_Rate": 0.7439446366782007} {"Template_token": ["", "EVT", "SrcVT", "=", "SrcVal", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "unsigned", "DstSz", "=", "Op", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "SrcSz", "=", "SrcVT", ".", "getSizeInBits", "(", ")", ";", "(", "void", ")", "DstSz", ";", "assert", "(", "DstSz", "<", "SrcSz", "&&", "SrcSz", "<=", "", "&&", "DstSz", ">=", "", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "||", "!", "Subtarget", "->", "hasFPv8Base", "(", ")", ")", "&&", "", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerFP_ROUND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76112, "Length": 85, "Cover_Rate": 0.480225988700565} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ")", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getFPTOUINT", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "MakeLibCallOptions", "CallOptions", ";"], "ground_truth": ["return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "CallOptions", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76113, "Length": 130, "Cover_Rate": 0.8125} {"Template_token": ["", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getFPTOUINT", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "MakeLibCallOptions", "CallOptions", ";", "return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "CallOptions", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";", "}"], "ground_truth": ["return", "Op", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76114, "Length": 96, "Cover_Rate": 0.6} {"Template_token": ["", "EVT", "ArgVT", "=", "Arg", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "Type", "*", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ")", ";", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "ArgListTy", "Args", ";", "bool", "ShouldUseSRet", "=", "Subtarget", "->", "isAPCS_ABI", "(", ")", ";", "SDValue", "SRet", ";", "if", "(", "ShouldUseSRet", ")", "{", "const", "uint64_t", "ByteSize", "=", "DL", ".", "getTypeAllocSize", "(", "RetTy", ")", ";", "const", "unsigned", "StackAlign", "=", "DL", ".", "getPrefTypeAlignment", "(", "RetTy", ")", ";", "int", "FrameIdx", "=", "MFI", ".", "CreateStackObject", "(", "ByteSize", ",", "StackAlign", ",", "false", ")", ";", "SRet", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "SRet", ";", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Entry", ".", "IsZExt", "=", "false", ";", "Entry", ".", "IsSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "RetTy", "=", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "}", "ArgListEntry", "Entry", ";"], "ground_truth": ["Entry", ".", "Node", "=", "Arg", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76115, "Length": 225, "Cover_Rate": 0.42134831460674155} {"Template_token": ["", "++", "NumMovwMovt", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "RelAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "}", "else", "{", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "RelAddr", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "}", "SDValue", "SB", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "SB", ",", "RelAddr", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76116, "Length": 251, "Cover_Rate": 0.44821428571428573} {"Template_token": ["", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Chain", ",", "FuncTLVGet", ",", "DAG", ".", "getRegister", "(", "", ",", "", ")", ",", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76117, "Length": 87, "Cover_Rate": 0.30851063829787234} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setAdjustsStack", "(", "true", ")", ";", "auto", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", "F", ".", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ";", "auto", "ARI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getTLSCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Chain", ",", "FuncTLVGet", ",", "DAG", ".", "getRegister", "(", "", ",", "", ")", ",", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76118, "Length": 132, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "SDValue", "TEB", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "Chain", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "SDValue", "TLSArray", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TEB", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "DL", ")", ")", ";", "TLSArray", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSArray", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "TLSIndex", "=", "DAG", ".", "getTargetExternalSymbol", "(", "", ",", "PtrVT", ",", "", ")", ";", "TLSIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ")", ";", "TLSIndex", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSIndex", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Slot", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "TLS", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSArray", ",", "Slot", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "const", "auto", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "auto", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "", ")", ";"], "ground_truth": ["SDValue", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ")", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerGlobalTLSAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76119, "Length": 248, "Cover_Rate": 0.545054945054945} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "SDValue", "CurrentTEB", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "SDValue", "TEB", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "Chain", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "SDValue", "TLSArray", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TEB", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "DL", ")", ")", ";", "TLSArray", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSArray", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "TLSIndex", "=", "DAG", ".", "getTargetExternalSymbol", "(", "", ",", "PtrVT", ",", "", ")", ";", "TLSIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ")", ";", "TLSIndex", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSIndex", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Slot", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "TLS", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSArray", ",", "Slot", ")", ",", "MachinePointerInfo", "(", ")", ")", ";"], "ground_truth": ["const", "auto", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerGlobalTLSAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76120, "Length": 288, "Cover_Rate": 0.6329670329670329} {"Template_token": ["", "Type", "*", "EltPtrTy", "=", "SubVecTy", "->", "getVectorElementType", "(", ")", "->", "getPointerTo", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "EltPtrTy", ",", "SubVecTy", "}", ";", "Function", "*", "VstNFunc", "=", "", "(", "SI", "->", "getModule", "(", ")", ",", "StoreInts", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "EltPtrTy", ")", ")", ";", "for", "(", "auto", "S", ":", "Shuffles", ")", "Ops", ".", "push_back", "(", "S", ")", ";", "for", "(", "unsigned", "F", "=", "", ";", "F", "<", "Factor", ";", "F", "++", ")", "{", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "F", ")", ")", ";", "Builder", ".", "CreateCall", "(", "VstNFunc", ",", "Ops", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "}", "}", "}", ";", "for", "(", "unsigned", "StoreCount", "=", "", ";", "StoreCount", "<", "NumStores", ";", "++", "StoreCount", ")", "{", "if", "(", "StoreCount", ">", "", ")", "BaseAddr", "=", "Builder", ".", "CreateConstGEP1_32", "(", "SubVecTy", "->", "getVectorElementType", "(", ")", ",", "BaseAddr", ",", "LaneLen", "*", "Factor", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Shuffles", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Factor", ";", "i", "++", ")", "{", "unsigned", "IdxI", "=", "StoreCount", "*", "LaneLen", "*", "Factor", "+", "i", ";", "if", "(", "Mask", "[", "IdxI", "]", ">=", "", ")", "{", "Shuffles", ".", "push_back", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "createSequentialMask", "(", "Builder", ",", "Mask", "[", "IdxI", "]", ",", "LaneLen", ",", "", ")", ")", ")", ";", "}", "else", "{", "unsigned", "StartMask", "=", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "LaneLen", ";", "j", "++", ")", "{", "unsigned", "IdxJ", "=", "StoreCount", "*", "LaneLen", "*", "Factor", "+", "j", ";", "if", "(", "Mask", "[", "IdxJ", "*", "Factor", "+", "IdxI", "]", ">=", "", ")", "{", "StartMask", "=", "Mask", "[", "IdxJ", "*", "Factor", "+", "IdxI", "]", "-", "IdxJ", ";", "break", ";", "}", "}", "Shuffles", ".", "push_back", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "createSequentialMask", "(", "Builder", ",", "StartMask", ",", "LaneLen", ",", "", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76122, "Length": 335, "Cover_Rate": 0.3837342497136312} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerINTRINSIC_VOID", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "const", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "const", "BaseRegisterInfo", "*", "ARI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "CallingConv", "::", "C", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerINTRINSIC_VOID", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76124, "Length": 135, "Cover_Rate": 0.42452830188679247} {"Template_token": ["", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "LocMemOffset", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76126, "Length": 52, "Cover_Rate": 0.4727272727272727} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerMemOpCallTo", "(", "SDValue", "Chain", ",", "SDValue", "StackPtr", ",", "SDValue", "Arg", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ",", "const", "CCValAssign", "&", "VA", ",", "", "Flags", ")", "const", "{", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ",", "dl", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "LocMemOffset", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76127, "Length": 106, "Cover_Rate": 0.9636363636363636} {"Template_token": ["", "SDValue", "Combo", "=", "NewLoad", ";", "if", "(", "!", "PassThru", ".", "isUndef", "(", ")", "&&", "(", "PassThru", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "isZeroVector", "(", "PassThru", "->", "getOperand", "(", "", ")", ")", ")", ")", "Combo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Mask", ",", "NewLoad", ",", "PassThru", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Combo", ",", "NewLoad", ".", "getValue", "(", "", ")", "}", ",", "dl", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "LowerMLOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76128, "Length": 74, "Cover_Rate": 0.30578512396694213} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76129, "Length": 325, "Cover_Rate": 0.32861476238624876} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getExtLoad", "(", "", ",", "dl", ",", "", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getSizeInBits", "(", ")", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Pred", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Load", ")", ";", "if", "(", "MemVT", "!=", "", ")", "Pred", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "MemVT", ",", "Pred", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "Pred", ",", "Load", ".", "getValue", "(", "", ")", "}", ",", "dl", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerPredicateLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76130, "Length": 123, "Cover_Rate": 0.5189873417721519} {"Template_token": ["", "static", "SDValue", "LowerPredicateLoad", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "EVT", "MemVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "(", "MemVT", "==", "", "||", "MemVT", "==", "", "||", "MemVT", "==", "", ")", "&&", "", ")", ";", "assert", "(", "MemVT", "==", "Op", ".", "getValueType", "(", ")", ")", ";", "assert", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "LD", "->", "isUnindexed", "(", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getExtLoad", "(", "", ",", "dl", ",", "", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getSizeInBits", "(", ")", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Pred", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Load", ")", ";", "if", "(", "MemVT", "!=", "", ")", "Pred", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "MemVT", ",", "Pred", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "Pred", ",", "Load", ".", "getValue", "(", "", ")", "}", ",", "dl", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerPredicateLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76131, "Length": 214, "Cover_Rate": 0.9029535864978903} {"Template_token": ["", "StoreSDNode", "*", "ST", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "EVT", "MemVT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "(", "MemVT", "==", "", "||", "MemVT", "==", "", "||", "MemVT", "==", "", ")", "&&", "", ")", ";", "assert", "(", "MemVT", "==", "ST", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", ")", ";", "assert", "(", "!", "ST", "->", "isTruncatingStore", "(", ")", "&&", "", ")", ";", "assert", "(", "ST", "->", "isUnindexed", "(", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Build", "=", "ST", "->", "getValue", "(", ")", ";", "if", "(", "MemVT", "!=", "", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "I", "++", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Build", ",", "DAG", ".", "getConstant", "(", "I", ",", "dl", ",", "", ")", ")", ")", ";", "for", "(", "unsigned", "I", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "I", "<", "", ";", "I", "++", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "", ")", ")", ";", "Build", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Ops", ")", ";", "}", "SDValue", "GRP", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Build", ")", ";", "return", "DAG", ".", "getTruncStore", "(", "ST", "->", "getChain", "(", ")", ",", "dl", ",", "GRP", ",", "ST", "->", "getBasePtr", "(", ")", ",", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getSizeInBits", "(", ")", ")", ",", "ST", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "LowerPredicateStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76132, "Length": 268, "Cover_Rate": 0.881578947368421} {"Template_token": ["", "NewOpcode", "=", "IsAdd", "?", "", ":", "", ";", "break", ";", "}", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "NewOpcode", ",", "dl", ",", "", ",", "DAG", ".", "getSExtOrTrunc", "(", "Op", "->", "getOperand", "(", "", ")", ",", "dl", ",", "", ")", ",", "DAG", ".", "getSExtOrTrunc", "(", "Op", "->", "getOperand", "(", "", ")", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Add", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerSADDSUBSAT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76134, "Length": 77, "Cover_Rate": 0.3811881188118812} {"Template_token": ["", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "}", "else", "{", "assert", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "ThreadPointer", ",", "Offset", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76136, "Length": 216, "Cover_Rate": 0.5482233502538071} {"Template_token": ["", "SDLoc", "dl", "(", "GA", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "", ",", "PtrVT", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";"], "ground_truth": ["return", "CallResult", ".", "first", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76137, "Length": 303, "Cover_Rate": 0.9154078549848943} {"Template_token": ["", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "else", "if", "(", "isLegalMVEShuffleOp", "(", "PFEntry", ")", ")", "{", "unsigned", "LHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "RHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "PFEntryLHS", "=", "PerfectShuffleTable", "[", "LHSID", "]", ";", "unsigned", "PFEntryRHS", "=", "PerfectShuffleTable", "[", "RHSID", "]", ";", "if", "(", "isLegalMVEShuffleOp", "(", "PFEntryLHS", ")", "&&", "isLegalMVEShuffleOp", "(", "PFEntryRHS", ")", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "}", "}", "if", "(", "EltSize", ">=", "", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V2", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "ShuffleMask", "[", "i", "]", "<", "(", "int", ")", "NumElts", "?", "V1", ":", "V2", ",", "DAG", ".", "getConstant", "(", "ShuffleMask", "[", "i", "]", "&", "(", "NumElts", "-", "", ")", ",", "dl", ",", "", ")", ")", ")", ";", "}", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "isReverseMask", "(", "ShuffleMask", ",", "VT", ")", ")", "return", "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "(", "Op", ",", "DAG", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "VT", "==", "", ")", "if", "(", "SDValue", "NewOp", "=", "LowerVECTOR_SHUFFLEv8i8", "(", "Op", ",", "ShuffleMask", ",", "DAG", ")", ")", "return", "NewOp", ";"], "ground_truth": ["if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "if", "(", "SDValue", "NewOp", "=", "LowerVECTOR_SHUFFLEUsingMovs", "(", "Op", ",", "ShuffleMask", ",", "DAG", ")", ")", "return", "NewOp", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76139, "Length": 453, "Cover_Rate": 0.3181179775280899} {"Template_token": ["", "SDValue", "Parts", "[", "", "]", ";", "auto", "getMovIdx", "=", "[", "]", "(", "ArrayRef", "<", "int", ">", "ShuffleMask", ",", "int", "Start", ",", "int", "Length", ")", "{", "int", "MovIdx", "=", "-", "", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "Length", ";", "i", "++", ")", "{", "if", "(", "ShuffleMask", "[", "Start", "+", "i", "]", ">=", "", ")", "{", "if", "(", "ShuffleMask", "[", "Start", "+", "i", "]", "%", "Length", "!=", "i", ")", "return", "-", "", ";", "MovIdx", "=", "ShuffleMask", "[", "Start", "+", "i", "]", "/", "Length", ";", "break", ";", "}", "}", "if", "(", "MovIdx", "==", "-", "", ")", "return", "-", "", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "Length", ";", "i", "++", ")", "{", "if", "(", "ShuffleMask", "[", "Start", "+", "i", "]", ">=", "", "&&", "(", "ShuffleMask", "[", "Start", "+", "i", "]", "/", "Length", "!=", "MovIdx", "||", "ShuffleMask", "[", "Start", "+", "i", "]", "%", "Length", "!=", "i", ")", ")", "return", "-", "", ";", "}", "return", "MovIdx", ";", "}", ";", "for", "(", "int", "Part", "=", "", ";", "Part", "<", "", ";", "++", "Part", ")", "{", "int", "Elt", "=", "getMovIdx", "(", "ShuffleMask", ",", "Part", "*", "QuarterSize", ",", "QuarterSize", ")", ";", "if", "(", "Elt", "!=", "-", "", ")", "{"], "ground_truth": ["SDValue", "Input", "=", "Op", "->", "getOperand", "(", "", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerVECTOR_SHUFFLEUsingMovs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76140, "Length": 208, "Cover_Rate": 0.33986928104575165} {"Template_token": ["", "Instruction", "*", "TargetLowering", "::", "makeDMB", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "", "Domain", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "{"], "ground_truth": ["Function", "*", "MCR", "=", "", "(", "M", ",", "", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "makeDMB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76141, "Length": 72, "Cover_Rate": 0.35467980295566504} {"Template_token": ["", "Function", "*", "MCR", "=", "", "(", "M", ",", "", ")", ";", "Value", "*", "args", "[", "", "]", "=", "{", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", "}", ";", "return", "Builder", ".", "CreateCall", "(", "MCR", ",", "args", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering (2)6", "Func": "makeDMB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76142, "Length": 75, "Cover_Rate": 0.3694581280788177} {"Template_token": ["", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", "||", "Attr", ".", "getValueAsString", "(", ")", "==", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76143, "Length": 24, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "auto", "Attr", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFnAttribute", "(", "", ")", ";", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", "||", "Attr", ".", "getValueAsString", "(", ")", "==", "", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)6", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76144, "Length": 53, "Cover_Rate": 0.803030303030303} {"Template_token": ["", "else", "{", "assert", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "!", "StackPtr", ".", "getNode", "(", ")", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "LowerMemOpCallTo", "(", "Chain", ",", "StackPtr", ",", "fmrrd", ".", "getValue", "(", "", "-", "id", ")", ",", "dl", ",", "DAG", ",", "NextVA", ",", "Flags", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "PassF64ArgInRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76145, "Length": 72, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "ground_truth": ["if", "(", "SDValue", "Result", "=", "PerformADDCombineWithOperands", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76146, "Length": 38, "Cover_Rate": 0.40860215053763443} {"Template_token": ["", "if", "(", "SDValue", "Result", "=", "PerformADDCombineWithOperands", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "return", "PerformADDCombineWithOperands", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ",", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76147, "Length": 36, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isVMOVModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "CombineANDShift", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76148, "Length": 260, "Cover_Rate": 0.8414239482200647} {"Template_token": ["", "auto", "IsFalseIfZero", "=", "[", "]", "(", "", "CC", ",", "int", "Imm", ")", "{", "return", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", ";", "}", ";", "assert", "(", "(", "IsTrueIfZero", "(", "CC", ",", "Imm", ")", "||", "IsFalseIfZero", "(", "CC", ",", "Imm", ")", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Int", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Elements", "=", "Int", ".", "getOperand", "(", "", ")", ";", "unsigned", "IntOp", "=", "cast", "<", "ConstantSDNode", ">", "(", "Int", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "assert", "(", "(", "N", "->", "hasOneUse", "(", ")", "&&", "N", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "SDNode", "*", "Br", "=", "*", "N", "->", "use_begin", "(", ")", ";", "SDValue", "OtherTarget", "=", "Br", "->", "getOperand", "(", "", ")", ";", "auto", "UpdateUncondBr", "=", "[", "]", "(", "SDNode", "*", "Br", ",", "SDValue", "Dest", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "NewBrOps", "[", "]", "=", "{", "Br", "->", "getOperand", "(", "", ")", ",", "Dest", "}", ";", "SDValue", "NewBr", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Br", ")", ",", "", ",", "NewBrOps", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Br", ",", "", ")", ",", "NewBr", ")", ";", "}", ";", "if", "(", "IntOp", "==", "", ")", "{", "SDValue", "Res", ";", "if", "(", "IsTrueIfZero", "(", "CC", ",", "Imm", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Elements", ",", "Dest", "}", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Ops", ")", ";", "}", "else", "{", "UpdateUncondBr", "(", "Br", ",", "Dest", ",", "DAG", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Elements", ",", "OtherTarget", "}", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformHWLoopCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76151, "Length": 329, "Cover_Rate": 0.3627342888643881} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "{", "VShiftOpc", "=", "", ";", "break", ";", "}", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "{", "VShiftOpc", "=", "(", "IntNo", "==", "", "?", "", ":", "", ")", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "break", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "break", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "break", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "true", ",", "true", ",", "Cnt", ")", ")", "break", ";", "llvm_unreachable", "(", "", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "switch", "(", "IntNo", ")", "{", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":"], "ground_truth": ["VShiftOpc", "=", "", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformIntrinsicCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76152, "Length": 341, "Cover_Rate": 0.4411384217335058} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vorr", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformORCombineToSMULWBT", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "", "&&", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "{", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "APInt", "SplatBits0", ",", "SplatBits1", ";", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{"], "File": "ARMISelLowering (2)6", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76153, "Length": 207, "Cover_Rate": 0.3249607535321821} {"Template_token": ["", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "BVN1", "&&", "BVN1", "->", "isConstantSplat", "(", "SplatBits1", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "SplatBits0", ".", "getBitWidth", "(", ")", "==", "SplatBits1", ".", "getBitWidth", "(", ")", "&&", "SplatBits0", "==", "~", "SplatBits1", ")", "{", "EVT", "CanonicalVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CanonicalVT", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N1", "->", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ")", ";", "}", "}", "}", "}", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", ")", "return", "PerformORCombine_i1", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", "&&", "N0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Res", "=", "PerformORCombineToBFI", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Res", ";", "}"], "ground_truth": ["if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76154, "Length": 246, "Cover_Rate": 0.38618524332810045} {"Template_token": ["", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "", "CondCode0", "=", "", ";", "", "CondCode1", "=", "", ";", "if", "(", "N0", "->", "getOpcode", "(", ")", "==", "", ")", "CondCode0", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "else", "if", "(", "N0", "->", "getOpcode", "(", ")", "==", "", ")", "CondCode0", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "N1", "->", "getOpcode", "(", ")", "==", "", ")", "CondCode1", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "else", "if", "(", "N1", "->", "getOpcode", "(", ")", "==", "", ")", "CondCode1", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "CondCode0", "==", "", "||", "CondCode1", "==", "", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opposite0", "=", "", "(", "CondCode0", ")", ";", "unsigned", "Opposite1", "=", "", "(", "CondCode1", ")", ";", "if", "(", "!", "isValidMVECond", "(", "Opposite0", ",", "N0", "->", "getOperand", "(", "", ")", "->", "getValueType", "(", "", ")", ".", "isFloatingPoint", "(", ")", ")", "||", "!", "isValidMVECond", "(", "Opposite1", ",", "N1", "->", "getOperand", "(", "", ")", "->", "getValueType", "(", "", ")", ".", "isFloatingPoint", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "", ">", "Ops0", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformORCombine_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76155, "Length": 254, "Cover_Rate": 0.4593128390596745} {"Template_token": ["", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Op", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "Op", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformPREDICATE_CASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76156, "Length": 70, "Cover_Rate": 0.603448275862069} {"Template_token": ["", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Op", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "Op", "->", "getOperand", "(", "", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", "->", "getOperand", "(", "", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "PerformPREDICATE_CASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76157, "Length": 77, "Cover_Rate": 0.6637931034482759} {"Template_token": ["", "AAMDNodes", "AAInfo", "=", "St", "->", "getAAInfo", "(", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "FromEltVT", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ToEltVT", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Stores", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "i", "*", "NumElements", "*", "ToEltVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "NewOffset", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "NewFromVT", ",", "Trunc", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "i", "*", "NumElements", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getTruncStore", "(", "Ch", ",", "DL", ",", "Extract", ",", "NewPtr", ",", "St", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewToVT", ",", "Alignment", ",", "MMOFlags", ",", "AAInfo", ")", ";", "Stores", ".", "push_back", "(", "Store", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Stores", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "PerformSplittingToNarrowingStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76158, "Length": 197, "Cover_Rate": 0.42184154175588867} {"Template_token": ["", "if", "(", "!", "ToVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "ToVT", ".", "getVectorNumElements", "(", ")", ")", ";", "EVT", "ToEltVT", "=", "ToVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "FromEltVT", "=", "FromVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "(", "FromEltVT", "==", "", "||", "FromEltVT", "==", "", ")", ")", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "FromEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "NumElements", "==", "", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "", "||", "!", "isPowerOf2_32", "(", "NumElements", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "unsigned", "Alignment", "=", "LD", "->", "getOriginalAlignment", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "FromVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "EVT", "NewToVT", "=", "ToVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "NewOffset", "=", "NewFromVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "NewOffset", ")", ";", "SDValue", "NewLoad1", "=", "DAG", ".", "getLoad", "(", "", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "BasePtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "NewFromVT", ",", "Alignment", ",", "MMOFlags", ",", "AAInfo", ")", ";", "SDValue", "NewLoad2", "=", "DAG", ".", "getLoad", "(", "", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "NewPtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewFromVT", ",", "Alignment", ",", "MMOFlags", ",", "AAInfo", ")", ";"], "ground_truth": ["SDValue", "NewChain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SDValue", "(", "NewLoad1", ".", "getNode", "(", ")", ",", "", ")", ",", "SDValue", "(", "NewLoad2", ".", "getNode", "(", ")", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformSplittingToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76159, "Length": 375, "Cover_Rate": 0.6855575868372943} {"Template_token": ["", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "OffsetPtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "std", "::", "min", "(", "", ",", "St", "->", "getAlignment", "(", ")", "/", "", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "if", "(", "StVal", ".", "getValueType", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "dl", "(", "StVal", ")", ";"], "ground_truth": ["SDValue", "IntVec", "=", "StVal", ".", "getOperand", "(", "", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76160, "Length": 193, "Cover_Rate": 0.3078149920255183} {"Template_token": ["", "if", "(", "N1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "VDup", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "VDup", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "VMov", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "VMov", "->", "getOpcode", "(", ")", "==", "", ")", "VMov", "=", "VMov", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "VMov", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "isZeroVector", "(", "VMov", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformSUBCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76161, "Length": 132, "Cover_Rate": 0.528} {"Template_token": ["", "if", "(", "isZeroVector", "(", "Op1", ")", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op0", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "unsigned", "SwappedCond", "=", "getSwappedCondition", "(", "Cond", ")", ";", "if", "(", "isValidMVECond", "(", "SwappedCond", ",", "VT", ".", "isFloatingPoint", "(", ")", ")", ")", "{", "if", "(", "isZeroVector", "(", "Op0", ")", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op1", ",", "DCI", ".", "DAG", ".", "getConstant", "(", "SwappedCond", ",", "dl", ",", "", ")", ")", ";", "if", "(", "Op0", "->", "getOpcode", "(", ")", "==", "", "&&", "Op1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op1", ",", "Op0", ",", "DCI", ".", "DAG", ".", "getConstant", "(", "SwappedCond", ",", "dl", ",", "", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "PerformVCMPCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76162, "Length": 144, "Cover_Rate": 0.5647058823529412} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "", ")", ";", "", "Cond", "=", "(", "", ")", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";"], "ground_truth": ["if", "(", "isZeroVector", "(", "Op1", ")", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op0", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformVCMPCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76163, "Length": 89, "Cover_Rate": 0.34901960784313724} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "SDValue", "(", ")", ";", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "if", "(", "LD", "&&", "Op", ".", "hasOneUse", "(", ")", "&&", "LD", "->", "isUnindexed", "(", ")", "&&", "LD", "->", "getMemoryVT", "(", ")", "==", "N", "->", "getValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "LD", "->", "getOperand", "(", "", ")", ",", "LD", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "LD", "->", "getAlignment", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", "}", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "N", "->", "getValueType", "(", "", ")", ",", "", ")", ";", "SDValue", "VLDDup", "=", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "SDTys", ",", "Ops", ",", "LD", "->", "getMemoryVT", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "VLDDup", ".", "getValue", "(", "", ")", ")", ";", "return", "VLDDup", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformVDUPCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76164, "Length": 197, "Cover_Rate": 0.8794642857142857} {"Template_token": ["", "while", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "Op", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "", "&&", "Op", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "unsigned", "EltSize", "=", "Op", ".", "getScalarValueSizeInBits", "(", ")", ";", "unsigned", "Imm", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["unsigned", "EltBits", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformVDUPLANECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76165, "Length": 74, "Cover_Rate": 0.3978494623655914} {"Template_token": ["", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "", "&&", "Op", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "unsigned", "EltSize", "=", "Op", ".", "getScalarValueSizeInBits", "(", ")", ";", "unsigned", "Imm", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "EltBits", ";", "if", "(", "", "(", "Imm", ",", "EltBits", ")", "==", "", ")", "EltSize", "=", "", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "EltSize", ">", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformVDUPLANECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76166, "Length": 114, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "SDValue", "Concat1Op1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "Concat0Op1", ".", "isUndef", "(", ")", "||", "!", "Concat1Op1", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat0Op1", ".", "getValueType", "(", ")", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat1Op1", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewConcat", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op1", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["SmallVector", "<", "int", ",", "", ">", "NewMask", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformVECTOR_SHUFFLECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76167, "Length": 130, "Cover_Rate": 0.3693181818181818} {"Template_token": ["", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat0Op1", ".", "getValueType", "(", ")", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat1Op1", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewConcat", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op1", ".", "getOperand", "(", "", ")", ")", ";", "SmallVector", "<", "int", ",", "", ">", "NewMask", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["unsigned", "HalfElts", "=", "NumElts", "/", "", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformVECTOR_SHUFFLECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76168, "Length": 115, "Cover_Rate": 0.32670454545454547} {"Template_token": ["", "SDValue", "NewLD1", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "", ")", ",", "std", "::", "min", "(", "", ",", "LD", "->", "getAlignment", "(", ")", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "NewLD2", ".", "getValue", "(", "", ")", ")", ";", "if", "(", "DCI", ".", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "NewLD1", ",", "NewLD2", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76169, "Length": 183, "Cover_Rate": 0.4959349593495935} {"Template_token": ["", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{"], "ground_truth": ["if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformXORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76170, "Length": 46, "Cover_Rate": 0.42592592592592593} {"Template_token": ["", "unsigned", "Align", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getPreferredAlignment", "(", "GVar", ")", ";", "unsigned", "RequiredPadding", "=", "", "-", "(", "Size", "%", "", ")", ";", "bool", "PaddingPossible", "=", "RequiredPadding", "==", "", "||", "(", "CDAInit", "&&", "CDAInit", "->", "isString", "(", ")", ")", ";", "if", "(", "!", "PaddingPossible", "||", "Align", ">", "", "||", "Size", ">", "ConstpoolPromotionMaxSize", "||", "Size", "==", "", ")", "return", "SDValue", "(", ")", ";", "unsigned", "PaddedSize", "=", "Size", "+", "(", "(", "RequiredPadding", "==", "", ")", "?", "", ":", "RequiredPadding", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", "&&", "Size", ">", "", ")", "if", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "", ">=", "ConstpoolPromotionMaxTotal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "allUsersAreInFunction", "(", "GVar", ",", "&", "F", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RequiredPadding", "!=", "", ")", "{", "StringRef", "S", "=", "CDAInit", "->", "getAsString", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "", ">", "V", "(", "S", ".", "size", "(", ")", ")", ";", "std", "::", "copy", "(", "S", ".", "bytes_begin", "(", ")", ",", "S", ".", "bytes_end", "(", ")", ",", "V", ".", "begin", "(", ")", ")", ";", "while", "(", "RequiredPadding", "--", ")", "V", ".", "push_back", "(", "", ")", ";"], "ground_truth": ["Init", "=", "ConstantDataArray", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "V", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "promoteToConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76171, "Length": 239, "Cover_Rate": 0.46588693957115007} {"Template_token": ["", "static", "void", "ReplaceCMP_SWAP_64Results", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "N", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "createGPRPairNode", "(", "DAG", ",", "N", "->", "getOperand", "(", "", ")", ")", ",", "createGPRPairNode", "(", "DAG", ",", "N", "->", "getOperand", "(", "", ")", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "SDNode", "*", "CmpSwap", "=", "DAG", ".", "getMachineNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ")", ",", "Ops", ")", ";", "MachineMemOperand", "*", "MemOp", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "DAG", ".", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "CmpSwap", ")", ",", "{", "MemOp", "}", ")", ";", "bool", "isBigEndian", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "", ":", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "", ":", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ")", ";"], "ground_truth": ["Results", ".", "push_back", "(", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "ReplaceCMP_SWAP_64Results", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76173, "Length": 226, "Cover_Rate": 0.9076305220883534} {"Template_token": ["", "else", "if", "(", "IntNo", "==", "", ")", "Opc", "=", "", ";", "else", "return", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "LongMul", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "Lo", ",", "Hi", ")", ";", "Results", ".", "push_back", "(", "LongMul", ".", "getValue", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "LongMul", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "ReplaceLongIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76174, "Length": 148, "Cover_Rate": 0.5758754863813229} {"Template_token": ["", "ExpandREAD_REGISTER", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerREM", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerDivRem", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ";", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerSADDSUBSAT", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering (2)6", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76175, "Length": 168, "Cover_Rate": 0.4897959183673469} {"Template_token": ["", "Negate", "=", "!", "Negate", ";", "return", "SearchLoopIntrinsic", "(", "N", ".", "getOperand", "(", "", ")", ",", "CC", ",", "Imm", ",", "Negate", ")", ";", "}", "case", "", ":", "{", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Const", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Const", "->", "isNullValue", "(", ")", ")", "Imm", "=", "", ";", "else", "if", "(", "Const", "->", "isOne", "(", ")", ")", "Imm", "=", "", ";", "else", "return", "SDValue", "(", ")", ";", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "return", "SearchLoopIntrinsic", "(", "N", "->", "getOperand", "(", "", ")", ",", "CC", ",", "Imm", ",", "Negate", ")", ";", "}", "case", "", ":", "{", "unsigned", "IntOp", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IntOp", "!=", "", "&&", "IntOp", "!=", "", ")", "return", "SDValue", "(", ")", ";", "return", "N", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "SearchLoopIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76176, "Length": 166, "Cover_Rate": 0.6217228464419475} {"Template_token": ["", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", "->", "isOne", "(", ")", ")", "return", "SDValue", "(", ")", ";", "Negate", "=", "!", "Negate", ";", "return", "SearchLoopIntrinsic", "(", "N", ".", "getOperand", "(", "", ")", ",", "CC", ",", "Imm", ",", "Negate", ")", ";", "}", "case", "", ":", "{", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Const", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "SearchLoopIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76177, "Length": 117, "Cover_Rate": 0.43820224719101125} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "MachineConstantPool", "*", "MCP", "=", "MF", "->", "getConstantPool", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "bool", "isThumb", "=", "Subtarget", "->", "isThumb", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "unsigned", "PCLabelId", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "isThumb", "||", "isThumb2", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolMBB", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "DispatchBB", ",", "PCLabelId", ",", "PCAdj", ")", ";", "unsigned", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "CPV", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb", "?", "&", "", ":", "&", "", ";", "MachineMemOperand", "*", "CPMMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "*", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "", ")", ";", "MachineMemOperand", "*", "FIMMOSt", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "", ")", ";", "if", "(", "isThumb2", ")", "{", "Register", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Register", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "Register", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "isThumb", ")", "{"], "File": "ARMISelLowering (2)6", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76178, "Length": 402, "Cover_Rate": 0.4140061791967044} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Register", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "Register", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Register", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg4", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Register", "NewVReg5", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg5", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg4", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg5", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "Register", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Register", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76179, "Length": 444, "Cover_Rate": 0.4572605561277034} {"Template_token": ["", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "bool", "hasAtomicRMW", "=", "!", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", ";"], "ground_truth": ["return", "(", "Size", "<=", "(", "Subtarget", "->", "isMClass", "(", ")", "?", "", ":", "", ")", "&&", "hasAtomicRMW", ")", "?", "AtomicExpansionKind", "::", "LLSC", ":", "AtomicExpansionKind", "::", "None", ";"], "File": "ARMISelLowering (2)6", "Func": "shouldExpandAtomicRMWInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76182, "Length": 56, "Cover_Rate": 0.6746987951807228} {"Template_token": ["", "if", "(", "AI", "->", "isFloatingPointOperation", "(", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "bool", "hasAtomicRMW", "=", "!", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", ";", "return", "(", "Size", "<=", "(", "Subtarget", "->", "isMClass", "(", ")", "?", "", ":", "", ")", "&&", "hasAtomicRMW", ")", "?", "AtomicExpansionKind", "::", "LLSC", ":", "AtomicExpansionKind", "::", "None", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "shouldExpandAtomicRMWInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76183, "Length": 70, "Cover_Rate": 0.8433734939759037} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldExpandShift", "(", "SelectionDAG", "&", "DAG", ",", "SDNode", "*", "N", ")", "const", "{", "return", "!", "Subtarget", "->", "hasMinSize", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "shouldExpandShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76184, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "default", ":", "return", "false", ";", "}", "}", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "auto", "IsSinker", "=", "[", "]", "(", "Instruction", "*", "I", ",", "int", "Operand", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Mul", ":", "return", "true", ";", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "return", "Operand", "==", "", ";", "default", ":", "return", "false", ";", "}", "}", ";", "int", "Op", "=", "", ";", "if", "(", "!", "isa", "<", "ShuffleVectorInst", ">", "(", "I", "->", "getOperand", "(", "Op", ")", ")", ")", "Op", "=", "", ";", "if", "(", "!", "IsSinker", "(", "I", ",", "Op", ")", ")", "return", "false", ";", "if", "(", "!", "match", "(", "I", "->", "getOperand", "(", "Op", ")", ",", "m_ShuffleVector", "(", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Value", "(", ")", ",", "m_ZeroInt", "(", ")", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "{", "return", "false", ";", "}", "Instruction", "*", "Shuffle", "=", "cast", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "Op", ")", ")", ";", "for", "(", "Use", "&", "U", ":", "Shuffle", "->", "uses", "(", ")", ")", "{", "Instruction", "*", "Insn", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "IsSinker", "(", "Insn", ",", "U", ".", "getOperandNo", "(", ")", ")", ")", "return", "false", ";", "}", "Ops", ".", "push_back", "(", "&", "Shuffle", "->", "getOperandUse", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "&", "I", "->", "getOperandUse", "(", "Op", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)6", "Func": "shouldSinkOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76186, "Length": 263, "Cover_Rate": 0.6902887139107612} {"Template_token": ["", "return", "DAG", ".", "getBuildVector", "(", "", ",", "SDLoc", "(", "N", ")", ",", "{", "BVN", "->", "getOperand", "(", "LowElt", ")", ",", "BVN", "->", "getOperand", "(", "LowElt", "+", "", ")", "}", ")", ";", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "TruncVT", "=", "", "(", "EltSize", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "SDLoc", "dl", "(", "N", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "const", "APInt", "&", "CInt", "=", "C", "->", "getAPIntValue", "(", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "CInt", ".", "zextOrTrunc", "(", "", ")", ",", "dl", ",", "", ")", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getBuildVector", "(", "", "(", "TruncVT", ",", "NumElts", ")", ",", "dl", ",", "Ops", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "SkipExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76187, "Length": 179, "Cover_Rate": 0.3899782135076253} {"Template_token": ["", "if", "(", "ShrunkMask", "==", "", ")", "return", "false", ";", "if", "(", "ExpandedMask", "==", "~", "", ")", "return", "TLO", ".", "CombineTo", "(", "Op", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "auto", "IsLegalMask", "=", "[", "ShrunkMask", ",", "ExpandedMask", "]", "(", "unsigned", "Mask", ")", "->", "bool", "{", "return", "(", "ShrunkMask", "&", "Mask", ")", "==", "ShrunkMask", "&&", "(", "~", "ExpandedMask", "&", "Mask", ")", "==", "", ";", "}", ";", "auto", "UseMask", "=", "[", "Mask", ",", "Op", ",", "VT", ",", "&", "TLO", "]", "(", "unsigned", "NewMask", ")", "->", "bool", "{", "if", "(", "NewMask", "==", "Mask", ")", "return", "true", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewC", "=", "TLO", ".", "DAG", ".", "getConstant", "(", "NewMask", ",", "DL", ",", "VT", ")", ";", "SDValue", "NewOp", "=", "TLO", ".", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "NewC", ")", ";", "return", "TLO", ".", "CombineTo", "(", "Op", ",", "NewOp", ")", ";", "}", ";", "if", "(", "IsLegalMask", "(", "", ")", ")", "return", "UseMask", "(", "", ")", ";"], "ground_truth": ["if", "(", "IsLegalMask", "(", "", ")", ")", "return", "UseMask", "(", "", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "targetShrinkDemandedConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76188, "Length": 180, "Cover_Rate": 0.5070422535211268} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "assert", "(", "VT", "==", "", "&&", "", ")", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", ")", "return", "false", ";", "unsigned", "Mask", "=", "C", "->", "getZExtValue", "(", ")", ";", "unsigned", "Demanded", "=", "DemandedAPInt", ".", "getZExtValue", "(", ")", ";", "unsigned", "ShrunkMask", "=", "Mask", "&", "Demanded", ";", "unsigned", "ExpandedMask", "=", "Mask", "|", "~", "Demanded", ";", "if", "(", "ShrunkMask", "==", "", ")", "return", "false", ";", "if", "(", "ExpandedMask", "==", "~", "", ")", "return", "TLO", ".", "CombineTo", "(", "Op", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "auto", "IsLegalMask", "=", "[", "ShrunkMask", ",", "ExpandedMask", "]", "(", "unsigned", "Mask", ")", "->", "bool", "{", "return", "(", "ShrunkMask", "&", "Mask", ")", "==", "ShrunkMask", "&&", "(", "~", "ExpandedMask", "&", "Mask", ")", "==", "", ";", "}", ";", "auto", "UseMask", "=", "[", "Mask", ",", "Op", ",", "VT", ",", "&", "TLO", "]", "(", "unsigned", "NewMask", ")", "->", "bool", "{", "if", "(", "NewMask", "==", "Mask", ")", "return", "true", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewC", "=", "TLO", ".", "DAG", ".", "getConstant", "(", "NewMask", ",", "DL", ",", "VT", ")", ";", "SDValue", "NewOp", "=", "TLO", ".", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "NewC", ")", ";", "return", "TLO", ".", "CombineTo", "(", "Op", ",", "NewOp", ")", ";", "}", ";", "if", "(", "IsLegalMask", "(", "", ")", ")", "return", "UseMask", "(", "", ")", ";", "if", "(", "IsLegalMask", "(", "", ")", ")", "return", "UseMask", "(", "", ")", ";"], "ground_truth": ["if", "(", "ShrunkMask", "<", "", ")", "return", "UseMask", "(", "ShrunkMask", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "targetShrinkDemandedConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76189, "Length": 270, "Cover_Rate": 0.7605633802816901} {"Template_token": ["", "if", "(", "AddeNode", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "AddeNode", "->", "getNumOperands", "(", ")", "==", "", "&&", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "SDValue", "AddeOp0", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "SDValue", "AddeOp1", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "if", "(", "AddeOp0", ".", "getNode", "(", ")", "==", "AddeOp1", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsLeftOperandMUL", "=", "false", ";", "SDValue", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp0", ")", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp1", ")", ";", "else", "IsLeftOperandMUL", "=", "true", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "MULOp", "->", "getOpcode", "(", ")", ";", "unsigned", "FinalOpc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "SDValue", "*", "HiMul", "=", "&", "MULOp", ";", "SDValue", "*", "HiAdd", "=", "nullptr", ";", "SDValue", "*", "LoMul", "=", "nullptr", ";", "SDValue", "*", "LowAdd", "=", "nullptr", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "->", "getOpcode", "(", ")", "==", "Opc", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}", "if", "(", "AddcOp1", "->", "getOpcode", "(", ")", "==", "Opc", ")", "{", "LoMul", "=", "&", "AddcOp1", ";", "LowAdd", "=", "&", "AddcOp0", ";", "}", "if", "(", "!", "LoMul", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LoMul", "->", "getNode", "(", ")", "!=", "HiMul", "->", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "*", "LowAdd", ")", ";", "Ops", ".", "push_back", "(", "*", "HiAdd", ")", ";", "SDValue", "MLALNode", "=", "DAG", ".", "getNode", "(", "FinalOpc", ",", "SDLoc", "(", "AddcNode", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "SDValue", "HiMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddeNode", ",", "", ")", ",", "HiMLALResult", ")", ";", "SDValue", "LoMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "", ")", ";"], "ground_truth": ["DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddcNode", ",", "", ")", ",", "LoMLALResult", ")", ";"], "File": "ARMISelLowering (2)", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76190, "Length": 395, "Cover_Rate": 0.626984126984127} {"Template_token": ["", "SDNode", "*", "V", "=", "Vec", ".", "getNode", "(", ")", ";", "unsigned", "nextIndex", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "N0", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "N1", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "ExtVec0", "=", "N0", "->", "getOperand", "(", "i", ")", ";", "SDValue", "ExtVec1", "=", "N1", "->", "getOperand", "(", "i", ")", ";", "if", "(", "V", "!=", "ExtVec0", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "||", "V", "!=", "ExtVec1", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec0", "->", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec1", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "!", "C0", "||", "!", "C1", "||", "C0", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "||", "C1", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "+", "", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "AddCombineToVPADDL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76191, "Length": 185, "Cover_Rate": 0.33213644524236985} {"Template_token": ["", "addTypeForNEON", "(", "VT", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "addDRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76192, "Length": 10, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "addTypeForNEON", "(", "VT", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "addDRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76193, "Length": 10, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "void", "TargetLowering", "::", "addQRTypeForNEON", "(", "MVT", "VT", ")", "{", "addRegisterClass", "(", "VT", ",", "&", "", ")", ";", "addTypeForNEON", "(", "VT", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "addQRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76194, "Length": 27, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "addTypeForNEON", "(", "VT", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "addQRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76195, "Length": 10, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "static", "SDValue", "AddRequiredExtensionForVMULL", "(", "SDValue", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "EVT", "&", "OrigTy", ",", "const", "EVT", "&", "ExtTy", ",", "unsigned", "ExtOpcode", ")", "{", "assert", "(", "ExtTy", ".", "is128BitVector", "(", ")", "&&", "", ")", ";", "if", "(", "OrigTy", ".", "getSizeInBits", "(", ")", ">=", "", ")", "return", "N", ";"], "ground_truth": ["EVT", "NewVT", "=", "getExtensionTo64Bits", "(", "OrigTy", ")", ";"], "File": "ARMISelLowering (2)", "Func": "AddRequiredExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76196, "Length": 57, "Cover_Rate": 0.76} {"Template_token": ["", "if", "(", "OrigTy", ".", "getSizeInBits", "(", ")", ">=", "", ")", "return", "N", ";", "EVT", "NewVT", "=", "getExtensionTo64Bits", "(", "OrigTy", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "ExtOpcode", ",", "SDLoc", "(", "N", ")", ",", "NewVT", ",", "N", ")", ";"], "File": "ARMISelLowering (2)", "Func": "AddRequiredExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76197, "Length": 38, "Cover_Rate": 0.5066666666666667} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "definesCPSR", "=", "true", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "deadCPSR", "=", "true", ";", "MI", "->", "RemoveOperand", "(", "i", ")", ";", "break", ";", "}", "}", "if", "(", "!", "definesCPSR", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "assert", "(", "deadCPSR", "==", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", "&&", "", ")", ";", "if", "(", "deadCPSR", ")", "{", "assert", "(", "!", "MI", "->", "getOperand", "(", "ccOutIdx", ")", ".", "getReg", "(", ")", "&&", "", ")", ";", "return", ";", "}", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "ccOutIdx", ")", ";", "MO", ".", "setReg", "(", "", ")", ";", "MO", ".", "setIsDef", "(", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76198, "Length": 145, "Cover_Rate": 0.38258575197889183} {"Template_token": ["", "if", "(", "!", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "Ty1", ")", ")", ")", "return", "false", ";"], "ground_truth": ["assert", "(", "Ty1", "->", "getPrimitiveSizeInBits", "(", ")", "<=", "", "&&", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "allowTruncateForTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76199, "Length": 29, "Cover_Rate": 0.43283582089552236} {"Template_token": ["", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getLoad", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ")", ";", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "bitcastf32Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76202, "Length": 75, "Cover_Rate": 0.6944444444444444} {"Template_token": ["", "if", "(", "!", "N", "->", "getNumValues", "(", ")", ")", "return", "false", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "!=", "", "&&", "!", "Subtarget", "->", "isFPBrccSlow", "(", ")", ")", "return", "false", ";", "if", "(", "isFloatingPointZero", "(", "Op", ")", ")", "{", "SeenZero", "=", "true", ";", "return", "true", ";", "}", "return", "", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "canChangeToInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76203, "Length": 60, "Cover_Rate": 0.5825242718446602} {"Template_token": ["", "bool", "TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";"], "ground_truth": ["CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "Context", ")", ";"], "File": "ARMISelLowering (2)", "Func": "CanLowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76204, "Length": 57, "Cover_Rate": 0.7402597402597403} {"Template_token": ["", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "Context", ")", ";", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "CCAssignFnForNode", "(", "CallConv", ",", "true", ",", "isVarArg", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "CanLowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76205, "Length": 44, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "Fast", ":", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "case", "CallingConv", "::", "GHC", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS_GHC", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76206, "Length": 58, "Cover_Rate": 0.5370370370370371} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "NonConstantVal", ";", "SDValue", "CCOp", ";", "bool", "SwapSelectOps", ";"], "ground_truth": ["if", "(", "!", "isConditionalZeroOrAllOnes", "(", "Slct", ".", "getNode", "(", ")", ",", "AllOnes", ",", "CCOp", ",", "SwapSelectOps", ",", "NonConstantVal", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "combineSelectAndUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76208, "Length": 54, "Cover_Rate": 0.3673469387755102} {"Template_token": ["", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N0", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "AllOnes", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "if", "(", "N1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ",", "AllOnes", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "combineSelectAndUseCommutative", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76209, "Length": 108, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "==", "NumVecs", ")", "continue", ";", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "!=", "", "||", "VLDLaneNo", "!=", "cast", "<", "ConstantSDNode", ">", "(", "User", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "return", "false", ";", "}", "EVT", "Tys", "[", "", "]", ";", "unsigned", "n", ";", "for", "(", "n", "=", "", ";", "n", "<", "NumVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "VT", ";", "Tys", "[", "n", "]", "=", "", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "ArrayRef", "<", "EVT", ">", "(", "Tys", ",", "NumVecs", "+", "", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "VLD", "->", "getOperand", "(", "", ")", ",", "VLD", "->", "getOperand", "(", "", ")", "}", ";", "MemIntrinsicSDNode", "*", "VLDMemInt", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "VLD", ")", ";", "SDValue", "VLDDup", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "SDLoc", "(", "VLD", ")", ",", "SDTys", ",", "Ops", ",", "VLDMemInt", "->", "getMemoryVT", "(", ")", ",", "VLDMemInt", "->", "getMemOperand", "(", ")", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VLD", "->", "use_begin", "(", ")", ",", "UE", "=", "VLD", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "unsigned", "ResNo", "=", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", ";", "if", "(", "ResNo", "==", "NumVecs", ")", "continue", ";", "SDNode", "*", "User", "=", "*", "UI", ";", "DCI", ".", "CombineTo", "(", "User", ",", "SDValue", "(", "VLDDup", ".", "getNode", "(", ")", ",", "ResNo", ")", ")", ";", "}", "std", "::", "vector", "<", "SDValue", ">", "VLDDupResults", ";", "for", "(", "unsigned", "n", "=", "", ";", "n", "<", "NumVecs", ";", "++", "n", ")", "VLDDupResults", ".", "push_back", "(", "SDValue", "(", "VLDDup", ".", "getNode", "(", ")", ",", "n", ")", ")", ";", "VLDDupResults", ".", "push_back", "(", "SDValue", "(", "VLDDup", ".", "getNode", "(", ")", ",", "NumVecs", ")", ")", ";"], "ground_truth": ["DCI", ".", "CombineTo", "(", "VLD", ",", "VLDDupResults", ")", ";"], "File": "ARMISelLowering (2)", "Func": "CombineVLDDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76210, "Length": 315, "Cover_Rate": 0.5758683729433273} {"Template_token": ["", "unsigned", "BitWidth", "=", "KnownOne", ".", "getBitWidth", "(", ")", ";", "KnownZero", "=", "KnownOne", "=", "APInt", "(", "BitWidth", ",", "", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "", ")", "break", ";", "KnownZero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "", ")", ";", "break", ";", "case", "", ":", "{", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZero", ",", "KnownOne", ",", "Depth", "+", "", ")", ";"], "ground_truth": ["if", "(", "KnownZero", "==", "", "&&", "KnownOne", "==", "", ")", "return", ";"], "File": "ARMISelLowering (2)", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76211, "Length": 108, "Cover_Rate": 0.3711340206185567} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "", ")", "break", ";", "KnownZero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "", ")", ";", "break", ";", "case", "", ":", "{", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZero", ",", "KnownOne", ",", "Depth", "+", "", ")", ";", "if", "(", "KnownZero", "==", "", "&&", "KnownOne", "==", "", ")", "return", ";", "APInt", "KnownZeroRHS", ",", "KnownOneRHS", ";", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZeroRHS", ",", "KnownOneRHS", ",", "Depth", "+", "", ")", ";", "KnownZero", "&=", "KnownZeroRHS", ";", "KnownOne", "&=", "KnownOneRHS", ";", "return", ";", "}", "case", "", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "", "IntID", "=", "static_cast", "<", "", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";"], "ground_truth": ["unsigned", "MemBits", "=", "VT", ".", "getScalarType", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76212, "Length": 191, "Cover_Rate": 0.6563573883161512} {"Template_token": ["", "ArgRegsSize", "=", "NumGPRs", "*", "", ";", "if", "(", "NumGPRs", "&&", "Align", ">", "", "&&", "(", "ArgRegsSize", "<", "ArgSize", "||", "InRegsParamRecordIdx", ">=", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ")", ")", "{", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "Padding", "=", "OffsetToAlignment", "(", "ArgRegsSize", "+", "AFI", "->", "getArgRegsSaveSize", "(", ")", ",", "Align", ")", ";", "ArgRegsSaveSize", "=", "ArgRegsSize", "+", "Padding", ";", "}", "else", "ArgRegsSaveSize", "=", "ArgRegsSize", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "computeRegArea", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76213, "Length": 71, "Cover_Rate": 0.35678391959798994} {"Template_token": ["", "return", "", "(", "funcInfo", ",", "libInfo", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76214, "Length": 9, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "FastISel", "*", "TargetLowering", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", "const", "{", "return", "", "(", "funcInfo", ",", "libInfo", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76215, "Length": 26, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "new", "TargetLoweringObjectFileMachO", "(", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "return", "new", "TargetLoweringObjectFileCOFF", "(", ")", ";"], "ground_truth": ["return", "new", "ElfTargetObjectFile", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76216, "Length": 34, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "SDValue", "TargetLowering", "::", "duplicateCmp", "(", "SDValue", "Cmp", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Opc", "=", "Cmp", ".", "getOpcode", "(", ")", ";", "SDLoc", "DL", "(", "Cmp", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "", ",", "Cmp", ".", "getOperand", "(", "", ")", ",", "Cmp", ".", "getOperand", "(", "", ")", ")", ";", "assert", "(", "Opc", "==", "", "&&", "", ")", ";", "Cmp", "=", "Cmp", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["Opc", "=", "Cmp", ".", "getOpcode", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "duplicateCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76217, "Length": 91, "Cover_Rate": 0.47643979057591623} {"Template_token": ["", "Value", "*", "Lo", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Lo", "=", "Builder", ".", "CreateZExt", "(", "Lo", ",", "ValTy", ",", "", ")", ";", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValTy", ",", "", ")", ";", "return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValTy", ",", "", ")", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "emitLoadLinked", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76219, "Length": 101, "Cover_Rate": 0.3069908814589666} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}", "}", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "MBB", ";"], "File": "ARMISelLowering (2)", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76220, "Length": 162, "Cover_Rate": 0.39705882352941174} {"Template_token": ["", "}", "else", "if", "(", "IsThumb2", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrOut", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "LdSize", ")", ")", ";", "}", "else", "{"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrOut", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "LdSize", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "emitPostLd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76221, "Length": 97, "Cover_Rate": 0.3299319727891156} {"Template_token": ["", "MIB", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "StSize", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "else", "if", "(", "IsThumb2", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "StSize", ")", ")", ";", "}", "else", "{"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "StSize", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "emitPostSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76222, "Length": 106, "Cover_Rate": 0.3719298245614035} {"Template_token": ["", "}", "else", "if", "(", "IsThumb1", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "AddrOut", ")", ";", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "StSize", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "else", "if", "(", "IsThumb2", ")", "{"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "StSize", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "emitPostSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76223, "Length": 132, "Cover_Rate": 0.4631578947368421} {"Template_token": ["", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "bool", "IsRelease", "=", "Ord", "==", "Release", "||", "Ord", "==", "AcquireRelease", "||", "Ord", "==", "SequentiallyConsistent", ";", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "", "Int", "=", "IsRelease", "?", "", ":", "", ";", "Function", "*", "Strex", "=", "", "(", "M", ",", "Int", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ";"], "ground_truth": ["Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int32Ty", ",", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76226, "Length": 98, "Cover_Rate": 0.35125448028673834} {"Template_token": ["", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Hi", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ".", "getValue", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76227, "Length": 106, "Cover_Rate": 0.36177474402730375} {"Template_token": ["", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "assert", "(", "(", "SrcVT", "==", "", "||", "DstVT", "==", "", ")", "&&", "", ")", ";", "if", "(", "SrcVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76228, "Length": 141, "Cover_Rate": 0.42342342342342343} {"Template_token": ["", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "assert", "(", "(", "SrcVT", "==", "", "||", "DstVT", "==", "", ")", "&&", "", ")", ";", "if", "(", "SrcVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "if", "(", "DstVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "{", "SDValue", "Cvt", ";"], "ground_truth": ["if", "(", "TLI", ".", "isBigEndian", "(", ")", "&&", "SrcVT", ".", "isVector", "(", ")", "&&", "SrcVT", ".", "getVectorNumElements", "(", ")", ">", "", ")", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SrcVT", ",", "Op", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76229, "Length": 214, "Cover_Rate": 0.6426426426426426} {"Template_token": ["", "unsigned", "NewAlign", "=", "MinAlign", "(", "Ld", "->", "getAlignment", "(", ")", ",", "", ")", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "PtrType", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "PtrType", ")", ")", ";", "RetVal2", "=", "DAG", ".", "getLoad", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "NewPtr", ",", "Ld", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "NewAlign", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "expandf64Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76230, "Length": 98, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "SplitString", "(", "AsmStr", ",", "AsmPieces", ",", "", ")", ";", "if", "(", "AsmPieces", ".", "size", "(", ")", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "IA", "->", "getConstraintString", "(", ")", ".", "compare", "(", "", ",", "", ",", "", ")", "==", "", ")", "{"], "ground_truth": ["IntegerType", "*", "Ty", "=", "dyn_cast", "<", "IntegerType", ">", "(", "CI", "->", "getType", "(", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "ExpandInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76231, "Length": 74, "Cover_Rate": 0.37185929648241206} {"Template_token": ["", "static", "SDValue", "findMUL_LOHI", "(", "SDValue", "V", ")", "{", "if", "(", "V", "->", "getOpcode", "(", ")", "==", "", "||", "V", "->", "getOpcode", "(", ")", "==", "", ")", "return", "V", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "findMUL_LOHI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76232, "Length": 34, "Cover_Rate": 0.8717948717948718} {"Template_token": ["", "RRC", "=", "&", "", ";", "if", "(", "Subtarget", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "Cost", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RRC", "=", "&", "", ";", "Cost", "=", "", ";", "break", ";", "case", "", ":", "RRC", "=", "&", "", ";", "Cost", "=", "", ";", "break", ";", "case", "", ":", "RRC", "=", "&", "", ";", "Cost", "=", "", ";", "break", ";", "}", "return", "std", "::", "make_pair", "(", "RRC", ",", "Cost", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "findRepresentativeClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76234, "Length": 88, "Cover_Rate": 0.4512820512820513} {"Template_token": ["", "case", "", ":", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "CondCode2", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "CondCode2", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CondCode", "=", "", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "FPCCToARMCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76235, "Length": 153, "Cover_Rate": 0.575187969924812} {"Template_token": ["", "HABaseType", "Base", "=", "HA_UNKNOWN", ";", "uint64_t", "Members", "=", "", ";", "bool", "result", "=", "isHomogeneousAggregate", "(", "Ty", ",", "Base", ",", "Members", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "result", "<<", "", ";", "Ty", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "ARMISelLowering (2)", "Func": "functionArgumentNeedsConsecutiveRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76236, "Length": 50, "Cover_Rate": 0.5813953488372093} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "result", "<<", "", ";", "Ty", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "ARMISelLowering (2)", "Func": "functionArgumentNeedsConsecutiveRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76237, "Length": 28, "Cover_Rate": 0.32558139534883723} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ",", "DAG", ".", "getConstant", "(", "OpNum", "-", "OP_VDUP0", ",", "", ")", ")", ";", "case", "OP_VEXT1", ":", "case", "OP_VEXT2", ":", "case", "OP_VEXT3", ":", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ",", "OpRHS", ",", "DAG", ".", "getConstant", "(", "OpNum", "-", "OP_VEXT1", "+", "", ",", "", ")", ")", ";", "case", "OP_VUZPL", ":", "case", "OP_VUZPR", ":", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "OpLHS", ",", "OpRHS", ")", ".", "getValue", "(", "OpNum", "-", "OP_VUZPL", ")", ";", "case", "OP_VZIPL", ":", "case", "OP_VZIPR", ":", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "OpLHS", ",", "OpRHS", ")", ".", "getValue", "(", "OpNum", "-", "OP_VZIPL", ")", ";", "case", "OP_VTRNL", ":", "case", "OP_VTRNR", ":", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "OpLHS", ",", "OpRHS", ")", ".", "getValue", "(", "OpNum", "-", "OP_VTRNL", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "GeneratePerfectShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76238, "Length": 172, "Cover_Rate": 0.33140655105973027} {"Template_token": ["", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "-", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "+", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "+", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "", ")", ";", "}", "break", ";", "}", "}", "}", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "", "CompareType", ";", "switch", "(", "CondCode", ")", "{", "default", ":", "CompareType", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CompareType", "=", "", ";", "break", ";", "}", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "CompareType", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "getARMCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76239, "Length": 228, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "static", "bool", "getIndexedAddressParts", "(", "SDNode", "*", "Ptr", ",", "EVT", "VT", ",", "bool", "isSEXTLoad", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "bool", "&", "isInc", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "", "&&", "Ptr", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "VT", "==", "", "||", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "isSEXTLoad", ")", ")", "{", "Base", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Ptr", "->", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", "{", "assert", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "", ")", ";", "isInc", "=", "false", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "-", "RHSC", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";", "return", "true", ";", "}", "}", "isInc", "=", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "", ")", ";", "Offset", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "return", "true", ";", "}", "else", "if", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Ptr", "->", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", "{", "assert", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "", ")", ";", "isInc", "=", "false", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "-", "RHSC", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";", "Base", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "getARMIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76240, "Length": 293, "Cover_Rate": 0.6554809843400448} {"Template_token": ["", "case", "'j'", ":", "return", "C_Other", ";", "case", "'Q'", ":", "return", "C_Memory", ";", "}", "}", "else", "if", "(", "Constraint", ".", "size", "(", ")", "==", "", ")", "{", "switch", "(", "Constraint", "[", "", "]", ")", "{"], "ground_truth": ["default", ":", "break", ";"], "File": "ARMISelLowering (2)", "Func": "getConstraintType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76241, "Length": 38, "Cover_Rate": 0.3064516129032258} {"Template_token": ["", "case", "'j'", ":", "return", "C_Other", ";", "case", "'Q'", ":", "return", "C_Memory", ";", "}", "}", "else", "if", "(", "Constraint", ".", "size", "(", ")", "==", "", ")", "{", "switch", "(", "Constraint", "[", "", "]", ")", "{", "default", ":", "break", ";", "case", "'U'", ":", "return", "C_Memory", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "getConstraintType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76242, "Length": 55, "Cover_Rate": 0.4435483870967742} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT8Bit", "=", "VT", ".", "is64BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT8Bit", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT8Bit", ",", "N0", ")", ";", "SDValue", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT8Bit", ",", "N1", ")", ";"], "ground_truth": ["SDValue", "N3", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT8Bit", ",", "N1", ",", "N2", ")", ";"], "File": "ARMISelLowering (2)", "Func": "getCTPOP16BitCounts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76243, "Length": 100, "Cover_Rate": 0.6944444444444444} {"Template_token": ["", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT8Bit", "=", "VT", ".", "is64BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT8Bit", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT8Bit", ",", "N0", ")", ";"], "ground_truth": ["SDValue", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT8Bit", ",", "N1", ")", ";"], "File": "ARMISelLowering (2)", "Func": "getCTPOP16BitCounts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76244, "Length": 72, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "CallingConv", "::", "_APCS", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "getTargetMachine", "(", ")", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "_AAPCS_VFP", ";", "else", "return", "CallingConv", "::", "_AAPCS", ";", "case", "CallingConv", "::", "Fast", ":", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "Fast", ";", "return", "CallingConv", "::", "_APCS", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "_AAPCS_VFP", ";", "else", "return", "CallingConv", "::", "_AAPCS", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "getEffectiveCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76245, "Length": 132, "Cover_Rate": 0.66} {"Template_token": ["", "static", "EVT", "getExtensionTo64Bits", "(", "const", "EVT", "&", "OrigVT", ")", "{", "if", "(", "OrigVT", ".", "getSizeInBits", "(", ")", ">=", "", ")", "return", "OrigVT", ";", "assert", "(", "OrigVT", ".", "isSimple", "(", ")", "&&", "", ")", ";", "", "OrigSimpleTy", "=", "OrigVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ";", "switch", "(", "OrigSimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMISelLowering (2)", "Func": "getExtensionTo64Bits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76246, "Length": 72, "Cover_Rate": 0.8372093023255814} {"Template_token": ["", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";"], "ground_truth": ["ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76247, "Length": 133, "Cover_Rate": 0.4889705882352941} {"Template_token": ["", "if", "(", "CC", "==", "", ")", "return", "", ";", "return", "", "(", "CC", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "getInverseCCForVSEL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76248, "Length": 18, "Cover_Rate": 0.5} {"Template_token": ["", "return", "MachineJumpTableInfo", "::", "EK_Inline", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "getJumpTableEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76250, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "static", "unsigned", "getLdOpcode", "(", "unsigned", "LdSize", ",", "bool", "IsThumb1", ",", "bool", "IsThumb2", ")", "{", "if", "(", "LdSize", ">=", "", ")", "return", "LdSize", "==", "", "?", "", ":", "LdSize", "==", "", "?", "", ":", "", ";", "if", "(", "IsThumb1", ")", "return", "LdSize", "==", "", "?", "", ":", "LdSize", "==", "", "?", "", ":", "LdSize", "==", "", "?", "", ":", "", ";", "if", "(", "IsThumb2", ")", "return", "LdSize", "==", "", "?", "", ":", "LdSize", "==", "", "?", "", ":", "LdSize", "==", "", "?", "", ":", "", ";", "return", "LdSize", "==", "", "?", "", ":", "LdSize", "==", "", "?", "", ":", "LdSize", "==", "", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "getLdOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76251, "Length": 107, "Cover_Rate": 0.8294573643410853} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getMaximalGlobalOffset", "(", ")", "const", "{"], "ground_truth": ["return", "(", "Subtarget", "->", "isThumb1Only", "(", ")", "?", "", ":", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "getMaximalGlobalOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76253, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "(", "!", "IsMemset", "||", "ZeroMemset", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "bool", "Fast", ";", "if", "(", "Size", ">=", "", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "", ")", "||", "(", "allowsUnalignedMemoryAccesses", "(", "", ",", "", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "", ";"], "ground_truth": ["}", "else", "if", "(", "Size", ">=", "", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "", ")", "||", "(", "allowsUnalignedMemoryAccesses", "(", "", ",", "", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{"], "File": "ARMISelLowering (2)", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76254, "Length": 117, "Cover_Rate": 0.6223404255319149} {"Template_token": ["", "bool", "TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "EVT", "VT", ";", "SDValue", "Ptr", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "getIndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "if", "(", "!", "isLegal", ")", "return", "false", ";", "if", "(", "Ptr", "!=", "Base", ")", "{", "if", "(", "Ptr", "==", "Offset", "&&", "Op", "->", "getOpcode", "(", ")", "==", "", "&&", "!", "Subtarget", "->", "isThumb2", "(", ")", ")", "std", "::", "swap", "(", "Base", ",", "Offset", ")", ";", "if", "(", "Ptr", "!=", "Base", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76255, "Length": 242, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "getIndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "if", "(", "!", "isLegal", ")", "return", "false", ";", "if", "(", "Ptr", "!=", "Base", ")", "{", "if", "(", "Ptr", "==", "Offset", "&&", "Op", "->", "getOpcode", "(", ")", "==", "", "&&", "!", "Subtarget", "->", "isThumb2", "(", ")", ")", "std", "::", "swap", "(", "Base", ",", "Offset", ")", ";", "if", "(", "Ptr", "!=", "Base", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76256, "Length": 131, "Cover_Rate": 0.4962121212121212} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "&", "", ";", "if", "(", "VT", "==", "", ")", "return", "&", "", ";", "}", "return", "TargetLowering", "::", "getRegClassFor", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "getRegClassFor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76257, "Length": 30, "Cover_Rate": 0.5084745762711864} {"Template_token": ["", "RCPair", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "", ")", "{", "switch", "(", "Constraint", "[", "", "]", ")", "{", "case", "'l'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'h'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'r'", ":", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "VT", "==", "", ")", "break", ";"], "ground_truth": ["if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76258, "Length": 191, "Cover_Rate": 0.5858895705521472} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";"], "ground_truth": ["if", "(", "Reg", ")", "return", "Reg", ";"], "File": "ARMISelLowering (2)", "Func": "getRegisterByName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76259, "Length": 45, "Cover_Rate": 0.8490566037735849} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Reg", ")", "return", "Reg", ";", "report_fatal_error", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "getRegisterByName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76260, "Length": 51, "Cover_Rate": 0.9622641509433962} {"Template_token": ["", "if", "(", "!", "NumVals", ")", "return", "Sched", "::", "RegPressure", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumVals", ";", "++", "i", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "i", ")", ";", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "continue", ";"], "ground_truth": ["if", "(", "VT", ".", "isFloatingPoint", "(", ")", "||", "VT", ".", "isVector", "(", ")", ")", "return", "Sched", "::", "ILP", ";"], "File": "ARMISelLowering (2)", "Func": "getSchedulingPreference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76261, "Length": 66, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "EVT", "TargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", ")", ";"], "ground_truth": ["return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76263, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "if", "(", "!", "CallOperandVal", ")", "return", "CW_Default", ";", "Type", "*", "type", "=", "CallOperandVal", "->", "getType", "(", ")", ";", "switch", "(", "*", "constraint", ")", "{", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'l'", ":", "if", "(", "type", "->", "isIntegerTy", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "weight", "=", "CW_SpecificReg", ";", "else", "weight", "=", "CW_Register", ";", "}", "break", ";", "case", "'w'", ":", "if", "(", "type", "->", "isFloatingPointTy", "(", ")", ")", "weight", "=", "CW_Register", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering (2)", "Func": "getSingleConstraintMatchWeight", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76264, "Length": 88, "Cover_Rate": 0.7096774193548387} {"Template_token": ["", "case", "'l'", ":", "if", "(", "type", "->", "isIntegerTy", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "weight", "=", "CW_SpecificReg", ";", "else", "weight", "=", "CW_Register", ";", "}", "break", ";", "case", "'w'", ":"], "ground_truth": ["if", "(", "type", "->", "isFloatingPointTy", "(", ")", ")", "weight", "=", "CW_Register", ";"], "File": "ARMISelLowering (2)", "Func": "getSingleConstraintMatchWeight", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76265, "Length": 47, "Cover_Rate": 0.3790322580645161} {"Template_token": ["", "static", "unsigned", "getStOpcode", "(", "unsigned", "StSize", ",", "bool", "IsThumb1", ",", "bool", "IsThumb2", ")", "{", "if", "(", "StSize", ">=", "", ")", "return", "StSize", "==", "", "?", "", ":", "StSize", "==", "", "?", "", ":", "", ";", "if", "(", "IsThumb1", ")", "return", "StSize", "==", "", "?", "", ":", "StSize", "==", "", "?", "", ":", "StSize", "==", "", "?", "", ":", "", ";", "if", "(", "IsThumb2", ")", "return", "StSize", "==", "", "?", "", ":", "StSize", "==", "", "?", "", ":", "StSize", "==", "", "?", "", ":", "", ";", "return", "StSize", "==", "", "?", "", ":", "StSize", "==", "", "?", "", ":", "StSize", "==", "", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "getStOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76266, "Length": 107, "Cover_Rate": 0.8294573643410853} {"Template_token": ["", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Ptr", "->", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", "{", "assert", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "", ")", ";", "isInc", "=", "false", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "-", "RHSC", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "RHSC", ">", "", "&&", "RHSC", "<", "", ")", "{", "isInc", "=", "Ptr", "->", "getOpcode", "(", ")", "==", "", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "RHSC", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "getT2IndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76267, "Length": 123, "Cover_Rate": 0.6275510204081632} {"Template_token": ["", "static", "bool", "getT2IndexedAddressParts", "(", "SDNode", "*", "Ptr", ",", "EVT", "VT", ",", "bool", "isSEXTLoad", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "bool", "&", "isInc", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "", "&&", "Ptr", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "Base", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Ptr", "->", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", "{", "assert", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "", ")", ";", "isInc", "=", "false", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "-", "RHSC", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "RHSC", ">", "", "&&", "RHSC", "<", "", ")", "{", "isInc", "=", "Ptr", "->", "getOpcode", "(", ")", "==", "", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "RHSC", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "getT2IndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76268, "Length": 188, "Cover_Rate": 0.9591836734693877} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering (2)", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76269, "Length": 408, "Cover_Rate": 0.4214876033057851} {"Template_token": ["", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cmp", ")", ";"], "File": "ARMISelLowering (2)", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76270, "Length": 30, "Cover_Rate": 0.32967032967032966} {"Template_token": ["", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";"], "ground_truth": ["if", "(", "!", "BVN", "||", "!", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ",", "ElementBits", ")", "||", "SplatBitSize", ">", "ElementBits", ")", "return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "getVShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76271, "Length": 39, "Cover_Rate": 0.3786407766990291} {"Template_token": ["", "static", "SDValue", "getZeroVector", "(", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ")", "{", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "", ")", ";", "SDValue", "EncodedVal", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "", ")", ";", "EVT", "VmovVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VmovVT", ",", "EncodedVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vmov", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "getZeroVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76272, "Length": 82, "Cover_Rate": 0.8913043478260869} {"Template_token": ["", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "NSAAOffset", "!=", "", "&&", "size", ">", "excess", ")", "{", "while", "(", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "", ")", ")", ";", "return", ";", "}", "unsigned", "ByValRegBegin", "=", "reg", ";", "unsigned", "ByValRegEnd", "=", "(", "size", "<", "excess", ")", "?", "reg", "+", "size", "/", "", ":", "(", "unsigned", ")", "", ";", "State", "->", "addInRegsParamInfo", "(", "ByValRegBegin", ",", "ByValRegEnd", ")", ";", "for", "(", "unsigned", "i", "=", "reg", "+", "", ";", "i", "!=", "ByValRegEnd", ";", "++", "i", ")", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "", ")", ";", "if", "(", "size", "<", "excess", ")", "size", "=", "", ";", "else", "size", "-=", "excess", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "HandleByVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76273, "Length": 107, "Cover_Rate": 0.39338235294117646} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{"], "ground_truth": ["SDNode", "*", "Elt", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getNode", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "hasNormalLoadOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76274, "Length": 30, "Cover_Rate": 0.3614457831325301} {"Template_token": ["", "unsigned", "NumElts", "=", "N", "->", "getValueType", "(", "", ")", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDNode", "*", "Elt", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getNode", "(", ")", ";", "if", "(", "", "(", "Elt", ")", "&&", "!", "cast", "<", "LoadSDNode", ">", "(", "Elt", ")", "->", "isVolatile", "(", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "hasNormalLoadOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76275, "Length": 71, "Cover_Rate": 0.8554216867469879} {"Template_token": ["", "static", "", "IntCCToCC", "(", "", "CC", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering (2)", "Func": "IntCCToARMCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76276, "Length": 62, "Cover_Rate": 0.49206349206349204} {"Template_token": ["", "static", "bool", "isAddSubSExt", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "SDNode", "*", "N0", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "SDNode", "*", "N1", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";"], "ground_truth": ["return", "N0", "->", "hasOneUse", "(", ")", "&&", "N1", "->", "hasOneUse", "(", ")", "&&", "isSignExtended", "(", "N0", ",", "DAG", ")", "&&", "isSignExtended", "(", "N1", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)", "Func": "isAddSubSExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76277, "Length": 90, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "SDNode", "*", "N0", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "SDNode", "*", "N1", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "return", "N0", "->", "hasOneUse", "(", ")", "&&", "N1", "->", "hasOneUse", "(", ")", "&&", "isSignExtended", "(", "N0", ",", "DAG", ")", "&&", "isSignExtended", "(", "N1", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isAddSubSExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76278, "Length": 58, "Cover_Rate": 0.5858585858585859} {"Template_token": ["", "SDNode", "*", "N1", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "return", "N0", "->", "hasOneUse", "(", ")", "&&", "N1", "->", "hasOneUse", "(", ")", "&&", "isZeroExtended", "(", "N0", ",", "DAG", ")", "&&", "isZeroExtended", "(", "N1", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isAddSubZExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76279, "Length": 43, "Cover_Rate": 0.43434343434343436} {"Template_token": ["", "SDNode", "*", "N1", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "return", "N0", "->", "hasOneUse", "(", ")", "&&", "N1", "->", "hasOneUse", "(", ")", "&&", "isZeroExtended", "(", "N0", ",", "DAG", ")", "&&", "isZeroExtended", "(", "N1", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isAddSubZExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76280, "Length": 43, "Cover_Rate": 0.43434343434343436} {"Template_token": ["", "unsigned", "LO", "=", "CountLeadingOnes_32", "(", "v", ")", ";", "v", "=", "(", "v", ">>", "TO", ")", "<<", "TO", ";"], "ground_truth": ["v", "=", "(", "v", "<<", "LO", ")", ">>", "LO", ";"], "File": "ARMISelLowering (2)", "Func": "isBitFieldInvertedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76281, "Length": 28, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "case", "", ":", "if", "(", "AllOnes", ")", "return", "false", ";", "case", "", ":", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "CC", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "CC", ".", "getValueType", "(", ")", "!=", "", ")", "return", "false", ";", "Invert", "=", "!", "AllOnes", ";", "if", "(", "AllOnes", ")", "OtherOp", "=", "DAG", ".", "getConstant", "(", "", ",", "VT", ")", ";", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "OtherOp", "=", "DAG", ".", "getConstant", "(", "", ",", "VT", ")", ";"], "ground_truth": ["else", "OtherOp", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getAllOnesValue", "(", "VT", ".", "getSizeInBits", "(", ")", ")", ",", "VT", ")", ";"], "File": "ARMISelLowering (2)", "Func": "isConditionalZeroOrAllOnes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76282, "Length": 109, "Cover_Rate": 0.43951612903225806} {"Template_token": ["", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "{", "CC", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N2", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "isZeroOrAllOnes", "(", "N1", ",", "AllOnes", ")", ")", "{", "Invert", "=", "false", ";", "OtherOp", "=", "N2", ";", "return", "true", ";", "}", "if", "(", "isZeroOrAllOnes", "(", "N2", ",", "AllOnes", ")", ")", "{", "Invert", "=", "true", ";", "OtherOp", "=", "N1", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isConditionalZeroOrAllOnes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76283, "Length": 91, "Cover_Rate": 0.36693548387096775} {"Template_token": ["", "if", "(", "APF", ".", "convertToInteger", "(", "&", "cN", ",", "", ",", "isSigned", ",", "APFloat", "::", "rmTowardZero", ",", "&", "isExact", ")", "!=", "APFloat", "::", "opOK", "||", "!", "isExact", ")", "return", "false", ";", "c0", "=", "(", "I", "==", "", ")", "?", "cN", ":", "c0", ";", "if", "(", "!", "isPowerOf2_64", "(", "cN", ")", "||", "c0", "!=", "cN", "||", "Log2_64", "(", "c0", ")", "<", "", "||", "Log2_64", "(", "c0", ")", ">", "", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isConstVecPow2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76284, "Length": 73, "Cover_Rate": 0.43452380952380953} {"Template_token": ["", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RegVT", "==", "", ")", "{", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "}", "else", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "!", "MatchingStackOffset", "(", "Arg", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ",", "MFI", ",", "MRI", ",", "TII", ")", ")", "return", "false", ";", "}", "}", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76287, "Length": 319, "Cover_Rate": 0.42533333333333334} {"Template_token": ["", "static", "bool", "isExtendedBUILD_VECTOR", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "bool", "isSigned", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", "==", "", "&&", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDNode", "*", "BVN", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "BVN", "->", "getValueType", "(", "", ")", "!=", "", "||", "BVN", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "LoElt", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isBigEndian", "(", ")", "?", "", ":", "", ";", "unsigned", "HiElt", "=", "", "-", "LoElt", ";", "ConstantSDNode", "*", "Lo0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "LoElt", ")", ")", ";", "ConstantSDNode", "*", "Hi0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "HiElt", ")", ")", ";", "ConstantSDNode", "*", "Lo1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "LoElt", "+", "", ")", ")", ";", "ConstantSDNode", "*", "Hi1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "HiElt", "+", "", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Lo0", "||", "!", "Hi0", "||", "!", "Lo1", "||", "!", "Hi1", ")", "return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "isExtendedBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76288, "Length": 191, "Cover_Rate": 0.47277227722772275} {"Template_token": ["", "unsigned", "HiElt", "=", "", "-", "LoElt", ";", "ConstantSDNode", "*", "Lo0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "LoElt", ")", ")", ";", "ConstantSDNode", "*", "Hi0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "HiElt", ")", ")", ";", "ConstantSDNode", "*", "Lo1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "LoElt", "+", "", ")", ")", ";", "ConstantSDNode", "*", "Hi1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "HiElt", "+", "", ")", ")", ";", "if", "(", "!", "Lo0", "||", "!", "Hi0", "||", "!", "Lo1", "||", "!", "Hi1", ")", "return", "false", ";", "if", "(", "isSigned", ")", "{", "if", "(", "Hi0", "->", "getSExtValue", "(", ")", "==", "Lo0", "->", "getSExtValue", "(", ")", ">>", "", "&&", "Hi1", "->", "getSExtValue", "(", ")", "==", "Lo1", "->", "getSExtValue", "(", ")", ">>", "", ")", "return", "true", ";", "}", "else", "{", "if", "(", "Hi0", "->", "isNullValue", "(", ")", "&&", "Hi1", "->", "isNullValue", "(", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDNode", "*", "Elt", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getNode", "(", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Elt", ")", ")", "{", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "HalfSize", "=", "EltSize", "/", "", ";", "if", "(", "isSigned", ")", "{", "if", "(", "!", "isIntN", "(", "HalfSize", ",", "C", "->", "getSExtValue", "(", ")", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "!", "isUIntN", "(", "HalfSize", ",", "C", "->", "getZExtValue", "(", ")", ")", ")", "return", "false", ";", "}", "continue", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isExtendedBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76289, "Length": 295, "Cover_Rate": 0.7301980198019802} {"Template_token": ["", "else", "if", "(", "", "(", "Op", ".", "getNode", "(", ")", ")", "||", "", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "WrapperOp", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "WrapperOp", ")", ")", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ")", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isFloatingPointZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76290, "Length": 98, "Cover_Rate": 0.6901408450704225} {"Template_token": ["", "SDValue", "WrapperOp", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "WrapperOp", ")", ")", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ")", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "isFloatingPointZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76291, "Length": 64, "Cover_Rate": 0.4507042253521127} {"Template_token": ["", "bool", "TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "hasVFP3", "(", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "isFPImmLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76292, "Length": 27, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "", "(", "AbsImm", ")", "!=", "-", "", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "", "(", "AbsImm", ")", "!=", "-", "", ";"], "File": "ARMISelLowering (2)", "Func": "isLegalAddImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76293, "Length": 35, "Cover_Rate": 0.5072463768115942} {"Template_token": ["", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "isLegalT1AddressImmediate", "(", "V", ",", "VT", ")", ";", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "isLegalT2AddressImmediate", "(", "V", ",", "VT", ",", "Subtarget", ")", ";", "if", "(", "V", "<", "", ")", "V", "=", "-", "V", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "V", "==", "(", "V", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ")", ";", "case", "", ":", "return", "V", "==", "(", "V", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "(", "V", "&", "", ")", "!=", "", ")", "return", "false", ";"], "ground_truth": ["V", ">>=", "", ";"], "File": "ARMISelLowering (2)", "Func": "isLegalAddressImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76294, "Length": 155, "Cover_Rate": 0.7345971563981043} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "", "(", "llvm", "::", "abs64", "(", "Imm", ")", ")", "!=", "-", "", ";", "return", "Imm", ">=", "", "&&", "Imm", "<=", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isLegalICmpImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76295, "Length": 32, "Cover_Rate": 0.463768115942029} {"Template_token": ["", "break", ";", "case", "", ":", "Scale", "=", "", ";", "break", ";", "}", "if", "(", "(", "V", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";", "V", "/=", "Scale", ";"], "ground_truth": ["return", "V", "==", "(", "V", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "isLegalT1AddressImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76297, "Length": 50, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "if", "(", "isNeg", ")", "return", "V", "==", "(", "V", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ")", ";", "return", "V", "==", "(", "V", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "(", "V", "&", "", ")", "!=", "", ")", "return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "isLegalT2AddressImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76298, "Length": 69, "Cover_Rate": 0.40588235294117647} {"Template_token": ["", "if", "(", "Scale", "<", "", ")", "return", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Scale", "==", "", ")", "return", "true", ";", "Scale", "=", "Scale", "&", "~", "", ";", "return", "Scale", "==", "", "||", "Scale", "==", "", "||", "Scale", "==", "", ";", "case", "", ":", "if", "(", "(", "(", "unsigned", ")", "AM", ".", "HasBaseReg", "+", "Scale", ")", "<=", "", ")", "return", "true", ";", "return", "false", ";", "case", "", ":", "if", "(", "Scale", "&", "", ")", "return", "false", ";", "return", "isPowerOf2_32", "(", "Scale", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isLegalT2ScaledAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76299, "Length": 109, "Cover_Rate": 0.7569444444444444} {"Template_token": ["", "bool", "TargetLowering", "::", "isLegalT2ScaledAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "EVT", "VT", ")", "const", "{", "int", "Scale", "=", "AM", ".", "Scale", ";", "if", "(", "Scale", "<", "", ")", "return", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Scale", "==", "", ")", "return", "true", ";"], "ground_truth": ["Scale", "=", "Scale", "&", "~", "", ";"], "File": "ARMISelLowering (2)", "Func": "isLegalT2ScaledAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76300, "Length": 75, "Cover_Rate": 0.5208333333333334} {"Template_token": ["", "assert", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "", ")", ";", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "VT", "=", "is128Bits", "?", "", ":", "", ";", "break", ";", "case", "", ":", "VT", "=", "is128Bits", "?", "", ":", "", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "VT", "=", "is128Bits", "?", "", ":", "", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "if", "(", "type", "!=", "VMOVModImm", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "", ";", "uint64_t", "Val", "=", "", ";", "unsigned", "ImmMask", "=", "", ";", "Imm", "=", "", ";", "for", "(", "int", "ByteNum", "=", "", ";", "ByteNum", "<", "", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "BitMask", ")", "==", "BitMask", ")", "{"], "ground_truth": ["Val", "|=", "BitMask", ";"], "File": "ARMISelLowering (2)", "Func": "isNEONModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76301, "Length": 363, "Cover_Rate": 0.654054054054054} {"Template_token": ["", "bool", "TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "isOffsetFoldingLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76302, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "if", "(", "NumElts", "!=", "M", ".", "size", "(", ")", ")", "return", "false", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "if", "(", "M", "[", "i", "]", ">=", "", "&&", "M", "[", "i", "]", "!=", "(", "int", ")", "(", "NumElts", "-", "", "-", "i", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "isReverseMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76303, "Length": 55, "Cover_Rate": 0.6707317073170732} {"Template_token": ["", "bool", "TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ";", "unsigned", "Imm", ",", "WhichResult", ";"], "ground_truth": ["unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76304, "Length": 175, "Cover_Rate": 0.550314465408805} {"Template_token": ["", "static", "bool", "isSignExtended", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "", "(", "N", ")", ")", "return", "true", ";", "if", "(", "isExtendedBUILD_VECTOR", "(", "N", ",", "DAG", ",", "true", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "isSignExtended", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76305, "Length": 48, "Cover_Rate": 0.9056603773584906} {"Template_token": ["", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "Val", "<=", "", "||", "~", "Val", "<=", "", ")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "", ")", ";", "}", "else", "{", "if", "(", "", "(", "Val", ")", "!=", "-", "", "||", "", "(", "~", "Val", ")", "!=", "-", "", ")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "IsSingleInstrConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76306, "Length": 63, "Cover_Rate": 0.4846153846153846} {"Template_token": ["", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "Val", "<=", "", "||", "~", "Val", "<=", "", ")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "", ")", ";", "}", "else", "{"], "ground_truth": ["if", "(", "", "(", "Val", ")", "!=", "-", "", "||", "", "(", "~", "Val", ")", "!=", "-", "", ")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "IsSingleInstrConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76307, "Length": 76, "Cover_Rate": 0.5846153846153846} {"Template_token": ["", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", "[", "", "]", "<", "", ")", "return", "false", ";", "Imm", "=", "M", "[", "", "]", ";", "unsigned", "ExpectedElt", "=", "Imm", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{"], "File": "ARMISelLowering (2)", "Func": "isSingletonVEXTMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76308, "Length": 48, "Cover_Rate": 0.4247787610619469} {"Template_token": ["", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", "[", "", "]", "<", "", ")", "return", "false", ";", "Imm", "=", "M", "[", "", "]", ";", "unsigned", "ExpectedElt", "=", "Imm", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "++", "ExpectedElt", ";"], "ground_truth": ["if", "(", "ExpectedElt", "==", "NumElts", ")", "ExpectedElt", "=", "", ";"], "File": "ARMISelLowering (2)", "Func": "isSingletonVEXTMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76309, "Length": 61, "Cover_Rate": 0.5398230088495575} {"Template_token": ["", "else", "TCChain", "=", "UseChain", ";", "}", "}", "else", "if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "!", "Copy", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "Copy", "=", "*", "Copy", "->", "use_begin", "(", ")", ";", "if", "(", "Copy", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "Copy", "->", "hasNUsesOfValue", "(", "", ",", "", ")", ")", "return", "false", ";", "TCChain", "=", "Copy", "->", "getOperand", "(", "", ")", ";", "}", "else", "{", "return", "false", ";", "}", "bool", "HasRet", "=", "false", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Copy", "->", "use_begin", "(", ")", ",", "UE", "=", "Copy", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "", "&&", "UI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "HasRet", "=", "true", ";", "}", "if", "(", "!", "HasRet", ")", "return", "false", ";"], "ground_truth": ["Chain", "=", "TCChain", ";"], "File": "ARMISelLowering (2)", "Func": "isUsedByReturnOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76310, "Length": 151, "Cover_Rate": 0.35697399527186763} {"Template_token": ["", "unsigned", "ExpectedElt", "=", "Imm", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "ExpectedElt", "+=", "", ";", "if", "(", "ExpectedElt", "==", "NumElts", "*", "", ")", "{", "ExpectedElt", "=", "", ";", "ReverseVEXT", "=", "true", ";", "}", "if", "(", "M", "[", "i", "]", "<", "", ")", "continue", ";", "if", "(", "ExpectedElt", "!=", "static_cast", "<", "unsigned", ">", "(", "M", "[", "i", "]", ")", ")", "return", "false", ";", "}"], "ground_truth": ["if", "(", "ReverseVEXT", ")", "Imm", "-=", "NumElts", ";"], "File": "ARMISelLowering (2)", "Func": "isVEXTMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76311, "Length": 80, "Cover_Rate": 0.5797101449275363} {"Template_token": ["", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "BlockElts", "=", "M", "[", "", "]", "+", "", ";", "if", "(", "M", "[", "", "]", "<", "", ")", "BlockElts", "=", "BlockSize", "/", "EltSz", ";", "if", "(", "BlockSize", "<=", "EltSz", "||", "BlockSize", "!=", "BlockElts", "*", "EltSz", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "", ")", "continue", ";", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "(", "i", "-", "i", "%", "BlockElts", ")", "+", "(", "BlockElts", "-", "", "-", "i", "%", "BlockElts", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isVREVMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76312, "Length": 120, "Cover_Rate": 0.7100591715976331} {"Template_token": ["", "unsigned", "BlockElts", "=", "M", "[", "", "]", "+", "", ";", "if", "(", "M", "[", "", "]", "<", "", ")", "BlockElts", "=", "BlockSize", "/", "EltSz", ";", "if", "(", "BlockSize", "<=", "EltSz", "||", "BlockSize", "!=", "BlockElts", "*", "EltSz", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "M", "[", "i", "]", "<", "", ")", "continue", ";"], "File": "ARMISelLowering (2)", "Func": "isVREVMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76313, "Length": 66, "Cover_Rate": 0.3905325443786982} {"Template_token": ["", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";", "return", "(", "Cnt", ">=", "", "&&", "(", "isLong", "?", "Cnt", "-", "", ":", "Cnt", ")", "<", "ElementBits", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isVShiftLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76314, "Length": 35, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "static", "bool", "isVShiftRImm", "(", "SDValue", "Op", ",", "EVT", "VT", ",", "bool", "isNarrow", ",", "bool", "isIntrinsic", ",", "int64_t", "&", "Cnt", ")", "{", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "", ")", ";", "unsigned", "ElementBits", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";", "if", "(", "isIntrinsic", ")", "Cnt", "=", "-", "Cnt", ";"], "ground_truth": ["return", "(", "Cnt", ">=", "", "&&", "Cnt", "<=", "(", "isNarrow", "?", "ElementBits", "/", "", ":", "ElementBits", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "isVShiftRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76315, "Length": 88, "Cover_Rate": 0.9887640449438202} {"Template_token": ["", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "", ")", ";", "unsigned", "ElementBits", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "isIntrinsic", ")", "Cnt", "=", "-", "Cnt", ";"], "File": "ARMISelLowering (2)", "Func": "isVShiftRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76316, "Length": 48, "Cover_Rate": 0.5393258426966292} {"Template_token": ["", "static", "bool", "isVTBLMask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ")", "{"], "ground_truth": ["return", "VT", "==", "", "&&", "M", ".", "size", "(", ")", "==", "", ";"], "File": "ARMISelLowering (2)", "Func": "isVTBLMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76317, "Length": 27, "Cover_Rate": 0.9} {"Template_token": ["", "static", "bool", "isVTBLMask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ")", "{"], "ground_truth": ["return", "VT", "==", "", "&&", "M", ".", "size", "(", ")", "==", "", ";"], "File": "ARMISelLowering (2)", "Func": "isVTBLMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76318, "Length": 27, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "isVTRNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76319, "Length": 46, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "bool", "isVTRNMask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ",", "unsigned", "&", "WhichResult", ")", "{", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "i", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "i", "+", "NumElts", "+", "WhichResult", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isVTRNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76320, "Length": 138, "Cover_Rate": 1.0} {"Template_token": ["", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "i", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "i", "+", "WhichResult", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76321, "Length": 86, "Cover_Rate": 0.6323529411764706} {"Template_token": ["", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "i", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "i", "+", "WhichResult", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76322, "Length": 87, "Cover_Rate": 0.6397058823529411} {"Template_token": ["", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "", ")", "continue", ";", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "", "*", "i", "+", "WhichResult", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76323, "Length": 61, "Cover_Rate": 0.4728682170542636} {"Template_token": ["", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76324, "Length": 46, "Cover_Rate": 0.35658914728682173} {"Template_token": ["", "for", "(", "unsigned", "j", "=", "", ";", "j", "!=", "", ";", "++", "j", ")", "{", "unsigned", "Idx", "=", "WhichResult", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "Half", ";", "++", "i", ")", "{", "int", "MIdx", "=", "M", "[", "i", "+", "j", "*", "Half", "]", ";", "if", "(", "MIdx", ">=", "", "&&", "(", "unsigned", ")", "MIdx", "!=", "Idx", ")", "return", "false", ";", "Idx", "+=", "", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isVUZP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76325, "Length": 69, "Cover_Rate": 0.44805194805194803} {"Template_token": ["", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "Idx", "+", "NumElts", ")", ")", "return", "false", ";"], "ground_truth": ["Idx", "+=", "", ";"], "File": "ARMISelLowering (2)", "Func": "isVZIPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76326, "Length": 93, "Cover_Rate": 0.5740740740740741} {"Template_token": ["", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "i", "+=", "", ")", "{"], "ground_truth": ["if", "(", "(", "M", "[", "i", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "Idx", "+", "NumElts", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "isVZIPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76327, "Length": 74, "Cover_Rate": 0.4567901234567901} {"Template_token": ["", "static", "bool", "isVZIP_v_undef_Mask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ",", "unsigned", "&", "WhichResult", ")", "{", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "isVZIP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76328, "Length": 64, "Cover_Rate": 0.4} {"Template_token": ["", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "Idx", ")", ")", "return", "false", ";", "Idx", "+=", "", ";", "}", "if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "EltSz", "==", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isVZIP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76329, "Length": 111, "Cover_Rate": 0.69375} {"Template_token": ["", "if", "(", "isExtendedBUILD_VECTOR", "(", "N", ",", "DAG", ",", "false", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "isZeroExtended", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76330, "Length": 17, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "static", "bool", "isZeroExtended", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "", "(", "N", ")", ")", "return", "true", ";", "if", "(", "isExtendedBUILD_VECTOR", "(", "N", ",", "DAG", ",", "false", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isZeroExtended", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76331, "Length": 49, "Cover_Rate": 0.9245283018867925} {"Template_token": ["", "return", "AllOnes", "?", "C", "->", "isAllOnesValue", "(", ")", ":", "C", "->", "isNullValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isZeroOrAllOnes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76332, "Length": 16, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "!", "C", ")", "return", "false", ";"], "ground_truth": ["return", "AllOnes", "?", "C", "->", "isAllOnesValue", "(", ")", ":", "C", "->", "isNullValue", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "isZeroOrAllOnes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76333, "Length": 23, "Cover_Rate": 0.4791666666666667} {"Template_token": ["", "if", "(", "Val", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "EVT", "VT1", "=", "Val", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT1", ".", "isSimple", "(", ")", "||", "!", "VT1", ".", "isInteger", "(", ")", "||", "!", "VT2", ".", "isSimple", "(", ")", "||", "!", "VT2", ".", "isInteger", "(", ")", ")", "return", "false", ";", "switch", "(", "VT1", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{"], "ground_truth": ["default", ":", "break", ";"], "File": "ARMISelLowering (2)", "Func": "isZExtFree", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76334, "Length": 70, "Cover_Rate": 0.6481481481481481} {"Template_token": ["", "if", "(", "!", "ExtraOp", ")", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SDLoc", "(", "Op", ")", ",", "VTs", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SDLoc", "(", "Op", ")", ",", "VTs", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerADDC_ADDE_SUBC_SUBE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76335, "Length": 71, "Cover_Rate": 0.3622448979591837} {"Template_token": ["", "static", "SDValue", "LowerADDC_ADDE_SUBC_SUBE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "", ")", ";", "unsigned", "Opc", ";", "bool", "ExtraOp", "=", "false", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["case", "", ":", "Opc", "=", "", ";", "break", ";"], "File": "ARMISelLowering (2)", "Func": "LowerADDC_ADDE_SUBC_SUBE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76336, "Length": 71, "Cover_Rate": 0.3622448979591837} {"Template_token": ["", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "", "(", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";", "case", "'J'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<=", "", ")", "break", ";", "}", "return", ";", "case", "'K'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "CVal", "!=", "", "&&", "", "(", "CVal", ")", ")", "break", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "", "(", "~", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "~", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";", "case", "'L'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<", "", ")", "break", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "", "(", "-", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "-", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";", "case", "'M'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "&&", "(", "(", "CVal", "&", "", ")", "==", "", ")", ")", "break", ";", "}", "else", "{", "if", "(", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "||", "(", "(", "CVal", "&", "(", "CVal", "-", "", ")", ")", "==", "", ")", ")", "break", ";", "}", "return", ";", "case", "'N'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "break", ";", "}", "return", ";", "case", "'O'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "CVal", ">=", "-", "", "&&", "CVal", "<=", "", ")", "&&", "(", "(", "CVal", "&", "", ")", "==", "", ")", ")", "break", ";", "}", "return", ";", "}", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "if", "(", "Result", ".", "getNode", "(", ")", ")", "{"], "ground_truth": ["Ops", ".", "push_back", "(", "Result", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerAsmOperandForConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76337, "Length": 394, "Cover_Rate": 0.6469622331691297} {"Template_token": ["", "static", "SDValue", "LowerAtomicLoadStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", "->", "getOrdering", "(", ")", "<=", "Monotonic", ")", "return", "Op", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerAtomicLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76339, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "unsigned", "Domain", "=", "", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{"], "ground_truth": ["Domain", "=", "", ";"], "File": "ARMISelLowering (2)", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76340, "Length": 107, "Cover_Rate": 0.5095238095238095} {"Template_token": ["", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "Result", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76341, "Length": 143, "Cover_Rate": 0.5458015267175572} {"Template_token": ["", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Res", ",", "Dest", ",", "cc", ",", "CCR", ",", "Res", ".", "getValue", "(", "", ")", "}", ";"], "File": "ARMISelLowering (2)", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76342, "Length": 137, "Cover_Rate": 0.3277511961722488} {"Template_token": ["", "SDValue", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76346, "Length": 220, "Cover_Rate": 0.3338391502276176} {"Template_token": ["", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "is128BitVector", "(", ")", "&&", "Op", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getUNDEF", "(", "", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op0", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op1", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerCONCAT_VECTORS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76347, "Length": 168, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getUNDEF", "(", "", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op0", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op1", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerCONCAT_VECTORS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76348, "Length": 126, "Cover_Rate": 0.6176470588235294} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerConstantFP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "ST", ")", "const", "{", "if", "(", "!", "ST", "->", "hasVFP3", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsDouble", "=", "Op", ".", "getValueType", "(", ")", "==", "", ";", "ConstantFPSDNode", "*", "CFP", "=", "cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ";", "APFloat", "FPVal", "=", "CFP", "->", "getValueAPF", "(", ")", ";", "int", "ImmVal", "=", "IsDouble", "?", "", "(", "FPVal", ")", ":", "", "(", "FPVal", ")", ";", "if", "(", "ImmVal", "!=", "-", "", ")", "{", "if", "(", "IsDouble", "||", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "{", "return", "Op", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewVal", "=", "DAG", ".", "getTargetConstant", "(", "ImmVal", ",", "", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "if", "(", "!", "ST", "->", "hasNEON", "(", ")", "||", "(", "!", "IsDouble", "&&", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VMovVT", ";"], "ground_truth": ["uint64_t", "iVal", "=", "FPVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76349, "Length": 204, "Cover_Rate": 0.40556660039761433} {"Template_token": ["", "if", "(", "CP", "->", "isMachineConstantPoolEntry", "(", ")", ")", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getMachineCPVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "else", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76350, "Length": 66, "Cover_Rate": 0.5892857142857143} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "ConstantPoolSDNode", "*", "CP", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ";", "SDValue", "Res", ";", "if", "(", "CP", "->", "isMachineConstantPoolEntry", "(", ")", ")", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getMachineCPVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "else", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76351, "Length": 87, "Cover_Rate": 0.7767857142857143} {"Template_token": ["", "assert", "(", "ST", "->", "hasNEON", "(", ")", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerCTPOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76352, "Length": 34, "Cover_Rate": 0.34} {"Template_token": ["", "if", "(", "VT", ".", "is64BitVector", "(", ")", ")", "{", "SDValue", "Extended", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BitCounts", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Extended", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "lowerCTPOP16BitElements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76353, "Length": 46, "Cover_Rate": 0.32167832167832167} {"Template_token": ["", "EVT", "VT16Bit", "=", "VT", ".", "is64BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Bitcast", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT16Bit", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Counts16", "=", "lowerCTPOP16BitElements", "(", "Bitcast", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "SDValue", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT16Bit", ",", "Counts16", ")", ";", "SDValue", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT16Bit", ",", "Counts16", ",", "N0", ")", ";", "SDValue", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT16Bit", ",", "N1", ",", "N1", ")", ";", "if", "(", "VT", ".", "is64BitVector", "(", ")", ")", "{", "SDValue", "Extended", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N2", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Extended", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "lowerCTPOP32BitElements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76354, "Length": 146, "Cover_Rate": 0.5959183673469388} {"Template_token": ["", "static", "SDValue", "lowerCTPOP32BitElements", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT16Bit", "=", "VT", ".", "is64BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Bitcast", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT16Bit", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Counts16", "=", "lowerCTPOP16BitElements", "(", "Bitcast", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "SDValue", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT16Bit", ",", "Counts16", ")", ";", "SDValue", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT16Bit", ",", "Counts16", ",", "N0", ")", ";", "SDValue", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT16Bit", ",", "N1", ",", "N1", ")", ";", "if", "(", "VT", ".", "is64BitVector", "(", ")", ")", "{", "SDValue", "Extended", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Extended", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "}", "else", "{", "SDValue", "Extracted", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N2", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Extracted", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "lowerCTPOP32BitElements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76355, "Length": 216, "Cover_Rate": 0.8816326530612245} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "!", "ST", "->", "hasV6T2Ops", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "rbit", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "rbit", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerCTTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76356, "Length": 65, "Cover_Rate": 0.7386363636363636} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";"], "ground_truth": ["if", "(", "!", "ST", "->", "hasV6T2Ops", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerCTTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76357, "Length": 30, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "unsigned", "Opcode", "=", "Op", "->", "getOpcode", "(", ")", ";", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "bool", "isSigned", "=", "(", "Opcode", "==", "", ")", ";", "EVT", "VT", "=", "Op", "->", "getValueType", "(", "", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "RTLIB", "::", "Libcall", "LC", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I8", ":", "RTLIB", "::", "UDIVREM_I8", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I16", ":", "RTLIB", "::", "UDIVREM_I16", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I32", ":", "RTLIB", "::", "UDIVREM_I32", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I64", ":", "RTLIB", "::", "UDIVREM_I64", ";", "break", ";", "}", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Op", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "ArgVT", "=", "Op", "->", "getOperand", "(", "i", ")", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Op", "->", "getOperand", "(", "i", ")", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "isSigned", ";", "Entry", ".", "isZExt", "=", "!", "isSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "NULL", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallInfo", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76358, "Length": 380, "Cover_Rate": 0.9069212410501193} {"Template_token": ["", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Words", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Size", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Flag", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "Words", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76359, "Length": 103, "Cover_Rate": 0.515} {"Template_token": ["", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "Words", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "NodeTys", ",", "Chain", ",", "Flag", ")", ";", "SDValue", "NewSP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "", ",", "", ")", ";", "Chain", "=", "NewSP", ".", "getValue", "(", "", ")", ";", "SDValue", "Ops", "[", "", "]", "=", "{", "NewSP", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76360, "Length": 103, "Cover_Rate": 0.515} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerEH_SJLJ_LONGJMP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["SDLoc", "dl", "(", "Op", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerEH_SJLJ_LONGJMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76361, "Length": 20, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerEH_SJLJ_LONGJMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76362, "Length": 42, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerEH_SJLJ_SETJMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76363, "Length": 36, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", "&&", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<", "", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Lane", ")", ";", "}", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76364, "Length": 54, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "UseNEON", ")", "{", "unsigned", "EncodedVal", "=", "", "(", "", ",", "", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getTargetConstant", "(", "EncodedVal", ",", "", ")", ")", ";", "EVT", "OpVT", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "if", "(", "VT", "==", "", ")", "Mask", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Mask", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "else", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp0", ")", ";", "if", "(", "SrcVT", "==", "", ")", "{", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp1", ")", ";", "if", "(", "VT", "==", "", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "else", "if", "(", "VT", "==", "", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp1", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp0", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ")", ";", "SDValue", "AllOnes", "=", "DAG", ".", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "AllOnes", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "AllOnes", ")", ";", "SDValue", "MaskNot", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Mask", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "AllOnes", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ",", "Mask", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp0", ",", "MaskNot", ")", ")", ";", "if", "(", "VT", "==", "", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "else", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";", "}", "return", "Res", ";", "}", "if", "(", "SrcVT", "==", "", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Tmp1", ")", ".", "getValue", "(", "", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp1", ")", ";"], "ground_truth": ["SDValue", "Mask1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerFCOPYSIGN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76365, "Length": 478, "Cover_Rate": 0.532293986636971} {"Template_token": ["", "SDValue", "FltRounds", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FPSCR", ",", "DAG", ".", "getConstant", "(", "", "<<", "", ",", "", ")", ")", ";"], "ground_truth": ["SDValue", "RMODE", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FltRounds", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerFLT_ROUNDS_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76366, "Length": 52, "Cover_Rate": 0.3586206896551724} {"Template_token": ["", "std", "::", "advance", "(", "CurOrigArg", ",", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "OrigArgIndex", "-", "CurArgIdx", ")", ";", "CurArgIdx", "=", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "OrigArgIndex", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "}", "else", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering (2)", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76368, "Length": 491, "Cover_Rate": 0.36834208552138037} {"Template_token": ["", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76369, "Length": 47, "Cover_Rate": 0.36153846153846153} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "ARI", ".", "getFrameRegister", "(", "MF", ")", ";"], "ground_truth": ["SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76370, "Length": 65, "Cover_Rate": 0.4012345679012346} {"Template_token": ["", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "SRet", ";", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Entry", ".", "isSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "SRet", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgVT", ".", "getStoreSize", "(", ")", ")", ")", ";", "SDValue", "LoadCos", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "LoadSin", ".", "getValue", "(", "", ")", ",", "Add", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "ArgVT", ",", "ArgVT", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76371, "Length": 281, "Cover_Rate": 0.5841995841995842} {"Template_token": ["", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "ARMISelLowering (2)", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76372, "Length": 81, "Cover_Rate": 0.46551724137931033} {"Template_token": ["", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "++", "NumMovwMovt", ";", "unsigned", "Wrapper", "=", "RelocM", "==", "Reloc", "::", "PIC_", "?", "", ":", "", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76373, "Length": 124, "Cover_Rate": 0.7126436781609196} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "UseGOTOFF", "?", "", ":", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";"], "ground_truth": ["CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76374, "Length": 274, "Cover_Rate": 0.7806267806267806} {"Template_token": ["", "assert", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "const", "", "TargetFlags", "=", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", "?", "", ":", "", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDValue", "Result", ";", "SDLoc", "DL", "(", "Op", ")", ";", "++", "NumMovwMovt", ";"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "", ",", "TargetFlags", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerGlobalAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76375, "Length": 96, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GA", "->", "getGlobal", "(", ")", ")", ";"], "ground_truth": ["switch", "(", "model", ")", "{"], "File": "ARMISelLowering (2)", "Func": "LowerGlobalTLSAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76376, "Length": 35, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76377, "Length": 91, "Cover_Rate": 0.44390243902439025} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76378, "Length": 139, "Cover_Rate": 0.6780487804878049} {"Template_token": ["", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Lane", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMISelLowering (2)", "Func": "LowerINSERT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76379, "Length": 19, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "else", "report_fatal_error", "(", "", "", ")", ";", "RetOps", ".", "insert", "(", "RetOps", ".", "begin", "(", ")", "+", "", ",", "DAG", ".", "getConstant", "(", "LROffset", ",", "", ",", "false", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "RetOps", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerInterruptReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76380, "Length": 46, "Cover_Rate": 0.3129251700680272} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Opc", ";"], "ground_truth": ["switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{"], "File": "ARMISelLowering (2)", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76381, "Length": 43, "Cover_Rate": 0.3359375} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerMemOpCallTo", "(", "SDValue", "Chain", ",", "SDValue", "StackPtr", ",", "SDValue", "Arg", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "const", "CCValAssign", "&", "VA", ",", "", "Flags", ")", "const", "{", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "LocMemOffset", ")", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76382, "Length": 97, "Cover_Rate": 0.9603960396039604} {"Template_token": ["", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";"], "ground_truth": ["return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "LocMemOffset", ")", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76383, "Length": 46, "Cover_Rate": 0.45544554455445546} {"Template_token": ["", "}", "}", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Op0", ";", "SDValue", "Op1", "=", "SkipExtensionForVMULL", "(", "N1", ",", "DAG", ")", ";", "if", "(", "!", "isMLA", ")", "{", "Op0", "=", "SkipExtensionForVMULL", "(", "N0", ",", "DAG", ")", ";", "assert", "(", "Op0", ".", "getValueType", "(", ")", ".", "is64BitVector", "(", ")", "&&", "Op1", ".", "getValueType", "(", ")", ".", "is64BitVector", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ")", ";", "}", "SDValue", "N00", "=", "SkipExtensionForVMULL", "(", "N0", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "SDValue", "N01", "=", "SkipExtensionForVMULL", "(", "N0", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "EVT", "Op1VT", "=", "Op1", ".", "getValueType", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "N0", "->", "getOpcode", "(", ")", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "NewOpc", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Op1VT", ",", "N00", ")", ",", "Op1", ")", ",", "DAG", ".", "getNode", "(", "NewOpc", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Op1VT", ",", "N01", ")", ",", "Op1", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerMUL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76384, "Length": 194, "Cover_Rate": 0.42731277533039647} {"Template_token": ["", "if", "(", "!", "(", "Subtarget", "->", "isThumb2", "(", ")", "||", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "Subtarget", "->", "hasV5TEOps", "(", ")", ")", ")", ")", "return", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "isRead", "=", "~", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", "&", "", ";", "if", "(", "!", "isRead", "&&", "(", "!", "Subtarget", "->", "hasV7Ops", "(", ")", "||", "!", "Subtarget", "->", "hasMPExtension", "(", ")", ")", ")", "return", "Op", ".", "getOperand", "(", "", ")", ";", "unsigned", "isData", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "isRead", "=", "~", "isRead", "&", "", ";", "isData", "=", "~", "isData", "&", "", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "isRead", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "isData", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerPREFETCH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76385, "Length": 181, "Cover_Rate": 0.8786407766990292} {"Template_token": ["", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Arg", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "RetOps", "[", "", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "", ")", "&&", "!", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "report_fatal_error", "(", "", ")", ";", "return", "LowerInterruptReturn", "(", "RetOps", ",", "dl", ",", "DAG", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "RetOps", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76386, "Length": 426, "Cover_Rate": 0.5657370517928287} {"Template_token": ["", "MFI", "->", "setReturnAddressIsTaken", "(", "true", ")", ";", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76387, "Length": 83, "Cover_Rate": 0.4088669950738916} {"Template_token": ["", "unsigned", "ExtractNum", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "OpLHS", ",", "OpLHS", ",", "DAG", ".", "getConstant", "(", "ExtractNum", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76388, "Length": 38, "Cover_Rate": 0.3220338983050847} {"Template_token": ["", "static", "SDValue", "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "OpLHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "OpLHS", ".", "getValueType", "(", ")", ";", "assert", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "", ")", ";"], "ground_truth": ["OpLHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "OpLHS", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76389, "Length": 67, "Cover_Rate": 0.5677966101694916} {"Template_token": ["", "static", "SDValue", "LowerSDIV", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "N2", ",", "N3", ";", "if", "(", "VT", "==", "", ")", "{", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N0", "=", "LowerSDIV_v4i8", "(", "N0", ",", "N1", ",", "dl", ",", "DAG", ")", ";", "N2", "=", "LowerSDIV_v4i8", "(", "N2", ",", "N3", ",", "dl", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";"], "ground_truth": ["N0", "=", "LowerCONCAT_VECTORS", "(", "N0", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerSDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76390, "Length": 244, "Cover_Rate": 0.7770700636942676} {"Template_token": ["", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "N2", ",", "N3", ";", "if", "(", "VT", "==", "", ")", "{", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N0", "=", "LowerSDIV_v4i8", "(", "N0", ",", "N1", ",", "dl", ",", "DAG", ")", ";", "N2", "=", "LowerSDIV_v4i8", "(", "N2", ",", "N3", ",", "dl", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";"], "ground_truth": ["N0", "=", "LowerCONCAT_VECTORS", "(", "N0", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerSDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76391, "Length": 192, "Cover_Rate": 0.6114649681528662} {"Template_token": ["", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N1", ",", "N1", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";"], "ground_truth": ["N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerSDIV_v4i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76392, "Length": 109, "Cover_Rate": 0.3168604651162791} {"Template_token": ["", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N1", ",", "N1", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N1", ")", ";"], "ground_truth": ["N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerSDIV_v4i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76393, "Length": 223, "Cover_Rate": 0.6482558139534884} {"Template_token": ["", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ")", ";", "Y", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Y", ")", ";", "Y", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "Y", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ",", "Y", ")", ";"], "ground_truth": ["X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerSDIV_v4i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76394, "Length": 86, "Cover_Rate": 0.3006993006993007} {"Template_token": ["", "Y", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "Y", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ",", "Y", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ")", ";", "Y", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "Y", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Y", ",", "Y", ",", "Y", ",", "Y", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ",", "Y", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerSDIV_v4i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76395, "Length": 154, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "Cond", ",", "DAG", ",", "cc", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "SelectTrue", ",", "SelectFalse", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";", "}", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "", "&&", "Cond", ".", "hasOneUse", "(", ")", ")", "{", "const", "ConstantSDNode", "*", "CMOVTrue", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "CMOVFalse", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "CMOVTrue", "&&", "CMOVFalse", ")", "{", "unsigned", "CMOVTrueVal", "=", "CMOVTrue", "->", "getZExtValue", "(", ")", ";", "unsigned", "CMOVFalseVal", "=", "CMOVFalse", "->", "getZExtValue", "(", ")", ";", "SDValue", "True", ";", "SDValue", "False", ";", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectTrue", ";", "False", "=", "SelectFalse", ";", "}", "else", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectFalse", ";", "False", "=", "SelectTrue", ";", "}", "if", "(", "True", ".", "getNode", "(", ")", "&&", "False", ".", "getNode", "(", ")", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "cc", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "CCR", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "Cmp", "=", "duplicateCmp", "(", "Cond", ".", "getOperand", "(", "", ")", ",", "DAG", ")", ";", "assert", "(", "True", ".", "getValueType", "(", ")", "==", "VT", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "True", ",", "False", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerSELECT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76396, "Length": 285, "Cover_Rate": 0.5828220858895705} {"Template_token": ["", "unsigned", "CMOVTrueVal", "=", "CMOVTrue", "->", "getZExtValue", "(", ")", ";", "unsigned", "CMOVFalseVal", "=", "CMOVFalse", "->", "getZExtValue", "(", ")", ";", "SDValue", "True", ";", "SDValue", "False", ";", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectTrue", ";", "False", "=", "SelectFalse", ";", "}", "else", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectFalse", ";", "False", "=", "SelectTrue", ";", "}", "if", "(", "True", ".", "getNode", "(", ")", "&&", "False", ".", "getNode", "(", ")", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "cc", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "CCR", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "Cmp", "=", "duplicateCmp", "(", "Cond", ".", "getOperand", "(", "", ")", ",", "DAG", ")", ";", "assert", "(", "True", ".", "getValueType", "(", ")", "==", "VT", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "True", ",", "False", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerSELECT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76397, "Length": 157, "Cover_Rate": 0.3210633946830266} {"Template_token": ["", "CC", "=", "getInverseCCForVSEL", "(", "CC", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "getSubtarget", "(", ")", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "LHS", "==", "TrueVal", "&&", "RHS", "==", "FalseVal", ")", "{", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "}", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "SDValue", "cc2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";", "SDValue", "Cmp2", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ",", "TrueVal", ",", "cc2", ",", "CCR", ",", "Cmp2", ")", ";", "}"], "ground_truth": ["return", "Result", ";"], "File": "ARMISelLowering (2)", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76398, "Length": 379, "Cover_Rate": 0.6316666666666667} {"Template_token": ["", "assert", "(", "ST", "->", "hasNEON", "(", ")", "&&", "", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";"], "ground_truth": ["EVT", "ShiftVT", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76399, "Length": 93, "Cover_Rate": 0.3795918367346939} {"Template_token": ["", "assert", "(", "ST", "->", "hasNEON", "(", ")", "&&", "", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "EVT", "ShiftVT", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "SDValue", "NegatedCount", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ShiftVT", ",", "getZeroVector", "(", "ShiftVT", ",", "DAG", ",", "dl", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "", "vshiftInt", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "vshiftInt", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "NegatedCount", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76400, "Length": 170, "Cover_Rate": 0.6938775510204082} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "ShOpLo", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "ShOpHi", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "ShAmt", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "cc", ";", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "RevShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";"], "ground_truth": ["SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ExtraShAmt", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerShiftLeftParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76401, "Length": 154, "Cover_Rate": 0.43626062322946174} {"Template_token": ["", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "RevShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "TrueVal", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ExtraShAmt", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "", "]", "=", "{", "Lo", ",", "Hi", "}", ";"], "File": "ARMISelLowering (2)", "Func": "LowerShiftRightParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76402, "Length": 213, "Cover_Rate": 0.5575916230366492} {"Template_token": ["", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "assert", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";"], "ground_truth": ["Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76403, "Length": 187, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76404, "Length": 106, "Cover_Rate": 0.3221884498480243} {"Template_token": ["", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["Args", ".", "push_back", "(", "Entry", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76405, "Length": 111, "Cover_Rate": 0.3373860182370821} {"Template_token": ["", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N0", "=", "LowerSDIV_v4i16", "(", "N0", ",", "N1", ",", "dl", ",", "DAG", ")", ";", "N2", "=", "LowerSDIV_v4i16", "(", "N2", ",", "N3", ",", "dl", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "LowerCONCAT_VECTORS", "(", "N0", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N0", ")", ";", "return", "N0", ";", "}", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "SDValue", "BN1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "BN1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";"], "ground_truth": ["N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerUDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76406, "Length": 371, "Cover_Rate": 0.5353535353535354} {"Template_token": ["", "static", "SDValue", "LowerVASTART", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";"], "ground_truth": ["SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76407, "Length": 70, "Cover_Rate": 0.546875} {"Template_token": ["", "static", "SDValue", "LowerVectorINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", ")", "{", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "Op", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerVectorINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76408, "Length": 73, "Cover_Rate": 0.3395348837209302} {"Template_token": ["", "for", "(", "ArrayRef", "<", "int", ">", "::", "iterator", "I", "=", "ShuffleMask", ".", "begin", "(", ")", ",", "E", "=", "ShuffleMask", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "VTBLMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "*", "I", ",", "", ")", ")", ";", "if", "(", "V2", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VTBLMask", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "V2", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VTBLMask", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "LowerVECTOR_SHUFFLEv8i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76410, "Length": 117, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "VTBLMask", ";", "for", "(", "ArrayRef", "<", "int", ">", "::", "iterator", "I", "=", "ShuffleMask", ".", "begin", "(", ")", ",", "E", "=", "ShuffleMask", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "VTBLMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "*", "I", ",", "", ")", ")", ";", "if", "(", "V2", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VTBLMask", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "V2", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VTBLMask", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerVECTOR_SHUFFLEv8i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76411, "Length": 130, "Cover_Rate": 0.6878306878306878} {"Template_token": ["", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Invert", "=", "true", ";", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Invert", "=", "true", ";", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "TmpOp0", "=", "Op0", ";", "TmpOp1", "=", "Op1", ";", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp1", ",", "TmpOp0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "break", ";", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "TmpOp0", "=", "Op0", ";", "TmpOp1", "=", "Op1", ";", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp1", ",", "TmpOp0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "if", "(", "Opc", "==", "", ")", "{", "SDValue", "AndOp", ";", "if", "(", "", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op0", ";", "else", "if", "(", "", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op1", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "AndOp", "=", "AndOp", ".", "getOperand", "(", "", ")", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Opc", "=", "", ";"], "ground_truth": ["Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "AndOp", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerVSETCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76412, "Length": 423, "Cover_Rate": 0.43743536711478803} {"Template_token": ["", "break", ";", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "TmpOp0", "=", "Op0", ";", "TmpOp1", "=", "Op1", ";", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp1", ",", "TmpOp0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "if", "(", "Opc", "==", "", ")", "{", "SDValue", "AndOp", ";", "if", "(", "", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op0", ";", "else", "if", "(", "", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op1", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "AndOp", "=", "AndOp", ".", "getOperand", "(", "", ")", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "AndOp", ".", "getOperand", "(", "", ")", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "AndOp", ".", "getOperand", "(", "", ")", ")", ";", "Invert", "=", "!", "Invert", ";", "}", "}", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "SDValue", "SingleOp", ";", "if", "(", "", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "SingleOp", "=", "Op0", ";", "else", "if", "(", "", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "Opc", "==", "", ")", "Opc", "=", "", ";", "else", "if", "(", "Opc", "==", "", ")", "Opc", "=", "", ";", "SingleOp", "=", "Op1", ";", "}", "SDValue", "Result", ";", "if", "(", "SingleOp", ".", "getNode", "(", ")", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SingleOp", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SingleOp", ")", ";", "break", ";"], "File": "ARMISelLowering (2)", "Func": "LowerVSETCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76413, "Length": 419, "Cover_Rate": 0.4332988624612203} {"Template_token": ["", "SDValue", "TVal", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Overflow", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "TVal", ",", "FVal", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";"], "ground_truth": ["SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerXALUO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76414, "Length": 76, "Cover_Rate": 0.41081081081081083} {"Template_token": ["", "unsigned", "Bytes", "=", "Arg", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "int", "FI", "=", "INT_MAX", ";", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "VR", "=", "cast", "<", "RegisterSDNode", ">", "(", "Arg", ".", "getOperand", "(", "", ")", ")", "->", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "VR", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "VR", ")", ";", "if", "(", "!", "Def", ")", "return", "false", ";", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "!", "TII", "->", "isLoadFromStackSlot", "(", "Def", ",", "FI", ")", ")", "return", "false", ";", "}", "else", "{", "return", "false", ";", "}", "}", "else", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Arg", ")", ")", "{", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "FrameIndexSDNode", "*", "FINode", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Ptr", ")", ";", "if", "(", "!", "FINode", ")", "return", "false", ";", "FI", "=", "FINode", "->", "getIndex", "(", ")", ";", "}", "else", "return", "false", ";"], "ground_truth": ["assert", "(", "FI", "!=", "INT_MAX", ")", ";"], "File": "ARMISelLowering (2)", "Func": "MatchingStackOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76415, "Length": 192, "Cover_Rate": 0.7470817120622568} {"Template_token": ["", "unsigned", "Bytes", "=", "Arg", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "int", "FI", "=", "INT_MAX", ";", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "VR", "=", "cast", "<", "RegisterSDNode", ">", "(", "Arg", ".", "getOperand", "(", "", ")", ")", "->", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "VR", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "VR", ")", ";", "if", "(", "!", "Def", ")", "return", "false", ";", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "!", "TII", "->", "isLoadFromStackSlot", "(", "Def", ",", "FI", ")", ")", "return", "false", ";", "}", "else", "{", "return", "false", ";", "}", "}", "else", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Arg", ")", ")", "{", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "FrameIndexSDNode", "*", "FINode", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Ptr", ")", ";", "if", "(", "!", "FINode", ")", "return", "false", ";", "FI", "=", "FINode", "->", "getIndex", "(", ")", ";", "}", "else", "return", "false", ";", "assert", "(", "FI", "!=", "INT_MAX", ")", ";"], "ground_truth": ["if", "(", "!", "MFI", "->", "isFixedObjectIndex", "(", "FI", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "MatchingStackOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76416, "Length": 205, "Cover_Rate": 0.7976653696498055} {"Template_token": ["", "bool", "TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76417, "Length": 23, "Cover_Rate": 0.4423076923076923} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", "||", "getTargetMachine", "(", ")", ".", "Options", ".", "DisableTailCalls", ")", "return", "false", ";"], "ground_truth": ["return", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76418, "Length": 40, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "return", "(", "(", "SrcAlign", "==", "", "||", "SrcAlign", "%", "AlignCheck", "==", "", ")", "&&", "(", "DstAlign", "==", "", "||", "DstAlign", "%", "AlignCheck", "==", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "memOpAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76420, "Length": 28, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "SDValue", "cc", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "bitcastf32Toi32", "(", "LHS", ",", "DAG", ")", ",", "Mask", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "bitcastf32Toi32", "(", "RHS", ",", "DAG", ")", ",", "Mask", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "SDValue", "LHS1", ",", "LHS2", ";", "SDValue", "RHS1", ",", "RHS2", ";", "expandf64Toi32", "(", "LHS", ",", "DAG", ",", "LHS1", ",", "LHS2", ")", ";"], "ground_truth": ["expandf64Toi32", "(", "RHS", ",", "DAG", ",", "RHS1", ",", "RHS2", ")", ";"], "File": "ARMISelLowering (2)", "Func": "OptimizeVFPBrcond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76421, "Length": 143, "Cover_Rate": 0.31222707423580787} {"Template_token": ["", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "bool", "LHSSeenZero", "=", "false", ";", "bool", "LHSOk", "=", "canChangeToInt", "(", "LHS", ",", "LHSSeenZero", ",", "Subtarget", ")", ";", "bool", "RHSSeenZero", "=", "false", ";", "bool", "RHSOk", "=", "canChangeToInt", "(", "RHS", ",", "RHSSeenZero", ",", "Subtarget", ")", ";", "if", "(", "LHSOk", "&&", "RHSOk", "&&", "(", "LHSSeenZero", "||", "RHSSeenZero", ")", ")", "{", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "else", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "SDValue", "cc", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "bitcastf32Toi32", "(", "LHS", ",", "DAG", ")", ",", "Mask", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "bitcastf32Toi32", "(", "RHS", ",", "DAG", ")", ",", "Mask", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}"], "ground_truth": ["SDValue", "LHS1", ",", "LHS2", ";"], "File": "ARMISelLowering (2)", "Func": "OptimizeVFPBrcond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76422, "Length": 222, "Cover_Rate": 0.4847161572052402} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "I", "=", "MBB", "->", "succ_begin", "(", ")", ",", "E", "=", "MBB", "->", "succ_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "*", "I", "!=", "Succ", ")", "return", "*", "I", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "OtherSucc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76423, "Length": 44, "Cover_Rate": 0.7457627118644068} {"Template_token": ["", "else", "{", "assert", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "!", "StackPtr", ".", "getNode", "(", ")", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "", ",", "getPointerTy", "(", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "LowerMemOpCallTo", "(", "Chain", ",", "StackPtr", ",", "fmrrd", ".", "getValue", "(", "", "-", "id", ")", ",", "dl", ",", "DAG", ",", "NextVA", ",", "Flags", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "PassF64ArgInRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76424, "Length": 68, "Cover_Rate": 0.31336405529953915} {"Template_token": ["", "static", "SDValue", "PerformADDCCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{"], "ground_truth": ["return", "AddCombineTo64bitMLAL", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformADDCCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76426, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "SDValue", "Result", "=", "PerformADDCombineWithOperands", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "Subtarget", ")", ";"], "ground_truth": ["if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering (2)", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76427, "Length": 27, "Cover_Rate": 0.32926829268292684} {"Template_token": ["", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "if", "(", "N0", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{"], "ground_truth": ["SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformADDCombineWithOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76428, "Length": 38, "Cover_Rate": 0.3877551020408163} {"Template_token": ["", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76429, "Length": 114, "Cover_Rate": 0.43018867924528303} {"Template_token": ["", "BuildVectorSDNode", "*", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ",", "DCI", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76430, "Length": 233, "Cover_Rate": 0.879245283018868} {"Template_token": ["", "if", "(", "!", "N11C", ")", "return", "SDValue", "(", ")", ";", "unsigned", "InvMask", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "LSB", "=", "countTrailingZeros", "(", "~", "InvMask", ")", ";", "unsigned", "Width", "=", "(", "", "-", "countLeadingZeros", "(", "~", "InvMask", ")", ")", "-", "LSB", ";", "unsigned", "Mask", "=", "(", "", "<<", "Width", ")", "-", "", ";", "unsigned", "Mask2", "=", "N11C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "Mask", "&", "(", "~", "Mask2", ")", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N1", ".", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "PerformBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76431, "Length": 131, "Cover_Rate": 0.6752577319587629} {"Template_token": ["", "unsigned", "Width", "=", "(", "", "-", "countLeadingZeros", "(", "~", "InvMask", ")", ")", "-", "LSB", ";", "unsigned", "Mask", "=", "(", "", "<<", "Width", ")", "-", "", ";", "unsigned", "Mask2", "=", "N11C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "Mask", "&", "(", "~", "Mask2", ")", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N1", ".", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "PerformBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76432, "Length": 98, "Cover_Rate": 0.5051546391752577} {"Template_token": ["", "SDValue", "V", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "i", ")", ")", ";", "Ops", ".", "push_back", "(", "V", ")", ";", "DCI", ".", "AddToWorklist", "(", "V", ".", "getNode", "(", ")", ")", ";", "}", "EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";"], "ground_truth": ["SDValue", "BV", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "FloatVT", ",", "Ops", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformBUILD_VECTORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76433, "Length": 75, "Cover_Rate": 0.3303964757709251} {"Template_token": ["", "SDValue", "NewCmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "FalseVal", ",", "cc", ",", "N", "->", "getOperand", "(", "", ")", ",", "NewCmp", ")", ";", "}", "if", "(", "Res", ".", "getNode", "(", ")", ")", "{", "APInt", "KnownZero", ",", "KnownOne", ";", "DAG", ".", "computeKnownBits", "(", "SDValue", "(", "N", ",", "", ")", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "KnownZero", "==", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";"], "ground_truth": ["else", "if", "(", "KnownZero", "==", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformCMOVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76434, "Length": 134, "Cover_Rate": 0.34536082474226804} {"Template_token": ["", "case", "", ":", "return", "PerformADDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformXORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformBFICombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";"], "ground_truth": ["case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76435, "Length": 210, "Cover_Rate": 0.39399624765478425} {"Template_token": ["", "case", "", ":", "return", "PerformADDCCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformADDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformXORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformBFICombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSELECT_CCCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "CombineBaseUpdate", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering (2)", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76436, "Length": 386, "Cover_Rate": 0.724202626641651} {"Template_token": ["", "SDValue", "Vec", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "Lane", "=", "N0", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "EVT", "EltVT", "=", "N0", ".", "getValueType", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "VT", "==", "", "&&", "(", "EltVT", "==", "", "||", "EltVT", "==", "", ")", "&&", "TLI", ".", "isTypeLegal", "(", "Vec", ".", "getValueType", "(", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Lane", ")", ")", "{", "unsigned", "Opc", "=", "", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Vec", ",", "Lane", ")", ";", "}", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformExtendCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76437, "Length": 155, "Cover_Rate": 0.7077625570776256} {"Template_token": ["", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "Lane", "=", "N0", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "EVT", "EltVT", "=", "N0", ".", "getValueType", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "VT", "==", "", "&&", "(", "EltVT", "==", "", "||", "EltVT", "==", "", ")", "&&", "TLI", ".", "isTypeLegal", "(", "Vec", ".", "getValueType", "(", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Lane", ")", ")", "{", "unsigned", "Opc", "=", "", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering (2)", "Func": "PerformExtendCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76438, "Length": 137, "Cover_Rate": 0.6255707762557078} {"Template_token": ["", "SDNode", "*", "Elt", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "!=", "", "||", "!", "", "(", "Elt", ")", "||", "cast", "<", "LoadSDNode", ">", "(", "Elt", ")", "->", "isVolatile", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "FloatVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "V", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Vec", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["DCI", ".", "AddToWorklist", "(", "V", ".", "getNode", "(", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformInsertEltCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76439, "Length": 149, "Cover_Rate": 0.6478260869565218} {"Template_token": ["", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "!=", "", "||", "!", "", "(", "Elt", ")", "||", "cast", "<", "LoadSDNode", ">", "(", "Elt", ")", "->", "isVolatile", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "dl", "(", "N", ")", ";"], "ground_truth": ["EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformInsertEltCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76440, "Length": 70, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "||", "DCI", ".", "isCalledByLegalizer", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", ".", "is64BitVector", "(", ")", "||", "VT", ".", "is128BitVector", "(", ")", ")", "return", "PerformVMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "int64_t", "MulAmt", "=", "C", "->", "getSExtValue", "(", ")", ";", "unsigned", "ShiftAmt", "=", "countTrailingZeros", "<", "uint64_t", ">", "(", "MulAmt", ")", ";", "ShiftAmt", "=", "ShiftAmt", "&", "(", "", "-", "", ")", ";", "SDValue", "V", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Res", ";", "MulAmt", ">>=", "ShiftAmt", ";", "if", "(", "MulAmt", ">=", "", ")", "{", "if", "(", "isPowerOf2_32", "(", "MulAmt", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "-", "", ")", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmt", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "+", "", ")", ",", "", ")", ")", ",", "V", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "else", "{", "uint64_t", "MulAmtAbs", "=", "-", "MulAmt", ";", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "+", "", ")", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "-", "", ")", ",", "", ")", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "Res", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "if", "(", "ShiftAmt", "!=", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftAmt", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76441, "Length": 478, "Cover_Rate": 0.8968105065666041} {"Template_token": ["", "}", "else", "{", "uint64_t", "MulAmtAbs", "=", "-", "MulAmt", ";", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "+", "", ")", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "-", "", ")", ",", "", ")", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "Res", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "if", "(", "ShiftAmt", "!=", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftAmt", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "PerformMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76442, "Length": 194, "Cover_Rate": 0.36397748592870544} {"Template_token": ["", "if", "(", "DAG", ".", "isEqualTo", "(", "LHS", ",", "CondLHS", ")", "&&", "DAG", ".", "isEqualTo", "(", "RHS", ",", "CondRHS", ")", ")", "{", "IsReversed", "=", "false", ";", "}", "else", "if", "(", "DAG", ".", "isEqualTo", "(", "LHS", ",", "CondRHS", ")", "&&", "DAG", ".", "isEqualTo", "(", "RHS", ",", "CondLHS", ")", ")", "{", "IsReversed", "=", "true", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";", "}", "bool", "IsUnordered", ";", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "IsUnordered", "=", "(", "CC", "==", "", "||", "CC", "==", "", ")", ";", "if", "(", "!", "DAG", ".", "isKnownNeverNaN", "(", "IsUnordered", "?", "RHS", ":", "LHS", ")", ")", "break", ";", "if", "(", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", "&&", "!", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "!", "(", "DAG", ".", "isKnownNeverZero", "(", "LHS", ")", "||", "DAG", ".", "isKnownNeverZero", "(", "RHS", ")", ")", ")", "break", ";", "Opcode", "=", "IsReversed", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "IsUnordered", "=", "(", "CC", "==", "", "||", "CC", "==", "", ")", ";", "if", "(", "!", "DAG", ".", "isKnownNeverNaN", "(", "IsUnordered", "?", "RHS", ":", "LHS", ")", ")", "break", ";", "if", "(", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", "&&", "!", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "!", "(", "DAG", ".", "isKnownNeverZero", "(", "LHS", ")", "||", "DAG", ".", "isKnownNeverZero", "(", "RHS", ")", ")", ")", "break", ";", "Opcode", "=", "IsReversed", "?", "", ":", "", ";", "break", ";", "}", "if", "(", "!", "Opcode", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "LHS", ",", "RHS", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "PerformSELECT_CCCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76444, "Length": 313, "Cover_Rate": 0.6453608247422681} {"Template_token": ["", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "VT", "==", "", "&&", "ST", "->", "hasV6Ops", "(", ")", ")", "{", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "", "&&", "N0", ".", "getOpcode", "(", ")", "==", "", "&&", "DAG", ".", "MaskedValueIsZero", "(", "N0", ".", "getOperand", "(", "", ")", ",", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N0", ",", "N1", ")", ";", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "ST", "->", "hasNEON", "(", ")", "&&", "", ")", ";", "int64_t", "Cnt", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "false", ",", "Cnt", ")", ")", "{", "unsigned", "VShiftOpc", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ")", ";", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "", ")", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "PerformShiftCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76445, "Length": 316, "Cover_Rate": 0.8540540540540541} {"Template_token": ["", "assert", "(", "WideVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "WideVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "WideVecVT", ",", "StVal", ")", ";", "SmallVector", "<", "int", ",", "", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "TLI", ".", "isBigEndian", "(", ")", "?", "(", "i", "+", "", ")", "*", "SizeRatio", "-", "", ":", "i", "*", "SizeRatio", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "WideVecVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Shuff", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "DL", ",", "WideVec", ",", "DAG", ".", "getUNDEF", "(", "WideVec", ".", "getValueType", "(", ")", ")", ",", "ShuffleVec", ".", "data", "(", ")", ")", ";", "MVT", "StoreType", "=", "", ";", "for", "(", "unsigned", "tp", "=", "", ";", "tp", "<", "", ";", "++", "tp", ")", "{", "MVT", "Tp", "=", "(", "", ")", "tp", ";", "if", "(", "TLI", ".", "isTypeLegal", "(", "Tp", ")", "&&", "Tp", ".", "getSizeInBits", "(", ")", "<=", "NumElems", "*", "ToEltSz", ")", "StoreType", "=", "Tp", ";", "}", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "StoreType", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "StoreVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreType", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "EVT", "(", "StoreType", ")", ".", "getSizeInBits", "(", ")", ")", ";", "assert", "(", "StoreVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "ShuffWide", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreVecVT", ",", "Shuff", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "SDValue", "Increment", "=", "DAG", ".", "getConstant", "(", "StoreType", ".", "getSizeInBits", "(", ")", "/", "", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "unsigned", "E", "=", "(", "ToEltSz", "*", "NumElems", ")", "/", "StoreType", ".", "getSizeInBits", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "E", ";", "I", "++", ")", "{", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreType", ",", "ShuffWide", ",", "DAG", ".", "getIntPtrConstant", "(", "I", ")", ")", ";", "SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "SubVec", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ")", ";", "BasePtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "BasePtr", ".", "getValueType", "(", ")", ",", "BasePtr", ",", "Increment", ")", ";", "Chains", ".", "push_back", "(", "Ch", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chains", ")", ";", "}", "if", "(", "!", "", "(", "St", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";"], "ground_truth": ["bool", "isBigEndian", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isBigEndian", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76446, "Length": 507, "Cover_Rate": 0.4340753424657534} {"Template_token": ["", "SDValue", "WideVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "WideVecVT", ",", "StVal", ")", ";", "SmallVector", "<", "int", ",", "", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "TLI", ".", "isBigEndian", "(", ")", "?", "(", "i", "+", "", ")", "*", "SizeRatio", "-", "", ":", "i", "*", "SizeRatio", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "WideVecVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Shuff", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "DL", ",", "WideVec", ",", "DAG", ".", "getUNDEF", "(", "WideVec", ".", "getValueType", "(", ")", ")", ",", "ShuffleVec", ".", "data", "(", ")", ")", ";", "MVT", "StoreType", "=", "", ";", "for", "(", "unsigned", "tp", "=", "", ";", "tp", "<", "", ";", "++", "tp", ")", "{", "MVT", "Tp", "=", "(", "", ")", "tp", ";", "if", "(", "TLI", ".", "isTypeLegal", "(", "Tp", ")", "&&", "Tp", ".", "getSizeInBits", "(", ")", "<=", "NumElems", "*", "ToEltSz", ")", "StoreType", "=", "Tp", ";", "}", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "StoreType", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "StoreVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreType", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "EVT", "(", "StoreType", ")", ".", "getSizeInBits", "(", ")", ")", ";", "assert", "(", "StoreVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "ShuffWide", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreVecVT", ",", "Shuff", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "SDValue", "Increment", "=", "DAG", ".", "getConstant", "(", "StoreType", ".", "getSizeInBits", "(", ")", "/", "", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "unsigned", "E", "=", "(", "ToEltSz", "*", "NumElems", ")", "/", "StoreType", ".", "getSizeInBits", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "E", ";", "I", "++", ")", "{", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreType", ",", "ShuffWide", ",", "DAG", ".", "getIntPtrConstant", "(", "I", ")", ")", ";", "SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "SubVec", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ")", ";"], "ground_truth": ["BasePtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "BasePtr", ".", "getValueType", "(", ")", ",", "BasePtr", ",", "Increment", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76447, "Length": 404, "Cover_Rate": 0.3458904109589041} {"Template_token": ["", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "PerformSUBCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76448, "Length": 55, "Cover_Rate": 0.6875} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", "||", "Op", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "C", ";", "SDValue", "N0", "=", "Op", "->", "getOperand", "(", "", ")", ";", "SDValue", "ConstVec", "=", "Op", "->", "getOperand", "(", "", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "if", "(", "ConstVec", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "isConstVecPow2", "(", "ConstVec", ",", "isSigned", ",", "C", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "Op", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "MVT", "IntTy", "=", "N", "->", "getSimpleValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "FloatTy", ".", "getSizeInBits", "(", ")", "!=", "", "||", "IntTy", ".", "getSizeInBits", "(", ")", ">", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "", ":", "", ";", "unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "FixConv", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "NumLanes", "==", "", "?", "", ":", "", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "", ")", ",", "N0", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "C", ")", ",", "", ")", ")", ";", "if", "(", "IntTy", ".", "getSizeInBits", "(", ")", "<", "FloatTy", ".", "getSizeInBits", "(", ")", ")", "FixConv", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "FixConv", ")", ";", "return", "FixConv", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "PerformVCVTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76449, "Length": 271, "Cover_Rate": 0.865814696485623} {"Template_token": ["", "SDValue", "N0", "=", "Op", "->", "getOperand", "(", "", ")", ";", "SDValue", "ConstVec", "=", "Op", "->", "getOperand", "(", "", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "if", "(", "ConstVec", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "isConstVecPow2", "(", "ConstVec", ",", "isSigned", ",", "C", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "Op", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "MVT", "IntTy", "=", "N", "->", "getSimpleValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "FloatTy", ".", "getSizeInBits", "(", ")", "!=", "", "||", "IntTy", ".", "getSizeInBits", "(", ")", ">", "", ")", "{", "return", "SDValue", "(", ")", ";", "}"], "ground_truth": ["unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "", ":"], "File": "ARMISelLowering (2)", "Func": "PerformVCVTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76450, "Length": 115, "Cover_Rate": 0.36741214057507987} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", "||", "(", "OpOpcode", "!=", "", "&&", "OpOpcode", "!=", "", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "C", ";", "SDValue", "ConstVec", "=", "N", "->", "getOperand", "(", "", ")", ";", "bool", "isSigned", "=", "OpOpcode", "==", "", ";", "if", "(", "ConstVec", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "isConstVecPow2", "(", "ConstVec", ",", "isSigned", ",", "C", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "N", "->", "getSimpleValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ";"], "ground_truth": ["MVT", "IntTy", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVDIVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76451, "Length": 113, "Cover_Rate": 0.34036144578313254} {"Template_token": ["", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "OpOpcode", "=", "Op", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", "||", "(", "OpOpcode", "!=", "", "&&", "OpOpcode", "!=", "", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "C", ";", "SDValue", "ConstVec", "=", "N", "->", "getOperand", "(", "", ")", ";", "bool", "isSigned", "=", "OpOpcode", "==", "", ";", "if", "(", "ConstVec", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "isConstVecPow2", "(", "ConstVec", ",", "isSigned", ",", "C", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "N", "->", "getSimpleValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ";", "MVT", "IntTy", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "FloatTy", ".", "getSizeInBits", "(", ")", "!=", "", "||", "IntTy", ".", "getSizeInBits", "(", ")", ">", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "ConvInput", "=", "Op", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVDIVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76452, "Length": 184, "Cover_Rate": 0.5542168674698795} {"Template_token": ["", "static", "SDValue", "PerformVDUPLANECombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "CombineVLDDUP", "(", "N", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "", ")", ";", "while", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "Op", "=", "Op", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "", "&&", "Op", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVDUPLANECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76453, "Length": 84, "Cover_Rate": 0.42424242424242425} {"Template_token": ["", "SDValue", "Concat0Op1", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "SDValue", "Concat1Op1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "if", "(", "Concat0Op1", ".", "getOpcode", "(", ")", "!=", "", "||", "Concat1Op1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat0Op1", ".", "getValueType", "(", ")", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat1Op1", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewConcat", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op1", ".", "getOperand", "(", "", ")", ")", ";", "SmallVector", "<", "int", ",", "", ">", "NewMask", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["unsigned", "HalfElts", "=", "NumElts", "/", "", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVECTOR_SHUFFLECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76454, "Length": 158, "Cover_Rate": 0.43646408839779005} {"Template_token": ["", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "getNode", "(", ")", "==", "Op1", ".", "getNode", "(", ")", "&&", "Op0", ".", "getResNo", "(", ")", "==", "", "&&", "Op1", ".", "getResNo", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVMOVDRRCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76455, "Length": 70, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "getNode", "(", ")", "==", "Op1", ".", "getNode", "(", ")", "&&", "Op0", ".", "getResNo", "(", ")", "==", "", "&&", "Op1", ".", "getResNo", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVMOVDRRCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76456, "Length": 70, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "SDNode", "*", "InNode", "=", "InDouble", ".", "getNode", "(", ")", ";", "if", "(", "", "(", "InNode", ")", "&&", "InNode", "->", "hasOneUse", "(", ")", "&&", "InNode", "->", "getValueType", "(", "", ")", "==", "", "&&", "InNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "cast", "<", "LoadSDNode", ">", "(", "InNode", ")", "->", "isVolatile", "(", ")", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "InNode", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewLD1", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "NewLD1", ".", "getValue", "(", "", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "std", "::", "min", "(", "", ",", "LD", "->", "getAlignment", "(", ")", "/", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "NewLD2", ".", "getValue", "(", "", ")", ")", ";", "if", "(", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "NewLD1", ",", "NewLD2", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";", "DCI", ".", "RemoveFromWorklist", "(", "LD", ")", ";", "DAG", ".", "DeleteNode", "(", "LD", ")", ";", "return", "Result", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76457, "Length": 308, "Cover_Rate": 0.8020833333333334} {"Template_token": ["", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewLD1", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "NewLD1", ".", "getValue", "(", "", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "std", "::", "min", "(", "", ",", "LD", "->", "getAlignment", "(", ")", "/", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "NewLD2", ".", "getValue", "(", "", ")", ")", ";", "if", "(", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "NewLD1", ",", "NewLD2", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";", "DCI", ".", "RemoveFromWorklist", "(", "LD", ")", ";"], "ground_truth": ["DAG", ".", "DeleteNode", "(", "LD", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76458, "Length": 220, "Cover_Rate": 0.5729166666666666} {"Template_token": ["", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "}", "if", "(", "N0", "==", "N1", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "N00", "=", "N0", "->", "getOperand", "(", "", ")", ";", "SDValue", "N01", "=", "N0", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N00", ",", "N1", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N01", ",", "N1", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76459, "Length": 99, "Cover_Rate": 0.4107883817427386} {"Template_token": ["", "if", "(", "Opcode", "!=", "", "&&", "Opcode", "!=", "", "&&", "Opcode", "!=", "", "&&", "Opcode", "!=", "", ")", "{", "Opcode", "=", "N1", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", "&&", "Opcode", "!=", "", "&&", "Opcode", "!=", "", "&&", "Opcode", "!=", "", ")", "return", "SDValue", "(", ")", ";", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "}", "if", "(", "N0", "==", "N1", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "N00", "=", "N0", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["SDValue", "N01", "=", "N0", "->", "getOperand", "(", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76460, "Length": 107, "Cover_Rate": 0.44398340248962653} {"Template_token": ["", "static", "SDValue", "PerformXORCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";"], "ground_truth": ["SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";"], "File": "ARMISelLowering (2)", "Func": "PerformXORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76461, "Length": 38, "Cover_Rate": 0.3917525773195876} {"Template_token": ["", "if", "(", "MaxElts", "[", "i", "]", "-", "MinElts", "[", "i", "]", ">=", "NumElts", ")", "{", "return", "SDValue", "(", ")", ";", "}", "if", "(", "MinElts", "[", "i", "]", ">=", "NumElts", ")", "{", "VEXTOffsets", "[", "i", "]", "=", "NumElts", ";", "ShuffleSrcs", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SourceVecs", "[", "i", "]", ",", "DAG", ".", "getIntPtrConstant", "(", "NumElts", ")", ")", ";", "}", "else", "if", "(", "MaxElts", "[", "i", "]", "<", "NumElts", ")", "{", "VEXTOffsets", "[", "i", "]", "=", "", ";", "ShuffleSrcs", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SourceVecs", "[", "i", "]", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "}", "else", "{", "VEXTOffsets", "[", "i", "]", "=", "MinElts", "[", "i", "]", ";", "SDValue", "VEXTSrc1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SourceVecs", "[", "i", "]", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "SDValue", "VEXTSrc2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SourceVecs", "[", "i", "]", ",", "DAG", ".", "getIntPtrConstant", "(", "NumElts", ")", ")", ";", "ShuffleSrcs", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "VEXTSrc1", ",", "VEXTSrc2", ",", "DAG", ".", "getConstant", "(", "VEXTOffsets", "[", "i", "]", ",", "", ")", ")", ";", "}", "}", "SmallVector", "<", "int", ",", "", ">", "Mask", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "Entry", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Entry", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Mask", ".", "push_back", "(", "-", "", ")", ";", "continue", ";", "}", "SDValue", "ExtractVec", "=", "Entry", ".", "getOperand", "(", "", ")", ";", "int", "ExtractElt", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "i", ")", ".", "getOperand", "(", "", ")", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "ExtractVec", "==", "SourceVecs", "[", "", "]", ")", "{", "Mask", ".", "push_back", "(", "ExtractElt", "-", "VEXTOffsets", "[", "", "]", ")", ";", "}", "else", "{"], "ground_truth": ["Mask", ".", "push_back", "(", "ExtractElt", "+", "NumElts", "-", "VEXTOffsets", "[", "", "]", ")", ";"], "File": "ARMISelLowering (2)", "Func": "ReconstructShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76462, "Length": 341, "Cover_Rate": 0.39976553341148885} {"Template_token": ["", "void", "TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76463, "Length": 41, "Cover_Rate": 0.3565217391304348} {"Template_token": ["", "if", "(", "Bits", "==", "", "||", "Bits", ">", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "shouldConvertConstantLoadToIntImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76466, "Length": 17, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Bits", "==", "", "||", "Bits", ">", "", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)", "Func": "shouldConvertConstantLoadToIntImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76467, "Length": 34, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "IsMClass", "=", "Subtarget", "->", "isMClass", "(", ")", ";", "if", "(", "StoreInst", "*", "SI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "Inst", ")", ")", "{", "unsigned", "Size", "=", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "Size", "==", "", "&&", "!", "IsMClass", ";", "}", "else", "if", "(", "LoadInst", "*", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "Inst", ")", ")", "{"], "ground_truth": ["return", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", "&&", "!", "IsMClass", ";"], "File": "ARMISelLowering (2)", "Func": "shouldExpandAtomicInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76468, "Length": 82, "Cover_Rate": 0.7008547008547008} {"Template_token": ["", "SDNode", "*", "BVN", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "assert", "(", "BVN", "->", "getOpcode", "(", ")", "==", "", "&&", "BVN", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "unsigned", "LowElt", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isBigEndian", "(", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "BVN", "->", "getOperand", "(", "LowElt", ")", ",", "BVN", "->", "getOperand", "(", "LowElt", "+", "", ")", ")", ";", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["MVT", "TruncVT", "=", "", "(", "EltSize", ")", ";"], "File": "ARMISelLowering (2)", "Func": "SkipExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76469, "Length": 141, "Cover_Rate": 0.39058171745152354} {"Template_token": ["", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "TruncVT", "=", "", "(", "EltSize", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "const", "APInt", "&", "CInt", "=", "C", "->", "getAPIntValue", "(", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "CInt", ".", "zextOrTrunc", "(", "", ")", ",", "", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", "(", "TruncVT", ",", "NumElts", ")", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "SkipExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76470, "Length": 111, "Cover_Rate": 0.3074792243767313} {"Template_token": ["", "if", "(", "ExtendedTy", "==", "LD", "->", "getMemoryVT", "(", ")", ")", "return", "DAG", ".", "getLoad", "(", "LD", "->", "getMemoryVT", "(", ")", ",", "SDLoc", "(", "LD", ")", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getExtLoad", "(", "LD", "->", "getExtensionType", "(", ")", ",", "SDLoc", "(", "LD", ")", ",", "ExtendedTy", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "getMemoryVT", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "SkipLoadExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76471, "Length": 130, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "}", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgRegsSaveSize", ",", "Padding", "+", "ByValStoreOffset", "-", "(", "int64_t", ")", "TotalArgRegsSaveSize", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "if", "(", "Padding", ")", "{", "MFI", "->", "CreateFixedObject", "(", "Padding", ",", "ArgOffset", "+", "ByValStoreOffset", "-", "(", "int64_t", ")", "ArgRegsSaveSize", ",", "false", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "for", "(", "unsigned", "i", "=", "", ";", "firstRegToSaveIndex", "<", "lastRegToSaveIndex", ";", "++", "firstRegToSaveIndex", ",", "++", "i", ")", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "&", "", ";", "else", "RC", "=", "&", "", ";", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPRArgRegs", "[", "firstRegToSaveIndex", "]", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", "OrigArg", ",", "OffsetFromOrigArg", "+", "", "*", "i", ")", ",", "false", ",", "false", ",", "", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";"], "ground_truth": ["FIN", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "", ",", "getPointerTy", "(", ")", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76473, "Length": 214, "Cover_Rate": 0.42376237623762375} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "nullptr", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "", ",", "ArgOffset", ",", "", ",", "ForceMutable", ",", "", ",", "TotalArgRegsSaveSize", ")", ";"], "ground_truth": ["AFI", "->", "setVarArgsFrameIndex", "(", "FrameIndex", ")", ";"], "File": "ARMISelLowering (2)", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76474, "Length": 54, "Cover_Rate": 0.5625} {"Template_token": ["", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "nullptr", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "", ",", "ArgOffset", ",", "", ",", "ForceMutable", ",", "", ",", "TotalArgRegsSaveSize", ")", ";"], "ground_truth": ["AFI", "->", "setVarArgsFrameIndex", "(", "FrameIndex", ")", ";"], "File": "ARMISelLowering (2)", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76475, "Length": 41, "Cover_Rate": 0.4270833333333333} {"Template_token": ["", "Opcode", "=", "", ";", "Op0", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "Op1", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "isS16", "(", "Mul", ".", "getOperand", "(", "", ")", ",", "DAG", ")", "&&", "isSRA16", "(", "Mul", ".", "getOperand", "(", "", ")", ")", ")", "{", "Opcode", "=", "", ";", "Op0", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "Op1", "=", "Mul", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "isSRA16", "(", "Mul", ".", "getOperand", "(", "", ")", ")", "&&", "isS16", "(", "Mul", ".", "getOperand", "(", "", ")", ",", "DAG", ")", ")", "{", "Opcode", "=", "", ";", "Op0", "=", "Mul", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "Op1", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "isSRA16", "(", "Mul", ".", "getOperand", "(", "", ")", ")", "&&", "isSRA16", "(", "Mul", ".", "getOperand", "(", "", ")", ")", ")", "{", "Opcode", "=", "", ";", "Op0", "=", "Mul", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "Op1", "=", "Mul", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "}", "if", "(", "!", "Op0", "||", "!", "Op1", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SMLAL", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Op0", ",", "Op1", ",", "Lo", ",", "Hi", ")", ";", "SDValue", "HiMLALResult", "(", "SMLAL", ".", "getNode", "(", ")", ",", "", ")", ";", "SDValue", "LoMLALResult", "(", "SMLAL", ".", "getNode", "(", ")", ",", "", ")", ";"], "ground_truth": ["DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddcNode", ",", "", ")", ",", "LoMLALResult", ")", ";"], "File": "ARMISelLowering (3)", "Func": "AddCombineTo64BitSMLAL16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76476, "Length": 268, "Cover_Rate": 0.43506493506493504} {"Template_token": ["", "}", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedBitwiseVT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedBitwiseVT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedBitwiseVT", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";"], "File": "ARMISelLowering (3)", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76477, "Length": 205, "Cover_Rate": 0.3707052441229656} {"Template_token": ["", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{"], "ground_truth": ["if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "||", "Subtarget", "->", "isLittle", "(", ")", ")", ")", "{"], "File": "ARMISelLowering (3)", "Func": "allowsMisalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76478, "Length": 52, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "++", "I", ")", "{", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "isThumb1", "?", "&", "", ":", "&", "", ")", ";", "MIB", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "attachMEMCPYScratchRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76480, "Length": 56, "Cover_Rate": 0.3128491620111732} {"Template_token": ["", "switch", "(", "getEffectiveCallingConv", "(", "CC", ",", "isVarArg", ")", ")", "{", "default", ":", "report_fatal_error", "(", "", ")", ";", "case", "CallingConv", "::", "_APCS", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "Fast", ":", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "case", "CallingConv", "::", "GHC", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS_GHC", ")", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76481, "Length": 102, "Cover_Rate": 0.8360655737704918} {"Template_token": ["", "}", "case", "", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "", "IntID", "=", "static_cast", "<", "", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "}", "case", "", ":", "{", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "ConstantSDNode", "*", "CI", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "APInt", "&", "Mask", "=", "CI", "->", "getAPIntValue", "(", ")", ";", "Known", ".", "Zero", "&=", "Mask", ";", "Known", ".", "One", "&=", "Mask", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "SDValue", "&", "SrcSV", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "SrcSV", ".", "getValueType", "(", ")", ";", "assert", "(", "VecVT", ".", "isVector", "(", ")", "&&", "", ")", ";", "const", "unsigned", "NumSrcElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "ConstantSDNode", "*", "Pos", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", ";", "assert", "(", "Pos", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "NumSrcElts", ")", "&&", "", ")", ";", "unsigned", "Idx", "=", "Pos", "->", "getZExtValue", "(", ")", ";", "APInt", "DemandedElt", "=", "APInt", "::", "getOneBitSet", "(", "NumSrcElts", ",", "Idx", ")", ";", "Known", "=", "DAG", ".", "computeKnownBits", "(", "SrcSV", ",", "DemandedElt", ",", "Depth", "+", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "unsigned", "DstSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";"], "ground_truth": ["const", "unsigned", "SrcSz", "=", "VecVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMISelLowering (3)", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76482, "Length": 317, "Cover_Rate": 0.5023771790808241} {"Template_token": ["", "assert", "(", "Opc", "==", "", "&&", "", ")", ";", "Cmp", "=", "Cmp", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "Cmp", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "", ",", "Cmp", ".", "getOperand", "(", "", ")", ",", "Cmp", ".", "getOperand", "(", "", ")", ",", "Cmp", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["else", "{"], "File": "ARMISelLowering (3)", "Func": "duplicateCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76483, "Length": 68, "Cover_Rate": 0.33170731707317075} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "ARMISelLowering (3)", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76485, "Length": 187, "Cover_Rate": 0.4118942731277533} {"Template_token": ["", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Medium", ":", "case", "CodeModel", "::", "Kernel", ":", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76486, "Length": 259, "Cover_Rate": 0.5704845814977973} {"Template_token": ["", "unsigned", "OpNum", "=", "(", "PFEntry", ">>", "", ")", "&", "", ";", "unsigned", "LHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "RHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "enum", "{", "OP_COPY", "=", "", ",", "OP_VREV", ",", "OP_VDUP0", ",", "OP_VDUP1", ",", "OP_VDUP2", ",", "OP_VDUP3", ",", "OP_VEXT1", ",", "OP_VEXT2", ",", "OP_VEXT3", ",", "OP_VUZPL", ",", "OP_VUZPR", ",", "OP_VZIPL", ",", "OP_VZIPR", ",", "OP_VTRNL", ",", "OP_VTRNR", "}", ";", "if", "(", "OpNum", "==", "OP_COPY", ")", "{", "if", "(", "LHSID", "==", "(", "", "*", "", "+", "", ")", "*", "", "+", "", ")", "return", "LHS", ";", "assert", "(", "LHSID", "==", "(", "(", "", "*", "", "+", "", ")", "*", "", "+", "", ")", "*", "", "+", "", "&&", "", ")", ";", "return", "RHS", ";", "}", "SDValue", "OpLHS", ",", "OpRHS", ";", "OpLHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "LHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "OpRHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "RHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "EVT", "VT", "=", "OpLHS", ".", "getValueType", "(", ")", ";", "switch", "(", "OpNum", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "OP_VREV", ":", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";"], "ground_truth": ["case", "OP_VDUP0", ":"], "File": "ARMISelLowering (3)", "Func": "GeneratePerfectShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76488, "Length": 288, "Cover_Rate": 0.5485714285714286} {"Template_token": ["", "return", "std", "::", "min", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ",", "DL", ".", "getStackAlignment", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "getABIAlignmentForCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76490, "Length": 20, "Cover_Rate": 0.39215686274509803} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "+", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "dl", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "+", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "dl", ",", "", ")", ";", "}", "break", ";", "}", "}", "}", "else", "if", "(", "(", "", "(", "LHS", ".", "getOpcode", "(", ")", ")", "!=", "", ")", "&&", "(", "", "(", "RHS", ".", "getOpcode", "(", ")", ")", "==", "", ")", ")", "{", "CC", "=", "", "(", "CC", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "}", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "", "CompareType", ";", "switch", "(", "CondCode", ")", "{", "default", ":", "CompareType", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CompareType", "=", "", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "getARMCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76491, "Length": 187, "Cover_Rate": 0.3970276008492569} {"Template_token": ["", "SDValue", "FalseHigh", "=", "FalseVal", ".", "getValue", "(", "", ")", ";", "SDValue", "Low", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FalseLow", ",", "TrueLow", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "SDValue", "High", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FalseHigh", ",", "TrueHigh", ",", "cc", ",", "CCR", ",", "duplicateCmp", "(", "Cmp", ",", "DAG", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Low", ",", "High", ")", ";", "}", "else", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "getCMOV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76492, "Length": 106, "Cover_Rate": 0.41568627450980394} {"Template_token": ["", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "VT", "==", "", ")", "{", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "FalseVal", ")", ";", "TrueVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "TrueVal", ")", ";", "SDValue", "TrueLow", "=", "TrueVal", ".", "getValue", "(", "", ")", ";", "SDValue", "TrueHigh", "=", "TrueVal", ".", "getValue", "(", "", ")", ";", "SDValue", "FalseLow", "=", "FalseVal", ".", "getValue", "(", "", ")", ";", "SDValue", "FalseHigh", "=", "FalseVal", ".", "getValue", "(", "", ")", ";", "SDValue", "Low", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FalseLow", ",", "TrueLow", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "SDValue", "High", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FalseHigh", ",", "TrueHigh", ",", "cc", ",", "CCR", ",", "duplicateCmp", "(", "Cmp", ",", "DAG", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Low", ",", "High", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering (3)", "Func": "getCMOV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76493, "Length": 169, "Cover_Rate": 0.6627450980392157} {"Template_token": ["", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "getTargetMachine", "(", ")", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "_AAPCS_VFP", ";", "else", "return", "CallingConv", "::", "_AAPCS", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "Fast", ";", "return", "CallingConv", "::", "_APCS", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "_AAPCS_VFP", ";", "else", "return", "CallingConv", "::", "_AAPCS", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "getEffectiveCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76494, "Length": 122, "Cover_Rate": 0.5545454545454546} {"Template_token": ["", "EVT", "TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";"], "ground_truth": ["if", "(", "(", "!", "IsMemset", "||", "ZeroMemset", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "{"], "File": "ARMISelLowering (3)", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76495, "Length": 66, "Cover_Rate": 0.40993788819875776} {"Template_token": ["", "bool", "isSEXTLoad", "=", "false", ",", "isNonExt", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isNonExt", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "isNonExt", "=", "!", "ST", "->", "isTruncatingStore", "(", ")", ";", "}", "else", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "assert", "(", "Op", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "isNonExt", ")", "return", "false", ";", "auto", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", "||", "RHS", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "Offset", "=", "Op", "->", "getOperand", "(", "", ")", ";", "Base", "=", "Op", "->", "getOperand", "(", "", ")", ";", "AM", "=", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76496, "Length": 203, "Cover_Rate": 0.5342105263157895} {"Template_token": ["", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isNonExt", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "isNonExt", "=", "!", "ST", "->", "isTruncatingStore", "(", ")", ";", "}", "else", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "assert", "(", "Op", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "isNonExt", ")", "return", "false", ";", "auto", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", "||", "RHS", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "Offset", "=", "Op", "->", "getOperand", "(", "", ")", ";", "Base", "=", "Op", "->", "getOperand", "(", "", ")", ";", "AM", "=", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (3)", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76497, "Length": 180, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering (3)", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76498, "Length": 129, "Cover_Rate": 0.31773399014778325} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering (3)", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76499, "Length": 450, "Cover_Rate": 0.40394973070017953} {"Template_token": ["", "SDValue", "C", "=", "DAG", ".", "getConstant", "(", "InvalidOnQNaN", ",", "dl", ",", "", ")", ";"], "ground_truth": ["if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ",", "C", ")", ";"], "File": "ARMISelLowering (3)", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76501, "Length": 41, "Cover_Rate": 0.3014705882352941} {"Template_token": ["", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ",", "C", ")", ";"], "ground_truth": ["else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "C", ")", ";"], "File": "ARMISelLowering (3)", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76502, "Length": 45, "Cover_Rate": 0.33088235294117646} {"Template_token": ["", "void", "TargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "Exits", ")", "const", "{", "const", "BaseRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "IStart", "=", "TRI", "->", "getCalleeSavedRegsViaCopy", "(", "Entry", "->", "getParent", "(", ")", ")", ";", "if", "(", "!", "IStart", ")", "return", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "&", "Entry", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Entry", "->", "begin", "(", ")", ";", "for", "(", "const", "MCPhysReg", "*", "I", "=", "IStart", ";", "*", "I", ";", "++", "I", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "if", "(", "", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "", ";", "else", "if", "(", "", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "NewVR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";"], "ground_truth": ["assert", "(", "Entry", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", "&&", "", ")", ";"], "File": "ARMISelLowering (3)", "Func": "insertCopiesSplitCSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76503, "Length": 183, "Cover_Rate": 0.6752767527675276} {"Template_token": ["", "for", "(", "const", "MCPhysReg", "*", "I", "=", "IStart", ";", "*", "I", ";", "++", "I", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "if", "(", "", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "", ";", "else", "if", "(", "", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "NewVR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "assert", "(", "Entry", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", "&&", "", ")", ";", "Entry", "->", "addLiveIn", "(", "*", "I", ")", ";", "BuildMI", "(", "*", "Entry", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewVR", ")", ".", "addReg", "(", "*", "I", ")", ";", "for", "(", "auto", "*", "Exit", ":", "Exits", ")", "BuildMI", "(", "*", "Exit", ",", "Exit", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "*", "I", ")", ".", "addReg", "(", "NewVR", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "insertCopiesSplitCSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76504, "Length": 172, "Cover_Rate": 0.6346863468634686} {"Template_token": ["", "if", "(", "Level", "==", "BeforeLegalizeTypes", ")", "return", "true", ";", "if", "(", "Subtarget", "->", "isThumb", "(", ")", "&&", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "true", ";"], "File": "ARMISelLowering (3)", "Func": "isDesirableToCommuteWithShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76505, "Length": 39, "Cover_Rate": 0.65} {"Template_token": ["", "if", "(", "CalleeCC", "!=", "CallerCC", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "const", "FunctionInfo", "*", "AFI_Caller", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";"], "ground_truth": ["if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{"], "File": "ARMISelLowering (3)", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76506, "Length": 240, "Cover_Rate": 0.35398230088495575} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "if", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (3)", "Func": "isFPImmLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76508, "Length": 40, "Cover_Rate": 0.39603960396039606} {"Template_token": ["", "if", "(", "VecTy", "->", "getElementType", "(", ")", "->", "isHalfTy", "(", ")", ")", "return", "false", ";", "if", "(", "VecTy", "->", "getNumElements", "(", ")", "<", "", ")", "return", "false", ";", "if", "(", "ElSize", "!=", "", "&&", "ElSize", "!=", "", "&&", "ElSize", "!=", "", ")", "return", "false", ";", "return", "VecSize", "==", "", "||", "VecSize", "%", "", "==", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "isLegalInterleavedAccessType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76509, "Length": 57, "Cover_Rate": 0.5876288659793815} {"Template_token": ["", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "if", "(", "type", "!=", "VMOVModImm", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "", ";", "uint64_t", "Val", "=", "", ";", "unsigned", "ImmMask", "=", "", ";", "Imm", "=", "", ";", "for", "(", "int", "ByteNum", "=", "", ";", "ByteNum", "<", "", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "BitMask", ")", "==", "BitMask", ")", "{", "Val", "|=", "BitMask", ";", "Imm", "|=", "ImmMask", ";", "}", "else", "if", "(", "(", "SplatBits", "&", "BitMask", ")", "!=", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "BitMask", "<<=", "", ";", "ImmMask", "<<=", "", ";", "}", "if", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "Imm", "=", "(", "(", "Imm", "&", "", ")", "<<", "", ")", "|", "(", "(", "Imm", "&", "", ")", ">>", "", ")", ";", "OpCmode", "=", "", ";", "VT", "=", "is128Bits", "?", "", ":", "", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "isNEONModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76510, "Length": 192, "Cover_Rate": 0.3416370106761566} {"Template_token": ["", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "VT", "=", "is128Bits", "?", "", ":", "", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "if", "(", "type", "!=", "VMOVModImm", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "", ";", "uint64_t", "Val", "=", "", ";", "unsigned", "ImmMask", "=", "", ";"], "ground_truth": ["Imm", "=", "", ";"], "File": "ARMISelLowering (3)", "Func": "isNEONModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76511, "Length": 263, "Cover_Rate": 0.4679715302491103} {"Template_token": ["", "bool", "ReverseVEXT", ",", "isV_UNDEF", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "return", "(", "EltSize", ">=", "", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTBLMask", "(", "M", ",", "VT", ")", "||", "isNEONTwoResultShuffleMask", "(", "M", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", "||", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "isReverseMask", "(", "M", ",", "VT", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76512, "Length": 115, "Cover_Rate": 0.42435424354243545} {"Template_token": ["", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";"], "ground_truth": ["return", "(", "Cnt", ">=", "", "&&", "(", "isLong", "?", "Cnt", "-", "", ":", "Cnt", ")", "<", "ElementBits", ")", ";"], "File": "ARMISelLowering (3)", "Func": "isVShiftLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76513, "Length": 34, "Cover_Rate": 0.4657534246575342} {"Template_token": ["", "int64_t", "ElementBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";"], "ground_truth": ["return", "(", "Cnt", ">=", "", "&&", "(", "isLong", "?", "Cnt", "-", "", ":", "Cnt", ")", "<", "ElementBits", ")", ";"], "File": "ARMISelLowering (3)", "Func": "isVShiftLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76514, "Length": 43, "Cover_Rate": 0.589041095890411} {"Template_token": ["", "if", "(", "!", "isIntrinsic", ")", "return", "(", "Cnt", ">=", "", "&&", "Cnt", "<=", "(", "isNarrow", "?", "ElementBits", "/", "", ":", "ElementBits", ")", ")", ";"], "ground_truth": ["if", "(", "Cnt", ">=", "-", "(", "isNarrow", "?", "ElementBits", "/", "", ":", "ElementBits", ")", "&&", "Cnt", "<=", "-", "", ")", "{"], "File": "ARMISelLowering (3)", "Func": "isVShiftRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76515, "Length": 45, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "bool", "OptimizeMul", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "if", "(", "LHS", ".", "getResNo", "(", ")", "==", "", "&&", "(", "isOneConstant", "(", "RHS", ")", "||", "isNullConstant", "(", "RHS", ")", ")", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "OptimizeMul", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "LHS", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "LHS", ".", "getValue", "(", "", ")", ",", "DAG", ",", "cc", ")", ";", "if", "(", "(", "CC", "==", "", ")", "!=", "isOneConstant", "(", "RHS", ")", ")", "{", "", "CondCode", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "CondCode", "=", "", "(", "CondCode", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "SDLoc", "(", "cc", ")", ",", "", ")", ";", "}", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{"], "ground_truth": ["SDValue", "cc", ";"], "File": "ARMISelLowering (3)", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76516, "Length": 243, "Cover_Rate": 0.32837837837837835} {"Template_token": ["", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "dl", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Res", ",", "Dest", ",", "cc", ",", "CCR", ",", "Res", ".", "getValue", "(", "", ")", "}", ";"], "ground_truth": ["Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76517, "Length": 275, "Cover_Rate": 0.3716216216216216} {"Template_token": ["", "if", "(", "!", "Op0", ".", "isUndef", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op0", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "if", "(", "!", "Op1", ".", "isUndef", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op1", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Val", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerCONCAT_VECTORS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76519, "Length": 110, "Cover_Rate": 0.5445544554455446} {"Template_token": ["", "SDValue", "Val", "=", "DAG", ".", "getUNDEF", "(", "", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "Op0", ".", "isUndef", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op0", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "if", "(", "!", "Op1", ".", "isUndef", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op1", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "LowerCONCAT_VECTORS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76520, "Length": 141, "Cover_Rate": 0.698019801980198} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "{", "SDValue", "Lo", "=", "DAG", ".", "getConstant", "(", "INTVal", ".", "trunc", "(", "", ")", ",", "DL", ",", "", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getConstant", "(", "INTVal", ".", "lshr", "(", "", ")", ".", "trunc", "(", "", ")", ",", "DL", ",", "", ")", ";", "if", "(", "!", "ST", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Lo", ",", "Hi", ")", ";", "}", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "INTVal", ",", "DL", ",", "", ")", ")", ";", "}", "}", "if", "(", "!", "ST", "->", "hasVFP3", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsDouble", "&&", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "return", "SDValue", "(", ")", ";", "int", "ImmVal", "=", "IsDouble", "?", "", "(", "FPVal", ")", ":", "", "(", "FPVal", ")", ";", "if", "(", "ImmVal", "!=", "-", "", ")", "{", "if", "(", "IsDouble", "||", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "{", "return", "Op", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewVal", "=", "DAG", ".", "getTargetConstant", "(", "ImmVal", ",", "DL", ",", "", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "!", "ST", "->", "hasNEON", "(", ")", "||", "(", "!", "IsDouble", "&&", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VMovVT", ";", "uint64_t", "iVal", "=", "FPVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "IsDouble", "&&", "(", "iVal", "&", "", ")", "!=", "(", "iVal", ">>", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewVal", "=", "isNEONModifiedImm", "(", "iVal", "&", "", ",", "", ",", "", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ",", "VMovVT", ",", "false", ",", "VMOVModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";"], "ground_truth": ["if", "(", "IsDouble", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76521, "Length": 388, "Cover_Rate": 0.5337001375515819} {"Template_token": ["", "if", "(", "IsDouble", "||", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "{", "return", "Op", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewVal", "=", "DAG", ".", "getTargetConstant", "(", "ImmVal", ",", "DL", ",", "", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "!", "ST", "->", "hasNEON", "(", ")", "||", "(", "!", "IsDouble", "&&", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VMovVT", ";", "uint64_t", "iVal", "=", "FPVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "IsDouble", "&&", "(", "iVal", "&", "", ")", "!=", "(", "iVal", ">>", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewVal", "=", "isNEONModifiedImm", "(", "iVal", "&", "", ",", "", ",", "", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ",", "VMovVT", ",", "false", ",", "VMOVModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "if", "(", "IsDouble", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "SDValue", "VecFConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecFConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "NewVal", "=", "isNEONModifiedImm", "(", "~", "iVal", "&", "", ",", "", ",", "", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ",", "VMovVT", ",", "false", ",", "VMVNModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";"], "ground_truth": ["if", "(", "IsDouble", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76522, "Length": 335, "Cover_Rate": 0.4607977991746905} {"Template_token": ["", "SDValue", "WidthMinus1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "NumBits", "-", "", ",", "dl", ",", "ElemTy", ")", ")", ";", "SDValue", "CTLZ", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "WidthMinus1", ",", "CTLZ", ")", ";", "}", "SDValue", "Bits", ";", "if", "(", "ElemTy", "==", "", ")", "{", "SDValue", "FF", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "Bits", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ",", "FF", ")", ";", "}", "else", "{", "SDValue", "One", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "ElemTy", ")", ")", ";"], "ground_truth": ["Bits", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ",", "One", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerCTTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76523, "Length": 157, "Cover_Rate": 0.32983193277310924} {"Template_token": ["", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", "&&", "Vec", ".", "getScalarValueSizeInBits", "(", ")", "<", "", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Lane", ")", ";", "}"], "ground_truth": ["return", "Op", ";"], "File": "ARMISelLowering (3)", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76524, "Length": 45, "Cover_Rate": 0.45} {"Template_token": ["", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", "&&", "Vec", ".", "getScalarValueSizeInBits", "(", ")", "<", "", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Lane", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76525, "Length": 51, "Cover_Rate": 0.51} {"Template_token": ["", "assert", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isOSMSVCRT", "(", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Val", "=", "Op", ".", "getOperand", "(", "", ")", ";", "MVT", "Ty", "=", "Val", "->", "getSimpleValueType", "(", "", ")", ";", "SDValue", "Exponent", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Ty", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "Ty", "==", "", "?", "", ":", "", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Val", ";", "Entry", ".", "Ty", "=", "Val", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "IsZExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Exponent", ";", "Entry", ".", "Ty", "=", "Exponent", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "IsZExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Type", "*", "LCRTy", "=", "Val", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "TCChain", "=", "InChain", ";", "const", "Function", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "bool", "IsTC", "=", "TLI", ".", "isInTailCallPosition", "(", "DAG", ",", "Op", ".", "getNode", "(", ")", ",", "TCChain", ")", "&&", "F", ".", "getReturnType", "(", ")", "==", "LCRTy", ";", "if", "(", "IsTC", ")", "InChain", "=", "TCChain", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "CallingConv", "::", "_AAPCS_VFP", ",", "LCRTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setTailCall", "(", "IsTC", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CI", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "!", "CI", ".", "second", ".", "getNode", "(", ")", "?", "DAG", ".", "getRoot", "(", ")", ":", "CI", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "LowerFPOWI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76527, "Length": 341, "Cover_Rate": 0.9142091152815014} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "ARI", ".", "getFrameRegister", "(", "MF", ")", ";"], "ground_truth": ["SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76528, "Length": 65, "Cover_Rate": 0.42207792207792205} {"Template_token": ["", "unsigned", "FrameReg", "=", "ARI", ".", "getFrameRegister", "(", "MF", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ")", ";"], "ground_truth": ["return", "FrameAddr", ";"], "File": "ARMISelLowering (3)", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76529, "Length": 61, "Cover_Rate": 0.3961038961038961} {"Template_token": ["", "assert", "(", "!", "Subtarget", "->", "isROPI", "(", ")", "&&", "!", "Subtarget", "->", "isRWPI", "(", ")", "&&", "", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "++", "NumMovwMovt", ";", "unsigned", "Wrapper", "=", "isPositionIndependent", "(", ")", "?", "", ":", "", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "G", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76530, "Length": 115, "Cover_Rate": 0.6460674157303371} {"Template_token": ["", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "RelAddr", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "}", "SDValue", "SB", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "SB", ",", "RelAddr", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76531, "Length": 216, "Cover_Rate": 0.37894736842105264} {"Template_token": ["", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isRWPI", "(", ")", "&&", "!", "IsRO", ")", "{", "SDValue", "RelAddr", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{", "++", "NumMovwMovt", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "RelAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "}", "else", "{", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "ground_truth": ["RelAddr", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76532, "Length": 175, "Cover_Rate": 0.30701754385964913} {"Template_token": ["", "", "TargetFlags", "=", "", ";", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "TargetFlags", "=", "", ";", "else", "if", "(", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "TargetFlags", "=", "", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Result", ";", "SDLoc", "DL", "(", "Op", ")", ";", "++", "NumMovwMovt", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "", ",", "TargetFlags", ")", ")", ";", "if", "(", "TargetFlags", "&", "(", "", "|", "", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "LowerGlobalAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76533, "Length": 135, "Cover_Rate": 0.574468085106383} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalTLSAddressWindows", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "SDValue", "CurrentTEB", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "SDValue", "TEB", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "Chain", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "SDValue", "TLSArray", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TEB", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "DL", ")", ")", ";", "TLSArray", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSArray", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "TLSIndex", "=", "DAG", ".", "getTargetExternalSymbol", "(", "", ",", "PtrVT", ",", "", ")", ";", "TLSIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ")", ";"], "ground_truth": ["TLSIndex", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSIndex", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerGlobalTLSAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76534, "Length": 261, "Cover_Rate": 0.5736263736263736} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "SDValue", "CurrentTEB", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "SDValue", "TEB", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "Chain", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "SDValue", "TLSArray", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TEB", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "DL", ")", ")", ";", "TLSArray", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSArray", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "TLSIndex", "=", "DAG", ".", "getTargetExternalSymbol", "(", "", ",", "PtrVT", ",", "", ")", ";", "TLSIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ")", ";", "TLSIndex", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSIndex", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Slot", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "TLS", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSArray", ",", "Slot", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "const", "auto", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";"], "ground_truth": ["auto", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerGlobalTLSAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76535, "Length": 305, "Cover_Rate": 0.6703296703296703} {"Template_token": ["", "if", "(", "LoadCount", ">", "", ")", "BaseAddr", "=", "Builder", ".", "CreateConstGEP1_32", "(", "BaseAddr", ",", "VecTy", "->", "getVectorNumElements", "(", ")", "*", "Factor", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "CallInst", "*", "VldN", "=", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";", "i", "++", ")", "{", "ShuffleVectorInst", "*", "SV", "=", "Shuffles", "[", "i", "]", ";", "unsigned", "Index", "=", "Indices", "[", "i", "]", ";", "Value", "*", "SubVec", "=", "Builder", ".", "CreateExtractValue", "(", "VldN", ",", "Index", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "SubVec", "=", "Builder", ".", "CreateIntToPtr", "(", "SubVec", ",", "VectorType", "::", "get", "(", "SV", "->", "getType", "(", ")", "->", "getVectorElementType", "(", ")", ",", "VecTy", "->", "getVectorNumElements", "(", ")", ")", ")", ";", "SubVecs", "[", "SV", "]", ".", "push_back", "(", "SubVec", ")", ";", "}", "}", "for", "(", "ShuffleVectorInst", "*", "SVI", ":", "Shuffles", ")", "{"], "ground_truth": ["auto", "&", "SubVec", "=", "SubVecs", "[", "SVI", "]", ";"], "File": "ARMISelLowering (3)", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76536, "Length": 194, "Cover_Rate": 0.33049403747870526} {"Template_token": ["", "Type", "*", "Tys", "[", "]", "=", "{", "Int8Ptr", ",", "SubVecTy", "}", ";", "static", "const", "", "StoreInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "for", "(", "unsigned", "StoreCount", "=", "", ";", "StoreCount", "<", "NumStores", ";", "++", "StoreCount", ")", "{", "if", "(", "StoreCount", ">", "", ")", "BaseAddr", "=", "Builder", ".", "CreateConstGEP1_32", "(", "BaseAddr", ",", "LaneLen", "*", "Factor", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "Function", "*", "VstNFunc", "=", "", "(", "SI", "->", "getModule", "(", ")", ",", "StoreInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Factor", ";", "i", "++", ")", "{", "unsigned", "IdxI", "=", "StoreCount", "*", "LaneLen", "*", "Factor", "+", "i", ";", "if", "(", "Mask", "[", "IdxI", "]", ">=", "", ")", "{", "Ops", ".", "push_back", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "createSequentialMask", "(", "Builder", ",", "Mask", "[", "IdxI", "]", ",", "LaneLen", ",", "", ")", ")", ")", ";", "}", "else", "{", "unsigned", "StartMask", "=", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "LaneLen", ";", "j", "++", ")", "{", "unsigned", "IdxJ", "=", "StoreCount", "*", "LaneLen", "*", "Factor", "+", "j", ";", "if", "(", "Mask", "[", "IdxJ", "*", "Factor", "+", "IdxI", "]", ">=", "", ")", "{", "StartMask", "=", "Mask", "[", "IdxJ", "*", "Factor", "+", "IdxI", "]", "-", "IdxJ", ";", "break", ";", "}", "}", "Ops", ".", "push_back", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "createSequentialMask", "(", "Builder", ",", "StartMask", ",", "LaneLen", ",", "", ")", ")", ")", ";", "}", "}", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "SI", "->", "getAlignment", "(", ")", ")", ")", ";", "Builder", ".", "CreateCall", "(", "VstNFunc", ",", "Ops", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76537, "Length": 293, "Cover_Rate": 0.4542635658914729} {"Template_token": ["", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "Op0", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "LaneLen", ")", ";", "}", "Value", "*", "BaseAddr", "=", "SI", "->", "getPointerOperand", "(", ")", ";", "if", "(", "NumStores", ">", "", ")", "{", "LaneLen", "/=", "NumStores", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "SubVecTy", "->", "getVectorElementType", "(", ")", ",", "LaneLen", ")", ";", "BaseAddr", "=", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "SubVecTy", "->", "getVectorElementType", "(", ")", "->", "getPointerTo", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ")", ";", "}", "assert", "(", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "SubVecTy", ")", ")", "&&", "", ")", ";", "auto", "Mask", "=", "SVI", "->", "getShuffleMask", "(", ")", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Int8Ptr", ",", "SubVecTy", "}", ";", "static", "const", "", "StoreInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "for", "(", "unsigned", "StoreCount", "=", "", ";", "StoreCount", "<", "NumStores", ";", "++", "StoreCount", ")", "{", "if", "(", "StoreCount", ">", "", ")", "BaseAddr", "=", "Builder", ".", "CreateConstGEP1_32", "(", "BaseAddr", ",", "LaneLen", "*", "Factor", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "Function", "*", "VstNFunc", "=", "", "(", "SI", "->", "getModule", "(", ")", ",", "StoreInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Factor", ";", "i", "++", ")", "{"], "File": "ARMISelLowering (3)", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76538, "Length": 297, "Cover_Rate": 0.4604651162790698} {"Template_token": ["", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76539, "Length": 440, "Cover_Rate": 0.5766710353866317} {"Template_token": ["", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76540, "Length": 303, "Cover_Rate": 0.33517699115044247} {"Template_token": ["", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "", "(", "CC", ",", "true", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "!", "isFloatingPointZero", "(", "RHS", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{"], "ground_truth": ["if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76541, "Length": 285, "Cover_Rate": 0.33411488862837047} {"Template_token": ["", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "N0", ")", ";", "return", "N0", ";", "}", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "SDValue", "BN1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "BN1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";"], "ground_truth": ["N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerUDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76542, "Length": 299, "Cover_Rate": 0.4358600583090379} {"Template_token": ["", "if", "(", "ConstraintVT", ".", "isVector", "(", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "ConstraintVT", ".", "getSizeInBits", "(", ")", "==", "", "||", "ConstraintVT", ".", "getSizeInBits", "(", ")", "==", "", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "LowerXConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76544, "Length": 39, "Cover_Rate": 0.527027027027027} {"Template_token": ["", "const", "char", "*", "TargetLowering", "::", "LowerXConstraint", "(", "EVT", "ConstraintVT", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "", ";", "if", "(", "ConstraintVT", ".", "isFloatingPoint", "(", ")", ")", "return", "", ";", "if", "(", "ConstraintVT", ".", "isVector", "(", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "ConstraintVT", ".", "getSizeInBits", "(", ")", "==", "", "||", "ConstraintVT", ".", "getSizeInBits", "(", ")", "==", "", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "ARMISelLowering (3)", "Func": "LowerXConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76545, "Length": 73, "Cover_Rate": 0.9864864864864865} {"Template_token": ["", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "!", "TII", "->", "isLoadFromStackSlot", "(", "*", "Def", ",", "FI", ")", ")", "return", "false", ";", "}", "else", "{", "return", "false", ";", "}", "}", "else", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Arg", ")", ")", "{", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "FrameIndexSDNode", "*", "FINode", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Ptr", ")", ";"], "ground_truth": ["if", "(", "!", "FINode", ")", "return", "false", ";"], "File": "ARMISelLowering (3)", "Func": "MatchingStackOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76546, "Length": 90, "Cover_Rate": 0.33088235294117646} {"Template_token": ["", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "CombineANDShift", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (3)", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76547, "Length": 110, "Cover_Rate": 0.36303630363036304} {"Template_token": ["", "auto", "*", "LHS0C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "LHS1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "(", "LHS0C", "&&", "LHS0C", "->", "getZExtValue", "(", ")", "==", "", ")", "&&", "(", "LHS1C", "&&", "LHS1C", "->", "getZExtValue", "(", ")", "==", "", ")", "&&", "(", "RHSC", "&&", "RHSC", "->", "getZExtValue", "(", ")", "==", "", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "LHS", "->", "getOperand", "(", "", ")", ",", "LHS", "->", "getOperand", "(", "", ")", ",", "LHS", "->", "getOperand", "(", "", ")", ")", ";", "}", "}", "if", "(", "!", "VT", ".", "isInteger", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isNullConstant", "(", "FalseVal", ")", ")", "{", "if", "(", "CC", "==", "", "&&", "isOneConstant", "(", "TrueVal", ")", ")", "{", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "{", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Sub", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "else", "{", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "", ")", ";", "SDValue", "Neg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "FalseVal", ",", "Sub", ")", ";", "SDValue", "Carry", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "Neg", ".", "getValue", "(", "", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "Sub", ",", "Neg", ",", "Carry", ")", ";", "}", "}", "else", "if", "(", "CC", "==", "", "&&", "!", "isNullConstant", "(", "RHS", ")", "&&", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "||", "isPowerOf2Constant", "(", "TrueVal", ")", ")", ")", "{", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "", ")", ",", "LHS", ",", "RHS", ")", ";"], "ground_truth": ["SDValue", "CPSRGlue", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "", ",", "Sub", ".", "getValue", "(", "", ")", ",", "SDValue", "(", ")", ")", ";"], "File": "ARMISelLowering (3)", "Func": "PerformCMOVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76549, "Length": 415, "Cover_Rate": 0.3125} {"Template_token": ["", "if", "(", "St", "->", "isVolatile", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StVal", "=", "St", "->", "getValue", "(", ")", ";", "EVT", "VT", "=", "StVal", ".", "getValueType", "(", ")", ";", "if", "(", "St", "->", "isTruncatingStore", "(", ")", "&&", "VT", ".", "isVector", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "StVT", "=", "St", "->", "getMemoryVT", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "StVT", "!=", "VT", "&&", "", ")", ";", "unsigned", "FromEltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "ToEltSz", "=", "StVT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "NumElems", "*", "FromEltSz", "*", "ToEltSz", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "", "!=", "(", "NumElems", "*", "FromEltSz", ")", "%", "ToEltSz", ")", "return", "SDValue", "(", ")", ";", "unsigned", "SizeRatio", "=", "FromEltSz", "/", "ToEltSz", ";", "assert", "(", "SizeRatio", "*", "NumElems", "*", "ToEltSz", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "EVT", "WideVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StVT", ".", "getScalarType", "(", ")", ",", "NumElems", "*", "SizeRatio", ")", ";", "assert", "(", "WideVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "WideVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "WideVecVT", ",", "StVal", ")", ";", "SmallVector", "<", "int", ",", "", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "(", "i", "+", "", ")", "*", "SizeRatio", "-", "", ":", "i", "*", "SizeRatio", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "WideVecVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Shuff", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "DL", ",", "WideVec", ",", "DAG", ".", "getUNDEF", "(", "WideVec", ".", "getValueType", "(", ")", ")", ",", "ShuffleVec", ")", ";", "MVT", "StoreType", "=", "", ";", "for", "(", "MVT", "Tp", ":", "", "(", ")", ")", "{", "if", "(", "TLI", ".", "isTypeLegal", "(", "Tp", ")", "&&", "Tp", ".", "getSizeInBits", "(", ")", "<=", "NumElems", "*", "ToEltSz", ")", "StoreType", "=", "Tp", ";", "}", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "StoreType", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["EVT", "StoreVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreType", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "EVT", "(", "StoreType", ")", ".", "getSizeInBits", "(", ")", ")", ";"], "File": "ARMISelLowering (3)", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76552, "Length": 415, "Cover_Rate": 0.35050675675675674} {"Template_token": ["", "static", "SDValue", "PerformSUBCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ")", ")", "return", "Result", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "PerformSUBCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76553, "Length": 72, "Cover_Rate": 1.0} {"Template_token": ["", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ")", ")", "return", "Result", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "PerformSUBCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76554, "Length": 57, "Cover_Rate": 0.7916666666666666} {"Template_token": ["", "uint32_t", "IntBits", "=", "IntTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "FloatBits", "!=", "", "||", "IntBits", ">", "", "||", "NumLanes", ">", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "BitVector", "UndefElements", ";", "BuildVectorSDNode", "*", "BV", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ")", ";", "int32_t", "C", "=", "BV", "->", "getConstantFPSplatPow2ToLog2Int", "(", "&", "UndefElements", ",", "", ")", ";", "if", "(", "C", "==", "-", "", "||", "C", "==", "", "||", "C", ">", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "", ":", "", ";", "SDValue", "FixConv", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "NumLanes", "==", "", "?", "", ":", "", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "dl", ",", "", ")", ",", "Op", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "C", ",", "dl", ",", "", ")", ")", ";", "if", "(", "IntBits", "<", "FloatBits", ")", "FixConv", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "N", "->", "getValueType", "(", "", ")", ",", "FixConv", ")", ";"], "ground_truth": ["return", "FixConv", ";"], "File": "ARMISelLowering (3)", "Func": "PerformVCVTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76555, "Length": 195, "Cover_Rate": 0.5462184873949579} {"Template_token": ["", "if", "(", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", "||", "!", "N", "->", "getValueType", "(", "", ")", ".", "isSimple", "(", ")", "||", "(", "OpOpcode", "!=", "", "&&", "OpOpcode", "!=", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ConstVec", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isa", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "N", "->", "getSimpleValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ";", "uint32_t", "FloatBits", "=", "FloatTy", ".", "getSizeInBits", "(", ")", ";", "MVT", "IntTy", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "uint32_t", "IntBits", "=", "IntTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "FloatBits", "!=", "", "||", "IntBits", ">", "", "||", "NumLanes", ">", "", ")", "{", "return", "SDValue", "(", ")", ";", "}"], "ground_truth": ["BitVector", "UndefElements", ";"], "File": "ARMISelLowering (3)", "Func": "PerformVDIVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76556, "Length": 154, "Cover_Rate": 0.4031413612565445} {"Template_token": ["", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "if", "(", "LD", "&&", "Op", ".", "hasOneUse", "(", ")", "&&", "LD", "->", "isUnindexed", "(", ")", "&&", "LD", "->", "getMemoryVT", "(", ")", "==", "N", "->", "getValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "LD", "->", "getOperand", "(", "", ")", ",", "LD", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "LD", "->", "getAlignment", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", "}", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "N", "->", "getValueType", "(", "", ")", ",", "", ")", ";", "SDValue", "VLDDup", "=", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "SDTys", ",", "Ops", ",", "LD", "->", "getMemoryVT", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "VLDDup", ".", "getValue", "(", "", ")", ")", ";", "return", "VLDDup", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (3)", "Func": "PerformVDUPCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76557, "Length": 165, "Cover_Rate": 0.8048780487804879} {"Template_token": ["", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "N", "->", "getValueType", "(", "", ")", ",", "", ")", ";", "SDValue", "VLDDup", "=", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "SDTys", ",", "Ops", ",", "LD", "->", "getMemoryVT", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "VLDDup", ".", "getValue", "(", "", ")", ")", ";", "return", "VLDDup", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "PerformVDUPCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76558, "Length": 77, "Cover_Rate": 0.375609756097561} {"Template_token": ["", "while", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "Op", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "", "&&", "Op", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "unsigned", "EltSize", "=", "Op", ".", "getScalarValueSizeInBits", "(", ")", ";", "unsigned", "Imm", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "EltBits", ";"], "ground_truth": ["if", "(", "", "(", "Imm", ",", "EltBits", ")", "==", "", ")", "EltSize", "=", "", ";"], "File": "ARMISelLowering (3)", "Func": "PerformVDUPLANECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76559, "Length": 89, "Cover_Rate": 0.478494623655914} {"Template_token": ["", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "NewLD1", ".", "getValue", "(", "", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "std", "::", "min", "(", "", ",", "LD", "->", "getAlignment", "(", ")", "/", "", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "NewLD2", ".", "getValue", "(", "", ")", ")", ";", "if", "(", "DCI", ".", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "NewLD1", ",", "NewLD2", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "ARMISelLowering (3)", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76560, "Length": 138, "Cover_Rate": 0.375} {"Template_token": ["", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "case", "", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "return", "ExpandDIV_Windows", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "N", "->", "getOpcode", "(", ")", "==", "", ",", "Results", ")", ";", "case", "", ":", "ReplaceCMP_SWAP_64Results", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "", ":", "return", "ReplaceLongIntrinsic", "(", "N", ",", "Results", ",", "DAG", ")", ";", "}"], "ground_truth": ["if", "(", "Res", ".", "getNode", "(", ")", ")", "Results", ".", "push_back", "(", "Res", ")", ";"], "File": "ARMISelLowering (3)", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76561, "Length": 125, "Cover_Rate": 0.42517006802721086} {"Template_token": ["", "unsigned", "PCAdj", "=", "(", "isThumb", "||", "isThumb2", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolMBB", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "DispatchBB", ",", "PCLabelId", ",", "PCAdj", ")", ";", "unsigned", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "CPV", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb", "?", "&", "", ":", "&", "", ";", "MachineMemOperand", "*", "CPMMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "*", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "", ")", ";", "MachineMemOperand", "*", "FIMMOSt", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "", ")", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "isThumb", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMISelLowering (3)", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76562, "Length": 367, "Cover_Rate": 0.3779608650875386} {"Template_token": ["", "TargetLowering", "::", "AtomicExpansionKind", "TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "bool", "hasAtomicRMW", "=", "!", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", ";"], "ground_truth": ["return", "(", "Size", "<=", "(", "Subtarget", "->", "isMClass", "(", ")", "?", "", ":", "", ")", "&&", "hasAtomicRMW", ")", "?", "AtomicExpansionKind", "::", "LLSC", ":", "AtomicExpansionKind", "::", "None", ";"], "File": "ARMISelLowering (3)", "Func": "shouldExpandAtomicRMWInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76563, "Length": 69, "Cover_Rate": 0.9857142857142858} {"Template_token": ["", "if", "(", "Level", "==", "BeforeLegalizeTypes", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "shouldFoldShiftPairToMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76564, "Length": 13, "Cover_Rate": 0.325} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "nullptr", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "", ")", ";"], "ground_truth": ["AFI", "->", "setVarArgsFrameIndex", "(", "FrameIndex", ")", ";"], "File": "ARMISelLowering (3)", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76566, "Length": 60, "Cover_Rate": 0.6382978723404256} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "nullptr", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "", ")", ";"], "ground_truth": ["AFI", "->", "setVarArgsFrameIndex", "(", "FrameIndex", ")", ";"], "File": "ARMISelLowering (3)", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76567, "Length": 60, "Cover_Rate": 0.6382978723404256} {"Template_token": ["", "Register", "DestPhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "CurrDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "DestPhiReg", ")", ".", "addUse", "(", "OpDestReg", ")", ".", "addMBB", "(", "TpEntry", ")", ".", "addUse", "(", "CurrDestReg", ")", ".", "addMBB", "(", "TpLoopBody", ")", ";", "Register", "LoopCounterPhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "RemainingLoopIterationsReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "LoopCounterPhiReg", ")", ".", "addUse", "(", "TotalIterationsReg", ")", ".", "addMBB", "(", "TpEntry", ")", ".", "addUse", "(", "RemainingLoopIterationsReg", ")", ".", "addMBB", "(", "TpLoopBody", ")", ";", "Register", "PredCounterPhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "RemainingElementsReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "PredCounterPhiReg", ")", ".", "addUse", "(", "ElementCountReg", ")", ".", "addMBB", "(", "TpEntry", ")", ".", "addUse", "(", "RemainingElementsReg", ")", ".", "addMBB", "(", "TpLoopBody", ")", ";", "Register", "VccrReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "VccrReg", ")", ".", "addUse", "(", "PredCounterPhiReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "RemainingElementsReg", ")", ".", "addUse", "(", "PredCounterPhiReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "", ")", ";", "Register", "SrcValueReg", ";", "if", "(", "IsMemcpy", ")", "{", "SrcValueReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addDef", "(", "CurrSrcReg", ")", ".", "addDef", "(", "SrcValueReg", ")", ".", "addReg", "(", "SrcPhiReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addUse", "(", "VccrReg", ")", ";"], "File": "ARMISelLowering100", "Func": "genTPLoopBody", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76572, "Length": 317, "Cover_Rate": 0.5213815789473685} {"Template_token": ["", "}", "Register", "DestPhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "CurrDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "DestPhiReg", ")", ".", "addUse", "(", "OpDestReg", ")", ".", "addMBB", "(", "TpEntry", ")", ".", "addUse", "(", "CurrDestReg", ")", ".", "addMBB", "(", "TpLoopBody", ")", ";", "Register", "LoopCounterPhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "RemainingLoopIterationsReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "LoopCounterPhiReg", ")", ".", "addUse", "(", "TotalIterationsReg", ")", ".", "addMBB", "(", "TpEntry", ")", ".", "addUse", "(", "RemainingLoopIterationsReg", ")", ".", "addMBB", "(", "TpLoopBody", ")", ";", "Register", "PredCounterPhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "RemainingElementsReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "PredCounterPhiReg", ")", ".", "addUse", "(", "ElementCountReg", ")", ".", "addMBB", "(", "TpEntry", ")", ".", "addUse", "(", "RemainingElementsReg", ")", ".", "addMBB", "(", "TpLoopBody", ")", ";", "Register", "VccrReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "VccrReg", ")", ".", "addUse", "(", "PredCounterPhiReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "RemainingElementsReg", ")", ".", "addUse", "(", "PredCounterPhiReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "", ")", ";", "Register", "SrcValueReg", ";", "if", "(", "IsMemcpy", ")", "{", "SrcValueReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addDef", "(", "CurrSrcReg", ")", ".", "addDef", "(", "SrcValueReg", ")", ".", "addReg", "(", "SrcPhiReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addUse", "(", "VccrReg", ")", ";"], "File": "ARMISelLowering100", "Func": "genTPLoopBody", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76573, "Length": 318, "Cover_Rate": 0.5230263157894737} {"Template_token": ["", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "isLegalMVEShuffleOp", "(", "PFEntry", ")", ")", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ",", "isV_UNDEF", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSize", ">=", "", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "ShuffleVectorInst", "::", "isIdentityMask", "(", "M", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", ")", "return", "true", ";"], "ground_truth": ["else", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTBLMask", "(", "M", ",", "VT", ")", "||", "isNEONTwoResultShuffleMask", "(", "M", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", ")", "return", "true", ";"], "File": "ARMISelLowering100", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76575, "Length": 205, "Cover_Rate": 0.5570652173913043} {"Template_token": ["", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "isLegalMVEShuffleOp", "(", "PFEntry", ")", ")", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ",", "isV_UNDEF", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";"], "ground_truth": ["if", "(", "EltSize", ">=", "", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "ShuffleVectorInst", "::", "isIdentityMask", "(", "M", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", ")", "return", "true", ";"], "File": "ARMISelLowering100", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76576, "Length": 162, "Cover_Rate": 0.44021739130434784} {"Template_token": ["", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering100", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76579, "Length": 393, "Cover_Rate": 0.34025974025974026} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "else", "if", "(", "isLegalMVEShuffleOp", "(", "PFEntry", ")", ")", "{", "unsigned", "LHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "RHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "PFEntryLHS", "=", "PerfectShuffleTable", "[", "LHSID", "]", ";", "unsigned", "PFEntryRHS", "=", "PerfectShuffleTable", "[", "RHSID", "]", ";", "if", "(", "isLegalMVEShuffleOp", "(", "PFEntryLHS", ")", "&&", "isLegalMVEShuffleOp", "(", "PFEntryRHS", ")", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "}", "}", "if", "(", "EltSize", ">=", "", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V2", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "ShuffleMask", "[", "i", "]", "<", "(", "int", ")", "NumElts", "?", "V1", ":", "V2", ",", "DAG", ".", "getConstant", "(", "ShuffleMask", "[", "i", "]", "&", "(", "NumElts", "-", "", ")", ",", "dl", ",", "", ")", ")", ")", ";", "}", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "isReverseMask", "(", "ShuffleMask", ",", "VT", ")", ")", "return", "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "(", "Op", ",", "DAG", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "VT", "==", "", ")", "if", "(", "SDValue", "NewOp", "=", "LowerVECTOR_SHUFFLEv8i8", "(", "Op", ",", "ShuffleMask", ",", "DAG", ")", ")", "return", "NewOp", ";"], "ground_truth": ["if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "if", "(", "SDValue", "NewOp", "=", "LowerVECTOR_SHUFFLEUsingMovs", "(", "Op", ",", "ShuffleMask", ",", "DAG", ")", ")", "return", "NewOp", ";"], "File": "ARMISelLowering100", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76581, "Length": 496, "Cover_Rate": 0.33044636908727515} {"Template_token": ["", "return", "V", "->", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "V", "->", "getOperand", "(", "", ")", ")", "&&", "V", "->", "getConstantOperandVal", "(", "", ")", "==", "Lane", "+", "", ";", "}", ")", ";", "if", "(", "OtherIt", "==", "Op0", "->", "uses", "(", ")", ".", "end", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "OtherExt", "(", "*", "OtherIt", ",", "", ")", ";", "if", "(", "OtherExt", ".", "getValueType", "(", ")", "!=", "", ")", "{", "if", "(", "OtherExt", "->", "use_size", "(", ")", "!=", "", "||", "OtherExt", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "", "||", "OtherExt", "->", "use_begin", "(", ")", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "OtherExt", "=", "SDValue", "(", "*", "OtherExt", "->", "use_begin", "(", ")", ",", "", ")", ";", "}", "SDValue", "F64", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op0", ")", ",", "DCI", ".", "DAG", ".", "getConstant", "(", "Ext", ".", "getConstantOperandVal", "(", "", ")", "/", "", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["SDValue", "VMOVRRD", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "{", "", ",", "", "}", ",", "F64", ")", ";"], "File": "ARMISelLowering100", "Func": "PerformExtractEltToVMOVRRD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76583, "Length": 203, "Cover_Rate": 0.39264990328820115} {"Template_token": ["", "unsigned", "Lane", "=", "Ext", ".", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "VecVT", ".", "getVectorNumElements", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "auto", "OtherIt", "=", "find_if", "(", "Op0", "->", "uses", "(", ")", ",", "[", "&", "]", "(", "SDNode", "*", "V", ")", "{", "return", "V", "->", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "V", "->", "getOperand", "(", "", ")", ")", "&&", "V", "->", "getConstantOperandVal", "(", "", ")", "==", "Lane", "+", "", ";", "}", ")", ";", "if", "(", "OtherIt", "==", "Op0", "->", "uses", "(", ")", ".", "end", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "OtherExt", "(", "*", "OtherIt", ",", "", ")", ";", "if", "(", "OtherExt", ".", "getValueType", "(", ")", "!=", "", ")", "{", "if", "(", "OtherExt", "->", "use_size", "(", ")", "!=", "", "||", "OtherExt", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "", "||", "OtherExt", "->", "use_begin", "(", ")", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "OtherExt", "=", "SDValue", "(", "*", "OtherExt", "->", "use_begin", "(", ")", ",", "", ")", ";", "}", "SDValue", "F64", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op0", ")", ",", "DCI", ".", "DAG", ".", "getConstant", "(", "Ext", ".", "getConstantOperandVal", "(", "", ")", "/", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "VMOVRRD", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "{", "", ",", "", "}", ",", "F64", ")", ";", "DCI", ".", "CombineTo", "(", "OtherExt", ".", "getNode", "(", ")", ",", "SDValue", "(", "VMOVRRD", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "return", "VMOVRRD", ";"], "ground_truth": ["}"], "File": "ARMISelLowering100", "Func": "PerformExtractEltToVMOVRRD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76584, "Length": 274, "Cover_Rate": 0.5299806576402321} {"Template_token": ["", "static", "SDValue", "PerformHWLoopCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "ST", ")", "{", "", "CC", ";", "SDValue", "Cond", ";", "int", "Imm", "=", "", ";", "bool", "Negate", "=", "false", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Dest", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "CC", "=", "", ";", "Cond", "=", "N", "->", "getOperand", "(", "", ")", ";", "Dest", "=", "N", "->", "getOperand", "(", "", ")", ";", "}", "else", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "Cond", "=", "N", "->", "getOperand", "(", "", ")", ";", "Dest", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "!", "Const", "->", "isOne", "(", ")", "&&", "!", "Const", "->", "isNullValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "Imm", "=", "Const", "->", "getZExtValue", "(", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "SDValue", "Int", "=", "SearchLoopIntrinsic", "(", "Cond", ",", "CC", ",", "Imm", ",", "Negate", ")", ";", "if", "(", "!", "Int", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Negate", ")", "CC", "=", "", "(", "CC", ",", "", ")", ";", "auto", "IsTrueIfZero", "=", "[", "]", "(", "", "CC", ",", "int", "Imm", ")", "{", "return", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", ";", "}", ";", "auto", "IsFalseIfZero", "=", "[", "]", "(", "", "CC", ",", "int", "Imm", ")", "{", "return", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", ";", "}", ";", "assert", "(", "(", "IsTrueIfZero", "(", "CC", ",", "Imm", ")", "||", "IsFalseIfZero", "(", "CC", ",", "Imm", ")", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Int", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";"], "ground_truth": ["SDValue", "Elements", "=", "Int", ".", "getOperand", "(", "", ")", ";"], "File": "ARMISelLowering100", "Func": "PerformHWLoopCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76585, "Length": 406, "Cover_Rate": 0.4305408271474019} {"Template_token": ["", "EVT", "VecVT", "=", "Ext0", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VecVT", ".", "isPow2VectorType", "(", ")", "||", "VecVT", ".", "getVectorNumElements", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Ext1", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "!=", "VecVT", "||", "VecVT", ".", "getScalarType", "(", ")", "!=", "ScalarType", "||", "VT", ".", "getScalarSizeInBits", "(", ")", "<", "ScalarType", ".", "getScalarSizeInBits", "(", ")", "*", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Mul", ")", ";", "unsigned", "LegalLanes", "=", "", "/", "(", "ShftAmt", "+", "", ")", ";", "EVT", "LegalVecVT", "=", "", "(", "ScalarType", ",", "LegalLanes", ")", ";", "if", "(", "VecVT", ".", "getSizeInBits", "(", ")", "<", "", ")", "{", "EVT", "ExtVecVT", "=", "", "(", "", "(", "", "/", "VecVT", ".", "getVectorNumElements", "(", ")", ")", ",", "VecVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Inp0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ExtVecVT", ",", "Ext0", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Inp1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ExtVecVT", ",", "Ext1", ".", "getOperand", "(", "", ")", ")", ";", "Inp0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Inp0", ")", ";", "Inp1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Inp1", ")", ";", "SDValue", "VQDMULH", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Inp0", ",", "Inp1", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ExtVecVT", ",", "VQDMULH", ")", ";", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VecVT", ",", "Trunc", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ")", ";", "}", "assert", "(", "VecVT", ".", "getSizeInBits", "(", ")", "%", "", "==", "", "&&", "", ")", ";", "unsigned", "NumParts", "=", "VecVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "SmallVector", "<", "SDValue", ">", "Parts", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumParts", ";", "++", "I", ")", "{", "SDValue", "Inp0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Ext0", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getVectorIdxConstant", "(", "I", "*", "LegalLanes", ",", "DL", ")", ")", ";", "SDValue", "Inp1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Ext1", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getVectorIdxConstant", "(", "I", "*", "LegalLanes", ",", "DL", ")", ")", ";", "SDValue", "VQDMULH", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Inp0", ",", "Inp1", ")", ";"], "ground_truth": ["Parts", ".", "push_back", "(", "VQDMULH", ")", ";"], "File": "ARMISelLowering100", "Func": "PerformVQDMULHCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76587, "Length": 411, "Cover_Rate": 0.46283783783783783} {"Template_token": ["", "void", "TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "ExpandREAD_REGISTER", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerREM", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerDivRem", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ";", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering100", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76588, "Length": 175, "Cover_Rate": 0.4268292682926829} {"Template_token": ["", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Res", "=", "LowerADDSUBSAT", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "return", "ExpandDIV_Windows", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "N", "->", "getOpcode", "(", ")", "==", "", ",", "Results", ")", ";", "case", "", ":", "ReplaceCMP_SWAP_64Results", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "", ":", "return", "ReplaceLongIntrinsic", "(", "N", ",", "Results", ",", "DAG", ")", ";", "case", "", ":", "lowerABS", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "", ":"], "ground_truth": ["LowerLOAD", "(", "N", ",", "Results", ",", "DAG", ")", ";"], "File": "ARMISelLowering100", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76589, "Length": 178, "Cover_Rate": 0.43414634146341463} {"Template_token": ["", "Negate", "=", "!", "Negate", ";", "return", "SearchLoopIntrinsic", "(", "N", ".", "getOperand", "(", "", ")", ",", "CC", ",", "Imm", ",", "Negate", ")", ";", "}", "case", "", ":", "{", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Const", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Const", "->", "isNullValue", "(", ")", ")", "Imm", "=", "", ";", "else", "if", "(", "Const", "->", "isOne", "(", ")", ")", "Imm", "=", "", ";", "else", "return", "SDValue", "(", ")", ";", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "return", "SearchLoopIntrinsic", "(", "N", "->", "getOperand", "(", "", ")", ",", "CC", ",", "Imm", ",", "Negate", ")", ";", "}", "case", "", ":", "{", "unsigned", "IntOp", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["if", "(", "IntOp", "!=", "", "&&", "IntOp", "!=", "", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering100", "Func": "SearchLoopIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76590, "Length": 161, "Cover_Rate": 0.602996254681648} {"Template_token": ["", "}", ";", "auto", "IsFMS", "=", "[", "&", "]", "(", "Instruction", "*", "I", ")", "{", "if", "(", "match", "(", "I", "->", "getOperand", "(", "", ")", ",", "m_FNeg", "(", "m_Value", "(", ")", ")", ")", "||", "match", "(", "I", "->", "getOperand", "(", "", ")", ",", "m_FNeg", "(", "m_Value", "(", ")", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "auto", "IsSinker", "=", "[", "&", "]", "(", "Instruction", "*", "I", ",", "int", "Operand", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "FAdd", ":", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "true", ";", "case", "Instruction", "::", "FMul", ":", "return", "!", "IsFMSMul", "(", "I", ")", ";", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "FSub", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "return", "Operand", "==", "", ";", "case", "Instruction", "::", "Call", ":", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", "{", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "return", "!", "IsFMS", "(", "I", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "Operand", "==", "", ";", "default", ":", "return", "false", ";", "}", "}", "return", "false", ";", "default", ":", "return", "false", ";", "}", "}", ";", "for", "(", "auto", "OpIdx", ":", "enumerate", "(", "I", "->", "operands", "(", ")", ")", ")", "{", "Instruction", "*", "Op", "=", "dyn_cast", "<", "Instruction", ">", "(", "OpIdx", ".", "value", "(", ")", ".", "get", "(", ")", ")", ";", "if", "(", "!", "Op", "||", "any_of", "(", "Ops", ",", "[", "&", "]", "(", "Use", "*", "U", ")", "{", "return", "U", "->", "get", "(", ")", "==", "Op", ";", "}", ")", ")", "continue", ";", "Instruction", "*", "Shuffle", "=", "Op", ";", "if", "(", "Shuffle", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "BitCast", ")", "Shuffle", "=", "dyn_cast", "<", "Instruction", ">", "(", "Shuffle", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Shuffle", "||", "!", "match", "(", "Shuffle", ",", "m_Shuffle", "(", "m_InsertElt", "(", "m_Undef", "(", ")", ",", "m_Value", "(", ")", ",", "m_ZeroInt", "(", ")", ")", ",", "m_Undef", "(", ")", ",", "m_ZeroMask", "(", ")", ")", ")", ")", "continue", ";", "if", "(", "!", "IsSinker", "(", "I", ",", "OpIdx", ".", "index", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["for", "(", "Use", "&", "U", ":", "Op", "->", "uses", "(", ")", ")", "{"], "File": "ARMISelLowering100", "Func": "shouldSinkOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76591, "Length": 418, "Cover_Rate": 0.5757575757575758} {"Template_token": ["", "switch", "(", "Opc", ")", "{", "case", "", ":", "case", "", ":", "{", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "", "&&", "!", "Op", "->", "hasAnyUseOfValue", "(", "", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ")", "{", "unsigned", "ShAmt", "=", "Op", "->", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "ShAmt", "<", "", "&&", "OriginalDemandedBits", ".", "isSubsetOf", "(", "APInt", "::", "getAllOnesValue", "(", "", ")", "<<", "(", "", "-", "ShAmt", ")", ")", ")", "return", "TLO", ".", "CombineTo", "(", "Op", ",", "TLO", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "TLO", ".", "DAG", ".", "getConstant", "(", "", "-", "ShAmt", ",", "SDLoc", "(", "Op", ")", ",", "", ")", ")", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMISelLowering100", "Func": "SimplifyDemandedBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76592, "Length": 130, "Cover_Rate": 0.6467661691542289} {"Template_token": ["", "case", "", ":", "{", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "", "&&", "!", "Op", "->", "hasAnyUseOfValue", "(", "", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ")", "{", "unsigned", "ShAmt", "=", "Op", "->", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "ShAmt", "<", "", "&&", "OriginalDemandedBits", ".", "isSubsetOf", "(", "APInt", "::", "getAllOnesValue", "(", "", ")", "<<", "(", "", "-", "ShAmt", ")", ")", ")", "return", "TLO", ".", "CombineTo", "(", "Op", ",", "TLO", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "TLO", ".", "DAG", ".", "getConstant", "(", "", "-", "ShAmt", ",", "SDLoc", "(", "Op", ")", ",", "", ")", ")", ")", ";", "}", "break", ";", "}", "}"], "ground_truth": ["return", "TargetLowering", "::", "SimplifyDemandedBitsForTargetNode", "(", "Op", ",", "OriginalDemandedBits", ",", "OriginalDemandedElts", ",", "Known", ",", "TLO", ",", "Depth", ")", ";"], "File": "ARMISelLowering100", "Func": "SimplifyDemandedBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76593, "Length": 142, "Cover_Rate": 0.7064676616915423} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getABIAlignmentForCallingConv", "(", "Type", "*", "ArgTy", ",", "DataLayout", "DL", ")", "const", "{", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";"], "ground_truth": ["return", "std", "::", "min", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ",", "(", "unsigned", ")", "DL", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ")", ";"], "File": "ARMISelLowering101", "Func": "getABIAlignmentForCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76596, "Length": 57, "Cover_Rate": 0.9827586206896551} {"Template_token": ["", "return", "std", "::", "min", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ",", "(", "unsigned", ")", "DL", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering101", "Func": "getABIAlignmentForCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76597, "Length": 27, "Cover_Rate": 0.46551724137931033} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "TargetLoweringBase", "::", "getMaxSupportedInterleaveFactor", "(", ")", ";"], "File": "ARMISelLowering101", "Func": "getMaxSupportedInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76598, "Length": 18, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getMaxSupportedInterleaveFactor", "(", ")", "const", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "TargetLoweringBase", "::", "getMaxSupportedInterleaveFactor", "(", ")", ";"], "File": "ARMISelLowering101", "Func": "getMaxSupportedInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76599, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "ConstantSDNode", "*", "RHS", "=", "cast", "<", "ConstantSDNode", ">", "(", "Ptr", "->", "getOperand", "(", "", ")", ")", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "auto", "IsInRange", "=", "[", "&", "]", "(", "int", "RHSC", ",", "int", "Limit", ",", "int", "Scale", ")", "{", "if", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "Limit", "*", "Scale", "&&", "RHSC", "%", "Scale", "==", "", ")", "{", "assert", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "", ")", ";", "isInc", "=", "false", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "-", "RHSC", ",", "SDLoc", "(", "Ptr", ")", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "RHSC", ">", "", "&&", "RHSC", "<", "Limit", "*", "Scale", "&&", "RHSC", "%", "Scale", "==", "", ")", "{", "isInc", "=", "Ptr", "->", "getOpcode", "(", ")", "==", "", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "RHSC", ",", "SDLoc", "(", "Ptr", ")", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "Base", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "if", "(", "VT", "==", "", ")", "{", "if", "(", "Align", ">=", "", "&&", "IsInRange", "(", "RHSC", ",", "", ",", "", ")", ")", "return", "true", ";", "}", "else", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "{", "if", "(", "IsInRange", "(", "RHSC", ",", "", ",", "", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Align", ">=", "", "&&", "(", "isLE", "||", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "IsInRange", "(", "RHSC", ",", "", ",", "", ")", ")", "return", "true", ";", "else", "if", "(", "Align", ">=", "", "&&", "(", "isLE", "||", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "IsInRange", "(", "RHSC", ",", "", ",", "", ")", ")", "return", "true", ";", "else", "if", "(", "(", "isLE", "||", "VT", "==", "", ")", "&&", "IsInRange", "(", "RHSC", ",", "", ",", "", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering101", "Func": "getMVEIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76600, "Length": 318, "Cover_Rate": 0.7589498806682577} {"Template_token": ["", "bool", "isLegal", "=", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "isLegal", "=", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "getMVEIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "Align", ",", "isSEXTLoad", ",", "Subtarget", "->", "isLittle", "(", ")", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "{", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "getIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "}", "if", "(", "!", "isLegal", ")", "return", "false", ";"], "ground_truth": ["AM", "=", "isInc", "?", "", ":", "", ";"], "File": "ARMISelLowering101", "Func": "getPreIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76601, "Length": 124, "Cover_Rate": 0.43356643356643354} {"Template_token": ["", "SDValue", "Ptr", ";", "unsigned", "Align", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Align", "=", "LD", "->", "getAlignment", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Align", "=", "ST", "->", "getAlignment", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";"], "ground_truth": ["if", "(", "VT", ".", "isVector", "(", ")", ")", "isLegal", "=", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "getMVEIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "Align", ",", "isSEXTLoad", ",", "Subtarget", "->", "isLittle", "(", ")", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";"], "File": "ARMISelLowering101", "Func": "getPreIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76602, "Length": 159, "Cover_Rate": 0.5559440559440559} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering101", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76603, "Length": 474, "Cover_Rate": 0.4079173838209983} {"Template_token": ["", "virtual", "bool", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering101", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76604, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "return", "(", "Kind", "!=", "ScalarCondVectorVal", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering101", "Func": "isSelectSupported", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76605, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "SDValue", "Mask", "=", "N", "->", "getMask", "(", ")", ";", "SDValue", "PassThru", "=", "N", "->", "getPassThru", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "auto", "IsZero", "=", "[", "]", "(", "SDValue", "PassThru", ")", "{", "return", "(", "", "(", "PassThru", ".", "getNode", "(", ")", ")", "||", "(", "PassThru", "->", "getOpcode", "(", ")", "==", "", "&&", "isNullConstant", "(", "PassThru", "->", "getOperand", "(", "", ")", ")", ")", ")", ";", "}", ";", "if", "(", "IsZero", "(", "PassThru", ")", ")", "return", "Op", ";", "SDValue", "ZeroVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getMaskedLoad", "(", "VT", ",", "dl", ",", "N", "->", "getChain", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "Mask", ",", "ZeroVec", ",", "N", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", ",", "N", "->", "getExtensionType", "(", ")", ",", "N", "->", "isExpandingLoad", "(", ")", ")", ";", "SDValue", "Combo", "=", "NewLoad", ";", "if", "(", "!", "PassThru", ".", "isUndef", "(", ")", "&&", "(", "PassThru", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "IsZero", "(", "PassThru", "->", "getOperand", "(", "", ")", ")", ")", ")", "Combo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Mask", ",", "NewLoad", ",", "PassThru", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "Combo", ",", "NewLoad", ".", "getValue", "(", "", ")", "}", ",", "dl", ")", ";"], "File": "ARMISelLowering101", "Func": "LowerMLOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76607, "Length": 228, "Cover_Rate": 0.8201438848920863} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "auto", "IsZero", "=", "[", "]", "(", "SDValue", "PassThru", ")", "{", "return", "(", "", "(", "PassThru", ".", "getNode", "(", ")", ")", "||", "(", "PassThru", "->", "getOpcode", "(", ")", "==", "", "&&", "isNullConstant", "(", "PassThru", "->", "getOperand", "(", "", ")", ")", ")", ")", ";", "}", ";", "if", "(", "IsZero", "(", "PassThru", ")", ")", "return", "Op", ";"], "ground_truth": ["SDValue", "ZeroVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering101", "Func": "LowerMLOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76608, "Length": 85, "Cover_Rate": 0.3057553956834532} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering101", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76609, "Length": 390, "Cover_Rate": 0.39593908629441626} {"Template_token": ["", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "unsigned", "ShuffleOpc", "=", "isNEONTwoResultShuffleMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", "{", "if", "(", "isV_UNDEF", ")", "V2", "=", "V1", ";", "return", "DAG", ".", "getNode", "(", "ShuffleOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "}", "}", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "if", "(", "isVMOVNMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V2", ",", "V1", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "if", "(", "isVMOVNMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "V1", "->", "getOpcode", "(", ")", "==", "", "&&", "V2", "->", "isUndef", "(", ")", ")", "{", "SDValue", "SubV1", "=", "V1", "->", "getOperand", "(", "", ")", ";", "SDValue", "SubV2", "=", "V1", "->", "getOperand", "(", "", ")", ";", "EVT", "SubVT", "=", "SubV1", ".", "getValueType", "(", ")", ";", "assert", "(", "llvm", "::", "all_of", "(", "ShuffleMask", ",", "[", "&", "]", "(", "int", "i", ")", "{", "return", "i", "<", "(", "int", ")", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", ")", "&&", "", ")", ";", "if", "(", "unsigned", "ShuffleOpc", "=", "isNEONTwoResultShuffleMask", "(", "ShuffleMask", ",", "SubVT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", "{", "if", "(", "isV_UNDEF", ")", "SubV2", "=", "SubV1", ";", "assert", "(", "(", "WhichResult", "==", "", ")", "&&", "", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ShuffleOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "SubVT", ",", "SubVT", ")", ",", "SubV1", ",", "SubV2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Res", ".", "getValue", "(", "", ")", ",", "Res", ".", "getValue", "(", "", ")", ")", ";", "}", "}", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";"], "ground_truth": ["unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";"], "File": "ARMISelLowering101", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76610, "Length": 443, "Cover_Rate": 0.3166547533952823} {"Template_token": ["", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformBRCONDCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformPREDICATE_CASTCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "", ")", ";", "if", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "", ")", ";", "if", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "||", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "DemandedMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "LowWidth", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "LowMask", "=", "APInt", "::", "getLowBitsSet", "(", "LowWidth", ",", "", ")", ";", "unsigned", "HighWidth", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "HighMask", "=", "APInt", "::", "getHighBitsSet", "(", "HighWidth", ",", "", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "LowMask", ",", "DCI", ")", ")", "||", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "HighMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "HighWidth", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "HighMask", "=", "APInt", "::", "getHighBitsSet", "(", "HighWidth", ",", "", ")", ";", "unsigned", "LowWidth", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "LowMask", "=", "APInt", "::", "getLowBitsSet", "(", "LowWidth", ",", "", ")", ";"], "ground_truth": ["if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "HighMask", ",", "DCI", ")", ")", "||", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "LowMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering101", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76612, "Length": 533, "Cover_Rate": 0.44677284157585917} {"Template_token": ["", "if", "(", "VT", "==", "", "&&", "(", "EltVT", "==", "", "||", "EltVT", "==", "", ")", "&&", "TLI", ".", "isTypeLegal", "(", "Vec", ".", "getValueType", "(", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Lane", ")", ")", "{", "unsigned", "Opc", "=", "", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering101", "Func": "PerformExtendCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76613, "Length": 79, "Cover_Rate": 0.32644628099173556} {"Template_token": ["", "if", "(", "VT", "==", "", "&&", "(", "EltVT", "==", "", "||", "EltVT", "==", "", ")", "&&", "TLI", ".", "isTypeLegal", "(", "Vec", ".", "getValueType", "(", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Lane", ")", ")", "{", "unsigned", "Opc", "=", "", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opc", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Vec", ",", "Lane", ")", ";"], "File": "ARMISelLowering101", "Func": "PerformExtendCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76614, "Length": 98, "Cover_Rate": 0.4049586776859504} {"Template_token": ["", "MakeLibCallOptions", "CallOptions", ";", "SDValue", "Chain", "=", "IsStrict", "?", "Op", ".", "getOperand", "(", "", ")", ":", "SDValue", "(", ")", ";", "for", "(", "unsigned", "Sz", "=", "SrcSz", ";", "Sz", "<=", "", "&&", "Sz", "<", "DstSz", ";", "Sz", "*=", "", ")", "{", "bool", "Supported", "=", "(", "Sz", "==", "", "?", "Subtarget", "->", "hasFP16", "(", ")", ":", "Subtarget", "->", "hasFP64", "(", ")", ")", ";", "MVT", "SrcVT", "=", "(", "Sz", "==", "", "?", "", ":", "", ")", ";", "MVT", "DstVT", "=", "(", "Sz", "==", "", "?", "", ":", "", ")", ";", "if", "(", "Supported", ")", "{", "if", "(", "IsStrict", ")", "{", "SrcVal", "=", "DAG", ".", "getNode", "(", "", ",", "Loc", ",", "{", "DstVT", ",", "", "}", ",", "{", "Chain", ",", "SrcVal", "}", ")", ";", "Chain", "=", "SrcVal", ".", "getValue", "(", "", ")", ";", "}", "else", "{", "SrcVal", "=", "DAG", ".", "getNode", "(", "", ",", "Loc", ",", "DstVT", ",", "SrcVal", ")", ";", "}", "}", "else", "{", "LC", "=", "RTLIB", "::", "getFPEXT", "(", "SrcVT", ",", "DstVT", ")", ";", "assert", "(", "LC", "!=", "RTLIB", "::", "UNKNOWN_LIBCALL", "&&", "", ")", ";", "std", "::", "tie", "(", "SrcVal", ",", "Chain", ")", "=", "makeLibCall", "(", "DAG", ",", "LC", ",", "DstVT", ",", "SrcVal", ",", "CallOptions", ",", "Loc", ",", "Chain", ")", ";", "}", "}", "return", "IsStrict", "?", "DAG", ".", "getMergeValues", "(", "{", "SrcVal", ",", "Chain", "}", ",", "Loc", ")", ":", "SrcVal", ";"], "ground_truth": ["}"], "File": "ARMISelLowering102", "Func": "LowerFP_EXTEND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76618, "Length": 219, "Cover_Rate": 0.6} {"Template_token": ["", "SDLoc", "Loc", "(", "Op", ")", ";", "RTLIB", "::", "Libcall", "LC", ";", "MakeLibCallOptions", "CallOptions", ";", "SDValue", "Chain", "=", "IsStrict", "?", "Op", ".", "getOperand", "(", "", ")", ":", "SDValue", "(", ")", ";", "for", "(", "unsigned", "Sz", "=", "SrcSz", ";", "Sz", "<=", "", "&&", "Sz", "<", "DstSz", ";", "Sz", "*=", "", ")", "{", "bool", "Supported", "=", "(", "Sz", "==", "", "?", "Subtarget", "->", "hasFP16", "(", ")", ":", "Subtarget", "->", "hasFP64", "(", ")", ")", ";", "MVT", "SrcVT", "=", "(", "Sz", "==", "", "?", "", ":", "", ")", ";", "MVT", "DstVT", "=", "(", "Sz", "==", "", "?", "", ":", "", ")", ";", "if", "(", "Supported", ")", "{", "if", "(", "IsStrict", ")", "{", "SrcVal", "=", "DAG", ".", "getNode", "(", "", ",", "Loc", ",", "{", "DstVT", ",", "", "}", ",", "{", "Chain", ",", "SrcVal", "}", ")", ";"], "ground_truth": ["Chain", "=", "SrcVal", ".", "getValue", "(", "", ")", ";"], "File": "ARMISelLowering102", "Func": "LowerFP_EXTEND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76619, "Length": 139, "Cover_Rate": 0.38082191780821917} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "bool", "IsStrict", "=", "Op", "->", "isStrictFPOpcode", "(", ")", ";", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "IsStrict", "?", "", ":", "", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "SrcVal", ".", "getValueType", "(", ")", ")", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", "||", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "SrcVal", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getFPTOUINT", "(", "SrcVal", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "SDLoc", "Loc", "(", "Op", ")", ";", "MakeLibCallOptions", "CallOptions", ";", "SDValue", "Chain", "=", "IsStrict", "?", "Op", ".", "getOperand", "(", "", ")", ":", "SDValue", "(", ")", ";", "SDValue", "Result", ";", "std", "::", "tie", "(", "Result", ",", "Chain", ")", "=", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "SrcVal", ",", "CallOptions", ",", "Loc", ",", "Chain", ")", ";"], "ground_truth": ["return", "IsStrict", "?", "DAG", ".", "getMergeValues", "(", "{", "Result", ",", "Chain", "}", ",", "Loc", ")", ":", "Result", ";"], "File": "ARMISelLowering102", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76620, "Length": 198, "Cover_Rate": 0.8319327731092437} {"Template_token": ["", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8Base", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "", "(", "CC", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", "==", "", ")", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8Base", "(", ")", "&&", "!", "(", "isFloatingPointZero", "(", "RHS", ")", "&&", "TrueVal", ".", "getValueType", "(", ")", "!=", "", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}"], "ground_truth": ["SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";"], "File": "ARMISelLowering102", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76622, "Length": 389, "Cover_Rate": 0.3075098814229249} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "SatValue", ";", "uint64_t", "SatConstant", ";", "bool", "SatUSat", ";", "if", "(", "(", "(", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "||", "Subtarget", "->", "isThumb2", "(", ")", ")", "&&", "isSaturatingConditional", "(", "Op", ",", "SatValue", ",", "SatConstant", ",", "SatUSat", ")", ")", "{", "if", "(", "SatUSat", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "DAG", ".", "getConstant", "(", "countTrailingOnes", "(", "SatConstant", ")", ",", "dl", ",", "VT", ")", ")", ";", "else", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "DAG", ".", "getConstant", "(", "countTrailingOnes", "(", "SatConstant", ")", ",", "dl", ",", "VT", ")", ")", ";", "}", "SDValue", "LowerSatConstant", ";", "if", "(", "VT", "==", "", "&&", "isLowerSaturatingConditional", "(", "Op", ",", "SatValue", ",", "LowerSatConstant", ")", ")", "{", "SDValue", "ShiftV", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "VT", ")", ")", ";", "if", "(", "isNullConstant", "(", "LowerSatConstant", ")", ")", "{", "SDValue", "NotShiftV", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShiftV", ",", "DAG", ".", "getAllOnesConstant", "(", "dl", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "NotShiftV", ")", ";", "}", "else", "if", "(", "isAllOnesConstant", "(", "LowerSatConstant", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "ShiftV", ")", ";", "}", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "CFVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "FalseVal", ")", ";", "ConstantSDNode", "*", "CTVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "TrueVal", ")", ";", "if", "(", "Subtarget", "->", "hasV8_1MMainlineOps", "(", ")", "&&", "CFVal", "&&", "CTVal", "&&", "LHS", ".", "getValueType", "(", ")", "==", "", "&&", "RHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "unsigned", "TVal", "=", "CTVal", "->", "getZExtValue", "(", ")", ";", "unsigned", "FVal", "=", "CFVal", "->", "getZExtValue", "(", ")", ";", "unsigned", "Opcode", "=", "", ";", "if", "(", "TVal", "==", "~", "FVal", ")", "{", "Opcode", "=", "", ";", "}", "else", "if", "(", "TVal", "==", "~", "FVal", "+", "", ")", "{", "Opcode", "=", "", ";", "}", "else", "if", "(", "TVal", "+", "", "==", "FVal", ")", "{", "Opcode", "=", "", ";", "}", "else", "if", "(", "TVal", "==", "FVal", "+", "", ")", "{", "Opcode", "=", "", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "std", "::", "swap", "(", "TVal", ",", "FVal", ")", ";", "CC", "=", "", "(", "CC", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "}", "if", "(", "Opcode", ")", "{", "if", "(", "Opcode", "!=", "", "&&", "HasLowerConstantMaterializationCost", "(", "FVal", ",", "TVal", ",", "Subtarget", ")", ")", "{"], "ground_truth": ["std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";"], "File": "ARMISelLowering102", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76623, "Length": 491, "Cover_Rate": 0.38814229249011856} {"Template_token": ["", "}", "MVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "!=", "", ")", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "if", "(", "ElemTy", "==", "", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "}", "else", "{", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";"], "ground_truth": ["setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";"], "File": "ARMISelLowering103", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76626, "Length": 225, "Cover_Rate": 0.3652597402597403} {"Template_token": ["", "KnownBits", "KnownRHS", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "Known", ".", "Zero", "&=", "KnownRHS", ".", "Zero", ";", "Known", ".", "One", "&=", "KnownRHS", ".", "One", ";", "return", ";", "}", "case", "", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "", "IntID", "=", "static_cast", "<", "", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "}", "case", "", ":", "{", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "ConstantSDNode", "*", "CI", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "APInt", "&", "Mask", "=", "CI", "->", "getAPIntValue", "(", ")", ";", "Known", ".", "Zero", "&=", "Mask", ";", "Known", ".", "One", "&=", "Mask", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "SDValue", "&", "SrcSV", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "SrcSV", ".", "getValueType", "(", ")", ";", "assert", "(", "VecVT", ".", "isVector", "(", ")", "&&", "", ")", ";", "const", "unsigned", "NumSrcElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "ConstantSDNode", "*", "Pos", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", ";", "assert", "(", "Pos", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "NumSrcElts", ")", "&&", "", ")", ";", "unsigned", "Idx", "=", "Pos", "->", "getZExtValue", "(", ")", ";", "APInt", "DemandedElt", "=", "APInt", "::", "getOneBitSet", "(", "NumSrcElts", ",", "Idx", ")", ";", "Known", "=", "DAG", ".", "computeKnownBits", "(", "SrcSV", ",", "DemandedElt", ",", "Depth", "+", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["const", "unsigned", "DstSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";"], "File": "ARMISelLowering103", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76628, "Length": 340, "Cover_Rate": 0.5037037037037037} {"Template_token": ["", "const", "Align", "ABITypeAlign", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "ABITypeAlign", ";"], "ground_truth": ["return", "std", "::", "min", "(", "ABITypeAlign", ",", "DL", ".", "getStackAlignment", "(", ")", ")", ";"], "File": "ARMISelLowering103", "Func": "getABIAlignmentForCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76631, "Length": 37, "Cover_Rate": 0.7115384615384616} {"Template_token": ["", "const", "Align", "ABITypeAlign", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "ABITypeAlign", ";", "return", "std", "::", "min", "(", "ABITypeAlign", ",", "DL", ".", "getStackAlignment", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering103", "Func": "getABIAlignmentForCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76632, "Length": 38, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "if", "(", "(", "Op", ".", "isMemcpy", "(", ")", "||", "Op", ".", "isZeroMemset", "(", ")", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "bool", "Fast", ";", "if", "(", "Op", ".", "size", "(", ")", ">=", "", "&&", "(", "Op", ".", "isAligned", "(", "Align", "(", "", ")", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "", ";", "}", "else", "if", "(", "Op", ".", "size", "(", ")", ">=", "", "&&", "(", "Op", ".", "isAligned", "(", "Align", "(", "", ")", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering103", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76633, "Length": 132, "Cover_Rate": 0.8098159509202454} {"Template_token": ["", "EVT", "TargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{"], "ground_truth": ["if", "(", "(", "Op", ".", "isMemcpy", "(", ")", "||", "Op", ".", "isZeroMemset", "(", ")", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "{"], "File": "ARMISelLowering103", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76634, "Length": 50, "Cover_Rate": 0.3067484662576687} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "return", "false", ";", "}", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "getEffectiveCallingConv", "(", "CalleeCC", ",", "isVarArg", ")", ",", "getEffectiveCallingConv", "(", "CallerCC", ",", "CallerF", ".", "isVarArg", "(", ")", ")", ",", "MF", ",", "C", ",", "Ins", ",", "CCAssignFnForReturn", "(", "CalleeCC", ",", "isVarArg", ")", ",", "CCAssignFnForReturn", "(", "CallerCC", ",", "CallerF", ".", "isVarArg", "(", ")", ")", ")", ")", "return", "false", ";", "const", "BaseRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "CalleeCC", "!=", "CallerCC", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "const", "FunctionInfo", "*", "AFI_Caller", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";"], "ground_truth": ["CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ")", ";"], "File": "ARMISelLowering103", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76636, "Length": 240, "Cover_Rate": 0.3342618384401114} {"Template_token": ["", "bool", "TargetLowering", "::", "isLegalInterleavedAccessType", "(", "unsigned", "Factor", ",", "FixedVectorType", "*", "VecTy", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "unsigned", "VecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", ";", "unsigned", "ElSize", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", "->", "getElementType", "(", ")", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "VecTy", "->", "getElementType", "(", ")", "->", "isHalfTy", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "VecTy", "->", "getNumElements", "(", ")", "<", "", ")", "return", "false", ";"], "File": "ARMISelLowering103", "Func": "isLegalInterleavedAccessType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76637, "Length": 111, "Cover_Rate": 0.7350993377483444} {"Template_token": ["", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "K1", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "K2", ")", ")", "return", "false", ";", "int64_t", "Val1", "=", "cast", "<", "ConstantSDNode", ">", "(", "K1", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "Val2", "=", "cast", "<", "ConstantSDNode", ">", "(", "K2", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "PosVal", "=", "std", "::", "max", "(", "Val1", ",", "Val2", ")", ";", "int64_t", "NegVal", "=", "std", "::", "min", "(", "Val1", ",", "Val2", ")", ";", "if", "(", "!", "(", "(", "Val1", ">", "Val2", "&&", "isLTorLE", "(", "CC1", ")", ")", "||", "(", "Val1", "<", "Val2", "&&", "isLTorLE", "(", "CC2", ")", ")", ")", "||", "!", "isPowerOf2_64", "(", "PosVal", "+", "", ")", ")", "return", "false", ";", "if", "(", "Val1", "==", "~", "Val2", ")", "Usat", "=", "false", ";", "else", "if", "(", "NegVal", "==", "", ")", "Usat", "=", "true", ";", "else", "return", "false", ";", "V", "=", "V2Tmp", ";"], "ground_truth": ["K", "=", "(", "uint64_t", ")", "PosVal", ";"], "File": "ARMISelLowering103", "Func": "isSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76638, "Length": 152, "Cover_Rate": 0.35023041474654376} {"Template_token": ["", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "MVEVMVNModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "if", "(", "type", "!=", "VMOVModImm", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "", ";", "uint64_t", "Val", "=", "", ";", "unsigned", "ImmMask", "=", "", ";"], "ground_truth": ["Imm", "=", "", ";"], "File": "ARMISelLowering103", "Func": "isVMOVModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76639, "Length": 198, "Cover_Rate": 0.30697674418604654} {"Template_token": ["", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "MVEVMVNModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "if", "(", "type", "!=", "VMOVModImm", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "", ";", "uint64_t", "Val", "=", "", ";", "unsigned", "ImmMask", "=", "", ";", "Imm", "=", "", ";", "for", "(", "int", "ByteNum", "=", "", ";", "ByteNum", "<", "", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "BitMask", ")", "==", "BitMask", ")", "{", "Val", "|=", "BitMask", ";", "Imm", "|=", "ImmMask", ";", "}", "else", "if", "(", "(", "SplatBits", "&", "BitMask", ")", "!=", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "BitMask", "<<=", "", ";"], "ground_truth": ["ImmMask", "<<=", "", ";"], "File": "ARMISelLowering103", "Func": "isVMOVModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76640, "Length": 253, "Cover_Rate": 0.3922480620155039} {"Template_token": ["", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "static", "const", "", "LoadInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "}", "else", "{", "assert", "(", "(", "Factor", "==", "", "||", "Factor", "==", "", ")", "&&", "", ")", ";", "", "LoadInts", "=", "Factor", "==", "", "?", "", ":", "", ";", "Type", "*", "VecEltTy", "=", "VecTy", "->", "getElementType", "(", ")", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "VecEltTy", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "VecEltTy", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "}", "}", ";", "DenseMap", "<", "ShuffleVectorInst", "*", ",", "SmallVector", "<", "Value", "*", ",", "", ">>", "SubVecs", ";", "for", "(", "unsigned", "LoadCount", "=", "", ";", "LoadCount", "<", "NumLoads", ";", "++", "LoadCount", ")", "{", "if", "(", "LoadCount", ">", "", ")", "BaseAddr", "=", "Builder", ".", "CreateConstGEP1_32", "(", "VecTy", "->", "getElementType", "(", ")", ",", "BaseAddr", ",", "VecTy", "->", "getNumElements", "(", ")", "*", "Factor", ")", ";", "CallInst", "*", "VldN", "=", "createLoadIntrinsic", "(", "BaseAddr", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";", "i", "++", ")", "{"], "File": "ARMISelLowering103", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76645, "Length": 302, "Cover_Rate": 0.41032608695652173} {"Template_token": ["", "}", "assert", "(", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "VecTy", ")", ")", "&&", "", ")", ";", "auto", "createLoadIntrinsic", "=", "[", "&", "]", "(", "Value", "*", "BaseAddr", ")", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "static", "const", "", "LoadInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "}", "else", "{", "assert", "(", "(", "Factor", "==", "", "||", "Factor", "==", "", ")", "&&", "", ")", ";", "", "LoadInts", "=", "Factor", "==", "", "?", "", ":", "", ";", "Type", "*", "VecEltTy", "=", "VecTy", "->", "getElementType", "(", ")", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "VecEltTy", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "VecEltTy", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "}", "}", ";", "DenseMap", "<", "ShuffleVectorInst", "*", ",", "SmallVector", "<", "Value", "*", ",", "", ">>", "SubVecs", ";"], "ground_truth": ["for", "(", "unsigned", "LoadCount", "=", "", ";", "LoadCount", "<", "NumLoads", ";", "++", "LoadCount", ")", "{"], "File": "ARMISelLowering103", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76646, "Length": 297, "Cover_Rate": 0.40353260869565216} {"Template_token": ["", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "LowerUDIV", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerADDSUBCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering103", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76648, "Length": 408, "Cover_Rate": 0.3746556473829201} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "LowerUDIV", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerADDSUBCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerSignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerUnsignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "LowerSADDSUBSAT", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering103", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76649, "Length": 521, "Cover_Rate": 0.47842056932966026} {"Template_token": ["", "if", "(", "SDValue", "Result", "=", "PerformADDCombineWithOperands", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "ground_truth": ["return", "PerformADDCombineWithOperands", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76650, "Length": 35, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "VecRed", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "Ops", ".", "push_back", "(", "VecRed", "->", "getOperand", "(", "i", ")", ")", ";", "SDValue", "Red", "=", "DCI", ".", "DAG", ".", "getNode", "(", "OpcodeA", ",", "dl", ",", "DCI", ".", "DAG", ".", "getVTList", "(", "{", "", ",", "", "}", ")", ",", "Ops", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Red", ",", "SDValue", "(", "Red", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "}", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformADDVecReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76651, "Length": 401, "Cover_Rate": 0.5577190542420027} {"Template_token": ["", "while", "(", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "Src", "=", "Src", ".", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";"], "ground_truth": ["if", "(", "(", "Src", ".", "getOpcode", "(", ")", "==", "", "||", "Src", ".", "getOpcode", "(", ")", "==", "", "||", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "SrcVT", ".", "getScalarSizeInBits", "(", ")", "<=", "DstVT", ".", "getScalarSizeInBits", "(", ")", "&&", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "DstVT", ",", "Src", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformBITCASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76652, "Length": 95, "Cover_Rate": 0.4398148148148148} {"Template_token": ["", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";"], "ground_truth": ["if", "(", "(", "Src", ".", "getOpcode", "(", ")", "==", "", "||", "Src", ".", "getOpcode", "(", ")", "==", "", "||", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "SrcVT", ".", "getScalarSizeInBits", "(", ")", "<=", "DstVT", ".", "getScalarSizeInBits", "(", ")", "&&", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "DstVT", ",", "Src", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformBITCASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76653, "Length": 76, "Cover_Rate": 0.35185185185185186} {"Template_token": ["", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "Op0", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "X", "=", "Op0", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "", "&&", "X", ".", "getValueType", "(", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformExtractEltCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76656, "Length": 57, "Cover_Rate": 0.3081081081081081} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "SaturateC", "=", "APInt", "(", "", ",", "(", "", "<<", "", ")", "-", "", ",", "true", ")", ";", "else", "SaturateC", "=", "APInt", "(", "", ",", "(", "", "<<", "", ")", "-", "", ",", "true", ")", ";", "APInt", "MinC", ",", "MaxC", ";", "if", "(", "!", "", "(", "Min", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "MinC", ")", "||", "MinC", "!=", "SaturateC", ")", "return", "false", ";", "if", "(", "!", "", "(", "Max", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "MaxC", ")", "||", "MaxC", "!=", "~", "SaturateC", ")", "return", "false", ";", "return", "true", ";", "}", ";", "if", "(", "IsSignedSaturate", "(", "N", ",", "N0", ".", "getNode", "(", ")", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "MVT", "ExtVT", ",", "HalfVT", ";", "if", "(", "VT", "==", "", ")", "{", "HalfVT", "=", "", ";", "ExtVT", "=", "", ";", "}", "else", "{", "HalfVT", "=", "", ";", "ExtVT", "=", "", ";", "}", "SDValue", "VQMOVN", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "DAG", ".", "getUNDEF", "(", "HalfVT", ")", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Bitcast", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "VQMOVN", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Bitcast", ",", "DAG", ".", "getValueType", "(", "ExtVT", ")", ")", ";", "}", "auto", "IsUnsignedSaturate", "=", "[", "&", "]", "(", "SDNode", "*", "Min", ")", "{", "if", "(", "Min", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "APInt", "SaturateC", ";", "if", "(", "VT", "==", "", ")", "SaturateC", "=", "APInt", "(", "", ",", "(", "", "<<", "", ")", "-", "", ",", "true", ")", ";", "else", "SaturateC", "=", "APInt", "(", "", ",", "(", "", "<<", "", ")", "-", "", ",", "true", ")", ";", "APInt", "MinC", ";", "if", "(", "!", "", "(", "Min", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "MinC", ")", "||", "MinC", "!=", "SaturateC", ")", "return", "false", ";", "return", "true", ";", "}", ";", "if", "(", "IsUnsignedSaturate", "(", "N", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "MVT", "HalfVT", ";", "unsigned", "ExtConst", ";", "if", "(", "VT", "==", "", ")", "{", "HalfVT", "=", "", ";", "ExtConst", "=", "", ";", "}", "else", "{", "HalfVT", "=", "", ";", "ExtConst", "=", "", ";", "}", "SDValue", "VQMOVN", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "DAG", ".", "getUNDEF", "(", "HalfVT", ")", ",", "N0", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["SDValue", "Bitcast", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "VQMOVN", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformMinMaxCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76657, "Length": 433, "Cover_Rate": 0.6713178294573643} {"Template_token": ["", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", ")", "return", "PerformORCombine_i1", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", ")", "{", "EVT", "VorrVT", ";", "SDValue", "Val", "=", "isVMOVModifiedImm", "(", "SplatBits", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VorrVT", ",", "VT", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VorrVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vorr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VorrVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vorr", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformORCombineToSMULWBT", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "", "&&", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "{", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "APInt", "SplatBits0", ",", "SplatBits1", ";", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "BVN1", "&&", "BVN1", "->", "isConstantSplat", "(", "SplatBits1", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "SplatBits0", ".", "getBitWidth", "(", ")", "==", "SplatBits1", ".", "getBitWidth", "(", ")", "&&", "SplatBits0", "==", "~", "SplatBits1", ")", "{", "EVT", "CanonicalVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CanonicalVT", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N1", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76658, "Length": 504, "Cover_Rate": 0.7718223583460949} {"Template_token": ["", "if", "(", "!", "(", "IsFreelyInvertable", "(", "N0", ")", "||", "IsFreelyInvertable", "(", "N1", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewN0", "=", "DCI", ".", "DAG", ".", "getLogicalNOT", "(", "DL", ",", "N0", ",", "VT", ")", ";", "SDValue", "NewN1", "=", "DCI", ".", "DAG", ".", "getLogicalNOT", "(", "DL", ",", "N1", ",", "VT", ")", ";", "SDValue", "And", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "NewN0", ",", "NewN1", ")", ";", "return", "DCI", ".", "DAG", ".", "getLogicalNOT", "(", "DL", ",", "And", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering103", "Func": "PerformORCombine_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76659, "Length": 87, "Cover_Rate": 0.4603174603174603} {"Template_token": ["", "SDValue", "NewN0", "=", "DCI", ".", "DAG", ".", "getLogicalNOT", "(", "DL", ",", "N0", ",", "VT", ")", ";", "SDValue", "NewN1", "=", "DCI", ".", "DAG", ".", "getLogicalNOT", "(", "DL", ",", "N1", ",", "VT", ")", ";", "SDValue", "And", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "NewN0", ",", "NewN1", ")", ";"], "ground_truth": ["return", "DCI", ".", "DAG", ".", "getLogicalNOT", "(", "DL", ",", "And", ",", "VT", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformORCombine_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76660, "Length": 66, "Cover_Rate": 0.3492063492063492} {"Template_token": ["", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Op", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "Op", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformPREDICATE_CASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76661, "Length": 71, "Cover_Rate": 0.6635514018691588} {"Template_token": ["", "unsigned", "NumElts", "=", "ToVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "!=", "M", ".", "size", "(", ")", ")", "return", "false", ";", "unsigned", "Off0", "=", "rev", "?", "NumElts", ":", "", ";", "unsigned", "Off1", "=", "rev", "?", "", ":", "NumElts", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "M", "[", "i", "]", ">=", "", "&&", "M", "[", "i", "]", "!=", "(", "int", ")", "(", "Off0", "+", "i", "/", "", ")", ")", "return", "false", ";", "if", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "M", "[", "i", "+", "", "]", "!=", "(", "int", ")", "(", "Off1", "+", "i", "/", "", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "if", "(", "auto", "*", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Trunc", "->", "getOperand", "(", "", ")", ")", ")", "if", "(", "isVMOVNOriginalMask", "(", "Shuffle", "->", "getMask", "(", ")", ",", "false", ")", "||", "isVMOVNOriginalMask", "(", "Shuffle", "->", "getMask", "(", ")", ",", "true", ")", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "Ch", "=", "St", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "St", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "St", "->", "getAAInfo", "(", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "FromEltVT", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Stores", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{"], "File": "ARMISelLowering103", "Func": "PerformSplittingToNarrowingStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76662, "Length": 306, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "FromEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Loads", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "(", "i", "*", "NewFromVT", ".", "getSizeInBits", "(", ")", ")", "/", "", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "TypeSize", "::", "Fixed", "(", "NewOffset", ")", ")", ";"], "ground_truth": ["SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "NewPtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewFromVT", ",", "Alignment", ",", "MMOFlags", ",", "AAInfo", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformSplittingToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76663, "Length": 248, "Cover_Rate": 0.34492350486787204} {"Template_token": ["", "if", "(", "!", "ToVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "ToVT", ".", "getVectorNumElements", "(", ")", ")", ";", "EVT", "ToEltVT", "=", "ToVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "FromEltVT", "=", "FromVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "(", "FromEltVT", "==", "", "||", "FromEltVT", "==", "", ")", ")", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "FromEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "FromEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "NumElements", "==", "", "||", "(", "FromEltVT", "!=", "", "&&", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", ")", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "", "||", "!", "isPowerOf2_32", "(", "NumElements", ")", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";"], "ground_truth": ["SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformSplittingToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76664, "Length": 238, "Cover_Rate": 0.33101529902642557} {"Template_token": ["", "static", "SDValue", "PerformVDUPCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "N", "->", "getValueType", "(", "", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ")", ")", ";", "else", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "N", "->", "getValueType", "(", "", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ")", ")", ";", "}", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "SDValue", "(", ")", ";", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "if", "(", "LD", "&&", "Op", ".", "hasOneUse", "(", ")", "&&", "LD", "->", "isUnindexed", "(", ")", "&&", "LD", "->", "getMemoryVT", "(", ")", "==", "N", "->", "getValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ")", "{"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "LD", "->", "getOperand", "(", "", ")", ",", "LD", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "LD", "->", "getAlignment", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", "}", ";"], "File": "ARMISelLowering103", "Func": "PerformVDUPCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76665, "Length": 242, "Cover_Rate": 0.7096774193548387} {"Template_token": ["", "if", "(", "ST", "->", "isLittle", "(", ")", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Op", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "Op", "->", "getOperand", "(", "", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op", "->", "getOperand", "(", "", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering103", "Func": "PerformVECTOR_REG_CASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76668, "Length": 86, "Cover_Rate": 0.6231884057971014} {"Template_token": ["", "if", "(", "Op", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "Op", "->", "getOperand", "(", "", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op", "->", "getOperand", "(", "", ")", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformVECTOR_REG_CASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76669, "Length": 50, "Cover_Rate": 0.36231884057971014} {"Template_token": ["", "static", "SDValue", "PerformVMOVNCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "IsTop", "=", "N", "->", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "(", "Op1", "->", "getOpcode", "(", ")", "==", "", "||", "Op1", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "Op1", "->", "getConstantOperandVal", "(", "", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "Op1", "->", "getOpcode", "(", ")", ",", "SDLoc", "(", "Op1", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ",", "Op1", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["unsigned", "NumElts", "=", "N", "->", "getValueType", "(", "", ")", ".", "getVectorNumElements", "(", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformVMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76670, "Length": 130, "Cover_Rate": 0.52} {"Template_token": ["", "static", "SDValue", "PerformVMOVrhCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "", "(", "N0", ".", "getNode", "(", ")", ")", "&&", "N0", ".", "hasOneUse", "(", ")", ")", "{", "LoadSDNode", "*", "LN0", "=", "cast", "<", "LoadSDNode", ">", "(", "N0", ")", ";", "SDValue", "Load", "=", "DCI", ".", "DAG", ".", "getExtLoad", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "LN0", "->", "getChain", "(", ")", ",", "LN0", "->", "getBasePtr", "(", ")", ",", "", ",", "LN0", "->", "getMemOperand", "(", ")", ")", ";", "DCI", ".", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "", ")", ",", "Load", ".", "getValue", "(", "", ")", ")", ";", "DCI", ".", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "N0", ".", "getValue", "(", "", ")", ",", "Load", ".", "getValue", "(", "", ")", ")", ";", "return", "Load", ";", "}", "if", "(", "N0", "->", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N0", "->", "getOperand", "(", "", ")", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering103", "Func": "PerformVMOVrhCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76671, "Length": 210, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "static", "SDValue", "PerformVSELECTCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "XOR", "=", "N", "->", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "Const", "=", "isConstOrConstSplat", "(", "XOR", "->", "getOperand", "(", "", ")", ",", "false", ",", "true", ")", ";", "if", "(", "!", "Const", "||", "!", "Const", "->", "isOne", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Cond", "=", "XOR", "->", "getOperand", "(", "", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["EVT", "Type", "=", "N", "->", "getValueType", "(", "", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformVSELECTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76672, "Length": 139, "Cover_Rate": 0.8323353293413174} {"Template_token": ["", "ConstantSDNode", "*", "Const", "=", "isConstOrConstSplat", "(", "XOR", "->", "getOperand", "(", "", ")", ",", "false", ",", "true", ")", ";", "if", "(", "!", "Const", "||", "!", "Const", "->", "isOne", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Cond", "=", "XOR", "->", "getOperand", "(", "", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["EVT", "Type", "=", "N", "->", "getValueType", "(", "", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformVSELECTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76673, "Length": 75, "Cover_Rate": 0.4491017964071856} {"Template_token": ["", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "const", "TargetLowering", "*", "TLI", "=", "Subtarget", "->", "getTargetLowering", "(", ")", ";", "if", "(", "TLI", "->", "isConstTrueVal", "(", "N1", ".", "getNode", "(", ")", ")", "&&", "(", "N0", "->", "getOpcode", "(", ")", "==", "", "||", "N0", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "if", "(", "CanInvertMVEVCMP", "(", "N0", ")", ")", "{", "SDLoc", "DL", "(", "N0", ")", ";", "", "CC", "=", "", "(", "getVCMPCondCode", "(", "N0", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "N0", "->", "getOpcode", "(", ")", "==", "", ")", "Ops", ".", "push_back", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "DCI", ".", "DAG", ".", "getConstant", "(", "CC", ",", "DL", ",", "", ")", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "N0", "->", "getOpcode", "(", ")", ",", "DL", ",", "N0", "->", "getValueType", "(", "", ")", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering103", "Func": "PerformXORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76674, "Length": 247, "Cover_Rate": 0.8098360655737705} {"Template_token": ["", "if", "(", "!", "PaddingPossible", "||", "PrefAlign", ">", "", "||", "Size", ">", "ConstpoolPromotionMaxSize", "||", "Size", "==", "", ")", "return", "SDValue", "(", ")", ";", "unsigned", "PaddedSize", "=", "Size", "+", "(", "(", "RequiredPadding", "==", "", ")", "?", "", ":", "RequiredPadding", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", "&&", "Size", ">", "", ")", "if", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "", ">=", "ConstpoolPromotionMaxTotal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "allUsersAreInFunction", "(", "GVar", ",", "&", "F", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RequiredPadding", "!=", "", ")", "{", "StringRef", "S", "=", "CDAInit", "->", "getAsString", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "", ">", "V", "(", "S", ".", "size", "(", ")", ")", ";", "std", "::", "copy", "(", "S", ".", "bytes_begin", "(", ")", ",", "S", ".", "bytes_end", "(", ")", ",", "V", ".", "begin", "(", ")", ")", ";", "while", "(", "RequiredPadding", "--", ")", "V", ".", "push_back", "(", "", ")", ";", "Init", "=", "ConstantDataArray", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "V", ")", ";", "}", "auto", "CPVal", "=", "ConstantPoolConstant", "::", "Create", "(", "GVar", ",", "Init", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPVal", ",", "PtrVT", ",", "Align", "(", "", ")", ")", ";", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", ")", "{", "AFI", "->", "markGlobalAsPromotedToConstantPool", "(", "GVar", ")", ";", "AFI", "->", "setPromotedConstpoolIncrease", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "", ")", ";", "}", "++", "NumConstpoolPromoted", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering103", "Func": "promoteToConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76675, "Length": 283, "Cover_Rate": 0.5484496124031008} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "ExpandREAD_REGISTER", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerREM", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerDivRem", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ";", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerSADDSUBSAT", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "return", "ExpandDIV_Windows", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "N", "->", "getOpcode", "(", ")", "==", "", ",", "Results", ")", ";", "case", "", ":"], "ground_truth": ["ReplaceCMP_SWAP_64Results", "(", "N", ",", "Results", ",", "DAG", ")", ";"], "File": "ARMISelLowering103", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76677, "Length": 225, "Cover_Rate": 0.6267409470752089} {"Template_token": ["", "if", "(", "!", "I", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "auto", "*", "Sub", "=", "cast", "<", "Instruction", ">", "(", "*", "I", "->", "users", "(", ")", ".", "begin", "(", ")", ")", ";", "return", "Sub", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "FSub", "&&", "Sub", "->", "getOperand", "(", "", ")", "==", "I", ";", "}", ";", "auto", "IsFMS", "=", "[", "&", "]", "(", "Instruction", "*", "I", ")", "{", "if", "(", "match", "(", "I", "->", "getOperand", "(", "", ")", ",", "m_FNeg", "(", "m_Value", "(", ")", ")", ")", "||", "match", "(", "I", "->", "getOperand", "(", "", ")", ",", "m_FNeg", "(", "m_Value", "(", ")", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "auto", "IsSinker", "=", "[", "&", "]", "(", "Instruction", "*", "I", ",", "int", "Operand", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "FAdd", ":", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "true", ";", "case", "Instruction", "::", "FMul", ":", "return", "!", "IsFMSMul", "(", "I", ")", ";", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "FSub", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":"], "ground_truth": ["case", "Instruction", "::", "AShr", ":"], "File": "ARMISelLowering103", "Func": "shouldSinkOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76678, "Length": 200, "Cover_Rate": 0.30165912518853694} {"Template_token": ["", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "Add", ":", "{", "if", "(", "!", "areExtractExts", "(", "I", "->", "getOperand", "(", "", ")", ",", "I", "->", "getOperand", "(", "", ")", ")", ")", "return", "false", ";", "Ops", ".", "push_back", "(", "&", "I", "->", "getOperandUse", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "&", "I", "->", "getOperandUse", "(", "", ")", ")", ";", "return", "true", ";", "}", "default", ":", "return", "false", ";", "}", "}", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "auto", "IsFMSMul", "=", "[", "&", "]", "(", "Instruction", "*", "I", ")", "{", "if", "(", "!", "I", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "auto", "*", "Sub", "=", "cast", "<", "Instruction", ">", "(", "*", "I", "->", "users", "(", ")", ".", "begin", "(", ")", ")", ";", "return", "Sub", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "FSub", "&&", "Sub", "->", "getOperand", "(", "", ")", "==", "I", ";", "}", ";", "auto", "IsFMS", "=", "[", "&", "]", "(", "Instruction", "*", "I", ")", "{", "if", "(", "match", "(", "I", "->", "getOperand", "(", "", ")", ",", "m_FNeg", "(", "m_Value", "(", ")", ")", ")", "||", "match", "(", "I", "->", "getOperand", "(", "", ")", ",", "m_FNeg", "(", "m_Value", "(", ")", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "auto", "IsSinker", "=", "[", "&", "]", "(", "Instruction", "*", "I", ",", "int", "Operand", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "FAdd", ":", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "true", ";", "case", "Instruction", "::", "FMul", ":", "return", "!", "IsFMSMul", "(", "I", ")", ";", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "FSub", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "return", "Operand", "==", "", ";", "case", "Instruction", "::", "Call", ":", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", "{", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "return", "!", "IsFMS", "(", "I", ")", ";"], "ground_truth": ["default", ":"], "File": "ARMISelLowering103", "Func": "shouldSinkOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76679, "Length": 375, "Cover_Rate": 0.5656108597285068} {"Template_token": ["", "bool", "supportSplitCSR", "(", "MachineFunction", "*", "MF", ")", "const", "override", "{"], "ground_truth": ["return", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", ";"], "File": "ARMISelLowering103", "Func": "supportSplitCSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76680, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "SrcVT", "==", "", "&&", "DstVT", "==", "", ")", "{", "if", "(", "!", "Subtarget", "->", "hasFullFP16", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "Op", ")", ")", ";", "}", "if", "(", "SrcVT", "==", "", "&&", "DstVT", "==", "", ")", "{", "if", "(", "!", "Subtarget", "->", "hasFullFP16", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "Op", ")", ")", ";", "}", "if", "(", "!", "(", "SrcVT", "==", "", "||", "DstVT", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SrcVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "if", "(", "SDValue", "Val", "=", "CombineVMOVDRRCandidateWithVecOp", "(", "N", ",", "DAG", ")", ")", "return", "Val", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";", "}"], "ground_truth": ["if", "(", "DstVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "{"], "File": "ARMISelLowering104", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76685, "Length": 292, "Cover_Rate": 0.5816733067729084} {"Template_token": ["", "if", "(", "IsDouble", "||", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "{", "return", "Op", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewVal", "=", "DAG", ".", "getTargetConstant", "(", "ImmVal", ",", "DL", ",", "", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "!", "ST", "->", "hasNEON", "(", ")", "||", "(", "!", "IsDouble", "&&", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VMovVT", ";", "uint64_t", "iVal", "=", "FPVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "IsDouble", "&&", "(", "iVal", "&", "", ")", "!=", "(", "iVal", ">>", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewVal", "=", "isVMOVModifiedImm", "(", "iVal", "&", "", ",", "", ",", "", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ",", "VMovVT", ",", "VT", ",", "VMOVModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "if", "(", "IsDouble", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "SDValue", "VecFConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecFConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "NewVal", "=", "isVMOVModifiedImm", "(", "~", "iVal", "&", "", ",", "", ",", "", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ",", "VMovVT", ",", "VT", ",", "VMVNModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "if", "(", "IsDouble", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "SDValue", "VecFConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecFConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering104", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76689, "Length": 377, "Cover_Rate": 0.5178571428571429} {"Template_token": ["", "assert", "(", "Factor", ">=", "", "&&", "Factor", "<=", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "", ")", ";", "assert", "(", "!", "Shuffles", ".", "empty", "(", ")", "&&", "", ")", ";", "assert", "(", "Shuffles", ".", "size", "(", ")", "==", "Indices", ".", "size", "(", ")", "&&", "", ")", ";", "VectorType", "*", "VecTy", "=", "Shuffles", "[", "", "]", "->", "getType", "(", ")", ";", "Type", "*", "EltTy", "=", "VecTy", "->", "getElementType", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "LI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "!", "isLegalInterleavedAccessType", "(", "Factor", ",", "VecTy", ",", "DL", ")", ")", "return", "false", ";", "unsigned", "NumLoads", "=", "getNumInterleavedAccesses", "(", "VecTy", ",", "DL", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "VecTy", "=", "VectorType", "::", "get", "(", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ",", "VecTy", "->", "getNumElements", "(", ")", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "LI", ")", ";", "Value", "*", "BaseAddr", "=", "LI", "->", "getPointerOperand", "(", ")", ";", "if", "(", "NumLoads", ">", "", ")", "{", "VecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getElementType", "(", ")", ",", "VecTy", "->", "getNumElements", "(", ")", "/", "NumLoads", ")", ";", "BaseAddr", "=", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "VecTy", "->", "getElementType", "(", ")", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ")", ";", "}", "assert", "(", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "VecTy", ")", ")", "&&", "", ")", ";", "auto", "createLoadIntrinsic", "=", "[", "&", "]", "(", "Value", "*", "BaseAddr", ")", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "static", "const", "", "LoadInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "}", "else", "{", "assert", "(", "(", "Factor", "==", "", "||", "Factor", "==", "", ")", "&&", "", ")", ";", "", "LoadInts", "=", "Factor", "==", "", "?", "", ":", "", ";"], "ground_truth": ["Type", "*", "VecEltTy", "=", "VecTy", "->", "getElementType", "(", ")", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";"], "File": "ARMISelLowering104", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76690, "Length": 406, "Cover_Rate": 0.5501355013550135} {"Template_token": ["", "VectorType", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "EltTy", ",", "LaneLen", ")", ";", "const", "DataLayout", "&", "DL", "=", "SI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "!", "isLegalInterleavedAccessType", "(", "Factor", ",", "SubVecTy", ",", "DL", ")", ")", "return", "false", ";", "unsigned", "NumStores", "=", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "SI", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "cast", "<", "VectorType", ">", "(", "Op0", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "LaneLen", ")", ";", "}", "Value", "*", "BaseAddr", "=", "SI", "->", "getPointerOperand", "(", ")", ";", "if", "(", "NumStores", ">", "", ")", "{", "LaneLen", "/=", "NumStores", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "SubVecTy", "->", "getElementType", "(", ")", ",", "LaneLen", ")", ";", "BaseAddr", "=", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "SubVecTy", "->", "getElementType", "(", ")", "->", "getPointerTo", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ")", ";", "}", "assert", "(", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "SubVecTy", ")", ")", "&&", "", ")", ";", "auto", "Mask", "=", "SVI", "->", "getShuffleMask", "(", ")", ";", "auto", "createStoreIntrinsic", "=", "[", "&", "]", "(", "Value", "*", "BaseAddr", ",", "SmallVectorImpl", "<", "Value", "*", ">", "&", "Shuffles", ")", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "static", "const", "", "StoreInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Int8Ptr", ",", "SubVecTy", "}", ";", "Function", "*", "VstNFunc", "=", "", "(", "SI", "->", "getModule", "(", ")", ",", "StoreInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "for", "(", "auto", "S", ":", "Shuffles", ")", "Ops", ".", "push_back", "(", "S", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "SI", "->", "getAlignment", "(", ")", ")", ")", ";", "Builder", ".", "CreateCall", "(", "VstNFunc", ",", "Ops", ")", ";", "}", "else", "{", "assert", "(", "(", "Factor", "==", "", "||", "Factor", "==", "", ")", "&&", "", ")", ";", "", "StoreInts", "=", "Factor", "==", "", "?", "", ":", "", ";", "Type", "*", "EltPtrTy", "=", "SubVecTy", "->", "getElementType", "(", ")", "->", "getPointerTo", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "EltPtrTy", ",", "SubVecTy", "}", ";", "Function", "*", "VstNFunc", "=", "", "(", "SI", "->", "getModule", "(", ")", ",", "StoreInts", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "EltPtrTy", ")", ")", ";"], "ground_truth": ["for", "(", "auto", "S", ":", "Shuffles", ")", "Ops", ".", "push_back", "(", "S", ")", ";"], "File": "ARMISelLowering104", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76691, "Length": 519, "Cover_Rate": 0.5931428571428572} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Op", ".", "dump", "(", ")", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "LowerWRITE_REGISTER", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering104", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76694, "Length": 473, "Cover_Rate": 0.45966958211856174} {"Template_token": ["", "Ops", ".", "push_back", "(", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "NA", ",", "DCI", ".", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "VecRed", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "Ops", ".", "push_back", "(", "VecRed", "->", "getOperand", "(", "i", ")", ")", ";", "SDValue", "Red", "=", "DCI", ".", "DAG", ".", "getNode", "(", "OpcodeA", ",", "dl", ",", "DCI", ".", "DAG", ".", "getVTList", "(", "{", "", ",", "", "}", ")", ",", "Ops", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Red", ",", "SDValue", "(", "Red", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "}", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering104", "Func": "PerformADDVecReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76695, "Length": 359, "Cover_Rate": 0.5725677830940988} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isVMOVModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ",", "DCI", ")", ")", "return", "Result", ";"], "ground_truth": ["if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering104", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76696, "Length": 232, "Cover_Rate": 0.7412140575079872} {"Template_token": ["", "SDValue", "Val", "=", "isVMOVModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "CombineANDShift", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering104", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76697, "Length": 174, "Cover_Rate": 0.5559105431309904} {"Template_token": ["", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "while", "(", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "Src", "=", "Src", ".", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "", ")", ";"], "ground_truth": ["if", "(", "(", "Src", ".", "getOpcode", "(", ")", "==", "", "||", "Src", ".", "getOpcode", "(", ")", "==", "", "||", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "SrcVT", ".", "getScalarSizeInBits", "(", ")", "<=", "DstVT", ".", "getScalarSizeInBits", "(", ")", "&&", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "DstVT", ",", "Src", ")", ";"], "File": "ARMISelLowering104", "Func": "PerformBITCASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76698, "Length": 115, "Cover_Rate": 0.7986111111111112} {"Template_token": ["", "if", "(", "!", "ToVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "ToVT", ".", "getVectorNumElements", "(", ")", ")", ";", "EVT", "ToEltVT", "=", "ToVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "FromEltVT", "=", "FromVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElements", "=", "", ";", "if", "(", "FromEltVT", "==", "", "&&", "(", "ToEltVT", "==", "", "||", "ToEltVT", "==", "", ")", ")", "NumElements", "=", "", ";", "if", "(", "FromEltVT", "==", "", "&&", "ToEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "NumElements", "==", "", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "", ")", "return", "SDValue", "(", ")", ";", "auto", "isVMOVNOriginalMask", "=", "[", "&", "]", "(", "ArrayRef", "<", "int", ">", "M", ",", "bool", "rev", ")", "{", "unsigned", "NumElts", "=", "ToVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "!=", "M", ".", "size", "(", ")", "||", "(", "ToVT", "!=", "", "&&", "ToVT", "!=", "", ")", ")", "return", "false", ";", "unsigned", "Off0", "=", "rev", "?", "NumElts", ":", "", ";", "unsigned", "Off1", "=", "rev", "?", "", ":", "NumElts", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "M", "[", "i", "]", ">=", "", "&&", "M", "[", "i", "]", "!=", "(", "int", ")", "(", "Off0", "+", "i", "/", "", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "M", "[", "i", "+", "", "]", "!=", "(", "int", ")", "(", "Off1", "+", "i", "/", "", ")", ")", "return", "false", ";"], "File": "ARMISelLowering104", "Func": "PerformSplittingToNarrowingStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76700, "Length": 258, "Cover_Rate": 0.38392857142857145} {"Template_token": ["", "if", "(", "!", "LD", "->", "isSimple", "(", ")", "||", "!", "N0", ".", "hasOneUse", "(", ")", "||", "LD", "->", "isIndexed", "(", ")", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "FromVT", "=", "LD", "->", "getValueType", "(", "", ")", ";", "EVT", "ToVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "ToVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "ToVT", ".", "getVectorNumElements", "(", ")", ")", ";", "EVT", "ToEltVT", "=", "ToVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "FromEltVT", "=", "FromVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "(", "FromEltVT", "==", "", "||", "FromEltVT", "==", "", ")", ")", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "FromEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "NumElements", "==", "", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "", "||", "!", "isPowerOf2_32", "(", "NumElements", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "FromVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "EVT", "NewToVT", "=", "ToVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "NewOffset", "=", "NewFromVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "NewOffset", ")", ";"], "ground_truth": ["SDValue", "NewLoad1", "=", "DAG", ".", "getLoad", "(", "", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "BasePtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "NewFromVT", ",", "Alignment", ".", "value", "(", ")", ",", "MMOFlags", ",", "AAInfo", ")", ";"], "File": "ARMISelLowering104", "Func": "PerformSplittingToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76701, "Length": 357, "Cover_Rate": 0.6432432432432432} {"Template_token": ["", "if", "(", "!", "LD", "->", "isSimple", "(", ")", "||", "!", "N0", ".", "hasOneUse", "(", ")", "||", "LD", "->", "isIndexed", "(", ")", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "FromVT", "=", "LD", "->", "getValueType", "(", "", ")", ";", "EVT", "ToVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "ToVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "ToVT", ".", "getVectorNumElements", "(", ")", ")", ";", "EVT", "ToEltVT", "=", "ToVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "FromEltVT", "=", "FromVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "(", "FromEltVT", "==", "", "||", "FromEltVT", "==", "", ")", ")", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "FromEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "NumElements", "==", "", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "", "||", "!", "isPowerOf2_32", "(", "NumElements", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "FromVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "EVT", "NewToVT", "=", "ToVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "NewOffset", "=", "NewFromVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "NewOffset", ")", ";", "SDValue", "NewLoad1", "=", "DAG", ".", "getLoad", "(", "", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "BasePtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "NewFromVT", ",", "Alignment", ".", "value", "(", ")", ",", "MMOFlags", ",", "AAInfo", ")", ";", "SDValue", "NewLoad2", "=", "DAG", ".", "getLoad", "(", "", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "NewPtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewFromVT", ",", "Alignment", ".", "value", "(", ")", ",", "MMOFlags", ",", "AAInfo", ")", ";", "SDValue", "NewChain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SDValue", "(", "NewLoad1", ".", "getNode", "(", ")", ",", "", ")", ",", "SDValue", "(", "NewLoad2", ".", "getNode", "(", ")", ",", "", ")", ")", ";"], "ground_truth": ["DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "NewChain", ")", ";"], "File": "ARMISelLowering104", "Func": "PerformSplittingToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76702, "Length": 452, "Cover_Rate": 0.8144144144144144} {"Template_token": ["", "}", ";", "auto", "IsVMLAV", "=", "[", "&", "]", "(", "MVT", "RetTy", ",", "unsigned", "ExtendCode", ",", "ArrayRef", "<", "MVT", ">", "ExtTypes", ",", "SDValue", "&", "A", ",", "SDValue", "&", "B", ")", "{", "if", "(", "ResVT", "!=", "RetTy", "||", "N0", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "SDValue", "ExtA", "=", "N0", "->", "getOperand", "(", "", ")", ";", "SDValue", "ExtB", "=", "N0", "->", "getOperand", "(", "", ")", ";", "if", "(", "ExtA", "->", "getOpcode", "(", ")", "!=", "ExtendCode", "&&", "ExtB", "->", "getOpcode", "(", ")", "!=", "ExtendCode", ")", "return", "false", ";", "A", "=", "ExtA", "->", "getOperand", "(", "", ")", ";", "B", "=", "ExtB", "->", "getOperand", "(", "", ")", ";", "if", "(", "A", ".", "getValueType", "(", ")", "==", "B", ".", "getValueType", "(", ")", "&&", "llvm", "::", "any_of", "(", "ExtTypes", ",", "[", "&", "A", "]", "(", "MVT", "Ty", ")", "{", "return", "A", ".", "getValueType", "(", ")", "==", "Ty", ";", "}", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "auto", "Create64bitNode", "=", "[", "&", "]", "(", "unsigned", "Opcode", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{", "SDValue", "Node", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "{", "", ",", "", "}", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", ",", "SDValue", "(", "Node", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "}", ";", "if", "(", "SDValue", "A", "=", "IsVADDV", "(", "", ",", "", ",", "{", "", ",", "", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ResVT", ",", "A", ")", ";", "if", "(", "SDValue", "A", "=", "IsVADDV", "(", "", ",", "", ",", "{", "", ",", "", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ResVT", ",", "A", ")", ";", "if", "(", "SDValue", "A", "=", "IsVADDV", "(", "", ",", "", ",", "{", "", "}", ")", ")", "return", "Create64bitNode", "(", "", ",", "{", "A", "}", ")", ";", "if", "(", "SDValue", "A", "=", "IsVADDV", "(", "", ",", "", ",", "{", "", "}", ")", ")", "return", "Create64bitNode", "(", "", ",", "{", "A", "}", ")", ";", "SDValue", "A", ",", "B", ";", "if", "(", "IsVMLAV", "(", "", ",", "", ",", "{", "", ",", "", "}", ",", "A", ",", "B", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ResVT", ",", "A", ",", "B", ")", ";", "if", "(", "IsVMLAV", "(", "", ",", "", ",", "{", "", ",", "", "}", ",", "A", ",", "B", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ResVT", ",", "A", ",", "B", ")", ";"], "ground_truth": ["if", "(", "IsVMLAV", "(", "", ",", "", ",", "{", "", ",", "", "}", ",", "A", ",", "B", ")", ")", "return", "Create64bitNode", "(", "", ",", "{", "A", ",", "B", "}", ")", ";"], "File": "ARMISelLowering104", "Func": "PerformVECREDUCE_ADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76703, "Length": 441, "Cover_Rate": 0.6116504854368932} {"Template_token": ["", "SDValue", "Copy", "=", "Op0", "->", "getOperand", "(", "", ")", ";", "if", "(", "Copy", ".", "getValueType", "(", ")", "==", "", "&&", "Copy", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Copy", "->", "getOperand", "(", "", ")", ",", "Copy", "->", "getOperand", "(", "", ")", "}", ";", "SDValue", "NewCopy", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "Ops", ")", ";", "return", "NewCopy", ";", "}", "}", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Op0", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering104", "Func": "PerformVMOVhrCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76704, "Length": 127, "Cover_Rate": 0.7298850574712644} {"Template_token": ["", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op0", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Copy", "=", "Op0", "->", "getOperand", "(", "", ")", ";", "if", "(", "Copy", ".", "getValueType", "(", ")", "==", "", "&&", "Copy", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Copy", "->", "getOperand", "(", "", ")", ",", "Copy", "->", "getOperand", "(", "", ")", "}", ";", "SDValue", "NewCopy", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "Ops", ")", ";", "return", "NewCopy", ";", "}", "}", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Op0", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering104", "Func": "PerformVMOVhrCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76705, "Length": 148, "Cover_Rate": 0.8505747126436781} {"Template_token": ["", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "", "(", "N0", ".", "getNode", "(", ")", ")", "&&", "N0", ".", "hasOneUse", "(", ")", ")", "{", "LoadSDNode", "*", "LN0", "=", "cast", "<", "LoadSDNode", ">", "(", "N0", ")", ";", "SDValue", "Load", "=", "DCI", ".", "DAG", ".", "getExtLoad", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "LN0", "->", "getChain", "(", ")", ",", "LN0", "->", "getBasePtr", "(", ")", ",", "", ",", "LN0", "->", "getMemOperand", "(", ")", ")", ";", "DCI", ".", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "", ")", ",", "Load", ".", "getValue", "(", "", ")", ")", ";", "DCI", ".", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "N0", ".", "getValue", "(", "", ")", ",", "Load", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["return", "Load", ";"], "File": "ARMISelLowering104", "Func": "PerformVMOVrhCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76706, "Length": 134, "Cover_Rate": 0.8271604938271605} {"Template_token": ["", "if", "(", "isThumb2", ")", "{", "Register", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Register", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "Register", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "isThumb", ")", "{", "Register", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Register", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "Register", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Register", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg4", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Register", "NewVReg5", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg5", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg4", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg5", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering104", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76707, "Length": 509, "Cover_Rate": 0.5209825997952917} {"Template_token": ["", "return", "!", "IsFMSMul", "(", "I", ")", ";", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "FSub", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "return", "Operand", "==", "", ";", "default", ":", "return", "false", ";", "}", "}", ";", "int", "Op", "=", "", ";", "if", "(", "!", "isa", "<", "ShuffleVectorInst", ">", "(", "I", "->", "getOperand", "(", "Op", ")", ")", ")", "Op", "=", "", ";", "if", "(", "!", "IsSinker", "(", "I", ",", "Op", ")", ")", "return", "false", ";", "if", "(", "!", "match", "(", "I", "->", "getOperand", "(", "Op", ")", ",", "m_ShuffleVector", "(", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Value", "(", ")", ",", "m_ZeroInt", "(", ")", ")", ",", "m_Undef", "(", ")", ",", "m_ZeroMask", "(", ")", ")", ")", ")", "{", "return", "false", ";", "}", "Instruction", "*", "Shuffle", "=", "cast", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "Op", ")", ")", ";"], "ground_truth": ["for", "(", "Use", "&", "U", ":", "Shuffle", "->", "uses", "(", ")", ")", "{"], "File": "ARMISelLowering104", "Func": "shouldSinkOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76708, "Length": 157, "Cover_Rate": 0.3264033264033264} {"Template_token": ["", "unsigned", "getInlineAsmMemConstraint", "(", "const", "std", "::", "string", "&", "ConstraintCode", ")", "const", "override", "{", "return", "InlineAsm", "::", "Constraint_m", ";"], "ground_truth": ["}"], "File": "ARMISelLowering105", "Func": "getInlineAsmMemConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76710, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "return", "InlineAsm", "::", "Constraint_m", ";"], "ground_truth": ["}"], "File": "ARMISelLowering105", "Func": "getInlineAsmMemConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76711, "Length": 6, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering105", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76712, "Length": 372, "Cover_Rate": 0.3074380165289256} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering105", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76713, "Length": 384, "Cover_Rate": 0.31735537190082647} {"Template_token": ["", "return", "false", ";", "}", "}", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "auto", "IsSinker", "=", "[", "]", "(", "Instruction", "*", "I", ",", "int", "Operand", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "ICmp", ":", "return", "true", ";", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "return", "Operand", "==", "", ";", "default", ":", "return", "false", ";", "}", "}", ";", "int", "Op", "=", "", ";", "if", "(", "!", "isa", "<", "ShuffleVectorInst", ">", "(", "I", "->", "getOperand", "(", "Op", ")", ")", ")", "Op", "=", "", ";", "if", "(", "!", "IsSinker", "(", "I", ",", "Op", ")", ")", "return", "false", ";", "if", "(", "!", "match", "(", "I", "->", "getOperand", "(", "Op", ")", ",", "m_ShuffleVector", "(", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Value", "(", ")", ",", "m_ZeroInt", "(", ")", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "{", "return", "false", ";", "}", "Instruction", "*", "Shuffle", "=", "cast", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "Op", ")", ")", ";", "for", "(", "Use", "&", "U", ":", "Shuffle", "->", "uses", "(", ")", ")", "{", "Instruction", "*", "Insn", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "IsSinker", "(", "Insn", ",", "U", ".", "getOperandNo", "(", ")", ")", ")", "return", "false", ";", "}", "Ops", ".", "push_back", "(", "&", "Shuffle", "->", "getOperandUse", "(", "", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "&", "I", "->", "getOperandUse", "(", "Op", ")", ")", ";"], "File": "ARMISelLowering105", "Func": "shouldSinkOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76717, "Length": 263, "Cover_Rate": 0.6813471502590673} {"Template_token": ["", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "auto", "*", "U", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "U", ")", ")", "{", "for", "(", "auto", "*", "UU", ":", "U", "->", "users", "(", ")", ")", "Worklist", ".", "push_back", "(", "UU", ")", ";", "continue", ";", "}"], "ground_truth": ["if", "(", "!", "isa", "<", "Instruction", ">", "(", "U", ")", ")", "return", "false", ";"], "File": "ARMISelLowering106", "Func": "allUsersAreInFunctions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76718, "Length": 67, "Cover_Rate": 0.6036036036036037} {"Template_token": ["", "auto", "*", "U", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "U", ")", ")", "{", "for", "(", "auto", "*", "UU", ":", "U", "->", "users", "(", ")", ")", "Worklist", ".", "push_back", "(", "UU", ")", ";"], "ground_truth": ["continue", ";"], "File": "ARMISelLowering106", "Func": "allUsersAreInFunctions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76719, "Length": 42, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "if", "(", "!", "LeftShift", "&&", "isMask_32", "(", "C1", ")", ")", "{", "uint32_t", "C3", "=", "countLeadingZeros", "(", "C1", ")", ";", "if", "(", "C2", "<", "C3", ")", "{", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "C3", "-", "C2", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "C3", ",", "DL", ",", "", ")", ")", ";", "}", "}", "if", "(", "LeftShift", "&&", "isShiftedMask_32", "(", "C1", ")", ")", "{", "uint32_t", "C3", "=", "countLeadingZeros", "(", "C1", ")", ";", "if", "(", "C2", "+", "C3", "<", "", "&&", "C1", "==", "(", "(", "-", "", "<<", "(", "C2", "+", "C3", ")", ")", ">>", "C3", ")", ")", "{"], "ground_truth": ["SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "C2", "+", "C3", ",", "DL", ",", "", ")", ")", ";"], "File": "ARMISelLowering106", "Func": "CombineANDShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76722, "Length": 165, "Cover_Rate": 0.35181236673773986} {"Template_token": ["", "NumVecs", "=", "", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "false", ";", "isLoadOp", "=", "false", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoadOp", ")", "{", "VecTy", "=", "N", "->", "getValueType", "(", "", ")", ";", "}", "else", "if", "(", "isIntrinsic", ")", "{", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ".", "getValueType", "(", ")", ";", "}", "else", "{", "assert", "(", "isStore", "&&", "", ")", ";", "VecTy", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "}", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "", ")", "==", "Addr", "?", "", ":", "", ")", ";", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ";", "if", "(", "NumBytes", ">=", "", "*", "", "&&", "(", "!", "CInc", "||", "CInc", "->", "getZExtValue", "(", ")", "!=", "NumBytes", ")", ")", "{", "continue", ";", "}", "EVT", "AlignedVecTy", "=", "VecTy", ";"], "ground_truth": ["unsigned", "Alignment", "=", "MemN", "->", "getAlignment", "(", ")", ";"], "File": "ARMISelLowering106", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76723, "Length": 455, "Cover_Rate": 0.329232995658466} {"Template_token": ["", "Known", ".", "One", "&=", "KnownRHS", ".", "One", ";", "return", ";", "}", "case", "", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "", "IntID", "=", "static_cast", "<", "", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "}", "case", "", ":", "{", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Known", ",", "Depth", "+", "", ")", ";", "ConstantSDNode", "*", "CI", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "APInt", "&", "Mask", "=", "CI", "->", "getAPIntValue", "(", ")", ";", "Known", ".", "Zero", "&=", "Mask", ";", "Known", ".", "One", "&=", "Mask", ";"], "ground_truth": ["return", ";"], "File": "ARMISelLowering106", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76724, "Length": 171, "Cover_Rate": 0.4275} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "ARMISelLowering106", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76726, "Length": 187, "Cover_Rate": 0.42117117117117114} {"Template_token": ["", "return", "Subtarget", ";"], "ground_truth": ["}"], "File": "ARMISelLowering106", "Func": "getSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76727, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "(", "isa", "<", "GlobalVariable", ">", "(", "GV", ")", "&&", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", "->", "isConstant", "(", ")", ")", "||", "isa", "<", "Function", ">", "(", "GV", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering106", "Func": "isReadOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76729, "Length": 32, "Cover_Rate": 0.47761194029850745} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "bool", "IsRO", "=", "isReadOnly", "(", "GV", ")", ";", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", "&&", "!", "Subtarget", "->", "genExecuteOnly", "(", ")", ")", "if", "(", "SDValue", "V", "=", "promoteToConstantPool", "(", "GV", ",", "DAG", ",", "PtrVT", ",", "dl", ")", ")", "return", "V", ";", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "bool", "UseGOT_PREL", "=", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "UseGOT_PREL", "?", "", ":", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "UseGOT_PREL", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isROPI", "(", ")", "&&", "IsRO", ")", "{", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "return", "Result", ";"], "ground_truth": ["}", "else", "if", "(", "Subtarget", "->", "isRWPI", "(", ")", "&&", "!", "IsRO", ")", "{"], "File": "ARMISelLowering106", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76730, "Length": 254, "Cover_Rate": 0.4471830985915493} {"Template_token": ["", "++", "NumMovwMovt", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "", ",", "TargetFlags", ")", ")", ";"], "ground_truth": ["if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "File": "ARMISelLowering106", "Func": "LowerGlobalAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76731, "Length": 69, "Cover_Rate": 0.35384615384615387} {"Template_token": ["", "default", ":", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "}", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "&", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "if", "(", "IsPositionIndependent", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}"], "ground_truth": ["unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";"], "File": "ARMISelLowering106", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76732, "Length": 524, "Cover_Rate": 0.6867627785058977} {"Template_token": ["", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "&", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "if", "(", "IsPositionIndependent", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{"], "ground_truth": ["if", "(", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering106", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76733, "Length": 333, "Cover_Rate": 0.436435124508519} {"Template_token": ["", "SDValue", "And", "=", "CmpZ", "->", "getOperand", "(", "", ")", ";", "if", "(", "And", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "const", "APInt", "*", "AndC", "=", "isPowerOf2Constant", "(", "And", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "AndC", ")", "return", "SDValue", "(", ")", ";", "SDValue", "X", "=", "And", "->", "getOperand", "(", "", ")", ";", "if", "(", "CC", "==", "", ")", "{", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "}", "else", "{", "assert", "(", "CC", "==", "", "&&", "", ")", ";", "}", "if", "(", "Op1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "OrC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "OrC", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Y", "=", "Op1", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op0", "!=", "Y", ")", "return", "SDValue", "(", ")", ";", "APInt", "OrCI", "=", "OrC", "->", "getAPIntValue", "(", ")", ";", "unsigned", "Heuristic", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "if", "(", "OrCI", ".", "countPopulation", "(", ")", ">", "Heuristic", ")", "return", "SDValue", "(", ")", ";", "KnownBits", "Known", ";", "DAG", ".", "computeKnownBits", "(", "Y", ",", "Known", ")", ";", "if", "(", "(", "OrCI", "&", "Known", ".", "Zero", ")", "!=", "OrCI", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V", "=", "Y", ";", "SDLoc", "dl", "(", "X", ")", ";", "EVT", "VT", "=", "X", ".", "getValueType", "(", ")", ";", "unsigned", "BitInX", "=", "AndC", "->", "logBase2", "(", ")", ";", "if", "(", "BitInX", "!=", "", ")", "{", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ",", "DAG", ".", "getConstant", "(", "BitInX", ",", "dl", ",", "VT", ")", ")", ";", "}"], "ground_truth": ["for", "(", "unsigned", "BitInY", "=", "", ",", "NumActiveBits", "=", "OrCI", ".", "getActiveBits", "(", ")", ";"], "File": "ARMISelLowering106", "Func": "PerformCMOVToBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76735, "Length": 296, "Cover_Rate": 0.6103092783505155} {"Template_token": ["", "SDValue", "Op0", "=", "CMOV", "->", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "CMOV", "->", "getOperand", "(", "", ")", ";", "auto", "CCNode", "=", "cast", "<", "ConstantSDNode", ">", "(", "CMOV", "->", "getOperand", "(", "", ")", ")", ";", "auto", "CC", "=", "CCNode", "->", "getAPIntValue", "(", ")", ".", "getLimitedValue", "(", ")", ";", "SDValue", "CmpZ", "=", "CMOV", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isNullConstant", "(", "CmpZ", "->", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "CmpZ", "->", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "And", "=", "CmpZ", "->", "getOperand", "(", "", ")", ";", "if", "(", "And", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "const", "APInt", "*", "AndC", "=", "isPowerOf2Constant", "(", "And", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "AndC", ")", "return", "SDValue", "(", ")", ";", "SDValue", "X", "=", "And", "->", "getOperand", "(", "", ")", ";", "if", "(", "CC", "==", "", ")", "{", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "}", "else", "{", "assert", "(", "CC", "==", "", "&&", "", ")", ";", "}", "if", "(", "Op1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "OrC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "OrC", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Y", "=", "Op1", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op0", "!=", "Y", ")", "return", "SDValue", "(", ")", ";", "APInt", "OrCI", "=", "OrC", "->", "getAPIntValue", "(", ")", ";", "unsigned", "Heuristic", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "if", "(", "OrCI", ".", "countPopulation", "(", ")", ">", "Heuristic", ")", "return", "SDValue", "(", ")", ";", "KnownBits", "Known", ";", "DAG", ".", "computeKnownBits", "(", "Y", ",", "Known", ")", ";", "if", "(", "(", "OrCI", "&", "Known", ".", "Zero", ")", "!=", "OrCI", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V", "=", "Y", ";", "SDLoc", "dl", "(", "X", ")", ";", "EVT", "VT", "=", "X", ".", "getValueType", "(", ")", ";", "unsigned", "BitInX", "=", "AndC", "->", "logBase2", "(", ")", ";", "if", "(", "BitInX", "!=", "", ")", "{", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ",", "DAG", ".", "getConstant", "(", "BitInX", ",", "dl", ",", "VT", ")", ")", ";", "}", "for", "(", "unsigned", "BitInY", "=", "", ",", "NumActiveBits", "=", "OrCI", ".", "getActiveBits", "(", ")", ";", "BitInY", "<", "NumActiveBits", ";", "++", "BitInY", ")", "{", "if", "(", "OrCI", "[", "BitInY", "]", "==", "", ")", "continue", ";", "APInt", "Mask", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "", ")", ";"], "ground_truth": ["Mask", ".", "setBit", "(", "BitInY", ")", ";"], "File": "ARMISelLowering106", "Func": "PerformCMOVToBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76736, "Length": 422, "Cover_Rate": 0.8701030927835052} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "", ")", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SHL", "=", "N", "->", "getOperand", "(", "", ")", ";", "auto", "*", "C1ShlC2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SHL", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C1ShlC2", "||", "!", "C2", ")", "return", "SDValue", "(", ")", ";", "APInt", "C2Int", "=", "C2", "->", "getAPIntValue", "(", ")", ";", "APInt", "C1Int", "=", "C1ShlC2", "->", "getAPIntValue", "(", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "C2Int", ".", "getBitWidth", "(", ")", ",", "C2Int", ".", "getBitWidth", "(", ")", "-", "C2", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "(", "C1Int", "&", "Mask", ")", "!=", "C1Int", ")", "return", "SDValue", "(", ")", ";", "C1Int", ".", "lshrInPlace", "(", "C2Int", ")", ";", "auto", "LargeImm", "=", "[", "]", "(", "const", "APInt", "&", "Imm", ")", "{", "unsigned", "Zeros", "=", "Imm", ".", "countLeadingZeros", "(", ")", "+", "Imm", ".", "countTrailingZeros", "(", ")", ";", "return", "Imm", ".", "getBitWidth", "(", ")", "-", "Zeros", ">", "", ";", "}", ";", "if", "(", "LargeImm", "(", "C1Int", ")", "||", "LargeImm", "(", "C2Int", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";"], "File": "ARMISelLowering106", "Func": "PerformSHLSimplify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76737, "Length": 326, "Cover_Rate": 0.5379537953795379} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "", ")", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SHL", "=", "N", "->", "getOperand", "(", "", ")", ";", "auto", "*", "C1ShlC2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SHL", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C1ShlC2", "||", "!", "C2", ")", "return", "SDValue", "(", ")", ";", "APInt", "C2Int", "=", "C2", "->", "getAPIntValue", "(", ")", ";", "APInt", "C1Int", "=", "C1ShlC2", "->", "getAPIntValue", "(", ")", ";"], "ground_truth": ["APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "C2Int", ".", "getBitWidth", "(", ")", ",", "C2Int", ".", "getBitWidth", "(", ")", "-", "C2", "->", "getZExtValue", "(", ")", ")", ";"], "File": "ARMISelLowering106", "Func": "PerformSHLSimplify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76738, "Length": 239, "Cover_Rate": 0.3943894389438944} {"Template_token": ["", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", "&&", "Size", ">", "", ")", "if", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "", ">=", "ConstpoolPromotionMaxTotal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "allUsersAreInFunction", "(", "GVar", ",", "&", "F", ")", "&&", "!", "(", "Size", "<=", "", "&&", "allUsersAreInFunctions", "(", "GVar", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RequiredPadding", "!=", "", ")", "{", "StringRef", "S", "=", "CDAInit", "->", "getAsString", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "", ">", "V", "(", "S", ".", "size", "(", ")", ")", ";", "std", "::", "copy", "(", "S", ".", "bytes_begin", "(", ")", ",", "S", ".", "bytes_end", "(", ")", ",", "V", ".", "begin", "(", ")", ")", ";", "while", "(", "RequiredPadding", "--", ")", "V", ".", "push_back", "(", "", ")", ";", "Init", "=", "ConstantDataArray", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "V", ")", ";", "}", "auto", "CPVal", "=", "ConstantPoolConstant", "::", "Create", "(", "GVar", ",", "Init", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPVal", ",", "PtrVT", ",", "", ")", ";", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", ")", "{", "AFI", "->", "markGlobalAsPromotedToConstantPool", "(", "GVar", ")", ";", "AFI", "->", "setPromotedConstpoolIncrease", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "", ")", ";", "}"], "ground_truth": ["++", "NumConstpoolPromoted", ";"], "File": "ARMISelLowering106", "Func": "promoteToConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76739, "Length": 215, "Cover_Rate": 0.4291417165668663} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", ".", "allocateMemRefsArray", "(", "", ")", ";", "MemOp", "[", "", "]", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "CmpSwap", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "bool", "isBigEndian", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "", ":", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "", ":", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ")", ";"], "ground_truth": ["Results", ".", "push_back", "(", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ";"], "File": "ARMISelLowering106", "Func": "ReplaceCMP_SWAP_64Results", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76740, "Length": 141, "Cover_Rate": 0.5183823529411765} {"Template_token": ["", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", ".", "allocateMemRefsArray", "(", "", ")", ";", "MemOp", "[", "", "]", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "CmpSwap", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "bool", "isBigEndian", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "", ":", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "", ":", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ")", ";"], "ground_truth": ["Results", ".", "push_back", "(", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ";"], "File": "ARMISelLowering106", "Func": "ReplaceCMP_SWAP_64Results", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76741, "Length": 131, "Cover_Rate": 0.48161764705882354} {"Template_token": ["", "bool", "hasAtomicCmpXchg", "=", "!", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", ";", "return", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", "!=", "", "&&", "hasAtomicCmpXchg", ";"], "ground_truth": ["}"], "File": "ARMISelLowering106", "Func": "shouldExpandAtomicCmpXchgInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76743, "Length": 30, "Cover_Rate": 0.7317073170731707} {"Template_token": ["", "SDValue", "AddeOp0", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "SDValue", "AddeOp1", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "if", "(", "AddeOp0", ".", "getNode", "(", ")", "==", "AddeOp1", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsLeftOperandMUL", "=", "false", ";", "SDValue", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp0", ")", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp1", ")", ";", "else", "IsLeftOperandMUL", "=", "true", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "MULOp", "->", "getOpcode", "(", ")", ";", "unsigned", "FinalOpc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "SDValue", "*", "HiMul", "=", "&", "MULOp", ";", "SDValue", "*", "HiAdd", "=", "NULL", ";", "SDValue", "*", "LoMul", "=", "NULL", ";", "SDValue", "*", "LowAdd", "=", "NULL", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "->", "getOpcode", "(", ")", "==", "Opc", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}", "if", "(", "AddcOp1", "->", "getOpcode", "(", ")", "==", "Opc", ")", "{", "LoMul", "=", "&", "AddcOp1", ";", "LowAdd", "=", "&", "AddcOp0", ";", "}", "if", "(", "LoMul", "==", "NULL", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LoMul", "->", "getNode", "(", ")", "!=", "HiMul", "->", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "*", "LowAdd", ")", ";", "Ops", ".", "push_back", "(", "*", "HiAdd", ")", ";", "SDValue", "MLALNode", "=", "DAG", ".", "getNode", "(", "FinalOpc", ",", "AddcNode", "->", "getDebugLoc", "(", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Ops", "[", "", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "SDValue", "HiMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddeNode", ",", "", ")", ",", "HiMLALResult", ")", ";", "SDValue", "LoMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddcNode", ",", "", ")", ",", "LoMLALResult", ")", ";", "SDValue", "resNode", "(", "AddcNode", ",", "", ")", ";", "return", "resNode", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76744, "Length": 378, "Cover_Rate": 0.5943396226415094} {"Template_token": ["", "SDValue", "AddcOp0", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "SDValue", "AddcOp1", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "if", "(", "AddcOp0", ".", "getNode", "(", ")", "==", "AddcOp1", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "AddcNode", "->", "getNumValues", "(", ")", "==", "", "&&", "AddcNode", "->", "getValueType", "(", "", ")", "==", "", "&&", "AddcNode", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "if", "(", "AddcOp0", "->", "getOpcode", "(", ")", "!=", "", "&&", "AddcOp0", "->", "getOpcode", "(", ")", "!=", "", "&&", "AddcOp1", "->", "getOpcode", "(", ")", "!=", "", "&&", "AddcOp1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "AddeNode", "=", "AddcNode", "->", "getGluedUser", "(", ")", ";", "if", "(", "AddeNode", "==", "NULL", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddeNode", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "AddeNode", "->", "getNumOperands", "(", ")", "==", "", "&&", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "SDValue", "AddeOp0", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "SDValue", "AddeOp1", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "if", "(", "AddeOp0", ".", "getNode", "(", ")", "==", "AddeOp1", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsLeftOperandMUL", "=", "false", ";", "SDValue", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp0", ")", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp1", ")", ";", "else", "IsLeftOperandMUL", "=", "true", ";"], "ground_truth": ["if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76745, "Length": 256, "Cover_Rate": 0.4025157232704403} {"Template_token": ["", "unsigned", "nextIndex", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "N0", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "N1", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "ExtVec0", "=", "N0", "->", "getOperand", "(", "i", ")", ";", "SDValue", "ExtVec1", "=", "N1", "->", "getOperand", "(", "i", ")", ";", "if", "(", "V", "!=", "ExtVec0", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "||", "V", "!=", "ExtVec1", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec0", "->", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C0", "||", "!", "C1", "||", "C0", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "||", "C1", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "+", "", ")", "return", "SDValue", "(", ")", ";", "nextIndex", "+=", "", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Vec", ")", ";", "MVT", "widenType", ";", "unsigned", "numElem", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "switch", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";"], "ground_truth": ["case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";"], "File": "ARMISelLowering107", "Func": "AddCombineToVPADDL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76746, "Length": 294, "Cover_Rate": 0.5444444444444444} {"Template_token": ["", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "||", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "N0", ".", "getOpcode", "(", ")", "!=", "", "||", "N1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", "->", "getOperand", "(", "", ")", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec", "=", "N0", "->", "getOperand", "(", "", ")", "->", "getOperand", "(", "", ")", ";", "SDNode", "*", "V", "=", "Vec", ".", "getNode", "(", ")", ";", "unsigned", "nextIndex", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "N0", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "N1", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "ExtVec0", "=", "N0", "->", "getOperand", "(", "i", ")", ";", "SDValue", "ExtVec1", "=", "N1", "->", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "V", "!=", "ExtVec0", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "||", "V", "!=", "ExtVec1", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "AddCombineToVPADDL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76747, "Length": 223, "Cover_Rate": 0.412962962962963} {"Template_token": ["", "bool", "TargetLowering", "::", "allowsUnalignedMemoryAccesses", "(", "EVT", "VT", ")", "const", "{", "bool", "AllowsUnaligned", "=", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "AllowsUnaligned", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "||", "isLittleEndian", "(", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "allowsUnalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76748, "Length": 68, "Cover_Rate": 0.85} {"Template_token": ["", "CCState", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "isVarArg", ",", "MachineFunction", "&", "MF", ",", "const", "TargetMachine", "&", "TM", ",", "SmallVector", "<", "CCValAssign", ",", "", ">", "&", "locs", ",", "LLVMContext", "&", "C", ",", "ParmContext", "PC", ")", ":", "CCState", "(", "CC", ",", "isVarArg", ",", "MF", ",", "TM", ",", "locs", ",", "C", ")", "{", "assert", "(", "(", "(", "PC", "==", "Call", ")", "||", "(", "PC", "==", "Prologue", ")", ")", "&&", "", "", ")", ";"], "ground_truth": ["CallOrPrologue", "=", "PC", ";"], "File": "ARMISelLowering107", "Func": "ARMCCState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76749, "Length": 75, "Cover_Rate": 0.9868421052631579} {"Template_token": ["", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getLoad", "(", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ")", ";", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "bitcastf32Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76752, "Length": 76, "Cover_Rate": 0.6972477064220184} {"Template_token": ["", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "canMergeStoresTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76753, "Length": 12, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "canMergeStoresTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76754, "Length": 12, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoad", ")", "VecTy", "=", "N", "->", "getValueType", "(", "", ")", ";", "else", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ".", "getValueType", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "", ")", "==", "Addr", "?", "", ":", "", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint64_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";", "}", "else", "if", "(", "NumBytes", ">=", "", "*", "", ")", "{", "continue", ";", "}", "EVT", "Tys", "[", "", "]", ";", "unsigned", "NumResultVecs", "=", "(", "isLoad", "?", "NumVecs", ":", "", ")", ";", "unsigned", "n", ";", "for", "(", "n", "=", "", ";", "n", "<", "NumResultVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "VecTy", ";", "Tys", "[", "n", "++", "]", "=", "", ";", "Tys", "[", "n", "]", "=", "", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "Tys", ",", "NumResultVecs", "+", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "AddrOpIdx", ")", ")", ";", "Ops", ".", "push_back", "(", "Inc", ")", ";", "for", "(", "unsigned", "i", "=", "AddrOpIdx", "+", "", ";", "i", "<", "N", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "}", "MemIntrinsicSDNode", "*", "MemInt", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "SDValue", "UpdN", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "N", "->", "getDebugLoc", "(", ")", ",", "SDTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ",", "MemInt", "->", "getMemoryVT", "(", ")", ",", "MemInt", "->", "getMemOperand", "(", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "NewResults", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumResultVecs", ";", "++", "i", ")", "{"], "ground_truth": ["NewResults", ".", "push_back", "(", "SDValue", "(", "UpdN", ".", "getNode", "(", ")", ",", "i", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76755, "Length": 501, "Cover_Rate": 0.48830409356725146} {"Template_token": ["", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoad", ")", "VecTy", "=", "N", "->", "getValueType", "(", "", ")", ";", "else", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ".", "getValueType", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "", ")", "==", "Addr", "?", "", ":", "", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint64_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";", "}", "else", "if", "(", "NumBytes", ">=", "", "*", "", ")", "{", "continue", ";", "}", "EVT", "Tys", "[", "", "]", ";", "unsigned", "NumResultVecs", "=", "(", "isLoad", "?", "NumVecs", ":", "", ")", ";", "unsigned", "n", ";", "for", "(", "n", "=", "", ";", "n", "<", "NumResultVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "VecTy", ";", "Tys", "[", "n", "++", "]", "=", "", ";", "Tys", "[", "n", "]", "=", "", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "Tys", ",", "NumResultVecs", "+", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "AddrOpIdx", ")", ")", ";", "Ops", ".", "push_back", "(", "Inc", ")", ";", "for", "(", "unsigned", "i", "=", "AddrOpIdx", "+", "", ";", "i", "<", "N", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "}", "MemIntrinsicSDNode", "*", "MemInt", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "SDValue", "UpdN", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "N", "->", "getDebugLoc", "(", ")", ",", "SDTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ",", "MemInt", "->", "getMemoryVT", "(", ")", ",", "MemInt", "->", "getMemOperand", "(", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "NewResults", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumResultVecs", ";", "++", "i", ")", "{", "NewResults", ".", "push_back", "(", "SDValue", "(", "UpdN", ".", "getNode", "(", ")", ",", "i", ")", ")", ";", "}"], "ground_truth": ["NewResults", ".", "push_back", "(", "SDValue", "(", "UpdN", ".", "getNode", "(", ")", ",", "NumResultVecs", "+", "", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76756, "Length": 468, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "static", "SDValue", "combineSelectAndUse", "(", "SDNode", "*", "N", ",", "SDValue", "Slct", ",", "SDValue", "OtherOp", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "bool", "AllOnes", "=", "false", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "NonConstantVal", ";", "SDValue", "CCOp", ";", "bool", "SwapSelectOps", ";", "if", "(", "!", "isConditionalZeroOrAllOnes", "(", "Slct", ".", "getNode", "(", ")", ",", "AllOnes", ",", "CCOp", ",", "SwapSelectOps", ",", "NonConstantVal", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "TrueVal", "=", "OtherOp", ";"], "ground_truth": ["SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "OtherOp", ",", "NonConstantVal", ")", ";"], "File": "ARMISelLowering107", "Func": "combineSelectAndUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76757, "Length": 111, "Cover_Rate": 0.7449664429530202} {"Template_token": ["", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VLD", "->", "use_begin", "(", ")", ",", "UE", "=", "VLD", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "==", "NumVecs", ")", "continue", ";", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "!=", "", "||", "VLDLaneNo", "!=", "cast", "<", "ConstantSDNode", ">", "(", "User", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "return", "false", ";", "}", "EVT", "Tys", "[", "", "]", ";", "unsigned", "n", ";", "for", "(", "n", "=", "", ";", "n", "<", "NumVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "VT", ";", "Tys", "[", "n", "]", "=", "", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "Tys", ",", "NumVecs", "+", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "VLD", "->", "getOperand", "(", "", ")", ",", "VLD", "->", "getOperand", "(", "", ")", "}", ";", "MemIntrinsicSDNode", "*", "VLDMemInt", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "VLD", ")", ";", "SDValue", "VLDDup", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "VLD", "->", "getDebugLoc", "(", ")", ",", "SDTys", ",", "Ops", ",", "", ",", "VLDMemInt", "->", "getMemoryVT", "(", ")", ",", "VLDMemInt", "->", "getMemOperand", "(", ")", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VLD", "->", "use_begin", "(", ")", ",", "UE", "=", "VLD", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "unsigned", "ResNo", "=", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", ";", "if", "(", "ResNo", "==", "NumVecs", ")", "continue", ";"], "ground_truth": ["SDNode", "*", "User", "=", "*", "UI", ";"], "File": "ARMISelLowering107", "Func": "CombineVLDDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76758, "Length": 259, "Cover_Rate": 0.47610294117647056} {"Template_token": ["", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VLD", "->", "use_begin", "(", ")", ",", "UE", "=", "VLD", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "==", "NumVecs", ")", "continue", ";", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "!=", "", "||", "VLDLaneNo", "!=", "cast", "<", "ConstantSDNode", ">", "(", "User", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "return", "false", ";", "}", "EVT", "Tys", "[", "", "]", ";", "unsigned", "n", ";", "for", "(", "n", "=", "", ";", "n", "<", "NumVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "VT", ";", "Tys", "[", "n", "]", "=", "", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "Tys", ",", "NumVecs", "+", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "VLD", "->", "getOperand", "(", "", ")", ",", "VLD", "->", "getOperand", "(", "", ")", "}", ";", "MemIntrinsicSDNode", "*", "VLDMemInt", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "VLD", ")", ";"], "ground_truth": ["SDValue", "VLDDup", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "VLD", "->", "getDebugLoc", "(", ")", ",", "SDTys", ",", "Ops", ",", "", ",", "VLDMemInt", "->", "getMemoryVT", "(", ")", ",", "VLDMemInt", "->", "getMemOperand", "(", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "CombineVLDDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76759, "Length": 202, "Cover_Rate": 0.3713235294117647} {"Template_token": ["", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "DAG", ".", "ComputeMaskedBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZero", ",", "KnownOne", ",", "Depth", "+", "", ")", ";", "if", "(", "KnownZero", "==", "", "&&", "KnownOne", "==", "", ")", "return", ";", "APInt", "KnownZeroRHS", ",", "KnownOneRHS", ";", "DAG", ".", "ComputeMaskedBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZeroRHS", ",", "KnownOneRHS", ",", "Depth", "+", "", ")", ";", "KnownZero", "&=", "KnownZeroRHS", ";", "KnownOne", "&=", "KnownOneRHS", ";", "return", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "computeMaskedBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76760, "Length": 87, "Cover_Rate": 0.6641221374045801} {"Template_token": ["", "unsigned", "NumGPRs", ";", "if", "(", "CCInfo", ".", "isFirstByValRegValid", "(", ")", ")", "NumGPRs", "=", "", "-", "CCInfo", ".", "getFirstByValReg", "(", ")", ";", "else", "{", "unsigned", "int", "firstUnalloced", ";"], "ground_truth": ["firstUnalloced", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "", "]", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "computeRegArea", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76761, "Length": 49, "Cover_Rate": 0.3712121212121212} {"Template_token": ["", "unsigned", "NumGPRs", ";", "if", "(", "CCInfo", ".", "isFirstByValRegValid", "(", ")", ")", "NumGPRs", "=", "", "-", "CCInfo", ".", "getFirstByValReg", "(", ")", ";", "else", "{", "unsigned", "int", "firstUnalloced", ";", "firstUnalloced", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "", "]", ")", ")", ";", "NumGPRs", "=", "(", "firstUnalloced", "<=", "", ")", "?", "(", "", "-", "firstUnalloced", ")", ":", "", ";", "}", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "VARegSize", "=", "NumGPRs", "*", "", ";", "VARegSaveSize", "=", "(", "VARegSize", "+", "Align", "-", "", ")", "&", "~", "(", "Align", "-", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "computeRegArea", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76762, "Length": 107, "Cover_Rate": 0.8106060606060606} {"Template_token": ["", "Opc", "=", "Cmp", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "", ",", "Cmp", ".", "getOperand", "(", "", ")", ",", "Cmp", ".", "getOperand", "(", "", ")", ")", ";", "else", "{", "assert", "(", "Opc", "==", "", "&&", "", ")", ";", "Cmp", "=", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "", ",", "Cmp", ".", "getOperand", "(", "", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Cmp", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "duplicateCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76763, "Length": 88, "Cover_Rate": 0.4536082474226804} {"Template_token": ["", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "||", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76768, "Length": 96, "Cover_Rate": 0.3210702341137124} {"Template_token": ["", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Hi", ",", "", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ".", "getValue", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76769, "Length": 139, "Cover_Rate": 0.46488294314381273} {"Template_token": ["", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "assert", "(", "(", "SrcVT", "==", "", "||", "DstVT", "==", "", ")", "&&", "", ")", ";", "if", "(", "SrcVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "if", "(", "DstVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "{"], "ground_truth": ["SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Op", ",", "", ")", ";"], "File": "ARMISelLowering107", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76770, "Length": 157, "Cover_Rate": 0.575091575091575} {"Template_token": ["", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "if", "(", "DstVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "{", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Op", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cvt", ",", "Cvt", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76771, "Length": 114, "Cover_Rate": 0.4175824175824176} {"Template_token": ["", "RetVal1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "RetVal2", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "return", ";", "}", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ")", "{", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "RetVal1", "=", "DAG", ".", "getLoad", "(", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ")", ";", "EVT", "PtrType", "=", "Ptr", ".", "getValueType", "(", ")", ";"], "ground_truth": ["unsigned", "NewAlign", "=", "MinAlign", "(", "Ld", "->", "getAlignment", "(", ")", ",", "", ")", ";"], "File": "ARMISelLowering107", "Func": "expandf64Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76772, "Length": 125, "Cover_Rate": 0.49019607843137253} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RRC", "=", "&", "", ";", "if", "(", "Subtarget", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "Cost", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RRC", "=", "&", "", ";", "Cost", "=", "", ";", "break", ";", "case", "", ":", "RRC", "=", "&", "", ";", "Cost", "=", "", ";", "break", ";", "case", "", ":", "RRC", "=", "&", "", ";"], "ground_truth": ["Cost", "=", "", ";"], "File": "ARMISelLowering107", "Func": "findRepresentativeClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76773, "Length": 95, "Cover_Rate": 0.47738693467336685} {"Template_token": ["", "unsigned", "LHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "RHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "enum", "{", "OP_COPY", "=", "", ",", "OP_VREV", ",", "OP_VDUP0", ",", "OP_VDUP1", ",", "OP_VDUP2", ",", "OP_VDUP3", ",", "OP_VEXT1", ",", "OP_VEXT2", ",", "OP_VEXT3", ",", "OP_VUZPL", ",", "OP_VUZPR", ",", "OP_VZIPL", ",", "OP_VZIPR", ",", "OP_VTRNL", ",", "OP_VTRNR", "}", ";", "if", "(", "OpNum", "==", "OP_COPY", ")", "{", "if", "(", "LHSID", "==", "(", "", "*", "", "+", "", ")", "*", "", "+", "", ")", "return", "LHS", ";", "assert", "(", "LHSID", "==", "(", "(", "", "*", "", "+", "", ")", "*", "", "+", "", ")", "*", "", "+", "", "&&", "", ")", ";", "return", "RHS", ";", "}", "SDValue", "OpLHS", ",", "OpRHS", ";", "OpLHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "LHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "OpRHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "RHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "EVT", "VT", "=", "OpLHS", ".", "getValueType", "(", ")", ";", "switch", "(", "OpNum", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "OP_VREV", ":", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "case", "OP_VDUP0", ":"], "ground_truth": ["case", "OP_VDUP1", ":"], "File": "ARMISelLowering107", "Func": "GeneratePerfectShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76774, "Length": 280, "Cover_Rate": 0.5394990366088632} {"Template_token": ["", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "-", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "+", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "+", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "", ")", ";", "}", "break", ";", "}", "}", "}", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "", "CompareType", ";", "switch", "(", "CondCode", ")", "{", "default", ":", "CompareType", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CompareType", "=", "", ";", "break", ";", "}"], "ground_truth": ["cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";"], "File": "ARMISelLowering107", "Func": "getARMCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76775, "Length": 211, "Cover_Rate": 0.5288220551378446} {"Template_token": ["", "else", "RC", "=", "&", "", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76776, "Length": 156, "Cover_Rate": 0.6141732283464567} {"Template_token": ["", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue2", ")", ";"], "File": "ARMISelLowering107", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76777, "Length": 80, "Cover_Rate": 0.31496062992125984} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "&", "", ";", "if", "(", "VT", "==", "", ")", "return", "&", "", ";", "}", "return", "TargetLowering", "::", "getRegClassFor", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "getRegClassFor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76778, "Length": 30, "Cover_Rate": 0.5084745762711864} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'h'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'r'", ":", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering107", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76779, "Length": 118, "Cover_Rate": 0.38562091503267976} {"Template_token": ["", "EVT", "TargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", ")", ";"], "ground_truth": ["return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76780, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "EVT", "TargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", ")", ";"], "ground_truth": ["return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76781, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "Info", ".", "offset", "=", "", ";", "Value", "*", "AlignArg", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "", ")", ";", "Info", ".", "align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArg", ")", "->", "getZExtValue", "(", ")", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "false", ";", "Info", ".", "writeMem", "=", "true", ";", "return", "true", ";", "}", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Info", ".", "align", "=", "", ";", "Info", ".", "vol", "=", "true", ";", "Info", ".", "readMem", "=", "false", ";", "Info", ".", "writeMem", "=", "true", ";", "return", "true", ";", "}", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Info", ".", "align", "=", "", ";", "Info", ".", "vol", "=", "true", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "false", ";", "return", "true", ";", "}", "default", ":", "break", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "getTgtMemIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76782, "Length": 192, "Cover_Rate": 0.35887850467289717} {"Template_token": ["", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cmp", ")", ";"], "File": "ARMISelLowering107", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76783, "Length": 30, "Cover_Rate": 0.32967032967032966} {"Template_token": ["", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cmp", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76784, "Length": 31, "Cover_Rate": 0.34065934065934067} {"Template_token": ["", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "", ")", ";", "SDValue", "EncodedVal", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["EVT", "VmovVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "", ":", "", ";"], "File": "ARMISelLowering107", "Func": "getZeroVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76785, "Length": 36, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VmovVT", ",", "EncodedVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vmov", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "getZeroVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76786, "Length": 31, "Cover_Rate": 0.33695652173913043} {"Template_token": ["", "assert", "(", "(", "State", "->", "getCallOrPrologue", "(", ")", "==", "Prologue", "||", "State", "->", "getCallOrPrologue", "(", ")", "==", "Call", ")", "&&", "", ")", ";", "if", "(", "(", "!", "State", "->", "isFirstByValRegValid", "(", ")", ")", "&&", "(", "", "<=", "reg", ")", "&&", "(", "reg", "<=", "", ")", ")", "{", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "Align", ">", "", ")", "{", "unsigned", "AlignInRegs", "=", "Align", "/", "", ";", "unsigned", "Waste", "=", "(", "", "-", "reg", ")", "%", "AlignInRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Waste", ";", "++", "i", ")", "reg", "=", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "", ")", ";", "}", "if", "(", "reg", "!=", "", ")", "{"], "ground_truth": ["State", "->", "setFirstByValReg", "(", "reg", ")", ";"], "File": "ARMISelLowering107", "Func": "HandleByVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76787, "Length": 118, "Cover_Rate": 0.5700483091787439} {"Template_token": ["", "while", "(", "v", "&", "(", "", "<<", "msb", ")", ")", "--", "msb", ";", "while", "(", "v", "&", "(", "", "<<", "lsb", ")", ")", "++", "lsb", ";", "for", "(", "unsigned", "int", "i", "=", "lsb", ";", "i", "<=", "msb", ";", "++", "i", ")", "{", "if", "(", "v", "&", "(", "", "<<", "i", ")", ")", "return", "", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "isBitFieldInvertedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76788, "Length": 60, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "CCInfo1", ".", "AnalyzeCallResult", "(", "Ins", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "true", ",", "isVarArg", ")", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs2", ";", "CCState", "CCInfo2", "(", "CallerCC", ",", "false", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs2", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo2", ".", "AnalyzeCallResult", "(", "Ins", ",", "CCAssignFnForNode", "(", "CallerCC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs1", ".", "size", "(", ")", "!=", "RVLocs2", ".", "size", "(", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RVLocs1", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocInfo", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocInfo", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocReg", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocReg", "(", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocMemOffset", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocMemOffset", "(", ")", ")", "return", "false", ";", "}", "}", "}", "const", "FunctionInfo", "*", "AFI_Caller", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getVarArgsRegSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";"], "ground_truth": ["i", "!=", "e", ";"], "File": "ARMISelLowering107", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76789, "Length": 388, "Cover_Rate": 0.5257452574525745} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "return", "(", "EltSize", ">=", "", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTBLMask", "(", "M", ",", "VT", ")", "||", "isVTRNMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVUZPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVZIPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVTRN_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVUZP_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVZIP_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76790, "Length": 246, "Cover_Rate": 0.8338983050847457} {"Template_token": ["", "static", "SDValue", "IsSingleInstrConstant", "(", "SDValue", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "ST", ",", "DebugLoc", "dl", ")", "{", "uint64_t", "Val", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "return", "SDValue", "(", ")", ";", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "Val", "<=", "", "||", "~", "Val", "<=", "", ")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "", ")", ";", "}", "else", "{"], "ground_truth": ["if", "(", "", "(", "Val", ")", "!=", "-", "", "||", "", "(", "~", "Val", ")", "!=", "-", "", ")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "", ")", ";"], "File": "ARMISelLowering107", "Func": "IsSingleInstrConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76791, "Length": 115, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "SmallPtrSet", "<", "SDNode", "*", ",", "", ">", "Copies", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VMov", "->", "use_begin", "(", ")", ",", "UE", "=", "VMov", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "Copies", ".", "insert", "(", "*", "UI", ")", ";", "}", "if", "(", "Copies", ".", "size", "(", ")", ">", "", ")", "return", "false", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VMov", "->", "use_begin", "(", ")", ",", "UE", "=", "VMov", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDValue", "UseChain", "=", "UI", "->", "getOperand", "(", "", ")", ";", "if", "(", "Copies", ".", "count", "(", "UseChain", ".", "getNode", "(", ")", ")", ")", "Copy", "=", "*", "UI", ";", "else", "TCChain", "=", "UseChain", ";", "}"], "ground_truth": ["}", "else", "if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "ARMISelLowering107", "Func": "isUsedByReturnOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76792, "Length": 149, "Cover_Rate": 0.36077481840193704} {"Template_token": ["", "if", "(", "N", "->", "getNumValues", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "!", "N", "->", "hasNUsesOfValue", "(", "", ",", "", ")", ")", "return", "false", ";", "SDValue", "TCChain", "=", "Chain", ";", "SDNode", "*", "Copy", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Copy", "->", "getOperand", "(", "Copy", "->", "getNumOperands", "(", ")", "-", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "return", "false", ";", "TCChain", "=", "Copy", "->", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDNode", "*", "VMov", "=", "Copy", ";", "SmallPtrSet", "<", "SDNode", "*", ",", "", ">", "Copies", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VMov", "->", "use_begin", "(", ")", ",", "UE", "=", "VMov", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "Copies", ".", "insert", "(", "*", "UI", ")", ";", "}", "if", "(", "Copies", ".", "size", "(", ")", ">", "", ")", "return", "false", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VMov", "->", "use_begin", "(", ")", ",", "UE", "=", "VMov", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDValue", "UseChain", "=", "UI", "->", "getOperand", "(", "", ")", ";", "if", "(", "Copies", ".", "count", "(", "UseChain", ".", "getNode", "(", ")", ")", ")", "Copy", "=", "*", "UI", ";"], "ground_truth": ["else", "TCChain", "=", "UseChain", ";"], "File": "ARMISelLowering107", "Func": "isUsedByReturnOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76793, "Length": 242, "Cover_Rate": 0.585956416464891} {"Template_token": ["", "static", "SDValue", "LowerATOMIC_FENCE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76794, "Length": 83, "Cover_Rate": 0.6587301587301587} {"Template_token": ["", "static", "SDValue", "LowerATOMIC_FENCE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76795, "Length": 111, "Cover_Rate": 0.8809523809523809} {"Template_token": ["", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "Result", ";"], "ground_truth": ["SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76796, "Length": 124, "Cover_Rate": 0.4679245283018868} {"Template_token": ["", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ",", "", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{"], "ground_truth": ["cc", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76797, "Length": 323, "Cover_Rate": 0.76} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ",", "UId", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76798, "Length": 183, "Cover_Rate": 0.4609571788413098} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getUNDEF", "(", "", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op0", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op1", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Val", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerCONCAT_VECTORS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76803, "Length": 147, "Cover_Rate": 0.7101449275362319} {"Template_token": ["", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op0", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op1", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerCONCAT_VECTORS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76804, "Length": 100, "Cover_Rate": 0.4830917874396135} {"Template_token": ["", "APFloat", "FPVal", "=", "CFP", "->", "getValueAPF", "(", ")", ";", "int", "ImmVal", "=", "", "(", "FPVal", ")", ";", "if", "(", "ImmVal", "!=", "-", "", ")", "{", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "NewVal", "=", "DAG", ".", "getTargetConstant", "(", "ImmVal", ",", "", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "EVT", "VMovVT", ";", "unsigned", "iVal", "=", "FPVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "SDValue", "NewVal", "=", "isNEONModifiedImm", "(", "iVal", ",", "", ",", "", ",", "DAG", ",", "VMovVT", ",", "false", ",", "VMOVModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "SDValue", "VecFConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecFConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76805, "Length": 196, "Cover_Rate": 0.4792176039119804} {"Template_token": ["", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "SDValue", "VecFConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecFConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "NewVal", "=", "isNEONModifiedImm", "(", "~", "iVal", "&", "", ",", "", ",", "", ",", "DAG", ",", "VMovVT", ",", "false", ",", "VMVNModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "SDValue", "VecFConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecFConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76806, "Length": 166, "Cover_Rate": 0.4058679706601467} {"Template_token": ["", "else", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76807, "Length": 37, "Cover_Rate": 0.3217391304347826} {"Template_token": ["", "SDValue", "Res", ";", "if", "(", "CP", "->", "isMachineConstantPoolEntry", "(", ")", ")", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getMachineCPVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "else", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76808, "Length": 68, "Cover_Rate": 0.591304347826087} {"Template_token": ["", "SDValue", "rbit", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "rbit", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerCTTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76809, "Length": 35, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "SDValue", "rbit", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "rbit", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerCTTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76810, "Length": 35, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerEH_SJLJ_LONGJMP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerEH_SJLJ_LONGJMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76811, "Length": 59, "Cover_Rate": 0.9076923076923077} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerEH_SJLJ_LONGJMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76812, "Length": 36, "Cover_Rate": 0.5538461538461539} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerEH_SJLJ_SETJMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76813, "Length": 36, "Cover_Rate": 0.45569620253164556} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerEH_SJLJ_SETJMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76814, "Length": 57, "Cover_Rate": 0.7215189873417721} {"Template_token": ["", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", "&&", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<", "", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Lane", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76815, "Length": 62, "Cover_Rate": 0.5585585585585585} {"Template_token": ["", "SDValue", "AllOnes", "=", "DAG", ".", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "AllOnes", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "AllOnes", ")", ";", "SDValue", "MaskNot", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Mask", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "AllOnes", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ",", "Mask", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp0", ",", "MaskNot", ")", ")", ";", "if", "(", "VT", "==", "", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "else", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";", "}", "return", "Res", ";", "}", "if", "(", "SrcVT", "==", "", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Tmp1", ",", "", ")", ".", "getValue", "(", "", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp1", ")", ";", "SDValue", "Mask1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "SDValue", "Mask2", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp1", ",", "Mask1", ")", ";", "if", "(", "VT", "==", "", ")", "{"], "ground_truth": ["Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp0", ")", ",", "Mask2", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerFCOPYSIGN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76816, "Length": 301, "Cover_Rate": 0.3318632855567806} {"Template_token": ["", "SDValue", "FPSCR", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "FltRounds", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FPSCR", ",", "DAG", ".", "getConstant", "(", "", "<<", "", ",", "", ")", ")", ";"], "ground_truth": ["SDValue", "RMODE", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FltRounds", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerFLT_ROUNDS_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76817, "Length": 75, "Cover_Rate": 0.5067567567567568} {"Template_token": ["", "CurArgIdx", "=", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "OrigArgIndex", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "}", "else", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["case", "CCValAssign", "::", "Full", ":", "break", ";"], "File": "ARMISelLowering107", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76818, "Length": 393, "Cover_Rate": 0.3572727272727273} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76819, "Length": 106, "Cover_Rate": 0.7969924812030075} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFRAMEADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76820, "Length": 53, "Cover_Rate": 0.33544303797468356} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "RelocM", "!=", "Reloc", "::", "Static", ")", "{", "++", "NumMovwMovt", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "unsigned", "Wrapper", "=", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "unsigned", "PCLabelIndex", "=", "", ";"], "ground_truth": ["SDValue", "CPAddr", ";"], "File": "ARMISelLowering107", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76821, "Length": 158, "Cover_Rate": 0.33263157894736844} {"Template_token": ["", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76822, "Length": 98, "Cover_Rate": 0.47115384615384615} {"Template_token": ["", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76823, "Length": 78, "Cover_Rate": 0.375} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76824, "Length": 210, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76825, "Length": 53, "Cover_Rate": 0.40458015267175573} {"Template_token": ["", "unsigned", "isLS", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "bool", "isOnlyStoreBarrier", "=", "(", "isLL", "==", "", "&&", "isLS", "==", "", ")", ";", "", "DMBOpt", ";", "if", "(", "isDeviceBarrier", ")", "DMBOpt", "=", "isOnlyStoreBarrier", "?", "", ":", "", ";", "else", "DMBOpt", "=", "isOnlyStoreBarrier", "?", "", ":", "", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "DMBOpt", ",", "", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerMEMBARRIER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76826, "Length": 85, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "static", "SDValue", "LowerMEMBARRIER", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "SDValue", "Op5", "=", "Op", ".", "getOperand", "(", "", ")", ";", "bool", "isDeviceBarrier", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op5", ")", "->", "getZExtValue", "(", ")", "!=", "", ";"], "ground_truth": ["unsigned", "isLL", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerMEMBARRIER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76827, "Length": 130, "Cover_Rate": 0.5462184873949579} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerMemOpCallTo", "(", "SDValue", "Chain", ",", "SDValue", "StackPtr", ",", "SDValue", "Arg", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "const", "CCValAssign", "&", "VA", ",", "", "Flags", ")", "const", "{", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";"], "ground_truth": ["return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "LocMemOffset", ")", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76828, "Length": 96, "Cover_Rate": 0.9504950495049505} {"Template_token": ["", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";"], "ground_truth": ["PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76829, "Length": 38, "Cover_Rate": 0.37623762376237624} {"Template_token": ["", "}", "}", "if", "(", "!", "NewOpc", ")", "{", "if", "(", "VT", "==", "", ")", "return", "SDValue", "(", ")", ";", "else", "return", "Op", ";", "}", "}", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Op0", ";", "SDValue", "Op1", "=", "SkipExtension", "(", "N1", ",", "DAG", ")", ";", "if", "(", "!", "isMLA", ")", "{", "Op0", "=", "SkipExtension", "(", "N0", ",", "DAG", ")", ";", "assert", "(", "Op0", ".", "getValueType", "(", ")", ".", "is64BitVector", "(", ")", "&&", "Op1", ".", "getValueType", "(", ")", ".", "is64BitVector", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ")", ";", "}", "SDValue", "N00", "=", "SkipExtension", "(", "N0", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "SDValue", "N01", "=", "SkipExtension", "(", "N0", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "EVT", "Op1VT", "=", "Op1", ".", "getValueType", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "N0", "->", "getOpcode", "(", ")", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "NewOpc", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Op1VT", ",", "N00", ")", ",", "Op1", ")", ",", "DAG", ".", "getNode", "(", "NewOpc", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Op1VT", ",", "N01", ")", ",", "Op1", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerMUL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76830, "Length": 220, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering107", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76831, "Length": 232, "Cover_Rate": 0.3712} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerAtomicLoadStore", "(", "Op", ",", "DAG", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76832, "Length": 334, "Cover_Rate": 0.5344} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "isRead", "=", "~", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", "&", "", ";", "if", "(", "!", "isRead", "&&", "(", "!", "Subtarget", "->", "hasV7Ops", "(", ")", "||", "!", "Subtarget", "->", "hasMPExtension", "(", ")", ")", ")", "return", "Op", ".", "getOperand", "(", "", ")", ";", "unsigned", "isData", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "isRead", "=", "~", "isRead", "&", "", ";"], "ground_truth": ["isData", "=", "~", "isData", "&", "", ";"], "File": "ARMISelLowering107", "Func": "LowerPREFETCH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76833, "Length": 104, "Cover_Rate": 0.49760765550239233} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setReturnAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "", ",", "getRegClassFor", "(", "", ")", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Reg", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76834, "Length": 170, "Cover_Rate": 0.8854166666666666} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76835, "Length": 100, "Cover_Rate": 0.5208333333333334} {"Template_token": ["", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";"], "ground_truth": ["N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerSDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76836, "Length": 103, "Cover_Rate": 0.3249211356466877} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "{", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N0", "=", "LowerSDIV_v4i8", "(", "N0", ",", "N1", ",", "dl", ",", "DAG", ")", ";", "N2", "=", "LowerSDIV_v4i8", "(", "N2", ",", "N3", ",", "dl", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "LowerCONCAT_VECTORS", "(", "N0", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "return", "N0", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerSDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76837, "Length": 196, "Cover_Rate": 0.6182965299684543} {"Template_token": ["", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N1", ",", "N1", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";"], "ground_truth": ["return", "N0", ";"], "File": "ARMISelLowering107", "Func": "LowerSDIV_v4i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76838, "Length": 129, "Cover_Rate": 0.375} {"Template_token": ["", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N1", ",", "N1", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";"], "ground_truth": ["N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerSDIV_v4i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76839, "Length": 109, "Cover_Rate": 0.3168604651162791} {"Template_token": ["", "const", "ConstantSDNode", "*", "CMOVTrue", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "CMOVFalse", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "CMOVTrue", "&&", "CMOVFalse", ")", "{", "unsigned", "CMOVTrueVal", "=", "CMOVTrue", "->", "getZExtValue", "(", ")", ";", "unsigned", "CMOVFalseVal", "=", "CMOVFalse", "->", "getZExtValue", "(", ")", ";", "SDValue", "True", ";", "SDValue", "False", ";", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectTrue", ";", "False", "=", "SelectFalse", ";", "}", "else", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectFalse", ";", "False", "=", "SelectTrue", ";", "}", "if", "(", "True", ".", "getNode", "(", ")", "&&", "False", ".", "getNode", "(", ")", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "cc", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "CCR", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "Cmp", "=", "duplicateCmp", "(", "Cond", ".", "getOperand", "(", "", ")", ",", "DAG", ")", ";", "assert", "(", "True", ".", "getValueType", "(", ")", "==", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "True", ",", "False", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerSELECT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76840, "Length": 201, "Cover_Rate": 0.5860058309037901} {"Template_token": ["", "SDValue", "CCR", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "Cmp", "=", "duplicateCmp", "(", "Cond", ".", "getOperand", "(", "", ")", ",", "DAG", ")", ";", "assert", "(", "True", ".", "getValueType", "(", ")", "==", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "True", ",", "False", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "}", "}", "Cond", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "", ",", "Cond", ".", "getValueType", "(", ")", ")", ")", ";", "return", "DAG", ".", "getSelectCC", "(", "dl", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "", ",", "Cond", ".", "getValueType", "(", ")", ")", ",", "SelectTrue", ",", "SelectFalse", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerSELECT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76841, "Length": 123, "Cover_Rate": 0.358600583090379} {"Template_token": ["", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";"], "ground_truth": ["SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76842, "Length": 107, "Cover_Rate": 0.33229813664596275} {"Template_token": ["", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "ST", "->", "hasNEON", "(", ")", "&&", "", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "EVT", "ShiftVT", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";"], "ground_truth": ["SDValue", "NegatedCount", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ShiftVT", ",", "getZeroVector", "(", "ShiftVT", ",", "DAG", ",", "dl", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76843, "Length": 137, "Cover_Rate": 0.5524193548387096} {"Template_token": ["", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "ST", "->", "hasNEON", "(", ")", "&&", "", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "EVT", "ShiftVT", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "SDValue", "NegatedCount", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ShiftVT", ",", "getZeroVector", "(", "ShiftVT", ",", "DAG", ",", "dl", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "", "vshiftInt", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "vshiftInt", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "NegatedCount", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76844, "Length": 194, "Cover_Rate": 0.782258064516129} {"Template_token": ["", "SDValue", "cc", ";", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "RevShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ExtraShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerShiftLeftParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76845, "Length": 191, "Cover_Rate": 0.5335195530726257} {"Template_token": ["", "SDValue", "cc", ";", "unsigned", "Opc", "=", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "", "||", "Op", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "RevShAmt", ")", ";"], "ground_truth": ["SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerShiftRightParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76846, "Length": 143, "Cover_Rate": 0.3695090439276486} {"Template_token": ["", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76847, "Length": 188, "Cover_Rate": 0.47117794486215536} {"Template_token": ["", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76848, "Length": 184, "Cover_Rate": 0.46115288220551376} {"Template_token": ["", "DebugLoc", "dl", "=", "GA", "->", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";"], "ground_truth": ["Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76849, "Length": 188, "Cover_Rate": 0.562874251497006} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "{", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N0", "=", "LowerSDIV_v4i16", "(", "N0", ",", "N1", ",", "dl", ",", "DAG", ")", ";", "N2", "=", "LowerSDIV_v4i16", "(", "N2", ",", "N3", ",", "dl", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "LowerCONCAT_VECTORS", "(", "N0", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N0", ")", ";", "return", "N0", ";", "}", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "SDValue", "BN1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "BN1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";"], "ground_truth": ["N1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerUDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76850, "Length": 419, "Cover_Rate": 0.6020114942528736} {"Template_token": ["", "SDValue", "BN1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "BN1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N1", ",", "N1", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";"], "ground_truth": ["N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerUDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76851, "Length": 252, "Cover_Rate": 0.3620689655172414} {"Template_token": ["", "FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "", ")", ",", "dl", ",", "FR", ",", "Op", ".", "getOperand", "(", "", ")", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76852, "Length": 109, "Cover_Rate": 0.8320610687022901} {"Template_token": ["", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "", ")", ",", "dl", ",", "FR", ",", "Op", ".", "getOperand", "(", "", ")", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76853, "Length": 58, "Cover_Rate": 0.44274809160305345} {"Template_token": ["", "}", "assert", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "unsigned", "CastOpc", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "CastOpc", "=", "", ";", "Opc", "=", "", ";", "break", ";", "case", "", ":"], "ground_truth": ["CastOpc", "=", "", ";"], "File": "ARMISelLowering107", "Func": "LowerVectorINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76854, "Length": 79, "Cover_Rate": 0.3623853211009174} {"Template_token": ["", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", ")", "{", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "Op", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "assert", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "unsigned", "CastOpc", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering107", "Func": "LowerVectorINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76855, "Length": 107, "Cover_Rate": 0.4908256880733945} {"Template_token": ["", "for", "(", "ArrayRef", "<", "int", ">", "::", "iterator", "I", "=", "ShuffleMask", ".", "begin", "(", ")", ",", "E", "=", "ShuffleMask", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "VTBLMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "*", "I", ",", "", ")", ")", ";", "if", "(", "V2", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "&", "VTBLMask", "[", "", "]", ",", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "V2", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "&", "VTBLMask", "[", "", "]", ",", "", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerVECTOR_SHUFFLEv8i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76857, "Length": 128, "Cover_Rate": 0.6274509803921569} {"Template_token": ["", "break", ";", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "TmpOp0", "=", "Op0", ";", "TmpOp1", "=", "Op1", ";", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp1", ",", "TmpOp0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "if", "(", "Opc", "==", "", ")", "{", "SDValue", "AndOp", ";", "if", "(", "", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op0", ";", "else", "if", "(", "", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op1", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "AndOp", "=", "AndOp", ".", "getOperand", "(", "", ")", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "AndOp", ".", "getOperand", "(", "", ")", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "AndOp", ".", "getOperand", "(", "", ")", ")", ";", "Invert", "=", "!", "Invert", ";", "}", "}", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "SDValue", "SingleOp", ";", "if", "(", "", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "SingleOp", "=", "Op0", ";", "else", "if", "(", "", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "Opc", "==", "", ")", "Opc", "=", "", ";", "else", "if", "(", "Opc", "==", "", ")", "Opc", "=", "", ";", "SingleOp", "=", "Op1", ";", "}", "SDValue", "Result", ";", "if", "(", "SingleOp", ".", "getNode", "(", ")", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SingleOp", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SingleOp", ")", ";", "break", ";"], "File": "ARMISelLowering107", "Func": "LowerVSETCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76858, "Length": 419, "Cover_Rate": 0.43195876288659796} {"Template_token": ["", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "if", "(", "Opc", "==", "", ")", "{", "SDValue", "AndOp", ";", "if", "(", "", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op0", ";", "else", "if", "(", "", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op1", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "AndOp", "=", "AndOp", ".", "getOperand", "(", "", ")", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "AndOp", ".", "getOperand", "(", "", ")", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "AndOp", ".", "getOperand", "(", "", ")", ")", ";", "Invert", "=", "!", "Invert", ";", "}", "}", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "SDValue", "SingleOp", ";", "if", "(", "", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "SingleOp", "=", "Op0", ";", "else", "if", "(", "", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "Opc", "==", "", ")", "Opc", "=", "", ";", "else", "if", "(", "Opc", "==", "", ")", "Opc", "=", "", ";", "SingleOp", "=", "Op1", ";", "}", "SDValue", "Result", ";", "if", "(", "SingleOp", ".", "getNode", "(", ")", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SingleOp", ")", ";", "break", ";", "case", "", ":", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SingleOp", ")", ";", "break", ";", "case", "", ":", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SingleOp", ")", ";", "break", ";", "case", "", ":", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SingleOp", ")", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering107", "Func": "LowerVSETCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76859, "Length": 315, "Cover_Rate": 0.3247422680412371} {"Template_token": ["", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "bitcastf32Toi32", "(", "RHS", ",", "DAG", ")", ",", "Mask", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "SDValue", "LHS1", ",", "LHS2", ";", "SDValue", "RHS1", ",", "RHS2", ";", "expandf64Toi32", "(", "LHS", ",", "DAG", ",", "LHS1", ",", "LHS2", ")", ";", "expandf64Toi32", "(", "RHS", ",", "DAG", ",", "RHS1", ",", "RHS2", ")", ";", "LHS2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS2", ",", "Mask", ")", ";", "RHS2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "RHS2", ",", "Mask", ")", ";", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "cc", ",", "LHS1", ",", "LHS2", ",", "RHS1", ",", "RHS2", ",", "Dest", "}", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ",", "", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "OptimizeVFPBrcond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76860, "Length": 215, "Cover_Rate": 0.46436285097192226} {"Template_token": ["", "else", "{", "assert", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "StackPtr", ".", "getNode", "(", ")", "==", "", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "", ",", "getPointerTy", "(", ")", ")", ";"], "ground_truth": ["MemOpChains", ".", "push_back", "(", "LowerMemOpCallTo", "(", "Chain", ",", "StackPtr", ",", "fmrrd", ".", "getValue", "(", "", ")", ",", "dl", ",", "DAG", ",", "NextVA", ",", "Flags", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "PassF64ArgInRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76861, "Length": 65, "Cover_Rate": 0.3282828282828283} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{"], "ground_truth": ["SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76862, "Length": 141, "Cover_Rate": 0.5261194029850746} {"Template_token": ["", "static", "SDValue", "PerformBFICombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "", ")", "{", "ConstantSDNode", "*", "N11C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "N11C", ")", "return", "SDValue", "(", ")", ";", "unsigned", "InvMask", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "LSB", "=", "CountTrailingZeros_32", "(", "~", "InvMask", ")", ";", "unsigned", "Width", "=", "(", "", "-", "CountLeadingZeros_32", "(", "~", "InvMask", ")", ")", "-", "LSB", ";", "unsigned", "Mask", "=", "(", "", "<<", "Width", ")", "-", "", ";", "unsigned", "Mask2", "=", "N11C", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["if", "(", "(", "Mask", "&", "(", "~", "Mask2", ")", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N1", ".", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76863, "Length": 184, "Cover_Rate": 0.9435897435897436} {"Template_token": ["", "if", "(", "RV", ".", "getNode", "(", ")", ")", "return", "RV", ";", "}", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "!=", "", "||", "!", "hasNormalLoadOperand", "(", "N", ")", ")", "return", "SDValue", "(", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{"], "ground_truth": ["SDValue", "V", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "i", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformBUILD_VECTORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76864, "Length": 105, "Cover_Rate": 0.4449152542372881} {"Template_token": ["", "if", "(", "Res", ".", "getNode", "(", ")", ")", "{", "APInt", "KnownZero", ",", "KnownOne", ";", "DAG", ".", "ComputeMaskedBits", "(", "SDValue", "(", "N", ",", "", ")", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "KnownZero", "==", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";", "else", "if", "(", "KnownZero", "==", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";", "else", "if", "(", "KnownZero", "==", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";", "}"], "ground_truth": ["return", "Res", ";"], "File": "ARMISelLowering107", "Func": "PerformCMOVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76865, "Length": 120, "Cover_Rate": 0.3069053708439898} {"Template_token": ["", "case", "", ":", "return", "PerformADDCCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformADDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformXORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformBFICombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";"], "ground_truth": ["case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76866, "Length": 170, "Cover_Rate": 0.3269230769230769} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDNode", "*", "Elt", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "!=", "", "||", "!", "", "(", "Elt", ")", "||", "cast", "<", "LoadSDNode", ">", "(", "Elt", ")", "->", "isVolatile", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "FloatVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "V", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Vec", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "V", ".", "getNode", "(", ")", ")", ";", "SDValue", "InsElt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "FloatVT", ",", "Vec", ",", "V", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "InsElt", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "PerformInsertEltCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76867, "Length": 202, "Cover_Rate": 0.8669527896995708} {"Template_token": ["", "switch", "(", "IntNo", ")", "{", "case", "", ":", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "{", "VShiftOpc", "=", "", ";", "break", ";", "}", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "{", "VShiftOpc", "=", "(", "IntNo", "==", "", "?", "", ":", "", ")", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "true", ",", "Cnt", ")", ")", "break", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "break", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "break", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "break", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "true", ",", "true", ",", "Cnt", ")", ")", "break", ";", "llvm_unreachable", "(", "", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "switch", "(", "IntNo", ")", "{", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "Cnt", "==", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "VShiftOpc", "=", "", ";", "else", "VShiftOpc", "=", "(", "IntNo", "==", "", "?", "", ":", "", ")", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":"], "ground_truth": ["VShiftOpc", "=", "", ";", "break", ";"], "File": "ARMISelLowering107", "Func": "PerformIntrinsicCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76869, "Length": 412, "Cover_Rate": 0.4660633484162896} {"Template_token": ["", "int64_t", "MulAmt", "=", "C", "->", "getSExtValue", "(", ")", ";", "unsigned", "ShiftAmt", "=", "CountTrailingZeros_64", "(", "MulAmt", ")", ";", "ShiftAmt", "=", "ShiftAmt", "&", "(", "", "-", "", ")", ";", "SDValue", "V", "=", "N", "->", "getOperand", "(", "", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Res", ";", "MulAmt", ">>=", "ShiftAmt", ";", "if", "(", "MulAmt", ">=", "", ")", "{", "if", "(", "isPowerOf2_32", "(", "MulAmt", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "-", "", ")", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmt", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "+", "", ")", ",", "", ")", ")", ",", "V", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "else", "{", "uint64_t", "MulAmtAbs", "=", "-", "MulAmt", ";", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "+", "", ")", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "-", "", ")", ",", "", ")", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "Res", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "if", "(", "ShiftAmt", "!=", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftAmt", ",", "", ")", ")", ";"], "ground_truth": ["DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76870, "Length": 361, "Cover_Rate": 0.6772983114446529} {"Template_token": ["", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "", "&&", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "{", "APInt", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "APInt", "SplatBits0", ";", "if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", ";", "APInt", "SplatBits1", ";", "if", "(", "BVN1", "&&", "BVN1", "->", "isConstantSplat", "(", "SplatBits1", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", "&&", "SplatBits0", "==", "~", "SplatBits1", ")", "{", "EVT", "CanonicalVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CanonicalVT", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N1", "->", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ")", ";", "}", "}", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", "||", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "SDValue", "(", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "MaskOp", "=", "N0", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "MaskC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "MaskOp", ")", ";", "if", "(", "!", "MaskC", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Mask", "=", "MaskC", "->", "getZExtValue", "(", ")", ";", "if", "(", "Mask", "==", "", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["SDValue", "Res", ";"], "File": "ARMISelLowering107", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76871, "Length": 378, "Cover_Rate": 0.31711409395973156} {"Template_token": ["", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "", "&&", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "{", "APInt", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "APInt", "SplatBits0", ";", "if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", ";", "APInt", "SplatBits1", ";", "if", "(", "BVN1", "&&", "BVN1", "->", "isConstantSplat", "(", "SplatBits1", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", "&&", "SplatBits0", "==", "~", "SplatBits1", ")", "{", "EVT", "CanonicalVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CanonicalVT", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N1", "->", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ")", ";", "}", "}", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", "||", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "SDValue", "(", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "MaskOp", "=", "N0", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "MaskC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "MaskOp", ")", ";", "if", "(", "!", "MaskC", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Mask", "=", "MaskC", "->", "getZExtValue", "(", ")", ";", "if", "(", "Mask", "==", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Res", ";", "ConstantSDNode", "*", "N1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "N1C", ")", "{", "unsigned", "Val", "=", "N1C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "Val", "&", "~", "Mask", ")", "!=", "Val", ")", "return", "SDValue", "(", ")", ";", "if", "(", "", "(", "Mask", ")", ")", "{", "Val", ">>=", "CountTrailingZeros_32", "(", "~", "Mask", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N00", ",", "DAG", ".", "getConstant", "(", "Val", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76872, "Length": 440, "Cover_Rate": 0.3691275167785235} {"Template_token": ["", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "false", ",", "Cnt", ")", ")", "{", "unsigned", "VShiftOpc", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ")", ";", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "PerformShiftCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76873, "Length": 130, "Cover_Rate": 0.3485254691689008} {"Template_token": ["", "unsigned", "E", "=", "(", "ToEltSz", "*", "NumElems", ")", "/", "StoreType", ".", "getSizeInBits", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "E", ";", "I", "++", ")", "{", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreType", ",", "ShuffWide", ",", "DAG", ".", "getIntPtrConstant", "(", "I", ")", ")", ";", "SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "SubVec", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ")", ";", "BasePtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "BasePtr", ".", "getValueType", "(", ")", ",", "BasePtr", ",", "Increment", ")", ";", "Chains", ".", "push_back", "(", "Ch", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "&", "Chains", "[", "", "]", ",", "Chains", ".", "size", "(", ")", ")", ";", "}", "if", "(", "!", "", "(", "St", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "DebugLoc", "DL", "=", "St", "->", "getDebugLoc", "(", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "", ")", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "", ")", ",", "OffsetPtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "std", "::", "min", "(", "", ",", "St", "->", "getAlignment", "(", ")", "/", "", ")", ")", ";", "}", "if", "(", "StVal", ".", "getValueType", "(", ")", "!=", "", "||", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";"], "ground_truth": ["DebugLoc", "dl", "=", "StVal", ".", "getDebugLoc", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76874, "Length": 399, "Cover_Rate": 0.3466550825369244} {"Template_token": ["", "if", "(", "ConstVec", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "isConstVecPow2", "(", "ConstVec", ",", "isSigned", ",", "C", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "", ":", "", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "", ")", ",", "N0", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "C", ")", ",", "", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformVCVTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76875, "Length": 78, "Cover_Rate": 0.39} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "OpOpcode", "=", "Op", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", "||", "(", "OpOpcode", "!=", "", "&&", "OpOpcode", "!=", "", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "C", ";", "SDValue", "ConstVec", "=", "N", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["bool", "isSigned", "=", "OpOpcode", "==", "", ";"], "File": "ARMISelLowering107", "Func": "PerformVDIVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76876, "Length": 87, "Cover_Rate": 0.4182692307692308} {"Template_token": ["", "while", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "Op", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "", "&&", "Op", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "unsigned", "EltSize", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Imm", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "EltBits", ";", "if", "(", "", "(", "Imm", ",", "EltBits", ")", "==", "", ")", "EltSize", "=", "", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "EltSize", ">", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "Op", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "PerformVDUPLANECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76877, "Length": 147, "Cover_Rate": 0.7386934673366834} {"Template_token": ["", "unsigned", "Imm", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "EltBits", ";", "if", "(", "", "(", "Imm", ",", "EltBits", ")", "==", "", ")", "EltSize", "=", "", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "EltSize", ">", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "Op", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "PerformVDUPLANECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76878, "Length": 88, "Cover_Rate": 0.44221105527638194} {"Template_token": ["", "if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "", "||", "Op1", ".", "getOpcode", "(", ")", "!=", "", "||", "Op0", ".", "getNumOperands", "(", ")", "!=", "", "||", "Op1", ".", "getNumOperands", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Concat0Op1", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "SDValue", "Concat1Op1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "if", "(", "Concat0Op1", ".", "getOpcode", "(", ")", "!=", "", "||", "Concat1Op1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat0Op1", ".", "getValueType", "(", ")", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat1Op1", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewConcat", "=", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op1", ".", "getOperand", "(", "", ")", ")", ";", "SmallVector", "<", "int", ",", "", ">", "NewMask", ";"], "ground_truth": ["unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformVECTOR_SHUFFLECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76879, "Length": 191, "Cover_Rate": 0.5247252747252747} {"Template_token": ["", "SDValue", "NewConcat", "=", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op1", ".", "getOperand", "(", "", ")", ")", ";", "SmallVector", "<", "int", ",", "", ">", "NewMask", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "HalfElts", "=", "NumElts", "/", "", ";", "ShuffleVectorSDNode", "*", "SVN", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";", "for", "(", "unsigned", "n", "=", "", ";", "n", "<", "NumElts", ";", "++", "n", ")", "{", "int", "MaskElt", "=", "SVN", "->", "getMaskElt", "(", "n", ")", ";", "int", "NewElt", "=", "-", "", ";"], "ground_truth": ["if", "(", "MaskElt", "<", "(", "int", ")", "HalfElts", ")", "NewElt", "=", "MaskElt", ";"], "File": "ARMISelLowering107", "Func": "PerformVECTOR_SHUFFLECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76880, "Length": 112, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "static", "SDValue", "PerformVMOVDRRCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "", ")", "Op0", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "", ")", "Op1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "getNode", "(", ")", "==", "Op1", ".", "getNode", "(", ")", "&&", "Op0", ".", "getResNo", "(", ")", "==", "", "&&", "Op1", ".", "getResNo", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformVMOVDRRCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76882, "Length": 142, "Cover_Rate": 0.9403973509933775} {"Template_token": ["", "static", "SDValue", "PerformVMOVRRDCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SDValue", "InDouble", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "InDouble", ".", "getOpcode", "(", ")", "==", "", ")", "return", "DCI", ".", "CombineTo", "(", "N", ",", "InDouble", ".", "getOperand", "(", "", ")", ",", "InDouble", ".", "getOperand", "(", "", ")", ")", ";", "SDNode", "*", "InNode", "=", "InDouble", ".", "getNode", "(", ")", ";"], "ground_truth": ["if", "(", "", "(", "InNode", ")", "&&", "InNode", "->", "hasOneUse", "(", ")", "&&", "InNode", "->", "getValueType", "(", "", ")", "==", "", "&&", "InNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "cast", "<", "LoadSDNode", ">", "(", "InNode", ")", "->", "isVolatile", "(", ")", ")", "{"], "File": "ARMISelLowering107", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76883, "Length": 116, "Cover_Rate": 0.31868131868131866} {"Template_token": ["", "DebugLoc", "DL", "=", "LD", "->", "getDebugLoc", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewLD1", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "NewLD1", ".", "getValue", "(", "", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "std", "::", "min", "(", "", ",", "LD", "->", "getAlignment", "(", ")", "/", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "NewLD2", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76884, "Length": 186, "Cover_Rate": 0.510989010989011} {"Template_token": ["", "}", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOp", ",", "dl", ",", "Tys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ",", "", ",", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "OpsF", "[", "]", "=", "{", "Result", ".", "getValue", "(", "", ")", ",", "Result", ".", "getValue", "(", "", ")", "}", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "OpsF", ",", "", ")", ")", ";", "Results", ".", "push_back", "(", "Result", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "ReplaceATOMIC_OP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76886, "Length": 109, "Cover_Rate": 0.315028901734104} {"Template_token": ["", "static", "void", "ReplaceATOMIC_OP_64", "(", "SDNode", "*", "Node", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "NewOp", ")", "{", "DebugLoc", "dl", "=", "Node", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "Node", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "ReplaceATOMIC_OP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76887, "Length": 108, "Cover_Rate": 0.31213872832369943} {"Template_token": ["", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76888, "Length": 81, "Cover_Rate": 0.3151750972762646} {"Template_token": ["", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering107", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76889, "Length": 85, "Cover_Rate": 0.33073929961089493} {"Template_token": ["", "static", "SDValue", "SkipExtension", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "return", "DAG", ".", "getLoad", "(", "LD", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getDebugLoc", "(", ")", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDNode", "*", "BVN", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "assert", "(", "BVN", "->", "getOpcode", "(", ")", "==", "", "&&", "BVN", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "unsigned", "LowElt", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isBigEndian", "(", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "", ",", "BVN", "->", "getOperand", "(", "LowElt", ")", ",", "BVN", "->", "getOperand", "(", "LowElt", "+", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "SkipExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76890, "Length": 211, "Cover_Rate": 0.5396419437340153} {"Template_token": ["", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "&", "", ";", "else", "RC", "=", "&", "", ";", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPRArgRegs", "[", "firstRegToSaveIndex", "]", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", "OrigArg", ",", "OffsetFromOrigArg", "+", "", "*", "i", ")", ",", "false", ",", "false", ",", "", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "if", "(", "!", "MemOps", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "MemOps", "[", "", "]", ",", "MemOps", ".", "size", "(", ")", ")", ";"], "ground_truth": ["}", "else", "AFI", "->", "setVarArgsFrameIndex", "(", "MFI", "->", "CreateFixedObject", "(", "", ",", "ArgOffset", ",", "!", "ForceMutable", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76891, "Length": 177, "Cover_Rate": 0.4381188118811881} {"Template_token": ["", "SDValue", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp0", ")", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp1", ")", ";", "else", "IsLeftOperandMUL", "=", "true", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "MULOp", "->", "getOpcode", "(", ")", ";", "unsigned", "FinalOpc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "SDValue", "*", "HiAdd", "=", "nullptr", ";", "SDValue", "*", "LoMul", "=", "nullptr", ";", "SDValue", "*", "LowAdd", "=", "nullptr", ";", "if", "(", "(", "AddeOp0", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", "&&", "(", "AddeOp1", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}", "if", "(", "AddcOp1", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp1", ";", "LowAdd", "=", "&", "AddcOp0", ";", "}", "if", "(", "!", "LoMul", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "*", "LowAdd", ")", ";", "Ops", ".", "push_back", "(", "*", "HiAdd", ")", ";", "SDValue", "MLALNode", "=", "DAG", ".", "getNode", "(", "FinalOpc", ",", "SDLoc", "(", "AddcNode", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "SDValue", "HiMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "", ")", ";"], "ground_truth": ["DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddeNode", ",", "", ")", ",", "HiMLALResult", ")", ";"], "File": "ARMISelLowering108", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76892, "Length": 289, "Cover_Rate": 0.48983050847457626} {"Template_token": ["", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}", "if", "(", "AddcOp1", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp1", ";", "LowAdd", "=", "&", "AddcOp0", ";", "}", "if", "(", "!", "LoMul", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "*", "LowAdd", ")", ";", "Ops", ".", "push_back", "(", "*", "HiAdd", ")", ";", "SDValue", "MLALNode", "=", "DAG", ".", "getNode", "(", "FinalOpc", ",", "SDLoc", "(", "AddcNode", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "SDValue", "HiMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "", ")", ";"], "ground_truth": ["DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddeNode", ",", "", ")", ",", "HiMLALResult", ")", ";"], "File": "ARMISelLowering108", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76893, "Length": 179, "Cover_Rate": 0.30338983050847457} {"Template_token": ["", "", "IntID", "=", "static_cast", "<", "", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "}", "case", "", ":", "{", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Known", ",", "Depth", "+", "", ")", ";", "ConstantSDNode", "*", "CI", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "APInt", "&", "Mask", "=", "CI", "->", "getAPIntValue", "(", ")", ";", "Known", ".", "Zero", "&=", "Mask", ";", "Known", ".", "One", "&=", "Mask", ";", "return", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMISelLowering108", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76894, "Length": 142, "Cover_Rate": 0.4011299435028249} {"Template_token": ["", "case", "AtomicOrdering", "::", "Unordered", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AtomicOrdering", "::", "Monotonic", ":", "case", "AtomicOrdering", "::", "Acquire", ":", "return", "nullptr", ";", "case", "AtomicOrdering", "::", "SequentiallyConsistent", ":", "if", "(", "!", "Inst", "->", "hasAtomicStore", "(", ")", ")", "return", "nullptr", ";", "case", "AtomicOrdering", "::", "Release", ":", "case", "AtomicOrdering", "::", "AcquireRelease", ":", "if", "(", "Subtarget", "->", "preferISHSTBarriers", "(", ")", ")", "return", "makeDMB", "(", "Builder", ",", "", ")", ";", "else", "return", "makeDMB", "(", "Builder", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering108", "Func": "emitLeadingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76896, "Length": 76, "Cover_Rate": 0.6495726495726496} {"Template_token": ["", "return", "nullptr", ";", "case", "AtomicOrdering", "::", "SequentiallyConsistent", ":", "if", "(", "!", "Inst", "->", "hasAtomicStore", "(", ")", ")", "return", "nullptr", ";", "case", "AtomicOrdering", "::", "Release", ":", "case", "AtomicOrdering", "::", "AcquireRelease", ":"], "ground_truth": ["if", "(", "Subtarget", "->", "preferISHSTBarriers", "(", ")", ")", "return", "makeDMB", "(", "Builder", ",", "", ")", ";"], "File": "ARMISelLowering108", "Func": "emitLeadingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76897, "Length": 46, "Cover_Rate": 0.39316239316239315} {"Template_token": ["", "if", "(", "Size", ">=", "", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "", ";", "}", "else", "if", "(", "Size", ">=", "", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "", ";", "}", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering108", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76900, "Length": 82, "Cover_Rate": 0.5093167701863354} {"Template_token": ["", "if", "(", "Constraint", ".", "size", "(", ")", "==", "", ")", "{", "switch", "(", "Constraint", "[", "", "]", ")", "{", "case", "'l'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'h'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'r'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";"], "ground_truth": ["case", "'x'", ":"], "File": "ARMISelLowering108", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76901, "Length": 168, "Cover_Rate": 0.4745762711864407} {"Template_token": ["", "case", "'l'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'h'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'r'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering108", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76902, "Length": 212, "Cover_Rate": 0.5988700564971752} {"Template_token": ["", "Info", ".", "opc", "=", "", ";", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "NumElts", "=", "", ";", "for", "(", "unsigned", "ArgI", "=", "", ",", "ArgE", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "ArgI", "<", "ArgE", ";", "++", "ArgI", ")", "{", "Type", "*", "ArgTy", "=", "I", ".", "getArgOperand", "(", "ArgI", ")", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "DL", ".", "getTypeSizeInBits", "(", "ArgTy", ")", "/", "", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Value", "*", "AlignArg", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "", ")", ";", "Info", ".", "align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArg", ")", "->", "getZExtValue", "(", ")", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "false", ";", "Info", ".", "writeMem", "=", "true", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Info", ".", "align", "=", "DL", ".", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "vol", "=", "true", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "false", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";"], "ground_truth": ["Info", ".", "align", "=", "DL", ".", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";"], "File": "ARMISelLowering108", "Func": "getTgtMemIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76903, "Length": 401, "Cover_Rate": 0.4848851269649335} {"Template_token": ["", "assert", "(", "Entry", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", "&&", "", ")", ";", "Entry", "->", "addLiveIn", "(", "*", "I", ")", ";", "BuildMI", "(", "*", "Entry", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewVR", ")", ".", "addReg", "(", "*", "I", ")", ";", "for", "(", "auto", "*", "Exit", ":", "Exits", ")", "BuildMI", "(", "*", "Exit", ",", "Exit", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "*", "I", ")", ".", "addReg", "(", "NewVR", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering108", "Func": "insertCopiesSplitCSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76904, "Length": 101, "Cover_Rate": 0.3726937269372694} {"Template_token": ["", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "CalleeCC", ",", "CallerCC", ",", "MF", ",", "C", ",", "Ins", ",", "CCAssignFnForReturn", "(", "CalleeCC", ",", "isVarArg", ")", ",", "CCAssignFnForReturn", "(", "CallerCC", ",", "isVarArg", ")", ")", ")", "return", "false", ";", "const", "BaseRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "CalleeCC", "!=", "CallerCC", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "const", "FunctionInfo", "*", "AFI_Caller", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RegVT", "==", "", ")", "{", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "}", "else", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "!", "MatchingStackOffset", "(", "Arg", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ",", "MFI", ",", "MRI", ",", "TII", ")", ")", "return", "false", ";", "}", "}", "}", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "parametersInCSRMatch", "(", "MRI", ",", "CallerPreserved", ",", "ArgLocs", ",", "OutVals", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering108", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76905, "Length": 437, "Cover_Rate": 0.6764705882352942} {"Template_token": ["", "const", "SDValue", "*", "LowerCheckOp", "=", "isLowerSaturate", "(", "LHS1", ",", "RHS1", ",", "TrueVal1", ",", "FalseVal1", ",", "CC1", ",", "*", "K1", ")", "?", "&", "Op", ":", "isLowerSaturate", "(", "LHS2", ",", "RHS2", ",", "TrueVal2", ",", "FalseVal2", ",", "CC2", ",", "*", "K2", ")", "?", "&", "Op2", ":", "nullptr", ";", "const", "SDValue", "*", "UpperCheckOp", "=", "isUpperSaturate", "(", "LHS1", ",", "RHS1", ",", "TrueVal1", ",", "FalseVal1", ",", "CC1", ",", "*", "K1", ")", "?", "&", "Op", ":", "isUpperSaturate", "(", "LHS2", ",", "RHS2", ",", "TrueVal2", ",", "FalseVal2", ",", "CC2", ",", "*", "K2", ")", "?", "&", "Op2", ":", "nullptr", ";", "if", "(", "!", "UpperCheckOp", "||", "!", "LowerCheckOp", "||", "LowerCheckOp", "==", "UpperCheckOp", ")", "return", "false", ";", "int64_t", "Val1", "=", "cast", "<", "ConstantSDNode", ">", "(", "*", "K1", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "Val2", "=", "cast", "<", "ConstantSDNode", ">", "(", "*", "K2", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "PosVal", "=", "std", "::", "max", "(", "Val1", ",", "Val2", ")", ";", "if", "(", "(", "(", "Val1", ">", "Val2", "&&", "UpperCheckOp", "==", "&", "Op", ")", "||", "(", "Val1", "<", "Val2", "&&", "UpperCheckOp", "==", "&", "Op2", ")", ")", "&&", "Val1", "==", "~", "Val2", "&&", "isPowerOf2_64", "(", "PosVal", "+", "", ")", ")", "{"], "ground_truth": ["V", "=", "V2", ";"], "File": "ARMISelLowering108", "Func": "isSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76906, "Length": 192, "Cover_Rate": 0.3484573502722323} {"Template_token": ["", "SDValue", "FalseVal1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC1", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "const", "SDValue", "Op2", "=", "isa", "<", "ConstantSDNode", ">", "(", "TrueVal1", ")", "?", "FalseVal1", ":", "TrueVal1", ";", "if", "(", "Op2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "SDValue", "LHS2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "SDValue", "TrueVal2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "", "CC2", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op2", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "*", "K1", "=", "isa", "<", "ConstantSDNode", ">", "(", "LHS1", ")", "?", "&", "LHS1", ":", "isa", "<", "ConstantSDNode", ">", "(", "RHS1", ")", "?", "&", "RHS1", ":", "nullptr", ";", "SDValue", "*", "K2", "=", "isa", "<", "ConstantSDNode", ">", "(", "LHS2", ")", "?", "&", "LHS2", ":", "isa", "<", "ConstantSDNode", ">", "(", "RHS2", ")", "?", "&", "RHS2", ":", "nullptr", ";", "SDValue", "K2Tmp", "=", "isa", "<", "ConstantSDNode", ">", "(", "TrueVal2", ")", "?", "TrueVal2", ":", "FalseVal2", ";", "SDValue", "V1Tmp", "=", "(", "K1", "&&", "*", "K1", "==", "LHS1", ")", "?", "RHS1", ":", "LHS1", ";", "SDValue", "V2Tmp", "=", "(", "K2", "&&", "*", "K2", "==", "LHS2", ")", "?", "RHS2", ":", "LHS2", ";", "SDValue", "V2", "=", "(", "K2Tmp", "==", "TrueVal2", ")", "?", "FalseVal2", ":", "TrueVal2", ";", "SDValue", "V2TmpReg", "=", "V2Tmp", ";", "if", "(", "V2Tmp", "->", "getOpcode", "(", ")", "==", "", ")", "V2TmpReg", "=", "V2Tmp", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "!", "K1", "||", "!", "K2", "||", "*", "K1", "==", "Op2", "||", "*", "K2", "!=", "K2Tmp", "||", "V1Tmp", "!=", "V2Tmp", "||", "V2TmpReg", "!=", "V2", ")", "return", "false", ";"], "File": "ARMISelLowering108", "Func": "isSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76907, "Length": 288, "Cover_Rate": 0.5226860254083484} {"Template_token": ["", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", "}", ";"], "File": "ARMISelLowering108", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76908, "Length": 308, "Cover_Rate": 0.616} {"Template_token": ["", "SDValue", "NewVal", "=", "DAG", ".", "getTargetConstant", "(", "ImmVal", ",", "DL", ",", "", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "!", "ST", "->", "hasNEON", "(", ")", "||", "(", "!", "IsDouble", "&&", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VMovVT", ";", "uint64_t", "iVal", "=", "FPVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "IsDouble", "&&", "(", "iVal", "&", "", ")", "!=", "(", "iVal", ">>", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewVal", "=", "isNEONModifiedImm", "(", "iVal", "&", "", ",", "", ",", "", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ",", "VMovVT", ",", "false", ",", "VMOVModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "if", "(", "IsDouble", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "SDValue", "VecFConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecFConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering108", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76911, "Length": 237, "Cover_Rate": 0.353204172876304} {"Template_token": ["", "auto", "AFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "auto", "T", "=", "const_cast", "<", "Type", "*", ">", "(", "CP", "->", "getType", "(", ")", ")", ";", "auto", "C", "=", "const_cast", "<", "Constant", "*", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ";", "auto", "M", "=", "const_cast", "<", "Module", "*", ">", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "getParent", "(", ")", ")", ";", "auto", "GV", "=", "new", "GlobalVariable", "(", "*", "M", ",", "T", ",", "true", ",", "GlobalVariable", "::", "InternalLinkage", ",", "C", ",", "Twine", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "getPrivateGlobalPrefix", "(", ")", ")", "+", "", "+", "Twine", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunctionNumber", "(", ")", ")", "+", "", "+", "Twine", "(", "AFI", "->", "createPICLabelUId", "(", ")", ")", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "dyn_cast", "<", "GlobalValue", ">", "(", "GV", ")", ",", "dl", ",", "PtrVT", ")", ";", "return", "LowerGlobalAddress", "(", "GA", ",", "DAG", ")", ";", "}", "if", "(", "CP", "->", "isMachineConstantPoolEntry", "(", ")", ")", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getMachineCPVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "else", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering108", "Func": "LowerConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76912, "Length": 226, "Cover_Rate": 0.7985865724381626} {"Template_token": ["", "auto", "AFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "auto", "T", "=", "const_cast", "<", "Type", "*", ">", "(", "CP", "->", "getType", "(", ")", ")", ";", "auto", "C", "=", "const_cast", "<", "Constant", "*", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ";", "auto", "M", "=", "const_cast", "<", "Module", "*", ">", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "getParent", "(", ")", ")", ";", "auto", "GV", "=", "new", "GlobalVariable", "(", "*", "M", ",", "T", ",", "true", ",", "GlobalVariable", "::", "InternalLinkage", ",", "C", ",", "Twine", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "getPrivateGlobalPrefix", "(", ")", ")", "+", "", "+", "Twine", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunctionNumber", "(", ")", ")", "+", "", "+", "Twine", "(", "AFI", "->", "createPICLabelUId", "(", ")", ")", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "dyn_cast", "<", "GlobalValue", ">", "(", "GV", ")", ",", "dl", ",", "PtrVT", ")", ";", "return", "LowerGlobalAddress", "(", "GA", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering108", "Func": "LowerConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76913, "Length": 160, "Cover_Rate": 0.5653710247349824} {"Template_token": ["", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "}", "else", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "", ":", "&", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":"], "ground_truth": ["ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";"], "File": "ARMISelLowering108", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76915, "Length": 461, "Cover_Rate": 0.3546153846153846} {"Template_token": ["", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Val", ";", "Entry", ".", "Ty", "=", "Val", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "IsZExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Exponent", ";", "Entry", ".", "Ty", "=", "Exponent", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "IsZExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Type", "*", "LCRTy", "=", "Val", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "TCChain", "=", "InChain", ";", "const", "auto", "*", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "bool", "IsTC", "=", "TLI", ".", "isInTailCallPosition", "(", "DAG", ",", "Op", ".", "getNode", "(", ")", ",", "TCChain", ")", "&&", "F", "->", "getReturnType", "(", ")", "==", "LCRTy", ";", "if", "(", "IsTC", ")", "InChain", "=", "TCChain", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "CallingConv", "::", "_AAPCS_VFP", ",", "LCRTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setTailCall", "(", "IsTC", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CI", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";"], "ground_truth": ["return", "!", "CI", ".", "second", ".", "getNode", "(", ")", "?", "DAG", ".", "getRoot", "(", ")", ":", "CI", ".", "first", ";"], "File": "ARMISelLowering108", "Func": "LowerFPOWI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76916, "Length": 251, "Cover_Rate": 0.6729222520107239} {"Template_token": ["", "Entry", ".", "Node", "=", "SRet", ";", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Entry", ".", "IsZExt", "=", "false", ";", "Entry", ".", "IsSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "RetTy", "=", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "}", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Entry", ".", "IsZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";", "RTLIB", "::", "Libcall", "LC", "=", "(", "ArgVT", "==", "", ")", "?", "RTLIB", "::", "SINCOS_F64", ":", "RTLIB", "::", "SINCOS_F32", ";", "CallingConv", "::", "ID", "CC", "=", "getLibcallCallingConv", "(", "LC", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DL", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CC", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", "ShouldUseSRet", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "if", "(", "!", "ShouldUseSRet", ")", "return", "CallResult", ".", "first", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "SRet", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "dl", ")", ")", ";"], "ground_truth": ["SDValue", "LoadCos", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "LoadSin", ".", "getValue", "(", "", ")", ",", "Add", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "ARMISelLowering108", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76917, "Length": 295, "Cover_Rate": 0.5452865064695009} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalTLSAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "LowerGlobalTLSAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "return", "LowerGlobalTLSAddressWindows", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "EmulatedTLS", ")", "return", "LowerToTLSEmulatedModel", "(", "GA", ",", "DAG", ")", ";", "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GA", "->", "getGlobal", "(", ")", ")", ";"], "ground_truth": ["switch", "(", "model", ")", "{"], "File": "ARMISelLowering108", "Func": "LowerGlobalTLSAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76918, "Length": 112, "Cover_Rate": 0.7133757961783439} {"Template_token": ["", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "LowerGlobalTLSAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "return", "LowerGlobalTLSAddressWindows", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "EmulatedTLS", ")", "return", "LowerToTLSEmulatedModel", "(", "GA", ",", "DAG", ")", ";", "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GA", "->", "getGlobal", "(", ")", ")", ";"], "ground_truth": ["switch", "(", "model", ")", "{"], "File": "ARMISelLowering108", "Func": "LowerGlobalTLSAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76919, "Length": 98, "Cover_Rate": 0.6242038216560509} {"Template_token": ["", "SDValue", "DescAddr", "=", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "FuncTLVGet", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "DescAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "", ")", ";", "MachineFunction", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setAdjustsStack", "(", "true", ")", ";", "auto", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", "*", "F", ".", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ";", "auto", "ARI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getTLSCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Chain", ",", "FuncTLVGet", ",", "DAG", ".", "getRegister", "(", "", ",", "", ")", ",", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering108", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76920, "Length": 233, "Cover_Rate": 0.823321554770318} {"Template_token": ["", "SDValue", "FuncTLVGet", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "DescAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "", ")", ";", "MachineFunction", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setAdjustsStack", "(", "true", ")", ";", "auto", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", "*", "F", ".", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["auto", "ARI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";"], "File": "ARMISelLowering108", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76921, "Length": 111, "Cover_Rate": 0.392226148409894} {"Template_token": ["", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "StringRef", "IntKind", "=", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";", "int64_t", "LROffset", ";", "if", "(", "IntKind", "==", "", "||", "IntKind", "==", "", "||", "IntKind", "==", "", "||", "IntKind", "==", "", ")", "LROffset", "=", "", ";", "else", "if", "(", "IntKind", "==", "", "||", "IntKind", "==", "", ")", "LROffset", "=", "", ";", "else", "report_fatal_error", "(", "", "", ")", ";", "RetOps", ".", "insert", "(", "RetOps", ".", "begin", "(", ")", "+", "", ",", "DAG", ".", "getConstant", "(", "LROffset", ",", "DL", ",", "", ",", "false", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "RetOps", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering108", "Func": "LowerInterruptReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76922, "Length": 124, "Cover_Rate": 0.8211920529801324} {"Template_token": ["", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "StringRef", "IntKind", "=", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";", "int64_t", "LROffset", ";", "if", "(", "IntKind", "==", "", "||", "IntKind", "==", "", "||", "IntKind", "==", "", "||", "IntKind", "==", "", ")", "LROffset", "=", "", ";", "else", "if", "(", "IntKind", "==", "", "||", "IntKind", "==", "", ")", "LROffset", "=", "", ";", "else", "report_fatal_error", "(", "", "", ")", ";", "RetOps", ".", "insert", "(", "RetOps", ".", "begin", "(", ")", "+", "", ",", "DAG", ".", "getConstant", "(", "LROffset", ",", "DL", ",", "", ",", "false", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "RetOps", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering108", "Func": "LowerInterruptReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76923, "Length": 124, "Cover_Rate": 0.8211920529801324} {"Template_token": ["", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering108", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76924, "Length": 290, "Cover_Rate": 0.3805774278215223} {"Template_token": ["", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "if", "(", "IsPositionIndependent", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering108", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76925, "Length": 311, "Cover_Rate": 0.40813648293963256} {"Template_token": ["", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSETCCE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerXALUO", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerAtomicLoadStore", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFSINCOS", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering108", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76926, "Length": 310, "Cover_Rate": 0.3463687150837989} {"Template_token": ["", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSETCCE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerXALUO", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering108", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76927, "Length": 402, "Cover_Rate": 0.4491620111731844} {"Template_token": ["", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Arg", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";"], "File": "ARMISelLowering108", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76928, "Length": 364, "Cover_Rate": 0.4053452115812918} {"Template_token": ["", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "CondCode2", "!=", "", ")", "{"], "File": "ARMISelLowering108", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76929, "Length": 236, "Cover_Rate": 0.35542168674698793} {"Template_token": ["", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{"], "ground_truth": ["SDValue", "cc2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "dl", ",", "", ")", ";"], "File": "ARMISelLowering108", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76930, "Length": 254, "Cover_Rate": 0.3825301204819277} {"Template_token": ["", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "LHS", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "", ")", ";", "assert", "(", "Carry", ".", "getOpcode", "(", ")", "!=", "", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "LHS", ".", "getValueType", "(", ")", ",", "", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VTs", ",", "LHS", ",", "RHS", ",", "Carry", ")", ";", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "TVal", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";"], "ground_truth": ["SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "IntCCToCC", "(", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ")", "->", "get", "(", ")", ")", ",", "DL", ",", "", ")", ";"], "File": "ARMISelLowering108", "Func": "LowerSETCCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76931, "Length": 133, "Cover_Rate": 0.4962686567164179} {"Template_token": ["", "assert", "(", "Carry", ".", "getOpcode", "(", ")", "!=", "", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "LHS", ".", "getValueType", "(", ")", ",", "", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VTs", ",", "LHS", ",", "RHS", ",", "Carry", ")", ";", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "TVal", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "IntCCToCC", "(", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ")", "->", "get", "(", ")", ")", ",", "DL", ",", "", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";"], "ground_truth": ["SDValue", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "", ",", "Cmp", ".", "getValue", "(", "", ")", ",", "SDValue", "(", ")", ")", ";"], "File": "ARMISelLowering108", "Func": "LowerSETCCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76932, "Length": 143, "Cover_Rate": 0.5335820895522388} {"Template_token": ["", "SDLoc", "DL", "(", "N", ")", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "-", "imm", ",", "DL", ",", "", ")", ";", "unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "RHS", ")", ";", "}", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering108", "Func": "PerformAddcSubcCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76933, "Length": 71, "Cover_Rate": 0.44375} {"Template_token": ["", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "{", "int32_t", "imm", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "imm", "<", "", "&&", "imm", ">", "std", "::", "numeric_limits", "<", "int", ">", "::", "min", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "-", "imm", ",", "DL", ",", "", ")", ";", "unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "RHS", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering108", "Func": "PerformAddcSubcCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76934, "Length": 118, "Cover_Rate": 0.7375} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "PerformAddeSubeCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "AddCombineTo64bitUMAAL", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering108", "Func": "PerformADDECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76936, "Length": 44, "Cover_Rate": 0.6875} {"Template_token": ["", "unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "RHS", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering108", "Func": "PerformAddeSubeCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76937, "Length": 49, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "if", "(", "SplatBitSize", "<=", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMISelLowering108", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76938, "Length": 157, "Cover_Rate": 0.564748201438849} {"Template_token": ["", "BuildVectorSDNode", "*", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";"], "File": "ARMISelLowering108", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76939, "Length": 184, "Cover_Rate": 0.6618705035971223} {"Template_token": ["", "SDValue", "cc", ";", "SDValue", "NewCmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "FalseVal", ",", "cc", ",", "N", "->", "getOperand", "(", "", ")", ",", "NewCmp", ")", ";", "}", "if", "(", "CC", "==", "", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "LHS", "->", "hasOneUse", "(", ")", ")", "{", "auto", "*", "LHS0C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "LHS1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "(", "LHS0C", "&&", "LHS0C", "->", "getZExtValue", "(", ")", "==", "", ")", "&&", "(", "LHS1C", "&&", "LHS1C", "->", "getZExtValue", "(", ")", "==", "", ")", "&&", "(", "RHSC", "&&", "RHSC", "->", "getZExtValue", "(", ")", "==", "", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "LHS", "->", "getOperand", "(", "", ")", ",", "LHS", "->", "getOperand", "(", "", ")", ",", "LHS", "->", "getOperand", "(", "", ")", ")", ";", "}", "}", "if", "(", "Res", ".", "getNode", "(", ")", ")", "{", "KnownBits", "Known", ";", "DAG", ".", "computeKnownBits", "(", "SDValue", "(", "N", ",", "", ")", ",", "Known", ")", ";", "if", "(", "Known", ".", "Zero", "==", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";", "else", "if", "(", "Known", ".", "Zero", "==", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";", "else", "if", "(", "Known", ".", "Zero", "==", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering108", "Func": "PerformCMOVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76940, "Length": 314, "Cover_Rate": 0.5460869565217391} {"Template_token": ["", "return", "SDValue", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SHL", "=", "N", "->", "getOperand", "(", "", ")", ";", "auto", "*", "C1ShlC2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SHL", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C1ShlC2", "||", "!", "C2", ")", "return", "SDValue", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "N", "->", "dump", "(", ")", ")", ";", "APInt", "C2Int", "=", "C2", "->", "getAPIntValue", "(", ")", ";", "APInt", "C1Int", "=", "C1ShlC2", "->", "getAPIntValue", "(", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "C2Int", ".", "getBitWidth", "(", ")", ",", "C2Int", ".", "getBitWidth", "(", ")", "-", "C2", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "(", "C1Int", "&", "Mask", ")", "!=", "C1Int", ")", "return", "SDValue", "(", ")", ";", "C1Int", ".", "lshrInPlace", "(", "C2Int", ")", ";", "unsigned", "Zeros", "=", "C1Int", ".", "countLeadingZeros", "(", ")", "+", "C1Int", ".", "countTrailingZeros", "(", ")", ";", "if", "(", "C1Int", ".", "getBitWidth", "(", ")", "-", "Zeros", ">", "", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["Zeros", "=", "C2Int", ".", "countLeadingZeros", "(", ")", "+", "C2Int", ".", "countTrailingZeros", "(", ")", ";"], "File": "ARMISelLowering108", "Func": "PerformSHLSimplify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76942, "Length": 306, "Cover_Rate": 0.5719626168224299} {"Template_token": ["", "if", "(", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SHL", "=", "N", "->", "getOperand", "(", "", ")", ";", "auto", "*", "C1ShlC2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SHL", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C1ShlC2", "||", "!", "C2", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "N", "->", "dump", "(", ")", ")", ";"], "File": "ARMISelLowering108", "Func": "PerformSHLSimplify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76943, "Length": 168, "Cover_Rate": 0.31401869158878504} {"Template_token": ["", "unsigned", "PaddedSize", "=", "Size", "+", "(", "(", "RequiredPadding", "==", "", ")", "?", "", ":", "RequiredPadding", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", "&&", "Size", ">", "", ")", "if", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "", ">=", "ConstpoolPromotionMaxTotal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "allUsersAreInFunction", "(", "GVar", ",", "F", ")", "&&", "!", "(", "Size", "<=", "", "&&", "allUsersAreInFunctions", "(", "GVar", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RequiredPadding", "!=", "", ")", "{", "StringRef", "S", "=", "CDAInit", "->", "getAsString", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "", ">", "V", "(", "S", ".", "size", "(", ")", ")", ";", "std", "::", "copy", "(", "S", ".", "bytes_begin", "(", ")", ",", "S", ".", "bytes_end", "(", ")", ",", "V", ".", "begin", "(", ")", ")", ";", "while", "(", "RequiredPadding", "--", ")", "V", ".", "push_back", "(", "", ")", ";", "Init", "=", "ConstantDataArray", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "V", ")", ";", "}", "auto", "CPVal", "=", "ConstantPoolConstant", "::", "Create", "(", "GVar", ",", "Init", ")", ";"], "ground_truth": ["SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPVal", ",", "PtrVT", ",", "", ")", ";"], "File": "ARMISelLowering108", "Func": "promoteToConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76944, "Length": 213, "Cover_Rate": 0.426} {"Template_token": ["", "SDValue", "TargetLowering", "::", "ReconstructShuffle", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "struct", "ShuffleSourceInfo", "{", "SDValue", "Vec", ";", "unsigned", "MinElt", "=", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";", "unsigned", "MaxElt", "=", "", ";", "SDValue", "ShuffleVec", ";", "int", "WindowBase", "=", "", ";", "int", "WindowScale", "=", "", ";", "ShuffleSourceInfo", "(", "SDValue", "Vec", ")", ":", "Vec", "(", "Vec", ")", ",", "ShuffleVec", "(", "Vec", ")", "{", "}", "bool", "operator", "==", "(", "SDValue", "OtherVec", ")", "{", "return", "Vec", "==", "OtherVec", ";", "}", "}", ";", "SmallVector", "<", "ShuffleSourceInfo", ",", "", ">", "Sources", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "else", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "", ")", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "SourceVec", "=", "V", ".", "getOperand", "(", "", ")", ";", "auto", "Source", "=", "llvm", "::", "find", "(", "Sources", ",", "SourceVec", ")", ";", "if", "(", "Source", "==", "Sources", ".", "end", "(", ")", ")", "Source", "=", "Sources", ".", "insert", "(", "Sources", ".", "end", "(", ")", ",", "ShuffleSourceInfo", "(", "SourceVec", ")", ")", ";", "unsigned", "EltNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Source", "->", "MinElt", "=", "std", "::", "min", "(", "Source", "->", "MinElt", ",", "EltNo", ")", ";", "Source", "->", "MaxElt", "=", "std", "::", "max", "(", "Source", "->", "MaxElt", ",", "EltNo", ")", ";", "}", "if", "(", "Sources", ".", "size", "(", ")", ">", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "SmallestEltTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "for", "(", "auto", "&", "Source", ":", "Sources", ")", "{", "EVT", "SrcEltTy", "=", "Source", ".", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "SrcEltTy", ".", "bitsLT", "(", "SmallestEltTy", ")", ")", "SmallestEltTy", "=", "SrcEltTy", ";", "}", "unsigned", "ResMultiplier", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "NumElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "EVT", "ShuffleVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SmallestEltTy", ",", "NumElts", ")", ";", "for", "(", "auto", "&", "Src", ":", "Sources", ")", "{", "EVT", "SrcVT", "=", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", "continue", ";", "EVT", "EltVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumSrcElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "EltVT", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["EVT", "DestVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumSrcElts", ")", ";"], "File": "ARMISelLowering108", "Func": "ReconstructShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76945, "Length": 497, "Cover_Rate": 0.39164696611505123} {"Template_token": ["", "SDValue", "Res", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "ExpandREAD_REGISTER", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerREM", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerDivRem", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ";", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "case", "", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "return", "ExpandDIV_Windows", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "N", "->", "getOpcode", "(", ")", "==", "", ",", "Results", ")", ";", "case", "", ":", "ReplaceCMP_SWAP_64Results", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "", ":", "return", "ReplaceLongIntrinsic", "(", "N", ",", "Results", ",", "DAG", ")", ";", "}"], "ground_truth": ["if", "(", "Res", ".", "getNode", "(", ")", ")", "Results", ".", "push_back", "(", "Res", ")", ";"], "File": "ARMISelLowering108", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76946, "Length": 241, "Cover_Rate": 0.8253424657534246} {"Template_token": ["", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "return", "ExpandDIV_Windows", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "N", "->", "getOpcode", "(", ")", "==", "", ",", "Results", ")", ";", "case", "", ":", "ReplaceCMP_SWAP_64Results", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "", ":", "return", "ReplaceLongIntrinsic", "(", "N", ",", "Results", ",", "DAG", ")", ";", "}"], "ground_truth": ["if", "(", "Res", ".", "getNode", "(", ")", ")", "Results", ".", "push_back", "(", "Res", ")", ";"], "File": "ARMISelLowering108", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76947, "Length": 96, "Cover_Rate": 0.3287671232876712} {"Template_token": ["", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "isThumb", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg4", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "NewVReg5", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg5", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg4", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg5", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering108", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76948, "Length": 504, "Cover_Rate": 0.5190525231719877} {"Template_token": ["", "addRegisterClass", "(", "VT", ",", "", ")", ";"], "ground_truth": ["addTypeForNEON", "(", "VT", ",", "", ",", "", ")", ";"], "File": "ARMISelLowering109", "Func": "addDRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76949, "Length": 16, "Cover_Rate": 0.5} {"Template_token": ["", "addTypeForNEON", "(", "VT", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "addDRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76950, "Length": 10, "Cover_Rate": 0.3125} {"Template_token": ["", "addTypeForNEON", "(", "VT", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "addQRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76951, "Length": 10, "Cover_Rate": 0.3125} {"Template_token": ["", "void", "TargetLowering", "::", "addQRTypeForNEON", "(", "EVT", "VT", ")", "{", "addRegisterClass", "(", "VT", ",", "", ")", ";"], "ground_truth": ["addTypeForNEON", "(", "VT", ",", "", ",", "", ")", ";"], "File": "ARMISelLowering109", "Func": "addQRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76952, "Length": 25, "Cover_Rate": 0.78125} {"Template_token": ["", "if", "(", "ElemTy", "!=", "", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";"], "File": "ARMISelLowering109", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76953, "Length": 317, "Cover_Rate": 0.5763636363636364} {"Template_token": ["", "}", "}", "else", "{", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "", ")", ";", "switch", "(", "Val", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "case", "", ":", "CanonicalVT", "=", "", ";", "break", ";", "case", "", ":", "CanonicalVT", "=", "", ";", "break", ";", "case", "", ":", "CanonicalVT", "=", "", ";", "break", ";", "case", "", ":", "CanonicalVT", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "assign", "(", "CanonicalVT", ".", "getVectorNumElements", "(", ")", ",", "Val", ")", ";"], "ground_truth": ["SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CanonicalVT", ",", "&", "Ops", "[", "", "]", ",", "Ops", ".", "size", "(", ")", ")", ";"], "File": "ARMISelLowering109", "Func": "BuildSplat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76954, "Length": 122, "Cover_Rate": 0.4107744107744108} {"Template_token": ["", "case", "", ":", "CanonicalVT", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "}", "else", "{", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "", ")", ";", "switch", "(", "Val", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "case", "", ":", "CanonicalVT", "=", "", ";", "break", ";", "case", "", ":", "CanonicalVT", "=", "", ";", "break", ";", "case", "", ":", "CanonicalVT", "=", "", ";", "break", ";", "case", "", ":", "CanonicalVT", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "assign", "(", "CanonicalVT", ".", "getVectorNumElements", "(", ")", ",", "Val", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CanonicalVT", ",", "&", "Ops", "[", "", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Res", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "BuildSplat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76955, "Length": 155, "Cover_Rate": 0.5218855218855218} {"Template_token": ["", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":"], "ground_truth": ["return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";"], "File": "ARMISelLowering109", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76958, "Length": 94, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";"], "File": "ARMISelLowering109", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76959, "Length": 57, "Cover_Rate": 0.40425531914893614} {"Template_token": ["", "static", "bool", "CC__AAPCS_Custom_f64", "(", "unsigned", "&", "ValNo", ",", "EVT", "&", "ValVT", ",", "EVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "", "&", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "if", "(", "!", "f64AssignAAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";", "if", "(", "LocVT", "==", "", "&&", "!", "f64AssignAAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "false", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering109", "Func": "CC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76960, "Length": 80, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "if", "(", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";", "if", "(", "LocVT", "==", "", "&&", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "false", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering109", "Func": "CC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76961, "Length": 49, "Cover_Rate": 0.5764705882352941} {"Template_token": ["", "static", "bool", "CC__APCS_Custom_f64", "(", "unsigned", "&", "ValNo", ",", "EVT", "&", "ValVT", ",", "EVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "", "&", "ArgFlags", ",", "CCState", "&", "State", ")", "{"], "ground_truth": ["if", "(", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";"], "File": "ARMISelLowering109", "Func": "CC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76962, "Length": 52, "Cover_Rate": 0.611764705882353} {"Template_token": ["", "}", "bool", "DoXform", "=", "false", ";", "bool", "InvCC", "=", "false", ";", "assert", "(", "(", "Opc", "==", "", "||", "(", "Opc", "==", "", "&&", "Slct", "==", "N", "->", "getOperand", "(", "", ")", ")", ")", "&&", "", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "cast", "<", "ConstantSDNode", ">", "(", "LHS", ")", "->", "isNullValue", "(", ")", ")", "{", "DoXform", "=", "true", ";", "}", "else", "if", "(", "CC", "!=", "", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "", "&&", "cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", "->", "isNullValue", "(", ")", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "SDValue", "Op0", "=", "Slct", ".", "getOperand", "(", "", ")", ";", "EVT", "OpVT", "=", "isSlctCC", "?", "Op0", ".", "getValueType", "(", ")", ":", "Op0", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "bool", "isInt", "=", "OpVT", ".", "isInteger", "(", ")", ";", "CC", "=", "", "(", "CC", ",", "isInt", ")", ";", "if", "(", "!", "TLI", ".", "isCondCodeLegal", "(", "CC", ",", "OpVT", ")", ")", "return", "SDValue", "(", ")", ";", "DoXform", "=", "true", ";", "InvCC", "=", "true", ";", "}"], "ground_truth": ["if", "(", "DoXform", ")", "{"], "File": "ARMISelLowering109", "Func": "combineSelectAndUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76963, "Length": 183, "Cover_Rate": 0.35192307692307695} {"Template_token": ["", "void", "TargetLowering", "::", "computeMaskedBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "const", "APInt", "&", "Mask", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "KnownZero", "=", "KnownOne", "=", "APInt", "(", "Mask", ".", "getBitWidth", "(", ")", ",", "", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";"], "ground_truth": ["case", "", ":", "{"], "File": "ARMISelLowering109", "Func": "computeMaskedBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76964, "Length": 64, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "Dst", ",", "Src", ",", "SizeNode", ",", "Flags", ".", "getByValAlign", "(", ")", ",", "false", ",", "NULL", ",", "", ",", "NULL", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "CreateCopyOfByValArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76966, "Length": 33, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "break", ";", "}", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "transferSuccessors", "(", "BB", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "scratch", "=", "RegInfo", ".", "createVirtualRegister", "(", "", ")", ";", "unsigned", "scratch2", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "RegInfo", ".", "createVirtualRegister", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "", "||", "BinOpcode", "==", "", ")", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ")", ".", "addReg", "(", "", ")", ";", "}", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["BB", "->", "addSuccessor", "(", "loopMBB", ")", ";"], "File": "ARMISelLowering109", "Func": "EmitAtomicBinary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76967, "Length": 307, "Cover_Rate": 0.5320623916811091} {"Template_token": ["", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "transferSuccessors", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "=", "loop1MBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop2MBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "newval", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loop1MBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";"], "ground_truth": ["BB", "->", "addSuccessor", "(", "exitMBB", ")", ";"], "File": "ARMISelLowering109", "Func": "EmitAtomicCmpSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76968, "Length": 333, "Cover_Rate": 0.5625} {"Template_token": ["", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "I", "=", "BB", "->", "succ_begin", "(", ")", ",", "E", "=", "BB", "->", "succ_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "EM", "->", "insert", "(", "std", "::", "make_pair", "(", "*", "I", ",", "sinkMBB", ")", ")", ";", "sinkMBB", "->", "addSuccessor", "(", "*", "I", ")", ";", "}", "while", "(", "!", "BB", "->", "succ_empty", "(", ")", ")", "BB", "->", "removeSuccessor", "(", "BB", "->", "succ_begin", "(", ")", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "sinkMBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ";", "F", "->", "DeleteMachineInstr", "(", "MI", ")", ";", "return", "BB", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ";", "bool", "SrcIsKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "SrcReg", "!=", "", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "MF", "->", "getRegInfo", "(", ")", ".", "getRegClass", "(", "SrcReg", ")", ";", "unsigned", "CopyOpc", "=", "(", "RC", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "CopyOpc", ")", ",", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "SrcIsKill", ")", ")", ";"], "File": "ARMISelLowering109", "Func": "EmitInstrWithCustomInserter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76969, "Length": 436, "Cover_Rate": 0.30704225352112674} {"Template_token": ["", "while", "(", "EmittedNumMemOps", "<", "NumMemOps", ")", "{", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcSV", ",", "SrcSVOff", "+", "SrcOff", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "", ")", ")", ",", "DstSV", ",", "DstSVOff", "+", "DstOff", ",", "false", ",", "false", ",", "", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcSV", ",", "SrcSVOff", "+", "SrcOff", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "i", "=", "", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}"], "ground_truth": ["TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "", ")", ")", ",", "DstSV", ",", "DstSVOff", "+", "DstOff", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering109", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76970, "Length": 463, "Cover_Rate": 0.6430555555555556} {"Template_token": ["", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "ExpandBIT_CONVERT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76971, "Length": 79, "Cover_Rate": 0.42245989304812837} {"Template_token": ["", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76972, "Length": 119, "Cover_Rate": 0.6040609137055838} {"Template_token": ["", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ",", "", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "ARMISelLowering109", "Func": "f64AssignAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76973, "Length": 72, "Cover_Rate": 0.36923076923076925} {"Template_token": ["", "static", "bool", "f64AssignAPCS", "(", "unsigned", "&", "ValNo", ",", "EVT", "&", "ValVT", ",", "EVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "CCState", "&", "State", ",", "bool", "CanFail", ")", "{", "static", "const", "unsigned", "RegList", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ",", "", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "else", "{", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ",", "", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "else", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "f64AssignAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76974, "Length": 187, "Cover_Rate": 0.958974358974359} {"Template_token": ["", "static", "const", "unsigned", "LoRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "LoRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "unsigned", "i", ";"], "ground_truth": ["for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";"], "File": "ARMISelLowering109", "Func": "f64RetAssign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76975, "Length": 63, "Cover_Rate": 0.3987341772151899} {"Template_token": ["", "OP_COPY", "=", "", ",", "OP_VREV", ",", "OP_VDUP0", ",", "OP_VDUP1", ",", "OP_VDUP2", ",", "OP_VDUP3", ",", "OP_VEXT1", ",", "OP_VEXT2", ",", "OP_VEXT3", ",", "OP_VUZPL", ",", "OP_VUZPR", ",", "OP_VZIPL", ",", "OP_VZIPR", ",", "OP_VTRNL", ",", "OP_VTRNR", "}", ";", "if", "(", "OpNum", "==", "OP_COPY", ")", "{", "if", "(", "LHSID", "==", "(", "", "*", "", "+", "", ")", "*", "", "+", "", ")", "return", "LHS", ";", "assert", "(", "LHSID", "==", "(", "(", "", "*", "", "+", "", ")", "*", "", "+", "", ")", "*", "", "+", "", "&&", "", ")", ";", "return", "RHS", ";", "}", "SDValue", "OpLHS", ",", "OpRHS", ";", "OpLHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "LHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "OpRHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "RHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "EVT", "VT", "=", "OpLHS", ".", "getValueType", "(", ")", ";", "switch", "(", "OpNum", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "OP_VREV", ":", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "case", "OP_VDUP0", ":", "case", "OP_VDUP1", ":"], "ground_truth": ["case", "OP_VDUP2", ":"], "File": "ARMISelLowering109", "Func": "GeneratePerfectShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76976, "Length": 176, "Cover_Rate": 0.4} {"Template_token": ["", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isLegalICmpImmediate", "(", "C", "-", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", ">", "", "&&", "isLegalICmpImmediate", "(", "C", "-", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isLegalICmpImmediate", "(", "C", "+", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "getARMCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76977, "Length": 138, "Cover_Rate": 0.35384615384615387} {"Template_token": ["", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "", "&&", "Ptr", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "VT", "==", "", "||", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "isSEXTLoad", ")", ")", "{", "Base", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Ptr", "->", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", "{", "assert", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "", ")", ";", "isInc", "=", "false", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "-", "RHSC", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";", "return", "true", ";", "}", "}", "isInc", "=", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "", ")", ";", "Offset", "=", "Ptr", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering109", "Func": "getARMIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76978, "Length": 156, "Cover_Rate": 0.35214446952595935} {"Template_token": ["", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "unsigned", "ArgSize", "=", "NextVA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering109", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76979, "Length": 120, "Cover_Rate": 0.449438202247191} {"Template_token": ["", "unsigned", "ArgSize", "=", "NextVA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering109", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76980, "Length": 92, "Cover_Rate": 0.3445692883895131} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getFunctionAlignment", "(", "const", "Function", "*", "F", ")", "const", "{", "return", "getTargetMachine", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "getFunctionAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76982, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "SDValue", "Vec", ";", "SDValue", "Cst", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "MVT", "TVT", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "{", "Ops", ".", "assign", "(", "", ",", "Cst", ")", ";", "TVT", "=", "", ";", "}", "else", "{", "Ops", ".", "assign", "(", "", ",", "Cst", ")", ";", "TVT", "=", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "getOnesVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76983, "Length": 67, "Cover_Rate": 0.46853146853146854} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "EVT", "VT", ";", "SDValue", "Ptr", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";"], "ground_truth": ["}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{"], "File": "ARMISelLowering109", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76984, "Length": 72, "Cover_Rate": 0.36180904522613067} {"Template_token": ["", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "getIndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "if", "(", "!", "isLegal", ")", "return", "false", ";", "AM", "=", "isInc", "?", "", ":", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76985, "Length": 138, "Cover_Rate": 0.6934673366834171} {"Template_token": ["", "switch", "(", "Constraint", "[", "", "]", ")", "{", "default", ":", "break", ";", "case", "'l'", ":", "return", "make_vector", "<", "unsigned", ">", "(", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ")", ";", "case", "'r'", ":", "return", "make_vector", "<", "unsigned", ">", "(", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "return", "make_vector", "<", "unsigned", ">", "(", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "make_vector", "<", "unsigned", ">", "(", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "make_vector", "<", "unsigned", ">", "(", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ")", ";"], "File": "ARMISelLowering109", "Func": "getRegClassForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76986, "Length": 248, "Cover_Rate": 0.5367965367965368} {"Template_token": ["", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "break", ";", "}", "}", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76987, "Length": 84, "Cover_Rate": 0.47191011235955055} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering109", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76988, "Length": 342, "Cover_Rate": 0.57} {"Template_token": ["", "static", "SDValue", "getVFPCmp", "(", "SDValue", "LHS", ",", "SDValue", "RHS", ",", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ")", "{", "SDValue", "Cmp", ";", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cmp", ")", ";"], "File": "ARMISelLowering109", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76989, "Length": 76, "Cover_Rate": 0.8539325842696629} {"Template_token": ["", "SDValue", "Cmp", ";"], "ground_truth": ["if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";"], "File": "ARMISelLowering109", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76990, "Length": 28, "Cover_Rate": 0.3146067415730337} {"Template_token": ["", "int32_t", "Exp", "=", "(", "Imm", ".", "lshr", "(", "", ")", ".", "getSExtValue", "(", ")", "&", "", ")", "-", "", ";", "int64_t", "Mantissa", "=", "Imm", ".", "getZExtValue", "(", ")", "&", "", ";", "if", "(", "Mantissa", "&", "", ")", "return", "-", "", ";", "Mantissa", ">>=", "", ";"], "ground_truth": ["if", "(", "(", "Mantissa", "&", "", ")", "!=", "Mantissa", ")", "return", "-", "", ";"], "File": "ARMISelLowering109", "Func": "getVFPf32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76991, "Length": 59, "Cover_Rate": 0.4125874125874126} {"Template_token": ["", "APInt", "Imm", "=", "FPImm", ".", "bitcastToAPInt", "(", ")", ";", "uint64_t", "Sign", "=", "Imm", ".", "lshr", "(", "", ")", ".", "getZExtValue", "(", ")", "&", "", ";", "int64_t", "Exp", "=", "(", "Imm", ".", "lshr", "(", "", ")", ".", "getSExtValue", "(", ")", "&", "", ")", "-", "", ";", "uint64_t", "Mantissa", "=", "Imm", ".", "getZExtValue", "(", ")", "&", "", ";", "if", "(", "Mantissa", "&", "", ")", "return", "-", "", ";", "Mantissa", ">>=", "", ";", "if", "(", "(", "Mantissa", "&", "", ")", "!=", "Mantissa", ")", "return", "-", "", ";", "if", "(", "Exp", "<", "-", "", "||", "Exp", ">", "", ")", "return", "-", "", ";"], "ground_truth": ["Exp", "=", "(", "(", "Exp", "+", "", ")", "&", "", ")", "^", "", ";"], "File": "ARMISelLowering109", "Func": "getVFPf64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76992, "Length": 113, "Cover_Rate": 0.7902097902097902} {"Template_token": ["", "uint64_t", "Sign", "=", "Imm", ".", "lshr", "(", "", ")", ".", "getZExtValue", "(", ")", "&", "", ";", "int64_t", "Exp", "=", "(", "Imm", ".", "lshr", "(", "", ")", ".", "getSExtValue", "(", ")", "&", "", ")", "-", "", ";", "uint64_t", "Mantissa", "=", "Imm", ".", "getZExtValue", "(", ")", "&", "", ";"], "ground_truth": ["if", "(", "Mantissa", "&", "", ")", "return", "-", "", ";"], "File": "ARMISelLowering109", "Func": "getVFPf64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76993, "Length": 57, "Cover_Rate": 0.3986013986013986} {"Template_token": ["", "BuildVectorSDNode", "*", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "!", "BVN", "||", "!", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ",", "ByteSize", "*", "", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SplatBitSize", ">", "ByteSize", "*", "", ")", "return", "SDValue", "(", ")", ";", "return", "isVMOVSplat", "(", "SplatBits", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "getVMOVImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76994, "Length": 85, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "bool", "HasAnyUndefs", ";", "if", "(", "!", "BVN", "||", "!", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ",", "ElementBits", ")", "||", "SplatBitSize", ">", "ElementBits", ")", "return", "false", ";", "Cnt", "=", "SplatBits", ".", "getSExtValue", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering109", "Func": "getVShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76995, "Length": 42, "Cover_Rate": 0.4077669902912621} {"Template_token": ["", "BuildVectorSDNode", "*", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "!", "BVN", "||", "!", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ",", "ElementBits", ")", "||", "SplatBitSize", ">", "ElementBits", ")", "return", "false", ";", "Cnt", "=", "SplatBits", ".", "getSExtValue", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering109", "Func": "getVShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76996, "Length": 66, "Cover_Rate": 0.6407766990291263} {"Template_token": ["", "MVT", "TVT", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "{", "Ops", ".", "assign", "(", "", ",", "Cst", ")", ";", "TVT", "=", "", ";", "}", "else", "{", "Ops", ".", "assign", "(", "", ",", "Cst", ")", ";", "TVT", "=", "", ";", "}", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "TVT", ",", "&", "Ops", "[", "", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vec", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "getZeroVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76997, "Length": 84, "Cover_Rate": 0.5874125874125874} {"Template_token": ["", "SDValue", "WrapperOp", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "WrapperOp", ")", ")", "if", "(", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ")", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "isFloatingPointZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76998, "Length": 60, "Cover_Rate": 0.425531914893617} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "if", "(", "VT", "==", "", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "isFPImmLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76999, "Length": 34, "Cover_Rate": 0.4927536231884058} {"Template_token": ["", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "default", ":", "if", "(", "AM", ".", "BaseOffs", ")", "return", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "isLegalT2ScaledAddressingMode", "(", "AM", ",", "VT", ")", ";", "int", "Scale", "=", "AM", ".", "Scale", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{"], "ground_truth": ["default", ":", "return", "false", ";"], "File": "ARMISelLowering109", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77000, "Length": 88, "Cover_Rate": 0.36065573770491804} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";"], "File": "ARMISelLowering109", "Func": "isLegalICmpImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77001, "Length": 35, "Cover_Rate": 0.5932203389830508} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "return", "Imm", ">=", "", "&&", "Imm", "<=", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "isLegalICmpImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77002, "Length": 27, "Cover_Rate": 0.4576271186440678} {"Template_token": ["", "static", "bool", "isVEXTMask", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ",", "bool", "&", "ReverseVEXT", ",", "unsigned", "&", "Imm", ")", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "ReverseVEXT", "=", "false", ";", "Imm", "=", "M", "[", "", "]", ";", "unsigned", "ExpectedElt", "=", "Imm", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "ExpectedElt", "+=", "", ";"], "ground_truth": ["if", "(", "ExpectedElt", "==", "NumElts", "*", "", ")", "{"], "File": "ARMISelLowering109", "Func": "isVEXTMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77004, "Length": 77, "Cover_Rate": 0.6581196581196581} {"Template_token": ["", "case", "", ":", "{", "uint64_t", "BitMask", "=", "", ";", "uint64_t", "Val", "=", "", ";", "for", "(", "int", "ByteNum", "=", "", ";", "ByteNum", "<", "", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "BitMask", ")", "==", "BitMask", ")", "Val", "|=", "BitMask", ";", "else", "if", "(", "(", "SplatBits", "&", "BitMask", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "BitMask", "<<=", "", ";", "}", "return", "DAG", ".", "getTargetConstant", "(", "Val", ",", "", ")", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "isVMOVSplat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77005, "Length": 95, "Cover_Rate": 0.30158730158730157} {"Template_token": ["", "assert", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "", ")", ";", "return", "DAG", ".", "getTargetConstant", "(", "SplatBits", ",", "", ")", ";", "case", "", ":", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "||", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "return", "DAG", ".", "getTargetConstant", "(", "SplatBits", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "||", "(", "SplatBits", "&", "~", "", ")", "==", "", "||", "(", "SplatBits", "&", "~", "", ")", "==", "", "||", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "return", "DAG", ".", "getTargetConstant", "(", "SplatBits", ",", "", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "return", "DAG", ".", "getTargetConstant", "(", "SplatBits", "|", "", ",", "", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "return", "DAG", ".", "getTargetConstant", "(", "SplatBits", "|", "", ",", "", ")", ";", "break", ";", "case", "", ":", "{", "uint64_t", "BitMask", "=", "", ";", "uint64_t", "Val", "=", "", ";", "for", "(", "int", "ByteNum", "=", "", ";", "ByteNum", "<", "", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "BitMask", ")", "==", "BitMask", ")", "Val", "|=", "BitMask", ";", "else", "if", "(", "(", "SplatBits", "&", "BitMask", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "BitMask", "<<=", "", ";", "}", "return", "DAG", ".", "getTargetConstant", "(", "Val", ",", "", ")", ";", "}", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMISelLowering109", "Func": "isVMOVSplat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77006, "Length": 268, "Cover_Rate": 0.8507936507936508} {"Template_token": ["", "if", "(", "BlockSize", "<=", "EltSz", "||", "BlockSize", "!=", "BlockElts", "*", "EltSz", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "(", "i", "-", "i", "%", "BlockElts", ")", "+", "(", "BlockElts", "-", "", "-", "i", "%", "BlockElts", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering109", "Func": "isVREVMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77007, "Length": 65, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "static", "bool", "isVTRNMask", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ",", "unsigned", "&", "WhichResult", ")", "{", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{"], "ground_truth": ["if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "i", "+", "WhichResult", "||", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "i", "+", "NumElts", "+", "WhichResult", ")", "return", "false", ";"], "File": "ARMISelLowering109", "Func": "isVTRNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77008, "Length": 115, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "i", "+", "WhichResult", "||", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "i", "+", "NumElts", "+", "WhichResult", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "isVTRNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77009, "Length": 38, "Cover_Rate": 0.31666666666666665} {"Template_token": ["", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";"], "File": "ARMISelLowering109", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77010, "Length": 46, "Cover_Rate": 0.3898305084745763} {"Template_token": ["", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "i", "+", "WhichResult", "||", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "i", "+", "WhichResult", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77011, "Length": 63, "Cover_Rate": 0.5338983050847458} {"Template_token": ["", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "", "*", "i", "+", "WhichResult", ")", "return", "false", ";", "}", "if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "EltSz", "==", "", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering109", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77012, "Length": 38, "Cover_Rate": 0.31666666666666665} {"Template_token": ["", "static", "bool", "isVUZPMask", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ",", "unsigned", "&", "WhichResult", ")", "{", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "", "*", "i", "+", "WhichResult", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77013, "Length": 101, "Cover_Rate": 0.8416666666666667} {"Template_token": ["", "static", "bool", "isVUZP_v_undef_Mask", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ",", "unsigned", "&", "WhichResult", ")", "{", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "Half", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "", ";", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "!=", "", ";", "++", "j", ")", "{", "unsigned", "Idx", "=", "WhichResult", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "Half", ";", "++", "i", ")", "{", "if", "(", "(", "unsigned", ")", "M", "[", "i", "+", "j", "*", "Half", "]", "!=", "Idx", ")", "return", "false", ";"], "ground_truth": ["Idx", "+=", "", ";"], "File": "ARMISelLowering109", "Func": "isVUZP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77014, "Length": 126, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "for", "(", "unsigned", "j", "=", "", ";", "j", "!=", "", ";", "++", "j", ")", "{", "unsigned", "Idx", "=", "WhichResult", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "Half", ";", "++", "i", ")", "{", "if", "(", "(", "unsigned", ")", "M", "[", "i", "+", "j", "*", "Half", "]", "!=", "Idx", ")", "return", "false", ";"], "ground_truth": ["Idx", "+=", "", ";"], "File": "ARMISelLowering109", "Func": "isVUZP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77015, "Length": 58, "Cover_Rate": 0.3945578231292517} {"Template_token": ["", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "i", "+=", "", ")", "{"], "ground_truth": ["if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "Idx", "||", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "Idx", ")", "return", "false", ";"], "File": "ARMISelLowering109", "Func": "isVZIP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77016, "Length": 52, "Cover_Rate": 0.36619718309859156} {"Template_token": ["", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "Idx", "||", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "Idx", ")", "return", "false", ";", "Idx", "+=", "", ";", "}", "if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "EltSz", "==", "", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering109", "Func": "isVZIP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77017, "Length": 90, "Cover_Rate": 0.6338028169014085} {"Template_token": ["", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "", "(", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";", "case", "'J'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<=", "", ")", "break", ";", "}", "return", ";", "case", "'K'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "CVal", "!=", "", "&&", "", "(", "CVal", ")", ")", "break", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "", "(", "~", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "~", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";", "case", "'L'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<", "", ")", "break", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "", "(", "-", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "-", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";", "case", "'M'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "&&", "(", "(", "CVal", "&", "", ")", "==", "", ")", ")", "break", ";", "}", "else", "{", "if", "(", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "||", "(", "(", "CVal", "&", "(", "CVal", "-", "", ")", ")", "==", "", ")", ")", "break", ";", "}", "return", ";", "case", "'N'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "break", ";", "}", "return", ";", "case", "'O'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "CVal", ">=", "-", "", "&&", "CVal", "<=", "", ")", "&&", "(", "(", "CVal", "&", "", ")", "==", "", ")", ")", "break", ";", "}", "return", ";", "}", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "LowerAsmOperandForConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77018, "Length": 378, "Cover_Rate": 0.6654929577464789} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerBlockAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "", ";", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77019, "Length": 165, "Cover_Rate": 0.6297709923664122} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerBR_CC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "CC", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "CC", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "CC", ",", "CCR", ",", "Cmp", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77020, "Length": 148, "Cover_Rate": 0.4054794520547945} {"Template_token": ["", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "CC", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "CC", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "CC", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";"], "ground_truth": ["SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77021, "Length": 173, "Cover_Rate": 0.473972602739726} {"Template_token": ["", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "PseudoSourceValue", "::", "getJumpTable", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "PseudoSourceValue", "::", "getJumpTable", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77022, "Length": 154, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "", ")", "{", "SDValue", "Val", "=", "isVMOVSplat", "(", "SplatBits", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "return", "BuildSplat", "(", "Val", ",", "VT", ",", "DAG", ",", "dl", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "LowerBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77023, "Length": 78, "Cover_Rate": 0.3035019455252918} {"Template_token": ["", "SDValue", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "SDValue", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["InFlag", "=", "Val", ".", "getValue", "(", "", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77024, "Length": 340, "Cover_Rate": 0.599647266313933} {"Template_token": ["", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "SDValue", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77025, "Length": 301, "Cover_Rate": 0.5308641975308642} {"Template_token": ["", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "is128BitVector", "(", ")", "&&", "Op", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getUNDEF", "(", "", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op0", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op1", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Val", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerCONCAT_VECTORS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77026, "Length": 170, "Cover_Rate": 0.821256038647343} {"Template_token": ["", "SDNode", "*", "Node", "=", "Op", ".", "getNode", "(", ")", ";", "DebugLoc", "dl", "=", "Node", "->", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Align", "=", "Op", ".", "getOperand", "(", "", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "true", ")", ")", ";", "unsigned", "AlignVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Align", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "StackAlign", "=", "getTargetMachine", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "if", "(", "AlignVal", ">", "StackAlign", ")", "Align", "=", "DAG", ".", "getConstant", "(", "-", "(", "uint64_t", ")", "AlignVal", ",", "VT", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "bool", "Negate", "=", "true", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "if", "(", "C", ")", "{", "uint32_t", "Val", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "Val", "<=", "", "&&", "(", "(", "Val", "&", "", ")", "==", "", ")", ")", "Negate", "=", "false", ";", "}", "if", "(", "Negate", ")", "Size", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "", ",", "VT", ")", ",", "Size", ")", ";", "}", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "VT", ",", "", ")", ";", "SDValue", "Ops1", "[", "]", "=", "{", "Chain", ",", "Size", ",", "Align", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops1", ",", "", ")", ";", "Chain", "=", "Res", ".", "getValue", "(", "", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "true", ")", ",", "SDValue", "(", ")", ")", ";"], "ground_truth": ["SDValue", "Ops2", "[", "]", "=", "{", "Res", ",", "Chain", "}", ";"], "File": "ARMISelLowering109", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77027, "Length": 335, "Cover_Rate": 0.9128065395095368} {"Template_token": ["", "SDValue", "Lane", "=", "Op", ".", "getOperand", "(", "", ")", ";", "assert", "(", "VT", "==", "", "&&", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<", "", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Lane", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77028, "Length": 52, "Cover_Rate": 0.5306122448979592} {"Template_token": ["", "SDValue", "Lane", "=", "Op", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["assert", "(", "VT", "==", "", "&&", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<", "", "&&", "", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77029, "Length": 35, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "SDValue", "Tmp1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "SrcVT", "=", "Tmp1", ".", "getValueType", "(", ")", ";", "SDValue", "AbsVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp0", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "Tmp1", ",", "DAG", ".", "getConstantFP", "(", "", ",", "SrcVT", ")", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "AbsVal", ",", "AbsVal", ",", "CC", ",", "CCR", ",", "Cmp", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "LowerFCOPYSIGN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77030, "Length": 121, "Cover_Rate": 0.7806451612903226} {"Template_token": ["", "SDValue", "Tmp1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "SrcVT", "=", "Tmp1", ".", "getValueType", "(", ")", ";", "SDValue", "AbsVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp0", ")", ";"], "ground_truth": ["SDValue", "Cmp", "=", "getVFPCmp", "(", "Tmp1", ",", "DAG", ".", "getConstantFP", "(", "", ",", "SrcVT", ")", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerFCOPYSIGN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77031, "Length": 74, "Cover_Rate": 0.4774193548387097} {"Template_token": ["", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "!=", "", "&&", "", ")", ";", "unsigned", "ArgSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ")", ";", "}", "}", "if", "(", "isVarArg", ")", "{", "static", "const", "unsigned", "GPRArgRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "unsigned", "NumGPRs", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "", "]", ")", ")", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "VARegSize", "=", "(", "", "-", "NumGPRs", ")", "*", "", ";", "unsigned", "VARegSaveSize", "=", "(", "VARegSize", "+", "Align", "-", "", ")", "&", "~", "(", "Align", "-", "", ")", ";", "unsigned", "ArgOffset", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "if", "(", "VARegSaveSize", ")", "{", "AFI", "->", "setVarArgsRegSaveSize", "(", "VARegSaveSize", ")", ";", "VarArgsFrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "VARegSaveSize", ",", "ArgOffset", "+", "VARegSaveSize", "-", "VARegSize", ",", "true", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "VarArgsFrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";"], "ground_truth": ["for", "(", ";", "NumGPRs", "<", "", ";", "++", "NumGPRs", ")", "{"], "File": "ARMISelLowering109", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77032, "Length": 422, "Cover_Rate": 0.3781362007168459} {"Template_token": ["", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";"], "ground_truth": ["Op", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77033, "Length": 35, "Cover_Rate": 0.42168674698795183} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFRAMEADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "(", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "?", "", ":", "", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";"], "ground_truth": ["while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "NULL", ",", "", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77034, "Length": 147, "Cover_Rate": 0.9483870967741935} {"Template_token": ["", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "PseudoSourceValue", "::", "getGOT", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77035, "Length": 197, "Cover_Rate": 0.6024464831804281} {"Template_token": ["", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "UseGOTOFF", "?", "", ":", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "PseudoSourceValue", "::", "getGOT", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "PtrVT", ")", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77036, "Length": 210, "Cover_Rate": 0.6051873198847262} {"Template_token": ["", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "return", "LowerToTLSGeneralDynamicModel", "(", "GA", ",", "DAG", ")", ";"], "ground_truth": ["else", "return", "LowerToTLSExecModels", "(", "GA", ",", "DAG", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerGlobalTLSAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77037, "Length": 31, "Cover_Rate": 0.45588235294117646} {"Template_token": ["", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77038, "Length": 122, "Cover_Rate": 0.5922330097087378} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77039, "Length": 82, "Cover_Rate": 0.39805825242718446} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77040, "Length": 171, "Cover_Rate": 0.4211822660098522} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77041, "Length": 59, "Cover_Rate": 0.6555555555555556} {"Template_token": ["", "static", "SDValue", "LowerMEMBARRIER", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Op5", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Res", ";", "unsigned", "isDeviceBarrier", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op5", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "isDeviceBarrier", ")", "{", "if", "(", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["else", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerMEMBARRIER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77042, "Length": 117, "Cover_Rate": 0.5763546798029556} {"Template_token": ["", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "return", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "Chain", ",", "Flags", ",", "DAG", ",", "dl", ")", ";", "}", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "PseudoSourceValue", "::", "getStack", "(", ")", ",", "LocMemOffset", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77043, "Length": 55, "Cover_Rate": 0.4330708661417323} {"Template_token": ["", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "break", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBIT_CONVERT", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77044, "Length": 164, "Cover_Rate": 0.37188208616780044} {"Template_token": ["", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Arg", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "", ")", ",", "Flag", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "}"], "ground_truth": ["SDValue", "result", ";"], "File": "ARMISelLowering109", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77045, "Length": 327, "Cover_Rate": 0.512539184952978} {"Template_token": ["", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "CC", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "CC", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "CC", ",", "CCR", ",", "Cmp", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";"], "ground_truth": ["SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77046, "Length": 122, "Cover_Rate": 0.38006230529595014} {"Template_token": ["", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "||", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Hi", ",", "", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77047, "Length": 214, "Cover_Rate": 0.42376237623762375} {"Template_token": ["", "}", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "||", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Hi", ",", "", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ".", "getValue", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "LowerShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77048, "Length": 227, "Cover_Rate": 0.4495049504950495} {"Template_token": ["", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ExtraShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "", ",", "CC", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";"], "ground_truth": ["SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "Tmp3", ",", "CC", ",", "CCR", ",", "Cmp", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerShiftLeftParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77049, "Length": 133, "Cover_Rate": 0.37254901960784315} {"Template_token": ["", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "RevShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ExtraShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";"], "ground_truth": ["SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerShiftLeftParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77050, "Length": 145, "Cover_Rate": 0.4061624649859944} {"Template_token": ["", "SDValue", "CC", ";", "unsigned", "Opc", "=", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "", "||", "Op", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "RevShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "TrueVal", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ExtraShAmt", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "", ",", "CC", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerShiftRightParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77051, "Length": 216, "Cover_Rate": 0.5595854922279793} {"Template_token": ["", "SDValue", "ShOpHi", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "ShAmt", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "CC", ";", "unsigned", "Opc", "=", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "", "||", "Op", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "RevShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "TrueVal", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ExtraShAmt", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "", ",", "CC", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "CC", ",", "CCR", ",", "Cmp", ")", ";", "SDValue", "Ops", "[", "", "]", "=", "{", "Lo", ",", "Hi", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "", ",", "dl", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "LowerShiftRightParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77052, "Length": 285, "Cover_Rate": 0.7383419689119171} {"Template_token": ["", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";"], "ground_truth": ["Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77053, "Length": 125, "Cover_Rate": 0.38819875776397517} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerToTLSGeneralDynamicModel", "(", "GlobalAddressSDNode", "*", "GA", ",", "SelectionDAG", "&", "DAG", ")", "{", "DebugLoc", "dl", "=", "GA", "->", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";"], "ground_truth": ["ArgListEntry", "Entry", ";"], "File": "ARMISelLowering109", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77054, "Length": 207, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "static", "SDValue", "LowerVASTART", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "VarArgsFrameIndex", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77055, "Length": 37, "Cover_Rate": 0.3490566037735849} {"Template_token": ["", "static", "SDValue", "LowerVASTART", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "VarArgsFrameIndex", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";"], "ground_truth": ["SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "VarArgsFrameIndex", ",", "PtrVT", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77056, "Length": 49, "Cover_Rate": 0.46226415094339623} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ".", "getOperand", "(", "", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "DAG", ".", "getConstant", "(", "Lane", ",", "", ")", ")", ";", "}", "bool", "ReverseVEXT", ";", "unsigned", "Imm", ";", "if", "(", "isVEXTMask", "(", "ShuffleMask", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", ")", "{", "if", "(", "ReverseVEXT", ")", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "", ")", ")", ";", "}", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "unsigned", "WhichResult", ";", "if", "(", "isVTRNMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVUZPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVZIPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVTRN_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVUZP_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVZIP_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";"], "ground_truth": ["else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";"], "File": "ARMISelLowering109", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77057, "Length": 488, "Cover_Rate": 0.6684931506849315} {"Template_token": ["", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "CC", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "", "SetCCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Invert", "=", "true", ";", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Invert", "=", "true", ";", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "TmpOp0", "=", "Op0", ";", "TmpOp1", "=", "Op1", ";", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp1", ",", "TmpOp0", ")", ";"], "ground_truth": ["Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp0", ",", "TmpOp1", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerVSETCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77058, "Length": 247, "Cover_Rate": 0.3315436241610738} {"Template_token": ["", "else", "{", "assert", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "StackPtr", ".", "getNode", "(", ")", "==", "", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "", ",", "getPointerTy", "(", ")", ")", ";"], "ground_truth": ["MemOpChains", ".", "push_back", "(", "LowerMemOpCallTo", "(", "Chain", ",", "StackPtr", ",", "fmrrd", ".", "getValue", "(", "", ")", ",", "dl", ",", "DAG", ",", "NextVA", ",", "Flags", ")", ")", ";"], "File": "ARMISelLowering109", "Func": "PassF64ArgInRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77059, "Length": 65, "Cover_Rate": 0.3299492385786802} {"Template_token": ["", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ",", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", "&&", "N0", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}"], "ground_truth": ["if", "(", "N1", ".", "getOpcode", "(", ")", "==", "", "&&", "N1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{"], "File": "ARMISelLowering109", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77060, "Length": 87, "Cover_Rate": 0.6304347826086957} {"Template_token": ["", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["case", "", ":", "return", "PerformSELECT_CCCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering109", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77061, "Length": 70, "Cover_Rate": 0.4375} {"Template_token": ["", "static", "SDValue", "PerformExtendCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "ST", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "Lane", "=", "N0", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "EVT", "EltVT", "=", "N0", ".", "getValueType", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "VT", "==", "", "&&", "(", "EltVT", "==", "", "||", "EltVT", "==", "", ")", "&&", "TLI", ".", "isTypeLegal", "(", "Vec", ".", "getValueType", "(", ")", ")", ")", "{", "unsigned", "Opc", "=", "", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "return", "DAG", ".", "getNode", "(", "Opc", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "Vec", ",", "Lane", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "PerformExtendCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77062, "Length": 187, "Cover_Rate": 0.8820754716981132} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "int64_t", "Cnt", ";", "unsigned", "VShiftOpc", "=", "", ";", "switch", "(", "IntNo", ")", "{", "case", "", ":", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "{", "VShiftOpc", "=", "", ";", "break", ";", "}", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "{", "VShiftOpc", "=", "(", "IntNo", "==", "", "?", "", ":", "", ")", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "true", ",", "Cnt", ")", ")", "break", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "break", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "break", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "break", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "true", ",", "true", ",", "Cnt", ")", ")", "break", ";", "llvm_unreachable", "(", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "switch", "(", "IntNo", ")", "{", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "Cnt", "==", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "VShiftOpc", "=", "", ";", "else", "VShiftOpc", "=", "(", "IntNo", "==", "", "?", "", ":", "", ")", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":"], "ground_truth": ["VShiftOpc", "=", "", ";", "break", ";"], "File": "ARMISelLowering109", "Func": "PerformIntrinsicCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77063, "Length": 503, "Cover_Rate": 0.5696489241223103} {"Template_token": ["", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "false", ",", "Cnt", ")", ")", "{", "unsigned", "VShiftOpc", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ")", ";", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "", ")", ")", ";", "}", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering109", "Func": "PerformShiftCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77064, "Length": 135, "Cover_Rate": 0.5895196506550219} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "false", ",", "Cnt", ")", ")", "{", "unsigned", "VShiftOpc", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ")", ";", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "", ")", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "PerformShiftCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77065, "Length": 86, "Cover_Rate": 0.37554585152838427} {"Template_token": ["", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ",", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "", "&&", "N1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{"], "ground_truth": ["SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ")", ";"], "File": "ARMISelLowering109", "Func": "PerformSUBCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77066, "Length": 54, "Cover_Rate": 0.6067415730337079} {"Template_token": ["", "SDValue", "InDouble", "=", "N", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "InDouble", ".", "getOpcode", "(", ")", "==", "", ")", "return", "DCI", ".", "CombineTo", "(", "N", ",", "InDouble", ".", "getOperand", "(", "", ")", ",", "InDouble", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering109", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77067, "Length": 42, "Cover_Rate": 0.6461538461538462} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "return", ";", "case", "", ":", "Results", ".", "push_back", "(", "ExpandBIT_CONVERT", "(", "N", ",", "DAG", ")", ")", ";", "return", ";", "case", "", ":"], "ground_truth": ["case", "", ":", "{"], "File": "ARMISelLowering109", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77068, "Length": 33, "Cover_Rate": 0.32673267326732675} {"Template_token": ["", "return", "RetCC__APCS_Custom_f64", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "RetCC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77069, "Length": 17, "Cover_Rate": 0.34} {"Template_token": ["", "return", "RetCC__APCS_Custom_f64", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "RetCC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77070, "Length": 17, "Cover_Rate": 0.34} {"Template_token": ["", "if", "(", "!", "f64RetAssign", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "LocVT", "==", "", "&&", "!", "f64RetAssign", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ")", ")", "return", "false", ";"], "File": "ARMISelLowering109", "Func": "RetCC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77071, "Length": 42, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "if", "(", "!", "f64RetAssign", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "LocVT", "==", "", "&&", "!", "f64RetAssign", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ")", ")", "return", "false", ";"], "File": "ARMISelLowering109", "Func": "RetCC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77072, "Length": 42, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "const", "MVT", "FloatTypes", "[", "]", "=", "{", "", ",", "", "}", ";", "for", "(", "auto", "VT", ":", "FloatTypes", ")", "{", "addRegisterClass", "(", "VT", ",", "&", "", ")", ";", "if", "(", "!", "HasMVEFP", ")", "setAllExpand", "(", "VT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "if", "(", "HasMVEFP", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "}", "}", "const", "MVT", "LongTypes", "[", "]", "=", "{", "", ",", "", "}", ";", "for", "(", "auto", "VT", ":", "LongTypes", ")", "{", "addRegisterClass", "(", "VT", ",", "&", "", ")", ";", "setAllExpand", "(", "VT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "}", "setOperationAction", "(", "", ",", "", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Legal", ")", ";", "addAllExtLoads", "(", "", ",", "", ",", "Legal", ")", ";", "addAllExtLoads", "(", "", ",", "", ",", "Legal", ")", ";"], "ground_truth": ["addAllExtLoads", "(", "", ",", "", ",", "Legal", ")", ";"], "File": "ARMISelLowering10", "Func": "addMVEVectorTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77073, "Length": 366, "Cover_Rate": 0.4771838331160365} {"Template_token": ["", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "if", "(", "!", "HasMVEFP", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "}", "}", "const", "MVT", "FloatTypes", "[", "]", "=", "{", "", ",", "", "}", ";", "for", "(", "auto", "VT", ":", "FloatTypes", ")", "{", "addRegisterClass", "(", "VT", ",", "&", "", ")", ";", "if", "(", "!", "HasMVEFP", ")", "setAllExpand", "(", "VT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "if", "(", "HasMVEFP", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";"], "ground_truth": ["setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";"], "File": "ARMISelLowering10", "Func": "addMVEVectorTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77074, "Length": 266, "Cover_Rate": 0.3468057366362451} {"Template_token": ["", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "bool", "AllowsUnaligned", "=", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ";", "auto", "Ty", "=", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ";", "if", "(", "Ty", "==", "", "||", "Ty", "==", "", "||", "Ty", "==", "", ")", "{", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Ty", "==", "", "||", "Ty", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "||", "Subtarget", "->", "isLittle", "(", ")", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}", "}", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "Ty", "!=", "", "&&", "Ty", "!=", "", "&&", "Ty", "!=", "", "&&", "Ty", "!=", "", "&&", "Ty", "!=", "", "&&", "Ty", "!=", "", "&&", "Ty", "!=", "", "&&", "Ty", "!=", "", "&&", "Ty", "!=", "", "&&", "Ty", "!=", "", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isLittle", "(", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}", "else", "{", "if", "(", "Ty", "==", "", "||", "(", "(", "Ty", "==", "", "||", "Ty", "==", "", ")", "&&", "Alignment", ">=", "", ")", "||", "(", "(", "Ty", "==", "", "||", "Ty", "==", "", ")", "&&", "Alignment", ">=", "", ")", ")", "{"], "ground_truth": ["if", "(", "Fast", ")", "*", "Fast", "=", "true", ";"], "File": "ARMISelLowering10", "Func": "allowsMisalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77075, "Length": 243, "Cover_Rate": 0.7714285714285715} {"Template_token": ["", "static", "SDValue", "Expand64BitShift", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "ST", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ShOpc", "=", "N", "->", "getOpcode", "(", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "SDValue", "ShAmt", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "ShPartsOpc", "=", "", ";", "ConstantSDNode", "*", "Con", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ShAmt", ")", ";", "if", "(", "Con", "&&", "Con", "->", "getZExtValue", "(", ")", ">", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ShAmt", "->", "getValueType", "(", "", ")", "==", "", ")", "ShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "if", "(", "ShOpc", "==", "", ")", "{", "if", "(", "!", "Con", ")", "ShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "ShAmt", ")", ";", "else", "ShPartsOpc", "=", "", ";", "}", "else", "if", "(", "ShOpc", "==", "", ")", "ShPartsOpc", "=", "", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "ShPartsOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Lo", ",", "Hi", ",", "ShAmt", ")", ";", "Hi", "=", "SDValue", "(", "Lo", ".", "getNode", "(", ")", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "}"], "ground_truth": ["if", "(", "!", "isOneConstant", "(", "N", "->", "getOperand", "(", "", ")", ")", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering10", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77079, "Length": 376, "Cover_Rate": 0.6133768352365416} {"Template_token": ["", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "dl", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "+", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "dl", ",", "", ")", ";", "}", "break", ";", "}", "}", "}", "else", "if", "(", "(", "", "(", "LHS", ".", "getOpcode", "(", ")", ")", "!=", "", ")", "&&", "(", "", "(", "RHS", ".", "getOpcode", "(", ")", ")", "==", "", ")", ")", "{", "CC", "=", "", "(", "CC", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "}", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "isNullConstant", "(", "RHS", ")", ")", "{", "switch", "(", "CondCode", ")", "{", "default", ":", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "}", "}", "", "CompareType", ";"], "ground_truth": ["switch", "(", "CondCode", ")", "{"], "File": "ARMISelLowering10", "Func": "getARMCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77080, "Length": 183, "Cover_Rate": 0.3546511627906977} {"Template_token": ["", "SDValue", "TargetLowering", "::", "getCmp", "(", "SDValue", "LHS", ",", "SDValue", "RHS", ",", "", "CC", ",", "SDValue", "&", "cc", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ")", "const", "{", "if", "(", "ConstantSDNode", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getNode", "(", ")", ")", ")", "{", "unsigned", "C", "=", "RHSC", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "isLegalICmpImmediate", "(", "(", "int32_t", ")", "C", ")", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "-", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "dl", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "-", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "dl", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "+", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "dl", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "+", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "dl", ",", "", ")", ";", "}", "break", ";", "}", "}", "}", "else", "if", "(", "(", "", "(", "LHS", ".", "getOpcode", "(", ")", ")", "!=", "", ")", "&&", "(", "", "(", "RHS", ".", "getOpcode", "(", ")", ")", "==", "", ")", ")", "{"], "ground_truth": ["CC", "=", "", "(", "CC", ")", ";"], "File": "ARMISelLowering10", "Func": "getARMCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77081, "Length": 318, "Cover_Rate": 0.6162790697674418} {"Template_token": ["", "CallingConv", "::", "ID", "TargetLowering", "::", "getEffectiveCallingConv", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "isVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "report_fatal_error", "(", "", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":", "case", "CallingConv", "::", "_APCS", ":", "case", "CallingConv", "::", "GHC", ":", "return", "CC", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "CallingConv", "::", "PreserveMost", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "Swift", ":"], "ground_truth": ["return", "isVarArg", "?", "CallingConv", "::", "_AAPCS", ":", "CallingConv", "::", "_AAPCS_VFP", ";"], "File": "ARMISelLowering10", "Func": "getEffectiveCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77082, "Length": 78, "Cover_Rate": 0.35454545454545455} {"Template_token": ["", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ",", "C", ")", ";", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "C", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cmp", ")", ";"], "File": "ARMISelLowering10", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77084, "Length": 59, "Cover_Rate": 0.43703703703703706} {"Template_token": ["", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "MVEVMVNModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "if", "(", "type", "!=", "VMOVModImm", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "", ";", "uint64_t", "Val", "=", "", ";", "unsigned", "ImmMask", "=", "", ";", "Imm", "=", "", ";", "for", "(", "int", "ByteNum", "=", "", ";", "ByteNum", "<", "", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "BitMask", ")", "==", "BitMask", ")", "{", "Val", "|=", "BitMask", ";", "Imm", "|=", "ImmMask", ";", "}", "else", "if", "(", "(", "SplatBits", "&", "BitMask", ")", "!=", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "BitMask", "<<=", "", ";", "ImmMask", "<<=", "", ";", "}", "if", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "Imm", "=", "(", "(", "Imm", "&", "", ")", "<<", "", ")", "|", "(", "(", "Imm", "&", "", ")", ">>", "", ")", ";", "OpCmode", "=", "", ";", "VT", "=", "is128Bits", "?", "", ":", "", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "unsigned", "EncodedVal", "=", "", "(", "OpCmode", ",", "Imm", ")", ";", "return", "DAG", ".", "getTargetConstant", "(", "EncodedVal", ",", "dl", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering10", "Func": "isNEONModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77085, "Length": 281, "Cover_Rate": 0.49040139616055844} {"Template_token": ["", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "VT", "=", "is128Bits", "?", "", ":", "", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "MVEVMVNModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "if", "(", "type", "!=", "VMOVModImm", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "", ";", "uint64_t", "Val", "=", "", ";", "unsigned", "ImmMask", "=", "", ";", "Imm", "=", "", ";", "for", "(", "int", "ByteNum", "=", "", ";", "ByteNum", "<", "", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "BitMask", ")", "==", "BitMask", ")", "{", "Val", "|=", "BitMask", ";"], "ground_truth": ["Imm", "|=", "ImmMask", ";"], "File": "ARMISelLowering10", "Func": "isNEONModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77086, "Length": 290, "Cover_Rate": 0.506108202443281} {"Template_token": ["", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "isLegalMVEShuffleOp", "(", "PFEntry", ")", ")", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ",", "isV_UNDEF", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";"], "ground_truth": ["if", "(", "EltSize", ">=", "", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", ")", "return", "true", ";"], "File": "ARMISelLowering10", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77087, "Length": 143, "Cover_Rate": 0.4554140127388535} {"Template_token": ["", "SDNode", "*", "U", "=", "*", "ExtVal", "->", "use_begin", "(", ")", ";", "if", "(", "(", "U", "->", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOpcode", "(", ")", "==", "", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering10", "Func": "isVectorLoadExtDesirable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77089, "Length": 53, "Cover_Rate": 0.44537815126050423} {"Template_token": ["", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "bool", "OptimizeMul", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "if", "(", "LHS", ".", "getResNo", "(", ")", "==", "", "&&", "(", "isOneConstant", "(", "RHS", ")", "||", "isNullConstant", "(", "RHS", ")", ")", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "OptimizeMul", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "LHS", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "LHS", ".", "getValue", "(", "", ")", ",", "DAG", ",", "cc", ")", ";", "if", "(", "(", "CC", "==", "", ")", "!=", "isOneConstant", "(", "RHS", ")", ")", "{", "", "CondCode", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "CondCode", "=", "", "(", "CondCode", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "SDLoc", "(", "cc", ")", ",", "", ")", ";", "}", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";"], "ground_truth": ["SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";"], "File": "ARMISelLowering10", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77090, "Length": 413, "Cover_Rate": 0.5619047619047619} {"Template_token": ["", "if", "(", "ST", "->", "genExecuteOnly", "(", ")", ")", "{", "if", "(", "isFPImmLegal", "(", "FPVal", ",", "VT", ")", ")", "return", "Op", ";", "APInt", "INTVal", "=", "FPVal", ".", "bitcastToAPInt", "(", ")", ";", "SDLoc", "DL", "(", "CFP", ")", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "{", "SDValue", "Lo", "=", "DAG", ".", "getConstant", "(", "INTVal", ".", "trunc", "(", "", ")", ",", "DL", ",", "", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getConstant", "(", "INTVal", ".", "lshr", "(", "", ")", ".", "trunc", "(", "", ")", ",", "DL", ",", "", ")", ";", "if", "(", "!", "ST", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Lo", ",", "Hi", ")", ";", "}", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "INTVal", ",", "DL", ",", "", ")", ")", ";", "}", "}", "if", "(", "!", "ST", "->", "hasVFP3Base", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsDouble", "&&", "!", "Subtarget", "->", "hasFP64", "(", ")", ")", "return", "SDValue", "(", ")", ";", "int", "ImmVal", "=", "IsDouble", "?", "", "(", "FPVal", ")", ":", "", "(", "FPVal", ")", ";", "if", "(", "ImmVal", "!=", "-", "", ")", "{", "if", "(", "IsDouble", "||", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "{"], "ground_truth": ["return", "Op", ";"], "File": "ARMISelLowering10", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77093, "Length": 234, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "(", "void", ")", "DstSz", ";", "assert", "(", "DstSz", "<", "SrcSz", "&&", "SrcSz", "<=", "", "&&", "DstSz", ">=", "", "&&", "", ")", ";", "assert", "(", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "||", "!", "Subtarget", "->", "hasFPv8Base", "(", ")", ")", "&&", "", ")", ";", "SDLoc", "Loc", "(", "Op", ")", ";", "if", "(", "SrcSz", "==", "", "&&", "Subtarget", "->", "hasFP16", "(", ")", ")", "return", "Op", ";", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", "getFPROUND", "(", "SrcVT", ",", "DstVT", ")", ";"], "ground_truth": ["assert", "(", "LC", "!=", "RTLIB", "::", "UNKNOWN_LIBCALL", "&&", "", ")", ";"], "File": "ARMISelLowering10", "Func": "LowerFP_ROUND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77095, "Length": 89, "Cover_Rate": 0.5114942528735632} {"Template_token": ["", "else", "LC", "=", "RTLIB", "::", "getFPTOUINT", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "false", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMISelLowering10", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77096, "Length": 56, "Cover_Rate": 0.35668789808917195} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFP_TO_INT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ")", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getFPTOUINT", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "false", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "File": "ARMISelLowering10", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77097, "Length": 150, "Cover_Rate": 0.9554140127388535} {"Template_token": ["", "SDValue", "Elt", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "EltVT", "=", "Elt", ".", "getValueType", "(", ")", ";", "if", "(", "getTypeAction", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ")", "==", "TargetLowering", "::", "TypePromoteFloat", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "IEltVT", "=", "", "(", "EltVT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "assert", "(", "getTypeAction", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "IEltVT", ")", "!=", "TargetLowering", "::", "TypePromoteFloat", ")", ";", "SDValue", "VecIn", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "VecIn", ".", "getValueType", "(", ")", ";", "EVT", "IVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "IEltVT", ",", "VecVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "IElt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "IEltVT", ",", "Elt", ")", ";", "SDValue", "IVecIn", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "IVecVT", ",", "VecIn", ")", ";", "SDValue", "IVecOut", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "IVecVT", ",", "IVecIn", ",", "IElt", ",", "Lane", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "IVecOut", ")", ";"], "File": "ARMISelLowering10", "Func": "LowerINSERT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77098, "Length": 183, "Cover_Rate": 0.7689075630252101} {"Template_token": ["", "}", "assert", "(", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "VecTy", ")", ")", "&&", "", ")", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "static", "const", "", "LoadInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "DenseMap", "<", "ShuffleVectorInst", "*", ",", "SmallVector", "<", "Value", "*", ",", "", ">>", "SubVecs", ";", "for", "(", "unsigned", "LoadCount", "=", "", ";", "LoadCount", "<", "NumLoads", ";", "++", "LoadCount", ")", "{", "if", "(", "LoadCount", ">", "", ")", "BaseAddr", "=", "Builder", ".", "CreateConstGEP1_32", "(", "VecTy", "->", "getVectorElementType", "(", ")", ",", "BaseAddr", ",", "VecTy", "->", "getVectorNumElements", "(", ")", "*", "Factor", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "CallInst", "*", "VldN", "=", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";", "i", "++", ")", "{"], "ground_truth": ["ShuffleVectorInst", "*", "SV", "=", "Shuffles", "[", "i", "]", ";"], "File": "ARMISelLowering10", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77099, "Length": 221, "Cover_Rate": 0.37268128161888703} {"Template_token": ["", "Type", "*", "EltTy", "=", "VecTy", "->", "getVectorElementType", "(", ")", ";", "VectorType", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "EltTy", ",", "LaneLen", ")", ";", "const", "DataLayout", "&", "DL", "=", "SI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "!", "isLegalInterleavedAccessType", "(", "SubVecTy", ",", "DL", ")", ")", "return", "false", ";", "unsigned", "NumStores", "=", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "SI", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "Op0", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "LaneLen", ")", ";", "}", "Value", "*", "BaseAddr", "=", "SI", "->", "getPointerOperand", "(", ")", ";", "if", "(", "NumStores", ">", "", ")", "{", "LaneLen", "/=", "NumStores", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "SubVecTy", "->", "getVectorElementType", "(", ")", ",", "LaneLen", ")", ";"], "ground_truth": ["BaseAddr", "=", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "SubVecTy", "->", "getVectorElementType", "(", ")", "->", "getPointerTo", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ")", ";"], "File": "ARMISelLowering10", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77100, "Length": 233, "Cover_Rate": 0.3579109062980031} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "VT", ")", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getSINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getUINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "false", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "File": "ARMISelLowering10", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77101, "Length": 141, "Cover_Rate": 0.9527027027027027} {"Template_token": ["", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":"], "ground_truth": ["if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";"], "File": "ARMISelLowering10", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77102, "Length": 468, "Cover_Rate": 0.5165562913907285} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "SatValue", ";", "uint64_t", "SatConstant", ";", "bool", "SatUSat", ";", "if", "(", "(", "(", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "||", "Subtarget", "->", "isThumb2", "(", ")", ")", "&&", "isSaturatingConditional", "(", "Op", ",", "SatValue", ",", "SatConstant", ",", "SatUSat", ")", ")", "{", "if", "(", "SatUSat", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "DAG", ".", "getConstant", "(", "countTrailingOnes", "(", "SatConstant", ")", ",", "dl", ",", "VT", ")", ")", ";", "else", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "DAG", ".", "getConstant", "(", "countTrailingOnes", "(", "SatConstant", ")", ",", "dl", ",", "VT", ")", ")", ";", "}", "SDValue", "LowerSatConstant", ";", "if", "(", "VT", "==", "", "&&", "isLowerSaturatingConditional", "(", "Op", ",", "SatValue", ",", "LowerSatConstant", ")", ")", "{", "SDValue", "ShiftV", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "VT", ")", ")", ";", "if", "(", "isNullConstant", "(", "LowerSatConstant", ")", ")", "{", "SDValue", "NotShiftV", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShiftV", ",", "DAG", ".", "getAllOnesConstant", "(", "dl", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "NotShiftV", ")", ";", "}", "else", "if", "(", "isAllOnesConstant", "(", "LowerSatConstant", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "ShiftV", ")", ";", "}", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "LHS", ".", "getValueType", "(", ")", ")", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{"], "ground_truth": ["RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";"], "File": "ARMISelLowering10", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77103, "Length": 359, "Cover_Rate": 0.3966850828729282} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "dl", ",", "", ")", ")", ";", "}", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "V2", "->", "isUndef", "(", ")", "&&", "isSingletonVEXTMask", "(", "ShuffleMask", ",", "VT", ",", "Imm", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "V1", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "dl", ",", "", ")", ")", ";", "}", "unsigned", "WhichResult", "=", "", ";", "bool", "isV_UNDEF", "=", "false", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "unsigned", "ShuffleOpc", "=", "isNEONTwoResultShuffleMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", "{", "if", "(", "isV_UNDEF", ")", "V2", "=", "V1", ";", "return", "DAG", ".", "getNode", "(", "ShuffleOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "}", "}", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "V1", "->", "getOpcode", "(", ")", "==", "", "&&", "V2", "->", "isUndef", "(", ")", ")", "{", "SDValue", "SubV1", "=", "V1", "->", "getOperand", "(", "", ")", ";", "SDValue", "SubV2", "=", "V1", "->", "getOperand", "(", "", ")", ";", "EVT", "SubVT", "=", "SubV1", ".", "getValueType", "(", ")", ";", "assert", "(", "llvm", "::", "all_of", "(", "ShuffleMask", ",", "[", "&", "]", "(", "int", "i", ")", "{", "return", "i", "<", "(", "int", ")", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", ")", "&&", "", ")", ";", "if", "(", "unsigned", "ShuffleOpc", "=", "isNEONTwoResultShuffleMask", "(", "ShuffleMask", ",", "SubVT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", "{", "if", "(", "isV_UNDEF", ")", "SubV2", "=", "SubV1", ";", "assert", "(", "(", "WhichResult", "==", "", ")", "&&", "", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ShuffleOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "SubVT", ",", "SubVT", ")", ",", "SubV1", ",", "SubV2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Res", ".", "getValue", "(", "", ")", ",", "Res", ".", "getValue", "(", "", ")", ")", ";", "}", "}", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";"], "ground_truth": ["}"], "File": "ARMISelLowering10", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77104, "Length": 470, "Cover_Rate": 0.36632891660171474} {"Template_token": ["", "if", "(", "BVN", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "CombineANDShift", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering10", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77105, "Length": 211, "Cover_Rate": 0.6828478964401294} {"Template_token": ["", "SDValue", "CC", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "Opc", "=", "CC", "->", "getOpcode", "(", ")", ";", "SDValue", "Int", ";", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "(", "CC", "->", "getOperand", "(", "", ")", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "assert", "(", "(", "isa", "<", "ConstantSDNode", ">", "(", "CC", "->", "getOperand", "(", "", ")", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "CC", "->", "getOperand", "(", "", ")", ")", "->", "isOne", "(", ")", ")", "&&", "", ")", ";", "Int", "=", "CC", "->", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "CC", "->", "getOpcode", "(", ")", "==", "", ")", "Int", "=", "CC", ";", "else", "return", "SDValue", "(", ")", ";", "unsigned", "IntOp", "=", "cast", "<", "ConstantSDNode", ">", "(", "Int", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IntOp", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "Int", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Elements", "=", "Int", ".", "getOperand", "(", "", ")", ";", "SDValue", "ExitBlock", "=", "N", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Elements", ",", "ExitBlock", "}", ";"], "File": "ARMISelLowering10", "Func": "PerformHWLoopCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77107, "Length": 198, "Cover_Rate": 0.72} {"Template_token": ["", "Int", "=", "CC", "->", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "CC", "->", "getOpcode", "(", ")", "==", "", ")", "Int", "=", "CC", ";", "else", "return", "SDValue", "(", ")", ";", "unsigned", "IntOp", "=", "cast", "<", "ConstantSDNode", ">", "(", "Int", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IntOp", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "Int", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["SDValue", "Elements", "=", "Int", ".", "getOperand", "(", "", ")", ";"], "File": "ARMISelLowering10", "Func": "PerformHWLoopCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77108, "Length": 88, "Cover_Rate": 0.32} {"Template_token": ["", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "Add", ":", "{"], "ground_truth": ["if", "(", "!", "areExtractExts", "(", "I", "->", "getOperand", "(", "", ")", ",", "I", "->", "getOperand", "(", "", ")", ")", ")", "return", "false", ";"], "File": "ARMISelLowering10", "Func": "shouldSinkOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77109, "Length": 43, "Cover_Rate": 0.344} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "!", "I", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "Add", ":", "{", "if", "(", "!", "areExtractExts", "(", "I", "->", "getOperand", "(", "", ")", ",", "I", "->", "getOperand", "(", "", ")", ")", ")", "return", "false", ";", "Ops", ".", "push_back", "(", "&", "I", "->", "getOperandUse", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "&", "I", "->", "getOperandUse", "(", "", ")", ")", ";", "return", "true", ";", "}", "default", ":", "return", "false", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering10", "Func": "shouldSinkOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77110, "Length": 106, "Cover_Rate": 0.848} {"Template_token": ["", "MachineBasicBlock", "*", "TrapBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "TrapBB", ")", ";", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "MBB", "->", "addSuccessor", "(", "TrapBB", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TrapBB", ")", ";"], "File": "ARMISelLowering110", "Func": "EmitLowered__dbzchk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77111, "Length": 79, "Cover_Rate": 0.39303482587064675} {"Template_token": ["", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "Fast", ";", "return", "CallingConv", "::", "_APCS", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "_AAPCS_VFP", ";", "else", "return", "CallingConv", "::", "_AAPCS", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering110", "Func": "getEffectiveCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77112, "Length": 81, "Cover_Rate": 0.3951219512195122} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalTLSAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "LowerGlobalTLSAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "EmulatedTLS", ")", "return", "LowerToTLSEmulatedModel", "(", "GA", ",", "DAG", ")", ";", "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GA", "->", "getGlobal", "(", ")", ")", ";", "switch", "(", "model", ")", "{", "case", "TLSModel", "::", "GeneralDynamic", ":", "case", "TLSModel", "::", "LocalDynamic", ":", "return", "LowerToTLSGeneralDynamicModel", "(", "GA", ",", "DAG", ")", ";", "case", "TLSModel", "::", "InitialExec", ":"], "ground_truth": ["case", "TLSModel", "::", "LocalExec", ":"], "File": "ARMISelLowering110", "Func": "LowerGlobalTLSAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77113, "Length": 124, "Cover_Rate": 0.8794326241134752} {"Template_token": ["", "SDValue", "FuncTLVGet", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "DescAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "true", ",", "true", ",", "", ")", ";", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "", ")", ";", "MachineFunction", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setAdjustsStack", "(", "true", ")", ";", "auto", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", "*", "F", ".", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ";", "auto", "ARI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getTLSCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Chain", ",", "FuncTLVGet", ",", "DAG", ".", "getRegister", "(", "", ",", "", ")", ",", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering110", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77114, "Length": 209, "Cover_Rate": 0.7545126353790613} {"Template_token": ["", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "", ")", ";", "MachineFunction", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setAdjustsStack", "(", "true", ")", ";", "auto", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", "*", "F", ".", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ";", "auto", "ARI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getTLSCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Chain", ",", "FuncTLVGet", ",", "DAG", ".", "getRegister", "(", "", ",", "", ")", ",", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering110", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77115, "Length": 152, "Cover_Rate": 0.5487364620938628} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";"], "ground_truth": ["return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering110", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77116, "Length": 276, "Cover_Rate": 0.3132803632236095} {"Template_token": ["", "AFI", "->", "setReturnRegsCount", "(", "RVLocs", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Arg", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";"], "File": "ARMISelLowering110", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77118, "Length": 434, "Cover_Rate": 0.4822222222222222} {"Template_token": ["", "Instruction", "*", "TargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicOrdering", "Ord", ",", "bool", "IsStore", ",", "bool", "IsLoad", ")", "const", "{", "switch", "(", "Ord", ")", "{", "case", "AtomicOrdering", "::", "NotAtomic", ":", "case", "AtomicOrdering", "::", "Unordered", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AtomicOrdering", "::", "Monotonic", ":", "case", "AtomicOrdering", "::", "Acquire", ":", "return", "nullptr", ";", "case", "AtomicOrdering", "::", "SequentiallyConsistent", ":"], "ground_truth": ["if", "(", "!", "IsStore", ")", "return", "nullptr", ";"], "File": "ARMISelLowering112", "Func": "emitLeadingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77120, "Length": 69, "Cover_Rate": 0.6} {"Template_token": ["", "case", "AtomicOrdering", "::", "NotAtomic", ":", "case", "AtomicOrdering", "::", "Unordered", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AtomicOrdering", "::", "Monotonic", ":", "case", "AtomicOrdering", "::", "Acquire", ":", "return", "nullptr", ";", "case", "AtomicOrdering", "::", "SequentiallyConsistent", ":", "if", "(", "!", "IsStore", ")", "return", "nullptr", ";"], "ground_truth": ["case", "AtomicOrdering", "::", "Release", ":"], "File": "ARMISelLowering112", "Func": "emitLeadingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77121, "Length": 46, "Cover_Rate": 0.4} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}", "}"], "ground_truth": ["AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ")", ";"], "File": "ARMISelLowering112", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77122, "Length": 160, "Cover_Rate": 0.3855421686746988} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "case", "CodeModel", "::", "JITDefault", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";"], "File": "ARMISelLowering112", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77123, "Length": 140, "Cover_Rate": 0.3373493975903614} {"Template_token": ["", "ContBB", "->", "splice", "(", "ContBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "ContBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MachineBasicBlock", "*", "TrapBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "TrapBB", ")", ";", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MBB", "->", "addSuccessor", "(", "TrapBB", ")", ";"], "File": "ARMISelLowering112", "Func": "EmitLowered__dbzchk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77124, "Length": 81, "Cover_Rate": 0.3446808510638298} {"Template_token": ["", "ContBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MachineBasicBlock", "*", "TrapBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "TrapBB", ")", ";", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "MBB", "->", "addSuccessor", "(", "TrapBB", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TrapBB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "ContBB", ")", ")", ";", "MBB", "->", "addSuccessor", "(", "ContBB", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "ContBB", ";"], "ground_truth": ["}"], "File": "ARMISelLowering112", "Func": "EmitLowered__dbzchk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77125, "Length": 128, "Cover_Rate": 0.5446808510638298} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering112", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77127, "Length": 432, "Cover_Rate": 0.45665961945031713} {"Template_token": ["", "if", "(", "isCalleeStructRet", "||", "isCallerStructRet", ")", "return", "false", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "return", "false", ";", "}", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "CalleeCC", ",", "CallerCC", ",", "MF", ",", "C", ",", "Ins", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "true", ",", "isVarArg", ")", ",", "CCAssignFnForNode", "(", "CallerCC", ",", "true", ",", "isVarArg", ")", ")", ")", "return", "false", ";", "const", "BaseRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "CalleeCC", "!=", "CallerCC", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "const", "FunctionInfo", "*", "AFI_Caller", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";"], "ground_truth": ["if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{"], "File": "ARMISelLowering112", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77128, "Length": 400, "Cover_Rate": 0.5988023952095808} {"Template_token": ["", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "", "Domain", "=", "", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "Domain", "=", "", ";", "}", "else", "if", "(", "Subtarget", "->", "isSwift", "(", ")", "&&", "Ord", "==", "AtomicOrdering", "::", "Release", ")", "{"], "ground_truth": ["Domain", "=", "", ";"], "File": "ARMISelLowering112", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77129, "Length": 72, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "", "Domain", "=", "", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{"], "ground_truth": ["Domain", "=", "", ";"], "File": "ARMISelLowering112", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77130, "Length": 81, "Cover_Rate": 0.36818181818181817} {"Template_token": ["", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "bool", "isSigned", "=", "(", "Opcode", "==", "", ")", ";", "EVT", "VT", "=", "Op", "->", "getValueType", "(", "", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "RTLIB", "::", "Libcall", "LC", "=", "getDivRemLibcall", "(", "Op", ".", "getNode", "(", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "nullptr", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";"], "ground_truth": ["CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ";"], "File": "ARMISelLowering112", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77132, "Length": 204, "Cover_Rate": 0.7311827956989247} {"Template_token": ["", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "RTLIB", "::", "Libcall", "LC", "=", "getDivRemLibcall", "(", "Op", ".", "getNode", "(", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "nullptr", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "CLI", ")", ";"], "ground_truth": ["return", "CallInfo", ".", "first", ";"], "File": "ARMISelLowering112", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77133, "Length": 190, "Cover_Rate": 0.6810035842293907} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "UseGOT_PREL", "?", "", ":", "", ",", "UseGOT_PREL", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering112", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77134, "Length": 187, "Cover_Rate": 0.3903966597077244} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "UseGOT_PREL", "?", "", ":", "", ",", "UseGOT_PREL", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "if", "(", "UseGOT_PREL", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMISelLowering112", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77135, "Length": 195, "Cover_Rate": 0.407098121085595} {"Template_token": ["", "SDValue", "TEB", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "Chain", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "SDValue", "TLSArray", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TEB", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "DL", ")", ")", ";", "TLSArray", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSArray", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "TLSIndex", "=", "DAG", ".", "getTargetExternalSymbol", "(", "", ",", "PtrVT", ",", "", ")", ";", "TLSIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ")", ";", "TLSIndex", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSIndex", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Slot", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "TLS", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSArray", ",", "Slot", ")", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLS", ",", "LowerGlobalAddressWindows", "(", "Op", ",", "DAG", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering112", "Func": "LowerGlobalTLSAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77136, "Length": 217, "Cover_Rate": 0.5411471321695761} {"Template_token": ["", "SDValue", "TLSArray", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TEB", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "DL", ")", ")", ";", "TLSArray", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSArray", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "TLSIndex", "=", "DAG", ".", "getTargetExternalSymbol", "(", "", ",", "PtrVT", ",", "", ")", ";", "TLSIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ")", ";", "TLSIndex", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSIndex", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Slot", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "TLS", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSArray", ",", "Slot", ")", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLS", ",", "LowerGlobalAddressWindows", "(", "Op", ",", "DAG", ")", ")", ";"], "File": "ARMISelLowering112", "Func": "LowerGlobalTLSAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77137, "Length": 197, "Cover_Rate": 0.4912718204488778} {"Template_token": ["", "}", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering112", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77138, "Length": 469, "Cover_Rate": 0.6550279329608939} {"Template_token": ["", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "N1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "N1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N1", ")", ";"], "ground_truth": ["N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";"], "File": "ARMISelLowering112", "Func": "LowerSDIV_v4i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77140, "Length": 163, "Cover_Rate": 0.5015384615384615} {"Template_token": ["", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "EltSize", ">=", "", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V2", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "ShuffleMask", "[", "i", "]", "<", "(", "int", ")", "NumElts", "?", "V1", ":", "V2", ",", "DAG", ".", "getConstant", "(", "ShuffleMask", "[", "i", "]", "&", "(", "NumElts", "-", "", ")", ",", "dl", ",", "", ")", ")", ")", ";", "}", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "if", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "isReverseMask", "(", "ShuffleMask", ",", "VT", ")", ")", "return", "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "", ")", "if", "(", "SDValue", "NewOp", "=", "LowerVECTOR_SHUFFLEv8i8", "(", "Op", ",", "ShuffleMask", ",", "DAG", ")", ")", "return", "NewOp", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering112", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77142, "Length": 350, "Cover_Rate": 0.3040834057341442} {"Template_token": ["", "SDValue", "Concat0Op1", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "SDValue", "Concat1Op1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "Concat0Op1", ".", "isUndef", "(", ")", "||", "!", "Concat1Op1", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat0Op1", ".", "getValueType", "(", ")", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat1Op1", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewConcat", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op1", ".", "getOperand", "(", "", ")", ")", ";", "SmallVector", "<", "int", ",", "", ">", "NewMask", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "HalfElts", "=", "NumElts", "/", "", ";", "ShuffleVectorSDNode", "*", "SVN", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";"], "ground_truth": ["for", "(", "unsigned", "n", "=", "", ";", "n", "<", "NumElts", ";", "++", "n", ")", "{"], "File": "ARMISelLowering112", "Func": "PerformVECTOR_SHUFFLECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77143, "Length": 183, "Cover_Rate": 0.5140449438202247} {"Template_token": ["", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "<", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "", "*", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getUNDEF", "(", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "", "*", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Src", ".", "MaxElt", "-", "Src", ".", "MinElt", ">=", "NumSrcElts", ")", "{", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Src", ".", "MinElt", ">=", "NumSrcElts", ")", "{", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "NumSrcElts", ",", "dl", ",", "", ")", ")", ";", "Src", ".", "WindowBase", "=", "-", "NumSrcElts", ";", "}", "else", "if", "(", "Src", ".", "MaxElt", "<", "NumSrcElts", ")", "{", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "else", "{", "SDValue", "VEXTSrc1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "VEXTSrc2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "NumSrcElts", ",", "dl", ",", "", ")", ")", ";", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "VEXTSrc1", ",", "VEXTSrc2", ",", "DAG", ".", "getConstant", "(", "Src", ".", "MinElt", ",", "dl", ",", "", ")", ")", ";", "Src", ".", "WindowBase", "=", "-", "Src", ".", "MinElt", ";", "}", "}", "for", "(", "auto", "&", "Src", ":", "Sources", ")", "{", "EVT", "SrcEltTy", "=", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "SrcEltTy", "==", "SmallestEltTy", ")", "continue", ";", "assert", "(", "ShuffleVT", ".", "getVectorElementType", "(", ")", "==", "SmallestEltTy", ")", ";", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ShuffleVT", ",", "Src", ".", "ShuffleVec", ")", ";", "Src", ".", "WindowScale", "=", "SrcEltTy", ".", "getSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "Src", ".", "WindowBase", "*=", "Src", ".", "WindowScale", ";", "}", "DEBUG", "(", "for", "(", "auto", "Src", ":", "Sources", ")", "assert", "(", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", "==", "ShuffleVT", ")", ";", ")", ";", "SmallVector", "<", "int", ",", "", ">", "Mask", "(", "ShuffleVT", ".", "getVectorNumElements", "(", ")", ",", "-", "", ")", ";", "int", "BitsPerShuffleLane", "=", "ShuffleVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "VT", ".", "getVectorNumElements", "(", ")", ";", "++", "i", ")", "{"], "ground_truth": ["SDValue", "Entry", "=", "Op", ".", "getOperand", "(", "i", ")", ";"], "File": "ARMISelLowering112", "Func": "ReconstructShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77144, "Length": 473, "Cover_Rate": 0.36162079510703365} {"Template_token": ["", "SDNode", "*", "V", "=", "Vec", ".", "getNode", "(", ")", ";", "unsigned", "nextIndex", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "N0", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "N1", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "ExtVec0", "=", "N0", "->", "getOperand", "(", "i", ")", ";", "SDValue", "ExtVec1", "=", "N1", "->", "getOperand", "(", "i", ")", ";", "if", "(", "V", "!=", "ExtVec0", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "||", "V", "!=", "ExtVec1", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec0", "->", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C0", "||", "!", "C1", "||", "C0", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "||", "C1", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "+", "", ")", "return", "SDValue", "(", ")", ";", "nextIndex", "+=", "", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Vec", ")", ";", "MVT", "widenType", ";", "unsigned", "numElem", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "switch", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "default", ":"], "ground_truth": ["assert", "(", "", "&&", "", ")", ";"], "File": "ARMISelLowering114", "Func": "AddCombineToVPADDL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77145, "Length": 327, "Cover_Rate": 0.6033210332103321} {"Template_token": ["", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "||", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "N0", ".", "getOpcode", "(", ")", "!=", "", "||", "N1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", "->", "getOperand", "(", "", ")", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec", "=", "N0", "->", "getOperand", "(", "", ")", "->", "getOperand", "(", "", ")", ";", "SDNode", "*", "V", "=", "Vec", ".", "getNode", "(", ")", ";", "unsigned", "nextIndex", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "N0", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "N1", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "ExtVec0", "=", "N0", "->", "getOperand", "(", "i", ")", ";", "SDValue", "ExtVec1", "=", "N1", "->", "getOperand", "(", "i", ")", ";", "if", "(", "V", "!=", "ExtVec0", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "||", "V", "!=", "ExtVec1", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec0", "->", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C0", "||", "!", "C1", "||", "C0", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "||", "C1", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "+", "", ")", "return", "SDValue", "(", ")", ";", "nextIndex", "+=", "", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Vec", ")", ";"], "File": "ARMISelLowering114", "Func": "AddCombineToVPADDL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77146, "Length": 352, "Cover_Rate": 0.6494464944649446} {"Template_token": ["", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";"], "File": "ARMISelLowering114", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77147, "Length": 297, "Cover_Rate": 0.45068285280728376} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CallingConv", "::", "Fast", ":", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "isVarArg", ")", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "}", "case", "CallingConv", "::", "C", ":", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "getTargetMachine", "(", ")", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "case", "CallingConv", "::", "_AAPCS_VFP", ":"], "ground_truth": ["if", "(", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";"], "File": "ARMISelLowering114", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77149, "Length": 138, "Cover_Rate": 0.71875} {"Template_token": ["", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoad", ")", "VecTy", "=", "N", "->", "getValueType", "(", "", ")", ";", "else", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ".", "getValueType", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "", ")", "==", "Addr", "?", "", ":", "", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint64_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";", "}", "else", "if", "(", "NumBytes", ">=", "", "*", "", ")", "{", "continue", ";", "}", "EVT", "Tys", "[", "", "]", ";", "unsigned", "NumResultVecs", "=", "(", "isLoad", "?", "NumVecs", ":", "", ")", ";", "unsigned", "n", ";", "for", "(", "n", "=", "", ";", "n", "<", "NumResultVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "VecTy", ";", "Tys", "[", "n", "++", "]", "=", "", ";", "Tys", "[", "n", "]", "=", "", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "Tys", ",", "NumResultVecs", "+", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "AddrOpIdx", ")", ")", ";"], "File": "ARMISelLowering114", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77150, "Length": 359, "Cover_Rate": 0.3485436893203884} {"Template_token": ["", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "", "||", "BinOpcode", "==", "", ")", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ")", ".", "addReg", "(", "", ")", ";", "}", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ";"], "ground_truth": ["if", "(", "strOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";"], "File": "ARMISelLowering114", "Func": "EmitAtomicBinary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77153, "Length": 318, "Cover_Rate": 0.4622093023255814} {"Template_token": ["", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "", "||", "BinOpcode", "==", "", ")", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["else", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMISelLowering114", "Func": "EmitAtomicBinary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77154, "Length": 252, "Cover_Rate": 0.36627906976744184} {"Template_token": ["", "if", "(", "IsCmpxchg", ")", "{", "contBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "cont2BB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "}", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "if", "(", "IsCmpxchg", ")", "{", "MF", "->", "insert", "(", "It", ",", "contBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "cont2BB", ")", ";", "}", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "storesuccess", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "destlo", ")", ".", "addReg", "(", "", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "desthi", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "IsCmpxchg", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "i", "==", "", "?", "destlo", ":", "desthi", ")", ".", "addReg", "(", "i", "==", "", "?", "vallo", ":", "valhi", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "->", "addSuccessor", "(", "i", "==", "", "?", "contBB", ":", "cont2BB", ")", ";"], "ground_truth": ["BB", "=", "(", "i", "==", "", "?", "contBB", ":", "cont2BB", ")", ";"], "File": "ARMISelLowering114", "Func": "EmitAtomicBinary64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77155, "Length": 360, "Cover_Rate": 0.3564356435643564} {"Template_token": ["", "extendOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "extendOpc", "=", "", ";", "break", ";", "}", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "signExtend", "&&", "extendOpc", ")", "{", "oldval", "=", "MRI", ".", "createVirtualRegister", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "extendOpc", ")", ",", "oldval", ")", ".", "addReg", "(", "dest", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "oldval", ")", ".", "addReg", "(", "incr", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ",", "scratch2", ")", ".", "addReg", "(", "oldval", ")", ".", "addReg", "(", "incr", ")", ".", "addImm", "(", "Cond", ")", ".", "addReg", "(", "", ")", ";", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "exitMBB", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB", ";"], "ground_truth": ["}"], "File": "ARMISelLowering114", "Func": "EmitAtomicBinaryMinMax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77156, "Length": 452, "Cover_Rate": 0.5939553219448095} {"Template_token": ["", "unsigned", "oldval", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "newval", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "isThumb2", "?", "", ":", "", ")", ";", "if", "(", "isThumb2", ")", "{", "MRI", ".", "constrainRegClass", "(", "dest", ",", "", ")", ";", "MRI", ".", "constrainRegClass", "(", "oldval", ",", "", ")", ";", "MRI", ".", "constrainRegClass", "(", "newval", ",", "", ")", ";", "}", "unsigned", "ldrOpc", ",", "strOpc", ";", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";"], "ground_truth": ["BB", "=", "loop1MBB", ";"], "File": "ARMISelLowering114", "Func": "EmitAtomicCmpSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77157, "Length": 341, "Cover_Rate": 0.4789325842696629} {"Template_token": ["", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "=", "loop1MBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop2MBB", ";", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "newval", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loop1MBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "exitMBB", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "BB", ";"], "File": "ARMISelLowering114", "Func": "EmitAtomicCmpSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77158, "Length": 446, "Cover_Rate": 0.6264044943820225} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "RRC", "=", "", ";", "if", "(", "Subtarget", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "Cost", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RRC", "=", "", ";", "Cost", "=", "", ";", "break", ";", "case", "", ":", "RRC", "=", "", ";", "Cost", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering114", "Func": "findRepresentativeClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77161, "Length": 71, "Cover_Rate": 0.3641025641025641} {"Template_token": ["", "uint8_t", "Cost", "=", "", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "TargetLowering", "::", "findRepresentativeClass", "(", "VT", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RRC", "=", "", ";", "if", "(", "Subtarget", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "Cost", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RRC", "=", "", ";", "Cost", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering114", "Func": "findRepresentativeClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77162, "Length": 93, "Cover_Rate": 0.47692307692307695} {"Template_token": ["", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering114", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77163, "Length": 87, "Cover_Rate": 0.3466135458167331} {"Template_token": ["", "}", "else", "if", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "", ")", "&&", "Size", ">=", "", ")", "{", "return", "", ";", "}", "}", "if", "(", "Size", ">=", "", ")", "{", "return", "", ";", "}", "else", "if", "(", "Size", ">=", "", ")", "{", "return", "", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering114", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77164, "Length": 50, "Cover_Rate": 0.36496350364963503} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "VT", "==", "", ")", "return", "", ";"], "ground_truth": ["else", "if", "(", "VT", "==", "", ")", "return", "", ";"], "File": "ARMISelLowering114", "Func": "getRegClassFor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77165, "Length": 28, "Cover_Rate": 0.49122807017543857} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "VT", "==", "", ")", "return", "", ";", "else", "if", "(", "VT", "==", "", ")", "return", "", ";", "}"], "ground_truth": ["return", "TargetLowering", "::", "getRegClassFor", "(", "VT", ")", ";"], "File": "ARMISelLowering114", "Func": "getRegClassFor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77166, "Length": 37, "Cover_Rate": 0.6491228070175439} {"Template_token": ["", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "false", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "unsigned", "NumElts", "=", "", ";", "for", "(", "unsigned", "ArgI", "=", "", ",", "ArgE", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "ArgI", "<", "ArgE", ";", "++", "ArgI", ")", "{", "Type", "*", "ArgTy", "=", "I", ".", "getArgOperand", "(", "ArgI", ")", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "getTargetData", "(", ")", "->", "getTypeAllocSize", "(", "ArgTy", ")", "/", "", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Value", "*", "AlignArg", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "", ")", ";", "Info", ".", "align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArg", ")", "->", "getZExtValue", "(", ")", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "false", ";", "Info", ".", "writeMem", "=", "true", ";", "return", "true", ";", "}", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Info", ".", "align", "=", "", ";", "Info", ".", "vol", "=", "true", ";", "Info", ".", "readMem", "=", "false", ";", "Info", ".", "writeMem", "=", "true", ";", "return", "true", ";", "}", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";"], "ground_truth": ["Info", ".", "offset", "=", "", ";"], "File": "ARMISelLowering114", "Func": "getTgtMemIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77168, "Length": 307, "Cover_Rate": 0.5738317757009346} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "uint64_t", "NumElts", "=", "getTargetData", "(", ")", "->", "getTypeAllocSize", "(", "I", ".", "getType", "(", ")", ")", "/", "", ";", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Value", "*", "AlignArg", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "", ")", ";", "Info", ".", "align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArg", ")", "->", "getZExtValue", "(", ")", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "false", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "unsigned", "NumElts", "=", "", ";", "for", "(", "unsigned", "ArgI", "=", "", ",", "ArgE", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "ArgI", "<", "ArgE", ";", "++", "ArgI", ")", "{", "Type", "*", "ArgTy", "=", "I", ".", "getArgOperand", "(", "ArgI", ")", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "getTargetData", "(", ")", "->", "getTypeAllocSize", "(", "ArgTy", ")", "/", "", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Value", "*", "AlignArg", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "", ")", ";", "Info", ".", "align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArg", ")", "->", "getZExtValue", "(", ")", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "false", ";", "Info", ".", "writeMem", "=", "true", ";", "return", "true", ";", "}", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", ";"], "ground_truth": ["Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";"], "File": "ARMISelLowering114", "Func": "getTgtMemIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77169, "Length": 356, "Cover_Rate": 0.6654205607476635} {"Template_token": ["", "if", "(", "isVarArg", "&&", "!", "Outs", ".", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "isCalleeStructRet", "||", "isCallerStructRet", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "if", "(", "!", "CCMatch", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs1", ";", "CCState", "CCInfo1", "(", "CalleeCC", ",", "false", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs1", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo1", ".", "AnalyzeCallResult", "(", "Ins", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "true", ",", "isVarArg", ")", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs2", ";", "CCState", "CCInfo2", "(", "CallerCC", ",", "false", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs2", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo2", ".", "AnalyzeCallResult", "(", "Ins", ",", "CCAssignFnForNode", "(", "CallerCC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs1", ".", "size", "(", ")", "!=", "RVLocs2", ".", "size", "(", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RVLocs1", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "RVLocs1", "[", "i", "]", ".", "getLocInfo", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocInfo", "(", ")", ")", "return", "false", ";"], "File": "ARMISelLowering114", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77170, "Length": 232, "Cover_Rate": 0.32447552447552447} {"Template_token": ["", "}", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "(", "(", "TargetMachine", "&", ")", "getTargetMachine", "(", ")", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RegVT", "==", "", ")", "{", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "}", "else", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "!", "MatchingStackOffset", "(", "Arg", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ",", "MFI", ",", "MRI", ",", "TII", ")", ")", "return", "false", ";", "}", "}", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering114", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77171, "Length": 327, "Cover_Rate": 0.45734265734265733} {"Template_token": ["", "return", "", "(", "Imm", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering114", "Func": "isLegalAddImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77172, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "return", "", "(", "Imm", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering114", "Func": "isLegalAddImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77173, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "ExtraOp", "=", "true", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "ExtraOp", "=", "true", ";", "break", ";", "}", "if", "(", "!", "ExtraOp", ")", "return", "DAG", ".", "getNode", "(", "Opc", ",", "Op", "->", "getDebugLoc", "(", ")", ",", "VTs", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opc", ",", "Op", "->", "getDebugLoc", "(", ")", ",", "VTs", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerADDC_ADDE_SUBC_SUBE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77174, "Length": 117, "Cover_Rate": 0.585} {"Template_token": ["", "}", "if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "isOnlyLowElement", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "usesOnlyOneValue", "&&", "EltSize", "<=", "", ")", "{", "if", "(", "!", "isConstant", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "&", "Ops", "[", "", "]", ",", "NumElts", ")", ";", "Val", "=", "LowerBUILD_VECTOR", "(", "Val", ",", "DAG", ",", "ST", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "SDValue", "Val", "=", "IsSingleInstrConstant", "(", "Value", ",", "DAG", ",", "ST", ",", "dl", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "if", "(", "isConstant", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElts", ">=", "", ")", "{", "SDValue", "shuffle", "=", "ReconstructShuffle", "(", "Op", ",", "DAG", ")", ";", "if", "(", "shuffle", "!=", "SDValue", "(", ")", ")", "return", "shuffle", ";", "}", "if", "(", "EltSize", ">=", "", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";"], "ground_truth": ["EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77175, "Length": 321, "Cover_Rate": 0.3660205245153934} {"Template_token": ["", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "!=", "", "&&", "", ")", ";", "int", "index", "=", "ArgLocs", "[", "i", "]", ".", "getValNo", "(", ")", ";", "if", "(", "index", "!=", "lastInsIndex", ")", "{", "", "Flags", "=", "Ins", "[", "index", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "unsigned", "VARegSize", ",", "VARegSaveSize", ";", "computeRegArea", "(", "CCInfo", ",", "MF", ",", "VARegSize", ",", "VARegSaveSize", ")", ";", "VarArgStyleRegisters", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "", ")", ";", "unsigned", "Bytes", "=", "Flags", ".", "getByValSize", "(", ")", "-", "VARegSize", ";", "if", "(", "Bytes", "==", "", ")", "Bytes", "=", "", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "Bytes", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "false", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "else", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";"], "ground_truth": ["SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77177, "Length": 304, "Cover_Rate": 0.3067608476286579} {"Template_token": ["", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering114", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77178, "Length": 61, "Cover_Rate": 0.45185185185185184} {"Template_token": ["", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "return", "LowerToTLSGeneralDynamicModel", "(", "GA", ",", "DAG", ")", ";", "else", "return", "LowerToTLSExecModels", "(", "GA", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering114", "Func": "LowerGlobalTLSAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77179, "Length": 55, "Cover_Rate": 0.7971014492753623} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalTLSAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "return", "LowerToTLSGeneralDynamicModel", "(", "GA", ",", "DAG", ")", ";"], "ground_truth": ["else", "return", "LowerToTLSExecModels", "(", "GA", ",", "DAG", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerGlobalTLSAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77180, "Length": 68, "Cover_Rate": 0.9855072463768116} {"Template_token": ["", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}"], "ground_truth": ["Op", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77181, "Length": 46, "Cover_Rate": 0.3458646616541353} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":"], "ground_truth": ["Opc", "=", "", ";"], "File": "ARMISelLowering114", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77182, "Length": 62, "Cover_Rate": 0.46616541353383456} {"Template_token": ["", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMEMBARRIER", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77183, "Length": 283, "Cover_Rate": 0.4639344262295082} {"Template_token": ["", "SDValue", "True", ";", "SDValue", "False", ";", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectTrue", ";", "False", "=", "SelectFalse", ";", "}", "else", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectFalse", ";", "False", "=", "SelectTrue", ";", "}", "if", "(", "True", ".", "getNode", "(", ")", "&&", "False", ".", "getNode", "(", ")", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "cc", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "CCR", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "Cmp", "=", "duplicateCmp", "(", "Cond", ".", "getOperand", "(", "", ")", ",", "DAG", ")", ";", "assert", "(", "True", ".", "getValueType", "(", ")", "==", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "True", ",", "False", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "}", "}"], "ground_truth": ["return", "DAG", ".", "getSelectCC", "(", "dl", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "", ",", "Cond", ".", "getValueType", "(", ")", ")", ",", "SelectTrue", ",", "SelectFalse", ",", "", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerSELECT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77184, "Length": 171, "Cover_Rate": 0.5533980582524272} {"Template_token": ["", "SDValue", "Offset", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "if", "(", "GV", "->", "isDeclaration", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering114", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77185, "Length": 311, "Cover_Rate": 0.8077922077922078} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77186, "Length": 139, "Cover_Rate": 0.36103896103896105} {"Template_token": ["", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "Chain", ",", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "CallingConv", "::", "C", ",", "false", ",", "true", ",", "DAG", ".", "getExternalSymbol", "(", "", ",", "PtrVT", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77187, "Length": 132, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "static", "SDValue", "LowerVectorFP_TO_INT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{"], "ground_truth": ["assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerVectorFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77188, "Length": 29, "Cover_Rate": 0.4264705882352941} {"Template_token": ["", "static", "SDValue", "LowerVectorINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", ")", "{", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "Op", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "assert", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "unsigned", "CastOpc", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "CastOpc", "=", "", ";", "Opc", "=", "", ";", "break", ";", "case", "", ":", "CastOpc", "=", "", ";", "Opc", "=", "", ";", "break", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "CastOpc", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerVectorINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77189, "Length": 197, "Cover_Rate": 0.8954545454545455} {"Template_token": ["", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "FrameIndexSDNode", "*", "FINode", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Ptr", ")", ";", "if", "(", "!", "FINode", ")", "return", "false", ";", "FI", "=", "FINode", "->", "getIndex", "(", ")", ";", "}", "else", "return", "false", ";", "assert", "(", "FI", "!=", "INT_MAX", ")", ";", "if", "(", "!", "MFI", "->", "isFixedObjectIndex", "(", "FI", ")", ")", "return", "false", ";"], "ground_truth": ["return", "Offset", "==", "MFI", "->", "getObjectOffset", "(", "FI", ")", "&&", "Bytes", "==", "MFI", "->", "getObjectSize", "(", "FI", ")", ";"], "File": "ARMISelLowering114", "Func": "MatchingStackOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77191, "Length": 81, "Cover_Rate": 0.3151750972762646} {"Template_token": ["", "if", "(", "!", "EnableTailCalls", ")", "return", "false", ";", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";", "return", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering114", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77192, "Length": 29, "Cover_Rate": 0.725} {"Template_token": ["", "bool", "TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{"], "ground_truth": ["if", "(", "!", "EnableTailCalls", ")", "return", "false", ";"], "File": "ARMISelLowering114", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77193, "Length": 19, "Cover_Rate": 0.475} {"Template_token": ["", "SDValue", "Result", "=", "AddCombineToVPADDL", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", "&&", "N0", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering114", "Func": "PerformADDCombineWithOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77194, "Length": 79, "Cover_Rate": 0.7314814814814815} {"Template_token": ["", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering114", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77195, "Length": 98, "Cover_Rate": 0.4279475982532751} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "LHS", "=", "Cmp", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Cmp", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "TrueVal", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "cc", "=", "N", "->", "getOperand", "(", "", ")", ";", "", "CC", "=", "(", "", ")", "cast", "<", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "Res", ";", "if", "(", "CC", "==", "", "&&", "FalseVal", "==", "RHS", "&&", "FalseVal", "!=", "LHS", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "TrueVal", ",", "cc", ",", "N", "->", "getOperand", "(", "", ")", ",", "Cmp", ")", ";", "}", "else", "if", "(", "CC", "==", "", "&&", "TrueVal", "==", "RHS", ")", "{", "SDValue", "cc", ";"], "ground_truth": ["SDValue", "NewCmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering114", "Func": "PerformCMOVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77196, "Length": 167, "Cover_Rate": 0.40632603406326034} {"Template_token": ["", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSELECT_CCCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "CombineBaseUpdate", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "CombineBaseUpdate", "(", "N", ",", "DCI", ")", ";", "default", ":", "break", ";", "}", "break", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering114", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77197, "Length": 265, "Cover_Rate": 0.5430327868852459} {"Template_token": ["", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "MulAmt", "=", "C", "->", "getZExtValue", "(", ")", ";", "unsigned", "ShiftAmt", "=", "CountTrailingZeros_64", "(", "MulAmt", ")", ";", "ShiftAmt", "=", "ShiftAmt", "&", "(", "", "-", "", ")", ";", "SDValue", "V", "=", "N", "->", "getOperand", "(", "", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Res", ";", "MulAmt", ">>=", "ShiftAmt", ";", "if", "(", "isPowerOf2_32", "(", "MulAmt", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "-", "", ")", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmt", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "+", "", ")", ",", "", ")", ")", ",", "V", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "if", "(", "ShiftAmt", "!=", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftAmt", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering114", "Func": "PerformMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77198, "Length": 239, "Cover_Rate": 0.6584022038567493} {"Template_token": ["", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CanonicalVT", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N1", "->", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ")", ";", "}", "}", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", "||", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "SDValue", "(", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "MaskOp", "=", "N0", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "MaskC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "MaskOp", ")", ";", "if", "(", "!", "MaskC", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Mask", "=", "MaskC", "->", "getZExtValue", "(", ")", ";", "if", "(", "Mask", "==", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Res", ";", "ConstantSDNode", "*", "N1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "N1C", ")", "{", "unsigned", "Val", "=", "N1C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "Val", "&", "~", "Mask", ")", "!=", "Val", ")", "return", "SDValue", "(", ")", ";", "if", "(", "", "(", "Mask", ")", ")", "{", "Val", ">>=", "CountTrailingZeros_32", "(", "~", "Mask", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N00", ",", "DAG", ".", "getConstant", "(", "Val", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue", "(", ")", ";", "}", "}", "else", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "", ")", "{", "ConstantSDNode", "*", "N11C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "N11C", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Mask2", "=", "N11C", "->", "getZExtValue", "(", ")", ";", "if", "(", "", "(", "Mask", ")", "&&", "(", "Mask", "==", "~", "Mask2", ")", ")", "{", "if", "(", "Subtarget", "->", "hasT2ExtractPack", "(", ")", "&&", "(", "Mask", "==", "", "||", "Mask", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "amt", "=", "CountTrailingZeros_32", "(", "Mask2", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N1", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "amt", ",", "", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N00", ",", "Res", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering114", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77200, "Length": 431, "Cover_Rate": 0.37445699391833187} {"Template_token": ["", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "", "&&", "N1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMISelLowering114", "Func": "PerformSUBCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77201, "Length": 47, "Cover_Rate": 0.5222222222222223} {"Template_token": ["", "ShuffleSrcs", "[", "i", "]", "=", "SourceVecs", "[", "i", "]", ";", "VEXTOffsets", "[", "i", "]", "=", "", ";", "continue", ";", "}", "else", "if", "(", "SourceVecs", "[", "i", "]", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "<", "NumElts", ")", "{", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "SourceVecs", "[", "i", "]", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "==", "", "*", "NumElts", "&&", "", ")", ";", "if", "(", "MaxElts", "[", "i", "]", "-", "MinElts", "[", "i", "]", ">=", "NumElts", ")", "{", "return", "SDValue", "(", ")", ";", "}", "if", "(", "MinElts", "[", "i", "]", ">=", "NumElts", ")", "{", "VEXTOffsets", "[", "i", "]", "=", "NumElts", ";", "ShuffleSrcs", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SourceVecs", "[", "i", "]", ",", "DAG", ".", "getIntPtrConstant", "(", "NumElts", ")", ")", ";", "}", "else", "if", "(", "MaxElts", "[", "i", "]", "<", "NumElts", ")", "{", "VEXTOffsets", "[", "i", "]", "=", "", ";", "ShuffleSrcs", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SourceVecs", "[", "i", "]", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "}", "else", "{", "VEXTOffsets", "[", "i", "]", "=", "MinElts", "[", "i", "]", ";", "SDValue", "VEXTSrc1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SourceVecs", "[", "i", "]", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "SDValue", "VEXTSrc2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SourceVecs", "[", "i", "]", ",", "DAG", ".", "getIntPtrConstant", "(", "NumElts", ")", ")", ";", "ShuffleSrcs", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "VEXTSrc1", ",", "VEXTSrc2", ",", "DAG", ".", "getConstant", "(", "VEXTOffsets", "[", "i", "]", ",", "", ")", ")", ";", "}", "}", "SmallVector", "<", "int", ",", "", ">", "Mask", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{"], "File": "ARMISelLowering114", "Func": "ReconstructShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77202, "Length": 302, "Cover_Rate": 0.36167664670658684} {"Template_token": ["", "unsigned", "PCLabelId", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "isThumb", "||", "isThumb2", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolMBB", "::", "Create", "(", "F", "->", "getContext", "(", ")", ",", "DispatchBB", ",", "PCLabelId", ",", "PCAdj", ")", ";", "unsigned", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "CPV", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb", "?", "", ":", "", ";", "MachineMemOperand", "*", "CPMMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "", ")", ";", "MachineMemOperand", "*", "FIMMOSt", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "", ")", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ")", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ")", ";", "}", "else", "if", "(", "isThumb", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ")", ";"], "ground_truth": ["unsigned", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";"], "File": "ARMISelLowering114", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77203, "Length": 444, "Cover_Rate": 0.5068493150684932} {"Template_token": ["", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "TruncVT", "=", "", "(", "EltSize", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "const", "APInt", "&", "CInt", "=", "C", "->", "getAPIntValue", "(", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "CInt", ".", "trunc", "(", "EltSize", ")", ",", "TruncVT", ")", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "", "(", "TruncVT", ",", "NumElts", ")", ",", "Ops", ".", "data", "(", ")", ",", "NumElts", ")", ";"], "File": "ARMISelLowering114", "Func": "SkipExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77204, "Length": 132, "Cover_Rate": 0.3393316195372751} {"Template_token": ["", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "", ";", "else", "RC", "=", "", ";", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPRArgRegs", "[", "firstRegToSaveIndex", "]", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "AFI", "->", "getVarArgsFrameIndex", "(", ")", ")", ",", "false", ",", "false", ",", "", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "", ",", "getPointerTy", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering114", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77205, "Length": 126, "Cover_Rate": 0.3298429319371728} {"Template_token": ["", "SDValue", "ShAmt", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "ShPartsOpc", "=", "", ";", "ConstantSDNode", "*", "Con", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ShAmt", ")", ";", "if", "(", "ShAmt", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ">", "", "||", "(", "Con", "&&", "Con", "->", "getZExtValue", "(", ")", ">=", "", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ShAmt", "->", "getValueType", "(", "", ")", "!=", "", ")", "ShAmt", "=", "DAG", ".", "getZExtOrTrunc", "(", "ShAmt", ",", "dl", ",", "", ")", ";", "if", "(", "ShOpc", "==", "", ")", "{", "if", "(", "!", "Con", ")", "ShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "ShAmt", ")", ";", "else", "ShPartsOpc", "=", "", ";", "}", "else", "if", "(", "ShOpc", "==", "", ")", "ShPartsOpc", "=", "", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "ShPartsOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Lo", ",", "Hi", ",", "ShAmt", ")", ";", "Hi", "=", "SDValue", "(", "Lo", ".", "getNode", "(", ")", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";"], "File": "ARMISelLowering115", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77208, "Length": 257, "Cover_Rate": 0.4206219312602291} {"Template_token": ["", "if", "(", "ShAmt", "->", "getValueType", "(", "", ")", "!=", "", ")", "ShAmt", "=", "DAG", ".", "getZExtOrTrunc", "(", "ShAmt", ",", "dl", ",", "", ")", ";", "if", "(", "ShOpc", "==", "", ")", "{", "if", "(", "!", "Con", ")", "ShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "ShAmt", ")", ";", "else", "ShPartsOpc", "=", "", ";", "}", "else", "if", "(", "ShOpc", "==", "", ")", "ShPartsOpc", "=", "", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "ShPartsOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Lo", ",", "Hi", ",", "ShAmt", ")", ";", "Hi", "=", "SDValue", "(", "Lo", ".", "getNode", "(", ")", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "}", "if", "(", "!", "isOneConstant", "(", "N", "->", "getOperand", "(", "", ")", ")", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Hi", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ".", "getValue", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering115", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77209, "Length": 378, "Cover_Rate": 0.618657937806874} {"Template_token": ["", "unsigned", "BitsPerBool", ";", "if", "(", "NumElts", "==", "", ")", "{", "BitsPerBool", "=", "", ";", "BoolMask", "=", "", ";", "}", "else", "if", "(", "NumElts", "==", "", ")", "{", "BitsPerBool", "=", "", ";", "BoolMask", "=", "", ";", "}", "else", "if", "(", "NumElts", "==", "", ")", "{", "BitsPerBool", "=", "", ";", "BoolMask", "=", "", ";", "}", "else", "return", "SDValue", "(", ")", ";", "unsigned", "Bits32", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", "&&", "!", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "bool", "BitSet", "=", "V", ".", "isUndef", "(", ")", "?", "false", ":", "cast", "<", "ConstantSDNode", ">", "(", "V", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "BitSet", ")", "Bits32", "|=", "BoolMask", "<<", "(", "i", "*", "BitsPerBool", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering115", "Func": "LowerBUILD_VECTOR_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77211, "Length": 147, "Cover_Rate": 0.47266881028938906} {"Template_token": ["", "BitsPerBool", "=", "", ";", "BoolMask", "=", "", ";", "}", "else", "if", "(", "NumElts", "==", "", ")", "{", "BitsPerBool", "=", "", ";", "BoolMask", "=", "", ";", "}", "else", "return", "SDValue", "(", ")", ";", "unsigned", "Bits32", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", "&&", "!", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "bool", "BitSet", "=", "V", ".", "isUndef", "(", ")", "?", "false", ":", "cast", "<", "ConstantSDNode", ">", "(", "V", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "BitSet", ")", "Bits32", "|=", "BoolMask", "<<", "(", "i", "*", "BitsPerBool", ")", ";", "}", "SDValue", "Base", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Bits32", ",", "dl", ",", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", "||", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "Base", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Base", ",", "V", ",", "DAG", ".", "getConstant", "(", "i", ",", "dl", ",", "", ")", ")", ";", "}"], "ground_truth": ["return", "Base", ";"], "File": "ARMISelLowering115", "Func": "LowerBUILD_VECTOR_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77212, "Length": 220, "Cover_Rate": 0.707395498392283} {"Template_token": ["", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering115", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77213, "Length": 359, "Cover_Rate": 0.379492600422833} {"Template_token": ["", "assert", "(", "llvm", "::", "all_of", "(", "ShuffleMask", ",", "[", "&", "]", "(", "int", "i", ")", "{", "return", "i", "<", "(", "int", ")", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", ")", "&&", "", ")", ";", "if", "(", "unsigned", "ShuffleOpc", "=", "isNEONTwoResultShuffleMask", "(", "ShuffleMask", ",", "SubVT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", "{", "if", "(", "isV_UNDEF", ")", "SubV2", "=", "SubV1", ";", "assert", "(", "(", "WhichResult", "==", "", ")", "&&", "", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ShuffleOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "SubVT", ",", "SubVT", ")", ",", "SubV1", ",", "SubV2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Res", ".", "getValue", "(", "", ")", ",", "Res", ".", "getValue", "(", "", ")", ")", ";", "}", "}", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "else", "if", "(", "isLegalMVEShuffleOp", "(", "PFEntry", ")", ")", "{", "unsigned", "LHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "RHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "PFEntryLHS", "=", "PerfectShuffleTable", "[", "LHSID", "]", ";", "unsigned", "PFEntryRHS", "=", "PerfectShuffleTable", "[", "RHSID", "]", ";", "if", "(", "isLegalMVEShuffleOp", "(", "PFEntryLHS", ")", "&&", "isLegalMVEShuffleOp", "(", "PFEntryRHS", ")", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "}", "}", "if", "(", "EltSize", ">=", "", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V2", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";"], "ground_truth": ["else", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "ShuffleMask", "[", "i", "]", "<", "(", "int", ")", "NumElts", "?", "V1", ":", "V2", ",", "DAG", ".", "getConstant", "(", "ShuffleMask", "[", "i", "]", "&", "(", "NumElts", "-", "", ")", ",", "dl", ",", "", ")", ")", ")", ";"], "File": "ARMISelLowering115", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77215, "Length": 523, "Cover_Rate": 0.40076628352490423} {"Template_token": ["", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "", "||", "BinOpcode", "==", "", ")", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ")", ".", "addReg", "(", "", ")", ";", "}", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";"], "ground_truth": ["BB", "=", "exitMBB", ";"], "File": "ARMISelLowering116", "Func": "EmitAtomicBinary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77217, "Length": 404, "Cover_Rate": 0.5863570391872278} {"Template_token": ["", "extendOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "extendOpc", "=", "", ";", "break", ";", "}", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "signExtend", "&&", "extendOpc", ")", "{", "oldval", "=", "MRI", ".", "createVirtualRegister", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "extendOpc", ")", ",", "oldval", ")", ".", "addReg", "(", "dest", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "oldval", ")", ".", "addReg", "(", "incr", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ",", "scratch2", ")", ".", "addReg", "(", "oldval", ")", ".", "addReg", "(", "incr", ")", ".", "addImm", "(", "Cond", ")", ".", "addReg", "(", "", ")", ";", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "MIB", ")", ";"], "File": "ARMISelLowering116", "Func": "EmitAtomicBinaryMinMax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77219, "Length": 361, "Cover_Rate": 0.473753280839895} {"Template_token": ["", "isCand", "=", "isCMOVWithZeroOrAllOnesLHS", "(", "N0", ",", "isAND", ")", ";", "if", "(", "isCand", ")", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "}", "if", "(", "!", "isCand", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":", "Opc", "=", "", ";", "break", ";"], "File": "ARMISelLowering116", "Func": "formConditionalOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77221, "Length": 72, "Cover_Rate": 0.3380281690140845} {"Template_token": ["", "SDValue", "TargetLowering", "::", "GetF64FormalArgument", "(", "CCValAssign", "&", "VA", ",", "CCValAssign", "&", "NextVA", ",", "SDValue", "&", "Root", ",", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "", ";", "else", "RC", "=", "", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{"], "ground_truth": ["Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";"], "File": "ARMISelLowering116", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77222, "Length": 205, "Cover_Rate": 0.8134920634920635} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "", ";"], "ground_truth": ["else", "if", "(", "VT", "==", "", ")", "return", "", ";"], "File": "ARMISelLowering116", "Func": "getRegClassFor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77223, "Length": 19, "Cover_Rate": 0.3275862068965517} {"Template_token": ["", "if", "(", "(", "!", "State", "->", "isFirstByValRegValid", "(", ")", ")", "&&", "(", "", "<=", "reg", ")", "&&", "(", "reg", "<=", "", ")", ")", "{", "State", "->", "setFirstByValReg", "(", "reg", ")", ";"], "ground_truth": ["if", "(", "State", "->", "getCallOrPrologue", "(", ")", "==", "Call", ")", "{"], "File": "ARMISelLowering116", "Func": "HandleByVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77224, "Length": 42, "Cover_Rate": 0.30656934306569344} {"Template_token": ["", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "FalseVal", ")", ";", "if", "(", "!", "C", ")", "return", "false", ";", "if", "(", "AllOnes", ")", "return", "C", "->", "isAllOnesValue", "(", ")", ";"], "ground_truth": ["return", "C", "->", "isNullValue", "(", ")", ";"], "File": "ARMISelLowering116", "Func": "isCMOVWithZeroOrAllOnesLHS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77225, "Length": 38, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "static", "bool", "isCMOVWithZeroOrAllOnesLHS", "(", "SDValue", "N", ",", "bool", "AllOnes", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "N", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDValue", "FalseVal", "=", "N", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "FalseVal", ")", ";"], "ground_truth": ["if", "(", "!", "C", ")", "return", "false", ";"], "File": "ARMISelLowering116", "Func": "isCMOVWithZeroOrAllOnesLHS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77226, "Length": 65, "Cover_Rate": 0.7558139534883721} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RVLocs1", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocInfo", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocInfo", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocReg", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocReg", "(", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocMemOffset", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocMemOffset", "(", ")", ")", "return", "false", ";", "}", "}", "}", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RegVT", "==", "", ")", "{", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";"], "File": "ARMISelLowering116", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77227, "Length": 407, "Cover_Rate": 0.5740479548660085} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";"], "ground_truth": ["Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";"], "File": "ARMISelLowering116", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77231, "Length": 180, "Cover_Rate": 0.5521472392638037} {"Template_token": ["", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "Chain", ",", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "CallingConv", "::", "C", ",", "false", ",", "false", ",", "true", ",", "DAG", ".", "getExternalSymbol", "(", "", ",", "PtrVT", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering116", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77232, "Length": 99, "Cover_Rate": 0.30368098159509205} {"Template_token": ["", "if", "(", "SplatBitSize", "<=", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering116", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77233, "Length": 109, "Cover_Rate": 0.40671641791044777} {"Template_token": ["", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering116", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77234, "Length": 129, "Cover_Rate": 0.48134328358208955} {"Template_token": ["", "case", "", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformXORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformBFICombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSELECT_CCCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "CombineBaseUpdate", "(", "N", ",", "DCI", ")", ";"], "File": "ARMISelLowering116", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77235, "Length": 273, "Cover_Rate": 0.5405940594059406} {"Template_token": ["", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "SDValue", "COR", "=", "formConditionalOp", "(", "N", ",", "DAG", ",", "true", ")", ";", "if", "(", "COR", ".", "getNode", "(", ")", ")", "return", "COR", ";", "}", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "", "&&", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "{", "APInt", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "APInt", "SplatBits0", ";", "if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", ";", "APInt", "SplatBits1", ";", "if", "(", "BVN1", "&&", "BVN1", "->", "isConstantSplat", "(", "SplatBits1", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", "&&", "SplatBits0", "==", "~", "SplatBits1", ")", "{", "EVT", "CanonicalVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CanonicalVT", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N1", "->", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ")", ";", "}", "}", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", "||", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "SDValue", "(", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "MaskOp", "=", "N0", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "MaskC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "MaskOp", ")", ";", "if", "(", "!", "MaskC", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Mask", "=", "MaskC", "->", "getZExtValue", "(", ")", ";", "if", "(", "Mask", "==", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Res", ";", "ConstantSDNode", "*", "N1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "N1C", ")", "{", "unsigned", "Val", "=", "N1C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "Val", "&", "~", "Mask", ")", "!=", "Val", ")", "return", "SDValue", "(", ")", ";", "if", "(", "", "(", "Mask", ")", ")", "{", "Val", ">>=", "CountTrailingZeros_32", "(", "~", "Mask", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N00", ",", "DAG", ".", "getConstant", "(", "Val", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering116", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77236, "Length": 480, "Cover_Rate": 0.4050632911392405} {"Template_token": ["", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VorrVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vorr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VorrVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vorr", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "SDValue", "COR", "=", "formConditionalOp", "(", "N", ",", "DAG", ",", "true", ")", ";", "if", "(", "COR", ".", "getNode", "(", ")", ")", "return", "COR", ";", "}", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "", "&&", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "{", "APInt", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "APInt", "SplatBits0", ";", "if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", ";", "APInt", "SplatBits1", ";", "if", "(", "BVN1", "&&", "BVN1", "->", "isConstantSplat", "(", "SplatBits1", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", "&&", "SplatBits0", "==", "~", "SplatBits1", ")", "{", "EVT", "CanonicalVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CanonicalVT", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N1", "->", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ")", ";", "}", "}", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", "||", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "SDValue", "(", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["SDValue", "N00", "=", "N0", ".", "getOperand", "(", "", ")", ";"], "File": "ARMISelLowering116", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77237, "Length": 379, "Cover_Rate": 0.319831223628692} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "SDValue", "CXOR", "=", "formConditionalOp", "(", "N", ",", "DAG", ",", "true", ")", ";", "if", "(", "CXOR", ".", "getNode", "(", ")", ")", "return", "CXOR", ";"], "ground_truth": ["}"], "File": "ARMISelLowering116", "Func": "PerformXORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77238, "Length": 71, "Cover_Rate": 0.7319587628865979} {"Template_token": ["", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "AFI", "->", "getVarArgsFrameIndex", "(", ")", ")", ",", "false", ",", "false", ",", "", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "if", "(", "!", "MemOps", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "MemOps", "[", "", "]", ",", "MemOps", ".", "size", "(", ")", ")", ";", "}", "else", "AFI", "->", "setVarArgsFrameIndex", "(", "MFI", "->", "CreateFixedObject", "(", "", ",", "ArgOffset", ",", "true", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering116", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77239, "Length": 127, "Cover_Rate": 0.33159268929503916} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}", "}"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "File": "ARMISelLowering117", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77241, "Length": 189, "Cover_Rate": 0.4543269230769231} {"Template_token": ["", "case", "CodeModel", "::", "Default", ":", "case", "CodeModel", "::", "Kernel", ":", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "case", "CodeModel", "::", "JITDefault", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}", "}"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "File": "ARMISelLowering117", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77242, "Length": 285, "Cover_Rate": 0.6850961538461539} {"Template_token": ["", "return", "(", "Index", "==", "", "||", "Index", "==", "ResVT", ".", "getVectorNumElements", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering117", "Func": "isExtractSubvectorCheap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77243, "Length": 16, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "if", "(", "!", "isOperationLegalOrCustom", "(", "", ",", "ResVT", ")", ")", "return", "false", ";", "return", "(", "Index", "==", "", "||", "Index", "==", "ResVT", ".", "getVectorNumElements", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering117", "Func": "isExtractSubvectorCheap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77244, "Length": 29, "Cover_Rate": 0.6590909090909091} {"Template_token": ["", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "LLVM_FALLTHROUGH", ";", "default", ":", "if", "(", "AM", ".", "BaseOffs", ")", "return", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "isLegalT2ScaledAddressingMode", "(", "AM", ",", "VT", ")", ";", "int", "Scale", "=", "AM", ".", "Scale", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Scale", "<", "", ")", "Scale", "=", "-", "Scale", ";", "if", "(", "Scale", "==", "", ")", "return", "true", ";", "return", "isPowerOf2_32", "(", "Scale", "&", "~", "", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "(", "(", "unsigned", ")", "AM", ".", "HasBaseReg", "+", "Scale", ")", "<=", "", ")", "return", "true", ";", "return", "false", ";", "case", "", ":", "if", "(", "Scale", "&", "", ")", "return", "false", ";", "return", "isPowerOf2_32", "(", "Scale", ")", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering117", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77245, "Length": 179, "Cover_Rate": 0.7075098814229249} {"Template_token": ["", "return", "(", "isa", "<", "GlobalVariable", ">", "(", "GV", ")", "&&", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", "->", "isConstant", "(", ")", ")", "||", "isa", "<", "Function", ">", "(", "GV", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering117", "Func": "isReadOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77246, "Length": 32, "Cover_Rate": 0.49230769230769234} {"Template_token": ["", "return", "(", "isa", "<", "GlobalVariable", ">", "(", "GV", ")", "&&", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", "->", "isConstant", "(", ")", ")", "||", "isa", "<", "Function", ">", "(", "GV", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering117", "Func": "isReadOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77247, "Length": 32, "Cover_Rate": 0.49230769230769234} {"Template_token": ["", "bool", "TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering117", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77248, "Length": 154, "Cover_Rate": 0.5641025641025641} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ",", "isV_UNDEF", ";"], "ground_truth": ["unsigned", "Imm", ",", "WhichResult", ";"], "File": "ARMISelLowering117", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77249, "Length": 115, "Cover_Rate": 0.42124542124542125} {"Template_token": ["", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "i", "/", "NumElts", ";", "else", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";"], "ground_truth": ["for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "", ")", "{"], "File": "ARMISelLowering117", "Func": "isVTRNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77250, "Length": 91, "Cover_Rate": 0.4155251141552511} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "i", "/", "NumElts", ";", "else", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "j", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "", "]", "!=", "j", "+", "WhichResult", ")", ")", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering117", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77251, "Length": 129, "Cover_Rate": 0.5944700460829493} {"Template_token": ["", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "++", "j", ")", "{", "if", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "", "*", "j", "+", "WhichResult", ")", "return", "false", ";", "}", "}"], "ground_truth": ["if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "", ";"], "File": "ARMISelLowering117", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77252, "Length": 76, "Cover_Rate": 0.41530054644808745} {"Template_token": ["", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "++", "j", ")", "{", "if", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "", "*", "j", "+", "WhichResult", ")", "return", "false", ";", "}", "}", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "", ";", "if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "EltSz", "==", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering117", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77253, "Length": 147, "Cover_Rate": 0.8032786885245902} {"Template_token": ["", "unsigned", "Idx", "=", "WhichResult", ";", "for", "(", "unsigned", "k", "=", "", ";", "k", "<", "Half", ";", "++", "k", ")", "{", "int", "MIdx", "=", "M", "[", "i", "+", "j", "+", "k", "]", ";", "if", "(", "MIdx", ">=", "", "&&", "(", "unsigned", ")", "MIdx", "!=", "Idx", ")", "return", "false", ";", "Idx", "+=", "", ";", "}", "}", "}", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "", ";", "if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "EltSz", "==", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering117", "Func": "isVUZP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77254, "Length": 90, "Cover_Rate": 0.4205607476635514} {"Template_token": ["", "static", "bool", "isVZIPMask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ",", "unsigned", "&", "WhichResult", ")", "{", "unsigned", "EltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";"], "ground_truth": ["unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "", ";"], "File": "ARMISelLowering117", "Func": "isVZIPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77255, "Length": 110, "Cover_Rate": 0.49107142857142855} {"Template_token": ["", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "", "]", "!=", "Idx", ")", ")", "return", "false", ";"], "ground_truth": ["Idx", "+=", "", ";"], "File": "ARMISelLowering117", "Func": "isVZIP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77256, "Length": 158, "Cover_Rate": 0.7117117117117117} {"Template_token": ["", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "", "]", "!=", "Idx", ")", ")", "return", "false", ";", "Idx", "+=", "", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering117", "Func": "isVZIP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77257, "Length": 86, "Cover_Rate": 0.38738738738738737} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", "||", "(", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", "&&", "Subtarget", "->", "isThumb", "(", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering117", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77258, "Length": 138, "Cover_Rate": 0.3770491803278688} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "bool", "IsRO", "=", "isReadOnly", "(", "GV", ")", ";", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", "&&", "!", "Subtarget", "->", "genExecuteOnly", "(", ")", ")", "if", "(", "SDValue", "V", "=", "promoteToConstantPool", "(", "GV", ",", "DAG", ",", "PtrVT", ",", "dl", ")", ")", "return", "V", ";", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "bool", "UseGOT_PREL", "=", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "UseGOT_PREL", "?", "", ":", "", ",", "UseGOT_PREL", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "File": "ARMISelLowering117", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77261, "Length": 232, "Cover_Rate": 0.32} {"Template_token": ["", "assert", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "DescAddr", "=", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "FuncTLVGet", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "DescAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "", ")", ";", "MachineFunction", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setAdjustsStack", "(", "true", ")", ";", "auto", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", "*", "F", ".", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ";", "auto", "ARI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getTLSCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Chain", ",", "FuncTLVGet", ",", "DAG", ".", "getRegister", "(", "", ",", "", ")", ",", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering117", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77262, "Length": 250, "Cover_Rate": 0.8833922261484098} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "DescAddr", "=", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "FuncTLVGet", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "DescAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "", ")", ";", "MachineFunction", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["MFI", ".", "setAdjustsStack", "(", "true", ")", ";"], "File": "ARMISelLowering117", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77263, "Length": 102, "Cover_Rate": 0.36042402826855124} {"Template_token": ["", "SDLoc", "DL", "(", "N", ")", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "-", "imm", ",", "DL", ",", "", ")", ";", "unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "RHS", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering117", "Func": "PerformAddcSubcCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77265, "Length": 64, "Cover_Rate": 0.423841059602649} {"Template_token": ["", "if", "(", "N1C", ")", "{", "unsigned", "Val", "=", "N1C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "Val", "&", "~", "Mask", ")", "!=", "Val", ")", "return", "SDValue", "(", ")", ";", "if", "(", "", "(", "Mask", ")", ")", "{", "Val", ">>=", "countTrailingZeros", "(", "~", "Mask", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N00", ",", "DAG", ".", "getConstant", "(", "Val", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue", "(", ")", ";", "}", "}", "else", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "", ")", "{", "ConstantSDNode", "*", "N11C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "N11C", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Mask2", "=", "N11C", "->", "getZExtValue", "(", ")", ";", "if", "(", "", "(", "Mask", ")", "&&", "(", "Mask", "==", "~", "Mask2", ")", ")", "{", "if", "(", "Subtarget", "->", "hasDSP", "(", ")", "&&", "(", "Mask", "==", "", "||", "Mask", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "amt", "=", "countTrailingZeros", "(", "Mask2", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N1", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "amt", ",", "DL", ",", "", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N00", ",", "Res", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "", "(", "~", "Mask", ")", "&&", "(", "~", "Mask", "==", "Mask2", ")", ")", "{", "if", "(", "Subtarget", "->", "hasDSP", "(", ")", "&&", "(", "Mask2", "==", "", "||", "Mask2", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "lsb", "=", "countTrailingZeros", "(", "Mask", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N00", ",", "DAG", ".", "getConstant", "(", "lsb", ",", "DL", ",", "", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N1", ".", "getOperand", "(", "", ")", ",", "Res", ",", "DAG", ".", "getConstant", "(", "Mask2", ",", "DL", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue", "(", ")", ";", "}", "}"], "ground_truth": ["if", "(", "DAG", ".", "MaskedValueIsZero", "(", "N1", ",", "MaskC", "->", "getAPIntValue", "(", ")", ")", "&&", "N00", ".", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N00", ".", "getOperand", "(", "", ")", ")", "&&", "", "(", "~", "Mask", ")", ")", "{"], "File": "ARMISelLowering117", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77266, "Length": 439, "Cover_Rate": 0.3574918566775244} {"Template_token": ["", "SDLoc", "DL", "(", "BoolCarry", ")", ";", "EVT", "CarryVT", "=", "BoolCarry", ".", "getValueType", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "CarryVT", ",", "", ")", ",", "BoolCarry", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "CarryVT", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering118", "Func": "ConvertBooleanCarryToCarryFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77268, "Length": 48, "Cover_Rate": 0.75} {"Template_token": ["", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "NumElts", "=", "", ";", "for", "(", "unsigned", "ArgI", "=", "", ",", "ArgE", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "ArgI", "<", "ArgE", ";", "++", "ArgI", ")", "{", "Type", "*", "ArgTy", "=", "I", ".", "getArgOperand", "(", "ArgI", ")", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "DL", ".", "getTypeSizeInBits", "(", "ArgTy", ")", "/", "", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Value", "*", "AlignArg", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "", ")", ";", "Info", ".", "align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArg", ")", "->", "getZExtValue", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Info", ".", "align", "=", "DL", ".", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Info", ".", "align", "=", "DL", ".", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering118", "Func": "getTgtMemIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77270, "Length": 405, "Cover_Rate": 0.5146124523506989} {"Template_token": ["", "}", "else", "{", "Carry", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Carry", ")", ";", "Carry", "=", "ConvertBooleanCarryToCarryFlag", "(", "Carry", ",", "DAG", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VTs", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Carry", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["Carry", "=", "ConvertCarryFlagToBooleanCarry", "(", "Result", ".", "getValue", "(", "", ")", ",", "VT", ",", "DAG", ")", ";"], "File": "ARMISelLowering118", "Func": "LowerADDSUBCARRY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77272, "Length": 88, "Cover_Rate": 0.3024054982817869} {"Template_token": ["", "if", "(", "Cond", ".", "getResNo", "(", ")", "==", "", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "Cond", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "Cond", ",", "DAG", ",", "cc", ")", ";", "", "CondCode", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "CondCode", "=", "", "(", "CondCode", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "SDLoc", "(", "cc", ")", ",", "", ")", ";"], "ground_truth": ["SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";"], "File": "ARMISelLowering118", "Func": "LowerBRCOND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77273, "Length": 141, "Cover_Rate": 0.5486381322957199} {"Template_token": ["", "", "CondCode", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "CondCode", "=", "", "(", "CondCode", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "SDLoc", "(", "cc", ")", ",", "", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering118", "Func": "LowerBRCOND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77274, "Length": 83, "Cover_Rate": 0.3229571984435798} {"Template_token": ["", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "LHS", ".", "getValue", "(", "", ")", ",", "DAG", ",", "cc", ")", ";", "if", "(", "(", "CC", "==", "", ")", "!=", "isOneConstant", "(", "RHS", ")", ")", "{", "", "CondCode", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "CondCode", "=", "", "(", "CondCode", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "SDLoc", "(", "cc", ")", ",", "", ")", ";", "}", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "dl", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Res", ",", "Dest", ",", "cc", ",", "CCR", ",", "Res", ".", "getValue", "(", "", ")", "}", ";"], "ground_truth": ["Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ")", ";"], "File": "ARMISelLowering118", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77275, "Length": 398, "Cover_Rate": 0.5482093663911846} {"Template_token": ["", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "if", "(", "LHS", ".", "getResNo", "(", ")", "==", "", "&&", "(", "isOneConstant", "(", "RHS", ")", "||", "isNullConstant", "(", "RHS", ")", ")", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "LHS", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "LHS", ".", "getValue", "(", "", ")", ",", "DAG", ",", "cc", ")", ";", "if", "(", "(", "CC", "==", "", ")", "!=", "isOneConstant", "(", "RHS", ")", ")", "{", "", "CondCode", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "CondCode", "=", "", "(", "CondCode", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "SDLoc", "(", "cc", ")", ",", "", ")", ";", "}", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{"], "ground_truth": ["SDValue", "cc", ";"], "File": "ARMISelLowering118", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77276, "Length": 229, "Cover_Rate": 0.3154269972451791} {"Template_token": ["", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSETCCE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerADDSUBCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerSignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerUnsignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerAtomicLoadStore", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFSINCOS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerDivRem", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "LowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering118", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77277, "Length": 418, "Cover_Rate": 0.44849785407725323} {"Template_token": ["", "default", ":", "return", "SDValue", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "", ")", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SHL", "=", "N", "->", "getOperand", "(", "", ")", ";", "auto", "*", "C1ShlC2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SHL", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C1ShlC2", "||", "!", "C2", ")", "return", "SDValue", "(", ")", ";", "APInt", "C2Int", "=", "C2", "->", "getAPIntValue", "(", ")", ";", "APInt", "C1Int", "=", "C1ShlC2", "->", "getAPIntValue", "(", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "C2Int", ".", "getBitWidth", "(", ")", ",", "C2Int", ".", "getBitWidth", "(", ")", "-", "C2", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "(", "C1Int", "&", "Mask", ")", "!=", "C1Int", ")", "return", "SDValue", "(", ")", ";", "C1Int", ".", "lshrInPlace", "(", "C2Int", ")", ";", "auto", "LargeImm", "=", "[", "]", "(", "const", "APInt", "&", "Imm", ")", "{", "unsigned", "Zeros", "=", "Imm", ".", "countLeadingZeros", "(", ")", "+", "Imm", ".", "countTrailingZeros", "(", ")", ";", "return", "Imm", ".", "getBitWidth", "(", ")", "-", "Zeros", ">", "", ";", "}", ";"], "ground_truth": ["if", "(", "LargeImm", "(", "C1Int", ")", "||", "LargeImm", "(", "C2Int", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering118", "Func": "PerformSHLSimplify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77279, "Length": 337, "Cover_Rate": 0.5561056105610561} {"Template_token": ["", "Type", "*", "EltTy", "=", "VecTy", "->", "getVectorElementType", "(", ")", ";", "VectorType", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "EltTy", ",", "NumSubElts", ")", ";", "const", "DataLayout", "&", "DL", "=", "SI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "SubVecSize", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "SubVecTy", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "EltTy", ")", "==", "", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "(", "SubVecSize", "!=", "", "&&", "SubVecSize", "!=", "", ")", "||", "EltIs64Bits", ")", "return", "false", ";", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "SI", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "Op0", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "NumSubElts", ")", ";", "}", "static", "const", "", "StoreInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "SI", "->", "getPointerOperand", "(", ")", ",", "Int8Ptr", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Int8Ptr", ",", "SubVecTy", "}", ";", "Function", "*", "VstNFunc", "=", "", "(", "SI", "->", "getModule", "(", ")", ",", "StoreInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Factor", ";", "i", "++", ")", "Ops", ".", "push_back", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "getSequentialMask", "(", "Builder", ",", "NumSubElts", "*", "i", ",", "NumSubElts", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "SI", "->", "getAlignment", "(", ")", ")", ")", ";"], "ground_truth": ["Builder", ".", "CreateCall", "(", "VstNFunc", ",", "Ops", ")", ";"], "File": "ARMISelLowering119", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77282, "Length": 345, "Cover_Rate": 0.8060747663551402} {"Template_token": ["", "auto", "CCNode", "=", "cast", "<", "ConstantSDNode", ">", "(", "CMOV", "->", "getOperand", "(", "", ")", ")", ";", "auto", "CC", "=", "CCNode", "->", "getAPIntValue", "(", ")", ".", "getLimitedValue", "(", ")", ";", "SDValue", "CmpZ", "=", "CMOV", "->", "getOperand", "(", "", ")", ";", "assert", "(", "CmpZ", "->", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "And", "=", "CmpZ", "->", "getOperand", "(", "", ")", ";", "if", "(", "And", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "AndC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "AndC", "||", "!", "AndC", "->", "getAPIntValue", "(", ")", ".", "isPowerOf2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "X", "=", "And", "->", "getOperand", "(", "", ")", ";", "if", "(", "CC", "==", "", ")", "{", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "}", "else", "{", "assert", "(", "CC", "==", "", "&&", "", ")", ";", "}", "if", "(", "Op1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "OrC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "OrC", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Y", "=", "Op1", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op0", "!=", "Y", ")", "return", "SDValue", "(", ")", ";", "APInt", "OrCI", "=", "OrC", "->", "getAPIntValue", "(", ")", ";", "unsigned", "Heuristic", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "if", "(", "OrCI", ".", "countPopulation", "(", ")", ">", "Heuristic", ")", "return", "SDValue", "(", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "computeKnownBits", "(", "DAG", ",", "Y", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "(", "OrCI", "&", "KnownZero", ")", "!=", "OrCI", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V", "=", "Y", ";", "SDLoc", "dl", "(", "X", ")", ";", "EVT", "VT", "=", "X", ".", "getValueType", "(", ")", ";", "unsigned", "BitInX", "=", "AndC", "->", "getAPIntValue", "(", ")", ".", "logBase2", "(", ")", ";", "if", "(", "BitInX", "!=", "", ")", "{", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ",", "DAG", ".", "getConstant", "(", "BitInX", ",", "dl", ",", "VT", ")", ")", ";", "}"], "ground_truth": ["for", "(", "unsigned", "BitInY", "=", "", ",", "NumActiveBits", "=", "OrCI", ".", "getActiveBits", "(", ")", ";"], "File": "ARMISelLowering119", "Func": "PerformCMOVToBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77283, "Length": 365, "Cover_Rate": 0.7510288065843621} {"Template_token": ["", "SDValue", "AddeOp0", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "SDValue", "AddeOp1", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "if", "(", "AddeOp0", ".", "getNode", "(", ")", "==", "AddeOp1", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsLeftOperandMUL", "=", "false", ";", "SDValue", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp0", ")", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp1", ")", ";", "else", "IsLeftOperandMUL", "=", "true", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "MULOp", "->", "getOpcode", "(", ")", ";", "unsigned", "FinalOpc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "SDValue", "*", "HiAdd", "=", "nullptr", ";", "SDValue", "*", "LoMul", "=", "nullptr", ";", "SDValue", "*", "LowAdd", "=", "nullptr", ";", "if", "(", "(", "AddeOp0", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", "&&", "(", "AddeOp1", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}", "if", "(", "AddcOp1", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp1", ";", "LowAdd", "=", "&", "AddcOp0", ";", "}", "if", "(", "!", "LoMul", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77284, "Length": 265, "Cover_Rate": 0.4351395730706076} {"Template_token": ["", "if", "(", "AddeOp0", ".", "getNode", "(", ")", "==", "AddeOp1", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsLeftOperandMUL", "=", "false", ";", "SDValue", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp0", ")", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp1", ")", ";", "else", "IsLeftOperandMUL", "=", "true", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "MULOp", "->", "getOpcode", "(", ")", ";", "unsigned", "FinalOpc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "SDValue", "*", "HiAdd", "=", "nullptr", ";", "SDValue", "*", "LoMul", "=", "nullptr", ";", "SDValue", "*", "LowAdd", "=", "nullptr", ";", "if", "(", "(", "AddeOp0", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", "&&", "(", "AddeOp1", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}", "if", "(", "AddcOp1", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp1", ";", "LowAdd", "=", "&", "AddcOp0", ";", "}", "if", "(", "!", "LoMul", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "*", "LowAdd", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "*", "HiAdd", ")", ";"], "File": "ARMISelLowering11", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77285, "Length": 261, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "PrevAddc", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "else", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "PrevAddc", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "PrevAddc", "==", "nullptr", ")", "return", "AddCombineTo64bitMLAL", "(", "AddcNode", ",", "DCI", ",", "Subtarget", ")", ";", "SDValue", "MLAL", "=", "AddCombineTo64bitMLAL", "(", "PrevAddc", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "MLAL", "!=", "SDValue", "(", "PrevAddc", ",", "", ")", ")", "return", "AddCombineTo64bitMLAL", "(", "AddcNode", ",", "DCI", ",", "Subtarget", ")", ";", "SDNode", "*", "UmlalNode", "=", "nullptr", ";", "SDValue", "AddHi", ";", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "UmlalNode", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "AddHi", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "UmlalNode", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "AddHi", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";", "}", "auto", "*", "Zero", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "UmlalNode", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Zero", "||", "Zero", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddcNode", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "AddeNode", "=", "AddcNode", "->", "getGluedUser", "(", ")", ";", "if", "(", "!", "AddeNode", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "(", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "Zero", "&&", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "UmlalNode", ")", "||", "(", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "UmlalNode", "&&", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "Zero", ")", ")", "{"], "File": "ARMISelLowering11", "Func": "AddCombineTo64bitUMAAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77286, "Length": 332, "Cover_Rate": 0.6228893058161351} {"Template_token": ["", "unsigned", "NewOpc", "=", "convertAddSubFlagsOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NewOpc", ")", "{", "const", "BaseInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", "&&", "", ")", ";", "MI", ".", "setDesc", "(", "*", "MCID", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ")", ")", ";", "}", "unsigned", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "if", "(", "!", "MI", ".", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";"], "File": "ARMISelLowering11", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77287, "Length": 161, "Cover_Rate": 0.43989071038251365} {"Template_token": ["", "return", ";", "}", "const", "MCInstrDesc", "*", "MCID", "=", "&", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "NewOpc", "=", "convertAddSubFlagsOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NewOpc", ")", "{", "const", "BaseInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", "&&", "", ")", ";", "MI", ".", "setDesc", "(", "*", "MCID", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ")", ")", ";", "}", "unsigned", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "if", "(", "!", "MI", ".", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "definesCPSR", "=", "true", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "deadCPSR", "=", "true", ";", "MI", ".", "RemoveOperand", "(", "i", ")", ";", "break", ";", "}", "}"], "ground_truth": ["if", "(", "!", "definesCPSR", ")", "{"], "File": "ARMISelLowering11", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77288, "Length": 248, "Cover_Rate": 0.6775956284153005} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CallingConv", "::", "_APCS", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "Fast", ":", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "case", "CallingConv", "::", "GHC", ":"], "ground_truth": ["return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS_GHC", ")", ";"], "File": "ARMISelLowering11", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77290, "Length": 77, "Cover_Rate": 0.6311475409836066} {"Template_token": ["", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "Fast", ":", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "case", "CallingConv", "::", "GHC", ":"], "ground_truth": ["return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS_GHC", ")", ";"], "File": "ARMISelLowering11", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77291, "Length": 51, "Cover_Rate": 0.4180327868852459} {"Template_token": ["", "}", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "{", "APInt", "KZ2", "(", "KnownZero", ".", "getBitWidth", "(", ")", ",", "", ")", ";", "APInt", "KO2", "(", "KnownOne", ".", "getBitWidth", "(", ")", ",", "", ")", ";", "computeKnownBits", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZero", ",", "KnownOne", ")", ";", "computeKnownBits", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "KZ2", ",", "KO2", ")", ";", "KnownZero", "&=", "KZ2", ";", "KnownOne", "&=", "KO2", ";"], "ground_truth": ["return", ";"], "File": "ARMISelLowering11", "Func": "computeKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77292, "Length": 78, "Cover_Rate": 0.430939226519337} {"Template_token": ["", "SDLoc", "dl", "(", "V", ".", "getNode", "(", ")", ")", ";", "SDValue", "VLo", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "V", ",", "dl", ",", "", ")", ";", "SDValue", "VHi", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "V", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ",", "dl", ",", "", ")", ";", "SDValue", "RegClass", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";"], "ground_truth": ["SDValue", "SubReg0", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";"], "File": "ARMISelLowering11", "Func": "createGPRPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77293, "Length": 88, "Cover_Rate": 0.4943820224719101} {"Template_token": ["", "Instruction", "*", "TargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicOrdering", "Ord", ",", "bool", "IsStore", ",", "bool", "IsLoad", ")", "const", "{", "switch", "(", "Ord", ")", "{", "case", "AtomicOrdering", "::", "NotAtomic", ":", "case", "AtomicOrdering", "::", "Unordered", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AtomicOrdering", "::", "Monotonic", ":", "case", "AtomicOrdering", "::", "Acquire", ":", "return", "nullptr", ";", "case", "AtomicOrdering", "::", "SequentiallyConsistent", ":"], "ground_truth": ["if", "(", "!", "IsStore", ")", "return", "nullptr", ";"], "File": "ARMISelLowering11", "Func": "emitLeadingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77295, "Length": 69, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "ValTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "", "Int", "=", "IsAcquire", "?", "", ":", "", ";", "Function", "*", "Ldrex", "=", "llvm", "::", "", "(", "M", ",", "Int", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "Value", "*", "LoHi", "=", "Builder", ".", "CreateCall", "(", "Ldrex", ",", "Addr", ",", "", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Lo", "=", "Builder", ".", "CreateZExt", "(", "Lo", ",", "ValTy", ",", "", ")", ";", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValTy", ",", "", ")", ";", "return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValTy", ",", "", ")", ")", ",", "", ")", ";", "}", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";"], "ground_truth": ["", "Int", "=", "IsAcquire", "?", "", ":", "", ";"], "File": "ARMISelLowering11", "Func": "emitLoadLinked", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77296, "Length": 192, "Cover_Rate": 0.5962732919254659} {"Template_token": ["", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Medium", ":", "case", "CodeModel", "::", "Default", ":", "case", "CodeModel", "::", "Kernel", ":", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "case", "CodeModel", "::", "JITDefault", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}", "}"], "ground_truth": ["AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77297, "Length": 296, "Cover_Rate": 0.7132530120481928} {"Template_token": ["", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "assert", "(", "Subtarget", "->", "isThumb2", "(", ")", "&&", "", ")", ";", "switch", "(", "TM", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Medium", ":", "case", "CodeModel", "::", "Default", ":", "case", "CodeModel", "::", "Kernel", ":", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "case", "CodeModel", "::", "JITDefault", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";"], "File": "ARMISelLowering11", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77298, "Length": 191, "Cover_Rate": 0.4602409638554217} {"Template_token": ["", "MF", "->", "insert", "(", "++", "MBB", "->", "getIterator", "(", ")", ",", "ContBB", ")", ";", "ContBB", "->", "splice", "(", "ContBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "ContBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MachineBasicBlock", "*", "TrapBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "TrapBB", ")", ";", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "MBB", "->", "addSuccessor", "(", "TrapBB", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TrapBB", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "ContBB", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "EmitLowered__dbzchk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77299, "Length": 156, "Cover_Rate": 0.6638297872340425} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "AddrOut", ")", ";", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "LdSize", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "else", "if", "(", "IsThumb2", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrOut", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "LdSize", ")", ")", ";", "}", "else", "{"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrOut", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "LdSize", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "emitPostLd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77300, "Length": 175, "Cover_Rate": 0.5892255892255892} {"Template_token": ["", "MIB", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "StSize", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "else", "if", "(", "IsThumb2", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "StSize", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "StSize", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering11", "Func": "emitPostSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77301, "Length": 107, "Cover_Rate": 0.3715277777777778} {"Template_token": ["", "assert", "(", "StOpc", "!=", "", "&&", "", ")", ";", "if", "(", "StSize", ">=", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Data", ")", ")", ";", "}", "else", "if", "(", "IsThumb1", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "AddrOut", ")", ";", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "StSize", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "else", "if", "(", "IsThumb2", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "StSize", ")", ")", ";", "}", "else", "{"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "StSize", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "emitPostSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77302, "Length": 230, "Cover_Rate": 0.7986111111111112} {"Template_token": ["", "Value", "*", "TargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Val", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "bool", "IsRelease", "=", "isReleaseOrStronger", "(", "Ord", ")", ";", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "", "Int", "=", "IsRelease", "?", "", ":", "", ";", "Function", "*", "Strex", "=", "", "(", "M", ",", "Int", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int32Ty", ",", "", ")", ";"], "ground_truth": ["Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "", ")", ",", "Int32Ty", ",", "", ")", ";"], "File": "ARMISelLowering11", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77304, "Length": 138, "Cover_Rate": 0.5} {"Template_token": ["", "Instruction", "*", "TargetLowering", "::", "emitTrailingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicOrdering", "Ord", ",", "bool", "IsStore", ",", "bool", "IsLoad", ")", "const", "{", "switch", "(", "Ord", ")", "{", "case", "AtomicOrdering", "::", "NotAtomic", ":", "case", "AtomicOrdering", "::", "Unordered", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AtomicOrdering", "::", "Monotonic", ":", "case", "AtomicOrdering", "::", "Release", ":", "return", "nullptr", ";", "case", "AtomicOrdering", "::", "Acquire", ":"], "ground_truth": ["case", "AtomicOrdering", "::", "AcquireRelease", ":"], "File": "ARMISelLowering11", "Func": "emitTrailingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77306, "Length": 66, "Cover_Rate": 0.75} {"Template_token": ["", "assert", "(", "!", "Subtarget", "->", "isFPOnlySP", "(", ")", "||", "RHS", ".", "getValueType", "(", ")", "!=", "", ")", ";", "SDValue", "Cmp", ";", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cmp", ")", ";"], "File": "ARMISelLowering11", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77307, "Length": 76, "Cover_Rate": 0.672566371681416} {"Template_token": ["", "SDValue", "TargetLowering", "::", "getVFPCmp", "(", "SDValue", "LHS", ",", "SDValue", "RHS", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ")", "const", "{", "assert", "(", "!", "Subtarget", "->", "isFPOnlySP", "(", ")", "||", "RHS", ".", "getValueType", "(", ")", "!=", "", ")", ";", "SDValue", "Cmp", ";", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cmp", ")", ";"], "File": "ARMISelLowering11", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77308, "Length": 98, "Cover_Rate": 0.8672566371681416} {"Template_token": ["", "assert", "(", "Subtarget", "->", "supportsTailCall", "(", ")", ")", ";", "if", "(", "isVarArg", "&&", "!", "Outs", ".", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "CallerF", "->", "hasFnAttribute", "(", "", ")", ")", "return", "false", ";", "if", "(", "isCalleeStructRet", "||", "isCallerStructRet", ")", "return", "false", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "return", "false", ";", "}", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "CalleeCC", ",", "CallerCC", ",", "MF", ",", "C", ",", "Ins", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "true", ",", "isVarArg", ")", ",", "CCAssignFnForNode", "(", "CallerCC", ",", "true", ",", "isVarArg", ")", ")", ")", "return", "false", ";", "const", "BaseRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "CalleeCC", "!=", "CallerCC", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "const", "FunctionInfo", "*", "AFI_Caller", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";"], "ground_truth": ["const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";"], "File": "ARMISelLowering11", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77309, "Length": 345, "Cover_Rate": 0.5164670658682635} {"Template_token": ["", "SDValue", "TrueVal2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "", "CC2", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op2", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "*", "K1", "=", "isa", "<", "ConstantSDNode", ">", "(", "LHS1", ")", "?", "&", "LHS1", ":", "isa", "<", "ConstantSDNode", ">", "(", "RHS1", ")", "?", "&", "RHS1", ":", "NULL", ";", "SDValue", "*", "K2", "=", "isa", "<", "ConstantSDNode", ">", "(", "LHS2", ")", "?", "&", "LHS2", ":", "isa", "<", "ConstantSDNode", ">", "(", "RHS2", ")", "?", "&", "RHS2", ":", "NULL", ";", "SDValue", "K2Tmp", "=", "isa", "<", "ConstantSDNode", ">", "(", "TrueVal2", ")", "?", "TrueVal2", ":", "FalseVal2", ";", "SDValue", "V1Tmp", "=", "(", "K1", "&&", "*", "K1", "==", "LHS1", ")", "?", "RHS1", ":", "LHS1", ";", "SDValue", "V2Tmp", "=", "(", "K2", "&&", "*", "K2", "==", "LHS2", ")", "?", "RHS2", ":", "LHS2", ";", "SDValue", "V2", "=", "(", "K2Tmp", "==", "TrueVal2", ")", "?", "FalseVal2", ":", "TrueVal2", ";", "SDValue", "V2TmpReg", "=", "V2Tmp", ";", "if", "(", "V2Tmp", "->", "getOpcode", "(", ")", "==", "", ")", "V2TmpReg", "=", "V2Tmp", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "K1", "||", "!", "K2", "||", "*", "K1", "==", "Op2", "||", "*", "K2", "!=", "K2Tmp", "||", "V1Tmp", "!=", "V2Tmp", "||", "V2TmpReg", "!=", "V2", ")", "return", "false", ";", "const", "SDValue", "*", "LowerCheckOp", "=", "isLowerSaturate", "(", "LHS1", ",", "RHS1", ",", "TrueVal1", ",", "FalseVal1", ",", "CC1", ",", "*", "K1", ")", "?", "&", "Op", ":", "isLowerSaturate", "(", "LHS2", ",", "RHS2", ",", "TrueVal2", ",", "FalseVal2", ",", "CC2", ",", "*", "K2", ")", "?", "&", "Op2", ":", "NULL", ";"], "ground_truth": ["const", "SDValue", "*", "UpperCheckOp", "=", "isUpperSaturate", "(", "LHS1", ",", "RHS1", ",", "TrueVal1", ",", "FalseVal1", ",", "CC1", ",", "*", "K1", ")", "?", "&", "Op", ":", "isUpperSaturate", "(", "LHS2", ",", "RHS2", ",", "TrueVal2", ",", "FalseVal2", ",", "CC2", ",", "*", "K2", ")", "?", "&", "Op2", ":", "NULL", ";"], "File": "ARMISelLowering11", "Func": "isSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77310, "Length": 299, "Cover_Rate": 0.542649727767695} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "", "Domain", "=", "", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "Domain", "=", "", ";", "}", "else", "if", "(", "Subtarget", "->", "preferISHSTBarriers", "(", ")", "&&", "Ord", "==", "AtomicOrdering", "::", "Release", ")", "{", "Domain", "=", "", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Domain", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering11", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77311, "Length": 179, "Cover_Rate": 0.8136363636363636} {"Template_token": ["", "static", "SDValue", "LowerATOMIC_FENCE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77312, "Length": 81, "Cover_Rate": 0.36818181818181817} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerBlockAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "if", "(", "!", "IsPositionIndependent", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "!", "IsPositionIndependent", ")", "return", "Result", ";"], "File": "ARMISelLowering11", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77313, "Length": 215, "Cover_Rate": 0.8464566929133859} {"Template_token": ["", "unsigned", "PCLabelIndex", "=", "", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "if", "(", "!", "IsPositionIndependent", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering11", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77314, "Length": 124, "Cover_Rate": 0.4881889763779528} {"Template_token": ["", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", "}", ";"], "File": "ARMISelLowering11", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77315, "Length": 148, "Cover_Rate": 0.3002028397565923} {"Template_token": ["", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77316, "Length": 136, "Cover_Rate": 0.3930635838150289} {"Template_token": ["", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering11", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77317, "Length": 190, "Cover_Rate": 0.5491329479768786} {"Template_token": ["", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "Val", ")", ";", "}", "return", "Chain", ";"], "ground_truth": ["}"], "File": "ARMISelLowering11", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77321, "Length": 373, "Cover_Rate": 0.5642965204236006} {"Template_token": ["", "bool", "IsDouble", "=", "Op", ".", "getValueType", "(", ")", "==", "", ";", "ConstantFPSDNode", "*", "CFP", "=", "cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ";", "if", "(", "IsDouble", "&&", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "APFloat", "&", "FPVal", "=", "CFP", "->", "getValueAPF", "(", ")", ";", "int", "ImmVal", "=", "IsDouble", "?", "", "(", "FPVal", ")", ":", "", "(", "FPVal", ")", ";", "if", "(", "ImmVal", "!=", "-", "", ")", "{", "if", "(", "IsDouble", "||", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "{", "return", "Op", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewVal", "=", "DAG", ".", "getTargetConstant", "(", "ImmVal", ",", "DL", ",", "", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "!", "ST", "->", "hasNEON", "(", ")", "||", "(", "!", "IsDouble", "&&", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VMovVT", ";"], "ground_truth": ["uint64_t", "iVal", "=", "FPVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77322, "Length": 192, "Cover_Rate": 0.35687732342007433} {"Template_token": ["", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "nullptr", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "CLI", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77323, "Length": 136, "Cover_Rate": 0.48056537102473496} {"Template_token": ["", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "RTLIB", "::", "Libcall", "LC", "=", "getDivRemLibcall", "(", "Op", ".", "getNode", "(", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "nullptr", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";"], "ground_truth": ["CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77324, "Length": 168, "Cover_Rate": 0.5936395759717314} {"Template_token": ["", "}", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";", "RTLIB", "::", "Libcall", "LC", "=", "(", "ArgVT", "==", "", ")", "?", "RTLIB", "::", "SINCOS_F64", ":", "RTLIB", "::", "SINCOS_F32", ";", "CallingConv", "::", "ID", "CC", "=", "getLibcallCallingConv", "(", "LC", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DL", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CC", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", "ShouldUseSRet", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "if", "(", "!", "ShouldUseSRet", ")", "return", "CallResult", ".", "first", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "SRet", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "dl", ")", ")", ";", "SDValue", "LoadCos", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "LoadSin", ".", "getValue", "(", "", ")", ",", "Add", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "ArgVT", ",", "ArgVT", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Tys", ",", "LoadSin", ".", "getValue", "(", "", ")", ",", "LoadCos", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering11", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77326, "Length": 279, "Cover_Rate": 0.5138121546961326} {"Template_token": ["", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "Type", "*", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ",", "nullptr", ")", ";", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "ArgListTy", "Args", ";", "bool", "ShouldUseSRet", "=", "Subtarget", "->", "isAPCS_ABI", "(", ")", ";", "SDValue", "SRet", ";", "if", "(", "ShouldUseSRet", ")", "{", "const", "uint64_t", "ByteSize", "=", "DL", ".", "getTypeAllocSize", "(", "RetTy", ")", ";", "const", "unsigned", "StackAlign", "=", "DL", ".", "getPrefTypeAlignment", "(", "RetTy", ")", ";", "int", "FrameIdx", "=", "MFI", ".", "CreateStackObject", "(", "ByteSize", ",", "StackAlign", ",", "false", ")", ";", "SRet", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "SRet", ";", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Entry", ".", "isSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "RetTy", "=", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "}", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";", "RTLIB", "::", "Libcall", "LC", "=", "(", "ArgVT", "==", "", ")", "?", "RTLIB", "::", "SINCOS_F64", ":", "RTLIB", "::", "SINCOS_F32", ";", "CallingConv", "::", "ID", "CC", "=", "getLibcallCallingConv", "(", "LC", ")", ";"], "ground_truth": ["SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DL", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77327, "Length": 286, "Cover_Rate": 0.5267034990791897} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "++", "NumMovwMovt", ";"], "File": "ARMISelLowering11", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77328, "Length": 51, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalAddressDarwin", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "++", "NumMovwMovt", ";", "unsigned", "Wrapper", "=", "isPositionIndependent", "(", ")", "?", "", ":", "", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "G", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isGVIndirectSymbol", "(", "GV", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77329, "Length": 149, "Cover_Rate": 0.9371069182389937} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "bool", "UseGOT_PREL", "=", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "UseGOT_PREL", "?", "", ":", "", ",", "UseGOT_PREL", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "ground_truth": ["SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77330, "Length": 215, "Cover_Rate": 0.5011655011655012} {"Template_token": ["", "++", "NumMovwMovt", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "", ",", "TargetFlags", ")", ")", ";", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMISelLowering11", "Func": "LowerGlobalAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77331, "Length": 73, "Cover_Rate": 0.4147727272727273} {"Template_token": ["", "SDValue", "FuncTLVGet", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "DescAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "", ")", ";", "MachineFunction", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setAdjustsStack", "(", "true", ")", ";", "auto", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", "*", "F", ".", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ";", "auto", "ARI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getTLSCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Chain", ",", "FuncTLVGet", ",", "DAG", ".", "getRegister", "(", "", ",", "", ")", ",", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77332, "Length": 189, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "SDValue", "FuncTLVGet", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "DescAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "", ")", ";", "MachineFunction", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setAdjustsStack", "(", "true", ")", ";", "auto", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", "*", "F", ".", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ";", "auto", "ARI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";"], "ground_truth": ["const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getTLSCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77333, "Length": 123, "Cover_Rate": 0.44086021505376344} {"Template_token": ["", "}", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77334, "Length": 298, "Cover_Rate": 0.430635838150289} {"Template_token": ["", "case", "Triple", "::", "COFF", ":", "return", "LowerGlobalAddressWindows", "(", "Op", ",", "DAG", ")", ";", "case", "Triple", "::", "ELF", ":", "return", "LowerGlobalAddressELF", "(", "Op", ",", "DAG", ")", ";", "case", "Triple", "::", "MachO", ":", "return", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "}", "case", "", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSETCCE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77335, "Length": 439, "Cover_Rate": 0.49105145413870244} {"Template_token": ["", "std", "::", "vector", "<", "Type", "*", ">", "RetTyParams", ";", "Type", "*", "RetTyElement", ";", "switch", "(", "N", "->", "getValueType", "(", "", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "RetTyElement", "=", "Type", "::", "getInt8Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "break", ";", "case", "", ":", "RetTyElement", "=", "Type", "::", "getInt16Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "break", ";", "case", "", ":", "RetTyElement", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "break", ";", "case", "", ":", "RetTyElement", "=", "Type", "::", "getInt64Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "break", ";", "}", "RetTyParams", ".", "push_back", "(", "RetTyElement", ")", ";", "RetTyParams", ".", "push_back", "(", "RetTyElement", ")", ";", "ArrayRef", "<", "Type", "*", ">", "ret", "=", "ArrayRef", "<", "Type", "*", ">", "(", "RetTyParams", ")", ";", "Type", "*", "RetTy", "=", "StructType", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ret", ")", ";"], "ground_truth": ["RTLIB", "::", "Libcall", "LC", "=", "getDivRemLibcall", "(", "N", ",", "N", "->", "getValueType", "(", "", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerREM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77336, "Length": 184, "Cover_Rate": 0.5027322404371585} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "bool", "isLittleEndian", "=", "Subtarget", "->", "isLittle", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "AFI", "->", "setReturnRegsCount", "(", "RVLocs", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";"], "ground_truth": ["Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77337, "Length": 340, "Cover_Rate": 0.376940133037694} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Arg", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";"], "ground_truth": ["Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77338, "Length": 493, "Cover_Rate": 0.5465631929046563} {"Template_token": ["", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "", "(", "CC", ",", "true", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "SDValue", "cc2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp2", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "Result", ",", "TrueVal", ",", "cc2", ",", "CCR", ",", "Cmp2", ",", "DAG", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77339, "Length": 497, "Cover_Rate": 0.7587786259541984} {"Template_token": ["", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "", ",", "PtrVT", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77340, "Length": 150, "Cover_Rate": 0.45317220543806647} {"Template_token": ["", "return", "false", ";", "}", "}", "else", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Arg", ")", ")", "{", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "FrameIndexSDNode", "*", "FINode", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Ptr", ")", ";", "if", "(", "!", "FINode", ")", "return", "false", ";", "FI", "=", "FINode", "->", "getIndex", "(", ")", ";", "}", "else", "return", "false", ";", "assert", "(", "FI", "!=", "INT_MAX", ")", ";", "if", "(", "!", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ")", "return", "false", ";", "return", "Offset", "==", "MFI", ".", "getObjectOffset", "(", "FI", ")", "&&", "Bytes", "==", "MFI", ".", "getObjectSize", "(", "FI", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering11", "Func": "MatchingStackOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77342, "Length": 114, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "VR", ")", ";", "if", "(", "!", "Def", ")", "return", "false", ";", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "!", "TII", "->", "isLoadFromStackSlot", "(", "*", "Def", ",", "FI", ")", ")", "return", "false", ";", "}", "else", "{", "return", "false", ";", "}", "}", "else", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Arg", ")", ")", "{", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "FrameIndexSDNode", "*", "FINode", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Ptr", ")", ";", "if", "(", "!", "FINode", ")", "return", "false", ";", "FI", "=", "FINode", "->", "getIndex", "(", ")", ";", "}", "else", "return", "false", ";", "assert", "(", "FI", "!=", "INT_MAX", ")", ";", "if", "(", "!", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ")", "return", "false", ";", "return", "Offset", "==", "MFI", ".", "getObjectOffset", "(", "FI", ")", "&&", "Bytes", "==", "MFI", ".", "getObjectSize", "(", "FI", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering11", "Func": "MatchingStackOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77343, "Length": 162, "Cover_Rate": 0.627906976744186} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "AddCombineTo64bitUMAAL", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering11", "Func": "PerformADDCCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77344, "Length": 37, "Cover_Rate": 0.6491228070175439} {"Template_token": ["", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "AddCombineTo64bitUMAAL", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering11", "Func": "PerformADDCCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77345, "Length": 24, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "static", "SDValue", "PerformADDCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";"], "File": "ARMISelLowering11", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77346, "Length": 40, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "SDValue", "Result", "=", "PerformADDCombineWithOperands", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "return", "PerformADDCombineWithOperands", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ",", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering11", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77347, "Length": 56, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "if", "(", "SDValue", "Result", "=", "AddCombineToVPADDL", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "ground_truth": ["if", "(", "N0", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering11", "Func": "PerformADDCombineWithOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77348, "Length": 52, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering11", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77350, "Length": 140, "Cover_Rate": 0.5363984674329502} {"Template_token": ["", "if", "(", "CC", "==", "", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "LHS", "->", "hasOneUse", "(", ")", ")", "{", "auto", "*", "LHS0C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "LHS1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "(", "LHS0C", "&&", "LHS0C", "->", "getZExtValue", "(", ")", "==", "", ")", "&&", "(", "LHS1C", "&&", "LHS1C", "->", "getZExtValue", "(", ")", "==", "", ")", "&&", "(", "RHSC", "&&", "RHSC", "->", "getZExtValue", "(", ")", "==", "", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "LHS", "->", "getOperand", "(", "", ")", ",", "LHS", "->", "getOperand", "(", "", ")", ",", "LHS", "->", "getOperand", "(", "", ")", ")", ";", "}", "}", "if", "(", "Res", ".", "getNode", "(", ")", ")", "{", "APInt", "KnownZero", ",", "KnownOne", ";", "DAG", ".", "computeKnownBits", "(", "SDValue", "(", "N", ",", "", ")", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "KnownZero", "==", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";"], "ground_truth": ["else", "if", "(", "KnownZero", "==", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "PerformCMOVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77351, "Length": 232, "Cover_Rate": 0.4048865619546248} {"Template_token": ["", "case", "", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformBRCONDCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering11", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77352, "Length": 231, "Cover_Rate": 0.41847826086956524} {"Template_token": ["", "SDValue", "WideVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "WideVecVT", ",", "StVal", ")", ";", "SmallVector", "<", "int", ",", "", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "(", "i", "+", "", ")", "*", "SizeRatio", "-", "", ":", "i", "*", "SizeRatio", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "WideVecVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Shuff", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "DL", ",", "WideVec", ",", "DAG", ".", "getUNDEF", "(", "WideVec", ".", "getValueType", "(", ")", ")", ",", "ShuffleVec", ")", ";", "MVT", "StoreType", "=", "", ";", "for", "(", "MVT", "Tp", ":", "", "(", ")", ")", "{", "if", "(", "TLI", ".", "isTypeLegal", "(", "Tp", ")", "&&", "Tp", ".", "getSizeInBits", "(", ")", "<=", "NumElems", "*", "ToEltSz", ")", "StoreType", "=", "Tp", ";", "}", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "StoreType", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "StoreVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreType", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "EVT", "(", "StoreType", ")", ".", "getSizeInBits", "(", ")", ")", ";", "assert", "(", "StoreVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "ShuffWide", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreVecVT", ",", "Shuff", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "SDValue", "Increment", "=", "DAG", ".", "getConstant", "(", "StoreType", ".", "getSizeInBits", "(", ")", "/", "", ",", "DL", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "unsigned", "E", "=", "(", "ToEltSz", "*", "NumElems", ")", "/", "StoreType", ".", "getSizeInBits", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "E", ";", "I", "++", ")", "{", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreType", ",", "ShuffWide", ",", "DAG", ".", "getIntPtrConstant", "(", "I", ",", "DL", ")", ")", ";", "SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "SubVec", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "BasePtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "BasePtr", ".", "getValueType", "(", ")", ",", "BasePtr", ",", "Increment", ")", ";", "Chains", ".", "push_back", "(", "Ch", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chains", ")", ";", "}", "if", "(", "!", "", "(", "St", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{"], "File": "ARMISelLowering11", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77354, "Length": 459, "Cover_Rate": 0.3850671140939597} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI", ")", ")", "return", "Result", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering11", "Func": "PerformXORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77355, "Length": 71, "Cover_Rate": 0.7802197802197802} {"Template_token": ["", "if", "(", "Source", "==", "Sources", ".", "end", "(", ")", ")", "Source", "=", "Sources", ".", "insert", "(", "Sources", ".", "end", "(", ")", ",", "ShuffleSourceInfo", "(", "SourceVec", ")", ")", ";", "unsigned", "EltNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Source", "->", "MinElt", "=", "std", "::", "min", "(", "Source", "->", "MinElt", ",", "EltNo", ")", ";", "Source", "->", "MaxElt", "=", "std", "::", "max", "(", "Source", "->", "MaxElt", ",", "EltNo", ")", ";", "}", "if", "(", "Sources", ".", "size", "(", ")", ">", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "SmallestEltTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "for", "(", "auto", "&", "Source", ":", "Sources", ")", "{", "EVT", "SrcEltTy", "=", "Source", ".", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "SrcEltTy", ".", "bitsLT", "(", "SmallestEltTy", ")", ")", "SmallestEltTy", "=", "SrcEltTy", ";", "}", "unsigned", "ResMultiplier", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "NumElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "EVT", "ShuffleVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SmallestEltTy", ",", "NumElts", ")", ";", "for", "(", "auto", "&", "Src", ":", "Sources", ")", "{", "EVT", "SrcVT", "=", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", "continue", ";", "EVT", "EltVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumSrcElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "EltVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "DestVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumSrcElts", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "<", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "", "*", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getUNDEF", "(", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "", "*", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Src", ".", "MaxElt", "-", "Src", ".", "MinElt", ">=", "NumSrcElts", ")", "{", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Src", ".", "MinElt", ">=", "NumSrcElts", ")", "{", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "NumSrcElts", ",", "dl", ",", "", ")", ")", ";", "Src", ".", "WindowBase", "=", "-", "NumSrcElts", ";", "}", "else", "if", "(", "Src", ".", "MaxElt", "<", "NumSrcElts", ")", "{", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering11", "Func": "ReconstructShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77357, "Length": 473, "Cover_Rate": 0.36273006134969327} {"Template_token": ["", "Res", "=", "LowerDivRem", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ";", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "case", "", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "return", "ExpandDIV_Windows", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "N", "->", "getOpcode", "(", ")", "==", "", ",", "Results", ")", ";", "case", "", ":"], "ground_truth": ["ReplaceCMP_SWAP_64Results", "(", "N", ",", "Results", ",", "DAG", ")", ";"], "File": "ARMISelLowering11", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77358, "Length": 121, "Cover_Rate": 0.4368231046931408} {"Template_token": ["", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg4", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ")", ";", "unsigned", "NewVReg5", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg5", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg4", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg5", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ")", ";", "}", "else", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";"], "ground_truth": ["unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";"], "File": "ARMISelLowering11", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77359, "Length": 295, "Cover_Rate": 0.3359908883826879} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{"], "ground_truth": ["return", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", "!=", "", ";"], "File": "ARMISelLowering11", "Func": "shouldExpandAtomicCmpXchgInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77360, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDNode", "*", "BVN", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "assert", "(", "BVN", "->", "getOpcode", "(", ")", "==", "", "&&", "BVN", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "unsigned", "LowElt", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getBuildVector", "(", "", ",", "SDLoc", "(", "N", ")", ",", "{", "BVN", "->", "getOperand", "(", "LowElt", ")", ",", "BVN", "->", "getOperand", "(", "LowElt", "+", "", ")", "}", ")", ";", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "TruncVT", "=", "", "(", "EltSize", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";"], "File": "ARMISelLowering11", "Func": "SkipExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77362, "Length": 160, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "SDNode", "*", "PrevAddc", "=", "nullptr", ";", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "PrevAddc", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "else", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "PrevAddc", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "PrevAddc", "==", "nullptr", ")", "return", "AddCombineTo64bitMLAL", "(", "AddcNode", ",", "DCI", ",", "Subtarget", ")", ";", "SDValue", "MLAL", "=", "AddCombineTo64bitMLAL", "(", "PrevAddc", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "MLAL", "!=", "SDValue", "(", "PrevAddc", ",", "", ")", ")", "return", "AddCombineTo64bitMLAL", "(", "AddcNode", ",", "DCI", ",", "Subtarget", ")", ";", "SDNode", "*", "UmlalNode", "=", "nullptr", ";", "SDValue", "AddHi", ";", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "UmlalNode", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "AddHi", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "UmlalNode", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "AddHi", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";", "}", "auto", "*", "Zero", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "UmlalNode", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Zero", "||", "Zero", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddcNode", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "AddeNode", "=", "AddcNode", "->", "getGluedUser", "(", ")", ";", "if", "(", "!", "AddeNode", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "Zero", "&&", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "UmlalNode", ")", "||", "(", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "UmlalNode", "&&", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "Zero", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Ops", "[", "]", "=", "{", "UmlalNode", "->", "getOperand", "(", "", ")", ",", "UmlalNode", "->", "getOperand", "(", "", ")", ",", "UmlalNode", "->", "getOperand", "(", "", ")", ",", "AddHi", "}", ";", "SDValue", "UMAAL", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "AddcNode", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddeNode", ",", "", ")", ",", "SDValue", "(", "UMAAL", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddcNode", ",", "", ")", ",", "SDValue", "(", "UMAAL", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "return", "SDValue", "(", "AddcNode", ",", "", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering120", "Func": "AddCombineTo64bitUMAAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77363, "Length": 463, "Cover_Rate": 0.8938223938223938} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "&", "", ";", "else", "RC", "=", "&", "", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{"], "ground_truth": ["MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "File": "ARMISelLowering120", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77368, "Length": 101, "Cover_Rate": 0.36462093862815886} {"Template_token": ["", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "}", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "ArgValue", ",", "ArgValue2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue2", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering120", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77369, "Length": 156, "Cover_Rate": 0.5631768953068592} {"Template_token": ["", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";"], "ground_truth": ["while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "ARMISelLowering120", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77373, "Length": 48, "Cover_Rate": 0.3116883116883117} {"Template_token": ["", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";", "RTLIB", "::", "Libcall", "LC", "=", "(", "ArgVT", "==", "", ")", "?", "RTLIB", "::", "SINCOS_F64", ":", "RTLIB", "::", "SINCOS_F32", ";", "CallingConv", "::", "ID", "CC", "=", "getLibcallCallingConv", "(", "LC", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DL", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CC", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", "ShouldUseSRet", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "if", "(", "!", "ShouldUseSRet", ")", "return", "CallResult", ".", "first", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "SRet", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "dl", ")", ")", ";", "SDValue", "LoadCos", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "LoadSin", ".", "getValue", "(", "", ")", ",", "Add", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "ArgVT", ",", "ArgVT", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Tys", ",", "LoadSin", ".", "getValue", "(", "", ")", ",", "LoadCos", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering120", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77374, "Length": 256, "Cover_Rate": 0.4714548802946593} {"Template_token": ["", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getTLSCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Chain", ",", "FuncTLVGet", ",", "DAG", ".", "getRegister", "(", "", ",", "", ")", ",", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering120", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77375, "Length": 104, "Cover_Rate": 0.3727598566308244} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "", ",", "getRegClassFor", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Reg", ",", "VT", ")", ";"], "File": "ARMISelLowering120", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77376, "Length": 124, "Cover_Rate": 0.6294416243654822} {"Template_token": ["", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "ARMISelLowering120", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77377, "Length": 113, "Cover_Rate": 0.5736040609137056} {"Template_token": ["", "SDValue", "SatValue", ";", "uint64_t", "SatConstant", ";", "if", "(", "isSaturatingConditional", "(", "Op", ",", "SatValue", ",", "SatConstant", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "DAG", ".", "getConstant", "(", "countTrailingOnes", "(", "SatConstant", ")", ",", "dl", ",", "VT", ")", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "", "(", "CC", ",", "true", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{"], "ground_truth": ["bool", "swpCmpOps", "=", "false", ";"], "File": "ARMISelLowering120", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77378, "Length": 361, "Cover_Rate": 0.5712025316455697} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "RBegin", ",", "REnd", ";", "if", "(", "InRegsParamRecordIdx", "<", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ")", "{", "CCInfo", ".", "getInRegsParamInfo", "(", "InRegsParamRecordIdx", ",", "RBegin", ",", "REnd", ")", ";", "}", "else", "{", "unsigned", "RBeginIdx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ")", ";", "RBegin", "=", "RBeginIdx", "==", "", "?", "(", "unsigned", ")", "", ":", "GPRArgRegs", "[", "RBeginIdx", "]", ";", "REnd", "=", "", ";", "}", "if", "(", "REnd", "!=", "RBegin", ")", "ArgOffset", "=", "-", "", "*", "(", "", "-", "RBegin", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "PtrVT", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "const", "TargetRegisterClass", "*", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "", ":", "&", "", ";"], "ground_truth": ["for", "(", "unsigned", "Reg", "=", "RBegin", ",", "i", "=", "", ";", "Reg", "<", "REnd", ";", "++", "Reg", ",", "++", "i", ")", "{"], "File": "ARMISelLowering120", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77379, "Length": 176, "Cover_Rate": 0.4731182795698925} {"Template_token": ["", "APInt", "KnownZeroRHS", ",", "KnownOneRHS", ";", "DAG", ".", "ComputeMaskedBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZeroRHS", ",", "KnownOneRHS", ",", "Depth", "+", "", ")", ";", "KnownZero", "&=", "KnownZeroRHS", ";", "KnownOne", "&=", "KnownOneRHS", ";", "return", ";", "}", "case", "", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "", "IntID", "=", "static_cast", "<", "", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "KnownZero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMISelLowering121", "Func": "computeMaskedBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77381, "Length": 134, "Cover_Rate": 0.46048109965635736} {"Template_token": ["", "if", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isTargetMachO", "(", ")", ")", "return", "new", "TargetLoweringObjectFileMachO", "(", ")", ";", "return", "new", "ElfTargetObjectFile", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering121", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77382, "Length": 28, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "static", "TargetLoweringObjectFile", "*", "createTLOF", "(", "TargetMachine", "&", "TM", ")", "{", "if", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isTargetMachO", "(", ")", ")", "return", "new", "TargetLoweringObjectFileMachO", "(", ")", ";"], "ground_truth": ["return", "new", "ElfTargetObjectFile", "(", ")", ";"], "File": "ARMISelLowering121", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77383, "Length": 37, "Cover_Rate": 0.9736842105263158} {"Template_token": ["", "bool", "IsAcquire", "=", "Ord", "==", "Acquire", "||", "Ord", "==", "AcquireRelease", "||", "Ord", "==", "SequentiallyConsistent", ";", "if", "(", "ValTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "", "Int", "=", "IsAcquire", "?", "", ":", "", ";", "Function", "*", "Ldrex", "=", "llvm", "::", "", "(", "M", ",", "Int", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "Value", "*", "LoHi", "=", "Builder", ".", "CreateCall", "(", "Ldrex", ",", "Addr", ",", "", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "Lo", "=", "Builder", ".", "CreateZExt", "(", "Lo", ",", "ValTy", ",", "", ")", ";", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValTy", ",", "", ")", ";", "return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValTy", ",", "", ")", ")", ",", "", ")", ";", "}", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";", "", "Int", "=", "IsAcquire", "?", "", ":", "", ";", "Function", "*", "Ldrex", "=", "llvm", "::", "", "(", "M", ",", "Int", ",", "Tys", ")", ";"], "ground_truth": ["return", "Builder", ".", "CreateTruncOrBitCast", "(", "Builder", ".", "CreateCall", "(", "Ldrex", ",", "Addr", ")", ",", "cast", "<", "PointerType", ">", "(", "Addr", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ")", ";"], "File": "ARMISelLowering121", "Func": "emitLoadLinked", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77384, "Length": 235, "Cover_Rate": 0.7556270096463023} {"Template_token": ["", "Value", "*", "TargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Val", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "bool", "IsRelease", "=", "Ord", "==", "Release", "||", "Ord", "==", "AcquireRelease", "||", "Ord", "==", "SequentiallyConsistent", ";", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "", "Int", "=", "IsRelease", "?", "", ":", "", ";", "Function", "*", "Strex", "=", "", "(", "M", ",", "Int", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int32Ty", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "", ")", ",", "Int32Ty", ",", "", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall3", "(", "Strex", ",", "Lo", ",", "Hi", ",", "Addr", ")", ";", "}", "", "Int", "=", "IsRelease", "?", "", ":", "", ";"], "ground_truth": ["Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";"], "File": "ARMISelLowering121", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77385, "Length": 203, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "assert", "(", "(", "SrcVT", "==", "", "||", "DstVT", "==", "", ")", "&&", "", ")", ";", "if", "(", "SrcVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering121", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77386, "Length": 126, "Cover_Rate": 0.47191011235955055} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering121", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77387, "Length": 408, "Cover_Rate": 0.425} {"Template_token": ["", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "if", "(", "type", "!=", "VMOVModImm", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "", ";", "uint64_t", "Val", "=", "", ";", "unsigned", "ImmMask", "=", "", ";", "Imm", "=", "", ";", "for", "(", "int", "ByteNum", "=", "", ";", "ByteNum", "<", "", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "BitMask", ")", "==", "BitMask", ")", "{", "Val", "|=", "BitMask", ";", "Imm", "|=", "ImmMask", ";", "}", "else", "if", "(", "(", "SplatBits", "&", "BitMask", ")", "!=", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "BitMask", "<<=", "", ";"], "ground_truth": ["ImmMask", "<<=", "", ";"], "File": "ARMISelLowering121", "Func": "isNEONModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77388, "Length": 217, "Cover_Rate": 0.4165067178502879} {"Template_token": ["", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return", "FrameAddr", ";"], "ground_truth": ["}"], "File": "ARMISelLowering121", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77389, "Length": 60, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "(", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "?", "", ":", "", ";"], "ground_truth": ["SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";"], "File": "ARMISelLowering121", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77390, "Length": 61, "Cover_Rate": 0.3935483870967742} {"Template_token": ["", "assert", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "ArgVT", "=", "Arg", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "StructType", "*", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ",", "NULL", ")", ";", "const", "uint64_t", "ByteSize", "=", "TLI", ".", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "RetTy", ")", ";", "const", "unsigned", "StackAlign", "=", "TLI", ".", "getDataLayout", "(", ")", "->", "getPrefTypeAlignment", "(", "RetTy", ")", ";", "int", "FrameIdx", "=", "FrameInfo", "->", "CreateStackObject", "(", "ByteSize", ",", "StackAlign", ",", "false", ")", ";", "SDValue", "SRet", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "SRet", ";", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Entry", ".", "isSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";"], "ground_truth": ["const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";"], "File": "ARMISelLowering121", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77391, "Length": 243, "Cover_Rate": 0.511578947368421} {"Template_token": ["", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "CallingConv", "::", "C", ",", "false", ",", "false", ",", "false", ",", "Callee", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "SRet", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgVT", ".", "getStoreSize", "(", ")", ")", ")", ";", "SDValue", "LoadCos", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "LoadSin", ".", "getValue", "(", "", ")", ",", "Add", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "ArgVT", ",", "ArgVT", ")", ";"], "File": "ARMISelLowering121", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77392, "Length": 219, "Cover_Rate": 0.4610526315789474} {"Template_token": ["", "unsigned", "Wrapper", "=", "RelocM", "==", "Reloc", "::", "PIC_", "?", "", ":", "", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "G", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering121", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77393, "Length": 91, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "G", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering121", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77394, "Length": 78, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "assert", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "!", "StackPtr", ".", "getNode", "(", ")", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "", ",", "getPointerTy", "(", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "LowerMemOpCallTo", "(", "Chain", ",", "StackPtr", ",", "fmrrd", ".", "getValue", "(", "", ")", ",", "dl", ",", "DAG", ",", "NextVA", ",", "Flags", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering121", "Func": "PassF64ArgInRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77395, "Length": 63, "Cover_Rate": 0.3230769230769231} {"Template_token": ["", "}", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chains", ")", ";", "}", "if", "(", "!", "", "(", "St", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "", ")", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "", ")", ",", "OffsetPtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "std", "::", "min", "(", "", ",", "St", "->", "getAlignment", "(", ")", "/", "", ")", ")", ";", "}", "if", "(", "StVal", ".", "getValueType", "(", ")", "!=", "", "||", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "dl", "(", "StVal", ")", ";", "SDValue", "IntVec", "=", "StVal", ".", "getOperand", "(", "", ")", ";", "EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "IntVec", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "FloatVT", ",", "IntVec", ")", ";", "SDValue", "ExtElt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "StVal", ".", "getOperand", "(", "", ")", ")", ";", "dl", "=", "SDLoc", "(", "N", ")", ";", "SDValue", "V", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ExtElt", ")", ";", "DCI", ".", "AddToWorklist", "(", "Vec", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["DCI", ".", "AddToWorklist", "(", "ExtElt", ".", "getNode", "(", ")", ")", ";"], "File": "ARMISelLowering121", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77396, "Length": 379, "Cover_Rate": 0.33510167992926615} {"Template_token": ["", "assert", "(", "StoreVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "ShuffWide", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreVecVT", ",", "Shuff", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "SDValue", "Increment", "=", "DAG", ".", "getConstant", "(", "StoreType", ".", "getSizeInBits", "(", ")", "/", "", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "unsigned", "E", "=", "(", "ToEltSz", "*", "NumElems", ")", "/", "StoreType", ".", "getSizeInBits", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "E", ";", "I", "++", ")", "{", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreType", ",", "ShuffWide", ",", "DAG", ".", "getIntPtrConstant", "(", "I", ")", ")", ";", "SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "SubVec", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ")", ";", "BasePtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "BasePtr", ".", "getValueType", "(", ")", ",", "BasePtr", ",", "Increment", ")", ";", "Chains", ".", "push_back", "(", "Ch", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chains", ")", ";", "}", "if", "(", "!", "", "(", "St", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "", ")", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "", ")", ",", "OffsetPtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "std", "::", "min", "(", "", ",", "St", "->", "getAlignment", "(", ")", "/", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering121", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77397, "Length": 412, "Cover_Rate": 0.36427939876215737} {"Template_token": ["", "if", "(", "StoreInst", "*", "SI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "Inst", ")", ")", "return", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ";"], "ground_truth": ["else", "if", "(", "LoadInst", "*", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "Inst", ")", ")", "return", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ";"], "File": "ARMISelLowering121", "Func": "shouldExpandAtomicInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77398, "Length": 59, "Cover_Rate": 0.7023809523809523} {"Template_token": ["", "else", "if", "(", "LoadInst", "*", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "Inst", ")", ")", "return", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ";", "return", "Inst", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "<=", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering121", "Func": "shouldExpandAtomicInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77399, "Length": 42, "Cover_Rate": 0.5} {"Template_token": ["", "const", "TargetRegisterClass", "*", "TargetLowering", "::", "getRegClassFor", "(", "MVT", "VT", ",", "bool", "isDivergent", ")", "const", "{", "(", "void", ")", "isDivergent", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "VT", "==", "", ")", "return", "&", "", ";", "if", "(", "VT", "==", "", ")", "return", "&", "", ";", "}"], "ground_truth": ["return", "TargetLowering", "::", "getRegClassFor", "(", "VT", ")", ";"], "File": "ARMISelLowering122", "Func": "getRegClassFor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77401, "Length": 58, "Cover_Rate": 0.8656716417910447} {"Template_token": ["", "break", ";", "case", "", ":", "Scale", "=", "", ";", "break", ";", "}", "if", "(", "(", "V", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";"], "ground_truth": ["return", "isUInt", "<", "", ">", "(", "V", "/", "Scale", ")", ";"], "File": "ARMISelLowering122", "Func": "isLegalT1AddressImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77402, "Length": 40, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "bool", "IsNeg", "=", "false", ";", "if", "(", "V", "<", "", ")", "{", "IsNeg", "=", "true", ";", "V", "=", "-", "V", ";", "}", "unsigned", "NumBytes", "=", "std", "::", "max", "(", "VT", ".", "getSizeInBits", "(", ")", "/", "", ",", "", ")", ";", "if", "(", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "||", "NumBytes", "==", "", ")", "return", "isShiftedUInt", "<", "", ",", "", ">", "(", "V", ")", ";", "if", "(", "NumBytes", "==", "", "||", "NumBytes", "==", "", "||", "NumBytes", "==", "", ")", "{"], "ground_truth": ["if", "(", "IsNeg", ")", "return", "isUInt", "<", "", ">", "(", "V", ")", ";"], "File": "ARMISelLowering122", "Func": "isLegalT2AddressImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77403, "Length": 99, "Cover_Rate": 0.6} {"Template_token": ["", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "LHS", ".", "getValue", "(", "", ")", ",", "DAG", ",", "cc", ")", ";", "if", "(", "(", "CC", "==", "", ")", "!=", "isOneConstant", "(", "RHS", ")", ")", "{", "", "CondCode", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "CondCode", "=", "", "(", "CondCode", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "SDLoc", "(", "cc", ")", ",", "", ")", ";", "}", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "dl", ",", "", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Res", ",", "Dest", ",", "cc", ",", "CCR", ",", "Res", ".", "getValue", "(", "", ")", "}", ";"], "File": "ARMISelLowering122", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77404, "Length": 383, "Cover_Rate": 0.5168690958164642} {"Template_token": ["", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "&&", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "bool", "OptimizeMul", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "if", "(", "LHS", ".", "getResNo", "(", ")", "==", "", "&&", "(", "isOneConstant", "(", "RHS", ")", "||", "isNullConstant", "(", "RHS", ")", ")", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "OptimizeMul", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "LHS", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "LHS", ".", "getValue", "(", "", ")", ",", "DAG", ",", "cc", ")", ";", "if", "(", "(", "CC", "==", "", ")", "!=", "isOneConstant", "(", "RHS", ")", ")", "{", "", "CondCode", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "CondCode", "=", "", "(", "CondCode", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "SDLoc", "(", "cc", ")", ",", "", ")", ";", "}", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";"], "File": "ARMISelLowering122", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77405, "Length": 383, "Cover_Rate": 0.5168690958164642} {"Template_token": ["", "RTLIB", "::", "Libcall", "LC", ";", "LC", "=", "RTLIB", "::", "getFPEXT", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "", ")", ";"], "File": "ARMISelLowering122", "Func": "LowerFP_EXTEND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77407, "Length": 39, "Cover_Rate": 0.38613861386138615} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFP_EXTEND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "", "&&", "!", "Subtarget", "->", "hasFP64", "(", ")", "&&", "", ")", ";"], "ground_truth": ["RTLIB", "::", "Libcall", "LC", ";"], "File": "ARMISelLowering122", "Func": "LowerFP_EXTEND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77408, "Length": 39, "Cover_Rate": 0.38613861386138615} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFP_ROUND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "!", "Subtarget", "->", "hasFP64", "(", ")", "&&", "", ")", ";", "RTLIB", "::", "Libcall", "LC", ";", "LC", "=", "RTLIB", "::", "getFPROUND", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "SrcVal", ",", "false", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMISelLowering122", "Func": "LowerFP_ROUND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77409, "Length": 104, "Cover_Rate": 0.9811320754716981} {"Template_token": ["", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "SrcVal", ",", "false", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMISelLowering122", "Func": "LowerFP_ROUND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77410, "Length": 36, "Cover_Rate": 0.33962264150943394} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "if", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "&&", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "{", "RTLIB", "::", "Libcall", "LC", ";"], "ground_truth": ["if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "File": "ARMISelLowering122", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77411, "Length": 78, "Cover_Rate": 0.4727272727272727} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "&&", "Op", ".", "getValueType", "(", ")", "==", "", ")", "{", "RTLIB", "::", "Libcall", "LC", ";"], "ground_truth": ["if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getSINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "File": "ARMISelLowering122", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77412, "Length": 57, "Cover_Rate": 0.35625} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "if", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "&&", "Op", ".", "getValueType", "(", ")", "==", "", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getSINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["else", "LC", "=", "RTLIB", "::", "getUINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "File": "ARMISelLowering122", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77413, "Length": 121, "Cover_Rate": 0.75625} {"Template_token": ["", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "", "(", "CC", ",", "true", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8Base", "(", ")", "&&", "!", "(", "isFloatingPointZero", "(", "RHS", ")", "&&", "TrueVal", ".", "getValueType", "(", ")", "!=", "", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "SDValue", "cc2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp2", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";"], "ground_truth": ["Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "Result", ",", "TrueVal", ",", "cc2", ",", "CCR", ",", "Cmp2", ",", "DAG", ")", ";"], "File": "ARMISelLowering122", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77414, "Length": 353, "Cover_Rate": 0.4029680365296804} {"Template_token": ["", "if", "(", "isV_UNDEF", ")", "V2", "=", "V1", ";", "return", "DAG", ".", "getNode", "(", "ShuffleOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "}", "if", "(", "V1", "->", "getOpcode", "(", ")", "==", "", "&&", "V2", "->", "isUndef", "(", ")", ")", "{", "SDValue", "SubV1", "=", "V1", "->", "getOperand", "(", "", ")", ";", "SDValue", "SubV2", "=", "V1", "->", "getOperand", "(", "", ")", ";", "EVT", "SubVT", "=", "SubV1", ".", "getValueType", "(", ")", ";", "assert", "(", "llvm", "::", "all_of", "(", "ShuffleMask", ",", "[", "&", "]", "(", "int", "i", ")", "{", "return", "i", "<", "(", "int", ")", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", ")", "&&", "", ")", ";", "if", "(", "unsigned", "ShuffleOpc", "=", "isNEONTwoResultShuffleMask", "(", "ShuffleMask", ",", "SubVT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", "{", "if", "(", "isV_UNDEF", ")", "SubV2", "=", "SubV1", ";", "assert", "(", "(", "WhichResult", "==", "", ")", "&&", "", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ShuffleOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "SubVT", ",", "SubVT", ")", ",", "SubV1", ",", "SubV2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Res", ".", "getValue", "(", "", ")", ",", "Res", ".", "getValue", "(", "", ")", ")", ";", "}", "}", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "EltSize", ">=", "", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V2", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "ShuffleMask", "[", "i", "]", "<", "(", "int", ")", "NumElts", "?", "V1", ":", "V2", ",", "DAG", ".", "getConstant", "(", "ShuffleMask", "[", "i", "]", "&", "(", "NumElts", "-", "", ")", ",", "dl", ",", "", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering122", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77415, "Length": 507, "Cover_Rate": 0.44551845342706503} {"Template_token": ["", "case", "", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformBRCONDCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "", ")", ";", "if", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "", ")", ";", "if", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "||", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "DemandedMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "LowWidth", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "LowMask", "=", "APInt", "::", "getLowBitsSet", "(", "LowWidth", ",", "", ")", ";", "unsigned", "HighWidth", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "HighMask", "=", "APInt", "::", "getHighBitsSet", "(", "HighWidth", ",", "", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "LowMask", ",", "DCI", ")", ")", "||", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "HighMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "HighWidth", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "HighMask", "=", "APInt", "::", "getHighBitsSet", "(", "HighWidth", ",", "", ")", ";"], "ground_truth": ["unsigned", "LowWidth", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMISelLowering122", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77416, "Length": 406, "Cover_Rate": 0.35121107266435986} {"Template_token": ["", "if", "(", "!", "ShiftAmtNode", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "ShiftAmt", "=", "static_cast", "<", "uint32_t", ">", "(", "ShiftAmtNode", "->", "getZExtValue", "(", ")", ")", ";", "ConstantSDNode", "*", "AndMaskNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "AndMaskNode", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "AndMask", "=", "static_cast", "<", "uint32_t", ">", "(", "AndMaskNode", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "AndMask", "==", "", "||", "AndMask", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isMask_32", "(", "AndMask", ")", ")", "{", "uint32_t", "MaskedBits", "=", "countLeadingZeros", "(", "AndMask", ")", ";", "if", "(", "MaskedBits", ">", "ShiftAmt", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "MaskedBits", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "MaskedBits", "-", "ShiftAmt", ",", "DL", ",", "", ")", ")", ";", "}", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "ST", "->", "hasNEON", "(", ")", "&&", "", ")", ";", "int64_t", "Cnt", ";"], "ground_truth": ["switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{"], "File": "ARMISelLowering122", "Func": "PerformShiftCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77417, "Length": 229, "Cover_Rate": 0.3397626112759644} {"Template_token": ["", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "ShiftAmtNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "ShiftAmtNode", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "ShiftAmt", "=", "static_cast", "<", "uint32_t", ">", "(", "ShiftAmtNode", "->", "getZExtValue", "(", ")", ")", ";", "ConstantSDNode", "*", "AndMaskNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "AndMaskNode", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "AndMask", "=", "static_cast", "<", "uint32_t", ">", "(", "AndMaskNode", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "AndMask", "==", "", "||", "AndMask", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isMask_32", "(", "AndMask", ")", ")", "{", "uint32_t", "MaskedBits", "=", "countLeadingZeros", "(", "AndMask", ")", ";", "if", "(", "MaskedBits", ">", "ShiftAmt", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "MaskedBits", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "MaskedBits", "-", "ShiftAmt", ",", "DL", ",", "", ")", ")", ";", "}", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "ST", "->", "hasNEON", "(", ")", "&&", "", ")", ";"], "ground_truth": ["int64_t", "Cnt", ";"], "File": "ARMISelLowering122", "Func": "PerformShiftCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77418, "Length": 247, "Cover_Rate": 0.3664688427299703} {"Template_token": ["", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewLD1", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "NewLD1", ".", "getValue", "(", "", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "std", "::", "min", "(", "", ",", "LD", "->", "getAlignment", "(", ")", "/", "", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "NewLD2", ".", "getValue", "(", "", ")", ")", ";", "if", "(", "DCI", ".", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "NewLD1", ",", "NewLD2", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMISelLowering122", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77419, "Length": 196, "Cover_Rate": 0.5340599455040872} {"Template_token": ["", "case", "", ":", "case", "", ":", "Res", "=", "LowerDivRem", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ";", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "case", "", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "return", "ExpandDIV_Windows", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "N", "->", "getOpcode", "(", ")", "==", "", ",", "Results", ")", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering122", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77420, "Length": 118, "Cover_Rate": 0.38064516129032255} {"Template_token": ["", "case", "", ":", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "ShuffleVectorSDNode", "*", "Op0", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "ShuffleVectorSDNode", "*", "Op1", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Op0", "||", "!", "Op1", "||", "!", "Op0", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", "||", "!", "Op1", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", "||", "Op0", "->", "getMask", "(", ")", "!=", "Op1", "->", "getMask", "(", ")", "||", "Op0", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "!=", "VT", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["ArrayRef", "<", "int", ">", "NMask", "=", "N", "->", "getMask", "(", ")", ";"], "File": "ARMISelLowering123", "Func": "FlattenVectorShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77424, "Length": 121, "Cover_Rate": 0.38412698412698415} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "ShuffleVectorSDNode", "*", "Op0", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "ShuffleVectorSDNode", "*", "Op1", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Op0", "||", "!", "Op1", "||", "!", "Op0", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", "||", "!", "Op1", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", "||", "Op0", "->", "getMask", "(", ")", "!=", "Op1", "->", "getMask", "(", ")", "||", "Op0", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "!=", "VT", ")", "return", "SDValue", "(", ")", ";", "ArrayRef", "<", "int", ">", "NMask", "=", "N", "->", "getMask", "(", ")", ";", "ArrayRef", "<", "int", ">", "OpMask", "=", "Op0", "->", "getMask", "(", ")", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "NMask", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "i", "++", ")", "{", "if", "(", "NMask", "[", "i", "]", ">", "", "&&", "OpMask", "[", "NMask", "[", "i", "]", "]", ">", "", "&&", "OpMask", "[", "NMask", "[", "i", "]", "]", "!=", "i", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering123", "Func": "FlattenVectorShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77425, "Length": 197, "Cover_Rate": 0.6253968253968254} {"Template_token": ["", "Register", "LsrDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpEntry", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "LsrDestReg", ")", ".", "addUse", "(", "BicDestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "", ")", ";", "Register", "TotalIterationsReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpEntry", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "TotalIterationsReg", ")", ".", "addUse", "(", "LsrDestReg", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["BuildMI", "(", "TpEntry", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addUse", "(", "TotalIterationsReg", ")", ".", "addMBB", "(", "TpExit", ")", ";"], "File": "ARMISelLowering123", "Func": "genTPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77426, "Length": 114, "Cover_Rate": 0.41007194244604317} {"Template_token": ["", "BuildMI", "(", "TpEntry", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "AddDestReg", ")", ".", "addUse", "(", "OpSizeReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "", ")", ";", "Register", "BicDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpEntry", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "BicDestReg", ")", ".", "addUse", "(", "AddDestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "", ")", ";", "Register", "LsrDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpEntry", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "LsrDestReg", ")", ".", "addUse", "(", "BicDestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "", ")", ";", "Register", "TotalIterationsReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpEntry", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "TotalIterationsReg", ")", ".", "addUse", "(", "LsrDestReg", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "TpEntry", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addUse", "(", "TotalIterationsReg", ")", ".", "addMBB", "(", "TpExit", ")", ";", "return", "TotalIterationsReg", ";"], "ground_truth": ["}"], "File": "ARMISelLowering123", "Func": "genTPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77427, "Length": 211, "Cover_Rate": 0.7589928057553957} {"Template_token": ["", "case", "CallingConv", "::", "_APCS", ":", "case", "CallingConv", "::", "GHC", ":", "case", "CallingConv", "::", "CFGuard_Check", ":", "return", "CC", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "CallingConv", "::", "PreserveMost", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "Swift", ":", "case", "CallingConv", "::", "SwiftTail", ":", "return", "isVarArg", "?", "CallingConv", "::", "_AAPCS", ":", "CallingConv", "::", "_AAPCS_VFP", ";", "case", "CallingConv", "::", "C", ":", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "CallingConv", "::", "_APCS", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2Base", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "getTargetMachine", "(", ")", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "_AAPCS_VFP", ";", "else", "return", "CallingConv", "::", "_AAPCS", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Subtarget", "->", "hasVFP2Base", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "Fast", ";"], "File": "ARMISelLowering123", "Func": "getEffectiveCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77428, "Length": 158, "Cover_Rate": 0.6869565217391305} {"Template_token": ["", "bool", "Fast", ";", "if", "(", "Op", ".", "size", "(", ")", ">=", "", "&&", "(", "Op", ".", "isAligned", "(", "Align", "(", "", ")", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "Align", "(", "", ")", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "", ";", "}", "else", "if", "(", "Op", ".", "size", "(", ")", ">=", "", "&&", "(", "Op", ".", "isAligned", "(", "Align", "(", "", ")", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "Align", "(", "", ")", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{"], "ground_truth": ["return", "", ";"], "File": "ARMISelLowering123", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77429, "Length": 103, "Cover_Rate": 0.6094674556213018} {"Template_token": ["", "EVT", "TargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "if", "(", "(", "Op", ".", "isMemcpy", "(", ")", "||", "Op", ".", "isZeroMemset", "(", ")", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "bool", "Fast", ";", "if", "(", "Op", ".", "size", "(", ")", ">=", "", "&&", "(", "Op", ".", "isAligned", "(", "Align", "(", "", ")", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "Align", "(", "", ")", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "", ";", "}", "else", "if", "(", "Op", ".", "size", "(", ")", ">=", "", "&&", "(", "Op", ".", "isAligned", "(", "Align", "(", "", ")", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "Align", "(", "", ")", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "", ";", "}", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering123", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77430, "Length": 159, "Cover_Rate": 0.9408284023668639} {"Template_token": ["", "assert", "(", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "", ")", ";", "SDValue", "Op", "=", "N", ".", "getOperand", "(", "", ")", ";", "EVT", "FromVT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "And", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FromVT", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "FromVT", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "And", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "FromVT", ")", ",", "DAG", ".", "getCondCode", "(", "", ")", ")", ";"], "File": "ARMISelLowering123", "Func": "LowerTruncatei1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77436, "Length": 103, "Cover_Rate": 0.673202614379085} {"Template_token": ["", "EVT", "FromVT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "And", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FromVT", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "FromVT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "And", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "FromVT", ")", ",", "DAG", ".", "getCondCode", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering123", "Func": "LowerTruncatei1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77437, "Length": 75, "Cover_Rate": 0.49019607843137253} {"Template_token": ["", "if", "(", "X", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "X", ";", "}", "if", "(", "Op0", ".", "getValueType", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "BV", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "unsigned", "Offset", "=", "N", "->", "getConstantOperandVal", "(", "", ")", ";", "SDValue", "MOV", "=", "BV", ".", "getOperand", "(", "Offset", "<", "", "?", "", ":", "", ")", ";", "if", "(", "MOV", ".", "getOpcode", "(", ")", "==", "", ")", "return", "MOV", ".", "getOperand", "(", "ST", "->", "isLittle", "(", ")", "?", "Offset", "%", "", ":", "", "-", "Offset", "%", "", ")", ";", "}", "if", "(", "SDValue", "R", "=", "PerformExtractEltToVMOVRRD", "(", "N", ",", "DCI", ")", ")", "return", "R", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering123", "Func": "PerformExtractEltCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77439, "Length": 161, "Cover_Rate": 0.47076023391812866} {"Template_token": ["", "EVT", "FromEltVT", "=", "FromVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElements", "=", "", ";", "if", "(", "FromEltVT", "==", "", "&&", "(", "ToEltVT", "==", "", "||", "ToEltVT", "==", "", ")", ")", "NumElements", "=", "", ";", "if", "(", "FromEltVT", "==", "", "&&", "ToEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "FromEltVT", "==", "", "&&", "ToEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "NumElements", "==", "", "||", "(", "FromEltVT", "!=", "", "&&", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", ")", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "", ")", "return", "SDValue", "(", ")", ";", "auto", "isVMOVNShuffle", "=", "[", "&", "]", "(", "ShuffleVectorSDNode", "*", "SVN", ",", "bool", "Rev", ")", "{", "ArrayRef", "<", "int", ">", "M", "=", "SVN", "->", "getMask", "(", ")", ";", "unsigned", "NumElts", "=", "ToVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "SVN", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "NumElts", "/=", "", ";", "unsigned", "Off0", "=", "Rev", "?", "NumElts", ":", "", ";", "unsigned", "Off1", "=", "Rev", "?", "", ":", "NumElts", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumElts", ";", "I", "+=", "", ")", "{", "if", "(", "M", "[", "I", "]", ">=", "", "&&", "M", "[", "I", "]", "!=", "(", "int", ")", "(", "Off0", "+", "I", "/", "", ")", ")", "return", "false", ";", "if", "(", "M", "[", "I", "+", "", "]", ">=", "", "&&", "M", "[", "I", "+", "", "]", "!=", "(", "int", ")", "(", "Off1", "+", "I", "/", "", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "if", "(", "Trunc", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "SDValue", "U", "=", "PerformVQDMULHCombine", "(", "Trunc", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "DAG", ")", ")", "{", "DAG", ".", "ReplaceAllUsesWith", "(", "Trunc", ".", "getOperand", "(", "", ")", ",", "U", ")", ";", "return", "SDValue", "(", ")", ";", "}", "}", "if", "(", "auto", "*", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Trunc", ".", "getOperand", "(", "", ")", ")", ")", "if", "(", "isVMOVNShuffle", "(", "Shuffle", ",", "false", ")", "||", "isVMOVNShuffle", "(", "Shuffle", ",", "true", ")", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "Ch", "=", "St", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "St", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "St", "->", "getAAInfo", "(", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "FromEltVT", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "", ">", "Stores", ";"], "File": "ARMISelLowering123", "Func": "PerformSplittingToNarrowingStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77440, "Length": 464, "Cover_Rate": 0.5465253239104829} {"Template_token": ["", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getOriginalAlign", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "OffsetPtr", ",", "St", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "", ")", ",", "St", "->", "getOriginalAlign", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "if", "(", "StVal", ".", "getValueType", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "dl", "(", "StVal", ")", ";", "SDValue", "IntVec", "=", "StVal", ".", "getOperand", "(", "", ")", ";", "EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "IntVec", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "FloatVT", ",", "IntVec", ")", ";", "SDValue", "ExtElt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "StVal", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["dl", "=", "SDLoc", "(", "N", ")", ";"], "File": "ARMISelLowering123", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77441, "Length": 277, "Cover_Rate": 0.43146417445482865} {"Template_token": ["", "static", "SDValue", "PerformSTORECombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "StoreSDNode", "*", "St", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", ";", "if", "(", "St", "->", "isVolatile", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StVal", "=", "St", "->", "getValue", "(", ")", ";", "EVT", "VT", "=", "StVal", ".", "getValueType", "(", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "if", "(", "SDValue", "Store", "=", "PerformTruncatingStoreCombine", "(", "St", ",", "DCI", ".", "DAG", ")", ")", "return", "Store", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "if", "(", "SDValue", "NewToken", "=", "PerformSplittingToNarrowingStores", "(", "St", ",", "DCI", ".", "DAG", ")", ")", "return", "NewToken", ";", "if", "(", "SDValue", "NewChain", "=", "PerformExtractFpToIntStores", "(", "St", ",", "DCI", ".", "DAG", ")", ")", "return", "NewChain", ";", "}", "if", "(", "!", "", "(", "St", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "bool", "isBigEndian", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getOriginalAlign", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "OffsetPtr", ",", "St", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "", ")", ",", "St", "->", "getOriginalAlign", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "if", "(", "StVal", ".", "getValueType", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "dl", "(", "StVal", ")", ";", "SDValue", "IntVec", "=", "StVal", ".", "getOperand", "(", "", ")", ";", "EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "IntVec", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "FloatVT", ",", "IntVec", ")", ";", "SDValue", "ExtElt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "StVal", ".", "getOperand", "(", "", ")", ")", ";", "dl", "=", "SDLoc", "(", "N", ")", ";"], "ground_truth": ["SDValue", "V", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ExtElt", ")", ";"], "File": "ARMISelLowering123", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77442, "Length": 484, "Cover_Rate": 0.7538940809968847} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "VDup", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "VDup", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "VMov", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "VMov", "->", "getOpcode", "(", ")", "==", "", ")", "VMov", "=", "VMov", "->", "getOperand", "(", "", ")", ";", "if", "(", "VMov", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "isZeroVector", "(", "VMov", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Negate", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DCI", ".", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "VDup", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "N", "->", "getValueType", "(", "", ")", ",", "Negate", ")", ";"], "File": "ARMISelLowering123", "Func": "PerformSUBCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77443, "Length": 164, "Cover_Rate": 0.6188679245283019} {"Template_token": ["", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "R", "=", "PerformSubCSINCCombine", "(", "N", ",", "DCI", ")", ")", "return", "R", ";", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "VDup", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "VDup", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "VMov", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "VMov", "->", "getOpcode", "(", ")", "==", "", ")", "VMov", "=", "VMov", "->", "getOperand", "(", "", ")", ";", "if", "(", "VMov", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "isZeroVector", "(", "VMov", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";"], "ground_truth": ["SDValue", "Negate", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DCI", ".", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "VDup", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering123", "Func": "PerformSUBCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77444, "Length": 199, "Cover_Rate": 0.7509433962264151} {"Template_token": ["", "static", "SDValue", "PerformSubCSINCCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "if", "(", "N", "->", "getValueType", "(", "", ")", "!=", "", "||", "!", "isNullConstant", "(", "N", "->", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "CSINC", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "CSINC", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "CSINC", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["ConstantSDNode", "*", "X", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "CSINC", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering123", "Func": "PerformSubCSINCCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77445, "Length": 91, "Cover_Rate": 0.5} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "ST", "->", "isLittle", "(", ")", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op", ")", ";", "if", "(", "Op", ".", "isUndef", "(", ")", ")", "return", "DCI", ".", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Op", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "Op", "->", "getOperand", "(", "", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering123", "Func": "PerformVECTOR_REG_CASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77447, "Length": 124, "Cover_Rate": 0.7948717948717948} {"Template_token": ["", "SDValue", "NewConcat", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op1", ".", "getOperand", "(", "", ")", ")", ";", "SmallVector", "<", "int", ",", "", ">", "NewMask", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "HalfElts", "=", "NumElts", "/", "", ";", "ShuffleVectorSDNode", "*", "SVN", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";", "for", "(", "unsigned", "n", "=", "", ";", "n", "<", "NumElts", ";", "++", "n", ")", "{", "int", "MaskElt", "=", "SVN", "->", "getMaskElt", "(", "n", ")", ";", "int", "NewElt", "=", "-", "", ";", "if", "(", "MaskElt", "<", "(", "int", ")", "HalfElts", ")", "NewElt", "=", "MaskElt", ";", "else", "if", "(", "MaskElt", ">=", "(", "int", ")", "NumElts", "&&", "MaskElt", "<", "(", "int", ")", "(", "NumElts", "+", "HalfElts", ")", ")", "NewElt", "=", "HalfElts", "+", "MaskElt", "-", "NumElts", ";", "NewMask", ".", "push_back", "(", "NewElt", ")", ";", "}", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "SDLoc", "(", "N", ")", ",", "NewConcat", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "NewMask", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering123", "Func": "PerformVECTOR_SHUFFLECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77448, "Length": 173, "Cover_Rate": 0.46380697050938335} {"Template_token": ["", "if", "(", "SDValue", "R", "=", "FlattenVectorShuffle", "(", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ",", "DAG", ")", ")", "return", "R", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "", "||", "Op1", ".", "getOpcode", "(", ")", "!=", "", "||", "Op0", ".", "getNumOperands", "(", ")", "!=", "", "||", "Op1", ".", "getNumOperands", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Concat0Op1", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "SDValue", "Concat1Op1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "Concat0Op1", ".", "isUndef", "(", ")", "||", "!", "Concat1Op1", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";"], "File": "ARMISelLowering123", "Func": "PerformVECTOR_SHUFFLECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77449, "Length": 132, "Cover_Rate": 0.353887399463807} {"Template_token": ["", "SDValue", "Load", "=", "DCI", ".", "DAG", ".", "getExtLoad", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "LN0", "->", "getChain", "(", ")", ",", "LN0", "->", "getBasePtr", "(", ")", ",", "", ",", "LN0", "->", "getMemOperand", "(", ")", ")", ";", "DCI", ".", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "", ")", ",", "Load", ".", "getValue", "(", "", ")", ")", ";", "DCI", ".", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "N0", ".", "getValue", "(", "", ")", ",", "Load", ".", "getValue", "(", "", ")", ")", ";", "return", "Load", ";"], "ground_truth": ["}"], "File": "ARMISelLowering123", "Func": "PerformVMOVrhCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77450, "Length": 85, "Cover_Rate": 0.3148148148148148} {"Template_token": ["", "}", "if", "(", "Shft", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "N1", "=", "isConstOrConstSplat", "(", "Shft", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "N1", "||", "N1", "->", "getSExtValue", "(", ")", "!=", "ShftAmt", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Mul", "=", "Shft", ".", "getOperand", "(", "", ")", ";", "if", "(", "Mul", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ext0", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "SDValue", "Ext1", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "if", "(", "Ext0", ".", "getOpcode", "(", ")", "!=", "", "||", "Ext1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "VecVT", "=", "Ext0", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "if", "(", "VecVT", "!=", "", "&&", "VecVT", "!=", "", "&&", "VecVT", "!=", "", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "Ext1", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "!=", "VecVT", "||", "VecVT", ".", "getScalarType", "(", ")", "!=", "ScalarType", "||", "VT", ".", "getScalarSizeInBits", "(", ")", "<", "ScalarType", ".", "getScalarSizeInBits", "(", ")", "*", "", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering123", "Func": "PerformVQDMULHCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77451, "Length": 191, "Cover_Rate": 0.3550185873605948} {"Template_token": ["", "Op0", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "bool", "isInt", "=", "OpVT", ".", "isInteger", "(", ")", ";", "CC", "=", "", "(", "CC", ",", "isInt", ")", ";", "if", "(", "!", "TLI", ".", "isCondCodeLegal", "(", "CC", ",", "OpVT", ")", ")", "return", "SDValue", "(", ")", ";", "DoXform", "=", "true", ";", "InvCC", "=", "true", ";", "}", "if", "(", "DoXform", ")", "{", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Opc", ",", "RHS", ".", "getDebugLoc", "(", ")", ",", "VT", ",", "OtherOp", ",", "RHS", ")", ";", "if", "(", "isSlctCC", ")", "return", "DAG", ".", "getSelectCC", "(", "N", "->", "getDebugLoc", "(", ")", ",", "OtherOp", ",", "Result", ",", "Slct", ".", "getOperand", "(", "", ")", ",", "Slct", ".", "getOperand", "(", "", ")", ",", "CC", ")", ";", "SDValue", "CCOp", "=", "Slct", ".", "getOperand", "(", "", ")", ";", "if", "(", "InvCC", ")", "CCOp", "=", "DAG", ".", "getSetCC", "(", "Slct", ".", "getDebugLoc", "(", ")", ",", "CCOp", ".", "getValueType", "(", ")", ",", "CCOp", ".", "getOperand", "(", "", ")", ",", "CCOp", ".", "getOperand", "(", "", ")", ",", "CC", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "CCOp", ",", "OtherOp", ",", "Result", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering124", "Func": "combineSelectAndUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77453, "Length": 195, "Cover_Rate": 0.375} {"Template_token": ["", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "i", "=", "BB", "->", "succ_begin", "(", ")", ",", "e", "=", "BB", "->", "succ_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "sinkMBB", "->", "addSuccessor", "(", "*", "i", ")", ";", "while", "(", "!", "BB", "->", "succ_empty", "(", ")", ")", "BB", "->", "removeSuccessor", "(", "BB", "->", "succ_begin", "(", ")", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";"], "ground_truth": ["BB", "=", "copy0MBB", ";"], "File": "ARMISelLowering124", "Func": "EmitInstrWithCustomInserter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77454, "Length": 150, "Cover_Rate": 0.42735042735042733} {"Template_token": ["", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcSV", ",", "SrcSVOff", "+", "SrcOff", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "i", "=", "", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "", ")", ")", ",", "DstSV", ",", "DstSVOff", "+", "DstOff", ")", ";", "++", "i", ";", "DstOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";"], "File": "ARMISelLowering124", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77455, "Length": 266, "Cover_Rate": 0.382183908045977} {"Template_token": ["", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "}", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Op", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cvt", ",", "Cvt", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering124", "Func": "ExpandBIT_CONVERT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77456, "Length": 146, "Cover_Rate": 0.7807486631016043} {"Template_token": ["", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Hi", ",", "", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";"], "File": "ARMISelLowering124", "Func": "ExpandSRx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77457, "Length": 108, "Cover_Rate": 0.37630662020905925} {"Template_token": ["", "case", "", ":", "CondCode", "=", "", ";", "Invert", "=", "true", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "CondCode2", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "CondCode2", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CondCode", "=", "", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering124", "Func": "FPCCToARMCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77458, "Length": 112, "Cover_Rate": 0.4} {"Template_token": ["", "static", "bool", "FPCCToCC", "(", "", "CC", ",", "", "&", "CondCode", ",", "", "&", "CondCode2", ")", "{", "bool", "Invert", "=", "false", ";", "CondCode2", "=", "", ";", "switch", "(", "CC", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "Invert", "=", "true", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "CondCode2", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "CondCode2", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":", "CondCode", "=", "", ";", "break", ";"], "File": "ARMISelLowering124", "Func": "FPCCToARMCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77459, "Length": 159, "Cover_Rate": 0.5678571428571428} {"Template_token": ["", "if", "(", "isLegalCmpImmediate", "(", "C", "-", "", ",", "isThumb", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", ">", "", "&&", "isLegalCmpImmediate", "(", "C", "-", "", ",", "isThumb", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isLegalCmpImmediate", "(", "C", "+", "", ",", "isThumb", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "<", "", "&&", "isLegalCmpImmediate", "(", "C", "+", "", ",", "isThumb", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "", ")", ";", "}", "break", ";", "}", "}", "}", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "", "CompareType", ";", "switch", "(", "CondCode", ")", "{", "default", ":", "CompareType", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "CompareType", "=", "", ";", "break", ";", "}"], "ground_truth": ["CC", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";"], "File": "ARMISelLowering124", "Func": "getARMCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77460, "Length": 243, "Cover_Rate": 0.5898058252427184} {"Template_token": ["", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isLegalCmpImmediate", "(", "C", "-", "", ",", "isThumb", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", ">", "", "&&", "isLegalCmpImmediate", "(", "C", "-", "", ",", "isThumb", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isLegalCmpImmediate", "(", "C", "+", "", ",", "isThumb", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "<", "", "&&", "isLegalCmpImmediate", "(", "C", "+", "", ",", "isThumb", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "", ")", ";", "}", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering124", "Func": "getARMCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77461, "Length": 203, "Cover_Rate": 0.49271844660194175} {"Template_token": ["", "Offset", "=", "DAG", ".", "getConstant", "(", "-", "RHSC", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";", "Base", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "", ")", "{", "isInc", "=", "true", ";", "", "ShOpcVal", "=", "", "(", "Ptr", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "Base", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "Offset", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "}", "else", "{", "Base", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "Offset", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "}", "return", "true", ";", "}", "isInc", "=", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "", ")", ";", "Base", "=", "Ptr", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["Offset", "=", "Ptr", "->", "getOperand", "(", "", ")", ";"], "File": "ARMISelLowering124", "Func": "getIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77462, "Length": 140, "Cover_Rate": 0.33573141486810554} {"Template_token": ["", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "getIndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "if", "(", "isLegal", ")", "{", "AM", "=", "isInc", "?", "", ":", "", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering124", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77463, "Length": 83, "Cover_Rate": 0.49404761904761907} {"Template_token": ["", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "getIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "if", "(", "isLegal", ")", "{", "AM", "=", "isInc", "?", "", ":", "", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering124", "Func": "getPreIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77464, "Length": 103, "Cover_Rate": 0.5597826086956522} {"Template_token": ["", "SDValue", "Ptr", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "getIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "isLegal", ")", "{"], "File": "ARMISelLowering124", "Func": "getPreIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77465, "Length": 119, "Cover_Rate": 0.6467391304347826} {"Template_token": ["", "switch", "(", "Constraint", "[", "", "]", ")", "{", "case", "'l'", ":", "case", "'r'", ":", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "if", "(", "VT", "==", "", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering124", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77466, "Length": 63, "Cover_Rate": 0.5206611570247934} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering124", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77467, "Length": 90, "Cover_Rate": 0.375} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering124", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77468, "Length": 102, "Cover_Rate": 0.425} {"Template_token": ["", "if", "(", "GV", "->", "hasHiddenVisibility", "(", ")", "&&", "(", "!", "isDecl", "&&", "!", "GV", "->", "hasCommonLinkage", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "RelocM", "!=", "Reloc", "::", "Static", "&&", "(", "isDecl", "||", "GV", "->", "isWeakForLinker", "(", ")", ")", ";"], "File": "ARMISelLowering124", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77469, "Length": 40, "Cover_Rate": 0.5633802816901409} {"Template_token": ["", "bool", "isDecl", "=", "GV", "->", "isDeclaration", "(", ")", "&&", "!", "GV", "->", "hasNotBeenReadFromBitcode", "(", ")", ";", "if", "(", "GV", "->", "hasHiddenVisibility", "(", ")", "&&", "(", "!", "isDecl", "&&", "!", "GV", "->", "hasCommonLinkage", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "RelocM", "!=", "Reloc", "::", "Static", "&&", "(", "isDecl", "||", "GV", "->", "isWeakForLinker", "(", ")", ")", ";"], "File": "ARMISelLowering124", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77470, "Length": 56, "Cover_Rate": 0.7887323943661971} {"Template_token": ["", "switch", "(", "ObjectVT", ".", "getSimpleVT", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "firstGPR", "<", "", ")", "NeededGPRs", "=", "", ";", "else", "NeededStackSize", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "firstGPR", "<", "", ")", "NeededGPRs", "=", "", ";", "else", "if", "(", "firstGPR", "==", "", ")", "{", "NeededGPRs", "=", "", ";"], "ground_truth": ["NeededStackSize", "=", "", ";"], "File": "ARMISelLowering124", "Func": "HowToPassArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77471, "Length": 73, "Cover_Rate": 0.4147727272727273} {"Template_token": ["", "GPRPad", "=", "NumGPRs", "%", "(", "(", "align", "+", "", ")", "/", "", ")", ";", "StackPad", "=", "StackOffset", "%", "align", ";", "unsigned", "firstGPR", "=", "NumGPRs", "+", "GPRPad", ";", "switch", "(", "ObjectVT", ".", "getSimpleVT", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "firstGPR", "<", "", ")", "NeededGPRs", "=", "", ";", "else", "NeededStackSize", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering124", "Func": "HowToPassArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77472, "Length": 71, "Cover_Rate": 0.4034090909090909} {"Template_token": ["", "break", ";", "case", "", ":", "Scale", "=", "", ";", "break", ";", "}", "if", "(", "(", "V", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";", "V", "/=", "Scale", ";", "return", "V", "==", "(", "V", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ")", ";", "}", "if", "(", "V", "<", "", ")", "V", "=", "-", "V", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "V", "==", "(", "V", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ")", ";", "case", "", ":", "return", "V", "==", "(", "V", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "(", "V", "&", "", ")", "!=", "", ")", "return", "false", ";", "V", ">>=", "", ";", "return", "V", "==", "(", "V", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering124", "Func": "isLegalAddressImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77473, "Length": 175, "Cover_Rate": 0.6140350877192983} {"Template_token": ["", "case", "", ":", "if", "(", "Scale", "<", "", ")", "Scale", "=", "-", "Scale", ";", "if", "(", "Scale", "==", "", ")", "return", "true", ";", "return", "isPowerOf2_32", "(", "Scale", "&", "~", "", ")", ";", "case", "", ":", "if", "(", "(", "(", "unsigned", ")", "AM", ".", "HasBaseReg", "+", "Scale", ")", "<=", "", ")", "return", "true", ";", "return", "false", ";", "case", "", ":", "if", "(", "AM", ".", "Scale", "&", "", ")", "return", "false", ";", "return", "isPowerOf2_32", "(", "AM", ".", "Scale", ")", ";", "}", "break", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering124", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77474, "Length": 85, "Cover_Rate": 0.39351851851851855} {"Template_token": ["", "return", "(", "isThumb", "&&", "(", "C", "&", "~", "", ")", "==", "", ")", "||", "(", "!", "isThumb", "&&", "", "(", "C", ")", "!=", "-", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering124", "Func": "isLegalCmpImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77475, "Length": 28, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "return", "(", "isThumb", "&&", "(", "C", "&", "~", "", ")", "==", "", ")", "||", "(", "!", "isThumb", "&&", "", "(", "C", ")", "!=", "-", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering124", "Func": "isLegalCmpImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77476, "Length": 28, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "CC", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "", "CondCode", ",", "CondCode2", ";", "if", "(", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "CC", ",", "CCR", ",", "Cmp", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ",", "", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "CC", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Res", ",", "Dest", ",", "CC", ",", "CCR", ",", "Res", ".", "getValue", "(", "", ")", "}", ";"], "ground_truth": ["Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77477, "Length": 209, "Cover_Rate": 0.5414507772020726} {"Template_token": ["", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "CC", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "CC", ",", "DAG", ",", "ST", "->", "isThumb", "(", ")", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "CC", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "", "CondCode", ",", "CondCode2", ";", "if", "(", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";"], "ground_truth": ["SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77478, "Length": 224, "Cover_Rate": 0.5803108808290155} {"Template_token": ["", "bool", "isPIC", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "Addr", "=", "DAG", ".", "getLoad", "(", "isPIC", "?", "(", "MVT", ")", "", ":", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "NULL", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "if", "(", "isPIC", ")", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering124", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77479, "Length": 92, "Cover_Rate": 0.3205574912891986} {"Template_token": ["", "SDValue", "Table", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "MVT", "PTy", "=", "getPointerTy", "(", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "FunctionInfo", "*", "AFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "SDValue", "UId", "=", "DAG", ".", "getConstant", "(", "AFI", "->", "createJumpTableUId", "(", ")", ",", "PTy", ")", ";"], "ground_truth": ["SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77480, "Length": 97, "Cover_Rate": 0.33797909407665505} {"Template_token": ["", "static", "SDValue", "LowerConstantPool", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "ConstantPoolSDNode", "*", "CP", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ";", "SDValue", "Res", ";", "if", "(", "CP", "->", "isMachineConstantPoolEntry", "(", ")", ")", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getMachineCPVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "else", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77483, "Length": 110, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "SDValue", "AbsVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp0", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "Tmp1", ",", "DAG", ".", "getConstantFP", "(", "", ",", "SrcVT", ")", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "AbsVal", ",", "AbsVal", ",", "CC", ",", "CCR", ",", "Cmp", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerFCOPYSIGN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77484, "Length": 83, "Cover_Rate": 0.535483870967742} {"Template_token": ["", "SDValue", "AbsVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp0", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "Tmp1", ",", "DAG", ".", "getConstantFP", "(", "", ",", "SrcVT", ")", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "AbsVal", ",", "AbsVal", ",", "CC", ",", "CCR", ",", "Cmp", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering124", "Func": "LowerFCOPYSIGN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77485, "Length": 84, "Cover_Rate": 0.5419354838709678} {"Template_token": ["", "RegInfo", ".", "addLiveIn", "(", "GPRArgRegs", "[", "NumGPRs", "]", ",", "VReg", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "VReg", ",", "", ")", ";", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "", ")", ";", "RegInfo", ".", "addLiveIn", "(", "GPRArgRegs", "[", "NumGPRs", "+", "", "]", ",", "VReg", ")", ";", "SDValue", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "VReg", ",", "", ")", ";", "assert", "(", "ObjectVT", "!=", "", "&&", "", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue2", ")", ";", "}", "NumGPRs", "+=", "ObjGPRs", ";", "if", "(", "ObjSize", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "ArgOffset", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "", ")", ";", "if", "(", "ObjGPRs", "==", "", ")", "ArgValue", "=", "DAG", ".", "getLoad", "(", "ObjectVT", ",", "dl", ",", "Root", ",", "FIN", ",", "NULL", ",", "", ")", ";", "else", "{", "SDValue", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "NULL", ",", "", ")", ";", "assert", "(", "ObjectVT", "!=", "", "&&", "", ")", ";"], "ground_truth": ["ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue2", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerFORMAL_ARGUMENT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77486, "Length": 210, "Cover_Rate": 0.41916167664670656} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "VARegSize", "=", "(", "", "-", "NumGPRs", ")", "*", "", ";", "unsigned", "VARegSaveSize", "=", "(", "VARegSize", "+", "Align", "-", "", ")", "&", "~", "(", "Align", "-", "", ")", ";", "if", "(", "VARegSaveSize", ")", "{", "AFI", "->", "setVarArgsRegSaveSize", "(", "VARegSaveSize", ")", ";", "VarArgsFrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "VARegSaveSize", ",", "ArgOffset", "+", "VARegSaveSize", "-", "VARegSize", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "VarArgsFrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "for", "(", ";", "NumGPRs", "<", "", ";", "++", "NumGPRs", ")", "{", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "", ")", ";", "RegInfo", ".", "addLiveIn", "(", "GPRArgRegs", "[", "NumGPRs", "]", ",", "VReg", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "NULL", ",", "", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "", ",", "getPointerTy", "(", ")", ")", ")", ";", "}"], "ground_truth": ["if", "(", "!", "MemOps", ".", "empty", "(", ")", ")", "Root", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "MemOps", "[", "", "]", ",", "MemOps", ".", "size", "(", ")", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerFORMAL_ARGUMENTS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77487, "Length": 253, "Cover_Rate": 0.506} {"Template_token": ["", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "bool", "IsIndirect", "=", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "else", "{", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "", "Kind", "=", "IsIndirect", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "PCLabelIndex", ",", "Kind", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "NULL", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", "++", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering124", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77488, "Length": 202, "Cover_Rate": 0.7013888888888888} {"Template_token": ["", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "", ",", "UseGOTOFF", "?", "", ":", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "NULL", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "NULL", ",", "", ")", ";", "return", "Result", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "NULL", ",", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering124", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77489, "Length": 244, "Cover_Rate": 0.856140350877193} {"Template_token": ["", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "NULL", ",", "", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77490, "Length": 53, "Cover_Rate": 0.3271604938271605} {"Template_token": ["", "static", "SDValue", "LowerINTRINSIC_WO_CHAIN", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{"], "ground_truth": ["default", ":", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77491, "Length": 57, "Cover_Rate": 0.6951219512195121} {"Template_token": ["", "static", "SDValue", "LowerINTRINSIC_WO_CHAIN", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";"], "ground_truth": ["unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77492, "Length": 45, "Cover_Rate": 0.5487804878048781} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77493, "Length": 58, "Cover_Rate": 0.6444444444444445} {"Template_token": ["", "static", "SDValue", "LowerINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering124", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77494, "Length": 80, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "VarArgsFrameIndex", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFORMAL_ARGUMENTS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "break", ";", "case", "", ":", "break", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "ExpandBIT_CONVERT", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "ExpandSRx", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering124", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77495, "Length": 142, "Cover_Rate": 0.4423676012461059} {"Template_token": ["", "}", "else", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", ")", "{", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Op", ",", "", ")", ";", "SDValue", "Sign", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Op", ",", "Sign", ",", "Op", ".", "getValue", "(", "", ")", ",", "Sign", ")", ";", "}", "Copy", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "", ",", "Op", ",", "SDValue", "(", ")", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "", ")", ";", "break", ";", "case", "", ":", "Copy", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "SDValue", "(", ")", ")", ";", "Copy", "=", "DAG", ".", "getCopyToReg", "(", "Copy", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Copy", ".", "getValue", "(", "", ")", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "", ")", ";", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "", ")", ";", "}", "break", ";", "case", "", ":", "Copy", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "SDValue", "(", ")", ")", ";", "Copy", "=", "DAG", ".", "getCopyToReg", "(", "Copy", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Copy", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["Copy", "=", "DAG", ".", "getCopyToReg", "(", "Copy", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Copy", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerRET", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77496, "Length": 315, "Cover_Rate": 0.5} {"Template_token": ["", "SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "CC", ",", "CCR", ",", "Cmp", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "SDValue", "CC2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";", "SDValue", "Cmp2", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ",", "TrueVal", ",", "CC2", ",", "CCR", ",", "Cmp2", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77497, "Length": 118, "Cover_Rate": 0.34502923976608185} {"Template_token": ["", "}", "", "CondCode", ",", "CondCode2", ";", "if", "(", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "CC", ",", "CCR", ",", "Cmp", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "SDValue", "CC2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";", "SDValue", "Cmp2", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ",", "TrueVal", ",", "CC2", ",", "CCR", ",", "Cmp2", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77498, "Length": 144, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", "++", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "NULL", ",", "", ")", ";", "}", "else", "{", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "NULL", ",", "", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "ThreadPointer", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering124", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77499, "Length": 140, "Cover_Rate": 0.4375} {"Template_token": ["", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "NULL", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", "++", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "const", "Type", "*", ")", "Type", "::", "Int32Ty", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "Chain", ",", "(", "const", "Type", "*", ")", "Type", "::", "Int32Ty", ",", "false", ",", "false", ",", "false", ",", "false", ",", "CallingConv", "::", "C", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "", ",", "PtrVT", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "return", "CallResult", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMISelLowering124", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77500, "Length": 221, "Cover_Rate": 0.8467432950191571} {"Template_token": ["", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "NULL", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", "++", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";"], "ground_truth": ["ArgListTy", "Args", ";"], "File": "ARMISelLowering124", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77501, "Length": 81, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "static", "SDValue", "LowerVASTART", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "VarArgsFrameIndex", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["MVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77502, "Length": 37, "Cover_Rate": 0.37} {"Template_token": ["", "MVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "VarArgsFrameIndex", ",", "PtrVT", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "", ")", ",", "dl", ",", "FR", ",", "Op", ".", "getOperand", "(", "", ")", ",", "SV", ",", "", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77503, "Length": 75, "Cover_Rate": 0.75} {"Template_token": ["", "SDValue", "TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "return", "PerformADDCombine", "(", "N", ",", "DCI", ")", ";"], "ground_truth": ["case", "", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";"], "File": "ARMISelLowering124", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77504, "Length": 50, "Cover_Rate": 0.6756756756756757} {"Template_token": ["", "case", "", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformFMRRDCombine", "(", "N", ",", "DCI", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering124", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77505, "Length": 29, "Cover_Rate": 0.3918918918918919} {"Template_token": ["", "default", ":", "assert", "(", "", "&&", "", ")", ";", "return", ";", "case", "", ":", "Results", ".", "push_back", "(", "ExpandBIT_CONVERT", "(", "N", ",", "DAG", ")", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "{", "SDValue", "Res", "=", "ExpandSRx", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "Res", ".", "getNode", "(", ")", ")", "Results", ".", "push_back", "(", "Res", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMISelLowering124", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77506, "Length": 64, "Cover_Rate": 0.6213592233009708} {"Template_token": ["", "unsigned", "dest", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "ptr", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "incr", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "isThumb2", ")", "{", "MRI", ".", "constrainRegClass", "(", "dest", ",", "&", "", ")", ";", "MRI", ".", "constrainRegClass", "(", "ptr", ",", "&", "", ")", ";", "MRI", ".", "constrainRegClass", "(", "incr", ",", "&", "", ")", ";", "}", "unsigned", "ldrOpc", ",", "strOpc", ";", "getExclusiveOperation", "(", "Size", ",", "Ord", ",", "isThumb2", ",", "ldrOpc", ",", "strOpc", ")", ";", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "", "||", "BinOpcode", "==", "", ")", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ")", ".", "addReg", "(", "", ")", ";", "}", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMISelLowering126", "Func": "EmitAtomicBinary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77508, "Length": 524, "Cover_Rate": 0.808641975308642} {"Template_token": ["", "getExclusiveOperation", "(", "Size", ",", "Ord", ",", "isThumb2", ",", "ldrOpc", ",", "strOpc", ")", ";", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "", "||", "BinOpcode", "==", "", ")", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ")", ".", "addReg", "(", "", ")", ";", "}", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";"], "ground_truth": ["BB", "=", "exitMBB", ";"], "File": "ARMISelLowering126", "Func": "EmitAtomicBinary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77509, "Length": 407, "Cover_Rate": 0.6280864197530864} {"Template_token": ["", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "signExtend", "&&", "extendOpc", ")", "{", "oldval", "=", "MRI", ".", "createVirtualRegister", "(", "isThumb2", "?", "&", "", ":", "&", "", ")", ";", "if", "(", "!", "isThumb2", ")", "MRI", ".", "constrainRegClass", "(", "dest", ",", "&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "extendOpc", ")", ",", "oldval", ")", ".", "addReg", "(", "dest", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "oldval", ")", ".", "addReg", "(", "incr", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "oldval", ")", ".", "addImm", "(", "Cond", ")", ".", "addReg", "(", "", ")", ";", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "exitMBB", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB", ";"], "ground_truth": ["}"], "File": "ARMISelLowering126", "Func": "EmitAtomicBinaryMinMax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77511, "Length": 322, "Cover_Rate": 0.4160206718346253} {"Template_token": ["", "MRI", ".", "constrainRegClass", "(", "newval", ",", "&", "", ")", ";", "}", "unsigned", "ldrOpc", ",", "strOpc", ";", "getExclusiveOperation", "(", "Size", ",", "Ord", ",", "isThumb2", ",", "ldrOpc", ",", "strOpc", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "=", "loop1MBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMISelLowering126", "Func": "EmitAtomicCmpSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77512, "Length": 275, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "isThumb2", ")", "{", "MRI", ".", "constrainRegClass", "(", "destlo", ",", "&", "", ")", ";", "MRI", ".", "constrainRegClass", "(", "desthi", ",", "&", "", ")", ";", "MRI", ".", "constrainRegClass", "(", "ptr", ",", "&", "", ")", ";", "}", "unsigned", "ldrOpc", ",", "strOpc", ";", "getExclusiveOperation", "(", "", ",", "Ord", ",", "isThumb2", ",", "ldrOpc", ",", "strOpc", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "{", "MIB", ".", "addReg", "(", "destlo", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "desthi", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ";", "}", "else", "{", "unsigned", "GPRPair0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MIB", ".", "addReg", "(", "GPRPair0", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "destlo", ")", ".", "addReg", "(", "GPRPair0", ",", "", ",", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "desthi", ")", ".", "addReg", "(", "GPRPair0", ",", "", ",", "", ")", ";", "}", "AddDefaultPred", "(", "MIB", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "BB", ";"], "File": "ARMISelLowering126", "Func": "EmitAtomicLoad64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77513, "Length": 261, "Cover_Rate": 0.7565217391304347} {"Template_token": ["", "static", "const", "unsigned", "LoadAcqs", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";", "static", "const", "unsigned", "StoreBares", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";", "static", "const", "unsigned", "StoreRels", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";"], "ground_truth": ["const", "unsigned", "(", "*", "LoadOps", ")", "[", "", "]", ",", "(", "*", "StoreOps", ")", "[", "", "]", ";"], "File": "ARMISelLowering126", "Func": "getExclusiveOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77515, "Length": 129, "Cover_Rate": 0.3805309734513274} {"Template_token": ["", "static", "void", "getExclusiveOperation", "(", "unsigned", "Size", ",", "AtomicOrdering", "Ord", ",", "bool", "isThumb2", ",", "unsigned", "&", "LdrOpc", ",", "unsigned", "&", "StrOpc", ")", "{", "static", "const", "unsigned", "LoadBares", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";", "static", "const", "unsigned", "LoadAcqs", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";", "static", "const", "unsigned", "StoreBares", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";"], "ground_truth": ["static", "const", "unsigned", "StoreRels", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";"], "File": "ARMISelLowering126", "Func": "getExclusiveOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77516, "Length": 170, "Cover_Rate": 0.5014749262536873} {"Template_token": ["", "static", "", "getInverseCCForVSEL", "(", "", "CC", ")", "{"], "ground_truth": ["if", "(", "CC", "==", "", ")", "return", "", ";"], "File": "ARMISelLowering126", "Func": "getInverseCCForVSEL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77517, "Length": 17, "Cover_Rate": 0.5} {"Template_token": ["", "static", "SDValue", "LowerInterruptReturn", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "RetOps", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "{", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "StringRef", "IntKind", "=", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";", "int64_t", "LROffset", ";", "if", "(", "IntKind", "==", "", "||", "IntKind", "==", "", "||", "IntKind", "==", "", "||", "IntKind", "==", "", ")", "LROffset", "=", "", ";", "else", "if", "(", "IntKind", "==", "", "||", "IntKind", "==", "", ")", "LROffset", "=", "", ";"], "ground_truth": ["else", "report_fatal_error", "(", "", "", ")", ";"], "File": "ARMISelLowering126", "Func": "LowerInterruptReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77519, "Length": 102, "Cover_Rate": 0.6496815286624203} {"Template_token": ["", "static", "SDValue", "LowerInterruptReturn", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "RetOps", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "{", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "StringRef", "IntKind", "=", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";", "int64_t", "LROffset", ";", "if", "(", "IntKind", "==", "", "||", "IntKind", "==", "", "||", "IntKind", "==", "", "||", "IntKind", "==", "", ")", "LROffset", "=", "", ";", "else", "if", "(", "IntKind", "==", "", "||", "IntKind", "==", "", ")", "LROffset", "=", "", ";"], "ground_truth": ["else", "report_fatal_error", "(", "", "", ")", ";"], "File": "ARMISelLowering126", "Func": "LowerInterruptReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77520, "Length": 102, "Cover_Rate": 0.6496815286624203} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerAtomicLoadStore", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerFSINCOS", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering126", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77521, "Length": 252, "Cover_Rate": 0.38181818181818183} {"Template_token": ["", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Arg", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "", ")", ",", "Flag", ")", ";"], "ground_truth": ["}", "else", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";"], "File": "ARMISelLowering126", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77522, "Length": 255, "Cover_Rate": 0.3488372093023256} {"Template_token": ["", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", "->", "getOperand", "(", "i", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ")", ";", "}", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getAtomic", "(", "Node", "->", "getOpcode", "(", ")", ",", "dl", ",", "", ",", "Tys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ",", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ",", "AN", "->", "getOrdering", "(", ")", ",", "AN", "->", "getSynchScope", "(", ")", ")", ";"], "ground_truth": ["SDValue", "OpsF", "[", "]", "=", "{", "Result", ".", "getValue", "(", "", ")", ",", "Result", ".", "getValue", "(", "", ")", "}", ";"], "File": "ARMISelLowering126", "Func": "ReplaceATOMIC_OP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77523, "Length": 122, "Cover_Rate": 0.3935483870967742} {"Template_token": ["", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Node", "->", "getNumOperands", "(", ")", ";", "i", "++", ")", "{", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", "->", "getOperand", "(", "i", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", "->", "getOperand", "(", "i", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ")", ";", "}", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getAtomic", "(", "Node", "->", "getOpcode", "(", ")", ",", "dl", ",", "", ",", "Tys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ",", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ",", "AN", "->", "getOrdering", "(", ")", ",", "AN", "->", "getSynchScope", "(", ")", ")", ";", "SDValue", "OpsF", "[", "]", "=", "{", "Result", ".", "getValue", "(", "", ")", ",", "Result", ".", "getValue", "(", "", ")", "}", ";"], "ground_truth": ["Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "OpsF", ",", "", ")", ")", ";"], "File": "ARMISelLowering126", "Func": "ReplaceATOMIC_OP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77524, "Length": 203, "Cover_Rate": 0.6548387096774193} {"Template_token": ["", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", "-", "MI", ".", "getDesc", "(", ")", ".", "getSize", "(", ")", "&&", "", "", ")", ";", "MI", ".", "setDesc", "(", "*", "MCID", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ")", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "for", "(", "unsigned", "c", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "c", "--", ";", ")", "{", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "MI", ".", "removeOperand", "(", "", ")", ";", "}", "for", "(", "unsigned", "i", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "--", ";", ")", "{", "const", "MachineOperand", "&", "op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "op", ".", "isReg", "(", ")", "&&", "op", ".", "isUse", "(", ")", ")", "{", "int", "DefIdx", "=", "MCID", "->", "getOperandConstraint", "(", "i", ",", "MCOI", "::", "TIED_TO", ")", ";", "if", "(", "DefIdx", "!=", "-", "", ")", "MI", ".", "tieOperands", "(", "DefIdx", ",", "i", ")", ";", "}", "}", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";", "ccOutIdx", "=", "", ";", "}", "else", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";"], "ground_truth": ["}", "else", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";"], "File": "ARMISelLowering12", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77528, "Length": 242, "Cover_Rate": 0.436036036036036} {"Template_token": ["", "static", "bool", "checkAndUpdateCPSRKill", "(", "MachineBasicBlock", "::", "iterator", "SelectItr", ",", "MachineBasicBlock", "*", "BB", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "MachineBasicBlock", "::", "iterator", "miI", "(", "std", "::", "next", "(", "SelectItr", ")", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "miE", "=", "BB", "->", "end", "(", ")", ";", "miI", "!=", "miE", ";", "++", "miI", ")", "{", "const", "MachineInstr", "&", "mi", "=", "*", "miI", ";", "if", "(", "mi", ".", "readsRegister", "(", "", ")", ")", "return", "false", ";", "if", "(", "mi", ".", "definesRegister", "(", "", ")", ")", "break", ";", "}", "if", "(", "miI", "==", "BB", "->", "end", "(", ")", ")", "{"], "ground_truth": ["for", "(", "MachineBasicBlock", "*", "Succ", ":", "BB", "->", "successors", "(", ")", ")", "if", "(", "Succ", "->", "isLiveIn", "(", "", ")", ")", "return", "false", ";"], "File": "ARMISelLowering12", "Func": "checkAndUpdateCPSRKill", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77531, "Length": 120, "Cover_Rate": 0.8450704225352113} {"Template_token": ["", "if", "(", "findPointerConstIncrement", "(", "Addr", ".", "getNode", "(", ")", ",", "&", "Base", ",", "&", "CInc", ")", ")", "{", "unsigned", "Offset", "=", "getPointerConstIncrement", "(", "Addr", "->", "getOpcode", "(", ")", ",", "Base", ",", "CInc", ",", "DCI", ".", "DAG", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Base", "->", "use_begin", "(", ")", ",", "UE", "=", "Base", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "Base", ".", "getResNo", "(", ")", "||", "User", "==", "Addr", ".", "getNode", "(", ")", "||", "User", "->", "getNumOperands", "(", ")", "!=", "", ")", "continue", ";", "SDValue", "UserInc", "=", "User", "->", "getOperand", "(", "UI", ".", "getOperandNo", "(", ")", "==", "", "?", "", ":", "", ")", ";", "unsigned", "UserOffset", "=", "getPointerConstIncrement", "(", "User", "->", "getOpcode", "(", ")", ",", "Base", ",", "UserInc", ",", "DCI", ".", "DAG", ")", ";", "if", "(", "!", "UserOffset", "||", "UserOffset", "<=", "Offset", ")", "continue", ";", "unsigned", "NewConstInc", "=", "UserOffset", "-", "Offset", ";", "SDValue", "NewInc", "=", "DCI", ".", "DAG", ".", "getConstant", "(", "NewConstInc", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "BaseUpdates", ".", "push_back", "(", "{", "User", ",", "NewInc", ",", "NewConstInc", "}", ")", ";", "}", "}", "unsigned", "NumValidUpd", "=", "BaseUpdates", ".", "size", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumValidUpd", ";", ")", "{", "BaseUpdateUser", "&", "User", "=", "BaseUpdates", "[", "I", "]", ";", "if", "(", "!", "isValidBaseUpdate", "(", "N", ",", "User", ".", "N", ")", ")", "{"], "ground_truth": ["--", "NumValidUpd", ";"], "File": "ARMISelLowering12", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77532, "Length": 249, "Cover_Rate": 0.4003215434083601} {"Template_token": ["", "Value", "*", "LoHi", "=", "Builder", ".", "CreateCall", "(", "Ldrex", ",", "Addr", ",", "", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Lo", "=", "Builder", ".", "CreateZExt", "(", "Lo", ",", "ValueTy", ",", "", ")", ";", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValueTy", ",", "", ")", ";", "return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValueTy", ",", "", ")", ")", ",", "", ")", ";", "}"], "ground_truth": ["Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";"], "File": "ARMISelLowering12", "Func": "emitLoadLinked", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77535, "Length": 130, "Cover_Rate": 0.41139240506329117} {"Template_token": ["", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "bool", "IsRelease", "=", "isReleaseOrStronger", "(", "Ord", ")", ";", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "", "Int", "=", "IsRelease", "?", "", ":", "", ";", "Function", "*", "Strex", "=", "", "(", "M", ",", "Int", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int32Ty", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "", ")", ",", "Int32Ty", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Strex", ",", "{", "Lo", ",", "Hi", ",", "Addr", "}", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering12", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77538, "Length": 168, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int32Ty", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "", ")", ",", "Int32Ty", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Strex", ",", "{", "Lo", ",", "Hi", ",", "Addr", "}", ")", ";", "}", "", "Int", "=", "IsRelease", "?", "", ":", "", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";", "Function", "*", "Strex", "=", "", "(", "M", ",", "Int", ",", "Tys", ")", ";", "CallInst", "*", "CI", "=", "Builder", ".", "CreateCall", "(", "Strex", ",", "{", "Builder", ".", "CreateZExtOrBitCast", "(", "Val", ",", "Strex", "->", "getFunctionType", "(", ")", "->", "getParamType", "(", "", ")", ")", ",", "Addr", "}", ")", ";"], "ground_truth": ["CI", "->", "addParamAttr", "(", "", ",", "Attribute", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "Attribute", "::", "ElementType", ",", "Val", "->", "getType", "(", ")", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77539, "Length": 204, "Cover_Rate": 0.6623376623376623} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "ShuffleVectorSDNode", "*", "Op0", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "ShuffleVectorSDNode", "*", "Op1", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Op0", "||", "!", "Op1", "||", "!", "Op0", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", "||", "!", "Op1", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", "||", "Op0", "->", "getMask", "(", ")", "!=", "Op1", "->", "getMask", "(", ")", "||", "Op0", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "!=", "VT", ")", "return", "SDValue", "(", ")", ";", "ArrayRef", "<", "int", ">", "NMask", "=", "N", "->", "getMask", "(", ")", ";", "ArrayRef", "<", "int", ">", "OpMask", "=", "Op0", "->", "getMask", "(", ")", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "NMask", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "i", "++", ")", "{", "if", "(", "NMask", "[", "i", "]", ">", "", "&&", "OpMask", "[", "NMask", "[", "i", "]", "]", ">", "", "&&", "OpMask", "[", "NMask", "[", "i", "]", "]", "!=", "i", ")", "return", "SDValue", "(", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op0", "->", "getOperand", "(", "", ")", ",", "Op1", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering12", "Func": "FlattenVectorShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77540, "Length": 247, "Cover_Rate": 0.7159420289855073} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "ShuffleVectorSDNode", "*", "Op0", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "ShuffleVectorSDNode", "*", "Op1", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Op0", "||", "!", "Op1", "||", "!", "Op0", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", "||", "!", "Op1", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", "||", "Op0", "->", "getMask", "(", ")", "!=", "Op1", "->", "getMask", "(", ")", "||", "Op0", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "!=", "VT", ")", "return", "SDValue", "(", ")", ";", "ArrayRef", "<", "int", ">", "NMask", "=", "N", "->", "getMask", "(", ")", ";", "ArrayRef", "<", "int", ">", "OpMask", "=", "Op0", "->", "getMask", "(", ")", ";"], "ground_truth": ["for", "(", "int", "i", "=", "", ",", "e", "=", "NMask", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "i", "++", ")", "{"], "File": "ARMISelLowering12", "Func": "FlattenVectorShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77541, "Length": 174, "Cover_Rate": 0.5043478260869565} {"Template_token": ["", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering12", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77542, "Length": 118, "Cover_Rate": 0.4259927797833935} {"Template_token": ["", "if", "(", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", ")", "||", "(", "Subtarget", "->", "hasMVEFloatOps", "(", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", ")", ")", "return", "", "(", "", ",", "VT", ".", "getVectorElementCount", "(", ")", ")", ";"], "ground_truth": ["return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";"], "File": "ARMISelLowering12", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77543, "Length": 69, "Cover_Rate": 0.5702479338842975} {"Template_token": ["", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", "DL", ")", ";", "if", "(", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", ")", "||", "(", "Subtarget", "->", "hasMVEFloatOps", "(", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", ")", ")", "return", "", "(", "", ",", "VT", ".", "getVectorElementCount", "(", ")", ")", ";", "return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering12", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77544, "Length": 85, "Cover_Rate": 0.7024793388429752} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMISelLowering12", "Func": "getVectorTyFromPredicateVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77549, "Length": 25, "Cover_Rate": 0.36764705882352944} {"Template_token": ["", "bool", "TargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CalleeCC", ",", "bool", "isVarArg", ",", "bool", "isCalleeStructRet", ",", "bool", "isCallerStructRet", ",", "const", "SmallVectorImpl", "<", "", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SmallVectorImpl", "<", "", ">", "&", "Ins", ",", "SelectionDAG", "&", "DAG", ",", "const", "bool", "isIndirect", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "&", "CallerF", "=", "MF", ".", "getFunction", "(", ")", ";", "CallingConv", "::", "ID", "CallerCC", "=", "CallerF", ".", "getCallingConv", "(", ")", ";", "assert", "(", "Subtarget", "->", "supportsTailCall", "(", ")", ")", ";", "if", "(", "Outs", ".", "size", "(", ")", ">=", "", "&&", "(", "!", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ".", "getNode", "(", ")", ")", "||", "isIndirect", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "shouldSignReturnAddress", "(", "true", ")", ")", "return", "false", ";", "}", "if", "(", "CallerF", ".", "hasFnAttribute", "(", "", ")", ")", "return", "false", ";", "if", "(", "canGuaranteeTCO", "(", "CalleeCC", ",", "getTargetMachine", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", ")", "return", "CalleeCC", "==", "CallerCC", ";", "if", "(", "isCalleeStructRet", "||", "isCallerStructRet", ")", "return", "false", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "return", "false", ";", "}", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";"], "ground_truth": ["if", "(", "!", "CCState", "::", "resultsCompatible", "(", "getEffectiveCallingConv", "(", "CalleeCC", ",", "isVarArg", ")", ",", "getEffectiveCallingConv", "(", "CallerCC", ",", "CallerF", ".", "isVarArg", "(", ")", ")", ",", "MF", ",", "C", ",", "Ins", ",", "CCAssignFnForReturn", "(", "CalleeCC", ",", "isVarArg", ")", ",", "CCAssignFnForReturn", "(", "CallerCC", ",", "CallerF", ".", "isVarArg", "(", ")", ")", ")", ")", "return", "false", ";"], "File": "ARMISelLowering12", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77550, "Length": 333, "Cover_Rate": 0.4375821287779238} {"Template_token": ["", "if", "(", "isCalleeStructRet", "||", "isCallerStructRet", ")", "return", "false", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "return", "false", ";", "}", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "getEffectiveCallingConv", "(", "CalleeCC", ",", "isVarArg", ")", ",", "getEffectiveCallingConv", "(", "CallerCC", ",", "CallerF", ".", "isVarArg", "(", ")", ")", ",", "MF", ",", "C", ",", "Ins", ",", "CCAssignFnForReturn", "(", "CalleeCC", ",", "isVarArg", ")", ",", "CCAssignFnForReturn", "(", "CallerCC", ",", "CallerF", ".", "isVarArg", "(", ")", ")", ")", ")", "return", "false", ";", "const", "BaseRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "CalleeCC", "!=", "CallerCC", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "const", "FunctionInfo", "*", "AFI_Caller", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";"], "ground_truth": ["const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";"], "File": "ARMISelLowering12", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77551, "Length": 320, "Cover_Rate": 0.4204993429697766} {"Template_token": ["", "const", "EVT", "VT", "=", "AddNode", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getScalarSizeInBits", "(", ")", ">", "", ")", "return", "true", ";"], "ground_truth": ["const", "ConstantSDNode", "*", "C0Node", "=", "cast", "<", "ConstantSDNode", ">", "(", "AddNode", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "isMulAddWithConstProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77552, "Length": 47, "Cover_Rate": 0.32867132867132864} {"Template_token": ["", "const", "int64_t", "C0", "=", "C0Node", "->", "getSExtValue", "(", ")", ";", "APInt", "CA", "=", "C0Node", "->", "getAPIntValue", "(", ")", "*", "C1Node", "->", "getAPIntValue", "(", ")", ";", "if", "(", "!", "isLegalAddImmediate", "(", "C0", ")", "||", "isLegalAddImmediate", "(", "CA", ".", "getSExtValue", "(", ")", ")", ")", "return", "true", ";", "if", "(", "ConstantMaterializationCost", "(", "(", "unsigned", ")", "CA", ".", "getZExtValue", "(", ")", ",", "Subtarget", ")", ">", "", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering12", "Func": "isMulAddWithConstProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77553, "Length": 69, "Cover_Rate": 0.4825174825174825} {"Template_token": ["", "return", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "Op", ";", "case", "", ":", "switch", "(", "N", "->", "getConstantOperandVal", "(", "", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "Op", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering12", "Func": "IsQRMVEInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77554, "Length": 95, "Cover_Rate": 0.4846938775510204} {"Template_token": ["", "else", "{", "if", "(", "U", "->", "getOperand", "(", "U", "->", "getNumOperands", "(", ")", "-", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "return", "false", ";", "TCChain", "=", "UseChain", ";", "}", "}", "}", "else", "if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "!", "Copy", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "Copy", "=", "*", "Copy", "->", "use_begin", "(", ")", ";", "if", "(", "Copy", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "Copy", "->", "hasNUsesOfValue", "(", "", ",", "", ")", ")", "return", "false", ";", "if", "(", "Copy", "->", "getOperand", "(", "Copy", "->", "getNumOperands", "(", ")", "-", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "return", "false", ";", "TCChain", "=", "Copy", "->", "getOperand", "(", "", ")", ";", "}", "else", "{", "return", "false", ";", "}", "bool", "HasRet", "=", "false", ";", "for", "(", "const", "SDNode", "*", "U", ":", "Copy", "->", "uses", "(", ")", ")", "{", "if", "(", "U", "->", "getOpcode", "(", ")", "!=", "", "&&", "U", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "HasRet", "=", "true", ";", "}", "if", "(", "!", "HasRet", ")", "return", "false", ";", "Chain", "=", "TCChain", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering12", "Func": "isUsedByReturnOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77555, "Length": 189, "Cover_Rate": 0.441588785046729} {"Template_token": ["", "BitsPerBool", "=", "", ";", "BoolMask", "=", "", ";", "}", "else", "if", "(", "NumElts", "==", "", ")", "{", "BitsPerBool", "=", "", ";", "BoolMask", "=", "", ";", "}", "else", "if", "(", "NumElts", "==", "", ")", "{", "BitsPerBool", "=", "", ";", "BoolMask", "=", "", ";", "}", "else", "return", "SDValue", "(", ")", ";", "SDValue", "FirstOp", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "FirstOp", ")", "&&", "std", "::", "all_of", "(", "std", "::", "next", "(", "Op", "->", "op_begin", "(", ")", ")", ",", "Op", "->", "op_end", "(", ")", ",", "[", "&", "FirstOp", "]", "(", "SDUse", "&", "U", ")", "{", "return", "U", ".", "get", "(", ")", ".", "isUndef", "(", ")", "||", "U", ".", "get", "(", ")", "==", "FirstOp", ";", "}", ")", ")", "{", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FirstOp", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Ext", ")", ";", "}", "unsigned", "Bits32", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", "&&", "!", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "bool", "BitSet", "=", "V", ".", "isUndef", "(", ")", "?", "false", ":", "cast", "<", "ConstantSDNode", ">", "(", "V", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "BitSet", ")", "Bits32", "|=", "BoolMask", "<<", "(", "i", "*", "BitsPerBool", ")", ";", "}", "SDValue", "Base", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Bits32", ",", "dl", ",", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", "||", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "Base", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Base", ",", "V", ",", "DAG", ".", "getConstant", "(", "i", ",", "dl", ",", "", ")", ")", ";", "}"], "ground_truth": ["return", "Base", ";"], "File": "ARMISelLowering12", "Func": "LowerBUILD_VECTOR_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77557, "Length": 354, "Cover_Rate": 0.7814569536423841} {"Template_token": ["", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "V2", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "Op1VT", "=", "V1", ".", "getValueType", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "Index", "=", "cast", "<", "ConstantSDNode", ">", "(", "V2", ")", "->", "getZExtValue", "(", ")", ";", "assert", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "", ")", ";", "SDValue", "NewV1", "=", "PromoteMVEPredVector", "(", "dl", ",", "V1", ",", "Op1VT", ",", "DAG", ")", ";", "MVT", "ElType", "=", "getVectorTyFromPredicateVector", "(", "VT", ")", ".", "getScalarType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "if", "(", "NumElts", "==", "", ")", "{", "EVT", "SubVT", "=", "", ";", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SubVT", ")", ";", "for", "(", "unsigned", "i", "=", "Index", ",", "j", "=", "", ";", "i", "<", "(", "Index", "+", "NumElts", ")", ";", "i", "++", ",", "j", "+=", "", ")", "{", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "NewV1", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "dl", ")", ")", ";", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SubVT", ",", "SubVec", ",", "Elt", ",", "DAG", ".", "getConstant", "(", "j", ",", "dl", ",", "", ")", ")", ";", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SubVT", ",", "SubVec", ",", "Elt", ",", "DAG", ".", "getConstant", "(", "j", "+", "", ",", "dl", ",", "", ")", ")", ";", "}", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "SubVec", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cmp", ")", ";", "}", "EVT", "SubVT", "=", "", "(", "ElType", ",", "NumElts", ")", ";", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SubVT", ")", ";", "for", "(", "unsigned", "i", "=", "Index", ",", "j", "=", "", ";", "i", "<", "(", "Index", "+", "NumElts", ")", ";", "i", "++", ",", "j", "++", ")", "{"], "ground_truth": ["SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "NewV1", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "dl", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "LowerEXTRACT_SUBVECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77559, "Length": 376, "Cover_Rate": 0.7611336032388664} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "const", "BaseRegisterInfo", "*", "ARI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "CallingConv", "::", "C", ")", ";", "assert", "(", "Mask", "&&", "", ")", ";", "Register", "Reg", "=", "MF", ".", "addLiveIn", "(", "", ",", "getRegClassFor", "(", "", ")", ")", ";", "SDValue", "ReturnAddress", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Reg", ",", "PtrVT", ")", ";"], "ground_truth": ["constexpr", "EVT", "ResultTys", "[", "]", "=", "{", "", ",", "", "}", ";"], "File": "ARMISelLowering12", "Func": "LowerINTRINSIC_VOID", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77560, "Length": 101, "Cover_Rate": 0.31962025316455694} {"Template_token": ["", "SDValue", "Val", "=", "Load", ";", "if", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Load", ")", ",", "DAG", ".", "getConstant", "(", "", "-", "MemVT", ".", "getSizeInBits", "(", ")", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Pred", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ")", ";", "if", "(", "MemVT", "!=", "", ")", "Pred", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "MemVT", ",", "Pred", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Pred", ",", "Load", ".", "getValue", "(", "", ")", "}", ",", "dl", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering12", "Func": "LowerPredicateLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77561, "Length": 128, "Cover_Rate": 0.40894568690095845} {"Template_token": ["", "static", "SDValue", "LowerPredicateLoad", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "EVT", "MemVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "(", "MemVT", "==", "", "||", "MemVT", "==", "", "||", "MemVT", "==", "", "||", "MemVT", "==", "", ")", "&&", "", ")", ";", "assert", "(", "MemVT", "==", "Op", ".", "getValueType", "(", ")", ")", ";", "assert", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "LD", "->", "isUnindexed", "(", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";"], "ground_truth": ["SDValue", "Load", "=", "DAG", ".", "getExtLoad", "(", "", ",", "dl", ",", "", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getSizeInBits", "(", ")", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "LowerPredicateLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77562, "Length": 151, "Cover_Rate": 0.48242811501597443} {"Template_token": ["", "SDValue", "Build", "=", "ST", "->", "getValue", "(", ")", ";", "if", "(", "MemVT", "!=", "", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "I", "++", ")", "{", "unsigned", "Elt", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "MemVT", ".", "getVectorNumElements", "(", ")", "-", "I", "-", "", ":", "I", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Build", ",", "DAG", ".", "getConstant", "(", "Elt", ",", "dl", ",", "", ")", ")", ")", ";", "}"], "ground_truth": ["for", "(", "unsigned", "I", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "I", "<", "", ";", "I", "++", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "LowerPredicateStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77563, "Length": 128, "Cover_Rate": 0.31840796019900497} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerRETURNADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setReturnAddressIsTaken", "(", "true", ")", ";", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "Register", "Reg", "=", "MF", ".", "addLiveIn", "(", "", ",", "getRegClassFor", "(", "", ")", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Reg", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering12", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77564, "Length": 189, "Cover_Rate": 0.9593908629441624} {"Template_token": ["", "MFI", ".", "setReturnAddressIsTaken", "(", "true", ")", ";", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering12", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77565, "Length": 121, "Cover_Rate": 0.6142131979695431} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "VTBLMask", ";", "for", "(", "int", "I", ":", "ShuffleMask", ")", "VTBLMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "I", ",", "DL", ",", "", ")", ")", ";", "if", "(", "V2", ".", "getNode", "(", ")", "->", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "VTBLMask", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "V2", ",", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "VTBLMask", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "LowerVECTOR_SHUFFLEv8i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77566, "Length": 101, "Cover_Rate": 0.6558441558441559} {"Template_token": ["", "ShuffleVectorSDNode", "*", "SVN", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "ArrayRef", "<", "int", ">", "ShuffleMask", "=", "SVN", "->", "getMask", "(", ")", ";", "assert", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "", ")", ";", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "isReverseMask", "(", "ShuffleMask", ",", "VT", ")", ")", "{", "SDValue", "cast", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "V1", ")", ";", "SDValue", "rbit", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "cast", ")", ";", "SDValue", "srl", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "rbit", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "srl", ")", ";", "}", "SDValue", "PredAsVector", "=", "PromoteMVEPredVector", "(", "dl", ",", "V1", ",", "VT", ",", "DAG", ")", ";", "EVT", "NewVT", "=", "PredAsVector", ".", "getValueType", "(", ")", ";", "SDValue", "Shuffled", "=", "DAG", ".", "getVectorShuffle", "(", "NewVT", ",", "dl", ",", "PredAsVector", ",", "DAG", ".", "getUNDEF", "(", "NewVT", ")", ",", "ShuffleMask", ")", ";", "if", "(", "VT", "==", "", ")", "{", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Shuffled", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "BC", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cmp", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Shuffled", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "LowerVECTOR_SHUFFLE_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77567, "Length": 275, "Cover_Rate": 0.804093567251462} {"Template_token": ["", "ArrayRef", "<", "int", ">", "ShuffleMask", "=", "SVN", "->", "getMask", "(", ")", ";", "assert", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "", ")", ";", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "isReverseMask", "(", "ShuffleMask", ",", "VT", ")", ")", "{", "SDValue", "cast", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "V1", ")", ";", "SDValue", "rbit", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "cast", ")", ";", "SDValue", "srl", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "rbit", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "srl", ")", ";", "}", "SDValue", "PredAsVector", "=", "PromoteMVEPredVector", "(", "dl", ",", "V1", ",", "VT", ",", "DAG", ")", ";", "EVT", "NewVT", "=", "PredAsVector", ".", "getValueType", "(", ")", ";", "SDValue", "Shuffled", "=", "DAG", ".", "getVectorShuffle", "(", "NewVT", ",", "dl", ",", "PredAsVector", ",", "DAG", ".", "getUNDEF", "(", "NewVT", ")", ",", "ShuffleMask", ")", ";", "if", "(", "VT", "==", "", ")", "{", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Shuffled", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "BC", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cmp", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering12", "Func": "LowerVECTOR_SHUFFLE_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77568, "Length": 234, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "for", "(", "MachineBasicBlock", "*", "S", ":", "MBB", "->", "successors", "(", ")", ")", "if", "(", "S", "!=", "Succ", ")", "return", "S", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMISelLowering12", "Func": "OtherSucc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77569, "Length": 26, "Cover_Rate": 0.6341463414634146} {"Template_token": ["", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isVMOVModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ",", "DCI", ")", ")", "return", "Result", ";"], "ground_truth": ["if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering12", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77570, "Length": 145, "Cover_Rate": 0.4154727793696275} {"Template_token": ["", "", "Cond", ";", "if", "(", "SDValue", "C", "=", "IsCMPZCSINC", "(", "N", ",", "Cond", ")", ")", "if", "(", "Cond", "==", "", ")", "return", "C", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering12", "Func": "PerformCMPZCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77572, "Length": 29, "Cover_Rate": 0.6170212765957447} {"Template_token": ["", "if", "(", "SDValue", "C", "=", "IsCMPZCSINC", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "Cond", ")", ")", "{"], "ground_truth": ["if", "(", "N", "->", "getConstantOperandVal", "(", "", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cond", ",", "SDLoc", "(", "N", ")", ",", "", ")", ",", "C", ")", ";"], "File": "ARMISelLowering12", "Func": "PerformCSETCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77573, "Length": 82, "Cover_Rate": 0.44565217391304346} {"Template_token": ["", "if", "(", "N", "->", "getConstantOperandVal", "(", "", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", "(", "Cond", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ",", "C", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering12", "Func": "PerformCSETCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77574, "Length": 64, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op1", ".", "getOpcode", "(", ")", "!=", "", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "isNegativeZeroSplat", "(", "Op1", ".", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "FAdd", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ".", "getOperand", "(", "", ")", ",", "N", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op1", ".", "getOperand", "(", "", ")", ",", "FAdd", ",", "Op0", ")", ";"], "File": "ARMISelLowering12", "Func": "PerformFAddVSelectCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77576, "Length": 105, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "SDValue", "V", "=", "PerformVQDMULHCombine", "(", "N", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "VT", "!=", "", "&&", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "auto", "IsSignedSaturate", "=", "[", "&", "]", "(", "SDNode", "*", "Min", ",", "SDNode", "*", "Max", ")", "{", "if", "(", "Min", "->", "getOpcode", "(", ")", "!=", "", ")", "std", "::", "swap", "(", "Min", ",", "Max", ")", ";", "if", "(", "Min", "->", "getOpcode", "(", ")", "!=", "", "||", "Max", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "APInt", "SaturateC", ";", "if", "(", "VT", "==", "", ")", "SaturateC", "=", "APInt", "(", "", ",", "(", "", "<<", "", ")", "-", "", ",", "true", ")", ";", "else", "SaturateC", "=", "APInt", "(", "", ",", "(", "", "<<", "", ")", "-", "", ",", "true", ")", ";", "APInt", "MinC", ",", "MaxC", ";", "if", "(", "!", "", "(", "Min", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "MinC", ")", "||", "MinC", "!=", "SaturateC", ")", "return", "false", ";", "if", "(", "!", "", "(", "Max", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "MaxC", ")", "||", "MaxC", "!=", "~", "SaturateC", ")", "return", "false", ";", "return", "true", ";", "}", ";", "if", "(", "IsSignedSaturate", "(", "N", ",", "N0", ".", "getNode", "(", ")", ")", ")", "{"], "ground_truth": ["SDLoc", "DL", "(", "N", ")", ";"], "File": "ARMISelLowering12", "Func": "PerformMinMaxCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77577, "Length": 213, "Cover_Rate": 0.3118594436310395} {"Template_token": ["", "APInt", "MinC", ",", "MaxC", ";", "if", "(", "!", "", "(", "Min", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "MinC", ")", "||", "MinC", "!=", "SaturateC", ")", "return", "false", ";", "if", "(", "!", "", "(", "Max", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "MaxC", ")", "||", "MaxC", "!=", "~", "SaturateC", ")", "return", "false", ";", "return", "true", ";", "}", ";", "if", "(", "IsSignedSaturate", "(", "N", ",", "N0", ".", "getNode", "(", ")", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "MVT", "ExtVT", ",", "HalfVT", ";", "if", "(", "VT", "==", "", ")", "{", "HalfVT", "=", "", ";", "ExtVT", "=", "", ";", "}", "else", "{", "HalfVT", "=", "", ";", "ExtVT", "=", "", ";", "}", "SDValue", "VQMOVN", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "DAG", ".", "getUNDEF", "(", "HalfVT", ")", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Bitcast", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "VQMOVN", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Bitcast", ",", "DAG", ".", "getValueType", "(", "ExtVT", ")", ")", ";", "}", "auto", "IsUnsignedSaturate", "=", "[", "&", "]", "(", "SDNode", "*", "Min", ")", "{", "if", "(", "Min", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "APInt", "SaturateC", ";", "if", "(", "VT", "==", "", ")", "SaturateC", "=", "APInt", "(", "", ",", "(", "", "<<", "", ")", "-", "", ",", "true", ")", ";", "else", "SaturateC", "=", "APInt", "(", "", ",", "(", "", "<<", "", ")", "-", "", ",", "true", ")", ";", "APInt", "MinC", ";", "if", "(", "!", "", "(", "Min", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "MinC", ")", "||", "MinC", "!=", "SaturateC", ")", "return", "false", ";", "return", "true", ";", "}", ";", "if", "(", "IsUnsignedSaturate", "(", "N", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "MVT", "HalfVT", ";", "unsigned", "ExtConst", ";", "if", "(", "VT", "==", "", ")", "{", "HalfVT", "=", "", ";", "ExtConst", "=", "", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering12", "Func": "PerformMinMaxCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77578, "Length": 333, "Cover_Rate": 0.48755490483162517} {"Template_token": ["", "APInt", "MaxC", "=", "Max", ".", "getConstantOperandAPInt", "(", "", ")", ";", "if", "(", "Min", ".", "getOpcode", "(", ")", "!=", "", "||", "Max", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "(", "MinC", "+", "", ")", ".", "isPowerOf2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "if", "(", "MinC", "==", "~", "MaxC", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Input", ",", "DAG", ".", "getConstant", "(", "MinC", ".", "countTrailingOnes", "(", ")", ",", "DL", ",", "VT", ")", ")", ";", "if", "(", "MaxC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Input", ",", "DAG", ".", "getConstant", "(", "MinC", ".", "countTrailingOnes", "(", ")", ",", "DL", ",", "VT", ")", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering12", "Func": "PerformMinMaxToSatCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77579, "Length": 127, "Cover_Rate": 0.40445859872611467} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "VT", "!=", "", "||", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "", "&&", "Op0", ".", "getOpcode", "(", ")", "!=", "", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Min", "=", "Op", ";", "SDValue", "Max", "=", "Op0", ";", "SDValue", "Input", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "if", "(", "Min", ".", "getOpcode", "(", ")", "==", "", ")", "std", "::", "swap", "(", "Min", ",", "Max", ")", ";"], "ground_truth": ["APInt", "MinC", "=", "Min", ".", "getConstantOperandAPInt", "(", "", ")", ";"], "File": "ARMISelLowering12", "Func": "PerformMinMaxToSatCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77580, "Length": 125, "Cover_Rate": 0.3980891719745223} {"Template_token": ["", "if", "(", "BVN", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", ")", "{", "EVT", "VorrVT", ";", "SDValue", "Val", "=", "isVMOVModifiedImm", "(", "SplatBits", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VorrVT", ",", "VT", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VorrVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vorr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VorrVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vorr", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformORCombineToSMULWBT", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "", "&&", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "{", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatUndef", ";", "unsigned", "SplatBitSize", ";"], "ground_truth": ["bool", "HasAnyUndefs", ";"], "File": "ARMISelLowering12", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77583, "Length": 279, "Cover_Rate": 0.4233687405159332} {"Template_token": ["", "static", "SDValue", "PerformORCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "BuildVectorSDNode", "*", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", ")", "return", "PerformORCombine_i1", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", ")", "{", "EVT", "VorrVT", ";", "SDValue", "Val", "=", "isVMOVModifiedImm", "(", "SplatBits", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VorrVT", ",", "VT", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VorrVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vorr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VorrVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vorr", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{"], "ground_truth": ["if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering12", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77584, "Length": 303, "Cover_Rate": 0.4597875569044006} {"Template_token": ["", "if", "(", "ST", "->", "isThumb1Only", "(", ")", "&&", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "VT", "==", "", "&&", "N", "->", "getOperand", "(", "", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "N", "->", "getOperand", "(", "", ")", "->", "hasOneUse", "(", ")", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "||", "DCI", ".", "isCalledByLegalizer", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "ShiftAmtNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "ShiftAmtNode", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "ShiftAmt", "=", "static_cast", "<", "uint32_t", ">", "(", "ShiftAmtNode", "->", "getZExtValue", "(", ")", ")", ";", "ConstantSDNode", "*", "AndMaskNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "AndMaskNode", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "AndMask", "=", "static_cast", "<", "uint32_t", ">", "(", "AndMaskNode", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "AndMask", "==", "", "||", "AndMask", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isMask_32", "(", "AndMask", ")", ")", "{", "uint32_t", "MaskedBits", "=", "countLeadingZeros", "(", "AndMask", ")", ";", "if", "(", "MaskedBits", ">", "ShiftAmt", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "MaskedBits", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "MaskedBits", "-", "ShiftAmt", ",", "DL", ",", "", ")", ")", ";", "}", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "VT", "==", "", ")", "return", "SDValue", "(", ")", ";", "int64_t", "Cnt", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "dl", ",", "", ")", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMISelLowering12", "Func": "PerformShiftCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77585, "Length": 394, "Cover_Rate": 0.7060931899641577} {"Template_token": ["", "if", "(", "!", "AndMaskNode", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "AndMask", "=", "static_cast", "<", "uint32_t", ">", "(", "AndMaskNode", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "AndMask", "==", "", "||", "AndMask", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isMask_32", "(", "AndMask", ")", ")", "{", "uint32_t", "MaskedBits", "=", "countLeadingZeros", "(", "AndMask", ")", ";", "if", "(", "MaskedBits", ">", "ShiftAmt", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "MaskedBits", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "MaskedBits", "-", "ShiftAmt", ",", "DL", ",", "", ")", ")", ";", "}", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "VT", "==", "", ")", "return", "SDValue", "(", ")", ";", "int64_t", "Cnt", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "dl", ",", "", ")", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "false", ",", "Cnt", ")", ")", "{"], "File": "ARMISelLowering12", "Func": "PerformShiftCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77586, "Length": 288, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "EVT", "VT", "=", "Trunc", ".", "getValueType", "(", ")", ";", "if", "(", "Trunc", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "N", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Trunc", ")", ";", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "false", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["else", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "PerformShuffleVMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77587, "Length": 191, "Cover_Rate": 0.8025210084033614} {"Template_token": ["", "static", "SDValue", "PerformShuffleVMOVNCombine", "(", "ShuffleVectorSDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Trunc", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "Trunc", ".", "getValueType", "(", ")", ";", "if", "(", "Trunc", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "N", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Trunc", ")", ";", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "false", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "else", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering12", "Func": "PerformShuffleVMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77588, "Length": 219, "Cover_Rate": 0.9201680672268907} {"Template_token": ["", "if", "(", "Op0", "->", "isUndef", "(", ")", "&&", "!", "IsTop", ")", "return", "Op1", ";"], "ground_truth": ["if", "(", "(", "Op1", "->", "getOpcode", "(", ")", "==", "", "||", "Op1", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "Op1", "->", "getConstantOperandVal", "(", "", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "Op1", "->", "getOpcode", "(", ")", ",", "SDLoc", "(", "Op1", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ",", "Op1", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "PerformVMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77589, "Length": 85, "Cover_Rate": 0.3244274809160305} {"Template_token": ["", "APInt", "Op1DemandedElts", "=", "APInt", "::", "getSplat", "(", "NumElts", ",", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ")", ";", "APInt", "Op0DemandedElts", "=", "IsTop", "?", "Op1DemandedElts", ":", "APInt", "::", "getSplat", "(", "NumElts", ",", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedVectorElts", "(", "Op0", ",", "Op0DemandedElts", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedVectorElts", "(", "Op1", ",", "Op1DemandedElts", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering12", "Func": "PerformVMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77590, "Length": 102, "Cover_Rate": 0.3893129770992366} {"Template_token": ["", "static", "SDValue", "PerformVQMOVNCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "IsTop", "=", "N", "->", "getConstantOperandVal", "(", "", ")", ";", "unsigned", "NumElts", "=", "N", "->", "getValueType", "(", "", ")", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["APInt", "Op0DemandedElts", "=", "APInt", "::", "getSplat", "(", "NumElts", ",", "IsTop", "?", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ":", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "PerformVQMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77591, "Length": 79, "Cover_Rate": 0.6638655462184874} {"Template_token": ["", "unsigned", "NumElts", "=", "N", "->", "getValueType", "(", "", ")", ".", "getVectorNumElements", "(", ")", ";", "APInt", "Op0DemandedElts", "=", "APInt", "::", "getSplat", "(", "NumElts", ",", "IsTop", "?", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ":", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedVectorElts", "(", "Op0", ",", "Op0DemandedElts", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering12", "Func": "PerformVQMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77592, "Length": 83, "Cover_Rate": 0.6974789915966386} {"Template_token": ["", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "CC", "==", "", ")", "{", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "CC", "=", "", ";", "}", "if", "(", "CC", "!=", "", "||", "VT", ".", "getScalarSizeInBits", "(", ")", "!=", "", "||", "Op0", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "VT", ".", "getVectorNumElements", "(", ")", ";", "I", "++", ")", "{", "if", "(", "!", "Op0", ".", "getOperand", "(", "I", ")", ".", "isUndef", "(", ")", "&&", "!", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "I", ")", ")", "&&", "Op0", ".", "getConstantOperandVal", "(", "I", ")", "==", "I", ")", ")", "return", "SDValue", "(", ")", ";", "}", "SDValue", "Op1S", "=", "DCI", ".", "DAG", ".", "getSplatValue", "(", "Op1", ")", ";", "if", "(", "!", "Op1S", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", ";", "switch", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", "{", "case", "", ":", "Opc", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering12", "Func": "PerformVSetCCToVCTPCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77593, "Length": 216, "Cover_Rate": 0.6016713091922006} {"Template_token": ["", "CC", "=", "", ";", "}", "if", "(", "CC", "!=", "", "||", "VT", ".", "getScalarSizeInBits", "(", ")", "!=", "", "||", "Op0", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "VT", ".", "getVectorNumElements", "(", ")", ";", "I", "++", ")", "{", "if", "(", "!", "Op0", ".", "getOperand", "(", "I", ")", ".", "isUndef", "(", ")", "&&", "!", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "I", ")", ")", "&&", "Op0", ".", "getConstantOperandVal", "(", "I", ")", "==", "I", ")", ")", "return", "SDValue", "(", ")", ";", "}", "SDValue", "Op1S", "=", "DCI", ".", "DAG", ".", "getSplatValue", "(", "Op1", ")", ";", "if", "(", "!", "Op1S", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", ";", "switch", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", "{", "case", "", ":"], "ground_truth": ["Opc", "=", "", ";"], "File": "ARMISelLowering12", "Func": "PerformVSetCCToVCTPCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77594, "Length": 137, "Cover_Rate": 0.3816155988857939} {"Template_token": ["", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "const", "TargetLowering", "*", "TLI", "=", "Subtarget", "->", "getTargetLowering", "(", ")", ";", "if", "(", "TLI", "->", "isConstTrueVal", "(", "N1", ")", "&&", "(", "N0", "->", "getOpcode", "(", ")", "==", "", "||", "N0", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "if", "(", "CanInvertMVEVCMP", "(", "N0", ")", ")", "{", "SDLoc", "DL", "(", "N0", ")", ";", "", "CC", "=", "", "(", "getVCMPCondCode", "(", "N0", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "N0", "->", "getOpcode", "(", ")", "==", "", ")", "Ops", ".", "push_back", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "CC", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "N0", "->", "getOpcode", "(", ")", ",", "DL", ",", "N0", "->", "getValueType", "(", "", ")", ",", "Ops", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMISelLowering12", "Func": "PerformXORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77595, "Length": 212, "Cover_Rate": 0.7138047138047138} {"Template_token": ["", "SDValue", "Res", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "ExpandREAD_REGISTER", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerREM", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerDivRem", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ";", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering12", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77596, "Length": 153, "Cover_Rate": 0.36255924170616116} {"Template_token": ["", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerREM", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerDivRem", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ";", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Res", "=", "LowerADDSUBSAT", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering12", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77597, "Length": 144, "Cover_Rate": 0.3412322274881517} {"Template_token": ["", "return", "Subtarget", "->", "hasVFP2Base", "(", ")", ";", "case", "", ":", "return", "Subtarget", "->", "hasFP64", "(", ")", ";", "case", "", ":", "case", "", ":", "return", "Subtarget", "->", "hasMVEFloatOps", "(", ")", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering12", "Func": "shouldConvertFpToSat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77598, "Length": 37, "Cover_Rate": 0.34579439252336447} {"Template_token": ["", "return", "Subtarget", "->", "hasVFP2Base", "(", ")", ";", "case", "", ":", "return", "Subtarget", "->", "hasVFP2Base", "(", ")", ";", "case", "", ":", "return", "Subtarget", "->", "hasFP64", "(", ")", ";", "case", "", ":", "case", "", ":", "return", "Subtarget", "->", "hasMVEFloatOps", "(", ")", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering12", "Func": "shouldConvertFpToSat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77599, "Length": 45, "Cover_Rate": 0.4205607476635514} {"Template_token": ["", "unsigned", "Size", "=", "AI", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "bool", "HasAtomicCmpXchg", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "HasAtomicCmpXchg", "=", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", ";", "else", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "HasAtomicCmpXchg", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";"], "ground_truth": ["else", "HasAtomicCmpXchg", "=", "Subtarget", "->", "hasV6Ops", "(", ")", ";"], "File": "ARMISelLowering12", "Func": "shouldExpandAtomicCmpXchgInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77600, "Length": 63, "Cover_Rate": 0.5478260869565217} {"Template_token": ["", "else", "has64BitAtomicLoad", "=", "Subtarget", "->", "hasV6Ops", "(", ")", ";", "unsigned", "Size", "=", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "(", "Size", "==", "", "&&", "has64BitAtomicLoad", ")", "?", "AtomicExpansionKind", "::", "LLOnly", ":", "AtomicExpansionKind", "::", "None", ";"], "ground_truth": ["}"], "File": "ARMISelLowering12", "Func": "shouldExpandAtomicLoadInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77601, "Length": 40, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "bool", "has64BitAtomicStore", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "has64BitAtomicStore", "=", "false", ";", "else", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "has64BitAtomicStore", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";"], "ground_truth": ["else", "has64BitAtomicStore", "=", "Subtarget", "->", "hasV6Ops", "(", ")", ";"], "File": "ARMISelLowering12", "Func": "shouldExpandAtomicStoreInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77602, "Length": 41, "Cover_Rate": 0.5324675324675324} {"Template_token": ["", "unsigned", "Size", "=", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "Size", "==", "", "&&", "has64BitAtomicStore", ";"], "ground_truth": ["}"], "File": "ARMISelLowering12", "Func": "shouldExpandAtomicStoreInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77603, "Length": 25, "Cover_Rate": 0.3246753246753247} {"Template_token": ["", "if", "(", "REnd", "!=", "RBegin", ")", "ArgOffset", "=", "-", "", "*", "(", "", "-", "RBegin", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "int", "FrameIndex", "=", "MFI", ".", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "PtrVT", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "const", "TargetRegisterClass", "*", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "", ":", "&", "", ";", "for", "(", "unsigned", "Reg", "=", "RBegin", ",", "i", "=", "", ";", "Reg", "<", "REnd", ";", "++", "Reg", ",", "++", "i", ")", "{", "Register", "VReg", "=", "MF", ".", "addLiveIn", "(", "Reg", ",", "RC", ")", ";"], "ground_truth": ["SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "", ")", ";"], "File": "ARMISelLowering12", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77604, "Length": 130, "Cover_Rate": 0.34946236559139787} {"Template_token": ["", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering12", "Func": "useLoadStackGuardNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77605, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "}"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "ArgValue", ",", "ArgValue2", ")", ";"], "File": "ARMISelLowering130", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77608, "Length": 147, "Cover_Rate": 0.5157894736842106} {"Template_token": ["", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering130", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77609, "Length": 129, "Cover_Rate": 0.45263157894736844} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerBlockAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "if", "(", "!", "IsPositionIndependent", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}"], "ground_truth": ["CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";"], "File": "ARMISelLowering130", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77610, "Length": 176, "Cover_Rate": 0.6717557251908397} {"Template_token": ["", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "!", "IsPositionIndependent", ")", "return", "Result", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering130", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77611, "Length": 161, "Cover_Rate": 0.6145038167938931} {"Template_token": ["", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering130", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77612, "Length": 153, "Cover_Rate": 0.42265193370165743} {"Template_token": ["", "SDValue", "Table", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "Table", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "JTI", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering130", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77613, "Length": 314, "Cover_Rate": 0.8674033149171271} {"Template_token": ["", "Args", ".", "push_back", "(", "Entry", ")", ";", "RetTy", "=", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "}", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";", "RTLIB", "::", "Libcall", "LC", "=", "(", "ArgVT", "==", "", ")", "?", "RTLIB", "::", "SINCOS_F64", ":", "RTLIB", "::", "SINCOS_F32", ";", "CallingConv", "::", "ID", "CC", "=", "getLibcallCallingConv", "(", "LC", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DL", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CC", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", "ShouldUseSRet", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "if", "(", "!", "ShouldUseSRet", ")", "return", "CallResult", ".", "first", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "SRet", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "dl", ")", ")", ";", "SDValue", "LoadCos", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "LoadSin", ".", "getValue", "(", "", ")", ",", "Add", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "ArgVT", ",", "ArgVT", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Tys", ",", "LoadSin", ".", "getValue", "(", "", ")", ",", "LoadCos", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering130", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77616, "Length": 316, "Cover_Rate": 0.5652951699463328} {"Template_token": ["", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";", "RTLIB", "::", "Libcall", "LC", "=", "(", "ArgVT", "==", "", ")", "?", "RTLIB", "::", "SINCOS_F64", ":", "RTLIB", "::", "SINCOS_F32", ";", "CallingConv", "::", "ID", "CC", "=", "getLibcallCallingConv", "(", "LC", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DL", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CC", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", "ShouldUseSRet", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "if", "(", "!", "ShouldUseSRet", ")", "return", "CallResult", ".", "first", ";"], "ground_truth": ["SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering130", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77617, "Length": 178, "Cover_Rate": 0.3184257602862254} {"Template_token": ["", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "Subtarget", "->", "isGVIndirectSymbol", "(", "GV", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMISelLowering130", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77618, "Length": 85, "Cover_Rate": 0.5089820359281437} {"Template_token": ["", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "if", "(", "UseGOT_PREL", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";"], "ground_truth": ["CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "File": "ARMISelLowering130", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77619, "Length": 209, "Cover_Rate": 0.4613686534216336} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "SDValue", "CurrentTEB", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "SDValue", "TEB", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "Chain", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "SDValue", "TLSArray", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TEB", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "DL", ")", ")", ";", "TLSArray", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSArray", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "TLSIndex", "=", "DAG", ".", "getTargetExternalSymbol", "(", "", ",", "PtrVT", ",", "", ")", ";"], "ground_truth": ["TLSIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ")", ";"], "File": "ARMISelLowering130", "Func": "LowerGlobalTLSAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77620, "Length": 204, "Cover_Rate": 0.4188911704312115} {"Template_token": ["", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "IsPositionIndependent", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}"], "ground_truth": ["unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";"], "File": "ARMISelLowering130", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77621, "Length": 466, "Cover_Rate": 0.6657142857142857} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerMemOpCallTo", "(", "SDValue", "Chain", ",", "SDValue", "StackPtr", ",", "SDValue", "Arg", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ",", "const", "CCValAssign", "&", "VA", ",", "", "Flags", ")", "const", "{", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ",", "dl", ")", ";"], "ground_truth": ["PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "PtrOff", ")", ";"], "File": "ARMISelLowering130", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77622, "Length": 78, "Cover_Rate": 0.6724137931034483} {"Template_token": ["", "SDLoc", "dl", "(", "GA", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";"], "ground_truth": ["Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering130", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77623, "Length": 197, "Cover_Rate": 0.5811209439528023} {"Template_token": ["", "RBegin", "=", "RBeginIdx", "==", "", "?", "(", "unsigned", ")", "", ":", "GPRArgRegs", "[", "RBeginIdx", "]", ";", "REnd", "=", "", ";", "}", "if", "(", "REnd", "!=", "RBegin", ")", "ArgOffset", "=", "-", "", "*", "(", "", "-", "RBegin", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "PtrVT", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "const", "TargetRegisterClass", "*", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "", ":", "&", "", ";"], "ground_truth": ["for", "(", "unsigned", "Reg", "=", "RBegin", ",", "i", "=", "", ";", "Reg", "<", "REnd", ";", "++", "Reg", ",", "++", "i", ")", "{"], "File": "ARMISelLowering130", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77625, "Length": 123, "Cover_Rate": 0.3253968253968254} {"Template_token": ["", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setLoadExtAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setLoadExtAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "for", "(", "unsigned", "InnerVT", "=", "(", "unsigned", ")", "", ";", "InnerVT", "<=", "(", "unsigned", ")", "", ";", "++", "InnerVT", ")", "setTruncStoreAction", "(", "VT", ".", "getSimpleVT", "(", ")", ",", "(", "", ")", "InnerVT", ",", "Expand", ")", ";", "}", "setLoadExtAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";"], "ground_truth": ["AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";"], "File": "ARMISelLowering131", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77626, "Length": 305, "Cover_Rate": 0.4670750382848392} {"Template_token": ["", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setLoadExtAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setLoadExtAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "for", "(", "unsigned", "InnerVT", "=", "(", "unsigned", ")", "", ";", "InnerVT", "<=", "(", "unsigned", ")", "", ";", "++", "InnerVT", ")", "setTruncStoreAction", "(", "VT", ".", "getSimpleVT", "(", ")", ",", "(", "", ")", "InnerVT", ",", "Expand", ")", ";", "}", "setLoadExtAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";"], "ground_truth": ["setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";"], "File": "ARMISelLowering131", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77627, "Length": 201, "Cover_Rate": 0.30781010719754975} {"Template_token": ["", "if", "(", "isFloatingPointZero", "(", "Op", ")", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getLoad", "(", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ")", ";", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "bitcastf32Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77630, "Length": 87, "Cover_Rate": 0.8446601941747572} {"Template_token": ["", "if", "(", "isFloatingPointZero", "(", "Op", ")", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getLoad", "(", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMISelLowering131", "Func": "bitcastf32Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77631, "Length": 86, "Cover_Rate": 0.8349514563106796} {"Template_token": ["", "static", "SDValue", "CreateCopyOfByValArgument", "(", "SDValue", "Src", ",", "SDValue", "Dst", ",", "SDValue", "Chain", ",", "", "Flags", ",", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ")", "{", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Flags", ".", "getByValSize", "(", ")", ",", "", ")", ";", "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "Dst", ",", "Src", ",", "SizeNode", ",", "Flags", ".", "getByValAlign", "(", ")", ",", "false", ",", "false", ",", "MachinePointerInfo", "(", "", ")", ",", "MachinePointerInfo", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "CreateCopyOfByValArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77632, "Length": 77, "Cover_Rate": 0.9506172839506173} {"Template_token": ["", "static", "SDValue", "CreateCopyOfByValArgument", "(", "SDValue", "Src", ",", "SDValue", "Dst", ",", "SDValue", "Chain", ",", "", "Flags", ",", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ")", "{"], "ground_truth": ["SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Flags", ".", "getByValSize", "(", ")", ",", "", ")", ";"], "File": "ARMISelLowering131", "Func": "CreateCopyOfByValArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77633, "Length": 40, "Cover_Rate": 0.49382716049382713} {"Template_token": ["", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "scratch", "=", "RegInfo", ".", "createVirtualRegister", "(", "", ")", ";", "unsigned", "scratch2", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "RegInfo", ".", "createVirtualRegister", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "", "||", "BinOpcode", "==", "", ")", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ")", ".", "addReg", "(", "", ")", ";", "}"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ")", ";"], "File": "ARMISelLowering131", "Func": "EmitAtomicBinary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77634, "Length": 242, "Cover_Rate": 0.3986820428336079} {"Template_token": ["", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "=", "loop1MBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop2MBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "newval", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loop1MBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMISelLowering131", "Func": "EmitAtomicCmpSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77635, "Length": 400, "Cover_Rate": 0.6430868167202572} {"Template_token": ["", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "PtrType", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "PtrType", ")", ")", ";"], "ground_truth": ["RetVal2", "=", "DAG", ".", "getLoad", "(", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "NewPtr", ",", "Ld", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "NewAlign", ")", ";"], "File": "ARMISelLowering131", "Func": "expandf64Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77637, "Length": 77, "Cover_Rate": 0.3168724279835391} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "false", ";", "InlineAsm", "*", "IA", "=", "cast", "<", "InlineAsm", ">", "(", "CI", "->", "getCalledValue", "(", ")", ")", ";", "std", "::", "string", "AsmStr", "=", "IA", "->", "getAsmString", "(", ")", ";", "SmallVector", "<", "StringRef", ",", "", ">", "AsmPieces", ";", "SplitString", "(", "AsmStr", ",", "AsmPieces", ",", "", ")", ";", "switch", "(", "AsmPieces", ".", "size", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "AsmStr", "=", "AsmPieces", "[", "", "]", ";", "AsmPieces", ".", "clear", "(", ")", ";", "SplitString", "(", "AsmStr", ",", "AsmPieces", ",", "", ")", ";", "if", "(", "AsmPieces", ".", "size", "(", ")", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "IA", "->", "getConstraintString", "(", ")", ".", "compare", "(", "", ",", "", ",", "", ")", "==", "", ")", "{", "const", "IntegerType", "*", "Ty", "=", "dyn_cast", "<", "IntegerType", ">", "(", "CI", "->", "getType", "(", ")", ")", ";", "if", "(", "Ty", "&&", "Ty", "->", "getBitWidth", "(", ")", "==", "", ")", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "ExpandInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77638, "Length": 182, "Cover_Rate": 0.91} {"Template_token": ["", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";"], "ground_truth": ["ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";"], "File": "ARMISelLowering131", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77639, "Length": 131, "Cover_Rate": 0.5261044176706827} {"Template_token": ["", "switch", "(", "Constraint", "[", "", "]", ")", "{", "case", "'l'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "else", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "case", "'r'", ":", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering131", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77642, "Length": 114, "Cover_Rate": 0.5507246376811594} {"Template_token": ["", "else", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "case", "'r'", ":", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77643, "Length": 87, "Cover_Rate": 0.42028985507246375} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "TII", "->", "get", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "TID", ".", "getNumDefs", "(", ")", "==", "", ")", "return", "Sched", "::", "RegPressure", ";", "if", "(", "!", "Itins", "->", "isEmpty", "(", ")", "&&", "Itins", "->", "getOperandCycle", "(", "TID", ".", "getSchedClass", "(", ")", ",", "", ")", ">", "", ")", "return", "Sched", "::", "Latency", ";"], "ground_truth": ["return", "Sched", "::", "RegPressure", ";"], "File": "ARMISelLowering131", "Func": "getSchedulingPreference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77644, "Length": 65, "Cover_Rate": 0.34946236559139787} {"Template_token": ["", "const", "Type", "*", "type", "=", "CallOperandVal", "->", "getType", "(", ")", ";", "switch", "(", "*", "constraint", ")", "{", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'l'", ":", "if", "(", "type", "->", "isIntegerTy", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "weight", "=", "CW_SpecificReg", ";", "else", "weight", "=", "CW_Register", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMISelLowering131", "Func": "getSingleConstraintMatchWeight", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77645, "Length": 64, "Cover_Rate": 0.5079365079365079} {"Template_token": ["", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'l'", ":", "if", "(", "type", "->", "isIntegerTy", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "weight", "=", "CW_SpecificReg", ";", "else", "weight", "=", "CW_Register", ";", "}", "break", ";", "case", "'w'", ":", "if", "(", "type", "->", "isFloatingPointTy", "(", ")", ")", "weight", "=", "CW_Register", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering131", "Func": "getSingleConstraintMatchWeight", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77646, "Length": 64, "Cover_Rate": 0.5079365079365079} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering131", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77647, "Length": 288, "Cover_Rate": 0.3185840707964602} {"Template_token": ["", "bool", "TargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "uint64_t", "NumElts", "=", "getTargetData", "(", ")", "->", "getTypeAllocSize", "(", "I", ".", "getType", "(", ")", ")", "/", "", ";", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Value", "*", "AlignArg", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "", ")", ";", "Info", ".", "align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArg", ")", "->", "getZExtValue", "(", ")", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "true", ";"], "ground_truth": ["Info", ".", "writeMem", "=", "false", ";"], "File": "ARMISelLowering131", "Func": "getTgtMemIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77648, "Length": 161, "Cover_Rate": 0.40049751243781095} {"Template_token": ["", "bool", "TargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "uint64_t", "NumElts", "=", "getTargetData", "(", ")", "->", "getTypeAllocSize", "(", "I", ".", "getType", "(", ")", ")", "/", "", ";", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Value", "*", "AlignArg", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "", ")", ";", "Info", ".", "align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArg", ")", "->", "getZExtValue", "(", ")", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "false", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering131", "Func": "getTgtMemIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77649, "Length": 174, "Cover_Rate": 0.43283582089552236} {"Template_token": ["", "if", "(", "!", "Lo0", "||", "!", "Hi0", "||", "!", "Lo1", "||", "!", "Hi1", ")", "return", "false", ";", "if", "(", "isSigned", ")", "{", "if", "(", "Hi0", "->", "getSExtValue", "(", ")", "==", "Lo0", "->", "getSExtValue", "(", ")", ">>", "", "&&", "Hi1", "->", "getSExtValue", "(", ")", "==", "Lo1", "->", "getSExtValue", "(", ")", ">>", "", ")", "return", "true", ";", "}", "else", "{", "if", "(", "Hi0", "->", "isNullValue", "(", ")", "&&", "Hi1", "->", "isNullValue", "(", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDNode", "*", "Elt", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getNode", "(", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Elt", ")", ")", "{", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "HalfSize", "=", "EltSize", "/", "", ";", "if", "(", "isSigned", ")", "{"], "ground_truth": ["int64_t", "SExtVal", "=", "C", "->", "getSExtValue", "(", ")", ";"], "File": "ARMISelLowering131", "Func": "isExtendedBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77650, "Length": 180, "Cover_Rate": 0.4358353510895884} {"Template_token": ["", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "SplatBits", "|=", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "SplatBits", "|=", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "if", "(", "type", "!=", "VMOVModImm", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "", ";", "uint64_t", "Val", "=", "", ";", "unsigned", "ImmMask", "=", "", ";", "Imm", "=", "", ";", "for", "(", "int", "ByteNum", "=", "", ";", "ByteNum", "<", "", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "BitMask", ")", "==", "BitMask", ")", "{", "Val", "|=", "BitMask", ";", "Imm", "|=", "ImmMask", ";", "}", "else", "if", "(", "(", "SplatBits", "&", "BitMask", ")", "!=", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "BitMask", "<<=", "", ";"], "ground_truth": ["ImmMask", "<<=", "", ";"], "File": "ARMISelLowering131", "Func": "isNEONModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77651, "Length": 256, "Cover_Rate": 0.4758364312267658} {"Template_token": ["", "return", "(", "EltSize", ">=", "", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTRNMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVUZPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVZIPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVTRN_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVUZP_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVZIP_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77652, "Length": 113, "Cover_Rate": 0.3923611111111111} {"Template_token": ["", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "return", "(", "EltSize", ">=", "", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTRNMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVUZPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVZIPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVTRN_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVUZP_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVZIP_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77653, "Length": 196, "Cover_Rate": 0.6805555555555556} {"Template_token": ["", "if", "(", "ExpectedElt", "==", "NumElts", "*", "", ")", "{", "ExpectedElt", "=", "", ";", "ReverseVEXT", "=", "true", ";", "}", "if", "(", "M", "[", "i", "]", "<", "", ")", "continue", ";", "if", "(", "ExpectedElt", "!=", "static_cast", "<", "unsigned", ">", "(", "M", "[", "i", "]", ")", ")", "return", "false", ";", "}", "if", "(", "ReverseVEXT", ")", "Imm", "-=", "NumElts", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "isVEXTMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77654, "Length": 60, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "static", "bool", "isVREVMask", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ",", "unsigned", "BlockSize", ")", "{", "assert", "(", "(", "BlockSize", "==", "", "||", "BlockSize", "==", "", "||", "BlockSize", "==", "", ")", "&&", "", ")", ";", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "BlockElts", "=", "M", "[", "", "]", "+", "", ";", "if", "(", "M", "[", "", "]", "<", "", ")", "BlockElts", "=", "BlockSize", "/", "EltSz", ";", "if", "(", "BlockSize", "<=", "EltSz", "||", "BlockSize", "!=", "BlockElts", "*", "EltSz", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "", ")", "continue", ";"], "ground_truth": ["if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "(", "i", "-", "i", "%", "BlockElts", ")", "+", "(", "BlockElts", "-", "", "-", "i", "%", "BlockElts", ")", ")", "return", "false", ";"], "File": "ARMISelLowering131", "Func": "isVREVMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77655, "Length": 166, "Cover_Rate": 0.9707602339181286} {"Template_token": ["", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{"], "File": "ARMISelLowering131", "Func": "isVTRNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77656, "Length": 49, "Cover_Rate": 0.35} {"Template_token": ["", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "i", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "i", "+", "WhichResult", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77657, "Length": 96, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{"], "ground_truth": ["if", "(", "(", "M", "[", "i", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "i", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "i", "+", "WhichResult", ")", ")", "return", "false", ";"], "File": "ARMISelLowering131", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77658, "Length": 67, "Cover_Rate": 0.4855072463768116} {"Template_token": ["", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "", ")", "continue", ";", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "", "*", "i", "+", "WhichResult", ")", "return", "false", ";", "}", "if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "EltSz", "==", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77659, "Length": 80, "Cover_Rate": 0.6106870229007634} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "", ")", "continue", ";", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "", "*", "i", "+", "WhichResult", ")", "return", "false", ";", "}"], "ground_truth": ["if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "EltSz", "==", "", ")", "return", "false", ";"], "File": "ARMISelLowering131", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77660, "Length": 61, "Cover_Rate": 0.46564885496183206} {"Template_token": ["", "unsigned", "Idx", "=", "WhichResult", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "Half", ";", "++", "i", ")", "{", "int", "MIdx", "=", "M", "[", "i", "+", "j", "*", "Half", "]", ";"], "ground_truth": ["if", "(", "MIdx", ">=", "", "&&", "(", "unsigned", ")", "MIdx", "!=", "Idx", ")", "return", "false", ";"], "File": "ARMISelLowering131", "Func": "isVUZP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77661, "Length": 48, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "(", "M", "[", "i", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "Idx", "+", "NumElts", ")", ")", "return", "false", ";", "Idx", "+=", "", ";", "}", "if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "EltSz", "==", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "isVZIPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77662, "Length": 73, "Cover_Rate": 0.4451219512195122} {"Template_token": ["", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "Idx", "+", "NumElts", ")", ")", "return", "false", ";", "Idx", "+=", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "isVZIPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77663, "Length": 112, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "Idx", ")", ")", "return", "false", ";", "Idx", "+=", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "isVZIP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77664, "Length": 68, "Cover_Rate": 0.41975308641975306} {"Template_token": ["", "if", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "break", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "", "(", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";", "case", "'J'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<=", "", ")", "break", ";", "}", "return", ";", "case", "'K'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "CVal", "!=", "", "&&", "", "(", "CVal", ")", ")", "break", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "", "(", "~", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "~", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";"], "ground_truth": ["case", "'L'", ":"], "File": "ARMISelLowering131", "Func": "LowerAsmOperandForConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77665, "Length": 169, "Cover_Rate": 0.30017761989342806} {"Template_token": ["", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "Result", ";"], "File": "ARMISelLowering131", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77666, "Length": 109, "Cover_Rate": 0.41603053435114506} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ",", "", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Res", ",", "Dest", ",", "cc", ",", "CCR", ",", "Res", ".", "getValue", "(", "", ")", "}", ";"], "File": "ARMISelLowering131", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77667, "Length": 226, "Cover_Rate": 0.5393794749403341} {"Template_token": ["", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", "}", ";"], "File": "ARMISelLowering131", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77668, "Length": 241, "Cover_Rate": 0.5751789976133651} {"Template_token": ["", "Index", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ",", "UId", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77669, "Length": 230, "Cover_Rate": 0.5852417302798982} {"Template_token": ["", "}", "}", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "bool", "isOnlyLowElement", "=", "true", ";", "bool", "usesOnlyOneValue", "=", "true", ";", "bool", "isConstant", "=", "true", ";", "SDValue", "Value", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "if", "(", "i", ">", "", ")", "isOnlyLowElement", "=", "false", ";", "if", "(", "!", "isa", "<", "ConstantFPSDNode", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", ")", "isConstant", "=", "false", ";", "if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "Value", "=", "V", ";", "else", "if", "(", "V", "!=", "Value", ")", "usesOnlyOneValue", "=", "false", ";", "}", "if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "isOnlyLowElement", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "usesOnlyOneValue", "&&", "EltSize", "<=", "", ")", "{", "if", "(", "!", "isConstant", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";"], "ground_truth": ["SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "&", "Ops", "[", "", "]", ",", "NumElts", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77670, "Length": 301, "Cover_Rate": 0.3693251533742331} {"Template_token": ["", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "SplatBits", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VmovVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "VMOVModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VmovVT", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vmov", ")", ";", "}", "uint64_t", "NegatedImm", "=", "(", "SplatBits", ".", "getZExtValue", "(", ")", "^", "(", "(", "", "<<", "SplatBitSize", ")", "-", "", ")", ")", ";", "Val", "=", "isNEONModifiedImm", "(", "NegatedImm", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VmovVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "VMVNModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VmovVT", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vmov", ")", ";", "}", "}", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "bool", "isOnlyLowElement", "=", "true", ";", "bool", "usesOnlyOneValue", "=", "true", ";", "bool", "isConstant", "=", "true", ";", "SDValue", "Value", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "if", "(", "i", ">", "", ")", "isOnlyLowElement", "=", "false", ";", "if", "(", "!", "isa", "<", "ConstantFPSDNode", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", ")", "isConstant", "=", "false", ";"], "ground_truth": ["if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "Value", "=", "V", ";"], "File": "ARMISelLowering131", "Func": "LowerBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77671, "Length": 273, "Cover_Rate": 0.33496932515337424} {"Template_token": ["", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "}", "else", "{"], "ground_truth": ["Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77673, "Length": 234, "Cover_Rate": 0.4119718309859155} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "LowerEH_SJLJ_DISPATCHSETUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77674, "Length": 36, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerEH_SJLJ_DISPATCHSETUP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerEH_SJLJ_DISPATCHSETUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77675, "Length": 49, "Cover_Rate": 0.9074074074074074} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Val", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerEH_SJLJ_SETJMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77676, "Length": 49, "Cover_Rate": 0.7} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp0", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ")", ";", "SDValue", "AllOnes", "=", "DAG", ".", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "AllOnes", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "AllOnes", ")", ";", "SDValue", "MaskNot", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Mask", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "AllOnes", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ",", "Mask", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp0", ",", "MaskNot", ")", ")", ";", "if", "(", "VT", "==", "", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "else", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";", "}", "return", "Res", ";", "}", "if", "(", "SrcVT", "==", "", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Tmp1", ",", "", ")", ".", "getValue", "(", "", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp1", ")", ";", "SDValue", "Mask1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "SDValue", "Mask2", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp1", ",", "Mask1", ")", ";", "if", "(", "VT", "==", "", ")", "{", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp0", ")", ",", "Mask2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp0", ",", "Tmp1", ")", ")", ";", "}", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Tmp0", ",", "", ")", ";", "SDValue", "Lo", "=", "Tmp0", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp0", ".", "getValue", "(", "", ")", ",", "Mask2", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerFCOPYSIGN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77677, "Length": 459, "Cover_Rate": 0.5381008206330598} {"Template_token": ["", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CCAssignFnForNode", "(", "CallConv", ",", "false", ",", "isVarArg", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "ArgValues", ";", "int", "lastInsIndex", "=", "-", "", ";", "SDValue", "ArgValue", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "}", "else", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "", ")", "RC", "=", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "", ":", "", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";"], "ground_truth": ["ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77679, "Length": 434, "Cover_Rate": 0.3390625} {"Template_token": ["", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77680, "Length": 37, "Cover_Rate": 0.33636363636363636} {"Template_token": ["", "Opc", "=", "", ";", "break", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77681, "Length": 41, "Cover_Rate": 0.37272727272727274} {"Template_token": ["", "unsigned", "FrameReg", "=", "(", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "?", "", ":", "", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";"], "ground_truth": ["while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77682, "Length": 75, "Cover_Rate": 0.4807692307692308} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalAddressDarwin", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "++", "NumMovwMovt", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "unsigned", "Wrapper", "=", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "unsigned", "PCLabelIndex", "=", "", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}"], "ground_truth": ["CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77683, "Length": 323, "Cover_Rate": 0.6991341991341992} {"Template_token": ["", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77684, "Length": 152, "Cover_Rate": 0.4355300859598854} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77685, "Length": 104, "Cover_Rate": 0.5073170731707317} {"Template_token": ["", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";"], "ground_truth": ["CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77686, "Length": 122, "Cover_Rate": 0.5951219512195122} {"Template_token": ["", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77687, "Length": 153, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}"], "ground_truth": ["Op", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77688, "Length": 60, "Cover_Rate": 0.5128205128205128} {"Template_token": ["", "}", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77689, "Length": 36, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "Chain", ",", "Flags", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "LocMemOffset", ")", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77690, "Length": 90, "Cover_Rate": 0.72} {"Template_token": ["", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "Chain", ",", "Flags", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "LocMemOffset", ")", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77691, "Length": 80, "Cover_Rate": 0.64} {"Template_token": ["", "SDNode", "*", "N1", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "unsigned", "NewOpc", "=", "", ";", "if", "(", "isSignExtended", "(", "N0", ",", "DAG", ")", "&&", "isSignExtended", "(", "N1", ",", "DAG", ")", ")", "NewOpc", "=", "", ";", "else", "if", "(", "isZeroExtended", "(", "N0", ",", "DAG", ")", "&&", "isZeroExtended", "(", "N1", ",", "DAG", ")", ")", "NewOpc", "=", "", ";", "else", "if", "(", "VT", "==", "", ")", "return", "SDValue", "(", ")", ";", "else", "return", "Op", ";"], "ground_truth": ["DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerMUL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77692, "Length": 86, "Cover_Rate": 0.42786069651741293} {"Template_token": ["", "static", "SDValue", "LowerMUL", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "", ")", ";", "SDNode", "*", "N0", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "SDNode", "*", "N1", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "unsigned", "NewOpc", "=", "", ";", "if", "(", "isSignExtended", "(", "N0", ",", "DAG", ")", "&&", "isSignExtended", "(", "N1", ",", "DAG", ")", ")", "NewOpc", "=", "", ";", "else", "if", "(", "isZeroExtended", "(", "N0", ",", "DAG", ")", "&&", "isZeroExtended", "(", "N1", ",", "DAG", ")", ")", "NewOpc", "=", "", ";"], "ground_truth": ["else", "if", "(", "VT", "==", "", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerMUL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77693, "Length": 120, "Cover_Rate": 0.5970149253731343} {"Template_token": ["", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMEMBARRIER", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_DISPATCHSETUP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77694, "Length": 215, "Cover_Rate": 0.388086642599278} {"Template_token": ["", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_DISPATCHSETUP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77695, "Length": 303, "Cover_Rate": 0.5469314079422383} {"Template_token": ["", "unsigned", "isRead", "=", "~", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", "&", "", ";", "if", "(", "!", "isRead", "&&", "(", "!", "Subtarget", "->", "hasV7Ops", "(", ")", "||", "!", "Subtarget", "->", "hasMPExtension", "(", ")", ")", ")", "return", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "isRead", "=", "~", "isRead", "&", "", ";", "unsigned", "isData", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "isRead", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "isData", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "LowerPREFETCH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77696, "Length": 125, "Cover_Rate": 0.6476683937823834} {"Template_token": ["", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Arg", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ",", "Flag", ")", ";"], "ground_truth": ["Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77697, "Length": 337, "Cover_Rate": 0.5224806201550387} {"Template_token": ["", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";"], "ground_truth": ["N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N1", ",", "N1", ",", "N1", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerSDIV_v4i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77698, "Length": 176, "Cover_Rate": 0.5116279069767442} {"Template_token": ["", "unsigned", "CMOVFalseVal", "=", "CMOVFalse", "->", "getZExtValue", "(", ")", ";", "SDValue", "True", ";", "SDValue", "False", ";", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectTrue", ";", "False", "=", "SelectFalse", ";", "}", "else", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectFalse", ";", "False", "=", "SelectTrue", ";", "}", "if", "(", "True", ".", "getNode", "(", ")", "&&", "False", ".", "getNode", "(", ")", ")", "{", "EVT", "VT", "=", "Cond", ".", "getValueType", "(", ")", ";", "SDValue", "cc", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "CCR", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "Cmp", "=", "duplicateCmp", "(", "Cond", ".", "getOperand", "(", "", ")", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "True", ",", "False", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "}", "}", "return", "DAG", ".", "getSelectCC", "(", "dl", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "", ",", "Cond", ".", "getValueType", "(", ")", ")", ",", "SelectTrue", ",", "SelectFalse", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "LowerSELECT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77699, "Length": 170, "Cover_Rate": 0.5704697986577181} {"Template_token": ["", "SDValue", "SelectFalse", "=", "Op", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "", "&&", "Cond", ".", "hasOneUse", "(", ")", ")", "{", "const", "ConstantSDNode", "*", "CMOVTrue", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "CMOVFalse", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "CMOVTrue", "&&", "CMOVFalse", ")", "{", "unsigned", "CMOVTrueVal", "=", "CMOVTrue", "->", "getZExtValue", "(", ")", ";", "unsigned", "CMOVFalseVal", "=", "CMOVFalse", "->", "getZExtValue", "(", ")", ";", "SDValue", "True", ";"], "ground_truth": ["SDValue", "False", ";"], "File": "ARMISelLowering131", "Func": "LowerSELECT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77700, "Length": 103, "Cover_Rate": 0.34563758389261745} {"Template_token": ["", "if", "(", "GV", "->", "isDeclaration", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{"], "ground_truth": ["ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77701, "Length": 214, "Cover_Rate": 0.5676392572944297} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerToTLSGeneralDynamicModel", "(", "GlobalAddressSDNode", "*", "GA", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DebugLoc", "dl", "=", "GA", "->", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "const", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "Chain", ",", "(", "const", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "CallingConv", "::", "C", ",", "false", ",", "true", ",", "DAG", ".", "getExternalSymbol", "(", "", ",", "PtrVT", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77702, "Length": 305, "Cover_Rate": 0.9442724458204335} {"Template_token": ["", "N0", "=", "LowerSDIV_v4i16", "(", "N0", ",", "N1", ",", "dl", ",", "DAG", ")", ";", "N2", "=", "LowerSDIV_v4i16", "(", "N2", ",", "N3", ",", "dl", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "LowerCONCAT_VECTORS", "(", "N0", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N0", ")", ";", "return", "N0", ";", "}", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N1", ",", "N1", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N1", ")", ";"], "ground_truth": ["N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerUDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77704, "Length": 346, "Cover_Rate": 0.497841726618705} {"Template_token": ["", "if", "(", "isVZIP_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "EltSize", ">=", "", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V2", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "ShuffleMask", "[", "i", "]", "<", "(", "int", ")", "NumElts", "?", "V1", ":", "V2", ",", "DAG", ".", "getConstant", "(", "ShuffleMask", "[", "i", "]", "&", "(", "NumElts", "-", "", ")", ",", "", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77705, "Length": 338, "Cover_Rate": 0.35541535226077814} {"Template_token": ["", "TmpOp0", "=", "Op0", ";", "TmpOp1", "=", "Op1", ";", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp1", ",", "TmpOp0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "if", "(", "Opc", "==", "", ")", "{", "SDValue", "AndOp", ";", "if", "(", "", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op0", ";", "else", "if", "(", "", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op1", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "AndOp", "=", "AndOp", ".", "getOperand", "(", "", ")", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "AndOp", ".", "getOperand", "(", "", ")", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "AndOp", ".", "getOperand", "(", "", ")", ")", ";", "Invert", "=", "!", "Invert", ";", "}", "}", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "SDValue", "SingleOp", ";", "if", "(", "", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "SingleOp", "=", "Op0", ";", "else", "if", "(", "", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "Opc", "==", "", ")", "Opc", "=", "", ";", "else", "if", "(", "Opc", "==", "", ")", "Opc", "=", "", ";", "SingleOp", "=", "Op1", ";", "}"], "ground_truth": ["SDValue", "Result", ";"], "File": "ARMISelLowering131", "Func": "LowerVSETCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77706, "Length": 355, "Cover_Rate": 0.364476386036961} {"Template_token": ["", "static", "SDValue", "PerformADDCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "PerformADDCombineWithOperands", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ")", ";"], "File": "ARMISelLowering131", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77707, "Length": 49, "Cover_Rate": 0.6712328767123288} {"Template_token": ["", "static", "SDValue", "PerformADDCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{"], "ground_truth": ["SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";"], "File": "ARMISelLowering131", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77708, "Length": 25, "Cover_Rate": 0.3424657534246575} {"Template_token": ["", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "PerformADDCombineWithOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77709, "Length": 32, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";"], "File": "ARMISelLowering131", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77710, "Length": 117, "Cover_Rate": 0.5571428571428572} {"Template_token": ["", "unsigned", "Mask2", "=", "N11C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "Mask", "&", "Mask2", ")", "==", "Mask2", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N1", ".", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "PerformBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77711, "Length": 70, "Cover_Rate": 0.445859872611465} {"Template_token": ["", "SDValue", "TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "return", "PerformADDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBFICombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSELECT_CCCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering131", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77712, "Length": 258, "Cover_Rate": 0.591743119266055} {"Template_token": ["", "unsigned", "ShiftAmt", "=", "CountTrailingZeros_64", "(", "MulAmt", ")", ";", "ShiftAmt", "=", "ShiftAmt", "&", "(", "", "-", "", ")", ";", "SDValue", "V", "=", "N", "->", "getOperand", "(", "", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Res", ";", "MulAmt", ">>=", "ShiftAmt", ";", "if", "(", "isPowerOf2_32", "(", "MulAmt", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "-", "", ")", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmt", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "+", "", ")", ",", "", ")", ")", ",", "V", ")", ";"], "ground_truth": ["}", "else", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering131", "Func": "PerformMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77713, "Length": 157, "Cover_Rate": 0.4631268436578171} {"Template_token": ["", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "}", "if", "(", "Res", ".", "getNode", "(", ")", ")", "Results", ".", "push_back", "(", "Res", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77715, "Length": 33, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77716, "Length": 31, "Cover_Rate": 0.31313131313131315} {"Template_token": ["", "SDNode", "*", "BVN", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "assert", "(", "BVN", "->", "getOpcode", "(", ")", "==", "", "&&", "BVN", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "unsigned", "LowElt", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isBigEndian", "(", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "", ",", "BVN", "->", "getOperand", "(", "LowElt", ")", ",", "BVN", "->", "getOperand", "(", "LowElt", "+", "", ")", ")", ";", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "TruncVT", "=", "", "(", "EltSize", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "const", "APInt", "&", "CInt", "=", "C", "->", "getAPIntValue", "(", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "CInt", ".", "trunc", "(", "EltSize", ")", ",", "TruncVT", ")", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "", "(", "TruncVT", ",", "NumElts", ")", ",", "Ops", ".", "data", "(", ")", ",", "NumElts", ")", ";"], "File": "ARMISelLowering131", "Func": "SkipExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77717, "Length": 242, "Cover_Rate": 0.6318537859007833} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "", ",", "BVN", "->", "getOperand", "(", "LowElt", ")", ",", "BVN", "->", "getOperand", "(", "LowElt", "+", "", ")", ")", ";", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "TruncVT", "=", "", "(", "EltSize", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";"], "ground_truth": ["const", "APInt", "&", "CInt", "=", "C", "->", "getAPIntValue", "(", ")", ";"], "File": "ARMISelLowering131", "Func": "SkipExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77718, "Length": 139, "Cover_Rate": 0.3629242819843342} {"Template_token": ["", "SDValue", "ExtVec1", "=", "N1", "->", "getOperand", "(", "i", ")", ";", "if", "(", "V", "!=", "ExtVec0", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "||", "V", "!=", "ExtVec1", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec0", "->", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C0", "||", "!", "C1", "||", "C0", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "||", "C1", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "+", "", ")", "return", "SDValue", "(", ")", ";", "nextIndex", "+=", "", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Vec", ")", ";", "MVT", "widenType", ";", "unsigned", "numElem", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "inputLaneType", "=", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "switch", "(", "inputLaneType", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMISelLowering132", "Func": "AddCombineToVPADDL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77719, "Length": 265, "Cover_Rate": 0.4740608228980322} {"Template_token": ["", "else", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "varEnd", ",", "RegState", "::", "Define", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "MachineBasicBlock", "*", "entryBB", "=", "BB", ";", "BB", "=", "loopMBB", ";", "unsigned", "varLoop", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "varPhi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "srcLoop", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "srcPhi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "destLoop", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "destPhi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "varPhi", ")", ".", "addReg", "(", "varLoop", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addReg", "(", "varEnd", ")", ".", "addMBB", "(", "entryBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "srcPhi", ")", ".", "addReg", "(", "srcLoop", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addReg", "(", "src", ")", ".", "addMBB", "(", "entryBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "destPhi", ")", ".", "addReg", "(", "destLoop", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addReg", "(", "dest", ")", ".", "addMBB", "(", "entryBB", ")", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "IsNeon", "?", "VecTRC", ":", "TRC", ")", ";", "emitPostLd", "(", "BB", ",", "BB", "->", "end", "(", ")", ",", "TII", ",", "dl", ",", "UnitSize", ",", "scratch", ",", "srcPhi", ",", "srcLoop", ",", "IsThumb1", ",", "IsThumb2", ")", ";", "emitPostSt", "(", "BB", ",", "BB", "->", "end", "(", ")", ",", "TII", ",", "dl", ",", "UnitSize", ",", "scratch", ",", "destPhi", ",", "destLoop", ",", "IsThumb1", ",", "IsThumb2", ")", ";", "if", "(", "IsThumb1", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "BB", "->", "end", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "varLoop", ")", ";", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "varPhi", ")", ".", "addImm", "(", "UnitSize", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "BB", "->", "end", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "IsThumb2", "?", "", ":", "", ")", ",", "varLoop", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ".", "addReg", "(", "varPhi", ")", ".", "addImm", "(", "UnitSize", ")", ")", ")", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "", ")", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", "true", ")", ";", "}"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "BB", "->", "end", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "IsThumb1", "?", "", ":", "IsThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMISelLowering132", "Func": "EmitStructByval", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77722, "Length": 476, "Cover_Rate": 0.30571612074502247} {"Template_token": ["", "if", "(", "SrcVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "if", "(", "DstVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "{", "SDValue", "Cvt", ";"], "ground_truth": ["if", "(", "TLI", ".", "isBigEndian", "(", ")", "&&", "SrcVT", ".", "isVector", "(", ")", "&&", "SrcVT", ".", "getVectorNumElements", "(", ")", ">", "", ")", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SrcVT", ",", "Op", ")", ")", ";"], "File": "ARMISelLowering132", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77724, "Length": 168, "Cover_Rate": 0.49851632047477745} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'h'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'r'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'t'", ":", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering132", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77725, "Length": 231, "Cover_Rate": 0.65625} {"Template_token": ["", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Reg", ")", "return", "Reg", ";"], "ground_truth": ["report_fatal_error", "(", "Twine", "(", "", "+", "StringRef", "(", "RegName", ")", "+", "", ")", ")", ";"], "File": "ARMISelLowering132", "Func": "getRegisterByName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77726, "Length": 45, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering132", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77727, "Length": 480, "Cover_Rate": 0.4948453608247423} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Scale", "<", "", ")", "Scale", "=", "-", "Scale", ";", "if", "(", "Scale", "==", "", ")", "return", "true", ";", "return", "isPowerOf2_32", "(", "Scale", "&", "~", "", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "(", "(", "unsigned", ")", "AM", ".", "HasBaseReg", "+", "Scale", ")", "<=", "", ")", "return", "true", ";", "return", "false", ";", "case", "", ":", "if", "(", "Scale", "&", "", ")", "return", "false", ";"], "ground_truth": ["return", "isPowerOf2_32", "(", "Scale", ")", ";"], "File": "ARMISelLowering132", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77728, "Length": 88, "Cover_Rate": 0.36065573770491804} {"Template_token": ["", "if", "(", "Scale", "<", "", ")", "Scale", "=", "-", "Scale", ";", "if", "(", "Scale", "==", "", ")", "return", "true", ";", "return", "isPowerOf2_32", "(", "Scale", "&", "~", "", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "(", "(", "unsigned", ")", "AM", ".", "HasBaseReg", "+", "Scale", ")", "<=", "", ")", "return", "true", ";", "return", "false", ";", "case", "", ":", "if", "(", "Scale", "&", "", ")", "return", "false", ";", "return", "isPowerOf2_32", "(", "Scale", ")", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering132", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77729, "Length": 79, "Cover_Rate": 0.3237704918032787} {"Template_token": ["", "assert", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "", ")", ";", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "VT", "=", "is128Bits", "?", "", ":", "", ";", "break", ";", "case", "", ":", "VT", "=", "is128Bits", "?", "", ":", "", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "VT", "=", "is128Bits", "?", "", ":", "", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering132", "Func": "isNEONModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77730, "Length": 290, "Cover_Rate": 0.5178571428571429} {"Template_token": ["", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "Result", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "DL", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering132", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77731, "Length": 167, "Cover_Rate": 0.6325757575757576} {"Template_token": ["", "SDValue", "Table", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PTy", "=", "getPointerTy", "(", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "Table", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "JTI", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";"], "File": "ARMISelLowering132", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77732, "Length": 287, "Cover_Rate": 0.8084507042253521} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";"], "File": "ARMISelLowering132", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77733, "Length": 126, "Cover_Rate": 0.35492957746478876} {"Template_token": ["", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering132", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77736, "Length": 63, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}"], "ground_truth": ["return", "Result", ";"], "File": "ARMISelLowering132", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77737, "Length": 168, "Cover_Rate": 0.38979118329466356} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":"], "ground_truth": ["case", "", ":", "{"], "File": "ARMISelLowering132", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77738, "Length": 205, "Cover_Rate": 0.4756380510440835} {"Template_token": ["", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ",", "dl", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";"], "ground_truth": ["return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "LocMemOffset", ")", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering132", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77739, "Length": 67, "Cover_Rate": 0.6504854368932039} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerMemOpCallTo", "(", "SDValue", "Chain", ",", "SDValue", "StackPtr", ",", "SDValue", "Arg", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "const", "CCValAssign", "&", "VA", ",", "", "Flags", ")", "const", "{", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ",", "dl", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "LocMemOffset", ")", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering132", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77740, "Length": 99, "Cover_Rate": 0.9611650485436893} {"Template_token": ["", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swapSides", "=", "false", ";", "if", "(", "!", "getTargetMachine", "(", ")", ".", "Options", ".", "NoNaNsFPMath", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "swapSides", "=", "DAG", ".", "isKnownNeverNaN", "(", "LHS", ")", "&&", "!", "DAG", ".", "isKnownNeverNaN", "(", "RHS", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "swapSides", "=", "DAG", ".", "isKnownNeverNaN", "(", "RHS", ")", "&&", "!", "DAG", ".", "isKnownNeverNaN", "(", "LHS", ")", ";", "break", ";", "}", "}", "swapSides", "=", "swapSides", "||", "(", "LHS", "==", "FalseVal", "&&", "RHS", "==", "TrueVal", ")", ";", "if", "(", "swapSides", ")", "{", "CC", "=", "", "(", "CC", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "}", "if", "(", "LHS", "==", "TrueVal", "&&", "RHS", "==", "FalseVal", ")", "{", "bool", "canTransform", "=", "true", ";", "if", "(", "!", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "!", "DAG", ".", "isKnownNeverZero", "(", "LHS", ")", "&&", "!", "DAG", ".", "isKnownNeverZero", "(", "RHS", ")", ")", "{", "const", "ConstantFPSDNode", "*", "Zero", ";", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "canTransform", "=", "(", "Zero", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "RHS", ")", ")", "&&", "!", "Zero", "->", "isNegative", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "canTransform", "=", "(", "Zero", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "&&", "!", "Zero", "->", "isNegative", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "canTransform", "=", "(", "Zero", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "RHS", ")", ")", "&&", "Zero", "->", "isNegative", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "canTransform", "=", "(", "Zero", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "&&", "Zero", "->", "isNegative", "(", ")", ";", "break", ";", "}", "}", "if", "(", "canTransform", ")", "{", "switch", "(", "CC", ")", "{", "default", ":"], "ground_truth": ["break", ";"], "File": "ARMISelLowering132", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77742, "Length": 367, "Cover_Rate": 0.3230633802816901} {"Template_token": ["", "SDValue", "Offset", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";"], "ground_truth": ["Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering132", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77743, "Length": 170, "Cover_Rate": 0.4271356783919598} {"Template_token": ["", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "assert", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering132", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77744, "Length": 181, "Cover_Rate": 0.4547738693467337} {"Template_token": ["", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "", ",", "PtrVT", ")", ",", "std", "::", "move", "(", "Args", ")", ",", "", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";"], "ground_truth": ["return", "CallResult", ".", "first", ";"], "File": "ARMISelLowering132", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77745, "Length": 113, "Cover_Rate": 0.3413897280966767} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "StVT", "=", "St", "->", "getMemoryVT", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "StVT", "!=", "VT", "&&", "", ")", ";", "unsigned", "FromEltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "ToEltSz", "=", "StVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "NumElems", "*", "FromEltSz", "*", "ToEltSz", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "", "!=", "(", "NumElems", "*", "FromEltSz", ")", "%", "ToEltSz", ")", "return", "SDValue", "(", ")", ";", "unsigned", "SizeRatio", "=", "FromEltSz", "/", "ToEltSz", ";", "assert", "(", "SizeRatio", "*", "NumElems", "*", "ToEltSz", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "EVT", "WideVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StVT", ".", "getScalarType", "(", ")", ",", "NumElems", "*", "SizeRatio", ")", ";", "assert", "(", "WideVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "WideVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "WideVecVT", ",", "StVal", ")", ";", "SmallVector", "<", "int", ",", "", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "TLI", ".", "isBigEndian", "(", ")", "?", "(", "i", "+", "", ")", "*", "SizeRatio", "-", "", ":", "i", "*", "SizeRatio", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "WideVecVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Shuff", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "DL", ",", "WideVec", ",", "DAG", ".", "getUNDEF", "(", "WideVec", ".", "getValueType", "(", ")", ")", ",", "ShuffleVec", ".", "data", "(", ")", ")", ";", "MVT", "StoreType", "=", "", ";", "for", "(", "MVT", "Tp", ":", "", "(", ")", ")", "{", "if", "(", "TLI", ".", "isTypeLegal", "(", "Tp", ")", "&&", "Tp", ".", "getSizeInBits", "(", ")", "<=", "NumElems", "*", "ToEltSz", ")", "StoreType", "=", "Tp", ";", "}", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "StoreType", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "StoreVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreType", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "EVT", "(", "StoreType", ")", ".", "getSizeInBits", "(", ")", ")", ";", "assert", "(", "StoreVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "ShuffWide", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreVecVT", ",", "Shuff", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "SDValue", "Increment", "=", "DAG", ".", "getConstant", "(", "StoreType", ".", "getSizeInBits", "(", ")", "/", "", ",", "DL", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "unsigned", "E", "=", "(", "ToEltSz", "*", "NumElems", ")", "/", "StoreType", ".", "getSizeInBits", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "E", ";", "I", "++", ")", "{"], "ground_truth": ["SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreType", ",", "ShuffWide", ",", "DAG", ".", "getIntPtrConstant", "(", "I", ",", "DL", ")", ")", ";"], "File": "ARMISelLowering132", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77748, "Length": 504, "Cover_Rate": 0.4217573221757322} {"Template_token": ["", "SDLoc", "dl", "(", "N", ")", ";", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "", ":", "", ";", "SDValue", "FixConv", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "NumLanes", "==", "", "?", "", ":", "", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "dl", ",", "", ")", ",", "N0", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "C", ")", ",", "dl", ",", "", ")", ")", ";", "if", "(", "IntTy", ".", "getSizeInBits", "(", ")", "<", "FloatTy", ".", "getSizeInBits", "(", ")", ")", "FixConv", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "N", "->", "getValueType", "(", "", ")", ",", "FixConv", ")", ";", "return", "FixConv", ";"], "ground_truth": ["}"], "File": "ARMISelLowering132", "Func": "PerformVCVTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77749, "Length": 100, "Cover_Rate": 0.3115264797507788} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "OpOpcode", "=", "Op", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", "||", "(", "OpOpcode", "!=", "", "&&", "OpOpcode", "!=", "", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "C", ";", "SDValue", "ConstVec", "=", "N", "->", "getOperand", "(", "", ")", ";", "bool", "isSigned", "=", "OpOpcode", "==", "", ";", "if", "(", "ConstVec", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "isConstVecPow2", "(", "ConstVec", ",", "isSigned", ",", "C", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "N", "->", "getSimpleValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ";", "MVT", "IntTy", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "FloatTy", ".", "getSizeInBits", "(", ")", "!=", "", "||", "IntTy", ".", "getSizeInBits", "(", ")", ">", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "ConvInput", "=", "Op", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";"], "File": "ARMISelLowering132", "Func": "PerformVDIVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77750, "Length": 198, "Cover_Rate": 0.5892857142857143} {"Template_token": ["", "if", "(", "FloatTy", ".", "getSizeInBits", "(", ")", "!=", "", "||", "IntTy", ".", "getSizeInBits", "(", ")", ">", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "ConvInput", "=", "Op", ".", "getOperand", "(", "", ")", ";", "unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "IntTy", ".", "getSizeInBits", "(", ")", "<", "FloatTy", ".", "getSizeInBits", "(", ")", ")", "ConvInput", "=", "DAG", ".", "getNode", "(", "isSigned", "?", "", ":", "", ",", "dl", ",", "NumLanes", "==", "", "?", "", ":", "", ",", "ConvInput", ")", ";", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "dl", ",", "", ")", ",", "ConvInput", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "C", ")", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering132", "Func": "PerformVDIVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77751, "Length": 146, "Cover_Rate": 0.43452380952380953} {"Template_token": ["", "SDValue", "InDouble", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "InDouble", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "return", "DCI", ".", "CombineTo", "(", "N", ",", "InDouble", ".", "getOperand", "(", "", ")", ",", "InDouble", ".", "getOperand", "(", "", ")", ")", ";", "SDNode", "*", "InNode", "=", "InDouble", ".", "getNode", "(", ")", ";", "if", "(", "", "(", "InNode", ")", "&&", "InNode", "->", "hasOneUse", "(", ")", "&&", "InNode", "->", "getValueType", "(", "", ")", "==", "", "&&", "InNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "cast", "<", "LoadSDNode", ">", "(", "InNode", ")", "->", "isVolatile", "(", ")", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "InNode", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "LD", ")", ";"], "ground_truth": ["SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";"], "File": "ARMISelLowering132", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77752, "Length": 143, "Cover_Rate": 0.3723958333333333} {"Template_token": ["", "void", "TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "ExpandREAD_REGISTER", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering132", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77754, "Length": 91, "Cover_Rate": 0.6946564885496184} {"Template_token": ["", "static", "void", "ReplaceREADCYCLECOUNTER", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Cycles32", ",", "OutChain", ";", "if", "(", "Subtarget", "->", "hasPerfMon", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "Cycles32", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "OutChain", "=", "Cycles32", ".", "getValue", "(", "", ")", ";", "}", "else", "{", "Cycles32", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "OutChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "}", "SDValue", "Cycles64", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Cycles32", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "Results", ".", "push_back", "(", "Cycles64", ")", ";"], "ground_truth": ["Results", ".", "push_back", "(", "OutChain", ")", ";"], "File": "ARMISelLowering132", "Func": "ReplaceREADCYCLECOUNTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77755, "Length": 222, "Cover_Rate": 0.8844621513944223} {"Template_token": ["", "TargetLoweringBase", "::", "AtomicRMWExpansionKind", "TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "(", "Size", "<=", "(", "Subtarget", "->", "isMClass", "(", ")", "?", "", ":", "", ")", ")", "?", "AtomicRMWExpansionKind", "::", "LLSC", ":", "AtomicRMWExpansionKind", "::", "None", ";"], "ground_truth": ["}"], "File": "ARMISelLowering132", "Func": "shouldExpandAtomicRMWInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77756, "Length": 52, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "(", "Size", "<=", "(", "Subtarget", "->", "isMClass", "(", ")", "?", "", ":", "", ")", ")", "?", "AtomicRMWExpansionKind", "::", "LLSC", ":", "AtomicRMWExpansionKind", "::", "None", ";"], "ground_truth": ["}"], "File": "ARMISelLowering132", "Func": "shouldExpandAtomicRMWInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77757, "Length": 39, "Cover_Rate": 0.75} {"Template_token": ["", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "AddRequiredExtensionForVMULL", "(", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ",", "N", "->", "getOperand", "(", "", ")", "->", "getValueType", "(", "", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "N", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "return", "SkipLoadExtensionForVMULL", "(", "LD", ",", "DAG", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDNode", "*", "BVN", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "assert", "(", "BVN", "->", "getOpcode", "(", ")", "==", "", "&&", "BVN", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "unsigned", "LowElt", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isBigEndian", "(", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "BVN", "->", "getOperand", "(", "LowElt", ")", ",", "BVN", "->", "getOperand", "(", "LowElt", "+", "", ")", ")", ";", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";"], "ground_truth": ["unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";"], "File": "ARMISelLowering132", "Func": "SkipExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77758, "Length": 213, "Cover_Rate": 0.5819672131147541} {"Template_token": ["", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "RBegin", ",", "REnd", ";", "if", "(", "InRegsParamRecordIdx", "<", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ")", "{", "CCInfo", ".", "getInRegsParamInfo", "(", "InRegsParamRecordIdx", ",", "RBegin", ",", "REnd", ")", ";", "}", "else", "{", "unsigned", "RBeginIdx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ")", ";", "RBegin", "=", "RBeginIdx", "==", "", "?", "(", "unsigned", ")", "", ":", "GPRArgRegs", "[", "RBeginIdx", "]", ";", "REnd", "=", "", ";", "}", "if", "(", "REnd", "!=", "RBegin", ")", "ArgOffset", "=", "-", "", "*", "(", "", "-", "RBegin", ")", ";", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "const", "TargetRegisterClass", "*", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "", ":", "&", "", ";", "for", "(", "unsigned", "Reg", "=", "RBegin", ",", "i", "=", "", ";", "Reg", "<", "REnd", ";", "++", "Reg", ",", "++", "i", ")", "{"], "ground_truth": ["unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "Reg", ",", "RC", ")", ";"], "File": "ARMISelLowering132", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77759, "Length": 188, "Cover_Rate": 0.5081081081081081} {"Template_token": ["", "if", "(", "NewOpc", ")", "{", "const", "BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", "&&", "", ")", ";", "MI", "->", "setDesc", "(", "*", "MCID", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ")", ")", ";", "}", "unsigned", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "if", "(", "!", "MI", "->", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{"], "File": "ARMISelLowering133", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77760, "Length": 202, "Cover_Rate": 0.5690140845070423} {"Template_token": ["", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "definesCPSR", "=", "true", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "deadCPSR", "=", "true", ";", "MI", "->", "RemoveOperand", "(", "i", ")", ";", "break", ";", "}", "}", "if", "(", "!", "definesCPSR", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "assert", "(", "deadCPSR", "==", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", "&&", "", ")", ";", "if", "(", "deadCPSR", ")", "{", "assert", "(", "!", "MI", "->", "getOperand", "(", "ccOutIdx", ")", ".", "getReg", "(", ")", "&&", "", ")", ";", "return", ";", "}"], "ground_truth": ["MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "ccOutIdx", ")", ";"], "File": "ARMISelLowering133", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77761, "Length": 138, "Cover_Rate": 0.38873239436619716} {"Template_token": ["", "unsigned", "NumGPRs", ";", "if", "(", "InRegsParamRecordIdx", "<", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ")", "{", "unsigned", "RBegin", ",", "REnd", ";", "CCInfo", ".", "getInRegsParamInfo", "(", "InRegsParamRecordIdx", ",", "RBegin", ",", "REnd", ")", ";", "NumGPRs", "=", "REnd", "-", "RBegin", ";", "}", "else", "{", "unsigned", "int", "firstUnalloced", ";", "firstUnalloced", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "", "]", ")", ")", ";", "NumGPRs", "=", "(", "firstUnalloced", "<=", "", ")", "?", "(", "", "-", "firstUnalloced", ")", ":", "", ";", "}", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "ArgRegsSize", "=", "NumGPRs", "*", "", ";"], "ground_truth": ["if", "(", "NumGPRs", "&&", "Align", ">", "", "&&", "(", "ArgRegsSize", "<", "ArgSize", "||", "InRegsParamRecordIdx", ">=", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ")", ")", "{"], "File": "ARMISelLowering133", "Func": "computeRegArea", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77763, "Length": 132, "Cover_Rate": 0.6502463054187192} {"Template_token": ["", "unsigned", "RBegin", ",", "REnd", ";", "CCInfo", ".", "getInRegsParamInfo", "(", "InRegsParamRecordIdx", ",", "RBegin", ",", "REnd", ")", ";", "NumGPRs", "=", "REnd", "-", "RBegin", ";", "}", "else", "{", "unsigned", "int", "firstUnalloced", ";", "firstUnalloced", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "", "]", ")", ")", ";", "NumGPRs", "=", "(", "firstUnalloced", "<=", "", ")", "?", "(", "", "-", "firstUnalloced", ")", ":", "", ";", "}"], "ground_truth": ["unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";"], "File": "ARMISelLowering133", "Func": "computeRegArea", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77764, "Length": 89, "Cover_Rate": 0.43842364532019706} {"Template_token": ["", "break", ";", "case", "CodeModel", "::", "Large", ":", "case", "CodeModel", "::", "JITDefault", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering133", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77766, "Length": 147, "Cover_Rate": 0.36386138613861385} {"Template_token": ["", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "getNumDefs", "(", ")", "==", "", ")", "return", "Sched", "::", "RegPressure", ";", "if", "(", "!", "Itins", "->", "isEmpty", "(", ")", "&&", "Itins", "->", "getOperandCycle", "(", "MCID", ".", "getSchedClass", "(", ")", ",", "", ")", ">", "", ")", "return", "Sched", "::", "ILP", ";", "return", "Sched", "::", "RegPressure", ";"], "ground_truth": ["}"], "File": "ARMISelLowering133", "Func": "getSchedulingPreference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77770, "Length": 83, "Cover_Rate": 0.4368421052631579} {"Template_token": ["", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs1", ";", "CCState", "CCInfo1", "(", "CalleeCC", ",", "false", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs1", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo1", ".", "AnalyzeCallResult", "(", "Ins", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "true", ",", "isVarArg", ")", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs2", ";", "CCState", "CCInfo2", "(", "CallerCC", ",", "false", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs2", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo2", ".", "AnalyzeCallResult", "(", "Ins", ",", "CCAssignFnForNode", "(", "CallerCC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs1", ".", "size", "(", ")", "!=", "RVLocs2", ".", "size", "(", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RVLocs1", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocInfo", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocInfo", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocReg", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocReg", "(", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocMemOffset", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocMemOffset", "(", ")", ")", "return", "false", ";", "}", "}", "}", "const", "FunctionInfo", "*", "AFI_Caller", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";"], "File": "ARMISelLowering133", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77771, "Length": 377, "Cover_Rate": 0.4631449631449631} {"Template_token": ["", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "getSubtarget", "(", ")", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "getInverseCCForVSEL", "(", "CC", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "getSubtarget", "(", ")", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", ")", "{", "if", "(", "LHS", "==", "TrueVal", "&&", "RHS", "==", "FalseVal", ")", "{", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "}", "else", "if", "(", "LHS", "==", "FalseVal", "&&", "RHS", "==", "TrueVal", ")", "{", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";"], "ground_truth": ["checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";"], "File": "ARMISelLowering133", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77775, "Length": 459, "Cover_Rate": 0.6169354838709677} {"Template_token": ["", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg4", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ")", ";", "unsigned", "NewVReg5", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg5", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg4", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg5", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ")", ";", "}", "else", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";"], "File": "ARMISelLowering133", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77776, "Length": 285, "Cover_Rate": 0.3242320819112628} {"Template_token": ["", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "PrevAddc", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "else", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "PrevAddc", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "PrevAddc", "==", "nullptr", ")", "return", "AddCombineTo64bitMLAL", "(", "AddcNode", ",", "DCI", ",", "Subtarget", ")", ";", "SDValue", "MLAL", "=", "AddCombineTo64bitMLAL", "(", "PrevAddc", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "MLAL", "!=", "SDValue", "(", "PrevAddc", ",", "", ")", ")", "return", "AddCombineTo64bitMLAL", "(", "AddcNode", ",", "DCI", ",", "Subtarget", ")", ";", "SDNode", "*", "UmlalNode", "=", "nullptr", ";", "SDValue", "AddHi", ";", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "UmlalNode", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "AddHi", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "UmlalNode", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "AddHi", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";", "}", "auto", "*", "Zero", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "UmlalNode", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Zero", "||", "Zero", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddcNode", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "AddeNode", "=", "AddcNode", "->", "getGluedUser", "(", ")", ";", "if", "(", "!", "AddeNode", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "Zero", "&&", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "UmlalNode", ")", "||", "(", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "UmlalNode", "&&", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "Zero", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Ops", "[", "]", "=", "{", "UmlalNode", "->", "getOperand", "(", "", ")", ",", "UmlalNode", "->", "getOperand", "(", "", ")", ",", "UmlalNode", "->", "getOperand", "(", "", ")", ",", "AddHi", "}", ";", "SDValue", "UMAAL", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "AddcNode", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddeNode", ",", "", ")", ",", "SDValue", "(", "UMAAL", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddcNode", ",", "", ")", ",", "SDValue", "(", "UMAAL", ".", "getNode", "(", ")", ",", "", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", "AddcNode", ",", "", ")", ";"], "File": "ARMISelLowering134", "Func": "AddCombineTo64bitUMAAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77778, "Length": 450, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "PrevAddc", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "else", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "PrevAddc", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "PrevAddc", "==", "nullptr", ")", "return", "AddCombineTo64bitMLAL", "(", "AddcNode", ",", "DCI", ",", "Subtarget", ")", ";", "SDValue", "MLAL", "=", "AddCombineTo64bitMLAL", "(", "PrevAddc", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "MLAL", "!=", "SDValue", "(", "PrevAddc", ",", "", ")", ")", "return", "AddCombineTo64bitMLAL", "(", "AddcNode", ",", "DCI", ",", "Subtarget", ")", ";", "SDNode", "*", "UmlalNode", "=", "nullptr", ";", "SDValue", "AddHi", ";", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "UmlalNode", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "AddHi", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "UmlalNode", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "AddHi", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";", "}", "auto", "*", "Zero", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "UmlalNode", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Zero", "||", "Zero", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddcNode", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "AddeNode", "=", "AddcNode", "->", "getGluedUser", "(", ")", ";"], "ground_truth": ["if", "(", "!", "AddeNode", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering134", "Func": "AddCombineTo64bitUMAAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77779, "Length": 273, "Cover_Rate": 0.5055555555555555} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "", ")", "break", ";", "KnownZero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "", ")", ";", "break", ";", "case", "", ":", "{", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZero", ",", "KnownOne", ",", "Depth", "+", "", ")", ";", "if", "(", "KnownZero", "==", "", "&&", "KnownOne", "==", "", ")", "return", ";", "APInt", "KnownZeroRHS", ",", "KnownOneRHS", ";", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZeroRHS", ",", "KnownOneRHS", ",", "Depth", "+", "", ")", ";", "KnownZero", "&=", "KnownZeroRHS", ";", "KnownOne", "&=", "KnownOneRHS", ";"], "ground_truth": ["return", ";"], "File": "ARMISelLowering134", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77780, "Length": 104, "Cover_Rate": 0.3623693379790941} {"Template_token": ["", "MF", "->", "insert", "(", "++", "MBB", "->", "getIterator", "(", ")", ",", "ContBB", ")", ";", "ContBB", "->", "splice", "(", "ContBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "ContBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MBB", "->", "addSuccessor", "(", "ContBB", ")", ";", "MachineBasicBlock", "*", "TrapBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "File": "ARMISelLowering134", "Func": "EmitLowered__dbzchk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77781, "Length": 83, "Cover_Rate": 0.3401639344262295} {"Template_token": ["", "static", "TargetLowering", "::", "ArgListTy", "getDivRemArgList", "(", "const", "SDNode", "*", "N", ",", "LLVMContext", "*", "Context", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "ArgVT", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "Context", ")", ";", "Entry", ".", "Node", "=", "N", "->", "getOperand", "(", "i", ")", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "isSigned", ";", "Entry", ".", "isZExt", "=", "!", "isSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "Args", ".", "size", "(", ")", ">=", "", ")", "std", "::", "swap", "(", "Args", "[", "", "]", ",", "Args", "[", "", "]", ")", ";"], "ground_truth": ["return", "Args", ";"], "File": "ARMISelLowering134", "Func": "getDivRemArgList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77782, "Length": 210, "Cover_Rate": 0.9417040358744395} {"Template_token": ["", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "ArgVT", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "Context", ")", ";", "Entry", ".", "Node", "=", "N", "->", "getOperand", "(", "i", ")", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "isSigned", ";", "Entry", ".", "isZExt", "=", "!", "isSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering134", "Func": "getDivRemArgList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77783, "Length": 92, "Cover_Rate": 0.4125560538116592} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering134", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77784, "Length": 468, "Cover_Rate": 0.4785276073619632} {"Template_token": ["", "}", "if", "(", "isZeroOrAllOnes", "(", "N2", ",", "AllOnes", ")", ")", "{", "Invert", "=", "true", ";", "OtherOp", "=", "N1", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "if", "(", "AllOnes", ")", "return", "false", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "CC", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "CC", ".", "getValueType", "(", ")", "!=", "", ")", "return", "false", ";", "Invert", "=", "!", "AllOnes", ";", "if", "(", "AllOnes", ")", "OtherOp", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "VT", ")", ";", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "OtherOp", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "VT", ")", ";", "else", "OtherOp", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getAllOnesValue", "(", "VT", ".", "getSizeInBits", "(", ")", ")", ",", "dl", ",", "VT", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering134", "Func": "isConditionalZeroOrAllOnes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77785, "Length": 155, "Cover_Rate": 0.5916030534351145} {"Template_token": ["", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "", ")", ";", "}"], "ground_truth": ["switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{"], "File": "ARMISelLowering134", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77789, "Length": 214, "Cover_Rate": 0.32473444613050073} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Subtarget", "->", "hasDivide", "(", ")", "&&", "Op", "->", "getValueType", "(", "", ")", ".", "isSimple", "(", ")", "&&", "Op", "->", "getSimpleValueType", "(", "", ")", "==", "", ")", "{", "unsigned", "DivOpcode", "=", "isSigned", "?", "", ":", "", ";", "const", "SDValue", "Dividend", "=", "Op", "->", "getOperand", "(", "", ")", ";", "const", "SDValue", "Divisor", "=", "Op", "->", "getOperand", "(", "", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "DivOpcode", ",", "dl", ",", "VT", ",", "Dividend", ",", "Divisor", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Div", ",", "Divisor", ")", ";", "SDValue", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Dividend", ",", "Mul", ")", ";", "SDValue", "Values", "[", "", "]", "=", "{", "Div", ",", "Rem", "}", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "Values", ")", ";", "}"], "ground_truth": ["RTLIB", "::", "Libcall", "LC", "=", "getDivRemLibcall", "(", "Op", ".", "getNode", "(", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ";"], "File": "ARMISelLowering134", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77790, "Length": 176, "Cover_Rate": 0.37130801687763715} {"Template_token": ["", "bool", "IsTC", "=", "TLI", ".", "isInTailCallPosition", "(", "DAG", ",", "Op", ".", "getNode", "(", ")", ",", "TCChain", ")", "&&", "F", "->", "getReturnType", "(", ")", "==", "LCRTy", ";", "if", "(", "IsTC", ")", "InChain", "=", "TCChain", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "CallingConv", "::", "_AAPCS_VFP", ",", "LCRTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setTailCall", "(", "IsTC", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CI", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";"], "ground_truth": ["return", "!", "CI", ".", "second", ".", "getNode", "(", ")", "?", "DAG", ".", "getRoot", "(", ")", ":", "CI", ".", "first", ";"], "File": "ARMISelLowering134", "Func": "LowerFPOWI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77792, "Length": 114, "Cover_Rate": 0.30563002680965146} {"Template_token": ["", "assert", "(", "VecTy", "->", "getVectorNumElements", "(", ")", "%", "Factor", "==", "", "&&", "", ")", ";", "unsigned", "LaneLen", "=", "VecTy", "->", "getVectorNumElements", "(", ")", "/", "Factor", ";", "Type", "*", "EltTy", "=", "VecTy", "->", "getVectorElementType", "(", ")", ";", "VectorType", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "EltTy", ",", "LaneLen", ")", ";", "const", "DataLayout", "&", "DL", "=", "SI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "SubVecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeSizeInBits", "(", "EltTy", ")", "==", "", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "(", "SubVecSize", "!=", "", "&&", "SubVecSize", "!=", "", ")", "||", "EltIs64Bits", ")", "return", "false", ";", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "SI", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "Op0", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "LaneLen", ")", ";", "}", "static", "const", "", "StoreInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "SI", "->", "getPointerOperand", "(", ")", ",", "Int8Ptr", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Int8Ptr", ",", "SubVecTy", "}", ";", "Function", "*", "VstNFunc", "=", "", "(", "SI", "->", "getModule", "(", ")", ",", "StoreInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "auto", "Mask", "=", "SVI", "->", "getShuffleMask", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Factor", ";", "i", "++", ")", "{", "if", "(", "Mask", "[", "i", "]", ">=", "", ")", "{", "Ops", ".", "push_back", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "getSequentialMask", "(", "Builder", ",", "Mask", "[", "i", "]", ",", "LaneLen", ")", ")", ")", ";", "}", "else", "{", "unsigned", "StartMask", "=", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "LaneLen", ";", "j", "++", ")", "{", "if", "(", "Mask", "[", "j", "*", "Factor", "+", "i", "]", ">=", "", ")", "{", "StartMask", "=", "Mask", "[", "j", "*", "Factor", "+", "i", "]", "-", "j", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering134", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77793, "Length": 420, "Cover_Rate": 0.7954545454545454} {"Template_token": ["", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "if", "(", "IsPositionIndependent", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering134", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77794, "Length": 278, "Cover_Rate": 0.43302180685358255} {"Template_token": ["", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "const", "BaseRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "I", "=", "TRI", "->", "getCalleeSavedRegsViaCopy", "(", "&", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "if", "(", "I", ")", "{", "for", "(", ";", "*", "I", ";", "++", "I", ")", "{", "if", "(", "", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*", "I", ",", "", ")", ")", ";", "else", "if", "(", "", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*", "I", ",", "", "(", "", ")", ")", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}", "}", "RetOps", "[", "", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "", ")", "&&", "!", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "report_fatal_error", "(", "", ")", ";", "return", "LowerInterruptReturn", "(", "RetOps", ",", "dl", ",", "DAG", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "RetOps", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering134", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77796, "Length": 276, "Cover_Rate": 0.30666666666666664} {"Template_token": ["", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Arg", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "const", "BaseRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "I", "=", "TRI", "->", "getCalleeSavedRegsViaCopy", "(", "&", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "if", "(", "I", ")", "{", "for", "(", ";", "*", "I", ";", "++", "I", ")", "{", "if", "(", "", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*", "I", ",", "", ")", ")", ";", "else", "if", "(", "", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*", "I", ",", "", "(", "", ")", ")", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering134", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77797, "Length": 378, "Cover_Rate": 0.42} {"Template_token": ["", "bool", "IsScalarToVector", "=", "true", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "V1", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "V1", ".", "getOperand", "(", "i", ")", ".", "isUndef", "(", ")", ")", "{", "IsScalarToVector", "=", "false", ";", "break", ";", "}", "if", "(", "IsScalarToVector", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ".", "getOperand", "(", "", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "DAG", ".", "getConstant", "(", "Lane", ",", "dl", ",", "", ")", ")", ";", "}", "bool", "ReverseVEXT", ";", "unsigned", "Imm", ";", "if", "(", "isVEXTMask", "(", "ShuffleMask", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", ")", "{", "if", "(", "ReverseVEXT", ")", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "dl", ",", "", ")", ")", ";", "}", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "V2", "->", "isUndef", "(", ")", "&&", "isSingletonVEXTMask", "(", "ShuffleMask", ",", "VT", ",", "Imm", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "V1", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "dl", ",", "", ")", ")", ";", "}", "unsigned", "WhichResult", ";", "bool", "isV_UNDEF", ";", "if", "(", "unsigned", "ShuffleOpc", "=", "isNEONTwoResultShuffleMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", "{", "if", "(", "isV_UNDEF", ")", "V2", "=", "V1", ";", "return", "DAG", ".", "getNode", "(", "ShuffleOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "}", "if", "(", "V1", "->", "getOpcode", "(", ")", "==", "", "&&", "V2", "->", "isUndef", "(", ")", ")", "{", "SDValue", "SubV1", "=", "V1", "->", "getOperand", "(", "", ")", ";", "SDValue", "SubV2", "=", "V1", "->", "getOperand", "(", "", ")", ";", "EVT", "SubVT", "=", "SubV1", ".", "getValueType", "(", ")", ";", "assert", "(", "all_of", "(", "ShuffleMask", ",", "[", "&", "]", "(", "int", "i", ")", "{"], "ground_truth": ["return", "i", "<", "(", "int", ")", "VT", ".", "getVectorNumElements", "(", ")", ";"], "File": "ARMISelLowering134", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77798, "Length": 413, "Cover_Rate": 0.36613475177304966} {"Template_token": ["", "case", "", ":", "return", "PerformADDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformXORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformBFICombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVDUPCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformBRCONDCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering134", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77800, "Length": 311, "Cover_Rate": 0.5456140350877193} {"Template_token": ["", "if", "(", "!", "EnableConstpoolPromotion", "||", "DAG", ".", "getMachineFunction", "(", ")", ".", "getTarget", "(", ")", ".", "Options", ".", "EnableFastISel", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVar", "||", "!", "GVar", "->", "hasInitializer", "(", ")", "||", "!", "GVar", "->", "isConstant", "(", ")", "||", "!", "GVar", "->", "hasGlobalUnnamedAddr", "(", ")", "||", "!", "GVar", "->", "hasLocalLinkage", "(", ")", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "Init", "=", "GVar", "->", "getInitializer", "(", ")", ";", "if", "(", "!", "isSimpleType", "(", "Init", "->", "getType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "CDAInit", "=", "dyn_cast", "<", "ConstantDataArray", ">", "(", "Init", ")", ";", "unsigned", "Size", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "Init", "->", "getType", "(", ")", ")", ";", "unsigned", "Align", "=", "GVar", "->", "getAlignment", "(", ")", ";", "unsigned", "RequiredPadding", "=", "", "-", "(", "Size", "%", "", ")", ";", "bool", "PaddingPossible", "=", "RequiredPadding", "==", "", "||", "(", "CDAInit", "&&", "CDAInit", "->", "isString", "(", ")", ")", ";", "if", "(", "!", "PaddingPossible", "||", "Align", ">", "", "||", "Size", ">", "ConstpoolPromotionMaxSize", ")", "return", "SDValue", "(", ")", ";", "unsigned", "PaddedSize", "=", "Size", "+", "(", "(", "RequiredPadding", "==", "", ")", "?", "", ":", "RequiredPadding", ")", ";"], "ground_truth": ["MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";"], "File": "ARMISelLowering134", "Func": "promoteToConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77801, "Length": 213, "Cover_Rate": 0.4311740890688259} {"Template_token": ["", "ShuffleSourceInfo", "(", "SDValue", "Vec", ")", ":", "Vec", "(", "Vec", ")", ",", "MinElt", "(", "UINT_MAX", ")", ",", "MaxElt", "(", "", ")", ",", "ShuffleVec", "(", "Vec", ")", ",", "WindowBase", "(", "", ")", ",", "WindowScale", "(", "", ")", "{", "}", "}", ";", "SmallVector", "<", "ShuffleSourceInfo", ",", "", ">", "Sources", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "else", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "", ")", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "SourceVec", "=", "V", ".", "getOperand", "(", "", ")", ";", "auto", "Source", "=", "find", "(", "Sources", ",", "SourceVec", ")", ";", "if", "(", "Source", "==", "Sources", ".", "end", "(", ")", ")", "Source", "=", "Sources", ".", "insert", "(", "Sources", ".", "end", "(", ")", ",", "ShuffleSourceInfo", "(", "SourceVec", ")", ")", ";", "unsigned", "EltNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Source", "->", "MinElt", "=", "std", "::", "min", "(", "Source", "->", "MinElt", ",", "EltNo", ")", ";", "Source", "->", "MaxElt", "=", "std", "::", "max", "(", "Source", "->", "MaxElt", ",", "EltNo", ")", ";", "}", "if", "(", "Sources", ".", "size", "(", ")", ">", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "SmallestEltTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "for", "(", "auto", "&", "Source", ":", "Sources", ")", "{", "EVT", "SrcEltTy", "=", "Source", ".", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "SrcEltTy", ".", "bitsLT", "(", "SmallestEltTy", ")", ")", "SmallestEltTy", "=", "SrcEltTy", ";", "}", "unsigned", "ResMultiplier", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "NumElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "EVT", "ShuffleVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SmallestEltTy", ",", "NumElts", ")", ";", "for", "(", "auto", "&", "Src", ":", "Sources", ")", "{", "EVT", "SrcVT", "=", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", "continue", ";", "EVT", "EltVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";"], "ground_truth": ["unsigned", "NumSrcElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "EltVT", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMISelLowering134", "Func": "ReconstructShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77802, "Length": 393, "Cover_Rate": 0.3099369085173502} {"Template_token": ["", "struct", "ShuffleSourceInfo", "{", "SDValue", "Vec", ";", "unsigned", "MinElt", ";", "unsigned", "MaxElt", ";", "SDValue", "ShuffleVec", ";", "int", "WindowBase", ";", "int", "WindowScale", ";", "bool", "operator", "==", "(", "SDValue", "OtherVec", ")", "{", "return", "Vec", "==", "OtherVec", ";", "}", "ShuffleSourceInfo", "(", "SDValue", "Vec", ")", ":", "Vec", "(", "Vec", ")", ",", "MinElt", "(", "UINT_MAX", ")", ",", "MaxElt", "(", "", ")", ",", "ShuffleVec", "(", "Vec", ")", ",", "WindowBase", "(", "", ")", ",", "WindowScale", "(", "", ")", "{", "}", "}", ";", "SmallVector", "<", "ShuffleSourceInfo", ",", "", ">", "Sources", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "else", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "", ")", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "SourceVec", "=", "V", ".", "getOperand", "(", "", ")", ";", "auto", "Source", "=", "find", "(", "Sources", ",", "SourceVec", ")", ";", "if", "(", "Source", "==", "Sources", ".", "end", "(", ")", ")", "Source", "=", "Sources", ".", "insert", "(", "Sources", ".", "end", "(", ")", ",", "ShuffleSourceInfo", "(", "SourceVec", ")", ")", ";", "unsigned", "EltNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Source", "->", "MinElt", "=", "std", "::", "min", "(", "Source", "->", "MinElt", ",", "EltNo", ")", ";", "Source", "->", "MaxElt", "=", "std", "::", "max", "(", "Source", "->", "MaxElt", ",", "EltNo", ")", ";", "}", "if", "(", "Sources", ".", "size", "(", ")", ">", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "SmallestEltTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "for", "(", "auto", "&", "Source", ":", "Sources", ")", "{", "EVT", "SrcEltTy", "=", "Source", ".", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "SrcEltTy", ".", "bitsLT", "(", "SmallestEltTy", ")", ")", "SmallestEltTy", "=", "SrcEltTy", ";", "}", "unsigned", "ResMultiplier", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "NumElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "EVT", "ShuffleVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SmallestEltTy", ",", "NumElts", ")", ";", "for", "(", "auto", "&", "Src", ":", "Sources", ")", "{", "EVT", "SrcVT", "=", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", "continue", ";", "EVT", "EltVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumSrcElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "EltVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "DestVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumSrcElts", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "<", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "", "*", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getUNDEF", "(", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ")", ")", ";"], "File": "ARMISelLowering134", "Func": "ReconstructShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77803, "Length": 515, "Cover_Rate": 0.4061514195583596} {"Template_token": ["", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "MachineConstantPool", "*", "MCP", "=", "MF", "->", "getConstantPool", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "bool", "isThumb", "=", "Subtarget", "->", "isThumb", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "unsigned", "PCLabelId", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "isThumb", "||", "isThumb2", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolMBB", "::", "Create", "(", "F", "->", "getContext", "(", ")", ",", "DispatchBB", ",", "PCLabelId", ",", "PCAdj", ")", ";", "unsigned", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "CPV", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb", "?", "&", "", ":", "&", "", ";", "MachineMemOperand", "*", "CPMMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "*", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "", ")", ";", "MachineMemOperand", "*", "FIMMOSt", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "", ")", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ")", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ")", ";"], "File": "ARMISelLowering134", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77805, "Length": 366, "Cover_Rate": 0.4080267558528428} {"Template_token": ["", "unsigned", "LowElt", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getBuildVector", "(", "", ",", "SDLoc", "(", "N", ")", ",", "{", "BVN", "->", "getOperand", "(", "LowElt", ")", ",", "BVN", "->", "getOperand", "(", "LowElt", "+", "", ")", "}", ")", ";", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "TruncVT", "=", "", "(", "EltSize", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "SDLoc", "dl", "(", "N", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{"], "File": "ARMISelLowering134", "Func": "SkipExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77806, "Length": 129, "Cover_Rate": 0.36235955056179775} {"Template_token": ["", "EVT", "EltType", "=", "V", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";"], "ground_truth": ["return", "EltType", ".", "getSizeInBits", "(", ")", "/", "", ";"], "File": "ARMISelLowering136", "Func": "getExtFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77808, "Length": 22, "Cover_Rate": 0.6875} {"Template_token": ["", "static", "unsigned", "getExtFactor", "(", "SDValue", "&", "V", ")", "{", "EVT", "EltType", "=", "V", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";"], "ground_truth": ["return", "EltType", ".", "getSizeInBits", "(", ")", "/", "", ";"], "File": "ARMISelLowering136", "Func": "getExtFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77809, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering136", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77810, "Length": 318, "Cover_Rate": 0.3361522198731501} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RVLocs1", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocInfo", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocInfo", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocReg", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocReg", "(", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocMemOffset", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocMemOffset", "(", ")", ")", "return", "false", ";", "}", "}", "}", "const", "FunctionInfo", "*", "AFI_Caller", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";"], "ground_truth": ["i", "!=", "e", ";"], "File": "ARMISelLowering136", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77811, "Length": 296, "Cover_Rate": 0.36633663366336633} {"Template_token": ["", "MachineFrameInfo", "*", "FrameInfo", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "StructType", "*", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ",", "nullptr", ")", ";", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "const", "uint64_t", "ByteSize", "=", "DL", ".", "getTypeAllocSize", "(", "RetTy", ")", ";", "const", "unsigned", "StackAlign", "=", "DL", ".", "getPrefTypeAlignment", "(", "RetTy", ")", ";", "int", "FrameIdx", "=", "FrameInfo", "->", "CreateStackObject", "(", "ByteSize", ",", "StackAlign", ",", "false", ")", ";", "SDValue", "SRet", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "getPointerTy", "(", "DL", ")", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "SRet", ";", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Entry", ".", "isSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";"], "ground_truth": ["const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";"], "File": "ARMISelLowering136", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77812, "Length": 183, "Cover_Rate": 0.378099173553719} {"Template_token": ["", "const", "unsigned", "StackAlign", "=", "DL", ".", "getPrefTypeAlignment", "(", "RetTy", ")", ";", "int", "FrameIdx", "=", "FrameInfo", "->", "CreateStackObject", "(", "ByteSize", ",", "StackAlign", ",", "false", ")", ";", "SDValue", "SRet", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "getPointerTy", "(", "DL", ")", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "SRet", ";", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Entry", ".", "isSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DL", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "SRet", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "dl", ")", ")", ";"], "File": "ARMISelLowering136", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77813, "Length": 280, "Cover_Rate": 0.5785123966942148} {"Template_token": ["", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "VecTy", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "LI", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "LI", "->", "getPointerOperand", "(", ")", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "CallInst", "*", "VldN", "=", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";", "i", "++", ")", "{", "ShuffleVectorInst", "*", "SV", "=", "Shuffles", "[", "i", "]", ";"], "ground_truth": ["unsigned", "Index", "=", "Indices", "[", "i", "]", ";"], "File": "ARMISelLowering136", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77814, "Length": 139, "Cover_Rate": 0.35732647814910024} {"Template_token": ["", "static", "const", "", "LoadInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "VecTy", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "LI", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "LI", "->", "getPointerOperand", "(", ")", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "CallInst", "*", "VldN", "=", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";", "i", "++", ")", "{", "ShuffleVectorInst", "*", "SV", "=", "Shuffles", "[", "i", "]", ";", "unsigned", "Index", "=", "Indices", "[", "i", "]", ";", "Value", "*", "SubVec", "=", "Builder", ".", "CreateExtractValue", "(", "VldN", ",", "Index", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "SubVec", "=", "Builder", ".", "CreateIntToPtr", "(", "SubVec", ",", "SV", "->", "getType", "(", ")", ")", ";", "SV", "->", "replaceAllUsesWith", "(", "SubVec", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering136", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77815, "Length": 203, "Cover_Rate": 0.5218508997429306} {"Template_token": ["", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "Op0", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "NumSubElts", ")", ";", "}", "static", "", "StoreInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "Function", "*", "VstNFunc", "=", "", "(", "SI", "->", "getModule", "(", ")", ",", "StoreInts", "[", "Factor", "-", "", "]", ",", "SubVecTy", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "SI", "->", "getPointerOperand", "(", ")", ",", "Int8Ptr", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Factor", ";", "i", "++", ")", "Ops", ".", "push_back", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "getSequentialMask", "(", "Builder", ",", "NumSubElts", "*", "i", ",", "NumSubElts", ")", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "SI", "->", "getAlignment", "(", ")", ")", ")", ";"], "File": "ARMISelLowering136", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77816, "Length": 209, "Cover_Rate": 0.5122549019607843} {"Template_token": ["", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering136", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77817, "Length": 376, "Cover_Rate": 0.44339622641509435} {"Template_token": ["", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", "||", "Attr", ".", "getValueAsString", "(", ")", "==", "", ")", "return", "false", ";"], "ground_truth": ["return", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";"], "File": "ARMISelLowering136", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77818, "Length": 28, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "auto", "Attr", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFnAttribute", "(", "", ")", ";", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", "||", "Attr", ".", "getValueAsString", "(", ")", "==", "", ")", "return", "false", ";"], "ground_truth": ["return", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";"], "File": "ARMISelLowering136", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77819, "Length": 58, "Cover_Rate": 0.8285714285714286} {"Template_token": ["", "case", "", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "{"], "File": "ARMISelLowering136", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77820, "Length": 234, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "ExpandREAD_REGISTER", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerREM", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering136", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77822, "Length": 83, "Cover_Rate": 0.5460526315789473} {"Template_token": ["", "EVT", "NewVT", "=", "getExtensionTo64Bits", "(", "OrigTy", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "ExtOpcode", ",", "N", "->", "getDebugLoc", "(", ")", ",", "NewVT", ",", "N", ")", ";"], "File": "ARMISelLowering137", "Func": "AddRequiredExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77823, "Length": 26, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "if", "(", "InRegsParamRecordIdx", "<", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ")", "{", "unsigned", "RBegin", ",", "REnd", ";", "CCInfo", ".", "getInRegsParamInfo", "(", "InRegsParamRecordIdx", ",", "RBegin", ",", "REnd", ")", ";", "NumGPRs", "=", "REnd", "-", "RBegin", ";", "}", "else", "{", "unsigned", "int", "firstUnalloced", ";", "firstUnalloced", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "", "]", ")", ")", ";", "NumGPRs", "=", "(", "firstUnalloced", "<=", "", ")", "?", "(", "", "-", "firstUnalloced", ")", ":", "", ";", "}", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "ArgRegsSize", "=", "NumGPRs", "*", "", ";", "ArgRegsSaveSize", "=", "(", "ArgRegsSize", "+", "Align", "-", "", ")", "&", "~", "(", "Align", "-", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering137", "Func": "computeRegArea", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77825, "Length": 120, "Cover_Rate": 0.8053691275167785} {"Template_token": ["", "assert", "(", "DestVT", ".", "getSizeInBits", "(", ")", ">", "", "&&", "", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "*", "", "!=", "DestVT", ".", "getSizeInBits", "(", ")", "&&", "SrcVT", ".", "getSizeInBits", "(", ")", "*", "", "!=", "DestVT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "unsigned", "SrcEltSize", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "DestEltSize", "=", "DestVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDValue", "Mid", ",", "SplitLo", ",", "SplitHi", ",", "ExtLo", ",", "ExtHi", ";", "EVT", "MidVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "SrcEltSize", "*", "", ")", ",", "NumElts", ")", ";", "EVT", "SplitVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "SrcEltSize", "*", "", ")", ",", "NumElts", "/", "", ")", ";", "EVT", "ExtVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "DestEltSize", ")", ",", "NumElts", "/", "", ")", ";", "Mid", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "MidVT", ",", "Op", ")", ";", "SplitLo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SplitVT", ",", "Mid", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "SplitHi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SplitVT", ",", "Mid", ",", "DAG", ".", "getIntPtrConstant", "(", "NumElts", "/", "", ")", ")", ";", "ExtLo", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "ExtVT", ",", "SplitLo", ")", ";", "ExtHi", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "ExtVT", ",", "SplitHi", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "ExtLo", ",", "ExtHi", ")", ";"], "File": "ARMISelLowering137", "Func": "ExpandVectorExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77826, "Length": 304, "Cover_Rate": 0.8611898016997167} {"Template_token": ["", "unsigned", "NumElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDValue", "Mid", ",", "SplitLo", ",", "SplitHi", ",", "ExtLo", ",", "ExtHi", ";", "EVT", "MidVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "SrcEltSize", "*", "", ")", ",", "NumElts", ")", ";", "EVT", "SplitVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "SrcEltSize", "*", "", ")", ",", "NumElts", "/", "", ")", ";", "EVT", "ExtVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "DestEltSize", ")", ",", "NumElts", "/", "", ")", ";", "Mid", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "MidVT", ",", "Op", ")", ";"], "ground_truth": ["SplitLo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SplitVT", ",", "Mid", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";"], "File": "ARMISelLowering137", "Func": "ExpandVectorExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77827, "Length": 143, "Cover_Rate": 0.40509915014164305} {"Template_token": ["", "SDValue", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT8Bit", ",", "N0", ")", ";", "SDValue", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT8Bit", ",", "N1", ")", ";"], "ground_truth": ["SDValue", "N3", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT8Bit", ",", "N1", ",", "N2", ")", ";"], "File": "ARMISelLowering137", "Func": "getCTPOP16BitCounts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77828, "Length": 50, "Cover_Rate": 0.3401360544217687} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "State", "->", "getInRegsParamsCount", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "RB", ",", "RE", ";", "State", "->", "getInRegsParamInfo", "(", "i", ",", "RB", ",", "RE", ")", ";", "assert", "(", "NSAAOffset", ">=", "(", "RE", "-", "RB", ")", "*", "", "&&", "", ")", ";", "NSAAOffset", "-=", "(", "RE", "-", "RB", ")", "*", "", ";", "}", "}", "if", "(", "(", "", "<=", "reg", ")", "&&", "(", "reg", "<=", "", ")", ")", "{", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "Align", ">", "", ")", "{", "unsigned", "AlignInRegs", "=", "Align", "/", "", ";", "unsigned", "Waste", "=", "(", "", "-", "reg", ")", "%", "AlignInRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Waste", ";", "++", "i", ")", "reg", "=", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "", ")", ";", "}", "if", "(", "reg", "!=", "", ")", "{", "unsigned", "excess", "=", "", "*", "(", "", "-", "reg", ")", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "NSAAOffset", "!=", "", "&&", "size", ">", "excess", ")", "{", "while", "(", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMISelLowering137", "Func": "HandleByVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77829, "Length": 188, "Cover_Rate": 0.5266106442577031} {"Template_token": ["", "if", "(", "i", "==", "", "&&", "isThisReturn", ")", "{", "assert", "(", "!", "VA", ".", "needsCustom", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", "==", "", "&&", "", ")", ";", "InVals", ".", "push_back", "(", "ThisVal", ")", ";", "continue", ";", "}", "SDValue", "Val", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "SDValue", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";"], "ground_truth": ["case", "CCValAssign", "::", "BCvt", ":"], "File": "ARMISelLowering137", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77832, "Length": 420, "Cover_Rate": 0.6741573033707865} {"Template_token": ["", "if", "(", "VT", ".", "is64BitVector", "(", ")", ")", "{", "SDValue", "Extended", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BitCounts", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Extended", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "}", "else", "{", "SDValue", "Extracted", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BitCounts", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Extracted", ")", ";"], "File": "ARMISelLowering137", "Func": "lowerCTPOP16BitElements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77833, "Length": 86, "Cover_Rate": 0.589041095890411} {"Template_token": ["", "if", "(", "VT", ".", "is64BitVector", "(", ")", ")", "{", "SDValue", "Extended", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Extended", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "}", "else", "{", "SDValue", "Extracted", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N2", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Extracted", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering137", "Func": "lowerCTPOP32BitElements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77834, "Length": 88, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "!=", "", "&&", "", ")", ";", "int", "index", "=", "ArgLocs", "[", "i", "]", ".", "getValNo", "(", ")", ";", "if", "(", "index", "!=", "lastInsIndex", ")", "{", "", "Flags", "=", "Ins", "[", "index", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "unsigned", "CurByValIndex", "=", "CCInfo", ".", "getInRegsParamsProceed", "(", ")", ";", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "CurOrigArg", ",", "CurByValIndex", ",", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "PartOffset", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ")", ";", "CCInfo", ".", "nextInRegsParam", "(", ")", ";", "}", "else", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ")", ";", "}", "lastInsIndex", "=", "index", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMISelLowering137", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77835, "Length": 335, "Cover_Rate": 0.31935176358436607} {"Template_token": ["", "AFI", "->", "setArgRegsSaveSize", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "std", "::", "advance", "(", "CurOrigArg", ",", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "OrigArgIndex", "-", "CurArgIdx", ")", ";", "CurArgIdx", "=", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "OrigArgIndex", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "}", "else", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMISelLowering137", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77836, "Length": 397, "Cover_Rate": 0.3784556720686368} {"Template_token": ["", "}", "unsigned", "PCLabelIndex", "=", "", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "FunctionInfo", "*", "AFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering137", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77837, "Length": 213, "Cover_Rate": 0.4541577825159915} {"Template_token": ["", "}", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";"], "ground_truth": ["CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";"], "File": "ARMISelLowering137", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77838, "Length": 119, "Cover_Rate": 0.31070496083550914} {"Template_token": ["", "bool", "isMLA", "=", "false", ";", "bool", "isN0SExt", "=", "isSignExtended", "(", "N0", ",", "DAG", ")", ";", "bool", "isN1SExt", "=", "isSignExtended", "(", "N1", ",", "DAG", ")", ";", "if", "(", "isN0SExt", "&&", "isN1SExt", ")", "NewOpc", "=", "", ";", "else", "{", "bool", "isN0ZExt", "=", "isZeroExtended", "(", "N0", ",", "DAG", ")", ";", "bool", "isN1ZExt", "=", "isZeroExtended", "(", "N1", ",", "DAG", ")", ";", "if", "(", "isN0ZExt", "&&", "isN1ZExt", ")", "NewOpc", "=", "", ";", "else", "if", "(", "isN1SExt", "||", "isN1ZExt", ")", "{", "if", "(", "isN1SExt", "&&", "isAddSubSExt", "(", "N0", ",", "DAG", ")", ")", "{", "NewOpc", "=", "", ";", "isMLA", "=", "true", ";", "}", "else", "if", "(", "isN1ZExt", "&&", "isAddSubZExt", "(", "N0", ",", "DAG", ")", ")", "{", "NewOpc", "=", "", ";", "isMLA", "=", "true", ";", "}", "else", "if", "(", "isN0ZExt", "&&", "isAddSubZExt", "(", "N1", ",", "DAG", ")", ")", "{", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "NewOpc", "=", "", ";", "isMLA", "=", "true", ";", "}", "}", "if", "(", "!", "NewOpc", ")", "{", "if", "(", "VT", "==", "", ")", "return", "SDValue", "(", ")", ";", "else", "return", "Op", ";", "}", "}", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Op0", ";", "SDValue", "Op1", "=", "SkipExtensionForVMULL", "(", "N1", ",", "DAG", ")", ";", "if", "(", "!", "isMLA", ")", "{"], "ground_truth": ["Op0", "=", "SkipExtensionForVMULL", "(", "N0", ",", "DAG", ")", ";"], "File": "ARMISelLowering137", "Func": "LowerMUL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77839, "Length": 210, "Cover_Rate": 0.45951859956236324} {"Template_token": ["", "bool", "isN0ZExt", "=", "isZeroExtended", "(", "N0", ",", "DAG", ")", ";", "bool", "isN1ZExt", "=", "isZeroExtended", "(", "N1", ",", "DAG", ")", ";", "if", "(", "isN0ZExt", "&&", "isN1ZExt", ")", "NewOpc", "=", "", ";", "else", "if", "(", "isN1SExt", "||", "isN1ZExt", ")", "{", "if", "(", "isN1SExt", "&&", "isAddSubSExt", "(", "N0", ",", "DAG", ")", ")", "{", "NewOpc", "=", "", ";", "isMLA", "=", "true", ";", "}", "else", "if", "(", "isN1ZExt", "&&", "isAddSubZExt", "(", "N0", ",", "DAG", ")", ")", "{", "NewOpc", "=", "", ";", "isMLA", "=", "true", ";", "}", "else", "if", "(", "isN0ZExt", "&&", "isAddSubZExt", "(", "N1", ",", "DAG", ")", ")", "{", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "NewOpc", "=", "", ";", "isMLA", "=", "true", ";", "}", "}", "if", "(", "!", "NewOpc", ")", "{", "if", "(", "VT", "==", "", ")", "return", "SDValue", "(", ")", ";", "else", "return", "Op", ";", "}", "}", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Op0", ";", "SDValue", "Op1", "=", "SkipExtensionForVMULL", "(", "N1", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "!", "isMLA", ")", "{"], "File": "ARMISelLowering137", "Func": "LowerMUL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77840, "Length": 164, "Cover_Rate": 0.3588621444201313} {"Template_token": ["", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering137", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77841, "Length": 246, "Cover_Rate": 0.39109697933227344} {"Template_token": ["", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Arg", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "", ")", ",", "Flag", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}"], "ground_truth": ["RetOps", "[", "", "]", "=", "Chain", ";"], "File": "ARMISelLowering137", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77842, "Length": 426, "Cover_Rate": 0.624633431085044} {"Template_token": ["", "OpLHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "OpLHS", ")", ";", "unsigned", "ExtractNum", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "OpLHS", ",", "OpLHS", ",", "DAG", ".", "getConstant", "(", "ExtractNum", ",", "", ")", ")", ";"], "File": "ARMISelLowering137", "Func": "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77843, "Length": 53, "Cover_Rate": 0.4380165289256198} {"Template_token": ["", "assert", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "", ")", ";", "OpLHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "OpLHS", ")", ";"], "ground_truth": ["unsigned", "ExtractNum", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";"], "File": "ARMISelLowering137", "Func": "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77844, "Length": 43, "Cover_Rate": 0.35537190082644626} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "", ")", ")", ";", "}", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "V2", "->", "getOpcode", "(", ")", "==", "", "&&", "isSingletonVEXTMask", "(", "ShuffleMask", ",", "VT", ",", "Imm", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "V1", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "", ")", ")", ";", "}", "unsigned", "WhichResult", ";", "if", "(", "isVTRNMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVUZPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVZIPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVTRN_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVUZP_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVZIP_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "", ")", "{"], "ground_truth": ["unsigned", "PFIndexes", "[", "", "]", ";"], "File": "ARMISelLowering137", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77846, "Length": 407, "Cover_Rate": 0.34697357203751067} {"Template_token": ["", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "ExpandVectorExtension", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":"], "ground_truth": ["ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";"], "File": "ARMISelLowering137", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77847, "Length": 125, "Cover_Rate": 0.34916201117318435} {"Template_token": ["", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "AddRequiredExtensionForVMULL", "(", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ",", "N", "->", "getOperand", "(", "", ")", "->", "getValueType", "(", "", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "N", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "return", "SkipLoadExtensionForVMULL", "(", "LD", ",", "DAG", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDNode", "*", "BVN", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "assert", "(", "BVN", "->", "getOpcode", "(", ")", "==", "", "&&", "BVN", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "unsigned", "LowElt", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isBigEndian", "(", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "", ",", "BVN", "->", "getOperand", "(", "LowElt", ")", ",", "BVN", "->", "getOperand", "(", "LowElt", "+", "", ")", ")", ";", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "TruncVT", "=", "", "(", "EltSize", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "const", "APInt", "&", "CInt", "=", "C", "->", "getAPIntValue", "(", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "CInt", ".", "zextOrTrunc", "(", "", ")", ",", "", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "", "(", "TruncVT", ",", "NumElts", ")", ",", "Ops", ".", "data", "(", ")", ",", "NumElts", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering137", "Func": "SkipExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77848, "Length": 332, "Cover_Rate": 0.8997289972899729} {"Template_token": ["", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "for", "(", "unsigned", "i", "=", "", ";", "firstRegToSaveIndex", "<", "lastRegToSaveIndex", ";", "++", "firstRegToSaveIndex", ",", "++", "i", ")", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "&", "", ";", "else", "RC", "=", "&", "", ";", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPRArgRegs", "[", "firstRegToSaveIndex", "]", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", "OrigArg", ",", "OffsetFromOrigArg", "+", "", "*", "i", ")", ",", "false", ",", "false", ",", "", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "", ",", "getPointerTy", "(", ")", ")", ")", ";", "}"], "ground_truth": ["AFI", "->", "setArgRegsSaveSize", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getArgRegsSaveSize", "(", ")", ")", ";"], "File": "ARMISelLowering137", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77851, "Length": 182, "Cover_Rate": 0.4155251141552511} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "", ",", "ArgOffset", ",", "ForceMutable", ")", ";"], "ground_truth": ["AFI", "->", "setVarArgsFrameIndex", "(", "FrameIndex", ")", ";"], "File": "ARMISelLowering137", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77852, "Length": 58, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "", ",", "ArgOffset", ",", "ForceMutable", ")", ";"], "ground_truth": ["AFI", "->", "setVarArgsFrameIndex", "(", "FrameIndex", ")", ";"], "File": "ARMISelLowering137", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77853, "Length": 48, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "}", "else", "{", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedBitwiseVT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedBitwiseVT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedBitwiseVT", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";"], "File": "ARMISelLowering139", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77854, "Length": 244, "Cover_Rate": 0.4969450101832994} {"Template_token": ["", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "if", "(", "!", "HasMVEFP", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "}", "}", "const", "MVT", "FloatTypes", "[", "]", "=", "{", "", ",", "", "}", ";", "for", "(", "auto", "VT", ":", "FloatTypes", ")", "{", "addRegisterClass", "(", "VT", ",", "&", "", ")", ";", "if", "(", "!", "HasMVEFP", ")", "setAllExpand", "(", "VT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "if", "(", "HasMVEFP", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";"], "File": "ARMISelLowering13", "Func": "addMVEVectorTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77860, "Length": 365, "Cover_Rate": 0.39847161572052403} {"Template_token": ["", "case", "'x'", ":", "return", "C_RegisterClass", ";", "case", "'t'", ":", "return", "C_RegisterClass", ";", "case", "'j'", ":", "return", "C_Other", ";", "case", "'Q'", ":", "return", "C_Memory", ";", "}", "}", "else", "if", "(", "Constraint", ".", "size", "(", ")", "==", "", ")", "{", "switch", "(", "Constraint", "[", "", "]", ")", "{"], "ground_truth": ["default", ":", "break", ";"], "File": "ARMISelLowering13", "Func": "getConstraintType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77862, "Length": 50, "Cover_Rate": 0.3968253968253968} {"Template_token": ["", "case", "'j'", ":", "return", "C_Other", ";", "case", "'Q'", ":", "return", "C_Memory", ";", "}", "}", "else", "if", "(", "Constraint", ".", "size", "(", ")", "==", "", ")", "{", "switch", "(", "Constraint", "[", "", "]", ")", "{"], "ground_truth": ["default", ":", "break", ";"], "File": "ARMISelLowering13", "Func": "getConstraintType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77863, "Length": 38, "Cover_Rate": 0.30158730158730157} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ")", ".", "addReg", "(", "GPRPair0", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "destlo", ")", ".", "addReg", "(", "GPRPair0", ",", "", ",", "", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "desthi", ")", ".", "addReg", "(", "GPRPair0", ",", "", ",", "", ")", ";", "if", "(", "IsCmpxchg", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "i", "==", "", "?", "destlo", ":", "desthi", ")", ".", "addReg", "(", "i", "==", "", "?", "vallo", ":", "valhi", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "->", "addSuccessor", "(", "i", "==", "", "?", "contBB", ":", "cont2BB", ")", ";", "BB", "=", "(", "i", "==", "", "?", "contBB", ":", "cont2BB", ")", ";", "}", "unsigned", "setlo", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "sethi", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "undef", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "r1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "undef", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "r1", ")", ".", "addReg", "(", "undef", ")", ".", "addReg", "(", "setlo", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "GPRPair1", ")", ".", "addReg", "(", "r1", ")", ".", "addReg", "(", "sethi", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "if", "(", "Op1", ")", "{", "unsigned", "tmpRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Op1", ")", ",", "tmpRegLo", ")", ".", "addReg", "(", "destlo", ")", ".", "addReg", "(", "vallo", ")", ")", ".", "addReg", "(", "NeedsCarry", "?", "", ":", "", ",", "getDefRegState", "(", "NeedsCarry", ")", ")", ";", "unsigned", "tmpRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Op2", ")", ",", "tmpRegHi", ")", ".", "addReg", "(", "desthi", ")", ".", "addReg", "(", "valhi", ")", ")", ".", "addReg", "(", "IsMinMax", "?", "", ":", "", ",", "getDefRegState", "(", "IsMinMax", ")", ")", ";"], "File": "ARMISelLowering141", "Func": "EmitAtomicBinary64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77865, "Length": 461, "Cover_Rate": 0.30130718954248364} {"Template_token": ["", "break", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "}", "if", "(", "Res", ".", "getNode", "(", ")", ")", "Results", ".", "push_back", "(", "Res", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering141", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77867, "Length": 211, "Cover_Rate": 0.6261127596439169} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMISelLowering141", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77868, "Length": 184, "Cover_Rate": 0.5459940652818991} {"Template_token": ["", "unsigned", "ExtOp", "=", "", ";", "switch", "(", "LD", "->", "getExtensionType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "ExtOp", "=", "", ";", "break", ";", "case", "", ":", "ExtOp", "=", "", ";", "break", ";", "}"], "ground_truth": ["", "MemType", "=", "LD", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ";"], "File": "ARMISelLowering141", "Func": "SkipLoadExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77869, "Length": 58, "Cover_Rate": 0.3258426966292135} {"Template_token": ["", "if", "(", "SrcEltTy", ".", "bitsLT", "(", "SmallestEltTy", ")", ")", "SmallestEltTy", "=", "SrcEltTy", ";", "}", "unsigned", "ResMultiplier", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "NumElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "EVT", "ShuffleVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SmallestEltTy", ",", "NumElts", ")", ";", "for", "(", "auto", "&", "Src", ":", "Sources", ")", "{", "EVT", "SrcVT", "=", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", "continue", ";", "EVT", "EltVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumSrcElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "EltVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "DestVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumSrcElts", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "<", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "", "*", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getUNDEF", "(", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "", "*", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Src", ".", "MaxElt", "-", "Src", ".", "MinElt", ">=", "NumSrcElts", ")", "{", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Src", ".", "MinElt", ">=", "NumSrcElts", ")", "{", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "NumSrcElts", ",", "dl", ",", "", ")", ")", ";", "Src", ".", "WindowBase", "=", "-", "NumSrcElts", ";", "}", "else", "if", "(", "Src", ".", "MaxElt", "<", "NumSrcElts", ")", "{", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "else", "{", "SDValue", "VEXTSrc1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "VEXTSrc2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "NumSrcElts", ",", "dl", ",", "", ")", ")", ";", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "VEXTSrc1", ",", "VEXTSrc2", ",", "DAG", ".", "getConstant", "(", "Src", ".", "MinElt", ",", "dl", ",", "", ")", ")", ";", "Src", ".", "WindowBase", "=", "-", "Src", ".", "MinElt", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering143", "Func": "ReconstructShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77870, "Length": 443, "Cover_Rate": 0.3504746835443038} {"Template_token": ["", "EVT", "EltVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumSrcElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "EltVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "DestVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumSrcElts", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "<", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "", "*", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getUNDEF", "(", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "", "*", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Src", ".", "MaxElt", "-", "Src", ".", "MinElt", ">=", "NumSrcElts", ")", "{", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Src", ".", "MinElt", ">=", "NumSrcElts", ")", "{", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "NumSrcElts", ",", "dl", ",", "", ")", ")", ";", "Src", ".", "WindowBase", "=", "-", "NumSrcElts", ";", "}", "else", "if", "(", "Src", ".", "MaxElt", "<", "NumSrcElts", ")", "{", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "else", "{", "SDValue", "VEXTSrc1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "VEXTSrc2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "NumSrcElts", ",", "dl", ",", "", ")", ")", ";", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "VEXTSrc1", ",", "VEXTSrc2", ",", "DAG", ".", "getConstant", "(", "Src", ".", "MinElt", ",", "dl", ",", "", ")", ")", ";", "Src", ".", "WindowBase", "=", "-", "Src", ".", "MinElt", ";", "}", "}", "for", "(", "auto", "&", "Src", ":", "Sources", ")", "{", "EVT", "SrcEltTy", "=", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "SrcEltTy", "==", "SmallestEltTy", ")", "continue", ";", "assert", "(", "ShuffleVT", ".", "getVectorElementType", "(", ")", "==", "SmallestEltTy", ")", ";", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ShuffleVT", ",", "Src", ".", "ShuffleVec", ")", ";", "Src", ".", "WindowScale", "=", "SrcEltTy", ".", "getSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "Src", ".", "WindowBase", "*=", "Src", ".", "WindowScale", ";", "}", "LLVM_DEBUG", "(", "for", "(", "auto", "Src", ":", "Sources", ")", "assert", "(", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", "==", "ShuffleVT", ")", ";", ")", ";", "SmallVector", "<", "int", ",", "", ">", "Mask", "(", "ShuffleVT", ".", "getVectorNumElements", "(", ")", ",", "-", "", ")", ";"], "ground_truth": ["int", "BitsPerShuffleLane", "=", "ShuffleVT", ".", "getScalarSizeInBits", "(", ")", ";"], "File": "ARMISelLowering143", "Func": "ReconstructShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77871, "Length": 483, "Cover_Rate": 0.38212025316455694} {"Template_token": ["", "if", "(", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";", "}", "else", "{"], "ground_truth": ["Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "File": "ARMISelLowering145", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77872, "Length": 115, "Cover_Rate": 0.32670454545454547} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerBR_JT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Table", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "Table", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "JTI", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "PTy", ")", ")", ";"], "ground_truth": ["SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "Table", ")", ";"], "File": "ARMISelLowering145", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77873, "Length": 149, "Cover_Rate": 0.42329545454545453} {"Template_token": ["", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "UseGOT_PREL", "?", "", ":", "", ",", "UseGOT_PREL", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "if", "(", "UseGOT_PREL", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isROPI", "(", ")", "&&", "IsRO", ")", "{", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isRWPI", "(", ")", "&&", "!", "IsRO", ")", "{", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "G", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "SB", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "SB", ",", "G", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "File": "ARMISelLowering145", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77875, "Length": 435, "Cover_Rate": 0.6482861400894188} {"Template_token": ["", "APInt", "KO2", "(", "KnownOne", ".", "getBitWidth", "(", ")", ",", "", ")", ";", "computeKnownBits", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZero", ",", "KnownOne", ")", ";", "computeKnownBits", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "KZ2", ",", "KO2", ")", ";", "KnownZero", "&=", "KZ2", ";", "KnownOne", "&=", "KO2", ";", "return", ";", "}", "return", "DAG", ".", "computeKnownBits", "(", "Op", ",", "KnownZero", ",", "KnownOne", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering146", "Func": "computeKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77881, "Length": 68, "Cover_Rate": 0.3756906077348066} {"Template_token": ["", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "", ")", "break", ";", "KnownZero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "", ")", ";", "break", ";", "case", "", ":", "{", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZero", ",", "KnownOne", ",", "Depth", "+", "", ")", ";", "if", "(", "KnownZero", "==", "", "&&", "KnownOne", "==", "", ")", "return", ";", "APInt", "KnownZeroRHS", ",", "KnownOneRHS", ";", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZeroRHS", ",", "KnownOneRHS", ",", "Depth", "+", "", ")", ";", "KnownZero", "&=", "KnownZeroRHS", ";", "KnownOne", "&=", "KnownOneRHS", ";", "return", ";", "}", "case", "", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "", "IntID", "=", "static_cast", "<", "", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "KnownZero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "}", "}"], "ground_truth": ["}"], "File": "ARMISelLowering146", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77882, "Length": 211, "Cover_Rate": 0.7226027397260274} {"Template_token": ["", "static", "unsigned", "getNumInterleavedAccesses", "(", "VectorType", "*", "VecTy", ",", "const", "DataLayout", "&", "DL", ")", "{"], "ground_truth": ["return", "(", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", "+", "", ")", "/", "", ";"], "File": "ARMISelLowering146", "Func": "getNumInterleavedAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77884, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering146", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77885, "Length": 360, "Cover_Rate": 0.3508771929824561} {"Template_token": ["", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "Type", "*", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ",", "nullptr", ")", ";", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "ArgListTy", "Args", ";", "bool", "ShouldUseSRet", "=", "Subtarget", "->", "isAPCS_ABI", "(", ")", ";", "SDValue", "SRet", ";", "if", "(", "ShouldUseSRet", ")", "{", "const", "uint64_t", "ByteSize", "=", "DL", ".", "getTypeAllocSize", "(", "RetTy", ")", ";", "const", "unsigned", "StackAlign", "=", "DL", ".", "getPrefTypeAlignment", "(", "RetTy", ")", ";", "int", "FrameIdx", "=", "MFI", ".", "CreateStackObject", "(", "ByteSize", ",", "StackAlign", ",", "false", ")", ";", "SRet", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "SRet", ";", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Entry", ".", "IsZExt", "=", "false", ";", "Entry", ".", "IsSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "RetTy", "=", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "}", "ArgListEntry", "Entry", ";"], "ground_truth": ["Entry", ".", "Node", "=", "Arg", ";"], "File": "ARMISelLowering146", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77887, "Length": 218, "Cover_Rate": 0.4014732965009208} {"Template_token": ["", "VectorType", "*", "VecTy", "=", "Shuffles", "[", "", "]", "->", "getType", "(", ")", ";", "Type", "*", "EltTy", "=", "VecTy", "->", "getVectorElementType", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "LI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "VecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeSizeInBits", "(", "EltTy", ")", "==", "", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "(", "VecSize", "!=", "", "&&", "VecSize", "%", "", "!=", "", ")", "||", "EltIs64Bits", ")", "return", "false", ";", "if", "(", "EltTy", "->", "isHalfTy", "(", ")", ")", "return", "false", ";", "unsigned", "NumLoads", "=", "getNumInterleavedAccesses", "(", "VecTy", ",", "DL", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "VecTy", "=", "VectorType", "::", "get", "(", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ",", "VecTy", "->", "getVectorNumElements", "(", ")", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "LI", ")", ";", "Value", "*", "BaseAddr", "=", "LI", "->", "getPointerOperand", "(", ")", ";", "if", "(", "NumLoads", ">", "", ")", "{", "VecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getVectorElementType", "(", ")", ",", "VecTy", "->", "getVectorNumElements", "(", ")", "/", "NumLoads", ")", ";", "BaseAddr", "=", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "VecTy", "->", "getVectorElementType", "(", ")", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ")", ";", "}"], "ground_truth": ["assert", "(", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "VecTy", ")", ")", "&&", "", ")", ";"], "File": "ARMISelLowering146", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77888, "Length": 221, "Cover_Rate": 0.3617021276595745} {"Template_token": ["", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "", ")", "{"], "ground_truth": ["if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "j", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "", "]", "!=", "j", "+", "NumElts", "+", "WhichResult", ")", ")", "return", "false", ";"], "File": "ARMISelLowering147", "Func": "isVTRNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77889, "Length": 164, "Cover_Rate": 0.803921568627451} {"Template_token": ["", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "j", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "", "]", "!=", "j", "+", "WhichResult", ")", ")", "return", "false", ";", "}", "}"], "ground_truth": ["if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "", ";"], "File": "ARMISelLowering147", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77890, "Length": 180, "Cover_Rate": 0.8910891089108911} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "j", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "", "]", "!=", "j", "+", "WhichResult", ")", ")", "return", "false", ";", "}", "}", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering147", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77891, "Length": 129, "Cover_Rate": 0.6386138613861386} {"Template_token": ["", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "", "&&", "isNullConstant", "(", "LHS", ")", "&&", "isNullConstant", "(", "RHS", ")", ")", "{", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "", ")", ";", "return", ";", "}", "}", "break", ";", "case", "", ":", "{", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "if", "(", "Known", ".", "isUnknown", "(", ")", ")", "return", ";", "KnownBits", "KnownRHS", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "Known", ".", "Zero", "&=", "KnownRHS", ".", "Zero", ";", "Known", ".", "One", "&=", "KnownRHS", ".", "One", ";", "return", ";", "}", "case", "", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "", "IntID", "=", "static_cast", "<", "", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering148", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77892, "Length": 170, "Cover_Rate": 0.4271356783919598} {"Template_token": ["", "return", ";", "}", "}", "break", ";", "case", "", ":", "{", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "if", "(", "Known", ".", "isUnknown", "(", ")", ")", "return", ";", "KnownBits", "KnownRHS", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "Known", ".", "Zero", "&=", "KnownRHS", ".", "Zero", ";", "Known", ".", "One", "&=", "KnownRHS", ".", "One", ";", "return", ";", "}", "case", "", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "", "IntID", "=", "static_cast", "<", "", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";"], "ground_truth": ["Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";"], "File": "ARMISelLowering148", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77893, "Length": 167, "Cover_Rate": 0.41959798994974873} {"Template_token": ["", "assert", "(", "!", "convertAddSubFlagsOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "", ")", ";", "return", ";", "}", "const", "MCInstrDesc", "*", "MCID", "=", "&", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NewOpc", "=", "convertAddSubFlagsOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NewOpc", ")", "{", "const", "BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", "&&", "", ")", ";", "MI", "->", "setDesc", "(", "*", "MCID", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ")", ")", ";", "}", "unsigned", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "if", "(", "!", "MI", "->", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "definesCPSR", "=", "true", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "deadCPSR", "=", "true", ";", "MI", "->", "RemoveOperand", "(", "i", ")", ";", "break", ";", "}", "}", "if", "(", "!", "definesCPSR", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "assert", "(", "deadCPSR", "==", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", "&&", "", ")", ";"], "ground_truth": ["if", "(", "deadCPSR", ")", "{"], "File": "ARMISelLowering149", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77894, "Length": 308, "Cover_Rate": 0.804177545691906} {"Template_token": ["", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "definesCPSR", "=", "true", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "deadCPSR", "=", "true", ";", "MI", "->", "RemoveOperand", "(", "i", ")", ";", "break", ";", "}", "}", "if", "(", "!", "definesCPSR", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMISelLowering149", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77895, "Length": 127, "Cover_Rate": 0.33159268929503916} {"Template_token": ["", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoad", ")", "VecTy", "=", "N", "->", "getValueType", "(", "", ")", ";", "else", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ".", "getValueType", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "", ")", "==", "Addr", "?", "", ":", "", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint64_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";", "}", "else", "if", "(", "NumBytes", ">=", "", "*", "", ")", "{", "continue", ";", "}", "EVT", "Tys", "[", "", "]", ";", "unsigned", "NumResultVecs", "=", "(", "isLoad", "?", "NumVecs", ":", "", ")", ";", "unsigned", "n", ";", "for", "(", "n", "=", "", ";", "n", "<", "NumResultVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "VecTy", ";", "Tys", "[", "n", "++", "]", "=", "", ";", "Tys", "[", "n", "]", "=", "", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "makeArrayRef", "(", "Tys", ",", "NumResultVecs", "+", "", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering149", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77896, "Length": 320, "Cover_Rate": 0.3143418467583497} {"Template_token": ["", "case", "NotAtomic", ":", "case", "Unordered", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Monotonic", ":", "case", "Acquire", ":", "return", ";", "case", "SequentiallyConsistent", ":", "if", "(", "!", "IsStore", ")", "return", ";"], "ground_truth": ["case", "Release", ":"], "File": "ARMISelLowering149", "Func": "emitLeadingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77898, "Length": 32, "Cover_Rate": 0.3137254901960784} {"Template_token": ["", "void", "TargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicOrdering", "Ord", ",", "bool", "IsStore", ",", "bool", "IsLoad", ")", "const", "{", "if", "(", "!", "getInsertFencesForAtomic", "(", ")", ")", "return", ";", "switch", "(", "Ord", ")", "{", "case", "NotAtomic", ":", "case", "Unordered", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Monotonic", ":", "case", "Acquire", ":", "return", ";", "case", "SequentiallyConsistent", ":", "if", "(", "!", "IsStore", ")", "return", ";", "case", "Release", ":"], "ground_truth": ["case", "AcquireRelease", ":"], "File": "ARMISelLowering149", "Func": "emitLeadingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77899, "Length": 71, "Cover_Rate": 0.696078431372549} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "case", "Monotonic", ":", "case", "Release", ":", "return", ";", "case", "Acquire", ":", "case", "AcquireRelease", ":", "case", "SequentiallyConsistent", ":", "makeDMB", "(", "Builder", ",", "", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMISelLowering149", "Func": "emitTrailingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77904, "Length": 32, "Cover_Rate": 0.4155844155844156} {"Template_token": ["", "}", "if", "(", "!", "CCMatch", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs1", ";", "CCState", "CCInfo1", "(", "CalleeCC", ",", "false", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs1", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo1", ".", "AnalyzeCallResult", "(", "Ins", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "true", ",", "isVarArg", ")", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs2", ";", "CCState", "CCInfo2", "(", "CallerCC", ",", "false", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs2", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo2", ".", "AnalyzeCallResult", "(", "Ins", ",", "CCAssignFnForNode", "(", "CallerCC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs1", ".", "size", "(", ")", "!=", "RVLocs2", ".", "size", "(", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RVLocs1", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocInfo", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocInfo", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocReg", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocReg", "(", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocMemOffset", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocMemOffset", "(", ")", ")", "return", "false", ";", "}", "}", "}", "const", "FunctionInfo", "*", "AFI_Caller", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";"], "ground_truth": ["if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{"], "File": "ARMISelLowering149", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77905, "Length": 491, "Cover_Rate": 0.6294871794871795} {"Template_token": ["", "bool", "isSigned", "=", "(", "Opcode", "==", "", ")", ";", "EVT", "VT", "=", "Op", "->", "getValueType", "(", "", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "RTLIB", "::", "Libcall", "LC", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I8", ":", "RTLIB", "::", "UDIVREM_I8", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I16", ":", "RTLIB", "::", "UDIVREM_I16", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I32", ":", "RTLIB", "::", "UDIVREM_I32", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I64", ":", "RTLIB", "::", "UDIVREM_I64", ";", "break", ";", "}", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Op", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "ArgVT", "=", "Op", "->", "getOperand", "(", "i", ")", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Op", "->", "getOperand", "(", "i", ")", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "isSigned", ";", "Entry", ".", "isZExt", "=", "!", "isSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "NULL", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "CLI", ")", ";"], "File": "ARMISelLowering149", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77909, "Length": 350, "Cover_Rate": 0.8353221957040573} {"Template_token": ["", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "getSubtarget", "(", ")", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "getInverseCCForVSEL", "(", "CC", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "getSubtarget", "(", ")", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "LHS", "==", "TrueVal", "&&", "RHS", "==", "FalseVal", ")", "{", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "}", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";"], "ground_truth": ["SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering149", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77912, "Length": 350, "Cover_Rate": 0.5279034690799397} {"Template_token": ["", "Function", "*", "DMB", "=", "llvm", "::", "", "(", "M", ",", "", ")", ";"], "ground_truth": ["Constant", "*", "CDomain", "=", "Builder", ".", "getInt32", "(", "Domain", ")", ";"], "File": "ARMISelLowering149", "Func": "makeDMB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77913, "Length": 24, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "void", "makeDMB", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "", "Domain", ")", "{"], "ground_truth": ["Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "ARMISelLowering149", "Func": "makeDMB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77914, "Length": 32, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "case", "", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSELECT_CCCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "CombineBaseUpdate", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering149", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77915, "Length": 255, "Cover_Rate": 0.4748603351955307} {"Template_token": ["", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ")", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ")", ";", "}", "else", "if", "(", "isThumb", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg4", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ")", ";"], "ground_truth": ["unsigned", "NewVReg5", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";"], "File": "ARMISelLowering149", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77918, "Length": 343, "Cover_Rate": 0.3845291479820628} {"Template_token": ["", "bool", "TargetLowering", "::", "useLoadStackGuardNode", "(", ")", "const", "{", "return", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "getObjectFormat", "(", ")", "==", "Triple", "::", "MachO", ";"], "ground_truth": ["}"], "File": "ARMISelLowering149", "Func": "useLoadStackGuardNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77919, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "getObjectFormat", "(", ")", "==", "Triple", "::", "MachO", ";"], "ground_truth": ["}"], "File": "ARMISelLowering149", "Func": "useLoadStackGuardNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77920, "Length": 16, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "auto", "isVMOVNOriginalMask", "=", "[", "&", "]", "(", "ArrayRef", "<", "int", ">", "M", ",", "bool", "rev", ")", "{", "unsigned", "NumElts", "=", "ToVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "!=", "M", ".", "size", "(", ")", ")", "return", "false", ";", "unsigned", "Off0", "=", "rev", "?", "NumElts", ":", "", ";", "unsigned", "Off1", "=", "rev", "?", "", ":", "NumElts", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "M", "[", "i", "]", ">=", "", "&&", "M", "[", "i", "]", "!=", "(", "int", ")", "(", "Off0", "+", "i", "/", "", ")", ")", "return", "false", ";", "if", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "M", "[", "i", "+", "", "]", "!=", "(", "int", ")", "(", "Off1", "+", "i", "/", "", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "if", "(", "Trunc", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "SDValue", "U", "=", "PerformVQDMULHCombine", "(", "Trunc", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "DAG", ")", ")", "{", "DAG", ".", "ReplaceAllUsesWith", "(", "Trunc", ".", "getOperand", "(", "", ")", ",", "U", ")", ";", "return", "SDValue", "(", ")", ";", "}", "}", "if", "(", "auto", "*", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Trunc", "->", "getOperand", "(", "", ")", ")", ")", "if", "(", "isVMOVNOriginalMask", "(", "Shuffle", "->", "getMask", "(", ")", ",", "false", ")", "||", "isVMOVNOriginalMask", "(", "Shuffle", "->", "getMask", "(", ")", ",", "true", ")", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "Ch", "=", "St", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "St", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "St", "->", "getAAInfo", "(", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "FromEltVT", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Stores", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{"], "ground_truth": ["unsigned", "NewOffset", "=", "i", "*", "NumElements", "*", "ToEltVT", ".", "getSizeInBits", "(", ")", "/", "", ";"], "File": "ARMISelLowering14", "Func": "PerformSplittingToNarrowingStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77921, "Length": 397, "Cover_Rate": 0.4709371293001186} {"Template_token": ["", "return", "true", ";", "}", ";", "if", "(", "Trunc", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "SDValue", "U", "=", "PerformVQDMULHCombine", "(", "Trunc", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "DAG", ")", ")", "{", "DAG", ".", "ReplaceAllUsesWith", "(", "Trunc", ".", "getOperand", "(", "", ")", ",", "U", ")", ";", "return", "SDValue", "(", ")", ";", "}", "}", "if", "(", "auto", "*", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Trunc", "->", "getOperand", "(", "", ")", ")", ")", "if", "(", "isVMOVNOriginalMask", "(", "Shuffle", "->", "getMask", "(", ")", ",", "false", ")", "||", "isVMOVNOriginalMask", "(", "Shuffle", "->", "getMask", "(", ")", ",", "true", ")", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "Ch", "=", "St", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "St", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "St", "->", "getAAInfo", "(", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "FromEltVT", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Stores", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "i", "*", "NumElements", "*", "ToEltVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "TypeSize", "::", "Fixed", "(", "NewOffset", ")", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "NewFromVT", ",", "Trunc", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "i", "*", "NumElements", ",", "DL", ",", "", ")", ")", ";", "if", "(", "ToEltVT", "==", "", ")", "{", "SDValue", "FPTrunc", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getUNDEF", "(", "", ")", ",", "Extract", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "Extract", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "FPTrunc", ")", ";", "}", "SDValue", "Store", "=", "DAG", ".", "getTruncStore", "(", "Ch", ",", "DL", ",", "Extract", ",", "NewPtr", ",", "St", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewToVT", ",", "Alignment", ".", "value", "(", ")", ",", "MMOFlags", ",", "AAInfo", ")", ";"], "ground_truth": ["Stores", ".", "push_back", "(", "Store", ")", ";"], "File": "ARMISelLowering14", "Func": "PerformSplittingToNarrowingStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77922, "Length": 419, "Cover_Rate": 0.4970344009489917} {"Template_token": ["", "if", "(", "St", "->", "isVolatile", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StVal", "=", "St", "->", "getValue", "(", ")", ";", "EVT", "VT", "=", "StVal", ".", "getValueType", "(", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "if", "(", "SDValue", "Store", "=", "PerformTruncatingStoreCombine", "(", "St", ",", "DCI", ".", "DAG", ")", ")", "return", "Store", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "if", "(", "SDValue", "NewToken", "=", "PerformSplittingToNarrowingStores", "(", "St", ",", "DCI", ".", "DAG", ")", ")", "return", "NewToken", ";", "if", "(", "!", "", "(", "St", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "bool", "isBigEndian", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getOriginalAlign", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "OffsetPtr", ",", "St", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "", ")", ",", "St", "->", "getOriginalAlign", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "if", "(", "StVal", ".", "getValueType", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";"], "File": "ARMISelLowering14", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77923, "Length": 328, "Cover_Rate": 0.5264847512038523} {"Template_token": ["", "case", "", ":", "Res", "=", "ExpandVectorExtension", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering150", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77927, "Length": 67, "Cover_Rate": 0.3087557603686636} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering151", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77928, "Length": 432, "Cover_Rate": 0.30638297872340425} {"Template_token": ["", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformORCombineToSMULWBT", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "", "&&", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "{", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "APInt", "SplatBits0", ",", "SplatBits1", ";", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "BVN1", "&&", "BVN1", "->", "isConstantSplat", "(", "SplatBits1", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "SplatBits0", ".", "getBitWidth", "(", ")", "==", "SplatBits1", ".", "getBitWidth", "(", ")", "&&", "SplatBits0", "==", "~", "SplatBits1", ")", "{", "EVT", "CanonicalVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CanonicalVT", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N1", "->", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering151", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77930, "Length": 297, "Cover_Rate": 0.4548238897396631} {"Template_token": ["", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "FromEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Loads", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "(", "i", "*", "NewFromVT", ".", "getSizeInBits", "(", ")", ")", "/", "", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "NewOffset", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "NewPtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewFromVT", ",", "Alignment", ".", "value", "(", ")", ",", "MMOFlags", ",", "AAInfo", ")", ";", "Loads", ".", "push_back", "(", "NewLoad", ")", ";", "Chains", ".", "push_back", "(", "SDValue", "(", "NewLoad", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "}"], "ground_truth": ["if", "(", "FromEltVT", "==", "", ")", "{"], "File": "ARMISelLowering151", "Func": "PerformSplittingToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77932, "Length": 272, "Cover_Rate": 0.3788300835654596} {"Template_token": ["", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "FromEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Loads", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "(", "i", "*", "NewFromVT", ".", "getSizeInBits", "(", ")", ")", "/", "", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "NewOffset", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "NewPtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewFromVT", ",", "Alignment", ".", "value", "(", ")", ",", "MMOFlags", ",", "AAInfo", ")", ";", "Loads", ".", "push_back", "(", "NewLoad", ")", ";", "Chains", ".", "push_back", "(", "SDValue", "(", "NewLoad", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "}", "if", "(", "FromEltVT", "==", "", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Extends", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Loads", ".", "size", "(", ")", ";", "i", "++", ")", "{", "SDValue", "LoadBC", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Loads", "[", "i", "]", ")", ";", "SDValue", "FPExt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LoadBC", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["Extends", ".", "push_back", "(", "FPExt", ")", ";"], "File": "ARMISelLowering151", "Func": "PerformSplittingToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77933, "Length": 352, "Cover_Rate": 0.49025069637883006} {"Template_token": ["", "return", ";", "}", "unsigned", "NewOpc", "=", "convertAddSubFlagsOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NewOpc", ")", "{", "const", "BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "}", "unsigned", "ccOutIdx", "=", "MCID", ".", "getNumOperands", "(", ")", "-", "", ";", "if", "(", "!", "MCID", ".", "hasOptionalDef", "(", ")", "||", "!", "MCID", ".", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", ".", "getNumOperands", "(", ")", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "definesCPSR", "=", "true", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "deadCPSR", "=", "true", ";"], "ground_truth": ["MI", "->", "RemoveOperand", "(", "i", ")", ";"], "File": "ARMISelLowering152", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77934, "Length": 193, "Cover_Rate": 0.5761194029850746} {"Template_token": ["", "int32_t", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";", "unsigned", "FramePtr", "=", "RI", ".", "getFrameRegister", "(", "MF", ")", ";", "assert", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "llvm", "::", "emitT2RegPlusImmediate", "(", "*", "MBB", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "*", "AII", ")", ";", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "llvm", "::", "emitThumbRegPlusImmediate", "(", "*", "MBB", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "*", "AII", ",", "RI", ")", ";", "else", "llvm", "::", "emitRegPlusImmediate", "(", "*", "MBB", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "*", "AII", ")", ";", "if", "(", "!", "RI", ".", "needsStackRealignment", "(", "MF", ")", ")", "return", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "MaxAlign", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", ";", "unsigned", "bicOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "bicOpc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "MaxAlign", "-", "", ")", ")", ")", ";"], "File": "ARMISelLowering152", "Func": "EmitBasePointerRecalculation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77937, "Length": 244, "Cover_Rate": 0.6630434782608695} {"Template_token": ["", "default", ":", "if", "(", "AM", ".", "BaseOffs", ")", "return", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "isLegalT2ScaledAddressingMode", "(", "AM", ",", "VT", ")", ";", "int", "Scale", "=", "AM", ".", "Scale", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Scale", "<", "", ")", "Scale", "=", "-", "Scale", ";", "if", "(", "Scale", "==", "", ")", "return", "true", ";", "return", "isPowerOf2_32", "(", "Scale", "&", "~", "", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "(", "(", "unsigned", ")", "AM", ".", "HasBaseReg", "+", "Scale", ")", "<=", "", ")", "return", "true", ";", "return", "false", ";", "case", "", ":", "if", "(", "Scale", "&", "", ")", "return", "false", ";"], "ground_truth": ["return", "isPowerOf2_32", "(", "Scale", ")", ";"], "File": "ARMISelLowering152", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77939, "Length": 145, "Cover_Rate": 0.5967078189300411} {"Template_token": ["", "return", "VT", "==", "", "&&", "M", ".", "size", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering152", "Func": "isVTBLMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77940, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "return", "VT", "==", "", "&&", "M", ".", "size", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering152", "Func": "isVTBLMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77941, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "", ";", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering152", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77942, "Length": 191, "Cover_Rate": 0.7262357414448669} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vmov", ")", ";", "}", "uint64_t", "NegatedImm", "=", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ";", "Val", "=", "isNEONModifiedImm", "(", "NegatedImm", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VmovVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "VMVNModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VmovVT", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vmov", ")", ";", "}", "}", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "bool", "isOnlyLowElement", "=", "true", ";", "bool", "usesOnlyOneValue", "=", "true", ";", "bool", "isConstant", "=", "true", ";", "SDValue", "Value", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "if", "(", "i", ">", "", ")", "isOnlyLowElement", "=", "false", ";", "if", "(", "!", "isa", "<", "ConstantFPSDNode", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", ")", "isConstant", "=", "false", ";", "if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "Value", "=", "V", ";", "else", "if", "(", "V", "!=", "Value", ")", "usesOnlyOneValue", "=", "false", ";", "}", "if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "isOnlyLowElement", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "usesOnlyOneValue", "&&", "EltSize", "<=", "", ")", "{", "if", "(", "!", "isConstant", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "&", "Ops", "[", "", "]", ",", "NumElts", ")", ";"], "ground_truth": ["Val", "=", "LowerBUILD_VECTOR", "(", "Val", ",", "DAG", ",", "ST", ")", ";"], "File": "ARMISelLowering152", "Func": "LowerBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77943, "Length": 405, "Cover_Rate": 0.5024813895781638} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalAddressDarwin", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "RelocM", "!=", "Reloc", "::", "Static", ")", "{", "++", "NumMovwMovt", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "unsigned", "Wrapper", "=", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "unsigned", "PCLabelIndex", "=", "", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";"], "File": "ARMISelLowering152", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77946, "Length": 372, "Cover_Rate": 0.7931769722814499} {"Template_token": ["", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "UseGOTOFF", "?", "", ":", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering152", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77947, "Length": 285, "Cover_Rate": 0.8142857142857143} {"Template_token": ["", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "UseGOTOFF", "?", "", ":", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";"], "File": "ARMISelLowering152", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77948, "Length": 122, "Cover_Rate": 0.3485714285714286} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering152", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77949, "Length": 173, "Cover_Rate": 0.8398058252427184} {"Template_token": ["", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering152", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77950, "Length": 112, "Cover_Rate": 0.5436893203883495} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering152", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77951, "Length": 258, "Cover_Rate": 0.6615384615384615} {"Template_token": ["", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_DISPATCHSETUP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering152", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77952, "Length": 345, "Cover_Rate": 0.5609756097560976} {"Template_token": ["", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";"], "ground_truth": ["Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering152", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77953, "Length": 145, "Cover_Rate": 0.38258575197889183} {"Template_token": ["", "SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "if", "(", "GV", "->", "isDeclaration", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";"], "ground_truth": ["Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering152", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77954, "Length": 214, "Cover_Rate": 0.5646437994722955} {"Template_token": ["", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "CastOpc", "=", "", ";", "Opc", "=", "", ";", "break", ";", "case", "", ":", "CastOpc", "=", "", ";", "Opc", "=", "", ";", "break", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "CastOpc", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op", ")", ";"], "File": "ARMISelLowering152", "Func": "LowerVectorINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77955, "Length": 79, "Cover_Rate": 0.4647058823529412} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "unsigned", "CastOpc", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "CastOpc", "=", "", ";", "Opc", "=", "", ";", "break", ";", "case", "", ":", "CastOpc", "=", "", ";", "Opc", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering152", "Func": "LowerVectorINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77956, "Length": 104, "Cover_Rate": 0.611764705882353} {"Template_token": ["", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "VTBLMask", ";"], "ground_truth": ["for", "(", "SmallVectorImpl", "<", "int", ">", "::", "iterator", "I", "=", "ShuffleMask", ".", "begin", "(", ")", ",", "E", "=", "ShuffleMask", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "VTBLMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "*", "I", ",", "", ")", ")", ";"], "File": "ARMISelLowering152", "Func": "LowerVECTOR_SHUFFLEv8i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77958, "Length": 63, "Cover_Rate": 0.3073170731707317} {"Template_token": ["", "SDValue", "NewLD1", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "NewLD1", ".", "getValue", "(", "", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "std", "::", "min", "(", "", ",", "LD", "->", "getAlignment", "(", ")", "/", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "NewLD2", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";", "DCI", ".", "RemoveFromWorklist", "(", "LD", ")", ";"], "ground_truth": ["DAG", ".", "DeleteNode", "(", "LD", ")", ";"], "File": "ARMISelLowering152", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77959, "Length": 170, "Cover_Rate": 0.48295454545454547} {"Template_token": ["", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":"], "ground_truth": ["ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";"], "File": "ARMISelLowering152", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77960, "Length": 123, "Cover_Rate": 0.4749034749034749} {"Template_token": ["", "return", "MachineJumpTableInfo", "::", "EK_Inline", ";", "}", "else", "{", "return", "TargetLowering", "::", "getJumpTableEncoding", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering153", "Func": "getJumpTableEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77963, "Length": 17, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "const", "bool", "restrict_addressing_modes_for_nacl", "=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", ";", "if", "(", "restrict_addressing_modes_for_nacl", ")", "{", "return", "false", ";", "}", "EVT", "VT", ";", "SDValue", "Ptr", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "getIndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "!", "isLegal", ")", "return", "false", ";"], "File": "ARMISelLowering153", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77964, "Length": 201, "Cover_Rate": 0.659016393442623} {"Template_token": ["", "bool", "isLegal", "=", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "getIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "if", "(", "!", "isLegal", ")", "return", "false", ";", "AM", "=", "isInc", "?", "", ":", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering153", "Func": "getPreIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77965, "Length": 80, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering153", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77966, "Length": 480, "Cover_Rate": 0.47244094488188976} {"Template_token": ["", "unsigned", "ReturnReg", "=", "", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "OffsetReg", ",", "Offset", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "AddrReg", ",", "Handler", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "ReturnReg", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "OffsetReg", ",", "", ")", ",", "DAG", ".", "getRegister", "(", "AddrReg", ",", "getPointerTy", "(", ")", ")", ")", ";"], "File": "ARMISelLowering153", "Func": "LowerEH_RETURN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77967, "Length": 89, "Cover_Rate": 0.5493827160493827} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "}", "else", "{"], "ground_truth": ["unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";"], "File": "ARMISelLowering153", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77968, "Length": 83, "Cover_Rate": 0.35319148936170214} {"Template_token": ["", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "", ":", "case", "", ":", "{", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "}", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering153", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77969, "Length": 238, "Cover_Rate": 0.6197916666666666} {"Template_token": ["", "assert", "(", "!", "Subtarget", "->", "useInlineJumpTables", "(", ")", "&&", "", ")", ";", "const", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PTy", "=", "getPointerTy", "(", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "JTI", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering153", "Func": "LowerJumpTable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77970, "Length": 69, "Cover_Rate": 0.7931034482758621} {"Template_token": ["", "LowerGlobalAddressELF", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "DAG", ".", "getIntPtrConstant", "(", "", "*", "", ")", ";", "case", "", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering153", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77971, "Length": 351, "Cover_Rate": 0.5007132667617689} {"Template_token": ["", "const", "BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", "&&", "", ")", ";", "MI", "->", "setDesc", "(", "*", "MCID", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ")", ")", ";", "}", "unsigned", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "if", "(", "!", "MCID", "->", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{"], "File": "ARMISelLowering156", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77972, "Length": 193, "Cover_Rate": 0.5092348284960422} {"Template_token": ["", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", "&&", "", ")", ";", "MI", "->", "setDesc", "(", "*", "MCID", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ")", ")", ";", "}", "unsigned", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "if", "(", "!", "MCID", "->", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "definesCPSR", "=", "true", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "deadCPSR", "=", "true", ";", "MI", "->", "RemoveOperand", "(", "i", ")", ";", "break", ";", "}", "}", "if", "(", "!", "definesCPSR", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "assert", "(", "deadCPSR", "==", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", "&&", "", ")", ";", "if", "(", "deadCPSR", ")", "{", "assert", "(", "!", "MI", "->", "getOperand", "(", "ccOutIdx", ")", ".", "getReg", "(", ")", "&&", "", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMISelLowering156", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77973, "Length": 255, "Cover_Rate": 0.6728232189973615} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ":", "LowerGlobalAddressELF", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMEMBARRIER", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering156", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77978, "Length": 219, "Cover_Rate": 0.35609756097560974} {"Template_token": ["", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "Op", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering156", "Func": "LowerVectorFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77979, "Length": 35, "Cover_Rate": 0.4794520547945205} {"Template_token": ["", "static", "SDValue", "LowerVectorFP_TO_INT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "Op", ";"], "ground_truth": ["return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";"], "File": "ARMISelLowering156", "Func": "LowerVectorFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77980, "Length": 68, "Cover_Rate": 0.9315068493150684} {"Template_token": ["", "static", "TargetLoweringObjectFile", "*", "createTLOF", "(", "TargetMachine", "&", "TM", ")", "{"], "ground_truth": ["if", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isTargetDarwin", "(", ")", ")", "return", "new", "MachOTargetObjectFile", "(", ")", ";"], "File": "ARMISelLowering157", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77983, "Length": 31, "Cover_Rate": 0.8157894736842105} {"Template_token": ["", "static", "TargetLoweringObjectFile", "*", "createTLOF", "(", "TargetMachine", "&", "TM", ")", "{"], "ground_truth": ["if", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isTargetDarwin", "(", ")", ")", "return", "new", "MachOTargetObjectFile", "(", ")", ";"], "File": "ARMISelLowering157", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77984, "Length": 31, "Cover_Rate": 0.8157894736842105} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering157", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77985, "Length": 192, "Cover_Rate": 0.3116883116883117} {"Template_token": ["", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering157", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77986, "Length": 39, "Cover_Rate": 0.3170731707317073} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering157", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77987, "Length": 42, "Cover_Rate": 0.3230769230769231} {"Template_token": ["", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "VarArgsFrameIndex", ")", ";", "case", "", ":", "return", "LowerMEMBARRIER", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "break", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBIT_CONVERT", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering157", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77988, "Length": 176, "Cover_Rate": 0.3902439024390244} {"Template_token": ["", "const", "auto", "&", "ST", "=", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ";", "const", "bool", "MinSize", "=", "ST", ".", "optForMinSize", "(", ")", ";", "const", "bool", "HasDivide", "=", "ST", ".", "isThumb", "(", ")", "?", "ST", ".", "hasDivideInThumbMode", "(", ")", ":", "ST", ".", "hasDivideInMode", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "!", "(", "MinSize", "&&", "HasDivide", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering158", "Func": "BuildSDIVPow2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77991, "Length": 87, "Cover_Rate": 0.5058139534883721} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";"], "ground_truth": ["if", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";"], "File": "ARMISelLowering158", "Func": "isFPImmLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77992, "Length": 37, "Cover_Rate": 0.3557692307692308} {"Template_token": ["", "else", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "DAG", ".", "getConstant", "(", "countTrailingOnes", "(", "SatConstant", ")", ",", "dl", ",", "VT", ")", ")", ";", "}", "SDValue", "LowerSatConstant", ";", "if", "(", "VT", "==", "", "&&", "isLowerSaturatingConditional", "(", "Op", ",", "SatValue", ",", "LowerSatConstant", ")", ")", "{", "SDValue", "ShiftV", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "VT", ")", ")", ";", "if", "(", "isNullConstant", "(", "LowerSatConstant", ")", ")", "{", "SDValue", "NotShiftV", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShiftV", ",", "DAG", ".", "getAllOnesConstant", "(", "dl", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "NotShiftV", ")", ";", "}", "else", "if", "(", "isAllOnesConstant", "(", "LowerSatConstant", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "ShiftV", ")", ";", "}", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}"], "ground_truth": ["if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{"], "File": "ARMISelLowering158", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77995, "Length": 293, "Cover_Rate": 0.33485714285714285} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldExpandShift", "(", "SelectionDAG", "&", "DAG", ",", "SDNode", "*", "N", ")", "const", "{", "return", "!", "Subtarget", "->", "optForMinSize", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering158", "Func": "shouldExpandShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77996, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldExpandShift", "(", "SelectionDAG", "&", "DAG", ",", "SDNode", "*", "N", ")", "const", "{"], "ground_truth": ["return", "!", "Subtarget", "->", "optForMinSize", "(", ")", ";"], "File": "ARMISelLowering158", "Func": "shouldExpandShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77997, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "", "Domain", "=", "", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "Domain", "=", "", ";", "}", "else", "if", "(", "Subtarget", "->", "preferISHSTBarriers", "(", ")", "&&", "Ord", "==", "AtomicOrdering", "::", "Release", ")", "{", "Domain", "=", "", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Domain", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering15", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77998, "Length": 162, "Cover_Rate": 0.6159695817490495} {"Template_token": ["", "IRBuilder", "<", ">", "Builder", "(", "LI", ")", ";", "Value", "*", "BaseAddr", "=", "LI", "->", "getPointerOperand", "(", ")", ";", "if", "(", "NumLoads", ">", "", ")", "{", "VecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getVectorElementType", "(", ")", ",", "VecTy", "->", "getVectorNumElements", "(", ")", "/", "NumLoads", ")", ";", "BaseAddr", "=", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "VecTy", "->", "getVectorElementType", "(", ")", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ")", ";", "}", "assert", "(", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "VecTy", ")", ")", "&&", "", ")", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "static", "const", "", "LoadInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "DenseMap", "<", "ShuffleVectorInst", "*", ",", "SmallVector", "<", "Value", "*", ",", "", ">>", "SubVecs", ";", "for", "(", "unsigned", "LoadCount", "=", "", ";", "LoadCount", "<", "NumLoads", ";", "++", "LoadCount", ")", "{", "if", "(", "LoadCount", ">", "", ")", "BaseAddr", "=", "Builder", ".", "CreateConstGEP1_32", "(", "BaseAddr", ",", "VecTy", "->", "getVectorNumElements", "(", ")", "*", "Factor", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";"], "File": "ARMISelLowering15", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77999, "Length": 242, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "static", "const", "", "LoadInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "DenseMap", "<", "ShuffleVectorInst", "*", ",", "SmallVector", "<", "Value", "*", ",", "", ">>", "SubVecs", ";", "for", "(", "unsigned", "LoadCount", "=", "", ";", "LoadCount", "<", "NumLoads", ";", "++", "LoadCount", ")", "{", "if", "(", "LoadCount", ">", "", ")", "BaseAddr", "=", "Builder", ".", "CreateConstGEP1_32", "(", "BaseAddr", ",", "VecTy", "->", "getVectorNumElements", "(", ")", "*", "Factor", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "CallInst", "*", "VldN", "=", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";", "i", "++", ")", "{", "ShuffleVectorInst", "*", "SV", "=", "Shuffles", "[", "i", "]", ";", "unsigned", "Index", "=", "Indices", "[", "i", "]", ";", "Value", "*", "SubVec", "=", "Builder", ".", "CreateExtractValue", "(", "VldN", ",", "Index", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "SubVec", "=", "Builder", ".", "CreateIntToPtr", "(", "SubVec", ",", "SV", "->", "getType", "(", ")", ")", ";", "SubVecs", "[", "SV", "]", ".", "push_back", "(", "SubVec", ")", ";", "}", "}", "for", "(", "ShuffleVectorInst", "*", "SVI", ":", "Shuffles", ")", "{", "auto", "&", "SubVec", "=", "SubVecs", "[", "SVI", "]", ";"], "ground_truth": ["auto", "*", "WideVec", "=", "SubVec", ".", "size", "(", ")", ">", "", "?", "concatenateVectors", "(", "Builder", ",", "SubVec", ")", ":", "SubVec", "[", "", "]", ";"], "File": "ARMISelLowering15", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78000, "Length": 282, "Cover_Rate": 0.493006993006993} {"Template_token": ["", "static", "void", "emitPostLd", "(", "MachineBasicBlock", "*", "BB", ",", "MachineInstr", "*", "Pos", ",", "const", "TargetInstrInfo", "*", "TII", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "LdSize", ",", "unsigned", "Data", ",", "unsigned", "AddrIn", ",", "unsigned", "AddrOut", ",", "bool", "IsThumb1", ",", "bool", "IsThumb2", ")", "{", "unsigned", "LdOpc", "=", "getLdOpcode", "(", "LdSize", ",", "IsThumb1", ",", "IsThumb2", ")", ";", "assert", "(", "LdOpc", "!=", "", "&&", "", ")", ";", "if", "(", "LdSize", ">=", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrOut", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "else", "if", "(", "IsThumb1", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "AddrOut", ")", ";", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "LdSize", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["}", "else", "if", "(", "IsThumb2", ")", "{"], "File": "ARMISelLowering161", "Func": "emitPostLd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78001, "Length": 202, "Cover_Rate": 0.6824324324324325} {"Template_token": ["", "static", "void", "emitPostSt", "(", "MachineBasicBlock", "*", "BB", ",", "MachineInstr", "*", "Pos", ",", "const", "TargetInstrInfo", "*", "TII", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "StSize", ",", "unsigned", "Data", ",", "unsigned", "AddrIn", ",", "unsigned", "AddrOut", ",", "bool", "IsThumb1", ",", "bool", "IsThumb2", ")", "{", "unsigned", "StOpc", "=", "getStOpcode", "(", "StSize", ",", "IsThumb1", ",", "IsThumb2", ")", ";", "assert", "(", "StOpc", "!=", "", "&&", "", ")", ";", "if", "(", "StSize", ">=", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Data", ")", ")", ";", "}", "else", "if", "(", "IsThumb1", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "AddrOut", ")", ";"], "ground_truth": ["MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";"], "File": "ARMISelLowering161", "Func": "emitPostSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78002, "Length": 177, "Cover_Rate": 0.6167247386759582} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Data", ")", ")", ";", "}", "else", "if", "(", "IsThumb1", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "AddrOut", ")", ";", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "StSize", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "else", "if", "(", "IsThumb2", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "StSize", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "StSize", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering161", "Func": "emitPostSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78003, "Length": 215, "Cover_Rate": 0.7491289198606271} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering163", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78006, "Length": 318, "Cover_Rate": 0.3231707317073171} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering163", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78007, "Length": 432, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "}", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";"], "ground_truth": ["SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";"], "File": "ARMISelLowering163", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78008, "Length": 72, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "}", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";"], "ground_truth": ["CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "File": "ARMISelLowering163", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78009, "Length": 132, "Cover_Rate": 0.5689655172413793} {"Template_token": ["", "default", ":", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "assert", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "}", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMISelLowering163", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78010, "Length": 348, "Cover_Rate": 0.8018433179723502} {"Template_token": ["", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "DAG", ".", "getIntPtrConstant", "(", "", "*", "", ")", ";", "case", "", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering163", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78011, "Length": 242, "Cover_Rate": 0.3032581453634085} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "false", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "CPAddr", ")", ";", "}", "else", "{", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "}", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";"], "ground_truth": ["Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";"], "File": "ARMISelLowering163", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78012, "Length": 351, "Cover_Rate": 0.6909448818897638} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering165", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78014, "Length": 456, "Cover_Rate": 0.3309143686502177} {"Template_token": ["", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RegVT", "==", "", ")", "{", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "}", "else", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "!", "MatchingStackOffset", "(", "Arg", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ",", "MFI", ",", "MRI", ",", "TII", ")", ")", "return", "false", ";", "}", "}", "}", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "parametersInCSRMatch", "(", "MRI", ",", "CallerPreserved", ",", "ArgLocs", ",", "OutVals", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering165", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78015, "Length": 286, "Cover_Rate": 0.40625} {"Template_token": ["", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "return", "false", ";", "}", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "getEffectiveCallingConv", "(", "CalleeCC", ",", "isVarArg", ")", ",", "getEffectiveCallingConv", "(", "CallerCC", ",", "CallerF", ".", "isVarArg", "(", ")", ")", ",", "MF", ",", "C", ",", "Ins", ",", "CCAssignFnForReturn", "(", "CalleeCC", ",", "isVarArg", ")", ",", "CCAssignFnForReturn", "(", "CallerCC", ",", "CallerF", ".", "isVarArg", "(", ")", ")", ")", ")", "return", "false", ";", "const", "BaseRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "CalleeCC", "!=", "CallerCC", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "const", "FunctionInfo", "*", "AFI_Caller", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RegVT", "==", "", ")", "{", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "}", "else", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "!", "MatchingStackOffset", "(", "Arg", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ",", "MFI", ",", "MRI", ",", "TII", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering165", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78016, "Length": 481, "Cover_Rate": 0.6832386363636364} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForReturn", "(", "CallConv", ",", "isVarArg", ")", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "bool", "isLittleEndian", "=", "Subtarget", "->", "isLittle", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "AFI", "->", "setReturnRegsCount", "(", "RVLocs", ".", "size", "(", ")", ")", ";", "if", "(", "AFI", "->", "isCmseNSEntryFunction", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "hasStructRetAttr", "(", ")", ")", "{", "DiagnosticInfoUnsupported", "Diag", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ",", "", ",", "SDLoc", "(", ")", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "Diag", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "bool", "ReturnF16", "=", "false", ";", "if", "(", "Subtarget", "->", "hasFullFP16", "(", ")", "&&", "Subtarget", "->", "isTargetHardFloat", "(", ")", ")", "{", "if", "(", "Arg", ".", "getValueType", "(", ")", "==", "", "&&", "Arg", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "ZE", "=", "Arg", ".", "getOperand", "(", "", ")", ";", "if", "(", "ZE", ".", "getOpcode", "(", ")", "==", "", "&&", "ZE", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "BC", "=", "ZE", ".", "getOperand", "(", "", ")", ";", "if", "(", "BC", ".", "getOpcode", "(", ")", "==", "", "&&", "BC", ".", "getValueType", "(", ")", "==", "", ")", "{", "Arg", "=", "BC", ".", "getOperand", "(", "", ")", ";", "ReturnF16", "=", "true", ";", "}", "}", "}", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "if", "(", "!", "ReturnF16", ")", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{"], "ground_truth": ["SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering165", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78018, "Length": 474, "Cover_Rate": 0.4281842818428184} {"Template_token": ["", "if", "(", "LN0", "->", "hasOneUse", "(", ")", "&&", "LN0", "->", "isUnindexed", "(", ")", "&&", "LN0", "->", "getMemoryVT", "(", ")", "==", "", ")", "{", "SDValue", "Load", "=", "DCI", ".", "DAG", ".", "getLoad", "(", "", ",", "SDLoc", "(", "N", ")", ",", "LN0", "->", "getChain", "(", ")", ",", "LN0", "->", "getBasePtr", "(", ")", ",", "LN0", "->", "getMemOperand", "(", ")", ")", ";", "DCI", ".", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "", ")", ",", "Load", ".", "getValue", "(", "", ")", ")", ";", "DCI", ".", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Op0", ".", "getValue", "(", "", ")", ",", "Load", ".", "getValue", "(", "", ")", ")", ";", "return", "Load", ";", "}", "}", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";"], "ground_truth": ["if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Op0", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "", ")", ";"], "File": "ARMISelLowering165", "Func": "PerformVMOVhrCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78020, "Length": 151, "Cover_Rate": 0.4748427672955975} {"Template_token": ["", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", "&&", "Size", ">", "", ")", "if", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "", ">=", "ConstpoolPromotionMaxTotal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "allUsersAreInFunction", "(", "GVar", ",", "&", "F", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RequiredPadding", "!=", "", ")", "{", "StringRef", "S", "=", "CDAInit", "->", "getAsString", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "", ">", "V", "(", "S", ".", "size", "(", ")", ")", ";", "std", "::", "copy", "(", "S", ".", "bytes_begin", "(", ")", ",", "S", ".", "bytes_end", "(", ")", ",", "V", ".", "begin", "(", ")", ")", ";", "while", "(", "RequiredPadding", "--", ")", "V", ".", "push_back", "(", "", ")", ";", "Init", "=", "ConstantDataArray", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "V", ")", ";", "}", "auto", "CPVal", "=", "ConstantPoolConstant", "::", "Create", "(", "GVar", ",", "Init", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPVal", ",", "PtrVT", ",", "Align", "(", "", ")", ")", ";", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", ")", "{", "AFI", "->", "markGlobalAsPromotedToConstantPool", "(", "GVar", ")", ";", "AFI", "->", "setPromotedConstpoolIncrease", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "", ")", ";", "}", "++", "NumConstpoolPromoted", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "File": "ARMISelLowering165", "Func": "promoteToConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78021, "Length": 220, "Cover_Rate": 0.4263565891472868} {"Template_token": ["", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "for", "(", "unsigned", "im", "=", "(", "unsigned", ")", "", ";", "im", "!=", "(", "unsigned", ")", "", ";", "++", "im", ")", "{", "setIndexedLoadAction", "(", "im", ",", "VT", ",", "Legal", ")", ";", "setIndexedStoreAction", "(", "im", ",", "VT", ",", "Legal", ")", ";", "}", "if", "(", "HasMVEFP", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "}", "}", "const", "MVT", "LongTypes", "[", "]", "=", "{", "", ",", "", "}", ";", "for", "(", "auto", "VT", ":", "LongTypes", ")", "{", "addRegisterClass", "(", "VT", ",", "&", "", ")", ";", "setAllExpand", "(", "VT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "}", "setOperationAction", "(", "", ",", "", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Legal", ")", ";", "addAllExtLoads", "(", "", ",", "", ",", "Legal", ")", ";", "addAllExtLoads", "(", "", ",", "", ",", "Legal", ")", ";", "addAllExtLoads", "(", "", ",", "", ",", "Legal", ")", ";", "setTruncStoreAction", "(", "", ",", "", ",", "Legal", ")", ";", "setTruncStoreAction", "(", "", ",", "", ",", "Legal", ")", ";", "setTruncStoreAction", "(", "", ",", "", ",", "Legal", ")", ";", "for", "(", "unsigned", "im", "=", "(", "unsigned", ")", "", ";", "im", "!=", "(", "unsigned", ")", "", ";", "++", "im", ")", "{", "setIndexedLoadAction", "(", "im", ",", "", ",", "Legal", ")", ";", "setIndexedStoreAction", "(", "im", ",", "", ",", "Legal", ")", ";"], "ground_truth": ["setIndexedLoadAction", "(", "im", ",", "", ",", "Legal", ")", ";"], "File": "ARMISelLowering166", "Func": "addMVEVectorTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78022, "Length": 390, "Cover_Rate": 0.3488372093023256} {"Template_token": ["", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8Base", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "", "(", "CC", ",", "true", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", "==", "", ")", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8Base", "(", ")", "&&", "!", "(", "isFloatingPointZero", "(", "RHS", ")", "&&", "TrueVal", ".", "getValueType", "(", ")", "!=", "", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";"], "ground_truth": ["SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";"], "File": "ARMISelLowering166", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78024, "Length": 418, "Cover_Rate": 0.4598459845984598} {"Template_token": ["", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "LHS", ".", "getValueType", "(", ")", ")", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8Base", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "", "(", "CC", ",", "true", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", "==", "", ")", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8Base", "(", ")", "&&", "!", "(", "isFloatingPointZero", "(", "RHS", ")", "&&", "TrueVal", ".", "getValueType", "(", ")", "!=", "", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{"], "ground_truth": ["bool", "swpCmpOps", "=", "false", ";"], "File": "ARMISelLowering166", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78025, "Length": 375, "Cover_Rate": 0.41254125412541254} {"Template_token": ["", "return", "CC", "==", "", "||", "CC", "==", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering168", "Func": "isGTorGE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78027, "Length": 10, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "return", "CC", "==", "", "||", "CC", "==", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering168", "Func": "isLTorLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78030, "Length": 10, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "return", "CC", "==", "", "||", "CC", "==", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering168", "Func": "isLTorLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78031, "Length": 10, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "SDValue", "*", "K1", "=", "isa", "<", "ConstantSDNode", ">", "(", "LHS1", ")", "?", "&", "LHS1", ":", "isa", "<", "ConstantSDNode", ">", "(", "RHS1", ")", "?", "&", "RHS1", ":", "NULL", ";", "SDValue", "*", "K2", "=", "isa", "<", "ConstantSDNode", ">", "(", "LHS2", ")", "?", "&", "LHS2", ":", "isa", "<", "ConstantSDNode", ">", "(", "RHS2", ")", "?", "&", "RHS2", ":", "NULL", ";", "SDValue", "K2Tmp", "=", "isa", "<", "ConstantSDNode", ">", "(", "TrueVal2", ")", "?", "TrueVal2", ":", "FalseVal2", ";", "SDValue", "V1Tmp", "=", "(", "K1", "&&", "*", "K1", "==", "LHS1", ")", "?", "RHS1", ":", "LHS1", ";", "SDValue", "V2Tmp", "=", "(", "K2", "&&", "*", "K2", "==", "LHS2", ")", "?", "RHS2", ":", "LHS2", ";", "SDValue", "V2", "=", "(", "K2Tmp", "==", "TrueVal2", ")", "?", "FalseVal2", ":", "TrueVal2", ";", "SDValue", "V2TmpReg", "=", "V2Tmp", ";", "if", "(", "V2Tmp", "->", "getOpcode", "(", ")", "==", "", ")", "V2TmpReg", "=", "V2Tmp", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "K1", "||", "!", "K2", "||", "*", "K1", "==", "Op2", "||", "*", "K2", "!=", "K2Tmp", "||", "V1Tmp", "!=", "V2Tmp", "||", "V2TmpReg", "!=", "V2", ")", "return", "false", ";", "const", "SDValue", "*", "LowerCheckOp", "=", "isLowerSaturate", "(", "LHS1", ",", "RHS1", ",", "TrueVal1", ",", "FalseVal1", ",", "CC1", ",", "*", "K1", ")", "?", "&", "Op", ":", "isLowerSaturate", "(", "LHS2", ",", "RHS2", ",", "TrueVal2", ",", "FalseVal2", ",", "CC2", ",", "*", "K2", ")", "?", "&", "Op2", ":", "NULL", ";", "const", "SDValue", "*", "UpperCheckOp", "=", "isUpperSaturate", "(", "LHS1", ",", "RHS1", ",", "TrueVal1", ",", "FalseVal1", ",", "CC1", ",", "*", "K1", ")", "?", "&", "Op", ":", "isUpperSaturate", "(", "LHS2", ",", "RHS2", ",", "TrueVal2", ",", "FalseVal2", ",", "CC2", ",", "*", "K2", ")", "?", "&", "Op2", ":", "NULL", ";"], "ground_truth": ["if", "(", "!", "UpperCheckOp", "||", "!", "LowerCheckOp", "||", "LowerCheckOp", "==", "UpperCheckOp", ")", "return", "false", ";"], "File": "ARMISelLowering168", "Func": "isSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78032, "Length": 274, "Cover_Rate": 0.49818181818181817} {"Template_token": ["", "", "CC2", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op2", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "*", "K1", "=", "isa", "<", "ConstantSDNode", ">", "(", "LHS1", ")", "?", "&", "LHS1", ":", "isa", "<", "ConstantSDNode", ">", "(", "RHS1", ")", "?", "&", "RHS1", ":", "NULL", ";", "SDValue", "*", "K2", "=", "isa", "<", "ConstantSDNode", ">", "(", "LHS2", ")", "?", "&", "LHS2", ":", "isa", "<", "ConstantSDNode", ">", "(", "RHS2", ")", "?", "&", "RHS2", ":", "NULL", ";", "SDValue", "K2Tmp", "=", "isa", "<", "ConstantSDNode", ">", "(", "TrueVal2", ")", "?", "TrueVal2", ":", "FalseVal2", ";", "SDValue", "V1Tmp", "=", "(", "K1", "&&", "*", "K1", "==", "LHS1", ")", "?", "RHS1", ":", "LHS1", ";", "SDValue", "V2Tmp", "=", "(", "K2", "&&", "*", "K2", "==", "LHS2", ")", "?", "RHS2", ":", "LHS2", ";", "SDValue", "V2", "=", "(", "K2Tmp", "==", "TrueVal2", ")", "?", "FalseVal2", ":", "TrueVal2", ";", "SDValue", "V2TmpReg", "=", "V2Tmp", ";", "if", "(", "V2Tmp", "->", "getOpcode", "(", ")", "==", "", ")", "V2TmpReg", "=", "V2Tmp", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "K1", "||", "!", "K2", "||", "*", "K1", "==", "Op2", "||", "*", "K2", "!=", "K2Tmp", "||", "V1Tmp", "!=", "V2Tmp", "||", "V2TmpReg", "!=", "V2", ")", "return", "false", ";", "const", "SDValue", "*", "LowerCheckOp", "=", "isLowerSaturate", "(", "LHS1", ",", "RHS1", ",", "TrueVal1", ",", "FalseVal1", ",", "CC1", ",", "*", "K1", ")", "?", "&", "Op", ":", "isLowerSaturate", "(", "LHS2", ",", "RHS2", ",", "TrueVal2", ",", "FalseVal2", ",", "CC2", ",", "*", "K2", ")", "?", "&", "Op2", ":", "NULL", ";", "const", "SDValue", "*", "UpperCheckOp", "=", "isUpperSaturate", "(", "LHS1", ",", "RHS1", ",", "TrueVal1", ",", "FalseVal1", ",", "CC1", ",", "*", "K1", ")", "?", "&", "Op", ":", "isUpperSaturate", "(", "LHS2", ",", "RHS2", ",", "TrueVal2", ",", "FalseVal2", ",", "CC2", ",", "*", "K2", ")", "?", "&", "Op2", ":", "NULL", ";", "if", "(", "!", "UpperCheckOp", "||", "!", "LowerCheckOp", "||", "LowerCheckOp", "==", "UpperCheckOp", ")", "return", "false", ";", "int64_t", "Val1", "=", "cast", "<", "ConstantSDNode", ">", "(", "*", "K1", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "Val2", "=", "cast", "<", "ConstantSDNode", ">", "(", "*", "K2", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "PosVal", "=", "std", "::", "max", "(", "Val1", ",", "Val2", ")", ";", "if", "(", "(", "(", "Val1", ">", "Val2", "&&", "UpperCheckOp", "==", "&", "Op", ")", "||", "(", "Val1", "<", "Val2", "&&", "UpperCheckOp", "==", "&", "Op2", ")", ")", "&&", "Val1", "==", "~", "Val2", "&&", "isPowerOf2_64", "(", "PosVal", "+", "", ")", ")", "{", "V", "=", "V2", ";", "K", "=", "(", "uint64_t", ")", "PosVal", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering168", "Func": "isSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78033, "Length": 396, "Cover_Rate": 0.72} {"Template_token": ["", "bool", "isUpperSaturate", "(", "const", "SDValue", "LHS", ",", "const", "SDValue", "RHS", ",", "const", "SDValue", "TrueVal", ",", "const", "SDValue", "FalseVal", ",", "const", "", "CC", ",", "const", "SDValue", "K", ")", "{"], "ground_truth": ["return", "(", "isGTorGE", "(", "CC", ")", "&&", "(", "(", "K", "==", "RHS", "&&", "K", "==", "TrueVal", ")", "||", "(", "K", "==", "LHS", "&&", "K", "==", "FalseVal", ")", ")", ")", "||", "(", "isLTorLE", "(", "CC", ")", "&&", "(", "(", "K", "==", "LHS", "&&", "K", "==", "TrueVal", ")", "||", "(", "K", "==", "RHS", "&&", "K", "==", "FalseVal", ")", ")", ")", ";"], "File": "ARMISelLowering168", "Func": "isUpperSaturate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78035, "Length": 87, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "}", "if", "(", "NumCopies", "!=", "", "&&", "NumCopies", "!=", "", ")", "return", "false", ";", "bool", "HasRet", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumCopies", ";", "++", "i", ")", "{", "SDNode", "*", "Copy", "=", "Copies", "[", "i", "]", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Copy", "->", "use_begin", "(", ")", ",", "UE", "=", "Copy", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDNode", "*", "Use", "=", "*", "UI", ";", "if", "(", "Use", "==", "Copies", "[", "", "]", "||", "(", "(", "NumCopies", "==", "", ")", "&&", "(", "Use", "==", "Copies", "[", "", "]", ")", ")", ")", "continue", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";"], "File": "ARMISelLowering16", "Func": "isUsedByReturnOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78037, "Length": 135, "Cover_Rate": 0.34177215189873417} {"Template_token": ["", "}", "else", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "{", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Use", "->", "use_begin", "(", ")", ",", "UE", "=", "Use", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "Copies", "[", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "]", "=", "*", "UI", ";", "++", "NumCopies", ";", "}", "}", "else", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "!", "Use", "->", "hasNUsesOfValue", "(", "", ",", "", ")", ")", "return", "false", ";", "Use", "=", "*", "Use", "->", "use_begin", "(", ")", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "Use", "->", "hasNUsesOfValue", "(", "", ",", "", ")", ")", "return", "false", ";", "Copies", "[", "NumCopies", "++", "]", "=", "Use", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering16", "Func": "isUsedByReturnOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78038, "Length": 146, "Cover_Rate": 0.369620253164557} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering170", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78039, "Length": 450, "Cover_Rate": 0.40106951871657753} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering172", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78042, "Length": 307, "Cover_Rate": 0.4767080745341615} {"Template_token": ["", "unsigned", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "CPV", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "MachineMemOperand", "*", "CPMMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "", ")", ";", "MachineMemOperand", "*", "FIMMOSt", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "", ")", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ")", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "isThumb", ")", "{"], "File": "ARMISelLowering174", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78048, "Length": 272, "Cover_Rate": 0.3059617547806524} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldExpandShift", "(", "SelectionDAG", "&", "DAG", ",", "SDNode", "*", "N", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering175", "Func": "shouldExpandShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78049, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering176", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78051, "Length": 492, "Cover_Rate": 0.4066115702479339} {"Template_token": ["", "assert", "(", "LD", "->", "isUnindexed", "(", ")", "&&", "", ")", ";", "if", "(", "MemVT", "==", "", "&&", "Subtarget", "->", "hasV5TEOps", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "LD", "->", "isVolatile", "(", ")", ")", "{", "SDLoc", "dl", "(", "N", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "{", "", ",", "", ",", "", "}", ")", ",", "{", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", "}", ",", "MemVT", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";"], "File": "ARMISelLowering176", "Func": "LowerLOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78053, "Length": 90, "Cover_Rate": 0.46632124352331605} {"Template_token": ["", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "{", "", ",", "", ",", "", "}", ")", ",", "{", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", "}", ",", "MemVT", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["SDValue", "Pair", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Result", ".", "getValue", "(", "", ")", ",", "Result", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering176", "Func": "LowerLOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78054, "Length": 81, "Cover_Rate": 0.41968911917098445} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "LowerUDIV", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerADDSUBCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerSignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerUnsignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering176", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78055, "Length": 318, "Cover_Rate": 0.314540059347181} {"Template_token": ["", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "LowerUDIV", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":"], "ground_truth": ["case", "", ":", "return", "LowerADDSUBCARRY", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering176", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78056, "Length": 488, "Cover_Rate": 0.4826904055390702} {"Template_token": ["", "if", "(", "MemVT", "==", "", "&&", "Subtarget", "->", "hasV5TEOps", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "ST", "->", "isVolatile", "(", ")", ")", "{", "SDNode", "*", "N", "=", "Op", ".", "getNode", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ST", "->", "getValue", "(", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ST", "->", "getValue", "(", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ")", ",", "{", "ST", "->", "getChain", "(", ")", ",", "Lo", ",", "Hi", ",", "ST", "->", "getBasePtr", "(", ")", "}", ",", "MemVT", ",", "ST", "->", "getMemOperand", "(", ")", ")", ";"], "File": "ARMISelLowering176", "Func": "LowerSTORE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78057, "Length": 147, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "void", "TargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";", "Known", ".", "resetAll", "(", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "", ")", "{", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "", "&&", "isNullConstant", "(", "LHS", ")", "&&", "isNullConstant", "(", "RHS", ")", ")", "{", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "", ")", ";", "return", ";", "}", "}", "break", ";", "case", "", ":", "{", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "if", "(", "Known", ".", "isUnknown", "(", ")", ")", "return", ";", "KnownBits", "KnownRHS", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "Known", "=", "KnownBits", "::", "commonBits", "(", "Known", ",", "KnownRHS", ")", ";", "return", ";", "}", "case", "", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "", "IntID", "=", "static_cast", "<", "", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMISelLowering177", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78060, "Length": 299, "Cover_Rate": 0.4462686567164179} {"Template_token": ["", "if", "(", "Cmp", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "isNullConstant", "(", "Cmp", "->", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "CSInc", "=", "Cmp", "->", "getOperand", "(", "", ")", ";", "while", "(", "CSInc", ".", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "CSInc", ".", "getOperand", "(", "", ")", ")", "&&", "CSInc", ".", "getConstantOperandVal", "(", "", ")", "==", "", "&&", "CSInc", "->", "hasOneUse", "(", ")", ")", "CSInc", "=", "CSInc", ".", "getOperand", "(", "", ")", ";", "if", "(", "CSInc", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "isNullConstant", "(", "CSInc", ".", "getOperand", "(", "", ")", ")", "||", "!", "isNullConstant", "(", "CSInc", ".", "getOperand", "(", "", ")", ")", "||", "!", "CSInc", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "CC", "=", "(", "", ")", "CSInc", ".", "getConstantOperandVal", "(", "", ")", ";", "return", "CSInc", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering178", "Func": "IsCMPZCSINC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78065, "Length": 148, "Cover_Rate": 0.8654970760233918} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "const", "SDValue", "&", "SrcSV", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "SrcSV", ".", "getValueType", "(", ")", ";", "assert", "(", "VecVT", ".", "isVector", "(", ")", "&&", "", ")", ";", "const", "unsigned", "NumSrcElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "ConstantSDNode", "*", "Pos", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", ";", "assert", "(", "Pos", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "NumSrcElts", ")", "&&", "", ")", ";", "unsigned", "Idx", "=", "Pos", "->", "getZExtValue", "(", ")", ";", "APInt", "DemandedElt", "=", "APInt", "::", "getOneBitSet", "(", "NumSrcElts", ",", "Idx", ")", ";", "Known", "=", "DAG", ".", "computeKnownBits", "(", "SrcSV", ",", "DemandedElt", ",", "Depth", "+", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "unsigned", "DstSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "const", "unsigned", "SrcSz", "=", "VecVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "(", "void", ")", "SrcSz", ";", "assert", "(", "SrcSz", "==", "Known", ".", "getBitWidth", "(", ")", ")", ";", "assert", "(", "DstSz", ">", "SrcSz", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "Known", "=", "Known", ".", "sext", "(", "DstSz", ")", ";"], "File": "ARMISelLowering179", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78069, "Length": 197, "Cover_Rate": 0.3141945773524721} {"Template_token": ["", "SmallVector", "<", "StringRef", ",", "", ">", "AsmPieces", ";", "SplitString", "(", "AsmStr", ",", "AsmPieces", ",", "", ")", ";", "switch", "(", "AsmPieces", ".", "size", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "AsmStr", "=", "std", "::", "string", "(", "AsmPieces", "[", "", "]", ")", ";", "AsmPieces", ".", "clear", "(", ")", ";", "SplitString", "(", "AsmStr", ",", "AsmPieces", ",", "", ")", ";", "if", "(", "AsmPieces", ".", "size", "(", ")", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "IA", "->", "getConstraintString", "(", ")", ".", "compare", "(", "", ",", "", ",", "", ")", "==", "", ")", "{", "IntegerType", "*", "Ty", "=", "dyn_cast", "<", "IntegerType", ">", "(", "CI", "->", "getType", "(", ")", ")", ";", "if", "(", "Ty", "&&", "Ty", "->", "getBitWidth", "(", ")", "==", "", ")", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering179", "Func": "ExpandInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78070, "Length": 147, "Cover_Rate": 0.7205882352941176} {"Template_token": ["", "SplitString", "(", "AsmStr", ",", "AsmPieces", ",", "", ")", ";", "switch", "(", "AsmPieces", ".", "size", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "AsmStr", "=", "std", "::", "string", "(", "AsmPieces", "[", "", "]", ")", ";", "AsmPieces", ".", "clear", "(", ")", ";", "SplitString", "(", "AsmStr", ",", "AsmPieces", ",", "", ")", ";"], "ground_truth": ["if", "(", "AsmPieces", ".", "size", "(", ")", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "IA", "->", "getConstraintString", "(", ")", ".", "compare", "(", "", ",", "", ",", "", ")", "==", "", ")", "{"], "File": "ARMISelLowering179", "Func": "ExpandInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78071, "Length": 102, "Cover_Rate": 0.5} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering179", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78072, "Length": 408, "Cover_Rate": 0.33497536945812806} {"Template_token": ["", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isVMOVModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering179", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78075, "Length": 154, "Cover_Rate": 0.48580441640378547} {"Template_token": ["", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformORCombineToSMULWBT", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "", "&&", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "{", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "APInt", "SplatBits0", ",", "SplatBits1", ";", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "BVN1", "&&", "BVN1", "->", "isConstantSplat", "(", "SplatBits1", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{"], "ground_truth": ["if", "(", "SplatBits0", ".", "getBitWidth", "(", ")", "==", "SplatBits1", ".", "getBitWidth", "(", ")", "&&", "SplatBits0", "==", "~", "SplatBits1", ")", "{"], "File": "ARMISelLowering179", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78076, "Length": 233, "Cover_Rate": 0.3612403100775194} {"Template_token": ["", "EVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "!=", "", "&&", "ElemTy", "!=", "", ")", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "if", "(", "ElemTy", "==", "", "||", "ElemTy", "==", "", ")", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "if", "(", "ElemTy", "!=", "", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";"], "ground_truth": ["if", "(", "VT", ".", "isInteger", "(", ")", ")", "{"], "File": "ARMISelLowering17", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78077, "Length": 202, "Cover_Rate": 0.3482758620689655} {"Template_token": ["", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedLdStVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedLdStVT", ".", "getSimpleVT", "(", ")", ")", ";", "}", "EVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "!=", "", "&&", "ElemTy", "!=", "", ")", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "if", "(", "ElemTy", "==", "", "||", "ElemTy", "==", "", ")", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "if", "(", "ElemTy", "!=", "", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";"], "ground_truth": ["setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";"], "File": "ARMISelLowering17", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78078, "Length": 189, "Cover_Rate": 0.3258620689655172} {"Template_token": ["", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Flags", ".", "getByValSize", "(", ")", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "Dst", ",", "Src", ",", "SizeNode", ",", "Flags", ".", "getByValAlign", "(", ")", ",", "false", ",", "false", ",", "NULL", ",", "", ",", "NULL", ",", "", ")", ";"], "File": "ARMISelLowering17", "Func": "CreateCopyOfByValArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78080, "Length": 50, "Cover_Rate": 0.6329113924050633} {"Template_token": ["", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcSV", ",", "SrcSVOff", "+", "SrcOff", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "i", "=", "", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";"], "ground_truth": ["}"], "File": "ARMISelLowering17", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78081, "Length": 219, "Cover_Rate": 0.3029045643153527} {"Template_token": ["", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "}", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Op", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cvt", ",", "Cvt", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering17", "Func": "ExpandBIT_CONVERT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78082, "Length": 166, "Cover_Rate": 0.7649769585253456} {"Template_token": ["", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue2", ")", ";"], "File": "ARMISelLowering17", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78083, "Length": 80, "Cover_Rate": 0.31746031746031744} {"Template_token": ["", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering17", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78084, "Length": 62, "Cover_Rate": 0.3069306930693069} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "else", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "case", "'r'", ":", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "case", "'w'", ":"], "ground_truth": ["if", "(", "VT", "==", "", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";"], "File": "ARMISelLowering17", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78085, "Length": 61, "Cover_Rate": 0.30198019801980197} {"Template_token": ["", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering17", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78086, "Length": 100, "Cover_Rate": 0.38022813688212925} {"Template_token": ["", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CCAssignFnForNode", "(", "CallConv", ",", "false", ",", "isVarArg", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "ArgValues", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "ArgValue", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Chain", ",", "FIN", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "}", "else", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "", ")", "RC", "=", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "", ":", "", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["case", "CCValAssign", "::", "Full", ":", "break", ";"], "File": "ARMISelLowering17", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78089, "Length": 448, "Cover_Rate": 0.37615449202350965} {"Template_token": ["", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}"], "ground_truth": ["Op", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering17", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78090, "Length": 57, "Cover_Rate": 0.5181818181818182} {"Template_token": ["", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}"], "ground_truth": ["Op", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering17", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78091, "Length": 60, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "else", "{", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";"], "File": "ARMISelLowering17", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78092, "Length": 222, "Cover_Rate": 0.676829268292683} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalAddressELF", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "UseGOTOFF", "?", "", ":", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "PseudoSourceValue", "::", "getGOT", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering17", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78093, "Length": 239, "Cover_Rate": 0.6867816091954023} {"Template_token": ["", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":"], "ground_truth": ["Opc", "=", "", ";"], "File": "ARMISelLowering17", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78094, "Length": 37, "Cover_Rate": 0.3162393162393162} {"Template_token": ["", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";"], "ground_truth": ["Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";"], "File": "ARMISelLowering17", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78095, "Length": 154, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "Res", "=", "ExpandBIT_CONVERT", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "}"], "ground_truth": ["if", "(", "Res", ".", "getNode", "(", ")", ")", "Results", ".", "push_back", "(", "Res", ")", ";"], "File": "ARMISelLowering17", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78096, "Length": 56, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "", ";", "return", "TargetLoweringBase", "::", "getMaxSupportedInterleaveFactor", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering180", "Func": "getMaxSupportedInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78097, "Length": 30, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "TargetLoweringBase", "::", "getMaxSupportedInterleaveFactor", "(", ")", ";"], "File": "ARMISelLowering180", "Func": "getMaxSupportedInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78098, "Length": 18, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "Register", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Reg", "!=", "", ")", "return", "Reg", ";"], "ground_truth": ["report_fatal_error", "(", "Twine", "(", "", "+", "StringRef", "(", "RegName", ")", "+", "", ")", ")", ";"], "File": "ARMISelLowering180", "Func": "getRegisterByName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78099, "Length": 89, "Cover_Rate": 0.6953125} {"Template_token": ["", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "Mask", "=", "N", "->", "getMask", "(", ")", ";", "SDValue", "PassThru", "=", "N", "->", "getPassThru", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "auto", "IsZero", "=", "[", "]", "(", "SDValue", "PassThru", ")", "{", "return", "(", "", "(", "PassThru", ".", "getNode", "(", ")", ")", "||", "(", "PassThru", "->", "getOpcode", "(", ")", "==", "", "&&", "isNullConstant", "(", "PassThru", "->", "getOperand", "(", "", ")", ")", ")", ")", ";", "}", ";", "if", "(", "IsZero", "(", "PassThru", ")", ")", "return", "Op", ";"], "ground_truth": ["SDValue", "ZeroVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering180", "Func": "LowerMLOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78100, "Length": 112, "Cover_Rate": 0.38620689655172413} {"Template_token": ["", "static", "SDValue", "LowerATOMIC_FENCE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering182", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78107, "Length": 109, "Cover_Rate": 0.8861788617886179} {"Template_token": ["", "static", "SDValue", "LowerATOMIC_FENCE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "File": "ARMISelLowering182", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78108, "Length": 79, "Cover_Rate": 0.6422764227642277} {"Template_token": ["", "bool", "isSigned", "=", "OpOpcode", "==", "", ";", "if", "(", "ConstVec", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "isConstVecPow2", "(", "ConstVec", ",", "isSigned", ",", "C", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "C", ")", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering182", "Func": "PerformVDIVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78113, "Length": 89, "Cover_Rate": 0.42995169082125606} {"Template_token": ["", "firstRegToSaveIndex", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "", "]", ")", ")", ";", "lastRegToSaveIndex", "=", "", ";", "}", "unsigned", "ArgRegsSize", ",", "ArgRegsSaveSize", ";", "computeRegArea", "(", "CCInfo", ",", "MF", ",", "InRegsParamRecordIdx", ",", "ArgSize", ",", "ArgRegsSize", ",", "ArgRegsSaveSize", ")", ";", "if", "(", "ArgRegsSaveSize", ")", "{", "unsigned", "Padding", "=", "ArgRegsSaveSize", "-", "ArgRegsSize", ";", "if", "(", "Padding", ")", "{", "assert", "(", "AFI", "->", "getStoredByValParamsPadding", "(", ")", "==", "", "&&", "", ")", ";", "AFI", "->", "setStoredByValParamsPadding", "(", "Padding", ")", ";", "}", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgRegsSaveSize", ",", "Padding", "+", "ArgOffset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "for", "(", "unsigned", "i", "=", "", ";", "firstRegToSaveIndex", "<", "lastRegToSaveIndex", ";", "++", "firstRegToSaveIndex", ",", "++", "i", ")", "{"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", ";"], "File": "ARMISelLowering182", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78114, "Length": 146, "Cover_Rate": 0.30416666666666664} {"Template_token": ["", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "assert", "(", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "VecTy", ")", ")", "&&", "", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "CallInst", "*", "VldN", "=", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";", "i", "++", ")", "{", "ShuffleVectorInst", "*", "SV", "=", "Shuffles", "[", "i", "]", ";", "unsigned", "Index", "=", "Indices", "[", "i", "]", ";", "Value", "*", "SubVec", "=", "Builder", ".", "CreateExtractValue", "(", "VldN", ",", "Index", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "SubVec", "=", "Builder", ".", "CreateIntToPtr", "(", "SubVec", ",", "SV", "->", "getType", "(", ")", ")", ";", "SV", "->", "replaceAllUsesWith", "(", "SubVec", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering184", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78116, "Length": 160, "Cover_Rate": 0.3686635944700461} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "SI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "SubVecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeSizeInBits", "(", "EltTy", ")", "==", "", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "(", "SubVecSize", "!=", "", "&&", "SubVecSize", "!=", "", ")", "||", "EltIs64Bits", ")", "return", "false", ";", "if", "(", "EltTy", "->", "isHalfTy", "(", ")", ")", "return", "false", ";", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "SI", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "Op0", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "LaneLen", ")", ";", "}", "static", "const", "", "StoreInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";"], "ground_truth": ["Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ";"], "File": "ARMISelLowering184", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78117, "Length": 217, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "SI", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "Op0", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "LaneLen", ")", ";", "}", "static", "const", "", "StoreInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "SI", "->", "getPointerOperand", "(", ")", ",", "Int8Ptr", ")", ")", ";", "assert", "(", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "SubVecTy", ")", ")", "&&", "", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Int8Ptr", ",", "SubVecTy", "}", ";", "Function", "*", "VstNFunc", "=", "", "(", "SI", "->", "getModule", "(", ")", ",", "StoreInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "auto", "Mask", "=", "SVI", "->", "getShuffleMask", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Factor", ";", "i", "++", ")", "{", "if", "(", "Mask", "[", "i", "]", ">=", "", ")", "{", "Ops", ".", "push_back", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "createSequentialMask", "(", "Builder", ",", "Mask", "[", "i", "]", ",", "LaneLen", ",", "", ")", ")", ")", ";", "}", "else", "{", "unsigned", "StartMask", "=", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "LaneLen", ";", "j", "++", ")", "{", "if", "(", "Mask", "[", "j", "*", "Factor", "+", "i", "]", ">=", "", ")", "{", "StartMask", "=", "Mask", "[", "j", "*", "Factor", "+", "i", "]", "-", "j", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering184", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78118, "Length": 327, "Cover_Rate": 0.5860215053763441} {"Template_token": ["", "unsigned", "Align", "=", "GVar", "->", "getAlignment", "(", ")", ";", "unsigned", "RequiredPadding", "=", "", "-", "(", "Size", "%", "", ")", ";", "bool", "PaddingPossible", "=", "RequiredPadding", "==", "", "||", "(", "CDAInit", "&&", "CDAInit", "->", "isString", "(", ")", ")", ";", "if", "(", "!", "PaddingPossible", "||", "Align", ">", "", "||", "Size", ">", "ConstpoolPromotionMaxSize", ")", "return", "SDValue", "(", ")", ";", "unsigned", "PaddedSize", "=", "Size", "+", "(", "(", "RequiredPadding", "==", "", ")", "?", "", ":", "RequiredPadding", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", "&&", "Size", ">", "", ")", "if", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "", ">=", "ConstpoolPromotionMaxTotal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "allUsersAreInFunction", "(", "GVar", ",", "F", ")", "&&", "!", "(", "Size", "<=", "", "&&", "allUsersAreInFunctions", "(", "GVar", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RequiredPadding", "!=", "", ")", "{", "StringRef", "S", "=", "CDAInit", "->", "getAsString", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "", ">", "V", "(", "S", ".", "size", "(", ")", ")", ";", "std", "::", "copy", "(", "S", ".", "bytes_begin", "(", ")", ",", "S", ".", "bytes_end", "(", ")", ",", "V", ".", "begin", "(", ")", ")", ";", "while", "(", "RequiredPadding", "--", ")", "V", ".", "push_back", "(", "", ")", ";", "Init", "=", "ConstantDataArray", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "V", ")", ";", "}"], "ground_truth": ["auto", "CPVal", "=", "ConstantPoolConstant", "::", "Create", "(", "GVar", ",", "Init", ")", ";"], "File": "ARMISelLowering184", "Func": "promoteToConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78120, "Length": 254, "Cover_Rate": 0.5120967741935484} {"Template_token": ["", "APInt", "NegOne", "=", "APInt", "::", "getAllOnesValue", "(", "CarryVT", ".", "getScalarSizeInBits", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "CarryVT", ",", "", ")", ",", "BoolCarry", ",", "DAG", ".", "getConstant", "(", "NegOne", ",", "DL", ",", "CarryVT", ")", ")", ";"], "File": "ARMISelLowering186", "Func": "ConvertBooleanCarryToCarryFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78123, "Length": 46, "Cover_Rate": 0.5897435897435898} {"Template_token": ["", "static", "SDValue", "ConvertBooleanCarryToCarryFlag", "(", "SDValue", "BoolCarry", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "BoolCarry", ")", ";"], "ground_truth": ["EVT", "CarryVT", "=", "BoolCarry", ".", "getValueType", "(", ")", ";"], "File": "ARMISelLowering186", "Func": "ConvertBooleanCarryToCarryFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78124, "Length": 27, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "EVT", "CarryVT", "=", "Carry", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "APInt", "NegOne", "=", "APInt", "::", "getAllOnesValue", "(", "CarryVT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "SDValue", "Result", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Carry", "=", "ConvertBooleanCarryToCarryFlag", "(", "Carry", ",", "DAG", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VTs", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Carry", ".", "getValue", "(", "", ")", ")", ";", "Carry", "=", "ConvertCarryFlagToBooleanCarry", "(", "Result", ".", "getValue", "(", "", ")", ",", "VT", ",", "DAG", ")", ";", "}", "else", "{", "Carry", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Carry", ")", ";", "Carry", "=", "ConvertBooleanCarryToCarryFlag", "(", "Carry", ",", "DAG", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VTs", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Carry", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["Carry", "=", "ConvertCarryFlagToBooleanCarry", "(", "Result", ".", "getValue", "(", "", ")", ",", "VT", ",", "DAG", ")", ";"], "File": "ARMISelLowering186", "Func": "LowerADDSUBCARRY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78126, "Length": 190, "Cover_Rate": 0.6050955414012739} {"Template_token": ["", "}", "}", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "if", "(", "LHS", ".", "getResNo", "(", ")", "==", "", "&&", "(", "isOneConstant", "(", "RHS", ")", "||", "isNullConstant", "(", "RHS", ")", ")", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "LHS", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "LHS", ".", "getValue", "(", "", ")", ",", "DAG", ",", "cc", ")", ";", "if", "(", "(", "CC", "==", "", ")", "!=", "isOneConstant", "(", "RHS", ")", ")", "{", "", "CondCode", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "CondCode", "=", "", "(", "CondCode", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "SDLoc", "(", "cc", ")", ",", "", ")", ";", "}", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";"], "File": "ARMISelLowering186", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78127, "Length": 261, "Cover_Rate": 0.3484646194926569} {"Template_token": ["", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "EmulatedTLS", ")", "return", "LowerToTLSEmulatedModel", "(", "GA", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "LowerGlobalTLSAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "return", "LowerGlobalTLSAddressWindows", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GA", "->", "getGlobal", "(", ")", ")", ";", "switch", "(", "model", ")", "{", "case", "TLSModel", "::", "GeneralDynamic", ":", "case", "TLSModel", "::", "LocalDynamic", ":", "return", "LowerToTLSGeneralDynamicModel", "(", "GA", ",", "DAG", ")", ";", "case", "TLSModel", "::", "InitialExec", ":", "case", "TLSModel", "::", "LocalExec", ":"], "ground_truth": ["return", "LowerToTLSExecModels", "(", "GA", ",", "DAG", ",", "model", ")", ";"], "File": "ARMISelLowering186", "Func": "LowerGlobalTLSAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78129, "Length": 136, "Cover_Rate": 0.8662420382165605} {"Template_token": ["", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "", "(", "CC", ",", "true", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";"], "ground_truth": ["SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering186", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78130, "Length": 239, "Cover_Rate": 0.3385269121813031} {"Template_token": ["", "}", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "{", "int32_t", "imm", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "imm", "<", "", "&&", "imm", ">", "std", "::", "numeric_limits", "<", "int", ">", "::", "min", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "-", "imm", ",", "DL", ",", "", ")", ";"], "ground_truth": ["unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";"], "File": "ARMISelLowering186", "Func": "PerformAddcSubcCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78131, "Length": 102, "Cover_Rate": 0.38345864661654133} {"Template_token": ["", "if", "(", "(", "AddeOp0", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", "&&", "(", "AddeOp1", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}", "if", "(", "AddcOp1", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp1", ";", "LowAdd", "=", "&", "AddcOp0", ";", "}", "if", "(", "!", "LoMul", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddcNode", "==", "HiAdd", "->", "getNode", "(", ")", "||", "AddcNode", "->", "isPredecessorOf", "(", "HiAdd", "->", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "*", "LowAdd", ")", ";", "Ops", ".", "push_back", "(", "*", "HiAdd", ")", ";", "SDValue", "MLALNode", "=", "DAG", ".", "getNode", "(", "FinalOpc", ",", "SDLoc", "(", "AddcNode", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "SDValue", "HiMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddeNode", ",", "", ")", ",", "HiMLALResult", ")", ";"], "ground_truth": ["SDValue", "LoMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "", ")", ";"], "File": "ARMISelLowering19", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78132, "Length": 246, "Cover_Rate": 0.39935064935064934} {"Template_token": ["", "bool", "canMergeStoresTo", "(", "unsigned", "AddressSpace", ",", "EVT", "MemVT", ")", "const", "override", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering19", "Func": "canMergeStoresTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78134, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "break", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "break", ";", "}", "return", "std", "::", "make_pair", "(", "Value", ",", "OverflowCmp", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering19", "Func": "getARMXALUOOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78135, "Length": 121, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Value", ",", "LHS", ")", ";", "break", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "", ")", ",", "LHS", ",", "RHS", ")", ".", "getValue", "(", "", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Value", ",", "LHS", ")", ";", "break", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "break", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "break", ";", "}"], "ground_truth": ["return", "std", "::", "make_pair", "(", "Value", ",", "OverflowCmp", ")", ";"], "File": "ARMISelLowering19", "Func": "getARMXALUOOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78136, "Length": 289, "Cover_Rate": 0.7506493506493507} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerBRCOND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Opc", "=", "Cond", ".", "getOpcode", "(", ")", ";", "if", "(", "Cond", ".", "getResNo", "(", ")", "==", "", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "Cond", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "Cond", ",", "DAG", ",", "cc", ")", ";"], "ground_truth": ["", "CondCode", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";"], "File": "ARMISelLowering19", "Func": "LowerBRCOND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78138, "Length": 157, "Cover_Rate": 0.6408163265306123} {"Template_token": ["", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "dl", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Res", ",", "Dest", ",", "cc", ",", "CCR", ",", "Res", ".", "getValue", "(", "", ")", "}", ";"], "ground_truth": ["Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ")", ";"], "File": "ARMISelLowering19", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78139, "Length": 283, "Cover_Rate": 0.383989145183175} {"Template_token": ["", "if", "(", "RegIdx", "!=", "array_lengthof", "(", "GPRArgRegs", ")", ")", "ArgRegBegin", "=", "std", "::", "min", "(", "ArgRegBegin", ",", "(", "unsigned", ")", "GPRArgRegs", "[", "RegIdx", "]", ")", ";", "}", "unsigned", "TotalArgRegsSaveSize", "=", "", "*", "(", "", "-", "ArgRegBegin", ")", ";", "AFI", "->", "setArgRegsSaveSize", "(", "TotalArgRegsSaveSize", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "isOrigArg", "(", ")", ")", "{", "std", "::", "advance", "(", "CurOrigArg", ",", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "getOrigArgIndex", "(", ")", "-", "CurArgIdx", ")", ";", "CurArgIdx", "=", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "getOrigArgIndex", "(", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "}", "else", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "", ":", "&", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "}"], "ground_truth": ["switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{"], "File": "ARMISelLowering19", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78140, "Length": 499, "Cover_Rate": 0.38384615384615384} {"Template_token": ["", "case", "", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformBRCONDCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "", ")", ";", "if", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "", ")", ";", "if", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "||", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "DemandedMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "", ":", "{"], "ground_truth": ["unsigned", "LowWidth", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMISelLowering19", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78142, "Length": 355, "Cover_Rate": 0.32272727272727275} {"Template_token": ["", "default", ":", "break", ";", "case", "", ":", "return", "PerformADDECombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformUMLALCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformADDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformXORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "PerformAddcSubcCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformAddeSubeCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformBFICombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVDUPCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformBRCONDCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering19", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78143, "Length": 383, "Cover_Rate": 0.3481818181818182} {"Template_token": ["", "static", "SDValue", "PerformABSCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "isOperationLegal", "(", "N", "->", "getOpcode", "(", ")", ",", "N", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["return", "TLI", ".", "expandABS", "(", "N", ",", "DAG", ")", ";"], "File": "ARMISelLowering1", "Func": "PerformABSCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78144, "Length": 74, "Cover_Rate": 0.9866666666666667} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "isOperationLegal", "(", "N", "->", "getOpcode", "(", ")", ",", "N", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["return", "TLI", ".", "expandABS", "(", "N", ",", "DAG", ")", ";"], "File": "ARMISelLowering1", "Func": "PerformABSCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78145, "Length": 54, "Cover_Rate": 0.72} {"Template_token": ["", "case", "CallingConv", "::", "GHC", ":", "return", "CC", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "CallingConv", "::", "PreserveMost", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "isVarArg", "?", "CallingConv", "::", "_AAPCS", ":", "CallingConv", "::", "_AAPCS_VFP", ";", "case", "CallingConv", "::", "C", ":", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "CallingConv", "::", "_APCS", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "getTargetMachine", "(", ")", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "_AAPCS_VFP", ";", "else", "return", "CallingConv", "::", "_AAPCS", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "Fast", ";", "return", "CallingConv", "::", "_APCS", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "_AAPCS_VFP", ";", "else", "return", "CallingConv", "::", "_AAPCS", ";"], "ground_truth": ["}"], "File": "ARMISelLowering20", "Func": "getEffectiveCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78148, "Length": 175, "Cover_Rate": 0.813953488372093} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "EltSize", ">=", "", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V2", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "ShuffleMask", "[", "i", "]", "<", "(", "int", ")", "NumElts", "?", "V1", ":", "V2", ",", "DAG", ".", "getConstant", "(", "ShuffleMask", "[", "i", "]", "&", "(", "NumElts", "-", "", ")", ",", "dl", ",", "", ")", ")", ")", ";", "}", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "if", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "isReverseMask", "(", "ShuffleMask", ",", "VT", ")", ")", "return", "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "", ")", "if", "(", "SDValue", "NewOp", "=", "LowerVECTOR_SHUFFLEv8i8", "(", "Op", ",", "ShuffleMask", ",", "DAG", ")", ")", "return", "NewOp", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering20", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78149, "Length": 364, "Cover_Rate": 0.3132530120481928} {"Template_token": ["", "return", "i", "<", "(", "int", ")", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", ")", "&&", "", ")", ";", "if", "(", "unsigned", "ShuffleOpc", "=", "isNEONTwoResultShuffleMask", "(", "ShuffleMask", ",", "SubVT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", "{", "if", "(", "isV_UNDEF", ")", "SubV2", "=", "SubV1", ";", "assert", "(", "(", "WhichResult", "==", "", ")", "&&", "", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ShuffleOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "SubVT", ",", "SubVT", ")", ",", "SubV1", ",", "SubV2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Res", ".", "getValue", "(", "", ")", ",", "Res", ".", "getValue", "(", "", ")", ")", ";", "}", "}", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "EltSize", ">=", "", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V2", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "ShuffleMask", "[", "i", "]", "<", "(", "int", ")", "NumElts", "?", "V1", ":", "V2", ",", "DAG", ".", "getConstant", "(", "ShuffleMask", "[", "i", "]", "&", "(", "NumElts", "-", "", ")", ",", "dl", ",", "", ")", ")", ")", ";", "}", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "if", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "isReverseMask", "(", "ShuffleMask", ",", "VT", ")", ")", "return", "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "", ")", "if", "(", "SDValue", "NewOp", "=", "LowerVECTOR_SHUFFLEv8i8", "(", "Op", ",", "ShuffleMask", ",", "DAG", ")", ")", "return", "NewOp", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering20", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78150, "Length": 494, "Cover_Rate": 0.42512908777969016} {"Template_token": ["", "if", "(", "N", "->", "getNumOperands", "(", ")", "==", "", ")", "if", "(", "SDValue", "RV", "=", "PerformVMOVDRRCombine", "(", "N", ",", "DAG", ")", ")", "return", "RV", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "!=", "", "||", "!", "hasNormalLoadOperand", "(", "N", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";"], "ground_truth": ["unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";"], "File": "ARMISelLowering20", "Func": "PerformBUILD_VECTORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78151, "Length": 79, "Cover_Rate": 0.35267857142857145} {"Template_token": ["", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "if", "(", "DstVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "{", "SDValue", "Cvt", ";", "if", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "&&", "SrcVT", ".", "isVector", "(", ")", "&&", "SrcVT", ".", "getVectorNumElements", "(", ")", ">", "", ")", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SrcVT", ",", "Op", ")", ")", ";", "else", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cvt", ",", "Cvt", ".", "getValue", "(", "", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering25", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78153, "Length": 209, "Cover_Rate": 0.3494983277591973} {"Template_token": ["", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "const", "bool", "HasFullFP16", "=", "Subtarget", "->", "hasFullFP16", "(", ")", ";", "if", "(", "SrcVT", "==", "", "&&", "DstVT", "==", "", ")", "{", "if", "(", "!", "HasFullFP16", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "SrcVT", "==", "", "&&", "DstVT", "==", "", ")", "{", "if", "(", "!", "HasFullFP16", ")", "return", "SDValue", "(", ")", ";", "auto", "ZeroExtend", "=", "N", "->", "use_begin", "(", ")", ";", "if", "(", "N", "->", "use_size", "(", ")", "!=", "", "||", "ZeroExtend", "->", "getOpcode", "(", ")", "!=", "", "||", "ZeroExtend", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "auto", "Copy", "=", "ZeroExtend", "->", "use_begin", "(", ")", ";"], "ground_truth": ["if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "", "&&", "Copy", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "ARMISelLowering25", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78154, "Length": 197, "Cover_Rate": 0.3294314381270903} {"Template_token": ["", "SDValue", "Copy", "=", "BC", "->", "getOperand", "(", "", ")", ";", "if", "(", "Copy", ".", "getValueType", "(", ")", "!=", "", "||", "Copy", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Copy", "->", "getOperand", "(", "", ")", ",", "Copy", "->", "getOperand", "(", "", ")", "}", ";", "SDValue", "NewCopy", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "Ops", ")", ";", "return", "NewCopy", ";"], "ground_truth": ["}"], "File": "ARMISelLowering25", "Func": "PerformVMOVhrCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78156, "Length": 79, "Cover_Rate": 0.6124031007751938} {"Template_token": ["", "SDValue", "BC", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "BC", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Copy", "=", "BC", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "Copy", ".", "getValueType", "(", ")", "!=", "", "||", "Copy", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering25", "Func": "PerformVMOVhrCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78157, "Length": 58, "Cover_Rate": 0.4496124031007752} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "LowerUDIV", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerADDSUBCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerSignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerUnsignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerSADDSUBSAT", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":"], "ground_truth": ["return", "LowerPredicateLoad", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering26", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78159, "Length": 325, "Cover_Rate": 0.32338308457711445} {"Template_token": ["", "if", "(", "!", "HasMVEFP", ")", "setAllExpand", "(", "VT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "if", "(", "HasMVEFP", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "}", "}", "const", "MVT", "LongTypes", "[", "]", "=", "{", "", ",", "", "}", ";", "for", "(", "auto", "VT", ":", "LongTypes", ")", "{", "addRegisterClass", "(", "VT", ",", "&", "", ")", ";", "setAllExpand", "(", "VT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";"], "ground_truth": ["setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";"], "File": "ARMISelLowering29", "Func": "addMVEVectorTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78161, "Length": 247, "Cover_Rate": 0.41442953020134227} {"Template_token": ["", "static", "SDValue", "PerformHWLoopCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "ST", ")", "{", "SDValue", "CC", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "CC", "->", "getOpcode", "(", ")", "!=", "", "&&", "CC", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "CC", "->", "getOperand", "(", "", ")", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Int", "=", "CC", "->", "getOperand", "(", "", ")", ";", "unsigned", "IntOp", "=", "cast", "<", "ConstantSDNode", ">", "(", "Int", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IntOp", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "isa", "<", "ConstantSDNode", ">", "(", "CC", "->", "getOperand", "(", "", ")", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "CC", "->", "getOperand", "(", "", ")", ")", "->", "isOne", "(", ")", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Int", ")", ";"], "ground_truth": ["SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";"], "File": "ARMISelLowering29", "Func": "PerformHWLoopCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78164, "Length": 167, "Cover_Rate": 0.6549019607843137} {"Template_token": ["", "if", "(", "IntOp", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "isa", "<", "ConstantSDNode", ">", "(", "CC", "->", "getOperand", "(", "", ")", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "CC", "->", "getOperand", "(", "", ")", ")", "->", "isOne", "(", ")", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Int", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Elements", "=", "Int", ".", "getOperand", "(", "", ")", ";", "SDValue", "ExitBlock", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Elements", ",", "ExitBlock", "}", ";", "SDValue", "Res", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Ops", ")", ";", "DCI", ".", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Int", ".", "getValue", "(", "", ")", ",", "Int", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "Res", ";"], "File": "ARMISelLowering29", "Func": "PerformHWLoopCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78165, "Length": 139, "Cover_Rate": 0.5450980392156862} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "RelocM", "!=", "Reloc", "::", "Static", "&&", "!", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "OptimizeForSize", ")", ")", "{", "++", "NumMovwMovt", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "unsigned", "Wrapper", "=", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "unsigned", "PCLabelIndex", "=", "", ";"], "ground_truth": ["SDValue", "CPAddr", ";"], "File": "ARMISelLowering2", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78168, "Length": 230, "Cover_Rate": 0.4722792607802875} {"Template_token": ["", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "!", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "OptimizeForSize", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";"], "ground_truth": ["CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "File": "ARMISelLowering2", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78169, "Length": 121, "Cover_Rate": 0.328804347826087} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "UseGOTOFF", "?", "", ":", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "!", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "OptimizeForSize", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering2", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78170, "Length": 322, "Cover_Rate": 0.875} {"Template_token": ["", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "storesuccess", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "if", "(", "isThumb2", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "destlo", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "desthi", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "}", "else", "{", "unsigned", "GPRPair0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "GPRPair0", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "destlo", ")", ".", "addReg", "(", "GPRPair0", ",", "", ",", "", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "desthi", ")", ".", "addReg", "(", "GPRPair0", ",", "", ",", "", ")", ";", "}", "unsigned", "StoreLo", ",", "StoreHi", ";", "if", "(", "IsCmpxchg", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "i", "==", "", "?", "destlo", ":", "desthi", ")", ".", "addReg", "(", "i", "==", "", "?", "vallo", ":", "valhi", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "->", "addSuccessor", "(", "i", "==", "", "?", "contBB", ":", "cont2BB", ")", ";", "BB", "=", "(", "i", "==", "", "?", "contBB", ":", "cont2BB", ")", ";", "}", "StoreLo", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "StoreHi", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "else", "if", "(", "Op1", ")", "{", "unsigned", "tmpRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Op1", ")", ",", "tmpRegLo", ")", ".", "addReg", "(", "destlo", ")", ".", "addReg", "(", "vallo", ")", ")", ".", "addReg", "(", "NeedsCarry", "?", "", ":", "", ",", "getDefRegState", "(", "NeedsCarry", ")", ")", ";", "unsigned", "tmpRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Op2", ")", ",", "tmpRegHi", ")", ".", "addReg", "(", "desthi", ")", ".", "addReg", "(", "valhi", ")", ")", ".", "addReg", "(", "IsMinMax", "?", "", ":", "", ",", "getDefRegState", "(", "IsMinMax", ")", ")", ";"], "ground_truth": ["StoreLo", "=", "tmpRegLo", ";"], "File": "ARMISelLowering30", "Func": "EmitAtomicBinary64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78172, "Length": 466, "Cover_Rate": 0.3565416985462892} {"Template_token": ["", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "unsigned", "Domain", "=", "", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "Domain", "=", "", ";", "}", "else", "if", "(", "Subtarget", "->", "isSwift", "(", ")", "&&", "Ord", "==", "Release", ")", "{", "Domain", "=", "", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Domain", ",", "", ")", ")", ";"], "File": "ARMISelLowering30", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78174, "Length": 90, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";"], "File": "ARMISelLowering30", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78175, "Length": 89, "Cover_Rate": 0.4238095238095238} {"Template_token": ["", "void", "TargetLowering", "::", "addTypeForNEON", "(", "EVT", "VT", ",", "EVT", "PromotedLdStVT", ",", "EVT", "PromotedBitwiseVT", ")", "{", "if", "(", "VT", "!=", "PromotedLdStVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedLdStVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedLdStVT", ".", "getSimpleVT", "(", ")", ")", ";", "}", "EVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "!=", "", "&&", "ElemTy", "!=", "", ")", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "if", "(", "ElemTy", "==", "", "||", "ElemTy", "==", "", ")", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";"], "ground_truth": ["setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";"], "File": "ARMISelLowering33", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78178, "Length": 338, "Cover_Rate": 0.8345679012345679} {"Template_token": ["", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";"], "ground_truth": ["AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";"], "File": "ARMISelLowering33", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78179, "Length": 204, "Cover_Rate": 0.5037037037037037} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "false", ";", "else", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "{", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "false", ";", "}", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering33", "Func": "allowsUnalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78180, "Length": 66, "Cover_Rate": 0.8048780487804879} {"Template_token": ["", "}", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering33", "Func": "allowsUnalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78181, "Length": 29, "Cover_Rate": 0.35365853658536583} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":"], "ground_truth": ["return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";"], "File": "ARMISelLowering33", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78183, "Length": 75, "Cover_Rate": 0.539568345323741} {"Template_token": ["", "CCAssignFn", "*", "TargetLowering", "::", "CCAssignFnForNode", "(", "unsigned", "CC", ",", "bool", "Return", ",", "bool", "isVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_APCS", ":"], "ground_truth": ["return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";"], "File": "ARMISelLowering33", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78184, "Length": 137, "Cover_Rate": 0.9856115107913669} {"Template_token": ["", "bool", "DstIsDead", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ";", "bool", "SrcIsKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "SrcReg", "!=", "", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "MF", "->", "getRegInfo", "(", ")", ".", "getRegClass", "(", "SrcReg", ")", ";", "unsigned", "CopyOpc", "=", "(", "RC", "==", "", ")", "?", "", ":", "", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "CopyOpc", ")", ",", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "SrcIsKill", ")", ")", ";", "}", "unsigned", "OpOpc", "=", "", ";", "bool", "NeedPred", "=", "false", ",", "NeedCC", "=", "false", ",", "NeedOp3", "=", "false", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpOpc", "=", "", ";", "NeedPred", "=", "true", ";", "break", ";", "case", "", ":", "OpOpc", "=", "", ";", "break", ";", "case", "", ":", "OpOpc", "=", "", ";", "break", ";", "case", "", ":", "OpOpc", "=", "", ";", "NeedPred", "=", "true", ";", "NeedCC", "=", "true", ";", "break", ";", "case", "", ":", "OpOpc", "=", "", ";", "NeedPred", "=", "true", ";", "break", ";", "case", "", ":", "OpOpc", "=", "", ";", "NeedPred", "=", "true", ";", "NeedCC", "=", "true", ";", "NeedOp3", "=", "true", ";", "break", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "OpOpc", ")", ",", "", ")", ";", "if", "(", "OpOpc", "==", "", ")", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NeedOp3", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NeedPred", ")", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["if", "(", "NeedCC", ")", "AddDefaultCC", "(", "MIB", ")", ";"], "File": "ARMISelLowering33", "Func": "EmitInstrWithCustomInserter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78185, "Length": 291, "Cover_Rate": 0.35018050541516244} {"Template_token": ["", "const", "unsigned", "MAX_LOADS_IN_LDM", "=", "", ";", "SDValue", "TFOps", "[", "MAX_LOADS_IN_LDM", "]", ";", "SDValue", "Loads", "[", "MAX_LOADS_IN_LDM", "]", ";", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "while", "(", "EmittedNumMemOps", "<", "NumMemOps", ")", "{", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcSV", ",", "SrcSVOff", "+", "SrcOff", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "", ")", ")", ",", "DstSV", ",", "DstSVOff", "+", "DstOff", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";"], "ground_truth": ["i", "=", "", ";"], "File": "ARMISelLowering33", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78186, "Length": 255, "Cover_Rate": 0.36637931034482757} {"Template_token": ["", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "", ")", ")", ",", "DstSV", ",", "DstSVOff", "+", "DstOff", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcSV", ",", "SrcSVOff", "+", "SrcOff", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "i", "=", "", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "", ")", ")", ",", "DstSV", ",", "DstSVOff", "+", "DstOff", ")", ";", "++", "i", ";", "DstOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";"], "ground_truth": ["}"], "File": "ARMISelLowering33", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78187, "Length": 339, "Cover_Rate": 0.4870689655172414} {"Template_token": ["", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "Invert", "=", "true", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "CondCode2", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "CondCode2", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":"], "ground_truth": ["case", "", ":", "CondCode", "=", "", ";", "break", ";"], "File": "ARMISelLowering33", "Func": "FPCCToARMCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78188, "Length": 129, "Cover_Rate": 0.46402877697841727} {"Template_token": ["", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", ">", "", "&&", "isLegalCmpImmediate", "(", "C", "-", "", ",", "isThumb1Only", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isLegalCmpImmediate", "(", "C", "+", "", ",", "isThumb1Only", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "<", "", "&&", "isLegalCmpImmediate", "(", "C", "+", "", ",", "isThumb1Only", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "", ")", ";", "}", "break", ";", "}", "}", "}", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "", "CompareType", ";", "switch", "(", "CondCode", ")", "{", "default", ":", "CompareType", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CompareType", "=", "", ";", "break", ";", "}"], "ground_truth": ["CC", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";"], "File": "ARMISelLowering33", "Func": "getARMCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78189, "Length": 225, "Cover_Rate": 0.5597014925373134} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "", ";", "else", "RC", "=", "", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{"], "ground_truth": ["unsigned", "ArgSize", "=", "NextVA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";"], "File": "ARMISelLowering33", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78190, "Length": 103, "Cover_Rate": 0.4087301587301587} {"Template_token": ["", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cst", ",", "Cst", ")", ";", "else", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vec", ")", ";"], "File": "ARMISelLowering33", "Func": "getOnesVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78191, "Length": 63, "Cover_Rate": 0.5338983050847458} {"Template_token": ["", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cst", ",", "Cst", ")", ";", "else", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vec", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering33", "Func": "getOnesVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78192, "Length": 64, "Cover_Rate": 0.5423728813559322} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering33", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78193, "Length": 330, "Cover_Rate": 0.5574324324324325} {"Template_token": ["", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cst", ",", "Cst", ")", ";", "else", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vec", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering33", "Func": "getZeroVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78194, "Length": 64, "Cover_Rate": 0.5470085470085471} {"Template_token": ["", "else", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vec", ")", ";"], "File": "ARMISelLowering33", "Func": "getZeroVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78195, "Length": 36, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "static", "bool", "isLegalCmpImmediate", "(", "unsigned", "C", ",", "bool", "isThumb1Only", ")", "{", "return", "(", "isThumb1Only", "&&", "(", "C", "&", "~", "", ")", "==", "", ")", "||", "(", "!", "isThumb1Only", "&&", "", "(", "C", ")", "!=", "-", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering33", "Func": "isLegalCmpImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78196, "Length": 39, "Cover_Rate": 0.9512195121951219} {"Template_token": ["", "return", "(", "isThumb1Only", "&&", "(", "C", "&", "~", "", ")", "==", "", ")", "||", "(", "!", "isThumb1Only", "&&", "", "(", "C", ")", "!=", "-", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering33", "Func": "isLegalCmpImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78197, "Length": 28, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ";", "unsigned", "Imm", ",", "WhichResult", ";"], "ground_truth": ["return", "(", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTRNMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVUZPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVZIPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", ")", ";"], "File": "ARMISelLowering33", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78198, "Length": 163, "Cover_Rate": 0.6680327868852459} {"Template_token": ["", "return", "(", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTRNMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVUZPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVZIPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering33", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78199, "Length": 82, "Cover_Rate": 0.3360655737704918} {"Template_token": ["", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "BlockElts", "=", "M", "[", "", "]", "+", "", ";", "if", "(", "BlockSize", "<=", "EltSz", "||", "BlockSize", "!=", "BlockElts", "*", "EltSz", ")", "return", "false", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{"], "File": "ARMISelLowering33", "Func": "isVREVMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78200, "Length": 53, "Cover_Rate": 0.3897058823529412} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "i", "+", "WhichResult", "||", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "i", "+", "NumElts", "+", "WhichResult", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering33", "Func": "isVTRNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78201, "Length": 53, "Cover_Rate": 0.5408163265306123} {"Template_token": ["", "static", "bool", "isVUZPMask", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ",", "unsigned", "&", "WhichResult", ")", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{"], "File": "ARMISelLowering33", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78202, "Length": 59, "Cover_Rate": 0.5566037735849056} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "Idx", "||", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "Idx", "+", "NumElts", ")", "return", "false", ";", "Idx", "+=", "", ";", "}"], "ground_truth": ["if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "false", ";"], "File": "ARMISelLowering33", "Func": "isVZIPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78203, "Length": 73, "Cover_Rate": 0.5615384615384615} {"Template_token": ["", "", "CondCode", ",", "CondCode2", ";", "if", "(", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "CC", ",", "CCR", ",", "Cmp", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ",", "", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{"], "ground_truth": ["CC", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78204, "Length": 128, "Cover_Rate": 0.3316062176165803} {"Template_token": ["", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ",", "UId", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "NULL", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "NULL", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering33", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78205, "Length": 191, "Cover_Rate": 0.5079787234042553} {"Template_token": ["", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ",", "UId", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "NULL", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "NULL", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering33", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78206, "Length": 191, "Cover_Rate": 0.5079787234042553} {"Template_token": ["", "BuildVectorSDNode", "*", "BVN", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{"], "ground_truth": ["SDValue", "Val", "=", "isVMOVSplat", "(", "SplatBits", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78207, "Length": 83, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "Val", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering33", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78209, "Length": 243, "Cover_Rate": 0.4300884955752212} {"Template_token": ["", "assert", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "", ")", ";", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Lane", "=", "Op", ".", "getOperand", "(", "", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Lane", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78210, "Length": 88, "Cover_Rate": 0.6616541353383458} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFRAMEADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "(", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "?", "", ":", "", ";"], "ground_truth": ["SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78212, "Length": 113, "Cover_Rate": 0.7583892617449665} {"Template_token": ["", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "NULL", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", "++", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", "==", "Reloc", "::", "Static", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "NULL", ",", "", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "ARMISelLowering33", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78213, "Length": 179, "Cover_Rate": 0.6580882352941176} {"Template_token": ["", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "NULL", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", "++", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", "==", "Reloc", "::", "Static", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "NULL", ",", "", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "ARMISelLowering33", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78214, "Length": 126, "Cover_Rate": 0.4632352941176471} {"Template_token": ["", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "NULL", ",", "", ")", ";"], "ground_truth": ["SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", "++", ",", "", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78215, "Length": 127, "Cover_Rate": 0.7696969696969697} {"Template_token": ["", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "NULL", ",", "", ")", ";"], "ground_truth": ["SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", "++", ",", "", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78216, "Length": 52, "Cover_Rate": 0.3151515151515151} {"Template_token": ["", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "NULL", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", "++", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMISelLowering33", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78217, "Length": 106, "Cover_Rate": 0.3037249283667622} {"Template_token": ["", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "std", "::", "string", "LSDAName", "=", "", ";", "LSDAName", "+=", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "LSDAName", ".", "c_str", "(", ")", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "NULL", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", "++", ",", "", ")", ";"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78218, "Length": 173, "Cover_Rate": 0.49570200573065903} {"Template_token": ["", "return", "LowerNeonVSTIntrinsic", "(", "Op", ",", "DAG", ",", "", ",", "", ")", ";", "case", "", ":", "return", "LowerNeonVSTIntrinsic", "(", "Op", ",", "DAG", ",", "", ",", "", ")", ";", "case", "", ":", "return", "LowerNeonVSTIntrinsic", "(", "Op", ",", "DAG", ",", "", ",", "", ")", ";"], "ground_truth": ["default", ":", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78219, "Length": 49, "Cover_Rate": 0.3161290322580645} {"Template_token": ["", "return", "LowerNeonVSTIntrinsic", "(", "Op", ",", "DAG", ",", "", ",", "", ")", ";", "case", "", ":", "return", "LowerNeonVSTIntrinsic", "(", "Op", ",", "DAG", ",", "", ",", "", ")", ";", "case", "", ":", "return", "LowerNeonVSTIntrinsic", "(", "Op", ",", "DAG", ",", "", ",", "", ")", ";"], "ground_truth": ["default", ":", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78220, "Length": 49, "Cover_Rate": 0.3161290322580645} {"Template_token": ["", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";"], "ground_truth": ["PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78221, "Length": 38, "Cover_Rate": 0.3140495867768595} {"Template_token": ["", "static", "SDValue", "LowerNeonVLDIntrinsic", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Opcode", ")", "{", "SDNode", "*", "Node", "=", "Op", ".", "getNode", "(", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "VT", ".", "is64BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Node", "->", "getOperand", "(", "", ")", ",", "Node", "->", "getOperand", "(", "", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "Node", "->", "getVTList", "(", ")", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerNeonVLDIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78222, "Length": 99, "Cover_Rate": 0.99} {"Template_token": ["", "SDNode", "*", "Node", "=", "Op", ".", "getNode", "(", ")", ";", "EVT", "VT", "=", "Node", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "VT", ".", "is64BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "for", "(", "unsigned", "N", "=", "", ";", "N", "<", "NumVecs", ";", "++", "N", ")", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "N", "+", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering33", "Func": "LowerNeonVSTIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78223, "Length": 132, "Cover_Rate": 0.868421052631579} {"Template_token": ["", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "for", "(", "unsigned", "N", "=", "", ";", "N", "<", "NumVecs", ";", "++", "N", ")", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "N", "+", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering33", "Func": "LowerNeonVSTIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78224, "Length": 65, "Cover_Rate": 0.4276315789473684} {"Template_token": ["", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINTRINSIC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "ExpandBIT_CONVERT", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering33", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78225, "Length": 158, "Cover_Rate": 0.398989898989899} {"Template_token": ["", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Arg", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["VA", "=", "RVLocs", "[", "++", "i", "]", ";"], "File": "ARMISelLowering33", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78226, "Length": 265, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "RVLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "Outs", "[", "realRVLocIdx", "]", ".", "Val", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Arg", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "", ")", ",", "Flag", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "}", "SDValue", "result", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Flag", ")", ";"], "ground_truth": ["else", "result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78227, "Length": 519, "Cover_Rate": 0.8160377358490566} {"Template_token": ["", "if", "(", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "CC", ",", "CCR", ",", "Cmp", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "SDValue", "CC2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";", "SDValue", "Cmp2", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ",", "TrueVal", ",", "CC2", ",", "CCR", ",", "Cmp2", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78229, "Length": 138, "Cover_Rate": 0.40350877192982454} {"Template_token": ["", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", "++", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "NULL", ",", "", ")", ";", "}", "else", "{", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";"], "ground_truth": ["Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "NULL", ",", "", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78230, "Length": 111, "Cover_Rate": 0.3557692307692308} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerToTLSGeneralDynamicModel", "(", "GlobalAddressSDNode", "*", "GA", ",", "SelectionDAG", "&", "DAG", ")", "{", "DebugLoc", "dl", "=", "GA", "->", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "NULL", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", "++", ",", "", ")", ";"], "ground_truth": ["Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78231, "Length": 158, "Cover_Rate": 0.5703971119133574} {"Template_token": ["", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "", ")", ",", "dl", ",", "FR", ",", "Op", ".", "getOperand", "(", "", ")", ",", "SV", ",", "", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78232, "Length": 50, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "ReverseVEXT", ")", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "", ")", ")", ";", "}", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "unsigned", "WhichResult", ";", "if", "(", "isVTRNMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVUZPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVZIPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";"], "File": "ARMISelLowering33", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78233, "Length": 296, "Cover_Rate": 0.4966442953020134} {"Template_token": ["", "if", "(", "isVEXTMask", "(", "ShuffleMask", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", ")", "{", "if", "(", "ReverseVEXT", ")", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "", ")", ")", ";", "}", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "unsigned", "WhichResult", ";", "if", "(", "isVTRNMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVUZPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVZIPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";"], "ground_truth": ["unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78234, "Length": 374, "Cover_Rate": 0.62751677852349} {"Template_token": ["", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Arg", ")", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ")", ")", ";", "if", "(", "NextVA", ".", "isRegLoc", "(", ")", ")", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "", ")", ")", ")", ";", "else", "{", "assert", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", ";"], "ground_truth": ["if", "(", "StackPtr", ".", "getNode", "(", ")", "==", "", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "", ",", "getPointerTy", "(", ")", ")", ";"], "File": "ARMISelLowering33", "Func": "PassF64ArgInRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78235, "Length": 110, "Cover_Rate": 0.5583756345177665} {"Template_token": ["", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ")", ")", ";", "if", "(", "NextVA", ".", "isRegLoc", "(", ")", ")", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "", ")", ")", ")", ";", "else", "{", "assert", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "StackPtr", ".", "getNode", "(", ")", "==", "", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "", ",", "getPointerTy", "(", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "LowerMemOpCallTo", "(", "Chain", ",", "StackPtr", ",", "fmrrd", ".", "getValue", "(", "", ")", ",", "dl", ",", "DAG", ",", "NextVA", ",", "Flags", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering33", "Func": "PassF64ArgInRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78236, "Length": 115, "Cover_Rate": 0.583756345177665} {"Template_token": ["", "bool", "TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "const", "bool", "restrict_addressing_modes_for_nacl", "=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "isa", "<", "MemSDNode", ">", "(", "N", ")", ";", "if", "(", "restrict_addressing_modes_for_nacl", ")", "{", "return", "false", ";", "}", "EVT", "VT", ";", "SDValue", "Ptr", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "getIndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "if", "(", "!", "isLegal", ")", "return", "false", ";", "if", "(", "Ptr", "!=", "Base", ")", "{", "if", "(", "Ptr", "==", "Offset", "&&", "Op", "->", "getOpcode", "(", ")", "==", "", "&&", "!", "Subtarget", "->", "isThumb2", "(", ")", ")", "std", "::", "swap", "(", "Base", ",", "Offset", ")", ";", "if", "(", "Ptr", "!=", "Base", ")", "return", "false", ";", "}", "AM", "=", "isInc", "?", "", ":", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering36", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78240, "Length": 280, "Cover_Rate": 0.9621993127147767} {"Template_token": ["", "bool", "TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "const", "bool", "restrict_addressing_modes_for_nacl", "=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "isa", "<", "MemSDNode", ">", "(", "N", ")", ";", "if", "(", "restrict_addressing_modes_for_nacl", ")", "{", "return", "false", ";", "}", "EVT", "VT", ";", "SDValue", "Ptr", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "getIndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "if", "(", "!", "isLegal", ")", "return", "false", ";", "if", "(", "Ptr", "!=", "Base", ")", "{", "if", "(", "Ptr", "==", "Offset", "&&", "Op", "->", "getOpcode", "(", ")", "==", "", "&&", "!", "Subtarget", "->", "isThumb2", "(", ")", ")", "std", "::", "swap", "(", "Base", ",", "Offset", ")", ";", "if", "(", "Ptr", "!=", "Base", ")", "return", "false", ";", "}"], "ground_truth": ["AM", "=", "isInc", "?", "", ":", "", ";"], "File": "ARMISelLowering36", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78241, "Length": 277, "Cover_Rate": 0.9518900343642611} {"Template_token": ["", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "getIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "if", "(", "!", "isLegal", ")", "return", "false", ";", "AM", "=", "isInc", "?", "", ":", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering36", "Func": "getPreIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78242, "Length": 95, "Cover_Rate": 0.3861788617886179} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering36", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78243, "Length": 366, "Cover_Rate": 0.38445378151260506} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering36", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78244, "Length": 330, "Cover_Rate": 0.34663865546218486} {"Template_token": ["", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "DAG", ".", "getIntPtrConstant", "(", "", "*", "", ")", ";", "case", "", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering36", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78248, "Length": 265, "Cover_Rate": 0.32160194174757284} {"Template_token": ["", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "getInverseCCForVSEL", "(", "CC", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{"], "File": "ARMISelLowering36", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78249, "Length": 293, "Cover_Rate": 0.39594594594594595} {"Template_token": ["", "}", "if", "(", "REnd", "!=", "RBegin", ")", "ArgOffset", "=", "-", "", "*", "(", "", "-", "RBegin", ")", ";", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "const", "TargetRegisterClass", "*", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "", ":", "&", "", ";", "for", "(", "unsigned", "Reg", "=", "RBegin", ",", "i", "=", "", ";", "Reg", "<", "REnd", ";", "++", "Reg", ",", "++", "i", ")", "{", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "Reg", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", "OrigArg", ",", "", "*", "i", ")", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["MemOps", ".", "push_back", "(", "Store", ")", ";"], "File": "ARMISelLowering36", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78250, "Length": 164, "Cover_Rate": 0.44565217391304346} {"Template_token": ["", "if", "(", "REnd", "!=", "RBegin", ")", "ArgOffset", "=", "-", "", "*", "(", "", "-", "RBegin", ")", ";", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "const", "TargetRegisterClass", "*", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "", ":", "&", "", ";", "for", "(", "unsigned", "Reg", "=", "RBegin", ",", "i", "=", "", ";", "Reg", "<", "REnd", ";", "++", "Reg", ",", "++", "i", ")", "{", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "Reg", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", "OrigArg", ",", "", "*", "i", ")", ",", "false", ",", "false", ",", "", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "if", "(", "!", "MemOps", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "MemOps", ")", ";"], "ground_truth": ["return", "FrameIndex", ";"], "File": "ARMISelLowering36", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78251, "Length": 219, "Cover_Rate": 0.595108695652174} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "assert", "(", "Subtarget", "->", "isThumb2", "(", ")", "&&", "", ")", ";", "switch", "(", "TM", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Medium", ":", "case", "CodeModel", "::", "Default", ":", "case", "CodeModel", "::", "Kernel", ":", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "case", "CodeModel", "::", "JITDefault", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";"], "File": "ARMISelLowering37", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78252, "Length": 212, "Cover_Rate": 0.4669603524229075} {"Template_token": ["", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "i", "/", "NumElts", ";", "else", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "++", "j", ")", "{", "if", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "", "*", "j", "+", "WhichResult", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering37", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78253, "Length": 139, "Cover_Rate": 0.6881188118811881} {"Template_token": ["", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "i", "/", "NumElts", ";", "else", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "++", "j", ")", "{", "if", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "", "*", "j", "+", "WhichResult", ")", "return", "false", ";", "}", "}", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "", ";", "if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "EltSz", "==", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering37", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78254, "Length": 157, "Cover_Rate": 0.7772277227722773} {"Template_token": ["", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "unsigned", "Half", "=", "NumElts", "/", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "i", "/", "NumElts", ";", "else", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "Half", ")", "{", "unsigned", "Idx", "=", "WhichResult", ";", "for", "(", "unsigned", "k", "=", "", ";", "k", "<", "Half", ";", "++", "k", ")", "{", "int", "MIdx", "=", "M", "[", "i", "+", "j", "+", "k", "]", ";"], "ground_truth": ["if", "(", "MIdx", ">=", "", "&&", "(", "unsigned", ")", "MIdx", "!=", "Idx", ")", "return", "false", ";"], "File": "ARMISelLowering37", "Func": "isVUZP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78255, "Length": 164, "Cover_Rate": 0.703862660944206} {"Template_token": ["", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "unsigned", "Half", "=", "NumElts", "/", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "i", "/", "NumElts", ";", "else", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "Half", ")", "{", "unsigned", "Idx", "=", "WhichResult", ";", "for", "(", "unsigned", "k", "=", "", ";", "k", "<", "Half", ";", "++", "k", ")", "{", "int", "MIdx", "=", "M", "[", "i", "+", "j", "+", "k", "]", ";", "if", "(", "MIdx", ">=", "", "&&", "(", "unsigned", ")", "MIdx", "!=", "Idx", ")", "return", "false", ";"], "ground_truth": ["Idx", "+=", "", ";"], "File": "ARMISelLowering37", "Func": "isVUZP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78256, "Length": 150, "Cover_Rate": 0.6437768240343348} {"Template_token": ["", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "", "]", "!=", "Idx", "+", "NumElts", ")", ")", "return", "false", ";"], "ground_truth": ["Idx", "+=", "", ";"], "File": "ARMISelLowering37", "Func": "isVZIPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78257, "Length": 77, "Cover_Rate": 0.3168724279835391} {"Template_token": ["", "static", "bool", "isVZIP_v_undef_Mask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ",", "unsigned", "&", "WhichResult", ")", "{", "unsigned", "EltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "i", "/", "NumElts", ";", "else", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "", "]", "!=", "Idx", ")", ")", "return", "false", ";", "Idx", "+=", "", ";", "}", "}", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "", ";"], "ground_truth": ["if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "EltSz", "==", "", ")", "return", "false", ";"], "File": "ARMISelLowering37", "Func": "isVZIP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78258, "Length": 237, "Cover_Rate": 0.983402489626556} {"Template_token": ["", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "case", "CallingConv", "::", "GHC", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS_GHC", ")", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "Mono", ":", "if", "(", "Return", ")", "{", "return", "CCAssignFnForNode", "(", "CallingConv", "::", "C", ",", "true", ",", "isVarArg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering39", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78261, "Length": 62, "Cover_Rate": 0.31313131313131315} {"Template_token": ["", "case", "CallingConv", "::", "_APCS", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "Fast", ":", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "case", "CallingConv", "::", "GHC", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS_GHC", ")", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "Mono", ":", "if", "(", "Return", ")", "{", "return", "CCAssignFnForNode", "(", "CallingConv", "::", "C", ",", "true", ",", "isVarArg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering39", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78262, "Length": 109, "Cover_Rate": 0.5505050505050505} {"Template_token": ["", "case", "CallingConv", "::", "PreserveMost", ":", "return", "CallingConv", "::", "PreserveMost", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "Swift", ":", "return", "isVarArg", "?", "CallingConv", "::", "_AAPCS", ":", "CallingConv", "::", "_AAPCS_VFP", ";", "case", "CallingConv", "::", "C", ":", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "CallingConv", "::", "_APCS", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "getTargetMachine", "(", ")", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "_AAPCS_VFP", ";", "else", "return", "CallingConv", "::", "_AAPCS", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "Fast", ";", "return", "CallingConv", "::", "_APCS", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "_AAPCS_VFP", ";", "else", "return", "CallingConv", "::", "_AAPCS", ";", "case", "CallingConv", "::", "Mono", ":", "return", "CallingConv", "::", "Mono", ";"], "ground_truth": ["}"], "File": "ARMISelLowering39", "Func": "getEffectiveCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78263, "Length": 182, "Cover_Rate": 0.7913043478260869} {"Template_token": ["", "SmallVector", "<", "const", "User", "*", ",", "", ">", "Worklist", ";", "for", "(", "auto", "*", "U", ":", "V", "->", "users", "(", ")", ")", "Worklist", ".", "push_back", "(", "U", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "auto", "*", "U", "=", "Worklist", ".", "pop_back_val", "(", ")", ";"], "ground_truth": ["if", "(", "isa", "<", "ConstantExpr", ">", "(", "U", ")", ")", "{"], "File": "ARMISelLowering44", "Func": "allUsersAreInFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78266, "Length": 60, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "U", ")", ")", "{", "append_range", "(", "Worklist", ",", "U", "->", "users", "(", ")", ")", ";", "continue", ";", "}", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "I", "||", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "!=", "F", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering44", "Func": "allUsersAreInFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78267, "Length": 62, "Cover_Rate": 0.49206349206349204} {"Template_token": ["", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8Base", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "", "(", "CC", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", "==", "", ")", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8Base", "(", ")", "&&", "!", "(", "isFloatingPointZero", "(", "RHS", ")", "&&", "TrueVal", ".", "getValueType", "(", ")", "!=", "", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "CondCode2", "!=", "", ")", "{"], "File": "ARMISelLowering44", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78271, "Length": 405, "Cover_Rate": 0.3391959798994975} {"Template_token": ["", "if", "(", "VecRed", "->", "getOpcode", "(", ")", "==", "OpcodeA", ")", "{", "SDValue", "Inp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "VecRed", ".", "getOperand", "(", "", ")", ",", "VecRed", ".", "getOperand", "(", "", ")", ")", ";", "NA", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Inp", ",", "NA", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "NA", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "NA", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ")", ";", "unsigned", "S", "=", "VecRed", "->", "getOpcode", "(", ")", "==", "OpcodeA", "?", "", ":", "", ";", "for", "(", "unsigned", "I", "=", "S", ",", "E", "=", "VecRed", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "I", "++", ")", "Ops", ".", "push_back", "(", "VecRed", "->", "getOperand", "(", "I", ")", ")", ";", "SDValue", "Red", "=", "DAG", ".", "getNode", "(", "OpcodeA", ",", "dl", ",", "DAG", ".", "getVTList", "(", "{", "", ",", "", "}", ")", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Red", ",", "SDValue", "(", "Red", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "}", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";"], "ground_truth": ["if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";"], "File": "ARMISelLowering45", "Func": "PerformADDVecReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78274, "Length": 319, "Cover_Rate": 0.40226986128625475} {"Template_token": ["", "}", "else", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Clamp", ")", "return", "SDValue", "(", ")", ";", "MVT", "ScalarType", ";", "int", "ShftAmt", "=", "", ";", "switch", "(", "Clamp", "->", "getSExtValue", "(", ")", ")", "{", "case", "(", "", "<<", "", ")", "-", "", ":", "ScalarType", "=", "", ";", "ShftAmt", "=", "", ";", "break", ";", "case", "(", "", "<<", "", ")", "-", "", ":", "ScalarType", "=", "", ";", "ShftAmt", "=", "", ";", "break", ";", "case", "(", "", "<<", "", ")", "-", "", ":", "ScalarType", "=", "", ";", "ShftAmt", "=", "", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Shft", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "N1", "=", "isConstOrConstSplat", "(", "Shft", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "N1", "||", "N1", "->", "getSExtValue", "(", ")", "!=", "ShftAmt", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Mul", "=", "Shft", ".", "getOperand", "(", "", ")", ";", "if", "(", "Mul", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ext0", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "SDValue", "Ext1", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "if", "(", "Ext0", ".", "getOpcode", "(", ")", "!=", "", "||", "Ext1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "VecVT", "=", "Ext0", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VecVT", ".", "isPow2VectorType", "(", ")", "||", "VecVT", ".", "getVectorNumElements", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Ext1", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "!=", "VecVT", "||", "VecVT", ".", "getScalarType", "(", ")", "!=", "ScalarType", "||", "VT", ".", "getScalarSizeInBits", "(", ")", "<", "ScalarType", ".", "getScalarSizeInBits", "(", ")", "*", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Mul", ")", ";", "unsigned", "LegalLanes", "=", "", "/", "(", "ShftAmt", "+", "", ")", ";", "EVT", "LegalVecVT", "=", "", "(", "ScalarType", ",", "LegalLanes", ")", ";", "if", "(", "VecVT", ".", "getSizeInBits", "(", ")", "<", "", ")", "{", "EVT", "ExtVecVT", "=", "", "(", "", "(", "", "/", "VecVT", ".", "getVectorNumElements", "(", ")", ")", ",", "VecVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Inp0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ExtVecVT", ",", "Ext0", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Inp1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ExtVecVT", ",", "Ext1", ".", "getOperand", "(", "", ")", ")", ";", "Inp0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Inp0", ")", ";", "Inp1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Inp1", ")", ";", "SDValue", "VQDMULH", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Inp0", ",", "Inp1", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ExtVecVT", ",", "VQDMULH", ")", ";", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VecVT", ",", "Trunc", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ")", ";", "}"], "ground_truth": ["assert", "(", "VecVT", ".", "getSizeInBits", "(", ")", "%", "", "==", "", "&&", "", ")", ";"], "File": "ARMISelLowering45", "Func": "PerformVQDMULHCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78276, "Length": 504, "Cover_Rate": 0.5766590389016019} {"Template_token": ["", "explicit", "ScalarTargetTransformImpl", "(", "const", "TargetLowering", "*", "TL", ")", ":"], "ground_truth": ["ScalarTargetTransformImpl", "(", "TL", ")", ",", "Subtarget", "(", "&", "TL", "->", "getTargetMachine", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", "{", "}"], "File": "ARMISelLowering48", "Func": "ARMScalarTargetTransformImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78279, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "ScalarTargetTransformImpl", "(", "const", "TargetLowering", "*", "TL", ")", ":"], "ground_truth": ["ScalarTargetTransformImpl", "(", "TL", ")", ",", "Subtarget", "(", "&", "TL", "->", "getTargetMachine", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", "{", "}"], "File": "ARMISelLowering48", "Func": "ARMScalarTargetTransformImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78280, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", "||", "Subtarget", "->", "isPIP", "(", ")", ";", "if", "(", "!", "IsPositionIndependent", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}"], "ground_truth": ["CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";"], "File": "ARMISelLowering4", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78281, "Length": 140, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", "||", "Subtarget", "->", "isPIP", "(", ")", ";", "if", "(", "!", "IsPositionIndependent", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "if", "(", "!", "IsPositionIndependent", ")", "return", "Result", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "DL", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering4", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78282, "Length": 243, "Cover_Rate": 0.9135338345864662} {"Template_token": ["", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "Table", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "JTI", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Table", ",", "Index", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", "||", "(", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", "&&", "Subtarget", "->", "isThumb", "(", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", "||", "Subtarget", "->", "isPIP", "(", ")", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Table", ",", "Addr", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";"], "File": "ARMISelLowering4", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78283, "Length": 312, "Cover_Rate": 0.8387096774193549} {"Template_token": ["", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "Subtarget", "->", "isGVIndirectSymbol", "(", "GV", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "ARMISelLowering4", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78285, "Length": 58, "Cover_Rate": 0.30526315789473685} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalAddressDarwin", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "!", "Subtarget", "->", "isROPI", "(", ")", "&&", "!", "Subtarget", "->", "isRWPI", "(", ")", "&&", "", ")", ";", "assert", "(", "!", "Subtarget", "->", "isPIP", "(", ")", "&&", "", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "++", "NumMovwMovt", ";", "unsigned", "Wrapper", "=", "isPositionIndependent", "(", ")", "?", "", ":", "", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "Subtarget", "->", "isGVIndirectSymbol", "(", "GV", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "ARMISelLowering4", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78286, "Length": 183, "Cover_Rate": 0.9631578947368421} {"Template_token": ["", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "UseGOT_PREL", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isROPI", "(", ")", "&&", "IsRO", ")", "{", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isRWPI", "(", ")", "&&", "!", "IsRO", ")", "{", "SDValue", "RelAddr", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{", "++", "NumMovwMovt", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "RelAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "}", "else", "{", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "RelAddr", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "}", "SDValue", "SB", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "SB", ",", "RelAddr", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering4", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78287, "Length": 387, "Cover_Rate": 0.37463697967086157} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "", "TargetFlags", "=", "", ";", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "TargetFlags", "=", "", ";", "else", "if", "(", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "TargetFlags", "=", "", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Result", ";", "SDLoc", "DL", "(", "Op", ")", ";", "++", "NumMovwMovt", ";"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "", ",", "TargetFlags", ")", ")", ";"], "File": "ARMISelLowering4", "Func": "LowerGlobalAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78289, "Length": 108, "Cover_Rate": 0.43724696356275305} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalAddressWindows", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "assert", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", "&&", "", ")", ";", "assert", "(", "!", "Subtarget", "->", "isROPI", "(", ")", "&&", "!", "Subtarget", "->", "isRWPI", "(", ")", "&&", "", ")", ";", "assert", "(", "!", "Subtarget", "->", "isPIP", "(", ")", "&&", "", ")", ";", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "", "TargetFlags", "=", "", ";", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "TargetFlags", "=", "", ";", "else", "if", "(", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "TargetFlags", "=", "", ";"], "ground_truth": ["EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";"], "File": "ARMISelLowering4", "Func": "LowerGlobalAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78290, "Length": 149, "Cover_Rate": 0.6032388663967612} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Op", ".", "dump", "(", ")", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "LowerWRITE_REGISTER", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerPOT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering4", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78291, "Length": 442, "Cover_Rate": 0.4820065430752454} {"Template_token": ["", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "SDValue", "POTAddress", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "POTAddress", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "POTAddress", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "POTAddress", ".", "getValue", "(", "", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "POTReg", ",", "POTAddress", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "", "]", "=", "{", "POTAddress", ",", "Chain", "}", ";"], "File": "ARMISelLowering4", "Func": "LowerPOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78292, "Length": 104, "Cover_Rate": 0.30678466076696165} {"Template_token": ["", "unsigned", "POTReg", "=", "getPOTBaseRegister", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "isPagerando", "(", ")", ")", "{", "return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "POTReg", ",", "PtrVT", ")", ";", "}", "else", "{", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ",", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "SDValue", "POTAddress", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "POTAddress", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "POTAddress", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "ground_truth": ["Chain", "=", "POTAddress", ".", "getValue", "(", "", ")", ";"], "File": "ARMISelLowering4", "Func": "LowerPOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78293, "Length": 237, "Cover_Rate": 0.6991150442477876} {"Template_token": ["", "SDValue", "Cmp", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Cmp", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "LHS", "=", "Cmp", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Cmp", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "TrueVal", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "cc", "=", "N", "->", "getOperand", "(", "", ")", ";", "", "CC", "=", "(", "", ")", "cast", "<", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "{", "SDValue", "R", "=", "PerformCMOVToBFICombine", "(", "N", ",", "DAG", ")", ";", "if", "(", "R", ")", "return", "R", ";", "}", "SDValue", "Res", ";", "if", "(", "CC", "==", "", "&&", "FalseVal", "==", "RHS", "&&", "FalseVal", "!=", "LHS", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "TrueVal", ",", "cc", ",", "N", "->", "getOperand", "(", "", ")", ",", "Cmp", ")", ";", "}", "else", "if", "(", "CC", "==", "", "&&", "TrueVal", "==", "RHS", ")", "{", "SDValue", "cc", ";", "SDValue", "NewCmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "FalseVal", ",", "cc", ",", "N", "->", "getOperand", "(", "", ")", ",", "NewCmp", ")", ";", "}", "if", "(", "CC", "==", "", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "LHS", "->", "hasOneUse", "(", ")", ")", "{", "auto", "*", "LHS0C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "LHS1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "(", "LHS0C", "&&", "LHS0C", "->", "getZExtValue", "(", ")", "==", "", ")", "&&", "(", "LHS1C", "&&", "LHS1C", "->", "getZExtValue", "(", ")", "==", "", ")", "&&", "(", "RHSC", "&&", "RHSC", "->", "getZExtValue", "(", ")", "==", "", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "LHS", "->", "getOperand", "(", "", ")", ",", "LHS", "->", "getOperand", "(", "", ")", ",", "LHS", "->", "getOperand", "(", "", ")", ")", ";", "}", "}", "if", "(", "!", "VT", ".", "isInteger", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isNullConstant", "(", "FalseVal", ")", ")", "{", "if", "(", "CC", "==", "", "&&", "isOneConstant", "(", "TrueVal", ")", ")", "{", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "{"], "ground_truth": ["SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "RHS", ")", ";"], "File": "ARMISelLowering4", "Func": "PerformCMOVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78294, "Length": 465, "Cover_Rate": 0.34962406015037595} {"Template_token": ["", "ValueCounts", ".", "insert", "(", "std", "::", "make_pair", "(", "V", ",", "", ")", ")", ";", "unsigned", "&", "Count", "=", "ValueCounts", "[", "V", "]", ";", "if", "(", "++", "Count", ">", "(", "NumElts", "/", "", ")", ")", "{", "hasDominantValue", "=", "true", ";", "Value", "=", "V", ";", "}", "}", "if", "(", "ValueCounts", ".", "size", "(", ")", "!=", "", ")", "usesOnlyOneValue", "=", "false", ";", "if", "(", "!", "Value", ".", "getNode", "(", ")", "&&", "ValueCounts", ".", "size", "(", ")", ">", "", ")", "Value", "=", "ValueCounts", ".", "begin", "(", ")", "->", "first", ";", "if", "(", "ValueCounts", ".", "size", "(", ")", "==", "", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "isOnlyLowElement", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "hasDominantValue", "&&", "EltSize", "<=", "", ")", "{", "if", "(", "!", "isConstant", ")", "{", "SDValue", "N", ";", "if", "(", "Value", "->", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Value", "->", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "VT", "!=", "Value", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ")", "{", "ConstantSDNode", "*", "constIndex", ";", "constIndex", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Value", "->", "getOperand", "(", "", ")", ")", ";", "assert", "(", "constIndex", "&&", "", ")", ";", "unsigned", "index", "=", "constIndex", "->", "getAPIntValue", "(", ")", ".", "getLimitedValue", "(", ")", "%", "VT", ".", "getVectorNumElements", "(", ")", ";", "N", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "Value", ",", "DAG", ".", "getConstant", "(", "index", ",", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "index", ",", "", ")", ")", ";", "}", "else", "N", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", "->", "getOperand", "(", "", ")", ",", "Value", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "N", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "if", "(", "!", "usesOnlyOneValue", ")", "{", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumElts", ";", "++", "I", ")", "{", "if", "(", "Op", ".", "getOperand", "(", "I", ")", "==", "Value", ")", "continue", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", ")", ";", "Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "I", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "I", ",", "", ")", ")", ";"], "File": "ARMISelLowering50", "Func": "LowerBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78296, "Length": 410, "Cover_Rate": 0.3048327137546468} {"Template_token": ["", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSETCCE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerADDSUBCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerSignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerUnsignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerAtomicLoadStore", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFSINCOS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerDivRem", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsItaniumEnvironment", "(", ")", ")", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "LowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerFPOWI", "(", "Op", ",", "*", "Subtarget", ",", "DAG", ")", ";"], "File": "ARMISelLowering52", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78299, "Length": 407, "Cover_Rate": 0.4492273730684327} {"Template_token": ["", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "", ")", ";", "SDValue", "Value", ";", "SDValue", "Overflow", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "LHS", ",", "RHS", ")", ";", "Overflow", "=", "ConvertCarryFlagToBooleanCarry", "(", "Value", ".", "getValue", "(", "", ")", ",", "VT", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "LHS", ",", "RHS", ")", ";", "Overflow", "=", "ConvertCarryFlagToBooleanCarry", "(", "Value", ".", "getValue", "(", "", ")", ",", "VT", ",", "DAG", ")", ";", "Overflow", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "Overflow", ")", ";", "break", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "Value", ",", "Overflow", ")", ";"], "File": "ARMISelLowering52", "Func": "LowerUnsignedALUO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78300, "Length": 211, "Cover_Rate": 0.8647540983606558} {"Template_token": ["", "case", "", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "KnownZero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "}", "case", "", ":", "{", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZero", ",", "KnownOne", ",", "Depth", "+", "", ")", ";", "ConstantSDNode", "*", "CI", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "APInt", "&", "Mask", "=", "CI", "->", "getAPIntValue", "(", ")", ";", "KnownZero", "&=", "Mask", ";", "KnownOne", "&=", "Mask", ";"], "ground_truth": ["return", ";"], "File": "ARMISelLowering53", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78302, "Length": 108, "Cover_Rate": 0.3025210084033613} {"Template_token": ["", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getContext", "(", ")", ",", "Subtarget", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "nullptr", ")", ";", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "InChain", "=", "WinDBZCheckDenominator", "(", "DAG", ",", "Op", ".", "getNode", "(", ")", ",", "InChain", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "CLI", ")", ";"], "ground_truth": ["return", "CallInfo", ".", "first", ";"], "File": "ARMISelLowering53", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78303, "Length": 169, "Cover_Rate": 0.34419551934826886} {"Template_token": ["", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering53", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78304, "Length": 294, "Cover_Rate": 0.40329218106995884} {"Template_token": ["", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering53", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78305, "Length": 269, "Cover_Rate": 0.36899862825788754} {"Template_token": ["", "assert", "(", "CC", "==", "", "&&", "", ")", ";", "}", "if", "(", "Op1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "OrC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "OrC", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Y", "=", "Op1", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op0", "!=", "Y", ")", "return", "SDValue", "(", ")", ";", "APInt", "OrCI", "=", "OrC", "->", "getAPIntValue", "(", ")", ";", "unsigned", "Heuristic", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "if", "(", "OrCI", ".", "countPopulation", "(", ")", ">", "Heuristic", ")", "return", "SDValue", "(", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "DAG", ".", "computeKnownBits", "(", "Y", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "(", "OrCI", "&", "KnownZero", ")", "!=", "OrCI", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V", "=", "Y", ";", "SDLoc", "dl", "(", "X", ")", ";", "EVT", "VT", "=", "X", ".", "getValueType", "(", ")", ";", "unsigned", "BitInX", "=", "AndC", "->", "getAPIntValue", "(", ")", ".", "logBase2", "(", ")", ";", "if", "(", "BitInX", "!=", "", ")", "{"], "ground_truth": ["X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ",", "DAG", ".", "getConstant", "(", "BitInX", ",", "dl", ",", "VT", ")", ")", ";"], "File": "ARMISelLowering53", "Func": "PerformCMOVToBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78306, "Length": 207, "Cover_Rate": 0.4107142857142857} {"Template_token": ["", "if", "(", "And", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "AndC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "AndC", "||", "!", "AndC", "->", "getAPIntValue", "(", ")", ".", "isPowerOf2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "X", "=", "And", "->", "getOperand", "(", "", ")", ";", "if", "(", "CC", "==", "", ")", "{", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "}", "else", "{", "assert", "(", "CC", "==", "", "&&", "", ")", ";", "}", "if", "(", "Op1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "OrC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "OrC", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Y", "=", "Op1", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op0", "!=", "Y", ")", "return", "SDValue", "(", ")", ";", "APInt", "OrCI", "=", "OrC", "->", "getAPIntValue", "(", ")", ";", "unsigned", "Heuristic", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "if", "(", "OrCI", ".", "countPopulation", "(", ")", ">", "Heuristic", ")", "return", "SDValue", "(", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "DAG", ".", "computeKnownBits", "(", "Y", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "(", "OrCI", "&", "KnownZero", ")", "!=", "OrCI", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V", "=", "Y", ";", "SDLoc", "dl", "(", "X", ")", ";", "EVT", "VT", "=", "X", ".", "getValueType", "(", ")", ";", "unsigned", "BitInX", "=", "AndC", "->", "getAPIntValue", "(", ")", ".", "logBase2", "(", ")", ";", "if", "(", "BitInX", "!=", "", ")", "{", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ",", "DAG", ".", "getConstant", "(", "BitInX", ",", "dl", ",", "VT", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering53", "Func": "PerformCMOVToBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78307, "Length": 290, "Cover_Rate": 0.5753968253968254} {"Template_token": ["", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedLdStVT", ".", "getSimpleVT", "(", ")", ")", ";", "}", "EVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "!=", "", "&&", "ElemTy", "!=", "", ")", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "if", "(", "ElemTy", "==", "", "||", "ElemTy", "==", "", ")", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "if", "(", "ElemTy", "!=", "", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";"], "File": "ARMISelLowering54", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78308, "Length": 211, "Cover_Rate": 0.3376} {"Template_token": ["", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedLdStVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedLdStVT", ".", "getSimpleVT", "(", ")", ")", ";", "}", "EVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "!=", "", "&&", "ElemTy", "!=", "", ")", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "if", "(", "ElemTy", "==", "", "||", "ElemTy", "==", "", ")", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "if", "(", "ElemTy", "!=", "", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setLoadExtAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setLoadExtAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "}", "setLoadExtAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";"], "File": "ARMISelLowering54", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78309, "Length": 524, "Cover_Rate": 0.8384} {"Template_token": ["", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "allowsUnalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78310, "Length": 29, "Cover_Rate": 0.4142857142857143} {"Template_token": ["", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "allowsUnalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78311, "Length": 30, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "=", "loop1MBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loop2MBB", ")", ";"], "ground_truth": ["BB", "->", "addSuccessor", "(", "exitMBB", ")", ";"], "File": "ARMISelLowering54", "Func": "EmitAtomicCmpSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78314, "Length": 306, "Cover_Rate": 0.4919614147909968} {"Template_token": ["", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "=", "loop1MBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop2MBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "newval", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loop1MBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";"], "ground_truth": ["BB", "->", "addSuccessor", "(", "exitMBB", ")", ";"], "File": "ARMISelLowering54", "Func": "EmitAtomicCmpSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78315, "Length": 393, "Cover_Rate": 0.6318327974276527} {"Template_token": ["", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "", ",", "isThumb2", "?", "", ":", "", ")", ";", "case", "", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "", ",", "isThumb2", "?", "", ":", "", ")", ";", "case", "", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "", ",", "isThumb2", "?", "", ":", "", ")", ";", "case", "", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "", ",", "isThumb2", "?", "", ":", "", ")", ";", "case", "", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "", ",", "isThumb2", "?", "", ":", "", ")", ";", "case", "", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "", ",", "isThumb2", "?", "", ":", "", ")", ";", "case", "", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "", ",", "", ")", ";", "case", "", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "", ",", "", ")", ";", "case", "", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "", ",", "", ")", ";", "case", "", ":", "return", "EmitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "", ")", ";", "case", "", ":", "return", "EmitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "", ")", ";", "case", "", ":", "return", "EmitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "", ")", ";", "case", "", ":", "{", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";"], "ground_truth": ["BB", "=", "sinkMBB", ";"], "File": "ARMISelLowering54", "Func": "EmitInstrWithCustomInserter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78316, "Length": 390, "Cover_Rate": 0.303975058456742} {"Template_token": ["", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "assert", "(", "(", "SrcVT", "==", "", "||", "DstVT", "==", "", ")", "&&", "", ")", ";", "if", "(", "SrcVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "ExpandBIT_CONVERT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78317, "Length": 126, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "static", "SDValue", "ExpandBIT_CONVERT", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "assert", "(", "(", "SrcVT", "==", "", "||", "DstVT", "==", "", ")", "&&", "", ")", ";", "if", "(", "SrcVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "if", "(", "DstVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "{", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Op", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cvt", ",", "Cvt", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering54", "Func": "ExpandBIT_CONVERT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78318, "Length": 230, "Cover_Rate": 0.8424908424908425} {"Template_token": ["", "static", "void", "expandf64Toi32", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "&", "RetVal1", ",", "SDValue", "&", "RetVal2", ")", "{", "if", "(", "isFloatingPointZero", "(", "Op", ")", ")", "{", "RetVal1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "RetVal2", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "return", ";", "}", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ")", "{", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "RetVal1", "=", "DAG", ".", "getLoad", "(", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getSrcValue", "(", ")", ",", "Ld", "->", "getSrcValueOffset", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ")", ";", "EVT", "PtrType", "=", "Ptr", ".", "getValueType", "(", ")", ";", "unsigned", "NewAlign", "=", "MinAlign", "(", "Ld", "->", "getAlignment", "(", ")", ",", "", ")", ";"], "ground_truth": ["SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "PtrType", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "PtrType", ")", ")", ";"], "File": "ARMISelLowering54", "Func": "expandf64Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78319, "Length": 182, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "PtrType", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "PtrType", ")", ")", ";"], "ground_truth": ["RetVal2", "=", "DAG", ".", "getLoad", "(", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "NewPtr", ",", "Ld", "->", "getSrcValue", "(", ")", ",", "Ld", "->", "getSrcValueOffset", "(", ")", "+", "", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "NewAlign", ")", ";"], "File": "ARMISelLowering54", "Func": "expandf64Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78320, "Length": 80, "Cover_Rate": 0.31746031746031744} {"Template_token": ["", "static", "bool", "f64AssignAAPCS", "(", "unsigned", "&", "ValNo", ",", "EVT", "&", "ValVT", ",", "EVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "CCState", "&", "State", ",", "bool", "CanFail", ")", "{", "static", "const", "unsigned", "HiRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "static", "const", "unsigned", "LoRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "static", "const", "unsigned", "ShadowRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "ShadowRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["unsigned", "i", ";"], "File": "ARMISelLowering54", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78321, "Length": 131, "Cover_Rate": 0.5368852459016393} {"Template_token": ["", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "ShadowRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "unsigned", "T", "=", "State", ".", "AllocateReg", "(", "LoRegList", "[", "i", "]", ")", ";", "(", "void", ")", "T", ";", "assert", "(", "T", "==", "LoRegList", "[", "i", "]", "&&", "", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering54", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78322, "Length": 162, "Cover_Rate": 0.6639344262295082} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RRC", "=", "", ";", "Cost", "=", "", ";", "break", ";", "case", "", ":", "RRC", "=", "", ";", "Cost", "=", "", ";", "break", ";", "case", "", ":", "RRC", "=", "", ";", "Cost", "=", "", ";", "break", ";", "}"], "ground_truth": ["return", "std", "::", "make_pair", "(", "RRC", ",", "Cost", ")", ";"], "File": "ARMISelLowering54", "Func": "findRepresentativeClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78323, "Length": 65, "Cover_Rate": 0.3551912568306011} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "-", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "+", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "+", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "getARMCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78324, "Length": 142, "Cover_Rate": 0.3558897243107769} {"Template_token": ["", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue2", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78325, "Length": 167, "Cover_Rate": 0.6653386454183267} {"Template_token": ["", "unsigned", "FP", "=", "RegInfo", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "", "-", "FP", "-", "(", "Subtarget", "->", "isR9Reserved", "(", ")", "?", "", ":", "", ")", ";"], "File": "ARMISelLowering54", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78326, "Length": 31, "Cover_Rate": 0.30392156862745096} {"Template_token": ["", "default", ":", "return", "", ";", "case", "", ":", "return", "RegInfo", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "case", "", ":", "{", "unsigned", "FP", "=", "RegInfo", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "return", "", "-", "FP", "-", "(", "Subtarget", "->", "isR9Reserved", "(", ")", "?", "", ":", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78327, "Length": 56, "Cover_Rate": 0.5490196078431373} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumVals", ";", "++", "i", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "i", ")", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "||", "VT", ".", "isVector", "(", ")", ")", "return", "Sched", "::", "Latency", ";", "}", "if", "(", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "Sched", "::", "RegPressure", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "TII", "->", "get", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "TID", ".", "mayLoad", "(", ")", ")", "return", "Sched", "::", "Latency", ";", "const", "InstrItineraryData", "&", "Itins", "=", "getTargetMachine", "(", ")", ".", "getInstrItineraryData", "(", ")", ";", "if", "(", "!", "Itins", ".", "isEmpty", "(", ")", "&&", "Itins", ".", "getStageLatency", "(", "TID", ".", "getSchedClass", "(", ")", ")", ">", "", ")", "return", "Sched", "::", "Latency", ";", "return", "Sched", "::", "RegPressure", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "getSchedulingPreference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78328, "Length": 147, "Cover_Rate": 0.8212290502793296} {"Template_token": ["", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "||", "VT", ".", "isVector", "(", ")", ")", "return", "Sched", "::", "Latency", ";", "}", "if", "(", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "Sched", "::", "RegPressure", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "TII", "->", "get", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "TID", ".", "mayLoad", "(", ")", ")", "return", "Sched", "::", "Latency", ";", "const", "InstrItineraryData", "&", "Itins", "=", "getTargetMachine", "(", ")", ".", "getInstrItineraryData", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Itins", ".", "isEmpty", "(", ")", "&&", "Itins", ".", "getStageLatency", "(", "TID", ".", "getSchedClass", "(", ")", ")", ">", "", ")", "return", "Sched", "::", "Latency", ";"], "File": "ARMISelLowering54", "Func": "getSchedulingPreference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78329, "Length": 116, "Cover_Rate": 0.6480446927374302} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering54", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78330, "Length": 264, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "SDValue", "Cmp", ";", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";"], "ground_truth": ["else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ")", ";"], "File": "ARMISelLowering54", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78331, "Length": 44, "Cover_Rate": 0.4835164835164835} {"Template_token": ["", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cmp", ")", ";"], "File": "ARMISelLowering54", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78332, "Length": 30, "Cover_Rate": 0.32967032967032966} {"Template_token": ["", "EVT", "VmovVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VmovVT", ",", "EncodedVal", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vmov", ")", ";"], "File": "ARMISelLowering54", "Func": "getZeroVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78333, "Length": 43, "Cover_Rate": 0.4673913043478261} {"Template_token": ["", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VmovVT", ",", "EncodedVal", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vmov", ")", ";"], "File": "ARMISelLowering54", "Func": "getZeroVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78334, "Length": 30, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "if", "(", "SplatBits", "==", "", ")", "SplatBitSize", "=", "", ";", "switch", "(", "SplatBitSize", ")", "{", "case", "", ":", "if", "(", "!", "isVMOV", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "", ")", ";", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "VT", "=", "is128Bits", "?", "", ":", "", ";", "break", ";", "case", "", ":", "VT", "=", "is128Bits", "?", "", ":", "", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "VT", "=", "is128Bits", "?", "", ":", "", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "isNEONModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78335, "Length": 233, "Cover_Rate": 0.4438095238095238} {"Template_token": ["", "if", "(", "SplatBits", "==", "", ")", "SplatBitSize", "=", "", ";", "switch", "(", "SplatBitSize", ")", "{", "case", "", ":", "if", "(", "!", "isVMOV", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "", ")", ";", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "VT", "=", "is128Bits", "?", "", ":", "", ";", "break", ";", "case", "", ":", "VT", "=", "is128Bits", "?", "", ":", "", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "VT", "=", "is128Bits", "?", "", ":", "", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "SplatBits", "|=", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "SplatBits", "|=", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "if", "(", "!", "isVMOV", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "", ";", "uint64_t", "Val", "=", "", ";", "unsigned", "ImmMask", "=", "", ";", "Imm", "=", "", ";", "for", "(", "int", "ByteNum", "=", "", ";", "ByteNum", "<", "", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "BitMask", ")", "==", "BitMask", ")", "{", "Val", "|=", "BitMask", ";", "Imm", "|=", "ImmMask", ";", "}", "else", "if", "(", "(", "SplatBits", "&", "BitMask", ")", "!=", "", ")", "{", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "isNEONModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78336, "Length": 410, "Cover_Rate": 0.780952380952381} {"Template_token": ["", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "Result", ";"], "ground_truth": ["SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78337, "Length": 86, "Cover_Rate": 0.32575757575757575} {"Template_token": ["", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ",", "", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Res", ",", "Dest", ",", "cc", ",", "CCR", ",", "Res", ".", "getValue", "(", "", ")", "}", ";"], "ground_truth": ["Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78338, "Length": 221, "Cover_Rate": 0.5274463007159904} {"Template_token": ["", "EVT", "PTy", "=", "getPointerTy", "(", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "FunctionInfo", "*", "AFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "SDValue", "UId", "=", "DAG", ".", "getConstant", "(", "AFI", "->", "createJumpTableUId", "(", ")", ",", "PTy", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "Table", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "JTI", ",", "UId", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ",", "UId", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "PseudoSourceValue", "::", "getJumpTable", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "PseudoSourceValue", "::", "getJumpTable", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78339, "Length": 319, "Cover_Rate": 0.8035264483627204} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "SDValue", "UId", "=", "DAG", ".", "getConstant", "(", "AFI", "->", "createJumpTableUId", "(", ")", ",", "PTy", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "Table", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "JTI", ",", "UId", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ",", "UId", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "PseudoSourceValue", "::", "getJumpTable", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "PseudoSourceValue", "::", "getJumpTable", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78340, "Length": 300, "Cover_Rate": 0.7556675062972292} {"Template_token": ["", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "SplatBits", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VmovVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "true", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VmovVT", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vmov", ")", ";", "}", "uint64_t", "NegatedImm", "=", "(", "SplatBits", ".", "getZExtValue", "(", ")", "^", "(", "(", "", "<<", "SplatBitSize", ")", "-", "", ")", ")", ";", "Val", "=", "isNEONModifiedImm", "(", "NegatedImm", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VmovVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "false", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VmovVT", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vmov", ")", ";", "}", "}", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "bool", "isOnlyLowElement", "=", "true", ";", "bool", "usesOnlyOneValue", "=", "true", ";", "bool", "isConstant", "=", "true", ";", "SDValue", "Value", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "if", "(", "i", ">", "", ")", "isOnlyLowElement", "=", "false", ";", "if", "(", "!", "isa", "<", "ConstantFPSDNode", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", ")", "isConstant", "=", "false", ";", "if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "Value", "=", "V", ";", "else", "if", "(", "V", "!=", "Value", ")", "usesOnlyOneValue", "=", "false", ";", "}", "if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "isOnlyLowElement", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EnableVDUPsplat", ")", "{", "if", "(", "usesOnlyOneValue", "&&", "EltSize", "<=", "", ")", "{", "if", "(", "!", "isConstant", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "Ops", "[", "", "]", ",", "NumElts", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LowerBUILD_VECTOR", "(", "Val", ",", "DAG", ",", "ST", ")", ")", ";", "}", "SDValue", "Val", "=", "IsSingleInstrConstant", "(", "Value", ",", "DAG", ",", "ST", ",", "dl", ")", ";"], "ground_truth": ["if", "(", "Val", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Val", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78341, "Length": 504, "Cover_Rate": 0.6379746835443038} {"Template_token": ["", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "CCAssignFnForNode", "(", "CallConv", ",", "true", ",", "isVarArg", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "VA", "=", "RVLocs", "[", "i", "]", ";", "SDValue", "Val", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "SDValue", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "}", "else", "{"], "ground_truth": ["Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78344, "Length": 377, "Cover_Rate": 0.6637323943661971} {"Template_token": ["", "SDValue", "Tmp0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Tmp1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "SrcVT", "=", "Tmp1", ".", "getValueType", "(", ")", ";", "SDValue", "AbsVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp0", ")", ";"], "ground_truth": ["SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerFCOPYSIGN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78345, "Length": 75, "Cover_Rate": 0.46296296296296297} {"Template_token": ["", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "}", "else", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "", ")", "RC", "=", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "", ":", "", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "!=", "", "&&", "", ")", ";", "unsigned", "ArgSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78347, "Length": 472, "Cover_Rate": 0.39398998330550916} {"Template_token": ["", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "(", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "?", "", ":", "", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "NULL", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "return", "FrameAddr", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78348, "Length": 138, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78349, "Length": 127, "Cover_Rate": 0.3860182370820669} {"Template_token": ["", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "UseGOTOFF", "?", "", ":", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "PseudoSourceValue", "::", "getGOT", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else", "{"], "ground_truth": ["SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78350, "Length": 229, "Cover_Rate": 0.6524216524216524} {"Template_token": ["", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "PseudoSourceValue", "::", "getGOT", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering54", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78351, "Length": 112, "Cover_Rate": 0.3190883190883191} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";"], "ground_truth": ["SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78352, "Length": 96, "Cover_Rate": 0.463768115942029} {"Template_token": ["", "static", "SDValue", "LowerMEMBARRIER", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Op5", "=", "Op", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["unsigned", "isDeviceBarrier", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op5", ")", "->", "getZExtValue", "(", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerMEMBARRIER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78353, "Length": 51, "Cover_Rate": 0.3469387755102041} {"Template_token": ["", "unsigned", "isDeviceBarrier", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op5", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "Opc", "=", "isDeviceBarrier", "?", "", ":", "", ";", "if", "(", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "else", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "LowerMEMBARRIER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78354, "Length": 100, "Cover_Rate": 0.6802721088435374} {"Template_token": ["", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "return", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "Chain", ",", "Flags", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78355, "Length": 45, "Cover_Rate": 0.3515625} {"Template_token": ["", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{"], "ground_truth": ["return", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "Chain", ",", "Flags", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78356, "Length": 63, "Cover_Rate": 0.4921875} {"Template_token": ["", "NewOpc", "=", "", ";", "}", "else", "if", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "==", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "else", "{", "return", "Op", ";", "}", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Op0", "=", "SkipExtension", "(", "N0", ",", "DAG", ")", ";", "SDValue", "Op1", "=", "SkipExtension", "(", "N1", ",", "DAG", ")", ";", "assert", "(", "Op0", ".", "getValueType", "(", ")", ".", "is64BitVector", "(", ")", "&&", "Op1", ".", "getValueType", "(", ")", ".", "is64BitVector", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "LowerMUL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78357, "Length": 102, "Cover_Rate": 0.38783269961977185} {"Template_token": ["", "unsigned", "NewOpc", "=", "", ";", "if", "(", "(", "N0", "->", "getOpcode", "(", ")", "==", "", "||", "", "(", "N0", ")", ")", "&&", "(", "N1", "->", "getOpcode", "(", ")", "==", "", "||", "", "(", "N1", ")", ")", ")", "{", "NewOpc", "=", "", ";", "}", "else", "if", "(", "(", "N0", "->", "getOpcode", "(", ")", "==", "", "||", "", "(", "N0", ")", ")", "&&", "(", "N1", "->", "getOpcode", "(", ")", "==", "", "||", "", "(", "N1", ")", ")", ")", "{", "NewOpc", "=", "", ";", "}", "else", "if", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "==", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "else", "{", "return", "Op", ";", "}", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Op0", "=", "SkipExtension", "(", "N0", ",", "DAG", ")", ";", "SDValue", "Op1", "=", "SkipExtension", "(", "N1", ",", "DAG", ")", ";", "assert", "(", "Op0", ".", "getValueType", "(", ")", ".", "is64BitVector", "(", ")", "&&", "Op1", ".", "getValueType", "(", ")", ".", "is64BitVector", "(", ")", "&&", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "NewOpc", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerMUL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78358, "Length": 178, "Cover_Rate": 0.6768060836501901} {"Template_token": ["", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ":", "LowerGlobalAddressELF", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMEMBARRIER", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBIT_CONVERT", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78359, "Length": 408, "Cover_Rate": 0.816} {"Template_token": ["", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForNode", "(", "CallConv", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "RVLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78360, "Length": 395, "Cover_Rate": 0.6124031007751938} {"Template_token": ["", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setReturnAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{"], "ground_truth": ["SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78361, "Length": 70, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setReturnAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "NULL", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "}", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "", ",", "getRegClassFor", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Reg", ",", "VT", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78362, "Length": 167, "Cover_Rate": 0.8789473684210526} {"Template_token": ["", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectTrue", ";", "False", "=", "SelectFalse", ";", "}", "else", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectFalse", ";", "False", "=", "SelectTrue", ";", "}", "if", "(", "True", ".", "getNode", "(", ")", "&&", "False", ".", "getNode", "(", ")", ")", "{", "EVT", "VT", "=", "Cond", ".", "getValueType", "(", ")", ";", "SDValue", "cc", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "CCR", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "Cmp", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "True", ",", "False", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "}", "}"], "ground_truth": ["return", "DAG", ".", "getSelectCC", "(", "dl", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "", ",", "Cond", ".", "getValueType", "(", ")", ")", ",", "SelectTrue", ",", "SelectFalse", ",", "", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerSELECT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78363, "Length": 149, "Cover_Rate": 0.5085324232081911} {"Template_token": ["", "SDValue", "Offset", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "if", "(", "GV", "->", "isDeclaration", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";"], "ground_truth": ["Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78364, "Length": 207, "Cover_Rate": 0.5461741424802111} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";"], "ground_truth": ["Entry", ".", "Node", "=", "Argument", ";"], "File": "ARMISelLowering54", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78365, "Length": 159, "Cover_Rate": 0.49226006191950467} {"Template_token": ["", "FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "", ")", ",", "dl", ",", "FR", ",", "Op", ".", "getOperand", "(", "", ")", ",", "SV", ",", "", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78366, "Length": 108, "Cover_Rate": 0.8307692307692308} {"Template_token": ["", "if", "(", "!", "VR", "||", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "VR", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "VR", ")", ";", "if", "(", "!", "Def", ")", "return", "false", ";", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "!", "TII", "->", "isLoadFromStackSlot", "(", "Def", ",", "FI", ")", ")", "return", "false", ";", "}", "else", "{", "return", "false", ";", "}"], "ground_truth": ["}", "else", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Arg", ")", ")", "{"], "File": "ARMISelLowering54", "Func": "MatchingStackOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78367, "Length": 83, "Cover_Rate": 0.3204633204633205} {"Template_token": ["", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "bool", "SeenZero", "=", "false", ";", "if", "(", "canChangeToInt", "(", "LHS", ",", "SeenZero", ",", "Subtarget", ")", "&&", "canChangeToInt", "(", "RHS", ",", "SeenZero", ",", "Subtarget", ")", "&&", "(", "SeenZero", "||", "(", "DAG", ".", "isKnownNeverNaN", "(", "LHS", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "RHS", ")", ")", ")", ")", "{", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "else", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "SDValue", "cc", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "LHS", "=", "bitcastf32Toi32", "(", "LHS", ",", "DAG", ")", ";", "RHS", "=", "bitcastf32Toi32", "(", "RHS", ",", "DAG", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "OptimizeVFPBrcond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78368, "Length": 211, "Cover_Rate": 0.5672043010752689} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "bool", "SeenZero", "=", "false", ";", "if", "(", "canChangeToInt", "(", "LHS", ",", "SeenZero", ",", "Subtarget", ")", "&&", "canChangeToInt", "(", "RHS", ",", "SeenZero", ",", "Subtarget", ")", "&&", "(", "SeenZero", "||", "(", "DAG", ".", "isKnownNeverNaN", "(", "LHS", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "RHS", ")", ")", ")", ")", "{", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "else", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "SDValue", "cc", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "LHS", "=", "bitcastf32Toi32", "(", "LHS", ",", "DAG", ")", ";", "RHS", "=", "bitcastf32Toi32", "(", "RHS", ",", "DAG", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "SDValue", "LHS1", ",", "LHS2", ";", "SDValue", "RHS1", ",", "RHS2", ";", "expandf64Toi32", "(", "LHS", ",", "DAG", ",", "LHS1", ",", "LHS2", ")", ";", "expandf64Toi32", "(", "RHS", ",", "DAG", ",", "RHS1", ",", "RHS2", ")", ";", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "cc", ",", "LHS1", ",", "LHS2", ",", "RHS1", ",", "RHS2", ",", "Dest", "}", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ",", "", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering54", "Func": "OptimizeVFPBrcond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78369, "Length": 267, "Cover_Rate": 0.717741935483871} {"Template_token": ["", "case", "", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering54", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78370, "Length": 114, "Cover_Rate": 0.5615763546798029} {"Template_token": ["", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "OptimizeForSize", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "||", "DCI", ".", "isCalledByLegalizer", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "MulAmt", "=", "C", "->", "getZExtValue", "(", ")", ";", "unsigned", "ShiftAmt", "=", "CountTrailingZeros_64", "(", "MulAmt", ")", ";", "ShiftAmt", "=", "ShiftAmt", "&", "(", "", "-", "", ")", ";", "SDValue", "V", "=", "N", "->", "getOperand", "(", "", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Res", ";", "MulAmt", ">>=", "ShiftAmt", ";", "if", "(", "isPowerOf2_32", "(", "MulAmt", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "-", "", ")", ",", "", ")", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmt", "+", "", ")", ")", "{"], "File": "ARMISelLowering54", "Func": "PerformMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78371, "Length": 208, "Cover_Rate": 0.5730027548209367} {"Template_token": ["", "SDValue", "Res", ";", "if", "(", "(", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ")", ")", "{", "unsigned", "Val", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "", "(", "Mask", ")", "||", "(", "Val", "&", "~", "Mask", ")", "!=", "Val", ")", "return", "SDValue", "(", ")", ";", "Val", ">>=", "CountTrailingZeros_32", "(", "~", "Mask", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Val", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "}", "else", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "", ")", "{", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Mask2", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "", "(", "Mask", ")", "&&", "", "(", "~", "Mask2", ")", "&&", "(", "CountPopulation_32", "(", "Mask", ")", "==", "CountPopulation_32", "(", "~", "Mask2", ")", ")", ")", "{", "if", "(", "Subtarget", "->", "hasT2ExtractPack", "(", ")", "&&", "(", "Mask", "==", "", "||", "Mask", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "lsb", "=", "CountTrailingZeros_32", "(", "Mask2", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N1", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "lsb", ",", "", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "", ")", ",", "Res", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "}", "else", "if", "(", "", "(", "~", "Mask", ")", "&&", "", "(", "Mask2", ")", "&&", "(", "CountPopulation_32", "(", "~", "Mask", ")", "==", "CountPopulation_32", "(", "Mask2", ")", ")", ")", "{", "if", "(", "Subtarget", "->", "hasT2ExtractPack", "(", ")", "&&", "(", "Mask2", "==", "", "||", "Mask2", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "lsb", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "lsb", ",", "", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N1", ".", "getOperand", "(", "", ")", ",", "Res", ",", "DAG", ".", "getConstant", "(", "Mask2", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78372, "Length": 414, "Cover_Rate": 0.6699029126213593} {"Template_token": ["", "unsigned", "Mask2", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "", "(", "Mask", ")", "&&", "", "(", "~", "Mask2", ")", "&&", "(", "CountPopulation_32", "(", "Mask", ")", "==", "CountPopulation_32", "(", "~", "Mask2", ")", ")", ")", "{", "if", "(", "Subtarget", "->", "hasT2ExtractPack", "(", ")", "&&", "(", "Mask", "==", "", "||", "Mask", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "lsb", "=", "CountTrailingZeros_32", "(", "Mask2", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N1", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "lsb", ",", "", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "", ")", ",", "Res", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "}", "else", "if", "(", "", "(", "~", "Mask", ")", "&&", "", "(", "Mask2", ")", "&&", "(", "CountPopulation_32", "(", "~", "Mask", ")", "==", "CountPopulation_32", "(", "Mask2", ")", ")", ")", "{", "if", "(", "Subtarget", "->", "hasT2ExtractPack", "(", ")", "&&", "(", "Mask2", "==", "", "||", "Mask2", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "lsb", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "lsb", ",", "", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N1", ".", "getOperand", "(", "", ")", ",", "Res", ",", "DAG", ".", "getConstant", "(", "Mask2", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78373, "Length": 277, "Cover_Rate": 0.4482200647249191} {"Template_token": ["", "static", "SDValue", "PerformVDUPLANECombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "while", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "Op", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "", "&&", "Op", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "unsigned", "EltSize", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Imm", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "EltBits", ";", "if", "(", "", "(", "Imm", ",", "EltBits", ")", "==", "", ")", "EltSize", "=", "", ";", "if", "(", "EltSize", ">", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Res", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "Op", ")", ";", "return", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "PerformVDUPLANECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78374, "Length": 186, "Cover_Rate": 0.9489795918367347} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "Res", "=", "ExpandBIT_CONVERT", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "}"], "ground_truth": ["if", "(", "Res", ".", "getNode", "(", ")", ")", "Results", ".", "push_back", "(", "Res", ")", ";"], "File": "ARMISelLowering54", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78375, "Length": 58, "Cover_Rate": 0.5858585858585859} {"Template_token": ["", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "return", "DAG", ".", "getLoad", "(", "LD", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getDebugLoc", "(", ")", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getSrcValue", "(", ")", ",", "LD", "->", "getSrcValueOffset", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "SkipExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78376, "Length": 73, "Cover_Rate": 0.6293103448275862} {"Template_token": ["", "static", "const", "unsigned", "LoRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "LoRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]", ",", "", ",", "LocInfo", ")", ")", ";"], "File": "ARMISelLowering57", "Func": "CC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78379, "Length": 106, "Cover_Rate": 0.6309523809523809} {"Template_token": ["", "static", "const", "unsigned", "HiRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "static", "const", "unsigned", "LoRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "LoRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";"], "ground_truth": ["State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "", ",", "LocInfo", ")", ")", ";"], "File": "ARMISelLowering57", "Func": "CC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78380, "Length": 96, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "LoRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "", ",", "LocInfo", ")", ")", ";", "if", "(", "LoRegList", "[", "i", "]", "!=", "", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]", ",", "", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["else", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "", ",", "LocInfo", ")", ")", ";"], "File": "ARMISelLowering57", "Func": "CC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78381, "Length": 130, "Cover_Rate": 0.5777777777777777} {"Template_token": ["", "static", "bool", "CC__APCS_Custom_f64", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "", "&", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "static", "const", "unsigned", "HiRegList", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "LoRegList", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "LoRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "unsigned", "i", ";"], "ground_truth": ["for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";"], "File": "ARMISelLowering57", "Func": "CC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78382, "Length": 115, "Cover_Rate": 0.5111111111111111} {"Template_token": ["", "case", "'r'", ":", "return", "make_vector", "<", "unsigned", ">", "(", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "return", "make_vector", "<", "unsigned", ">", "(", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ")", ";", "if", "(", "VT", "==", "", ")", "return", "make_vector", "<", "unsigned", ">", "(", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ")", ";", "break", ";", "}"], "ground_truth": ["return", "std", "::", "vector", "<", "unsigned", ">", "(", ")", ";"], "File": "ARMISelLowering57", "Func": "getRegClassForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78383, "Length": 182, "Cover_Rate": 0.4449877750611247} {"Template_token": ["", "if", "(", "Constraint", ".", "size", "(", ")", "==", "", ")", "{", "switch", "(", "Constraint", "[", "", "]", ")", "{", "case", "'l'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "else", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "case", "'r'", ":", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";"], "File": "ARMISelLowering57", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78384, "Length": 99, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "MVT", "VT", "=", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "!", "isLegalAddressImmediate", "(", "AM", ".", "BaseOffs", ",", "VT", ",", "Subtarget", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "false", ";", "default", ":", "if", "(", "AM", ".", "BaseOffs", ")", "return", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "int", "Scale", "=", "AM", ".", "Scale", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Scale", "<", "", ")", "Scale", "=", "-", "Scale", ";", "if", "(", "Scale", "==", "", ")", "return", "true", ";", "return", "isPowerOf2_32", "(", "Scale", "&", "~", "", ")", ";", "case", "", ":", "if", "(", "(", "(", "unsigned", ")", "AM", ".", "HasBaseReg", "+", "Scale", ")", "<=", "", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering57", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78385, "Length": 174, "Cover_Rate": 0.7565217391304347} {"Template_token": ["", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "int", "Scale", "=", "AM", ".", "Scale", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Scale", "<", "", ")", "Scale", "=", "-", "Scale", ";", "if", "(", "Scale", "==", "", ")", "return", "true", ";", "return", "isPowerOf2_32", "(", "Scale", "&", "~", "", ")", ";", "case", "", ":", "if", "(", "(", "(", "unsigned", ")", "AM", ".", "HasBaseReg", "+", "Scale", ")", "<=", "", ")", "return", "true", ";", "return", "false", ";", "case", "", ":", "if", "(", "AM", ".", "Scale", "&", "", ")", "return", "false", ";", "return", "isPowerOf2_32", "(", "AM", ".", "Scale", ")", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering57", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78386, "Length": 124, "Cover_Rate": 0.5391304347826087} {"Template_token": ["", "case", "'M'", ":", "case", "'N'", ":", "case", "'O'", ":", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "C", ")", "return", ";", "int64_t", "CVal64", "=", "C", "->", "getSExtValue", "(", ")", ";", "int", "CVal", "=", "(", "int", ")", "CVal64", ";", "if", "(", "CVal", "!=", "CVal64", ")", "return", ";", "switch", "(", "Constraint", ")", "{", "case", "'I'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";", "case", "'J'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<=", "", ")", "break", ";", "}", "return", ";", "case", "'K'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "CVal", "!=", "", "&&", "", "(", "CVal", ")", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "~", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";", "case", "'L'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<", "", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "-", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";", "case", "'M'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "&&", "(", "(", "CVal", "&", "", ")", "==", "", ")", ")", "break", ";", "}", "else", "{", "if", "(", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "||", "(", "(", "CVal", "&", "(", "CVal", "-", "", ")", ")", "==", "", ")", ")", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering57", "Func": "LowerAsmOperandForConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78387, "Length": 301, "Cover_Rate": 0.6130346232179226} {"Template_token": ["", "DebugLoc", "dl", "=", "TheCall", "->", "getDebugLoc", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "bool", "isVarArg", "=", "TheCall", "->", "isVarArg", "(", ")", ";", "CCState", "CCInfo", "(", "CallingConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "TheCall", ",", "RetCC_", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "ResultVals", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "VA", "=", "RVLocs", "[", "i", "]", ";", "SDValue", "Val", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "SDValue", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering57", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78390, "Length": 299, "Cover_Rate": 0.7786458333333334} {"Template_token": ["", "ArgValues", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Root", ",", "FIN", ",", "NULL", ",", "", ")", ")", ";", "}", "}", "if", "(", "isVarArg", ")", "{", "static", "const", "unsigned", "GPRArgRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "unsigned", "NumGPRs", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "", "]", ")", ")", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "VARegSize", "=", "(", "", "-", "NumGPRs", ")", "*", "", ";", "unsigned", "VARegSaveSize", "=", "(", "VARegSize", "+", "Align", "-", "", ")", "&", "~", "(", "Align", "-", "", ")", ";", "unsigned", "ArgOffset", "=", "", ";", "if", "(", "VARegSaveSize", ")", "{", "AFI", "->", "setVarArgsRegSaveSize", "(", "VARegSaveSize", ")", ";", "ArgOffset", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "VarArgsFrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "VARegSaveSize", ",", "ArgOffset", "+", "VARegSaveSize", "-", "VARegSize", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "VarArgsFrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "for", "(", ";", "NumGPRs", "<", "", ";", "++", "NumGPRs", ")", "{", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "RC", "=", "", ";", "else", "RC", "=", "", ";", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPRArgRegs", "[", "NumGPRs", "]", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "NULL", ",", "", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "if", "(", "!", "MemOps", ".", "empty", "(", ")", ")", "Root", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "MemOps", "[", "", "]", ",", "MemOps", ".", "size", "(", ")", ")", ";"], "ground_truth": ["}", "else", "VarArgsFrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "ArgOffset", ")", ";"], "File": "ARMISelLowering57", "Func": "LowerFORMAL_ARGUMENTS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78391, "Length": 352, "Cover_Rate": 0.315129811996419} {"Template_token": ["", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "MVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "(", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "useThumbBacktraces", "(", ")", ")", "?", "", ":", "", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";"], "ground_truth": ["while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "NULL", ",", "", ")", ";"], "File": "ARMISelLowering57", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78392, "Length": 128, "Cover_Rate": 0.8590604026845637} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["unsigned", "FrameReg", "=", "(", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "useThumbBacktraces", "(", ")", ")", "?", "", ":", "", ";"], "File": "ARMISelLowering57", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78393, "Length": 50, "Cover_Rate": 0.33557046979865773} {"Template_token": ["", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "switch", "(", "IntNo", ")", "{"], "ground_truth": ["default", ":", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering57", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78394, "Length": 41, "Cover_Rate": 0.33884297520661155} {"Template_token": ["", "MVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering57", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78395, "Length": 72, "Cover_Rate": 0.5950413223140496} {"Template_token": ["", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "return", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "Chain", ",", "Flags", ",", "DAG", ",", "dl", ")", ";", "}", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "PseudoSourceValue", "::", "getStack", "(", ")", ",", "LocMemOffset", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering57", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78396, "Length": 87, "Cover_Rate": 0.6541353383458647} {"Template_token": ["", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{"], "ground_truth": ["return", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "Chain", ",", "Flags", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering57", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78397, "Length": 63, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "case", "", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ":", "LowerGlobalAddressELF", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCALL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRET", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "VarArgsFrameIndex", ")", ";"], "File": "ARMISelLowering57", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78398, "Length": 118, "Cover_Rate": 0.36085626911314983} {"Template_token": ["", "unsigned", "CC", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", "bool", "isVarArg", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "isVarArg", "(", ")", ";", "CCState", "CCInfo", "(", "CC", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Op", ".", "getNode", "(", ")", ",", "RetCC_", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "RVLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";"], "ground_truth": ["SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "realRVLocIdx", "*", "", "+", "", ")", ";"], "File": "ARMISelLowering57", "Func": "LowerRET", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78399, "Length": 193, "Cover_Rate": 0.40124740124740127} {"Template_token": ["", "static", "const", "unsigned", "HiRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "static", "const", "unsigned", "LoRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "LoRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]", ",", "", ",", "LocInfo", ")", ")", ";"], "File": "ARMISelLowering57", "Func": "RetCC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78400, "Length": 119, "Cover_Rate": 0.7083333333333334} {"Template_token": ["", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering5", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78401, "Length": 247, "Cover_Rate": 0.37254901960784315} {"Template_token": ["", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "storesuccess", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "if", "(", "isThumb2", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ")", ".", "addReg", "(", "destlo", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "desthi", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "}", "else", "{", "unsigned", "GPRPair0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ")", ".", "addReg", "(", "GPRPair0", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "destlo", ")", ".", "addReg", "(", "GPRPair0", ",", "", ",", "", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "desthi", ")", ".", "addReg", "(", "GPRPair0", ",", "", ",", "", ")", ";", "}", "unsigned", "StoreLo", ",", "StoreHi", ";", "if", "(", "IsCmpxchg", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "i", "==", "", "?", "destlo", ":", "desthi", ")", ".", "addReg", "(", "i", "==", "", "?", "vallo", ":", "valhi", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "->", "addSuccessor", "(", "i", "==", "", "?", "contBB", ":", "cont2BB", ")", ";", "BB", "=", "(", "i", "==", "", "?", "contBB", ":", "cont2BB", ")", ";", "}", "StoreLo", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "StoreHi", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "else", "if", "(", "Op1", ")", "{", "unsigned", "tmpRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Op1", ")", ",", "tmpRegLo", ")", ".", "addReg", "(", "destlo", ")", ".", "addReg", "(", "vallo", ")", ")", ".", "addReg", "(", "NeedsCarry", "?", "", ":", "", ",", "getDefRegState", "(", "NeedsCarry", ")", ")", ";", "unsigned", "tmpRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Op2", ")", ",", "tmpRegHi", ")", ".", "addReg", "(", "desthi", ")", ".", "addReg", "(", "valhi", ")", ")", ".", "addReg", "(", "IsMinMax", "?", "", ":", "", ",", "getDefRegState", "(", "IsMinMax", ")", ")", ";", "StoreLo", "=", "tmpRegLo", ";", "StoreHi", "=", "tmpRegHi", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering60", "Func": "EmitAtomicBinary64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78403, "Length": 511, "Cover_Rate": 0.38105891126025354} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "extendOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "extendOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "extendOpc", "=", "", ";", "break", ";", "}", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "signExtend", "&&", "extendOpc", ")", "{", "oldval", "=", "MRI", ".", "createVirtualRegister", "(", "isThumb2", "?", "&", "", ":", "&", "", ")", ";", "if", "(", "!", "isThumb2", ")", "MRI", ".", "constrainRegClass", "(", "dest", ",", "&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "extendOpc", ")", ",", "oldval", ")", ".", "addReg", "(", "dest", ")", ".", "addImm", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering60", "Func": "EmitAtomicBinaryMinMax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78404, "Length": 284, "Cover_Rate": 0.3669250645994832} {"Template_token": ["", "if", "(", "isThumb2", ")", "{", "MRI", ".", "constrainRegClass", "(", "dest", ",", "&", "", ")", ";", "MRI", ".", "constrainRegClass", "(", "oldval", ",", "&", "", ")", ";", "MRI", ".", "constrainRegClass", "(", "newval", ",", "&", "", ")", ";", "}", "unsigned", "ldrOpc", ",", "strOpc", ";", "getExclusiveOperation", "(", "Size", ",", "Ord", ",", "isThumb2", ",", "ldrOpc", ",", "strOpc", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "=", "loop1MBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop2MBB", ";", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "newval", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loop1MBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMISelLowering60", "Func": "EmitAtomicCmpSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78405, "Length": 428, "Cover_Rate": 0.6484848484848484} {"Template_token": ["", "SDValue", "Result", "=", "DAG", ".", "getAtomic", "(", "Node", "->", "getOpcode", "(", ")", ",", "dl", ",", "", ",", "Tys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ",", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ",", "AN", "->", "getSuccessOrdering", "(", ")", ",", "AN", "->", "getFailureOrdering", "(", ")", ",", "AN", "->", "getSynchScope", "(", ")", ")", ";", "SDValue", "OpsF", "[", "]", "=", "{", "Result", ".", "getValue", "(", "", ")", ",", "Result", ".", "getValue", "(", "", ")", "}", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "OpsF", ",", "", ")", ")", ";"], "ground_truth": ["Results", ".", "push_back", "(", "Result", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering60", "Func": "ReplaceATOMIC_OP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78412, "Length": 115, "Cover_Rate": 0.3639240506329114} {"Template_token": ["", "SDValue", "Result", "=", "DAG", ".", "getAtomic", "(", "Node", "->", "getOpcode", "(", ")", ",", "dl", ",", "", ",", "Tys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ",", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ",", "AN", "->", "getSuccessOrdering", "(", ")", ",", "AN", "->", "getFailureOrdering", "(", ")", ",", "AN", "->", "getSynchScope", "(", ")", ")", ";", "SDValue", "OpsF", "[", "]", "=", "{", "Result", ".", "getValue", "(", "", ")", ",", "Result", ".", "getValue", "(", "", ")", "}", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "OpsF", ",", "", ")", ")", ";"], "ground_truth": ["Results", ".", "push_back", "(", "Result", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering60", "Func": "ReplaceATOMIC_OP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78413, "Length": 115, "Cover_Rate": 0.3639240506329114} {"Template_token": ["", "assert", "(", "AFI", "->", "getStoredByValParamsPadding", "(", ")", "==", "", "&&", "", ")", ";", "AFI", "->", "setStoredByValParamsPadding", "(", "Padding", ")", ";", "}", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgRegsSaveSize", ",", "Padding", "+", "ByValStoreOffset", "-", "(", "int64_t", ")", "TotalArgRegsSaveSize", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "if", "(", "Padding", ")", "{", "MFI", "->", "CreateFixedObject", "(", "Padding", ",", "ArgOffset", "+", "ByValStoreOffset", "-", "(", "int64_t", ")", "ArgRegsSaveSize", ",", "false", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "for", "(", "unsigned", "i", "=", "", ";", "firstRegToSaveIndex", "<", "lastRegToSaveIndex", ";", "++", "firstRegToSaveIndex", ",", "++", "i", ")", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "&", "", ";", "else", "RC", "=", "&", "", ";", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPRArgRegs", "[", "firstRegToSaveIndex", "]", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", "OrigArg", ",", "OffsetFromOrigArg", "+", "", "*", "i", ")", ",", "false", ",", "false", ",", "", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "AFI", "->", "setArgRegsSaveSize", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getArgRegsSaveSize", "(", ")", ")", ";", "if", "(", "!", "MemOps", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "MemOps", "[", "", "]", ",", "MemOps", ".", "size", "(", ")", ")", ";", "return", "FrameIndex", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering60", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78414, "Length": 288, "Cover_Rate": 0.5592233009708738} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "&", "", ";", "else", "RC", "=", "&", "", ";", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPRArgRegs", "[", "firstRegToSaveIndex", "]", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", "OrigArg", ",", "OffsetFromOrigArg", "+", "", "*", "i", ")", ",", "false", ",", "false", ",", "", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "AFI", "->", "setArgRegsSaveSize", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getArgRegsSaveSize", "(", ")", ")", ";", "if", "(", "!", "MemOps", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "MemOps", "[", "", "]", ",", "MemOps", ".", "size", "(", ")", ")", ";", "return", "FrameIndex", ";", "}", "else", "{"], "ground_truth": ["if", "(", "ArgSize", "==", "", ")", "{"], "File": "ARMISelLowering60", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78415, "Length": 189, "Cover_Rate": 0.36699029126213595} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "", ",", "ArgOffset", ",", "", ",", "ForceMutable", ",", "", ",", "TotalArgRegsSaveSize", ")", ";"], "File": "ARMISelLowering60", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78416, "Length": 47, "Cover_Rate": 0.4895833333333333} {"Template_token": ["", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "if", "(", "UseGOT_PREL", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isROPI", "(", ")", "&&", "IsRO", ")", "{", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isRWPI", "(", ")", "&&", "!", "IsRO", ")", "{", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "G", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "SB", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "SB", ",", "G", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{"], "ground_truth": ["++", "NumMovwMovt", ";"], "File": "ARMISelLowering67", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78422, "Length": 326, "Cover_Rate": 0.45722300140252453} {"Template_token": ["", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "if", "(", "UseGOT_PREL", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isROPI", "(", ")", "&&", "IsRO", ")", "{", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isRWPI", "(", ")", "&&", "!", "IsRO", ")", "{", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "G", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "SB", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "", ",", "PtrVT", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "SB", ",", "G", ")", ";"], "File": "ARMISelLowering67", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78423, "Length": 276, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering68", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78425, "Length": 504, "Cover_Rate": 0.3615494978479197} {"Template_token": ["", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSize", ">=", "", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "ShuffleVectorInst", "::", "isIdentityMask", "(", "M", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", ")", "return", "true", ";"], "ground_truth": ["else", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTBLMask", "(", "M", ",", "VT", ")", "||", "isNEONTwoResultShuffleMask", "(", "M", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", ")", "return", "true", ";"], "File": "ARMISelLowering69", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78427, "Length": 108, "Cover_Rate": 0.3364485981308411} {"Template_token": ["", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "isLegalMVEShuffleOp", "(", "PFEntry", ")", ")", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ",", "isV_UNDEF", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSize", ">=", "", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "ShuffleVectorInst", "::", "isIdentityMask", "(", "M", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", ")", "return", "true", ";"], "ground_truth": ["else", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTBLMask", "(", "M", ",", "VT", ")", "||", "isNEONTwoResultShuffleMask", "(", "M", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", ")", "return", "true", ";"], "File": "ARMISelLowering69", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78428, "Length": 194, "Cover_Rate": 0.6043613707165109} {"Template_token": ["", "SDValue", "NewLoad", "=", "DAG", ".", "getMaskedLoad", "(", "VT", ",", "dl", ",", "N", "->", "getChain", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "Mask", ",", "ZeroVec", ",", "N", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", ",", "N", "->", "getExtensionType", "(", ")", ",", "N", "->", "isExpandingLoad", "(", ")", ")", ";", "SDValue", "Combo", "=", "NewLoad", ";", "if", "(", "!", "PassThru", ".", "isUndef", "(", ")", ")", "Combo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Mask", ",", "NewLoad", ",", "PassThru", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Combo", ",", "NewLoad", ".", "getValue", "(", "", ")", "}", ",", "dl", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering69", "Func": "LowerMLOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78429, "Length": 105, "Cover_Rate": 0.44680851063829785} {"Template_token": ["", "SDValue", "Mask", "=", "N", "->", "getMask", "(", ")", ";", "SDValue", "PassThru", "=", "N", "->", "getPassThru", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "", "(", "PassThru", ".", "getNode", "(", ")", ")", "||", "(", "PassThru", "->", "getOpcode", "(", ")", "==", "", "&&", "isNullConstant", "(", "PassThru", "->", "getOperand", "(", "", ")", ")", ")", ")", "return", "Op", ";", "SDValue", "ZeroVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["SDValue", "NewLoad", "=", "DAG", ".", "getMaskedLoad", "(", "VT", ",", "dl", ",", "N", "->", "getChain", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "Mask", ",", "ZeroVec", ",", "N", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", ",", "N", "->", "getExtensionType", "(", ")", ",", "N", "->", "isExpandingLoad", "(", ")", ")", ";"], "File": "ARMISelLowering69", "Func": "LowerMLOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78430, "Length": 135, "Cover_Rate": 0.574468085106383} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "&", "", ";", "else", "RC", "=", "&", "", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{"], "ground_truth": ["MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "File": "ARMISelLowering6", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78433, "Length": 101, "Cover_Rate": 0.36462093862815886} {"Template_token": ["", "unsigned", "PCLabelIndex", "=", "", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering6", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78434, "Length": 182, "Cover_Rate": 0.6765799256505576} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";"], "File": "ARMISelLowering6", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78435, "Length": 97, "Cover_Rate": 0.36059479553903345} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerBR_JT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Table", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "Table", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "JTI", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";", "}", "else", "{"], "ground_truth": ["Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering6", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78436, "Length": 307, "Cover_Rate": 0.8527777777777777} {"Template_token": ["", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I8", ":", "RTLIB", "::", "UDIVREM_I8", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I16", ":", "RTLIB", "::", "UDIVREM_I16", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I32", ":", "RTLIB", "::", "UDIVREM_I32", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I64", ":", "RTLIB", "::", "UDIVREM_I64", ";", "break", ";", "}", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Op", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "ArgVT", "=", "Op", "->", "getOperand", "(", "i", ")", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Op", "->", "getOperand", "(", "i", ")", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "isSigned", ";", "Entry", ".", "isZExt", "=", "!", "isSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "nullptr", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";"], "ground_truth": ["CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ";"], "File": "ARMISelLowering6", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78438, "Length": 282, "Cover_Rate": 0.6650943396226415} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalAddressELF", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "UseGOTOFF", "?", "", ":", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{"], "ground_truth": ["++", "NumMovwMovt", ";"], "File": "ARMISelLowering6", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78440, "Length": 251, "Cover_Rate": 0.7050561797752809} {"Template_token": ["", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "", ",", "TargetFlags", ")", ")", ";", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "ARMISelLowering6", "Func": "LowerGlobalAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78441, "Length": 72, "Cover_Rate": 0.4022346368715084} {"Template_token": ["", "++", "NumMovwMovt", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "", ",", "TargetFlags", ")", ")", ";"], "ground_truth": ["if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering6", "Func": "LowerGlobalAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78442, "Length": 72, "Cover_Rate": 0.4022346368715084} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering6", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78443, "Length": 178, "Cover_Rate": 0.839622641509434} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGLOBAL_OFFSET_TABLE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering6", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78444, "Length": 173, "Cover_Rate": 0.8160377358490566} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMISelLowering6", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78445, "Length": 181, "Cover_Rate": 0.4160919540229885} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering6", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78446, "Length": 184, "Cover_Rate": 0.42298850574712643} {"Template_token": ["", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "LocMemOffset", ")", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering6", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78447, "Length": 52, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ",", "dl", ")", ";"], "ground_truth": ["PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "PtrOff", ")", ";"], "File": "ARMISelLowering6", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78448, "Length": 36, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "case", "", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering6", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78449, "Length": 430, "Cover_Rate": 0.5368289637952559} {"Template_token": ["", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "assert", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "ThreadPointer", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering6", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78450, "Length": 213, "Cover_Rate": 0.5285359801488834} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";"], "ground_truth": ["Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering6", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78451, "Length": 119, "Cover_Rate": 0.3541666666666667} {"Template_token": ["", "addTypeForNEON", "(", "VT", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering70", "Func": "addDRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78452, "Length": 10, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "addRegisterClass", "(", "VT", ",", "&", "", ")", ";", "addTypeForNEON", "(", "VT", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering70", "Func": "addDRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78453, "Length": 18, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "addTypeForNEON", "(", "VT", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering70", "Func": "addQRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78454, "Length": 10, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "addRegisterClass", "(", "VT", ",", "&", "", ")", ";", "addTypeForNEON", "(", "VT", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering70", "Func": "addQRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78455, "Length": 18, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "unsigned", "incr", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "isThumb2", ")", "{", "MRI", ".", "constrainRegClass", "(", "dest", ",", "&", "", ")", ";", "MRI", ".", "constrainRegClass", "(", "ptr", ",", "&", "", ")", ";", "}", "unsigned", "ldrOpc", ",", "strOpc", ";", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";"], "ground_truth": ["unsigned", "scratch2", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";"], "File": "ARMISelLowering70", "Func": "EmitAtomicBinary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78457, "Length": 281, "Cover_Rate": 0.39971550497866287} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering70", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78462, "Length": 330, "Cover_Rate": 0.3326612903225806} {"Template_token": ["", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "!=", "", "&&", "", ")", ";", "int", "index", "=", "ArgLocs", "[", "i", "]", ".", "getValNo", "(", ")", ";", "if", "(", "index", "!=", "lastInsIndex", ")", "{", "", "Flags", "=", "Ins", "[", "index", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "unsigned", "VARegSize", ",", "VARegSaveSize", ";", "computeRegArea", "(", "CCInfo", ",", "MF", ",", "VARegSize", ",", "VARegSaveSize", ")", ";", "VarArgStyleRegisters", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "", ")", ";", "unsigned", "Bytes", "=", "Flags", ".", "getByValSize", "(", ")", "-", "VARegSize", ";", "if", "(", "Bytes", "==", "", ")", "Bytes", "=", "", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "Bytes", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "false", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "else", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ")", ";", "}", "lastInsIndex", "=", "index", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering70", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78464, "Length": 348, "Cover_Rate": 0.34626865671641793} {"Template_token": ["", "void", "TargetLowering", "::", "VarArgStyleRegisters", "(", "CCState", "&", "CCInfo", ",", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "&", "Chain", ",", "unsigned", "ArgOffset", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "firstRegToSaveIndex", ";", "if", "(", "CCInfo", ".", "isFirstByValRegValid", "(", ")", ")", "firstRegToSaveIndex", "=", "CCInfo", ".", "getFirstByValReg", "(", ")", "-", "", ";", "else", "{", "firstRegToSaveIndex", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "", "]", ")", ")", ";", "}", "unsigned", "VARegSize", ",", "VARegSaveSize", ";", "computeRegArea", "(", "CCInfo", ",", "MF", ",", "VARegSize", ",", "VARegSaveSize", ")", ";", "if", "(", "VARegSaveSize", ")", "{", "AFI", "->", "setVarArgsRegSaveSize", "(", "VARegSaveSize", ")", ";", "AFI", "->", "setVarArgsFrameIndex", "(", "MFI", "->", "CreateFixedObject", "(", "VARegSaveSize", ",", "ArgOffset", "+", "VARegSaveSize", "-", "VARegSize", ",", "false", ")", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "AFI", "->", "getVarArgsFrameIndex", "(", ")", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "for", "(", ";", "firstRegToSaveIndex", "<", "", ";", "++", "firstRegToSaveIndex", ")", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "&", "", ";", "else", "RC", "=", "&", "", ";"], "ground_truth": ["unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPRArgRegs", "[", "firstRegToSaveIndex", "]", ",", "RC", ")", ";"], "File": "ARMISelLowering70", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78465, "Length": 228, "Cover_Rate": 0.5922077922077922} {"Template_token": ["", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "||", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Hi", ",", "", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";"], "File": "ARMISelLowering71", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78467, "Length": 234, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Hi", ",", "", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ".", "getValue", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering71", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78468, "Length": 139, "Cover_Rate": 0.46488294314381273} {"Template_token": ["", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "case", "", ":", "{", "unsigned", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "return", "", "-", "FP", "-", "(", "Subtarget", "->", "isR9Reserved", "(", ")", "?", "", ":", "", ")", ";", "}"], "ground_truth": ["case", "", ":"], "File": "ARMISelLowering71", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78469, "Length": 83, "Cover_Rate": 0.7094017094017094} {"Template_token": ["", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "continue", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "||", "VT", ".", "isVector", "(", ")", ")", "return", "Sched", "::", "Latency", ";", "}", "if", "(", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "Sched", "::", "RegPressure", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "TII", "->", "get", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "TID", ".", "getNumDefs", "(", ")", "==", "", ")", "return", "Sched", "::", "RegPressure", ";", "if", "(", "!", "Itins", "->", "isEmpty", "(", ")", "&&", "Itins", "->", "getOperandCycle", "(", "TID", ".", "getSchedClass", "(", ")", ",", "", ")", ">", "", ")", "return", "Sched", "::", "Latency", ";", "return", "Sched", "::", "RegPressure", ";"], "ground_truth": ["}"], "File": "ARMISelLowering71", "Func": "getSchedulingPreference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78470, "Length": 125, "Cover_Rate": 0.6720430107526881} {"Template_token": ["", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "||", "VT", ".", "isVector", "(", ")", ")", "return", "Sched", "::", "Latency", ";", "}", "if", "(", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "Sched", "::", "RegPressure", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "TII", "->", "get", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TID", ".", "getNumDefs", "(", ")", "==", "", ")", "return", "Sched", "::", "RegPressure", ";"], "File": "ARMISelLowering71", "Func": "getSchedulingPreference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78471, "Length": 78, "Cover_Rate": 0.41935483870967744} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMISelLowering71", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78472, "Length": 264, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "if", "(", "usesOnlyOneValue", "&&", "EltSize", "<=", "", ")", "{", "if", "(", "!", "isConstant", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "&", "Ops", "[", "", "]", ",", "NumElts", ")", ";", "Val", "=", "LowerBUILD_VECTOR", "(", "Val", ",", "DAG", ",", "ST", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "SDValue", "Val", "=", "IsSingleInstrConstant", "(", "Value", ",", "DAG", ",", "ST", ",", "dl", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "if", "(", "isConstant", ")", "return", "SDValue", "(", ")", ";", "if", "(", "EltSize", ">=", "", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";"], "File": "ARMISelLowering71", "Func": "LowerBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78473, "Length": 251, "Cover_Rate": 0.3201530612244898} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "else", "{", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering71", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78476, "Length": 166, "Cover_Rate": 0.5107692307692308} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "UseGOTOFF", "?", "", ":", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";"], "ground_truth": ["if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering71", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78477, "Length": 209, "Cover_Rate": 0.5988538681948424} {"Template_token": ["", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering71", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78478, "Length": 110, "Cover_Rate": 0.3151862464183381} {"Template_token": ["", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";"], "ground_truth": ["CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";"], "File": "ARMISelLowering71", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78479, "Length": 63, "Cover_Rate": 0.3073170731707317} {"Template_token": ["", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{"], "File": "ARMISelLowering71", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78480, "Length": 114, "Cover_Rate": 0.35185185185185186} {"Template_token": ["", "case", "", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ":", "LowerGlobalAddressELF", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMEMBARRIER", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering71", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78481, "Length": 177, "Cover_Rate": 0.3352272727272727} {"Template_token": ["", "case", "", ":", "return", "LowerMEMBARRIER", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_DISPATCHSETUP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering71", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78482, "Length": 270, "Cover_Rate": 0.5113636363636364} {"Template_token": ["", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "ThreadPointer", ",", "Offset", ")", ";"], "File": "ARMISelLowering71", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78483, "Length": 194, "Cover_Rate": 0.5145888594164456} {"Template_token": ["", "SDValue", "Offset", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "if", "(", "GV", "->", "isDeclaration", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";"], "ground_truth": ["Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";"], "File": "ARMISelLowering71", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78484, "Length": 125, "Cover_Rate": 0.33156498673740054} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "const", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "Chain", ",", "(", "const", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "CallingConv", "::", "C", ",", "false", ",", "true", ",", "DAG", ".", "getExternalSymbol", "(", "", ",", "PtrVT", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["return", "CallResult", ".", "first", ";"], "File": "ARMISelLowering71", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78485, "Length": 255, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSELECT_CCCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering71", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78488, "Length": 88, "Cover_Rate": 0.3371647509578544} {"Template_token": ["", "case", "", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSELECT_CCCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering71", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78489, "Length": 148, "Cover_Rate": 0.5670498084291188} {"Template_token": ["", "unsigned", "Mask", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "Mask", "==", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Res", ";", "if", "(", "(", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ")", ")", "{", "unsigned", "Val", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "", "(", "Mask", ")", "||", "(", "Val", "&", "~", "Mask", ")", "!=", "Val", ")", "return", "SDValue", "(", ")", ";", "Val", ">>=", "CountTrailingZeros_32", "(", "~", "Mask", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Val", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "}", "else", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "", ")", "{", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Mask2", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "", "(", "Mask", ")", "&&", "", "(", "~", "Mask2", ")", "&&", "(", "CountPopulation_32", "(", "Mask", ")", "==", "CountPopulation_32", "(", "~", "Mask2", ")", ")", ")", "{", "if", "(", "Subtarget", "->", "hasT2ExtractPack", "(", ")", "&&", "(", "Mask", "==", "", "||", "Mask", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "lsb", "=", "CountTrailingZeros_32", "(", "Mask2", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N1", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "lsb", ",", "", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "", ")", ",", "Res", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "}", "else", "if", "(", "", "(", "~", "Mask", ")", "&&", "", "(", "Mask2", ")", "&&", "(", "CountPopulation_32", "(", "~", "Mask", ")", "==", "CountPopulation_32", "(", "Mask2", ")", ")", ")", "{"], "ground_truth": ["if", "(", "Subtarget", "->", "hasT2ExtractPack", "(", ")", "&&", "(", "Mask2", "==", "", "||", "Mask2", "==", "", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering71", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78491, "Length": 354, "Cover_Rate": 0.44696969696969696} {"Template_token": ["", "unsigned", "ScalarTargetTransformImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Bits", "==", "", "||", "Bits", ">", "", ")", "return", "", ";", "int32_t", "SImmVal", "=", "Imm", ".", "getSExtValue", "(", ")", ";", "uint32_t", "ZImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "{"], "File": "ARMISelLowering74", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78495, "Length": 75, "Cover_Rate": 0.3246753246753247} {"Template_token": ["", "CC", "=", "", "(", "CC", ",", "true", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "SDValue", "cc2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp2", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "Result", ",", "TrueVal", ",", "cc2", ",", "CCR", ",", "Cmp2", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering76", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78496, "Length": 311, "Cover_Rate": 0.3715651135005974} {"Template_token": ["", "EVT", "ToVT", "=", "cast", "<", "VTSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getVT", "(", ")", ";", "EVT", "FromVT", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "", "&&", "ToVT", "==", "", "&&", "FromVT", "==", "", ")", "return", "Op", ";", "if", "(", "VT", "==", "", "&&", "ToVT", "==", "", "&&", "FromVT", "==", "", ")", "return", "Op", ";"], "ground_truth": ["if", "(", "FromVT", "!=", "", "&&", "FromVT", "!=", "", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering77", "Func": "LowerFP_TO_INT_SAT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78497, "Length": 83, "Cover_Rate": 0.30970149253731344} {"Template_token": ["", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "has64BitAtomicStore", "=", "false", ";", "else", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "has64BitAtomicStore", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "else", "has64BitAtomicStore", "=", "Subtarget", "->", "hasV6Ops", "(", ")", ";", "unsigned", "Size", "=", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";"], "ground_truth": ["return", "Size", "==", "", "&&", "has64BitAtomicStore", "?", "AtomicExpansionKind", "::", "Expand", ":", "AtomicExpansionKind", "::", "None", ";"], "File": "ARMISelLowering83", "Func": "shouldExpandAtomicStoreInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78507, "Length": 70, "Cover_Rate": 0.8045977011494253} {"Template_token": ["", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "optForMinSize", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering85", "Func": "shouldExpandShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78508, "Length": 22, "Cover_Rate": 0.5945945945945946} {"Template_token": ["", "if", "(", "ConstraintCode", "[", "", "]", "==", "'U'", ")", "{", "switch", "(", "ConstraintCode", "[", "", "]", ")", "{", "default", ":", "break", ";", "case", "'m'", ":", "return", "InlineAsm", "::", "Constraint_Um", ";", "case", "'n'", ":", "return", "InlineAsm", "::", "Constraint_Un", ";", "case", "'q'", ":", "return", "InlineAsm", "::", "Constraint_Uq", ";", "case", "'s'", ":", "return", "InlineAsm", "::", "Constraint_Us", ";", "case", "'t'", ":", "return", "InlineAsm", "::", "Constraint_Ut", ";", "case", "'v'", ":", "return", "InlineAsm", "::", "Constraint_Uv", ";"], "ground_truth": ["case", "'y'", ":"], "File": "ARMISelLowering88", "Func": "getInlineAsmMemConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78509, "Length": 73, "Cover_Rate": 0.5793650793650794} {"Template_token": ["", "if", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isTargetMachO", "(", ")", ")", "return", "new", "TargetLoweringObjectFileMachO", "(", ")", ";", "if", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isTargetWindows", "(", ")", ")", "return", "new", "TargetLoweringObjectFileCOFF", "(", ")", ";", "return", "new", "ElfTargetObjectFile", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering90", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78511, "Length": 49, "Cover_Rate": 0.8305084745762712} {"Template_token": ["", "case", "CallingConv", "::", "GHC", ":", "return", "CC", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "isVarArg", "?", "CallingConv", "::", "_AAPCS", ":", "CallingConv", "::", "_AAPCS_VFP", ";", "case", "CallingConv", "::", "C", ":", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "CallingConv", "::", "_APCS", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "getTargetMachine", "(", ")", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "_AAPCS_VFP", ";"], "ground_truth": ["else", "return", "CallingConv", "::", "_AAPCS", ";"], "File": "ARMISelLowering90", "Func": "getEffectiveCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78512, "Length": 78, "Cover_Rate": 0.43575418994413406} {"Template_token": ["", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I8", ":", "RTLIB", "::", "UDIVREM_I8", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I16", ":", "RTLIB", "::", "UDIVREM_I16", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I32", ":", "RTLIB", "::", "UDIVREM_I32", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I64", ":", "RTLIB", "::", "UDIVREM_I64", ";", "break", ";", "}", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Op", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["EVT", "ArgVT", "=", "Op", "->", "getOperand", "(", "i", ")", ".", "getValueType", "(", ")", ";"], "File": "ARMISelLowering90", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78513, "Length": 125, "Cover_Rate": 0.30120481927710846} {"Template_token": ["", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Op", "->", "getOperand", "(", "i", ")", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "isSigned", ";", "Entry", ".", "isZExt", "=", "!", "isSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "NULL", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";"], "ground_truth": ["CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "&", "Args", ",", "", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ";"], "File": "ARMISelLowering90", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78514, "Length": 148, "Cover_Rate": 0.3566265060240964} {"Template_token": ["", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Entry", ".", "isSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "Callee", ",", "&", "Args", ",", "", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "SRet", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgVT", ".", "getStoreSize", "(", ")", ")", ")", ";", "SDValue", "LoadCos", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "LoadSin", ".", "getValue", "(", "", ")", ",", "Add", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "ArgVT", ",", "ArgVT", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Tys", ",", "LoadSin", ".", "getValue", "(", "", ")", ",", "LoadCos", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering90", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78515, "Length": 284, "Cover_Rate": 0.5953878406708596} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "++", "NumMovwMovt", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ")", ")", ";"], "File": "ARMISelLowering90", "Func": "LowerGlobalAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78516, "Length": 39, "Cover_Rate": 0.4105263157894737} {"Template_token": ["", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "", ",", "PtrVT", ")", ",", "&", "Args", ",", "", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMISelLowering90", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78517, "Length": 200, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "assert", "(", "SizeRatio", "*", "NumElems", "*", "ToEltSz", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "EVT", "WideVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StVT", ".", "getScalarType", "(", ")", ",", "NumElems", "*", "SizeRatio", ")", ";", "assert", "(", "WideVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "WideVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "WideVecVT", ",", "StVal", ")", ";", "SmallVector", "<", "int", ",", "", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "i", "*", "SizeRatio", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "WideVecVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Shuff", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "DL", ",", "WideVec", ",", "DAG", ".", "getUNDEF", "(", "WideVec", ".", "getValueType", "(", ")", ")", ",", "ShuffleVec", ".", "data", "(", ")", ")", ";", "MVT", "StoreType", "=", "", ";", "for", "(", "unsigned", "tp", "=", "", ";", "tp", "<", "", ";", "++", "tp", ")", "{", "MVT", "Tp", "=", "(", "", ")", "tp", ";", "if", "(", "TLI", ".", "isTypeLegal", "(", "Tp", ")", "&&", "Tp", ".", "getSizeInBits", "(", ")", "<=", "NumElems", "*", "ToEltSz", ")", "StoreType", "=", "Tp", ";", "}", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "StoreType", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "StoreVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreType", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "EVT", "(", "StoreType", ")", ".", "getSizeInBits", "(", ")", ")", ";", "assert", "(", "StoreVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "ShuffWide", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreVecVT", ",", "Shuff", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "SDValue", "Increment", "=", "DAG", ".", "getConstant", "(", "StoreType", ".", "getSizeInBits", "(", ")", "/", "", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";"], "ground_truth": ["unsigned", "E", "=", "(", "ToEltSz", "*", "NumElems", ")", "/", "StoreType", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMISelLowering90", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78518, "Length": 346, "Cover_Rate": 0.3003472222222222} {"Template_token": ["", "bool", "TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "const", "bool", "restrict_addressing_modes_for_nacl", "=", "(", "(", "FlagSfiLoad", "&&", "N", "->", "getOpcode", "(", ")", "==", "", ")", "||", "(", "FlagSfiStore", "&&", "N", "->", "getOpcode", "(", ")", "==", "", ")", ")", ";", "if", "(", "restrict_addressing_modes_for_nacl", ")", "{", "return", "false", ";", "}", "EVT", "VT", ";", "SDValue", "Ptr", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";"], "File": "ARMISelLowering91", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78521, "Length": 206, "Cover_Rate": 0.6710097719869706} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "const", "bool", "restrict_addressing_modes_for_nacl", "=", "(", "(", "FlagSfiLoad", "&&", "N", "->", "getOpcode", "(", ")", "==", "", ")", "||", "(", "FlagSfiStore", "&&", "N", "->", "getOpcode", "(", ")", "==", "", ")", ")", ";", "if", "(", "restrict_addressing_modes_for_nacl", ")", "{", "return", "false", ";", "}", "EVT", "VT", ";", "SDValue", "Ptr", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";"], "ground_truth": ["}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{"], "File": "ARMISelLowering91", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78522, "Length": 119, "Cover_Rate": 0.38762214983713356} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "const", "bool", "restrict_addressing_modes_for_nacl", "=", "(", "(", "FlagSfiLoad", "&&", "N", "->", "getOpcode", "(", ")", "==", "", ")", "||", "(", "FlagSfiStore", "&&", "N", "->", "getOpcode", "(", ")", "==", "", ")", ")", ";", "if", "(", "restrict_addressing_modes_for_nacl", ")", "{", "return", "false", ";", "}", "EVT", "VT", ";", "SDValue", "Ptr", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";"], "ground_truth": ["VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";"], "File": "ARMISelLowering91", "Func": "getPreIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78523, "Length": 92, "Cover_Rate": 0.3511450381679389} {"Template_token": ["", "State", "->", "setHasByValInRegPosition", "(", ")", ";", "}", "while", "(", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "", ")", ")", ";", "return", ";", "}", "if", "(", "(", "!", "State", "->", "isFirstByValRegValid", "(", ")", ")", "&&", "(", "", "<=", "reg", ")", "&&", "(", "reg", "<=", "", ")", ")", "{", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "Align", ">", "", ")", "{", "unsigned", "AlignInRegs", "=", "Align", "/", "", ";", "unsigned", "Waste", "=", "(", "", "-", "reg", ")", "%", "AlignInRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Waste", ";", "++", "i", ")", "reg", "=", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "", ")", ";", "}", "if", "(", "reg", "!=", "", ")", "{", "State", "->", "setFirstByValReg", "(", "reg", ")", ";", "if", "(", "State", "->", "getCallOrPrologue", "(", ")", "==", "Call", ")", "{", "unsigned", "excess", "=", "", "*", "(", "", "-", "reg", ")", ";", "assert", "(", "size", ">=", "excess", "&&", "", ")", ";", "size", "-=", "excess", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMISelLowering91", "Func": "HandleByVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78524, "Length": 155, "Cover_Rate": 0.5827067669172933} {"Template_token": ["", "unsigned", "ReturnReg", "=", "", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "OffsetReg", ",", "Offset", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "AddrReg", ",", "Handler", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "ReturnReg", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "OffsetReg", ",", "", ")", ",", "DAG", ".", "getRegister", "(", "AddrReg", ",", "getPointerTy", "(", ")", ")", ")", ";"], "File": "ARMISelLowering91", "Func": "LowerEH_RETURN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78525, "Length": 89, "Cover_Rate": 0.5393939393939394} {"Template_token": ["", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "ReturnReg", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "OffsetReg", ",", "", ")", ",", "DAG", ".", "getRegister", "(", "AddrReg", ",", "getPointerTy", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering91", "Func": "LowerEH_RETURN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78526, "Length": 55, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "FlagSfiDisableCP", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering91", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78527, "Length": 157, "Cover_Rate": 0.6738197424892703} {"Template_token": ["", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMISelLowering91", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78528, "Length": 134, "Cover_Rate": 0.34536082474226804} {"Template_token": ["", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "JTI", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering91", "Func": "LowerJumpTable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78529, "Length": 43, "Cover_Rate": 0.4777777777777778} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerNaClTargetArch", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["return", "DAG", ".", "getConstant", "(", "PnaclTargetArchitecture_32", ",", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ")", ";"], "File": "ARMISelLowering91", "Func": "LowerNaClTargetArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78531, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering91", "Func": "LowerNaClTpTdbOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78532, "Length": 45, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering91", "Func": "LowerNaClTpTdbOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78533, "Length": 53, "Cover_Rate": 0.7571428571428571} {"Template_token": ["", "return", "DAG", ".", "getConstant", "(", "", ",", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering91", "Func": "LowerNaClTpTlsOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78534, "Length": 19, "Cover_Rate": 0.5757575757575758} {"Template_token": ["", "return", "DAG", ".", "getConstant", "(", "", ",", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering91", "Func": "LowerNaClTpTlsOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78535, "Length": 19, "Cover_Rate": 0.5757575757575758} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerAtomicLoadStore", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerNaClTpTlsOffset", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerNaClTpTdbOffset", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerNaClTargetArch", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering91", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78536, "Length": 274, "Cover_Rate": 0.3784530386740331} {"Template_token": ["", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "}", "else", "{", "assert", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", ";"], "ground_truth": ["ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";"], "File": "ARMISelLowering91", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78537, "Length": 221, "Cover_Rate": 0.3932384341637011} {"Template_token": ["", "}", "else", "{", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "}", "else", "{", "assert", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "ThreadPointer", ",", "Offset", ")", ";"], "File": "ARMISelLowering91", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78538, "Length": 266, "Cover_Rate": 0.47330960854092524} {"Template_token": ["", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "CPAddr", ")", ";", "}", "else", "{", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "}", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";"], "ground_truth": ["Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";"], "File": "ARMISelLowering91", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78539, "Length": 280, "Cover_Rate": 0.5511811023622047} {"Template_token": ["", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "(", "MinSize", "&&", "HasDivide", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "ST", ".", "isThumb", "(", ")", ")", "return", "SDValue", "(", "N", ",", "", ")", ";"], "ground_truth": ["if", "(", "Divisor", ".", "sgt", "(", "", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering93", "Func": "BuildSDIVPow2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78540, "Length": 67, "Cover_Rate": 0.40119760479041916} {"Template_token": ["", "const", "EVT", "OpTy", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "if", "(", "OpTy", "==", "", ")", "NewTy", "=", "", ";", "else", "if", "(", "OpTy", "==", "", "&&", "HasFullFP16", ")", "NewTy", "=", "", ";", "else", "if", "(", "OpTy", "==", "", "&&", "HasFullFP16", ")", "NewTy", "=", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "VT", "!=", "", "&&", "VT", "!=", "", ")", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["Op", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "NewTy", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering93", "Func": "LowerVectorFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78542, "Length": 103, "Cover_Rate": 0.4345991561181435} {"Template_token": ["", "ConstantSDNode", "*", "ShiftAmtNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "ShiftAmtNode", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "ShiftAmt", "=", "static_cast", "<", "uint32_t", ">", "(", "ShiftAmtNode", "->", "getZExtValue", "(", ")", ")", ";", "ConstantSDNode", "*", "AndMaskNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "AndMaskNode", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "AndMask", "=", "static_cast", "<", "uint32_t", ">", "(", "AndMaskNode", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "AndMask", "==", "", "||", "AndMask", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isMask_32", "(", "AndMask", ")", ")", "{", "uint32_t", "MaskedBits", "=", "countLeadingZeros", "(", "AndMask", ")", ";", "if", "(", "MaskedBits", ">", "ShiftAmt", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "MaskedBits", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "MaskedBits", "-", "ShiftAmt", ",", "DL", ",", "", ")", ")", ";", "}", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "int64_t", "Cnt", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "dl", ",", "", ")", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "false", ",", "Cnt", ")", ")", "{", "unsigned", "VShiftOpc", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering93", "Func": "PerformShiftCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78543, "Length": 396, "Cover_Rate": 0.717391304347826} {"Template_token": ["", "const", "SDValue", "Dividend", "=", "Op", "->", "getOperand", "(", "", ")", ";", "const", "SDValue", "Divisor", "=", "Op", "->", "getOperand", "(", "", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "DivOpcode", ",", "dl", ",", "VT", ",", "Dividend", ",", "Divisor", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Div", ",", "Divisor", ")", ";", "SDValue", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Dividend", ",", "Mul", ")", ";", "SDValue", "Values", "[", "", "]", "=", "{", "Div", ",", "Rem", "}", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "Values", ")", ";", "}", "RTLIB", "::", "Libcall", "LC", "=", "getDivRemLibcall", "(", "Op", ".", "getNode", "(", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getContext", "(", ")", ",", "Subtarget", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalFunctionSymbol", "(", "getLibcallName", "(", "LC", ")", ")", ";", "Type", "*", "RetTy", "=", "StructType", "::", "get", "(", "Ty", ",", "Ty", ")", ";", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "InChain", "=", "WinDBZCheckDenominator", "(", "DAG", ",", "Op", ".", "getNode", "(", ")", ",", "InChain", ")", ";"], "ground_truth": ["TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";"], "File": "ARMISelLowering95", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78546, "Length": 220, "Cover_Rate": 0.46218487394957986} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFSINCOS", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "ArgVT", "=", "Arg", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "Type", "*", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ")", ";", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "ArgListTy", "Args", ";", "bool", "ShouldUseSRet", "=", "Subtarget", "->", "isAPCS_ABI", "(", ")", ";", "SDValue", "SRet", ";", "if", "(", "ShouldUseSRet", ")", "{", "const", "uint64_t", "ByteSize", "=", "DL", ".", "getTypeAllocSize", "(", "RetTy", ")", ";", "const", "Align", "StackAlign", "=", "DL", ".", "getPrefTypeAlign", "(", "RetTy", ")", ";", "int", "FrameIdx", "=", "MFI", ".", "CreateStackObject", "(", "ByteSize", ",", "StackAlign", ",", "false", ")", ";", "SRet", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ";", "ArgListEntry", "Entry", ";"], "ground_truth": ["Entry", ".", "Node", "=", "SRet", ";"], "File": "ARMISelLowering95", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78547, "Length": 205, "Cover_Rate": 0.387523629489603} {"Template_token": ["", "RTLIB", "::", "Libcall", "LC", "=", "getDivRemLibcall", "(", "N", ",", "N", "->", "getValueType", "(", "", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "N", ",", "DAG", ".", "getContext", "(", ")", ",", "Subtarget", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalFunctionSymbol", "(", "getLibcallName", "(", "LC", ")", ")", ";", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "InChain", "=", "WinDBZCheckDenominator", "(", "DAG", ",", "N", ",", "InChain", ")", ";", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";"], "ground_truth": ["CLI", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "CallingConv", "::", "_AAPCS", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ".", "setDebugLoc", "(", "SDLoc", "(", "N", ")", ")", ";"], "File": "ARMISelLowering95", "Func": "LowerREM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78548, "Length": 143, "Cover_Rate": 0.3783068783068783} {"Template_token": ["", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalFunctionSymbol", "(", "", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";"], "File": "ARMISelLowering95", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78549, "Length": 101, "Cover_Rate": 0.3042168674698795} {"Template_token": ["", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalFunctionSymbol", "(", "", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMISelLowering95", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78550, "Length": 130, "Cover_Rate": 0.39156626506024095} {"Template_token": ["", "Arg", ".", "Ty", "=", "Arg", ".", "Node", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Arg", ")", ";", "}", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "_AAPCS_VFP", ",", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "ES", ",", "std", "::", "move", "(", "Args", ")", ")", ";"], "ground_truth": ["return", "LowerCallTo", "(", "CLI", ")", ".", "first", ";"], "File": "ARMISelLowering95", "Func": "LowerWindowsDIVLibCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78551, "Length": 84, "Cover_Rate": 0.38009049773755654} {"Template_token": ["", "else", "Name", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "ES", "=", "DAG", ".", "getExternalFunctionSymbol", "(", "Name", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "for", "(", "auto", "AI", ":", "{", "", ",", "", "}", ")", "{", "ArgListEntry", "Arg", ";", "Arg", ".", "Node", "=", "Op", ".", "getOperand", "(", "AI", ")", ";", "Arg", ".", "Ty", "=", "Arg", ".", "Node", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["Args", ".", "push_back", "(", "Arg", ")", ";"], "File": "ARMISelLowering95", "Func": "LowerWindowsDIVLibCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78552, "Length": 83, "Cover_Rate": 0.3755656108597285} {"Template_token": ["", "for", "(", "unsigned", "ArgI", "=", "", ",", "ArgE", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "ArgI", "<", "ArgE", ";", "++", "ArgI", ")", "{", "Type", "*", "ArgTy", "=", "I", ".", "getArgOperand", "(", "ArgI", ")", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "DL", ".", "getTypeSizeInBits", "(", "ArgTy", ")", "/", "", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Value", "*", "AlignArg", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "", ")", ";", "Info", ".", "align", "=", "MaybeAlign", "(", "cast", "<", "ConstantInt", ">", "(", "AlignArg", ")", "->", "getZExtValue", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "NumElts", "=", "", ";", "for", "(", "unsigned", "ArgI", "=", "", ",", "ArgE", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "ArgI", "<", "ArgE", ";", "++", "ArgI", ")", "{", "Type", "*", "ArgTy", "=", "I", ".", "getArgOperand", "(", "ArgI", ")", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "DL", ".", "getTypeSizeInBits", "(", "ArgTy", ")", "/", "", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Type", "*", "VecTy", "=", "cast", "<", "StructType", ">", "(", "I", ".", "getType", "(", ")", ")", "->", "getElementType", "(", "", ")", ";", "unsigned", "Factor", "=", "Intrinsic", "==", "", "?", "", ":", "", ";", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "VecTy", "->", "getContext", "(", ")", ",", "", ",", "Factor", "*", "", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Info", ".", "align", "=", "Align", "(", "VecTy", "->", "getScalarSizeInBits", "(", ")", "/", "", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "}", "case", "", ":"], "ground_truth": ["case", "", ":", "{"], "File": "ARMISelLowering97", "Func": "getTgtMemIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78555, "Length": 426, "Cover_Rate": 0.31555555555555553} {"Template_token": ["", "static", "SDValue", "PerformADDVecReduce", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "||", "N", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "auto", "MakeVecReduce", "=", "[", "&", "]", "(", "unsigned", "Opcode", ",", "unsigned", "OpcodeA", ",", "SDValue", "NA", ",", "SDValue", "NB", ")", "{", "if", "(", "NB", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "VecRed", "=", "NB", "->", "getOperand", "(", "", ")", ";", "if", "(", "VecRed", "->", "getOpcode", "(", ")", "!=", "Opcode", "||", "VecRed", ".", "getResNo", "(", ")", "!=", "", "||", "NB", "->", "getOperand", "(", "", ")", "!=", "SDValue", "(", "VecRed", ".", "getNode", "(", ")", ",", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";"], "ground_truth": ["SDValue", "Lo", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "NA", ",", "DCI", ".", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering99", "Func": "PerformADDVecReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78559, "Length": 186, "Cover_Rate": 0.33695652173913043} {"Template_token": ["", "}", "if", "(", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "&&", "DstVT", "==", "", ")", "{", "if", "(", "!", "Subtarget", "->", "hasFullFP16", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "Op", ")", ")", ";", "}", "if", "(", "!", "(", "SrcVT", "==", "", "||", "DstVT", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SrcVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "if", "(", "SDValue", "Val", "=", "CombineVMOVDRRCandidateWithVecOp", "(", "N", ",", "DAG", ")", ")", "return", "Val", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering9", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78563, "Length": 193, "Cover_Rate": 0.374031007751938} {"Template_token": ["", "if", "(", "i", "==", "", "&&", "isThisReturn", ")", "{", "assert", "(", "!", "VA", ".", "needsCustom", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", "==", "", "&&", "", ")", ";", "InVals", ".", "push_back", "(", "ThisVal", ")", ";", "continue", ";", "}", "SDValue", "Val", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", "&&", "(", "VA", ".", "getLocVT", "(", ")", "==", "", "||", "VA", ".", "getLocVT", "(", ")", "==", "", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "SDValue", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";"], "ground_truth": ["Chain", "=", "Val", ".", "getValue", "(", "", ")", ";"], "File": "ARMISelLowering9", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78565, "Length": 440, "Cover_Rate": 0.5692108667529108} {"Template_token": ["", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedBitwiseVT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedBitwiseVT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedBitwiseVT", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";"], "File": "ARMISelLowering", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78570, "Length": 177, "Cover_Rate": 0.30153321976149916} {"Template_token": ["", "static", "SDValue", "Expand64BitShift", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "ST", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "||", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78578, "Length": 121, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Hi", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";"], "File": "ARMISelLowering", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78579, "Length": 139, "Cover_Rate": 0.468013468013468} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "if", "(", "DstVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "{", "SDValue", "Cvt", ";", "if", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "&&", "SrcVT", ".", "isVector", "(", ")", "&&", "SrcVT", ".", "getVectorNumElements", "(", ")", ">", "", ")", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SrcVT", ",", "Op", ")", ")", ";", "else", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cvt", ",", "Cvt", ".", "getValue", "(", "", ")", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78580, "Length": 154, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "unsigned", "getInlineAsmMemConstraint", "(", "StringRef", "ConstraintCode", ")", "const", "override", "{", "if", "(", "ConstraintCode", "==", "", ")", "return", "InlineAsm", "::", "Constraint_Q", ";", "else", "if", "(", "ConstraintCode", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "ConstraintCode", "[", "", "]", "==", "'U'", ")", "{", "switch", "(", "ConstraintCode", "[", "", "]", ")", "{"], "ground_truth": ["default", ":"], "File": "ARMISelLowering", "Func": "getInlineAsmMemConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78581, "Length": 52, "Cover_Rate": 0.4262295081967213} {"Template_token": ["", "return", "InlineAsm", "::", "Constraint_Um", ";", "case", "'n'", ":", "return", "InlineAsm", "::", "Constraint_Un", ";", "case", "'q'", ":", "return", "InlineAsm", "::", "Constraint_Uq", ";", "case", "'s'", ":", "return", "InlineAsm", "::", "Constraint_Us", ";", "case", "'t'", ":", "return", "InlineAsm", "::", "Constraint_Ut", ";", "case", "'v'", ":"], "ground_truth": ["return", "InlineAsm", "::", "Constraint_Uv", ";"], "File": "ARMISelLowering", "Func": "getInlineAsmMemConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78582, "Length": 45, "Cover_Rate": 0.36885245901639346} {"Template_token": ["", "Info", ".", "offset", "=", "", ";", "Value", "*", "AlignArg", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "", ")", ";", "Info", ".", "align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArg", ")", "->", "getZExtValue", "(", ")", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "false", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "NumElts", "=", "", ";", "for", "(", "unsigned", "ArgI", "=", "", ",", "ArgE", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "ArgI", "<", "ArgE", ";", "++", "ArgI", ")", "{", "Type", "*", "ArgTy", "=", "I", ".", "getArgOperand", "(", "ArgI", ")", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", "/", "", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Value", "*", "AlignArg", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "", ")", ";", "Info", ".", "align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArg", ")", "->", "getZExtValue", "(", ")", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "false", ";", "Info", ".", "writeMem", "=", "true", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Info", ".", "align", "=", "DL", ".", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "vol", "=", "true", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "false", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["Info", ".", "opc", "=", "", ";"], "File": "ARMISelLowering", "Func": "getTgtMemIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78583, "Length": 439, "Cover_Rate": 0.5282791817087846} {"Template_token": ["", "bool", "hasStandaloneRem", "(", "EVT", "VT", ")", "const", "override", "{", "return", "HasStandaloneRem", ";"], "ground_truth": ["}"], "File": "ARMISelLowering", "Func": "hasStandaloneRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78584, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasStandaloneRem", ";"], "ground_truth": ["}"], "File": "ARMISelLowering", "Func": "hasStandaloneRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78585, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "ST", "->", "hasNEON", "(", ")", ")", ";", "SDValue", "X", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "NX", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "getZeroVector", "(", "VT", ",", "DAG", ",", "dl", ")", ",", "X", ")", ";", "SDValue", "LSB", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ",", "NX", ")", ";", "EVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "==", "", ")", "{", "SDValue", "One", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "ElemTy", ")", ")", ";", "SDValue", "Bits", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ",", "One", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Bits", ")", ";", "}", "if", "(", "(", "ElemTy", "==", "", "||", "ElemTy", "==", "", ")", "&&", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "unsigned", "NumBits", "=", "ElemTy", ".", "getSizeInBits", "(", ")", ";", "SDValue", "WidthMinus1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "NumBits", "-", "", ",", "dl", ",", "ElemTy", ")", ")", ";", "SDValue", "CTLZ", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "WidthMinus1", ",", "CTLZ", ")", ";", "}", "SDValue", "Bits", ";", "if", "(", "ElemTy", "==", "", ")", "{", "SDValue", "FF", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "Bits", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ",", "FF", ")", ";", "}", "else", "{", "SDValue", "One", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "ElemTy", ")", ")", ";"], "ground_truth": ["Bits", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ",", "One", ")", ";"], "File": "ARMISelLowering", "Func": "LowerCTTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78587, "Length": 344, "Cover_Rate": 0.5058823529411764} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFP_TO_INT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "{", "RTLIB", "::", "Libcall", "LC", ";"], "ground_truth": ["if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "File": "ARMISelLowering", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78588, "Length": 100, "Cover_Rate": 0.5988023952095808} {"Template_token": ["", "Entry", ".", "isZExt", "=", "false", ";", "Entry", ".", "isSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DL", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "SRet", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "dl", ")", ")", ";"], "File": "ARMISelLowering", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78589, "Length": 212, "Cover_Rate": 0.4380165289256198} {"Template_token": ["", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "UseGOTOFF", "?", "", ":", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{", "++", "NumMovwMovt", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";"], "File": "ARMISelLowering", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78590, "Length": 220, "Cover_Rate": 0.5929919137466307} {"Template_token": ["", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78591, "Length": 134, "Cover_Rate": 0.6175115207373272} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGLOBAL_OFFSET_TABLE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";"], "ground_truth": ["unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";"], "File": "ARMISelLowering", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78592, "Length": 88, "Cover_Rate": 0.4055299539170507} {"Template_token": ["", "bool", "TargetLowering", "::", "lowerInterleavedLoad", "(", "LoadInst", "*", "LI", ",", "ArrayRef", "<", "ShuffleVectorInst", "*", ">", "Shuffles", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Factor", ")", "const", "{", "assert", "(", "Factor", ">=", "", "&&", "Factor", "<=", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "", ")", ";", "assert", "(", "!", "Shuffles", ".", "empty", "(", ")", "&&", "", ")", ";", "assert", "(", "Shuffles", ".", "size", "(", ")", "==", "Indices", ".", "size", "(", ")", "&&", "", ")", ";", "VectorType", "*", "VecTy", "=", "Shuffles", "[", "", "]", "->", "getType", "(", ")", ";", "Type", "*", "EltTy", "=", "VecTy", "->", "getVectorElementType", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "LI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "VecSize", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "VecTy", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "EltTy", ")", "==", "", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "(", "VecSize", "!=", "", "&&", "VecSize", "!=", "", ")", "||", "EltIs64Bits", ")", "return", "false", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "VecTy", "=", "VectorType", "::", "get", "(", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ",", "VecTy", "->", "getVectorNumElements", "(", ")", ")", ";", "static", "const", "", "LoadInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "IRBuilder", "<", ">", "Builder", "(", "LI", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "LI", "->", "getPointerOperand", "(", ")", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "CallInst", "*", "VldN", "=", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";", "i", "++", ")", "{"], "ground_truth": ["ShuffleVectorInst", "*", "SV", "=", "Shuffles", "[", "i", "]", ";"], "File": "ARMISelLowering", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78593, "Length": 342, "Cover_Rate": 0.8382352941176471} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "SI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "SubVecSize", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "SubVecTy", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "EltTy", ")", "==", "", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "(", "SubVecSize", "!=", "", "&&", "SubVecSize", "!=", "", ")", "||", "EltIs64Bits", ")", "return", "false", ";", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "SI", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "Op0", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "NumSubElts", ")", ";", "}", "static", "", "StoreInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";"], "ground_truth": ["SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";"], "File": "ARMISelLowering", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78594, "Length": 190, "Cover_Rate": 0.4449648711943794} {"Template_token": ["", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78595, "Length": 467, "Cover_Rate": 0.6522346368715084} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "Op", ".", "getValueType", "(", ")", "==", "", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getSINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getUINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "&", "Op", ".", "getOperand", "(", "", ")", ",", "", ",", "false", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMISelLowering", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78596, "Length": 131, "Cover_Rate": 0.808641975308642} {"Template_token": ["", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering", "Func": "preferZeroCompareBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78598, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "bool", "preferZeroCompareBranch", "(", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering", "Func": "preferZeroCompareBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78599, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering", "Func": "shouldConsiderGEPOffsetSplit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78600, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering", "Func": "shouldConsiderGEPOffsetSplit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78601, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "unsigned", "Size", "=", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "(", "(", "Size", "==", "", ")", "&&", "!", "Subtarget", "->", "isMClass", "(", ")", ")", "?", "AtomicExpansionKind", "::", "LLSC", ":", "AtomicExpansionKind", "::", "None", ";"], "ground_truth": ["}"], "File": "ARMISelLowering", "Func": "shouldExpandAtomicLoadInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78602, "Length": 38, "Cover_Rate": 0.7450980392156863} {"Template_token": ["", "return", "(", "(", "Size", "==", "", ")", "&&", "!", "Subtarget", "->", "isMClass", "(", ")", ")", "?", "AtomicExpansionKind", "::", "LLSC", ":", "AtomicExpansionKind", "::", "None", ";"], "ground_truth": ["}"], "File": "ARMISelLowering", "Func": "shouldExpandAtomicLoadInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78603, "Length": 25, "Cover_Rate": 0.49019607843137253} {"Template_token": ["", "bool", "shouldFormOverflowOp", "(", "unsigned", "Opcode", ",", "EVT", "VT", ",", "bool", "MathUsed", ")", "const", "override", "{", "return", "TargetLowering", "::", "shouldFormOverflowOp", "(", "Opcode", ",", "VT", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering", "Func": "shouldFormOverflowOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78605, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "return", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering", "Func": "supportSplitCSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78607, "Length": 29, "Cover_Rate": 0.7435897435897436} {"Template_token": ["", "void", "JITInfo", "::", "replaceMachineCodeForFunction", "(", "void", "*", "Old", ",", "void", "*", "New", ")", "{"], "ground_truth": ["llvm_report_error", "(", "", ")", ";"], "File": "ARMJITInfo10", "Func": "replaceMachineCodeForFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78609, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "ResultPtr", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "getRegisterNumbering", "(", "", ")", "<<", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "(", "intptr_t", ")", "ResultPtr", ";", "break", ";", "}", "case", "", ":", "{", "ResultPtr", "=", "ResultPtr", "-", "(", "intptr_t", ")", "RelocPos", "-", "", ";", "ResultPtr", "=", "(", "ResultPtr", "&", "", ")", ">>", "", ";", "assert", "(", "ResultPtr", ">=", "-", "", "&&", "ResultPtr", "<=", "", ")", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "ResultPtr", ";", "break", ";", "}", "case", "", ":", "{", "ResultPtr", "=", "ResultPtr", "-", "(", "intptr_t", ")", "RelocPos", "-", "", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "ResultPtr", ";", "break", ";", "}", "case", "", ":", "{", "ResultPtr", "=", "ResultPtr", "&", "", ";"], "ground_truth": ["*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "ResultPtr", "&", "", ";"], "File": "ARMJITInfo11", "Func": "relocate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78611, "Length": 160, "Cover_Rate": 0.3755868544600939} {"Template_token": ["", "if", "(", "ResultPtr", ">=", "", ")", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "", "<<", "", ";", "else", "{", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "&=", "~", "(", "", "<<", "", ")", ";", "ResultPtr", "=", "-", "ResultPtr", ";", "}", "if", "(", "MR", "->", "getRelocationType", "(", ")", "==", "", ")", "ResultPtr", "=", "ResultPtr", ">>", "", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "ResultPtr", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "getRegisterNumbering", "(", "", ")", "<<", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "(", "intptr_t", ")", "ResultPtr", ";", "break", ";", "}", "case", "", ":", "{", "ResultPtr", "=", "ResultPtr", "-", "(", "intptr_t", ")", "RelocPos", "-", "", ";", "ResultPtr", "=", "(", "ResultPtr", "&", "", ")", ">>", "", ";", "assert", "(", "ResultPtr", ">=", "-", "", "&&", "ResultPtr", "<=", "", ")", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "ResultPtr", ";", "break", ";", "}", "case", "", ":", "{", "ResultPtr", "=", "ResultPtr", "-", "(", "intptr_t", ")", "RelocPos", "-", "", ";"], "ground_truth": ["*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "ResultPtr", ";"], "File": "ARMJITInfo11", "Func": "relocate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78612, "Length": 193, "Cover_Rate": 0.45305164319248825} {"Template_token": ["", "*", "(", "intptr_t", "*", ")", "StubAddr", "=", "", ";", "*", "(", "intptr_t", "*", ")", "(", "StubAddr", "+", "", ")", "=", "NewVal", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "(", "void", "*", ")", "StubAddr", ",", "", ")", ")", "{", "cerr", "<<", "", ";", "abort", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMJITInfo13", "Func": "ARMCompilationCallbackC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78614, "Length": 50, "Cover_Rate": 0.49504950495049505} {"Template_token": ["", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeWritable", "(", "(", "void", "*", ")", "StubAddr", ",", "", ")", ")", "{", "cerr", "<<", "", ";", "abort", "(", ")", ";", "}", "*", "(", "intptr_t", "*", ")", "StubAddr", "=", "", ";", "*", "(", "intptr_t", "*", ")", "(", "StubAddr", "+", "", ")", "=", "NewVal", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "(", "void", "*", ")", "StubAddr", ",", "", ")", ")", "{", "cerr", "<<", "", ";", "abort", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMJITInfo13", "Func": "ARMCompilationCallbackC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78615, "Length": 79, "Cover_Rate": 0.7821782178217822} {"Template_token": ["", "MCE", ".", "emitWordLE", "(", "", ")", ";", "MCE", ".", "emitWordLE", "(", "(", "intptr_t", ")", "Fn", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ";", "}", "}", "else", "{", "MCE", ".", "startGVStub", "(", "F", ",", "", ",", "", ")", ";", "intptr_t", "Addr", "=", "(", "intptr_t", ")", "MCE", ".", "getCurrentPCValue", "(", ")", ";", "MCE", ".", "emitWordLE", "(", "", ")", ";", "MCE", ".", "emitWordLE", "(", "", ")", ";", "MCE", ".", "emitWordLE", "(", "", ")", ";", "MCE", ".", "emitWordLE", "(", "(", "intptr_t", ")", "CompilationCallback", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMJITInfo13", "Func": "emitFunctionStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78616, "Length": 106, "Cover_Rate": 0.33125} {"Template_token": ["", "MCE", ".", "emitWordLE", "(", "", ")", ";", "MCE", ".", "emitWordLE", "(", "LazyPtr", "-", "(", "Addr", "+", "", "+", "", ")", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ";", "}", "else", "{", "MCE", ".", "startGVStub", "(", "F", ",", "", ",", "", ")", ";", "intptr_t", "Addr", "=", "(", "intptr_t", ")", "MCE", ".", "getCurrentPCValue", "(", ")", ";", "MCE", ".", "emitWordLE", "(", "", ")", ";", "MCE", ".", "emitWordLE", "(", "(", "intptr_t", ")", "Fn", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ";", "}", "}", "else", "{", "MCE", ".", "startGVStub", "(", "F", ",", "", ",", "", ")", ";", "intptr_t", "Addr", "=", "(", "intptr_t", ")", "MCE", ".", "getCurrentPCValue", "(", ")", ";", "MCE", ".", "emitWordLE", "(", "", ")", ";", "MCE", ".", "emitWordLE", "(", "", ")", ";", "MCE", ".", "emitWordLE", "(", "", ")", ";", "MCE", ".", "emitWordLE", "(", "(", "intptr_t", ")", "CompilationCallback", ")", ";"], "ground_truth": ["sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ";"], "File": "ARMJITInfo13", "Func": "emitFunctionStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78617, "Length": 168, "Cover_Rate": 0.525} {"Template_token": ["", "MCE", ".", "startGVStub", "(", "GV", ",", "", ",", "", ")", ";", "MCE", ".", "emitWordLE", "(", "(", "intptr_t", ")", "Ptr", ")", ";", "void", "*", "PtrAddr", "=", "MCE", ".", "finishGVStub", "(", "GV", ")", ";", "addIndirectSymAddr", "(", "Ptr", ",", "(", "intptr_t", ")", "PtrAddr", ")", ";", "return", "PtrAddr", ";"], "ground_truth": ["}"], "File": "ARMJITInfo13", "Func": "emitGlobalValueIndirectSym", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78618, "Length": 46, "Cover_Rate": 0.696969696969697} {"Template_token": ["", "void", "JITInfo", "::", "replaceMachineCodeForFunction", "(", "void", "*", "Old", ",", "void", "*", "New", ")", "{"], "ground_truth": ["abort", "(", ")", ";"], "File": "ARMJITInfo13", "Func": "replaceMachineCodeForFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78619, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "assert", "(", "SoImmVal", "!=", "-", "", "&&", "", ")", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "(", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ">>", "", ")", "<<", "", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "getRegisterNumbering", "(", "", ")", "<<", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "(", "intptr_t", ")", "ResultPtr", ";", "break", ";", "}", "case", "", ":", "{", "ResultPtr", "=", "ResultPtr", "-", "(", "intptr_t", ")", "RelocPos", "-", "", ";", "ResultPtr", "=", "(", "ResultPtr", "&", "", ")", ">>", "", ";", "assert", "(", "ResultPtr", ">=", "-", "", "&&", "ResultPtr", "<=", "", ")", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "ResultPtr", ";", "break", ";", "}", "case", "", ":", "{", "ResultPtr", "=", "ResultPtr", "-", "(", "intptr_t", ")", "RelocPos", "-", "", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "ResultPtr", ";", "break", ";", "}", "case", "", ":", "{"], "ground_truth": ["ResultPtr", "=", "ResultPtr", "&", "", ";"], "File": "ARMJITInfo16", "Func": "relocate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78620, "Length": 186, "Cover_Rate": 0.3141891891891892} {"Template_token": ["", "return", "getConstantPoolEntryAddr", "(", "MR", "->", "getConstantPoolIndex", "(", ")", ")", ";", "case", "", ":", "{", "ConstantPoolValue", "*", "ACPV", "=", "(", "ConstantPoolValue", "*", ")", "MR", "->", "getConstantVal", "(", ")", ";", "assert", "(", "(", "!", "ACPV", "->", "hasModifier", "(", ")", "&&", "!", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "&&", "", ")", ";", "intptr_t", "Addr", "=", "(", "intptr_t", ")", "(", "MR", "->", "getResultPointer", "(", ")", ")", ";", "Addr", "-=", "getPCLabelAddr", "(", "ACPV", "->", "getLabelId", "(", ")", ")", "+", "ACPV", "->", "getPCAdjustment", "(", ")", ";", "return", "Addr", ";", "}"], "ground_truth": ["}"], "File": "ARMJITInfo16", "Func": "resolveRelocDestAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78621, "Length": 85, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "virtual", "bool", "allocateSeparateGVMemory", "(", ")", "const", "{", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMJITInfo1", "Func": "allocateSeparateGVMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78622, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "bool", "allocateSeparateGVMemory", "(", ")", "const", "{", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMJITInfo1", "Func": "allocateSeparateGVMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78623, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Fn", "!=", "(", "void", "*", ")", "(", "intptr_t", ")", "CompilationCallback", ")", "{", "if", "(", "IsPIC", ")", "{", "intptr_t", "LazyPtr", "=", "getIndirectSymAddr", "(", "Fn", ")", ";", "if", "(", "!", "LazyPtr", ")", "{", "LazyPtr", "=", "(", "intptr_t", ")", "emitGlobalValueIndirectSym", "(", "(", "GlobalValue", "*", ")", "F", ",", "Fn", ",", "JCE", ")", ";", "DEBUG", "(", "if", "(", "F", ")", "errs", "(", ")", "<<", "", "<<", "LazyPtr", "<<", "", "<<", "F", "->", "getName", "(", ")", "<<", "", ";", "else", "errs", "(", ")", "<<", "", "<<", "LazyPtr", "<<", "", "<<", "Fn", "<<", "", ")", ";", "}", "JCE", ".", "emitAlignment", "(", "", ")", ";", "Addr", "=", "(", "void", "*", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeWritable", "(", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "LazyPtr", "-", "(", "intptr_t", "(", "Addr", ")", "+", "", "+", "", ")", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "Addr", ",", "", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "{", "JCE", ".", "emitAlignment", "(", "", ")", ";", "Addr", "=", "(", "void", "*", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeWritable", "(", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "(", "intptr_t", ")", "Fn", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "Addr", ",", "", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "}", "else", "{", "JCE", ".", "emitAlignment", "(", "", ")", ";", "Addr", "=", "(", "void", "*", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeWritable", "(", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "(", "intptr_t", ")", "CompilationCallback", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "Addr", ",", "", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}"], "ground_truth": ["return", "Addr", ";"], "File": "ARMJITInfo1", "Func": "emitFunctionStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78624, "Length": 406, "Cover_Rate": 0.9419953596287703} {"Template_token": ["", "virtual", "bool", "hasCustomConstantPool", "(", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMJITInfo1", "Func": "hasCustomConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78625, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "bool", "hasCustomJumpTables", "(", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMJITInfo1", "Func": "hasCustomJumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78627, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "JumpTableId2AddrMap", ".", "resize", "(", "AFI", "->", "getNumJumpTables", "(", ")", ")", ";", "IsPIC", "=", "isPIC", ";"], "ground_truth": ["}"], "File": "ARMJITInfo1", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78628, "Length": 16, "Cover_Rate": 0.3018867924528302} {"Template_token": ["", "void", "*", "RelocPos", "=", "(", "char", "*", ")", "Function", "+", "MR", "->", "getMachineCodeOffset", "(", ")", ";", "intptr_t", "ResultPtr", "=", "resolveRelocDestAddr", "(", "MR", ")", ";", "switch", "(", "(", "", ")", "MR", "->", "getRelocationType", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "{", "ResultPtr", "=", "ResultPtr", "-", "(", "intptr_t", ")", "RelocPos", "-", "", ";", "if", "(", "ResultPtr", ">=", "", ")", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "", "<<", "", ";", "else", "{", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "&=", "~", "(", "", "<<", "", ")", ";", "ResultPtr", "=", "-", "ResultPtr", ";", "}", "if", "(", "MR", "->", "getRelocationType", "(", ")", "==", "", ")", "ResultPtr", "=", "ResultPtr", ">>", "", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "ResultPtr", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "", ")", "<<", "", ";", "break", ";", "}", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMJITInfo1", "Func": "relocate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78629, "Length": 154, "Cover_Rate": 0.4723926380368098} {"Template_token": ["", "ConstPoolId2AddrMap", ".", "resize", "(", "AFI", "->", "getNumPICLabels", "(", ")", ")", ";", "JumpTableId2AddrMap", ".", "resize", "(", "AFI", "->", "getNumJumpTables", "(", ")", ")", ";"], "ground_truth": ["IsPIC", "=", "isPIC", ";"], "File": "ARMJITInfo4", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78630, "Length": 26, "Cover_Rate": 0.49056603773584906} {"Template_token": ["", "void", "Initialize", "(", "const", "MachineFunction", "&", "MF", ",", "bool", "isPIC", ")", "{", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "ConstPoolId2AddrMap", ".", "resize", "(", "AFI", "->", "getNumPICLabels", "(", ")", ")", ";", "JumpTableId2AddrMap", ".", "resize", "(", "AFI", "->", "getNumJumpTables", "(", ")", ")", ";"], "ground_truth": ["IsPIC", "=", "isPIC", ";"], "File": "ARMJITInfo4", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78631, "Length": 52, "Cover_Rate": 0.9811320754716981} {"Template_token": ["", "LazyPtr", "=", "(", "intptr_t", ")", "emitGlobalValueIndirectSym", "(", "(", "GlobalValue", "*", ")", "F", ",", "Fn", ",", "JCE", ")", ";", "if", "(", "F", ")", "DOUT", "<<", "", "<<", "LazyPtr", "<<", "", "<<", "F", "->", "getName", "(", ")", "<<", "", ";", "else", "DOUT", "<<", "", "<<", "LazyPtr", "<<", "", "<<", "Fn", "<<", "", ";", "}", "JCE", ".", "startGVStub", "(", "F", ",", "", ",", "", ")", ";", "intptr_t", "Addr", "=", "(", "intptr_t", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "LazyPtr", "-", "(", "Addr", "+", "", "+", "", ")", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMJITInfo6", "Func": "emitFunctionStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78632, "Length": 129, "Cover_Rate": 0.403125} {"Template_token": ["", "if", "(", "Fn", "!=", "(", "void", "*", ")", "(", "intptr_t", ")", "CompilationCallback", ")", "{", "if", "(", "IsPIC", ")", "{", "intptr_t", "LazyPtr", "=", "getIndirectSymAddr", "(", "Fn", ")", ";", "if", "(", "!", "LazyPtr", ")", "{", "LazyPtr", "=", "(", "intptr_t", ")", "emitGlobalValueIndirectSym", "(", "(", "GlobalValue", "*", ")", "F", ",", "Fn", ",", "JCE", ")", ";", "if", "(", "F", ")", "DOUT", "<<", "", "<<", "LazyPtr", "<<", "", "<<", "F", "->", "getName", "(", ")", "<<", "", ";", "else", "DOUT", "<<", "", "<<", "LazyPtr", "<<", "", "<<", "Fn", "<<", "", ";", "}", "JCE", ".", "startGVStub", "(", "F", ",", "", ",", "", ")", ";", "intptr_t", "Addr", "=", "(", "intptr_t", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "LazyPtr", "-", "(", "Addr", "+", "", "+", "", ")", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ";", "}", "else", "{"], "ground_truth": ["JCE", ".", "startGVStub", "(", "F", ",", "", ",", "", ")", ";"], "File": "ARMJITInfo6", "Func": "emitFunctionStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78633, "Length": 173, "Cover_Rate": 0.540625} {"Template_token": ["", "JCE", ".", "emitWordLE", "(", "(", "intptr_t", ")", "Ptr", ")", ";", "void", "*", "PtrAddr", "=", "JCE", ".", "finishGVStub", "(", "GV", ")", ";"], "ground_truth": ["addIndirectSymAddr", "(", "Ptr", ",", "(", "intptr_t", ")", "PtrAddr", ")", ";"], "File": "ARMJITInfo6", "Func": "emitGlobalValueIndirectSym", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78634, "Length": 31, "Cover_Rate": 0.4696969696969697} {"Template_token": ["", "void", "*", "PtrAddr", "=", "JCE", ".", "finishGVStub", "(", "GV", ")", ";"], "ground_truth": ["addIndirectSymAddr", "(", "Ptr", ",", "(", "intptr_t", ")", "PtrAddr", ")", ";"], "File": "ARMJITInfo6", "Func": "emitGlobalValueIndirectSym", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78635, "Length": 21, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "LazyPtr", "-", "(", "Addr", "+", "", "+", "", ")", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "{", "JCE", ".", "startGVStub", "(", "F", ",", "", ",", "", ")", ";", "intptr_t", "Addr", "=", "(", "intptr_t", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeWritable", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "(", "intptr_t", ")", "Fn", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "}", "else", "{", "JCE", ".", "startGVStub", "(", "F", ",", "", ",", "", ")", ";", "intptr_t", "Addr", "=", "(", "intptr_t", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";"], "ground_truth": ["if", "(", "!", "sys", "::", "Memory", "::", "setRangeWritable", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ")", "{"], "File": "ARMJITInfo9", "Func": "emitFunctionStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78636, "Length": 230, "Cover_Rate": 0.48218029350104824} {"Template_token": ["", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "void", "*", "PtrAddr", "=", "JCE", ".", "finishGVStub", "(", "GV", ")", ";"], "ground_truth": ["addIndirectSymAddr", "(", "Ptr", ",", "(", "intptr_t", ")", "PtrAddr", ")", ";"], "File": "ARMJITInfo9", "Func": "emitGlobalValueIndirectSym", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78637, "Length": 46, "Cover_Rate": 0.359375} {"Template_token": ["", "}", "JCE", ".", "emitWordLE", "(", "(", "intptr_t", ")", "Ptr", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["void", "*", "PtrAddr", "=", "JCE", ".", "finishGVStub", "(", "GV", ")", ";"], "File": "ARMJITInfo9", "Func": "emitGlobalValueIndirectSym", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78638, "Length": 47, "Cover_Rate": 0.3671875} {"Template_token": ["", "assert", "(", "CPI", "<", "ConstPoolId2AddrMap", ".", "size", "(", ")", ")", ";", "ConstPoolId2AddrMap", "[", "CPI", "]", "=", "Addr", ";"], "ground_truth": ["}"], "File": "ARMJITInfo", "Func": "addConstantPoolEntryAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78640, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "void", "addIndirectSymAddr", "(", "void", "*", "SymAddr", ",", "intptr_t", "IndSymAddr", ")", "{", "Sym2IndirectSymMap", ".", "insert", "(", "std", "::", "make_pair", "(", "SymAddr", ",", "IndSymAddr", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMJITInfo", "Func": "addIndirectSymAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78642, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "JTI", "<", "JumpTableId2AddrMap", ".", "size", "(", ")", ")", ";", "JumpTableId2AddrMap", "[", "JTI", "]", "=", "Addr", ";"], "ground_truth": ["}"], "File": "ARMJITInfo", "Func": "addJumpTableBaseAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78643, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "bool", "allocateSeparateGVMemory", "(", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMJITInfo", "Func": "allocateSeparateGVMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78646, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "allocateSeparateGVMemory", "(", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMJITInfo", "Func": "allocateSeparateGVMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78647, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "*", "(", "intptr_t", "*", ")", "(", "StubAddr", "+", "", ")", "=", "NewVal", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "(", "void", "*", ")", "StubAddr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMJITInfo", "Func": "ARMCompilationCallbackC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78650, "Length": 38, "Cover_Rate": 0.4} {"Template_token": ["", "*", "(", "intptr_t", "*", ")", "(", "StubAddr", "+", "", ")", "=", "NewVal", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "(", "void", "*", ")", "StubAddr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMJITInfo", "Func": "ARMCompilationCallbackC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78651, "Length": 39, "Cover_Rate": 0.4105263157894737} {"Template_token": ["", "useGOT", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMJITInfo", "Func": "ARMJITInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78652, "Length": 5, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "useGOT", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMJITInfo", "Func": "ARMJITInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78653, "Length": 5, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "else", "errs", "(", ")", "<<", "", "<<", "LazyPtr", "<<", "", "<<", "Fn", "<<", "", ")", ";", "}", "JCE", ".", "emitAlignment", "(", "", ")", ";", "Addr", "=", "(", "void", "*", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeWritable", "(", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "LazyPtr", "-", "(", "intptr_t", "(", "Addr", ")", "+", "", "+", "", ")", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "Addr", ",", "", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "{", "JCE", ".", "emitAlignment", "(", "", ")", ";", "Addr", "=", "(", "void", "*", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeWritable", "(", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "(", "intptr_t", ")", "Fn", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "Addr", ",", "", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "}", "else", "{", "JCE", ".", "emitAlignment", "(", "", ")", ";", "Addr", "=", "(", "void", "*", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeWritable", "(", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["JCE", ".", "emitWordLE", "(", "", ")", ";"], "File": "ARMJITInfo", "Func": "emitFunctionStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78654, "Length": 271, "Cover_Rate": 0.6273148148148148} {"Template_token": ["", "void", "*", "JITInfo", "::", "emitGlobalValueIndirectSym", "(", "const", "GlobalValue", "*", "GV", ",", "void", "*", "Ptr", ",", "JITCodeEmitter", "&", "JCE", ")", "{", "uint8_t", "Buffer", "[", "", "]", ";", "uint8_t", "*", "Cur", "=", "Buffer", ";", "MachineCodeEmitter", "::", "emitWordLEInto", "(", "Cur", ",", "(", "intptr_t", ")", "Ptr", ")", ";"], "ground_truth": ["void", "*", "PtrAddr", "=", "JCE", ".", "allocIndirectGV", "(", "GV", ",", "Buffer", ",", "sizeof", "(", "Buffer", ")", ",", "", ")", ";"], "File": "ARMJITInfo", "Func": "emitGlobalValueIndirectSym", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78655, "Length": 64, "Cover_Rate": 0.8205128205128205} {"Template_token": ["", "assert", "(", "CPI", "<", "ConstPoolId2AddrMap", ".", "size", "(", ")", ")", ";"], "ground_truth": ["return", "ConstPoolId2AddrMap", "[", "CPI", "]", ";"], "File": "ARMJITInfo", "Func": "getConstantPoolEntryAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78656, "Length": 17, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "assert", "(", "CPI", "<", "ConstPoolId2AddrMap", ".", "size", "(", ")", ")", ";", "return", "ConstPoolId2AddrMap", "[", "CPI", "]", ";"], "ground_truth": ["}"], "File": "ARMJITInfo", "Func": "getConstantPoolEntryAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78657, "Length": 18, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "DenseMap", "<", "void", "*", ",", "intptr_t", ">", "::", "const_iterator", "I", "=", "Sym2IndirectSymMap", ".", "find", "(", "Addr", ")", ";", "if", "(", "I", "!=", "Sym2IndirectSymMap", ".", "end", "(", ")", ")", "return", "I", "->", "second", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMJITInfo", "Func": "getIndirectSymAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78658, "Length": 37, "Cover_Rate": 0.8043478260869565} {"Template_token": ["", "assert", "(", "JTI", "<", "JumpTableId2AddrMap", ".", "size", "(", ")", ")", ";", "return", "JumpTableId2AddrMap", "[", "JTI", "]", ";"], "ground_truth": ["}"], "File": "ARMJITInfo", "Func": "getJumpTableBaseAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78659, "Length": 18, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "assert", "(", "JTI", "<", "JumpTableId2AddrMap", ".", "size", "(", ")", ")", ";", "return", "JumpTableId2AddrMap", "[", "JTI", "]", ";"], "ground_truth": ["}"], "File": "ARMJITInfo", "Func": "getJumpTableBaseAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78660, "Length": 18, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "TargetJITInfo", "::", "LazyResolverFn", "JITInfo", "::", "getLazyResolverFunction", "(", "JITCompilerFn", "F", ")", "{"], "ground_truth": ["JITCompilerFunction", "=", "F", ";"], "File": "ARMJITInfo", "Func": "getLazyResolverFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78661, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "JITCompilerFunction", "=", "F", ";", "return", "CompilationCallback", ";"], "ground_truth": ["}"], "File": "ARMJITInfo", "Func": "getLazyResolverFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78662, "Length": 8, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "assert", "(", "I", "!=", "PCLabelMap", ".", "end", "(", ")", ")", ";", "return", "I", "->", "second", ";"], "ground_truth": ["}"], "File": "ARMJITInfo", "Func": "getPCLabelAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78663, "Length": 17, "Cover_Rate": 0.40476190476190477} {"Template_token": ["", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMJITInfo", "Func": "hasCustomConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78666, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "bool", "hasCustomConstantPool", "(", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "ARMJITInfo", "Func": "hasCustomConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78667, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "ConstPoolId2AddrMap", ".", "resize", "(", "AFI", "->", "getNumPICLabels", "(", ")", ")", ";", "JumpTableId2AddrMap", ".", "resize", "(", "AFI", "->", "getNumJumpTables", "(", ")", ")", ";", "IsPIC", "=", "isPIC", ";"], "ground_truth": ["}"], "File": "ARMJITInfo", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78669, "Length": 27, "Cover_Rate": 0.4909090909090909} {"Template_token": ["", "void", "JITInfo", "::", "Initialize", "(", "const", "MachineFunction", "&", "MF", ",", "bool", "isPIC", ")", "{", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["ConstPoolId2AddrMap", ".", "resize", "(", "AFI", "->", "getNumPICLabels", "(", ")", ")", ";"], "File": "ARMJITInfo", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78670, "Length": 39, "Cover_Rate": 0.7090909090909091} {"Template_token": ["", "void", "JITInfo", "::", "replaceMachineCodeForFunction", "(", "void", "*", "Old", ",", "void", "*", "New", ")", "{"], "ground_truth": ["report_fatal_error", "(", "", ")", ";"], "File": "ARMJITInfo", "Func": "replaceMachineCodeForFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78671, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "return", "getJumpTableBaseAddr", "(", "MR", "->", "getJumpTableIndex", "(", ")", ")", ";", "case", "", ":", "case", "", ":", "return", "getConstantPoolEntryAddr", "(", "MR", "->", "getConstantPoolIndex", "(", ")", ")", ";", "case", "", ":", "{", "ConstantPoolValue", "*", "ACPV", "=", "(", "ConstantPoolValue", "*", ")", "MR", "->", "getConstantVal", "(", ")", ";", "assert", "(", "(", "!", "ACPV", "->", "hasModifier", "(", ")", "&&", "!", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "&&", "", ")", ";"], "ground_truth": ["intptr_t", "Addr", "=", "(", "intptr_t", ")", "(", "MR", "->", "getResultPointer", "(", ")", ")", ";"], "File": "ARMJITInfo", "Func": "resolveRelocDestAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78672, "Length": 79, "Cover_Rate": 0.4340659340659341} {"Template_token": ["", "return", "(", "intptr_t", ")", "(", "MR", "->", "getResultPointer", "(", ")", ")", ";", "case", "", ":", "return", "(", "intptr_t", ")", "(", "MR", "->", "getResultPointer", "(", ")", ")", "-", "MR", "->", "getConstantVal", "(", ")", ";", "case", "", ":", "return", "getJumpTableBaseAddr", "(", "MR", "->", "getJumpTableIndex", "(", ")", ")", ";", "case", "", ":", "case", "", ":", "return", "getConstantPoolEntryAddr", "(", "MR", "->", "getConstantPoolIndex", "(", ")", ")", ";"], "ground_truth": ["case", "", ":", "{"], "File": "ARMJITInfo", "Func": "resolveRelocDestAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78673, "Length": 66, "Cover_Rate": 0.3626373626373626} {"Template_token": ["", "GNULDBackend", "::", "GNULDBackend", "(", "const", "LinkerConfig", "&", "pConfig", ",", "GNUInfo", "*", "pInfo", ")", ":", "GNULDBackend", "(", "pConfig", ",", "pInfo", ")", ",", "m_pRelocator", "(", "NULL", ")", ",", "m_pGOT", "(", "NULL", ")", ",", "m_pPLT", "(", "NULL", ")", ",", "m_pRelDyn", "(", "NULL", ")", ",", "m_pRelPLT", "(", "NULL", ")", ",", "m_pAttrData", "(", "NULL", ")", ",", "m_pDynamic", "(", "NULL", ")", ",", "m_pGOTSymbol", "(", "NULL", ")", ",", "m_pEXIDXStart", "(", "NULL", ")", ",", "m_pEXIDXEnd", "(", "NULL", ")", ",", "m_pEXIDX", "(", "NULL", ")", ",", "m_pEXTAB", "(", "NULL", ")", ",", "m_pAttributes", "(", "NULL", ")", "{"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "ARMGNULDBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78674, "Length": 87, "Cover_Rate": 1.0} {"Template_token": ["", "GNULDBackend", "::", "GNULDBackend", "(", "const", "LinkerConfig", "&", "pConfig", ",", "GNUInfo", "*", "pInfo", ")", ":", "GNULDBackend", "(", "pConfig", ",", "pInfo", ")", ",", "m_pRelocator", "(", "NULL", ")", ",", "m_pGOT", "(", "NULL", ")", ",", "m_pPLT", "(", "NULL", ")", ",", "m_pRelDyn", "(", "NULL", ")", ",", "m_pRelPLT", "(", "NULL", ")", ",", "m_pAttrData", "(", "NULL", ")", ",", "m_pDynamic", "(", "NULL", ")", ",", "m_pGOTSymbol", "(", "NULL", ")", ",", "m_pEXIDXStart", "(", "NULL", ")", ",", "m_pEXIDXEnd", "(", "NULL", ")", ",", "m_pEXIDX", "(", "NULL", ")", ",", "m_pEXTAB", "(", "NULL", ")", ",", "m_pAttributes", "(", "NULL", ")", "{"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "ARMGNULDBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78675, "Length": 87, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "pConfig", ".", "targets", "(", ")", ".", "triple", "(", ")", ".", "isOSWindows", "(", ")", ")", "{", "assert", "(", "", "&&", "", ")", ";", "}"], "ground_truth": ["return", "new", "GNULDBackend", "(", "pConfig", ",", "new", "GNUInfo", "(", "pConfig", ".", "targets", "(", ")", ".", "triple", "(", ")", ")", ")", ";"], "File": "ARMLDBackend", "Func": "createARMLDBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78676, "Length": 46, "Cover_Rate": 0.5609756097560976} {"Template_token": ["", "}", "if", "(", "pConfig", ".", "targets", "(", ")", ".", "triple", "(", ")", ".", "isOSWindows", "(", ")", ")", "{"], "ground_truth": ["assert", "(", "", "&&", "", ")", ";"], "File": "ARMLDBackend", "Func": "createARMLDBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78677, "Length": 25, "Cover_Rate": 0.3048780487804878} {"Template_token": ["", "mcld", "::", "ResolveInfo", "*", "resolveInfo", "=", "pModule", ".", "getNamePool", "(", ")", ".", "createSymbol", "(", "", ",", "false", ",", "mcld", "::", "ResolveInfo", "::", "Section", ",", "mcld", "::", "ResolveInfo", "::", "Define", ",", "mcld", "::", "ResolveInfo", "::", "Local", ",", "", ",", "mcld", "::", "ResolveInfo", "::", "Hidden", ")", ";", "if", "(", "resolveInfo", "==", "nullptr", ")", "{", "return", "nullptr", ";", "}"], "ground_truth": ["mcld", "::", "LDSymbol", "*", "inputSym", "=", "mcld", "::", "LDSymbol", "::", "Create", "(", "*", "resolveInfo", ")", ";"], "File": "ARMLDBackend", "Func": "CreateLocalSymbolToFragmentEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78678, "Length": 72, "Cover_Rate": 0.5106382978723404} {"Template_token": ["", "m_pGOTSymbol", "=", "pBuilder", ".", "AddSymbol", "<", "IRBuilder", "::", "Force", ",", "IRBuilder", "::", "Resolve", ">", "(", "", ",", "ResolveInfo", "::", "Object", ",", "ResolveInfo", "::", "Define", ",", "ResolveInfo", "::", "Local", ",", "", ",", "", ",", "FragmentRef", "::", "Create", "(", "*", "(", "m_pGOT", "->", "begin", "(", ")", ")", ",", "", ")", ",", "ResolveInfo", "::", "Hidden", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "defineGOTSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78679, "Length": 56, "Cover_Rate": 0.4375} {"Template_token": ["", "ELFSegment", "*", "exidx_seg", "=", "elfSegmentTable", "(", ")", ".", "produce", "(", "llvm", "::", "ELF", "::", "PT__EXIDX", ",", "llvm", "::", "ELF", "::", "PF_R", ")", ";", "exidx_seg", "->", "append", "(", "m_pEXIDX", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "doCreateProgramHdrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78680, "Length": 32, "Cover_Rate": 0.5614035087719298} {"Template_token": ["", "if", "(", "m_pEXIDX", "!=", "NULL", "&&", "m_pEXIDX", "->", "size", "(", ")", "!=", "", ")", "{"], "ground_truth": ["ELFSegment", "*", "exidx_seg", "=", "elfSegmentTable", "(", ")", ".", "produce", "(", "llvm", "::", "ELF", "::", "PT__EXIDX", ",", "llvm", "::", "ELF", "::", "PF_R", ")", ";"], "File": "ARMLDBackend", "Func": "doCreateProgramHdrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78681, "Length": 38, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "const", "ELFFileFormat", "*", "file_format", "=", "getOutputFormat", "(", ")", ";", "if", "(", "file_format", "->", "hasPLT", "(", ")", ")", "{", "assert", "(", "m_pPLT", "!=", "NULL", ")", ";", "m_pPLT", "->", "applyPLT0", "(", ")", ";", "m_pPLT", "->", "applyPLT1", "(", ")", ";", "}", "if", "(", "file_format", "->", "hasGOT", "(", ")", ")", "{", "assert", "(", "m_pGOT", "!=", "NULL", ")", ";", "if", "(", "LinkerConfig", "::", "DynObj", "==", "config", "(", ")", ".", "codeGenType", "(", ")", ")", "m_pGOT", "->", "applyGOT0", "(", "file_format", "->", "getDynamic", "(", ")", ".", "addr", "(", ")", ")", ";"], "ground_truth": ["else", "{"], "File": "ARMLDBackend", "Func": "doPostLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78682, "Length": 85, "Cover_Rate": 0.7798165137614679} {"Template_token": ["", "if", "(", "LinkerConfig", "::", "DynObj", "==", "config", "(", ")", ".", "codeGenType", "(", ")", "||", "m_pGOT", "->", "hasGOT1", "(", ")", "||", "m_pGOTSymbol", "!=", "NULL", ")", "{", "m_pGOT", "->", "finalizeSectionSize", "(", ")", ";", "defineGOTSymbol", "(", "pBuilder", ")", ";", "}", "if", "(", "m_pPLT", "->", "hasPLT1", "(", ")", ")", "m_pPLT", "->", "finalizeSectionSize", "(", ")", ";", "ELFFileFormat", "*", "file_format", "=", "getOutputFormat", "(", ")", ";", "if", "(", "!", "m_pRelDyn", "->", "empty", "(", ")", ")", "{", "assert", "(", "!", "config", "(", ")", ".", "isCodeStatic", "(", ")", "&&", "", ")", ";", "file_format", "->", "getRelDyn", "(", ")", ".", "setSize", "(", "m_pRelDyn", "->", "numOfRelocs", "(", ")", "*", "getRelEntrySize", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "doPreLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78683, "Length": 103, "Cover_Rate": 0.4790697674418605} {"Template_token": ["", "switch", "(", "config", "(", ")", ".", "options", "(", ")", ".", "getStripSymbolMode", "(", ")", ")", "{", "case", "GeneralOptions", "::", "StripSymbolMode", "::", "StripAllSymbols", ":", "case", "GeneralOptions", "::", "StripSymbolMode", "::", "StripLocals", ":", "break", ";", "default", ":", "{", "assert", "(", "stub", "->", "symInfo", "(", ")", "!=", "NULL", "&&", "stub", "->", "symInfo", "(", ")", "->", "isLocal", "(", ")", ")", ";", "LDSection", "&", "symtab", "=", "file_format", "->", "getSymTab", "(", ")", ";", "LDSection", "&", "strtab", "=", "file_format", "->", "getStrTab", "(", ")", ";", "symtab", ".", "setSize", "(", "symtab", ".", "size", "(", ")", "+", "sizeof", "(", "llvm", "::", "ELF", "::", "Elf32_Sym", ")", ")", ";", "symtab", ".", "setInfo", "(", "symtab", ".", "getInfo", "(", ")", "+", "", ")", ";", "strtab", ".", "setSize", "(", "strtab", ".", "size", "(", ")", "+", "stub", "->", "symInfo", "(", ")", "->", "nameSize", "(", ")", "+", "", ")", ";", "}", "}", "isRelaxed", "=", "true", ";", "}", "break", ";", "}", "case", "llvm", "::", "ELF", "::", "R__V4BX", ":", "break", ";", "default", ":", "break", ";", "}", "}", "}", "}", "std", "::", "vector", "<", "Fragment", "*", ">", "invalid_frags", ";", "pFinished", "=", "true", ";", "for", "(", "BranchIslandFactory", "::", "iterator", "island", "=", "getBRIslandFactory", "(", ")", "->", "begin", "(", ")", ",", "island_end", "=", "getBRIslandFactory", "(", ")", "->", "end", "(", ")", ";", "island", "!=", "island_end", ";", "++", "island", ")", "{", "if", "(", "(", "*", "island", ")", ".", "size", "(", ")", ">", "stubGroupSize", "(", ")", ")", "{", "error", "(", "diag", "::", "err_no_space_to_place_stubs", ")", "<<", "stubGroupSize", "(", ")", ";", "return", "false", ";", "}", "if", "(", "(", "*", "island", ")", ".", "numOfStubs", "(", ")", "==", "", ")", "{", "continue", ";", "}", "Fragment", "*", "exit", "=", "&", "*", "(", "*", "island", ")", ".", "end", "(", ")", ";", "if", "(", "exit", "==", "&", "*", "(", "*", "island", ")", ".", "begin", "(", ")", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "{", "continue", ";", "}", "if", "(", "(", "(", "*", "island", ")", ".", "offset", "(", ")", "+", "(", "*", "island", ")", ".", "size", "(", ")", ")", ">", "exit", "->", "getOffset", "(", ")", ")", "{", "if", "(", "invalid_frags", ".", "empty", "(", ")", "||", "(", "invalid_frags", ".", "back", "(", ")", "->", "getParent", "(", ")", "!=", "(", "*", "island", ")", ".", "getParent", "(", ")", ")", ")", "{", "invalid_frags", ".", "push_back", "(", "exit", ")", ";", "pFinished", "=", "false", ";", "}", "continue", ";", "}", "}", "for", "(", "auto", "it", "=", "invalid_frags", ".", "begin", "(", ")", ",", "ie", "=", "invalid_frags", ".", "end", "(", ")", ";", "it", "!=", "ie", ";", "++", "it", ")", "{", "Fragment", "*", "invalid", "=", "*", "it", ";", "while", "(", "invalid", "!=", "NULL", ")", "{", "invalid", "->", "setOffset", "(", "invalid", "->", "getPrevNode", "(", ")", "->", "getOffset", "(", ")", "+", "invalid", "->", "getPrevNode", "(", ")", "->", "size", "(", ")", ")", ";"], "ground_truth": ["invalid", "=", "invalid", "->", "getNextNode", "(", ")", ";"], "File": "ARMLDBackend", "Func": "doRelax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78684, "Length": 443, "Cover_Rate": 0.4386138613861386} {"Template_token": ["", "const", "ELFDynamic", "&", "GNULDBackend", "::", "dynamic", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "m_pDynamic", "!=", "NULL", ")", ";"], "File": "ARMLDBackend", "Func": "dynamic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78685, "Length": 17, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "explicit", "ExIdxFragmentComparator", "(", "const", "ExData", "&", "pExData", ")", ":", "m_pExData", "(", "pExData", ")", "{"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "ExIdxFragmentComparator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78687, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "ExIdxFragmentComparator", "(", "const", "ExData", "&", "pExData", ")", ":", "m_pExData", "(", "pExData", ")", "{"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "ExIdxFragmentComparator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78688, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "GNULDBackend", "::", "finalizeTargetSymbols", "(", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "finalizeTargetSymbols", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78689, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "const", "ELFAttributeData", "&", "GNULDBackend", "::", "getAttributeData", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "m_pAttrData", "!=", "NULL", "&&", "", ")", ";"], "File": "ARMLDBackend", "Func": "getAttributeData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78690, "Length": 19, "Cover_Rate": 0.7916666666666666} {"Template_token": ["", "const", "GOT", "&", "GNULDBackend", "::", "getGOT", "(", ")", "const", "{", "assert", "(", "m_pGOT", "!=", "NULL", "&&", "", ")", ";", "return", "*", "m_pGOT", ";"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "getGOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78691, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "return", "m_pGOTSymbol", ";"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "getGOTSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78694, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "assert", "(", "m_pPLT", "!=", "NULL", "&&", "", ")", ";"], "ground_truth": ["return", "*", "m_pPLT", ";"], "File": "ARMLDBackend", "Func": "getPLT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78695, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "size_t", "getRelaEntrySize", "(", ")", "{", "assert", "(", "", "&&", "", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "getRelaEntrySize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78696, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "getRelEntrySize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78698, "Length": 4, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "size_t", "getRelEntrySize", "(", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "getRelEntrySize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78699, "Length": 9, "Cover_Rate": 1.0} {"Template_token": ["", "const", "OutputRelocSection", "&", "GNULDBackend", "::", "getRelPLT", "(", ")", "const", "{", "assert", "(", "m_pRelPLT", "!=", "NULL", "&&", "", ")", ";", "return", "*", "m_pRelPLT", ";"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "getRelPLT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78701, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "const", "OutputRelocSection", "&", "GNULDBackend", "::", "getRelPLT", "(", ")", "const", "{", "assert", "(", "m_pRelPLT", "!=", "NULL", "&&", "", ")", ";", "return", "*", "m_pRelPLT", ";"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "getRelPLT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78702, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "}", "if", "(", "file_format", "->", "hasPLT", "(", ")", "&&", "(", "&", "pSectHdr", "==", "&", "file_format", "->", "getPLT", "(", ")", ")", ")", "return", "SHO_PLT", ";", "if", "(", "&", "pSectHdr", "==", "m_pEXIDX", "||", "&", "pSectHdr", "==", "m_pEXTAB", ")", "{", "return", "SHO_EXCEPTION", ";", "}", "return", "SHO_UNDEFINED", ";"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "getTargetSectionOrder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78703, "Length": 45, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "m_pRelocator", "=", "new", "Relocator", "(", "*", "this", ",", "config", "(", ")", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "initRelocator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78704, "Length": 18, "Cover_Rate": 0.5625} {"Template_token": ["", "if", "(", "m_pRelocator", "==", "NULL", ")", "{"], "ground_truth": ["m_pRelocator", "=", "new", "Relocator", "(", "*", "this", ",", "config", "(", ")", ")", ";"], "File": "ARMLDBackend", "Func": "initRelocator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78705, "Length": 20, "Cover_Rate": 0.625} {"Template_token": ["", "m_pEXIDX", "=", "pBuilder", ".", "CreateSection", "(", "", ",", "LDFileFormat", "::", "Target", ",", "llvm", "::", "ELF", "::", "SHT__EXIDX", ",", "llvm", "::", "ELF", "::", "SHF_ALLOC", "|", "llvm", "::", "ELF", "::", "SHF_LINK_ORDER", ",", "config", "(", ")", ".", "targets", "(", ")", ".", "bitclass", "(", ")", "/", "", ")", ";", "m_pEXTAB", "=", "pBuilder", ".", "CreateSection", "(", "", ",", "LDFileFormat", "::", "Target", ",", "llvm", "::", "ELF", "::", "SHT_PROGBITS", ",", "llvm", "::", "ELF", "::", "SHF_ALLOC", ",", "", ")", ";", "m_pAttributes", "=", "pBuilder", ".", "CreateSection", "(", "", ",", "LDFileFormat", "::", "Target", ",", "llvm", "::", "ELF", "::", "SHT__ATTRIBUTES", ",", "", ",", "", ")", ";", "m_pAttrData", "=", "new", "ELFAttributeData", "(", ")", ";", "attribute", "(", ")", ".", "registerAttributeData", "(", "*", "m_pAttrData", ")", ";", "if", "(", "LinkerConfig", "::", "Object", "!=", "config", "(", ")", ".", "codeGenType", "(", ")", ")", "{", "ELFFileFormat", "*", "file_format", "=", "getOutputFormat", "(", ")", ";", "LDSection", "&", "got", "=", "file_format", "->", "getGOT", "(", ")", ";", "m_pGOT", "=", "new", "GOT", "(", "got", ")", ";"], "ground_truth": ["LDSection", "&", "plt", "=", "file_format", "->", "getPLT", "(", ")", ";"], "File": "ARMLDBackend", "Func": "initTargetSections", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78706, "Length": 163, "Cover_Rate": 0.6848739495798319} {"Template_token": ["", "getStubFactory", "(", ")", "->", "addPrototype", "(", "new", "THMToTHMStub", "(", "config", "(", ")", ".", "isCodeIndep", "(", ")", ",", "m_pAttrData", "->", "usingThumb2", "(", ")", ")", ")", ";", "getStubFactory", "(", ")", "->", "addPrototype", "(", "new", "THMToStub", "(", "config", "(", ")", ".", "isCodeIndep", "(", ")", ",", "m_pAttrData", "->", "usingThumb2", "(", ")", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMLDBackend", "Func": "initTargetStubs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78707, "Length": 53, "Cover_Rate": 0.4732142857142857} {"Template_token": ["", "if", "(", "m_pEXIDX", "!=", "NULL", "&&", "m_pEXIDX", "->", "size", "(", ")", "!=", "", ")", "{", "FragmentRef", "*", "exidx_start", "=", "FragmentRef", "::", "Create", "(", "m_pEXIDX", "->", "getSectionData", "(", ")", "->", "front", "(", ")", ",", "", ")", ";", "FragmentRef", "*", "exidx_end", "=", "FragmentRef", "::", "Create", "(", "m_pEXIDX", "->", "getSectionData", "(", ")", "->", "front", "(", ")", ",", "m_pEXIDX", "->", "size", "(", ")", ")", ";", "m_pEXIDXStart", "=", "pBuilder", ".", "AddSymbol", "<", "IRBuilder", "::", "AsReferred", ",", "IRBuilder", "::", "Resolve", ">", "(", "", ",", "ResolveInfo", "::", "Object", ",", "ResolveInfo", "::", "Define", ",", "ResolveInfo", "::", "Local", ",", "", ",", "", ",", "exidx_start", ",", "ResolveInfo", "::", "Default", ")", ";", "m_pEXIDXEnd", "=", "pBuilder", ".", "AddSymbol", "<", "IRBuilder", "::", "AsReferred", ",", "IRBuilder", "::", "Resolve", ">", "(", "", ",", "ResolveInfo", "::", "Object", ",", "ResolveInfo", "::", "Define", ",", "ResolveInfo", "::", "Local", ",", "", ",", "", ",", "exidx_end", ",", "ResolveInfo", "::", "Default", ")", ";", "if", "(", "m_pEXIDXStart", "!=", "NULL", ")", "pModule", ".", "getSymbolTable", "(", ")", ".", "changeToDynamic", "(", "*", "m_pEXIDXStart", ")", ";", "if", "(", "m_pEXIDXEnd", "!=", "NULL", ")", "pModule", ".", "getSymbolTable", "(", ")", ".", "changeToDynamic", "(", "*", "m_pEXIDXEnd", ")", ";", "}", "else", "{", "m_pEXIDXStart", "=", "pBuilder", ".", "AddSymbol", "<", "IRBuilder", "::", "AsReferred", ",", "IRBuilder", "::", "Resolve", ">", "(", "", ",", "ResolveInfo", "::", "NoType", ",", "ResolveInfo", "::", "Define", ",", "ResolveInfo", "::", "Absolute", ",", "", ",", "", ",", "FragmentRef", "::", "Null", "(", ")", ",", "ResolveInfo", "::", "Default", ")", ";", "m_pEXIDXEnd", "=", "pBuilder", ".", "AddSymbol", "<", "IRBuilder", "::", "AsReferred", ",", "IRBuilder", "::", "Resolve", ">", "(", "", ",", "ResolveInfo", "::", "NoType", ",", "ResolveInfo", "::", "Define", ",", "ResolveInfo", "::", "Absolute", ",", "", ",", "", ",", "FragmentRef", "::", "Null", "(", ")", ",", "ResolveInfo", "::", "Default", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "initTargetSymbols", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78708, "Length": 270, "Cover_Rate": 0.7848837209302325} {"Template_token": ["", "return", "THM2_MAX_BWD_BRANCH_OFFSET", ";", "}", "else", "{", "return", "THM_MAX_BWD_BRANCH_OFFSET", ";", "}"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "maxBwdBranchOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78709, "Length": 11, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "return", "THM2_MAX_FWD_BRANCH_OFFSET", ";", "}", "else", "{"], "ground_truth": ["return", "THM_MAX_FWD_BRANCH_OFFSET", ";"], "File": "ARMLDBackend", "Func": "maxFwdBranchOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78710, "Length": 9, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "int64_t", "GNULDBackend", "::", "maxFwdBranchOffset", "(", ")", "const", "{", "if", "(", "m_pAttrData", "->", "usingThumb2", "(", ")", ")", "{", "return", "THM2_MAX_FWD_BRANCH_OFFSET", ";", "}", "else", "{"], "ground_truth": ["return", "THM_MAX_FWD_BRANCH_OFFSET", ";"], "File": "ARMLDBackend", "Func": "maxFwdBranchOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78711, "Length": 26, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "!", "name", ".", "startswith", "(", "", ")", "&&", "!", "name", ".", "startswith", "(", "", ")", "&&", "GNULDBackend", "::", "mayHaveUnsafeFunctionPointerAccess", "(", "pSection", ")", ";"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "mayHaveUnsafeFunctionPointerAccess", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78712, "Length": 25, "Cover_Rate": 0.5102040816326531} {"Template_token": ["", "bool", "mayRelax", "(", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "ARMLDBackend", "Func": "mayRelax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78715, "Length": 8, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "mcld", "::", "TargetRegistry", "::", "RegisterTargetLDBackend", "(", "mcld", "::", "TheTarget", ",", "mcld", "::", "createLDBackend", ")", ";", "mcld", "::", "TargetRegistry", "::", "RegisterTargetLDBackend", "(", "mcld", "::", "TheThumbTarget", ",", "mcld", "::", "createLDBackend", ")", ";"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "MCLDInitializeARMLDBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78716, "Length": 31, "Cover_Rate": 0.8611111111111112} {"Template_token": ["", "mcld", "::", "TargetRegistry", "::", "RegisterTargetLDBackend", "(", "mcld", "::", "TheThumbTarget", ",", "mcld", "::", "createLDBackend", ")", ";"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "MCLDInitializeARMLDBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78717, "Length": 16, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "SectionData", "*", "sectData", "=", "IRBuilder", "::", "CreateSectionData", "(", "*", "m_pEXIDX", ")", ";", "const", "size_t", "alignExIdx", "=", "", ";", "m_pEXIDX", "->", "setAlign", "(", "alignExIdx", ")", ";", "AlignFragment", "*", "frag", "=", "new", "AlignFragment", "(", "alignExIdx", ",", "", ",", "", ",", "alignExIdx", "-", "", ")", ";", "frag", "->", "setOffset", "(", "", ")", ";", "frag", "->", "setParent", "(", "sectData", ")", ";", "sectData", "->", "getFragmentList", "(", ")", ".", "push_back", "(", "frag", ")", ";", "m_pEXIDX", "->", "setSize", "(", "frag", "->", "size", "(", ")", ")", ";", "}", "uint64_t", "offset", "=", "m_pEXIDX", "->", "size", "(", ")", ";", "SectionData", "::", "FragmentListType", "&", "src", "=", "pSection", ".", "getSectionData", "(", ")", "->", "getFragmentList", "(", ")", ";", "SectionData", "::", "FragmentListType", "&", "dst", "=", "m_pEXIDX", "->", "getSectionData", "(", ")", "->", "getFragmentList", "(", ")", ";", "SectionData", "::", "FragmentListType", "::", "iterator", "frag", "=", "src", ".", "begin", "(", ")", ";", "SectionData", "::", "FragmentListType", "::", "iterator", "fragEnd", "=", "src", ".", "end", "(", ")", ";", "while", "(", "frag", "!=", "fragEnd", ")", "{"], "ground_truth": ["if", "(", "frag", "->", "getKind", "(", ")", "!=", "Fragment", "::", "Region", ")", "{"], "File": "ARMLDBackend", "Func": "mergeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78718, "Length": 167, "Cover_Rate": 0.43832020997375326} {"Template_token": ["", "void", "GNULDBackend", "::", "preMergeSections", "(", "Module", "&", "pModule", ")", "{", "m_pExData", "=", "ExData", "::", "create", "(", "pModule", ")", ";"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "preMergeSections", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78720, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "uint32_t", "size", "=", "pSD", ".", "getSection", "(", ")", ".", "size", "(", ")", ";", "llvm", "::", "StringRef", "region", "=", "pInput", ".", "memArea", "(", ")", "->", "request", "(", "offset", ",", "size", ")", ";", "if", "(", "region", ".", "size", "(", ")", "==", "", ")", "{", "frag", "=", "new", "FillFragment", "(", "", ",", "", ",", "", ")", ";", "}", "else", "{", "frag", "=", "new", "RegionFragment", "(", "region", ")", ";", "}", "ObjectBuilder", "::", "AppendFragment", "(", "*", "frag", ",", "pSD", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMLDBackend", "Func": "readSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78721, "Length": 79, "Cover_Rate": 0.6638655462184874} {"Template_token": ["", "if", "(", "!", "GNULDBackend", "::", "relax", "(", "pModule", ",", "pBuilder", ")", ")", "{", "return", "false", ";", "}", "rewriteExIdxSection", "(", "pModule", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMLDBackend", "Func": "relax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78722, "Length": 25, "Cover_Rate": 0.625} {"Template_token": ["", "uint64_t", "currTextBegin", "=", "currTextFrag", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ".", "addr", "(", ")", "+", "currTextFrag", "->", "getOffset", "(", ")", ";", "if", "(", "currTextBegin", ">", "prevTextEnd", ")", "{", "RegionFragment", "*", "frag", "=", "new", "RegionFragment", "(", "cantUnwindRegion", ",", "nullptr", ")", ";", "frag", "->", "setParent", "(", "sectData", ")", ";", "list", ".", "insert", "(", "it", ",", "frag", ")", ";", "Relocation", "*", "reloc", "=", "Relocation", "::", "Create", "(", "static_cast", "<", "uint32_t", ">", "(", "llvm", "::", "ELF", "::", "R__PREL31", ")", ",", "*", "FragmentRef", "::", "Create", "(", "*", "frag", ",", "", ")", ",", "", ")", ";", "reloc", "->", "setSymInfo", "(", "CreateLocalSymbolToFragmentEnd", "(", "pModule", ",", "*", "prevTextFrag", ")", ")", ";", "addExtraRelocation", "(", "reloc", ")", ";", "}", "prevTextEnd", "=", "currTextBegin", "+", "currTextFrag", "->", "size", "(", ")", ";", "prevTextFrag", "=", "currTextFrag", ";", "++", "it", ";", "}", "RegionFragment", "*", "frag", "=", "new", "RegionFragment", "(", "cantUnwindRegion", ",", "nullptr", ")", ";", "frag", "->", "setParent", "(", "sectData", ")", ";", "list", ".", "push_back", "(", "frag", ")", ";"], "ground_truth": ["Relocation", "*", "reloc", "=", "Relocation", "::", "Create", "(", "static_cast", "<", "uint32_t", ">", "(", "llvm", "::", "ELF", "::", "R__PREL31", ")", ",", "*", "FragmentRef", "::", "Create", "(", "*", "frag", ",", "", ")", ",", "", ")", ";"], "File": "ARMLDBackend", "Func": "rewriteARMExIdxSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78723, "Length": 189, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "assert", "(", "last", "->", "getKind", "(", ")", "==", "Fragment", "::", "Null", ")", ";", "tmp", ".", "splice", "(", "tmp", ".", "end", "(", ")", ",", "list", ",", "first", ")", ";", "tmp", ".", "splice", "(", "tmp", ".", "end", "(", ")", ",", "list", ",", "last", ")", ";", "}", "sort", "(", "list", ",", "ExIdxFragmentComparator", "(", "*", "m_pExData", ")", ")", ";", "llvm", "::", "StringRef", "cantUnwindRegion", "(", "g_CantUnwindEntry", ",", "sizeof", "(", "g_CantUnwindEntry", ")", ")", ";", "SectionData", "::", "FragmentListType", "::", "iterator", "it", "=", "list", ".", "begin", "(", ")", ";", "if", "(", "it", "!=", "list", ".", "end", "(", ")", ")", "{", "Fragment", "*", "prevTextFrag", "=", "m_pExData", "->", "getTupleByExIdx", "(", "&", "*", "it", ")", "->", "getTextFragment", "(", ")", ";", "uint64_t", "prevTextEnd", "=", "prevTextFrag", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ".", "addr", "(", ")", "+", "prevTextFrag", "->", "getOffset", "(", ")", "+", "prevTextFrag", "->", "size", "(", ")", ";", "++", "it", ";", "while", "(", "it", "!=", "list", ".", "end", "(", ")", ")", "{", "Fragment", "*", "currTextFrag", "=", "m_pExData", "->", "getTupleByExIdx", "(", "&", "*", "it", ")", "->", "getTextFragment", "(", ")", ";", "uint64_t", "currTextBegin", "=", "currTextFrag", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ".", "addr", "(", ")", "+", "currTextFrag", "->", "getOffset", "(", ")", ";", "if", "(", "currTextBegin", ">", "prevTextEnd", ")", "{", "RegionFragment", "*", "frag", "=", "new", "RegionFragment", "(", "cantUnwindRegion", ",", "nullptr", ")", ";", "frag", "->", "setParent", "(", "sectData", ")", ";", "list", ".", "insert", "(", "it", ",", "frag", ")", ";", "Relocation", "*", "reloc", "=", "Relocation", "::", "Create", "(", "static_cast", "<", "uint32_t", ">", "(", "llvm", "::", "ELF", "::", "R__PREL31", ")", ",", "*", "FragmentRef", "::", "Create", "(", "*", "frag", ",", "", ")", ",", "", ")", ";", "reloc", "->", "setSymInfo", "(", "CreateLocalSymbolToFragmentEnd", "(", "pModule", ",", "*", "prevTextFrag", ")", ")", ";", "addExtraRelocation", "(", "reloc", ")", ";", "}", "prevTextEnd", "=", "currTextBegin", "+", "currTextFrag", "->", "size", "(", ")", ";", "prevTextFrag", "=", "currTextFrag", ";", "++", "it", ";", "}", "RegionFragment", "*", "frag", "=", "new", "RegionFragment", "(", "cantUnwindRegion", ",", "nullptr", ")", ";", "frag", "->", "setParent", "(", "sectData", ")", ";", "list", ".", "push_back", "(", "frag", ")", ";", "Relocation", "*", "reloc", "=", "Relocation", "::", "Create", "(", "static_cast", "<", "uint32_t", ">", "(", "llvm", "::", "ELF", "::", "R__PREL31", ")", ",", "*", "FragmentRef", "::", "Create", "(", "*", "frag", ",", "", ")", ",", "", ")", ";", "reloc", "->", "setSymInfo", "(", "CreateLocalSymbolToFragmentEnd", "(", "pModule", ",", "*", "prevTextFrag", ")", ")", ";", "addExtraRelocation", "(", "reloc", ")", ";", "}", "list", ".", "splice", "(", "list", ".", "begin", "(", ")", ",", "tmp", ",", "tmp", ".", "begin", "(", ")", ")", ";", "list", ".", "splice", "(", "list", ".", "end", "(", ")", ",", "tmp", ",", "tmp", ".", "begin", "(", ")", ")", ";", "uint64_t", "offset", "=", "", ";", "for", "(", "SectionData", "::", "iterator", "it", "=", "sectData", "->", "begin", "(", ")", ",", "end", "=", "sectData", "->", "end", "(", ")", ";"], "ground_truth": ["it", "!=", "end", ";", "++", "it", ")", "{"], "File": "ARMLDBackend", "Func": "rewriteARMExIdxSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78724, "Length": 449, "Cover_Rate": 0.7918871252204586} {"Template_token": ["", "delete", "m_pPLT", ";", "delete", "m_pRelDyn", ";", "delete", "m_pRelPLT", ";", "delete", "m_pDynamic", ";", "delete", "m_pAttrData", ";"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "~ARMGNULDBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78725, "Length": 16, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "v", ".", "size", "(", ")", ";", "++", "i", ")", "{", "result", ".", "push_back", "(", "v", "[", "i", "]", ")", ";", "if", "(", "i", "+", "", "<", "v", "[", "i", "]", ".", "first", "&&", "i", "+", "", "<", "v", ".", "size", "(", ")", "&&", "v", "[", "i", "+", "", "]", ".", "first", "!=", "v", "[", "i", "]", ".", "first", "+", "", ")", "result", ".", "push_back", "(", "{", "v", "[", "i", "]", ".", "first", "+", "", ",", "Unsupported", "}", ")", ";"], "ground_truth": ["}"], "File": "ARMLegalizerInfo (2)", "Func": "addAndInterleaveWithUnsupported", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78726, "Length": 89, "Cover_Rate": 0.8240740740740741} {"Template_token": ["", "static", "bool", "AEABI", "(", "const", "Subtarget", "&", "ST", ")", "{"], "ground_truth": ["return", "ST", ".", "isTargetAEABI", "(", ")", "||", "ST", ".", "isTargetGNUAEABI", "(", ")", "||", "ST", ".", "isTargetMuslAEABI", "(", ")", ";"], "File": "ARMLegalizerInfo (2)", "Func": "AEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78727, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "getActionDefinitionsBuilder", "(", "G_SELECT", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "p0", "}", ",", "{", "s1", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRCOND", ")", ".", "legalFor", "(", "{", "s1", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_ICMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "auto", "&", "PhiBuilder", "=", "getActionDefinitionsBuilder", "(", "G_PHI", ")", ".", "legalFor", "(", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FCONSTANT", ",", "G_FNEG", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "legalFor", "(", "{", "{", "s64", ",", "p0", "}", "}", ")", ";", "PhiBuilder", ".", "legalFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_MERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_UNMERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";", "}", "else", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "maxScalar", "(", "", ",", "s32", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "G_FNEG", ",", "Ty", "}", ",", "Lower", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCONSTANT", ")", ".", "customFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "customForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "if", "(", "AEABI", "(", "ST", ")", ")", "setFCmpLibcallsAEABI", "(", ")", ";", "else", "setFCmpLibcallsGNU", "(", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "libcallFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "libcallFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "libcallForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "libcallForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";"], "ground_truth": ["}"], "File": "ARMLegalizerInfo (2)", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78729, "Length": 451, "Cover_Rate": 0.4033989266547406} {"Template_token": ["", "LegalizerInfo", "::", "FCmpLibcallsList", "LegalizerInfo", "::", "getFCmpLibcalls", "(", "CmpInst", "::", "Predicate", "Predicate", ",", "unsigned", "Size", ")", "const", "{"], "ground_truth": ["assert", "(", "CmpInst", "::", "isFPPredicate", "(", "Predicate", ")", "&&", "", ")", ";"], "File": "ARMLegalizerInfo (2)", "Func": "getFCmpLibcalls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78730, "Length": 29, "Cover_Rate": 0.4915254237288136} {"Template_token": ["", "assert", "(", "CmpInst", "::", "isFPPredicate", "(", "Predicate", ")", "&&", "", ")", ";", "if", "(", "Size", "==", "", ")", "return", "FCmp32Libcalls", "[", "Predicate", "]", ";", "if", "(", "Size", "==", "", ")", "return", "FCmp64Libcalls", "[", "Predicate", "]", ";", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMLegalizerInfo (2)", "Func": "getFCmpLibcalls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78731, "Length": 42, "Cover_Rate": 0.711864406779661} {"Template_token": ["", "FCmp32Libcalls", ".", "resize", "(", "CmpInst", "::", "LAST_FCMP_PREDICATE", "+", "", ")", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OEQ", "]", "=", "{", "{", "RTLIB", "::", "OEQ_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGE", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_SGE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGT", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_SGT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLE", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_SLE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLT", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_SLT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "O_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_SGE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGT", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_SGT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_SLE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULT", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_SLT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNE", "]", "=", "{", "{", "RTLIB", "::", "UNE_F32", ",", "CmpInst", "::", "ICMP_NE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNO", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "ICMP_NE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ONE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_SGT", "}", ",", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_SLT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UEQ", "]", "=", "{", "{", "RTLIB", "::", "OEQ_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", ",", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "ICMP_NE", "}", "}", ";", "FCmp64Libcalls", ".", "resize", "(", "CmpInst", "::", "LAST_FCMP_PREDICATE", "+", "", ")", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OEQ", "]", "=", "{", "{", "RTLIB", "::", "OEQ_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OGE", "]", "=", "{", "{", "RTLIB", "::", "OGE_F64", ",", "CmpInst", "::", "ICMP_SGE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OGT", "]", "=", "{", "{", "RTLIB", "::", "OGT_F64", ",", "CmpInst", "::", "ICMP_SGT", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OLE", "]", "=", "{", "{", "RTLIB", "::", "OLE_F64", ",", "CmpInst", "::", "ICMP_SLE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OLT", "]", "=", "{", "{", "RTLIB", "::", "OLT_F64", ",", "CmpInst", "::", "ICMP_SLT", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "O_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";"], "ground_truth": ["FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F64", ",", "CmpInst", "::", "ICMP_SGE", "}", "}", ";"], "File": "ARMLegalizerInfo (2)", "Func": "setFCmpLibcallsGNU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78732, "Length": 441, "Cover_Rate": 0.7325581395348837} {"Template_token": ["", "LegalizerInfo", "::", "SizeAndActionsVec", "result", "=", "{", "{", "", ",", "Unsupported", "}", ",", "{", "", ",", "WidenScalar", "}", ",", "{", "", ",", "Unsupported", "}", ",", "{", "", ",", "WidenScalar", "}", ",", "{", "", ",", "Unsupported", "}", "}", ";", "addAndInterleaveWithUnsupported", "(", "result", ",", "v", ")", ";", "auto", "Largest", "=", "result", ".", "back", "(", ")", ".", "first", ";"], "ground_truth": ["result", ".", "push_back", "(", "{", "Largest", "+", "", ",", "Unsupported", "}", ")", ";"], "File": "ARMLegalizerInfo (2)", "Func": "widen_8_16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78733, "Length": 68, "Cover_Rate": 0.6238532110091743} {"Template_token": ["", "auto", "Predicate", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getPredicate", "(", ")", ")", ";", "auto", "Libcalls", "=", "getFCmpLibcalls", "(", "Predicate", ",", "OpSize", ")", ";", "if", "(", "Libcalls", ".", "empty", "(", ")", ")", "{", "assert", "(", "(", "Predicate", "==", "CmpInst", "::", "FCMP_TRUE", "||", "Predicate", "==", "CmpInst", "::", "FCMP_FALSE", ")", "&&", "", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "OriginalResult", ",", "Predicate", "==", "CmpInst", "::", "FCMP_TRUE", "?", "", ":", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "assert", "(", "(", "OpSize", "==", "", "||", "OpSize", "==", "", ")", "&&", "", ")", ";", "auto", "*", "ArgTy", "=", "OpSize", "==", "", "?", "Type", "::", "getFloatTy", "(", "Ctx", ")", ":", "Type", "::", "getDoubleTy", "(", "Ctx", ")", ";", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "", ")", ";", "auto", "Zero", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "Zero", ",", "", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "ResultPred", ",", "ProcessedResult", ",", "LibcallResult", ",", "Zero", ")", ";", "}", "Results", ".", "push_back", "(", "ProcessedResult", ")", ";", "}", "if", "(", "Results", ".", "size", "(", ")", "!=", "", ")", "{", "assert", "(", "Results", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "MIRBuilder", ".", "buildOr", "(", "OriginalResult", ",", "Results", "[", "", "]", ",", "Results", "[", "", "]", ")", ";", "}", "break", ";", "}", "case", "G_FCONSTANT", ":", "{", "auto", "AsInteger", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "*", "ConstantInt", "::", "get", "(", "Ctx", ",", "AsInteger", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMLegalizerInfo10", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78734, "Length": 439, "Cover_Rate": 0.5535939470365699} {"Template_token": ["", "}", "if", "(", "ST", ".", "hasV5TOps", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "G_CTLZ", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_CTLZ_ZERO_UNDEF", ")", ".", "lowerFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "", ",", "s32", ",", "s32", ")", ";", "}", "else", "{", "getActionDefinitionsBuilder", "(", "G_CTLZ_ZERO_UNDEF", ")", ".", "libcallFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_CTLZ", ")", ".", "lowerFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "", ",", "s32", ",", "s32", ")", ";", "}", "getActionDefinitionsBuilder", "(", "G_GEP", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_SELECT", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "p0", "}", ",", "{", "s1", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRCOND", ")", ".", "legalFor", "(", "{", "s1", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_ICMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "auto", "&", "PhiBuilder", "=", "getActionDefinitionsBuilder", "(", "G_PHI", ")", ".", "legalFor", "(", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FCONSTANT", ",", "G_FNEG", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "legalFor", "(", "{", "{", "s64", ",", "p0", "}", "}", ")", ";", "PhiBuilder", ".", "legalFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_MERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_UNMERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";", "}", "else", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "maxScalar", "(", "", ",", "s32", ")", ";"], "ground_truth": ["for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "G_FNEG", ",", "Ty", "}", ",", "Lower", ")", ";"], "File": "ARMLegalizerInfo11", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78735, "Length": 440, "Cover_Rate": 0.3890362511052166} {"Template_token": ["", "auto", "&", "LoadStoreBuilder", "=", "getActionDefinitionsBuilder", "(", "{", "G_LOAD", ",", "G_STORE", "}", ")", ".", "legalForTypesWithMemDesc", "(", "{", "{", "s1", ",", "p0", ",", "", ",", "", "}", ",", "{", "s8", ",", "p0", ",", "", ",", "", "}", ",", "{", "s16", ",", "p0", ",", "", ",", "", "}", ",", "{", "s32", ",", "p0", ",", "", ",", "", "}", ",", "{", "p0", ",", "p0", ",", "", ",", "", "}", "}", ")", ".", "unsupportedIfMemSizeNotPow2", "(", ")", ";", "getActionDefinitionsBuilder", "(", "G_FRAME_INDEX", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_GLOBAL_VALUE", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "auto", "&", "PhiBuilder", "=", "getActionDefinitionsBuilder", "(", "G_PHI", ")", ".", "legalFor", "(", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_PTR_ADD", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRCOND", ")", ".", "legalFor", "(", "{", "s1", "}", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2Base", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FCONSTANT", ",", "G_FNEG", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "legalForTypesWithMemDesc", "(", "{", "{", "s64", ",", "p0", ",", "", ",", "", "}", "}", ")", ".", "maxScalar", "(", "", ",", "s32", ")", ";", "PhiBuilder", ".", "legalFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_MERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_UNMERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";", "}", "else", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "maxScalar", "(", "", ",", "s32", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "G_FNEG", ",", "Ty", "}", ",", "Lower", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCONSTANT", ")", ".", "customFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "customForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";"], "ground_truth": ["if", "(", "AEABI", "(", "ST", ")", ")", "setFCmpLibcallsAEABI", "(", ")", ";"], "File": "ARMLegalizerInfo14", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78737, "Length": 456, "Cover_Rate": 0.35049961568024596} {"Template_token": ["", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "", ")", ";", "auto", "Zero", "=", "MIRBuilder", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "", ")", ",", "", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "ResultPred", ",", "ProcessedResult", ",", "LibcallResult", ",", "Zero", ")", ";", "}", "Results", ".", "push_back", "(", "ProcessedResult", ")", ";", "}", "if", "(", "Results", ".", "size", "(", ")", "!=", "", ")", "{"], "ground_truth": ["assert", "(", "Results", ".", "size", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMLegalizerInfo14", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78738, "Length": 233, "Cover_Rate": 0.30497382198952877} {"Template_token": ["", "using", "namespace", "TargetOpcode", ";", "const", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "", ",", "", ")", ";", "const", "LLT", "s1", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "s8", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "s16", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "s32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "setAction", "(", "{", "G_FRAME_INDEX", ",", "p0", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "Op", ",", "", ",", "p0", "}", ",", "Legal", ")", ";", "}", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", ",", "s32", "}", ")", "setAction", "(", "{", "G_ADD", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";"], "ground_truth": ["}"], "File": "ARMLegalizerInfo16", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78739, "Length": 213, "Cover_Rate": 0.7553191489361702} {"Template_token": ["", "getActionDefinitionsBuilder", "(", "G_SELECT", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "p0", "}", ",", "{", "s1", "}", ")", ";", "auto", "&", "LoadStoreBuilder", "=", "getActionDefinitionsBuilder", "(", "{", "G_LOAD", ",", "G_STORE", "}", ")", ".", "legalForTypesWithMemDesc", "(", "{", "{", "s1", ",", "p0", ",", "", ",", "", "}", ",", "{", "s8", ",", "p0", ",", "", ",", "", "}", ",", "{", "s16", ",", "p0", ",", "", ",", "", "}", ",", "{", "s32", ",", "p0", ",", "", ",", "", "}", ",", "{", "p0", ",", "p0", ",", "", ",", "", "}", "}", ")", ";", "auto", "&", "PhiBuilder", "=", "getActionDefinitionsBuilder", "(", "G_PHI", ")", ".", "legalFor", "(", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_GEP", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRCOND", ")", ".", "legalFor", "(", "{", "s1", "}", ")", ";", "if", "(", "ST", ".", "isThumb", "(", ")", ")", "{", "computeTables", "(", ")", ";", "verify", "(", "*", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "return", ";", "}", "getActionDefinitionsBuilder", "(", "G_GLOBAL_VALUE", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FRAME_INDEX", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "if", "(", "ST", ".", "hasV5TOps", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "G_CTLZ", ")", ".", "legalFor", "(", "{", "s32", ",", "s32", "}", ")", ".", "clampScalar", "(", "", ",", "s32", ",", "s32", ")", ".", "clampScalar", "(", "", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_CTLZ_ZERO_UNDEF", ")", ".", "lowerFor", "(", "{", "s32", ",", "s32", "}", ")", ".", "clampScalar", "(", "", ",", "s32", ",", "s32", ")", ".", "clampScalar", "(", "", ",", "s32", ",", "s32", ")", ";", "}", "else", "{", "getActionDefinitionsBuilder", "(", "G_CTLZ_ZERO_UNDEF", ")", ".", "libcallFor", "(", "{", "s32", ",", "s32", "}", ")", ".", "clampScalar", "(", "", ",", "s32", ",", "s32", ")", ".", "clampScalar", "(", "", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_CTLZ", ")", ".", "lowerFor", "(", "{", "s32", ",", "s32", "}", ")", ".", "clampScalar", "(", "", ",", "s32", ",", "s32", ")", ".", "clampScalar", "(", "", ",", "s32", ",", "s32", ")", ";", "}", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FCONSTANT", ",", "G_FNEG", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "legalFor", "(", "{", "{", "s64", ",", "p0", "}", "}", ")", ";", "PhiBuilder", ".", "legalFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_MERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_UNMERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";"], "ground_truth": ["getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";"], "File": "ARMLegalizerInfo18", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78740, "Length": 520, "Cover_Rate": 0.43010752688172044} {"Template_token": ["", "assert", "(", "(", "Predicate", "==", "CmpInst", "::", "FCMP_TRUE", "||", "Predicate", "==", "CmpInst", "::", "FCMP_FALSE", ")", "&&", "", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "OriginalResult", ",", "Predicate", "==", "CmpInst", "::", "FCMP_TRUE", "?", "", ":", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "assert", "(", "(", "OpSize", "==", "", "||", "OpSize", "==", "", ")", "&&", "", ")", ";", "auto", "*", "ArgTy", "=", "OpSize", "==", "", "?", "Type", "::", "getFloatTy", "(", "Ctx", ")", ":", "Type", "::", "getDoubleTy", "(", "Ctx", ")", ";", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "", ")", ";", "auto", "Zero", "=", "MIRBuilder", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "", ")", ",", "", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "ResultPred", ",", "ProcessedResult", ",", "LibcallResult", ",", "Zero", ")", ";", "}", "Results", ".", "push_back", "(", "ProcessedResult", ")", ";", "}", "if", "(", "Results", ".", "size", "(", ")", "!=", "", ")", "{", "assert", "(", "Results", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "MIRBuilder", ".", "buildOr", "(", "OriginalResult", ",", "Results", "[", "", "]", ",", "Results", "[", "", "]", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMLegalizerInfo19", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78742, "Length": 336, "Cover_Rate": 0.4421052631578947} {"Template_token": ["", "static", "void", "addAndInterleaveWithUnsupported", "(", "LegacyLegalizerInfo", "::", "SizeAndActionsVec", "&", "result", ",", "const", "LegacyLegalizerInfo", "::", "SizeAndActionsVec", "&", "v", ")", "{"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "v", ".", "size", "(", ")", ";", "++", "i", ")", "{"], "File": "ARMLegalizerInfo1", "Func": "addAndInterleaveWithUnsupported", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78744, "Length": 37, "Cover_Rate": 0.33636363636363636} {"Template_token": ["", "if", "(", "i", "+", "", "<", "v", "[", "i", "]", ".", "first", "&&", "i", "+", "", "<", "v", ".", "size", "(", ")", "&&", "v", "[", "i", "+", "", "]", ".", "first", "!=", "v", "[", "i", "]", ".", "first", "+", "", ")", "result", ".", "push_back", "(", "{", "v", "[", "i", "]", ".", "first", "+", "", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", ")", ";"], "ground_truth": ["}"], "File": "ARMLegalizerInfo1", "Func": "addAndInterleaveWithUnsupported", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78745, "Length": 62, "Cover_Rate": 0.5636363636363636} {"Template_token": ["", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", ",", "", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", ",", "", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", ",", "", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "", ")", ";", "auto", "Zero", "=", "MIRBuilder", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "", ")", ",", "", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "ResultPred", ",", "ProcessedResult", ",", "LibcallResult", ",", "Zero", ")", ";", "}", "Results", ".", "push_back", "(", "ProcessedResult", ")", ";", "}", "if", "(", "Results", ".", "size", "(", ")", "!=", "", ")", "{", "assert", "(", "Results", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "MIRBuilder", ".", "buildOr", "(", "OriginalResult", ",", "Results", "[", "", "]", ",", "Results", "[", "", "]", ")", ";", "}", "break", ";", "}", "case", "G_FCONSTANT", ":", "{", "auto", "AsInteger", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "MI", ".", "getOperand", "(", "", ")", ",", "*", "ConstantInt", "::", "get", "(", "Ctx", ",", "AsInteger", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMLegalizerInfo1", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78747, "Length": 269, "Cover_Rate": 0.34664948453608246} {"Template_token": ["", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "assert", "(", "(", "OpSize", "==", "", "||", "OpSize", "==", "", ")", "&&", "", ")", ";", "auto", "*", "ArgTy", "=", "OpSize", "==", "", "?", "Type", "::", "getFloatTy", "(", "Ctx", ")", ":", "Type", "::", "getDoubleTy", "(", "Ctx", ")", ";", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", ",", "", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", ",", "", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", ",", "", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "", ")", ";", "auto", "Zero", "=", "MIRBuilder", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "", ")", ",", "", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildICmp", "(", "ResultPred", ",", "ProcessedResult", ",", "LibcallResult", ",", "Zero", ")", ";"], "File": "ARMLegalizerInfo1", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78748, "Length": 253, "Cover_Rate": 0.32603092783505155} {"Template_token": ["", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGT", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULT", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNE", "]", "=", "{", "{", "RTLIB", "::", "UNE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNO", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ONE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", ",", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UEQ", "]", "=", "{", "{", "RTLIB", "::", "OEQ_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", ",", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp64Libcalls", ".", "resize", "(", "CmpInst", "::", "LAST_FCMP_PREDICATE", "+", "", ")", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OEQ", "]", "=", "{", "{", "RTLIB", "::", "OEQ_F64", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OGE", "]", "=", "{", "{", "RTLIB", "::", "OGE_F64", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OGT", "]", "=", "{", "{", "RTLIB", "::", "OGT_F64", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OLE", "]", "=", "{", "{", "RTLIB", "::", "OLE_F64", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OLT", "]", "=", "{", "{", "RTLIB", "::", "OLT_F64", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "UO_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_UGT", "]", "=", "{", "{", "RTLIB", "::", "OLE_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_ULE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_ULT", "]", "=", "{", "{", "RTLIB", "::", "OGE_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";"], "ground_truth": ["FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_UNE", "]", "=", "{", "{", "RTLIB", "::", "UNE_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";"], "File": "ARMLegalizerInfo1", "Func": "setFCmpLibcallsAEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78749, "Length": 411, "Cover_Rate": 0.6827242524916943} {"Template_token": ["", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OEQ", "]", "=", "{", "{", "RTLIB", "::", "OEQ_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGE", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_SGE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGT", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_SGT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLE", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_SLE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLT", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_SLT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_SGE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGT", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_SGT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_SLE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULT", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_SLT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNE", "]", "=", "{", "{", "RTLIB", "::", "UNE_F32", ",", "CmpInst", "::", "ICMP_NE", "}", "}", ";"], "ground_truth": ["FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNO", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "ICMP_NE", "}", "}", ";"], "File": "ARMLegalizerInfo1", "Func": "setFCmpLibcallsGNU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78750, "Length": 228, "Cover_Rate": 0.3787375415282392} {"Template_token": ["", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_SGE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGT", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_SGT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_SLE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULT", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_SLT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNE", "]", "=", "{", "{", "RTLIB", "::", "UNE_F32", ",", "CmpInst", "::", "ICMP_NE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNO", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "ICMP_NE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ONE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_SGT", "}", ",", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_SLT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UEQ", "]", "=", "{", "{", "RTLIB", "::", "OEQ_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", ",", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "ICMP_NE", "}", "}", ";", "FCmp64Libcalls", ".", "resize", "(", "CmpInst", "::", "LAST_FCMP_PREDICATE", "+", "", ")", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OEQ", "]", "=", "{", "{", "RTLIB", "::", "OEQ_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OGE", "]", "=", "{", "{", "RTLIB", "::", "OGE_F64", ",", "CmpInst", "::", "ICMP_SGE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OGT", "]", "=", "{", "{", "RTLIB", "::", "OGT_F64", ",", "CmpInst", "::", "ICMP_SGT", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OLE", "]", "=", "{", "{", "RTLIB", "::", "OLE_F64", ",", "CmpInst", "::", "ICMP_SLE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OLT", "]", "=", "{", "{", "RTLIB", "::", "OLT_F64", ",", "CmpInst", "::", "ICMP_SLT", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "UO_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";"], "ground_truth": ["FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F64", ",", "CmpInst", "::", "ICMP_SGE", "}", "}", ";"], "File": "ARMLegalizerInfo1", "Func": "setFCmpLibcallsGNU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78751, "Length": 335, "Cover_Rate": 0.5564784053156147} {"Template_token": ["", "LegacyLegalizerInfo", "::", "SizeAndActionsVec", "result", "=", "{", "{", "", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", ",", "{", "", ",", "LegacyLegalizeActions", "::", "WidenScalar", "}", ",", "{", "", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", ",", "{", "", ",", "LegacyLegalizeActions", "::", "WidenScalar", "}", ",", "{", "", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", "}", ";", "addAndInterleaveWithUnsupported", "(", "result", ",", "v", ")", ";", "auto", "Largest", "=", "result", ".", "back", "(", ")", ".", "first", ";", "result", ".", "push_back", "(", "{", "Largest", "+", "", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "ARMLegalizerInfo1", "Func": "widen_8_16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78752, "Length": 83, "Cover_Rate": 0.6859504132231405} {"Template_token": ["", "{", "", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", ",", "{", "", ",", "LegacyLegalizeActions", "::", "WidenScalar", "}", ",", "{", "", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", ",", "{", "", ",", "LegacyLegalizeActions", "::", "WidenScalar", "}", ",", "{", "", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", "}", ";", "addAndInterleaveWithUnsupported", "(", "result", ",", "v", ")", ";", "auto", "Largest", "=", "result", ".", "back", "(", ")", ".", "first", ";", "result", ".", "push_back", "(", "{", "Largest", "+", "", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "ARMLegalizerInfo1", "Func": "widen_8_16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78753, "Length": 77, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", ",", "G_ANYEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_ASHR", ",", "G_LSHR", ",", "G_SHL", "}", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BRCOND", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_CONSTANT", ",", "", ",", "widen_1_8_16", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "s1", "}", ",", "Legal", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_ICMP", ",", "", ",", "widenToLargerTypesUnsupportedOtherwise", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s64", "}", ",", "Legal", ")", ";", "}", "else", "{", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Libcall", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Custom", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s64", "}", ",", "Custom", ")", ";", "if", "(", "AEABI", "(", "ST", ")", ")", "setFCmpLibcallsAEABI", "(", ")", ";", "else", "setFCmpLibcallsGNU", "(", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_FREM", ",", "G_FPOW", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "Libcall", ")", ";"], "ground_truth": ["computeTables", "(", ")", ";"], "File": "ARMLegalizerInfo20", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78754, "Length": 440, "Cover_Rate": 0.5804749340369393} {"Template_token": ["", "for", "(", "unsigned", "Op", ":", "{", "G_SREM", ",", "G_UREM", "}", ")", "{", "setLegalizeScalarToDifferentSizeStrategy", "(", "Op", ",", "", ",", "widen_8_16", ")", ";", "if", "(", "ST", ".", "hasDivideInMode", "(", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Lower", ")", ";", "else", "if", "(", "AEABI", "(", "ST", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Custom", ")", ";", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", ",", "G_ANYEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_ASHR", ",", "G_LSHR", ",", "G_SHL", "}", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BRCOND", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_CONSTANT", ",", "", ",", "widen_1_8_16", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "s1", "}", ",", "Legal", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_ICMP", ",", "", ",", "widenToLargerTypesUnsupportedOtherwise", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s64", "}", ",", "Legal", ")", ";", "}", "else", "{", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Libcall", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Custom", ")", ";"], "ground_truth": ["setAction", "(", "{", "G_FCMP", ",", "", ",", "s64", "}", ",", "Custom", ")", ";"], "File": "ARMLegalizerInfo20", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78755, "Length": 445, "Cover_Rate": 0.5870712401055409} {"Template_token": ["", "auto", "&", "Ctx", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "assert", "(", "(", "OpSize", "==", "", "||", "OpSize", "==", "", ")", "&&", "", ")", ";", "auto", "*", "ArgTy", "=", "OpSize", "==", "", "?", "Type", "::", "getFloatTy", "(", "Ctx", ")", ":", "Type", "::", "getDoubleTy", "(", "Ctx", ")", ";", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "", ")", ";", "auto", "Zero", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "Zero", ",", "", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "ResultPred", ",", "ProcessedResult", ",", "LibcallResult", ",", "Zero", ")", ";", "}", "Results", ".", "push_back", "(", "ProcessedResult", ")", ";", "}"], "ground_truth": ["if", "(", "Results", ".", "size", "(", ")", "!=", "", ")", "{"], "File": "ARMLegalizerInfo20", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78756, "Length": 282, "Cover_Rate": 0.373015873015873} {"Template_token": ["", "Type", "*", "ArgTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "StructType", "*", "RetTy", "=", "StructType", "::", "get", "(", "Ctx", ",", "{", "ArgTy", ",", "ArgTy", "}", ",", "true", ")", ";", "auto", "RetVal", "=", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "RetTy", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getDataLayout", "(", ")", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ",", "{", "RetVal", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "MIRBuilder", ".", "buildUnmerge", "(", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ",", "OriginalResult", "}", ",", "RetVal", ")", ";", "break", ";", "}", "case", "G_FCMP", ":", "{", "assert", "(", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "==", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "", ")", ";", "auto", "OpSize", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "auto", "OriginalResult", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "Predicate", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getPredicate", "(", ")", ")", ";", "auto", "Libcalls", "=", "getFCmpLibcalls", "(", "Predicate", ",", "OpSize", ")", ";", "if", "(", "Libcalls", ".", "empty", "(", ")", ")", "{", "assert", "(", "(", "Predicate", "==", "CmpInst", "::", "FCMP_TRUE", "||", "Predicate", "==", "CmpInst", "::", "FCMP_FALSE", ")", "&&", "", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "OriginalResult", ",", "Predicate", "==", "CmpInst", "::", "FCMP_TRUE", "?", "", ":", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "auto", "&", "Ctx", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "assert", "(", "(", "OpSize", "==", "", "||", "OpSize", "==", "", ")", "&&", "", ")", ";", "auto", "*", "ArgTy", "=", "OpSize", "==", "", "?", "Type", "::", "getFloatTy", "(", "Ctx", ")", ":", "Type", "::", "getDoubleTy", "(", "Ctx", ")", ";", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";"], "ground_truth": ["auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";"], "File": "ARMLegalizerInfo20", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78757, "Length": 487, "Cover_Rate": 0.6441798941798942} {"Template_token": ["", "for", "(", "unsigned", "Op", ":", "{", "G_SDIV", ",", "G_UDIV", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "WidenScalar", ")", ";", "if", "(", "ST", ".", "hasDivideInMode", "(", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SREM", ",", "G_UREM", "}", ")", "if", "(", "ST", ".", "hasDivideInMode", "(", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Lower", ")", ";", "else", "if", "(", "AEABI", "(", "ST", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Custom", ")", ";", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BRCOND", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "G_CONSTANT", ",", "Ty", "}", ",", "WidenScalar", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "s1", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "", ",", "Ty", "}", ",", "WidenScalar", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "setAction", "(", "{", "G_FADD", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FADD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s64", "}", ",", "Legal", ")", ";", "}", "else", "{", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "G_FADD", ",", "Ty", "}", ",", "Libcall", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Custom", ")", ";"], "ground_truth": ["setAction", "(", "{", "G_FCMP", ",", "", ",", "s64", "}", ",", "Custom", ")", ";"], "File": "ARMLegalizerInfo22", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78759, "Length": 500, "Cover_Rate": 0.6596306068601583} {"Template_token": ["", "setAction", "(", "{", "G_FRAME_INDEX", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "", ",", "p0", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", "}", ")", "setAction", "(", "{", "G_ADD", ",", "Ty", "}", ",", "Legal", ")", ";", "computeTables", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLegalizerInfo26", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78761, "Length": 64, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "setAction", "(", "{", "G_LOAD", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "", ",", "p0", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", "}", ")", "setAction", "(", "{", "G_ADD", ",", "Ty", "}", ",", "Legal", ")", ";", "computeTables", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLegalizerInfo26", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78762, "Length": 53, "Cover_Rate": 0.44166666666666665} {"Template_token": ["", "for", "(", "unsigned", "Op", ":", "{", "G_ADD", ",", "G_SUB", ",", "G_MUL", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", ",", "s32", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_SDIV", ",", "G_UDIV", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "Custom", ")", ";", "if", "(", "ST", ".", "hasDivideInMode", "(", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "setAction", "(", "{", "G_FADD", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FADD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "s64", "}", ",", "Legal", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMLegalizerInfo27", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78763, "Length": 253, "Cover_Rate": 0.5488069414316703} {"Template_token": ["", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "setAction", "(", "{", "G_FADD", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FADD", ",", "s64", "}", ",", "Legal", ")", ";"], "ground_truth": ["setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";"], "File": "ARMLegalizerInfo27", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78764, "Length": 147, "Cover_Rate": 0.3188720173535792} {"Template_token": ["", "LegalizerHelper", "Helper", "(", "MIRBuilder", ".", "getMF", "(", ")", ")", ";", "MachineInstr", "*", "NewMI", "=", "nullptr", ";", "Helper", ".", "MIRBuilder", ".", "recordInsertions", "(", "[", "&", "]", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "G_SDIV", "||", "MI", "->", "getOpcode", "(", ")", "==", "G_UDIV", ")", "NewMI", "=", "MI", ";", "}", ")", ";", "auto", "Result", "=", "Helper", ".", "widenScalar", "(", "MI", ",", "", ",", "LLT", "::", "scalar", "(", "", ")", ")", ";", "Helper", ".", "MIRBuilder", ".", "stopRecordingInsertions", "(", ")", ";", "if", "(", "Result", "==", "LegalizerHelper", "::", "UnableToLegalize", ")", "{", "return", "false", ";", "}", "assert", "(", "NewMI", "&&", "", ")", ";", "assert", "(", "(", "NewMI", "->", "getOpcode", "(", ")", "==", "G_SDIV", "||", "NewMI", "->", "getOpcode", "(", ")", "==", "G_UDIV", ")", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "MRI", ".", "getType", "(", "NewMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMLegalizerInfo27", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78765, "Length": 153, "Cover_Rate": 0.5708955223880597} {"Template_token": ["", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2Base", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FCONSTANT", ",", "G_FNEG", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "legalForTypesWithMemDesc", "(", "{", "{", "s64", ",", "p0", ",", "", ",", "", "}", "}", ")", ".", "maxScalar", "(", "", ",", "s32", ")", ";", "PhiBuilder", ".", "legalFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_MERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_UNMERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";", "}", "else", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "maxScalar", "(", "", ",", "s32", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "G_FNEG", ",", "Ty", "}", ",", "Lower", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCONSTANT", ")", ".", "customFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "customForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "if", "(", "AEABI", "(", "ST", ")", ")", "setFCmpLibcallsAEABI", "(", ")", ";", "else", "setFCmpLibcallsGNU", "(", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "libcallFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "libcallFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "libcallForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "libcallForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";", "}", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP4Base", "(", ")", ")", "getActionDefinitionsBuilder", "(", "G_FMA", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "else", "getActionDefinitionsBuilder", "(", "G_FMA", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";"], "ground_truth": ["getActionDefinitionsBuilder", "(", "{", "G_FREM", ",", "G_FPOW", "}", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";"], "File": "ARMLegalizerInfo29", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78766, "Length": 444, "Cover_Rate": 0.3589329021827001} {"Template_token": ["", "static", "void", "addAndInterleaveWithUnsupported", "(", "LegalizerInfo", "::", "SizeAndActionsVec", "&", "result", ",", "const", "LegalizerInfo", "::", "SizeAndActionsVec", "&", "v", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "v", ".", "size", "(", ")", ";", "++", "i", ")", "{", "result", ".", "push_back", "(", "v", "[", "i", "]", ")", ";", "if", "(", "i", "+", "", "<", "v", "[", "i", "]", ".", "first", "&&", "i", "+", "", "<", "v", ".", "size", "(", ")", "&&", "v", "[", "i", "+", "", "]", ".", "first", "!=", "v", "[", "i", "]", ".", "first", "+", "", ")", "result", ".", "push_back", "(", "{", "v", "[", "i", "]", ".", "first", "+", "", ",", "LegalizerInfo", "::", "Unsupported", "}", ")", ";"], "ground_truth": ["}"], "File": "ARMLegalizerInfo2", "Func": "addAndInterleaveWithUnsupported", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78767, "Length": 109, "Cover_Rate": 0.990909090909091} {"Template_token": ["", "result", ".", "push_back", "(", "v", "[", "i", "]", ")", ";", "if", "(", "i", "+", "", "<", "v", "[", "i", "]", ".", "first", "&&", "i", "+", "", "<", "v", ".", "size", "(", ")", "&&", "v", "[", "i", "+", "", "]", ".", "first", "!=", "v", "[", "i", "]", ".", "first", "+", "", ")", "result", ".", "push_back", "(", "{", "v", "[", "i", "]", ".", "first", "+", "", ",", "LegalizerInfo", "::", "Unsupported", "}", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLegalizerInfo2", "Func": "addAndInterleaveWithUnsupported", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78768, "Length": 73, "Cover_Rate": 0.6636363636363637} {"Template_token": ["", "for", "(", "unsigned", "Op", ":", "{", "G_ASHR", ",", "G_LSHR", ",", "G_SHL", "}", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BRCOND", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "p0", "}", ",", "Legal", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_CONSTANT", ",", "", ",", "widen_1_8_16", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "s1", "}", ",", "Legal", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_ICMP", ",", "", ",", "widenToLargerTypesUnsupportedOtherwise", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_MERGE_VALUES", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_MERGE_VALUES", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_UNMERGE_VALUES", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_UNMERGE_VALUES", ",", "", ",", "s64", "}", ",", "Legal", ")", ";", "}", "else", "{", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Libcall", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Custom", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s64", "}", ",", "Custom", ")", ";", "if", "(", "AEABI", "(", "ST", ")", ")", "setFCmpLibcallsAEABI", "(", ")", ";"], "ground_truth": ["else", "setFCmpLibcallsGNU", "(", ")", ";"], "File": "ARMLegalizerInfo2", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78769, "Length": 422, "Cover_Rate": 0.48786127167630056} {"Template_token": ["", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", ",", "G_ANYEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_INTTOPTR", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_INTTOPTR", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_PTRTOINT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_PTRTOINT", ",", "", ",", "p0", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_ASHR", ",", "G_LSHR", ",", "G_SHL", "}", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BRCOND", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "p0", "}", ",", "Legal", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_CONSTANT", ",", "", ",", "widen_1_8_16", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "s1", "}", ",", "Legal", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_ICMP", ",", "", ",", "widenToLargerTypesUnsupportedOtherwise", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_MERGE_VALUES", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_MERGE_VALUES", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_UNMERGE_VALUES", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_UNMERGE_VALUES", ",", "", ",", "s64", "}", ",", "Legal", ")", ";", "}", "else", "{", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Libcall", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";"], "ground_truth": ["setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Custom", ")", ";"], "File": "ARMLegalizerInfo2", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78770, "Length": 480, "Cover_Rate": 0.5549132947976878} {"Template_token": ["", "case", "G_FCMP", ":", "{", "assert", "(", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "==", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "", ")", ";", "auto", "OpSize", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "auto", "OriginalResult", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "Predicate", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getPredicate", "(", ")", ")", ";", "auto", "Libcalls", "=", "getFCmpLibcalls", "(", "Predicate", ",", "OpSize", ")", ";", "if", "(", "Libcalls", ".", "empty", "(", ")", ")", "{", "assert", "(", "(", "Predicate", "==", "CmpInst", "::", "FCMP_TRUE", "||", "Predicate", "==", "CmpInst", "::", "FCMP_FALSE", ")", "&&", "", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "OriginalResult", ",", "Predicate", "==", "CmpInst", "::", "FCMP_TRUE", "?", "", ":", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "auto", "&", "Ctx", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "assert", "(", "(", "OpSize", "==", "", "||", "OpSize", "==", "", ")", "&&", "", ")", ";", "auto", "*", "ArgTy", "=", "OpSize", "==", "", "?", "Type", "::", "getFloatTy", "(", "Ctx", ")", ":", "Type", "::", "getDoubleTy", "(", "Ctx", ")", ";", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "", ")", ";", "auto", "Zero", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "Zero", ",", "", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "ResultPred", ",", "ProcessedResult", ",", "LibcallResult", ",", "Zero", ")", ";", "}", "Results", ".", "push_back", "(", "ProcessedResult", ")", ";", "}", "if", "(", "Results", ".", "size", "(", ")", "!=", "", ")", "{", "assert", "(", "Results", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "MIRBuilder", ".", "buildOr", "(", "OriginalResult", ",", "Results", "[", "", "]", ",", "Results", "[", "", "]", ")", ";", "}", "break", ";", "}", "}"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "ARMLegalizerInfo2", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78771, "Length": 488, "Cover_Rate": 0.6455026455026455} {"Template_token": ["", "assert", "(", "v", ".", "size", "(", ")", ">=", "", ")", ";", "assert", "(", "v", "[", "", "]", ".", "first", ">", "", ")", ";", "LegalizerInfo", "::", "SizeAndActionsVec", "result", "=", "{", "{", "", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "", ",", "LegalizerInfo", "::", "Unsupported", "}", ",", "{", "", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "", ",", "LegalizerInfo", "::", "Unsupported", "}", ",", "{", "", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "", ",", "LegalizerInfo", "::", "Unsupported", "}", "}", ";", "addAndInterleaveWithUnsupported", "(", "result", ",", "v", ")", ";", "auto", "Largest", "=", "result", ".", "back", "(", ")", ".", "first", ";"], "ground_truth": ["result", ".", "push_back", "(", "{", "Largest", "+", "", ",", "LegalizerInfo", "::", "Unsupported", "}", ")", ";"], "File": "ARMLegalizerInfo2", "Func": "widen_1_8_16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78772, "Length": 111, "Cover_Rate": 0.8604651162790697} {"Template_token": ["", "{", "", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "", ",", "LegalizerInfo", "::", "Unsupported", "}", ",", "{", "", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "", ",", "LegalizerInfo", "::", "Unsupported", "}", ",", "{", "", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "", ",", "LegalizerInfo", "::", "Unsupported", "}", "}", ";"], "ground_truth": ["addAndInterleaveWithUnsupported", "(", "result", ",", "v", ")", ";"], "File": "ARMLegalizerInfo2", "Func": "widen_1_8_16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78773, "Length": 56, "Cover_Rate": 0.43410852713178294} {"Template_token": ["", "addAndInterleaveWithUnsupported", "(", "result", ",", "v", ")", ";", "auto", "Largest", "=", "result", ".", "back", "(", ")", ".", "first", ";", "result", ".", "push_back", "(", "{", "Largest", "+", "", ",", "LegalizerInfo", "::", "Unsupported", "}", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "ARMLegalizerInfo2", "Func": "widen_8_16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78774, "Length": 37, "Cover_Rate": 0.30578512396694213} {"Template_token": ["", "const", "LLT", "s16", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "s32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "setAction", "(", "{", "G_FRAME_INDEX", ",", "p0", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "Op", ",", "", ",", "p0", "}", ",", "Legal", ")", ";", "}", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", ",", "s32", "}", ")", "setAction", "(", "{", "G_ADD", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{"], "ground_truth": ["setAction", "(", "{", "G_FADD", ",", "s32", "}", ",", "Legal", ")", ";"], "File": "ARMLegalizerInfo30", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78775, "Length": 236, "Cover_Rate": 0.6820809248554913} {"Template_token": ["", "getActionDefinitionsBuilder", "(", "G_ICMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_SELECT", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "p0", "}", ",", "{", "s1", "}", ")", ";", "auto", "&", "LoadStoreBuilder", "=", "getActionDefinitionsBuilder", "(", "{", "G_LOAD", ",", "G_STORE", "}", ")", ".", "legalForTypesWithMemDesc", "(", "{", "{", "s1", ",", "p0", ",", "", ",", "", "}", ",", "{", "s8", ",", "p0", ",", "", ",", "", "}", ",", "{", "s16", ",", "p0", ",", "", ",", "", "}", ",", "{", "s32", ",", "p0", ",", "", ",", "", "}", ",", "{", "p0", ",", "p0", ",", "", ",", "", "}", "}", ")", ".", "unsupportedIfMemSizeNotPow2", "(", ")", ";", "getActionDefinitionsBuilder", "(", "G_FRAME_INDEX", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_GLOBAL_VALUE", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "auto", "&", "PhiBuilder", "=", "getActionDefinitionsBuilder", "(", "G_PHI", ")", ".", "legalFor", "(", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_GEP", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRCOND", ")", ".", "legalFor", "(", "{", "s1", "}", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FCONSTANT", ",", "G_FNEG", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "legalForTypesWithMemDesc", "(", "{", "{", "s64", ",", "p0", ",", "", ",", "", "}", "}", ")", ".", "maxScalar", "(", "", ",", "s32", ")", ";", "PhiBuilder", ".", "legalFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_MERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_UNMERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";", "}", "else", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "maxScalar", "(", "", ",", "s32", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "G_FNEG", ",", "Ty", "}", ",", "Lower", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCONSTANT", ")", ".", "customFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "customForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "if", "(", "AEABI", "(", "ST", ")", ")", "setFCmpLibcallsAEABI", "(", ")", ";"], "ground_truth": ["else", "setFCmpLibcallsGNU", "(", ")", ";"], "File": "ARMLegalizerInfo31", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78776, "Length": 497, "Cover_Rate": 0.41485809682804675} {"Template_token": ["", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", ",", "s32", "}", ")", "setAction", "(", "{", "G_ADD", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "if", "(", "ST", ".", "hasVFP2", "(", ")", ")", "{", "setAction", "(", "{", "G_FADD", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FADD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "s64", "}", ",", "Legal", ")", ";"], "ground_truth": ["}"], "File": "ARMLegalizerInfo32", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78777, "Length": 165, "Cover_Rate": 0.5205047318611987} {"Template_token": ["", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "if", "(", "ST", ".", "hasVFP2", "(", ")", ")", "{", "setAction", "(", "{", "G_FADD", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FADD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "s64", "}", ",", "Legal", ")", ";"], "ground_truth": ["}"], "File": "ARMLegalizerInfo32", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78778, "Length": 116, "Cover_Rate": 0.3659305993690852} {"Template_token": ["", "return", "true", ";", "}", "assert", "(", "(", "OpSize", "==", "", "||", "OpSize", "==", "", ")", "&&", "", ")", ";", "auto", "*", "ArgTy", "=", "OpSize", "==", "", "?", "Type", "::", "getFloatTy", "(", "Ctx", ")", ":", "Type", "::", "getDoubleTy", "(", "Ctx", ")", ";", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "", ")", ";", "auto", "Zero", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "Zero", ",", "", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "ResultPred", ",", "ProcessedResult", ",", "LibcallResult", ",", "Zero", ")", ";", "}", "Results", ".", "push_back", "(", "ProcessedResult", ")", ";", "}", "if", "(", "Results", ".", "size", "(", ")", "!=", "", ")", "{", "assert", "(", "Results", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "MIRBuilder", ".", "buildOr", "(", "OriginalResult", ",", "Results", "[", "", "]", ",", "Results", "[", "", "]", ")", ";"], "ground_truth": ["}"], "File": "ARMLegalizerInfo34", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78780, "Length": 299, "Cover_Rate": 0.38780804150453957} {"Template_token": ["", "auto", "OpSize", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "auto", "OriginalResult", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "Predicate", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getPredicate", "(", ")", ")", ";", "auto", "Libcalls", "=", "getFCmpLibcalls", "(", "Predicate", ",", "OpSize", ")", ";", "if", "(", "Libcalls", ".", "empty", "(", ")", ")", "{", "assert", "(", "(", "Predicate", "==", "CmpInst", "::", "FCMP_TRUE", "||", "Predicate", "==", "CmpInst", "::", "FCMP_FALSE", ")", "&&", "", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "OriginalResult", ",", "Predicate", "==", "CmpInst", "::", "FCMP_TRUE", "?", "", ":", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "assert", "(", "(", "OpSize", "==", "", "||", "OpSize", "==", "", ")", "&&", "", ")", ";", "auto", "*", "ArgTy", "=", "OpSize", "==", "", "?", "Type", "::", "getFloatTy", "(", "Ctx", ")", ":", "Type", "::", "getDoubleTy", "(", "Ctx", ")", ";", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "", ")", ";", "auto", "Zero", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildConstant", "(", "Zero", ",", "", ")", ";"], "File": "ARMLegalizerInfo34", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78781, "Length": 355, "Cover_Rate": 0.4604409857328145} {"Template_token": ["", "return", "true", ";", "}", "assert", "(", "(", "OpSize", "==", "", "||", "OpSize", "==", "", ")", "&&", "", ")", ";", "auto", "*", "ArgTy", "=", "OpSize", "==", "", "?", "Type", "::", "getFloatTy", "(", "Ctx", ")", ":", "Type", "::", "getDoubleTy", "(", "Ctx", ")", ";", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "", ")", ";", "auto", "Zero", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "Zero", ",", "", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "ResultPred", ",", "ProcessedResult", ",", "LibcallResult", ",", "Zero", ")", ";", "}", "Results", ".", "push_back", "(", "ProcessedResult", ")", ";", "}"], "ground_truth": ["if", "(", "Results", ".", "size", "(", ")", "!=", "", ")", "{"], "File": "ARMLegalizerInfo38", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78783, "Length": 268, "Cover_Rate": 0.3494132985658409} {"Template_token": ["", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "assert", "(", "(", "OpSize", "==", "", "||", "OpSize", "==", "", ")", "&&", "", ")", ";", "auto", "*", "ArgTy", "=", "OpSize", "==", "", "?", "Type", "::", "getFloatTy", "(", "Ctx", ")", ":", "Type", "::", "getDoubleTy", "(", "Ctx", ")", ";", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "", ")", ";", "auto", "Zero", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "Zero", ",", "", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "ResultPred", ",", "ProcessedResult", ",", "LibcallResult", ",", "Zero", ")", ";", "}", "Results", ".", "push_back", "(", "ProcessedResult", ")", ";", "}", "if", "(", "Results", ".", "size", "(", ")", "!=", "", ")", "{", "assert", "(", "Results", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "MIRBuilder", ".", "buildOr", "(", "OriginalResult", ",", "Results", "[", "", "]", ",", "Results", "[", "", "]", ")", ";", "}", "break", ";", "}"], "ground_truth": ["case", "G_FCONSTANT", ":", "{"], "File": "ARMLegalizerInfo38", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78784, "Length": 312, "Cover_Rate": 0.4067796610169492} {"Template_token": ["", "}", "getActionDefinitionsBuilder", "(", "G_BRCOND", ")", ".", "legalFor", "(", "{", "s1", "}", ")", ";", "auto", "&", "PhiBuilder", "=", "getActionDefinitionsBuilder", "(", "G_PHI", ")", ".", "legalFor", "(", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FCONSTANT", ",", "G_FNEG", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "legalFor", "(", "{", "{", "s64", ",", "p0", "}", "}", ")", ";", "PhiBuilder", ".", "legalFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_MERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_UNMERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";", "}", "else", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "maxScalar", "(", "", ",", "s32", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "G_FNEG", ",", "Ty", "}", ",", "Lower", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCONSTANT", ")", ".", "customFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "customForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "if", "(", "AEABI", "(", "ST", ")", ")", "setFCmpLibcallsAEABI", "(", ")", ";", "else", "setFCmpLibcallsGNU", "(", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "libcallFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "libcallFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "libcallForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "libcallForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";", "}", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP4", "(", ")", ")", "getActionDefinitionsBuilder", "(", "G_FMA", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "else", "getActionDefinitionsBuilder", "(", "G_FMA", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FREM", ",", "G_FPOW", "}", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "computeTables", "(", ")", ";"], "ground_truth": ["verify", "(", "*", "ST", ".", "getInstrInfo", "(", ")", ")", ";"], "File": "ARMLegalizerInfo39", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78785, "Length": 485, "Cover_Rate": 0.40450375312760634} {"Template_token": ["", "if", "(", "Result", "==", "LegalizerHelper", "::", "UnableToLegalize", ")", "{", "return", "false", ";", "}", "assert", "(", "NewMI", "&&", "", ")", ";", "assert", "(", "(", "NewMI", "->", "getOpcode", "(", ")", "==", "G_SDIV", "||", "NewMI", "->", "getOpcode", "(", ")", "==", "G_UDIV", ")", "&&", "", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "NewMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "Result", "=", "Helper", ".", "legalizeInstrStep", "(", "*", "NewMI", ")", ";", "if", "(", "Result", "==", "LegalizerHelper", "::", "UnableToLegalize", ")", "{", "return", "false", ";", "}", "return", "true", ";", "}", "case", "G_SREM", ":", "case", "G_UREM", ":", "{", "unsigned", "OriginalResult", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "Size", "=", "MRI", ".", "getType", "(", "OriginalResult", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Size", "!=", "", ")", "return", "false", ";", "auto", "Libcall", "=", "MI", ".", "getOpcode", "(", ")", "==", "G_SREM", "?", "RTLIB", "::", "SDIVREM_I32", ":", "RTLIB", "::", "UDIVREM_I32", ";", "auto", "&", "Ctx", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Type", "*", "ArgTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "StructType", "*", "RetTy", "=", "StructType", "::", "get", "(", "Ctx", ",", "{", "ArgTy", ",", "ArgTy", "}", ",", "true", ")", ";", "auto", "RetVal", "=", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "RetTy", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getDataLayout", "(", ")", ")", ")", ";", "auto", "Status", "=", "replaceWithLibcall", "(", "MI", ",", "MIRBuilder", ",", "Libcall", ",", "{", "RetVal", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "MIRBuilder", ".", "buildUnmerge", "(", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ",", "OriginalResult", "}", ",", "RetVal", ")", ";", "return", "LegalizerHelper", "::", "Legalized", ";", "}"], "ground_truth": ["}"], "File": "ARMLegalizerInfo3", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78788, "Length": 323, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "if", "(", "ST", ".", "hasVFP2", "(", ")", ")", "{", "setAction", "(", "{", "G_FADD", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FADD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";"], "ground_truth": ["}"], "File": "ARMLegalizerInfo41", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78789, "Length": 81, "Cover_Rate": 0.313953488372093} {"Template_token": ["", "const", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "getActionDefinitionsBuilder", "(", "G_GLOBAL_VALUE", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FRAME_INDEX", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_ADD", ",", "G_SUB", ",", "G_MUL", ",", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "if", "(", "ST", ".", "hasDivideInMode", "(", ")", ")", "getActionDefinitionsBuilder", "(", "{", "G_SDIV", ",", "G_UDIV", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "", ",", "s32", ",", "s32", ")", ";", "else", "getActionDefinitionsBuilder", "(", "{", "G_SDIV", ",", "G_UDIV", "}", ")", ".", "libcallFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "", ",", "s32", ",", "s32", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_SREM", ",", "G_UREM", "}", ")", "{", "setLegalizeScalarToDifferentSizeStrategy", "(", "Op", ",", "", ",", "widen_8_16", ")", ";", "if", "(", "ST", ".", "hasDivideInMode", "(", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Lower", ")", ";", "else", "if", "(", "AEABI", "(", "ST", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Custom", ")", ";", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "getActionDefinitionsBuilder", "(", "{", "G_SEXT", ",", "G_ZEXT", ",", "G_ANYEXT", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s1", ",", "s8", ",", "s16", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_INTTOPTR", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_PTRTOINT", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "p0", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_ASHR", ",", "G_LSHR", ",", "G_SHL", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_GEP", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_SELECT", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "p0", "}", ",", "{", "s1", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRCOND", ")", ".", "legalFor", "(", "{", "s1", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_CONSTANT", ")", ".", "legalFor", "(", "{", "s32", ",", "p0", "}", ")", ".", "clampScalar", "(", "", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_ICMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "auto", "&", "LoadStoreBuilder", "=", "getActionDefinitionsBuilder", "(", "{", "G_LOAD", ",", "G_STORE", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s1", ",", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ",", "{", "p0", "}", ")", ";", "auto", "&", "PhiBuilder", "=", "getActionDefinitionsBuilder", "(", "G_PHI", ")", ".", "legalFor", "(", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{"], "ground_truth": ["getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FCONSTANT", ",", "G_FNEG", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";"], "File": "ARMLegalizerInfo4", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78790, "Length": 466, "Cover_Rate": 0.4941675503711559} {"Template_token": ["", "assert", "(", "v", ".", "size", "(", ")", ">=", "", ")", ";", "assert", "(", "v", "[", "", "]", ".", "first", ">", "", ")", ";", "LegalizerInfo", "::", "SizeAndActionsVec", "result", "=", "{", "{", "", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "", ",", "LegalizerInfo", "::", "Unsupported", "}", ",", "{", "", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "", ",", "LegalizerInfo", "::", "Unsupported", "}", ",", "{", "", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "", ",", "LegalizerInfo", "::", "Unsupported", "}", "}", ";", "addAndInterleaveWithUnsupported", "(", "result", ",", "v", ")", ";", "auto", "Largest", "=", "result", ".", "back", "(", ")", ".", "first", ";", "result", ".", "push_back", "(", "{", "Largest", "+", "", ",", "LegalizerInfo", "::", "NarrowScalar", "}", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "ARMLegalizerInfo6", "Func": "widen_1_8_16_narrowToLargest", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78793, "Length": 115, "Cover_Rate": 0.8914728682170543} {"Template_token": ["", "assert", "(", "v", ".", "size", "(", ")", ">=", "", ")", ";", "assert", "(", "v", "[", "", "]", ".", "first", ">", "", ")", ";", "LegalizerInfo", "::", "SizeAndActionsVec", "result", "=", "{", "{", "", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "", ",", "LegalizerInfo", "::", "Unsupported", "}", ",", "{", "", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "", ",", "LegalizerInfo", "::", "Unsupported", "}", ",", "{", "", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "", ",", "LegalizerInfo", "::", "Unsupported", "}", "}", ";", "addAndInterleaveWithUnsupported", "(", "result", ",", "v", ")", ";", "auto", "Largest", "=", "result", ".", "back", "(", ")", ".", "first", ";", "result", ".", "push_back", "(", "{", "Largest", "+", "", ",", "LegalizerInfo", "::", "NarrowScalar", "}", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "ARMLegalizerInfo6", "Func": "widen_1_8_16_narrowToLargest", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78794, "Length": 114, "Cover_Rate": 0.8837209302325582} {"Template_token": ["", "setAction", "(", "{", "G_SELECT", ",", "", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "G_CONSTANT", ",", "Ty", "}", ",", "WidenScalar", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "s1", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "", ",", "Ty", "}", ",", "WidenScalar", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "setAction", "(", "{", "G_FADD", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FADD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "}", "else", "{", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "G_FADD", ",", "Ty", "}", ",", "Libcall", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Custom", ")", ";", "if", "(", "AEABI", "(", "ST", ")", ")", "setFCmpLibcallsAEABI", "(", ")", ";", "else", "setFCmpLibcallsGNU", "(", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_FREM", ",", "G_FPOW", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "Libcall", ")", ";", "computeTables", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLegalizerInfo8", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78795, "Length": 295, "Cover_Rate": 0.4091539528432732} {"Template_token": ["", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "G_CONSTANT", ",", "Ty", "}", ",", "WidenScalar", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "s1", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "", ",", "Ty", "}", ",", "WidenScalar", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "setAction", "(", "{", "G_FADD", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FADD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";"], "ground_truth": ["setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";"], "File": "ARMLegalizerInfo8", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78796, "Length": 299, "Cover_Rate": 0.4147018030513176} {"Template_token": ["", "LegalizerInfo", "::", "FCmpLibcallsList", "LegalizerInfo", "::", "getFCmpLibcalls", "(", "CmpInst", "::", "Predicate", "Predicate", ")", "const", "{", "assert", "(", "CmpInst", "::", "isFPPredicate", "(", "Predicate", ")", "&&", "", ")", ";"], "ground_truth": ["return", "FCmp32Libcalls", "[", "Predicate", "]", ";"], "File": "ARMLegalizerInfo8", "Func": "getFCmpLibcalls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78798, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "auto", "Predicate", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getPredicate", "(", ")", ")", ";", "auto", "Libcalls", "=", "getFCmpLibcalls", "(", "Predicate", ")", ";", "if", "(", "Libcalls", ".", "empty", "(", ")", ")", "{", "assert", "(", "(", "Predicate", "==", "CmpInst", "::", "FCMP_TRUE", "||", "Predicate", "==", "CmpInst", "::", "FCMP_FALSE", ")", "&&", "", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "OriginalResult", ",", "Predicate", "==", "CmpInst", "::", "FCMP_TRUE", "?", "", ":", "", ")", ";", "return", "true", ";", "}", "auto", "&", "Ctx", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "auto", "*", "ArgTy", "=", "Type", "::", "getFloatTy", "(", "Ctx", ")", ";", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "", ")", ";", "auto", "Zero", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "Zero", ",", "", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "ResultPred", ",", "ProcessedResult", ",", "LibcallResult", ",", "Zero", ")", ";", "}", "Results", ".", "push_back", "(", "ProcessedResult", ")", ";"], "ground_truth": ["}"], "File": "ARMLegalizerInfo8", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78799, "Length": 324, "Cover_Rate": 0.45251396648044695} {"Template_token": ["", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "O_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGT", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULT", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNE", "]", "=", "{", "{", "RTLIB", "::", "UNE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNO", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ONE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", ",", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";"], "ground_truth": ["FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UEQ", "]", "=", "{"], "File": "ARMLegalizerInfo8", "Func": "setFCmpLibcallsAEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78800, "Length": 170, "Cover_Rate": 0.5573770491803278} {"Template_token": ["", "{", "RTLIB", "::", "OEQ_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGE", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGT", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLE", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLT", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "O_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGT", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULT", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNE", "]", "=", "{", "{", "RTLIB", "::", "UNE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNO", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ONE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", ",", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";"], "ground_truth": ["FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UEQ", "]", "=", "{"], "File": "ARMLegalizerInfo8", "Func": "setFCmpLibcallsAEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78801, "Length": 257, "Cover_Rate": 0.8426229508196721} {"Template_token": ["", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OEQ", "]", "=", "{", "{", "RTLIB", "::", "OEQ_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGE", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_SGE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGT", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_SGT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLE", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_SLE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLT", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_SLT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "O_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";"], "ground_truth": ["FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_SGE", "}", "}", ";"], "File": "ARMLegalizerInfo8", "Func": "setFCmpLibcallsGNU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78802, "Length": 133, "Cover_Rate": 0.4360655737704918} {"Template_token": ["", "setAction", "(", "{", "Op", ",", "", ",", "p0", "}", ",", "Legal", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_ADD", ",", "G_SUB", ",", "G_MUL", ",", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "WidenScalar", ")", ";", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SDIV", ",", "G_UDIV", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "WidenScalar", ")", ";", "if", "(", "ST", ".", "hasDivideInMode", "(", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SREM", ",", "G_UREM", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "WidenScalar", ")", ";", "if", "(", "ST", ".", "hasDivideInMode", "(", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Lower", ")", ";", "else", "if", "(", "AEABI", "(", "ST", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Custom", ")", ";", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BRCOND", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";"], "ground_truth": ["for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "G_CONSTANT", ",", "Ty", "}", ",", "WidenScalar", ")", ";"], "File": "ARMLegalizerInfo9", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78803, "Length": 376, "Cover_Rate": 0.47414880201765447} {"Template_token": ["", "getActionDefinitionsBuilder", "(", "G_GEP", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_SELECT", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "p0", "}", ",", "{", "s1", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRCOND", ")", ".", "legalFor", "(", "{", "s1", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_ICMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "auto", "&", "PhiBuilder", "=", "getActionDefinitionsBuilder", "(", "G_PHI", ")", ".", "legalFor", "(", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FCONSTANT", ",", "G_FNEG", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "legalFor", "(", "{", "{", "s64", ",", "p0", "}", "}", ")", ";", "PhiBuilder", ".", "legalFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_MERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_UNMERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";", "}", "else", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "maxScalar", "(", "", ",", "s32", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "G_FNEG", ",", "Ty", "}", ",", "Lower", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCONSTANT", ")", ".", "customFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "customForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "if", "(", "AEABI", "(", "ST", ")", ")", "setFCmpLibcallsAEABI", "(", ")", ";", "else", "setFCmpLibcallsGNU", "(", ")", ";"], "ground_truth": ["getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "libcallFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";"], "File": "ARMLegalizerInfo", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78805, "Length": 406, "Cover_Rate": 0.34909716251074807} {"Template_token": ["", "static", "void", "concatenateMemOperands", "(", "MachineInstr", "*", "MI", ",", "MachineInstr", "*", "Op0", ",", "MachineInstr", "*", "Op1", ")", "{", "assert", "(", "MI", "->", "memoperands_empty", "(", ")", "&&", "", ")", ";", "size_t", "numMemRefs", "=", "(", "Op0", "->", "memoperands_end", "(", ")", "-", "Op0", "->", "memoperands_begin", "(", ")", ")", "+", "(", "Op1", "->", "memoperands_end", "(", ")", "-", "Op1", "->", "memoperands_begin", "(", ")", ")", ";", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemBegin", "=", "MF", "->", "allocateMemRefsArray", "(", "numMemRefs", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemEnd", "=", "std", "::", "copy", "(", "Op0", "->", "memoperands_begin", "(", ")", ",", "Op0", "->", "memoperands_end", "(", ")", ",", "MemBegin", ")", ";"], "ground_truth": ["MemEnd", "=", "std", "::", "copy", "(", "Op1", "->", "memoperands_begin", "(", ")", ",", "Op1", "->", "memoperands_end", "(", ")", ",", "MemEnd", ")", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "concatenateMemOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78806, "Length": 130, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "MIB", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ";", "}", "MIB", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "return", "MIB", ".", "getInstr", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "CreateLoadStoreDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78807, "Length": 106, "Cover_Rate": 0.4649122807017544} {"Template_token": ["", "}", "else", "{", "MIB", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ";", "}", "MIB", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "ground_truth": ["return", "MIB", ".", "getInstr", "(", ")", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "CreateLoadStoreDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78808, "Length": 75, "Cover_Rate": 0.32894736842105265} {"Template_token": ["", "BaseOpc", "=", "isThumb2", "?", "", ":", "(", "isThumb1", "&&", "Offset", "<", "", "&&", "Base", "!=", "", ")", "?", "", ":", "isThumb1", "?", "", ":", "", ";", "}", "if", "(", "!", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "return", "nullptr", ";", "bool", "KillOldBase", "=", "BaseKill", "&&", "(", "!", "isi32Store", "(", "Opcode", ")", "||", "!", "ContainsReg", "(", "Regs", ",", "Base", ")", ")", ";", "if", "(", "isThumb1", ")", "{", "if", "(", "Base", "!=", "NewBase", "&&", "(", "BaseOpc", "==", "", "||", "BaseOpc", "==", "", ")", ")", "{", "if", "(", "isLowRegister", "(", "NewBase", ")", "&&", "isLowRegister", "(", "Base", ")", "&&", "!", "STI", "->", "hasV6Ops", "(", ")", ")", "{", "if", "(", "Pred", "!=", "", ")", "return", "nullptr", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "Base", "=", "NewBase", ";", "KillOldBase", "=", "true", ";", "}", "if", "(", "BaseOpc", "==", "", ")", "{", "assert", "(", "Offset", "%", "", "==", "", "&&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "addImm", "(", "Offset", "/", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ",", "true", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "}", "Base", "=", "NewBase", ";"], "ground_truth": ["BaseKill", "=", "true", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "CreateLoadStoreMulti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78809, "Length": 362, "Cover_Rate": 0.3348751156336725} {"Template_token": ["", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "definesCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78810, "Length": 31, "Cover_Rate": 0.45588235294117646} {"Template_token": ["", "unsigned", "SIndex", "=", "", ";", "unsigned", "EIndex", "=", "MemOps", ".", "size", "(", ")", ";", "do", "{", "const", "MachineInstr", "*", "MI", "=", "MemOps", "[", "SIndex", "]", ".", "MI", ";", "int", "Offset", "=", "MemOps", "[", "SIndex", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "PMO", "=", "getLoadStoreRegOp", "(", "*", "MI", ")", ";", "unsigned", "PReg", "=", "PMO", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "PMO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "PReg", ")", ";", "unsigned", "Latest", "=", "SIndex", ";", "unsigned", "Earliest", "=", "SIndex", ";", "unsigned", "Count", "=", "", ";", "bool", "CanMergeToLSDouble", "=", "STI", "->", "isThumb2", "(", ")", "&&", "isNotVFP", "&&", "isValidLSDoubleOffset", "(", "Offset", ")", ";", "if", "(", "STI", "->", "isCortexM3", "(", ")", "&&", "isi32Load", "(", "Opcode", ")", "&&", "PReg", "==", "getLoadStoreBaseOp", "(", "*", "MI", ")", ".", "getReg", "(", ")", ")", "CanMergeToLSDouble", "=", "false", ";", "bool", "CanMergeToLSMulti", "=", "true", ";", "if", "(", "STI", "->", "isSwift", "(", ")", "&&", "!", "isNotVFP", "&&", "(", "PRegNum", "%", "", ")", "==", "", ")", "CanMergeToLSMulti", "=", "false", ";", "if", "(", "PReg", "==", "", "||", "PReg", "==", "", ")", "CanMergeToLSMulti", "=", "CanMergeToLSDouble", "=", "false", ";", "for", "(", "unsigned", "I", "=", "SIndex", "+", "", ";", "I", "<", "EIndex", ";", "++", "I", ",", "++", "Count", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "I", "]", ".", "Offset", ";", "if", "(", "NewOffset", "!=", "Offset", "+", "(", "int", ")", "Size", ")", "break", ";", "const", "MachineOperand", "&", "MO", "=", "getLoadStoreRegOp", "(", "*", "MemOps", "[", "I", "]", ".", "MI", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "break", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "bool", "PartOfLSMulti", "=", "CanMergeToLSMulti", ";", "if", "(", "PartOfLSMulti", ")", "{", "if", "(", "RegNum", "<=", "PRegNum", ")", "PartOfLSMulti", "=", "false", ";", "else", "if", "(", "!", "isNotVFP", "&&", "RegNum", "!=", "PRegNum", "+", "", ")", "PartOfLSMulti", "=", "false", ";", "}", "bool", "PartOfLSDouble", "=", "CanMergeToLSDouble", "&&", "Count", "<=", "", ";", "if", "(", "!", "PartOfLSMulti", "&&", "!", "PartOfLSDouble", ")", "break", ";", "CanMergeToLSMulti", "&=", "PartOfLSMulti", ";", "CanMergeToLSDouble", "&=", "PartOfLSDouble", ";", "unsigned", "Position", "=", "MemOps", "[", "I", "]", ".", "Position", ";", "if", "(", "Position", "<", "MemOps", "[", "Latest", "]", ".", "Position", ")", "Latest", "=", "I", ";", "else", "if", "(", "Position", ">", "MemOps", "[", "Earliest", "]", ".", "Position", ")", "Earliest", "=", "I", ";", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "}"], "ground_truth": ["MergeCandidate", "*", "Candidate", "=", "new", "(", "Allocator", ".", "Allocate", "(", ")", ")", "MergeCandidate", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "FormCandidates", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78811, "Length": 406, "Cover_Rate": 0.7097902097902098} {"Template_token": ["", "unsigned", "Opcode", "=", "FirstMI", "->", "getOpcode", "(", ")", ";", "bool", "isNotVFP", "=", "isi32Load", "(", "Opcode", ")", "||", "isi32Store", "(", "Opcode", ")", ";", "unsigned", "Size", "=", "getLSMultipleTransferSize", "(", "FirstMI", ")", ";", "unsigned", "SIndex", "=", "", ";", "unsigned", "EIndex", "=", "MemOps", ".", "size", "(", ")", ";", "do", "{", "const", "MachineInstr", "*", "MI", "=", "MemOps", "[", "SIndex", "]", ".", "MI", ";", "int", "Offset", "=", "MemOps", "[", "SIndex", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "PMO", "=", "getLoadStoreRegOp", "(", "*", "MI", ")", ";", "unsigned", "PReg", "=", "PMO", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "PMO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "PReg", ")", ";", "unsigned", "Latest", "=", "SIndex", ";", "unsigned", "Earliest", "=", "SIndex", ";", "unsigned", "Count", "=", "", ";", "bool", "CanMergeToLSDouble", "=", "STI", "->", "isThumb2", "(", ")", "&&", "isNotVFP", "&&", "isValidLSDoubleOffset", "(", "Offset", ")", ";", "if", "(", "STI", "->", "isCortexM3", "(", ")", "&&", "isi32Load", "(", "Opcode", ")", "&&", "PReg", "==", "getLoadStoreBaseOp", "(", "*", "MI", ")", ".", "getReg", "(", ")", ")", "CanMergeToLSDouble", "=", "false", ";", "bool", "CanMergeToLSMulti", "=", "true", ";", "if", "(", "STI", "->", "isSwift", "(", ")", "&&", "!", "isNotVFP", "&&", "(", "PRegNum", "%", "", ")", "==", "", ")", "CanMergeToLSMulti", "=", "false", ";", "if", "(", "PReg", "==", "", "||", "PReg", "==", "", ")", "CanMergeToLSMulti", "=", "CanMergeToLSDouble", "=", "false", ";", "for", "(", "unsigned", "I", "=", "SIndex", "+", "", ";", "I", "<", "EIndex", ";", "++", "I", ",", "++", "Count", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "I", "]", ".", "Offset", ";", "if", "(", "NewOffset", "!=", "Offset", "+", "(", "int", ")", "Size", ")", "break", ";", "const", "MachineOperand", "&", "MO", "=", "getLoadStoreRegOp", "(", "*", "MemOps", "[", "I", "]", ".", "MI", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "break", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "bool", "PartOfLSMulti", "=", "CanMergeToLSMulti", ";", "if", "(", "PartOfLSMulti", ")", "{", "if", "(", "RegNum", "<=", "PRegNum", ")", "PartOfLSMulti", "=", "false", ";", "else", "if", "(", "!", "isNotVFP", "&&", "RegNum", "!=", "PRegNum", "+", "", ")", "PartOfLSMulti", "=", "false", ";", "}", "bool", "PartOfLSDouble", "=", "CanMergeToLSDouble", "&&", "Count", "<=", "", ";", "if", "(", "!", "PartOfLSMulti", "&&", "!", "PartOfLSDouble", ")", "break", ";", "CanMergeToLSMulti", "&=", "PartOfLSMulti", ";", "CanMergeToLSDouble", "&=", "PartOfLSDouble", ";"], "ground_truth": ["unsigned", "Position", "=", "MemOps", "[", "I", "]", ".", "Position", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "FormCandidates", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78812, "Length": 382, "Cover_Rate": 0.6678321678321678} {"Template_token": ["", "static", "int", "getMemoryOpOffset", "(", "const", "MachineInstr", "*", "MI", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isAM3", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "unsigned", "NumOperands", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "unsigned", "OffField", "=", "MI", "->", "getOperand", "(", "NumOperands", "-", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "OffField", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "OffField", "*", "", ";", "int", "Offset", "=", "isAM3", "?", "", "(", "OffField", ")", ":", "", "(", "OffField", ")", "*", "", ";"], "ground_truth": ["", "Op", "=", "isAM3", "?", "", "(", "OffField", ")", ":", "", "(", "OffField", ")", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "getMemoryOpOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78813, "Length": 151, "Cover_Rate": 0.7365853658536585} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "RegDeadKill", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", "|", "getUndefRegState", "(", "BaseUndef", ")", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "InsertLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78814, "Length": 70, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "RegDeadKill", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", "|", "getUndefRegState", "(", "BaseUndef", ")", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "RegDeadKill", ")", "|", "getUndefRegState", "(", "RegUndef", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", "|", "getUndefRegState", "(", "BaseUndef", ")", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "InsertLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78815, "Length": 145, "Cover_Rate": 0.6682027649769585} {"Template_token": ["", "MBBI", "=", "std", "::", "prev", "(", "I", ")", ";", "if", "(", "FixInvalidRegPairOp", "(", "MBB", ",", "MBBI", ")", ")", "continue", ";", "++", "Position", ";", "if", "(", "isMemoryOp", "(", "*", "MBBI", ")", ")", "{", "unsigned", "Opcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "Base", "=", "getLoadStoreBaseOp", "(", "*", "MBBI", ")", ".", "getReg", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MBBI", ",", "PredReg", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MBBI", ")", ";", "if", "(", "CurrBase", "==", "", ")", "{", "CurrBase", "=", "Base", ";", "CurrOpc", "=", "Opcode", ";", "CurrPred", "=", "Pred", ";", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "if", "(", "CurrOpc", "==", "Opcode", "&&", "CurrBase", "==", "Base", "&&", "CurrPred", "==", "Pred", ")", "{", "bool", "Overlap", "=", "false", ";", "if", "(", "isLoadSingle", "(", "Opcode", ")", ")", "{", "Overlap", "=", "(", "Base", "==", "Reg", ")", ";", "if", "(", "!", "Overlap", ")", "{", "for", "(", "const", "MemOpQueueEntry", "&", "E", ":", "MemOps", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "E", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Overlap", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Overlap", ")", "{", "if", "(", "Offset", ">", "MemOps", ".", "back", "(", ")", ".", "Offset", ")", "{", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "else", "{", "MemOpQueue", "::", "iterator", "MI", ",", "ME", ";", "for", "(", "MI", "=", "MemOps", ".", "begin", "(", ")", ",", "ME", "=", "MemOps", ".", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "if", "(", "Offset", "<", "MI", "->", "Offset", ")", "{", "break", ";", "}", "if", "(", "Offset", "==", "MI", "->", "Offset", ")", "{", "MI", "=", "ME", ";", "break", ";", "}", "}", "if", "(", "MI", "!=", "MemOps", ".", "end", "(", ")", ")", "{", "MemOps", ".", "insert", "(", "MI", ",", "MemOpQueueEntry", "(", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "}", "}", "}", "MBBI", "=", "I", ";", "--", "Position", ";", "}", "else", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MergeBaseCandidates", ".", "push_back", "(", "MBBI", ")", ";", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "{", "FormCandidates", "(", "MemOps", ")", ";", "CurrBase", "=", "", ";", "CurrOpc", "=", "~", "", ";", "CurrPred", "=", "", ";", "MemOps", ".", "clear", "(", ")", ";", "}", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "FormCandidates", "(", "MemOps", ")", ";"], "ground_truth": ["auto", "LessThan", "=", "[", "]", "(", "const", "MergeCandidate", "*", "M0", ",", "const", "MergeCandidate", "*", "M1", ")", "{"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78816, "Length": 470, "Cover_Rate": 0.6088082901554405} {"Template_token": ["", "MemOpQueueEntry", "(", "MachineInstr", "*", "MI", ",", "int", "Offset", ",", "unsigned", "Position", ")", ":", "MI", "(", "MI", ")", ",", "Offset", "(", "Offset", ")", ",", "Position", "(", "Position", ")", "{"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "MemOpQueueEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78817, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "MemOpQueueEntry", "(", "MachineInstr", "*", "MI", ",", "int", "Offset", ",", "unsigned", "Position", ")", ":", "MI", "(", "MI", ")", ",", "Offset", "(", "Offset", ")", ",", "Position", "(", "Position", ")", "{"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "MemOpQueueEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78818, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "MIB", ".", "addOperand", "(", "Reg0Op", ")", ".", "addOperand", "(", "Reg1Op", ")", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "assert", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", ";", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addOperand", "(", "Reg0Op", ")", ".", "addOperand", "(", "Reg1Op", ")", ";", "}", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "assert", "(", "TII", "->", "get", "(", "Opcode", ")", ".", "getNumOperands", "(", ")", "==", "", "&&", "TII", "->", "get", "(", "NewOpc", ")", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "MIB", ".", "addOperand", "(", "MO", ")", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "MergeBaseUpdateLSDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78819, "Length": 176, "Cover_Rate": 0.35918367346938773} {"Template_token": ["", "if", "(", "isThumb1", ")", "return", "false", ";", "const", "MachineOperand", "&", "BaseOP", "=", "MI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Base", "=", "BaseOP", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "BaseOP", ".", "isKill", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "int", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "return", "false", ";", "}", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "OpNum", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78820, "Length": 385, "Cover_Rate": 0.927710843373494} {"Template_token": ["", "if", "(", "Cand", ".", "CanMergeToLSDouble", ")", "Merged", "=", "CreateLoadStoreDouble", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", "&&", "Cand", ".", "CanMergeToLSMulti", ")", "Merged", "=", "CreateLoadStoreMulti", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", ")", "return", "nullptr", ";", "iterator", "EarliestI", "(", "Cand", ".", "Instrs", "[", "Cand", ".", "EarliestMIIdx", "]", ")", ";", "bool", "EarliestAtBegin", "=", "false", ";", "if", "(", "EarliestI", "==", "MBB", ".", "begin", "(", ")", ")", "{", "EarliestAtBegin", "=", "true", ";", "}", "else", "{", "EarliestI", "=", "std", "::", "prev", "(", "EarliestI", ")", ";", "}", "for", "(", "MachineInstr", "*", "MI", ":", "Cand", ".", "Instrs", ")", "MBB", ".", "erase", "(", "MI", ")", ";", "if", "(", "EarliestAtBegin", ")", "EarliestI", "=", "MBB", ".", "begin", "(", ")", ";", "else", "EarliestI", "=", "std", "::", "next", "(", "EarliestI", ")", ";", "auto", "FixupRange", "=", "make_range", "(", "EarliestI", ",", "iterator", "(", "Merged", ")", ")", ";", "if", "(", "isLoadSingle", "(", "Opcode", ")", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "FixupRange", ")", "{", "for", "(", "unsigned", "&", "ImpDefReg", ":", "ImpDefs", ")", "{", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "ImpDefReg", ")", "continue", ";"], "ground_truth": ["if", "(", "MO", ".", "readsReg", "(", ")", ")", "MO", ".", "setIsUndef", "(", ")", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78821, "Length": 243, "Cover_Rate": 0.31973684210526315} {"Template_token": ["", "if", "(", "isThumb1", ")", "return", "false", ";", "if", "(", "MBB", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevI", "->", "isDebugValue", "(", ")", "&&", "PrevI", "!=", "MBB", ".", "begin", "(", ")", ")", "--", "PrevI", ";", "MachineInstr", "*", "PrevMI", "=", "PrevI", ";", "unsigned", "Opcode", "=", "PrevMI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "", ":", "", ")", ";", "assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "", ")", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "PrevMI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MO", ".", "setReg", "(", "", ")", ";", "PrevMI", "->", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "*", "MBBI", ")", ";"], "ground_truth": ["MBB", ".", "erase", "(", "MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78823, "Length": 241, "Cover_Rate": 0.8310344827586207} {"Template_token": ["", "while", "(", "PrevI", "->", "isDebugValue", "(", ")", "&&", "PrevI", "!=", "MBB", ".", "begin", "(", ")", ")", "--", "PrevI", ";", "MachineInstr", "*", "PrevMI", "=", "PrevI", ";", "unsigned", "Opcode", "=", "PrevMI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "", ":", "", ")", ";", "assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "", ")", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "PrevMI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MO", ".", "setReg", "(", "", ")", ";", "PrevMI", "->", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78824, "Length": 168, "Cover_Rate": 0.5793103448275863} {"Template_token": ["", "void", "LoadStoreOpt", "::", "moveLiveRegsBefore", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "const_iterator", "Before", ")", "{", "if", "(", "!", "LiveRegsValid", ")", "{", "LiveRegs", ".", "init", "(", "TRI", ")", ";", "LiveRegs", ".", "addLiveOuts", "(", "&", "MBB", ",", "true", ")", ";", "LiveRegPos", "=", "MBB", ".", "end", "(", ")", ";", "LiveRegsValid", "=", "true", ";", "}", "while", "(", "LiveRegPos", "!=", "Before", ")", "{", "--", "LiveRegPos", ";"], "ground_truth": ["LiveRegs", ".", "stepBackward", "(", "*", "LiveRegPos", ")", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "moveLiveRegsBefore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78825, "Length": 70, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "StBases", ";", "unsigned", "Loc", "=", "", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", "->", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineInstr", "*", "MI", "=", "MBBI", ";", "if", "(", "MI", "->", "isCall", "(", ")", "||", "MI", "->", "isTerminator", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "MI2LocMap", "[", "MI", "]", "=", "++", "Loc", ";", "if", "(", "!", "isMemoryOp", "(", "*", "MI", ")", ")", "continue", ";", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "!=", "", ")", "continue", ";", "int", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isLd", "=", "isLoadSingle", "(", "Opc", ")", ";", "unsigned", "Base", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "if", "(", "isLd", ")", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "::", "iterator", "BI", "=", "Base2LdsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2LdsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "MI", ")", ";", "}", "else", "{", "Base2LdsMap", "[", "Base", "]", ".", "push_back", "(", "MI", ")", ";", "LdBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "else", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "::", "iterator", "BI", "=", "Base2StsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2StsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";"], "ground_truth": ["break", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78826, "Length": 375, "Cover_Rate": 0.5647590361445783} {"Template_token": ["", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "MI", ")", ";", "}", "else", "{", "Base2StsMap", "[", "Base", "]", ".", "push_back", "(", "MI", ")", ";", "StBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "if", "(", "StopHere", ")", "{", "--", "Loc", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LdBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "LdBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Lds", "=", "Base2LdsMap", "[", "Base", "]", ";", "if", "(", "Lds", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Lds", ",", "Base", ",", "true", ",", "MI2LocMap", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "StBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "StBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Sts", "=", "Base2StsMap", "[", "Base", "]", ";", "if", "(", "Sts", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Sts", ",", "Base", ",", "false", ",", "MI2LocMap", ")", ";", "}", "if", "(", "MBBI", "!=", "E", ")", "{", "Base2LdsMap", ".", "clear", "(", ")", ";", "Base2StsMap", ".", "clear", "(", ")", ";"], "ground_truth": ["LdBases", ".", "clear", "(", ")", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78827, "Length": 213, "Cover_Rate": 0.3207831325301205} {"Template_token": ["", "MachineInstr", "*", "FirstOp", "=", "nullptr", ";", "MachineInstr", "*", "LastOp", "=", "nullptr", ";", "int", "LastOffset", "=", "", ";", "unsigned", "LastOpcode", "=", "", ";", "unsigned", "LastBytes", "=", "", ";", "unsigned", "NumMove", "=", "", ";", "for", "(", "int", "i", "=", "Ops", ".", "size", "(", ")", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "MachineInstr", "*", "Op", "=", "Ops", "[", "i", "]", ";", "unsigned", "Loc", "=", "MI2LocMap", "[", "Op", "]", ";", "if", "(", "Loc", "<=", "FirstLoc", ")", "{", "FirstLoc", "=", "Loc", ";", "FirstOp", "=", "Op", ";", "}", "if", "(", "Loc", ">=", "LastLoc", ")", "{", "LastLoc", "=", "Loc", ";", "LastOp", "=", "Op", ";", "}", "unsigned", "LSMOpcode", "=", "getLoadStoreMultipleOpcode", "(", "Op", "->", "getOpcode", "(", ")", ",", "", ")", ";", "if", "(", "LastOpcode", "&&", "LSMOpcode", "!=", "LastOpcode", ")", "break", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "Op", ")", ";", "unsigned", "Bytes", "=", "getLSMultipleTransferSize", "(", "Op", ")", ";", "if", "(", "LastBytes", ")", "{", "if", "(", "Bytes", "!=", "LastBytes", "||", "Offset", "!=", "(", "LastOffset", "+", "(", "int", ")", "Bytes", ")", ")", "break", ";", "}", "LastOffset", "=", "Offset", ";", "LastBytes", "=", "Bytes", ";", "LastOpcode", "=", "LSMOpcode", ";", "if", "(", "++", "NumMove", "==", "", ")", "break", ";", "}", "if", "(", "NumMove", "<=", "", ")", "Ops", ".", "pop_back", "(", ")", ";", "else", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "MemOps", ";", "SmallSet", "<", "unsigned", ",", "", ">", "MemRegs", ";", "for", "(", "int", "i", "=", "NumMove", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "MemOps", ".", "insert", "(", "Ops", "[", "i", "]", ")", ";", "MemRegs", ".", "insert", "(", "Ops", "[", "i", "]", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "bool", "DoMove", "=", "(", "LastLoc", "-", "FirstLoc", ")", "<=", "NumMove", "*", "", ";", "if", "(", "DoMove", ")", "DoMove", "=", "IsSafeAndProfitableToMove", "(", "isLd", ",", "Base", ",", "FirstOp", ",", "LastOp", ",", "MemOps", ",", "MemRegs", ",", "TRI", ")", ";", "if", "(", "!", "DoMove", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "Ops", ".", "pop_back", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "InsertPos", ")", "||", "InsertPos", "->", "isDebugValue", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "unsigned", "FirstReg", "=", "", ",", "SecondReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";"], "ground_truth": ["unsigned", "NewOpc", "=", "", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78829, "Length": 429, "Cover_Rate": 0.44780793319415446} {"Template_token": ["", "TD", "=", "&", "Fn", ".", "getDataLayout", "(", ")", ";", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";"], "ground_truth": ["TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78830, "Length": 42, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "for", "(", "auto", "Use", ":", "Prev", "->", "uses", "(", ")", ")", "if", "(", "Use", ".", "isKill", "(", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Use", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ")", ".", "copyImplicitOps", "(", "&", "*", "MBBI", ")", ";"], "ground_truth": ["MBB", ".", "erase", "(", "MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer (2)3", "Func": "CombineMovBx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78831, "Length": 70, "Cover_Rate": 0.3977272727272727} {"Template_token": ["", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumbFunction", "(", ")", "&&", "!", "isThumb2", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";"], "ground_truth": ["Modified", "|=", "LoadStoreMultipleOpti", "(", "MBB", ")", ";"], "File": "ARMLoadStoreOptimizer (2)3", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78832, "Length": 67, "Cover_Rate": 0.38285714285714284} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "Modified", "|=", "LoadStoreMultipleOpti", "(", "MBB", ")", ";", "if", "(", "STI", "->", "hasV5TOps", "(", ")", ")", "Modified", "|=", "MergeReturnIntoLDM", "(", "MBB", ")", ";", "if", "(", "isThumb1", ")", "Modified", "|=", "CombineMovBx", "(", "MBB", ")", ";", "}"], "ground_truth": ["Allocator", ".", "DestroyAll", "(", ")", ";"], "File": "ARMLoadStoreOptimizer (2)3", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78833, "Length": 76, "Cover_Rate": 0.4342857142857143} {"Template_token": ["", "initializePreAllocLoadStoreOptPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "ARMPreAllocLoadStoreOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78837, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "NewOpc", "=", "", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "*", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";"], "ground_truth": ["Offset", "=", "OffImm", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78838, "Length": 217, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "isT2", "=", "true", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "*", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "OffImm", ";", "}", "else", "{", "", "AddSub", "=", "", ";", "if", "(", "OffImm", "<", "", ")", "{", "AddSub", "=", "", ";", "OffImm", "=", "-", "OffImm", ";", "}", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "", "(", "AddSub", ",", "OffImm", ")", ";", "}", "FirstReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SecondReg", "=", "Op1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "FirstReg", "==", "SecondReg", ")", "return", "false", ";", "BaseReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "(", "*", "Op0", ",", "PredReg", ")", ";", "dl", "=", "Op0", "->", "getDebugLoc", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78839, "Length": 314, "Cover_Rate": 0.6752688172043011} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "MBBI", "==", "MBB", ".", "begin", "(", ")", "||", "MBBI", "==", "MBB", ".", "end", "(", ")", "||", "MBBI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "Prev", "=", "MBBI", ";", "--", "Prev", ";", "if", "(", "Prev", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "Prev", "->", "definesRegister", "(", "", ")", ")", "return", "false", ";", "for", "(", "auto", "Use", ":", "Prev", "->", "uses", "(", ")", ")", "if", "(", "Use", ".", "isKill", "(", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Use", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ")", ".", "copyImplicitOps", "(", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "MBB", ".", "erase", "(", "Prev", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "CombineMovBx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78840, "Length": 150, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Use", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ")", ".", "copyImplicitOps", "(", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "MBB", ".", "erase", "(", "Prev", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "CombineMovBx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78841, "Length": 60, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "static", "bool", "ContainsReg", "(", "const", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">>", "&", "Regs", ",", "unsigned", "Reg", ")", "{"], "ground_truth": ["for", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", "&", "R", ":", "Regs", ")", "if", "(", "R", ".", "first", "==", "Reg", ")", "return", "true", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "ContainsReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78842, "Length": 49, "Cover_Rate": 0.9245283018867925} {"Template_token": ["", "static", "bool", "ContainsReg", "(", "const", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">>", "&", "Regs", ",", "unsigned", "Reg", ")", "{"], "ground_truth": ["for", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", "&", "R", ":", "Regs", ")", "if", "(", "R", ".", "first", "==", "Reg", ")", "return", "true", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "ContainsReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78843, "Length": 49, "Cover_Rate": 0.9245283018867925} {"Template_token": ["", "if", "(", "PreAlloc", ")", "return", "new", "PreAllocLoadStoreOpt", "(", ")", ";"], "ground_truth": ["return", "new", "LoadStoreOpt", "(", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "createARMLoadStoreOptimizationPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78844, "Length": 16, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createLoadStoreOptimizationPass", "(", "bool", "PreAlloc", ")", "{", "if", "(", "PreAlloc", ")", "return", "new", "PreAllocLoadStoreOpt", "(", ")", ";", "return", "new", "LoadStoreOpt", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "createARMLoadStoreOptimizationPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78845, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "MachineInstr", "*", "LoadStoreOpt", "::", "CreateLoadStoreDouble", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "int", "Offset", ",", "unsigned", "Base", ",", "bool", "BaseKill", ",", "unsigned", "Opcode", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "const", "DebugLoc", "&", "DL", ",", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">>", "Regs", ")", "const", "{", "bool", "IsLoad", "=", "isi32Load", "(", "Opcode", ")", ";", "assert", "(", "(", "IsLoad", "||", "isi32Store", "(", "Opcode", ")", ")", "&&", "", ")", ";", "unsigned", "LoadStoreOpcode", "=", "IsLoad", "?", "", ":", "", ";", "assert", "(", "Regs", ".", "size", "(", ")", "==", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOpcode", ")", ")", ";", "if", "(", "IsLoad", ")", "{", "MIB", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{"], "ground_truth": ["MIB", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "CreateLoadStoreDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78846, "Length": 193, "Cover_Rate": 0.8391304347826087} {"Template_token": ["", "assert", "(", "(", "IsLoad", "||", "isi32Store", "(", "Opcode", ")", ")", "&&", "", ")", ";", "unsigned", "LoadStoreOpcode", "=", "IsLoad", "?", "", ":", "", ";", "assert", "(", "Regs", ".", "size", "(", ")", "==", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOpcode", ")", ")", ";", "if", "(", "IsLoad", ")", "{", "MIB", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ";", "}"], "ground_truth": ["MIB", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "CreateLoadStoreDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78847, "Length": 156, "Cover_Rate": 0.6782608695652174} {"Template_token": ["", "if", "(", "isThumb1", "&&", "isi32Load", "(", "Opcode", ")", "&&", "ContainsReg", "(", "Regs", ",", "Base", ")", ")", "{", "assert", "(", "Base", "!=", "", "&&", "", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "Writeback", "=", "false", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "return", "nullptr", ";", "}", "}", "", "Mode", "=", "", ";", "bool", "isNotVFP", "=", "isi32Load", "(", "Opcode", ")", "||", "isi32Store", "(", "Opcode", ")", ";", "bool", "haveIBAndDA", "=", "isNotVFP", "&&", "!", "isThumb2", "&&", "!", "isThumb1", ";", "if", "(", "Offset", "==", "", "&&", "haveIBAndDA", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Offset", "==", "-", "", "*", "(", "int", ")", "NumRegs", "+", "", "&&", "haveIBAndDA", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Offset", "==", "-", "", "*", "(", "int", ")", "NumRegs", "&&", "isNotVFP", "&&", "!", "isThumb1", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Offset", "!=", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "if", "(", "!", "getLoadStoreMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ")", "return", "nullptr", ";", "if", "(", "NumRegs", "<=", "", ")", "return", "nullptr", ";", "if", "(", "!", "SafeToClobberCPSR", ")", "return", "nullptr", ";", "unsigned", "NewBase", ";", "if", "(", "isi32Load", "(", "Opcode", ")", ")", "{", "NewBase", "=", "Regs", "[", "NumRegs", "-", "", "]", ".", "first", ";", "Writeback", "=", "false", ";", "}", "else", "{", "moveLiveRegsBefore", "(", "MBB", ",", "InsertBefore", ")", ";", "if", "(", "!", "isLoadSingle", "(", "Opcode", ")", ")", "for", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", "&", "R", ":", "Regs", ")", "LiveRegs", ".", "addReg", "(", "R", ".", "first", ")", ";", "NewBase", "=", "findFreeReg", "(", "isThumb1", "?", "", ":", "", ")", ";", "if", "(", "NewBase", "==", "", ")", "return", "nullptr", ";", "}", "int", "BaseOpc", "=", "isThumb2", "?", "", ":", "(", "isThumb1", "&&", "Base", "==", "", ")", "?", "", ":", "(", "isThumb1", "&&", "Offset", "<", "", ")", "?", "", ":", "isThumb1", "?", "", ":", "", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "BaseOpc", "=", "isThumb2", "?", "", ":", "(", "isThumb1", "&&", "Offset", "<", "", "&&", "Base", "!=", "", ")", "?", "", ":", "isThumb1", "?", "", ":", "", ";", "}", "if", "(", "!", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "return", "nullptr", ";", "bool", "KillOldBase", "=", "BaseKill", "&&", "(", "!", "isi32Store", "(", "Opcode", ")", "||", "!", "ContainsReg", "(", "Regs", ",", "Base", ")", ")", ";", "if", "(", "isThumb1", ")", "{", "if", "(", "Base", "!=", "NewBase", "&&", "(", "BaseOpc", "==", "", "||", "BaseOpc", "==", "", ")", ")", "{", "if", "(", "isLowRegister", "(", "NewBase", ")", "&&", "isLowRegister", "(", "Base", ")", "&&", "!", "STI", "->", "hasV6Ops", "(", ")", ")", "{", "if", "(", "Pred", "!=", "", ")", "return", "nullptr", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "Base", "=", "NewBase", ";", "KillOldBase", "=", "true", ";", "}"], "ground_truth": ["if", "(", "BaseOpc", "==", "", ")", "{"], "File": "ARMLoadStoreOptimizer (2)", "Func": "CreateLoadStoreMulti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78848, "Length": 518, "Cover_Rate": 0.47830101569713757} {"Template_token": ["", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "definesCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78849, "Length": 30, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "definesCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78850, "Length": 30, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "}", "for", "(", "unsigned", "Reg", ":", "RegClassInfo", ".", "getOrder", "(", "&", "RegClass", ")", ")", "if", "(", "!", "LiveRegs", ".", "contains", "(", "Reg", ")", ")", "return", "Reg", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "findFreeReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78851, "Length": 31, "Cover_Rate": 0.5166666666666667} {"Template_token": ["", "Offset", "=", "", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "MBBI", "==", "BeginMBBI", ")", "return", "EndMBBI", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "findIncDecBefore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78852, "Length": 58, "Cover_Rate": 0.46774193548387094} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "->", "isDebugValue", "(", ")", "&&", "PrevMBBI", "!=", "BeginMBBI", ")", "--", "PrevMBBI", ";", "Offset", "=", "isIncrementOrDecrement", "(", "*", "PrevMBBI", ",", "Reg", ",", "Pred", ",", "PredReg", ")", ";", "return", "Offset", "==", "", "?", "EndMBBI", ":", "PrevMBBI", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "findIncDecBefore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78853, "Length": 51, "Cover_Rate": 0.4112903225806452} {"Template_token": ["", "bool", "OddDeadKill", "=", "isLd", "?", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "OddUndef", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "bool", "BaseKill", "=", "BaseOp", ".", "isKill", "(", ")", ";", "bool", "BaseUndef", "=", "BaseOp", ".", "isUndef", "(", ")", ";", "bool", "OffKill", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "OffUndef", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "*", "MI", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "", ":", "", ")", ":", "(", "isT2", "?", "", ":", "", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ";", "unsigned", "NewOpc2", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "+", "", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "+", "", "<", "", "?", "", ":", "", ")", ":", "", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isLd", "&&", "(", "BaseKill", "||", "OffKill", ")", "&&", "(", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", ")", ")", "{"], "ground_truth": ["assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78854, "Length": 438, "Cover_Rate": 0.4572025052192067} {"Template_token": ["", "unsigned", "Size", "=", "getLSMultipleTransferSize", "(", "FirstMI", ")", ";", "unsigned", "SIndex", "=", "", ";", "unsigned", "EIndex", "=", "MemOps", ".", "size", "(", ")", ";", "do", "{", "const", "MachineInstr", "*", "MI", "=", "MemOps", "[", "SIndex", "]", ".", "MI", ";", "int", "Offset", "=", "MemOps", "[", "SIndex", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "PMO", "=", "getLoadStoreRegOp", "(", "*", "MI", ")", ";", "unsigned", "PReg", "=", "PMO", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "PMO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "PReg", ")", ";", "unsigned", "Latest", "=", "SIndex", ";", "unsigned", "Earliest", "=", "SIndex", ";", "unsigned", "Count", "=", "", ";", "bool", "CanMergeToLSDouble", "=", "STI", "->", "isThumb2", "(", ")", "&&", "isNotVFP", "&&", "isValidLSDoubleOffset", "(", "Offset", ")", ";", "if", "(", "STI", "->", "isCortexM3", "(", ")", "&&", "isi32Load", "(", "Opcode", ")", "&&", "PReg", "==", "getLoadStoreBaseOp", "(", "*", "MI", ")", ".", "getReg", "(", ")", ")", "CanMergeToLSDouble", "=", "false", ";", "bool", "CanMergeToLSMulti", "=", "true", ";", "if", "(", "STI", "->", "hasSlowOddRegister", "(", ")", "&&", "!", "isNotVFP", "&&", "(", "PRegNum", "%", "", ")", "==", "", ")", "CanMergeToLSMulti", "=", "false", ";", "if", "(", "PReg", "==", "", "||", "PReg", "==", "", ")", "CanMergeToLSMulti", "=", "CanMergeToLSDouble", "=", "false", ";", "if", "(", "AssumeMisalignedLoadStores", "&&", "!", "mayCombineMisaligned", "(", "*", "STI", ",", "*", "MI", ")", ")", "CanMergeToLSMulti", "=", "CanMergeToLSDouble", "=", "false", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "SIndex", "+", "", ";", "I", "<", "EIndex", ";", "++", "I", ",", "++", "Count", ")", "{"], "File": "ARMLoadStoreOptimizer (2)", "Func": "FormCandidates", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78855, "Length": 228, "Cover_Rate": 0.38513513513513514} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getImmScale", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78856, "Length": 28, "Cover_Rate": 0.39436619718309857} {"Template_token": ["", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "++", "NumLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "++", "NumLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78859, "Length": 160, "Cover_Rate": 0.3411513859275053} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getLoadStoreMultipleSubMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78860, "Length": 84, "Cover_Rate": 0.3373493975903614} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", ")", "*", "", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78863, "Length": 77, "Cover_Rate": 0.3168724279835391} {"Template_token": ["", "unsigned", "NumOperands", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "unsigned", "OffField", "=", "MI", ".", "getOperand", "(", "NumOperands", "-", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "OffField", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "OffField", "*", "", ";", "int", "Offset", "=", "isAM3", "?", "", "(", "OffField", ")", ":", "", "(", "OffField", ")", "*", "", ";", "", "Op", "=", "isAM3", "?", "", "(", "OffField", ")", ":", "", "(", "OffField", ")", ";", "if", "(", "Op", "==", "", ")", "return", "-", "Offset", ";", "return", "Offset", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getMemoryOpOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78864, "Length": 135, "Cover_Rate": 0.6585365853658537} {"Template_token": ["", "return", "_PREALLOC_LOAD_STORE_OPT_NAME", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78865, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "_PREALLOC_LOAD_STORE_OPT_NAME", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78866, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getPreIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78867, "Length": 57, "Cover_Rate": 0.3630573248407643} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getUpdatingLSMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78868, "Length": 207, "Cover_Rate": 0.5036496350364964} {"Template_token": ["", "static", "void", "InsertLDR_STR", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int", "Offset", ",", "bool", "isDef", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "NewOpc", ",", "unsigned", "Reg", ",", "bool", "RegDeadKill", ",", "bool", "RegUndef", ",", "unsigned", "BaseReg", ",", "bool", "BaseKill", ",", "bool", "BaseUndef", ",", "bool", "OffKill", ",", "bool", "OffUndef", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "const", "TargetInstrInfo", "*", "TII", ",", "bool", "isT2", ")", "{"], "ground_truth": ["if", "(", "isDef", ")", "{"], "File": "ARMLoadStoreOptimizer (2)", "Func": "InsertLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78869, "Length": 72, "Cover_Rate": 0.3287671232876712} {"Template_token": ["", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "RegDeadKill", ")", "|", "getUndefRegState", "(", "RegUndef", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", "|", "getUndefRegState", "(", "BaseUndef", ")", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "InsertLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78870, "Length": 91, "Cover_Rate": 0.4155251141552511} {"Template_token": ["", "return", "Opc", "==", "", "||", "isT1i32Load", "(", "Opc", ")", "||", "isT2i32Load", "(", "Opc", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isi32Load", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78871, "Length": 16, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "static", "bool", "isi32Store", "(", "unsigned", "Opc", ")", "{"], "ground_truth": ["return", "Opc", "==", "", "||", "isT1i32Store", "(", "Opc", ")", "||", "isT2i32Store", "(", "Opc", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isi32Store", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78873, "Length": 23, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "}", "unsigned", "MIPredReg", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Reg", "||", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Reg", "||", "getInstrPredicate", "(", "MI", ",", "MIPredReg", ")", "!=", "Pred", "||", "MIPredReg", "!=", "PredReg", ")", "return", "", ";", "if", "(", "CheckCPSRDef", "&&", "definesCPSR", "(", "MI", ")", ")", "return", "", ";"], "ground_truth": ["return", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isIncrementOrDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78875, "Length": 74, "Cover_Rate": 0.3378995433789954} {"Template_token": ["", "static", "bool", "isLoadSingle", "(", "unsigned", "Opc", ")", "{", "return", "isi32Load", "(", "Opc", ")", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isLoadSingle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78876, "Length": 23, "Cover_Rate": 0.8518518518518519} {"Template_token": ["", "return", "isi32Load", "(", "Opc", ")", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isLoadSingle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78877, "Length": 15, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "const", "MachineMemOperand", "&", "MMO", "=", "*", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MMO", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "MMO", ".", "getAlignment", "(", ")", "<", "", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isMemoryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78878, "Length": 130, "Cover_Rate": 0.6046511627906976} {"Template_token": ["", "static", "bool", "isT1i32Load", "(", "unsigned", "Opc", ")", "{", "return", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isT1i32Load", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78880, "Length": 18, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "static", "bool", "isT1i32Store", "(", "unsigned", "Opc", ")", "{"], "ground_truth": ["return", "Opc", "==", "", "||", "Opc", "==", "", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isT1i32Store", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78881, "Length": 17, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "static", "bool", "isT1i32Store", "(", "unsigned", "Opc", ")", "{"], "ground_truth": ["return", "Opc", "==", "", "||", "Opc", "==", "", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isT1i32Store", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78882, "Length": 17, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "static", "bool", "isT2i32Store", "(", "unsigned", "Opc", ")", "{", "return", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isT2i32Store", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78885, "Length": 18, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "static", "bool", "isT2i32Store", "(", "unsigned", "Opc", ")", "{", "return", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isT2i32Store", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78886, "Length": 18, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "unsigned", "Value", "=", "abs", "(", "Offset", ")", ";", "return", "(", "Value", "%", "", ")", "==", "", "&&", "Value", "<", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isValidLSDoubleOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78888, "Length": 22, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "E", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Overlap", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Overlap", ")", "{", "if", "(", "Offset", ">", "MemOps", ".", "back", "(", ")", ".", "Offset", ")", "{", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "else", "{", "MemOpQueue", "::", "iterator", "MI", ",", "ME", ";", "for", "(", "MI", "=", "MemOps", ".", "begin", "(", ")", ",", "ME", "=", "MemOps", ".", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "if", "(", "Offset", "<", "MI", "->", "Offset", ")", "{", "break", ";", "}", "if", "(", "Offset", "==", "MI", "->", "Offset", ")", "{", "MI", "=", "ME", ";", "break", ";", "}", "}", "if", "(", "MI", "!=", "MemOps", ".", "end", "(", ")", ")", "{", "MemOps", ".", "insert", "(", "MI", ",", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "}", "}", "}", "MBBI", "=", "I", ";", "--", "Position", ";", "}", "else", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MergeBaseCandidates", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "{", "FormCandidates", "(", "MemOps", ")", ";", "CurrBase", "=", "", ";", "CurrOpc", "=", "~", "", ";", "CurrPred", "=", "", ";", "MemOps", ".", "clear", "(", ")", ";", "}", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "FormCandidates", "(", "MemOps", ")", ";", "auto", "LessThan", "=", "[", "]", "(", "const", "MergeCandidate", "*", "M0", ",", "const", "MergeCandidate", "*", "M1", ")", "{", "return", "M0", "->", "InsertPos", "<", "M1", "->", "InsertPos", ";", "}", ";", "std", "::", "sort", "(", "Candidates", ".", "begin", "(", ")", ",", "Candidates", ".", "end", "(", ")", ",", "LessThan", ")", ";", "bool", "Changed", "=", "false", ";"], "ground_truth": ["for", "(", "const", "MergeCandidate", "*", "Candidate", ":", "Candidates", ")", "{"], "File": "ARMLoadStoreOptimizer (2)", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78889, "Length": 333, "Cover_Rate": 0.4274711168164313} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "!", "isi32Load", "(", "Opcode", ")", "&&", "!", "isi32Store", "(", "Opcode", ")", ")", "return", "true", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "mayCombineMisaligned", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78890, "Length": 26, "Cover_Rate": 0.3466666666666667} {"Template_token": ["", "static", "bool", "mayCombineMisaligned", "(", "const", "TargetSubtargetInfo", "&", "STI", ",", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "!", "isi32Load", "(", "Opcode", ")", "&&", "!", "isi32Store", "(", "Opcode", ")", ")", "return", "true", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "mayCombineMisaligned", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78891, "Length": 41, "Cover_Rate": 0.5466666666666666} {"Template_token": ["", "MemOpQueueEntry", "(", "MachineInstr", "&", "MI", ",", "int", "Offset", ",", "unsigned", "Position", ")", ":", "MI", "(", "&", "MI", ")", ",", "Offset", "(", "Offset", ")", ",", "Position", "(", "Position", ")", "{"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "MemOpQueueEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78892, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "MemOpQueueEntry", "(", "MachineInstr", "&", "MI", ",", "int", "Offset", ",", "unsigned", "Position", ")", ":", "MI", "(", "&", "MI", ")", ",", "Offset", "(", "Offset", ")", ",", "Position", "(", "Position", ")", "{"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "MemOpQueueEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78893, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "MIB", ".", "addOperand", "(", "Reg0Op", ")", ".", "addOperand", "(", "Reg1Op", ")", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "assert", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", ";", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addOperand", "(", "Reg0Op", ")", ".", "addOperand", "(", "Reg1Op", ")", ";", "}", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "assert", "(", "TII", "->", "get", "(", "Opcode", ")", ".", "getNumOperands", "(", ")", "==", "", "&&", "TII", "->", "get", "(", "NewOpc", ")", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "MIB", ".", "addOperand", "(", "MO", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "MergeBaseUpdateLSDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78895, "Length": 192, "Cover_Rate": 0.39263803680981596} {"Template_token": ["", "const", "MachineOperand", "&", "BaseOP", "=", "MI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Base", "=", "BaseOP", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "BaseOP", ".", "isKill", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "int", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ">=", "", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";", "else", "return", "false", ";", "}", "}", "if", "(", "MergeInstr", "!=", "MBB", ".", "end", "(", ")", ")", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "OpNum", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";"], "ground_truth": ["MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78896, "Length": 467, "Cover_Rate": 0.9032882011605415} {"Template_token": ["", "UsedRegs", ".", "insert", "(", "Reg", ")", ";", "if", "(", "IsLoad", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", "||", "MO", ".", "isDead", "(", ")", ")", "continue", ";", "assert", "(", "MO", ".", "isImplicit", "(", ")", ")", ";", "unsigned", "DefReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "std", "::", "find", "(", "ImpDefs", ".", "begin", "(", ")", ",", "ImpDefs", ".", "end", "(", ")", ",", "DefReg", ")", "!=", "ImpDefs", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "MI", "->", "readsRegister", "(", "DefReg", ")", ")", "continue", ";", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "}", "}", "}", "typedef", "MachineBasicBlock", "::", "iterator", "iterator", ";", "MachineInstr", "*", "LatestMI", "=", "Cand", ".", "Instrs", "[", "Cand", ".", "LatestMIIdx", "]", ";", "iterator", "InsertBefore", "=", "std", "::", "next", "(", "iterator", "(", "LatestMI", ")", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "LatestMI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "getMemoryOpOffset", "(", "*", "First", ")", ";", "unsigned", "Base", "=", "getLoadStoreBaseOp", "(", "*", "First", ")", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "LatestMI", "->", "killsRegister", "(", "Base", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "First", ",", "PredReg", ")", ";", "DebugLoc", "DL", "=", "First", "->", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Merged", "=", "nullptr", ";", "if", "(", "Cand", ".", "CanMergeToLSDouble", ")", "Merged", "=", "CreateLoadStoreDouble", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", "&&", "Cand", ".", "CanMergeToLSMulti", ")", "Merged", "=", "CreateLoadStoreMulti", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", ")", "return", "nullptr", ";"], "ground_truth": ["iterator", "EarliestI", "(", "Cand", ".", "Instrs", "[", "Cand", ".", "EarliestMIIdx", "]", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78897, "Length": 310, "Cover_Rate": 0.4068241469816273} {"Template_token": ["", "unsigned", "Opcode", "=", "PrevMI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", ".", "getOperand", "(", "PrevMI", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "", ":", "", ")", ";"], "ground_truth": ["assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "", ")", "||", "Opcode", "==", "", ")", "&&", "", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78898, "Length": 96, "Cover_Rate": 0.3310344827586207} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevI", "->", "isDebugValue", "(", ")", "&&", "PrevI", "!=", "MBB", ".", "begin", "(", ")", ")", "--", "PrevI", ";", "MachineInstr", "&", "PrevMI", "=", "*", "PrevI", ";", "unsigned", "Opcode", "=", "PrevMI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", ".", "getOperand", "(", "PrevMI", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "", ":", "", ")", ";", "assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "", ")", "||", "Opcode", "==", "", ")", "&&", "", ")", ";"], "ground_truth": ["PrevMI", ".", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78899, "Length": 146, "Cover_Rate": 0.503448275862069} {"Template_token": ["", "void", "LoadStoreOpt", "::", "moveLiveRegsBefore", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "const_iterator", "Before", ")", "{", "if", "(", "!", "LiveRegsValid", ")", "{", "LiveRegs", ".", "init", "(", "TRI", ")", ";", "LiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "LiveRegPos", "=", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["LiveRegsValid", "=", "true", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "moveLiveRegsBefore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78900, "Length": 48, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "LiveRegPos", "=", "MBB", ".", "end", "(", ")", ";", "LiveRegsValid", "=", "true", ";", "}", "while", "(", "LiveRegPos", "!=", "Before", ")", "{", "--", "LiveRegPos", ";", "LiveRegs", ".", "stepBackward", "(", "*", "LiveRegPos", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "moveLiveRegsBefore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78901, "Length": 33, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "Base2StsMap", "[", "Base", "]", ".", "push_back", "(", "&", "MI", ")", ";", "StBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "if", "(", "StopHere", ")", "{", "--", "Loc", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LdBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "LdBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Lds", "=", "Base2LdsMap", "[", "Base", "]", ";", "if", "(", "Lds", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Lds", ",", "Base", ",", "true", ",", "MI2LocMap", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "StBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "StBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Sts", "=", "Base2StsMap", "[", "Base", "]", ";", "if", "(", "Sts", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Sts", ",", "Base", ",", "false", ",", "MI2LocMap", ")", ";", "}", "if", "(", "MBBI", "!=", "E", ")", "{", "Base2LdsMap", ".", "clear", "(", ")", ";", "Base2StsMap", ".", "clear", "(", ")", ";", "LdBases", ".", "clear", "(", ")", ";"], "ground_truth": ["StBases", ".", "clear", "(", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78902, "Length": 223, "Cover_Rate": 0.3323397913561848} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "if", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "isTerminator", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "if", "(", "!", "MI", ".", "isDebugValue", "(", ")", ")", "MI2LocMap", "[", "&", "MI", "]", "=", "++", "Loc", ";", "if", "(", "!", "isMemoryOp", "(", "MI", ")", ")", "continue", ";", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "!=", "", ")", "continue", ";", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "isLd", "=", "isLoadSingle", "(", "Opc", ")", ";", "unsigned", "Base", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "if", "(", "isLd", ")", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "::", "iterator", "BI", "=", "Base2LdsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2LdsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "*", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "&", "MI", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMLoadStoreOptimizer (2)", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78903, "Length": 224, "Cover_Rate": 0.33383010432190763} {"Template_token": ["", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MF", "=", "&", "Fn", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MFI", ":", "Fn", ")", "Modified", "|=", "RescheduleLoadStoreInstrs", "(", "&", "MFI", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78905, "Length": 39, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "bool", "IsStore", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "if", "(", "IsLoad", "||", "IsStore", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "getImmScale", "(", "Opc", ")", ";", "unsigned", "InstrSrcReg", "=", "getLoadStoreRegOp", "(", "*", "MBBI", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", ">=", "", "&&", "!", "(", "IsStore", "&&", "InstrSrcReg", "==", "Base", ")", ")", "MO", ".", "setImm", "(", "Offset", ")", ";", "else", "InsertSub", "=", "true", ";", "}", "else", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "definesCPSR", "(", "*", "MBBI", ")", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "(", "Opc", "==", "", ")", "?", "MO", ".", "getImm", "(", ")", "+", "WordOffset", "*", "", ":", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "", ";", "if", "(", "Offset", ">=", "", "&&", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "{", "MO", ".", "setImm", "(", "Offset", ")", ";", "return", ";", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "if", "(", "definesCPSR", "(", "*", "MBBI", ")", "||", "MBBI", "->", "isCall", "(", ")", "||", "MBBI", "->", "isBranch", "(", ")", ")", "{", "InsertSub", "=", "true", ";", "}", "if", "(", "InsertSub", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Base", ")", ",", "true", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "WordOffset", "*", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "return", ";", "}", "if", "(", "MBBI", "->", "killsRegister", "(", "Base", ")", "||", "MBBI", "->", "definesRegister", "(", "Base", ")", ")", "return", ";", "}"], "ground_truth": ["if", "(", "MBB", ".", "succ_size", "(", ")", ">", "", ")", "{"], "File": "ARMLoadStoreOptimizer (2)", "Func": "UpdateBaseRegUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78906, "Length": 319, "Cover_Rate": 0.6392785571142284} {"Template_token": ["", "int", "Offset", ";", "bool", "IsLoad", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "bool", "IsStore", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "if", "(", "IsLoad", "||", "IsStore", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "getImmScale", "(", "Opc", ")", ";", "unsigned", "InstrSrcReg", "=", "getLoadStoreRegOp", "(", "*", "MBBI", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", ">=", "", "&&", "!", "(", "IsStore", "&&", "InstrSrcReg", "==", "Base", ")", ")", "MO", ".", "setImm", "(", "Offset", ")", ";", "else", "InsertSub", "=", "true", ";", "}", "else", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "definesCPSR", "(", "*", "MBBI", ")", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "(", "Opc", "==", "", ")", "?", "MO", ".", "getImm", "(", ")", "+", "WordOffset", "*", "", ":", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "", ";", "if", "(", "Offset", ">=", "", "&&", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "{", "MO", ".", "setImm", "(", "Offset", ")", ";", "return", ";", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "if", "(", "definesCPSR", "(", "*", "MBBI", ")", "||", "MBBI", "->", "isCall", "(", ")", "||", "MBBI", "->", "isBranch", "(", ")", ")", "{", "InsertSub", "=", "true", ";", "}", "if", "(", "InsertSub", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Base", ")", ",", "true", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "WordOffset", "*", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "UpdateBaseRegUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78907, "Length": 307, "Cover_Rate": 0.6152304609218436} {"Template_token": ["", "LoadStoreOpt", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer10", "Func": "ARMLoadStoreOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78908, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "LoadStoreOpt", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer10", "Func": "ARMLoadStoreOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78909, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "PreAllocLoadStoreOpt", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer10", "Func": "ARMPreAllocLoadStoreOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78910, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "PreAllocLoadStoreOpt", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer10", "Func": "ARMPreAllocLoadStoreOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78911, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "&", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", ".", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "*", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";"], "ground_truth": ["Offset", "=", "OffImm", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78912, "Length": 147, "Cover_Rate": 0.3161290322580645} {"Template_token": ["", "NewOpc", "=", "", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "&", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", ".", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "*", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "OffImm", ";", "}", "else", "{", "", "AddSub", "=", "", ";", "if", "(", "OffImm", "<", "", ")", "{", "AddSub", "=", "", ";", "OffImm", "=", "-", "OffImm", ";", "}", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "", "(", "AddSub", ",", "OffImm", ")", ";", "}", "FirstReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SecondReg", "=", "Op1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "FirstReg", "==", "SecondReg", ")", "return", "false", ";"], "ground_truth": ["BaseReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78913, "Length": 317, "Cover_Rate": 0.6817204301075269} {"Template_token": ["", "bool", "LoadStoreOpt", "::", "CombineMovBx", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "MBBI", "==", "MBB", ".", "begin", "(", ")", "||", "MBBI", "==", "MBB", ".", "end", "(", ")", "||", "MBBI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "Prev", "=", "MBBI", ";", "--", "Prev", ";", "if", "(", "Prev", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "Prev", "->", "definesRegister", "(", "", ")", ")", "return", "false", ";", "for", "(", "auto", "Use", ":", "Prev", "->", "uses", "(", ")", ")", "if", "(", "Use", ".", "isKill", "(", ")", ")", "{", "assert", "(", "STI", "->", "hasV4TOps", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Use", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "copyImplicitOps", "(", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "MBB", ".", "erase", "(", "Prev", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer10", "Func": "CombineMovBx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78914, "Length": 175, "Cover_Rate": 0.9162303664921466} {"Template_token": ["", "if", "(", "Prev", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "Prev", "->", "definesRegister", "(", "", ")", ")", "return", "false", ";", "for", "(", "auto", "Use", ":", "Prev", "->", "uses", "(", ")", ")", "if", "(", "Use", ".", "isKill", "(", ")", ")", "{", "assert", "(", "STI", "->", "hasV4TOps", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Use", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "copyImplicitOps", "(", "*", "MBBI", ")", ";"], "ground_truth": ["MBB", ".", "erase", "(", "MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "CombineMovBx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78915, "Length": 104, "Cover_Rate": 0.5445026178010471} {"Template_token": ["", "NewBase", "=", "findFreeReg", "(", "isThumb1", "?", "", ":", "", ")", ";", "if", "(", "NewBase", "==", "", ")", "return", "nullptr", ";", "}", "int", "BaseOpc", "=", "isThumb2", "?", "", ":", "(", "isThumb1", "&&", "Base", "==", "", ")", "?", "", ":", "(", "isThumb1", "&&", "Offset", "<", "", ")", "?", "", ":", "isThumb1", "?", "", ":", "", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "BaseOpc", "=", "isThumb2", "?", "", ":", "(", "isThumb1", "&&", "Offset", "<", "", "&&", "Base", "!=", "", ")", "?", "", ":", "isThumb1", "?", "", ":", "", ";", "}", "if", "(", "!", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "return", "nullptr", ";", "bool", "KillOldBase", "=", "BaseKill", "&&", "(", "!", "isi32Store", "(", "Opcode", ")", "||", "!", "ContainsReg", "(", "Regs", ",", "Base", ")", ")", ";", "if", "(", "isThumb1", ")", "{", "if", "(", "Base", "!=", "NewBase", "&&", "(", "BaseOpc", "==", "", "||", "BaseOpc", "==", "", ")", ")", "{", "if", "(", "isLowRegister", "(", "NewBase", ")", "&&", "isLowRegister", "(", "Base", ")", "&&", "!", "STI", "->", "hasV6Ops", "(", ")", ")", "{", "if", "(", "Pred", "!=", "", ")", "return", "nullptr", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ";", "Base", "=", "NewBase", ";", "KillOldBase", "=", "true", ";", "}", "if", "(", "BaseOpc", "==", "", ")", "{", "assert", "(", "Offset", "%", "", "==", "", "&&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "addImm", "(", "Offset", "/", "", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "add", "(", "t1CondCodeOp", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "}"], "ground_truth": ["Base", "=", "NewBase", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "CreateLoadStoreMulti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78916, "Length": 429, "Cover_Rate": 0.39759036144578314} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ";", "unsigned", "NewOpc2", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "+", "", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "+", "", "<", "", "?", "", ":", "", ")", ":", "", ")", ";", "if", "(", "isLd", "&&", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "", ",", "isLd", ",", "NewOpc2", ",", "OddReg", ",", "OddDeadKill", ",", "false", ",", "BaseReg", ",", "false", ",", "BaseUndef", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "false", ",", "BaseReg", ",", "BaseKill", ",", "BaseUndef", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "OddReg", "==", "EvenReg", "&&", "EvenDeadKill", ")", "{", "EvenDeadKill", "=", "false", ";", "OddDeadKill", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer10", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78918, "Length": 271, "Cover_Rate": 0.30211817168338906} {"Template_token": ["", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer10", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78920, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78921, "Length": 19, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "return", "_PREALLOC_LOAD_STORE_OPT_NAME", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer10", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78923, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "RegDeadKill", ")", "|", "getUndefRegState", "(", "RegUndef", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", "|", "getUndefRegState", "(", "BaseUndef", ")", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer10", "Func": "InsertLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78924, "Length": 74, "Cover_Rate": 0.36097560975609755} {"Template_token": ["", "if", "(", "I", "->", "isCall", "(", ")", "||", "I", "->", "isTerminator", "(", ")", "||", "I", "->", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "I", "->", "mayStore", "(", ")", "||", "(", "!", "isLd", "&&", "I", "->", "mayLoad", "(", ")", ")", ")", "for", "(", "MachineInstr", "*", "MemOp", ":", "MemOps", ")", "if", "(", "I", "->", "mayAlias", "(", "AA", ",", "*", "MemOp", ",", "false", ")", ")", "return", "false", ";", "for", "(", "unsigned", "j", "=", "", ",", "NumOps", "=", "I", "->", "getNumOperands", "(", ")", ";", "j", "!=", "NumOps", ";", "++", "j", ")", "{", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "j", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "Reg", ",", "Base", ")", ")", "return", "false", ";", "if", "(", "Reg", "!=", "Base", "&&", "!", "MemRegs", ".", "count", "(", "Reg", ")", ")", "AddedRegPressure", ".", "insert", "(", "Reg", ")", ";", "}", "}", "if", "(", "MemRegs", ".", "size", "(", ")", "<=", "", ")", "return", "true", ";"], "ground_truth": ["return", "AddedRegPressure", ".", "size", "(", ")", "<=", "MemRegs", ".", "size", "(", ")", "*", "", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78925, "Length": 192, "Cover_Rate": 0.6981818181818182} {"Template_token": ["", "Overlap", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Overlap", ")", "{", "if", "(", "Offset", ">", "MemOps", ".", "back", "(", ")", ".", "Offset", ")", "{", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "else", "{", "MemOpQueue", "::", "iterator", "MI", ",", "ME", ";", "for", "(", "MI", "=", "MemOps", ".", "begin", "(", ")", ",", "ME", "=", "MemOps", ".", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "if", "(", "Offset", "<", "MI", "->", "Offset", ")", "{", "break", ";", "}", "if", "(", "Offset", "==", "MI", "->", "Offset", ")", "{", "MI", "=", "ME", ";", "break", ";", "}", "}", "if", "(", "MI", "!=", "MemOps", ".", "end", "(", ")", ")", "{", "MemOps", ".", "insert", "(", "MI", ",", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "}", "}", "}", "MBBI", "=", "I", ";", "--", "Position", ";", "}", "else", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MergeBaseCandidates", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "{", "FormCandidates", "(", "MemOps", ")", ";", "CurrBase", "=", "", ";", "CurrOpc", "=", "~", "", ";", "CurrPred", "=", "", ";", "MemOps", ".", "clear", "(", ")", ";", "}", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "FormCandidates", "(", "MemOps", ")", ";", "auto", "LessThan", "=", "[", "]", "(", "const", "MergeCandidate", "*", "M0", ",", "const", "MergeCandidate", "*", "M1", ")", "{", "return", "M0", "->", "InsertPos", "<", "M1", "->", "InsertPos", ";", "}", ";", "llvm", "::", "sort", "(", "Candidates", ".", "begin", "(", ")", ",", "Candidates", ".", "end", "(", ")", ",", "LessThan", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "const", "MergeCandidate", "*", "Candidate", ":", "Candidates", ")", "{", "if", "(", "Candidate", "->", "CanMergeToLSMulti", "||", "Candidate", "->", "CanMergeToLSDouble", ")", "{", "MachineInstr", "*", "Merged", "=", "MergeOpsUpdate", "(", "*", "Candidate", ")", ";", "if", "(", "Merged", ")", "{", "Changed", "=", "true", ";", "unsigned", "Opcode", "=", "Merged", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "MergeBaseUpdateLSDouble", "(", "*", "Merged", ")", ";", "else", "MergeBaseUpdateLSMultiple", "(", "Merged", ")", ";", "}", "else", "{", "for", "(", "MachineInstr", "*", "MI", ":", "Candidate", "->", "Instrs", ")", "{", "if", "(", "MergeBaseUpdateLoadStore", "(", "MI", ")", ")", "Changed", "=", "true", ";", "}", "}", "}", "else", "{", "assert", "(", "Candidate", "->", "Instrs", ".", "size", "(", ")", "==", "", ")", ";", "if", "(", "MergeBaseUpdateLoadStore", "(", "Candidate", "->", "Instrs", ".", "front", "(", ")", ")", ")", "Changed", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer10", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78926, "Length": 432, "Cover_Rate": 0.5545571245186136} {"Template_token": ["", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "Offset", "==", "-", "Bytes", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "return", "false", ";", "}", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "", "AddSub", "=", "Offset", "<", "", "?", "", ":", "", ";", "bool", "isLd", "=", "isLoadSingle", "(", "Opcode", ")", ";", "if", "(", "isAM5", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "isLd", "?", "BaseKill", ":", "false", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "(", "isLd", "?", "getDefRegState", "(", "true", ")", ":", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ")", ";", "}", "else", "if", "(", "isLd", ")", "{", "if", "(", "isAM2", ")", "{", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "int", "Imm", "=", "", "(", "AddSub", ",", "Bytes", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ";", "}", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ";", "}", "}", "else", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "", ")", ";", "if", "(", "isAM2", "&&", "NewOpc", "==", "", ")", "{"], "ground_truth": ["int", "Imm", "=", "", "(", "AddSub", ",", "Bytes", ",", "", ")", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78927, "Length": 407, "Cover_Rate": 0.4625} {"Template_token": ["", "bool", "isAM5", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "bool", "isAM2", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "if", "(", "isi32Load", "(", "Opcode", ")", "||", "isi32Store", "(", "Opcode", ")", ")", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isAM5", "&&", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "!=", "", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "int", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "unsigned", "NewOpc", ";", "if", "(", "!", "isAM5", "&&", "Offset", "==", "Bytes", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "if", "(", "Offset", "==", "-", "Bytes", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "Offset", "==", "Bytes", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "Offset", "==", "-", "Bytes", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer10", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78928, "Length": 272, "Cover_Rate": 0.3090909090909091} {"Template_token": ["", "bool", "LoadStoreOpt", "::", "MergeBaseUpdateLSDouble", "(", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "const", "MachineOperand", "&", "BaseOp", "=", "MI", ".", "getOperand", "(", "", ")", ";", "unsigned", "Base", "=", "BaseOp", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "Reg0Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "Reg1Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Reg0Op", ".", "getReg", "(", ")", "==", "Base", "||", "Reg1Op", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "unsigned", "PredReg", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "unsigned", "NewOpc", ";", "if", "(", "Offset", "==", "", "||", "Offset", "==", "-", "", ")", "{", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "Offset", "==", "", "||", "Offset", "==", "-", "", ")", "{", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";"], "ground_truth": ["}", "else", "return", "false", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "MergeBaseUpdateLSDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78929, "Length": 242, "Cover_Rate": 0.4948875255623722} {"Template_token": ["", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "MIB", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "assert", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", ";", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ";", "}", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "ground_truth": ["assert", "(", "TII", "->", "get", "(", "Opcode", ")", ".", "getNumOperands", "(", ")", "==", "", "&&", "TII", "->", "get", "(", "NewOpc", ")", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "MergeBaseUpdateLSDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78930, "Length": 172, "Cover_Rate": 0.35173824130879344} {"Template_token": ["", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";", "else", "return", "false", ";", "}", "}", "if", "(", "MergeInstr", "!=", "MBB", ".", "end", "(", ")", ")", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "OpNum", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer10", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78931, "Length": 164, "Cover_Rate": 0.31721470019342357} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "getLoadStoreRegOp", "(", "*", "MI", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MO", ".", "isKill", "(", ")", ";", "if", "(", "IsKill", ")", "KilledRegs", ".", "insert", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "IsKill", ")", ")", ";", "UsedRegs", ".", "insert", "(", "Reg", ")", ";", "if", "(", "IsLoad", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", "||", "MO", ".", "isDead", "(", ")", ")", "continue", ";", "assert", "(", "MO", ".", "isImplicit", "(", ")", ")", ";", "unsigned", "DefReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "is_contained", "(", "ImpDefs", ",", "DefReg", ")", ")", "continue", ";", "if", "(", "MI", "->", "readsRegister", "(", "DefReg", ")", ")", "continue", ";", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "}", "}", "}", "using", "iterator", "=", "MachineBasicBlock", "::", "iterator", ";", "MachineInstr", "*", "LatestMI", "=", "Cand", ".", "Instrs", "[", "Cand", ".", "LatestMIIdx", "]", ";", "iterator", "InsertBefore", "=", "std", "::", "next", "(", "iterator", "(", "LatestMI", ")", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "LatestMI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "getMemoryOpOffset", "(", "*", "First", ")", ";", "unsigned", "Base", "=", "getLoadStoreBaseOp", "(", "*", "First", ")", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "LatestMI", "->", "killsRegister", "(", "Base", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "First", ",", "PredReg", ")", ";", "DebugLoc", "DL", "=", "First", "->", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Merged", "=", "nullptr", ";", "if", "(", "Cand", ".", "CanMergeToLSDouble", ")", "Merged", "=", "CreateLoadStoreDouble", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", "&&", "Cand", ".", "CanMergeToLSMulti", ")", "Merged", "=", "CreateLoadStoreMulti", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", ")", "return", "nullptr", ";", "iterator", "EarliestI", "(", "Cand", ".", "Instrs", "[", "Cand", ".", "EarliestMIIdx", "]", ")", ";", "bool", "EarliestAtBegin", "=", "false", ";", "if", "(", "EarliestI", "==", "MBB", ".", "begin", "(", ")", ")", "{", "EarliestAtBegin", "=", "true", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMLoadStoreOptimizer10", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78932, "Length": 370, "Cover_Rate": 0.4966442953020134} {"Template_token": ["", "while", "(", "PrevI", "->", "isDebugValue", "(", ")", "&&", "PrevI", "!=", "MBB", ".", "begin", "(", ")", ")", "--", "PrevI", ";", "MachineInstr", "&", "PrevMI", "=", "*", "PrevI", ";", "unsigned", "Opcode", "=", "PrevMI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", ".", "getOperand", "(", "PrevMI", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "", ":", "", ")", ";", "assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "", ")", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "PrevMI", ".", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MO", ".", "setReg", "(", "", ")", ";", "PrevMI", ".", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";"], "ground_truth": ["MachineFrameInfo", "&", "MFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getFrameInfo", "(", ")", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78933, "Length": 177, "Cover_Rate": 0.49166666666666664} {"Template_token": ["", "LiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "LiveRegPos", "=", "MBB", ".", "end", "(", ")", ";", "LiveRegsValid", "=", "true", ";", "}", "while", "(", "LiveRegPos", "!=", "Before", ")", "{", "--", "LiveRegPos", ";", "LiveRegs", ".", "stepBackward", "(", "*", "LiveRegPos", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer10", "Func": "moveLiveRegsBefore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78934, "Length": 40, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "DenseMap", "<", "MachineInstr", "*", ",", "unsigned", ">", "MI2LocMap", ";", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">>", "Base2LdsMap", ";", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">>", "Base2StsMap", ";", "SmallVector", "<", "unsigned", ",", "", ">", "LdBases", ";", "SmallVector", "<", "unsigned", ",", "", ">", "StBases", ";", "unsigned", "Loc", "=", "", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", "->", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "if", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "isTerminator", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "if", "(", "!", "MI", ".", "isDebugValue", "(", ")", ")", "MI2LocMap", "[", "&", "MI", "]", "=", "++", "Loc", ";", "if", "(", "!", "isMemoryOp", "(", "MI", ")", ")", "continue", ";", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "!=", "", ")", "continue", ";", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "isLd", "=", "isLoadSingle", "(", "Opc", ")", ";", "unsigned", "Base", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "if", "(", "isLd", ")", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">>", "::", "iterator", "BI", "=", "Base2LdsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2LdsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "*", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "Base2LdsMap", "[", "Base", "]", ".", "push_back", "(", "&", "MI", ")", ";", "LdBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "else", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">>", "::", "iterator", "BI", "=", "Base2StsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2StsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "*", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer10", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78935, "Length": 423, "Cover_Rate": 0.6341829085457271} {"Template_token": ["", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "unsigned", "FirstReg", "=", "", ",", "SecondReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "FirstReg", ",", "SecondReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", "->", "constrainRegClass", "(", "FirstReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "SecondReg", ",", "TRC", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "FirstReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SecondReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", ".", "setMemRefs", "(", "Op0", "->", "mergeMemRefsWith", "(", "*", "Op1", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "FirstReg", ")", ".", "addReg", "(", "SecondReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", ".", "setMemRefs", "(", "Op0", "->", "mergeMemRefsWith", "(", "*", "Op1", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumSTRDFormed", ";", "}", "MBB", "->", "erase", "(", "Op0", ")", ";", "MBB", "->", "erase", "(", "Op1", ")", ";", "if", "(", "!", "isT2", ")", "{", "MRI", "->", "setRegAllocationHint", "(", "FirstReg", ",", "", ",", "SecondReg", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "SecondReg", ",", "", ",", "FirstReg", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer10", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78936, "Length": 397, "Cover_Rate": 0.4022289766970618} {"Template_token": ["", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MF", "=", "&", "Fn", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MFI", ":", "Fn", ")", "Modified", "|=", "RescheduleLoadStoreInstrs", "(", "&", "MFI", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer10", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78937, "Length": 86, "Cover_Rate": 0.7107438016528925} {"Template_token": ["", "MF", "=", "&", "Fn", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "bool", "Modified", "=", "false", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "&", "MFI", ":", "Fn", ")", "Modified", "|=", "RescheduleLoadStoreInstrs", "(", "&", "MFI", ")", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78938, "Length": 40, "Cover_Rate": 0.3305785123966942} {"Template_token": ["", "unsigned", "Opc", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "if", "(", "MBBI", "->", "readsRegister", "(", "Base", ")", ")", "{", "int", "Offset", ";", "bool", "IsLoad", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "bool", "IsStore", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "if", "(", "IsLoad", "||", "IsStore", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "getImmScale", "(", "Opc", ")", ";", "unsigned", "InstrSrcReg", "=", "getLoadStoreRegOp", "(", "*", "MBBI", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", ">=", "", "&&", "!", "(", "IsStore", "&&", "InstrSrcReg", "==", "Base", ")", ")", "MO", ".", "setImm", "(", "Offset", ")", ";", "else", "InsertSub", "=", "true", ";", "}", "else", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "definesCPSR", "(", "*", "MBBI", ")", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "(", "Opc", "==", "", ")", "?", "MO", ".", "getImm", "(", ")", "+", "WordOffset", "*", "", ":", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "", ";", "if", "(", "Offset", ">=", "", "&&", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "{", "MO", ".", "setImm", "(", "Offset", ")", ";", "return", ";", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "if", "(", "definesCPSR", "(", "*", "MBBI", ")", "||", "MBBI", "->", "isCall", "(", ")", "||", "MBBI", "->", "isBranch", "(", ")", ")", "{", "InsertSub", "=", "true", ";", "}", "if", "(", "InsertSub", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Base", ")", ".", "add", "(", "t1CondCodeOp", "(", "true", ")", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "WordOffset", "*", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "UpdateBaseRegUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78939, "Length": 326, "Cover_Rate": 0.6455445544554456} {"Template_token": ["", "Offset", "=", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "getImmScale", "(", "Opc", ")", ";", "unsigned", "InstrSrcReg", "=", "getLoadStoreRegOp", "(", "*", "MBBI", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", ">=", "", "&&", "!", "(", "IsStore", "&&", "InstrSrcReg", "==", "Base", ")", ")", "MO", ".", "setImm", "(", "Offset", ")", ";", "else", "InsertSub", "=", "true", ";", "}", "else", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "definesCPSR", "(", "*", "MBBI", ")", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "(", "Opc", "==", "", ")", "?", "MO", ".", "getImm", "(", ")", "+", "WordOffset", "*", "", ":", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "", ";", "if", "(", "Offset", ">=", "", "&&", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "{", "MO", ".", "setImm", "(", "Offset", ")", ";", "return", ";", "}", "else", "{", "InsertSub", "=", "true", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "ARMLoadStoreOptimizer10", "Func": "UpdateBaseRegUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78940, "Length": 160, "Cover_Rate": 0.31683168316831684} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Loc", "=", "MemOps", "[", "", "]", ".", "MBBI", ";", "unsigned", "Position", "=", "MemOps", "[", "", "]", ".", "Position", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "MemOps", "[", "i", "]", ".", "Position", "<", "Position", ")", "{"], "File": "ARMLoadStoreOptimizer11", "Func": "AdvanceRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78941, "Length": 57, "Cover_Rate": 0.5089285714285714} {"Template_token": ["", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "!", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "OffImm", ";", "}", "else", "{", "", "AddSub", "=", "", ";", "if", "(", "OffImm", "<", "", ")", "{", "AddSub", "=", "", ";", "OffImm", "=", "-", "OffImm", ";", "}", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "", "(", "AddSub", ",", "OffImm", ")", ";", "}", "EvenReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["OddReg", "=", "Op1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78942, "Length": 247, "Cover_Rate": 0.5221987315010571} {"Template_token": ["", "unsigned", "EvenRegNum", "=", "TRI", "->", "getDwarfRegNum", "(", "EvenReg", ",", "false", ")", ";", "unsigned", "OddRegNum", "=", "TRI", "->", "getDwarfRegNum", "(", "OddReg", ",", "false", ")", ";", "bool", "Errata602117", "=", "EvenReg", "==", "BaseReg", "&&", "STI", "->", "isCortexM3", "(", ")", ";", "if", "(", "!", "Errata602117", "&&", "(", "(", "EvenRegNum", "&", "", ")", "==", "", "&&", "(", "EvenRegNum", "+", "", ")", "==", "OddRegNum", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "NewBBI", "=", "MBBI", ";", "bool", "isT2", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "bool", "isLd", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "bool", "EvenDeadKill", "=", "isLd", "?", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "EvenUndef", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "bool", "OddDeadKill", "=", "isLd", "?", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "OddUndef", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "bool", "BaseKill", "=", "BaseOp", ".", "isKill", "(", ")", ";", "bool", "BaseUndef", "=", "BaseOp", ".", "isUndef", "(", ")", ";", "bool", "OffKill", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "OffUndef", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "", ":", "", ")", ":", "(", "isT2", "?", "", ":", "", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "NewBBI", "=", "llvm", "::", "prior", "(", "MBBI", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMLoadStoreOptimizer11", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78943, "Length": 454, "Cover_Rate": 0.5005512679162073} {"Template_token": ["", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "++", "NumLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "++", "NumVLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "++", "NumVSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "++", "NumVLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMLoadStoreOptimizer11", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78944, "Length": 183, "Cover_Rate": 0.43990384615384615} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "getLoadStoreMultipleSubMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78945, "Length": 93, "Cover_Rate": 0.3940677966101695} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", ")", "*", "", ";", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", ")", "*", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer11", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78946, "Length": 95, "Cover_Rate": 0.4567307692307692} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", ")", "*", "", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", ")", "*", "", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78947, "Length": 67, "Cover_Rate": 0.32211538461538464} {"Template_token": ["", "static", "int", "getMemoryOpOffset", "(", "const", "MachineInstr", "*", "MI", ")", "{", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isAM3", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "unsigned", "NumOperands", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "unsigned", "OffField", "=", "MI", "->", "getOperand", "(", "NumOperands", "-", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "OffField", ";", "int", "Offset", "=", "isAM3", "?", "", "(", "OffField", ")", ":", "", "(", "OffField", ")", "*", "", ";", "if", "(", "isAM3", ")", "{", "if", "(", "", "(", "OffField", ")", "==", "", ")", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "if", "(", "", "(", "OffField", ")", "==", "", ")", "Offset", "=", "-", "Offset", ";", "}"], "ground_truth": ["return", "Offset", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "getMemoryOpOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78948, "Length": 153, "Cover_Rate": 0.8225806451612904} {"Template_token": ["", "unsigned", "OffField", "=", "MI", "->", "getOperand", "(", "NumOperands", "-", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "OffField", ";", "int", "Offset", "=", "isAM3", "?", "", "(", "OffField", ")", ":", "", "(", "OffField", ")", "*", "", ";"], "ground_truth": ["if", "(", "isAM3", ")", "{"], "File": "ARMLoadStoreOptimizer11", "Func": "getMemoryOpOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78949, "Length": 75, "Cover_Rate": 0.4032258064516129} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78950, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78951, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMLoadStoreOptimizer11", "Func": "getPostIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78952, "Length": 63, "Cover_Rate": 0.39375} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "RegDeadKill", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", "|", "getUndefRegState", "(", "BaseUndef", ")", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMLoadStoreOptimizer11", "Func": "InsertLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78953, "Length": 73, "Cover_Rate": 0.33640552995391704} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "RegDeadKill", ")", "|", "getUndefRegState", "(", "RegUndef", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", "|", "getUndefRegState", "(", "BaseUndef", ")", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "InsertLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78954, "Length": 70, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "if", "(", "!", "MI", ")", "return", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "Bytes", "==", "", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78959, "Length": 132, "Cover_Rate": 0.7630057803468208} {"Template_token": ["", "static", "inline", "bool", "isMatchingDecrement", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Base", ",", "unsigned", "Bytes", ",", "unsigned", "Limit", ",", "", "Pred", ",", "unsigned", "PredReg", ")", "{", "unsigned", "MyPredReg", "=", "", ";", "if", "(", "!", "MI", ")", "return", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Bytes", "==", "", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78960, "Length": 84, "Cover_Rate": 0.48554913294797686} {"Template_token": ["", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "isMatchingIncrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78961, "Length": 78, "Cover_Rate": 0.4508670520231214} {"Template_token": ["", "if", "(", "MMO", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "MMO", "->", "getAlignment", "(", ")", "<", "", ")", "return", "false", ";", "if", "(", "MI", "->", "getNumOperands", "(", ")", ">", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getNumOperands", "(", ")", ">", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ";", "case", "", ":", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMLoadStoreOptimizer11", "Func": "isMemoryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78962, "Length": 163, "Cover_Rate": 0.6877637130801688} {"Template_token": ["", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", "->", "memoperands_begin", "(", ")", ";", "if", "(", "MMO", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "MMO", "->", "getAlignment", "(", ")", "<", "", ")", "return", "false", ";", "if", "(", "MI", "->", "getNumOperands", "(", ")", ">", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getNumOperands", "(", ")", ">", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{"], "ground_truth": ["default", ":", "break", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "isMemoryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78963, "Length": 124, "Cover_Rate": 0.5232067510548524} {"Template_token": ["", "for", "(", "unsigned", "j", "=", "", ",", "NumOps", "=", "I", "->", "getNumOperands", "(", ")", ";", "j", "!=", "NumOps", ";", "++", "j", ")", "{", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "j", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "Reg", ",", "Base", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Reg", "!=", "Base", "&&", "!", "MemRegs", ".", "count", "(", "Reg", ")", ")", "AddedRegPressure", ".", "insert", "(", "Reg", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78964, "Length": 95, "Cover_Rate": 0.33687943262411346} {"Template_token": ["", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "Offset", "<", "I", "->", "Offset", ")", "{", "MemOps", ".", "insert", "(", "I", ",", "MemOpQueueEntry", "(", "Offset", ",", "Reg", ",", "isKill", ",", "Position", ",", "MBBI", ")", ")", ";", "++", "NumMemOps", ";", "Advance", "=", "true", ";", "break", ";", "}", "else", "if", "(", "Offset", "==", "I", "->", "Offset", ")", "{", "break", ";", "}", "}", "}", "}", "}", "}", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "==", "E", ")", "TryMerge", "=", "true", ";", "}", "else", "if", "(", "Advance", ")", "{", "++", "Position", ";", "++", "MBBI", ";", "if", "(", "MBBI", "==", "E", ")", "TryMerge", "=", "true", ";", "}", "else", "TryMerge", "=", "true", ";", "if", "(", "TryMerge", ")", "{", "if", "(", "NumMemOps", ">", "", ")", "{", "AdvanceRS", "(", "MBB", ",", "MemOps", ")", ";", "unsigned", "Scratch", "=", "RS", "->", "FindUnusedReg", "(", "", ")", ";", "RS", "->", "forward", "(", "prior", "(", "MBBI", ")", ")", ";", "Merges", ".", "clear", "(", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "", ",", "CurrBase", ",", "CurrOpc", ",", "CurrSize", ",", "CurrPred", ",", "CurrPredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Merges", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "if", "(", "MergeBaseUpdateLSMultiple", "(", "MBB", ",", "Merges", "[", "i", "]", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "NumMerges", "+=", "Merges", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMemOps", ";", "++", "i", ")", "if", "(", "!", "MemOps", "[", "i", "]", ".", "Merged", ")", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "i", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "RS", "->", "skipTo", "(", "prior", "(", "MBBI", ")", ")", ";", "}", "else", "if", "(", "NumMemOps", "==", "", ")", "{", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "{", "++", "NumMerges", ";", "RS", "->", "forward", "(", "prior", "(", "MBBI", ")", ")", ";", "}", "}", "CurrBase", "=", "", ";", "CurrOpc", "=", "-", "", ";", "CurrSize", "=", "", ";", "CurrPred", "=", "", ";", "CurrPredReg", "=", "", ";", "if", "(", "NumMemOps", ")", "{", "MemOps", ".", "clear", "(", ")", ";", "NumMemOps", "=", "", ";", "}", "if", "(", "!", "Advance", "&&", "!", "isMemOp", "&&", "MBBI", "!=", "E", ")", "{", "++", "Position", ";", "++", "MBBI", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer11", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78965, "Length": 392, "Cover_Rate": 0.4839506172839506} {"Template_token": ["", "MemOpQueueEntry", "(", "int", "o", ",", "unsigned", "r", ",", "bool", "k", ",", "unsigned", "p", ",", "MachineBasicBlock", "::", "iterator", "i", ")", ":", "Offset", "(", "o", ")", ",", "Reg", "(", "r", ")", ",", "isKill", "(", "k", ")", ",", "Position", "(", "p", ")", ",", "MBBI", "(", "i", ")", ",", "Merged", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer11", "Func": "MemOpQueueEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78966, "Length": 51, "Cover_Rate": 1.0} {"Template_token": ["", "MemOpQueueEntry", "(", "int", "o", ",", "unsigned", "r", ",", "bool", "k", ",", "unsigned", "p", ",", "MachineBasicBlock", "::", "iterator", "i", ")", ":", "Offset", "(", "o", ")", ",", "Reg", "(", "r", ")", ",", "isKill", "(", "k", ")", ",", "Position", "(", "p", ")", ",", "MBBI", "(", "i", ")", ",", "Merged", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer11", "Func": "MemOpQueueEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78967, "Length": 51, "Cover_Rate": 1.0} {"Template_token": ["", "", "Mode", "=", "", "(", "Opcode", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "", ";", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "", ";", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{"], "ground_truth": ["DoMerge", "=", "true", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78969, "Length": 240, "Cover_Rate": 0.4225352112676056} {"Template_token": ["", "if", "(", "NumRegs", "<=", "", ")", "return", "false", ";", "unsigned", "NewBase", ";", "if", "(", "isi32Load", "(", "Opcode", ")", ")", "NewBase", "=", "Regs", "[", "NumRegs", "-", "", "]", ".", "first", ";", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "!", "isThumb2", "?", "", ":", "", ";", "if", "(", "Offset", "<", "", ")", "{", "BaseOpc", "=", "!", "isThumb2", "?", "", ":", "", ";", "Offset", "=", "-", "Offset", ";", "}", "int", "ImmedOffset", "=", "isThumb2", "?", "", "(", "Offset", ")", ":", "", "(", "Offset", ")", ";", "if", "(", "ImmedOffset", "==", "-", "", ")", "return", "false", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "Base", "=", "NewBase", ";", "BaseKill", "=", "true", ";", "}", "bool", "isDef", "=", "(", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";"], "ground_truth": ["Opcode", "=", "getLoadStoreMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78970, "Length": 187, "Cover_Rate": 0.3887733887733888} {"Template_token": ["", "else", "if", "(", "Offset", "==", "-", "", "*", "(", "int", ")", "NumRegs", "+", "", "&&", "haveIBAndDA", ")", "Mode", "=", "", ";", "else", "if", "(", "Offset", "==", "-", "", "*", "(", "int", ")", "NumRegs", "&&", "isNotVFP", ")", "Mode", "=", "", ";", "else", "if", "(", "Offset", "!=", "", ")", "{", "if", "(", "!", "getLoadStoreMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ")", "return", "false", ";", "if", "(", "NumRegs", "<=", "", ")", "return", "false", ";", "unsigned", "NewBase", ";", "if", "(", "isi32Load", "(", "Opcode", ")", ")", "NewBase", "=", "Regs", "[", "NumRegs", "-", "", "]", ".", "first", ";", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "!", "isThumb2", "?", "", ":", "", ";", "if", "(", "Offset", "<", "", ")", "{", "BaseOpc", "=", "!", "isThumb2", "?", "", ":", "", ";", "Offset", "=", "-", "Offset", ";", "}", "int", "ImmedOffset", "=", "isThumb2", "?", "", "(", "Offset", ")", ":", "", "(", "Offset", ")", ";", "if", "(", "ImmedOffset", "==", "-", "", ")", "return", "false", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78971, "Length": 212, "Cover_Rate": 0.4407484407484408} {"Template_token": ["", "void", "LoadStoreOpt", "::", "MergeOpsUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MemOpQueue", "&", "memOps", ",", "unsigned", "memOpsBegin", ",", "unsigned", "memOpsEnd", ",", "unsigned", "insertAfter", ",", "int", "Offset", ",", "unsigned", "Base", ",", "bool", "BaseKill", ",", "int", "Opcode", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "Scratch", ",", "DebugLoc", "dl", ",", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "&", "Merges", ")", "{", "const", "unsigned", "insertPos", "=", "memOps", "[", "insertAfter", "]", ".", "Position", ";", "SmallSet", "<", "unsigned", ",", "", ">", "KilledRegs", ";", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "Killer", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "memOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "==", "memOpsBegin", ")", "{", "i", "=", "memOpsEnd", ";", "if", "(", "i", "==", "e", ")", "break", ";", "}", "if", "(", "memOps", "[", "i", "]", ".", "Position", "<", "insertPos", "&&", "memOps", "[", "i", "]", ".", "isKill", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "KilledRegs", ".", "insert", "(", "Reg", ")", ";", "Killer", "[", "Reg", "]", "=", "i", ";", "}", "}", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "", ">", "Regs", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "bool", "isKill", "=", "memOps", "[", "i", "]", ".", "isKill", "||", "KilledRegs", ".", "count", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "Loc", "=", "memOps", "[", "insertAfter", "]", ".", "MBBI", ";", "++", "Loc", ";", "if", "(", "!", "MergeOps", "(", "MBB", ",", "Loc", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ")", ")", "return", ";", "Merges", ".", "push_back", "(", "prior", "(", "Loc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "if", "(", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "second", ")", "{", "unsigned", "Reg", "=", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "first", ";", "if", "(", "KilledRegs", ".", "count", "(", "Reg", ")", ")", "{", "unsigned", "j", "=", "Killer", "[", "Reg", "]", ";", "int", "Idx", "=", "memOps", "[", "j", "]", ".", "MBBI", "->", "findRegisterUseOperandIdx", "(", "Reg", ",", "true", ")", ";", "assert", "(", "Idx", ">=", "", "&&", "", ")", ";", "memOps", "[", "j", "]", ".", "MBBI", "->", "getOperand", "(", "Idx", ")", ".", "setIsKill", "(", "false", ")", ";", "memOps", "[", "j", "]", ".", "isKill", "=", "false", ";", "}", "memOps", "[", "i", "]", ".", "isKill", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer11", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78972, "Length": 420, "Cover_Rate": 0.8993576017130621} {"Template_token": ["", "bool", "PreAllocLoadStoreOpt", "::", "RescheduleLoadStoreInstrs", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "bool", "RetVal", "=", "false", ";", "DenseMap", "<", "MachineInstr", "*", ",", "unsigned", ">", "MI2LocMap", ";", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "Base2LdsMap", ";", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "Base2StsMap", ";", "SmallVector", "<", "unsigned", ",", "", ">", "LdBases", ";", "SmallVector", "<", "unsigned", ",", "", ">", "StBases", ";", "unsigned", "Loc", "=", "", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", "->", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineInstr", "*", "MI", "=", "MBBI", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "isCall", "(", ")", "||", "MCID", ".", "isTerminator", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "MI2LocMap", "[", "MI", "]", "=", "++", "Loc", ";", "if", "(", "!", "isMemoryOp", "(", "MI", ")", ")", "continue", ";", "unsigned", "PredReg", "=", "", ";", "if", "(", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "!=", "", ")", "continue", ";", "int", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isLd", "=", "isi32Load", "(", "Opc", ")", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "unsigned", "Base", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "if", "(", "isLd", ")", "{"], "ground_truth": ["DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "::", "iterator", "BI", "=", "Base2LdsMap", ".", "find", "(", "Base", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78973, "Length": 278, "Cover_Rate": 0.3871866295264624} {"Template_token": ["", "unsigned", "BaseReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "OddReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ")", ";", "MRI", "->", "constrainRegClass", "(", "EvenReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "OddReg", ",", "TRC", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "OddReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "concatenateMemOperands", "(", "MIB", ",", "Op0", ",", "Op1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ")", ".", "addReg", "(", "OddReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "concatenateMemOperands", "(", "MIB", ",", "Op0", ",", "Op1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumSTRDFormed", ";", "}", "MBB", "->", "erase", "(", "Op0", ")", ";", "MBB", "->", "erase", "(", "Op1", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "EvenReg", ",", "", ",", "OddReg", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "OddReg", ",", "", ",", "EvenReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMLoadStoreOptimizer11", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78974, "Length": 348, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "Ops", ".", "pop_back", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "InsertPos", ")", "||", "InsertPos", "->", "isDebugValue", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "unsigned", "EvenReg", "=", "", ",", "OddReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "OddReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ")", ";", "MRI", "->", "constrainRegClass", "(", "EvenReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "OddReg", ",", "TRC", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "OddReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "concatenateMemOperands", "(", "MIB", ",", "Op0", ",", "Op1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ")", ".", "addReg", "(", "OddReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "concatenateMemOperands", "(", "MIB", ",", "Op0", ",", "Op1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumSTRDFormed", ";", "}", "MBB", "->", "erase", "(", "Op0", ")", ";", "MBB", "->", "erase", "(", "Op1", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "EvenReg", ",", "", ",", "OddReg", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "OddReg", ",", "", ",", "EvenReg", ")", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "{", "MachineInstr", "*", "Op", "=", "Ops", ".", "back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "MBB", "->", "splice", "(", "InsertPos", ",", "MBB", ",", "Op", ")", ";", "}", "}", "NumLdStMoved", "+=", "NumMove", ";", "RetVal", "=", "true", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer11", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78975, "Length": 499, "Cover_Rate": 0.5550611790878754} {"Template_token": ["", "TD", "=", "Fn", ".", "getTarget", "(", ")", ".", "getTargetData", "(", ")", ";", "TII", "=", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "Fn", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "Fn", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MF", "=", "&", "Fn", ";"], "ground_truth": ["bool", "Modified", "=", "false", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78976, "Length": 71, "Cover_Rate": 0.5916666666666667} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "RescheduleLoadStoreInstrs", "(", "MFI", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer11", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78977, "Length": 44, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "OffImm", ";", "}", "else", "{", "", "AddSub", "=", "", ";", "if", "(", "OffImm", "<", "", ")", "{", "AddSub", "=", "", ";", "OffImm", "=", "-", "OffImm", ";", "}", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "", "(", "AddSub", ",", "OffImm", ")", ";", "}", "EvenReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OddReg", "=", "Op1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "EvenReg", "==", "OddReg", ")", "return", "false", ";", "BaseReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["Pred", "=", "getInstrPredicate", "(", "Op0", ",", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78978, "Length": 163, "Cover_Rate": 0.346072186836518} {"Template_token": ["", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "return", "false", ";", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "!", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";"], "ground_truth": ["if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78979, "Length": 190, "Cover_Rate": 0.4033970276008493} {"Template_token": ["", "static", "bool", "definesCPSR", "(", "MachineInstr", "*", "MI", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "true", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "definesCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78980, "Length": 81, "Cover_Rate": 0.9204545454545454} {"Template_token": ["", "static", "bool", "definesCPSR", "(", "MachineInstr", "*", "MI", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "definesCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78981, "Length": 44, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "OddDeadKill", "=", "isLd", "?", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "OddUndef", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "bool", "BaseKill", "=", "BaseOp", ".", "isKill", "(", ")", ";", "bool", "BaseUndef", "=", "BaseOp", ".", "isUndef", "(", ")", ";", "bool", "OffKill", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "OffUndef", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "", ":", "", ")", ":", "(", "isT2", "?", "", ":", "", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "NewBBI", "=", "llvm", "::", "prior", "(", "MBBI", ")", ";", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ";", "unsigned", "NewOpc2", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "+", "", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "+", "", "<", "", "?", "", ":", "", ")", ":", "", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isLd", "&&", "(", "BaseKill", "||", "OffKill", ")", "&&", "(", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "", ",", "isLd", ",", "dl", ",", "NewOpc2", ",", "OddReg", ",", "OddDeadKill", ",", "false", ",", "BaseReg", ",", "false", ",", "BaseUndef", ",", "false", ",", "OffUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "isT2", ")", ";"], "ground_truth": ["NewBBI", "=", "llvm", "::", "prior", "(", "MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78982, "Length": 495, "Cover_Rate": 0.49899193548387094} {"Template_token": ["", "}", "case", "", ":", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumVLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumVSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumVLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumVSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer12", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78983, "Length": 161, "Cover_Rate": 0.40554156171284633} {"Template_token": ["", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "++", "NumLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumVLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":"], "ground_truth": ["++", "NumVSTMGened", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78984, "Length": 185, "Cover_Rate": 0.4659949622166247} {"Template_token": ["", "case", "", ":", "case", "", ":", "CheckCPSRDef", "=", "true", ";", "case", "", ":", "break", ";", "}", "if", "(", "Bytes", "==", "", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "if", "(", "!", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ")", "return", "false", ";"], "ground_truth": ["return", "CheckCPSRDef", "?", "!", "definesCPSR", "(", "MI", ")", ":", "true", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78985, "Length": 125, "Cover_Rate": 0.6510416666666666} {"Template_token": ["", "if", "(", "I", "->", "mayLoad", "(", ")", ")", "return", "false", ";", "if", "(", "I", "->", "mayStore", "(", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "j", "=", "", ",", "NumOps", "=", "I", "->", "getNumOperands", "(", ")", ";", "j", "!=", "NumOps", ";", "++", "j", ")", "{", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "j", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "Reg", ",", "Base", ")", ")", "return", "false", ";", "if", "(", "Reg", "!=", "Base", "&&", "!", "MemRegs", ".", "count", "(", "Reg", ")", ")", "AddedRegPressure", ".", "insert", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer12", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78987, "Length": 119, "Cover_Rate": 0.43911439114391143} {"Template_token": ["", "if", "(", "!", "isLd", ")", "{", "if", "(", "I", "->", "mayLoad", "(", ")", ")", "return", "false", ";", "if", "(", "I", "->", "mayStore", "(", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "j", "=", "", ",", "NumOps", "=", "I", "->", "getNumOperands", "(", ")", ";", "j", "!=", "NumOps", ";", "++", "j", ")", "{", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "j", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "Reg", ",", "Base", ")", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78988, "Length": 103, "Cover_Rate": 0.3800738007380074} {"Template_token": ["", "CurrPredReg", "=", "PredReg", ";", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "Offset", ",", "Reg", ",", "isKill", ",", "Position", ",", "MBBI", ")", ")", ";", "++", "NumMemOps", ";", "Advance", "=", "true", ";", "}", "else", "{", "if", "(", "Clobber", ")", "{", "TryMerge", "=", "true", ";", "Advance", "=", "true", ";", "}", "if", "(", "CurrOpc", "==", "Opcode", "&&", "CurrBase", "==", "Base", "&&", "CurrPred", "==", "Pred", ")", "{", "if", "(", "Offset", ">", "MemOps", ".", "back", "(", ")", ".", "Offset", ")", "{", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "Offset", ",", "Reg", ",", "isKill", ",", "Position", ",", "MBBI", ")", ")", ";", "++", "NumMemOps", ";", "Advance", "=", "true", ";", "}", "else", "{", "for", "(", "MemOpQueueIter", "I", "=", "MemOps", ".", "begin", "(", ")", ",", "E", "=", "MemOps", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "Offset", "<", "I", "->", "Offset", ")", "{", "MemOps", ".", "insert", "(", "I", ",", "MemOpQueueEntry", "(", "Offset", ",", "Reg", ",", "isKill", ",", "Position", ",", "MBBI", ")", ")", ";", "++", "NumMemOps", ";", "Advance", "=", "true", ";", "break", ";", "}", "else", "if", "(", "Offset", "==", "I", "->", "Offset", ")", "{", "break", ";", "}", "}", "}", "}", "}", "}", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "==", "E", ")", "TryMerge", "=", "true", ";", "}", "else", "if", "(", "Advance", ")", "{", "++", "Position", ";", "++", "MBBI", ";", "if", "(", "MBBI", "==", "E", ")", "TryMerge", "=", "true", ";", "}", "else", "TryMerge", "=", "true", ";", "if", "(", "TryMerge", ")", "{", "if", "(", "NumMemOps", ">", "", ")", "{", "AdvanceRS", "(", "MBB", ",", "MemOps", ")", ";", "unsigned", "Scratch", "=", "RS", "->", "FindUnusedReg", "(", "", ")", ";", "RS", "->", "forward", "(", "prior", "(", "MBBI", ")", ")", ";", "Merges", ".", "clear", "(", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "", ",", "CurrBase", ",", "CurrOpc", ",", "CurrSize", ",", "CurrPred", ",", "CurrPredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Merges", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "if", "(", "MergeBaseUpdateLSMultiple", "(", "MBB", ",", "Merges", "[", "i", "]", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "NumMerges", "+=", "Merges", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMemOps", ";", "++", "i", ")", "if", "(", "!", "MemOps", "[", "i", "]", ".", "Merged", ")", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "i", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "RS", "->", "skipTo", "(", "prior", "(", "MBBI", ")", ")", ";", "}", "else", "if", "(", "NumMemOps", "==", "", ")", "{", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "{", "++", "NumMerges", ";", "RS", "->", "forward", "(", "prior", "(", "MBBI", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer12", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78989, "Length": 456, "Cover_Rate": 0.5643564356435643} {"Template_token": ["", "unsigned", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isAM5", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "bool", "isAM2", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "if", "(", "isi32Load", "(", "Opcode", ")", "||", "isi32Store", "(", "Opcode", ")", ")", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isAM5", "&&", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "!=", "", ")", "return", "false", ";", "bool", "isLd", "=", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "if", "(", "isLd", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "DoMerge", "=", "false", ";", "", "AddSub", "=", "", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Limit", "=", "isAM5", "?", "", ":", "(", "isAM2", "?", "", ":", "", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "isMatchingIncrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ",", "AddSub", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "!", "isAM5", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "AddSub", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", ")", "return", "false", ";"], "ground_truth": ["if", "(", "isAM5", ")", "{"], "File": "ARMLoadStoreOptimizer12", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78990, "Length": 467, "Cover_Rate": 0.4296228150873965} {"Template_token": ["", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "ground_truth": ["for", "(", "unsigned", "OpNum", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78991, "Length": 262, "Cover_Rate": 0.4628975265017668} {"Template_token": ["", "int", "ImmedOffset", "=", "isThumb2", "?", "", "(", "Offset", ")", ":", "", "(", "Offset", ")", ";", "if", "(", "ImmedOffset", "==", "-", "", ")", "return", "false", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "Base", "=", "NewBase", ";", "BaseKill", "=", "true", ";", "}", "bool", "isDef", "=", "(", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "Opcode", "=", "getLoadStoreMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "if", "(", "!", "Opcode", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumRegs", ";", "++", "i", ")", "MIB", "=", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getDefRegState", "(", "isDef", ")", "|", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImpDefs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "ImpDefs", "[", "i", "]", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer12", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78992, "Length": 239, "Cover_Rate": 0.4596153846153846} {"Template_token": ["", "}", "}", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "", ">", "Regs", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ImpDefs", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "bool", "isKill", "=", "memOps", "[", "i", "]", ".", "isKill", "||", "KilledRegs", ".", "count", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "for", "(", "MIOperands", "MO", "(", "memOps", "[", "i", "]", ".", "MBBI", ")", ";", "MO", ".", "isValid", "(", ")", ";", "++", "MO", ")", "{", "if", "(", "!", "MO", "->", "isReg", "(", ")", "||", "!", "MO", "->", "isDef", "(", ")", "||", "!", "MO", "->", "isImplicit", "(", ")", "||", "MO", "->", "isDead", "(", ")", ")", "continue", ";", "unsigned", "DefReg", "=", "MO", "->", "getReg", "(", ")", ";", "if", "(", "std", "::", "find", "(", "ImpDefs", ".", "begin", "(", ")", ",", "ImpDefs", ".", "end", "(", ")", ",", "DefReg", ")", "==", "ImpDefs", ".", "end", "(", ")", ")", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "Loc", "=", "memOps", "[", "insertAfter", "]", ".", "MBBI", ";", "++", "Loc", ";", "if", "(", "!", "MergeOps", "(", "MBB", ",", "Loc", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ",", "ImpDefs", ")", ")", "return", ";"], "ground_truth": ["Merges", ".", "push_back", "(", "prior", "(", "Loc", ")", ")", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78993, "Length": 237, "Cover_Rate": 0.4121739130434783} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "Ops", ".", "pop_back", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "InsertPos", ")", "||", "InsertPos", "->", "isDebugValue", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "unsigned", "EvenReg", "=", "", ",", "OddReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "OddReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ")", ";", "MRI", "->", "constrainRegClass", "(", "EvenReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "OddReg", ",", "TRC", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "OddReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "concatenateMemOperands", "(", "MIB", ",", "Op0", ",", "Op1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ")", ".", "addReg", "(", "OddReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "concatenateMemOperands", "(", "MIB", ",", "Op0", ",", "Op1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumSTRDFormed", ";", "}", "MBB", "->", "erase", "(", "Op0", ")", ";", "MBB", "->", "erase", "(", "Op1", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "EvenReg", ",", "", ",", "OddReg", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "OddReg", ",", "", ",", "EvenReg", ")", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "{", "MachineInstr", "*", "Op", "=", "Ops", ".", "back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "MBB", "->", "splice", "(", "InsertPos", ",", "MBB", ",", "Op", ")", ";", "}", "}", "NumLdStMoved", "+=", "NumMove", ";", "RetVal", "=", "true", ";", "}", "}", "}"], "ground_truth": ["return", "RetVal", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78995, "Length": 502, "Cover_Rate": 0.5540838852097131} {"Template_token": ["", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "FirstReg", ",", "SecondReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", "->", "constrainRegClass", "(", "FirstReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "SecondReg", ",", "TRC", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "FirstReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SecondReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", ".", "setMemRefs", "(", "Op0", "->", "mergeMemRefsWith", "(", "*", "Op1", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "FirstReg", ")", ".", "addReg", "(", "SecondReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", ".", "setMemRefs", "(", "Op0", "->", "mergeMemRefsWith", "(", "*", "Op1", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";"], "ground_truth": ["++", "NumSTRDFormed", ";"], "File": "ARMLoadStoreOptimizer13", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78996, "Length": 290, "Cover_Rate": 0.3002070393374741} {"Template_token": ["", "for", "(", "int", "i", "=", "NumMove", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "MemOps", ".", "insert", "(", "Ops", "[", "i", "]", ")", ";", "MemRegs", ".", "insert", "(", "Ops", "[", "i", "]", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "bool", "DoMove", "=", "(", "LastLoc", "-", "FirstLoc", ")", "<=", "NumMove", "*", "", ";", "if", "(", "DoMove", ")", "DoMove", "=", "IsSafeAndProfitableToMove", "(", "isLd", ",", "Base", ",", "FirstOp", ",", "LastOp", ",", "MemOps", ",", "MemRegs", ",", "TRI", ")", ";", "if", "(", "!", "DoMove", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "Ops", ".", "pop_back", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "InsertPos", ")", "||", "InsertPos", "->", "isDebugValue", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "unsigned", "FirstReg", "=", "", ",", "SecondReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "FirstReg", ",", "SecondReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", "->", "constrainRegClass", "(", "FirstReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "SecondReg", ",", "TRC", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "FirstReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SecondReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", ".", "setMemRefs", "(", "Op0", "->", "mergeMemRefsWith", "(", "*", "Op1", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "FirstReg", ")", ".", "addReg", "(", "SecondReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", ".", "setMemRefs", "(", "Op0", "->", "mergeMemRefsWith", "(", "*", "Op1", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";"], "ground_truth": ["++", "NumSTRDFormed", ";"], "File": "ARMLoadStoreOptimizer13", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78997, "Length": 504, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "unsigned", "LoadStoreOpcode", "=", "IsLoad", "?", "", ":", "", ";", "assert", "(", "Regs", ".", "size", "(", ")", "==", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOpcode", ")", ")", ";", "if", "(", "IsLoad", ")", "{", "MIB", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ";", "}", "MIB", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", ".", "cloneMergedMemRefs", "(", "Instrs", ")", ";", "return", "MIB", ".", "getInstr", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer14", "Func": "CreateLoadStoreDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78998, "Length": 157, "Cover_Rate": 0.6434426229508197} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugInstr", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "NextMBBI", "==", "EndMBBI", ")", "return", "EndMBBI", ";", "Offset", "=", "isIncrementOrDecrement", "(", "*", "NextMBBI", ",", "Reg", ",", "Pred", ",", "PredReg", ")", ";"], "ground_truth": ["return", "Offset", "==", "", "?", "EndMBBI", ":", "NextMBBI", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "findIncDecAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79001, "Length": 59, "Cover_Rate": 0.5221238938053098} {"Template_token": ["", "do", "{", "const", "MachineInstr", "*", "MI", "=", "MemOps", "[", "SIndex", "]", ".", "MI", ";", "int", "Offset", "=", "MemOps", "[", "SIndex", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "PMO", "=", "getLoadStoreRegOp", "(", "*", "MI", ")", ";", "Register", "PReg", "=", "PMO", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "PMO", ".", "isUndef", "(", ")", "?", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ":", "TRI", "->", "getEncodingValue", "(", "PReg", ")", ";", "unsigned", "Latest", "=", "SIndex", ";", "unsigned", "Earliest", "=", "SIndex", ";", "unsigned", "Count", "=", "", ";", "bool", "CanMergeToLSDouble", "=", "STI", "->", "isThumb2", "(", ")", "&&", "isNotVFP", "&&", "isValidLSDoubleOffset", "(", "Offset", ")", ";", "if", "(", "STI", "->", "isCortexM3", "(", ")", "&&", "isi32Load", "(", "Opcode", ")", "&&", "PReg", "==", "getLoadStoreBaseOp", "(", "*", "MI", ")", ".", "getReg", "(", ")", ")", "CanMergeToLSDouble", "=", "false", ";", "bool", "CanMergeToLSMulti", "=", "true", ";", "if", "(", "STI", "->", "hasSlowOddRegister", "(", ")", "&&", "!", "isNotVFP", "&&", "(", "PRegNum", "%", "", ")", "==", "", ")", "CanMergeToLSMulti", "=", "false", ";", "if", "(", "PReg", "==", "", "||", "PReg", "==", "", ")", "CanMergeToLSMulti", "=", "CanMergeToLSDouble", "=", "false", ";", "if", "(", "AssumeMisalignedLoadStores", "&&", "!", "mayCombineMisaligned", "(", "*", "STI", ",", "*", "MI", ")", ")", "CanMergeToLSMulti", "=", "CanMergeToLSDouble", "=", "false", ";", "unsigned", "Limit", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "Limit", "=", "UINT_MAX", ";", "break", ";", "case", "", ":", "case", "", ":", "Limit", "=", "", ";", "break", ";", "}", "for", "(", "unsigned", "I", "=", "SIndex", "+", "", ";", "I", "<", "EIndex", ";", "++", "I", ",", "++", "Count", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "I", "]", ".", "Offset", ";", "if", "(", "NewOffset", "!=", "Offset", "+", "(", "int", ")", "Size", ")", "break", ";"], "ground_truth": ["const", "MachineOperand", "&", "MO", "=", "getLoadStoreRegOp", "(", "*", "MemOps", "[", "I", "]", ".", "MI", ")", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "FormCandidates", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79004, "Length": 283, "Cover_Rate": 0.434715821812596} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "RegDeadKill", ")", "|", "getUndefRegState", "(", "RegUndef", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", "|", "getUndefRegState", "(", "BaseUndef", ")", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer14", "Func": "InsertLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79005, "Length": 80, "Cover_Rate": 0.35555555555555557} {"Template_token": ["", "int", "Scale", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Scale", "=", "", ";", "CheckCPSRDef", "=", "true", ";", "break", ";", "case", "", ":", "Scale", "=", "-", "", ";", "CheckCPSRDef", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Scale", "=", "-", "", ";", "CheckCPSRDef", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "CheckCPSRDef", "=", "true", ";", "break", ";", "case", "", ":", "Scale", "=", "", ";", "CheckCPSRDef", "=", "false", ";", "break", ";", "case", "", ":", "Scale", "=", "-", "", ";", "CheckCPSRDef", "=", "false", ";", "break", ";"], "ground_truth": ["default", ":", "return", "", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "isIncrementOrDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79006, "Length": 110, "Cover_Rate": 0.48034934497816595} {"Template_token": ["", "case", "", ":", "case", "", ":", "Scale", "=", "-", "", ";", "CheckCPSRDef", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "CheckCPSRDef", "=", "true", ";", "break", ";", "case", "", ":", "Scale", "=", "", ";", "CheckCPSRDef", "=", "false", ";", "break", ";", "case", "", ":", "Scale", "=", "-", "", ";", "CheckCPSRDef", "=", "false", ";", "break", ";", "default", ":", "return", "", ";", "}"], "ground_truth": ["Register", "MIPredReg", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "isIncrementOrDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79007, "Length": 72, "Cover_Rate": 0.314410480349345} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "const", "MachineMemOperand", "&", "MMO", "=", "*", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MMO", ".", "isVolatile", "(", ")", "||", "MMO", ".", "isAtomic", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "MMO", ".", "getAlign", "(", ")", "<", "Align", "(", "", ")", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "isMemoryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79008, "Length": 98, "Cover_Rate": 0.4375} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "const", "MachineMemOperand", "&", "MMO", "=", "*", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MMO", ".", "isVolatile", "(", ")", "||", "MMO", ".", "isAtomic", "(", ")", ")", "return", "false", ";", "if", "(", "MMO", ".", "getAlign", "(", ")", "<", "Align", "(", "", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "isMemoryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79009, "Length": 166, "Cover_Rate": 0.7410714285714286} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "Reg", ",", "Base", ")", ")", "return", "false", ";", "if", "(", "Reg", "!=", "Base", "&&", "!", "MemRegs", ".", "count", "(", "Reg", ")", ")", "AddedRegPressure", ".", "insert", "(", "Reg", ")", ";", "}", "}", "if", "(", "MemRegs", ".", "size", "(", ")", "<=", "", ")", "return", "true", ";"], "ground_truth": ["return", "AddedRegPressure", ".", "size", "(", ")", "<=", "MemRegs", ".", "size", "(", ")", "*", "", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79010, "Length": 91, "Cover_Rate": 0.33090909090909093} {"Template_token": ["", "SmallSet", "<", "unsigned", ",", "", ">", "AddedRegPressure", ";", "while", "(", "++", "I", "!=", "E", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", "||", "MemOps", ".", "count", "(", "&", "*", "I", ")", ")", "continue", ";", "if", "(", "I", "->", "isCall", "(", ")", "||", "I", "->", "isTerminator", "(", ")", "||", "I", "->", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "I", "->", "mayStore", "(", ")", "||", "(", "!", "isLd", "&&", "I", "->", "mayLoad", "(", ")", ")", ")", "for", "(", "MachineInstr", "*", "MemOp", ":", "MemOps", ")", "if", "(", "I", "->", "mayAlias", "(", "AA", ",", "*", "MemOp", ",", "false", ")", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79011, "Length": 102, "Cover_Rate": 0.3709090909090909} {"Template_token": ["", "if", "(", "!", "Overlap", ")", "{", "for", "(", "const", "MemOpQueueEntry", "&", "E", ":", "MemOps", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "E", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Overlap", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Overlap", ")", "{", "if", "(", "Offset", ">", "MemOps", ".", "back", "(", ")", ".", "Offset", ")", "{", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "else", "{", "MemOpQueue", "::", "iterator", "MI", ",", "ME", ";", "for", "(", "MI", "=", "MemOps", ".", "begin", "(", ")", ",", "ME", "=", "MemOps", ".", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "if", "(", "Offset", "<", "MI", "->", "Offset", ")", "{", "break", ";", "}", "if", "(", "Offset", "==", "MI", "->", "Offset", ")", "{", "MI", "=", "ME", ";", "break", ";", "}", "}", "if", "(", "MI", "!=", "MemOps", ".", "end", "(", ")", ")", "{", "MemOps", ".", "insert", "(", "MI", ",", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "}", "}", "}", "MBBI", "=", "I", ";", "--", "Position", ";", "}", "else", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MergeBaseCandidates", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "{", "FormCandidates", "(", "MemOps", ")", ";", "CurrBase", "=", "", ";", "CurrOpc", "=", "~", "", ";", "CurrPred", "=", "", ";", "MemOps", ".", "clear", "(", ")", ";", "}", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "FormCandidates", "(", "MemOps", ")", ";", "auto", "LessThan", "=", "[", "]", "(", "const", "MergeCandidate", "*", "M0", ",", "const", "MergeCandidate", "*", "M1", ")", "{", "return", "M0", "->", "InsertPos", "<", "M1", "->", "InsertPos", ";", "}", ";", "llvm", "::", "sort", "(", "Candidates", ",", "LessThan", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "const", "MergeCandidate", "*", "Candidate", ":", "Candidates", ")", "{", "if", "(", "Candidate", "->", "CanMergeToLSMulti", "||", "Candidate", "->", "CanMergeToLSDouble", ")", "{", "MachineInstr", "*", "Merged", "=", "MergeOpsUpdate", "(", "*", "Candidate", ")", ";", "if", "(", "Merged", ")", "{", "Changed", "=", "true", ";", "unsigned", "Opcode", "=", "Merged", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "MergeBaseUpdateLSDouble", "(", "*", "Merged", ")", ";", "else", "MergeBaseUpdateLSMultiple", "(", "Merged", ")", ";", "}", "else", "{", "for", "(", "MachineInstr", "*", "MI", ":", "Candidate", "->", "Instrs", ")", "{", "if", "(", "MergeBaseUpdateLoadStore", "(", "MI", ")", ")", "Changed", "=", "true", ";", "}", "}", "}", "else", "{", "assert", "(", "Candidate", "->", "Instrs", ".", "size", "(", ")", "==", "", ")", ";", "if", "(", "MergeBaseUpdateLoadStore", "(", "Candidate", "->", "Instrs", ".", "front", "(", ")", ")", ")", "Changed", "=", "true", ";", "}", "}", "Candidates", ".", "clear", "(", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "MergeBaseCandidates", ")", "MergeBaseUpdateLSDouble", "(", "*", "MI", ")", ";"], "ground_truth": ["MergeBaseCandidates", ".", "clear", "(", ")", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79012, "Length": 488, "Cover_Rate": 0.636245110821382} {"Template_token": ["", "}", "}", "if", "(", "MI", "!=", "MemOps", ".", "end", "(", ")", ")", "{", "MemOps", ".", "insert", "(", "MI", ",", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "}", "}", "}", "MBBI", "=", "I", ";", "--", "Position", ";", "}", "else", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MergeBaseCandidates", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "{", "FormCandidates", "(", "MemOps", ")", ";", "CurrBase", "=", "", ";", "CurrOpc", "=", "~", "", ";", "CurrPred", "=", "", ";", "MemOps", ".", "clear", "(", ")", ";", "}", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "FormCandidates", "(", "MemOps", ")", ";", "auto", "LessThan", "=", "[", "]", "(", "const", "MergeCandidate", "*", "M0", ",", "const", "MergeCandidate", "*", "M1", ")", "{", "return", "M0", "->", "InsertPos", "<", "M1", "->", "InsertPos", ";", "}", ";", "llvm", "::", "sort", "(", "Candidates", ",", "LessThan", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "const", "MergeCandidate", "*", "Candidate", ":", "Candidates", ")", "{", "if", "(", "Candidate", "->", "CanMergeToLSMulti", "||", "Candidate", "->", "CanMergeToLSDouble", ")", "{", "MachineInstr", "*", "Merged", "=", "MergeOpsUpdate", "(", "*", "Candidate", ")", ";", "if", "(", "Merged", ")", "{", "Changed", "=", "true", ";", "unsigned", "Opcode", "=", "Merged", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "MergeBaseUpdateLSDouble", "(", "*", "Merged", ")", ";"], "ground_truth": ["else", "MergeBaseUpdateLSMultiple", "(", "Merged", ")", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79013, "Length": 252, "Cover_Rate": 0.3285528031290743} {"Template_token": ["", "static", "bool", "mayCombineMisaligned", "(", "const", "TargetSubtargetInfo", "&", "STI", ",", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "isi32Load", "(", "Opcode", ")", "&&", "!", "isi32Store", "(", "Opcode", ")", ")", "return", "true", ";", "if", "(", "getLoadStoreBaseOp", "(", "MI", ")", ".", "getReg", "(", ")", "==", "", "&&", "STI", ".", "getFrameLowering", "(", ")", "->", "getTransientStackAlign", "(", ")", ">=", "Align", "(", "", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "mayCombineMisaligned", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79015, "Length": 75, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "}", "else", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "", ")", ";", "if", "(", "isAM2", "&&", "NewOpc", "==", "", ")", "{", "int", "Imm", "=", "", "(", "AddSub", ",", "Bytes", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "Base", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "Base", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer14", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79016, "Length": 303, "Cover_Rate": 0.33150984682713347} {"Template_token": ["", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "}", "else", "return", "false", ";", "}", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "MIB", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "assert", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", ";", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ";", "}"], "ground_truth": ["MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "MergeBaseUpdateLSDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79018, "Length": 157, "Cover_Rate": 0.3277661795407098} {"Template_token": ["", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "hasMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ">=", "", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";", "else", "return", "false", ";", "}", "}", "if", "(", "MergeInstr", "!=", "MBB", ".", "end", "(", ")", ")", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "OpNum", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands", "(", ")", ")", ";"], "ground_truth": ["MBB", ".", "erase", "(", "MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79019, "Length": 300, "Cover_Rate": 0.5988023952095808} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "int", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "hasMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ">=", "", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}"], "ground_truth": ["if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79020, "Length": 262, "Cover_Rate": 0.5229540918163673} {"Template_token": ["", "", "Pred", "=", "getInstrPredicate", "(", "*", "First", ",", "PredReg", ")", ";", "DebugLoc", "DL", "=", "First", "->", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Merged", "=", "nullptr", ";", "if", "(", "Cand", ".", "CanMergeToLSDouble", ")", "Merged", "=", "CreateLoadStoreDouble", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ",", "Cand", ".", "Instrs", ")", ";", "if", "(", "!", "Merged", "&&", "Cand", ".", "CanMergeToLSMulti", ")", "Merged", "=", "CreateLoadStoreMulti", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ",", "Cand", ".", "Instrs", ")", ";", "if", "(", "!", "Merged", ")", "return", "nullptr", ";", "iterator", "EarliestI", "(", "Cand", ".", "Instrs", "[", "Cand", ".", "EarliestMIIdx", "]", ")", ";", "bool", "EarliestAtBegin", "=", "false", ";", "if", "(", "EarliestI", "==", "MBB", ".", "begin", "(", ")", ")", "{", "EarliestAtBegin", "=", "true", ";", "}", "else", "{", "EarliestI", "=", "std", "::", "prev", "(", "EarliestI", ")", ";", "}", "for", "(", "MachineInstr", "*", "MI", ":", "Cand", ".", "Instrs", ")", "MBB", ".", "erase", "(", "MI", ")", ";", "if", "(", "EarliestAtBegin", ")", "EarliestI", "=", "MBB", ".", "begin", "(", ")", ";", "else", "EarliestI", "=", "std", "::", "next", "(", "EarliestI", ")", ";", "auto", "FixupRange", "=", "make_range", "(", "EarliestI", ",", "iterator", "(", "Merged", ")", ")", ";", "if", "(", "isLoadSingle", "(", "Opcode", ")", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "FixupRange", ")", "{", "for", "(", "unsigned", "&", "ImpDefReg", ":", "ImpDefs", ")", "{", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "ImpDefReg", ")", "continue", ";", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "MO", ".", "setIsUndef", "(", ")", ";", "else", "if", "(", "MO", ".", "isDef", "(", ")", ")", "ImpDefReg", "=", "", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer14", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79021, "Length": 293, "Cover_Rate": 0.39014647137150466} {"Template_token": ["", "while", "(", "PrevI", "->", "isDebugInstr", "(", ")", "&&", "PrevI", "!=", "MBB", ".", "begin", "(", ")", ")", "--", "PrevI", ";", "MachineInstr", "&", "PrevMI", "=", "*", "PrevI", ";", "unsigned", "Opcode", "=", "PrevMI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", ".", "getOperand", "(", "PrevMI", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "", ":", "", ")", ";", "assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "", ")", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "PrevMI", ".", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MO", ".", "setReg", "(", "", ")", ";", "PrevMI", ".", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getFrameInfo", "(", ")", ";", "assert", "(", "MFI", ".", "isCalleeSavedInfoValid", "(", ")", "&&", "", ")", ";", "for", "(", "CalleeSavedInfo", "&", "Info", ":", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", "{", "if", "(", "Info", ".", "getReg", "(", ")", "==", "", ")", "{", "Info", ".", "setRestored", "(", "false", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer14", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79022, "Length": 223, "Cover_Rate": 0.6194444444444445} {"Template_token": ["", "break", ";", "}", "if", "(", "!", "MI", ".", "isDebugInstr", "(", ")", ")", "MI2LocMap", "[", "&", "MI", "]", "=", "++", "Loc", ";", "if", "(", "!", "isMemoryOp", "(", "MI", ")", ")", "continue", ";", "Register", "PredReg", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "!=", "", ")", "continue", ";", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "isLd", "=", "isLoadSingle", "(", "Opc", ")", ";", "Register", "Base", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "auto", "FindBases", "=", "[", "&", "]", "(", "Base2InstMap", "&", "Base2Ops", ",", "BaseVec", "&", "Bases", ")", "{", "MapIt", "BI", "=", "Base2Ops", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "==", "Base2Ops", ".", "end", "(", ")", ")", "{", "Base2Ops", "[", "Base", "]", ".", "push_back", "(", "&", "MI", ")", ";", "Bases", ".", "push_back", "(", "Base", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "*", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer14", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79023, "Length": 197, "Cover_Rate": 0.343804537521815} {"Template_token": ["", "if", "(", "IsLoad", "||", "IsStore", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "getImmScale", "(", "Opc", ")", ";", "Register", "InstrSrcReg", "=", "getLoadStoreRegOp", "(", "*", "MBBI", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", ">=", "", "&&", "!", "(", "IsStore", "&&", "InstrSrcReg", "==", "Base", ")", ")", "MO", ".", "setImm", "(", "Offset", ")", ";", "else", "InsertSub", "=", "true", ";", "}", "else", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "definesCPSR", "(", "*", "MBBI", ")", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "(", "Opc", "==", "", ")", "?", "MO", ".", "getImm", "(", ")", "+", "WordOffset", "*", "", ":", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "", ";", "if", "(", "Offset", ">=", "", "&&", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "{", "MO", ".", "setImm", "(", "Offset", ")", ";", "return", ";", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "if", "(", "definesCPSR", "(", "*", "MBBI", ")", "||", "MBBI", "->", "isCall", "(", ")", "||", "MBBI", "->", "isBranch", "(", ")", ")", "{"], "ground_truth": ["InsertSub", "=", "true", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "UpdateBaseRegUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79025, "Length": 220, "Cover_Rate": 0.43564356435643564} {"Template_token": ["", "for", "(", ";", "MBBI", "!=", "MBB", ".", "end", "(", ")", ";", "++", "MBBI", ")", "{", "bool", "InsertSub", "=", "false", ";", "unsigned", "Opc", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "if", "(", "MBBI", "->", "readsRegister", "(", "Base", ")", ")", "{", "int", "Offset", ";", "bool", "IsLoad", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "bool", "IsStore", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "if", "(", "IsLoad", "||", "IsStore", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "getImmScale", "(", "Opc", ")", ";", "Register", "InstrSrcReg", "=", "getLoadStoreRegOp", "(", "*", "MBBI", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", ">=", "", "&&", "!", "(", "IsStore", "&&", "InstrSrcReg", "==", "Base", ")", ")", "MO", ".", "setImm", "(", "Offset", ")", ";", "else", "InsertSub", "=", "true", ";", "}", "else", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "definesCPSR", "(", "*", "MBBI", ")", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "(", "Opc", "==", "", ")", "?", "MO", ".", "getImm", "(", ")", "+", "WordOffset", "*", "", ":", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "", ";", "if", "(", "Offset", ">=", "", "&&", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "{", "MO", ".", "setImm", "(", "Offset", ")", ";", "return", ";", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "if", "(", "definesCPSR", "(", "*", "MBBI", ")", "||", "MBBI", "->", "isCall", "(", ")", "||", "MBBI", "->", "isBranch", "(", ")", ")", "{", "InsertSub", "=", "true", ";", "}", "if", "(", "InsertSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Base", ")", ".", "add", "(", "t1CondCodeOp", "(", "true", ")", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "WordOffset", "*", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "UpdateBaseRegUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79026, "Length": 348, "Cover_Rate": 0.689108910891089} {"Template_token": ["", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isAtomic", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "&", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", ".", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "*", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "OffImm", ";", "}", "else", "{", "", "AddSub", "=", "", ";", "if", "(", "OffImm", "<", "", ")", "{", "AddSub", "=", "", ";", "OffImm", "=", "-", "OffImm", ";", "}", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "", "(", "AddSub", ",", "OffImm", ")", ";", "}", "FirstReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SecondReg", "=", "Op1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "FirstReg", "==", "SecondReg", ")", "return", "false", ";", "BaseReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "(", "*", "Op0", ",", "PredReg", ")", ";"], "ground_truth": ["dl", "=", "Op0", "->", "getDebugLoc", "(", ")", ";"], "File": "ARMLoadStoreOptimizer15", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79027, "Length": 302, "Cover_Rate": 0.6317991631799164} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugInstr", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "NextMBBI", "==", "EndMBBI", ")", "return", "EndMBBI", ";", "Offset", "=", "isIncrementOrDecrement", "(", "*", "NextMBBI", ",", "Reg", ",", "Pred", ",", "PredReg", ")", ";"], "ground_truth": ["return", "Offset", "==", "", "?", "EndMBBI", ":", "NextMBBI", ";"], "File": "ARMLoadStoreOptimizer15", "Func": "findIncDecAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79028, "Length": 70, "Cover_Rate": 0.6194690265486725} {"Template_token": ["", "if", "(", "MBBI", "==", "BeginMBBI", ")", "return", "EndMBBI", ";", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "->", "isDebugInstr", "(", ")", "&&", "PrevMBBI", "!=", "BeginMBBI", ")", "--", "PrevMBBI", ";"], "ground_truth": ["Offset", "=", "isIncrementOrDecrement", "(", "*", "PrevMBBI", ",", "Reg", ",", "Pred", ",", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer15", "Func": "findIncDecBefore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79029, "Length": 50, "Cover_Rate": 0.4032258064516129} {"Template_token": ["", "bool", "BaseKill", "=", "BaseOp", ".", "isKill", "(", ")", ";", "bool", "BaseUndef", "=", "BaseOp", ".", "isUndef", "(", ")", ";", "assert", "(", "(", "isT2", "||", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "&&", "", ")", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "*", "MI", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "", ":", "", ")", ":", "(", "isT2", "?", "", ":", "", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "++", "NumSTRD2STM", ";", "}", "}", "else", "{"], "ground_truth": ["unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ";"], "File": "ARMLoadStoreOptimizer15", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79030, "Length": 308, "Cover_Rate": 0.33587786259541985} {"Template_token": ["", "case", "", ":", "Scale", "=", "", ";", "CheckCPSRDef", "=", "true", ";", "break", ";", "case", "", ":", "Scale", "=", "-", "", ";", "CheckCPSRDef", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Scale", "=", "-", "", ";", "CheckCPSRDef", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "CheckCPSRDef", "=", "true", ";", "break", ";", "case", "", ":", "Scale", "=", "", ";", "CheckCPSRDef", "=", "false", ";", "break", ";", "case", "", ":", "Scale", "=", "-", "", ";", "CheckCPSRDef", "=", "false", ";", "break", ";", "default", ":", "return", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer15", "Func": "isIncrementOrDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79031, "Length": 99, "Cover_Rate": 0.43231441048034935} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "const", "MachineMemOperand", "&", "MMO", "=", "*", "*", "MI", ".", "memoperands_begin", "(", ")", ";"], "ground_truth": ["if", "(", "MMO", ".", "isVolatile", "(", ")", "||", "MMO", ".", "isAtomic", "(", ")", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer15", "Func": "isMemoryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79032, "Length": 97, "Cover_Rate": 0.43891402714932126} {"Template_token": ["", "for", "(", "const", "MemOpQueueEntry", "&", "E", ":", "MemOps", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "E", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Overlap", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Overlap", ")", "{", "if", "(", "Offset", ">", "MemOps", ".", "back", "(", ")", ".", "Offset", ")", "{", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "else", "{", "MemOpQueue", "::", "iterator", "MI", ",", "ME", ";", "for", "(", "MI", "=", "MemOps", ".", "begin", "(", ")", ",", "ME", "=", "MemOps", ".", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "if", "(", "Offset", "<", "MI", "->", "Offset", ")", "{", "break", ";", "}", "if", "(", "Offset", "==", "MI", "->", "Offset", ")", "{", "MI", "=", "ME", ";", "break", ";", "}", "}", "if", "(", "MI", "!=", "MemOps", ".", "end", "(", ")", ")", "{", "MemOps", ".", "insert", "(", "MI", ",", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "}", "}", "}", "MBBI", "=", "I", ";", "--", "Position", ";", "}", "else", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MergeBaseCandidates", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "{", "FormCandidates", "(", "MemOps", ")", ";", "CurrBase", "=", "", ";", "CurrOpc", "=", "~", "", ";", "CurrPred", "=", "", ";", "MemOps", ".", "clear", "(", ")", ";", "}", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "FormCandidates", "(", "MemOps", ")", ";", "auto", "LessThan", "=", "[", "]", "(", "const", "MergeCandidate", "*", "M0", ",", "const", "MergeCandidate", "*", "M1", ")", "{", "return", "M0", "->", "InsertPos", "<", "M1", "->", "InsertPos", ";", "}", ";", "llvm", "::", "sort", "(", "Candidates", ",", "LessThan", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "const", "MergeCandidate", "*", "Candidate", ":", "Candidates", ")", "{", "if", "(", "Candidate", "->", "CanMergeToLSMulti", "||", "Candidate", "->", "CanMergeToLSDouble", ")", "{", "MachineInstr", "*", "Merged", "=", "MergeOpsUpdate", "(", "*", "Candidate", ")", ";", "if", "(", "Merged", ")", "{", "Changed", "=", "true", ";", "unsigned", "Opcode", "=", "Merged", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "MergeBaseUpdateLSDouble", "(", "*", "Merged", ")", ";", "else", "MergeBaseUpdateLSMultiple", "(", "Merged", ")", ";", "}", "else", "{", "for", "(", "MachineInstr", "*", "MI", ":", "Candidate", "->", "Instrs", ")", "{", "if", "(", "MergeBaseUpdateLoadStore", "(", "MI", ")", ")", "Changed", "=", "true", ";", "}", "}", "}", "else", "{", "assert", "(", "Candidate", "->", "Instrs", ".", "size", "(", ")", "==", "", ")", ";", "if", "(", "MergeBaseUpdateLoadStore", "(", "Candidate", "->", "Instrs", ".", "front", "(", ")", ")", ")", "Changed", "=", "true", ";", "}", "}", "Candidates", ".", "clear", "(", ")", ";"], "ground_truth": ["for", "(", "MachineInstr", "*", "MI", ":", "MergeBaseCandidates", ")", "MergeBaseUpdateLSDouble", "(", "*", "MI", ")", ";"], "File": "ARMLoadStoreOptimizer15", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79033, "Length": 476, "Cover_Rate": 0.6189856957087126} {"Template_token": ["", "I", "=", "MBBI", ")", "{", "MBBI", "=", "std", "::", "prev", "(", "I", ")", ";", "if", "(", "FixInvalidRegPairOp", "(", "MBB", ",", "MBBI", ")", ")", "continue", ";", "++", "Position", ";", "if", "(", "isMemoryOp", "(", "*", "MBBI", ")", ")", "{", "unsigned", "Opcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "Register", "Base", "=", "getLoadStoreBaseOp", "(", "*", "MBBI", ")", ".", "getReg", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MBBI", ",", "PredReg", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "*", "MBBI", ")", ";", "if", "(", "CurrBase", "==", "", ")", "{", "CurrBase", "=", "Base", ";", "CurrOpc", "=", "Opcode", ";", "CurrPred", "=", "Pred", ";", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "if", "(", "CurrOpc", "==", "Opcode", "&&", "CurrBase", "==", "Base", "&&", "CurrPred", "==", "Pred", ")", "{", "bool", "Overlap", "=", "false", ";", "if", "(", "isLoadSingle", "(", "Opcode", ")", ")", "{", "Overlap", "=", "(", "Base", "==", "Reg", ")", ";", "if", "(", "!", "Overlap", ")", "{", "for", "(", "const", "MemOpQueueEntry", "&", "E", ":", "MemOps", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "E", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Overlap", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Overlap", ")", "{", "if", "(", "Offset", ">", "MemOps", ".", "back", "(", ")", ".", "Offset", ")", "{", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "else", "{", "MemOpQueue", "::", "iterator", "MI", ",", "ME", ";", "for", "(", "MI", "=", "MemOps", ".", "begin", "(", ")", ",", "ME", "=", "MemOps", ".", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "if", "(", "Offset", "<", "MI", "->", "Offset", ")", "{", "break", ";", "}", "if", "(", "Offset", "==", "MI", "->", "Offset", ")", "{", "MI", "=", "ME", ";", "break", ";", "}", "}", "if", "(", "MI", "!=", "MemOps", ".", "end", "(", ")", ")", "{", "MemOps", ".", "insert", "(", "MI", ",", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "}", "}", "}", "MBBI", "=", "I", ";", "--", "Position", ";", "}", "else", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MergeBaseCandidates", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "{", "FormCandidates", "(", "MemOps", ")", ";", "CurrBase", "=", "", ";", "CurrOpc", "=", "~", "", ";", "CurrPred", "=", "", ";", "MemOps", ".", "clear", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer15", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79034, "Length": 450, "Cover_Rate": 0.5851755526657998} {"Template_token": ["", "if", "(", "!", "isAM5", "&&", "Offset", "==", "Bytes", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "if", "(", "Offset", "==", "-", "Bytes", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "Offset", "==", "Bytes", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "Offset", "==", "-", "Bytes", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "return", "false", ";", "}", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "", "AddSub", "=", "Offset", "<", "", "?", "", ":", "", ";", "bool", "isLd", "=", "isLoadSingle", "(", "Opcode", ")", ";", "if", "(", "isAM5", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "isLd", "?", "BaseKill", ":", "false", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "(", "isLd", "?", "getDefRegState", "(", "true", ")", ":", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "else", "if", "(", "isLd", ")", "{", "if", "(", "isAM2", ")", "{", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "else", "{", "int", "Imm", "=", "", "(", "AddSub", ",", "Bytes", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "ARMLoadStoreOptimizer15", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79035, "Length": 396, "Cover_Rate": 0.43231441048034935} {"Template_token": ["", "Register", "Base", "=", "BaseOP", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "BaseOP", ".", "isKill", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "int", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "hasMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ">=", "", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";", "else", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer15", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79036, "Length": 320, "Cover_Rate": 0.6361829025844931} {"Template_token": ["", "if", "(", "EarliestAtBegin", ")", "EarliestI", "=", "MBB", ".", "begin", "(", ")", ";", "else", "EarliestI", "=", "std", "::", "next", "(", "EarliestI", ")", ";", "auto", "FixupRange", "=", "make_range", "(", "EarliestI", ",", "iterator", "(", "Merged", ")", ")", ";", "if", "(", "isLoadSingle", "(", "Opcode", ")", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "FixupRange", ")", "{", "for", "(", "unsigned", "&", "ImpDefReg", ":", "ImpDefs", ")", "{", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "ImpDefReg", ")", "continue", ";", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "MO", ".", "setIsUndef", "(", ")", ";", "else", "if", "(", "MO", ".", "isDef", "(", ")", ")", "ImpDefReg", "=", "", ";", "}", "}", "}", "MachineInstrBuilder", "MIB", "(", "*", "Merged", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "Merged", ")", ";", "for", "(", "unsigned", "ImpDef", ":", "ImpDefs", ")", "MIB", ".", "addReg", "(", "ImpDef", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "assert", "(", "isi32Store", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "FixupRange", ")", "{", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isKill", "(", ")", ")", "continue", ";", "if", "(", "UsedRegs", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", ")", "MO", ".", "setIsKill", "(", "false", ")", ";", "}", "}", "assert", "(", "ImpDefs", ".", "empty", "(", ")", ")", ";", "}", "return", "Merged", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer15", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79037, "Length": 253, "Cover_Rate": 0.33598937583001326} {"Template_token": ["", "if", "(", "!", "isMemoryOp", "(", "MI", ")", ")", "continue", ";", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "!=", "", ")", "continue", ";", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "isLd", "=", "isLoadSingle", "(", "Opc", ")", ";", "Register", "Base", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "auto", "FindBases", "=", "[", "&", "]", "(", "Base2InstMap", "&", "Base2Ops", ",", "BaseVec", "&", "Bases", ")", "{", "MapIt", "BI", "=", "Base2Ops", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "==", "Base2Ops", ".", "end", "(", ")", ")", "{", "Base2Ops", "[", "Base", "]", ".", "push_back", "(", "&", "MI", ")", ";", "Bases", ".", "push_back", "(", "Base", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "*", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "&", "MI", ")", ";", "}", ";", "if", "(", "isLd", ")", "FindBases", "(", "Base2LdsMap", ",", "LdBases", ")", ";", "else", "FindBases", "(", "Base2StsMap", ",", "StBases", ")", ";", "if", "(", "StopHere", ")", "{", "--", "Loc", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LdBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "LdBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Lds", "=", "Base2LdsMap", "[", "Base", "]", ";", "if", "(", "Lds", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Lds", ",", "Base", ",", "true", ",", "MI2LocMap", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "StBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "StBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Sts", "=", "Base2StsMap", "[", "Base", "]", ";", "if", "(", "Sts", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Sts", ",", "Base", ",", "false", ",", "MI2LocMap", ")", ";", "}", "if", "(", "MBBI", "!=", "E", ")", "{", "Base2LdsMap", ".", "clear", "(", ")", ";", "Base2StsMap", ".", "clear", "(", ")", ";", "LdBases", ".", "clear", "(", ")", ";"], "ground_truth": ["StBases", ".", "clear", "(", ")", ";"], "File": "ARMLoadStoreOptimizer15", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79038, "Length": 398, "Cover_Rate": 0.6921739130434783} {"Template_token": ["", "while", "(", "MBBI", "!=", "E", ")", "{", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "if", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "isTerminator", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "if", "(", "!", "MI", ".", "isDebugInstr", "(", ")", ")", "MI2LocMap", "[", "&", "MI", "]", "=", "++", "Loc", ";", "if", "(", "!", "isMemoryOp", "(", "MI", ")", ")", "continue", ";", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "!=", "", ")", "continue", ";", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "isLd", "=", "isLoadSingle", "(", "Opc", ")", ";", "Register", "Base", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "auto", "FindBases", "=", "[", "&", "]", "(", "Base2InstMap", "&", "Base2Ops", ",", "BaseVec", "&", "Bases", ")", "{", "MapIt", "BI", "=", "Base2Ops", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "==", "Base2Ops", ".", "end", "(", ")", ")", "{", "Base2Ops", "[", "Base", "]", ".", "push_back", "(", "&", "MI", ")", ";", "Bases", ".", "push_back", "(", "Base", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "*", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "&", "MI", ")", ";", "}", ";", "if", "(", "isLd", ")", "FindBases", "(", "Base2LdsMap", ",", "LdBases", ")", ";", "else", "FindBases", "(", "Base2StsMap", ",", "StBases", ")", ";", "if", "(", "StopHere", ")", "{", "--", "Loc", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LdBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "LdBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Lds", "=", "Base2LdsMap", "[", "Base", "]", ";", "if", "(", "Lds", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Lds", ",", "Base", ",", "true", ",", "MI2LocMap", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "StBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "StBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Sts", "=", "Base2StsMap", "[", "Base", "]", ";", "if", "(", "Sts", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Sts", ",", "Base", ",", "false", ",", "MI2LocMap", ")", ";", "}", "if", "(", "MBBI", "!=", "E", ")", "{", "Base2LdsMap", ".", "clear", "(", ")", ";"], "ground_truth": ["Base2StsMap", ".", "clear", "(", ")", ";"], "File": "ARMLoadStoreOptimizer15", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79039, "Length": 450, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "else", "if", "(", "Opcode", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "return", "false", ";", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "OffImm", ";", "}", "else", "{", "", "AddSub", "=", "", ";", "if", "(", "OffImm", "<", "", ")", "{", "AddSub", "=", "", ";", "OffImm", "=", "-", "OffImm", ";", "}", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "", "(", "AddSub", ",", "OffImm", ")", ";", "}"], "ground_truth": ["EvenReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMLoadStoreOptimizer16", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79040, "Length": 285, "Cover_Rate": 0.6236323851203501} {"Template_token": ["", "bool", "OddDeadKill", "=", "isLd", "?", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "OddUndef", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "bool", "BaseKill", "=", "BaseOp", ".", "isKill", "(", ")", ";", "bool", "BaseUndef", "=", "BaseOp", ".", "isUndef", "(", ")", ";", "bool", "OffKill", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "OffUndef", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "", ":", "", ")", ":", "(", "isT2", "?", "", ":", "", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ";"], "ground_truth": ["++", "NumSTRD2STM", ";"], "File": "ARMLoadStoreOptimizer16", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79041, "Length": 306, "Cover_Rate": 0.3154639175257732} {"Template_token": ["", "if", "(", "NumMemOps", ">", "", ")", "{", "AdvanceRS", "(", "MBB", ",", "MemOps", ")", ";", "unsigned", "Scratch", "=", "RS", "->", "FindUnusedReg", "(", "&", "", ")", ";", "RS", "->", "forward", "(", "prior", "(", "MBBI", ")", ")", ";", "Merges", ".", "clear", "(", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "", ",", "CurrBase", ",", "CurrOpc", ",", "CurrSize", ",", "CurrPred", ",", "CurrPredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Merges", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "if", "(", "MergeBaseUpdateLSMultiple", "(", "MBB", ",", "Merges", "[", "i", "]", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "NumMerges", "+=", "Merges", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMemOps", ";", "++", "i", ")", "if", "(", "!", "MemOps", "[", "i", "]", ".", "Merged", ")", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "i", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "RS", "->", "skipTo", "(", "prior", "(", "MBBI", ")", ")", ";", "}", "else", "if", "(", "NumMemOps", "==", "", ")", "{", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "{", "++", "NumMerges", ";", "RS", "->", "forward", "(", "prior", "(", "MBBI", ")", ")", ";", "}", "}", "CurrBase", "=", "", ";", "CurrOpc", "=", "-", "", ";", "CurrSize", "=", "", ";", "CurrPred", "=", "", ";", "CurrPredReg", "=", "", ";", "if", "(", "NumMemOps", ")", "{", "MemOps", ".", "clear", "(", ")", ";", "NumMemOps", "=", "", ";", "}", "if", "(", "!", "Advance", "&&", "!", "isMemOp", "&&", "MBBI", "!=", "E", ")", "{", "++", "Position", ";", "++", "MBBI", ";", "}", "}", "}", "return", "NumMerges", ">", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer16", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79043, "Length": 280, "Cover_Rate": 0.31927023945267957} {"Template_token": ["", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "if", "(", "isAM5", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "isLd", "?", "BaseKill", ":", "false", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "(", "isLd", "?", "getDefRegState", "(", "true", ")", ":", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ")", ";", "}", "else", "if", "(", "isLd", ")", "{", "if", "(", "isAM2", ")", "{", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "int", "Offset", "=", "AddSub", "==", "", "?", "-", "Bytes", ":", "Bytes", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "int", "Offset", "=", "", "(", "AddSub", ",", "Bytes", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "}", "else", "{", "int", "Offset", "=", "AddSub", "==", "", "?", "-", "Bytes", ":", "Bytes", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer16", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79044, "Length": 340, "Cover_Rate": 0.31336405529953915} {"Template_token": ["", "break", ";", "}", "for", "(", "unsigned", "i", "=", "SIndex", "+", "", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Count", "<", "Limit", ")", "&&", "RegNum", "==", "PRegNum", "+", "", ")", ")", "&&", "(", "!", "STI", "->", "isSwift", "(", ")", "||", "isNotVFP", "||", "Count", "!=", "", "||", "!", "(", "PRegNum", "&", "", ")", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "++", "Count", ";", "}", "else", "{", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "MemOps", "[", "i", "]", ".", "Position", ">", "MemOps", "[", "insertAfter", "]", ".", "Position", ")", "insertAfter", "=", "i", ";"], "File": "ARMLoadStoreOptimizer16", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79045, "Length": 235, "Cover_Rate": 0.47764227642276424} {"Template_token": ["", "unsigned", "Count", "=", "", ";", "unsigned", "Limit", "=", "~", "", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "}", "for", "(", "unsigned", "i", "=", "SIndex", "+", "", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Count", "<", "Limit", ")", "&&", "RegNum", "==", "PRegNum", "+", "", ")", ")", "&&", "(", "!", "STI", "->", "isSwift", "(", ")", "||", "isNotVFP", "||", "Count", "!=", "", "||", "!", "(", "PRegNum", "&", "", ")", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "++", "Count", ";", "}", "else", "{"], "ground_truth": ["MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";"], "File": "ARMLoadStoreOptimizer16", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79046, "Length": 243, "Cover_Rate": 0.49390243902439024} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "ImpDefs", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "bool", "isKill", "=", "memOps", "[", "i", "]", ".", "isKill", "||", "KilledRegs", ".", "count", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "for", "(", "MIOperands", "MO", "(", "memOps", "[", "i", "]", ".", "MBBI", ")", ";", "MO", ".", "isValid", "(", ")", ";", "++", "MO", ")", "{", "if", "(", "!", "MO", "->", "isReg", "(", ")", "||", "!", "MO", "->", "isDef", "(", ")", "||", "!", "MO", "->", "isImplicit", "(", ")", "||", "MO", "->", "isDead", "(", ")", ")", "continue", ";", "unsigned", "DefReg", "=", "MO", "->", "getReg", "(", ")", ";", "if", "(", "std", "::", "find", "(", "ImpDefs", ".", "begin", "(", ")", ",", "ImpDefs", ".", "end", "(", ")", ",", "DefReg", ")", "==", "ImpDefs", ".", "end", "(", ")", ")", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "}", "}"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "Loc", "=", "memOps", "[", "insertAfter", "]", ".", "MBBI", ";"], "File": "ARMLoadStoreOptimizer16", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79047, "Length": 175, "Cover_Rate": 0.3054101221640489} {"Template_token": ["", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "for", "(", "MIOperands", "MO", "(", "memOps", "[", "i", "]", ".", "MBBI", ")", ";", "MO", ".", "isValid", "(", ")", ";", "++", "MO", ")", "{", "if", "(", "!", "MO", "->", "isReg", "(", ")", "||", "!", "MO", "->", "isDef", "(", ")", "||", "!", "MO", "->", "isImplicit", "(", ")", "||", "MO", "->", "isDead", "(", ")", ")", "continue", ";", "unsigned", "DefReg", "=", "MO", "->", "getReg", "(", ")", ";", "if", "(", "std", "::", "find", "(", "ImpDefs", ".", "begin", "(", ")", ",", "ImpDefs", ".", "end", "(", ")", ",", "DefReg", ")", "==", "ImpDefs", ".", "end", "(", ")", ")", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "Loc", "=", "memOps", "[", "insertAfter", "]", ".", "MBBI", ";", "++", "Loc", ";", "if", "(", "!", "MergeOps", "(", "MBB", ",", "Loc", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ",", "ImpDefs", ")", ")", "return", ";", "Merges", ".", "push_back", "(", "prior", "(", "Loc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "if", "(", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "second", ")", "{", "unsigned", "Reg", "=", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "first", ";", "if", "(", "KilledRegs", ".", "count", "(", "Reg", ")", ")", "{", "unsigned", "j", "=", "Killer", "[", "Reg", "]", ";", "int", "Idx", "=", "memOps", "[", "j", "]", ".", "MBBI", "->", "findRegisterUseOperandIdx", "(", "Reg", ",", "true", ")", ";", "assert", "(", "Idx", ">=", "", "&&", "", ")", ";", "memOps", "[", "j", "]", ".", "MBBI", "->", "getOperand", "(", "Idx", ")", ".", "setIsKill", "(", "false", ")", ";", "memOps", "[", "j", "]", ".", "isKill", "=", "false", ";", "}", "memOps", "[", "i", "]", ".", "isKill", "=", "true", ";", "}", "MBB", ".", "erase", "(", "memOps", "[", "i", "]", ".", "MBBI", ")", ";", "memOps", "[", "i", "]", ".", "Merged", "=", "true", ";", "memOps", "[", "i", "]", ".", "MBBI", "=", "Merges", ".", "back", "(", ")", ";", "memOps", "[", "i", "]", ".", "Position", "=", "insertPos", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer16", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79048, "Length": 335, "Cover_Rate": 0.5846422338568935} {"Template_token": ["", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "MachineInstr", "*", "PrevMI", "=", "prior", "(", "MBBI", ")", ";", "unsigned", "Opcode", "=", "PrevMI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer16", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79049, "Length": 112, "Cover_Rate": 0.4392156862745098} {"Template_token": ["", "unsigned", "Base", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "if", "(", "isLd", ")", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "::", "iterator", "BI", "=", "Base2LdsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2LdsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "MI", ")", ";", "}", "else", "{", "Base2LdsMap", "[", "Base", "]", ".", "push_back", "(", "MI", ")", ";", "LdBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "else", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "::", "iterator", "BI", "=", "Base2StsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2StsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "MI", ")", ";", "}", "else", "{", "Base2StsMap", "[", "Base", "]", ".", "push_back", "(", "MI", ")", ";", "StBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "if", "(", "StopHere", ")", "{", "--", "Loc", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LdBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "LdBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Lds", "=", "Base2LdsMap", "[", "Base", "]", ";", "if", "(", "Lds", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Lds", ",", "Base", ",", "true", ",", "MI2LocMap", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "StBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "StBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Sts", "=", "Base2StsMap", "[", "Base", "]", ";", "if", "(", "Sts", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Sts", ",", "Base", ",", "false", ",", "MI2LocMap", ")", ";", "}", "if", "(", "MBBI", "!=", "E", ")", "{", "Base2LdsMap", ".", "clear", "(", ")", ";", "Base2StsMap", ".", "clear", "(", ")", ";"], "ground_truth": ["LdBases", ".", "clear", "(", ")", ";"], "File": "ARMLoadStoreOptimizer16", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79050, "Length": 447, "Cover_Rate": 0.6622222222222223} {"Template_token": ["", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "OddReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", "->", "constrainRegClass", "(", "EvenReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "OddReg", ",", "TRC", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "OddReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "concatenateMemOperands", "(", "MIB", ",", "Op0", ",", "Op1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ")", ".", "addReg", "(", "OddReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "concatenateMemOperands", "(", "MIB", ",", "Op0", ",", "Op1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumSTRDFormed", ";", "}", "MBB", "->", "erase", "(", "Op0", ")", ";", "MBB", "->", "erase", "(", "Op1", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "EvenReg", ",", "", ",", "OddReg", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "OddReg", ",", "", ",", "EvenReg", ")", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "{", "MachineInstr", "*", "Op", "=", "Ops", ".", "back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "MBB", "->", "splice", "(", "InsertPos", ",", "MBB", ",", "Op", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer16", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79051, "Length": 380, "Cover_Rate": 0.4189636163175303} {"Template_token": ["", "TRI", "=", "Fn", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "Fn", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MF", "=", "&", "Fn", ";"], "ground_truth": ["bool", "Modified", "=", "false", ";"], "File": "ARMLoadStoreOptimizer16", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79052, "Length": 47, "Cover_Rate": 0.39166666666666666} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "RescheduleLoadStoreInstrs", "(", "MFI", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer16", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79053, "Length": 44, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "}", "for", "(", "unsigned", "i", "=", "SIndex", "+", "", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Count", "<", "Limit", ")", "&&", "RegNum", "==", "PRegNum", "+", "", ")", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "++", "Count", ";", "}", "else", "{", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";"], "ground_truth": ["MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";"], "File": "ARMLoadStoreOptimizer18", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79055, "Length": 212, "Cover_Rate": 0.4491525423728814} {"Template_token": ["", "void", "LoadStoreOpt", "::", "MergeLDR_STR", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "SIndex", ",", "unsigned", "Base", ",", "int", "Opcode", ",", "unsigned", "Size", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "Scratch", ",", "MemOpQueue", "&", "MemOps", ",", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "&", "Merges", ")", "{", "bool", "isNotVFP", "=", "isi32Load", "(", "Opcode", ")", "||", "isi32Store", "(", "Opcode", ")", ";", "int", "Offset", "=", "MemOps", "[", "SIndex", "]", ".", "Offset", ";", "int", "SOffset", "=", "Offset", ";", "unsigned", "insertAfter", "=", "SIndex", ";", "MachineBasicBlock", "::", "iterator", "Loc", "=", "MemOps", "[", "SIndex", "]", ".", "MBBI", ";", "DebugLoc", "dl", "=", "Loc", "->", "getDebugLoc", "(", ")", ";", "const", "MachineOperand", "&", "PMO", "=", "Loc", "->", "getOperand", "(", "", ")", ";", "unsigned", "PReg", "=", "PMO", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "PMO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "PReg", ")", ";", "unsigned", "Count", "=", "", ";", "unsigned", "Limit", "=", "~", "", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "}", "for", "(", "unsigned", "i", "=", "SIndex", "+", "", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Count", "<", "Limit", ")", "&&", "RegNum", "==", "PRegNum", "+", "", ")", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "++", "Count", ";", "}", "else", "{", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMLoadStoreOptimizer18", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79056, "Length": 385, "Cover_Rate": 0.815677966101695} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "InsertPos", ")", "||", "InsertPos", "->", "isDebugValue", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "unsigned", "EvenReg", "=", "", ",", "OddReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "OddReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", "->", "constrainRegClass", "(", "EvenReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "OddReg", ",", "TRC", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "OddReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "concatenateMemOperands", "(", "MIB", ",", "Op0", ",", "Op1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ")", ".", "addReg", "(", "OddReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "concatenateMemOperands", "(", "MIB", ",", "Op0", ",", "Op1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumSTRDFormed", ";", "}", "MBB", "->", "erase", "(", "Op0", ")", ";", "MBB", "->", "erase", "(", "Op1", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "EvenReg", ",", "", ",", "OddReg", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "OddReg", ",", "", ",", "EvenReg", ")", ";", "}", "else", "{"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "{"], "File": "ARMLoadStoreOptimizer18", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79057, "Length": 439, "Cover_Rate": 0.4829482948294829} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "BaseOp", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", ".", "constrainRegClass", "(", "NewBaseReg", ",", "TRC", ")", ";", "int", "OldOffset", "=", "MI", "->", "getOperand", "(", "BaseOp", "+", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "isLegalAddressImm", "(", "MI", "->", "getOpcode", "(", ")", ",", "OldOffset", "-", "Offset", ",", "TII", ")", ")", "MI", "->", "getOperand", "(", "BaseOp", "+", "", ")", ".", "setImm", "(", "OldOffset", "-", "Offset", ")", ";", "else", "{", "unsigned", "ConvOpcode", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "ConvOpcode", "=", "", ";", "break", ";", "case", "", ":", "ConvOpcode", "=", "", ";", "break", ";", "case", "", ":", "ConvOpcode", "=", "", ";", "break", ";", "case", "", ":", "ConvOpcode", "=", "", ";", "break", ";", "case", "", ":", "ConvOpcode", "=", "", ";", "break", ";", "case", "", ":", "ConvOpcode", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "assert", "(", "isLegalAddressImm", "(", "ConvOpcode", ",", "OldOffset", "-", "Offset", ",", "TII", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "ConvOpcode", ")", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "OldOffset", "-", "Offset", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer19", "Func": "AdjustBaseAndOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79058, "Length": 287, "Cover_Rate": 0.779891304347826} {"Template_token": ["", "case", "", ":", "ConvOpcode", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "assert", "(", "isLegalAddressImm", "(", "ConvOpcode", ",", "OldOffset", "-", "Offset", ",", "TII", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "ConvOpcode", ")", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "OldOffset", "-", "Offset", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMLoadStoreOptimizer19", "Func": "AdjustBaseAndOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79059, "Length": 124, "Cover_Rate": 0.33695652173913043} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpcode", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", ".", "constrainRegClass", "(", "NewReg", ",", "TRC", ")", ";", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", ".", "constrainRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "TRC", ")", ";", "unsigned", "AddrMode", "=", "(", "MCID", ".", "TSFlags", "&", "", ")", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "return", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID", ")", ".", "addReg", "(", "NewReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "case", "", ":", "if", "(", "MI", "->", "mayLoad", "(", ")", ")", "{", "return", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "NewReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "else", "{", "return", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID", ")", ".", "addReg", "(", "NewReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer19", "Func": "createPostIncLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79060, "Length": 368, "Cover_Rate": 0.8052516411378556} {"Template_token": ["", "return", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "NewReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "else", "{", "return", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID", ")", ".", "addReg", "(", "NewReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer19", "Func": "createPostIncLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79061, "Length": 175, "Cover_Rate": 0.38293216630196936} {"Template_token": ["", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "int", "BaseOp", "=", "getBaseOperandIndex", "(", "MI", ")", ";", "if", "(", "BaseOp", "==", "-", "", "||", "!", "MI", ".", "getOperand", "(", "BaseOp", ")", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Base", "=", "MI", ".", "getOperand", "(", "BaseOp", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Base", ".", "isVirtual", "(", ")", "||", "Visited", ".", "count", "(", "Base", ")", ")", "continue", ";", "Visited", ".", "insert", "(", "Base", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer19", "Func": "DistributeIncrements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79062, "Length": 88, "Cover_Rate": 0.6929133858267716} {"Template_token": ["", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "int", "BaseOp", "=", "getBaseOperandIndex", "(", "MI", ")", ";", "if", "(", "BaseOp", "==", "-", "", "||", "!", "MI", ".", "getOperand", "(", "BaseOp", ")", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Base", "=", "MI", ".", "getOperand", "(", "BaseOp", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Base", ".", "isVirtual", "(", ")", "||", "Visited", ".", "count", "(", "Base", ")", ")", "continue", ";", "Visited", ".", "insert", "(", "Base", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer19", "Func": "DistributeIncrements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79063, "Length": 89, "Cover_Rate": 0.7007874015748031} {"Template_token": ["", "for", "(", "unsigned", "Reg", ":", "RegClassInfo", ".", "getOrder", "(", "&", "RegClass", ")", ")", "if", "(", "LiveRegs", ".", "available", "(", "MF", "->", "getRegInfo", "(", ")", ",", "Reg", ")", ")", "return", "Reg", ";"], "ground_truth": ["return", "", ";"], "File": "ARMLoadStoreOptimizer19", "Func": "findFreeReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79064, "Length": 34, "Cover_Rate": 0.5230769230769231} {"Template_token": ["", "}", "for", "(", "unsigned", "Reg", ":", "RegClassInfo", ".", "getOrder", "(", "&", "RegClass", ")", ")", "if", "(", "LiveRegs", ".", "available", "(", "MF", "->", "getRegInfo", "(", ")", ",", "Reg", ")", ")", "return", "Reg", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer19", "Func": "findFreeReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79065, "Length": 36, "Cover_Rate": 0.5538461538461539} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", ")", "{", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugInstr", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "NextMBBI", "==", "EndMBBI", ")", "return", "EndMBBI", ";", "unsigned", "Off", "=", "isIncrementOrDecrement", "(", "*", "NextMBBI", ",", "Reg", ",", "Pred", ",", "PredReg", ")", ";"], "ground_truth": ["if", "(", "Off", ")", "{"], "File": "ARMLoadStoreOptimizer19", "Func": "findIncDecAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79066, "Length": 74, "Cover_Rate": 0.4457831325301205} {"Template_token": ["", "static", "MachineBasicBlock", "::", "iterator", "findIncDecAfter", "(", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "Register", "Reg", ",", "", "Pred", ",", "Register", "PredReg", ",", "int", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "Offset", "=", "", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", ")", "{", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugInstr", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "NextMBBI", "==", "EndMBBI", ")", "return", "EndMBBI", ";", "unsigned", "Off", "=", "isIncrementOrDecrement", "(", "*", "NextMBBI", ",", "Reg", ",", "Pred", ",", "PredReg", ")", ";", "if", "(", "Off", ")", "{", "Offset", "=", "Off", ";", "return", "NextMBBI", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer19", "Func": "findIncDecAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79067, "Length": 127, "Cover_Rate": 0.7650602409638554} {"Template_token": ["", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";"], "File": "ARMLoadStoreOptimizer19", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79068, "Length": 18, "Cover_Rate": 0.4} {"Template_token": ["", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "CodesizeEstimate", "+=", "", ";", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "", "<<", "", ")", "*", "", ")", "-", "", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMLoadStoreOptimizer19", "Func": "isLegalOrConvertableAddressImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79069, "Length": 38, "Cover_Rate": 0.38} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "const", "MachineOperand", "&", "BaseOp", "=", "MI", ".", "getOperand", "(", "", ")", ";", "Register", "Base", "=", "BaseOp", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "Reg0Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "Reg1Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Reg0Op", ".", "getReg", "(", ")", "==", "Base", "||", "Reg1Op", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "Register", "PredReg", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "unsigned", "NewOpc", ";", "if", "(", "Offset", "==", "", "||", "Offset", "==", "-", "", ")", "{", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ",", "TRI", ")", ";", "if", "(", "MergeInstr", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "if", "(", "!", "isLegalAddressImm", "(", "NewOpc", ",", "Offset", ",", "TII", ")", ")", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MergeInstr", ")", ";", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "MIB", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "assert", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", ";", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ";", "}", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "assert", "(", "TII", "->", "get", "(", "Opcode", ")", ".", "getNumOperands", "(", ")", "==", "", "&&", "TII", "->", "get", "(", "NewOpc", ")", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "MIB", ".", "add", "(", "MO", ")", ";"], "ground_truth": ["MIB", ".", "cloneMemRefs", "(", "MI", ")", ";"], "File": "ARMLoadStoreOptimizer19", "Func": "MergeBaseUpdateLSDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79071, "Length": 425, "Cover_Rate": 0.8064516129032258} {"Template_token": ["", "bool", "LoadStoreOpt", "::", "MergeBaseUpdateLSDouble", "(", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "const", "MachineOperand", "&", "BaseOp", "=", "MI", ".", "getOperand", "(", "", ")", ";", "Register", "Base", "=", "BaseOp", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "Reg0Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "Reg1Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Reg0Op", ".", "getReg", "(", ")", "==", "Base", "||", "Reg1Op", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "Register", "PredReg", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "unsigned", "NewOpc", ";", "if", "(", "Offset", "==", "", "||", "Offset", "==", "-", "", ")", "{", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ",", "TRI", ")", ";", "if", "(", "MergeInstr", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "if", "(", "!", "isLegalAddressImm", "(", "NewOpc", ",", "Offset", ",", "TII", ")", ")", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MergeInstr", ")", ";", "MBB", ".", "erase", "(", "MergeInstr", ")", ";"], "ground_truth": ["DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "File": "ARMLoadStoreOptimizer19", "Func": "MergeBaseUpdateLSDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79072, "Length": 295, "Cover_Rate": 0.5597722960151803} {"Template_token": ["", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ",", "TRI", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "hasMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ">=", "", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";", "else", "return", "false", ";", "}", "}", "if", "(", "MergeInstr", "!=", "MBB", ".", "end", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MergeInstr", ")", ";", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "}", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "OpNum", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer19", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79073, "Length": 340, "Cover_Rate": 0.6284658040665434} {"Template_token": ["", "bool", "LoadStoreOpt", "::", "MergeBaseUpdateLSMultiple", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "isThumb1", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "const", "MachineOperand", "&", "BaseOP", "=", "MI", "->", "getOperand", "(", "", ")", ";", "Register", "Base", "=", "BaseOP", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "BaseOP", ".", "isKill", "(", ")", ";", "Register", "PredReg", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "int", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ",", "TRI", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "hasMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ">=", "", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";", "else", "return", "false", ";", "}", "}"], "ground_truth": ["if", "(", "MergeInstr", "!=", "MBB", ".", "end", "(", ")", ")", "{"], "File": "ARMLoadStoreOptimizer19", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79074, "Length": 372, "Cover_Rate": 0.6876155268022182} {"Template_token": ["", "LastOpcode", "=", "LSMOpcode", ";", "unsigned", "Loc", "=", "MI2LocMap", "[", "Op", "]", ";", "if", "(", "Loc", "<=", "FirstLoc", ")", "{", "FirstLoc", "=", "Loc", ";", "FirstOp", "=", "Op", ";", "}", "if", "(", "Loc", ">=", "LastLoc", ")", "{", "LastLoc", "=", "Loc", ";", "LastOp", "=", "Op", ";", "}", "}", "if", "(", "NumMove", "<=", "", ")", "Ops", ".", "pop_back", "(", ")", ";", "else", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "MemOps", ";", "SmallSet", "<", "unsigned", ",", "", ">", "MemRegs", ";", "for", "(", "size_t", "i", "=", "Ops", ".", "size", "(", ")", "-", "NumMove", ",", "e", "=", "Ops", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MemOps", ".", "insert", "(", "Ops", "[", "i", "]", ")", ";", "MemRegs", ".", "insert", "(", "Ops", "[", "i", "]", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "bool", "DoMove", "=", "(", "LastLoc", "-", "FirstLoc", ")", "<=", "NumMove", "*", "", ";", "if", "(", "DoMove", ")", "DoMove", "=", "IsSafeAndProfitableToMove", "(", "isLd", ",", "Base", ",", "FirstOp", ",", "LastOp", ",", "MemOps", ",", "MemRegs", ",", "TRI", ",", "AA", ")", ";", "if", "(", "!", "DoMove", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "Ops", ".", "pop_back", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "&", "*", "InsertPos", ")", "||", "InsertPos", "->", "isDebugInstr", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "Register", "FirstReg", ",", "SecondReg", ";", "Register", "BaseReg", ",", "PredReg", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "FirstReg", ",", "SecondReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ",", "*", "MF", ")", ";"], "File": "ARMLoadStoreOptimizer19", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79075, "Length": 376, "Cover_Rate": 0.3920750782064651} {"Template_token": ["", "if", "(", "AssumeMisalignedLoadStores", "||", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TD", "=", "&", "Fn", ".", "getDataLayout", "(", ")", ";", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MF", "=", "&", "Fn", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "bool", "Modified", "=", "DistributeIncrements", "(", ")", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "&", "MFI", ":", "Fn", ")", "Modified", "|=", "RescheduleLoadStoreInstrs", "(", "&", "MFI", ")", ";"], "File": "ARMLoadStoreOptimizer19", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79076, "Length": 119, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MF", "=", "&", "Fn", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";"], "ground_truth": ["bool", "Modified", "=", "DistributeIncrements", "(", ")", ";"], "File": "ARMLoadStoreOptimizer19", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79077, "Length": 45, "Cover_Rate": 0.3383458646616541} {"Template_token": ["", "void", "LoadStoreOpt", "::", "UpdateBaseRegUses", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "Base", ",", "unsigned", "WordOffset", ",", "", "Pred", ",", "unsigned", "PredReg", ")", "{", "assert", "(", "isThumb1", "&&", "", ")", ";", "for", "(", ";", "MBBI", "!=", "MBB", ".", "end", "(", ")", ";", "++", "MBBI", ")", "{", "bool", "InsertSub", "=", "false", ";", "unsigned", "Opc", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "if", "(", "MBBI", "->", "readsRegister", "(", "Base", ")", ")", "{", "int", "Offset", ";", "bool", "IsLoad", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "bool", "IsStore", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "if", "(", "IsLoad", "||", "IsStore", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "getImmScale", "(", "Opc", ")", ";", "Register", "InstrSrcReg", "=", "getLoadStoreRegOp", "(", "*", "MBBI", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", ">=", "", "&&", "!", "(", "IsStore", "&&", "InstrSrcReg", "==", "Base", ")", ")", "MO", ".", "setImm", "(", "Offset", ")", ";", "else", "InsertSub", "=", "true", ";", "}", "else", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "definesCPSR", "(", "*", "MBBI", ")", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "(", "Opc", "==", "", ")", "?", "MO", ".", "getImm", "(", ")", "+", "WordOffset", "*", "", ":", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "", ";", "if", "(", "Offset", ">=", "", "&&", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "{", "MO", ".", "setImm", "(", "Offset", ")", ";", "return", ";", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "if", "(", "definesCPSR", "(", "*", "MBBI", ")", "||", "MBBI", "->", "isCall", "(", ")", "||", "MBBI", "->", "isBranch", "(", ")", ")", "{", "InsertSub", "=", "true", ";", "}", "if", "(", "InsertSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Base", ")", ".", "add", "(", "t1CondCodeOp", "(", "true", ")", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "WordOffset", "*", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMLoadStoreOptimizer19", "Func": "UpdateBaseRegUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79078, "Length": 387, "Cover_Rate": 0.7678571428571429} {"Template_token": ["", "unsigned", "EIndex", "=", "MemOps", ".", "size", "(", ")", ";", "do", "{", "const", "MachineInstr", "*", "MI", "=", "MemOps", "[", "SIndex", "]", ".", "MI", ";", "int", "Offset", "=", "MemOps", "[", "SIndex", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "PMO", "=", "getLoadStoreRegOp", "(", "*", "MI", ")", ";", "unsigned", "PReg", "=", "PMO", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "PMO", ".", "isUndef", "(", ")", "?", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ":", "TRI", "->", "getEncodingValue", "(", "PReg", ")", ";", "unsigned", "Latest", "=", "SIndex", ";", "unsigned", "Earliest", "=", "SIndex", ";", "unsigned", "Count", "=", "", ";", "bool", "CanMergeToLSDouble", "=", "STI", "->", "isThumb2", "(", ")", "&&", "isNotVFP", "&&", "isValidLSDoubleOffset", "(", "Offset", ")", ";", "if", "(", "STI", "->", "isCortexM3", "(", ")", "&&", "isi32Load", "(", "Opcode", ")", "&&", "PReg", "==", "getLoadStoreBaseOp", "(", "*", "MI", ")", ".", "getReg", "(", ")", ")", "CanMergeToLSDouble", "=", "false", ";", "bool", "CanMergeToLSMulti", "=", "true", ";", "if", "(", "STI", "->", "hasSlowOddRegister", "(", ")", "&&", "!", "isNotVFP", "&&", "(", "PRegNum", "%", "", ")", "==", "", ")", "CanMergeToLSMulti", "=", "false", ";", "if", "(", "PReg", "==", "", "||", "PReg", "==", "", ")", "CanMergeToLSMulti", "=", "CanMergeToLSDouble", "=", "false", ";", "if", "(", "AssumeMisalignedLoadStores", "&&", "!", "mayCombineMisaligned", "(", "*", "STI", ",", "*", "MI", ")", ")", "CanMergeToLSMulti", "=", "CanMergeToLSDouble", "=", "false", ";", "unsigned", "Limit", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "Limit", "=", "UINT_MAX", ";", "break", ";", "case", "", ":", "case", "", ":", "Limit", "=", "", ";", "break", ";", "}", "for", "(", "unsigned", "I", "=", "SIndex", "+", "", ";", "I", "<", "EIndex", ";", "++", "I", ",", "++", "Count", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "I", "]", ".", "Offset", ";", "if", "(", "NewOffset", "!=", "Offset", "+", "(", "int", ")", "Size", ")", "break", ";", "const", "MachineOperand", "&", "MO", "=", "getLoadStoreRegOp", "(", "*", "MemOps", "[", "I", "]", ".", "MI", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "break", ";"], "File": "ARMLoadStoreOptimizer20", "Func": "FormCandidates", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79079, "Length": 313, "Cover_Rate": 0.4807987711213518} {"Template_token": ["", "if", "(", "I", "->", "isDebugInstr", "(", ")", "||", "MemOps", ".", "count", "(", "&", "*", "I", ")", ")", "continue", ";", "if", "(", "I", "->", "isCall", "(", ")", "||", "I", "->", "isTerminator", "(", ")", "||", "I", "->", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "I", "->", "mayStore", "(", ")", "||", "(", "!", "isLd", "&&", "I", "->", "mayLoad", "(", ")", ")", ")", "for", "(", "MachineInstr", "*", "MemOp", ":", "MemOps", ")", "if", "(", "I", "->", "mayAlias", "(", "AA", ",", "*", "MemOp", ",", "false", ")", ")", "return", "false", ";", "for", "(", "unsigned", "j", "=", "", ",", "NumOps", "=", "I", "->", "getNumOperands", "(", ")", ";", "j", "!=", "NumOps", ";", "++", "j", ")", "{", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "j", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "Reg", ",", "Base", ")", ")", "return", "false", ";", "if", "(", "Reg", "!=", "Base", "&&", "!", "MemRegs", ".", "count", "(", "Reg", ")", ")", "AddedRegPressure", ".", "insert", "(", "Reg", ")", ";", "}", "}"], "ground_truth": ["if", "(", "MemRegs", ".", "size", "(", ")", "<=", "", ")", "return", "true", ";"], "File": "ARMLoadStoreOptimizer20", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79080, "Length": 196, "Cover_Rate": 0.7127272727272728} {"Template_token": ["", "if", "(", "isMemoryOp", "(", "*", "MBBI", ")", ")", "{", "unsigned", "Opcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "Base", "=", "getLoadStoreBaseOp", "(", "*", "MBBI", ")", ".", "getReg", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MBBI", ",", "PredReg", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "*", "MBBI", ")", ";", "if", "(", "CurrBase", "==", "", ")", "{", "CurrBase", "=", "Base", ";", "CurrOpc", "=", "Opcode", ";", "CurrPred", "=", "Pred", ";", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "if", "(", "CurrOpc", "==", "Opcode", "&&", "CurrBase", "==", "Base", "&&", "CurrPred", "==", "Pred", ")", "{", "bool", "Overlap", "=", "false", ";", "if", "(", "isLoadSingle", "(", "Opcode", ")", ")", "{", "Overlap", "=", "(", "Base", "==", "Reg", ")", ";", "if", "(", "!", "Overlap", ")", "{", "for", "(", "const", "MemOpQueueEntry", "&", "E", ":", "MemOps", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "E", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Overlap", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Overlap", ")", "{", "if", "(", "Offset", ">", "MemOps", ".", "back", "(", ")", ".", "Offset", ")", "{", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "else", "{"], "ground_truth": ["MemOpQueue", "::", "iterator", "MI", ",", "ME", ";"], "File": "ARMLoadStoreOptimizer20", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79081, "Length": 245, "Cover_Rate": 0.31859557867360205} {"Template_token": ["", "unsigned", "Base", "=", "BaseOp", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "Reg0Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "Reg1Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Reg0Op", ".", "getReg", "(", ")", "==", "Base", "||", "Reg1Op", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "unsigned", "PredReg", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "unsigned", "NewOpc", ";", "if", "(", "Offset", "==", "", "||", "Offset", "==", "-", "", ")", "{", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "Offset", "==", "", "||", "Offset", "==", "-", "", ")", "{", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "}", "else", "return", "false", ";", "}", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "MIB", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "assert", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", ";", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ";", "}", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "assert", "(", "TII", "->", "get", "(", "Opcode", ")", ".", "getNumOperands", "(", ")", "==", "", "&&", "TII", "->", "get", "(", "NewOpc", ")", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "MIB", ".", "add", "(", "MO", ")", ";", "MIB", ".", "setMemRefs", "(", "MI", ".", "memoperands", "(", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer20", "Func": "MergeBaseUpdateLSDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79082, "Length": 392, "Cover_Rate": 0.8115942028985508} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "optForMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ">=", "", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";", "else", "return", "false", ";", "}", "}", "if", "(", "MergeInstr", "!=", "MBB", ".", "end", "(", ")", ")", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "ground_truth": ["for", "(", "unsigned", "OpNum", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";"], "File": "ARMLoadStoreOptimizer20", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79083, "Length": 316, "Cover_Rate": 0.6183953033268101} {"Template_token": ["", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "!=", "", ")", "continue", ";", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "isLd", "=", "isLoadSingle", "(", "Opc", ")", ";", "unsigned", "Base", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "if", "(", "isLd", ")", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">>", "::", "iterator", "BI", "=", "Base2LdsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2LdsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "*", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "Base2LdsMap", "[", "Base", "]", ".", "push_back", "(", "&", "MI", ")", ";", "LdBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "else", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">>", "::", "iterator", "BI", "=", "Base2StsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2StsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "*", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "Base2StsMap", "[", "Base", "]", ".", "push_back", "(", "&", "MI", ")", ";", "StBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "if", "(", "StopHere", ")", "{", "--", "Loc", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LdBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "LdBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Lds", "=", "Base2LdsMap", "[", "Base", "]", ";", "if", "(", "Lds", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Lds", ",", "Base", ",", "true", ",", "MI2LocMap", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "StBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "StBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Sts", "=", "Base2StsMap", "[", "Base", "]", ";", "if", "(", "Sts", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Sts", ",", "Base", ",", "false", ",", "MI2LocMap", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer20", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79084, "Length": 461, "Cover_Rate": 0.6911544227886057} {"Template_token": ["", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "unsigned", "FirstReg", "=", "", ",", "SecondReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "FirstReg", ",", "SecondReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", "->", "constrainRegClass", "(", "FirstReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "SecondReg", ",", "TRC", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "FirstReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SecondReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", ".", "cloneMergedMemRefs", "(", "{", "Op0", ",", "Op1", "}", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "FirstReg", ")", ".", "addReg", "(", "SecondReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", ".", "cloneMergedMemRefs", "(", "{", "Op0", ",", "Op1", "}", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumSTRDFormed", ";", "}", "MBB", "->", "erase", "(", "Op0", ")", ";", "MBB", "->", "erase", "(", "Op1", ")", ";", "if", "(", "!", "isT2", ")", "{", "MRI", "->", "setRegAllocationHint", "(", "FirstReg", ",", "", ",", "SecondReg", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "SecondReg", ",", "", ",", "FirstReg", ")", ";", "}", "}", "else", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "{", "MachineInstr", "*", "Op", "=", "Ops", ".", "back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "MBB", "->", "splice", "(", "InsertPos", ",", "MBB", ",", "Op", ")", ";", "}", "}", "NumLdStMoved", "+=", "NumMove", ";", "RetVal", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer20", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79085, "Length": 449, "Cover_Rate": 0.4614594039054471} {"Template_token": ["", "DenseSet", "<", "unsigned", ">", "KilledRegs", ";", "DenseSet", "<", "unsigned", ">", "UsedRegs", ";", "for", "(", "const", "MachineInstr", "*", "MI", ":", "Cand", ".", "Instrs", ")", "{", "const", "MachineOperand", "&", "MO", "=", "getLoadStoreRegOp", "(", "*", "MI", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MO", ".", "isKill", "(", ")", ";", "if", "(", "IsKill", ")", "KilledRegs", ".", "insert", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "IsKill", ")", ")", ";", "UsedRegs", ".", "insert", "(", "Reg", ")", ";", "if", "(", "IsLoad", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", "||", "MO", ".", "isDead", "(", ")", ")", "continue", ";", "assert", "(", "MO", ".", "isImplicit", "(", ")", ")", ";", "unsigned", "DefReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "is_contained", "(", "ImpDefs", ",", "DefReg", ")", ")", "continue", ";", "if", "(", "MI", "->", "readsRegister", "(", "DefReg", ")", ")", "continue", ";", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "}", "}", "}", "typedef", "MachineBasicBlock", "::", "iterator", "iterator", ";", "MachineInstr", "*", "LatestMI", "=", "Cand", ".", "Instrs", "[", "Cand", ".", "LatestMIIdx", "]", ";", "iterator", "InsertBefore", "=", "std", "::", "next", "(", "iterator", "(", "LatestMI", ")", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "LatestMI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "getMemoryOpOffset", "(", "*", "First", ")", ";", "unsigned", "Base", "=", "getLoadStoreBaseOp", "(", "*", "First", ")", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "LatestMI", "->", "killsRegister", "(", "Base", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "First", ",", "PredReg", ")", ";", "DebugLoc", "DL", "=", "First", "->", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Merged", "=", "nullptr", ";", "if", "(", "Cand", ".", "CanMergeToLSDouble", ")", "Merged", "=", "CreateLoadStoreDouble", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", "&&", "Cand", ".", "CanMergeToLSMulti", ")", "Merged", "=", "CreateLoadStoreMulti", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", ")", "return", "nullptr", ";", "iterator", "EarliestI", "(", "Cand", ".", "Instrs", "[", "Cand", ".", "EarliestMIIdx", "]", ")", ";", "bool", "EarliestAtBegin", "=", "false", ";", "if", "(", "EarliestI", "==", "MBB", ".", "begin", "(", ")", ")", "{", "EarliestAtBegin", "=", "true", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMLoadStoreOptimizer21", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79086, "Length": 393, "Cover_Rate": 0.5282258064516129} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Loc", "=", "MemOps", "[", "SIndex", "]", ".", "MBBI", ";", "DebugLoc", "dl", "=", "Loc", "->", "getDebugLoc", "(", ")", ";", "const", "MachineOperand", "&", "PMO", "=", "Loc", "->", "getOperand", "(", "", ")", ";", "unsigned", "PReg", "=", "PMO", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "PMO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "PReg", ")", ";", "unsigned", "Count", "=", "", ";", "unsigned", "Limit", "=", "~", "", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "}", "for", "(", "unsigned", "i", "=", "SIndex", "+", "", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Count", "<", "Limit", ")", "&&", "RegNum", "==", "PRegNum", "+", "", ")", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "++", "Count", ";", "}", "else", "{", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "return", ";", "}", "if", "(", "MemOps", "[", "i", "]", ".", "Position", ">", "MemOps", "[", "insertAfter", "]", ".", "Position", ")", "insertAfter", "=", "i", ";", "}", "bool", "BaseKill", "=", "Loc", "->", "findRegisterUseOperandIdx", "(", "Base", ",", "true", ")", "!=", "-", "", ";", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "MemOps", ".", "size", "(", ")", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMLoadStoreOptimizer22", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79087, "Length": 380, "Cover_Rate": 0.8085106382978723} {"Template_token": ["", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ",", "TRI", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "hasMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "llvm", "::", "drop_begin", "(", "MI", "->", "operands", "(", ")", ",", "", ")", ")", "if", "(", "MO", ".", "getReg", "(", ")", ">=", "", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";", "else", "return", "false", ";", "}", "}", "if", "(", "MergeInstr", "!=", "MBB", ".", "end", "(", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MergeInstr", ")", ";"], "File": "ARMLoadStoreOptimizer23", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79088, "Length": 219, "Cover_Rate": 0.42115384615384616} {"Template_token": ["", "MF", "=", "&", "Fn", ";", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "TL", "=", "STI", "->", "getTargetLowering", "(", ")", ";", "AFI", "=", "Fn", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "RegClassInfoValid", "=", "false", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumbFunction", "(", ")", "&&", "!", "isThumb2", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "{", "Modified", "|=", "LoadStoreMultipleOpti", "(", "MBB", ")", ";"], "ground_truth": ["if", "(", "STI", "->", "hasV5TOps", "(", ")", ")", "Modified", "|=", "MergeReturnIntoLDM", "(", "MBB", ")", ";"], "File": "ARMLoadStoreOptimizer23", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79089, "Length": 116, "Cover_Rate": 0.7160493827160493} {"Template_token": ["", "if", "(", "!", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ">=", "", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";", "else", "return", "false", ";", "}", "}", "if", "(", "MergeInstr", "!=", "MBB", ".", "end", "(", ")", ")", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "OpNum", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer24", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79090, "Length": 230, "Cover_Rate": 0.4448742746615087} {"Template_token": ["", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "&", "*", "InsertPos", ")", "||", "InsertPos", "->", "isDebugValue", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "unsigned", "FirstReg", "=", "", ",", "SecondReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "FirstReg", ",", "SecondReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", "->", "constrainRegClass", "(", "FirstReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "SecondReg", ",", "TRC", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "FirstReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SecondReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", ".", "setMemRefs", "(", "Op0", "->", "mergeMemRefsWith", "(", "*", "Op1", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "FirstReg", ")", ".", "addReg", "(", "SecondReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", ".", "setMemRefs", "(", "Op0", "->", "mergeMemRefsWith", "(", "*", "Op1", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumSTRDFormed", ";", "}", "MBB", "->", "erase", "(", "Op0", ")", ";", "MBB", "->", "erase", "(", "Op1", ")", ";", "if", "(", "!", "isT2", ")", "{", "MRI", "->", "setRegAllocationHint", "(", "FirstReg", ",", "", ",", "SecondReg", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "SecondReg", ",", "", ",", "FirstReg", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer24", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79091, "Length": 441, "Cover_Rate": 0.44680851063829785} {"Template_token": ["", "bool", "PreAllocLoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "AssumeMisalignedLoadStores", "||", "skipFunction", "(", "*", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TD", "=", "&", "Fn", ".", "getDataLayout", "(", ")", ";", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MF", "=", "&", "Fn", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MFI", ":", "Fn", ")", "Modified", "|=", "RescheduleLoadStoreInstrs", "(", "&", "MFI", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer24", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79093, "Length": 122, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "PreAllocLoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "AssumeMisalignedLoadStores", "||", "skipFunction", "(", "*", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TD", "=", "&", "Fn", ".", "getDataLayout", "(", ")", ";", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";"], "File": "ARMLoadStoreOptimizer24", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79094, "Length": 78, "Cover_Rate": 0.639344262295082} {"Template_token": ["", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "return", "false", ";", "if", "(", "!", "isT2", "&&", "(", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Op1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "!", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getPrefTypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "if", "(", "OffImm", "<", "", ")", "{", "if", "(", "OffImm", "<", "-", "", ")", "return", "false", ";", "}", "else", "{", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "}", "Offset", "=", "OffImm", ";", "}", "else", "{"], "ground_truth": ["", "AddSub", "=", "", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79095, "Length": 240, "Cover_Rate": 0.4436229205175601} {"Template_token": ["", "}", "else", "{", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "}", "Offset", "=", "OffImm", ";", "}", "else", "{", "", "AddSub", "=", "", ";", "if", "(", "OffImm", "<", "", ")", "{", "AddSub", "=", "", ";", "OffImm", "=", "-", "OffImm", ";", "}", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "", "(", "AddSub", ",", "OffImm", ")", ";", "}", "EvenReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OddReg", "=", "Op1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "EvenReg", "==", "OddReg", ")", "return", "false", ";", "BaseReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isT2", ")", "OffReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "Op0", ",", "PredReg", ")", ";", "dl", "=", "Op0", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79096, "Length": 191, "Cover_Rate": 0.35304990757855825} {"Template_token": ["", "static", "int", "getLoadStoreMultipleOpcode", "(", "int", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "", ":", "++", "NumLDMGened", ";", "return", "", ";", "case", "", ":", "++", "NumSTMGened", ";", "return", "", ";", "case", "", ":", "case", "", ":", "++", "NumLDMGened", ";", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "ARMLoadStoreOptimizer25", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79098, "Length": 46, "Cover_Rate": 0.33093525179856115} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "", ")", "*", "", ";", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "", ")", "*", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer25", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79099, "Length": 66, "Cover_Rate": 0.44594594594594594} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMLoadStoreOptimizer25", "Func": "getPostIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79100, "Length": 36, "Cover_Rate": 0.3130434782608696} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "ARMLoadStoreOptimizer25", "Func": "getPreIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79101, "Length": 36, "Cover_Rate": 0.3130434782608696} {"Template_token": ["", "static", "unsigned", "getPreIndexedLoadStoreOpcode", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "getPreIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79102, "Length": 58, "Cover_Rate": 0.5043478260869565} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer25", "Func": "getUpdatingLSMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79103, "Length": 50, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "static", "void", "InsertLDR_STR", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int", "OffImm", ",", "bool", "isDef", ",", "DebugLoc", "dl", ",", "unsigned", "NewOpc", ",", "unsigned", "Reg", ",", "bool", "RegDeadKill", ",", "bool", "RegUndef", ",", "unsigned", "BaseReg", ",", "bool", "BaseKill", ",", "bool", "BaseUndef", ",", "unsigned", "OffReg", ",", "bool", "OffKill", ",", "bool", "OffUndef", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "const", "TargetInstrInfo", "*", "TII", ",", "bool", "isT2", ")", "{", "int", "Offset", "=", "OffImm", ";", "if", "(", "!", "isT2", ")", "{"], "ground_truth": ["if", "(", "OffImm", "<", "", ")", "Offset", "=", "", "(", "", ",", "-", "OffImm", ",", "", ")", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "InsertLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79104, "Length": 97, "Cover_Rate": 0.3050314465408805} {"Template_token": ["", "static", "bool", "isi32Load", "(", "unsigned", "Opc", ")", "{", "return", "Opc", "==", "", "||", "isT2i32Load", "(", "Opc", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer25", "Func": "isi32Load", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79106, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "static", "bool", "isi32Store", "(", "unsigned", "Opc", ")", "{", "return", "Opc", "==", "", "||", "isT2i32Store", "(", "Opc", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer25", "Func": "isi32Store", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79108, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "Bytes", "==", "", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79109, "Length": 140, "Cover_Rate": 0.7253886010362695} {"Template_token": ["", "unsigned", "MyPredReg", "=", "", ";", "if", "(", "!", "MI", ")", "return", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "Bytes", "==", "", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "isMatchingIncrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79110, "Length": 153, "Cover_Rate": 0.7927461139896373} {"Template_token": ["", "if", "(", "MMO", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "MMO", "->", "getAlignment", "(", ")", "<", "", ")", "return", "false", ";", "if", "(", "MI", "->", "getNumOperands", "(", ")", ">", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getNumOperands", "(", ")", ">", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ";", "case", "", ":", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ";", "case", "", ":", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer25", "Func": "isMemoryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79111, "Length": 208, "Cover_Rate": 0.7938931297709924} {"Template_token": ["", "if", "(", "TID", ".", "isCall", "(", ")", "||", "TID", ".", "isTerminator", "(", ")", "||", "TID", ".", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "isLd", "&&", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isLd", ")", "{", "if", "(", "TID", ".", "mayLoad", "(", ")", ")", "return", "false", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "j", "=", "", ",", "NumOps", "=", "I", "->", "getNumOperands", "(", ")", ";", "j", "!=", "NumOps", ";", "++", "j", ")", "{", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "j", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";"], "ground_truth": ["unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79112, "Length": 119, "Cover_Rate": 0.4219858156028369} {"Template_token": ["", "if", "(", "isLd", "&&", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isLd", ")", "{", "if", "(", "TID", ".", "mayLoad", "(", ")", ")", "return", "false", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "j", "=", "", ",", "NumOps", "=", "I", "->", "getNumOperands", "(", ")", ";", "j", "!=", "NumOps", ";", "++", "j", ")", "{", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "j", ")", ";"], "ground_truth": ["if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79113, "Length": 87, "Cover_Rate": 0.30851063829787234} {"Template_token": ["", "if", "(", "isAM2", "&&", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isAM5", "&&", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isT2i32Load", "(", "Opcode", ")", "||", "isT2i32Store", "(", "Opcode", ")", ")", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "bool", "isLd", "=", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "if", "(", "isLd", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "DoMerge", "=", "false", ";", "", "AddSub", "=", "", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Limit", "=", "isAM5", "?", "", ":", "(", "isAM2", "?", "", ":", "", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "isMatchingIncrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "!", "isAM5", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{"], "ground_truth": ["NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ")", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79114, "Length": 391, "Cover_Rate": 0.38484251968503935} {"Template_token": ["", "bool", "DoMerge", "=", "false", ";", "", "Mode", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "}", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "", ";", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "", ";", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{"], "ground_truth": ["if", "(", "NextMBBI", "==", "I", ")", "{"], "File": "ARMLoadStoreOptimizer25", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79115, "Length": 313, "Cover_Rate": 0.5251677852348994} {"Template_token": ["", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "RegisterInfo", "::", "getRegisterNumbering", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Size", "<", "", "||", "Count", "<", "", ")", "&&", "RegNum", "==", "PRegNum", "+", "", ")", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "++", "Count", ";", "}", "else", "{", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";"], "ground_truth": ["MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79116, "Length": 139, "Cover_Rate": 0.33413461538461536} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "memOpsEnd", ",", "e", "=", "memOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "memOps", "[", "i", "]", ".", "Position", "<", "insertPos", "&&", "memOps", "[", "i", "]", ".", "isKill", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "KilledRegs", ".", "insert", "(", "Reg", ")", ";", "Killer", "[", "Reg", "]", "=", "i", ";", "}", "}", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "", ">", "Regs", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "if", "(", "UnavailRegs", ".", "count", "(", "Reg", ")", ")", "return", ";", "bool", "isKill", "=", "memOps", "[", "i", "]", ".", "isKill", "||", "KilledRegs", ".", "count", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "Loc", "=", "memOps", "[", "insertAfter", "]", ".", "MBBI", ";", "++", "Loc", ";", "if", "(", "!", "MergeOps", "(", "MBB", ",", "Loc", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ")", ")", "return", ";", "Merges", ".", "push_back", "(", "prior", "(", "Loc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "if", "(", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "second", ")", "{", "unsigned", "Reg", "=", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "first", ";", "if", "(", "KilledRegs", ".", "count", "(", "Reg", ")", ")", "{", "unsigned", "j", "=", "Killer", "[", "Reg", "]", ";", "memOps", "[", "j", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "memOps", "[", "j", "]", ".", "isKill", "=", "false", ";", "}", "}"], "ground_truth": ["MBB", ".", "erase", "(", "memOps", "[", "i", "]", ".", "MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79117, "Length": 303, "Cover_Rate": 0.6209016393442623} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "memOpsEnd", ",", "e", "=", "memOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "memOps", "[", "i", "]", ".", "Position", "<", "insertPos", "&&", "memOps", "[", "i", "]", ".", "isKill", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "KilledRegs", ".", "insert", "(", "Reg", ")", ";", "Killer", "[", "Reg", "]", "=", "i", ";", "}", "}", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "", ">", "Regs", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "if", "(", "UnavailRegs", ".", "count", "(", "Reg", ")", ")", "return", ";", "bool", "isKill", "=", "memOps", "[", "i", "]", ".", "isKill", "||", "KilledRegs", ".", "count", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "Loc", "=", "memOps", "[", "insertAfter", "]", ".", "MBBI", ";", "++", "Loc", ";", "if", "(", "!", "MergeOps", "(", "MBB", ",", "Loc", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ")", ")", "return", ";", "Merges", ".", "push_back", "(", "prior", "(", "Loc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "if", "(", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "second", ")", "{", "unsigned", "Reg", "=", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "first", ";", "if", "(", "KilledRegs", ".", "count", "(", "Reg", ")", ")", "{", "unsigned", "j", "=", "Killer", "[", "Reg", "]", ";", "memOps", "[", "j", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "memOps", "[", "j", "]", ".", "isKill", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer25", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79118, "Length": 290, "Cover_Rate": 0.5942622950819673} {"Template_token": ["", "if", "(", "PrevMI", "->", "getOpcode", "(", ")", "==", "", "||", "PrevMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "isThumb2", "?", "", ":", "", ";"], "ground_truth": ["PrevMI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79119, "Length": 70, "Cover_Rate": 0.3645833333333333} {"Template_token": ["", "while", "(", "MBBI", "!=", "E", ")", "{", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineInstr", "*", "MI", "=", "MBBI", ";", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "TID", ".", "isCall", "(", ")", "||", "TID", ".", "isTerminator", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "MI2LocMap", "[", "MI", "]", "=", "++", "Loc", ";", "if", "(", "!", "isMemoryOp", "(", "MI", ")", ")", "continue", ";", "unsigned", "PredReg", "=", "", ";", "if", "(", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "!=", "", ")", "continue", ";", "int", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isLd", "=", "isi32Load", "(", "Opc", ")", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "unsigned", "Base", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "if", "(", "isLd", ")", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "::", "iterator", "BI", "=", "Base2LdsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2LdsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "MI", ")", ";", "}", "else", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "MIs", ";", "MIs", ".", "push_back", "(", "MI", ")", ";", "Base2LdsMap", "[", "Base", "]", "=", "MIs", ";", "LdBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "else", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "::", "iterator", "BI", "=", "Base2StsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2StsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "MI", ")", ";", "}", "else", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "MIs", ";", "MIs", ".", "push_back", "(", "MI", ")", ";", "Base2StsMap", "[", "Base", "]", "=", "MIs", ";", "StBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "if", "(", "StopHere", ")", "{", "--", "Loc", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LdBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "LdBases", "[", "i", "]", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "&", "Lds", "=", "Base2LdsMap", "[", "Base", "]", ";", "if", "(", "Lds", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Lds", ",", "Base", ",", "true", ",", "MI2LocMap", ")", ";", "}"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "StBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "ARMLoadStoreOptimizer25", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79120, "Length": 531, "Cover_Rate": 0.7395543175487466} {"Template_token": ["", "if", "(", "DoMove", ")", "DoMove", "=", "IsSafeAndProfitableToMove", "(", "isLd", ",", "Base", ",", "FirstOp", ",", "LastOp", ",", "MemOps", ",", "MemRegs", ",", "TRI", ")", ";", "if", "(", "!", "DoMove", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "Ops", ".", "pop_back", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "InsertPos", ")", "||", "InsertPos", "->", "isDebugValue", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "unsigned", "EvenReg", "=", "", ",", "OddReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "OffReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "OddReg", ",", "BaseReg", ",", "OffReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "EvenReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "OddReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "OffReg", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "EvenReg", ")", ".", "addReg", "(", "OddReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "OffReg", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "++", "NumSTRDFormed", ";", "}", "MBB", "->", "erase", "(", "Op0", ")", ";", "MBB", "->", "erase", "(", "Op1", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "EvenReg", ",", "", ",", "OddReg", ")", ";"], "ground_truth": ["MRI", "->", "setRegAllocationHint", "(", "OddReg", ",", "", ",", "EvenReg", ")", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79121, "Length": 394, "Cover_Rate": 0.4787363304981774} {"Template_token": ["", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{"], "ground_truth": ["MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79122, "Length": 49, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "CurrBase", "=", "Base", ";", "CurrOpc", "=", "Opcode", ";", "CurrPred", "=", "Pred", ";", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "if", "(", "CurrOpc", "==", "Opcode", "&&", "CurrBase", "==", "Base", "&&", "CurrPred", "==", "Pred", ")", "{", "bool", "Overlap", "=", "false", ";", "if", "(", "isLoadSingle", "(", "Opcode", ")", ")", "{", "Overlap", "=", "(", "Base", "==", "Reg", ")", ";", "if", "(", "!", "Overlap", ")", "{", "for", "(", "const", "MemOpQueueEntry", "&", "E", ":", "MemOps", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "E", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Overlap", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Overlap", ")", "{", "if", "(", "Offset", ">", "MemOps", ".", "back", "(", ")", ".", "Offset", ")", "{", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "else", "{", "MemOpQueue", "::", "iterator", "MI", ",", "ME", ";", "for", "(", "MI", "=", "MemOps", ".", "begin", "(", ")", ",", "ME", "=", "MemOps", ".", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "if", "(", "Offset", "<", "MI", "->", "Offset", ")", "{", "break", ";", "}", "if", "(", "Offset", "==", "MI", "->", "Offset", ")", "{", "MI", "=", "ME", ";", "break", ";", "}", "}", "if", "(", "MI", "!=", "MemOps", ".", "end", "(", ")", ")", "{", "MemOps", ".", "insert", "(", "MI", ",", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "}", "}", "}", "MBBI", "=", "I", ";", "--", "Position", ";", "}", "else", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MergeBaseCandidates", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "{", "FormCandidates", "(", "MemOps", ")", ";", "CurrBase", "=", "", ";", "CurrOpc", "=", "~", "", ";", "CurrPred", "=", "", ";", "MemOps", ".", "clear", "(", ")", ";", "}", "}"], "ground_truth": ["if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "FormCandidates", "(", "MemOps", ")", ";"], "File": "ARMLoadStoreOptimizer26", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79123, "Length": 353, "Cover_Rate": 0.45314505776636715} {"Template_token": ["", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "E", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Overlap", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Overlap", ")", "{", "if", "(", "Offset", ">", "MemOps", ".", "back", "(", ")", ".", "Offset", ")", "{", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "else", "{", "MemOpQueue", "::", "iterator", "MI", ",", "ME", ";", "for", "(", "MI", "=", "MemOps", ".", "begin", "(", ")", ",", "ME", "=", "MemOps", ".", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "if", "(", "Offset", "<", "MI", "->", "Offset", ")", "{", "break", ";", "}", "if", "(", "Offset", "==", "MI", "->", "Offset", ")", "{", "MI", "=", "ME", ";", "break", ";", "}", "}", "if", "(", "MI", "!=", "MemOps", ".", "end", "(", ")", ")", "{", "MemOps", ".", "insert", "(", "MI", ",", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "}", "}", "}", "MBBI", "=", "I", ";", "--", "Position", ";", "}", "else", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MergeBaseCandidates", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "{", "FormCandidates", "(", "MemOps", ")", ";", "CurrBase", "=", "", ";", "CurrOpc", "=", "~", "", ";", "CurrPred", "=", "", ";", "MemOps", ".", "clear", "(", ")", ";", "}", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "FormCandidates", "(", "MemOps", ")", ";", "auto", "LessThan", "=", "[", "]", "(", "const", "MergeCandidate", "*", "M0", ",", "const", "MergeCandidate", "*", "M1", ")", "{", "return", "M0", "->", "InsertPos", "<", "M1", "->", "InsertPos", ";", "}", ";", "llvm", "::", "sort", "(", "Candidates", ".", "begin", "(", ")", ",", "Candidates", ".", "end", "(", ")", ",", "LessThan", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "const", "MergeCandidate", "*", "Candidate", ":", "Candidates", ")", "{", "if", "(", "Candidate", "->", "CanMergeToLSMulti", "||", "Candidate", "->", "CanMergeToLSDouble", ")", "{", "MachineInstr", "*", "Merged", "=", "MergeOpsUpdate", "(", "*", "Candidate", ")", ";", "if", "(", "Merged", ")", "{", "Changed", "=", "true", ";", "unsigned", "Opcode", "=", "Merged", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "MergeBaseUpdateLSDouble", "(", "*", "Merged", ")", ";", "else", "MergeBaseUpdateLSMultiple", "(", "Merged", ")", ";", "}", "else", "{", "for", "(", "MachineInstr", "*", "MI", ":", "Candidate", "->", "Instrs", ")", "{", "if", "(", "MergeBaseUpdateLoadStore", "(", "MI", ")", ")", "Changed", "=", "true", ";", "}", "}", "}", "else", "{", "assert", "(", "Candidate", "->", "Instrs", ".", "size", "(", ")", "==", "", ")", ";", "if", "(", "MergeBaseUpdateLoadStore", "(", "Candidate", "->", "Instrs", ".", "front", "(", ")", ")", ")", "Changed", "=", "true", ";", "}", "}"], "ground_truth": ["Candidates", ".", "clear", "(", ")", ";"], "File": "ARMLoadStoreOptimizer26", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79124, "Length": 462, "Cover_Rate": 0.5930680359435173} {"Template_token": ["", "unsigned", "FirstReg", "=", "", ",", "SecondReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "FirstReg", ",", "SecondReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", "->", "constrainRegClass", "(", "FirstReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "SecondReg", ",", "TRC", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "FirstReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SecondReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", ".", "setMemRefs", "(", "Op0", "->", "mergeMemRefsWith", "(", "*", "Op1", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "FirstReg", ")", ".", "addReg", "(", "SecondReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", ".", "setMemRefs", "(", "Op0", "->", "mergeMemRefsWith", "(", "*", "Op1", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumSTRDFormed", ";", "}", "MBB", "->", "erase", "(", "Op0", ")", ";", "MBB", "->", "erase", "(", "Op1", ")", ";", "if", "(", "!", "isT2", ")", "{", "MRI", "->", "setRegAllocationHint", "(", "FirstReg", ",", "", ",", "SecondReg", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "SecondReg", ",", "", ",", "FirstReg", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer26", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79125, "Length": 372, "Cover_Rate": 0.3768996960486322} {"Template_token": ["", "LoadStoreOpt", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer27", "Func": "ARMLoadStoreOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79127, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "LoadStoreOpt", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer27", "Func": "ARMLoadStoreOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79128, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "==", "-", "", ")", "{", "PredReg", "=", "", ";", "return", "", ";", "}"], "ground_truth": ["PredReg", "=", "MI", "->", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMLoadStoreOptimizer27", "Func": "getInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79131, "Length": 40, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "static", "int", "getLoadStoreMultipleOpcode", "(", "int", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "", ":", "NumLDMGened", "++", ";", "return", "", ";", "case", "", ":", "NumSTMGened", "++", ";", "return", "", ";", "case", "", ":", "NumFLDMGened", "++", ";", "return", "", ";", "case", "", ":", "NumFSTMGened", "++", ";", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "ARMLoadStoreOptimizer27", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79132, "Length": 52, "Cover_Rate": 0.5098039215686274} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "", ")", "*", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "*", "", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer27", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79133, "Length": 56, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "abort", "(", ")", ";", "}"], "ground_truth": ["return", "", ";"], "File": "ARMLoadStoreOptimizer27", "Func": "getPostIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79134, "Length": 28, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "abort", "(", ")", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer27", "Func": "getPreIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79135, "Length": 29, "Cover_Rate": 0.34523809523809523} {"Template_token": ["", "static", "inline", "bool", "isMatchingDecrement", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Base", ",", "unsigned", "Bytes", ",", "", "Pred", ",", "unsigned", "PredReg", ")", "{", "unsigned", "MyPredReg", "=", "", ";", "return", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "==", "Bytes", "&&", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer27", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79136, "Length": 96, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "static", "inline", "bool", "isMatchingDecrement", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Base", ",", "unsigned", "Bytes", ",", "", "Pred", ",", "unsigned", "PredReg", ")", "{", "unsigned", "MyPredReg", "=", "", ";"], "ground_truth": ["return", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "==", "Bytes", "&&", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer27", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79137, "Length": 95, "Cover_Rate": 0.9313725490196079} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ";", "case", "", ":", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer27", "Func": "isMemoryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79140, "Length": 37, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ";", "case", "", ":", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer27", "Func": "isMemoryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79141, "Length": 35, "Cover_Rate": 0.3153153153153153} {"Template_token": ["", "break", ";", "}", "else", "if", "(", "Offset", "==", "I", "->", "Offset", ")", "{", "break", ";", "}", "}", "}", "}", "}", "}", "if", "(", "Advance", ")", "{", "++", "Position", ";", "++", "MBBI", ";", "}", "else", "TryMerge", "=", "true", ";", "if", "(", "TryMerge", ")", "{", "if", "(", "NumMemOps", ">", "", ")", "{", "AdvanceRS", "(", "MBB", ",", "MemOps", ")", ";", "unsigned", "Scratch", "=", "RS", "->", "FindUnusedReg", "(", "&", "", ",", "true", ")", ";", "if", "(", "!", "Scratch", ")", "Scratch", "=", "RS", "->", "FindUnusedReg", "(", "&", "", ",", "AFI", "->", "getSpilledCSRegisters", "(", ")", ")", ";", "RS", "->", "forward", "(", "prior", "(", "MBBI", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "MBBII", "=", "MergeLDR_STR", "(", "MBB", ",", "", ",", "CurrBase", ",", "CurrOpc", ",", "CurrSize", ",", "CurrPred", ",", "CurrPredReg", ",", "Scratch", ",", "MemOps", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MBBII", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "if", "(", "mergeBaseUpdateLSMultiple", "(", "MBB", ",", "MBBII", "[", "i", "]", ",", "Advance", ",", "MBBI", ")", ")", "NumMerges", "++", ";", "NumMerges", "+=", "MBBII", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMemOps", ";", "++", "i", ")", "if", "(", "!", "MemOps", "[", "i", "]", ".", "Merged", ")", "if", "(", "mergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "i", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "NumMerges", "++", ";", "RS", "->", "skipTo", "(", "prior", "(", "MBBI", ")", ")", ";", "}", "CurrBase", "=", "", ";", "CurrOpc", "=", "-", "", ";", "CurrSize", "=", "", ";", "CurrPred", "=", "", ";", "CurrPredReg", "=", "", ";", "if", "(", "NumMemOps", ")", "{", "MemOps", ".", "clear", "(", ")", ";", "NumMemOps", "=", "", ";", "}", "if", "(", "!", "Advance", "&&", "!", "isMemOp", "&&", "MBBI", "!=", "E", ")", "{", "++", "Position", ";", "++", "MBBI", ";", "}", "}", "}"], "ground_truth": ["return", "NumMerges", ">", "", ";"], "File": "ARMLoadStoreOptimizer27", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79142, "Length": 303, "Cover_Rate": 0.38354430379746834} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "", ",", "true", ")", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "return", "true", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "", ",", "true", ")", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "return", "true", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "next", "(", "MBBI", ")", ";", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "Mode", ",", "true", ")", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "return", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "Mode", ",", "true", ")", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "return", "true", ";", "}", "}", "}", "else", "{", "if", "(", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ")", "return", "false", ";", "", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Offset", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";"], "File": "ARMLoadStoreOptimizer27", "Func": "mergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79145, "Length": 325, "Cover_Rate": 0.4476584022038568} {"Template_token": ["", "}", "else", "{", "if", "(", "mergeOps", "(", "MBB", ",", "++", "Loc", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "Regs", ",", "TII", ")", ")", "{", "Merges", ".", "push_back", "(", "prior", "(", "Loc", ")", ")", ";", "for", "(", "unsigned", "j", "=", "SIndex", ";", "j", "<", "i", ";", "++", "j", ")", "{", "MBB", ".", "erase", "(", "MemOps", "[", "j", "]", ".", "MBBI", ")", ";", "MemOps", "[", "j", "]", ".", "Merged", "=", "true", ";", "}", "}", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "Merges2", "=", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ")", ";", "Merges", ".", "append", "(", "Merges2", ".", "begin", "(", ")", ",", "Merges2", ".", "end", "(", ")", ")", ";", "return", "Merges", ";", "}", "if", "(", "MemOps", "[", "i", "]", ".", "Position", ">", "Pos", ")", "{", "Pos", "=", "MemOps", "[", "i", "]", ".", "Position", ";", "Loc", "=", "MemOps", "[", "i", "]", ".", "MBBI", ";", "}", "}", "bool", "BaseKill", "=", "Loc", "->", "findRegisterUseOperandIdx", "(", "Base", ",", "true", ")", "!=", "-", "", ";", "if", "(", "mergeOps", "(", "MBB", ",", "++", "Loc", ",", "SOffset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "Regs", ",", "TII", ")", ")", "{", "Merges", ".", "push_back", "(", "prior", "(", "Loc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "SIndex", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MBB", ".", "erase", "(", "MemOps", "[", "i", "]", ".", "MBBI", ")", ";", "MemOps", "[", "i", "]", ".", "Merged", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer27", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79146, "Length": 263, "Cover_Rate": 0.451114922813036} {"Template_token": ["", "if", "(", "Opcode", "==", "", ")", "NewBase", "=", "Regs", "[", "NumRegs", "-", "", "]", ".", "first", ";", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "BaseOpc", "=", "", ";", "Offset", "=", "-", "Offset", ";", "}", "int", "ImmedOffset", "=", "", "(", "Offset", ")", ";", "if", "(", "ImmedOffset", "==", "-", "", ")", "return", "false", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "ImmedOffset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "Base", "=", "NewBase", ";", "BaseKill", "=", "true", ";", "}", "bool", "isDPR", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "bool", "isDef", "=", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "ground_truth": ["Opcode", "=", "getLoadStoreMultipleOpcode", "(", "Opcode", ")", ";"], "File": "ARMLoadStoreOptimizer27", "Func": "mergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79147, "Length": 163, "Cover_Rate": 0.3110687022900763} {"Template_token": ["", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "PrevMI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "MO", ".", "setReg", "(", "", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer27", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79148, "Length": 58, "Cover_Rate": 0.3918918918918919} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "Modified", "|=", "LoadStoreMultipleOpti", "(", "MBB", ")", ";", "Modified", "|=", "MergeReturnIntoLDM", "(", "MBB", ")", ";", "}", "delete", "RS", ";"], "ground_truth": ["return", "Modified", ";"], "File": "ARMLoadStoreOptimizer27", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79149, "Length": 57, "Cover_Rate": 0.4830508474576271} {"Template_token": ["", "if", "(", "MemOps", "[", "i", "]", ".", "Position", "<", "Position", ")", "{", "Position", "=", "MemOps", "[", "i", "]", ".", "Position", ";", "Loc", "=", "MemOps", "[", "i", "]", ".", "MBBI", ";", "}", "}"], "ground_truth": ["if", "(", "Loc", "!=", "MBB", ".", "begin", "(", ")", ")", "RS", "->", "forward", "(", "std", "::", "prev", "(", "Loc", ")", ")", ";"], "File": "ARMLoadStoreOptimizer29", "Func": "AdvanceRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79150, "Length": 54, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "if", "(", "MemOps", "[", "i", "]", ".", "Position", "<", "Position", ")", "{", "Position", "=", "MemOps", "[", "i", "]", ".", "Position", ";", "Loc", "=", "MemOps", "[", "i", "]", ".", "MBBI", ";", "}", "}", "if", "(", "Loc", "!=", "MBB", ".", "begin", "(", ")", ")", "RS", "->", "forward", "(", "std", "::", "prev", "(", "Loc", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer29", "Func": "AdvanceRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79151, "Length": 55, "Cover_Rate": 0.4824561403508772} {"Template_token": ["", "if", "(", "MI", ".", "definesRegister", "(", "DefReg", ")", ")", "LastLivePos", "=", "std", "::", "min", "(", "LastLivePos", ",", "MIPosition", ")", ";", "MachineOperand", "*", "UseOp", "=", "MI", ".", "findRegisterUseOperand", "(", "DefReg", ")", ";", "if", "(", "!", "UseOp", ")", "continue", ";", "if", "(", "UseOp", "->", "isKill", "(", ")", ")", "LastLivePos", "=", "std", "::", "min", "(", "LastLivePos", ",", "MIPosition", ")", ";", "Uses", "[", "MIPosition", "]", "=", "UseOp", ";", "}", "for", "(", "std", "::", "map", "<", "unsigned", ",", "MachineOperand", "*", ">", "::", "iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";"], "ground_truth": ["I", "!=", "E", ";", "++", "I", ")", "{"], "File": "ARMLoadStoreOptimizer29", "Func": "findUsesOfImpDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79152, "Length": 102, "Cover_Rate": 0.4636363636363636} {"Template_token": ["", "if", "(", "MIPosition", "<=", "RangeBegin", "||", "MIPosition", ">", "RangeEnd", ")", "continue", ";", "if", "(", "MI", ".", "definesRegister", "(", "DefReg", ")", ")", "LastLivePos", "=", "std", "::", "min", "(", "LastLivePos", ",", "MIPosition", ")", ";", "MachineOperand", "*", "UseOp", "=", "MI", ".", "findRegisterUseOperand", "(", "DefReg", ")", ";", "if", "(", "!", "UseOp", ")", "continue", ";", "if", "(", "UseOp", "->", "isKill", "(", ")", ")", "LastLivePos", "=", "std", "::", "min", "(", "LastLivePos", ",", "MIPosition", ")", ";", "Uses", "[", "MIPosition", "]", "=", "UseOp", ";", "}", "for", "(", "std", "::", "map", "<", "unsigned", ",", "MachineOperand", "*", ">", "::", "iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "first", ">", "LastLivePos", ")", "break", ";"], "ground_truth": ["UsesOfImpDefs", ".", "push_back", "(", "I", "->", "second", ")", ";"], "File": "ARMLoadStoreOptimizer29", "Func": "findUsesOfImpDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79153, "Length": 133, "Cover_Rate": 0.6045454545454545} {"Template_token": ["", "}", "else", "if", "(", "!", "Overlap", ")", "{", "if", "(", "Clobber", ")", "{", "TryMerge", "=", "true", ";", "Advance", "=", "true", ";", "}", "if", "(", "CurrOpc", "==", "Opcode", "&&", "CurrBase", "==", "Base", "&&", "CurrPred", "==", "Pred", ")", "{", "if", "(", "Offset", ">", "MemOps", ".", "back", "(", ")", ".", "Offset", ")", "{", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "Offset", ",", "Reg", ",", "isKill", ",", "Position", ",", "MBBI", ")", ")", ";", "++", "NumMemOps", ";", "Advance", "=", "true", ";", "}", "else", "{", "for", "(", "MemOpQueueIter", "I", "=", "MemOps", ".", "begin", "(", ")", ",", "E", "=", "MemOps", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "Offset", "<", "I", "->", "Offset", ")", "{", "MemOps", ".", "insert", "(", "I", ",", "MemOpQueueEntry", "(", "Offset", ",", "Reg", ",", "isKill", ",", "Position", ",", "MBBI", ")", ")", ";", "++", "NumMemOps", ";", "Advance", "=", "true", ";", "break", ";", "}", "else", "if", "(", "Offset", "==", "I", "->", "Offset", ")", "{", "break", ";", "}", "}", "}", "}", "}", "}", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "==", "E", ")", "TryMerge", "=", "true", ";", "}", "else", "if", "(", "Advance", ")", "{", "++", "Position", ";", "++", "MBBI", ";", "if", "(", "MBBI", "==", "E", ")", "TryMerge", "=", "true", ";", "}", "else", "TryMerge", "=", "true", ";", "if", "(", "TryMerge", ")", "{", "if", "(", "NumMemOps", ">", "", ")", "{", "AdvanceRS", "(", "MBB", ",", "MemOps", ")", ";", "unsigned", "Scratch", "=", "RS", "->", "FindUnusedReg", "(", "&", "", ")", ";", "RS", "->", "forward", "(", "std", "::", "prev", "(", "MBBI", ")", ")", ";", "Merges", ".", "clear", "(", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "", ",", "CurrBase", ",", "CurrOpc", ",", "CurrSize", ",", "CurrPred", ",", "CurrPredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Merges", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "if", "(", "MergeBaseUpdateLSMultiple", "(", "MBB", ",", "Merges", "[", "i", "]", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "NumMerges", "+=", "Merges", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMemOps", ";", "++", "i", ")", "if", "(", "!", "MemOps", "[", "i", "]", ".", "Merged", ")", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "i", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "RS", "->", "skipTo", "(", "std", "::", "prev", "(", "MBBI", ")", ")", ";", "}", "else", "if", "(", "NumMemOps", "==", "", ")", "{", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "{", "++", "NumMerges", ";", "RS", "->", "forward", "(", "std", "::", "prev", "(", "MBBI", ")", ")", ";", "}", "}", "CurrBase", "=", "", ";", "CurrOpc", "=", "-", "", ";", "CurrSize", "=", "", ";", "CurrPred", "=", "", ";", "CurrPredReg", "=", "", ";", "if", "(", "NumMemOps", ")", "{"], "ground_truth": ["MemOps", ".", "clear", "(", ")", ";"], "File": "ARMLoadStoreOptimizer29", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79155, "Length": 471, "Cover_Rate": 0.5334088335220838} {"Template_token": ["", "unsigned", "Base", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "unsigned", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isAM5", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "bool", "isAM2", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "if", "(", "isi32Load", "(", "Opcode", ")", "||", "isi32Store", "(", "Opcode", ")", ")", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isAM5", "&&", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "!=", "", ")", "return", "false", ";", "bool", "isLd", "=", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "DoMerge", "=", "false", ";", "", "AddSub", "=", "", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Limit", "=", "isAM5", "?", "", ":", "(", "isAM2", "?", "", ":", "", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "isMatchingIncrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ",", "AddSub", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer29", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79157, "Length": 341, "Cover_Rate": 0.3137074517019319} {"Template_token": ["", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "bool", "DoMerge", "=", "false", ";", "", "Mode", "=", "", "(", "Opcode", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "", ";", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "", ";", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}"], "ground_truth": ["MBB", ".", "erase", "(", "NextMBBI", ")", ";"], "File": "ARMLoadStoreOptimizer29", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79158, "Length": 324, "Cover_Rate": 0.5704225352112676} {"Template_token": ["", "}", "}", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "", ">", "Regs", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ImpDefs", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "UsesOfImpDefs", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "bool", "isKill", "=", "memOps", "[", "i", "]", ".", "isKill", "||", "KilledRegs", ".", "count", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "for", "(", "MIOperands", "MO", "(", "memOps", "[", "i", "]", ".", "MBBI", ")", ";", "MO", ".", "isValid", "(", ")", ";", "++", "MO", ")", "{", "if", "(", "!", "MO", "->", "isReg", "(", ")", "||", "!", "MO", "->", "isDef", "(", ")", "||", "!", "MO", "->", "isImplicit", "(", ")", "||", "MO", "->", "isDead", "(", ")", ")", "continue", ";", "unsigned", "DefReg", "=", "MO", "->", "getReg", "(", ")", ";", "if", "(", "std", "::", "find", "(", "ImpDefs", ".", "begin", "(", ")", ",", "ImpDefs", ".", "end", "(", ")", ",", "DefReg", ")", "==", "ImpDefs", ".", "end", "(", ")", ")", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";"], "ground_truth": ["findUsesOfImpDef", "(", "UsesOfImpDefs", ",", "memOps", ",", "DefReg", ",", "memOps", "[", "i", "]", ".", "Position", ",", "insertPos", ")", ";"], "File": "ARMLoadStoreOptimizer29", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79159, "Length": 205, "Cover_Rate": 0.3188180404354588} {"Template_token": ["", "SmallSet", "<", "unsigned", ",", "", ">", "KilledRegs", ";", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "Killer", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "memOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "==", "memOpsBegin", ")", "{", "i", "=", "memOpsEnd", ";", "if", "(", "i", "==", "e", ")", "break", ";", "}", "if", "(", "memOps", "[", "i", "]", ".", "Position", "<", "insertPos", "&&", "memOps", "[", "i", "]", ".", "isKill", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "KilledRegs", ".", "insert", "(", "Reg", ")", ";", "Killer", "[", "Reg", "]", "=", "i", ";", "}", "}", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "", ">", "Regs", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ImpDefs", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "UsesOfImpDefs", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "bool", "isKill", "=", "memOps", "[", "i", "]", ".", "isKill", "||", "KilledRegs", ".", "count", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "for", "(", "MIOperands", "MO", "(", "memOps", "[", "i", "]", ".", "MBBI", ")", ";", "MO", ".", "isValid", "(", ")", ";", "++", "MO", ")", "{", "if", "(", "!", "MO", "->", "isReg", "(", ")", "||", "!", "MO", "->", "isDef", "(", ")", "||", "!", "MO", "->", "isImplicit", "(", ")", "||", "MO", "->", "isDead", "(", ")", ")", "continue", ";", "unsigned", "DefReg", "=", "MO", "->", "getReg", "(", ")", ";", "if", "(", "std", "::", "find", "(", "ImpDefs", ".", "begin", "(", ")", ",", "ImpDefs", ".", "end", "(", ")", ",", "DefReg", ")", "==", "ImpDefs", ".", "end", "(", ")", ")", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "findUsesOfImpDef", "(", "UsesOfImpDefs", ",", "memOps", ",", "DefReg", ",", "memOps", "[", "i", "]", ".", "Position", ",", "insertPos", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "Loc", "=", "memOps", "[", "insertAfter", "]", ".", "MBBI", ";", "++", "Loc", ";", "if", "(", "!", "MergeOps", "(", "MBB", ",", "Loc", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ",", "ImpDefs", ")", ")", "return", ";", "Merges", ".", "push_back", "(", "std", "::", "prev", "(", "Loc", ")", ")", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "iterator", "I", "=", "UsesOfImpDefs", ".", "begin", "(", ")", ",", "E", "=", "UsesOfImpDefs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "(", "*", "I", ")", "->", "setIsUndef", "(", ")", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "second", ")", "{"], "File": "ARMLoadStoreOptimizer29", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79160, "Length": 436, "Cover_Rate": 0.6780715396578538} {"Template_token": ["", "MachineInstr", "*", "PrevMI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "unsigned", "Opcode", "=", "PrevMI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "", ":", "", ")", ";", "assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "", ")", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "PrevMI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MO", ".", "setReg", "(", "", ")", ";", "PrevMI", "->", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMLoadStoreOptimizer29", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79161, "Length": 157, "Cover_Rate": 0.6108949416342413} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer2", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79163, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "CheckCPSRDef", "=", "true", ";", "break", ";", "case", "", ":", "break", ";", "}", "if", "(", "Bytes", "==", "", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "if", "(", "!", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ")", "return", "false", ";", "return", "CheckCPSRDef", "?", "!", "definesCPSR", "(", "MI", ")", ":", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer2", "Func": "isMatchingIncrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79164, "Length": 130, "Cover_Rate": 0.6220095693779905} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "bool", "DoMerge", "=", "false", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "", ";", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "", ";", "DoMerge", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer2", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79166, "Length": 198, "Cover_Rate": 0.35611510791366907} {"Template_token": ["", "bool", "BaseKill", "=", "BaseOP", ".", "isKill", "(", ")", ";", "unsigned", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "bool", "DoMerge", "=", "false", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{"], "ground_truth": ["Mode", "=", "", ";"], "File": "ARMLoadStoreOptimizer2", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79167, "Length": 193, "Cover_Rate": 0.3471223021582734} {"Template_token": ["", "", "Pred", "=", "getInstrPredicate", "(", "First", ",", "PredReg", ")", ";", "DebugLoc", "DL", "=", "First", "->", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Merged", "=", "nullptr", ";", "if", "(", "Cand", ".", "CanMergeToLSDouble", ")", "Merged", "=", "CreateLoadStoreDouble", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", "&&", "Cand", ".", "CanMergeToLSMulti", ")", "Merged", "=", "CreateLoadStoreMulti", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", ")", "return", "nullptr", ";", "iterator", "EarliestI", "(", "Cand", ".", "Instrs", "[", "Cand", ".", "EarliestMIIdx", "]", ")", ";", "bool", "EarliestAtBegin", "=", "false", ";", "if", "(", "EarliestI", "==", "MBB", ".", "begin", "(", ")", ")", "{", "EarliestAtBegin", "=", "true", ";", "}", "else", "{", "EarliestI", "=", "std", "::", "prev", "(", "EarliestI", ")", ";", "}", "for", "(", "MachineInstr", "*", "MI", ":", "Cand", ".", "Instrs", ")", "MBB", ".", "erase", "(", "MI", ")", ";", "if", "(", "EarliestAtBegin", ")", "EarliestI", "=", "MBB", ".", "begin", "(", ")", ";", "else", "EarliestI", "=", "std", "::", "next", "(", "EarliestI", ")", ";", "auto", "FixupRange", "=", "make_range", "(", "EarliestI", ",", "iterator", "(", "Merged", ")", ")", ";", "if", "(", "isLoadSingle", "(", "Opcode", ")", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "FixupRange", ")", "{", "for", "(", "unsigned", "&", "ImpDefReg", ":", "ImpDefs", ")", "{", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "ImpDefReg", ")", "continue", ";", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "MO", ".", "setIsUndef", "(", ")", ";", "else", "if", "(", "MO", ".", "isDef", "(", ")", ")", "ImpDefReg", "=", "", ";", "}", "}", "}", "MachineInstrBuilder", "MIB", "(", "*", "Merged", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "Merged", ")", ";", "for", "(", "unsigned", "ImpDef", ":", "ImpDefs", ")", "MIB", ".", "addReg", "(", "ImpDef", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "assert", "(", "isi32Store", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "FixupRange", ")", "{", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isKill", "(", ")", ")", "continue", ";", "if", "(", "KilledRegs", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", ")", "MO", ".", "setIsKill", "(", "false", ")", ";", "}", "}", "assert", "(", "ImpDefs", ".", "empty", "(", ")", ")", ";", "}"], "ground_truth": ["return", "Merged", ";"], "File": "ARMLoadStoreOptimizer2", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79168, "Length": 413, "Cover_Rate": 0.5528781793842035} {"Template_token": ["", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MF", "=", "&", "Fn", ";", "bool", "Modified", "=", "false", ";"], "ground_truth": ["for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";"], "File": "ARMLoadStoreOptimizer2", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79169, "Length": 44, "Cover_Rate": 0.3893805309734513} {"Template_token": ["", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MF", "=", "&", "Fn", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "RescheduleLoadStoreInstrs", "(", "MFI", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer2", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79170, "Length": 58, "Cover_Rate": 0.5132743362831859} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMLoadStoreOptimizer31", "Func": "getLoadStoreMultipleSubMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79171, "Length": 120, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", ")", "*", "", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", ")", "*", "", ";"], "File": "ARMLoadStoreOptimizer31", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79172, "Length": 130, "Cover_Rate": 0.5349794238683128} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", ")", "*", "", ";", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", ")", "*", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer31", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79173, "Length": 104, "Cover_Rate": 0.4279835390946502} {"Template_token": ["", "static", "int", "getMemoryOpOffset", "(", "const", "MachineInstr", "*", "MI", ")", "{", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isAM3", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "unsigned", "NumOperands", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "unsigned", "OffField", "=", "MI", "->", "getOperand", "(", "NumOperands", "-", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "OffField", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "OffField", "*", "", ";", "int", "Offset", "=", "isAM3", "?", "", "(", "OffField", ")", ":", "", "(", "OffField", ")", "*", "", ";", "", "Op", "=", "isAM3", "?", "", "(", "OffField", ")", ":", "", "(", "OffField", ")", ";", "if", "(", "Op", "==", "", ")", "return", "-", "Offset", ";", "return", "Offset", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer31", "Func": "getMemoryOpOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79174, "Length": 165, "Cover_Rate": 0.8048780487804879} {"Template_token": ["", "static", "bool", "isMatchingDecrement", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Base", ",", "unsigned", "Bytes", ",", "unsigned", "Limit", ",", "", "Pred", ",", "unsigned", "PredReg", ")", "{", "unsigned", "MyPredReg", "=", "", ";", "if", "(", "!", "MI", ")", "return", "false", ";", "bool", "CheckCPSRDef", "=", "false", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "CheckCPSRDef", "=", "true", ";", "case", "", ":"], "ground_truth": ["break", ";"], "File": "ARMLoadStoreOptimizer31", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79175, "Length": 74, "Cover_Rate": 0.357487922705314} {"Template_token": ["", "break", ";", "}", "if", "(", "Bytes", "==", "", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["if", "(", "!", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer31", "Func": "isMatchingIncrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79176, "Length": 109, "Cover_Rate": 0.5265700483091788} {"Template_token": ["", "}", "else", "if", "(", "Advance", ")", "{", "++", "Position", ";", "++", "MBBI", ";", "if", "(", "MBBI", "==", "E", ")", "TryMerge", "=", "true", ";", "}", "else", "{", "TryMerge", "=", "true", ";", "}", "if", "(", "TryMerge", ")", "{", "if", "(", "NumMemOps", ">", "", ")", "{", "AdvanceRS", "(", "MBB", ",", "MemOps", ")", ";", "unsigned", "Scratch", "=", "RS", "->", "FindUnusedReg", "(", "isThumb1", "?", "&", "", ":", "&", "", ")", ";", "RS", "->", "forward", "(", "std", "::", "prev", "(", "MBBI", ")", ")", ";", "Merges", ".", "clear", "(", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "", ",", "CurrBase", ",", "CurrOpc", ",", "CurrSize", ",", "CurrPred", ",", "CurrPredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Merges", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "if", "(", "MergeBaseUpdateLSMultiple", "(", "MBB", ",", "Merges", "[", "i", "]", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "NumMerges", "+=", "Merges", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMemOps", ";", "++", "i", ")", "if", "(", "!", "MemOps", "[", "i", "]", ".", "Merged", ")", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "i", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "RS", "->", "skipTo", "(", "std", "::", "prev", "(", "MBBI", ")", ")", ";", "}", "else", "if", "(", "NumMemOps", "==", "", ")", "{", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "{", "++", "NumMerges", ";", "RS", "->", "forward", "(", "std", "::", "prev", "(", "MBBI", ")", ")", ";", "}", "}", "CurrBase", "=", "", ";", "CurrOpc", "=", "-", "", ";", "CurrSize", "=", "", ";", "CurrPred", "=", "", ";", "CurrPredReg", "=", "", ";", "if", "(", "NumMemOps", ")", "{", "MemOps", ".", "clear", "(", ")", ";"], "ground_truth": ["NumMemOps", "=", "", ";"], "File": "ARMLoadStoreOptimizer31", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79178, "Length": 298, "Cover_Rate": 0.33408071748878926} {"Template_token": ["", "bool", "BaseKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "unsigned", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isAM5", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "bool", "isAM2", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "if", "(", "isi32Load", "(", "Opcode", ")", "||", "isi32Store", "(", "Opcode", ")", ")", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isAM5", "&&", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "!=", "", ")", "return", "false", ";", "bool", "isLd", "=", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "DoMerge", "=", "false", ";", "", "AddSub", "=", "", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Limit", "=", "isAM5", "?", "", ":", "(", "isAM2", "?", "", ":", "", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "isMatchingIncrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ",", "AddSub", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "!", "isAM5", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "AddSub", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";"], "ground_truth": ["++", "I", ";"], "File": "ARMLoadStoreOptimizer31", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79179, "Length": 458, "Cover_Rate": 0.4186471663619744} {"Template_token": ["", "unsigned", "Base", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "unsigned", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "bool", "DoMerge", "=", "false", ";", "", "Mode", "=", "", "(", "Opcode", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "", ";", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "", ";", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer31", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79180, "Length": 385, "Cover_Rate": 0.6695652173913044} {"Template_token": ["", "bool", "isNotVFP", "=", "isi32Load", "(", "Opcode", ")", "||", "isi32Store", "(", "Opcode", ")", ";", "int", "Offset", "=", "MemOps", "[", "SIndex", "]", ".", "Offset", ";", "int", "SOffset", "=", "Offset", ";", "unsigned", "insertAfter", "=", "SIndex", ";", "MachineBasicBlock", "::", "iterator", "Loc", "=", "MemOps", "[", "SIndex", "]", ".", "MBBI", ";", "DebugLoc", "dl", "=", "Loc", "->", "getDebugLoc", "(", ")", ";", "const", "MachineOperand", "&", "PMO", "=", "Loc", "->", "getOperand", "(", "", ")", ";", "unsigned", "PReg", "=", "PMO", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "PMO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "PReg", ")", ";", "unsigned", "Count", "=", "", ";", "unsigned", "Limit", "=", "~", "", ";", "bool", "BaseKill", "=", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "}", "for", "(", "unsigned", "i", "=", "SIndex", "+", "", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "Reg", "!=", "", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Count", "<", "Limit", ")", "&&", "RegNum", "==", "PRegNum", "+", "", ")", ")", "&&", "(", "!", "STI", "->", "isSwift", "(", ")", "||", "isNotVFP", "||", "Count", "!=", "", "||", "!", "(", "PRegNum", "&", "", ")", ")", ")", "{"], "File": "ARMLoadStoreOptimizer31", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79181, "Length": 296, "Cover_Rate": 0.581532416502947} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Count", "<", "Limit", ")", "&&", "RegNum", "==", "PRegNum", "+", "", ")", ")", "&&", "(", "!", "STI", "->", "isSwift", "(", ")", "||", "isNotVFP", "||", "Count", "!=", "", "||", "!", "(", "PRegNum", "&", "", ")", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "++", "Count", ";", "}", "else", "{", "BaseKill", "=", "Loc", "->", "killsRegister", "(", "Base", ")", ";", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";"], "ground_truth": ["MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";"], "File": "ARMLoadStoreOptimizer31", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79182, "Length": 183, "Cover_Rate": 0.35952848722986247} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "bool", "isKill", "=", "memOps", "[", "i", "]", ".", "isKill", "||", "KilledRegs", ".", "count", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "for", "(", "MIOperands", "MO", "(", "memOps", "[", "i", "]", ".", "MBBI", ")", ";", "MO", ".", "isValid", "(", ")", ";", "++", "MO", ")", "{", "if", "(", "!", "MO", "->", "isReg", "(", ")", "||", "!", "MO", "->", "isDef", "(", ")", "||", "!", "MO", "->", "isImplicit", "(", ")", "||", "MO", "->", "isDead", "(", ")", ")", "continue", ";", "unsigned", "DefReg", "=", "MO", "->", "getReg", "(", ")", ";", "if", "(", "std", "::", "find", "(", "ImpDefs", ".", "begin", "(", ")", ",", "ImpDefs", ".", "end", "(", ")", ",", "DefReg", ")", "==", "ImpDefs", ".", "end", "(", ")", ")", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "findUsesOfImpDef", "(", "UsesOfImpDefs", ",", "memOps", ",", "DefReg", ",", "memOps", "[", "i", "]", ".", "Position", ",", "insertPos", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "Loc", "=", "memOps", "[", "insertAfter", "]", ".", "MBBI", ";", "++", "Loc", ";", "if", "(", "!", "MergeOps", "(", "MBB", ",", "Loc", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ",", "ImpDefs", ")", ")", "return", ";", "Merges", ".", "push_back", "(", "std", "::", "prev", "(", "Loc", ")", ")", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "iterator", "I", "=", "UsesOfImpDefs", ".", "begin", "(", ")", ",", "E", "=", "UsesOfImpDefs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "(", "*", "I", ")", "->", "setIsUndef", "(", ")", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "if", "(", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "second", ")", "{", "unsigned", "Reg", "=", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "first", ";", "if", "(", "KilledRegs", ".", "count", "(", "Reg", ")", ")", "{", "unsigned", "j", "=", "Killer", "[", "Reg", "]", ";", "int", "Idx", "=", "memOps", "[", "j", "]", ".", "MBBI", "->", "findRegisterUseOperandIdx", "(", "Reg", ",", "true", ")", ";", "assert", "(", "Idx", ">=", "", "&&", "", ")", ";", "memOps", "[", "j", "]", ".", "MBBI", "->", "getOperand", "(", "Idx", ")", ".", "setIsKill", "(", "false", ")", ";", "memOps", "[", "j", "]", ".", "isKill", "=", "false", ";", "}", "memOps", "[", "i", "]", ".", "isKill", "=", "true", ";", "}", "MBB", ".", "erase", "(", "memOps", "[", "i", "]", ".", "MBBI", ")", ";", "memOps", "[", "i", "]", ".", "Merged", "=", "true", ";", "memOps", "[", "i", "]", ".", "MBBI", "=", "Merges", ".", "back", "(", ")", ";", "memOps", "[", "i", "]", ".", "Position", "=", "insertPos", ";", "}", "for", "(", "auto", "&", "MemOp", ":", "memOps", ")", "{", "MemOp", ".", "Offset", "=", "getMemoryOpOffset", "(", "MemOp", ".", "MBBI", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer31", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79184, "Length": 458, "Cover_Rate": 0.6897590361445783} {"Template_token": ["", "}", "if", "(", "NumMove", "<=", "", ")", "Ops", ".", "pop_back", "(", ")", ";", "else", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "MemOps", ";", "SmallSet", "<", "unsigned", ",", "", ">", "MemRegs", ";", "for", "(", "int", "i", "=", "NumMove", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "MemOps", ".", "insert", "(", "Ops", "[", "i", "]", ")", ";", "MemRegs", ".", "insert", "(", "Ops", "[", "i", "]", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "bool", "DoMove", "=", "(", "LastLoc", "-", "FirstLoc", ")", "<=", "NumMove", "*", "", ";", "if", "(", "DoMove", ")", "DoMove", "=", "IsSafeAndProfitableToMove", "(", "isLd", ",", "Base", ",", "FirstOp", ",", "LastOp", ",", "MemOps", ",", "MemRegs", ",", "TRI", ")", ";", "if", "(", "!", "DoMove", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "Ops", ".", "pop_back", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "InsertPos", ")", "||", "InsertPos", "->", "isDebugValue", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "unsigned", "EvenReg", "=", "", ",", "OddReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "OddReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";"], "ground_truth": ["const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";"], "File": "ARMLoadStoreOptimizer31", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79185, "Length": 305, "Cover_Rate": 0.3207150368033649} {"Template_token": ["", "unsigned", "EvenReg", "=", "", ",", "OddReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "OddReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", "->", "constrainRegClass", "(", "EvenReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "OddReg", ",", "TRC", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "OddReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "concatenateMemOperands", "(", "MIB", ",", "Op0", ",", "Op1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ")", ".", "addReg", "(", "OddReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "concatenateMemOperands", "(", "MIB", ",", "Op0", ",", "Op1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumSTRDFormed", ";", "}", "MBB", "->", "erase", "(", "Op0", ")", ";", "MBB", "->", "erase", "(", "Op1", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "EvenReg", ",", "", ",", "OddReg", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "OddReg", ",", "", ",", "EvenReg", ")", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "{", "MachineInstr", "*", "Op", "=", "Ops", ".", "back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "MBB", "->", "splice", "(", "InsertPos", ",", "MBB", ",", "Op", ")", ";", "}", "}"], "ground_truth": ["NumLdStMoved", "+=", "NumMove", ";"], "File": "ARMLoadStoreOptimizer31", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79186, "Length": 408, "Cover_Rate": 0.42902208201892744} {"Template_token": ["", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumbFunction", "(", ")", "&&", "!", "isThumb2", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{"], "ground_truth": ["MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";"], "File": "ARMLoadStoreOptimizer31", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79187, "Length": 60, "Cover_Rate": 0.37735849056603776} {"Template_token": ["", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "RS", "=", "new", "RegScavenger", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumbFunction", "(", ")", "&&", "!", "isThumb2", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";"], "ground_truth": ["++", "MFI", ")", "{"], "File": "ARMLoadStoreOptimizer31", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79188, "Length": 68, "Cover_Rate": 0.4276729559748428} {"Template_token": ["", "unsigned", "Opc", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "if", "(", "MBBI", "->", "readsRegister", "(", "Base", ")", ")", "{", "int", "Offset", ";", "bool", "IsLoad", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "bool", "IsStore", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "if", "(", "IsLoad", "||", "IsStore", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "getImmScale", "(", "Opc", ")", ";", "unsigned", "InstrSrcReg", "=", "MBBI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", ">=", "", "&&", "!", "(", "IsStore", "&&", "InstrSrcReg", "==", "Base", ")", ")", "MO", ".", "setImm", "(", "Offset", ")", ";", "else", "InsertSub", "=", "true", ";", "}", "else", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "definesCPSR", "(", "MBBI", ")", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "(", "Opc", "==", "", ")", "?", "MO", ".", "getImm", "(", ")", "+", "WordOffset", "*", "", ":", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "", ";", "if", "(", "Offset", ">=", "", "&&", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "{", "MO", ".", "setImm", "(", "Offset", ")", ";", "return", ";", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "{", "InsertSub", "=", "true", ";", "}"], "ground_truth": ["}", "else", "if", "(", "definesCPSR", "(", "MBBI", ")", "||", "MBBI", "->", "isCall", "(", ")", "||", "MBBI", "->", "isBranch", "(", ")", ")", "{"], "File": "ARMLoadStoreOptimizer31", "Func": "UpdateBaseRegUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79189, "Length": 267, "Cover_Rate": 0.5350701402805611} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer32", "Func": "getImmScale", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79190, "Length": 36, "Cover_Rate": 0.5901639344262295} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer32", "Func": "getImmScale", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79191, "Length": 26, "Cover_Rate": 0.4262295081967213} {"Template_token": ["", "}", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "++", "NumLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumVLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMLoadStoreOptimizer32", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79192, "Length": 186, "Cover_Rate": 0.40522875816993464} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "++", "NumLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumVLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumVSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumVLDMGened", ";"], "ground_truth": ["switch", "(", "Mode", ")", "{"], "File": "ARMLoadStoreOptimizer32", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79193, "Length": 247, "Cover_Rate": 0.5381263616557734} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", ")", "*", "", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", ")", "*", "", ";"], "File": "ARMLoadStoreOptimizer32", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79194, "Length": 94, "Cover_Rate": 0.4034334763948498} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", ")", "*", "", ";", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", ")", "*", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer32", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79195, "Length": 98, "Cover_Rate": 0.4206008583690987} {"Template_token": ["", "bool", "isAM3", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "unsigned", "NumOperands", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "unsigned", "OffField", "=", "MI", "->", "getOperand", "(", "NumOperands", "-", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "OffField", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "OffField", "*", "", ";"], "ground_truth": ["int", "Offset", "=", "isAM3", "?", "", "(", "OffField", ")", ":", "", "(", "OffField", ")", "*", "", ";"], "File": "ARMLoadStoreOptimizer32", "Func": "getMemoryOpOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79196, "Length": 109, "Cover_Rate": 0.5647668393782384} {"Template_token": ["", "return", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer32", "Func": "isT1i32Load", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79197, "Length": 6, "Cover_Rate": 0.375} {"Template_token": ["", "static", "bool", "isT1i32Load", "(", "unsigned", "Opc", ")", "{", "return", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer32", "Func": "isT1i32Load", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79198, "Length": 14, "Cover_Rate": 0.875} {"Template_token": ["", "return", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer32", "Func": "isT1i32Store", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79200, "Length": 6, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "!", "STI", "->", "hasV5TEOps", "(", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "", ";", "unsigned", "Opcode", "=", "Op0", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Opcode", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "return", "false", ";", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "!", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "if", "(", "OffImm", "<", "", ")", "{", "if", "(", "OffImm", "<", "-", "", ")", "return", "false", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMLoadStoreOptimizer33", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79201, "Length": 236, "Cover_Rate": 0.48459958932238195} {"Template_token": ["", "}", "break", ";", "case", "", ":", "case", "", ":", "++", "NumLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "++", "NumVLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "++", "NumVSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMLoadStoreOptimizer33", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79203, "Length": 141, "Cover_Rate": 0.33254716981132076} {"Template_token": ["", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "++", "NumLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "++", "NumVLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "++", "NumVSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMLoadStoreOptimizer33", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79204, "Length": 180, "Cover_Rate": 0.42452830188679247} {"Template_token": ["", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", ")", "*", "", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMLoadStoreOptimizer33", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79205, "Length": 86, "Cover_Rate": 0.37719298245614036} {"Template_token": ["", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMLoadStoreOptimizer33", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79206, "Length": 89, "Cover_Rate": 0.39035087719298245} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";"], "ground_truth": ["case", "", ":"], "File": "ARMLoadStoreOptimizer33", "Func": "getPostIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79207, "Length": 63, "Cover_Rate": 0.39375} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMLoadStoreOptimizer33", "Func": "getPostIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79208, "Length": 75, "Cover_Rate": 0.46875} {"Template_token": ["", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["return", "", ";"], "File": "ARMLoadStoreOptimizer33", "Func": "getPreIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79209, "Length": 74, "Cover_Rate": 0.4625} {"Template_token": ["", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Limit", "=", "isAM5", "?", "", ":", "(", "isAM2", "?", "", ":", "", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "isMatchingIncrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ",", "AddSub", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "!", "isAM5", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "AddSub", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "unsigned", "Offset", "=", "", ";", "if", "(", "isAM2", ")", "Offset", "=", "", "(", "AddSub", ",", "Bytes", ",", "", ")", ";", "else", "if", "(", "!", "isAM5", ")", "Offset", "=", "AddSub", "==", "", "?", "-", "Bytes", ":", "Bytes", ";", "if", "(", "isAM5", ")", "{"], "ground_truth": ["MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "", ")", ";"], "File": "ARMLoadStoreOptimizer33", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79210, "Length": 341, "Cover_Rate": 0.35190918472652216} {"Template_token": ["", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "OpNum", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";"], "ground_truth": ["(", "*", "MIB", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "File": "ARMLoadStoreOptimizer33", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79211, "Length": 217, "Cover_Rate": 0.38003502626970226} {"Template_token": ["", "unsigned", "PReg", "=", "PMO", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "PMO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "getRegisterNumbering", "(", "PReg", ")", ";", "unsigned", "Count", "=", "", ";", "for", "(", "unsigned", "i", "=", "SIndex", "+", "", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "getRegisterNumbering", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Size", "<", "", "||", "Count", "<", "", ")", "&&", "RegNum", "==", "PRegNum", "+", "", ")", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "++", "Count", ";", "}", "else", "{", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "return", ";", "}", "if", "(", "MemOps", "[", "i", "]", ".", "Position", ">", "MemOps", "[", "insertAfter", "]", ".", "Position", ")", "insertAfter", "=", "i", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer33", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79212, "Length": 243, "Cover_Rate": 0.5898058252427184} {"Template_token": ["", "unsigned", "insertAfter", "=", "SIndex", ";", "MachineBasicBlock", "::", "iterator", "Loc", "=", "MemOps", "[", "SIndex", "]", ".", "MBBI", ";", "DebugLoc", "dl", "=", "Loc", "->", "getDebugLoc", "(", ")", ";", "const", "MachineOperand", "&", "PMO", "=", "Loc", "->", "getOperand", "(", "", ")", ";", "unsigned", "PReg", "=", "PMO", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "PMO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "getRegisterNumbering", "(", "PReg", ")", ";", "unsigned", "Count", "=", "", ";", "for", "(", "unsigned", "i", "=", "SIndex", "+", "", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "File": "ARMLoadStoreOptimizer33", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79213, "Length": 129, "Cover_Rate": 0.3131067961165049} {"Template_token": ["", "bool", "LoadStoreOpt", "::", "MergeOps", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "int", "Offset", ",", "unsigned", "Base", ",", "bool", "BaseKill", ",", "int", "Opcode", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "Scratch", ",", "DebugLoc", "dl", ",", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "", ">", "&", "Regs", ")", "{", "unsigned", "NumRegs", "=", "Regs", ".", "size", "(", ")", ";", "if", "(", "NumRegs", "<=", "", ")", "return", "false", ";", "", "Mode", "=", "", ";", "bool", "isNotVFP", "=", "isi32Load", "(", "Opcode", ")", "||", "isi32Store", "(", "Opcode", ")", ";", "bool", "haveIBAndDA", "=", "isNotVFP", "&&", "!", "isThumb2", ";", "if", "(", "Offset", "==", "", "&&", "haveIBAndDA", ")", "Mode", "=", "", ";", "else", "if", "(", "Offset", "==", "-", "", "*", "(", "int", ")", "NumRegs", "+", "", "&&", "haveIBAndDA", ")", "Mode", "=", "", ";", "else", "if", "(", "Offset", "==", "-", "", "*", "(", "int", ")", "NumRegs", "&&", "isNotVFP", ")", "Mode", "=", "", ";", "else", "if", "(", "Offset", "!=", "", ")", "{", "if", "(", "NumRegs", "<=", "", ")", "return", "false", ";", "unsigned", "NewBase", ";", "if", "(", "isi32Load", "(", "Opcode", ")", ")", "NewBase", "=", "Regs", "[", "NumRegs", "-", "", "]", ".", "first", ";", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "!", "isThumb2", "?", "", ":", "(", "(", "Base", "==", "", ")", "?", "", ":", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "BaseOpc", "=", "!", "isThumb2", "?", "", ":", "(", "(", "Base", "==", "", ")", "?", "", ":", "", ")", ";", "Offset", "=", "-", "Offset", ";", "}", "int", "ImmedOffset", "=", "isThumb2", "?", "", "(", "Offset", ")", ":", "", "(", "Offset", ")", ";", "if", "(", "ImmedOffset", "==", "-", "", ")", "return", "false", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["Base", "=", "NewBase", ";"], "File": "ARMLoadStoreOptimizer33", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79214, "Length": 334, "Cover_Rate": 0.6844262295081968} {"Template_token": ["", "PreAllocLoadStoreOpt", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer34", "Func": "ARMPreAllocLoadStoreOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79215, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "PreAllocLoadStoreOpt", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer34", "Func": "ARMPreAllocLoadStoreOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79216, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "NewOpc", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "", "(", "", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "", "(", "", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isLd", "&&", "(", "BaseKill", "||", "OffKill", ")", "&&", "(", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", "||", "(", "OffReg", "&&", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "OffReg", ")", ")", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", "&&", "(", "!", "OffReg", "||", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "OffReg", ")", ")", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "OddReg", ",", "OddDeadKill", ",", "BaseReg", ",", "false", ",", "OffReg", ",", "false", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "BaseReg", ",", "BaseKill", ",", "OffReg", ",", "OffKill", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "else", "{", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "BaseReg", ",", "false", ",", "OffReg", ",", "false", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "OddReg", ",", "OddDeadKill", ",", "BaseReg", ",", "BaseKill", ",", "OffReg", ",", "OffKill", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "if", "(", "isLd", ")", "++", "NumLDRD2LDR", ";", "else", "++", "NumSTRD2STR", ";", "}"], "ground_truth": ["MBBI", "=", "prior", "(", "MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79217, "Length": 421, "Cover_Rate": 0.5696887686062246} {"Template_token": ["", "}", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isLd", "&&", "(", "BaseKill", "||", "OffKill", ")", "&&", "(", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", "||", "(", "OffReg", "&&", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "OffReg", ")", ")", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", "&&", "(", "!", "OffReg", "||", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "OffReg", ")", ")", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "OddReg", ",", "OddDeadKill", ",", "BaseReg", ",", "false", ",", "OffReg", ",", "false", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "BaseReg", ",", "BaseKill", ",", "OffReg", ",", "OffKill", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "else", "{", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "BaseReg", ",", "false", ",", "OffReg", ",", "false", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "OddReg", ",", "OddDeadKill", ",", "BaseReg", ",", "BaseKill", ",", "OffReg", ",", "OffKill", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "if", "(", "isLd", ")", "++", "NumLDRD2LDR", ";", "else", "++", "NumSTRD2STR", ";", "}", "MBBI", "=", "prior", "(", "MBBI", ")", ";"], "ground_truth": ["MBB", ".", "erase", "(", "MI", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79218, "Length": 255, "Cover_Rate": 0.34506089309878213} {"Template_token": ["", "static", "int", "getLoadStoreMultipleOpcode", "(", "int", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "", ":", "NumLDMGened", "++", ";", "return", "", ";", "case", "", ":", "NumSTMGened", "++", ";", "return", "", ";", "case", "", ":", "case", "", ":", "NumLDMGened", "++", ";", "return", "", ";", "case", "", ":", "case", "", ":", "NumSTMGened", "++", ";", "return", "", ";", "case", "", ":", "NumFLDMGened", "++", ";", "return", "", ";", "case", "", ":", "NumFSTMGened", "++", ";", "return", "", ";", "case", "", ":", "NumFLDMGened", "++", ";", "return", "", ";", "case", "", ":", "NumFSTMGened", "++", ";"], "ground_truth": ["return", "", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79219, "Length": 91, "Cover_Rate": 0.6546762589928058} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "", ")", "*", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "*", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer34", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79220, "Length": 82, "Cover_Rate": 0.5324675324675324} {"Template_token": ["", "static", "unsigned", "getPostIndexedLoadStoreOpcode", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "getPostIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79221, "Length": 74, "Cover_Rate": 0.6434782608695652} {"Template_token": ["", "static", "unsigned", "getPreIndexedLoadStoreOpcode", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "getPreIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79222, "Length": 67, "Cover_Rate": 0.5826086956521739} {"Template_token": ["", "else", "Offset", "=", "", "(", "", ",", "OffImm", ",", "", ")", ";"], "ground_truth": ["if", "(", "isDef", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "RegDeadKill", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addReg", "(", "OffReg", ",", "getKillRegState", "(", "OffKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "InsertLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79223, "Length": 86, "Cover_Rate": 0.3524590163934426} {"Template_token": ["", "if", "(", "isDef", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "RegDeadKill", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addReg", "(", "OffReg", ",", "getKillRegState", "(", "OffKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "ground_truth": ["else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "RegDeadKill", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addReg", "(", "OffReg", ",", "getKillRegState", "(", "OffKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "InsertLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79224, "Length": 140, "Cover_Rate": 0.5737704918032787} {"Template_token": ["", "if", "(", "Bytes", "<=", "", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79225, "Length": 95, "Cover_Rate": 0.49222797927461137} {"Template_token": ["", "unsigned", "MyPredReg", "=", "", ";", "if", "(", "!", "MI", ")", "return", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "Bytes", "<=", "", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79226, "Length": 153, "Cover_Rate": 0.7927461139896373} {"Template_token": ["", "if", "(", "Bytes", "<=", "", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "return", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer34", "Func": "isMatchingIncrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79227, "Length": 96, "Cover_Rate": 0.49740932642487046} {"Template_token": ["", "if", "(", "!", "MI", ")", "return", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "Bytes", "<=", "", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "return", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer34", "Func": "isMatchingIncrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79228, "Length": 149, "Cover_Rate": 0.772020725388601} {"Template_token": ["", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ";", "case", "", ":", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ";", "case", "", ":", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer34", "Func": "isMemoryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79229, "Length": 105, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "while", "(", "++", "I", "!=", "E", ")", "{", "if", "(", "MemOps", ".", "count", "(", "&", "*", "I", ")", ")", "continue", ";", "const", "TargetInstrDesc", "&", "TID", "=", "I", "->", "getDesc", "(", ")", ";", "if", "(", "TID", ".", "isCall", "(", ")", "||", "TID", ".", "isTerminator", "(", ")", "||", "TID", ".", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "isLd", "&&", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isLd", ")", "{", "if", "(", "TID", ".", "mayLoad", "(", ")", ")", "return", "false", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "j", "=", "", ",", "NumOps", "=", "I", "->", "getNumOperands", "(", ")", ";", "j", "!=", "NumOps", ";", "++", "j", ")", "{", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "j", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "Reg", ",", "Base", ")", ")", "return", "false", ";", "if", "(", "Reg", "!=", "Base", "&&", "!", "MemRegs", ".", "count", "(", "Reg", ")", ")", "AddedRegPressure", ".", "insert", "(", "Reg", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer34", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79230, "Length": 194, "Cover_Rate": 0.7028985507246377} {"Template_token": ["", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "Offset", "<", "I", "->", "Offset", ")", "{", "MemOps", ".", "insert", "(", "I", ",", "MemOpQueueEntry", "(", "Offset", ",", "Position", ",", "MBBI", ")", ")", ";", "NumMemOps", "++", ";", "Advance", "=", "true", ";", "break", ";", "}", "else", "if", "(", "Offset", "==", "I", "->", "Offset", ")", "{", "break", ";", "}", "}", "}", "}", "}", "}", "if", "(", "Advance", ")", "{", "++", "Position", ";", "++", "MBBI", ";", "}", "else", "TryMerge", "=", "true", ";", "if", "(", "TryMerge", ")", "{", "if", "(", "NumMemOps", ">", "", ")", "{", "AdvanceRS", "(", "MBB", ",", "MemOps", ")", ";", "unsigned", "Scratch", "=", "RS", "->", "FindUnusedReg", "(", "&", "", ")", ";", "RS", "->", "forward", "(", "prior", "(", "MBBI", ")", ")", ";", "Merges", ".", "clear", "(", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "", ",", "CurrBase", ",", "CurrOpc", ",", "CurrSize", ",", "CurrPred", ",", "CurrPredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Merges", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "if", "(", "MergeBaseUpdateLSMultiple", "(", "MBB", ",", "Merges", "[", "i", "]", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "NumMerges", "+=", "Merges", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMemOps", ";", "++", "i", ")", "if", "(", "!", "MemOps", "[", "i", "]", ".", "Merged", ")", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "i", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "RS", "->", "skipTo", "(", "prior", "(", "MBBI", ")", ")", ";", "}", "else", "if", "(", "NumMemOps", "==", "", ")", "{", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "{", "++", "NumMerges", ";", "RS", "->", "forward", "(", "prior", "(", "MBBI", ")", ")", ";", "}", "}", "CurrBase", "=", "", ";"], "ground_truth": ["CurrOpc", "=", "-", "", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79231, "Length": 307, "Cover_Rate": 0.422283356258597} {"Template_token": ["", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "bool", "isDPR", "=", "NewOpc", "==", "", "||", "NewOpc", "==", "", ";", "unsigned", "Offset", "=", "", ";", "if", "(", "isAM5", ")", "Offset", "=", "", "(", "(", "AddSub", "==", "", ")", "?", "", ":", "", ",", "true", ",", "(", "isDPR", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "isAM2", ")", "Offset", "=", "", "(", "AddSub", ",", "Bytes", ",", "", ")", ";", "else", "Offset", "=", "AddSub", "==", "", "?", "-", "Bytes", ":", "Bytes", ";", "if", "(", "isLd", ")", "{", "if", "(", "isAM5", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";", "else", "if", "(", "isAM2", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "isAM5", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79232, "Length": 344, "Cover_Rate": 0.3339805825242718} {"Template_token": ["", "unsigned", "Reg", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "Reg", ")", ";", "isKill", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isAM4", "&&", "RegNum", ">", "PRegNum", ")", "||", "RegNum", "==", "PRegNum", "+", "", ")", ")", "{", "Offset", "+=", "Size", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "PRegNum", "=", "RegNum", ";", "}", "else", "{", "if", "(", "MergeOps", "(", "MBB", ",", "++", "Loc", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ")", ")", "{", "Merges", ".", "push_back", "(", "prior", "(", "Loc", ")", ")", ";", "for", "(", "unsigned", "j", "=", "SIndex", ";", "j", "<", "i", ";", "++", "j", ")", "{", "MBB", ".", "erase", "(", "MemOps", "[", "j", "]", ".", "MBBI", ")", ";", "MemOps", "[", "j", "]", ".", "Merged", "=", "true", ";", "}", "}", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "return", ";", "}", "if", "(", "MemOps", "[", "i", "]", ".", "Position", ">", "Pos", ")", "{", "Pos", "=", "MemOps", "[", "i", "]", ".", "Position", ";", "Loc", "=", "MemOps", "[", "i", "]", ".", "MBBI", ";", "}", "}", "bool", "BaseKill", "=", "Loc", "->", "findRegisterUseOperandIdx", "(", "Base", ",", "true", ")", "!=", "-", "", ";", "if", "(", "MergeOps", "(", "MBB", ",", "++", "Loc", ",", "SOffset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ")", ")", "{"], "ground_truth": ["Merges", ".", "push_back", "(", "prior", "(", "Loc", ")", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79233, "Length": 289, "Cover_Rate": 0.5283363802559415} {"Template_token": ["", "DebugLoc", "dl", "=", "Loc", "->", "getDebugLoc", "(", ")", ";", "unsigned", "PReg", "=", "Loc", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "PReg", ")", ";", "bool", "isKill", "=", "Loc", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "", ">", "Regs", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "PReg", ",", "isKill", ")", ")", ";", "for", "(", "unsigned", "i", "=", "SIndex", "+", "", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "unsigned", "Reg", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "Reg", ")", ";", "isKill", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isAM4", "&&", "RegNum", ">", "PRegNum", ")", "||", "RegNum", "==", "PRegNum", "+", "", ")", ")", "{", "Offset", "+=", "Size", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "PRegNum", "=", "RegNum", ";", "}", "else", "{", "if", "(", "MergeOps", "(", "MBB", ",", "++", "Loc", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ")", ")", "{", "Merges", ".", "push_back", "(", "prior", "(", "Loc", ")", ")", ";", "for", "(", "unsigned", "j", "=", "SIndex", ";", "j", "<", "i", ";", "++", "j", ")", "{", "MBB", ".", "erase", "(", "MemOps", "[", "j", "]", ".", "MBBI", ")", ";", "MemOps", "[", "j", "]", ".", "Merged", "=", "true", ";", "}", "}", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "return", ";", "}", "if", "(", "MemOps", "[", "i", "]", ".", "Position", ">", "Pos", ")", "{", "Pos", "=", "MemOps", "[", "i", "]", ".", "Position", ";", "Loc", "=", "MemOps", "[", "i", "]", ".", "MBBI", ";", "}", "}", "bool", "BaseKill", "=", "Loc", "->", "findRegisterUseOperandIdx", "(", "Base", ",", "true", ")", "!=", "-", "", ";", "if", "(", "MergeOps", "(", "MBB", ",", "++", "Loc", ",", "SOffset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ")", ")", "{", "Merges", ".", "push_back", "(", "prior", "(", "Loc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "SIndex", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["MBB", ".", "erase", "(", "MemOps", "[", "i", "]", ".", "MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79234, "Length": 435, "Cover_Rate": 0.7952468007312614} {"Template_token": ["", "if", "(", "MBB", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "MachineInstr", "*", "PrevMI", "=", "prior", "(", "MBBI", ")", ";", "if", "(", "PrevMI", "->", "getOpcode", "(", ")", "==", "", "||", "PrevMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "isThumb2", "?", "", ":", "", ";", "PrevMI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MO", ".", "setReg", "(", "", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79235, "Length": 155, "Cover_Rate": 0.8516483516483516} {"Template_token": ["", "break", ";", "}", "MI2LocMap", "[", "MI", "]", "=", "Loc", "++", ";", "if", "(", "!", "isMemoryOp", "(", "MI", ")", ")", "continue", ";", "unsigned", "PredReg", "=", "", ";", "if", "(", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "!=", "", ")", "continue", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isLd", "=", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "unsigned", "Base", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "if", "(", "isLd", ")", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "::", "iterator", "BI", "=", "Base2LdsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2LdsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "MI", ")", ";", "}", "else", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "MIs", ";", "MIs", ".", "push_back", "(", "MI", ")", ";", "Base2LdsMap", "[", "Base", "]", "=", "MIs", ";", "LdBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "else", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "::", "iterator", "BI", "=", "Base2StsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2StsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}"], "ground_truth": ["if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "MI", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79237, "Length": 326, "Cover_Rate": 0.4591549295774648} {"Template_token": ["", "MemRegs", ".", "insert", "(", "Ops", "[", "i", "]", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "bool", "DoMove", "=", "(", "LastLoc", "-", "FirstLoc", ")", "<=", "NumMove", "*", "", ";", "if", "(", "DoMove", ")", "DoMove", "=", "IsSafeAndProfitableToMove", "(", "isLd", ",", "Base", ",", "FirstOp", ",", "LastOp", ",", "MemOps", ",", "MemRegs", ",", "TRI", ")", ";", "if", "(", "!", "DoMove", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "Ops", ".", "pop_back", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "MemOps", ".", "count", "(", "InsertPos", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "unsigned", "EvenReg", "=", "", ",", "OddReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "OffReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "OddReg", ",", "BaseReg", ",", "OffReg", ",", "Offset", ",", "PredReg", ",", "Pred", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "EvenReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "OddReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "EvenReg", ")", ".", "addReg", "(", "OddReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "++", "NumSTRDFormed", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer34", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79238, "Length": 352, "Cover_Rate": 0.4489795918367347} {"Template_token": ["", "LastOpcode", "=", "Opcode", ";", "if", "(", "++", "NumMove", "==", "", ")", "break", ";", "}", "if", "(", "NumMove", "<=", "", ")", "Ops", ".", "pop_back", "(", ")", ";", "else", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "MemOps", ";", "SmallSet", "<", "unsigned", ",", "", ">", "MemRegs", ";", "for", "(", "int", "i", "=", "NumMove", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "MemOps", ".", "insert", "(", "Ops", "[", "i", "]", ")", ";", "MemRegs", ".", "insert", "(", "Ops", "[", "i", "]", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "bool", "DoMove", "=", "(", "LastLoc", "-", "FirstLoc", ")", "<=", "NumMove", "*", "", ";", "if", "(", "DoMove", ")", "DoMove", "=", "IsSafeAndProfitableToMove", "(", "isLd", ",", "Base", ",", "FirstOp", ",", "LastOp", ",", "MemOps", ",", "MemRegs", ",", "TRI", ")", ";", "if", "(", "!", "DoMove", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "Ops", ".", "pop_back", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "MemOps", ".", "count", "(", "InsertPos", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "unsigned", "EvenReg", "=", "", ",", "OddReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "OffReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "OddReg", ",", "BaseReg", ",", "OffReg", ",", "Offset", ",", "PredReg", ",", "Pred", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "EvenReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "OddReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "ground_truth": ["++", "NumLDRDFormed", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79239, "Length": 365, "Cover_Rate": 0.4655612244897959} {"Template_token": ["", "bool", "PreAllocLoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TD", "=", "Fn", ".", "getTarget", "(", ")", ".", "getTargetData", "(", ")", ";", "TII", "=", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["TRI", "=", "Fn", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79240, "Length": 46, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "OffField", "=", "MI", "->", "getOperand", "(", "NumOperands", "-", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "OffField", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "OffField", "*", "", ";"], "ground_truth": ["int", "Offset", "=", "isAM3", "?", "", "(", "OffField", ")", ":", "", "(", "OffField", ")", "*", "", ";"], "File": "ARMLoadStoreOptimizer35", "Func": "getMemoryOpOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79241, "Length": 85, "Cover_Rate": 0.4146341463414634} {"Template_token": ["", "break", ";", "}", "for", "(", "unsigned", "i", "=", "SIndex", "+", "", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Count", "<", "Limit", ")", "&&", "RegNum", "==", "PRegNum", "+", "", ")", ")", "&&", "(", "!", "STI", "->", "isSwift", "(", ")", "||", "isNotVFP", "||", "Count", "!=", "", "||", "!", "(", "PRegNum", "&", "", ")", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "++", "Count", ";", "}", "else", "{", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "MemOps", "[", "i", "]", ".", "Position", ">", "MemOps", "[", "insertAfter", "]", ".", "Position", ")", "insertAfter", "=", "i", ";"], "File": "ARMLoadStoreOptimizer35", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79242, "Length": 235, "Cover_Rate": 0.47959183673469385} {"Template_token": ["", "if", "(", "!", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "return", "false", ";", "if", "(", "isThumb1", ")", "{", "if", "(", "Base", "!=", "NewBase", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ")", ".", "addReg", "(", "NewBase", ",", "getKillRegState", "(", "true", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "}", "Base", "=", "NewBase", ";", "BaseKill", "=", "true", ";", "}", "bool", "isDef", "=", "(", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "Opcode", "=", "getLoadStoreMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "if", "(", "!", "Opcode", ")", "return", "false", ";", "bool", "Writeback", "=", "isThumb1", ";", "if", "(", "Opcode", "==", "", "&&", "isThumb1", ")", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumRegs", ";", "++", "I", ")", "if", "(", "Base", "==", "Regs", "[", "I", "]", ".", "first", ")", "{", "Writeback", "=", "false", ";", "break", ";", "}", "MachineInstrBuilder", "MIB", ";", "if", "(", "Writeback", ")", "{", "if", "(", "Opcode", "==", "", ")", "Opcode", "=", "", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "MIB", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ";", "if", "(", "!", "BaseKill", ")", "UpdateBaseRegUses", "(", "MBB", ",", "MBBI", ",", "dl", ",", "Base", ",", "NumRegs", ",", "Pred", ",", "PredReg", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "MIB", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ";", "}"], "ground_truth": ["MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer35", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79243, "Length": 378, "Cover_Rate": 0.4909090909090909} {"Template_token": ["", "AFI", "=", "Fn", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "TII", "=", "TM", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "RS", "=", "new", "RegScavenger", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumbFunction", "(", ")", "&&", "!", "isThumb2", ";", "if", "(", "isThumb1", ")", "{", "delete", "RS", ";", "return", "false", ";", "}", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "Modified", "|=", "LoadStoreMultipleOpti", "(", "MBB", ")", ";", "if", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasV5TOps", "(", ")", ")", "Modified", "|=", "MergeReturnIntoLDM", "(", "MBB", ")", ";", "}"], "ground_truth": ["delete", "RS", ";"], "File": "ARMLoadStoreOptimizer35", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79244, "Length": 151, "Cover_Rate": 0.8206521739130435} {"Template_token": ["", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumbFunction", "(", ")", "&&", "!", "isThumb2", ";", "if", "(", "isThumb1", ")", "{", "delete", "RS", ";", "return", "false", ";", "}", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{"], "ground_truth": ["MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";"], "File": "ARMLoadStoreOptimizer35", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79245, "Length": 72, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "InsertSub", "=", "true", ";", "}", "if", "(", "InsertSub", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "Base", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "true", ")", ")", ".", "addImm", "(", "WordOffset", "*", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "return", ";", "}", "}", "if", "(", "MBBI", "->", "killsRegister", "(", "Base", ")", ")", "return", ";", "}"], "ground_truth": ["if", "(", "MBB", ".", "succ_size", "(", ")", ">", "", ")", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "--", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "Base", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "true", ")", ")", ".", "addImm", "(", "WordOffset", "*", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer35", "Func": "UpdateBaseRegUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79246, "Length": 133, "Cover_Rate": 0.32439024390243903} {"Template_token": ["", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MF", "=", "&", "Fn", ";", "bool", "Modified", "=", "false", ";"], "ground_truth": ["for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";"], "File": "ARMLoadStoreOptimizer36", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79248, "Length": 44, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "bool", "PreAllocLoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TD", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getDataLayout", "(", ")", ";", "TII", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MF", "=", "&", "Fn", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";"], "ground_truth": ["++", "MFI", ")", "Modified", "|=", "RescheduleLoadStoreInstrs", "(", "MFI", ")", ";"], "File": "ARMLoadStoreOptimizer36", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79249, "Length": 117, "Cover_Rate": 0.9669421487603306} {"Template_token": ["", "if", "(", "isLegalAddressImm", "(", "Opcode", ",", "Imm", ",", "TII", ")", ")", "return", "true", ";", "const", "MCInstrDesc", "&", "Desc", "=", "TII", "->", "get", "(", "Opcode", ")", ";", "unsigned", "AddrMode", "=", "(", "Desc", ".", "TSFlags", "&", "", ")", ";"], "ground_truth": ["switch", "(", "AddrMode", ")", "{"], "File": "ARMLoadStoreOptimizer38", "Func": "isLegalOrConvertableAddressImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79250, "Length": 42, "Cover_Rate": 0.4375} {"Template_token": ["", "for", "(", "MachineInstr", "*", "Op", ":", "llvm", "::", "reverse", "(", "Ops", ")", ")", "{", "unsigned", "LSMOpcode", "=", "getLoadStoreMultipleOpcode", "(", "Op", "->", "getOpcode", "(", ")", ",", "", ")", ";", "if", "(", "LastOpcode", "&&", "LSMOpcode", "!=", "LastOpcode", ")", "break", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "*", "Op", ")", ";", "unsigned", "Bytes", "=", "getLSMultipleTransferSize", "(", "Op", ")", ";", "if", "(", "LastBytes", ")", "{", "if", "(", "Bytes", "!=", "LastBytes", "||", "Offset", "!=", "(", "LastOffset", "+", "(", "int", ")", "Bytes", ")", ")", "break", ";", "}", "if", "(", "NumMove", "==", "InstReorderLimit", ")", "break", ";", "++", "NumMove", ";", "LastOffset", "=", "Offset", ";", "LastBytes", "=", "Bytes", ";", "LastOpcode", "=", "LSMOpcode", ";", "unsigned", "Loc", "=", "MI2LocMap", "[", "Op", "]", ";", "if", "(", "Loc", "<=", "FirstLoc", ")", "{", "FirstLoc", "=", "Loc", ";", "FirstOp", "=", "Op", ";", "}", "if", "(", "Loc", ">=", "LastLoc", ")", "{", "LastLoc", "=", "Loc", ";", "LastOp", "=", "Op", ";", "}", "}", "if", "(", "NumMove", "<=", "", ")", "Ops", ".", "pop_back", "(", ")", ";", "else", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "MemOps", ";", "SmallSet", "<", "unsigned", ",", "", ">", "MemRegs", ";", "for", "(", "size_t", "i", "=", "Ops", ".", "size", "(", ")", "-", "NumMove", ",", "e", "=", "Ops", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MemOps", ".", "insert", "(", "Ops", "[", "i", "]", ")", ";", "MemRegs", ".", "insert", "(", "Ops", "[", "i", "]", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "bool", "DoMove", "=", "(", "LastLoc", "-", "FirstLoc", ")", "<=", "NumMove", "*", "", ";", "if", "(", "DoMove", ")", "DoMove", "=", "IsSafeAndProfitableToMove", "(", "isLd", ",", "Base", ",", "FirstOp", ",", "LastOp", ",", "MemOps", ",", "MemRegs", ",", "TRI", ",", "AA", ")", ";", "if", "(", "!", "DoMove", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "Ops", ".", "pop_back", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "&", "*", "InsertPos", ")", "||", "InsertPos", "->", "isDebugInstr", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "Register", "FirstReg", ",", "SecondReg", ";", "Register", "BaseReg", ",", "PredReg", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "FirstReg", ",", "SecondReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", "->", "constrainRegClass", "(", "FirstReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "SecondReg", ",", "TRC", ")", ";"], "ground_truth": ["if", "(", "isLd", ")", "{"], "File": "ARMLoadStoreOptimizer38", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79251, "Length": 498, "Cover_Rate": 0.528101802757158} {"Template_token": ["", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "RegClassInfoValid", "=", "false", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumbFunction", "(", ")", "&&", "!", "isThumb2", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "{", "Modified", "|=", "LoadStoreMultipleOpti", "(", "MBB", ")", ";", "if", "(", "STI", "->", "hasV5TOps", "(", ")", "&&", "!", "AFI", "->", "shouldSignReturnAddress", "(", ")", ")", "Modified", "|=", "MergeReturnIntoLDM", "(", "MBB", ")", ";", "if", "(", "isThumb1", ")", "Modified", "|=", "CombineMovBx", "(", "MBB", ")", ";", "}"], "ground_truth": ["Allocator", ".", "DestroyAll", "(", ")", ";"], "File": "ARMLoadStoreOptimizer38", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79253, "Length": 100, "Cover_Rate": 0.591715976331361} {"Template_token": ["", "int", "OldOffset", "=", "MI", "->", "getOperand", "(", "BaseOp", "+", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "isLegalAddressImm", "(", "MI", "->", "getOpcode", "(", ")", ",", "OldOffset", "-", "Offset", ",", "TII", ")", ")", "MI", "->", "getOperand", "(", "BaseOp", "+", "", ")", ".", "setImm", "(", "OldOffset", "-", "Offset", ")", ";", "else", "{", "unsigned", "ConvOpcode", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "ConvOpcode", "=", "", ";", "break", ";", "case", "", ":", "ConvOpcode", "=", "", ";", "break", ";", "case", "", ":", "ConvOpcode", "=", "", ";", "break", ";", "case", "", ":", "ConvOpcode", "=", "", ";", "break", ";", "case", "", ":", "ConvOpcode", "=", "", ";", "break", ";", "case", "", ":", "ConvOpcode", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "assert", "(", "isLegalAddressImm", "(", "ConvOpcode", ",", "OldOffset", "-", "Offset", ",", "TII", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "ConvOpcode", ")", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "OldOffset", "-", "Offset", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer41", "Func": "AdjustBaseAndOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79254, "Length": 234, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "ConvOpcode", ")", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "OldOffset", "-", "Offset", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMLoadStoreOptimizer41", "Func": "AdjustBaseAndOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79255, "Length": 91, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "unsigned", "AddrMode", "=", "(", "MCID", ".", "TSFlags", "&", "", ")", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "return", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID", ")", ".", "addReg", "(", "NewReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "case", "", ":", "if", "(", "MI", "->", "mayLoad", "(", ")", ")", "{", "return", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "NewReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "else", "{", "return", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID", ")", ".", "addReg", "(", "NewReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer41", "Func": "createPostIncLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79256, "Length": 293, "Cover_Rate": 0.6554809843400448} {"Template_token": ["", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", ".", "constrainRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "TRC", ")", ";", "unsigned", "AddrMode", "=", "(", "MCID", ".", "TSFlags", "&", "", ")", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "return", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID", ")", ".", "addReg", "(", "NewReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "case", "", ":", "if", "(", "MI", "->", "mayLoad", "(", ")", ")", "{", "return", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "NewReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "else", "{", "return", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID", ")", ".", "addReg", "(", "NewReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer41", "Func": "createPostIncLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79257, "Length": 327, "Cover_Rate": 0.7315436241610739} {"Template_token": ["", "Increment", "=", "&", "Use", ";", "continue", ";", "}", "int", "BaseOp", "=", "getBaseOperandIndex", "(", "Use", ")", ";", "if", "(", "BaseOp", "==", "-", "", ")", "return", "false", ";", "if", "(", "!", "Use", ".", "getOperand", "(", "BaseOp", ")", ".", "isReg", "(", ")", "||", "Use", ".", "getOperand", "(", "BaseOp", ")", ".", "getReg", "(", ")", "!=", "Base", ")", "return", "false", ";", "if", "(", "isPreIndex", "(", "Use", ")", "||", "isPostIndex", "(", "Use", ")", ")", "PrePostInc", "=", "&", "Use", ";", "else", "if", "(", "Use", ".", "getOperand", "(", "BaseOp", "+", "", ")", ".", "getImm", "(", ")", "==", "", ")", "BaseAccess", "=", "&", "Use", ";", "else", "OtherAccesses", ".", "insert", "(", "&", "Use", ")", ";", "}", "int", "IncrementOffset", ";", "Register", "NewBaseReg", ";", "if", "(", "BaseAccess", "&&", "Increment", ")", "{", "if", "(", "PrePostInc", "||", "BaseAccess", "->", "getParent", "(", ")", "!=", "Increment", "->", "getParent", "(", ")", ")", "return", "false", ";", "Register", "PredReg", ";", "if", "(", "Increment", "->", "definesRegister", "(", "", ")", "||", "getInstrPredicate", "(", "*", "Increment", ",", "PredReg", ")", "!=", "", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Base", ".", "virtRegIndex", "(", ")", "<<", "", ")", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_nodbg_instructions", "(", "Increment", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "!", "DT", "->", "dominates", "(", "BaseAccess", ",", "&", "Use", ")", "||", "&", "Use", "==", "BaseAccess", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "IncrementOffset", "=", "getAddSubImmediate", "(", "*", "Increment", ")", ";", "unsigned", "NewPostIncOpcode", "=", "getPostIndexedLoadStoreOpcode", "(", "BaseAccess", "->", "getOpcode", "(", ")", ",", "IncrementOffset", ">", "", "?", "", ":", "", ")", ";", "if", "(", "!", "isLegalAddressImm", "(", "NewPostIncOpcode", ",", "IncrementOffset", ",", "TII", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "PrePostInc", ")", "{", "if", "(", "Increment", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Base", ".", "virtRegIndex", "(", ")", "<<", "", ")", ";", "int", "BaseOp", "=", "getBaseOperandIndex", "(", "*", "PrePostInc", ")", ";", "IncrementOffset", "=", "PrePostInc", "->", "getOperand", "(", "BaseOp", "+", "", ")", ".", "getImm", "(", ")", ";", "BaseAccess", "=", "PrePostInc", ";", "NewBaseReg", "=", "PrePostInc", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "else", "return", "false", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "SuccessorAccesses", ";", "int", "CodesizeEstimate", "=", "-", "", ";", "for", "(", "auto", "*", "Use", ":", "OtherAccesses", ")", "{", "if", "(", "DT", "->", "dominates", "(", "BaseAccess", ",", "Use", ")", ")", "{", "SuccessorAccesses", ".", "insert", "(", "Use", ")", ";", "unsigned", "BaseOp", "=", "getBaseOperandIndex", "(", "*", "Use", ")", ";", "if", "(", "!", "isLegalOrConvertableAddressImm", "(", "Use", "->", "getOpcode", "(", ")", ",", "Use", "->", "getOperand", "(", "BaseOp", "+", "", ")", ".", "getImm", "(", ")", "-", "IncrementOffset", ",", "TII", ",", "CodesizeEstimate", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "!", "DT", "->", "dominates", "(", "Use", ",", "BaseAccess", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer41", "Func": "DistributeIncrements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79258, "Length": 495, "Cover_Rate": 0.6462140992167101} {"Template_token": ["", "}", "IncrementOffset", "=", "getAddSubImmediate", "(", "*", "Increment", ")", ";", "unsigned", "NewPostIncOpcode", "=", "getPostIndexedLoadStoreOpcode", "(", "BaseAccess", "->", "getOpcode", "(", ")", ",", "IncrementOffset", ">", "", "?", "", ":", "", ")", ";", "if", "(", "!", "isLegalAddressImm", "(", "NewPostIncOpcode", ",", "IncrementOffset", ",", "TII", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "PrePostInc", ")", "{", "if", "(", "Increment", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Base", ".", "virtRegIndex", "(", ")", "<<", "", ")", ";", "int", "BaseOp", "=", "getBaseOperandIndex", "(", "*", "PrePostInc", ")", ";", "IncrementOffset", "=", "PrePostInc", "->", "getOperand", "(", "BaseOp", "+", "", ")", ".", "getImm", "(", ")", ";", "BaseAccess", "=", "PrePostInc", ";", "NewBaseReg", "=", "PrePostInc", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "else", "return", "false", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "SuccessorAccesses", ";", "int", "CodesizeEstimate", "=", "-", "", ";", "for", "(", "auto", "*", "Use", ":", "OtherAccesses", ")", "{", "if", "(", "DT", "->", "dominates", "(", "BaseAccess", ",", "Use", ")", ")", "{", "SuccessorAccesses", ".", "insert", "(", "Use", ")", ";", "unsigned", "BaseOp", "=", "getBaseOperandIndex", "(", "*", "Use", ")", ";", "if", "(", "!", "isLegalOrConvertableAddressImm", "(", "Use", "->", "getOpcode", "(", ")", ",", "Use", "->", "getOperand", "(", "BaseOp", "+", "", ")", ".", "getImm", "(", ")", "-", "IncrementOffset", ",", "TII", ",", "CodesizeEstimate", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "!", "DT", "->", "dominates", "(", "Use", ",", "BaseAccess", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "if", "(", "STI", "->", "hasMinSize", "(", ")", "&&", "CodesizeEstimate", ">", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "PrePostInc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "BaseAccess", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Increment", "->", "dump", "(", ")", ")", ";"], "File": "ARMLoadStoreOptimizer41", "Func": "DistributeIncrements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79259, "Length": 322, "Cover_Rate": 0.42036553524804177} {"Template_token": ["", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "", ":", "", ")", ":", "(", "isT2", "?", "", ":", "", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "NewBBI", "=", "llvm", "::", "prior", "(", "MBBI", ")", ";", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isLd", "&&", "(", "BaseKill", "||", "OffKill", ")", "&&", "(", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "OddReg", ",", "OddDeadKill", ",", "false", ",", "BaseReg", ",", "false", ",", "BaseUndef", ",", "false", ",", "OffUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "isT2", ")", ";", "NewBBI", "=", "llvm", "::", "prior", "(", "MBBI", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "false", ",", "BaseReg", ",", "BaseKill", ",", "BaseUndef", ",", "OffKill", ",", "OffUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "isT2", ")", ";", "}", "else", "{", "if", "(", "OddReg", "==", "EvenReg", "&&", "EvenDeadKill", ")", "{", "EvenDeadKill", "=", "false", ";", "OddDeadKill", "=", "true", ";", "}", "if", "(", "EvenReg", "==", "BaseReg", ")", "EvenDeadKill", "=", "false", ";"], "ground_truth": ["InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "EvenUndef", ",", "BaseReg", ",", "false", ",", "BaseUndef", ",", "false", ",", "OffUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "isT2", ")", ";"], "File": "ARMLoadStoreOptimizer44", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79260, "Length": 453, "Cover_Rate": 0.49508196721311476} {"Template_token": ["", "for", "(", "auto", "Use", ":", "Prev", "->", "uses", "(", ")", ")", "if", "(", "Use", ".", "isKill", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Use", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "copyImplicitOps", "(", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";"], "ground_truth": ["MBB", ".", "erase", "(", "Prev", ")", ";"], "File": "ARMLoadStoreOptimizer45", "Func": "CombineMovBx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79262, "Length": 81, "Cover_Rate": 0.44505494505494503} {"Template_token": ["", "--", "Prev", ";", "if", "(", "Prev", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "Prev", "->", "definesRegister", "(", "", ")", ")", "return", "false", ";", "for", "(", "auto", "Use", ":", "Prev", "->", "uses", "(", ")", ")", "if", "(", "Use", ".", "isKill", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Use", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "copyImplicitOps", "(", "*", "MBBI", ")", ";"], "ground_truth": ["MBB", ".", "erase", "(", "MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer45", "Func": "CombineMovBx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79263, "Length": 98, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "unsigned", "NumRegs", "=", "Regs", ".", "size", "(", ")", ";", "assert", "(", "NumRegs", ">", "", ")", ";", "bool", "SafeToClobberCPSR", "=", "!", "isThumb1", "||", "(", "MBB", ".", "computeRegisterLiveness", "(", "TRI", ",", "", ",", "InsertBefore", ",", "", ")", "==", "MachineBasicBlock", "::", "LQR_Dead", ")", ";", "bool", "Writeback", "=", "isThumb1", ";", "if", "(", "isThumb1", "&&", "isi32Load", "(", "Opcode", ")", "&&", "ContainsReg", "(", "Regs", ",", "Base", ")", ")", "{", "assert", "(", "Base", "!=", "", "&&", "", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "Writeback", "=", "false", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "return", "nullptr", ";", "}", "}", "", "Mode", "=", "", ";", "bool", "isNotVFP", "=", "isi32Load", "(", "Opcode", ")", "||", "isi32Store", "(", "Opcode", ")", ";", "bool", "haveIBAndDA", "=", "isNotVFP", "&&", "!", "isThumb2", "&&", "!", "isThumb1", ";", "if", "(", "Offset", "==", "", "&&", "haveIBAndDA", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Offset", "==", "-", "", "*", "(", "int", ")", "NumRegs", "+", "", "&&", "haveIBAndDA", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Offset", "==", "-", "", "*", "(", "int", ")", "NumRegs", "&&", "isNotVFP", "&&", "!", "isThumb1", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Offset", "!=", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "if", "(", "!", "getLoadStoreMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ")", "return", "nullptr", ";", "if", "(", "NumRegs", "<=", "", ")", "return", "nullptr", ";", "if", "(", "!", "SafeToClobberCPSR", ")", "return", "nullptr", ";", "unsigned", "NewBase", ";", "if", "(", "isi32Load", "(", "Opcode", ")", ")", "{", "NewBase", "=", "Regs", "[", "NumRegs", "-", "", "]", ".", "first", ";", "Writeback", "=", "false", ";", "}", "else", "{", "moveLiveRegsBefore", "(", "MBB", ",", "InsertBefore", ")", ";", "if", "(", "!", "isLoadSingle", "(", "Opcode", ")", ")", "for", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", "&", "R", ":", "Regs", ")", "LiveRegs", ".", "addReg", "(", "R", ".", "first", ")", ";", "NewBase", "=", "findFreeReg", "(", "isThumb1", "?", "", ":", "", ")", ";", "if", "(", "NewBase", "==", "", ")", "return", "nullptr", ";", "}", "int", "BaseOpc", "=", "isThumb2", "?", "", ":", "(", "isThumb1", "&&", "Base", "==", "", ")", "?", "", ":", "(", "isThumb1", "&&", "Offset", "<", "", ")", "?", "", ":", "isThumb1", "?", "", ":", "", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "BaseOpc", "=", "isThumb2", "?", "", ":", "(", "isThumb1", "&&", "Offset", "<", "", "&&", "Base", "!=", "", ")", "?", "", ":", "isThumb1", "?", "", ":", "", ";", "}", "if", "(", "!", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "return", "nullptr", ";", "bool", "KillOldBase", "=", "BaseKill", "&&", "(", "!", "isi32Store", "(", "Opcode", ")", "||", "!", "ContainsReg", "(", "Regs", ",", "Base", ")", ")", ";", "if", "(", "isThumb1", ")", "{", "if", "(", "Base", "!=", "NewBase", "&&", "(", "BaseOpc", "==", "", "||", "BaseOpc", "==", "", ")", ")", "{", "if", "(", "isLowRegister", "(", "NewBase", ")", "&&", "isLowRegister", "(", "Base", ")", "&&", "!", "STI", "->", "hasV6Ops", "(", ")", ")", "{", "if", "(", "Pred", "!=", "", ")", "return", "nullptr", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ";"], "File": "ARMLoadStoreOptimizer45", "Func": "CreateLoadStoreMulti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79264, "Length": 508, "Cover_Rate": 0.46691176470588236} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "Fn", ".", "getTarget", "(", ")", ";", "TL", "=", "TM", ".", "getTargetLowering", "(", ")", ";", "AFI", "=", "Fn", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "TII", "=", "TM", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "RS", "=", "new", "RegScavenger", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumbFunction", "(", ")", "&&", "!", "isThumb2", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";"], "ground_truth": ["++", "MFI", ")", "{"], "File": "ARMLoadStoreOptimizer48", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79265, "Length": 118, "Cover_Rate": 0.686046511627907} {"Template_token": ["", "if", "(", "MBB", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "MachineInstr", "*", "PrevMI", "=", "prior", "(", "MBBI", ")", ";", "unsigned", "Opcode", "=", "PrevMI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "", ":", "", ")", ";"], "ground_truth": ["assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "", ")", "||", "Opcode", "==", "", ")", "&&", "", ")", ";"], "File": "ARMLoadStoreOptimizer49", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79266, "Length": 164, "Cover_Rate": 0.6119402985074627} {"Template_token": ["", "if", "(", "isLd", "&&", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isLd", ")", "{", "if", "(", "TID", ".", "mayLoad", "(", ")", ")", "return", "false", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "j", "=", "", ",", "NumOps", "=", "I", "->", "getNumOperands", "(", ")", ";", "j", "!=", "NumOps", ";", "++", "j", ")", "{", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "j", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "Reg", ",", "Base", ")", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer4", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79267, "Length": 116, "Cover_Rate": 0.41134751773049644} {"Template_token": ["", "AFI", "=", "Fn", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "TII", "=", "TM", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "RS", "=", "new", "RegScavenger", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "Modified", "|=", "LoadStoreMultipleOpti", "(", "MBB", ")", ";", "if", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasV5TOps", "(", ")", ")", "Modified", "|=", "MergeReturnIntoLDM", "(", "MBB", ")", ";", "}", "delete", "RS", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer4", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79268, "Length": 120, "Cover_Rate": 0.851063829787234} {"Template_token": ["", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "RS", "=", "new", "RegScavenger", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "bool", "Modified", "=", "false", ";"], "ground_truth": ["for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";"], "File": "ARMLoadStoreOptimizer4", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79269, "Length": 53, "Cover_Rate": 0.375886524822695} {"Template_token": ["", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MF", "=", "&", "Fn", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "bool", "Modified", "=", "DistributeIncrements", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MFI", ":", "Fn", ")", "Modified", "|=", "RescheduleLoadStoreInstrs", "(", "&", "MFI", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer50", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79270, "Length": 81, "Cover_Rate": 0.6328125} {"Template_token": ["", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MF", "=", "&", "Fn", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";"], "ground_truth": ["bool", "Modified", "=", "DistributeIncrements", "(", ")", ";"], "File": "ARMLoadStoreOptimizer50", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79271, "Length": 45, "Cover_Rate": 0.3515625} {"Template_token": ["", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "SuccessorAccesses", ";", "int", "CodesizeEstimate", "=", "-", "", ";", "for", "(", "auto", "*", "Use", ":", "OtherAccesses", ")", "{", "if", "(", "DT", "->", "dominates", "(", "BaseAccess", ",", "Use", ")", ")", "{", "SuccessorAccesses", ".", "insert", "(", "Use", ")", ";", "unsigned", "BaseOp", "=", "getBaseOperandIndex", "(", "*", "Use", ")", ";", "if", "(", "!", "isLegalOrConvertableAddressImm", "(", "Use", "->", "getOpcode", "(", ")", ",", "Use", "->", "getOperand", "(", "BaseOp", "+", "", ")", ".", "getImm", "(", ")", "-", "IncrementOffset", ",", "TII", ",", "CodesizeEstimate", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "!", "DT", "->", "dominates", "(", "Use", ",", "BaseAccess", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "if", "(", "STI", "->", "hasMinSize", "(", ")", "&&", "CodesizeEstimate", ">", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "BaseAccess", "->", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Increment", "->", "dump", "(", ")", ")", ";", "Register", "NewBaseReg", "=", "Increment", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "BaseAccessPost", "=", "createPostIncLoadStore", "(", "BaseAccess", ",", "IncrementOffset", ",", "NewBaseReg", ",", "TII", ",", "TRI", ")", ";", "BaseAccess", "->", "eraseFromParent", "(", ")", ";", "Increment", "->", "eraseFromParent", "(", ")", ";", "(", "void", ")", "BaseAccessPost", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "BaseAccessPost", "->", "dump", "(", ")", ")", ";"], "File": "ARMLoadStoreOptimizer51", "Func": "DistributeIncrements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79272, "Length": 245, "Cover_Rate": 0.37750385208012327} {"Template_token": ["", "static", "MachineInstr", "*", "createPostIncLoadStore", "(", "MachineInstr", "*", "MI", ",", "int", "Offset", ",", "Register", "NewReg", ",", "const", "TargetInstrInfo", "*", "TII", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "MachineFunction", "*", "MF", "=", "MI", "->", "getMF", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "NewOpcode", "=", "getPostIndexedLoadStoreOpcode", "(", "MI", "->", "getOpcode", "(", ")", ",", "Offset", ">", "", "?", "", ":", "", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpcode", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", ".", "constrainRegClass", "(", "NewReg", ",", "TRC", ")", ";"], "ground_truth": ["TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ",", "*", "MF", ")", ";"], "File": "ARMLoadStoreOptimizer53", "Func": "createPostIncLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79273, "Length": 122, "Cover_Rate": 0.5398230088495575} {"Template_token": ["", "unsigned", "NewPostIncOpcode", "=", "getPostIndexedLoadStoreOpcode", "(", "BaseAccess", "->", "getOpcode", "(", ")", ",", "IncrementOffset", ">", "", "?", "", ":", "", ")", ";", "if", "(", "!", "isLegalAddressImm", "(", "NewPostIncOpcode", ",", "IncrementOffset", ",", "TII", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "SuccessorAccesses", ";", "for", "(", "auto", "*", "Use", ":", "OtherAccesses", ")", "{", "if", "(", "DT", "->", "dominates", "(", "BaseAccess", ",", "Use", ")", ")", "{", "SuccessorAccesses", ".", "insert", "(", "Use", ")", ";", "unsigned", "BaseOp", "=", "getBaseOperandIndex", "(", "*", "Use", ")", ";", "if", "(", "!", "isLegalAddressImm", "(", "Use", "->", "getOpcode", "(", ")", ",", "Use", "->", "getOperand", "(", "BaseOp", "+", "", ")", ".", "getImm", "(", ")", "-", "IncrementOffset", ",", "TII", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "!", "DT", "->", "dominates", "(", "Use", ",", "BaseAccess", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "BaseAccess", "->", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Increment", "->", "dump", "(", ")", ")", ";", "Register", "NewBaseReg", "=", "Increment", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "BaseAccessPost", "=", "createPostIncLoadStore", "(", "BaseAccess", ",", "IncrementOffset", ",", "NewBaseReg", ",", "TII", ",", "TRI", ")", ";", "BaseAccess", "->", "eraseFromParent", "(", ")", ";", "Increment", "->", "eraseFromParent", "(", ")", ";", "(", "void", ")", "BaseAccessPost", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "BaseAccessPost", "->", "dump", "(", ")", ")", ";", "for", "(", "auto", "*", "Use", ":", "SuccessorAccesses", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Use", "->", "dump", "(", ")", ")", ";", "unsigned", "BaseOp", "=", "getBaseOperandIndex", "(", "*", "Use", ")", ";", "Use", "->", "getOperand", "(", "BaseOp", ")", ".", "setReg", "(", "NewBaseReg", ")", ";", "int", "OldOffset", "=", "Use", "->", "getOperand", "(", "BaseOp", "+", "", ")", ".", "getImm", "(", ")", ";", "Use", "->", "getOperand", "(", "BaseOp", "+", "", ")", ".", "setImm", "(", "OldOffset", "-", "IncrementOffset", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Use", "->", "dump", "(", ")", ")", ";", "}", "for", "(", "MachineOperand", "&", "Op", ":", "MRI", "->", "use_nodbg_operands", "(", "NewBaseReg", ")", ")", "Op", ".", "setIsKill", "(", "false", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMLoadStoreOptimizer53", "Func": "DistributeIncrements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79274, "Length": 373, "Cover_Rate": 0.5677321156773212} {"Template_token": ["", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "ARMLoadStoreOptimizer53", "Func": "getPostIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79275, "Length": 111, "Cover_Rate": 0.36156351791530944} {"Template_token": ["", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "return", "false", ";", "if", "(", "!", "isT2", "&&", "(", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Op1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "!", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getPrefTypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "Op0", ")", ";", "if", "(", "isT2", ")", "{"], "ground_truth": ["if", "(", "OffImm", "<", "", ")", "{"], "File": "ARMLoadStoreOptimizer56", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79276, "Length": 166, "Cover_Rate": 0.3074074074074074} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "", ")", "*", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "*", "", ";"], "File": "ARMLoadStoreOptimizer56", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79278, "Length": 78, "Cover_Rate": 0.5064935064935064} {"Template_token": ["", "default", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "", ")", "*", "", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMLoadStoreOptimizer56", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79279, "Length": 78, "Cover_Rate": 0.5064935064935064} {"Template_token": ["", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer56", "Func": "getPreIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79280, "Length": 71, "Cover_Rate": 0.6173913043478261} {"Template_token": ["", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", "->", "memoperands_begin", "(", ")", ";", "if", "(", "MMO", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "MMO", "->", "getAlignment", "(", ")", "<", "", ")", "return", "false", ";", "}", "if", "(", "MI", "->", "getNumOperands", "(", ")", ">", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getNumOperands", "(", ")", ">", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ";", "case", "", ":", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ";", "case", "", ":", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer56", "Func": "isMemoryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79281, "Length": 217, "Cover_Rate": 0.8346153846153846} {"Template_token": ["", "if", "(", "MMO", "->", "getAlignment", "(", ")", "<", "", ")", "return", "false", ";", "}", "if", "(", "MI", "->", "getNumOperands", "(", ")", ">", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getNumOperands", "(", ")", ">", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ";"], "File": "ARMLoadStoreOptimizer56", "Func": "isMemoryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79282, "Length": 151, "Cover_Rate": 0.5807692307692308} {"Template_token": ["", "MemOpQueueEntry", "(", "int", "o", ",", "int", "p", ",", "MachineBasicBlock", "::", "iterator", "i", ")", ":", "Offset", "(", "o", ")", ",", "Position", "(", "p", ")", ",", "MBBI", "(", "i", ")", ",", "Merged", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer56", "Func": "MemOpQueueEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79284, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "MemOpQueueEntry", "(", "int", "o", ",", "int", "p", ",", "MachineBasicBlock", "::", "iterator", "i", ")", ":", "Offset", "(", "o", ")", ",", "Position", "(", "p", ")", ",", "MBBI", "(", "i", ")", ",", "Merged", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer56", "Func": "MemOpQueueEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79285, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isAM5", "=", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "bool", "isAM2", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "if", "(", "isAM2", "&&", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "!=", "", ")", "return", "false", ";", "else", "if", "(", "isAM5", "&&", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "!=", "", ")", "return", "false", ";", "else", "if", "(", "isT2i32Load", "(", "Opcode", ")", "||", "isT2i32Store", "(", "Opcode", ")", ")", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "bool", "isLd", "=", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "if", "(", "isLd", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "DoMerge", "=", "false", ";", "", "AddSub", "=", "", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Limit", "=", "isAM5", "?", "", ":", "(", "isAM2", "?", "", ":", "", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "if", "(", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ")", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "isMatchingIncrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ")", ";", "}", "if", "(", "DoMerge", ")", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "if", "(", "!", "isAM5", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ")", ";", "}", "else", "if", "(", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ")", ";", "}", "if", "(", "DoMerge", ")", "{", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer56", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79286, "Length": 415, "Cover_Rate": 0.39448669201520914} {"Template_token": ["", "}", "", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "", ",", "true", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "Base", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "return", "true", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "", ",", "true", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "Base", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "return", "true", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "Mode", ",", "true", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "Base", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "return", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "Mode", ",", "true", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "Base", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}"], "ground_truth": ["MBB", ".", "erase", "(", "NextMBBI", ")", ";"], "File": "ARMLoadStoreOptimizer56", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79287, "Length": 395, "Cover_Rate": 0.441340782122905} {"Template_token": ["", "const", "MachineOperand", "&", "PMO", "=", "Loc", "->", "getOperand", "(", "", ")", ";", "unsigned", "PReg", "=", "PMO", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "PMO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "RegisterInfo", "::", "getRegisterNumbering", "(", "PReg", ")", ";", "for", "(", "unsigned", "i", "=", "SIndex", "+", "", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "RegisterInfo", "::", "getRegisterNumbering", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isAM4", "&&", "RegNum", ">", "PRegNum", ")", "||", "RegNum", "==", "PRegNum", "+", "", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "}", "else", "{", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";"], "ground_truth": ["MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";"], "File": "ARMLoadStoreOptimizer56", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79288, "Length": 215, "Cover_Rate": 0.5429292929292929} {"Template_token": ["", "Mode", "=", "", ";", "}", "else", "if", "(", "isAM4", "&&", "Offset", "==", "-", "", "*", "(", "int", ")", "NumRegs", "+", "", ")", "{", "if", "(", "isThumb2", ")", "return", "false", ";", "Mode", "=", "", ";", "}", "else", "if", "(", "isAM4", "&&", "Offset", "==", "-", "", "*", "(", "int", ")", "NumRegs", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Offset", "!=", "", ")", "{", "if", "(", "NumRegs", "<=", "", ")", "return", "false", ";", "unsigned", "NewBase", ";", "if", "(", "isi32Load", "(", "Opcode", ")", ")", "NewBase", "=", "Regs", "[", "NumRegs", "-", "", "]", ".", "first", ";", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "!", "isThumb2", "?", "", ":", "(", "(", "Base", "==", "", ")", "?", "", ":", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "BaseOpc", "=", "!", "isThumb2", "?", "", ":", "(", "(", "Base", "==", "", ")", "?", "", ":", "", ")", ";", "Offset", "=", "-", "Offset", ";", "}", "int", "ImmedOffset", "=", "isThumb2", "?", "", "(", "Offset", ")", ":", "", "(", "Offset", ")", ";", "if", "(", "ImmedOffset", "==", "-", "", ")", "return", "false", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "Base", "=", "NewBase", ";", "BaseKill", "=", "true", ";", "}", "bool", "isDPR", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "bool", "isDef", "=", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "Opcode", "=", "getLoadStoreMultipleOpcode", "(", "Opcode", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "(", "isAM4", ")", "?", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "", "(", "Mode", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "", "(", "Mode", ",", "false", ",", "isDPR", "?", "NumRegs", "<<", "", ":", "NumRegs", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer56", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79289, "Length": 383, "Cover_Rate": 0.6513605442176871} {"Template_token": ["", "Merges", ".", "push_back", "(", "prior", "(", "Loc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "if", "(", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "second", ")", "for", "(", "unsigned", "j", "=", "memOpsEnd", ",", "e", "=", "memOps", ".", "size", "(", ")", ";", "j", "!=", "e", ";", "++", "j", ")", "if", "(", "memOps", "[", "j", "]", ".", "Position", "<", "insertPos", ")", "{", "MachineOperand", "&", "MOJ", "=", "memOps", "[", "j", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ";", "if", "(", "MOJ", ".", "getReg", "(", ")", "==", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "first", "&&", "MOJ", ".", "isKill", "(", ")", ")", "MOJ", ".", "setIsKill", "(", "false", ")", ";", "}", "MBB", ".", "erase", "(", "memOps", "[", "i", "]", ".", "MBBI", ")", ";", "memOps", "[", "i", "]", ".", "Merged", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer56", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79290, "Length": 139, "Cover_Rate": 0.3381995133819951} {"Template_token": ["", "const", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "OffImm", ";", "}", "else", "{", "", "AddSub", "=", "", ";", "if", "(", "OffImm", "<", "", ")", "{", "AddSub", "=", "", ";", "OffImm", "=", "-", "OffImm", ";", "}", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "", "(", "AddSub", ",", "OffImm", ")", ";", "}", "FirstReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SecondReg", "=", "Op1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "FirstReg", "==", "SecondReg", ")", "return", "false", ";", "BaseReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "(", "*", "Op0", ",", "PredReg", ")", ";", "dl", "=", "Op0", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMLoadStoreOptimizer60", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79293, "Length": 235, "Cover_Rate": 0.5064655172413793} {"Template_token": ["", "if", "(", "!", "Errata602117", "&&", "!", "NonConsecutiveRegs", ")", "return", "false", ";", "bool", "isT2", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "bool", "isLd", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "bool", "EvenDeadKill", "=", "isLd", "?", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "EvenUndef", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "bool", "OddDeadKill", "=", "isLd", "?", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "OddUndef", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "bool", "BaseKill", "=", "BaseOp", ".", "isKill", "(", ")", ";", "bool", "BaseUndef", "=", "BaseOp", ".", "isUndef", "(", ")", ";", "bool", "OffKill", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "OffUndef", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "", ":", "", ")", ":", "(", "isT2", "?", "", ":", "", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ";", "unsigned", "NewOpc2", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "+", "", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "+", "", "<", "", "?", "", ":", "", ")", ":", "", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isLd", "&&", "(", "BaseKill", "||", "OffKill", ")", "&&", "(", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", ")", ")", "{"], "ground_truth": ["assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", ")", ";"], "File": "ARMLoadStoreOptimizer60", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79294, "Length": 511, "Cover_Rate": 0.5339602925809822} {"Template_token": ["", "bool", "PartOfLSDouble", "=", "CanMergeToLSDouble", "&&", "Count", "<=", "", ";", "if", "(", "!", "PartOfLSMulti", "&&", "!", "PartOfLSDouble", ")", "break", ";", "CanMergeToLSMulti", "&=", "PartOfLSMulti", ";", "CanMergeToLSDouble", "&=", "PartOfLSDouble", ";", "unsigned", "Position", "=", "MemOps", "[", "I", "]", ".", "Position", ";", "if", "(", "Position", "<", "MemOps", "[", "Latest", "]", ".", "Position", ")", "Latest", "=", "I", ";", "else", "if", "(", "Position", ">", "MemOps", "[", "Earliest", "]", ".", "Position", ")", "Earliest", "=", "I", ";", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "}", "MergeCandidate", "*", "Candidate", "=", "new", "(", "Allocator", ".", "Allocate", "(", ")", ")", "MergeCandidate", ";", "for", "(", "unsigned", "C", "=", "SIndex", ",", "CE", "=", "SIndex", "+", "Count", ";", "C", "<", "CE", ";", "++", "C", ")", "Candidate", "->", "Instrs", ".", "push_back", "(", "MemOps", "[", "C", "]", ".", "MI", ")", ";", "Candidate", "->", "LatestMIIdx", "=", "Latest", "-", "SIndex", ";", "Candidate", "->", "EarliestMIIdx", "=", "Earliest", "-", "SIndex", ";", "Candidate", "->", "InsertPos", "=", "MemOps", "[", "Latest", "]", ".", "Position", ";", "if", "(", "Count", "==", "", ")", "CanMergeToLSMulti", "=", "CanMergeToLSDouble", "=", "false", ";", "Candidate", "->", "CanMergeToLSMulti", "=", "CanMergeToLSMulti", ";", "Candidate", "->", "CanMergeToLSDouble", "=", "CanMergeToLSDouble", ";", "Candidates", ".", "push_back", "(", "Candidate", ")", ";", "SIndex", "+=", "Count", ";", "}", "while", "(", "SIndex", "<", "EIndex", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer60", "Func": "FormCandidates", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79295, "Length": 196, "Cover_Rate": 0.3310810810810811} {"Template_token": ["", "if", "(", "STI", "->", "isCortexM3", "(", ")", "&&", "isi32Load", "(", "Opcode", ")", "&&", "PReg", "==", "getLoadStoreBaseOp", "(", "*", "MI", ")", ".", "getReg", "(", ")", ")", "CanMergeToLSDouble", "=", "false", ";", "bool", "CanMergeToLSMulti", "=", "true", ";", "if", "(", "STI", "->", "isSwift", "(", ")", "&&", "!", "isNotVFP", "&&", "(", "PRegNum", "%", "", ")", "==", "", ")", "CanMergeToLSMulti", "=", "false", ";", "if", "(", "PReg", "==", "", "||", "PReg", "==", "", ")", "CanMergeToLSMulti", "=", "CanMergeToLSDouble", "=", "false", ";", "if", "(", "AssumeMisalignedLoadStores", "&&", "!", "mayCombineMisaligned", "(", "*", "STI", ",", "*", "MI", ")", ")", "CanMergeToLSMulti", "=", "CanMergeToLSDouble", "=", "false", ";", "for", "(", "unsigned", "I", "=", "SIndex", "+", "", ";", "I", "<", "EIndex", ";", "++", "I", ",", "++", "Count", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "I", "]", ".", "Offset", ";", "if", "(", "NewOffset", "!=", "Offset", "+", "(", "int", ")", "Size", ")", "break", ";", "const", "MachineOperand", "&", "MO", "=", "getLoadStoreRegOp", "(", "*", "MemOps", "[", "I", "]", ".", "MI", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "break", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "bool", "PartOfLSMulti", "=", "CanMergeToLSMulti", ";", "if", "(", "PartOfLSMulti", ")", "{", "if", "(", "RegNum", "<=", "PRegNum", ")", "PartOfLSMulti", "=", "false", ";", "else", "if", "(", "!", "isNotVFP", "&&", "RegNum", "!=", "PRegNum", "+", "", ")", "PartOfLSMulti", "=", "false", ";", "}", "bool", "PartOfLSDouble", "=", "CanMergeToLSDouble", "&&", "Count", "<=", "", ";", "if", "(", "!", "PartOfLSMulti", "&&", "!", "PartOfLSDouble", ")", "break", ";", "CanMergeToLSMulti", "&=", "PartOfLSMulti", ";", "CanMergeToLSDouble", "&=", "PartOfLSDouble", ";", "unsigned", "Position", "=", "MemOps", "[", "I", "]", ".", "Position", ";", "if", "(", "Position", "<", "MemOps", "[", "Latest", "]", ".", "Position", ")", "Latest", "=", "I", ";", "else", "if", "(", "Position", ">", "MemOps", "[", "Earliest", "]", ".", "Position", ")", "Earliest", "=", "I", ";", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "}", "MergeCandidate", "*", "Candidate", "=", "new", "(", "Allocator", ".", "Allocate", "(", ")", ")", "MergeCandidate", ";", "for", "(", "unsigned", "C", "=", "SIndex", ",", "CE", "=", "SIndex", "+", "Count", ";", "C", "<", "CE", ";", "++", "C", ")", "Candidate", "->", "Instrs", ".", "push_back", "(", "MemOps", "[", "C", "]", ".", "MI", ")", ";", "Candidate", "->", "LatestMIIdx", "=", "Latest", "-", "SIndex", ";", "Candidate", "->", "EarliestMIIdx", "=", "Earliest", "-", "SIndex", ";", "Candidate", "->", "InsertPos", "=", "MemOps", "[", "Latest", "]", ".", "Position", ";"], "ground_truth": ["if", "(", "Count", "==", "", ")", "CanMergeToLSMulti", "=", "CanMergeToLSDouble", "=", "false", ";"], "File": "ARMLoadStoreOptimizer60", "Func": "FormCandidates", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79296, "Length": 392, "Cover_Rate": 0.6621621621621622} {"Template_token": ["", "MemOpQueue", "MemOps", ";", "unsigned", "CurrBase", "=", "", ";", "unsigned", "CurrOpc", "=", "~", "", ";", "", "CurrPred", "=", "", ";", "unsigned", "Position", "=", "", ";", "assert", "(", "Candidates", ".", "size", "(", ")", "==", "", ")", ";", "assert", "(", "MergeBaseCandidates", ".", "size", "(", ")", "==", "", ")", ";", "LiveRegsValid", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ",", "MBBI", ";", "I", "!=", "MBB", ".", "begin", "(", ")", ";", "I", "=", "MBBI", ")", "{", "MBBI", "=", "std", "::", "prev", "(", "I", ")", ";", "if", "(", "FixInvalidRegPairOp", "(", "MBB", ",", "MBBI", ")", ")", "continue", ";", "++", "Position", ";", "if", "(", "isMemoryOp", "(", "*", "MBBI", ")", ")", "{", "unsigned", "Opcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "Base", "=", "getLoadStoreBaseOp", "(", "*", "MBBI", ")", ".", "getReg", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MBBI", ",", "PredReg", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MBBI", ")", ";", "if", "(", "CurrBase", "==", "", ")", "{", "CurrBase", "=", "Base", ";", "CurrOpc", "=", "Opcode", ";", "CurrPred", "=", "Pred", ";", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "if", "(", "CurrOpc", "==", "Opcode", "&&", "CurrBase", "==", "Base", "&&", "CurrPred", "==", "Pred", ")", "{", "bool", "Overlap", "=", "false", ";", "if", "(", "isLoadSingle", "(", "Opcode", ")", ")", "{", "Overlap", "=", "(", "Base", "==", "Reg", ")", ";", "if", "(", "!", "Overlap", ")", "{", "for", "(", "const", "MemOpQueueEntry", "&", "E", ":", "MemOps", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "E", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Overlap", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Overlap", ")", "{", "if", "(", "Offset", ">", "MemOps", ".", "back", "(", ")", ".", "Offset", ")", "{", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "else", "{", "MemOpQueue", "::", "iterator", "MI", ",", "ME", ";", "for", "(", "MI", "=", "MemOps", ".", "begin", "(", ")", ",", "ME", "=", "MemOps", ".", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "if", "(", "Offset", "<", "MI", "->", "Offset", ")", "{", "break", ";", "}", "if", "(", "Offset", "==", "MI", "->", "Offset", ")", "{", "MI", "=", "ME", ";", "break", ";", "}", "}", "if", "(", "MI", "!=", "MemOps", ".", "end", "(", ")", ")", "{", "MemOps", ".", "insert", "(", "MI", ",", "MemOpQueueEntry", "(", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "}", "}", "}", "MBBI", "=", "I", ";", "--", "Position", ";", "}", "else", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MergeBaseCandidates", ".", "push_back", "(", "MBBI", ")", ";", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "{", "FormCandidates", "(", "MemOps", ")", ";", "CurrBase", "=", "", ";", "CurrOpc", "=", "~", "", ";"], "ground_truth": ["CurrPred", "=", "", ";"], "File": "ARMLoadStoreOptimizer60", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79297, "Length": 509, "Cover_Rate": 0.6584734799482536} {"Template_token": ["", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "return", "false", ";", "}", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "OpNum", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";"], "ground_truth": ["MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "File": "ARMLoadStoreOptimizer60", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79298, "Length": 174, "Cover_Rate": 0.4182692307692308} {"Template_token": ["", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevI", "->", "isDebugValue", "(", ")", "&&", "PrevI", "!=", "MBB", ".", "begin", "(", ")", ")", "--", "PrevI", ";", "MachineInstr", "*", "PrevMI", "=", "PrevI", ";", "unsigned", "Opcode", "=", "PrevMI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "", ":", "", ")", ";", "assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "", ")", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "PrevMI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MO", ".", "setReg", "(", "", ")", ";", "PrevMI", "->", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer60", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79300, "Length": 215, "Cover_Rate": 0.7439446366782007} {"Template_token": ["", "while", "(", "MBBI", "!=", "E", ")", "{", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineInstr", "*", "MI", "=", "MBBI", ";", "if", "(", "MI", "->", "isCall", "(", ")", "||", "MI", "->", "isTerminator", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "MI2LocMap", "[", "MI", "]", "=", "++", "Loc", ";", "if", "(", "!", "isMemoryOp", "(", "MI", ")", ")", "continue", ";", "unsigned", "PredReg", "=", "", ";", "if", "(", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "!=", "", ")", "continue", ";", "int", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isLd", "=", "isi32Load", "(", "Opc", ")", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "unsigned", "Base", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "if", "(", "isLd", ")", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "::", "iterator", "BI", "=", "Base2LdsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2LdsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "MI", ")", ";", "}", "else", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "MIs", ";", "MIs", ".", "push_back", "(", "MI", ")", ";", "Base2LdsMap", "[", "Base", "]", "=", "MIs", ";", "LdBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "else", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "::", "iterator", "BI", "=", "Base2StsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2StsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "MI", ")", ";", "}", "else", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "MIs", ";", "MIs", ".", "push_back", "(", "MI", ")", ";", "Base2StsMap", "[", "Base", "]", "=", "MIs", ";", "StBases", ".", "push_back", "(", "Base", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer61", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79301, "Length": 412, "Cover_Rate": 0.5827439886845828} {"Template_token": ["", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ")", ";", "}", "else", "if", "(", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ")", ";", "}", "if", "(", "DoMerge", ")", "{", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "bool", "isDPR", "=", "NewOpc", "==", "", "||", "NewOpc", "==", "", ";", "unsigned", "Offset", "=", "isAM2", "?", "", "(", "AddSub", ",", "Bytes", ",", "", ")", ":", "", "(", "(", "AddSub", "==", "", ")", "?", "", ":", "", ",", "true", ",", "isDPR", "?", "", ":", "", ")", ";", "if", "(", "isLd", ")", "{", "if", "(", "isAM2", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "true", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "false", ",", "false", ",", "BaseKill", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "true", ")", ";", "}", "else", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "", ")", ";", "if", "(", "isAM2", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "Base", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "false", ",", "false", ",", "MO", ".", "isKill", "(", ")", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "false", ",", "false", ",", "MO", ".", "isKill", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer65", "Func": "mergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79302, "Length": 384, "Cover_Rate": 0.48484848484848486} {"Template_token": ["", "else", "if", "(", "isAM4", "&&", "Offset", "==", "-", "", "*", "(", "int", ")", "NumRegs", ")", "Mode", "=", "", ";", "else", "if", "(", "Offset", "!=", "", ")", "{", "if", "(", "NumRegs", "<=", "", ")", "return", "false", ";", "unsigned", "NewBase", ";", "if", "(", "Opcode", "==", "", ")", "NewBase", "=", "Regs", "[", "NumRegs", "-", "", "]", ".", "first", ";", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "BaseOpc", "=", "", ";", "Offset", "=", "-", "Offset", ";", "}", "int", "ImmedOffset", "=", "", "(", "Offset", ")", ";", "if", "(", "ImmedOffset", "==", "-", "", ")", "return", "false", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "false", ",", "false", ",", "BaseKill", ")", ".", "addImm", "(", "ImmedOffset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "Base", "=", "NewBase", ";", "BaseKill", "=", "true", ";", "}", "bool", "isDPR", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "bool", "isDef", "=", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "Opcode", "=", "getLoadStoreMultipleOpcode", "(", "Opcode", ")", ";", "MachineInstrBuilder", "MIB", "=", "(", "isAM4", ")", "?", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "Base", ",", "false", ",", "false", ",", "BaseKill", ")", ".", "addImm", "(", "", "(", "Mode", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "Base", ",", "false", ",", "false", ",", "BaseKill", ")", ".", "addImm", "(", "", "(", "Mode", ",", "false", ",", "isDPR", "?", "NumRegs", "<<", "", ":", "NumRegs", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumRegs", ";", "++", "i", ")", "MIB", "=", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "isDef", ",", "false", ",", "Regs", "[", "i", "]", ".", "second", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMLoadStoreOptimizer65", "Func": "mergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79303, "Length": 352, "Cover_Rate": 0.6730401529636711} {"Template_token": ["", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "bool", "isDPR", "=", "NewOpc", "==", "", "||", "NewOpc", "==", "", ";", "unsigned", "Offset", "=", "", ";", "if", "(", "isAM5", ")", "Offset", "=", "", "(", "(", "AddSub", "==", "", ")", "?", "", ":", "", ",", "true", ",", "(", "isDPR", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "isAM2", ")", "Offset", "=", "", "(", "AddSub", ",", "Bytes", ",", "", ")", ";", "else", "Offset", "=", "AddSub", "==", "", "?", "-", "Bytes", ":", "Bytes", ";", "if", "(", "isLd", ")", "{", "if", "(", "isAM5", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";", "else", "if", "(", "isAM2", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "", ")", ";", "if", "(", "isAM5", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ";"], "ground_truth": ["else", "if", "(", "isAM2", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "Base", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer68", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79304, "Length": 420, "Cover_Rate": 0.4069767441860465} {"Template_token": ["", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "", ",", "true", ")", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "return", "true", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "Mode", ",", "true", ")", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "return", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "Mode", ",", "true", ")", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "return", "true", ";", "}", "}", "}", "else", "{", "if", "(", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ")", "return", "false", ";", "", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "unsigned", "Offset", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "", ",", "true", ",", "Offset", ")", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{"], "File": "ARMLoadStoreOptimizer68", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79305, "Length": 337, "Cover_Rate": 0.44517833553500663} {"Template_token": ["", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "NewBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ";", "unsigned", "NewOpc2", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "+", "", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "+", "", "<", "", "?", "", ":", "", ")", ":", "", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isLd", "&&", "(", "BaseKill", "||", "OffKill", ")", "&&", "(", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "", ",", "isLd", ",", "dl", ",", "NewOpc2", ",", "OddReg", ",", "OddDeadKill", ",", "false", ",", "BaseReg", ",", "false", ",", "BaseUndef", ",", "false", ",", "OffUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "isT2", ")", ";", "NewBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "false", ",", "BaseReg", ",", "BaseKill", ",", "BaseUndef", ",", "OffKill", ",", "OffUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "isT2", ")", ";", "}", "else", "{", "if", "(", "OddReg", "==", "EvenReg", "&&", "EvenDeadKill", ")", "{", "EvenDeadKill", "=", "false", ";", "OddDeadKill", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer69", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79306, "Length": 403, "Cover_Rate": 0.42066805845511485} {"Template_token": ["", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MBBI", ",", "PredReg", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MBBI", ")", ";", "bool", "Clobber", "=", "isi32Load", "(", "Opcode", ")", "&&", "Base", "==", "MBBI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "Overlap", "=", "false", ";", "for", "(", "MemOpQueueIter", "I", "=", "MemOps", ".", "begin", "(", ")", ",", "E", "=", "MemOps", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "I", "->", "MBBI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Overlap", "=", "true", ";", "break", ";", "}", "}", "if", "(", "CurrBase", "==", "", "&&", "!", "Clobber", ")", "{", "CurrBase", "=", "Base", ";", "CurrOpc", "=", "Opcode", ";", "CurrSize", "=", "Size", ";", "CurrPred", "=", "Pred", ";", "CurrPredReg", "=", "PredReg", ";", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "Offset", ",", "Reg", ",", "isKill", ",", "Position", ",", "MBBI", ")", ")", ";", "++", "NumMemOps", ";", "Advance", "=", "true", ";", "}", "else", "if", "(", "!", "Overlap", ")", "{", "if", "(", "Clobber", ")", "{", "TryMerge", "=", "true", ";", "Advance", "=", "true", ";", "}", "if", "(", "CurrOpc", "==", "Opcode", "&&", "CurrBase", "==", "Base", "&&", "CurrPred", "==", "Pred", ")", "{", "if", "(", "Offset", ">", "MemOps", ".", "back", "(", ")", ".", "Offset", ")", "{", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "Offset", ",", "Reg", ",", "isKill", ",", "Position", ",", "MBBI", ")", ")", ";", "++", "NumMemOps", ";", "Advance", "=", "true", ";", "}", "else", "{", "for", "(", "MemOpQueueIter", "I", "=", "MemOps", ".", "begin", "(", ")", ",", "E", "=", "MemOps", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "Offset", "<", "I", "->", "Offset", ")", "{", "MemOps", ".", "insert", "(", "I", ",", "MemOpQueueEntry", "(", "Offset", ",", "Reg", ",", "isKill", ",", "Position", ",", "MBBI", ")", ")", ";", "++", "NumMemOps", ";", "Advance", "=", "true", ";", "break", ";", "}", "else", "if", "(", "Offset", "==", "I", "->", "Offset", ")", "{", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer69", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79308, "Length": 321, "Cover_Rate": 0.3623024830699774} {"Template_token": ["", "bool", "isLd", "=", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "DoMerge", "=", "false", ";", "", "AddSub", "=", "", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Limit", "=", "isAM5", "?", "", ":", "(", "isAM2", "?", "", ":", "", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "isMatchingIncrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ",", "AddSub", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "!", "isAM5", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "AddSub", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "if", "(", "isAM5", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "isLd", "?", "BaseKill", ":", "false", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "(", "isLd", "?", "getDefRegState", "(", "true", ")", ":", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ")", ";", "}", "else", "if", "(", "isLd", ")", "{", "if", "(", "isAM2", ")", "{", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{"], "ground_truth": ["int", "Offset", "=", "AddSub", "==", "", "?", "-", "Bytes", ":", "Bytes", ";"], "File": "ARMLoadStoreOptimizer69", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79310, "Length": 477, "Cover_Rate": 0.4360146252285192} {"Template_token": ["", "bool", "BaseKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "unsigned", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "bool", "DoMerge", "=", "false", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "", ";", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "", ";", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "if", "(", "NextMBBI", "==", "I", ")", "{"], "ground_truth": ["Advance", "=", "true", ";"], "File": "ARMLoadStoreOptimizer69", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79311, "Length": 359, "Cover_Rate": 0.6265270506108203} {"Template_token": ["", "case", "", ":", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "}", "for", "(", "unsigned", "i", "=", "SIndex", "+", "", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Count", "<", "Limit", ")", "&&", "RegNum", "==", "PRegNum", "+", "", ")", ")", "&&", "(", "!", "STI", "->", "isSwift", "(", ")", "||", "isNotVFP", "||", "Count", "!=", "", "||", "!", "(", "PRegNum", "&", "", ")", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "++", "Count", ";", "}", "else", "{", "BaseKill", "=", "Loc", "->", "killsRegister", "(", "Base", ")", ";", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "return", ";", "}", "if", "(", "MemOps", "[", "i", "]", ".", "Position", ">", "MemOps", "[", "insertAfter", "]", ".", "Position", ")", "{", "insertAfter", "=", "i", ";", "Loc", "=", "MemOps", "[", "i", "]", ".", "MBBI", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer69", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79312, "Length": 281, "Cover_Rate": 0.5520628683693517} {"Template_token": ["", "}", "}", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "", ">", "Regs", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ImpDefs", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "UsesOfImpDefs", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "bool", "isKill", "=", "memOps", "[", "i", "]", ".", "isKill", "||", "KilledRegs", ".", "count", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "memOps", "[", "i", "]", ".", "MBBI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", "||", "!", "MO", ".", "isImplicit", "(", ")", "||", "MO", ".", "isDead", "(", ")", ")", "continue", ";", "unsigned", "DefReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "std", "::", "find", "(", "ImpDefs", ".", "begin", "(", ")", ",", "ImpDefs", ".", "end", "(", ")", ",", "DefReg", ")", "==", "ImpDefs", ".", "end", "(", ")", ")", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "findUsesOfImpDef", "(", "UsesOfImpDefs", ",", "memOps", ",", "DefReg", ",", "memOps", "[", "i", "]", ".", "Position", ",", "insertPos", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "Loc", "=", "memOps", "[", "insertAfter", "]", ".", "MBBI", ";", "++", "Loc", ";", "if", "(", "!", "MergeOps", "(", "MBB", ",", "Loc", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ",", "ImpDefs", ")", ")", "return", ";", "Merges", ".", "push_back", "(", "std", "::", "prev", "(", "Loc", ")", ")", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "iterator", "I", "=", "UsesOfImpDefs", ".", "begin", "(", ")", ",", "E", "=", "UsesOfImpDefs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "(", "*", "I", ")", "->", "setIsUndef", "(", ")", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "if", "(", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "second", ")", "{", "unsigned", "Reg", "=", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "first", ";", "if", "(", "KilledRegs", ".", "count", "(", "Reg", ")", ")", "{", "unsigned", "j", "=", "Killer", "[", "Reg", "]", ";"], "ground_truth": ["int", "Idx", "=", "memOps", "[", "j", "]", ".", "MBBI", "->", "findRegisterUseOperandIdx", "(", "Reg", ",", "true", ")", ";"], "File": "ARMLoadStoreOptimizer69", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79314, "Length": 377, "Cover_Rate": 0.5712121212121212} {"Template_token": ["", "bool", "IsStore", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "if", "(", "IsLoad", "||", "IsStore", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "getImmScale", "(", "Opc", ")", ";", "unsigned", "InstrSrcReg", "=", "MBBI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", ">=", "", "&&", "!", "(", "IsStore", "&&", "InstrSrcReg", "==", "Base", ")", ")", "MO", ".", "setImm", "(", "Offset", ")", ";", "else", "InsertSub", "=", "true", ";", "}", "else", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "definesCPSR", "(", "MBBI", ")", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "(", "Opc", "==", "", ")", "?", "MO", ".", "getImm", "(", ")", "+", "WordOffset", "*", "", ":", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "", ";", "if", "(", "Offset", ">=", "", "&&", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "{", "MO", ".", "setImm", "(", "Offset", ")", ";", "return", ";", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "if", "(", "definesCPSR", "(", "MBBI", ")", "||", "MBBI", "->", "isCall", "(", ")", "||", "MBBI", "->", "isBranch", "(", ")", ")", "{", "InsertSub", "=", "true", ";", "}"], "ground_truth": ["if", "(", "InsertSub", ")", "{"], "File": "ARMLoadStoreOptimizer69", "Func": "UpdateBaseRegUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79315, "Length": 240, "Cover_Rate": 0.49079754601226994} {"Template_token": ["", "int", "OffImm", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "", ":", "", ")", ":", "(", "isT2", "?", "", ":", "", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "NewBBI", "=", "llvm", "::", "prior", "(", "MBBI", ")", ";", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isLd", "&&", "(", "BaseKill", "||", "OffKill", ")", "&&", "(", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "OddReg", ",", "OddDeadKill", ",", "false", ",", "BaseReg", ",", "false", ",", "BaseUndef", ",", "false", ",", "OffUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "isT2", ")", ";", "NewBBI", "=", "llvm", "::", "prior", "(", "MBBI", ")", ";"], "ground_truth": ["if", "(", "isT2", "&&", "NewOpc", "==", "", "&&", "OffImm", "+", "", ">=", "", ")", "NewOpc", "=", "", ";"], "File": "ARMLoadStoreOptimizer6", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79316, "Length": 375, "Cover_Rate": 0.3910323253388947} {"Template_token": ["", "(", "isThumb1", "&&", "Offset", "<", "", ")", "?", "", ":", "isThumb1", "?", "", ":", "", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "BaseOpc", "=", "isThumb2", "?", "", ":", "(", "isThumb1", "&&", "Offset", "<", "", "&&", "Base", "!=", "", ")", "?", "", ":", "isThumb1", "?", "", ":", "", ";", "}", "if", "(", "!", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "return", "nullptr", ";", "bool", "KillOldBase", "=", "BaseKill", "&&", "(", "!", "isi32Store", "(", "Opcode", ")", "||", "!", "ContainsReg", "(", "Regs", ",", "Base", ")", ")", ";", "if", "(", "isThumb1", ")", "{", "if", "(", "Base", "!=", "NewBase", "&&", "(", "BaseOpc", "==", "", "||", "BaseOpc", "==", "", ")", ")", "{", "if", "(", "isLowRegister", "(", "NewBase", ")", "&&", "isLowRegister", "(", "Base", ")", "&&", "!", "STI", "->", "hasV6Ops", "(", ")", ")", "{", "if", "(", "Pred", "!=", "", ")", "return", "nullptr", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ";", "Base", "=", "NewBase", ";", "KillOldBase", "=", "true", ";", "}", "if", "(", "BaseOpc", "==", "", ")", "{", "assert", "(", "Offset", "%", "", "==", "", "&&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "addImm", "(", "Offset", "/", "", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "add", "(", "t1CondCodeOp", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "}", "Base", "=", "NewBase", ";", "BaseKill", "=", "true", ";", "}", "bool", "isDef", "=", "isLoadSingle", "(", "Opcode", ")", ";", "Opcode", "=", "getLoadStoreMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "if", "(", "!", "Opcode", ")", "return", "nullptr", ";", "if", "(", "isThumb1", "&&", "!", "SafeToClobberCPSR", "&&", "Writeback", "&&", "!", "BaseKill", ")", "return", "nullptr", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "Writeback", ")", "{", "assert", "(", "isThumb1", "&&", "", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "assert", "(", "!", "(", "ContainsReg", "(", "Regs", ",", "Base", ")", ")", "&&", "", ")", ";", "Opcode", "=", "", ";", "}"], "ground_truth": ["MIB", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ";"], "File": "ARMLoadStoreOptimizer70", "Func": "CreateLoadStoreMulti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79317, "Length": 496, "Cover_Rate": 0.4537968892955169} {"Template_token": ["", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "++", "NumSTRD2STM", ";", "}", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ";", "unsigned", "NewOpc2", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "+", "", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "+", "", "<", "", "?", "", ":", "", ")", ":", "", ")", ";", "if", "(", "isLd", "&&", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "", ",", "isLd", ",", "NewOpc2", ",", "OddReg", ",", "OddDeadKill", ",", "false", ",", "BaseReg", ",", "false", ",", "BaseUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MI", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "false", ",", "BaseReg", ",", "BaseKill", ",", "BaseUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MI", ")", ";", "}", "else", "{", "if", "(", "OddReg", "==", "EvenReg", "&&", "EvenDeadKill", ")", "{", "EvenDeadKill", "=", "false", ";", "OddDeadKill", "=", "true", ";", "}", "if", "(", "EvenReg", "==", "BaseReg", ")", "EvenDeadKill", "=", "false", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "EvenUndef", ",", "BaseReg", ",", "false", ",", "BaseUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MI", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "", ",", "isLd", ",", "NewOpc2", ",", "OddReg", ",", "OddDeadKill", ",", "OddUndef", ",", "BaseReg", ",", "BaseKill", ",", "BaseUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MI", ")", ";", "}", "if", "(", "isLd", ")", "++", "NumLDRD2LDR", ";", "else", "++", "NumSTRD2STR", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer70", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79318, "Length": 375, "Cover_Rate": 0.4089422028353326} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "unsigned", "NewOpc", ";", "if", "(", "!", "isAM5", "&&", "Offset", "==", "Bytes", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "if", "(", "Offset", "==", "-", "Bytes", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "Offset", "==", "Bytes", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "Offset", "==", "-", "Bytes", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "return", "false", ";", "}", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "", "AddSub", "=", "Offset", "<", "", "?", "", ":", "", ";", "bool", "isLd", "=", "isLoadSingle", "(", "Opcode", ")", ";", "if", "(", "isAM5", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "isLd", "?", "BaseKill", ":", "false", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "(", "isLd", "?", "getDefRegState", "(", "true", ")", ":", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "else", "if", "(", "isLd", ")", "{", "if", "(", "isAM2", ")", "{", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "else", "{", "int", "Imm", "=", "", "(", "AddSub", ",", "Bytes", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "ARMLoadStoreOptimizer70", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79319, "Length": 439, "Cover_Rate": 0.47925764192139736} {"Template_token": ["", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "unsigned", "NewOpc", ";", "if", "(", "Offset", "==", "", "||", "Offset", "==", "-", "", ")", "{", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "Offset", "==", "", "||", "Offset", "==", "-", "", ")", "{", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "}", "else", "return", "false", ";", "}", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "MIB", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "assert", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", ";", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ";", "}", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "ground_truth": ["assert", "(", "TII", "->", "get", "(", "Opcode", ")", ".", "getNumOperands", "(", ")", "==", "", "&&", "TII", "->", "get", "(", "NewOpc", ")", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMLoadStoreOptimizer70", "Func": "MergeBaseUpdateLSDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79320, "Length": 264, "Cover_Rate": 0.5511482254697286} {"Template_token": ["", "if", "(", "isThumb1", ")", "return", "false", ";", "const", "MachineOperand", "&", "BaseOP", "=", "MI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Base", "=", "BaseOP", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "BaseOP", ".", "isKill", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "int", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{"], "ground_truth": ["if", "(", "!", "STI", "->", "hasMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer70", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79321, "Length": 270, "Cover_Rate": 0.536779324055666} {"Template_token": ["", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "int", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "hasMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ">=", "", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";", "else", "return", "false", ";", "}", "}"], "ground_truth": ["if", "(", "MergeInstr", "!=", "MBB", ".", "end", "(", ")", ")", "MBB", ".", "erase", "(", "MergeInstr", ")", ";"], "File": "ARMLoadStoreOptimizer70", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79322, "Length": 314, "Cover_Rate": 0.6242544731610338} {"Template_token": ["", "}", "}", "using", "iterator", "=", "MachineBasicBlock", "::", "iterator", ";", "MachineInstr", "*", "LatestMI", "=", "Cand", ".", "Instrs", "[", "Cand", ".", "LatestMIIdx", "]", ";", "iterator", "InsertBefore", "=", "std", "::", "next", "(", "iterator", "(", "LatestMI", ")", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "LatestMI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "getMemoryOpOffset", "(", "*", "First", ")", ";", "unsigned", "Base", "=", "getLoadStoreBaseOp", "(", "*", "First", ")", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "LatestMI", "->", "killsRegister", "(", "Base", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "First", ",", "PredReg", ")", ";", "DebugLoc", "DL", "=", "First", "->", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Merged", "=", "nullptr", ";", "if", "(", "Cand", ".", "CanMergeToLSDouble", ")", "Merged", "=", "CreateLoadStoreDouble", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ",", "Cand", ".", "Instrs", ")", ";", "if", "(", "!", "Merged", "&&", "Cand", ".", "CanMergeToLSMulti", ")", "Merged", "=", "CreateLoadStoreMulti", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ",", "Cand", ".", "Instrs", ")", ";", "if", "(", "!", "Merged", ")", "return", "nullptr", ";", "iterator", "EarliestI", "(", "Cand", ".", "Instrs", "[", "Cand", ".", "EarliestMIIdx", "]", ")", ";", "bool", "EarliestAtBegin", "=", "false", ";", "if", "(", "EarliestI", "==", "MBB", ".", "begin", "(", ")", ")", "{", "EarliestAtBegin", "=", "true", ";", "}", "else", "{", "EarliestI", "=", "std", "::", "prev", "(", "EarliestI", ")", ";", "}", "for", "(", "MachineInstr", "*", "MI", ":", "Cand", ".", "Instrs", ")", "MBB", ".", "erase", "(", "MI", ")", ";", "if", "(", "EarliestAtBegin", ")", "EarliestI", "=", "MBB", ".", "begin", "(", ")", ";", "else", "EarliestI", "=", "std", "::", "next", "(", "EarliestI", ")", ";", "auto", "FixupRange", "=", "make_range", "(", "EarliestI", ",", "iterator", "(", "Merged", ")", ")", ";", "if", "(", "isLoadSingle", "(", "Opcode", ")", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "FixupRange", ")", "{", "for", "(", "unsigned", "&", "ImpDefReg", ":", "ImpDefs", ")", "{", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "ImpDefReg", ")", "continue", ";", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "MO", ".", "setIsUndef", "(", ")", ";", "else", "if", "(", "MO", ".", "isDef", "(", ")", ")", "ImpDefReg", "=", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer70", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79323, "Length": 374, "Cover_Rate": 0.49667994687915007} {"Template_token": ["", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "if", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "isTerminator", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "if", "(", "!", "MI", ".", "isDebugInstr", "(", ")", ")", "MI2LocMap", "[", "&", "MI", "]", "=", "++", "Loc", ";", "if", "(", "!", "isMemoryOp", "(", "MI", ")", ")", "continue", ";", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "!=", "", ")", "continue", ";", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "isLd", "=", "isLoadSingle", "(", "Opc", ")", ";", "unsigned", "Base", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "auto", "FindBases", "=", "[", "&", "]", "(", "Base2InstMap", "&", "Base2Ops", ",", "BaseVec", "&", "Bases", ")", "{", "MapIt", "BI", "=", "Base2Ops", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "==", "Base2Ops", ".", "end", "(", ")", ")", "{", "Base2Ops", "[", "Base", "]", ".", "push_back", "(", "&", "MI", ")", ";", "Bases", ".", "push_back", "(", "Base", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "*", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "&", "MI", ")", ";", "}", ";", "if", "(", "isLd", ")", "FindBases", "(", "Base2LdsMap", ",", "LdBases", ")", ";", "else", "FindBases", "(", "Base2StsMap", ",", "StBases", ")", ";", "if", "(", "StopHere", ")", "{", "--", "Loc", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LdBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "LdBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Lds", "=", "Base2LdsMap", "[", "Base", "]", ";", "if", "(", "Lds", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Lds", ",", "Base", ",", "true", ",", "MI2LocMap", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "StBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "StBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Sts", "=", "Base2StsMap", "[", "Base", "]", ";", "if", "(", "Sts", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Sts", ",", "Base", ",", "false", ",", "MI2LocMap", ")", ";", "}", "if", "(", "MBBI", "!=", "E", ")", "{", "Base2LdsMap", ".", "clear", "(", ")", ";"], "ground_truth": ["Base2StsMap", ".", "clear", "(", ")", ";"], "File": "ARMLoadStoreOptimizer70", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79324, "Length": 443, "Cover_Rate": 0.7704347826086957} {"Template_token": ["", "if", "(", "!", "SafeToClobberCPSR", ")", "return", "false", ";", "unsigned", "NewBase", ";", "if", "(", "isi32Load", "(", "Opcode", ")", ")", "{", "NewBase", "=", "Regs", "[", "NumRegs", "-", "", "]", ".", "first", ";", "}", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "isThumb2", "?", "", ":", "(", "isThumb1", "&&", "Offset", "<", "", ")", "?", "", ":", "isThumb1", "?", "", ":", "", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "BaseOpc", "=", "isThumb2", "?", "", ":", "(", "isThumb1", "&&", "Offset", "<", "", ")", "?", "", ":", "isThumb1", "?", "", ":", "", ";", "}", "if", "(", "!", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "return", "false", ";", "if", "(", "isThumb1", ")", "{", "if", "(", "Base", "!=", "NewBase", "&&", "Offset", ">=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "Base", "=", "NewBase", ";", "BaseKill", "=", "false", ";", "}", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ",", "true", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "}", "Base", "=", "NewBase", ";", "BaseKill", "=", "true", ";", "}", "bool", "isDef", "=", "(", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "Opcode", "=", "getLoadStoreMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "if", "(", "!", "Opcode", ")", "return", "false", ";", "bool", "Writeback", "=", "isThumb1", ";", "if", "(", "Opcode", "==", "", "&&", "isThumb1", ")", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumRegs", ";", "++", "I", ")", "if", "(", "Base", "==", "Regs", "[", "I", "]", ".", "first", ")", "{", "Writeback", "=", "false", ";", "break", ";", "}", "if", "(", "isThumb1", "&&", "Writeback", "&&", "!", "BaseKill", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "Writeback", ")", "{", "if", "(", "Opcode", "==", "", ")", "Opcode", "=", "", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ";"], "File": "ARMLoadStoreOptimizer76", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79325, "Length": 441, "Cover_Rate": 0.5262529832935561} {"Template_token": ["", "TII", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "Fn", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MF", "=", "&", "Fn", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";"], "ground_truth": ["++", "MFI", ")", "Modified", "|=", "RescheduleLoadStoreInstrs", "(", "MFI", ")", ";"], "File": "ARMLoadStoreOptimizer76", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79326, "Length": 94, "Cover_Rate": 0.7833333333333333} {"Template_token": ["", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "InsertPos", ")", "||", "InsertPos", "->", "isDebugValue", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "unsigned", "EvenReg", "=", "", ",", "OddReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "OddReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ")", ";", "MRI", "->", "constrainRegClass", "(", "EvenReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "OddReg", ",", "TRC", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "OddReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ")", ".", "addReg", "(", "OddReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "++", "NumSTRDFormed", ";", "}", "MBB", "->", "erase", "(", "Op0", ")", ";", "MBB", "->", "erase", "(", "Op1", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "EvenReg", ",", "", ",", "OddReg", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "OddReg", ",", "", ",", "EvenReg", ")", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "{", "MachineInstr", "*", "Op", "=", "Ops", ".", "back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "MBB", "->", "splice", "(", "InsertPos", ",", "MBB", ",", "Op", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer77", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79327, "Length": 407, "Cover_Rate": 0.4771395076201641} {"Template_token": ["", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "bool", "isKill", "=", "memOps", "[", "i", "]", ".", "isKill", "||", "KilledRegs", ".", "count", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "for", "(", "MIOperands", "MO", "(", "memOps", "[", "i", "]", ".", "MBBI", ")", ";", "MO", ".", "isValid", "(", ")", ";", "++", "MO", ")", "{", "if", "(", "!", "MO", "->", "isReg", "(", ")", "||", "!", "MO", "->", "isDef", "(", ")", "||", "!", "MO", "->", "isImplicit", "(", ")", "||", "MO", "->", "isDead", "(", ")", ")", "continue", ";", "unsigned", "DefReg", "=", "MO", "->", "getReg", "(", ")", ";", "if", "(", "std", "::", "find", "(", "ImpDefs", ".", "begin", "(", ")", ",", "ImpDefs", ".", "end", "(", ")", ",", "DefReg", ")", "==", "ImpDefs", ".", "end", "(", ")", ")", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "findUsesOfImpDef", "(", "UsesOfImpDefs", ",", "memOps", ",", "DefReg", ",", "memOps", "[", "i", "]", ".", "Position", ",", "insertPos", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "Loc", "=", "memOps", "[", "insertAfter", "]", ".", "MBBI", ";", "++", "Loc", ";", "if", "(", "!", "MergeOps", "(", "MBB", ",", "Loc", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ",", "ImpDefs", ")", ")", "return", ";", "Merges", ".", "push_back", "(", "prior", "(", "Loc", ")", ")", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "iterator", "I", "=", "UsesOfImpDefs", ".", "begin", "(", ")", ",", "E", "=", "UsesOfImpDefs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "(", "*", "I", ")", "->", "setIsUndef", "(", ")", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "if", "(", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "second", ")", "{", "unsigned", "Reg", "=", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "first", ";", "if", "(", "KilledRegs", ".", "count", "(", "Reg", ")", ")", "{", "unsigned", "j", "=", "Killer", "[", "Reg", "]", ";", "int", "Idx", "=", "memOps", "[", "j", "]", ".", "MBBI", "->", "findRegisterUseOperandIdx", "(", "Reg", ",", "true", ")", ";", "assert", "(", "Idx", ">=", "", "&&", "", ")", ";", "memOps", "[", "j", "]", ".", "MBBI", "->", "getOperand", "(", "Idx", ")", ".", "setIsKill", "(", "false", ")", ";", "memOps", "[", "j", "]", ".", "isKill", "=", "false", ";", "}"], "ground_truth": ["memOps", "[", "i", "]", ".", "isKill", "=", "true", ";"], "File": "ARMLoadStoreOptimizer78", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79328, "Length": 375, "Cover_Rate": 0.5850234009360374} {"Template_token": ["", "default", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "", ")", "*", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "*", "", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer7", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79330, "Length": 96, "Cover_Rate": 0.6233766233766234} {"Template_token": ["", "if", "(", "DoMerge", ")", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "if", "(", "isAM4", ")", "{", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "}", "else", "{", "if", "(", "Mode", "==", "", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "}", "if", "(", "DoMerge", ")", "{", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ";", "if", "(", "isAM4", ")", "{", "MIB", ".", "addImm", "(", "", "(", "Mode", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "MIB", ".", "addImm", "(", "", "(", "Mode", ",", "Offset", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "for", "(", "unsigned", "OpNum", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "(", "*", "MIB", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMLoadStoreOptimizer7", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79332, "Length": 340, "Cover_Rate": 0.4533333333333333} {"Template_token": ["", "if", "(", "NumRegs", "<=", "", ")", "return", "false", ";", "unsigned", "NewBase", ";", "if", "(", "isi32Load", "(", "Opcode", ")", ")", "NewBase", "=", "Regs", "[", "NumRegs", "-", "", "]", ".", "first", ";", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "!", "isThumb2", "?", "", ":", "(", "(", "Base", "==", "", ")", "?", "", ":", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "BaseOpc", "=", "!", "isThumb2", "?", "", ":", "(", "(", "Base", "==", "", ")", "?", "", ":", "", ")", ";", "Offset", "=", "-", "Offset", ";", "}", "int", "ImmedOffset", "=", "isThumb2", "?", "", "(", "Offset", ")", ":", "", "(", "Offset", ")", ";", "if", "(", "ImmedOffset", "==", "-", "", ")", "return", "false", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["Base", "=", "NewBase", ";"], "File": "ARMLoadStoreOptimizer7", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79333, "Length": 175, "Cover_Rate": 0.30017152658662094} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "MachineInstr", "*", "PrevMI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "unsigned", "Opcode", "=", "PrevMI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "", ":", "", ")", ";", "assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "", ")", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "PrevMI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MO", ".", "setReg", "(", "", ")", ";"], "ground_truth": ["PrevMI", "->", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "*", "MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer80", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79334, "Length": 190, "Cover_Rate": 0.6859205776173285} {"Template_token": ["", "MachineInstr", "*", "PrevMI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "unsigned", "Opcode", "=", "PrevMI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "", ":", "", ")", ";", "assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "", ")", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "PrevMI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MO", ".", "setReg", "(", "", ")", ";"], "ground_truth": ["PrevMI", "->", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "*", "MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer80", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79335, "Length": 142, "Cover_Rate": 0.5126353790613718} {"Template_token": ["", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "if", "(", "!", "isAM5", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "bool", "isDPR", "=", "NewOpc", "==", "", "||", "NewOpc", "==", "", ";", "unsigned", "Offset", "=", "", ";", "if", "(", "isAM5", ")", "Offset", "=", "", "(", "AddSub", "==", "", "?", "", ":", "", ",", "true", ",", "(", "isDPR", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "isAM2", ")", "Offset", "=", "", "(", "AddSub", ",", "Bytes", ",", "", ")", ";", "else", "Offset", "=", "AddSub", "==", "", "?", "-", "Bytes", ":", "Bytes", ";", "if", "(", "isAM5", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "isLd", "?", "BaseKill", ":", "false", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "(", "isLd", "?", "getDefRegState", "(", "true", ")", ":", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ")", ";", "}", "else", "if", "(", "isLd", ")", "{", "if", "(", "isAM2", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMLoadStoreOptimizer81", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79336, "Length": 425, "Cover_Rate": 0.4262788365095286} {"Template_token": ["", "bool", "LoadStoreOpt", "::", "MergeBaseUpdateLoadStore", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "TargetInstrInfo", "*", "TII", ",", "bool", "&", "Advance", ",", "MachineBasicBlock", "::", "iterator", "&", "I", ")", "{", "MachineInstr", "*", "MI", "=", "MBBI", ";", "unsigned", "Base", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "unsigned", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isAM5", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "bool", "isAM2", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "if", "(", "isAM2", "&&", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isAM5", "&&", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isT2i32Load", "(", "Opcode", ")", "||", "isT2i32Store", "(", "Opcode", ")", ")", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "bool", "isLd", "=", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "if", "(", "isLd", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "DoMerge", "=", "false", ";", "", "AddSub", "=", "", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Limit", "=", "isAM5", "?", "", ":", "(", "isAM2", "?", "", ":", "", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "if", "(", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "isMatchingIncrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "if", "(", "!", "isAM5", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{"], "ground_truth": ["NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ")", ";"], "File": "ARMLoadStoreOptimizer81", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79337, "Length": 471, "Cover_Rate": 0.4724172517552658} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "MBBI", ";", "unsigned", "Base", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "unsigned", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isAM4", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "bool", "DoMerge", "=", "false", ";", "", "Mode", "=", "", ";", "unsigned", "Offset", "=", "", ";", "if", "(", "isAM4", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "}", "assert", "(", "!", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ")", ";", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "!", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ")", ";", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "Offset", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "}", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "if", "(", "isAM4", ")", "{", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "Mode", "=", "", ";", "}", "else", "if", "(", "isAM4", "&&", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "Mode", "=", "", ";", "}", "}", "else", "{", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "", ";", "DoMerge", "=", "true", ";", "}", "}", "if", "(", "DoMerge", ")", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "if", "(", "isAM4", ")", "{", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{"], "ground_truth": ["DoMerge", "=", "true", ";"], "File": "ARMLoadStoreOptimizer81", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79338, "Length": 483, "Cover_Rate": 0.6083123425692695} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "optForMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";"], "ground_truth": ["bool", "HighRegsUsed", "=", "false", ";"], "File": "ARMLoadStoreOptimizer82", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79339, "Length": 156, "Cover_Rate": 0.3101391650099404} {"Template_token": ["", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "Offset", "==", "", "||", "Offset", "==", "-", "", ")", "{", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "}", "else", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MergeInstr", ")", ";", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "MIB", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "assert", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ";"], "File": "ARMLoadStoreOptimizer85", "Func": "MergeBaseUpdateLSDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79341, "Length": 178, "Cover_Rate": 0.3463035019455253} {"Template_token": ["", "bool", "LoadStoreOpt", "::", "MergeBaseUpdateLSMultiple", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "isThumb1", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "const", "MachineOperand", "&", "BaseOP", "=", "MI", "->", "getOperand", "(", "", ")", ";", "Register", "Base", "=", "BaseOP", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "BaseOP", ".", "isKill", "(", ")", ";", "Register", "PredReg", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "int", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "hasMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ">=", "", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}"], "ground_truth": ["if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";"], "File": "ARMLoadStoreOptimizer85", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79342, "Length": 353, "Cover_Rate": 0.6549165120593692} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "int", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "hasMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ">=", "", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";", "else", "return", "false", ";", "}", "}", "if", "(", "MergeInstr", "!=", "MBB", ".", "end", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MergeInstr", ")", ";"], "ground_truth": ["MBB", ".", "erase", "(", "MergeInstr", ")", ";"], "File": "ARMLoadStoreOptimizer85", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79343, "Length": 307, "Cover_Rate": 0.5695732838589982} {"Template_token": ["", "if", "(", "IsLoad", "||", "IsStore", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "getImmScale", "(", "Opc", ")", ";", "unsigned", "InstrSrcReg", "=", "getLoadStoreRegOp", "(", "*", "MBBI", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", ">=", "", "&&", "!", "(", "IsStore", "&&", "InstrSrcReg", "==", "Base", ")", ")", "MO", ".", "setImm", "(", "Offset", ")", ";", "else", "InsertSub", "=", "true", ";", "}", "else", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "definesCPSR", "(", "MBBI", ")", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "(", "Opc", "==", "", ")", "?", "MO", ".", "getImm", "(", ")", "+", "WordOffset", "*", "", ":", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "", ";", "if", "(", "Offset", ">=", "", "&&", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "{", "MO", ".", "setImm", "(", "Offset", ")", ";", "return", ";", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "if", "(", "definesCPSR", "(", "MBBI", ")", "||", "MBBI", "->", "isCall", "(", ")", "||", "MBBI", "->", "isBranch", "(", ")", ")", "{", "InsertSub", "=", "true", ";", "}", "if", "(", "InsertSub", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Base", ")", ",", "true", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "WordOffset", "*", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "return", ";", "}", "if", "(", "MBBI", "->", "killsRegister", "(", "Base", ")", "||", "MBBI", "->", "definesRegister", "(", "Base", ")", ")", "return", ";", "}", "if", "(", "MBB", ".", "succ_size", "(", ")", ">", "", ")", "{", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "--", "MBBI", ";", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Base", ")", ",", "true", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "WordOffset", "*", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer86", "Func": "UpdateBaseRegUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79344, "Length": 361, "Cover_Rate": 0.7263581488933601} {"Template_token": ["", "if", "(", "Base", "!=", "NewBase", "&&", "Offset", ">=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "Base", "=", "NewBase", ";", "BaseKill", "=", "false", ";", "}", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "}", "Base", "=", "NewBase", ";", "BaseKill", "=", "true", ";", "}", "bool", "isDef", "=", "(", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "Opcode", "=", "getLoadStoreMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "if", "(", "!", "Opcode", ")", "return", "false", ";", "bool", "Writeback", "=", "isThumb1", ";", "if", "(", "Opcode", "==", "", "&&", "isThumb1", ")", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumRegs", ";", "++", "I", ")", "if", "(", "Base", "==", "Regs", "[", "I", "]", ".", "first", ")", "{", "Writeback", "=", "false", ";", "break", ";", "}", "if", "(", "isThumb1", "&&", "Writeback", "&&", "!", "BaseKill", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "Writeback", ")", "{", "if", "(", "Opcode", "==", "", ")", "Opcode", "=", "", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "MIB", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "MIB", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ";", "}", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumRegs", ";", "++", "i", ")", "MIB", "=", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getDefRegState", "(", "isDef", ")", "|", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImpDefs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "ImpDefs", "[", "i", "]", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMLoadStoreOptimizer91", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79346, "Length": 444, "Cover_Rate": 0.5577889447236181} {"Template_token": ["", "bool", "isNotVFP", "=", "isi32Load", "(", "Opcode", ")", "||", "isi32Store", "(", "Opcode", ")", ";", "bool", "haveIBAndDA", "=", "isNotVFP", "&&", "!", "isThumb2", "&&", "!", "isThumb1", ";", "if", "(", "Offset", "==", "", "&&", "haveIBAndDA", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Offset", "==", "-", "", "*", "(", "int", ")", "NumRegs", "+", "", "&&", "haveIBAndDA", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Offset", "==", "-", "", "*", "(", "int", ")", "NumRegs", "&&", "isNotVFP", "&&", "!", "isThumb1", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Offset", "!=", "", ")", "{", "if", "(", "!", "getLoadStoreMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ")", "return", "false", ";", "if", "(", "NumRegs", "<=", "", ")", "return", "false", ";", "unsigned", "NewBase", ";", "if", "(", "isi32Load", "(", "Opcode", ")", ")", "{", "NewBase", "=", "Regs", "[", "NumRegs", "-", "", "]", ".", "first", ";", "}", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "isThumb2", "?", "", ":", "(", "isThumb1", "&&", "Offset", "<", "", ")", "?", "", ":", "isThumb1", "?", "", ":", "", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "BaseOpc", "=", "isThumb2", "?", "", ":", "(", "isThumb1", "&&", "Offset", "<", "", ")", "?", "", ":", "isThumb1", "?", "", ":", "", ";", "}", "if", "(", "!", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "return", "false", ";", "if", "(", "isThumb1", ")", "{", "if", "(", "Base", "!=", "NewBase", "&&", "Offset", ">=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "Base", "=", "NewBase", ";", "BaseKill", "=", "false", ";", "}", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "}", "Base", "=", "NewBase", ";", "BaseKill", "=", "true", ";", "}", "bool", "isDef", "=", "(", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "Opcode", "=", "getLoadStoreMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "if", "(", "!", "Opcode", ")", "return", "false", ";", "bool", "Writeback", "=", "isThumb1", ";", "if", "(", "Opcode", "==", "", "&&", "isThumb1", ")", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumRegs", ";", "++", "I", ")", "if", "(", "Base", "==", "Regs", "[", "I", "]", ".", "first", ")", "{", "Writeback", "=", "false", ";", "break", ";", "}", "if", "(", "isThumb1", "&&", "Writeback", "&&", "!", "BaseKill", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "Writeback", ")", "{", "if", "(", "Opcode", "==", "", ")", "Opcode", "=", "", ";"], "ground_truth": ["MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ";"], "File": "ARMLoadStoreOptimizer91", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79347, "Length": 524, "Cover_Rate": 0.6582914572864321} {"Template_token": ["", "if", "(", "!", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ")", "return", "false", ";"], "ground_truth": ["return", "CheckCPSRDef", "?", "!", "definesCPSR", "(", "MI", ")", ":", "true", ";"], "File": "ARMLoadStoreOptimizer99", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79349, "Length": 77, "Cover_Rate": 0.39690721649484534} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "CheckCPSRDef", "=", "true", ";", "case", "", ":", "break", ";", "}", "if", "(", "Bytes", "==", "", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "if", "(", "!", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ")", "return", "false", ";"], "ground_truth": ["return", "CheckCPSRDef", "?", "!", "definesCPSR", "(", "MI", ")", ":", "true", ";"], "File": "ARMLoadStoreOptimizer99", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79350, "Length": 132, "Cover_Rate": 0.6804123711340206} {"Template_token": ["", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "if", "(", "!", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ")", "return", "false", ";", "return", "CheckCPSRDef", "?", "!", "definesCPSR", "(", "MI", ")", ":", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer99", "Func": "isMatchingIncrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79351, "Length": 95, "Cover_Rate": 0.4896907216494845} {"Template_token": ["", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MF", "=", "&", "Fn", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MFI", ":", "Fn", ")", "Modified", "|=", "RescheduleLoadStoreInstrs", "(", "&", "MFI", ")", ";"], "ground_truth": ["return", "Modified", ";"], "File": "ARMLoadStoreOptimizer9", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79352, "Length": 71, "Cover_Rate": 0.7244897959183674} {"Template_token": ["", "MF", "=", "&", "Fn", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MFI", ":", "Fn", ")", "Modified", "|=", "RescheduleLoadStoreInstrs", "(", "&", "MFI", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer9", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79353, "Length": 30, "Cover_Rate": 0.30612244897959184} {"Template_token": ["", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "else", "{", "MemOpQueue", "::", "iterator", "MI", ",", "ME", ";", "for", "(", "MI", "=", "MemOps", ".", "begin", "(", ")", ",", "ME", "=", "MemOps", ".", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "if", "(", "Offset", "<", "MI", "->", "Offset", ")", "{", "break", ";", "}", "if", "(", "Offset", "==", "MI", "->", "Offset", ")", "{", "MI", "=", "ME", ";", "break", ";", "}", "}", "if", "(", "MI", "!=", "MemOps", ".", "end", "(", ")", ")", "{", "MemOps", ".", "insert", "(", "MI", ",", "MemOpQueueEntry", "(", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "}", "}", "}", "MBBI", "=", "I", ";", "--", "Position", ";", "}", "else", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MergeBaseCandidates", ".", "push_back", "(", "MBBI", ")", ";", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "{", "FormCandidates", "(", "MemOps", ")", ";", "CurrBase", "=", "", ";", "CurrOpc", "=", "~", "", ";", "CurrPred", "=", "", ";", "MemOps", ".", "clear", "(", ")", ";", "}", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "FormCandidates", "(", "MemOps", ")", ";", "auto", "LessThan", "=", "[", "]", "(", "const", "MergeCandidate", "*", "M0", ",", "const", "MergeCandidate", "*", "M1", ")", "{", "return", "M0", "->", "InsertPos", "<", "M1", "->", "InsertPos", ";", "}", ";", "std", "::", "sort", "(", "Candidates", ".", "begin", "(", ")", ",", "Candidates", ".", "end", "(", ")", ",", "LessThan", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "const", "MergeCandidate", "*", "Candidate", ":", "Candidates", ")", "{"], "ground_truth": ["if", "(", "Candidate", "->", "CanMergeToLSMulti", "||", "Candidate", "->", "CanMergeToLSDouble", ")", "{"], "File": "ARMLoadStoreOptimizer", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79354, "Length": 288, "Cover_Rate": 0.3735408560311284} {"Template_token": ["", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "MachineInstr", "*", "PrevMI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "unsigned", "Opcode", "=", "PrevMI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79355, "Length": 114, "Cover_Rate": 0.4318181818181818} {"Template_token": ["", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "::", "iterator", "BI", "=", "Base2LdsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2LdsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "MI", ")", ";", "}", "else", "{", "Base2LdsMap", "[", "Base", "]", ".", "push_back", "(", "MI", ")", ";", "LdBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "else", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "::", "iterator", "BI", "=", "Base2StsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2StsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "MI", ")", ";", "}", "else", "{", "Base2StsMap", "[", "Base", "]", ".", "push_back", "(", "MI", ")", ";", "StBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "if", "(", "StopHere", ")", "{", "--", "Loc", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LdBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "LdBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Lds", "=", "Base2LdsMap", "[", "Base", "]", ";", "if", "(", "Lds", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Lds", ",", "Base", ",", "true", ",", "MI2LocMap", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "StBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "StBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Sts", "=", "Base2StsMap", "[", "Base", "]", ";", "if", "(", "Sts", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Sts", ",", "Base", ",", "false", ",", "MI2LocMap", ")", ";", "}", "if", "(", "MBBI", "!=", "E", ")", "{"], "ground_truth": ["Base2LdsMap", ".", "clear", "(", ")", ";"], "File": "ARMLoadStoreOptimizer", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79356, "Length": 403, "Cover_Rate": 0.6078431372549019} {"Template_token": ["", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "MI", ")", ";", "}", "else", "{", "Base2StsMap", "[", "Base", "]", ".", "push_back", "(", "MI", ")", ";", "StBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "if", "(", "StopHere", ")", "{", "--", "Loc", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LdBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "LdBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Lds", "=", "Base2LdsMap", "[", "Base", "]", ";", "if", "(", "Lds", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Lds", ",", "Base", ",", "true", ",", "MI2LocMap", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "StBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "StBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Sts", "=", "Base2StsMap", "[", "Base", "]", ";", "if", "(", "Sts", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Sts", ",", "Base", ",", "false", ",", "MI2LocMap", ")", ";", "}", "if", "(", "MBBI", "!=", "E", ")", "{", "Base2LdsMap", ".", "clear", "(", ")", ";", "Base2StsMap", ".", "clear", "(", ")", ";", "LdBases", ".", "clear", "(", ")", ";", "StBases", ".", "clear", "(", ")", ";", "}", "}", "return", "RetVal", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79357, "Length": 227, "Cover_Rate": 0.34238310708898945} {"Template_token": ["", "bool", "PreAllocLoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TD", "=", "&", "Fn", ".", "getDataLayout", "(", ")", ";", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";"], "ground_truth": ["MF", "=", "&", "Fn", ";"], "File": "ARMLoadStoreOptimizer", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79358, "Length": 66, "Cover_Rate": 0.6} {"Template_token": ["", "void", "addInst", "(", "MachineInstr", "*", "MI", ",", "SetVector", "<", "MachineInstr", "*", ">", "&", "Preds", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "if", "(", "!", "Divergent", "&&", "!", "set_difference", "(", "Preds", ",", "PredicateThen", "->", "Predicates", ")", ".", "empty", "(", ")", ")", "{", "Divergent", "=", "&", "Insts", ".", "back", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Divergent", "->", "MI", ")", ";", "}"], "ground_truth": ["Insts", ".", "emplace_back", "(", "MI", ",", "Preds", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "addInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79359, "Length": 81, "Cover_Rate": 0.8526315789473684} {"Template_token": ["", "for", "(", "auto", "I", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Block", ".", "getPredicateThen", "(", ")", ")", ",", "E", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Divergent", "->", "MI", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "RemovePredicate", "(", "&", "*", "I", ")", ";", "unsigned", "Size", "=", "", ";", "auto", "E", "=", "MachineBasicBlock", "::", "reverse_iterator", "(", "Divergent", "->", "MI", ")", ";", "auto", "I", "=", "MachineBasicBlock", "::", "reverse_iterator", "(", "Insts", ".", "back", "(", ")", ".", "MI", ")", ";", "MachineInstr", "*", "InsertAt", "=", "nullptr", ";", "while", "(", "I", "!=", "E", ")", "{", "InsertAt", "=", "&", "*", "I", ";", "++", "Size", ";", "++", "I", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "InsertAt", "->", "getParent", "(", ")", ",", "InsertAt", ",", "InsertAt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Block", ".", "getPredicateThen", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "Block", ".", "getPredicateThen", "(", ")", ")", ";", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "else", "if", "(", "Block", ".", "isVPT", "(", ")", ")", "{", "bool", "RemovedVCTP", "=", "false", ";", "for", "(", "PredicatedMI", "&", "Elt", ":", "Block", ".", "getInsts", "(", ")", ")", "{", "MachineInstr", "*", "MI", "=", "Elt", ".", "MI", ";", "if", "(", "isVCTP", "(", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "MI", ")", ";", "RemovedVCTP", "=", "true", ";", "continue", ";", "}", "}", "if", "(", "RemovedVCTP", ")", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "Block", ".", "getPredicateThen", "(", ")", ")", ";", "}", "}", "else", "if", "(", "Block", ".", "IsOnlyPredicatedOn", "(", "LoLoop", ".", "VCTP", ")", "&&", "Block", ".", "isVPST", "(", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Block", ".", "getPredicateThen", "(", ")", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79360, "Length": 319, "Cover_Rate": 0.504746835443038} {"Template_token": ["", "if", "(", "!", "FoundAllComponents", "(", ")", ")", "dbgs", "(", ")", "<<", "", ";", "else", "if", "(", "!", "(", "Start", "&&", "Dec", "&&", "End", ")", ")", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79361, "Length": 32, "Cover_Rate": 0.35555555555555557} {"Template_token": ["", "if", "(", "Dec", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Dec", ";", "if", "(", "End", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "End", ";", "if", "(", "VCTP", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "VCTP", ";"], "ground_truth": ["if", "(", "!", "FoundAllComponents", "(", ")", ")", "dbgs", "(", ")", "<<", "", ";"], "File": "ARMLowOverheadLoops10", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79362, "Length": 52, "Cover_Rate": 0.5777777777777777} {"Template_token": ["", "LoLoop", ".", "ToRemove", ".", "insert", "(", "End", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79363, "Length": 153, "Cover_Rate": 0.30177514792899407} {"Template_token": ["", "MachineInstr", "*", "Start", "=", "LoLoop", ".", "Start", ";", "MachineBasicBlock", "*", "MBB", "=", "InsertPt", "->", "getParent", "(", ")", ";", "bool", "IsDo", "=", "Start", "->", "getOpcode", "(", ")", "==", "", ";", "unsigned", "Opc", "=", "LoLoop", ".", "getStartOpcode", "(", ")", ";", "MachineOperand", "&", "Count", "=", "LoLoop", ".", "getCount", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPt", ",", "InsertPt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";"], "ground_truth": ["MIB", ".", "add", "(", "Count", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79364, "Length": 86, "Cover_Rate": 0.4725274725274725} {"Template_token": ["", "MachineInstr", "*", "LowOverheadLoops", "::", "ExpandLoopStart", "(", "LowOverheadLoop", "&", "LoLoop", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "IterationCountDCE", "(", "LoLoop", ")", ";", "MachineInstr", "*", "InsertPt", "=", "LoLoop", ".", "InsertPt", ";", "MachineInstr", "*", "Start", "=", "LoLoop", ".", "Start", ";", "MachineBasicBlock", "*", "MBB", "=", "InsertPt", "->", "getParent", "(", ")", ";", "bool", "IsDo", "=", "Start", "->", "getOpcode", "(", ")", "==", "", ";", "unsigned", "Opc", "=", "LoLoop", ".", "getStartOpcode", "(", ")", ";", "MachineOperand", "&", "Count", "=", "LoLoop", ".", "getCount", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPt", ",", "InsertPt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "Count", ")", ";"], "ground_truth": ["if", "(", "!", "IsDo", ")", "MIB", ".", "add", "(", "Start", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79365, "Length": 136, "Cover_Rate": 0.7472527472527473} {"Template_token": ["", "}", "Init", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DestReg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Init", ")", ";", "}", "else", "BuildMov", "(", "LoLoop", ".", "Preheader", "->", "instr_back", "(", ")", ",", "DestReg", ",", "Copy", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Reduce", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "DestReg", ")", ";", "Reduce", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "DestReg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Reduce", ")", ";", "MachineInstr", "&", "VPSEL", "=", "Reduction", "->", "VPSEL", ";", "if", "(", "VPSEL", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "DestReg", ")", "BuildMov", "(", "VPSEL", ",", "VPSEL", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "DestReg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Copy", "<<", "", "<<", "VPSEL", "<<", "", ")", ";", "Copy", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["VPSEL", ".", "eraseFromParent", "(", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "FixupReductions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79366, "Length": 158, "Cover_Rate": 0.37799043062200954} {"Template_token": ["", "MachineInstr", "&", "Reduce", "=", "Reduction", "->", "Reduce", ";", "Register", "DestReg", "=", "Copy", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reduction", "->", "Init", ")", "{", "MachineInstr", "*", "Init", "=", "Reduction", "->", "Init", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Init", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "Init", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "isTied", "(", ")", "&&", "Init", "->", "findTiedOperandIdx", "(", "i", ")", "==", "", ")", "Init", "->", "getOperand", "(", "i", ")", ".", "setReg", "(", "DestReg", ")", ";", "}", "Init", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DestReg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Init", ")", ";", "}", "else", "BuildMov", "(", "LoLoop", ".", "Preheader", "->", "instr_back", "(", ")", ",", "DestReg", ",", "Copy", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Reduce", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "DestReg", ")", ";", "Reduce", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "DestReg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Reduce", ")", ";", "MachineInstr", "&", "VPSEL", "=", "Reduction", "->", "VPSEL", ";", "if", "(", "VPSEL", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "DestReg", ")", "BuildMov", "(", "VPSEL", ",", "VPSEL", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "DestReg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Copy", "<<", "", "<<", "VPSEL", "<<", "", ")", ";", "Copy", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["VPSEL", ".", "eraseFromParent", "(", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "FixupReductions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79367, "Length": 266, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "return", "IsTailPredicationLegal", "(", ")", "?", "VCTP", "->", "getOperand", "(", "", ")", ":", "Start", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "getCount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79368, "Length": 20, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "MachineOperand", "&", "getCount", "(", ")", "{", "return", "IsTailPredicationLegal", "(", ")", "?", "VCTP", "->", "getOperand", "(", "", ")", ":", "Start", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "getCount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79369, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Divergent", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "getDivergent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79370, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "Divergent", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "getDivergent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79371, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "SmallVectorImpl", "<", "PredicatedMI", ">", "&", "getInsts", "(", ")", "{", "return", "Insts", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "getInsts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79372, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "SmallVectorImpl", "<", "PredicatedMI", ">", "&", "getInsts", "(", ")", "{"], "ground_truth": ["return", "Insts", ";"], "File": "ARMLowOverheadLoops10", "Func": "getInsts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79373, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "PredicateThen", "->", "MI", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "getPredicateThen", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79374, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "return", "PredicateThen", "->", "MI", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "getPredicateThen", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79375, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "bool", "IsDo", "=", "Start", "->", "getOpcode", "(", ")", "==", "", ";", "if", "(", "!", "IsTailPredicationLegal", "(", ")", ")", "return", "IsDo", "?", "", ":", "", ";", "return", "VCTPOpcodeToLSTP", "(", "VCTP", "->", "getOpcode", "(", ")", ",", "IsDo", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "getStartOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79376, "Length": 38, "Cover_Rate": 0.76} {"Template_token": ["", "if", "(", "!", "IsTailPredicationLegal", "(", ")", ")", "return", "IsDo", "?", "", ":", "", ";"], "ground_truth": ["return", "VCTPOpcodeToLSTP", "(", "VCTP", "->", "getOpcode", "(", ")", ",", "IsDo", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "getStartOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79377, "Length": 26, "Cover_Rate": 0.52} {"Template_token": ["", "return", "VPTBlocks", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "getVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79378, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "SmallVectorImpl", "<", "VPTBlock", ">", "&", "getVPTBlocks", "(", ")", "{", "return", "VPTBlocks", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "getVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79379, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "HasNonUniformPredicate", "(", ")", "const", "{", "return", "Divergent", "!=", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "HasNonUniformPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79380, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Divergent", "!=", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "HasNonUniformPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79381, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "IsPredicatedOn", "(", "MI", ")", "&&", "PredicateThen", "->", "Predicates", ".", "size", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "IsOnlyPredicatedOn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79383, "Length": 17, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "unsigned", "CountReg", "=", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "IsMoveLR", "=", "[", "&", "CountReg", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "CountReg", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Start", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "Start", ",", "", ")", ")", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", ".", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "return", "LRDef", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "MBB", ",", "", ")", ")", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", ".", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "return", "LRDef", ";", "return", "RDA", ".", "isSafeToDefRegAt", "(", "Start", ",", "", ")", "?", "Start", ":", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "isSafeToDefineLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79386, "Length": 174, "Cover_Rate": 0.8130841121495327} {"Template_token": ["", "bool", "IsTailPredicationLegal", "(", ")", "const", "{"], "ground_truth": ["return", "!", "Revert", "&&", "FoundAllComponents", "(", ")", "&&", "VCTP", "&&", "!", "CannotTailPredicate", "&&", "ML", ".", "getNumBlocks", "(", ")", "==", "", ";"], "File": "ARMLowOverheadLoops10", "Func": "IsTailPredicationLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79388, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "bool", "isVPST", "(", ")", "const", "{"], "ground_truth": ["return", "PredicateThen", "->", "MI", "->", "getOpcode", "(", ")", "==", "", ";"], "File": "ARMLowOverheadLoops10", "Func": "isVPST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79389, "Length": 17, "Cover_Rate": 0.85} {"Template_token": ["", "return", "PredicateThen", "->", "MI", "->", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "isVPST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79390, "Length": 12, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "isVPT", "(", ")", "const", "{", "return", "!", "isVPST", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "isVPT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79392, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "return", ";", "}", "RDA", "->", "collectKilledOperands", "(", "Def", ",", "Killed", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "BasicBlocks", ";", "for", "(", "auto", "*", "MI", ":", "Killed", ")", "BasicBlocks", ".", "insert", "(", "MI", "->", "getParent", "(", ")", ")", ";", "std", "::", "map", "<", "MachineInstr", "*", ",", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">>", "ITBlocks", ";", "for", "(", "auto", "*", "MBB", ":", "BasicBlocks", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "RDA", "->", "getReachingLocalUses", "(", "&", "MI", ",", "", ",", "ITBlocks", "[", "&", "MI", "]", ")", ";", "}", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ModifiedITs", ";", "for", "(", "auto", "*", "MI", ":", "Killed", ")", "{", "if", "(", "MachineOperand", "*", "MO", "=", "MI", "->", "findRegisterUseOperand", "(", "", ")", ")", "{", "MachineInstr", "*", "IT", "=", "RDA", "->", "getMIOperand", "(", "MI", ",", "*", "MO", ")", ";", "auto", "&", "CurrentBlock", "=", "ITBlocks", "[", "IT", "]", ";", "CurrentBlock", ".", "erase", "(", "MI", ")", ";"], "ground_truth": ["if", "(", "CurrentBlock", ".", "empty", "(", ")", ")", "ModifiedITs", ".", "erase", "(", "IT", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "IterationCountDCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79393, "Length": 182, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "for", "(", "auto", "*", "MI", ":", "Killed", ")", "BasicBlocks", ".", "insert", "(", "MI", "->", "getParent", "(", ")", ")", ";", "std", "::", "map", "<", "MachineInstr", "*", ",", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">>", "ITBlocks", ";", "for", "(", "auto", "*", "MBB", ":", "BasicBlocks", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "RDA", "->", "getReachingLocalUses", "(", "&", "MI", ",", "", ",", "ITBlocks", "[", "&", "MI", "]", ")", ";", "}", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ModifiedITs", ";", "for", "(", "auto", "*", "MI", ":", "Killed", ")", "{", "if", "(", "MachineOperand", "*", "MO", "=", "MI", "->", "findRegisterUseOperand", "(", "", ")", ")", "{", "MachineInstr", "*", "IT", "=", "RDA", "->", "getMIOperand", "(", "MI", ",", "*", "MO", ")", ";", "auto", "&", "CurrentBlock", "=", "ITBlocks", "[", "IT", "]", ";", "CurrentBlock", ".", "erase", "(", "MI", ")", ";", "if", "(", "CurrentBlock", ".", "empty", "(", ")", ")", "ModifiedITs", ".", "erase", "(", "IT", ")", ";", "else", "ModifiedITs", ".", "insert", "(", "IT", ")", ";", "}", "}", "if", "(", "ModifiedITs", ".", "empty", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "MI", ":", "Killed", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";"], "ground_truth": ["LoLoop", ".", "ToRemove", ".", "insert", "(", "Killed", ".", "begin", "(", ")", ",", "Killed", ".", "end", "(", ")", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "IterationCountDCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79394, "Length": 225, "Cover_Rate": 0.5541871921182266} {"Template_token": ["", "LowOverheadLoop", "(", "MachineLoop", "&", "ML", ",", "MachineLoopInfo", "&", "MLI", ",", "ReachingDefAnalysis", "&", "RDA", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "const", "BaseInstrInfo", "&", "TII", ")", ":", "ML", "(", "ML", ")", ",", "MLI", "(", "MLI", ")", ",", "RDA", "(", "RDA", ")", ",", "TRI", "(", "TRI", ")", ",", "TII", "(", "TII", ")", "{", "MF", "=", "ML", ".", "getHeader", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "MBB", "=", "ML", ".", "getLoopPreheader", "(", ")", ")", "Preheader", "=", "MBB", ";", "else", "if", "(", "auto", "*", "MBB", "=", "MLI", ".", "findLoopPreheader", "(", "&", "ML", ",", "true", ")", ")", "Preheader", "=", "MBB", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "LowOverheadLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79395, "Length": 100, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "LoLoop", ".", "Preheader", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "LoLoop", ".", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "LoLoop", ".", "dump", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "LoLoop", ".", "FoundAllComponents", "(", ")", ")", "{"], "File": "ARMLowOverheadLoops10", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79396, "Length": 170, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "&&", "AllowScalars", ")", "continue", ";", "if", "(", "auto", "*", "OpDef", "=", "RDA", ".", "getMIOperand", "(", "&", "MI", ",", "MO", ")", ")", "if", "(", "FalseLanesZero", ".", "count", "(", "OpDef", ")", ")", "continue", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMLowOverheadLoops10", "Func": "producesFalseLanesZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79397, "Length": 44, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "Reduction", "(", "MachineInstr", "*", "Init", ",", "MachineInstr", "*", "Mov", ",", "MachineInstr", "*", "Add", ",", "MachineInstr", "*", "Sel", ")", ":", "Init", "(", "Init", ")", ",", "Copy", "(", "*", "Mov", ")", ",", "Reduce", "(", "*", "Add", ")", ",", "VPSEL", "(", "*", "Sel", ")", "{"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "Reduction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79398, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "Reduction", "(", "MachineInstr", "*", "Init", ",", "MachineInstr", "*", "Mov", ",", "MachineInstr", "*", "Add", ",", "MachineInstr", "*", "Sel", ")", ":", "Init", "(", "Init", ")", ",", "Copy", "(", "*", "Mov", ")", ",", "Reduce", "(", "*", "Add", ")", ",", "VPSEL", "(", "*", "Sel", ")", "{"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "Reduction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79399, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", ";", "for", "(", "auto", "I", "=", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Ignore", ".", "insert", "(", "&", "*", "I", ")", ";", "break", ";", "}", "}", "bool", "SetFlags", "=", "RDA", "->", "isSafeToDefRegAt", "(", "MI", ",", "", ",", "Ignore", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "RevertLoopDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79400, "Length": 99, "Cover_Rate": 0.4267241379310345} {"Template_token": ["", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "}", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOpc", "=", "BBUtils", "->", "isBBInRange", "(", "MI", ",", "DestBB", ",", "", ")", "?", "", ":", "", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "BrOpc", ")", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "RevertLoopEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79401, "Length": 79, "Cover_Rate": 0.39303482587064675} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Decs", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Ends", ";", "for", "(", "auto", "&", "I", ":", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "I", ")", ")", "Starts", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Decs", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Ends", ".", "push_back", "(", "&", "I", ")", ";", "}", "if", "(", "Starts", ".", "empty", "(", ")", "&&", "Decs", ".", "empty", "(", ")", "&&", "Ends", ".", "empty", "(", ")", ")", "continue", ";", "Changed", "=", "true", ";", "for", "(", "auto", "*", "Start", ":", "Starts", ")", "{", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "Start", ")", ";", "else", "Start", "->", "eraseFromParent", "(", ")", ";", "}", "for", "(", "auto", "*", "Dec", ":", "Decs", ")", "RevertLoopDec", "(", "Dec", ")", ";"], "ground_truth": ["for", "(", "auto", "*", "End", ":", "Ends", ")", "RevertLoopEnd", "(", "End", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "RevertNonLoops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79402, "Length": 165, "Cover_Rate": 0.7638888888888888} {"Template_token": ["", "void", "LowOverheadLoops", "::", "RevertWhile", "(", "MachineInstr", "*", "MI", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "RevertWhile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79403, "Length": 90, "Cover_Rate": 0.46632124352331605} {"Template_token": ["", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "RDA", "=", "&", "getAnalysis", "<", "ReachingDefAnalysis", ">", "(", ")", ";", "MF", "->", "getProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "TracksLiveness", ")", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "*", "MF", ")", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", "->", "front", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";"], "ground_truth": ["for", "(", "auto", "ML", ":", "*", "MLI", ")", "{"], "File": "ARMLowOverheadLoops10", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79404, "Length": 117, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "*", "MF", ")", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", "->", "front", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "ML", ":", "*", "MLI", ")", "{"], "ground_truth": ["if", "(", "!", "ML", "->", "getParentLoop", "(", ")", ")", "Changed", "|=", "ProcessLoop", "(", "ML", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79405, "Length": 73, "Cover_Rate": 0.3526570048309179} {"Template_token": ["", "uint64_t", "Flags", "=", "MCID", ".", "TSFlags", ";", "if", "(", "(", "Flags", "&", "", ")", "!=", "", ")", "continue", ";", "if", "(", "isVCTP", "(", "&", "MI", ")", "||", "isVPTOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "isVectorPredicated", "(", "&", "MI", ")", ")", "{", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "Predicated", ".", "insert", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "", ")", "continue", ";", "if", "(", "!", "producesFalseLanesZero", "(", "MI", ",", "QPRs", ",", "RDA", ",", "FalseLanesZero", ")", ")", "{", "if", "(", "retainsPreviousHalfElement", "(", "MI", ")", "||", "isHorizontalReduction", "(", "MI", ")", ")", "return", "false", ";", "FalseLanesUnknown", ".", "insert", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "!", "isHorizontalReduction", "(", "MI", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "}", "auto", "HasPredicatedUsers", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ",", "const", "MachineOperand", "&", "MO", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "Predicated", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", ".", "getGlobalUses", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Uses", ")", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "{", "if", "(", "Use", "!=", "MI", "&&", "!", "Predicated", ".", "count", "(", "Use", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "NonPredicated", ";", "for", "(", "auto", "*", "MI", ":", "reverse", "(", "FalseLanesUnknown", ")", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "!", "HasPredicatedUsers", "(", "MI", ",", "MO", ",", "Predicated", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TRI", ".", "getRegAsmName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "", "<<", "*", "MI", ")", ";", "NonPredicated", ".", "insert", "(", "MI", ")", ";", "continue", ";", "}", "}", "Predicated", ".", "insert", "(", "MI", ")", ";", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "LiveOutMIs", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "LiveOutUsers", ";"], "ground_truth": ["SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "ExitBlocks", ";"], "File": "ARMLowOverheadLoops10", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79406, "Length": 361, "Cover_Rate": 0.5986733001658375} {"Template_token": ["", "}", "else", "if", "(", "isVPTOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "{", "assert", "(", "MI", "->", "findRegisterDefOperandIdx", "(", "", ")", "!=", "-", "", "&&", "", ")", ";", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "}", "VPTBlocks", ".", "emplace_back", "(", "MI", ",", "CurrentPredicate", ")", ";", "CurrentBlock", "=", "&", "VPTBlocks", ".", "back", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "return", "false", ";", "}", "bool", "IsUse", "=", "false", ";", "bool", "IsDef", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "IsDef", "=", "true", ";", "}", "else", "if", "(", "", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", ")", "{", "CurrentBlock", "->", "addInst", "(", "MI", ",", "CurrentPredicate", ")", ";", "IsUse", "=", "true", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}"], "ground_truth": ["if", "(", "IsDef", "&&", "!", "IsUse", "&&", "VCTP", "&&", "!", "isVCTP", "(", "MI", ")", ")", "{"], "File": "ARMLowOverheadLoops10", "Func": "ValidateMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79407, "Length": 253, "Cover_Rate": 0.5303983228511531} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "SecondaryVCTPs", ".", "insert", "(", "MI", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "VCTP", "=", "MI", ";", "}", "}", "else", "if", "(", "isVPTOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "{", "assert", "(", "MI", "->", "findRegisterDefOperandIdx", "(", "", ")", "!=", "-", "", "&&", "", ")", ";", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "}", "VPTBlocks", ".", "emplace_back", "(", "MI", ",", "CurrentPredicate", ")", ";", "CurrentBlock", "=", "&", "VPTBlocks", ".", "back", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "return", "false", ";", "}", "bool", "IsUse", "=", "false", ";", "bool", "IsDef", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "IsDef", "=", "true", ";", "}", "else", "if", "(", "", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", ")", "{"], "ground_truth": ["CurrentBlock", "->", "addInst", "(", "MI", ",", "CurrentPredicate", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "ValidateMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79408, "Length": 266, "Cover_Rate": 0.5576519916142557} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineBasicBlock", "*", "InsertBB", "=", "StartInsertPt", "->", "getParent", "(", ")", ";", "if", "(", "!", "RDA", ".", "isReachingDefLiveOut", "(", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "InsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insert", "(", "MachineBasicBlock", "::", "iterator", "(", "StartInsertPt", ")", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "NumElements", ")", "{", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Preheader", ";"], "ground_truth": ["if", "(", "!", "MBB", ")", "{"], "File": "ARMLowOverheadLoops10", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79409, "Length": 226, "Cover_Rate": 0.31258644536652835} {"Template_token": ["", "SmallVectorImpl", "<", "PredicatedMI", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "for", "(", "auto", "&", "PredMI", ":", "Insts", ")", "{", "if", "(", "PredMI", ".", "Predicates", ".", "count", "(", "VCTP", ")", "||", "isVCTP", "(", "PredMI", ".", "MI", ")", "||", "VCMPOpcodeToVPT", "(", "PredMI", ".", "MI", "->", "getOpcode", "(", ")", ")", "!=", "", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "PredMI", ".", "MI", "<<", "", ";", "for", "(", "auto", "*", "MI", ":", "PredMI", ".", "Predicates", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "if", "(", "!", "ValidateLiveOuts", "(", ")", ")", "return", "false", ";", "Register", "NumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineBasicBlock", "*", "InsertBB", "=", "StartInsertPt", "->", "getParent", "(", ")", ";", "if", "(", "!", "RDA", ".", "isReachingDefLiveOut", "(", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "InsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insert", "(", "MachineBasicBlock", "::", "iterator", "(", "StartInsertPt", ")", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "NumElements", ")", "{", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Preheader", ";", "if", "(", "!", "MBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "while", "(", "MBB", "!=", "InsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79410, "Length": 396, "Cover_Rate": 0.5477178423236515} {"Template_token": ["", "PredicateThen", "=", "std", "::", "make_unique", "<", "PredicatedMI", ">", "(", "MI", ",", "Preds", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "VPTBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79411, "Length": 15, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "containsVCTP", "(", ")", "const", "{"], "ground_truth": ["return", "llvm", "::", "any_of", "(", "Insts", ",", "isVCTP", ")", ";"], "File": "ARMLowOverheadLoops11", "Func": "containsVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79413, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "MIB", ".", "addImm", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "else", "{", "ReplaceVCMPWithVPT", "(", "VCMP", ",", "VCMP", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "VPST", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "VPST", ")", ";", "}", "else", "if", "(", "Block", ".", "containsVCTP", "(", ")", ")", "{", "MachineInstr", "*", "VPST", "=", "Insts", ".", "front", "(", ")", ";", "if", "(", "Block", ".", "size", "(", ")", "==", "", ")", "{", "assert", "(", "VPST", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "VPST", ")", ";", "}", "else", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "VPST", ")", ";", "}", "else", "if", "(", "Insts", ".", "front", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineInstr", "*", "VPST", "=", "Insts", ".", "front", "(", ")", ";", "auto", "Next", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "VPST", ")", ";", "assert", "(", "getVPTInstrPredicate", "(", "*", "Next", ")", "!=", "", "&&", "", ")", ";", "(", "void", ")", "Next", ";", "MachineInstr", "*", "VprDef", "=", "RDA", "->", "getUniqueReachingMIDef", "(", "VPST", ",", "", ")", ";", "if", "(", "VprDef", "&&", "VCMPOpcodeToVPT", "(", "VprDef", "->", "getOpcode", "(", ")", ")", "&&", "!", "LoLoop", ".", "ToRemove", ".", "contains", "(", "VprDef", ")", ")", "{", "MachineInstr", "*", "VCMP", "=", "VprDef", ";", "if", "(", "std", "::", "none_of", "(", "++", "MachineBasicBlock", "::", "iterator", "(", "VCMP", ")", ",", "MachineBasicBlock", "::", "iterator", "(", "VPST", ")", ",", "hasVPRUse", ")", "&&", "RDA", "->", "hasSameReachingDef", "(", "VCMP", ",", "VPST", ",", "VCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "RDA", "->", "hasSameReachingDef", "(", "VCMP", ",", "VPST", ",", "VCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "ReplaceVCMPWithVPT", "(", "VCMP", ",", "VPST", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "VPST", ")", ";"], "ground_truth": ["LoLoop", ".", "ToRemove", ".", "insert", "(", "VPST", ")", ";"], "File": "ARMLowOverheadLoops11", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79415, "Length": 323, "Cover_Rate": 0.36746302616609783} {"Template_token": ["", "}", ";", "for", "(", "auto", "&", "Block", ":", "LoLoop", ".", "getVPTBlocks", "(", ")", ")", "{", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "auto", "ReplaceVCMPWithVPT", "=", "[", "&", "]", "(", "MachineInstr", "*", "&", "TheVCMP", ",", "MachineInstr", "*", "At", ")", "{", "assert", "(", "TheVCMP", "&&", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "At", "->", "getParent", "(", ")", ",", "At", ",", "At", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "VCMPOpcodeToVPT", "(", "TheVCMP", "->", "getOpcode", "(", ")", ")", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "TheVCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "TheVCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "TheVCMP", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "TheVCMP", ")", ";", "TheVCMP", "=", "nullptr", ";", "}", ";", "if", "(", "VPTState", "::", "isEntryPredicatedOnVCTP", "(", "Block", ",", "true", ")", ")", "{", "MachineInstr", "*", "VPST", "=", "Insts", ".", "front", "(", ")", ";", "if", "(", "VPTState", "::", "hasUniformPredicate", "(", "Block", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "VPST", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Insts", ".", "size", "(", ")", ";", "++", "i", ")", "RemovePredicate", "(", "Insts", "[", "i", "]", ")", ";", "}", "else", "{", "MachineInstr", "*", "Divergent", "=", "VPTState", "::", "getDivergent", "(", "Block", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Divergent", "->", "getParent", "(", ")", ";", "auto", "DivergentNext", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Divergent", ")", ";", "while", "(", "DivergentNext", "!=", "MBB", "->", "end", "(", ")", "&&", "DivergentNext", "->", "isDebugInstr", "(", ")", ")", "++", "DivergentNext", ";", "bool", "DivergentNextIsPredicated", "=", "DivergentNext", "!=", "MBB", "->", "end", "(", ")", "&&", "getVPTInstrPredicate", "(", "*", "DivergentNext", ")", "!=", "", ";", "for", "(", "auto", "I", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "VPST", ")", ",", "E", "=", "DivergentNext", ";", "I", "!=", "E", ";", "++", "I", ")", "RemovePredicate", "(", "&", "*", "I", ")", ";", "MachineInstr", "*", "VCMP", "=", "VCMPOpcodeToVPT", "(", "Divergent", "->", "getOpcode", "(", ")", ")", "!=", "", "?", "Divergent", ":", "nullptr", ";", "if", "(", "DivergentNextIsPredicated", ")", "{", "if", "(", "!", "VCMP", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "Divergent", "->", "getParent", "(", ")", ",", "Divergent", ",", "Divergent", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "else", "{"], "ground_truth": ["ReplaceVCMPWithVPT", "(", "VCMP", ",", "VCMP", ")", ";"], "File": "ARMLowOverheadLoops11", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79416, "Length": 445, "Cover_Rate": 0.5062571103526735} {"Template_token": ["", "SetVector", "<", "MachineInstr", "*", ">", "&", "Predicates", "=", "PredicatedInsts", "[", "MI", "]", "->", "Predicates", ";", "if", "(", "Exclusive", "&&", "Predicates", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "return", "llvm", "::", "any_of", "(", "Predicates", ",", "isVCTP", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops11", "Func": "isPredicatedOnVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79417, "Length": 41, "Cover_Rate": 0.7454545454545455} {"Template_token": ["", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "MI", ")", ")", "return", "&", "MI", ";", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "*", "ML", ",", "*", "MLI", ",", "*", "RDA", ",", "*", "TRI", ",", "*", "TII", ")", ";", "if", "(", "LoLoop", ".", "Preheader", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "LoLoop", ".", "Preheader", ")", ";", "else", "return", "Changed", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "LoLoop", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "LoLoop", ".", "FoundAllComponents", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "Changed", ";", "}", "assert", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "!=", "", "&&", "", ")", ";"], "ground_truth": ["if", "(", "LoLoop", ".", "Dec", "!=", "LoLoop", ".", "End", ")", "{"], "File": "ARMLowOverheadLoops11", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79418, "Length": 298, "Cover_Rate": 0.5457875457875457} {"Template_token": ["", "MachineInstr", "*", "VCMP", "=", "VCMPOpcodeToVPT", "(", "Divergent", "->", "getOpcode", "(", ")", ")", "!=", "", "?", "Divergent", ":", "nullptr", ";", "if", "(", "DivergentNextIsPredicated", ")", "{", "if", "(", "!", "VCMP", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "Divergent", "->", "getParent", "(", ")", ",", "Divergent", ",", "Divergent", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "else", "{", "ReplaceVCMPWithVPT", "(", "VCMP", ",", "VCMP", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "VPST", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "VPST", ")", ";", "}", "else", "if", "(", "Block", ".", "containsVCTP", "(", ")", ")", "{", "MachineInstr", "*", "VPST", "=", "Insts", ".", "front", "(", ")", ";", "if", "(", "Block", ".", "size", "(", ")", "==", "", ")", "{", "assert", "(", "VPST", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "VPST", ")", ";", "}", "else", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "VPST", ")", ";", "}", "else", "if", "(", "Insts", ".", "front", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineInstr", "*", "VPST", "=", "Insts", ".", "front", "(", ")", ";", "auto", "Next", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "VPST", ")", ";", "assert", "(", "getVPTInstrPredicate", "(", "*", "Next", ")", "!=", "", "&&", "", ")", ";", "(", "void", ")", "Next", ";", "MachineInstr", "*", "VprDef", "=", "RDA", "->", "getUniqueReachingMIDef", "(", "VPST", ",", "", ")", ";", "if", "(", "VprDef", "&&", "VCMPOpcodeToVPT", "(", "VprDef", "->", "getOpcode", "(", ")", ")", "&&", "!", "LoLoop", ".", "ToRemove", ".", "contains", "(", "VprDef", ")", ")", "{", "MachineInstr", "*", "VCMP", "=", "VprDef", ";", "if", "(", "!", "std", "::", "any_of", "(", "++", "MachineBasicBlock", "::", "iterator", "(", "VCMP", ")", ",", "MachineBasicBlock", "::", "iterator", "(", "VPST", ")", ",", "hasVPRUse", ")", "&&", "RDA", "->", "hasSameReachingDef", "(", "VCMP", ",", "VPST", ",", "VCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "RDA", "->", "hasSameReachingDef", "(", "VCMP", ",", "VPST", ",", "VCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "ReplaceVCMPWithVPT", "(", "VCMP", ",", "VPST", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "VPST", ")", ";"], "File": "ARMLowOverheadLoops13", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79419, "Length": 373, "Cover_Rate": 0.447242206235012} {"Template_token": ["", "unsigned", "Off", "=", "LoLoop", ".", "Dec", "==", "LoLoop", ".", "End", "?", "", ":", "", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "Off", "+", "", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "Off", "+", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "LoLoop", ".", "Dec", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "End", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops13", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79421, "Length": 171, "Cover_Rate": 0.3220338983050847} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "LoLoop", ".", "StartInsertBB", ";", "unsigned", "Opc", "=", "LoLoop", ".", "getStartOpcode", "(", ")", ";", "MachineOperand", "&", "Count", "=", "LoLoop", ".", "getLoopStartOperand", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPt", ",", "Start", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "Count", ")", ";", "if", "(", "!", "isDo", "(", "Start", ")", ")", "MIB", ".", "add", "(", "Start", "->", "getOperand", "(", "", ")", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "Start", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "return", "&", "*", "MIB", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops13", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79422, "Length": 112, "Cover_Rate": 0.717948717948718} {"Template_token": ["", "IterationCountDCE", "(", "LoLoop", ")", ";", "MachineBasicBlock", "::", "iterator", "InsertPt", "=", "LoLoop", ".", "StartInsertPt", ";", "MachineInstr", "*", "Start", "=", "LoLoop", ".", "Start", ";", "MachineBasicBlock", "*", "MBB", "=", "LoLoop", ".", "StartInsertBB", ";", "unsigned", "Opc", "=", "LoLoop", ".", "getStartOpcode", "(", ")", ";", "MachineOperand", "&", "Count", "=", "LoLoop", ".", "getLoopStartOperand", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPt", ",", "Start", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";"], "ground_truth": ["MIB", ".", "addDef", "(", "", ")", ";"], "File": "ARMLowOverheadLoops13", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79423, "Length": 80, "Cover_Rate": 0.5128205128205128} {"Template_token": ["", "if", "(", "IsTailPredicationLegal", "(", ")", ")", "return", "TPNumElements", ";"], "ground_truth": ["return", "isDo", "(", "Start", ")", "?", "Start", "->", "getOperand", "(", "", ")", ":", "Start", "->", "getOperand", "(", "", ")", ";"], "File": "ARMLowOverheadLoops13", "Func": "getLoopStartOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79425, "Length": 29, "Cover_Rate": 0.8055555555555556} {"Template_token": ["", "unsigned", "getStartOpcode", "(", ")", "const", "{", "bool", "IsDo", "=", "isDo", "(", "Start", ")", ";", "if", "(", "!", "IsTailPredicationLegal", "(", ")", ")", "return", "IsDo", "?", "", ":", "", ";", "return", "VCTPOpcodeToLSTP", "(", "VCTPs", ".", "back", "(", ")", "->", "getOpcode", "(", ")", ",", "IsDo", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops13", "Func": "getStartOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79426, "Length": 45, "Cover_Rate": 0.9183673469387755} {"Template_token": ["", "return", "MI", "->", "getOpcode", "(", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops13", "Func": "isDo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79429, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "void", "LowOverheadLoops", "::", "IterationCountDCE", "(", "LowOverheadLoop", "&", "LoLoop", ")", "{", "if", "(", "!", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", ")", "return", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["MachineInstr", "*", "Def", "=", "RDA", "->", "getMIOperand", "(", "LoLoop", ".", "Start", ",", "isDo", "(", "LoLoop", ".", "Start", ")", "?", "", ":", "", ")", ";"], "File": "ARMLowOverheadLoops13", "Func": "IterationCountDCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79430, "Length": 54, "Cover_Rate": 0.4426229508196721} {"Template_token": ["", "MachineInstr", "*", "Def", "=", "RDA", "->", "getMIOperand", "(", "LoLoop", ".", "Start", ",", "isDo", "(", "LoLoop", ".", "Start", ")", "?", "", ":", "", ")", ";", "if", "(", "!", "Def", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "ARMLowOverheadLoops13", "Func": "IterationCountDCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79431, "Length": 39, "Cover_Rate": 0.319672131147541} {"Template_token": ["", "LowOverheadLoop", "(", "MachineLoop", "&", "ML", ",", "MachineLoopInfo", "&", "MLI", ",", "ReachingDefAnalysis", "&", "RDA", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "const", "BaseInstrInfo", "&", "TII", ")", ":", "ML", "(", "ML", ")", ",", "MLI", "(", "MLI", ")", ",", "RDA", "(", "RDA", ")", ",", "TRI", "(", "TRI", ")", ",", "TII", "(", "TII", ")", ",", "TPNumElements", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", "{", "MF", "=", "ML", ".", "getHeader", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "MBB", "=", "ML", ".", "getLoopPreheader", "(", ")", ")", "Preheader", "=", "MBB", ";", "else", "if", "(", "auto", "*", "MBB", "=", "MLI", ".", "findLoopPreheader", "(", "&", "ML", ",", "true", ")", ")", "Preheader", "=", "MBB", ";"], "ground_truth": ["VPTState", "::", "reset", "(", ")", ";"], "File": "ARMLowOverheadLoops13", "Func": "LowOverheadLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79432, "Length": 115, "Cover_Rate": 0.9913793103448276} {"Template_token": ["", "auto", "IsZeroInit", "=", "[", "]", "(", "MachineInstr", "*", "Def", ")", "{", "return", "!", "isVectorPredicated", "(", "Def", ")", "&&", "Def", "->", "getOpcode", "(", ")", "==", "", "&&", "Def", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ";", "}", ";", "bool", "AllowScalars", "=", "isHorizontalReduction", "(", "MI", ")", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "&&", "AllowScalars", ")", "continue", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Defs", ";", "RDA", ".", "getGlobalReachingDefs", "(", "&", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Defs", ")", ";", "for", "(", "auto", "*", "Def", ":", "Defs", ")", "{", "if", "(", "Def", "==", "&", "MI", "||", "FalseLanesZero", ".", "count", "(", "Def", ")", "||", "IsZeroInit", "(", "Def", ")", ")", "continue", ";", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "isPredicated", ")", "continue", ";", "return", "false", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMLowOverheadLoops13", "Func": "producesFalseLanesZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79433, "Length": 180, "Cover_Rate": 0.7627118644067796} {"Template_token": ["", "auto", "IsZeroInit", "=", "[", "]", "(", "MachineInstr", "*", "Def", ")", "{", "return", "!", "isVectorPredicated", "(", "Def", ")", "&&", "Def", "->", "getOpcode", "(", ")", "==", "", "&&", "Def", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ";", "}", ";", "bool", "AllowScalars", "=", "isHorizontalReduction", "(", "MI", ")", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "&&", "AllowScalars", ")", "continue", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Defs", ";", "RDA", ".", "getGlobalReachingDefs", "(", "&", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Defs", ")", ";", "for", "(", "auto", "*", "Def", ":", "Defs", ")", "{", "if", "(", "Def", "==", "&", "MI", "||", "FalseLanesZero", ".", "count", "(", "Def", ")", "||", "IsZeroInit", "(", "Def", ")", ")", "continue", ";", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "isPredicated", ")", "continue", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMLowOverheadLoops13", "Func": "producesFalseLanesZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79434, "Length": 164, "Cover_Rate": 0.6949152542372882} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Starts", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Decs", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Ends", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "EndDecs", ";", "for", "(", "auto", "&", "I", ":", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "I", ")", ")", "Starts", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Decs", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Ends", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "EndDecs", ".", "push_back", "(", "&", "I", ")", ";", "}", "if", "(", "Starts", ".", "empty", "(", ")", "&&", "Decs", ".", "empty", "(", ")", "&&", "Ends", ".", "empty", "(", ")", "&&", "EndDecs", ".", "empty", "(", ")", ")", "continue", ";", "Changed", "=", "true", ";", "for", "(", "auto", "*", "Start", ":", "Starts", ")", "{", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "Start", ")", ";"], "ground_truth": ["else", "RevertDo", "(", "Start", ")", ";"], "File": "ARMLowOverheadLoops13", "Func": "RevertNonLoops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79435, "Length": 195, "Cover_Rate": 0.7386363636363636} {"Template_token": ["", "void", "LowOverheadLoops", "::", "RevertWhile", "(", "MachineInstr", "*", "MI", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOpc", "=", "BBUtils", "->", "isBBInRange", "(", "MI", ",", "DestBB", ",", "", ")", "?", "", ":", "", ";"], "ground_truth": ["RevertWhileLoopStart", "(", "MI", ",", "TII", ",", "BrOpc", ")", ";"], "File": "ARMLowOverheadLoops13", "Func": "RevertWhile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79436, "Length": 65, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOpc", "=", "BBUtils", "->", "isBBInRange", "(", "MI", ",", "DestBB", ",", "", ")", "?", "", ":", "", ";", "RevertWhileLoopStart", "(", "MI", ",", "TII", ",", "BrOpc", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops13", "Func": "RevertWhile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79437, "Length": 43, "Cover_Rate": 0.6142857142857143} {"Template_token": ["", "static", "bool", "shouldInspect", "(", "MachineInstr", "&", "MI", ")", "{", "return", "isDomainMVE", "(", "&", "MI", ")", "||", "isVectorPredicate", "(", "&", "MI", ")", "||", "hasVPRUse", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops13", "Func": "shouldInspect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79438, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isDomainMVE", "(", "&", "MI", ")", "||", "isVectorPredicate", "(", "&", "MI", ")", "||", "hasVPRUse", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops13", "Func": "shouldInspect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79439, "Length": 19, "Cover_Rate": 0.6785714285714286} {"Template_token": ["", "return", "true", ";", "}", ";", "auto", "FindStartInsertionPoint", "=", "[", "]", "(", "MachineInstr", "*", "Start", ",", "MachineInstr", "*", "Dec", ",", "MachineBasicBlock", "::", "iterator", "&", "InsertPt", ",", "MachineBasicBlock", "*", "&", "InsertBB", ",", "ReachingDefAnalysis", "&", "RDA", ",", "InstSet", "&", "ToRemove", ")", "{", "if", "(", "isDo", "(", "Start", ")", "||", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "!", "RDA", ".", "isSafeToDefRegAt", "(", "Start", ",", "MCRegister", "::", "from", "(", "", ")", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", ";", "if", "(", "!", "FindStartInsertionPoint", "(", "Start", ",", "Dec", ",", "StartInsertPt", ",", "StartInsertBB", ",", "RDA", ",", "ToRemove", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true", ";"], "ground_truth": ["return", ";"], "File": "ARMLowOverheadLoops13", "Func": "Validate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79440, "Length": 157, "Cover_Rate": 0.3617511520737327} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ",", "", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", ";", "auto", "FindStartInsertionPoint", "=", "[", "]", "(", "MachineInstr", "*", "Start", ",", "MachineInstr", "*", "Dec", ",", "MachineBasicBlock", "::", "iterator", "&", "InsertPt", ",", "MachineBasicBlock", "*", "&", "InsertBB", ",", "ReachingDefAnalysis", "&", "RDA", ",", "InstSet", "&", "ToRemove", ")", "{", "if", "(", "isDo", "(", "Start", ")", "||", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "!", "RDA", ".", "isSafeToDefRegAt", "(", "Start", ",", "MCRegister", "::", "from", "(", "", ")", ")", ")", "return", "false", ";"], "File": "ARMLowOverheadLoops13", "Func": "Validate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79441, "Length": 175, "Cover_Rate": 0.4032258064516129} {"Template_token": ["", "}", "if", "(", "isVCTP", "(", "MI", ")", "&&", "!", "AddVCTP", "(", "MI", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "bool", "IsUse", "=", "false", ";", "unsigned", "LastOpIdx", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "for", "(", "auto", "&", "Op", ":", "enumerate", "(", "reverse", "(", "MCID", ".", "operands", "(", ")", ")", ")", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "LastOpIdx", "-", "Op", ".", "index", "(", ")", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "", "(", "Op", ".", "value", "(", ")", ".", "OperandType", ")", ")", "{", "VPTState", "::", "addInst", "(", "MI", ")", ";", "IsUse", "=", "true", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}"], "ground_truth": ["bool", "RequiresExplicitPredication", "=", "(", "MCID", ".", "TSFlags", "&", "", ")", "==", "", ";"], "File": "ARMLowOverheadLoops13", "Func": "ValidateMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79442, "Length": 175, "Cover_Rate": 0.5239520958083832} {"Template_token": ["", "ElemDef", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insert", "(", "StartInsertPt", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "&", "*", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "&", "*", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "MachineOperand", "Operand", "=", "ElemDef", "->", "getOperand", "(", "", ")", ";", "if", "(", "isMovRegOpcode", "(", "ElemDef", "->", "getOpcode", "(", ")", ")", "&&", "RDA", ".", "getUniqueReachingMIDef", "(", "ElemDef", ",", "Operand", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", "==", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "*", "StartInsertPt", ",", "Operand", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "TPNumElements", "=", "Operand", ";", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";", "}", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "MCRegister", "NumElements", ")", "{", "if", "(", "MBB", "->", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Preheader", ";", "while", "(", "MBB", "&&", "MBB", "!=", "StartInsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "}", "}", "if", "(", "std", "::", "any_of", "(", "StartInsertPt", ",", "StartInsertBB", "->", "end", "(", ")", ",", "shouldInspect", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "IsValidSub", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "int", "ExpectedVecWidth", ")", "{", "return", "-", "getAddSubImmediate", "(", "*", "MI", ")", "==", "ExpectedVecWidth", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "VCTP", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "Def", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ElementChain", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", ";"], "ground_truth": ["unsigned", "ExpectedVectorWidth", "=", "getTailPredVectorWidth", "(", "VCTP", "->", "getOpcode", "(", ")", ")", ";"], "File": "ARMLowOverheadLoops13", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79443, "Length": 414, "Cover_Rate": 0.4246153846153846} {"Template_token": ["", "}", "assert", "(", "!", "VCTPs", ".", "empty", "(", ")", "&&", "", ")", ";", "assert", "(", "ML", ".", "getBlocks", "(", ")", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "DisableTailPredication", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "VPTState", "::", "isValid", "(", "RDA", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ValidateLiveOuts", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "Register", "StartReg", "=", "isDo", "(", "Start", ")", "?", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ":", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "StartInsertPt", "==", "Start", "&&", "StartReg", "==", "", ")", "{", "if", "(", "auto", "*", "IterCount", "=", "RDA", ".", "getMIOperand", "(", "Start", ",", "isDo", "(", "Start", ")", "?", "", ":", "", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", ".", "getGlobalUses", "(", "IterCount", ",", "MCRegister", "::", "from", "(", "", ")", ",", "Uses", ")", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "{", "if", "(", "Use", "!=", "Start", "&&", "Use", "!=", "Dec", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Use", ")", ";", "return", "false", ";", "}", "}", "}", "}", "MachineInstr", "*", "VCTP", "=", "VCTPs", ".", "back", "(", ")", ";", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "{", "TPNumElements", "=", "Start", "->", "getOperand", "(", "", ")", ";", "StartInsertPt", "=", "Start", ";", "StartInsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "}", "else", "{", "TPNumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ";", "MCRegister", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "StartInsertPt", "!=", "StartInsertBB", "->", "end", "(", ")", "&&", "!", "RDA", ".", "isReachingDefLiveOut", "(", "&", "*", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "StartInsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "&", "*", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insert", "(", "StartInsertPt", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "&", "*", "StartInsertPt", ",", "ElemDef", ")", ")", "{"], "ground_truth": ["StartInsertPt", "->", "removeFromParent", "(", ")", ";"], "File": "ARMLowOverheadLoops13", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79444, "Length": 415, "Cover_Rate": 0.4256410256410256} {"Template_token": ["", "MachineInstr", "*", "LowOverheadLoops", "::", "ExpandLoopStart", "(", "LowOverheadLoop", "&", "LoLoop", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "IterationCountDCE", "(", "LoLoop", ")", ";", "MachineBasicBlock", "::", "iterator", "InsertPt", "=", "LoLoop", ".", "StartInsertPt", ";", "MachineInstr", "*", "Start", "=", "LoLoop", ".", "Start", ";", "MachineBasicBlock", "*", "MBB", "=", "LoLoop", ".", "StartInsertBB", ";", "unsigned", "Opc", "=", "LoLoop", ".", "getStartOpcode", "(", ")", ";", "MachineOperand", "&", "Count", "=", "LoLoop", ".", "getLoopStartOperand", "(", ")", ";", "MachineInstr", "*", "NewStart", ";", "if", "(", "Opc", "==", "", "&&", "Count", ".", "isReg", "(", ")", "&&", "Count", ".", "getReg", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "NewStart", "=", "nullptr", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPt", ",", "Start", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "Count", ")", ";", "if", "(", "!", "isDo", "(", "Start", ")", ")", "MIB", ".", "add", "(", "Start", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "NewStart", "=", "&", "*", "MIB", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops14", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79445, "Length": 187, "Cover_Rate": 0.9077669902912622} {"Template_token": ["", "MachineOperand", "&", "Count", "=", "LoLoop", ".", "getLoopStartOperand", "(", ")", ";", "MachineInstr", "*", "NewStart", ";", "if", "(", "Opc", "==", "", "&&", "Count", ".", "isReg", "(", ")", "&&", "Count", ".", "getReg", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "NewStart", "=", "nullptr", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPt", ",", "Start", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "Count", ")", ";", "if", "(", "!", "isDo", "(", "Start", ")", ")", "MIB", ".", "add", "(", "Start", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "NewStart", "=", "&", "*", "MIB", ";", "}"], "ground_truth": ["LoLoop", ".", "ToRemove", ".", "insert", "(", "Start", ")", ";"], "File": "ARMLowOverheadLoops14", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79446, "Length": 137, "Cover_Rate": 0.6650485436893204} {"Template_token": ["", "static", "bool", "isDo", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops14", "Func": "isDo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79448, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "LoLoop", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "LoLoop", ".", "FoundAllComponents", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "assert", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "!=", "", "&&", "", ")", ";", "if", "(", "LoLoop", ".", "Dec", "!=", "LoLoop", ".", "End", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", "->", "getReachingLocalUses", "(", "LoLoop", ".", "Dec", ",", "MCRegister", "::", "from", "(", "", ")", ",", "Uses", ")", ";"], "ground_truth": ["if", "(", "Uses", ".", "size", "(", ")", ">", "", "||", "!", "Uses", ".", "count", "(", "LoLoop", ".", "End", ")", ")", "{"], "File": "ARMLowOverheadLoops14", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79449, "Length": 186, "Cover_Rate": 0.32978723404255317} {"Template_token": ["", "bool", "LowOverheadLoops", "::", "ProcessLoop", "(", "MachineLoop", "*", "ML", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "I", "=", "ML", "->", "begin", "(", ")", ",", "E", "=", "ML", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Changed", "|=", "ProcessLoop", "(", "*", "I", ")", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "Preheader", ")", "<<", "", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ",", "true", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "Preheader", ")", "<<", "", ";", "for", "(", "auto", "*", "MBB", ":", "ML", "->", "getBlocks", "(", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "", ";", "}", ")", ";", "std", "::", "function", "<", "MachineInstr", "*", "(", "MachineBasicBlock", "*", ")", ">", "SearchForStart", "=", "[", "&", "SearchForStart", "]", "(", "MachineBasicBlock", "*", "MBB", ")", "->", "MachineInstr", "*", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "MI", ")", ")", "return", "&", "MI", ";", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "*", "ML", ",", "*", "MLI", ",", "*", "RDA", ",", "*", "TRI", ",", "*", "TII", ")", ";", "if", "(", "LoLoop", ".", "Preheader", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "LoLoop", ".", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "LoLoop", ".", "Dec", "=", "&", "MI", ";"], "ground_truth": ["else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";"], "File": "ARMLowOverheadLoops14", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79450, "Length": 368, "Cover_Rate": 0.6524822695035462} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Starts", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Decs", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Ends", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "EndDecs", ";", "for", "(", "auto", "&", "I", ":", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "I", ")", ")", "Starts", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Decs", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Ends", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "EndDecs", ".", "push_back", "(", "&", "I", ")", ";", "}"], "ground_truth": ["if", "(", "Starts", ".", "empty", "(", ")", "&&", "Decs", ".", "empty", "(", ")", "&&", "Ends", ".", "empty", "(", ")", "&&", "EndDecs", ".", "empty", "(", ")", ")", "continue", ";"], "File": "ARMLowOverheadLoops14", "Func": "RevertNonLoops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79451, "Length": 161, "Cover_Rate": 0.6098484848484849} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Starts", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Decs", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Ends", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "EndDecs", ";", "for", "(", "auto", "&", "I", ":", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "I", ")", ")", "Starts", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Decs", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Ends", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "EndDecs", ".", "push_back", "(", "&", "I", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops14", "Func": "RevertNonLoops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79452, "Length": 133, "Cover_Rate": 0.5037878787878788} {"Template_token": ["", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOpc", "=", "BBUtils", "->", "isBBInRange", "(", "MI", ",", "DestBB", ",", "", ")", "?", "", ":", "", ";", "RevertWhileLoopStartLR", "(", "MI", ",", "TII", ",", "BrOpc", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops14", "Func": "RevertWhile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79453, "Length": 43, "Cover_Rate": 0.6142857142857143} {"Template_token": ["", "unsigned", "BrOpc", "=", "BBUtils", "->", "isBBInRange", "(", "MI", ",", "DestBB", ",", "", ")", "?", "", ":", "", ";", "RevertWhileLoopStartLR", "(", "MI", ",", "TII", ",", "BrOpc", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops14", "Func": "RevertWhile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79454, "Length": 28, "Cover_Rate": 0.4} {"Template_token": ["", "auto", "ValidateRanges", "=", "[", "]", "(", "MachineInstr", "*", "Start", ",", "MachineInstr", "*", "End", ",", "BasicBlockUtils", "*", "BBUtils", ",", "MachineLoop", "&", "ML", ")", "{", "MachineBasicBlock", "*", "TgtBB", "=", "End", "->", "getOpcode", "(", ")", "==", "", "?", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ":", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "TgtBB", "!=", "ML", ".", "getHeader", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", ".", "getHeader", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", ".", "getHeader", "(", ")", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ",", "", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", ";", "StartInsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";"], "ground_truth": ["StartInsertBB", "=", "Start", "->", "getParent", "(", ")", ";"], "File": "ARMLowOverheadLoops14", "Func": "Validate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79455, "Length": 223, "Cover_Rate": 0.8050541516245487} {"Template_token": ["", "TPNumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ";", "MCRegister", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "StartInsertPt", "!=", "StartInsertBB", "->", "end", "(", ")", "&&", "!", "RDA", ".", "isReachingDefLiveOut", "(", "&", "*", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "StartInsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "&", "*", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insert", "(", "StartInsertPt", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "&", "*", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "&", "*", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "MachineOperand", "Operand", "=", "ElemDef", "->", "getOperand", "(", "", ")", ";", "if", "(", "isMovRegOpcode", "(", "ElemDef", "->", "getOpcode", "(", ")", ")", "&&", "RDA", ".", "getUniqueReachingMIDef", "(", "ElemDef", ",", "Operand", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", "==", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "*", "StartInsertPt", ",", "Operand", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "TPNumElements", "=", "Operand", ";", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";", "}", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "MCRegister", "NumElements", ")", "{", "if", "(", "MBB", "->", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Preheader", ";", "while", "(", "MBB", "&&", "MBB", "!=", "StartInsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMLowOverheadLoops14", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79456, "Length": 371, "Cover_Rate": 0.3876698014629049} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "End", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "End", ",", "End", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "MachineBasicBlock", "*", "Latch", "=", "End", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "Latch", "->", "instr_back", "(", ")", ";", "if", "(", "End", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Exit", "=", "ML", "->", "getExitBlock", "(", ")", ";", "if", "(", "Latch", "->", "isLayoutSuccessor", "(", "Exit", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "End", "->", "eraseFromParent", "(", ")", ";", "Dec", "->", "eraseFromParent", "(", ")", ";", "}", ";", "auto", "ExpandBranch", "=", "[", "this", "]", "(", "MachineInstr", "*", "Dec", ",", "MachineInstr", "*", "End", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Dec", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Dec", ",", "Dec", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "Dec", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Dec", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "", ")", ";"], "File": "ARMLowOverheadLoops16", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79457, "Length": 256, "Cover_Rate": 0.360056258790436} {"Template_token": ["", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "MachineBasicBlock", "*", "Latch", "=", "End", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "Latch", "->", "instr_back", "(", ")", ";", "if", "(", "End", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Exit", "=", "ML", "->", "getExitBlock", "(", ")", ";", "if", "(", "Latch", "->", "isLayoutSuccessor", "(", "Exit", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "End", "->", "eraseFromParent", "(", ")", ";", "Dec", "->", "eraseFromParent", "(", ")", ";", "}", ";", "auto", "ExpandBranch", "=", "[", "this", "]", "(", "MachineInstr", "*", "Dec", ",", "MachineInstr", "*", "End", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Dec", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Dec", ",", "Dec", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "Dec", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Dec", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "", ")", ";"], "File": "ARMLowOverheadLoops16", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79458, "Length": 222, "Cover_Rate": 0.31223628691983124} {"Template_token": ["", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "End", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "Revert", "=", "true", ";", "if", "(", "!", "Dec", ")", "continue", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", ")", "Revert", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ";", "}", "if", "(", "Dec", "&&", "End", "&&", "Revert", ")", "break", ";", "}", "if", "(", "Start", "||", "Dec", "||", "End", ")", "{", "if", "(", "!", "Start", "||", "!", "Dec", "||", "!", "End", ")", "report_fatal_error", "(", "", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "Changed", ";", "}", "if", "(", "!", "End", "->", "getOperand", "(", "", ")", ".", "isMBB", "(", ")", "||", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getHeader", "(", ")", ")", "report_fatal_error", "(", "", ")", ";", "if", "(", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", "->", "getHeader", "(", ")", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Start", "<<", "", "<<", "*", "Dec", "<<", "", "<<", "*", "End", ")", ";", "Expand", "(", "ML", ",", "Start", ",", "Dec", ",", "End", ",", "Revert", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops16", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79459, "Length": 266, "Cover_Rate": 0.5807860262008734} {"Template_token": ["", "bool", "Revert", "=", "false", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "End", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "Revert", "=", "true", ";", "if", "(", "!", "Dec", ")", "continue", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", ")", "Revert", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ";", "}", "if", "(", "Dec", "&&", "End", "&&", "Revert", ")", "break", ";", "}", "if", "(", "Start", "||", "Dec", "||", "End", ")", "{", "if", "(", "!", "Start", "||", "!", "Dec", "||", "!", "End", ")", "report_fatal_error", "(", "", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "Changed", ";", "}", "if", "(", "!", "End", "->", "getOperand", "(", "", ")", ".", "isMBB", "(", ")", "||", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getHeader", "(", ")", ")", "report_fatal_error", "(", "", ")", ";", "if", "(", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", "->", "getHeader", "(", ")", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true", ";", "}"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Start", "<<", "", "<<", "*", "Dec", "<<", "", "<<", "*", "End", ")", ";"], "File": "ARMLowOverheadLoops16", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79460, "Length": 289, "Cover_Rate": 0.631004366812227} {"Template_token": ["", "bool", "LowOverheadLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ".", "hasLOB", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "", ")", ";", "auto", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";"], "ground_truth": ["BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "MF", ")", ")", ";"], "File": "ARMLowOverheadLoops16", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79461, "Length": 107, "Cover_Rate": 0.7278911564625851} {"Template_token": ["", "void", "addVCTP", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "!", "VCTP", ")", "{", "VCTP", "=", "MI", ";", "FoundOneVCTP", "=", "true", ";"], "ground_truth": ["}", "else", "FoundOneVCTP", "=", "false", ";"], "File": "ARMLowOverheadLoops17", "Func": "addVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79462, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "if", "(", "!", "VCTP", ")", "{", "VCTP", "=", "MI", ";"], "ground_truth": ["FoundOneVCTP", "=", "true", ";"], "File": "ARMLowOverheadLoops17", "Func": "addVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79463, "Length": 14, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "if", "(", "!", "IsTailPredicationLegal", "(", ")", ")", "return", ";", "Register", "NumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RDA", "->", "getReachingDef", "(", "VCTP", ",", "NumElements", ")", ">=", "", ")", "{", "CannotTailPredicate", "=", "true", ";", "return", ";", "}", "MachineBasicBlock", "*", "InsertBB", "=", "InsertPt", "->", "getParent", "(", ")", ";", "if", "(", "!", "RDA", "->", "hasSameReachingDef", "(", "InsertPt", ",", "&", "InsertBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "{", "CannotTailPredicate", "=", "true", ";", "return", ";", "}", "auto", "CannotProvideElements", "=", "[", "&", "RDA", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "NumElements", ")", "{", "if", "(", "RDA", "->", "getReachingDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ">=", "", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ";", "if", "(", "!", "MBB", ")", "{", "CannotTailPredicate", "=", "true", ";", "return", ";", "}", "while", "(", "MBB", "!=", "InsertBB", ")", "{", "CannotTailPredicate", "=", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ";", "if", "(", "CannotTailPredicate", ")", "return", ";", "MBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["for", "(", "auto", "*", "MI", ":", "VPTUsers", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ";", ")", ";"], "File": "ARMLowOverheadLoops17", "Func": "CheckLegality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79464, "Length": 221, "Cover_Rate": 0.4652631578947368} {"Template_token": ["", "if", "(", "(", "Flags", "&", "", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "CannotTailPredicate", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops17", "Func": "CheckTPValidity", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79465, "Length": 29, "Cover_Rate": 0.3670886075949367} {"Template_token": ["", "unsigned", "Opc", "=", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "End", ",", "End", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "End", "->", "eraseFromParent", "(", ")", ";", "LoLoop", ".", "Dec", "->", "eraseFromParent", "(", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ",", "true", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "Start", ")", ";", "LoLoop", ".", "End", "=", "ExpandLoopEnd", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "End", ")", ";"], "ground_truth": ["if", "(", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", ")", "{"], "File": "ARMLowOverheadLoops17", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79466, "Length": 295, "Cover_Rate": 0.8286516853932584} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "End", "->", "eraseFromParent", "(", ")", ";", "LoLoop", ".", "Dec", "->", "eraseFromParent", "(", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ",", "true", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{"], "ground_truth": ["LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";"], "File": "ARMLowOverheadLoops17", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79467, "Length": 195, "Cover_Rate": 0.547752808988764} {"Template_token": ["", "if", "(", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Killed", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Dead", ";", "if", "(", "auto", "*", "Def", "=", "RDA", "->", "getReachingMIDef", "(", "Start", ",", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Killed", ".", "push_back", "(", "Def", ")", ";", "while", "(", "!", "Killed", ".", "empty", "(", ")", ")", "{", "MachineInstr", "*", "Def", "=", "Killed", ".", "back", "(", ")", ";", "Killed", ".", "pop_back", "(", ")", ";", "Dead", ".", "push_back", "(", "Def", ")", ";", "for", "(", "auto", "&", "MO", ":", "Def", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isKill", "(", ")", ")", "continue", ";", "MachineInstr", "*", "Kill", "=", "RDA", "->", "getReachingMIDef", "(", "Def", ",", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "Kill", "&&", "RDA", "->", "getNumUses", "(", "Kill", ",", "MO", ".", "getReg", "(", ")", ")", "==", "", ")", "Killed", ".", "push_back", "(", "Kill", ")", ";", "}", "}", "for", "(", "auto", "*", "MI", ":", "Dead", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops17", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79468, "Length": 184, "Cover_Rate": 0.5317919075144508} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPt", ",", "InsertPt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "Count", ")", ";", "if", "(", "!", "IsDo", ")", "MIB", ".", "add", "(", "Start", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Killed", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Dead", ";", "if", "(", "auto", "*", "Def", "=", "RDA", "->", "getReachingMIDef", "(", "Start", ",", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Killed", ".", "push_back", "(", "Def", ")", ";", "while", "(", "!", "Killed", ".", "empty", "(", ")", ")", "{", "MachineInstr", "*", "Def", "=", "Killed", ".", "back", "(", ")", ";", "Killed", ".", "pop_back", "(", ")", ";", "Dead", ".", "push_back", "(", "Def", ")", ";", "for", "(", "auto", "&", "MO", ":", "Def", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isKill", "(", ")", ")", "continue", ";", "MachineInstr", "*", "Kill", "=", "RDA", "->", "getReachingMIDef", "(", "Def", ",", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "Kill", "&&", "RDA", "->", "getNumUses", "(", "Kill", ",", "MO", ".", "getReg", "(", ")", ")", "==", "", ")", "Killed", ".", "push_back", "(", "Kill", ")", ";", "}", "}"], "ground_truth": ["for", "(", "auto", "*", "MI", ":", "Dead", ")", "MI", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMLowOverheadLoops17", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79469, "Length": 237, "Cover_Rate": 0.684971098265896} {"Template_token": ["", "return", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "CountReg", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Start", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", "->", "getReachingMIDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "", ")", ")", "{", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", "->", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "return", "LRDef", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops17", "Func": "IsSafeToDefineLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79470, "Length": 103, "Cover_Rate": 0.5421052631578948} {"Template_token": ["", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops17", "Func": "IsVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79473, "Length": 20, "Cover_Rate": 0.4} {"Template_token": ["", "LowOverheadLoop", "(", "MachineLoop", "*", "ML", ")", ":", "ML", "(", "ML", ")", "{", "MF", "=", "ML", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops17", "Func": "LowOverheadLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79474, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "MF", "=", "ML", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops17", "Func": "LowOverheadLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79475, "Length": 13, "Cover_Rate": 0.52} {"Template_token": ["", "if", "(", "IsLoopStart", "(", "MI", ")", ")", "return", "&", "MI", ";", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "ML", ")", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "IsLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "IsVCTP", "(", "&", "MI", ")", ")", "LoLoop", ".", "addVCTP", "(", "&", "MI", ")", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "if", "(", "LoLoop", ".", "FoundOneVCTP", ")", "LoLoop", ".", "ScanForVPR", "(", "&", "MI", ")", ";", "LoLoop", ".", "CheckTPValidity", "(", "&", "MI", ")", ";", "}", "if", "(", "!", "LoLoop", ".", "Dec", "||", "LoLoop", ".", "End", "||", "LoLoop", ".", "Revert", ")", "continue", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", "&&", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "LoLoop", ".", "Revert", "=", "true", ";", "break", ";", "}", "}", "}", "}"], "ground_truth": ["LLVM_DEBUG", "(", "LoLoop", ".", "dump", "(", ")", ")", ";"], "File": "ARMLowOverheadLoops17", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79476, "Length": 329, "Cover_Rate": 0.6003649635036497} {"Template_token": ["", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "ML", ")", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "IsLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "IsVCTP", "(", "&", "MI", ")", ")", "LoLoop", ".", "addVCTP", "(", "&", "MI", ")", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "if", "(", "LoLoop", ".", "FoundOneVCTP", ")", "LoLoop", ".", "ScanForVPR", "(", "&", "MI", ")", ";", "LoLoop", ".", "CheckTPValidity", "(", "&", "MI", ")", ";", "}", "if", "(", "!", "LoLoop", ".", "Dec", "||", "LoLoop", ".", "End", "||", "LoLoop", ".", "Revert", ")", "continue", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", "&&", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";"], "ground_truth": ["LoLoop", ".", "Revert", "=", "true", ";"], "File": "ARMLowOverheadLoops17", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79477, "Length": 302, "Cover_Rate": 0.551094890510949} {"Template_token": ["", "if", "(", "Uses", ".", "size", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", ";", "}", "Uses", ".", "clear", "(", ")", ";", "RDA", "->", "getAllInstWithUseBefore", "(", "Def", ",", "ElemCount", ",", "Uses", ")", ";", "if", "(", "!", "Uses", ".", "size", "(", ")", "||", "(", "Uses", ".", "size", "(", ")", "==", "", "&&", "Uses", "[", "", "]", "==", "LoLoop", ".", "VCTP", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Def", "->", "dump", "(", ")", ")", ";", "Def", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops17", "Func": "RemoveLoopUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79478, "Length": 89, "Cover_Rate": 0.31785714285714284} {"Template_token": ["", "assert", "(", "(", "MI", "->", "getOperand", "(", "OpNum", "-", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "OpNum", "-", "", ")", ".", "getImm", "(", ")", "==", "", ")", "&&", "", ")", ";", "MI", "->", "getOperand", "(", "OpNum", "-", "", ")", ".", "setImm", "(", "", ")", ";", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "setReg", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops17", "Func": "RemoveVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79479, "Length": 74, "Cover_Rate": 0.3681592039800995} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "LoLoop", ".", "VCTP", ")", ";", "LoLoop", ".", "VCTP", "->", "eraseFromParent", "(", ")", ";", "for", "(", "auto", "*", "MI", ":", "LoLoop", ".", "VPTUsers", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMLowOverheadLoops17", "Func": "RemoveVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79480, "Length": 62, "Cover_Rate": 0.30845771144278605} {"Template_token": ["", "if", "(", "SetFlags", "&&", "(", "RDA", "->", "isRegUsedAfter", "(", "MI", ",", "", ")", "||", "!", "RDA", "->", "hasSameReachingDef", "(", "MI", ",", "&", "MBB", "->", "back", "(", ")", ",", "", ")", ")", ")", "SetFlags", "=", "false", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "if", "(", "SetFlags", ")", "{"], "ground_truth": ["MIB", ".", "addReg", "(", "", ")", ";"], "File": "ARMLowOverheadLoops17", "Func": "RevertLoopDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79481, "Length": 117, "Cover_Rate": 0.5969387755102041} {"Template_token": ["", "for", "(", "auto", "&", "I", ":", "MBB", ")", "{", "if", "(", "IsLoopStart", "(", "I", ")", ")", "Starts", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Decs", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Ends", ".", "push_back", "(", "&", "I", ")", ";", "}", "if", "(", "Starts", ".", "empty", "(", ")", "&&", "Decs", ".", "empty", "(", ")", "&&", "Ends", ".", "empty", "(", ")", ")", "continue", ";"], "ground_truth": ["Changed", "=", "true", ";"], "File": "ARMLowOverheadLoops17", "Func": "RevertNonLoops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79482, "Length": 89, "Cover_Rate": 0.41203703703703703} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "VPTUsers", ".", "push_back", "(", "MI", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{"], "ground_truth": ["CannotTailPredicate", "=", "true", ";"], "File": "ARMLowOverheadLoops17", "Func": "ScanForVPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79483, "Length": 47, "Cover_Rate": 0.6266666666666667} {"Template_token": ["", "bool", "LowOverheadLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "const", "Subtarget", "&", "ST", "=", "mf", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasLOB", "(", ")", ")", "return", "false", ";", "MF", "=", "&", "mf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MF", "->", "getName", "(", ")", "<<", "", ")", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "RDA", "=", "&", "getAnalysis", "<", "ReachingDefAnalysis", ">", "(", ")", ";", "MF", "->", "getProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "TracksLiveness", ")", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "*", "MF", ")", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", "->", "front", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "ML", ":", "*", "MLI", ")", "{", "if", "(", "ML", "->", "isOutermost", "(", ")", ")", "Changed", "|=", "ProcessLoop", "(", "ML", ")", ";", "}"], "ground_truth": ["Changed", "|=", "RevertNonLoops", "(", ")", ";"], "File": "ARMLowOverheadLoops18", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79484, "Length": 197, "Cover_Rate": 0.9800995024875622} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MF", "->", "getName", "(", ")", "<<", "", ")", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "RDA", "=", "&", "getAnalysis", "<", "ReachingDefAnalysis", ">", "(", ")", ";", "MF", "->", "getProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "TracksLiveness", ")", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "*", "MF", ")", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";"], "ground_truth": ["BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", "->", "front", "(", ")", ")", ";"], "File": "ARMLowOverheadLoops18", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79485, "Length": 120, "Cover_Rate": 0.5970149253731343} {"Template_token": ["", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "LoLoop", ".", "Dec", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "End", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "Start", ")", ";"], "ground_truth": ["LoLoop", ".", "End", "=", "ExpandLoopEnd", "(", "LoLoop", ")", ";"], "File": "ARMLowOverheadLoops19", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79486, "Length": 237, "Cover_Rate": 0.474} {"Template_token": ["", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "Start", ")", ";", "LoLoop", ".", "End", "=", "ExpandLoopEnd", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "End", ")", ";", "if", "(", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", ")", "ConvertVPTBlocks", "(", "LoLoop", ")", ";", "for", "(", "auto", "*", "I", ":", "LoLoop", ".", "ToRemove", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "for", "(", "auto", "*", "I", ":", "LoLoop", ".", "BlockMasksToRecompute", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", ")", ";", "recomputeVPTBlockMask", "(", "*", "I", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", ")", ";", "}", "}", "PostOrderLoopTraversal", "DFS", "(", "LoLoop", ".", "ML", ",", "*", "MLI", ")", ";", "DFS", ".", "ProcessLoop", "(", ")", ";"], "ground_truth": ["const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "PostOrder", "=", "DFS", ".", "getOrder", "(", ")", ";"], "File": "ARMLowOverheadLoops19", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79487, "Length": 278, "Cover_Rate": 0.556} {"Template_token": ["", "LowOverheadLoop", "(", "MachineLoop", "&", "ML", ",", "MachineLoopInfo", "&", "MLI", ",", "ReachingDefAnalysis", "&", "RDA", ",", "const", "TargetRegisterInfo", "&", "TRI", ")", ":", "ML", "(", "ML", ")", ",", "MLI", "(", "MLI", ")", ",", "RDA", "(", "RDA", ")", ",", "TRI", "(", "TRI", ")", "{", "MF", "=", "ML", ".", "getHeader", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops19", "Func": "LowOverheadLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79488, "Length": 53, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "isLoopStart", "(", "MI", ")", ")", "return", "&", "MI", ";", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "*", "ML", ",", "*", "MLI", ",", "*", "RDA", ",", "*", "TRI", ")", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMLowOverheadLoops19", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79489, "Length": 223, "Cover_Rate": 0.4010791366906475} {"Template_token": ["", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "*", "ML", ",", "*", "MLI", ",", "*", "RDA", ",", "*", "TRI", ")", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "LoLoop", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "LoLoop", ".", "FoundAllComponents", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", "->", "getReachingLocalUses", "(", "LoLoop", ".", "Dec", ",", "", ",", "Uses", ")", ";", "if", "(", "Uses", ".", "size", "(", ")", ">", "", "||", "!", "Uses", ".", "count", "(", "LoLoop", ".", "End", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LoLoop", ".", "Revert", "=", "true", ";", "}", "LoLoop", ".", "CheckLegality", "(", "BBUtils", ".", "get", "(", ")", ")", ";", "Expand", "(", "LoLoop", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMLowOverheadLoops19", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79490, "Length": 332, "Cover_Rate": 0.5971223021582733} {"Template_token": ["", "if", "(", "isVectorPredicated", "(", "&", "MI", ")", ")", "{", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "Predicated", ".", "insert", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "", ")", "continue", ";", "if", "(", "!", "producesFalseLanesZero", "(", "MI", ",", "QPRs", ",", "RDA", ",", "FalseLanesZero", ")", ")", "{", "if", "(", "retainsPreviousHalfElement", "(", "MI", ")", "||", "isHorizontalReduction", "(", "MI", ")", ")", "return", "false", ";", "FalseLanesUnknown", ".", "insert", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "!", "isHorizontalReduction", "(", "MI", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "}", "auto", "HasPredicatedUsers", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ",", "const", "MachineOperand", "&", "MO", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "Predicated", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", ".", "getGlobalUses", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Uses", ")", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "{", "if", "(", "Use", "!=", "MI", "&&", "!", "Predicated", ".", "count", "(", "Use", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMLowOverheadLoops19", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79491, "Length": 184, "Cover_Rate": 0.323943661971831} {"Template_token": ["", "uint64_t", "Flags", "=", "MCID", ".", "TSFlags", ";", "if", "(", "(", "Flags", "&", "", ")", "!=", "", ")", "continue", ";", "if", "(", "isVCTP", "(", "&", "MI", ")", "||", "isVPTOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "isVectorPredicated", "(", "&", "MI", ")", ")", "{", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "Predicated", ".", "insert", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "", ")", "continue", ";", "if", "(", "!", "producesFalseLanesZero", "(", "MI", ",", "QPRs", ",", "RDA", ",", "FalseLanesZero", ")", ")", "{", "if", "(", "retainsPreviousHalfElement", "(", "MI", ")", "||", "isHorizontalReduction", "(", "MI", ")", ")", "return", "false", ";", "FalseLanesUnknown", ".", "insert", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "!", "isHorizontalReduction", "(", "MI", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "}", "auto", "HasPredicatedUsers", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ",", "const", "MachineOperand", "&", "MO", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "Predicated", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", ".", "getGlobalUses", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Uses", ")", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "{", "if", "(", "Use", "!=", "MI", "&&", "!", "Predicated", ".", "count", "(", "Use", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "*", "MI", ":", "reverse", "(", "FalseLanesUnknown", ")", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "!", "HasPredicatedUsers", "(", "MI", ",", "MO", ",", "Predicated", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TRI", ".", "getRegAsmName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "Predicated", ".", "insert", "(", "MI", ")", ";", "}", "SmallSet", "<", "Register", ",", "", ">", "LiveOuts", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "ExitBlocks", ";", "ML", ".", "getExitBlocks", "(", "ExitBlocks", ")", ";", "for", "(", "auto", "*", "MBB", ":", "ExitBlocks", ")", "for", "(", "const", "MachineBasicBlock", "::", "RegisterMaskPair", "&", "RegMask", ":", "MBB", "->", "liveins", "(", ")", ")", "if", "(", "QPRs", "->", "contains", "(", "RegMask", ".", "PhysReg", ")", ")", "LiveOuts", ".", "insert", "(", "RegMask", ".", "PhysReg", ")", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "LiveMIs", ";"], "ground_truth": ["assert", "(", "ML", ".", "getNumBlocks", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMLowOverheadLoops19", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79492, "Length": 408, "Cover_Rate": 0.7183098591549296} {"Template_token": ["", "}", "SmallVectorImpl", "<", "PredicatedMI", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "for", "(", "auto", "&", "PredMI", ":", "Insts", ")", "{", "if", "(", "PredMI", ".", "Predicates", ".", "count", "(", "VCTP", ")", "||", "isVCTP", "(", "PredMI", ".", "MI", ")", "||", "VCMPOpcodeToVPT", "(", "PredMI", ".", "MI", "->", "getOpcode", "(", ")", ")", "!=", "", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "PredMI", ".", "MI", "<<", "", ";", "for", "(", "auto", "*", "MI", ":", "PredMI", ".", "Predicates", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "if", "(", "!", "ValidateLiveOuts", "(", ")", ")", "return", "false", ";", "Register", "NumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineBasicBlock", "*", "InsertBB", "=", "StartInsertPt", "->", "getParent", "(", ")", ";", "if", "(", "!", "RDA", ".", "isReachingDefLiveOut", "(", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "InsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insert", "(", "MachineBasicBlock", "::", "iterator", "(", "StartInsertPt", ")", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";"], "File": "ARMLowOverheadLoops19", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79493, "Length": 288, "Cover_Rate": 0.39398084815321477} {"Template_token": ["", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "NumElements", ")", "{", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "MLI", ".", "findLoopPreheader", "(", "&", "ML", ",", "true", ")", ";", "if", "(", "!", "MBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "while", "(", "MBB", "!=", "InsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "}", "auto", "IsValidSub", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "int", "ExpectedVecWidth", ")", "{", "return", "-", "getAddSubImmediate", "(", "*", "MI", ")", "==", "ExpectedVecWidth", ";", "}", ";", "MBB", "=", "VCTP", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "Def", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ElementChain", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", "=", "{", "VCTP", "}", ";", "unsigned", "ExpectedVectorWidth", "=", "getTailPredVectorWidth", "(", "VCTP", "->", "getOpcode", "(", ")", ")", ";", "Ignore", ".", "insert", "(", "SecondaryVCTPs", ".", "begin", "(", ")", ",", "SecondaryVCTPs", ".", "end", "(", ")", ")", ";", "if", "(", "RDA", ".", "isSafeToRemove", "(", "Def", ",", "ElementChain", ",", "Ignore", ")", ")", "{", "bool", "FoundSub", "=", "false", ";", "for", "(", "auto", "*", "MI", ":", "ElementChain", ")", "{", "if", "(", "isMovRegOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "isSubImmOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "FoundSub", "||", "!", "IsValidSub", "(", "MI", ",", "ExpectedVectorWidth", ")", ")", "return", "false", ";", "FoundSub", "=", "true", ";", "}", "else", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "MI", ":", "ElementChain", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "ToRemove", ".", "insert", "(", "ElementChain", ".", "begin", "(", ")", ",", "ElementChain", ".", "end", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops19", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79494, "Length": 354, "Cover_Rate": 0.4842681258549932} {"Template_token": ["", "}", ";", "auto", "ExpandLoopEnd", "=", "[", "this", "]", "(", "MachineLoop", "*", "ML", ",", "MachineInstr", "*", "Dec", ",", "MachineInstr", "*", "End", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "End", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "End", ",", "End", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "End", "->", "eraseFromParent", "(", ")", ";", "Dec", "->", "eraseFromParent", "(", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "Revert", ")", "{", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "Start", ")", ";", "else", "Start", "->", "eraseFromParent", "(", ")", ";", "RevertLoopDec", "(", "Dec", ")", ";", "RevertLoopEnd", "(", "End", ")", ";", "}", "else", "{", "Start", "=", "ExpandLoopStart", "(", "ML", ",", "Start", ")", ";"], "ground_truth": ["RemoveDeadBranch", "(", "Start", ")", ";"], "File": "ARMLowOverheadLoops1", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79495, "Length": 264, "Cover_Rate": 0.4664310954063604} {"Template_token": ["", "MachineInstr", "*", "InsertPt", "=", "Start", ";", "for", "(", "auto", "&", "I", ":", "MRI", "->", "def_instructions", "(", "", ")", ")", "{", "if", "(", "I", ".", "getParent", "(", ")", "!=", "MBB", ")", "continue", ";", "if", "(", "!", "I", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "||", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "!", "I", ".", "getDesc", "(", ")", ".", "isMoveReg", "(", ")", "||", "!", "I", ".", "getOperand", "(", "", ")", ".", "isIdenticalTo", "(", "Start", "->", "getOperand", "(", "", ")", ")", ")", "continue", ";", "InsertPt", "=", "&", "I", ";", "break", ";", "}", "unsigned", "Opc", "=", "Start", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPt", ",", "InsertPt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "Start", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "add", "(", "Start", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "InsertPt", "!=", "Start", ")", "InsertPt", "->", "eraseFromParent", "(", ")", ";", "Start", "->", "eraseFromParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "ExpandLoopEnd", "=", "[", "this", "]", "(", "MachineLoop", "*", "ML", ",", "MachineInstr", "*", "Dec", ",", "MachineInstr", "*", "End", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "End", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "End", ",", "End", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "End", "->", "eraseFromParent", "(", ")", ";", "Dec", "->", "eraseFromParent", "(", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";"], "ground_truth": ["Terminator", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMLowOverheadLoops1", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79496, "Length": 419, "Cover_Rate": 0.7402826855123675} {"Template_token": ["", "return", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops1", "Func": "IsLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79497, "Length": 18, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "return", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops1", "Func": "IsLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79498, "Length": 18, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "return", "nullptr", ";", "}", ";", "MachineInstr", "*", "Start", "=", "nullptr", ";", "MachineInstr", "*", "Dec", "=", "nullptr", ";", "MachineInstr", "*", "End", "=", "nullptr", ";", "bool", "Revert", "=", "false", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "{", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "MachineBasicBlock", "*", "Pred", "=", "nullptr", ";", "for", "(", "auto", "*", "MBB", ":", "ML", "->", "getHeader", "(", ")", "->", "predecessors", "(", ")", ")", "{", "if", "(", "!", "ML", "->", "contains", "(", "MBB", ")", ")", "{", "if", "(", "Pred", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Start", "=", "nullptr", ";", "break", ";", "}", "Pred", "=", "MBB", ";", "Start", "=", "SearchForStart", "(", "MBB", ")", ";", "}", "}", "}", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "End", "=", "&", "MI", ";", "else", "if", "(", "IsLoopStart", "(", "MI", ")", ")", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "Revert", "=", "true", ";", "if", "(", "!", "Dec", ")", "continue", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", ")", "Revert", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ";", "}", "if", "(", "Dec", "&&", "End", "&&", "Revert", ")", "break", ";", "}", "LLVM_DEBUG", "(", "if", "(", "Start", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Start", ";", "if", "(", "Dec", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Dec", ";", "if", "(", "End", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "End", ";", ")", ";", "if", "(", "!", "Start", "&&", "!", "Dec", "&&", "!", "End", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "Changed", ";", "}", "else", "if", "(", "!", "(", "Start", "&&", "Dec", "&&", "End", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "End", "->", "getOperand", "(", "", ")", ".", "isMBB", "(", ")", ")", "report_fatal_error", "(", "", ")", ";"], "ground_truth": ["if", "(", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getHeader", "(", ")", ")", "{"], "File": "ARMLowOverheadLoops1", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79499, "Length": 410, "Cover_Rate": 0.5848787446504993} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "", ")", ";"], "File": "ARMLowOverheadLoops1", "Func": "RevertLoopDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79500, "Length": 79, "Cover_Rate": 0.6475409836065574} {"Template_token": ["", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "", ")", ";"], "File": "ARMLowOverheadLoops1", "Func": "RevertLoopEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79501, "Length": 77, "Cover_Rate": 0.4967741935483871} {"Template_token": ["", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops1", "Func": "RevertLoopEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79502, "Length": 63, "Cover_Rate": 0.4064516129032258} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Starts", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Decs", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Ends", ";", "for", "(", "auto", "&", "I", ":", "MBB", ")", "{", "if", "(", "IsLoopStart", "(", "I", ")", ")", "Starts", ".", "push_back", "(", "&", "I", ")", ";"], "ground_truth": ["else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Decs", ".", "push_back", "(", "&", "I", ")", ";"], "File": "ARMLowOverheadLoops1", "Func": "RevertNonLoops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79503, "Length": 93, "Cover_Rate": 0.42660550458715596} {"Template_token": ["", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops1", "Func": "RevertWhile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79504, "Length": 63, "Cover_Rate": 0.4064516129032258} {"Template_token": ["", "auto", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "MF", ")", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "ML", ":", "MLI", ")", "{"], "ground_truth": ["if", "(", "!", "ML", "->", "getParentLoop", "(", ")", ")", "Changed", "|=", "ProcessLoop", "(", "ML", ")", ";"], "File": "ARMLowOverheadLoops1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79505, "Length": 103, "Cover_Rate": 0.6204819277108434} {"Template_token": ["", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "MF", ")", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "ML", ":", "MLI", ")", "{"], "ground_truth": ["if", "(", "!", "ML", "->", "getParentLoop", "(", ")", ")", "Changed", "|=", "ProcessLoop", "(", "ML", ")", ";"], "File": "ARMLowOverheadLoops1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79506, "Length": 63, "Cover_Rate": 0.3795180722891566} {"Template_token": ["", "void", "addInst", "(", "MachineInstr", "*", "MI", ",", "SetVector", "<", "MachineInstr", "*", ">", "&", "Preds", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "if", "(", "!", "Divergent", "&&", "!", "set_difference", "(", "Preds", ",", "VPST", "->", "Predicates", ")", ".", "empty", "(", ")", ")", "{", "Divergent", "=", "&", "Insts", ".", "back", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Divergent", "->", "MI", ")", ";", "}", "Insts", ".", "emplace_back", "(", "MI", ",", "Preds", ")", ";"], "ground_truth": ["assert", "(", "Insts", ".", "size", "(", ")", "<=", "", "&&", "", ")", ";"], "File": "ARMLowOverheadLoops20", "Func": "addInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79507, "Length": 94, "Cover_Rate": 0.9894736842105263} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", ";", "}", "for", "(", "auto", "&", "Block", ":", "VPTBlocks", ")", "{", "if", "(", "Block", ".", "IsPredicatedOn", "(", "VCTP", ")", ")", "continue", ";", "if", "(", "!", "Block", ".", "HasNonUniformPredicate", "(", ")", "||", "!", "isVCTP", "(", "Block", ".", "getDivergent", "(", ")", "->", "MI", ")", ")", "{", "CannotTailPredicate", "=", "true", ";", "return", ";", "}", "SmallVectorImpl", "<", "PredicatedMI", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "for", "(", "auto", "&", "PredMI", ":", "Insts", ")", "{", "if", "(", "PredMI", ".", "Predicates", ".", "count", "(", "VCTP", ")", "||", "isVCTP", "(", "PredMI", ".", "MI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "PredMI", ".", "MI", "<<", "", ";", "for", "(", "auto", "*", "MI", ":", "PredMI", ".", "Predicates", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ";", ")", ";", "CannotTailPredicate", "=", "true", ";", "return", ";", "}", "}", "Register", "NumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RDA", "->", "getReachingDef", "(", "VCTP", ",", "NumElements", ")", ">=", "", ")", "{", "CannotTailPredicate", "=", "true", ";", "return", ";", "}", "MachineBasicBlock", "*", "InsertBB", "=", "InsertPt", "->", "getParent", "(", ")", ";", "if", "(", "!", "RDA", "->", "isReachingDefLiveOut", "(", "InsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", "->", "getLocalLiveOutMIDef", "(", "InsertBB", ",", "NumElements", ")", ")", "{"], "ground_truth": ["if", "(", "IsSafeToMove", "<", "MachineBasicBlock", "::", "reverse_iterator", ">", "(", "ElemDef", ",", "InsertPt", ",", "RDA", ")", ")", "{"], "File": "ARMLowOverheadLoops20", "Func": "CheckLegality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79508, "Length": 238, "Cover_Rate": 0.3319386331938633} {"Template_token": ["", "if", "(", "!", "RecordVPTBlocks", "(", "MI", ")", ")", "{", "CannotTailPredicate", "=", "true", ";", "return", ";", "}", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";"], "ground_truth": ["uint64_t", "Flags", "=", "MCID", ".", "TSFlags", ";"], "File": "ARMLowOverheadLoops20", "Func": "CheckTPValidity", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79509, "Length": 34, "Cover_Rate": 0.35789473684210527} {"Template_token": ["", "for", "(", "auto", "&", "Block", ":", "LoLoop", ".", "getVPTBlocks", "(", ")", ")", "{", "SmallVectorImpl", "<", "PredicatedMI", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "if", "(", "Block", ".", "HasNonUniformPredicate", "(", ")", ")", "{", "PredicatedMI", "*", "Divergent", "=", "Block", ".", "getDivergent", "(", ")", ";", "if", "(", "isVCTP", "(", "Divergent", "->", "MI", ")", ")", "{", "uint64_t", "Size", "=", "getVPTBlockMask", "(", "Block", ".", "size", "(", ")", "-", "", ")", ";", "Block", ".", "getVPST", "(", ")", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "Size", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "if", "(", "Block", ".", "IsOnlyPredicatedOn", "(", "LoLoop", ".", "VCTP", ")", ")", "{", "for", "(", "auto", "I", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Block", ".", "getVPST", "(", ")", ")", ",", "E", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Divergent", "->", "MI", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "RemovePredicate", "(", "&", "*", "I", ")", ";"], "ground_truth": ["unsigned", "Size", "=", "", ";"], "File": "ARMLowOverheadLoops20", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79510, "Length": 156, "Cover_Rate": 0.33548387096774196} {"Template_token": ["", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ",", "true", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{"], "ground_truth": ["LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";"], "File": "ARMLowOverheadLoops20", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79511, "Length": 139, "Cover_Rate": 0.3904494382022472} {"Template_token": ["", "MachineInstr", "*", "getVPST", "(", ")", "const", "{"], "ground_truth": ["return", "VPST", "->", "MI", ";"], "File": "ARMLowOverheadLoops20", "Func": "getVPST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79513, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "IsOnlyPredicatedOn", "(", "MachineInstr", "*", "MI", ")", "const", "{"], "ground_truth": ["return", "IsPredicatedOn", "(", "MI", ")", "&&", "VPST", "->", "Predicates", ".", "size", "(", ")", "==", "", ";"], "File": "ARMLowOverheadLoops20", "Func": "IsOnlyPredicatedOn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79515, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "return", "VPST", "->", "Predicates", ".", "count", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops20", "Func": "IsPredicatedOn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79516, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "bool", "IsPredicatedOn", "(", "MachineInstr", "*", "MI", ")", "const", "{"], "ground_truth": ["return", "VPST", "->", "Predicates", ".", "count", "(", "MI", ")", ";"], "File": "ARMLowOverheadLoops20", "Func": "IsPredicatedOn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79517, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "else", "if", "(", "!", "RDA", "->", "hasSameReachingDef", "(", "From", ",", "To", ",", "MO", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "}", "for", "(", "auto", "I", "=", "++", "Iterator", "(", "From", ")", ",", "E", "=", "Iterator", "(", "To", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "for", "(", "auto", "&", "MO", ":", "I", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "Defs", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops20", "Func": "IsSafeToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79518, "Length": 100, "Cover_Rate": 0.5524861878453039} {"Template_token": ["", "for", "(", "auto", "I", "=", "++", "Iterator", "(", "From", ")", ",", "E", "=", "Iterator", "(", "To", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "for", "(", "auto", "&", "MO", ":", "I", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "Defs", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops20", "Func": "IsSafeToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79519, "Length": 77, "Cover_Rate": 0.425414364640884} {"Template_token": ["", "MI", "(", "I", ")", "{"], "ground_truth": ["Predicates", ".", "insert", "(", "Preds", ".", "begin", "(", ")", ",", "Preds", ".", "end", "(", ")", ")", ";"], "File": "ARMLowOverheadLoops20", "Func": "PredicatedMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79522, "Length": 22, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "}", ";", "LowOverheadLoop", "LoLoop", "(", "ML", ")", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "ARMLowOverheadLoops20", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79523, "Length": 163, "Cover_Rate": 0.3152804642166344} {"Template_token": ["", "for", "(", "auto", "I", "=", "ML", "->", "begin", "(", ")", ",", "E", "=", "ML", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Changed", "|=", "ProcessLoop", "(", "*", "I", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "Preheader", "->", "getName", "(", ")", "<<", "", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "Preheader", "->", "getName", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "MBB", ":", "ML", "->", "getBlocks", "(", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getName", "(", ")", "<<", "", ";", ")", ";", "std", "::", "function", "<", "MachineInstr", "*", "(", "MachineBasicBlock", "*", ")", ">", "SearchForStart", "=", "[", "&", "SearchForStart", "]", "(", "MachineBasicBlock", "*", "MBB", ")", "->", "MachineInstr", "*", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "MI", ")", ")", "return", "&", "MI", ";", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";"], "ground_truth": ["}", ";"], "File": "ARMLowOverheadLoops20", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79524, "Length": 198, "Cover_Rate": 0.3829787234042553} {"Template_token": ["", "bool", "LowOverheadLoop", "::", "RecordVPTBlocks", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "isVCTP", "(", "MI", ")", "&&", "VCTP", ")", "return", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "VPTBlocks", ".", "emplace_back", "(", "MI", ",", "CurrentPredicate", ")", ";", "CurrentBlock", "=", "&", "VPTBlocks", ".", "back", "(", ")", ";", "return", "true", ";", "}", "if", "(", "isVCTP", "(", "MI", ")", ")", "VCTP", "=", "MI", ";", "unsigned", "VPROpNum", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "bool", "IsUse", "=", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "VPROpNum", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "VPROpNum", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "VPROpNum", ")", ".", "isUse", "(", ")", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "VPROpNum", "-", "", ")", ".", "isImm", "(", ")", "||", "MI", "->", "getOperand", "(", "VPROpNum", "-", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "CurrentBlock", "->", "addInst", "(", "MI", ",", "CurrentPredicate", ")", ";", "IsUse", "=", "true", ";", "}", "bool", "IsDef", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";"], "File": "ARMLowOverheadLoops20", "Func": "RecordVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79525, "Length": 239, "Cover_Rate": 0.739938080495356} {"Template_token": ["", "VPTBlocks", ".", "emplace_back", "(", "MI", ",", "CurrentPredicate", ")", ";", "CurrentBlock", "=", "&", "VPTBlocks", ".", "back", "(", ")", ";", "return", "true", ";", "}", "if", "(", "isVCTP", "(", "MI", ")", ")", "VCTP", "=", "MI", ";", "unsigned", "VPROpNum", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "bool", "IsUse", "=", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "VPROpNum", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "VPROpNum", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "VPROpNum", ")", ".", "isUse", "(", ")", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "VPROpNum", "-", "", ")", ".", "isImm", "(", ")", "||", "MI", "->", "getOperand", "(", "VPROpNum", "-", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "CurrentBlock", "->", "addInst", "(", "MI", ",", "CurrentPredicate", ")", ";", "IsUse", "=", "true", ";", "}", "bool", "IsDef", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "IsDef", "=", "true", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "if", "(", "IsDef", "&&", "!", "IsUse", "&&", "VCTP", "&&", "!", "isVCTP", "(", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMLowOverheadLoops20", "Func": "RecordVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79526, "Length": 277, "Cover_Rate": 0.8575851393188855} {"Template_token": ["", "VPTBlock", "(", "MachineInstr", "*", "MI", ",", "SetVector", "<", "MachineInstr", "*", ">", "&", "Preds", ")", "{"], "ground_truth": ["VPST", "=", "std", "::", "make_unique", "<", "PredicatedMI", ">", "(", "MI", ",", "Preds", ")", ";"], "File": "ARMLowOverheadLoops20", "Func": "VPTBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79527, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "VPTBlock", "(", "MachineInstr", "*", "MI", ",", "SetVector", "<", "MachineInstr", "*", ">", "&", "Preds", ")", "{", "VPST", "=", "std", "::", "make_unique", "<", "PredicatedMI", ">", "(", "MI", ",", "Preds", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops20", "Func": "VPTBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79528, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "if", "(", "Block", ".", "IsOnlyPredicatedOn", "(", "LoLoop", ".", "VCTP", ")", ")", "{", "for", "(", "auto", "I", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Block", ".", "getVPST", "(", ")", ")", ",", "E", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Divergent", "->", "MI", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "RemovePredicate", "(", "&", "*", "I", ")", ";", "unsigned", "Size", "=", "", ";", "auto", "E", "=", "MachineBasicBlock", "::", "reverse_iterator", "(", "Divergent", "->", "MI", ")", ";", "auto", "I", "=", "MachineBasicBlock", "::", "reverse_iterator", "(", "Insts", ".", "back", "(", ")", ".", "MI", ")", ";", "MachineInstr", "*", "InsertAt", "=", "nullptr", ";", "while", "(", "I", "!=", "E", ")", "{", "InsertAt", "=", "&", "*", "I", ";", "++", "Size", ";", "++", "I", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "InsertAt", "->", "getParent", "(", ")", ",", "InsertAt", ",", "InsertAt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "getVPTBlockMask", "(", "Size", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Block", ".", "getVPST", "(", ")", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";"], "File": "ARMLowOverheadLoops21", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79529, "Length": 191, "Cover_Rate": 0.3962655601659751} {"Template_token": ["", "LoLoop", ".", "ToRemove", ".", "insert", "(", "LoLoop", ".", "Dec", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "End", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "Start", ")", ";", "LoLoop", ".", "End", "=", "ExpandLoopEnd", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "End", ")", ";", "if", "(", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", ")", "ConvertVPTBlocks", "(", "LoLoop", ")", ";", "for", "(", "auto", "*", "I", ":", "LoLoop", ".", "ToRemove", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops21", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79530, "Length": 252, "Cover_Rate": 0.5502183406113537} {"Template_token": ["", "void", "LowOverheadLoops", "::", "Expand", "(", "LowOverheadLoop", "&", "LoLoop", ")", "{", "auto", "ExpandLoopEnd", "=", "[", "this", "]", "(", "LowOverheadLoop", "&", "LoLoop", ")", "{", "MachineInstr", "*", "End", "=", "LoLoop", ".", "End", ";", "MachineBasicBlock", "*", "MBB", "=", "End", "->", "getParent", "(", ")", ";", "unsigned", "Opc", "=", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "End", ",", "End", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "LoLoop", ".", "Dec", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "End", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "Start", ")", ";", "LoLoop", ".", "End", "=", "ExpandLoopEnd", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "End", ")", ";", "if", "(", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", ")", "ConvertVPTBlocks", "(", "LoLoop", ")", ";", "for", "(", "auto", "*", "I", ":", "LoLoop", ".", "ToRemove", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "}", "PostOrderLoopTraversal", "DFS", "(", "LoLoop", ".", "ML", ",", "*", "MLI", ")", ";", "DFS", ".", "ProcessLoop", "(", ")", ";", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "PostOrder", "=", "DFS", ".", "getOrder", "(", ")", ";"], "ground_truth": ["for", "(", "auto", "*", "MBB", ":", "PostOrder", ")", "{"], "File": "ARMLowOverheadLoops21", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79531, "Length": 413, "Cover_Rate": 0.9017467248908297} {"Template_token": ["", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "||", "!", "MO", ".", "isUse", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "DefReg", ")", "continue", ";", "if", "(", "auto", "*", "OpDef", "=", "RDA", ".", "getMIOperand", "(", "&", "MI", ",", "MO", ")", ")", "{", "if", "(", "KnownFalseZeros", ".", "count", "(", "OpDef", ")", ")", "{", "KnownFalseZeros", ".", "insert", "(", "&", "MI", ")", ";", "break", ";", "}", "}", "}", "if", "(", "!", "KnownFalseZeros", ".", "count", "(", "&", "MI", ")", ")", "UnknownFalseLanes", ".", "insert", "(", "&", "MI", ")", ";", "}", "auto", "HasKnownUsers", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ",", "const", "MachineOperand", "&", "MO", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "Knowns", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", ".", "getGlobalUses", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Uses", ")", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "{", "if", "(", "Use", "!=", "MI", "&&", "!", "Knowns", ".", "count", "(", "Use", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "*", "MI", ":", "reverse", "(", "UnknownFalseLanes", ")", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "!", "HasKnownUsers", "(", "MI", ",", "MO", ",", "KnownFalseZeros", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TRI", ".", "getRegAsmName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}"], "ground_truth": ["KnownFalseZeros", ".", "insert", "(", "MI", ")", ";"], "File": "ARMLowOverheadLoops21", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79532, "Length": 262, "Cover_Rate": 0.4274061990212072} {"Template_token": ["", "}", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "", ")", "continue", ";", "assert", "(", "(", "MI", ".", "getNumDefs", "(", ")", "==", "", "&&", "MI", ".", "defs", "(", ")", ".", "begin", "(", ")", "->", "isReg", "(", ")", ")", "&&", "", ")", ";", "Register", "DefReg", "=", "MI", ".", "defs", "(", ")", ".", "begin", "(", ")", "->", "getReg", "(", ")", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "||", "!", "MO", ".", "isUse", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "DefReg", ")", "continue", ";", "if", "(", "auto", "*", "OpDef", "=", "RDA", ".", "getMIOperand", "(", "&", "MI", ",", "MO", ")", ")", "{", "if", "(", "KnownFalseZeros", ".", "count", "(", "OpDef", ")", ")", "{", "KnownFalseZeros", ".", "insert", "(", "&", "MI", ")", ";", "break", ";", "}", "}", "}", "if", "(", "!", "KnownFalseZeros", ".", "count", "(", "&", "MI", ")", ")", "UnknownFalseLanes", ".", "insert", "(", "&", "MI", ")", ";", "}", "auto", "HasKnownUsers", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ",", "const", "MachineOperand", "&", "MO", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "Knowns", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", ".", "getGlobalUses", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Uses", ")", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "{", "if", "(", "Use", "!=", "MI", "&&", "!", "Knowns", ".", "count", "(", "Use", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "*", "MI", ":", "reverse", "(", "UnknownFalseLanes", ")", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "!", "HasKnownUsers", "(", "MI", ",", "MO", ",", "KnownFalseZeros", ")", ")", "{"], "File": "ARMLowOverheadLoops21", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79533, "Length": 297, "Cover_Rate": 0.48450244698205547} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "IsDef", "=", "true", ";", "}", "else", "if", "(", "", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", ")", "{", "CurrentBlock", "->", "addInst", "(", "MI", ",", "CurrentPredicate", ")", ";", "IsUse", "=", "true", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "if", "(", "IsDef", "&&", "!", "IsUse", "&&", "VCTP", "&&", "!", "isVCTP", "(", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "uint64_t", "Flags", "=", "MCID", ".", "TSFlags", ";", "if", "(", "(", "Flags", "&", "", ")", "!=", "", ")", "return", "true", ";", "if", "(", "(", "Flags", "&", "", ")", "==", "", "&&", "!", "IsUse", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";"], "File": "ARMLowOverheadLoops21", "Func": "ValidateMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79534, "Length": 167, "Cover_Rate": 0.4744318181818182} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Block", ".", "getDivergent", "(", ")", "->", "MI", ")", ";", "return", "false", ";", "}", "SmallVectorImpl", "<", "PredicatedMI", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "for", "(", "auto", "&", "PredMI", ":", "Insts", ")", "{", "if", "(", "PredMI", ".", "Predicates", ".", "count", "(", "VCTP", ")", "||", "isVCTP", "(", "PredMI", ".", "MI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "PredMI", ".", "MI", "<<", "", ";", "for", "(", "auto", "*", "MI", ":", "PredMI", ".", "Predicates", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "if", "(", "!", "ValidateLiveOuts", "(", ")", ")", "return", "false", ";", "Register", "NumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineBasicBlock", "*", "InsertBB", "=", "StartInsertPt", "->", "getParent", "(", ")", ";", "if", "(", "!", "RDA", ".", "isReachingDefLiveOut", "(", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "InsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insert", "(", "MachineBasicBlock", "::", "iterator", "(", "StartInsertPt", ")", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "NumElements", ")", "{", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "MLI", ".", "findLoopPreheader", "(", "&", "ML", ",", "true", ")", ";", "if", "(", "!", "MBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "while", "(", "MBB", "!=", "InsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "}", "auto", "IsValidSub", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "unsigned", "ExpectedVecWidth", ")", "{", "unsigned", "ImmOpIdx", "=", "", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["default", ":"], "File": "ARMLowOverheadLoops21", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79535, "Length": 457, "Cover_Rate": 0.6013157894736842} {"Template_token": ["", "void", "LowOverheadLoops", "::", "Expand", "(", "LowOverheadLoop", "&", "LoLoop", ")", "{", "auto", "ExpandLoopEnd", "=", "[", "this", "]", "(", "LowOverheadLoop", "&", "LoLoop", ")", "{", "MachineInstr", "*", "End", "=", "LoLoop", ".", "End", ";", "MachineBasicBlock", "*", "MBB", "=", "End", "->", "getParent", "(", ")", ";", "unsigned", "Opc", "=", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "End", ",", "End", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "Dec", "->", "eraseFromParent", "(", ")", ";", "End", "->", "eraseFromParent", "(", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "Start", ")", ";", "LoLoop", ".", "End", "=", "ExpandLoopEnd", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "End", ")", ";", "if", "(", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", ")", "ConvertVPTBlocks", "(", "LoLoop", ")", ";", "for", "(", "auto", "*", "I", ":", "LoLoop", ".", "ToRemove", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "}", "PostOrderLoopTraversal", "DFS", "(", "LoLoop", ".", "ML", ",", "*", "MLI", ")", ";", "DFS", ".", "ProcessLoop", "(", ")", ";", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "PostOrder", "=", "DFS", ".", "getOrder", "(", ")", ";", "for", "(", "auto", "*", "MBB", ":", "PostOrder", ")", "{", "recomputeLiveIns", "(", "*", "MBB", ")", ";"], "ground_truth": ["MBB", "->", "sortUniqueLiveIns", "(", ")", ";"], "File": "ARMLowOverheadLoops22", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79536, "Length": 419, "Cover_Rate": 0.9269911504424779} {"Template_token": ["", "void", "LowOverheadLoops", "::", "Expand", "(", "LowOverheadLoop", "&", "LoLoop", ")", "{", "auto", "ExpandLoopEnd", "=", "[", "this", "]", "(", "LowOverheadLoop", "&", "LoLoop", ")", "{", "MachineInstr", "*", "End", "=", "LoLoop", ".", "End", ";", "MachineBasicBlock", "*", "MBB", "=", "End", "->", "getParent", "(", ")", ";", "unsigned", "Opc", "=", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "End", ",", "End", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "Dec", "->", "eraseFromParent", "(", ")", ";", "End", "->", "eraseFromParent", "(", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "Start", ")", ";", "LoLoop", ".", "End", "=", "ExpandLoopEnd", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "End", ")", ";", "if", "(", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", ")", "ConvertVPTBlocks", "(", "LoLoop", ")", ";", "for", "(", "auto", "*", "I", ":", "LoLoop", ".", "ToRemove", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "}", "PostOrderLoopTraversal", "DFS", "(", "LoLoop", ".", "ML", ",", "*", "MLI", ")", ";", "DFS", ".", "ProcessLoop", "(", ")", ";", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "PostOrder", "=", "DFS", ".", "getOrder", "(", ")", ";", "for", "(", "auto", "*", "MBB", ":", "PostOrder", ")", "{", "recomputeLiveIns", "(", "*", "MBB", ")", ";"], "ground_truth": ["MBB", "->", "sortUniqueLiveIns", "(", ")", ";"], "File": "ARMLowOverheadLoops22", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79537, "Length": 419, "Cover_Rate": 0.9269911504424779} {"Template_token": ["", "ITBlocks", "[", "IT", "]", ".", "insert", "(", "&", "MI", ")", ";", "Predicates", "[", "&", "MI", "]", "=", "IT", ";", "}", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ModifiedITs", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "DeadITs", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Killed", ";", "RDA", "->", "collectLocalKilledOperands", "(", "Def", ",", "Killed", ")", ";", "for", "(", "auto", "*", "MI", ":", "Killed", ")", "{", "if", "(", "!", "Predicates", ".", "count", "(", "MI", ")", ")", "continue", ";", "MachineInstr", "*", "IT", "=", "Predicates", "[", "MI", "]", ";", "auto", "&", "CurrentBlock", "=", "ITBlocks", "[", "IT", "]", ";", "CurrentBlock", ".", "erase", "(", "MI", ")", ";", "ModifiedITs", ".", "insert", "(", "IT", ")", ";", "if", "(", "CurrentBlock", ".", "empty", "(", ")", ")", "{", "DeadITs", ".", "insert", "(", "IT", ")", ";", "ModifiedITs", ".", "erase", "(", "IT", ")", ";", "}", "}", "if", "(", "ModifiedITs", ".", "empty", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "MI", ":", "Killed", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ";"], "ground_truth": ["for", "(", "auto", "*", "MI", ":", "DeadITs", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";"], "File": "ARMLowOverheadLoops22", "Func": "IterationCountDCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79538, "Length": 187, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Last", "=", "&", "MBB", "->", "back", "(", ")", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", ";", "if", "(", "Last", "->", "getOpcode", "(", ")", "==", "", ")", "Ignore", ".", "insert", "(", "Last", ")", ";", "bool", "SetFlags", "=", "RDA", "->", "isSafeToDefRegAt", "(", "MI", ",", "", ",", "Ignore", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["if", "(", "SetFlags", ")", "{"], "File": "ARMLowOverheadLoops22", "Func": "RevertLoopDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79539, "Length": 135, "Cover_Rate": 0.6490384615384616} {"Template_token": ["", "MachineInstr", "*", "Last", "=", "&", "MBB", "->", "back", "(", ")", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", ";", "if", "(", "Last", "->", "getOpcode", "(", ")", "==", "", ")", "Ignore", ".", "insert", "(", "Last", ")", ";", "bool", "SetFlags", "=", "RDA", "->", "isSafeToDefRegAt", "(", "MI", ",", "", ",", "Ignore", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "if", "(", "SetFlags", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", "true", ")", ";", "}", "else", "MIB", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMLowOverheadLoops22", "Func": "RevertLoopDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79540, "Length": 159, "Cover_Rate": 0.7644230769230769} {"Template_token": ["", "unsigned", "Off", "=", "LoLoop", ".", "Dec", "==", "LoLoop", ".", "End", "?", "", ":", "", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "Off", "+", "", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "Off", "+", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "LoLoop", ".", "Dec", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "End", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{"], "ground_truth": ["if", "(", "isWhileLoopStart", "(", "*", "LoLoop", ".", "Start", ")", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";"], "File": "ARMLowOverheadLoops23", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79541, "Length": 198, "Cover_Rate": 0.3714821763602251} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Decs", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Ends", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "EndDecs", ";", "for", "(", "auto", "&", "I", ":", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "I", ")", ")", "Starts", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Decs", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Ends", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "EndDecs", ".", "push_back", "(", "&", "I", ")", ";", "}", "if", "(", "Starts", ".", "empty", "(", ")", "&&", "Decs", ".", "empty", "(", ")", "&&", "Ends", ".", "empty", "(", ")", "&&", "EndDecs", ".", "empty", "(", ")", ")", "continue", ";", "Changed", "=", "true", ";", "for", "(", "auto", "*", "Start", ":", "Starts", ")", "{", "if", "(", "isWhileLoopStart", "(", "*", "Start", ")", ")", "RevertWhile", "(", "Start", ")", ";", "else", "RevertDo", "(", "Start", ")", ";", "}", "for", "(", "auto", "*", "Dec", ":", "Decs", ")", "RevertLoopDec", "(", "Dec", ")", ";", "for", "(", "auto", "*", "End", ":", "Ends", ")", "RevertLoopEnd", "(", "End", ")", ";", "for", "(", "auto", "*", "End", ":", "EndDecs", ")", "RevertLoopEndDec", "(", "End", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops23", "Func": "RevertNonLoops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79542, "Length": 210, "Cover_Rate": 0.8076923076923077} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "EndDecs", ";", "for", "(", "auto", "&", "I", ":", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "I", ")", ")", "Starts", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Decs", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Ends", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "EndDecs", ".", "push_back", "(", "&", "I", ")", ";", "}", "if", "(", "Starts", ".", "empty", "(", ")", "&&", "Decs", ".", "empty", "(", ")", "&&", "Ends", ".", "empty", "(", ")", "&&", "EndDecs", ".", "empty", "(", ")", ")", "continue", ";", "Changed", "=", "true", ";", "for", "(", "auto", "*", "Start", ":", "Starts", ")", "{", "if", "(", "isWhileLoopStart", "(", "*", "Start", ")", ")", "RevertWhile", "(", "Start", ")", ";", "else", "RevertDo", "(", "Start", ")", ";", "}", "for", "(", "auto", "*", "Dec", ":", "Decs", ")", "RevertLoopDec", "(", "Dec", ")", ";", "for", "(", "auto", "*", "End", ":", "Ends", ")", "RevertLoopEnd", "(", "End", ")", ";", "for", "(", "auto", "*", "End", ":", "EndDecs", ")", "RevertLoopEndDec", "(", "End", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops23", "Func": "RevertNonLoops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79543, "Length": 192, "Cover_Rate": 0.7384615384615385} {"Template_token": ["", "const", "TargetRegisterClass", "*", "QPRs", "=", "TRI", ".", "getRegClass", "(", "", ")", ";", "SetVector", "<", "MachineInstr", "*", ">", "FalseLanesUnknown", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "FalseLanesZero", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Predicated", ";", "MachineBasicBlock", "*", "Header", "=", "ML", ".", "getHeader", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "&", "MI", ":", "*", "Header", ")", "{", "if", "(", "!", "shouldInspect", "(", "MI", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "isVCTP", "(", "&", "MI", ")", "||", "isVPTOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";"], "File": "ARMLowOverheadLoops23", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79544, "Length": 95, "Cover_Rate": 0.3345070422535211} {"Template_token": ["", "bool", "LowOverheadLoop", "::", "ValidateMVEInst", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "CannotTailPredicate", ")", "return", "false", ";", "if", "(", "!", "shouldInspect", "(", "*", "MI", ")", ")", "return", "true", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "return", "false", ";", "}", "if", "(", "isVCTP", "(", "MI", ")", "&&", "!", "AddVCTP", "(", "MI", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "bool", "IsUse", "=", "false", ";", "unsigned", "LastOpIdx", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "for", "(", "auto", "&", "Op", ":", "enumerate", "(", "reverse", "(", "MCID", ".", "operands", "(", ")", ")", ")", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "LastOpIdx", "-", "Op", ".", "index", "(", ")", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";"], "ground_truth": ["if", "(", "", "(", "Op", ".", "value", "(", ")", ".", "OperandType", ")", ")", "{"], "File": "ARMLowOverheadLoops23", "Func": "ValidateMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79545, "Length": 172, "Cover_Rate": 0.5014577259475219} {"Template_token": ["", "}", "auto", "IsValidSub", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "int", "ExpectedVecWidth", ")", "{", "return", "-", "getAddSubImmediate", "(", "*", "MI", ")", "==", "ExpectedVecWidth", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "VCTP", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "Def", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ElementChain", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", ";", "unsigned", "ExpectedVectorWidth", "=", "getTailPredVectorWidth", "(", "VCTP", "->", "getOpcode", "(", ")", ")", ";", "Ignore", ".", "insert", "(", "VCTPs", ".", "begin", "(", ")", ",", "VCTPs", ".", "end", "(", ")", ")", ";", "if", "(", "TryRemove", "(", "Def", ",", "RDA", ",", "ElementChain", ",", "Ignore", ")", ")", "{", "bool", "FoundSub", "=", "false", ";", "for", "(", "auto", "*", "MI", ":", "ElementChain", ")", "{", "if", "(", "isMovRegOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "isSubImmOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "FoundSub", "||", "!", "IsValidSub", "(", "MI", ",", "ExpectedVectorWidth", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "FoundSub", "=", "true", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "ToRemove", ".", "insert", "(", "ElementChain", ".", "begin", "(", ")", ",", "ElementChain", ".", "end", "(", ")", ")", ";", "}", "}", "if", "(", "(", "Start", "->", "getOpcode", "(", ")", "==", "", "||", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "Preheader", "&&", "!", "Preheader", "->", "empty", "(", ")", "&&", "!", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "auto", "*", "Def", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "Preheader", "->", "back", "(", ")", ",", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", ";", "Ignore", ".", "insert", "(", "VCTPs", ".", "begin", "(", ")", ",", "VCTPs", ".", "end", "(", ")", ")", ";", "TryRemove", "(", "Def", ",", "RDA", ",", "ToRemove", ",", "Ignore", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops23", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79546, "Length": 367, "Cover_Rate": 0.3748723186925434} {"Template_token": ["", "MI", "->", "getOperand", "(", "PIdx", ")", ".", "setImm", "(", "", ")", ";", "MI", "->", "getOperand", "(", "PIdx", "+", "", ")", ".", "setReg", "(", "", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "}", ";", "for", "(", "auto", "&", "Block", ":", "LoLoop", ".", "getVPTBlocks", "(", ")", ")", "{", "SmallVectorImpl", "<", "PredicatedMI", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "if", "(", "Block", ".", "HasNonUniformPredicate", "(", ")", ")", "{", "PredicatedMI", "*", "Divergent", "=", "Block", ".", "getDivergent", "(", ")", ";", "if", "(", "isVCTP", "(", "Divergent", "->", "MI", ")", ")", "{", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "Block", ".", "getPredicateThen", "(", ")", ")", ";", "}", "else", "if", "(", "Block", ".", "isVPST", "(", ")", "&&", "Block", ".", "IsOnlyPredicatedOn", "(", "LoLoop", ".", "VCTP", ")", ")", "{", "for", "(", "auto", "I", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Block", ".", "getPredicateThen", "(", ")", ")", ",", "E", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Divergent", "->", "MI", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "RemovePredicate", "(", "&", "*", "I", ")", ";", "MachineInstr", "*", "VCMP", "=", "VCMPOpcodeToVPT", "(", "Divergent", "->", "MI", "->", "getOpcode", "(", ")", ")", "!=", "", "?", "Divergent", "->", "MI", ":", "nullptr", ";", "unsigned", "Size", "=", "", ";", "auto", "E", "=", "MachineBasicBlock", "::", "reverse_iterator", "(", "Divergent", "->", "MI", ")", ";", "auto", "I", "=", "MachineBasicBlock", "::", "reverse_iterator", "(", "Insts", ".", "back", "(", ")", ".", "MI", ")", ";", "MachineInstr", "*", "InsertAt", "=", "nullptr", ";", "while", "(", "I", "!=", "E", ")", "{", "InsertAt", "=", "&", "*", "I", ";", "++", "Size", ";", "++", "I", ";", "}", "MachineInstrBuilder", "MIB", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Block", ".", "getPredicateThen", "(", ")", ")", ";", "if", "(", "VCMP", ")", "{", "MIB", "=", "BuildMI", "(", "*", "InsertAt", "->", "getParent", "(", ")", ",", "InsertAt", ",", "InsertAt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "VCMPOpcodeToVPT", "(", "VCMP", "->", "getOpcode", "(", ")", ")", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "VCMP", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "InsertAt", "->", "getParent", "(", ")", ",", "InsertAt", ",", "InsertAt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "}", "LoLoop", ".", "ToRemove", ".", "insert", "(", "Block", ".", "getPredicateThen", "(", ")", ")", ";", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "else", "if", "(", "Block", ".", "isVPT", "(", ")", ")", "{", "bool", "RemovedVCTP", "=", "false", ";", "for", "(", "PredicatedMI", "&", "Elt", ":", "Block", ".", "getInsts", "(", ")", ")", "{", "MachineInstr", "*", "MI", "=", "Elt", ".", "MI", ";"], "ground_truth": ["if", "(", "isVCTP", "(", "MI", ")", ")", "{"], "File": "ARMLowOverheadLoops24", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79547, "Length": 491, "Cover_Rate": 0.6409921671018277} {"Template_token": ["", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "Count", ")", ";", "if", "(", "!", "IsDo", ")", "MIB", ".", "add", "(", "Start", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "InsertPt", "!=", "Start", ")", "LoLoop", ".", "ToRemove", ".", "insert", "(", "InsertPt", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "Start", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";"], "File": "ARMLowOverheadLoops24", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79548, "Length": 67, "Cover_Rate": 0.36813186813186816} {"Template_token": ["", "MF", "=", "ML", ".", "getHeader", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "MBB", "=", "ML", ".", "getLoopPreheader", "(", ")", ")", "Preheader", "=", "MBB", ";", "else", "if", "(", "auto", "*", "MBB", "=", "MLI", ".", "findLoopPreheader", "(", "&", "ML", ",", "true", ")", ")", "Preheader", "=", "MBB", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops24", "Func": "LowOverheadLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79549, "Length": 50, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "if", "(", "auto", "*", "MBB", "=", "ML", ".", "getLoopPreheader", "(", ")", ")", "Preheader", "=", "MBB", ";", "else", "if", "(", "auto", "*", "MBB", "=", "MLI", ".", "findLoopPreheader", "(", "&", "ML", ",", "true", ")", ")", "Preheader", "=", "MBB", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops24", "Func": "LowOverheadLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79550, "Length": 38, "Cover_Rate": 0.34545454545454546} {"Template_token": ["", "const", "TargetRegisterClass", "*", "QPRs", "=", "TRI", ".", "getRegClass", "(", "", ")", ";", "SetVector", "<", "MachineInstr", "*", ">", "FalseLanesUnknown", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "FalseLanesZero", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Predicated", ";", "MachineBasicBlock", "*", "Header", "=", "ML", ".", "getHeader", "(", ")", ";", "for", "(", "auto", "&", "MI", ":", "*", "Header", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "uint64_t", "Flags", "=", "MCID", ".", "TSFlags", ";", "if", "(", "(", "Flags", "&", "", ")", "!=", "", ")", "continue", ";", "if", "(", "isVCTP", "(", "&", "MI", ")", "||", "isVPTOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "bool", "isPredicated", "=", "isVectorPredicated", "(", "&", "MI", ")", ";", "bool", "retainsOrReduces", "=", "retainsPreviousHalfElement", "(", "MI", ")", "||", "isHorizontalReduction", "(", "MI", ")", ";", "if", "(", "isPredicated", ")", "Predicated", ".", "insert", "(", "&", "MI", ")", ";", "if", "(", "producesFalseLanesZero", "(", "MI", ",", "QPRs", ",", "RDA", ",", "FalseLanesZero", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "else", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "", ")", "continue", ";", "else", "if", "(", "!", "isPredicated", "&&", "retainsOrReduces", ")", "return", "false", ";", "else", "if", "(", "!", "isPredicated", ")", "FalseLanesUnknown", ".", "insert", "(", "&", "MI", ")", ";", "}", "auto", "HasPredicatedUsers", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ",", "const", "MachineOperand", "&", "MO", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "Predicated", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", ".", "getGlobalUses", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Uses", ")", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "{", "if", "(", "Use", "!=", "MI", "&&", "!", "Predicated", ".", "count", "(", "Use", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "NonPredicated", ";", "for", "(", "auto", "*", "MI", ":", "reverse", "(", "FalseLanesUnknown", ")", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "!", "HasPredicatedUsers", "(", "MI", ",", "MO", ",", "Predicated", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TRI", ".", "getRegAsmName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "", "<<", "*", "MI", ")", ";", "NonPredicated", ".", "insert", "(", "MI", ")", ";", "break", ";", "}", "}", "if", "(", "!", "NonPredicated", ".", "contains", "(", "MI", ")", ")", "Predicated", ".", "insert", "(", "MI", ")", ";", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "LiveOutMIs", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "ExitBlocks", ";", "ML", ".", "getExitBlocks", "(", "ExitBlocks", ")", ";", "assert", "(", "ML", ".", "getNumBlocks", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "ExitBlocks", ".", "size", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["MachineBasicBlock", "*", "ExitBB", "=", "ExitBlocks", ".", "front", "(", ")", ";"], "File": "ARMLowOverheadLoops24", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79551, "Length": 462, "Cover_Rate": 0.787052810902896} {"Template_token": ["", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "IsDef", "=", "true", ";", "}", "else", "if", "(", "", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", ")", "{", "CurrentBlock", "->", "addInst", "(", "MI", ",", "CurrentPredicate", ")", ";", "IsUse", "=", "true", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "if", "(", "IsDef", ")", "{", "if", "(", "!", "isVectorPredicated", "(", "MI", ")", ")", "CurrentPredicate", ".", "clear", "(", ")", ";", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "}", "if", "(", "IsDef", "&&", "!", "IsUse", "&&", "VCTP", "&&", "!", "isVCTP", "(", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "if", "(", "(", "Flags", "&", "", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "IsUse", ";", "}", "return", "!", "IsUse", "&&", "MI", "->", "mayStore", "(", ")", "?", "false", ":", "true", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops24", "Func": "ValidateMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79552, "Length": 174, "Cover_Rate": 0.3359073359073359} {"Template_token": ["", "}", "if", "(", "isVCTP", "(", "MI", ")", ")", "{", "if", "(", "VCTP", ")", "{", "if", "(", "!", "VCTP", "->", "getOperand", "(", "", ")", ".", "isIdenticalTo", "(", "MI", "->", "getOperand", "(", "", ")", ")", "||", "!", "RDA", ".", "hasSameReachingDef", "(", "VCTP", ",", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "SecondaryVCTPs", ".", "insert", "(", "MI", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "VCTP", "=", "MI", ";", "}", "}", "else", "if", "(", "isVPTOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "{", "assert", "(", "MI", "->", "findRegisterDefOperandIdx", "(", "", ")", "!=", "-", "", "&&", "", ")", ";", "CurrentPredicate", ".", "clear", "(", ")", ";", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "}", "VPTBlocks", ".", "emplace_back", "(", "MI", ",", "CurrentPredicate", ")", ";", "CurrentBlock", "=", "&", "VPTBlocks", ".", "back", "(", ")", ";", "return", "true", ";", "}", "bool", "IsUse", "=", "false", ";", "bool", "IsDef", "=", "false", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "IsDef", "=", "true", ";", "}", "else", "if", "(", "", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", ")", "{", "CurrentBlock", "->", "addInst", "(", "MI", ",", "CurrentPredicate", ")", ";", "IsUse", "=", "true", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "if", "(", "IsDef", ")", "{", "if", "(", "!", "isVectorPredicated", "(", "MI", ")", ")", "CurrentPredicate", ".", "clear", "(", ")", ";", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "}", "if", "(", "IsDef", "&&", "!", "IsUse", "&&", "VCTP", "&&", "!", "isVCTP", "(", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "if", "(", "(", "Flags", "&", "", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "IsUse", ";", "}", "return", "!", "IsUse", "&&", "MI", "->", "mayStore", "(", ")", "?", "false", ":", "true", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops24", "Func": "ValidateMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79553, "Length": 430, "Cover_Rate": 0.8301158301158301} {"Template_token": ["", "MachineInstr", "*", "InsertAt", "=", "nullptr", ";", "while", "(", "I", "!=", "E", ")", "{", "InsertAt", "=", "&", "*", "I", ";", "++", "Size", ";", "++", "I", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "InsertAt", "->", "getParent", "(", ")", ",", "InsertAt", ",", "InsertAt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "(", "uint64_t", ")", "getVPTBlockMask", "(", "Size", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Block", ".", "getVPST", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "Block", ".", "getVPST", "(", ")", ")", ";", "}", "}", "else", "if", "(", "Block", ".", "IsOnlyPredicatedOn", "(", "LoLoop", ".", "VCTP", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Block", ".", "getVPST", "(", ")", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "Block", ".", "getVPST", "(", ")", ")", ";", "for", "(", "auto", "&", "PredMI", ":", "Insts", ")", "RemovePredicate", "(", "PredMI", ".", "MI", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops25", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79554, "Length": 168, "Cover_Rate": 0.3442622950819672} {"Template_token": ["", "uint64_t", "Flags", "=", "MCID", ".", "TSFlags", ";", "if", "(", "(", "Flags", "&", "", ")", "!=", "", ")", "continue", ";", "if", "(", "isVCTP", "(", "&", "MI", ")", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "if", "(", "isVectorPredicated", "(", "&", "MI", ")", ")", "{", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "Predicated", ".", "insert", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "", ")", "continue", ";", "if", "(", "!", "producesFalseLanesZero", "(", "MI", ",", "QPRs", ",", "RDA", ",", "FalseLanesZero", ")", ")", "{", "if", "(", "retainsPreviousHalfElement", "(", "MI", ")", "||", "isHorizontalReduction", "(", "MI", ")", ")", "return", "false", ";", "FalseLanesUnknown", ".", "insert", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "!", "isHorizontalReduction", "(", "MI", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "}", "auto", "HasPredicatedUsers", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ",", "const", "MachineOperand", "&", "MO", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "Predicated", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", ".", "getGlobalUses", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Uses", ")", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "{", "if", "(", "Use", "!=", "MI", "&&", "!", "Predicated", ".", "count", "(", "Use", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "*", "MI", ":", "reverse", "(", "FalseLanesUnknown", ")", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "!", "HasPredicatedUsers", "(", "MI", ",", "MO", ",", "Predicated", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TRI", ".", "getRegAsmName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "Predicated", ".", "insert", "(", "MI", ")", ";", "}", "SmallSet", "<", "Register", ",", "", ">", "LiveOuts", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "ExitBlocks", ";", "ML", ".", "getExitBlocks", "(", "ExitBlocks", ")", ";", "for", "(", "auto", "*", "MBB", ":", "ExitBlocks", ")", "for", "(", "const", "MachineBasicBlock", "::", "RegisterMaskPair", "&", "RegMask", ":", "MBB", "->", "liveins", "(", ")", ")", "if", "(", "QPRs", "->", "contains", "(", "RegMask", ".", "PhysReg", ")", ")", "LiveOuts", ".", "insert", "(", "RegMask", ".", "PhysReg", ")", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "LiveMIs", ";"], "ground_truth": ["assert", "(", "ML", ".", "getNumBlocks", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMLowOverheadLoops25", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79555, "Length": 407, "Cover_Rate": 0.7152899824253075} {"Template_token": ["", "for", "(", "auto", "&", "PredMI", ":", "Insts", ")", "{", "if", "(", "PredMI", ".", "Predicates", ".", "count", "(", "VCTP", ")", "||", "isVCTP", "(", "PredMI", ".", "MI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "PredMI", ".", "MI", "<<", "", ";", "for", "(", "auto", "*", "MI", ":", "PredMI", ".", "Predicates", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "if", "(", "!", "ValidateLiveOuts", "(", ")", ")", "return", "false", ";", "Register", "NumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineBasicBlock", "*", "InsertBB", "=", "StartInsertPt", "->", "getParent", "(", ")", ";", "if", "(", "!", "RDA", ".", "isReachingDefLiveOut", "(", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "InsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insert", "(", "MachineBasicBlock", "::", "iterator", "(", "StartInsertPt", ")", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "NumElements", ")", "{", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "MLI", ".", "findLoopPreheader", "(", "&", "ML", ",", "true", ")", ";", "if", "(", "!", "MBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "while", "(", "MBB", "!=", "InsertBB", ")", "{"], "ground_truth": ["if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{"], "File": "ARMLowOverheadLoops25", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79556, "Length": 369, "Cover_Rate": 0.5256410256410257} {"Template_token": ["", "InsertPt", "=", "Revert", "?", "nullptr", ":", "IsSafeToDefineLR", "(", "RDA", ")", ";", "if", "(", "!", "InsertPt", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true", ";", "return", ";", "}", "else", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "InsertPt", ")", ";", "if", "(", "!", "IsTailPredicationLegal", "(", ")", ")", "{", "LLVM_DEBUG", "(", "if", "(", "!", "VCTP", ")", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ")", ";", "return", ";", "}", "assert", "(", "ML", "->", "getBlocks", "(", ")", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "CannotTailPredicate", "=", "!", "ValidateTailPredicate", "(", "InsertPt", ",", "RDA", ",", "MLI", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "if", "(", "CannotTailPredicate", ")", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "ARMLowOverheadLoops26", "Func": "CheckLegality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79557, "Length": 119, "Cover_Rate": 0.363914373088685} {"Template_token": ["", "PredicatedMI", "*", "Divergent", "=", "Block", ".", "getDivergent", "(", ")", ";", "if", "(", "isVCTP", "(", "Divergent", "->", "MI", ")", ")", "{", "uint64_t", "Size", "=", "getVPTBlockMask", "(", "Block", ".", "size", "(", ")", "-", "", ")", ";", "Block", ".", "getVPST", "(", ")", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "Size", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "if", "(", "Block", ".", "IsOnlyPredicatedOn", "(", "LoLoop", ".", "VCTP", ")", ")", "{", "for", "(", "auto", "I", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Block", ".", "getVPST", "(", ")", ")", ",", "E", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Divergent", "->", "MI", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "RemovePredicate", "(", "&", "*", "I", ")", ";", "unsigned", "Size", "=", "", ";", "auto", "E", "=", "MachineBasicBlock", "::", "reverse_iterator", "(", "Divergent", "->", "MI", ")", ";", "auto", "I", "=", "MachineBasicBlock", "::", "reverse_iterator", "(", "Insts", ".", "back", "(", ")", ".", "MI", ")", ";", "MachineInstr", "*", "InsertAt", "=", "nullptr", ";", "while", "(", "I", "!=", "E", ")", "{"], "ground_truth": ["InsertAt", "=", "&", "*", "I", ";"], "File": "ARMLowOverheadLoops26", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79558, "Length": 168, "Cover_Rate": 0.35517970401691334} {"Template_token": ["", "for", "(", "auto", "*", "MBB", ":", "ML", "->", "getBlocks", "(", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getName", "(", ")", "<<", "", ";", ")", ";", "std", "::", "function", "<", "MachineInstr", "*", "(", "MachineBasicBlock", "*", ")", ">", "SearchForStart", "=", "[", "&", "SearchForStart", "]", "(", "MachineBasicBlock", "*", "MBB", ")", "->", "MachineInstr", "*", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "MI", ")", ")", "return", "&", "MI", ";", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "ML", ")", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "if", "(", "!", "LoLoop", ".", "Dec", "||", "LoLoop", ".", "End", "||", "LoLoop", ".", "Revert", ")", "continue", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", "&&", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";"], "ground_truth": ["LoLoop", ".", "Revert", "=", "true", ";"], "File": "ARMLowOverheadLoops26", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79559, "Length": 347, "Cover_Rate": 0.6571969696969697} {"Template_token": ["", "CurrentBlock", "=", "&", "VPTBlocks", ".", "back", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "isVCTP", "(", "MI", ")", ")", "VCTP", "=", "MI", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "bool", "IsUse", "=", "false", ";", "bool", "IsDef", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "IsDef", "=", "true", ";", "}", "else", "if", "(", "", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", ")", "{"], "ground_truth": ["CurrentBlock", "->", "addInst", "(", "MI", ",", "CurrentPredicate", ")", ";"], "File": "ARMLowOverheadLoops26", "Func": "ValidateMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79560, "Length": 166, "Cover_Rate": 0.4868035190615836} {"Template_token": ["", "if", "(", "CannotTailPredicate", ")", "return", "false", ";", "if", "(", "isVCTP", "(", "MI", ")", "&&", "VCTP", ")", "return", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "VPTBlocks", ".", "emplace_back", "(", "MI", ",", "CurrentPredicate", ")", ";", "CurrentBlock", "=", "&", "VPTBlocks", ".", "back", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "isVCTP", "(", "MI", ")", ")", "VCTP", "=", "MI", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "bool", "IsUse", "=", "false", ";", "bool", "IsDef", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "IsDef", "=", "true", ";", "}", "else", "if", "(", "", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", ")", "{", "CurrentBlock", "->", "addInst", "(", "MI", ",", "CurrentPredicate", ")", ";", "IsUse", "=", "true", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "if", "(", "IsDef", "&&", "!", "IsUse", "&&", "VCTP", "&&", "!", "isVCTP", "(", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMLowOverheadLoops26", "Func": "ValidateMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79561, "Length": 260, "Cover_Rate": 0.7624633431085044} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "Preheader", "->", "getName", "(", ")", "<<", "", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "Preheader", "->", "getName", "(", ")", "<<", "", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "Preheader", "->", "getName", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "MBB", ":", "ML", "->", "getBlocks", "(", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getName", "(", ")", "<<", "", ";", ")", ";", "std", "::", "function", "<", "MachineInstr", "*", "(", "MachineBasicBlock", "*", ")", ">", "SearchForStart", "=", "[", "&", "SearchForStart", "]", "(", "MachineBasicBlock", "*", "MBB", ")", "->", "MachineInstr", "*", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "MI", ")", ")", "return", "&", "MI", ";", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "*", "ML", ",", "*", "MLI", ",", "*", "RDA", ",", "*", "TRI", ",", "*", "TII", ")", ";", "if", "(", "LoLoop", ".", "Preheader", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "LoLoop", ".", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "LoLoop", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "LoLoop", ".", "FoundAllComponents", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMLowOverheadLoops27", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79562, "Length": 417, "Cover_Rate": 0.7091836734693877} {"Template_token": ["", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "{", "TPNumElements", "=", "Start", "->", "getOperand", "(", "", ")", ";", "StartInsertPt", "=", "Start", ";", "StartInsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "}", "else", "{", "TPNumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ";", "MCRegister", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "StartInsertPt", "!=", "StartInsertBB", "->", "end", "(", ")", "&&", "!", "RDA", ".", "isReachingDefLiveOut", "(", "&", "*", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "StartInsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "&", "*", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insert", "(", "StartInsertPt", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "&", "*", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "&", "*", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "MachineOperand", "Operand", "=", "ElemDef", "->", "getOperand", "(", "", ")", ";", "if", "(", "isMovRegOpcode", "(", "ElemDef", "->", "getOpcode", "(", ")", ")", "&&", "RDA", ".", "getUniqueReachingMIDef", "(", "ElemDef", ",", "Operand", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", "==", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "*", "StartInsertPt", ",", "Operand", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "TPNumElements", "=", "Operand", ";", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";", "}", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "MCRegister", "NumElements", ")", "{", "if", "(", "MBB", "->", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Preheader", ";", "while", "(", "MBB", "&&", "MBB", "!=", "StartInsertBB", ")", "{"], "ground_truth": ["if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{"], "File": "ARMLowOverheadLoops27", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79563, "Length": 394, "Cover_Rate": 0.36179981634527086} {"Template_token": ["", "MIB", ".", "add", "(", "Count", ")", ";", "if", "(", "!", "IsDo", ")", "MIB", ".", "add", "(", "Start", "->", "getOperand", "(", "", ")", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "Start", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";"], "ground_truth": ["return", "&", "*", "MIB", ";"], "File": "ARMLowOverheadLoops2", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79564, "Length": 50, "Cover_Rate": 0.30120481927710846} {"Template_token": ["", "MachineOperand", "&", "getLoopStartOperand", "(", ")", "{", "return", "IsTailPredicationLegal", "(", ")", "?", "TPNumElements", ":", "Start", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops2", "Func": "getLoopStartOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79565, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "MachineOperand", "&", "getLoopStartOperand", "(", ")", "{", "return", "IsTailPredicationLegal", "(", ")", "?", "TPNumElements", ":", "Start", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops2", "Func": "getLoopStartOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79566, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "IsTailPredicationLegal", "(", ")", ")", "return", "IsDo", "?", "", ":", "", ";"], "ground_truth": ["return", "VCTPOpcodeToLSTP", "(", "VCTPs", ".", "back", "(", ")", "->", "getOpcode", "(", ")", ",", "IsDo", ")", ";"], "File": "ARMLowOverheadLoops2", "Func": "getStartOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79567, "Length": 30, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "if", "(", "!", "IsTailPredicationLegal", "(", ")", ")", "return", "IsDo", "?", "", ":", "", ";"], "ground_truth": ["return", "VCTPOpcodeToLSTP", "(", "VCTPs", ".", "back", "(", ")", "->", "getOpcode", "(", ")", ",", "IsDo", ")", ";"], "File": "ARMLowOverheadLoops2", "Func": "getStartOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79568, "Length": 30, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "return", "MI", "->", "findRegisterUseOperandIdx", "(", "", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops2", "Func": "hasVPRUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79569, "Length": 12, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "isVectorPredicate", "(", "MI", ")", ")", "continue", ";", "if", "(", "!", "isPredicatedOnVCTP", "(", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops2", "Func": "isValid", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79571, "Length": 44, "Cover_Rate": 0.34108527131782945} {"Template_token": ["", "if", "(", "isEntryPredicatedOnVCTP", "(", "Block", ",", "false", ")", "||", "hasImplicitlyValidVPT", "(", "Block", ",", "RDA", ")", ")", "continue", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "for", "(", "auto", "*", "MI", ":", "Insts", ")", "{", "if", "(", "isVCTP", "(", "MI", ")", "&&", "getVPTInstrPredicate", "(", "*", "MI", ")", "!=", "", ")", "return", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "isVectorPredicate", "(", "MI", ")", ")", "continue", ";", "if", "(", "!", "isPredicatedOnVCTP", "(", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMLowOverheadLoops2", "Func": "isValid", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79572, "Length": 100, "Cover_Rate": 0.7751937984496124} {"Template_token": ["", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Killed", "=", "{", "LoLoop", ".", "Start", ",", "LoLoop", ".", "Dec", ",", "LoLoop", ".", "End", "}", ";", "if", "(", "!", "TryRemove", "(", "Def", ",", "*", "RDA", ",", "LoLoop", ".", "ToRemove", ",", "Killed", ")", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops2", "Func": "IterationCountDCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79573, "Length": 51, "Cover_Rate": 0.45132743362831856} {"Template_token": ["", "void", "LowOverheadLoops", "::", "IterationCountDCE", "(", "LowOverheadLoop", "&", "LoLoop", ")", "{", "if", "(", "!", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", ")", "return", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineInstr", "*", "Def", "=", "RDA", "->", "getMIOperand", "(", "LoLoop", ".", "Start", ",", "", ")", ";", "if", "(", "!", "Def", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMLowOverheadLoops2", "Func": "IterationCountDCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79574, "Length": 62, "Cover_Rate": 0.5486725663716814} {"Template_token": ["", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "*", "ML", ",", "*", "MLI", ",", "*", "RDA", ",", "*", "TRI", ",", "*", "TII", ")", ";", "if", "(", "LoLoop", ".", "Preheader", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "LoLoop", ".", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";"], "ground_truth": ["else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{"], "File": "ARMLowOverheadLoops2", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79575, "Length": 168, "Cover_Rate": 0.31401869158878504} {"Template_token": ["", "}", "bool", "SetFlags", "=", "RDA", "->", "isSafeToDefRegAt", "(", "MI", ",", "MCRegister", "::", "from", "(", "", ")", ",", "Ignore", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "", ")", ";"], "File": "ARMLowOverheadLoops2", "Func": "RevertLoopDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79576, "Length": 89, "Cover_Rate": 0.3755274261603376} {"Template_token": ["", "return", "isDomainMVE", "(", "&", "MI", ")", "||", "isVectorPredicate", "(", "&", "MI", ")", "||", "hasVPRUse", "(", "&", "MI", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops2", "Func": "shouldInspect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79577, "Length": 20, "Cover_Rate": 0.6896551724137931} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ",", "", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", ";", "auto", "FindStartInsertionPoint", "=", "[", "]", "(", "MachineInstr", "*", "Start", ",", "MachineInstr", "*", "Dec", ",", "MachineBasicBlock", "::", "iterator", "&", "InsertPt", ",", "MachineBasicBlock", "*", "&", "InsertBB", ",", "ReachingDefAnalysis", "&", "RDA", ",", "InstSet", "&", "ToRemove", ")", "{", "if", "(", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "Register", "CountReg", "=", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "IsMoveLR", "=", "[", "&", "CountReg", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "CountReg", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ";", "}", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "Start", ",", "MCRegister", "::", "from", "(", "", ")", ")", ")", "{", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", ".", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ".", "asMCReg", "(", ")", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", "=", "{", "Dec", "}", ";", "if", "(", "!", "TryRemove", "(", "LRDef", ",", "RDA", ",", "ToRemove", ",", "Ignore", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "}", "MachineBasicBlock", "*", "MBB", "=", "Start", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "MBB", ",", "MCRegister", "::", "from", "(", "", ")", ")", ")", "{", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", ".", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", "=", "{", "Start", ",", "Dec", "}", ";", "if", "(", "!", "TryRemove", "(", "LRDef", ",", "RDA", ",", "ToRemove", ",", "Ignore", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "LRDef", ")", ";", "InsertBB", "=", "LRDef", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "RDA", ".", "isSafeToDefRegAt", "(", "Start", ",", "MCRegister", "::", "from", "(", "", ")", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";"], "ground_truth": ["InsertBB", "=", "Start", "->", "getParent", "(", ")", ";"], "File": "ARMLowOverheadLoops2", "Func": "Validate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79579, "Length": 464, "Cover_Rate": 0.655367231638418} {"Template_token": ["", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Preheader", ";", "while", "(", "MBB", "&&", "MBB", "!=", "StartInsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "}", "auto", "IsValidSub", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "int", "ExpectedVecWidth", ")", "{", "return", "-", "getAddSubImmediate", "(", "*", "MI", ")", "==", "ExpectedVecWidth", ";", "}", ";", "MBB", "=", "VCTP", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "Def", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ElementChain", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", ";", "unsigned", "ExpectedVectorWidth", "=", "getTailPredVectorWidth", "(", "VCTP", "->", "getOpcode", "(", ")", ")", ";", "Ignore", ".", "insert", "(", "VCTPs", ".", "begin", "(", ")", ",", "VCTPs", ".", "end", "(", ")", ")", ";", "if", "(", "TryRemove", "(", "Def", ",", "RDA", ",", "ElementChain", ",", "Ignore", ")", ")", "{", "bool", "FoundSub", "=", "false", ";", "for", "(", "auto", "*", "MI", ":", "ElementChain", ")", "{", "if", "(", "isMovRegOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "isSubImmOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "FoundSub", "||", "!", "IsValidSub", "(", "MI", ",", "ExpectedVectorWidth", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "FoundSub", "=", "true", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops2", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79580, "Length": 308, "Cover_Rate": 0.323189926547744} {"Template_token": ["", "if", "(", "VCTPs", ".", "empty", "(", ")", ")", "{", "VCTPs", ".", "push_back", "(", "MI", ")", ";", "return", "true", ";", "}", "MachineInstr", "*", "Prev", "=", "VCTPs", ".", "back", "(", ")", ";", "if", "(", "!", "Prev", "->", "getOperand", "(", "", ")", ".", "isIdenticalTo", "(", "MI", "->", "getOperand", "(", "", ")", ")", "||", "!", "RDA", ".", "hasSameReachingDef", "(", "Prev", ",", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops30", "Func": "AddVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79581, "Length": 86, "Cover_Rate": 0.7226890756302521} {"Template_token": ["", "return", "true", ";", "}", "MachineInstr", "*", "Prev", "=", "VCTPs", ".", "back", "(", ")", ";", "if", "(", "!", "Prev", "->", "getOperand", "(", "", ")", ".", "isIdenticalTo", "(", "MI", "->", "getOperand", "(", "", ")", ")", "||", "!", "RDA", ".", "hasSameReachingDef", "(", "Prev", ",", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "VCTPs", ".", "push_back", "(", "MI", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMLowOverheadLoops30", "Func": "AddVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79582, "Length": 80, "Cover_Rate": 0.6722689075630253} {"Template_token": ["", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "LoLoop", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "LoLoop", ".", "FoundAllComponents", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", "->", "getReachingLocalUses", "(", "LoLoop", ".", "Dec", ",", "", ",", "Uses", ")", ";", "if", "(", "Uses", ".", "size", "(", ")", ">", "", "||", "!", "Uses", ".", "count", "(", "LoLoop", ".", "End", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LoLoop", ".", "Revert", "=", "true", ";", "}", "LoLoop", ".", "Validate", "(", "BBUtils", ".", "get", "(", ")", ")", ";", "Expand", "(", "LoLoop", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMLowOverheadLoops30", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79583, "Length": 224, "Cover_Rate": 0.4226415094339623} {"Template_token": ["", "std", "::", "map", "<", "MachineInstr", "*", ",", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">>", "ITBlocks", ";", "for", "(", "auto", "*", "MBB", ":", "BasicBlocks", ")", "{", "for", "(", "auto", "&", "IT", ":", "*", "MBB", ")", "{", "if", "(", "IT", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "RDA", ".", "getReachingLocalUses", "(", "&", "IT", ",", "", ",", "ITBlocks", "[", "&", "IT", "]", ")", ";", "}", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ModifiedITs", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "RemoveITs", ";", "for", "(", "auto", "*", "Dead", ":", "Killed", ")", "{", "if", "(", "MachineOperand", "*", "MO", "=", "Dead", "->", "findRegisterUseOperand", "(", "", ")", ")", "{", "MachineInstr", "*", "IT", "=", "RDA", ".", "getMIOperand", "(", "Dead", ",", "*", "MO", ")", ";", "RemoveITs", ".", "insert", "(", "IT", ")", ";", "auto", "&", "CurrentBlock", "=", "ITBlocks", "[", "IT", "]", ";", "CurrentBlock", ".", "erase", "(", "Dead", ")", ";", "if", "(", "CurrentBlock", ".", "empty", "(", ")", ")", "ModifiedITs", ".", "erase", "(", "IT", ")", ";", "else", "ModifiedITs", ".", "insert", "(", "IT", ")", ";", "}", "}", "if", "(", "!", "ModifiedITs", ".", "empty", "(", ")", ")", "return", "false", ";", "Killed", ".", "insert", "(", "RemoveITs", ".", "begin", "(", ")", ",", "RemoveITs", ".", "end", "(", ")", ")", ";", "return", "true", ";", "}", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "if", "(", "!", "RDA", ".", "isSafeToRemove", "(", "MI", ",", "Uses", ",", "Ignore", ")", ")", "return", "false", ";", "if", "(", "WontCorruptITs", "(", "Uses", ",", "RDA", ")", ")", "{", "ToRemove", ".", "insert", "(", "Uses", ".", "begin", "(", ")", ",", "Uses", ".", "end", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Use", ")", ";"], "ground_truth": ["SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Killed", ";"], "File": "ARMLowOverheadLoops30", "Func": "TryRemove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79584, "Length": 295, "Cover_Rate": 0.686046511627907} {"Template_token": ["", "return", "true", ";", "}", ";", "auto", "FindStartInsertionPoint", "=", "[", "]", "(", "MachineInstr", "*", "Start", ",", "MachineInstr", "*", "Dec", ",", "MachineBasicBlock", "::", "iterator", "&", "InsertPt", ",", "MachineBasicBlock", "*", "&", "InsertBB", ",", "ReachingDefAnalysis", "&", "RDA", ",", "InstSet", "&", "ToRemove", ")", "{", "if", "(", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "unsigned", "CountReg", "=", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "IsMoveLR", "=", "[", "&", "CountReg", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "CountReg", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ";", "}", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "Start", ",", "", ")", ")", "{", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", ".", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", "=", "{", "Dec", "}", ";", "if", "(", "!", "TryRemove", "(", "LRDef", ",", "RDA", ",", "ToRemove", ",", "Ignore", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "}", "MachineBasicBlock", "*", "MBB", "=", "Start", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "MBB", ",", "", ")", ")", "{", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", ".", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", "=", "{", "Start", ",", "Dec", "}", ";", "if", "(", "!", "TryRemove", "(", "LRDef", ",", "RDA", ",", "ToRemove", ",", "Ignore", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "LRDef", ")", ";", "InsertBB", "=", "LRDef", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "RDA", ".", "isSafeToDefRegAt", "(", "Start", ",", "", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", ";", "auto", "TryAdjustInsertionPoint", "=", "[", "]", "(", "MachineBasicBlock", "::", "iterator", "&", "InsertPt", ",", "MachineInstr", "*", "Start", ",", "ReachingDefAnalysis", "&", "RDA", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "InsertPt", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "FirstNonTerminator", "=", "MBB", "->", "getFirstTerminator", "(", ")", ";", "unsigned", "CountReg", "=", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "FirstNonTerminator", "==", "MBB", "->", "end", "(", ")", ")", "{"], "ground_truth": ["if", "(", "RDA", ".", "isReachingDefLiveOut", "(", "Start", ",", "CountReg", ")", "&&", "RDA", ".", "isReachingDefLiveOut", "(", "Start", ",", "", ")", ")", "InsertPt", "=", "FirstNonTerminator", ";"], "File": "ARMLowOverheadLoops30", "Func": "Validate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79586, "Length": 467, "Cover_Rate": 0.5633293124246079} {"Template_token": ["", "for", "(", "auto", "*", "MI", ":", "reverse", "(", "FalseLanesUnknown", ")", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "!", "HasPredicatedUsers", "(", "MI", ",", "MO", ",", "Predicated", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TRI", ".", "getRegAsmName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "", "<<", "*", "MI", ")", ";", "NonPredicated", ".", "insert", "(", "MI", ")", ";", "break", ";", "}", "}", "if", "(", "!", "NonPredicated", ".", "contains", "(", "MI", ")", ")", "Predicated", ".", "insert", "(", "MI", ")", ";", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "LiveOutMIs", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "ExitBlocks", ";", "ML", ".", "getExitBlocks", "(", "ExitBlocks", ")", ";", "assert", "(", "ML", ".", "getNumBlocks", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "ExitBlocks", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "MachineBasicBlock", "*", "ExitBB", "=", "ExitBlocks", ".", "front", "(", ")", ";", "for", "(", "const", "MachineBasicBlock", "::", "RegisterMaskPair", "&", "RegMask", ":", "ExitBB", "->", "liveins", "(", ")", ")", "{", "if", "(", "RegMask", ".", "PhysReg", "==", "", ")", "return", "false", ";", "if", "(", "QPRs", "->", "contains", "(", "RegMask", ".", "PhysReg", ")", ")", "if", "(", "auto", "*", "MI", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "Header", ",", "RegMask", ".", "PhysReg", ")", ")", "LiveOutMIs", ".", "insert", "(", "MI", ")", ";", "}", "for", "(", "auto", "*", "MI", ":", "LiveOutMIs", ")", "{", "if", "(", "NonPredicated", ".", "count", "(", "MI", ")", "&&", "FalseLanesUnknown", ".", "contains", "(", "MI", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";"], "File": "ARMLowOverheadLoops30", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79587, "Length": 273, "Cover_Rate": 0.4849023090586146} {"Template_token": ["", "if", "(", "!", "shouldInspect", "(", "MI", ")", ")", "continue", ";", "if", "(", "isVCTP", "(", "&", "MI", ")", "||", "isVPTOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "bool", "isPredicated", "=", "isVectorPredicated", "(", "&", "MI", ")", ";", "bool", "retainsOrReduces", "=", "retainsPreviousHalfElement", "(", "MI", ")", "||", "isHorizontalReduction", "(", "MI", ")", ";", "if", "(", "isPredicated", ")", "Predicated", ".", "insert", "(", "&", "MI", ")", ";", "if", "(", "producesFalseLanesZero", "(", "MI", ",", "QPRs", ",", "RDA", ",", "FalseLanesZero", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "else", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "", ")", "continue", ";", "else", "if", "(", "!", "isPredicated", "&&", "retainsOrReduces", ")", "return", "false", ";", "else", "if", "(", "!", "isPredicated", ")", "FalseLanesUnknown", ".", "insert", "(", "&", "MI", ")", ";", "}", "auto", "HasPredicatedUsers", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ",", "const", "MachineOperand", "&", "MO", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "Predicated", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", ".", "getGlobalUses", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Uses", ")", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "{", "if", "(", "Use", "!=", "MI", "&&", "!", "Predicated", ".", "count", "(", "Use", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "NonPredicated", ";", "for", "(", "auto", "*", "MI", ":", "reverse", "(", "FalseLanesUnknown", ")", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "!", "HasPredicatedUsers", "(", "MI", ",", "MO", ",", "Predicated", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TRI", ".", "getRegAsmName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "", "<<", "*", "MI", ")", ";", "NonPredicated", ".", "insert", "(", "MI", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops30", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79588, "Length": 306, "Cover_Rate": 0.5435168738898757} {"Template_token": ["", "}", "}", "}", "MachineInstr", "*", "VCTP", "=", "VCTPs", ".", "back", "(", ")", ";", "TPNumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ";", "Register", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "CannotInsertWDLSTPBetween", "=", "[", "]", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "E", ")", "{", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "shouldInspect", "(", "*", "I", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "*", "I", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "if", "(", "CannotInsertWDLSTPBetween", "(", "StartInsertPt", ",", "StartInsertBB", "->", "end", "(", ")", ")", ")", "return", "false", ";", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "NumElements", ")", "{", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Preheader", ";", "while", "(", "MBB", "&&", "MBB", "!=", "StartInsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "}", "auto", "IsValidSub", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "int", "ExpectedVecWidth", ")", "{", "return", "-", "getAddSubImmediate", "(", "*", "MI", ")", "==", "ExpectedVecWidth", ";", "}", ";", "MBB", "=", "VCTP", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "Def", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ElementChain", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", ";", "unsigned", "ExpectedVectorWidth", "=", "getTailPredVectorWidth", "(", "VCTP", "->", "getOpcode", "(", ")", ")", ";", "Ignore", ".", "insert", "(", "VCTPs", ".", "begin", "(", ")", ",", "VCTPs", ".", "end", "(", ")", ")", ";", "if", "(", "TryRemove", "(", "Def", ",", "RDA", ",", "ElementChain", ",", "Ignore", ")", ")", "{", "bool", "FoundSub", "=", "false", ";", "for", "(", "auto", "*", "MI", ":", "ElementChain", ")", "{", "if", "(", "isMovRegOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "isSubImmOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{"], "ground_truth": ["if", "(", "FoundSub", "||", "!", "IsValidSub", "(", "MI", ",", "ExpectedVectorWidth", ")", ")", "{"], "File": "ARMLowOverheadLoops30", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79589, "Length": 410, "Cover_Rate": 0.5815602836879432} {"Template_token": ["", "unsigned", "LastOpIdx", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "for", "(", "auto", "&", "Op", ":", "enumerate", "(", "reverse", "(", "MCID", ".", "operands", "(", ")", ")", ")", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "LastOpIdx", "-", "Op", ".", "index", "(", ")", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "", "(", "Op", ".", "value", "(", ")", ".", "OperandType", ")", ")", "{", "VPTState", "::", "addInst", "(", "MI", ")", ";", "IsUse", "=", "true", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "bool", "RequiresExplicitPredication", "=", "(", "MCID", ".", "TSFlags", "&", "", ")", "==", "", ";", "if", "(", "isDomainMVE", "(", "MI", ")", "&&", "RequiresExplicitPredication", ")", "{", "if", "(", "!", "IsUse", "&&", "producesDoubleWidthResult", "(", "*", "MI", ")", ")", "{", "DoubleWidthResultInstrs", ".", "insert", "(", "MI", ")", ";", "return", "true", ";", "}", "LLVM_DEBUG", "(", "if", "(", "!", "IsUse", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "IsUse", ";", "}", "if", "(", "MI", "->", "mayStore", "(", ")", "&&", "!", "ValidateMVEStore", "(", "MI", ",", "&", "ML", ")", ")", "return", "IsUse", ";", "if", "(", "isVectorPredicate", "(", "MI", ")", ")", "{", "if", "(", "!", "isVectorPredicated", "(", "MI", ")", ")", "VPTState", "::", "resetPredicate", "(", "MI", ")", ";", "else", "VPTState", "::", "addPredicate", "(", "MI", ")", ";", "}", "if", "(", "isVPTOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "VPTState", "::", "CreateVPTBlock", "(", "MI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops31", "Func": "ValidateMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79590, "Length": 270, "Cover_Rate": 0.7377049180327869} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "return", "false", ";", "}", "if", "(", "isVCTP", "(", "MI", ")", "&&", "!", "AddVCTP", "(", "MI", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "bool", "IsUse", "=", "false", ";", "unsigned", "LastOpIdx", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "for", "(", "auto", "&", "Op", ":", "enumerate", "(", "reverse", "(", "MCID", ".", "operands", "(", ")", ")", ")", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "LastOpIdx", "-", "Op", ".", "index", "(", ")", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "", "(", "Op", ".", "value", "(", ")", ".", "OperandType", ")", ")", "{", "VPTState", "::", "addInst", "(", "MI", ")", ";", "IsUse", "=", "true", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "bool", "RequiresExplicitPredication", "=", "(", "MCID", ".", "TSFlags", "&", "", ")", "==", "", ";", "if", "(", "isDomainMVE", "(", "MI", ")", "&&", "RequiresExplicitPredication", ")", "{", "if", "(", "!", "IsUse", "&&", "producesDoubleWidthResult", "(", "*", "MI", ")", ")", "{", "DoubleWidthResultInstrs", ".", "insert", "(", "MI", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMLowOverheadLoops31", "Func": "ValidateMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79591, "Length": 229, "Cover_Rate": 0.6256830601092896} {"Template_token": ["", "assert", "(", "!", "VCTPs", ".", "empty", "(", ")", "&&", "", ")", ";", "assert", "(", "ML", ".", "getBlocks", "(", ")", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "DisableTailPredication", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "VPTState", "::", "isValid", "(", "RDA", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ValidateLiveOuts", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "StartInsertPt", "==", "Start", "&&", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "if", "(", "auto", "*", "IterCount", "=", "RDA", ".", "getMIOperand", "(", "Start", ",", "", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", ".", "getGlobalUses", "(", "IterCount", ",", "", ",", "Uses", ")", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "{", "if", "(", "Use", "!=", "Start", "&&", "Use", "!=", "Dec", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Use", ")", ";", "return", "false", ";", "}", "}", "}", "}", "MachineInstr", "*", "VCTP", "=", "VCTPs", ".", "back", "(", ")", ";", "TPNumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ";", "Register", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "CannotInsertWDLSTPBetween", "=", "[", "]", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "E", ")", "{", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "shouldInspect", "(", "*", "I", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "*", "I", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "if", "(", "CannotInsertWDLSTPBetween", "(", "StartInsertPt", ",", "StartInsertBB", "->", "end", "(", ")", ")", ")", "return", "false", ";", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "NumElements", ")", "{", "if", "(", "MBB", "->", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Preheader", ";", "while", "(", "MBB", "&&", "MBB", "!=", "StartInsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "}", "auto", "IsValidSub", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "int", "ExpectedVecWidth", ")", "{", "return", "-", "getAddSubImmediate", "(", "*", "MI", ")", "==", "ExpectedVecWidth", ";", "}", ";", "MBB", "=", "VCTP", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "Def", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ElementChain", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", ";"], "ground_truth": ["unsigned", "ExpectedVectorWidth", "=", "getTailPredVectorWidth", "(", "VCTP", "->", "getOpcode", "(", ")", ")", ";"], "File": "ARMLowOverheadLoops32", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79592, "Length": 522, "Cover_Rate": 0.729050279329609} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "Preheader", ";", "while", "(", "MBB", "&&", "MBB", "!=", "StartInsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "}", "auto", "IsValidSub", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "int", "ExpectedVecWidth", ")", "{", "return", "-", "getAddSubImmediate", "(", "*", "MI", ")", "==", "ExpectedVecWidth", ";", "}", ";", "MBB", "=", "VCTP", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "Def", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ElementChain", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", ";", "unsigned", "ExpectedVectorWidth", "=", "getTailPredVectorWidth", "(", "VCTP", "->", "getOpcode", "(", ")", ")", ";", "Ignore", ".", "insert", "(", "VCTPs", ".", "begin", "(", ")", ",", "VCTPs", ".", "end", "(", ")", ")", ";", "if", "(", "TryRemove", "(", "Def", ",", "RDA", ",", "ElementChain", ",", "Ignore", ")", ")", "{", "bool", "FoundSub", "=", "false", ";", "for", "(", "auto", "*", "MI", ":", "ElementChain", ")", "{", "if", "(", "isMovRegOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "isSubImmOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "FoundSub", "||", "!", "IsValidSub", "(", "MI", ",", "ExpectedVectorWidth", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "FoundSub", "=", "true", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMLowOverheadLoops32", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79593, "Length": 249, "Cover_Rate": 0.3477653631284916} {"Template_token": ["", "if", "(", "Dec", "&&", "End", "&&", "Revert", ")", "break", ";", "}", "LLVM_DEBUG", "(", "if", "(", "Start", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Start", ";", "if", "(", "Dec", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Dec", ";", "if", "(", "End", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "End", ";", ")", ";", "if", "(", "!", "Start", "&&", "!", "Dec", "&&", "!", "End", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "Changed", ";", "}", "else", "if", "(", "!", "(", "Start", "&&", "Dec", "&&", "End", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "End", "->", "getOperand", "(", "", ")", ".", "isMBB", "(", ")", ")", "report_fatal_error", "(", "", ")", ";", "if", "(", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getHeader", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true", ";", "}", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", "->", "getHeader", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", "->", "getHeader", "(", ")", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true", ";", "}", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ",", "", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops34", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79594, "Length": 280, "Cover_Rate": 0.3878116343490305} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "", ")", ";"], "File": "ARMLowOverheadLoops34", "Func": "RevertLoopEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79595, "Length": 123, "Cover_Rate": 0.7935483870967742} {"Template_token": ["", "void", "LowOverheadLoops", "::", "RevertLoopEnd", "(", "MachineInstr", "*", "MI", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops34", "Func": "RevertLoopEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79596, "Length": 141, "Cover_Rate": 0.9096774193548387} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "", ")", ";"], "File": "ARMLowOverheadLoops34", "Func": "RevertWhile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79597, "Length": 116, "Cover_Rate": 0.7341772151898734} {"Template_token": ["", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMLowOverheadLoops34", "Func": "RevertWhile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79598, "Length": 88, "Cover_Rate": 0.5569620253164557} {"Template_token": ["", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "Revert", ")", "{", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "Start", ")", ";", "else", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "Dec", ",", "true", ")", ";", "RevertLoopEnd", "(", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "Start", "=", "ExpandLoopStart", "(", "ML", ",", "Start", ",", "InsertPt", ")", ";", "RemoveDeadBranch", "(", "Start", ")", ";"], "ground_truth": ["End", "=", "ExpandLoopEnd", "(", "ML", ",", "Dec", ",", "End", ")", ";"], "File": "ARMLowOverheadLoops35", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79599, "Length": 173, "Cover_Rate": 0.36268343815513626} {"Template_token": ["", "auto", "IsMoveLR", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Reg", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Reg", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Start", "->", "getParent", "(", ")", ";", "unsigned", "CountReg", "=", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "PredLRDef", "=", "SearchForDef", "(", "Start", ",", "MBB", "->", "rend", "(", ")", ",", "", ")", ";", "if", "(", "PredLRDef", "&&", "!", "IsMoveLR", "(", "PredLRDef", ",", "CountReg", ")", ")", "PredLRDef", "=", "nullptr", ";", "MachineInstr", "*", "SuccLRDef", "=", "SearchForDef", "(", "Start", ",", "MBB", "->", "end", "(", ")", ",", "", ")", ";", "if", "(", "SuccLRDef", "&&", "!", "IsMoveLR", "(", "SuccLRDef", ",", "CountReg", ")", ")", "SuccLRDef", "=", "nullptr", ";", "if", "(", "SuccLRDef", ")", "{", "MachineBasicBlock", "::", "iterator", "End", "(", "SuccLRDef", ")", ";", "if", "(", "!", "SearchForDef", "(", "Start", ",", "End", ",", "CountReg", ")", ")", "{", "return", "SuccLRDef", ";", "}", "else", "SuccLRDef", "=", "nullptr", ";", "}"], "ground_truth": ["if", "(", "PredLRDef", ")", "{"], "File": "ARMLowOverheadLoops35", "Func": "IsSafeToDefineLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79600, "Length": 195, "Cover_Rate": 0.5619596541786743} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "bool", "SetFlags", "=", "false", ";", "if", "(", "AllowFlags", ")", "{", "if", "(", "auto", "*", "Def", "=", "SearchForDef", "(", "MI", ",", "MBB", "->", "end", "(", ")", ",", "", ")", ")", "{", "if", "(", "!", "SearchForUse", "(", "MI", ",", "MBB", "->", "end", "(", ")", ",", "", ")", "&&", "Def", "->", "getOpcode", "(", ")", "==", "", ")", "SetFlags", "=", "true", ";", "}", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "if", "(", "SetFlags", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["MIB", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", "true", ")", ";"], "File": "ARMLowOverheadLoops35", "Func": "RevertLoopDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79601, "Length": 175, "Cover_Rate": 0.7882882882882883} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["if", "(", "SetFlags", ")", "{"], "File": "ARMLowOverheadLoops35", "Func": "RevertLoopDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79602, "Length": 74, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "MF", "->", "getProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "TracksLiveness", ")", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "*", "MF", ")", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", "->", "front", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "ML", ":", "MLI", ")", "{", "if", "(", "!", "ML", "->", "getParentLoop", "(", ")", ")", "Changed", "|=", "ProcessLoop", "(", "ML", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops35", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79603, "Length": 105, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "Reg", ")", "continue", ";", "return", "&", "MI", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops35", "Func": "SearchForDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79604, "Length": 44, "Cover_Rate": 0.5365853658536586} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "Reg", ")", "continue", ";", "return", "&", "MI", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops35", "Func": "SearchForUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79605, "Length": 31, "Cover_Rate": 0.36046511627906974} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "uint64_t", "Flags", "=", "MCID", ".", "TSFlags", ";"], "ground_truth": ["if", "(", "(", "Flags", "&", "", ")", "!=", "", ")", "return", ";"], "File": "ARMLowOverheadLoops36", "Func": "AnalyseMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79606, "Length": 30, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "void", "LowOverheadLoop", "::", "CheckLegality", "(", "BasicBlockUtils", "*", "BBUtils", ",", "ReachingDefAnalysis", "*", "RDA", ",", "MachineLoopInfo", "*", "MLI", ")", "{", "if", "(", "Revert", ")", "return", ";", "if", "(", "!", "End", "->", "getOperand", "(", "", ")", ".", "isMBB", "(", ")", ")", "report_fatal_error", "(", "", ")", ";", "if", "(", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getHeader", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true", ";", "return", ";", "}", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", "->", "getHeader", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", "->", "getHeader", "(", ")", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true", ";", "return", ";", "}", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ",", "", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true", ";"], "ground_truth": ["return", ";"], "File": "ARMLowOverheadLoops36", "Func": "CheckLegality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79607, "Length": 204, "Cover_Rate": 0.6455696202531646} {"Template_token": ["", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "if", "(", "!", "LoLoop", ".", "Dec", "||", "LoLoop", ".", "End", "||", "LoLoop", ".", "Revert", ")", "continue", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", "&&", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "LoLoop", ".", "Revert", "=", "true", ";", "break", ";", "}", "}", "}", "}", "LLVM_DEBUG", "(", "LoLoop", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "LoLoop", ".", "FoundAllComponents", "(", ")", ")", "return", "false", ";", "LoLoop", ".", "CheckLegality", "(", "BBUtils", ".", "get", "(", ")", ",", "RDA", ",", "MLI", ")", ";", "Expand", "(", "LoLoop", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops36", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79608, "Length": 269, "Cover_Rate": 0.5203094777562862} {"Template_token": ["", ")", ";", "return", "false", ";", "}", "}", "Register", "NumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RDA", "->", "getReachingDef", "(", "VCTP", ",", "NumElements", ")", ">=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineBasicBlock", "*", "InsertBB", "=", "InsertPt", "->", "getParent", "(", ")", ";", "if", "(", "!", "RDA", "->", "isReachingDefLiveOut", "(", "InsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", "->", "getLocalLiveOutMIDef", "(", "InsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "IsSafeToMove", "<", "MachineBasicBlock", "::", "reverse_iterator", ">", "(", "ElemDef", ",", "InsertPt", ",", "RDA", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insert", "(", "MachineBasicBlock", "::", "iterator", "(", "InsertPt", ")", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "IsSafeToMove", "<", "MachineBasicBlock", "::", "iterator", ">", "(", "InsertPt", ",", "ElemDef", ",", "RDA", ")", ")", "{", "InsertPt", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "InsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "return", "false", ";", "}", "}", "auto", "CannotProvideElements", "=", "[", "&", "RDA", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "NumElements", ")", "{", "if", "(", "RDA", "->", "getReachingDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ">=", "", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ";", "if", "(", "!", "MBB", ")", "return", "false", ";", "while", "(", "MBB", "!=", "InsertBB", ")", "{"], "ground_truth": ["if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "return", "false", ";"], "File": "ARMLowOverheadLoops36", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79609, "Length": 289, "Cover_Rate": 0.6422222222222222} {"Template_token": ["", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "Start", ")", ";", "LoLoop", ".", "End", "=", "ExpandLoopEnd", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "End", ")", ";", "if", "(", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", ")", "ConvertVPTBlocks", "(", "LoLoop", ")", ";", "for", "(", "auto", "*", "I", ":", "LoLoop", ".", "ToRemove", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops37", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79610, "Length": 142, "Cover_Rate": 0.3183856502242152} {"Template_token": ["", "if", "(", "auto", "*", "LRDef", "=", "RDA", ".", "getReachingMIDef", "(", "Start", ",", "", ")", ")", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", ".", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "return", "LRDef", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "MBB", ",", "", ")", ")", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", ".", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "return", "LRDef", ";", "return", "RDA", ".", "isSafeToDefRegAt", "(", "Start", ",", "", ")", "?", "Start", ":", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops37", "Func": "isSafeToDefineLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79611, "Length": 87, "Cover_Rate": 0.40654205607476634} {"Template_token": ["", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Remove", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", "=", "{", "LoLoop", ".", "Start", ",", "LoLoop", ".", "Dec", ",", "LoLoop", ".", "End", ",", "LoLoop", ".", "InsertPt", "}", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Chain", "=", "{", "Def", "}", ";", "while", "(", "!", "Chain", ".", "empty", "(", ")", ")", "{", "MachineInstr", "*", "MI", "=", "Chain", ".", "back", "(", ")", ";", "Chain", ".", "pop_back", "(", ")", ";", "MachineInstr", "*", "IT", "=", "nullptr", ";", "if", "(", "TII", "->", "getPredicate", "(", "*", "MI", ")", "!=", "", ")", "{", "auto", "PrevMI", "=", "std", "::", "prev", "(", "MI", "->", "getIterator", "(", ")", ")", ";", "auto", "NextMI", "=", "std", "::", "next", "(", "MI", "->", "getIterator", "(", ")", ")", ";", "if", "(", "PrevMI", "->", "getOpcode", "(", ")", "==", "", "&&", "TII", "->", "getPredicate", "(", "*", "NextMI", ")", "==", "", ")", "IT", "=", "&", "*", "PrevMI", ";", "else", "return", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops37", "Func": "IterationCountDCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79612, "Length": 152, "Cover_Rate": 0.46200607902735563} {"Template_token": ["", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Remove", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", "=", "{", "LoLoop", ".", "Start", ",", "LoLoop", ".", "Dec", ",", "LoLoop", ".", "End", ",", "LoLoop", ".", "InsertPt", "}", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Chain", "=", "{", "Def", "}", ";", "while", "(", "!", "Chain", ".", "empty", "(", ")", ")", "{", "MachineInstr", "*", "MI", "=", "Chain", ".", "back", "(", ")", ";", "Chain", ".", "pop_back", "(", ")", ";", "MachineInstr", "*", "IT", "=", "nullptr", ";", "if", "(", "TII", "->", "getPredicate", "(", "*", "MI", ")", "!=", "", ")", "{", "auto", "PrevMI", "=", "std", "::", "prev", "(", "MI", "->", "getIterator", "(", ")", ")", ";", "auto", "NextMI", "=", "std", "::", "next", "(", "MI", "->", "getIterator", "(", ")", ")", ";", "if", "(", "PrevMI", "->", "getOpcode", "(", ")", "==", "", "&&", "TII", "->", "getPredicate", "(", "*", "NextMI", ")", "==", "", ")", "IT", "=", "&", "*", "PrevMI", ";", "else", "return", ";", "}", "if", "(", "RDA", "->", "isSafeToRemove", "(", "MI", ",", "Remove", ",", "Ignore", ")", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", "||", "MO", ".", "getReg", "(", ")", "==", "", ")", "continue", ";"], "File": "ARMLowOverheadLoops37", "Func": "IterationCountDCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79613, "Length": 205, "Cover_Rate": 0.6231003039513677} {"Template_token": ["", "MF", "=", "ML", ".", "getHeader", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops37", "Func": "LowOverheadLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79614, "Length": 13, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "MF", "=", "ML", ".", "getHeader", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops37", "Func": "LowOverheadLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79615, "Length": 13, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "for", "(", "auto", "*", "MBB", ":", "ML", "->", "getBlocks", "(", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getName", "(", ")", "<<", "", ";", ")", ";", "std", "::", "function", "<", "MachineInstr", "*", "(", "MachineBasicBlock", "*", ")", ">", "SearchForStart", "=", "[", "&", "SearchForStart", "]", "(", "MachineBasicBlock", "*", "MBB", ")", "->", "MachineInstr", "*", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "MI", ")", ")", "return", "&", "MI", ";", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "*", "ML", ",", "*", "MLI", ",", "*", "RDA", ")", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "LoLoop", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "LoLoop", ".", "FoundAllComponents", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", "->", "getReachingLocalUses", "(", "LoLoop", ".", "Dec", ",", "", ",", "Uses", ")", ";", "if", "(", "Uses", ".", "size", "(", ")", ">", "", "||", "!", "Uses", ".", "count", "(", "LoLoop", ".", "End", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LoLoop", ".", "Revert", "=", "true", ";", "}"], "ground_truth": ["LoLoop", ".", "CheckLegality", "(", "BBUtils", ".", "get", "(", ")", ")", ";"], "File": "ARMLowOverheadLoops37", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79616, "Length": 397, "Cover_Rate": 0.7179023508137432} {"Template_token": ["", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "*", "ML", ",", "*", "MLI", ",", "*", "RDA", ")", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "LoLoop", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "LoLoop", ".", "FoundAllComponents", "(", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "ARMLowOverheadLoops37", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79617, "Length": 248, "Cover_Rate": 0.4484629294755877} {"Template_token": ["", "}", "while", "(", "MBB", "!=", "InsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "}", "auto", "IsValidSub", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "unsigned", "ExpectedVecWidth", ")", "{", "unsigned", "ImmOpIdx", "=", "", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "ImmOpIdx", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "ImmOpIdx", "=", "", ";", "break", ";", "}", "return", "MI", "->", "getOperand", "(", "ImmOpIdx", ")", ".", "getImm", "(", ")", "==", "ExpectedVecWidth", ";", "}", ";", "MBB", "=", "VCTP", "->", "getParent", "(", ")", ";", "if", "(", "MachineInstr", "*", "Def", "=", "RDA", ".", "getReachingMIDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ElementChain", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", "=", "{", "VCTP", "}", ";", "unsigned", "ExpectedVectorWidth", "=", "getTailPredVectorWidth", "(", "VCTP", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "RDA", ".", "isSafeToRemove", "(", "Def", ",", "ElementChain", ",", "Ignore", ")", ")", "{", "bool", "FoundSub", "=", "false", ";", "for", "(", "auto", "*", "MI", ":", "ElementChain", ")", "{", "if", "(", "isMovRegOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "isSubImmOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{"], "ground_truth": ["if", "(", "FoundSub", "||", "!", "IsValidSub", "(", "MI", ",", "ExpectedVectorWidth", ")", ")", "return", "false", ";"], "File": "ARMLowOverheadLoops37", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79618, "Length": 248, "Cover_Rate": 0.33066666666666666} {"Template_token": ["", "if", "(", "!", "ST", ".", "hasLOB", "(", ")", ")", "return", "false", ";", "MF", "=", "&", "mf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MF", "->", "getName", "(", ")", "<<", "", ")", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "RDA", "=", "&", "getAnalysis", "<", "ReachingDefAnalysis", ">", "(", ")", ";", "MF", "->", "getProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "TracksLiveness", ")", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "*", "MF", ")", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", "->", "front", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "ML", ":", "*", "MLI", ")", "{"], "ground_truth": ["if", "(", "!", "ML", "->", "getParentLoop", "(", ")", ")", "Changed", "|=", "ProcessLoop", "(", "ML", ")", ";"], "File": "ARMLowOverheadLoops38", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79619, "Length": 159, "Cover_Rate": 0.7989949748743719} {"Template_token": ["", "if", "(", "!", "End", "->", "getOperand", "(", "", ")", ".", "isMBB", "(", ")", ")", "report_fatal_error", "(", "", ")", ";", "if", "(", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getHeader", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true", ";", "return", ";", "}", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", "->", "getHeader", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", "->", "getHeader", "(", ")", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true", ";", "return", ";", "}", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ",", "", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["Revert", "=", "true", ";"], "File": "ARMLowOverheadLoops39", "Func": "CheckLegality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79620, "Length": 178, "Cover_Rate": 0.5668789808917197} {"Template_token": ["", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", "->", "getHeader", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", "->", "getHeader", "(", ")", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true", ";", "return", ";", "}"], "ground_truth": ["if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ",", "", ")", ")", ")", "{"], "File": "ARMLowOverheadLoops39", "Func": "CheckLegality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79621, "Length": 110, "Cover_Rate": 0.3503184713375796} {"Template_token": ["", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ",", "true", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "Start", ")", ";"], "ground_truth": ["LoLoop", ".", "End", "=", "ExpandLoopEnd", "(", "LoLoop", ")", ";"], "File": "ARMLowOverheadLoops39", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79622, "Length": 144, "Cover_Rate": 0.32653061224489793} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Killed", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Dead", ";", "if", "(", "auto", "*", "Def", "=", "RDA", "->", "getReachingMIDef", "(", "LoLoop", ".", "Start", ",", "LoLoop", ".", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Visited", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Remove", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", "=", "{", "LoLoop", ".", "Start", ",", "LoLoop", ".", "Dec", ",", "LoLoop", ".", "End", ",", "LoLoop", ".", "VCTP", ",", "LoLoop", ".", "InsertPt", "}", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Chain", "=", "{", "Def", "}", ";", "while", "(", "!", "Chain", ".", "empty", "(", ")", ")", "{", "MachineInstr", "*", "MI", "=", "Chain", ".", "back", "(", ")", ";", "Chain", ".", "pop_back", "(", ")", ";", "if", "(", "IsSafeToRemove", "(", "MI", ",", "RDA", ",", "Visited", ",", "Remove", ",", "Ignore", ")", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", "||", "MO", ".", "getReg", "(", ")", "==", "", ")", "continue", ";", "if", "(", "auto", "*", "Op", "=", "RDA", "->", "getReachingMIDef", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ")", ")", "Chain", ".", "push_back", "(", "Op", ")", ";", "}", "Ignore", ".", "insert", "(", "MI", ")", ";", "}", "}", "LoLoop", ".", "ToRemove", ".", "insert", "(", "Remove", ".", "begin", "(", ")", ",", "Remove", ".", "end", "(", ")", ")", ";", "}", "}", "MachineInstr", "*", "InsertPt", "=", "LoLoop", ".", "InsertPt", ";"], "ground_truth": ["MachineInstr", "*", "Start", "=", "LoLoop", ".", "Start", ";"], "File": "ARMLowOverheadLoops39", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79623, "Length": 263, "Cover_Rate": 0.6073903002309469} {"Template_token": ["", "return", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "CountReg", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Start", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", "->", "getReachingMIDef", "(", "Start", ",", "", ")", ")", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", "->", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "return", "LRDef", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", "->", "getLocalLiveOutMIDef", "(", "MBB", ",", "", ")", ")", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", "->", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "return", "LRDef", ";", "if", "(", "!", "RDA", "->", "isRegUsedAfter", "(", "Start", ",", "", ")", ")", "return", "Start", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMLowOverheadLoops39", "Func": "IsSafeToDefineLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79624, "Length": 150, "Cover_Rate": 0.6880733944954128} {"Template_token": ["", "LowOverheadLoop", "(", "MachineLoop", "*", "ML", ",", "MachineLoopInfo", "*", "MLI", ",", "ReachingDefAnalysis", "*", "RDA", ")", ":", "ML", "(", "ML", ")", ",", "MLI", "(", "MLI", ")", ",", "RDA", "(", "RDA", ")", "{"], "ground_truth": ["MF", "=", "ML", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", ";"], "File": "ARMLowOverheadLoops39", "Func": "LowOverheadLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79625, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "if", "(", "IsSafeToMove", "<", "MachineBasicBlock", "::", "reverse_iterator", ">", "(", "ElemDef", ",", "StartInsertPt", ",", "RDA", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insert", "(", "MachineBasicBlock", "::", "iterator", "(", "StartInsertPt", ")", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "IsSafeToMove", "<", "MachineBasicBlock", "::", "iterator", ">", "(", "StartInsertPt", ",", "ElemDef", ",", "RDA", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "NumElements", ")", "{", "if", "(", "RDA", "->", "getReachingDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ">=", "", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ";", "if", "(", "!", "MBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "while", "(", "MBB", "!=", "InsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "}", "auto", "IsValidSub", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "unsigned", "ExpectedVecWidth", ")", "{", "unsigned", "ImmOpIdx", "=", "", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "ImmOpIdx", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "ImmOpIdx", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMLowOverheadLoops39", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79627, "Length": 305, "Cover_Rate": 0.39405684754521964} {"Template_token": ["", "LLVM_DEBUG", "(", "if", "(", "Start", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Start", ";", "if", "(", "Dec", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Dec", ";", "if", "(", "End", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "End", ";", ")", ";", "if", "(", "!", "Start", "&&", "!", "Dec", "&&", "!", "End", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "Changed", ";", "}", "else", "if", "(", "!", "(", "Start", "&&", "Dec", "&&", "End", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "End", "->", "getOperand", "(", "", ")", ".", "isMBB", "(", ")", "||", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getHeader", "(", ")", ")", "report_fatal_error", "(", "", ")", ";", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", "->", "getHeader", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", "->", "getHeader", "(", ")", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true", ";", "}", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ",", "", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["Revert", "=", "true", ";"], "File": "ARMLowOverheadLoops3", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79628, "Length": 251, "Cover_Rate": 0.3669590643274854} {"Template_token": ["", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "End", "=", "&", "MI", ";", "else", "if", "(", "IsLoopStart", "(", "MI", ")", ")", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "Revert", "=", "true", ";", "if", "(", "!", "Dec", ")", "continue", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", ")", "Revert", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ";", "}", "if", "(", "Dec", "&&", "End", "&&", "Revert", ")", "break", ";", "}", "LLVM_DEBUG", "(", "if", "(", "Start", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Start", ";", "if", "(", "Dec", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Dec", ";", "if", "(", "End", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "End", ";", ")", ";", "if", "(", "!", "Start", "&&", "!", "Dec", "&&", "!", "End", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "Changed", ";", "}", "else", "if", "(", "!", "(", "Start", "&&", "Dec", "&&", "End", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "End", "->", "getOperand", "(", "", ")", ".", "isMBB", "(", ")", "||", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getHeader", "(", ")", ")", "report_fatal_error", "(", "", ")", ";", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", "->", "getHeader", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", "->", "getHeader", "(", ")", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true", ";", "}"], "ground_truth": ["if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ",", "", ")", ")", ")", "{"], "File": "ARMLowOverheadLoops3", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79629, "Length": 343, "Cover_Rate": 0.5014619883040936} {"Template_token": ["", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "LoLoop", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "LoLoop", ".", "FoundAllComponents", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Visited", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", "=", "{", "LoLoop", ".", "End", "}", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Remove", ";"], "ground_truth": ["if", "(", "!", "IsSafeToRemove", "(", "LoLoop", ".", "Dec", ",", "RDA", ",", "Visited", ",", "Remove", ",", "Ignore", ")", ")", "{"], "File": "ARMLowOverheadLoops6", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79630, "Length": 207, "Cover_Rate": 0.3484848484848485} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "MachineBasicBlock", "*", "Pred", "=", "nullptr", ";", "for", "(", "auto", "*", "MBB", ":", "ML", "->", "getHeader", "(", ")", "->", "predecessors", "(", ")", ")", "{", "if", "(", "!", "ML", "->", "contains", "(", "MBB", ")", ")", "{", "if", "(", "Pred", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Start", "=", "nullptr", ";", "break", ";", "}", "Pred", "=", "MBB", ";", "Start", "=", "SearchForStart", "(", "MBB", ")", ";", "}", "}", "}", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "End", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "Revert", "=", "true", ";", "if", "(", "!", "Dec", ")", "continue", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", ")", "Revert", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ";", "}", "if", "(", "Dec", "&&", "End", "&&", "Revert", ")", "break", ";", "}", "if", "(", "!", "Start", "&&", "!", "Dec", "&&", "!", "End", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "Changed", ";"], "ground_truth": ["}", "if", "(", "!", "(", "Start", "&&", "Dec", "&&", "End", ")", ")", "{"], "File": "ARMLowOverheadLoops7", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79632, "Length": 250, "Cover_Rate": 0.42517006802721086} {"Template_token": ["", "}", "}", "}", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "End", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "Revert", "=", "true", ";", "if", "(", "!", "Dec", ")", "continue", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", ")", "Revert", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ";", "}", "if", "(", "Dec", "&&", "End", "&&", "Revert", ")", "break", ";", "}", "if", "(", "!", "Start", "&&", "!", "Dec", "&&", "!", "End", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "Changed", ";", "}", "if", "(", "!", "(", "Start", "&&", "Dec", "&&", "End", ")", ")", "{", "report_fatal_error", "(", "", ")", ";", "}", "if", "(", "!", "End", "->", "getOperand", "(", "", ")", ".", "isMBB", "(", ")", "||", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getHeader", "(", ")", ")", "report_fatal_error", "(", "", ")", ";"], "ground_truth": ["if", "(", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", "->", "getHeader", "(", ")", ",", "", ")", ")", "{"], "File": "ARMLowOverheadLoops7", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79633, "Length": 234, "Cover_Rate": 0.3979591836734694} {"Template_token": ["", "case", "", ":", "{", "return", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "I", "->", "memoperands", "(", ")", ".", "size", "(", ")", "==", "", "&&", "GetFrameIndex", "(", "I", "->", "memoperands", "(", ")", ".", "front", "(", ")", ")", ">=", "", ";", "}", "default", ":", "return", "false", ";", "}", "}", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "IsStackOp", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "memoperands", "(", ")", ".", "size", "(", ")", "==", "", ")", "return", "false", ";", "int", "FI", "=", "GetFrameIndex", "(", "MI", "->", "memoperands", "(", ")", ".", "front", "(", ")", ")", ";", "MachineFrameInfo", "FrameInfo", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFrameInfo", "(", ")", ";", "if", "(", "FI", "==", "-", "", "||", "!", "FrameInfo", ".", "isSpillSlotObjectIndex", "(", "FI", ")", ")", "return", "false", ";", "SmallVector", "<", "MachineBasicBlock", "*", ">", "Frontier", ";"], "ground_truth": ["ML", "->", "getExitBlocks", "(", "Frontier", ")", ";"], "File": "ARMLowOverheadLoops8", "Func": "ValidateMVEStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79634, "Length": 155, "Cover_Rate": 0.3362255965292842} {"Template_token": ["", "ML", "->", "getExitBlocks", "(", "Frontier", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "Visited", "{", "MI", "->", "getParent", "(", ")", "}", ";", "unsigned", "Idx", "=", "", ";", "while", "(", "Idx", "<", "Frontier", ".", "size", "(", ")", ")", "{", "MachineBasicBlock", "*", "BB", "=", "Frontier", "[", "Idx", "]", ";", "bool", "LookAtSuccessors", "=", "true", ";", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "!", "IsStackOp", "(", "&", "I", ")", "||", "I", ".", "memoperands", "(", ")", ".", "size", "(", ")", "==", "", ")", "continue", ";", "if", "(", "GetFrameIndex", "(", "I", ".", "memoperands", "(", ")", ".", "front", "(", ")", ")", "!=", "FI", ")", "continue", ";", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "{", "LookAtSuccessors", "=", "false", ";", "break", ";", "}", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "if", "(", "LookAtSuccessors", ")", "{", "for", "(", "auto", "Succ", ":", "BB", "->", "successors", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "Visited", ".", "contains", "(", "Succ", ")", "&&", "!", "is_contained", "(", "Frontier", ",", "Succ", ")", ")", "Frontier", ".", "push_back", "(", "Succ", ")", ";"], "File": "ARMLowOverheadLoops8", "Func": "ValidateMVEStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79635, "Length": 179, "Cover_Rate": 0.3882863340563991} {"Template_token": ["", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "MF", ")", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "ML", ":", "MLI", ")", "{", "if", "(", "!", "ML", "->", "getParentLoop", "(", ")", ")", "Changed", "|=", "ProcessLoop", "(", "ML", ")", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops9", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79636, "Length": 68, "Cover_Rate": 0.4276729559748428} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "", ")", ";", "auto", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "MF", ")", ")", ";"], "ground_truth": ["BBUtils", "->", "computeAllBlockSizes", "(", ")", ";"], "File": "ARMLowOverheadLoops9", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79637, "Length": 79, "Cover_Rate": 0.4968553459119497} {"Template_token": ["", "Blocks", ".", "back", "(", ")", ".", "insert", "(", "MI", ")", ";", "PredicatedInsts", ".", "emplace", "(", "MI", ",", "std", "::", "make_unique", "<", "PredicatedMI", ">", "(", "MI", ",", "CurrentPredicates", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "addInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79639, "Length": 31, "Cover_Rate": 0.775} {"Template_token": ["", "static", "void", "addPredicate", "(", "MachineInstr", "*", "MI", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "CurrentPredicates", ".", "insert", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "addPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79640, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "LowOverheadLoop", "::", "AddVCTP", "(", "MachineInstr", "*", "MI", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "if", "(", "VCTPs", ".", "empty", "(", ")", ")", "{", "VCTPs", ".", "push_back", "(", "MI", ")", ";", "return", "true", ";", "}", "MachineInstr", "*", "Prev", "=", "VCTPs", ".", "back", "(", ")", ";", "if", "(", "!", "Prev", "->", "getOperand", "(", "", ")", ".", "isIdenticalTo", "(", "MI", "->", "getOperand", "(", "", ")", ")", "||", "!", "RDA", ".", "hasSameReachingDef", "(", "Prev", ",", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMLowOverheadLoops", "Func": "AddVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79641, "Length": 111, "Cover_Rate": 0.9024390243902439} {"Template_token": ["", "}", "MachineInstr", "*", "Prev", "=", "VCTPs", ".", "back", "(", ")", ";", "if", "(", "!", "Prev", "->", "getOperand", "(", "", ")", ".", "isIdenticalTo", "(", "MI", "->", "getOperand", "(", "", ")", ")", "||", "!", "RDA", ".", "hasSameReachingDef", "(", "Prev", ",", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "VCTPs", ".", "push_back", "(", "MI", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMLowOverheadLoops", "Func": "AddVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79642, "Length": 81, "Cover_Rate": 0.6585365853658537} {"Template_token": ["", "LowOverheadLoops", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "ARMLowOverheadLoops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79645, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "LowOverheadLoops", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "ARMLowOverheadLoops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79646, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "producesDoubleWidthResult", "(", "MI", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "ARMLowOverheadLoops", "Func": "canGenerateNonZeros", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79647, "Length": 41, "Cover_Rate": 0.6212121212121212} {"Template_token": ["", "for", "(", "auto", "*", "MI", ":", "Insts", ")", "if", "(", "isVCTP", "(", "MI", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "containsVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79648, "Length": 22, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "assert", "(", "MI", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", "==", "", "&&", "", ")", ";", "MI", "->", "getOperand", "(", "PIdx", ")", ".", "setImm", "(", "", ")", ";", "MI", "->", "getOperand", "(", "PIdx", "+", "", ")", ".", "setReg", "(", "", ")", ";", "}", ";", "for", "(", "auto", "&", "Block", ":", "LoLoop", ".", "getVPTBlocks", "(", ")", ")", "{", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "auto", "ReplaceVCMPWithVPT", "=", "[", "&", "]", "(", "MachineInstr", "*", "&", "TheVCMP", ",", "MachineInstr", "*", "At", ")", "{", "assert", "(", "TheVCMP", "&&", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "At", "->", "getParent", "(", ")", ",", "At", ",", "At", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "VCMPOpcodeToVPT", "(", "TheVCMP", "->", "getOpcode", "(", ")", ")", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "TheVCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "TheVCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "TheVCMP", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "TheVCMP", ")", ";", "TheVCMP", "=", "nullptr", ";", "}", ";", "if", "(", "VPTState", "::", "isEntryPredicatedOnVCTP", "(", "Block", ",", "true", ")", ")", "{", "MachineInstr", "*", "VPST", "=", "Insts", ".", "front", "(", ")", ";", "if", "(", "VPTState", "::", "hasUniformPredicate", "(", "Block", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "VPST", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Insts", ".", "size", "(", ")", ";", "++", "i", ")", "RemovePredicate", "(", "Insts", "[", "i", "]", ")", ";", "}", "else", "{", "MachineInstr", "*", "Divergent", "=", "VPTState", "::", "getDivergent", "(", "Block", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Divergent", "->", "getParent", "(", ")", ";", "auto", "DivergentNext", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Divergent", ")", ";", "while", "(", "DivergentNext", "!=", "MBB", "->", "end", "(", ")", "&&", "DivergentNext", "->", "isDebugInstr", "(", ")", ")", "++", "DivergentNext", ";", "bool", "DivergentNextIsPredicated", "=", "DivergentNext", "!=", "MBB", "->", "end", "(", ")", "&&", "getVPTInstrPredicate", "(", "*", "DivergentNext", ")", "!=", "", ";", "for", "(", "auto", "I", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "VPST", ")", ",", "E", "=", "DivergentNext", ";", "I", "!=", "E", ";", "++", "I", ")", "RemovePredicate", "(", "&", "*", "I", ")", ";", "MachineInstr", "*", "VCMP", "=", "VCMPOpcodeToVPT", "(", "Divergent", "->", "getOpcode", "(", ")", ")", "!=", "", "?", "Divergent", ":", "nullptr", ";", "if", "(", "DivergentNextIsPredicated", ")", "{", "if", "(", "!", "VCMP", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "Divergent", "->", "getParent", "(", ")", ",", "Divergent", ",", "Divergent", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "else", "{", "ReplaceVCMPWithVPT", "(", "VCMP", ",", "VCMP", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79649, "Length": 490, "Cover_Rate": 0.5568181818181818} {"Template_token": ["", "MIB", ".", "add", "(", "TheVCMP", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "TheVCMP", ")", ";", "TheVCMP", "=", "nullptr", ";", "}", ";", "if", "(", "VPTState", "::", "isEntryPredicatedOnVCTP", "(", "Block", ",", "true", ")", ")", "{", "MachineInstr", "*", "VPST", "=", "Insts", ".", "front", "(", ")", ";", "if", "(", "VPTState", "::", "hasUniformPredicate", "(", "Block", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "VPST", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Insts", ".", "size", "(", ")", ";", "++", "i", ")", "RemovePredicate", "(", "Insts", "[", "i", "]", ")", ";", "}", "else", "{", "MachineInstr", "*", "Divergent", "=", "VPTState", "::", "getDivergent", "(", "Block", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Divergent", "->", "getParent", "(", ")", ";", "auto", "DivergentNext", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Divergent", ")", ";", "while", "(", "DivergentNext", "!=", "MBB", "->", "end", "(", ")", "&&", "DivergentNext", "->", "isDebugInstr", "(", ")", ")", "++", "DivergentNext", ";", "bool", "DivergentNextIsPredicated", "=", "DivergentNext", "!=", "MBB", "->", "end", "(", ")", "&&", "getVPTInstrPredicate", "(", "*", "DivergentNext", ")", "!=", "", ";", "for", "(", "auto", "I", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "VPST", ")", ",", "E", "=", "DivergentNext", ";", "I", "!=", "E", ";", "++", "I", ")", "RemovePredicate", "(", "&", "*", "I", ")", ";", "MachineInstr", "*", "VCMP", "=", "VCMPOpcodeToVPT", "(", "Divergent", "->", "getOpcode", "(", ")", ")", "!=", "", "?", "Divergent", ":", "nullptr", ";", "if", "(", "DivergentNextIsPredicated", ")", "{", "if", "(", "!", "VCMP", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "Divergent", "->", "getParent", "(", ")", ",", "Divergent", ",", "Divergent", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "else", "{", "ReplaceVCMPWithVPT", "(", "VCMP", ",", "VCMP", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "VPST", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "VPST", ")", ";", "}", "else", "if", "(", "Block", ".", "containsVCTP", "(", ")", ")", "{", "MachineInstr", "*", "VPST", "=", "Insts", ".", "front", "(", ")", ";", "if", "(", "Block", ".", "size", "(", ")", "==", "", ")", "{", "assert", "(", "VPST", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "VPST", ")", ";", "}", "else", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "VPST", ")", ";", "}", "else", "if", "(", "Insts", ".", "front", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["MachineInstr", "*", "VPST", "=", "Insts", ".", "front", "(", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79650, "Length": 442, "Cover_Rate": 0.5022727272727273} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createLowOverheadLoopsPass", "(", ")", "{"], "ground_truth": ["return", "new", "LowOverheadLoops", "(", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "createARMLowOverheadLoopsPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79651, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "assert", "(", "(", "CurrentPredicates", ".", "size", "(", ")", "||", "MI", "->", "getParent", "(", ")", "->", "isLiveIn", "(", "", ")", ")", "&&", "", ")", ";", "Blocks", ".", "emplace_back", "(", "MI", ")", ";"], "ground_truth": ["PredicatedInsts", ".", "emplace", "(", "MI", ",", "std", "::", "make_unique", "<", "PredicatedMI", ">", "(", "MI", ",", "CurrentPredicates", ")", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "CreateVPTBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79654, "Length": 50, "Cover_Rate": 0.8064516129032258} {"Template_token": ["", "if", "(", "!", "VCTPs", ".", "empty", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "MI", ":", "VCTPs", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ";", "}"], "ground_truth": ["if", "(", "!", "FoundAllComponents", "(", ")", ")", "dbgs", "(", ")", "<<", "", ";"], "File": "ARMLowOverheadLoops", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79655, "Length": 47, "Cover_Rate": 0.42342342342342343} {"Template_token": ["", "if", "(", "!", "VCTPs", ".", "empty", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "MI", ":", "VCTPs", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ";", "}", "if", "(", "!", "FoundAllComponents", "(", ")", ")", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["else", "if", "(", "!", "(", "Start", "&&", "Dec", "&&", "End", ")", ")", "dbgs", "(", ")", "<<", "", ";"], "File": "ARMLowOverheadLoops", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79656, "Length": 65, "Cover_Rate": 0.5855855855855856} {"Template_token": ["", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "auto", "ExpandVMOVCopies", "=", "[", "this", "]", "(", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "&", "VMOVCopies", ")", "{", "for", "(", "auto", "*", "MI", ":", "VMOVCopies", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "Register", "Dst", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "MIB1", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", "+", "(", "Dst", "-", "", ")", "*", "", ")", ".", "addReg", "(", "", "+", "(", "Src", "-", "", ")", "*", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "(", "void", ")", "MIB1", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB1", ")", ";", "auto", "MIB2", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", "+", "(", "Dst", "-", "", ")", "*", "", "+", "", ")", ".", "addReg", "(", "", "+", "(", "Src", "-", "", ")", "*", "", "+", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB2", ")", ";", "(", "void", ")", "MIB2", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "isWhileLoopStart", "(", "*", "LoLoop", ".", "Start", ")", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "RevertDo", "(", "LoLoop", ".", "Start", ")", ";", "if", "(", "LoLoop", ".", "Dec", "==", "LoLoop", ".", "End", ")", "RevertLoopEndDec", "(", "LoLoop", ".", "End", ")", ";", "else", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ")", ")", ";", "}", "else", "{", "ExpandVMOVCopies", "(", "LoLoop", ".", "VMOVCopies", ")", ";"], "ground_truth": ["LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79657, "Length": 377, "Cover_Rate": 0.46371463714637146} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "IterationCountDCE", "(", "LoLoop", ")", ";", "MachineBasicBlock", "::", "iterator", "InsertPt", "=", "LoLoop", ".", "StartInsertPt", ";", "MachineInstr", "*", "Start", "=", "LoLoop", ".", "Start", ";", "MachineBasicBlock", "*", "MBB", "=", "LoLoop", ".", "StartInsertBB", ";", "unsigned", "Opc", "=", "LoLoop", ".", "getStartOpcode", "(", ")", ";", "MachineOperand", "&", "Count", "=", "LoLoop", ".", "getLoopStartOperand", "(", ")", ";", "MachineInstr", "*", "NewStart", ";", "if", "(", "Opc", "==", "", "&&", "Count", ".", "isReg", "(", ")", "&&", "Count", ".", "getReg", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["NewStart", "=", "nullptr", ";"], "File": "ARMLowOverheadLoops", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79658, "Length": 96, "Cover_Rate": 0.4682926829268293} {"Template_token": ["", "return", "Start", "&&", "Dec", "&&", "End", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "FoundAllComponents", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79659, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "ReachingDefAnalysis", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79661, "Length": 26, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "ReachingDefAnalysis", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79662, "Length": 26, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Insts", ".", "size", "(", ")", ";", "++", "i", ")", "{", "MachineInstr", "*", "Next", "=", "Insts", "[", "i", "]", ";"], "ground_truth": ["if", "(", "isVectorPredicate", "(", "Next", ")", ")", "return", "Next", ";"], "File": "ARMLowOverheadLoops", "Func": "getDivergent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79663, "Length": 52, "Cover_Rate": 0.7761194029850746} {"Template_token": ["", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "getInsts", "(", ")", "{"], "ground_truth": ["return", "Insts", ";"], "File": "ARMLowOverheadLoops", "Func": "getInsts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79664, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "getOrder", "(", ")", "const", "{"], "ground_truth": ["return", "Order", ";"], "File": "ARMLowOverheadLoops", "Func": "getOrder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79666, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "getOrder", "(", ")", "const", "{"], "ground_truth": ["return", "Order", ";"], "File": "ARMLowOverheadLoops", "Func": "getOrder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79667, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "return", "_LOW_OVERHEAD_LOOPS_NAME", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79668, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "_LOW_OVERHEAD_LOOPS_NAME", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79669, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "NoVRegs", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "TracksLiveness", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "getRequiredProperties", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79670, "Length": 24, "Cover_Rate": 0.7741935483870968} {"Template_token": ["", "if", "(", "!", "IsTailPredicationLegal", "(", ")", ")", "return", "IsDo", "?", "", ":", "", ";"], "ground_truth": ["return", "VCTPOpcodeToLSTP", "(", "VCTPs", ".", "back", "(", ")", "->", "getOpcode", "(", ")", ",", "IsDo", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "getStartOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79671, "Length": 30, "Cover_Rate": 0.6} {"Template_token": ["", "unsigned", "getStartOpcode", "(", ")", "const", "{", "bool", "IsDo", "=", "isDoLoopStart", "(", "*", "Start", ")", ";"], "ground_truth": ["if", "(", "!", "IsTailPredicationLegal", "(", ")", ")", "return", "IsDo", "?", "", ":", "", ";"], "File": "ARMLowOverheadLoops", "Func": "getStartOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79672, "Length": 29, "Cover_Rate": 0.58} {"Template_token": ["", "uint64_t", "Flags", "=", "MCID", ".", "TSFlags", ";", "return", "(", "Flags", "&", "", ")", ">>", "", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "getVecSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79673, "Length": 17, "Cover_Rate": 0.40476190476190477} {"Template_token": ["", "return", "Op", "&&", "PredicatedInsts", ".", "count", "(", "Op", ")", "&&", "isPredicatedOnVCTP", "(", "Op", ")", ";", "}", ";", "auto", "IsOperandInvariant", "=", "[", "&", "]", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Idx", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "Idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "return", "true", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Defs", ";", "RDA", ".", "getGlobalReachingDefs", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Defs", ")", ";", "if", "(", "Defs", ".", "empty", "(", ")", ")", "return", "true", ";", "for", "(", "auto", "*", "Def", ":", "Defs", ")", "if", "(", "Def", "->", "getParent", "(", ")", "==", "VPT", "->", "getParent", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMLowOverheadLoops", "Func": "hasImplicitlyValidVPT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79676, "Length": 125, "Cover_Rate": 0.4528985507246377} {"Template_token": ["", "return", "getDivergent", "(", "Block", ")", "==", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "hasUniformPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79678, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "static", "bool", "hasVPRUse", "(", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["return", "MI", ".", "findRegisterUseOperandIdx", "(", "", ")", "!=", "-", "", ";"], "File": "ARMLowOverheadLoops", "Func": "hasVPRUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79679, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "return", "MI", ".", "findRegisterUseOperandIdx", "(", "", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "hasVPRUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79680, "Length": 12, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "void", "insert", "(", "MachineInstr", "*", "MI", ")", "{", "Insts", ".", "push_back", "(", "MI", ")", ";"], "ground_truth": ["assert", "(", "Insts", ".", "size", "(", ")", "<=", "", "&&", "", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "insert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79681, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "void", "insert", "(", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["Insts", ".", "push_back", "(", "MI", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "insert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79682, "Length": 15, "Cover_Rate": 0.5172413793103449} {"Template_token": ["", "static", "bool", "isDomainMVE", "(", "MachineInstr", "*", "MI", ")", "{", "uint64_t", "Domain", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["return", "Domain", "==", "", ";"], "File": "ARMLowOverheadLoops", "Func": "isDomainMVE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79683, "Length": 27, "Cover_Rate": 0.84375} {"Template_token": ["", "static", "bool", "isDomainMVE", "(", "MachineInstr", "*", "MI", ")", "{", "uint64_t", "Domain", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["return", "Domain", "==", "", ";"], "File": "ARMLowOverheadLoops", "Func": "isDomainMVE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79684, "Length": 27, "Cover_Rate": 0.84375} {"Template_token": ["", "return", "isPredicatedOnVCTP", "(", "Insts", ".", "front", "(", ")", ",", "Exclusive", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "isEntryPredicatedOnVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79685, "Length": 13, "Cover_Rate": 0.3170731707317073} {"Template_token": ["", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";"], "ground_truth": ["return", "isPredicatedOnVCTP", "(", "Insts", ".", "front", "(", ")", ",", "Exclusive", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "isEntryPredicatedOnVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79686, "Length": 26, "Cover_Rate": 0.6341463414634146} {"Template_token": ["", "static", "bool", "isHorizontalReduction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "uint64_t", "Flags", "=", "MCID", ".", "TSFlags", ";"], "ground_truth": ["return", "(", "Flags", "&", "", ")", "!=", "", ";"], "File": "ARMLowOverheadLoops", "Func": "isHorizontalReduction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79687, "Length": 37, "Cover_Rate": 0.925} {"Template_token": ["", "static", "bool", "isHorizontalReduction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";"], "ground_truth": ["uint64_t", "Flags", "=", "MCID", ".", "TSFlags", ";"], "File": "ARMLowOverheadLoops", "Func": "isHorizontalReduction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79688, "Length": 28, "Cover_Rate": 0.7} {"Template_token": ["", "for", "(", "auto", "*", "PredMI", ":", "Predicates", ")", "if", "(", "isVCTP", "(", "PredMI", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMLowOverheadLoops", "Func": "isPredicatedOnVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79689, "Length": 21, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "for", "(", "auto", "*", "PredMI", ":", "Predicates", ")", "if", "(", "isVCTP", "(", "PredMI", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "isPredicatedOnVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79690, "Length": 22, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "&&", "Class", "->", "contains", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "isRegInClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79691, "Length": 25, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "IsTailPredicationLegal", "(", ")", "const", "{"], "ground_truth": ["return", "!", "Revert", "&&", "FoundAllComponents", "(", ")", "&&", "!", "VCTPs", ".", "empty", "(", ")", "&&", "!", "CannotTailPredicate", "&&", "ML", ".", "getNumBlocks", "(", ")", "==", "", ";"], "File": "ARMLowOverheadLoops", "Func": "IsTailPredicationLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79694, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "static", "bool", "isVectorPredicate", "(", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["return", "MI", "->", "findRegisterDefOperandIdx", "(", "", ")", "!=", "-", "", ";"], "File": "ARMLowOverheadLoops", "Func": "isVectorPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79696, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "int", "PIdx", "=", "llvm", "::", "findFirstVPTPredOperandIdx", "(", "*", "MI", ")", ";", "return", "PIdx", "!=", "-", "", "&&", "MI", "->", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "isVectorPredicated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79698, "Length": 33, "Cover_Rate": 0.75} {"Template_token": ["", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Killed", "=", "{", "LoLoop", ".", "Start", ",", "LoLoop", ".", "Dec", ",", "LoLoop", ".", "End", "}", ";"], "ground_truth": ["if", "(", "!", "TryRemove", "(", "Def", ",", "*", "RDA", ",", "LoLoop", ".", "ToRemove", ",", "Killed", ")", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "IterationCountDCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79699, "Length": 49, "Cover_Rate": 0.4336283185840708} {"Template_token": ["", "LowOverheadLoop", "(", "MachineLoop", "&", "ML", ",", "MachineLoopInfo", "&", "MLI", ",", "ReachingDefAnalysis", "&", "RDA", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "const", "BaseInstrInfo", "&", "TII", ")", ":", "ML", "(", "ML", ")", ",", "MLI", "(", "MLI", ")", ",", "RDA", "(", "RDA", ")", ",", "TRI", "(", "TRI", ")", ",", "TII", "(", "TII", ")", ",", "TPNumElements", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", "{", "MF", "=", "ML", ".", "getHeader", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "MBB", "=", "ML", ".", "getLoopPreheader", "(", ")", ")", "Preheader", "=", "MBB", ";", "else", "if", "(", "auto", "*", "MBB", "=", "MLI", ".", "findLoopPreheader", "(", "&", "ML", ",", "true", ",", "true", ")", ")", "Preheader", "=", "MBB", ";", "VPTState", "::", "reset", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "LowOverheadLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79700, "Length": 118, "Cover_Rate": 1.0} {"Template_token": ["", "PostOrderLoopTraversal", "(", "MachineLoop", "&", "ML", ",", "MachineLoopInfo", "&", "MLI", ")", ":", "ML", "(", "ML", ")", ",", "MLI", "(", "MLI", ")", "{"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "PostOrderLoopTraversal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79702, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "PostOrderLoopTraversal", "(", "MachineLoop", "&", "ML", ",", "MachineLoopInfo", "&", "MLI", ")", ":", "ML", "(", "ML", ")", ",", "MLI", "(", "MLI", ")", "{"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "PostOrderLoopTraversal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79703, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "PredicatedMI", "(", "MachineInstr", "*", "I", ",", "SetVector", "<", "MachineInstr", "*", ">", "&", "Preds", ")", ":", "MI", "(", "I", ")", "{", "assert", "(", "I", "&&", "", ")", ";", "Predicates", ".", "insert", "(", "Preds", ".", "begin", "(", ")", ",", "Preds", ".", "end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "PredicatedMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79704, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "Predicates", ".", "insert", "(", "Preds", ".", "begin", "(", ")", ",", "Preds", ".", "end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "PredicatedMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79705, "Length": 18, "Cover_Rate": 0.4} {"Template_token": ["", "}", ";", "LowOverheadLoop", "LoLoop", "(", "*", "ML", ",", "*", "MLI", ",", "*", "RDA", ",", "*", "TRI", ",", "*", "TII", ")", ";", "if", "(", "LoLoop", ".", "Preheader", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "LoLoop", ".", "Preheader", ")", ";", "else", "return", "Changed", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79706, "Length": 192, "Cover_Rate": 0.3404255319148936} {"Template_token": ["", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ",", "true", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "Preheader", ")", "<<", "", ";", "for", "(", "auto", "*", "MBB", ":", "ML", "->", "getBlocks", "(", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "", ";", "}", ")", ";", "std", "::", "function", "<", "MachineInstr", "*", "(", "MachineBasicBlock", "*", ")", ">", "SearchForStart", "=", "[", "&", "SearchForStart", "]", "(", "MachineBasicBlock", "*", "MBB", ")", "->", "MachineInstr", "*", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "MI", ")", ")", "return", "&", "MI", ";", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "*", "ML", ",", "*", "MLI", ",", "*", "RDA", ",", "*", "TRI", ",", "*", "TII", ")", ";", "if", "(", "LoLoop", ".", "Preheader", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "LoLoop", ".", "Preheader", ")", ";", "else", "return", "Changed", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{"], "ground_truth": ["for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{"], "File": "ARMLowOverheadLoops", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79707, "Length": 201, "Cover_Rate": 0.35638297872340424} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "uint64_t", "Flags", "=", "MCID", ".", "TSFlags", ";", "return", "(", "Flags", "&", "", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "producesDoubleWidthResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79708, "Length": 28, "Cover_Rate": 0.7} {"Template_token": ["", "static", "bool", "producesDoubleWidthResult", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "uint64_t", "Flags", "=", "MCID", ".", "TSFlags", ";", "return", "(", "Flags", "&", "", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "producesDoubleWidthResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79709, "Length": 38, "Cover_Rate": 0.95} {"Template_token": ["", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Defs", ";", "RDA", ".", "getGlobalReachingDefs", "(", "&", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Defs", ")", ";", "for", "(", "auto", "*", "Def", ":", "Defs", ")", "{", "if", "(", "Def", "==", "&", "MI", "||", "FalseLanesZero", ".", "count", "(", "Def", ")", "||", "IsZeroInit", "(", "Def", ")", ")", "continue", ";", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "isPredicated", ")", "continue", ";", "return", "false", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "producesFalseLanesZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79710, "Length": 87, "Cover_Rate": 0.32222222222222224} {"Template_token": ["", "auto", "IsZeroInit", "=", "[", "]", "(", "MachineInstr", "*", "Def", ")", "{", "return", "!", "isVectorPredicated", "(", "Def", ")", "&&", "Def", "->", "getOpcode", "(", ")", "==", "", "&&", "Def", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ";", "}", ";", "bool", "AllowScalars", "=", "isHorizontalReduction", "(", "MI", ")", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "&&", "AllowScalars", ")", "continue", ";"], "ground_truth": ["int", "PIdx", "=", "llvm", "::", "findFirstVPTPredOperandIdx", "(", "MI", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "producesFalseLanesZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79711, "Length": 104, "Cover_Rate": 0.3851851851851852} {"Template_token": ["", "static", "void", "reset", "(", ")", "{", "Blocks", ".", "clear", "(", ")", ";", "PredicatedInsts", ".", "clear", "(", ")", ";"], "ground_truth": ["CurrentPredicates", ".", "clear", "(", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79712, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "CurrentPredicates", ".", "clear", "(", ")", ";", "CurrentPredicates", ".", "insert", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "resetPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79713, "Length": 14, "Cover_Rate": 0.4} {"Template_token": ["", "static", "bool", "retainsPreviousHalfElement", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "retainsPreviousHalfElement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79714, "Length": 21, "Cover_Rate": 0.525} {"Template_token": ["", "void", "LowOverheadLoops", "::", "RevertDo", "(", "MachineInstr", "*", "MI", ")", "const", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "RevertDo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79715, "Length": 23, "Cover_Rate": 0.7419354838709677} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";"], "ground_truth": ["MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "RevertLoopEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79716, "Length": 27, "Cover_Rate": 0.35064935064935066} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOpc", "=", "BBUtils", "->", "isBBInRange", "(", "MI", ",", "DestBB", ",", "", ")", "?", "", ":", "", ";", "llvm", "::", "RevertLoopEnd", "(", "MI", ",", "TII", ",", "BrOpc", ",", "SkipCmp", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "RevertLoopEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79717, "Length": 59, "Cover_Rate": 0.7662337662337663} {"Template_token": ["", "MIB", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", "true", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOpc", "=", "BBUtils", "->", "isBBInRange", "(", "MI", ",", "DestBB", ",", "", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "BrOpc", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "RevertLoopEndDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79718, "Length": 94, "Cover_Rate": 0.3949579831932773} {"Template_token": ["", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Starts", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Decs", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Ends", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "EndDecs", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "MQPRCopies", ";", "for", "(", "auto", "&", "I", ":", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "I", ")", ")", "Starts", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Decs", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Ends", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "EndDecs", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "MQPRCopies", ".", "push_back", "(", "&", "I", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "RevertNonLoops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79719, "Length": 156, "Cover_Rate": 0.3696682464454976} {"Template_token": ["", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "MQPRCopies", ".", "push_back", "(", "&", "I", ")", ";", "}", "if", "(", "Starts", ".", "empty", "(", ")", "&&", "Decs", ".", "empty", "(", ")", "&&", "Ends", ".", "empty", "(", ")", "&&", "EndDecs", ".", "empty", "(", ")", "&&", "MQPRCopies", ".", "empty", "(", ")", ")", "continue", ";", "Changed", "=", "true", ";", "for", "(", "auto", "*", "Start", ":", "Starts", ")", "{", "if", "(", "isWhileLoopStart", "(", "*", "Start", ")", ")", "RevertWhile", "(", "Start", ")", ";", "else", "RevertDo", "(", "Start", ")", ";", "}", "for", "(", "auto", "*", "Dec", ":", "Decs", ")", "RevertLoopDec", "(", "Dec", ")", ";", "for", "(", "auto", "*", "End", ":", "Ends", ")", "RevertLoopEnd", "(", "End", ")", ";", "for", "(", "auto", "*", "End", ":", "EndDecs", ")", "RevertLoopEndDec", "(", "End", ")", ";", "for", "(", "auto", "*", "MI", ":", "MQPRCopies", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "addUnpredicatedMveVpredROp", "(", "MIB", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "RevertNonLoops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79720, "Length": 248, "Cover_Rate": 0.5876777251184834} {"Template_token": ["", "void", "LowOverheadLoops", "::", "RevertWhile", "(", "MachineInstr", "*", "MI", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "getWhileLoopStartTargetBB", "(", "*", "MI", ")", ";", "unsigned", "BrOpc", "=", "BBUtils", "->", "isBBInRange", "(", "MI", ",", "DestBB", ",", "", ")", "?", "", ":", "", ";"], "ground_truth": ["RevertWhileLoopStartLR", "(", "MI", ",", "TII", ",", "BrOpc", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "RevertWhile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79721, "Length": 60, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "*", "MF", ")", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", "->", "front", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "ML", ":", "*", "MLI", ")", "{", "if", "(", "ML", "->", "isOutermost", "(", ")", ")", "Changed", "|=", "ProcessLoop", "(", "ML", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79722, "Length": 73, "Cover_Rate": 0.35436893203883496} {"Template_token": ["", "return", "isDomainMVE", "(", "&", "MI", ")", "||", "isVectorPredicate", "(", "&", "MI", ")", "||", "hasVPRUse", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "shouldInspect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79724, "Length": 19, "Cover_Rate": 0.48717948717948717} {"Template_token": ["", "static", "bool", "TryRemove", "(", "MachineInstr", "*", "MI", ",", "ReachingDefAnalysis", "&", "RDA", ",", "InstSet", "&", "ToRemove", ",", "InstSet", "&", "Ignore", ")", "{", "auto", "WontCorruptITs", "=", "[", "]", "(", "InstSet", "&", "Killed", ",", "ReachingDefAnalysis", "&", "RDA", ")", "{", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "BasicBlocks", ";", "for", "(", "auto", "*", "Dead", ":", "Killed", ")", "BasicBlocks", ".", "insert", "(", "Dead", "->", "getParent", "(", ")", ")", ";", "std", "::", "map", "<", "MachineInstr", "*", ",", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">>", "ITBlocks", ";", "for", "(", "auto", "*", "MBB", ":", "BasicBlocks", ")", "{", "for", "(", "auto", "&", "IT", ":", "*", "MBB", ")", "{", "if", "(", "IT", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "RDA", ".", "getReachingLocalUses", "(", "&", "IT", ",", "MCRegister", "::", "from", "(", "", ")", ",", "ITBlocks", "[", "&", "IT", "]", ")", ";", "}", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ModifiedITs", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "RemoveITs", ";", "for", "(", "auto", "*", "Dead", ":", "Killed", ")", "{", "if", "(", "MachineOperand", "*", "MO", "=", "Dead", "->", "findRegisterUseOperand", "(", "", ")", ")", "{", "MachineInstr", "*", "IT", "=", "RDA", ".", "getMIOperand", "(", "Dead", ",", "*", "MO", ")", ";", "RemoveITs", ".", "insert", "(", "IT", ")", ";", "auto", "&", "CurrentBlock", "=", "ITBlocks", "[", "IT", "]", ";", "CurrentBlock", ".", "erase", "(", "Dead", ")", ";", "if", "(", "CurrentBlock", ".", "empty", "(", ")", ")", "ModifiedITs", ".", "erase", "(", "IT", ")", ";", "else", "ModifiedITs", ".", "insert", "(", "IT", ")", ";", "}", "}", "if", "(", "!", "ModifiedITs", ".", "empty", "(", ")", ")", "return", "false", ";", "Killed", ".", "insert", "(", "RemoveITs", ".", "begin", "(", ")", ",", "RemoveITs", ".", "end", "(", ")", ")", ";", "return", "true", ";", "}", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "if", "(", "!", "RDA", ".", "isSafeToRemove", "(", "MI", ",", "Uses", ",", "Ignore", ")", ")", "return", "false", ";", "if", "(", "WontCorruptITs", "(", "Uses", ",", "RDA", ")", ")", "{", "ToRemove", ".", "insert", "(", "Uses", ".", "begin", "(", ")", ",", "Uses", ".", "end", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Use", ")", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Killed", ";", "RDA", ".", "collectKilledOperands", "(", "MI", ",", "Killed", ")", ";", "if", "(", "WontCorruptITs", "(", "Killed", ",", "RDA", ")", ")", "{", "ToRemove", ".", "insert", "(", "Killed", ".", "begin", "(", ")", ",", "Killed", ".", "end", "(", ")", ")", ";", "LLVM_DEBUG", "(", "for", "(", "auto", "*", "Dead", ":", "Killed", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Dead", ")", ";", "}", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMLowOverheadLoops", "Func": "TryRemove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79727, "Length": 428, "Cover_Rate": 0.9839080459770115} {"Template_token": ["", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "BasicBlocks", ";", "for", "(", "auto", "*", "Dead", ":", "Killed", ")", "BasicBlocks", ".", "insert", "(", "Dead", "->", "getParent", "(", ")", ")", ";", "std", "::", "map", "<", "MachineInstr", "*", ",", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">>", "ITBlocks", ";", "for", "(", "auto", "*", "MBB", ":", "BasicBlocks", ")", "{", "for", "(", "auto", "&", "IT", ":", "*", "MBB", ")", "{", "if", "(", "IT", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "RDA", ".", "getReachingLocalUses", "(", "&", "IT", ",", "MCRegister", "::", "from", "(", "", ")", ",", "ITBlocks", "[", "&", "IT", "]", ")", ";", "}", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ModifiedITs", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "RemoveITs", ";", "for", "(", "auto", "*", "Dead", ":", "Killed", ")", "{", "if", "(", "MachineOperand", "*", "MO", "=", "Dead", "->", "findRegisterUseOperand", "(", "", ")", ")", "{", "MachineInstr", "*", "IT", "=", "RDA", ".", "getMIOperand", "(", "Dead", ",", "*", "MO", ")", ";", "RemoveITs", ".", "insert", "(", "IT", ")", ";", "auto", "&", "CurrentBlock", "=", "ITBlocks", "[", "IT", "]", ";", "CurrentBlock", ".", "erase", "(", "Dead", ")", ";", "if", "(", "CurrentBlock", ".", "empty", "(", ")", ")", "ModifiedITs", ".", "erase", "(", "IT", ")", ";", "else", "ModifiedITs", ".", "insert", "(", "IT", ")", ";", "}", "}", "if", "(", "!", "ModifiedITs", ".", "empty", "(", ")", ")", "return", "false", ";", "Killed", ".", "insert", "(", "RemoveITs", ".", "begin", "(", ")", ",", "RemoveITs", ".", "end", "(", ")", ")", ";", "return", "true", ";", "}", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "if", "(", "!", "RDA", ".", "isSafeToRemove", "(", "MI", ",", "Uses", ",", "Ignore", ")", ")", "return", "false", ";", "if", "(", "WontCorruptITs", "(", "Uses", ",", "RDA", ")", ")", "{", "ToRemove", ".", "insert", "(", "Uses", ".", "begin", "(", ")", ",", "Uses", ".", "end", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Use", ")", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Killed", ";"], "ground_truth": ["RDA", ".", "collectKilledOperands", "(", "MI", ",", "Killed", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "TryRemove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79728, "Length": 337, "Cover_Rate": 0.774712643678161} {"Template_token": ["", "if", "(", "TgtBB", "!=", "ML", ".", "getHeader", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", ".", "getHeader", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", ".", "getHeader", "(", ")", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "isWhileLoopStart", "(", "*", "Start", ")", ")", "{", "MachineBasicBlock", "*", "TargetBB", "=", "getWhileLoopStartTargetBB", "(", "*", "Start", ")", ";", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "TargetBB", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "TargetBB", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "return", "true", ";", "}", ";", "StartInsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";"], "ground_truth": ["StartInsertBB", "=", "Start", "->", "getParent", "(", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "Validate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79729, "Length": 158, "Cover_Rate": 0.5917602996254682} {"Template_token": ["", "if", "(", "Revert", ")", "return", ";", "auto", "ValidateRanges", "=", "[", "]", "(", "MachineInstr", "*", "Start", ",", "MachineInstr", "*", "End", ",", "BasicBlockUtils", "*", "BBUtils", ",", "MachineLoop", "&", "ML", ")", "{", "MachineBasicBlock", "*", "TgtBB", "=", "End", "->", "getOpcode", "(", ")", "==", "", "?", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ":", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "TgtBB", "!=", "ML", ".", "getHeader", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", ".", "getHeader", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", ".", "getHeader", "(", ")", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "isWhileLoopStart", "(", "*", "Start", ")", ")", "{", "MachineBasicBlock", "*", "TargetBB", "=", "getWhileLoopStartTargetBB", "(", "*", "Start", ")", ";", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "TargetBB", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "TargetBB", ",", "", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "Validate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79730, "Length": 194, "Cover_Rate": 0.7265917602996255} {"Template_token": ["", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "FalseLanesZero", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Predicated", ";", "MachineBasicBlock", "*", "Header", "=", "ML", ".", "getHeader", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "&", "MI", ":", "*", "Header", ")", "{", "if", "(", "!", "shouldInspect", "(", "MI", ")", ")", "continue", ";", "if", "(", "isVCTP", "(", "&", "MI", ")", "||", "isVPTOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "bool", "isPredicated", "=", "isVectorPredicated", "(", "&", "MI", ")", ";", "bool", "retainsOrReduces", "=", "retainsPreviousHalfElement", "(", "MI", ")", "||", "isHorizontalReduction", "(", "MI", ")", ";", "if", "(", "isPredicated", ")", "Predicated", ".", "insert", "(", "&", "MI", ")", ";", "if", "(", "producesFalseLanesZero", "(", "MI", ",", "QPRs", ",", "RDA", ",", "FalseLanesZero", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "else", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "", ")", "continue", ";", "else", "if", "(", "!", "isPredicated", "&&", "retainsOrReduces", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "return", "false", ";", "}", "else", "if", "(", "!", "isPredicated", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "FalseLanesUnknown", ".", "insert", "(", "&", "MI", ")", ";", "}", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["for", "(", "auto", "*", "I", ":", "Predicated", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "I", ";"], "File": "ARMLowOverheadLoops", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79731, "Length": 217, "Cover_Rate": 0.7380952380952381} {"Template_token": ["", "const", "TargetRegisterClass", "*", "QPRs", "=", "TRI", ".", "getRegClass", "(", "", ")", ";", "SetVector", "<", "MachineInstr", "*", ">", "FalseLanesUnknown", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "FalseLanesZero", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Predicated", ";", "MachineBasicBlock", "*", "Header", "=", "ML", ".", "getHeader", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "&", "MI", ":", "*", "Header", ")", "{", "if", "(", "!", "shouldInspect", "(", "MI", ")", ")", "continue", ";", "if", "(", "isVCTP", "(", "&", "MI", ")", "||", "isVPTOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "bool", "isPredicated", "=", "isVectorPredicated", "(", "&", "MI", ")", ";", "bool", "retainsOrReduces", "=", "retainsPreviousHalfElement", "(", "MI", ")", "||", "isHorizontalReduction", "(", "MI", ")", ";", "if", "(", "isPredicated", ")", "Predicated", ".", "insert", "(", "&", "MI", ")", ";", "if", "(", "producesFalseLanesZero", "(", "MI", ",", "QPRs", ",", "RDA", ",", "FalseLanesZero", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "else", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "", ")", "continue", ";", "else", "if", "(", "!", "isPredicated", "&&", "retainsOrReduces", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79732, "Length": 183, "Cover_Rate": 0.6224489795918368} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "IsStackOp", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "memoperands", "(", ")", ".", "size", "(", ")", "==", "", ")", "return", "false", ";", "int", "FI", "=", "GetFrameIndex", "(", "MI", "->", "memoperands", "(", ")", ".", "front", "(", ")", ")", ";", "auto", "&", "FrameInfo", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFrameInfo", "(", ")", ";", "if", "(", "FI", "==", "-", "", "||", "!", "FrameInfo", ".", "isSpillSlotObjectIndex", "(", "FI", ")", ")", "return", "false", ";", "SmallVector", "<", "MachineBasicBlock", "*", ">", "Frontier", ";", "ML", "->", "getExitBlocks", "(", "Frontier", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "Visited", "{", "MI", "->", "getParent", "(", ")", "}", ";", "unsigned", "Idx", "=", "", ";", "while", "(", "Idx", "<", "Frontier", ".", "size", "(", ")", ")", "{", "MachineBasicBlock", "*", "BB", "=", "Frontier", "[", "Idx", "]", ";", "bool", "LookAtSuccessors", "=", "true", ";", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "!", "IsStackOp", "(", "&", "I", ")", "||", "I", ".", "memoperands", "(", ")", ".", "size", "(", ")", "==", "", ")", "continue", ";", "if", "(", "GetFrameIndex", "(", "I", ".", "memoperands", "(", ")", ".", "front", "(", ")", ")", "!=", "FI", ")", "continue", ";", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "{", "LookAtSuccessors", "=", "false", ";", "break", ";", "}"], "ground_truth": ["if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";"], "File": "ARMLowOverheadLoops", "Func": "ValidateMVEStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79733, "Length": 231, "Cover_Rate": 0.5} {"Template_token": ["", "}", "else", "{", "TPNumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ";", "MCRegister", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "StartInsertPt", "!=", "StartInsertBB", "->", "end", "(", ")", "&&", "!", "RDA", ".", "isReachingDefLiveOut", "(", "&", "*", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "StartInsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "&", "*", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insert", "(", "StartInsertPt", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "&", "*", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "&", "*", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "MachineOperand", "Operand", "=", "ElemDef", "->", "getOperand", "(", "", ")", ";", "if", "(", "isMovRegOpcode", "(", "ElemDef", "->", "getOpcode", "(", ")", ")", "&&", "RDA", ".", "getUniqueReachingMIDef", "(", "ElemDef", ",", "Operand", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", "==", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "*", "StartInsertPt", ",", "Operand", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "TPNumElements", "=", "Operand", ";", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";", "}", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "MCRegister", "NumElements", ")", "{", "if", "(", "MBB", "->", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Preheader", ";", "while", "(", "MBB", "&&", "MBB", "!=", "StartInsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "}", "}", "if", "(", "std", "::", "any_of", "(", "StartInsertPt", ",", "StartInsertBB", "->", "end", "(", ")", ",", "shouldInspect", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "unsigned", "VCTPVecSize", "=", "getVecSize", "(", "*", "VCTP", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "DoubleWidthResultInstrs", ")", "{", "unsigned", "InstrVecSize", "=", "getVecSize", "(", "*", "MI", ")", ";", "if", "(", "InstrVecSize", ">", "VCTPVecSize", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "*", "MI", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79734, "Length": 465, "Cover_Rate": 0.45058139534883723} {"Template_token": ["", "SmallPtrSet", "<", "const", "GlobalVariable", "*", ",", "", ">", "&", "getGlobalsPromotedToConstantPool", "(", ")", "{"], "ground_truth": ["return", "PromotedGlobals", ";"], "File": "ARMMachineFunctionInfo (2)1", "Func": "getGlobalsPromotedToConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79737, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "SmallPtrSet", "<", "const", "GlobalVariable", "*", ",", "", ">", "&", "getGlobalsPromotedToConstantPool", "(", ")", "{", "return", "PromotedGlobals", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)1", "Func": "getGlobalsPromotedToConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79738, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "int", "getPromotedConstpoolIncrease", "(", ")", "const", "{", "return", "PromotedGlobalsIncrease", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)1", "Func": "getPromotedConstpoolIncrease", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79739, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "int", "getPromotedConstpoolIncrease", "(", ")", "const", "{", "return", "PromotedGlobalsIncrease", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)1", "Func": "getPromotedConstpoolIncrease", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79740, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isSplitCSR", "(", ")", "const", "{", "return", "IsSplitCSR", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)1", "Func": "isSplitCSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79741, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "PromotedGlobals", ".", "insert", "(", "GV", ")", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)1", "Func": "markGlobalAsPromotedToConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79742, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "IsSplitCSR", "=", "s", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)1", "Func": "setIsSplitCSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79745, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "void", "setPromotedConstpoolIncrease", "(", "int", "Sz", ")", "{", "PromotedGlobalsIncrease", "=", "Sz", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)1", "Func": "setPromotedConstpoolIncrease", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79746, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "PromotedGlobalsIncrease", "=", "Sz", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)1", "Func": "setPromotedConstpoolIncrease", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79747, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "void", "FunctionInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "anchor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79748, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "FunctionInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "anchor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79749, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionInfo", "(", ")", ":", "isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "ReturnRegsCount", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSAlignGapSize", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "NumAlignedDPRCS2Regs", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79750, "Length": 100, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionInfo", "(", ")", ":", "isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "ReturnRegsCount", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSAlignGapSize", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "NumAlignedDPRCS2Regs", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79751, "Length": 100, "Cover_Rate": 1.0} {"Template_token": ["", "return", "PICLabelUId", "++", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "createPICLabelUId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79752, "Length": 5, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "createPICLabelUId", "(", ")", "{", "return", "PICLabelUId", "++", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "createPICLabelUId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79753, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getArgRegsSaveSize", "(", ")", "const", "{"], "ground_truth": ["return", "ArgRegsSaveSize", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getArgRegsSaveSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79754, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getArgRegsSaveSize", "(", ")", "const", "{", "return", "ArgRegsSaveSize", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "getArgRegsSaveSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79755, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getArgumentStackSize", "(", ")", "const", "{", "return", "ArgumentStackSize", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "getArgumentStackSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79756, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "It", "=", "CoalescedWeights", ".", "insert", "(", "std", "::", "make_pair", "(", "MBB", ",", "", ")", ")", ".", "first", ";", "}"], "ground_truth": ["return", "It", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getCoalescedWeight", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79757, "Length": 22, "Cover_Rate": 0.36065573770491804} {"Template_token": ["", "unsigned", "getDPRCalleeSavedAreaOffset", "(", ")", "const", "{"], "ground_truth": ["return", "DPRCSOffset", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getDPRCalleeSavedAreaOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79758, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getDPRCalleeSavedAreaOffset", "(", ")", "const", "{", "return", "DPRCSOffset", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "getDPRCalleeSavedAreaOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79759, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getDPRCalleeSavedAreaSize", "(", ")", "const", "{"], "ground_truth": ["return", "DPRCSSize", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getDPRCalleeSavedAreaSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79760, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getDPRCalleeSavedAreaSize", "(", ")", "const", "{"], "ground_truth": ["return", "DPRCSSize", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getDPRCalleeSavedAreaSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79761, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getDPRCalleeSavedGapSize", "(", ")", "const", "{"], "ground_truth": ["return", "DPRCSAlignGapSize", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getDPRCalleeSavedGapSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79762, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getDPRCalleeSavedGapSize", "(", ")", "const", "{", "return", "DPRCSAlignGapSize", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "getDPRCalleeSavedGapSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79763, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getFramePtrSpillOffset", "(", ")", "const", "{"], "ground_truth": ["return", "FramePtrSpillOffset", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getFramePtrSpillOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79764, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "FramePtrSpillOffset", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "getFramePtrSpillOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79765, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "GPRCS1Offset", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "getGPRCalleeSavedArea1Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79766, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "getGPRCalleeSavedArea1Size", "(", ")", "const", "{"], "ground_truth": ["return", "GPRCS1Size", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getGPRCalleeSavedArea1Size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79767, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getGPRCalleeSavedArea2Offset", "(", ")", "const", "{", "return", "GPRCS2Offset", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "getGPRCalleeSavedArea2Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79769, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "NumAlignedDPRCS2Regs", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "getNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79772, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "PICLabelUId", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "getNumPICLabels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79773, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "getNumPICLabels", "(", ")", "const", "{"], "ground_truth": ["return", "PICLabelUId", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getNumPICLabels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79774, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getOriginalCPIdx", "(", "unsigned", "CloneIdx", ")", "const", "{", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "const_iterator", "I", "=", "CPEClones", ".", "find", "(", "CloneIdx", ")", ";", "if", "(", "I", "!=", "CPEClones", ".", "end", "(", ")", ")", "return", "I", "->", "second", ";"], "ground_truth": ["else", "return", "-", "", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getOriginalCPIdx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79775, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "const_iterator", "I", "=", "CPEClones", ".", "find", "(", "CloneIdx", ")", ";"], "ground_truth": ["if", "(", "I", "!=", "CPEClones", ".", "end", "(", ")", ")", "return", "I", "->", "second", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getOriginalCPIdx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79776, "Length": 32, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "unsigned", "getReturnRegsCount", "(", ")", "const", "{"], "ground_truth": ["return", "ReturnRegsCount", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getReturnRegsCount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79777, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getReturnRegsCount", "(", ")", "const", "{"], "ground_truth": ["return", "ReturnRegsCount", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getReturnRegsCount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79778, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getStoredByValParamsPadding", "(", ")", "const", "{"], "ground_truth": ["return", "StByValParamsPadding", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getStoredByValParamsPadding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79779, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getStoredByValParamsPadding", "(", ")", "const", "{", "return", "StByValParamsPadding", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "getStoredByValParamsPadding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79780, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasITBlocks", "(", ")", "const", "{"], "ground_truth": ["return", "HasITBlocks", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "hasITBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79783, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasITBlocks", "(", ")", "const", "{", "return", "HasITBlocks", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "hasITBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79784, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasStackFrame", "(", ")", "const", "{"], "ground_truth": ["return", "HasStackFrame", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "hasStackFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79785, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasStackFrame", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "hasStackFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79786, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "void", "initPICLabelUId", "(", "unsigned", "UId", ")", "{"], "ground_truth": ["PICLabelUId", "=", "UId", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "initPICLabelUId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79787, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "void", "initPICLabelUId", "(", "unsigned", "UId", ")", "{"], "ground_truth": ["PICLabelUId", "=", "UId", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "initPICLabelUId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79788, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "LRSpilledForFarJump", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "isLRSpilledForFarJump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79789, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "isThumb1OnlyFunction", "(", ")", "const", "{"], "ground_truth": ["return", "isThumb", "&&", "!", "hasThumb2", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "isThumb1OnlyFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79792, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "isThumb", "&&", "hasThumb2", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "isThumb2Function", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79794, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "isThumb", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "isThumbFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79795, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "isThumbFunction", "(", ")", "const", "{"], "ground_truth": ["return", "isThumb", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "isThumbFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79796, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "void", "recordCPEClone", "(", "unsigned", "CPIdx", ",", "unsigned", "CPCloneIdx", ")", "{", "if", "(", "!", "CPEClones", ".", "insert", "(", "std", "::", "make_pair", "(", "CPCloneIdx", ",", "CPIdx", ")", ")", ".", "second", ")", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "recordCPEClone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79798, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "void", "setArgRegsSaveSize", "(", "unsigned", "s", ")", "{"], "ground_truth": ["ArgRegsSaveSize", "=", "s", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setArgRegsSaveSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79800, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "void", "setArgumentStackSize", "(", "unsigned", "size", ")", "{", "ArgumentStackSize", "=", "size", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "setArgumentStackSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79802, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "void", "setDPRCalleeSavedAreaOffset", "(", "unsigned", "o", ")", "{"], "ground_truth": ["DPRCSOffset", "=", "o", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setDPRCalleeSavedAreaOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79803, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "void", "setDPRCalleeSavedAreaSize", "(", "unsigned", "s", ")", "{", "DPRCSSize", "=", "s", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "setDPRCalleeSavedAreaSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79805, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "void", "setDPRCalleeSavedAreaSize", "(", "unsigned", "s", ")", "{", "DPRCSSize", "=", "s", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "setDPRCalleeSavedAreaSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79806, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "void", "setFramePtrSpillOffset", "(", "unsigned", "o", ")", "{", "FramePtrSpillOffset", "=", "o", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "setFramePtrSpillOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79809, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "void", "setFramePtrSpillOffset", "(", "unsigned", "o", ")", "{"], "ground_truth": ["FramePtrSpillOffset", "=", "o", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setFramePtrSpillOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79810, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "GPRCS1Offset", "=", "o", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "setGPRCalleeSavedArea1Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79812, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "GPRCS1Size", "=", "s", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "setGPRCalleeSavedArea1Size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79813, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "GPRCS2Offset", "=", "o", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "setGPRCalleeSavedArea2Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79815, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "HasITBlocks", "=", "h", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "setHasITBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79819, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "void", "setHasITBlocks", "(", "bool", "h", ")", "{", "HasITBlocks", "=", "h", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "setHasITBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79820, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "void", "setLRIsSpilledForFarJump", "(", "bool", "s", ")", "{"], "ground_truth": ["LRSpilledForFarJump", "=", "s", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setLRIsSpilledForFarJump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79823, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "LRSpilledForFarJump", "=", "s", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "setLRIsSpilledForFarJump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79824, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "NumAlignedDPRCS2Regs", "=", "n", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "setNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79825, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "void", "setNumAlignedDPRCS2Regs", "(", "unsigned", "n", ")", "{", "NumAlignedDPRCS2Regs", "=", "n", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "setNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79826, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "void", "setReturnRegsCount", "(", "unsigned", "s", ")", "{", "ReturnRegsCount", "=", "s", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "setReturnRegsCount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79827, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "ReturnRegsCount", "=", "s", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "setReturnRegsCount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79828, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "void", "setShouldRestoreSPFromFP", "(", "bool", "s", ")", "{"], "ground_truth": ["RestoreSPFromFP", "=", "s", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setShouldRestoreSPFromFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79830, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "void", "setStoredByValParamsPadding", "(", "unsigned", "p", ")", "{"], "ground_truth": ["StByValParamsPadding", "=", "p", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setStoredByValParamsPadding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79831, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "void", "setStoredByValParamsPadding", "(", "unsigned", "p", ")", "{"], "ground_truth": ["StByValParamsPadding", "=", "p", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setStoredByValParamsPadding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79832, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "VarArgsFrameIndex", "=", "Index", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "setVarArgsFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79833, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "shouldRestoreSPFromFP", "(", ")", "const", "{"], "ground_truth": ["return", "RestoreSPFromFP", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "shouldRestoreSPFromFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79835, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "RestoreSPFromFP", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "shouldRestoreSPFromFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79836, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "int", "Size", "=", "DPRCSFrames", ".", "size", "(", ")", ";", "if", "(", "fi", ">=", "Size", ")", "{", "Size", "*=", "", ";"], "ground_truth": ["if", "(", "fi", ">=", "Size", ")", "Size", "=", "fi", "+", "", ";"], "File": "ARMMachineFunctionInfo10", "Func": "addDPRCalleeSavedAreaFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79837, "Length": 32, "Cover_Rate": 0.5079365079365079} {"Template_token": ["", "int", "Size", "=", "GPRCS1Frames", ".", "size", "(", ")", ";", "if", "(", "fi", ">=", "Size", ")", "{", "Size", "*=", "", ";", "if", "(", "fi", ">=", "Size", ")", "Size", "=", "fi", "+", "", ";", "GPRCS1Frames", ".", "resize", "(", "Size", ")", ";", "}", "GPRCS1Frames", "[", "fi", "]", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "addGPRCalleeSavedArea1Frame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79838, "Length": 48, "Cover_Rate": 0.7619047619047619} {"Template_token": ["", "if", "(", "fi", ">=", "Size", ")", "{", "Size", "*=", "", ";", "if", "(", "fi", ">=", "Size", ")", "Size", "=", "fi", "+", "", ";", "GPRCS2Frames", ".", "resize", "(", "Size", ")", ";", "}"], "ground_truth": ["GPRCS2Frames", "[", "fi", "]", "=", "true", ";"], "File": "ARMMachineFunctionInfo10", "Func": "addGPRCalleeSavedArea2Frame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79839, "Length": 38, "Cover_Rate": 0.6031746031746031} {"Template_token": ["", "if", "(", "fi", ">=", "", ")", "{", "int", "Size", "=", "GPRCS2Frames", ".", "size", "(", ")", ";", "if", "(", "fi", ">=", "Size", ")", "{", "Size", "*=", "", ";", "if", "(", "fi", ">=", "Size", ")", "Size", "=", "fi", "+", "", ";", "GPRCS2Frames", ".", "resize", "(", "Size", ")", ";", "}", "GPRCS2Frames", "[", "fi", "]", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "addGPRCalleeSavedArea2Frame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79840, "Length": 55, "Cover_Rate": 0.873015873015873} {"Template_token": ["", "FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "isThumb", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "Align", "(", "isThumb", "?", "", ":", "", ")", ",", "VarArgsRegSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "R3IsLiveIn", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "GPRCS1Frames", "(", "", ")", ",", "GPRCS2Frames", "(", "", ")", ",", "DPRCSFrames", "(", "", ")", ",", "SpilledCSRegs", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getNumRegs", "(", ")", ")", ",", "JumpTableUId", "(", "", ")", ",", "ConstPoolEntryUId", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79841, "Length": 134, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":"], "ground_truth": ["isThumb", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "Align", "(", "isThumb", "?", "", ":", "", ")", ",", "VarArgsRegSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "R3IsLiveIn", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "GPRCS1Frames", "(", "", ")", ",", "GPRCS2Frames", "(", "", ")", ",", "DPRCSFrames", "(", "", ")", ",", "SpilledCSRegs", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getNumRegs", "(", ")", ")", ",", "JumpTableUId", "(", "", ")", ",", "ConstPoolEntryUId", "(", "", ")", "{"], "File": "ARMMachineFunctionInfo10", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79842, "Length": 133, "Cover_Rate": 0.9925373134328358} {"Template_token": ["", "return", "ConstPoolEntryUId", "++", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "createConstPoolEntryUId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79843, "Length": 5, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "createConstPoolEntryUId", "(", ")", "{", "return", "ConstPoolEntryUId", "++", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "createConstPoolEntryUId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79844, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getAlign", "(", ")", "const", "{"], "ground_truth": ["return", "Align", ";"], "File": "ARMMachineFunctionInfo10", "Func": "getAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79845, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getAlign", "(", ")", "const", "{", "return", "Align", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "getAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79846, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "ConstPoolEntryUId", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "getNumConstPoolEntries", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79847, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "ConstPoolEntryUId", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "getNumConstPoolEntries", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79848, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "SpilledCSRegs", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "getSpilledCSRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79849, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "getVarArgsRegSaveSize", "(", ")", "const", "{", "return", "VarArgsRegSaveSize", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "getVarArgsRegSaveSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79851, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "ConstPoolEntryUId", "=", "UId", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "initConstPoolEntryUId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79853, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "SpilledCSRegs", "[", "Reg", "]", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "isCSRegisterSpilled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79855, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "bool", "isDPRCalleeSavedAreaFrame", "(", "int", "fi", ")", "const", "{"], "ground_truth": ["if", "(", "fi", "<", "", "||", "fi", ">=", "(", "int", ")", "DPRCSFrames", ".", "size", "(", ")", ")", "return", "false", ";"], "File": "ARMMachineFunctionInfo10", "Func": "isDPRCalleeSavedAreaFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79857, "Length": 28, "Cover_Rate": 0.8} {"Template_token": ["", "if", "(", "fi", "<", "", "||", "fi", ">=", "(", "int", ")", "DPRCSFrames", ".", "size", "(", ")", ")", "return", "false", ";", "return", "DPRCSFrames", "[", "fi", "]", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "isDPRCalleeSavedAreaFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79858, "Length": 27, "Cover_Rate": 0.7714285714285715} {"Template_token": ["", "if", "(", "fi", "<", "", "||", "fi", ">=", "(", "int", ")", "GPRCS1Frames", ".", "size", "(", ")", ")", "return", "false", ";", "return", "GPRCS1Frames", "[", "fi", "]", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "isGPRCalleeSavedArea1Frame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79859, "Length": 27, "Cover_Rate": 0.7714285714285715} {"Template_token": ["", "if", "(", "fi", "<", "", "||", "fi", ">=", "(", "int", ")", "GPRCS1Frames", ".", "size", "(", ")", ")", "return", "false", ";", "return", "GPRCS1Frames", "[", "fi", "]", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "isGPRCalleeSavedArea1Frame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79860, "Length": 27, "Cover_Rate": 0.7714285714285715} {"Template_token": ["", "bool", "isGPRCalleeSavedArea2Frame", "(", "int", "fi", ")", "const", "{", "if", "(", "fi", "<", "", "||", "fi", ">=", "(", "int", ")", "GPRCS2Frames", ".", "size", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "GPRCS2Frames", "[", "fi", "]", ";"], "File": "ARMMachineFunctionInfo10", "Func": "isGPRCalleeSavedArea2Frame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79861, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "if", "(", "fi", "<", "", "||", "fi", ">=", "(", "int", ")", "GPRCS2Frames", ".", "size", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "GPRCS2Frames", "[", "fi", "]", ";"], "File": "ARMMachineFunctionInfo10", "Func": "isGPRCalleeSavedArea2Frame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79862, "Length": 26, "Cover_Rate": 0.7428571428571429} {"Template_token": ["", "bool", "isR3LiveIn", "(", ")", "const", "{", "return", "R3IsLiveIn", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "isR3LiveIn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79863, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isR3LiveIn", "(", ")", "const", "{", "return", "R3IsLiveIn", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "isR3LiveIn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79864, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "SpilledCSRegs", ".", "set", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "setCSRegisterIsSpilled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79867, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "void", "setCSRegisterIsSpilled", "(", "unsigned", "Reg", ")", "{"], "ground_truth": ["SpilledCSRegs", ".", "set", "(", "Reg", ")", ";"], "File": "ARMMachineFunctionInfo10", "Func": "setCSRegisterIsSpilled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79868, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "FunctionInfo", "::", "FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "isThumb", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "hasThumb2", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasThumb2", "(", ")", ")", ",", "IsCmseNSEntry", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "", ")", ")", ",", "IsCmseNSCall", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo12", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79873, "Length": 70, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionInfo", "::", "FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "isThumb", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "hasThumb2", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasThumb2", "(", ")", ")", ",", "IsCmseNSEntry", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "", ")", ")", ",", "IsCmseNSCall", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo12", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79874, "Length": 70, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "isThumb", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "hasThumb2", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasThumb2", "(", ")", ")", ",", "Align", "(", "isThumb", "?", "", ":", "", ")", ",", "VarArgsRegSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "R3IsLiveIn", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "GPRCS1Frames", "(", "", ")", ",", "GPRCS2Frames", "(", "", ")", ",", "DPRCSFrames", "(", "", ")", ",", "SpilledCSRegs", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getNumRegs", "(", ")", ")", ",", "JumpTableUId", "(", "", ")", ",", "ConstPoolEntryUId", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo13", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79875, "Length": 155, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "isThumb", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "hasThumb2", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasThumb2", "(", ")", ")", ",", "Align", "(", "isThumb", "?", "", ":", "", ")", ",", "VarArgsRegSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "R3IsLiveIn", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "GPRCS1Frames", "(", "", ")", ",", "GPRCS2Frames", "(", "", ")", ",", "DPRCSFrames", "(", "", ")", ",", "SpilledCSRegs", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getNumRegs", "(", ")", ")", ",", "JumpTableUId", "(", "", ")", ",", "ConstPoolEntryUId", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo13", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79876, "Length": 155, "Cover_Rate": 1.0} {"Template_token": ["", "return", "BranchTargetEnforcement", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo14", "Func": "branchTargetEnforcement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79877, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "branchTargetEnforcement", "(", ")", "const", "{", "return", "BranchTargetEnforcement", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo14", "Func": "branchTargetEnforcement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79878, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getArgumentStackToRestore", "(", ")", "const", "{", "return", "ArgumentStackToRestore", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo14", "Func": "getArgumentStackToRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79880, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getFPCXTSaveAreaSize", "(", ")", "const", "{", "return", "FPCXTSaveSize", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo14", "Func": "getFPCXTSaveAreaSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79881, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "getPreservesR0", "(", ")", "const", "{"], "ground_truth": ["return", "PreservesR0", ";"], "File": "ARMMachineFunctionInfo14", "Func": "getPreservesR0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79883, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "getPreservesR0", "(", ")", "const", "{", "return", "PreservesR0", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo14", "Func": "getPreservesR0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79884, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isCmseNSCallFunction", "(", ")", "const", "{"], "ground_truth": ["return", "IsCmseNSCall", ";"], "File": "ARMMachineFunctionInfo14", "Func": "isCmseNSCallFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79885, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "IsCmseNSEntry", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo14", "Func": "isCmseNSEntryFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79887, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "isCmseNSEntryFunction", "(", ")", "const", "{"], "ground_truth": ["return", "IsCmseNSEntry", ";"], "File": "ARMMachineFunctionInfo14", "Func": "isCmseNSEntryFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79888, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "isLRSpilled", "(", ")", "const", "{", "return", "LRSpilled", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo14", "Func": "isLRSpilled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79889, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "setArgumentStackToRestore", "(", "unsigned", "v", ")", "{"], "ground_truth": ["ArgumentStackToRestore", "=", "v", ";"], "File": "ARMMachineFunctionInfo14", "Func": "setArgumentStackToRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79890, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "ArgumentStackToRestore", "=", "v", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo14", "Func": "setArgumentStackToRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79891, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "void", "setFPCXTSaveAreaSize", "(", "unsigned", "s", ")", "{", "FPCXTSaveSize", "=", "s", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo14", "Func": "setFPCXTSaveAreaSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79893, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "LRSpilled", "=", "s", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo14", "Func": "setLRIsSpilled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79894, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "void", "setLRIsSpilled", "(", "bool", "s", ")", "{", "LRSpilled", "=", "s", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo14", "Func": "setLRIsSpilled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79895, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "shouldSignReturnAddress", "(", "bool", "SpillsLR", ")", "const", "{"], "ground_truth": ["if", "(", "!", "SignReturnAddress", ")", "return", "false", ";"], "File": "ARMMachineFunctionInfo14", "Func": "shouldSignReturnAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79898, "Length": 16, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "if", "(", "SignReturnAddressAll", ")", "return", "true", ";"], "ground_truth": ["return", "SpillsLR", ";"], "File": "ARMMachineFunctionInfo14", "Func": "shouldSignReturnAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79899, "Length": 10, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "FunctionInfo", "::", "FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "isThumb", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "hasThumb2", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasThumb2", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo15", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79900, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionInfo", "::", "FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "isThumb", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "hasThumb2", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasThumb2", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo15", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79901, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionInfo", "::", "FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "isThumb", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "hasThumb2", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasThumb2", "(", ")", ")", ",", "StByValParamsPadding", "(", "", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "ArgumentStackSize", "(", "", ")", ",", "IsSplitCSR", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo16", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79902, "Length": 127, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionInfo", "::", "FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "isThumb", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "hasThumb2", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasThumb2", "(", ")", ")", ",", "StByValParamsPadding", "(", "", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "ArgumentStackSize", "(", "", ")", ",", "IsSplitCSR", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo16", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79903, "Length": 127, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "isThumb", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "hasThumb2", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasThumb2", "(", ")", ")", ",", "StByValParamsPadding", "(", "", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "JumpTableUId", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "GlobalBaseReg", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo1", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79904, "Length": 134, "Cover_Rate": 1.0} {"Template_token": ["", "isThumb", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "hasThumb2", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasThumb2", "(", ")", ")", ",", "StByValParamsPadding", "(", "", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "JumpTableUId", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "GlobalBaseReg", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo1", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79905, "Length": 126, "Cover_Rate": 0.9402985074626866} {"Template_token": ["", "if", "(", "!", "CPEClones", ".", "insert", "(", "std", "::", "make_pair", "(", "CPCloneIdx", ",", "CPIdx", ")", ")", ".", "second", ")", "assert", "(", "", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo1", "Func": "recordCPEClone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79906, "Length": 27, "Cover_Rate": 0.7297297297297297} {"Template_token": ["", "FunctionInfo", "(", ")", ":"], "ground_truth": ["isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "ReturnRegsCount", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSAlignGapSize", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "NumAlignedDPRCS2Regs", "(", "", ")", ",", "JumpTableUId", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "GlobalBaseReg", "(", "", ")", "{"], "File": "ARMMachineFunctionInfo20", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79908, "Length": 109, "Cover_Rate": 0.990909090909091} {"Template_token": ["", "FunctionInfo", "(", ")", ":"], "ground_truth": ["isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "ReturnRegsCount", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSAlignGapSize", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "NumAlignedDPRCS2Regs", "(", "", ")", ",", "JumpTableUId", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "GlobalBaseReg", "(", "", ")", "{"], "File": "ARMMachineFunctionInfo20", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79909, "Length": 109, "Cover_Rate": 0.990909090909091} {"Template_token": ["", "isThumb", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "hasThumb2", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasThumb2", "(", ")", ")", ",", "VarArgsRegSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "GPRCS1Frames", "(", "", ")", ",", "GPRCS2Frames", "(", "", ")", ",", "DPRCSFrames", "(", "", ")", ",", "JumpTableUId", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo24", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79910, "Length": 131, "Cover_Rate": 0.9424460431654677} {"Template_token": ["", "explicit", "FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "isThumb", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "hasThumb2", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasThumb2", "(", ")", ")", ",", "VarArgsRegSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "GPRCS1Frames", "(", "", ")", ",", "GPRCS2Frames", "(", "", ")", ",", "DPRCSFrames", "(", "", ")", ",", "JumpTableUId", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo24", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79911, "Length": 139, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionInfo", "(", ")", ":"], "ground_truth": ["isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "ReturnRegsCount", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSAlignGapSize", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "NumAlignedDPRCS2Regs", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "IsSplitCSR", "(", "false", ")", "{"], "File": "ARMMachineFunctionInfo2", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79912, "Length": 104, "Cover_Rate": 0.9904761904761905} {"Template_token": ["", "FunctionInfo", "(", ")", ":"], "ground_truth": ["isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "ReturnRegsCount", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSAlignGapSize", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "NumAlignedDPRCS2Regs", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "IsSplitCSR", "(", "false", ")", "{"], "File": "ARMMachineFunctionInfo2", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79913, "Length": 104, "Cover_Rate": 0.9904761904761905} {"Template_token": ["", "FunctionInfo", "(", ")", ":", "isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "ReturnRegsCount", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSAlignGapSize", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "NumAlignedDPRCS2Regs", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "GlobalBaseReg", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo30", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79915, "Length": 105, "Cover_Rate": 1.0} {"Template_token": ["", "isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "ReturnRegsCount", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSAlignGapSize", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "NumAlignedDPRCS2Regs", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "IsSplitCSR", "(", "false", ")", ",", "PromotedGlobalsIncrease", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo31", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79916, "Length": 106, "Cover_Rate": 0.9636363636363636} {"Template_token": ["", "isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "ReturnRegsCount", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "NumAlignedDPRCS2Regs", "(", "", ")", ",", "JumpTableUId", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "GlobalBaseReg", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo46", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79922, "Length": 101, "Cover_Rate": 0.9619047619047619} {"Template_token": ["", "FunctionInfo", "::", "FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "isThumb", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "hasThumb2", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasThumb2", "(", ")", ")", ",", "StByValParamsPadding", "(", "", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "ReturnRegsCount", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "ArgumentStackSize", "(", "", ")", ",", "IsSplitCSR", "(", "false", ")", ",", "PromotedGlobalsIncrease", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo5", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79924, "Length": 137, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionInfo", "::", "FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "isThumb", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "hasThumb2", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasThumb2", "(", ")", ")", ",", "StByValParamsPadding", "(", "", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "ReturnRegsCount", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "ArgumentStackSize", "(", "", ")", ",", "IsSplitCSR", "(", "false", ")", ",", "PromotedGlobalsIncrease", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo5", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79925, "Length": 137, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "GetBranchTargetEnforcement", "(", "MachineFunction", "&", "MF", ")", "{", "const", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isMClass", "(", ")", "||", "!", "Subtarget", ".", "hasV7Ops", "(", ")", ")", "return", "false", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "const", "auto", "*", "BTE", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "F", ".", "getParent", "(", ")", "->", "getModuleFlag", "(", "", ")", ")", ")", "return", "BTE", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMMachineFunctionInfo7", "Func": "GetBranchTargetEnforcement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79926, "Length": 100, "Cover_Rate": 0.704225352112676} {"Template_token": ["", "static", "std", "::", "pair", "<", "bool", ",", "bool", ">", "GetSignReturnAddress", "(", "const", "Function", "&", "F", ")", "{", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "const", "Module", "&", "M", "=", "*", "F", ".", "getParent", "(", ")", ";", "if", "(", "const", "auto", "*", "Sign", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "M", ".", "getModuleFlag", "(", "", ")", ")", ")", "{", "if", "(", "Sign", "->", "getZExtValue", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "All", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "M", ".", "getModuleFlag", "(", "", ")", ")", ")", "return", "{", "true", ",", "All", "->", "getZExtValue", "(", ")", "}", ";", "return", "{", "true", ",", "false", "}", ";", "}", "}", "return", "{", "false", ",", "false", "}", ";", "}", "StringRef", "Scope", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";", "if", "(", "Scope", ".", "equals", "(", "", ")", ")", "return", "{", "false", ",", "false", "}", ";", "if", "(", "Scope", ".", "equals", "(", "", ")", ")", "return", "{", "true", ",", "true", "}", ";"], "ground_truth": ["assert", "(", "Scope", ".", "equals", "(", "", ")", ")", ";"], "File": "ARMMachineFunctionInfo7", "Func": "GetSignReturnAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79927, "Length": 178, "Cover_Rate": 0.956989247311828} {"Template_token": ["", "}", "}", "return", "{", "false", ",", "false", "}", ";", "}", "StringRef", "Scope", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";", "if", "(", "Scope", ".", "equals", "(", "", ")", ")", "return", "{", "false", ",", "false", "}", ";", "if", "(", "Scope", ".", "equals", "(", "", ")", ")", "return", "{", "true", ",", "true", "}", ";", "assert", "(", "Scope", ".", "equals", "(", "", ")", ")", ";", "return", "{", "true", ",", "false", "}", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo7", "Func": "GetSignReturnAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79928, "Length": 74, "Cover_Rate": 0.3978494623655914} {"Template_token": ["", "FunctionInfo", "(", ")", ":", "isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "VarArgsRegSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "GPRCS1Frames", "(", "", ")", ",", "GPRCS2Frames", "(", "", ")", ",", "DPRCSFrames", "(", "", ")", ",", "JumpTableUId", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo8", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79929, "Length": 105, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionInfo", "(", ")", ":"], "ground_truth": ["isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "VarArgsRegSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "GPRCS1Frames", "(", "", ")", ",", "GPRCS2Frames", "(", "", ")", ",", "DPRCSFrames", "(", "", ")", ",", "JumpTableUId", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", "{"], "File": "ARMMachineFunctionInfo8", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79930, "Length": 104, "Cover_Rate": 0.9904761904761905} {"Template_token": ["", "isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "NumAlignedDPRCS2Regs", "(", "", ")", ",", "JumpTableUId", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "GlobalBaseReg", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79932, "Length": 96, "Cover_Rate": 0.96} {"Template_token": ["", "FunctionInfo", "(", ")", ":"], "ground_truth": ["isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "NumAlignedDPRCS2Regs", "(", "", ")", ",", "JumpTableUId", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "GlobalBaseReg", "(", "", ")", "{"], "File": "ARMMachineFunctionInfo", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79933, "Length": 99, "Cover_Rate": 0.99} {"Template_token": ["", "unsigned", "createJumpTableUId", "(", ")", "{"], "ground_truth": ["return", "JumpTableUId", "++", ";"], "File": "ARMMachineFunctionInfo", "Func": "createJumpTableUId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79934, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "JumpTableUId", "++", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo", "Func": "createJumpTableUId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79935, "Length": 5, "Cover_Rate": 0.5} {"Template_token": ["", "return", "GlobalBaseReg", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo", "Func": "getGlobalBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79936, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "JumpTableUId", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo", "Func": "getNumJumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79937, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "MachObjectWriter", "(", "bool", "Is64Bit", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", ":", "MCMachObjectTargetWriter", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ")", "{"], "ground_truth": ["}"], "File": "ARMMachObjectWriter10", "Func": "ARMMachObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79940, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "MachObjectWriter", "(", "bool", "Is64Bit", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", ":", "MCMachObjectTargetWriter", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ")", "{"], "ground_truth": ["}"], "File": "ARMMachObjectWriter10", "Func": "ARMMachObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79941, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "return", "createMachObjectWriter", "(", "new", "MachObjectWriter", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ")", ",", "OS", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMMachObjectWriter10", "Func": "createARMMachObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79942, "Length": 19, "Cover_Rate": 0.48717948717948717} {"Template_token": ["", "MCObjectWriter", "*", "llvm", "::", "createMachObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "bool", "Is64Bit", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", "{"], "ground_truth": ["return", "createMachObjectWriter", "(", "new", "MachObjectWriter", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ")", ",", "OS", ",", "true", ")", ";"], "File": "ARMMachObjectWriter10", "Func": "createARMMachObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79943, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_RELOC_BR24", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_THUMB_RELOC_BR22", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_RELOC_HALF", ")", ";", "Log2Size", "=", "", ";", "return", "true", ";", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_RELOC_HALF", ")", ";", "Log2Size", "=", "", ";", "return", "true", ";", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_RELOC_HALF", ")", ";", "Log2Size", "=", "", ";", "return", "true", ";"], "ground_truth": ["case", "", ":"], "File": "ARMMachObjectWriter10", "Func": "getARMFixupKindMachOInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79944, "Length": 141, "Cover_Rate": 0.4845360824742268} {"Template_token": ["", "void", "MachObjectWriter", "::", "RecordScatteredHalfRelocation", "(", "MachObjectWriter", "*", "Writer", ",", "const", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFragment", "*", "Fragment", ",", "const", "MCFixup", "&", "Fixup", ",", "MCValue", "Target", ",", "uint64_t", "&", "FixedValue", ")", "{", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "IsPCRel", "=", "Writer", "->", "isFixupKindPCRel", "(", "Asm", ",", "Fixup", ".", "getKind", "(", ")", ")", ";", "unsigned", "Type", "=", "MachO", "::", "_RELOC_HALF", ";", "const", "MCSymbol", "*", "A", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "A", "->", "getFragment", "(", ")", ")", "{", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "A", "->", "getName", "(", ")", "+", "", ")", ";", "return", ";", "}", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "*", "A", ",", "Layout", ")", ";", "uint32_t", "Value2", "=", "", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "const", "MCSymbol", "*", "SB", "=", "&", "B", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "SB", "->", "getFragment", "(", ")", ")", "{", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "return", ";", "}", "Type", "=", "MachO", "::", "_RELOC_HALF_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B", "->", "getSymbol", "(", ")", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "SB", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "unsigned", "ThumbBit", "=", "", ";", "unsigned", "MovtBit", "=", "", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "MovtBit", "=", "", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "A", ")", ")", "FixedValue", "&=", "", ";", "break", ";", "case", "", ":", "if", "(", "Asm", ".", "isThumbFunc", "(", "A", ")", ")", "FixedValue", "&=", "", ";", "MovtBit", "=", "", ";", "case", "", ":", "ThumbBit", "=", "", ";", "break", ";", "}", "if", "(", "Type", "==", "MachO", "::", "_RELOC_HALF_SECTDIFF", ")", "{", "uint32_t", "OtherHalf", "=", "MovtBit", "?", "(", "FixedValue", "&", "", ")", ":", "(", "(", "FixedValue", "&", "", ")", ">>", "", ")", ";", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "OtherHalf", "<<", "", ")", "|", "(", "MachO", "::", "_RELOC_PAIR", "<<", "", ")", "|", "(", "MovtBit", "<<", "", ")", "|", "(", "ThumbBit", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";"], "ground_truth": ["Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";"], "File": "ARMMachObjectWriter10", "Func": "RecordARMScatteredHalfRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79945, "Length": 453, "Cover_Rate": 0.8595825426944972} {"Template_token": ["", "if", "(", "IsPCRel", "&&", "RelocType", "==", "MachO", "::", "_RELOC_VANILLA", ")", "Offset", "+=", "", "<<", "Log2Size", ";", "if", "(", "Offset", "&&", "A", "&&", "!", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "*", "A", ")", ")", "return", "RecordScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "RelocType", ",", "Log2Size", ",", "FixedValue", ")", ";", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Index", "=", "", ";", "unsigned", "Type", "=", "", ";", "const", "MCSymbol", "*", "RelSymbol", "=", "nullptr", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "report_fatal_error", "(", "", "", ")", ";", "}", "else", "{", "if", "(", "A", "->", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "A", "->", "getVariableValue", "(", ")", "->", "evaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "if", "(", "requiresExternRelocation", "(", "Writer", ",", "Asm", ",", "*", "Fragment", ",", "RelocType", ",", "*", "A", ",", "FixedValue", ")", ")", "{", "RelSymbol", "=", "A", ";", "if", "(", "!", "A", "->", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "*", "A", ")", ";", "}", "else", "{", "const", "MCSection", "&", "Sec", "=", "A", "->", "getSection", "(", ")", ";", "Index", "=", "Sec", ".", "getOrdinal", "(", ")", "+", "", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "Sec", ")", ";", "}", "if", "(", "IsPCRel", ")", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", "->", "getParent", "(", ")", ")", ";", "Type", "=", "RelocType", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "MRE", ".", "r_word1", "=", "(", "Index", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "Type", "<<", "", ")", ";", "if", "(", "Type", "==", "MachO", "::", "_RELOC_HALF", ")", "{", "uint32_t", "Value", "=", "", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "Value", "=", "(", "FixedValue", ">>", "", ")", "&", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Value", "=", "FixedValue", "&", "", ";", "break", ";", "}", "MachO", "::", "any_relocation_info", "MREPair", ";", "MREPair", ".", "r_word0", "=", "Value", ";", "MREPair", ".", "r_word1", "=", "(", "(", "", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "MachO", "::", "_RELOC_PAIR", "<<", "", ")", ")", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MREPair", ")", ";", "}"], "ground_truth": ["Writer", "->", "addRelocation", "(", "RelSymbol", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";"], "File": "ARMMachObjectWriter10", "Func": "recordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79946, "Length": 416, "Cover_Rate": 0.6720516962843296} {"Template_token": ["", "return", "false", ";", "case", "MachO", "::", "_RELOC_BR24", ":", "Value", "-=", "", ";", "Range", "=", "", ";", "break", ";", "case", "MachO", "::", "_THUMB_RELOC_BR22", ":", "Value", "-=", "", ";", "Range", "=", "", ";", "}", "Value", "+=", "Writer", "->", "getSectionAddress", "(", "&", "S", ".", "getSection", "(", ")", ")", ";", "Value", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", ".", "getParent", "(", ")", ")", ";", "if", "(", "Value", ">", "Range", "||", "Value", "<", "-", "(", "Range", "+", "", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMMachObjectWriter10", "Func": "requiresExternRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79947, "Length": 81, "Cover_Rate": 0.5704225352112676} {"Template_token": ["", "unsigned", "IsPCRel", "=", "Writer", "->", "isFixupKindPCRel", "(", "Asm", ",", "Fixup", ".", "getKind", "(", ")", ")", ";", "unsigned", "Type", "=", "MachO", "::", "_RELOC_HALF", ";", "const", "MCSymbol", "*", "A", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "const", "MCSymbolData", "*", "A_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "*", "A", ")", ";", "if", "(", "!", "A_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "A", "->", "getName", "(", ")", "+", "", ")", ";", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "A_SD", ",", "Layout", ")", ";", "uint32_t", "Value2", "=", "", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "const", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "MachO", "::", "_RELOC_HALF_SECTDIFF", ";"], "ground_truth": ["Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";"], "File": "ARMMachObjectWriter11", "Func": "RecordARMScatteredHalfRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79948, "Length": 212, "Cover_Rate": 0.3977485928705441} {"Template_token": ["", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "IsPCRel", "=", "Writer", "->", "isFixupKindPCRel", "(", "Asm", ",", "Fixup", ".", "getKind", "(", ")", ")", ";", "const", "MCSymbol", "*", "A", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "const", "MCSymbolData", "*", "A_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "*", "A", ")", ";", "if", "(", "!", "A_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "A", "->", "getName", "(", ")", "+", "", ")", ";", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "A_SD", ",", "Layout", ")", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "uint32_t", "Value2", "=", "", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "assert", "(", "Type", "==", "MachO", "::", "_RELOC_VANILLA", "&&", "", ")", ";", "const", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "MachO", "::", "_RELOC_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "if", "(", "Type", "==", "MachO", "::", "_RELOC_SECTDIFF", "||", "Type", "==", "MachO", "::", "_RELOC_LOCAL_SECTDIFF", ")", "{", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "", "<<", "", ")", "|", "(", "MachO", "::", "_RELOC_PAIR", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}"], "ground_truth": ["MachO", "::", "any_relocation_info", "MRE", ";"], "File": "ARMMachObjectWriter11", "Func": "RecordARMScatteredRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79949, "Length": 333, "Cover_Rate": 0.7708333333333334} {"Template_token": ["", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "assert", "(", "Type", "==", "MachO", "::", "_RELOC_VANILLA", "&&", "", ")", ";", "const", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "MachO", "::", "_RELOC_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "if", "(", "Type", "==", "MachO", "::", "_RELOC_SECTDIFF", "||", "Type", "==", "MachO", "::", "_RELOC_LOCAL_SECTDIFF", ")", "{", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "", "<<", "", ")", "|", "(", "MachO", "::", "_RELOC_PAIR", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "FixupOffset", "<<", "", ")", "|", "(", "Type", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value", ";"], "ground_truth": ["Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";"], "File": "ARMMachObjectWriter11", "Func": "RecordARMScatteredRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79950, "Length": 253, "Cover_Rate": 0.5856481481481481} {"Template_token": ["", "if", "(", "Offset", "&&", "SD", "&&", "!", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "SD", ")", ")", "return", "RecordScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "RelocType", ",", "Log2Size", ",", "FixedValue", ")", ";", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Index", "=", "", ";", "unsigned", "Type", "=", "", ";", "const", "MCSymbolData", "*", "RelSymbol", "=", "nullptr", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "report_fatal_error", "(", "", "", ")", ";", "}", "else", "{", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "if", "(", "requiresExternRelocation", "(", "Writer", ",", "Asm", ",", "*", "Fragment", ",", "RelocType", ",", "SD", ",", "FixedValue", ")", ")", "{", "RelSymbol", "=", "SD", ";", "if", "(", "!", "SD", "->", "getSymbol", "(", ")", ".", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "SD", ")", ";", "}", "else", "{", "const", "MCSectionData", "&", "SymSD", "=", "Asm", ".", "getSectionData", "(", "SD", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", ")", ";", "Index", "=", "SymSD", ".", "getOrdinal", "(", ")", "+", "", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "SymSD", ")", ";", "}", "if", "(", "IsPCRel", ")", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", "->", "getParent", "(", ")", ")", ";", "Type", "=", "RelocType", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "MRE", ".", "r_word1", "=", "(", "Index", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "Type", "<<", "", ")", ";", "if", "(", "Type", "==", "MachO", "::", "_RELOC_HALF", ")", "{", "uint32_t", "Value", "=", "", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "Value", "=", "(", "FixedValue", ">>", "", ")", "&", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Value", "=", "FixedValue", "&", "", ";", "break", ";", "}", "MachO", "::", "any_relocation_info", "MREPair", ";"], "ground_truth": ["MREPair", ".", "r_word0", "=", "Value", ";"], "File": "ARMMachObjectWriter11", "Func": "RecordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79951, "Length": 361, "Cover_Rate": 0.5658307210031348} {"Template_token": ["", "int64_t", "Res", ";", "if", "(", "A", "->", "getVariableValue", "(", ")", "->", "evaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "if", "(", "requiresExternRelocation", "(", "Writer", ",", "Asm", ",", "*", "Fragment", ",", "RelocType", ",", "*", "A", ",", "FixedValue", ")", ")", "{", "RelSymbol", "=", "A", ";", "if", "(", "!", "A", "->", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "*", "A", ")", ";", "}", "else", "{", "const", "MCSection", "&", "Sec", "=", "A", "->", "getSection", "(", ")", ";", "Index", "=", "Sec", ".", "getOrdinal", "(", ")", "+", "", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "Sec", ")", ";", "}", "if", "(", "IsPCRel", ")", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", "->", "getParent", "(", ")", ")", ";", "Type", "=", "RelocType", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "MRE", ".", "r_word1", "=", "(", "Index", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "Type", "<<", "", ")", ";", "if", "(", "Type", "==", "MachO", "::", "_RELOC_HALF", ")", "{", "uint32_t", "Value", "=", "", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "Value", "=", "(", "FixedValue", ">>", "", ")", "&", "", ";", "break", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["Value", "=", "FixedValue", "&", "", ";"], "File": "ARMMachObjectWriter13", "Func": "recordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79952, "Length": 232, "Cover_Rate": 0.3712} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "llvm", "::", "createMachObjectWriter", "(", "bool", "Is64Bit", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", "{", "return", "llvm", "::", "make_unique", "<", "MachObjectWriter", ">", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ")", ";"], "ground_truth": ["}"], "File": "ARMMachObjectWriter14", "Func": "createARMMachObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79953, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "IsPCRel", "=", "Writer", "->", "isFixupKindPCRel", "(", "Asm", ",", "Fixup", ".", "getKind", "(", ")", ")", ";", "unsigned", "Type", "=", "MachO", "::", "_RELOC_HALF", ";", "const", "MCSymbol", "*", "A", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "A", "->", "getFragment", "(", ")", ")", "{", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "A", "->", "getName", "(", ")", "+", "", ")", ";", "return", ";", "}", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "*", "A", ",", "Layout", ")", ";", "uint32_t", "Value2", "=", "", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "const", "MCSymbol", "*", "SB", "=", "&", "B", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "SB", "->", "getFragment", "(", ")", ")", "{", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "return", ";", "}", "Type", "=", "MachO", "::", "_RELOC_HALF_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B", "->", "getSymbol", "(", ")", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "SB", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "unsigned", "ThumbBit", "=", "", ";", "unsigned", "MovtBit", "=", "", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "MovtBit", "=", "", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "A", ")", ")", "FixedValue", "&=", "", ";", "break", ";", "case", "", ":", "if", "(", "Asm", ".", "isThumbFunc", "(", "A", ")", ")", "FixedValue", "&=", "", ";", "MovtBit", "=", "", ";", "LLVM_FALLTHROUGH", ";"], "ground_truth": ["case", "", ":"], "File": "ARMMachObjectWriter14", "Func": "RecordARMScatteredHalfRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79955, "Length": 313, "Cover_Rate": 0.5916824196597353} {"Template_token": ["", "MovtBit", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "ThumbBit", "=", "", ";", "break", ";", "}", "if", "(", "Type", "==", "MachO", "::", "_RELOC_HALF_SECTDIFF", ")", "{", "uint32_t", "OtherHalf", "=", "MovtBit", "?", "(", "FixedValue", "&", "", ")", ":", "(", "(", "FixedValue", "&", "", ")", ">>", "", ")", ";", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "OtherHalf", "<<", "", ")", "|", "(", "MachO", "::", "_RELOC_PAIR", "<<", "", ")", "|", "(", "MovtBit", "<<", "", ")", "|", "(", "ThumbBit", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "FixupOffset", "<<", "", ")", "|", "(", "Type", "<<", "", ")", "|", "(", "MovtBit", "<<", "", ")", "|", "(", "ThumbBit", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value", ";"], "ground_truth": ["Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";"], "File": "ARMMachObjectWriter14", "Func": "RecordARMScatteredHalfRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79956, "Length": 181, "Cover_Rate": 0.34215500945179583} {"Template_token": ["", "case", "MachO", "::", "_RELOC_BR24", ":", "if", "(", "!", "S", ".", "isTemporary", "(", ")", ")", "return", "true", ";", "Value", "-=", "", ";", "Range", "=", "", ";", "break", ";", "case", "MachO", "::", "_THUMB_RELOC_BR22", ":", "Value", "-=", "", ";", "Range", "=", "", ";", "}", "Value", "+=", "Writer", "->", "getSectionAddress", "(", "&", "S", ".", "getSection", "(", ")", ")", ";", "Value", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", ".", "getParent", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Value", ">", "Range", "||", "Value", "<", "-", "(", "Range", "+", "", ")", ")", "return", "true", ";"], "File": "ARMMachObjectWriter14", "Func": "requiresExternRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79957, "Length": 86, "Cover_Rate": 0.5584415584415584} {"Template_token": ["", "break", ";", "case", "MachO", "::", "_THUMB_RELOC_BR22", ":", "Value", "-=", "", ";", "Range", "=", "", ";", "}", "Value", "+=", "Writer", "->", "getSectionAddress", "(", "&", "S", ".", "getSection", "(", ")", ")", ";", "Value", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", ".", "getParent", "(", ")", ")", ";", "if", "(", "Value", ">", "Range", "||", "Value", "<", "-", "(", "Range", "+", "", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMMachObjectWriter14", "Func": "requiresExternRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79958, "Length": 65, "Cover_Rate": 0.42207792207792205} {"Template_token": ["", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "if", "(", "Type", "==", "MachO", "::", "_RELOC_SECTDIFF", "||", "Type", "==", "MachO", "::", "_RELOC_LOCAL_SECTDIFF", ")", "{", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "", "<<", "", ")", "|", "(", "MachO", "::", "_RELOC_PAIR", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "FixupOffset", "<<", "", ")", "|", "(", "Type", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value", ";"], "ground_truth": ["Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";"], "File": "ARMMachObjectWriter17", "Func": "RecordARMScatteredRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79959, "Length": 163, "Cover_Rate": 0.38717339667458434} {"Template_token": ["", "unsigned", "Type", "=", "", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "report_fatal_error", "(", "", "", ")", ";", "}", "else", "{", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "if", "(", "requiresExternRelocation", "(", "Writer", ",", "Asm", ",", "*", "Fragment", ",", "RelocType", ",", "SD", ",", "FixedValue", ")", ")", "{", "IsExtern", "=", "", ";", "Index", "=", "SD", "->", "getIndex", "(", ")", ";", "if", "(", "!", "SD", "->", "Symbol", "->", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "SD", ")", ";", "}", "else", "{", "const", "MCSectionData", "&", "SymSD", "=", "Asm", ".", "getSectionData", "(", "SD", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", ")", ";", "Index", "=", "SymSD", ".", "getOrdinal", "(", ")", "+", "", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "SymSD", ")", ";", "}", "if", "(", "IsPCRel", ")", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", "->", "getParent", "(", ")", ")", ";", "Type", "=", "RelocType", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "MRE", ".", "r_word1", "=", "(", "(", "Index", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsExtern", "<<", "", ")", "|", "(", "Type", "<<", "", ")", ")", ";", "if", "(", "Type", "==", "MachO", "::", "_RELOC_HALF", ")", "{", "uint32_t", "Value", "=", "", ";"], "ground_truth": ["switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{"], "File": "ARMMachObjectWriter17", "Func": "RecordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79960, "Length": 263, "Cover_Rate": 0.40902021772939345} {"Template_token": ["", "void", "MachObjectWriter", "::", "RecordScatteredHalfRelocation", "(", "MachObjectWriter", "*", "Writer", ",", "const", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFragment", "*", "Fragment", ",", "const", "MCFixup", "&", "Fixup", ",", "MCValue", "Target", ",", "uint64_t", "&", "FixedValue", ")", "{", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "IsPCRel", "=", "Writer", "->", "isFixupKindPCRel", "(", "Asm", ",", "Fixup", ".", "getKind", "(", ")", ")", ";", "unsigned", "Type", "=", "MachO", "::", "_RELOC_HALF", ";", "const", "MCSymbol", "*", "A", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "const", "MCSymbolData", "*", "A_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "*", "A", ")", ";", "if", "(", "!", "A_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "A", "->", "getName", "(", ")", "+", "", ")", ";", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "A_SD", ",", "Layout", ")", ";", "uint32_t", "Value2", "=", "", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "const", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "MachO", "::", "_RELOC_HALF_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMMachObjectWriter18", "Func": "RecordARMScatteredHalfRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79961, "Length": 283, "Cover_Rate": 0.5329566854990584} {"Template_token": ["", "unsigned", "ThumbBit", "=", "", ";", "unsigned", "MovtBit", "=", "", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "MovtBit", "=", "", ";", "if", "(", "A_SD", "->", "getFlags", "(", ")", "&", "SF_ThumbFunc", ")", "FixedValue", "&=", "", ";", "break", ";", "case", "", ":", "if", "(", "A_SD", "->", "getFlags", "(", ")", "&", "SF_ThumbFunc", ")", "FixedValue", "&=", "", ";", "MovtBit", "=", "", ";", "case", "", ":", "ThumbBit", "=", "", ";", "break", ";", "}", "if", "(", "Type", "==", "MachO", "::", "_RELOC_HALF_SECTDIFF", ")", "{", "uint32_t", "OtherHalf", "=", "MovtBit", "?", "(", "FixedValue", "&", "", ")", ":", "(", "(", "FixedValue", "&", "", ")", ">>", "", ")", ";", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "OtherHalf", "<<", "", ")", "|", "(", "MachO", "::", "_RELOC_PAIR", "<<", "", ")", "|", "(", "MovtBit", "<<", "", ")", "|", "(", "ThumbBit", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "FixupOffset", "<<", "", ")", "|", "(", "Type", "<<", "", ")", "|", "(", "MovtBit", "<<", "", ")", "|", "(", "ThumbBit", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value", ";"], "ground_truth": ["Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";"], "File": "ARMMachObjectWriter18", "Func": "RecordARMScatteredHalfRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79962, "Length": 241, "Cover_Rate": 0.4538606403013183} {"Template_token": ["", "return", "true", ";", "case", "FK_Data_8", ":", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__Branch24Bit", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__ThumbBranch22Bit", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__ThumbBranch22Bit", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMMachObjectWriter20", "Func": "getARMFixupKindMachOInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79963, "Length": 108, "Cover_Rate": 0.3698630136986301} {"Template_token": ["", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__ThumbBranch22Bit", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__HalfDifference", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__Half", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMMachObjectWriter20", "Func": "getARMFixupKindMachOInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79964, "Length": 94, "Cover_Rate": 0.3219178082191781} {"Template_token": ["", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "IsPCRel", "=", "Writer", "->", "isFixupKindPCRel", "(", "Asm", ",", "Fixup", ".", "getKind", "(", ")", ")", ";", "unsigned", "Type", "=", "macho", "::", "RIT_Vanilla", ";", "const", "MCSymbol", "*", "A", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "MCSymbolData", "*", "A_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "*", "A", ")", ";", "if", "(", "!", "A_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "A", "->", "getName", "(", ")", "+", "", ")", ";", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "A_SD", ",", "Layout", ")", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "uint32_t", "Value2", "=", "", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "macho", "::", "RIT_Difference", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";"], "ground_truth": ["FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";"], "File": "ARMMachObjectWriter20", "Func": "RecordARMScatteredRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79965, "Length": 243, "Cover_Rate": 0.5799522673031027} {"Template_token": ["", "if", "(", "IsPCRel", "&&", "RelocType", "==", "macho", "::", "RIT_Vanilla", ")", "Offset", "+=", "", "<<", "Log2Size", ";", "if", "(", "Offset", "&&", "SD", "&&", "!", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "SD", ")", ")", "return", "RecordScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "Log2Size", ",", "FixedValue", ")", ";", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Index", "=", "", ";", "unsigned", "IsExtern", "=", "", ";", "unsigned", "Type", "=", "", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "report_fatal_error", "(", "", "", ")", ";", "}", "else", "{", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}"], "ground_truth": ["if", "(", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "SD", ")", ")", "{"], "File": "ARMMachObjectWriter20", "Func": "RecordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79966, "Length": 159, "Cover_Rate": 0.30754352030947774} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "llvm", "::", "createMachObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "bool", "Is64Bit", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", "{"], "ground_truth": ["return", "createMachObjectWriter", "(", "llvm", "::", "make_unique", "<", "MachObjectWriter", ">", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ")", ",", "OS", ",", "true", ")", ";"], "File": "ARMMachObjectWriter21", "Func": "createARMMachObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79967, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "const", "MCSymbol", "*", "SB", "=", "&", "B", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "SB", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "MachO", "::", "_RELOC_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B", "->", "getSymbol", "(", ")", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "SB", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "if", "(", "Type", "==", "MachO", "::", "_RELOC_SECTDIFF", "||", "Type", "==", "MachO", "::", "_RELOC_LOCAL_SECTDIFF", ")", "{", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "", "<<", "", ")", "|", "(", "MachO", "::", "_RELOC_PAIR", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "FixupOffset", "<<", "", ")", "|", "(", "Type", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";"], "ground_truth": ["MRE", ".", "r_word1", "=", "Value", ";"], "File": "ARMMachObjectWriter22", "Func": "RecordARMScatteredRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79969, "Length": 212, "Cover_Rate": 0.507177033492823} {"Template_token": ["", "unsigned", "IsPCRel", "=", "Writer", "->", "isFixupKindPCRel", "(", "Asm", ",", "Fixup", ".", "getKind", "(", ")", ")", ";", "const", "MCSymbol", "*", "A", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "A", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "A", "->", "getName", "(", ")", "+", "", ")", ";", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "*", "A", ",", "Layout", ")", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "uint32_t", "Value2", "=", "", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "assert", "(", "Type", "==", "MachO", "::", "_RELOC_VANILLA", "&&", "", ")", ";", "const", "MCSymbol", "*", "SB", "=", "&", "B", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "SB", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "MachO", "::", "_RELOC_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B", "->", "getSymbol", "(", ")", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "SB", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "if", "(", "Type", "==", "MachO", "::", "_RELOC_SECTDIFF", "||", "Type", "==", "MachO", "::", "_RELOC_LOCAL_SECTDIFF", ")", "{", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "", "<<", "", ")", "|", "(", "MachO", "::", "_RELOC_PAIR", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "FixupOffset", "<<", "", ")", "|", "(", "Type", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";"], "ground_truth": ["MRE", ".", "r_word1", "=", "Value", ";"], "File": "ARMMachObjectWriter22", "Func": "RecordARMScatteredRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79970, "Length": 343, "Cover_Rate": 0.8205741626794258} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__Branch24Bit", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__ThumbBranch22Bit", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__ThumbBranch22Bit", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__Half", ")", ";", "Log2Size", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__Half", ")", ";", "Log2Size", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__Half", ")", ";", "Log2Size", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["RelocType", "=", "unsigned", "(", "macho", "::", "RIT__Half", ")", ";"], "File": "ARMMachObjectWriter26", "Func": "getARMFixupKindMachOInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79971, "Length": 177, "Cover_Rate": 0.5379939209726444} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "A_SD", "->", "getFlags", "(", ")", "&", "SF_ThumbFunc", ")", "FixedValue", "&=", "", ";", "MovtBit", "=", "", ";", "case", "", ":", "case", "", ":", "ThumbBit", "=", "", ";", "break", ";", "}", "if", "(", "Type", "==", "macho", "::", "RIT__HalfDifference", ")", "{", "uint32_t", "OtherHalf", "=", "MovtBit", "?", "(", "FixedValue", "&", "", ")", ":", "(", "(", "FixedValue", "&", "", ")", ">>", "", ")", ";", "macho", "::", "RelocationEntry", "MRE", ";", "MRE", ".", "Word0", "=", "(", "(", "OtherHalf", "<<", "", ")", "|", "(", "macho", "::", "RIT_Pair", "<<", "", ")", "|", "(", "MovtBit", "<<", "", ")", "|", "(", "ThumbBit", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "macho", "::", "RF_Scattered", ")", ";", "MRE", ".", "Word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "macho", "::", "RelocationEntry", "MRE", ";", "MRE", ".", "Word0", "=", "(", "(", "FixupOffset", "<<", "", ")", "|", "(", "Type", "<<", "", ")", "|", "(", "MovtBit", "<<", "", ")", "|", "(", "ThumbBit", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "macho", "::", "RF_Scattered", ")", ";", "MRE", ".", "Word1", "=", "Value", ";", "Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";"], "ground_truth": ["}"], "File": "ARMMachObjectWriter30", "Func": "RecordARMMovwMovtRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79972, "Length": 199, "Cover_Rate": 0.38269230769230766} {"Template_token": ["", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "report_fatal_error", "(", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "macho", "::", "RIT_Difference", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "if", "(", "Type", "==", "macho", "::", "RIT_Difference", "||", "Type", "==", "macho", "::", "RIT_Generic_LocalDifference", ")", "{", "macho", "::", "RelocationEntry", "MRE", ";", "MRE", ".", "Word0", "=", "(", "(", "", "<<", "", ")", "|", "(", "macho", "::", "RIT_Pair", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "macho", "::", "RF_Scattered", ")", ";", "MRE", ".", "Word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "macho", "::", "RelocationEntry", "MRE", ";", "MRE", ".", "Word0", "=", "(", "(", "FixupOffset", "<<", "", ")", "|", "(", "Type", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "macho", "::", "RF_Scattered", ")", ";", "MRE", ".", "Word1", "=", "Value", ";"], "ground_truth": ["Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";"], "File": "ARMMachObjectWriter30", "Func": "RecordARMScatteredRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79973, "Length": 211, "Cover_Rate": 0.5341772151898734} {"Template_token": ["", "report_fatal_error", "(", "", ")", ";", "return", ";", "}", "if", "(", "Target", ".", "getSymB", "(", ")", ")", "{", "if", "(", "RelocType", "==", "macho", "::", "RIT__Half", "||", "RelocType", "==", "macho", "::", "RIT__HalfDifference", ")", "return", "RecordMovwMovtRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "FixedValue", ")", ";", "return", "RecordScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "Log2Size", ",", "FixedValue", ")", ";", "}", "MCSymbolData", "*", "SD", "=", "", ";", "if", "(", "Target", ".", "getSymA", "(", ")", ")", "SD", "=", "&", "Asm", ".", "getSymbolData", "(", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ")", ";", "uint32_t", "Offset", "=", "Target", ".", "getConstant", "(", ")", ";", "if", "(", "IsPCRel", "&&", "RelocType", "==", "macho", "::", "RIT_Vanilla", ")", "Offset", "+=", "", "<<", "Log2Size", ";", "if", "(", "Offset", "&&", "SD", "&&", "!", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "SD", ")", ")", "return", "RecordScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "Log2Size", ",", "FixedValue", ")", ";", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Index", "=", "", ";", "unsigned", "IsExtern", "=", "", ";", "unsigned", "Type", "=", "", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "report_fatal_error", "(", "", "", ")", ";", "}", "else", "{", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";"], "ground_truth": ["if", "(", "SD", "->", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{"], "File": "ARMMachObjectWriter30", "Func": "RecordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79974, "Length": 252, "Cover_Rate": 0.4950884086444008} {"Template_token": ["", "uint32_t", "Value2", "=", "", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "report_fatal_error", "(", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "macho", "::", "RIT__HalfDifference", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "unsigned", "ThumbBit", "=", "", ";", "unsigned", "MovtBit", "=", "", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "MovtBit", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "MovtBit", "=", "", ";"], "ground_truth": ["case", "", ":"], "File": "ARMMachObjectWriter32", "Func": "RecordARMMovwMovtRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79975, "Length": 169, "Cover_Rate": 0.3434959349593496} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "llvm", "::", "createMachObjectWriter", "(", "bool", "Is64Bit", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", "{", "return", "std", "::", "make_unique", "<", "MachObjectWriter", ">", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ")", ";"], "ground_truth": ["}"], "File": "ARMMachObjectWriter33", "Func": "createARMMachObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79976, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "return", "std", "::", "make_unique", "<", "MachObjectWriter", ">", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ")", ";"], "ground_truth": ["}"], "File": "ARMMachObjectWriter33", "Func": "createARMMachObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79977, "Length": 16, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "Type", "=", "MachO", "::", "_RELOC_HALF_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B", "->", "getSymbol", "(", ")", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "SB", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "unsigned", "ThumbBit", "=", "", ";", "unsigned", "MovtBit", "=", "", ";", "switch", "(", "Fixup", ".", "getTargetKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "MovtBit", "=", "", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "A", ")", ")", "FixedValue", "&=", "", ";", "break", ";", "case", "", ":", "if", "(", "Asm", ".", "isThumbFunc", "(", "A", ")", ")", "FixedValue", "&=", "", ";", "MovtBit", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "ThumbBit", "=", "", ";", "break", ";", "}", "if", "(", "Type", "==", "MachO", "::", "_RELOC_HALF_SECTDIFF", ")", "{", "uint32_t", "OtherHalf", "=", "MovtBit", "?", "(", "FixedValue", "&", "", ")", ":", "(", "(", "FixedValue", "&", "", ")", ">>", "", ")", ";", "MachO", "::", "any_relocation_info", "MRE", ";"], "ground_truth": ["MRE", ".", "r_word0", "=", "(", "(", "OtherHalf", "<<", "", ")", "|", "(", "MachO", "::", "_RELOC_PAIR", "<<", "", ")", "|", "(", "MovtBit", "<<", "", ")", "|", "(", "ThumbBit", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";"], "File": "ARMMachObjectWriter33", "Func": "RecordARMScatteredHalfRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79978, "Length": 193, "Cover_Rate": 0.34464285714285714} {"Template_token": ["", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__ThumbBranch22Bit", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__HalfDifference", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__Half", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMMachObjectWriter35", "Func": "getARMFixupKindMachOInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79979, "Length": 110, "Cover_Rate": 0.36423841059602646} {"Template_token": ["", "RelocType", "=", "unsigned", "(", "MachO", "::", "_THUMB_RELOC_BR22", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_THUMB_RELOC_BR22", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_RELOC_HALF", ")", ";", "Log2Size", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_RELOC_HALF", ")", ";", "Log2Size", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_RELOC_HALF", ")", ";", "Log2Size", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_RELOC_HALF", ")", ";", "Log2Size", "=", "", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMMachObjectWriter8", "Func": "getARMFixupKindMachOInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79980, "Length": 141, "Cover_Rate": 0.4246987951807229} {"Template_token": ["", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "IsPCRel", "=", "Writer", "->", "isFixupKindPCRel", "(", "Asm", ",", "Fixup", ".", "getKind", "(", ")", ")", ";", "unsigned", "Type", "=", "MachO", "::", "_RELOC_VANILLA", ";", "const", "MCSymbol", "*", "A", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "MCSymbolData", "*", "A_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "*", "A", ")", ";", "if", "(", "!", "A_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "A", "->", "getName", "(", ")", "+", "", ")", ";", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "A_SD", ",", "Layout", ")", ";"], "ground_truth": ["uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";"], "File": "ARMMachObjectWriter8", "Func": "RecordARMScatteredRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79981, "Length": 132, "Cover_Rate": 0.315035799522673} {"Template_token": ["", "}", "}", "if", "(", "requiresExternRelocation", "(", "Writer", ",", "Asm", ",", "*", "Fragment", ",", "RelocType", ",", "SD", ",", "FixedValue", ")", ")", "{", "IsExtern", "=", "", ";", "Index", "=", "SD", "->", "getIndex", "(", ")", ";", "if", "(", "!", "SD", "->", "Symbol", "->", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "SD", ")", ";", "}", "else", "{", "const", "MCSectionData", "&", "SymSD", "=", "Asm", ".", "getSectionData", "(", "SD", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", ")", ";", "Index", "=", "SymSD", ".", "getOrdinal", "(", ")", "+", "", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "SymSD", ")", ";", "}", "if", "(", "IsPCRel", ")", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", "->", "getParent", "(", ")", ")", ";", "Type", "=", "RelocType", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "MRE", ".", "r_word1", "=", "(", "(", "Index", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsExtern", "<<", "", ")", "|", "(", "Type", "<<", "", ")", ")", ";", "if", "(", "Type", "==", "MachO", "::", "_RELOC_HALF", ")", "{", "uint32_t", "Value", "=", "", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Value", "=", "(", "FixedValue", ">>", "", ")", "&", "", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMMachObjectWriter8", "Func": "RecordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79982, "Length": 223, "Cover_Rate": 0.3368580060422961} {"Template_token": ["", "unsigned", "IsPCRel", "=", "Writer", "->", "isFixupKindPCRel", "(", "Asm", ",", "Fixup", ".", "getKind", "(", ")", ")", ";", "unsigned", "Log2Size", ";", "unsigned", "RelocType", "=", "macho", "::", "RIT_Vanilla", ";", "if", "(", "!", "getFixupKindMachOInfo", "(", "Fixup", ".", "getKind", "(", ")", ",", "RelocType", ",", "Log2Size", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "if", "(", "Target", ".", "getSymB", "(", ")", ")", "{", "if", "(", "RelocType", "==", "macho", "::", "RIT__Half", ")", "return", "RecordScatteredHalfRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "FixedValue", ")", ";", "return", "RecordScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "Log2Size", ",", "FixedValue", ")", ";", "}", "MCSymbolData", "*", "SD", "=", "", ";", "if", "(", "Target", ".", "getSymA", "(", ")", ")", "SD", "=", "&", "Asm", ".", "getSymbolData", "(", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ")", ";", "uint32_t", "Offset", "=", "Target", ".", "getConstant", "(", ")", ";", "if", "(", "IsPCRel", "&&", "RelocType", "==", "macho", "::", "RIT_Vanilla", ")", "Offset", "+=", "", "<<", "Log2Size", ";", "if", "(", "Offset", "&&", "SD", "&&", "!", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "SD", ")", ")", "return", "RecordScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "Log2Size", ",", "FixedValue", ")", ";", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Index", "=", "", ";", "unsigned", "IsExtern", "=", "", ";", "unsigned", "Type", "=", "", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "report_fatal_error", "(", "", "", ")", ";", "}", "else", "{", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "if", "(", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "SD", ")", ")", "{", "IsExtern", "=", "", ";", "Index", "=", "SD", "->", "getIndex", "(", ")", ";", "if", "(", "!", "SD", "->", "Symbol", "->", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "SD", ")", ";", "}", "else", "{", "const", "MCSectionData", "&", "SymSD", "=", "Asm", ".", "getSectionData", "(", "SD", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", ")", ";", "Index", "=", "SymSD", ".", "getOrdinal", "(", ")", "+", "", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "SymSD", ")", ";"], "ground_truth": ["}"], "File": "ARMMachObjectWriter9", "Func": "RecordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79983, "Length": 391, "Cover_Rate": 0.6326860841423948} {"Template_token": ["", "}", "MCSymbolData", "*", "SD", "=", "", ";", "if", "(", "Target", ".", "getSymA", "(", ")", ")", "SD", "=", "&", "Asm", ".", "getSymbolData", "(", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ")", ";", "uint32_t", "Offset", "=", "Target", ".", "getConstant", "(", ")", ";", "if", "(", "IsPCRel", "&&", "RelocType", "==", "macho", "::", "RIT_Vanilla", ")", "Offset", "+=", "", "<<", "Log2Size", ";", "if", "(", "Offset", "&&", "SD", "&&", "!", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "SD", ")", ")", "return", "RecordScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "Log2Size", ",", "FixedValue", ")", ";", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Index", "=", "", ";", "unsigned", "IsExtern", "=", "", ";", "unsigned", "Type", "=", "", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "report_fatal_error", "(", "", "", ")", ";", "}", "else", "{", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{"], "ground_truth": ["FixedValue", "=", "Res", ";"], "File": "ARMMachObjectWriter9", "Func": "RecordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79984, "Length": 187, "Cover_Rate": 0.30258899676375406} {"Template_token": ["", "return", "createMachObjectWriter", "(", "new", "MachObjectWriter", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ")", ",", "OS", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMMachObjectWriter", "Func": "createARMMachObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79985, "Length": 19, "Cover_Rate": 0.48717948717948717} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_RELOC_BR24", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_THUMB_RELOC_BR22", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_THUMB_RELOC_BR22", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_RELOC_HALF", ")", ";", "Log2Size", "=", "", ";", "return", "true", ";", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_RELOC_HALF", ")", ";", "Log2Size", "=", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMMachObjectWriter", "Func": "getARMFixupKindMachOInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79987, "Length": 122, "Cover_Rate": 0.391025641025641} {"Template_token": ["", "return", "true", ";", "case", "FK_Data_2", ":", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "FK_Data_4", ":", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "FK_Data_8", ":", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_RELOC_BR24", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";"], "ground_truth": ["case", "", ":"], "File": "ARMMachObjectWriter", "Func": "getARMFixupKindMachOInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79988, "Length": 99, "Cover_Rate": 0.3173076923076923} {"Template_token": ["", "unsigned", "Type", "=", "MachO", "::", "_RELOC_HALF", ";", "const", "MCSymbol", "*", "A", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "const", "MCSymbolData", "*", "A_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "*", "A", ")", ";", "if", "(", "!", "A_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "A", "->", "getName", "(", ")", "+", "", ")", ";", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "A_SD", ",", "Layout", ")", ";", "uint32_t", "Value2", "=", "", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "const", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "MachO", "::", "_RELOC_HALF_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "unsigned", "ThumbBit", "=", "", ";", "unsigned", "MovtBit", "=", "", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "MovtBit", "=", "", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "A", ")", ")", "FixedValue", "&=", "", ";", "break", ";", "case", "", ":", "if", "(", "Asm", ".", "isThumbFunc", "(", "A", ")", ")", "FixedValue", "&=", "", ";", "MovtBit", "=", "", ";"], "ground_truth": ["case", "", ":"], "File": "ARMMachObjectWriter", "Func": "RecordARMScatteredHalfRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79989, "Length": 285, "Cover_Rate": 0.5387523629489603} {"Template_token": ["", "const", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "MachO", "::", "_RELOC_HALF_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "unsigned", "ThumbBit", "=", "", ";", "unsigned", "MovtBit", "=", "", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "MovtBit", "=", "", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "A", ")", ")", "FixedValue", "&=", "", ";", "break", ";", "case", "", ":", "if", "(", "Asm", ".", "isThumbFunc", "(", "A", ")", ")", "FixedValue", "&=", "", ";", "MovtBit", "=", "", ";", "case", "", ":", "ThumbBit", "=", "", ";", "break", ";", "}", "if", "(", "Type", "==", "MachO", "::", "_RELOC_HALF_SECTDIFF", ")", "{", "uint32_t", "OtherHalf", "=", "MovtBit", "?", "(", "FixedValue", "&", "", ")", ":", "(", "(", "FixedValue", "&", "", ")", ">>", "", ")", ";", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "OtherHalf", "<<", "", ")", "|", "(", "MachO", "::", "_RELOC_PAIR", "<<", "", ")", "|", "(", "MovtBit", "<<", "", ")", "|", "(", "ThumbBit", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";"], "ground_truth": ["}"], "File": "ARMMachObjectWriter", "Func": "RecordARMScatteredHalfRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79990, "Length": 265, "Cover_Rate": 0.500945179584121} {"Template_token": ["", "const", "MCSymbolData", "*", "A_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "*", "A", ")", ";", "if", "(", "!", "A_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "A", "->", "getName", "(", ")", "+", "", ")", ";", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "A_SD", ",", "Layout", ")", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "uint32_t", "Value2", "=", "", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "assert", "(", "Type", "==", "MachO", "::", "_RELOC_VANILLA", "&&", "", ")", ";", "const", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "MachO", "::", "_RELOC_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "if", "(", "Type", "==", "MachO", "::", "_RELOC_SECTDIFF", "||", "Type", "==", "MachO", "::", "_RELOC_LOCAL_SECTDIFF", ")", "{"], "ground_truth": ["MachO", "::", "any_relocation_info", "MRE", ";"], "File": "ARMMachObjectWriter", "Func": "RecordARMScatteredRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79991, "Length": 222, "Cover_Rate": 0.5186915887850467} {"Template_token": ["", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "assert", "(", "Type", "==", "MachO", "::", "_RELOC_VANILLA", "&&", "", ")", ";", "const", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "MachO", "::", "_RELOC_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}"], "ground_truth": ["if", "(", "Type", "==", "MachO", "::", "_RELOC_SECTDIFF", "||", "Type", "==", "MachO", "::", "_RELOC_LOCAL_SECTDIFF", ")", "{"], "File": "ARMMachObjectWriter", "Func": "RecordARMScatteredRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79992, "Length": 130, "Cover_Rate": 0.3037383177570093} {"Template_token": ["", "return", "RecordScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "RelocType", ",", "Log2Size", ",", "FixedValue", ")", ";", "}", "const", "MCSymbolData", "*", "SD", "=", "nullptr", ";", "if", "(", "Target", ".", "getSymA", "(", ")", ")", "SD", "=", "&", "Asm", ".", "getSymbolData", "(", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ")", ";", "uint32_t", "Offset", "=", "Target", ".", "getConstant", "(", ")", ";", "if", "(", "IsPCRel", "&&", "RelocType", "==", "MachO", "::", "_RELOC_VANILLA", ")", "Offset", "+=", "", "<<", "Log2Size", ";", "if", "(", "Offset", "&&", "SD", "&&", "!", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "SD", ")", ")", "return", "RecordScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "RelocType", ",", "Log2Size", ",", "FixedValue", ")", ";", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Index", "=", "", ";", "unsigned", "IsExtern", "=", "", ";", "unsigned", "Type", "=", "", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "report_fatal_error", "(", "", "", ")", ";", "}", "else", "{", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "if", "(", "requiresExternRelocation", "(", "Writer", ",", "Asm", ",", "*", "Fragment", ",", "RelocType", ",", "SD", ",", "FixedValue", ")", ")", "{", "IsExtern", "=", "", ";", "Index", "=", "SD", "->", "getIndex", "(", ")", ";", "if", "(", "!", "SD", "->", "Symbol", "->", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "SD", ")", ";", "}", "else", "{", "const", "MCSectionData", "&", "SymSD", "=", "Asm", ".", "getSectionData", "(", "SD", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", ")", ";", "Index", "=", "SymSD", ".", "getOrdinal", "(", ")", "+", "", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "SymSD", ")", ";", "}", "if", "(", "IsPCRel", ")", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", "->", "getParent", "(", ")", ")", ";", "Type", "=", "RelocType", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "MRE", ".", "r_word1", "=", "(", "(", "Index", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsExtern", "<<", "", ")", "|", "(", "Type", "<<", "", ")", ")", ";", "if", "(", "Type", "==", "MachO", "::", "_RELOC_HALF", ")", "{", "uint32_t", "Value", "=", "", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "Value", "=", "(", "FixedValue", ">>", "", ")", "&", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Value", "=", "FixedValue", "&", "", ";", "break", ";", "}", "MachO", "::", "any_relocation_info", "MREPair", ";"], "ground_truth": ["MREPair", ".", "r_word0", "=", "Value", ";"], "File": "ARMMachObjectWriter", "Func": "RecordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79993, "Length": 454, "Cover_Rate": 0.7017001545595054} {"Template_token": ["", "case", "MachO", "::", "_THUMB_RELOC_BR22", ":", "Value", "-=", "", ";", "Range", "=", "", ";", "}", "const", "MCSectionData", "&", "SymSD", "=", "Asm", ".", "getSectionData", "(", "SD", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", ")", ";", "Value", "+=", "Writer", "->", "getSectionAddress", "(", "&", "SymSD", ")", ";", "Value", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", ".", "getParent", "(", ")", ")", ";", "if", "(", "Value", ">", "Range", "||", "Value", "<", "-", "(", "Range", "+", "", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMMachObjectWriter", "Func": "requiresExternRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79994, "Length": 79, "Cover_Rate": 0.5} {"Template_token": ["", "Range", "=", "", ";", "break", ";", "case", "MachO", "::", "_THUMB_RELOC_BR22", ":", "Value", "-=", "", ";", "Range", "=", "", ";", "}", "const", "MCSectionData", "&", "SymSD", "=", "Asm", ".", "getSectionData", "(", "SD", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", ")", ";", "Value", "+=", "Writer", "->", "getSectionAddress", "(", "&", "SymSD", ")", ";"], "ground_truth": ["Value", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", ".", "getParent", "(", ")", ")", ";"], "File": "ARMMachObjectWriter", "Func": "requiresExternRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79995, "Length": 63, "Cover_Rate": 0.3987341772151899} {"Template_token": ["", "switch", "(", "VariantKind", ")", "{", "case", "LLVMDisassembler_VariantKind__HI16", ":", "return", "MCExpr", "::", "createUpper16", "(", "SubExpr", ",", "Ctx", ")", ";", "case", "LLVMDisassembler_VariantKind__LO16", ":", "return", "MCExpr", "::", "createLower16", "(", "SubExpr", ",", "Ctx", ")", ";", "default", ":", "return", "MCRelocationInfo", "::", "createExprForCAPIVariantKind", "(", "SubExpr", ",", "VariantKind", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMMachORelocationInfo1", "Func": "createExprForCAPIVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79996, "Length": 45, "Cover_Rate": 0.75} {"Template_token": ["", "switch", "(", "VariantKind", ")", "{", "case", "LLVMDisassembler_VariantKind__HI16", ":", "return", "MCExpr", "::", "createUpper16", "(", "SubExpr", ",", "Ctx", ")", ";", "case", "LLVMDisassembler_VariantKind__LO16", ":", "return", "MCExpr", "::", "createLower16", "(", "SubExpr", ",", "Ctx", ")", ";", "default", ":"], "ground_truth": ["return", "MCRelocationInfo", "::", "createExprForCAPIVariantKind", "(", "SubExpr", ",", "VariantKind", ")", ";"], "File": "ARMMachORelocationInfo1", "Func": "createExprForCAPIVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79997, "Length": 43, "Cover_Rate": 0.7166666666666667} {"Template_token": ["", "switch", "(", "VariantKind", ")", "{", "case", "LLVMDisassembler_VariantKind__HI16", ":", "return", "MCExpr", "::", "CreateUpper16", "(", "SubExpr", ",", "Ctx", ")", ";", "case", "LLVMDisassembler_VariantKind__LO16", ":", "return", "MCExpr", "::", "CreateLower16", "(", "SubExpr", ",", "Ctx", ")", ";"], "ground_truth": ["default", ":"], "File": "ARMMachORelocationInfo6", "Func": "createExprForCAPIVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79998, "Length": 33, "Cover_Rate": 0.55} {"Template_token": ["", "MachORelocationInfo", "(", "MCContext", "&", "Ctx", ")", ":", "MCRelocationInfo", "(", "Ctx", ")", "{"], "ground_truth": ["}"], "File": "ARMMachORelocationInfo", "Func": "ARMMachORelocationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79999, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "MachORelocationInfo", "(", "MCContext", "&", "Ctx", ")", ":", "MCRelocationInfo", "(", "Ctx", ")", "{"], "ground_truth": ["}"], "File": "ARMMachORelocationInfo", "Func": "ARMMachORelocationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80000, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "MCRelocationInfo", "*", "llvm", "::", "createMachORelocationInfo", "(", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["return", "new", "MachORelocationInfo", "(", "Ctx", ")", ";"], "File": "ARMMachORelocationInfo", "Func": "createARMMachORelocationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80001, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "switch", "(", "VariantKind", ")", "{", "case", "LLVMDisassembler_VariantKind__HI16", ":", "return", "MCExpr", "::", "createUpper16", "(", "SubExpr", ",", "Ctx", ")", ";", "case", "LLVMDisassembler_VariantKind__LO16", ":", "return", "MCExpr", "::", "createLower16", "(", "SubExpr", ",", "Ctx", ")", ";", "default", ":", "return", "MCRelocationInfo", "::", "createExprForCAPIVariantKind", "(", "SubExpr", ",", "VariantKind", ")", ";"], "ground_truth": ["}"], "File": "ARMMachORelocationInfo", "Func": "createExprForCAPIVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80003, "Length": 44, "Cover_Rate": 0.6984126984126984} {"Template_token": ["", "unsigned", "FirstOpcode", "=", "FirstMI", "?", "FirstMI", "->", "getOpcode", "(", ")", ":", "static_cast", "<", "unsigned", ">", "(", "", ")", ";", "unsigned", "SecondOpcode", "=", "SecondMI", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "ST", ".", "hasFuseAES", "(", ")", ")", "switch", "(", "SecondOpcode", ")", "{"], "File": "ARMMacroFusion1", "Func": "shouldScheduleAdjacent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80004, "Length": 41, "Cover_Rate": 0.33064516129032256} {"Template_token": ["", "return", "FirstMI", "==", "nullptr", "||", "FirstMI", "->", "getOpcode", "(", ")", "==", "", ";", "case", "", ":", "return", "FirstMI", "==", "nullptr", "||", "FirstMI", "->", "getOpcode", "(", ")", "==", "", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMMacroFusion7", "Func": "isAESPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80005, "Length": 34, "Cover_Rate": 0.4927536231884058} {"Template_token": ["", "static", "bool", "isLiteralsPair", "(", "const", "MachineInstr", "*", "FirstMI", ",", "const", "MachineInstr", "&", "SecondMI", ")", "{", "if", "(", "(", "FirstMI", "==", "nullptr", "||", "FirstMI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "SecondMI", ".", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMMacroFusion7", "Func": "isLiteralsPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80006, "Length": 46, "Cover_Rate": 0.92} {"Template_token": ["", "if", "(", "(", "FirstMI", "==", "nullptr", "||", "FirstMI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "SecondMI", ".", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMMacroFusion7", "Func": "isLiteralsPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80007, "Length": 31, "Cover_Rate": 0.62} {"Template_token": ["", "case", "", ":", "return", "FirstOpcode", "==", "", "||", "FirstOpcode", "==", "", ";", "case", "", ":", "return", "FirstOpcode", "==", "", "||", "FirstOpcode", "==", "", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMMacroFusion", "Func": "isAESPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80010, "Length": 28, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "static", "bool", "isLiteralsPair", "(", "const", "MachineInstr", "*", "FirstMI", ",", "const", "MachineInstr", "&", "SecondMI", ")", "{", "unsigned", "FirstOpcode", "=", "FirstMI", "?", "FirstMI", "->", "getOpcode", "(", ")", ":", "static_cast", "<", "unsigned", ">", "(", "", ")", ";"], "ground_truth": ["unsigned", "SecondOpcode", "=", "SecondMI", ".", "getOpcode", "(", ")", ";"], "File": "ARMMacroFusion", "Func": "isLiteralsPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80011, "Length": 43, "Cover_Rate": 0.581081081081081} {"Template_token": ["", "static", "bool", "shouldScheduleAdjacent", "(", "const", "TargetInstrInfo", "&", "TII", ",", "const", "TargetSubtargetInfo", "&", "TSI", ",", "const", "MachineInstr", "*", "FirstMI", ",", "const", "MachineInstr", "&", "SecondMI", ")", "{", "const", "Subtarget", "&", "ST", "=", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "TSI", ")", ";", "if", "(", "ST", ".", "hasFuseAES", "(", ")", "&&", "isAESPair", "(", "FirstMI", ",", "SecondMI", ")", ")", "return", "true", ";", "if", "(", "ST", ".", "hasFuseLiterals", "(", ")", "&&", "isLiteralsPair", "(", "FirstMI", ",", "SecondMI", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMMacroFusion", "Func": "shouldScheduleAdjacent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80013, "Length": 79, "Cover_Rate": 0.9875} {"Template_token": ["", "void", "COFFMCAsmInfoGNU", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMMCAsmInfo (2)", "Func": "anchor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80014, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "COFFMCAsmInfoGNU", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMMCAsmInfo (2)", "Func": "anchor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80015, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "ExceptionsType", "=", "ExceptionHandling", "::", "None", ";", "UseParensForSymbolVariant", "=", "true", ";", "UseIntegratedAssembler", "=", "false", ";", "DwarfRegNumForCFI", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMMCAsmInfo (2)", "Func": "ARMCOFFMCAsmInfoGNU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80016, "Length": 19, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "AlignmentIsInBytes", "=", "false", ";", "PrivateGlobalPrefix", "=", "", ";", "PrivateLabelPrefix", "=", "", ";"], "ground_truth": ["}"], "File": "ARMMCAsmInfo (2)", "Func": "ARMCOFFMCAsmInfoMicrosoft", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80017, "Length": 13, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "armeb", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ")", "IsLittleEndian", "=", "false", ";", "AlignmentIsInBytes", "=", "false", ";", "Data64bitsDirective", "=", "nullptr", ";", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "Bitrig", ":", "case", "Triple", "::", "NetBSD", ":"], "ground_truth": ["ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";"], "File": "ARMMCAsmInfo (2)", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80018, "Length": 79, "Cover_Rate": 0.7117117117117117} {"Template_token": ["", "MCAsmInfoDarwin", "::", "MCAsmInfoDarwin", "(", "const", "Triple", "&", "TheTriple", ")", "{", "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "armeb", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ")", "IsLittleEndian", "=", "false", ";", "Data64bitsDirective", "=", "nullptr", ";", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";"], "ground_truth": ["Code32Directive", "=", "", ";"], "File": "ARMMCAsmInfo (2)", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80019, "Length": 56, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "MCAsmInfoDarwin", "::", "MCAsmInfoDarwin", "(", "const", "Triple", "&", "TheTriple", ")", "{"], "ground_truth": ["if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "armeb", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ")", "IsLittleEndian", "=", "false", ";"], "File": "ARMMCAsmInfo (2)", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80020, "Length": 40, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "void", "ELFMCAsmInfo", "::", "setUseIntegratedAssembler", "(", "bool", "Value", ")", "{"], "ground_truth": ["UseIntegratedAssembler", "=", "Value", ";"], "File": "ARMMCAsmInfo (2)", "Func": "setUseIntegratedAssembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80021, "Length": 13, "Cover_Rate": 0.52} {"Template_token": ["", "COFFMCAsmInfoMicrosoft", "::", "COFFMCAsmInfoMicrosoft", "(", ")", "{"], "ground_truth": ["AlignmentIsInBytes", "=", "false", ";"], "File": "ARMMCAsmInfo11", "Func": "ARMCOFFMCAsmInfoMicrosoft", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80022, "Length": 10, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "COFFMCAsmInfoMicrosoft", "::", "COFFMCAsmInfoMicrosoft", "(", ")", "{"], "ground_truth": ["AlignmentIsInBytes", "=", "false", ";"], "File": "ARMMCAsmInfo11", "Func": "ARMCOFFMCAsmInfoMicrosoft", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80023, "Length": 10, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";"], "ground_truth": ["ExceptionsType", "=", "ExceptionHandling", "::", "", ";"], "File": "ARMMCAsmInfo12", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80025, "Length": 26, "Cover_Rate": 0.5306122448979592} {"Template_token": ["", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "", ";"], "ground_truth": ["UseParensForSymbolVariant", "=", "true", ";"], "File": "ARMMCAsmInfo12", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80026, "Length": 26, "Cover_Rate": 0.5306122448979592} {"Template_token": ["", "UseDataRegionDirectives", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";"], "ground_truth": ["ExceptionsType", "=", "ExceptionHandling", "::", "SjLj", ";"], "File": "ARMMCAsmInfo12", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80027, "Length": 14, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "UseDataRegionDirectives", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";"], "ground_truth": ["ExceptionsType", "=", "ExceptionHandling", "::", "SjLj", ";"], "File": "ARMMCAsmInfo12", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80028, "Length": 14, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "ELFMCAsmInfo", "::", "ELFMCAsmInfo", "(", ")", "{", "AlignmentIsInBytes", "=", "false", ";", "Data64bitsDirective", "=", "", ";", "CommentString", "=", "", ";", "PrivateGlobalPrefix", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "WeakRefDirective", "=", "", ";", "LCOMMDirectiveType", "=", "LCOMM", "::", "NoAlignment", ";", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";"], "ground_truth": ["if", "(", "EnableEHABI", ")", "ExceptionsType", "=", "ExceptionHandling", "::", "", ";"], "File": "ARMMCAsmInfo13", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80029, "Length": 58, "Cover_Rate": 0.9830508474576272} {"Template_token": ["", "Data64bitsDirective", "=", "", ";", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "SjLj", ";"], "ground_truth": ["}"], "File": "ARMMCAsmInfo13", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80030, "Length": 27, "Cover_Rate": 0.7297297297297297} {"Template_token": ["", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "NetBSD", ":", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "break", ";", "default", ":", "ExceptionsType", "=", "ExceptionHandling", "::", "", ";"], "ground_truth": ["break", ";"], "File": "ARMMCAsmInfo15", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80031, "Length": 44, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "armeb", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ")", "IsLittleEndian", "=", "false", ";", "Data64bitsDirective", "=", "nullptr", ";", "CommentString", "=", "", ";"], "ground_truth": ["Code16Directive", "=", "", ";"], "File": "ARMMCAsmInfo15", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80032, "Length": 42, "Cover_Rate": 0.5316455696202531} {"Template_token": ["", "Data64bitsDirective", "=", "", ";", "CommentString", "=", "", ";"], "ground_truth": ["Code16Directive", "=", "", ";"], "File": "ARMMCAsmInfo16", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80033, "Length": 12, "Cover_Rate": 0.32432432432432434} {"Template_token": ["", "AlignmentIsInBytes", "=", "false", ";", "HasSingleParameterDotFile", "=", "true", ";", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "PrivateGlobalPrefix", "=", "", ";", "PrivateLabelPrefix", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "UseParensForSymbolVariant", "=", "true", ";", "UseIntegratedAssembler", "=", "true", ";", "DwarfRegNumForCFI", "=", "false", ";", "MaxInstLength", "=", "", ";"], "ground_truth": ["}"], "File": "ARMMCAsmInfo17", "Func": "ARMCOFFMCAsmInfoGNU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80034, "Length": 55, "Cover_Rate": 0.9016393442622951} {"Template_token": ["", "COFFMCAsmInfoMicrosoft", "::", "COFFMCAsmInfoMicrosoft", "(", ")", "{", "AlignmentIsInBytes", "=", "false", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "WinEH", ";", "PrivateGlobalPrefix", "=", "", ";", "PrivateLabelPrefix", "=", "", ";"], "ground_truth": ["CommentString", "=", "", ";"], "File": "ARMMCAsmInfo17", "Func": "ARMCOFFMCAsmInfoMicrosoft", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80035, "Length": 28, "Cover_Rate": 0.8484848484848485} {"Template_token": ["", "Data64bitsDirective", "=", "nullptr", ";", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "MaxInstLength", "=", "", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "NetBSD", ":", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "ARMMCAsmInfo17", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80036, "Length": 48, "Cover_Rate": 0.43636363636363634} {"Template_token": ["", "PrivateGlobalPrefix", "=", "", ";", "PrivateLabelPrefix", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "UseParensForSymbolVariant", "=", "true", ";", "DwarfRegNumForCFI", "=", "false", ";", "MaxInstLength", "=", "", ";"], "ground_truth": ["}"], "File": "ARMMCAsmInfo19", "Func": "ARMCOFFMCAsmInfoGNU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80037, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "AlignmentIsInBytes", "=", "false", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "WinEH", ";", "PrivateGlobalPrefix", "=", "", ";", "PrivateLabelPrefix", "=", "", ";", "CommentString", "=", "", ";", "MaxInstLength", "=", "", ";"], "ground_truth": ["}"], "File": "ARMMCAsmInfo19", "Func": "ARMCOFFMCAsmInfoMicrosoft", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80038, "Length": 31, "Cover_Rate": 0.8378378378378378} {"Template_token": ["", "Data64bitsDirective", "=", "nullptr", ";", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "MaxInstLength", "=", "", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "NetBSD", ":"], "ground_truth": ["ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";"], "File": "ARMMCAsmInfo19", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80039, "Length": 44, "Cover_Rate": 0.41509433962264153} {"Template_token": ["", "Data64bitsDirective", "=", "nullptr", ";", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "MaxInstLength", "=", "", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "NetBSD", ":", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";"], "ground_truth": ["break", ";"], "File": "ARMMCAsmInfo19", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80040, "Length": 46, "Cover_Rate": 0.4339622641509434} {"Template_token": ["", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "WinEH", ";", "PrivateGlobalPrefix", "=", "", ";"], "ground_truth": ["PrivateLabelPrefix", "=", "", ";"], "File": "ARMMCAsmInfo22", "Func": "ARMCOFFMCAsmInfoMicrosoft", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80041, "Length": 18, "Cover_Rate": 0.4864864864864865} {"Template_token": ["", "AlignmentIsInBytes", "=", "false", ";", "Data64bitsDirective", "=", "nullptr", ";", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "", ";"], "ground_truth": ["UseParensForSymbolVariant", "=", "true", ";"], "File": "ARMMCAsmInfo26", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80042, "Length": 38, "Cover_Rate": 0.4367816091954023} {"Template_token": ["", "AlignmentIsInBytes", "=", "false", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "WinEH", ";", "WinEHEncodingType", "=", "WinEH", "::", "EncodingType", "::", "Itanium", ";", "PrivateGlobalPrefix", "=", "", ";", "PrivateLabelPrefix", "=", "", ";"], "ground_truth": ["CommentString", "=", "", ";"], "File": "ARMMCAsmInfo27", "Func": "ARMCOFFMCAsmInfoMicrosoft", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80043, "Length": 34, "Cover_Rate": 0.7555555555555555} {"Template_token": ["", "CommentString", "=", "", ";", "HasLEB128", "=", "true", ";", "AbsoluteDebugSectionOffsets", "=", "true", ";", "PrivateGlobalPrefix", "=", "", ";", "WeakRefDirective", "=", "", ";", "HasLCOMMDirective", "=", "true", ";", "DwarfRequiresFrameSection", "=", "false", ";"], "ground_truth": ["SupportsDebugInformation", "=", "true", ";"], "File": "ARMMCAsmInfo29", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80044, "Length": 32, "Cover_Rate": 0.6808510638297872} {"Template_token": ["", "Data64bitsDirective", "=", "", ";", "CommentString", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "SjLj", ";"], "ground_truth": ["AbsoluteEHSectionOffsets", "=", "false", ";"], "File": "ARMMCAsmInfo29", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80045, "Length": 22, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "MCAsmInfoDarwin", "::", "MCAsmInfoDarwin", "(", ")", "{", "AsmTransCBE", "=", "arm_asm_table", ";", "Data64bitsDirective", "=", "", ";", "CommentString", "=", "", ";", "SupportsDebugInformation", "=", "true", ";"], "ground_truth": ["ExceptionsType", "=", "ExceptionHandling", "::", "SjLj", ";"], "File": "ARMMCAsmInfo29", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80046, "Length": 28, "Cover_Rate": 0.8484848484848485} {"Template_token": ["", "HasSingleParameterDotFile", "=", "true", ";", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "PrivateGlobalPrefix", "=", "", ";", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "None", ";", "UseParensForSymbolVariant", "=", "true", ";", "UseIntegratedAssembler", "=", "false", ";", "DwarfRegNumForCFI", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMMCAsmInfo2", "Func": "ARMCOFFMCAsmInfoGNU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80047, "Length": 47, "Cover_Rate": 0.8245614035087719} {"Template_token": ["", "AlignmentIsInBytes", "=", "false", ";", "HasSingleParameterDotFile", "=", "true", ";", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "PrivateGlobalPrefix", "=", "", ";", "HasLEB128", "=", "true", ";"], "ground_truth": ["SupportsDebugInformation", "=", "true", ";"], "File": "ARMMCAsmInfo2", "Func": "ARMCOFFMCAsmInfoGNU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80048, "Length": 32, "Cover_Rate": 0.5614035087719298} {"Template_token": ["", "COFFMCAsmInfoMicrosoft", "::", "COFFMCAsmInfoMicrosoft", "(", ")", "{"], "ground_truth": ["AlignmentIsInBytes", "=", "false", ";"], "File": "ARMMCAsmInfo2", "Func": "ARMCOFFMCAsmInfoMicrosoft", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80049, "Length": 10, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "COFFMCAsmInfoMicrosoft", "::", "COFFMCAsmInfoMicrosoft", "(", ")", "{", "AlignmentIsInBytes", "=", "false", ";"], "ground_truth": ["PrivateGlobalPrefix", "=", "", ";"], "File": "ARMMCAsmInfo2", "Func": "ARMCOFFMCAsmInfoMicrosoft", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80050, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "NetBSD", ":", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "break", ";", "default", ":", "ExceptionsType", "=", "ExceptionHandling", "::", "", ";"], "ground_truth": ["break", ";"], "File": "ARMMCAsmInfo2", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80051, "Length": 48, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "UseDataRegionDirectives", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "TheTriple", ".", "isWatchOS", "(", ")", "?", "ExceptionHandling", "::", "DwarfCFI", ":", "ExceptionHandling", "::", "SjLj", ";"], "ground_truth": ["UseIntegratedAssembler", "=", "true", ";"], "File": "ARMMCAsmInfo33", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80052, "Length": 36, "Cover_Rate": 0.4235294117647059} {"Template_token": ["", "Data64bitsDirective", "=", "nullptr", ";", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "UseDataRegionDirectives", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "SjLj", ";", "UseIntegratedAssembler", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMMCAsmInfo36", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80053, "Length": 35, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "armeb", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ")", "IsLittleEndian", "=", "false", ";", "AlignmentIsInBytes", "=", "false", ";", "Data64bitsDirective", "=", "nullptr", ";", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "Bitrig", ":", "case", "Triple", "::", "NetBSD", ":", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";"], "ground_truth": ["break", ";"], "File": "ARMMCAsmInfo37", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80054, "Length": 87, "Cover_Rate": 0.7565217391304347} {"Template_token": ["", "WeakRefDirective", "=", "", ";", "HasLCOMMDirective", "=", "true", ";", "DwarfRequiresFrameSection", "=", "false", ";"], "ground_truth": ["SupportsDebugInformation", "=", "true", ";"], "File": "ARMMCAsmInfo3", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80055, "Length": 16, "Cover_Rate": 0.3018867924528302} {"Template_token": ["", "ELFMCAsmInfo", "::", "ELFMCAsmInfo", "(", ")", "{", "AlignmentIsInBytes", "=", "false", ";", "Data64bitsDirective", "=", "", ";", "CommentString", "=", "", ";", "HasLEB128", "=", "true", ";", "PrivateGlobalPrefix", "=", "", ";"], "ground_truth": ["WeakRefDirective", "=", "", ";"], "File": "ARMMCAsmInfo3", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80056, "Length": 30, "Cover_Rate": 0.5660377358490566} {"Template_token": ["", "AsmTransCBE", "=", "arm_asm_table", ";", "Data64bitsDirective", "=", "", ";", "CommentString", "=", "", ";", "SupportsDebugInformation", "=", "true", ";"], "ground_truth": ["ExceptionsType", "=", "ExceptionHandling", "::", "SjLj", ";"], "File": "ARMMCAsmInfo3", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80057, "Length": 22, "Cover_Rate": 0.7586206896551724} {"Template_token": ["", "Code32Directive", "=", "", ";", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "NetBSD", ":", "case", "Triple", "::", "NaCl", ":", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "break", ";", "default", ":", "ExceptionsType", "=", "ExceptionHandling", "::", "", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMMCAsmInfo42", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80058, "Length": 50, "Cover_Rate": 0.3875968992248062} {"Template_token": ["", "PrivateGlobalPrefix", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "None", ";", "UseParensForSymbolVariant", "=", "true", ";", "UseIntegratedAssembler", "=", "false", ";", "DwarfRegNumForCFI", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMMCAsmInfo45", "Func": "ARMCOFFMCAsmInfoGNU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80059, "Length": 27, "Cover_Rate": 0.5094339622641509} {"Template_token": ["", "Data64bitsDirective", "=", "", ";", "CommentString", "=", "", ";", "HasLEB128", "=", "true", ";", "PrivateGlobalPrefix", "=", "", ";", "WeakRefDirective", "=", "", ";", "HasLCOMMDirective", "=", "true", ";", "DwarfRequiresFrameSection", "=", "false", ";"], "ground_truth": ["SupportsDebugInformation", "=", "true", ";"], "File": "ARMMCAsmInfo5", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80060, "Length": 32, "Cover_Rate": 0.7441860465116279} {"Template_token": ["", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "Bitrig", ":", "case", "Triple", "::", "NetBSD", ":", "case", "Triple", "::", "NaCl", ":", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "break", ";", "default", ":"], "ground_truth": ["ExceptionsType", "=", "ExceptionHandling", "::", "", ";"], "File": "ARMMCAsmInfo9", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80061, "Length": 56, "Cover_Rate": 0.4307692307692308} {"Template_token": ["", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "PrivateGlobalPrefix", "=", "", ";", "PrivateLabelPrefix", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "UseParensForSymbolVariant", "=", "true", ";", "UseIntegratedAssembler", "=", "true", ";"], "ground_truth": ["DwarfRegNumForCFI", "=", "false", ";"], "File": "ARMMCAsmInfo", "Func": "ARMCOFFMCAsmInfoGNU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80062, "Length": 38, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "COFFMCAsmInfoMicrosoft", "::", "COFFMCAsmInfoMicrosoft", "(", ")", "{", "AlignmentIsInBytes", "=", "false", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "WinEH", ";", "PrivateGlobalPrefix", "=", "", ";"], "ground_truth": ["PrivateLabelPrefix", "=", "", ";"], "File": "ARMMCAsmInfo", "Func": "ARMCOFFMCAsmInfoMicrosoft", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80063, "Length": 24, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "NetBSD", ":", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "break", ";", "default", ":", "ExceptionsType", "=", "ExceptionHandling", "::", "", ";", "break", ";", "}", "UseParensForSymbolVariant", "=", "true", ";"], "ground_truth": ["UseIntegratedAssembler", "=", "true", ";"], "File": "ARMMCAsmInfo", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80064, "Length": 57, "Cover_Rate": 0.5377358490566038} {"Template_token": ["", "ELFMCAsmInfo", "::", "ELFMCAsmInfo", "(", "const", "Triple", "&", "TheTriple", ")", "{", "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "armeb", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ")", "IsLittleEndian", "=", "false", ";", "AlignmentIsInBytes", "=", "false", ";"], "ground_truth": ["Data64bitsDirective", "=", "nullptr", ";"], "File": "ARMMCAsmInfo", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80065, "Length": 48, "Cover_Rate": 0.4528301886792453} {"Template_token": ["", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "UseDataRegionDirectives", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "(", "TheTriple", ".", "isOSDarwin", "(", ")", "&&", "!", "TheTriple", ".", "isWatchABI", "(", ")", ")", "?", "ExceptionHandling", "::", "SjLj", ":", "ExceptionHandling", "::", "DwarfCFI", ";", "UseIntegratedAssembler", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMMCAsmInfo", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80066, "Length": 46, "Cover_Rate": 0.48936170212765956} {"Template_token": ["", "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "armeb", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ")", "IsLittleEndian", "=", "false", ";"], "ground_truth": ["Data64bitsDirective", "=", "nullptr", ";"], "File": "ARMMCAsmInfo", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80067, "Length": 34, "Cover_Rate": 0.3617021276595745} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCSubtargetInfo", "&", "sti", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "ARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80068, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCSubtargetInfo", "&", "sti", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "ARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80069, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "MCCodeEmitter", "(", "MCII", ",", "STI", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "createARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80070, "Length": 12, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "MCCodeEmitter", "*", "llvm", "::", "createMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "MCCodeEmitter", "(", "MCII", ",", "STI", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "createARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80071, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "Reg", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "int32_t", "SImm", "=", "MO1", ".", "getImm", "(", ")", ";"], "ground_truth": ["bool", "isAdd", "=", "true", ";"], "File": "ARMMCCodeEmitter10", "Func": "EncodeAddrModeOpValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80072, "Length": 39, "Cover_Rate": 0.319672131147541} {"Template_token": ["", "int", "Size", ";", "if", "(", "Desc", ".", "getSize", "(", ")", "==", "", "||", "Desc", ".", "getSize", "(", ")", "==", "", ")", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "uint32_t", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ")", ";", "if", "(", "isThumb", "(", ")", "&&", "Size", "==", "", ")", "{", "EmitConstant", "(", "Binary", ">>", "", ",", "", ",", "OS", ")", ";", "EmitConstant", "(", "Binary", "&", "", ",", "", ",", "OS", ")", ";"], "ground_truth": ["}", "else", "EmitConstant", "(", "Binary", ",", "Size", ",", "OS", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "EncodeInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80073, "Length": 89, "Cover_Rate": 0.5741935483870968} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Imm", "=", "MO1", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "", "(", "Imm", ")", "==", "", ";", "bool", "isReg", "=", "MO", ".", "getReg", "(", ")", "!=", "", ";", "uint32_t", "Binary", "=", "", "(", "Imm", ")", ";", "if", "(", "isReg", ")", "{", "", "ShOp", "=", "", "(", "Imm", ")", ";", "Binary", "<<=", "", ";", "Binary", "|=", "getShiftOp", "(", "ShOp", ")", "<<", "", ";", "Binary", "|=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode2OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80074, "Length": 102, "Cover_Rate": 0.68} {"Template_token": ["", "unsigned", "Rn", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["uint32_t", "Binary", "=", "getAddrMode2OffsetOpValue", "(", "MI", ",", "OpIdx", "+", "", ",", "Fixups", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode2OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80075, "Length": 26, "Cover_Rate": 0.37142857142857144} {"Template_token": ["", "getAddrMode2OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "Rn", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "uint32_t", "Binary", "=", "getAddrMode2OffsetOpValue", "(", "MI", ",", "OpIdx", "+", "", ",", "Fixups", ")", ";", "Binary", "|=", "Rn", "<<", "", ";"], "ground_truth": ["return", "Binary", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode2OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80076, "Length": 66, "Cover_Rate": 0.9428571428571428} {"Template_token": ["", "bool", "isAdd", "=", "", "(", "Imm", ")", "==", "", ";", "bool", "isImm", "=", "MO", ".", "getReg", "(", ")", "==", "", ";", "uint32_t", "Imm8", "=", "", "(", "Imm", ")", ";"], "ground_truth": ["if", "(", "!", "isImm", ")", "Imm8", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode3OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80077, "Length": 45, "Cover_Rate": 0.3629032258064516} {"Template_token": ["", "getAddrMode3OffsetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Imm", "=", "MO1", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "", "(", "Imm", ")", "==", "", ";", "bool", "isImm", "=", "MO", ".", "getReg", "(", ")", "==", "", ";", "uint32_t", "Imm8", "=", "", "(", "Imm", ")", ";", "if", "(", "!", "isImm", ")", "Imm8", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["return", "Imm8", "|", "(", "isAdd", "<<", "", ")", "|", "(", "isImm", "<<", "", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode3OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80078, "Length": 114, "Cover_Rate": 0.9193548387096774} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Rn", "=", "getRegisterNumbering", "(", "", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "return", "(", "Rn", "<<", "", ")", "|", "(", "", "<<", "", ")", ";", "}", "unsigned", "Rn", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm", "=", "MO2", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "", "(", "Imm", ")", "==", "", ";", "bool", "isImm", "=", "MO1", ".", "getReg", "(", ")", "==", "", ";", "uint32_t", "Imm8", "=", "", "(", "Imm", ")", ";"], "ground_truth": ["if", "(", "!", "isImm", ")", "Imm8", "=", "getRegisterNumbering", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode3OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80079, "Length": 193, "Cover_Rate": 0.7813765182186235} {"Template_token": ["", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "return", "(", "Rn", "<<", "", ")", "|", "(", "", "<<", "", ")", ";", "}", "unsigned", "Rn", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm", "=", "MO2", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "", "(", "Imm", ")", "==", "", ";", "bool", "isImm", "=", "MO1", ".", "getReg", "(", ")", "==", "", ";", "uint32_t", "Imm8", "=", "", "(", "Imm", ")", ";", "if", "(", "!", "isImm", ")", "Imm8", "=", "getRegisterNumbering", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "return", "(", "Rn", "<<", "", ")", "|", "Imm8", "|", "(", "isAdd", "<<", "", ")", "|", "(", "isImm", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode3OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80080, "Length": 146, "Cover_Rate": 0.5910931174089069} {"Template_token": ["", "getAddrMode5OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "unsigned", "Reg", ",", "Imm8", ";", "bool", "isAdd", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "getRegisterNumbering", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";"], "ground_truth": ["if", "(", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80081, "Length": 102, "Cover_Rate": 0.49038461538461536} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getAddrMode6AddressOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "Reg", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "Imm", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "RegNo", "=", "getRegisterNumbering", "(", "Reg", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Align", "=", "", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode6AddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80082, "Length": 65, "Cover_Rate": 0.5327868852459017} {"Template_token": ["", "const", "MCOperand", "&", "Imm", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "RegNo", "=", "getRegisterNumbering", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "unsigned", "Align", "=", "", ";", "switch", "(", "Imm", ".", "getImm", "(", ")", ")", "{", "default", ":", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode6DupAddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80083, "Length": 47, "Cover_Rate": 0.415929203539823} {"Template_token": ["", "getAddrMode6OffsetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{"], "ground_truth": ["const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode6OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80084, "Length": 31, "Cover_Rate": 0.5344827586206896} {"Template_token": ["", "const", "MCOperand", "&", "Imm", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "RegNo", "=", "getRegisterNumbering", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "unsigned", "Align", "=", "", ";"], "ground_truth": ["switch", "(", "Imm", ".", "getImm", "(", ")", ")", "{"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode6OneLane32AddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80085, "Length": 40, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "getAddrModeImm12OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "unsigned", "Reg", ",", "Imm12", ";", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "getRegisterNumbering", "(", "", ")", ";", "Imm12", "=", "", ";", "isAdd", "=", "false", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "Reg", "=", "", ";", "int32_t", "Offset", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "*=", "-", "", ";", "isAdd", "=", "false", ";", "}", "Imm12", "=", "Offset", ";", "}"], "ground_truth": ["}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm12", ",", "Fixups", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80086, "Length": 190, "Cover_Rate": 0.8189655172413793} {"Template_token": ["", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "Reg", "=", "", ";", "int32_t", "Offset", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "*=", "-", "", ";", "isAdd", "=", "false", ";", "}", "Imm12", "=", "Offset", ";", "}", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm12", ",", "Fixups", ")", ";", "uint32_t", "Binary", "=", "Imm12", "&", "", ";"], "ground_truth": ["if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80087, "Length": 134, "Cover_Rate": 0.5775862068965517} {"Template_token": ["", "getAddrModeISOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Rn", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Imm5", "=", "MO1", ".", "getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrModeISOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80088, "Length": 66, "Cover_Rate": 0.7951807228915663} {"Template_token": ["", "unsigned", "Rn", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm5", "=", "MO1", ".", "getImm", "(", ")", ";"], "ground_truth": ["return", "(", "(", "Imm5", "&", "", ")", "<<", "", ")", "|", "Rn", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrModeISOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80089, "Length": 34, "Cover_Rate": 0.40963855421686746} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::"], "ground_truth": ["getAddrModePCOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{"], "File": "ARMMCCodeEmitter10", "Func": "getAddrModePCOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80090, "Length": 22, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getAddrModeThumbSPOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{"], "ground_truth": ["const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrModeThumbSPOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80092, "Length": 36, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "assert", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["return", "MO1", ".", "getImm", "(", ")", "&", "", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrModeThumbSPOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80093, "Length": 27, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "int32_t", "offset", "=", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "Val", "=", "", ";", "if", "(", "offset", "<", "", ")", "{"], "ground_truth": ["Val", "=", "", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80094, "Length": 46, "Cover_Rate": 0.4842105263157895} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getAdrLabelOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "int32_t", "offset", "=", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "Val", "=", "", ";", "if", "(", "offset", "<", "", ")", "{", "Val", "=", "", ";", "offset", "*=", "-", "", ";", "}"], "ground_truth": ["Val", "|=", "offset", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80095, "Length": 89, "Cover_Rate": 0.9368421052631579} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "if", "(", "HasConditionalBranch", "(", "MI", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getARMBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80096, "Length": 54, "Cover_Rate": 0.6} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getBLTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "if", "(", "HasConditionalBranch", "(", "MI", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "}"], "ground_truth": ["return", "MO", ".", "getImm", "(", ")", ">>", "", ";"], "File": "ARMMCCodeEmitter10", "Func": "getARMBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80097, "Length": 85, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getARMBLXTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80098, "Length": 32, "Cover_Rate": 0.48484848484848486} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "return", "MO", ".", "getImm", "(", ")", ">>", "", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getARMBLXTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80099, "Length": 42, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{"], "ground_truth": ["const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getARMBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80100, "Length": 33, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "if", "(", "HasConditionalBranch", "(", "MI", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "}"], "ground_truth": ["return", "MO", ".", "getImm", "(", ")", ">>", "", ";"], "File": "ARMMCCodeEmitter10", "Func": "getARMBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80101, "Length": 82, "Cover_Rate": 0.9111111111111111} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";"], "ground_truth": ["uint32_t", "msb", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "", ";"], "File": "ARMMCCodeEmitter10", "Func": "getBitfieldInvertedMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80102, "Length": 44, "Cover_Rate": 0.4731182795698925} {"Template_token": ["", "return", "MI", ".", "getOperand", "(", "Op", ")", ".", "getReg", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getCCOutOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80105, "Length": 15, "Cover_Rate": 0.40540540540540543} {"Template_token": ["", "if", "(", "!", "isTargetDarwin", "(", ")", "&&", "EvaluateAsPCRel", "(", "E", ")", ")", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "break", ";", "case", "MCExpr", "::", "VK__LO16", ":", "if", "(", "!", "isTargetDarwin", "(", ")", "&&", "EvaluateAsPCRel", "(", "E", ")", ")", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "break", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "E", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "", ";", "}"], "ground_truth": ["if", "(", "!", "isTargetDarwin", "(", ")", "&&", "EvaluateAsPCRel", "(", "E", ")", ")", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80106, "Length": 139, "Cover_Rate": 0.42507645259938837} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getLdStSORegOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Rn", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rm", "=", "getRegisterNumbering", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "ShImm", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "bool", "isAdd", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", "==", "", ";", "", "ShOp", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "SBits", "=", "getShiftOp", "(", "ShOp", ")", ";", "uint32_t", "Binary", "=", "Rm", ";", "Binary", "|=", "Rn", "<<", "", ";", "Binary", "|=", "SBits", "<<", "", ";", "Binary", "|=", "ShImm", "<<", "", ";"], "ground_truth": ["if", "(", "isAdd", ")", "Binary", "|=", "", "<<", "", ";"], "File": "ARMMCCodeEmitter10", "Func": "getLdStSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80107, "Length": 165, "Cover_Rate": 0.9217877094972067} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "*", "RegNo", ";", "}", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "APFloat", "(", "MO", ".", "getFPImm", "(", ")", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "", ")", ".", "getLimitedValue", "(", ")", ")", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80108, "Length": 113, "Cover_Rate": 0.5207373271889401} {"Template_token": ["", "unsigned", "getNEONVcvtImm32OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "return", "", "-", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getNEONVcvtImm32OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80109, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";"], "ground_truth": ["bool", "isAdd", "=", "MO1", ".", "getImm", "(", ")", "!=", "", ";"], "File": "ARMMCCodeEmitter10", "Func": "getPostIdxRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80111, "Length": 25, "Cover_Rate": 0.32894736842105265} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";"], "ground_truth": ["bool", "isAdd", "=", "MO1", ".", "getImm", "(", ")", "!=", "", ";"], "File": "ARMMCCodeEmitter10", "Func": "getPostIdxRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80112, "Length": 25, "Cover_Rate": 0.32894736842105265} {"Template_token": ["", "unsigned", "Binary", "=", "", ";", "if", "(", "SPRRegs", "||", "DPRRegs", ")", "{", "unsigned", "RegNo", "=", "getRegisterNumbering", "(", "Reg", ")", ";", "unsigned", "NumRegs", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "Op", ")", "&", "", ";", "Binary", "|=", "(", "RegNo", "&", "", ")", "<<", "", ";", "if", "(", "SPRRegs", ")", "Binary", "|=", "NumRegs", ";", "else", "Binary", "|=", "NumRegs", "*", "", ";", "}", "else", "{", "for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "RegNo", "=", "getRegisterNumbering", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "Binary", "|=", "", "<<", "RegNo", ";", "}"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80113, "Length": 111, "Cover_Rate": 0.6132596685082873} {"Template_token": ["", "unsigned", "Binary", "=", "", ";", "if", "(", "SPRRegs", "||", "DPRRegs", ")", "{", "unsigned", "RegNo", "=", "getRegisterNumbering", "(", "Reg", ")", ";", "unsigned", "NumRegs", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "Op", ")", "&", "", ";", "Binary", "|=", "(", "RegNo", "&", "", ")", "<<", "", ";", "if", "(", "SPRRegs", ")", "Binary", "|=", "NumRegs", ";", "else", "Binary", "|=", "NumRegs", "*", "", ";", "}", "else", "{", "for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "RegNo", "=", "getRegisterNumbering", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "Binary", "|=", "", "<<", "RegNo", ";", "}"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80114, "Length": 111, "Cover_Rate": 0.6132596685082873} {"Template_token": ["", "getShiftRight16Imm", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "return", "", "-", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getShiftRight16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80115, "Length": 34, "Cover_Rate": 0.918918918918919} {"Template_token": ["", "return", "", "-", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getShiftRight64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80119, "Length": 15, "Cover_Rate": 0.40540540540540543} {"Template_token": ["", "int", "SoImmVal", "=", "", "(", "SoImm", ")", ";", "assert", "(", "SoImmVal", "!=", "-", "", "&&", "", ")", ";", "unsigned", "Binary", "=", "(", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ";"], "ground_truth": ["return", "Binary", ";"], "File": "ARMMCCodeEmitter10", "Func": "getSOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80123, "Length": 48, "Cover_Rate": 0.5274725274725275} {"Template_token": ["", "", "SOpc", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "Binary", "|=", "", ";", "return", "Binary", ";", "}", "Binary", "|=", "SBits", "<<", "", ";"], "ground_truth": ["unsigned", "Offset", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getSORegImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80124, "Length": 106, "Cover_Rate": 0.5608465608465608} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":", "SBits", "=", "", ";", "break", ";"], "File": "ARMMCCodeEmitter10", "Func": "getSORegImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80125, "Length": 82, "Cover_Rate": 0.43386243386243384} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getSORegRegOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Binary", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getSORegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80126, "Length": 86, "Cover_Rate": 0.4215686274509804} {"Template_token": ["", "unsigned", "Reg", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm8", "=", "MO1", ".", "getImm", "(", ")", ";", "return", "(", "Reg", "<<", "", ")", "|", "Imm8", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getT2AddrModeImm0_1020s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80127, "Length": 31, "Cover_Rate": 0.3924050632911392} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Reg", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm8", "=", "MO1", ".", "getImm", "(", ")", ";", "return", "(", "Reg", "<<", "", ")", "|", "Imm8", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getT2AddrModeImm0_1020s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80128, "Length": 45, "Cover_Rate": 0.569620253164557} {"Template_token": ["", "unsigned", "Value", "=", "", ";", "int32_t", "tmp", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "if", "(", "tmp", "<", "", ")", "tmp", "=", "abs", "(", "tmp", ")", ";", "else", "Value", "|=", "", ";", "Value", "|=", "tmp", "&", "", ";", "return", "Value", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getT2AddrModeImm12OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80129, "Length": 45, "Cover_Rate": 0.569620253164557} {"Template_token": ["", "int32_t", "tmp", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "if", "(", "tmp", "<", "", ")", "tmp", "=", "abs", "(", "tmp", ")", ";", "else", "Value", "|=", "", ";", "Value", "|=", "tmp", "&", "", ";", "return", "Value", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getT2AddrModeImm12OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80130, "Length": 40, "Cover_Rate": 0.5063291139240507} {"Template_token": ["", "if", "(", "tmp", "<", "", ")", "tmp", "=", "abs", "(", "tmp", ")", ";", "else", "Value", "|=", "", ";"], "ground_truth": ["Value", "|=", "tmp", "&", "", ";"], "File": "ARMMCCodeEmitter10", "Func": "getT2AddrModeImm8OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80131, "Length": 24, "Cover_Rate": 0.3037974683544304} {"Template_token": ["", "getT2AddrModeImm8OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "Value", "=", "getRegisterNumbering", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "Value", "<<=", "", ";", "int32_t", "tmp", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "tmp", "<", "", ")", "tmp", "=", "abs", "(", "tmp", ")", ";", "else", "Value", "|=", "", ";", "Value", "|=", "tmp", "&", "", ";", "return", "Value", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getT2AddrModeImm8OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80132, "Length": 101, "Cover_Rate": 0.9711538461538461} {"Template_token": ["", "getT2AddrModeImm8OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";"], "ground_truth": ["unsigned", "Value", "=", "getRegisterNumbering", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getT2AddrModeImm8OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80133, "Length": 57, "Cover_Rate": 0.5480769230769231} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getT2AddrModeImm8s4OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "unsigned", "Reg", ",", "Imm8", ";", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "getRegisterNumbering", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";"], "ground_truth": ["MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80134, "Length": 99, "Cover_Rate": 0.55} {"Template_token": ["", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm8", ",", "Fixups", ")", ";", "uint32_t", "Binary", "=", "(", "Imm8", ">>", "", ")", "&", "", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";", "Binary", "|=", "(", "Reg", "<<", "", ")", ";"], "ground_truth": ["return", "Binary", ";"], "File": "ARMMCCodeEmitter10", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80135, "Length": 106, "Cover_Rate": 0.5888888888888889} {"Template_token": ["", "unsigned", "Value", "=", "getRegisterNumbering", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "Value", "<<=", "", ";", "Value", "|=", "getRegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "Value", "<<=", "", ";", "Value", "|=", "MO3", ".", "getImm", "(", ")", ";"], "ground_truth": ["return", "Value", ";"], "File": "ARMMCCodeEmitter10", "Func": "getT2AddrModeSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80136, "Length": 42, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getT2AddrModeSORegOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "Value", "=", "getRegisterNumbering", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["Value", "<<=", "", ";"], "File": "ARMMCCodeEmitter10", "Func": "getT2AddrModeSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80137, "Length": 78, "Cover_Rate": 0.7428571428571429} {"Template_token": ["", "int32_t", "Val", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Val", "<", "", ")", "{", "Val", "*=", "-", "", ";", "Val", "|=", "", ";", "}", "return", "Val", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getT2AdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80138, "Length": 30, "Cover_Rate": 0.3488372093023256} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getT2Imm8s4OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "int32_t", "Imm8", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "Imm8", ">=", "", ";", "if", "(", "Imm8", "<", "", ")", "Imm8", "=", "-", "Imm8", ";", "Imm8", "/=", "", ";", "uint32_t", "Binary", "=", "Imm8", "&", "", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";"], "ground_truth": ["return", "Binary", ";"], "File": "ARMMCCodeEmitter10", "Func": "getT2Imm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80139, "Length": 80, "Cover_Rate": 0.9876543209876543} {"Template_token": ["", "unsigned", "getT2SOImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "unsigned", "SoImm", "=", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["unsigned", "Encoded", "=", "", "(", "SoImm", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getT2SOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80140, "Length": 42, "Cover_Rate": 0.7241379310344828} {"Template_token": ["", "unsigned", "Encoded", "=", "", "(", "SoImm", ")", ";", "assert", "(", "Encoded", "!=", "~", "", "&&", "", ")", ";", "return", "Encoded", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getT2SOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80141, "Length": 22, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "Binary", "|=", "SBits", "<<", "", ";", "if", "(", "SOpc", "==", "", ")", "return", "Binary", ";", "return", "Binary", "|", "", "(", "MO1", ".", "getImm", "(", ")", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getT2SORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80142, "Length": 137, "Cover_Rate": 0.7740112994350282} {"Template_token": ["", "getT2SORegOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}"], "ground_truth": ["Binary", "|=", "SBits", "<<", "", ";"], "File": "ARMMCCodeEmitter10", "Func": "getT2SORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80143, "Length": 132, "Cover_Rate": 0.7457627118644068} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Rn", "=", "getRegisterNumbering", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rm", "=", "getRegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["return", "(", "Rm", "<<", "", ")", "|", "Rn", ";"], "File": "ARMMCCodeEmitter10", "Func": "getThumbAddrModeRegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80144, "Length": 47, "Cover_Rate": 0.5802469135802469} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getThumbAdrLabelOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";"], "ground_truth": ["return", "MO", ".", "getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getThumbAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80145, "Length": 61, "Cover_Rate": 0.953125} {"Template_token": ["", "getThumbBCCTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";"], "ground_truth": ["return", "(", "MO", ".", "getImm", "(", ")", ">>", "", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getThumbBCCTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80146, "Length": 62, "Cover_Rate": 0.9117647058823529} {"Template_token": ["", "getThumbBLTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getThumbBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80147, "Length": 51, "Cover_Rate": 0.7611940298507462} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getThumbBLXTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";"], "ground_truth": ["return", "encodeThumbBLOffset", "(", "MO", ".", "getImm", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getThumbBLXTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80148, "Length": 64, "Cover_Rate": 0.9552238805970149} {"Template_token": ["", "getThumbBLXTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "return", "encodeThumbBLOffset", "(", "MO", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getThumbBLXTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80149, "Length": 62, "Cover_Rate": 0.9253731343283582} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getThumbBRTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{"], "ground_truth": ["const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getThumbBRTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80150, "Length": 33, "Cover_Rate": 0.4852941176470588} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getThumbCBTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "return", "(", "MO", ".", "getImm", "(", ")", ">>", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getThumbCBTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80151, "Length": 66, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "if", "(", "I", "^", "J1", ")", "Val", "&=", "~", "", ";", "else", "Val", "|=", "", ";", "if", "(", "I", "^", "J2", ")", "Val", "&=", "~", "", ";", "else", "Val", "|=", "", ";"], "ground_truth": ["return", "Val", ";"], "File": "ARMMCCodeEmitter10", "Func": "getUnconditionalBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80152, "Length": 35, "Cover_Rate": 0.3431372549019608} {"Template_token": ["", "Triple", "::", "OSType", "OS", "=", "TT", ".", "getOS", "(", ")", ";", "return", "OS", "==", "Triple", "::", "Darwin", "||", "OS", "==", "Triple", "::", "MacOSX", "||", "OS", "==", "Triple", "::", "IOS", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "isTargetDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80153, "Length": 31, "Cover_Rate": 0.6595744680851063} {"Template_token": ["", "Triple", "::", "OSType", "OS", "=", "TT", ".", "getOS", "(", ")", ";"], "ground_truth": ["return", "OS", "==", "Triple", "::", "Darwin", "||", "OS", "==", "Triple", "::", "MacOSX", "||", "OS", "==", "Triple", "::", "IOS", ";"], "File": "ARMMCCodeEmitter10", "Func": "isTargetDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80154, "Length": 30, "Cover_Rate": 0.6382978723404256} {"Template_token": ["", "bool", "isThumb2", "(", ")", "const", "{", "return", "isThumb", "(", ")", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "isThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80155, "Length": 24, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "isThumb", "(", ")", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "isThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80156, "Length": 18, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "NEONThumb2DupPostEncoder", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "EncodedValue", ")", "const", "{", "if", "(", "isThumb2", "(", ")", ")", "{", "EncodedValue", "&=", "", ";", "EncodedValue", "|=", "", ";", "}"], "ground_truth": ["return", "EncodedValue", ";"], "File": "ARMMCCodeEmitter10", "Func": "NEONThumb2DupPostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80157, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "if", "(", "isThumb2", "(", ")", ")", "{", "EncodedValue", "&=", "", ";", "EncodedValue", "|=", "", ";", "}"], "ground_truth": ["return", "EncodedValue", ";"], "File": "ARMMCCodeEmitter10", "Func": "NEONThumb2DupPostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80158, "Length": 19, "Cover_Rate": 0.5428571428571428} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "NEONThumb2LoadStorePostEncoder", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "EncodedValue", ")", "const", "{", "if", "(", "isThumb2", "(", ")", ")", "{", "EncodedValue", "&=", "", ";", "EncodedValue", "|=", "", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "NEONThumb2LoadStorePostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80159, "Length": 31, "Cover_Rate": 0.8857142857142857} {"Template_token": ["", "VFPThumb2PostEncoder", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "EncodedValue", ")", "const", "{"], "ground_truth": ["if", "(", "isThumb2", "(", ")", ")", "{"], "File": "ARMMCCodeEmitter10", "Func": "VFPThumb2PostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80160, "Length": 19, "Cover_Rate": 0.5428571428571428} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "MCContext", "&", "ctx", ",", "bool", "IsLittle", ")", ":", "MCII", "(", "mcii", ")", ",", "CTX", "(", "ctx", ")", ",", "IsLittleEndian", "(", "IsLittle", ")", "{"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter11", "Func": "ARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80161, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "MCContext", "&", "ctx", ",", "bool", "IsLittle", ")", ":", "MCII", "(", "mcii", ")", ",", "CTX", "(", "ctx", ")", ",", "IsLittleEndian", "(", "IsLittle", ")", "{"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter11", "Func": "ARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80162, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "MCCodeEmitter", "(", "MCII", ",", "Ctx", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter11", "Func": "createARMBEMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80163, "Length": 12, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "unsigned", "Shift", "=", "IsLittleEndian", "?", "i", "*", "", ":", "(", "Size", "-", "", "-", "i", ")", "*", "", ";", "EmitByte", "(", "(", "Val", ">>", "Shift", ")", "&", "", ",", "OS", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter11", "Func": "EmitConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80167, "Length": 34, "Cover_Rate": 0.53125} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "uint64_t", "TSFlags", "=", "Desc", ".", "TSFlags", ";", "if", "(", "(", "TSFlags", "&", "", ")", "==", "", ")", "return", ";", "int", "Size", ";", "if", "(", "Desc", ".", "getSize", "(", ")", "==", "", "||", "Desc", ".", "getSize", "(", ")", "==", "", ")", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "uint32_t", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "if", "(", "isThumb", "(", "STI", ")", "&&", "Size", "==", "", ")", "{"], "ground_truth": ["EmitConstant", "(", "Binary", ">>", "", ",", "", ",", "OS", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "encodeInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80168, "Length": 105, "Cover_Rate": 0.6441717791411042} {"Template_token": ["", "getAddrMode3OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";"], "ground_truth": ["MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "getAddrMode3OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80169, "Length": 118, "Cover_Rate": 0.43703703703703706} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", "STI", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm8", ",", "Fixups", ",", "STI", ")", ";", "isAdd", "=", "", "(", "Imm8", ")", "==", "", ";", "}"], "ground_truth": ["uint32_t", "Binary", "=", "", "(", "Imm8", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "getAddrMode5FP16OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80170, "Length": 151, "Cover_Rate": 0.6801801801801802} {"Template_token": ["", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm8", ",", "Fixups", ",", "STI", ")", ";", "isAdd", "=", "", "(", "Imm8", ")", "==", "", ";", "}", "uint32_t", "Binary", "=", "", "(", "Imm8", ")", ";"], "ground_truth": ["if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80171, "Length": 73, "Cover_Rate": 0.32882882882882886} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getAddrModeImm12OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsigned", "Reg", ",", "Imm12", ";", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "Imm12", "=", "", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "isAdd", "=", "false", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", "STI", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMMCCodeEmitter11", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80172, "Length": 153, "Cover_Rate": 0.5817490494296578} {"Template_token": ["", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "FixupKind", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter11", "Func": "getBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80173, "Length": 56, "Cover_Rate": 0.5045045045045045} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "getBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80174, "Length": 49, "Cover_Rate": 0.44144144144144143} {"Template_token": ["", "const", "MCExpr", "*", "E", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ")", "{", "const", "MCExpr", "*", "16Expr", "=", "cast", "<", "MCExpr", ">", "(", "E", ")", ";", "E", "=", "16Expr", "->", "getSubExpr", "(", ")", ";", "if", "(", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "E", ")", ")", "{", "const", "int64_t", "Value", "=", "MCE", "->", "getValue", "(", ")", ";", "if", "(", "Value", ">", "UINT32_MAX", ")", "report_fatal_error", "(", "", ")", ";", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "case", "MCExpr", "::", "VK__HI16", ":", "return", "(", "int32_t", "(", "Value", ")", "&", "", ")", ">>", "", ";", "case", "MCExpr", "::", "VK__LO16", ":", "return", "(", "int32_t", "(", "Value", ")", "&", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80175, "Length": 151, "Cover_Rate": 0.5136054421768708} {"Template_token": ["", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMMCCodeEmitter11", "Func": "getModImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80176, "Length": 53, "Cover_Rate": 0.5247524752475248} {"Template_token": ["", "unsigned", "getModImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "ST", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";"], "ground_truth": ["Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "getModImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80177, "Length": 87, "Cover_Rate": 0.8613861386138614} {"Template_token": ["", "bool", "SPRRegs", "=", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ";", "bool", "DPRRegs", "=", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ";", "unsigned", "Binary", "=", "", ";", "if", "(", "SPRRegs", "||", "DPRRegs", ")", "{", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ")", ";", "unsigned", "NumRegs", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "Op", ")", "&", "", ";", "Binary", "|=", "(", "RegNo", "&", "", ")", "<<", "", ";"], "ground_truth": ["if", "(", "SPRRegs", ")", "Binary", "|=", "NumRegs", ";"], "File": "ARMMCCodeEmitter11", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80178, "Length": 85, "Cover_Rate": 0.31716417910447764} {"Template_token": ["", "unsigned", "getSOImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{"], "ground_truth": ["const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "getSOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80179, "Length": 57, "Cover_Rate": 0.3630573248407643} {"Template_token": ["", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "", ";", "}", "unsigned", "SoImm", "=", "MO", ".", "getImm", "(", ")", ";", "int", "SoImmVal", "=", "", "(", "SoImm", ")", ";", "assert", "(", "SoImmVal", "!=", "-", "", "&&", "", ")", ";", "unsigned", "Binary", "=", "(", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ";"], "ground_truth": ["return", "Binary", ";"], "File": "ARMMCCodeEmitter11", "Func": "getSOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80180, "Length": 83, "Cover_Rate": 0.5286624203821656} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getT2AddrModeImm8s4OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsigned", "Reg", ",", "Imm8", ";", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";"], "ground_truth": ["MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80181, "Length": 110, "Cover_Rate": 0.5699481865284974} {"Template_token": ["", "unsigned", "Val", "=", "", ";", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "else", "Val", "=", "MO", ".", "getImm", "(", ")", ">>", "", ";", "bool", "I", "=", "(", "Val", "&", "", ")", ";", "bool", "J1", "=", "(", "Val", "&", "", ")", ";", "bool", "J2", "=", "(", "Val", "&", "", ")", ";", "if", "(", "I", "^", "J1", ")", "Val", "&=", "~", "", ";", "else", "Val", "|=", "", ";", "if", "(", "I", "^", "J2", ")", "Val", "&=", "~", "", ";", "else", "Val", "|=", "", ";"], "ground_truth": ["return", "Val", ";"], "File": "ARMMCCodeEmitter11", "Func": "getThumbBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80182, "Length": 112, "Cover_Rate": 0.7887323943661971} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "else", "Val", "=", "MO", ".", "getImm", "(", ")", ">>", "", ";", "bool", "I", "=", "(", "Val", "&", "", ")", ";", "bool", "J1", "=", "(", "Val", "&", "", ")", ";", "bool", "J2", "=", "(", "Val", "&", "", ")", ";"], "ground_truth": ["if", "(", "I", "^", "J1", ")", "Val", "&=", "~", "", ";"], "File": "ARMMCCodeEmitter11", "Func": "getThumbBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80183, "Length": 83, "Cover_Rate": 0.5845070422535211} {"Template_token": ["", "const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple", "(", ")", ";"], "ground_truth": ["return", "TT", ".", "isOSBinFormatMachO", "(", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "isTargetMachO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80184, "Length": 18, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "bool", "isTargetMachO", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple", "(", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "isTargetMachO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80185, "Length": 21, "Cover_Rate": 0.7241379310344828} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter11", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80186, "Length": 11, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "bool", "isThumb2", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["return", "isThumb", "(", "STI", ")", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "ARMMCCodeEmitter11", "Func": "isThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80188, "Length": 25, "Cover_Rate": 0.8928571428571429} {"Template_token": ["", "~", "MCCodeEmitter", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter11", "Func": "~ARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80190, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "~", "MCCodeEmitter", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter11", "Func": "~ARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80191, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "MCCodeEmitter", "(", "TargetMachine", "&", "tm", ",", "MCContext", "&", "ctx", ")", ":", "TM", "(", "tm", ")", ",", "TII", "(", "*", "TM", ".", "getInstrInfo", "(", ")", ")", ",", "Ctx", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter13", "Func": "ARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80192, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "MCCodeEmitter", "(", "TargetMachine", "&", "tm", ",", "MCContext", "&", "ctx", ")", ":", "TM", "(", "tm", ")", ",", "TII", "(", "*", "TM", ".", "getInstrInfo", "(", ")", ")", ",", "Ctx", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter13", "Func": "ARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80193, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "MCCodeEmitter", "(", "TM", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter13", "Func": "createARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80194, "Length": 10, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "EncodeAddrModeOpValues", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "unsigned", "&", "Reg", ",", "unsigned", "&", "Imm", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";"], "ground_truth": ["Reg", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "EncodeAddrModeOpValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80196, "Length": 64, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "case", "", ":", "Size", "=", "", ";", "break", ";", "}", "uint32_t", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ")", ";", "if", "(", "Subtarget", ".", "isThumb", "(", ")", "&&", "Size", "==", "", ")", "{", "EmitConstant", "(", "Binary", ">>", "", ",", "", ",", "OS", ")", ";", "EmitConstant", "(", "Binary", "&", "", ",", "", ",", "OS", ")", ";"], "ground_truth": ["}", "else", "EmitConstant", "(", "Binary", ",", "Size", ",", "OS", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "EncodeInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80197, "Length": 66, "Cover_Rate": 0.358695652173913} {"Template_token": ["", "int", "Size", ";", "switch", "(", "(", "TSFlags", "&", "", ")", ">>", "", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Size", "=", "", ";", "break", ";", "case", "", ":", "Size", "=", "", ";", "break", ";", "}", "uint32_t", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ")", ";", "if", "(", "Subtarget", ".", "isThumb", "(", ")", "&&", "Size", "==", "", ")", "{", "EmitConstant", "(", "Binary", ">>", "", ",", "", ",", "OS", ")", ";", "EmitConstant", "(", "Binary", "&", "", ",", "", ",", "OS", ")", ";"], "ground_truth": ["}", "else", "EmitConstant", "(", "Binary", ",", "Size", ",", "OS", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "EncodeInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80198, "Length": 96, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Rn", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm", "=", "MO2", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "", "(", "Imm", ")", "==", "", ";", "bool", "isImm", "=", "MO1", ".", "getReg", "(", ")", "==", "", ";"], "ground_truth": ["uint32_t", "Imm8", "=", "", "(", "Imm", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getAddrMode3OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80199, "Length": 64, "Cover_Rate": 0.41025641025641024} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "getRegisterNumbering", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "const", "Subtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ")", ")", ";", "++", "MCNumCPRelocations", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMMCCodeEmitter13", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80200, "Length": 121, "Cover_Rate": 0.555045871559633} {"Template_token": ["", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "", ";"], "ground_truth": ["return", "MO", ".", "getReg", "(", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getAddrMode6OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80201, "Length": 20, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "", ";", "return", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter13", "Func": "getAddrMode6OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80202, "Length": 33, "Cover_Rate": 0.6} {"Template_token": ["", "else", "Expr", "=", "MO2", ".", "getExpr", "(", ")", ";", "const", "Subtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm12", ",", "Fixups", ")", ";", "uint32_t", "Binary", "=", "Imm12", "&", "", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";"], "ground_truth": ["Binary", "|=", "(", "Reg", "<<", "", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80203, "Length": 112, "Cover_Rate": 0.4534412955465587} {"Template_token": ["", "unsigned", "Reg", ",", "Imm12", ";", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "(", "MO", ".", "getReg", "(", ")", "==", "", "&&", "MO2", ".", "isExpr", "(", ")", ")", ")", "{", "Reg", "=", "getRegisterNumbering", "(", "", ")", ";", "Imm12", "=", "", ";"], "ground_truth": ["isAdd", "=", "false", ";"], "File": "ARMMCCodeEmitter13", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80204, "Length": 77, "Cover_Rate": 0.3117408906882591} {"Template_token": ["", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter13", "Func": "getAddrModePCOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80205, "Length": 14, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter13", "Func": "getAddrModePCOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80206, "Length": 14, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";"], "ground_truth": ["const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getAddrModeSOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80207, "Length": 40, "Cover_Rate": 0.3418803418803419} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::"], "ground_truth": ["getAdrLabelOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{"], "File": "ARMMCCodeEmitter13", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80208, "Length": 22, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "getAdrLabelOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{"], "ground_truth": ["assert", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isExpr", "(", ")", "&&", "", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80209, "Length": 35, "Cover_Rate": 0.6481481481481481} {"Template_token": ["", "const", "Subtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";"], "ground_truth": ["return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80210, "Length": 48, "Cover_Rate": 0.64} {"Template_token": ["", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAligned", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAligned", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCCodeEmitter", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "ground_truth": ["assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80211, "Length": 192, "Cover_Rate": 0.8767123287671232} {"Template_token": ["", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAligned", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAligned", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";"], "ground_truth": ["if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCCodeEmitter", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80212, "Length": 194, "Cover_Rate": 0.8858447488584474} {"Template_token": ["", "unsigned", "getImmMinusOneOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{"], "ground_truth": ["return", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", "-", "", ";"], "File": "ARMMCCodeEmitter13", "Func": "getImmMinusOneOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80213, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "return", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", "-", "", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter13", "Func": "getImmMinusOneOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80214, "Length": 15, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "switch", "(", "Mode", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMMCCodeEmitter13", "Func": "getLdStmModeOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80215, "Length": 38, "Cover_Rate": 0.42696629213483145} {"Template_token": ["", "uint32_t", "getLdStmModeOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "", "Mode", "=", "(", "", ")", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";", "switch", "(", "Mode", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMMCCodeEmitter13", "Func": "getLdStmModeOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80216, "Length": 75, "Cover_Rate": 0.8426966292134831} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "*", "RegNo", ";", "}", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "APFloat", "(", "MO", ".", "getFPImm", "(", ")", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "", ")", ".", "getLimitedValue", "(", ")", ")", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMMCCodeEmitter13", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80217, "Length": 115, "Cover_Rate": 0.5227272727272727} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "const", "MCSymbolRefExpr", "*", "Expr", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "MO", ".", "getExpr", "(", ")", ")", ")", "{", "MCFixupKind", "Kind", ";", "switch", "(", "Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__HI16", ":", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__LO16", ":", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "break", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ")", ")", ";", "return", "", ";", "}", ";", "llvm_unreachable", "(", "", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter13", "Func": "getMovtImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80218, "Length": 136, "Cover_Rate": 0.8395061728395061} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "const", "MCSymbolRefExpr", "*", "Expr", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "MO", ".", "getExpr", "(", ")", ")", ")", "{"], "ground_truth": ["MCFixupKind", "Kind", ";"], "File": "ARMMCCodeEmitter13", "Func": "getMovtImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80219, "Length": 59, "Cover_Rate": 0.36419753086419754} {"Template_token": ["", "unsigned", "Binary", "=", "", ";", "if", "(", "SPRRegs", "||", "DPRRegs", ")", "{", "unsigned", "RegNo", "=", "getRegisterNumbering", "(", "Reg", ")", ";", "unsigned", "NumRegs", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "Op", ")", "&", "", ";", "Binary", "|=", "(", "RegNo", "&", "", ")", "<<", "", ";", "if", "(", "SPRRegs", ")", "Binary", "|=", "NumRegs", ";", "else", "Binary", "|=", "NumRegs", "*", "", ";", "}", "else", "{"], "ground_truth": ["for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{"], "File": "ARMMCCodeEmitter13", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80220, "Length": 86, "Cover_Rate": 0.49142857142857144} {"Template_token": ["", "unsigned", "getRotImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "switch", "(", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMMCCodeEmitter13", "Func": "getRotImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80221, "Length": 67, "Cover_Rate": 0.9710144927536232} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter13", "Func": "getShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80222, "Length": 26, "Cover_Rate": 0.37681159420289856} {"Template_token": ["", "unsigned", "Rs", "=", "MO1", ".", "getReg", "(", ")", ";", "if", "(", "Rs", ")", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":", "SBits", "=", "", ";", "break", ";"], "File": "ARMMCCodeEmitter13", "Func": "getSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80223, "Length": 105, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm8", ",", "Fixups", ")", ";", "uint32_t", "Binary", "=", "(", "Imm8", ">>", "", ")", "&", "", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";", "Binary", "|=", "(", "Reg", "<<", "", ")", ";"], "ground_truth": ["return", "Binary", ";"], "File": "ARMMCCodeEmitter13", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80224, "Length": 78, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter13", "Func": "getThumbBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80225, "Length": 14, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getThumbBLTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{"], "ground_truth": ["return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getThumbBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80226, "Length": 35, "Cover_Rate": 0.9210526315789473} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getThumbBLXTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter13", "Func": "getThumbBLXTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80228, "Length": 36, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "unsigned", "Bit24", "=", "EncodedValue", "&", "", ";", "unsigned", "Bit28", "=", "Bit24", "<<", "", ";", "EncodedValue", "&=", "", ";", "EncodedValue", "|=", "Bit28", ";", "EncodedValue", "|=", "", ";", "}", "return", "EncodedValue", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter13", "Func": "NEONThumb2DataIPostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80230, "Length": 31, "Cover_Rate": 0.4492753623188406} {"Template_token": ["", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "{", "unsigned", "Bit24", "=", "EncodedValue", "&", "", ";"], "ground_truth": ["unsigned", "Bit28", "=", "Bit24", "<<", "", ";"], "File": "ARMMCCodeEmitter13", "Func": "NEONThumb2DataIPostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80231, "Length": 23, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "NEONThumb2DupPostEncoder", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "EncodedValue", ")", "const", "{", "const", "Subtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "{"], "ground_truth": ["EncodedValue", "&=", "", ";"], "File": "ARMMCCodeEmitter13", "Func": "NEONThumb2DupPostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80232, "Length": 42, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "const", "Subtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "{", "EncodedValue", "&=", "", ";", "EncodedValue", "|=", "", ";", "}"], "ground_truth": ["return", "EncodedValue", ";"], "File": "ARMMCCodeEmitter13", "Func": "NEONThumb2LoadStorePostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80233, "Length": 35, "Cover_Rate": 0.6862745098039216} {"Template_token": ["", "if", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb2", "(", ")", ")", "{"], "ground_truth": ["EncodedValue", "&=", "", ";"], "File": "ARMMCCodeEmitter13", "Func": "VFPThumb2PostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80234, "Length": 20, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCSubtargetInfo", "&", "sti", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "STI", "(", "sti", ")", ",", "CTX", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter14", "Func": "ARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80235, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCSubtargetInfo", "&", "sti", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "STI", "(", "sti", ")", ",", "CTX", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter14", "Func": "ARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80236, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "MCCodeEmitter", "::", "EncodeAddrModeOpValues", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "unsigned", "&", "Reg", ",", "unsigned", "&", "Imm", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "int32_t", "SImm", "=", "MO1", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "true", ";"], "ground_truth": ["if", "(", "SImm", "==", "INT32_MIN", ")", "{"], "File": "ARMMCCodeEmitter14", "Func": "EncodeAddrModeOpValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80237, "Length": 94, "Cover_Rate": 0.734375} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Imm", "=", "MO1", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "", "(", "Imm", ")", "==", "", ";", "bool", "isReg", "=", "MO", ".", "getReg", "(", ")", "!=", "", ";", "uint32_t", "Binary", "=", "", "(", "Imm", ")", ";", "if", "(", "isReg", ")", "{", "", "ShOp", "=", "", "(", "Imm", ")", ";", "Binary", "<<=", "", ";", "Binary", "|=", "getShiftOp", "(", "ShOp", ")", "<<", "", ";", "Binary", "|=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "return", "Binary", "|", "(", "isAdd", "<<", "", ")", "|", "(", "isReg", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter14", "Func": "getAddrMode2OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80238, "Length": 124, "Cover_Rate": 0.7948717948717948} {"Template_token": ["", "getAddrMode2OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{"], "ground_truth": ["const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getAddrMode2OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80239, "Length": 31, "Cover_Rate": 0.40789473684210525} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getAddrMode3OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "return", "(", "Rn", "<<", "", ")", "|", "(", "", "<<", "", ")", ";", "}", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm", "=", "MO2", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "", "(", "Imm", ")", "==", "", ";", "bool", "isImm", "=", "MO1", ".", "getReg", "(", ")", "==", "", ";", "uint32_t", "Imm8", "=", "", "(", "Imm", ")", ";", "if", "(", "!", "isImm", ")", "Imm8", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["return", "(", "Rn", "<<", "", ")", "|", "Imm8", "|", "(", "isAdd", "<<", "", ")", "|", "(", "isImm", "<<", "", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getAddrMode3OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80240, "Length": 254, "Cover_Rate": 0.9584905660377359} {"Template_token": ["", "case", "", ":", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "}", "return", "RegNo", "|", "(", "Align", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter14", "Func": "getAddrMode6AddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80241, "Length": 41, "Cover_Rate": 0.3203125} {"Template_token": ["", "switch", "(", "Imm", ".", "getImm", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "}", "return", "RegNo", "|", "(", "Align", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter14", "Func": "getAddrMode6AddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80242, "Length": 57, "Cover_Rate": 0.4453125} {"Template_token": ["", "const", "MCOperand", "&", "Imm", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "unsigned", "Align", "=", "", ";", "switch", "(", "Imm", ".", "getImm", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "}"], "ground_truth": ["return", "RegNo", "|", "(", "Align", "<<", "", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getAddrMode6DupAddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80243, "Length": 84, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "", ";"], "File": "ARMMCCodeEmitter14", "Func": "getAddrMode6OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80244, "Length": 25, "Cover_Rate": 0.390625} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "}", "return", "RegNo", "|", "(", "Align", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter14", "Func": "getAddrMode6OneLane32AddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80245, "Length": 38, "Cover_Rate": 0.3114754098360656} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "", ")", ";", "Imm12", "=", "", ";", "isAdd", "=", "false", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";"], "ground_truth": ["if", "(", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80246, "Length": 79, "Cover_Rate": 0.3319327731092437} {"Template_token": ["", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "Reg", "=", "", ";", "int32_t", "Offset", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "*=", "-", "", ";", "isAdd", "=", "false", ";", "}", "Imm12", "=", "Offset", ";", "}", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm12", ",", "Fixups", ")", ";", "uint32_t", "Binary", "=", "Imm12", "&", "", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";", "Binary", "|=", "(", "Reg", "<<", "", ")", ";", "return", "Binary", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter14", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80247, "Length": 111, "Cover_Rate": 0.46638655462184875} {"Template_token": ["", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm5", "=", "MO1", ".", "getImm", "(", ")", ";"], "ground_truth": ["return", "(", "(", "Imm5", "&", "", ")", "<<", "", ")", "|", "Rn", ";"], "File": "ARMMCCodeEmitter14", "Func": "getAddrModeISOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80248, "Length": 40, "Cover_Rate": 0.449438202247191} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getAddrModeISOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";"], "ground_truth": ["unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getAddrModeISOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80249, "Length": 66, "Cover_Rate": 0.7415730337078652} {"Template_token": ["", "getAdrLabelOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "int32_t", "offset", "=", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "Val", "=", "", ";", "if", "(", "offset", "==", "INT32_MIN", ")", "{", "Val", "=", "", ";"], "ground_truth": ["offset", "=", "", ";"], "File": "ARMMCCodeEmitter14", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80250, "Length": 80, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getAdrLabelOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "int32_t", "offset", "=", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "Val", "=", "", ";"], "ground_truth": ["if", "(", "offset", "==", "INT32_MIN", ")", "{"], "File": "ARMMCCodeEmitter14", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80251, "Length": 75, "Cover_Rate": 0.5681818181818182} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rm", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "ShImm", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["bool", "isAdd", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", "==", "", ";"], "File": "ARMMCCodeEmitter14", "Func": "getLdStSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80252, "Length": 90, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "Reg", ")", ";", "switch", "(", "Reg", ")", "{", "default", ":", "return", "RegNo", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "File": "ARMMCCodeEmitter14", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80253, "Length": 72, "Cover_Rate": 0.32286995515695066} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";"], "ground_truth": ["bool", "isAdd", "=", "MO1", ".", "getImm", "(", ")", "!=", "", ";"], "File": "ARMMCCodeEmitter14", "Func": "getPostIdxRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80254, "Length": 37, "Cover_Rate": 0.45121951219512196} {"Template_token": ["", "bool", "SPRRegs", "=", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ";", "bool", "DPRRegs", "=", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ";", "unsigned", "Binary", "=", "", ";", "if", "(", "SPRRegs", "||", "DPRRegs", ")", "{", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "Reg", ")", ";", "unsigned", "NumRegs", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "Op", ")", "&", "", ";", "Binary", "|=", "(", "RegNo", "&", "", ")", "<<", "", ";", "if", "(", "SPRRegs", ")", "Binary", "|=", "NumRegs", ";", "else", "Binary", "|=", "NumRegs", "*", "", ";", "}", "else", "{", "for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{"], "ground_truth": ["unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80255, "Length": 141, "Cover_Rate": 0.7305699481865285} {"Template_token": ["", "unsigned", "NumRegs", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "Op", ")", "&", "", ";", "Binary", "|=", "(", "RegNo", "&", "", ")", "<<", "", ";", "if", "(", "SPRRegs", ")", "Binary", "|=", "NumRegs", ";", "else", "Binary", "|=", "NumRegs", "*", "", ";", "}", "else", "{", "for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "Binary", "|=", "", "<<", "RegNo", ";", "}", "}"], "ground_truth": ["return", "Binary", ";"], "File": "ARMMCCodeEmitter14", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80256, "Length": 100, "Cover_Rate": 0.5181347150259067} {"Template_token": ["", "getSORegImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":"], "ground_truth": ["Binary", "|=", "", ";"], "File": "ARMMCCodeEmitter14", "Func": "getSORegImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80257, "Length": 135, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getSORegRegOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "unsigned", "Rs", "=", "MO1", ".", "getReg", "(", ")", ";", "if", "(", "Rs", ")", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":", "SBits", "=", "", ";", "break", ";"], "File": "ARMMCCodeEmitter14", "Func": "getSORegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80258, "Length": 141, "Cover_Rate": 0.6527777777777778} {"Template_token": ["", "unsigned", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Imm8", "=", "MO1", ".", "getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getT2AddrModeImm0_1020s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80259, "Length": 27, "Cover_Rate": 0.3176470588235294} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getT2AddrModeImm8OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";"], "ground_truth": ["const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getT2AddrModeImm8OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80260, "Length": 48, "Cover_Rate": 0.43636363636363634} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getT2AddrModeImm8OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";"], "ground_truth": ["const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getT2AddrModeImm8OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80261, "Length": 48, "Cover_Rate": 0.43636363636363634} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm8", ",", "Fixups", ")", ";"], "ground_truth": ["uint32_t", "Binary", "=", "(", "Imm8", ">>", "", ")", "&", "", ";"], "File": "ARMMCCodeEmitter14", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80262, "Length": 126, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";"], "ground_truth": ["}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm8", ",", "Fixups", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80263, "Length": 72, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";"], "ground_truth": ["const", "MCOperand", "&", "MO3", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getT2AddrModeSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80264, "Length": 40, "Cover_Rate": 0.3418803418803419} {"Template_token": ["", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "int32_t", "Val", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Val", "==", "INT32_MIN", ")", "Val", "=", "", ";", "else", "if", "(", "Val", "<", "", ")", "{"], "ground_truth": ["Val", "*=", "-", "", ";"], "File": "ARMMCCodeEmitter14", "Func": "getT2AdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80265, "Length": 53, "Cover_Rate": 0.5463917525773195} {"Template_token": ["", "int32_t", "Val", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Val", "==", "INT32_MIN", ")", "Val", "=", "", ";", "else", "if", "(", "Val", "<", "", ")", "{", "Val", "*=", "-", "", ";", "Val", "|=", "", ";", "}"], "ground_truth": ["return", "Val", ";"], "File": "ARMMCCodeEmitter14", "Func": "getT2AdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80266, "Length": 40, "Cover_Rate": 0.41237113402061853} {"Template_token": ["", "getT2Imm8s4OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{"], "ground_truth": ["int32_t", "Imm8", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getT2Imm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80267, "Length": 33, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getT2Imm8s4OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{"], "ground_truth": ["int32_t", "Imm8", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getT2Imm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80268, "Length": 36, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "Binary", "|=", "SBits", "<<", "", ";", "if", "(", "SOpc", "==", "", ")", "return", "Binary", ";"], "ground_truth": ["return", "Binary", "|", "", "(", "MO1", ".", "getImm", "(", ")", ")", "<<", "", ";"], "File": "ARMMCCodeEmitter14", "Func": "getT2SORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80269, "Length": 60, "Cover_Rate": 0.32786885245901637} {"Template_token": ["", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Rm", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO2", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getThumbAddrModeRegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80270, "Length": 36, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "return", "new", "MCCodeEmitter", "(", "MCII", ",", "Ctx", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter15", "Func": "createARMLEMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80274, "Length": 12, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getAddrModeImm12OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsigned", "Reg", "=", "", ",", "Imm12", "=", "", ";", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "if", "(", "MO1", ".", "isImm", "(", ")", ")", "{", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm12", ",", "Fixups", ",", "STI", ")", ";", "}", "else", "if", "(", "MO1", ".", "isExpr", "(", ")", ")", "{", "assert", "(", "!", "isThumb", "(", "STI", ")", "&&", "!", "isThumb2", "(", "STI", ")", "&&", "", ")", ";", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "isAdd", "=", "false", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "MO1", ".", "getExpr", "(", ")", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "}", "}", "else", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "isAdd", "=", "false", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", "STI", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "MO", ".", "getExpr", "(", ")", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMMCCodeEmitter15", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80275, "Length": 271, "Cover_Rate": 0.7445054945054945} {"Template_token": ["", "assert", "(", "!", "isThumb", "(", "STI", ")", "&&", "!", "isThumb2", "(", "STI", ")", "&&", "", ")", ";", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "isAdd", "=", "false", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "MO1", ".", "getExpr", "(", ")", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "}", "}", "else", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "isAdd", "=", "false", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", "STI", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "MO", ".", "getExpr", "(", ")", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "Reg", "=", "", ";", "int32_t", "Offset", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "==", "INT32_MIN", ")", "{", "Offset", "=", "", ";"], "ground_truth": ["isAdd", "=", "false", ";"], "File": "ARMMCCodeEmitter15", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80276, "Length": 186, "Cover_Rate": 0.510989010989011} {"Template_token": ["", "Fixups", ".", "push_back", "(", "llvm", "::", "MCFixup", "::", "create", "(", "", ",", "DiffExpr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "", ";", "}", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "BranchMO", ".", "isImm", "(", ")", ")", ";", "int", "Diff", "=", "MO", ".", "getImm", "(", ")", "-", "BranchMO", ".", "getImm", "(", ")", ";"], "ground_truth": ["assert", "(", "Diff", "==", "", "||", "Diff", "==", "", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getBFAfterTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80277, "Length": 69, "Cover_Rate": 0.39204545454545453} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "BranchMO", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "assert", "(", "BranchMO", ".", "isExpr", "(", ")", ")", ";", "const", "MCExpr", "*", "DiffExpr", "=", "MCBinaryExpr", "::", "createSub", "(", "MO", ".", "getExpr", "(", ")", ",", "BranchMO", ".", "getExpr", "(", ")", ",", "CTX", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "llvm", "::", "MCFixup", "::", "create", "(", "", ",", "DiffExpr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMMCCodeEmitter15", "Func": "getBFAfterTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80278, "Length": 99, "Cover_Rate": 0.5625} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getBFTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getBFTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80279, "Length": 38, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "fixup", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["return", "isNeg", "?", "-", "(", "MO", ".", "getImm", "(", ")", ">>", "", ")", ":", "(", "MO", ".", "getImm", "(", ")", ">>", "", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getBFTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80280, "Length": 58, "Cover_Rate": 0.6744186046511628} {"Template_token": ["", "getBitfieldInvertedMaskOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";", "uint32_t", "msb", "=", "(", "", "-", "countLeadingZeros", "(", "v", ")", ")", "-", "", ";", "assert", "(", "v", "!=", "", "&&", "lsb", "<", "", "&&", "msb", "<", "", "&&", "", ")", ";"], "ground_truth": ["return", "lsb", "|", "(", "msb", "<<", "", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getBitfieldInvertedMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80281, "Length": 94, "Cover_Rate": 0.9591836734693877} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getBitfieldInvertedMaskOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";", "uint32_t", "msb", "=", "(", "", "-", "countLeadingZeros", "(", "v", ")", ")", "-", "", ";"], "ground_truth": ["assert", "(", "v", "!=", "", "&&", "lsb", "<", "", "&&", "msb", "<", "", "&&", "", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getBitfieldInvertedMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80282, "Length": 88, "Cover_Rate": 0.8979591836734694} {"Template_token": ["", "assert", "(", "CondMO", ".", "isImm", "(", ")", "&&", "", ")", ";", "if", "(", "CondMO", ".", "getImm", "(", ")", "&", "", ")", "{", "unsigned", "LowBit", "=", "Mask", "&", "-", "Mask", ";", "unsigned", "BitsAboveLowBit", "=", "", "&", "(", "-", "LowBit", "<<", "", ")", ";", "Mask", "^=", "BitsAboveLowBit", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter15", "Func": "getITMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80283, "Length": 47, "Cover_Rate": 0.35877862595419846} {"Template_token": ["", "unsigned", "Mask", "=", "MaskMO", ".", "getImm", "(", ")", ";", "assert", "(", "OpIdx", ">", "", "&&", "", ")", ";", "const", "MCOperand", "CondMO", "=", "MI", ".", "getOperand", "(", "OpIdx", "-", "", ")", ";", "assert", "(", "CondMO", ".", "isImm", "(", ")", "&&", "", ")", ";", "if", "(", "CondMO", ".", "getImm", "(", ")", "&", "", ")", "{", "unsigned", "LowBit", "=", "Mask", "&", "-", "Mask", ";", "unsigned", "BitsAboveLowBit", "=", "", "&", "(", "-", "LowBit", "<<", "", ")", ";", "Mask", "^=", "BitsAboveLowBit", ";", "}", "return", "Mask", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter15", "Func": "getITMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80284, "Length": 82, "Cover_Rate": 0.6259541984732825} {"Template_token": ["", "return", "RegNo", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "*", "RegNo", ";", "}", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "MO", ".", "isDFPImm", "(", ")", ")", "{"], "File": "ARMMCCodeEmitter15", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80285, "Length": 92, "Cover_Rate": 0.368} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "*", "RegNo", ";", "}", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isDFPImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "APFloat", "(", "bit_cast", "<", "double", ">", "(", "MO", ".", "getDFPImm", "(", ")", ")", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "", ")", ".", "getLimitedValue", "(", ")", ")", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80286, "Length": 130, "Cover_Rate": 0.52} {"Template_token": ["", "unsigned", "Qm", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "M0", ".", "getReg", "(", ")", ")", ";", "int32_t", "Imm", "=", "M1", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "Imm", ">=", "", ";", "Imm", ">>=", "shift", ";", "if", "(", "!", "isAdd", ")", "Imm", "=", "-", "(", "uint32_t", ")", "Imm", ";", "Imm", "&=", "", ";"], "ground_truth": ["if", "(", "isAdd", ")", "Imm", "|=", "", ";"], "File": "ARMMCCodeEmitter15", "Func": "getMveAddrModeQOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80287, "Length": 63, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "Imm", ">>=", "shift", ";", "if", "(", "!", "isAdd", ")", "Imm", "=", "-", "(", "uint32_t", ")", "Imm", ";", "Imm", "&=", "", ";", "if", "(", "isAdd", ")", "Imm", "|=", "", ";", "assert", "(", "Qm", "<", "", "&&", "", ")", ";"], "ground_truth": ["return", "(", "Qm", "<<", "", ")", "|", "Imm", ";"], "File": "ARMMCCodeEmitter15", "Func": "getMveAddrModeQOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80288, "Length": 47, "Cover_Rate": 0.34814814814814815} {"Template_token": ["", "const", "MCOperand", "&", "M0", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "M1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "M0", ".", "getReg", "(", ")", ")", ";", "unsigned", "Qm", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "M1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "Qm", "<", "", "&&", "", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getMveAddrModeRQOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80289, "Length": 71, "Cover_Rate": 0.6574074074074074} {"Template_token": ["", "getMveAddrModeRQOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "M0", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "M1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "M0", ".", "getReg", "(", ")", ")", ";", "unsigned", "Qm", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "M1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "Qm", "<", "", "&&", "", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getMveAddrModeRQOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80290, "Length": 95, "Cover_Rate": 0.8796296296296297} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getMVEPairVectorIndexOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";"], "ground_truth": ["assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getMVEPairVectorIndexOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80291, "Length": 49, "Cover_Rate": 0.765625} {"Template_token": ["", "getPowerTwoOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";"], "ground_truth": ["return", "countTrailingZeros", "(", "(", "uint64_t", ")", "MO", ".", "getImm", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getPowerTwoOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80292, "Length": 60, "Cover_Rate": 0.9375} {"Template_token": ["", "getPowerTwoOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "return", "countTrailingZeros", "(", "(", "uint64_t", ")", "MO", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter15", "Func": "getPowerTwoOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80293, "Length": 61, "Cover_Rate": 0.953125} {"Template_token": ["", "getRegisterListOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "Op", ")", ".", "getReg", "(", ")", ";", "bool", "SPRRegs", "=", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ";", "bool", "DPRRegs", "=", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ";", "unsigned", "Binary", "=", "", ";", "if", "(", "SPRRegs", "||", "DPRRegs", ")", "{", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ")", ";", "unsigned", "NumRegs", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "Op", ")", "&", "", ";", "Binary", "|=", "(", "RegNo", "&", "", ")", "<<", "", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "--", "NumRegs", ";", "if", "(", "SPRRegs", ")", "Binary", "|=", "NumRegs", ";", "else", "Binary", "|=", "NumRegs", "*", "", ";", "}", "else", "{", "const", "MCRegisterInfo", "&", "MRI", "=", "*", "CTX", ".", "getRegisterInfo", "(", ")", ";", "assert", "(", "is_sorted", "(", "drop_begin", "(", "MI", ",", "Op", ")", ",", "[", "&", "]", "(", "const", "MCOperand", "&", "LHS", ",", "const", "MCOperand", "&", "RHS", ")", "{", "return", "MRI", ".", "getEncodingValue", "(", "LHS", ".", "getReg", "(", ")", ")", "<", "MRI", ".", "getEncodingValue", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "}", ")", ")", ";", "for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "RegNo", "=", "MRI", ".", "getEncodingValue", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "Binary", "|=", "", "<<", "RegNo", ";", "}"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter15", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80294, "Length": 269, "Cover_Rate": 0.9471830985915493} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter15", "Func": "getShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80295, "Length": 38, "Cover_Rate": 0.5757575757575758} {"Template_token": ["", "unsigned", "getShiftOp", "(", "", "ShOpc", ")", "const", "{", "switch", "(", "ShOpc", ")", "{", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";"], "ground_truth": ["default", ":"], "File": "ARMMCCodeEmitter15", "Func": "getShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80296, "Length": 45, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "bool", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm7", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["uint32_t", "Binary", "=", "(", "Imm7", ">>", "", ")", "&", "", ";"], "File": "ARMMCCodeEmitter15", "Func": "getT2AddrModeImm7s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80297, "Length": 29, "Cover_Rate": 0.3411764705882353} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getT2AddrModeImm7s4OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsigned", "Reg", ",", "Imm7", ";", "bool", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm7", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "Binary", "=", "(", "Imm7", ">>", "", ")", "&", "", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";"], "ground_truth": ["Binary", "|=", "(", "Reg", "<<", "", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getT2AddrModeImm7s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80298, "Length": 81, "Cover_Rate": 0.9529411764705882} {"Template_token": ["", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm8", ",", "Fixups", ",", "STI", ")", ";", "assert", "(", "(", "(", "Imm8", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "uint32_t", "Binary", "=", "(", "Imm8", ">>", "", ")", "&", "", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";"], "ground_truth": ["Binary", "|=", "(", "Reg", "<<", "", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80299, "Length": 168, "Cover_Rate": 0.8076923076923077} {"Template_token": ["", "int32_t", "Imm", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "Imm", ">=", "", ";", "if", "(", "Imm", "<", "", ")", "Imm", "=", "-", "(", "uint32_t", ")", "Imm", ";"], "ground_truth": ["Imm", ">>=", "Shift", ";"], "File": "ARMMCCodeEmitter15", "Func": "getT2ScaledImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80300, "Length": 39, "Cover_Rate": 0.4020618556701031} {"Template_token": ["", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "", ";", "}", "unsigned", "SoImm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Encoded", "=", "", "(", "SoImm", ")", ";", "assert", "(", "Encoded", "!=", "~", "", "&&", "", ")", ";", "return", "Encoded", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter15", "Func": "getT2SOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80301, "Length": 57, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "unsigned", "Bit", "=", "(", "Value", ">>", "i", ")", "&", "", ";", "if", "(", "(", "Value", "&", "~", "(", "~", "", "<<", "i", ")", ")", "==", "", ")", "{", "Imm", "|=", "(", "", "<<", "i", ")", ";", "break", ";", "}", "if", "(", "Bit", "!=", "PrevBit", ")", "Imm", "|=", "(", "", "<<", "i", ")", ";", "PrevBit", "=", "Bit", ";", "}"], "ground_truth": ["return", "Imm", ";"], "File": "ARMMCCodeEmitter15", "Func": "getVPTMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80302, "Length": 61, "Cover_Rate": 0.4206896551724138} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getVPTMaskOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "int", "Value", "=", "MO", ".", "getImm", "(", ")", ";", "int", "Imm", "=", "", ";", "unsigned", "PrevBit", "=", "", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "unsigned", "Bit", "=", "(", "Value", ">>", "i", ")", "&", "", ";", "if", "(", "(", "Value", "&", "~", "(", "~", "", "<<", "i", ")", ")", "==", "", ")", "{"], "ground_truth": ["Imm", "|=", "(", "", "<<", "i", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getVPTMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80303, "Length": 119, "Cover_Rate": 0.8206896551724138} {"Template_token": ["", "unsigned", "Binary", "=", "", ";", "if", "(", "SPRRegs", "||", "DPRRegs", ")", "{", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ")", ";", "unsigned", "NumRegs", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "Op", ")", "&", "", ";", "Binary", "|=", "(", "RegNo", "&", "", ")", "<<", "", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "--", "NumRegs", ";", "if", "(", "SPRRegs", ")", "Binary", "|=", "NumRegs", ";", "else", "Binary", "|=", "NumRegs", "*", "", ";", "}", "else", "{", "const", "MCRegisterInfo", "&", "MRI", "=", "*", "CTX", ".", "getRegisterInfo", "(", ")", ";", "assert", "(", "std", "::", "is_sorted", "(", "MI", ".", "begin", "(", ")", "+", "Op", ",", "MI", ".", "end", "(", ")", ",", "[", "&", "]", "(", "const", "MCOperand", "&", "LHS", ",", "const", "MCOperand", "&", "RHS", ")", "{", "return", "MRI", ".", "getEncodingValue", "(", "LHS", ".", "getReg", "(", ")", ")", "<", "MRI", ".", "getEncodingValue", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "}", ")", ")", ";", "for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "RegNo", "=", "MRI", ".", "getEncodingValue", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "Binary", "|=", "", "<<", "RegNo", ";", "}", "}", "return", "Binary", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter16", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80304, "Length": 218, "Cover_Rate": 0.7440273037542662} {"Template_token": ["", "if", "(", "SPRRegs", ")", "Binary", "|=", "NumRegs", ";", "else", "Binary", "|=", "NumRegs", "*", "", ";", "}", "else", "{", "const", "MCRegisterInfo", "&", "MRI", "=", "*", "CTX", ".", "getRegisterInfo", "(", ")", ";", "assert", "(", "std", "::", "is_sorted", "(", "MI", ".", "begin", "(", ")", "+", "Op", ",", "MI", ".", "end", "(", ")", ",", "[", "&", "]", "(", "const", "MCOperand", "&", "LHS", ",", "const", "MCOperand", "&", "RHS", ")", "{", "return", "MRI", ".", "getEncodingValue", "(", "LHS", ".", "getReg", "(", ")", ")", "<", "MRI", ".", "getEncodingValue", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "}", ")", ")", ";", "for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "RegNo", "=", "MRI", ".", "getEncodingValue", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "Binary", "|=", "", "<<", "RegNo", ";", "}"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter16", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80305, "Length": 142, "Cover_Rate": 0.48464163822525597} {"Template_token": ["", "unsigned", "getExpandedImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "static_assert", "(", "shift", "<=", "", ",", "", ")", ";", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";"], "ground_truth": ["return", "(", "invert", "?", "(", "MO", ".", "getImm", "(", ")", "^", "", ")", ":", "MO", ".", "getImm", "(", ")", ")", ">>", "shift", ";"], "File": "ARMMCCodeEmitter19", "Func": "getExpandedImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80306, "Length": 68, "Cover_Rate": 0.9855072463768116} {"Template_token": ["", "unsigned", "getExpandedImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["static_assert", "(", "shift", "<=", "", ",", "", ")", ";"], "File": "ARMMCCodeEmitter19", "Func": "getExpandedImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80307, "Length": 34, "Cover_Rate": 0.4927536231884058} {"Template_token": ["", "}", "else", "{", "const", "MCRegisterInfo", "&", "MRI", "=", "*", "CTX", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "CLRMRegs", ")", "{", "assert", "(", "std", "::", "is_sorted", "(", "MI", ".", "begin", "(", ")", "+", "Op", ",", "MI", ".", "end", "(", ")", ",", "[", "&", "]", "(", "const", "MCOperand", "&", "LHS", ",", "const", "MCOperand", "&", "RHS", ")", "{", "return", "MRI", ".", "getEncodingValue", "(", "LHS", ".", "getReg", "(", ")", ")", "<", "MRI", ".", "getEncodingValue", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "}", ")", ")", ";", "}", "for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "RegNo", ";"], "ground_truth": ["if", "(", "CLRMRegs", "&&", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", "==", "", ")", "{"], "File": "ARMMCCodeEmitter19", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80308, "Length": 128, "Cover_Rate": 0.37317784256559766} {"Template_token": ["", "unsigned", "Value", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "Value", "<<=", "(", "Bits", "+", "", ")", ";"], "ground_truth": ["int32_t", "tmp", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ">>", "Shift", ";"], "File": "ARMMCCodeEmitter19", "Func": "getT2AddrModeImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80309, "Length": 40, "Cover_Rate": 0.3007518796992481} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "CTX", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "ARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80310, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "CTX", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "ARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80311, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "OS", "<<", "(", "char", ")", "C", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "EmitByte", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80313, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "EmitByte", "(", "Val", "&", "", ",", "OS", ")", ";", "Val", ">>=", "", ";", "}"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "EmitConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80314, "Length": 15, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "int32_t", "SImm", "=", "MO1", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "SImm", "==", "INT32_MIN", ")", "{", "SImm", "=", "", ";", "isAdd", "=", "false", ";", "}"], "ground_truth": ["if", "(", "SImm", "<", "", ")", "{"], "File": "ARMMCCodeEmitter1", "Func": "EncodeAddrModeOpValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80315, "Length": 68, "Cover_Rate": 0.5112781954887218} {"Template_token": ["", "int", "Size", ";", "if", "(", "Desc", ".", "getSize", "(", ")", "==", "", "||", "Desc", ".", "getSize", "(", ")", "==", "", ")", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "uint32_t", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "if", "(", "isThumb", "(", "STI", ")", "&&", "Size", "==", "", ")", "{", "EmitConstant", "(", "Binary", ">>", "", ",", "", ",", "OS", ")", ";"], "ground_truth": ["EmitConstant", "(", "Binary", "&", "", ",", "", ",", "OS", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "EncodeInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80316, "Length": 81, "Cover_Rate": 0.49693251533742333} {"Template_token": ["", "void", "MCCodeEmitter", "::", "EncodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "uint64_t", "TSFlags", "=", "Desc", ".", "TSFlags", ";", "if", "(", "(", "TSFlags", "&", "", ")", "==", "", ")", "return", ";", "int", "Size", ";"], "ground_truth": ["if", "(", "Desc", ".", "getSize", "(", ")", "==", "", "||", "Desc", ".", "getSize", "(", ")", "==", "", ")", "Size", "=", "Desc", ".", "getSize", "(", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "EncodeInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80317, "Length": 92, "Cover_Rate": 0.5644171779141104} {"Template_token": ["", "uint32_t", "S", "=", "(", "offset", "&", "", ")", ">>", "", ";", "uint32_t", "J1", "=", "(", "offset", "&", "", ")", ">>", "", ";", "uint32_t", "J2", "=", "(", "offset", "&", "", ")", ">>", "", ";", "J1", "=", "(", "~", "J1", "&", "", ")", ";", "J2", "=", "(", "~", "J2", "&", "", ")", ";", "J1", "^=", "S", ";", "J2", "^=", "S", ";"], "ground_truth": ["offset", "&=", "~", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "encodeThumbBLOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80318, "Length": 64, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "switch", "(", "Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCExpr", "::", "SymbolRef", ":", "return", "false", ";"], "ground_truth": ["case", "MCExpr", "::", "Binary", ":", "return", "true", ";"], "File": "ARMMCCodeEmitter1", "Func": "EvaluateAsPCRel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80319, "Length": 32, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "getAddrMode2OffsetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Imm", "=", "MO1", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "", "(", "Imm", ")", "==", "", ";", "bool", "isReg", "=", "MO", ".", "getReg", "(", ")", "!=", "", ";", "uint32_t", "Binary", "=", "", "(", "Imm", ")", ";", "if", "(", "isReg", ")", "{", "", "ShOp", "=", "", "(", "Imm", ")", ";", "Binary", "<<=", "", ";"], "ground_truth": ["Binary", "|=", "getShiftOp", "(", "ShOp", ")", "<<", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "getAddrMode2OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80320, "Length": 114, "Cover_Rate": 0.7080745341614907} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getAddrMode2OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getAddrMode2OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80321, "Length": 39, "Cover_Rate": 0.46987951807228917} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "uint32_t", "Binary", "=", "getAddrMode2OffsetOpValue", "(", "MI", ",", "OpIdx", "+", "", ",", "Fixups", ",", "STI", ")", ";", "Binary", "|=", "Rn", "<<", "", ";", "return", "Binary", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getAddrMode2OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80322, "Length": 56, "Cover_Rate": 0.6746987951807228} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Imm", "=", "MO1", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "", "(", "Imm", ")", "==", "", ";", "bool", "isImm", "=", "MO", ".", "getReg", "(", ")", "==", "", ";", "uint32_t", "Imm8", "=", "", "(", "Imm", ")", ";", "if", "(", "!", "isImm", ")", "Imm8", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "return", "Imm8", "|", "(", "isAdd", "<<", "", ")", "|", "(", "isImm", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getAddrMode3OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80323, "Length": 102, "Cover_Rate": 0.7555555555555555} {"Template_token": ["", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "return", "(", "Rn", "<<", "", ")", "|", "(", "", "<<", "", ")", ";", "}", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm", "=", "MO2", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "", "(", "Imm", ")", "==", "", ";"], "ground_truth": ["bool", "isImm", "=", "MO1", ".", "getReg", "(", ")", "==", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "getAddrMode3OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80324, "Length": 87, "Cover_Rate": 0.32222222222222224} {"Template_token": ["", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm8", ",", "Fixups", ",", "STI", ")", ";", "isAdd", "=", "", "(", "Imm8", ")", "==", "", ";", "}", "uint32_t", "Binary", "=", "", "(", "Imm8", ")", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";", "Binary", "|=", "(", "Reg", "<<", "", ")", ";", "return", "Binary", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80325, "Length": 85, "Cover_Rate": 0.38288288288288286} {"Template_token": ["", "getAddrMode6AddressOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "Reg", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "Imm", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";"], "ground_truth": ["unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getAddrMode6AddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80326, "Length": 68, "Cover_Rate": 0.5112781954887218} {"Template_token": ["", "getAddrMode6DupAddressOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "Reg", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "Imm", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "unsigned", "Align", "=", "", ";", "switch", "(", "Imm", ".", "getImm", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Align", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":", "Align", "=", "", ";", "break", ";"], "File": "ARMMCCodeEmitter1", "Func": "getAddrMode6DupAddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80327, "Length": 110, "Cover_Rate": 0.8870967741935484} {"Template_token": ["", "getAddrMode6OffsetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "getAddrMode6OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80328, "Length": 49, "Cover_Rate": 0.7101449275362319} {"Template_token": ["", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "Imm12", "=", "", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "isAdd", "=", "false", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", "STI", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "Reg", "=", "", ";", "int32_t", "Offset", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "==", "INT32_MIN", ")", "{", "Offset", "=", "", ";", "isAdd", "=", "false", ";", "}", "else", "if", "(", "Offset", "<", "", ")", "{", "Offset", "*=", "-", "", ";", "isAdd", "=", "false", ";", "}", "Imm12", "=", "Offset", ";", "}", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm12", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "Binary", "=", "Imm12", "&", "", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";"], "ground_truth": ["Binary", "|=", "(", "Reg", "<<", "", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80329, "Length": 192, "Cover_Rate": 0.7300380228136882} {"Template_token": ["", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "Imm12", "=", "", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "isAdd", "=", "false", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", "STI", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "Reg", "=", "", ";", "int32_t", "Offset", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "==", "INT32_MIN", ")", "{", "Offset", "=", "", ";", "isAdd", "=", "false", ";", "}", "else", "if", "(", "Offset", "<", "", ")", "{", "Offset", "*=", "-", "", ";", "isAdd", "=", "false", ";", "}"], "ground_truth": ["Imm12", "=", "Offset", ";"], "File": "ARMMCCodeEmitter1", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80330, "Length": 145, "Cover_Rate": 0.5513307984790875} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Imm5", "=", "MO1", ".", "getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getAddrModeISOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80331, "Length": 41, "Cover_Rate": 0.43617021276595747} {"Template_token": ["", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "return", "(", "MO", ".", "getImm", "(", ")", ">>", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getAddrModePCOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80332, "Length": 35, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "return", "(", "MO", ".", "getImm", "(", ")", ">>", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getAddrModePCOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80333, "Length": 35, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "return", "MO1", ".", "getImm", "(", ")", "&", "", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getAddrModeThumbSPOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80334, "Length": 42, "Cover_Rate": 0.5915492957746479} {"Template_token": ["", "}", "else", "if", "(", "offset", "<", "", ")", "{", "Val", "=", "", ";", "offset", "*=", "-", "", ";", "SoImmVal", "=", "", "(", "offset", ")", ";", "if", "(", "SoImmVal", "==", "-", "", ")", "{", "Val", "=", "", ";", "offset", "*=", "-", "", ";", "SoImmVal", "=", "", "(", "offset", ")", ";", "}", "}", "else", "{", "SoImmVal", "=", "", "(", "offset", ")", ";", "if", "(", "SoImmVal", "==", "-", "", ")", "{", "Val", "=", "", ";", "offset", "*=", "-", "", ";"], "ground_truth": ["SoImmVal", "=", "", "(", "offset", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80335, "Length": 84, "Cover_Rate": 0.4057971014492754} {"Template_token": ["", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "if", "(", "HasConditionalBranch", "(", "MI", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "}", "return", "MO", ".", "getImm", "(", ")", ">>", "", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getARMBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80336, "Length": 57, "Cover_Rate": 0.5757575757575758} {"Template_token": ["", "getBLTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getARMBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80337, "Length": 35, "Cover_Rate": 0.35353535353535354} {"Template_token": ["", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "return", "MO", ".", "getImm", "(", ")", ">>", "", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getARMBLXTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80338, "Length": 33, "Cover_Rate": 0.4520547945205479} {"Template_token": ["", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "if", "(", "HasConditionalBranch", "(", "MI", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "}"], "ground_truth": ["return", "MO", ".", "getImm", "(", ")", ">>", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "getARMBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80339, "Length": 56, "Cover_Rate": 0.5656565656565656} {"Template_token": ["", "getBitfieldInvertedMaskOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";"], "ground_truth": ["uint32_t", "msb", "=", "(", "", "-", "countLeadingZeros", "(", "v", ")", ")", "-", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "getBitfieldInvertedMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80340, "Length": 68, "Cover_Rate": 0.6938775510204082} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";", "uint32_t", "msb", "=", "(", "", "-", "countLeadingZeros", "(", "v", ")", ")", "-", "", ";"], "ground_truth": ["assert", "(", "v", "!=", "", "&&", "lsb", "<", "", "&&", "msb", "<", "", "&&", "", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getBitfieldInvertedMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80341, "Length": 61, "Cover_Rate": 0.6224489795918368} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::"], "ground_truth": ["getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "File": "ARMMCCodeEmitter1", "Func": "getBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80342, "Length": 27, "Cover_Rate": 0.421875} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "isThumb2", "(", "STI", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "return", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80343, "Length": 62, "Cover_Rate": 0.96875} {"Template_token": ["", "unsigned", "getCCOutOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "MI", ".", "getOperand", "(", "Op", ")", ".", "getReg", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getCCOutOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80344, "Length": 40, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "unsigned", "getCCOutOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["return", "MI", ".", "getOperand", "(", "Op", ")", ".", "getReg", "(", ")", "==", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "getCCOutOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80345, "Length": 39, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "}", "}", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCExpr", "::", "VK__HI16", ":", "if", "(", "!", "isTargetMachO", "(", "STI", ")", "&&", "EvaluateAsPCRel", "(", "E", ")", ")", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", "STI", ")", "?", "", ":", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", "STI", ")", "?", "", ":", "", ")", ";", "break", ";", "case", "MCExpr", "::", "VK__LO16", ":", "if", "(", "!", "isTargetMachO", "(", "STI", ")", "&&", "EvaluateAsPCRel", "(", "E", ")", ")", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", "STI", ")", "?", "", ":", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", "STI", ")", "?", "", ":", "", ")", ";", "break", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "E", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80346, "Length": 143, "Cover_Rate": 0.3341121495327103} {"Template_token": ["", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getLdStmModeOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80347, "Length": 37, "Cover_Rate": 0.40217391304347827} {"Template_token": ["", "unsigned", "Rm", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "ShImm", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "bool", "isAdd", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", "==", "", ";", "", "ShOp", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["unsigned", "SBits", "=", "getShiftOp", "(", "ShOp", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getLdStSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80348, "Length": 64, "Cover_Rate": 0.3047619047619048} {"Template_token": ["", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ")", ";", "switch", "(", "Reg", ")", "{", "default", ":", "return", "RegNo", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "*", "RegNo", ";", "}", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "{"], "File": "ARMMCCodeEmitter1", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80349, "Length": 122, "Cover_Rate": 0.5350877192982456} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "*", "RegNo", ";", "}", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "APFloat", "(", "MO", ".", "getFPImm", "(", ")", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "", ")", ".", "getLimitedValue", "(", ")", ")", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80350, "Length": 100, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "return", "", "-", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getNEONVcvtImm32OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80351, "Length": 15, "Cover_Rate": 0.375} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "bool", "isAdd", "=", "MO1", ".", "getImm", "(", ")", "!=", "", ";"], "ground_truth": ["return", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "|", "(", "isAdd", "<<", "", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getPostIdxRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80353, "Length": 59, "Cover_Rate": 0.6781609195402298} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "bool", "isAdd", "=", "MO1", ".", "getImm", "(", ")", "!=", "", ";"], "ground_truth": ["return", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "|", "(", "isAdd", "<<", "", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getPostIdxRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80354, "Length": 47, "Cover_Rate": 0.5402298850574713} {"Template_token": ["", "unsigned", "NumRegs", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "Op", ")", "&", "", ";", "Binary", "|=", "(", "RegNo", "&", "", ")", "<<", "", ";", "if", "(", "SPRRegs", ")", "Binary", "|=", "NumRegs", ";", "else", "Binary", "|=", "NumRegs", "*", "", ";", "}", "else", "{", "for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["Binary", "|=", "", "<<", "RegNo", ";"], "File": "ARMMCCodeEmitter1", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80355, "Length": 95, "Cover_Rate": 0.4797979797979798} {"Template_token": ["", "getShiftRight16Imm", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["return", "", "-", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getShiftRight16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80356, "Length": 38, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "getShiftRight16Imm", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["return", "", "-", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getShiftRight16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80357, "Length": 38, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getShiftRight32Imm", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["return", "", "-", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getShiftRight32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80359, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "getShiftRight64Imm", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "", "-", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getShiftRight64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80360, "Length": 39, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "getShiftRight64Imm", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "", "-", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getShiftRight64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80361, "Length": 39, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getShiftRight8Imm", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "", "-", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getShiftRight8Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80363, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getSOImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsigned", "SoImm", "=", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";", "int", "SoImmVal", "=", "", "(", "SoImm", ")", ";", "assert", "(", "SoImmVal", "!=", "-", "", "&&", "", ")", ";", "unsigned", "Binary", "=", "(", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ">>", "", ")", "<<", "", ";"], "ground_truth": ["Binary", "|=", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getSOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80364, "Length": 84, "Cover_Rate": 0.875} {"Template_token": ["", "unsigned", "SBits", "=", "", ";", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "Binary", "|=", "", ";", "return", "Binary", ";", "}", "Binary", "|=", "SBits", "<<", "", ";", "unsigned", "Offset", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "assert", "(", "Offset", "<", "", "&&", "", ")", ";", "return", "Binary", "|", "(", "Offset", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getSORegImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80365, "Length": 101, "Cover_Rate": 0.505} {"Template_token": ["", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "Binary", "|=", "", ";", "return", "Binary", ";", "}", "Binary", "|=", "SBits", "<<", "", ";", "unsigned", "Offset", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "assert", "(", "Offset", "<", "", "&&", "", ")", ";", "return", "Binary", "|", "(", "Offset", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getSORegImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80366, "Length": 75, "Cover_Rate": 0.375} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getSORegRegOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "unsigned", "Rs", "=", "MO1", ".", "getReg", "(", ")", ";", "if", "(", "Rs", ")", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getSORegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80367, "Length": 166, "Cover_Rate": 0.751131221719457} {"Template_token": ["", "getT2AddrModeImm0_1020s4OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2AddrModeImm0_1020s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80368, "Length": 68, "Cover_Rate": 0.7555555555555555} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm8", "=", "MO1", ".", "getImm", "(", ")", ";"], "ground_truth": ["return", "(", "Reg", "<<", "", ")", "|", "Imm8", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2AddrModeImm0_1020s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80369, "Length": 50, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "getT2AddrModeImm12OffsetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "unsigned", "Value", "=", "", ";", "int32_t", "tmp", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "if", "(", "tmp", "<", "", ")", "tmp", "=", "abs", "(", "tmp", ")", ";", "else", "Value", "|=", "", ";"], "ground_truth": ["Value", "|=", "tmp", "&", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2AddrModeImm12OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80370, "Length": 77, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "unsigned", "Value", "=", "", ";", "int32_t", "tmp", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "if", "(", "tmp", "<", "", ")", "tmp", "=", "abs", "(", "tmp", ")", ";"], "ground_truth": ["else", "Value", "|=", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2AddrModeImm8OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80371, "Length": 47, "Cover_Rate": 0.5595238095238095} {"Template_token": ["", "int32_t", "tmp", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "if", "(", "tmp", "<", "", ")", "tmp", "=", "abs", "(", "tmp", ")", ";", "else", "Value", "|=", "", ";", "Value", "|=", "tmp", "&", "", ";"], "ground_truth": ["return", "Value", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2AddrModeImm8OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80372, "Length": 39, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "Value", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "Value", "<<=", "", ";", "int32_t", "tmp", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "tmp", "<", "", ")", "tmp", "=", "abs", "(", "tmp", ")", ";", "else", "Value", "|=", "", ";", "Value", "|=", "tmp", "&", "", ";", "return", "Value", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getT2AddrModeImm8OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80373, "Length": 76, "Cover_Rate": 0.6608695652173913} {"Template_token": ["", "getT2AddrModeImm8OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "Value", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "Value", "<<=", "", ";", "int32_t", "tmp", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "tmp", "<", "", ")", "tmp", "=", "abs", "(", "tmp", ")", ";", "else", "Value", "|=", "", ";"], "ground_truth": ["Value", "|=", "tmp", "&", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2AddrModeImm8OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80374, "Length": 108, "Cover_Rate": 0.9391304347826087} {"Template_token": ["", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm8", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "Binary", "=", "(", "Imm8", ">>", "", ")", "&", "", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";", "Binary", "|=", "(", "Reg", "<<", "", ")", ";"], "ground_truth": ["return", "Binary", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80375, "Length": 108, "Cover_Rate": 0.5595854922279793} {"Template_token": ["", "Value", "<<=", "", ";", "Value", "|=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "Value", "<<=", "", ";", "Value", "|=", "MO3", ".", "getImm", "(", ")", ";", "return", "Value", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getT2AddrModeSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80376, "Length": 37, "Cover_Rate": 0.30327868852459017} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getT2AdrLabelOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "int32_t", "Val", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Val", "==", "INT32_MIN", ")", "Val", "=", "", ";", "else", "if", "(", "Val", "<", "", ")", "{", "Val", "*=", "-", "", ";", "Val", "|=", "", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getT2AdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80377, "Length": 98, "Cover_Rate": 0.9423076923076923} {"Template_token": ["", "int32_t", "Imm8", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "Imm8", ">=", "", ";", "if", "(", "Imm8", "<", "", ")", "Imm8", "=", "-", "(", "uint32_t", ")", "Imm8", ";", "Imm8", "/=", "", ";", "uint32_t", "Binary", "=", "Imm8", "&", "", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";"], "ground_truth": ["return", "Binary", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2Imm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80378, "Length": 61, "Cover_Rate": 0.6853932584269663} {"Template_token": ["", "getT2Imm8s4OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["int32_t", "Imm8", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2Imm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80379, "Length": 38, "Cover_Rate": 0.42696629213483145} {"Template_token": ["", "unsigned", "SoImm", "=", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["unsigned", "Encoded", "=", "", "(", "SoImm", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2SOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80380, "Length": 22, "Cover_Rate": 0.3492063492063492} {"Template_token": ["", "unsigned", "Binary", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}"], "ground_truth": ["Binary", "|=", "SBits", "<<", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2SORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80381, "Length": 81, "Cover_Rate": 0.4308510638297872} {"Template_token": ["", "getT2SORegOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":", "SBits", "=", "", ";", "break", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2SORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80382, "Length": 115, "Cover_Rate": 0.6117021276595744} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";"], "ground_truth": ["unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbAddrModeRegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80383, "Length": 44, "Cover_Rate": 0.4489795918367347} {"Template_token": ["", "getThumbAddrModeRegRegOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Rm", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO2", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbAddrModeRegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80384, "Length": 85, "Cover_Rate": 0.8673469387755102} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::"], "ground_truth": ["getThumbAdrLabelOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "File": "ARMMCCodeEmitter1", "Func": "getThumbAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80385, "Length": 27, "Cover_Rate": 0.38028169014084506} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "return", "(", "MO", ".", "getImm", "(", ")", ">>", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getThumbBCCTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80387, "Length": 46, "Cover_Rate": 0.6133333333333333} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["return", "(", "MO", ".", "getImm", "(", ")", ">>", "", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbBCCTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80388, "Length": 45, "Cover_Rate": 0.6} {"Template_token": ["", "getThumbBLTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["return", "encodeThumbBLOffset", "(", "MO", ".", "getImm", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80389, "Length": 68, "Cover_Rate": 0.918918918918919} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getThumbBLTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80390, "Length": 38, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "getThumbBLXTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbBLXTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80391, "Length": 58, "Cover_Rate": 0.7837837837837838} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["return", "encodeThumbBLOffset", "(", "MO", ".", "getImm", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbBLXTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80392, "Length": 44, "Cover_Rate": 0.5945945945945946} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["return", "(", "MO", ".", "getImm", "(", ")", ">>", "", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbCBTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80395, "Length": 45, "Cover_Rate": 0.6} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["return", "(", "MO", ".", "getImm", "(", ")", ">>", "", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbCBTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80396, "Length": 45, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "J2", "=", "(", "Val", "&", "", ")", ";", "if", "(", "I", "^", "J1", ")", "Val", "&=", "~", "", ";", "else", "Val", "|=", "", ";", "if", "(", "I", "^", "J2", ")", "Val", "&=", "~", "", ";", "else", "Val", "|=", "", ";"], "ground_truth": ["return", "Val", ";"], "File": "ARMMCCodeEmitter1", "Func": "getUnconditionalBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80397, "Length": 44, "Cover_Rate": 0.30985915492957744} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "else", "Val", "=", "MO", ".", "getImm", "(", ")", ">>", "", ";", "bool", "I", "=", "(", "Val", "&", "", ")", ";", "bool", "J1", "=", "(", "Val", "&", "", ")", ";", "bool", "J2", "=", "(", "Val", "&", "", ")", ";", "if", "(", "I", "^", "J1", ")", "Val", "&=", "~", "", ";", "else", "Val", "|=", "", ";", "if", "(", "I", "^", "J2", ")", "Val", "&=", "~", "", ";"], "ground_truth": ["else", "Val", "|=", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "getUnconditionalBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80398, "Length": 104, "Cover_Rate": 0.7323943661971831} {"Template_token": ["", "for", "(", "int", "i", "=", "", ";", "i", "<", "NumOp", "-", "", ";", "++", "i", ")", "{", "const", "MCOperand", "&", "MCOp1", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "const", "MCOperand", "&", "MCOp2", "=", "MI", ".", "getOperand", "(", "i", "+", "", ")", ";", "if", "(", "MCOp1", ".", "isImm", "(", ")", "&&", "MCOp2", ".", "isReg", "(", ")", "&&", "(", "MCOp2", ".", "getReg", "(", ")", "==", "", "||", "MCOp2", ".", "getReg", "(", ")", "==", "", ")", ")", "{", "if", "(", "", "(", "MCOp1", ".", "getImm", "(", ")", ")", "!=", "", ")", "return", "true", ";", "}", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMMCCodeEmitter1", "Func": "HasConditionalBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80399, "Length": 98, "Cover_Rate": 0.7480916030534351} {"Template_token": ["", "const", "MCOperand", "&", "MCOp2", "=", "MI", ".", "getOperand", "(", "i", "+", "", ")", ";", "if", "(", "MCOp1", ".", "isImm", "(", ")", "&&", "MCOp2", ".", "isReg", "(", ")", "&&", "(", "MCOp2", ".", "getReg", "(", ")", "==", "", "||", "MCOp2", ".", "getReg", "(", ")", "==", "", ")", ")", "{", "if", "(", "", "(", "MCOp1", ".", "getImm", "(", ")", ")", "!=", "", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "HasConditionalBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80400, "Length": 64, "Cover_Rate": 0.48854961832061067} {"Template_token": ["", "bool", "isTargetMachO", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "Triple", "TT", "(", "STI", ".", "getTargetTriple", "(", ")", ")", ";", "return", "TT", ".", "isOSBinFormatMachO", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "isTargetMachO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80401, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isThumb", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["return", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "", ")", "!=", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80402, "Length": 23, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "NEONThumb2DataIPostEncoder", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "EncodedValue", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "isThumb2", "(", "STI", ")", ")", "{", "unsigned", "Bit24", "=", "EncodedValue", "&", "", ";", "unsigned", "Bit28", "=", "Bit24", "<<", "", ";", "EncodedValue", "&=", "", ";", "EncodedValue", "|=", "Bit28", ";", "EncodedValue", "|=", "", ";", "}", "return", "EncodedValue", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "NEONThumb2DataIPostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80406, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "isThumb2", "(", "STI", ")", ")", "{", "EncodedValue", "&=", "", ";", "EncodedValue", "|=", "", ";", "}", "return", "EncodedValue", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "NEONThumb2DupPostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80407, "Length": 21, "Cover_Rate": 0.5121951219512195} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "NEONThumb2LoadStorePostEncoder", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "EncodedValue", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["if", "(", "isThumb2", "(", "STI", ")", ")", "{"], "File": "ARMMCCodeEmitter1", "Func": "NEONThumb2LoadStorePostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80408, "Length": 28, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "NEONThumb2LoadStorePostEncoder", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "EncodedValue", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "isThumb2", "(", "STI", ")", ")", "{", "EncodedValue", "&=", "", ";", "EncodedValue", "|=", "", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "NEONThumb2LoadStorePostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80409, "Length": 37, "Cover_Rate": 0.9024390243902439} {"Template_token": ["", "if", "(", "isThumb2", "(", "STI", ")", ")", "{", "EncodedValue", "|=", "", ";", "}"], "ground_truth": ["return", "EncodedValue", ";"], "File": "ARMMCCodeEmitter1", "Func": "NEONThumb2V8PostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80410, "Length": 16, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "VFPThumb2PostEncoder", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "EncodedValue", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "isThumb2", "(", "STI", ")", ")", "{", "EncodedValue", "&=", "", ";", "EncodedValue", "|=", "", ";", "}"], "ground_truth": ["return", "EncodedValue", ";"], "File": "ARMMCCodeEmitter1", "Func": "VFPThumb2PostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80411, "Length": 37, "Cover_Rate": 0.9024390243902439} {"Template_token": ["", "VFPThumb2PostEncoder", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "EncodedValue", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "isThumb2", "(", "STI", ")", ")", "{", "EncodedValue", "&=", "", ";", "EncodedValue", "|=", "", ";", "}", "return", "EncodedValue", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "VFPThumb2PostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80412, "Length": 38, "Cover_Rate": 0.926829268292683} {"Template_token": ["", "~", "MCCodeEmitter", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "~ARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80413, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "~", "MCCodeEmitter", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "~ARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80414, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "MCCodeEmitter", "(", "MCII", ",", "Ctx", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter21", "Func": "createARMBEMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80415, "Length": 12, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "MCCodeEmitter", "*", "llvm", "::", "createLEMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "MCCodeEmitter", "(", "MCII", ",", "Ctx", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter21", "Func": "createARMLEMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80416, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ")", "{", "const", "MCExpr", "*", "16Expr", "=", "cast", "<", "MCExpr", ">", "(", "E", ")", ";", "E", "=", "16Expr", "->", "getSubExpr", "(", ")", ";", "if", "(", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "E", ")", ")", "{", "const", "int64_t", "Value", "=", "MCE", "->", "getValue", "(", ")", ";", "if", "(", "Value", ">", "UINT32_MAX", ")", "report_fatal_error", "(", "", ")", ";", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "case", "MCExpr", "::", "VK__HI16", ":", "return", "(", "int32_t", "(", "Value", ")", "&", "", ")", ">>", "", ";", "case", "MCExpr", "::", "VK__LO16", ":", "return", "(", "int32_t", "(", "Value", ")", "&", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCExpr", "::", "VK__HI16", ":"], "ground_truth": ["Kind", "=", "MCFixupKind", "(", "isThumb2", "(", "STI", ")", "?", "", ":", "", ")", ";"], "File": "ARMMCCodeEmitter21", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80418, "Length": 156, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "unsigned", "getSOImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "FK_Data_4", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMMCCodeEmitter21", "Func": "getSOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80419, "Length": 90, "Cover_Rate": 0.5732484076433121} {"Template_token": ["", "unsigned", "getSOImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "FK_Data_4", ")", ";"], "ground_truth": ["Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "ARMMCCodeEmitter21", "Func": "getSOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80420, "Length": 87, "Cover_Rate": 0.554140127388535} {"Template_token": ["", "if", "(", "Value", ">", "UINT32_MAX", ")", "report_fatal_error", "(", "", ")", ";", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "case", "MCExpr", "::", "VK__HI16", ":", "return", "(", "int32_t", "(", "Value", ")", "&", "", ")", ">>", "", ";", "case", "MCExpr", "::", "VK__LO16", ":", "return", "(", "int32_t", "(", "Value", ")", "&", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCExpr", "::", "VK__HI16", ":", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", "STI", ")", "?", "", ":", "", ")", ";", "break", ";", "case", "MCExpr", "::", "VK__LO16", ":", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", "STI", ")", "?", "", ":", "", ")", ";", "break", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "E", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMMCCodeEmitter23", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80421, "Length": 151, "Cover_Rate": 0.5136054421768708} {"Template_token": ["", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "FK_Data_4", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "", ";", "}"], "ground_truth": ["return", "MO", ".", "getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter23", "Func": "getModImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80422, "Length": 52, "Cover_Rate": 0.5252525252525253} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "FK_Data_4", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "", ";", "}", "return", "MO", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter25", "Func": "getModImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80423, "Length": 74, "Cover_Rate": 0.7474747474747475} {"Template_token": ["", "unsigned", "getModImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "ST", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isExpr", "(", ")", ")", "{"], "File": "ARMMCCodeEmitter25", "Func": "getModImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80424, "Length": 46, "Cover_Rate": 0.46464646464646464} {"Template_token": ["", "MCCodeEmitter", "*", "llvm", "::", "createMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "MCCodeEmitter", "(", "MCII", ",", "STI", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter26", "Func": "createARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80425, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "MCCodeEmitter", "*", "llvm", "::", "createMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "MCCodeEmitter", "(", "MCII", ",", "STI", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter26", "Func": "createARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80426, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "case", "MCExpr", "::", "SymbolRef", ":", "return", "false", ";"], "ground_truth": ["case", "MCExpr", "::", "Binary", ":", "return", "true", ";"], "File": "ARMMCCodeEmitter26", "Func": "EvaluateAsPCRel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80427, "Length": 16, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "static", "bool", "EvaluateAsPCRel", "(", "const", "MCExpr", "*", "Expr", ")", "{", "switch", "(", "Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "MCExpr", "::", "SymbolRef", ":", "return", "false", ";", "case", "MCExpr", "::", "Binary", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter26", "Func": "EvaluateAsPCRel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80428, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "if", "(", "HasConditionalBranch", "(", "MI", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "}"], "ground_truth": ["return", "MO", ".", "getImm", "(", ")", ">>", "", ";"], "File": "ARMMCCodeEmitter26", "Func": "getARMBLXTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80429, "Length": 63, "Cover_Rate": 0.7} {"Template_token": ["", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "MCExpr", "::", "VK__HI16", ":", "if", "(", "!", "isTargetDarwin", "(", ")", "&&", "EvaluateAsPCRel", "(", "E", ")", ")", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "break", ";", "case", "MCExpr", "::", "VK__LO16", ":"], "ground_truth": ["if", "(", "!", "isTargetDarwin", "(", ")", "&&", "EvaluateAsPCRel", "(", "E", ")", ")", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";"], "File": "ARMMCCodeEmitter26", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80430, "Length": 94, "Cover_Rate": 0.3574144486692015} {"Template_token": ["", "MCFixupKind", "Kind", ";", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "MCExpr", "::", "VK__HI16", ":", "if", "(", "!", "isTargetDarwin", "(", ")", "&&", "EvaluateAsPCRel", "(", "E", ")", ")", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "break", ";", "case", "MCExpr", "::", "VK__LO16", ":", "if", "(", "!", "isTargetDarwin", "(", ")", "&&", "EvaluateAsPCRel", "(", "E", ")", ")", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "break", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "E", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMMCCodeEmitter26", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80431, "Length": 139, "Cover_Rate": 0.5285171102661597} {"Template_token": ["", "bool", "DPRRegs", "=", "llvm", "::", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ";", "unsigned", "Binary", "=", "", ";", "if", "(", "SPRRegs", "||", "DPRRegs", ")", "{", "unsigned", "RegNo", "=", "getRegisterNumbering", "(", "Reg", ")", ";", "unsigned", "NumRegs", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "Op", ")", "&", "", ";", "Binary", "|=", "(", "RegNo", "&", "", ")", "<<", "", ";", "if", "(", "SPRRegs", ")", "Binary", "|=", "NumRegs", ";", "else", "Binary", "|=", "NumRegs", "*", "", ";", "}", "else", "{", "for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "RegNo", "=", "getRegisterNumbering", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "Binary", "|=", "", "<<", "RegNo", ";", "}", "}"], "ground_truth": ["return", "Binary", ";"], "File": "ARMMCCodeEmitter26", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80432, "Length": 129, "Cover_Rate": 0.6972972972972973} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "Binary", "|=", "", ";", "return", "Binary", ";", "}", "Binary", "|=", "SBits", "<<", "", ";", "unsigned", "Offset", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "assert", "(", "Offset", "&&", "", ")", ";", "if", "(", "Offset", "==", "", ")", "Offset", "=", "", ";"], "ground_truth": ["return", "Binary", "|", "(", "Offset", "<<", "", ")", ";"], "File": "ARMMCCodeEmitter26", "Func": "getSORegImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80433, "Length": 98, "Cover_Rate": 0.49746192893401014} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getHiLo16ImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "const", "MCExpr", "*", "E", "=", "MO", ".", "getExpr", "(", ")", ";", "if", "(", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ")", "{", "const", "MCExpr", "*", "16Expr", "=", "cast", "<", "MCExpr", ">", "(", "E", ")", ";", "E", "=", "16Expr", "->", "getSubExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCExpr", "::", "VK__HI16", ":", "if", "(", "!", "isTargetDarwin", "(", ")", "&&", "EvaluateAsPCRel", "(", "E", ")", ")", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "break", ";", "case", "MCExpr", "::", "VK__LO16", ":", "if", "(", "!", "isTargetDarwin", "(", ")", "&&", "EvaluateAsPCRel", "(", "E", ")", ")", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "break", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "E", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "", ";", "}", ";", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter27", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80434, "Length": 245, "Cover_Rate": 0.9386973180076629} {"Template_token": ["", "return", "(", "int32_t", "(", "Value", ")", "&", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCExpr", "::", "VK__HI16", ":", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", "STI", ")", "?", "", ":", "", ")", ";", "break", ";", "case", "MCExpr", "::", "VK__LO16", ":", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", "STI", ")", "?", "", ":", "", ")", ";", "break", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "E", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMMCCodeEmitter28", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80435, "Length": 109, "Cover_Rate": 0.3707482993197279} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getHiLo16ImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "const", "MCExpr", "*", "E", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ")", "{", "const", "MCExpr", "*", "16Expr", "=", "cast", "<", "MCExpr", ">", "(", "E", ")", ";", "E", "=", "16Expr", "->", "getSubExpr", "(", ")", ";", "if", "(", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "E", ")", ")", "{", "const", "int64_t", "Value", "=", "MCE", "->", "getValue", "(", ")", ";", "if", "(", "Value", ">", "UINT32_MAX", ")", "report_fatal_error", "(", "", ")", ";", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "case", "MCExpr", "::", "VK__HI16", ":", "return", "(", "int32_t", "(", "Value", ")", "&", "", ")", ">>", "", ";", "case", "MCExpr", "::", "VK__LO16", ":", "return", "(", "int32_t", "(", "Value", ")", "&", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["case", "MCExpr", "::", "VK__HI16", ":"], "File": "ARMMCCodeEmitter28", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80436, "Length": 216, "Cover_Rate": 0.7346938775510204} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "const", "MCExpr", "*", "E", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ")", "{", "const", "MCExpr", "*", "16Expr", "=", "cast", "<", "MCExpr", ">", "(", "E", ")", ";", "E", "=", "16Expr", "->", "getSubExpr", "(", ")", ";", "if", "(", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "E", ")", ")", "{"], "ground_truth": ["const", "int64_t", "Value", "=", "MCE", "->", "getValue", "(", ")", ";"], "File": "ARMMCCodeEmitter29", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80437, "Length": 107, "Cover_Rate": 0.33753943217665616} {"Template_token": ["", "EncodeAddrModeOpValues", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "unsigned", "&", "Reg", ",", "unsigned", "&", "Imm", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";"], "ground_truth": ["Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter2", "Func": "EncodeAddrModeOpValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80438, "Length": 70, "Cover_Rate": 0.546875} {"Template_token": ["", "if", "(", "isReg", ")", "{", "", "ShOp", "=", "", "(", "Imm", ")", ";", "Binary", "<<=", "", ";", "Binary", "|=", "getShiftOp", "(", "ShOp", ")", "<<", "", ";", "Binary", "|=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "return", "Binary", "|", "(", "isAdd", "<<", "", ")", "|", "(", "isReg", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter2", "Func": "getAddrMode2OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80439, "Length": 60, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["uint32_t", "Binary", "=", "getAddrMode2OffsetOpValue", "(", "MI", ",", "OpIdx", "+", "", ",", "Fixups", ")", ";"], "File": "ARMMCCodeEmitter2", "Func": "getAddrMode2OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80440, "Length": 44, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "uint32_t", "Imm8", "=", "", "(", "Imm", ")", ";", "if", "(", "!", "isImm", ")", "Imm8", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["return", "Imm8", "|", "(", "isAdd", "<<", "", ")", "|", "(", "isImm", "<<", "", ")", ";"], "File": "ARMMCCodeEmitter2", "Func": "getAddrMode3OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80441, "Length": 45, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "bool", "isAdd", "=", "", "(", "Imm", ")", "==", "", ";", "bool", "isImm", "=", "MO", ".", "getReg", "(", ")", "==", "", ";", "uint32_t", "Imm8", "=", "", "(", "Imm", ")", ";"], "ground_truth": ["if", "(", "!", "isImm", ")", "Imm8", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter2", "Func": "getAddrMode3OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80442, "Length": 51, "Cover_Rate": 0.3923076923076923} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "return", "(", "Rn", "<<", "", ")", "|", "(", "", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter2", "Func": "getAddrMode3OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80443, "Length": 121, "Cover_Rate": 0.45660377358490567} {"Template_token": ["", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "return", "(", "Rn", "<<", "", ")", "|", "(", "", "<<", "", ")", ";", "}", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm", "=", "MO2", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "", "(", "Imm", ")", "==", "", ";", "bool", "isImm", "=", "MO1", ".", "getReg", "(", ")", "==", "", ";", "uint32_t", "Imm8", "=", "", "(", "Imm", ")", ";", "if", "(", "!", "isImm", ")", "Imm8", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "return", "(", "Rn", "<<", "", ")", "|", "Imm8", "|", "(", "isAdd", "<<", "", ")", "|", "(", "isImm", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter2", "Func": "getAddrMode3OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80444, "Length": 158, "Cover_Rate": 0.5962264150943396} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm8", ",", "Fixups", ")", ";", "isAdd", "=", "", "(", "Imm8", ")", "==", "", ";", "}", "uint32_t", "Binary", "=", "", "(", "Imm8", ")", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";", "Binary", "|=", "(", "Reg", "<<", "", ")", ";", "return", "Binary", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter2", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80445, "Length": 172, "Cover_Rate": 0.8037383177570093} {"Template_token": ["", "unsigned", "Align", "=", "", ";", "switch", "(", "Imm", ".", "getImm", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "}"], "ground_truth": ["return", "RegNo", "|", "(", "Align", "<<", "", ")", ";"], "File": "ARMMCCodeEmitter2", "Func": "getAddrMode6AddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80446, "Length": 61, "Cover_Rate": 0.4765625} {"Template_token": ["", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "unsigned", "Align", "=", "", ";", "switch", "(", "Imm", ".", "getImm", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMMCCodeEmitter2", "Func": "getAddrMode6DupAddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80447, "Length": 42, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::"], "ground_truth": ["getAddrMode6OffsetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{"], "File": "ARMMCCodeEmitter2", "Func": "getAddrMode6OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80448, "Length": 22, "Cover_Rate": 0.34375} {"Template_token": ["", "getAddrMode6OneLane32AddressOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "Reg", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "Imm", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "unsigned", "Align", "=", "", ";", "switch", "(", "Imm", ".", "getImm", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "}"], "ground_truth": ["return", "RegNo", "|", "(", "Align", "<<", "", ")", ";"], "File": "ARMMCCodeEmitter2", "Func": "getAddrMode6OneLane32AddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80449, "Length": 118, "Cover_Rate": 0.9672131147540983} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getAddrModeImm12OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "unsigned", "Reg", ",", "Imm12", ";", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "Imm12", "=", "", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "isAdd", "=", "false", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "Reg", "=", "", ";", "int32_t", "Offset", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "*=", "-", "", ";", "isAdd", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter2", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80450, "Length": 177, "Cover_Rate": 0.7436974789915967} {"Template_token": ["", "getAddrModeISOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm5", "=", "MO1", ".", "getImm", "(", ")", ";", "return", "(", "(", "Imm5", "&", "", ")", "<<", "", ")", "|", "Rn", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter2", "Func": "getAddrModeISOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80451, "Length": 86, "Cover_Rate": 0.9662921348314607} {"Template_token": ["", "int", "SoImmVal", ";", "if", "(", "offset", "==", "INT32_MIN", ")", "{", "Val", "=", "", ";", "SoImmVal", "=", "", ";", "}", "else", "if", "(", "offset", "<", "", ")", "{", "Val", "=", "", ";", "offset", "*=", "-", "", ";", "SoImmVal", "=", "", "(", "offset", ")", ";", "if", "(", "SoImmVal", "==", "-", "", ")", "{", "Val", "=", "", ";", "offset", "*=", "-", "", ";", "SoImmVal", "=", "", "(", "offset", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "ARMMCCodeEmitter2", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80452, "Length": 71, "Cover_Rate": 0.355} {"Template_token": ["", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";", "uint32_t", "msb", "=", "(", "", "-", "countLeadingZeros", "(", "v", ")", ")", "-", "", ";", "assert", "(", "v", "!=", "", "&&", "lsb", "<", "", "&&", "msb", "<", "", "&&", "", ")", ";", "return", "lsb", "|", "(", "msb", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter2", "Func": "getBitfieldInvertedMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80453, "Length": 59, "Cover_Rate": 0.6344086021505376} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "*", "RegNo", ";", "}", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "APFloat", "(", "MO", ".", "getFPImm", "(", ")", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "", ")", ".", "getLimitedValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter2", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80454, "Length": 107, "Cover_Rate": 0.4798206278026906} {"Template_token": ["", "bool", "isAdd", "=", "MO1", ".", "getImm", "(", ")", "!=", "", ";", "return", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "|", "(", "isAdd", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter2", "Func": "getPostIdxRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80455, "Length": 34, "Cover_Rate": 0.4146341463414634} {"Template_token": ["", "getPostIdxRegOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "bool", "isAdd", "=", "MO1", ".", "getImm", "(", ")", "!=", "", ";", "return", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "|", "(", "isAdd", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter2", "Func": "getPostIdxRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80456, "Length": 79, "Cover_Rate": 0.9634146341463414} {"Template_token": ["", "else", "Binary", "|=", "NumRegs", "*", "", ";", "}", "else", "{", "for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["Binary", "|=", "", "<<", "RegNo", ";"], "File": "ARMMCCodeEmitter2", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80457, "Length": 62, "Cover_Rate": 0.32124352331606215} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getSORegImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":", "SBits", "=", "", ";", "break", ";"], "File": "ARMMCCodeEmitter2", "Func": "getSORegImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80458, "Length": 131, "Cover_Rate": 0.6717948717948717} {"Template_token": ["", "getSORegRegOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Binary", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter2", "Func": "getSORegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80459, "Length": 89, "Cover_Rate": 0.41203703703703703} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getT2AddrModeImm0_1020s4OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter2", "Func": "getT2AddrModeImm0_1020s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80460, "Length": 66, "Cover_Rate": 0.7764705882352941} {"Template_token": ["", "unsigned", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm8", "=", "MO1", ".", "getImm", "(", ")", ";"], "ground_truth": ["return", "(", "Reg", "<<", "", ")", "|", "Imm8", ";"], "File": "ARMMCCodeEmitter2", "Func": "getT2AddrModeImm0_1020s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80461, "Length": 36, "Cover_Rate": 0.4235294117647059} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getT2AddrModeImm8OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "Value", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "Value", "<<=", "", ";", "int32_t", "tmp", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "tmp", "<", "", ")", "tmp", "=", "abs", "(", "tmp", ")", ";", "else", "Value", "|=", "", ";", "Value", "|=", "tmp", "&", "", ";", "return", "Value", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter2", "Func": "getT2AddrModeImm8OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80462, "Length": 110, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "Value", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "Value", "<<=", "", ";", "int32_t", "tmp", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "tmp", "<", "", ")", "tmp", "=", "abs", "(", "tmp", ")", ";", "else", "Value", "|=", "", ";"], "ground_truth": ["Value", "|=", "tmp", "&", "", ";"], "File": "ARMMCCodeEmitter2", "Func": "getT2AddrModeImm8OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80463, "Length": 84, "Cover_Rate": 0.7636363636363637} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getT2AddrModeImm8s4OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "unsigned", "Reg", ",", "Imm8", ";", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";"], "File": "ARMMCCodeEmitter2", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80464, "Length": 97, "Cover_Rate": 0.521505376344086} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "Value", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["Value", "<<=", "", ";"], "File": "ARMMCCodeEmitter2", "Func": "getT2AddrModeSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80465, "Length": 50, "Cover_Rate": 0.42735042735042733} {"Template_token": ["", "const", "MCOperand", "&", "MO3", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "Value", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["Value", "<<=", "", ";"], "File": "ARMMCCodeEmitter2", "Func": "getT2AddrModeSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80466, "Length": 36, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "", "SOpc", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "Binary", "|=", "SBits", "<<", "", ";"], "ground_truth": ["if", "(", "SOpc", "==", "", ")", "return", "Binary", ";"], "File": "ARMMCCodeEmitter2", "Func": "getT2SORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80467, "Length": 102, "Cover_Rate": 0.5573770491803278} {"Template_token": ["", "getThumbAddrModeRegRegOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", ")", "const", "{", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rm", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "return", "(", "Rm", "<<", "", ")", "|", "Rn", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter2", "Func": "getThumbAddrModeRegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80468, "Length": 90, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "unsigned", "Rm", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "return", "(", "Rm", "<<", "", ")", "|", "Rn", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter2", "Func": "getThumbAddrModeRegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80469, "Length": 28, "Cover_Rate": 0.3010752688172043} {"Template_token": ["", "if", "(", "isThumb2", "(", ")", ")", "{"], "ground_truth": ["EncodedValue", "|=", "", ";"], "File": "ARMMCCodeEmitter2", "Func": "NEONThumb2V8PostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80470, "Length": 11, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "getRegisterNumbering", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";"], "ground_truth": ["else", "Kind", "=", "MCFixupKind", "(", "", ")", ";"], "File": "ARMMCCodeEmitter43", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80471, "Length": 71, "Cover_Rate": 0.35148514851485146} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "getRegisterNumbering", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ")", ")", ";"], "ground_truth": ["++", "MCNumCPRelocations", ";"], "File": "ARMMCCodeEmitter43", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80472, "Length": 90, "Cover_Rate": 0.44554455445544555} {"Template_token": ["", "unsigned", "RegNo", "=", "getRegisterNumbering", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "unsigned", "Align", "=", "", ";", "switch", "(", "Imm", ".", "getImm", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Align", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":", "Align", "=", "", ";", "break", ";"], "File": "ARMMCCodeEmitter43", "Func": "getAddrMode6OneLane32AddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80473, "Length": 57, "Cover_Rate": 0.49137931034482757} {"Template_token": ["", "getAddrModeImm12OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "unsigned", "Reg", ",", "Imm12", ";", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "getRegisterNumbering", "(", "", ")", ";", "Imm12", "=", "", ";", "isAdd", "=", "false", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "Reg", "=", "", ";", "int32_t", "Offset", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "*=", "-", "", ";", "isAdd", "=", "false", ";", "}", "Imm12", "=", "Offset", ";", "}", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm12", ",", "Fixups", ")", ";", "uint32_t", "Binary", "=", "Imm12", "&", "", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";"], "ground_truth": ["Binary", "|=", "(", "Reg", "<<", "", ")", ";"], "File": "ARMMCCodeEmitter43", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80474, "Length": 211, "Cover_Rate": 0.9336283185840708} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getHiLo16ImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "const", "MCExpr", "*", "E", "=", "MO", ".", "getExpr", "(", ")", ";", "if", "(", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ")", "{", "const", "MCExpr", "*", "16Expr", "=", "cast", "<", "MCExpr", ">", "(", "E", ")", ";", "E", "=", "16Expr", "->", "getSubExpr", "(", ")", ";"], "ground_truth": ["MCFixupKind", "Kind", ";"], "File": "ARMMCCodeEmitter43", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80475, "Length": 103, "Cover_Rate": 0.39615384615384613} {"Template_token": ["", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "getRegisterNumbering", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";"], "ground_truth": ["MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";"], "File": "ARMMCCodeEmitter43", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80476, "Length": 72, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "getRegisterNumbering", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";"], "ground_truth": ["MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";"], "File": "ARMMCCodeEmitter43", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80477, "Length": 72, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "Imm12", "=", "", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "isAdd", "=", "false", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "Reg", "=", "", ";", "int32_t", "Offset", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "==", "INT32_MIN", ")", "{", "Offset", "=", "", ";", "isAdd", "=", "false", ";", "}", "else", "if", "(", "Offset", "<", "", ")", "{", "Offset", "*=", "-", "", ";"], "ground_truth": ["isAdd", "=", "false", ";"], "File": "ARMMCCodeEmitter4", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80478, "Length": 139, "Cover_Rate": 0.5450980392156862} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "int64_t", "offset", "=", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "Val", "=", "", ";", "int", "SoImmVal", ";", "if", "(", "offset", "==", "INT32_MIN", ")", "{", "Val", "=", "", ";", "SoImmVal", "=", "", ";", "}", "else", "if", "(", "offset", "<", "", ")", "{", "Val", "=", "", ";", "offset", "*=", "-", "", ";", "SoImmVal", "=", "", "(", "offset", ")", ";", "if", "(", "SoImmVal", "==", "-", "", ")", "{", "Val", "=", "", ";", "offset", "*=", "-", "", ";", "SoImmVal", "=", "", "(", "offset", ")", ";", "}", "}", "else", "{", "SoImmVal", "=", "", "(", "offset", ")", ";", "if", "(", "SoImmVal", "==", "-", "", ")", "{", "Val", "=", "", ";", "offset", "*=", "-", "", ";", "SoImmVal", "=", "", "(", "offset", ")", ";", "}", "}"], "ground_truth": ["assert", "(", "SoImmVal", "!=", "-", "", "&&", "", ")", ";"], "File": "ARMMCCodeEmitter4", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80479, "Length": 160, "Cover_Rate": 0.8} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "Val", "=", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "else", "Val", "=", "MO", ".", "getImm", "(", ")", ">>", "", ";"], "ground_truth": ["bool", "I", "=", "(", "Val", "&", "", ")", ";"], "File": "ARMMCCodeEmitter4", "Func": "getUnconditionalBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80480, "Length": 53, "Cover_Rate": 0.3897058823529412} {"Template_token": ["", "bool", "isTargetDarwin", "(", ")", "const", "{", "Triple", "TT", "(", "STI", ".", "getTargetTriple", "(", ")", ")", ";", "return", "TT", ".", "isOSDarwin", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter4", "Func": "isTargetDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80481, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "return", "MO", ".", "getImm", "(", ")", ">>", "", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter51", "Func": "getARMBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80482, "Length": 31, "Cover_Rate": 0.4696969696969697} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getBLTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{"], "ground_truth": ["const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";"], "File": "ARMMCCodeEmitter51", "Func": "getARMBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80483, "Length": 33, "Cover_Rate": 0.5} {"Template_token": ["", "return", "new", "(", "Ctx", ")", "MCExpr", "(", "Kind", ",", "Expr", ")", ";"], "ground_truth": ["}"], "File": "ARMMCExpr (2)", "Func": "create", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80484, "Length": 13, "Cover_Rate": 0.3939393939393939} {"Template_token": ["", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "VK__HI16", ":", "OS", "<<", "", ";", "break", ";", "case", "VK__LO16", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMMCExpr (2)", "Func": "printImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80486, "Length": 31, "Cover_Rate": 0.3163265306122449} {"Template_token": ["", "void", "MCExpr", "::", "AddValueSymbols", "(", "MCAssembler", "*", "Asm", ")", "const", "{"], "ground_truth": ["AddValueSymbols_", "(", "getSubExpr", "(", ")", ",", "Asm", ")", ";"], "File": "ARMMCExpr11", "Func": "AddValueSymbols", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80491, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "break", ";", "case", "MCExpr", "::", "Binary", ":", "{", "const", "MCBinaryExpr", "*", "BE", "=", "cast", "<", "MCBinaryExpr", ">", "(", "Value", ")", ";", "AddValueSymbols_", "(", "BE", "->", "getLHS", "(", ")", ",", "Asm", ")", ";"], "ground_truth": ["AddValueSymbols_", "(", "BE", "->", "getRHS", "(", ")", ",", "Asm", ")", ";"], "File": "ARMMCExpr11", "Func": "AddValueSymbols_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80493, "Length": 43, "Cover_Rate": 0.3208955223880597} {"Template_token": ["", "AddValueSymbols_", "(", "BE", "->", "getRHS", "(", ")", ",", "Asm", ")", ";", "break", ";", "}", "case", "MCExpr", "::", "SymbolRef", ":", "Asm", "->", "getOrCreateSymbolData", "(", "cast", "<", "MCSymbolRefExpr", ">", "(", "Value", ")", "->", "getSymbol", "(", ")", ")", ";", "break", ";"], "ground_truth": ["case", "MCExpr", "::", "Unary", ":"], "File": "ARMMCExpr13", "Func": "AddValueSymbols_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80494, "Length": 43, "Cover_Rate": 0.3115942028985507} {"Template_token": ["", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMMCExpr13", "Func": "classof", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80496, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "return", "getSubExpr", "(", ")", "->", "FindAssociatedSection", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCExpr13", "Func": "FindAssociatedSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80498, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "}", "const", "MCExpr", "*", "Expr", "=", "getSubExpr", "(", ")", ";", "if", "(", "Expr", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "SymbolRef", ")", "OS", "<<", "'('", ";", "Expr", "->", "print", "(", "OS", ")", ";", "if", "(", "Expr", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "SymbolRef", ")", "OS", "<<", "')'", ";"], "ground_truth": ["}"], "File": "ARMMCExpr13", "Func": "PrintImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80499, "Length": 50, "Cover_Rate": 0.5376344086021505} {"Template_token": ["", "const", "MCExpr", "*", "Expr", "=", "getSubExpr", "(", ")", ";", "if", "(", "Expr", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "SymbolRef", ")", "OS", "<<", "'('", ";"], "ground_truth": ["Expr", "->", "print", "(", "OS", ")", ";"], "File": "ARMMCExpr13", "Func": "PrintImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80500, "Length": 32, "Cover_Rate": 0.34408602150537637} {"Template_token": ["", "case", "VK__HI16", ":", "OS", "<<", "", ";", "break", ";", "case", "VK__LO16", ":", "OS", "<<", "", ";", "break", ";", "}", "const", "MCExpr", "*", "Expr", "=", "getSubExpr", "(", ")", ";", "if", "(", "Expr", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "SymbolRef", ")", "OS", "<<", "'('", ";"], "ground_truth": ["Expr", "->", "print", "(", "OS", ")", ";"], "File": "ARMMCExpr15", "Func": "printImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80501, "Length": 51, "Cover_Rate": 0.5604395604395604} {"Template_token": ["", "explicit", "MCExpr", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ")", ":", "Kind", "(", "Kind", ")", ",", "Expr", "(", "Expr", ")", "{"], "ground_truth": ["}"], "File": "ARMMCExpr16", "Func": "ARMMCExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80502, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "MCExpr", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ")", ":", "Kind", "(", "Kind", ")", ",", "Expr", "(", "Expr", ")", "{"], "ground_truth": ["}"], "File": "ARMMCExpr16", "Func": "ARMMCExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80503, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "static", "const", "MCExpr", "*", "createLower16", "(", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "create", "(", "VK__LO16", ",", "Expr", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "ARMMCExpr16", "Func": "createLower16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80504, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "static", "const", "MCExpr", "*", "createLower16", "(", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["return", "create", "(", "VK__LO16", ",", "Expr", ",", "Ctx", ")", ";"], "File": "ARMMCExpr16", "Func": "createLower16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80505, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "return", "create", "(", "VK__HI16", ",", "Expr", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "ARMMCExpr16", "Func": "createUpper16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80507, "Length": 11, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "bool", "evaluateAsRelocatableImpl", "(", "MCValue", "&", "Res", ",", "const", "MCAsmLayout", "*", "Layout", ",", "const", "MCFixup", "*", "Fixup", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "ARMMCExpr16", "Func": "evaluateAsRelocatableImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80508, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "return", "getSubExpr", "(", ")", "->", "findAssociatedSection", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCExpr16", "Func": "findAssociatedSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80509, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "return", "getSubExpr", "(", ")", "->", "findAssociatedSection", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCExpr16", "Func": "findAssociatedSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80510, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCExpr17", "Func": "findAssociatedFragment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80511, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "MCExpr", "(", "VariantKind", "_Kind", ",", "const", "MCExpr", "*", "_Expr", ")", ":", "Kind", "(", "_Kind", ")", ",", "Expr", "(", "_Expr", ")", "{"], "ground_truth": ["}"], "File": "ARMMCExpr", "Func": "ARMMCExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80513, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "MCExpr", "(", "VariantKind", "_Kind", ",", "const", "MCExpr", "*", "_Expr", ")", ":", "Kind", "(", "_Kind", ")", ",", "Expr", "(", "_Expr", ")", "{"], "ground_truth": ["}"], "File": "ARMMCExpr", "Func": "ARMMCExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80514, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "classof", "(", "const", "MCExpr", "*", "E", ")", "{", "return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";"], "ground_truth": ["}"], "File": "ARMMCExpr", "Func": "classof", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80515, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCExpr", "*", "MCExpr", "::", "Create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "MCExpr", "(", "Kind", ",", "Expr", ")", ";"], "ground_truth": ["}"], "File": "ARMMCExpr", "Func": "Create", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80518, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Create", "(", "VK__LO16", ",", "Expr", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "ARMMCExpr", "Func": "CreateLower16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80519, "Length": 11, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "static", "const", "MCExpr", "*", "CreateUpper16", "(", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["return", "Create", "(", "VK__HI16", ",", "Expr", ",", "Ctx", ")", ";"], "File": "ARMMCExpr", "Func": "CreateUpper16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80522, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "bool", "MCExpr", "::", "EvaluateAsRelocatableImpl", "(", "MCValue", "&", "Res", ",", "const", "MCAsmLayout", "*", "Layout", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMMCExpr", "Func": "EvaluateAsRelocatableImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80523, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCSection", "*", "FindAssociatedSection", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "FindAssociatedSection", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCExpr", "Func": "FindAssociatedSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80525, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "void", "fixELFSymbolsInTLSFixups", "(", "MCAssembler", "&", "Asm", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "ARMMCExpr", "Func": "fixELFSymbolsInTLSFixups", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80526, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "void", "fixELFSymbolsInTLSFixups", "(", "MCAssembler", "&", "Asm", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "ARMMCExpr", "Func": "fixELFSymbolsInTLSFixups", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80527, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "VariantKind", "getKind", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", ";"], "File": "ARMMCExpr", "Func": "getKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80528, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "Expr", ";"], "ground_truth": ["}"], "File": "ARMMCExpr", "Func": "getSubExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80530, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "VK__HI16", ":", "OS", "<<", "", ";", "break", ";", "case", "VK__LO16", ":", "OS", "<<", "", ";", "break", ";", "}", "const", "MCExpr", "*", "Expr", "=", "getSubExpr", "(", ")", ";"], "ground_truth": ["if", "(", "Expr", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "SymbolRef", ")", "OS", "<<", "'('", ";"], "File": "ARMMCExpr", "Func": "PrintImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80531, "Length": 51, "Cover_Rate": 0.5604395604395604} {"Template_token": ["", "MCInst", "Noop", ";", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "getNoop", "(", "Noop", ")", ";", "for", "(", "int8_t", "I", "=", "", ";", "I", "<", "NoopsInSledCount", ";", "I", "++", ")", "OutStreamer", "->", "EmitInstruction", "(", "Noop", ",", "getSubtargetInfo", "(", ")", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "Target", ")", ";"], "ground_truth": ["recordSled", "(", "CurSled", ",", "MI", ",", "Kind", ")", ";"], "File": "ARMMCInstLower10", "Func": "EmitSled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80532, "Length": 55, "Cover_Rate": 0.3107344632768362} {"Template_token": ["", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "", ",", "true", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "CurSled", ")", ";", "auto", "Target", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";"], "ground_truth": ["MCInst", "Noop", ";"], "File": "ARMMCInstLower10", "Func": "EmitSled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80533, "Length": 57, "Cover_Rate": 0.3220338983050847} {"Template_token": ["", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "SymbolVariant", ",", "OutContext", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "break", ";", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "SymbolVariant", ",", "OutContext", ")", ";", "Expr", "=", "MCExpr", "::", "createLower16", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "SymbolVariant", ",", "OutContext", ")", ";", "Expr", "=", "MCExpr", "::", "createUpper16", "(", "Expr", ",", "OutContext", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMMCInstLower10", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80534, "Length": 97, "Cover_Rate": 0.49238578680203043} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "EncodeImms", "=", "true", ";", "break", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "MCOperand", "MCOp", ";", "if", "(", "AP", ".", "lowerOperand", "(", "MO", ",", "MCOp", ")", ")", "{", "if", "(", "MCOp", ".", "isImm", "(", ")", "&&", "EncodeImms", ")", "{", "int32_t", "Enc", "=", "", "(", "MCOp", ".", "getImm", "(", ")", ")", ";", "if", "(", "Enc", "!=", "-", "", ")", "MCOp", ".", "setImm", "(", "Enc", ")", ";"], "ground_truth": ["}"], "File": "ARMMCInstLower10", "Func": "LowerARMMachineInstrToMCInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80535, "Length": 143, "Cover_Rate": 0.5607843137254902} {"Template_token": ["", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "if", "(", "Subtarget", "->", "genExecuteOnly", "(", ")", ")", "llvm_unreachable", "(", "", ")", ";", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "APFloat", "Val", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "bool", "ignored", ";", "Val", ".", "convert", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APFloat", "::", "rmTowardZero", ",", "&", "ignored", ")", ";", "MCOp", "=", "MCOperand", "::", "createFPImm", "(", "Val", ".", "convertToDouble", "(", ")", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_RegisterMask", ":"], "ground_truth": ["return", "false", ";"], "File": "ARMMCInstLower10", "Func": "lowerOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80536, "Length": 141, "Cover_Rate": 0.4171597633136095} {"Template_token": ["", "EmitSled", "(", "MI", ",", "SledKind", "::", "FUNCTION_ENTER", ")", ";"], "ground_truth": ["}"], "File": "ARMMCInstLower10", "Func": "LowerPATCHABLE_FUNCTION_ENTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80537, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "EmitSled", "(", "MI", ",", "SledKind", "::", "TAIL_CALL", ")", ";"], "ground_truth": ["}"], "File": "ARMMCInstLower10", "Func": "LowerPATCHABLE_TAIL_CALL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80541, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "void", "AsmPrinter", "::", "LowerPATCHABLE_TAIL_CALL", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["EmitSled", "(", "MI", ",", "SledKind", "::", "TAIL_CALL", ")", ";"], "File": "ARMMCInstLower10", "Func": "LowerPATCHABLE_TAIL_CALL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80542, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "Expr", "=", "MCExpr", "::", "createUpper16", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "}", "break", ";", "}", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_PLT", ",", "OutContext", ")", ";", "break", ";", "}"], "ground_truth": ["if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMMCInstLower14", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80543, "Length": 95, "Cover_Rate": 0.4377880184331797} {"Template_token": ["", "switch", "(", "Option", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "break", ";", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "Expr", "=", "MCExpr", "::", "createLower16", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "Expr", "=", "MCExpr", "::", "createUpper16", "(", "Expr", ",", "OutContext", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMMCInstLower14", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80544, "Length": 79, "Cover_Rate": 0.3640552995391705} {"Template_token": ["", "auto", "Target", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "MCInst", "Noop", ";", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "getNoopForElfTarget", "(", "Noop", ")", ";", "for", "(", "int8_t", "I", "=", "", ";", "I", "<", "NoopsInSledCount", ";", "I", "++", ")", "{", "OutStreamer", "->", "EmitInstruction", "(", "Noop", ",", "getSubtargetInfo", "(", ")", ")", ";", "}", "OutStreamer", "->", "EmitLabel", "(", "Target", ")", ";"], "ground_truth": ["recordSled", "(", "CurSled", ",", "MI", ",", "Kind", ")", ";"], "File": "ARMMCInstLower15", "Func": "EmitSled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80545, "Length": 92, "Cover_Rate": 0.5139664804469274} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "break", ";", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "Expr", "=", "MCExpr", "::", "createLower16", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "Expr", "=", "MCExpr", "::", "createUpper16", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "ground_truth": ["return", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";"], "File": "ARMMCInstLower15", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80546, "Length": 122, "Cover_Rate": 0.6931818181818182} {"Template_token": ["", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "break", ";", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "Expr", "=", "MCExpr", "::", "createLower16", "(", "Expr", ",", "OutContext", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMMCInstLower15", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80547, "Length": 54, "Cover_Rate": 0.3068181818181818} {"Template_token": ["", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "MCOp", "=", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetGVSymbol", "(", "MO", ".", "getGlobal", "(", ")", ",", "MO", ".", "getTargetFlags", "(", ")", ")", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "if", "(", "Subtarget", "->", "genExecuteOnly", "(", ")", ")", "llvm_unreachable", "(", "", ")", ";", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "APFloat", "Val", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "bool", "ignored", ";", "Val", ".", "convert", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APFloat", "::", "rmTowardZero", ",", "&", "ignored", ")", ";", "MCOp", "=", "MCOperand", "::", "createFPImm", "(", "Val", ".", "convertToDouble", "(", ")", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMMCInstLower15", "Func": "lowerOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80548, "Length": 283, "Cover_Rate": 0.8323529411764706} {"Template_token": ["", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";", "break", ";", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK__LO16", ",", "Ctx", ")", ";", "break", ";", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK__HI16", ",", "Ctx", ")", ";", "break", ";", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK__PLT", ",", "Ctx", ")", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "return", "MCOperand", "::", "CreateExpr", "(", "Expr", ")", ";"], "ground_truth": ["}"], "File": "ARMMCInstLower18", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80549, "Length": 147, "Cover_Rate": 0.7945945945945946} {"Template_token": ["", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "APFloat", "Val", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "bool", "ignored", ";", "Val", ".", "convert", "(", "APFloat", "::", "IEEEdouble", ",", "APFloat", "::", "rmTowardZero", ",", "&", "ignored", ")", ";", "MCOp", "=", "MCOperand", "::", "CreateFPImm", "(", "Val", ".", "convertToDouble", "(", ")", ")", ";", "break", ";", "}"], "ground_truth": ["OutMI", ".", "addOperand", "(", "MCOp", ")", ";"], "File": "ARMMCInstLower18", "Func": "LowerARMMachineInstrToMCInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80550, "Length": 192, "Cover_Rate": 0.48484848484848486} {"Template_token": ["", "auto", "Target", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "emitNops", "(", "NoopsInSledCount", ")", ";", "OutStreamer", "->", "emitLabel", "(", "Target", ")", ";", "recordSled", "(", "CurSled", ",", "MI", ",", "Kind", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCInstLower19", "Func": "EmitSled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80551, "Length": 59, "Cover_Rate": 0.4068965517241379} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitSled", "(", "const", "MachineInstr", "&", "MI", ",", "SledKind", "Kind", ")", "{", "if", "(", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ")", "{", "MI", ".", "emitError", "(", "", "", ")", ";", "return", ";", "}", "static", "const", "int8_t", "NoopsInSledCount", "=", "", ";", "OutStreamer", "->", "emitCodeAlignment", "(", "", ")", ";"], "ground_truth": ["auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "", ",", "true", ")", ";"], "File": "ARMMCInstLower19", "Func": "EmitSled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80552, "Length": 75, "Cover_Rate": 0.5172413793103449} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "EncodeImms", "=", "true", ";", "break", ";", "}"], "ground_truth": ["for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{"], "File": "ARMMCInstLower19", "Func": "LowerARMMachineInstrToMCInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80553, "Length": 81, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "return", "false", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "MCOp", "=", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetGVSymbol", "(", "MO", ".", "getGlobal", "(", ")", ",", "MO", ".", "getTargetFlags", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":"], "ground_truth": ["if", "(", "Subtarget", "->", "genExecuteOnly", "(", ")", ")", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMMCInstLower19", "Func": "lowerOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80554, "Length": 203, "Cover_Rate": 0.6189024390243902} {"Template_token": ["", "MCInstLower", "(", "MCContext", "&", "ctx", ",", "Mangler", "&", "mang", ",", "AsmPrinter", "&", "printer", ")", ":", "Ctx", "(", "ctx", ")", ",", "Mang", "(", "mang", ")", ",", "Printer", "(", "printer", ")", "{", "}", "void", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", ";", "MCSymbol", "*", "GetGlobalAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCSymbol", "*", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";"], "ground_truth": ["MCSymbol", "*", "GetJumpTableSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";"], "File": "ARMMCInstLower1", "Func": "GetGlobalAddressSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80555, "Length": 78, "Cover_Rate": 0.639344262295082} {"Template_token": ["", "Mangler", "&", "Mang", ";", "AsmPrinter", "&", "Printer", ";", "public", ":", "MCInstLower", "(", "MCContext", "&", "ctx", ",", "Mangler", "&", "mang", ",", "AsmPrinter", "&", "printer", ")", ":", "Ctx", "(", "ctx", ")", ",", "Mang", "(", "mang", ")", ",", "Printer", "(", "printer", ")", "{", "}", "void", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", ";", "MCSymbol", "*", "GetGlobalAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCSymbol", "*", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCSymbol", "*", "GetJumpTableSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCSymbol", "*", "GetConstantPoolIndexSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCOperand", "LowerSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCSymbol", "*", "Sym", ")", "const", ";"], "ground_truth": ["}"], "File": "ARMMCInstLower1", "Func": "GetGlobalAddressSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80556, "Length": 114, "Cover_Rate": 0.9344262295081968} {"Template_token": ["", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "Expr", "=", "MCExpr", "::", "CreateUpper16", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "}", "break", ";", "}", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_PLT", ",", "OutContext", ")", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "MO", ".", "getOffset", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "ground_truth": ["return", "MCOperand", "::", "CreateExpr", "(", "Expr", ")", ";"], "File": "ARMMCInstLower1", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80557, "Length": 103, "Cover_Rate": 0.4790697674418605} {"Template_token": ["", "const", "MCExpr", "*", "AdjExpr", "=", "MCConstantExpr", "::", "Create", "(", "PCAdjustment", ",", "Ctx", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "AdjExpr", ",", "Ctx", ")", ";", "}", "const", "MachineOperand", "&", "MOImm", "=", "MI", "->", "getOperand", "(", "ImmIndex", ")", ";", "MCOperand", "SymOp", ";", "bool", "DidLower", "=", "AP", ".", "lowerOperand", "(", "MOImm", ",", "SymOp", ")", ";", "assert", "(", "DidLower", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "SymOp", ".", "getExpr", "(", ")", ";", "MCExpr", "::", "VariantKind", "TargetKind", "=", "MCExpr", "::", "VK__None", ";", "if", "(", "Expr", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ")", "{"], "ground_truth": ["const", "MCExpr", "*", "TargetExpr", "=", "cast", "<", "MCExpr", ">", "(", "Expr", ")", ";"], "File": "ARMMCInstLower23", "Func": "LowerARMMachineInstrToMCInstPCRel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80558, "Length": 108, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "APFloat", "Val", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "bool", "ignored", ";", "Val", ".", "convert", "(", "APFloat", "::", "IEEEdouble", ",", "APFloat", "::", "rmTowardZero", ",", "&", "ignored", ")", ";", "MCOp", "=", "MCOperand", "::", "CreateFPImm", "(", "Val", ".", "convertToDouble", "(", ")", ")", ";", "break", ";", "}"], "ground_truth": ["case", "MachineOperand", "::", "MO_RegisterMask", ":"], "File": "ARMMCInstLower23", "Func": "lowerOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80559, "Length": 151, "Cover_Rate": 0.47335423197492166} {"Template_token": ["", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "CreateExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "APFloat", "Val", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "bool", "ignored", ";", "Val", ".", "convert", "(", "APFloat", "::", "IEEEdouble", ",", "APFloat", "::", "rmTowardZero", ",", "&", "ignored", ")", ";", "MCOp", "=", "MCOperand", "::", "CreateFPImm", "(", "Val", ".", "convertToDouble", "(", ")", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMMCInstLower23", "Func": "lowerOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80560, "Length": 217, "Cover_Rate": 0.6802507836990596} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitSled", "(", "const", "MachineInstr", "&", "MI", ",", "SledKind", "Kind", ")", "{", "if", "(", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ")", "{", "MI", ".", "emitError", "(", "", "", ")", ";", "return", ";", "}", "static", "const", "int8_t", "NoopsInSledCount", "=", "", ";", "OutStreamer", "->", "emitCodeAlignment", "(", "", ")", ";", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "", ",", "true", ")", ";", "OutStreamer", "->", "emitLabel", "(", "CurSled", ")", ";", "auto", "Target", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "emitNops", "(", "NoopsInSledCount", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitLabel", "(", "Target", ")", ";"], "File": "ARMMCInstLower25", "Func": "EmitSled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80561, "Length": 129, "Cover_Rate": 0.9020979020979021} {"Template_token": ["", "OutStreamer", "->", "emitCodeAlignment", "(", "", ")", ";", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "", ",", "true", ")", ";", "OutStreamer", "->", "emitLabel", "(", "CurSled", ")", ";", "auto", "Target", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "emitNops", "(", "NoopsInSledCount", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitLabel", "(", "Target", ")", ";"], "File": "ARMMCInstLower25", "Func": "EmitSled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80562, "Length": 73, "Cover_Rate": 0.5104895104895105} {"Template_token": ["", "MCSymbol", "*", "MCInstLower", "::", "GetGlobalAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "break", ";", "}"], "ground_truth": ["return", "Printer", ".", "GetGlobalValueSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";"], "File": "ARMMCInstLower26", "Func": "GetGlobalAddressSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80563, "Length": 49, "Cover_Rate": 0.98} {"Template_token": ["", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "break", ";", "}", "return", "Printer", ".", "GetGlobalValueSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMMCInstLower26", "Func": "GetGlobalAddressSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80564, "Length": 37, "Cover_Rate": 0.74} {"Template_token": ["", "MCOperand", "MCOp", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "assert", "(", "", "&&", "", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "MCOp", "=", "MCOperand", "::", "CreateReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "CreateExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", "Ctx", ")", ",", "Ctx", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetGlobalAddressSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetJumpTableSymbol", "(", "MO", ")", ")", ";", "break", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":"], "File": "ARMMCInstLower26", "Func": "Lower", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80565, "Length": 183, "Cover_Rate": 0.6224489795918368} {"Template_token": ["", "MCOp", "=", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetGVSymbol", "(", "MO", ".", "getGlobal", "(", ")", ",", "MO", ".", "getTargetFlags", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":"], "ground_truth": ["MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";"], "File": "ARMMCInstLower27", "Func": "lowerOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80566, "Length": 116, "Cover_Rate": 0.3473053892215569} {"Template_token": ["", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "Expr", "=", "MCExpr", "::", "CreateUpper16", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "}", "break", ";", "}", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK__PLT", ",", "OutContext", ")", ";", "break", ";", "}"], "ground_truth": ["if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "MO", ".", "getOffset", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMMCInstLower28", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80567, "Length": 95, "Cover_Rate": 0.4481132075471698} {"Template_token": ["", "MCOperand", "AsmPrinter", "::", "GetSymbolRef", "(", "const", "MachineOperand", "&", "MO", ",", "const", "MCSymbol", "*", "Symbol", ")", "{", "const", "MCExpr", "*", "Expr", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "{", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":"], "ground_truth": ["break", ";"], "File": "ARMMCInstLower28", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80568, "Length": 71, "Cover_Rate": 0.33490566037735847} {"Template_token": ["", "bool", "AsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "return", "false", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "MCOp", "=", "MCOperand", "::", "CreateReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "CreateExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "APFloat", "Val", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "bool", "ignored", ";", "Val", ".", "convert", "(", "APFloat", "::", "IEEEdouble", ",", "APFloat", "::", "rmTowardZero", ",", "&", "ignored", ")", ";", "MCOp", "=", "MCOperand", "::", "CreateFPImm", "(", "Val", ".", "convertToDouble", "(", ")", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMMCInstLower28", "Func": "lowerOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80569, "Length": 318, "Cover_Rate": 0.9814814814814815} {"Template_token": ["", "MCSymbol", "*", "MCInstLower", "::", "GetConstantPoolIndexSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "Printer", ".", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "Printer", ".", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";"], "ground_truth": ["switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{"], "File": "ARMMCInstLower2", "Func": "GetConstantPoolIndexSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80570, "Length": 57, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "MCSymbol", "*", "MCInstLower", "::", "GetConstantPoolIndexSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "SmallString", "<", "", ">", "Name", ";"], "ground_truth": ["raw_svector_ostream", "(", "Name", ")", "<<", "Printer", ".", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "Printer", ".", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";"], "File": "ARMMCInstLower2", "Func": "GetConstantPoolIndexSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80571, "Length": 48, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "break", ";", "}", "return", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMMCInstLower2", "Func": "GetExternalSymbolSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80572, "Length": 37, "Cover_Rate": 0.74} {"Template_token": ["", "case", "", ":", "break", ";", "}", "return", "Printer", ".", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMMCInstLower2", "Func": "GetGlobalAddressSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80573, "Length": 21, "Cover_Rate": 0.40384615384615385} {"Template_token": ["", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "Printer", ".", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "Printer", ".", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCInstLower2", "Func": "GetJumpTableSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80574, "Length": 52, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "MCOperand", "MCOp", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "assert", "(", "", "&&", "", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "MCOp", "=", "MCOperand", "::", "CreateReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_Immediate", ":"], "File": "ARMMCInstLower2", "Func": "Lower", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80579, "Length": 109, "Cover_Rate": 0.3720136518771331} {"Template_token": ["", "MCOperand", "MCInstLower", "::", "LowerSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCSymbol", "*", "Sym", ")", "const", "{", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "Ctx", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";"], "File": "ARMMCInstLower2", "Func": "LowerSymbolOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80580, "Length": 86, "Cover_Rate": 0.9052631578947369} {"Template_token": ["", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "break", ";", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";", "Expr", "=", "MCExpr", "::", "CreateLower16", "(", "Expr", ",", "Ctx", ")", ";", "break", ";", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";", "Expr", "=", "MCExpr", "::", "CreateUpper16", "(", "Expr", ",", "Ctx", ")", ";", "break", ";", "}", "break", ";", "}", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK__PLT", ",", "Ctx", ")", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";"], "ground_truth": ["return", "MCOperand", "::", "CreateExpr", "(", "Expr", ")", ";"], "File": "ARMMCInstLower31", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80581, "Length": 146, "Cover_Rate": 0.6547085201793722} {"Template_token": ["", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{"], "ground_truth": ["APFloat", "Val", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";"], "File": "ARMMCInstLower31", "Func": "LowerARMMachineInstrToMCInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80582, "Length": 122, "Cover_Rate": 0.3065326633165829} {"Template_token": ["", "OutStreamer", "->", "emitLabel", "(", "CurSled", ")", ";", "auto", "Target", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "emitNops", "(", "NoopsInSledCount", ")", ";", "OutStreamer", "->", "emitLabel", "(", "Target", ")", ";"], "ground_truth": ["recordSled", "(", "CurSled", ",", "MI", ",", "Kind", ",", "", ")", ";"], "File": "ARMMCInstLower34", "Func": "EmitSled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80583, "Length": 65, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "MCOp", "=", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "CreateExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{"], "ground_truth": ["APFloat", "Val", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";"], "File": "ARMMCInstLower37", "Func": "lowerOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80584, "Length": 180, "Cover_Rate": 0.5678233438485805} {"Template_token": ["", "MCSymbol", "*", "MCInstLower", "::", "GetConstantPoolIndexSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "Printer", ".", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "Printer", ".", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMMCInstLower38", "Func": "GetConstantPoolIndexSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80585, "Length": 65, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "Printer", ".", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "Printer", ".", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMMCInstLower38", "Func": "GetJumpTableSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80586, "Length": 51, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "raw_svector_ostream", "(", "Name", ")", "<<", "Printer", ".", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "Printer", ".", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["return", "Ctx", ".", "GetOrCreateTemporarySymbol", "(", "Name", ".", "str", "(", ")", ")", ";"], "File": "ARMMCInstLower38", "Func": "GetJumpTableSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80587, "Length": 58, "Cover_Rate": 0.7435897435897436} {"Template_token": ["", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "Expr", "=", "MCExpr", "::", "createLower16", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "Expr", "=", "MCExpr", "::", "createUpper16", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "}", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMMCInstLower41", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80588, "Length": 64, "Cover_Rate": 0.3282051282051282} {"Template_token": ["", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "emitNops", "(", "NoopsInSledCount", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "Target", ")", ";"], "ground_truth": ["recordSled", "(", "CurSled", ",", "MI", ",", "Kind", ")", ";"], "File": "ARMMCInstLower4", "Func": "EmitSled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80589, "Length": 47, "Cover_Rate": 0.32867132867132864} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitSled", "(", "const", "MachineInstr", "&", "MI", ",", "SledKind", "Kind", ")", "{", "if", "(", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ")", "{", "MI", ".", "emitError", "(", "", "", ")", ";", "return", ";", "}", "static", "const", "int8_t", "NoopsInSledCount", "=", "", ";", "OutStreamer", "->", "EmitCodeAlignment", "(", "", ")", ";", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "", ",", "true", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "CurSled", ")", ";", "auto", "Target", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";"], "ground_truth": ["emitNops", "(", "NoopsInSledCount", ")", ";"], "File": "ARMMCInstLower4", "Func": "EmitSled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80590, "Length": 122, "Cover_Rate": 0.8531468531468531} {"Template_token": ["", "public", ":", "MCInstLower", "(", "MCContext", "&", "ctx", ",", "Mangler", "&", "mang", ",", "AsmPrinter", "&", "printer", ")", ":", "Ctx", "(", "ctx", ")", ",", "Mang", "(", "mang", ")", ",", "Printer", "(", "printer", ")", "{", "}"], "ground_truth": ["void", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", ";"], "File": "ARMMCInstLower", "Func": "GetGlobalAddressSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80591, "Length": 47, "Cover_Rate": 0.38524590163934425} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "MCOperand", "MCOp", ";"], "ground_truth": ["if", "(", "AP", ".", "lowerOperand", "(", "MO", ",", "MCOp", ")", ")", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";"], "File": "ARMMCInstLower", "Func": "LowerARMMachineInstrToMCInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80592, "Length": 33, "Cover_Rate": 0.375} {"Template_token": ["", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "CreateExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetGVSymbol", "(", "MO", ".", "getGlobal", "(", ")", ",", "MO", ".", "getTargetFlags", "(", ")", ")", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMMCInstLower", "Func": "lowerOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80593, "Length": 130, "Cover_Rate": 0.4} {"Template_token": ["", "State", ".", "SaveCount", "=", "", ";", "break", ";", "case", "", ":", "assert", "(", "", "&&", "", ")", ";", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "State", ".", "SaveCount", "=", "", ";", "break", ";", "case", "", ":", "State", ".", "SaveCount", "=", "", ";", "break", ";", "}", "}", "if", "(", "State", ".", "I", "<", "State", ".", "SaveCount", ")", "{", "assert", "(", "State", ".", "I", "<", "State", ".", "MaxSaved", "&&", "", ")", ";", "State", ".", "Saved", "[", "State", ".", "I", "++", "]", "=", "Inst", ";", "if", "(", "State", ".", "I", "<", "State", ".", "SaveCount", ")", "return", "true", ";", "}", "assert", "(", "State", ".", "I", "==", "State", ".", "SaveCount", "&&", "State", ".", "SaveCount", ">", "", "&&", "", ")", ";", "State", ".", "RecursiveCall", "=", "true", ";", "switch", "(", "State", ".", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "EmitDataMask", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "assert", "(", "", "&&", "", ")", ";", "break", ";", "case", "", ":", "EmitDirectGuardCall", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitIndirectGuardCall", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitIndirectGuardJmp", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitGuardReturn", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitGuardLoadOrStore", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitGuardLoadOrStoreTst", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitGuardSpLoad", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMMCNaCl1", "Func": "CustomExpandInstNaClARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80594, "Length": 310, "Cover_Rate": 0.6553911205073996} {"Template_token": ["", "if", "(", "(", "State", ".", "I", "==", "", ")", "&&", "(", "State", ".", "SaveCount", "==", "", ")", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "State", ".", "SaveCount", "=", "", ";", "break", ";", "case", "", ":", "assert", "(", "", "&&", "", ")", ";", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "State", ".", "SaveCount", "=", "", ";", "break", ";", "case", "", ":", "State", ".", "SaveCount", "=", "", ";", "break", ";", "}", "}", "if", "(", "State", ".", "I", "<", "State", ".", "SaveCount", ")", "{", "assert", "(", "State", ".", "I", "<", "State", ".", "MaxSaved", "&&", "", ")", ";", "State", ".", "Saved", "[", "State", ".", "I", "++", "]", "=", "Inst", ";", "if", "(", "State", ".", "I", "<", "State", ".", "SaveCount", ")", "return", "true", ";", "}", "assert", "(", "State", ".", "I", "==", "State", ".", "SaveCount", "&&", "State", ".", "SaveCount", ">", "", "&&", "", ")", ";", "State", ".", "RecursiveCall", "=", "true", ";", "switch", "(", "State", ".", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "EmitDataMask", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "assert", "(", "", "&&", "", ")", ";", "break", ";", "case", "", ":", "EmitDirectGuardCall", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitIndirectGuardCall", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitIndirectGuardJmp", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitGuardReturn", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["EmitGuardLoadOrStore", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";"], "File": "ARMMCNaCl1", "Func": "CustomExpandInstNaClARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80595, "Length": 307, "Cover_Rate": 0.6490486257928119} {"Template_token": ["", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Pred", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "ground_truth": ["BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMMCNaCl1", "Func": "EmitBICMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80596, "Length": 36, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Mask", ")", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "int64_t", ")", "", ")", ")", ";"], "ground_truth": ["TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "File": "ARMMCNaCl1", "Func": "EmitTST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80597, "Length": 39, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "State", ".", "SaveCount", "=", "", ";", "break", ";", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "State", ".", "SaveCount", "=", "", ";", "break", ";", "case", "", ":", "State", ".", "SaveCount", "=", "", ";", "break", ";", "}", "}", "if", "(", "State", ".", "I", "<", "State", ".", "SaveCount", ")", "{", "assert", "(", "State", ".", "I", "<", "State", ".", "MaxSaved", "&&", "", ")", ";", "State", ".", "Saved", "[", "State", ".", "I", "++", "]", "=", "Inst", ";", "if", "(", "State", ".", "I", "<", "State", ".", "SaveCount", ")", "return", "true", ";", "}", "assert", "(", "State", ".", "I", "==", "State", ".", "SaveCount", "&&", "State", ".", "SaveCount", ">", "", "&&", "", ")", ";", "State", ".", "RecursiveCall", "=", "true", ";", "switch", "(", "State", ".", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "EmitDataMask", "(", "STI", ",", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "EmitDirectGuardCall", "(", "STI", ",", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMMCNaCl2", "Func": "CustomExpandInstNaClARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80598, "Length": 218, "Cover_Rate": 0.4448979591836735} {"Template_token": ["", "MCInst", "BICInst", ";", "const", "int32_t", "EncodedMask", "=", "", "(", "Mask", ")", ";", "assert", "(", "EncodedMask", "!=", "-", "", ")", ";", "BICInst", ".", "setOpcode", "(", "", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Addr", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Addr", ")", ")", ";"], "ground_truth": ["BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "EncodedMask", ")", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitBICMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80599, "Length": 63, "Cover_Rate": 0.45652173913043476} {"Template_token": ["", "static", "void", "EmitBICMask", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCStreamer", "&", "Out", ",", "unsigned", "Addr", ",", "int64_t", "Pred", ",", "unsigned", "Mask", ")", "{", "MCInst", "BICInst", ";", "const", "int32_t", "EncodedMask", "=", "", "(", "Mask", ")", ";", "assert", "(", "EncodedMask", "!=", "-", "", ")", ";", "BICInst", ".", "setOpcode", "(", "", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Addr", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Addr", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "EncodedMask", ")", ")", ";"], "ground_truth": ["BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Pred", ")", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitBICMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80600, "Length": 98, "Cover_Rate": 0.7101449275362319} {"Template_token": ["", "unsigned", "Addr", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "(", "", "==", "Addr", ")", "&&", "", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ",", "STI", ")", ";"], "ground_truth": ["EmitBICMask", "(", "STI", ",", "Out", ",", "Addr", ",", "Pred", ",", "", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitDataMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80601, "Length": 77, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "assert", "(", "I", "==", "", "&&", "(", "", "==", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "&&", "", ")", ";"], "ground_truth": ["Out", ".", "EmitBundleLock", "(", "true", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitDirectGuardCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80602, "Length": 29, "Cover_Rate": 0.4027777777777778} {"Template_token": ["", "assert", "(", "I", "==", "", "&&", "(", "", "==", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "&&", "", ")", ";", "unsigned", "Reg", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitBICMask", "(", "STI", ",", "Out", ",", "Reg", ",", "Pred", ",", "", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ",", "STI", ")", ";"], "ground_truth": ["Out", ".", "EmitBundleUnlock", "(", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitGuardLoadOrStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80603, "Length": 94, "Cover_Rate": 0.7899159663865546} {"Template_token": ["", "unsigned", "Reg", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitTST", "(", "STI", ",", "Out", ",", "Reg", ")", ";"], "ground_truth": ["Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ",", "STI", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitGuardLoadOrStoreTst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80604, "Length": 45, "Cover_Rate": 0.45918367346938777} {"Template_token": ["", "static", "void", "EmitGuardLoadOrStoreTst", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "int", "I", ",", "MCInst", "Saved", "[", "]", ",", "MCStreamer", "&", "Out", ")", "{", "assert", "(", "I", "==", "", "&&", "(", "", "==", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "&&", "", ")", ";", "unsigned", "Reg", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitTST", "(", "STI", ",", "Out", ",", "Reg", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ",", "STI", ")", ";"], "ground_truth": ["Out", ".", "EmitBundleUnlock", "(", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitGuardLoadOrStoreTst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80605, "Length": 95, "Cover_Rate": 0.9693877551020408} {"Template_token": ["", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";"], "ground_truth": ["EmitBICMask", "(", "STI", ",", "Out", ",", "", ",", "Pred", ",", "", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitGuardReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80606, "Length": 37, "Cover_Rate": 0.3557692307692308} {"Template_token": ["", "unsigned", "AddrReg", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SpReg", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "(", "", "==", "SpReg", ")", "&&", "", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitBICMask", "(", "STI", ",", "Out", ",", "AddrReg", ",", "Pred", ",", "", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ",", "STI", ")", ";", "EmitBICMask", "(", "STI", ",", "Out", ",", "SpReg", ",", "Pred", ",", "", ")", ";"], "ground_truth": ["Out", ".", "EmitBundleUnlock", "(", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitGuardSpLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80607, "Length": 113, "Cover_Rate": 0.5885416666666666} {"Template_token": ["", "unsigned", "Reg", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["Out", ".", "EmitBundleLock", "(", "true", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitIndirectGuardCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80608, "Length": 41, "Cover_Rate": 0.3445378151260504} {"Template_token": ["", "static", "void", "EmitIndirectGuardCall", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "int", "I", ",", "MCInst", "Saved", "[", "]", ",", "MCStreamer", "&", "Out", ")", "{", "assert", "(", "I", "==", "", "&&", "(", "", "==", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "&&", "", ")", ";", "unsigned", "Reg", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["Out", ".", "EmitBundleLock", "(", "true", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitIndirectGuardCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80609, "Length": 85, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "static", "void", "EmitIndirectGuardJmp", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "int", "I", ",", "MCInst", "Saved", "[", "]", ",", "MCStreamer", "&", "Out", ")", "{", "assert", "(", "I", "==", "", "&&", "(", "", "==", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "&&", "", ")", ";", "unsigned", "Reg", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitIndirectGuardJmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80610, "Length": 78, "Cover_Rate": 0.6554621848739496} {"Template_token": ["", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Mask", ")", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "int64_t", ")", "", ")", ")", ";"], "ground_truth": ["TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitTST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80611, "Length": 51, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Mask", ")", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "int64_t", ")", "", ")", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Out", ".", "EmitInstruction", "(", "TSTInst", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "ARMMCNaCl2", "Func": "EmitTST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80612, "Length": 61, "Cover_Rate": 0.5495495495495496} {"Template_token": ["", "BICInst", ".", "setOpcode", "(", "", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Addr", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Addr", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Mask", ")", ")", ";"], "ground_truth": ["BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Pred", ")", ")", ";"], "File": "ARMMCNaCl3", "Func": "EmitBICMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80613, "Length": 55, "Cover_Rate": 0.46218487394957986} {"Template_token": ["", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Addr", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Addr", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Mask", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Pred", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "ground_truth": ["BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMMCNaCl3", "Func": "EmitBICMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80614, "Length": 72, "Cover_Rate": 0.6050420168067226} {"Template_token": ["", "TSTInst", ".", "setOpcode", "(", "", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Mask", ")", ")", ";"], "ground_truth": ["TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "int64_t", ")", "", ")", ")", ";"], "File": "ARMMCNaCl3", "Func": "EmitTST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80615, "Length": 46, "Cover_Rate": 0.46938775510204084} {"Template_token": ["", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "int64_t", ")", "", ")", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Out", ".", "EmitInstruction", "(", "TSTInst", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "ARMMCNaCl3", "Func": "EmitTST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80616, "Length": 37, "Cover_Rate": 0.37755102040816324} {"Template_token": ["", "MCNaClExpander", "(", "const", "MCContext", "&", "Ctx", ",", "std", "::", "unique_ptr", "<", "MCRegisterInfo", ">", "&&", "RI", ",", "std", "::", "unique_ptr", "<", "MCInstrInfo", ">", "&&", "II", ")", ":", "MCNaClExpander", "(", "Ctx", ",", "std", "::", "move", "(", "RI", ")", ",", "std", "::", "move", "(", "II", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMMCNaClExpander", "Func": "ARMMCNaClExpander", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80617, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "MCNaClExpander", "(", "const", "MCContext", "&", "Ctx", ",", "std", "::", "unique_ptr", "<", "MCRegisterInfo", ">", "&&", "RI", ",", "std", "::", "unique_ptr", "<", "MCInstrInfo", ">", "&&", "II", ")", ":", "MCNaClExpander", "(", "Ctx", ",", "std", "::", "move", "(", "RI", ")", ",", "std", "::", "move", "(", "II", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMMCNaClExpander", "Func": "ARMMCNaClExpander", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80618, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "MCInst", "Bic", ";", "const", "int32_t", "EncodedMask", "=", "", "(", "Mask", ")", ";", "Bic", ".", "setOpcode", "(", "", ")", ";", "Bic", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "Bic", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "Bic", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "EncodedMask", ")", ")", ";", "Bic", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Pred", ")", ")", ";", "Bic", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "PredReg", ")", ")", ";", "Bic", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Out", ".", "EmitInstruction", "(", "Bic", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "ARMMCNaClExpander", "Func": "emitBicMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80619, "Length": 101, "Cover_Rate": 0.7593984962406015} {"Template_token": ["", "static", "MCInst", "getAddrInstr", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCInstrInfo", "&", "II", ",", "int", "MemIdx", ",", "unsigned", "Target", ")", "{", "assert", "(", "Inst", ".", "getOperand", "(", "MemIdx", ")", ".", "isReg", "(", ")", ")", ";", "unsigned", "AM2Opc", "=", "Inst", ".", "getOperand", "(", "MemIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Offset", "=", "", "(", "AM2Opc", ")", ";", "", "ShOp", "=", "", "(", "", "(", "AM2Opc", ")", ")", ";", "unsigned", "PredReg", ";", "", "Pred", "=", "getPredicate", "(", "Inst", ",", "II", ",", "PredReg", ")", ";"], "ground_truth": ["MCInst", "Add", ";"], "File": "ARMMCNaClExpander", "Func": "getAddrInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80620, "Length": 88, "Cover_Rate": 0.3963963963963964} {"Template_token": ["", "static", "MCInst", "getConditionalBranch", "(", "unsigned", "Reg", ",", "const", "MCInst", "&", "Inst", ",", "const", "MCInstrInfo", "&", "II", ")", "{", "unsigned", "PredReg", ";", "", "Pred", "=", "getPredicate", "(", "Inst", ",", "II", ",", "PredReg", ")", ";"], "ground_truth": ["MCInst", "BranchInst", ";"], "File": "ARMMCNaClExpander", "Func": "getConditionalBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80621, "Length": 36, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCOperandInfo", "*", "OpInfo", "=", "InstInfo", ".", "get", "(", "Opc", ")", ".", "OpInfo", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "{", "if", "(", "OpInfo", "[", "i", "]", ".", "OperandType", "==", "MCOI", "::", "OPERAND_MEMORY", ")", "{"], "ground_truth": ["return", "i", ";"], "File": "ARMMCNaClExpander", "Func": "getMemIdx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80622, "Length": 63, "Cover_Rate": 0.7411764705882353} {"Template_token": ["", "if", "(", "PIdx", "==", "-", "", ")", "{", "PredReg", "=", "", ";", "return", "", ";", "}", "PredReg", "=", "Inst", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "return", "static_cast", "<", "", ">", "(", "Inst", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMMCNaClExpander", "Func": "getPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80623, "Length": 50, "Cover_Rate": 0.5} {"Template_token": ["", "static", "void", "sandboxBaseDisp", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCInstrInfo", "&", "II", ",", "unsigned", "BaseReg", ",", "MCStreamer", "&", "Out", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "switch", "(", "BaseReg", ")", "{"], "ground_truth": ["case", "", ":"], "File": "ARMMCNaClExpander", "Func": "sandboxBaseDisp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80624, "Length": 35, "Cover_Rate": 0.32407407407407407} {"Template_token": ["", "sandboxBaseDisp", "(", "Inst", ",", "II", ",", "Inst", ".", "getOperand", "(", "MemIdx", ")", ".", "getReg", "(", ")", ",", "Out", ",", "STI", ")", ";", "}", "else", "{", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "Out", ".", "EmitInstruction", "(", "getAddrInstr", "(", "Inst", ",", "II", ",", "MemIdx", ",", "Target", ")", ",", "STI", ")", ";", "emitBicMask", "(", "kSandboxMask", ",", "Target", ",", "Pred", ",", "PredReg", ",", "Out", ",", "STI", ")", ";", "MCInst", "SandboxedInst", ";", "SandboxedInst", ".", "setOpcode", "(", "sandboxOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";"], "ground_truth": ["SandboxedInst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "RegIdx", ")", ")", ";"], "File": "ARMMCNaClExpander", "Func": "sandboxBaseRegScale", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80625, "Length": 94, "Cover_Rate": 0.43317972350230416} {"Template_token": ["", "sandboxBaseDisp", "(", "Inst", ",", "II", ",", "Inst", ".", "getOperand", "(", "MemIdx", ")", ".", "getReg", "(", ")", ",", "Out", ",", "STI", ")", ";", "}", "else", "{", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "Out", ".", "EmitInstruction", "(", "getAddrInstr", "(", "Inst", ",", "II", ",", "MemIdx", ",", "Target", ")", ",", "STI", ")", ";", "emitBicMask", "(", "kSandboxMask", ",", "Target", ",", "Pred", ",", "PredReg", ",", "Out", ",", "STI", ")", ";", "MCInst", "SandboxedInst", ";", "SandboxedInst", ".", "setOpcode", "(", "sandboxOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "SandboxedInst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "RegIdx", ")", ")", ";"], "ground_truth": ["SandboxedInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Target", ")", ")", ";"], "File": "ARMMCNaClExpander", "Func": "sandboxBaseRegScale", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80626, "Length": 106, "Cover_Rate": 0.48847926267281105} {"Template_token": ["", "return", "Opcode", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMMCNaClExpander", "Func": "sandboxOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80627, "Length": 30, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "static", "int", "I", "=", "", ";", "if", "(", "Out", ".", "hasRawTextSupport", "(", ")", ")", "{", "return", "false", ";", "}", "static", "bool", "RecurseGuard", "=", "false", ";", "if", "(", "RecurseGuard", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Inst", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "(", "I", "==", "", ")", "&&", "(", "SaveCount", "==", "", ")", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "SaveCount", "=", "", ";", "break", ";", "case", "", ":", "assert", "(", "", "&&", "", ")", ";", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "SaveCount", "=", "", ";", "break", ";", "case", "", ":", "SaveCount", "=", "", ";", "break", ";", "}", "}", "if", "(", "I", "<", "SaveCount", ")", "{", "assert", "(", "I", "<", "MaxSaved", "&&", "", ")", ";", "Saved", "[", "I", "++", "]", "=", "Inst", ";", "if", "(", "I", "<", "SaveCount", ")", "return", "true", ";", "}", "assert", "(", "I", "==", "SaveCount", "&&", "SaveCount", ">", "", "&&", "", ")", ";", "RecurseGuard", "=", "true", ";", "switch", "(", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "EmitDataMask", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "assert", "(", "", "&&", "", ")", ";", "break", ";", "case", "", ":", "EmitDirectGuardCall", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitIndirectGuardCall", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitIndirectGuardJmp", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitGuardReturn", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitGuardLoadOrStore", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitGuardLoadOrStoreTst", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMMCNaCl", "Func": "CustomExpandInstNaClARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80628, "Length": 319, "Cover_Rate": 0.7559241706161137} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Inst", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "(", "I", "==", "", ")", "&&", "(", "SaveCount", "==", "", ")", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "SaveCount", "=", "", ";", "break", ";", "case", "", ":", "assert", "(", "", "&&", "", ")", ";", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "SaveCount", "=", "", ";", "break", ";", "case", "", ":", "SaveCount", "=", "", ";", "break", ";", "}", "}", "if", "(", "I", "<", "SaveCount", ")", "{", "assert", "(", "I", "<", "MaxSaved", "&&", "", ")", ";", "Saved", "[", "I", "++", "]", "=", "Inst", ";", "if", "(", "I", "<", "SaveCount", ")", "return", "true", ";", "}", "assert", "(", "I", "==", "SaveCount", "&&", "SaveCount", ">", "", "&&", "", ")", ";", "RecurseGuard", "=", "true", ";", "switch", "(", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "EmitDataMask", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "assert", "(", "", "&&", "", ")", ";", "break", ";", "case", "", ":", "EmitDirectGuardCall", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitIndirectGuardCall", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitIndirectGuardJmp", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "ARMMCNaCl", "Func": "CustomExpandInstNaClARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80629, "Length": 245, "Cover_Rate": 0.580568720379147} {"Template_token": ["", "if", "(", "FlagSfiZeroMask", ")", "{", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "}", "else", "{", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Mask", ")", ")", ";", "}", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Pred", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Out", ".", "EmitInstruction", "(", "BICInst", ")", ";"], "ground_truth": ["}"], "File": "ARMMCNaCl", "Func": "EmitBICMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80630, "Length": 77, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "(", "", "==", "Addr", ")", "&&", "", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ")", ";", "EmitBICMask", "(", "Out", ",", "Addr", ",", "Pred", ",", "", ")", ";", "Out", ".", "EmitBundleUnlock", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCNaCl", "Func": "EmitDataMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80631, "Length": 63, "Cover_Rate": 0.45652173913043476} {"Template_token": ["", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "(", "", "==", "Addr", ")", "&&", "", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ")", ";", "EmitBICMask", "(", "Out", ",", "Addr", ",", "Pred", ",", "", ")", ";"], "ground_truth": ["Out", ".", "EmitBundleUnlock", "(", ")", ";"], "File": "ARMMCNaCl", "Func": "EmitDataMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80632, "Length": 62, "Cover_Rate": 0.4492753623188406} {"Template_token": ["", "assert", "(", "I", "==", "", "&&", "(", "", "==", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "&&", "", ")", ";", "Out", ".", "EmitBundleLock", "(", "true", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ")", ";"], "ground_truth": ["Out", ".", "EmitBundleUnlock", "(", ")", ";"], "File": "ARMMCNaCl", "Func": "EmitDirectGuardCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80633, "Length": 45, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "assert", "(", "I", "==", "", "&&", "(", "", "==", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "&&", "", ")", ";"], "ground_truth": ["Out", ".", "EmitBundleLock", "(", "true", ")", ";"], "File": "ARMMCNaCl", "Func": "EmitDirectGuardCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80634, "Length": 29, "Cover_Rate": 0.4461538461538462} {"Template_token": ["", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitBICMask", "(", "Out", ",", "Reg", ",", "Pred", ",", "", ")", ";"], "ground_truth": ["Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ")", ";"], "File": "ARMMCNaCl", "Func": "EmitGuardLoadOrStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80635, "Length": 45, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "unsigned", "Reg", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitBICMask", "(", "Out", ",", "Reg", ",", "Pred", ",", "", ")", ";"], "ground_truth": ["Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ")", ";"], "File": "ARMMCNaCl", "Func": "EmitGuardLoadOrStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80636, "Length": 62, "Cover_Rate": 0.5636363636363636} {"Template_token": ["", "assert", "(", "I", "==", "", "&&", "(", "", "==", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "&&", "", ")", ";", "unsigned", "Reg", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitTST", "(", "Out", ",", "Reg", ")", ";"], "ground_truth": ["Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ")", ";"], "File": "ARMMCNaCl", "Func": "EmitGuardLoadOrStoreTst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80637, "Length": 63, "Cover_Rate": 0.7078651685393258} {"Template_token": ["", "static", "void", "EmitGuardReturn", "(", "int", "I", ",", "MCInst", "Saved", "[", "]", ",", "MCStreamer", "&", "Out", ")", "{", "assert", "(", "I", "==", "", "&&", "(", "", "==", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "&&", "", ")", ";", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["Out", ".", "EmitBundleLock", "(", "false", ")", ";"], "File": "ARMMCNaCl", "Func": "EmitGuardReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80638, "Length": 63, "Cover_Rate": 0.6631578947368421} {"Template_token": ["", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitBICMask", "(", "Out", ",", "", ",", "Pred", ",", "", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ")", ";", "Out", ".", "EmitBundleUnlock", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCNaCl", "Func": "EmitGuardReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80639, "Length": 35, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "assert", "(", "(", "", "==", "SpReg", ")", "&&", "", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitBICMask", "(", "Out", ",", "AddrReg", ",", "Pred", ",", "", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ")", ";", "EmitBICMask", "(", "Out", ",", "SpReg", ",", "Pred", ",", "", ")", ";", "Out", ".", "EmitBundleUnlock", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCNaCl", "Func": "EmitGuardSpLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80640, "Length": 57, "Cover_Rate": 0.3149171270718232} {"Template_token": ["", "Out", ".", "EmitBundleLock", "(", "true", ")", ";", "EmitBICMask", "(", "Out", ",", "Reg", ",", "Pred", ",", "", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ")", ";"], "ground_truth": ["Out", ".", "EmitBundleUnlock", "(", ")", ";"], "File": "ARMMCNaCl", "Func": "EmitIndirectGuardCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80641, "Length": 34, "Cover_Rate": 0.3090909090909091} {"Template_token": ["", "unsigned", "Reg", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["Out", ".", "EmitBundleLock", "(", "true", ")", ";"], "File": "ARMMCNaCl", "Func": "EmitIndirectGuardCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80642, "Length": 41, "Cover_Rate": 0.37272727272727274} {"Template_token": ["", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitBICMask", "(", "Out", ",", "Reg", ",", "Pred", ",", "", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ")", ";", "Out", ".", "EmitBundleUnlock", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCNaCl", "Func": "EmitIndirectGuardJmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80643, "Length": 52, "Cover_Rate": 0.4727272727272727} {"Template_token": ["", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitBICMask", "(", "Out", ",", "Reg", ",", "Pred", ",", "", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ")", ";"], "ground_truth": ["Out", ".", "EmitBundleUnlock", "(", ")", ";"], "File": "ARMMCNaCl", "Func": "EmitIndirectGuardJmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80644, "Length": 34, "Cover_Rate": 0.3090909090909091} {"Template_token": ["", "static", "void", "EmitTST", "(", "MCStreamer", "&", "Out", ",", "unsigned", "Reg", ")", "{", "const", "unsigned", "Mask", "=", "", ";", "MCInst", "TSTInst", ";", "TSTInst", ".", "setOpcode", "(", "", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "if", "(", "FlagSfiZeroMask", ")", "{", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "}", "else", "{", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Mask", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMMCNaCl", "Func": "EmitTST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80645, "Length": 73, "Cover_Rate": 0.6517857142857143} {"Template_token": ["", "TSTInst", ".", "setOpcode", "(", "", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "if", "(", "FlagSfiZeroMask", ")", "{", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "}", "else", "{"], "ground_truth": ["TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Mask", ")", ")", ";"], "File": "ARMMCNaCl", "Func": "EmitTST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80646, "Length": 51, "Cover_Rate": 0.45535714285714285} {"Template_token": ["", "return", "createMachOStreamer", "(", "Ctx", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ",", "false", ",", "DWARFMustBeAtTheEnd", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)1", "Func": "createARMMachOStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80647, "Length": 32, "Cover_Rate": 0.4266666666666667} {"Template_token": ["", "else", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "MAI", "=", "new", "COFFMCAsmInfoGNU", "(", ")", ";", "else", "MAI", "=", "new", "ELFMCAsmInfo", "(", "TheTriple", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "", ",", "true", ")", ";"], "ground_truth": ["MAI", "->", "addInitialFrameState", "(", "MCCFIInstruction", "::", "cfiDefCfa", "(", "nullptr", ",", "Reg", ",", "", ")", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80649, "Length": 53, "Cover_Rate": 0.4344262295081967} {"Template_token": ["", "InitMCRegisterInfo", "(", "X", ",", "", ",", "", ",", "", ",", "", ")", ";"], "ground_truth": ["_MC", "::", "initLLVMToCVRegMapping", "(", "X", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "createARMMCRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80650, "Length": 20, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "std", "::", "string", "(", "FS", ")", ";", "}"], "ground_truth": ["return", "createMCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "CPU", ",", "ArchFS", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "createARMMCSubtargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80651, "Length": 49, "Cover_Rate": 0.532608695652174} {"Template_token": ["", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "std", "::", "string", "(", "FS", ")", ";", "}"], "ground_truth": ["return", "createMCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "CPU", ",", "ArchFS", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "createARMMCSubtargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80652, "Length": 59, "Cover_Rate": 0.6413043478260869} {"Template_token": ["", "static", "MCStreamer", "*", "createELFStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Ctx", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "&&", "MAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "&&", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "&&", "Emitter", ",", "bool", "RelaxAll", ")", "{"], "ground_truth": ["return", "createELFStreamer", "(", "Ctx", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ",", "false", ",", "(", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", "||", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ",", "T", ".", "isAndroid", "(", ")", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "createELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80653, "Length": 102, "Cover_Rate": 0.9902912621359223} {"Template_token": ["", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "const", "MCInstrDesc", "&", "Desc", "=", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "OpNum", "=", "", ";", "OpNum", "<", "Desc", ".", "getNumOperands", "(", ")", ";", "++", "OpNum", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", "&&", "Desc", ".", "OpInfo", "[", "OpNum", "]", ".", "OperandType", "==", "MCOI", "::", "OPERAND_PCREL", ")", "{", "int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "Target", "=", "_MC", "::", "evaluateBranchTarget", "(", "Desc", ",", "Addr", ",", "Imm", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)1", "Func": "evaluateBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80655, "Length": 119, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "OpNum", "=", "", ";", "OpNum", "<", "Desc", ".", "getNumOperands", "(", ")", ";", "++", "OpNum", ")", "{"], "ground_truth": ["if", "(", "Inst", ".", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", "&&", "Desc", ".", "OpInfo", "[", "OpNum", "]", ".", "OperandType", "==", "MCOI", "::", "OPERAND_PCREL", ")", "{"], "File": "ARMMCTargetDesc (2)1", "Func": "evaluateBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80656, "Length": 62, "Cover_Rate": 0.5210084033613446} {"Template_token": ["", "uint64_t", "Offset", "=", "(", "(", "InstDesc", ".", "TSFlags", "&", "", ")", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["if", "(", "InstDesc", ".", "getOpcode", "(", ")", "==", "", ")", "Addr", "&=", "~", "", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "evaluateBranchTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80657, "Length": 34, "Cover_Rate": 0.5230769230769231} {"Template_token": ["", "if", "(", "!", "MO1", ".", "isReg", "(", ")", "||", "MO1", ".", "getReg", "(", ")", "!=", "", "||", "MO2", ".", "getReg", "(", ")", "||", "!", "MO3", ".", "isImm", "(", ")", ")", "return", "None", ";", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "", "Op", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Op", "==", "", ")", "return", "Addr", "-", "ImmOffs", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "evaluateMemOpAddrForAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80658, "Length": 68, "Cover_Rate": 0.4171779141104294} {"Template_token": ["", "static", "Optional", "<", "uint64_t", ">", "evaluateMemOpAddrForAddrMode3", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCInstrDesc", "&", "Desc", ",", "unsigned", "MemOpIndex", ",", "uint64_t", "Addr", ")", "{", "if", "(", "MemOpIndex", "+", "", ">=", "Desc", ".", "getNumOperands", "(", ")", ")", "return", "None", ";", "const", "MCOperand", "&", "MO1", "=", "Inst", ".", "getOperand", "(", "MemOpIndex", ")", ";", "const", "MCOperand", "&", "MO2", "=", "Inst", ".", "getOperand", "(", "MemOpIndex", "+", "", ")", ";"], "ground_truth": ["const", "MCOperand", "&", "MO3", "=", "Inst", ".", "getOperand", "(", "MemOpIndex", "+", "", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "evaluateMemOpAddrForAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80659, "Length": 79, "Cover_Rate": 0.48466257668711654} {"Template_token": ["", "if", "(", "MemOpIndex", "+", "", ">=", "Desc", ".", "getNumOperands", "(", ")", ")", "return", "None", ";", "const", "MCOperand", "&", "MO1", "=", "Inst", ".", "getOperand", "(", "MemOpIndex", ")", ";", "const", "MCOperand", "&", "MO2", "=", "Inst", ".", "getOperand", "(", "MemOpIndex", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", "||", "MO1", ".", "getReg", "(", ")", "!=", "", "||", "!", "MO2", ".", "isImm", "(", ")", ")", "return", "None", ";", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "", "Op", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Op", "==", "", ")", "return", "Addr", "-", "ImmOffs", "*", "", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "evaluateMemOpAddrForAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80660, "Length": 105, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "static", "Optional", "<", "uint64_t", ">", "evaluateMemOpAddrForAddrModeT1_s", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCInstrDesc", "&", "Desc", ",", "unsigned", "MemOpIndex", ",", "uint64_t", "Addr", ")", "{"], "ground_truth": ["return", "evaluateMemOpAddrForAddrModeT2_pc", "(", "Inst", ",", "Desc", ",", "MemOpIndex", ",", "Addr", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "evaluateMemOpAddrForAddrModeT1_s", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80662, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "if", "(", "!", "MO1", ".", "isReg", "(", ")", "||", "MO1", ".", "getReg", "(", ")", "!=", "", "||", "!", "MO2", ".", "isImm", "(", ")", ")", "return", "None", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "assert", "(", "(", "(", "OffImm", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "OffImm", "=", "", ";"], "ground_truth": ["return", "Addr", "+", "OffImm", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "evaluateMemOpAddrForAddrModeT2_i8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80663, "Length": 69, "Cover_Rate": 0.5036496350364964} {"Template_token": ["", "if", "(", "!", "MO1", ".", "isReg", "(", ")", "||", "MO1", ".", "getReg", "(", ")", "!=", "", "||", "!", "MO2", ".", "isImm", "(", ")", ")", "return", "None", ";"], "ground_truth": ["int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "evaluateMemOpAddrForAddrMode_i12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80665, "Length": 39, "Cover_Rate": 0.319672131147541} {"Template_token": ["", "switch", "(", "Desc", ".", "TSFlags", "&", "", ")", "{", "default", ":", "Addr", "+=", "", ";", "break", ";", "case", "", ":", "Addr", "+=", "", ";", "break", ";", "case", "", ":", "Addr", "+=", "STI", "->", "getFeatureBits", "(", ")", "[", "", "]", "?", "", ":", "", ";", "break", ";", "}", "unsigned", "AddrMode", "=", "(", "TSFlags", "&", "", ")", ";", "switch", "(", "AddrMode", ")", "{", "default", ":", "return", "None", ";", "case", "", ":", "return", "evaluateMemOpAddrForAddrMode_i12", "(", "Inst", ",", "Desc", ",", "OpIndex", ",", "Addr", ")", ";", "case", "", ":", "return", "evaluateMemOpAddrForAddrMode3", "(", "Inst", ",", "Desc", ",", "OpIndex", ",", "Addr", ")", ";", "case", "", ":", "return", "evaluateMemOpAddrForAddrMode5", "(", "Inst", ",", "Desc", ",", "OpIndex", ",", "Addr", ")", ";", "case", "", ":", "return", "evaluateMemOpAddrForAddrMode5FP16", "(", "Inst", ",", "Desc", ",", "OpIndex", ",", "Addr", ")", ";", "case", "", ":"], "ground_truth": ["return", "evaluateMemOpAddrForAddrModeT2_i8s4", "(", "Inst", ",", "Desc", ",", "OpIndex", ",", "Addr", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "evaluateMemoryOperandAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80666, "Length": 141, "Cover_Rate": 0.4208955223880597} {"Template_token": ["", "static", "bool", "getStoreDeprecationInfo", "(", "MCInst", "&", "MI", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "std", "::", "string", "&", "Info", ")", "{"], "ground_truth": ["assert", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "llvm", "::", "", "]", "&&", "", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "getARMStoreDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80667, "Length": 37, "Cover_Rate": 0.30327868852459017} {"Template_token": ["", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "Info", "=", "", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "Info", "=", "", ";", "return", "true", ";", "}", "}", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", ")", "{"], "ground_truth": ["Info", "=", "", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "getMCRDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80668, "Length": 128, "Cover_Rate": 0.3565459610027855} {"Template_token": ["", "static", "bool", "getMRCDeprecationInfo", "(", "MCInst", "&", "MI", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "std", "::", "string", "&", "Info", ")", "{", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "llvm", "::", "", "]", "&&", "(", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "||", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", ")", ")", "{", "Info", "=", "", "", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "getMRCDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80669, "Length": 100, "Cover_Rate": 0.970873786407767} {"Template_token": ["", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", "&&", "Desc", ".", "OpInfo", "[", "I", "]", ".", "isOptionalDef", "(", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)1", "Func": "isCPSRDefined", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80673, "Length": 31, "Cover_Rate": 0.31} {"Template_token": ["", "bool", "_MC", "::", "isCPSRDefined", "(", "const", "MCInst", "&", "MI", ",", "const", "MCInstrInfo", "*", "MCII", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", "&&", "Desc", ".", "OpInfo", "[", "I", "]", ".", "isOptionalDef", "(", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)1", "Func": "isCPSRDefined", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80674, "Length": 94, "Cover_Rate": 0.94} {"Template_token": ["", "return", "PredOpIdx", "!=", "-", "", "&&", "MI", ".", "getOperand", "(", "PredOpIdx", ")", ".", "getImm", "(", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)1", "Func": "isPredicated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80675, "Length": 20, "Cover_Rate": 0.31746031746031744} {"Template_token": ["", "bool", "_MC", "::", "isPredicated", "(", "const", "MCInst", "&", "MI", ",", "const", "MCInstrInfo", "*", "MCII", ")", "{"], "ground_truth": ["const", "MCInstrDesc", "&", "Desc", "=", "MCII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "isPredicated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80676, "Length": 32, "Cover_Rate": 0.5079365079365079} {"Template_token": ["", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializeTargetMC", "(", ")", "{", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "*", "T", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "createWinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "createNullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createMCInstrAnalysis", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", "}", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createLEAsmBackend", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createBEAsmBackend", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80677, "Length": 274, "Cover_Rate": 0.9927536231884058} {"Template_token": ["", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializeTargetMC", "(", ")", "{", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "*", "T", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "createWinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "createNullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createMCInstrAnalysis", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", "}", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createLEAsmBackend", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createBEAsmBackend", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80678, "Length": 274, "Cover_Rate": 0.9927536231884058} {"Template_token": ["", "std", "::", "string", "_MC", "::", "ParseTriple", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ")", "{", "std", "::", "string", "ArchFeature", ";", "", "ArchID", "=", "", "(", "TT", ".", "getArchName", "(", ")", ")", ";", "if", "(", "ArchID", "!=", "", "::", "INVALID", "&&", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "", ")", ")", "ArchFeature", "=", "(", "ArchFeature", "+", "", "+", "", "(", "ArchID", ")", ")", ".", "str", "(", ")", ";", "if", "(", "TT", ".", "isThumb", "(", ")", ")", "{", "if", "(", "!", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "+=", "", ";", "ArchFeature", "+=", "", ";", "}", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "!", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "+=", "", ";", "ArchFeature", "+=", "", ";", "}", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "{", "if", "(", "!", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "+=", "", ";", "ArchFeature", "+=", "", ";", "}"], "ground_truth": ["return", "ArchFeature", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80679, "Length": 154, "Cover_Rate": 0.9447852760736196} {"Template_token": ["", "MCInstrAnalysis", "(", "const", "MCInstrInfo", "*", "Info", ")", ":", "MCInstrAnalysis", "(", "Info", ")", "{"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)", "Func": "ARMMCInstrAnalysis", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80680, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "MCInstrAnalysis", "(", "const", "MCInstrInfo", "*", "Info", ")", ":", "MCInstrAnalysis", "(", "Info", ")", "{"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)", "Func": "ARMMCInstrAnalysis", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80681, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "static", "MCStreamer", "*", "createMachOStreamer", "(", "MCContext", "&", "Ctx", ",", "MCAsmBackend", "&", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ",", "bool", "DWARFMustBeAtTheEnd", ")", "{"], "ground_truth": ["return", "createMachOStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ",", "DWARFMustBeAtTheEnd", ")", ";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMachOStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80682, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "return", "createMachOStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ",", "DWARFMustBeAtTheEnd", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMachOStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80683, "Length": 17, "Cover_Rate": 0.37777777777777777} {"Template_token": ["", "else", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "MAI", "=", "new", "COFFMCAsmInfoGNU", "(", ")", ";", "else", "MAI", "=", "new", "ELFMCAsmInfo", "(", "TheTriple", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "", ",", "true", ")", ";", "MAI", "->", "addInitialFrameState", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "Reg", ",", "", ")", ")", ";", "return", "MAI", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80684, "Length": 57, "Cover_Rate": 0.48717948717948717} {"Template_token": ["", "RM", "=", "TT", ".", "isOSDarwin", "(", ")", "?", "Reloc", "::", "PIC_", ":", "Reloc", "::", "DynamicNoPIC", ";", "}"], "ground_truth": ["X", "->", "initMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCCodeGenInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80685, "Length": 28, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "Default", ")", "{", "RM", "=", "TT", ".", "isOSDarwin", "(", ")", "?", "Reloc", "::", "PIC_", ":", "Reloc", "::", "DynamicNoPIC", ";", "}", "X", "->", "initMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCCodeGenInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80686, "Length": 49, "Cover_Rate": 0.6447368421052632} {"Template_token": ["", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Triple", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{"], "ground_truth": ["if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80687, "Length": 46, "Cover_Rate": 0.92} {"Template_token": ["", "if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80688, "Length": 20, "Cover_Rate": 0.4} {"Template_token": ["", "static", "MCInstrAnalysis", "*", "createMCInstrAnalysis", "(", "const", "MCInstrInfo", "*", "Info", ")", "{", "return", "new", "MCInstrAnalysis", "(", "Info", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCInstrAnalysis", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80689, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "static", "MCInstrAnalysis", "*", "createMCInstrAnalysis", "(", "const", "MCInstrInfo", "*", "Info", ")", "{"], "ground_truth": ["return", "new", "MCInstrAnalysis", "(", "Info", ")", ";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCInstrAnalysis", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80690, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "static", "MCInstrInfo", "*", "createMCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";"], "ground_truth": ["InitMCInstrInfo", "(", "X", ")", ";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80691, "Length": 21, "Cover_Rate": 0.84} {"Template_token": ["", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "InitMCInstrInfo", "(", "X", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80692, "Length": 17, "Cover_Rate": 0.68} {"Template_token": ["", "InitMCRegisterInfo", "(", "X", ",", "", ",", "", ",", "", ",", "", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80694, "Length": 17, "Cover_Rate": 0.4146341463414634} {"Template_token": ["", "MCSubtargetInfo", "*", "_MC", "::", "createMCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TT", ",", "CPU", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}"], "ground_truth": ["return", "createMCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "ArchFS", ")", ";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCSubtargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80698, "Length": 84, "Cover_Rate": 0.9882352941176471} {"Template_token": ["", "return", "createELFStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ",", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)", "Func": "createELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80699, "Length": 25, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "static", "MCStreamer", "*", "createELFStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Ctx", ",", "MCAsmBackend", "&", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ")", "{", "return", "createELFStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ",", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)", "Func": "createELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80700, "Length": 55, "Cover_Rate": 1.0} {"Template_token": ["", "int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Target", "=", "Addr", "+", "Imm", "+", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)", "Func": "evaluateBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80701, "Length": 26, "Cover_Rate": 0.35135135135135137} {"Template_token": ["", "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=", "", "&&", "", ")", ";", "bool", "ListContainsPC", "=", "false", ",", "ListContainsLR", "=", "false", ";", "for", "(", "unsigned", "OI", "=", "", ",", "OE", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OI", "<", "OE", ";", "++", "OI", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "isReg", "(", ")", "&&", "", ")", ";"], "ground_truth": ["switch", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "getReg", "(", ")", ")", "{"], "File": "ARMMCTargetDesc (2)", "Func": "getARMLoadDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80702, "Length": 75, "Cover_Rate": 0.43352601156069365} {"Template_token": ["", "assert", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "isReg", "(", ")", "&&", "", ")", ";"], "ground_truth": ["if", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "getReg", "(", ")", "==", "", "||", "MI", ".", "getOperand", "(", "OI", ")", ".", "getReg", "(", ")", "==", "", ")", "{"], "File": "ARMMCTargetDesc (2)", "Func": "getARMStoreDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80703, "Length": 45, "Cover_Rate": 0.3284671532846715} {"Template_token": ["", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "llvm", "::", "", "]", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "{", "Info", "=", "", "", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMMCTargetDesc (2)", "Func": "getITDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80704, "Length": 50, "Cover_Rate": 0.684931506849315} {"Template_token": ["", "static", "bool", "getITDeprecationInfo", "(", "MCInst", "&", "MI", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "std", "::", "string", "&", "Info", ")", "{", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "llvm", "::", "", "]", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "{", "Info", "=", "", "", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)", "Func": "getITDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80705, "Length": 71, "Cover_Rate": 0.9726027397260274} {"Template_token": ["", "Info", "=", "", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "Info", "=", "", ";", "return", "true", ";", "}", "}", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", ")", "{", "Info", "=", "", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)", "Func": "getMCRDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80706, "Length": 106, "Cover_Rate": 0.37857142857142856} {"Template_token": ["", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "false", ";", "return", "MCInstrAnalysis", "::", "isConditionalBranch", "(", "Inst", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)", "Func": "isConditionalBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80707, "Length": 35, "Cover_Rate": 0.7} {"Template_token": ["", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "false", ";"], "ground_truth": ["return", "MCInstrAnalysis", "::", "isConditionalBranch", "(", "Inst", ")", ";"], "File": "ARMMCTargetDesc (2)", "Func": "isConditionalBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80708, "Length": 34, "Cover_Rate": 0.68} {"Template_token": ["", "bool", "isUnconditionalBranch", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{"], "ground_truth": ["if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "true", ";"], "File": "ARMMCTargetDesc (2)", "Func": "isUnconditionalBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80709, "Length": 37, "Cover_Rate": 0.74} {"Template_token": ["", "bool", "isUnconditionalBranch", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "true", ";", "return", "MCInstrAnalysis", "::", "isUnconditionalBranch", "(", "Inst", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)", "Func": "isUnconditionalBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80710, "Length": 46, "Cover_Rate": 0.92} {"Template_token": ["", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "createNullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "TheLETarget", ",", "&", "TheThumbLETarget", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "TheBETarget", ",", "&", "TheThumbBETarget", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheLETarget", ",", "createLEAsmBackend", ")", ";"], "File": "ARMMCTargetDesc (2)", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80711, "Length": 108, "Cover_Rate": 0.4268774703557312} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "createWinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "createNullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "TheLETarget", ",", "&", "TheThumbLETarget", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "TheBETarget", ",", "&", "TheThumbBETarget", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheLETarget", ",", "createLEAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheBETarget", ",", "createBEAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheThumbLETarget", ",", "createThumbLEAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheThumbBETarget", ",", "createThumbBEAsmBackend", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80712, "Length": 198, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "if", "(", "ArchID", "!=", "", "&&", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "", ")", ")", "ArchFeature", "=", "(", "ArchFeature", "+", "", "+", "", "(", "ArchID", ")", ")", ".", "str", "(", ")", ";", "if", "(", "isThumb", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}"], "ground_truth": ["return", "ArchFeature", ";"], "File": "ARMMCTargetDesc (2)", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80713, "Length": 88, "Cover_Rate": 0.5827814569536424} {"Template_token": ["", "unsigned", "ArchID", "=", "", "(", "TT", ".", "getArchName", "(", ")", ")", ";", "if", "(", "ArchID", "!=", "", "&&", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "", ")", ")", "ArchFeature", "=", "(", "ArchFeature", "+", "", "+", "", "(", "ArchID", ")", ")", ".", "str", "(", ")", ";", "if", "(", "isThumb", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "{"], "ground_truth": ["if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";"], "File": "ARMMCTargetDesc (2)", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80714, "Length": 91, "Cover_Rate": 0.6026490066225165} {"Template_token": ["", "Triple", "TheTriple", "(", "TT", ")", ";", "RM", "=", "TheTriple", ".", "isOSDarwin", "(", ")", "?", "Reloc", "::", "PIC_", ":", "Reloc", "::", "DynamicNoPIC", ";", "}", "X", "->", "InitMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc10", "Func": "createARMMCCodeGenInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80715, "Length": 38, "Cover_Rate": 0.475} {"Template_token": ["", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "Default", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "RM", "=", "TheTriple", ".", "isOSDarwin", "(", ")", "?", "Reloc", "::", "PIC_", ":", "Reloc", "::", "DynamicNoPIC", ";", "}"], "ground_truth": ["X", "->", "InitMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";"], "File": "ARMMCTargetDesc10", "Func": "createARMMCCodeGenInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80716, "Length": 52, "Cover_Rate": 0.65} {"Template_token": ["", "MCSubtargetInfo", "*", "_MC", "::", "createMCSubtargetInfo", "(", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TT", ",", "CPU", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "", "+", "FS", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "MCSubtargetInfo", "*", "X", "=", "new", "MCSubtargetInfo", "(", ")", ";", "InitMCSubtargetInfo", "(", "X", ",", "TT", ",", "CPU", ",", "ArchFS", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc10", "Func": "createARMMCSubtargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80719, "Length": 91, "Cover_Rate": 1.0} {"Template_token": ["", "static", "MCStreamer", "*", "createMCStreamer", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "MCContext", "&", "Ctx", ",", "MCAsmBackend", "&", "MAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ",", "bool", "NoExecStack", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "return", "createMachOStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ")", ";", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "return", "createELFStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ",", "NoExecStack", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc10", "Func": "createMCStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80720, "Length": 96, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "return", "createMachOStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ")", ";", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["return", "createELFStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ",", "NoExecStack", ")", ";"], "File": "ARMMCTargetDesc10", "Func": "createMCStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80721, "Length": 53, "Cover_Rate": 0.5520833333333334} {"Template_token": ["", "const", "auto", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "BaseReg", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc10", "Func": "isLDMBaseRegInList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80722, "Length": 32, "Cover_Rate": 0.3902439024390244} {"Template_token": ["", "bool", "isLDMBaseRegInList", "(", "const", "Inst", "&", "MI", ")", "{", "auto", "BaseReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "const", "auto", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "BaseReg", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc10", "Func": "isLDMBaseRegInList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80723, "Length": 82, "Cover_Rate": 1.0} {"Template_token": ["", "inline", "bool", "isVpred", "(", "uint8_t", "op", ")", "{"], "ground_truth": ["return", "isVpred", "(", "static_cast", "<", "OperandType", ">", "(", "op", ")", ")", ";"], "File": "ARMMCTargetDesc10", "Func": "isVpred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80724, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "return", "isVpred", "(", "static_cast", "<", "OperandType", ">", "(", "op", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc10", "Func": "isVpred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80725, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "bool", "NoCPU", "=", "CPU", "==", "", "||", "CPU", ".", "empty", "(", ")", ";", "std", "::", "string", "ArchFeature", ";", "if", "(", "Idx", ")", "{", "unsigned", "SubVer", "=", "TT", "[", "Idx", "]", ";", "if", "(", "SubVer", ">=", "'7'", "&&", "SubVer", "<=", "'9'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'s'", ")", "{"], "ground_truth": ["if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";"], "File": "ARMMCTargetDesc10", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80726, "Length": 143, "Cover_Rate": 0.32798165137614677} {"Template_token": ["", "static", "MCStreamer", "*", "createELFStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Ctx", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "&&", "MAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "&&", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "&&", "Emitter", ",", "bool", "RelaxAll", ")", "{", "return", "createELFStreamer", "(", "Ctx", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ",", "false", ",", "(", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", "||", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc11", "Func": "createELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80727, "Length": 97, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "ThumbMCInstrAnalysis", "(", "Info", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc11", "Func": "createThumbMCInstrAnalysis", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80729, "Length": 8, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "return", "new", "ThumbMCInstrAnalysis", "(", "Info", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc11", "Func": "createThumbMCInstrAnalysis", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80730, "Length": 8, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "OpId", "]", ".", "OperandType", "!=", "MCOI", "::", "OPERAND_PCREL", ")", "return", "false", ";"], "ground_truth": ["Target", "=", "Addr", "+", "Inst", ".", "getOperand", "(", "OpId", ")", ".", "getImm", "(", ")", "+", "", ";"], "File": "ARMMCTargetDesc11", "Func": "evaluateBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80731, "Length": 44, "Cover_Rate": 0.37606837606837606} {"Template_token": ["", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "createWinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "createNullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createMCInstrAnalysis", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheThumbLETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createThumbMCInstrAnalysis", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", "}", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createLEAsmBackend", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createBEAsmBackend", ")", ";"], "File": "ARMMCTargetDesc11", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80732, "Length": 206, "Cover_Rate": 0.7030716723549488} {"Template_token": ["", "ThumbMCInstrAnalysis", "(", "const", "MCInstrInfo", "*", "Info", ")", ":", "MCInstrAnalysis", "(", "Info", ")", "{"], "ground_truth": ["}"], "File": "ARMMCTargetDesc11", "Func": "ThumbMCInstrAnalysis", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80733, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "ThumbMCInstrAnalysis", "(", "const", "MCInstrInfo", "*", "Info", ")", ":", "MCInstrAnalysis", "(", "Info", ")", "{"], "ground_truth": ["}"], "File": "ARMMCTargetDesc11", "Func": "ThumbMCInstrAnalysis", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80734, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "", "]", ".", "OperandType", "!=", "MCOI", "::", "OPERAND_PCREL", ")", "return", "false", ";", "int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Target", "=", "Addr", "+", "Imm", "+", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc13", "Func": "evaluateBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80737, "Length": 53, "Cover_Rate": 0.7162162162162162} {"Template_token": ["", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "", "]", ".", "OperandType", "!=", "MCOI", "::", "OPERAND_PCREL", ")", "return", "false", ";", "int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["Target", "=", "Addr", "+", "Imm", "+", "", ";"], "File": "ARMMCTargetDesc13", "Func": "evaluateBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80738, "Length": 49, "Cover_Rate": 0.6621621621621622} {"Template_token": ["", "return", "createELFStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ",", "(", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", "||", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc14", "Func": "createELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80739, "Length": 37, "Cover_Rate": 0.5522388059701493} {"Template_token": ["", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "*", "T", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "createWinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "createNullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";"], "File": "ARMMCTargetDesc14", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80741, "Length": 150, "Cover_Rate": 0.4792332268370607} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createMCInstrAnalysis", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheThumbLETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createThumbMCInstrAnalysis", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";"], "ground_truth": ["for", "(", "Target", "*", "T", ":", "{", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";"], "File": "ARMMCTargetDesc14", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80742, "Length": 123, "Cover_Rate": 0.3929712460063898} {"Template_token": ["", "std", "::", "string", "ArchFeature", ";", "", "ArchID", "=", "", "(", "TT", ".", "getArchName", "(", ")", ")", ";", "if", "(", "ArchID", "!=", "", "::", "INVALID", "&&", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "", ")", ")", "ArchFeature", "=", "(", "ArchFeature", "+", "", "+", "", "(", "ArchID", ")", ")", ".", "str", "(", ")", ";", "if", "(", "TT", ".", "isThumb", "(", ")", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "{"], "ground_truth": ["if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";"], "File": "ARMMCTargetDesc15", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80743, "Length": 102, "Cover_Rate": 0.75} {"Template_token": ["", "std", "::", "string", "_MC", "::", "ParseTriple", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ")", "{", "std", "::", "string", "ArchFeature", ";", "", "ArchID", "=", "", "(", "TT", ".", "getArchName", "(", ")", ")", ";", "if", "(", "ArchID", "!=", "", "::", "INVALID", "&&", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "", ")", ")", "ArchFeature", "=", "(", "ArchFeature", "+", "", "+", "", "(", "ArchID", ")", ")", ".", "str", "(", ")", ";", "if", "(", "TT", ".", "isThumb", "(", ")", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}"], "ground_truth": ["return", "ArchFeature", ";"], "File": "ARMMCTargetDesc15", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80744, "Length": 127, "Cover_Rate": 0.9338235294117647} {"Template_token": ["", "static", "MCStreamer", "*", "createMachOStreamer", "(", "MCContext", "&", "Ctx", ",", "MCAsmBackend", "&", "MAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ",", "bool", "DWARFMustBeAtTheEnd", ")", "{"], "ground_truth": ["return", "createMachOStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ",", "DWARFMustBeAtTheEnd", ")", ";"], "File": "ARMMCTargetDesc16", "Func": "createARMMachOStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80745, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "static", "MCStreamer", "*", "createMachOStreamer", "(", "MCContext", "&", "Ctx", ",", "MCAsmBackend", "&", "MAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ",", "bool", "DWARFMustBeAtTheEnd", ")", "{", "return", "createMachOStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ",", "DWARFMustBeAtTheEnd", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc16", "Func": "createARMMachOStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80746, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "else", "MAI", "=", "new", "ELFMCAsmInfo", "(", "TT", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "", ",", "true", ")", ";", "MAI", "->", "addInitialFrameState", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "Reg", ",", "", ")", ")", ";"], "ground_truth": ["return", "MAI", ";"], "File": "ARMMCTargetDesc16", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80747, "Length": 40, "Cover_Rate": 0.3305785123966942} {"Template_token": ["", "static", "MCRegisterInfo", "*", "createMCRegisterInfo", "(", "StringRef", "Triple", ")", "{", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "InitMCRegisterInfo", "(", "X", ",", "", ",", "", ",", "", ",", "", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "ARMMCTargetDesc16", "Func": "createARMMCRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80748, "Length": 34, "Cover_Rate": 0.8717948717948718} {"Template_token": ["", "static", "MCRelocationInfo", "*", "createMCRelocationInfo", "(", "StringRef", "TT", ",", "MCContext", "&", "Ctx", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "createMachORelocationInfo", "(", "Ctx", ")", ";"], "ground_truth": ["return", "llvm", "::", "createMCRelocationInfo", "(", "TT", ",", "Ctx", ")", ";"], "File": "ARMMCTargetDesc16", "Func": "createARMMCRelocationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80749, "Length": 43, "Cover_Rate": 0.9772727272727273} {"Template_token": ["", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}"], "ground_truth": ["MCSubtargetInfo", "*", "X", "=", "new", "MCSubtargetInfo", "(", ")", ";"], "File": "ARMMCTargetDesc16", "Func": "createARMMCSubtargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80750, "Length": 41, "Cover_Rate": 0.4270833333333333} {"Template_token": ["", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TT", ",", "CPU", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "MCSubtargetInfo", "*", "X", "=", "new", "MCSubtargetInfo", "(", ")", ";", "InitMCSubtargetInfo", "(", "X", ",", "TT", ",", "CPU", ",", "ArchFS", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc16", "Func": "createARMMCSubtargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80751, "Length": 80, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "return", "createELFStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ",", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc16", "Func": "createELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80753, "Length": 25, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "for", "(", "unsigned", "OI", "=", "", ",", "OE", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OI", "<", "OE", ";", "++", "OI", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "isReg", "(", ")", "&&", "", ")", ";", "switch", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "getReg", "(", ")", ")", "{"], "ground_truth": ["default", ":"], "File": "ARMMCTargetDesc16", "Func": "getARMLoadDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80754, "Length": 55, "Cover_Rate": 0.3179190751445087} {"Template_token": ["", "assert", "(", "(", "~", "STI", ".", "getFeatureBits", "(", ")", "&", "llvm", "::", "", ")", "&&", "", ")", ";", "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=", "", "&&", "", ")", ";", "for", "(", "unsigned", "OI", "=", "", ",", "OE", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OI", "<", "OE", ";", "++", "OI", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "isReg", "(", ")", "&&", "", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "getReg", "(", ")", "==", "", "||", "MI", ".", "getOperand", "(", "OI", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "Info", "=", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMMCTargetDesc16", "Func": "getARMStoreDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80755, "Length": 106, "Cover_Rate": 0.7737226277372263} {"Template_token": ["", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "llvm", "::", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "{", "Info", "=", "", "", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc16", "Func": "getITDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80756, "Length": 50, "Cover_Rate": 0.704225352112676} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "Info", "=", "", ";", "return", "true", ";", "}", "}", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", ")", "{"], "ground_truth": ["Info", "=", "", ";"], "File": "ARMMCTargetDesc16", "Func": "getMCRDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80757, "Length": 97, "Cover_Rate": 0.3489208633093525} {"Template_token": ["", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7s", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6t2", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6k", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6m", ":", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v5te", ":", "ArchFeature", "=", "", ";", "break", ";"], "ground_truth": ["case", "Triple", "::", "SubArch_v5", ":"], "File": "ARMMCTargetDesc16", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80758, "Length": 128, "Cover_Rate": 0.36056338028169016} {"Template_token": ["", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TT", ",", "CPU", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";"], "File": "ARMMCTargetDesc19", "Func": "createARMMCSubtargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80759, "Length": 50, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "std", "::", "string", "(", "FS", ")", ";", "}"], "ground_truth": ["return", "createMCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "ArchFS", ")", ";"], "File": "ARMMCTargetDesc19", "Func": "createARMMCSubtargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80760, "Length": 47, "Cover_Rate": 0.5222222222222223} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "OpId", "=", "", ";", "break", ";", "case", "", ":", "OpId", "=", "", ";", "break", ";", "}", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "OpId", "]", ".", "OperandType", "!=", "MCOI", "::", "OPERAND_PCREL", ")", "return", "false", ";", "Target", "=", "Addr", "+", "Inst", ".", "getOperand", "(", "OpId", ")", ".", "getImm", "(", ")", "+", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMMCTargetDesc19", "Func": "evaluateBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80761, "Length": 81, "Cover_Rate": 0.5225806451612903} {"Template_token": ["", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "*", "T", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "createWinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "createNullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createMCInstrAnalysis", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheThumbLETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createThumbMCInstrAnalysis", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", "}", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createLEAsmBackend", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createBEAsmBackend", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMMCTargetDesc19", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80762, "Length": 288, "Cover_Rate": 0.9795918367346939} {"Template_token": ["", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "return", "new", "MCAsmInfoDarwin", "(", ")", ";"], "ground_truth": ["return", "new", "ELFMCAsmInfo", "(", ")", ";"], "File": "ARMMCTargetDesc1", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80763, "Length": 20, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "Triple", "TheTriple", "(", "TT", ")", ";"], "ground_truth": ["if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "return", "new", "MCAsmInfoDarwin", "(", ")", ";"], "File": "ARMMCTargetDesc1", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80764, "Length": 20, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "static", "MCCodeGenInfo", "*", "createMCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "Default", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";"], "ground_truth": ["RM", "=", "TheTriple", ".", "isOSDarwin", "(", ")", "?", "Reloc", "::", "PIC_", ":", "Reloc", "::", "DynamicNoPIC", ";"], "File": "ARMMCTargetDesc1", "Func": "createARMMCCodeGenInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80765, "Length": 59, "Cover_Rate": 0.8082191780821918} {"Template_token": ["", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "MAI", ",", "STI", ")", ";"], "File": "ARMMCTargetDesc1", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80766, "Length": 39, "Cover_Rate": 0.9069767441860465} {"Template_token": ["", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";"], "ground_truth": ["InitMCRegisterInfo", "(", "X", ",", "", ")", ";"], "File": "ARMMCTargetDesc1", "Func": "createARMMCRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80768, "Length": 16, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "", "+", "FS", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "MCSubtargetInfo", "*", "X", "=", "new", "MCSubtargetInfo", "(", ")", ";", "InitMCSubtargetInfo", "(", "X", ",", "TT", ",", "CPU", ",", "ArchFS", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc1", "Func": "createARMMCSubtargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80769, "Length": 51, "Cover_Rate": 0.5730337078651685} {"Template_token": ["", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TT", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "", "+", "FS", ".", "str", "(", ")", ";"], "ground_truth": ["else", "ArchFS", "=", "FS", ";"], "File": "ARMMCTargetDesc1", "Func": "createARMMCSubtargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80770, "Length": 48, "Cover_Rate": 0.5393258426966292} {"Template_token": ["", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "return", "createMachOStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "RelaxAll", ")", ";", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";", "}"], "ground_truth": ["return", "createELFStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "RelaxAll", ",", "NoExecStack", ")", ";"], "File": "ARMMCTargetDesc1", "Func": "createMCStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80771, "Length": 62, "Cover_Rate": 0.6262626262626263} {"Template_token": ["", "static", "MCStreamer", "*", "createMCStreamer", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "MCContext", "&", "Ctx", ",", "MCAsmBackend", "&", "MAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ",", "bool", "NoExecStack", ")", "{"], "ground_truth": ["Triple", "TheTriple", "(", "TT", ")", ";"], "File": "ARMMCTargetDesc1", "Func": "createMCStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80772, "Length": 42, "Cover_Rate": 0.42424242424242425} {"Template_token": ["", "uint64_t", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ")", "const", "{", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "", "]", ".", "OperandType", "!=", "MCOI", "::", "OPERAND_PCREL", ")", "return", "-", "", ";"], "ground_truth": ["int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "File": "ARMMCTargetDesc1", "Func": "evaluateBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80773, "Length": 58, "Cover_Rate": 0.8787878787878788} {"Template_token": ["", "virtual", "bool", "isConditionalBranch", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "false", ";", "return", "MCInstrAnalysis", "::", "isConditionalBranch", "(", "Inst", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc1", "Func": "isConditionalBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80775, "Length": 46, "Cover_Rate": 0.92} {"Template_token": ["", "virtual", "bool", "isUnconditionalBranch", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "MCInstrAnalysis", "::", "isUnconditionalBranch", "(", "Inst", ")", ";"], "File": "ARMMCTargetDesc1", "Func": "isUnconditionalBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80777, "Length": 45, "Cover_Rate": 0.9} {"Template_token": ["", "RegisterMCAsmInfoFn", "A", "(", "TheTarget", ",", "createMCAsmInfo", ")", ";", "RegisterMCAsmInfoFn", "B", "(", "TheThumbTarget", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheTarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheThumbTarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheTarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheThumbTarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheTarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheThumbTarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheTarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheThumbTarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheTarget", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheThumbTarget", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "TheTarget", ",", "createMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "TheThumbTarget", ",", "createMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheTarget", ",", "createAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheThumbTarget", ",", "createAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "TheTarget", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "TheThumbTarget", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "TheTarget", ",", "createMCInstPrinter", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCInstPrinter", "(", "TheThumbTarget", ",", "createMCInstPrinter", ")", ";"], "File": "ARMMCTargetDesc1", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80778, "Length": 182, "Cover_Rate": 0.9680851063829787} {"Template_token": ["", "}", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchFeature", "=", "", ";", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'4'", "&&", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", ")", "ArchFeature", "=", "", ";", "}", "if", "(", "isThumb", ")", "{"], "ground_truth": ["if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";"], "File": "ARMMCTargetDesc1", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80779, "Length": 161, "Cover_Rate": 0.46397694524495675} {"Template_token": ["", "unsigned", "SubVer", "=", "TT", "[", "Idx", "]", ";", "if", "(", "SubVer", ">=", "'7'", "&&", "SubVer", "<=", "'9'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "ArchFeature", "=", "", ";", "}", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchFeature", "=", "", ";", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchFeature", "=", "", ";"], "ground_truth": ["else", "ArchFeature", "=", "", ";"], "File": "ARMMCTargetDesc1", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80780, "Length": 190, "Cover_Rate": 0.547550432276657} {"Template_token": ["", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchFeature", "=", "", ";", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{"], "ground_truth": ["if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchFeature", "=", "", ";"], "File": "ARMMCTargetDesc22", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80781, "Length": 175, "Cover_Rate": 0.43424317617866004} {"Template_token": ["", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchFeature", "=", "", ";", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'4'", "&&", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", ")", "ArchFeature", "=", "", ";", "}", "if", "(", "isThumb", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";"], "ground_truth": ["else", "ArchFeature", "+=", "", ";"], "File": "ARMMCTargetDesc22", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80782, "Length": 171, "Cover_Rate": 0.42431761786600497} {"Template_token": ["", "static", "MCStreamer", "*", "createELFStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Ctx", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "&&", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "&&", "Emitter", ",", "bool", "RelaxAll", ")", "{"], "ground_truth": ["return", "createELFStreamer", "(", "Ctx", ",", "std", "::", "move", "(", "MAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter", ")", ",", "false", ",", "(", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", "||", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ")", ";"], "File": "ARMMCTargetDesc24", "Func": "createELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80786, "Length": 86, "Cover_Rate": 0.9885057471264368} {"Template_token": ["", "", "ArchID", "=", "", "(", "TT", ".", "getArchName", "(", ")", ")", ";", "if", "(", "ArchID", "!=", "", "::", "INVALID", "&&", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "", ")", ")", "ArchFeature", "=", "(", "ArchFeature", "+", "", "+", "", "(", "ArchID", ")", ")", ".", "str", "(", ")", ";", "if", "(", "TT", ".", "isThumb", "(", ")", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}"], "ground_truth": ["if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "{"], "File": "ARMMCTargetDesc24", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80787, "Length": 112, "Cover_Rate": 0.6871165644171779} {"Template_token": ["", "MCAsmInfo", "*", "MAI", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", "||", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "MAI", "=", "new", "MCAsmInfoDarwin", "(", "TheTriple", ")", ";", "else", "if", "(", "TheTriple", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "MAI", "=", "new", "COFFMCAsmInfoMicrosoft", "(", ")", ";", "else", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "MAI", "=", "new", "COFFMCAsmInfoGNU", "(", ")", ";"], "ground_truth": ["else", "MAI", "=", "new", "ELFMCAsmInfo", "(", "TheTriple", ")", ";"], "File": "ARMMCTargetDesc28", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80788, "Length": 67, "Cover_Rate": 0.5491803278688525} {"Template_token": ["", "static", "MCAsmInfo", "*", "createMCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TheTriple", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "MCAsmInfo", "*", "MAI", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", "||", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "MAI", "=", "new", "MCAsmInfoDarwin", "(", "TheTriple", ")", ";", "else", "if", "(", "TheTriple", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "MAI", "=", "new", "COFFMCAsmInfoMicrosoft", "(", ")", ";", "else", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "MAI", "=", "new", "COFFMCAsmInfoGNU", "(", ")", ";", "else", "MAI", "=", "new", "ELFMCAsmInfo", "(", "TheTriple", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "", ",", "true", ")", ";", "MAI", "->", "addInitialFrameState", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "Reg", ",", "", ")", ")", ";", "return", "MAI", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc28", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80789, "Length": 120, "Cover_Rate": 0.9836065573770492} {"Template_token": ["", "MAI", "=", "new", "COFFMCAsmInfoMicrosoft", "(", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "break", ";", "default", ":", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "MAI", "=", "new", "MCAsmInfoDarwin", "(", "TT", ")", ";", "else", "MAI", "=", "new", "ELFMCAsmInfo", "(", "TT", ")", ";", "break", ";", "}", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "", ",", "true", ")", ";"], "ground_truth": ["MAI", "->", "addInitialFrameState", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "Reg", ",", "", ")", ")", ";"], "File": "ARMMCTargetDesc2", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80790, "Length": 77, "Cover_Rate": 0.41397849462365593} {"Template_token": ["", "if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ",", "STI", ")", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc2", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80791, "Length": 23, "Cover_Rate": 0.40350877192982454} {"Template_token": ["", "if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ",", "STI", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMMCTargetDesc2", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80792, "Length": 22, "Cover_Rate": 0.38596491228070173} {"Template_token": ["", "Triple", "TheTriple", "(", "TT", ")", ";", "switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Triple", "::", "MachO", ":", "{", "MCStreamer", "*", "S", "=", "createMachOStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ")", ";", "new", "TargetStreamer", "(", "*", "S", ")", ";", "return", "S", ";", "}", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "", ")", ";", "return", "createWinCOFFStreamer", "(", "Ctx", ",", "MAB", ",", "*", "Emitter", ",", "OS", ")", ";", "case", "Triple", "::", "ELF", ":"], "ground_truth": ["return", "createELFStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ",", "NoExecStack", ",", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", ")", ";"], "File": "ARMMCTargetDesc2", "Func": "createMCStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80793, "Length": 116, "Cover_Rate": 0.7295597484276729} {"Template_token": ["", "void", "LLVMInitializeTargetMC", "(", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "TheLETarget", ",", "createMCAsmInfo", ")", ";", "RegisterMCAsmInfoFn", "Y", "(", "TheBETarget", ",", "createMCAsmInfo", ")", ";", "RegisterMCAsmInfoFn", "A", "(", "TheThumbLETarget", ",", "createMCAsmInfo", ")", ";", "RegisterMCAsmInfoFn", "B", "(", "TheThumbBETarget", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheLETarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheBETarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheThumbLETarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheThumbBETarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheLETarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheBETarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheThumbLETarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheThumbBETarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheLETarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheBETarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheThumbLETarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheThumbBETarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheLETarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheBETarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheThumbLETarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheThumbBETarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheLETarget", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheBETarget", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheThumbLETarget", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheThumbBETarget", ",", "createMCInstrAnalysis", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "TheLETarget", ",", "createLEMCCodeEmitter", ")", ";"], "File": "ARMMCTargetDesc2", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80795, "Length": 234, "Cover_Rate": 0.4895397489539749} {"Template_token": ["", "RegisterMCAsmInfoFn", "A", "(", "TheThumbLETarget", ",", "createMCAsmInfo", ")", ";", "RegisterMCAsmInfoFn", "B", "(", "TheThumbBETarget", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheLETarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheBETarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheThumbLETarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheThumbBETarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheLETarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheBETarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheThumbLETarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheThumbBETarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheLETarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheBETarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheThumbLETarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheThumbBETarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheLETarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheBETarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheThumbLETarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheThumbBETarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheLETarget", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheBETarget", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheThumbLETarget", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheThumbBETarget", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "TheLETarget", ",", "createLEMCCodeEmitter", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "TheBETarget", ",", "createBEMCCodeEmitter", ")", ";"], "File": "ARMMCTargetDesc2", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80796, "Length": 222, "Cover_Rate": 0.46443514644351463} {"Template_token": ["", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'s'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchFeature", "=", "", ";", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'4'", "&&", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", ")", "ArchFeature", "=", "", ";", "}", "if", "(", "isThumb", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "if", "(", "triple", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc2", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80797, "Length": 266, "Cover_Rate": 0.4935064935064935} {"Template_token": ["", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'s'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchFeature", "=", "", ";", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";"], "ground_truth": ["}", "else", "if", "(", "SubVer", "==", "'4'", "&&", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", ")", "ArchFeature", "=", "", ";"], "File": "ARMMCTargetDesc2", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80798, "Length": 215, "Cover_Rate": 0.39888682745825604} {"Template_token": ["", "if", "(", "TheTriple", ".", "isOSNaCl", "(", ")", ")", "{", "MAI", "->", "setExceptionsType", "(", "ExceptionHandling", "::", "DwarfCFI", ")", ";", "MachineLocation", "Dst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "Src", "(", "", ",", "", ")", ";", "MAI", "->", "addInitialFrameState", "(", "", ",", "Dst", ",", "Src", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc30", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80799, "Length": 46, "Cover_Rate": 0.4842105263157895} {"Template_token": ["", "unsigned", "Idx", "=", "", ";", "bool", "isThumb", "=", "false", ";", "if", "(", "Len", ">=", "", "&&", "TT", ".", "substr", "(", "", ",", "", ")", "==", "", ")", "Idx", "=", "", ";", "else", "if", "(", "Len", ">=", "", "&&", "TT", ".", "substr", "(", "", ",", "", ")", "==", "", ")", "{", "isThumb", "=", "true", ";", "if", "(", "Len", ">=", "", "&&", "TT", "[", "", "]", "==", "'v'", ")", "Idx", "=", "", ";", "}", "bool", "NoCPU", "=", "CPU", "==", "", "||", "CPU", ".", "empty", "(", ")", ";", "std", "::", "string", "ArchFeature", ";", "if", "(", "Idx", ")", "{", "unsigned", "SubVer", "=", "TT", "[", "Idx", "]", ";", "if", "(", "SubVer", ">=", "'7'", "&&", "SubVer", "<=", "'9'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'s'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchFeature", "=", "", ";", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'4'", "&&", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", ")", "ArchFeature", "=", "", ";", "}", "if", "(", "isThumb", ")", "{"], "ground_truth": ["if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";"], "File": "ARMMCTargetDesc30", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80800, "Length": 403, "Cover_Rate": 0.8592750533049041} {"Template_token": ["", "static", "MCRegisterInfo", "*", "createMCRegisterInfo", "(", "const", "Triple", "&", "TT", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";"], "ground_truth": ["InitMCRegisterInfo", "(", "X", ",", "", ",", "", ",", "", ",", "", ")", ";"], "File": "ARMMCTargetDesc31", "Func": "createARMMCRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80801, "Length": 38, "Cover_Rate": 0.7169811320754716} {"Template_token": ["", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";"], "ground_truth": ["InitMCRegisterInfo", "(", "X", ",", "", ",", "", ",", "", ",", "", ")", ";"], "File": "ARMMCTargetDesc31", "Func": "createARMMCRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80802, "Length": 22, "Cover_Rate": 0.41509433962264153} {"Template_token": ["", "OpId", "=", "", ";", "break", ";", "}", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "OpId", "]", ".", "OperandType", "!=", "MCOI", "::", "OPERAND_PCREL", ")", "return", "false", ";", "Target", "=", "Addr", "+", "Inst", ".", "getOperand", "(", "OpId", ")", ".", "getImm", "(", ")", "+", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc32", "Func": "evaluateBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80803, "Length": 55, "Cover_Rate": 0.3873239436619718} {"Template_token": ["", "case", "Triple", "::", "SubArch_v6t2", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6k", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6m", ":", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v5te", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v5", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v4t", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "NoSubArch", ":", "break", ";", "}", "if", "(", "isThumb", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc34", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80804, "Length": 148, "Cover_Rate": 0.42165242165242167} {"Template_token": ["", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v5te", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v5", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v4t", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "NoSubArch", ":", "break", ";", "}", "if", "(", "isThumb", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "return", "ArchFeature", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc34", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80805, "Length": 125, "Cover_Rate": 0.3561253561253561} {"Template_token": ["", "if", "(", "Inst", ".", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", "&&", "Desc", ".", "OpInfo", "[", "OpNum", "]", ".", "OperandType", "==", "MCOI", "::", "OPERAND_PCREL", ")", "{", "Imm", "=", "Inst", ".", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "FoundImm", "=", "true", ";", "}", "}", "if", "(", "!", "FoundImm", ")", "return", "false", ";", "uint64_t", "Offset", "=", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "==", "", ")", "?", "", ":", "", ";", "Target", "=", "Addr", "+", "Imm", "+", "Offset", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMMCTargetDesc39", "Func": "evaluateBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80806, "Length": 84, "Cover_Rate": 0.5490196078431373} {"Template_token": ["", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "return", "new", "MCAsmInfoDarwin", "(", ")", ";", "return", "new", "ELFMCAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc3", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80807, "Length": 21, "Cover_Rate": 0.5121951219512195} {"Template_token": ["", "Triple", "TheTriple", "(", "TT", ")", ";"], "ground_truth": ["if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "return", "new", "MCAsmInfoDarwin", "(", ")", ";"], "File": "ARMMCTargetDesc3", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80808, "Length": 20, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "static", "MCRelocationInfo", "*", "createMCRelocationInfo", "(", "StringRef", "TT", ",", "MCContext", "&", "Ctx", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isEnvironmentMachO", "(", ")", ")", "return", "createMachORelocationInfo", "(", "Ctx", ")", ";"], "ground_truth": ["return", "llvm", "::", "createMCRelocationInfo", "(", "TT", ",", "Ctx", ")", ";"], "File": "ARMMCTargetDesc3", "Func": "createARMMCRelocationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80809, "Length": 43, "Cover_Rate": 0.9772727272727273} {"Template_token": ["", "unsigned", "Idx", "=", "", ";", "bool", "isThumb", "=", "false", ";", "if", "(", "Len", ">=", "", "&&", "TT", ".", "substr", "(", "", ",", "", ")", "==", "", ")", "Idx", "=", "", ";", "else", "if", "(", "Len", ">=", "", "&&", "TT", ".", "substr", "(", "", ",", "", ")", "==", "", ")", "{", "isThumb", "=", "true", ";", "if", "(", "Len", ">=", "", "&&", "TT", "[", "", "]", "==", "'v'", ")", "Idx", "=", "", ";", "}", "bool", "NoCPU", "=", "CPU", "==", "", "||", "CPU", ".", "empty", "(", ")", ";", "std", "::", "string", "ArchFeature", ";", "if", "(", "Idx", ")", "{", "unsigned", "SubVer", "=", "TT", "[", "Idx", "]", ";", "if", "(", "SubVer", "==", "'8'", ")", "{", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'7'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";"], "ground_truth": ["}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{"], "File": "ARMMCTargetDesc3", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80810, "Length": 187, "Cover_Rate": 0.38477366255144035} {"Template_token": ["", "return", "new", "ALFWriter", "(", "mii", ",", "mri", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc40", "Func": "createALFWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80811, "Length": 10, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "static", "ALFWriter", "*", "createALFWriter", "(", "const", "MCInstrInfo", "*", "mii", ",", "const", "MCRegisterInfo", "*", "mri", ")", "{"], "ground_truth": ["return", "new", "ALFWriter", "(", "mii", ",", "mri", ")", ";"], "File": "ARMMCTargetDesc40", "Func": "createALFWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80812, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "createWinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "createNullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheLETarget", "(", ")", ",", "createLEAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheBETarget", "(", ")", ",", "createBEAsmBackend", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheThumbLETarget", "(", ")", ",", "createThumbLEAsmBackend", ")", ";"], "File": "ARMMCTargetDesc40", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80813, "Length": 192, "Cover_Rate": 0.6906474820143885} {"Template_token": ["", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "createWinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "createNullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheLETarget", "(", ")", ",", "createLEAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheBETarget", "(", ")", ",", "createBEAsmBackend", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheThumbLETarget", "(", ")", ",", "createThumbLEAsmBackend", ")", ";"], "File": "ARMMCTargetDesc40", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80814, "Length": 160, "Cover_Rate": 0.5755395683453237} {"Template_token": ["", "else", "MAI", "=", "new", "ELFMCAsmInfo", "(", "TheTriple", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "", ",", "true", ")", ";"], "ground_truth": ["MAI", "->", "addInitialFrameState", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "Reg", ",", "", ")", ")", ";"], "File": "ARMMCTargetDesc44", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80815, "Length": 37, "Cover_Rate": 0.3162393162393162} {"Template_token": ["", "MCAsmInfo", "*", "MAI", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", "||", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "MAI", "=", "new", "MCAsmInfoDarwin", "(", "TheTriple", ")", ";", "else", "if", "(", "TheTriple", ".", "isWindowsItaniumEnvironment", "(", ")", ")", "MAI", "=", "new", "COFFMCAsmInfoGNU", "(", ")", ";", "else", "if", "(", "TheTriple", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "MAI", "=", "new", "COFFMCAsmInfoMicrosoft", "(", ")", ";", "else", "MAI", "=", "new", "ELFMCAsmInfo", "(", "TheTriple", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "", ",", "true", ")", ";"], "File": "ARMMCTargetDesc44", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80816, "Length": 79, "Cover_Rate": 0.6752136752136753} {"Template_token": ["", "static", "MCCodeGenInfo", "*", "createMCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "Default", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "RM", "=", "TheTriple", ".", "isOSDarwin", "(", ")", "?", "Reloc", "::", "PIC_", ":", "Reloc", "::", "DynamicNoPIC", ";", "}"], "ground_truth": ["X", "->", "initMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";"], "File": "ARMMCTargetDesc44", "Func": "createARMMCCodeGenInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80817, "Length": 76, "Cover_Rate": 0.95} {"Template_token": ["", "assert", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "llvm", "::", "", "]", "&&", "", ")", ";", "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=", "", "&&", "", ")", ";", "bool", "ListContainsPC", "=", "false", ",", "ListContainsLR", "=", "false", ";", "for", "(", "unsigned", "OI", "=", "", ",", "OE", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OI", "<", "OE", ";", "++", "OI", ")", "{"], "ground_truth": ["assert", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "isReg", "(", ")", "&&", "", ")", ";"], "File": "ARMMCTargetDesc44", "Func": "getARMLoadDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80818, "Length": 78, "Cover_Rate": 0.45348837209302323} {"Template_token": ["", "static", "bool", "getLoadDeprecationInfo", "(", "MCInst", "&", "MI", ",", "MCSubtargetInfo", "&", "STI", ",", "std", "::", "string", "&", "Info", ")", "{", "assert", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "llvm", "::", "", "]", "&&", "", ")", ";", "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=", "", "&&", "", ")", ";", "bool", "ListContainsPC", "=", "false", ",", "ListContainsLR", "=", "false", ";", "for", "(", "unsigned", "OI", "=", "", ",", "OE", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OI", "<", "OE", ";", "++", "OI", ")", "{"], "ground_truth": ["assert", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "isReg", "(", ")", "&&", "", ")", ";"], "File": "ARMMCTargetDesc44", "Func": "getARMLoadDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80819, "Length": 97, "Cover_Rate": 0.563953488372093} {"Template_token": ["", "static", "bool", "getMCRDeprecationInfo", "(", "MCInst", "&", "MI", ",", "MCSubtargetInfo", "&", "STI", ",", "std", "::", "string", "&", "Info", ")", "{", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "llvm", "::", "", "]", "&&", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "&&", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "&&", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", ")", "{", "if", "(", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "Info", "=", "", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "Info", "=", "", ";", "return", "true", ";", "}", "}", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", ")", "{"], "ground_truth": ["Info", "=", "", ";"], "File": "ARMMCTargetDesc44", "Func": "getMCRDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80820, "Length": 268, "Cover_Rate": 0.9605734767025089} {"Template_token": ["", "Triple", "triple", "(", "TT", ")", ";", "bool", "isThumb", "=", "triple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", "||", "triple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ";", "bool", "NoCPU", "=", "CPU", "==", "", "||", "CPU", ".", "empty", "(", ")", ";", "std", "::", "string", "ArchFeature", ";", "switch", "(", "triple", ".", "getSubArch", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Triple", "::", "SubArch_v8", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v8_1a", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7m", ":", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7em", ":"], "ground_truth": ["if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";"], "File": "ARMMCTargetDesc44", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80821, "Length": 142, "Cover_Rate": 0.4} {"Template_token": ["", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v8_1a", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7m", ":", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7em", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7s", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6t2", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6k", ":"], "ground_truth": ["ArchFeature", "=", "", ";"], "File": "ARMMCTargetDesc44", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80822, "Length": 132, "Cover_Rate": 0.37183098591549296} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "createWinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "createNullTargetStreamer", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";"], "File": "ARMMCTargetDesc46", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80823, "Length": 92, "Cover_Rate": 0.3445692883895131} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheLETarget", "(", ")", ",", "createLEAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheBETarget", "(", ")", ",", "createBEAsmBackend", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheThumbLETarget", "(", ")", ",", "createThumbLEAsmBackend", ")", ";"], "File": "ARMMCTargetDesc46", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80824, "Length": 110, "Cover_Rate": 0.41198501872659177} {"Template_token": ["", "void", "LLVMInitializeTargetMC", "(", ")", "{", "for", "(", "Target", "*", "T", ":", "{", "&", "TheLETarget", ",", "&", "TheBETarget", ",", "&", "TheThumbLETarget", ",", "&", "TheThumbBETarget", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "*", "T", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "createWinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "createNullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "TheLETarget", ",", "&", "TheThumbLETarget", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";"], "ground_truth": ["for", "(", "Target", "*", "T", ":", "{", "&", "TheBETarget", ",", "&", "TheThumbBETarget", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";"], "File": "ARMMCTargetDesc55", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80825, "Length": 206, "Cover_Rate": 0.8477366255144033} {"Template_token": ["", "Triple", "triple", "(", "TT", ")", ";", "bool", "isThumb", "=", "triple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", "||", "triple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ";", "bool", "NoCPU", "=", "CPU", "==", "", "||", "CPU", ".", "empty", "(", ")", ";", "std", "::", "string", "ArchFeature", ";", "switch", "(", "triple", ".", "getSubArch", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Triple", "::", "SubArch_v8", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7m", ":", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7em", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7s", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6t2", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6m", ":", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6", ":"], "ground_truth": ["ArchFeature", "=", "", ";"], "File": "ARMMCTargetDesc57", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80826, "Length": 212, "Cover_Rate": 0.6563467492260062} {"Template_token": ["", "case", "Triple", "::", "SubArch_v6m", ":", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v5te", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v5", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v4t", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "NoSubArch", ":", "break", ";", "}", "if", "(", "isThumb", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc57", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80827, "Length": 99, "Cover_Rate": 0.3065015479876161} {"Template_token": ["", "}", "bool", "NoCPU", "=", "CPU", "==", "", "||", "CPU", ".", "empty", "(", ")", ";", "std", "::", "string", "ArchFeature", ";", "if", "(", "Idx", ")", "{", "unsigned", "SubVer", "=", "TT", "[", "Idx", "]", ";", "if", "(", "SubVer", "==", "'8'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'7'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'s'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMMCTargetDesc58", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80828, "Length": 174, "Cover_Rate": 0.3515151515151515} {"Template_token": ["", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'s'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchFeature", "=", "", ";", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'4'", "&&", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", ")", "ArchFeature", "=", "", ";", "}", "if", "(", "isThumb", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "if", "(", "triple", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc58", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80829, "Length": 258, "Cover_Rate": 0.5212121212121212} {"Template_token": ["", "}", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "", ")", ";", "return", "createWinCOFFStreamer", "(", "Ctx", ",", "MAB", ",", "*", "Emitter", ",", "OS", ")", ";", "case", "Triple", "::", "ELF", ":", "return", "createELFStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ",", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMMCTargetDesc59", "Func": "createMCStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80830, "Length": 61, "Cover_Rate": 0.3961038961038961} {"Template_token": ["", "switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Triple", "::", "MachO", ":", "{", "MCStreamer", "*", "S", "=", "createMachOStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ")", ";", "new", "TargetStreamer", "(", "*", "S", ")", ";", "return", "S", ";", "}", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "", ")", ";", "return", "createWinCOFFStreamer", "(", "Ctx", ",", "MAB", ",", "*", "Emitter", ",", "OS", ")", ";", "case", "Triple", "::", "ELF", ":"], "ground_truth": ["return", "createELFStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ",", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", ")", ";"], "File": "ARMMCTargetDesc59", "Func": "createMCStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80831, "Length": 108, "Cover_Rate": 0.7012987012987013} {"Template_token": ["", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "MAI", "=", "new", "MCAsmInfoDarwin", "(", ")", ";", "else", "MAI", "=", "new", "ELFMCAsmInfo", "(", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "", ",", "true", ")", ";"], "File": "ARMMCTargetDesc5", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80832, "Length": 35, "Cover_Rate": 0.43209876543209874} {"Template_token": ["", "RegisterMCAsmInfoFn", "A", "(", "TheTarget", ",", "createMCAsmInfo", ")", ";", "RegisterMCAsmInfoFn", "B", "(", "TheThumbTarget", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheTarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheThumbTarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheTarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheThumbTarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheTarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheThumbTarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheTarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheThumbTarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheTarget", ",", "createMCInstrAnalysis", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheThumbTarget", ",", "createMCInstrAnalysis", ")", ";"], "File": "ARMMCTargetDesc5", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80833, "Length": 110, "Cover_Rate": 0.49107142857142855} {"Template_token": ["", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchFeature", "=", "", ";", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'4'", "&&", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", ")", "ArchFeature", "=", "", ";", "}", "if", "(", "isThumb", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "if", "(", "triple", ".", "isOSNaCl", "(", ")", ")", "{"], "ground_truth": ["if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";"], "File": "ARMMCTargetDesc5", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80834, "Length": 227, "Cover_Rate": 0.4690082644628099} {"Template_token": ["", "if", "(", "SubVer", ">=", "'7'", "&&", "SubVer", "<=", "'9'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "ArchFeature", "=", "", ";", "}", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchFeature", "=", "", ";", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'4'", "&&", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", ")", "ArchFeature", "=", "", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc60", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80835, "Length": 210, "Cover_Rate": 0.546875} {"Template_token": ["", "MAI", "->", "setExceptionsType", "(", "ExceptionHandling", "::", "DwarfCFI", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "", ",", "true", ")", ";", "MAI", "->", "addInitialFrameState", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "", ",", "Reg", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc61", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80836, "Length": 38, "Cover_Rate": 0.3958333333333333} {"Template_token": ["", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "return", "new", "MCAsmInfoDarwin", "(", ")", ";", "ELFMCAsmInfo", "*", "MAI", "=", "new", "ELFMCAsmInfo", "(", ")", ";"], "ground_truth": ["if", "(", "TheTriple", ".", "isOSNaCl", "(", ")", ")", "{"], "File": "ARMMCTargetDesc61", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80837, "Length": 32, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "auto", "*", "Exp", "=", "new", "", "(", "S", ".", "getContext", "(", ")", ",", "std", "::", "move", "(", "RegInfo", ")", ",", "std", "::", "move", "(", "InstInfo", ")", ")", ";"], "ground_truth": ["S", ".", "setNaClExpander", "(", "Exp", ")", ";"], "File": "ARMMCTargetDesc62", "Func": "createARMMCNaClExpander", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80838, "Length": 35, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "auto", "*", "Exp", "=", "new", "", "(", "S", ".", "getContext", "(", ")", ",", "std", "::", "move", "(", "RegInfo", ")", ",", "std", "::", "move", "(", "InstInfo", ")", ")", ";", "S", ".", "setNaClExpander", "(", "Exp", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc62", "Func": "createARMMCNaClExpander", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80839, "Length": 36, "Cover_Rate": 0.5538461538461539} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "TheLETarget", ",", "&", "TheThumbLETarget", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "TheBETarget", ",", "&", "TheThumbBETarget", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheLETarget", ",", "createLEAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheBETarget", ",", "createBEAsmBackend", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheThumbLETarget", ",", "createThumbLEAsmBackend", ")", ";"], "File": "ARMMCTargetDesc62", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80840, "Length": 86, "Cover_Rate": 0.3269961977186312} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "createWinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCNaClExpander", "(", "*", "T", ",", "createMCNaClExpander", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "createNullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "TheLETarget", ",", "&", "TheThumbLETarget", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "TheBETarget", ",", "&", "TheThumbBETarget", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheLETarget", ",", "createLEAsmBackend", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheBETarget", ",", "createBEAsmBackend", ")", ";"], "File": "ARMMCTargetDesc62", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80841, "Length": 179, "Cover_Rate": 0.6806083650190115} {"Template_token": ["", "if", "(", "ArchID", "!=", "", "&&", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "", ")", ")", "ArchFeature", "=", "(", "ArchFeature", "+", "", "+", "", "(", "ArchID", ")", ")", ".", "str", "(", ")", ";", "if", "(", "isThumb", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";"], "ground_truth": ["else", "ArchFeature", "+=", "", ";"], "File": "ARMMCTargetDesc63", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80842, "Length": 84, "Cover_Rate": 0.5562913907284768} {"Template_token": ["", "static", "MCCodeGenInfo", "*", "createMCCodeGenInfo", "(", "const", "Triple", "&", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";"], "ground_truth": ["X", "->", "initMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";"], "File": "ARMMCTargetDesc64", "Func": "createARMMCCodeGenInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80843, "Length": 46, "Cover_Rate": 0.92} {"Template_token": ["", "std", "::", "string", "_MC", "::", "ParseTriple", "(", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{", "Triple", "triple", "(", "TT", ")", ";", "bool", "isThumb", "=", "triple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", "||", "triple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ";", "bool", "NoCPU", "=", "CPU", "==", "", "||", "CPU", ".", "empty", "(", ")", ";", "std", "::", "string", "ArchFeature", ";", "switch", "(", "triple", ".", "getSubArch", "(", ")", ")", "{", "case", "Triple", "::", "SubArch_v8", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7m", ":", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7em", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7s", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6t2", ":", "ArchFeature", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMMCTargetDesc66", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80844, "Length": 186, "Cover_Rate": 0.5886075949367089} {"Template_token": ["", "unsigned", "Len", "=", "TT", ".", "size", "(", ")", ";", "unsigned", "Idx", "=", "", ";", "bool", "isThumb", "=", "false", ";", "if", "(", "Len", ">=", "", "&&", "TT", ".", "substr", "(", "", ",", "", ")", "==", "", ")", "Idx", "=", "", ";", "else", "if", "(", "Len", ">=", "", "&&", "TT", ".", "substr", "(", "", ",", "", ")", "==", "", ")", "{", "isThumb", "=", "true", ";", "if", "(", "Len", ">=", "", "&&", "TT", "[", "", "]", "==", "'v'", ")", "Idx", "=", "", ";", "}", "bool", "NoCPU", "=", "CPU", "==", "", "||", "CPU", ".", "empty", "(", ")", ";", "std", "::", "string", "ArchFeature", ";", "if", "(", "Idx", ")", "{", "unsigned", "SubVer", "=", "TT", "[", "Idx", "]", ";", "if", "(", "SubVer", ">=", "'7'", "&&", "SubVer", "<=", "'9'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'s'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchFeature", "=", "", ";", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'4'", "&&", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", ")", "ArchFeature", "=", "", ";", "}", "if", "(", "isThumb", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "if", "(", "triple", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc71", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80845, "Length": 453, "Cover_Rate": 0.949685534591195} {"Template_token": ["", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "MAI", ",", "MRI", ",", "STI", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMMCTargetDesc73", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80846, "Length": 49, "Cover_Rate": 0.98} {"Template_token": ["", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7s", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6t2", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6k", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6m", ":", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v5te", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v5", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v4t", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "NoSubArch", ":", "break", ";", "}", "if", "(", "isThumb", ")", "{"], "ground_truth": ["if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";"], "File": "ARMMCTargetDesc", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80848, "Length": 162, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "O", "<<", "", "", "", "", ";", "O", "<<", "", ";", "O", "<<", "", "", "", "", ";", "O", "<<", "", "", "", "", "", ";", "O", "<<", "", "", "", "", "", ";", "O", "<<", "", "", "", "", "", ";", "O", "<<", "", ";"], "ground_truth": ["O", "<<", "", "", "", "", "", ";"], "File": "ARMNaClHeaders1", "Func": "EmitSFIHeaders", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80849, "Length": 54, "Cover_Rate": 0.375} {"Template_token": ["", "O", "<<", "", "", "", "", ";", "O", "<<", "", "", "", "", ";", "O", "<<", "", "", "", "", ";", "O", "<<", "", "", "", "", ";", "O", "<<", "", ";", "if", "(", "FlagSfiZeroMask", ")", "{", "O", "<<", "", "", "", "", ";", "O", "<<", "", "", "", "", ";", "O", "<<", "", "", "", "", ";", "}", "else", "{", "O", "<<", "", "", "", "", ";", "O", "<<", "", "", "", "", ";", "O", "<<", "", "", "", "", ";", "}", "O", "<<", "", ";", "if", "(", "FlagSfiBranch", ")", "{", "O", "<<", "", "", "", "", ";", "O", "<<", "", "", "", "", "", ";", "O", "<<", "", "", "", "", "", ";", "O", "<<", "", "", "", "", "", ";", "}", "if", "(", "FlagSfiStore", ")", "{", "O", "<<", "", ";", "O", "<<", "", "", "", "", "", ";", "O", "<<", "", "", "", "", "", ";", "}", "else", "{", "O", "<<", "", "", "", ";", "O", "<<", "", "", "", ";", "}", "O", "<<", "", ";", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "ARMNaClHeaders", "Func": "EmitSFIHeaders", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80850, "Length": 174, "Cover_Rate": 0.7341772151898734} {"Template_token": ["", "NaClRewritePass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMNaClRewritePass", "Func": "ARMNaClRewritePass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80851, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "NaClRewritePass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMNaClRewritePass", "Func": "ARMNaClRewritePass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80852, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMNaClRewritePass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80854, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["default", ":", "return", "false", ";"], "File": "ARMNaClRewritePass", "Func": "IsDirectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80855, "Length": 14, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "static", "bool", "IsIndirectCall", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMNaClRewritePass", "Func": "IsIndirectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80856, "Length": 20, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "MI", ".", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMNaClRewritePass", "Func": "IsIndirectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80857, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMNaClRewritePass", "Func": "IsIndirectJump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80858, "Length": 16, "Cover_Rate": 0.41025641025641024} {"Template_token": ["", "static", "bool", "IsReturn", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", ";"], "ground_truth": ["}"], "File": "ARMNaClRewritePass", "Func": "IsReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80859, "Length": 22, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", ";"], "ground_truth": ["}"], "File": "ARMNaClRewritePass", "Func": "IsReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80860, "Length": 12, "Cover_Rate": 0.5} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMOptimizeBarriersPass15", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80861, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "ARMOptimizeBarriersPass15", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80862, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "ToRemove", ";", "int64_t", "DMBType", "=", "-", "", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "bool", "IsRemovableNextDMB", "=", "false", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "IsRemovableNextDMB", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "DMBType", ")", "{", "ToRemove", ".", "push_back", "(", "&", "MI", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMOptimizeBarriersPass15", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80863, "Length": 95, "Cover_Rate": 0.4947916666666667} {"Template_token": ["", "if", "(", "IsRemovableNextDMB", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "DMBType", ")", "{", "ToRemove", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "DMBType", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "}", "}", "else", "{", "IsRemovableNextDMB", "=", "true", ";", "DMBType", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "}", "}", "else", "if", "(", "!", "CanMovePastDMB", "(", "&", "MI", ")", ")", "{", "IsRemovableNextDMB", "=", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMOptimizeBarriersPass1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80864, "Length": 85, "Cover_Rate": 0.49707602339181284} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMOptimizeBarriersPass7", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80866, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "std", "::", "vector", "<", "MachineInstr", "*", ">", "ToRemove", ";", "int64_t", "DMBType", "=", "-", "", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "bool", "IsRemovableNextDMB", "=", "false", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "IsRemovableNextDMB", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "DMBType", ")", "{", "ToRemove", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "DMBType", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "ARMOptimizeBarriersPass8", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80867, "Length": 98, "Cover_Rate": 0.5077720207253886} {"Template_token": ["", "OptimizeBarriersPass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMOptimizeBarriersPass", "Func": "ARMOptimizeBarriersPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80868, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "OptimizeBarriersPass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMOptimizeBarriersPass", "Func": "ARMOptimizeBarriersPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80869, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "CanMovePastDMB", "(", "const", "MachineInstr", "*", "MI", ")", "{", "return", "!", "(", "MI", "->", "mayLoad", "(", ")", "||", "MI", "->", "mayStore", "(", ")", "||", "MI", "->", "hasUnmodeledSideEffects", "(", ")", "||", "MI", "->", "isCall", "(", ")", "||", "MI", "->", "isReturn", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMOptimizeBarriersPass", "Func": "CanMovePastDMB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80870, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createOptimizeBarriersPass", "(", ")", "{", "return", "new", "OptimizeBarriersPass", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMOptimizeBarriersPass", "Func": "createARMOptimizeBarriersPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80872, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "OptimizeBarriersPass", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMOptimizeBarriersPass", "Func": "createARMOptimizeBarriersPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80873, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "ARMOptimizeBarriersPass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80874, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "initializePagerandoOptimizerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMPagerandoOptimizer", "Func": "ARMPagerandoOptimizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80876, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "void", "PagerandoOptimizer", "::", "changeToPCRelativeCall", "(", "MachineInstr", "*", "MI", ",", "const", "Function", "*", "Callee", ")", "{", "auto", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "auto", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "auto", "&", "C", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "auto", "&", "AFI", "=", "*", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "auto", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "auto", "&", "TLI", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getTargetLowering", "(", ")", ";", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "isThumb", "=", "AFI", ".", "isThumbFunction", "(", ")", ";", "auto", "Label", "=", "AFI", ".", "createPICLabelUId", "(", ")", ";", "auto", "PCAdj", "=", "isThumb", "?", "", ":", "", ";", "auto", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "Callee", ",", "Label", ",", "", ",", "PCAdj", ",", "", ",", "false", ")", ";", "auto", "Alignment", "=", "DL", ".", "getPrefTypeAlignment", "(", "Type", "::", "getInt32PtrTy", "(", "C", ")", ")", ";", "auto", "Index", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstantPoolIndex", "(", "CPV", ",", "Alignment", ")", ";", "auto", "Opc", "=", "AFI", ".", "isThumb2Function", "(", ")", "?", "", ":", "", ";", "auto", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opc", ")", ",", "OffsetReg", ")", ".", "addConstantPoolIndex", "(", "Index", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMPagerandoOptimizer", "Func": "changeToPCRelativeCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80878, "Length": 272, "Cover_Rate": 0.7010309278350515} {"Template_token": ["", "return", "new", "PagerandoOptimizer", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMPagerandoOptimizer", "Func": "createARMPagerandoOptimizerPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80879, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "cast", "<", "Function", ">", "(", "CPC", "->", "getGV", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMPagerandoOptimizer", "Func": "getCallee", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80881, "Length": 14, "Cover_Rate": 0.32558139534883723} {"Template_token": ["", "static", "const", "Function", "*", "getCallee", "(", "const", "MachineConstantPoolEntry", "&", "E", ")", "{"], "ground_truth": ["auto", "*", "CPC", "=", "static_cast", "<", "ConstantPoolConstant", "*", ">", "(", "E", ".", "Val", ".", "MachineCPVal", ")", ";"], "File": "ARMPagerandoOptimizer", "Func": "getCallee", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80882, "Length": 29, "Cover_Rate": 0.6744186046511628} {"Template_token": ["", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "MI", ".", "getNumOperands", "(", ")", ">", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isCPI", "(", ")", ")", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";"], "ground_truth": ["return", "-", "", ";"], "File": "ARMPagerandoOptimizer", "Func": "getCPIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80883, "Length": 43, "Cover_Rate": 0.7962962962962963} {"Template_token": ["", "MachineFunctionProperties", "getRequiredProperties", "(", ")", "const", "override", "{", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "TracksLiveness", ")", ";"], "ground_truth": ["}"], "File": "ARMPagerandoOptimizer", "Func": "getRequiredProperties", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80884, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "TracksLiveness", ")", ";"], "ground_truth": ["}"], "File": "ARMPagerandoOptimizer", "Func": "getRequiredProperties", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80885, "Length": 15, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "return", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["}"], "File": "ARMPagerandoOptimizer", "Func": "isBXCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80886, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "if", "(", "!", "CPC", ")", "return", "false", ";", "auto", "M", "=", "CPC", "->", "getModifier", "(", ")", ";", "auto", "*", "F", "=", "dyn_cast_or_null", "<", "Function", ">", "(", "CPC", "->", "getGV", "(", ")", ")", ";"], "ground_truth": ["return", "(", "M", "==", "", "||", "M", "==", "", ")", "&&", "F", "&&", "F", "->", "getSectionPrefix", "(", ")", "==", "BinPrefix", ";"], "File": "ARMPagerandoOptimizer", "Func": "isIntraBin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80888, "Length": 54, "Cover_Rate": 0.4778761061946903} {"Template_token": ["", "auto", "*", "CPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "E", ".", "Val", ".", "MachineCPVal", ")", ";", "auto", "*", "CPC", "=", "dyn_cast", "<", "ConstantPoolConstant", ">", "(", "CPV", ")", ";"], "ground_truth": ["if", "(", "!", "CPC", ")", "return", "false", ";"], "File": "ARMPagerandoOptimizer", "Func": "isIntraBin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80889, "Length": 37, "Cover_Rate": 0.3274336283185841} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Queue", "{", "MI", "}", ";", "while", "(", "!", "Queue", ".", "empty", "(", ")", ")", "{", "MI", "=", "Queue", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "MI", "->", "isCall", "(", ")", ")", "{", "for", "(", "auto", "&", "Op", ":", "MI", "->", "defs", "(", ")", ")", "{", "for", "(", "auto", "&", "User", ":", "MRI", ".", "use_instructions", "(", "Op", ".", "getReg", "(", ")", ")", ")", "Queue", ".", "push_back", "(", "&", "User", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "else", "if", "(", "isBXCall", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "changeToPCRelativeCall", "(", "MI", ",", "Callee", ")", ";", "}", "else", "{", "replaceWithDirectCall", "(", "MI", ",", "Callee", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMPagerandoOptimizer", "Func": "optimizeCalls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80890, "Length": 119, "Cover_Rate": 0.7828947368421053} {"Template_token": ["", "void", "PagerandoOptimizer", "::", "optimizeCalls", "(", "MachineInstr", "*", "MI", ",", "const", "Function", "*", "Callee", ")", "{", "auto", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Queue", "{", "MI", "}", ";", "while", "(", "!", "Queue", ".", "empty", "(", ")", ")", "{", "MI", "=", "Queue", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "MI", "->", "isCall", "(", ")", ")", "{", "for", "(", "auto", "&", "Op", ":", "MI", "->", "defs", "(", ")", ")", "{", "for", "(", "auto", "&", "User", ":", "MRI", ".", "use_instructions", "(", "Op", ".", "getReg", "(", ")", ")", ")", "Queue", ".", "push_back", "(", "&", "User", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "else", "if", "(", "isBXCall", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "changeToPCRelativeCall", "(", "MI", ",", "Callee", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMPagerandoOptimizer", "Func": "optimizeCalls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80891, "Length": 142, "Cover_Rate": 0.9342105263157895} {"Template_token": ["", "auto", "&", "TII", "=", "*", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "auto", "Opc", "=", "toDirectCall", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opc", ")", ")", ";", "int", "SkipOps", "=", "", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "auto", "CondOp", "=", "predOps", "(", "", ")", ";", "MIB", ".", "add", "(", "CondOp", ")", ";", "SkipOps", "+=", "CondOp", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMPagerandoOptimizer", "Func": "replaceWithDirectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80892, "Length": 95, "Cover_Rate": 0.5459770114942529} {"Template_token": ["", "auto", "&", "TII", "=", "*", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "auto", "Opc", "=", "toDirectCall", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opc", ")", ")", ";", "int", "SkipOps", "=", "", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "auto", "CondOp", "=", "predOps", "(", "", ")", ";", "MIB", ".", "add", "(", "CondOp", ")", ";"], "ground_truth": ["SkipOps", "+=", "CondOp", ".", "size", "(", ")", ";"], "File": "ARMPagerandoOptimizer", "Func": "replaceWithDirectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80893, "Length": 94, "Cover_Rate": 0.5402298850574713} {"Template_token": ["", "return", "false", ";", "}", "auto", "BinPrefix", "=", "F", ".", "getSectionPrefix", "(", ")", ".", "getValue", "(", ")", ";", "auto", "&", "CPEntries", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "SmallSet", "<", "int", ",", "", ">", "CPIndices", ";", "int", "Index", "=", "", ";", "for", "(", "auto", "&", "E", ":", "CPEntries", ")", "{", "if", "(", "isIntraBin", "(", "E", ",", "BinPrefix", ")", ")", "CPIndices", ".", "insert", "(", "Index", ")", ";", "Index", "++", ";", "}", "if", "(", "CPIndices", ".", "empty", "(", ")", ")", "return", "false", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "Uses", ";", "for", "(", "auto", "&", "BB", ":", "MF", ")", "{"], "ground_truth": ["for", "(", "auto", "&", "MI", ":", "BB", ")", "{"], "File": "ARMPagerandoOptimizer", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80894, "Length": 111, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "!", "F", ".", "isPagerando", "(", ")", "||", "skipFunction", "(", "F", ")", ")", "{", "return", "false", ";", "}", "auto", "BinPrefix", "=", "F", ".", "getSectionPrefix", "(", ")", ".", "getValue", "(", ")", ";", "auto", "&", "CPEntries", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "SmallSet", "<", "int", ",", "", ">", "CPIndices", ";", "int", "Index", "=", "", ";", "for", "(", "auto", "&", "E", ":", "CPEntries", ")", "{", "if", "(", "isIntraBin", "(", "E", ",", "BinPrefix", ")", ")", "CPIndices", ".", "insert", "(", "Index", ")", ";", "Index", "++", ";", "}", "if", "(", "CPIndices", ".", "empty", "(", ")", ")", "return", "false", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "Uses", ";", "for", "(", "auto", "&", "BB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "BB", ")", "{", "int", "Index", "=", "getCPIndex", "(", "MI", ")", ";", "if", "(", "CPIndices", ".", "count", "(", "Index", ")", ")", "Uses", ".", "push_back", "(", "&", "MI", ")", ";", "}", "}", "for", "(", "auto", "*", "MI", ":", "Uses", ")", "{", "int", "Index", "=", "getCPIndex", "(", "*", "MI", ")", ";", "auto", "*", "Callee", "=", "getCallee", "(", "CPEntries", "[", "Index", "]", ")", ";"], "ground_truth": ["optimizeCalls", "(", "MI", ",", "Callee", ")", ";"], "File": "ARMPagerandoOptimizer", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80895, "Length": 190, "Cover_Rate": 0.8558558558558559} {"Template_token": ["", "static", "unsigned", "toDirectCall", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "ARMPagerandoOptimizer", "Func": "toDirectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80896, "Length": 25, "Cover_Rate": 0.4807692307692308} {"Template_token": ["", "if", "(", "Exchange", ")", "Mul1", "->", "Exchange", "=", "true", ";", "MulPairs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Mul0", ",", "Mul1", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP10", "Func": "AddMulPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80897, "Length": 25, "Cover_Rate": 0.3246753246753247} {"Template_token": ["", "if", "(", "Exchange", ")", "Mul1", "->", "Exchange", "=", "true", ";", "MulPairs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Mul0", ",", "Mul1", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP10", "Func": "AddMulPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80898, "Length": 25, "Cover_Rate": 0.3246753246753247} {"Template_token": ["", "}", "}", "else", "if", "(", "AreSequentialLoads", "(", "Ld1", ",", "Ld0", ",", "PMul0", "->", "VecLd", ")", "&&", "AreSequentialLoads", "(", "Ld2", ",", "Ld3", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "R", ".", "AddMulPair", "(", "PMul1", ",", "PMul0", ",", "true", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "MulCandList", "&", "Muls", "=", "R", ".", "getMuls", "(", ")", ";", "const", "unsigned", "Elems", "=", "Muls", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Elems", ";", "++", "i", ")", "{", "MulCandidate", "*", "PMul0", "=", "static_cast", "<", "MulCandidate", "*", ">", "(", "Muls", "[", "i", "]", ".", "get", "(", ")", ")", ";", "if", "(", "PMul0", "->", "Paired", ")", "continue", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "Elems", ";", "++", "j", ")", "{", "if", "(", "i", "==", "j", ")", "continue", ";", "MulCandidate", "*", "PMul1", "=", "static_cast", "<", "MulCandidate", "*", ">", "(", "Muls", "[", "j", "]", ".", "get", "(", ")", ")", ";", "if", "(", "PMul1", "->", "Paired", ")", "continue", ";", "const", "Instruction", "*", "Mul0", "=", "PMul0", "->", "Root", ";", "const", "Instruction", "*", "Mul1", "=", "PMul1", "->", "Root", ";"], "ground_truth": ["if", "(", "Mul0", "==", "Mul1", ")", "continue", ";"], "File": "ARMParallelDSP10", "Func": "CreateParallelPairs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80899, "Length": 215, "Cover_Rate": 0.4378818737270876} {"Template_token": ["", "LoadInst", "*", "ParallelDSP", "::", "CreateWideLoad", "(", "MemInstList", "&", "Loads", ",", "IntegerType", "*", "LoadTy", ")", "{", "assert", "(", "Loads", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "LoadInst", "*", "Base", "=", "Loads", "[", "", "]", ";", "LoadInst", "*", "Offset", "=", "Loads", "[", "", "]", ";", "Instruction", "*", "BaseSExt", "=", "dyn_cast", "<", "SExtInst", ">", "(", "Base", "->", "user_back", "(", ")", ")", ";", "Instruction", "*", "OffsetSExt", "=", "dyn_cast", "<", "SExtInst", ">", "(", "Offset", "->", "user_back", "(", ")", ")", ";", "assert", "(", "(", "BaseSExt", "&&", "OffsetSExt", ")", "&&", "", ")", ";", "std", "::", "function", "<", "void", "(", "Value", "*", ",", "Value", "*", ")", ">", "MoveBefore", "=", "[", "&", "]", "(", "Value", "*", "A", ",", "Value", "*", "B", ")", "->", "void", "{", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "A", ")", "||", "!", "isa", "<", "Instruction", ">", "(", "B", ")", ")", "return", ";", "auto", "*", "Source", "=", "cast", "<", "Instruction", ">", "(", "A", ")", ";", "auto", "*", "Sink", "=", "cast", "<", "Instruction", ">", "(", "B", ")", ";", "if", "(", "DT", "->", "dominates", "(", "Source", ",", "Sink", ")", "||", "Source", "->", "getParent", "(", ")", "!=", "Sink", "->", "getParent", "(", ")", "||", "isa", "<", "PHINode", ">", "(", "Source", ")", "||", "isa", "<", "PHINode", ">", "(", "Sink", ")", ")", "return", ";", "Source", "->", "moveBefore", "(", "Sink", ")", ";", "for", "(", "auto", "&", "Op", ":", "Source", "->", "operands", "(", ")", ")", "MoveBefore", "(", "Op", ",", "Source", ")", ";", "}", ";", "LoadInst", "*", "DomLoad", "=", "DT", "->", "dominates", "(", "Base", ",", "Offset", ")", "?", "Base", ":", "Offset", ";", "IRBuilder", "<", "NoFolder", ">", "IRB", "(", "DomLoad", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "DomLoad", ")", ")", ";"], "ground_truth": ["const", "unsigned", "AddrSpace", "=", "DomLoad", "->", "getPointerAddressSpace", "(", ")", ";"], "File": "ARMParallelDSP10", "Func": "CreateWideLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80900, "Length": 282, "Cover_Rate": 0.5183823529411765} {"Template_token": ["", "}", ";", "LoadInst", "*", "DomLoad", "=", "DT", "->", "dominates", "(", "Base", ",", "Offset", ")", "?", "Base", ":", "Offset", ";", "IRBuilder", "<", "NoFolder", ">", "IRB", "(", "DomLoad", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "DomLoad", ")", ")", ";", "const", "unsigned", "AddrSpace", "=", "DomLoad", "->", "getPointerAddressSpace", "(", ")", ";", "Value", "*", "VecPtr", "=", "IRB", ".", "CreateBitCast", "(", "Base", "->", "getPointerOperand", "(", ")", ",", "LoadTy", "->", "getPointerTo", "(", "AddrSpace", ")", ")", ";", "LoadInst", "*", "WideLoad", "=", "IRB", ".", "CreateAlignedLoad", "(", "LoadTy", ",", "VecPtr", ",", "Base", "->", "getAlign", "(", ")", ")", ";", "MoveBefore", "(", "Base", "->", "getPointerOperand", "(", ")", ",", "VecPtr", ")", ";", "MoveBefore", "(", "VecPtr", ",", "WideLoad", ")", ";", "Value", "*", "Bottom", "=", "IRB", ".", "CreateTrunc", "(", "WideLoad", ",", "Base", "->", "getType", "(", ")", ")", ";", "Value", "*", "NewBaseSExt", "=", "IRB", ".", "CreateSExt", "(", "Bottom", ",", "BaseSExt", "->", "getType", "(", ")", ")", ";", "BaseSExt", "->", "replaceAllUsesWith", "(", "NewBaseSExt", ")", ";", "IntegerType", "*", "OffsetTy", "=", "cast", "<", "IntegerType", ">", "(", "Offset", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["Value", "*", "ShiftVal", "=", "ConstantInt", "::", "get", "(", "LoadTy", ",", "OffsetTy", "->", "getBitWidth", "(", ")", ")", ";"], "File": "ARMParallelDSP10", "Func": "CreateWideLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80901, "Length": 183, "Cover_Rate": 0.33639705882352944} {"Template_token": ["", "void", "dump", "(", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "Add", ":", "Adds", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "*", "Add", "<<", "", ")", ";", "for", "(", "auto", "&", "Mul", ":", "Muls", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "*", "Mul", "->", "Root", "<<", "", "<<", "", "<<", "*", "Mul", "->", "LHS", "<<", "", "<<", "", "<<", "*", "Mul", "->", "RHS", "<<", "", ")", ";", "LLVM_DEBUG", "(", "if", "(", "Acc", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Acc", "<<", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP10", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80902, "Length": 93, "Cover_Rate": 1.0} {"Template_token": ["", "SetVector", "<", "Instruction", "*", ">", "&", "getAdds", "(", ")", "{", "return", "Adds", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP10", "Func": "getAdds", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80903, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "LoadInst", "*", "getBaseLoad", "(", ")", "const", "{"], "ground_truth": ["return", "VecLd", ".", "front", "(", ")", ";"], "File": "ARMParallelDSP10", "Func": "getBaseLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80904, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "return", "VecLd", ".", "front", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP10", "Func": "getBaseLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80905, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "return", "MulPairs", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP10", "Func": "getMulPairs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80906, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "MulPairList", "&", "getMulPairs", "(", ")", "{", "return", "MulPairs", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP10", "Func": "getMulPairs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80907, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Root", "->", "getType", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP10", "Func": "getType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80908, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "Type", "*", "getType", "(", ")", "const", "{", "return", "Root", "->", "getType", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP10", "Func": "getType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80909, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "}", "else", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Mul", ")", "return", "I", ";", "}", "return", "nullptr", ";", "}", ";", "auto", "InsertMul", "=", "[", "this", "]", "(", "Instruction", "*", "I", ")", "{", "Value", "*", "LHS", "=", "cast", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", "->", "getOperand", "(", "", ")", ";", "Value", "*", "RHS", "=", "cast", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", "->", "getOperand", "(", "", ")", ";", "Muls", ".", "push_back", "(", "std", "::", "make_unique", "<", "MulCandidate", ">", "(", "I", ",", "LHS", ",", "RHS", ")", ")", ";", "}", ";", "for", "(", "auto", "*", "Add", ":", "Adds", ")", "{", "if", "(", "Add", "==", "Acc", ")", "continue", ";", "if", "(", "auto", "*", "Mul", "=", "GetMulOperand", "(", "Add", "->", "getOperand", "(", "", ")", ")", ")", "InsertMul", "(", "Mul", ")", ";"], "ground_truth": ["if", "(", "auto", "*", "Mul", "=", "GetMulOperand", "(", "Add", "->", "getOperand", "(", "", ")", ")", ")", "InsertMul", "(", "Mul", ")", ";"], "File": "ARMParallelDSP10", "Func": "InsertMuls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80910, "Length": 174, "Cover_Rate": 0.7131147540983607} {"Template_token": ["", "bool", "is64Bit", "(", ")", "const", "{"], "ground_truth": ["return", "Root", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ";"], "File": "ARMParallelDSP10", "Func": "is64Bit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80912, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "bool", "ParallelDSP", "::", "IsNarrowSequence", "(", "Value", "*", "V", ")", "{", "if", "(", "auto", "*", "SExt", "=", "dyn_cast", "<", "SExtInst", ">", "(", "V", ")", ")", "{", "if", "(", "SExt", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "!=", "MaxBitWidth", ")", "return", "false", ";", "if", "(", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "SExt", "->", "getOperand", "(", "", ")", ")", ")", "{", "return", "LoadPairs", ".", "count", "(", "Ld", ")", "||", "OffsetLoads", ".", "count", "(", "Ld", ")", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMParallelDSP10", "Func": "IsNarrowSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80913, "Length": 82, "Cover_Rate": 0.9879518072289156} {"Template_token": ["", "SmallPtrSet", "<", "Instruction", "*", ",", "", ">", "AllAdds", ";", "if", "(", "!", "RecordMemoryOps", "(", "&", "BB", ")", ")", "continue", ";", "for", "(", "Instruction", "&", "I", ":", "reverse", "(", "BB", ")", ")", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "!=", "Instruction", "::", "Add", ")", "continue", ";", "if", "(", "AllAdds", ".", "count", "(", "&", "I", ")", ")", "continue", ";", "const", "auto", "*", "Ty", "=", "I", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "", ")", "&&", "!", "Ty", "->", "isIntegerTy", "(", "", ")", ")", "continue", ";", "Reduction", "R", "(", "&", "I", ")", ";", "if", "(", "!", "Search", "(", "&", "I", ",", "&", "BB", ",", "R", ")", ")", "continue", ";"], "ground_truth": ["R", ".", "InsertMuls", "(", ")", ";"], "File": "ARMParallelDSP10", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80914, "Length": 118, "Cover_Rate": 0.5700483091787439} {"Template_token": ["", "Root", "(", "I", ")", ",", "LHS", "(", "lhs", ")", ",", "RHS", "(", "rhs", ")", "{"], "ground_truth": ["}"], "File": "ARMParallelDSP10", "Func": "MulCandidate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80915, "Length": 16, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "Root", "(", "I", ")", ",", "LHS", "(", "lhs", ")", ",", "RHS", "(", "rhs", ")", "{"], "ground_truth": ["}"], "File": "ARMParallelDSP10", "Func": "MulCandidate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80916, "Length": 16, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "if", "(", "!", "isModOrRefSet", "(", "intersectModRef", "(", "AA", "->", "getModRefInfo", "(", "Write", ",", "ReadLoc", ")", ",", "ModRefInfo", "::", "ModRef", ")", ")", ")", "continue", ";", "if", "(", "Write", "->", "comesBefore", "(", "Read", ")", ")", "RAWDeps", "[", "Read", "]", ".", "insert", "(", "Write", ")", ";", "}", "}", "auto", "SafeToPair", "=", "[", "&", "]", "(", "LoadInst", "*", "Base", ",", "LoadInst", "*", "Offset", ")", "{", "bool", "BaseFirst", "=", "Base", "->", "comesBefore", "(", "Offset", ")", ";", "LoadInst", "*", "Dominator", "=", "BaseFirst", "?", "Base", ":", "Offset", ";", "LoadInst", "*", "Dominated", "=", "BaseFirst", "?", "Offset", ":", "Base", ";", "if", "(", "RAWDeps", ".", "count", "(", "Dominated", ")", ")", "{", "InstSet", "&", "WritesBefore", "=", "RAWDeps", "[", "Dominated", "]", ";", "for", "(", "auto", "Before", ":", "WritesBefore", ")", "{", "if", "(", "Dominator", "->", "comesBefore", "(", "Before", ")", ")", "return", "false", ";", "}", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "*", "Base", ":", "Loads", ")", "{", "for", "(", "auto", "*", "Offset", ":", "Loads", ")", "{", "if", "(", "Base", "==", "Offset", "||", "OffsetLoads", ".", "count", "(", "Offset", ")", ")", "continue", ";", "if", "(", "isConsecutiveAccess", "(", "Base", ",", "Offset", ",", "*", "DL", ",", "*", "SE", ")", "&&", "SafeToPair", "(", "Base", ",", "Offset", ")", ")", "{", "LoadPairs", "[", "Base", "]", "=", "Offset", ";", "OffsetLoads", ".", "insert", "(", "Offset", ")", ";", "break", ";", "}", "}", "}", "LLVM_DEBUG", "(", "if", "(", "!", "LoadPairs", ".", "empty", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "&", "MapIt", ":", "LoadPairs", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "*", "MapIt", ".", "first", "<<", "", "<<", "*", "MapIt", ".", "second", "<<", "", ")", ";"], "File": "ARMParallelDSP10", "Func": "RecordMemoryOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80917, "Length": 260, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "for", "(", "auto", "Read", ":", "Loads", ")", "{", "MemoryLocation", "ReadLoc", "=", "MemoryLocation", "(", "Read", "->", "getPointerOperand", "(", ")", ",", "Size", ")", ";", "if", "(", "!", "isModOrRefSet", "(", "intersectModRef", "(", "AA", "->", "getModRefInfo", "(", "Write", ",", "ReadLoc", ")", ",", "ModRefInfo", "::", "ModRef", ")", ")", ")", "continue", ";", "if", "(", "Write", "->", "comesBefore", "(", "Read", ")", ")", "RAWDeps", "[", "Read", "]", ".", "insert", "(", "Write", ")", ";", "}", "}", "auto", "SafeToPair", "=", "[", "&", "]", "(", "LoadInst", "*", "Base", ",", "LoadInst", "*", "Offset", ")", "{", "bool", "BaseFirst", "=", "Base", "->", "comesBefore", "(", "Offset", ")", ";", "LoadInst", "*", "Dominator", "=", "BaseFirst", "?", "Base", ":", "Offset", ";", "LoadInst", "*", "Dominated", "=", "BaseFirst", "?", "Offset", ":", "Base", ";", "if", "(", "RAWDeps", ".", "count", "(", "Dominated", ")", ")", "{", "InstSet", "&", "WritesBefore", "=", "RAWDeps", "[", "Dominated", "]", ";", "for", "(", "auto", "Before", ":", "WritesBefore", ")", "{"], "ground_truth": ["if", "(", "Dominator", "->", "comesBefore", "(", "Before", ")", ")", "return", "false", ";"], "File": "ARMParallelDSP10", "Func": "RecordMemoryOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80918, "Length": 152, "Cover_Rate": 0.316008316008316} {"Template_token": ["", "TLI", "=", "&", "getAnalysis", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ".", "getTLI", "(", "F", ")", ";", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "M", "=", "F", ".", "getParent", "(", ")", ";", "DL", "=", "&", "M", "->", "getDataLayout", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "allowsUnalignedMem", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "isLittle", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP10", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80919, "Length": 158, "Cover_Rate": 0.632} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "isLittle", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "F", ".", "getName", "(", ")", "<<", "", ")", ";", "bool", "Changes", "=", "MatchSMLAD", "(", "F", ")", ";"], "ground_truth": ["return", "Changes", ";"], "File": "ARMParallelDSP10", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80920, "Length": 86, "Cover_Rate": 0.344} {"Template_token": ["", "return", "R", ".", "InsertAcc", "(", "V", ")", ";", "case", "Instruction", "::", "Add", ":", "{", "R", ".", "InsertAdd", "(", "I", ")", ";", "Value", "*", "LHS", "=", "I", "->", "getOperand", "(", "", ")", ";", "Value", "*", "RHS", "=", "I", "->", "getOperand", "(", "", ")", ";", "bool", "ValidLHS", "=", "Search", "(", "LHS", ",", "BB", ",", "R", ")", ";", "bool", "ValidRHS", "=", "Search", "(", "RHS", ",", "BB", ",", "R", ")", ";", "if", "(", "ValidLHS", "&&", "ValidRHS", ")", "return", "true", ";", "return", "R", ".", "InsertAcc", "(", "I", ")", ";", "}", "case", "Instruction", "::", "Mul", ":", "{", "Value", "*", "MulOp0", "=", "I", "->", "getOperand", "(", "", ")", ";", "Value", "*", "MulOp1", "=", "I", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["return", "IsNarrowSequence", "<", "", ">", "(", "MulOp0", ")", "&&", "IsNarrowSequence", "<", "", ">", "(", "MulOp1", ")", ";"], "File": "ARMParallelDSP10", "Func": "Search", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80921, "Length": 130, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "WidenedLoad", "(", "SmallVectorImpl", "<", "LoadInst", "*", ">", "&", "Lds", ",", "LoadInst", "*", "Wide", ")", ":", "NewLd", "(", "Wide", ")", "{", "append_range", "(", "Loads", ",", "Lds", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP10", "Func": "WidenedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80922, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "WidenedLoad", "(", "SmallVectorImpl", "<", "LoadInst", "*", ">", "&", "Lds", ",", "LoadInst", "*", "Wide", ")", ":", "NewLd", "(", "Wide", ")", "{"], "ground_truth": ["append_range", "(", "Loads", ",", "Lds", ")", ";"], "File": "ARMParallelDSP10", "Func": "WidenedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80923, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "}", "if", "(", "!", "Acc", ")", "{", "Acc", "=", "Mul", ";", "continue", ";", "}", "Acc", "=", "Builder", ".", "CreateAdd", "(", "Mul", ",", "Acc", ")", ";", "InsertAfter", "=", "cast", "<", "Instruction", ">", "(", "Acc", ")", ";", "}", "if", "(", "!", "Acc", ")", "Acc", "=", "R", ".", "is64Bit", "(", ")", "?", "ConstantInt", "::", "get", "(", "IntegerType", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "", ")", ",", "", ")", ":", "ConstantInt", "::", "get", "(", "IntegerType", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "", ")", ",", "", ")", ";", "IntegerType", "*", "Ty", "=", "IntegerType", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "", ")", ";", "for", "(", "auto", "&", "Pair", ":", "R", ".", "getMulPairs", "(", ")", ")", "{", "MulCandidate", "*", "LHSMul", "=", "Pair", ".", "first", ";", "MulCandidate", "*", "RHSMul", "=", "Pair", ".", "second", ";", "LoadInst", "*", "BaseLHS", "=", "LHSMul", "->", "getBaseLoad", "(", ")", ";", "LoadInst", "*", "BaseRHS", "=", "RHSMul", "->", "getBaseLoad", "(", ")", ";", "LoadInst", "*", "WideLHS", "=", "WideLoads", ".", "count", "(", "BaseLHS", ")", "?", "WideLoads", "[", "BaseLHS", "]", "->", "getLoad", "(", ")", ":", "CreateWideLoad", "(", "LHSMul", "->", "VecLd", ",", "Ty", ")", ";"], "ground_truth": ["LoadInst", "*", "WideRHS", "=", "WideLoads", ".", "count", "(", "BaseRHS", ")", "?", "WideLoads", "[", "BaseRHS", "]", "->", "getLoad", "(", ")", ":", "CreateWideLoad", "(", "RHSMul", "->", "VecLd", ",", "Ty", ")", ";"], "File": "ARMParallelDSP12", "Func": "InsertParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80924, "Length": 213, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "Loads", ".", "empty", "(", ")", "||", "Loads", ".", "size", "(", ")", ">", "NumLoadLimit", ")", "return", "false", ";", "using", "InstSet", "=", "std", "::", "set", "<", "Instruction", "*", ">", ";", "using", "DepMap", "=", "std", "::", "map", "<", "Instruction", "*", ",", "InstSet", ">", ";", "DepMap", "RAWDeps", ";", "const", "auto", "Size", "=", "LocationSize", "::", "beforeOrAfterPointer", "(", ")", ";", "for", "(", "auto", "Write", ":", "Writes", ")", "{", "for", "(", "auto", "Read", ":", "Loads", ")", "{", "MemoryLocation", "ReadLoc", "=", "MemoryLocation", "(", "Read", "->", "getPointerOperand", "(", ")", ",", "Size", ")", ";", "if", "(", "!", "isModOrRefSet", "(", "intersectModRef", "(", "AA", "->", "getModRefInfo", "(", "Write", ",", "ReadLoc", ")", ",", "ModRefInfo", "::", "ModRef", ")", ")", ")", "continue", ";", "if", "(", "Write", "->", "comesBefore", "(", "Read", ")", ")", "RAWDeps", "[", "Read", "]", ".", "insert", "(", "Write", ")", ";", "}", "}", "auto", "SafeToPair", "=", "[", "&", "]", "(", "LoadInst", "*", "Base", ",", "LoadInst", "*", "Offset", ")", "{", "bool", "BaseFirst", "=", "Base", "->", "comesBefore", "(", "Offset", ")", ";", "LoadInst", "*", "Dominator", "=", "BaseFirst", "?", "Base", ":", "Offset", ";", "LoadInst", "*", "Dominated", "=", "BaseFirst", "?", "Offset", ":", "Base", ";", "if", "(", "RAWDeps", ".", "count", "(", "Dominated", ")", ")", "{", "InstSet", "&", "WritesBefore", "=", "RAWDeps", "[", "Dominated", "]", ";", "for", "(", "auto", "Before", ":", "WritesBefore", ")", "{", "if", "(", "Dominator", "->", "comesBefore", "(", "Before", ")", ")", "return", "false", ";", "}", "}", "return", "true", ";", "}", ";"], "ground_truth": ["for", "(", "auto", "*", "Base", ":", "Loads", ")", "{"], "File": "ARMParallelDSP13", "Func": "RecordMemoryOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80925, "Length": 232, "Cover_Rate": 0.4793388429752066} {"Template_token": ["", "for", "(", "auto", "*", "I", ":", "Writes", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", "->", "dump", "(", ")", ")", ";", "assert", "(", "MAC", ".", "MemLocs", ".", "size", "(", ")", ">=", "", "&&", "", ")", ";", "for", "(", "auto", "&", "MemLoc", ":", "MAC", ".", "MemLocs", ")", "{"], "ground_truth": ["if", "(", "isModOrRefSet", "(", "intersectModRef", "(", "AA", "->", "getModRefInfo", "(", "I", ",", "MemLoc", ")", ",", "ModRefInfo", "::", "ModRef", ")", ")", ")", "{"], "File": "ARMParallelDSP14", "Func": "AreAliased", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80926, "Length": 72, "Cover_Rate": 0.4311377245508982} {"Template_token": ["", "if", "(", "!", "MemOp0", "->", "isSimple", "(", ")", "||", "!", "MemOp1", "->", "isSimple", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "isConsecutiveAccess", "(", "MemOp0", ",", "MemOp1", ",", "DL", ",", "SE", ")", ")", "{"], "File": "ARMParallelDSP14", "Func": "AreSequentialAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80927, "Length": 44, "Cover_Rate": 0.4} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "Ld0", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Ld1", "->", "dump", "(", ")", ";", ")", ";"], "ground_truth": ["if", "(", "!", "Ld0", "->", "hasOneUse", "(", ")", "||", "!", "Ld1", "->", "hasOneUse", "(", ")", ")", "{"], "File": "ARMParallelDSP14", "Func": "AreSequentialLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80928, "Length": 51, "Cover_Rate": 0.45132743362831856} {"Template_token": ["", "static", "void", "CreateLoadIns", "(", "IRBuilder", "<", "NoFolder", ">", "&", "IRB", ",", "Instruction", "*", "Acc", ",", "LoadInst", "*", "*", "VecLd", ")", "{"], "ground_truth": ["const", "Type", "*", "AccTy", "=", "Acc", "->", "getType", "(", ")", ";"], "File": "ARMParallelDSP14", "Func": "CreateLoadIns", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80929, "Length": 32, "Cover_Rate": 0.35555555555555557} {"Template_token": ["", "auto", "*", "Ld3", "=", "dyn_cast", "<", "LoadInst", ">", "(", "VL1", "[", "x", "+", "", "]", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "x", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "VL0", "[", "x", "]", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "VL1", "[", "x", "]", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", "<<", "x", "+", "", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "VL0", "[", "x", "+", "", "]", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "VL1", "[", "x", "+", "", "]", "->", "dump", "(", ")", ")", ";", "if", "(", "AreSequentialLoads", "(", "Ld0", ",", "Ld1", ",", "Candidates", "[", "i", "]", ".", "VecLd", ")", "&&", "AreSequentialLoads", "(", "Ld2", ",", "Ld3", ",", "Candidates", "[", "i", "+", "", "]", ".", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "PMACPairs", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "PMul0", ",", "&", "PMul1", ")", ")", ";", "}", "}", "}", "return", "PMACPairs", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP14", "Func": "CreateParallelMACPairs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80930, "Length": 171, "Cover_Rate": 0.4211822660098522} {"Template_token": ["", "Instruction", "*", "ParallelDSP", "::", "CreateSMLADCall", "(", "LoadInst", "*", "VecLd0", ",", "LoadInst", "*", "VecLd1", ",", "Instruction", "*", "Acc", ",", "Instruction", "*", "InsertAfter", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "VecLd0", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "VecLd1", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Acc", "->", "dump", "(", ")", ")", ";", "IRBuilder", "<", "NoFolder", ">", "Builder", "(", "InsertAfter", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "InsertAfter", ")", ")", ";", "CreateLoadIns", "(", "Builder", ",", "Acc", ",", "&", "VecLd0", ")", ";", "CreateLoadIns", "(", "Builder", ",", "Acc", ",", "&", "VecLd1", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "VecLd0", ",", "VecLd1", ",", "Acc", "}", ";"], "ground_truth": ["Function", "*", "SMLAD", "=", "", "(", "M", ",", "", ")", ";"], "File": "ARMParallelDSP14", "Func": "CreateSMLADCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80931, "Length": 134, "Cover_Rate": 0.8481012658227848} {"Template_token": ["", "dbgs", "(", ")", "<<", "", ";", "VecLd1", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Acc", "->", "dump", "(", ")", ")", ";", "IRBuilder", "<", "NoFolder", ">", "Builder", "(", "InsertAfter", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "InsertAfter", ")", ")", ";"], "ground_truth": ["CreateLoadIns", "(", "Builder", ",", "Acc", ",", "&", "VecLd0", ")", ";"], "File": "ARMParallelDSP14", "Func": "CreateSMLADCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80932, "Length": 56, "Cover_Rate": 0.35443037974683544} {"Template_token": ["", "Instruction", "*", "InsertAfter", "=", "Reduction", ".", "AccIntAdd", ";", "for", "(", "auto", "&", "Pair", ":", "PMACPairs", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "Pair", ".", "first", "->", "Mul", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Pair", ".", "second", "->", "Mul", "->", "dump", "(", ")", ")", ";", "auto", "*", "VecLd0", "=", "cast", "<", "LoadInst", ">", "(", "Pair", ".", "first", "->", "VecLd", "[", "", "]", ")", ";", "auto", "*", "VecLd1", "=", "cast", "<", "LoadInst", ">", "(", "Pair", ".", "second", "->", "VecLd", "[", "", "]", ")", ";", "Acc", "=", "CreateSMLADCall", "(", "VecLd0", ",", "VecLd1", ",", "Acc", ",", "InsertAfter", ")", ";", "InsertAfter", "=", "Acc", ";", "}", "if", "(", "Acc", "!=", "Reduction", ".", "Phi", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Acc", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["Reduction", ".", "AccIntAdd", "->", "replaceAllUsesWith", "(", "Acc", ")", ";"], "File": "ARMParallelDSP14", "Func": "InsertParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80933, "Length": 147, "Cover_Rate": 0.8305084745762712} {"Template_token": ["", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "A", ")", ";", "}", "if", "(", "match", "(", "Acc", ",", "m_Add", "(", "m_Mul", "(", "m_Value", "(", "MulOp0", ")", ",", "m_Value", "(", "MulOp1", ")", ")", ",", "m_Value", "(", "A", ")", ")", ")", ")", "AddMACCandidate", "(", "Candidates", ",", "Acc", ",", "MulOp0", ",", "MulOp1", ",", "", ")", ";", "std", "::", "reverse", "(", "Candidates", ".", "begin", "(", ")", ",", "Candidates", ".", "end", "(", ")", ")", ";", "return", "Candidates", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP14", "Func": "MatchParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80934, "Length": 73, "Cover_Rate": 0.3411214953271028} {"Template_token": ["", "}", "for", "(", "PHINode", "&", "Phi", ":", "Header", "->", "phis", "(", ")", ")", "{", "const", "auto", "*", "Ty", "=", "Phi", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "", ")", ")", "continue", ";", "const", "bool", "IsReduction", "=", "RecurrenceDescriptor", "::", "AddReductionVar", "(", "&", "Phi", ",", "RecurrenceDescriptor", "::", "RK_IntegerAdd", ",", "TheLoop", ",", "HasFnNoNaNAttr", ",", "RecDesc", ")", ";", "if", "(", "!", "IsReduction", ")", "continue", ";", "Instruction", "*", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "Phi", ".", "getIncomingValueForBlock", "(", "Latch", ")", ")", ";", "if", "(", "!", "Acc", ")", "continue", ";", "Reductions", ".", "push_back", "(", "Reduction", "(", "&", "Phi", ",", "Acc", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "R", ":", "Reductions", ")", "{", "dbgs", "(", ")", "<<", "", ";", "R", ".", "Phi", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "R", ".", "AccIntAdd", "->", "dump", "(", ")", ";", "}", ")", ";", "return", "Reductions", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP14", "Func": "MatchReductions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80935, "Length": 155, "Cover_Rate": 0.6798245614035088} {"Template_token": ["", "return", "Reductions", ";", "}", "for", "(", "PHINode", "&", "Phi", ":", "Header", "->", "phis", "(", ")", ")", "{", "const", "auto", "*", "Ty", "=", "Phi", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "", ")", ")", "continue", ";", "const", "bool", "IsReduction", "=", "RecurrenceDescriptor", "::", "AddReductionVar", "(", "&", "Phi", ",", "RecurrenceDescriptor", "::", "RK_IntegerAdd", ",", "TheLoop", ",", "HasFnNoNaNAttr", ",", "RecDesc", ")", ";", "if", "(", "!", "IsReduction", ")", "continue", ";", "Instruction", "*", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "Phi", ".", "getIncomingValueForBlock", "(", "Latch", ")", ")", ";", "if", "(", "!", "Acc", ")", "continue", ";", "Reductions", ".", "push_back", "(", "Reduction", "(", "&", "Phi", ",", "Acc", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "R", ":", "Reductions", ")", "{"], "ground_truth": ["dbgs", "(", ")", "<<", "", ";", "R", ".", "Phi", "->", "dump", "(", ")", ";"], "File": "ARMParallelDSP14", "Func": "MatchReductions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80936, "Length": 137, "Cover_Rate": 0.6008771929824561} {"Template_token": ["", "ReductionList", "Reductions", "=", "MatchReductions", "(", "F", ",", "L", ",", "Header", ")", ";", "for", "(", "auto", "&", "R", ":", "Reductions", ")", "{", "ParallelMACList", "MACCandidates", "=", "MatchParallelMACs", "(", "R", ")", ";", "if", "(", "!", "SetMemoryLocations", "(", "MACCandidates", ")", ")", "continue", ";", "R", ".", "MACCandidates", "=", "MACCandidates", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["for", "(", "auto", "&", "M", ":", "R", ".", "MACCandidates", ")", "M", ".", "Mul", "->", "dump", "(", ")", ";"], "File": "ARMParallelDSP14", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80937, "Length": 71, "Cover_Rate": 0.3183856502242152} {"Template_token": ["", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "BasicBlock", "*", "Header", "=", "TheLoop", "->", "getHeader", "(", ")", ";", "if", "(", "!", "Header", ")", "return", "false", ";", "if", "(", "Header", "!=", "TheLoop", "->", "getLoopLatch", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "Function", "&", "F", "=", "*", "Header", "->", "getParent", "(", ")", ";"], "ground_truth": ["M", "=", "F", ".", "getParent", "(", ")", ";"], "File": "ARMParallelDSP14", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80940, "Length": 87, "Cover_Rate": 0.30526315789473685} {"Template_token": ["", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "C", ".", "VL", ".", "size", "(", ")", ";", "i", "+=", "", ")", "{", "auto", "*", "LdOp0", "=", "dyn_cast", "<", "LoadInst", ">", "(", "C", ".", "VL", "[", "i", "]", ")", ";", "auto", "*", "LdOp1", "=", "dyn_cast", "<", "LoadInst", ">", "(", "C", ".", "VL", "[", "i", "+", "", "]", ")", ";", "if", "(", "!", "LdOp0", "||", "!", "LdOp1", ")", "return", "false", ";", "C", ".", "MemLocs", ".", "push_back", "(", "MemoryLocation", "(", "LdOp0", "->", "getPointerOperand", "(", ")", ",", "Size", ")", ")", ";", "C", ".", "MemLocs", ".", "push_back", "(", "MemoryLocation", "(", "LdOp1", "->", "getPointerOperand", "(", ")", ",", "Size", ")", ")", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMParallelDSP14", "Func": "SetMemoryLocations", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80941, "Length": 111, "Cover_Rate": 0.6809815950920245} {"Template_token": ["", "ValueList", "VL", ";", "if", "(", "IsNarrowSequence", "<", "", ">", "(", "MulOp0", ",", "VL", ")", "&&", "IsNarrowSequence", "<", "", ">", "(", "MulOp1", ",", "VL", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Mul", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["Candidates", ".", "push_back", "(", "ParallelMAC", "(", "Mul", ",", "VL", ")", ")", ";"], "File": "ARMParallelDSP15", "Func": "AddCandidateMAC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80942, "Length": 53, "Cover_Rate": 0.4732142857142857} {"Template_token": ["", "if", "(", "IsNarrowSequence", "<", "", ">", "(", "MulOp0", ",", "VL", ")", "&&", "IsNarrowSequence", "<", "", ">", "(", "MulOp1", ",", "VL", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Mul", "->", "dump", "(", ")", ")", ";", "Candidates", ".", "push_back", "(", "ParallelMAC", "(", "Mul", ",", "VL", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP15", "Func": "AddCandidateMAC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80943, "Length": 51, "Cover_Rate": 0.45535714285714285} {"Template_token": ["", "auto", "IsMACCandidate", "=", "[", "]", "(", "Instruction", "*", "I", ",", "ParallelMACList", "&", "MACCandidates", ")", "{"], "ground_truth": ["for", "(", "auto", "&", "MAC", ":", "MACCandidates", ")", "for", "(", "auto", "*", "Val", ":", "MAC", ".", "VL", ")", "if", "(", "I", "==", "MAC", ".", "Mul", "||", "Val", "==", "I", ")", "return", "true", ";"], "File": "ARMParallelDSP15", "Func": "AliasCandidates", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80944, "Length": 48, "Cover_Rate": 0.3609022556390977} {"Template_token": ["", "static", "bool", "AreAliased", "(", "AliasAnalysis", "*", "AA", ",", "Instructions", "AliasCandidates", ",", "ParallelMACList", "&", "MACCandidates", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "*", "I", ":", "AliasCandidates", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", "->", "dump", "(", ")", ")", ";", "for", "(", "auto", "&", "MAC", ":", "MACCandidates", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MAC", ".", "Mul", "->", "dump", "(", ")", ")", ";", "assert", "(", "MAC", ".", "MemLocs", ".", "size", "(", ")", ">=", "", "&&", "", ")", ";", "for", "(", "auto", "&", "MemLoc", ":", "MAC", ".", "MemLocs", ")", "{", "if", "(", "isModOrRefSet", "(", "intersectModRef", "(", "AA", "->", "getModRefInfo", "(", "I", ",", "MemLoc", ")", ",", "ModRefInfo", "::", "ModRef", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMParallelDSP15", "Func": "AreAliased", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80945, "Length": 135, "Cover_Rate": 0.8881578947368421} {"Template_token": ["", "if", "(", "!", "Ld0", "||", "!", "Ld1", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "Ld0", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Ld1", "->", "dump", "(", ")", ";", ")", ";", "if", "(", "!", "Ld0", "->", "isSimple", "(", ")", "||", "!", "Ld1", "->", "isSimple", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "Ld0", "->", "hasOneUse", "(", ")", "||", "!", "Ld1", "->", "hasOneUse", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "isConsecutiveAccess", "(", "Ld0", ",", "Ld1", ",", "*", "DL", ",", "*", "SE", ")", ")", "{", "VecLd", ".", "push_back", "(", "Ld0", ")", ";", "VecLd", ".", "push_back", "(", "Ld1", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP15", "Func": "AreSequentialLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80946, "Length": 148, "Cover_Rate": 0.8268156424581006} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "VecLd0", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "VecLd1", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Acc", "->", "dump", "(", ")", ")", ";", "IRBuilder", "<", "NoFolder", ">", "Builder", "(", "InsertAfter", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "InsertAfter", ")", ")", ";"], "ground_truth": ["CreateLoadIns", "(", "Builder", ",", "Acc", ",", "&", "VecLd0", ")", ";"], "File": "ARMParallelDSP15", "Func": "CreateSMLADCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80947, "Length": 76, "Cover_Rate": 0.49032258064516127} {"Template_token": ["", "dbgs", "(", ")", "<<", "", ";", "Acc", "->", "dump", "(", ")", ")", ";", "IRBuilder", "<", "NoFolder", ">", "Builder", "(", "InsertAfter", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "InsertAfter", ")", ")", ";", "CreateLoadIns", "(", "Builder", ",", "Acc", ",", "&", "VecLd0", ")", ";", "CreateLoadIns", "(", "Builder", ",", "Acc", ",", "&", "VecLd1", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "VecLd0", ",", "VecLd1", ",", "Acc", "}", ";", "Function", "*", "SMLAD", "=", "", "(", "M", ",", "", ")", ";", "CallInst", "*", "Call", "=", "Builder", ".", "CreateCall", "(", "SMLAD", ",", "Args", ")", ";"], "ground_truth": ["return", "Call", ";"], "File": "ARMParallelDSP15", "Func": "CreateSMLADCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80948, "Length": 95, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "return", "false", ";", "Value", "*", "Val", ",", "*", "LHS", ",", "*", "RHS", ";", "bool", "isNarrow", "=", "false", ";", "if", "(", "match", "(", "V", ",", "m_Trunc", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "if", "(", "cast", "<", "TruncInst", ">", "(", "I", ")", "->", "getDestTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "==", "BitWidth", ")", "isNarrow", "=", "IsNarrowSequence", "<", "BitWidth", ">", "(", "Val", ",", "VL", ")", ";", "}", "else", "if", "(", "match", "(", "V", ",", "m_Add", "(", "m_Value", "(", "LHS", ")", ",", "m_Value", "(", "RHS", ")", ")", ")", ")", "{", "isNarrow", "=", "false", ";", "}", "else", "if", "(", "match", "(", "V", ",", "m_ZExtOrSExt", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "if", "(", "cast", "<", "CastInst", ">", "(", "I", ")", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "==", "BitWidth", ")", "isNarrow", "=", "true", ";", "else", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "cast", "<", "CastInst", ">", "(", "I", ")", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", ")", ";", "if", "(", "match", "(", "Val", ",", "m_Load", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Ld", "->", "dump", "(", ")", ")", ";", "VL", ".", "push_back", "(", "Ld", ")", ";", "isNarrow", "=", "true", ";", "}", "else", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", "VL", ".", "push_back", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "isNarrow", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", "->", "dump", "(", ")", ")", ";", "VL", ".", "push_back", "(", "I", ")", ";", "}", "else", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["return", "isNarrow", ";"], "File": "ARMParallelDSP15", "Func": "IsNarrowSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80949, "Length": 315, "Cover_Rate": 0.863013698630137} {"Template_token": ["", "if", "(", "cast", "<", "TruncInst", ">", "(", "I", ")", "->", "getDestTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "==", "BitWidth", ")", "isNarrow", "=", "IsNarrowSequence", "<", "BitWidth", ">", "(", "Val", ",", "VL", ")", ";", "}", "else", "if", "(", "match", "(", "V", ",", "m_Add", "(", "m_Value", "(", "LHS", ")", ",", "m_Value", "(", "RHS", ")", ")", ")", ")", "{", "isNarrow", "=", "false", ";", "}", "else", "if", "(", "match", "(", "V", ",", "m_ZExtOrSExt", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "if", "(", "cast", "<", "CastInst", ">", "(", "I", ")", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "==", "BitWidth", ")", "isNarrow", "=", "true", ";", "else", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "cast", "<", "CastInst", ">", "(", "I", ")", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", ")", ";", "if", "(", "match", "(", "Val", ",", "m_Load", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Ld", "->", "dump", "(", ")", ")", ";", "VL", ".", "push_back", "(", "Ld", ")", ";", "isNarrow", "=", "true", ";", "}", "else", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", "VL", ".", "push_back", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "isNarrow", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["VL", ".", "push_back", "(", "I", ")", ";"], "File": "ARMParallelDSP15", "Func": "IsNarrowSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80950, "Length": 244, "Cover_Rate": 0.6684931506849315} {"Template_token": ["", "}", "while", "(", "match", "(", "Acc", ",", "m_Add", "(", "m_Value", "(", "A", ")", ",", "m_Mul", "(", "m_Value", "(", "MulOp0", ")", ",", "m_Value", "(", "MulOp1", ")", ")", ")", ")", ")", "{", "AddCandidateMAC", "(", "Candidates", ",", "Acc", ",", "MulOp0", ",", "MulOp1", ",", "", ")", ";", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "A", ")", ";", "}", "if", "(", "match", "(", "Acc", ",", "m_Add", "(", "m_Mul", "(", "m_Value", "(", "MulOp0", ")", ",", "m_Value", "(", "MulOp1", ")", ")", ",", "m_Value", "(", "A", ")", ")", ")", ")", "AddCandidateMAC", "(", "Candidates", ",", "Acc", ",", "MulOp0", ",", "MulOp1", ",", "", ")", ";", "std", "::", "reverse", "(", "Candidates", ".", "begin", "(", ")", ",", "Candidates", ".", "end", "(", ")", ")", ";"], "ground_truth": ["return", "Candidates", ";"], "File": "ARMParallelDSP15", "Func": "MatchParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80951, "Length": 115, "Cover_Rate": 0.5373831775700935} {"Template_token": ["", "const", "bool", "HasFnNoNaNAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ";", "const", "BasicBlock", "*", "Latch", "=", "TheLoop", "->", "getLoopLatch", "(", ")", ";", "if", "(", "!", "TheLoop", "->", "getLoopPreheader", "(", ")", ")", "return", "Reductions", ";", "for", "(", "PHINode", "&", "Phi", ":", "Header", "->", "phis", "(", ")", ")", "{", "const", "auto", "*", "Ty", "=", "Phi", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "", ")", ")", "continue", ";", "const", "bool", "IsReduction", "=", "RecurrenceDescriptor", "::", "AddReductionVar", "(", "&", "Phi", ",", "RecurrenceDescriptor", "::", "RK_IntegerAdd", ",", "TheLoop", ",", "HasFnNoNaNAttr", ",", "RecDesc", ")", ";", "if", "(", "!", "IsReduction", ")", "continue", ";", "Instruction", "*", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "Phi", ".", "getIncomingValueForBlock", "(", "Latch", ")", ")", ";", "if", "(", "!", "Acc", ")", "continue", ";", "Reductions", ".", "push_back", "(", "Reduction", "(", "&", "Phi", ",", "Acc", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "R", ":", "Reductions", ")", "{", "dbgs", "(", ")", "<<", "", ";", "R", ".", "Phi", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "R", ".", "AccIntAdd", "->", "dump", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP15", "Func": "MatchReductions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80952, "Length": 188, "Cover_Rate": 0.8663594470046083} {"Template_token": ["", "const", "bool", "IsReduction", "=", "RecurrenceDescriptor", "::", "AddReductionVar", "(", "&", "Phi", ",", "RecurrenceDescriptor", "::", "RK_IntegerAdd", ",", "TheLoop", ",", "HasFnNoNaNAttr", ",", "RecDesc", ")", ";", "if", "(", "!", "IsReduction", ")", "continue", ";", "Instruction", "*", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "Phi", ".", "getIncomingValueForBlock", "(", "Latch", ")", ")", ";", "if", "(", "!", "Acc", ")", "continue", ";", "Reductions", ".", "push_back", "(", "Reduction", "(", "&", "Phi", ",", "Acc", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "R", ":", "Reductions", ")", "{", "dbgs", "(", ")", "<<", "", ";", "R", ".", "Phi", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "R", ".", "AccIntAdd", "->", "dump", "(", ")", ";", "}", ")", ";"], "ground_truth": ["return", "Reductions", ";"], "File": "ARMParallelDSP15", "Func": "MatchReductions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80953, "Length": 117, "Cover_Rate": 0.5391705069124424} {"Template_token": ["", "dbgs", "(", ")", "<<", "", ";", "Header", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "L", "->", "dump", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "ReductionList", "Reductions", "=", "MatchReductions", "(", "F", ",", "L", ",", "Header", ")", ";", "for", "(", "auto", "&", "R", ":", "Reductions", ")", "{", "ParallelMACList", "MACCandidates", "=", "MatchParallelMACs", "(", "R", ")", ";", "if", "(", "!", "SetMemoryLocations", "(", "MACCandidates", ")", ")", "continue", ";", "Instructions", "Aliases", "=", "AliasCandidates", "(", "Header", ",", "MACCandidates", ")", ";"], "ground_truth": ["if", "(", "AreAliased", "(", "AA", ",", "Aliases", ",", "MACCandidates", ")", ")", "continue", ";"], "File": "ARMParallelDSP15", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80954, "Length": 92, "Cover_Rate": 0.5609756097560976} {"Template_token": ["", "if", "(", "AreAliased", "(", "AA", ",", "Aliases", ",", "MACCandidates", ")", ")", "continue", ";", "PMACPairList", "PMACPairs", "=", "CreateParallelMACPairs", "(", "MACCandidates", ")", ";", "Changed", "=", "InsertParallelMACs", "(", "R", ",", "PMACPairs", ")", "||", "Changed", ";", "}", "LLVM_DEBUG", "(", "if", "(", "Changed", ")", "dbgs", "(", ")", "<<", "", ";", "Header", "->", "dump", "(", ")", ";", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "ARMParallelDSP15", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80955, "Length": 56, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "ValueList", "RHS", ";"], "ground_truth": ["if", "(", "IsNarrowSequence", "<", "", ">", "(", "MulOp0", ",", "LHS", ")", "&&", "IsNarrowSequence", "<", "", ">", "(", "MulOp1", ",", "RHS", ")", ")", "{"], "File": "ARMParallelDSP17", "Func": "AddMACCandidate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80958, "Length": 26, "Cover_Rate": 0.30952380952380953} {"Template_token": ["", "const", "auto", "*", "Inst0", "=", "dyn_cast", "<", "Instruction", ">", "(", "V0", ")", ";", "const", "auto", "*", "Inst1", "=", "dyn_cast", "<", "Instruction", ">", "(", "V1", ")", ";", "if", "(", "!", "Inst0", "||", "!", "Inst1", ")", "return", "false", ";", "if", "(", "Inst0", "->", "isSameOperationAs", "(", "Inst1", ")", ")", "continue", ";", "const", "APInt", "*", "C0", ",", "*", "C1", ";", "if", "(", "!", "(", "match", "(", "V0", ",", "m_APInt", "(", "C0", ")", ")", "&&", "match", "(", "V1", ",", "m_APInt", "(", "C1", ")", ")", "&&", "C0", "==", "C1", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}", ";"], "File": "ARMParallelDSP17", "Func": "AreSymmetrical", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80959, "Length": 94, "Cover_Rate": 0.40869565217391307} {"Template_token": ["", "if", "(", "AreSequentialLoads", "(", "Ld0", ",", "Ld1", ",", "PMul0", "->", "VecLd", ")", ")", "{", "if", "(", "AreSequentialLoads", "(", "Ld2", ",", "Ld3", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "PMACPairs", ".", "push_back", "(", "std", "::", "make_pair", "(", "PMul0", ",", "PMul1", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "AreSequentialLoads", "(", "Ld3", ",", "Ld2", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "PMul1", "->", "Exchange", "=", "true", ";", "PMACPairs", ".", "push_back", "(", "std", "::", "make_pair", "(", "PMul0", ",", "PMul1", ")", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "AreSequentialLoads", "(", "Ld1", ",", "Ld0", ",", "PMul0", "->", "VecLd", ")", "&&", "AreSequentialLoads", "(", "Ld2", ",", "Ld3", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "PMul0", "->", "Exchange", "=", "true", ";", "PMACPairs", ".", "push_back", "(", "std", "::", "make_pair", "(", "PMul1", ",", "PMul0", ")", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "SmallPtrSet", "<", "const", "Instruction", "*", ",", "", ">", "Paired", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Elems", ";", "++", "i", ")", "{", "BinOpChain", "*", "PMul0", "=", "static_cast", "<", "BinOpChain", "*", ">", "(", "Candidates", "[", "i", "]", ".", "get", "(", ")", ")", ";", "if", "(", "Paired", ".", "count", "(", "PMul0", "->", "Root", ")", ")", "continue", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "Elems", ";", "++", "j", ")", "{", "if", "(", "i", "==", "j", ")", "continue", ";", "BinOpChain", "*", "PMul1", "=", "static_cast", "<", "BinOpChain", "*", ">", "(", "Candidates", "[", "j", "]", ".", "get", "(", ")", ")", ";", "if", "(", "Paired", ".", "count", "(", "PMul1", "->", "Root", ")", ")", "continue", ";", "const", "Instruction", "*", "Mul0", "=", "PMul0", "->", "Root", ";", "const", "Instruction", "*", "Mul1", "=", "PMul1", "->", "Root", ";", "if", "(", "Mul0", "==", "Mul1", ")", "continue", ";"], "ground_truth": ["assert", "(", "PMul0", "!=", "PMul1", "&&", "", ")", ";"], "File": "ARMParallelDSP17", "Func": "CreateParallelMACPairs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80960, "Length": 345, "Cover_Rate": 0.5827702702702703} {"Template_token": ["", "bool", "ParallelDSP", "::", "InsertParallelMACs", "(", "Reduction", "&", "Reduction", ")", "{", "Instruction", "*", "Acc", "=", "Reduction", ".", "Phi", ";", "Instruction", "*", "InsertAfter", "=", "Reduction", ".", "AccIntAdd", ";", "for", "(", "auto", "&", "Pair", ":", "Reduction", ".", "PMACPairs", ")", "{", "BinOpChain", "*", "PMul0", "=", "Pair", ".", "first", ";", "BinOpChain", "*", "PMul1", "=", "Pair", ".", "second", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "PMul0", "->", "Root", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "PMul1", "->", "Root", "->", "dump", "(", ")", ")", ";", "Acc", "=", "CreateSMLADCall", "(", "PMul0", "->", "VecLd", ",", "PMul1", "->", "VecLd", ",", "Acc", ",", "PMul1", "->", "Exchange", ",", "InsertAfter", ")", ";", "InsertAfter", "=", "Acc", ";", "}", "if", "(", "Acc", "!=", "Reduction", ".", "Phi", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Acc", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["Reduction", ".", "AccIntAdd", "->", "replaceAllUsesWith", "(", "Acc", ")", ";"], "File": "ARMParallelDSP17", "Func": "InsertParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80961, "Length": 149, "Cover_Rate": 0.9490445859872612} {"Template_token": ["", "ConstantInt", "*", "CInt", ";", "if", "(", "match", "(", "V", ",", "m_ConstantInt", "(", "CInt", ")", ")", ")", "{", "return", "false", ";", "}", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "return", "false", ";", "Value", "*", "Val", ",", "*", "LHS", ",", "*", "RHS", ";", "if", "(", "match", "(", "V", ",", "m_Trunc", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "if", "(", "cast", "<", "TruncInst", ">", "(", "I", ")", "->", "getDestTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "==", "MaxBitWidth", ")", "return", "IsNarrowSequence", "<", "MaxBitWidth", ">", "(", "Val", ",", "VL", ")", ";", "}", "else", "if", "(", "match", "(", "V", ",", "m_Add", "(", "m_Value", "(", "LHS", ")", ",", "m_Value", "(", "RHS", ")", ")", ")", ")", "{", "return", "false", ";", "}", "else", "if", "(", "match", "(", "V", ",", "m_ZExtOrSExt", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "if", "(", "cast", "<", "CastInst", ">", "(", "I", ")", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "!=", "MaxBitWidth", ")", "return", "false", ";", "if", "(", "match", "(", "Val", ",", "m_Load", "(", "m_Value", "(", ")", ")", ")", ")", "{", "VL", ".", "push_back", "(", "Val", ")", ";", "VL", ".", "push_back", "(", "I", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMParallelDSP17", "Func": "IsNarrowSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80962, "Length": 197, "Cover_Rate": 0.9120370370370371} {"Template_token": ["", "}", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "return", "false", ";", "Value", "*", "Val", ",", "*", "LHS", ",", "*", "RHS", ";", "if", "(", "match", "(", "V", ",", "m_Trunc", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "if", "(", "cast", "<", "TruncInst", ">", "(", "I", ")", "->", "getDestTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "==", "MaxBitWidth", ")", "return", "IsNarrowSequence", "<", "MaxBitWidth", ">", "(", "Val", ",", "VL", ")", ";", "}", "else", "if", "(", "match", "(", "V", ",", "m_Add", "(", "m_Value", "(", "LHS", ")", ",", "m_Value", "(", "RHS", ")", ")", ")", ")", "{", "return", "false", ";", "}", "else", "if", "(", "match", "(", "V", ",", "m_ZExtOrSExt", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "if", "(", "cast", "<", "CastInst", ">", "(", "I", ")", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "!=", "MaxBitWidth", ")", "return", "false", ";"], "ground_truth": ["if", "(", "match", "(", "Val", ",", "m_Load", "(", "m_Value", "(", ")", ")", ")", ")", "{"], "File": "ARMParallelDSP17", "Func": "IsNarrowSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80963, "Length": 160, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "return", "false", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "if", "(", "Match", "(", "I", "->", "getOperand", "(", "", ")", ")", "||", "(", "Match", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", ")", "return", "true", ";", "break", ";", "case", "Instruction", "::", "Mul", ":", "{", "Value", "*", "MulOp0", "=", "I", "->", "getOperand", "(", "", ")", ";", "Value", "*", "MulOp1", "=", "I", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "isa", "<", "SExtInst", ">", "(", "MulOp0", ")", "&&", "isa", "<", "SExtInst", ">", "(", "MulOp1", ")", ")", "AddMACCandidate", "(", "Candidates", ",", "I", ",", "MulOp0", ",", "MulOp1", ")", ";"], "File": "ARMParallelDSP17", "Func": "MatchParallelMACSequences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80964, "Length": 120, "Cover_Rate": 0.5128205128205128} {"Template_token": ["", "if", "(", "!", "IsReduction", ")", "continue", ";", "Instruction", "*", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "Phi", ".", "getIncomingValueForBlock", "(", "Latch", ")", ")", ";", "if", "(", "!", "Acc", ")", "continue", ";", "Reductions", ".", "push_back", "(", "Reduction", "(", "&", "Phi", ",", "Acc", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "&", "R", ":", "Reductions", ")", "{", "dbgs", "(", ")", "<<", "", ";", "R", ".", "Phi", "->", "dump", "(", ")", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "", ";", "R", ".", "AccIntAdd", "->", "dump", "(", ")", ";"], "File": "ARMParallelDSP17", "Func": "MatchReductions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80965, "Length": 90, "Cover_Rate": 0.42452830188679247} {"Template_token": ["", "bool", "ParallelDSP", "::", "RecordSequentialLoads", "(", "BasicBlock", "*", "BB", ")", "{", "SmallVector", "<", "LoadInst", "*", ",", "", ">", "Loads", ";", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Ld", "||", "!", "Ld", "->", "isSimple", "(", ")", "||", "!", "Ld", "->", "hasOneUse", "(", ")", "||", "!", "isa", "<", "SExtInst", ">", "(", "Ld", "->", "user_back", "(", ")", ")", ")", "continue", ";", "Loads", ".", "push_back", "(", "Ld", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP17", "Func": "RecordSequentialLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80966, "Length": 84, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "if", "(", "!", "ST", "->", "allowsUnalignedMem", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "isLittle", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "LoopAccessInfo", "LAI", "(", "L", ",", "SE", ",", "TLI", ",", "AA", ",", "DT", ",", "LI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "F", ".", "getName", "(", ")", "<<", "", ")", ";", "if", "(", "!", "RecordSequentialLoads", "(", "Header", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMParallelDSP17", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80967, "Length": 135, "Cover_Rate": 0.3609625668449198} {"Template_token": ["", "MulPairs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Mul0", ",", "Mul1", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP1", "Func": "AddMulPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80968, "Length": 15, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "void", "AddMulPair", "(", "MulCandidate", "*", "Mul0", ",", "MulCandidate", "*", "Mul1", ")", "{", "MulPairs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Mul0", ",", "Mul1", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP1", "Func": "AddMulPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80969, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "AreSequentialAccesses", "(", "MemInst", "*", "MemOp0", ",", "MemInst", "*", "MemOp1", ",", "const", "DataLayout", "&", "DL", ",", "ScalarEvolution", "&", "SE", ")", "{", "if", "(", "isConsecutiveAccess", "(", "MemOp0", ",", "MemOp1", ",", "DL", ",", "SE", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMParallelDSP1", "Func": "AreSequentialAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80970, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "Ld0", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Ld1", "->", "dump", "(", ")", ";", ")", ";", "VecMem", ".", "clear", "(", ")", ";", "VecMem", ".", "push_back", "(", "Ld0", ")", ";", "VecMem", ".", "push_back", "(", "Ld1", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMParallelDSP1", "Func": "AreSequentialLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80972, "Length": 57, "Cover_Rate": 0.5327102803738317} {"Template_token": ["", "ParallelDSP", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMParallelDSP1", "Func": "ARMParallelDSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80973, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "ParallelDSP", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMParallelDSP1", "Func": "ARMParallelDSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80974, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "R", ".", "AddMulPair", "(", "PMul0", ",", "PMul1", ")", ";", "return", "true", ";", "}", "else", "if", "(", "AreSequentialLoads", "(", "Ld3", ",", "Ld2", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "PMul1", "->", "Exchange", "=", "true", ";", "R", ".", "AddMulPair", "(", "PMul0", ",", "PMul1", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "AreSequentialLoads", "(", "Ld1", ",", "Ld0", ",", "PMul0", "->", "VecLd", ")", "&&", "AreSequentialLoads", "(", "Ld2", ",", "Ld3", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "PMul0", "->", "Exchange", "=", "true", ";", "R", ".", "AddMulPair", "(", "PMul1", ",", "PMul0", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "MulCandList", "&", "Muls", "=", "R", ".", "getMuls", "(", ")", ";", "const", "unsigned", "Elems", "=", "Muls", ".", "size", "(", ")", ";", "SmallPtrSet", "<", "const", "Instruction", "*", ",", "", ">", "Paired", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Elems", ";", "++", "i", ")", "{", "MulCandidate", "*", "PMul0", "=", "static_cast", "<", "MulCandidate", "*", ">", "(", "Muls", "[", "i", "]", ".", "get", "(", ")", ")", ";", "if", "(", "Paired", ".", "count", "(", "PMul0", "->", "Root", ")", ")", "continue", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "Elems", ";", "++", "j", ")", "{", "if", "(", "i", "==", "j", ")", "continue", ";", "MulCandidate", "*", "PMul1", "=", "static_cast", "<", "MulCandidate", "*", ">", "(", "Muls", "[", "j", "]", ".", "get", "(", ")", ")", ";", "if", "(", "Paired", ".", "count", "(", "PMul1", "->", "Root", ")", ")", "continue", ";", "const", "Instruction", "*", "Mul0", "=", "PMul0", "->", "Root", ";", "const", "Instruction", "*", "Mul1", "=", "PMul1", "->", "Root", ";", "if", "(", "Mul0", "==", "Mul1", ")", "continue", ";", "assert", "(", "PMul0", "!=", "PMul1", "&&", "", ")", ";", "if", "(", "CanPair", "(", "R", ",", "PMul0", ",", "PMul1", ")", ")", "{"], "ground_truth": ["Paired", ".", "insert", "(", "Mul0", ")", ";"], "File": "ARMParallelDSP1", "Func": "CreateParallelPairs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80975, "Length": 340, "Cover_Rate": 0.6082289803220036} {"Template_token": ["", "}", ";", "LoadInst", "*", "DomLoad", "=", "DT", "->", "dominates", "(", "Base", ",", "Offset", ")", "?", "Base", ":", "Offset", ";", "IRBuilder", "<", "NoFolder", ">", "IRB", "(", "DomLoad", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "DomLoad", ")", ")", ";", "const", "unsigned", "AddrSpace", "=", "DomLoad", "->", "getPointerAddressSpace", "(", ")", ";", "Value", "*", "VecPtr", "=", "IRB", ".", "CreateBitCast", "(", "Base", "->", "getPointerOperand", "(", ")", ",", "LoadTy", "->", "getPointerTo", "(", "AddrSpace", ")", ")", ";", "LoadInst", "*", "WideLoad", "=", "IRB", ".", "CreateAlignedLoad", "(", "LoadTy", ",", "VecPtr", ",", "Base", "->", "getAlignment", "(", ")", ")", ";", "MoveBefore", "(", "Base", "->", "getPointerOperand", "(", ")", ",", "VecPtr", ")", ";", "MoveBefore", "(", "VecPtr", ",", "WideLoad", ")", ";", "Value", "*", "Bottom", "=", "IRB", ".", "CreateTrunc", "(", "WideLoad", ",", "Base", "->", "getType", "(", ")", ")", ";", "BaseSExt", "->", "setOperand", "(", "", ",", "Bottom", ")", ";", "IntegerType", "*", "OffsetTy", "=", "cast", "<", "IntegerType", ">", "(", "Offset", "->", "getType", "(", ")", ")", ";", "Value", "*", "ShiftVal", "=", "ConstantInt", "::", "get", "(", "LoadTy", ",", "OffsetTy", "->", "getBitWidth", "(", ")", ")", ";", "Value", "*", "Top", "=", "IRB", ".", "CreateLShr", "(", "WideLoad", ",", "ShiftVal", ")", ";"], "ground_truth": ["Value", "*", "Trunc", "=", "IRB", ".", "CreateTrunc", "(", "Top", ",", "OffsetTy", ")", ";"], "File": "ARMParallelDSP1", "Func": "CreateWideLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80976, "Length": 194, "Cover_Rate": 0.4172043010752688} {"Template_token": ["", "Value", "*", "getAccumulator", "(", ")", "{"], "ground_truth": ["return", "Acc", ";"], "File": "ARMParallelDSP1", "Func": "getAccumulator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80978, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "SmallPtrSetImpl", "<", "Instruction", "*", ">", "&", "getAdds", "(", ")", "{"], "ground_truth": ["return", "Adds", ";"], "File": "ARMParallelDSP1", "Func": "getAdds", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80979, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "AssumptionCacheTracker", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";"], "File": "ARMParallelDSP1", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80980, "Length": 43, "Cover_Rate": 0.4479166666666667} {"Template_token": ["", "AU", ".", "addRequired", "<", "AssumptionCacheTracker", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ";"], "File": "ARMParallelDSP1", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80981, "Length": 63, "Cover_Rate": 0.65625} {"Template_token": ["", "LoadInst", "*", "getLoad", "(", ")", "{", "return", "NewLd", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP1", "Func": "getLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80982, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "PMACPairList", "&", "getMulPairs", "(", ")", "{"], "ground_truth": ["return", "MulPairs", ";"], "File": "ARMParallelDSP1", "Func": "getMulPairs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80983, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "PMACPairList", "&", "getMulPairs", "(", ")", "{"], "ground_truth": ["return", "MulPairs", ";"], "File": "ARMParallelDSP1", "Func": "getMulPairs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80984, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "Muls", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP1", "Func": "getMuls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80985, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "Root", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP1", "Func": "getRoot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80986, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "Instruction", "*", "getRoot", "(", ")", "{"], "ground_truth": ["return", "Root", ";"], "File": "ARMParallelDSP1", "Func": "getRoot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80987, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "isa", "<", "LoadInst", ">", "(", "LHS", ")", "&&", "isa", "<", "LoadInst", ">", "(", "RHS", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP1", "Func": "HasTwoLoadInputs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80988, "Length": 18, "Cover_Rate": 0.75} {"Template_token": ["", "bool", "InsertAcc", "(", "Value", "*", "V", ")", "{", "if", "(", "Acc", ")", "return", "false", ";", "Acc", "=", "V", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMParallelDSP1", "Func": "InsertAcc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80989, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "Acc", "=", "V", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMParallelDSP1", "Func": "InsertAcc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80990, "Length": 7, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "Adds", ".", "insert", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP1", "Func": "InsertAdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80992, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "void", "InsertMul", "(", "Instruction", "*", "I", ",", "ValueList", "&", "LHS", ",", "ValueList", "&", "RHS", ")", "{"], "ground_truth": ["Muls", ".", "push_back", "(", "make_unique", "<", "MulCandidate", ">", "(", "I", ",", "LHS", ",", "RHS", ")", ")", ";"], "File": "ARMParallelDSP1", "Func": "InsertMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80994, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "if", "(", "!", "LoadPairs", ".", "count", "(", "Ld", ")", "&&", "!", "OffsetLoads", ".", "count", "(", "Ld", ")", ")", "return", "false", ";", "VL", ".", "push_back", "(", "Ld", ")", ";", "VL", ".", "push_back", "(", "SExt", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP1", "Func": "IsNarrowSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80995, "Length": 44, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "SExt", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "!=", "MaxBitWidth", ")", "return", "false", ";", "if", "(", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "SExt", "->", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "!", "LoadPairs", ".", "count", "(", "Ld", ")", "&&", "!", "OffsetLoads", ".", "count", "(", "Ld", ")", ")", "return", "false", ";", "VL", ".", "push_back", "(", "Ld", ")", ";", "VL", ".", "push_back", "(", "SExt", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP1", "Func": "IsNarrowSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80996, "Length": 81, "Cover_Rate": 0.7363636363636363} {"Template_token": ["", "}", "}", "case", "Instruction", "::", "Mul", ":", "{", "Value", "*", "MulOp0", "=", "I", "->", "getOperand", "(", "", ")", ";", "Value", "*", "MulOp1", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "isa", "<", "SExtInst", ">", "(", "MulOp0", ")", "&&", "isa", "<", "SExtInst", ">", "(", "MulOp1", ")", ")", "{", "ValueList", "LHS", ";", "ValueList", "RHS", ";", "if", "(", "IsNarrowSequence", "<", "", ">", "(", "MulOp0", ",", "LHS", ")", "&&", "IsNarrowSequence", "<", "", ">", "(", "MulOp1", ",", "RHS", ")", ")", "{", "R", ".", "InsertMul", "(", "I", ",", "LHS", ",", "RHS", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "case", "Instruction", "::", "SExt", ":", "return", "Search", "(", "I", "->", "getOperand", "(", "", ")", ",", "BB", ",", "R", ")", ";", "}", "return", "false", ";", "}", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "BB", ":", "F", ")", "{", "SmallPtrSet", "<", "Instruction", "*", ",", "", ">", "AllAdds", ";", "if", "(", "!", "RecordMemoryOps", "(", "&", "BB", ")", ")", "continue", ";", "for", "(", "Instruction", "&", "I", ":", "reverse", "(", "BB", ")", ")", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "!=", "Instruction", "::", "Add", ")", "continue", ";", "if", "(", "AllAdds", ".", "count", "(", "&", "I", ")", ")", "continue", ";", "const", "auto", "*", "Ty", "=", "I", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "", ")", "&&", "!", "Ty", "->", "isIntegerTy", "(", "", ")", ")", "continue", ";", "Reduction", "R", "(", "&", "I", ")", ";", "if", "(", "!", "Search", "(", "&", "I", ",", "&", "BB", ",", "R", ")", ")", "continue", ";", "if", "(", "!", "CreateParallelPairs", "(", "R", ")", ")", "continue", ";", "InsertParallelMACs", "(", "R", ")", ";", "Changed", "=", "true", ";", "AllAdds", ".", "insert", "(", "R", ".", "getAdds", "(", ")", ".", "begin", "(", ")", ",", "R", ".", "getAdds", "(", ")", ".", "end", "(", ")", ")", ";", "}", "}"], "ground_truth": ["return", "Changed", ";"], "File": "ARMParallelDSP1", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80997, "Length": 299, "Cover_Rate": 0.6004016064257028} {"Template_token": ["", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "mayWriteToMemory", "(", ")", ")", "Writes", ".", "push_back", "(", "&", "I", ")", ";", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Ld", "||", "!", "Ld", "->", "isSimple", "(", ")", "||", "!", "Ld", "->", "hasOneUse", "(", ")", "||", "!", "isa", "<", "SExtInst", ">", "(", "Ld", "->", "user_back", "(", ")", ")", ")", "continue", ";", "Loads", ".", "push_back", "(", "Ld", ")", ";", "}", "using", "InstSet", "=", "std", "::", "set", "<", "Instruction", "*", ">", ";", "using", "DepMap", "=", "std", "::", "map", "<", "Instruction", "*", ",", "InstSet", ">", ";", "DepMap", "RAWDeps", ";", "const", "auto", "Size", "=", "LocationSize", "::", "unknown", "(", ")", ";", "for", "(", "auto", "Read", ":", "Loads", ")", "{", "for", "(", "auto", "Write", ":", "Writes", ")", "{", "MemoryLocation", "ReadLoc", "=", "MemoryLocation", "(", "Read", "->", "getPointerOperand", "(", ")", ",", "Size", ")", ";", "if", "(", "!", "isModOrRefSet", "(", "intersectModRef", "(", "AA", "->", "getModRefInfo", "(", "Write", ",", "ReadLoc", ")", ",", "ModRefInfo", "::", "ModRef", ")", ")", ")", "continue", ";", "if", "(", "DT", "->", "dominates", "(", "Write", ",", "Read", ")", ")", "RAWDeps", "[", "Read", "]", ".", "insert", "(", "Write", ")", ";", "}", "}", "auto", "SafeToPair", "=", "[", "&", "]", "(", "LoadInst", "*", "Base", ",", "LoadInst", "*", "Offset", ")", "{"], "ground_truth": ["LoadInst", "*", "Dominator", "=", "DT", "->", "dominates", "(", "Base", ",", "Offset", ")", "?", "Base", ":", "Offset", ";"], "File": "ARMParallelDSP1", "Func": "RecordMemoryOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81000, "Length": 228, "Cover_Rate": 0.4892703862660944} {"Template_token": ["", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Ld", "||", "!", "Ld", "->", "isSimple", "(", ")", "||", "!", "Ld", "->", "hasOneUse", "(", ")", "||", "!", "isa", "<", "SExtInst", ">", "(", "Ld", "->", "user_back", "(", ")", ")", ")", "continue", ";", "Loads", ".", "push_back", "(", "Ld", ")", ";", "}", "using", "InstSet", "=", "std", "::", "set", "<", "Instruction", "*", ">", ";", "using", "DepMap", "=", "std", "::", "map", "<", "Instruction", "*", ",", "InstSet", ">", ";", "DepMap", "RAWDeps", ";", "const", "auto", "Size", "=", "LocationSize", "::", "unknown", "(", ")", ";", "for", "(", "auto", "Read", ":", "Loads", ")", "{", "for", "(", "auto", "Write", ":", "Writes", ")", "{", "MemoryLocation", "ReadLoc", "=", "MemoryLocation", "(", "Read", "->", "getPointerOperand", "(", ")", ",", "Size", ")", ";", "if", "(", "!", "isModOrRefSet", "(", "intersectModRef", "(", "AA", "->", "getModRefInfo", "(", "Write", ",", "ReadLoc", ")", ",", "ModRefInfo", "::", "ModRef", ")", ")", ")", "continue", ";", "if", "(", "DT", "->", "dominates", "(", "Write", ",", "Read", ")", ")", "RAWDeps", "[", "Read", "]", ".", "insert", "(", "Write", ")", ";", "}", "}", "auto", "SafeToPair", "=", "[", "&", "]", "(", "LoadInst", "*", "Base", ",", "LoadInst", "*", "Offset", ")", "{", "LoadInst", "*", "Dominator", "=", "DT", "->", "dominates", "(", "Base", ",", "Offset", ")", "?", "Base", ":", "Offset", ";", "LoadInst", "*", "Dominated", "=", "DT", "->", "dominates", "(", "Base", ",", "Offset", ")", "?", "Offset", ":", "Base", ";", "if", "(", "RAWDeps", ".", "count", "(", "Dominated", ")", ")", "{", "InstSet", "&", "WritesBefore", "=", "RAWDeps", "[", "Dominated", "]", ";", "for", "(", "auto", "Before", ":", "WritesBefore", ")", "{", "if", "(", "DT", "->", "dominates", "(", "Dominator", ",", "Before", ")", ")", "return", "false", ";", "}", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "*", "Base", ":", "Loads", ")", "{", "for", "(", "auto", "*", "Offset", ":", "Loads", ")", "{", "if", "(", "Base", "==", "Offset", ")", "continue", ";", "if", "(", "AreSequentialAccesses", "<", "LoadInst", ">", "(", "Base", ",", "Offset", ",", "*", "DL", ",", "*", "SE", ")", "&&", "SafeToPair", "(", "Base", ",", "Offset", ")", ")", "{", "LoadPairs", "[", "Base", "]", "=", "Offset", ";", "OffsetLoads", ".", "insert", "(", "Offset", ")", ";", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMParallelDSP1", "Func": "RecordMemoryOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81001, "Length": 338, "Cover_Rate": 0.7253218884120172} {"Template_token": ["", "Reduction", "(", "Instruction", "*", "Add", ")", ":", "Root", "(", "Add", ")", "{"], "ground_truth": ["}"], "File": "ARMParallelDSP1", "Func": "Reduction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81002, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "Reduction", "(", "Instruction", "*", "Add", ")", ":", "Root", "(", "Add", ")", "{"], "ground_truth": ["}"], "File": "ARMParallelDSP1", "Func": "Reduction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81003, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "M", "=", "F", ".", "getParent", "(", ")", ";", "DL", "=", "&", "M", "->", "getDataLayout", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "allowsUnalignedMem", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMParallelDSP1", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81004, "Length": 103, "Cover_Rate": 0.41365461847389556} {"Template_token": ["", "void", "UpdateRoot", "(", "Instruction", "*", "SMLAD", ")", "{"], "ground_truth": ["Root", "->", "replaceAllUsesWith", "(", "SMLAD", ")", ";"], "File": "ARMParallelDSP1", "Func": "UpdateRoot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81005, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "WidenedLoad", "(", "SmallVectorImpl", "<", "LoadInst", "*", ">", "&", "Lds", ",", "LoadInst", "*", "Wide", ")", ":", "NewLd", "(", "Wide", ")", "{"], "ground_truth": ["for", "(", "auto", "*", "I", ":", "Lds", ")", "Loads", ".", "push_back", "(", "I", ")", ";"], "File": "ARMParallelDSP1", "Func": "WidenedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81008, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "if", "(", "Exchange", ")", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "else", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "IRBuilder", "<", "NoFolder", ">", "Builder", "(", "InsertAfter", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "InsertAfter", ")", ")", ";", "Instruction", "*", "Call", "=", "Builder", ".", "CreateCall", "(", "SMLAD", ",", "Args", ")", ";", "NumSMLAD", "++", ";", "return", "Call", ";", "}", ";", "Instruction", "*", "InsertAfter", "=", "R", ".", "getRoot", "(", ")", ";", "Value", "*", "Acc", "=", "R", ".", "getAccumulator", "(", ")", ";", "IRBuilder", "<", "NoFolder", ">", "Builder", "(", "InsertAfter", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "InsertAfter", ")", ")", ";", "MulCandList", "&", "MulCands", "=", "R", ".", "getMuls", "(", ")", ";", "for", "(", "auto", "&", "MulCand", ":", "MulCands", ")", "{", "if", "(", "MulCand", "->", "Paired", ")", "continue", ";", "Value", "*", "Mul", "=", "MulCand", "->", "Root", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Mul", "<<", "", ")", ";"], "ground_truth": ["if", "(", "R", ".", "getType", "(", ")", "!=", "Mul", "->", "getType", "(", ")", ")", "{"], "File": "ARMParallelDSP20", "Func": "InsertParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81009, "Length": 206, "Cover_Rate": 0.34049586776859503} {"Template_token": ["", "void", "ParallelDSP", "::", "InsertParallelMACs", "(", "Reduction", "&", "R", ")", "{", "auto", "CreateSMLAD", "=", "[", "&", "]", "(", "LoadInst", "*", "WideLd0", ",", "LoadInst", "*", "WideLd1", ",", "Value", "*", "Acc", ",", "bool", "Exchange", ",", "Instruction", "*", "InsertAfter", ")", "{", "Value", "*", "Args", "[", "]", "=", "{", "WideLd0", ",", "WideLd1", ",", "Acc", "}", ";", "Function", "*", "SMLAD", "=", "nullptr", ";", "if", "(", "Exchange", ")", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "else", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "IRBuilder", "<", "NoFolder", ">", "Builder", "(", "InsertAfter", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "InsertAfter", ")", ")", ";", "Instruction", "*", "Call", "=", "Builder", ".", "CreateCall", "(", "SMLAD", ",", "Args", ")", ";", "NumSMLAD", "++", ";", "return", "Call", ";", "}", ";", "Instruction", "*", "InsertAfter", "=", "R", ".", "getRoot", "(", ")", ";", "Value", "*", "Acc", "=", "R", ".", "getAccumulator", "(", ")", ";", "IRBuilder", "<", "NoFolder", ">", "Builder", "(", "InsertAfter", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "InsertAfter", ")", ")", ";"], "ground_truth": ["MulCandList", "&", "MulCands", "=", "R", ".", "getMuls", "(", ")", ";"], "File": "ARMParallelDSP20", "Func": "InsertParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81010, "Length": 209, "Cover_Rate": 0.34545454545454546} {"Template_token": ["", "MulPairs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Mul0", ",", "Mul1", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP21", "Func": "AddMulPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81011, "Length": 15, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "}", "auto", "CanPair", "=", "[", "&", "]", "(", "Reduction", "&", "R", ",", "BinOpChain", "*", "PMul0", ",", "BinOpChain", "*", "PMul1", ")", "{", "if", "(", "!", "PMul0", "->", "AreSymmetrical", "(", "PMul1", ")", ")", "return", "false", ";", "for", "(", "unsigned", "x", "=", "", ";", "x", "<", "PMul0", "->", "LHS", ".", "size", "(", ")", ";", "x", "+=", "", ")", "{", "auto", "*", "Ld0", "=", "dyn_cast", "<", "LoadInst", ">", "(", "PMul0", "->", "LHS", "[", "x", "]", ")", ";", "auto", "*", "Ld1", "=", "dyn_cast", "<", "LoadInst", ">", "(", "PMul1", "->", "LHS", "[", "x", "]", ")", ";", "auto", "*", "Ld2", "=", "dyn_cast", "<", "LoadInst", ">", "(", "PMul0", "->", "RHS", "[", "x", "]", ")", ";", "auto", "*", "Ld3", "=", "dyn_cast", "<", "LoadInst", ">", "(", "PMul1", "->", "RHS", "[", "x", "]", ")", ";", "if", "(", "!", "Ld0", "||", "!", "Ld1", "||", "!", "Ld2", "||", "!", "Ld3", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "*", "Ld0", "<<", "", "<<", "", "<<", "*", "Ld1", "<<", "", "<<", "", "<<", "*", "Ld2", "<<", "", "<<", "", "<<", "*", "Ld3", "<<", "", ")", ";", "if", "(", "AreSequentialLoads", "(", "Ld0", ",", "Ld1", ",", "PMul0", "->", "VecLd", ")", ")", "{", "if", "(", "AreSequentialLoads", "(", "Ld2", ",", "Ld3", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "R", ".", "AddMulPair", "(", "PMul0", ",", "PMul1", ")", ";", "return", "true", ";", "}", "else", "if", "(", "AreSequentialLoads", "(", "Ld3", ",", "Ld2", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "PMul1", "->", "Exchange", "=", "true", ";", "R", ".", "AddMulPair", "(", "PMul0", ",", "PMul1", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "AreSequentialLoads", "(", "Ld1", ",", "Ld0", ",", "PMul0", "->", "VecLd", ")", "&&", "AreSequentialLoads", "(", "Ld2", ",", "Ld3", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "PMul0", "->", "Exchange", "=", "true", ";", "R", ".", "AddMulPair", "(", "PMul1", ",", "PMul0", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "OpChainList", "&", "Muls", "=", "R", ".", "getMuls", "(", ")", ";", "const", "unsigned", "Elems", "=", "Muls", ".", "size", "(", ")", ";", "SmallPtrSet", "<", "const", "Instruction", "*", ",", "", ">", "Paired", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Elems", ";", "++", "i", ")", "{", "BinOpChain", "*", "PMul0", "=", "static_cast", "<", "BinOpChain", "*", ">", "(", "Muls", "[", "i", "]", ".", "get", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Paired", ".", "count", "(", "PMul0", "->", "Root", ")", ")", "continue", ";"], "File": "ARMParallelDSP21", "Func": "CreateParallelPairs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81013, "Length": 437, "Cover_Rate": 0.5953678474114441} {"Template_token": ["", "bool", "doInitialization", "(", "Loop", "*", "L", ",", "LPPassManager", "&", "LPM", ")", "override", "{", "LoadPairs", ".", "clear", "(", ")", ";", "WideLoads", ".", "clear", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP21", "Func": "doInitialization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81014, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "OpChainList", "&", "getMuls", "(", ")", "{"], "ground_truth": ["return", "Muls", ";"], "File": "ARMParallelDSP21", "Func": "getMuls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81016, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "Muls", ".", "push_back", "(", "make_unique", "<", "BinOpChain", ">", "(", "I", ",", "LHS", ",", "RHS", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP21", "Func": "InsertMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81017, "Length": 18, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "Value", "*", "Args", "[", "]", "=", "{", "WideLd0", ",", "WideLd1", ",", "Acc", "}", ";", "Function", "*", "SMLAD", "=", "nullptr", ";", "if", "(", "Exchange", ")", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "else", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "IRBuilder", "<", "NoFolder", ">", "Builder", "(", "InsertAfter", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "InsertAfter", ")", ")", ";", "Instruction", "*", "Call", "=", "Builder", ".", "CreateCall", "(", "SMLAD", ",", "Args", ")", ";", "NumSMLAD", "++", ";", "return", "Call", ";", "}", ";", "Instruction", "*", "InsertAfter", "=", "R", ".", "getRoot", "(", ")", ";", "Value", "*", "Acc", "=", "R", ".", "getAccumulator", "(", ")", ";", "if", "(", "!", "Acc", ")", "Acc", "=", "ConstantInt", "::", "get", "(", "IntegerType", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "", ")", ",", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "InsertAfter", "<<", "", "<<", "", "<<", "*", "Acc", "<<", "", ")", ";", "for", "(", "auto", "&", "Pair", ":", "R", ".", "getMulPairs", "(", ")", ")", "{", "BinOpChain", "*", "PMul0", "=", "Pair", ".", "first", ";", "BinOpChain", "*", "PMul1", "=", "Pair", ".", "second", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "*", "PMul0", "->", "Root", "<<", "", "<<", "", "<<", "*", "PMul1", "->", "Root", "<<", "", ")", ";", "Acc", "=", "CreateSMLADCall", "(", "PMul0", "->", "VecLd", ",", "PMul1", "->", "VecLd", ",", "Acc", ",", "PMul1", "->", "Exchange", ",", "InsertAfter", ")", ";", "InsertAfter", "=", "cast", "<", "Instruction", ">", "(", "Acc", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP21", "Func": "InsertParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81019, "Length": 277, "Cover_Rate": 0.6367816091954023} {"Template_token": ["", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "return", "false", ";", "Value", "*", "Val", ",", "*", "LHS", ",", "*", "RHS", ";", "if", "(", "match", "(", "V", ",", "m_Trunc", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "if", "(", "cast", "<", "TruncInst", ">", "(", "I", ")", "->", "getDestTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "==", "MaxBitWidth", ")", "return", "IsNarrowSequence", "<", "MaxBitWidth", ">", "(", "Val", ",", "VL", ")", ";", "}", "else", "if", "(", "match", "(", "V", ",", "m_Add", "(", "m_Value", "(", "LHS", ")", ",", "m_Value", "(", "RHS", ")", ")", ")", ")", "{", "return", "false", ";", "}", "else", "if", "(", "match", "(", "V", ",", "m_ZExtOrSExt", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "if", "(", "cast", "<", "CastInst", ">", "(", "I", ")", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "!=", "MaxBitWidth", ")", "return", "false", ";", "if", "(", "match", "(", "Val", ",", "m_Load", "(", "m_Value", "(", ")", ")", ")", ")", "{", "auto", "*", "Ld", "=", "cast", "<", "LoadInst", ">", "(", "Val", ")", ";", "if", "(", "!", "LoadPairs", ".", "count", "(", "Ld", ")", "&&", "!", "OffsetLoads", ".", "count", "(", "Ld", ")", ")", "return", "false", ";"], "ground_truth": ["VL", ".", "push_back", "(", "Val", ")", ";"], "File": "ARMParallelDSP21", "Func": "IsNarrowSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81020, "Length": 199, "Cover_Rate": 0.796} {"Template_token": ["", "BasicBlock", "*", "Latch", "=", "L", "->", "getLoopLatch", "(", ")", ";", "for", "(", "Instruction", "&", "I", ":", "reverse", "(", "*", "Latch", ")", ")", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "!=", "Instruction", "::", "Add", ")", "continue", ";", "if", "(", "AllAdds", ".", "count", "(", "&", "I", ")", ")", "continue", ";", "const", "auto", "*", "Ty", "=", "I", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "", ")", "&&", "!", "Ty", "->", "isIntegerTy", "(", "", ")", ")", "continue", ";", "Reduction", "R", "(", "&", "I", ")", ";", "if", "(", "!", "Search", "(", "&", "I", ",", "R", ")", ")", "continue", ";", "if", "(", "!", "CreateParallelPairs", "(", "R", ")", ")", "continue", ";", "InsertParallelMACs", "(", "R", ")", ";", "Changed", "=", "true", ";", "AllAdds", ".", "insert", "(", "R", ".", "getAdds", "(", ")", ".", "begin", "(", ")", ",", "R", ".", "getAdds", "(", ")", ".", "end", "(", ")", ")", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "ARMParallelDSP21", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81021, "Length": 148, "Cover_Rate": 0.3224400871459695} {"Template_token": ["", "if", "(", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "Loads", ".", "push_back", "(", "Ld", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMParallelDSP21", "Func": "PopulateLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81022, "Length": 23, "Cover_Rate": 0.6216216216216216} {"Template_token": ["", "if", "(", "DT", "->", "dominates", "(", "Write", ",", "Read", ")", ")", "RAWDeps", "[", "Read", "]", ".", "insert", "(", "Write", ")", ";", "}", "}", "auto", "SafeToPair", "=", "[", "&", "]", "(", "LoadInst", "*", "Base", ",", "LoadInst", "*", "Offset", ")", "{", "LoadInst", "*", "Dominator", "=", "DT", "->", "dominates", "(", "Base", ",", "Offset", ")", "?", "Base", ":", "Offset", ";", "LoadInst", "*", "Dominated", "=", "DT", "->", "dominates", "(", "Base", ",", "Offset", ")", "?", "Offset", ":", "Base", ";", "if", "(", "RAWDeps", ".", "count", "(", "Dominated", ")", ")", "{", "InstSet", "&", "WritesBefore", "=", "RAWDeps", "[", "Dominated", "]", ";", "for", "(", "auto", "Before", ":", "WritesBefore", ")", "{", "if", "(", "DT", "->", "dominates", "(", "Dominator", ",", "Before", ")", ")", "return", "false", ";", "}", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "*", "Base", ":", "Loads", ")", "{", "for", "(", "auto", "*", "Offset", ":", "Loads", ")", "{", "if", "(", "Base", "==", "Offset", ")", "continue", ";", "if", "(", "AreSequentialAccesses", "<", "LoadInst", ">", "(", "Base", ",", "Offset", ",", "*", "DL", ",", "*", "SE", ")", "&&", "SafeToPair", "(", "Base", ",", "Offset", ")", ")", "{", "LoadPairs", "[", "Base", "]", "=", "Offset", ";", "OffsetLoads", ".", "insert", "(", "Offset", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP21", "Func": "RecordMemoryOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81023, "Length": 190, "Cover_Rate": 0.4185022026431718} {"Template_token": ["", "bool", "runOnLoop", "(", "Loop", "*", "TheLoop", ",", "LPPassManager", "&", ")", "override", "{", "if", "(", "DisableParallelDSP", ")", "return", "false", ";", "if", "(", "skipLoop", "(", "TheLoop", ")", ")", "return", "false", ";", "L", "=", "TheLoop", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "TLI", "=", "&", "getAnalysis", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ".", "getTLI", "(", ")", ";", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "BasicBlock", "*", "Header", "=", "TheLoop", "->", "getHeader", "(", ")", ";", "if", "(", "!", "Header", ")", "return", "false", ";", "if", "(", "Header", "!=", "TheLoop", "->", "getLoopLatch", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "TheLoop", "->", "getLoopPreheader", "(", ")", ")", "InsertPreheaderForLoop", "(", "L", ",", "DT", ",", "LI", ",", "nullptr", ",", "true", ")", ";", "Function", "&", "F", "=", "*", "Header", "->", "getParent", "(", ")", ";", "M", "=", "F", ".", "getParent", "(", ")", ";", "DL", "=", "&", "M", "->", "getDataLayout", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "allowsUnalignedMem", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "isLittle", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";", "}", "LoopAccessInfo", "LAI", "(", "L", ",", "SE", ",", "TLI", ",", "AA", ",", "DT", ",", "LI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "F", ".", "getName", "(", ")", "<<", "", ")", ";"], "File": "ARMParallelDSP21", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81024, "Length": 350, "Cover_Rate": 0.9114583333333334} {"Template_token": ["", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "BasicBlock", "*", "Header", "=", "TheLoop", "->", "getHeader", "(", ")", ";", "if", "(", "!", "Header", ")", "return", "false", ";", "if", "(", "Header", "!=", "TheLoop", "->", "getLoopLatch", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "TheLoop", "->", "getLoopPreheader", "(", ")", ")", "InsertPreheaderForLoop", "(", "L", ",", "DT", ",", "LI", ",", "nullptr", ",", "true", ")", ";", "Function", "&", "F", "=", "*", "Header", "->", "getParent", "(", ")", ";", "M", "=", "F", ".", "getParent", "(", ")", ";", "DL", "=", "&", "M", "->", "getDataLayout", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "allowsUnalignedMem", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "isLittle", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP21", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81025, "Length": 219, "Cover_Rate": 0.5703125} {"Template_token": ["", "if", "(", "isConsecutiveAccess", "(", "MemOp0", ",", "MemOp1", ",", "DL", ",", "SE", ")", ")", "{", "VecMem", ".", "clear", "(", ")", ";", "VecMem", ".", "push_back", "(", "MemOp0", ")", ";", "VecMem", ".", "push_back", "(", "MemOp1", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "true", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP22", "Func": "AreSequentialAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81026, "Length": 60, "Cover_Rate": 0.5172413793103449} {"Template_token": ["", "if", "(", "!", "MemOp0", "->", "isSimple", "(", ")", "||", "!", "MemOp1", "->", "isSimple", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "isConsecutiveAccess", "(", "MemOp0", ",", "MemOp1", ",", "DL", ",", "SE", ")", ")", "{", "VecMem", ".", "clear", "(", ")", ";", "VecMem", ".", "push_back", "(", "MemOp0", ")", ";", "VecMem", ".", "push_back", "(", "MemOp1", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "true", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP22", "Func": "AreSequentialAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81027, "Length": 90, "Cover_Rate": 0.7758620689655172} {"Template_token": ["", "auto", "*", "Ld1", "=", "dyn_cast", "<", "LoadInst", ">", "(", "Mul1_LHS", "[", "x", "]", ")", ";", "auto", "*", "Ld2", "=", "dyn_cast", "<", "LoadInst", ">", "(", "Mul0_RHS", "[", "x", "]", ")", ";", "auto", "*", "Ld3", "=", "dyn_cast", "<", "LoadInst", ">", "(", "Mul1_RHS", "[", "x", "]", ")", ";", "if", "(", "!", "Ld0", "||", "!", "Ld1", "||", "!", "Ld2", "||", "!", "Ld3", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "x", "<<", "", "<<", "", "<<", "*", "Ld0", "<<", "", "<<", "", "<<", "*", "Ld1", "<<", "", "<<", "", "<<", "x", "+", "", "<<", "", "<<", "", "<<", "*", "Ld2", "<<", "", "<<", "", "<<", "*", "Ld3", "<<", "", ")", ";", "if", "(", "AreSequentialLoads", "(", "Ld0", ",", "Ld1", ",", "PMul0", "->", "VecLd", ")", ")", "{", "if", "(", "AreSequentialLoads", "(", "Ld2", ",", "Ld3", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "PMACPairs", ".", "push_back", "(", "std", "::", "make_pair", "(", "PMul0", ",", "PMul1", ")", ")", ";", "Found", "=", "true", ";", "}", "else", "if", "(", "AreSequentialLoads", "(", "Ld3", ",", "Ld2", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "PMul1", "->", "Exchange", "=", "true", ";", "PMACPairs", ".", "push_back", "(", "std", "::", "make_pair", "(", "PMul0", ",", "PMul1", ")", ")", ";", "Found", "=", "true", ";", "}", "}", "else", "if", "(", "AreSequentialLoads", "(", "Ld1", ",", "Ld0", ",", "PMul0", "->", "VecLd", ")", ")", "{", "if", "(", "AreSequentialLoads", "(", "Ld2", ",", "Ld3", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "PMul0", "->", "Exchange", "=", "true", ";", "PMACPairs", ".", "push_back", "(", "std", "::", "make_pair", "(", "PMul1", ",", "PMul0", ")", ")", ";", "Found", "=", "true", ";", "}", "}", "}", "if", "(", "Found", ")", "{", "Paired", ".", "insert", "(", "Mul0", ")", ";", "Paired", ".", "insert", "(", "Mul1", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMParallelDSP22", "Func": "CreateParallelMACPairs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81028, "Length": 329, "Cover_Rate": 0.5022900763358779} {"Template_token": ["", "bool", "ParallelDSP", "::", "InsertParallelMACs", "(", "Reduction", "&", "Reduction", ",", "PMACPairList", "&", "PMACPairs", ")", "{", "Instruction", "*", "Acc", "=", "Reduction", ".", "Phi", ";", "Instruction", "*", "InsertAfter", "=", "Reduction", ".", "AccIntAdd", ";", "for", "(", "auto", "&", "Pair", ":", "PMACPairs", ")", "{", "BinOpChain", "*", "PMul0", "=", "Pair", ".", "first", ";", "BinOpChain", "*", "PMul1", "=", "Pair", ".", "second", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "PMul0", "->", "Root", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "PMul1", "->", "Root", "->", "dump", "(", ")", ")", ";", "auto", "*", "VecLd0", "=", "cast", "<", "LoadInst", ">", "(", "PMul0", "->", "VecLd", "[", "", "]", ")", ";", "auto", "*", "VecLd1", "=", "cast", "<", "LoadInst", ">", "(", "PMul1", "->", "VecLd", "[", "", "]", ")", ";", "Acc", "=", "CreateSMLADCall", "(", "VecLd0", ",", "VecLd1", ",", "Acc", ",", "PMul1", "->", "Exchange", ",", "InsertAfter", ")", ";"], "ground_truth": ["InsertAfter", "=", "Acc", ";"], "File": "ARMParallelDSP22", "Func": "InsertParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81029, "Length": 147, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "dbgs", "(", ")", "<<", "", ";", "PMul1", "->", "Root", "->", "dump", "(", ")", ")", ";", "auto", "*", "VecLd0", "=", "cast", "<", "LoadInst", ">", "(", "PMul0", "->", "VecLd", "[", "", "]", ")", ";", "auto", "*", "VecLd1", "=", "cast", "<", "LoadInst", ">", "(", "PMul1", "->", "VecLd", "[", "", "]", ")", ";", "Acc", "=", "CreateSMLADCall", "(", "VecLd0", ",", "VecLd1", ",", "Acc", ",", "PMul1", "->", "Exchange", ",", "InsertAfter", ")", ";", "InsertAfter", "=", "Acc", ";", "}"], "ground_truth": ["if", "(", "Acc", "!=", "Reduction", ".", "Phi", ")", "{"], "File": "ARMParallelDSP22", "Func": "InsertParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81030, "Length": 80, "Cover_Rate": 0.42328042328042326} {"Template_token": ["", "M", "=", "F", ".", "getParent", "(", ")", ";", "DL", "=", "&", "M", "->", "getDataLayout", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "allowsUnalignedMem", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "LoopAccessInfo", "LAI", "(", "L", ",", "SE", ",", "TLI", ",", "AA", ",", "DT", ",", "LI", ")", ";", "bool", "Changes", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "F", ".", "getName", "(", ")", "<<", "", ")", ";", "Changes", "=", "MatchSMLAD", "(", "F", ")", ";"], "ground_truth": ["return", "Changes", ";"], "File": "ARMParallelDSP22", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81031, "Length": 150, "Cover_Rate": 0.4854368932038835} {"Template_token": ["", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "BasicBlock", "*", "Header", "=", "TheLoop", "->", "getHeader", "(", ")", ";", "if", "(", "!", "Header", ")", "return", "false", ";", "if", "(", "Header", "!=", "TheLoop", "->", "getLoopLatch", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "Function", "&", "F", "=", "*", "Header", "->", "getParent", "(", ")", ";", "M", "=", "F", ".", "getParent", "(", ")", ";", "DL", "=", "&", "M", "->", "getDataLayout", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "allowsUnalignedMem", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP22", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81032, "Length": 158, "Cover_Rate": 0.511326860841424} {"Template_token": ["", "}", "}", "auto", "SafeToPair", "=", "[", "&", "]", "(", "LoadInst", "*", "Base", ",", "LoadInst", "*", "Offset", ")", "{", "LoadInst", "*", "Dominator", "=", "OrderedBB", ".", "dominates", "(", "Base", ",", "Offset", ")", "?", "Base", ":", "Offset", ";", "LoadInst", "*", "Dominated", "=", "OrderedBB", ".", "dominates", "(", "Base", ",", "Offset", ")", "?", "Offset", ":", "Base", ";", "if", "(", "RAWDeps", ".", "count", "(", "Dominated", ")", ")", "{", "InstSet", "&", "WritesBefore", "=", "RAWDeps", "[", "Dominated", "]", ";", "for", "(", "auto", "Before", ":", "WritesBefore", ")", "{", "if", "(", "OrderedBB", ".", "dominates", "(", "Dominator", ",", "Before", ")", ")", "return", "false", ";", "}", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "*", "Base", ":", "Loads", ")", "{", "for", "(", "auto", "*", "Offset", ":", "Loads", ")", "{", "if", "(", "Base", "==", "Offset", "||", "OffsetLoads", ".", "count", "(", "Offset", ")", ")", "continue", ";", "if", "(", "AreSequentialAccesses", "<", "LoadInst", ">", "(", "Base", ",", "Offset", ",", "*", "DL", ",", "*", "SE", ")", "&&", "SafeToPair", "(", "Base", ",", "Offset", ")", ")", "{", "LoadPairs", "[", "Base", "]", "=", "Offset", ";", "OffsetLoads", ".", "insert", "(", "Offset", ")", ";", "break", ";", "}", "}", "}", "LLVM_DEBUG", "(", "if", "(", "!", "LoadPairs", ".", "empty", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["for", "(", "auto", "&", "MapIt", ":", "LoadPairs", ")", "{"], "File": "ARMParallelDSP27", "Func": "RecordMemoryOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81033, "Length": 205, "Cover_Rate": 0.41164658634538154} {"Template_token": ["", "SmallVector", "<", "LoadInst", "*", ",", "", ">", "Loads", ";", "SmallVector", "<", "Instruction", "*", ",", "", ">", "Writes", ";", "LoadPairs", ".", "clear", "(", ")", ";", "WideLoads", ".", "clear", "(", ")", ";", "OrderedBasicBlock", "OrderedBB", "(", "BB", ")", ";", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "mayWriteToMemory", "(", ")", ")", "Writes", ".", "push_back", "(", "&", "I", ")", ";", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Ld", "||", "!", "Ld", "->", "isSimple", "(", ")", "||", "!", "Ld", "->", "hasOneUse", "(", ")", "||", "!", "isa", "<", "SExtInst", ">", "(", "Ld", "->", "user_back", "(", ")", ")", ")", "continue", ";", "Loads", ".", "push_back", "(", "Ld", ")", ";", "}", "if", "(", "Loads", ".", "empty", "(", ")", "||", "Loads", ".", "size", "(", ")", ">", "NumLoadLimit", ")", "return", "false", ";", "using", "InstSet", "=", "std", "::", "set", "<", "Instruction", "*", ">", ";", "using", "DepMap", "=", "std", "::", "map", "<", "Instruction", "*", ",", "InstSet", ">", ";", "DepMap", "RAWDeps", ";", "const", "auto", "Size", "=", "LocationSize", "::", "unknown", "(", ")", ";", "for", "(", "auto", "Write", ":", "Writes", ")", "{", "for", "(", "auto", "Read", ":", "Loads", ")", "{", "MemoryLocation", "ReadLoc", "=", "MemoryLocation", "(", "Read", "->", "getPointerOperand", "(", ")", ",", "Size", ")", ";", "if", "(", "!", "isModOrRefSet", "(", "intersectModRef", "(", "AA", "->", "getModRefInfo", "(", "Write", ",", "ReadLoc", ")", ",", "ModRefInfo", "::", "ModRef", ")", ")", ")", "continue", ";", "if", "(", "OrderedBB", ".", "dominates", "(", "Write", ",", "Read", ")", ")", "RAWDeps", "[", "Read", "]", ".", "insert", "(", "Write", ")", ";", "}", "}", "auto", "SafeToPair", "=", "[", "&", "]", "(", "LoadInst", "*", "Base", ",", "LoadInst", "*", "Offset", ")", "{", "LoadInst", "*", "Dominator", "=", "OrderedBB", ".", "dominates", "(", "Base", ",", "Offset", ")", "?", "Base", ":", "Offset", ";", "LoadInst", "*", "Dominated", "=", "OrderedBB", ".", "dominates", "(", "Base", ",", "Offset", ")", "?", "Offset", ":", "Base", ";", "if", "(", "RAWDeps", ".", "count", "(", "Dominated", ")", ")", "{", "InstSet", "&", "WritesBefore", "=", "RAWDeps", "[", "Dominated", "]", ";"], "ground_truth": ["for", "(", "auto", "Before", ":", "WritesBefore", ")", "{"], "File": "ARMParallelDSP27", "Func": "RecordMemoryOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81034, "Length": 327, "Cover_Rate": 0.6566265060240963} {"Template_token": ["", "Instruction", "*", "Mul", "=", "dyn_cast", "<", "Instruction", ">", "(", "Acc", "->", "getOperand", "(", "MulOpNum", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Mul", "->", "dump", "(", ")", ")", ";", "ValueList", "LHS", ";", "ValueList", "RHS", ";", "if", "(", "IsNarrowSequence", "<", "", ">", "(", "MulOp0", ",", "LHS", ")", "&&", "IsNarrowSequence", "<", "", ">", "(", "MulOp1", ",", "RHS", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Mul", "->", "dump", "(", ")", ")", ";", "Candidates", ".", "push_back", "(", "make_unique", "<", "BinOpChain", ">", "(", "Mul", ",", "LHS", ",", "RHS", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP2", "Func": "AddMACCandidate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81035, "Length": 94, "Cover_Rate": 0.7833333333333333} {"Template_token": ["", "BinOpChain", "*", "PMul0", "=", "static_cast", "<", "BinOpChain", "*", ">", "(", "Candidates", "[", "i", "]", ".", "get", "(", ")", ")", ";", "BinOpChain", "*", "PMul1", "=", "static_cast", "<", "BinOpChain", "*", ">", "(", "Candidates", "[", "i", "+", "", "]", ".", "get", "(", ")", ")", ";", "const", "Instruction", "*", "Mul0", "=", "PMul0", "->", "Root", ";", "const", "Instruction", "*", "Mul1", "=", "PMul1", "->", "Root", ";", "if", "(", "Mul0", "==", "Mul1", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "Mul0", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Mul1", "->", "dump", "(", ")", ")", ";", "const", "ValueList", "&", "Mul0_LHS", "=", "PMul0", "->", "LHS", ";", "const", "ValueList", "&", "Mul0_RHS", "=", "PMul0", "->", "RHS", ";", "const", "ValueList", "&", "Mul1_LHS", "=", "PMul1", "->", "LHS", ";", "const", "ValueList", "&", "Mul1_RHS", "=", "PMul1", "->", "RHS", ";", "if", "(", "!", "AreSymmetrical", "(", "Mul0_LHS", ",", "Mul1_LHS", ")", "||", "!", "AreSymmetrical", "(", "Mul0_RHS", ",", "Mul1_RHS", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "unsigned", "x", "=", "", ";", "x", "<", "Mul0_LHS", ".", "size", "(", ")", ";", "x", "+=", "", ")", "{", "auto", "*", "Ld0", "=", "dyn_cast", "<", "LoadInst", ">", "(", "Mul0_LHS", "[", "x", "]", ")", ";", "auto", "*", "Ld1", "=", "dyn_cast", "<", "LoadInst", ">", "(", "Mul1_LHS", "[", "x", "]", ")", ";", "auto", "*", "Ld2", "=", "dyn_cast", "<", "LoadInst", ">", "(", "Mul0_RHS", "[", "x", "]", ")", ";", "auto", "*", "Ld3", "=", "dyn_cast", "<", "LoadInst", ">", "(", "Mul1_RHS", "[", "x", "]", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "x", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "Mul0_LHS", "[", "x", "]", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Mul1_LHS", "[", "x", "]", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", "<<", "x", "+", "", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "Mul0_RHS", "[", "x", "]", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Mul1_RHS", "[", "x", "]", "->", "dump", "(", ")", ")", ";", "if", "(", "AreSequentialLoads", "(", "Ld0", ",", "Ld1", ",", "PMul0", "->", "VecLd", ")", "&&", "AreSequentialLoads", "(", "Ld2", ",", "Ld3", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "PMACPairs", ".", "push_back", "(", "std", "::", "make_pair", "(", "PMul0", ",", "PMul1", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP2", "Func": "CreateParallelMACPairs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81036, "Length": 380, "Cover_Rate": 0.8715596330275229} {"Template_token": ["", "Instruction", "*", "Acc", "=", "Reduction", ".", "Phi", ";", "Instruction", "*", "InsertAfter", "=", "Reduction", ".", "AccIntAdd", ";", "for", "(", "auto", "&", "Pair", ":", "PMACPairs", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "Pair", ".", "first", "->", "Root", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Pair", ".", "second", "->", "Root", "->", "dump", "(", ")", ")", ";", "auto", "*", "VecLd0", "=", "cast", "<", "LoadInst", ">", "(", "Pair", ".", "first", "->", "VecLd", "[", "", "]", ")", ";", "auto", "*", "VecLd1", "=", "cast", "<", "LoadInst", ">", "(", "Pair", ".", "second", "->", "VecLd", "[", "", "]", ")", ";", "Acc", "=", "CreateSMLADCall", "(", "VecLd0", ",", "VecLd1", ",", "Acc", ",", "InsertAfter", ")", ";", "InsertAfter", "=", "Acc", ";", "}", "if", "(", "Acc", "!=", "Reduction", ".", "Phi", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Acc", "->", "dump", "(", ")", ")", ";", "Reduction", ".", "AccIntAdd", "->", "replaceAllUsesWith", "(", "Acc", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP2", "Func": "InsertParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81037, "Length": 159, "Cover_Rate": 0.8983050847457628} {"Template_token": ["", "Acc", "=", "CreateSMLADCall", "(", "VecLd0", ",", "VecLd1", ",", "Acc", ",", "InsertAfter", ")", ";", "InsertAfter", "=", "Acc", ";", "}", "if", "(", "Acc", "!=", "Reduction", ".", "Phi", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Acc", "->", "dump", "(", ")", ")", ";", "Reduction", ".", "AccIntAdd", "->", "replaceAllUsesWith", "(", "Acc", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMParallelDSP2", "Func": "InsertParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81038, "Length": 54, "Cover_Rate": 0.3050847457627119} {"Template_token": ["", "AddMACCandidate", "(", "Candidates", ",", "Acc", ",", "MulOp0", ",", "MulOp1", ",", "", ")", ";", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "A", ")", ";", "}", "while", "(", "match", "(", "Acc", ",", "m_Add", "(", "m_Value", "(", "A", ")", ",", "m_Mul", "(", "m_Value", "(", "MulOp0", ")", ",", "m_Value", "(", "MulOp1", ")", ")", ")", ")", ")", "{", "AddMACCandidate", "(", "Candidates", ",", "Acc", ",", "MulOp0", ",", "MulOp1", ",", "", ")", ";"], "ground_truth": ["Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "A", ")", ";"], "File": "ARMParallelDSP2", "Func": "MatchParallelMACSequences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81039, "Length": 76, "Cover_Rate": 0.3584905660377358} {"Template_token": ["", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "A", ")", ";", "}", "if", "(", "match", "(", "Acc", ",", "m_Add", "(", "m_Mul", "(", "m_Value", "(", "MulOp0", ")", ",", "m_Value", "(", "MulOp1", ")", ")", ",", "m_Value", "(", "A", ")", ")", ")", ")", "AddMACCandidate", "(", "Candidates", ",", "Acc", ",", "MulOp0", ",", "MulOp1", ",", "", ")", ";", "std", "::", "reverse", "(", "Candidates", ".", "begin", "(", ")", ",", "Candidates", ".", "end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP2", "Func": "MatchParallelMACSequences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81040, "Length": 70, "Cover_Rate": 0.330188679245283} {"Template_token": ["", "}", "for", "(", "PHINode", "&", "Phi", ":", "Header", "->", "phis", "(", ")", ")", "{", "const", "auto", "*", "Ty", "=", "Phi", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "", ")", ")", "continue", ";", "const", "bool", "IsReduction", "=", "RecurrenceDescriptor", "::", "AddReductionVar", "(", "&", "Phi", ",", "RecurrenceDescriptor", "::", "RK_IntegerAdd", ",", "TheLoop", ",", "HasFnNoNaNAttr", ",", "RecDesc", ")", ";", "if", "(", "!", "IsReduction", ")", "continue", ";", "Instruction", "*", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "Phi", ".", "getIncomingValueForBlock", "(", "Latch", ")", ")", ";", "if", "(", "!", "Acc", ")", "continue", ";", "Reductions", ".", "push_back", "(", "Reduction", "(", "&", "Phi", ",", "Acc", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "&", "R", ":", "Reductions", ")", "{", "dbgs", "(", ")", "<<", "", ";", "R", ".", "Phi", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "R", ".", "AccIntAdd", "->", "dump", "(", ")", ";", "}"], "ground_truth": [")", ";"], "File": "ARMParallelDSP2", "Func": "MatchReductions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81041, "Length": 152, "Cover_Rate": 0.672566371681416} {"Template_token": ["", "for", "(", "auto", "&", "M", ":", "R", ".", "MACCandidates", ")", "M", "->", "Root", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "Instructions", "Reads", ",", "Writes", ";", "AliasCandidates", "(", "Header", ",", "Reads", ",", "Writes", ")", ";", "for", "(", "auto", "&", "R", ":", "Reductions", ")", "{", "if", "(", "AreAliased", "(", "AA", ",", "Reads", ",", "Writes", ",", "R", ".", "MACCandidates", ")", ")", "return", "false", ";"], "ground_truth": ["PMACPairList", "PMACPairs", "=", "CreateParallelMACPairs", "(", "R", ".", "MACCandidates", ")", ";"], "File": "ARMParallelDSP2", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81042, "Length": 78, "Cover_Rate": 0.33620689655172414} {"Template_token": ["", "if", "(", "Header", "!=", "TheLoop", "->", "getLoopLatch", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "Function", "&", "F", "=", "*", "Header", "->", "getParent", "(", ")", ";", "M", "=", "F", ".", "getParent", "(", ")", ";", "DL", "=", "&", "M", "->", "getDataLayout", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "allowsUnalignedMem", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "LoopAccessInfo", "LAI", "(", "L", ",", "SE", ",", "TLI", ",", "AA", ",", "DT", ",", "LI", ")", ";", "bool", "Changes", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["Changes", "=", "MatchSMLAD", "(", "F", ")", ";"], "File": "ARMParallelDSP2", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81043, "Length": 166, "Cover_Rate": 0.5684931506849316} {"Template_token": ["", "void", "SetMemoryLocations", "(", ")", "{", "const", "auto", "Size", "=", "MemoryLocation", "::", "UnknownSize", ";", "for", "(", "auto", "*", "V", ":", "AllValues", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "if", "(", "I", "->", "mayWriteToMemory", "(", ")", ")", "ReadOnly", "=", "false", ";"], "ground_truth": ["if", "(", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "MemLocs", ".", "push_back", "(", "MemoryLocation", "(", "Ld", "->", "getPointerOperand", "(", ")", ",", "Size", ")", ")", ";"], "File": "ARMParallelDSP2", "Func": "SetMemoryLocations", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81044, "Length": 79, "Cover_Rate": 0.9634146341463414} {"Template_token": ["", "static", "LoadInst", "*", "CreateLoadIns", "(", "IRBuilder", "<", "NoFolder", ">", "&", "IRB", ",", "LoadInst", "&", "BaseLoad", ",", "Type", "*", "LoadTy", ")", "{"], "ground_truth": ["const", "unsigned", "AddrSpace", "=", "BaseLoad", ".", "getPointerAddressSpace", "(", ")", ";"], "File": "ARMParallelDSP30", "Func": "CreateLoadIns", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81045, "Length": 31, "Cover_Rate": 0.44285714285714284} {"Template_token": ["", "Value", "*", "Args", "[", "]", "=", "{", "NewLd0", ",", "NewLd1", ",", "Acc", "}", ";", "Function", "*", "SMLAD", "=", "nullptr", ";", "if", "(", "Exchange", ")", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "else", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";"], "ground_truth": ["CallInst", "*", "Call", "=", "Builder", ".", "CreateCall", "(", "SMLAD", ",", "Args", ")", ";"], "File": "ARMParallelDSP30", "Func": "CreateSMLADCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81046, "Length": 92, "Cover_Rate": 0.3724696356275304} {"Template_token": ["", "LoadInst", "*", "NewLd0", "=", "CreateLoadIns", "(", "Builder", ",", "VecLd0", "[", "", "]", ",", "Ty", ")", ";", "LoadInst", "*", "NewLd1", "=", "CreateLoadIns", "(", "Builder", ",", "VecLd1", "[", "", "]", ",", "Ty", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "NewLd0", ",", "NewLd1", ",", "Acc", "}", ";", "Function", "*", "SMLAD", "=", "nullptr", ";", "if", "(", "Exchange", ")", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "else", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "CallInst", "*", "Call", "=", "Builder", ".", "CreateCall", "(", "SMLAD", ",", "Args", ")", ";", "NumSMLAD", "++", ";", "return", "Call", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP30", "Func": "CreateSMLADCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81047, "Length": 131, "Cover_Rate": 0.5303643724696356} {"Template_token": ["", "for", "(", "auto", "&", "C", ":", "Candidates", ")", "{", "if", "(", "C", "->", "size", "(", ")", "<", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "C", "->", "PopulateLoads", "(", ")", ";", "ValueList", "&", "LHS", "=", "static_cast", "<", "BinOpChain", "*", ">", "(", "C", ".", "get", "(", ")", ")", "->", "LHS", ";"], "ground_truth": ["ValueList", "&", "RHS", "=", "static_cast", "<", "BinOpChain", "*", ">", "(", "C", ".", "get", "(", ")", ")", "->", "RHS", ";"], "File": "ARMParallelDSP4", "Func": "CheckMACMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81048, "Length": 77, "Cover_Rate": 0.5310344827586206} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LHS", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "+=", "", ")", "{", "if", "(", "!", "isa", "<", "LoadInst", ">", "(", "LHS", "[", "i", "]", ")", "||", "!", "isa", "<", "LoadInst", ">", "(", "RHS", "[", "i", "]", ")", ")", "return", "false", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMParallelDSP4", "Func": "CheckMACMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81049, "Length": 58, "Cover_Rate": 0.4} {"Template_token": ["", "Value", "*", "Args", "[", "]", "=", "{", "WideLd0", ",", "WideLd1", ",", "Acc", "}", ";", "Function", "*", "SMLAD", "=", "nullptr", ";", "if", "(", "Exchange", ")", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "else", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "IRBuilder", "<", "NoFolder", ">", "Builder", "(", "InsertAfter", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "InsertAfter", ")", ")", ";", "CallInst", "*", "Call", "=", "Builder", ".", "CreateCall", "(", "SMLAD", ",", "Args", ")", ";", "NumSMLAD", "++", ";", "return", "Call", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP4", "Func": "CreateSMLADCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81050, "Length": 120, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "LoadInst", "*", "WideLd1", "=", "WideLoads", ".", "count", "(", "VecLd1", "[", "", "]", ")", "?", "WideLoads", "[", "VecLd1", "[", "", "]", "]", "->", "getLoad", "(", ")", ":", "CreateWideLoad", "(", "VecLd1", ",", "Ty", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "WideLd0", ",", "WideLd1", ",", "Acc", "}", ";", "Function", "*", "SMLAD", "=", "nullptr", ";", "if", "(", "Exchange", ")", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "else", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "IRBuilder", "<", "NoFolder", ">", "Builder", "(", "InsertAfter", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "InsertAfter", ")", ")", ";", "CallInst", "*", "Call", "=", "Builder", ".", "CreateCall", "(", "SMLAD", ",", "Args", ")", ";"], "ground_truth": ["NumSMLAD", "++", ";"], "File": "ARMParallelDSP4", "Func": "CreateSMLADCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81051, "Length": 149, "Cover_Rate": 0.473015873015873} {"Template_token": ["", "Instruction", "*", "OffsetSExt", "=", "dyn_cast", "<", "SExtInst", ">", "(", "Offset", "->", "user_back", "(", ")", ")", ";", "assert", "(", "(", "BaseSExt", "&&", "OffsetSExt", ")", "&&", "", ")", ";", "std", "::", "function", "<", "void", "(", "Value", "*", ",", "Value", "*", ")", ">", "MoveBefore", "=", "[", "&", "]", "(", "Value", "*", "A", ",", "Value", "*", "B", ")", "->", "void", "{", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "A", ")", "||", "!", "isa", "<", "Instruction", ">", "(", "B", ")", ")", "return", ";", "auto", "*", "Source", "=", "cast", "<", "Instruction", ">", "(", "A", ")", ";", "auto", "*", "Sink", "=", "cast", "<", "Instruction", ">", "(", "B", ")", ";", "if", "(", "DT", "->", "dominates", "(", "Source", ",", "Sink", ")", "||", "Source", "->", "getParent", "(", ")", "!=", "Sink", "->", "getParent", "(", ")", "||", "isa", "<", "PHINode", ">", "(", "Source", ")", "||", "isa", "<", "PHINode", ">", "(", "Sink", ")", ")", "return", ";", "Source", "->", "moveBefore", "(", "Sink", ")", ";", "for", "(", "auto", "&", "U", ":", "Source", "->", "uses", "(", ")", ")", "MoveBefore", "(", "Source", ",", "U", ".", "getUser", "(", ")", ")", ";", "}", ";"], "ground_truth": ["LoadInst", "*", "DomLoad", "=", "DT", "->", "dominates", "(", "Base", ",", "Offset", ")", "?", "Base", ":", "Offset", ";"], "File": "ARMParallelDSP4", "Func": "CreateWideLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81052, "Length": 193, "Cover_Rate": 0.4115138592750533} {"Template_token": ["", "Instruction", "*", "InsertAfter", "=", "Reduction", ".", "AccIntAdd", ";", "for", "(", "auto", "&", "Pair", ":", "Reduction", ".", "PMACPairs", ")", "{", "BinOpChain", "*", "PMul0", "=", "Pair", ".", "first", ";", "BinOpChain", "*", "PMul1", "=", "Pair", ".", "second", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "*", "PMul0", "->", "Root", "<<", "", "<<", "", "<<", "*", "PMul1", "->", "Root", "<<", "", ")", ";", "Acc", "=", "CreateSMLADCall", "(", "PMul0", "->", "VecLd", ",", "PMul1", "->", "VecLd", ",", "Acc", ",", "PMul1", "->", "Exchange", ",", "InsertAfter", ")", ";", "InsertAfter", "=", "Acc", ";", "}", "if", "(", "Acc", "!=", "Reduction", ".", "Phi", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Acc", "->", "dump", "(", ")", ")", ";", "Reduction", ".", "AccIntAdd", "->", "replaceAllUsesWith", "(", "Acc", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMParallelDSP4", "Func": "InsertParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81053, "Length": 128, "Cover_Rate": 0.8707482993197279} {"Template_token": ["", "if", "(", "!", "I", ")", "return", "false", ";"], "ground_truth": ["if", "(", "I", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "!=", "BitWidth", ")", "return", "false", ";"], "File": "ARMParallelDSP4", "Func": "IsExtendingLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81054, "Length": 25, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "!", "I", ")", "return", "false", ";", "if", "(", "I", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "!=", "BitWidth", ")", "return", "false", ";"], "ground_truth": ["return", "isa", "<", "LoadInst", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMParallelDSP4", "Func": "IsExtendingLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81055, "Length": 39, "Cover_Rate": 0.65} {"Template_token": ["", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "return", "false", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "if", "(", "Match", "(", "I", "->", "getOperand", "(", "", ")", ")", "||", "(", "Match", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", ")", "return", "true", ";", "break", ";", "case", "Instruction", "::", "Mul", ":", "{", "Value", "*", "Op0", "=", "I", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Op1", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "IsExtendingLoad", "<", "SExtInst", ",", "", ">", "(", "Op0", ")", "&&", "IsExtendingLoad", "<", "SExtInst", ",", "", ">", "(", "Op1", ")", ")", "{", "ValueList", "LHS", "=", "{", "cast", "<", "SExtInst", ">", "(", "Op0", ")", "->", "getOperand", "(", "", ")", ",", "Op0", "}", ";", "ValueList", "RHS", "=", "{", "cast", "<", "SExtInst", ">", "(", "Op1", ")", "->", "getOperand", "(", "", ")", ",", "Op1", "}", ";", "Candidates", ".", "push_back", "(", "make_unique", "<", "BinOpChain", ">", "(", "I", ",", "LHS", ",", "RHS", ")", ")", ";", "}", "return", "false", ";", "}", "case", "Instruction", "::", "SExt", ":", "return", "Match", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "}", "return", "false", ";", "}", ";"], "ground_truth": ["while", "(", "Match", "(", "Acc", ")", ")", ";"], "File": "ARMParallelDSP4", "Func": "MatchParallelMACSequences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81056, "Length": 206, "Cover_Rate": 0.7202797202797203} {"Template_token": ["", "RecurrenceDescriptor", "RecDesc", ";", "const", "bool", "HasFnNoNaNAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ";", "BasicBlock", "*", "Latch", "=", "L", "->", "getLoopLatch", "(", ")", ";", "for", "(", "PHINode", "&", "Phi", ":", "Latch", "->", "phis", "(", ")", ")", "{", "const", "auto", "*", "Ty", "=", "Phi", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "", ")", "&&", "!", "Ty", "->", "isIntegerTy", "(", "", ")", ")", "continue", ";", "const", "bool", "IsReduction", "=", "RecurrenceDescriptor", "::", "AddReductionVar", "(", "&", "Phi", ",", "RecurrenceDescriptor", "::", "RK_IntegerAdd", ",", "L", ",", "HasFnNoNaNAttr", ",", "RecDesc", ")", ";", "if", "(", "!", "IsReduction", ")", "continue", ";", "Instruction", "*", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "Phi", ".", "getIncomingValueForBlock", "(", "Latch", ")", ")", ";", "if", "(", "!", "Acc", ")", "continue", ";", "Reductions", ".", "push_back", "(", "Reduction", "(", "&", "Phi", ",", "Acc", ")", ")", ";", "}", "return", "!", "Reductions", ".", "empty", "(", ")", ";", "}", ";"], "ground_truth": ["ReductionList", "Reductions", ";"], "File": "ARMParallelDSP4", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81057, "Length": 154, "Cover_Rate": 0.5255972696245734} {"Template_token": ["", "BasicBlock", "*", "Latch", "=", "L", "->", "getLoopLatch", "(", ")", ";", "for", "(", "PHINode", "&", "Phi", ":", "Latch", "->", "phis", "(", ")", ")", "{", "const", "auto", "*", "Ty", "=", "Phi", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "", ")", "&&", "!", "Ty", "->", "isIntegerTy", "(", "", ")", ")", "continue", ";", "const", "bool", "IsReduction", "=", "RecurrenceDescriptor", "::", "AddReductionVar", "(", "&", "Phi", ",", "RecurrenceDescriptor", "::", "RK_IntegerAdd", ",", "L", ",", "HasFnNoNaNAttr", ",", "RecDesc", ")", ";", "if", "(", "!", "IsReduction", ")", "continue", ";", "Instruction", "*", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "Phi", ".", "getIncomingValueForBlock", "(", "Latch", ")", ")", ";", "if", "(", "!", "Acc", ")", "continue", ";", "Reductions", ".", "push_back", "(", "Reduction", "(", "&", "Phi", ",", "Acc", ")", ")", ";", "}", "return", "!", "Reductions", ".", "empty", "(", ")", ";", "}", ";", "ReductionList", "Reductions", ";"], "ground_truth": ["if", "(", "!", "FindReductions", "(", "Reductions", ")", ")", "return", "false", ";"], "File": "ARMParallelDSP4", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81058, "Length": 145, "Cover_Rate": 0.4948805460750853} {"Template_token": ["", "SmallVector", "<", "Instruction", "*", ",", "", ">", "Writes", ";", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "mayWriteToMemory", "(", ")", ")", "Writes", ".", "push_back", "(", "&", "I", ")", ";", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Ld", "||", "!", "Ld", "->", "isSimple", "(", ")", "||", "!", "Ld", "->", "hasOneUse", "(", ")", "||", "!", "isa", "<", "SExtInst", ">", "(", "Ld", "->", "user_back", "(", ")", ")", ")", "continue", ";", "Loads", ".", "push_back", "(", "Ld", ")", ";", "}", "using", "InstSet", "=", "std", "::", "set", "<", "Instruction", "*", ">", ";", "using", "DepMap", "=", "std", "::", "map", "<", "Instruction", "*", ",", "InstSet", ">", ";", "DepMap", "RAWDeps", ";", "const", "auto", "Size", "=", "LocationSize", "::", "unknown", "(", ")", ";", "for", "(", "auto", "Read", ":", "Loads", ")", "{", "for", "(", "auto", "Write", ":", "Writes", ")", "{", "MemoryLocation", "ReadLoc", "=", "MemoryLocation", "(", "Read", "->", "getPointerOperand", "(", ")", ",", "Size", ")", ";", "if", "(", "!", "isModOrRefSet", "(", "intersectModRef", "(", "AA", "->", "getModRefInfo", "(", "Write", ",", "ReadLoc", ")", ",", "ModRefInfo", "::", "ModRef", ")", ")", ")", "continue", ";", "if", "(", "DT", "->", "dominates", "(", "Write", ",", "Read", ")", ")", "RAWDeps", "[", "Read", "]", ".", "insert", "(", "Write", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMParallelDSP4", "Func": "RecordMemoryOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81059, "Length": 204, "Cover_Rate": 0.4563758389261745} {"Template_token": ["", "SmallVector", "<", "LoadInst", "*", ",", "", ">", "Loads", ";", "SmallVector", "<", "Instruction", "*", ",", "", ">", "Writes", ";", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "mayWriteToMemory", "(", ")", ")", "Writes", ".", "push_back", "(", "&", "I", ")", ";", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Ld", "||", "!", "Ld", "->", "isSimple", "(", ")", "||", "!", "Ld", "->", "hasOneUse", "(", ")", "||", "!", "isa", "<", "SExtInst", ">", "(", "Ld", "->", "user_back", "(", ")", ")", ")", "continue", ";", "Loads", ".", "push_back", "(", "Ld", ")", ";", "}", "using", "InstSet", "=", "std", "::", "set", "<", "Instruction", "*", ">", ";", "using", "DepMap", "=", "std", "::", "map", "<", "Instruction", "*", ",", "InstSet", ">", ";", "DepMap", "RAWDeps", ";", "const", "auto", "Size", "=", "LocationSize", "::", "unknown", "(", ")", ";", "for", "(", "auto", "Read", ":", "Loads", ")", "{", "for", "(", "auto", "Write", ":", "Writes", ")", "{", "MemoryLocation", "ReadLoc", "=", "MemoryLocation", "(", "Read", "->", "getPointerOperand", "(", ")", ",", "Size", ")", ";", "if", "(", "!", "isModOrRefSet", "(", "intersectModRef", "(", "AA", "->", "getModRefInfo", "(", "Write", ",", "ReadLoc", ")", ",", "ModRefInfo", "::", "ModRef", ")", ")", ")", "continue", ";", "if", "(", "DT", "->", "dominates", "(", "Write", ",", "Read", ")", ")", "RAWDeps", "[", "Read", "]", ".", "insert", "(", "Write", ")", ";", "}", "}", "auto", "SafeToPair", "=", "[", "&", "]", "(", "LoadInst", "*", "Base", ",", "LoadInst", "*", "Offset", ")", "{", "LoadInst", "*", "Dominator", "=", "DT", "->", "dominates", "(", "Base", ",", "Offset", ")", "?", "Base", ":", "Offset", ";", "LoadInst", "*", "Dominated", "=", "DT", "->", "dominates", "(", "Base", ",", "Offset", ")", "?", "Offset", ":", "Base", ";", "if", "(", "RAWDeps", ".", "count", "(", "Dominated", ")", ")", "{", "InstSet", "&", "WritesBefore", "=", "RAWDeps", "[", "Dominated", "]", ";", "for", "(", "auto", "Before", ":", "WritesBefore", ")", "{", "if", "(", "DT", "->", "dominates", "(", "Dominator", ",", "Before", ")", ")", "return", "false", ";", "}", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "*", "Base", ":", "Loads", ")", "{", "for", "(", "auto", "*", "Offset", ":", "Loads", ")", "{"], "ground_truth": ["if", "(", "Base", "==", "Offset", ")", "continue", ";"], "File": "ARMParallelDSP4", "Func": "RecordMemoryOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81060, "Length": 337, "Cover_Rate": 0.7539149888143176} {"Template_token": ["", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "BasicBlock", "*", "Header", "=", "TheLoop", "->", "getHeader", "(", ")", ";", "if", "(", "!", "Header", ")", "return", "false", ";", "if", "(", "Header", "!=", "TheLoop", "->", "getLoopLatch", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "TheLoop", "->", "getLoopPreheader", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "Function", "&", "F", "=", "*", "Header", "->", "getParent", "(", ")", ";", "M", "=", "F", ".", "getParent", "(", ")", ";", "DL", "=", "&", "M", "->", "getDataLayout", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "allowsUnalignedMem", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "isLittle", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";", "}", "LoopAccessInfo", "LAI", "(", "L", ",", "SE", ",", "TLI", ",", "AA", ",", "DT", ",", "LI", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "ARMParallelDSP4", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81061, "Length": 245, "Cover_Rate": 0.6533333333333333} {"Template_token": ["", "ValueList", "RHS", ";", "if", "(", "IsNarrowSequence", "<", "", ">", "(", "MulOp0", ",", "LHS", ")", "&&", "IsNarrowSequence", "<", "", ">", "(", "MulOp1", ",", "RHS", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Mul", "->", "dump", "(", ")", ")", ";", "Candidates", ".", "push_back", "(", "make_unique", "<", "BinOpChain", ">", "(", "Mul", ",", "LHS", ",", "RHS", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP", "Func": "AddMACCandidate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81062, "Length": 59, "Cover_Rate": 0.5175438596491229} {"Template_token": ["", "static", "void", "AliasCandidates", "(", "BasicBlock", "*", "Header", ",", "Instructions", "&", "Reads", ",", "Instructions", "&", "Writes", ")", "{"], "ground_truth": ["for", "(", "auto", "&", "I", ":", "*", "Header", ")", "{"], "File": "ARMParallelDSP", "Func": "AliasCandidates", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81063, "Length": 27, "Cover_Rate": 0.4426229508196721} {"Template_token": ["", "for", "(", "auto", "&", "I", ":", "*", "Header", ")", "{", "if", "(", "I", ".", "mayReadFromMemory", "(", ")", ")", "Reads", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "I", ".", "mayWriteToMemory", "(", ")", ")", "Writes", ".", "push_back", "(", "&", "I", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMParallelDSP", "Func": "AliasCandidates", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81064, "Length": 44, "Cover_Rate": 0.7213114754098361} {"Template_token": ["", "assert", "(", "MAC", "->", "MemLocs", ".", "size", "(", ")", ">=", "", "&&", "", ")", ";", "for", "(", "auto", "&", "MemLoc", ":", "MAC", "->", "MemLocs", ")", "{", "if", "(", "isModOrRefSet", "(", "intersectModRef", "(", "AA", "->", "getModRefInfo", "(", "I", ",", "MemLoc", ")", ",", "ModRefInfo", "::", "ModRef", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP", "Func": "AreAliased", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81065, "Length": 61, "Cover_Rate": 0.3652694610778443} {"Template_token": ["", "if", "(", "!", "MemOp0", "->", "isSimple", "(", ")", "||", "!", "MemOp1", "->", "isSimple", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "isConsecutiveAccess", "(", "MemOp0", ",", "MemOp1", ",", "DL", ",", "SE", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMParallelDSP", "Func": "AreSequentialAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81066, "Length": 56, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "isConsecutiveAccess", "(", "MemOp0", ",", "MemOp1", ",", "DL", ",", "SE", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "true", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP", "Func": "AreSequentialAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81067, "Length": 44, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "if", "(", "!", "Ld0", "||", "!", "Ld1", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "Ld0", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Ld1", "->", "dump", "(", ")", ";", ")", ";", "if", "(", "!", "Ld0", "->", "hasOneUse", "(", ")", "||", "!", "Ld1", "->", "hasOneUse", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMParallelDSP", "Func": "AreSequentialLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81068, "Length": 74, "Cover_Rate": 0.5401459854014599} {"Template_token": ["", "if", "(", "!", "Ld0", "||", "!", "Ld1", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "Ld0", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Ld1", "->", "dump", "(", ")", ";", ")", ";", "if", "(", "!", "Ld0", "->", "hasOneUse", "(", ")", "||", "!", "Ld1", "->", "hasOneUse", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "LoadPairs", ".", "count", "(", "Ld0", ")", "||", "LoadPairs", "[", "Ld0", "]", "!=", "Ld1", ")", "return", "false", ";"], "ground_truth": ["VecMem", ".", "clear", "(", ")", ";"], "File": "ARMParallelDSP", "Func": "AreSequentialLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81069, "Length": 101, "Cover_Rate": 0.7372262773722628} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Pairs", "<<", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Pairs", ";", "++", "i", ")", "{", "const", "Value", "*", "V0", "=", "VL0", "[", "i", "]", ";", "const", "Value", "*", "V1", "=", "VL1", "[", "i", "]", ";", "const", "auto", "*", "Inst0", "=", "dyn_cast", "<", "Instruction", ">", "(", "V0", ")", ";", "const", "auto", "*", "Inst1", "=", "dyn_cast", "<", "Instruction", ">", "(", "V1", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "i", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "V0", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "V1", "->", "dump", "(", ")", ")", ";", "if", "(", "!", "Inst0", "||", "!", "Inst1", ")", "return", "false", ";", "if", "(", "Inst0", "->", "isSameOperationAs", "(", "Inst1", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "continue", ";", "}", "const", "APInt", "*", "C0", ",", "*", "C1", ";", "if", "(", "!", "(", "match", "(", "V0", ",", "m_APInt", "(", "C0", ")", ")", "&&", "match", "(", "V1", ",", "m_APInt", "(", "C1", ")", ")", "&&", "C0", "==", "C1", ")", ")", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMParallelDSP", "Func": "AreSymmetrical", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81070, "Length": 197, "Cover_Rate": 0.6566666666666666} {"Template_token": ["", "ParallelDSP", "(", ")", ":", "LoopPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMParallelDSP", "Func": "ARMParallelDSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81071, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "ParallelDSP", "(", ")", ":", "LoopPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMParallelDSP", "Func": "ARMParallelDSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81072, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "BinOpChain", "(", "Instruction", "*", "I", ",", "ValueList", "&", "lhs", ",", "ValueList", "&", "rhs", ")", ":"], "ground_truth": ["OpChain", "(", "I", ",", "lhs", ")", ",", "LHS", "(", "lhs", ")", ",", "RHS", "(", "rhs", ")", "{"], "File": "ARMParallelDSP", "Func": "BinOpChain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81073, "Length": 32, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "Pass", "*", "llvm", "::", "createParallelDSPPass", "(", ")", "{", "return", "new", "ParallelDSP", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP", "Func": "createARMParallelDSPPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81076, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "VecPtr", "=", "IRB", ".", "CreateBitCast", "(", "BaseLoad", ".", "getPointerOperand", "(", ")", ",", "LoadTy", "->", "getPointerTo", "(", "AddrSpace", ")", ")", ";", "return", "IRB", ".", "CreateAlignedLoad", "(", "VecPtr", ",", "BaseLoad", ".", "getAlignment", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP", "Func": "CreateLoadIns", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81077, "Length": 37, "Cover_Rate": 0.5362318840579711} {"Template_token": ["", "const", "Type", "*", "Ty", "=", "IntegerType", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "", ")", ";", "LoadInst", "*", "NewLd0", "=", "CreateLoadIns", "(", "Builder", ",", "VecLd0", "[", "", "]", ",", "Ty", ")", ";", "LoadInst", "*", "NewLd1", "=", "CreateLoadIns", "(", "Builder", ",", "VecLd1", "[", "", "]", ",", "Ty", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "NewLd0", ",", "NewLd1", ",", "Acc", "}", ";", "Function", "*", "SMLAD", "=", "nullptr", ";", "if", "(", "Exchange", ")", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "else", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "CallInst", "*", "Call", "=", "Builder", ".", "CreateCall", "(", "SMLAD", ",", "Args", ")", ";"], "ground_truth": ["NumSMLAD", "++", ";"], "File": "ARMParallelDSP", "Func": "CreateSMLADCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81078, "Length": 145, "Cover_Rate": 0.5846774193548387} {"Template_token": ["", "AU", ".", "addRequired", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LoopInfoWrapperPass", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "setPreservesCFG", "(", ")", ";"], "File": "ARMParallelDSP", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81079, "Length": 51, "Cover_Rate": 0.53125} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "LoopPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "AssumptionCacheTracker", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LoopInfoWrapperPass", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "setPreservesCFG", "(", ")", ";"], "File": "ARMParallelDSP", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81080, "Length": 95, "Cover_Rate": 0.9895833333333334} {"Template_token": ["", "bool", "ParallelDSP", "::", "InsertParallelMACs", "(", "Reduction", "&", "Reduction", ")", "{", "Instruction", "*", "Acc", "=", "Reduction", ".", "Phi", ";", "Instruction", "*", "InsertAfter", "=", "Reduction", ".", "AccIntAdd", ";", "for", "(", "auto", "&", "Pair", ":", "Reduction", ".", "PMACPairs", ")", "{", "BinOpChain", "*", "PMul0", "=", "Pair", ".", "first", ";", "BinOpChain", "*", "PMul1", "=", "Pair", ".", "second", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "PMul0", "->", "Root", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "PMul1", "->", "Root", "->", "dump", "(", ")", ")", ";", "auto", "*", "VecLd0", "=", "cast", "<", "LoadInst", ">", "(", "PMul0", "->", "VecLd", "[", "", "]", ")", ";", "auto", "*", "VecLd1", "=", "cast", "<", "LoadInst", ">", "(", "PMul1", "->", "VecLd", "[", "", "]", ")", ";", "Acc", "=", "CreateSMLADCall", "(", "VecLd0", ",", "VecLd1", ",", "Acc", ",", "PMul1", "->", "Exchange", ",", "InsertAfter", ")", ";", "InsertAfter", "=", "Acc", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP", "Func": "InsertParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81081, "Length": 146, "Cover_Rate": 0.7807486631016043} {"Template_token": ["", "}", "else", "if", "(", "match", "(", "V", ",", "m_Add", "(", "m_Value", "(", "LHS", ")", ",", "m_Value", "(", "RHS", ")", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "else", "if", "(", "match", "(", "V", ",", "m_ZExtOrSExt", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "if", "(", "cast", "<", "CastInst", ">", "(", "I", ")", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "!=", "MaxBitWidth", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "cast", "<", "CastInst", ">", "(", "I", ")", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "match", "(", "Val", ",", "m_Load", "(", "m_Value", "(", ")", ")", ")", ")", "{"], "File": "ARMParallelDSP", "Func": "IsNarrowSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81082, "Length": 126, "Cover_Rate": 0.4131147540983607} {"Template_token": ["", "static", "void", "MatchParallelMACSequences", "(", "Reduction", "&", "R", ",", "OpChainList", "&", "Candidates", ")", "{", "Instruction", "*", "Acc", "=", "R", ".", "AccIntAdd", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Acc", ")", ";", "std", "::", "function", "<", "bool", "(", "Value", "*", ")", ">", "Match", "=", "[", "&", "Candidates", ",", "&", "Match", "]", "(", "Value", "*", "V", ")", "->", "bool", "{", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "return", "false", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "if", "(", "Match", "(", "I", "->", "getOperand", "(", "", ")", ")", "||", "(", "Match", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", ")", "return", "true", ";", "break", ";", "case", "Instruction", "::", "Mul", ":", "{", "Value", "*", "MulOp0", "=", "I", "->", "getOperand", "(", "", ")", ";", "Value", "*", "MulOp1", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "isa", "<", "SExtInst", ">", "(", "MulOp0", ")", "&&", "isa", "<", "SExtInst", ">", "(", "MulOp1", ")", ")", "AddMACCandidate", "(", "Candidates", ",", "I", ",", "MulOp0", ",", "MulOp1", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMParallelDSP", "Func": "MatchParallelMACSequences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81083, "Length": 183, "Cover_Rate": 0.7887931034482759} {"Template_token": ["", "case", "Instruction", "::", "Add", ":", "if", "(", "Match", "(", "I", "->", "getOperand", "(", "", ")", ")", "||", "(", "Match", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", ")", "return", "true", ";", "break", ";", "case", "Instruction", "::", "Mul", ":", "{", "Value", "*", "MulOp0", "=", "I", "->", "getOperand", "(", "", ")", ";", "Value", "*", "MulOp1", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "isa", "<", "SExtInst", ">", "(", "MulOp0", ")", "&&", "isa", "<", "SExtInst", ">", "(", "MulOp1", ")", ")", "AddMACCandidate", "(", "Candidates", ",", "I", ",", "MulOp0", ",", "MulOp1", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMParallelDSP", "Func": "MatchParallelMACSequences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81084, "Length": 94, "Cover_Rate": 0.4051724137931034} {"Template_token": ["", "if", "(", "!", "TheLoop", "->", "getLoopPreheader", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", ";", "}", "for", "(", "PHINode", "&", "Phi", ":", "Header", "->", "phis", "(", ")", ")", "{", "const", "auto", "*", "Ty", "=", "Phi", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "", ")", "&&", "!", "Ty", "->", "isIntegerTy", "(", "", ")", ")", "continue", ";", "const", "bool", "IsReduction", "=", "RecurrenceDescriptor", "::", "AddReductionVar", "(", "&", "Phi", ",", "RecurrenceDescriptor", "::", "RK_IntegerAdd", ",", "TheLoop", ",", "HasFnNoNaNAttr", ",", "RecDesc", ")", ";", "if", "(", "!", "IsReduction", ")", "continue", ";"], "ground_truth": ["Instruction", "*", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "Phi", ".", "getIncomingValueForBlock", "(", "Latch", ")", ")", ";"], "File": "ARMParallelDSP", "Func": "MatchReductions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81085, "Length": 112, "Cover_Rate": 0.47863247863247865} {"Template_token": ["", "dbgs", "(", ")", "<<", "", ";", "Header", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "L", "->", "dump", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "ReductionList", "Reductions", ";", "MatchReductions", "(", "F", ",", "L", ",", "Header", ",", "Reductions", ")", ";", "for", "(", "auto", "&", "R", ":", "Reductions", ")", "{", "OpChainList", "MACCandidates", ";", "MatchParallelMACSequences", "(", "R", ",", "MACCandidates", ")", ";", "if", "(", "!", "CheckMACMemory", "(", "MACCandidates", ")", ")", "continue", ";", "R", ".", "MACCandidates", "=", "std", "::", "move", "(", "MACCandidates", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "&", "M", ":", "R", ".", "MACCandidates", ")", "M", "->", "Root", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "Instructions", "Reads", ",", "Writes", ";", "AliasCandidates", "(", "Header", ",", "Reads", ",", "Writes", ")", ";"], "ground_truth": ["for", "(", "auto", "&", "R", ":", "Reductions", ")", "{"], "File": "ARMParallelDSP", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81086, "Length": 142, "Cover_Rate": 0.6311111111111111} {"Template_token": ["", "OpChain", "(", "Instruction", "*", "I", ",", "ValueList", "&", "vl", ")", ":", "Root", "(", "I", ")", ",", "AllValues", "(", "vl", ")", "{"], "ground_truth": ["}"], "File": "ARMParallelDSP", "Func": "OpChain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81087, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "OpChain", "(", "Instruction", "*", "I", ",", "ValueList", "&", "vl", ")", ":", "Root", "(", "I", ")", ",", "AllValues", "(", "vl", ")", "{"], "ground_truth": ["}"], "File": "ARMParallelDSP", "Func": "OpChain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81088, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "auto", "*", "Ld1", ":", "Loads", ")", "{", "if", "(", "Ld0", "==", "Ld1", ")", "continue", ";", "if", "(", "AreSequentialAccesses", "<", "LoadInst", ">", "(", "Ld0", ",", "Ld1", ",", "*", "DL", ",", "*", "SE", ")", ")", "{", "LoadPairs", "[", "Ld0", "]", "=", "Ld1", ";", "if", "(", "BaseLoads", ".", "count", "(", "Ld0", ")", ")", "{", "LoadInst", "*", "Base", "=", "BaseLoads", "[", "Ld0", "]", ";", "BaseLoads", "[", "Ld1", "]", "=", "Base", ";", "SequentialLoads", "[", "Base", "]", ".", "push_back", "(", "Ld1", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMParallelDSP", "Func": "RecordSequentialLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81089, "Length": 82, "Cover_Rate": 0.4293193717277487} {"Template_token": ["", "for", "(", "auto", "*", "Ld0", ":", "Loads", ")", "{", "for", "(", "auto", "*", "Ld1", ":", "Loads", ")", "{", "if", "(", "Ld0", "==", "Ld1", ")", "continue", ";", "if", "(", "AreSequentialAccesses", "<", "LoadInst", ">", "(", "Ld0", ",", "Ld1", ",", "*", "DL", ",", "*", "SE", ")", ")", "{", "LoadPairs", "[", "Ld0", "]", "=", "Ld1", ";", "if", "(", "BaseLoads", ".", "count", "(", "Ld0", ")", ")", "{", "LoadInst", "*", "Base", "=", "BaseLoads", "[", "Ld0", "]", ";", "BaseLoads", "[", "Ld1", "]", "=", "Base", ";", "SequentialLoads", "[", "Base", "]", ".", "push_back", "(", "Ld1", ")", ";", "}", "else", "{", "BaseLoads", "[", "Ld1", "]", "=", "Ld0", ";", "SequentialLoads", "[", "Ld0", "]", ".", "push_back", "(", "Ld1", ")", ";", "}", "}", "}", "}"], "ground_truth": ["return", "LoadPairs", ".", "size", "(", ")", ">", "", ";"], "File": "ARMParallelDSP", "Func": "RecordSequentialLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81090, "Length": 121, "Cover_Rate": 0.6335078534031413} {"Template_token": ["", "L", "=", "TheLoop", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "TLI", "=", "&", "getAnalysis", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ".", "getTLI", "(", ")", ";", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "BasicBlock", "*", "Header", "=", "TheLoop", "->", "getHeader", "(", ")", ";", "if", "(", "!", "Header", ")", "return", "false", ";", "if", "(", "Header", "!=", "TheLoop", "->", "getLoopLatch", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81093, "Length": 128, "Cover_Rate": 0.3867069486404834} {"Template_token": ["", "for", "(", "auto", "*", "V", ":", "AllValues", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{"], "ground_truth": ["if", "(", "I", "->", "mayWriteToMemory", "(", ")", ")", "ReadOnly", "=", "false", ";"], "File": "ARMParallelDSP", "Func": "SetMemoryLocations", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81094, "Length": 36, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "const", "auto", "Size", "=", "LocationSize", "::", "unknown", "(", ")", ";", "for", "(", "auto", "*", "V", ":", "AllValues", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "if", "(", "I", "->", "mayWriteToMemory", "(", ")", ")", "ReadOnly", "=", "false", ";", "if", "(", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "MemLocs", ".", "push_back", "(", "MemoryLocation", "(", "Ld", "->", "getPointerOperand", "(", ")", ",", "Size", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP", "Func": "SetMemoryLocations", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81095, "Length": 77, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "unsigned", "size", "(", ")", "const", "{", "return", "AllValues", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP", "Func": "size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81097, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "uint64_t", "plt_base", "=", "m_Section", ".", "addr", "(", ")", ";", "assert", "(", "plt_base", "&&", "", ")", ";", "uint64_t", "got_base", "=", "m_GOT", ".", "addr", "(", ")", ";", "assert", "(", "got_base", "&&", "", ")", ";", "uint32_t", "offset", "=", "", ";", "if", "(", "got_base", ">", "plt_base", ")", "offset", "=", "got_base", "-", "(", "plt_base", "+", "", ")", ";", "else", "offset", "=", "(", "plt_base", "+", "", ")", "-", "got_base", ";", "iterator", "first", "=", "m_pSectionData", "->", "getFragmentList", "(", ")", ".", "begin", "(", ")", ";", "assert", "(", "first", "!=", "m_pSectionData", "->", "getFragmentList", "(", ")", ".", "end", "(", ")", "&&", "", ")", ";", "PLT0", "*", "plt0", "=", "&", "(", "llvm", "::", "cast", "<", "PLT0", ">", "(", "*", "first", ")", ")", ";", "uint32_t", "*", "data", "=", "", ";", "data", "=", "static_cast", "<", "uint32_t", "*", ">", "(", "malloc", "(", "PLT0", "::", "EntrySize", ")", ")", ";", "if", "(", "!", "data", ")", "fatal", "(", "diag", "::", "fail_allocate_memory_plt", ")", ";", "memcpy", "(", "data", ",", "arm_plt0", ",", "PLT0", "::", "EntrySize", ")", ";", "data", "[", "", "]", "=", "offset", ";", "plt0", "->", "setValue", "(", "reinterpret_cast", "<", "unsigned", "char", "*", ">", "(", "data", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMPLT", "Func": "applyPLT0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81098, "Length": 180, "Cover_Rate": 0.9625668449197861} {"Template_token": ["", "uint64_t", "PLT1EntrySize", "=", "PLT1", "::", "EntrySize", ";", "PLT1", "*", "plt1", "=", "NULL", ";", "uint32_t", "*", "Out", "=", "NULL", ";", "while", "(", "it", "!=", "ie", ")", "{", "plt1", "=", "&", "(", "llvm", "::", "cast", "<", "PLT1", ">", "(", "*", "it", ")", ")", ";", "Out", "=", "static_cast", "<", "uint32_t", "*", ">", "(", "malloc", "(", "PLT1", "::", "EntrySize", ")", ")", ";", "if", "(", "!", "Out", ")", "fatal", "(", "diag", "::", "fail_allocate_memory_plt", ")", ";", "int32_t", "Offset", "=", "(", "GOTEntryAddress", "-", "(", "PLTEntryAddress", "+", "", ")", ")", ";", "Out", "[", "", "]", "=", "arm_plt1", "[", "", "]", "|", "(", "(", "Offset", ">>", "", ")", "&", "", ")", ";", "Out", "[", "", "]", "=", "arm_plt1", "[", "", "]", "|", "(", "(", "Offset", ">>", "", ")", "&", "", ")", ";", "Out", "[", "", "]", "=", "arm_plt1", "[", "", "]", "|", "(", "Offset", "&", "", ")", ";", "plt1", "->", "setValue", "(", "reinterpret_cast", "<", "unsigned", "char", "*", ">", "(", "Out", ")", ")", ";", "++", "it", ";", "GOTEntryAddress", "+=", "GOTEntrySize", ";", "PLTEntryAddress", "+=", "PLT1EntrySize", ";"], "ground_truth": ["}"], "File": "ARMPLT", "Func": "applyPLT1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81099, "Length": 166, "Cover_Rate": 0.6102941176470589} {"Template_token": ["", "PLT0", "::", "PLT0", "(", "SectionData", "&", "pParent", ")", ":", "PLT", "::", "Entry", "<", "sizeof", "(", "arm_plt0", ")", ">", "(", "pParent", ")", "{"], "ground_truth": ["}"], "File": "ARMPLT", "Func": "ARMPLT0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81101, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "PLT0", "::", "PLT0", "(", "SectionData", "&", "pParent", ")", ":", "PLT", "::", "Entry", "<", "sizeof", "(", "arm_plt0", ")", ">", "(", "pParent", ")", "{"], "ground_truth": ["}"], "File": "ARMPLT", "Func": "ARMPLT0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81102, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "PLT1", "::", "PLT1", "(", "SectionData", "&", "pParent", ")", ":", "PLT", "::", "Entry", "<", "sizeof", "(", "arm_plt1", ")", ">", "(", "pParent", ")", "{"], "ground_truth": ["}"], "File": "ARMPLT", "Func": "ARMPLT1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81103, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "PLT1", "::", "PLT1", "(", "SectionData", "&", "pParent", ")", ":", "PLT", "::", "Entry", "<", "sizeof", "(", "arm_plt1", ")", ">", "(", "pParent", ")", "{"], "ground_truth": ["}"], "File": "ARMPLT", "Func": "ARMPLT1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81104, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "PLT1", "*", "plt1_entry", "=", "new", "(", "std", "::", "nothrow", ")", "PLT1", "(", "*", "m_pSectionData", ")", ";", "if", "(", "!", "plt1_entry", ")", "fatal", "(", "diag", "::", "fail_allocate_memory_plt", ")", ";", "return", "plt1_entry", ";"], "ground_truth": ["}"], "File": "ARMPLT", "Func": "create", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81105, "Length": 32, "Cover_Rate": 0.8} {"Template_token": ["", "iterator", "it", "=", "begin", "(", ")", ";", "unsigned", "char", "*", "buffer", "=", "pRegion", ".", "begin", "(", ")", ";", "memcpy", "(", "buffer", ",", "llvm", "::", "cast", "<", "PLT0", ">", "(", "(", "*", "it", ")", ")", ".", "getValue", "(", ")", ",", "PLT0", "::", "EntrySize", ")", ";", "result", "+=", "PLT0", "::", "EntrySize", ";", "++", "it", ";", "PLT1", "*", "plt1", "=", "", ";"], "ground_truth": ["PLT", "::", "iterator", "ie", "=", "end", "(", ")", ";"], "File": "ARMPLT", "Func": "emit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81107, "Length": 68, "Cover_Rate": 0.49635036496350365} {"Template_token": ["", "bool", "PLT", "::", "hasPLT1", "(", ")", "const", "{", "return", "(", "m_pSectionData", "->", "size", "(", ")", ">", "", ")", ";"], "ground_truth": ["}"], "File": "ARMPLT", "Func": "hasPLT1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81108, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "PLT", "::", "~", "PLT", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMPLT", "Func": "~ARMPLT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81110, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "PLT", "::", "~", "PLT", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMPLT", "Func": "~ARMPLT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81111, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "case", "G_MUL", ":", "case", "G_SDIV", ":", "case", "G_UDIV", ":", "case", "G_SEXT", ":", "case", "G_ZEXT", ":", "case", "G_TRUNC", ":", "case", "G_GEP", ":", "OperandsMapping", "=", "&", "", "[", "", "]", ";", "break", ";", "case", "G_LOAD", ":", "case", "G_STORE", ":", "OperandsMapping", "=", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "?", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ":", "&", "", "[", "", "]", ";", "break", ";", "case", "G_FADD", ":", "assert", "(", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "||", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ")", "&&", "", ")", ";", "OperandsMapping", "=", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "?", "&", "", "[", "", "]", ":", "&", "", "[", "", "]", ";", "break", ";", "case", "G_CONSTANT", ":", "case", "G_FRAME_INDEX", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "nullptr", "}", ")", ";", "break", ";", "case", "G_SEQUENCE", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty2", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "InstructionMapping", "{", "}", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "nullptr", ",", "&", "", "[", "", "]", ",", "nullptr", "}", ")", ";", "break", ";", "}", "case", "G_EXTRACT", ":", "{"], "ground_truth": ["LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "File": "ARMRegisterBankInfo10", "Func": "getInstrMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81112, "Length": 273, "Cover_Rate": 0.4512396694214876} {"Template_token": ["", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "RBGPR", ".", "getSize", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMRegisterBankInfo11", "Func": "ARMRegisterBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81113, "Length": 103, "Cover_Rate": 0.4660633484162896} {"Template_token": ["", "AlreadyInit", "=", "true", ";", "const", "RegisterBank", "&", "RBGPR", "=", "getRegBank", "(", "", ")", ";", "(", "void", ")", "RBGPR", ";", "assert", "(", "&", "", "==", "&", "RBGPR", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";"], "File": "ARMRegisterBankInfo11", "Func": "ARMRegisterBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81114, "Length": 138, "Cover_Rate": 0.6244343891402715} {"Template_token": ["", "using", "namespace", "TargetOpcode", ";", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "const", "ValueMapping", "*", "OperandsMapping", "=", "&", "", "[", "", "]", ";", "switch", "(", "Opc", ")", "{", "case", "G_ADD", ":", "case", "G_LOAD", ":", "case", "G_SEXT", ":", "case", "G_ZEXT", ":", "OperandsMapping", "=", "&", "", "[", "", "]", ";", "break", ";", "case", "G_FRAME_INDEX", ":"], "ground_truth": ["OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "nullptr", "}", ")", ";"], "File": "ARMRegisterBankInfo11", "Func": "getInstrMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81115, "Length": 69, "Cover_Rate": 0.46} {"Template_token": ["", "case", "GPRnopcRegClassID", ":", "case", "tGPR_and_tcGPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMRegisterBankInfo11", "Func": "getRegBankFromRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81116, "Length": 26, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "static", "llvm", "::", "once_flag", "InitializeRegisterBankFlag", ";", "static", "auto", "InitializeRegisterBankOnce", "=", "[", "&", "]", "(", ")", "{", "const", "RegisterBank", "&", "RBGPR", "=", "getRegBank", "(", "", ")", ";", "(", "void", ")", "RBGPR", ";", "assert", "(", "&", "", "==", "&", "RBGPR", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";"], "File": "ARMRegisterBankInfo12", "Func": "ARMRegisterBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81117, "Length": 186, "Cover_Rate": 0.6813186813186813} {"Template_token": ["", "(", "void", ")", "RBGPR", ";", "assert", "(", "&", "", "==", "&", "RBGPR", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "getSize", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["", "(", ")", ";"], "File": "ARMRegisterBankInfo12", "Func": "ARMRegisterBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81118, "Length": 195, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "const", "RegisterBank", "&", "RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", ")", "const", "{", "using", "namespace", "", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "GPRRegClassID", ":", "case", "GPRwithAPSRRegClassID", ":", "case", "GPRnoipRegClassID", ":", "case", "GPRnopcRegClassID", ":", "case", "GPRnoip_and_GPRnopcRegClassID", ":", "case", "rGPRRegClassID", ":", "case", "GPRspRegClassID", ":", "case", "GPRnoip_and_tcGPRRegClassID", ":", "case", "tcGPRRegClassID", ":"], "ground_truth": ["case", "tGPRRegClassID", ":"], "File": "ARMRegisterBankInfo12", "Func": "getRegBankFromRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81120, "Length": 59, "Cover_Rate": 0.4609375} {"Template_token": ["", "const", "RegisterBank", "&", "RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", ")", "const", "{", "using", "namespace", "", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "GPRRegClassID", ":", "case", "GPRwithAPSRRegClassID", ":", "case", "GPRnoipRegClassID", ":", "case", "GPRnopcRegClassID", ":", "case", "GPRnoip_and_GPRnopcRegClassID", ":", "case", "rGPRRegClassID", ":", "case", "GPRspRegClassID", ":", "case", "GPRnoip_and_tcGPRRegClassID", ":", "case", "tcGPRRegClassID", ":", "case", "tGPRRegClassID", ":", "case", "tGPREvenRegClassID", ":", "case", "tGPROddRegClassID", ":", "case", "tGPR_and_tGPREvenRegClassID", ":", "case", "tGPR_and_tGPROddRegClassID", ":", "case", "tGPREven_and_tcGPRRegClassID", ":", "case", "tGPREven_and_GPRnoip_and_tcGPRRegClassID", ":", "case", "tGPROdd_and_tcGPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "case", "HPRRegClassID", ":", "case", "SPR_8RegClassID", ":", "case", "SPRRegClassID", ":", "case", "DPR_8RegClassID", ":"], "ground_truth": ["case", "DPRRegClassID", ":"], "File": "ARMRegisterBankInfo12", "Func": "getRegBankFromRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81121, "Length": 101, "Cover_Rate": 0.7890625} {"Template_token": ["", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "getSize", "(", ")", "==", "", "&&", "", ")", ";", "", "(", ")", ";", "", "(", ")", ";"], "ground_truth": ["}", ";"], "File": "ARMRegisterBankInfo14", "Func": "ARMRegisterBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81122, "Length": 149, "Cover_Rate": 0.5379061371841155} {"Template_token": ["", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "getSize", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["", "(", ")", ";"], "File": "ARMRegisterBankInfo15", "Func": "ARMRegisterBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81123, "Length": 161, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "RBGPR", ".", "getSize", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMRegisterBankInfo15", "Func": "ARMRegisterBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81124, "Length": 139, "Cover_Rate": 0.5225563909774437} {"Template_token": ["", "case", "tcGPRRegClassID", ":", "case", "tGPRRegClassID", ":", "case", "tGPREvenRegClassID", ":", "case", "tGPROddRegClassID", ":", "case", "tGPR_and_tGPREvenRegClassID", ":", "case", "tGPR_and_tGPROddRegClassID", ":", "case", "tGPREven_and_tcGPRRegClassID", ":", "case", "tGPREven_and_tGPR_and_tcGPRRegClassID", ":", "case", "tGPROdd_and_tcGPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "case", "HPRRegClassID", ":"], "ground_truth": ["case", "SPR_8RegClassID", ":"], "File": "ARMRegisterBankInfo15", "Func": "getRegBankFromRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81125, "Length": 39, "Cover_Rate": 0.325} {"Template_token": ["", "const", "ValueMapping", "*", "OperandsMapping", "=", "&", "", "[", "", "]", ";", "switch", "(", "Opc", ")", "{", "case", "G_ADD", ":", "case", "G_SEXT", ":", "case", "G_ZEXT", ":", "OperandsMapping", "=", "&", "", "[", "", "]", ";", "break", ";", "case", "G_LOAD", ":", "case", "G_STORE", ":", "OperandsMapping", "=", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "?", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ":", "&", "", "[", "", "]", ";", "break", ";", "case", "G_FADD", ":", "assert", "(", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "||", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ")", "&&", "", ")", ";", "OperandsMapping", "=", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "?", "&", "", "[", "", "]", ":", "&", "", "[", "", "]", ";", "break", ";", "case", "G_FRAME_INDEX", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "nullptr", "}", ")", ";", "break", ";", "case", "G_SEQUENCE", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty2", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "InstructionMapping", "{", "}", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "nullptr", ",", "&", "", "[", "", "]", ",", "nullptr", "}", ")", ";", "break", ";", "}", "case", "G_EXTRACT", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty2", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "InstructionMapping", "{", "}", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "nullptr", ",", "nullptr", "}", ")", ";", "break", ";", "}", "default", ":", "return", "InstructionMapping", "{", "}", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOperands", ";", "i", "++", ")", "{", "for", "(", "const", "auto", "&", "Mapping", ":", "OperandsMapping", "[", "i", "]", ")", "{", "assert", "(", "(", "Mapping", ".", "RegBank", "->", "getID", "(", ")", "!=", "", "||", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasVFP2", "(", ")", ")", "&&", "", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMRegisterBankInfo16", "Func": "getInstrMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81126, "Length": 424, "Cover_Rate": 0.6996699669966997} {"Template_token": ["", "case", "GPRnopcRegClassID", ":", "case", "tGPR_and_tcGPRRegClassID", ":", "case", "tGPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "case", "SPR_8RegClassID", ":", "case", "SPRRegClassID", ":", "case", "DPR_8RegClassID", ":", "case", "DPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMRegisterBankInfo16", "Func": "getRegBankFromRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81127, "Length": 46, "Cover_Rate": 0.5679012345679012} {"Template_token": ["", "static", "llvm", "::", "once_flag", "InitializeRegisterBankFlag", ";", "static", "auto", "InitializeRegisterBankOnce", "=", "[", "&", "]", "(", ")", "{", "const", "RegisterBank", "&", "RBGPR", "=", "getRegBank", "(", "", ")", ";", "(", "void", ")", "RBGPR", ";", "assert", "(", "&", "", "==", "&", "RBGPR", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";"], "File": "ARMRegisterBankInfo17", "Func": "ARMRegisterBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81128, "Length": 114, "Cover_Rate": 0.41155234657039713} {"Template_token": ["", "case", "tGPR_and_tcGPRRegClassID", ":", "case", "tGPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "case", "SPR_8RegClassID", ":", "case", "SPRRegClassID", ":", "case", "DPR_8RegClassID", ":", "case", "DPRRegClassID", ":"], "ground_truth": ["return", "getRegBank", "(", "", ")", ";"], "File": "ARMRegisterBankInfo1", "Func": "getRegBankFromRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81131, "Length": 30, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "RegisterBankInfo", "::", "InstructionMapping", "RegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "auto", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "isPreISelGenericOpcode", "(", "Opc", ")", ")", "{", "InstructionMapping", "Mapping", "=", "getInstrMappingImpl", "(", "MI", ")", ";", "if", "(", "Mapping", ".", "isValid", "(", ")", ")", "return", "Mapping", ";", "}", "using", "namespace", "TargetOpcode", ";", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";"], "ground_truth": ["const", "ValueMapping", "*", "OperandsMapping", "=", "&", "", "[", "", "]", ";"], "File": "ARMRegisterBankInfo21", "Func": "getInstrMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81133, "Length": 76, "Cover_Rate": 0.5277777777777778} {"Template_token": ["", "case", "GPRRegClassID", ":", "case", "tGPR_and_tcGPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMRegisterBankInfo21", "Func": "getRegBankFromRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81134, "Length": 25, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "const", "ValueMapping", "*", "OperandsMapping", "=", "&", "", "[", "", "]", ";", "switch", "(", "Opc", ")", "{", "case", "G_ADD", ":", "case", "G_SEXT", ":", "case", "G_ZEXT", ":", "case", "G_GEP", ":", "OperandsMapping", "=", "&", "", "[", "", "]", ";", "break", ";", "case", "G_LOAD", ":", "case", "G_STORE", ":", "OperandsMapping", "=", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "?", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ":", "&", "", "[", "", "]", ";", "break", ";", "case", "G_FADD", ":", "assert", "(", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "||", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ")", "&&", "", ")", ";", "OperandsMapping", "=", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "?", "&", "", "[", "", "]", ":", "&", "", "[", "", "]", ";", "break", ";", "case", "G_CONSTANT", ":", "case", "G_FRAME_INDEX", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "nullptr", "}", ")", ";", "break", ";", "case", "G_SEQUENCE", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty2", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "InstructionMapping", "{", "}", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "nullptr", ",", "&", "", "[", "", "]", ",", "nullptr", "}", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMRegisterBankInfo25", "Func": "getInstrMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81137, "Length": 257, "Cover_Rate": 0.43559322033898307} {"Template_token": ["", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "const", "ValueMapping", "*", "OperandsMapping", "=", "&", "", "[", "", "]", ";", "switch", "(", "Opc", ")", "{", "case", "G_ADD", ":", "case", "G_SEXT", ":", "case", "G_ZEXT", ":", "case", "G_GEP", ":", "OperandsMapping", "=", "&", "", "[", "", "]", ";", "break", ";", "case", "G_LOAD", ":", "case", "G_STORE", ":", "OperandsMapping", "=", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "?", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ":", "&", "", "[", "", "]", ";", "break", ";", "case", "G_FADD", ":", "assert", "(", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "||", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ")", "&&", "", ")", ";", "OperandsMapping", "=", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "?", "&", "", "[", "", "]", ":", "&", "", "[", "", "]", ";", "break", ";", "case", "G_CONSTANT", ":", "case", "G_FRAME_INDEX", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "nullptr", "}", ")", ";", "break", ";", "case", "G_SEQUENCE", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty2", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "InstructionMapping", "{", "}", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "nullptr", ",", "&", "", "[", "", "]", ",", "nullptr", "}", ")", ";", "break", ";", "}", "case", "G_EXTRACT", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "", "||", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "%", "", "!=", "", ")", "return", "InstructionMapping", "{", "}", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "nullptr", ",", "nullptr", "}", ")", ";", "break", ";", "}", "default", ":", "return", "InstructionMapping", "{", "}", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOperands", ";", "i", "++", ")", "{"], "ground_truth": ["for", "(", "const", "auto", "&", "Mapping", ":", "OperandsMapping", "[", "i", "]", ")", "{"], "File": "ARMRegisterBankInfo25", "Func": "getInstrMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81138, "Length": 435, "Cover_Rate": 0.7372881355932204} {"Template_token": ["", "case", "G_ADD", ":", "case", "G_SEXT", ":", "case", "G_ZEXT", ":", "OperandsMapping", "=", "&", "", "[", "", "]", ";", "break", ";", "case", "G_LOAD", ":", "OperandsMapping", "=", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "?", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ":", "&", "", "[", "", "]", ";", "break", ";", "case", "G_FADD", ":", "assert", "(", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "||", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ")", "&&", "", ")", ";", "OperandsMapping", "=", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "?", "&", "", "[", "", "]", ":", "&", "", "[", "", "]", ";", "break", ";", "case", "G_FRAME_INDEX", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "nullptr", "}", ")", ";", "break", ";", "case", "G_SEQUENCE", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty2", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "InstructionMapping", "{", "}", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "nullptr", ",", "&", "", "[", "", "]", ",", "nullptr", "}", ")", ";", "break", ";", "}", "case", "G_EXTRACT", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty2", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "InstructionMapping", "{", "}", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "nullptr", ",", "nullptr", "}", ")", ";", "break", ";", "}"], "ground_truth": ["default", ":"], "File": "ARMRegisterBankInfo28", "Func": "getInstrMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81139, "Length": 339, "Cover_Rate": 0.5621890547263682} {"Template_token": ["", "switch", "(", "Opc", ")", "{", "case", "G_ADD", ":", "case", "G_SEXT", ":", "case", "G_ZEXT", ":", "OperandsMapping", "=", "&", "", "[", "", "]", ";", "break", ";", "case", "G_LOAD", ":", "OperandsMapping", "=", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "?", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ":", "&", "", "[", "", "]", ";", "break", ";", "case", "G_FADD", ":", "assert", "(", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "||", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ")", "&&", "", ")", ";", "OperandsMapping", "=", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "?", "&", "", "[", "", "]", ":", "&", "", "[", "", "]", ";", "break", ";", "case", "G_FRAME_INDEX", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "nullptr", "}", ")", ";", "break", ";", "case", "G_SEQUENCE", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty2", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "InstructionMapping", "{", "}", ";"], "ground_truth": ["OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "nullptr", ",", "&", "", "[", "", "]", ",", "nullptr", "}", ")", ";"], "File": "ARMRegisterBankInfo28", "Func": "getInstrMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81140, "Length": 234, "Cover_Rate": 0.3880597014925373} {"Template_token": ["", "const", "RegisterBank", "&", "RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "using", "namespace", "", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "GPRRegClassID", ":", "case", "GPRnopcRegClassID", ":", "case", "tGPR_and_tcGPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "case", "SPR_8RegClassID", ":", "case", "SPRRegClassID", ":", "case", "DPR_8RegClassID", ":", "case", "DPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMRegisterBankInfo28", "Func": "getRegBankFromRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81141, "Length": 68, "Cover_Rate": 0.8717948717948718} {"Template_token": ["", "case", "GPRnopcRegClassID", ":", "case", "tGPR_and_tcGPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "case", "SPR_8RegClassID", ":", "case", "SPRRegClassID", ":", "case", "DPR_8RegClassID", ":", "case", "DPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMRegisterBankInfo28", "Func": "getRegBankFromRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81142, "Length": 43, "Cover_Rate": 0.5512820512820513} {"Template_token": ["", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "nullptr", ",", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ";", "break", ";", "}", "case", "G_MERGE_VALUES", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty2", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "getInvalidInstructionMapping", "(", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ";", "break", ";", "}", "case", "G_UNMERGE_VALUES", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty2", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "getInvalidInstructionMapping", "(", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ";", "break", ";", "}", "default", ":"], "ground_truth": ["return", "getInvalidInstructionMapping", "(", ")", ";"], "File": "ARMRegisterBankInfo3", "Func": "getInstrMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81143, "Length": 239, "Cover_Rate": 0.3328690807799443} {"Template_token": ["", "break", ";", "case", "G_SELECT", ":", "{", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "(", "void", ")", "Ty2", ";", "assert", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "Ty2", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ";", "break", ";", "}", "case", "G_ICMP", ":", "{", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "(", "void", ")", "Ty2", ";", "assert", "(", "Ty2", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "nullptr", ",", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ";", "break", ";", "}", "case", "G_FCMP", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "(", "void", ")", "Ty1", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "(", "void", ")", "Ty2", ";", "assert", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "Ty1", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "Ty2", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "nullptr", ",", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ";", "break", ";", "}", "case", "G_MERGE_VALUES", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty2", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "getInvalidInstructionMapping", "(", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ";", "break", ";", "}", "case", "G_UNMERGE_VALUES", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty2", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "getInvalidInstructionMapping", "(", ")", ";"], "File": "ARMRegisterBankInfo8", "Func": "getInstrMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81149, "Length": 456, "Cover_Rate": 0.4774869109947644} {"Template_token": ["", "const", "RegisterBank", "&", "RBGPR", "=", "getRegBank", "(", "", ")", ";", "(", "void", ")", "RBGPR", ";", "assert", "(", "&", "", "==", "&", "RBGPR", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";"], "File": "ARMRegisterBankInfo", "Func": "ARMRegisterBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81151, "Length": 152, "Cover_Rate": 0.672566371681416} {"Template_token": ["", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "getSize", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["", "(", ")", ";"], "File": "ARMRegisterBankInfo", "Func": "ARMRegisterBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81152, "Length": 89, "Cover_Rate": 0.3938053097345133} {"Template_token": ["", "assert", "(", "checkPartMapping", "(", "PartMappings", "[", "PMI_SPR", "-", "PMI_Min", "]", ",", "", ",", "", ",", "FPRRegBankID", ")", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "checkPartMapping", "(", "PartMappings", "[", "PMI_DPR", "-", "PMI_Min", "]", ",", "", ",", "", ",", "FPRRegBankID", ")", "&&", "", ")", ";"], "File": "ARMRegisterBankInfo", "Func": "checkPartialMappings", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81153, "Length": 42, "Cover_Rate": 0.6} {"Template_token": ["", "return", "PM", ".", "StartIdx", "==", "Start", "&&", "PM", ".", "Length", "==", "Length", "&&", "PM", ".", "RegBank", "->", "getID", "(", ")", "==", "RegBankID", ";"], "ground_truth": ["}"], "File": "ARMRegisterBankInfo", "Func": "checkPartMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81154, "Length": 24, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "static", "bool", "checkValueMapping", "(", "const", "RegisterBankInfo", "::", "ValueMapping", "&", "VM", ",", "RegisterBankInfo", "::", "PartialMapping", "*", "BreakDown", ")", "{"], "ground_truth": ["return", "VM", ".", "NumBreakDowns", "==", "", "&&", "VM", ".", "BreakDown", "==", "BreakDown", ";"], "File": "ARMRegisterBankInfo", "Func": "checkValueMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81156, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "return", "VM", ".", "NumBreakDowns", "==", "", "&&", "VM", ".", "BreakDown", "==", "BreakDown", ";"], "ground_truth": ["}"], "File": "ARMRegisterBankInfo", "Func": "checkValueMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81157, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "assert", "(", "checkValueMapping", "(", "ValueMappings", "[", "DPR3OpsIdx", "]", ",", "&", "PartMappings", "[", "PMI_DPR", "-", "PMI_Min", "]", ")", "&&", "", ")", ";", "assert", "(", "checkValueMapping", "(", "ValueMappings", "[", "DPR3OpsIdx", "+", "", "]", ",", "&", "PartMappings", "[", "PMI_DPR", "-", "PMI_Min", "]", ")", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "checkValueMapping", "(", "ValueMappings", "[", "DPR3OpsIdx", "+", "", "]", ",", "&", "PartMappings", "[", "PMI_DPR", "-", "PMI_Min", "]", ")", "&&", "", ")", ";"], "File": "ARMRegisterBankInfo", "Func": "checkValueMappings", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81158, "Length": 67, "Cover_Rate": 0.32211538461538464} {"Template_token": ["", "static", "void", "checkValueMappings", "(", ")", "{", "assert", "(", "checkValueMapping", "(", "ValueMappings", "[", "GPR3OpsIdx", "]", ",", "&", "PartMappings", "[", "PMI_GPR", "-", "PMI_Min", "]", ")", "&&", "", ")", ";", "assert", "(", "checkValueMapping", "(", "ValueMappings", "[", "GPR3OpsIdx", "+", "", "]", ",", "&", "PartMappings", "[", "PMI_GPR", "-", "PMI_Min", "]", ")", "&&", "", ")", ";", "assert", "(", "checkValueMapping", "(", "ValueMappings", "[", "GPR3OpsIdx", "+", "", "]", ",", "&", "PartMappings", "[", "PMI_GPR", "-", "PMI_Min", "]", ")", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "checkValueMapping", "(", "ValueMappings", "[", "SPR3OpsIdx", "]", ",", "&", "PartMappings", "[", "PMI_SPR", "-", "PMI_Min", "]", ")", "&&", "", ")", ";"], "File": "ARMRegisterBankInfo", "Func": "checkValueMappings", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81159, "Length": 94, "Cover_Rate": 0.4519230769230769} {"Template_token": ["", "case", "GPRwithAPSRRegClassID", ":", "case", "GPRnopcRegClassID", ":", "case", "rGPRRegClassID", ":", "case", "GPRspRegClassID", ":", "case", "tGPR_and_tcGPRRegClassID", ":", "case", "tcGPRRegClassID", ":", "case", "tGPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "case", "HPRRegClassID", ":", "case", "SPR_8RegClassID", ":", "case", "SPRRegClassID", ":", "case", "DPR_8RegClassID", ":", "case", "DPRRegClassID", ":", "case", "QPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMRegisterBankInfo", "Func": "getRegBankFromRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81161, "Length": 58, "Cover_Rate": 0.5858585858585859} {"Template_token": ["", "RegisterInfo", "::", "RegisterInfo", "(", "const", "BaseInstrInfo", "&", "tii", ",", "const", "Subtarget", "&", "sti", ")", ":", "BaseRegisterInfo", "(", "tii", ",", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMRegisterInfo12", "Func": "ARMRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81162, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "RegisterInfo", "::", "RegisterInfo", "(", "const", "BaseInstrInfo", "&", "tii", ",", "const", "Subtarget", "&", "sti", ")", ":", "BaseRegisterInfo", "(", "tii", ",", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMRegisterInfo12", "Func": "ARMRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81163, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "RegisterInfo", "::", "RegisterInfo", "(", "const", "TargetInstrInfo", "&", "tii", ",", "const", "Subtarget", "&", "sti", ")", ":", "GenRegisterInfo", "(", "", ",", "", ")", ",", "TII", "(", "tii", ")", ",", "STI", "(", "sti", ")", ",", "FramePtr", "(", "(", "STI", ".", "useThumbBacktraces", "(", ")", "||", "STI", ".", "isThumb", "(", ")", ")", "?", "", ":", "", ")", "{"], "ground_truth": ["}"], "File": "ARMRegisterInfo13", "Func": "ARMRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81164, "Length": 54, "Cover_Rate": 0.8709677419354839} {"Template_token": ["", "RegisterInfo", "::", "RegisterInfo", "(", "const", "TargetInstrInfo", "&", "tii", ",", "const", "Subtarget", "&", "sti", ")", ":", "GenRegisterInfo", "(", "", ",", "", ")", ",", "TII", "(", "tii", ")", ",", "STI", "(", "sti", ")", ",", "FramePtr", "(", "(", "STI", ".", "useThumbBacktraces", "(", ")", "||", "STI", ".", "isThumb", "(", ")", ")", "?", "", ":", "", ")", "{"], "ground_truth": ["}"], "File": "ARMRegisterInfo13", "Func": "ARMRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81165, "Length": 54, "Cover_Rate": 0.8709677419354839} {"Template_token": ["", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Chunk", "=", "(", "(", "", "<<", "NumBits", ")", "-", "", ")", "*", "Scale", ";", "}", "NumMIs", "+=", "Bytes", "/", "Chunk", ";", "if", "(", "(", "Bytes", "%", "Chunk", ")", "!=", "", ")", "NumMIs", "++", ";"], "ground_truth": ["if", "(", "ExtraOpc", ")", "NumMIs", "++", ";"], "File": "ARMRegisterInfo13", "Func": "calcNumMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81166, "Length": 49, "Cover_Rate": 0.4016393442622951} {"Template_token": ["", "if", "(", "Amount", "!=", "", ")", "{", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "bool", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "", "Pred", "=", "isThumb", "?", "", ":", "(", "", ")", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{"], "ground_truth": ["unsigned", "PredReg", "=", "isThumb", "?", "", ":", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMRegisterInfo13", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81167, "Length": 119, "Cover_Rate": 0.4265232974910394} {"Template_token": ["", "MachineInstr", "*", "Old", "=", "I", ";", "DebugLoc", "dl", "=", "Old", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "bool", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "", "Pred", "=", "isThumb", "?", "", ":", "(", "", ")", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{"], "File": "ARMRegisterInfo13", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81168, "Length": 130, "Cover_Rate": 0.4659498207885305} {"Template_token": ["", "static", "void", "emitRegPlusImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "DestReg", ",", "unsigned", "BaseReg", ",", "int", "NumBytes", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "const", "TargetInstrInfo", "&", "TII", ",", "DebugLoc", "dl", ")", "{", "bool", "isSub", "=", "NumBytes", "<", "", ";", "if", "(", "isSub", ")", "NumBytes", "=", "-", "NumBytes", ";", "while", "(", "NumBytes", ")", "{", "unsigned", "RotAmt", "=", "", "(", "NumBytes", ")", ";", "unsigned", "ThisVal", "=", "NumBytes", "&", "", "(", "", ",", "RotAmt", ")", ";", "assert", "(", "ThisVal", "&&", "", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "int", "SOImmVal", "=", "", "(", "ThisVal", ")", ";", "assert", "(", "SOImmVal", "!=", "-", "", "&&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "isSub", "?", "", ":", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "false", ",", "false", ",", "true", ")", ".", "addImm", "(", "SOImmVal", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "BaseReg", "=", "DestReg", ";", "}"], "ground_truth": ["}"], "File": "ARMRegisterInfo13", "Func": "emitARMRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81170, "Length": 171, "Cover_Rate": 0.9344262295081968} {"Template_token": ["", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "NumBytes", ",", "", ",", "", ",", "isThumb", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "}", "else", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "NumBytes", ",", "", ",", "", ",", "isThumb", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "}", "}", "else", "{", "if", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "NumBytes", ")", "||", "hasFP", "(", "MF", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "{", "if", "(", "NumBytes", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "NumBytes", ",", "", ",", "", ",", "false", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "}", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ",", "", ",", "", ",", "false", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ",", "", ",", "", ",", "false", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ",", "", ",", "", ",", "false", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "}", "}", "if", "(", "VARegSaveSize", ")", "{", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "VARegSaveSize", ",", "", ",", "", ",", "isThumb", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "if", "(", "isThumb", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMRegisterInfo13", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81171, "Length": 501, "Cover_Rate": 0.5901060070671378} {"Template_token": ["", "void", "RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "DestReg", ",", "int", "Val", ",", "unsigned", "Pred", ",", "unsigned", "PredReg", ",", "const", "TargetInstrInfo", "*", "TII", ",", "bool", "isThumb", ",", "DebugLoc", "dl", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "Int32Ty", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";"], "ground_truth": ["else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMRegisterInfo13", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81173, "Length": 159, "Cover_Rate": 0.9695121951219512} {"Template_token": ["", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "ground_truth": ["}"], "File": "ARMRegisterInfo13", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81174, "Length": 72, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "!", "isThumb", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "-", "GPRCS1Size", ",", "", ",", "", ",", "isThumb", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "STI", ")", ";", "}", "else", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "}", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "isThumb", "?", "", ":", "", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ";", "if", "(", "!", "isThumb", ")", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "if", "(", "!", "isThumb", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "-", "GPRCS2Size", ",", "", ",", "", ",", "false", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "-", "DPRCSSize", ",", "", ",", "", ",", "false", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";"], "ground_truth": ["unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";"], "File": "ARMRegisterInfo13", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81175, "Length": 331, "Cover_Rate": 0.37613636363636366} {"Template_token": ["", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int", "NumBytes", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "bool", "isThumb", ",", "const", "TargetInstrInfo", "&", "TII", ",", "const", "RegisterInfo", "&", "MRI", ",", "DebugLoc", "dl", ")", "{", "if", "(", "isThumb", ")", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "NumBytes", ",", "TII", ",", "MRI", ",", "dl", ")", ";"], "ground_truth": ["else", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "NumBytes", ",", "Pred", ",", "PredReg", ",", "TII", ",", "dl", ")", ";"], "File": "ARMRegisterInfo13", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81176, "Length": 85, "Cover_Rate": 0.8854166666666666} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addImm", "(", "ThisVal", ")", ";", "if", "(", "Imm", ">", "", ")", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "DestReg", ",", "DestReg", ",", "Imm", ",", "TII", ",", "MRI", ",", "dl", ")", ";", "if", "(", "isSub", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "false", ",", "false", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMRegisterInfo13", "Func": "emitThumbConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81177, "Length": 82, "Cover_Rate": 0.5} {"Template_token": ["", "int", "Chunk", "=", "(", "", "<<", "", ")", "-", "", ";", "int", "ThisVal", "=", "(", "Imm", ">", "Chunk", ")", "?", "Chunk", ":", "Imm", ";", "Imm", "-=", "ThisVal", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addImm", "(", "ThisVal", ")", ";"], "File": "ARMRegisterInfo13", "Func": "emitThumbConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81178, "Length": 51, "Cover_Rate": 0.31097560975609756} {"Template_token": ["", "while", "(", "Bytes", ")", "{", "unsigned", "ThisVal", "=", "(", "Bytes", ">", "Chunk", ")", "?", "Chunk", ":", "Bytes", ";", "Bytes", "-=", "ThisVal", ";", "ThisVal", "/=", "Scale", ";", "if", "(", "isTwoAddr", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "ThisVal", ")", ";", "else", "{", "bool", "isKill", "=", "BaseReg", "!=", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "false", ",", "false", ",", "isKill", ")", ".", "addImm", "(", "ThisVal", ")", ";", "BaseReg", "=", "DestReg", ";", "if", "(", "Opc", "==", "", ")", "{", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Chunk", "=", "(", "(", "", "<<", "NumBits", ")", "-", "", ")", "*", "Scale", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "isTwoAddr", "=", "true", ";", "}", "}", "}", "if", "(", "ExtraOpc", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ExtraOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "false", ",", "false", ",", "true", ")", ".", "addImm", "(", "(", "(", "unsigned", ")", "NumBytes", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMRegisterInfo13", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81179, "Length": 195, "Cover_Rate": 0.3056426332288401} {"Template_token": ["", "NumBytes", "=", "-", "NumBytes", ";", "}", "unsigned", "LdReg", "=", "DestReg", ";", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "LdReg", "=", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "false", ",", "false", ",", "true", ")", ";", "}", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ";", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "addReg", "(", "LdReg", ",", "false", ",", "false", ",", "true", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "LdReg", ",", "NumBytes", ",", "", ",", "", ",", "&", "TII", ",", "true", ",", "dl", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "isHigh", "?", "", ":", "", ")", ";", "const", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "DestReg", "==", "", "||", "isSub", ")", "MIB", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "LdReg", ",", "false", ",", "false", ",", "true", ")", ";"], "ground_truth": ["else", "MIB", ".", "addReg", "(", "LdReg", ")", ".", "addReg", "(", "BaseReg", ",", "false", ",", "false", ",", "true", ")", ";"], "File": "ARMRegisterInfo13", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81180, "Length": 269, "Cover_Rate": 0.629976580796253} {"Template_token": ["", "static", "void", "emitThumbRegPlusImmInReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "DestReg", ",", "unsigned", "BaseReg", ",", "int", "NumBytes", ",", "bool", "CanChangeCC", ",", "const", "TargetInstrInfo", "&", "TII", ",", "const", "RegisterInfo", "&", "MRI", ",", "DebugLoc", "dl", ")", "{", "bool", "isHigh", "=", "!", "MRI", ".", "isLowRegister", "(", "DestReg", ")", "||", "(", "BaseReg", "!=", "", "&&", "!", "MRI", ".", "isLowRegister", "(", "BaseReg", ")", ")", ";", "bool", "isSub", "=", "false", ";", "if", "(", "NumBytes", "<", "", "&&", "!", "isHigh", "&&", "CanChangeCC", ")", "{", "isSub", "=", "true", ";", "NumBytes", "=", "-", "NumBytes", ";", "}", "unsigned", "LdReg", "=", "DestReg", ";", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "LdReg", "=", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "false", ",", "false", ",", "true", ")", ";", "}", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ";", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "addReg", "(", "LdReg", ",", "false", ",", "false", ",", "true", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "LdReg", ",", "NumBytes", ",", "", ",", "", ",", "&", "TII", ",", "true", ",", "dl", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "isHigh", "?", "", ":", "", ")", ";"], "ground_truth": ["const", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";"], "File": "ARMRegisterInfo13", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81181, "Length": 310, "Cover_Rate": 0.7259953161592506} {"Template_token": ["", "if", "(", "Reg", "==", "", ")", "Reg", "=", "RS", "->", "FindUnusedReg", "(", "RC", ",", "AFI", "->", "getSpilledCSRegisters", "(", ")", ")", ";", "return", "Reg", ";"], "ground_truth": ["}"], "File": "ARMRegisterInfo13", "Func": "findScratchRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81182, "Length": 25, "Cover_Rate": 0.390625} {"Template_token": ["", "if", "(", "Reg", "==", "", ")", "Reg", "=", "RS", "->", "FindUnusedReg", "(", "RC", ",", "AFI", "->", "getSpilledCSRegisters", "(", ")", ")", ";", "return", "Reg", ";"], "ground_truth": ["}"], "File": "ARMRegisterInfo13", "Func": "findScratchRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81183, "Length": 25, "Cover_Rate": 0.390625} {"Template_token": ["", "static", "const", "unsigned", "CalleeSavedRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "DarwinCalleeSavedRegs", "[", "]", "=", "{"], "ground_truth": ["", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";"], "File": "ARMRegisterInfo13", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81185, "Length": 90, "Cover_Rate": 0.4891304347826087} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "getEHExceptionRegister", "(", ")", "const", "{", "assert", "(", "", "&&", "", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMRegisterInfo13", "Func": "getEHExceptionRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81188, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "assert", "(", "", "&&", "", ")", ";"], "ground_truth": ["return", "", ";"], "File": "ARMRegisterInfo13", "Func": "getEHExceptionRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81189, "Length": 10, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "getEHHandlerRegister", "(", ")", "const", "{", "assert", "(", "", "&&", "", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMRegisterInfo13", "Func": "getEHHandlerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81190, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "", "&&", "", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMRegisterInfo13", "Func": "getEHHandlerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81191, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "return", "(", "STI", ".", "useThumbBacktraces", "(", ")", "||", "STI", ".", "isThumb", "(", ")", ")", "?", "", ":", "", ";"], "ground_truth": ["else", "return", "", ";"], "File": "ARMRegisterInfo13", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81193, "Length": 36, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "FramePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "Reserved", ".", "set", "(", "", ")", ";", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "ARMRegisterInfo13", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81197, "Length": 39, "Cover_Rate": 0.4936708860759494} {"Template_token": ["", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["return", "NoFramePointerElim", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "ARMRegisterInfo13", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81198, "Length": 20, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "bool", "RegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "NoFramePointerElim", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMRegisterInfo13", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81199, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", "/", "", ")", "return", "false", ";", "}", "else", "{", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "/", "", ")", "return", "false", ";", "}", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMRegisterInfo13", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81200, "Length": 66, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "RegisterInfo", "::", "isLowRegister", "(", "unsigned", "Reg", ")", "const", "{", "using", "namespace", "", ";", "switch", "(", "Reg", ")", "{", "case", "R0", ":", "case", "R1", ":", "case", "R2", ":", "case", "R3", ":"], "ground_truth": ["case", "R4", ":", "case", "R5", ":", "case", "R6", ":", "case", "R7", ":"], "File": "ARMRegisterInfo13", "Func": "isLowRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81203, "Length": 43, "Cover_Rate": 0.8113207547169812} {"Template_token": ["", "bool", "Done", "=", "false", ";", "unsigned", "Category", "=", "", ";", "switch", "(", "MBBI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Category", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Category", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Category", "=", "", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "ARMRegisterInfo13", "Func": "movePastCSLoadStoreOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81204, "Length": 103, "Cover_Rate": 0.4618834080717489} {"Template_token": ["", "Category", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Category", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Category", "=", "", ";", "break", ";", "default", ":", "Done", "=", "true", ";", "break", ";", "}", "if", "(", "Done", "||", "Category", "!=", "Area", ")", "break", ";", "}", "++", "MBBI", ";"], "ground_truth": ["}"], "File": "ARMRegisterInfo13", "Func": "movePastCSLoadStoreOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81205, "Length": 86, "Cover_Rate": 0.38565022421524664} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "ThumbRegScavenging", "||", "!", "AFI", "->", "isThumbFunction", "(", ")", ";"], "File": "ARMRegisterInfo13", "Func": "requiresRegisterScavenging", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81207, "Length": 24, "Cover_Rate": 0.6486486486486487} {"Template_token": ["", "RegisterInfo", "::", "RegisterInfo", "(", ")", ":", "BaseRegisterInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMRegisterInfo19", "Func": "ARMRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81208, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "RegisterInfo", "::", "RegisterInfo", "(", ")", ":", "BaseRegisterInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMRegisterInfo19", "Func": "ARMRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81209, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "RegisterInfo", "::", "RegisterInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMRegisterInfo6", "Func": "ARMRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81210, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "RegisterInfo", "::", "RegisterInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMRegisterInfo6", "Func": "ARMRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81211, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "isSub", ")", "NumBytes", "=", "-", "NumBytes", ";", "while", "(", "NumBytes", ")", "{", "unsigned", "RotAmt", "=", "", "(", "NumBytes", ")", ";", "unsigned", "ThisVal", "=", "NumBytes", "&", "", "(", "", ",", "RotAmt", ")", ";", "assert", "(", "ThisVal", "&&", "", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "int", "SOImmVal", "=", "", "(", "ThisVal", ")", ";", "assert", "(", "SOImmVal", "!=", "-", "", "&&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "isSub", "?", "", ":", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "SOImmVal", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["BaseReg", "=", "DestReg", ";"], "File": "ARMRegisterInfo7", "Func": "emitARMRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81213, "Length": 122, "Cover_Rate": 0.6740331491712708} {"Template_token": ["", "static", "void", "emitRegPlusImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "DestReg", ",", "unsigned", "BaseReg", ",", "int", "NumBytes", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "const", "TargetInstrInfo", "&", "TII", ",", "DebugLoc", "dl", ")", "{", "bool", "isSub", "=", "NumBytes", "<", "", ";", "if", "(", "isSub", ")", "NumBytes", "=", "-", "NumBytes", ";", "while", "(", "NumBytes", ")", "{", "unsigned", "RotAmt", "=", "", "(", "NumBytes", ")", ";", "unsigned", "ThisVal", "=", "NumBytes", "&", "", "(", "", ",", "RotAmt", ")", ";", "assert", "(", "ThisVal", "&&", "", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "int", "SOImmVal", "=", "", "(", "ThisVal", ")", ";"], "ground_truth": ["assert", "(", "SOImmVal", "!=", "-", "", "&&", "", ")", ";"], "File": "ARMRegisterInfo7", "Func": "emitARMRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81214, "Length": 109, "Cover_Rate": 0.6022099447513812} {"Template_token": ["", "unsigned", "VARegSaveSize", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "NumBytes", ",", "", ",", "", ",", "isThumb", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "}", "else", "{", "const", "unsigned", "*", "CSRegs", "=", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "isThumb", ")", "{", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "NumBytes", ",", "", ",", "", ",", "isThumb", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "}", "else", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "NumBytes", ",", "", ",", "", ",", "isThumb", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "}", "}", "else", "{", "if", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "NumBytes", ")", "||", "hasFP", "(", "MF", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "{", "if", "(", "NumBytes", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "{"], "ground_truth": ["emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "NumBytes", ",", "", ",", "", ",", "false", ",", "TII", ",", "*", "this", ",", "dl", ")", ";"], "File": "ARMRegisterInfo7", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81216, "Length": 482, "Cover_Rate": 0.5677267373380448} {"Template_token": ["", "static", "void", "emitThumbConstant", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "DestReg", ",", "int", "Imm", ",", "const", "TargetInstrInfo", "&", "TII", ",", "const", "RegisterInfo", "&", "MRI", ",", "DebugLoc", "dl", ")", "{", "bool", "isSub", "=", "Imm", "<", "", ";", "if", "(", "isSub", ")", "Imm", "=", "-", "Imm", ";"], "ground_truth": ["int", "Chunk", "=", "(", "", "<<", "", ")", "-", "", ";"], "File": "ARMRegisterInfo7", "Func": "emitThumbConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81217, "Length": 61, "Cover_Rate": 0.3765432098765432} {"Template_token": ["", "}", "else", "{", "if", "(", "DestReg", "!=", "BaseReg", ")", "DstNotEqBase", "=", "true", ";", "NumBits", "=", "", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "isTwoAddr", "=", "true", ";", "}", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opc", ",", "ExtraOpc", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NumMIs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "dl", ")", ";", "return", ";", "}", "if", "(", "DstNotEqBase", ")", "{", "if", "(", "MRI", ".", "isLowRegister", "(", "DestReg", ")", "&&", "MRI", ".", "isLowRegister", "(", "BaseReg", ")", ")", "{", "unsigned", "Chunk", "=", "(", "", "<<", "", ")", "-", "", ";", "unsigned", "ThisVal", "=", "(", "Bytes", ">", "Chunk", ")", "?", "Chunk", ":", "Bytes", ";", "Bytes", "-=", "ThisVal", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "isSub", "?", "", ":", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "}", "BaseReg", "=", "DestReg", ";", "}", "unsigned", "Chunk", "=", "(", "(", "", "<<", "NumBits", ")", "-", "", ")", "*", "Scale", ";", "while", "(", "Bytes", ")", "{", "unsigned", "ThisVal", "=", "(", "Bytes", ">", "Chunk", ")", "?", "Chunk", ":", "Bytes", ";", "Bytes", "-=", "ThisVal", ";"], "ground_truth": ["ThisVal", "/=", "Scale", ";"], "File": "ARMRegisterInfo7", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81218, "Length": 253, "Cover_Rate": 0.4009508716323296} {"Template_token": ["", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "isTwoAddr", "=", "true", ";", "}", "else", "if", "(", "!", "isSub", "&&", "BaseReg", "==", "", ")", "{", "if", "(", "!", "isMul4", ")", "{", "Bytes", "&=", "~", "", ";", "ExtraOpc", "=", "", ";", "}", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Opc", "=", "", ";", "}", "else", "{", "if", "(", "DestReg", "!=", "BaseReg", ")", "DstNotEqBase", "=", "true", ";", "NumBits", "=", "", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "isTwoAddr", "=", "true", ";", "}", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opc", ",", "ExtraOpc", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NumMIs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "dl", ")", ";", "return", ";", "}", "if", "(", "DstNotEqBase", ")", "{", "if", "(", "MRI", ".", "isLowRegister", "(", "DestReg", ")", "&&", "MRI", ".", "isLowRegister", "(", "BaseReg", ")", ")", "{", "unsigned", "Chunk", "=", "(", "", "<<", "", ")", "-", "", ";", "unsigned", "ThisVal", "=", "(", "Bytes", ">", "Chunk", ")", "?", "Chunk", ":", "Bytes", ";", "Bytes", "-=", "ThisVal", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "isSub", "?", "", ":", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "}"], "ground_truth": ["BaseReg", "=", "DestReg", ";"], "File": "ARMRegisterInfo7", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81219, "Length": 271, "Cover_Rate": 0.4294770206022187} {"Template_token": ["", "bool", "isHigh", "=", "!", "MRI", ".", "isLowRegister", "(", "DestReg", ")", "||", "(", "BaseReg", "!=", "", "&&", "!", "MRI", ".", "isLowRegister", "(", "BaseReg", ")", ")", ";", "bool", "isSub", "=", "false", ";", "if", "(", "NumBytes", "<", "", "&&", "!", "isHigh", "&&", "CanChangeCC", ")", "{", "isSub", "=", "true", ";", "NumBytes", "=", "-", "NumBytes", ";", "}", "unsigned", "LdReg", "=", "DestReg", ";", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "LdReg", "=", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ";"], "ground_truth": ["else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", ")", "{"], "File": "ARMRegisterInfo7", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81220, "Length": 151, "Cover_Rate": 0.36211031175059955} {"Template_token": ["", "unsigned", "Reg", "=", "RS", "?", "RS", "->", "FindUnusedReg", "(", "RC", ",", "true", ")", ":", "(", "unsigned", ")", "", ";"], "ground_truth": ["assert", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", ";"], "File": "ARMRegisterInfo7", "Func": "findScratchRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81221, "Length": 29, "Cover_Rate": 0.3918918918918919} {"Template_token": ["", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "", "}", ";", "static", "const", "TargetRegisterClass", "*", "const", "ThumbCalleeSavedRegClasses", "[", "]", "=", "{"], "ground_truth": ["&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "", "}", ";"], "File": "ARMRegisterInfo7", "Func": "getCalleeSavedRegClasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81222, "Length": 118, "Cover_Rate": 0.5267857142857143} {"Template_token": ["", "const", "TargetRegisterClass", "*", "const", "*", "RegisterInfo", "::", "getCalleeSavedRegClasses", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "TargetRegisterClass", "*", "const", "CalleeSavedRegClasses", "[", "]", "=", "{", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "", "}", ";", "static", "const", "TargetRegisterClass", "*", "const", "ThumbCalleeSavedRegClasses", "[", "]", "=", "{", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "", "}", ";", "return", "STI", ".", "isThumb", "(", ")", "?", "ThumbCalleeSavedRegClasses", ":", "CalleeSavedRegClasses", ";"], "ground_truth": ["}"], "File": "ARMRegisterInfo7", "Func": "getCalleeSavedRegClasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81223, "Length": 156, "Cover_Rate": 0.6964285714285714} {"Template_token": ["", "void", "RegisterInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMRegisterInfo", "Func": "anchor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81224, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "RegisterInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMRegisterInfo", "Func": "anchor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81225, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "RegisterInfo", "::", "RegisterInfo", "(", "const", "Subtarget", "&", "sti", ")", ":", "BaseRegisterInfo", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMRegisterInfo", "Func": "ARMRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81226, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "RegisterInfo", "::", "RegisterInfo", "(", "const", "Subtarget", "&", "sti", ")", ":", "BaseRegisterInfo", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMRegisterInfo", "Func": "ARMRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81227, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "void", "Relocator", "::", "addCopyReloc", "(", "ResolveInfo", "&", "pSym", ")", "{", "Relocation", "&", "rel_entry", "=", "*", "getTarget", "(", ")", ".", "getRelDyn", "(", ")", ".", "create", "(", ")", ";"], "ground_truth": ["rel_entry", ".", "setType", "(", "llvm", "::", "ELF", "::", "R__COPY", ")", ";"], "File": "ARMRelocator", "Func": "addCopyReloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81228, "Length": 38, "Cover_Rate": 0.475} {"Template_token": ["", "pReloc", ".", "target", "(", ")", "=", "pOffset", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "applyDebugStringOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81230, "Length": 9, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "Relocation", "::", "Type", "type", "=", "pRelocation", ".", "type", "(", ")", ";", "if", "(", "type", ">", "", ")", "{"], "ground_truth": ["return", "Relocator", "::", "Unknown", ";"], "File": "ARMRelocator", "Func": "applyRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81231, "Length": 23, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "return", "Relocator", "::", "Unknown", ";", "}"], "ground_truth": ["return", "ApplyFunctions", "[", "type", "]", ".", "func", "(", "pRelocation", ",", "*", "this", ")", ";"], "File": "ARMRelocator", "Func": "applyRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81232, "Length": 20, "Cover_Rate": 0.39215686274509803} {"Template_token": ["", "Relocator", "::", "Relocator", "(", "GNULDBackend", "&", "pParent", ",", "const", "LinkerConfig", "&", "pConfig", ")", ":", "Relocator", "(", "pConfig", ")", ",", "m_Target", "(", "pParent", ")", "{"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "ARMRelocator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81233, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "Relocator", "::", "Relocator", "(", "GNULDBackend", "&", "pParent", ",", "const", "LinkerConfig", "&", "pConfig", ")", ":", "Relocator", "(", "pConfig", ")", ",", "m_Target", "(", "pParent", ")", "{"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "ARMRelocator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81234, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "pReloc", ".", "target", "(", ")", "=", "pReloc", ".", "symValue", "(", ")", "+", "A", "-", "pReloc", ".", "place", "(", ")", ";", "return", "Relocator", "::", "OK", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "base_prel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81236, "Length": 26, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "case", "llvm", "::", "ELF", "::", "R__JUMP_SLOT", ":", "case", "llvm", "::", "ELF", "::", "R__ABS32", ":", "case", "llvm", "::", "ELF", "::", "R__ABS32_NOI", ":", "case", "llvm", "::", "ELF", "::", "R__PC24", ":", "case", "llvm", "::", "ELF", "::", "R__TLS_DTPMOD32", ":", "case", "llvm", "::", "ELF", "::", "R__TLS_DTPOFF32", ":", "case", "llvm", "::", "ELF", "::", "R__TLS_TPOFF32", ":", "break", ";", "default", ":", "error", "(", "diag", "::", "non_pic_relocation", ")", "<<", "getName", "(", "pReloc", ".", "type", "(", ")", ")", "<<", "pReloc", ".", "symInfo", "(", ")", "->", "name", "(", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "checkValidReloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81237, "Length": 82, "Cover_Rate": 0.5985401459854015} {"Template_token": ["", "ELFFileFormat", "*", "file_format", "=", "getTarget", "(", ")", ".", "getOutputFormat", "(", ")", ";", "if", "(", "ResolveInfo", "::", "ThreadLocal", "==", "pSym", ".", "type", "(", ")", ")", "bss_sect_hdr", "=", "&", "file_format", "->", "getTBSS", "(", ")", ";", "else", "bss_sect_hdr", "=", "&", "file_format", "->", "getBSS", "(", ")", ";", "SectionData", "*", "bss_data", "=", "NULL", ";", "if", "(", "bss_sect_hdr", "->", "hasSectionData", "(", ")", ")", "bss_data", "=", "bss_sect_hdr", "->", "getSectionData", "(", ")", ";", "else", "bss_data", "=", "IRBuilder", "::", "CreateSectionData", "(", "*", "bss_sect_hdr", ")", ";", "uint32_t", "addralign", "=", "config", "(", ")", ".", "targets", "(", ")", ".", "bitclass", "(", ")", "/", "", ";", "Fragment", "*", "frag", "=", "new", "FillFragment", "(", "", ",", "", ",", "pSym", ".", "size", "(", ")", ")", ";", "uint64_t", "size", "=", "ObjectBuilder", "::", "AppendFragment", "(", "*", "frag", ",", "*", "bss_data", ",", "addralign", ")", ";"], "ground_truth": ["bss_sect_hdr", "->", "setSize", "(", "bss_sect_hdr", "->", "size", "(", ")", "+", "size", ")", ";"], "File": "ARMRelocator", "Func": "defineSymbolforCopyReloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81238, "Length": 140, "Cover_Rate": 0.5243445692883895} {"Template_token": ["", "SectionData", "*", "bss_data", "=", "NULL", ";", "if", "(", "bss_sect_hdr", "->", "hasSectionData", "(", ")", ")", "bss_data", "=", "bss_sect_hdr", "->", "getSectionData", "(", ")", ";", "else", "bss_data", "=", "IRBuilder", "::", "CreateSectionData", "(", "*", "bss_sect_hdr", ")", ";", "uint32_t", "addralign", "=", "config", "(", ")", ".", "targets", "(", ")", ".", "bitclass", "(", ")", "/", "", ";", "Fragment", "*", "frag", "=", "new", "FillFragment", "(", "", ",", "", ",", "pSym", ".", "size", "(", ")", ")", ";", "uint64_t", "size", "=", "ObjectBuilder", "::", "AppendFragment", "(", "*", "frag", ",", "*", "bss_data", ",", "addralign", ")", ";", "bss_sect_hdr", "->", "setSize", "(", "bss_sect_hdr", "->", "size", "(", ")", "+", "size", ")", ";", "ResolveInfo", "::", "Binding", "binding", "=", "(", "ResolveInfo", "::", "Binding", ")", "pSym", ".", "binding", "(", ")", ";", "if", "(", "binding", "==", "ResolveInfo", "::", "Weak", ")", "binding", "=", "ResolveInfo", "::", "Global", ";", "LDSymbol", "*", "cpy_sym", "=", "pBuilder", ".", "AddSymbol", "<", "IRBuilder", "::", "Force", ",", "IRBuilder", "::", "Resolve", ">", "(", "pSym", ".", "name", "(", ")", ",", "(", "ResolveInfo", "::", "Type", ")", "pSym", ".", "type", "(", ")", ",", "ResolveInfo", "::", "Define", ",", "binding", ",", "pSym", ".", "size", "(", ")", ",", "", ",", "FragmentRef", "::", "Create", "(", "*", "frag", ",", "", ")", ",", "(", "ResolveInfo", "::", "Visibility", ")", "pSym", ".", "other", "(", ")", ")", ";", "return", "*", "cpy_sym", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "defineSymbolforCopyReloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81239, "Length": 202, "Cover_Rate": 0.7565543071161048} {"Template_token": ["", "uint32_t", "Relocator", "::", "getDebugStringOffset", "(", "Relocation", "&", "pReloc", ")", "const", "{", "if", "(", "pReloc", ".", "type", "(", ")", "!=", "llvm", "::", "ELF", "::", "R__ABS32", ")", "error", "(", "diag", "::", "unsupport_reloc_for_debug_string", ")", "<<", "getName", "(", "pReloc", ".", "type", "(", ")", ")", "<<", "", ";"], "ground_truth": ["if", "(", "pReloc", ".", "symInfo", "(", ")", "->", "type", "(", ")", "==", "ResolveInfo", "::", "Section", ")", "return", "pReloc", ".", "target", "(", ")", "+", "pReloc", ".", "addend", "(", ")", ";"], "File": "ARMRelocator", "Func": "getDebugStringOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81240, "Length": 72, "Cover_Rate": 0.6857142857142857} {"Template_token": ["", "if", "(", "pReloc", ".", "symInfo", "(", ")", "->", "type", "(", ")", "==", "ResolveInfo", "::", "Section", ")", "return", "pReloc", ".", "target", "(", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "else", "return", "pReloc", ".", "symInfo", "(", ")", "->", "outSymbol", "(", ")", "->", "fragRef", "(", ")", "->", "offset", "(", ")", "+", "pReloc", ".", "target", "(", ")", "+", "pReloc", ".", "addend", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "getDebugStringOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81241, "Length": 62, "Cover_Rate": 0.5904761904761905} {"Template_token": ["", "const", "char", "*", "Relocator", "::", "getName", "(", "Relocator", "::", "Type", "pType", ")", "const", "{"], "ground_truth": ["return", "ApplyFunctions", "[", "pType", "]", ".", "name", ";"], "File": "ARMRelocator", "Func": "getName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81242, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "const", "char", "*", "Relocator", "::", "getName", "(", "Relocator", "::", "Type", "pType", ")", "const", "{"], "ground_truth": ["return", "ApplyFunctions", "[", "pType", "]", ".", "name", ";"], "File": "ARMRelocator", "Func": "getName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81243, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "Relocator", "::", "Size", "Relocator", "::", "getSize", "(", "Relocation", "::", "Type", "pType", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMRelocator", "Func": "getSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81245, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "SymGOTMap", "&", "getSymGOTMap", "(", ")", "{", "return", "m_SymGOTMap", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "getSymGOTMap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81246, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "m_SymGOTMap", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "getSymGOTMap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81247, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "m_SymGOTPLTMap", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "getSymGOTPLTMap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81248, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "m_SymPLTMap", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "getSymPLTMap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81249, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "const", "GNULDBackend", "&", "getTarget", "(", ")", "const", "{", "return", "m_Target", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "getTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81251, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "static", "Relocator", "::", "DWord", "getThumbBit", "(", "const", "Relocation", "&", "pReloc", ")", "{", "Relocator", "::", "DWord", "thumbBit", "=", "(", "(", "!", "pReloc", ".", "symInfo", "(", ")", "->", "isUndef", "(", ")", "||", "pReloc", ".", "symInfo", "(", ")", "->", "isDyn", "(", ")", ")", "&&", "(", "pReloc", ".", "symInfo", "(", ")", "->", "type", "(", ")", "==", "ResolveInfo", "::", "Function", ")", "&&", "(", "(", "pReloc", ".", "symValue", "(", ")", "&", "", ")", "!=", "", ")", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "thumbBit", ";"], "File": "ARMRelocator", "Func": "getThumbBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81253, "Length": 79, "Cover_Rate": 0.9875} {"Template_token": ["", "Relocator", "::", "Result", "gotoff32", "(", "Relocation", "&", "pReloc", ",", "Relocator", "&", "pParent", ")", "{", "Relocator", "::", "DWord", "T", "=", "getThumbBit", "(", "pReloc", ")", ";", "Relocator", "::", "DWord", "A", "=", "pReloc", ".", "target", "(", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "Relocator", "::", "Address", "GOT_ORG", "=", "helper_GOT_ORG", "(", "pParent", ")", ";", "Relocator", "::", "Address", "S", "=", "pReloc", ".", "symValue", "(", ")", ";", "if", "(", "T", "!=", "", ")", "helper_clear_thumb_bit", "(", "S", ")", ";"], "ground_truth": ["pReloc", ".", "target", "(", ")", "=", "(", "(", "S", "+", "A", ")", "|", "T", ")", "-", "GOT_ORG", ";"], "File": "ARMRelocator", "Func": "gotoff32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81254, "Length": 91, "Cover_Rate": 0.9381443298969072} {"Template_token": ["", "if", "(", "!", "(", "pReloc", ".", "symInfo", "(", ")", "->", "reserved", "(", ")", "&", "Relocator", "::", "ReserveGOT", ")", ")", "return", "Relocator", "::", "BadReloc", ";", "Relocator", "::", "Address", "GOT_S", "=", "helper_get_GOT_address", "(", "*", "pReloc", ".", "symInfo", "(", ")", ",", "pParent", ")", ";"], "ground_truth": ["Relocator", "::", "DWord", "A", "=", "pReloc", ".", "target", "(", ")", "+", "pReloc", ".", "addend", "(", ")", ";"], "File": "ARMRelocator", "Func": "got_brel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81255, "Length": 58, "Cover_Rate": 0.3945578231292517} {"Template_token": ["", "pReloc", ".", "target", "(", ")", "=", "GOT_S", "+", "A", "-", "P", ";", "GOTEntry", "*", "got_entry", "=", "pParent", ".", "getSymGOTMap", "(", ")", ".", "lookUp", "(", "*", "pReloc", ".", "symInfo", "(", ")", ")", ";", "if", "(", "got_entry", "!=", "NULL", "&&", "Relocator", "::", "SymVal", "==", "got_entry", "->", "getValue", "(", ")", ")", "got_entry", "->", "setValue", "(", "pReloc", ".", "symValue", "(", ")", ")", ";", "return", "Relocator", "::", "OK", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "got_prel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81256, "Length": 65, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "return", "(", "pA", "&", "~", "pMask", ")", "|", "(", "pB", "&", "pMask", ")", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "helper_bit_select", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81257, "Length": 15, "Cover_Rate": 0.5172413793103449} {"Template_token": ["", "int32_t", "max", "=", "(", "", "<<", "(", "bits", "-", "", ")", ")", "-", "", ";"], "ground_truth": ["int32_t", "min", "=", "-", "(", "", "<<", "(", "bits", "-", "", ")", ")", ";"], "File": "ARMRelocator", "Func": "helper_check_signed_overflow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81259, "Length": 29, "Cover_Rate": 0.38666666666666666} {"Template_token": ["", "GNULDBackend", "&", "ld_backend", "=", "pParent", ".", "getTarget", "(", ")", ";", "Relocation", "&", "rel_entry", "=", "*", "ld_backend", ".", "getRelDyn", "(", ")", ".", "create", "(", ")", ";", "rel_entry", ".", "setType", "(", "pType", ")", ";", "rel_entry", ".", "targetRef", "(", ")", "=", "pReloc", ".", "targetRef", "(", ")", ";", "if", "(", "pType", "==", "llvm", "::", "ELF", "::", "R__RELATIVE", ")", "rel_entry", ".", "setSymInfo", "(", "NULL", ")", ";", "else", "rel_entry", ".", "setSymInfo", "(", "rsym", ")", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "helper_DynRel_init", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81262, "Length": 70, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "static", "void", "helper_DynRel_init", "(", "Relocation", "&", "pReloc", ",", "Relocator", "::", "Type", "pType", ",", "Relocator", "&", "pParent", ")", "{", "ResolveInfo", "*", "rsym", "=", "pReloc", ".", "symInfo", "(", ")", ";", "GNULDBackend", "&", "ld_backend", "=", "pParent", ".", "getTarget", "(", ")", ";", "Relocation", "&", "rel_entry", "=", "*", "ld_backend", ".", "getRelDyn", "(", ")", ".", "create", "(", ")", ";", "rel_entry", ".", "setType", "(", "pType", ")", ";", "rel_entry", ".", "targetRef", "(", ")", "=", "pReloc", ".", "targetRef", "(", ")", ";", "if", "(", "pType", "==", "llvm", "::", "ELF", "::", "R__RELATIVE", ")", "rel_entry", ".", "setSymInfo", "(", "NULL", ")", ";", "else", "rel_entry", ".", "setSymInfo", "(", "rsym", ")", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "helper_DynRel_init", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81263, "Length": 98, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "got_entry", "!=", "NULL", ")", ";", "return", "pParent", ".", "getTarget", "(", ")", ".", "getGOT", "(", ")", ".", "addr", "(", ")", "+", "got_entry", "->", "getOffset", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "helper_get_GOT_address", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81268, "Length": 29, "Cover_Rate": 0.4915254237288136} {"Template_token": ["", "return", "pParent", ".", "getTarget", "(", ")", ".", "getPLT", "(", ")", ".", "addr", "(", ")", "+", "plt_entry", "->", "getOffset", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "helper_get_PLT_address", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81269, "Length": 22, "Cover_Rate": 0.3728813559322034} {"Template_token": ["", "return", "pParent", ".", "getTarget", "(", ")", ".", "getPLT", "(", ")", ".", "addr", "(", ")", "+", "plt_entry", "->", "getOffset", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "helper_get_PLT_address", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81270, "Length": 22, "Cover_Rate": 0.3728813559322034} {"Template_token": ["", "return", "pParent", ".", "getTarget", "(", ")", ".", "getGOT", "(", ")", ".", "addr", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "helper_GOT_ORG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81272, "Length": 16, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "pTarget", "&=", "", ";", "pTarget", "|=", "pImm", "&", "", ";", "pTarget", "|=", "(", "pImm", "&", "", ")", "<<", "", ";"], "ground_truth": ["return", "pTarget", ";"], "File": "ARMRelocator", "Func": "helper_insert_val_movw_movt_inst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81273, "Length": 23, "Cover_Rate": 0.5609756097560976} {"Template_token": ["", "pValue", "|=", "(", "pImm", "&", "", ")", "<<", "", ";", "pValue", "|=", "(", "pImm", "&", "", ")", "<<", "", ";"], "ground_truth": ["pValue", "|=", "(", "pImm", "&", "", ")", ";"], "File": "ARMRelocator", "Func": "helper_insert_val_thumb_movw_movt_inst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81274, "Length": 28, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "static", "Relocator", "::", "DWord", "helper_insert_val_thumb_movw_movt_inst", "(", "Relocator", "::", "DWord", "pValue", ",", "Relocator", "::", "DWord", "pImm", ")", "{", "pValue", "&=", "", ";"], "ground_truth": ["pValue", "|=", "(", "pImm", "&", "", ")", "<<", "", ";"], "File": "ARMRelocator", "Func": "helper_insert_val_thumb_movw_movt_inst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81275, "Length": 31, "Cover_Rate": 0.49206349206349204} {"Template_token": ["", "assert", "(", "pParent", ".", "getSymGOTPLTMap", "(", ")", ".", "lookUp", "(", "*", "rsym", ")", "==", "NULL", "&&", "", ")", ";", "GOTEntry", "*", "gotplt_entry", "=", "ld_backend", ".", "getGOT", "(", ")", ".", "createGOTPLT", "(", ")", ";", "pParent", ".", "getSymGOTPLTMap", "(", ")", ".", "record", "(", "*", "rsym", ",", "*", "gotplt_entry", ")", ";", "Relocation", "&", "rel_entry", "=", "*", "ld_backend", ".", "getRelPLT", "(", ")", ".", "create", "(", ")", ";"], "ground_truth": ["rel_entry", ".", "setType", "(", "llvm", "::", "ELF", "::", "R__JUMP_SLOT", ")", ";"], "File": "ARMRelocator", "Func": "helper_PLT_init", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81276, "Length": 74, "Cover_Rate": 0.4157303370786517} {"Template_token": ["", "if", "(", "pOri_width", "==", "", ")", "return", "pVal", ";", "uint64_t", "mask", "=", "(", "~", "(", "(", "uint64_t", ")", "", ")", ")", ">>", "(", "", "-", "pOri_width", ")", ";", "pVal", "&=", "mask", ";", "uint64_t", "sign_bit", "=", "", "<<", "(", "pOri_width", "-", "", ")", ";"], "ground_truth": ["return", "(", "pVal", "^", "sign_bit", ")", "-", "sign_bit", ";"], "File": "ARMRelocator", "Func": "helper_sign_extend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81277, "Length": 52, "Cover_Rate": 0.7323943661971831} {"Template_token": ["", "return", "(", "(", "pLower16", "&", "~", "", ")", "|", "(", "(", "(", "(", "pOffset", ">>", "", ")", "&", "", ")", "^", "!", "sign", ")", "<<", "", ")", "|", "(", "(", "(", "(", "pOffset", ">>", "", ")", "&", "", ")", "^", "!", "sign", ")", "<<", "", ")", "|", "(", "(", "pOffset", ">>", "", ")", "&", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "helper_thumb32_branch_lower", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81278, "Length": 59, "Cover_Rate": 0.6629213483146067} {"Template_token": ["", "return", "(", "(", "pLower16", "&", "~", "", ")", "|", "(", "(", "(", "(", "pOffset", ">>", "", ")", "&", "", ")", "^", "!", "sign", ")", "<<", "", ")", "|", "(", "(", "(", "(", "pOffset", ">>", "", ")", "&", "", ")", "^", "!", "sign", ")", "<<", "", ")", "|", "(", "(", "pOffset", ">>", "", ")", "&", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "helper_thumb32_branch_lower", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81279, "Length": 59, "Cover_Rate": 0.6629213483146067} {"Template_token": ["", "return", "(", "pUpper16", "&", "~", "", ")", "|", "(", "(", "pOffset", ">>", "", ")", "&", "", ")", "|", "(", "sign", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "helper_thumb32_branch_upper", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81281, "Length": 25, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "uint32_t", "j2", "=", "(", "pOffset", "&", "", ")", ">>", "", ";"], "ground_truth": ["uint32_t", "j1", "=", "(", "pOffset", "&", "", ")", ">>", "", ";"], "File": "ARMRelocator", "Func": "helper_thumb32_cond_branch_lower", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81283, "Length": 22, "Cover_Rate": 0.3055555555555556} {"Template_token": ["", "uint32_t", "j1", "=", "(", "pOffset", "&", "", ")", ">>", "", ";"], "ground_truth": ["uint32_t", "lo", "=", "(", "pOffset", "&", "", ")", ">>", "", ";"], "File": "ARMRelocator", "Func": "helper_thumb32_cond_branch_lower", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81284, "Length": 22, "Cover_Rate": 0.3055555555555556} {"Template_token": ["", "static", "Relocator", "::", "DWord", "helper_thumb32_cond_branch_offset", "(", "Relocator", "::", "DWord", "pUpper16", ",", "Relocator", "::", "DWord", "pLower16", ")", "{", "uint32_t", "s", "=", "(", "pUpper16", "&", "", ")", ">>", "", ";", "uint32_t", "j1", "=", "(", "pLower16", "&", "", ")", ">>", "", ";", "uint32_t", "j2", "=", "(", "pLower16", "&", "", ")", ">>", "", ";", "uint32_t", "lower", "=", "(", "pLower16", "&", "", ")", ";"], "ground_truth": ["uint32_t", "upper", "=", "(", "s", "<<", "", ")", "|", "(", "j2", "<<", "", ")", "|", "(", "j1", "<<", "", ")", "|", "(", "pUpper16", "&", "", ")", ";"], "File": "ARMRelocator", "Func": "helper_thumb32_cond_branch_offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81285, "Length": 86, "Cover_Rate": 0.819047619047619} {"Template_token": ["", "static", "Relocator", "::", "DWord", "helper_thumb32_cond_branch_offset", "(", "Relocator", "::", "DWord", "pUpper16", ",", "Relocator", "::", "DWord", "pLower16", ")", "{", "uint32_t", "s", "=", "(", "pUpper16", "&", "", ")", ">>", "", ";", "uint32_t", "j1", "=", "(", "pLower16", "&", "", ")", ">>", "", ";", "uint32_t", "j2", "=", "(", "pLower16", "&", "", ")", ">>", "", ";"], "ground_truth": ["uint32_t", "lower", "=", "(", "pLower16", "&", "", ")", ";"], "File": "ARMRelocator", "Func": "helper_thumb32_cond_branch_offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81286, "Length": 59, "Cover_Rate": 0.5619047619047619} {"Template_token": ["", "static", "Relocator", "::", "DWord", "helper_thumb32_cond_branch_upper", "(", "Relocator", "::", "DWord", "pUpper16", ",", "Relocator", "::", "DWord", "pOffset", ")", "{", "uint32_t", "sign", "=", "(", "(", "pOffset", "&", "", ")", ">>", "", ")", ";", "return", "(", "pUpper16", "&", "", ")", "|", "(", "sign", "<<", "", ")", "|", "(", "(", "pOffset", "&", "", ")", ">>", "", ")", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "helper_thumb32_cond_branch_upper", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81287, "Length": 54, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "pSym", ".", "isDyn", "(", ")", "||", "pSym", ".", "isUndef", "(", ")", "||", "pFactory", ".", "getTarget", "(", ")", ".", "isSymbolPreemptible", "(", "pSym", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMRelocator", "Func": "helper_use_relative_reloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81288, "Length": 31, "Cover_Rate": 0.6595744680851063} {"Template_token": ["", "if", "(", "pSym", ".", "isDyn", "(", ")", "||", "pSym", ".", "isUndef", "(", ")", "||", "pFactory", ".", "getTarget", "(", ")", ".", "isSymbolPreemptible", "(", "pSym", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "helper_use_relative_reloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81289, "Length": 32, "Cover_Rate": 0.6808510638297872} {"Template_token": ["", "case", "llvm", "::", "ELF", "::", "R__THM_CALL", ":", "case", "llvm", "::", "ELF", "::", "R__PLT32", ":", "case", "llvm", "::", "ELF", "::", "R__CALL", ":", "case", "llvm", "::", "ELF", "::", "R__JUMP24", ":", "case", "llvm", "::", "ELF", "::", "R__THM_JUMP24", ":", "case", "llvm", "::", "ELF", "::", "R__SBREL31", ":", "case", "llvm", "::", "ELF", "::", "R__PREL31", ":", "case", "llvm", "::", "ELF", "::", "R__THM_JUMP19", ":", "case", "llvm", "::", "ELF", "::", "R__THM_JUMP6", ":", "case", "llvm", "::", "ELF", "::", "R__THM_JUMP11", ":", "case", "llvm", "::", "ELF", "::", "R__THM_JUMP8", ":", "{"], "ground_truth": ["return", "false", ";"], "File": "ARMRelocator", "Func": "mayHaveFunctionPointerAccess", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81290, "Length": 81, "Cover_Rate": 0.680672268907563} {"Template_token": ["", "Relocator", "::", "DWord", "A", "=", "helper_extract_movw_movt_addend", "(", "pReloc", ".", "target", "(", ")", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "LDSection", "&", "target_sect", "=", "pReloc", ".", "targetRef", "(", ")", ".", "frag", "(", ")", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ";", "if", "(", "(", "llvm", "::", "ELF", "::", "SHF_ALLOC", "&", "target_sect", ".", "flag", "(", ")", ")", "!=", "", ")", "{", "if", "(", "rsym", "->", "reserved", "(", ")", "&", "Relocator", "::", "ReservePLT", ")", "{", "S", "=", "helper_get_PLT_address", "(", "*", "rsym", ",", "pParent", ")", ";", "}", "}", "Relocator", "::", "DWord", "X", "=", "S", "+", "A", ";"], "ground_truth": ["X", ">>=", "", ";"], "File": "ARMRelocator", "Func": "movt_abs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81291, "Length": 99, "Cover_Rate": 0.6305732484076433} {"Template_token": ["", "Relocator", "::", "DWord", "A", "=", "helper_extract_movw_movt_addend", "(", "pReloc", ".", "target", "(", ")", ")", "+", "pReloc", ".", "addend", "(", ")", ";"], "ground_truth": ["Relocator", "::", "DWord", "X", "=", "S", "+", "A", "-", "P", ";"], "File": "ARMRelocator", "Func": "movt_prel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81292, "Length": 31, "Cover_Rate": 0.32978723404255317} {"Template_token": ["", "Relocator", "::", "DWord", "A", "=", "helper_extract_movw_movt_addend", "(", "pReloc", ".", "target", "(", ")", ")", "+", "pReloc", ".", "addend", "(", ")", ";"], "ground_truth": ["Relocator", "::", "DWord", "X", "=", "S", "+", "A", "-", "P", ";"], "File": "ARMRelocator", "Func": "movt_prel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81293, "Length": 31, "Cover_Rate": 0.32978723404255317} {"Template_token": ["", "Relocator", "::", "DWord", "A", "=", "helper_extract_movw_movt_addend", "(", "pReloc", ".", "target", "(", ")", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "if", "(", "T", "!=", "", ")", "helper_clear_thumb_bit", "(", "S", ")", ";", "LDSection", "&", "target_sect", "=", "pReloc", ".", "targetRef", "(", ")", ".", "frag", "(", ")", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ";"], "ground_truth": ["if", "(", "(", "llvm", "::", "ELF", "::", "SHF_ALLOC", "&", "target_sect", ".", "flag", "(", ")", ")", "!=", "", ")", "{"], "File": "ARMRelocator", "Func": "movw_abs_nc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81294, "Length": 72, "Cover_Rate": 0.3829787234042553} {"Template_token": ["", "Relocator", "::", "DWord", "T", "=", "getThumbBit", "(", "pReloc", ")", ";", "Relocator", "::", "DWord", "A", "=", "helper_extract_movw_movt_addend", "(", "pReloc", ".", "target", "(", ")", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "if", "(", "T", "!=", "", ")", "helper_clear_thumb_bit", "(", "S", ")", ";", "LDSection", "&", "target_sect", "=", "pReloc", ".", "targetRef", "(", ")", ".", "frag", "(", ")", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ";", "if", "(", "(", "llvm", "::", "ELF", "::", "SHF_ALLOC", "&", "target_sect", ".", "flag", "(", ")", ")", "!=", "", ")", "{", "if", "(", "rsym", "->", "reserved", "(", ")", "&", "Relocator", "::", "ReservePLT", ")", "{", "S", "=", "helper_get_PLT_address", "(", "*", "rsym", ",", "pParent", ")", ";", "T", "=", "", ";", "}", "}", "Relocator", "::", "DWord", "X", "=", "(", "S", "+", "A", ")", "|", "T", ";"], "ground_truth": ["pReloc", ".", "target", "(", ")", "=", "helper_insert_val_movw_movt_inst", "(", "pReloc", ".", "target", "(", ")", "+", "pReloc", ".", "addend", "(", ")", ",", "X", ")", ";"], "File": "ARMRelocator", "Func": "movw_abs_nc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81295, "Length": 147, "Cover_Rate": 0.7819148936170213} {"Template_token": ["", "if", "(", "helper_check_signed_overflow", "(", "X", ",", "", ")", ")", "{", "return", "Relocator", "::", "Overflow", ";", "}", "else", "{", "pReloc", ".", "target", "(", ")", "=", "helper_insert_val_movw_movt_inst", "(", "pReloc", ".", "target", "(", ")", ",", "X", ")", ";", "return", "Relocator", "::", "OK", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "movw_prel_nc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81296, "Length": 41, "Cover_Rate": 0.3014705882352941} {"Template_token": ["", "Relocator", "::", "DWord", "A", "=", "helper_extract_movw_movt_addend", "(", "pReloc", ".", "target", "(", ")", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "if", "(", "T", "!=", "", ")", "helper_clear_thumb_bit", "(", "S", ")", ";", "Relocator", "::", "DWord", "X", "=", "(", "(", "S", "+", "A", ")", "|", "T", ")", "-", "P", ";", "if", "(", "helper_check_signed_overflow", "(", "X", ",", "", ")", ")", "{", "return", "Relocator", "::", "Overflow", ";", "}", "else", "{"], "ground_truth": ["pReloc", ".", "target", "(", ")", "=", "helper_insert_val_movw_movt_inst", "(", "pReloc", ".", "target", "(", ")", ",", "X", ")", ";"], "File": "ARMRelocator", "Func": "movw_prel_nc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81297, "Length": 83, "Cover_Rate": 0.6102941176470589} {"Template_token": ["", "Relocator", "::", "DWord", "A", "=", "helper_sign_extend", "(", "target", ",", "", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "Relocator", "::", "DWord", "P", "=", "pReloc", ".", "place", "(", ")", ";", "Relocator", "::", "Address", "S", "=", "pReloc", ".", "symValue", "(", ")", ";", "if", "(", "T", "!=", "", ")", "helper_clear_thumb_bit", "(", "S", ")", ";", "if", "(", "pReloc", ".", "symInfo", "(", ")", "->", "reserved", "(", ")", "&", "Relocator", "::", "ReservePLT", ")", "{", "S", "=", "helper_get_PLT_address", "(", "*", "pReloc", ".", "symInfo", "(", ")", ",", "pParent", ")", ";"], "ground_truth": ["T", "=", "", ";"], "File": "ARMRelocator", "Func": "prel31", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81299, "Length": 86, "Cover_Rate": 0.4942528735632184} {"Template_token": ["", "Relocator", "::", "DWord", "target", "=", "pReloc", ".", "target", "(", ")", ";", "Relocator", "::", "DWord", "T", "=", "getThumbBit", "(", "pReloc", ")", ";", "Relocator", "::", "DWord", "A", "=", "helper_sign_extend", "(", "target", ",", "", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "Relocator", "::", "DWord", "P", "=", "pReloc", ".", "place", "(", ")", ";"], "ground_truth": ["Relocator", "::", "Address", "S", "=", "pReloc", ".", "symValue", "(", ")", ";"], "File": "ARMRelocator", "Func": "prel31", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81300, "Length": 61, "Cover_Rate": 0.3505747126436782} {"Template_token": ["", "rsym", "->", "setReserved", "(", "rsym", "->", "reserved", "(", ")", "|", "ReserveRel", ")", ";", "getTarget", "(", ")", ".", "checkAndSetHasTextRel", "(", "*", "pSection", ".", "getLink", "(", ")", ")", ";", "}", "return", ";", "}", "case", "llvm", "::", "ELF", "::", "R__ABS16", ":", "case", "llvm", "::", "ELF", "::", "R__ABS12", ":", "case", "llvm", "::", "ELF", "::", "R__THM_ABS5", ":", "case", "llvm", "::", "ELF", "::", "R__ABS8", ":", "case", "llvm", "::", "ELF", "::", "R__BASE_ABS", ":", "case", "llvm", "::", "ELF", "::", "R__MOVW_ABS_NC", ":", "case", "llvm", "::", "ELF", "::", "R__MOVT_ABS", ":", "case", "llvm", "::", "ELF", "::", "R__THM_MOVW_ABS_NC", ":", "case", "llvm", "::", "ELF", "::", "R__THM_MOVT_ABS", ":", "{", "if", "(", "config", "(", ")", ".", "isCodeIndep", "(", ")", ")", "{", "error", "(", "diag", "::", "non_pic_relocation", ")", "<<", "getName", "(", "pReloc", ".", "type", "(", ")", ")", "<<", "pReloc", ".", "symInfo", "(", ")", "->", "name", "(", ")", ";", "}", "return", ";", "}", "case", "llvm", "::", "ELF", "::", "R__GOTOFF32", ":", "case", "llvm", "::", "ELF", "::", "R__GOTOFF12", ":", "{", "return", ";", "}", "case", "llvm", "::", "ELF", "::", "R__TARGET2", ":", "pReloc", ".", "setType", "(", "llvm", "::", "ELF", "::", "R__GOT_PREL", ")", ";", "case", "llvm", "::", "ELF", "::", "R__GOT_BREL", ":", "case", "llvm", "::", "ELF", "::", "R__GOT_PREL", ":", "{"], "ground_truth": ["if", "(", "rsym", "->", "reserved", "(", ")", "&", "ReserveGOT", ")", "return", ";"], "File": "ARMRelocator", "Func": "scanLocalReloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81303, "Length": 199, "Cover_Rate": 0.44124168514412415} {"Template_token": ["", "ResolveInfo", "*", "rsym", "=", "pReloc", ".", "symInfo", "(", ")", ";", "assert", "(", "rsym", "!=", "NULL", "&&", "", ")", ";", "assert", "(", "pSection", ".", "getLink", "(", ")", "!=", "NULL", ")", ";", "if", "(", "(", "pSection", ".", "getLink", "(", ")", "->", "flag", "(", ")", "&", "llvm", "::", "ELF", "::", "SHF_ALLOC", ")", "==", "", ")", "return", ";", "if", "(", "rsym", "->", "isLocal", "(", ")", ")", "scanLocalReloc", "(", "pReloc", ",", "pSection", ")", ";", "else", "scanGlobalReloc", "(", "pReloc", ",", "pBuilder", ",", "pSection", ")", ";"], "ground_truth": ["if", "(", "rsym", "->", "isUndef", "(", ")", "&&", "!", "rsym", "->", "isDyn", "(", ")", "&&", "!", "rsym", "->", "isWeak", "(", ")", "&&", "!", "rsym", "->", "isNull", "(", ")", ")", "issueUndefRef", "(", "pReloc", ",", "pSection", ",", "pInput", ")", ";"], "File": "ARMRelocator", "Func": "scanRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81304, "Length": 117, "Cover_Rate": 0.8125} {"Template_token": ["", "T", "=", "", ";", "}", "else", "{", "S", "=", "pReloc", ".", "symValue", "(", ")", ";", "if", "(", "T", "!=", "", ")", "helper_clear_thumb_bit", "(", "S", ")", ";", "}", "S", "=", "S", "+", "A", ";", "if", "(", "T", "==", "", ")", "{", "if", "(", "pReloc", ".", "type", "(", ")", "==", "llvm", "::", "ELF", "::", "R__THM_JUMP24", ")", "return", "Relocator", "::", "BadReloc", ";", "S", "=", "helper_bit_select", "(", "S", ",", "P", ",", "", ")", ";", "lower_inst", "&=", "~", "", ";", "}", "else", "{", "lower_inst", "|=", "", ";", "}", "Relocator", "::", "DWord", "X", "=", "(", "S", "|", "T", ")", "-", "P", ";", "if", "(", "helper_check_signed_overflow", "(", "X", ",", "", ")", ")", "{", "return", "Relocator", "::", "Overflow", ";", "}", "upper_inst", "=", "helper_thumb32_branch_upper", "(", "upper_inst", ",", "X", ")", ";"], "ground_truth": ["lower_inst", "=", "helper_thumb32_branch_lower", "(", "lower_inst", ",", "X", ")", ";"], "File": "ARMRelocator", "Func": "thm_call", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81305, "Length": 130, "Cover_Rate": 0.3439153439153439} {"Template_token": ["", "if", "(", "helper_check_signed_overflow", "(", "X", ",", "", ")", ")", "return", "Relocator", "::", "Overflow", ";", "pReloc", ".", "target", "(", ")", "=", "(", "pReloc", ".", "target", "(", ")", "&", "", ")", "|", "(", "(", "X", "&", "", ")", ">>", "", ")", ";", "return", "Relocator", "::", "OK", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "thm_jump11", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81306, "Length": 46, "Cover_Rate": 0.304635761589404} {"Template_token": ["", "Relocator", "::", "DWord", "X", "=", "(", "(", "S", "+", "A", ")", "|", "T", ")", "-", "P", ";", "if", "(", "helper_check_signed_overflow", "(", "X", ",", "", ")", ")", "return", "Relocator", "::", "Overflow", ";", "upper_inst", "=", "helper_thumb32_cond_branch_upper", "(", "upper_inst", ",", "X", ")", ";", "lower_inst", "=", "helper_thumb32_cond_branch_lower", "(", "lower_inst", ",", "X", ")", ";", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", ")", "=", "upper_inst", ";", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", "+", "", ")", "=", "lower_inst", ";", "return", "Relocator", "::", "OK", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "thm_jump19", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81307, "Length": 95, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "Relocator", "::", "Result", "thm_jump8", "(", "Relocation", "&", "pReloc", ",", "Relocator", "&", "pParent", ")", "{", "Relocator", "::", "DWord", "P", "=", "pReloc", ".", "place", "(", ")", ";"], "ground_truth": ["Relocator", "::", "DWord", "A", "=", "helper_sign_extend", "(", "(", "pReloc", ".", "target", "(", ")", "&", "", ")", "<<", "", ",", "", ")", "+", "pReloc", ".", "addend", "(", ")", ";"], "File": "ARMRelocator", "Func": "thm_jump8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81308, "Length": 53, "Cover_Rate": 0.3509933774834437} {"Template_token": ["", "if", "(", "(", "llvm", "::", "ELF", "::", "SHF_ALLOC", "&", "target_sect", ".", "flag", "(", ")", ")", "!=", "", ")", "{", "if", "(", "rsym", "->", "reserved", "(", ")", "&", "Relocator", "::", "ReservePLT", ")", "{", "S", "=", "helper_get_PLT_address", "(", "*", "rsym", ",", "pParent", ")", ";", "}", "}", "Relocator", "::", "DWord", "X", "=", "S", "+", "A", ";", "X", ">>=", "", ";", "if", "(", "helper_check_signed_overflow", "(", "X", ",", "", ")", ")", "return", "Relocator", "::", "Overflow", ";", "val", "=", "helper_insert_val_thumb_movw_movt_inst", "(", "val", ",", "X", ")", ";", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", ")", "=", "val", ">>", "", ";", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", "+", "", ")", "=", "val", "&", "", ";"], "ground_truth": ["return", "Relocator", "::", "OK", ";"], "File": "ARMRelocator", "Func": "thm_movt_abs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81309, "Length": 129, "Cover_Rate": 0.49236641221374045} {"Template_token": ["", "X", ">>=", "", ";", "val", "=", "helper_insert_val_thumb_movw_movt_inst", "(", "val", ",", "X", ")", ";", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", ")", "=", "val", ">>", "", ";"], "ground_truth": ["*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", "+", "", ")", "=", "val", "&", "", ";"], "File": "ARMRelocator", "Func": "thm_movt_prel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81310, "Length": 57, "Cover_Rate": 0.3081081081081081} {"Template_token": ["", "X", ">>=", "", ";", "val", "=", "helper_insert_val_thumb_movw_movt_inst", "(", "val", ",", "X", ")", ";", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", ")", "=", "val", ">>", "", ";", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", "+", "", ")", "=", "val", "&", "", ";"], "ground_truth": ["return", "Relocator", "::", "OK", ";"], "File": "ARMRelocator", "Func": "thm_movt_prel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81311, "Length": 62, "Cover_Rate": 0.33513513513513515} {"Template_token": ["", "if", "(", "T", "!=", "", ")", "helper_clear_thumb_bit", "(", "S", ")", ";", "uint16_t", "upper_inst", "=", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", ")", ";", "uint16_t", "lower_inst", "=", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", "+", "", ")", ";", "Relocator", "::", "DWord", "val", "=", "(", "(", "upper_inst", ")", "<<", "", ")", "|", "(", "lower_inst", ")", ";", "Relocator", "::", "DWord", "A", "=", "helper_extract_thumb_movw_movt_addend", "(", "val", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "LDSection", "&", "target_sect", "=", "pReloc", ".", "targetRef", "(", ")", ".", "frag", "(", ")", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ";", "if", "(", "(", "llvm", "::", "ELF", "::", "SHF_ALLOC", "&", "target_sect", ".", "flag", "(", ")", ")", "!=", "", ")", "{", "if", "(", "rsym", "->", "reserved", "(", ")", "&", "Relocator", "::", "ReservePLT", ")", "{", "S", "=", "helper_get_PLT_address", "(", "*", "rsym", ",", "pParent", ")", ";", "T", "=", "", ";", "}", "}", "Relocator", "::", "DWord", "X", "=", "(", "S", "+", "A", ")", "|", "T", ";", "val", "=", "helper_insert_val_thumb_movw_movt_inst", "(", "val", ",", "X", ")", ";", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", ")", "=", "val", ">>", "", ";", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", "+", "", ")", "=", "val", "&", "", ";"], "ground_truth": ["return", "Relocator", "::", "OK", ";"], "File": "ARMRelocator", "Func": "thm_movw_abs_nc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81312, "Length": 227, "Cover_Rate": 0.8315018315018315} {"Template_token": ["", "Relocator", "::", "Address", "S", "=", "pReloc", ".", "symValue", "(", ")", ";", "Relocator", "::", "DWord", "T", "=", "getThumbBit", "(", "pReloc", ")", ";", "Relocator", "::", "DWord", "P", "=", "pReloc", ".", "place", "(", ")", ";", "if", "(", "T", "!=", "", ")", "helper_clear_thumb_bit", "(", "S", ")", ";", "uint16_t", "upper_inst", "=", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", ")", ";", "uint16_t", "lower_inst", "=", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", "+", "", ")", ";", "Relocator", "::", "DWord", "val", "=", "(", "(", "upper_inst", ")", "<<", "", ")", "|", "(", "lower_inst", ")", ";"], "ground_truth": ["Relocator", "::", "DWord", "A", "=", "helper_extract_thumb_movw_movt_addend", "(", "val", ")", "+", "pReloc", ".", "addend", "(", ")", ";"], "File": "ARMRelocator", "Func": "thm_movw_brel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81313, "Length": 118, "Cover_Rate": 0.5673076923076923} {"Template_token": ["", "if", "(", "T", "!=", "", ")", "helper_clear_thumb_bit", "(", "S", ")", ";", "uint16_t", "upper_inst", "=", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", ")", ";", "uint16_t", "lower_inst", "=", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", "+", "", ")", ";", "Relocator", "::", "DWord", "val", "=", "(", "(", "upper_inst", ")", "<<", "", ")", "|", "(", "lower_inst", ")", ";"], "ground_truth": ["Relocator", "::", "DWord", "A", "=", "helper_extract_thumb_movw_movt_addend", "(", "val", ")", "+", "pReloc", ".", "addend", "(", ")", ";"], "File": "ARMRelocator", "Func": "thm_movw_brel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81314, "Length": 86, "Cover_Rate": 0.41346153846153844} {"Template_token": ["", "Relocator", "::", "DWord", "T", "=", "getThumbBit", "(", "pReloc", ")", ";", "Relocator", "::", "DWord", "P", "=", "pReloc", ".", "place", "(", ")", ";", "if", "(", "T", "!=", "", ")", "helper_clear_thumb_bit", "(", "S", ")", ";", "uint16_t", "upper_inst", "=", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", ")", ";", "uint16_t", "lower_inst", "=", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", "+", "", ")", ";", "Relocator", "::", "DWord", "val", "=", "(", "(", "upper_inst", ")", "<<", "", ")", "|", "(", "lower_inst", ")", ";", "Relocator", "::", "DWord", "A", "=", "helper_extract_thumb_movw_movt_addend", "(", "val", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "Relocator", "::", "DWord", "X", "=", "(", "(", "S", "+", "A", ")", "|", "T", ")", "-", "P", ";"], "ground_truth": ["val", "=", "helper_insert_val_thumb_movw_movt_inst", "(", "val", ",", "X", ")", ";"], "File": "ARMRelocator", "Func": "thm_movw_prel_nc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81315, "Length": 133, "Cover_Rate": 0.6394230769230769} {"Template_token": ["", "Relocator", "::", "Result", "tls", "(", "Relocation", "&", "pReloc", ",", "Relocator", "&", "pParent", ")", "{"], "ground_truth": ["return", "Relocator", "::", "Unsupported", ";"], "File": "ARMRelocator", "Func": "tls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81316, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "Relocator", "::", "Result", "tls", "(", "Relocation", "&", "pReloc", ",", "Relocator", "&", "pParent", ")", "{"], "ground_truth": ["return", "Relocator", "::", "Unsupported", ";"], "File": "ARMRelocator", "Func": "tls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81317, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "Relocator", "::", "Result", "unsupported", "(", "Relocation", "&", "pReloc", ",", "Relocator", "&", "pParent", ")", "{"], "ground_truth": ["return", "Relocator", "::", "Unsupported", ";"], "File": "ARMRelocator", "Func": "unsupported", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81318, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "Relocator", "::", "Result", "unsupported", "(", "Relocation", "&", "pReloc", ",", "Relocator", "&", "pParent", ")", "{"], "ground_truth": ["return", "Relocator", "::", "Unsupported", ";"], "File": "ARMRelocator", "Func": "unsupported", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81319, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "Relocator", "::", "~", "Relocator", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "~ARMRelocator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81320, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "Relocator", "::", "~", "Relocator", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "~ARMRelocator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81321, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "default", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "ARMSelectionDAGInfo (2)", "Func": "getShiftOpcForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81322, "Length": 31, "Cover_Rate": 0.49206349206349204} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "ARMSelectionDAGInfo (2)", "Func": "getShiftOpcForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81323, "Length": 36, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "AEABILibcall", "=", "AEABI_MEMMOVE", ";", "break", ";", "case", "RTLIB", "::", "MEMSET", ":", "AEABILibcall", "=", "AEABI_MEMSET", ";", "if", "(", "ConstantSDNode", "*", "ConstantSrc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ")", "if", "(", "ConstantSrc", "->", "getZExtValue", "(", ")", "==", "", ")", "AEABILibcall", "=", "AEABI_MEMCLR", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "enum", "{", "ALIGN1", "=", "", ",", "ALIGN4", ",", "ALIGN8", "}", "AlignVariant", ";", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN8", ";", "else", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN4", ";", "else", "AlignVariant", "=", "ALIGN1", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "AEABILibcall", "==", "AEABI_MEMCLR", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "if", "(", "AEABILibcall", "==", "AEABI_MEMSET", ")", "{", "Entry", ".", "Node", "=", "Size", ";"], "ground_truth": ["Args", ".", "push_back", "(", "Entry", ")", ";"], "File": "ARMSelectionDAGInfo10", "Func": "EmitSpecializedLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81324, "Length": 184, "Cover_Rate": 0.3129251700680272} {"Template_token": ["", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "unsigned", "NumMEMCPYs", "=", "(", "NumMemOps", "+", "MaxLoadsInLDM", "-", "", ")", "/", "MaxLoadsInLDM", ";", "if", "(", "NumMEMCPYs", ">", "", "&&", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ",", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "NumMEMCPYs", ";", "++", "I", ")", "{", "unsigned", "NextEmittedNumMemOps", "=", "NumMemOps", "*", "(", "I", "+", "", ")", "/", "NumMEMCPYs", ";", "unsigned", "NumRegs", "=", "NextEmittedNumMemOps", "-", "EmittedNumMemOps", ";", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NumRegs", ",", "dl", ",", "", ")", ")", ";", "Src", "=", "Dst", ".", "getValue", "(", "", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "SrcPtrInfo", "=", "SrcPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "EmittedNumMemOps", "=", "NextEmittedNumMemOps", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "dl", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "i", "=", "", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft", ")", "{"], "ground_truth": ["if", "(", "BytesLeft", ">=", "", ")", "{"], "File": "ARMSelectionDAGInfo10", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81325, "Length": 339, "Cover_Rate": 0.4829059829059829} {"Template_token": ["", "SelectionDAGInfo", "::", "SelectionDAGInfo", "(", "const", "TargetMachine", "&", "TM", ")", ":", "TargetSelectionDAGInfo", "(", "TM", ")", ",", "Subtarget", "(", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMSelectionDAGInfo11", "Func": "ARMSelectionDAGInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81326, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "SelectionDAGInfo", "::", "SelectionDAGInfo", "(", "const", "TargetMachine", "&", "TM", ")", ":", "TargetSelectionDAGInfo", "(", "TM", ")", ",", "Subtarget", "(", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMSelectionDAGInfo11", "Func": "ARMSelectionDAGInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81327, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "SelectionDAGInfo", "::", "~", "SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMSelectionDAGInfo11", "Func": "~ARMSelectionDAGInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81328, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "SelectionDAGInfo", "::", "~", "SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMSelectionDAGInfo11", "Func": "~ARMSelectionDAGInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81329, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "SelectionDAGInfo", "::", "SelectionDAGInfo", "(", "const", "DataLayout", "&", "DL", ")", ":", "TargetSelectionDAGInfo", "(", "&", "DL", ")", "{"], "ground_truth": ["}"], "File": "ARMSelectionDAGInfo12", "Func": "ARMSelectionDAGInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81330, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "SelectionDAGInfo", "::", "SelectionDAGInfo", "(", "const", "DataLayout", "&", "DL", ")", ":", "TargetSelectionDAGInfo", "(", "&", "DL", ")", "{"], "ground_truth": ["}"], "File": "ARMSelectionDAGInfo12", "Func": "ARMSelectionDAGInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81331, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "i", "=", "", ";", "const", "unsigned", "MAX_LOADS_IN_LDM", "=", "Subtarget", ".", "isThumb1Only", "(", ")", "?", "", ":", "", ";", "SDValue", "TFOps", "[", "", "]", ";", "SDValue", "Loads", "[", "", "]", ";", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "while", "(", "EmittedNumMemOps", "<", "NumMemOps", ")", "{", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "isVolatile", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "isVolatile", ",", "false", ",", "", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "i", "=", "", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMSelectionDAGInfo12", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81332, "Length": 445, "Cover_Rate": 0.5997304582210242} {"Template_token": ["", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "if", "(", "AEABILibcall", "==", "AEABI_MEMSET", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsLT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "{", "Entry", ".", "Node", "=", "Src", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "char", "const", "*", "FunctionNames", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";"], "ground_truth": ["CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "TLI", "->", "getLibcallCallingConv", "(", "LC", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "FunctionNames", "[", "AEABILibcall", "]", "[", "AlignVariant", "]", ",", "TLI", "->", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ",", "std", "::", "move", "(", "Args", ")", ",", "", ")", ".", "setDiscardResult", "(", ")", ";"], "File": "ARMSelectionDAGInfo16", "Func": "EmitSpecializedLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81333, "Length": 281, "Cover_Rate": 0.477891156462585} {"Template_token": ["", "unsigned", "NumRegs", "=", "NextEmittedNumMemOps", "-", "EmittedNumMemOps", ";", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NumRegs", ",", "dl", ",", "", ")", ")", ";", "Src", "=", "Dst", ".", "getValue", "(", "", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "SrcPtrInfo", "=", "SrcPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "EmittedNumMemOps", "=", "NextEmittedNumMemOps", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "dl", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "i", "=", "", ";", "BytesLeft", "=", "BytesLeftSave", ";"], "ground_truth": ["while", "(", "BytesLeft", ")", "{"], "File": "ARMSelectionDAGInfo16", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81334, "Length": 247, "Cover_Rate": 0.35953420669577874} {"Template_token": ["", "SDValue", "SelectionDAGInfo", "::", "EmitTargetCodeForMemmove", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "isVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ",", "MachinePointerInfo", "SrcPtrInfo", ")", "const", "{", "return", "EmitSpecializedLibcall", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ",", "Align", ",", "RTLIB", "::", "MEMMOVE", ")", ";"], "ground_truth": ["}"], "File": "ARMSelectionDAGInfo16", "Func": "EmitTargetCodeForMemmove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81335, "Length": 61, "Cover_Rate": 1.0} {"Template_token": ["", "EmitTargetCodeForMemmove", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "isVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ",", "MachinePointerInfo", "SrcPtrInfo", ")", "const", "{"], "ground_truth": ["return", "EmitSpecializedLibcall", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ",", "Align", ",", "RTLIB", "::", "MEMMOVE", ")", ";"], "File": "ARMSelectionDAGInfo16", "Func": "EmitTargetCodeForMemmove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81336, "Length": 57, "Cover_Rate": 0.9344262295081968} {"Template_token": ["", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "isVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ")", "const", "{", "return", "EmitSpecializedLibcall", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ",", "Align", ",", "RTLIB", "::", "MEMSET", ")", ";"], "ground_truth": ["}"], "File": "ARMSelectionDAGInfo16", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81337, "Length": 55, "Cover_Rate": 0.9482758620689655} {"Template_token": ["", "return", "EmitSpecializedLibcall", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ",", "Alignment", ".", "value", "(", ")", ",", "RTLIB", "::", "MEMSET", ")", ";"], "ground_truth": ["}"], "File": "ARMSelectionDAGInfo18", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81341, "Length": 27, "Cover_Rate": 0.421875} {"Template_token": ["", "EVT", "VT", "=", "", ";", "unsigned", "VTSize", "=", "", ";", "unsigned", "i", "=", "", ";", "const", "unsigned", "MAX_LOADS_IN_LDM", "=", "Subtarget", ".", "isThumb1Only", "(", ")", "?", "", ":", "", ";", "SDValue", "TFOps", "[", "", "]", ";", "SDValue", "Loads", "[", "", "]", ";", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "while", "(", "EmittedNumMemOps", "<", "NumMemOps", ")", "{", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "isVolatile", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "isVolatile", ",", "false", ",", "", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";"], "ground_truth": ["SrcOff", "+=", "VTSize", ";"], "File": "ARMSelectionDAGInfo19", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81343, "Length": 399, "Cover_Rate": 0.5377358490566038} {"Template_token": ["", "unsigned", "i", "=", "", ";", "const", "unsigned", "MAX_LOADS_IN_LDM", "=", "Subtarget", "->", "isThumb1Only", "(", ")", "?", "", ":", "", ";", "SDValue", "TFOps", "[", "", "]", ";", "SDValue", "Loads", "[", "", "]", ";", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "while", "(", "EmittedNumMemOps", "<", "NumMemOps", ")", "{", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "isVolatile", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "isVolatile", ",", "false", ",", "", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";"], "ground_truth": ["i", "=", "", ";"], "File": "ARMSelectionDAGInfo22", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81344, "Length": 282, "Cover_Rate": 0.38950276243093923} {"Template_token": ["", "Entry", ".", "Node", "=", "Size", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";"], "ground_truth": ["CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "&", "Args", ",", "", ")", ".", "setDiscardResult", "(", ")", ";"], "File": "ARMSelectionDAGInfo22", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81345, "Length": 177, "Cover_Rate": 0.5145348837209303} {"Template_token": ["", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "isVolatile", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "isVolatile", ",", "false", ",", "", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{"], "ground_truth": ["if", "(", "BytesLeft", ">=", "", ")", "{"], "File": "ARMSelectionDAGInfo23", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81346, "Length": 229, "Cover_Rate": 0.31805555555555554} {"Template_token": ["", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["Entry", ".", "isSExt", "=", "true", ";"], "File": "ARMSelectionDAGInfo23", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81347, "Length": 110, "Cover_Rate": 0.3216374269005848} {"Template_token": ["", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["Entry", ".", "isSExt", "=", "true", ";"], "File": "ARMSelectionDAGInfo24", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81348, "Length": 110, "Cover_Rate": 0.3273809523809524} {"Template_token": ["", "switch", "(", "LC", ")", "{", "case", "RTLIB", "::", "MEMCPY", ":", "AEABILibcall", "=", "AEABI_MEMCPY", ";", "break", ";", "case", "RTLIB", "::", "MEMMOVE", ":", "AEABILibcall", "=", "AEABI_MEMMOVE", ";", "break", ";", "case", "RTLIB", "::", "MEMSET", ":", "AEABILibcall", "=", "AEABI_MEMSET", ";", "if", "(", "ConstantSDNode", "*", "ConstantSrc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ")", "if", "(", "ConstantSrc", "->", "getZExtValue", "(", ")", "==", "", ")", "AEABILibcall", "=", "AEABI_MEMCLR", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "enum", "{", "ALIGN1", "=", "", ",", "ALIGN4", ",", "ALIGN8", "}", "AlignVariant", ";", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN8", ";", "else", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN4", ";", "else", "AlignVariant", "=", "ALIGN1", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "AEABILibcall", "==", "AEABI_MEMCLR", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "if", "(", "AEABILibcall", "==", "AEABI_MEMSET", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsLT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "{", "Entry", ".", "Node", "=", "Src", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "char", "const", "*", "FunctionNames", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "TLI", "->", "getLibcallCallingConv", "(", "LC", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalFunctionSymbol", "(", "FunctionNames", "[", "AEABILibcall", "]", "[", "AlignVariant", "]", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", "->", "LowerCallTo", "(", "CLI", ")", ";"], "File": "ARMSelectionDAGInfo27", "Func": "EmitSpecializedLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81349, "Length": 455, "Cover_Rate": 0.7885615251299827} {"Template_token": ["", "unsigned", "BytesLeft", "=", "SizeVal", "&", "", ";", "unsigned", "NumMemOps", "=", "SizeVal", ">>", "", ";", "unsigned", "EmittedNumMemOps", "=", "", ";", "EVT", "VT", "=", "", ";", "unsigned", "VTSize", "=", "", ";", "unsigned", "i", "=", "", ";", "const", "unsigned", "MaxLoadsInLDM", "=", "Subtarget", ".", "isThumb1Only", "(", ")", "?", "", ":", "", ";", "SDValue", "TFOps", "[", "", "]", ";", "SDValue", "Loads", "[", "", "]", ";", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "unsigned", "NumMEMCPYs", "=", "(", "NumMemOps", "+", "MaxLoadsInLDM", "-", "", ")", "/", "MaxLoadsInLDM", ";", "if", "(", "NumMEMCPYs", ">", "", "&&", "Subtarget", ".", "hasMinSize", "(", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ",", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "NumMEMCPYs", ";", "++", "I", ")", "{", "unsigned", "NextEmittedNumMemOps", "=", "NumMemOps", "*", "(", "I", "+", "", ")", "/", "NumMEMCPYs", ";", "unsigned", "NumRegs", "=", "NextEmittedNumMemOps", "-", "EmittedNumMemOps", ";", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NumRegs", ",", "dl", ",", "", ")", ")", ";", "Src", "=", "Dst", ".", "getValue", "(", "", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "SrcPtrInfo", "=", "SrcPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "EmittedNumMemOps", "=", "NextEmittedNumMemOps", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "auto", "getRemainingValueType", "=", "[", "]", "(", "unsigned", "BytesLeft", ")", "{", "return", "(", "BytesLeft", ">=", "", ")", "?", "", ":", "", ";", "}", ";", "auto", "getRemainingSize", "=", "[", "]", "(", "unsigned", "BytesLeft", ")", "{"], "ground_truth": ["return", "(", "BytesLeft", ">=", "", ")", "?", "", ":", "", ";"], "File": "ARMSelectionDAGInfo27", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81350, "Length": 280, "Cover_Rate": 0.36082474226804123} {"Template_token": ["", "SDValue", "SelectionDAGInfo", "::", "EmitTargetCodeForMemmove", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Alignment", ",", "bool", "isVolatile", ",", "bool", "MustPreserveCheriCapabilities", ",", "MachinePointerInfo", "DstPtrInfo", ",", "MachinePointerInfo", "SrcPtrInfo", ")", "const", "{"], "ground_truth": ["return", "EmitSpecializedLibcall", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ",", "Alignment", ".", "value", "(", ")", ",", "RTLIB", "::", "MEMMOVE", ")", ";"], "File": "ARMSelectionDAGInfo27", "Func": "EmitTargetCodeForMemmove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81351, "Length": 69, "Cover_Rate": 0.9857142857142858} {"Template_token": ["", "if", "(", "Subtarget", ".", "hasMVEIntegerOps", "(", ")", "&&", "shouldGenerateInlineTPLoop", "(", "Subtarget", ",", "DAG", ",", "ConstantSize", ",", "Alignment", ",", "false", ")", ")", "{", "Src", "=", "DAG", ".", "getSplatBuildVector", "(", "", ",", "dl", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getZExtOrTrunc", "(", "Size", ",", "dl", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMSelectionDAGInfo27", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81353, "Length": 76, "Cover_Rate": 0.4175824175824176} {"Template_token": ["", "if", "(", "!", "IsMemcpy", ")", "return", "true", ";", "if", "(", "!", "ConstantSize", "&&", "Alignment", ">=", "Align", "(", "", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "ConstantSize", "&&", "ConstantSize", "->", "getZExtValue", "(", ")", ">", "Subtarget", ".", "getMaxInlineSizeThreshold", "(", ")", "&&", "ConstantSize", "->", "getZExtValue", "(", ")", "<", "Subtarget", ".", "getMaxMemcpyTPInlineSizeThreshold", "(", ")", ")", "return", "true", ";"], "File": "ARMSelectionDAGInfo27", "Func": "shouldGenerateInlineTPLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81354, "Length": 54, "Cover_Rate": 0.40601503759398494} {"Template_token": ["", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ",", "false", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMSelectionDAGInfo28", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81355, "Length": 166, "Cover_Rate": 0.5060975609756098} {"Template_token": ["", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ",", "false", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMSelectionDAGInfo28", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81356, "Length": 197, "Cover_Rate": 0.600609756097561} {"Template_token": ["", "const", "Subtarget", "&", "Subtarget", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "ConstantSDNode", "*", "ConstantSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "if", "(", "Subtarget", ".", "hasMVEIntegerOps", "(", ")", "&&", "shouldGenerateInlineTPLoop", "(", "Subtarget", ",", "DAG", ",", "ConstantSize", ",", "Alignment", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getZExtOrTrunc", "(", "Size", ",", "dl", ",", "", ")", ")", ";", "if", "(", "Alignment", "<", "Align", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "ConstantSize", ")", "return", "EmitSpecializedLibcall", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ",", "Alignment", ".", "value", "(", ")", ",", "RTLIB", "::", "MEMCPY", ")", ";", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "AlwaysInline", "&&", "SizeVal", ">", "Subtarget", ".", "getMaxInlineSizeThreshold", "(", ")", ")", "return", "EmitSpecializedLibcall", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ",", "Alignment", ".", "value", "(", ")", ",", "RTLIB", "::", "MEMCPY", ")", ";", "unsigned", "BytesLeft", "=", "SizeVal", "&", "", ";", "unsigned", "NumMemOps", "=", "SizeVal", ">>", "", ";", "unsigned", "EmittedNumMemOps", "=", "", ";", "EVT", "VT", "=", "", ";", "unsigned", "VTSize", "=", "", ";", "unsigned", "i", "=", "", ";", "const", "unsigned", "MaxLoadsInLDM", "=", "Subtarget", ".", "isThumb1Only", "(", ")", "?", "", ":", "", ";", "SDValue", "TFOps", "[", "", "]", ";", "SDValue", "Loads", "[", "", "]", ";", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "unsigned", "NumMEMCPYs", "=", "(", "NumMemOps", "+", "MaxLoadsInLDM", "-", "", ")", "/", "MaxLoadsInLDM", ";", "if", "(", "NumMEMCPYs", ">", "", "&&", "Subtarget", ".", "hasMinSize", "(", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ",", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "NumMEMCPYs", ";", "++", "I", ")", "{", "unsigned", "NextEmittedNumMemOps", "=", "NumMemOps", "*", "(", "I", "+", "", ")", "/", "NumMEMCPYs", ";", "unsigned", "NumRegs", "=", "NextEmittedNumMemOps", "-", "EmittedNumMemOps", ";", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NumRegs", ",", "dl", ",", "", ")", ")", ";", "Src", "=", "Dst", ".", "getValue", "(", "", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "SrcPtrInfo", "=", "SrcPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "EmittedNumMemOps", "=", "NextEmittedNumMemOps", ";", "}"], "ground_truth": ["if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";"], "File": "ARMSelectionDAGInfo29", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81357, "Length": 409, "Cover_Rate": 0.5291073738680466} {"Template_token": ["", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Type", "*", "IntPtrTy", "=", "TLI", ".", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ",", "false", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";"], "ground_truth": ["return", "CallResult", ".", "second", ";"], "File": "ARMSelectionDAGInfo30", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81359, "Length": 246, "Cover_Rate": 0.7192982456140351} {"Template_token": ["", "case", "RTLIB", "::", "MEMSET", ":", "AEABILibcall", "=", "AEABI_MEMSET", ";", "if", "(", "ConstantSDNode", "*", "ConstantSrc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ")", "if", "(", "ConstantSrc", "->", "getZExtValue", "(", ")", "==", "", ")", "AEABILibcall", "=", "AEABI_MEMCLR", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "enum", "{", "ALIGN1", "=", "", ",", "ALIGN4", ",", "ALIGN8", "}", "AlignVariant", ";", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN8", ";", "else", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN4", ";", "else", "AlignVariant", "=", "ALIGN1", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "TLI", "->", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "AEABILibcall", "==", "AEABI_MEMCLR", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "if", "(", "AEABILibcall", "==", "AEABI_MEMSET", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";"], "ground_truth": ["else", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsLT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";"], "File": "ARMSelectionDAGInfo32", "Func": "EmitSpecializedLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81360, "Length": 235, "Cover_Rate": 0.40308747855917665} {"Template_token": ["", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "dl", ",", "", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "isVolatile", ",", "false", ",", "", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "dl", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";"], "ground_truth": ["SrcOff", "+=", "VTSize", ";"], "File": "ARMSelectionDAGInfo32", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81361, "Length": 254, "Cover_Rate": 0.3239795918367347} {"Template_token": ["", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "while", "(", "EmittedNumMemOps", "<", "NumMemOps", ")", "{", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "dl", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "isVolatile", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "dl", ",", "", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "isVolatile", ",", "false", ",", "", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "dl", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";"], "ground_truth": ["BytesLeft", "-=", "VTSize", ";"], "File": "ARMSelectionDAGInfo32", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81362, "Length": 368, "Cover_Rate": 0.46938775510204084} {"Template_token": ["", "enum", "{", "ALIGN1", "=", "", ",", "ALIGN4", ",", "ALIGN8", "}", "AlignVariant", ";", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN8", ";", "else", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN4", ";", "else", "AlignVariant", "=", "ALIGN1", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "AEABILibcall", "==", "AEABI_MEMCLR", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "if", "(", "AEABILibcall", "==", "AEABI_MEMSET", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsLT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "{", "Entry", ".", "Node", "=", "Src", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "char", "const", "*", "FunctionNames", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{"], "ground_truth": ["", ",", "", ",", ""], "File": "ARMSelectionDAGInfo33", "Func": "EmitSpecializedLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81363, "Length": 295, "Cover_Rate": 0.5017006802721088} {"Template_token": ["", "if", "(", "ConstantSDNode", "*", "ConstantSrc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ")", "if", "(", "ConstantSrc", "->", "getZExtValue", "(", ")", "==", "", ")", "AEABILibcall", "=", "AEABI_MEMCLR", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "enum", "{", "ALIGN1", "=", "", ",", "ALIGN4", ",", "ALIGN8", "}", "AlignVariant", ";", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN8", ";", "else", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN4", ";", "else", "AlignVariant", "=", "ALIGN1", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "AEABILibcall", "==", "AEABI_MEMCLR", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "if", "(", "AEABILibcall", "==", "AEABI_MEMSET", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsLT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "{", "Entry", ".", "Node", "=", "Src", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "char", "const", "*", "FunctionNames", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "TLI", "->", "getLibcallCallingConv", "(", "LC", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "FunctionNames", "[", "AEABILibcall", "]", "[", "AlignVariant", "]", ",", "TLI", "->", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", "->", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "second", ";"], "ground_truth": ["}"], "File": "ARMSelectionDAGInfo33", "Func": "EmitSpecializedLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81364, "Length": 436, "Cover_Rate": 0.7414965986394558} {"Template_token": ["", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";"], "ground_truth": ["TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ",", "false", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMSelectionDAGInfo3", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81365, "Length": 163, "Cover_Rate": 0.4851190476190476} {"Template_token": ["", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Type", "*", "IntPtrTy", "=", "TLI", ".", "getTargetData", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ",", "false", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "second", ";"], "ground_truth": ["}"], "File": "ARMSelectionDAGInfo3", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81366, "Length": 242, "Cover_Rate": 0.7202380952380952} {"Template_token": ["", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ",", "false", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";"], "ground_truth": ["return", "CallResult", ".", "second", ";"], "File": "ARMSelectionDAGInfo40", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81367, "Length": 122, "Cover_Rate": 0.3536231884057971} {"Template_token": ["", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Type", "*", "IntPtrTy", "=", "TLI", ".", "getTargetData", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";"], "ground_truth": ["Entry", ".", "Node", "=", "Src", ";"], "File": "ARMSelectionDAGInfo41", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81368, "Length": 119, "Cover_Rate": 0.371875} {"Template_token": ["", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "return", "CallResult", ".", "second", ";"], "ground_truth": ["}"], "File": "ARMSelectionDAGInfo41", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81369, "Length": 97, "Cover_Rate": 0.303125} {"Template_token": ["", "if", "(", "!", "ConstantSize", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "AlwaysInline", "&&", "SizeVal", ">", "Subtarget", "->", "getMaxInlineSizeThreshold", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "BytesLeft", "=", "SizeVal", "&", "", ";", "unsigned", "NumMemOps", "=", "SizeVal", ">>", "", ";", "unsigned", "EmittedNumMemOps", "=", "", ";", "EVT", "VT", "=", "", ";", "unsigned", "VTSize", "=", "", ";", "unsigned", "i", "=", "", ";", "const", "unsigned", "MAX_LOADS_IN_LDM", "=", "", ";", "SDValue", "TFOps", "[", "MAX_LOADS_IN_LDM", "]", ";", "SDValue", "Loads", "[", "MAX_LOADS_IN_LDM", "]", ";", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "while", "(", "EmittedNumMemOps", "<", "NumMemOps", ")", "{", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "isVolatile", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "isVolatile", ",", "false", ",", "", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}"], "ground_truth": ["if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";"], "File": "ARMSelectionDAGInfo43", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81370, "Length": 331, "Cover_Rate": 0.4622905027932961} {"Template_token": ["", "ConstantSDNode", "*", "ConstantSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "if", "(", "!", "ConstantSize", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "AlwaysInline", "&&", "SizeVal", ">", "Subtarget", "->", "getMaxInlineSizeThreshold", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "BytesLeft", "=", "SizeVal", "&", "", ";", "unsigned", "NumMemOps", "=", "SizeVal", ">>", "", ";", "unsigned", "EmittedNumMemOps", "=", "", ";", "EVT", "VT", "=", "", ";", "unsigned", "VTSize", "=", "", ";", "unsigned", "i", "=", "", ";", "const", "unsigned", "MAX_LOADS_IN_LDM", "=", "", ";", "SDValue", "TFOps", "[", "MAX_LOADS_IN_LDM", "]", ";", "SDValue", "Loads", "[", "MAX_LOADS_IN_LDM", "]", ";", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "while", "(", "EmittedNumMemOps", "<", "NumMemOps", ")", "{", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "isVolatile", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "isVolatile", ",", "false", ",", "", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";"], "ground_truth": ["EmittedNumMemOps", "+=", "i", ";"], "File": "ARMSelectionDAGInfo43", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81371, "Length": 333, "Cover_Rate": 0.4650837988826816} {"Template_token": ["", "ALIGN1", "=", "", ",", "ALIGN4", ",", "ALIGN8", "}", "AlignVariant", ";", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN8", ";", "else", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN4", ";", "else", "AlignVariant", "=", "ALIGN1", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "AEABILibcall", "==", "AEABI_MEMCLR", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "if", "(", "AEABILibcall", "==", "AEABI_MEMSET", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsLT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "{"], "ground_truth": ["Entry", ".", "Node", "=", "Src", ";"], "File": "ARMSelectionDAGInfo45", "Func": "EmitSpecializedLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81372, "Length": 230, "Cover_Rate": 0.3898305084745763} {"Template_token": ["", "SDValue", "Loads", "[", "", "]", ";", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "unsigned", "NumMEMCPYs", "=", "(", "NumMemOps", "+", "MaxLoadsInLDM", "-", "", ")", "/", "MaxLoadsInLDM", ";", "if", "(", "NumMEMCPYs", ">", "", "&&", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ",", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "NumMEMCPYs", ";", "++", "I", ")", "{", "unsigned", "NextEmittedNumMemOps", "=", "NumMemOps", "*", "(", "I", "+", "", ")", "/", "NumMEMCPYs", ";", "unsigned", "NumRegs", "=", "NextEmittedNumMemOps", "-", "EmittedNumMemOps", ";", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NumRegs", ",", "dl", ",", "", ")", ")", ";", "Src", "=", "Dst", ".", "getValue", "(", "", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "SrcPtrInfo", "=", "SrcPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "EmittedNumMemOps", "=", "NextEmittedNumMemOps", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "dl", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "i", "=", "", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}"], "ground_truth": ["TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "dl", ",", "", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMSelectionDAGInfo45", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81373, "Length": 429, "Cover_Rate": 0.5991620111731844} {"Template_token": ["", "unsigned", "NumRegs", "=", "NextEmittedNumMemOps", "-", "EmittedNumMemOps", ";", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NumRegs", ",", "dl", ",", "", ")", ")", ";", "Src", "=", "Dst", ".", "getValue", "(", "", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "SrcPtrInfo", "=", "SrcPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "EmittedNumMemOps", "=", "NextEmittedNumMemOps", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "dl", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "i", "=", "", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{"], "ground_truth": ["VT", "=", "", ";"], "File": "ARMSelectionDAGInfo45", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81374, "Length": 258, "Cover_Rate": 0.36033519553072624} {"Template_token": ["", "SDValue", "SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "isVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "||", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "*", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "DAG", ".", "getTarget", "(", ")", ".", "getTargetLowering", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";"], "ground_truth": ["Type", "*", "IntPtrTy", "=", "TLI", ".", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";"], "File": "ARMSelectionDAGInfo4", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81375, "Length": 109, "Cover_Rate": 0.3244047619047619} {"Template_token": ["", "SDValue", "SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "isVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "||", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "*", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "DAG", ".", "getTarget", "(", ")", ".", "getTargetLowering", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "unsigned", "AS", "=", "DstPtrInfo", ".", "getAddrSpace", "(", ")", ";", "Type", "*", "IntPtrTy", "=", "TLI", ".", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "AS", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";"], "ground_truth": ["else", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";"], "File": "ARMSelectionDAGInfo7", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81376, "Length": 208, "Cover_Rate": 0.5994236311239193} {"Template_token": ["", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ",", "false", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";"], "ground_truth": ["return", "CallResult", ".", "second", ";"], "File": "ARMSelectionDAGInfo7", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81377, "Length": 172, "Cover_Rate": 0.4956772334293948} {"Template_token": ["", "enum", "{", "AEABI_MEMCPY", "=", "", ",", "AEABI_MEMMOVE", ",", "AEABI_MEMSET", ",", "AEABI_MEMCLR", "}", "AEABILibcall", ";", "switch", "(", "LC", ")", "{", "case", "RTLIB", "::", "MEMCPY", ":", "AEABILibcall", "=", "AEABI_MEMCPY", ";", "break", ";", "case", "RTLIB", "::", "MEMMOVE", ":", "AEABILibcall", "=", "AEABI_MEMMOVE", ";", "break", ";", "case", "RTLIB", "::", "MEMSET", ":", "AEABILibcall", "=", "AEABI_MEMSET", ";", "if", "(", "ConstantSDNode", "*", "ConstantSrc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ")", "if", "(", "ConstantSrc", "->", "getZExtValue", "(", ")", "==", "", ")", "AEABILibcall", "=", "AEABI_MEMCLR", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "enum", "{", "ALIGN1", "=", "", ",", "ALIGN4", ",", "ALIGN8", "}", "AlignVariant", ";", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN8", ";", "else", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN4", ";", "else", "AlignVariant", "=", "ALIGN1", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "AEABILibcall", "==", "AEABI_MEMCLR", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "if", "(", "AEABILibcall", "==", "AEABI_MEMSET", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsLT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "{", "Entry", ".", "Node", "=", "Src", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "char", "const", "*", "FunctionNames", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", ""], "ground_truth": ["}"], "File": "ARMSelectionDAGInfo", "Func": "EmitSpecializedLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81378, "Length": 384, "Cover_Rate": 0.6530612244897959} {"Template_token": ["", "SDValue", "Loads", "[", "", "]", ";", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "unsigned", "NumMEMCPYs", "=", "(", "NumMemOps", "+", "MaxLoadsInLDM", "-", "", ")", "/", "MaxLoadsInLDM", ";", "if", "(", "NumMEMCPYs", ">", "", "&&", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "optForMinSize", "(", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ",", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "NumMEMCPYs", ";", "++", "I", ")", "{", "unsigned", "NextEmittedNumMemOps", "=", "NumMemOps", "*", "(", "I", "+", "", ")", "/", "NumMEMCPYs", ";", "unsigned", "NumRegs", "=", "NextEmittedNumMemOps", "-", "EmittedNumMemOps", ";", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NumRegs", ",", "dl", ",", "", ")", ")", ";", "Src", "=", "Dst", ".", "getValue", "(", "", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "SrcPtrInfo", "=", "SrcPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "EmittedNumMemOps", "=", "NextEmittedNumMemOps", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "auto", "getRemainingValueType", "=", "[", "]", "(", "unsigned", "BytesLeft", ")", "{", "return", "(", "BytesLeft", ">=", "", ")", "?", "", ":", "", ";", "}", ";", "auto", "getRemainingSize", "=", "[", "]", "(", "unsigned", "BytesLeft", ")", "{", "return", "(", "BytesLeft", ">=", "", ")", "?", "", ":", "", ";"], "ground_truth": ["}", ";"], "File": "ARMSelectionDAGInfo", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81379, "Length": 236, "Cover_Rate": 0.3286908077994429} {"Template_token": ["", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NumRegs", ",", "dl", ",", "", ")", ")", ";", "Src", "=", "Dst", ".", "getValue", "(", "", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "SrcPtrInfo", "=", "SrcPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "EmittedNumMemOps", "=", "NextEmittedNumMemOps", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "auto", "getRemainingValueType", "=", "[", "]", "(", "unsigned", "BytesLeft", ")", "{", "return", "(", "BytesLeft", ">=", "", ")", "?", "", ":", "", ";", "}", ";", "auto", "getRemainingSize", "=", "[", "]", "(", "unsigned", "BytesLeft", ")", "{", "return", "(", "BytesLeft", ">=", "", ")", "?", "", ":", "", ";", "}", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "VT", "=", "getRemainingValueType", "(", "BytesLeft", ")", ";", "VTSize", "=", "getRemainingSize", "(", "BytesLeft", ")", ";", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "dl", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "i", "=", "", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft", ")", "{", "VT", "=", "getRemainingValueType", "(", "BytesLeft", ")", ";", "VTSize", "=", "getRemainingSize", "(", "BytesLeft", ")", ";", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "dl", ",", "", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ")", ";", "++", "i", ";", "DstOff", "+=", "VTSize", ";"], "ground_truth": ["BytesLeft", "-=", "VTSize", ";"], "File": "ARMSelectionDAGInfo", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81380, "Length": 340, "Cover_Rate": 0.4735376044568245} {"Template_token": ["", "return", "EmitSpecializedLibcall", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ",", "Align", ",", "RTLIB", "::", "MEMMOVE", ")", ";"], "ground_truth": ["}"], "File": "ARMSelectionDAGInfo", "Func": "EmitTargetCodeForMemmove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81381, "Length": 23, "Cover_Rate": 0.36507936507936506} {"Template_token": ["", "return", "EmitSpecializedLibcall", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ",", "Align", ",", "RTLIB", "::", "MEMMOVE", ")", ";"], "ground_truth": ["}"], "File": "ARMSelectionDAGInfo", "Func": "EmitTargetCodeForMemmove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81382, "Length": 23, "Cover_Rate": 0.36507936507936506} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "M", "->", "getNamedValue", "(", "ThunkIt", "->", "Name", ")", ")", ";", "MachineInstr", "*", "BL", "=", "isThumb", "?", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "IndirectCall", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "IndirectCall", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addGlobalAddress", "(", "GV", ")", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addGlobalAddress", "(", "GV", ")", ";", "int", "ImpLROpIdx", "=", "-", "", ";", "int", "ImpSPOpIdx", "=", "-", "", ";", "for", "(", "unsigned", "OpIdx", "=", "BL", "->", "getNumExplicitOperands", "(", ")", ";", "OpIdx", "<", "BL", "->", "getNumOperands", "(", ")", ";", "OpIdx", "++", ")", "{", "MachineOperand", "Op", "=", "BL", "->", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "Op", ".", "getReg", "(", ")", "==", "", "&&", "Op", ".", "isDef", "(", ")", ")", "ImpLROpIdx", "=", "OpIdx", ";", "if", "(", "Op", ".", "getReg", "(", ")", "==", "", "&&", "!", "Op", ".", "isDef", "(", ")", ")", "ImpSPOpIdx", "=", "OpIdx", ";", "}", "assert", "(", "ImpLROpIdx", "!=", "-", "", ")", ";", "assert", "(", "ImpSPOpIdx", "!=", "-", "", ")", ";", "int", "FirstOpIdxToRemove", "=", "std", "::", "max", "(", "ImpLROpIdx", ",", "ImpSPOpIdx", ")", ";", "int", "SecondOpIdxToRemove", "=", "std", "::", "min", "(", "ImpLROpIdx", ",", "ImpSPOpIdx", ")", ";", "BL", "->", "RemoveOperand", "(", "FirstOpIdxToRemove", ")", ";", "BL", "->", "RemoveOperand", "(", "SecondOpIdxToRemove", ")", ";", "BL", "->", "copyImplicitOps", "(", "MF", ",", "IndirectCall", ")", ";", "MF", ".", "moveCallSiteInfo", "(", "&", "IndirectCall", ",", "BL", ")", ";", "BL", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "false", ",", "true", ",", "RegIsKilled", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";"], "ground_truth": ["return", "MBB", ";"], "File": "ARMSLSHardening2", "Func": "ConvertIndirectCallToIndirectJump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81385, "Length": 295, "Cover_Rate": 0.5534709193245778} {"Template_token": ["", "void", "SLSBLRThunkInserter", "::", "insertThunks", "(", "MachineModuleInfo", "&", "MMI", ")", "{", "for", "(", "auto", "T", ":", "SLSBLRThunks", ")", "createThunkFunction", "(", "MMI", ",", "T", ".", "Name", ")", ";"], "ground_truth": ["}"], "File": "ARMSLSHardening2", "Func": "insertThunks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81386, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "return", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hardenSlsBlr", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSLSHardening2", "Func": "mayUseThunk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81388, "Length": 15, "Cover_Rate": 0.625} {"Template_token": ["", "return", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hardenSlsBlr", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSLSHardening2", "Func": "mayUseThunk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81389, "Length": 15, "Cover_Rate": 0.625} {"Template_token": ["", "IndirectThunks", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMSLSHardening", "Func": "ARMIndirectThunks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81390, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "IndirectThunks", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMSLSHardening", "Func": "ARMIndirectThunks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81391, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "SLSHardening", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializeSLSHardeningPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMSLSHardening", "Func": "ARMSLSHardening", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81392, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "SLSHardening", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializeSLSHardeningPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMSLSHardening", "Func": "ARMSLSHardening", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81393, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "}", ")", ";", "assert", "(", "ThunkIt", "!=", "std", "::", "end", "(", "SLSBLRThunks", ")", ")", ";", "Module", "*", "M", "=", "MF", ".", "getFunction", "(", ")", ".", "getParent", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "M", "->", "getNamedValue", "(", "ThunkIt", "->", "Name", ")", ")", ";", "MachineInstr", "*", "BL", "=", "isThumb", "?", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "IndirectCall", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "IndirectCall", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addGlobalAddress", "(", "GV", ")", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addGlobalAddress", "(", "GV", ")", ";", "int", "ImpLROpIdx", "=", "-", "", ";", "int", "ImpSPOpIdx", "=", "-", "", ";", "for", "(", "unsigned", "OpIdx", "=", "BL", "->", "getNumExplicitOperands", "(", ")", ";", "OpIdx", "<", "BL", "->", "getNumOperands", "(", ")", ";", "OpIdx", "++", ")", "{", "MachineOperand", "Op", "=", "BL", "->", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "Op", ".", "getReg", "(", ")", "==", "", "&&", "Op", ".", "isDef", "(", ")", ")", "ImpLROpIdx", "=", "OpIdx", ";", "if", "(", "Op", ".", "getReg", "(", ")", "==", "", "&&", "!", "Op", ".", "isDef", "(", ")", ")", "ImpSPOpIdx", "=", "OpIdx", ";", "}", "assert", "(", "ImpLROpIdx", "!=", "-", "", ")", ";", "assert", "(", "ImpSPOpIdx", "!=", "-", "", ")", ";", "int", "FirstOpIdxToRemove", "=", "std", "::", "max", "(", "ImpLROpIdx", ",", "ImpSPOpIdx", ")", ";", "int", "SecondOpIdxToRemove", "=", "std", "::", "min", "(", "ImpLROpIdx", ",", "ImpSPOpIdx", ")", ";", "BL", "->", "removeOperand", "(", "FirstOpIdxToRemove", ")", ";"], "ground_truth": ["BL", "->", "removeOperand", "(", "SecondOpIdxToRemove", ")", ";"], "File": "ARMSLSHardening", "Func": "ConvertIndirectCallToIndirectJump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81394, "Length": 277, "Cover_Rate": 0.5196998123827392} {"Template_token": ["", "return", "new", "IndirectThunks", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSLSHardening", "Func": "createARMIndirectThunks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81395, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "new", "SLSHardening", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSLSHardening", "Func": "createARMSLSHardeningPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81398, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "ARMSLSHardening", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81400, "Length": 17, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMSLSHardening", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81401, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMSLSHardening", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81402, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "const", "char", "*", "getThunkPrefix", "(", ")", "{", "return", "SLSBLRNamePrefix", ";"], "ground_truth": ["}"], "File": "ARMSLSHardening", "Func": "getThunkPrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81403, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "NextMBBI", ";", "for", "(", ";", "MBBI", "!=", "E", ";", "MBBI", "=", "NextMBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "if", "(", "isIndirectCall", "(", "MI", ")", "&&", "!", "MI", ".", "isReturn", "(", ")", ")", "{", "ConvertIndirectCallToIndirectJump", "(", "MBB", ",", "MBBI", ")", ";", "Modified", "=", "true", ";", "}", "}", "return", "Modified", ";"], "ground_truth": ["}"], "File": "ARMSLSHardening", "Func": "hardenIndirectCalls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81404, "Length": 65, "Cover_Rate": 0.5803571428571429} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "NextMBBI", ";", "for", "(", ";", "MBBI", "!=", "E", ";", "MBBI", "=", "NextMBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "if", "(", "isIndirectControlFlowNotComingBack", "(", "MI", ")", ")", "{"], "ground_truth": ["assert", "(", "MI", ".", "isTerminator", "(", ")", ")", ";"], "File": "ARMSLSHardening", "Func": "hardenReturnsAndBRs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81405, "Length": 50, "Cover_Rate": 0.33783783783783783} {"Template_token": ["", "(", "std", "::", "get", "<", "ThunkInserterT", ">", "(", "ThunkInserters", ")", ".", "init", "(", "M", ")", ",", "", ")", "...", "}", ";"], "ground_truth": ["}"], "File": "ARMSLSHardening", "Func": "initTIs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81406, "Length": 22, "Cover_Rate": 0.43137254901960786} {"Template_token": ["", "assert", "(", "std", "::", "prev", "(", "MBBI", ")", "->", "isTerminator", "(", ")", "&&", "", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "assert", "(", "ST", "->", "hasDataBarrier", "(", ")", "||", "ST", "->", "hasSB", "(", ")", ")", ";", "bool", "ProduceSB", "=", "ST", "->", "hasSB", "(", ")", "&&", "!", "AlwaysUseISBDSB", ";", "unsigned", "BarrierOpc", "=", "ProduceSB", "?", "(", "ST", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "(", "ST", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";"], "ground_truth": ["if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", "||", "!", "isSpeculationBarrierEndBBOpcode", "(", "MBBI", "->", "getOpcode", "(", ")", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "BarrierOpc", ")", ")", ";"], "File": "ARMSLSHardening", "Func": "insertSpeculationBarrier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81407, "Length": 119, "Cover_Rate": 0.6432432432432432} {"Template_token": ["", "void", "SLSBLRThunkInserter", "::", "insertThunks", "(", "MachineModuleInfo", "&", "MMI", ")", "{", "for", "(", "auto", "T", ":", "SLSBLRThunks", ")", "createThunkFunction", "(", "MMI", ",", "T", ".", "Name", ",", "ComdatThunks", ")", ";"], "ground_truth": ["}"], "File": "ARMSLSHardening", "Func": "insertThunks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81408, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "mayUseThunk", "(", "const", "MachineFunction", "&", "MF", ")", "{", "ComdatThunks", "&=", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hardenSlsNoComdat", "(", ")", ";"], "ground_truth": ["return", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hardenSlsBlr", "(", ")", ";"], "File": "ARMSLSHardening", "Func": "mayUseThunk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81410, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "return", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hardenSlsBlr", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSLSHardening", "Func": "mayUseThunk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81411, "Length": 15, "Cover_Rate": 0.375} {"Template_token": ["", "Register", "ThunkReg", "=", "ThunkIt", "->", "Reg", ";", "bool", "isThumb", "=", "ThunkIt", "->", "isThumb", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "*", "Entry", "=", "&", "MF", ".", "front", "(", ")", ";", "Entry", "->", "clear", "(", ")", ";", "Entry", "->", "addLiveIn", "(", "ThunkReg", ")", ";"], "ground_truth": ["if", "(", "isThumb", ")", "BuildMI", "(", "Entry", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "ThunkReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMSLSHardening", "Func": "populateThunk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81412, "Length": 89, "Cover_Rate": 0.41203703703703703} {"Template_token": ["", "assert", "(", "MF", ".", "getName", "(", ")", ".", "startswith", "(", "getThunkPrefix", "(", ")", ")", ")", ";", "auto", "ThunkIt", "=", "llvm", "::", "find_if", "(", "SLSBLRThunks", ",", "[", "&", "MF", "]", "(", "auto", "T", ")", "{", "return", "T", ".", "Name", "==", "MF", ".", "getName", "(", ")", ";", "}", ")", ";", "assert", "(", "ThunkIt", "!=", "std", "::", "end", "(", "SLSBLRThunks", ")", ")", ";", "Register", "ThunkReg", "=", "ThunkIt", "->", "Reg", ";", "bool", "isThumb", "=", "ThunkIt", "->", "isThumb", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "*", "Entry", "=", "&", "MF", ".", "front", "(", ")", ";"], "ground_truth": ["Entry", "->", "clear", "(", ")", ";"], "File": "ARMSLSHardening", "Func": "populateThunk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81413, "Length": 109, "Cover_Rate": 0.5046296296296297} {"Template_token": ["", "bool", "IndirectThunks", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "getPassName", "(", ")", "<<", "'\\n'", ")", ";"], "File": "ARMSLSHardening", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81415, "Length": 23, "Cover_Rate": 0.46938775510204084} {"Template_token": ["", "static", "bool", "runTIs", "(", "MachineModuleInfo", "&", "MMI", ",", "MachineFunction", "&", "MF", ",", "std", "::", "tuple", "<", "ThunkInserterT", "...", ">", "&", "ThunkInserters", ")", "{", "bool", "Modified", "=", "false", ";"], "ground_truth": ["(", "void", ")", "std", "::", "initializer_list", "<", "int", ">", "{"], "File": "ARMSLSHardening", "Func": "runTIs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81416, "Length": 38, "Cover_Rate": 0.6031746031746031} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "(", "void", ")", "std", "::", "initializer_list", "<", "int", ">", "{"], "ground_truth": ["Modified", "|=", "std", "::", "get", "<", "ThunkInserterT", ">", "(", "ThunkInserters", ")", ".", "run", "(", "MMI", ",", "MF", ")", "...", "}", ";"], "File": "ARMSLSHardening", "Func": "runTIs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81417, "Length": 36, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "!", "StrictAlign", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "allowsUnalignedMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81418, "Length": 5, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "bool", "allowsUnalignedMem", "(", ")", "const", "{", "return", "!", "StrictAlign", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "allowsUnalignedMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81419, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "return", "GenLongCalls", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "genLongCalls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81420, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "const", "FrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{", "return", "FrameLowering", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "getFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81422, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "getInstrItineraryData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81426, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "InstrItins", ";"], "File": "ARMSubtarget (2)1", "Func": "getInstrItineraryData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81427, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "const", "BaseRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";"], "File": "ARMSubtarget (2)1", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81428, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81429, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "const", "SelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "override", "{", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "getSelectionDAGInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81430, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "getSelectionDAGInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81431, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81432, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "return", "HasDSP", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "hasDSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81433, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasDSP", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "hasDSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81434, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasV6KOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "hasV6KOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81436, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasV6KOps", "(", ")", "const", "{"], "ground_truth": ["return", "HasV6KOps", ";"], "File": "ARMSubtarget (2)1", "Func": "hasV6KOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81437, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasV8_1aOps", "(", ")", "const", "{"], "ground_truth": ["return", "HasV8_1aOps", ";"], "File": "ARMSubtarget (2)1", "Func": "hasV8_1aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81438, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasV8_2aOps", "(", ")", "const", "{"], "ground_truth": ["return", "HasV8_2aOps", ";"], "File": "ARMSubtarget (2)1", "Func": "hasV8_2aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81439, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasV8_2aOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "hasV8_2aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81440, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "isR9Reserved", "(", ")", "const", "{", "return", "isTargetMachO", "(", ")", "?", "(", "ReserveR9", "||", "!", "HasV6Ops", ")", ":", "ReserveR9", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "isR9Reserved", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81441, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isTargetMachO", "(", ")", "?", "(", "ReserveR9", "||", "!", "HasV6Ops", ")", ":", "ReserveR9", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "isR9Reserved", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81442, "Length": 15, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "bool", "isTargetAndroid", "(", ")", "const", "{", "return", "TargetTriple", ".", "isAndroid", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "isTargetAndroid", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81443, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "isTargetAndroid", "(", ")", ")", "&&", "!", "isTargetDarwin", "(", ")", "&&", "!", "isTargetWindows", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "isTargetEHABICompatible", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81445, "Length": 58, "Cover_Rate": 0.90625} {"Template_token": ["", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "isTargetAndroid", "(", ")", ")", "&&", "!", "isTargetDarwin", "(", ")", "&&", "!", "isTargetWindows", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "isTargetEHABICompatible", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81446, "Length": 58, "Cover_Rate": 0.90625} {"Template_token": ["", "bool", "isTargetHardFloat", "(", ")", "const", "{", "return", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", "||", "isTargetWindows", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "isTargetHardFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81449, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "return", "TargetTriple", ".", "isOSNetBSD", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "isTargetNetBSD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81450, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "isTargetNetBSD", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "isOSNetBSD", "(", ")", ";"], "File": "ARMSubtarget (2)1", "Func": "isTargetNetBSD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81451, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "TargetTriple", ".", "isWatchOS", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "isTargetWatchOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81453, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "useNEONForSinglePrecisionFP", "(", ")", "const", "{"], "ground_truth": ["return", "hasNEON", "(", ")", "&&", "UseNEONForSinglePrecisionFP", ";"], "File": "ARMSubtarget (2)1", "Func": "useNEONForSinglePrecisionFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81454, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "useSjLjEH", "(", ")", "const", "{", "return", "UseSjLjEH", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "useSjLjEH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81457, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "UseSoftFloat", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "useSoftFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81458, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "Subtarget", "::", "enablePostMachineScheduler", "(", ")", "const", "{", "return", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)2", "Func": "enablePostMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81460, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "Subtarget", "::", "enablePostMachineScheduler", "(", ")", "const", "{", "return", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)2", "Func": "enablePostMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81461, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";"], "ground_truth": ["HasTrustZone", "=", "false", ";"], "File": "ARMSubtarget (2)2", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81462, "Length": 80, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";", "HasZeroCycleZeroing", "=", "false", ";", "AllowsUnalignedMem", "=", "false", ";", "Thumb2DSP", "=", "false", ";"], "ground_truth": ["UseNaClTrap", "=", "false", ";"], "File": "ARMSubtarget (2)2", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81463, "Length": 68, "Cover_Rate": 0.3541666666666667} {"Template_token": ["", "case", "Triple", "::", "EABI", ":", "case", "Triple", "::", "EABIHF", ":", "case", "Triple", "::", "GNUEABI", ":", "case", "Triple", "::", "GNUEABIHF", ":", "TargetABI", "=", "_ABI_AAPCS", ";", "break", ";", "default", ":", "if", "(", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", "||", "(", "TargetTriple", ".", "isOSBinFormatMachO", "(", ")", "&&", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "UnknownOS", ")", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "else", "TargetABI", "=", "_ABI_APCS", ";", "break", ";", "}", "}", "if", "(", "isTargetWindows", "(", ")", ")", "{", "TargetABI", "=", "_ABI_AAPCS", ";", "No", "=", "true", ";", "}", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "isTargetMachO", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "isTargetIOS", "(", ")", "||", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)2", "Func": "resetSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81464, "Length": 163, "Cover_Rate": 0.3410041841004184} {"Template_token": ["", "bool", "allowPositionIndependentMovt", "(", ")", "const", "{"], "ground_truth": ["return", "isROPI", "(", ")", "||", "!", "isTargetELF", "(", ")", ";"], "File": "ARMSubtarget (2)3", "Func": "allowPositionIndependentMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81465, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "return", "isROPI", "(", ")", "||", "!", "isTargetELF", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "allowPositionIndependentMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81466, "Length": 11, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "bool", "cheapPredicableCPSRDef", "(", ")", "const", "{"], "ground_truth": ["return", "CheapPredicableCPSRDef", ";"], "File": "ARMSubtarget (2)3", "Func": "cheapPredicableCPSRDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81467, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "cheapPredicableCPSRDef", "(", ")", "const", "{", "return", "CheapPredicableCPSRDef", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "cheapPredicableCPSRDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81468, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "CheckVLDnAlign", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "checkVLDnAccessAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81469, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "checkVLDnAccessAlignment", "(", ")", "const", "{"], "ground_truth": ["return", "CheckVLDnAlign", ";"], "File": "ARMSubtarget (2)3", "Func": "checkVLDnAccessAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81470, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "disablePostRAScheduler", "(", ")", "const", "{"], "ground_truth": ["return", "DisablePostRAScheduler", ";"], "File": "ARMSubtarget (2)3", "Func": "disablePostRAScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81471, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "disablePostRAScheduler", "(", ")", "const", "{"], "ground_truth": ["return", "DisablePostRAScheduler", ";"], "File": "ARMSubtarget (2)3", "Func": "disablePostRAScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81472, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "DontWidenVMOVS", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "dontWidenVMOVS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81473, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "DontWidenVMOVS", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "dontWidenVMOVS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81474, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "expandMLx", "(", ")", "const", "{"], "ground_truth": ["return", "ExpandMLx", ";"], "File": "ARMSubtarget (2)3", "Func": "expandMLx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81475, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "expandMLx", "(", ")", "const", "{", "return", "ExpandMLx", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "expandMLx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81476, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "genExecuteOnly", "(", ")", "const", "{", "return", "GenExecuteOnly", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "genExecuteOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81478, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "LdStMultipleTiming", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "getLdStMultipleTiming", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81479, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "LdStMultipleTiming", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "getLdStMultipleTiming", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81480, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "MaxInterleaveFactor", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "getMaxInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81481, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "getMaxInterleaveFactor", "(", ")", "const", "{", "return", "MaxInterleaveFactor", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "getMaxInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81482, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getMVEVectorCostFactor", "(", ")", "const", "{"], "ground_truth": ["return", "MVEVectorCostFactor", ";"], "File": "ARMSubtarget (2)3", "Func": "getMVEVectorCostFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81483, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "MVEVectorCostFactor", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "getMVEVectorCostFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81484, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "PartialUpdateClearance", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "getPartialUpdateClearance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81486, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "int", "getPreISelOperandLatencyAdjustment", "(", ")", "const", "{"], "ground_truth": ["return", "PreISelOperandLatencyAdjustment", ";"], "File": "ARMSubtarget (2)3", "Func": "getPreISelOperandLatencyAdjustment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81488, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "if", "(", "isThumb", "(", ")", ")", "return", "", ";", "if", "(", "hasV4TOps", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "ARMSubtarget (2)3", "Func": "getReturnOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81489, "Length": 21, "Cover_Rate": 0.6176470588235294} {"Template_token": ["", "Align", "getStackAlignment", "(", ")", "const", "{", "return", "stackAlignment", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "getStackAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81490, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "stackAlignment", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "getStackAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81491, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "Has8MSecExt", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "has8MSecExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81492, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "has8MSecExt", "(", ")", "const", "{", "return", "Has8MSecExt", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "has8MSecExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81493, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasAES", "(", ")", "const", "{", "return", "HasAES", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasAES", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81495, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasAES", "(", ")", "const", "{", "return", "HasAES", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasAES", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81496, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasBaseDSP", "(", ")", "const", "{", "if", "(", "isThumb", "(", ")", ")", "return", "hasDSP", "(", ")", ";", "else", "return", "hasV5TEOps", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasBaseDSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81497, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasBranchPredictor", "(", ")", "const", "{"], "ground_truth": ["return", "HasBranchPredictor", ";"], "File": "ARMSubtarget (2)3", "Func": "hasBranchPredictor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81498, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasD32", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasD32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81500, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasD32", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasD32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81501, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasDivideInThumbMode", "(", ")", "const", "{", "return", "HasHardwareDivideInThumb", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasDivideInThumbMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81502, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasDivideInThumbMode", "(", ")", "const", "{", "return", "HasHardwareDivideInThumb", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasDivideInThumbMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81503, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasDotProd", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasDotProd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81504, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasFP16FML", "(", ")", "const", "{"], "ground_truth": ["return", "HasFP16FML", ";"], "File": "ARMSubtarget (2)3", "Func": "hasFP16FML", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81506, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasFP16FML", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasFP16FML", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81507, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasFP64", "(", ")", "const", "{"], "ground_truth": ["return", "HasFP64", ";"], "File": "ARMSubtarget (2)3", "Func": "hasFP64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81508, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasFP64", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasFP64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81509, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasFPAO", "(", ")", "const", "{"], "ground_truth": ["return", "HasFPAO", ";"], "File": "ARMSubtarget (2)3", "Func": "hasFPAO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81510, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasFPAO", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasFPAO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81511, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasFPv8D16SP", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasFPARMv8Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81512, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasFPv8Base", "(", ")", "const", "{"], "ground_truth": ["return", "HasFPv8D16SP", ";"], "File": "ARMSubtarget (2)3", "Func": "hasFPARMv8Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81513, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasFPRegs", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasFPRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81514, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasFPRegs", "(", ")", "const", "{"], "ground_truth": ["return", "HasFPRegs", ";"], "File": "ARMSubtarget (2)3", "Func": "hasFPRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81515, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasFPRegs64", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasFPRegs64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81517, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasFPRegs64", "(", ")", "const", "{"], "ground_truth": ["return", "HasFPRegs64", ";"], "File": "ARMSubtarget (2)3", "Func": "hasFPRegs64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81518, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasFullDataBarrier", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasFullDataBarrier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81519, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasFullDataBarrier", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasFullDataBarrier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81520, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasFuseAES", "(", ")", "const", "{"], "ground_truth": ["return", "HasFuseAES", ";"], "File": "ARMSubtarget (2)3", "Func": "hasFuseAES", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81521, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasFuseAES", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasFuseAES", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81522, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasFuseLiterals", "(", ")", "const", "{"], "ground_truth": ["return", "HasFuseLiterals", ";"], "File": "ARMSubtarget (2)3", "Func": "hasFuseLiterals", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81523, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasFuseLiterals", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasFuseLiterals", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81524, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasFusion", "(", ")", "const", "{", "return", "hasFuseAES", "(", ")", "||", "hasFuseLiterals", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasFusion", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81526, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasLOB", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasLOB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81528, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "OptMinSize", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasMinSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81529, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasMuxedUnits", "(", ")", "const", "{", "return", "HasMuxedUnits", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasMuxedUnits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81530, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasMVEIntegerOps", "(", ")", "const", "{", "return", "HasMVEIntegerOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasMVEIntegerOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81532, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasMVEIntegerOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasMVEIntegerOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81533, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasRetAddrStack", "(", ")", "const", "{", "return", "HasRetAddrStack", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasRetAddrStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81534, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasSB", "(", ")", "const", "{", "return", "HasSB", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasSB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81535, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasSB", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasSB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81536, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasSHA2", "(", ")", "const", "{"], "ground_truth": ["return", "HasSHA2", ";"], "File": "ARMSubtarget (2)3", "Func": "hasSHA2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81537, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasSlowLoadDSubregister", "(", ")", "const", "{"], "ground_truth": ["return", "SlowLoadDSubregister", ";"], "File": "ARMSubtarget (2)3", "Func": "hasSlowLoadDSubregister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81539, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasSlowLoadDSubregister", "(", ")", "const", "{"], "ground_truth": ["return", "SlowLoadDSubregister", ";"], "File": "ARMSubtarget (2)3", "Func": "hasSlowLoadDSubregister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81540, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "SlowOddRegister", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasSlowOddRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81541, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasSlowVDUP32", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasSlowVDUP32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81543, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasSlowVGETLNi32", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasSlowVGETLNi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81544, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasSlowVGETLNi32", "(", ")", "const", "{"], "ground_truth": ["return", "HasSlowVGETLNi32", ";"], "File": "ARMSubtarget (2)3", "Func": "hasSlowVGETLNi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81545, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasV7Clrex", "(", ")", "const", "{"], "ground_truth": ["return", "HasV7Clrex", ";"], "File": "ARMSubtarget (2)3", "Func": "hasV7Clrex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81546, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasV7Clrex", "(", ")", "const", "{", "return", "HasV7Clrex", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasV7Clrex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81547, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasV8MBaselineOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasV8MBaselineOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81548, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasV8MBaselineOps", "(", ")", "const", "{"], "ground_truth": ["return", "HasV8MBaselineOps", ";"], "File": "ARMSubtarget (2)3", "Func": "hasV8MBaselineOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81549, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasV8MMainlineOps", "(", ")", "const", "{"], "ground_truth": ["return", "HasV8MMainlineOps", ";"], "File": "ARMSubtarget (2)3", "Func": "hasV8MMainlineOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81550, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasV8_1MMainlineOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasV8_1MMainlineOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81551, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasV8_1MMainlineOps", "(", ")", "const", "{"], "ground_truth": ["return", "HasV8_1MMainlineOps", ";"], "File": "ARMSubtarget (2)3", "Func": "hasV8_1MMainlineOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81552, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasV8_4aOps", "(", ")", "const", "{", "return", "HasV8_4aOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasV8_4aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81554, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasV8_4aOps", "(", ")", "const", "{", "return", "HasV8_4aOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasV8_4aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81555, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasV8_5aOps", "(", ")", "const", "{", "return", "HasV8_5aOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasV8_5aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81556, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasV8_5aOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasV8_5aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81557, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasVFP2Base", "(", ")", "const", "{", "return", "HasVFPv2SP", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasVFP2Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81558, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasVFP3Base", "(", ")", "const", "{"], "ground_truth": ["return", "HasVFPv3D16SP", ";"], "File": "ARMSubtarget (2)3", "Func": "hasVFP3Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81560, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasVFP3Base", "(", ")", "const", "{", "return", "HasVFPv3D16SP", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasVFP3Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81561, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasVFP4Base", "(", ")", "const", "{", "return", "HasVFPv4D16SP", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasVFP4Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81563, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasVMLxHazards", "(", ")", "const", "{"], "ground_truth": ["return", "HasVMLxHazards", ";"], "File": "ARMSubtarget (2)3", "Func": "hasVMLxHazards", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81564, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "isCortexM3", "(", ")", "const", "{", "return", "ProcFamily", "==", "CortexM3", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "isCortexM3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81565, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "ProcFamily", "==", "CortexM3", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "isCortexM3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81566, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isProfitableToUnpredicate", "(", ")", "const", "{", "return", "IsProfitableToUnpredicate", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "isProfitableToUnpredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81567, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isProfitableToUnpredicate", "(", ")", "const", "{"], "ground_truth": ["return", "IsProfitableToUnpredicate", ";"], "File": "ARMSubtarget (2)3", "Func": "isProfitableToUnpredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81568, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "ReadTPHard", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "isReadTPHard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81569, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "isReadTPHard", "(", ")", "const", "{", "return", "ReadTPHard", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "isReadTPHard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81570, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isTargetEHABICompatible", "(", ")", "const", "{"], "ground_truth": ["return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", "||", "isTargetAndroid", "(", ")", ")", "&&", "!", "isTargetDarwin", "(", ")", "&&", "!", "isTargetWindows", "(", ")", ";"], "File": "ARMSubtarget (2)3", "Func": "isTargetEHABICompatible", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81572, "Length": 83, "Cover_Rate": 0.9880952380952381} {"Template_token": ["", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "isTargetDarwin", "(", ")", "&&", "!", "isTargetWindows", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "isTargetMuslAEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81573, "Length": 34, "Cover_Rate": 0.85} {"Template_token": ["", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "isTargetDarwin", "(", ")", "&&", "!", "isTargetWindows", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "isTargetMuslAEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81574, "Length": 34, "Cover_Rate": 0.85} {"Template_token": ["", "return", "TargetTriple", ".", "isWatchABI", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "isTargetWatchABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81576, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "nonpipelinedVFP", "(", ")", "const", "{", "return", "NonpipelinedVFP", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "nonpipelinedVFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81577, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "NonpipelinedVFP", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "nonpipelinedVFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81578, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "preferISHSTBarriers", "(", ")", "const", "{", "return", "PreferISHST", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "preferISHSTBarriers", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81579, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "PreferVMOVSR", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "preferVMOVSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81580, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "useAA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81584, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "bool", "useAA", "(", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "useAA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81585, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "useNEONForFPMovs", "(", ")", "const", "{"], "ground_truth": ["return", "UseNEONForFPMovs", ";"], "File": "ARMSubtarget (2)3", "Func": "useNEONForFPMovs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81588, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "SplatVFPToNeon", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "useSplatVFPToNeon", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81591, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "SplatVFPToNeon", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "useSplatVFPToNeon", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81592, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "useWideStrideVFP", "(", ")", "const", "{"], "ground_truth": ["return", "UseWideStrideVFP", ";"], "File": "ARMSubtarget (2)3", "Func": "useWideStrideVFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81593, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "useWideStrideVFP", "(", ")", "const", "{"], "ground_truth": ["return", "UseWideStrideVFP", ";"], "File": "ARMSubtarget (2)3", "Func": "useWideStrideVFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81594, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "allowsUnalignedMem", "(", ")", "const", "{", "return", "AllowsUnalignedMem", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "allowsUnalignedMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81595, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "allowsUnalignedMem", "(", ")", "const", "{", "return", "AllowsUnalignedMem", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "allowsUnalignedMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81596, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "TargetMachine", "&", "TM", ",", "bool", "IsLittle", ",", "const", "TargetOptions", "&", "Options", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "ProcClass", "(", "None", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "Options", ")", ",", "TargetABI", "(", "_ABI_UNKNOWN", ")", ",", "DL", "(", "computeDataLayout", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ")", ",", "TSInfo", "(", "DL", ")", ",", "JITInfo", "(", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ")", ",", "FrameLowering", "(", "!", "isThumb1Only", "(", ")", "?", "new", "FrameLowering", "(", "*", "this", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "*", "this", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81597, "Length": 186, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "TargetMachine", "&", "TM", ",", "bool", "IsLittle", ",", "const", "TargetOptions", "&", "Options", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "ProcClass", "(", "None", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "Options", ")", ",", "TargetABI", "(", "_ABI_UNKNOWN", ")", ",", "DL", "(", "computeDataLayout", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ")", ",", "TSInfo", "(", "DL", ")", ",", "JITInfo", "(", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ")", ",", "FrameLowering", "(", "!", "isThumb1Only", "(", ")", "?", "new", "FrameLowering", "(", "*", "this", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "*", "this", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81598, "Length": 186, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "avoidMOVsShifterOperand", "(", ")", "const", "{", "return", "AvoidMOVsShifterOperand", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "avoidMOVsShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81601, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "ST", ".", "isThumb", "(", ")", ")", "Ret", "+=", "", ";", "if", "(", "!", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "else", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isThumb", "(", ")", "||", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isTargetNaCl", "(", ")", ")", "Ret", "+=", "", ";", "else", "if", "(", "ST", ".", "isAAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "else", "Ret", "+=", "", ";"], "ground_truth": ["return", "Ret", ";"], "File": "ARMSubtarget (2)", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81602, "Length": 109, "Cover_Rate": 0.6728395061728395} {"Template_token": ["", "if", "(", "ST", ".", "isThumb", "(", ")", ")", "Ret", "+=", "", ";", "if", "(", "!", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "else", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isThumb", "(", ")", "||", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isTargetNaCl", "(", ")", ")", "Ret", "+=", "", ";", "else", "if", "(", "ST", ".", "isAAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "else", "Ret", "+=", "", ";"], "ground_truth": ["return", "Ret", ";"], "File": "ARMSubtarget (2)", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81603, "Length": 109, "Cover_Rate": 0.6728395061728395} {"Template_token": ["", "return", "hasAnyDataBarrier", "(", ")", "&&", "!", "isThumb1Only", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "enableAtomicExpandLoadLinked", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81605, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "return", "PostRAScheduler", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "enablePostMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81606, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "Subtarget", "::", "enablePostMachineScheduler", "(", ")", "const", "{"], "ground_truth": ["return", "PostRAScheduler", ";"], "File": "ARMSubtarget (2)", "Func": "enablePostMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81607, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "Mode", "=", "TargetSubtargetInfo", "::", "ANTIDEP_NONE", ";"], "ground_truth": ["return", "PostRAScheduler", "&&", "OptLevel", ">=", "CodeGenOpt", "::", "Default", ";"], "File": "ARMSubtarget (2)", "Func": "enablePostRAScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81608, "Length": 15, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "return", "&", "DL", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "getDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81610, "Length": 5, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "return", "&", "DL", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "getDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81611, "Length": 5, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "const", "FrameLowering", "*", "getFrameLowering", "(", ")", "const", "{", "return", "FrameLowering", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "getFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81613, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "return", "InstrInfo", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "getInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81614, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "const", "InstrItineraryData", "&", "getInstrItineraryData", "(", ")", "const", "{", "return", "InstrItins", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "getInstrItineraryData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81616, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "SchedModel", "->", "MispredictPenalty", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "getMispredictionPenalty", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81620, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "const", "BaseRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81622, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "getSelectionDAGInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81624, "Length": 5, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "return", "TargetTriple", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "getTargetTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81631, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}", "else", "{", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "if", "(", "!", "isDecl", "&&", "!", "GV", "->", "isWeakForLinker", "(", ")", ")", "return", "false", ";", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "true", ";", "if", "(", "isDecl", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", "return", "true", ";", "return", "false", ";", "}", "else", "{", "if", "(", "!", "isDecl", "&&", "!", "GV", "->", "isWeakForLinker", "(", ")", ")", "return", "false", ";", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMSubtarget (2)", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81632, "Length": 110, "Cover_Rate": 0.6285714285714286} {"Template_token": ["", "return", "HasDataBarrier", "||", "(", "hasV6Ops", "(", ")", "&&", "!", "isThumb", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasAnyDataBarrier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81633, "Length": 15, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "return", "HasDataBarrier", "||", "(", "hasV6Ops", "(", ")", "&&", "!", "isThumb", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasAnyDataBarrier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81634, "Length": 15, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "bool", "hasCRC", "(", ")", "const", "{", "return", "HasCRC", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasCRC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81637, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasCRC", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasCRC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81638, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasD16", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasD16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81641, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasDataBarrier", "(", ")", "const", "{", "return", "HasDataBarrier", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasDataBarrier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81642, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasDataBarrier", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasDataBarrier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81643, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasHardwareDivide", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasDivide", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81644, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasHardwareDivide", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasDivide", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81645, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasDivideInMode", "(", ")", "const", "{"], "ground_truth": ["return", "HasHardwareDivideIn", ";"], "File": "ARMSubtarget (2)", "Func": "hasDivideInARMMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81646, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasDivideInMode", "(", ")", "const", "{"], "ground_truth": ["return", "HasHardwareDivideIn", ";"], "File": "ARMSubtarget (2)", "Func": "hasDivideInARMMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81647, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasFP16", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasFP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81648, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasFPv8", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasFPARMv8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81649, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasMPExtension", "(", ")", "const", "{"], "ground_truth": ["return", "HasMPExtension", ";"], "File": "ARMSubtarget (2)", "Func": "hasMPExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81651, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasNEON", "(", ")", "const", "{"], "ground_truth": ["return", "HasNEON", ";"], "File": "ARMSubtarget (2)", "Func": "hasNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81653, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasPerfMon", "(", ")", "const", "{", "return", "HasPerfMon", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasPerfMon", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81655, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasRAS", "(", ")", "const", "{"], "ground_truth": ["return", "HasRAS", ";"], "File": "ARMSubtarget (2)", "Func": "hasRAS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81656, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasRAS", "(", ")", "const", "{"], "ground_truth": ["return", "HasRAS", ";"], "File": "ARMSubtarget (2)", "Func": "hasRAS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81657, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "Subtarget", "::", "hasSinCos", "(", ")", "const", "{", "return", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "IOS", "&&", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasSinCos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81659, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasT2ExtractPack", "(", ")", "const", "{"], "ground_truth": ["return", "HasT2ExtractPack", ";"], "File": "ARMSubtarget (2)", "Func": "hasT2ExtractPack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81660, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasThumb2", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81662, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasThumb2", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81663, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasThumb2DSP", "(", ")", "const", "{", "return", "Thumb2DSP", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasThumb2DSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81664, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasTrustZone", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasTrustZone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81667, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasV4TOps", "(", ")", "const", "{"], "ground_truth": ["return", "HasV4TOps", ";"], "File": "ARMSubtarget (2)", "Func": "hasV4TOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81668, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasV4TOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasV4TOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81669, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasV5TEOps", "(", ")", "const", "{", "return", "HasV5TEOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasV5TEOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81670, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasV5TEOps", "(", ")", "const", "{", "return", "HasV5TEOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasV5TEOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81671, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasV5TOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasV5TOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81672, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasV5TOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasV5TOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81673, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasV6MOps", "(", ")", "const", "{", "return", "HasV6MOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasV6MOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81674, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasV6Ops", "(", ")", "const", "{"], "ground_truth": ["return", "HasV6Ops", ";"], "File": "ARMSubtarget (2)", "Func": "hasV6Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81675, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasV6Ops", "(", ")", "const", "{"], "ground_truth": ["return", "HasV6Ops", ";"], "File": "ARMSubtarget (2)", "Func": "hasV6Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81676, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasV6T2Ops", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasV6T2Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81677, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasV6T2Ops", "(", ")", "const", "{", "return", "HasV6T2Ops", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasV6T2Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81678, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasV7Ops", "(", ")", "const", "{", "return", "HasV7Ops", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasV7Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81679, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasV7Ops", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasV7Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81680, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasV8Ops", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasV8Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81681, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasVFP2", "(", ")", "const", "{"], "ground_truth": ["return", "HasVFPv2", ";"], "File": "ARMSubtarget (2)", "Func": "hasVFP2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81683, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasVFP2", "(", ")", "const", "{"], "ground_truth": ["return", "HasVFPv2", ";"], "File": "ARMSubtarget (2)", "Func": "hasVFP2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81684, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasVFPv3", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasVFP3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81685, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasVFPv3", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasVFP3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81686, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasVFP4", "(", ")", "const", "{", "return", "HasVFPv4", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasVFP4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81687, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasVMLxForwarding", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasVMLxForwarding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81690, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasZeroCycleZeroing", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasZeroCycleZeroing", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81692, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasZeroCycleZeroing", "(", ")", "const", "{"], "ground_truth": ["return", "HasZeroCycleZeroing", ";"], "File": "ARMSubtarget (2)", "Func": "hasZeroCycleZeroing", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81693, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";", "HasZeroCycleZeroing", "=", "false", ";"], "ground_truth": ["AllowsUnalignedMem", "=", "false", ";"], "File": "ARMSubtarget (2)", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81694, "Length": 144, "Cover_Rate": 0.72} {"Template_token": ["", "assert", "(", "TargetABI", "!=", "_ABI_UNKNOWN", ")", ";", "return", "TargetABI", "==", "_ABI_AAPCS", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isAAPCS_ABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81696, "Length": 13, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "return", "TargetABI", "==", "_ABI_AAPCS", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isAAPCS_ABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81697, "Length": 6, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "return", "TargetABI", "==", "_ABI_APCS", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isAPCS_ABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81701, "Length": 6, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "bool", "isCortexA15", "(", ")", "const", "{"], "ground_truth": ["return", "ProcFamily", "==", "CortexA15", ";"], "File": "ARMSubtarget (2)", "Func": "isCortexA15", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81703, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "ProcFamily", "==", "CortexA5", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isCortexA5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81704, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "ProcFamily", "==", "CortexA7", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isCortexA7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81707, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isCortexA8", "(", ")", "const", "{"], "ground_truth": ["return", "ProcFamily", "==", "CortexA8", ";"], "File": "ARMSubtarget (2)", "Func": "isCortexA8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81708, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isCortexA8", "(", ")", "const", "{"], "ground_truth": ["return", "ProcFamily", "==", "CortexA8", ";"], "File": "ARMSubtarget (2)", "Func": "isCortexA8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81709, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "ProcFamily", "==", "CortexA9", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isCortexA9", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81710, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isCortexA9", "(", ")", "const", "{", "return", "ProcFamily", "==", "CortexA9", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isCortexA9", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81711, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "CPUString", "==", "", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isCortexM3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81712, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isCortexR5", "(", ")", "const", "{"], "ground_truth": ["return", "ProcFamily", "==", "CortexR5", ";"], "File": "ARMSubtarget (2)", "Func": "isCortexR5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81715, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "SlowFPBrcc", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isFPBrccSlow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81716, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "SlowFPBrcc", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isFPBrccSlow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81717, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "isFPOnlySP", "(", ")", "const", "{"], "ground_truth": ["return", "FPOnlySP", ";"], "File": "ARMSubtarget (2)", "Func": "isFPOnlySP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81718, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "FPOnlySP", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isFPOnlySP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81719, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "isKrait", "(", ")", "const", "{", "return", "ProcFamily", "==", "Krait", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isKrait", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81720, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isLikeA9", "(", ")", "const", "{"], "ground_truth": ["return", "isCortexA9", "(", ")", "||", "isCortexA15", "(", ")", "||", "isKrait", "(", ")", ";"], "File": "ARMSubtarget (2)", "Func": "isLikeA9", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81722, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "return", "isCortexA9", "(", ")", "||", "isCortexA15", "(", ")", "||", "isKrait", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isLikeA9", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81723, "Length": 14, "Cover_Rate": 0.7} {"Template_token": ["", "return", "IsLittle", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isLittle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81725, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "ProcClass", "==", "MClass", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isMClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81727, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isR9Reserved", "(", ")", "const", "{", "return", "IsR9Reserved", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isR9Reserved", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81728, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "IsR9Reserved", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isR9Reserved", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81729, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "isTargetAEABI", "(", ")", "const", "{"], "ground_truth": ["return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", ")", "&&", "!", "isTargetDarwin", "(", ")", "&&", "!", "isTargetWindows", "(", ")", ";"], "File": "ARMSubtarget (2)", "Func": "isTargetAEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81734, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", ")", "&&", "!", "isTargetDarwin", "(", ")", "&&", "!", "isTargetWindows", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isTargetAEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81735, "Length": 34, "Cover_Rate": 0.85} {"Template_token": ["", "bool", "isTargetCOFF", "(", ")", "const", "{", "return", "TargetTriple", ".", "isOSBinFormatCOFF", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isTargetCOFF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81738, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isTargetDarwin", "(", ")", "const", "{", "return", "TargetTriple", ".", "isOSDarwin", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isTargetDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81740, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isTargetDarwin", "(", ")", "const", "{", "return", "TargetTriple", ".", "isOSDarwin", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isTargetDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81741, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isTargetEHABICompatible", "(", ")", "const", "{", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "Android", ")", "&&", "!", "isTargetDarwin", "(", ")", "&&", "!", "isTargetWindows", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isTargetEHABICompatible", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81743, "Length": 70, "Cover_Rate": 1.0} {"Template_token": ["", "return", "TargetTriple", ".", "isOSBinFormatELF", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isTargetELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81744, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "isTargetELF", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "isOSBinFormatELF", "(", ")", ";"], "File": "ARMSubtarget (2)", "Func": "isTargetELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81745, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "isTargetHardFloat", "(", ")", "const", "{", "return", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", "||", "isTargetWindows", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isTargetHardFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81746, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isTargetHardFloat", "(", ")", "const", "{", "return", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", "||", "isTargetWindows", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isTargetHardFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81747, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isTargetIOS", "(", ")", "const", "{", "return", "TargetTriple", ".", "isiOS", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isTargetIOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81748, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isTargetLinux", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "isOSLinux", "(", ")", ";"], "File": "ARMSubtarget (2)", "Func": "isTargetLinux", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81751, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "TargetTriple", ".", "isOSNaCl", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isTargetNaCl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81754, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "TargetTriple", ".", "isOSNaCl", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isTargetNaCl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81755, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "isTargetNetBSD", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "NetBSD", ";"], "File": "ARMSubtarget (2)", "Func": "isTargetNetBSD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81756, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "return", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "NetBSD", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isTargetNetBSD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81757, "Length": 12, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "isTargetWindows", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "isOSWindows", "(", ")", ";"], "File": "ARMSubtarget (2)", "Func": "isTargetWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81758, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "isTargetWindows", "(", ")", "const", "{", "return", "TargetTriple", ".", "isOSWindows", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isTargetWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81759, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isThumb", "(", ")", "const", "{", "return", "InThumbMode", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81761, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isThumb1Only", "(", ")", "const", "{", "return", "InThumbMode", "&&", "!", "HasThumb2", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isThumb1Only", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81763, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "return", "InThumbMode", "&&", "HasThumb2", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81764, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Pref32BitThumb", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "prefers32BitThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81766, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "void", "Subtarget", "::", "resetSubtargetFeatures", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "{", "if", "(", "isTargetIOS", "(", ")", "&&", "TargetTriple", ".", "getArchName", "(", ")", ".", "endswith", "(", "", ")", ")", "CPUString", "=", "", ";", "else", "CPUString", "=", "", ";", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ".", "getTriple", "(", ")", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "", "+", "FS", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "TargetABI", "==", "_ABI_UNKNOWN", ")", "{", "switch", "(", "TargetTriple", ".", "getEnvironment", "(", ")", ")", "{", "case", "Triple", "::", "Android", ":", "case", "Triple", "::", "EABI", ":", "case", "Triple", "::", "EABIHF", ":", "case", "Triple", "::", "GNUEABI", ":", "case", "Triple", "::", "GNUEABIHF", ":", "TargetABI", "=", "_ABI_AAPCS", ";", "break", ";", "default", ":", "if", "(", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", "||", "(", "TargetTriple", ".", "isOSBinFormatMachO", "(", ")", "&&", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "UnknownOS", ")", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "else", "TargetABI", "=", "_ABI_APCS", ";"], "ground_truth": ["break", ";"], "File": "ARMSubtarget (2)", "Func": "resetSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81767, "Length": 226, "Cover_Rate": 0.45841784989858014} {"Template_token": ["", "bool", "restrictIT", "(", ")", "const", "{", "return", "RestrictIT", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "restrictIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81768, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "supportsTailCall", "(", ")", "const", "{"], "ground_truth": ["return", "SupportsTailCall", ";"], "File": "ARMSubtarget (2)", "Func": "supportsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81769, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "Subtarget", "::", "useMovt", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "UseMovt", "&&", "(", "isTargetWindows", "(", ")", "||", "!", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "useMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81772, "Length": 44, "Cover_Rate": 1.0} {"Template_token": ["", "return", "UseMulOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "useMulOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81773, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "useMulOps", "(", ")", "const", "{"], "ground_truth": ["return", "UseMulOps", ";"], "File": "ARMSubtarget (2)", "Func": "useMulOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81774, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "UseNaClTrap", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "useNaClTrap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81775, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "useNEONForSinglePrecisionFP", "(", ")", "const", "{"], "ground_truth": ["return", "hasNEON", "(", ")", "&&", "UseNEONForSinglePrecisionFP", ";", "}"], "File": "ARMSubtarget (2)", "Func": "useNEONForSinglePrecisionFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81777, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "useNEONForSinglePrecisionFP", "(", ")", "const", "{"], "ground_truth": ["return", "hasNEON", "(", ")", "&&", "UseNEONForSinglePrecisionFP", ";", "}"], "File": "ARMSubtarget (2)", "Func": "useNEONForSinglePrecisionFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81778, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "return", "FixCMSE_CVE_2021_35465", ";"], "ground_truth": ["}"], "File": "ARMSubtarget100", "Func": "fixCMSE_CVE_2021_35465", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81779, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "isTargetDarwin", "(", ")", "||", "(", "!", "isTargetWindows", "(", ")", "&&", "isThumb", "(", ")", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMSubtarget100", "Func": "getFramePointerReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81781, "Length": 24, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMSubtarget100", "Func": "getMaxMemcpyTPInlineSizeThreshold", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81782, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "getMaxMemcpyTPInlineSizeThreshold", "(", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMSubtarget100", "Func": "getMaxMemcpyTPInlineSizeThreshold", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81783, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "CostKind", "==", "TargetTransformInfo", "::", "TCK_CodeSize", ")", "return", "", ";"], "ground_truth": ["return", "MVEVectorCostFactor", ";"], "File": "ARMSubtarget100", "Func": "getMVEVectorCostFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81784, "Length": 14, "Cover_Rate": 0.56} {"Template_token": ["", "unsigned", "getMVEVectorCostFactor", "(", "TargetTransformInfo", "::", "TargetCostKind", "CostKind", ")", "const", "{", "if", "(", "CostKind", "==", "TargetTransformInfo", "::", "TCK_CodeSize", ")", "return", "", ";", "return", "MVEVectorCostFactor", ";"], "ground_truth": ["}"], "File": "ARMSubtarget100", "Func": "getMVEVectorCostFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81785, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hardenSlsBlr", "(", ")", "const", "{"], "ground_truth": ["return", "HardenSlsBlr", ";"], "File": "ARMSubtarget100", "Func": "hardenSlsBlr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81786, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hardenSlsBlr", "(", ")", "const", "{"], "ground_truth": ["return", "HardenSlsBlr", ";"], "File": "ARMSubtarget100", "Func": "hardenSlsBlr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81787, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hardenSlsRetBr", "(", ")", "const", "{", "return", "HardenSlsRetBr", ";"], "ground_truth": ["}"], "File": "ARMSubtarget100", "Func": "hardenSlsRetBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81790, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hardenSlsRetBr", "(", ")", "const", "{", "return", "HardenSlsRetBr", ";"], "ground_truth": ["}"], "File": "ARMSubtarget100", "Func": "hardenSlsRetBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81791, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasBF16", "(", ")", "const", "{", "return", "HasBF16", ";"], "ground_truth": ["}"], "File": "ARMSubtarget100", "Func": "hasBF16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81792, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasCDEOps", "(", ")", "const", "{"], "ground_truth": ["return", "HasCDEOps", ";"], "File": "ARMSubtarget100", "Func": "hasCDEOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81793, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasCDEOps", "(", ")", "const", "{"], "ground_truth": ["return", "HasCDEOps", ";"], "File": "ARMSubtarget100", "Func": "hasCDEOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81794, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasMatMulInt8", ";"], "ground_truth": ["}"], "File": "ARMSubtarget100", "Func": "hasMatMulInt8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81796, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasV8_7aOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget100", "Func": "hasV8_7aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81799, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasV8_7aOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget100", "Func": "hasV8_7aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81800, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "isCortexM7", "(", ")", "const", "{"], "ground_truth": ["return", "ProcFamily", "==", "CortexM7", ";"], "File": "ARMSubtarget100", "Func": "isCortexM7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81801, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "splitFramePushPop", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "(", "getFramePointerReg", "(", ")", "==", "", "&&", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")", "||", "isThumb1Only", "(", ")", ";"], "File": "ARMSubtarget100", "Func": "splitFramePushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81803, "Length": 36, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "useFPVFMx", "(", ")", "const", "{", "return", "!", "isTargetDarwin", "(", ")", "&&", "hasVFP4Base", "(", ")", "&&", "!", "SlowFPVFMx", ";"], "ground_truth": ["}"], "File": "ARMSubtarget100", "Func": "useFPVFMx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81805, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "return", "useFPVFMx", "(", ")", "&&", "hasFullFP16", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget100", "Func": "useFPVFMx16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81806, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "useFPVFMx16", "(", ")", "const", "{"], "ground_truth": ["return", "useFPVFMx", "(", ")", "&&", "hasFullFP16", "(", ")", ";"], "File": "ARMSubtarget100", "Func": "useFPVFMx16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81807, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "useFPVFMx64", "(", ")", "const", "{"], "ground_truth": ["return", "useFPVFMx", "(", ")", "&&", "hasFP64", "(", ")", ";"], "File": "ARMSubtarget100", "Func": "useFPVFMx64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81808, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "useFPVFMx64", "(", ")", "const", "{"], "ground_truth": ["return", "useFPVFMx", "(", ")", "&&", "hasFP64", "(", ")", ";"], "File": "ARMSubtarget100", "Func": "useFPVFMx64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81809, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "return", "HasV9_0aOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget102", "Func": "hasV9_0aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81810, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasV9_0aOps", "(", ")", "const", "{", "return", "HasV9_0aOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget102", "Func": "hasV9_0aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81811, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasV9_1aOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget102", "Func": "hasV9_1aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81812, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasV9_1aOps", "(", ")", "const", "{"], "ground_truth": ["return", "HasV9_1aOps", ";"], "File": "ARMSubtarget102", "Func": "hasV9_1aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81813, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "Android", ")", "&&", "!", "isTargetDarwin", "(", ")", "&&", "!", "isTargetWindows", "(", ")", "&&", "!", "isTargetNaCl", "(", ")", "&&", "!", "EnableDwarfEH", ";"], "ground_truth": ["}"], "File": "ARMSubtarget104", "Func": "isTargetEHABICompatible", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81815, "Length": 72, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "isV6M", "(", ")", "const", "{", "return", "isThumb1Only", "(", ")", "&&", "isMClass", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget104", "Func": "isV6M", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81817, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isV6M", "(", ")", "const", "{", "return", "isThumb1Only", "(", ")", "&&", "isMClass", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget104", "Func": "isV6M", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81818, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "return", "UseConstIslands", ";"], "ground_truth": ["}"], "File": "ARMSubtarget104", "Func": "useConstIslands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81819, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "UseConstIslands", ";"], "ground_truth": ["}"], "File": "ARMSubtarget104", "Func": "useConstIslands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81820, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "UseInlineJumpTables", ";"], "ground_truth": ["}"], "File": "ARMSubtarget104", "Func": "useInlineJumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81821, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "UseInlineJumpTables", ";"], "ground_truth": ["}"], "File": "ARMSubtarget104", "Func": "useInlineJumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81822, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasNEON", "(", ")", "const", "{"], "ground_truth": ["return", "FPUType", ">=", "NEON", ";"], "File": "ARMSubtarget105", "Func": "hasNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81823, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "FPUType", ">=", "NEON", ";"], "ground_truth": ["}"], "File": "ARMSubtarget105", "Func": "hasNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81824, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "ThumbMode", ">=", "Thumb2", ";"], "ground_truth": ["}"], "File": "ARMSubtarget105", "Func": "hasThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81826, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "ArchVersion", ">=", "V4T", ";"], "ground_truth": ["}"], "File": "ARMSubtarget105", "Func": "hasV4TOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81828, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "hasV5TEOps", "(", ")", "const", "{"], "ground_truth": ["return", "ArchVersion", ">=", "V5TE", ";"], "File": "ARMSubtarget105", "Func": "hasV5TEOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81830, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "ArchVersion", ">=", "V6", ";"], "ground_truth": ["}"], "File": "ARMSubtarget105", "Func": "hasV6Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81833, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "hasV6Ops", "(", ")", "const", "{"], "ground_truth": ["return", "ArchVersion", ">=", "V6", ";"], "File": "ARMSubtarget105", "Func": "hasV6Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81834, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "hasV6T2Ops", "(", ")", "const", "{"], "ground_truth": ["return", "ArchVersion", ">=", "V6T2", ";"], "File": "ARMSubtarget105", "Func": "hasV6T2Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81835, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "hasV7Ops", "(", ")", "const", "{", "return", "ArchVersion", ">=", "V7A", ";"], "ground_truth": ["}"], "File": "ARMSubtarget105", "Func": "hasV7Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81837, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "ArchVersion", ">=", "V7A", ";"], "ground_truth": ["}"], "File": "ARMSubtarget105", "Func": "hasV7Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81838, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "FPUType", ">=", "VFPv2", ";"], "ground_truth": ["}"], "File": "ARMSubtarget105", "Func": "hasVFP2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81840, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "hasVFP3", "(", ")", "const", "{", "return", "FPUType", ">=", "VFPv3", ";"], "ground_truth": ["}"], "File": "ARMSubtarget105", "Func": "hasVFP3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81841, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasVFP3", "(", ")", "const", "{", "return", "FPUType", ">=", "VFPv3", ";"], "ground_truth": ["}"], "File": "ARMSubtarget105", "Func": "hasVFP3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81842, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isTargetDarwin", "(", ")", "const", "{", "return", "TargetType", "==", "isDarwin", ";"], "ground_truth": ["}"], "File": "ARMSubtarget105", "Func": "isTargetDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81844, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "TargetType", "==", "isELF", ";"], "ground_truth": ["}"], "File": "ARMSubtarget105", "Func": "isTargetELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81846, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "IsThumb", ";"], "ground_truth": ["}"], "File": "ARMSubtarget105", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81847, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "IsThumb", ";"], "ground_truth": ["}"], "File": "ARMSubtarget105", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81848, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "isThumb1Only", "(", ")", "const", "{", "return", "IsThumb", "&&", "(", "ThumbMode", "==", "Thumb1", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget105", "Func": "isThumb1Only", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81849, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isThumb1Only", "(", ")", "const", "{", "return", "IsThumb", "&&", "(", "ThumbMode", "==", "Thumb1", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget105", "Func": "isThumb1Only", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81850, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "return", "IsThumb", "&&", "(", "ThumbMode", "==", "Thumb2", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget105", "Func": "isThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81851, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "return", "IsThumb", "&&", "(", "ThumbMode", "==", "Thumb2", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget105", "Func": "isThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81852, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "return", "OptMinSize", ";"], "ground_truth": ["}"], "File": "ARMSubtarget106", "Func": "optForMinSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81853, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "hasFuseAES", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget108", "Func": "hasFusion", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81855, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "hasFuseAES", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget108", "Func": "hasFusion", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81856, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "void", "setGISelAccessor", "(", "GISelAccessor", "&", "GISel", ")", "{", "this", "->", "GISel", ".", "reset", "(", "&", "GISel", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget108", "Func": "setGISelAccessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81859, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasVFP2Base", "(", ")", "const", "{", "return", "HasVFPv2D16SP", ";"], "ground_truth": ["}"], "File": "ARMSubtarget109", "Func": "hasVFP2Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81860, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasVFP2Base", "(", ")", "const", "{"], "ground_truth": ["return", "HasVFPv2D16SP", ";"], "File": "ARMSubtarget109", "Func": "hasVFP2Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81861, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "ArchVersion", "=", "V7A", ";", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "ArchVersion", "=", "V6", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchVersion", "=", "V6T2", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "ArchVersion", "=", "V5T", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchVersion", "=", "V5TE", ";", "}", "else", "if", "(", "SubVer", "==", "'4'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", ")", "ArchVersion", "=", "V4T", ";", "else", "ArchVersion", "=", "V4", ";", "}", "}", "if", "(", "ArchVersion", ">=", "V6T2", ")", "ThumbMode", "=", "Thumb2", ";", "else", "if", "(", "ThumbMode", ">=", "Thumb2", ")", "ArchVersion", "=", "V6T2", ";", "if", "(", "Len", ">=", "", ")", "{"], "ground_truth": ["if", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetType", "=", "isDarwin", ";"], "File": "ARMSubtarget10", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81862, "Length": 174, "Cover_Rate": 0.3678646934460888} {"Template_token": ["", "CriticalPathRCs", ".", "push_back", "(", "&", "", ")", ";", "return", "PostRAScheduler", "&&", "OptLevel", ">=", "CodeGenOpt", "::", "Default", ";"], "ground_truth": ["}"], "File": "ARMSubtarget10", "Func": "enablePostRAScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81863, "Length": 18, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "CriticalPathRCs", ".", "clear", "(", ")", ";", "CriticalPathRCs", ".", "push_back", "(", "&", "", ")", ";", "return", "PostRAScheduler", "&&", "OptLevel", ">=", "CodeGenOpt", "::", "Default", ";"], "ground_truth": ["}"], "File": "ARMSubtarget10", "Func": "enablePostRAScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81864, "Length": 24, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "unsigned", "getMaxInlineSizeThreshold", "(", ")", "const", "{"], "ground_truth": ["return", "isThumb1Only", "(", ")", "?", "", ":", "", ";"], "File": "ARMSubtarget10", "Func": "getMaxInlineSizeThreshold", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81865, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "return", "isThumb1Only", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "ARMSubtarget10", "Func": "getMaxInlineSizeThreshold", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81866, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "isDecl", "=", "GV", "->", "isDeclaration", "(", ")", "&&", "!", "GV", "->", "isMaterializable", "(", ")", ";", "if", "(", "!", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}", "else", "{", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "if", "(", "!", "isDecl", "&&", "!", "GV", "->", "isWeakForLinker", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "true", ";"], "File": "ARMSubtarget10", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81867, "Length": 83, "Cover_Rate": 0.50920245398773} {"Template_token": ["", "return", "TargetABI", "==", "_ABI_AAPCS", ";"], "ground_truth": ["}"], "File": "ARMSubtarget10", "Func": "isAAPCS_ABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81868, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "TargetABI", "==", "_ABI_AAPCS", ";"], "ground_truth": ["}"], "File": "ARMSubtarget10", "Func": "isAAPCS_ABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81869, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "TargetABI", "==", "_ABI_APCS", ";"], "ground_truth": ["}"], "File": "ARMSubtarget10", "Func": "isAPCS_ABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81870, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "!", "IsMClass", ";"], "ground_truth": ["}"], "File": "ARMSubtarget10", "Func": "isARClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81872, "Length": 5, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "return", "!", "IsMClass", ";"], "ground_truth": ["}"], "File": "ARMSubtarget10", "Func": "isARClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81873, "Length": 5, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "bool", "isCortexA7", "(", ")", "const", "{"], "ground_truth": ["return", "CPUString", "==", "", ";"], "File": "ARMSubtarget10", "Func": "isCortexA7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81874, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isCortexA7", "(", ")", "const", "{"], "ground_truth": ["return", "CPUString", "==", "", ";"], "File": "ARMSubtarget10", "Func": "isCortexA7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81875, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isLikeA9", "(", ")", "const", "{", "return", "isCortexA9", "(", ")", "||", "isCortexA15", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget10", "Func": "isLikeA9", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81876, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isCortexA9", "(", ")", "||", "isCortexA15", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget10", "Func": "isLikeA9", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81877, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "isMClass", "(", ")", "const", "{", "return", "IsMClass", ";"], "ground_truth": ["}"], "File": "ARMSubtarget10", "Func": "isMClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81878, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isTargetELF", "(", ")", "const", "{", "return", "!", "isTargetDarwin", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget10", "Func": "isTargetELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81880, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isTargetIOS", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "IOS", ";"], "File": "ARMSubtarget10", "Func": "isTargetIOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81882, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "return", "isTargetMachO", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget111", "Func": "splitFramePushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81888, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "HasSpecCtrl", ";"], "ground_truth": ["}"], "File": "ARMSubtarget115", "Func": "hasSpecCtrl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81889, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";"], "ground_truth": ["}"], "File": "ARMSubtarget116", "Func": "getDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81891, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";"], "ground_truth": ["}"], "File": "ARMSubtarget116", "Func": "getDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81892, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isTargetNaCl", "(", ")", "const", "{", "return", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "NaCl", ";"], "ground_truth": ["}"], "File": "ARMSubtarget117", "Func": "isTargetNaCl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81893, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isTargetNaCl", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "NaCl", ";"], "File": "ARMSubtarget117", "Func": "isTargetNaCl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81894, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "bool", "getNoBTIAtReturnTwice", "(", ")", "const", "{"], "ground_truth": ["return", "NoBTIAtReturnTwice", ";"], "File": "ARMSubtarget118", "Func": "getNoBTIAtReturnTwice", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81895, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "getNoBTIAtReturnTwice", "(", ")", "const", "{"], "ground_truth": ["return", "NoBTIAtReturnTwice", ";"], "File": "ARMSubtarget118", "Func": "getNoBTIAtReturnTwice", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81896, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasPACBTI", ";"], "ground_truth": ["}"], "File": "ARMSubtarget118", "Func": "hasPACBTI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81897, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasPACBTI", ";"], "ground_truth": ["}"], "File": "ARMSubtarget118", "Func": "hasPACBTI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81898, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "isTargetEHABICompatible", "(", ")", "const", "{", "return", "TargetTriple", ".", "isTargetEHABICompatible", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget118", "Func": "isTargetEHABICompatible", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81899, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isTargetEHABICompatible", "(", ")", "const", "{", "return", "TargetTriple", ".", "isTargetEHABICompatible", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget118", "Func": "isTargetEHABICompatible", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81900, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "shouldSignReturnAddress", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "(", "getFramePointerReg", "(", ")", "==", "", "&&", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")", "||", "isThumb1Only", "(", ")", ";"], "File": "ARMSubtarget118", "Func": "splitFramePushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81902, "Length": 44, "Cover_Rate": 0.7719298245614035} {"Template_token": ["", "bool", "isGPRegisterReserved", "(", "size_t", "i", ")", "const", "{"], "ground_truth": ["return", "ReservedGPRegisters", "[", "i", "]", ";"], "File": "ARMSubtarget119", "Func": "isGPRegisterReserved", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81906, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetOptions", "&", "Options", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "Options", ")", ",", "TargetABI", "(", "_ABI_APCS", ")", "{", "initializeEnvironment", "(", ")", ";"], "ground_truth": ["resetSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";"], "File": "ARMSubtarget11", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81907, "Length": 81, "Cover_Rate": 0.9878048780487805} {"Template_token": ["", "HasVFPv4", "=", "false", ";", "HasV8FP", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "IsMClass", "=", "false", ";", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";"], "ground_truth": ["HasMPExtension", "=", "false", ";"], "File": "ARMSubtarget11", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81908, "Length": 108, "Cover_Rate": 0.6} {"Template_token": ["", "return", "hasVFP2", "(", ")", "&&", "!", "SlowVMLx", ";"], "ground_truth": ["}"], "File": "ARMSubtarget11", "Func": "useVMLx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81909, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "useVMLx", "(", ")", "const", "{", "return", "hasVFP2", "(", ")", "&&", "!", "SlowVMLx", ";"], "ground_truth": ["}"], "File": "ARMSubtarget11", "Func": "useVMLx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81910, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isTargetLinux", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "Linux", ";"], "File": "ARMSubtarget120", "Func": "isTargetLinux", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81912, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "bool", "hasNEON2", "(", ")", "const", "{", "return", "HasNEON2", "||", "(", "HasNEON", "&&", "HasVFPv4", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget122", "Func": "hasNEON2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81913, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "HasV4TOps", "(", "false", ")", ",", "HasV5TOps", "(", "false", ")", ",", "HasV5TEOps", "(", "false", ")", ",", "HasV6Ops", "(", "false", ")", ",", "HasV6T2Ops", "(", "false", ")", ",", "HasV7Ops", "(", "false", ")", ",", "HasVFPv2", "(", "false", ")", ",", "HasVFPv3", "(", "false", ")", ",", "HasVFPv4", "(", "false", ")", ",", "HasNEON", "(", "false", ")", ",", "UseNEONForSinglePrecisionFP", "(", "false", ")", ",", "SlowFPVMLx", "(", "false", ")", ",", "HasVMLxForwarding", "(", "false", ")", ",", "SlowFPBrcc", "(", "false", ")", ",", "InThumbMode", "(", "false", ")", ",", "HasThumb2", "(", "false", ")", ",", "IsMClass", "(", "false", ")", ",", "No", "(", "false", ")", ",", "PostRAScheduler", "(", "false", ")", ",", "IsR9Reserved", "(", "ReserveR9", ")", ",", "UseMovt", "(", "false", ")", ",", "SupportsTailCall", "(", "false", ")", ",", "HasFP16", "(", "false", ")", ",", "HasD16", "(", "false", ")", ",", "HasHardwareDivide", "(", "false", ")", ",", "HasT2ExtractPack", "(", "false", ")", ",", "HasDataBarrier", "(", "false", ")", ",", "Pref32BitThumb", "(", "false", ")", ",", "AvoidCPSRPartialUpdate", "(", "false", ")", ",", "HasMPExtension", "(", "false", ")", ",", "FPOnlySP", "(", "false", ")", ",", "AllowsUnalignedMem", "(", "false", ")", ",", "Thumb2DSP", "(", "false", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "TargetABI", "(", "_ABI_APCS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "", ";", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TT", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "", "+", "FS", ";"], "ground_truth": ["else", "ArchFS", "=", "FS", ";"], "File": "ARMSubtarget12", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81915, "Length": 281, "Cover_Rate": 0.6565420560747663} {"Template_token": ["", "itin", "->", "FirstStage", "!=", "~", "", ";", "++", "itin", ")", "{", "const", "InstrStage", "*", "IS", "=", "InstrItins", ".", "Stages", "+", "itin", "->", "FirstStage", ";", "allStage1Units", "|=", "IS", "->", "getUnits", "(", ")", ";", "}", "InstrItins", ".", "IssueWidth", "=", "", ";"], "ground_truth": ["while", "(", "allStage1Units", ")", "{"], "File": "ARMSubtarget12", "Func": "computeIssueWidth", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81916, "Length": 44, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "++", "InstrItins", ".", "IssueWidth", ";", "allStage1Units", "^=", "allStage1Units", "&", "~", "(", "allStage1Units", "-", "", ")", ";", "}", "assert", "(", "InstrItins", ".", "IssueWidth", "<=", "", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget12", "Func": "computeIssueWidth", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81917, "Length": 29, "Cover_Rate": 0.3020833333333333} {"Template_token": ["", "if", "(", "isCortexA8", "(", ")", ")", "return", "", ";", "else", "if", "(", "isCortexA9", "(", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMSubtarget12", "Func": "getMispredictionPenalty", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81918, "Length": 23, "Cover_Rate": 0.7419354838709677} {"Template_token": ["", "unsigned", "Subtarget", "::", "getMispredictionPenalty", "(", ")", "const", "{"], "ground_truth": ["if", "(", "isCortexA8", "(", ")", ")", "return", "", ";"], "File": "ARMSubtarget12", "Func": "getMispredictionPenalty", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81919, "Length": 17, "Cover_Rate": 0.5483870967741935} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "ProcClass", "(", "None", ")", ",", "Arch", "(", "v4t", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget13", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81920, "Length": 152, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "ProcClass", "(", "None", ")", ",", "Arch", "(", "v4t", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget13", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81921, "Length": 152, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "Subtarget", "::", "enableAtomicExpand", "(", ")", "const", "{"], "ground_truth": ["return", "hasAnyDataBarrier", "(", ")", "&&", "!", "isThumb1Only", "(", ")", ";"], "File": "ARMSubtarget13", "Func": "enableAtomicExpand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81922, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "bool", "Subtarget", "::", "enableAtomicExpand", "(", ")", "const", "{", "return", "hasAnyDataBarrier", "(", ")", "&&", "!", "isThumb1Only", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget13", "Func": "enableAtomicExpand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81923, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "getSchedModel", "(", ")", ".", "isOutOfOrder", "(", ")", "&&", "isSwift", "(", ")", ")", "return", "false", ";", "return", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget13", "Func": "enablePostRAScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81926, "Length": 30, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "}", "else", "{", "if", "(", "isDef", ")", "return", "false", ";", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "true", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "if", "(", "GV", "->", "isDeclarationForLinker", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMSubtarget13", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81927, "Length": 53, "Cover_Rate": 0.44537815126050423} {"Template_token": ["", "}", "else", "{", "if", "(", "isDef", ")", "return", "false", ";", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "true", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "if", "(", "GV", "->", "isDeclarationForLinker", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMSubtarget13", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81928, "Length": 54, "Cover_Rate": 0.453781512605042} {"Template_token": ["", "bool", "Subtarget", "::", "hasSinCos", "(", ")", "const", "{"], "ground_truth": ["return", "isTargetWatchOS", "(", ")", "||", "(", "isTargetIOS", "(", ")", "&&", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", ";"], "File": "ARMSubtarget13", "Func": "hasSinCos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81929, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "ReserveR9", "=", "false", ";", "NoMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasFullFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";", "HasZeroCycleZeroing", "=", "false", ";", "StrictAlign", "=", "false", ";", "HasDSP", "=", "false", ";", "UseNaClTrap", "=", "false", ";", "GenLongCalls", "=", "false", ";", "UnsafeFPMath", "=", "false", ";", "UseSjLjEH", "=", "isTargetDarwin", "(", ")", "&&", "!", "isTargetWatchOS", "(", ")", ";", "assert", "(", "(", "!", "TM", ".", "getMCAsmInfo", "(", ")", "||", "(", "TM", ".", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "SjLj", ")", "==", "UseSjLjEH", ")", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget13", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81932, "Length": 208, "Cover_Rate": 0.803088803088803} {"Template_token": ["", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";"], "ground_truth": ["break", ";"], "File": "ARMSubtarget13", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81933, "Length": 98, "Cover_Rate": 0.32450331125827814} {"Template_token": ["", "StringRef", "ArchName", "=", "TargetTriple", ".", "getArchName", "(", ")", ";", "if", "(", "ArchName", ".", "endswith", "(", "", ")", ")", "CPUString", "=", "", ";", "else", "if", "(", "ArchName", ".", "endswith", "(", "", ")", ")", "CPUString", "=", "", ";", "}", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{"], "ground_truth": ["case", "DefaultIT", ":"], "File": "ARMSubtarget13", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81934, "Length": 201, "Cover_Rate": 0.6655629139072847} {"Template_token": ["", "return", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", ";"], "ground_truth": ["}"], "File": "ARMSubtarget13", "Func": "isTargetAEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81935, "Length": 12, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "isTargetAEABI", "(", ")", "const", "{", "return", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", ";"], "ground_truth": ["}"], "File": "ARMSubtarget13", "Func": "isTargetAEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81936, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "return", "!", "NoMovt", "&&", "hasV6T2Ops", "(", ")", "&&", "(", "isTargetWindows", "(", ")", "||", "!", "MF", ".", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget13", "Func": "useMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81937, "Length": 26, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "bool", "Subtarget", "::", "useMovt", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "NoMovt", "&&", "hasV6T2Ops", "(", ")", "&&", "(", "isTargetWindows", "(", ")", "||", "!", "MF", ".", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget13", "Func": "useMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81938, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isTargetWatchOS", "(", ")", "||", "(", "isSwift", "(", ")", "&&", "!", "MF", ".", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget13", "Func": "useStride4VFPs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81940, "Length": 23, "Cover_Rate": 0.6571428571428571} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ",", "bool", "MinSize", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "UseMulOps", "(", "UseFusedMulOps", ")", ",", "CPUString", "(", "CPU", ")", ",", "OptMinSize", "(", "MinSize", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "LegalizerInfo", "(", "*", "this", ")", ")", ";", "auto", "*", "RBI", "=", "new", "RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ";", "InstSelector", ".", "reset", "(", "createInstructionSelector", "(", "*", "static_cast", "<", "const", "BaseTargetMachine", "*", ">", "(", "&", "TM", ")", ",", "*", "this", ",", "*", "RBI", ")", ")", ";"], "ground_truth": ["RegBankInfo", ".", "reset", "(", "RBI", ")", ";"], "File": "ARMSubtarget14", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81941, "Length": 216, "Cover_Rate": 0.9953917050691244} {"Template_token": ["", "if", "(", "isMClass", "(", ")", "&&", "hasMinSize", "(", ")", ")", "return", "false", ";", "return", "useMachineScheduler", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget14", "Func": "enableMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81942, "Length": 19, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "if", "(", "isMClass", "(", ")", "&&", "hasMinSize", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "useMachineScheduler", "(", ")", ";"], "File": "ARMSubtarget14", "Func": "enableMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81943, "Length": 18, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "isThumb1Only", "(", ")", ")", "return", "", ";", "if", "(", "isThumb2", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "ARMSubtarget14", "Func": "getGPRAllocationOrder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81944, "Length": 31, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "return", "isThumb2", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", "&&", "", ".", "contains", "(", "PhysReg", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget14", "Func": "ignoreCSRForAllocationOrder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81946, "Length": 23, "Cover_Rate": 0.575} {"Template_token": ["", "bool", "Subtarget", "::", "useMovt", "(", ")", "const", "{"], "ground_truth": ["return", "!", "NoMovt", "&&", "hasV8MBaselineOps", "(", ")", "&&", "(", "isTargetWindows", "(", ")", "||", "!", "OptMinSize", "||", "genExecuteOnly", "(", ")", ")", ";"], "File": "ARMSubtarget14", "Func": "useMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81949, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "return", "isTargetWatchABI", "(", ")", "||", "(", "useWideStrideVFP", "(", ")", "&&", "!", "OptMinSize", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget14", "Func": "useStride4VFPs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81951, "Length": 15, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "IsMClass", "=", "false", ";", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "AllowsUnalignedMem", "=", "false", ";"], "ground_truth": ["Thumb2DSP", "=", "false", ";"], "File": "ARMSubtarget15", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81952, "Length": 120, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "(", "TargetTriple", ".", "getTriple", "(", ")", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "||", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "!", "isTargetIOS", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";", "switch", "(", "Align", ")", "{", "case", "DefaultAlign", ":", "AllowsUnalignedMem", "=", "(", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", ")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "isTargetDarwin", "(", ")", ")", ")", ";", "break", ";", "case", "StrictAlign", ":", "AllowsUnalignedMem", "=", "false", ";", "break", ";", "case", "NoStrictAlign", ":", "AllowsUnalignedMem", "=", "true", ";", "break", ";", "}", "uint64_t", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "&", "", "||", "Bits", "&", "", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMSubtarget15", "Func": "resetSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81953, "Length": 205, "Cover_Rate": 0.590778097982709} {"Template_token": ["", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";", "AllowsUnalignedMem", "=", "false", ";"], "ground_truth": ["Thumb2DSP", "=", "false", ";"], "File": "ARMSubtarget19", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81955, "Length": 144, "Cover_Rate": 0.75} {"Template_token": ["", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "(", "TargetTriple", ".", "getTriple", "(", ")", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "||", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "!", "isTargetIOS", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";", "switch", "(", "Align", ")", "{", "case", "DefaultAlign", ":", "AllowsUnalignedMem", "=", "(", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", ")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "isTargetDarwin", "(", ")", ")", ")", ";", "break", ";", "case", "StrictAlign", ":", "AllowsUnalignedMem", "=", "false", ";", "break", ";", "case", "NoStrictAlign", ":", "AllowsUnalignedMem", "=", "true", ";", "break", ";", "}", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":"], "ground_truth": ["RestrictIT", "=", "hasV8Ops", "(", ")", "?", "true", ":", "false", ";"], "File": "ARMSubtarget19", "Func": "resetSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81956, "Length": 189, "Cover_Rate": 0.48711340206185566} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "TargetABI", "(", "_ABI_APCS", ")", "{"], "ground_truth": ["initializeEnvironment", "(", ")", ";"], "File": "ARMSubtarget1", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81957, "Length": 64, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "TargetABI", "(", "_ABI_APCS", ")", "{", "initializeEnvironment", "(", ")", ";"], "ground_truth": ["resetSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";"], "File": "ARMSubtarget1", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81958, "Length": 71, "Cover_Rate": 0.9861111111111112} {"Template_token": ["", "CriticalPathRCs", ".", "clear", "(", ")", ";", "CriticalPathRCs", ".", "push_back", "(", "&", "", ")", ";"], "ground_truth": ["return", "PostRAScheduler", "&&", "OptLevel", ">=", "CodeGenOpt", "::", "Default", ";"], "File": "ARMSubtarget1", "Func": "enablePostRAScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81959, "Length": 23, "Cover_Rate": 0.42592592592592593} {"Template_token": ["", "bool", "Subtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "TargetSubtargetInfo", "::", "ANTIDEP_CRITICAL", ";", "CriticalPathRCs", ".", "clear", "(", ")", ";", "CriticalPathRCs", ".", "push_back", "(", "&", "", ")", ";"], "ground_truth": ["return", "PostRAScheduler", "&&", "OptLevel", ">=", "CodeGenOpt", "::", "Default", ";"], "File": "ARMSubtarget1", "Func": "enablePostRAScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81960, "Length": 51, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "bool", "isDecl", "=", "GV", "->", "hasAvailableExternallyLinkage", "(", ")", ";", "if", "(", "GV", "->", "isDeclaration", "(", ")", "&&", "!", "GV", "->", "isMaterializable", "(", ")", ")", "isDecl", "=", "true", ";", "if", "(", "!", "isTargetDarwin", "(", ")", ")", "{"], "ground_truth": ["if", "(", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "false", ";"], "File": "ARMSubtarget1", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81961, "Length": 53, "Cover_Rate": 0.3028571428571429} {"Template_token": ["", "if", "(", "(", "TargetTriple", ".", "getTriple", "(", ")", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "||", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "!", "isTargetIOS", "(", ")", ")", "UseMovt", "=", "hasV6T2Ops", "(", ")", ";", "else", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "UseMovt", "=", "DarwinUseMOVT", "&&", "hasV6T2Ops", "(", ")", ";", "SupportsTailCall", "=", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";", "if", "(", "!", "StrictAlign", "&&", "hasV6Ops", "(", ")", "&&", "isTargetDarwin", "(", ")", ")", "AllowsUnalignedMem", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMSubtarget1", "Func": "resetSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81962, "Length": 123, "Cover_Rate": 0.5040983606557377} {"Template_token": ["", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "if", "(", "!", "HasV6T2Ops", "&&", "hasThumb2", "(", ")", ")", "HasV4TOps", "=", "HasV5TOps", "=", "HasV5TEOps", "=", "HasV6Ops", "=", "HasV6T2Ops", "=", "true", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "(", "TargetTriple", ".", "getTriple", "(", ")", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "||", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "!", "isTargetIOS", "(", ")", ")", "UseMovt", "=", "hasV6T2Ops", "(", ")", ";", "else", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "UseMovt", "=", "DarwinUseMOVT", "&&", "hasV6T2Ops", "(", ")", ";", "SupportsTailCall", "=", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget1", "Func": "resetSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81963, "Length": 133, "Cover_Rate": 0.5450819672131147} {"Template_token": ["", "bool", "Subtarget", "::", "useMovt", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "NoMovt", "&&", "hasV8MBaselineOps", "(", ")", "&&", "(", "isTargetWindows", "(", ")", "||", "!", "MF", ".", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", "||", "genExecuteOnly", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget21", "Func": "useMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81966, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "Subtarget", "::", "useMovt", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "NoMovt", "&&", "hasV8MBaselineOps", "(", ")", "&&", "(", "isTargetWindows", "(", ")", "||", "!", "MF", ".", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", "||", "genExecuteOnly", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget21", "Func": "useMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81967, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "Subtarget", "::", "useStride4VFPs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "isTargetWatchABI", "(", ")", "||", "(", "isSwift", "(", ")", "&&", "!", "MF", ".", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", ")", ";"], "File": "ARMSubtarget21", "Func": "useStride4VFPs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81968, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "CPUString", "=", "ParseSubtargetFeatures", "(", "FS", ",", "CPUString", ")", ";", "if", "(", "CPUString", "==", "", "&&", "(", "FS", ".", "empty", "(", ")", "||", "FS", "==", "", ")", ")", "ArchVersion", "=", "V4T", ";", "unsigned", "Len", "=", "TT", ".", "length", "(", ")", ";", "unsigned", "Idx", "=", "", ";", "if", "(", "Len", ">=", "", "&&", "TT", ".", "substr", "(", "", ",", "", ")", "==", "", ")", "Idx", "=", "", ";", "else", "if", "(", "Len", ">=", "", "&&", "TT", ".", "substr", "(", "", ",", "", ")", "==", "", ")", "{", "IsThumb", "=", "true", ";", "if", "(", "Len", ">=", "", "&&", "TT", "[", "", "]", "==", "'v'", ")", "Idx", "=", "", ";", "}", "if", "(", "Idx", ")", "{", "unsigned", "SubVer", "=", "TT", "[", "Idx", "]", ";", "if", "(", "SubVer", ">=", "'7'", "&&", "SubVer", "<=", "'9'", ")", "{", "ArchVersion", "=", "V7A", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "ArchVersion", "=", "V7M", ";", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "ArchVersion", "=", "V6", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchVersion", "=", "V6T2", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "ArchVersion", "=", "V5T", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchVersion", "=", "V5TE", ";", "}", "else", "if", "(", "SubVer", "==", "'4'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", ")", "ArchVersion", "=", "V4T", ";", "else", "ArchVersion", "=", "V4", ";", "}", "}", "if", "(", "ArchVersion", ">=", "V6T2", ")", "ThumbMode", "=", "Thumb2", ";", "else", "if", "(", "ThumbMode", ">=", "Thumb2", ")", "ArchVersion", "=", "V6T2", ";", "if", "(", "Len", ">=", "", ")", "{", "if", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetType", "=", "isDarwin", ";", "}", "if", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetDarwin", "(", ")", ")", "IsR9Reserved", "=", "ReserveR9", "|", "(", "ArchVersion", "<", "V6", ")", ";"], "ground_truth": ["if", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";"], "File": "ARMSubtarget22", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81970, "Length": 387, "Cover_Rate": 0.7315689981096408} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "ProcClass", "(", "None", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "TSInfo", "(", "*", "TM", ".", "getDataLayout", "(", ")", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget23", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81971, "Length": 159, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "ProcClass", "(", "None", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "TSInfo", "(", "*", "TM", ".", "getDataLayout", "(", ")", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget23", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81972, "Length": 159, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "false", ";", "bool", "isDecl", "=", "GV", "->", "isDeclarationForLinker", "(", ")", ";", "if", "(", "!", "isTargetMachO", "(", ")", ")", "{", "if", "(", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}", "else", "{", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "if", "(", "!", "isDecl", "&&", "!", "GV", "->", "isWeakForLinker", "(", ")", ")", "return", "false", ";", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "true", ";", "if", "(", "isDecl", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", "return", "true", ";", "return", "false", ";", "}", "else", "{"], "ground_truth": ["if", "(", "!", "isDecl", "&&", "!", "GV", "->", "isWeakForLinker", "(", ")", ")", "return", "false", ";"], "File": "ARMSubtarget23", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81973, "Length": 121, "Cover_Rate": 0.7756410256410257} {"Template_token": ["", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "false", ";", "bool", "isDecl", "=", "GV", "->", "isDeclarationForLinker", "(", ")", ";", "if", "(", "!", "isTargetMachO", "(", ")", ")", "{", "if", "(", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMSubtarget23", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81974, "Length": 51, "Cover_Rate": 0.3269230769230769} {"Template_token": ["", "bool", "Subtarget", "::", "hasSinCos", "(", ")", "const", "{", "return", "getTargetTriple", "(", ")", ".", "isiOS", "(", ")", "&&", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget23", "Func": "hasSinCos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81975, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "Subtarget", "::", "hasSinCos", "(", ")", "const", "{"], "ground_truth": ["return", "getTargetTriple", "(", ")", ".", "isiOS", "(", ")", "&&", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";"], "File": "ARMSubtarget23", "Func": "hasSinCos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81976, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "void", "Subtarget", "::", "initSubtargetFeatures", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "{", "if", "(", "isTargetDarwin", "(", ")", "&&", "TargetTriple", ".", "getArchName", "(", ")", ".", "endswith", "(", "", ")", ")", "CPUString", "=", "", ";", "else", "CPUString", "=", "", ";", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ".", "getTriple", "(", ")", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "", "+", "FS", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "isTargetMachO", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", "||", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "isTargetIOS", "(", ")", "||", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "}", "if", "(", "Align", "==", "DefaultAlign", ")", "{", "AllowsUnalignedMem", "=", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "(", "isTargetMachO", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", ";", "}", "else", "{", "AllowsUnalignedMem", "=", "!", "(", "Align", "==", "StrictAlign", ")", ";", "}", "if", "(", "isV6M", "(", ")", ")", "AllowsUnalignedMem", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", "?", "true", ":", "false", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "uint64_t", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "&", "", "||", "Bits", "&", "", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMSubtarget23", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81977, "Length": 363, "Cover_Rate": 0.989100817438692} {"Template_token": ["", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "isTargetMachO", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", "||", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "isTargetIOS", "(", ")", "||", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "}", "if", "(", "Align", "==", "DefaultAlign", ")", "{", "AllowsUnalignedMem", "=", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "(", "isTargetMachO", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", ";", "}", "else", "{", "AllowsUnalignedMem", "=", "!", "(", "Align", "==", "StrictAlign", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget23", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81978, "Length": 178, "Cover_Rate": 0.48501362397820164} {"Template_token": ["", "bool", "Subtarget", "::", "isAAPCS_ABI", "(", ")", "const", "{", "assert", "(", "TM", ".", "TargetABI", "!=", "BaseTargetMachine", "::", "_ABI_UNKNOWN", ")", ";"], "ground_truth": ["return", "TM", ".", "TargetABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS", ";"], "File": "ARMSubtarget23", "Func": "isAAPCS_ABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81979, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "return", "TM", ".", "TargetABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS", ";"], "ground_truth": ["}"], "File": "ARMSubtarget23", "Func": "isAAPCS_ABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81980, "Length": 10, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "UseMulOps", "(", "UseFusedMulOps", ")", ",", "GenExecuteOnly", "(", "EnableExecuteOnly", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "GISel", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget24", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81981, "Length": 146, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "UseMulOps", "(", "UseFusedMulOps", ")", ",", "GenExecuteOnly", "(", "EnableExecuteOnly", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "GISel", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget24", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81982, "Length": 146, "Cover_Rate": 1.0} {"Template_token": ["", "const", "CallLowering", "*", "Subtarget", "::", "getCallLowering", "(", ")", "const", "{", "assert", "(", "GISel", "&&", "", ")", ";", "return", "GISel", "->", "getCallLowering", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget24", "Func": "getCallLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81984, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "return", "GISel", "->", "getInstructionSelector", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget24", "Func": "getInstructionSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81985, "Length": 8, "Cover_Rate": 0.32} {"Template_token": ["", "return", "GISel", "->", "getInstructionSelector", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget24", "Func": "getInstructionSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81986, "Length": 8, "Cover_Rate": 0.32} {"Template_token": ["", "assert", "(", "GISel", "&&", "", ")", ";", "return", "GISel", "->", "getLegalizerInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget24", "Func": "getLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81987, "Length": 15, "Cover_Rate": 0.6} {"Template_token": ["", "return", "GISel", "->", "getRegBankInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget24", "Func": "getRegBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81988, "Length": 8, "Cover_Rate": 0.32} {"Template_token": ["", "const", "RegisterBankInfo", "*", "Subtarget", "::", "getRegBankInfo", "(", ")", "const", "{", "assert", "(", "GISel", "&&", "", ")", ";"], "ground_truth": ["return", "GISel", "->", "getRegBankInfo", "(", ")", ";"], "File": "ARMSubtarget24", "Func": "getRegBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81989, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "void", "Subtarget", "::", "initializeEnvironment", "(", ")", "{"], "ground_truth": ["UseSjLjEH", "=", "isTargetDarwin", "(", ")", "&&", "!", "isTargetWatchABI", "(", ")", ";"], "File": "ARMSubtarget24", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81990, "Length": 18, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "case", "CortexA17", ":", "case", "CortexA32", ":", "case", "CortexA35", ":", "case", "CortexA53", ":", "case", "CortexA57", ":", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexR4", ":", "case", "CortexR4F", ":", "case", "CortexR5", ":", "case", "CortexR7", ":", "case", "CortexM3", ":", "case", "ExynosM1", ":", "case", "CortexR52", ":", "break", ";", "case", "Krait", ":", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "Swift", ":", "MaxInterleaveFactor", "=", "", ";", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMSubtarget24", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81991, "Length": 205, "Cover_Rate": 0.41922290388548056} {"Template_token": ["", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchVersion", "=", "V5TE", ";", "}", "}", "}", "if", "(", "Len", ">=", "", ")", "{", "if", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetType", "=", "isDarwin", ";", "}", "else", "if", "(", "TT", ".", "empty", "(", ")", ")", "{", "TargetType", "=", "isDarwin", ";", "}", "if", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetDarwin", "(", ")", ")", "{", "UseThumbBacktraces", "=", "true", ";", "IsR9Reserved", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMSubtarget25", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81992, "Length": 120, "Cover_Rate": 0.3468208092485549} {"Template_token": ["", "return", "HasV8_8aOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget25", "Func": "hasV8_8aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81993, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasV8_8aOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget25", "Func": "hasV8_8aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81994, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasV9_3aOps", "(", ")", "const", "{"], "ground_truth": ["return", "HasV9_3aOps", ";"], "File": "ARMSubtarget25", "Func": "hasV9_3aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81995, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "!", "NoMovt", "&&", "", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":"], "ground_truth": ["LdStMultipleTiming", "=", "DoubleIssue", ";"], "File": "ARMSubtarget26", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81997, "Length": 225, "Cover_Rate": 0.43186180422264875} {"Template_token": ["", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";"], "ground_truth": ["HasPerfMon", "=", "false", ";"], "File": "ARMSubtarget27", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81998, "Length": 120, "Cover_Rate": 0.6} {"Template_token": ["", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";", "HasZeroCycleZeroing", "=", "false", ";", "AllowsUnalignedMem", "=", "false", ";"], "ground_truth": ["Thumb2DSP", "=", "false", ";"], "File": "ARMSubtarget27", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 81999, "Length": 68, "Cover_Rate": 0.34} {"Template_token": ["", "void", "Subtarget", "::", "initSubtargetFeatures", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "{", "if", "(", "isTargetDarwin", "(", ")", "&&", "TargetTriple", ".", "getArchName", "(", ")", ".", "endswith", "(", "", ")", ")", "CPUString", "=", "", ";", "else", "CPUString", "=", "", ";", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ".", "getTriple", "(", ")", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "isTargetMachO", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", "||", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "isTargetIOS", "(", ")", "||", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "}", "if", "(", "Align", "==", "DefaultAlign", ")", "{"], "ground_truth": ["AllowsUnalignedMem", "=", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "(", "isTargetMachO", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", ";"], "File": "ARMSubtarget27", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82000, "Length": 272, "Cover_Rate": 0.7311827956989247} {"Template_token": ["", "bool", "Subtarget", "::", "useMovt", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "UseMovt", "&&", "(", "isTargetWindows", "(", ")", "||", "!", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "MinSize", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget27", "Func": "useMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82001, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetOptions", "&", "Options", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "ProcClass", "(", "None", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "Options", ")", ",", "TargetABI", "(", "_ABI_UNKNOWN", ")", "{", "initializeEnvironment", "(", ")", ";"], "ground_truth": ["resetSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";"], "File": "ARMSubtarget28", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82003, "Length": 86, "Cover_Rate": 0.9885057471264368} {"Template_token": ["", "HasV5TEOps", "=", "false", ";", "HasV6Ops", "=", "false", ";", "HasV6MOps", "=", "false", ";", "HasV6T2Ops", "=", "false", ";", "HasV7Ops", "=", "false", ";", "HasV8Ops", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "MinSize", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";"], "ground_truth": ["HasMPExtension", "=", "false", ";"], "File": "ARMSubtarget28", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82004, "Length": 140, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "void", "Subtarget", "::", "resetSubtargetFeatures", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "{", "if", "(", "isTargetIOS", "(", ")", "&&", "TargetTriple", ".", "getArchName", "(", ")", ".", "endswith", "(", "", ")", ")", "CPUString", "=", "", ";", "else", "CPUString", "=", "", ";", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ".", "getTriple", "(", ")", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "", "+", "FS", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "TargetABI", "==", "_ABI_UNKNOWN", ")", "{", "switch", "(", "TargetTriple", ".", "getEnvironment", "(", ")", ")", "{", "case", "Triple", "::", "Android", ":", "case", "Triple", "::", "EABI", ":", "case", "Triple", "::", "EABIHF", ":", "case", "Triple", "::", "GNUEABI", ":", "case", "Triple", "::", "GNUEABIHF", ":", "TargetABI", "=", "_ABI_AAPCS", ";", "break", ";", "default", ":", "if", "(", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", "||", "(", "TargetTriple", ".", "isOSBinFormatMachO", "(", ")", "&&", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "UnknownOS", ")", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "else", "TargetABI", "=", "_ABI_APCS", ";", "break", ";", "}", "}", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "isTargetMachO", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "isTargetIOS", "(", ")", "||", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "}", "if", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";", "switch", "(", "Align", ")", "{", "case", "DefaultAlign", ":", "AllowsUnalignedMem", "=", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "(", "isTargetMachO", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", ";", "break", ";", "case", "StrictAlign", ":", "AllowsUnalignedMem", "=", "false", ";", "break", ";", "case", "NoStrictAlign", ":", "AllowsUnalignedMem", "=", "true", ";", "break", ";", "}", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", "?", "true", ":", "false", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}"], "ground_truth": ["uint64_t", "Bits", "=", "getFeatureBits", "(", ")", ";"], "File": "ARMSubtarget28", "Func": "resetSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82005, "Length": 432, "Cover_Rate": 0.9330453563714903} {"Template_token": ["", "return", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIP", ";"], "ground_truth": ["}"], "File": "ARMSubtarget2", "Func": "isPIP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82007, "Length": 12, "Cover_Rate": 0.6} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "UseMulOps", "(", "UseFusedMulOps", ")", ",", "GenExecuteOnly", "(", "EnableExecuteOnly", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget31", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82008, "Length": 142, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "UseMulOps", "(", "UseFusedMulOps", ")", ",", "GenExecuteOnly", "(", "EnableExecuteOnly", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget31", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82009, "Length": 142, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "{", "CPUString", "=", "", ";", "if", "(", "isTargetDarwin", "(", ")", ")", "{", "StringRef", "ArchName", "=", "TargetTriple", ".", "getArchName", "(", ")", ";", "unsigned", "ArchKind", "=", "", "(", "ArchName", ")", ";", "if", "(", "ArchKind", "==", "", ")", "CPUString", "=", "", ";", "else", "if", "(", "ArchKind", "==", "", ")", "CPUString", "=", "", ";", "}", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "!", "NoMovt", "&&", "", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{"], "ground_truth": ["case", "DefaultIT", ":"], "File": "ARMSubtarget31", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82010, "Length": 245, "Cover_Rate": 0.5072463768115942} {"Template_token": ["", "return", "InstSelector", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget32", "Func": "getInstructionSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82011, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "return", "InstSelector", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget32", "Func": "getInstructionSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82012, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "unsigned", "getMaxInlineSizeThreshold", "(", ")", "const", "{"], "ground_truth": ["return", "isThumb", "(", ")", "?", "", ":", "", ";"], "File": "ARMSubtarget32", "Func": "getMaxInlineSizeThreshold", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82013, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "return", "IsThumb", "&&", "(", "ThumbMode", ">=", "Thumb2", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget32", "Func": "isThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82016, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "useThumbBacktraces", "(", ")", "const", "{", "return", "UseThumbBacktraces", ";"], "ground_truth": ["}"], "File": "ARMSubtarget32", "Func": "useThumbBacktraces", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82017, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "UseThumbBacktraces", ";"], "ground_truth": ["}"], "File": "ARMSubtarget32", "Func": "useThumbBacktraces", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82018, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "Len", ">=", "", "&&", "TT", ".", "substr", "(", "", ",", "", ")", "==", "", ")", "Idx", "=", "", ";", "else", "if", "(", "Len", ">=", "", "&&", "TT", ".", "substr", "(", "", ",", "", ")", "==", "", ")", "{", "IsThumb", "=", "true", ";", "if", "(", "Len", ">=", "", "&&", "TT", "[", "", "]", "==", "'v'", ")", "Idx", "=", "", ";", "}", "if", "(", "Idx", ")", "{", "unsigned", "SubVer", "=", "TT", "[", "Idx", "]", ";", "if", "(", "SubVer", ">=", "'7'", "&&", "SubVer", "<=", "'9'", ")", "{", "ArchVersion", "=", "V7A", ";", "ArchFeature", "=", "", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "ArchVersion", "=", "V7M", ";", "ArchFeature", "=", "", ";", "}", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "ArchVersion", "=", "V6", ";", "ArchFeature", "=", "", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "{", "ArchVersion", "=", "V6T2", ";", "ArchFeature", "=", "", ";", "}", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "ArchVersion", "=", "V5T", ";", "ArchFeature", "=", "", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "{", "ArchVersion", "=", "V5TE", ";"], "ground_truth": ["ArchFeature", "=", "", ";"], "File": "ARMSubtarget33", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82019, "Length": 226, "Cover_Rate": 0.33681073025335323} {"Template_token": ["", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "ArchVersion", "=", "V6", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchVersion", "=", "V6T2", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "ArchVersion", "=", "V5T", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchVersion", "=", "V5TE", ";", "}", "if", "(", "ArchVersion", ">=", "V6T2", ")", "ThumbMode", "=", "Thumb2", ";", "}", "}", "if", "(", "ArchVersion", "<", "V6T2", "&&", "ThumbMode", ">=", "Thumb2", ")", "ArchVersion", "=", "V6T2", ";", "if", "(", "Len", ">=", "", ")", "{", "if", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetType", "=", "isDarwin", ";", "}", "if", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";"], "ground_truth": ["if", "(", "isTargetDarwin", "(", ")", ")", "IsR9Reserved", "=", "ReserveR9", "|", "(", "ArchVersion", "<", "V6", ")", ";"], "File": "ARMSubtarget34", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82020, "Length": 185, "Cover_Rate": 0.4719387755102041} {"Template_token": ["", "bool", "isDecl", "=", "GV", "->", "isDeclaration", "(", ")", "||", "GV", "->", "hasAvailableExternallyLinkage", "(", ")", ";", "if", "(", "GV", "->", "hasHiddenVisibility", "(", ")", "&&", "(", "!", "isDecl", "&&", "!", "GV", "->", "hasCommonLinkage", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "!", "isStatic", "&&", "(", "isDecl", "||", "GV", "->", "isWeakForLinker", "(", ")", ")", ";"], "File": "ARMSubtarget34", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82022, "Length": 52, "Cover_Rate": 0.7761194029850746} {"Template_token": ["", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", ")", "&&", "!", "isTargetDarwin", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget34", "Func": "isTargetAEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82024, "Length": 29, "Cover_Rate": 0.8285714285714286} {"Template_token": ["", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", ")", "&&", "!", "isTargetDarwin", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget34", "Func": "isTargetAEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82025, "Length": 29, "Cover_Rate": 0.8285714285714286} {"Template_token": ["", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "Android", ")", "&&", "!", "isTargetDarwin", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget34", "Func": "isTargetEHABICompatible", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82026, "Length": 59, "Cover_Rate": 0.9076923076923077} {"Template_token": ["", "return", "UseMovt", "&&", "!", "isMinSize", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget34", "Func": "useMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82030, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "ProcClass", "(", "None", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TargetABI", "(", "_ABI_UNKNOWN", ")", ",", "DL", "(", "computeDataLayout", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ")", ",", "TSInfo", "(", "DL", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ")", ",", "FrameLowering", "(", "!", "isThumb1Only", "(", ")", "?", "new", "FrameLowering", "(", "*", "this", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "*", "this", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget35", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82032, "Length": 180, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "ProcClass", "(", "None", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TargetABI", "(", "_ABI_UNKNOWN", ")", ",", "DL", "(", "computeDataLayout", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ")", ",", "TSInfo", "(", "DL", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ")", ",", "FrameLowering", "(", "!", "isThumb1Only", "(", ")", "?", "new", "FrameLowering", "(", "*", "this", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "*", "this", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget35", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82033, "Length": 180, "Cover_Rate": 1.0} {"Template_token": ["", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "ST", ".", "getTargetTriple", "(", ")", ")", ";", "Ret", "+=", "", ";", "if", "(", "!", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";"], "ground_truth": ["else", "Ret", "+=", "", ";"], "File": "ARMSubtarget35", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82034, "Length": 59, "Cover_Rate": 0.4338235294117647} {"Template_token": ["", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ".", "getTriple", "(", ")", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "", "+", "FS", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "TargetABI", "==", "_ABI_UNKNOWN", ")", "{", "switch", "(", "TargetTriple", ".", "getEnvironment", "(", ")", ")", "{", "case", "Triple", "::", "Android", ":", "case", "Triple", "::", "EABI", ":", "case", "Triple", "::", "EABIHF", ":", "case", "Triple", "::", "GNUEABI", ":", "case", "Triple", "::", "GNUEABIHF", ":", "TargetABI", "=", "_ABI_AAPCS", ";", "break", ";", "default", ":", "if", "(", "TargetTriple", ".", "isOSBinFormatMachO", "(", ")", "&&", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "UnknownOS", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "else", "TargetABI", "=", "_ABI_APCS", ";", "break", ";", "}", "}", "if", "(", "isTargetWindows", "(", ")", ")", "{", "TargetABI", "=", "_ABI_AAPCS", ";", "No", "=", "true", ";", "}", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "isTargetMachO", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", "||", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "isTargetIOS", "(", ")", "||", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "}", "if", "(", "Align", "==", "DefaultAlign", ")", "{", "AllowsUnalignedMem", "=", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "(", "isTargetMachO", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", ";", "}", "else", "{", "AllowsUnalignedMem", "=", "!", "(", "Align", "==", "StrictAlign", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget35", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82035, "Length": 319, "Cover_Rate": 0.7041942604856513} {"Template_token": ["", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "", ";", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TT", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "", "+", "FS", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "if", "(", "!", "HasV6T2Ops", "&&", "hasThumb2", "(", ")", ")", "HasV4TOps", "=", "HasV5TOps", "=", "HasV5TEOps", "=", "HasV6Ops", "=", "HasV6T2Ops", "=", "true", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "||", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "!", "isTargetIOS", "(", ")", ")", "UseMovt", "=", "hasV6T2Ops", "(", ")", ";", "else", "{"], "ground_truth": ["IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";"], "File": "ARMSubtarget36", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82036, "Length": 164, "Cover_Rate": 0.35268817204301073} {"Template_token": ["", "if", "(", "!", "enableMachineScheduler", "(", ")", ")", "return", "false", ";", "if", "(", "disablePostRAScheduler", "(", ")", ")", "return", "false", ";", "return", "!", "isThumb1Only", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget37", "Func": "enablePostRAMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82038, "Length": 26, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "bool", "Subtarget", "::", "enablePostRAMachineScheduler", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "enableMachineScheduler", "(", ")", ")", "return", "false", ";"], "File": "ARMSubtarget37", "Func": "enablePostRAMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82039, "Length": 18, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "bool", "Subtarget", "::", "enablePostRAScheduler", "(", ")", "const", "{", "if", "(", "enableMachineScheduler", "(", ")", ")", "return", "false", ";", "if", "(", "disablePostRAScheduler", "(", ")", ")", "return", "false", ";", "return", "!", "isThumb1Only", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget37", "Func": "enablePostRAScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82040, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "Subtarget", "::", "enableSubRegLiveness", "(", ")", "const", "{"], "ground_truth": ["return", "EnableSubRegLiveness", ";"], "File": "ARMSubtarget37", "Func": "enableSubRegLiveness", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82041, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "EnableSubRegLiveness", ";"], "ground_truth": ["}"], "File": "ARMSubtarget37", "Func": "enableSubRegLiveness", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82042, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "}", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", "&&", "!", "hasMinSize", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";"], "ground_truth": ["if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";"], "File": "ARMSubtarget37", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82043, "Length": 178, "Cover_Rate": 0.306368330464716} {"Template_token": ["", "StringRef", "ArchName", "=", "TargetTriple", ".", "getArchName", "(", ")", ";", "", "AK", "=", "", "(", "ArchName", ")", ";", "if", "(", "AK", "==", "", "::", "V7S", ")", "CPUString", "=", "", ";", "else", "if", "(", "AK", "==", "", "::", "V7K", ")", "CPUString", "=", "", ";", "}", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "{", "NoMovt", "=", "false", ";", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "", ")", ";", "}", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMSubtarget38", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82044, "Length": 366, "Cover_Rate": 0.6678832116788321} {"Template_token": ["", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "IsMClass", "=", "false", ";", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";"], "ground_truth": ["IsR9Reserved", "=", "ReserveR9", ";"], "File": "ARMSubtarget3", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82045, "Length": 60, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "ProcClass", "(", "None", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "DL", "(", "computeDataLayout", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ")", ",", "TSInfo", "(", "DL", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ")", ",", "FrameLowering", "(", "!", "isThumb1Only", "(", ")", "?", "new", "FrameLowering", "(", "*", "this", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "*", "this", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget40", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82046, "Length": 180, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "ProcClass", "(", "None", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "DL", "(", "computeDataLayout", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ")", ",", "TSInfo", "(", "DL", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ")", ",", "FrameLowering", "(", "!", "isThumb1Only", "(", ")", "?", "new", "FrameLowering", "(", "*", "this", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "*", "this", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget40", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82047, "Length": 180, "Cover_Rate": 1.0} {"Template_token": ["", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "if", "(", "!", "HasV6T2Ops", "&&", "hasThumb2", "(", ")", ")", "HasV4TOps", "=", "HasV5TOps", "=", "HasV5TEOps", "=", "HasV6Ops", "=", "HasV6T2Ops", "=", "true", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "||", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "!", "isTargetIOS", "(", ")", ")", "UseMovt", "=", "hasV6T2Ops", "(", ")", ";", "else", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "UseMovt", "=", "DarwinUseMOVT", "&&", "hasV6T2Ops", "(", ")", ";", "SupportsTailCall", "=", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";", "if", "(", "!", "StrictAlign", "&&", "hasV6Ops", "(", ")", "&&", "isTargetDarwin", "(", ")", ")", "AllowsUnalignedMem", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMSubtarget42", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82048, "Length": 167, "Cover_Rate": 0.3630434782608696} {"Template_token": ["", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", "&&", "!", "hasMinSize", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "case", "CortexA17", ":", "case", "CortexA32", ":", "case", "CortexA35", ":", "case", "CortexA53", ":", "case", "CortexA55", ":", "case", "CortexA57", ":", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexA75", ":", "case", "CortexA76", ":", "case", "CortexA77", ":", "case", "CortexA78", ":", "case", "CortexR4", ":", "case", "CortexR4F", ":", "case", "CortexR5", ":", "case", "CortexR7", ":", "case", "CortexM3", ":", "case", "CortexR52", ":", "case", "CortexX1", ":", "break", ";", "case", "Exynos", ":", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "MaxInterleaveFactor", "=", "", ";", "if", "(", "!", "isThumb", "(", ")", ")", "PrefLoopLogAlignment", "=", "", ";", "break", ";", "case", "Kryo", ":", "break", ";", "case", "Krait", ":", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "NeoverseN1", ":", "case", "NeoverseN2", ":", "case", "NeoverseV1", ":"], "ground_truth": ["break", ";"], "File": "ARMSubtarget43", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82049, "Length": 354, "Cover_Rate": 0.6156521739130435} {"Template_token": ["", "HasVFPv4", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseInlineJumpTables", "=", "!", "NoInlineJumpTables", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "IsMClass", "=", "false", ";", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";"], "ground_truth": ["HasRAS", "=", "false", ";"], "File": "ARMSubtarget44", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82050, "Length": 105, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "if", "(", "!", "HasV6T2Ops", "&&", "hasThumb2", "(", ")", ")", "HasV4TOps", "=", "HasV5TOps", "=", "HasV5TEOps", "=", "HasV6Ops", "=", "HasV6T2Ops", "=", "true", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "(", "TargetTriple", ".", "getTriple", "(", ")", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "||", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "!", "isTargetIOS", "(", ")", ")", "UseMovt", "=", "hasV6T2Ops", "(", ")", ";", "else", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "UseMovt", "=", "DarwinUseMOVT", "&&", "hasV6T2Ops", "(", ")", ";", "SupportsTailCall", "=", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", "&&", "!", "useConstPool", "(", ")", ")", "UseMovt", "=", "true", ";", "if", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";", "switch", "(", "Align", ")", "{", "case", "DefaultAlign", ":"], "ground_truth": ["AllowsUnalignedMem", "=", "(", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", ")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "isTargetDarwin", "(", ")", ")", ")", ";"], "File": "ARMSubtarget44", "Func": "resetSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82051, "Length": 203, "Cover_Rate": 0.6527331189710611} {"Template_token": ["", "bool", "Subtarget", "::", "enableMachinePipeliner", "(", ")", "const", "{"], "ground_truth": ["return", "getSchedModel", "(", ")", ".", "hasInstrSchedModel", "(", ")", "&&", "useMachinePipeliner", "(", ")", ";"], "File": "ARMSubtarget45", "Func": "enableMachinePipeliner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82053, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "if", "(", "EnableSubRegLiveness", ".", "getNumOccurrences", "(", ")", ")", "return", "EnableSubRegLiveness", ";"], "ground_truth": ["return", "hasMVEIntegerOps", "(", ")", ";"], "File": "ARMSubtarget45", "Func": "enableSubRegLiveness", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82054, "Length": 16, "Cover_Rate": 0.64} {"Template_token": ["", "if", "(", "EnableSubRegLiveness", ".", "getNumOccurrences", "(", ")", ")", "return", "EnableSubRegLiveness", ";"], "ground_truth": ["return", "hasMVEIntegerOps", "(", ")", ";"], "File": "ARMSubtarget45", "Func": "enableSubRegLiveness", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82055, "Length": 16, "Cover_Rate": 0.64} {"Template_token": ["", "NoMovt", "=", "false", ";", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "", ")", ";", "}", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "HasNEONForFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "case", "CortexA17", ":", "case", "CortexA32", ":", "case", "CortexA35", ":", "case", "CortexA53", ":", "case", "CortexA55", ":", "case", "CortexA57", ":", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexA75", ":", "case", "CortexA76", ":", "case", "CortexA77", ":", "case", "CortexA78", ":", "case", "CortexA78C", ":", "case", "CortexA710", ":", "case", "CortexR4", ":", "case", "CortexR4F", ":", "case", "CortexR5", ":", "case", "CortexR7", ":", "case", "CortexM3", ":", "case", "CortexM7", ":", "case", "CortexR52", ":", "case", "CortexX1", ":", "case", "CortexX1C", ":", "break", ";", "case", "Exynos", ":", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "MaxInterleaveFactor", "=", "", ";", "if", "(", "!", "isThumb", "(", ")", ")", "PrefLoopLogAlignment", "=", "", ";", "break", ";", "case", "Kryo", ":", "break", ";", "case", "Krait", ":", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "NeoverseN1", ":", "case", "NeoverseN2", ":", "case", "NeoverseV1", ":", "break", ";", "case", "Swift", ":"], "ground_truth": ["MaxInterleaveFactor", "=", "", ";"], "File": "ARMSubtarget45", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82056, "Length": 378, "Cover_Rate": 0.6619964973730298} {"Template_token": ["", "else", "if", "(", "AK", "==", "", "::", "V7K", ")", "CPUString", "=", "", ";", "}", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "std", "::", "string", "(", "FS", ")", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "{", "NoMovt", "=", "false", ";", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "", ")", ";", "}", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "HasNEONForFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";"], "ground_truth": ["case", "CortexA9", ":"], "File": "ARMSubtarget45", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82057, "Length": 323, "Cover_Rate": 0.5656742556917689} {"Template_token": ["", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMSubtarget45", "Func": "useDFAforSMS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82058, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "Subtarget", "::", "useDFAforSMS", "(", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "ARMSubtarget45", "Func": "useDFAforSMS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82059, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";"], "ground_truth": ["case", "CortexA17", ":"], "File": "ARMSubtarget46", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82060, "Length": 237, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "ATTRIBUTE", ";"], "ground_truth": ["}"], "File": "ARMSubtarget47", "Func": "GETTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82061, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasFPv8Base", "(", ")", "const", "{", "return", "hasFPv8D16SP", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget47", "Func": "hasFPARMv8Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82062, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "hasFPv8D16SP", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget47", "Func": "hasFPARMv8Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82063, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "hasVFP2Base", "(", ")", "const", "{"], "ground_truth": ["return", "hasVFPv2SP", "(", ")", ";"], "File": "ARMSubtarget47", "Func": "hasVFP2Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82064, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "hasVFP3Base", "(", ")", "const", "{"], "ground_truth": ["return", "hasVFPv3D16SP", "(", ")", ";"], "File": "ARMSubtarget47", "Func": "hasVFP3Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82067, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isTargetDriverKit", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "isDriverKit", "(", ")", ";"], "File": "ARMSubtarget47", "Func": "isTargetDriverKit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82071, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "isThumb", "(", ")", "&&", "!", "hasThumb2", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget47", "Func": "isThumb1Only", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82072, "Length": 11, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "return", "isThumb", "(", ")", "&&", "!", "hasThumb2", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget47", "Func": "isThumb1Only", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82073, "Length": 11, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "return", "isThumb", "(", ")", "&&", "hasThumb2", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget47", "Func": "isThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82074, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "return", "isThumb", "(", ")", "&&", "hasThumb2", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget47", "Func": "isThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82075, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", ")", "ArchVersion", "=", "V4T", ";", "else", "ArchVersion", "=", "V4", ";", "}", "}", "if", "(", "ArchVersion", ">=", "V6T2", ")", "ThumbMode", "=", "Thumb2", ";", "else", "if", "(", "ThumbMode", ">=", "Thumb2", ")", "ArchVersion", "=", "V6T2", ";", "if", "(", "Len", ">=", "", ")", "{", "if", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetType", "=", "isDarwin", ";", "}", "if", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetDarwin", "(", ")", ")", "IsR9Reserved", "=", "ReserveR9", "|", "(", "ArchVersion", "<", "V6", ")", ";", "if", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";", "if", "(", "CPUString", "==", "", ")", "{", "if", "(", "UseNEONFP", ".", "getPosition", "(", ")", "==", "", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMSubtarget48", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82078, "Length": 159, "Cover_Rate": 0.32783505154639175} {"Template_token": ["", "}", "else", "{", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "if", "(", "!", "isDecl", "&&", "!", "GV", "->", "isWeakForLinker", "(", ")", ")", "return", "false", ";", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "true", ";", "if", "(", "isDecl", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", "return", "true", ";", "return", "false", ";", "}", "else", "{", "if", "(", "!", "isDecl", "&&", "!", "GV", "->", "isWeakForLinker", "(", ")", ")", "return", "false", ";", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMSubtarget48", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82079, "Length": 86, "Cover_Rate": 0.5308641975308642} {"Template_token": ["", "bool", "Subtarget", "::", "GVIsIndirectSymbol", "(", "GlobalValue", "*", "GV", ",", "Reloc", "::", "Model", "RelocM", ")", "const", "{", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "false", ";", "bool", "isDecl", "=", "GV", "->", "isDeclaration", "(", ")", "&&", "!", "GV", "->", "isMaterializable", "(", ")", ";", "if", "(", "!", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMSubtarget48", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82080, "Length": 74, "Cover_Rate": 0.4567901234567901} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "ProcClass", "(", "None", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget49", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82081, "Length": 147, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "ProcClass", "(", "None", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget49", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82082, "Length": 147, "Cover_Rate": 1.0} {"Template_token": ["", "void", "Subtarget", "::", "initSubtargetFeatures", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "{", "if", "(", "isTargetDarwin", "(", ")", "&&", "TargetTriple", ".", "getArchName", "(", ")", ".", "endswith", "(", "", ")", ")", "CPUString", "=", "", ";", "else", "CPUString", "=", "", ";", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";"], "ground_truth": ["SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";"], "File": "ARMSubtarget49", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82083, "Length": 130, "Cover_Rate": 0.47101449275362317} {"Template_token": ["", "bool", "Subtarget", "::", "useStride4VFPs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "isSwift", "(", ")", "&&", "!", "MF", ".", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget49", "Func": "useStride4VFPs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82084, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", "&&", "!", "hasMinSize", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "case", "CortexA17", ":", "case", "CortexA32", ":", "case", "CortexA35", ":", "case", "CortexA53", ":", "case", "CortexA55", ":", "case", "CortexA57", ":", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexA75", ":", "case", "CortexA76", ":", "case", "CortexA77", ":", "case", "CortexA78", ":", "case", "CortexA78C", ":", "case", "CortexR4", ":", "case", "CortexR4F", ":", "case", "CortexR5", ":", "case", "CortexR7", ":", "case", "CortexM3", ":", "case", "CortexM7", ":", "case", "CortexR52", ":", "case", "CortexX1", ":", "break", ";", "case", "Exynos", ":", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "MaxInterleaveFactor", "=", "", ";", "if", "(", "!", "isThumb", "(", ")", ")", "PrefLoopLogAlignment", "=", "", ";", "break", ";", "case", "Kryo", ":", "break", ";", "case", "Krait", ":", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "NeoverseN1", ":", "case", "NeoverseN2", ":", "case", "NeoverseV1", ":", "break", ";", "case", "Swift", ":", "MaxInterleaveFactor", "=", "", ";", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";"], "ground_truth": ["PreISelOperandLatencyAdjustment", "=", "", ";"], "File": "ARMSubtarget50", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82086, "Length": 368, "Cover_Rate": 0.6333907056798623} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "UseMulOps", "(", "UseFusedMulOps", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{", "assert", "(", "(", "isThumb", "(", ")", "||", "hasOps", "(", ")", ")", "&&", "", ")", ";", "GISelAccessor", "*", "GISel", "=", "new", "GISelAccessor", "(", ")", ";", "GISelActualAccessor", "*", "GISel", "=", "new", "GISelActualAccessor", "(", ")", ";", "GISel", "->", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "GISel", "->", "Legalizer", ".", "reset", "(", "new", "LegalizerInfo", "(", "*", "this", ")", ")", ";", "auto", "*", "RBI", "=", "new", "RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ";", "GISel", "->", "InstSelector", ".", "reset", "(", "createInstructionSelector", "(", "*", "static_cast", "<", "const", "BaseTargetMachine", "*", ">", "(", "&", "TM", ")", ",", "*", "this", ",", "*", "RBI", ")", ")", ";", "GISel", "->", "RegBankInfo", ".", "reset", "(", "RBI", ")", ";", "setGISelAccessor", "(", "*", "GISel", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget51", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82087, "Length": 256, "Cover_Rate": 1.0} {"Template_token": ["", "const", "CallLowering", "*", "getCallLowering", "(", ")", "const", "override", "{", "return", "CallLoweringInfo", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget51", "Func": "getCallLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82088, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "return", "CallLoweringInfo", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget51", "Func": "getCallLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82089, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "const", "InstructionSelector", "*", "getInstructionSelector", "(", ")", "const", "override", "{", "return", "InstSelector", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget51", "Func": "getInstructionSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82091, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Legalizer", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget51", "Func": "getLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82092, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "return", "Legalizer", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget51", "Func": "getLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82093, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "const", "RegisterBankInfo", "*", "getRegBankInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "RegBankInfo", ".", "get", "(", ")", ";"], "File": "ARMSubtarget51", "Func": "getRegBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82095, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "!", "NoMovt", "&&", "", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";"], "ground_truth": ["case", "RestrictedIT", ":"], "File": "ARMSubtarget51", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82096, "Length": 182, "Cover_Rate": 0.37448559670781895} {"Template_token": ["", "bool", "Subtarget", "::", "enableAtomicExpand", "(", ")", "const", "{"], "ground_truth": ["return", "hasAnyDataBarrier", "(", ")", "&&", "(", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ")", ";"], "File": "ARMSubtarget52", "Func": "enableAtomicExpand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82097, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "bool", "Subtarget", "::", "GVIsIndirectSymbol", "(", "const", "GlobalValue", "*", "GV", ",", "Reloc", "::", "Model", "RelocM", ")", "const", "{", "if", "(", "!", "shouldAssumeDSOLocal", "(", "RelocM", ",", "TargetTriple", ",", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "return", "true", ";", "if", "(", "isTargetDarwin", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", "&&", "(", "GV", "->", "isDeclarationForLinker", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMSubtarget52", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82099, "Length": 71, "Cover_Rate": 0.9861111111111112} {"Template_token": ["", "HasV5TEOps", "=", "false", ";", "HasV6Ops", "=", "false", ";", "HasV6MOps", "=", "false", ";", "HasV6KOps", "=", "false", ";", "HasV6T2Ops", "=", "false", ";", "HasV7Ops", "=", "false", ";", "HasV8Ops", "=", "false", ";", "HasV8_1aOps", "=", "false", ";", "HasV8_2aOps", "=", "false", ";", "HasV8MBaselineOps", "=", "false", ";", "HasV8MMainlineOps", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "ReserveR9", "=", "false", ";", "NoMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasFullFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "Has8MSecExt", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";", "HasZeroCycleZeroing", "=", "false", ";", "StrictAlign", "=", "false", ";", "HasDSP", "=", "false", ";", "UseNaClTrap", "=", "false", ";"], "ground_truth": ["GenLongCalls", "=", "false", ";"], "File": "ARMSubtarget52", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82100, "Length": 208, "Cover_Rate": 0.7455197132616488} {"Template_token": ["", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "Has8MSecExt", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";", "HasZeroCycleZeroing", "=", "false", ";", "StrictAlign", "=", "false", ";", "HasDSP", "=", "false", ";", "UseNaClTrap", "=", "false", ";", "GenLongCalls", "=", "false", ";", "UnsafeFPMath", "=", "false", ";", "HasV7Clrex", "=", "false", ";", "HasAcquireRelease", "=", "false", ";", "UseSjLjEH", "=", "isTargetDarwin", "(", ")", "&&", "!", "isTargetWatchABI", "(", ")", ";", "assert", "(", "(", "!", "TM", ".", "getMCAsmInfo", "(", ")", "||", "(", "TM", ".", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "SjLj", ")", "==", "UseSjLjEH", ")", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget52", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82101, "Length": 104, "Cover_Rate": 0.3727598566308244} {"Template_token": ["", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMSubtarget52", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82102, "Length": 123, "Cover_Rate": 0.4019607843137255} {"Template_token": ["", "return", "!", "NoMovt", "&&", "hasV8MBaselineOps", "(", ")", "&&", "(", "isTargetWindows", "(", ")", "||", "!", "MF", ".", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget52", "Func": "useMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82103, "Length": 26, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "bool", "useConstPool", "(", ")", "const", "{", "return", "!", "FlagSfiDisableCP", ";"], "ground_truth": ["}"], "File": "ARMSubtarget54", "Func": "useConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82105, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "useConstPool", "(", ")", "const", "{"], "ground_truth": ["return", "!", "FlagSfiDisableCP", ";"], "File": "ARMSubtarget54", "Func": "useConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82106, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "ReserveR9", "=", "false", ";", "NoMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";"], "ground_truth": ["HasTrustZone", "=", "false", ";"], "File": "ARMSubtarget55", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82107, "Length": 80, "Cover_Rate": 0.35398230088495575} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "IsLittle", ",", "const", "TargetOptions", "&", "Options", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "ProcClass", "(", "None", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "Options", ")", ",", "TargetABI", "(", "_ABI_UNKNOWN", ")", "{", "initializeEnvironment", "(", ")", ";", "resetSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget56", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82108, "Length": 95, "Cover_Rate": 1.0} {"Template_token": ["", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";"], "ground_truth": ["HasZeroCycleZeroing", "=", "false", ";"], "File": "ARMSubtarget56", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82110, "Length": 92, "Cover_Rate": 0.46} {"Template_token": ["", "return", "UseMIPipeliner", ";"], "ground_truth": ["}"], "File": "ARMSubtarget56", "Func": "useMachinePipeliner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82111, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "UseMIPipeliner", ";"], "ground_truth": ["}"], "File": "ARMSubtarget56", "Func": "useMachinePipeliner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82112, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "Len", ">=", "", "&&", "TT", ".", "substr", "(", "", ",", "", ")", "==", "", ")", "Idx", "=", "", ";", "else", "if", "(", "Len", ">=", "", "&&", "TT", ".", "substr", "(", "", ",", "", ")", "==", "", ")", "{", "IsThumb", "=", "true", ";", "if", "(", "Len", ">=", "", "&&", "TT", "[", "", "]", "==", "'v'", ")", "Idx", "=", "", ";", "}", "if", "(", "Idx", ")", "{", "unsigned", "SubVer", "=", "TT", "[", "Idx", "]", ";", "if", "(", "SubVer", ">", "'4'", "&&", "SubVer", "<=", "'9'", ")", "{", "if", "(", "SubVer", ">=", "'6'", ")", "ArchVersion", "=", "V6", ";", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "ArchVersion", "=", "V5T", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchVersion", "=", "V5TE", ";", "}", "}", "}", "if", "(", "Len", ">=", "", ")", "{", "if", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetType", "=", "isDarwin", ";", "}", "else", "if", "(", "TT", ".", "empty", "(", ")", ")", "{", "TargetType", "=", "isDarwin", ";"], "ground_truth": ["}"], "File": "ARMSubtarget57", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82113, "Length": 183, "Cover_Rate": 0.5545454545454546} {"Template_token": ["", "IsThumb", "=", "true", ";", "if", "(", "Len", ">=", "", "&&", "TT", "[", "", "]", "==", "'v'", ")", "Idx", "=", "", ";", "}", "if", "(", "Idx", ")", "{", "unsigned", "SubVer", "=", "TT", "[", "Idx", "]", ";", "if", "(", "SubVer", ">", "'4'", "&&", "SubVer", "<=", "'9'", ")", "{", "if", "(", "SubVer", ">=", "'6'", ")", "ArchVersion", "=", "V6", ";", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "ArchVersion", "=", "V5T", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchVersion", "=", "V5TE", ";", "}", "}", "}", "if", "(", "Len", ">=", "", ")", "{", "if", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetType", "=", "isDarwin", ";", "}", "else", "if", "(", "TT", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["TargetType", "=", "isDarwin", ";"], "File": "ARMSubtarget57", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82114, "Length": 142, "Cover_Rate": 0.4303030303030303} {"Template_token": ["", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ".", "getTriple", "(", ")", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "", "+", "FS", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "if", "(", "!", "HasV6T2Ops", "&&", "hasThumb2", "(", ")", ")", "HasV4TOps", "=", "HasV5TOps", "=", "HasV5TEOps", "=", "HasV6Ops", "=", "HasV6MOps", "=", "HasV6T2Ops", "=", "true", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "(", "TargetTriple", ".", "getTriple", "(", ")", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "||", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "!", "isTargetIOS", "(", ")", ")", "{"], "ground_truth": ["IsR9Reserved", "=", "ReserveR9", ";"], "File": "ARMSubtarget58", "Func": "resetSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82115, "Length": 164, "Cover_Rate": 0.4699140401146132} {"Template_token": ["", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";", "HasZeroCycleZeroing", "=", "false", ";", "AllowsUnalignedMem", "=", "false", ";"], "ground_truth": ["Thumb2DSP", "=", "false", ";"], "File": "ARMSubtarget59", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82116, "Length": 132, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "return", "TM", ".", "Options", ".", "EnableFastISel", "&&", "(", "(", "isTargetMachO", "(", ")", "&&", "!", "isThumb1Only", "(", ")", ")", "||", "(", "isTargetLinux", "(", ")", "&&", "!", "isThumb", "(", ")", ")", "||", "(", "isTargetNaCl", "(", ")", "&&", "!", "isThumb", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget59", "Func": "useFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82117, "Length": 43, "Cover_Rate": 0.8431372549019608} {"Template_token": ["", "return", "TM", ".", "Options", ".", "EnableFastISel", "&&", "(", "(", "isTargetMachO", "(", ")", "&&", "!", "isThumb1Only", "(", ")", ")", "||", "(", "isTargetLinux", "(", ")", "&&", "!", "isThumb", "(", ")", ")", "||", "(", "isTargetNaCl", "(", ")", "&&", "!", "isThumb", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget59", "Func": "useFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82118, "Length": 43, "Cover_Rate": 0.8431372549019608} {"Template_token": ["", "HasV5TEOps", "=", "false", ";", "HasV6Ops", "=", "false", ";", "HasV6MOps", "=", "false", ";", "HasV6KOps", "=", "false", ";", "HasV6T2Ops", "=", "false", ";", "HasV7Ops", "=", "false", ";", "HasV8Ops", "=", "false", ";", "HasV8_1aOps", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";", "HasZeroCycleZeroing", "=", "false", ";"], "ground_truth": ["AllowsUnalignedMem", "=", "false", ";"], "File": "ARMSubtarget60", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82121, "Length": 176, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";"], "ground_truth": ["HasT2ExtractPack", "=", "false", ";"], "File": "ARMSubtarget60", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82122, "Length": 88, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "IsR9Reserved", "=", "ReserveR9", "||", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "isTargetIOS", "(", ")", "||", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "}", "if", "(", "Align", "==", "DefaultAlign", ")", "{", "AllowsUnalignedMem", "=", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "(", "isTargetMachO", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", ";", "}", "else", "{", "AllowsUnalignedMem", "=", "!", "(", "Align", "==", "StrictAlign", ")", ";", "}", "if", "(", "isV6M", "(", ")", ")", "AllowsUnalignedMem", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMSubtarget60", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82123, "Length": 144, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "isTargetMachO", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", "||", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "isTargetIOS", "(", ")", "||", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "}", "if", "(", "Align", "==", "DefaultAlign", ")", "{", "AllowsUnalignedMem", "=", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "(", "isTargetMachO", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", ";", "}", "else", "{", "AllowsUnalignedMem", "=", "!", "(", "Align", "==", "StrictAlign", ")", ";", "}", "if", "(", "isV6M", "(", ")", ")", "AllowsUnalignedMem", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";"], "ground_truth": ["if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";"], "File": "ARMSubtarget60", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82124, "Length": 206, "Cover_Rate": 0.5597826086956522} {"Template_token": ["", "ParseSubtargetFeatures", "(", "CPUString", ",", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "{", "NoMovt", "=", "false", ";", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "", ")", ";", "}", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", "&&", "!", "hasMinSize", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";"], "ground_truth": ["PreISelOperandLatencyAdjustment", "=", "", ";"], "File": "ARMSubtarget63", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82127, "Length": 289, "Cover_Rate": 0.49233390119250425} {"Template_token": ["", "if", "(", "isTargetDarwin", "(", ")", "&&", "TargetTriple", ".", "getArchName", "(", ")", ".", "endswith", "(", "", ")", ")", "CPUString", "=", "", ";", "else", "CPUString", "=", "", ";", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ".", "getTriple", "(", ")", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "isTargetMachO", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", "||", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "isTargetIOS", "(", ")", "||", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "}", "if", "(", "Align", "==", "DefaultAlign", ")", "{", "AllowsUnalignedMem", "=", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "(", "isTargetMachO", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", ";", "}", "else", "{", "AllowsUnalignedMem", "=", "!", "(", "Align", "==", "StrictAlign", ")", ";", "}", "if", "(", "isV6M", "(", ")", ")", "AllowsUnalignedMem", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}"], "ground_truth": ["uint64_t", "Bits", "=", "getFeatureBits", "(", ")", ";"], "File": "ARMSubtarget65", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82128, "Length": 316, "Cover_Rate": 0.8586956521739131} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "UseMulOps", "(", "UseFusedMulOps", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget68", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82129, "Length": 137, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "UseMulOps", "(", "UseFusedMulOps", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget68", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82130, "Length": 137, "Cover_Rate": 1.0} {"Template_token": ["", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "case", "CortexA17", ":", "case", "CortexA32", ":", "case", "CortexA35", ":", "case", "CortexA53", ":", "case", "CortexA57", ":", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexR4", ":", "case", "CortexR4F", ":", "case", "CortexR5", ":", "case", "CortexR7", ":", "case", "CortexM3", ":", "case", "ExynosM1", ":", "break", ";", "case", "Krait", ":", "PreISelOperandLatencyAdjustment", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMSubtarget68", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82131, "Length": 358, "Cover_Rate": 0.7649572649572649} {"Template_token": ["", "if", "(", "isTargetDarwin", "(", ")", "&&", "TM", ".", "isPositionIndependent", "(", ")", "&&", "(", "GV", "->", "isDeclarationForLinker", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMSubtarget68", "Func": "isGVIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82132, "Length": 32, "Cover_Rate": 0.49230769230769234} {"Template_token": ["", "bool", "Subtarget", "::", "isGVIndirectSymbol", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{"], "ground_truth": ["if", "(", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "return", "true", ";"], "File": "ARMSubtarget68", "Func": "isGVIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82133, "Length": 32, "Cover_Rate": 0.49230769230769234} {"Template_token": ["", "}", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "{", "NoMovt", "=", "false", ";", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "", ")", ";", "}", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";"], "ground_truth": ["PreISelOperandLatencyAdjustment", "=", "", ";"], "File": "ARMSubtarget6", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82134, "Length": 306, "Cover_Rate": 0.575187969924812} {"Template_token": ["", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "{", "NoMovt", "=", "false", ";", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "", ")", ";", "}", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "case", "CortexA17", ":", "case", "CortexA32", ":", "case", "CortexA35", ":", "case", "CortexA53", ":", "case", "CortexA55", ":", "case", "CortexA57", ":", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexA75", ":", "case", "CortexA76", ":", "case", "CortexR4", ":", "case", "CortexR4F", ":", "case", "CortexR5", ":", "case", "CortexR7", ":", "case", "CortexM3", ":", "case", "CortexR52", ":", "break", ";", "case", "Exynos", ":", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "MaxInterleaveFactor", "=", "", ";", "if", "(", "!", "isThumb", "(", ")", ")", "PrefLoopAlignment", "=", "", ";", "break", ";", "case", "Kryo", ":", "break", ";", "case", "Krait", ":", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "NeoverseN1", ":", "break", ";", "case", "Swift", ":", "MaxInterleaveFactor", "=", "", ";", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMSubtarget6", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82135, "Length": 386, "Cover_Rate": 0.7255639097744361} {"Template_token": ["", "return", "HasNEONVFPv4", ";"], "ground_truth": ["}"], "File": "ARMSubtarget70", "Func": "hasNEONVFP4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82136, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasNEONVFPv4", ";"], "ground_truth": ["}"], "File": "ARMSubtarget70", "Func": "hasNEONVFP4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82137, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "void", "Subtarget", "::", "initializeEnvironment", "(", ")", "{", "HasV4TOps", "=", "false", ";", "HasV5TOps", "=", "false", ";", "HasV5TEOps", "=", "false", ";", "HasV6Ops", "=", "false", ";", "HasV6MOps", "=", "false", ";", "HasV6KOps", "=", "false", ";", "HasV6T2Ops", "=", "false", ";", "HasV7Ops", "=", "false", ";", "HasV8Ops", "=", "false", ";", "HasV8_1aOps", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "ReserveR9", "=", "false", ";", "NoMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";"], "ground_truth": ["HasT2ExtractPack", "=", "false", ";"], "File": "ARMSubtarget70", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82138, "Length": 135, "Cover_Rate": 0.6490384615384616} {"Template_token": ["", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "ReserveR9", "=", "false", ";", "NoMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";"], "ground_truth": ["HasRAS", "=", "false", ";"], "File": "ARMSubtarget70", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82139, "Length": 88, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetMachO", "(", ")", ")", "SupportsTailCall", "=", "!", "isTargetIOS", "(", ")", "||", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "else", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMSubtarget70", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82140, "Length": 201, "Cover_Rate": 0.7256317689530686} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "TargetMachine", "&", "TM", ",", "bool", "IsLittle", ",", "const", "TargetOptions", "&", "Options", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "ProcClass", "(", "None", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "Options", ")", ",", "TargetABI", "(", "_ABI_UNKNOWN", ")", ",", "DL", "(", "computeDataLayout", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ")", ",", "TSInfo", "(", "DL", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ")", ",", "FrameLowering", "(", "!", "isThumb1Only", "(", ")", "?", "new", "FrameLowering", "(", "*", "this", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "*", "this", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget71", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82141, "Length": 182, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "TargetMachine", "&", "TM", ",", "bool", "IsLittle", ",", "const", "TargetOptions", "&", "Options", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "ProcClass", "(", "None", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "Options", ")", ",", "TargetABI", "(", "_ABI_UNKNOWN", ")", ",", "DL", "(", "computeDataLayout", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ")", ",", "TSInfo", "(", "DL", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ")", ",", "FrameLowering", "(", "!", "isThumb1Only", "(", ")", "?", "new", "FrameLowering", "(", "*", "this", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "*", "this", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget71", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82142, "Length": 182, "Cover_Rate": 1.0} {"Template_token": ["", "else", "TargetABI", "=", "_ABI_APCS", ";", "break", ";", "}", "}", "if", "(", "isTargetWindows", "(", ")", ")", "{", "TargetABI", "=", "_ABI_AAPCS", ";", "No", "=", "true", ";", "}", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "isTargetMachO", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", "||", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "isTargetIOS", "(", ")", "||", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "}", "switch", "(", "Align", ")", "{", "case", "DefaultAlign", ":", "AllowsUnalignedMem", "=", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "(", "isTargetMachO", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", ";", "if", "(", "isThumb1Only", "(", ")", "&&", "isMClass", "(", ")", ")", "AllowsUnalignedMem", "=", "false", ";"], "ground_truth": ["break", ";"], "File": "ARMSubtarget71", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82143, "Length": 163, "Cover_Rate": 0.3410041841004184} {"Template_token": ["", "if", "(", "isTargetWindows", "(", ")", ")", "{", "TargetABI", "=", "_ABI_AAPCS", ";", "No", "=", "true", ";", "}", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "isTargetMachO", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", "||", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "isTargetIOS", "(", ")", "||", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "}", "switch", "(", "Align", ")", "{", "case", "DefaultAlign", ":", "AllowsUnalignedMem", "=", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "(", "isTargetMachO", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", ";", "if", "(", "isThumb1Only", "(", ")", "&&", "isMClass", "(", ")", ")", "AllowsUnalignedMem", "=", "false", ";", "break", ";", "case", "StrictAlign", ":", "AllowsUnalignedMem", "=", "false", ";", "break", ";", "case", "NoStrictAlign", ":", "AllowsUnalignedMem", "=", "true", ";", "break", ";", "}", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", "?", "true", ":", "false", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";"], "ground_truth": ["break", ";"], "File": "ARMSubtarget71", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82144, "Length": 211, "Cover_Rate": 0.44142259414225943} {"Template_token": ["", "HasV8Ops", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "AllowsUnalignedMem", "=", "false", ";", "Thumb2DSP", "=", "false", ";"], "ground_truth": ["UseNaClTrap", "=", "false", ";"], "File": "ARMSubtarget72", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82145, "Length": 144, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";"], "ground_truth": ["HasCrypto", "=", "false", ";"], "File": "ARMSubtarget72", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82146, "Length": 72, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TT", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "", "+", "FS", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "if", "(", "!", "HasV6T2Ops", "&&", "hasThumb2", "(", ")", ")", "HasV4TOps", "=", "HasV5TOps", "=", "HasV5TEOps", "=", "HasV6Ops", "=", "HasV6T2Ops", "=", "true", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "computeIssueWidth", "(", ")", ";", "if", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "!", "isTargetDarwin", "(", ")", ")", "UseMovt", "=", "hasV6T2Ops", "(", ")", ";", "else", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "UseMovt", "=", "DarwinUseMOVT", "&&", "hasV6T2Ops", "(", ")", ";", "const", "Triple", "&", "T", "=", "getTargetTriple", "(", ")", ";", "SupportsTailCall", "=", "T", ".", "getOS", "(", ")", "==", "Triple", "::", "IOS", "&&", "!", "T", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";", "if", "(", "!", "StrictAlign", "&&", "hasV6Ops", "(", ")", "&&", "isTargetDarwin", "(", ")", ")", "AllowsUnalignedMem", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMSubtarget74", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82147, "Length": 208, "Cover_Rate": 0.46741573033707867} {"Template_token": ["", "UseInlineJumpTables", "=", "!", "NoInlineJumpTables", ";", "UseConstIslands", "=", "true", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";"], "ground_truth": ["AllowsUnalignedMem", "=", "false", ";"], "File": "ARMSubtarget75", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82148, "Length": 125, "Cover_Rate": 0.6218905472636815} {"Template_token": ["", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "{", "if", "(", "isTargetIOS", "(", ")", "&&", "TargetTriple", ".", "getArchName", "(", ")", ".", "endswith", "(", "", ")", ")", "CPUString", "=", "", ";", "else", "CPUString", "=", "", ";", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ".", "getTriple", "(", ")", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "", "+", "FS", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "if", "(", "!", "HasV6T2Ops", "&&", "hasThumb2", "(", ")", ")", "HasV4TOps", "=", "HasV5TOps", "=", "HasV5TEOps", "=", "HasV6Ops", "=", "HasV6MOps", "=", "HasV6T2Ops", "=", "true", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "(", "TargetTriple", ".", "getTriple", "(", ")", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "||", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "!", "isTargetIOS", "(", ")", ")", "{"], "ground_truth": ["IsR9Reserved", "=", "ReserveR9", ";"], "File": "ARMSubtarget75", "Func": "resetSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82149, "Length": 210, "Cover_Rate": 0.4976303317535545} {"Template_token": ["", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "", ";", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TT", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "", "+", "FS", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "if", "(", "!", "HasV6T2Ops", "&&", "hasThumb2", "(", ")", ")", "HasV4TOps", "=", "HasV5TOps", "=", "HasV5TEOps", "=", "HasV6Ops", "=", "HasV6T2Ops", "=", "true", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "computeIssueWidth", "(", ")", ";", "if", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "!", "isTargetDarwin", "(", ")", ")", "UseMovt", "=", "hasV6T2Ops", "(", ")", ";", "else", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "UseMovt", "=", "DarwinUseMOVT", "&&", "hasV6T2Ops", "(", ")", ";", "const", "Triple", "&", "T", "=", "getTargetTriple", "(", ")", ";", "SupportsTailCall", "=", "T", ".", "getOS", "(", ")", "==", "Triple", "::", "IOS", "&&", "!", "T", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";"], "ground_truth": ["if", "(", "!", "StrictAlign", "&&", "hasV6Ops", "(", ")", "&&", "isTargetDarwin", "(", ")", ")", "AllowsUnalignedMem", "=", "true", ";"], "File": "ARMSubtarget77", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82150, "Length": 219, "Cover_Rate": 0.49772727272727274} {"Template_token": ["", "bool", "hasVFP2", "(", ")", "const", "{"], "ground_truth": ["return", "HasVFP2", ";"], "File": "ARMSubtarget77", "Func": "hasVFP2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82151, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasVFP2", ";"], "ground_truth": ["}"], "File": "ARMSubtarget77", "Func": "hasVFP2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82152, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "HasV6MOps", "=", "false", ";", "HasV6KOps", "=", "false", ";", "HasV6T2Ops", "=", "false", ";", "HasV7Ops", "=", "false", ";", "HasV8Ops", "=", "false", ";", "HasV8_1aOps", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseInlineJumpTables", "=", "!", "NoInlineJumpTables", ";", "UseConstIslands", "=", "true", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";"], "ground_truth": ["HasT2ExtractPack", "=", "false", ";"], "File": "ARMSubtarget78", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82153, "Length": 117, "Cover_Rate": 0.5598086124401914} {"Template_token": ["", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";"], "ground_truth": ["HasMPExtension", "=", "false", ";"], "File": "ARMSubtarget78", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82154, "Length": 76, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "if", "(", "SubVer", ">=", "'7'", "&&", "SubVer", "<=", "'9'", ")", "{", "ArchVersion", "=", "V7A", ";", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "ArchVersion", "=", "V6", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchVersion", "=", "V6T2", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "ArchVersion", "=", "V5T", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchVersion", "=", "V5TE", ";", "}", "else", "if", "(", "SubVer", "==", "'4'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", ")", "ArchVersion", "=", "V4T", ";", "else", "ArchVersion", "=", "V4", ";", "}", "}", "if", "(", "ArchVersion", ">=", "V6T2", ")", "ThumbMode", "=", "Thumb2", ";"], "ground_truth": ["else", "if", "(", "ThumbMode", ">=", "Thumb2", ")", "ArchVersion", "=", "V6T2", ";"], "File": "ARMSubtarget79", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82155, "Length": 159, "Cover_Rate": 0.32448979591836735} {"Template_token": ["", "", "AK", "=", "", "(", "ArchName", ")", ";", "if", "(", "AK", "==", "", "::", "V7S", ")", "CPUString", "=", "", ";", "else", "if", "(", "AK", "==", "", "::", "V7K", ")", "CPUString", "=", "", ";", "}", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "std", "::", "string", "(", "FS", ")", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "{", "NoMovt", "=", "false", ";", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "", ")", ";", "}", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", "&&", "!", "hasMinSize", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "case", "CortexA17", ":", "case", "CortexA32", ":", "case", "CortexA35", ":", "case", "CortexA53", ":", "case", "CortexA55", ":", "case", "CortexA57", ":", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexA75", ":", "case", "CortexA76", ":", "case", "CortexA77", ":", "case", "CortexA78", ":", "case", "CortexR4", ":", "case", "CortexR4F", ":", "case", "CortexR5", ":", "case", "CortexR7", ":"], "ground_truth": ["case", "CortexM3", ":"], "File": "ARMSubtarget7", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82156, "Length": 442, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "bool", "isTargetDarwin", "(", ")", "const", "{", "return", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "Darwin", ";"], "ground_truth": ["}"], "File": "ARMSubtarget7", "Func": "isTargetDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82158, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "std", "::", "string", "(", "FS", ")", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "{", "NoMovt", "=", "false", ";", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "", ")", ";", "}", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", "&&", "!", "hasMinSize", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "case", "CortexA17", ":", "case", "CortexA32", ":", "case", "CortexA35", ":", "case", "CortexA53", ":", "case", "CortexA55", ":", "case", "CortexA57", ":", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexA75", ":", "case", "CortexA76", ":", "case", "CortexA77", ":", "case", "CortexA78", ":", "case", "CortexR4", ":", "case", "CortexR4F", ":", "case", "CortexR5", ":", "case", "CortexR7", ":", "case", "CortexM3", ":", "case", "CortexR52", ":", "case", "CortexX1", ":", "break", ";", "case", "Exynos", ":", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "MaxInterleaveFactor", "=", "", ";", "if", "(", "!", "isThumb", "(", ")", ")", "PrefLoopLogAlignment", "=", "", ";", "break", ";", "case", "Kryo", ":", "break", ";", "case", "Krait", ":", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";"], "ground_truth": ["case", "NeoverseN1", ":"], "File": "ARMSubtarget81", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82159, "Length": 456, "Cover_Rate": 0.8014059753954306} {"Template_token": ["", "", "AK", "=", "", "(", "ArchName", ")", ";", "if", "(", "AK", "==", "", "::", "V7S", ")", "CPUString", "=", "", ";", "else", "if", "(", "AK", "==", "", "::", "V7K", ")", "CPUString", "=", "", ";", "}", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "std", "::", "string", "(", "FS", ")", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "{", "NoMovt", "=", "false", ";", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "", ")", ";", "}", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", "&&", "!", "hasMinSize", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "case", "CortexA17", ":", "case", "CortexA32", ":", "case", "CortexA35", ":", "case", "CortexA53", ":", "case", "CortexA55", ":", "case", "CortexA57", ":", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexA75", ":", "case", "CortexA76", ":", "case", "CortexA77", ":", "case", "CortexA78", ":", "case", "CortexR4", ":", "case", "CortexR4F", ":", "case", "CortexR5", ":", "case", "CortexR7", ":", "case", "CortexM3", ":", "case", "CortexR52", ":", "case", "CortexX1", ":", "break", ";", "case", "Exynos", ":", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "MaxInterleaveFactor", "=", "", ";", "if", "(", "!", "isThumb", "(", ")", ")", "PrefLoopLogAlignment", "=", "", ";", "break", ";", "case", "Kryo", ":", "break", ";", "case", "Krait", ":", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "NeoverseN1", ":", "break", ";", "case", "Swift", ":", "MaxInterleaveFactor", "=", "", ";", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";"], "ground_truth": ["PreISelOperandLatencyAdjustment", "=", "", ";"], "File": "ARMSubtarget81", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82160, "Length": 508, "Cover_Rate": 0.8927943760984183} {"Template_token": ["", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "ReserveR9", "=", "false", ";", "NoMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasFullFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRetAddrStack", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "Has8MSecExt", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";"], "ground_truth": ["HasRAS", "=", "false", ";"], "File": "ARMSubtarget84", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82161, "Length": 112, "Cover_Rate": 0.3957597173144876} {"Template_token": ["", "HasV6Ops", "=", "false", ";", "HasV6MOps", "=", "false", ";", "HasV6T2Ops", "=", "false", ";", "HasV7Ops", "=", "false", ";", "HasV8Ops", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseInlineJumpTables", "=", "!", "NoInlineJumpTables", ";", "UseConstIslands", "=", "true", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";"], "ground_truth": ["HasThumb2", "=", "false", ";"], "File": "ARMSubtarget86", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82162, "Length": 77, "Cover_Rate": 0.38308457711442784} {"Template_token": ["", "case", "Triple", "::", "Android", ":", "case", "Triple", "::", "EABI", ":", "case", "Triple", "::", "EABIHF", ":", "case", "Triple", "::", "GNUEABI", ":", "case", "Triple", "::", "GNUEABIHF", ":", "TargetABI", "=", "_ABI_AAPCS", ";", "break", ";", "default", ":", "if", "(", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", "||", "(", "TargetTriple", ".", "isOSBinFormatMachO", "(", ")", "&&", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "UnknownOS", ")", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "else", "TargetABI", "=", "_ABI_APCS", ";", "break", ";", "}", "}", "if", "(", "isTargetWindows", "(", ")", ")", "{", "TargetABI", "=", "_ABI_AAPCS", ";", "No", "=", "true", ";", "}", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "isTargetMachO", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "isTargetIOS", "(", ")", "||", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "}", "if", "(", "isTargetNaCl", "(", ")", ")", "{", "IsR9Reserved", "=", "true", ";", "UseMovt", "=", "true", ";", "UseInlineJumpTables", "=", "false", ";", "UseConstIslands", "=", "false", ";", "}", "switch", "(", "Align", ")", "{", "case", "DefaultAlign", ":", "AllowsUnalignedMem", "=", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "(", "isTargetMachO", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", ";", "if", "(", "isThumb1Only", "(", ")", "&&", "isMClass", "(", ")", ")", "AllowsUnalignedMem", "=", "false", ";", "break", ";", "case", "StrictAlign", ":", "AllowsUnalignedMem", "=", "false", ";"], "ground_truth": ["break", ";"], "File": "ARMSubtarget86", "Func": "resetSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82163, "Length": 263, "Cover_Rate": 0.5239043824701195} {"Template_token": ["", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "", "+", "FS", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "TargetABI", "==", "_ABI_UNKNOWN", ")", "{", "switch", "(", "TargetTriple", ".", "getEnvironment", "(", ")", ")", "{", "case", "Triple", "::", "Android", ":", "case", "Triple", "::", "EABI", ":", "case", "Triple", "::", "EABIHF", ":", "case", "Triple", "::", "GNUEABI", ":", "case", "Triple", "::", "GNUEABIHF", ":", "TargetABI", "=", "_ABI_AAPCS", ";", "break", ";", "default", ":", "if", "(", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", "||", "(", "TargetTriple", ".", "isOSBinFormatMachO", "(", ")", "&&", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "UnknownOS", ")", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "else", "TargetABI", "=", "_ABI_APCS", ";", "break", ";", "}", "}", "if", "(", "isTargetWindows", "(", ")", ")", "{", "TargetABI", "=", "_ABI_AAPCS", ";", "No", "=", "true", ";", "}", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "isTargetMachO", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "isTargetIOS", "(", ")", "||", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "}", "if", "(", "isTargetNaCl", "(", ")", ")", "{", "IsR9Reserved", "=", "true", ";", "UseMovt", "=", "true", ";", "UseInlineJumpTables", "=", "false", ";", "UseConstIslands", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMSubtarget86", "Func": "resetSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82164, "Length": 268, "Cover_Rate": 0.5338645418326693} {"Template_token": ["", "NoMovt", "=", "false", ";", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "", ")", ";", "}", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":"], "ground_truth": ["break", ";"], "File": "ARMSubtarget87", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82165, "Length": 203, "Cover_Rate": 0.37453874538745385} {"Template_token": ["", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "case", "CortexA17", ":", "case", "CortexA32", ":", "case", "CortexA35", ":", "case", "CortexA53", ":", "case", "CortexA57", ":", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexR4", ":", "case", "CortexR4F", ":", "case", "CortexR5", ":", "case", "CortexR7", ":", "case", "CortexM3", ":", "case", "ExynosM1", ":", "break", ";", "case", "Krait", ":", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "Swift", ":", "MaxInterleaveFactor", "=", "", ";", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMSubtarget88", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82166, "Length": 195, "Cover_Rate": 0.4391891891891892} {"Template_token": ["", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", "&&", "!", "hasMinSize", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "case", "CortexA17", ":", "case", "CortexA32", ":", "case", "CortexA35", ":", "case", "CortexA53", ":", "case", "CortexA55", ":", "case", "CortexA57", ":", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexA75", ":", "case", "CortexA76", ":", "case", "CortexA77", ":", "case", "CortexA78", ":", "case", "CortexA78C", ":", "case", "CortexA710", ":", "case", "CortexR4", ":", "case", "CortexR4F", ":", "case", "CortexR5", ":", "case", "CortexR7", ":", "case", "CortexM3", ":", "case", "CortexM7", ":", "case", "CortexR52", ":", "case", "CortexX1", ":", "break", ";", "case", "Exynos", ":", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "MaxInterleaveFactor", "=", "", ";", "if", "(", "!", "isThumb", "(", ")", ")", "PrefLoopLogAlignment", "=", "", ";", "break", ";", "case", "Kryo", ":", "break", ";", "case", "Krait", ":", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "NeoverseN1", ":", "case", "NeoverseN2", ":", "case", "NeoverseV1", ":", "break", ";", "case", "Swift", ":", "MaxInterleaveFactor", "=", "", ";"], "ground_truth": ["LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";"], "File": "ARMSubtarget93", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82167, "Length": 286, "Cover_Rate": 0.4897260273972603} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ",", "bool", "MinSize", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "UseMulOps", "(", "UseFusedMulOps", ")", ",", "ReservedGPRegisters", "(", "", ".", "getNumRegs", "(", ")", ")", ",", "CPUString", "(", "CPU", ")", ",", "OptMinSize", "(", "MinSize", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "LegalizerInfo", "(", "*", "this", ")", ")", ";"], "ground_truth": ["auto", "*", "RBI", "=", "new", "RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ";"], "File": "ARMSubtarget94", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82168, "Length": 192, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", "||", "(", "isTargetMachO", "(", ")", "&&", "!", "HasV6Ops", ")", ")", "ReservedGPRegisters", ".", "set", "(", "", ")", ";", "const", "int", "restFP", "=", "(", "useR7AsFramePointer", "(", ")", ")", "?", "", ":", "", ";", "if", "(", "isGPRegisterReserved", "(", "restFP", ")", ")", "report_fatal_error", "(", "", "+", "std", "::", "to_string", "(", "restFP", ")", "+", "", ")", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "case", "CortexA17", ":", "case", "CortexA32", ":", "case", "CortexA35", ":", "case", "CortexA53", ":", "case", "CortexA55", ":", "case", "CortexA57", ":", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexA75", ":", "case", "CortexA76", ":", "case", "CortexR4", ":", "case", "CortexR4F", ":", "case", "CortexR5", ":", "case", "CortexR7", ":", "case", "CortexM3", ":", "case", "CortexR52", ":", "break", ";", "case", "Exynos", ":", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "MaxInterleaveFactor", "=", "", ";", "if", "(", "!", "isThumb", "(", ")", ")", "PrefLoopLogAlignment", "=", "", ";", "break", ";", "case", "Kryo", ":", "break", ";", "case", "Krait", ":", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "NeoverseN1", ":", "break", ";", "case", "Swift", ":", "MaxInterleaveFactor", "=", "", ";", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "PreISelOperandLatencyAdjustment", "=", "", ";"], "ground_truth": ["PartialUpdateClearance", "=", "", ";"], "File": "ARMSubtarget94", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82169, "Length": 285, "Cover_Rate": 0.4789915966386555} {"Template_token": ["", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "IsMClass", "=", "false", ";", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "AllowsUnalignedMem", "=", "false", ";", "Thumb2DSP", "=", "false", ";", "UseNaClTrap", "=", "false", ";"], "ground_truth": ["UnsafeFPMath", "=", "false", ";"], "File": "ARMSubtarget96", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82170, "Length": 128, "Cover_Rate": 0.7441860465116279} {"Template_token": ["", "void", "Subtarget", "::", "initializeEnvironment", "(", ")", "{", "HasV4TOps", "=", "false", ";", "HasV5TOps", "=", "false", ";", "HasV5TEOps", "=", "false", ";", "HasV6Ops", "=", "false", ";", "HasV6T2Ops", "=", "false", ";", "HasV7Ops", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "IsMClass", "=", "false", ";", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";"], "ground_truth": ["HasHardwareDivide", "=", "false", ";"], "File": "ARMSubtarget96", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82171, "Length": 111, "Cover_Rate": 0.6453488372093024} {"Template_token": ["", "if", "(", "disablePostRAScheduler", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "!", "isThumb1Only", "(", ")", ";"], "File": "ARMSubtarget", "Func": "enablePostRAScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82176, "Length": 15, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "Subtarget", "::", "enablePostRAScheduler", "(", ")", "const", "{", "if", "(", "disablePostRAScheduler", "(", ")", ")", "return", "false", ";", "return", "!", "isThumb1Only", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "enablePostRAScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82177, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "return", "InstSelector", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "getInstructionSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82180, "Length": 8, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "return", "Legalizer", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "getLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82183, "Length": 8, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "unsigned", "Subtarget", "::", "getMispredictionPenalty", "(", ")", "const", "{", "return", "SchedModel", ".", "MispredictPenalty", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "getMispredictionPenalty", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82184, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getPrefLoopAlignment", "(", ")", "const", "{", "return", "PrefLoopAlignment", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "getPrefLoopAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82186, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "RegBankInfo", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "getRegBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82188, "Length": 8, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "const", "RegisterBankInfo", "*", "Subtarget", "::", "getRegBankInfo", "(", ")", "const", "{"], "ground_truth": ["return", "RegBankInfo", ".", "get", "(", ")", ";"], "File": "ARMSubtarget", "Func": "getRegBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82189, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "UseSjLjEH", "=", "(", "isTargetDarwin", "(", ")", "&&", "!", "isTargetWatchABI", "(", ")", "&&", "Options", ".", "ExceptionModel", "==", "ExceptionHandling", "::", "None", ")", "||", "Options", ".", "ExceptionModel", "==", "ExceptionHandling", "::", "SjLj", ";", "assert", "(", "(", "!", "TM", ".", "getMCAsmInfo", "(", ")", "||", "(", "TM", ".", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "SjLj", ")", "==", "UseSjLjEH", ")", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82190, "Length": 62, "Cover_Rate": 0.8985507246376812} {"Template_token": ["", "Subtarget", "&", "STI", "=", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ";", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "STI", ")", ";", "return", "new", "FrameLowering", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "initializeFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82191, "Length": 38, "Cover_Rate": 0.7450980392156863} {"Template_token": ["", "initSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "return", "*", "this", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "initializeSubtargetDependencies", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82192, "Length": 12, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";"], "ground_truth": ["case", "CortexA9", ":"], "File": "ARMSubtarget", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82193, "Length": 176, "Cover_Rate": 0.33587786259541985} {"Template_token": ["", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "case", "CortexA17", ":", "case", "CortexA32", ":", "case", "CortexA35", ":", "case", "CortexA53", ":", "case", "CortexA55", ":", "case", "CortexA57", ":", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexA75", ":", "case", "CortexR4", ":", "case", "CortexR4F", ":", "case", "CortexR5", ":", "case", "CortexR7", ":", "case", "CortexM3", ":", "case", "CortexR52", ":", "break", ";", "case", "Exynos", ":", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "MaxInterleaveFactor", "=", "", ";", "if", "(", "!", "isThumb", "(", ")", ")", "PrefLoopAlignment", "=", "", ";", "break", ";", "case", "Kryo", ":", "break", ";", "case", "Krait", ":", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "Swift", ":"], "ground_truth": ["MaxInterleaveFactor", "=", "", ";"], "File": "ARMSubtarget", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82194, "Length": 300, "Cover_Rate": 0.5725190839694656} {"Template_token": ["", "return", "TM", ".", "TargetABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS16", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "isAAPCS16_ABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82195, "Length": 10, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "bool", "Subtarget", "::", "isAAPCS16_ABI", "(", ")", "const", "{", "assert", "(", "TM", ".", "TargetABI", "!=", "BaseTargetMachine", "::", "_ABI_UNKNOWN", ")", ";", "return", "TM", ".", "TargetABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS16", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "isAAPCS16_ABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82196, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "Subtarget", "::", "isAAPCS_ABI", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "TM", ".", "TargetABI", "!=", "BaseTargetMachine", "::", "_ABI_UNKNOWN", ")", ";"], "File": "ARMSubtarget", "Func": "isAAPCS_ABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82197, "Length": 19, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "return", "TM", ".", "TargetABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS", "||", "TM", ".", "TargetABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS16", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "isAAPCS_ABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82198, "Length": 18, "Cover_Rate": 0.4864864864864865} {"Template_token": ["", "bool", "Subtarget", "::", "isAPCS_ABI", "(", ")", "const", "{", "assert", "(", "TM", ".", "TargetABI", "!=", "BaseTargetMachine", "::", "_ABI_UNKNOWN", ")", ";", "return", "TM", ".", "TargetABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "isAPCS_ABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82199, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "Subtarget", "::", "isGVIndirectSymbol", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{"], "ground_truth": ["if", "(", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "return", "true", ";"], "File": "ARMSubtarget", "Func": "isGVIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82201, "Length": 32, "Cover_Rate": 0.49230769230769234} {"Template_token": ["", "bool", "Subtarget", "::", "isGVInGOT", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "return", "isTargetELF", "(", ")", "&&", "TM", ".", "isPositionIndependent", "(", ")", "&&", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "isGVInGOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82202, "Length": 39, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isTargetELF", "(", ")", "&&", "TM", ".", "isPositionIndependent", "(", ")", "&&", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "isGVInGOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82203, "Length": 27, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "return", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "ROPI", "||", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "ROPI_RWPI", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "isROPI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82204, "Length": 22, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "return", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "ROPI", "||", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "ROPI_RWPI", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "isROPI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82205, "Length": 22, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "return", "TM", ".", "isTargetHardFloat", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "isTargetHardFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82208, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "return", "hasV6Ops", "(", ")", "&&", "hasOps", "(", ")", "&&", "!", "isTargetWindows", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "isXRaySupported", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82211, "Length": 15, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "bool", "useAA", "(", ")", "const", "override", "{"], "ground_truth": ["return", "UseAA", ";"], "File": "ARMSubtarget", "Func": "useAA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82212, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "bool", "useAA", "(", ")", "const", "override", "{"], "ground_truth": ["return", "UseAA", ";"], "File": "ARMSubtarget", "Func": "useAA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82213, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "!", "NoMovt", "&&", "hasV8MBaselineOps", "(", ")", "&&", "(", "isTargetWindows", "(", ")", "||", "!", "MF", ".", "getFunction", "(", ")", ".", "optForMinSize", "(", ")", "||", "genExecuteOnly", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "useMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82215, "Length": 30, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "bool", "Subtarget", "::", "useMovt", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "NoMovt", "&&", "hasV8MBaselineOps", "(", ")", "&&", "(", "isTargetWindows", "(", ")", "||", "!", "MF", ".", "getFunction", "(", ")", ".", "optForMinSize", "(", ")", "||", "genExecuteOnly", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "useMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82216, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isTargetWatchABI", "(", ")", "||", "(", "useWideStrideVFP", "(", ")", "&&", "!", "MF", ".", "getFunction", "(", ")", ".", "optForMinSize", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget", "Func": "useStride4VFPs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82217, "Length": 23, "Cover_Rate": 0.6571428571428571} {"Template_token": ["", "NeedsSet", "=", "false", ";", "HasLEB128", "=", "true", ";", "AbsoluteDebugSectionOffsets", "=", "true", ";", "CStringSection", "=", "", ";", "PrivateGlobalPrefix", "=", "", ";", "WeakRefDirective", "=", "", ";", "SetDirective", "=", "", ";", "DwarfRequiresFrameSection", "=", "false", ";", "DwarfAbbrevSection", "=", "", ";", "DwarfInfoSection", "=", "", ";", "DwarfLineSection", "=", "", ";", "DwarfFrameSection", "=", "", ";", "DwarfPubNamesSection", "=", "", ";", "DwarfPubTypesSection", "=", "", ";", "DwarfStrSection", "=", "", ";", "DwarfLocSection", "=", "", ";", "DwarfARangesSection", "=", "", ";"], "ground_truth": ["DwarfRangesSection", "=", "", ";"], "File": "ARMTargetAsmInfo1", "Func": "ARMELFTargetAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82219, "Length": 72, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "CStringSection", "=", "", ";", "PrivateGlobalPrefix", "=", "", ";", "WeakRefDirective", "=", "", ";", "SetDirective", "=", "", ";", "DwarfRequiresFrameSection", "=", "false", ";", "DwarfAbbrevSection", "=", "", ";", "DwarfInfoSection", "=", "", ";", "DwarfLineSection", "=", "", ";", "DwarfFrameSection", "=", "", ";", "DwarfPubNamesSection", "=", "", ";", "DwarfPubTypesSection", "=", "", ";", "DwarfStrSection", "=", "", ";", "DwarfLocSection", "=", "", ";", "DwarfARangesSection", "=", "", ";"], "ground_truth": ["DwarfRangesSection", "=", "", ";"], "File": "ARMTargetAsmInfo1", "Func": "ARMELFTargetAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82220, "Length": 60, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "BaseTAI", "::", "ConstantPoolSection", "=", "", ";", "BaseTAI", "::", "COMMDirectiveTakesAlignment", "=", "false", ";", "BaseTAI", "::", "InlineAsmStart", "=", "", ";", "BaseTAI", "::", "InlineAsmEnd", "=", "", ";"], "ground_truth": ["BaseTAI", "::", "LCOMMDirective", "=", "", ";"], "File": "ARMTargetAsmInfo1", "Func": "ARMTargetAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82221, "Length": 30, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "unsigned", "count", "=", "", ";", "while", "(", "*", "p", "&&", "isspace", "(", "*", "p", ")", "&&", "*", "p", "!=", "'\\n'", ")", "p", "++", ";", "count", "++", ";", "while", "(", "*", "p", "&&", "*", "p", "!=", "'\\n'", "&&", "strncmp", "(", "p", ",", "BaseTAI", "::", "CommentString", ",", "strlen", "(", "BaseTAI", "::", "CommentString", ")", ")", "!=", "", ")", "{"], "ground_truth": ["if", "(", "*", "p", "==", "','", ")", "count", "++", ";"], "File": "ARMTargetAsmInfo1", "Func": "countArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82222, "Length": 66, "Cover_Rate": 0.7415730337078652} {"Template_token": ["", "unsigned", "count", "=", "", ";", "while", "(", "*", "p", "&&", "isspace", "(", "*", "p", ")", "&&", "*", "p", "!=", "'\\n'", ")", "p", "++", ";", "count", "++", ";", "while", "(", "*", "p", "&&", "*", "p", "!=", "'\\n'", "&&", "strncmp", "(", "p", ",", "BaseTAI", "::", "CommentString", ",", "strlen", "(", "BaseTAI", "::", "CommentString", ")", ")", "!=", "", ")", "{"], "ground_truth": ["if", "(", "*", "p", "==", "','", ")", "count", "++", ";"], "File": "ARMTargetAsmInfo1", "Func": "countArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82223, "Length": 66, "Cover_Rate": 0.7415730337078652} {"Template_token": ["", "while", "(", "*", "p", "&&", "isspace", "(", "*", "p", ")", "&&", "*", "p", "!=", "'\\n'", ")", "p", "++", ";", "if", "(", "!", "*", "p", "||", "*", "p", "!=", "'\\\"'", ")", "return", "count", ";", "while", "(", "*", "++", "p", "&&", "*", "p", "!=", "'\\\"'", ")", "count", "++", ";", "return", "count", ";"], "ground_truth": ["}"], "File": "ARMTargetAsmInfo1", "Func": "countString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82224, "Length": 51, "Cover_Rate": 0.7183098591549296} {"Template_token": ["", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "SjLj", ";", "AbsoluteEHSectionOffsets", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetAsmInfo", "Func": "ARMDarwinTargetAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82227, "Length": 15, "Cover_Rate": 0.40540540540540543} {"Template_token": ["", "Data64bitsDirective", "=", "", ";", "CommentString", "=", "", ";", "COMMDirectiveTakesAlignment", "=", "false", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "SjLj", ";"], "ground_truth": ["AbsoluteEHSectionOffsets", "=", "false", ";"], "File": "ARMTargetAsmInfo", "Func": "ARMDarwinTargetAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82228, "Length": 26, "Cover_Rate": 0.7027027027027027} {"Template_token": ["", "CommentString", "=", "", ";", "COMMDirectiveTakesAlignment", "=", "false", ";", "NeedsSet", "=", "false", ";", "HasLEB128", "=", "true", ";", "AbsoluteDebugSectionOffsets", "=", "true", ";", "PrivateGlobalPrefix", "=", "", ";", "WeakRefDirective", "=", "", ";", "SetDirective", "=", "", ";", "LCOMMDirective", "=", "", ";", "DwarfRequiresFrameSection", "=", "false", ";"], "ground_truth": ["SupportsDebugInformation", "=", "true", ";"], "File": "ARMTargetAsmInfo", "Func": "ARMELFTargetAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82229, "Length": 44, "Cover_Rate": 0.7457627118644068} {"Template_token": ["", "HasLEB128", "=", "true", ";", "AbsoluteDebugSectionOffsets", "=", "true", ";", "PrivateGlobalPrefix", "=", "", ";", "WeakRefDirective", "=", "", ";", "SetDirective", "=", "", ";", "LCOMMDirective", "=", "", ";"], "ground_truth": ["DwarfRequiresFrameSection", "=", "false", ";"], "File": "ARMTargetAsmInfo", "Func": "ARMELFTargetAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82230, "Length": 28, "Cover_Rate": 0.4745762711864407} {"Template_token": ["", "static", "Target", "TheBETarget", ";"], "ground_truth": ["return", "TheBETarget", ";"], "File": "ARMTargetInfo (2)", "Func": "getTheARMBETarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82231, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "static", "Target", "TheBETarget", ";"], "ground_truth": ["return", "TheBETarget", ";"], "File": "ARMTargetInfo (2)", "Func": "getTheARMBETarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82232, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "static", "Target", "TheLETarget", ";", "return", "TheLETarget", ";"], "ground_truth": ["}"], "File": "ARMTargetInfo (2)", "Func": "getTheARMLETarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82233, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "Target", "&", "llvm", "::", "getTheThumbBETarget", "(", ")", "{", "static", "Target", "TheThumbBETarget", ";"], "ground_truth": ["return", "TheThumbBETarget", ";"], "File": "ARMTargetInfo (2)", "Func": "getTheThumbBETarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82234, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "static", "Target", "TheThumbLETarget", ";", "return", "TheThumbLETarget", ";"], "ground_truth": ["}"], "File": "ARMTargetInfo (2)", "Func": "getTheThumbLETarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82235, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "void", "LLVMInitializeTargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "arm", ",", "true", ">", "X", "(", "getTheLETarget", "(", ")", ",", "", ",", "", ",", "", ")", ";", "RegisterTarget", "<", "Triple", "::", "armeb", ",", "true", ">", "Y", "(", "getTheBETarget", "(", ")", ",", "", ",", "", ",", "", ")", ";"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "thumb", ",", "true", ">", "A", "(", "getTheThumbLETarget", "(", ")", ",", "", ",", "", ",", "", ")", ";"], "File": "ARMTargetInfo (2)", "Func": "LLVMInitializeARMTargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82236, "Length": 68, "Cover_Rate": 0.7555555555555555} {"Template_token": ["", "RegisterTarget", "<", "Triple", "::", "armeb", ",", "true", ">", "Y", "(", "getTheBETarget", "(", ")", ",", "", ",", "", ",", "", ")", ";", "RegisterTarget", "<", "Triple", "::", "thumb", ",", "true", ">", "A", "(", "getTheThumbLETarget", "(", ")", ",", "", ",", "", ",", "", ")", ";"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "thumbeb", ",", "true", ">", "B", "(", "getTheThumbBETarget", "(", ")", ",", "", ",", "", ",", "", ")", ";"], "File": "ARMTargetInfo11", "Func": "LLVMInitializeARMTargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82237, "Length": 63, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "RegisterTarget", "<", "Triple", "::", "arm", ",", "true", ">", "X", "(", "getTheLETarget", "(", ")", ",", "", ",", "", ")", ";", "RegisterTarget", "<", "Triple", "::", "armeb", ",", "true", ">", "Y", "(", "getTheBETarget", "(", ")", ",", "", ",", "", ")", ";"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "thumb", ",", "true", ">", "A", "(", "getTheThumbLETarget", "(", ")", ",", "", ",", "", ")", ";"], "File": "ARMTargetInfo14", "Func": "LLVMInitializeARMTargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82238, "Length": 57, "Cover_Rate": 0.6951219512195121} {"Template_token": ["", "RegisterTarget", "<", "Triple", "::", "arm", ",", "true", ">", "X", "(", "getTheLETarget", "(", ")", ",", "", ",", "", ")", ";", "RegisterTarget", "<", "Triple", "::", "armeb", ",", "true", ">", "Y", "(", "getTheBETarget", "(", ")", ",", "", ",", "", ")", ";", "RegisterTarget", "<", "Triple", "::", "thumb", ",", "true", ">", "A", "(", "getTheThumbLETarget", "(", ")", ",", "", ",", "", ")", ";", "RegisterTarget", "<", "Triple", "::", "thumbeb", ",", "true", ">", "B", "(", "getTheThumbBETarget", "(", ")", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetInfo14", "Func": "LLVMInitializeARMTargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82239, "Length": 77, "Cover_Rate": 0.9390243902439024} {"Template_token": ["", "RegisterTarget", "<", "Triple", "::", "thumb", ",", "true", ">", "Y", "(", "TheThumbTarget", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetInfo15", "Func": "LLVMInitializeARMTargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82240, "Length": 18, "Cover_Rate": 0.45} {"Template_token": ["", "void", "MCLDInitializeLDTargetInfo", "(", ")", "{"], "ground_truth": ["mcld", "::", "RegisterTarget", "<", "llvm", "::", "Triple", "::", "arm", ">", "X", "(", "TheTarget", ",", "", ")", ";"], "File": "ARMTargetInfo20", "Func": "MCLDInitializeARMLDTargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82242, "Length": 22, "Cover_Rate": 0.55} {"Template_token": ["", "void", "LLVMInitializeTargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "arm", ",", "true", ">", "X", "(", "TheLETarget", ",", "", ",", "", ")", ";", "RegisterTarget", "<", "Triple", "::", "armeb", ",", "true", ">", "Y", "(", "TheBETarget", ",", "", ",", "", ")", ";", "RegisterTarget", "<", "Triple", "::", "thumb", ",", "true", ">", "A", "(", "TheThumbLETarget", ",", "", ",", "", ")", ";", "RegisterTarget", "<", "Triple", "::", "thumbeb", ",", "true", ">", "B", "(", "TheThumbBETarget", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetInfo", "Func": "LLVMInitializeARMTargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82244, "Length": 74, "Cover_Rate": 1.0} {"Template_token": ["", "RegisterTarget", "<", "Triple", "::", "thumb", ",", "true", ">", "A", "(", "TheThumbLETarget", ",", "", ",", "", ")", ";", "RegisterTarget", "<", "Triple", "::", "thumbeb", ",", "true", ">", "B", "(", "TheThumbBETarget", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetInfo", "Func": "LLVMInitializeARMTargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82245, "Length": 35, "Cover_Rate": 0.47297297297297297} {"Template_token": ["", "addPass", "(", "createUnpackMachineBundles", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{"], "ground_truth": ["return", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "isThumb2", "(", ")", ";"], "File": "ARMTargetMachine (2)1", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82248, "Length": 31, "Cover_Rate": 0.4189189189189189} {"Template_token": ["", "bool", "PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "||", "EnableGlobalMerge", "==", "cl", "::", "BOU_TRUE", ")", "{", "bool", "OnlyOptimizeForSize", "=", "(", "TM", "->", "getOptLevel", "(", ")", "<", "CodeGenOpt", "::", "Aggressive", ")", "&&", "(", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", ";", "bool", "MergeExternalByDefault", "=", "!", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSBinFormatMachO", "(", ")", ";", "addPass", "(", "createGlobalMergePass", "(", "TM", ",", "", ",", "OnlyOptimizeForSize", ",", "MergeExternalByDefault", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)1", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82249, "Length": 86, "Cover_Rate": 0.9555555555555556} {"Template_token": ["", "if", "(", "EnableLoadStoreOpt", ")", "addPass", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";"], "ground_truth": ["if", "(", "!", "DisableA15SDOptimization", ")", "addPass", "(", "createA15SDOptimizerPass", "(", ")", ")", ";"], "File": "ARMTargetMachine (2)1", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82250, "Length": 24, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{"], "ground_truth": ["addPass", "(", "createThumb2SizeReductionPass", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{"], "File": "ARMTargetMachine (2)1", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82251, "Length": 42, "Cover_Rate": 0.302158273381295} {"Template_token": ["", "void", "ThumbBETargetMachine", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)1", "Func": "anchor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82252, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "ThumbBETargetMachine", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)1", "Func": "anchor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82253, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "BETargetMachine", "::", "BETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)1", "Func": "ARMBETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82254, "Length": 63, "Cover_Rate": 1.0} {"Template_token": ["", "BETargetMachine", "::", "BETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)1", "Func": "ARMBETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82255, "Length": 63, "Cover_Rate": 1.0} {"Template_token": ["", "LETargetMachine", "::", "LETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)1", "Func": "ARMLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82256, "Length": 63, "Cover_Rate": 1.0} {"Template_token": ["", "LETargetMachine", "::", "LETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)1", "Func": "ARMLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82257, "Length": 63, "Cover_Rate": 1.0} {"Template_token": ["", "PassConfig", "(", "BaseTargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)1", "Func": "ARMPassConfig", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82258, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "PassConfig", "(", "BaseTargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)1", "Func": "ARMPassConfig", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82259, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "isLittle", ")", "{", "initAsmInfo", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")", "+", "", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)1", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82260, "Length": 93, "Cover_Rate": 1.0} {"Template_token": ["", "Ret", "+=", "", ";", "if", "(", "ABI", "!=", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "else", "if", "(", "ABI", "!=", "BaseTargetMachine", "::", "_ABI_AAPCS16", ")", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "if", "(", "TT", ".", "isOSNaCl", "(", ")", "||", "ABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS16", ")", "Ret", "+=", "", ";"], "ground_truth": ["else", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS", ")", "Ret", "+=", "", ";"], "File": "ARMTargetMachine (2)1", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82261, "Length": 92, "Cover_Rate": 0.5575757575757576} {"Template_token": ["", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "TT", ")", ";", "Ret", "+=", "", ";", "if", "(", "ABI", "!=", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "else", "if", "(", "ABI", "!=", "BaseTargetMachine", "::", "_ABI_AAPCS16", ")", "Ret", "+=", "", ";"], "ground_truth": ["Ret", "+=", "", ";"], "File": "ARMTargetMachine (2)1", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82262, "Length": 66, "Cover_Rate": 0.4} {"Template_token": ["", "return", "new", "PassConfig", "(", "this", ",", "PM", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)1", "Func": "createPassConfig", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82263, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "TargetPassConfig", "*", "BaseTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{"], "ground_truth": ["return", "new", "PassConfig", "(", "this", ",", "PM", ")", ";"], "File": "ARMTargetMachine (2)1", "Func": "createPassConfig", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82264, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "TargetLoweringObjectFile", ">", "createTLOF", "(", "const", "Triple", "&", "TT", ")", "{", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "make_unique", "<", "TargetLoweringObjectFileMachO", ">", "(", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "return", "make_unique", "<", "TargetLoweringObjectFileCOFF", ">", "(", ")", ";"], "ground_truth": ["return", "make_unique", "<", "ElfTargetObjectFile", ">", "(", ")", ";"], "File": "ARMTargetMachine (2)1", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82265, "Length": 55, "Cover_Rate": 0.9821428571428571} {"Template_token": ["", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "make_unique", "<", "TargetLoweringObjectFileMachO", ">", "(", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "return", "make_unique", "<", "TargetLoweringObjectFileCOFF", ">", "(", ")", ";", "return", "make_unique", "<", "ElfTargetObjectFile", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)1", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82266, "Length": 41, "Cover_Rate": 0.7321428571428571} {"Template_token": ["", "return", "getTM", "<", "BaseTargetMachine", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)1", "Func": "getARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82267, "Length": 9, "Cover_Rate": 0.5625} {"Template_token": ["", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "bool", "SoftFloat", "=", "F", ".", "hasFnAttribute", "(", "", ")", "&&", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ";", "if", "(", "SoftFloat", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "]", ";"], "File": "ARMTargetMachine (2)1", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82269, "Length": 77, "Cover_Rate": 0.4301675977653631} {"Template_token": ["", "TargetIRAnalysis", "BaseTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "TTIImpl", "(", "this", ",", "F", ")", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "ARMTargetMachine (2)1", "Func": "getTargetIRAnalysis", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82270, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "void", "LLVMInitializeTarget", "(", ")", "{", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "TheLETarget", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "TheBETarget", ")", ";"], "ground_truth": ["RegisterTargetMachine", "<", "ThumbLETargetMachine", ">", "A", "(", "TheThumbLETarget", ")", ";"], "File": "ARMTargetMachine (2)1", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82271, "Length": 32, "Cover_Rate": 0.7619047619047619} {"Template_token": ["", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "TheBETarget", ")", ";"], "ground_truth": ["RegisterTargetMachine", "<", "ThumbLETargetMachine", ">", "A", "(", "TheThumbLETarget", ")", ";"], "File": "ARMTargetMachine (2)1", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82272, "Length": 18, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "ThumbBETargetMachine", "::", "ThumbBETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "ThumbTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)1", "Func": "ThumbBETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82273, "Length": 63, "Cover_Rate": 1.0} {"Template_token": ["", "ThumbBETargetMachine", "::", "ThumbBETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "ThumbTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)1", "Func": "ThumbBETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82274, "Length": 63, "Cover_Rate": 1.0} {"Template_token": ["", "ThumbLETargetMachine", "::", "ThumbLETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "ThumbTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)1", "Func": "ThumbLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82275, "Length": 63, "Cover_Rate": 1.0} {"Template_token": ["", "ThumbLETargetMachine", "::", "ThumbLETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "ThumbTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)1", "Func": "ThumbLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82276, "Length": 63, "Cover_Rate": 1.0} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "isLittle", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "ARMTargetMachine (2)1", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82278, "Length": 69, "Cover_Rate": 0.9857142857142858} {"Template_token": ["", "BaseTargetMachine", "::", "~", "BaseTargetMachine", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)1", "Func": "~ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82279, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "BaseTargetMachine", "::", "~", "BaseTargetMachine", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)1", "Func": "~ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82280, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)", "Func": "getObjFileLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82281, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{"], "ground_truth": ["return", "TLOF", ".", "get", "(", ")", ";"], "File": "ARMTargetMachine (2)", "Func": "getObjFileLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82282, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "return", "isLittle", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)", "Func": "isLittleEndian", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82283, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", "||", "(", "TargetTriple", ".", "isOSBinFormatMachO", "(", ")", "&&", "TargetTriple", ".", "getSubArch", "(", ")", "==", "Triple", "::", "SubArch_v7em", ")", "||", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS16", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine (2)", "Func": "isTargetHardFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82284, "Length": 62, "Cover_Rate": 0.9117647058823529} {"Template_token": ["", "PM", ".", "add", "(", "createBasicTargetTransformInfoPass", "(", "getTargetLowering", "(", ")", ")", ")", ";"], "ground_truth": ["PM", ".", "add", "(", "createTargetTransformInfoPass", "(", "this", ")", ")", ";"], "File": "ARMTargetMachine100", "Func": "addAnalysisPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82285, "Length": 22, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "void", "BaseTargetMachine", "::", "addAnalysisPasses", "(", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "createBasicTargetTransformInfoPass", "(", "getTargetLowering", "(", ")", ")", ")", ";", "PM", ".", "add", "(", "createTargetTransformInfoPass", "(", "this", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine100", "Func": "addAnalysisPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82286, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "BaseTargetMachine", "::", "addCodeEmitter", "(", "PassManagerBase", "&", "PM", ",", "JITCodeEmitter", "&", "JCE", ")", "{", "PM", ".", "add", "(", "createJITCodeEmitterPass", "(", "*", "this", ",", "JCE", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine100", "Func": "addCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82287, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createISelDag", "(", "getTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "const", "Subtarget", "*", "Subtarget", "=", "&", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "TM", "->", "Options", ".", "EnableFastISel", ")", "addPass", "(", "createGlobalBaseRegPass", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine100", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82288, "Length": 63, "Cover_Rate": 1.0} {"Template_token": ["", "const", "Subtarget", "*", "Subtarget", "=", "&", "getSubtarget", "(", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "TM", "->", "Options", ".", "EnableFastISel", ")", "addPass", "(", "createGlobalBaseRegPass", "(", ")", ")", ";"], "File": "ARMTargetMachine100", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82289, "Length": 38, "Cover_Rate": 0.6031746031746031} {"Template_token": ["", "bool", "PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "&", "UnpackMachineBundlesID", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine100", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82290, "Length": 43, "Cover_Rate": 0.7962962962962963} {"Template_token": ["", "bool", "PassConfig", "::", "addPreISel", "(", ")", "{"], "ground_truth": ["if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", "->", "getTargetLowering", "(", ")", ")", ")", ";"], "File": "ARMTargetMachine100", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82291, "Length": 33, "Cover_Rate": 0.8918918918918919} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", "->", "getTargetLowering", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine100", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82292, "Length": 29, "Cover_Rate": 0.7837837837837838} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isLikeA9", "(", ")", ")", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isCortexA15", "(", ")", "&&", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", "&&", "!", "DisableA15SDOptimization", ")", "{", "addPass", "(", "createA15SDOptimizerPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine100", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82293, "Length": 63, "Cover_Rate": 0.6237623762376238} {"Template_token": ["", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "addPass", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "printAndVerify", "(", "", ")", ";", "}", "if", "(", "(", "DisableA15SDOptimization", "||", "!", "getSubtarget", "(", ")", ".", "isCortexA15", "(", ")", ")", "&&", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";"], "ground_truth": ["if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{"], "File": "ARMTargetMachine100", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82294, "Length": 76, "Cover_Rate": 0.562962962962963} {"Template_token": ["", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "addPass", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "printAndVerify", "(", "", ")", ";", "}", "if", "(", "(", "DisableA15SDOptimization", "||", "!", "getSubtarget", "(", ")", ".", "isCortexA15", "(", ")", ")", "&&", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "&", "IfConverterID", ")", ";", "}"], "ground_truth": ["if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "createThumb2ITBlockPass", "(", ")", ")", ";"], "File": "ARMTargetMachine100", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82295, "Length": 111, "Cover_Rate": 0.8222222222222222} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "JITInfo", "(", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Soft", ";"], "File": "ARMTargetMachine100", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82296, "Length": 100, "Cover_Rate": 0.9900990099009901} {"Template_token": ["", "std", "::", "string", "(", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "*", "this", ",", "Subtarget", ")", "{"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")", "+", "", "", ")", ";"], "File": "ARMTargetMachine100", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82297, "Length": 52, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "return", "*", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine100", "Func": "getARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82299, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "std", "::", "string", "(", "", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "FrameLowering", "(", "*", "this", ",", "Subtarget", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "*", "this", ",", "Subtarget", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine100", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82303, "Length": 54, "Cover_Rate": 0.3050847457627119} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DL", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":"], "ground_truth": ["std", "::", "string", "(", "", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "FrameLowering", "(", "*", "this", ",", "Subtarget", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "*", "this", ",", "Subtarget", ")", ")", "{"], "File": "ARMTargetMachine100", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82304, "Length": 176, "Cover_Rate": 0.9943502824858758} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "", ",", "false", ",", "false", ",", "true", ",", "true", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "const", "auto", "&", "ST", "=", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "hasAnyDataBarrier", "(", ")", "&&", "!", "ST", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "createParallelDSPPass", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInterleavedAccessPass", "(", ")", ")", ";"], "File": "ARMTargetMachine101", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82305, "Length": 115, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "addPass", "(", "createBreakFalseDeps", "(", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "restrictIT", "(", ")", ";", "}", ")", ")", ";", "addPass", "(", "createIfConverter", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "}", "addPass", "(", "createMVEVPTBlockPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createThumb2ITBlockPass", "(", ")", ")", ";"], "File": "ARMTargetMachine101", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82306, "Length": 108, "Cover_Rate": 0.7397260273972602} {"Template_token": ["", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ";", "if", "(", "SoftFloat", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "", ":", "", ";", "std", "::", "string", "Key", "=", "CPU", "+", "FS", ";", "if", "(", "F", ".", "hasMinSize", "(", ")", ")", "Key", "+=", "", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "Key", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ",", "F", ".", "hasMinSize", "(", ")", ")", ";", "if", "(", "!", "I", "->", "isThumb", "(", ")", "&&", "!", "I", "->", "hasOps", "(", ")", ")", "F", ".", "getContext", "(", ")", ".", "emitError", "(", "", "+", "F", ".", "getName", "(", ")", "+", "", "", ")", ";", "}"], "ground_truth": ["return", "I", ".", "get", "(", ")", ";"], "File": "ARMTargetMachine101", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82307, "Length": 198, "Cover_Rate": 0.8497854077253219} {"Template_token": ["", "const", "Subtarget", "*", "BaseTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";"], "ground_truth": ["bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ";"], "File": "ARMTargetMachine101", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82308, "Length": 104, "Cover_Rate": 0.44635193133047213} {"Template_token": ["", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeCodeGenPreparePass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDomainFixPass", "(", "Registry", ")", ";", "initializeExpandPseudoPass", "(", "Registry", ")", ";", "initializeThumb2SizeReducePass", "(", "Registry", ")", ";"], "ground_truth": ["initializeMVEVPTBlockPass", "(", "Registry", ")", ";"], "File": "ARMTargetMachine101", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82309, "Length": 105, "Cover_Rate": 0.9459459459459459} {"Template_token": ["", "const", "auto", "&", "ST", "=", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "hasAnyDataBarrier", "(", ")", "&&", "!", "ST", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "createParallelDSPPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInterleavedAccessPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSWindows", "(", ")", ")", "addPass", "(", "createCFGuardCheckPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine102", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82310, "Length": 97, "Cover_Rate": 0.5739644970414202} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "", ",", "false", ",", "false", ",", "true", ",", "true", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "const", "auto", "&", "ST", "=", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "hasAnyDataBarrier", "(", ")", "&&", "!", "ST", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "ground_truth": ["if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "createParallelDSPPass", "(", ")", ")", ";"], "File": "ARMTargetMachine102", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82311, "Length": 96, "Cover_Rate": 0.5680473372781065} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "CPU", ",", "Options", ",", "isLittle", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "CodeModel", "::", "Small", ")", ",", "OL", ")", ",", "TargetABI", "(", "computeTargetABI", "(", "TT", ",", "CPU", ",", "Options", ")", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "isLittle", "(", "isLittle", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "{", "if", "(", "isTargetHardFloat", "(", ")", ")", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Hard", ";", "else", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Soft", ";", "}", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetTriple", ".", "isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";", "else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";", "}", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "this", "->", "Options", ".", "TrapUnreachable", "=", "true", ";", "this", "->", "Options", ".", "NoTrapAfterNoreturn", "=", "true", ";", "}", "setSupportsDebugEntryValues", "(", "true", ")", ";"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "ARMTargetMachine102", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82312, "Length": 293, "Cover_Rate": 0.9965986394557823} {"Template_token": ["", "RegisterTargetMachine", "<", "LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";"], "ground_truth": ["initializeExecutionDomainFixPass", "(", "Registry", ")", ";"], "File": "ARMTargetMachine102", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82313, "Length": 74, "Cover_Rate": 0.6379310344827587} {"Template_token": ["", "return", "ST", ".", "hasAnyDataBarrier", "(", ")", "&&", "!", "ST", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "addPass", "(", "createMVEGatherScatterLoweringPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "createParallelDSPPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInterleavedAccessPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSWindows", "(", ")", ")", "addPass", "(", "createCFGuardCheckPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine103", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82314, "Length": 87, "Cover_Rate": 0.48333333333333334} {"Template_token": ["", "return", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb2", "(", ")", ";", "}", ")", ")", ";"], "ground_truth": ["if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";"], "File": "ARMTargetMachine103", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82315, "Length": 35, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSWindows", "(", ")", ")", "addPass", "(", "createCFGuardLongjmpPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine103", "Func": "addPreEmitPass2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82316, "Length": 20, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "addPass", "(", "createLowOverheadLoopsPass", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSWindows", "(", ")", ")", "addPass", "(", "createCFGuardLongjmpPass", "(", ")", ")", ";"], "File": "ARMTargetMachine103", "Func": "addPreEmitPass2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82317, "Length": 26, "Cover_Rate": 0.6341463414634146} {"Template_token": ["", "void", "PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createMVEVPTOptimisationsPass", "(", ")", ")", ";", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";", "if", "(", "EnableLoadStoreOpt", ")", "addPass", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";"], "ground_truth": ["if", "(", "!", "DisableA15SDOptimization", ")", "addPass", "(", "createA15SDOptimizerPass", "(", ")", ")", ";"], "File": "ARMTargetMachine103", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82318, "Length": 56, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{"], "ground_truth": ["addPass", "(", "createMVEVPTOptimisationsPass", "(", ")", ")", ";"], "File": "ARMTargetMachine103", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82319, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "std", "::", "string", "FS", "=", "FSAttr", ".", "isValid", "(", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ";", "if", "(", "SoftFloat", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "", ":", "", ";", "std", "::", "string", "Key", "=", "CPU", "+", "FS", ";"], "ground_truth": ["if", "(", "F", ".", "hasMinSize", "(", ")", ")", "Key", "+=", "", ";"], "File": "ARMTargetMachine103", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82320, "Length": 76, "Cover_Rate": 0.3377777777777778} {"Template_token": ["", "auto", "&", "I", "=", "SubtargetMap", "[", "Key", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "std", "::", "make_unique", "<", "Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ",", "F", ".", "hasMinSize", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "I", "->", "isThumb", "(", ")", "&&", "!", "I", "->", "hasOps", "(", ")", ")", "F", ".", "getContext", "(", ")", ".", "emitError", "(", "", "+", "F", ".", "getName", "(", ")", "+", "", "", ")", ";"], "File": "ARMTargetMachine103", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82321, "Length": 83, "Cover_Rate": 0.3688888888888889} {"Template_token": ["", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDomainFixPass", "(", "Registry", ")", ";", "initializeExpandPseudoPass", "(", "Registry", ")", ";", "initializeThumb2SizeReducePass", "(", "Registry", ")", ";", "initializeMVEVPTBlockPass", "(", "Registry", ")", ";", "initializeMVEVPTOptimisationsPass", "(", "Registry", ")", ";"], "ground_truth": ["initializeMVETailPredicationPass", "(", "Registry", ")", ";"], "File": "ARMTargetMachine103", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82322, "Length": 110, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "addPass", "(", "createBranchTargetsPass", "(", ")", ")", ";", "addPass", "(", "createConstantIslandPass", "(", ")", ")", ";", "addPass", "(", "createLowOverheadLoopsPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSWindows", "(", ")", ")", "{", "addPass", "(", "createCFGuardLongjmpPass", "(", ")", ")", ";", "addPass", "(", "createEHContGuardCatchretPass", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMTargetMachine104", "Func": "addPreEmitPass2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82323, "Length": 50, "Cover_Rate": 0.8771929824561403} {"Template_token": ["", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "hasMinSize", "(", ")", "||", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "restrictIT", "(", ")", ";", "}", ")", ")", ";"], "ground_truth": ["addPass", "(", "createIfConverter", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{"], "File": "ARMTargetMachine104", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82324, "Length": 83, "Cover_Rate": 0.415} {"Template_token": ["", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializeTarget", "(", ")", "{", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeBranchTargetsPass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDomainFixPass", "(", "Registry", ")", ";", "initializeExpandPseudoPass", "(", "Registry", ")", ";", "initializeThumb2SizeReducePass", "(", "Registry", ")", ";", "initializeMVEVPTBlockPass", "(", "Registry", ")", ";"], "ground_truth": ["initializeMVETPAndVPTOptimisationsPass", "(", "Registry", ")", ";"], "File": "ARMTargetMachine104", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82325, "Length": 116, "Cover_Rate": 0.7891156462585034} {"Template_token": ["", "void", "LLVMInitializeTarget", "(", ")", "{", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeCodeGenPreparePass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDomainFixPass", "(", "Registry", ")", ";"], "ground_truth": ["initializeExpandPseudoPass", "(", "Registry", ")", ";"], "File": "ARMTargetMachine105", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82326, "Length": 100, "Cover_Rate": 0.8264462809917356} {"Template_token": ["", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "addPass", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "printAndVerify", "(", "", ")", ";", "}", "if", "(", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "&", "IfConverterID", ")", ";", "}", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "createThumb2ITBlockPass", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine106", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82327, "Length": 102, "Cover_Rate": 0.8360655737704918} {"Template_token": ["", "bool", "PassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "addPass", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "printAndVerify", "(", "", ")", ";", "}", "if", "(", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "&", "IfConverterID", ")", ";", "}", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "createThumb2ITBlockPass", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine106", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82328, "Length": 119, "Cover_Rate": 0.9754098360655737} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "DL", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":"], "ground_truth": ["std", "::", "string", "(", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{"], "File": "ARMTargetMachine106", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82330, "Length": 119, "Cover_Rate": 0.8095238095238095} {"Template_token": ["", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":", "std", "::", "string", "(", "", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "FrameLowering", "(", "Subtarget", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "Subtarget", ")", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "ARMTargetMachine106", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82331, "Length": 66, "Cover_Rate": 0.37714285714285717} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "CPU", ",", "Options", ",", "isLittle", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "CM", ",", "OL", ")", ",", "TargetABI", "(", "computeTargetABI", "(", "TT", ",", "CPU", ",", "Options", ")", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ",", "isLittle", "(", "isLittle", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "Subtarget", ".", "isTargetGNUAEABI", "(", ")", "||", "Subtarget", ".", "isTargetMuslAEABI", "(", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";"], "ground_truth": ["else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";"], "File": "ARMTargetMachine107", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82332, "Length": 207, "Cover_Rate": 0.9904306220095693} {"Template_token": ["", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{"], "ground_truth": ["if", "(", "Subtarget", ".", "isTargetGNUAEABI", "(", ")", "||", "Subtarget", ".", "isTargetMuslAEABI", "(", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";"], "File": "ARMTargetMachine107", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82333, "Length": 73, "Cover_Rate": 0.3492822966507177} {"Template_token": ["", "BETargetMachine", "::", "BETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine107", "Func": "ARMBETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82334, "Length": 66, "Cover_Rate": 1.0} {"Template_token": ["", "BETargetMachine", "::", "BETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine107", "Func": "ARMBETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82335, "Length": 66, "Cover_Rate": 1.0} {"Template_token": ["", "LETargetMachine", "::", "LETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine107", "Func": "ARMLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82336, "Length": 66, "Cover_Rate": 1.0} {"Template_token": ["", "LETargetMachine", "::", "LETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine107", "Func": "ARMLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82337, "Length": 66, "Cover_Rate": 1.0} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "isLittle", ")", "{", "initAsmInfo", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")", "+", "", "", ")", ";"], "File": "ARMTargetMachine107", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82338, "Length": 95, "Cover_Rate": 0.9895833333333334} {"Template_token": ["", "BaseTargetMachine", "::", "ABI", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_UNKNOWN", ";", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "if", "(", "TT", ".", "getEnvironment", "(", ")", "==", "llvm", "::", "Triple", "::", "EABI", "||", "(", "TT", ".", "getOS", "(", ")", "==", "llvm", "::", "Triple", "::", "UnknownOS", "&&", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "||", "CPU", ".", "startswith", "(", "", ")", ")", "{", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_AAPCS", ";", "}", "else", "if", "(", "TT", ".", "isWatchABI", "(", ")", ")", "{", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_AAPCS16", ";", "}", "else", "{", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_APCS", ";", "}", "}", "else", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "{", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_AAPCS", ";", "}", "else", "{", "switch", "(", "TT", ".", "getEnvironment", "(", ")", ")", "{", "case", "llvm", "::", "Triple", "::", "Android", ":", "case", "llvm", "::", "Triple", "::", "GNUEABI", ":", "case", "llvm", "::", "Triple", "::", "GNUEABIHF", ":", "case", "llvm", "::", "Triple", "::", "MuslEABI", ":", "case", "llvm", "::", "Triple", "::", "MuslEABIHF", ":", "case", "llvm", "::", "Triple", "::", "EABIHF", ":", "case", "llvm", "::", "Triple", "::", "EABI", ":", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_AAPCS", ";", "break", ";", "case", "llvm", "::", "Triple", "::", "GNU", ":", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_APCS", ";", "break", ";", "default", ":", "if", "(", "TT", ".", "isOSNetBSD", "(", ")", ")", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_APCS", ";", "else", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_AAPCS", ";", "break", ";", "}", "}", "return", "TargetABI", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine107", "Func": "computeTargetABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82339, "Length": 225, "Cover_Rate": 0.7009345794392523} {"Template_token": ["", "if", "(", "*", "RM", "==", "Reloc", "::", "DynamicNoPIC", "&&", "!", "TT", ".", "isOSDarwin", "(", ")", ")", "return", "Reloc", "::", "Static", ";"], "ground_truth": ["return", "*", "RM", ";"], "File": "ARMTargetMachine107", "Func": "getEffectiveRelocModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82340, "Length": 25, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "if", "(", "*", "RM", "==", "Reloc", "::", "DynamicNoPIC", "&&", "!", "TT", ".", "isOSDarwin", "(", ")", ")", "return", "Reloc", "::", "Static", ";", "return", "*", "RM", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine107", "Func": "getEffectiveRelocModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82341, "Length": 26, "Cover_Rate": 0.37142857142857144} {"Template_token": ["", "const", "Subtarget", "*", "BaseTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";"], "ground_truth": ["std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";"], "File": "ARMTargetMachine107", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82342, "Length": 61, "Cover_Rate": 0.3546511627906977} {"Template_token": ["", "ThumbBETargetMachine", "::", "ThumbBETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "ThumbTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine107", "Func": "ThumbBETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82343, "Length": 66, "Cover_Rate": 1.0} {"Template_token": ["", "ThumbBETargetMachine", "::", "ThumbBETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "ThumbTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine107", "Func": "ThumbBETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82344, "Length": 66, "Cover_Rate": 1.0} {"Template_token": ["", "ThumbLETargetMachine", "::", "ThumbLETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "ThumbTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine107", "Func": "ThumbLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82345, "Length": 66, "Cover_Rate": 1.0} {"Template_token": ["", "ThumbLETargetMachine", "::", "ThumbLETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "ThumbTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine107", "Func": "ThumbLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82346, "Length": 66, "Cover_Rate": 1.0} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "isLittle", ")", "{", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine107", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82347, "Length": 73, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableLoadStoreOpt", ")", "addPass", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "restrictIT", "(", ")", ";", "}", ")", ")", ";", "addPass", "(", "createIfConverter", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "}"], "ground_truth": ["addPass", "(", "createThumb2ITBlockPass", "(", ")", ")", ";"], "File": "ARMTargetMachine108", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82348, "Length": 125, "Cover_Rate": 0.9259259259259259} {"Template_token": ["", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ";", "if", "(", "SoftFloat", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "", ":", "", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ";", "GISelAccessor", "*", "GISel", "=", "new", "GISelAccessor", "(", ")", ";", "GISelActualAccessor", "*", "GISel", "=", "new", "GISelActualAccessor", "(", ")", ";"], "ground_truth": ["GISel", "->", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "I", "->", "getTargetLowering", "(", ")", ")", ")", ";"], "File": "ARMTargetMachine108", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82349, "Length": 175, "Cover_Rate": 0.6457564575645757} {"Template_token": ["", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";"], "ground_truth": ["RegisterTargetMachine", "<", "ThumbLETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";"], "File": "ARMTargetMachine108", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82350, "Length": 33, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "PM", ".", "add", "(", "createISelDag", "(", "getTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine109", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82351, "Length": 20, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "bool", "PassConfig", "::", "addInstSelector", "(", ")", "{", "PM", ".", "add", "(", "createISelDag", "(", "getTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine109", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82352, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "if", "(", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "PM", ".", "add", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "UnpackMachineBundlesID", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine109", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82353, "Length": 26, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "PM", ".", "add", "(", "createGlobalMergePass", "(", "TM", "->", "getTargetLowering", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine109", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82354, "Length": 32, "Cover_Rate": 0.8205128205128205} {"Template_token": ["", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "if", "(", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "PM", ".", "add", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "IfConverterID", ")", ";", "}"], "ground_truth": ["if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "PM", ".", "add", "(", "createThumb2ITBlockPass", "(", ")", ")", ";"], "File": "ARMTargetMachine109", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82356, "Length": 98, "Cover_Rate": 0.8032786885245902} {"Template_token": ["", "bool", "PassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";"], "ground_truth": ["if", "(", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";"], "File": "ARMTargetMachine109", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82357, "Length": 59, "Cover_Rate": 0.48360655737704916} {"Template_token": ["", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":", "std", "::", "string", "(", "", "", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")", "+", "", "", ")", ";"], "File": "ARMTargetMachine109", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82358, "Length": 69, "Cover_Rate": 0.46308724832214765} {"Template_token": ["", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":", "std", "::", "string", "(", "", "", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")", "+", "", "", ")", ";"], "File": "ARMTargetMachine109", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82359, "Length": 69, "Cover_Rate": 0.46308724832214765} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":"], "ground_truth": ["std", "::", "string", "(", "", "", "", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "FrameLowering", "(", "Subtarget", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "Subtarget", ")", ")", "{"], "File": "ARMTargetMachine109", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82360, "Length": 176, "Cover_Rate": 0.9943502824858758} {"Template_token": ["", "std", "::", "string", "(", "", "", "", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "FrameLowering", "(", "Subtarget", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "Subtarget", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine109", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82361, "Length": 54, "Cover_Rate": 0.3050847457627119} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "", ",", "false", ",", "false", ",", "true", ",", "true", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "const", "auto", "&", "ST", "=", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "hasAnyDataBarrier", "(", ")", "&&", "!", "ST", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "addPass", "(", "createMVEGatherScatterLoweringPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "ground_truth": ["if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "createParallelDSPPass", "(", ")", ")", ";"], "File": "ARMTargetMachine10", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82362, "Length": 103, "Cover_Rate": 0.5852272727272727} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";", "addPass", "(", "createConstantIslandPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createLowOverheadLoopsPass", "(", ")", ")", ";"], "File": "ARMTargetMachine10", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82363, "Length": 31, "Cover_Rate": 0.3229166666666667} {"Template_token": ["", "void", "PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createUnpackMachineBundles", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb2", "(", ")", ";"], "ground_truth": ["}", ")", ")", ";"], "File": "ARMTargetMachine10", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82364, "Length": 45, "Cover_Rate": 0.46875} {"Template_token": ["", "bool", "MergeExternalByDefault", "=", "!", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSBinFormatMachO", "(", ")", ";", "addPass", "(", "createGlobalMergePass", "(", "TM", ",", "", ",", "OnlyOptimizeForSize", ",", "MergeExternalByDefault", ")", ")", ";", "}", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createHardwareLoopsPass", "(", ")", ")", ";", "addPass", "(", "createMVETailPredicationPass", "(", ")", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine10", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82365, "Length": 61, "Cover_Rate": 0.5169491525423728} {"Template_token": ["", "addPass", "(", "createIfConverter", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "}", "addPass", "(", "createMVEVPTBlockPass", "(", ")", ")", ";", "addPass", "(", "createThumb2ITBlockPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{"], "ground_truth": ["addPass", "(", "&", "PostMachineSchedulerID", ")", ";"], "File": "ARMTargetMachine10", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82366, "Length": 64, "Cover_Rate": 0.3764705882352941} {"Template_token": ["", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ";", "if", "(", "SoftFloat", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "", ":", "", ";", "std", "::", "string", "Key", "=", "CPU", "+", "FS", ";", "if", "(", "F", ".", "hasMinSize", "(", ")", ")", "Key", "+=", "", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "Key", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "std", "::", "make_unique", "<", "Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ",", "F", ".", "hasMinSize", "(", ")", ")", ";", "if", "(", "!", "I", "->", "isThumb", "(", ")", "&&", "!", "I", "->", "hasOps", "(", ")", ")", "F", ".", "getContext", "(", ")", ".", "emitError", "(", "", "+", "F", ".", "getName", "(", ")", "+", "", "", ")", ";", "}", "return", "I", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine10", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82367, "Length": 199, "Cover_Rate": 0.8540772532188842} {"Template_token": ["", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine10", "Func": "isMachineVerifierClean", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82368, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDomainFixPass", "(", "Registry", ")", ";"], "ground_truth": ["initializeExpandPseudoPass", "(", "Registry", ")", ";"], "File": "ARMTargetMachine10", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82370, "Length": 57, "Cover_Rate": 0.4672131147540984} {"Template_token": ["", "printAndVerify", "(", "", ")", ";", "}", "if", "(", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "PM", ".", "add", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{"], "ground_truth": ["if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "IfConverterID", ")", ";"], "File": "ARMTargetMachine11", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82371, "Length": 64, "Cover_Rate": 0.49612403100775193} {"Template_token": ["", "virtual", "const", "InstrItineraryData", "getInstrItineraryData", "(", ")", "const", "{", "return", "InstrItins", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine11", "Func": "getInstrItineraryData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82374, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "const", "InstrItineraryData", "getInstrItineraryData", "(", ")", "const", "{", "return", "InstrItins", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine11", "Func": "getInstrItineraryData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82375, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "&", "Subtarget", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine12", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82376, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "const", "Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "Subtarget", ";"], "File": "ARMTargetMachine12", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82377, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "virtual", "TargetLowering", "*", "getTargetLowering", "(", ")", "const", "{"], "ground_truth": ["return", "const_cast", "<", "TargetLowering", "*", ">", "(", "&", "TLInfo", ")", ";"], "File": "ARMTargetMachine13", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82378, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "virtual", "TargetLowering", "*", "getTargetLowering", "(", ")", "const", "{", "return", "const_cast", "<", "TargetLowering", "*", ">", "(", "&", "TLInfo", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine13", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82379, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "AsmPrinterCtor", "=", "F", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine13", "Func": "registerAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82381, "Length": 5, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "-", "", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "const", "auto", "&", "ST", "=", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "hasAnyDataBarrier", "(", ")", "&&", "!", "ST", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "ground_truth": ["if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInterleavedAccessPass", "(", ")", ")", ";"], "File": "ARMTargetMachine14", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82382, "Length": 118, "Cover_Rate": 0.9365079365079365} {"Template_token": ["", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "-", "", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{"], "ground_truth": ["const", "auto", "&", "ST", "=", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";"], "File": "ARMTargetMachine14", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82383, "Length": 75, "Cover_Rate": 0.5952380952380952} {"Template_token": ["", "void", "PassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableLoadStoreOpt", ")", "addPass", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "addPass", "(", "new", "ExecutionDepsFix", "(", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "restrictIT", "(", ")", ";"], "ground_truth": ["}", ")", ")", ";"], "File": "ARMTargetMachine14", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82384, "Length": 91, "Cover_Rate": 0.6893939393939394} {"Template_token": ["", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "Subtarget", ".", "isTargetGNUAEABI", "(", ")", "||", "Subtarget", ".", "isTargetMuslAEABI", "(", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";", "else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";", "}", "initAsmInfo", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "isThumb", "(", ")", "&&", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")", "+", "", "", ")", ";"], "File": "ARMTargetMachine14", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82385, "Length": 119, "Cover_Rate": 0.4897119341563786} {"Template_token": ["", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "Subtarget", ".", "isTargetGNUAEABI", "(", ")", "||", "Subtarget", ".", "isTargetMuslAEABI", "(", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";", "else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";", "}", "initAsmInfo", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "isThumb", "(", ")", "&&", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")", "+", "", "", ")", ";"], "File": "ARMTargetMachine14", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82386, "Length": 89, "Cover_Rate": 0.3662551440329218} {"Template_token": ["", "BETargetMachine", "::", "BETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine14", "Func": "ARMBETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82387, "Length": 66, "Cover_Rate": 1.0} {"Template_token": ["", "BETargetMachine", "::", "BETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine14", "Func": "ARMBETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82388, "Length": 66, "Cover_Rate": 1.0} {"Template_token": ["", "ExecutionDepsFix", "(", ")", ":", "ExecutionDepsFix", "(", "ID", ",", "", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine14", "Func": "ARMExecutionDepsFix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82389, "Length": 12, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "ExecutionDepsFix", "(", ")", ":", "ExecutionDepsFix", "(", "ID", ",", "", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine14", "Func": "ARMExecutionDepsFix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82390, "Length": 12, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "LETargetMachine", "::", "LETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine14", "Func": "ARMLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82391, "Length": 66, "Cover_Rate": 1.0} {"Template_token": ["", "LETargetMachine", "::", "LETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine14", "Func": "ARMLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82392, "Length": 66, "Cover_Rate": 1.0} {"Template_token": ["", "ScheduleDAGInstrs", "*", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "ScheduleDAGMILive", "*", "DAG", "=", "createGenericSchedLive", "(", "C", ")", ";"], "ground_truth": ["return", "DAG", ";"], "File": "ARMTargetMachine14", "Func": "createMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82393, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";", "return", "DAG", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine14", "Func": "createPostMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82394, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";", "return", "DAG", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine14", "Func": "createPostMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82395, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine14", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82396, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine14", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82397, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ";", "if", "(", "SoftFloat", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "]", ";"], "File": "ARMTargetMachine14", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82398, "Length": 107, "Cover_Rate": 0.39194139194139194} {"Template_token": ["", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";"], "ground_truth": ["initializeGlobalISel", "(", "Registry", ")", ";"], "File": "ARMTargetMachine14", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82399, "Length": 60, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "void", "LLVMInitializeTarget", "(", ")", "{", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";"], "ground_truth": ["initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";"], "File": "ARMTargetMachine14", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82400, "Length": 75, "Cover_Rate": 0.872093023255814} {"Template_token": ["", "bool", "PassConfig", "::", "addInstSelector", "(", ")", "{"], "ground_truth": ["addPass", "(", "createISelDag", "(", "getTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";"], "File": "ARMTargetMachine15", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82401, "Length": 21, "Cover_Rate": 0.42} {"Template_token": ["", "bool", "PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createISelDag", "(", "getTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", "&&", "TM", "->", "Options", ".", "EnableFastISel", ")", "addPass", "(", "createGlobalBaseRegPass", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine15", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82402, "Length": 49, "Cover_Rate": 0.98} {"Template_token": ["", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine15", "Func": "getFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82405, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "const", "InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine15", "Func": "getInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82406, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "JITInfo", "*", "getJITInfo", "(", ")", "override", "{"], "ground_truth": ["return", "&", "JITInfo", ";"], "File": "ARMTargetMachine15", "Func": "getJITInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82408, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "JITInfo", "*", "getJITInfo", "(", ")", "override", "{"], "ground_truth": ["return", "&", "JITInfo", ";"], "File": "ARMTargetMachine15", "Func": "getJITInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82409, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "const", "RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "File": "ARMTargetMachine15", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82410, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine15", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82411, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "const", "TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine15", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82412, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine15", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82413, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "DefRelocModel", "==", "Reloc", "::", "Default", ")", "setRelocationModel", "(", "Reloc", "::", "Static", ")", ";", "PM", ".", "add", "(", "createObjectCodeEmitterPass", "(", "*", "this", ",", "OCE", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine16", "Func": "addCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82414, "Length": 32, "Cover_Rate": 0.6274509803921569} {"Template_token": ["", "if", "(", "DefRelocModel", "==", "Reloc", "::", "Default", ")", "setRelocationModel", "(", "Reloc", "::", "Static", ")", ";"], "ground_truth": ["PM", ".", "add", "(", "createObjectCodeEmitterPass", "(", "*", "this", ",", "OCE", ")", ")", ";"], "File": "ARMTargetMachine16", "Func": "addCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82415, "Length": 28, "Cover_Rate": 0.5490196078431373} {"Template_token": ["", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "DisableLdStOpti", "&&", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "DisableIfConversion", "&&", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "{", "PM", ".", "add", "(", "createThumb2ITBlockPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createConstantIslandPass", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine16", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82417, "Length": 94, "Cover_Rate": 0.8545454545454545} {"Template_token": ["", "bool", "BaseTargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createNEONPreAllocPass", "(", ")", ")", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "DisableLdStOpti", "&&", "!", "Subtarget", ".", "isThumb", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine16", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82418, "Length": 63, "Cover_Rate": 0.984375} {"Template_token": ["", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "DisableLdStOpti", "&&", "!", "Subtarget", ".", "isThumb", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine16", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82419, "Length": 31, "Cover_Rate": 0.484375} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "false", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", ")", ":", "std", "::", "string", "(", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine16", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82423, "Length": 70, "Cover_Rate": 1.0} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "false", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", ")", ":", "std", "::", "string", "(", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine16", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82424, "Length": 70, "Cover_Rate": 1.0} {"Template_token": ["", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "Darwin", ":", "return", "new", "DarwinTargetAsmInfo", "(", ")", ";", "default", ":"], "ground_truth": ["return", "new", "ELFTargetAsmInfo", "(", ")", ";"], "File": "ARMTargetMachine16", "Func": "createTargetAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82425, "Length": 28, "Cover_Rate": 0.5283018867924528} {"Template_token": ["", "const", "Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{"], "ground_truth": ["return", "&", "Subtarget", ";"], "File": "ARMTargetMachine16", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82427, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "RegisterAsmInfoFn", "A", "(", "TheTarget", ",", "createTargetAsmInfo", ")", ";"], "ground_truth": ["RegisterAsmInfoFn", "B", "(", "TheThumbTarget", ",", "createTargetAsmInfo", ")", ";"], "File": "ARMTargetMachine16", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82428, "Length": 16, "Cover_Rate": 0.4} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "true", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":", "std", "::", "string", "(", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine16", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82429, "Length": 100, "Cover_Rate": 1.0} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "true", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":"], "ground_truth": ["std", "::", "string", "(", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", "{"], "File": "ARMTargetMachine16", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82430, "Length": 99, "Cover_Rate": 0.99} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isLikeA9", "(", ")", ")", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine17", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82431, "Length": 28, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":"], "ground_truth": ["std", "::", "string", "(", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "STTI", "(", "&", "TLInfo", ")", ",", "VTTI", "(", "&", "TLInfo", ")", "{"], "File": "ARMTargetMachine17", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82432, "Length": 52, "Cover_Rate": 0.33548387096774196} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DL", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":", "std", "::", "string", "(", "", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "FrameLowering", "(", "Subtarget", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "Subtarget", ")", ")", ",", "STTI", "(", "&", "TLInfo", ")", ",", "VTTI", "(", "&", "TLInfo", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine17", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82433, "Length": 183, "Cover_Rate": 1.0} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DL", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":", "std", "::", "string", "(", "", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "FrameLowering", "(", "Subtarget", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "Subtarget", ")", ")", ",", "STTI", "(", "&", "TLInfo", ")", ",", "VTTI", "(", "&", "TLInfo", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine17", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82434, "Length": 183, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createConstantIslandPass", "(", ")", ")", ";"], "File": "ARMTargetMachine18", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82435, "Length": 24, "Cover_Rate": 0.3116883116883117} {"Template_token": ["", "if", "(", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "||", "EnableGlobalMerge", "==", "cl", "::", "BOU_TRUE", ")", "{", "bool", "OnlyOptimizeForSize", "=", "(", "TM", "->", "getOptLevel", "(", ")", "<", "CodeGenOpt", "::", "Aggressive", ")", "&&", "(", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", ";", "bool", "MergeExternalByDefault", "=", "!", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSBinFormatMachO", "(", ")", ";", "addPass", "(", "createGlobalMergePass", "(", "TM", ",", "", ",", "OnlyOptimizeForSize", ",", "MergeExternalByDefault", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine18", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82436, "Length": 79, "Cover_Rate": 0.7247706422018348} {"Template_token": ["", "bool", "OnlyOptimizeForSize", "=", "(", "TM", "->", "getOptLevel", "(", ")", "<", "CodeGenOpt", "::", "Aggressive", ")", "&&", "(", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", ";", "bool", "MergeExternalByDefault", "=", "!", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSBinFormatMachO", "(", ")", ";", "addPass", "(", "createGlobalMergePass", "(", "TM", ",", "", ",", "OnlyOptimizeForSize", ",", "MergeExternalByDefault", ")", ")", ";", "}", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createHardwareLoopsPass", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine18", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82437, "Length": 74, "Cover_Rate": 0.6788990825688074} {"Template_token": ["", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";"], "ground_truth": ["initializeLoadStoreOptPass", "(", "Registry", ")", ";"], "File": "ARMTargetMachine18", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82438, "Length": 43, "Cover_Rate": 0.3706896551724138} {"Template_token": ["", "void", "PassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createTypePromotionPass", "(", ")", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";"], "File": "ARMTargetMachine1", "Func": "addCodeGenPrepare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82441, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "addPass", "(", "new", "InstructionSelect", "(", "getOptLevel", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine1", "Func": "addGlobalInstructionSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82442, "Length": 14, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "SimplifyCFGOptions", "(", ")", ".", "hoistCommonInsts", "(", "true", ")", ".", "sinkCommonInsts", "(", "true", ")", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "const", "auto", "&", "ST", "=", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "hasAnyDataBarrier", "(", ")", "&&", "!", "ST", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "addPass", "(", "createMVEGatherScatterLoweringPass", "(", ")", ")", ";", "addPass", "(", "createMVELaneInterleavingPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "createParallelDSPPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInterleavedAccessPass", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSWindows", "(", ")", ")", "addPass", "(", "createCFGuardCheckPass", "(", ")", ")", ";"], "File": "ARMTargetMachine1", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82443, "Length": 179, "Cover_Rate": 0.9572192513368984} {"Template_token": ["", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createUnpackMachineBundles", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb2", "(", ")", ";", "}", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createBlockPlacementPass", "(", ")", ")", ";", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMTargetMachine1", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82446, "Length": 65, "Cover_Rate": 0.9027777777777778} {"Template_token": ["", "addPass", "(", "createLowOverheadLoopsPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSWindows", "(", ")", ")", "{", "addPass", "(", "createCFGuardLongjmpPass", "(", ")", ")", ";", "addPass", "(", "createEHContGuardCatchretPass", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMTargetMachine1", "Func": "addPreEmitPass2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82447, "Length": 36, "Cover_Rate": 0.72} {"Template_token": ["", "bool", "PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "||", "EnableGlobalMerge", "==", "cl", "::", "BOU_TRUE", ")", "{", "bool", "OnlyOptimizeForSize", "=", "(", "TM", "->", "getOptLevel", "(", ")", "<", "CodeGenOpt", "::", "Aggressive", ")", "&&", "(", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", ";", "bool", "MergeExternalByDefault", "=", "!", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSBinFormatMachO", "(", ")", ";", "addPass", "(", "createGlobalMergePass", "(", "TM", ",", "", ",", "OnlyOptimizeForSize", ",", "MergeExternalByDefault", ")", ")", ";", "}", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createHardwareLoopsPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createMVETailPredicationPass", "(", ")", ")", ";"], "File": "ARMTargetMachine1", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82448, "Length": 113, "Cover_Rate": 0.904} {"Template_token": ["", "if", "(", "EnableLoadStoreOpt", ")", "addPass", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "!", "DisableA15SDOptimization", ")", "addPass", "(", "createA15SDOptimizerPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine1", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82449, "Length": 25, "Cover_Rate": 0.43103448275862066} {"Template_token": ["", "addPass", "(", "new", "ExecutionDomainFix", "(", ")", ")", ";", "addPass", "(", "createBreakFalseDeps", "(", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "hasMinSize", "(", ")", "||", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "restrictIT", "(", ")", ";", "}", ")", ")", ";", "addPass", "(", "createIfConverter", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "}", "addPass", "(", "createMVEVPTBlockPass", "(", ")", ")", ";", "addPass", "(", "createThumb2ITBlockPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "PostMachineSchedulerID", ")", ";", "addPass", "(", "&", "PostRASchedulerID", ")", ";", "}"], "ground_truth": ["addPass", "(", "createIndirectThunks", "(", ")", ")", ";"], "File": "ARMTargetMachine1", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82450, "Length": 163, "Cover_Rate": 0.815} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "CPU", ",", "Options", ",", "isLittle", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "CodeModel", "::", "Small", ")", ",", "OL", ")", ",", "TargetABI", "(", "computeTargetABI", "(", "TT", ",", "CPU", ",", "Options", ")", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "isLittle", "(", "isLittle", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "{", "if", "(", "isTargetHardFloat", "(", ")", ")", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Hard", ";", "else", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Soft", ";", "}", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetTriple", ".", "isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";"], "ground_truth": ["else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";"], "File": "ARMTargetMachine1", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82451, "Length": 257, "Cover_Rate": 0.8453947368421053} {"Template_token": ["", "PassConfig", "(", "BaseTargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine1", "Func": "ARMPassConfig", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82452, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "PassConfig", "(", "BaseTargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine1", "Func": "ARMPassConfig", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82453, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "else", "if", "(", "ABI", "!=", "BaseTargetMachine", "::", "_ABI_AAPCS16", ")", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "if", "(", "TT", ".", "isOSNaCl", "(", ")", "||", "ABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS16", ")", "Ret", "+=", "", ";", "else", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS", ")", "Ret", "+=", "", ";", "else", "Ret", "+=", "", ";"], "ground_truth": ["return", "Ret", ";"], "File": "ARMTargetMachine1", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82454, "Length": 72, "Cover_Rate": 0.4311377245508982} {"Template_token": ["", "std", "::", "string", "Ret", ";", "if", "(", "isLittle", ")", "Ret", "+=", "", ";", "else", "Ret", "+=", "", ";", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "TT", ")", ";", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "if", "(", "ABI", "!=", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "else", "if", "(", "ABI", "!=", "BaseTargetMachine", "::", "_ABI_AAPCS16", ")", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "if", "(", "TT", ".", "isOSNaCl", "(", ")", "||", "ABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS16", ")", "Ret", "+=", "", ";", "else", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS", ")", "Ret", "+=", "", ";", "else", "Ret", "+=", "", ";"], "ground_truth": ["return", "Ret", ";"], "File": "ARMTargetMachine1", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82455, "Length": 131, "Cover_Rate": 0.7844311377245509} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "TargetLoweringObjectFile", ">", "createTLOF", "(", "const", "Triple", "&", "TT", ")", "{"], "ground_truth": ["if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "std", "::", "make_unique", "<", "TargetLoweringObjectFileMachO", ">", "(", ")", ";"], "File": "ARMTargetMachine1", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82456, "Length": 33, "Cover_Rate": 0.532258064516129} {"Template_token": ["", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "std", "::", "make_unique", "<", "TargetLoweringObjectFileMachO", ">", "(", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "return", "std", "::", "make_unique", "<", "TargetLoweringObjectFileCOFF", ">", "(", ")", ";", "return", "std", "::", "make_unique", "<", "ElfTargetObjectFile", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine1", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82457, "Length": 47, "Cover_Rate": 0.7580645161290323} {"Template_token": ["", "std", "::", "string", "FS", "=", "FSAttr", ".", "isValid", "(", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsBool", "(", ")", ";", "if", "(", "SoftFloat", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "", ":", "", ";", "std", "::", "string", "Key", "=", "CPU", "+", "FS", ";", "if", "(", "F", ".", "hasMinSize", "(", ")", ")", "Key", "+=", "", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "Key", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "std", "::", "make_unique", "<", "Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ",", "F", ".", "hasMinSize", "(", ")", ")", ";", "if", "(", "!", "I", "->", "isThumb", "(", ")", "&&", "!", "I", "->", "hasOps", "(", ")", ")", "F", ".", "getContext", "(", ")", ".", "emitError", "(", "", "+", "F", ".", "getName", "(", ")", "+", "", "", ")", ";", "}", "return", "I", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine1", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82460, "Length": 166, "Cover_Rate": 0.7443946188340808} {"Template_token": ["", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "std", "::", "make_unique", "<", "Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ",", "F", ".", "hasMinSize", "(", ")", ")", ";", "if", "(", "!", "I", "->", "isThumb", "(", ")", "&&", "!", "I", "->", "hasOps", "(", ")", ")", "F", ".", "getContext", "(", ")", ".", "emitError", "(", "", "+", "F", ".", "getName", "(", ")", "+", "", "", ")", ";", "}", "return", "I", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine1", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82461, "Length": 77, "Cover_Rate": 0.3452914798206278} {"Template_token": ["", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeParallelDSPPass", "(", "Registry", ")", ";"], "ground_truth": ["initializeConstantIslandsPass", "(", "Registry", ")", ";"], "File": "ARMTargetMachine1", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82462, "Length": 80, "Cover_Rate": 0.5633802816901409} {"Template_token": ["", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDomainFixPass", "(", "Registry", ")", ";", "initializeExpandPseudoPass", "(", "Registry", ")", ";", "initializeThumb2SizeReducePass", "(", "Registry", ")", ";", "initializeMVEVPTBlockPass", "(", "Registry", ")", ";", "initializeMVETPAndVPTOptimisationsPass", "(", "Registry", ")", ";", "initializeMVETailPredicationPass", "(", "Registry", ")", ";", "initializeLowOverheadLoopsPass", "(", "Registry", ")", ";", "initializeBlockPlacementPass", "(", "Registry", ")", ";", "initializeMVEGatherScatterLoweringPass", "(", "Registry", ")", ";", "initializeSLSHardeningPass", "(", "Registry", ")", ";"], "ground_truth": ["initializeMVELaneInterleavingPass", "(", "Registry", ")", ";"], "File": "ARMTargetMachine1", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82463, "Length": 65, "Cover_Rate": 0.45774647887323944} {"Template_token": ["", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "{", "if", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", "||", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS16", ")", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Hard", ";", "else", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Soft", ";", "}", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetTriple", ".", "isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";", "else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";", "}", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine22", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82464, "Length": 182, "Cover_Rate": 0.6127946127946128} {"Template_token": ["", "return", "&", "DL", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine22", "Func": "getDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82466, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "static", "CodeModel", "::", "Model", "getEffectiveCodeModel", "(", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ")", "{", "if", "(", "CM", ")", "return", "*", "CM", ";", "return", "CodeModel", "::", "Small", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine22", "Func": "getEffectiveCodeModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82467, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "return", "&", "STTI", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine22", "Func": "getScalarTargetTransformInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82468, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "return", "&", "VTTI", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine22", "Func": "getVectorTargetTransformInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82470, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";"], "ground_truth": ["initializeLoadStoreOptPass", "(", "Registry", ")", ";"], "File": "ARMTargetMachine22", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82471, "Length": 65, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "RegisterTargetMachine", "<", "LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";"], "ground_truth": ["PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";"], "File": "ARMTargetMachine22", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82472, "Length": 44, "Cover_Rate": 0.4835164835164835} {"Template_token": ["", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "&&", "!", "Subtarget", ".", "prefers32BitThumb", "(", ")", ")", "PM", ".", "add", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";"], "ground_truth": ["PM", ".", "add", "(", "createConstantIslandPass", "(", ")", ")", ";"], "File": "ARMTargetMachine23", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82474, "Length": 33, "Cover_Rate": 0.6346153846153846} {"Template_token": ["", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "PM", ".", "add", "(", "createGlobalMergePass", "(", "getTargetLowering", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine23", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82475, "Length": 23, "Cover_Rate": 0.5897435897435898} {"Template_token": ["", "bool", "BaseTargetMachine", "::", "addPreISel", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "PM", ".", "add", "(", "createGlobalMergePass", "(", "getTargetLowering", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine23", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82476, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine23", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82477, "Length": 28, "Cover_Rate": 0.45901639344262296} {"Template_token": ["", "bool", "BaseTargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createNEONPreAllocPass", "(", ")", ")", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine23", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82478, "Length": 61, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createNEONMoveFixPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";", "}", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "PM", ".", "add", "(", "createThumb2ITBlockPass", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine23", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82479, "Length": 75, "Cover_Rate": 0.635593220338983} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "false", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":", "std", "::", "string", "(", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", "{"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")", "+", "", "", ")", ";"], "File": "ARMTargetMachine23", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82480, "Length": 100, "Cover_Rate": 0.9900990099009901} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "false", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":", "std", "::", "string", "(", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", "{"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")", "+", "", "", ")", ";"], "File": "ARMTargetMachine23", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82481, "Length": 100, "Cover_Rate": 0.9900990099009901} {"Template_token": ["", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "Darwin", ":", "return", "new", "MCAsmInfoDarwin", "(", ")", ";", "default", ":"], "ground_truth": ["return", "new", "ELFMCAsmInfo", "(", ")", ";"], "File": "ARMTargetMachine23", "Func": "createMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82482, "Length": 28, "Cover_Rate": 0.56} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "true", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":"], "ground_truth": ["std", "::", "string", "(", "", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", "{"], "File": "ARMTargetMachine23", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82483, "Length": 107, "Cover_Rate": 0.9907407407407407} {"Template_token": ["", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetTriple", ".", "isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";"], "ground_truth": ["else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";"], "File": "ARMTargetMachine24", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82485, "Length": 99, "Cover_Rate": 0.31629392971246006} {"Template_token": ["", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "{", "if", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", "||", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS16", ")", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Hard", ";", "else", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Soft", ";", "}", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetTriple", ".", "isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";", "else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine24", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82486, "Length": 177, "Cover_Rate": 0.5654952076677316} {"Template_token": ["", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDomainFixPass", "(", "Registry", ")", ";"], "ground_truth": ["initializeExpandPseudoPass", "(", "Registry", ")", ";"], "File": "ARMTargetMachine24", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82487, "Length": 30, "Cover_Rate": 0.3125} {"Template_token": ["", "const", "Subtarget", "*", "Subtarget", "=", "&", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "hasAnyDataBarrier", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", ")", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "File": "ARMTargetMachine25", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82490, "Length": 52, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "if", "(", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "&", "UnpackMachineBundlesID", ")", ";"], "File": "ARMTargetMachine25", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82491, "Length": 24, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine25", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82492, "Length": 24, "Cover_Rate": 0.7741935483870968} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isCortexA9", "(", ")", ")", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isCortexA15", "(", ")", "&&", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", "&&", "!", "DisableA15SDOptimization", ")", "{"], "ground_truth": ["addPass", "(", "createA15SDOptimizerPass", "(", ")", ")", ";"], "File": "ARMTargetMachine25", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82493, "Length": 62, "Cover_Rate": 0.6966292134831461} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isCortexA9", "(", ")", ")", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isCortexA15", "(", ")", "&&", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", "&&", "!", "DisableA15SDOptimization", ")", "{", "addPass", "(", "createA15SDOptimizerPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine25", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82494, "Length": 63, "Cover_Rate": 0.7078651685393258} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", "&&", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "&", "IfConverterID", ")", ";"], "File": "ARMTargetMachine25", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82495, "Length": 82, "Cover_Rate": 0.6356589147286822} {"Template_token": ["", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", "&&", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "&", "IfConverterID", ")", ";"], "File": "ARMTargetMachine25", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82496, "Length": 44, "Cover_Rate": 0.34108527131782945} {"Template_token": ["", "BETargetMachine", "::", "BETargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine25", "Func": "ARMBETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82498, "Length": 61, "Cover_Rate": 1.0} {"Template_token": ["", "BETargetMachine", "::", "BETargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine25", "Func": "ARMBETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82499, "Length": 61, "Cover_Rate": 1.0} {"Template_token": ["", "LETargetMachine", "::", "LETargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine25", "Func": "ARMLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82500, "Length": 61, "Cover_Rate": 1.0} {"Template_token": ["", "LETargetMachine", "::", "LETargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine25", "Func": "ARMLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82501, "Length": 61, "Cover_Rate": 1.0} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "isLittle", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "ARMTargetMachine25", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82502, "Length": 67, "Cover_Rate": 0.7362637362637363} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "isLittle", ")", "{", "initAsmInfo", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")", "+", "", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine25", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82503, "Length": 91, "Cover_Rate": 1.0} {"Template_token": ["", "else", "Ret", "+=", "", ";", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "TT", ")", ";", "Ret", "+=", "", ";", "if", "(", "ABI", "!=", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "else", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "Ret", "+=", "", ";", "else", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS", ")", "Ret", "+=", "", ";", "else", "Ret", "+=", "", ";", "return", "Ret", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine25", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82504, "Length": 101, "Cover_Rate": 0.7426470588235294} {"Template_token": ["", "}", "else", "{", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_APCS", ";", "}", "}", "else", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "{", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_AAPCS", ";", "}", "else", "{", "switch", "(", "TT", ".", "getEnvironment", "(", ")", ")", "{", "case", "llvm", "::", "Triple", "::", "Android", ":", "case", "llvm", "::", "Triple", "::", "GNUEABI", ":", "case", "llvm", "::", "Triple", "::", "GNUEABIHF", ":", "case", "llvm", "::", "Triple", "::", "EABIHF", ":", "case", "llvm", "::", "Triple", "::", "EABI", ":", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_AAPCS", ";", "break", ";", "case", "llvm", "::", "Triple", "::", "GNU", ":", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_APCS", ";", "break", ";", "default", ":", "if", "(", "TT", ".", "getOS", "(", ")", "==", "llvm", "::", "Triple", "::", "NetBSD", ")", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_APCS", ";", "else", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_AAPCS", ";"], "ground_truth": ["break", ";"], "File": "ARMTargetMachine25", "Func": "computeTargetABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82505, "Length": 128, "Cover_Rate": 0.4507042253521127} {"Template_token": ["", "Attribute", "CPUAttr", "=", "FnAttrs", ".", "getAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "", ")", ";", "Attribute", "FSAttr", "=", "FnAttrs", ".", "getAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "", ")", ";", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";"], "ground_truth": ["Attribute", "SFAttr", "=", "FnAttrs", ".", "getAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "", ")", ";"], "File": "ARMTargetMachine25", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82506, "Length": 96, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "TargetIRAnalysis", "BaseTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "TTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine25", "Func": "getTargetIRAnalysis", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82507, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "TargetIRAnalysis", "BaseTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{"], "ground_truth": ["return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "TTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", ")", ";"], "File": "ARMTargetMachine25", "Func": "getTargetIRAnalysis", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82508, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "ThumbBETargetMachine", "::", "ThumbBETargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "ThumbTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine25", "Func": "ThumbBETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82509, "Length": 61, "Cover_Rate": 1.0} {"Template_token": ["", "ThumbBETargetMachine", "::", "ThumbBETargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "ThumbTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine25", "Func": "ThumbBETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82510, "Length": 61, "Cover_Rate": 1.0} {"Template_token": ["", "ThumbLETargetMachine", "::", "ThumbLETargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "ThumbTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine25", "Func": "ThumbLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82511, "Length": 61, "Cover_Rate": 1.0} {"Template_token": ["", "ThumbLETargetMachine", "::", "ThumbLETargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "ThumbTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine25", "Func": "ThumbLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82512, "Length": 61, "Cover_Rate": 1.0} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "isLittle", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "ARMTargetMachine25", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82513, "Length": 67, "Cover_Rate": 0.9852941176470589} {"Template_token": ["", "bool", "TargetMachine", "::", "addAssemblyEmitter", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ",", "bool", "Verbose", ",", "raw_ostream", "&", "Out", ")", "{", "assert", "(", "AsmPrinterCtor", "&&", "", ")", ";"], "ground_truth": ["if", "(", "AsmPrinterCtor", ")", "PM", ".", "add", "(", "AsmPrinterCtor", "(", "Out", ",", "*", "this", ",", "OptLevel", ",", "Verbose", ")", ")", ";"], "File": "ARMTargetMachine26", "Func": "addAssemblyEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82514, "Length": 50, "Cover_Rate": 0.9259259259259259} {"Template_token": ["", "bool", "TargetMachine", "::", "addCodeEmitter", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ",", "bool", "DumpAsm", ",", "JITCodeEmitter", "&", "JCE", ")", "{", "if", "(", "DefRelocModel", "==", "Reloc", "::", "Default", ")", "setRelocationModel", "(", "Reloc", "::", "Static", ")", ";", "PM", ".", "add", "(", "createJITCodeEmitterPass", "(", "*", "this", ",", "JCE", ")", ")", ";", "if", "(", "DumpAsm", ")", "{", "assert", "(", "AsmPrinterCtor", "&&", "", ")", ";"], "ground_truth": ["if", "(", "AsmPrinterCtor", ")", "PM", ".", "add", "(", "AsmPrinterCtor", "(", "errs", "(", ")", ",", "*", "this", ",", "OptLevel", ",", "true", ")", ")", ";"], "File": "ARMTargetMachine26", "Func": "addCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82516, "Length": 85, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "if", "(", "AsmPrinterCtor", ")", "PM", ".", "add", "(", "AsmPrinterCtor", "(", "errs", "(", ")", ",", "*", "this", ",", "OptLevel", ",", "true", ")", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine26", "Func": "addCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82517, "Length": 28, "Cover_Rate": 0.3111111111111111} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "isThumb", ")", ":", "Subtarget", "(", "M", ",", "FS", ",", "isThumb", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "(", "isThumb", "?", "std", "::", "string", "(", "", "", ")", ":", "std", "::", "string", "(", "", ")", ")", ":"], "ground_truth": ["(", "isThumb", "?", "std", "::", "string", "(", "", "", ")", ":"], "File": "ARMTargetMachine26", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82521, "Length": 67, "Cover_Rate": 0.6504854368932039} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "isThumb", ")", ":", "Subtarget", "(", "M", ",", "FS", ",", "isThumb", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "(", "isThumb", "?", "std", "::", "string", "(", "", "", ")", ":", "std", "::", "string", "(", "", ")", ")", ":", "(", "isThumb", "?", "std", "::", "string", "(", "", "", ")", ":"], "ground_truth": ["std", "::", "string", "(", "", ")", ")", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "FrameInfo", "(", "Subtarget", ")", ",", "JITInfo", "(", ")", ",", "TLInfo", "(", "*", "this", ")", "{"], "File": "ARMTargetMachine26", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82522, "Length": 96, "Cover_Rate": 0.9320388349514563} {"Template_token": ["", "const", "TargetAsmInfo", "*", "TargetMachine", "::", "createTargetAsmInfo", "(", ")", "const", "{"], "ground_truth": ["switch", "(", "Subtarget", ".", "TargetType", ")", "{"], "File": "ARMTargetMachine26", "Func": "createTargetAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82523, "Length": 17, "Cover_Rate": 0.3090909090909091} {"Template_token": ["", "unsigned", "TargetMachine", "::", "getJITMatchQuality", "(", ")", "{", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine26", "Func": "getJITMatchQuality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82524, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "TT", ".", "empty", "(", ")", ")", "return", "", ";", "if", "(", "M", ".", "getEndianness", "(", ")", "==", "Module", "::", "LittleEndian", "&&", "M", ".", "getPointerSize", "(", ")", "==", "Module", "::", "Pointer32", ")", "return", "", ";", "else", "if", "(", "M", ".", "getEndianness", "(", ")", "!=", "Module", "::", "AnyEndianness", "||", "M", ".", "getPointerSize", "(", ")", "!=", "Module", "::", "AnyPointerSize", ")", "return", "", ";", "return", "getJITMatchQuality", "(", ")", "/", "", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine26", "Func": "getModuleMatchQuality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82525, "Length": 71, "Cover_Rate": 0.5461538461538461} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "TargetMachine", "(", "M", ",", "FS", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine26", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82526, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "TargetMachine", "(", "M", ",", "FS", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine26", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82527, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "void", "BaseTargetMachine", "::", "addAnalysisPasses", "(", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "createBasicTargetTransformInfoPass", "(", "this", ")", ")", ";"], "ground_truth": ["PM", ".", "add", "(", "createTargetTransformInfoPass", "(", "this", ")", ")", ";"], "File": "ARMTargetMachine27", "Func": "addAnalysisPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82529, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isCortexA9", "(", ")", ")", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isCortexA15", "(", ")", "&&", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", "&&", "!", "DisableA15SDOptimization", ")", "{", "addPass", "(", "createA15SDOptimizerPass", "(", ")", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine27", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82530, "Length": 93, "Cover_Rate": 0.9207920792079208} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isCortexA9", "(", ")", ")", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isCortexA15", "(", ")", "&&", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", "&&", "!", "DisableA15SDOptimization", ")", "{", "addPass", "(", "createA15SDOptimizerPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine27", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82531, "Length": 63, "Cover_Rate": 0.6237623762376238} {"Template_token": ["", "printAndVerify", "(", "", ")", ";", "}", "if", "(", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", "&&", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "&", "IfConverterID", ")", ";"], "File": "ARMTargetMachine27", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82532, "Length": 88, "Cover_Rate": 0.5866666666666667} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", "&&", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "&", "IfConverterID", ")", ";", "}", "}"], "ground_truth": ["if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "createThumb2ITBlockPass", "(", ")", ")", ";"], "File": "ARMTargetMachine27", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82533, "Length": 51, "Cover_Rate": 0.34} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "Options", ")", ",", "JITInfo", "(", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine27", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82534, "Length": 113, "Cover_Rate": 1.0} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "Options", ")", ",", "JITInfo", "(", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine27", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82535, "Length": 113, "Cover_Rate": 1.0} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "DL", "(", "computeDataLayout", "(", "Subtarget", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{", "initAsmInfo", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")", "+", "", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine27", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82536, "Length": 116, "Cover_Rate": 1.0} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "DL", "(", "computeDataLayout", "(", "Subtarget", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{", "initAsmInfo", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")", "+", "", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine27", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82537, "Length": 116, "Cover_Rate": 1.0} {"Template_token": ["", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "ST", ".", "getTargetTriple", "(", ")", ")", ";", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isThumb", "(", ")", ")", "Ret", "+=", "", ";", "if", "(", "!", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "else", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isThumb", "(", ")", "||", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isTargetNaCl", "(", ")", ")", "Ret", "+=", "", ";", "else", "if", "(", "ST", ".", "isAAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "else", "Ret", "+=", "", ";", "return", "Ret", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine27", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82538, "Length": 127, "Cover_Rate": 0.8758620689655172} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DL", "(", "computeDataLayout", "(", "Subtarget", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "FrameLowering", "(", "Subtarget", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "Subtarget", ")", ")", "{", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine27", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82539, "Length": 141, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isCortexA9", "(", ")", ")", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine28", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82540, "Length": 62, "Cover_Rate": 0.9841269841269841} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isCortexA9", "(", ")", ")", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine28", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82541, "Length": 29, "Cover_Rate": 0.4603174603174603} {"Template_token": ["", "bool", "PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createISelDag", "(", "getTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "Triple", "(", "TM", "->", "getTargetTriple", "(", ")", ")", ".", "isOSBinFormatELF", "(", ")", "&&", "TM", "->", "Options", ".", "EnableFastISel", ")", "addPass", "(", "createGlobalBaseRegPass", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine29", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82543, "Length": 53, "Cover_Rate": 1.0} {"Template_token": ["", "void", "PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "&", "UnpackMachineBundlesID", ")", ";", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createConstantIslandPass", "(", ")", ")", ";"], "File": "ARMTargetMachine29", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82544, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "&", "UnpackMachineBundlesID", ")", ";", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createConstantIslandPass", "(", ")", ")", ";"], "File": "ARMTargetMachine29", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82545, "Length": 30, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "||", "EnableGlobalMerge", "==", "cl", "::", "BOU_TRUE", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", ",", "", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine29", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82546, "Length": 47, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "&", "IfConverterID", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine29", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82548, "Length": 46, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "&", "IfConverterID", ")", ";", "}"], "ground_truth": ["addPass", "(", "createThumb2ITBlockPass", "(", ")", ")", ";"], "File": "ARMTargetMachine29", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82549, "Length": 70, "Cover_Rate": 0.6862745098039216} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "CPU", ",", "Options", ",", "isLittle", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "TargetABI", "(", "computeTargetABI", "(", "Triple", "(", "TT", ")", ",", "CPU", ",", "Options", ")", ")", ",", "TLOF", "(", "createTLOF", "(", "Triple", "(", "getTargetTriple", "(", ")", ")", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ",", "isLittle", "(", "isLittle", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine29", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82551, "Length": 150, "Cover_Rate": 1.0} {"Template_token": ["", "std", "::", "string", "Ret", "=", "", ";", "if", "(", "isLittle", ")", "Ret", "+=", "", ";", "else", "Ret", "+=", "", ";", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "Triple", ")", ";", "Ret", "+=", "", ";", "if", "(", "ABI", "!=", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "else", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "if", "(", "Triple", ".", "isOSNaCl", "(", ")", ")", "Ret", "+=", "", ";", "else", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS", ")", "Ret", "+=", "", ";"], "ground_truth": ["else", "Ret", "+=", "", ";"], "File": "ARMTargetMachine29", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82552, "Length": 112, "Cover_Rate": 0.717948717948718} {"Template_token": ["", "static", "std", "::", "string", "computeDataLayout", "(", "StringRef", "TT", ",", "StringRef", "CPU", ",", "const", "TargetOptions", "&", "Options", ",", "bool", "isLittle", ")", "{", "const", "Triple", "Triple", "(", "TT", ")", ";", "auto", "ABI", "=", "computeTargetABI", "(", "Triple", ",", "CPU", ",", "Options", ")", ";"], "ground_truth": ["std", "::", "string", "Ret", "=", "", ";"], "File": "ARMTargetMachine29", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82553, "Length": 47, "Cover_Rate": 0.30128205128205127} {"Template_token": ["", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "Attribute", "SFAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "bool", "SoftFloat", "=", "!", "SFAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "SFAttr", ".", "getValueAsString", "(", ")", "==", "", ":", "Options", ".", "UseSoftFloat", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "+", "(", "SoftFloat", "?", "", ":", "", ")", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ";", "}"], "ground_truth": ["return", "I", ".", "get", "(", ")", ";"], "File": "ARMTargetMachine29", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82554, "Length": 121, "Cover_Rate": 0.6612021857923497} {"Template_token": ["", "const", "Subtarget", "*", "BaseTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "Attribute", "SFAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "bool", "SoftFloat", "=", "!", "SFAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "SFAttr", ".", "getValueAsString", "(", ")", "==", "", ":", "Options", ".", "UseSoftFloat", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "+", "(", "SoftFloat", "?", "", ":", "", ")", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine29", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82555, "Length": 175, "Cover_Rate": 0.9562841530054644} {"Template_token": ["", "std", "::", "string", "(", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")", "+", "", "", ")", ";"], "File": "ARMTargetMachine2", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82556, "Length": 49, "Cover_Rate": 0.34265734265734266} {"Template_token": ["", "std", "::", "string", "(", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")", "+", "", "", ")", ";"], "File": "ARMTargetMachine2", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82557, "Length": 49, "Cover_Rate": 0.34265734265734266} {"Template_token": ["", "virtual", "TargetLowering", "*", "getTargetLowering", "(", ")", "const", "{"], "ground_truth": ["return", "const_cast", "<", "TargetLowering", "*", ">", "(", "&", "TLInfo", ")", ";"], "File": "ARMTargetMachine2", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82558, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DL", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":", "std", "::", "string", "(", "", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "FrameLowering", "(", "Subtarget", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "Subtarget", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine2", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82560, "Length": 171, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "const", "BaseInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{"], "ground_truth": ["return", "InstrInfo", ";"], "File": "ARMTargetMachine32", "Func": "getInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82561, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "virtual", "const", "BaseInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{"], "ground_truth": ["return", "InstrInfo", ";"], "File": "ARMTargetMachine32", "Func": "getInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82562, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "BaseTargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "ExpandMLx", "&&", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "Subtarget", ".", "hasVFP2", "(", ")", ")", "PM", ".", "add", "(", "createMLxExpansionPass", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine34", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82563, "Length": 68, "Cover_Rate": 0.9855072463768116} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "isThumb", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Subtarget", "(", "TT", ",", "FS", ",", "isThumb", ")", ",", "JITInfo", "(", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{", "DefRelocModel", "=", "getRelocationModel", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine34", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82564, "Length": 63, "Cover_Rate": 1.0} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "false", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":", "std", "::", "string", "(", "", "", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameInfo", "(", "Subtarget", ")", "{"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")", "+", "", "", ")", ";"], "File": "ARMTargetMachine34", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82566, "Length": 111, "Cover_Rate": 0.9910714285714286} {"Template_token": ["", "case", "Triple", "::", "MinGW32", ":", "case", "Triple", "::", "MinGW64", ":", "case", "Triple", "::", "Cygwin", ":", "case", "Triple", "::", "Win32", ":", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";", "default", ":"], "ground_truth": ["return", "createELFStreamer", "(", "Ctx", ",", "TAB", ",", "OS", ",", "Emitter", ",", "RelaxAll", ")", ";"], "File": "ARMTargetMachine34", "Func": "createMCStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82567, "Length": 44, "Cover_Rate": 0.38596491228070173} {"Template_token": ["", "void", "LLVMInitializeTarget", "(", ")", "{", "RegisterTargetMachine", "<", "TargetMachine", ">", "X", "(", "TheTarget", ")", ";", "RegisterTargetMachine", "<", "ThumbTargetMachine", ">", "Y", "(", "TheThumbTarget", ")", ";", "RegisterAsmInfoFn", "A", "(", "TheTarget", ",", "createMCAsmInfo", ")", ";", "RegisterAsmInfoFn", "B", "(", "TheThumbTarget", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterCodeEmitter", "(", "TheTarget", ",", "createMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterCodeEmitter", "(", "TheThumbTarget", ",", "createMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterAsmBackend", "(", "TheTarget", ",", "createAsmBackend", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterAsmBackend", "(", "TheThumbTarget", ",", "createAsmBackend", ")", ";"], "File": "ARMTargetMachine34", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82568, "Length": 75, "Cover_Rate": 0.7978723404255319} {"Template_token": ["", "TargetRegistry", "::", "RegisterCodeEmitter", "(", "TheThumbTarget", ",", "createMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterAsmBackend", "(", "TheTarget", ",", "createAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterAsmBackend", "(", "TheThumbTarget", ",", "createAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterObjectStreamer", "(", "TheTarget", ",", "createMCStreamer", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterObjectStreamer", "(", "TheThumbTarget", ",", "createMCStreamer", ")", ";"], "File": "ARMTargetMachine34", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82569, "Length": 45, "Cover_Rate": 0.4787234042553192} {"Template_token": ["", "std", "::", "string", "(", "", "", "", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "FrameInfo", "(", "Subtarget", ")", ":", "(", "FrameInfo", "*", ")", "new", "Thumb1FrameInfo", "(", "Subtarget", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine34", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82570, "Length": 54, "Cover_Rate": 0.38848920863309355} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasAnyDataBarrier", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine35", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82572, "Length": 43, "Cover_Rate": 0.6323529411764706} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";"], "File": "ARMTargetMachine35", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82573, "Length": 29, "Cover_Rate": 0.47540983606557374} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "&", "UnpackMachineBundlesID", ")", ";"], "File": "ARMTargetMachine35", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82574, "Length": 35, "Cover_Rate": 0.5737704918032787} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isCortexA9", "(", ")", ")", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isCortexA15", "(", ")", "&&", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", "&&", "!", "DisableA15SDOptimization", ")", "{", "addPass", "(", "createA15SDOptimizerPass", "(", ")", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine35", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82575, "Length": 67, "Cover_Rate": 0.7282608695652174} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", "&&", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "&", "IfConverterID", ")", ";", "}", "}", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "createThumb2ITBlockPass", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine35", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82576, "Length": 77, "Cover_Rate": 0.5620437956204379} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", "&&", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "&", "IfConverterID", ")", ";"], "File": "ARMTargetMachine35", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82577, "Length": 55, "Cover_Rate": 0.40145985401459855} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ",", "Options", ")", "{"], "ground_truth": ["if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";"], "File": "ARMTargetMachine35", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82579, "Length": 107, "Cover_Rate": 0.9907407407407407} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ",", "isLittle", "(", "isLittle", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine36", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82580, "Length": 111, "Cover_Rate": 1.0} {"Template_token": ["", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDomainFixPass", "(", "Registry", ")", ";", "initializeExpandPseudoPass", "(", "Registry", ")", ";", "initializeThumb2SizeReducePass", "(", "Registry", ")", ";", "initializeMVEVPTBlockPass", "(", "Registry", ")", ";", "initializeMVEVPTOptimisationsPass", "(", "Registry", ")", ";", "initializeMVETailPredicationPass", "(", "Registry", ")", ";", "initializeLowOverheadLoopsPass", "(", "Registry", ")", ";", "initializeBlockPlacementPass", "(", "Registry", ")", ";", "initializeMVEGatherScatterLoweringPass", "(", "Registry", ")", ";", "initializeSLSHardeningPass", "(", "Registry", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine38", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82581, "Length": 109, "Cover_Rate": 0.7956204379562044} {"Template_token": ["", "if", "(", "EnableLoadStoreOpt", ")", "addPass", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";"], "ground_truth": ["if", "(", "!", "DisableA15SDOptimization", ")", "addPass", "(", "createA15SDOptimizerPass", "(", ")", ")", ";"], "File": "ARMTargetMachine3", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82582, "Length": 24, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "void", "PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "TM", "->", "isPagerando", "(", ")", ")", "addPass", "(", "createPagerandoOptimizerPass", "(", ")", ")", ";", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";"], "ground_truth": ["if", "(", "EnableLoadStoreOpt", ")", "addPass", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";"], "File": "ARMTargetMachine3", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82583, "Length": 52, "Cover_Rate": 0.7878787878787878} {"Template_token": ["", "if", "(", "!", "RM", ".", "hasValue", "(", ")", ")", "return", "TT", ".", "isOSBinFormatMachO", "(", ")", "?", "Reloc", "::", "PIC_", ":", "Reloc", "::", "Static", ";", "if", "(", "*", "RM", "==", "Reloc", "::", "ROPI", "||", "*", "RM", "==", "Reloc", "::", "RWPI", "||", "*", "RM", "==", "Reloc", "::", "ROPI_RWPI", ")", "assert", "(", "TT", ".", "isOSBinFormatELF", "(", ")", "&&", "", ")", ";"], "ground_truth": ["if", "(", "*", "RM", "==", "Reloc", "::", "PIP", ")", "assert", "(", "TT", ".", "isOSBinFormatELF", "(", ")", "&&", "", ")", ";"], "File": "ARMTargetMachine3", "Func": "getEffectiveRelocModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82584, "Length": 78, "Cover_Rate": 0.6290322580645161} {"Template_token": ["", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeCodeGenPreparePass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";"], "ground_truth": ["initializeExecutionDomainFixPass", "(", "Registry", ")", ";"], "File": "ARMTargetMachine3", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82585, "Length": 35, "Cover_Rate": 0.3153153153153153} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "SimplifyCFGOptions", "(", ")", ".", "hoistCommonInsts", "(", "true", ")", ".", "sinkCommonInsts", "(", "true", ")", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "const", "auto", "&", "ST", "=", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "hasAnyDataBarrier", "(", ")", "&&", "!", "ST", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "addPass", "(", "createMVEGatherScatterLoweringPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createMVELaneInterleavingPass", "(", ")", ")", ";"], "File": "ARMTargetMachine41", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82586, "Length": 91, "Cover_Rate": 0.4504950495049505} {"Template_token": ["", "TargetTransformInfo", "BaseTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "TTIImpl", "(", "this", ",", "F", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine41", "Func": "getTargetTransformInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82587, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetTriple", ".", "isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";", "else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";", "}"], "ground_truth": ["if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{"], "File": "ARMTargetMachine42", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82589, "Length": 109, "Cover_Rate": 0.3824561403508772} {"Template_token": ["", "}", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetTriple", ".", "isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";", "else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";", "}", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "this", "->", "Options", ".", "TrapUnreachable", "=", "true", ";", "this", "->", "Options", ".", "NoTrapAfterNoreturn", "=", "true", ";", "}", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine42", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82590, "Length": 132, "Cover_Rate": 0.4631578947368421} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine45", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82591, "Length": 24, "Cover_Rate": 0.375} {"Template_token": ["", "const", "Subtarget", "*", "Subtarget", "=", "&", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "hasAnyDataBarrier", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "addPass", "(", "createAtomicExpandLoadLinkedPass", "(", "TM", ")", ")", ";"], "ground_truth": ["if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", ")", ")", ";"], "File": "ARMTargetMachine45", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82592, "Length": 53, "Cover_Rate": 0.828125} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "isLittle", ",", "Options", ")", ",", "JITInfo", "(", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";"], "File": "ARMTargetMachine45", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82593, "Length": 117, "Cover_Rate": 0.9915254237288136} {"Template_token": ["", "LETargetMachine", "::", "LETargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine45", "Func": "ARMLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82596, "Length": 61, "Cover_Rate": 1.0} {"Template_token": ["", "LETargetMachine", "::", "LETargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine45", "Func": "ARMLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82597, "Length": 61, "Cover_Rate": 1.0} {"Template_token": ["", "ThumbBETargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "ThumbTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine45", "Func": "ThumbBETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82598, "Length": 59, "Cover_Rate": 0.9672131147540983} {"Template_token": ["", "ThumbBETargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "ThumbTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine45", "Func": "ThumbBETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82599, "Length": 59, "Cover_Rate": 0.9672131147540983} {"Template_token": ["", "ThumbLETargetMachine", "::", "ThumbLETargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "ThumbTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine45", "Func": "ThumbLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82600, "Length": 61, "Cover_Rate": 1.0} {"Template_token": ["", "ThumbLETargetMachine", "::"], "ground_truth": ["ThumbLETargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "ThumbTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "File": "ARMTargetMachine45", "Func": "ThumbLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82601, "Length": 60, "Cover_Rate": 0.9836065573770492} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "isLittle", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DL", "(", "computeDataLayout", "(", "Subtarget", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "FrameLowering", "(", "Subtarget", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "Subtarget", ")", ")", "{", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine45", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82602, "Length": 146, "Cover_Rate": 1.0} {"Template_token": ["", "void", "PassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "{", "addPass", "(", "createInsertDivideCheckPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine46", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82604, "Length": 26, "Cover_Rate": 0.7878787878787878} {"Template_token": ["", "if", "(", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "&", "UnpackMachineBundlesID", ")", ";", "}"], "ground_truth": ["if", "(", "FlagSfiDisableCP", ")", "{"], "File": "ARMTargetMachine46", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82606, "Length": 30, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", "&&", "!", "getSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", "->", "getTargetLowering", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine46", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82607, "Length": 39, "Cover_Rate": 0.8478260869565217} {"Template_token": ["", "addPass", "(", "createConstantIslandPass", "(", ")", ")", ";", "addPass", "(", "createLowOverheadLoopsPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSWindows", "(", ")", ")", "{"], "ground_truth": ["addPass", "(", "createCFGuardLongjmpPass", "(", ")", ")", ";"], "File": "ARMTargetMachine47", "Func": "addPreEmitPass2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82609, "Length": 34, "Cover_Rate": 0.53125} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "&", "MachinePipelinerID", ")", ";", "addPass", "(", "createMVETPAndVPTOptimisationsPass", "(", ")", ")", ";", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";"], "ground_truth": ["if", "(", "EnableLoadStoreOpt", ")", "addPass", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";"], "File": "ARMTargetMachine47", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82610, "Length": 53, "Cover_Rate": 0.7162162162162162} {"Template_token": ["", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";", "if", "(", "EnableLoadStoreOpt", ")", "addPass", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "!", "DisableA15SDOptimization", ")", "addPass", "(", "createA15SDOptimizerPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine47", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82611, "Length": 32, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeBranchTargetsPass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDomainFixPass", "(", "Registry", ")", ";", "initializeExpandPseudoPass", "(", "Registry", ")", ";", "initializeThumb2SizeReducePass", "(", "Registry", ")", ";", "initializeMVEVPTBlockPass", "(", "Registry", ")", ";", "initializeMVETPAndVPTOptimisationsPass", "(", "Registry", ")", ";", "initializeMVETailPredicationPass", "(", "Registry", ")", ";", "initializeLowOverheadLoopsPass", "(", "Registry", ")", ";", "initializeBlockPlacementPass", "(", "Registry", ")", ";", "initializeMVEGatherScatterLoweringPass", "(", "Registry", ")", ";"], "ground_truth": ["initializeSLSHardeningPass", "(", "Registry", ")", ";"], "File": "ARMTargetMachine47", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82614, "Length": 65, "Cover_Rate": 0.4276315789473684} {"Template_token": ["", "void", "PassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableLoadStoreOpt", ")", "addPass", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "addPass", "(", "new", "ExecutionDomainFix", "(", ")", ")", ";", "addPass", "(", "createBreakFalseDeps", "(", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "hasMinSize", "(", ")", "||", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "restrictIT", "(", ")", ";", "}", ")", ")", ";", "addPass", "(", "createIfConverter", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ";"], "ground_truth": ["}", ")", ")", ";"], "File": "ARMTargetMachine49", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82615, "Length": 146, "Cover_Rate": 0.7849462365591398} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableLoadStoreOpt", ")", "addPass", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "addPass", "(", "new", "ExecutionDomainFix", "(", ")", ")", ";", "addPass", "(", "createBreakFalseDeps", "(", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "hasMinSize", "(", ")", "||", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "restrictIT", "(", ")", ";", "}", ")", ")", ";", "addPass", "(", "createIfConverter", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "}", "addPass", "(", "createMVEVPTBlockPass", "(", ")", ")", ";", "addPass", "(", "createThumb2ITBlockPass", "(", ")", ")", ";"], "ground_truth": ["if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{"], "File": "ARMTargetMachine49", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82616, "Length": 165, "Cover_Rate": 0.8870967741935484} {"Template_token": ["", "bool", "OnlyOptimizeForSize", "=", "(", "TM", "->", "getOptLevel", "(", ")", "<", "CodeGenOpt", "::", "Aggressive", ")", "&&", "(", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", ";"], "ground_truth": ["addPass", "(", "createGlobalMergePass", "(", "TM", ",", "", ",", "OnlyOptimizeForSize", ")", ")", ";"], "File": "ARMTargetMachine4", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82617, "Length": 35, "Cover_Rate": 0.47297297297297297} {"Template_token": ["", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ",", "F", ".", "optForMinSize", "(", ")", ")", ";", "if", "(", "!", "I", "->", "isThumb", "(", ")", "&&", "!", "I", "->", "hasOps", "(", ")", ")", "F", ".", "getContext", "(", ")", ".", "emitError", "(", "", "+", "F", ".", "getName", "(", ")", "+", "", "", ")", ";", "}", "return", "I", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine50", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82618, "Length": 77, "Cover_Rate": 0.33047210300429186} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", ",", "", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine52", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82621, "Length": 25, "Cover_Rate": 0.7575757575757576} {"Template_token": ["", "bool", "PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", ",", "", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine52", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82622, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "void", "PassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "", ",", "false", ",", "false", ",", "true", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "const", "auto", "&", "ST", "=", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "hasAnyDataBarrier", "(", ")", "&&", "!", "ST", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "File": "ARMTargetMachine55", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82623, "Length": 111, "Cover_Rate": 0.8473282442748091} {"Template_token": ["", "void", "PassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "", ",", "false", ",", "false", ",", "true", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{"], "File": "ARMTargetMachine55", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82624, "Length": 70, "Cover_Rate": 0.5343511450381679} {"Template_token": ["", "else", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Soft", ";", "}", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetTriple", ".", "isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";"], "ground_truth": ["else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";"], "File": "ARMTargetMachine58", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82625, "Length": 111, "Cover_Rate": 0.38144329896907214} {"Template_token": ["", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{"], "ground_truth": ["if", "(", "Subtarget", ".", "isTargetGNUAEABI", "(", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";"], "File": "ARMTargetMachine59", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82626, "Length": 67, "Cover_Rate": 0.33004926108374383} {"Template_token": ["", "if", "(", "TT", ".", "getEnvironment", "(", ")", "==", "llvm", "::", "Triple", "::", "EABI", "||", "(", "TT", ".", "getOS", "(", ")", "==", "llvm", "::", "Triple", "::", "UnknownOS", "&&", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "||", "CPU", ".", "startswith", "(", "", ")", ")", "{", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_AAPCS", ";", "}", "else", "if", "(", "TT", ".", "isWatchABI", "(", ")", ")", "{", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_AAPCS16", ";", "}", "else", "{", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_APCS", ";", "}", "}", "else", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "{", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_AAPCS", ";", "}", "else", "{", "switch", "(", "TT", ".", "getEnvironment", "(", ")", ")", "{", "case", "llvm", "::", "Triple", "::", "Android", ":", "case", "llvm", "::", "Triple", "::", "GNUEABI", ":", "case", "llvm", "::", "Triple", "::", "GNUEABIHF", ":"], "ground_truth": ["case", "llvm", "::", "Triple", "::", "EABIHF", ":"], "File": "ARMTargetMachine59", "Func": "computeTargetABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82627, "Length": 132, "Cover_Rate": 0.42996742671009774} {"Template_token": ["", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{"], "ground_truth": ["return", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";"], "File": "ARMTargetMachine5", "Func": "getDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82629, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "const", "FrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getFrameLowering", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine5", "Func": "getFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82631, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "const", "FrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getFrameLowering", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine5", "Func": "getFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82632, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "const", "BaseInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine5", "Func": "getInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82633, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "const", "BaseInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine5", "Func": "getInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82634, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "return", "&", "getSubtargetImpl", "(", ")", "->", "getInstrItineraryData", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine5", "Func": "getInstrItineraryData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82635, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "return", "&", "getSubtargetImpl", "(", ")", "->", "getInstrItineraryData", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine5", "Func": "getInstrItineraryData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82636, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "return", "Subtarget", ".", "getJITInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine5", "Func": "getJITInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82637, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "return", "Subtarget", ".", "getJITInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine5", "Func": "getJITInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82638, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "return", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine5", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82640, "Length": 10, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "const", "SelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "getSubtargetImpl", "(", ")", "->", "getSelectionDAGInfo", "(", ")", ";"], "File": "ARMTargetMachine5", "Func": "getSelectionDAGInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82641, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "return", "getSubtargetImpl", "(", ")", "->", "getSelectionDAGInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine5", "Func": "getSelectionDAGInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82642, "Length": 10, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "const", "TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{"], "ground_truth": ["return", "getSubtargetImpl", "(", ")", "->", "getTargetLowering", "(", ")", ";"], "File": "ARMTargetMachine5", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82643, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "PM", ".", "add", "(", "createISelDag", "(", "*", "this", ",", "getOptLevel", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine61", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82645, "Length": 18, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "PM", ".", "add", "(", "createISelDag", "(", "*", "this", ",", "getOptLevel", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine61", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82646, "Length": 18, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "if", "(", "!", "Subtarget", ".", "prefers32BitThumb", "(", ")", ")", "PM", ".", "add", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createUnpackMachineBundlesPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine61", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82647, "Length": 28, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "PM", ".", "add", "(", "createUnpackMachineBundlesPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createConstantIslandPass", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine61", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82648, "Length": 22, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "PM", ".", "add", "(", "createGlobalMergePass", "(", "getTargetLowering", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine61", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82649, "Length": 27, "Cover_Rate": 0.7105263157894737} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";"], "ground_truth": ["if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "Subtarget", ".", "isCortexA9", "(", ")", ")", "PM", ".", "add", "(", "createMLxExpansionPass", "(", ")", ")", ";"], "File": "ARMTargetMachine61", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82650, "Length": 52, "Cover_Rate": 0.7878787878787878} {"Template_token": ["", "bool", "BaseTargetMachine", "::", "addPreSched2", "(", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "PM", ".", "add", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";", "}"], "ground_truth": ["if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "PM", ".", "add", "(", "createThumb2ITBlockPass", "(", ")", ")", ";"], "File": "ARMTargetMachine61", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82651, "Length": 115, "Cover_Rate": 0.9504132231404959} {"Template_token": ["", "PM", ".", "add", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";", "}", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "PM", ".", "add", "(", "createThumb2ITBlockPass", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine61", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82652, "Length": 60, "Cover_Rate": 0.49586776859504134} {"Template_token": ["", "PM", "->", "add", "(", "createISelDag", "(", "getTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine62", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82653, "Length": 20, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "PM", "->", "add", "(", "createISelDag", "(", "getTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine62", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82654, "Length": 20, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "PM", "->", "add", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";"], "File": "ARMTargetMachine62", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82655, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "bool", "PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "PM", "->", "add", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "UnpackMachineBundlesID", ")", ";"], "File": "ARMTargetMachine62", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82656, "Length": 43, "Cover_Rate": 0.7543859649122807} {"Template_token": ["", "bool", "PassConfig", "::", "addPreISel", "(", ")", "{"], "ground_truth": ["if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "PM", "->", "add", "(", "createGlobalMergePass", "(", "TM", "->", "getTargetLowering", "(", ")", ")", ")", ";"], "File": "ARMTargetMachine62", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82658, "Length": 35, "Cover_Rate": 0.8974358974358975} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "PM", "->", "add", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isCortexA9", "(", ")", ")", "PM", "->", "add", "(", "createMLxExpansionPass", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine62", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82659, "Length": 59, "Cover_Rate": 0.8805970149253731} {"Template_token": ["", "PM", "->", "add", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "printAndVerify", "(", "", ")", ";", "}", "if", "(", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "PM", "->", "add", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "PM", "->", "add", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "IfConverterID", ")", ";", "}"], "ground_truth": ["if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "PM", "->", "add", "(", "createThumb2ITBlockPass", "(", ")", ")", ";"], "File": "ARMTargetMachine62", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82660, "Length": 93, "Cover_Rate": 0.7209302325581395} {"Template_token": ["", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";"], "ground_truth": ["initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";"], "File": "ARMTargetMachine63", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82661, "Length": 21, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createUnpackMachineBundles", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb2", "(", ")", ";", "}", ")", ")", ";"], "ground_truth": ["if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";"], "File": "ARMTargetMachine66", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82662, "Length": 55, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "void", "PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createUnpackMachineBundles", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb2", "(", ")", ";", "}", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";", "addPass", "(", "createConstantIslandPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createALFWriterPass", "(", ")", ")", ";"], "File": "ARMTargetMachine66", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82663, "Length": 76, "Cover_Rate": 0.987012987012987} {"Template_token": ["", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_APCS", ";", "}", "}", "else", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "{", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_AAPCS", ";", "}", "else", "{", "switch", "(", "TT", ".", "getEnvironment", "(", ")", ")", "{", "case", "llvm", "::", "Triple", "::", "Android", ":", "case", "llvm", "::", "Triple", "::", "GNUEABI", ":", "case", "llvm", "::", "Triple", "::", "GNUEABIHF", ":", "case", "llvm", "::", "Triple", "::", "MuslEABI", ":", "case", "llvm", "::", "Triple", "::", "MuslEABIHF", ":", "case", "llvm", "::", "Triple", "::", "EABIHF", ":", "case", "llvm", "::", "Triple", "::", "EABI", ":", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_AAPCS", ";", "break", ";", "case", "llvm", "::", "Triple", "::", "GNU", ":", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_APCS", ";"], "ground_truth": ["break", ";"], "File": "ARMTargetMachine66", "Func": "computeTargetABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82664, "Length": 108, "Cover_Rate": 0.3059490084985836} {"Template_token": ["", "}", "}", "else", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "{", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_AAPCS", ";", "}", "else", "{", "switch", "(", "TT", ".", "getEnvironment", "(", ")", ")", "{", "case", "llvm", "::", "Triple", "::", "Android", ":", "case", "llvm", "::", "Triple", "::", "GNUEABI", ":", "case", "llvm", "::", "Triple", "::", "GNUEABIHF", ":", "case", "llvm", "::", "Triple", "::", "MuslEABI", ":", "case", "llvm", "::", "Triple", "::", "MuslEABIHF", ":", "case", "llvm", "::", "Triple", "::", "EABIHF", ":", "case", "llvm", "::", "Triple", "::", "EABI", ":", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_AAPCS", ";", "break", ";", "case", "llvm", "::", "Triple", "::", "GNU", ":", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_APCS", ";", "break", ";", "default", ":", "if", "(", "TT", ".", "isOSNetBSD", "(", ")", ")", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_APCS", ";", "else", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_AAPCS", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMTargetMachine66", "Func": "computeTargetABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82665, "Length": 129, "Cover_Rate": 0.3654390934844193} {"Template_token": ["", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ";", "if", "(", "SoftFloat", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "", ":", "", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ";", "GISelAccessor", "*", "GISel", "=", "new", "GISelAccessor", "(", ")", ";", "GISelActualAccessor", "*", "GISel", "=", "new", "GISelActualAccessor", "(", ")", ";"], "ground_truth": ["GISel", "->", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "I", "->", "getTargetLowering", "(", ")", ")", ")", ";"], "File": "ARMTargetMachine66", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82666, "Length": 175, "Cover_Rate": 0.6505576208178439} {"Template_token": ["", "void", "LLVMInitializeTarget", "(", ")", "{", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "ThumbLETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";"], "ground_truth": ["RegisterTargetMachine", "<", "ThumbBETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";"], "File": "ARMTargetMachine66", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82667, "Length": 49, "Cover_Rate": 0.6447368421052632} {"Template_token": ["", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "ThumbLETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";"], "ground_truth": ["RegisterTargetMachine", "<", "ThumbBETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";"], "File": "ARMTargetMachine66", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82668, "Length": 33, "Cover_Rate": 0.4342105263157895} {"Template_token": ["", "assert", "(", "AsmPrinterCtor", "&&", "", ")", ";", "if", "(", "AsmPrinterCtor", ")", "PM", ".", "add", "(", "AsmPrinterCtor", "(", "Out", ",", "*", "this", ",", "Fast", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine68", "Func": "addAssemblyEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82669, "Length": 29, "Cover_Rate": 0.6170212765957447} {"Template_token": ["", "assert", "(", "AsmPrinterCtor", "&&", "", ")", ";", "if", "(", "AsmPrinterCtor", ")", "PM", ".", "add", "(", "AsmPrinterCtor", "(", "errs", "(", ")", ",", "*", "this", ",", "Fast", ")", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine68", "Func": "addCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82671, "Length": 33, "Cover_Rate": 0.38372093023255816} {"Template_token": ["", "bool", "TargetMachine", "::", "addCodeEmitter", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ",", "bool", "DumpAsm", ",", "MachineCodeEmitter", "&", "MCE", ")", "{", "if", "(", "DefRelocModel", "==", "Reloc", "::", "Default", ")", "setRelocationModel", "(", "Reloc", "::", "Static", ")", ";", "PM", ".", "add", "(", "createCodeEmitterPass", "(", "*", "this", ",", "MCE", ")", ")", ";", "if", "(", "DumpAsm", ")", "{"], "ground_truth": ["assert", "(", "AsmPrinterCtor", "&&", "", ")", ";"], "File": "ARMTargetMachine68", "Func": "addCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82672, "Length": 60, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "PM", ".", "add", "(", "createISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine68", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82673, "Length": 15, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "if", "(", "!", "Fast", "&&", "!", "DisableIfConversion", "&&", "!", "Subtarget", ".", "isThumb", "(", ")", ")", "PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createConstantIslandPass", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine68", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82674, "Length": 36, "Cover_Rate": 0.4864864864864865} {"Template_token": ["", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDomainFixPass", "(", "Registry", ")", ";", "initializeExpandPseudoPass", "(", "Registry", ")", ";"], "ground_truth": ["initializeThumb2SizeReducePass", "(", "Registry", ")", ";"], "File": "ARMTargetMachine69", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82675, "Length": 35, "Cover_Rate": 0.3465346534653465} {"Template_token": ["", "if", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", "||", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS16", ")", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Hard", ";", "else", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Soft", ";", "}", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{"], "ground_truth": ["if", "(", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetTriple", ".", "isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";"], "File": "ARMTargetMachine70", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82676, "Length": 154, "Cover_Rate": 0.47678018575851394} {"Template_token": ["", "void", "PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "&", "UnpackMachineBundlesID", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createConstantIslandPass", "(", ")", ")", ";"], "File": "ARMTargetMachine72", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82677, "Length": 54, "Cover_Rate": 0.9818181818181818} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "&", "UnpackMachineBundlesID", ")", ";"], "ground_truth": ["if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";"], "File": "ARMTargetMachine72", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82678, "Length": 33, "Cover_Rate": 0.6} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "TargetABI", "(", "computeTargetABI", "(", "Triple", "(", "TT", ")", ",", "CPU", ",", "Options", ")", ")", ",", "TLOF", "(", "createTLOF", "(", "Triple", "(", "getTargetTriple", "(", ")", ")", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ",", "isLittle", "(", "isLittle", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine73", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82680, "Length": 139, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";", "}", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "{", "PM", ".", "add", "(", "createThumb2ITBlockPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createConstantIslandPass", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine7", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82681, "Length": 59, "Cover_Rate": 0.7023809523809523} {"Template_token": ["", "bool", "BaseTargetMachine", "::", "addPreSched2", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createNEONMoveFixPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createExpandPseudoPass", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine7", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82682, "Length": 72, "Cover_Rate": 0.9863013698630136} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "false", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", ")", ":"], "ground_truth": ["std", "::", "string", "(", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", "{"], "File": "ARMTargetMachine7", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82683, "Length": 69, "Cover_Rate": 0.9857142857142858} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "true", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":", "std", "::", "string", "(", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine7", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82685, "Length": 100, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{"], "ground_truth": ["if", "(", "getSubtarget", "(", ")", ".", "hasV8Ops", "(", ")", "&&", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";"], "File": "ARMTargetMachine84", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82686, "Length": 76, "Cover_Rate": 0.5066666666666667} {"Template_token": ["", "PM", ".", "add", "(", "createJITCodeEmitterPass", "(", "*", "this", ",", "JCE", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine87", "Func": "addCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82688, "Length": 16, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "bool", "BaseTargetMachine", "::", "addPreISel", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "PM", ".", "add", "(", "createGlobalMergePass", "(", "getTargetLowering", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine87", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82689, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "Subtarget", ".", "isCortexA9", "(", ")", ")", "PM", ".", "add", "(", "createMLxExpansionPass", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine87", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82690, "Length": 26, "Cover_Rate": 0.3880597014925373} {"Template_token": ["", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "PM", ".", "add", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";", "}", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "PM", ".", "add", "(", "createThumb2ITBlockPass", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine87", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82691, "Length": 78, "Cover_Rate": 0.639344262295082} {"Template_token": ["", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "PM", ".", "add", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "{"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";"], "File": "ARMTargetMachine87", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82692, "Length": 74, "Cover_Rate": 0.6065573770491803} {"Template_token": ["", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":", "std", "::", "string", "(", "", "", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")", "+", "", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine87", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82694, "Length": 70, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "std", "::", "string", "(", "", "", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")", "+", "", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine87", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82695, "Length": 56, "Cover_Rate": 0.4148148148148148} {"Template_token": ["", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":", "std", "::", "string", "(", "", "", "", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "FrameLowering", "(", "Subtarget", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "Subtarget", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine87", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82697, "Length": 69, "Cover_Rate": 0.4233128834355828} {"Template_token": ["", "addPass", "(", "&", "UnpackMachineBundlesID", ")", ";", "}", "if", "(", "getSubtarget", "(", ")", ".", "useConstIslands", "(", ")", ")", "addPass", "(", "createConstantIslandPass", "(", ")", ")", ";", "if", "(", "getSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "{", "addPass", "(", "createNaClRewritePass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine88", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82698, "Length": 43, "Cover_Rate": 0.5180722891566265} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", "&&", "!", "getSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine88", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82699, "Length": 35, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "&&", "!", "Subtarget", ".", "prefers32BitThumb", "(", ")", ")", "PM", ".", "add", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createConstantIslandPass", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine89", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82700, "Length": 36, "Cover_Rate": 0.7659574468085106} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "JITInfo", "(", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{", "if", "(", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "FloatABIType", "=", "FloatABI", "::", "Soft", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine89", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82701, "Length": 88, "Cover_Rate": 1.0} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "JITInfo", "(", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{"], "ground_truth": ["if", "(", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "FloatABIType", "=", "FloatABI", "::", "Soft", ";"], "File": "ARMTargetMachine89", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82702, "Length": 87, "Cover_Rate": 0.9886363636363636} {"Template_token": ["", "std", "::", "string", "(", "", "", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")", "+", "", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine89", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82703, "Length": 56, "Cover_Rate": 0.39436619718309857} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ",", "OL", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":"], "ground_truth": ["std", "::", "string", "(", "", "", "", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "FrameLowering", "(", "Subtarget", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "Subtarget", ")", ")", "{"], "File": "ARMTargetMachine89", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82704, "Length": 169, "Cover_Rate": 0.9941176470588236} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ",", "OL", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":"], "ground_truth": ["std", "::", "string", "(", "", "", "", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "FrameLowering", "(", "Subtarget", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "Subtarget", ")", ")", "{"], "File": "ARMTargetMachine89", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82705, "Length": 169, "Cover_Rate": 0.9941176470588236} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasAnyDataBarrier", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine90", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82706, "Length": 43, "Cover_Rate": 0.4095238095238095} {"Template_token": ["", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "createAtomicExpandPass", "(", "TM", ")", ")", ";"], "ground_truth": ["const", "Subtarget", "*", "Subtarget", "=", "&", "getSubtarget", "(", ")", ";"], "File": "ARMTargetMachine90", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82707, "Length": 38, "Cover_Rate": 0.3619047619047619} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", ".", "useConstIslands", "(", ")", ")", "addPass", "(", "createConstantIslandPass", "(", ")", ")", ";", "if", "(", "getSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "{", "addPass", "(", "createNaClRewritePass", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMTargetMachine90", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82708, "Length": 37, "Cover_Rate": 0.5} {"Template_token": ["", "void", "PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "&", "UnpackMachineBundlesID", ")", ";", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";", "if", "(", "getSubtarget", "(", ")", ".", "useConstIslands", "(", ")", ")", "addPass", "(", "createConstantIslandPass", "(", ")", ")", ";", "if", "(", "getSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "{"], "ground_truth": ["addPass", "(", "createNaClRewritePass", "(", ")", ")", ";"], "File": "ARMTargetMachine90", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82709, "Length": 72, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "if", "(", "!", "getSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", "&&", "(", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "||", "EnableGlobalMerge", "==", "cl", "::", "BOU_TRUE", ")", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", ",", "", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine90", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82710, "Length": 51, "Cover_Rate": 0.8793103448275862} {"Template_token": ["", "PM", ".", "add", "(", "createThumb2ITBlockPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createConstantIslandPass", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine91", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82711, "Length": 31, "Cover_Rate": 0.3069306930693069} {"Template_token": ["", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";"], "ground_truth": ["PM", ".", "add", "(", "createExpandPseudoPass", "(", ")", ")", ";"], "File": "ARMTargetMachine91", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82712, "Length": 33, "Cover_Rate": 0.6346153846153846} {"Template_token": ["", "static", "const", "MCAsmInfo", "*", "createMCAsmInfo", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "Darwin", ":", "return", "new", "MCAsmInfoDarwin", "(", ")", ";"], "ground_truth": ["default", ":"], "File": "ARMTargetMachine91", "Func": "createMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82713, "Length": 43, "Cover_Rate": 0.8431372549019608} {"Template_token": ["", "bool", "BaseTargetMachine", "::", "addPreISel", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "PM", ".", "add", "(", "createGlobalMergePass", "(", "getTargetLowering", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine94", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82714, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "PM", ".", "add", "(", "createGlobalMergePass", "(", "getTargetLowering", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine94", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82715, "Length": 25, "Cover_Rate": 0.6097560975609756} {"Template_token": ["", "void", "LLVMInitializeTarget", "(", ")", "{", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "ThumbLETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "ThumbBETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDepsFixPass", "(", "Registry", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine96", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82716, "Length": 86, "Cover_Rate": 1.0} {"Template_token": ["", "const", "Subtarget", "*", "Subtarget", "=", "&", "getSubtarget", "(", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "hasAnyDataBarrier", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", ")", ")", ";"], "File": "ARMTargetMachine97", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82717, "Length": 46, "Cover_Rate": 0.5411764705882353} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasAnyDataBarrier", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", ")", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "File": "ARMTargetMachine97", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82718, "Length": 42, "Cover_Rate": 0.49411764705882355} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", ".", "useConstIslands", "(", ")", ")", "addPass", "(", "createConstantIslandPass", "(", ")", ")", ";", "if", "(", "getSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "{"], "ground_truth": ["addPass", "(", "createNaClRewritePass", "(", ")", ")", ";"], "File": "ARMTargetMachine97", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82719, "Length": 35, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";", "if", "(", "getSubtarget", "(", ")", ".", "useConstIslands", "(", ")", ")", "addPass", "(", "createConstantIslandPass", "(", ")", ")", ";", "if", "(", "getSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "{"], "ground_truth": ["addPass", "(", "createNaClRewritePass", "(", ")", ")", ";"], "File": "ARMTargetMachine97", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82720, "Length": 42, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "if", "(", "!", "getSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", "&&", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine97", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82721, "Length": 33, "Cover_Rate": 0.825} {"Template_token": ["", "bool", "PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", "&&", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine97", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82722, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "void", "PassConfig", "::", "addCodeGenPrepare", "(", ")", "{"], "ground_truth": ["if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createCodeGenPreparePass", "(", ")", ")", ";"], "File": "ARMTargetMachine", "Func": "addCodeGenPrepare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82723, "Length": 24, "Cover_Rate": 0.7741935483870968} {"Template_token": ["", "addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine", "Func": "addGlobalInstructionSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82725, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "else", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "", ",", "false", ",", "false", ",", "true", ",", "true", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "const", "auto", "&", "ST", "=", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "hasAnyDataBarrier", "(", ")", "&&", "!", "ST", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "ground_truth": ["if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInterleavedAccessPass", "(", ")", ")", ";"], "File": "ARMTargetMachine", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82726, "Length": 106, "Cover_Rate": 0.7969924812030075} {"Template_token": ["", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "", ",", "false", ",", "false", ",", "true", ",", "true", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "const", "auto", "&", "ST", "=", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";"], "ground_truth": ["return", "ST", ".", "hasAnyDataBarrier", "(", ")", "&&", "!", "ST", ".", "isThumb1Only", "(", ")", ";"], "File": "ARMTargetMachine", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82727, "Length": 96, "Cover_Rate": 0.7218045112781954} {"Template_token": ["", "addPass", "(", "new", "IRTranslator", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "addIRTranslator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82729, "Length": 12, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "bool", "PassConfig", "::", "addLegalizeMachineIR", "(", ")", "{", "addPass", "(", "new", "Legalizer", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "addLegalizeMachineIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82731, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createConstantIslandPass", "(", ")", ")", ";"], "File": "ARMTargetMachine", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82732, "Length": 24, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "void", "PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createUnpackMachineBundles", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["return", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb2", "(", ")", ";"], "File": "ARMTargetMachine", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82733, "Length": 41, "Cover_Rate": 0.5857142857142857} {"Template_token": ["", "bool", "PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createParallelDSPPass", "(", ")", ")", ";", "if", "(", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "||", "EnableGlobalMerge", "==", "cl", "::", "BOU_TRUE", ")", "{", "bool", "OnlyOptimizeForSize", "=", "(", "TM", "->", "getOptLevel", "(", ")", "<", "CodeGenOpt", "::", "Aggressive", ")", "&&", "(", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", ";"], "ground_truth": ["bool", "MergeExternalByDefault", "=", "!", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSBinFormatMachO", "(", ")", ";"], "File": "ARMTargetMachine", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82734, "Length": 88, "Cover_Rate": 0.822429906542056} {"Template_token": ["", "bool", "PassConfig", "::", "addRegBankSelect", "(", ")", "{", "addPass", "(", "new", "RegBankSelect", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine", "Func": "addRegBankSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82735, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "bool", "PassConfig", "::", "addRegBankSelect", "(", ")", "{", "addPass", "(", "new", "RegBankSelect", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine", "Func": "addRegBankSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82736, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "if", "(", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetTriple", ".", "isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";", "else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";", "}"], "ground_truth": ["if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{"], "File": "ARMTargetMachine", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82737, "Length": 90, "Cover_Rate": 0.31141868512110726} {"Template_token": ["", "BETargetMachine", "::", "BETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "ARMBETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82738, "Length": 72, "Cover_Rate": 1.0} {"Template_token": ["", "BETargetMachine", "::", "BETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "ARMBETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82739, "Length": 72, "Cover_Rate": 1.0} {"Template_token": ["", "ExecutionDomainFix", "(", ")", ":", "ExecutionDomainFix", "(", "ID", ",", "", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "ARMExecutionDomainFix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82740, "Length": 12, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "ExecutionDomainFix", "(", ")", ":", "ExecutionDomainFix", "(", "ID", ",", "", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "ARMExecutionDomainFix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82741, "Length": 12, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "LETargetMachine", "::", "LETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "ARMLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82742, "Length": 72, "Cover_Rate": 1.0} {"Template_token": ["", "LETargetMachine", "::", "LETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "ARMLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82743, "Length": 72, "Cover_Rate": 1.0} {"Template_token": ["", "GenSubtargetInfo", "STI", "(", "TM", ".", "getTargetTriple", "(", ")", ",", "TM", ".", "getTargetCPU", "(", ")", ",", "TM", ".", "getTargetFeatureString", "(", ")", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "substitutePass", "(", "&", "PostRASchedulerID", ",", "&", "PostMachineSchedulerID", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "ARMPassConfig", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82744, "Length": 42, "Cover_Rate": 0.56} {"Template_token": ["", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "else", "if", "(", "ABI", "!=", "BaseTargetMachine", "::", "_ABI_AAPCS16", ")", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "if", "(", "TT", ".", "isOSNaCl", "(", ")", "||", "ABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS16", ")", "Ret", "+=", "", ";"], "ground_truth": ["else", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS", ")", "Ret", "+=", "", ";"], "File": "ARMTargetMachine", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82745, "Length": 64, "Cover_Rate": 0.39263803680981596} {"Template_token": ["", "else", "if", "(", "ABIName", ".", "startswith", "(", "", ")", ")", "return", "BaseTargetMachine", "::", "_ABI_AAPCS", ";", "else", "if", "(", "ABIName", ".", "startswith", "(", "", ")", ")", "return", "BaseTargetMachine", "::", "_ABI_APCS", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMTargetMachine", "Func": "computeTargetABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82746, "Length": 35, "Cover_Rate": 0.3431372549019608} {"Template_token": ["", "ScheduleDAGMILive", "*", "DAG", "=", "createGenericSchedLive", "(", "C", ")", ";", "const", "Subtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "hasFusion", "(", ")", ")", "DAG", "->", "addMutation", "(", "createMacroFusionDAGMutation", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ";"], "File": "ARMTargetMachine", "Func": "createMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82747, "Length": 45, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "ST", ".", "hasFusion", "(", ")", ")", "DAG", "->", "addMutation", "(", "createMacroFusionDAGMutation", "(", ")", ")", ";"], "File": "ARMTargetMachine", "Func": "createMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82748, "Length": 33, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "TargetPassConfig", "*", "BaseTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{"], "ground_truth": ["return", "new", "PassConfig", "(", "*", "this", ",", "PM", ")", ";"], "File": "ARMTargetMachine", "Func": "createPassConfig", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82749, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";", "const", "Subtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "hasFusion", "(", ")", ")", "DAG", "->", "addMutation", "(", "createMacroFusionDAGMutation", "(", ")", ")", ";", "return", "DAG", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "createPostMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82751, "Length": 46, "Cover_Rate": 0.8070175438596491} {"Template_token": ["", "ScheduleDAGInstrs", "*", "createPostMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";"], "ground_truth": ["const", "Subtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "File": "ARMTargetMachine", "Func": "createPostMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82752, "Length": 36, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "llvm", "::", "make_unique", "<", "TargetLoweringObjectFileMachO", ">", "(", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "return", "llvm", "::", "make_unique", "<", "TargetLoweringObjectFileCOFF", ">", "(", ")", ";"], "ground_truth": ["return", "llvm", "::", "make_unique", "<", "ElfTargetObjectFile", ">", "(", ")", ";"], "File": "ARMTargetMachine", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82753, "Length": 46, "Cover_Rate": 0.7419354838709677} {"Template_token": ["", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "llvm", "::", "make_unique", "<", "TargetLoweringObjectFileMachO", ">", "(", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "return", "llvm", "::", "make_unique", "<", "TargetLoweringObjectFileCOFF", ">", "(", ")", ";", "return", "llvm", "::", "make_unique", "<", "ElfTargetObjectFile", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82754, "Length": 47, "Cover_Rate": 0.7580645161290323} {"Template_token": ["", "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "const", "Triple", "&", "TT", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{", "if", "(", "!", "RM", ".", "hasValue", "(", ")", ")", "return", "TT", ".", "isOSBinFormatMachO", "(", ")", "?", "Reloc", "::", "PIC_", ":", "Reloc", "::", "Static", ";", "if", "(", "*", "RM", "==", "Reloc", "::", "ROPI", "||", "*", "RM", "==", "Reloc", "::", "RWPI", "||", "*", "RM", "==", "Reloc", "::", "ROPI_RWPI", ")", "assert", "(", "TT", ".", "isOSBinFormatELF", "(", ")", "&&", "", ")", ";", "if", "(", "*", "RM", "==", "Reloc", "::", "DynamicNoPIC", "&&", "!", "TT", ".", "isOSDarwin", "(", ")", ")", "return", "Reloc", "::", "Static", ";"], "ground_truth": ["return", "*", "RM", ";"], "File": "ARMTargetMachine", "Func": "getEffectiveRelocModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82755, "Length": 103, "Cover_Rate": 0.9903846153846154} {"Template_token": ["", "virtual", "const", "ELFWriterInfo", "*", "getELFWriterInfo", "(", ")", "const", "{", "return", "Subtarget", ".", "isTargetELF", "(", ")", "?", "&", "ELFWriterInfo", ":", "", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "getELFWriterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82756, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Subtarget", ".", "isTargetELF", "(", ")", "?", "&", "ELFWriterInfo", ":", "", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "getELFWriterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82757, "Length": 13, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "return", "FrameLowering", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "getFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82758, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "virtual", "const", "FrameLowering", "*", "getFrameLowering", "(", ")", "const", "{"], "ground_truth": ["return", "FrameLowering", ".", "get", "(", ")", ";"], "File": "ARMTargetMachine", "Func": "getFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82759, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "virtual", "const", "BaseInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{"], "ground_truth": ["return", "InstrInfo", ".", "get", "(", ")", ";"], "File": "ARMTargetMachine", "Func": "getInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82760, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82766, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "virtual", "const", "BaseRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{"], "ground_truth": ["return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";"], "File": "ARMTargetMachine", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82769, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "getSelectionDAGInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82770, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "getSelectionDAGInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82771, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "virtual", "const", "Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82772, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "const", "Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{"], "ground_truth": ["return", "&", "Subtarget", ";"], "File": "ARMTargetMachine", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82773, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "virtual", "const", "TargetData", "*", "getTargetData", "(", ")", "const", "{"], "ground_truth": ["return", "&", "DataLayout", ";"], "File": "ARMTargetMachine", "Func": "getTargetData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82774, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "virtual", "const", "TargetLowering", "*", "getTargetLowering", "(", ")", "const", "{", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82776, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "TargetTransformInfo", "BaseTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{"], "ground_truth": ["return", "TargetTransformInfo", "(", "TTIImpl", "(", "this", ",", "F", ")", ")", ";"], "File": "ARMTargetMachine", "Func": "getTargetTransformInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82777, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeCodeGenPreparePass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDomainFixPass", "(", "Registry", ")", ";", "initializeExpandPseudoPass", "(", "Registry", ")", ";", "initializeThumb2SizeReducePass", "(", "Registry", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82779, "Length": 36, "Cover_Rate": 0.33962264150943394} {"Template_token": ["", "MCSection", "*", "ElfTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "SK", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{"], "ground_truth": ["if", "(", "isExecuteOnlyFunction", "(", "GO", ",", "SK", ",", "TM", ")", ")", "SK", "=", "SectionKind", "::", "getExecuteOnly", "(", ")", ";"], "File": "ARMTargetObjectFile (2)1", "Func": "getExplicitSectionGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82780, "Length": 40, "Cover_Rate": 0.7547169811320755} {"Template_token": ["", "MCSection", "*", "ElfTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "SK", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "isExecuteOnlyFunction", "(", "GO", ",", "SK", ",", "TM", ")", ")", "SK", "=", "SectionKind", "::", "getExecuteOnly", "(", ")", ";"], "ground_truth": ["return", "TargetLoweringObjectFileELF", "::", "getExplicitSectionGlobal", "(", "GO", ",", "SK", ",", "TM", ")", ";"], "File": "ARMTargetObjectFile (2)1", "Func": "getExplicitSectionGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82781, "Length": 52, "Cover_Rate": 0.9811320754716981} {"Template_token": ["", "if", "(", "TM", ".", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", "!=", "ExceptionHandling", "::", "", ")", "return", "TargetLoweringObjectFileELF", "::", "getTTypeGlobalReference", "(", "GV", ",", "Encoding", ",", "TM", ",", "MMI", ",", "Streamer", ")", ";", "assert", "(", "Encoding", "==", "DW_EH_PE_absptr", "&&", "", ")", ";"], "ground_truth": ["return", "MCSymbolRefExpr", "::", "create", "(", "TM", ".", "getSymbol", "(", "GV", ")", ",", "MCSymbolRefExpr", "::", "VK__TARGET2", ",", "getContext", "(", ")", ")", ";"], "File": "ARMTargetObjectFile (2)1", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82782, "Length": 62, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "const", "MCExpr", "*", "ElfTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "Encoding", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "*", "MMI", ",", "MCStreamer", "&", "Streamer", ")", "const", "{", "if", "(", "TM", ".", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", "!=", "ExceptionHandling", "::", "", ")", "return", "TargetLoweringObjectFileELF", "::", "getTTypeGlobalReference", "(", "GV", ",", "Encoding", ",", "TM", ",", "MMI", ",", "Streamer", ")", ";", "assert", "(", "Encoding", "==", "DW_EH_PE_absptr", "&&", "", ")", ";"], "ground_truth": ["return", "MCSymbolRefExpr", "::", "create", "(", "TM", ".", "getSymbol", "(", "GV", ")", ",", "MCSymbolRefExpr", "::", "VK__TARGET2", ",", "getContext", "(", ")", ")", ";"], "File": "ARMTargetObjectFile (2)1", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82783, "Length": 92, "Cover_Rate": 0.989247311827957} {"Template_token": ["", "InitializeELF", "(", "isAAPCS_ABI", ")", ";", "if", "(", "isAAPCS_ABI", ")", "{", "LSDASection", "=", "nullptr", ";", "}", "if", "(", "genExecuteOnly", ")", "{", "unsigned", "Type", "=", "ELF", "::", "SHT_PROGBITS", ";", "unsigned", "Flags", "=", "ELF", "::", "SHF_EXECINSTR", "|", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF__PURECODE", ";"], "ground_truth": ["TextSection", "=", "Ctx", ".", "getELFSection", "(", "", ",", "Type", ",", "Flags", ",", "", ",", "", ",", "", ")", ";"], "File": "ARMTargetObjectFile (2)1", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82784, "Length": 61, "Cover_Rate": 0.46564885496183206} {"Template_token": ["", "void", "ElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "const", "BaseTargetMachine", "&", "_TM", "=", "static_cast", "<", "const", "BaseTargetMachine", "&", ">", "(", "TM", ")", ";"], "ground_truth": ["bool", "isAAPCS_ABI", "=", "_TM", ".", "TargetABI", "==", "BaseTargetMachine", "::", "", ";"], "File": "ARMTargetObjectFile (2)1", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82785, "Length": 41, "Cover_Rate": 0.31297709923664124} {"Template_token": ["", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "GO", ")", ")", "if", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "*", "F", ")", ".", "genExecuteOnly", "(", ")", "&&", "SK", ".", "isText", "(", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile (2)1", "Func": "isExecuteOnlyFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82787, "Length": 45, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "if", "(", "isExecuteOnlyFunction", "(", "GO", ",", "SK", ",", "TM", ")", ")", "SK", "=", "SectionKind", "::", "getExecuteOnly", "(", ")", ";"], "ground_truth": ["return", "TargetLoweringObjectFileELF", "::", "SelectSectionForGlobal", "(", "GO", ",", "SK", ",", "TM", ")", ";"], "File": "ARMTargetObjectFile (2)1", "Func": "SelectSectionForGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82788, "Length": 31, "Cover_Rate": 0.5849056603773585} {"Template_token": ["", "ElfTargetObjectFile", "(", ")", ":", "TargetLoweringObjectFileELF", "(", ")", ",", "AttributesSection", "(", "nullptr", ")", "{", "PLTRelativeVariantKind", "=", "MCSymbolRefExpr", "::", "VK__PREL31", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile (2)", "Func": "ARMElfTargetObjectFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82790, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "PLTRelativeVariantKind", "=", "MCSymbolRefExpr", "::", "VK__PREL31", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile (2)", "Func": "ARMElfTargetObjectFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82791, "Length": 7, "Cover_Rate": 0.35} {"Template_token": ["", "const", "MCExpr", "*", "ElfTargetObjectFile", "::"], "ground_truth": ["getDebugThreadLocalSymbol", "(", "const", "MCSymbol", "*", "Sym", ")", "const", "{"], "File": "ARMTargetObjectFile (2)", "Func": "getDebugThreadLocalSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82792, "Length": 14, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "const", "MCExpr", "*", "ElfTargetObjectFile", "::", "getDebugThreadLocalSymbol", "(", "const", "MCSymbol", "*", "Sym", ")", "const", "{", "return", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK__TLSLDO", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile (2)", "Func": "getDebugThreadLocalSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82793, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "Encoding", "==", "DW_EH_PE_absptr", "&&", "", ")", ";", "return", "MCSymbolRefExpr", "::", "create", "(", "TM", ".", "getSymbol", "(", "GV", ",", "Mang", ")", ",", "MCSymbolRefExpr", "::", "VK__TARGET2", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile (2)", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82795, "Length": 33, "Cover_Rate": 0.32673267326732675} {"Template_token": ["", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "isAAPCS_ABI", ")", ";", "if", "(", "isAAPCS_ABI", ")", "{", "LSDASection", "=", "nullptr", ";", "}"], "ground_truth": ["AttributesSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT__ATTRIBUTES", ",", "", ")", ";"], "File": "ARMTargetObjectFile (2)", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82796, "Length": 41, "Cover_Rate": 0.5256410256410257} {"Template_token": ["", "InitializeELF", "(", "isAAPCS_ABI", ")", ";", "if", "(", "isAAPCS_ABI", ")", "{", "LSDASection", "=", "nullptr", ";", "}", "AttributesSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT__ATTRIBUTES", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile (2)", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82797, "Length": 33, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "StaticDtorSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "MCSectionELF", "::", "SHT_FINI_ARRAY", ",", "MCSectionELF", "::", "SHF_WRITE", "|", "MCSectionELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";", "}", "AttributesSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "MCSectionELF", "::", "SHT__ATTRIBUTES", ",", "", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile10", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82798, "Length": 54, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "StaticCtorSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "MCSectionELF", "::", "SHT_INIT_ARRAY", ",", "MCSectionELF", "::", "SHF_WRITE", "|", "MCSectionELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";", "StaticDtorSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "MCSectionELF", "::", "SHT_FINI_ARRAY", ",", "MCSectionELF", "::", "SHF_WRITE", "|", "MCSectionELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile10", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82799, "Length": 59, "Cover_Rate": 0.4796747967479675} {"Template_token": ["", "const", "MCExpr", "*", "ElfTargetObjectFile", "::", "getIndirectSymViaRWPI", "(", "const", "MCSymbol", "*", "Sym", ")", "const", "{"], "ground_truth": ["return", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK__SBREL", ",", "getContext", "(", ")", ")", ";"], "File": "ARMTargetObjectFile11", "Func": "getIndirectSymViaRWPI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82800, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "return", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK__SBREL", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile11", "Func": "getIndirectSymViaRWPI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82801, "Length": 17, "Cover_Rate": 0.5483870967741935} {"Template_token": ["", "}", "if", "(", "genExecuteOnly", ")", "{", "unsigned", "Type", "=", "ELF", "::", "SHT_PROGBITS", ";", "unsigned", "Flags", "=", "ELF", "::", "SHF_EXECINSTR", "|", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF__PURECODE", ";"], "ground_truth": ["TextSection", "=", "Ctx", ".", "getELFSection", "(", "", ",", "Type", ",", "Flags", ",", "", ",", "", ",", "false", ",", "", ",", "nullptr", ")", ";"], "File": "ARMTargetObjectFile11", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82803, "Length": 51, "Cover_Rate": 0.37777777777777777} {"Template_token": ["", "ElfTargetObjectFile", "(", ")", ":", "TargetLoweringObjectFileELF", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetObjectFile12", "Func": "ARMElfTargetObjectFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82804, "Length": 9, "Cover_Rate": 1.0} {"Template_token": ["", "ElfTargetObjectFile", "(", ")", ":", "TargetLoweringObjectFileELF", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetObjectFile12", "Func": "ARMElfTargetObjectFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82805, "Length": 9, "Cover_Rate": 1.0} {"Template_token": ["", "void", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "if", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isAAPCS_ABI", "(", ")", ")", "{", "StaticCtorSection", "=", "getELFSection", "(", "", ",", "MCSectionELF", "::", "SHT_INIT_ARRAY", ",", "MCSectionELF", "::", "SHF_WRITE", "|", "MCSectionELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";", "StaticDtorSection", "=", "getELFSection", "(", "", ",", "MCSectionELF", "::", "SHT_FINI_ARRAY", ",", "MCSectionELF", "::", "SHF_WRITE", "|", "MCSectionELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile12", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82806, "Length": 89, "Cover_Rate": 0.9888888888888889} {"Template_token": ["", "const", "MCExpr", "*", "ElfTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "Mangler", "*", "Mang", ",", "MachineModuleInfo", "*", "MMI", ",", "unsigned", "Encoding", ",", "MCStreamer", "&", "Streamer", ")", "const", "{", "assert", "(", "Encoding", "==", "DW_EH_PE_absptr", "&&", "", ")", ";", "Triple", "T", "(", "MMI", "->", "getModule", "(", ")", "->", "getTargetTriple", "(", ")", ")", ";"], "ground_truth": ["if", "(", "T", ".", "isOSNaCl", "(", ")", ")", "return", "TargetLoweringObjectFileELF", "::", "getTTypeGlobalReference", "(", "GV", ",", "Mang", ",", "MMI", ",", "Encoding", ",", "Streamer", ")", ";"], "File": "ARMTargetObjectFile15", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82807, "Length": 76, "Cover_Rate": 0.7755102040816326} {"Template_token": ["", "Triple", "T", "(", "MMI", "->", "getModule", "(", ")", "->", "getTargetTriple", "(", ")", ")", ";"], "ground_truth": ["if", "(", "T", ".", "isOSNaCl", "(", ")", ")", "return", "TargetLoweringObjectFileELF", "::", "getTTypeGlobalReference", "(", "GV", ",", "Mang", ",", "MMI", ",", "Encoding", ",", "Streamer", ")", ";"], "File": "ARMTargetObjectFile15", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82808, "Length": 38, "Cover_Rate": 0.3877551020408163} {"Template_token": ["", "LSDASection", "=", "NULL", ";", "}"], "ground_truth": ["AttributesSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT__ATTRIBUTES", ",", "", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";"], "File": "ARMTargetObjectFile15", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82809, "Length": 28, "Cover_Rate": 0.3010752688172043} {"Template_token": ["", "LSDASection", "=", "NULL", ";", "}"], "ground_truth": ["AttributesSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT__ATTRIBUTES", ",", "", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";"], "File": "ARMTargetObjectFile15", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82810, "Length": 28, "Cover_Rate": 0.3010752688172043} {"Template_token": ["", "const", "MCExpr", "*", "ElfTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "Encoding", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "*", "MMI", ",", "MCStreamer", "&", "Streamer", ")", "const", "{"], "ground_truth": ["assert", "(", "Encoding", "==", "DW_EH_PE_absptr", "&&", "", ")", ";"], "File": "ARMTargetObjectFile16", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82811, "Length": 43, "Cover_Rate": 0.6417910447761194} {"Template_token": ["", "assert", "(", "Encoding", "==", "DW_EH_PE_absptr", "&&", "", ")", ";", "return", "MCSymbolRefExpr", "::", "Create", "(", "TM", ".", "getSymbol", "(", "GV", ",", "Mang", ")", ",", "MCSymbolRefExpr", "::", "VK__TARGET2", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile16", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82812, "Length": 33, "Cover_Rate": 0.4925373134328358} {"Template_token": ["", "TargetLoweringObjectFileELF", "(", ")", ",", "AttributesSection", "(", "NULL", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetObjectFile17", "Func": "ARMElfTargetObjectFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82813, "Length": 10, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "TargetLoweringObjectFileELF", "(", ")", ",", "AttributesSection", "(", "NULL", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetObjectFile17", "Func": "ARMElfTargetObjectFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82814, "Length": 10, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "std", "::", "string", "Name", "=", "std", "::", "string", "(", "", ")", "+", "utostr", "(", "Priority", ")", ";", "return", "getContext", "(", ")", ".", "getELFSection", "(", "Name", ",", "ELF", "::", "SHT_INIT_ARRAY", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_WRITE", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile19", "Func": "getStaticCtorSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82815, "Length": 46, "Cover_Rate": 0.575} {"Template_token": ["", "if", "(", "Priority", "==", "", ")", "return", "StaticCtorSection", ";", "std", "::", "string", "Name", "=", "std", "::", "string", "(", "", ")", "+", "utostr", "(", "Priority", ")", ";", "return", "getContext", "(", ")", ".", "getELFSection", "(", "Name", ",", "ELF", "::", "SHT_INIT_ARRAY", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_WRITE", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile19", "Func": "getStaticCtorSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82816, "Length": 55, "Cover_Rate": 0.6875} {"Template_token": ["", "if", "(", "!", "isAAPCS_ABI", ")", "return", "TargetLoweringObjectFileELF", "::", "getStaticDtorSection", "(", "Priority", ")", ";", "if", "(", "Priority", "==", "", ")", "return", "StaticDtorSection", ";", "std", "::", "string", "Name", "=", "std", "::", "string", "(", "", ")", "+", "utostr", "(", "Priority", ")", ";", "return", "getContext", "(", ")", ".", "getELFSection", "(", "Name", ",", "ELF", "::", "SHT_FINI_ARRAY", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_WRITE", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile19", "Func": "getStaticDtorSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82817, "Length": 68, "Cover_Rate": 0.85} {"Template_token": ["", "if", "(", "!", "isAAPCS_ABI", ")", "return", "TargetLoweringObjectFileELF", "::", "getStaticDtorSection", "(", "Priority", ")", ";", "if", "(", "Priority", "==", "", ")", "return", "StaticDtorSection", ";"], "ground_truth": ["std", "::", "string", "Name", "=", "std", "::", "string", "(", "", ")", "+", "utostr", "(", "Priority", ")", ";"], "File": "ARMTargetObjectFile19", "Func": "getStaticDtorSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82818, "Length": 39, "Cover_Rate": 0.4875} {"Template_token": ["", "StaticCtorSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_INIT_ARRAY", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";", "StaticDtorSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_FINI_ARRAY", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";", "LSDASection", "=", "NULL", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile19", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82819, "Length": 63, "Cover_Rate": 0.48091603053435117} {"Template_token": ["", "MCSection", "*", "ElfTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "SK", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "genExecuteOnly", "&&", "SK", ".", "isText", "(", ")", ")", "SK", "=", "SectionKind", "::", "getExecuteOnly", "(", ")", ";", "return", "TargetLoweringObjectFileELF", "::", "getExplicitSectionGlobal", "(", "GO", ",", "SK", ",", "TM", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile1", "Func": "getExplicitSectionGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82822, "Length": 52, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "genExecuteOnly", "&&", "SK", ".", "isText", "(", ")", ")", "SK", "=", "SectionKind", "::", "getExecuteOnly", "(", ")", ";"], "ground_truth": ["return", "TargetLoweringObjectFileELF", "::", "SelectSectionForGlobal", "(", "GO", ",", "SK", ",", "TM", ")", ";"], "File": "ARMTargetObjectFile1", "Func": "SelectSectionForGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82825, "Length": 30, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "MachOTargetObjectFile", "(", ")", ":", "TargetLoweringObjectFileMachO", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetObjectFile25", "Func": "ARMMachOTargetObjectFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82826, "Length": 9, "Cover_Rate": 1.0} {"Template_token": ["", "MachOTargetObjectFile", "(", ")", ":", "TargetLoweringObjectFileMachO", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetObjectFile25", "Func": "ARMMachOTargetObjectFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82827, "Length": 9, "Cover_Rate": 1.0} {"Template_token": ["", "genExecuteOnly", "=", "_TM", ".", "getSubtargetImpl", "(", ")", "->", "genExecuteOnly", "(", ")", ";", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "isAAPCS_ABI", ")", ";", "if", "(", "isAAPCS_ABI", ")", "{", "LSDASection", "=", "nullptr", ";", "}", "AttributesSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT__ATTRIBUTES", ",", "", ")", ";", "if", "(", "genExecuteOnly", ")", "{", "unsigned", "Type", "=", "ELF", "::", "SHT_PROGBITS", ";", "unsigned", "Flags", "=", "ELF", "::", "SHF_EXECINSTR", "|", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF__PURECODE", ";", "TextSection", "=", "Ctx", ".", "getELFSection", "(", "", ",", "Type", ",", "Flags", ",", "", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile25", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82828, "Length": 100, "Cover_Rate": 0.6944444444444444} {"Template_token": ["", "LSDASection", "=", "NULL", ";", "}", "AttributesSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT__ATTRIBUTES", ",", "", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile27", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82829, "Length": 29, "Cover_Rate": 0.3670886075949367} {"Template_token": ["", "void", "ElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "bool", "isAAPCS_ABI", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isAAPCS_ABI", "(", ")", ";"], "ground_truth": ["TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";"], "File": "ARMTargetObjectFile27", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82830, "Length": 40, "Cover_Rate": 0.5063291139240507} {"Template_token": ["", "const", "MCExpr", "*", "ElfTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "Mangler", "*", "Mang", ",", "MachineModuleInfo", "*", "MMI", ",", "unsigned", "Encoding", ",", "MCStreamer", "&", "Streamer", ")", "const", "{"], "ground_truth": ["assert", "(", "Encoding", "==", "DW_EH_PE_absptr", "&&", "", ")", ";"], "File": "ARMTargetObjectFile29", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82831, "Length": 38, "Cover_Rate": 0.6333333333333333} {"Template_token": ["", "return", "MCSymbolRefExpr", "::", "Create", "(", "Mang", "->", "getSymbol", "(", "GV", ")", ",", "MCSymbolRefExpr", "::", "VK__TARGET2", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile29", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82832, "Length": 22, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "StaticCtorSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "MCSectionELF", "::", "SHT_INIT_ARRAY", ",", "MCSectionELF", "::", "SHF_WRITE", "|", "MCSectionELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";", "StaticDtorSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "MCSectionELF", "::", "SHT_FINI_ARRAY", ",", "MCSectionELF", "::", "SHF_WRITE", "|", "MCSectionELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile2", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82833, "Length": 59, "Cover_Rate": 0.59} {"Template_token": ["", "void", "ElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "if", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isAAPCS_ABI", "(", ")", ")", "{"], "ground_truth": ["StaticCtorSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "MCSectionELF", "::", "SHT_INIT_ARRAY", ",", "MCSectionELF", "::", "SHF_WRITE", "|", "MCSectionELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";"], "File": "ARMTargetObjectFile2", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82834, "Length": 69, "Cover_Rate": 0.69} {"Template_token": ["", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "Mangler", "*", "Mang", ",", "MachineModuleInfo", "*", "MMI", ",", "unsigned", "Encoding", ",", "MCStreamer", "&", "Streamer", ")", "const", "{"], "ground_truth": ["assert", "(", "Encoding", "==", "DW_EH_PE_absptr", "&&", "", ")", ";"], "File": "ARMTargetObjectFile31", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82835, "Length": 33, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "T", ".", "isOSNaCl", "(", ")", ")", "return", "TargetLoweringObjectFileELF", "::", "getTTypeGlobalReference", "(", "GV", ",", "Mang", ",", "MMI", ",", "Encoding", ",", "Streamer", ")", ";", "return", "MCSymbolRefExpr", "::", "Create", "(", "getSymbol", "(", "*", "Mang", ",", "GV", ")", ",", "MCSymbolRefExpr", "::", "VK__TARGET2", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile31", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82836, "Length": 47, "Cover_Rate": 0.47474747474747475} {"Template_token": ["", "if", "(", "TM", ".", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", "!=", "ExceptionHandling", "::", "", ")", "return", "TargetLoweringObjectFileELF", "::", "getTTypeGlobalReference", "(", "GV", ",", "Encoding", ",", "Mang", ",", "TM", ",", "MMI", ",", "Streamer", ")", ";", "assert", "(", "Encoding", "==", "DW_EH_PE_absptr", "&&", "", ")", ";", "Triple", "T", "(", "MMI", "->", "getModule", "(", ")", "->", "getTargetTriple", "(", ")", ")", ";", "if", "(", "T", ".", "isOSNaCl", "(", ")", ")", "return", "TargetLoweringObjectFileELF", "::", "getTTypeGlobalReference", "(", "GV", ",", "Encoding", ",", "Mang", ",", "TM", ",", "MMI", ",", "Streamer", ")", ";", "return", "MCSymbolRefExpr", "::", "Create", "(", "TM", ".", "getSymbol", "(", "GV", ",", "Mang", ")", ",", "MCSymbolRefExpr", "::", "VK__TARGET2", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile32", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82837, "Length": 107, "Cover_Rate": 0.7588652482269503} {"Template_token": ["", "const", "MCExpr", "*", "ElfTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "Encoding", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "*", "MMI", ",", "MCStreamer", "&", "Streamer", ")", "const", "{", "if", "(", "TM", ".", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", "!=", "ExceptionHandling", "::", "", ")", "return", "TargetLoweringObjectFileELF", "::", "getTTypeGlobalReference", "(", "GV", ",", "Encoding", ",", "Mang", ",", "TM", ",", "MMI", ",", "Streamer", ")", ";"], "ground_truth": ["assert", "(", "Encoding", "==", "DW_EH_PE_absptr", "&&", "", ")", ";"], "File": "ARMTargetObjectFile32", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82838, "Length": 77, "Cover_Rate": 0.5460992907801419} {"Template_token": ["", "void", "ElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "bool", "isAAPCS_ABI", "=", "static_cast", "<", "const", "TargetMachine", "&", ">", "(", "TM", ")", ".", "TargetABI", "==", "TargetMachine", "::", "", ";", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";"], "ground_truth": ["InitializeELF", "(", "isAAPCS_ABI", ")", ";"], "File": "ARMTargetObjectFile32", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82839, "Length": 48, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "if", "(", "isAAPCS_ABI", "&&", "!", "Triple", "(", "TM", ".", "getTargetTriple", "(", ")", ")", ".", "isOSNaCl", "(", ")", ")", "{", "LSDASection", "=", "nullptr", ";", "}", "AttributesSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT__ATTRIBUTES", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile32", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82840, "Length": 42, "Cover_Rate": 0.45652173913043476} {"Template_token": ["", "unsigned", "MachOTargetObjectFile", "::", "getTTypeEncoding", "(", ")", "const", "{"], "ground_truth": ["return", "DW_EH_PE_indirect", "|", "DW_EH_PE_pcrel", "|", "DW_EH_PE_sdata4", ";"], "File": "ARMTargetObjectFile33", "Func": "getTTypeEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82841, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "void", "MachOTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileMachO", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";"], "ground_truth": ["LSDASection", "=", "getMachOSection", "(", "", ",", "", ",", "", ",", "SectionKind", "::", "getReadOnlyWithRel", "(", ")", ")", ";"], "File": "ARMTargetObjectFile33", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82843, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "isAAPCS_ABI", ")", ";", "if", "(", "isAAPCS_ABI", "&&", "!", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "{", "LSDASection", "=", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile36", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82844, "Length": 38, "Cover_Rate": 0.40860215053763443} {"Template_token": ["", "const", "MCRegister", "ElfTargetObjectFile", "::", "getStaticBase", "(", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile38", "Func": "getStaticBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82845, "Length": 13, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "const", "MCRegister", "ElfTargetObjectFile", "::", "getStaticBase", "(", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile38", "Func": "getStaticBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82846, "Length": 13, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "virtual", "const", "MCSection", "*", "getAttributesSection", "(", ")", "const", "{", "return", "AttributesSection", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile4", "Func": "getAttributesSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82847, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "const", "MCSection", "*", "getAttributesSection", "(", ")", "const", "{"], "ground_truth": ["return", "AttributesSection", ";"], "File": "ARMTargetObjectFile4", "Func": "getAttributesSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82848, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "const", "BaseTargetMachine", "&", "_TM", "=", "static_cast", "<", "const", "BaseTargetMachine", "&", ">", "(", "TM", ")", ";", "bool", "isAAPCS_ABI", "=", "_TM", ".", "TargetABI", "==", "BaseTargetMachine", "::", "", ";"], "ground_truth": ["TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";"], "File": "ARMTargetObjectFile5", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82849, "Length": 35, "Cover_Rate": 0.5147058823529411} {"Template_token": ["", "const", "BaseTargetMachine", "&", "_TM", "=", "static_cast", "<", "const", "BaseTargetMachine", "&", ">", "(", "TM", ")", ";", "bool", "isAAPCS_ABI", "=", "_TM", ".", "TargetABI", "==", "BaseTargetMachine", "::", "", ";", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "isAAPCS_ABI", ")", ";", "if", "(", "isAAPCS_ABI", ")", "{", "LSDASection", "=", "nullptr", ";", "}"], "ground_truth": ["}"], "File": "ARMTargetObjectFile5", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82850, "Length": 51, "Cover_Rate": 0.75} {"Template_token": ["", "ElfTargetObjectFile", "(", ")", "{", "PLTRelativeVariantKind", "=", "MCSymbolRefExpr", "::", "VK__PREL31", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile6", "Func": "ARMElfTargetObjectFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82851, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "ElfTargetObjectFile", "(", ")", ":", "TargetLoweringObjectFileELF", "(", ")", "{"], "ground_truth": ["PLTRelativeVariantKind", "=", "MCSymbolRefExpr", "::", "VK__PREL31", ";"], "File": "ARMTargetObjectFile", "Func": "ARMElfTargetObjectFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82854, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "const", "MCExpr", "*", "ElfTargetObjectFile", "::", "getDebugThreadLocalSymbol", "(", "const", "MCSymbol", "*", "Sym", ")", "const", "{"], "ground_truth": ["return", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK__TLSLDO", ",", "getContext", "(", ")", ")", ";"], "File": "ARMTargetObjectFile", "Func": "getDebugThreadLocalSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82855, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "const", "MCExpr", "*", "ElfTargetObjectFile", "::", "getDebugThreadLocalSymbol", "(", "const", "MCSymbol", "*", "Sym", ")", "const", "{", "return", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK__TLSLDO", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile", "Func": "getDebugThreadLocalSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82856, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "TM", ".", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", "!=", "ExceptionHandling", "::", "", ")", "return", "TargetLoweringObjectFileELF", "::", "getTTypeGlobalReference", "(", "GV", ",", "Encoding", ",", "Mang", ",", "TM", ",", "MMI", ",", "Streamer", ")", ";", "assert", "(", "Encoding", "==", "DW_EH_PE_absptr", "&&", "", ")", ";", "return", "MCSymbolRefExpr", "::", "Create", "(", "TM", ".", "getSymbol", "(", "GV", ",", "Mang", ")", ",", "MCSymbolRefExpr", "::", "VK__TARGET2", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82857, "Length": 67, "Cover_Rate": 0.6633663366336634} {"Template_token": ["", "if", "(", "TM", ".", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", "!=", "ExceptionHandling", "::", "", ")", "return", "TargetLoweringObjectFileELF", "::", "getTTypeGlobalReference", "(", "GV", ",", "Encoding", ",", "Mang", ",", "TM", ",", "MMI", ",", "Streamer", ")", ";", "assert", "(", "Encoding", "==", "DW_EH_PE_absptr", "&&", "", ")", ";"], "ground_truth": ["return", "MCSymbolRefExpr", "::", "Create", "(", "TM", ".", "getSymbol", "(", "GV", ",", "Mang", ")", ",", "MCSymbolRefExpr", "::", "VK__TARGET2", ",", "getContext", "(", ")", ")", ";"], "File": "ARMTargetObjectFile", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82858, "Length": 66, "Cover_Rate": 0.6534653465346535} {"Template_token": ["", "void", "ElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "bool", "isAAPCS_ABI", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isAAPCS_ABI", "(", ")", ";"], "ground_truth": ["TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";"], "File": "ARMTargetObjectFile", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82859, "Length": 40, "Cover_Rate": 0.5063291139240507} {"Template_token": ["", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "return", "createObjectTargetELFStreamer", "(", "S", ")", ";"], "ground_truth": ["if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "createObjectTargetWinCOFFStreamer", "(", "S", ")", ";"], "File": "ARMTargetStreamer (2)1", "Func": "createARMObjectTargetStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82860, "Length": 28, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "createObjectTargetWinCOFFStreamer", "(", "S", ")", ";", "return", "new", "TargetStreamer", "(", "S", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "createARMObjectTargetStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82861, "Length": 22, "Cover_Rate": 0.3492063492063492} {"Template_token": ["", "void", "TargetStreamer", "::", "emitArch", "(", "", "Arch", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82862, "Length": 10, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "void", "TargetStreamer", "::", "emitArch", "(", "", "Arch", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82863, "Length": 10, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "void", "TargetStreamer", "::", "emitArchExtension", "(", "uint64_t", "ArchExt", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82864, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitArchExtension", "(", "uint64_t", "ArchExt", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82865, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitWinCFIAllocStack", "(", "unsigned", "Size", ",", "bool", "Wide", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitARMWinCFIAllocStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82866, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitWinCFIAllocStack", "(", "unsigned", "Size", ",", "bool", "Wide", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitARMWinCFIAllocStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82867, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitWinCFICustom", "(", "unsigned", "Opcode", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitARMWinCFICustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82868, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitWinCFICustom", "(", "unsigned", "Opcode", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitARMWinCFICustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82869, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitWinCFIEpilogEnd", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitARMWinCFIEpilogEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82870, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitWinCFIEpilogEnd", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitARMWinCFIEpilogEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82871, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitWinCFIEpilogStart", "(", "unsigned", "Condition", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitARMWinCFIEpilogStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82872, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitWinCFIEpilogStart", "(", "unsigned", "Condition", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitARMWinCFIEpilogStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82873, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitWinCFINop", "(", "bool", "Wide", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitARMWinCFINop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82874, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitWinCFINop", "(", "bool", "Wide", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitARMWinCFINop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82875, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitWinCFIPrologEnd", "(", "bool", "Fragment", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitARMWinCFIPrologEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82876, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitWinCFIPrologEnd", "(", "bool", "Fragment", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitARMWinCFIPrologEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82877, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitWinCFISaveFRegs", "(", "unsigned", "First", ",", "unsigned", "Last", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitARMWinCFISaveFRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82878, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitWinCFISaveFRegs", "(", "unsigned", "First", ",", "unsigned", "Last", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitARMWinCFISaveFRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82879, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitWinCFISaveLR", "(", "unsigned", "Offset", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitARMWinCFISaveLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82880, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitWinCFISaveLR", "(", "unsigned", "Offset", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitARMWinCFISaveLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82881, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitWinCFISaveRegMask", "(", "unsigned", "Mask", ",", "bool", "Wide", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitARMWinCFISaveRegMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82882, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitWinCFISaveRegMask", "(", "unsigned", "Mask", ",", "bool", "Wide", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitARMWinCFISaveRegMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82883, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitWinCFISaveSP", "(", "unsigned", "Reg", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitARMWinCFISaveSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82884, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitWinCFISaveSP", "(", "unsigned", "Reg", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitARMWinCFISaveSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82885, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "ConstantPools", "->", "emitAll", "(", "Streamer", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitConstantPools", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82886, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "void", "TargetStreamer", "::", "emitConstantPools", "(", ")", "{"], "ground_truth": ["ConstantPools", "->", "emitAll", "(", "Streamer", ")", ";"], "File": "ARMTargetStreamer (2)1", "Func": "emitConstantPools", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82887, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "ConstantPools", "->", "emitForCurrentSection", "(", "Streamer", ")", ";"], "ground_truth": ["ConstantPools", "->", "clearCacheForCurrentSection", "(", "Streamer", ")", ";"], "File": "ARMTargetStreamer (2)1", "Func": "emitCurrentConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82888, "Length": 14, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "Size", "=", "(", "Suffix", "==", "'n'", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "II", "=", "", ",", "IE", "=", "Size", ";", "II", "!=", "IE", ";", "II", "=", "II", "+", "", ")", "{", "const", "unsigned", "I0", "=", "LittleEndian", "?", "II", "+", "", ":", "II", "+", "", ";", "const", "unsigned", "I1", "=", "LittleEndian", "?", "II", "+", "", ":", "II", "+", "", ";", "Buffer", "[", "Size", "-", "II", "-", "", "]", "=", "uint8_t", "(", "Inst", ">>", "I0", "*", "CHAR_BIT", ")", ";", "Buffer", "[", "Size", "-", "II", "-", "", "]", "=", "uint8_t", "(", "Inst", ">>", "I1", "*", "CHAR_BIT", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMTargetStreamer (2)1", "Func": "emitInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82890, "Length": 101, "Cover_Rate": 0.4225941422594142} {"Template_token": ["", "void", "TargetStreamer", "::", "emitObjectArch", "(", "", "Arch", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82891, "Length": 10, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "void", "TargetStreamer", "::", "emitObjectArch", "(", "", "Arch", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82892, "Length": 10, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "{", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "return", "", ";", "return", "", ";", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "return", "", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "return", "", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "{", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "STI", ".", "hasFeature", "(", "", ")", ")", "return", "", ";", "return", "", ";", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "return", "", ";"], "ground_truth": ["else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "return", "", ";"], "File": "ARMTargetStreamer (2)1", "Func": "getArchForCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82893, "Length": 113, "Cover_Rate": 0.40070921985815605} {"Template_token": ["", "return", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "!", "STI", ".", "hasFeature", "(", "", ")", ")", "||", "STI", ".", "hasFeature", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "isV8M", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82894, "Length": 26, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "void", "TargetStreamer", "::", "reset", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82895, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "reset", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82896, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "AnnotateTLSDescriptorSequence", "(", "const", "MCSymbolRefExpr", "*", "SRE", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "AnnotateTLSDescriptorSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82899, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "AnnotateTLSDescriptorSequence", "(", "const", "MCSymbolRefExpr", "*", "SRE", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "AnnotateTLSDescriptorSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82900, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "TargetStreamer", "::", "TargetStreamer", "(", "MCStreamer", "&", "S", ")", ":", "MCTargetStreamer", "(", "S", ")", ",", "ConstantPools", "(", "new", "AssemblerConstantPools", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "ARMTargetStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82901, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "TargetStreamer", "::", "TargetStreamer", "(", "MCStreamer", "&", "S", ")", ":", "MCTargetStreamer", "(", "S", ")", ",", "ConstantPools", "(", "new", "AssemblerConstantPools", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "ARMTargetStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82902, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitArch", "(", "unsigned", "Arch", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82903, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitArch", "(", "unsigned", "Arch", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82904, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitArchExtension", "(", "unsigned", "ArchExt", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82905, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitArchExtension", "(", "unsigned", "ArchExt", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82906, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitAttribute", "(", "unsigned", "Attribute", ",", "unsigned", "Value", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82907, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitAttribute", "(", "unsigned", "Attribute", ",", "unsigned", "Value", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82908, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitCantUnwind", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitCantUnwind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82909, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitCantUnwind", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitCantUnwind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82910, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitCurrentConstantPool", "(", ")", "{", "ConstantPools", "->", "emitForCurrentSection", "(", "Streamer", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitCurrentConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82911, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "ConstantPools", "->", "emitForCurrentSection", "(", "Streamer", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitCurrentConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82912, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "void", "TargetStreamer", "::", "emitFnEnd", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82913, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitFnEnd", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82914, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitFnStart", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82915, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitFnStart", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82916, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitFPU", "(", "unsigned", "FPU", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82917, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitFPU", "(", "unsigned", "FPU", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82918, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitHandlerData", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82919, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitHandlerData", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82920, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitInst", "(", "uint32_t", "Inst", ",", "char", "Suffix", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82921, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitInst", "(", "uint32_t", "Inst", ",", "char", "Suffix", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82922, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitIntTextAttribute", "(", "unsigned", "Attribute", ",", "unsigned", "IntValue", ",", "StringRef", "StringValue", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitIntTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82923, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitIntTextAttribute", "(", "unsigned", "Attribute", ",", "unsigned", "IntValue", ",", "StringRef", "StringValue", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitIntTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82924, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitMovSP", "(", "unsigned", "Reg", ",", "int64_t", "Offset", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitMovSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82925, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitMovSP", "(", "unsigned", "Reg", ",", "int64_t", "Offset", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitMovSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82926, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitObjectArch", "(", "unsigned", "Arch", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82927, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitObjectArch", "(", "unsigned", "Arch", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82928, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitPad", "(", "int64_t", "Offset", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitPad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82929, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitPad", "(", "int64_t", "Offset", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitPad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82930, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitPersonality", "(", "const", "MCSymbol", "*", "Personality", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82931, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitPersonality", "(", "const", "MCSymbol", "*", "Personality", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82932, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitPersonalityIndex", "(", "unsigned", "Index", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitPersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82933, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitPersonalityIndex", "(", "unsigned", "Index", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitPersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82934, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitRegSave", "(", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", ",", "bool", "isVector", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82935, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitRegSave", "(", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", ",", "bool", "isVector", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82936, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitSetFP", "(", "unsigned", "FpReg", ",", "unsigned", "SpReg", ",", "int64_t", "Offset", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82937, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitSetFP", "(", "unsigned", "FpReg", ",", "unsigned", "SpReg", ",", "int64_t", "Offset", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82938, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitTextAttribute", "(", "unsigned", "Attribute", ",", "StringRef", "String", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82939, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitTextAttribute", "(", "unsigned", "Attribute", ",", "StringRef", "String", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82940, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitThumbSet", "(", "MCSymbol", "*", "Symbol", ",", "const", "MCExpr", "*", "Value", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82941, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitThumbSet", "(", "MCSymbol", "*", "Symbol", ",", "const", "MCExpr", "*", "Value", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82942, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitUnwindRaw", "(", "int64_t", "StackOffset", ",", "const", "SmallVectorImpl", "<", "uint8_t", ">", "&", "Opcodes", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82943, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitUnwindRaw", "(", "int64_t", "StackOffset", ",", "const", "SmallVectorImpl", "<", "uint8_t", ">", "&", "Opcodes", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82944, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "ConstantPools", "->", "emitAll", "(", "Streamer", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "finish", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82946, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "void", "TargetStreamer", "::", "finishAttributeSection", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82947, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "finishAttributeSection", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82948, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "switchVendor", "(", "StringRef", "Vendor", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "switchVendor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82949, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "switchVendor", "(", "StringRef", "Vendor", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "switchVendor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82950, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "TargetStreamer", "::", "~", "TargetStreamer", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "~ARMTargetStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82951, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "TargetStreamer", "::", "~", "TargetStreamer", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "~ARMTargetStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82952, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "return", "ConstantPools", "->", "addEntry", "(", "Streamer", ",", "Expr", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "addConstantPoolEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82953, "Length": 11, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "return", "ConstantPools", "->", "addEntry", "(", "Streamer", ",", "Expr", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "addConstantPoolEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82954, "Length": 11, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "const", "MCExpr", "*", "AssemblerConstantPools", "::", "addEntry", "(", "MCStreamer", "&", "Streamer", ",", "const", "MCExpr", "*", "Expr", ")", "{", "const", "MCSection", "*", "Section", "=", "Streamer", ".", "getCurrentSection", "(", ")", ".", "first", ";"], "ground_truth": ["return", "getOrCreateConstantPool", "(", "Section", ")", ".", "addEntry", "(", "Expr", ",", "Streamer", ".", "getContext", "(", ")", ")", ";"], "File": "ARMTargetStreamer10", "Func": "addEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82956, "Length": 47, "Cover_Rate": 0.9791666666666666} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "AnnotateTLSDescriptorSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82957, "Length": 6, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "void", "TargetStreamer", "::", "AnnotateTLSDescriptorSequence", "(", "const", "MCSymbolRefExpr", "*", "SRE", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMTargetStreamer10", "Func": "AnnotateTLSDescriptorSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82958, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "AssemblerConstantPools", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "AssemblerConstantPools", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82959, "Length": 5, "Cover_Rate": 1.0} {"Template_token": ["", "AssemblerConstantPools", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "AssemblerConstantPools", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82960, "Length": 5, "Cover_Rate": 1.0} {"Template_token": ["", "ConstantPool", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "ConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82961, "Length": 5, "Cover_Rate": 1.0} {"Template_token": ["", "ConstantPool", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "ConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82962, "Length": 5, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "ConstantPoolMapTy", "::", "iterator", "CPI", "=", "ConstantPools", ".", "begin", "(", ")", ",", "CPE", "=", "ConstantPools", ".", "end", "(", ")", ";"], "ground_truth": ["CPI", "!=", "CPE", ";", "++", "CPI", ")", "{"], "File": "ARMTargetStreamer10", "Func": "emitAll", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82963, "Length": 29, "Cover_Rate": 0.43283582089552236} {"Template_token": ["", "void", "AssemblerConstantPools", "::", "emitAll", "(", "MCStreamer", "&", "Streamer", ")", "{", "for", "(", "ConstantPoolMapTy", "::", "iterator", "CPI", "=", "ConstantPools", ".", "begin", "(", ")", ",", "CPE", "=", "ConstantPools", ".", "end", "(", ")", ";", "CPI", "!=", "CPE", ";", "++", "CPI", ")", "{", "const", "MCSection", "*", "Section", "=", "CPI", "->", "first", ";", "ConstantPool", "&", "CP", "=", "CPI", "->", "second", ";", "emitConstantPool", "(", "Streamer", ",", "Section", ",", "CP", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitAll", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82964, "Length": 67, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitArch", "(", "unsigned", "Arch", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82965, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82967, "Length": 6, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitCantUnwind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82969, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "static", "void", "emitConstantPool", "(", "MCStreamer", "&", "Streamer", ",", "const", "MCSection", "*", "Section", ",", "ConstantPool", "&", "CP", ")", "{", "if", "(", "!", "CP", ".", "empty", "(", ")", ")", "{", "Streamer", ".", "SwitchSection", "(", "Section", ")", ";", "CP", ".", "emitEntries", "(", "Streamer", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82971, "Length": 44, "Cover_Rate": 1.0} {"Template_token": ["", "Streamer", ".", "EmitCodeAlignment", "(", "", ")", ";", "Streamer", ".", "EmitDataRegion", "(", "MCDR_DataRegion", ")", ";", "for", "(", "EntryVecTy", "::", "const_iterator", "I", "=", "Entries", ".", "begin", "(", ")", ",", "E", "=", "Entries", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Streamer", ".", "EmitLabel", "(", "I", "->", "first", ")", ";"], "ground_truth": ["Streamer", ".", "EmitValue", "(", "I", "->", "second", ",", "", ")", ";"], "File": "ARMTargetStreamer10", "Func": "emitEntries", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82972, "Length": 63, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "void", "TargetStreamer", "::", "emitFnEnd", "(", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82974, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitFnStart", "(", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMTargetStreamer10", "Func": "emitFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82975, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "const", "MCSection", "*", "Section", "=", "Streamer", ".", "getCurrentSection", "(", ")", ".", "first", ";"], "ground_truth": ["if", "(", "ConstantPool", "*", "CP", "=", "getConstantPool", "(", "Section", ")", ")", "{"], "File": "ARMTargetStreamer10", "Func": "emitForCurrentSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82977, "Length": 25, "Cover_Rate": 0.5319148936170213} {"Template_token": ["", "void", "AssemblerConstantPools", "::", "emitForCurrentSection", "(", "MCStreamer", "&", "Streamer", ")", "{", "const", "MCSection", "*", "Section", "=", "Streamer", ".", "getCurrentSection", "(", ")", ".", "first", ";", "if", "(", "ConstantPool", "*", "CP", "=", "getConstantPool", "(", "Section", ")", ")", "{", "emitConstantPool", "(", "Streamer", ",", "Section", ",", "*", "CP", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitForCurrentSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82978, "Length": 47, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitHandlerData", "(", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82981, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82982, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "void", "TargetStreamer", "::", "emitInst", "(", "uint32_t", "Inst", ",", "char", "Suffix", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMTargetStreamer10", "Func": "emitInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82984, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "void", "TargetStreamer", "::", "emitIntTextAttribute", "(", "unsigned", "Attribute", ",", "unsigned", "IntValue", ",", "StringRef", "StringValue", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMTargetStreamer10", "Func": "emitIntTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82985, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "void", "TargetStreamer", "::", "emitIntTextAttribute", "(", "unsigned", "Attribute", ",", "unsigned", "IntValue", ",", "StringRef", "StringValue", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitIntTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82986, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitMovSP", "(", "unsigned", "Reg", ",", "int64_t", "Offset", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMTargetStreamer10", "Func": "emitMovSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82987, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "void", "TargetStreamer", "::", "emitMovSP", "(", "unsigned", "Reg", ",", "int64_t", "Offset", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMTargetStreamer10", "Func": "emitMovSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82988, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "void", "TargetStreamer", "::", "emitObjectArch", "(", "unsigned", "Arch", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMTargetStreamer10", "Func": "emitObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82989, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "void", "TargetStreamer", "::", "emitObjectArch", "(", "unsigned", "Arch", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMTargetStreamer10", "Func": "emitObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82990, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitPad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82991, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82993, "Length": 6, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "void", "TargetStreamer", "::", "emitPersonality", "(", "const", "MCSymbol", "*", "Personality", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMTargetStreamer10", "Func": "emitPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82994, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitPersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82995, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "void", "TargetStreamer", "::", "emitPersonalityIndex", "(", "unsigned", "Index", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMTargetStreamer10", "Func": "emitPersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82996, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "void", "TargetStreamer", "::", "emitRegSave", "(", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", ",", "bool", "isVector", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 82998, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitSetFP", "(", "unsigned", "FpReg", ",", "unsigned", "SpReg", ",", "int64_t", "Offset", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83000, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83001, "Length": 6, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83002, "Length": 6, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "TargetStreamer", "::", "emitUnwindRaw", "(", "int64_t", "StackOffset", ",", "const", "SmallVectorImpl", "<", "uint8_t", ">", "&", "Opcodes", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83003, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "emitUnwindRaw", "(", "int64_t", "StackOffset", ",", "const", "SmallVectorImpl", "<", "uint8_t", ">", "&", "Opcodes", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMTargetStreamer10", "Func": "emitUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83004, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "return", "Entries", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "empty", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83005, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "bool", "ConstantPool", "::", "empty", "(", ")", "{", "return", "Entries", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "empty", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83006, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "finishAttributeSection", "(", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83007, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetStreamer", "::", "finishAttributeSection", "(", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMTargetStreamer10", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83008, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "ConstantPoolMapTy", "::", "iterator", "CP", "=", "ConstantPools", ".", "find", "(", "Section", ")", ";", "if", "(", "CP", "==", "ConstantPools", ".", "end", "(", ")", ")", "return", "", ";", "return", "&", "CP", "->", "second", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "getConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83009, "Length": 32, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "ConstantPool", "&", "AssemblerConstantPools", "::", "getOrCreateConstantPool", "(", "const", "MCSection", "*", "Section", ")", "{"], "ground_truth": ["return", "ConstantPools", "[", "Section", "]", ";"], "File": "ARMTargetStreamer10", "Func": "getOrCreateConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83010, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "switchVendor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83012, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "~", "AssemblerConstantPools", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "~AssemblerConstantPools", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83014, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "~", "AssemblerConstantPools", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "~AssemblerConstantPools", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83015, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "}", "break", ";", "case", "'n'", ":", "case", "'w'", ":", "Size", "=", "(", "Suffix", "==", "'n'", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "II", "=", "", ",", "IE", "=", "Size", ";", "II", "!=", "IE", ";", "II", "=", "II", "+", "", ")", "{", "const", "unsigned", "I0", "=", "LittleEndian", "?", "II", "+", "", ":", "II", "+", "", ";", "const", "unsigned", "I1", "=", "LittleEndian", "?", "II", "+", "", ":", "II", "+", "", ";", "Buffer", "[", "Size", "-", "II", "-", "", "]", "=", "uint8_t", "(", "Inst", ">>", "I0", "*", "CHAR_BIT", ")", ";", "Buffer", "[", "Size", "-", "II", "-", "", "]", "=", "uint8_t", "(", "Inst", ">>", "I1", "*", "CHAR_BIT", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMTargetStreamer12", "Func": "emitInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83016, "Length": 110, "Cover_Rate": 0.4602510460251046} {"Template_token": ["", "Size", "=", "(", "Suffix", "==", "'n'", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "II", "=", "", ",", "IE", "=", "Size", ";", "II", "!=", "IE", ";", "II", "=", "II", "+", "", ")", "{", "const", "unsigned", "I0", "=", "LittleEndian", "?", "II", "+", "", ":", "II", "+", "", ";", "const", "unsigned", "I1", "=", "LittleEndian", "?", "II", "+", "", ":", "II", "+", "", ";", "Buffer", "[", "Size", "-", "II", "-", "", "]", "=", "uint8_t", "(", "Inst", ">>", "I0", "*", "CHAR_BIT", ")", ";", "Buffer", "[", "Size", "-", "II", "-", "", "]", "=", "uint8_t", "(", "Inst", ">>", "I1", "*", "CHAR_BIT", ")", ";", "}", "break", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "ARMTargetStreamer12", "Func": "emitInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83017, "Length": 108, "Cover_Rate": 0.45188284518828453} {"Template_token": ["", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "", ")", ";", "else", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ";", "}", "else", "{", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ")", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "", ")", ";", "}", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "!", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "isV8M", "(", "STI", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "else", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMTargetStreamer12", "Func": "emitTargetAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83018, "Length": 386, "Cover_Rate": 0.44831591173054586} {"Template_token": ["", "if", "(", "STI", ".", "getCPU", "(", ")", "==", "", ")", "return", "", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "{", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "return", "", ";", "return", "", ";", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "return", "", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "{", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "STI", ".", "hasFeature", "(", "", ")", ")", "return", "", ";", "return", "", ";", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "return", "", ";"], "ground_truth": ["else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "return", "", ";"], "File": "ARMTargetStreamer12", "Func": "getArchForCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83019, "Length": 112, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "ConstantPoolMapTy", "::", "iterator", "CP", "=", "ConstantPools", ".", "find", "(", "Section", ")", ";", "if", "(", "CP", "==", "ConstantPools", ".", "end", "(", ")", ")", "return", "nullptr", ";"], "ground_truth": ["return", "&", "CP", "->", "second", ";"], "File": "ARMTargetStreamer18", "Func": "getConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83020, "Length": 31, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "const", "MCExpr", "*", "TargetStreamer", "::", "addConstantPoolEntry", "(", "const", "MCExpr", "*", "Expr", ")", "{", "return", "ConstantPools", "->", "addEntry", "(", "Streamer", ",", "Expr", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer20", "Func": "addConstantPoolEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83021, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "{", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "{", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "{", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "{", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "", ")", ";", "else", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "", ")", ";", "else", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ";", "}", "else", "{", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "", ")", ";", "}", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "!", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMTargetStreamer25", "Func": "emitTargetAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83024, "Length": 338, "Cover_Rate": 0.36899563318777295} {"Template_token": ["", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "", ")", ";", "else", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ";", "}", "else", "{", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "", ")", ";", "}", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "!", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "!", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "isV8M", "(", "STI", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMTargetStreamer", "Func": "emitTargetAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83025, "Length": 346, "Cover_Rate": 0.3777292576419214} {"Template_token": ["", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "", ")", ";", "else", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ";", "}", "else", "{", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "", ")", ";", "}", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "!", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "!", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "isV8M", "(", "STI", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "else", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";"], "ground_truth": ["else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMTargetStreamer", "Func": "emitTargetAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83026, "Length": 410, "Cover_Rate": 0.44759825327510916} {"Template_token": ["", "const", "FeatureBitset", "&", "CallerBits", "=", "TM", ".", "getSubtargetImpl", "(", "*", "Caller", ")", "->", "getFeatureBits", "(", ")", ";", "const", "FeatureBitset", "&", "CalleeBits", "=", "TM", ".", "getSubtargetImpl", "(", "*", "Callee", ")", "->", "getFeatureBits", "(", ")", ";"], "ground_truth": ["bool", "MatchExact", "=", "(", "CallerBits", "&", "~", "InlineFeatureWhitelist", ")", "==", "(", "CalleeBits", "&", "~", "InlineFeatureWhitelist", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "areInlineCompatible", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83027, "Length": 51, "Cover_Rate": 0.4811320754716981} {"Template_token": ["", "const", "FeatureBitset", "&", "CallerBits", "=", "TM", ".", "getSubtargetImpl", "(", "*", "Caller", ")", "->", "getFeatureBits", "(", ")", ";"], "ground_truth": ["const", "FeatureBitset", "&", "CalleeBits", "=", "TM", ".", "getSubtargetImpl", "(", "*", "Callee", ")", "->", "getFeatureBits", "(", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "areInlineCompatible", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83028, "Length": 34, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "explicit", "TTIImpl", "(", "const", "BaseTargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo (2)1", "Func": "ARMTTIImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83029, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "TTIImpl", "(", "const", "BaseTargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo (2)1", "Func": "ARMTTIImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83030, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "enableInterleavedAccessVectorization", "(", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo (2)1", "Func": "enableInterleavedAccessVectorization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83032, "Length": 9, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "forceScalarizeMaskedGather", "(", "VectorType", "*", "VTy", ",", "Align", "Alignment", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo (2)1", "Func": "forceScalarizeMaskedGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83033, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "forceScalarizeMaskedScatter", "(", "VectorType", "*", "VTy", ",", "Align", "Alignment", ")", "{"], "ground_truth": ["return", "forceScalarizeMaskedGather", "(", "VTy", ",", "Alignment", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "forceScalarizeMaskedScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83034, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "bool", "forceScalarizeMaskedScatter", "(", "VectorType", "*", "VTy", ",", "Align", "Alignment", ")", "{", "return", "forceScalarizeMaskedGather", "(", "VTy", ",", "Alignment", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo (2)1", "Func": "forceScalarizeMaskedScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83035, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "NumVectorInstToHideOverhead", "=", "", ";", "int", "MaxMergeDistance", "=", "", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "SE", "&&", "!", "BaseT", "::", "isConstantStridedAccessLessThan", "(", "SE", ",", "Ptr", ",", "MaxMergeDistance", "+", "", ")", ")", "return", "NumVectorInstToHideOverhead", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo (2)1", "Func": "getAddressComputationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83036, "Length": 41, "Cover_Rate": 0.6833333333333333} {"Template_token": ["", "int", "TTIImpl", "::", "getAddressComputationCost", "(", "Type", "*", "Ty", ",", "ScalarEvolution", "*", "SE", ",", "const", "SCEV", "*", "Ptr", ")", "{", "unsigned", "NumVectorInstToHideOverhead", "=", "", ";", "int", "MaxMergeDistance", "=", "", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "SE", "&&", "!", "BaseT", "::", "isConstantStridedAccessLessThan", "(", "SE", ",", "Ptr", ",", "MaxMergeDistance", "+", "", ")", ")", "return", "NumVectorInstToHideOverhead", ";"], "ground_truth": ["return", "", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getAddressComputationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83037, "Length": 59, "Cover_Rate": 0.9833333333333333} {"Template_token": ["", "int", "ISDOpcode", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "const", "unsigned", "FunctionCallDivCost", "=", "", ";", "const", "unsigned", "ReciprocalDivCost", "=", "", ";", "static", "const", "CostTblEntry", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CostTbl", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "int", "Cost", "=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "LT", ".", "second", "==", "", "&&", "Op2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "Cost", "+=", "", ";", "return", "Cost", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo (2)1", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83038, "Length": 440, "Cover_Rate": 0.7201309328968903} {"Template_token": ["", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "const", "unsigned", "FunctionCallDivCost", "=", "", ";", "const", "unsigned", "ReciprocalDivCost", "=", "", ";", "static", "const", "CostTblEntry", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CostTbl", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "int", "Cost", "=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "LT", ".", "second", "==", "", "&&", "Op2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "Cost", "+=", "", ";", "return", "Cost", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo (2)1", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83039, "Length": 430, "Cover_Rate": 0.7037643207855974} {"Template_token": ["", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "Entry", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "Entry", "->", "Cost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "return", "LT", ".", "first", ";", "}"], "ground_truth": ["return", "BaseT", "::", "getCmpSelInstrCost", "(", "Opcode", ",", "ValTy", ",", "CondTy", ",", "I", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83041, "Length": 98, "Cover_Rate": 0.4279475982532751} {"Template_token": ["", "unsigned", "NumElts", "=", "VecTy", "->", "getVectorNumElements", "(", ")", ";", "auto", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "SubVecTy", ",", "DL", ")", ")", "return", "Factor", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "}"], "ground_truth": ["return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83042, "Length": 80, "Cover_Rate": 0.4624277456647399} {"Template_token": ["", "if", "(", "Opcode", "==", "Instruction", "::", "And", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ",", "getIntImmCost", "(", "~", "Imm", ",", "Ty", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Add", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ",", "getIntImmCost", "(", "-", "Imm", ",", "Ty", ")", ")", ";"], "ground_truth": ["if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "", ")", "{"], "File": "ARMTargetTransformInfo (2)1", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83044, "Length": 81, "Cover_Rate": 0.3894230769230769} {"Template_token": ["", "unsigned", "getMaxInterleaveFactor", "(", "unsigned", "VF", ")", "{"], "ground_truth": ["return", "ST", "->", "getMaxInterleaveFactor", "(", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getMaxInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83046, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "if", "(", "Src", "->", "isVectorTy", "(", ")", "&&", "Alignment", "!=", "", "&&", "Src", "->", "getVectorElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{"], "ground_truth": ["return", "LT", ".", "first", "*", "", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83047, "Length": 49, "Cover_Rate": 0.6125} {"Template_token": ["", "int", "TTIImpl", "::", "getMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Src", ",", "unsigned", "Alignment", ",", "unsigned", "AddressSpace", ",", "const", "Instruction", "*", "I", ")", "{", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "if", "(", "Src", "->", "isVectorTy", "(", ")", "&&", "Alignment", "!=", "", "&&", "Src", "->", "getVectorElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{"], "ground_truth": ["return", "LT", ".", "first", "*", "", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83048, "Length": 73, "Cover_Rate": 0.9125} {"Template_token": ["", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "", ";", "return", "", ";", "}", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo (2)1", "Func": "getNumberOfRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83049, "Length": 30, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "", ";", "return", "", ";", "}", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo (2)1", "Func": "getNumberOfRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83050, "Length": 30, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "TypeSize", "::", "getFixed", "(", "", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "TypeSize", "::", "getFixed", "(", "", ")", ";"], "ground_truth": ["return", "TypeSize", "::", "getFixed", "(", "", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getRegisterBitWidth", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83051, "Length": 40, "Cover_Rate": 0.43010752688172044} {"Template_token": ["", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "TypeSize", "::", "getFixed", "(", "", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "TypeSize", "::", "getFixed", "(", "", ")", ";", "return", "TypeSize", "::", "getFixed", "(", "", ")", ";", "case", "TargetTransformInfo", "::", "RGK_ScalableVector", ":"], "ground_truth": ["return", "TypeSize", "::", "getScalable", "(", "", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getRegisterBitWidth", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83052, "Length": 53, "Cover_Rate": 0.5698924731182796} {"Template_token": ["", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONDupTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Reverse", ")", "{", "static", "const", "CostTblEntry", "NEONShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Select", ")", "{", "static", "const", "CostTblEntry", "NEONSelShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";"], "ground_truth": ["std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83053, "Length": 310, "Cover_Rate": 0.49363057324840764} {"Template_token": ["", "int", "TTIImpl", "::", "getShuffleCost", "(", "TTI", "::", "ShuffleKind", "Kind", ",", "Type", "*", "Tp", ",", "int", "Index", ",", "Type", "*", "SubTp", ")", "{", "if", "(", "Kind", "==", "TTI", "::", "SK_Broadcast", ")", "{", "static", "const", "CostTblEntry", "NEONDupTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONDupTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Reverse", ")", "{"], "ground_truth": ["static", "const", "CostTblEntry", "NEONShuffleTbl", "[", "]", "=", "{"], "File": "ARMTargetTransformInfo (2)1", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83054, "Length": 198, "Cover_Rate": 0.31528662420382164} {"Template_token": ["", "const", "Subtarget", "*", "getST", "(", ")", "const", "{", "return", "ST", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo (2)1", "Func": "getST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83055, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "TLI", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo (2)1", "Func": "getTLI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83057, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "ExitingBlocks", ".", "size", "(", ")", ">", "", ")", "return", ";", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "return", ";", "unsigned", "Cost", "=", "", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "ImmutableCallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "CS", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "value_op_begin", "(", ")", ",", "I", ".", "value_op_end", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cost", "<<", "", ")", ";", "UP", ".", "Partial", "=", "true", ";", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "UnrollRemainder", "=", "true", ";", "UP", ".", "DefaultUnrollRuntimeCount", "=", "", ";"], "ground_truth": ["UP", ".", "UnrollAndJam", "=", "true", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83058, "Length": 190, "Cover_Rate": 0.5654761904761905} {"Template_token": ["", "L", "->", "getExitingBlocks", "(", "ExitingBlocks", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "L", "->", "getNumBlocks", "(", ")", "<<", "", "<<", "", "<<", "ExitingBlocks", ".", "size", "(", ")", "<<", "", ")", ";", "if", "(", "ExitingBlocks", ".", "size", "(", ")", ">", "", ")", "return", ";", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "return", ";", "unsigned", "Cost", "=", "", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "ImmutableCallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "CS", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "value_op_begin", "(", ")", ",", "I", ".", "value_op_end", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cost", "<<", "", ")", ";", "UP", ".", "Partial", "=", "true", ";", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "UnrollRemainder", "=", "true", ";", "UP", ".", "DefaultUnrollRuntimeCount", "=", "", ";", "UP", ".", "UnrollAndJam", "=", "true", ";", "UP", ".", "UnrollAndJamInnerLoopThreshold", "=", "", ";", "if", "(", "Cost", "<", "", ")", "UP", ".", "Force", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo (2)1", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83059, "Length": 245, "Cover_Rate": 0.7291666666666666} {"Template_token": ["", "if", "(", "ST", "->", "hasSlowLoadDSubregister", "(", ")", "&&", "Opcode", "==", "Instruction", "::", "InsertElement", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")", "<=", "", ")", "return", "", ";", "if", "(", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "||", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", ")", "{", "if", "(", "ValTy", "->", "getVectorElementType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "return", "", ";"], "ground_truth": ["if", "(", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")", "<=", "", ")", "return", "std", "::", "max", "(", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ",", "", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getVectorInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83060, "Length": 98, "Cover_Rate": 0.765625} {"Template_token": ["", "if", "(", "ST", "->", "hasSlowLoadDSubregister", "(", ")", "&&", "Opcode", "==", "Instruction", "::", "InsertElement", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")", "<=", "", ")", "return", "", ";", "if", "(", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "||", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", ")", "{", "if", "(", "ValTy", "->", "getVectorElementType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "return", "", ";", "if", "(", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")", "<=", "", ")", "return", "std", "::", "max", "(", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ",", "", ")", ";", "}"], "ground_truth": ["return", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getVectorInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83061, "Length": 111, "Cover_Rate": 0.8671875} {"Template_token": ["", "unsigned", "EltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSz", "!=", "", "&&", "EltSz", "!=", "", "&&", "EltSz", "!=", "", ")", "return", "false", ";", "unsigned", "BlockElts", "=", "M", "[", "", "]", "+", "", ";", "if", "(", "M", "[", "", "]", "<", "", ")", "BlockElts", "=", "BlockSize", "/", "EltSz", ";"], "ground_truth": ["if", "(", "BlockSize", "<=", "EltSz", "||", "BlockSize", "!=", "BlockElts", "*", "EltSz", ")", "return", "false", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "isVREVMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83067, "Length": 66, "Cover_Rate": 0.38372093023255816} {"Template_token": ["", "bool", "shouldBuildLookupTablesForConstant", "(", "Constant", "*", "C", ")", "const", "{"], "ground_truth": ["if", "(", "ST", "->", "isROPI", "(", ")", "||", "ST", "->", "isRWPI", "(", ")", ")", "return", "!", "C", "->", "needsDynamicRelocation", "(", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "shouldBuildLookupTablesForConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83068, "Length": 31, "Cover_Rate": 0.8857142857142857} {"Template_token": ["", "if", "(", "ST", "->", "isROPI", "(", ")", "||", "ST", "->", "isRWPI", "(", ")", ")", "return", "!", "C", "->", "needsDynamicRelocation", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo (2)1", "Func": "shouldBuildLookupTablesForConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83069, "Length": 26, "Cover_Rate": 0.7428571428571429} {"Template_token": ["", "bool", "shouldExpandReduction", "(", "const", "IntrinsicInst", "*", "II", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo (2)1", "Func": "shouldExpandReduction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83070, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "IsComplex", ")", "return", "NumVectorInstToHideOverhead", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo (2)", "Func": "getAddressComputationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83071, "Length": 17, "Cover_Rate": 0.4857142857142857} {"Template_token": ["", "int", "TTIImpl", "::", "getAddressComputationCost", "(", "Type", "*", "Ty", ",", "bool", "IsComplex", ")", "{", "unsigned", "NumVectorInstToHideOverhead", "=", "", ";"], "ground_truth": ["if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "IsComplex", ")", "return", "NumVectorInstToHideOverhead", ";"], "File": "ARMTargetTransformInfo (2)", "Func": "getAddressComputationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83072, "Length": 31, "Cover_Rate": 0.8857142857142857} {"Template_token": ["", "static", "const", "TypeConversionCostTblEntry", "NEONVectorSelectTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{"], "ground_truth": ["if", "(", "const", "auto", "*", "Entry", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "Entry", "->", "Cost", ";"], "File": "ARMTargetTransformInfo (2)", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83075, "Length": 117, "Cover_Rate": 0.527027027027027} {"Template_token": ["", "return", "ST", "->", "isFPOnlySP", "(", ")", "?", "TargetTransformInfo", "::", "TCC_Expensive", ":", "TargetTransformInfo", "::", "TCC_Basic", ";", "}", "}"], "ground_truth": ["return", "TargetTransformInfo", "::", "TCC_Expensive", ";"], "File": "ARMTargetTransformInfo (2)", "Func": "getFPOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83076, "Length": 22, "Cover_Rate": 0.3013698630136986} {"Template_token": ["", "unsigned", "NumElts", "=", "VecTy", "->", "getVectorNumElements", "(", ")", ";", "Type", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";", "unsigned", "SubVecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", ";", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "(", "SubVecSize", "==", "", "||", "SubVecSize", "==", "", ")", ")", "return", "Factor", ";", "}"], "ground_truth": ["return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ")", ";"], "File": "ARMTargetTransformInfo (2)", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83077, "Length": 78, "Cover_Rate": 0.49056603773584906} {"Template_token": ["", "if", "(", "Bits", "==", "", "||", "Bits", ">", "", ")", "return", "", ";", "int32_t", "SImmVal", "=", "Imm", ".", "getSExtValue", "(", ")", ";", "uint32_t", "ZImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "ST", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";"], "ground_truth": ["return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";"], "File": "ARMTargetTransformInfo (2)", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83078, "Length": 145, "Cover_Rate": 0.6502242152466368} {"Template_token": ["", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "if", "(", "Src", "->", "isVectorTy", "(", ")", "&&", "Alignment", "!=", "", "&&", "Src", "->", "getVectorElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{"], "ground_truth": ["return", "LT", ".", "first", "*", "", ";"], "File": "ARMTargetTransformInfo (2)", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83079, "Length": 49, "Cover_Rate": 0.6533333333333333} {"Template_token": ["", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Alternate", ")", "{", "static", "const", "CostTblEntry", "NEONAltShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONAltShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";"], "ground_truth": ["return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";"], "File": "ARMTargetTransformInfo (2)", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83080, "Length": 165, "Cover_Rate": 0.382830626450116} {"Template_token": ["", "if", "(", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "||", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", ")", "{", "if", "(", "ValTy", "->", "getVectorElementType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "return", "", ";"], "ground_truth": ["if", "(", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")", "<=", "", ")", "return", "std", "::", "max", "(", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ",", "", ")", ";"], "File": "ARMTargetTransformInfo (2)", "Func": "getVectorInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83081, "Length": 67, "Cover_Rate": 0.5234375} {"Template_token": ["", "if", "(", "ST", "->", "isSwift", "(", ")", "&&", "Opcode", "==", "Instruction", "::", "InsertElement", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")", "<=", "", ")", "return", "", ";", "if", "(", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "||", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", ")", "{"], "ground_truth": ["if", "(", "ValTy", "->", "getVectorElementType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "return", "", ";"], "File": "ARMTargetTransformInfo (2)", "Func": "getVectorInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83082, "Length": 63, "Cover_Rate": 0.4921875} {"Template_token": ["", "TTIImpl", "(", "TTIImpl", "&&", "Arg", ")", ":", "BaseT", "(", "std", "::", "move", "(", "static_cast", "<", "BaseT", "&", ">", "(", "Arg", ")", ")", ")", ",", "ST", "(", "std", "::", "move", "(", "Arg", ".", "ST", ")", ")", ",", "TLI", "(", "std", "::", "move", "(", "Arg", ".", "TLI", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo10", "Func": "ARMTTIImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83083, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "TTIImpl", "(", "TTIImpl", "&&", "Arg", ")", ":", "BaseT", "(", "std", "::", "move", "(", "static_cast", "<", "BaseT", "&", ">", "(", "Arg", ")", ")", ")", ",", "ST", "(", "std", "::", "move", "(", "Arg", ".", "ST", ")", ")", ",", "TLI", "(", "std", "::", "move", "(", "Arg", ".", "TLI", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo10", "Func": "ARMTTIImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83084, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "const", "auto", "*", "Entry", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "Entry", "->", "Cost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "return", "LT", ".", "first", ";", "}", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "", ";"], "ground_truth": ["return", "BaseCost", "*", "BaseT", "::", "getCmpSelInstrCost", "(", "Opcode", ",", "ValTy", ",", "CondTy", ",", "I", ")", ";"], "File": "ARMTargetTransformInfo10", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83087, "Length": 96, "Cover_Rate": 0.3779527559055118} {"Template_token": ["", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "Entry", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "Entry", "->", "Cost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";"], "ground_truth": ["return", "LT", ".", "first", ";"], "File": "ARMTargetTransformInfo10", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83088, "Length": 98, "Cover_Rate": 0.3858267716535433} {"Template_token": ["", "if", "(", "EltSize", "*", "NumElems", "!=", "", "||", "NumElems", "<", "", ")", "return", "ScalarCost", ";", "if", "(", "Alignment", "<", "EltSize", "/", "", ")", "return", "ScalarCost", ";", "if", "(", "EltSize", "==", "", ")", "return", "VectorCost", ";", "if", "(", "EltSize", "!=", "", "&&", "EltSize", "!=", "", ")", "return", "ScalarCost", ";", "if", "(", "auto", "BC", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "Ptr", ")", ")", "Ptr", "=", "BC", "->", "getOperand", "(", "", ")", ";", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ")", "{", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "return", "ScalarCost", ";", "unsigned", "Scale", "=", "DL", ".", "getTypeAllocSize", "(", "GEP", "->", "getResultElementType", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Scale", "!=", "", "&&", "Scale", "*", "", "!=", "EltSize", ")", "return", "ScalarCost", ";"], "File": "ARMTargetTransformInfo10", "Func": "getGatherScatterOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83089, "Length": 127, "Cover_Rate": 0.40445859872611467} {"Template_token": ["", "if", "(", "EltSize", "*", "NumElems", "!=", "", "||", "NumElems", "<", "", ")", "return", "ScalarCost", ";", "if", "(", "Alignment", "<", "EltSize", "/", "", ")", "return", "ScalarCost", ";", "if", "(", "EltSize", "==", "", ")", "return", "VectorCost", ";", "if", "(", "EltSize", "!=", "", "&&", "EltSize", "!=", "", ")", "return", "ScalarCost", ";", "if", "(", "auto", "BC", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "Ptr", ")", ")", "Ptr", "=", "BC", "->", "getOperand", "(", "", ")", ";", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ")", "{", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "return", "ScalarCost", ";", "unsigned", "Scale", "=", "DL", ".", "getTypeAllocSize", "(", "GEP", "->", "getResultElementType", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Scale", "!=", "", "&&", "Scale", "*", "", "!=", "EltSize", ")", "return", "ScalarCost", ";"], "File": "ARMTargetTransformInfo10", "Func": "getGatherScatterOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83090, "Length": 127, "Cover_Rate": 0.40445859872611467} {"Template_token": ["", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "", ";", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "Factor", ",", "SubVecTy", ",", "DL", ")", ")", "return", "Factor", "*", "BaseCost", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "", "&&", "NumElts", "/", "Factor", ">", "", "&&", "VecTy", "->", "isIntOrIntVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", "<=", "", ")", "return", "", "*", "BaseCost", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo10", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83091, "Length": 89, "Cover_Rate": 0.38362068965517243} {"Template_token": ["", "int", "TTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "if", "(", "(", "Opcode", "==", "Instruction", "::", "SDiv", "||", "Opcode", "==", "Instruction", "::", "UDiv", "||", "Opcode", "==", "Instruction", "::", "SRem", "||", "Opcode", "==", "Instruction", "::", "URem", ")", "&&", "Idx", "==", "", ")", "return", "", ";", "if", "(", "Opcode", "==", "Instruction", "::", "And", ")", "{"], "ground_truth": ["if", "(", "Imm", "==", "", "||", "Imm", "==", "", ")", "return", "", ";"], "File": "ARMTargetTransformInfo10", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83092, "Length": 78, "Cover_Rate": 0.34977578475336324} {"Template_token": ["", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ",", "getIntImmCost", "(", "~", "Imm", ",", "Ty", ")", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Add", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ",", "getIntImmCost", "(", "-", "Imm", ",", "Ty", ")", ")", ";"], "ground_truth": ["if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "", ")", "{"], "File": "ARMTargetTransformInfo10", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83093, "Length": 74, "Cover_Rate": 0.33183856502242154} {"Template_token": ["", "if", "(", "ST", "->", "isCortexA15", "(", ")", "||", "ST", "->", "isSwift", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "ARMTargetTransformInfo10", "Func": "getMaxInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83094, "Length": 20, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "int", "TTIImpl", "::", "getMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Src", ",", "MaybeAlign", "Alignment", ",", "unsigned", "AddressSpace", ",", "const", "Instruction", "*", "I", ")", "{"], "ground_truth": ["std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";"], "File": "ARMTargetTransformInfo10", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83095, "Length": 43, "Cover_Rate": 0.36134453781512604} {"Template_token": ["", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "Src", "->", "isVectorTy", "(", ")", "&&", "(", "Alignment", "&&", "*", "Alignment", "!=", "Align", "(", "", ")", ")", "&&", "Src", "->", "getVectorElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "return", "LT", ".", "first", "*", "", ";", "}", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Src", "->", "isVectorTy", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "", ";", "return", "BaseCost", "*", "LT", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo10", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83096, "Length": 76, "Cover_Rate": 0.6386554621848739} {"Template_token": ["", "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo10", "Func": "getRegisterBitWidth", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83097, "Length": 20, "Cover_Rate": 0.6451612903225806} {"Template_token": ["", "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo10", "Func": "getRegisterBitWidth", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83098, "Length": 20, "Cover_Rate": 0.6451612903225806} {"Template_token": ["", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONSelShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "}", "}", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "if", "(", "Kind", "==", "TTI", "::", "SK_Broadcast", ")", "{", "static", "const", "CostTblEntry", "MVEDupTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "MVEDupTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", "*", "ST", "->", "getMVEVectorCostFactor", "(", ")", ";", "}", "}", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Tp", "->", "isVectorTy", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "", ";", "return", "BaseCost", "*", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo10", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83099, "Length": 282, "Cover_Rate": 0.36910994764397903} {"Template_token": ["", "UP", ".", "OptSizeThreshold", "=", "", ";", "UP", ".", "PartialOptSizeThreshold", "=", "", ";", "if", "(", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", "->", "hasOptSize", "(", ")", ")", "return", ";", "if", "(", "!", "ST", "->", "isThumb2", "(", ")", ")", "return", ";", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "ExitingBlocks", ";", "L", "->", "getExitingBlocks", "(", "ExitingBlocks", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "L", "->", "getNumBlocks", "(", ")", "<<", "", "<<", "", "<<", "ExitingBlocks", ".", "size", "(", ")", "<<", "", ")", ";", "if", "(", "ExitingBlocks", ".", "size", "(", ")", ">", "", ")", "return", ";", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "return", ";", "unsigned", "Cost", "=", "", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "ImmutableCallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "CS", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}"], "ground_truth": ["SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "value_op_begin", "(", ")", ",", "I", ".", "value_op_end", "(", ")", ")", ";"], "File": "ARMTargetTransformInfo10", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83100, "Length": 235, "Cover_Rate": 0.6601123595505618} {"Template_token": ["", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "return", ";", "unsigned", "Cost", "=", "", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "ImmutableCallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "CS", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "value_op_begin", "(", ")", ",", "I", ".", "value_op_end", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cost", "<<", "", ")", ";", "UP", ".", "Partial", "=", "true", ";", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "UpperBound", "=", "true", ";", "UP", ".", "UnrollRemainder", "=", "true", ";", "UP", ".", "DefaultUnrollRuntimeCount", "=", "", ";", "UP", ".", "UnrollAndJam", "=", "true", ";", "UP", ".", "UnrollAndJamInnerLoopThreshold", "=", "", ";"], "ground_truth": ["if", "(", "Cost", "<", "", ")", "UP", ".", "Force", "=", "true", ";"], "File": "ARMTargetTransformInfo10", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83101, "Length": 216, "Cover_Rate": 0.6067415730337079} {"Template_token": ["", "if", "(", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")", "<=", "", ")", "return", "std", "::", "max", "(", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ",", "", ")", ";", "}", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "||", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", ")", "{"], "ground_truth": ["return", "std", "::", "max", "(", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ",", "ST", "->", "getMVEVectorCostFactor", "(", ")", ")", "*", "ValTy", "->", "getVectorNumElements", "(", ")", "/", "", ";"], "File": "ARMTargetTransformInfo10", "Func": "getVectorInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83102, "Length": 90, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "bool", "TTIImpl", "::", "isLegalMaskedGather", "(", "Type", "*", "Ty", ",", "MaybeAlign", "Alignment", ")", "{", "if", "(", "!", "EnableMaskedGatherScatters", "||", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "VectorType", ">", "(", "Ty", ")", ")", "return", "false", ";", "unsigned", "EltWidth", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "return", "(", "(", "EltWidth", "==", "", "&&", "(", "!", "Alignment", "||", "Alignment", ">=", "", ")", ")", "||", "(", "EltWidth", "==", "", "&&", "(", "!", "Alignment", "||", "Alignment", ">=", "", ")", ")", "||", "EltWidth", "==", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo10", "Func": "isLegalMaskedGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83103, "Length": 88, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "TTIImpl", "::", "isLegalMaskedGather", "(", "Type", "*", "Ty", ",", "MaybeAlign", "Alignment", ")", "{", "if", "(", "!", "EnableMaskedGatherScatters", "||", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "VectorType", ">", "(", "Ty", ")", ")", "return", "false", ";", "unsigned", "EltWidth", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "return", "(", "(", "EltWidth", "==", "", "&&", "(", "!", "Alignment", "||", "Alignment", ">=", "", ")", ")", "||", "(", "EltWidth", "==", "", "&&", "(", "!", "Alignment", "||", "Alignment", ">=", "", ")", ")", "||", "EltWidth", "==", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo10", "Func": "isLegalMaskedGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83104, "Length": 88, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "EltWidth", "=", "DataTy", "->", "getScalarSizeInBits", "(", ")", ";"], "ground_truth": ["return", "(", "EltWidth", "==", "", "&&", "(", "!", "Alignment", "||", "Alignment", ">=", "", ")", ")", "||", "(", "EltWidth", "==", "", "&&", "(", "!", "Alignment", "||", "Alignment", ">=", "", ")", ")", "||", "(", "EltWidth", "==", "", ")", ";"], "File": "ARMTargetTransformInfo10", "Func": "isLegalMaskedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83105, "Length": 46, "Cover_Rate": 0.3484848484848485} {"Template_token": ["", "}", "unsigned", "EltWidth", "=", "DataTy", "->", "getScalarSizeInBits", "(", ")", ";"], "ground_truth": ["return", "(", "EltWidth", "==", "", "&&", "(", "!", "Alignment", "||", "Alignment", ">=", "", ")", ")", "||", "(", "EltWidth", "==", "", "&&", "(", "!", "Alignment", "||", "Alignment", ">=", "", ")", ")", "||", "(", "EltWidth", "==", "", ")", ";"], "File": "ARMTargetTransformInfo10", "Func": "isLegalMaskedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83106, "Length": 47, "Cover_Rate": 0.3560606060606061} {"Template_token": ["", "int", "TTIImpl", "::", "getIntImmCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "if", "(", "(", "Opcode", "==", "Instruction", "::", "SDiv", "||", "Opcode", "==", "Instruction", "::", "UDiv", "||", "Opcode", "==", "Instruction", "::", "SRem", "||", "Opcode", "==", "Instruction", "::", "URem", ")", "&&", "Idx", "==", "", ")", "return", "", ";", "if", "(", "Opcode", "==", "Instruction", "::", "And", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ",", "getIntImmCost", "(", "~", "Imm", ",", "Ty", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Add", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ",", "getIntImmCost", "(", "-", "Imm", ",", "Ty", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "", ")", "{", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "}", "return", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo11", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83107, "Length": 191, "Cover_Rate": 1.0} {"Template_token": ["", "int", "TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ")", "{", "int", "ISDOpcode", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "const", "unsigned", "FunctionCallDivCost", "=", "", ";", "const", "unsigned", "ReciprocalDivCost", "=", "", ";", "static", "const", "CostTblEntry", "<", "", ">", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CostTbl", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "int", "Cost", "=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "LT", ".", "second", "==", "", "&&", "Op2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "Cost", "+=", "", ";", "return", "Cost", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo12", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83108, "Length": 476, "Cover_Rate": 0.7828947368421053} {"Template_token": ["", "int", "TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ")", "{", "int", "ISDOpcode", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "const", "unsigned", "FunctionCallDivCost", "=", "", ";", "const", "unsigned", "ReciprocalDivCost", "=", "", ";", "static", "const", "CostTblEntry", "<", "", ">", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CostTbl", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "int", "Cost", "=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";"], "ground_truth": ["if", "(", "LT", ".", "second", "==", "", "&&", "Op2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "Cost", "+=", "", ";"], "File": "ARMTargetTransformInfo12", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83109, "Length": 472, "Cover_Rate": 0.7763157894736842} {"Template_token": ["", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "", ")", "{", "static", "const", "TypeConversionCostTblEntry", "<", "", ">", "NEONVectorSelectTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "Entry", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "Entry", "->", "Cost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "return", "LT", ".", "first", ";", "}", "return", "BaseT", "::", "getCmpSelInstrCost", "(", "Opcode", ",", "ValTy", ",", "CondTy", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo12", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83111, "Length": 258, "Cover_Rate": 0.819047619047619} {"Template_token": ["", "unsigned", "SubVecSize", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "SubVecTy", ")", ";", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "(", "SubVecSize", "==", "", "||", "SubVecSize", "==", "", ")", ")", "return", "Factor", ";", "}"], "ground_truth": ["return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ")", ";"], "File": "ARMTargetTransformInfo12", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83112, "Length": 50, "Cover_Rate": 0.31446540880503143} {"Template_token": ["", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Alternate", ")", "{", "static", "const", "CostTblEntry", "<", "", ">", "NEONAltShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";"], "ground_truth": ["if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONAltShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";"], "File": "ARMTargetTransformInfo12", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83113, "Length": 154, "Cover_Rate": 0.3492063492063492} {"Template_token": ["", "}", ";", "if", "(", "SrcTy", ".", "isFloatingPoint", "(", ")", "&&", "ST", "->", "hasNEON", "(", ")", ")", "{", "int", "Idx", "=", "ConvertCostTableLookup", "<", "MVT", ">", "(", "NEONFloatConversionTbl", ",", "array_lengthof", "(", "NEONFloatConversionTbl", ")", ",", "ISD", ",", "DstTy", ".", "getSimpleVT", "(", ")", ",", "SrcTy", ".", "getSimpleVT", "(", ")", ")", ";", "if", "(", "Idx", "!=", "-", "", ")", "return", "NEONFloatConversionTbl", "[", "Idx", "]", ".", "Cost", ";", "}", "static", "const", "TypeConversionCostTblEntry", "<", "MVT", ">", "NEONIntegerConversionTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "if", "(", "SrcTy", ".", "isInteger", "(", ")", "&&", "ST", "->", "hasNEON", "(", ")", ")", "{", "int", "Idx", "=", "ConvertCostTableLookup", "<", "MVT", ">", "(", "NEONIntegerConversionTbl", ",", "array_lengthof", "(", "NEONIntegerConversionTbl", ")", ",", "ISD", ",", "DstTy", ".", "getSimpleVT", "(", ")", ",", "SrcTy", ".", "getSimpleVT", "(", ")", ")", ";", "if", "(", "Idx", "!=", "-", "", ")", "return", "NEONIntegerConversionTbl", "[", "Idx", "]", ".", "Cost", ";", "}", "static", "const", "TypeConversionCostTblEntry", "<", "MVT", ">", "IntegerConversionTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "if", "(", "SrcTy", ".", "isInteger", "(", ")", ")", "{", "int", "Idx", "=", "ConvertCostTableLookup", "<", "MVT", ">", "(", "IntegerConversionTbl", ",", "array_lengthof", "(", "IntegerConversionTbl", ")", ",", "ISD", ",", "DstTy", ".", "getSimpleVT", "(", ")", ",", "SrcTy", ".", "getSimpleVT", "(", ")", ")", ";", "if", "(", "Idx", "!=", "-", "", ")", "return", "IntegerConversionTbl", "[", "Idx", "]", ".", "Cost", ";", "}", "return", "TargetTransformInfo", "::", "getCastInstrCost", "(", "Opcode", ",", "Dst", ",", "Src", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo13", "Func": "getCastInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83114, "Length": 466, "Cover_Rate": 0.3514328808446455} {"Template_token": ["", "unsigned", "", "(", "unsigned", "Opcode", ",", "Type", "*", "ValTy", ",", "Type", "*", "CondTy", ")", "const", "{"], "ground_truth": ["int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";"], "File": "ARMTargetTransformInfo13", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83115, "Length": 26, "Cover_Rate": 0.3058823529411765} {"Template_token": ["", "unsigned", "", "(", "unsigned", "Opcode", ",", "Type", "*", "ValTy", ",", "Type", "*", "CondTy", ")", "const", "{", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";"], "ground_truth": ["if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "", ")", "{"], "File": "ARMTargetTransformInfo13", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83116, "Length": 45, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "bool", "isLegalMaskedScatter", "(", "Type", "*", "Ty", ",", "MaybeAlign", "Alignment", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetTransformInfo13", "Func": "isLegalMaskedScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83117, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "bool", "isLegalMaskedScatter", "(", "Type", "*", "Ty", ",", "MaybeAlign", "Alignment", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo13", "Func": "isLegalMaskedScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83118, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", "->", "hasOptSize", "(", ")", ")", "return", "false", ";", "return", "ST", "->", "isMClass", "(", ")", "&&", "ST", "->", "isThumb2", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo13", "Func": "shouldFavorBackedgeIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83119, "Length": 41, "Cover_Rate": 0.803921568627451} {"Template_token": ["", "if", "(", "isa", "<", "FPExtInst", ">", "(", "&", "I", ")", "||", "isa", "<", "FPTruncInst", ">", "(", "&", "I", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "SExtInst", ">", "(", "&", "I", ")", "||", "isa", "<", "ZExtInst", ">", "(", "&", "I", ")", ")", "if", "(", "!", "I", ".", "getOperand", "(", "", ")", "->", "hasOneUse", "(", ")", "||", "!", "isa", "<", "LoadInst", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "TruncInst", ">", "(", "&", "I", ")", ")", "if", "(", "!", "I", ".", "hasOneUse", "(", ")", "||", "!", "isa", "<", "StoreInst", ">", "(", "*", "I", ".", "user_begin", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetTransformInfo14", "Func": "canTailPredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83121, "Length": 114, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "isa", "<", "ICmpInst", ">", "(", "&", "I", ")", "&&", "++", "ICmpCount", ">", "", ")", "return", "false", ";", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "if", "(", "(", "II", "->", "getIntrinsicID", "(", ")", "==", "", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "", ")", "&&", "++", "ICmpCount", ">", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "isa", "<", "FCmpInst", ">", "(", "&", "I", ")", ")", "return", "false", ";"], "File": "ARMTargetTransformInfo14", "Func": "canTailPredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83122, "Length": 92, "Cover_Rate": 0.40350877192982454} {"Template_token": ["", "if", "(", "isa", "<", "PHINode", ">", "(", "&", "I", ")", ")", "continue", ";", "if", "(", "!", "canTailPredicateInstruction", "(", "I", ",", "ICmpCount", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", ".", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "Type", "*", "T", "=", "I", ".", "getType", "(", ")", ";", "if", "(", "T", "->", "isPointerTy", "(", ")", ")", "T", "=", "T", "->", "getPointerElementType", "(", ")", ";", "if", "(", "T", "->", "getScalarSizeInBits", "(", ")", ">", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "T", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "isa", "<", "StoreInst", ">", "(", "I", ")", "||", "isa", "<", "LoadInst", ">", "(", "I", ")", ")", "{", "Value", "*", "Ptr", "=", "getLoadStorePointerOperand", "(", "&", "I", ")", ";", "Type", "*", "AccessTy", "=", "getLoadStoreType", "(", "&", "I", ")", ";", "int64_t", "NextStride", "=", "getPtrStride", "(", "PSE", ",", "AccessTy", ",", "Ptr", ",", "L", ")", ";", "if", "(", "NextStride", "==", "", ")", "{", "continue", ";", "}", "else", "if", "(", "NextStride", "==", "-", "", "||", "(", "NextStride", "==", "", "&&", "MVEMaxSupportedInterleaveFactor", ">=", "", ")", "||", "(", "NextStride", "==", "", "&&", "MVEMaxSupportedInterleaveFactor", ">=", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "else", "if", "(", "EnableMaskedGatherScatters", ")", "{"], "ground_truth": ["const", "SCEV", "*", "PtrScev", "=", "PSE", ".", "getSE", "(", ")", "->", "getSCEV", "(", "Ptr", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "canTailPredicateLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83123, "Length": 227, "Cover_Rate": 0.45219123505976094} {"Template_token": ["", "bool", "TTIImpl", "::", "emitGetActiveLaneMask", "(", ")", "const", "{", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "EnableTailPredication", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "emitGetActiveLaneMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83124, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "TTIImpl", "::", "emitGetActiveLaneMask", "(", ")", "const", "{", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "EnableTailPredication", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "emitGetActiveLaneMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83125, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "NumVectorInstToHideOverhead", "=", "", ";", "int", "MaxMergeDistance", "=", "", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "SE", "&&", "!", "BaseT", "::", "isConstantStridedAccessLessThan", "(", "SE", ",", "Ptr", ",", "MaxMergeDistance", "+", "", ")", ")", "return", "NumVectorInstToHideOverhead", ";"], "ground_truth": ["return", "", ";"], "File": "ARMTargetTransformInfo14", "Func": "getAddressComputationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83126, "Length": 49, "Cover_Rate": 0.5975609756097561} {"Template_token": ["", "static", "const", "CostTblEntry", "CostTblAdd", "[", "]", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "}", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CostTblAdd", ",", "ISD", ",", "LT", ".", "second", ")", ")", "return", "Entry", "->", "Cost", "*", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", "*", "LT", ".", "first", ";", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "ValTy", ",", "FMF", ",", "CostKind", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "getArithmeticReductionCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83127, "Length": 82, "Cover_Rate": 0.3761467889908257} {"Template_token": ["", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "static", "const", "CostTblEntry", "CostTblAdd", "[", "]", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "}", ";"], "ground_truth": ["if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CostTblAdd", ",", "ISD", ",", "LT", ".", "second", ")", ")", "return", "Entry", "->", "Cost", "*", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", "*", "LT", ".", "first", ";"], "File": "ARMTargetTransformInfo14", "Func": "getArithmeticReductionCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83128, "Length": 86, "Cover_Rate": 0.3944954128440367} {"Template_token": ["", "InstructionCost", "TTIImpl", "::", "getCFInstrCost", "(", "unsigned", "Opcode", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const", "Instruction", "*", "I", ")", "{", "if", "(", "CostKind", "==", "TTI", "::", "TCK_RecipThroughput", "&&", "(", "ST", "->", "hasNEON", "(", ")", "||", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "getCFInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83130, "Length": 46, "Cover_Rate": 0.7796610169491526} {"Template_token": ["", "if", "(", "CostKind", "==", "TTI", "::", "TCK_RecipThroughput", "&&", "(", "ST", "->", "hasNEON", "(", ")", "||", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", ")", "{", "return", "", ";", "}"], "ground_truth": ["return", "BaseT", "::", "getCFInstrCost", "(", "Opcode", ",", "CostKind", ",", "I", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "getCFInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83131, "Length": 39, "Cover_Rate": 0.6610169491525424} {"Template_token": ["", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "(", "Opcode", "==", "Instruction", "::", "ICmp", "||", "Opcode", "==", "Instruction", "::", "FCmp", ")", "&&", "cast", "<", "FixedVectorType", ">", "(", "ValTy", ")", "->", "getNumElements", "(", ")", ">", "", ")", "{", "FixedVectorType", "*", "VecValTy", "=", "cast", "<", "FixedVectorType", ">", "(", "ValTy", ")", ";", "FixedVectorType", "*", "VecCondTy", "=", "dyn_cast_or_null", "<", "FixedVectorType", ">", "(", "CondTy", ")", ";", "if", "(", "!", "VecCondTy", ")", "VecCondTy", "=", "cast", "<", "FixedVectorType", ">", "(", "CmpInst", "::", "makeCmpResultType", "(", "VecValTy", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "FCmp", "&&", "!", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "{", "return", "BaseT", "::", "getScalarizationOverhead", "(", "VecValTy", ",", "false", ",", "true", ")", "+", "BaseT", "::", "getScalarizationOverhead", "(", "VecCondTy", ",", "true", ",", "false", ")", "+", "VecValTy", "->", "getNumElements", "(", ")", "*", "getCmpSelInstrCost", "(", "Opcode", ",", "ValTy", "->", "getScalarType", "(", ")", ",", "VecCondTy", "->", "getScalarType", "(", ")", ",", "VecPred", ",", "CostKind", ",", "I", ")", ";", "}", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "int", "BaseCost", "=", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ";", "if", "(", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ">", "", ")", "{", "if", "(", "LT", ".", "first", ">", "", ")", "return", "LT", ".", "first", "*", "BaseCost", "+", "BaseT", "::", "getScalarizationOverhead", "(", "VecCondTy", ",", "true", ",", "false", ")", ";", "return", "BaseCost", ";", "}", "}", "int", "BaseCost", "=", "", ";"], "ground_truth": ["if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", ")", "BaseCost", "=", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83132, "Length": 257, "Cover_Rate": 0.3176761433868974} {"Template_token": ["", "InstructionCost", "TTIImpl", "::", "getExtendedAddReductionCost", "(", "bool", "IsMLA", ",", "bool", "IsUnsigned", ",", "Type", "*", "ResTy", ",", "VectorType", "*", "ValTy", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "EVT", "ValVT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "EVT", "ResVT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ResTy", ")", ";"], "ground_truth": ["if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "ValVT", ".", "isSimple", "(", ")", "&&", "ResVT", ".", "isSimple", "(", ")", ")", "{"], "File": "ARMTargetTransformInfo14", "Func": "getExtendedAddReductionCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83133, "Length": 70, "Cover_Rate": 0.3723404255319149} {"Template_token": ["", "if", "(", "ValVT", ".", "getSizeInBits", "(", ")", "<=", "", "&&", "(", "(", "LT", ".", "second", "==", "", "&&", "RevVTSize", "<=", "", ")", "||", "(", "LT", ".", "second", "==", "", "&&", "RevVTSize", "<=", "(", "IsMLA", "?", "", ":", "", ")", ")", "||", "(", "LT", ".", "second", "==", "", "&&", "RevVTSize", "<=", "", ")", ")", ")", "return", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", "*", "LT", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "getExtendedAddReductionCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83134, "Length": 67, "Cover_Rate": 0.35638297872340424} {"Template_token": ["", "unsigned", "NumElems", "=", "VTy", "->", "getNumElements", "(", ")", ";", "unsigned", "EltSize", "=", "VTy", "->", "getScalarSizeInBits", "(", ")", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "DataTy", ")", ";", "InstructionCost", "VectorCost", "=", "NumElems", "*", "LT", ".", "first", "*", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ";", "InstructionCost", "ScalarCost", "=", "NumElems", "*", "LT", ".", "first", "+", "BaseT", "::", "getScalarizationOverhead", "(", "VTy", ",", "true", ",", "false", ")", "+", "BaseT", "::", "getScalarizationOverhead", "(", "VTy", ",", "false", ",", "true", ")", ";", "if", "(", "EltSize", "<", "", "||", "Alignment", "<", "EltSize", "/", "", ")", "return", "ScalarCost", ";", "unsigned", "ExtSize", "=", "EltSize", ";", "if", "(", "I", "!=", "nullptr", ")", "{", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Load", "||", "match", "(", "I", ",", "m_Intrinsic", "<", "", ">", "(", ")", ")", ")", "&&", "I", "->", "hasOneUse", "(", ")", ")", "{", "const", "User", "*", "Us", "=", "*", "I", "->", "users", "(", ")", ".", "begin", "(", ")", ";", "if", "(", "isa", "<", "ZExtInst", ">", "(", "Us", ")", "||", "isa", "<", "SExtInst", ">", "(", "Us", ")", ")", "{", "unsigned", "TypeSize", "=", "cast", "<", "Instruction", ">", "(", "Us", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "(", "(", "TypeSize", "==", "", "&&", "(", "EltSize", "==", "", "||", "EltSize", "==", "", ")", ")", "||", "(", "TypeSize", "==", "", "&&", "EltSize", "==", "", ")", ")", "&&", "TypeSize", "*", "NumElems", "==", "", ")", "{", "ExtSize", "=", "TypeSize", ";", "}", "}", "}", "TruncInst", "*", "T", ";", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Store", "||", "match", "(", "I", ",", "m_Intrinsic", "<", "", ">", "(", ")", ")", ")", "&&", "(", "T", "=", "dyn_cast", "<", "TruncInst", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", ")", "{", "unsigned", "TypeSize", "=", "T", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "(", "(", "EltSize", "==", "", "&&", "TypeSize", "==", "", ")", "||", "(", "EltSize", "==", "", "&&", "(", "TypeSize", "==", "", "||", "TypeSize", "==", "", ")", ")", ")", "&&", "TypeSize", "*", "NumElems", "==", "", ")", "ExtSize", "=", "TypeSize", ";", "}", "}", "if", "(", "ExtSize", "*", "NumElems", "!=", "", "||", "NumElems", "<", "", ")", "return", "ScalarCost", ";"], "ground_truth": ["if", "(", "ExtSize", "==", "", ")", "return", "VectorCost", ";"], "File": "ARMTargetTransformInfo14", "Func": "getGatherScatterOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83135, "Length": 374, "Cover_Rate": 0.6051779935275081} {"Template_token": ["", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "Factor", ",", "SubVecTy", ",", "Alignment", ",", "DL", ")", ")", "return", "Factor", "*", "BaseCost", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "", "&&", "NumElts", "/", "Factor", ">", "", "&&", "VecTy", "->", "isIntOrIntVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", ".", "getFixedSize", "(", ")", "<=", "", ")", "return", "", "*", "BaseCost", ";", "}"], "ground_truth": ["return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83136, "Length": 102, "Cover_Rate": 0.40476190476190477} {"Template_token": ["", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", "->", "getScalarType", "(", ")", ")", "==", "", ";", "if", "(", "Factor", "<=", "TLI", "->", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "!", "EltIs64Bits", "&&", "!", "UseMaskForCond", "&&", "!", "UseMaskForGaps", ")", "{", "unsigned", "NumElts", "=", "cast", "<", "FixedVectorType", ">", "(", "VecTy", ")", "->", "getNumElements", "(", ")", ";", "auto", "*", "SubVecTy", "=", "FixedVectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ":", "", ";", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "Factor", ",", "SubVecTy", ",", "Alignment", ",", "DL", ")", ")", "return", "Factor", "*", "BaseCost", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "", "&&", "NumElts", "/", "Factor", ">", "", "&&", "VecTy", "->", "isIntOrIntVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", ".", "getFixedSize", "(", ")", "<=", "", ")", "return", "", "*", "BaseCost", ";", "}", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83137, "Length": 191, "Cover_Rate": 0.7579365079365079} {"Template_token": ["", "InstructionCost", "TTIImpl", "::", "getIntImmCodeSizeCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "if", "(", "Imm", ".", "isNonNegative", "(", ")", "&&", "Imm", ".", "getLimitedValue", "(", ")", "<", "", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "getIntImmCodeSizeCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83139, "Length": 44, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Bits", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Bits", "==", "", "||", "Imm", ".", "getActiveBits", "(", ")", ">=", "", ")", "return", "", ";", "int64_t", "SImmVal", "=", "Imm", ".", "getSExtValue", "(", ")", ";", "uint64_t", "ZImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "ST", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "Bits", "==", "", "||", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", ")", "return", "", ";", "if", "(", "(", "~", "SImmVal", "<", "", ")", "||", "", "(", "ZImmVal", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "ARMTargetTransformInfo14", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83140, "Length": 198, "Cover_Rate": 0.8319327731092437} {"Template_token": ["", "int64_t", "SImmVal", "=", "Imm", ".", "getSExtValue", "(", ")", ";", "uint64_t", "ZImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "ST", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";"], "ground_truth": ["return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";"], "File": "ARMTargetTransformInfo14", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83141, "Length": 132, "Cover_Rate": 0.5546218487394958} {"Template_token": ["", "if", "(", "Imm", "==", "", "||", "Imm", "==", "", ")", "return", "", ";", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "~", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Add", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "-", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "", ")", "{", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", "&&", "Imm", ".", "isAllOnes", "(", ")", ")", "return", "", ";", "if", "(", "Inst", "&&", "(", "(", "ST", "->", "hasV6Ops", "(", ")", "&&", "!", "ST", "->", "isThumb", "(", ")", ")", "||", "ST", "->", "isThumb2", "(", ")", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "<=", "", ")", "{"], "ground_truth": ["if", "(", "isSSATMinMaxPattern", "(", "Inst", ",", "Imm", ")", "||", "(", "isa", "<", "ICmpInst", ">", "(", "Inst", ")", "&&", "Inst", "->", "hasOneUse", "(", ")", "&&", "isSSATMinMaxPattern", "(", "cast", "<", "Instruction", ">", "(", "*", "Inst", "->", "user_begin", "(", ")", ")", ",", "Imm", ")", ")", ")", "return", "", ";"], "File": "ARMTargetTransformInfo14", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83142, "Length": 239, "Cover_Rate": 0.5704057279236276} {"Template_token": ["", "if", "(", "Opcode", "==", "Instruction", "::", "GetElementPtr", "&&", "Idx", "!=", "", ")", "return", "", ";", "if", "(", "Opcode", "==", "Instruction", "::", "And", ")", "{", "if", "(", "Imm", "==", "", "||", "Imm", "==", "", ")", "return", "", ";", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "~", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Add", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "-", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "", ")", "{", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";"], "ground_truth": ["if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";"], "File": "ARMTargetTransformInfo14", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83143, "Length": 163, "Cover_Rate": 0.38902147971360385} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "break", ";", "Type", "*", "VT", "=", "ICA", ".", "getReturnType", "(", ")", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "VT", ")", ";", "if", "(", "LT", ".", "second", "==", "", "||", "LT", ".", "second", "==", "", "||", "LT", ".", "second", "==", "", ")", "{", "unsigned", "Instrs", "=", "LT", ".", "second", ".", "getScalarSizeInBits", "(", ")", "==", "VT", "->", "getScalarSizeInBits", "(", ")", "?", "", ":", "", ";", "return", "LT", ".", "first", "*", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", "*", "Instrs", ";", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "break", ";", "Type", "*", "VT", "=", "ICA", ".", "getReturnType", "(", ")", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "VT", ")", ";", "if", "(", "LT", ".", "second", "==", "", "||", "LT", ".", "second", "==", "", "||", "LT", ".", "second", "==", "", ")", "return", "LT", ".", "first", "*", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "break", ";", "Type", "*", "VT", "=", "ICA", ".", "getReturnType", "(", ")", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "VT", ")", ";", "if", "(", "LT", ".", "second", "==", "", "||", "LT", ".", "second", "==", "", ")", "return", "LT", ".", "first", "*", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "getIntrinsicInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83144, "Length": 274, "Cover_Rate": 0.7345844504021448} {"Template_token": ["", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "if", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "isLegalMaskedLoad", "(", "Src", ",", "Alignment", ")", ")", "return", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ";"], "ground_truth": ["if", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "isLegalMaskedStore", "(", "Src", ",", "Alignment", ")", ")", "return", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "getMaskedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83145, "Length": 55, "Cover_Rate": 0.44715447154471544} {"Template_token": ["", "int", "NumOps", "=", "getNumMemOps", "(", "cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", ";", "if", "(", "NumOps", "==", "-", "", ")", "return", "", ";", "return", "NumOps", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "getMemcpyCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83146, "Length": 28, "Cover_Rate": 0.717948717948718} {"Template_token": ["", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "Src", "->", "isVectorTy", "(", ")", "&&", "(", "Alignment", "&&", "*", "Alignment", "!=", "Align", "(", "", ")", ")", "&&", "cast", "<", "VectorType", ">", "(", "Src", ")", "->", "getElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "return", "LT", ".", "first", "*", "", ";", "}", "if", "(", "ST", "->", "hasMVEFloatOps", "(", ")", "&&", "isa", "<", "FixedVectorType", ">", "(", "Src", ")", "&&", "I", "&&", "(", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "I", "->", "hasOneUse", "(", ")", "&&", "isa", "<", "FPExtInst", ">", "(", "*", "I", "->", "user_begin", "(", ")", ")", ")", "||", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "isa", "<", "FPTruncInst", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", ")", ")", "{", "FixedVectorType", "*", "SrcVTy", "=", "cast", "<", "FixedVectorType", ">", "(", "Src", ")", ";", "Type", "*", "DstTy", "=", "Opcode", "==", "Instruction", "::", "Load", "?", "(", "*", "I", "->", "user_begin", "(", ")", ")", "->", "getType", "(", ")", ":", "cast", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "SrcVTy", "->", "getNumElements", "(", ")", "==", "", "&&", "SrcVTy", "->", "getScalarType", "(", ")", "->", "isHalfTy", "(", ")", "&&", "DstTy", "->", "getScalarType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83148, "Length": 235, "Cover_Rate": 0.6657223796033994} {"Template_token": ["", "InstructionCost", "TTIImpl", "::", "getMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Src", ",", "MaybeAlign", "Alignment", ",", "unsigned", "AddressSpace", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const", "Instruction", "*", "I", ")", "{", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "", ";", "if", "(", "TLI", "->", "getValueType", "(", "DL", ",", "Src", ",", "true", ")", "==", "", ")", "return", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "Src", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "Src", "->", "isVectorTy", "(", ")", "&&", "(", "Alignment", "&&", "*", "Alignment", "!=", "Align", "(", "", ")", ")", "&&", "cast", "<", "VectorType", ">", "(", "Src", ")", "->", "getElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "return", "LT", ".", "first", "*", "", ";", "}"], "ground_truth": ["if", "(", "ST", "->", "hasMVEFloatOps", "(", ")", "&&", "isa", "<", "FixedVectorType", ">", "(", "Src", ")", "&&", "I", "&&", "(", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "I", "->", "hasOneUse", "(", ")", "&&", "isa", "<", "FPExtInst", ">", "(", "*", "I", "->", "user_begin", "(", ")", ")", ")", "||", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "isa", "<", "FPTruncInst", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", ")", ")", "{"], "File": "ARMTargetTransformInfo14", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83149, "Length": 210, "Cover_Rate": 0.5949008498583569} {"Template_token": ["", "}", "else", "if", "(", "const", "auto", "*", "MS", "=", "dyn_cast", "<", "MemSetInst", ">", "(", "I", ")", ")", "{", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "MS", "->", "getLength", "(", ")", ")", ";", "if", "(", "!", "C", ")", "return", "-", "", ";", "const", "unsigned", "Size", "=", "C", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "const", "Align", "DstAlign", "=", "*", "MS", "->", "getDestAlign", "(", ")", ";", "MOp", "=", "MemOp", "::", "Set", "(", "Size", ",", "false", ",", "DstAlign", ",", "false", ",", "false", ")", ";", "DstAddrSpace", "=", "MS", "->", "getDestAddressSpace", "(", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "Limit", ",", "Factor", "=", "", ";", "switch", "(", "I", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "Limit", "=", "TLI", "->", "getMaxStoresPerMemcpy", "(", "F", "->", "hasMinSize", "(", ")", ")", ";", "break", ";", "case", "", ":", "Limit", "=", "TLI", "->", "getMaxStoresPerMemmove", "(", "F", "->", "hasMinSize", "(", ")", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["Limit", "=", "TLI", "->", "getMaxStoresPerMemset", "(", "F", "->", "hasMinSize", "(", ")", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "getNumMemOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83150, "Length": 168, "Cover_Rate": 0.43410852713178294} {"Template_token": ["", "void", "TTIImpl", "::", "getPeelingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "PeelingPreferences", "&", "PP", ")", "{", "BaseT", "::", "getPeelingPreferences", "(", "L", ",", "SE", ",", "PP", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "getPeelingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83151, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "ST", "->", "isMClass", "(", ")", "&&", "ST", "->", "isThumb2", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", "==", "", ")", "return", "TTI", "::", "AMK_PreIndexed", ";"], "ground_truth": ["return", "TTI", "::", "AMK_None", ";"], "File": "ARMTargetTransformInfo14", "Func": "getPreferredAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83153, "Length": 32, "Cover_Rate": 0.3764705882352941} {"Template_token": ["", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONSelShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "}", "}", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "if", "(", "Kind", "==", "TTI", "::", "SK_Broadcast", ")", "{", "static", "const", "CostTblEntry", "MVEDupTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "MVEDupTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", "*", "ST", "->", "getMVEVectorCostFactor", "(", "TTI", "::", "TCK_RecipThroughput", ")", ";", "}", "if", "(", "!", "Mask", ".", "empty", "(", ")", ")", "{", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "Mask", ".", "size", "(", ")", "<=", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", "&&", "(", "isVREVMask", "(", "Mask", ",", "LT", ".", "second", ",", "", ")", "||", "isVREVMask", "(", "Mask", ",", "LT", ".", "second", ",", "", ")", "||", "isVREVMask", "(", "Mask", ",", "LT", ".", "second", ",", "", ")", ")", ")", "return", "ST", "->", "getMVEVectorCostFactor", "(", "TTI", "::", "TCK_RecipThroughput", ")", "*", "LT", ".", "first", ";", "}", "}", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Tp", "->", "isVectorTy", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", "TTI", "::", "TCK_RecipThroughput", ")", ":", "", ";"], "ground_truth": ["return", "BaseCost", "*", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Mask", ",", "Index", ",", "SubTp", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83154, "Length": 292, "Cover_Rate": 0.3310657596371882} {"Template_token": ["", "if", "(", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", "->", "hasOptSize", "(", ")", ")", "return", ";", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "ExitingBlocks", ";", "L", "->", "getExitingBlocks", "(", "ExitingBlocks", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "L", "->", "getNumBlocks", "(", ")", "<<", "", "<<", "", "<<", "ExitingBlocks", ".", "size", "(", ")", "<<", "", ")", ";", "if", "(", "ExitingBlocks", ".", "size", "(", ")", ">", "", ")", "return", ";", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "return", ";", "if", "(", "getBooleanLoopAttribute", "(", "L", ",", "", ")", ")", "return", ";", "InstructionCost", "Cost", "=", "", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "cast", "<", "CallBase", ">", "(", "I", ")", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}"], "ground_truth": ["return", ";"], "File": "ARMTargetTransformInfo14", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83155, "Length": 198, "Cover_Rate": 0.4049079754601227} {"Template_token": ["", "if", "(", "ST", "->", "hasSlowLoadDSubregister", "(", ")", "&&", "Opcode", "==", "Instruction", "::", "InsertElement", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")", "<=", "", ")", "return", "", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "||", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", ")", "{", "if", "(", "cast", "<", "VectorType", ">", "(", "ValTy", ")", "->", "getElementType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "return", "", ";", "if", "(", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")", "<=", "", ")", "return", "std", "::", "max", "<", "InstructionCost", ">", "(", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "getVectorInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83156, "Length": 114, "Cover_Rate": 0.5352112676056338} {"Template_token": ["", "if", "(", "cast", "<", "VectorType", ">", "(", "ValTy", ")", "->", "getElementType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "return", "", ";", "if", "(", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")", "<=", "", ")", "return", "std", "::", "max", "<", "InstructionCost", ">", "(", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ",", "", ")", ";", "}", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "||", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", ")", "{", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "getTLI", "(", ")", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", "->", "getScalarType", "(", ")", ")", ";", "return", "LT", ".", "first", "*", "(", "ValTy", "->", "getScalarType", "(", ")", "->", "isIntegerTy", "(", ")", "?", "", ":", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "getVectorInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83157, "Length": 130, "Cover_Rate": 0.6103286384976526} {"Template_token": ["", "Value", "*", "Arg", "=", "II", ".", "getArgOperand", "(", "", ")", ";", "Value", "*", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}", "if", "(", "!", "II", ".", "getMetadata", "(", "LLVMContext", "::", "MD_range", ")", ")", "{", "Type", "*", "IntTy32", "=", "Type", "::", "getInt32Ty", "(", "II", ".", "getContext", "(", ")", ")", ";", "Metadata", "*", "M", "[", "]", "=", "{", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "IntTy32", ",", "", ")", ")", ",", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "IntTy32", ",", "", ")", ")", "}", ";", "II", ".", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "MDNode", "::", "get", "(", "II", ".", "getContext", "(", ")", ",", "M", ")", ")", ";", "return", "&", "II", ";", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "CarryOp", "=", "(", "II", ".", "getIntrinsicID", "(", ")", "==", "", ")", "?", "", ":", "", ";", "assert", "(", "II", ".", "getArgOperand", "(", "CarryOp", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "KnownBits", "CarryKnown", "(", "", ")", ";", "if", "(", "IC", ".", "SimplifyDemandedBits", "(", "&", "II", ",", "CarryOp", ",", "APInt", "::", "getOneBitSet", "(", "", ",", "", ")", ",", "CarryKnown", ")", ")", "{", "return", "&", "II", ";", "}", "break", ";", "}", "case", "", ":", "{", "Instruction", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "&", "II", ")", ";", "if", "(", "I", "->", "hasOneUse", "(", ")", ")", "{", "auto", "*", "User", "=", "cast", "<", "Instruction", ">", "(", "*", "I", "->", "user_begin", "(", ")", ")", ";", "Value", "*", "OpZ", ";", "if", "(", "match", "(", "User", ",", "m_c_Add", "(", "m_Specific", "(", "I", ")", ",", "m_Value", "(", "OpZ", ")", ")", ")", "&&", "match", "(", "I", "->", "getOperand", "(", "", ")", ",", "m_Zero", "(", ")", ")", ")", "{", "Value", "*", "OpX", "=", "I", "->", "getOperand", "(", "", ")", ";", "Value", "*", "OpY", "=", "I", "->", "getOperand", "(", "", ")", ";", "Type", "*", "OpTy", "=", "OpX", "->", "getType", "(", ")", ";", "IC", ".", "Builder", ".", "SetInsertPoint", "(", "User", ")", ";", "Value", "*", "V", "=", "IC", ".", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "OpTy", "}", ",", "{", "I", "->", "getOperand", "(", "", ")", ",", "I", "->", "getOperand", "(", "", ")", ",", "I", "->", "getOperand", "(", "", ")", ",", "OpZ", ",", "OpX", ",", "OpY", "}", ")", ";"], "ground_truth": ["IC", ".", "replaceInstUsesWith", "(", "*", "User", ",", "V", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "instCombineIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83158, "Length": 406, "Cover_Rate": 0.40763052208835343} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Align", "MemAlign", "=", "getKnownAlignment", "(", "II", ".", "getArgOperand", "(", "", ")", ",", "IC", ".", "getDataLayout", "(", ")", ",", "&", "II", ",", "&", "IC", ".", "getAssumptionCache", "(", ")", ",", "&", "IC", ".", "getDominatorTree", "(", ")", ")", ";", "unsigned", "AlignArg", "=", "II", ".", "arg_size", "(", ")", "-", "", ";", "Value", "*", "AlignArgOp", "=", "II", ".", "getArgOperand", "(", "AlignArg", ")", ";", "MaybeAlign", "Align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArgOp", ")", "->", "getMaybeAlignValue", "(", ")", ";", "if", "(", "Align", "&&", "*", "Align", "<", "MemAlign", ")", "{", "return", "IC", ".", "replaceOperand", "(", "II", ",", "AlignArg", ",", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "II", ".", "getContext", "(", ")", ")", ",", "MemAlign", ".", "value", "(", ")", ",", "false", ")", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "Value", "*", "Arg", "=", "II", ".", "getArgOperand", "(", "", ")", ";", "Value", "*", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", "&&", "II", ".", "getType", "(", ")", "==", "ArgArg", "->", "getType", "(", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}", "Constant", "*", "XorMask", ";", "if", "(", "match", "(", "Arg", ",", "m_Xor", "(", "PatternMatch", "::", "m_Intrinsic", "<", "", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ",", "PatternMatch", "::", "m_Constant", "(", "XorMask", ")", ")", ")", "&&", "II", ".", "getType", "(", ")", "==", "ArgArg", "->", "getType", "(", ")", ")", "{", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "XorMask", ")", ")", "{", "if", "(", "CI", "->", "getValue", "(", ")", ".", "trunc", "(", "", ")", ".", "isAllOnes", "(", ")", ")", "{", "auto", "TrueVector", "=", "IC", ".", "Builder", ".", "CreateVectorSplat", "(", "cast", "<", "FixedVectorType", ">", "(", "II", ".", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ",", "IC", ".", "Builder", ".", "getTrue", "(", ")", ")", ";", "return", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Xor", ",", "ArgArg", ",", "TrueVector", ")", ";", "}", "}", "}", "KnownBits", "ScalarKnown", "(", "", ")", ";", "if", "(", "IC", ".", "SimplifyDemandedBits", "(", "&", "II", ",", "", ",", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ",", "ScalarKnown", ",", "", ")", ")", "{", "return", "&", "II", ";", "}", "break", ";", "}", "case", "", ":", "{", "Value", "*", "Arg", "=", "II", ".", "getArgOperand", "(", "", ")", ";", "Value", "*", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}", "if", "(", "!", "II", ".", "getMetadata", "(", "LLVMContext", "::", "MD_range", ")", ")", "{", "Type", "*", "IntTy32", "=", "Type", "::", "getInt32Ty", "(", "II", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["Metadata", "*", "M", "[", "]", "=", "{"], "File": "ARMTargetTransformInfo14", "Func": "instCombineIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83159, "Length": 481, "Cover_Rate": 0.48293172690763053} {"Template_token": ["", "const", "SCEV", "*", "TripCountSCEV", "=", "SE", ".", "getAddExpr", "(", "BackedgeTakenCount", ",", "SE", ".", "getOne", "(", "BackedgeTakenCount", "->", "getType", "(", ")", ")", ")", ";", "if", "(", "SE", ".", "getUnsignedRangeMax", "(", "TripCountSCEV", ")", ".", "getBitWidth", "(", ")", ">", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "IsHardwareLoopIntrinsic", "=", "[", "]", "(", "Instruction", "&", "I", ")", "{", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "{", "switch", "(", "Call", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "bool", "IsTailPredLoop", "=", "false", ";", "auto", "ScanLoop", "=", "[", "&", "]", "(", "Loop", "*", "L", ")", "{", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "maybeLoweredToCall", "(", "I", ")", "||", "IsHardwareLoopIntrinsic", "(", "I", ")", "||", "isa", "<", "InlineAsm", ">", "(", "I", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "I", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "IsTailPredLoop", "|=", "II", "->", "getIntrinsicID", "(", ")", "==", "", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "", ";", "}", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "Inner", ":", "*", "L", ")", "if", "(", "!", "ScanLoop", "(", "Inner", ")", ")", "return", "false", ";", "if", "(", "!", "ScanLoop", "(", "L", ")", ")", "return", "false", ";", "LLVMContext", "&", "C", "=", "L", "->", "getHeader", "(", ")", "->", "getContext", "(", ")", ";", "HWLoopInfo", ".", "CounterInReg", "=", "true", ";", "HWLoopInfo", ".", "IsNestingLegal", "=", "false", ";", "HWLoopInfo", ".", "PerformEntryTest", "=", "AllowWLSLoops", "&&", "!", "IsTailPredLoop", ";", "HWLoopInfo", ".", "CountType", "=", "Type", "::", "getInt32Ty", "(", "C", ")", ";", "HWLoopInfo", ".", "LoopDecrement", "=", "ConstantInt", "::", "get", "(", "HWLoopInfo", ".", "CountType", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "isHardwareLoopProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83160, "Length": 351, "Cover_Rate": 0.73125} {"Template_token": ["", "if", "(", "!", "EnableMaskedGatherScatters", "||", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "VectorType", ">", "(", "Ty", ")", ")", "return", "false", ";", "unsigned", "EltWidth", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "return", "(", "(", "EltWidth", "==", "", "&&", "Alignment", ">=", "", ")", "||", "(", "EltWidth", "==", "", "&&", "Alignment", ">=", "", ")", "||", "EltWidth", "==", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "isLegalMaskedGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83161, "Length": 65, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "if", "(", "!", "EnableMaskedGatherScatters", "||", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "VectorType", ">", "(", "Ty", ")", ")", "return", "false", ";", "unsigned", "EltWidth", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";"], "ground_truth": ["return", "(", "(", "EltWidth", "==", "", "&&", "Alignment", ">=", "", ")", "||", "(", "EltWidth", "==", "", "&&", "Alignment", ">=", "", ")", "||", "EltWidth", "==", "", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "isLegalMaskedGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83162, "Length": 64, "Cover_Rate": 0.8205128205128205} {"Template_token": ["", "if", "(", "VecWidth", "!=", "", "&&", "VecTy", "->", "getElementType", "(", ")", "->", "isFloatingPointTy", "(", ")", ")", "return", "false", ";", "}", "unsigned", "EltWidth", "=", "DataTy", "->", "getScalarSizeInBits", "(", ")", ";"], "ground_truth": ["return", "(", "EltWidth", "==", "", "&&", "Alignment", ">=", "", ")", "||", "(", "EltWidth", "==", "", "&&", "Alignment", ">=", "", ")", "||", "(", "EltWidth", "==", "", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "isLegalMaskedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83163, "Length": 56, "Cover_Rate": 0.45901639344262296} {"Template_token": ["", "auto", "isSSatMin", "=", "[", "&", "]", "(", "Value", "*", "MinInst", ")", "{", "if", "(", "isa", "<", "SelectInst", ">", "(", "MinInst", ")", ")", "{", "Value", "*", "MinLHS", ",", "*", "MinRHS", ";", "ConstantInt", "*", "MinC", ";", "SelectPatternFlavor", "MinSPF", "=", "matchSelectPattern", "(", "MinInst", ",", "MinLHS", ",", "MinRHS", ")", ".", "Flavor", ";", "if", "(", "MinSPF", "==", "SPF_SMIN", "&&", "PatternMatch", "::", "match", "(", "MinRHS", ",", "PatternMatch", "::", "m_ConstantInt", "(", "MinC", ")", ")", "&&", "MinC", "->", "getValue", "(", ")", "==", "(", "(", "-", "Imm", ")", "-", "", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", ";", "if", "(", "isSSatMin", "(", "Inst", "->", "getOperand", "(", "", ")", ")", "||", "(", "Inst", "->", "hasNUses", "(", "", ")", "&&", "(", "isSSatMin", "(", "*", "Inst", "->", "user_begin", "(", ")", ")", "||", "isSSatMin", "(", "*", "(", "++", "Inst", "->", "user_begin", "(", ")", ")", ")", ")", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "isSSATMinMaxPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83164, "Length": 142, "Cover_Rate": 0.6283185840707964} {"Template_token": ["", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">=", "", ")", "{", "switch", "(", "ISD", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "}", "if", "(", "!", "VT", ".", "isFloatingPoint", "(", ")", ")", "return", "false", ";", "if", "(", "TLI", "->", "useSoftFloat", "(", ")", ")", "{", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "true", ";", "case", "Instruction", "::", "Alloca", ":", "case", "Instruction", "::", "Load", ":", "case", "Instruction", "::", "Store", ":", "case", "Instruction", "::", "Select", ":", "case", "Instruction", "::", "PHI", ":", "return", "false", ";", "}", "}"], "ground_truth": ["if", "(", "I", ".", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "&&", "!", "ST", "->", "hasFP64", "(", ")", ")", "return", "true", ";"], "File": "ARMTargetTransformInfo14", "Func": "maybeLoweredToCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83165, "Length": 137, "Cover_Rate": 0.363395225464191} {"Template_token": ["", "bool", "TTIImpl", "::", "preferInLoopReduction", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "ReductionFlags", "Flags", ")", "const", "{", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "unsigned", "ScalarBits", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "Add", ":", "return", "ScalarBits", "<=", "", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "preferInLoopReduction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83166, "Length": 61, "Cover_Rate": 0.9838709677419355} {"Template_token": ["", "bool", "TTIImpl", "::", "preferPredicatedReductionSelect", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "ReductionFlags", "Flags", ")", "const", "{", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "preferPredicatedReductionSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83167, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetTransformInfo14", "Func": "preferPredicatedReductionSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83168, "Length": 15, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "assert", "(", "L", "->", "isInnermost", "(", ")", "&&", "", ")", ";", "HardwareLoopInfo", "HWLoopInfo", "(", "L", ")", ";", "if", "(", "!", "HWLoopInfo", ".", "canAnalyze", "(", "*", "LI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "isHardwareLoopProfitable", "(", "L", ",", "SE", ",", "AC", ",", "TLI", ",", "HWLoopInfo", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "preferPredicateOverEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83169, "Length": 111, "Cover_Rate": 0.5260663507109005} {"Template_token": ["", "UndefElts", "&=", "APInt", "::", "getSplat", "(", "NumElts", ",", "!", "IsTop", "?", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ":", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ")", ";", "return", "None", ";", "}", ";", "switch", "(", "II", ".", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "SimplifyNarrowInstrTopBottom", "(", "", ")", ";", "break", ";", "case", "", ":", "SimplifyNarrowInstrTopBottom", "(", "", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["SimplifyNarrowInstrTopBottom", "(", "", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "simplifyDemandedVectorEltsIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83170, "Length": 76, "Cover_Rate": 0.3220338983050847} {"Template_token": ["", "auto", "*", "BCastInst", "=", "Builder", ".", "CreateBitCast", "(", "II", ".", "getArgOperand", "(", "", ")", ",", "PointerType", "::", "get", "(", "II", ".", "getType", "(", ")", ",", "", ")", ")", ";", "return", "Builder", ".", "CreateAlignedLoad", "(", "II", ".", "getType", "(", ")", ",", "BCastInst", ",", "Align", "(", "Alignment", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "simplifyNeonVld1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83171, "Length": 49, "Cover_Rate": 0.3951612903225806} {"Template_token": ["", "unsigned", "Alignment", "=", "IntrAlign", "->", "getLimitedValue", "(", ")", "<", "MemAlign", "?", "MemAlign", ":", "IntrAlign", "->", "getLimitedValue", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "Alignment", ")", ")", "return", "nullptr", ";", "auto", "*", "BCastInst", "=", "Builder", ".", "CreateBitCast", "(", "II", ".", "getArgOperand", "(", "", ")", ",", "PointerType", "::", "get", "(", "II", ".", "getType", "(", ")", ",", "", ")", ")", ";"], "ground_truth": ["return", "Builder", ".", "CreateAlignedLoad", "(", "II", ".", "getType", "(", ")", ",", "BCastInst", ",", "Align", "(", "Alignment", ")", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "simplifyNeonVld1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83172, "Length": 78, "Cover_Rate": 0.6290322580645161} {"Template_token": ["", "unsigned", "Cost", "=", "", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "ImmutableCallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "CS", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "value_op_begin", "(", ")", ",", "I", ".", "value_op_end", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo15", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83173, "Length": 117, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "return", ";", "unsigned", "Cost", "=", "", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "ImmutableCallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "CS", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "value_op_begin", "(", ")", ",", "I", ".", "value_op_end", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ")", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cost", "<<", "", ")", ";", "UP", ".", "Partial", "=", "true", ";", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "UnrollRemainder", "=", "true", ";", "UP", ".", "DefaultUnrollRuntimeCount", "=", "", ";", "if", "(", "Cost", "<", "", ")", "UP", ".", "Force", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo15", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83174, "Length": 185, "Cover_Rate": 0.5709876543209876} {"Template_token": ["", "int", "TTIImpl", "::", "getIntImmCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "if", "(", "(", "Opcode", "==", "Instruction", "::", "SDiv", "||", "Opcode", "==", "Instruction", "::", "UDiv", "||", "Opcode", "==", "Instruction", "::", "SRem", "||", "Opcode", "==", "Instruction", "::", "URem", ")", "&&", "Idx", "==", "", ")", "return", "", ";", "return", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo16", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83175, "Length": 65, "Cover_Rate": 1.0} {"Template_token": ["", "int", "TTIImpl", "::", "getIntImmCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "if", "(", "(", "Opcode", "==", "Instruction", "::", "SDiv", "||", "Opcode", "==", "Instruction", "::", "UDiv", "||", "Opcode", "==", "Instruction", "::", "SRem", "||", "Opcode", "==", "Instruction", "::", "URem", ")", "&&", "Idx", "==", "", ")", "return", "", ";", "return", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo16", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83176, "Length": 65, "Cover_Rate": 1.0} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "T", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "isa", "<", "StoreInst", ">", "(", "I", ")", "||", "isa", "<", "LoadInst", ">", "(", "I", ")", ")", "{", "Value", "*", "Ptr", "=", "getLoadStorePointerOperand", "(", "&", "I", ")", ";", "Type", "*", "AccessTy", "=", "getLoadStoreType", "(", "&", "I", ")", ";", "int64_t", "NextStride", "=", "getPtrStride", "(", "PSE", ",", "AccessTy", ",", "Ptr", ",", "L", ")", ";", "if", "(", "NextStride", "==", "", ")", "{", "continue", ";", "}", "else", "if", "(", "NextStride", "==", "-", "", "||", "(", "NextStride", "==", "", "&&", "MVEMaxSupportedInterleaveFactor", ">=", "", ")", "||", "(", "NextStride", "==", "", "&&", "MVEMaxSupportedInterleaveFactor", ">=", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "else", "if", "(", "EnableMaskedGatherScatters", ")", "{", "const", "SCEV", "*", "PtrScev", "=", "PSE", ".", "getSE", "(", ")", "->", "getSCEV", "(", "Ptr", ")", ";", "if", "(", "auto", "AR", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "PtrScev", ")", ")", "{", "const", "SCEV", "*", "Step", "=", "AR", "->", "getStepRecurrence", "(", "*", "PSE", ".", "getSE", "(", ")", ")", ";", "if", "(", "PSE", ".", "getSE", "(", ")", "->", "isLoopInvariant", "(", "Step", ",", "L", ")", ")", "continue", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "}", "}"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "ARMTargetTransformInfo17", "Func": "canTailPredicateLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83177, "Length": 222, "Cover_Rate": 0.4567901234567901} {"Template_token": ["", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Add", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "-", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "", ")", "{", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", "&&", "Imm", ".", "isAllOnes", "(", ")", ")", "return", "", ";", "if", "(", "Inst", "&&", "(", "(", "ST", "->", "hasV6Ops", "(", ")", "&&", "!", "ST", "->", "isThumb", "(", ")", ")", "||", "ST", "->", "isThumb2", "(", ")", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "<=", "", ")", "{", "if", "(", "isSSATMinMaxPattern", "(", "Inst", ",", "Imm", ")", "||", "(", "isa", "<", "ICmpInst", ">", "(", "Inst", ")", "&&", "Inst", "->", "hasOneUse", "(", ")", "&&", "isSSATMinMaxPattern", "(", "cast", "<", "Instruction", ">", "(", "*", "Inst", "->", "user_begin", "(", ")", ")", ",", "Imm", ")", ")", ")", "return", "", ";", "}", "if", "(", "Inst", "&&", "ST", "->", "hasVFP2Base", "(", ")", "&&", "isFPSatMinMaxPattern", "(", "Inst", ",", "Imm", ")", ")", "return", "", ";"], "ground_truth": ["if", "(", "Inst", "&&", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Idx", "==", "", "&&", "Imm", ".", "isAllOnesValue", "(", ")", ")", "{"], "File": "ARMTargetTransformInfo17", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83178, "Length": 243, "Cover_Rate": 0.5535307517084282} {"Template_token": ["", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", "&&", "Imm", ".", "isAllOnes", "(", ")", ")", "return", "", ";", "if", "(", "Inst", "&&", "(", "(", "ST", "->", "hasV6Ops", "(", ")", "&&", "!", "ST", "->", "isThumb", "(", ")", ")", "||", "ST", "->", "isThumb2", "(", ")", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "<=", "", ")", "{"], "ground_truth": ["if", "(", "isSSATMinMaxPattern", "(", "Inst", ",", "Imm", ")", "||", "(", "isa", "<", "ICmpInst", ">", "(", "Inst", ")", "&&", "Inst", "->", "hasOneUse", "(", ")", "&&", "isSSATMinMaxPattern", "(", "cast", "<", "Instruction", ">", "(", "*", "Inst", "->", "user_begin", "(", ")", ")", ",", "Imm", ")", ")", ")", "return", "", ";"], "File": "ARMTargetTransformInfo17", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83179, "Length": 144, "Cover_Rate": 0.32801822323462415} {"Template_token": ["", "static", "bool", "isFPSatMinMaxPattern", "(", "Instruction", "*", "Inst", ",", "const", "APInt", "&", "Imm", ")", "{", "if", "(", "Imm", ".", "getBitWidth", "(", ")", "!=", "", "||", "Imm", "!=", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ")", "return", "false", ";", "Value", "*", "FP", "=", "isSSATMinMaxPattern", "(", "Inst", ",", "Imm", ")", ";", "if", "(", "!", "FP", "&&", "isa", "<", "ICmpInst", ">", "(", "Inst", ")", "&&", "Inst", "->", "hasOneUse", "(", ")", ")", "FP", "=", "isSSATMinMaxPattern", "(", "cast", "<", "Instruction", ">", "(", "*", "Inst", "->", "user_begin", "(", ")", ")", ",", "Imm", ")", ";", "if", "(", "!", "FP", ")", "return", "false", ";", "return", "isa", "<", "FPToSIInst", ">", "(", "FP", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo17", "Func": "isFPSatMinMaxPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83180, "Length": 106, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "isFPSatMinMaxPattern", "(", "Instruction", "*", "Inst", ",", "const", "APInt", "&", "Imm", ")", "{"], "ground_truth": ["if", "(", "Imm", ".", "getBitWidth", "(", ")", "!=", "", "||", "Imm", "!=", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ")", "return", "false", ";"], "File": "ARMTargetTransformInfo17", "Func": "isFPSatMinMaxPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83181, "Length": 38, "Cover_Rate": 0.3584905660377358} {"Template_token": ["", "if", "(", "!", "EnableMaskedGatherScatters", "||", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "unsigned", "EltWidth", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";"], "ground_truth": ["return", "(", "(", "EltWidth", "==", "", "&&", "Alignment", ">=", "", ")", "||", "(", "EltWidth", "==", "", "&&", "Alignment", ">=", "", ")", "||", "EltWidth", "==", "", ")", ";"], "File": "ARMTargetTransformInfo17", "Func": "isLegalMaskedGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83182, "Length": 51, "Cover_Rate": 0.7846153846153846} {"Template_token": ["", "if", "(", "!", "EnableMaskedGatherScatters", "||", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "unsigned", "EltWidth", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";"], "ground_truth": ["return", "(", "(", "EltWidth", "==", "", "&&", "Alignment", ">=", "", ")", "||", "(", "EltWidth", "==", "", "&&", "Alignment", ">=", "", ")", "||", "EltWidth", "==", "", ")", ";"], "File": "ARMTargetTransformInfo17", "Func": "isLegalMaskedGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83183, "Length": 51, "Cover_Rate": 0.7846153846153846} {"Template_token": ["", "Value", "*", "LHS", ",", "*", "RHS", ";", "ConstantInt", "*", "C", ";", "SelectPatternFlavor", "InstSPF", "=", "matchSelectPattern", "(", "Inst", ",", "LHS", ",", "RHS", ")", ".", "Flavor", ";", "if", "(", "InstSPF", "==", "SPF_SMAX", "&&", "PatternMatch", "::", "match", "(", "RHS", ",", "PatternMatch", "::", "m_ConstantInt", "(", "C", ")", ")", "&&", "C", "->", "getValue", "(", ")", "==", "Imm", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Imm", ".", "isNegatedPowerOf2", "(", ")", ")", "{", "auto", "isSSatMin", "=", "[", "&", "]", "(", "Value", "*", "MinInst", ")", "{", "if", "(", "isa", "<", "SelectInst", ">", "(", "MinInst", ")", ")", "{", "Value", "*", "MinLHS", ",", "*", "MinRHS", ";", "ConstantInt", "*", "MinC", ";", "SelectPatternFlavor", "MinSPF", "=", "matchSelectPattern", "(", "MinInst", ",", "MinLHS", ",", "MinRHS", ")", ".", "Flavor", ";", "if", "(", "MinSPF", "==", "SPF_SMIN", "&&", "PatternMatch", "::", "match", "(", "MinRHS", ",", "PatternMatch", "::", "m_ConstantInt", "(", "MinC", ")", ")", "&&", "MinC", "->", "getValue", "(", ")", "==", "(", "(", "-", "Imm", ")", "-", "", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", ";", "if", "(", "isSSatMin", "(", "Inst", "->", "getOperand", "(", "", ")", ")", ")", "return", "cast", "<", "Instruction", ">", "(", "Inst", "->", "getOperand", "(", "", ")", ")", "->", "getOperand", "(", "", ")", ";", "if", "(", "Inst", "->", "hasNUses", "(", "", ")", "&&", "(", "isSSatMin", "(", "*", "Inst", "->", "user_begin", "(", ")", ")", "||", "isSSatMin", "(", "*", "(", "++", "Inst", "->", "user_begin", "(", ")", ")", ")", ")", ")", "return", "Inst", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo17", "Func": "isSSATMinMaxPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83184, "Length": 232, "Cover_Rate": 0.9243027888446215} {"Template_token": ["", "SelectPatternFlavor", "MinSPF", "=", "matchSelectPattern", "(", "MinInst", ",", "MinLHS", ",", "MinRHS", ")", ".", "Flavor", ";", "if", "(", "MinSPF", "==", "SPF_SMIN", "&&", "PatternMatch", "::", "match", "(", "MinRHS", ",", "PatternMatch", "::", "m_ConstantInt", "(", "MinC", ")", ")", "&&", "MinC", "->", "getValue", "(", ")", "==", "(", "(", "-", "Imm", ")", "-", "", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", ";", "if", "(", "isSSatMin", "(", "Inst", "->", "getOperand", "(", "", ")", ")", ")", "return", "cast", "<", "Instruction", ">", "(", "Inst", "->", "getOperand", "(", "", ")", ")", "->", "getOperand", "(", "", ")", ";", "if", "(", "Inst", "->", "hasNUses", "(", "", ")", "&&", "(", "isSSatMin", "(", "*", "Inst", "->", "user_begin", "(", ")", ")", "||", "isSSatMin", "(", "*", "(", "++", "Inst", "->", "user_begin", "(", ")", ")", ")", ")", ")", "return", "Inst", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo17", "Func": "isSSATMinMaxPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83185, "Length": 132, "Cover_Rate": 0.5258964143426295} {"Template_token": ["", "unsigned", "", "(", "Type", "*", "Ty", ",", "bool", "IsComplex", ")", "const", "{"], "ground_truth": ["unsigned", "NumVectorInstToHideOverhead", "=", "", ";"], "File": "ARMTargetTransformInfo18", "Func": "getAddressComputationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83186, "Length": 17, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "unsigned", "", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "OperandValueKind", "Op1Info", ",", "OperandValueKind", "Op2Info", ")", "const", "{", "int", "ISDOpcode", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Ty", ")", ";", "const", "unsigned", "FunctionCallDivCost", "=", "", ";", "const", "unsigned", "ReciprocalDivCost", "=", "", ";", "static", "const", "CostTblEntry", "<", "MVT", ">", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "int", "Idx", "=", "-", "", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "Idx", "=", "CostTableLookup", "<", "MVT", ">", "(", "CostTbl", ",", "array_lengthof", "(", "CostTbl", ")", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "!=", "-", "", ")", "return", "LT", ".", "first", "*", "CostTbl", "[", "Idx", "]", ".", "Cost", ";"], "ground_truth": ["return", "TargetTransformInfo", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Op1Info", ",", "Op2Info", ")", ";"], "File": "ARMTargetTransformInfo18", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83187, "Length": 450, "Cover_Rate": 0.774526678141136} {"Template_token": ["", "unsigned", "", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "OperandValueKind", "Op1Info", ",", "OperandValueKind", "Op2Info", ")", "const", "{", "int", "ISDOpcode", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Ty", ")", ";", "const", "unsigned", "FunctionCallDivCost", "=", "", ";", "const", "unsigned", "ReciprocalDivCost", "=", "", ";", "static", "const", "CostTblEntry", "<", "MVT", ">", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "int", "Idx", "=", "-", "", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "Idx", "=", "CostTableLookup", "<", "MVT", ">", "(", "CostTbl", ",", "array_lengthof", "(", "CostTbl", ")", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ";"], "ground_truth": ["if", "(", "Idx", "!=", "-", "", ")", "return", "LT", ".", "first", "*", "CostTbl", "[", "Idx", "]", ".", "Cost", ";"], "File": "ARMTargetTransformInfo18", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83188, "Length": 436, "Cover_Rate": 0.7504302925989673} {"Template_token": ["", "BasicBlock", "*", "BB", "=", "L", "->", "getLoopLatch", "(", ")", ";", "if", "(", "BB", "->", "getParent", "(", ")", "->", "optForSize", "(", ")", ")", "return", ";", "unsigned", "Cost", "=", "", ";", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "ImmutableCallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "CS", ".", "getCalledFunction", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";"], "File": "ARMTargetTransformInfo19", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83190, "Length": 89, "Cover_Rate": 0.3771186440677966} {"Template_token": ["", "const", "FeatureBitset", "&", "CalleeBits", "=", "TM", ".", "getSubtargetImpl", "(", "*", "Callee", ")", "->", "getFeatureBits", "(", ")", ";", "bool", "MatchExact", "=", "(", "CallerBits", "&", "~", "InlineFeaturesAllowed", ")", "==", "(", "CalleeBits", "&", "~", "InlineFeaturesAllowed", ")", ";", "bool", "MatchSubset", "=", "(", "(", "CallerBits", "&", "CalleeBits", ")", "&", "InlineFeaturesAllowed", ")", "==", "(", "CalleeBits", "&", "InlineFeaturesAllowed", ")", ";", "return", "MatchExact", "&&", "MatchSubset", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo1", "Func": "areInlineCompatible", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83191, "Length": 59, "Cover_Rate": 0.5566037735849056} {"Template_token": ["", "if", "(", "isa", "<", "FCmpInst", ">", "(", "&", "I", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "FPExtInst", ">", "(", "&", "I", ")", "||", "isa", "<", "FPTruncInst", ">", "(", "&", "I", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "SExtInst", ">", "(", "&", "I", ")", "||", "isa", "<", "ZExtInst", ">", "(", "&", "I", ")", ")", "if", "(", "!", "I", ".", "getOperand", "(", "", ")", "->", "hasOneUse", "(", ")", "||", "!", "isa", "<", "LoadInst", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "TruncInst", ">", "(", "&", "I", ")", ")", "if", "(", "!", "I", ".", "hasOneUse", "(", ")", "||", "!", "isa", "<", "StoreInst", ">", "(", "*", "I", ".", "user_begin", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetTransformInfo1", "Func": "canTailPredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83192, "Length": 128, "Cover_Rate": 0.7950310559006211} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "T", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "isa", "<", "StoreInst", ">", "(", "I", ")", "||", "isa", "<", "LoadInst", ">", "(", "I", ")", ")", "{", "Value", "*", "Ptr", "=", "isa", "<", "LoadInst", ">", "(", "I", ")", "?", "I", ".", "getOperand", "(", "", ")", ":", "I", ".", "getOperand", "(", "", ")", ";", "int64_t", "NextStride", "=", "getPtrStride", "(", "PSE", ",", "Ptr", ",", "L", ")", ";", "if", "(", "Stride", "==", "", "&&", "NextStride", "==", "", ")", "{", "Stride", "=", "NextStride", ";", "continue", ";", "}", "if", "(", "Stride", "!=", "NextStride", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo1", "Func": "canTailPredicateLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83193, "Length": 118, "Cover_Rate": 0.3920265780730897} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "DisableTailPredication", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo1", "Func": "emitGetActiveLaneMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83194, "Length": 18, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "int", "TTIImpl", "::", "getAddressComputationCost", "(", "Type", "*", "Ty", ",", "ScalarEvolution", "*", "SE", ",", "const", "SCEV", "*", "Ptr", ")", "{", "unsigned", "NumVectorInstToHideOverhead", "=", "", ";", "int", "MaxMergeDistance", "=", "", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "SE", "&&", "!", "BaseT", "::", "isConstantStridedAccessLessThan", "(", "SE", ",", "Ptr", ",", "MaxMergeDistance", "+", "", ")", ")", "return", "NumVectorInstToHideOverhead", ";"], "ground_truth": ["return", "", ";"], "File": "ARMTargetTransformInfo1", "Func": "getAddressComputationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83196, "Length": 68, "Cover_Rate": 0.8292682926829268} {"Template_token": ["", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CostTbl", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "int", "Cost", "=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "LT", ".", "second", "==", "", "&&", "Op2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "Cost", "+=", "", ";"], "ground_truth": ["return", "Cost", ";"], "File": "ARMTargetTransformInfo1", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83197, "Length": 384, "Cover_Rate": 0.43340857787810383} {"Template_token": ["", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "", ")", "{", "static", "const", "TypeConversionCostTblEntry", "NEONVectorSelectTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "Entry", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "Entry", "->", "Cost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";"], "ground_truth": ["return", "LT", ".", "first", ";"], "File": "ARMTargetTransformInfo1", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83199, "Length": 171, "Cover_Rate": 0.6} {"Template_token": ["", "assert", "(", "DataTy", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "auto", "*", "VTy", "=", "cast", "<", "FixedVectorType", ">", "(", "DataTy", ")", ";", "unsigned", "NumElems", "=", "VTy", "->", "getNumElements", "(", ")", ";", "unsigned", "EltSize", "=", "VTy", "->", "getScalarSizeInBits", "(", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "DataTy", ")", ";", "unsigned", "VectorCost", "=", "NumElems", "*", "LT", ".", "first", ";", "unsigned", "ScalarCost", "=", "NumElems", "*", "LT", ".", "first", "+", "BaseT", "::", "getScalarizationOverhead", "(", "VTy", ",", "{", "}", ")", ";", "if", "(", "Alignment", "<", "EltSize", "/", "", ")", "return", "ScalarCost", ";", "unsigned", "ExtSize", "=", "EltSize", ";", "if", "(", "I", "!=", "nullptr", ")", "{", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Load", "||", "match", "(", "I", ",", "m_Intrinsic", "<", "", ">", "(", ")", ")", ")", "&&", "I", "->", "hasOneUse", "(", ")", ")", "{", "const", "User", "*", "Us", "=", "*", "I", "->", "users", "(", ")", ".", "begin", "(", ")", ";", "if", "(", "isa", "<", "ZExtInst", ">", "(", "Us", ")", "||", "isa", "<", "SExtInst", ">", "(", "Us", ")", ")", "{", "unsigned", "TypeSize", "=", "cast", "<", "Instruction", ">", "(", "Us", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "(", "(", "TypeSize", "==", "", "&&", "(", "EltSize", "==", "", "||", "EltSize", "==", "", ")", ")", "||", "(", "TypeSize", "==", "", "&&", "EltSize", "==", "", ")", ")", "&&", "TypeSize", "*", "NumElems", "==", "", ")", "{", "ExtSize", "=", "TypeSize", ";", "}", "}", "}", "TruncInst", "*", "T", ";", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Store", "||", "match", "(", "I", ",", "m_Intrinsic", "<", "", ">", "(", ")", ")", ")", "&&", "(", "T", "=", "dyn_cast", "<", "TruncInst", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", ")", "{", "unsigned", "TypeSize", "=", "T", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "(", "(", "EltSize", "==", "", "&&", "TypeSize", "==", "", ")", "||", "(", "EltSize", "==", "", "&&", "(", "TypeSize", "==", "", "||", "TypeSize", "==", "", ")", ")", ")", "&&", "TypeSize", "*", "NumElems", "==", "", ")", "ExtSize", "=", "TypeSize", ";", "}", "}", "if", "(", "ExtSize", "*", "NumElems", "!=", "", "||", "NumElems", "<", "", ")", "return", "ScalarCost", ";", "if", "(", "ExtSize", "==", "", ")", "return", "VectorCost", ";", "if", "(", "ExtSize", "!=", "", "&&", "ExtSize", "!=", "", ")", "return", "ScalarCost", ";", "if", "(", "auto", "BC", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "Ptr", ")", ")", "Ptr", "=", "BC", "->", "getOperand", "(", "", ")", ";", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ")", "{", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "return", "ScalarCost", ";", "unsigned", "Scale", "=", "DL", ".", "getTypeAllocSize", "(", "GEP", "->", "getResultElementType", "(", ")", ")", ";", "if", "(", "Scale", "!=", "", "&&", "Scale", "*", "", "!=", "ExtSize", ")", "return", "ScalarCost", ";", "if", "(", "auto", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "GEP", "->", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "ZExt", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<=", "ExtSize", ")", "return", "VectorCost", ";", "}"], "ground_truth": ["return", "ScalarCost", ";"], "File": "ARMTargetTransformInfo1", "Func": "getGatherScatterOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83200, "Length": 511, "Cover_Rate": 0.8675721561969439} {"Template_token": ["", "auto", "*", "SubVecTy", "=", "FixedVectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "", ";", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "Factor", ",", "SubVecTy", ",", "DL", ")", ")", "return", "Factor", "*", "BaseCost", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "", "&&", "NumElts", "/", "Factor", ">", "", "&&", "VecTy", "->", "isIntOrIntVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", "<=", "", ")", "return", "", "*", "BaseCost", ";", "}"], "ground_truth": ["return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";"], "File": "ARMTargetTransformInfo1", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83201, "Length": 132, "Cover_Rate": 0.5387755102040817} {"Template_token": ["", "assert", "(", "isa", "<", "VectorType", ">", "(", "VecTy", ")", "&&", "", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", "->", "getScalarType", "(", ")", ")", "==", "", ";", "if", "(", "Factor", "<=", "TLI", "->", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "!", "EltIs64Bits", "&&", "!", "UseMaskForCond", "&&", "!", "UseMaskForGaps", ")", "{", "unsigned", "NumElts", "=", "cast", "<", "FixedVectorType", ">", "(", "VecTy", ")", "->", "getNumElements", "(", ")", ";", "auto", "*", "SubVecTy", "=", "FixedVectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "", ";", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "Factor", ",", "SubVecTy", ",", "DL", ")", ")", "return", "Factor", "*", "BaseCost", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "", "&&", "NumElts", "/", "Factor", ">", "", "&&", "VecTy", "->", "isIntOrIntVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", "<=", "", ")", "return", "", "*", "BaseCost", ";", "}"], "ground_truth": ["return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";"], "File": "ARMTargetTransformInfo1", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83202, "Length": 196, "Cover_Rate": 0.8} {"Template_token": ["", "int64_t", "SImmVal", "=", "Imm", ".", "getSExtValue", "(", ")", ";", "uint64_t", "ZImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "ST", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{"], "ground_truth": ["if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";"], "File": "ARMTargetTransformInfo1", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83203, "Length": 121, "Cover_Rate": 0.5084033613445378} {"Template_token": ["", "int", "TTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Bits", "==", "", "||", "Imm", ".", "getActiveBits", "(", ")", ">=", "", ")", "return", "", ";", "int64_t", "SImmVal", "=", "Imm", ".", "getSExtValue", "(", ")", ";", "uint64_t", "ZImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "ST", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "Bits", "==", "", "||", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", ")", "return", "", ";", "if", "(", "(", "~", "SImmVal", "<", "", ")", "||", "", "(", "ZImmVal", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "ARMTargetTransformInfo1", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83204, "Length": 227, "Cover_Rate": 0.9537815126050421} {"Template_token": ["", "if", "(", "Opcode", "==", "Instruction", "::", "And", ")", "{", "if", "(", "Imm", "==", "", "||", "Imm", "==", "", ")", "return", "", ";", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "~", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Add", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "-", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "", ")", "{", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", "&&", "Imm", ".", "isAllOnesValue", "(", ")", ")", "return", "", ";", "return", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo1", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83205, "Length": 177, "Cover_Rate": 0.7436974789915967} {"Template_token": ["", "std", "::", "vector", "<", "EVT", ">", "MemOps", ";", "if", "(", "getTLI", "(", ")", "->", "findOptimalMemOpLowering", "(", "MemOps", ",", "Limit", ",", "MemOp", "::", "Copy", "(", "Size", ",", "false", ",", "DstAlign", ",", "SrcAlign", ",", "true", ")", ",", "MI", "->", "getDestAddressSpace", "(", ")", ",", "MI", "->", "getSourceAddressSpace", "(", ")", ",", "F", "->", "getAttributes", "(", ")", ")", ")", "return", "MemOps", ".", "size", "(", ")", "*", "", ";", "return", "LibCallCost", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo1", "Func": "getMemcpyCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83206, "Length": 67, "Cover_Rate": 0.34536082474226804} {"Template_token": ["", "int", "TTIImpl", "::", "getMemcpyCost", "(", "const", "Instruction", "*", "I", ")", "{", "const", "MemCpyInst", "*", "MI", "=", "dyn_cast", "<", "MemCpyInst", ">", "(", "I", ")", ";", "assert", "(", "MI", "&&", "", ")", ";", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "MI", "->", "getLength", "(", ")", ")", ";", "const", "unsigned", "LibCallCost", "=", "", ";"], "ground_truth": ["if", "(", "!", "C", ")", "return", "LibCallCost", ";"], "File": "ARMTargetTransformInfo1", "Func": "getMemcpyCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83207, "Length": 61, "Cover_Rate": 0.31443298969072164} {"Template_token": ["", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "Src", "->", "isVectorTy", "(", ")", "&&", "(", "Alignment", "&&", "*", "Alignment", "!=", "Align", "(", "", ")", ")", "&&", "cast", "<", "VectorType", ">", "(", "Src", ")", "->", "getElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "return", "LT", ".", "first", "*", "", ";", "}", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Src", "->", "isVectorTy", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "", ";", "return", "BaseCost", "*", "LT", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo1", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83208, "Length": 82, "Cover_Rate": 0.47126436781609193} {"Template_token": ["", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "", ";", "if", "(", "TLI", "->", "getValueType", "(", "DL", ",", "Src", ",", "true", ")", "==", "", ")", "return", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "Src", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "Src", "->", "isVectorTy", "(", ")", "&&", "(", "Alignment", "&&", "*", "Alignment", "!=", "Align", "(", "", ")", ")", "&&", "cast", "<", "VectorType", ">", "(", "Src", ")", "->", "getElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "return", "LT", ".", "first", "*", "", ";", "}"], "ground_truth": ["int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Src", "->", "isVectorTy", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "", ";"], "File": "ARMTargetTransformInfo1", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83209, "Length": 135, "Cover_Rate": 0.7758620689655172} {"Template_token": ["", "unsigned", "getRegisterBitWidth", "(", "bool", "Vector", ")", "const", "{", "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "", ";", "return", "", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo1", "Func": "getRegisterBitWidth", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83210, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Kind", "==", "TTI", "::", "SK_Broadcast", ")", "{", "static", "const", "CostTblEntry", "NEONDupTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONDupTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Reverse", ")", "{", "static", "const", "CostTblEntry", "NEONShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";"], "ground_truth": ["if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";"], "File": "ARMTargetTransformInfo1", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83211, "Length": 289, "Cover_Rate": 0.3782722513089005} {"Template_token": ["", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONSelShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "}", "}", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "if", "(", "Kind", "==", "TTI", "::", "SK_Broadcast", ")", "{", "static", "const", "CostTblEntry", "MVEDupTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "MVEDupTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", "*", "ST", "->", "getMVEVectorCostFactor", "(", ")", ";", "}", "}", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Tp", "->", "isVectorTy", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "", ";"], "ground_truth": ["return", "BaseCost", "*", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";"], "File": "ARMTargetTransformInfo1", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83212, "Length": 281, "Cover_Rate": 0.36780104712041883} {"Template_token": ["", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "||", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", ")", "{", "return", "std", "::", "max", "(", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ",", "ST", "->", "getMVEVectorCostFactor", "(", ")", ")", "*", "cast", "<", "FixedVectorType", ">", "(", "ValTy", ")", "->", "getNumElements", "(", ")", "/", "", ";", "}"], "ground_truth": ["return", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ";"], "File": "ARMTargetTransformInfo1", "Func": "getVectorInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83213, "Length": 73, "Cover_Rate": 0.36318407960199006} {"Template_token": ["", "if", "(", "!", "SE", ".", "hasLoopInvariantBackedgeTakenCount", "(", "L", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "const", "SCEV", "*", "BackedgeTakenCount", "=", "SE", ".", "getBackedgeTakenCount", "(", "L", ")", ";", "if", "(", "isa", "<", "SCEVCouldNotCompute", ">", "(", "BackedgeTakenCount", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "const", "SCEV", "*", "TripCountSCEV", "=", "SE", ".", "getAddExpr", "(", "BackedgeTakenCount", ",", "SE", ".", "getOne", "(", "BackedgeTakenCount", "->", "getType", "(", ")", ")", ")", ";", "if", "(", "SE", ".", "getUnsignedRangeMax", "(", "TripCountSCEV", ")", ".", "getBitWidth", "(", ")", ">", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "MaybeCall", "=", "[", "this", "]", "(", "Instruction", "&", "I", ")", "{", "const", "TargetLowering", "*", "TLI", "=", "getTLI", "(", ")", ";", "unsigned", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "I", ".", "getOpcode", "(", ")", ")", ";", "EVT", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "I", ".", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "TLI", "->", "getOperationAction", "(", "ISD", ",", "VT", ")", "==", "TargetLowering", "::", "LibCall", ")", "return", "true", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "isa", "<", "IntrinsicInst", ">", "(", "Call", ")", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "Call", "->", "getCalledFunction", "(", ")", ")", "return", "isLoweredToCall", "(", "F", ")", ";", "}", "return", "true", ";", "}", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "FPToSI", ":", "case", "Instruction", "::", "FPToUI", ":", "case", "Instruction", "::", "SIToFP", ":", "case", "Instruction", "::", "UIToFP", ":", "case", "Instruction", "::", "FPTrunc", ":", "case", "Instruction", "::", "FPExt", ":", "return", "!", "ST", "->", "hasFPv8Base", "(", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">=", "", ")", "{", "switch", "(", "ISD", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "}", "if", "(", "!", "VT", ".", "isFloatingPoint", "(", ")", ")", "return", "false", ";", "if", "(", "TLI", "->", "useSoftFloat", "(", ")", ")", "{", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "true", ";", "case", "Instruction", "::", "Alloca", ":", "case", "Instruction", "::", "Load", ":", "case", "Instruction", "::", "Store", ":", "case", "Instruction", "::", "Select", ":", "case", "Instruction", "::", "PHI", ":", "return", "false", ";", "}", "}", "if", "(", "I", ".", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "&&", "!", "ST", "->", "hasFP64", "(", ")", ")", "return", "true", ";", "if", "(", "I", ".", "getType", "(", ")", "->", "isHalfTy", "(", ")", "&&", "!", "ST", "->", "hasFullFP16", "(", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "auto", "IsHardwareLoopIntrinsic", "=", "[", "]", "(", "Instruction", "&", "I", ")", "{", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "{", "switch", "(", "Call", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":"], "ground_truth": ["break", ";"], "File": "ARMTargetTransformInfo1", "Func": "isHardwareLoopProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83214, "Length": 489, "Cover_Rate": 0.6554959785522788} {"Template_token": ["", "if", "(", "isa", "<", "VectorType", ">", "(", "Ty", ")", ")", "return", "false", ";", "unsigned", "EltWidth", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";"], "ground_truth": ["return", "(", "(", "EltWidth", "==", "", "&&", "(", "!", "Alignment", "||", "*", "Alignment", ">=", "", ")", ")", "||", "(", "EltWidth", "==", "", "&&", "(", "!", "Alignment", "||", "*", "Alignment", ">=", "", ")", ")", "||", "EltWidth", "==", "", ")", ";"], "File": "ARMTargetTransformInfo1", "Func": "isLegalMaskedGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83215, "Length": 61, "Cover_Rate": 0.6777777777777778} {"Template_token": ["", "bool", "TTIImpl", "::", "isLegalMaskedGather", "(", "Type", "*", "Ty", ",", "MaybeAlign", "Alignment", ")", "{", "if", "(", "!", "EnableMaskedGatherScatters", "||", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "VectorType", ">", "(", "Ty", ")", ")", "return", "false", ";", "unsigned", "EltWidth", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";"], "ground_truth": ["return", "(", "(", "EltWidth", "==", "", "&&", "(", "!", "Alignment", "||", "*", "Alignment", ">=", "", ")", ")", "||", "(", "EltWidth", "==", "", "&&", "(", "!", "Alignment", "||", "*", "Alignment", ">=", "", ")", ")", "||", "EltWidth", "==", "", ")", ";"], "File": "ARMTargetTransformInfo1", "Func": "isLegalMaskedGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83216, "Length": 89, "Cover_Rate": 0.9888888888888889} {"Template_token": ["", "if", "(", "VecTy", "->", "getNumElements", "(", ")", "==", "", ")", "return", "false", ";", "unsigned", "VecWidth", "=", "DataTy", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "VecWidth", "!=", "", "&&", "VecTy", "->", "getElementType", "(", ")", "->", "isFloatingPointTy", "(", ")", ")", "return", "false", ";", "}", "unsigned", "EltWidth", "=", "DataTy", "->", "getScalarSizeInBits", "(", ")", ";", "return", "(", "EltWidth", "==", "", "&&", "(", "!", "Alignment", "||", "*", "Alignment", ">=", "", ")", ")", "||", "(", "EltWidth", "==", "", "&&", "(", "!", "Alignment", "||", "*", "Alignment", ">=", "", ")", ")", "||", "(", "EltWidth", "==", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo1", "Func": "isLegalMaskedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83217, "Length": 91, "Cover_Rate": 0.6791044776119403} {"Template_token": ["", "if", "(", "VecTy", "->", "getNumElements", "(", ")", "==", "", ")", "return", "false", ";", "unsigned", "VecWidth", "=", "DataTy", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "VecWidth", "!=", "", "&&", "VecTy", "->", "getElementType", "(", ")", "->", "isFloatingPointTy", "(", ")", ")", "return", "false", ";", "}"], "ground_truth": ["unsigned", "EltWidth", "=", "DataTy", "->", "getScalarSizeInBits", "(", ")", ";"], "File": "ARMTargetTransformInfo1", "Func": "isLegalMaskedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83218, "Length": 51, "Cover_Rate": 0.3805970149253731} {"Template_token": ["", "bool", "isLegalMaskedStore", "(", "Type", "*", "DataTy", ",", "MaybeAlign", "Alignment", ")", "{"], "ground_truth": ["return", "isLegalMaskedLoad", "(", "DataTy", ",", "Alignment", ")", ";"], "File": "ARMTargetTransformInfo1", "Func": "isLegalMaskedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83222, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "F", "->", "getReturnType", "(", ")", "->", "isDoubleTy", "(", ")", "&&", "!", "ST", "->", "hasFP64", "(", ")", ")", "return", "true", ";", "if", "(", "F", "->", "getReturnType", "(", ")", "->", "isHalfTy", "(", ")", "&&", "!", "ST", "->", "hasFullFP16", "(", ")", ")", "return", "true", ";", "return", "!", "ST", "->", "hasFPv8Base", "(", ")", "&&", "!", "ST", "->", "hasVFP2Base", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMTargetTransformInfo1", "Func": "isLoweredToCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83223, "Length": 121, "Cover_Rate": 0.3853503184713376} {"Template_token": ["", "bool", "TTIImpl", "::", "isProfitableLSRChainElement", "(", "Instruction", "*", "I", ")", "{", "if", "(", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", "{", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo1", "Func": "isProfitableLSRChainElement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83224, "Length": 54, "Cover_Rate": 0.8059701492537313} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "assert", "(", "L", "->", "empty", "(", ")", "&&", "", ")", ";", "HardwareLoopInfo", "HWLoopInfo", "(", "L", ")", ";", "if", "(", "!", "HWLoopInfo", ".", "canAnalyze", "(", "*", "LI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetTransformInfo1", "Func": "preferPredicateOverEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83225, "Length": 79, "Cover_Rate": 0.3969849246231156} {"Template_token": ["", "return", "false", ";", "}", "assert", "(", "L", "->", "empty", "(", ")", "&&", "", ")", ";", "HardwareLoopInfo", "HWLoopInfo", "(", "L", ")", ";", "if", "(", "!", "HWLoopInfo", ".", "canAnalyze", "(", "*", "LI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "isHardwareLoopProfitable", "(", "L", ",", "SE", ",", "AC", ",", "TLI", ",", "HWLoopInfo", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "HWLoopInfo", ".", "isHardwareLoopCandidate", "(", "SE", ",", "*", "LI", ",", "*", "DT", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "return", "canTailPredicateLoop", "(", "L", ",", "LI", ",", "SE", ",", "DL", ",", "LAI", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo1", "Func": "preferPredicateOverEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83226, "Length": 124, "Cover_Rate": 0.6231155778894473} {"Template_token": ["", "if", "(", "ST", "->", "isROPI", "(", ")", "||", "ST", "->", "isRWPI", "(", ")", ")", "return", "!", "C", "->", "needsRelocation", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo1", "Func": "shouldBuildLookupTablesForConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83227, "Length": 26, "Cover_Rate": 0.7428571428571429} {"Template_token": ["", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "if", "(", "!", "II", "->", "getFastMathFlags", "(", ")", ".", "allowReassoc", "(", ")", ")", "return", "true", ";", "return", "TLI", "->", "useSoftFloat", "(", ")", "||", "!", "TLI", "->", "getSubtarget", "(", ")", "->", "hasFPRegs", "(", ")", ";", "case", "", ":", "case", "", ":", "return", "TLI", "->", "useSoftFloat", "(", ")", "||", "!", "TLI", "->", "getSubtarget", "(", ")", "->", "hasFPRegs", "(", ")", "||", "!", "II", "->", "getFastMathFlags", "(", ")", ".", "noNaNs", "(", ")", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo1", "Func": "shouldExpandReduction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83229, "Length": 90, "Cover_Rate": 0.8256880733944955} {"Template_token": ["", "return", "TLI", "->", "useSoftFloat", "(", ")", "||", "!", "TLI", "->", "getSubtarget", "(", ")", "->", "hasFPRegs", "(", ")", "||", "!", "II", "->", "getFastMathFlags", "(", ")", ".", "noNaNs", "(", ")", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo1", "Func": "shouldExpandReduction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83230, "Length": 36, "Cover_Rate": 0.3302752293577982} {"Template_token": ["", "bool", "TTIImpl", "::", "shouldFavorBackedgeIndex", "(", "const", "Loop", "*", "L", ")", "const", "{"], "ground_truth": ["if", "(", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", "->", "hasOptSize", "(", ")", ")", "return", "false", ";"], "File": "ARMTargetTransformInfo1", "Func": "shouldFavorBackedgeIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83232, "Length": 31, "Cover_Rate": 0.484375} {"Template_token": ["", "bool", "TTIImpl", "::", "shouldFavorPostInc", "(", ")", "const", "{", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo1", "Func": "shouldFavorPostInc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83233, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo1", "Func": "shouldFavorPostInc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83234, "Length": 15, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "bool", "TTIImpl", "::", "useReductionIntrinsic", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "ReductionFlags", "Flags", ")", "const", "{", "return", "ST", "->", "hasMVEIntegerOps", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo1", "Func": "useReductionIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83235, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "ST", "->", "isThumb2", "(", ")", ")", "return", ";", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "ExitingBlocks", ";", "L", "->", "getExitingBlocks", "(", "ExitingBlocks", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "L", "->", "getNumBlocks", "(", ")", "<<", "", "<<", "", "<<", "ExitingBlocks", ".", "size", "(", ")", "<<", "", ")", ";", "if", "(", "ExitingBlocks", ".", "size", "(", ")", ">", "", ")", "return", ";", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "return", ";", "unsigned", "Cost", "=", "", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "ImmutableCallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "CS", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "value_op_begin", "(", ")", ",", "I", ".", "value_op_end", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cost", "<<", "", ")", ";"], "ground_truth": ["UP", ".", "Partial", "=", "true", ";"], "File": "ARMTargetTransformInfo20", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83237, "Length": 222, "Cover_Rate": 0.6851851851851852} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "L", "->", "getNumBlocks", "(", ")", "<<", "", "<<", "", "<<", "ExitingBlocks", ".", "size", "(", ")", "<<", "", ")", ";", "if", "(", "ExitingBlocks", ".", "size", "(", ")", ">", "", ")", "return", ";", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "return", ";", "unsigned", "Cost", "=", "", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "ImmutableCallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "CS", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "value_op_begin", "(", ")", ",", "I", ".", "value_op_end", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cost", "<<", "", ")", ";", "UP", ".", "Partial", "=", "true", ";", "UP", ".", "Runtime", "=", "true", ";"], "ground_truth": ["UP", ".", "UnrollRemainder", "=", "true", ";"], "File": "ARMTargetTransformInfo20", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83238, "Length": 207, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "void", "*", "getAdjustedAnalysisPointer", "(", "const", "void", "*", "ID", ")", "override", "{", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID", ")", "return", "(", "TargetTransformInfo", "*", ")", "this", ";", "return", "this", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo21", "Func": "getAdjustedAnalysisPointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83240, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo21", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83241, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "ARMTargetTransformInfo21", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83242, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Ty", ")", ";", "const", "unsigned", "FunctionCallDivCost", "=", "", ";", "const", "unsigned", "ReciprocalDivCost", "=", "", ";", "static", "const", "CostTblEntry", "<", "", ">", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "int", "Idx", "=", "-", "", ";"], "ground_truth": ["if", "(", "ST", "->", "hasNEON", "(", ")", ")", "Idx", "=", "CostTableLookup", "(", "CostTbl", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ";"], "File": "ARMTargetTransformInfo21", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83243, "Length": 381, "Cover_Rate": 0.635} {"Template_token": ["", "static", "const", "TypeConversionCostTblEntry", "<", "", ">", "NEONVectorSelectTbl", "[", "]", "=", "{"], "ground_truth": ["{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{"], "File": "ARMTargetTransformInfo21", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83245, "Length": 110, "Cover_Rate": 0.34810126582278483} {"Template_token": ["", "unsigned", "", "(", "unsigned", "Opcode", ",", "Type", "*", "ValTy", ",", "Type", "*", "CondTy", ")", "const", "{", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "", ")", "{", "static", "const", "TypeConversionCostTblEntry", "<", "", ">", "NEONVectorSelectTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{"], "ground_truth": ["int", "Idx", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ";"], "File": "ARMTargetTransformInfo21", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83246, "Length": 222, "Cover_Rate": 0.7025316455696202} {"Template_token": ["", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "return", "", ";"], "ground_truth": ["if", "(", "(", "~", "ZImmVal", "<", "", ")", "||", "", "(", "ZImmVal", ")", ")", "return", "", ";"], "File": "ARMTargetTransformInfo21", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83247, "Length": 78, "Cover_Rate": 0.3482142857142857} {"Template_token": ["", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}"], "ground_truth": ["if", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "return", "", ";"], "File": "ARMTargetTransformInfo21", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83248, "Length": 70, "Cover_Rate": 0.3125} {"Template_token": ["", "unsigned", "getMaximumUnrollFactor", "(", ")", "const", "override", "{", "if", "(", "ST", "->", "isCortexA15", "(", ")", "||", "ST", "->", "isSwift", "(", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo21", "Func": "getMaximumUnrollFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83249, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getMaximumUnrollFactor", "(", ")", "const", "override", "{", "if", "(", "ST", "->", "isCortexA15", "(", ")", "||", "ST", "->", "isSwift", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "ARMTargetTransformInfo21", "Func": "getMaximumUnrollFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83250, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "if", "(", "Src", "->", "isVectorTy", "(", ")", "&&", "Alignment", "!=", "", "&&", "Src", "->", "getVectorElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "return", "LT", ".", "first", "*", "", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo21", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83251, "Length": 31, "Cover_Rate": 0.4189189189189189} {"Template_token": ["", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo21", "Func": "getNumberOfRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83252, "Length": 15, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "", ";", "return", "", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo21", "Func": "getRegisterBitWidth", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83253, "Length": 19, "Cover_Rate": 0.5757575757575758} {"Template_token": ["", "if", "(", "Kind", "!=", "SK_Reverse", ")", "return", "TargetTransformInfo", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "static", "const", "CostTblEntry", "<", "", ">", "NEONShuffleTbl", "[", "]", "=", "{"], "ground_truth": ["{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{"], "File": "ARMTargetTransformInfo21", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83254, "Length": 88, "Cover_Rate": 0.4036697247706422} {"Template_token": ["", "unsigned", "", "(", "ShuffleKind", "Kind", ",", "Type", "*", "Tp", ",", "int", "Index", ",", "Type", "*", "SubTp", ")", "const", "{", "if", "(", "Kind", "!=", "SK_Reverse", ")", "return", "TargetTransformInfo", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "static", "const", "CostTblEntry", "<", "", ">", "NEONShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Tp", ")", ";", "int", "Idx", "=", "CostTableLookup", "(", "NEONShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ";"], "ground_truth": ["if", "(", "Idx", "==", "-", "", ")", "return", "TargetTransformInfo", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";"], "File": "ARMTargetTransformInfo21", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83255, "Length": 167, "Cover_Rate": 0.7660550458715596} {"Template_token": ["", "void", "initializePass", "(", ")", "override", "{", "pushTTIStack", "(", "this", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo21", "Func": "initializePass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83256, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getNumberOfRegisters", "(", "bool", "Vector", ")", "{", "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo22", "Func": "getNumberOfRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83258, "Length": 38, "Cover_Rate": 0.7169811320754716} {"Template_token": ["", "bool", "isLegalMaskedStore", "(", "Type", "*", "DataTy", ")", "{", "return", "isLegalMaskedLoad", "(", "DataTy", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo22", "Func": "isLegalMaskedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83259, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getAddressComputationCost", "(", "Type", "*", "Ty", ",", "bool", "IsComplex", ")", "{"], "ground_truth": ["unsigned", "NumVectorInstToHideOverhead", "=", "", ";"], "File": "ARMTargetTransformInfo23", "Func": "getAddressComputationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83261, "Length": 18, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getAddressComputationCost", "(", "Type", "*", "Ty", ",", "bool", "IsComplex", ")", "{"], "ground_truth": ["unsigned", "NumVectorInstToHideOverhead", "=", "", ";"], "File": "ARMTargetTransformInfo23", "Func": "getAddressComputationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83262, "Length": 18, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "", ")", "{", "static", "const", "TypeConversionCostTblEntry", "<", "", ">", "NEONVectorSelectTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{"], "ground_truth": ["int", "Idx", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ";"], "File": "ARMTargetTransformInfo23", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83265, "Length": 196, "Cover_Rate": 0.6222222222222222} {"Template_token": ["", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "return", "", ";"], "ground_truth": ["if", "(", "(", "~", "ZImmVal", "<", "", ")", "||", "", "(", "ZImmVal", ")", ")", "return", "", ";"], "File": "ARMTargetTransformInfo23", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83266, "Length": 87, "Cover_Rate": 0.3901345291479821} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Bits", "==", "", "||", "Bits", ">", "", ")", "return", "", ";", "int32_t", "SImmVal", "=", "Imm", ".", "getSExtValue", "(", ")", ";", "uint32_t", "ZImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "ST", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";"], "ground_truth": ["return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";"], "File": "ARMTargetTransformInfo23", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83267, "Length": 121, "Cover_Rate": 0.5426008968609866} {"Template_token": ["", "if", "(", "Src", "->", "isVectorTy", "(", ")", "&&", "Alignment", "!=", "", "&&", "Src", "->", "getVectorElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{"], "ground_truth": ["return", "LT", ".", "first", "*", "", ";"], "File": "ARMTargetTransformInfo23", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83268, "Length": 30, "Cover_Rate": 0.410958904109589} {"Template_token": ["", "if", "(", "Src", "->", "isVectorTy", "(", ")", "&&", "Alignment", "!=", "", "&&", "Src", "->", "getVectorElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{"], "ground_truth": ["return", "LT", ".", "first", "*", "", ";"], "File": "ARMTargetTransformInfo23", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83269, "Length": 30, "Cover_Rate": 0.410958904109589} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getShuffleCost", "(", "TTI", "::", "ShuffleKind", "Kind", ",", "Type", "*", "Tp", ",", "int", "Index", ",", "Type", "*", "SubTp", ")", "{", "if", "(", "Kind", "!=", "TTI", "::", "SK_Reverse", "&&", "Kind", "!=", "TTI", "::", "SK_Alternate", ")", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "if", "(", "Kind", "==", "TTI", "::", "SK_Reverse", ")", "{", "static", "const", "CostTblEntry", "<", "", ">", "NEONShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Tp", ")", ";", "int", "Idx", "=", "CostTableLookup", "(", "NEONShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "==", "-", "", ")", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "return", "LT", ".", "first", "*", "NEONShuffleTbl", "[", "Idx", "]", ".", "Cost", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Alternate", ")", "{", "static", "const", "CostTblEntry", "<", "", ">", "NEONAltShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Tp", ")", ";", "int", "Idx", "=", "CostTableLookup", "(", "NEONAltShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ";"], "ground_truth": ["if", "(", "Idx", "==", "-", "", ")", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";"], "File": "ARMTargetTransformInfo23", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83270, "Length": 345, "Cover_Rate": 0.7683741648106904} {"Template_token": ["", "if", "(", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "||", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", "&&", "ValTy", "->", "getVectorElementType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ";"], "File": "ARMTargetTransformInfo23", "Func": "getVectorInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83271, "Length": 41, "Cover_Rate": 0.4606741573033708} {"Template_token": ["", "bool", "TTIImpl", "::", "emitGetActiveLaneMask", "(", "Loop", "*", "L", ",", "LoopInfo", "*", "LI", ",", "ScalarEvolution", "&", "SE", ",", "bool", "TailFolded", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo24", "Func": "emitGetActiveLaneMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83272, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "const", "unsigned", "ReciprocalDivCost", "=", "", ";", "static", "const", "CostTblEntry", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CostTbl", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "int", "Cost", "=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "LT", ".", "second", "==", "", "&&", "Op2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "Cost", "+=", "", ";", "return", "Cost", ";", "}", "auto", "LooksLikeAFreeShift", "=", "[", "&", "]", "(", ")", "{", "if", "(", "ST", "->", "isThumb1Only", "(", ")", "||", "Ty", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "if", "(", "!", "CxtI", "||", "!", "CxtI", "->", "hasOneUse", "(", ")", "||", "!", "CxtI", "->", "isShift", "(", ")", ")", "return", "false", ";", "if", "(", "Op2Info", "!=", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "return", "false", ";", "switch", "(", "cast", "<", "Instruction", ">", "(", "CxtI", "->", "user_back", "(", ")", ")", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Xor", ":"], "ground_truth": ["case", "Instruction", "::", "Or", ":"], "File": "ARMTargetTransformInfo24", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83274, "Length": 502, "Cover_Rate": 0.5878220140515222} {"Template_token": ["", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "Src", "->", "isVectorTy", "(", ")", "&&", "(", "Alignment", "&&", "*", "Alignment", "!=", "Align", "(", "", ")", ")", "&&", "cast", "<", "VectorType", ">", "(", "Src", ")", "->", "getElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{"], "ground_truth": ["return", "LT", ".", "first", "*", "", ";"], "File": "ARMTargetTransformInfo24", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83275, "Length": 50, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "assert", "(", "isa", "<", "VectorType", ">", "(", "Ty", ")", "&&", "", ")", ";", "unsigned", "ScalarBits", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "FAdd", ":", "case", "Instruction", "::", "FMul", ":", "case", "Instruction", "::", "And", ":"], "ground_truth": ["case", "Instruction", "::", "Or", ":"], "File": "ARMTargetTransformInfo24", "Func": "useReductionIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83276, "Length": 59, "Cover_Rate": 0.4125874125874126} {"Template_token": ["", "case", "Instruction", "::", "FCmp", ":", "return", "false", ";", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "Add", ":", "return", "ScalarBits", "<", "", "&&", "(", "ScalarBits", "*", "cast", "<", "FixedVectorType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")", ")", "%", "", "==", "", ";"], "ground_truth": ["default", ":"], "File": "ARMTargetTransformInfo24", "Func": "useReductionIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83277, "Length": 45, "Cover_Rate": 0.3146853146853147} {"Template_token": ["", "const", "unsigned", "FunctionCallDivCost", "=", "", ";", "const", "unsigned", "ReciprocalDivCost", "=", "", ";", "static", "const", "CostTblEntry", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";"], "ground_truth": ["if", "(", "ST", "->", "hasNEON", "(", ")", ")", "{"], "File": "ARMTargetTransformInfo25", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83278, "Length": 343, "Cover_Rate": 0.48583569405099153} {"Template_token": ["", "return", "LT", ".", "first", "*", "", ";", "}", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Src", "->", "isVectorTy", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "", ";", "return", "BaseCost", "*", "LT", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo25", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83279, "Length": 39, "Cover_Rate": 0.35135135135135137} {"Template_token": ["", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "if", "(", "I", ".", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", ";", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "value_op_begin", "(", ")", ",", "I", ".", "value_op_end", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cost", "<<", "", ")", ";", "UP", ".", "Partial", "=", "true", ";", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "UpperBound", "=", "true", ";", "UP", ".", "UnrollRemainder", "=", "true", ";", "UP", ".", "DefaultUnrollRuntimeCount", "=", "", ";", "UP", ".", "UnrollAndJam", "=", "true", ";"], "ground_truth": ["UP", ".", "UnrollAndJamInnerLoopThreshold", "=", "", ";"], "File": "ARMTargetTransformInfo25", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83280, "Length": 118, "Cover_Rate": 0.33146067415730335} {"Template_token": ["", "bool", "TTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ")", "{"], "ground_truth": ["if", "(", "!", "EnableMaskedLoadStores", "||", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";"], "File": "ARMTargetTransformInfo25", "Func": "isLegalMaskedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83281, "Length": 25, "Cover_Rate": 0.32894736842105265} {"Template_token": ["", "if", "(", "!", "EnableMaskedLoadStores", "||", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "DataTy", "->", "isVectorTy", "(", ")", ")", "{", "unsigned", "VecWidth", "=", "DataTy", "->", "getPrimitiveSizeInBits", "(", ")", ";"], "ground_truth": ["if", "(", "VecWidth", "!=", "", ")", "return", "false", ";"], "File": "ARMTargetTransformInfo25", "Func": "isLegalMaskedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83282, "Length": 42, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Select", ")", "{", "static", "const", "CostTblEntry", "NEONSelShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONSelShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "}", "}", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "if", "(", "Kind", "==", "TTI", "::", "SK_Broadcast", ")", "{", "static", "const", "CostTblEntry", "MVEDupTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "MVEDupTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", "*", "ST", "->", "getMVEVectorCostFactor", "(", "TTI", "::", "TCK_RecipThroughput", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo27", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83283, "Length": 389, "Cover_Rate": 0.437570303712036} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "SmallVector", "<", "Instruction", "*", ",", "", ">", "LiveOuts", ";", "LiveOuts", "=", "llvm", "::", "findDefsUsedOutsideOfLoop", "(", "L", ")", ";", "bool", "ReductionsDisabled", "=", "EnableTailPredication", "==", "TailPredication", "::", "EnabledNoReductions", "||", "EnableTailPredication", "==", "TailPredication", "::", "ForceEnabledNoReductions", ";", "for", "(", "auto", "*", "I", ":", "LiveOuts", ")", "{", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isIntegerTy", "(", ")", "&&", "!", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "!", "I", "->", "getType", "(", ")", "->", "isHalfTy", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "ReductionsDisabled", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "PredicatedScalarEvolution", "PSE", "=", "LAI", "->", "getPSE", "(", ")", ";", "SmallVector", "<", "Instruction", "*", ",", "", ">", "LoadStores", ";", "int", "ICmpCount", "=", "", ";", "for", "(", "BasicBlock", "*", "BB", ":", "L", "->", "blocks", "(", ")", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", "->", "instructionsWithoutDebug", "(", ")", ")", "{", "if", "(", "isa", "<", "PHINode", ">", "(", "&", "I", ")", ")", "continue", ";", "if", "(", "!", "canTailPredicateInstruction", "(", "I", ",", "ICmpCount", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", ".", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "Type", "*", "T", "=", "I", ".", "getType", "(", ")", ";", "if", "(", "T", "->", "isPointerTy", "(", ")", ")", "T", "=", "T", "->", "getPointerElementType", "(", ")", ";", "if", "(", "T", "->", "getScalarSizeInBits", "(", ")", ">", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "T", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "isa", "<", "StoreInst", ">", "(", "I", ")", "||", "isa", "<", "LoadInst", ">", "(", "I", ")", ")", "{", "Value", "*", "Ptr", "=", "isa", "<", "LoadInst", ">", "(", "I", ")", "?", "I", ".", "getOperand", "(", "", ")", ":", "I", ".", "getOperand", "(", "", ")", ";", "int64_t", "NextStride", "=", "getPtrStride", "(", "PSE", ",", "Ptr", ",", "L", ")", ";", "if", "(", "NextStride", "==", "", ")", "{", "continue", ";", "}", "else", "if", "(", "NextStride", "==", "-", "", "||", "(", "NextStride", "==", "", "&&", "MVEMaxSupportedInterleaveFactor", ">=", "", ")", "||", "(", "NextStride", "==", "", "&&", "MVEMaxSupportedInterleaveFactor", ">=", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";"], "ground_truth": ["}", "else", "if", "(", "EnableMaskedGatherScatters", ")", "{"], "File": "ARMTargetTransformInfo29", "Func": "canTailPredicateLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83284, "Length": 384, "Cover_Rate": 0.7559055118110236} {"Template_token": ["", "if", "(", "T", "->", "isPointerTy", "(", ")", ")", "T", "=", "T", "->", "getPointerElementType", "(", ")", ";", "if", "(", "T", "->", "getScalarSizeInBits", "(", ")", ">", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "T", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "isa", "<", "StoreInst", ">", "(", "I", ")", "||", "isa", "<", "LoadInst", ">", "(", "I", ")", ")", "{", "Value", "*", "Ptr", "=", "isa", "<", "LoadInst", ">", "(", "I", ")", "?", "I", ".", "getOperand", "(", "", ")", ":", "I", ".", "getOperand", "(", "", ")", ";", "int64_t", "NextStride", "=", "getPtrStride", "(", "PSE", ",", "Ptr", ",", "L", ")", ";", "if", "(", "NextStride", "==", "", ")", "{", "continue", ";", "}", "else", "if", "(", "NextStride", "==", "-", "", "||", "(", "NextStride", "==", "", "&&", "MVEMaxSupportedInterleaveFactor", ">=", "", ")", "||", "(", "NextStride", "==", "", "&&", "MVEMaxSupportedInterleaveFactor", ">=", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "else", "if", "(", "EnableMaskedGatherScatters", ")", "{", "const", "SCEV", "*", "PtrScev", "=", "replaceSymbolicStrideSCEV", "(", "PSE", ",", "llvm", "::", "ValueToValueMap", "(", ")", ",", "Ptr", ")", ";", "if", "(", "auto", "AR", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "PtrScev", ")", ")", "{", "const", "SCEV", "*", "Step", "=", "AR", "->", "getStepRecurrence", "(", "*", "PSE", ".", "getSE", "(", ")", ")", ";", "if", "(", "PSE", ".", "getSE", "(", ")", "->", "isLoopInvariant", "(", "Step", ",", "L", ")", ")", "continue", ";", "}", "}"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";"], "File": "ARMTargetTransformInfo29", "Func": "canTailPredicateLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83285, "Length": 240, "Cover_Rate": 0.47244094488188976} {"Template_token": ["", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "static", "const", "CostTblEntry", "CostTblAdd", "[", "]", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "}", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CostTblAdd", ",", "ISD", ",", "LT", ".", "second", ")", ")", "return", "Entry", "->", "Cost", "*", "ST", "->", "getMVEVectorCostFactor", "(", ")", "*", "LT", ".", "first", ";"], "ground_truth": ["return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "ValTy", ",", "IsPairwiseForm", ",", "CostKind", ")", ";"], "File": "ARMTargetTransformInfo29", "Func": "getArithmeticReductionCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83287, "Length": 99, "Cover_Rate": 0.518324607329843} {"Template_token": ["", "if", "(", "CostKind", "==", "TTI", "::", "TCK_RecipThroughput", "&&", "(", "ST", "->", "hasNEON", "(", ")", "||", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", ")", "{"], "ground_truth": ["return", "", ";"], "File": "ARMTargetTransformInfo29", "Func": "getCFInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83289, "Length": 26, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "CostKind", "==", "TTI", "::", "TCK_RecipThroughput", "&&", "(", "ST", "->", "hasNEON", "(", ")", "||", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo29", "Func": "getCFInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83290, "Length": 27, "Cover_Rate": 0.5192307692307693} {"Template_token": ["", "return", "Cost", ";", "}", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "", "&&", "CondTy", ")", "{", "static", "const", "TypeConversionCostTblEntry", "NEONVectorSelectTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "Entry", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "Entry", "->", "Cost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "return", "LT", ".", "first", ";", "}"], "ground_truth": ["int", "BaseCost", "=", "", ";"], "File": "ARMTargetTransformInfo29", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83291, "Length": 173, "Cover_Rate": 0.4765840220385675} {"Template_token": ["", "}", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "", "&&", "CondTy", ")", "{", "static", "const", "TypeConversionCostTblEntry", "NEONVectorSelectTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "Entry", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "Entry", "->", "Cost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";"], "ground_truth": ["return", "LT", ".", "first", ";"], "File": "ARMTargetTransformInfo29", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83292, "Length": 164, "Cover_Rate": 0.45179063360881544} {"Template_token": ["", "if", "(", "I", "!=", "nullptr", ")", "{", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Load", "||", "match", "(", "I", ",", "m_Intrinsic", "<", "", ">", "(", ")", ")", ")", "&&", "I", "->", "hasOneUse", "(", ")", ")", "{", "const", "User", "*", "Us", "=", "*", "I", "->", "users", "(", ")", ".", "begin", "(", ")", ";", "if", "(", "isa", "<", "ZExtInst", ">", "(", "Us", ")", "||", "isa", "<", "SExtInst", ">", "(", "Us", ")", ")", "{", "unsigned", "TypeSize", "=", "cast", "<", "Instruction", ">", "(", "Us", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "(", "(", "TypeSize", "==", "", "&&", "(", "EltSize", "==", "", "||", "EltSize", "==", "", ")", ")", "||", "(", "TypeSize", "==", "", "&&", "EltSize", "==", "", ")", ")", "&&", "TypeSize", "*", "NumElems", "==", "", ")", "{", "ExtSize", "=", "TypeSize", ";", "}", "}", "}", "TruncInst", "*", "T", ";", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Store", "||", "match", "(", "I", ",", "m_Intrinsic", "<", "", ">", "(", ")", ")", ")", "&&", "(", "T", "=", "dyn_cast", "<", "TruncInst", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", ")", "{", "unsigned", "TypeSize", "=", "T", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "(", "(", "EltSize", "==", "", "&&", "TypeSize", "==", "", ")", "||", "(", "EltSize", "==", "", "&&", "(", "TypeSize", "==", "", "||", "TypeSize", "==", "", ")", ")", ")", "&&", "TypeSize", "*", "NumElems", "==", "", ")", "ExtSize", "=", "TypeSize", ";", "}", "}", "if", "(", "ExtSize", "*", "NumElems", "!=", "", "||", "NumElems", "<", "", ")", "return", "ScalarCost", ";", "if", "(", "ExtSize", "==", "", ")", "return", "VectorCost", ";", "if", "(", "ExtSize", "!=", "", "&&", "ExtSize", "!=", "", ")", "return", "ScalarCost", ";", "if", "(", "const", "auto", "*", "BC", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "Ptr", ")", ")", "Ptr", "=", "BC", "->", "getOperand", "(", "", ")", ";", "if", "(", "const", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ")", "{", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "return", "ScalarCost", ";", "unsigned", "Scale", "=", "DL", ".", "getTypeAllocSize", "(", "GEP", "->", "getResultElementType", "(", ")", ")", ";", "if", "(", "Scale", "!=", "", "&&", "Scale", "*", "", "!=", "ExtSize", ")", "return", "ScalarCost", ";"], "ground_truth": ["if", "(", "const", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "GEP", "->", "getOperand", "(", "", ")", ")", ")", "{"], "File": "ARMTargetTransformInfo29", "Func": "getGatherScatterOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83293, "Length": 386, "Cover_Rate": 0.6380165289256199} {"Template_token": ["", "assert", "(", "isa", "<", "VectorType", ">", "(", "VecTy", ")", "&&", "", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", "->", "getScalarType", "(", ")", ")", "==", "", ";", "if", "(", "Factor", "<=", "TLI", "->", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "!", "EltIs64Bits", "&&", "!", "UseMaskForCond", "&&", "!", "UseMaskForGaps", ")", "{", "unsigned", "NumElts", "=", "cast", "<", "FixedVectorType", ">", "(", "VecTy", ")", "->", "getNumElements", "(", ")", ";", "auto", "*", "SubVecTy", "=", "FixedVectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "", ";", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "Factor", ",", "SubVecTy", ",", "DL", ")", ")", "return", "Factor", "*", "BaseCost", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "", "&&", "NumElts", "/", "Factor", ">", "", "&&", "VecTy", "->", "isIntOrIntVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", ".", "getFixedSize", "(", ")", "<=", "", ")", "return", "", "*", "BaseCost", ";", "}"], "ground_truth": ["return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";"], "File": "ARMTargetTransformInfo29", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83294, "Length": 200, "Cover_Rate": 0.8032128514056225} {"Template_token": ["", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", "&&", "Imm", ".", "isAllOnesValue", "(", ")", ")", "return", "", ";"], "ground_truth": ["if", "(", "Inst", "&&", "(", "(", "ST", "->", "hasV6Ops", "(", ")", "&&", "!", "ST", "->", "isThumb", "(", ")", ")", "||", "ST", "->", "isThumb2", "(", ")", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "<=", "", ")", "{"], "File": "ARMTargetTransformInfo29", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83295, "Length": 98, "Cover_Rate": 0.30153846153846153} {"Template_token": ["", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Add", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "-", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "", ")", "{", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";"], "ground_truth": ["if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";"], "File": "ARMTargetTransformInfo29", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83296, "Length": 101, "Cover_Rate": 0.31076923076923074} {"Template_token": ["", "case", "", ":", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "break", ";", "Type", "*", "VT", "=", "ICA", ".", "getReturnType", "(", ")", ";", "if", "(", "!", "VT", "->", "isVectorTy", "(", ")", "&&", "!", "ICA", ".", "getVectorFactor", "(", ")", ".", "isScalar", "(", ")", ")", "VT", "=", "VectorType", "::", "get", "(", "VT", ",", "ICA", ".", "getVectorFactor", "(", ")", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "VT", ")", ";", "if", "(", "LT", ".", "second", "==", "", "||", "LT", ".", "second", "==", "", "||", "LT", ".", "second", "==", "", ")", "{", "unsigned", "Instrs", "=", "LT", ".", "second", ".", "getScalarSizeInBits", "(", ")", "==", "ICA", ".", "getReturnType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "?", "", ":", "", ";", "return", "LT", ".", "first", "*", "ST", "->", "getMVEVectorCostFactor", "(", ")", "*", "Instrs", ";", "}", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo29", "Func": "getIntrinsicInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83297, "Length": 168, "Cover_Rate": 0.7636363636363637} {"Template_token": ["", "if", "(", "!", "isa", "<", "FixedVectorType", ">", "(", "Src", ")", ")", "return", "BaseT", "::", "getMaskedMemoryOpCost", "(", "Opcode", ",", "Src", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";", "return", "cast", "<", "FixedVectorType", ">", "(", "Src", ")", "->", "getNumElements", "(", ")", "*", "", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo29", "Func": "getMaskedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83298, "Length": 43, "Cover_Rate": 0.35537190082644626} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getMaskedMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Src", ",", "Align", "Alignment", ",", "unsigned", "AddressSpace", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "if", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "isLegalMaskedLoad", "(", "Src", ",", "Alignment", ")", ")", "return", "ST", "->", "getMVEVectorCostFactor", "(", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "isLegalMaskedStore", "(", "Src", ",", "Alignment", ")", ")", "return", "ST", "->", "getMVEVectorCostFactor", "(", ")", ";", "}", "if", "(", "!", "isa", "<", "FixedVectorType", ">", "(", "Src", ")", ")", "return", "BaseT", "::", "getMaskedMemoryOpCost", "(", "Opcode", ",", "Src", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";"], "ground_truth": ["return", "cast", "<", "FixedVectorType", ">", "(", "Src", ")", "->", "getNumElements", "(", ")", "*", "", ";"], "File": "ARMTargetTransformInfo29", "Func": "getMaskedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83299, "Length": 120, "Cover_Rate": 0.9917355371900827} {"Template_token": ["", "int", "NumOps", "=", "getNumMemOps", "(", "cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", ";", "if", "(", "NumOps", "==", "-", "", ")", "return", "", ";", "return", "NumOps", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo29", "Func": "getMemcpyCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83300, "Length": 28, "Cover_Rate": 0.717948717948718} {"Template_token": ["", "return", "LT", ".", "first", "*", "", ";", "}", "if", "(", "ST", "->", "hasMVEFloatOps", "(", ")", "&&", "isa", "<", "FixedVectorType", ">", "(", "Src", ")", "&&", "I", "&&", "(", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "I", "->", "hasOneUse", "(", ")", "&&", "isa", "<", "FPExtInst", ">", "(", "*", "I", "->", "user_begin", "(", ")", ")", ")", "||", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "isa", "<", "FPTruncInst", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", ")", ")", "{", "FixedVectorType", "*", "SrcVTy", "=", "cast", "<", "FixedVectorType", ">", "(", "Src", ")", ";"], "ground_truth": ["Type", "*", "DstTy", "=", "Opcode", "==", "Instruction", "::", "Load", "?", "(", "*", "I", "->", "user_begin", "(", ")", ")", "->", "getType", "(", ")", ":", "cast", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";"], "File": "ARMTargetTransformInfo29", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83302, "Length": 134, "Cover_Rate": 0.3817663817663818} {"Template_token": ["", "UP", ".", "OptSizeThreshold", "=", "", ";", "UP", ".", "PartialOptSizeThreshold", "=", "", ";", "if", "(", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", "->", "hasOptSize", "(", ")", ")", "return", ";", "if", "(", "!", "ST", "->", "isThumb2", "(", ")", ")", "return", ";", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "ExitingBlocks", ";", "L", "->", "getExitingBlocks", "(", "ExitingBlocks", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "L", "->", "getNumBlocks", "(", ")", "<<", "", "<<", "", "<<", "ExitingBlocks", ".", "size", "(", ")", "<<", "", ")", ";", "if", "(", "ExitingBlocks", ".", "size", "(", ")", ">", "", ")", "return", ";", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "return", ";", "if", "(", "getBooleanLoopAttribute", "(", "L", ",", "", ")", ")", "return", ";", "unsigned", "Cost", "=", "", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "cast", "<", "CallBase", ">", "(", "I", ")", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "operand_values", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ",", "TargetTransformInfo", "::", "TCK_SizeAndLatency", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cost", "<<", "", ")", ";", "UP", ".", "Partial", "=", "true", ";", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "UpperBound", "=", "true", ";", "UP", ".", "UnrollRemainder", "=", "true", ";", "UP", ".", "DefaultUnrollRuntimeCount", "=", "", ";"], "ground_truth": ["UP", ".", "UnrollAndJam", "=", "true", ";"], "File": "ARMTargetTransformInfo29", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83303, "Length": 304, "Cover_Rate": 0.8351648351648352} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Align", "MemAlign", "=", "getKnownAlignment", "(", "II", ".", "getArgOperand", "(", "", ")", ",", "IC", ".", "getDataLayout", "(", ")", ",", "&", "II", ",", "&", "IC", ".", "getAssumptionCache", "(", ")", ",", "&", "IC", ".", "getDominatorTree", "(", ")", ")", ";", "unsigned", "AlignArg", "=", "II", ".", "getNumArgOperands", "(", ")", "-", "", ";", "Value", "*", "AlignArgOp", "=", "II", ".", "getArgOperand", "(", "AlignArg", ")", ";", "MaybeAlign", "Align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArgOp", ")", "->", "getMaybeAlignValue", "(", ")", ";", "if", "(", "Align", "&&", "*", "Align", "<", "MemAlign", ")", "{", "return", "IC", ".", "replaceOperand", "(", "II", ",", "AlignArg", ",", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "II", ".", "getContext", "(", ")", ")", ",", "MemAlign", ".", "value", "(", ")", ",", "false", ")", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "Value", "*", "Arg", "=", "II", ".", "getArgOperand", "(", "", ")", ";", "Value", "*", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", "&&", "II", ".", "getType", "(", ")", "==", "ArgArg", "->", "getType", "(", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}", "Constant", "*", "XorMask", ";", "if", "(", "match", "(", "Arg", ",", "m_Xor", "(", "PatternMatch", "::", "m_Intrinsic", "<", "", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ",", "PatternMatch", "::", "m_Constant", "(", "XorMask", ")", ")", ")", "&&", "II", ".", "getType", "(", ")", "==", "ArgArg", "->", "getType", "(", ")", ")", "{", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "XorMask", ")", ")", "{", "if", "(", "CI", "->", "getValue", "(", ")", ".", "trunc", "(", "", ")", ".", "isAllOnesValue", "(", ")", ")", "{", "auto", "TrueVector", "=", "IC", ".", "Builder", ".", "CreateVectorSplat", "(", "cast", "<", "FixedVectorType", ">", "(", "II", ".", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ",", "IC", ".", "Builder", ".", "getTrue", "(", ")", ")", ";", "return", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Xor", ",", "ArgArg", ",", "TrueVector", ")", ";", "}", "}", "}", "KnownBits", "ScalarKnown", "(", "", ")", ";", "if", "(", "IC", ".", "SimplifyDemandedBits", "(", "&", "II", ",", "", ",", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ",", "ScalarKnown", ",", "", ")", ")", "{", "return", "&", "II", ";", "}", "break", ";", "}", "case", "", ":", "{", "Value", "*", "Arg", "=", "II", ".", "getArgOperand", "(", "", ")", ";", "Value", "*", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}"], "ground_truth": ["if", "(", "!", "II", ".", "getMetadata", "(", "LLVMContext", "::", "MD_range", ")", ")", "{"], "File": "ARMTargetTransformInfo29", "Func": "instCombineIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83304, "Length": 444, "Cover_Rate": 0.4457831325301205} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "IsHardwareLoopIntrinsic", "=", "[", "]", "(", "Instruction", "&", "I", ")", "{", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "{", "switch", "(", "Call", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "bool", "IsTailPredLoop", "=", "false", ";", "auto", "ScanLoop", "=", "[", "&", "]", "(", "Loop", "*", "L", ")", "{", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "maybeLoweredToCall", "(", "I", ")", "||", "IsHardwareLoopIntrinsic", "(", "I", ")", "||", "isa", "<", "InlineAsm", ">", "(", "I", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "I", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "IsTailPredLoop", "|=", "II", "->", "getIntrinsicID", "(", ")", "==", "", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "", ";", "}", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "Inner", ":", "*", "L", ")", "if", "(", "!", "ScanLoop", "(", "Inner", ")", ")", "return", "false", ";", "if", "(", "!", "ScanLoop", "(", "L", ")", ")", "return", "false", ";", "LLVMContext", "&", "C", "=", "L", "->", "getHeader", "(", ")", "->", "getContext", "(", ")", ";", "HWLoopInfo", ".", "CounterInReg", "=", "true", ";", "HWLoopInfo", ".", "IsNestingLegal", "=", "false", ";", "HWLoopInfo", ".", "PerformEntryTest", "=", "AllowWLSLoops", "&&", "!", "IsTailPredLoop", ";", "HWLoopInfo", ".", "CountType", "=", "Type", "::", "getInt32Ty", "(", "C", ")", ";"], "ground_truth": ["HWLoopInfo", ".", "LoopDecrement", "=", "ConstantInt", "::", "get", "(", "HWLoopInfo", ".", "CountType", ",", "", ")", ";"], "File": "ARMTargetTransformInfo29", "Func": "isHardwareLoopProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83305, "Length": 308, "Cover_Rate": 0.6416666666666667} {"Template_token": ["", "if", "(", "MinSPF", "==", "SPF_SMIN", "&&", "PatternMatch", "::", "match", "(", "MinRHS", ",", "PatternMatch", "::", "m_ConstantInt", "(", "MinC", ")", ")", "&&", "MinC", "->", "getValue", "(", ")", "==", "(", "(", "-", "Imm", ")", "-", "", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", ";", "if", "(", "isSSatMin", "(", "Inst", "->", "getOperand", "(", "", ")", ")", "||", "(", "Inst", "->", "hasNUses", "(", "", ")", "&&", "(", "isSSatMin", "(", "*", "Inst", "->", "user_begin", "(", ")", ")", "||", "isSSatMin", "(", "*", "(", "++", "Inst", "->", "user_begin", "(", ")", ")", ")", ")", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetTransformInfo29", "Func": "isSSATMinMaxPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83306, "Length": 97, "Cover_Rate": 0.42358078602620086} {"Template_token": ["", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Add", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ",", "getIntImmCost", "(", "-", "Imm", ",", "Ty", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "", ")", "{", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", "&&", "Imm", ".", "isAllOnesValue", "(", ")", ")", "return", "", ";", "return", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo2", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83307, "Length": 124, "Cover_Rate": 0.5560538116591929} {"Template_token": ["", "return", "true", ";", "}", "}", "if", "(", "!", "VT", ".", "isFloatingPoint", "(", ")", ")", "return", "false", ";", "if", "(", "TLI", "->", "useSoftFloat", "(", ")", ")", "{", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "true", ";", "case", "Instruction", "::", "Alloca", ":", "case", "Instruction", "::", "Load", ":", "case", "Instruction", "::", "Store", ":", "case", "Instruction", "::", "Select", ":", "case", "Instruction", "::", "PHI", ":", "return", "false", ";", "}", "}", "if", "(", "I", ".", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "&&", "!", "ST", "->", "hasFP64", "(", ")", ")", "return", "true", ";", "if", "(", "I", ".", "getType", "(", ")", "->", "isHalfTy", "(", ")", "&&", "!", "ST", "->", "hasFullFP16", "(", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "auto", "IsHardwareLoopIntrinsic", "=", "[", "]", "(", "Instruction", "&", "I", ")", "{", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "{", "switch", "(", "Call", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "auto", "ScanLoop", "=", "[", "&", "]", "(", "Loop", "*", "L", ")", "{", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "MaybeCall", "(", "I", ")", "||", "IsHardwareLoopIntrinsic", "(", "I", ")", ")", "return", "false", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}", ";"], "File": "ARMTargetTransformInfo31", "Func": "isHardwareLoopProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83308, "Length": 235, "Cover_Rate": 0.34763313609467456} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "F", "->", "getReturnType", "(", ")", "->", "isDoubleTy", "(", ")", "&&", "!", "ST", "->", "hasFP64", "(", ")", ")", "return", "true", ";", "if", "(", "F", "->", "getReturnType", "(", ")", "->", "isHalfTy", "(", ")", "&&", "!", "ST", "->", "hasFullFP16", "(", ")", ")", "return", "true", ";", "return", "!", "ST", "->", "hasFPv8Base", "(", ")", "&&", "!", "ST", "->", "hasVFP2Base", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMTargetTransformInfo32", "Func": "isLoweredToCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83309, "Length": 118, "Cover_Rate": 0.3746031746031746} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "F", "->", "getReturnType", "(", ")", "->", "isDoubleTy", "(", ")", "&&", "!", "ST", "->", "hasFP64", "(", ")", ")", "return", "true", ";", "if", "(", "F", "->", "getReturnType", "(", ")", "->", "isHalfTy", "(", ")", "&&", "!", "ST", "->", "hasFullFP16", "(", ")", ")", "return", "true", ";", "return", "!", "ST", "->", "hasFPv8Base", "(", ")", "&&", "!", "ST", "->", "hasVFP2Base", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ";"], "File": "ARMTargetTransformInfo32", "Func": "isLoweredToCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83310, "Length": 139, "Cover_Rate": 0.44126984126984126} {"Template_token": ["", "int", "TTIImpl", "::", "getInterleavedMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "VecTy", ",", "unsigned", "Factor", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Alignment", ",", "unsigned", "AddressSpace", ")", "{", "assert", "(", "Factor", ">=", "", "&&", "", ")", ";", "assert", "(", "isa", "<", "VectorType", ">", "(", "VecTy", ")", "&&", "", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", "->", "getScalarType", "(", ")", ")", "==", "", ";", "if", "(", "Factor", "<=", "TLI", "->", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "!", "EltIs64Bits", ")", "{", "unsigned", "NumElts", "=", "VecTy", "->", "getVectorNumElements", "(", ")", ";", "Type", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";", "unsigned", "SubVecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", ";", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "(", "SubVecSize", "==", "", "||", "SubVecSize", "==", "", ")", "&&", "!", "VecTy", "->", "getScalarType", "(", ")", "->", "isHalfTy", "(", ")", ")", "return", "Factor", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo34", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83311, "Length": 151, "Cover_Rate": 0.888235294117647} {"Template_token": ["", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "return", ";", "if", "(", "getBooleanLoopAttribute", "(", "L", ",", "", ")", ")", "return", ";", "unsigned", "Cost", "=", "", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "cast", "<", "CallBase", ">", "(", "I", ")", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo35", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83312, "Length": 124, "Cover_Rate": 0.33513513513513515} {"Template_token": ["", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "cast", "<", "CallBase", ">", "(", "I", ")", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "value_op_begin", "(", ")", ",", "I", ".", "value_op_end", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ",", "TargetTransformInfo", "::", "TCK_SizeAndLatency", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cost", "<<", "", ")", ";", "UP", ".", "Partial", "=", "true", ";", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "UpperBound", "=", "true", ";", "UP", ".", "UnrollRemainder", "=", "true", ";", "UP", ".", "DefaultUnrollRuntimeCount", "=", "", ";"], "ground_truth": ["UP", ".", "UnrollAndJam", "=", "true", ";"], "File": "ARMTargetTransformInfo35", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83313, "Length": 178, "Cover_Rate": 0.4810810810810811} {"Template_token": ["", "bool", "isLegalMaskedGather", "(", "Type", "*", "Ty", ",", "MaybeAlign", "Alignment", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetTransformInfo35", "Func": "isLegalMaskedGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83314, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "TTI", "(", ")", ":", "ImmutablePass", "(", "ID", ")", ",", "TM", "(", "nullptr", ")", ",", "ST", "(", "nullptr", ")", ",", "TLI", "(", "nullptr", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo37", "Func": "ARMTTI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83315, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "break", ";", "Type", "*", "VT", "=", "ICA", ".", "getReturnType", "(", ")", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "VT", ")", ";", "if", "(", "LT", ".", "second", "==", "", "||", "LT", ".", "second", "==", "", ")", "return", "LT", ".", "first", "*", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "ICA", ".", "getArgTypes", "(", ")", ".", "empty", "(", ")", ")", "break", ";", "bool", "IsSigned", "=", "ICA", ".", "getID", "(", ")", "==", "", ";", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ICA", ".", "getArgTypes", "(", ")", "[", "", "]", ")", ";", "EVT", "MTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ICA", ".", "getReturnType", "(", ")", ")", ";", "if", "(", "(", "ST", "->", "hasVFP2Base", "(", ")", "&&", "LT", ".", "second", "==", "", "&&", "MTy", "==", "", ")", "||", "(", "ST", "->", "hasFP64", "(", ")", "&&", "LT", ".", "second", "==", "", "&&", "MTy", "==", "", ")", "||", "(", "ST", "->", "hasFullFP16", "(", ")", "&&", "LT", ".", "second", "==", "", "&&", "MTy", "==", "", ")", ")", "return", "LT", ".", "first", ";", "if", "(", "ST", "->", "hasMVEFloatOps", "(", ")", "&&", "(", "LT", ".", "second", "==", "", "||", "LT", ".", "second", "==", "", ")", "&&", "LT", ".", "second", ".", "getScalarSizeInBits", "(", ")", "==", "MTy", ".", "getScalarSizeInBits", "(", ")", ")", "return", "LT", ".", "first", "*", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ";", "if", "(", "(", "(", "ST", "->", "hasVFP2Base", "(", ")", "&&", "LT", ".", "second", "==", "", ")", "||", "(", "ST", "->", "hasFP64", "(", ")", "&&", "LT", ".", "second", "==", "", ")", "||", "(", "ST", "->", "hasFullFP16", "(", ")", "&&", "LT", ".", "second", "==", "", ")", "||", "(", "ST", "->", "hasMVEFloatOps", "(", ")", "&&", "(", "LT", ".", "second", "==", "", "||", "LT", ".", "second", "==", "", ")", ")", ")", "&&", "LT", ".", "second", ".", "getScalarSizeInBits", "(", ")", ">=", "MTy", ".", "getScalarSizeInBits", "(", ")", ")", "{", "Type", "*", "LegalTy", "=", "Type", "::", "getIntNTy", "(", "ICA", ".", "getReturnType", "(", ")", "->", "getContext", "(", ")", ",", "LT", ".", "second", ".", "getScalarSizeInBits", "(", ")", ")", ";", "InstructionCost", "Cost", "=", "LT", ".", "second", ".", "isVector", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ":", "", ";", "IntrinsicCostAttributes", "Attrs1", "(", "IsSigned", "?", "", ":", "", ",", "LegalTy", ",", "{", "LegalTy", ",", "LegalTy", "}", ")", ";", "Cost", "+=", "getIntrinsicInstrCost", "(", "Attrs1", ",", "CostKind", ")", ";", "IntrinsicCostAttributes", "Attrs2", "(", "IsSigned", "?", "", ":", "", ",", "LegalTy", ",", "{", "LegalTy", ",", "LegalTy", "}", ")", ";", "Cost", "+=", "getIntrinsicInstrCost", "(", "Attrs2", ",", "CostKind", ")", ";", "return", "LT", ".", "first", "*", "Cost", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo38", "Func": "getIntrinsicInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83316, "Length": 440, "Cover_Rate": 0.5612244897959183} {"Template_token": ["", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONDupTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Reverse", ")", "{", "static", "const", "CostTblEntry", "NEONShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Select", ")", "{", "static", "const", "CostTblEntry", "NEONSelShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONSelShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "}", "}", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "if", "(", "Kind", "==", "TTI", "::", "SK_Broadcast", ")", "{", "static", "const", "CostTblEntry", "MVEDupTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "MVEDupTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", "*", "ST", "->", "getMVEVectorCostFactor", "(", "TTI", "::", "TCK_RecipThroughput", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo38", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83317, "Length": 453, "Cover_Rate": 0.5089887640449439} {"Template_token": ["", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "ICA", ".", "getID", "(", ")", "==", "", ")", "return", "", ";", "return", "BaseT", "::", "getIntrinsicInstrCost", "(", "ICA", ",", "CostKind", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo3", "Func": "getIntrinsicInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83320, "Length": 30, "Cover_Rate": 0.625} {"Template_token": ["", "UP", ".", "PartialOptSizeThreshold", "=", "", ";", "if", "(", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", "->", "hasOptSize", "(", ")", ")", "return", ";", "if", "(", "!", "ST", "->", "isThumb2", "(", ")", ")", "return", ";", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "ExitingBlocks", ";", "L", "->", "getExitingBlocks", "(", "ExitingBlocks", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "L", "->", "getNumBlocks", "(", ")", "<<", "", "<<", "", "<<", "ExitingBlocks", ".", "size", "(", ")", "<<", "", ")", ";", "if", "(", "ExitingBlocks", ".", "size", "(", ")", ">", "", ")", "return", ";", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "return", ";", "unsigned", "Cost", "=", "", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "cast", "<", "CallBase", ">", "(", "I", ")", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo3", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83321, "Length": 205, "Cover_Rate": 0.5710306406685237} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "auto", "ScanLoop", "=", "[", "&", "]", "(", "Loop", "*", "L", ")", "{", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "maybeLoweredToCall", "(", "I", ")", "||", "IsHardwareLoopIntrinsic", "(", "I", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "I", "<<", "", ")", ";", "return", "false", ";", "}", "}", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "Inner", ":", "*", "L", ")", "if", "(", "!", "ScanLoop", "(", "Inner", ")", ")", "return", "false", ";", "if", "(", "!", "ScanLoop", "(", "L", ")", ")", "return", "false", ";", "LLVMContext", "&", "C", "=", "L", "->", "getHeader", "(", ")", "->", "getContext", "(", ")", ";", "HWLoopInfo", ".", "CounterInReg", "=", "true", ";", "HWLoopInfo", ".", "IsNestingLegal", "=", "false", ";", "HWLoopInfo", ".", "PerformEntryTest", "=", "true", ";"], "ground_truth": ["HWLoopInfo", ".", "CountType", "=", "Type", "::", "getInt32Ty", "(", "C", ")", ";"], "File": "ARMTargetTransformInfo3", "Func": "isHardwareLoopProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83322, "Length": 169, "Cover_Rate": 0.4256926952141058} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "unsigned", "ScalarBits", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "Add", ":", "return", "ScalarBits", "<=", "", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo3", "Func": "preferInLoopReduction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83323, "Length": 42, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "}", "PredicatedScalarEvolution", "PSE", "=", "LAI", "->", "getPSE", "(", ")", ";", "SmallVector", "<", "Instruction", "*", ",", "", ">", "LoadStores", ";", "int", "ICmpCount", "=", "", ";", "int", "Stride", "=", "", ";", "for", "(", "BasicBlock", "*", "BB", ":", "L", "->", "blocks", "(", ")", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", "->", "instructionsWithoutDebug", "(", ")", ")", "{", "if", "(", "isa", "<", "PHINode", ">", "(", "&", "I", ")", ")", "continue", ";", "if", "(", "!", "canTailPredicateInstruction", "(", "I", ",", "ICmpCount", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", ".", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "Type", "*", "T", "=", "I", ".", "getType", "(", ")", ";", "if", "(", "T", "->", "isPointerTy", "(", ")", ")", "T", "=", "T", "->", "getPointerElementType", "(", ")", ";", "if", "(", "T", "->", "getScalarSizeInBits", "(", ")", ">", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "T", "->", "dump", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo40", "Func": "canTailPredicateLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83324, "Length": 154, "Cover_Rate": 0.3701923076923077} {"Template_token": ["", "if", "(", "(", "(", "EltSize", "==", "", "&&", "TypeSize", "==", "", ")", "||", "(", "EltSize", "==", "", "&&", "(", "TypeSize", "==", "", "||", "TypeSize", "==", "", ")", ")", ")", "&&", "TypeSize", "*", "NumElems", "==", "", ")", "ExtSize", "=", "TypeSize", ";", "}", "}", "if", "(", "ExtSize", "*", "NumElems", "!=", "", "||", "NumElems", "<", "", ")", "return", "ScalarCost", ";", "if", "(", "ExtSize", "==", "", ")", "return", "VectorCost", ";", "if", "(", "ExtSize", "!=", "", "&&", "ExtSize", "!=", "", ")", "return", "ScalarCost", ";", "if", "(", "const", "auto", "*", "BC", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "Ptr", ")", ")", "Ptr", "=", "BC", "->", "getOperand", "(", "", ")", ";", "if", "(", "const", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ")", "{", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "return", "ScalarCost", ";", "unsigned", "Scale", "=", "DL", ".", "getTypeAllocSize", "(", "GEP", "->", "getResultElementType", "(", ")", ")", ";", "if", "(", "Scale", "!=", "", "&&", "Scale", "*", "", "!=", "ExtSize", ")", "return", "ScalarCost", ";", "if", "(", "const", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "GEP", "->", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "ZExt", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<=", "ExtSize", ")", "return", "VectorCost", ";", "}", "return", "ScalarCost", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo40", "Func": "getGatherScatterOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83325, "Length": 209, "Cover_Rate": 0.35126050420168065} {"Template_token": ["", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "Factor", ",", "SubVecTy", ",", "DL", ")", ")", "return", "Factor", "*", "BaseCost", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "", "&&", "NumElts", "/", "Factor", ">", "", "&&", "VecTy", "->", "isIntOrIntVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", "<=", "", ")", "return", "", "*", "BaseCost", ";", "}", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo40", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83326, "Length": 97, "Cover_Rate": 0.39591836734693875} {"Template_token": ["", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "", ";", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "Factor", ",", "SubVecTy", ",", "DL", ")", ")", "return", "Factor", "*", "BaseCost", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "", "&&", "NumElts", "/", "Factor", ">", "", "&&", "VecTy", "->", "isIntOrIntVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", "<=", "", ")", "return", "", "*", "BaseCost", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo40", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83327, "Length": 89, "Cover_Rate": 0.363265306122449} {"Template_token": ["", "", "IID", "=", "II", ".", "getIntrinsicID", "(", ")", ";", "switch", "(", "IID", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "Align", "MemAlign", "=", "getKnownAlignment", "(", "II", ".", "getArgOperand", "(", "", ")", ",", "IC", ".", "getDataLayout", "(", ")", ",", "&", "II", ",", "&", "IC", ".", "getAssumptionCache", "(", ")", ",", "&", "IC", ".", "getDominatorTree", "(", ")", ")", ";", "if", "(", "Value", "*", "V", "=", "simplifyNeonVld1", "(", "II", ",", "MemAlign", ".", "value", "(", ")", ",", "IC", ".", "Builder", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "V", ")", ";", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Align", "MemAlign", "=", "getKnownAlignment", "(", "II", ".", "getArgOperand", "(", "", ")", ",", "IC", ".", "getDataLayout", "(", ")", ",", "&", "II", ",", "&", "IC", ".", "getAssumptionCache", "(", ")", ",", "&", "IC", ".", "getDominatorTree", "(", ")", ")", ";", "unsigned", "AlignArg", "=", "II", ".", "getNumArgOperands", "(", ")", "-", "", ";", "Value", "*", "AlignArgOp", "=", "II", ".", "getArgOperand", "(", "AlignArg", ")", ";", "MaybeAlign", "Align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArgOp", ")", "->", "getMaybeAlignValue", "(", ")", ";", "if", "(", "Align", "&&", "*", "Align", "<", "MemAlign", ")", "{", "return", "IC", ".", "replaceOperand", "(", "II", ",", "AlignArg", ",", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "II", ".", "getContext", "(", ")", ")", ",", "MemAlign", ".", "value", "(", ")", ",", "false", ")", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMTargetTransformInfo40", "Func": "instCombineIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83328, "Length": 254, "Cover_Rate": 0.3198992443324937} {"Template_token": ["", "if", "(", "!", "EnableTailPredication", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "assert", "(", "L", "->", "empty", "(", ")", "&&", "", ")", ";", "HardwareLoopInfo", "HWLoopInfo", "(", "L", ")", ";", "if", "(", "!", "HWLoopInfo", ".", "canAnalyze", "(", "*", "LI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "isHardwareLoopProfitable", "(", "L", ",", "SE", ",", "AC", ",", "TLI", ",", "HWLoopInfo", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo40", "Func": "preferPredicateOverEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83329, "Length": 130, "Cover_Rate": 0.6161137440758294} {"Template_token": ["", "if", "(", "(", "LT", ".", "second", "==", "", "&&", "ResVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "||", "(", "LT", ".", "second", "==", "", "&&", "ResVT", ".", "getSizeInBits", "(", ")", "<=", "(", "IsMLA", "?", "", ":", "", ")", ")", "||", "(", "LT", ".", "second", "==", "", "&&", "ResVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", ")", "return", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", "*", "LT", ".", "first", ";", "}", "return", "BaseT", "::", "getExtendedAddReductionCost", "(", "IsMLA", ",", "IsUnsigned", ",", "ResTy", ",", "ValTy", ",", "CostKind", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo41", "Func": "getExtendedAddReductionCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83330, "Length": 86, "Cover_Rate": 0.47513812154696133} {"Template_token": ["", "EVT", "ResVT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ResTy", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "ValVT", ".", "isSimple", "(", ")", "&&", "ResVT", ".", "isSimple", "(", ")", ")", "{", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";"], "ground_truth": ["if", "(", "(", "LT", ".", "second", "==", "", "&&", "ResVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "||", "(", "LT", ".", "second", "==", "", "&&", "ResVT", ".", "getSizeInBits", "(", ")", "<=", "(", "IsMLA", "?", "", ":", "", ")", ")", "||", "(", "LT", ".", "second", "==", "", "&&", "ResVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", ")", "return", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", "*", "LT", ".", "first", ";"], "File": "ARMTargetTransformInfo41", "Func": "getExtendedAddReductionCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83331, "Length": 120, "Cover_Rate": 0.6629834254143646} {"Template_token": ["", "if", "(", "Imm", "==", "", "||", "Imm", "==", "", ")", "return", "", ";", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "~", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Add", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "-", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "", ")", "{", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";"], "ground_truth": ["if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";"], "File": "ARMTargetTransformInfo41", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83332, "Length": 139, "Cover_Rate": 0.4088235294117647} {"Template_token": ["", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", "&&", "Imm", ".", "isAllOnesValue", "(", ")", ")", "return", "", ";", "if", "(", "Inst", "&&", "(", "(", "ST", "->", "hasV6Ops", "(", ")", "&&", "!", "ST", "->", "isThumb", "(", ")", ")", "||", "ST", "->", "isThumb2", "(", ")", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "<=", "", ")", "{", "if", "(", "isSSATMinMaxPattern", "(", "Inst", ",", "Imm", ")", "||", "(", "isa", "<", "ICmpInst", ">", "(", "Inst", ")", "&&", "Inst", "->", "hasOneUse", "(", ")", "&&", "isSSATMinMaxPattern", "(", "cast", "<", "Instruction", ">", "(", "*", "Inst", "->", "user_begin", "(", ")", ")", ",", "Imm", ")", ")", ")", "return", "", ";", "}"], "ground_truth": ["return", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ";"], "File": "ARMTargetTransformInfo41", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83333, "Length": 145, "Cover_Rate": 0.4264705882352941} {"Template_token": ["", "unsigned", "getMaxInterleaveFactor", "(", "unsigned", "VF", ")", "{", "if", "(", "ST", "->", "isCortexA15", "(", ")", "||", "ST", "->", "isSwift", "(", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo41", "Func": "getMaxInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83334, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "SrcAddrSpace", "=", "~", "", ";", "const", "Function", "*", "F", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "const", "auto", "*", "MC", "=", "dyn_cast", "<", "MemTransferInst", ">", "(", "I", ")", ")", "{", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "MC", "->", "getLength", "(", ")", ")", ";", "if", "(", "!", "C", ")", "return", "-", "", ";", "const", "unsigned", "Size", "=", "C", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "const", "Align", "DstAlign", "=", "*", "MC", "->", "getDestAlign", "(", ")", ";", "const", "Align", "SrcAlign", "=", "*", "MC", "->", "getSourceAlign", "(", ")", ";", "MOp", "=", "MemOp", "::", "Copy", "(", "Size", ",", "false", ",", "DstAlign", ",", "SrcAlign", ",", "false", ",", "false", ")", ";", "DstAddrSpace", "=", "MC", "->", "getDestAddressSpace", "(", ")", ";", "SrcAddrSpace", "=", "MC", "->", "getSourceAddressSpace", "(", ")", ";", "}", "else", "if", "(", "const", "auto", "*", "MS", "=", "dyn_cast", "<", "MemSetInst", ">", "(", "I", ")", ")", "{", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "MS", "->", "getLength", "(", ")", ")", ";", "if", "(", "!", "C", ")", "return", "-", "", ";", "const", "unsigned", "Size", "=", "C", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "const", "Align", "DstAlign", "=", "*", "MS", "->", "getDestAlign", "(", ")", ";", "MOp", "=", "MemOp", "::", "Set", "(", "Size", ",", "false", ",", "DstAlign", ",", "false", ",", "false", ")", ";", "DstAddrSpace", "=", "MS", "->", "getDestAddressSpace", "(", ")", ";", "}"], "ground_truth": ["else", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMTargetTransformInfo41", "Func": "getNumMemOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83335, "Length": 233, "Cover_Rate": 0.5989717223650386} {"Template_token": ["", "unsigned", "getRegisterBitWidthUpperBound", "(", "bool", "Vector", ")", "{", "return", "getRegisterBitWidth", "(", "Vector", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo41", "Func": "getRegisterBitWidthUpperBound", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83337, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "operand_values", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ",", "TargetTransformInfo", "::", "TCK_SizeAndLatency", ")", ";", "}", "}", "unsigned", "UnrollCount", "=", "", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "{", "unsigned", "ExitingValues", "=", "", ";", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "ExitBlocks", ";", "L", "->", "getExitBlocks", "(", "ExitBlocks", ")", ";", "for", "(", "auto", "*", "Exit", ":", "ExitBlocks", ")", "{", "unsigned", "LiveOuts", "=", "count_if", "(", "Exit", "->", "phis", "(", ")", ",", "[", "]", "(", "auto", "&", "PH", ")", "{", "return", "PH", ".", "getNumOperands", "(", ")", "!=", "", "||", "!", "isa", "<", "GetElementPtrInst", ">", "(", "PH", ".", "getOperand", "(", "", ")", ")", ";", "}", ")", ";", "ExitingValues", "=", "ExitingValues", "<", "LiveOuts", "?", "LiveOuts", ":", "ExitingValues", ";", "}", "if", "(", "ExitingValues", ")", "UnrollCount", "/=", "ExitingValues", ";", "if", "(", "UnrollCount", "<=", "", ")", "return", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cost", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "UnrollCount", "<<", "", ")", ";", "UP", ".", "Partial", "=", "true", ";", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "UnrollRemainder", "=", "true", ";", "UP", ".", "DefaultUnrollRuntimeCount", "=", "UnrollCount", ";", "UP", ".", "UnrollAndJam", "=", "true", ";", "UP", ".", "UnrollAndJamInnerLoopThreshold", "=", "", ";"], "ground_truth": ["if", "(", "Cost", "<", "", ")", "UP", ".", "Force", "=", "true", ";"], "File": "ARMTargetTransformInfo41", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83338, "Length": 224, "Cover_Rate": 0.463768115942029} {"Template_token": ["", "UP", ".", "UpperBound", "=", "true", ";", "if", "(", "!", "ST", "->", "isMClass", "(", ")", ")", "return", "BasicTTIImplBase", "::", "getUnrollingPreferences", "(", "L", ",", "SE", ",", "UP", ")", ";", "UP", ".", "OptSizeThreshold", "=", "", ";", "UP", ".", "PartialOptSizeThreshold", "=", "", ";", "if", "(", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", "->", "hasOptSize", "(", ")", ")", "return", ";", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "ExitingBlocks", ";", "L", "->", "getExitingBlocks", "(", "ExitingBlocks", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "L", "->", "getNumBlocks", "(", ")", "<<", "", "<<", "", "<<", "ExitingBlocks", ".", "size", "(", ")", "<<", "", ")", ";", "if", "(", "ExitingBlocks", ".", "size", "(", ")", ">", "", ")", "return", ";", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "return", ";", "if", "(", "getBooleanLoopAttribute", "(", "L", ",", "", ")", ")", "return", ";"], "ground_truth": ["InstructionCost", "Cost", "=", "", ";"], "File": "ARMTargetTransformInfo41", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83339, "Length": 148, "Cover_Rate": 0.3064182194616977} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Align", "MemAlign", "=", "getKnownAlignment", "(", "II", ".", "getArgOperand", "(", "", ")", ",", "IC", ".", "getDataLayout", "(", ")", ",", "&", "II", ",", "&", "IC", ".", "getAssumptionCache", "(", ")", ",", "&", "IC", ".", "getDominatorTree", "(", ")", ")", ";", "unsigned", "AlignArg", "=", "II", ".", "getNumArgOperands", "(", ")", "-", "", ";", "Value", "*", "AlignArgOp", "=", "II", ".", "getArgOperand", "(", "AlignArg", ")", ";", "MaybeAlign", "Align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArgOp", ")", "->", "getMaybeAlignValue", "(", ")", ";", "if", "(", "Align", "&&", "*", "Align", "<", "MemAlign", ")", "{", "return", "IC", ".", "replaceOperand", "(", "II", ",", "AlignArg", ",", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "II", ".", "getContext", "(", ")", ")", ",", "MemAlign", ".", "value", "(", ")", ",", "false", ")", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "Value", "*", "Arg", "=", "II", ".", "getArgOperand", "(", "", ")", ";", "Value", "*", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", "&&", "II", ".", "getType", "(", ")", "==", "ArgArg", "->", "getType", "(", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}", "Constant", "*", "XorMask", ";", "if", "(", "match", "(", "Arg", ",", "m_Xor", "(", "PatternMatch", "::", "m_Intrinsic", "<", "", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ",", "PatternMatch", "::", "m_Constant", "(", "XorMask", ")", ")", ")", "&&", "II", ".", "getType", "(", ")", "==", "ArgArg", "->", "getType", "(", ")", ")", "{", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "XorMask", ")", ")", "{", "if", "(", "CI", "->", "getValue", "(", ")", ".", "trunc", "(", "", ")", ".", "isAllOnesValue", "(", ")", ")", "{", "auto", "TrueVector", "=", "IC", ".", "Builder", ".", "CreateVectorSplat", "(", "cast", "<", "FixedVectorType", ">", "(", "II", ".", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ",", "IC", ".", "Builder", ".", "getTrue", "(", ")", ")", ";", "return", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Xor", ",", "ArgArg", ",", "TrueVector", ")", ";", "}", "}", "}", "KnownBits", "ScalarKnown", "(", "", ")", ";", "if", "(", "IC", ".", "SimplifyDemandedBits", "(", "&", "II", ",", "", ",", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ",", "ScalarKnown", ",", "", ")", ")", "{", "return", "&", "II", ";", "}", "break", ";", "}", "case", "", ":", "{", "Value", "*", "Arg", "=", "II", ".", "getArgOperand", "(", "", ")", ";", "Value", "*", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}"], "ground_truth": ["if", "(", "!", "II", ".", "getMetadata", "(", "LLVMContext", "::", "MD_range", ")", ")", "{"], "File": "ARMTargetTransformInfo41", "Func": "instCombineIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83340, "Length": 438, "Cover_Rate": 0.4397590361445783} {"Template_token": ["", "explicit", "TTIImpl", "(", "const", "BaseTargetMachine", "*", "TM", ",", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo42", "Func": "ARMTTIImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83341, "Length": 48, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "TTIImpl", "(", "const", "BaseTargetMachine", "*", "TM", ",", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo42", "Func": "ARMTTIImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83342, "Length": 48, "Cover_Rate": 1.0} {"Template_token": ["", "int", "TTIImpl", "::", "getCmpSelInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "ValTy", ",", "Type", "*", "CondTy", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const", "Instruction", "*", "I", ")", "{", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "if", "(", "CostKind", "==", "TTI", "::", "TCK_CodeSize", "&&", "ISD", "==", "", "&&", "ST", "->", "isThumb", "(", ")", "&&", "!", "ValTy", "->", "isVectorTy", "(", ")", ")", "{", "if", "(", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ",", "true", ")", "==", "", ")", "return", "TTI", "::", "TCC_Expensive", ";", "int", "Cost", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ".", "first", ";", "++", "Cost", ";", "if", "(", "ValTy", "->", "isIntegerTy", "(", "", ")", ")", "++", "Cost", ";"], "ground_truth": ["return", "Cost", ";"], "File": "ARMTargetTransformInfo44", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83344, "Length": 115, "Cover_Rate": 0.3125} {"Template_token": ["", "if", "(", "ValTy", "->", "isIntegerTy", "(", "", ")", ")", "++", "Cost", ";", "return", "Cost", ";", "}", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "BaseT", "::", "getCmpSelInstrCost", "(", "Opcode", ",", "ValTy", ",", "CondTy", ",", "CostKind", ",", "I", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "", ")", "{", "static", "const", "TypeConversionCostTblEntry", "NEONVectorSelectTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "Entry", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "Entry", "->", "Cost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "return", "LT", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo44", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83345, "Length": 202, "Cover_Rate": 0.5489130434782609} {"Template_token": ["", "ExtSize", "=", "TypeSize", ";", "}", "}", "}", "TruncInst", "*", "T", ";", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Store", "||", "match", "(", "I", ",", "m_Intrinsic", "<", "", ">", "(", ")", ")", ")", "&&", "(", "T", "=", "dyn_cast", "<", "TruncInst", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", ")", "{", "unsigned", "TypeSize", "=", "T", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "(", "(", "EltSize", "==", "", "&&", "TypeSize", "==", "", ")", "||", "(", "EltSize", "==", "", "&&", "(", "TypeSize", "==", "", "||", "TypeSize", "==", "", ")", ")", ")", "&&", "TypeSize", "*", "NumElems", "==", "", ")", "ExtSize", "=", "TypeSize", ";", "}", "}", "if", "(", "ExtSize", "*", "NumElems", "!=", "", "||", "NumElems", "<", "", ")", "return", "ScalarCost", ";", "if", "(", "ExtSize", "==", "", ")", "return", "VectorCost", ";", "if", "(", "ExtSize", "!=", "", "&&", "ExtSize", "!=", "", ")", "return", "ScalarCost", ";", "if", "(", "const", "auto", "*", "BC", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "Ptr", ")", ")", "Ptr", "=", "BC", "->", "getOperand", "(", "", ")", ";", "if", "(", "const", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ")", "{", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "return", "ScalarCost", ";"], "ground_truth": ["unsigned", "Scale", "=", "DL", ".", "getTypeAllocSize", "(", "GEP", "->", "getResultElementType", "(", ")", ")", ";"], "File": "ARMTargetTransformInfo44", "Func": "getGatherScatterOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83346, "Length": 219, "Cover_Rate": 0.3643926788685524} {"Template_token": ["", "}", "return", "true", ";", "}", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "FPToSI", ":", "case", "Instruction", "::", "FPToUI", ":", "case", "Instruction", "::", "SIToFP", ":", "case", "Instruction", "::", "UIToFP", ":", "case", "Instruction", "::", "FPTrunc", ":", "case", "Instruction", "::", "FPExt", ":", "return", "!", "ST", "->", "hasFPv8Base", "(", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">=", "", ")", "{", "switch", "(", "ISD", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "}", "if", "(", "!", "VT", ".", "isFloatingPoint", "(", ")", ")", "return", "false", ";", "if", "(", "TLI", "->", "useSoftFloat", "(", ")", ")", "{", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "true", ";", "case", "Instruction", "::", "Alloca", ":", "case", "Instruction", "::", "Load", ":", "case", "Instruction", "::", "Store", ":", "case", "Instruction", "::", "Select", ":", "case", "Instruction", "::", "PHI", ":", "return", "false", ";", "}", "}", "if", "(", "I", ".", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "&&", "!", "ST", "->", "hasFP64", "(", ")", ")", "return", "true", ";", "if", "(", "I", ".", "getType", "(", ")", "->", "isHalfTy", "(", ")", "&&", "!", "ST", "->", "hasFullFP16", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetTransformInfo44", "Func": "maybeLoweredToCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83347, "Length": 218, "Cover_Rate": 0.6468842729970327} {"Template_token": ["", "if", "(", "TLI", "->", "getOperationAction", "(", "ISD", ",", "VT", ")", "==", "TargetLowering", "::", "LibCall", ")", "return", "true", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "isa", "<", "IntrinsicInst", ">", "(", "Call", ")", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "Call", "->", "getCalledFunction", "(", ")", ")", "return", "isLoweredToCall", "(", "F", ")", ";", "}", "return", "true", ";", "}", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "FPToSI", ":", "case", "Instruction", "::", "FPToUI", ":", "case", "Instruction", "::", "SIToFP", ":", "case", "Instruction", "::", "UIToFP", ":", "case", "Instruction", "::", "FPTrunc", ":", "case", "Instruction", "::", "FPExt", ":", "return", "!", "ST", "->", "hasFPv8Base", "(", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">=", "", ")", "{", "switch", "(", "ISD", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo44", "Func": "maybeLoweredToCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83348, "Length": 170, "Cover_Rate": 0.5044510385756676} {"Template_token": ["", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CostTbl", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "int", "Cost", "=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "LT", ".", "second", "==", "", "&&", "Op2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "Cost", "+=", "", ";", "return", "Cost", ";", "}"], "ground_truth": ["auto", "LooksLikeAFreeShift", "=", "[", "&", "]", "(", ")", "{"], "File": "ARMTargetTransformInfo45", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83349, "Length": 392, "Cover_Rate": 0.463905325443787} {"Template_token": ["", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "Factor", ",", "SubVecTy", ",", "DL", ")", ")", "return", "Factor", "*", "BaseCost", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "", "&&", "NumElts", "/", "Factor", ">", "", "&&", "VecTy", "->", "isIntOrIntVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", "<=", "", ")", "return", "", "*", "BaseCost", ";", "}"], "ground_truth": ["return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";"], "File": "ARMTargetTransformInfo45", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83351, "Length": 94, "Cover_Rate": 0.3949579831932773} {"Template_token": ["", "unsigned", "NumElts", "=", "cast", "<", "VectorType", ">", "(", "VecTy", ")", "->", "getNumElements", "(", ")", ";", "auto", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "", ";"], "ground_truth": ["if", "(", "NumElts", "%", "Factor", "==", "", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "Factor", ",", "SubVecTy", ",", "DL", ")", ")", "return", "Factor", "*", "BaseCost", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";"], "File": "ARMTargetTransformInfo45", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83352, "Length": 84, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "Src", "->", "isVectorTy", "(", ")", "&&", "(", "Alignment", "&&", "*", "Alignment", "!=", "Align", "(", "", ")", ")", "&&", "cast", "<", "VectorType", ">", "(", "Src", ")", "->", "getElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{"], "ground_truth": ["return", "LT", ".", "first", "*", "", ";"], "File": "ARMTargetTransformInfo45", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83353, "Length": 69, "Cover_Rate": 0.552} {"Template_token": ["", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "||", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", ")", "{", "if", "(", "cast", "<", "VectorType", ">", "(", "ValTy", ")", "->", "getElementType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "return", "", ";", "if", "(", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")", "<=", "", ")", "return", "std", "::", "max", "(", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ",", "", ")", ";", "}", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "||", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", ")", "{", "return", "std", "::", "max", "(", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ",", "ST", "->", "getMVEVectorCostFactor", "(", ")", ")", "*", "cast", "<", "VectorType", ">", "(", "ValTy", ")", "->", "getNumElements", "(", ")", "/", "", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo45", "Func": "getVectorInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83354, "Length": 141, "Cover_Rate": 0.7014925373134329} {"Template_token": ["", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "FCmp", ":", "return", "false", ";", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "Add", ":", "return", "ScalarBits", "<", "", "&&", "(", "ScalarBits", "*", "cast", "<", "VectorType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")", ")", "%", "", "==", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo45", "Func": "useReductionIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83355, "Length": 65, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "case", "Instruction", "::", "FCmp", ":", "return", "false", ";", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "Add", ":", "return", "ScalarBits", "<", "", "&&", "(", "ScalarBits", "*", "cast", "<", "VectorType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")", ")", "%", "", "==", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetTransformInfo45", "Func": "useReductionIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83356, "Length": 54, "Cover_Rate": 0.3776223776223776} {"Template_token": ["", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Bits", "==", "", "||", "Bits", ">", "", ")", "return", "", ";", "int64_t", "SImmVal", "=", "Imm", ".", "getSExtValue", "(", ")", ";", "uint64_t", "ZImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "ST", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";"], "ground_truth": ["return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";"], "File": "ARMTargetTransformInfo49", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83357, "Length": 106, "Cover_Rate": 0.47533632286995514} {"Template_token": ["", "if", "(", "!", "ST", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";"], "ground_truth": ["return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";"], "File": "ARMTargetTransformInfo49", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83358, "Length": 114, "Cover_Rate": 0.5112107623318386} {"Template_token": ["", "", ",", "", ",", "", ",", "", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "Entry", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "Entry", "->", "Cost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "return", "LT", ".", "first", ";", "}", "return", "BaseT", "::", "getCmpSelInstrCost", "(", "Opcode", ",", "ValTy", ",", "CondTy", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo51", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83359, "Length": 119, "Cover_Rate": 0.38387096774193546} {"Template_token": ["", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "ImmutableCallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "CS", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "value_op_begin", "(", ")", ",", "I", ".", "value_op_end", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cost", "<<", "", ")", ";", "UP", ".", "Partial", "=", "true", ";"], "ground_truth": ["UP", ".", "Runtime", "=", "true", ";"], "File": "ARMTargetTransformInfo53", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83360, "Length": 114, "Cover_Rate": 0.3392857142857143} {"Template_token": ["", "if", "(", "!", "ST", "->", "isThumb2", "(", ")", ")", "return", ";", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "ExitingBlocks", ";", "L", "->", "getExitingBlocks", "(", "ExitingBlocks", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "L", "->", "getNumBlocks", "(", ")", "<<", "", "<<", "", "<<", "ExitingBlocks", ".", "size", "(", ")", "<<", "", ")", ";", "if", "(", "ExitingBlocks", ".", "size", "(", ")", ">", "", ")", "return", ";", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "return", ";", "unsigned", "Cost", "=", "", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "ImmutableCallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "CS", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "value_op_begin", "(", ")", ",", "I", ".", "value_op_end", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cost", "<<", "", ")", ";", "UP", ".", "Partial", "=", "true", ";", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "UnrollRemainder", "=", "true", ";", "UP", ".", "DefaultUnrollRuntimeCount", "=", "", ";", "UP", ".", "UnrollAndJam", "=", "true", ";"], "ground_truth": ["UP", ".", "UnrollAndJamInnerLoopThreshold", "=", "", ";"], "File": "ARMTargetTransformInfo53", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83361, "Length": 252, "Cover_Rate": 0.75} {"Template_token": ["", "EVT", "ValVT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "ValVT", ".", "isSimple", "(", ")", "||", "ISD", "!=", "", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "ValTy", ",", "IsPairwiseForm", ",", "CostKind", ")", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "static", "const", "CostTblEntry", "CostTblAdd", "[", "]", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "}", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CostTblAdd", ",", "ISD", ",", "LT", ".", "second", ")", ")", "return", "Entry", "->", "Cost", "*", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", "*", "LT", ".", "first", ";"], "ground_truth": ["return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "ValTy", ",", "IsPairwiseForm", ",", "CostKind", ")", ";"], "File": "ARMTargetTransformInfo54", "Func": "getArithmeticReductionCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83362, "Length": 156, "Cover_Rate": 0.8125} {"Template_token": ["", "if", "(", "Opcode", "==", "Instruction", "::", "And", ")", "{", "if", "(", "Imm", "==", "", "||", "Imm", "==", "", ")", "return", "", ";", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "~", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Add", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "-", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "", ")", "{", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "}"], "ground_truth": ["if", "(", "Opcode", "==", "Instruction", "::", "Xor", "&&", "Imm", ".", "isAllOnesValue", "(", ")", ")", "return", "", ";"], "File": "ARMTargetTransformInfo54", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83363, "Length": 166, "Cover_Rate": 0.5107692307692308} {"Template_token": ["", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "", ")", "{", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", "&&", "Imm", ".", "isAllOnesValue", "(", ")", ")", "return", "", ";", "if", "(", "Inst", "&&", "(", "(", "ST", "->", "hasV6Ops", "(", ")", "&&", "!", "ST", "->", "isThumb", "(", ")", ")", "||", "ST", "->", "isThumb2", "(", ")", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "<=", "", ")", "{", "if", "(", "isSSATMinMaxPattern", "(", "Inst", ",", "Imm", ")", "||", "(", "isa", "<", "ICmpInst", ">", "(", "Inst", ")", "&&", "Inst", "->", "hasOneUse", "(", ")", "&&", "isSSATMinMaxPattern", "(", "cast", "<", "Instruction", ">", "(", "*", "Inst", "->", "user_begin", "(", ")", ")", ",", "Imm", ")", ")", ")", "return", "", ";", "}", "return", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo54", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83364, "Length": 179, "Cover_Rate": 0.5507692307692308} {"Template_token": ["", "TTI", "(", "const", "BaseTargetMachine", "*", "TM", ")", ":", "ImmutablePass", "(", "ID", ")", ",", "TM", "(", "TM", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", ")", ")", "{", "initializeTTIPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo55", "Func": "ARMTTI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83365, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Kind", "==", "TTI", "::", "SK_Reverse", ")", "{", "static", "const", "CostTblEntry", "NEONShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Select", ")", "{", "static", "const", "CostTblEntry", "NEONSelShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONSelShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo58", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83366, "Length": 294, "Cover_Rate": 0.6821345707656613} {"Template_token": ["", "const", "unsigned", "ReciprocalDivCost", "=", "", ";", "static", "const", "CostTblEntry", "<", "", ">", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";"], "ground_truth": ["int", "Idx", "=", "-", "", ";"], "File": "ARMTargetTransformInfo62", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83367, "Length": 337, "Cover_Rate": 0.5444264943457189} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getCmpSelInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "ValTy", ",", "Type", "*", "CondTy", ")", "{", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "", ")", "{", "static", "const", "TypeConversionCostTblEntry", "<", "", ">", "NEONVectorSelectTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", ""], "ground_truth": ["}"], "File": "ARMTargetTransformInfo62", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83370, "Length": 164, "Cover_Rate": 0.5109034267912772} {"Template_token": ["", "if", "(", "ST", "->", "hasVFP2", "(", ")", "&&", "!", "ST", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "{", "return", "TargetTransformInfo", "::", "TCC_Basic", ";", "}", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", ")", "{", "return", "ST", "->", "isFPOnlySP", "(", ")", "?", "TargetTransformInfo", "::", "TCC_Expensive", ":", "TargetTransformInfo", "::", "TCC_Basic", ";", "}", "}"], "ground_truth": ["return", "TargetTransformInfo", "::", "TCC_Expensive", ";"], "File": "ARMTargetTransformInfo62", "Func": "getFPOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83371, "Length": 62, "Cover_Rate": 0.8493150684931506} {"Template_token": ["", "return", "TargetTransformInfo", "::", "TCC_Basic", ";", "}", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", ")", "{", "return", "ST", "->", "isFPOnlySP", "(", ")", "?", "TargetTransformInfo", "::", "TCC_Expensive", ":"], "ground_truth": ["TargetTransformInfo", "::", "TCC_Basic", ";"], "File": "ARMTargetTransformInfo62", "Func": "getFPOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83372, "Length": 30, "Cover_Rate": 0.410958904109589} {"Template_token": ["", "assert", "(", "isa", "<", "VectorType", ">", "(", "VecTy", ")", "&&", "", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "VecTy", "->", "getScalarType", "(", ")", ")", "==", "", ";", "if", "(", "Factor", "<=", "TLI", "->", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "!", "EltIs64Bits", ")", "{", "unsigned", "NumElts", "=", "VecTy", "->", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["Type", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";"], "File": "ARMTargetTransformInfo62", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83373, "Length": 71, "Cover_Rate": 0.44654088050314467} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "if", "(", "Src", "->", "isVectorTy", "(", ")", "&&", "Alignment", "!=", "", "&&", "Src", "->", "getVectorElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "return", "LT", ".", "first", "*", "", ";", "}", "return", "LT", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo62", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83374, "Length": 56, "Cover_Rate": 0.7466666666666667} {"Template_token": ["", "if", "(", "Idx", "==", "-", "", ")", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "return", "LT", ".", "first", "*", "NEONShuffleTbl", "[", "Idx", "]", ".", "Cost", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Alternate", ")", "{", "static", "const", "CostTblEntry", "<", "", ">", "NEONAltShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";"], "ground_truth": ["std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";"], "File": "ARMTargetTransformInfo62", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83375, "Length": 146, "Cover_Rate": 0.32229580573951433} {"Template_token": ["", "if", "(", "Kind", "==", "TTI", "::", "SK_Reverse", ")", "{", "static", "const", "CostTblEntry", "<", "", ">", "NEONShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "int", "Idx", "=", "CostTableLookup", "(", "NEONShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "==", "-", "", ")", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "return", "LT", ".", "first", "*", "NEONShuffleTbl", "[", "Idx", "]", ".", "Cost", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Alternate", ")", "{", "static", "const", "CostTblEntry", "<", "", ">", "NEONAltShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "int", "Idx", "=", "CostTableLookup", "(", "NEONAltShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "==", "-", "", ")", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "return", "LT", ".", "first", "*", "NEONAltShuffleTbl", "[", "Idx", "]", ".", "Cost", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo62", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83376, "Length": 312, "Cover_Rate": 0.6887417218543046} {"Template_token": ["", "int", "TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ")", "{", "int", "ISDOpcode", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "const", "unsigned", "FunctionCallDivCost", "=", "", ";", "const", "unsigned", "ReciprocalDivCost", "=", "", ";", "static", "const", "CostTblEntry", "<", "", ">", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "int", "Idx", "=", "-", "", ";"], "ground_truth": ["if", "(", "ST", "->", "hasNEON", "(", ")", ")", "Idx", "=", "CostTableLookup", "(", "CostTbl", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ";"], "File": "ARMTargetTransformInfo64", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83377, "Length": 426, "Cover_Rate": 0.6882067851373183} {"Template_token": ["", "int", "TTIImpl", "::", "getCmpSelInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "ValTy", ",", "Type", "*", "CondTy", ")", "{", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "", ")", "{", "static", "const", "TypeConversionCostTblEntry", "<", "", ">", "NEONVectorSelectTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", "}", ";"], "ground_truth": ["EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "CondTy", ")", ";"], "File": "ARMTargetTransformInfo64", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83380, "Length": 178, "Cover_Rate": 0.5545171339563862} {"Template_token": ["", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "int", "Idx", "=", "CostTableLookup", "(", "NEONAltShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "==", "-", "", ")", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";"], "ground_truth": ["return", "LT", ".", "first", "*", "NEONAltShuffleTbl", "[", "Idx", "]", ".", "Cost", ";"], "File": "ARMTargetTransformInfo64", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83381, "Length": 139, "Cover_Rate": 0.3068432671081678} {"Template_token": ["", "default", ":", "break", ";", "case", "Instruction", "::", "FPToSI", ":", "case", "Instruction", "::", "FPToUI", ":", "case", "Instruction", "::", "SIToFP", ":", "case", "Instruction", "::", "UIToFP", ":", "case", "Instruction", "::", "FPTrunc", ":", "case", "Instruction", "::", "FPExt", ":", "return", "!", "ST", "->", "hasFPv8Base", "(", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">=", "", ")", "{", "switch", "(", "ISD", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "}", "if", "(", "!", "VT", ".", "isFloatingPoint", "(", ")", ")", "return", "false", ";", "if", "(", "TLI", "->", "useSoftFloat", "(", ")", ")", "{", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "true", ";", "case", "Instruction", "::", "Alloca", ":", "case", "Instruction", "::", "Load", ":", "case", "Instruction", "::", "Store", ":", "case", "Instruction", "::", "Select", ":", "case", "Instruction", "::", "PHI", ":", "return", "false", ";", "}", "}", "if", "(", "I", ".", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "&&", "!", "ST", "->", "hasFP64", "(", ")", ")", "return", "true", ";", "if", "(", "I", ".", "getType", "(", ")", "->", "isHalfTy", "(", ")", "&&", "!", "ST", "->", "hasFullFP16", "(", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";"], "ground_truth": ["auto", "IsHardwareLoopIntrinsic", "=", "[", "]", "(", "Instruction", "&", "I", ")", "{"], "File": "ARMTargetTransformInfo67", "Func": "isHardwareLoopProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83382, "Length": 217, "Cover_Rate": 0.3144927536231884} {"Template_token": ["", "if", "(", "I", ".", "getType", "(", ")", "->", "isHalfTy", "(", ")", "&&", "!", "ST", "->", "hasFullFP16", "(", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "auto", "IsHardwareLoopIntrinsic", "=", "[", "]", "(", "Instruction", "&", "I", ")", "{", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "{", "switch", "(", "Call", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "auto", "ScanLoop", "=", "[", "&", "]", "(", "Loop", "*", "L", ")", "{", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "MaybeCall", "(", "I", ")", "||", "IsHardwareLoopIntrinsic", "(", "I", ")", ")", "return", "false", ";", "}", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "Inner", ":", "*", "L", ")", "if", "(", "!", "ScanLoop", "(", "Inner", ")", ")", "return", "false", ";", "if", "(", "!", "ScanLoop", "(", "L", ")", ")", "return", "false", ";", "LLVMContext", "&", "C", "=", "L", "->", "getHeader", "(", ")", "->", "getContext", "(", ")", ";", "HWLoopInfo", ".", "CounterInReg", "=", "true", ";", "HWLoopInfo", ".", "IsNestingLegal", "=", "false", ";", "HWLoopInfo", ".", "CountType", "=", "Type", "::", "getInt32Ty", "(", "C", ")", ";"], "ground_truth": ["HWLoopInfo", ".", "LoopDecrement", "=", "ConstantInt", "::", "get", "(", "HWLoopInfo", ".", "CountType", ",", "", ")", ";"], "File": "ARMTargetTransformInfo67", "Func": "isHardwareLoopProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83383, "Length": 225, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "return", "ST", "->", "isMClass", "(", ")", "&&", "ST", "->", "isThumb2", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo67", "Func": "shouldFavorBackedgeIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83385, "Length": 22, "Cover_Rate": 0.43137254901960786} {"Template_token": ["", "unsigned", "SubVecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", ";", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "(", "SubVecSize", "==", "", "||", "SubVecSize", "%", "", "==", "", ")", "&&", "!", "VecTy", "->", "getScalarType", "(", ")", "->", "isHalfTy", "(", ")", ")", "return", "Factor", "*", "(", "(", "SubVecSize", "+", "", ")", "/", "", ")", ";", "}", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo69", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83386, "Length": 74, "Cover_Rate": 0.4065934065934066} {"Template_token": ["", "assert", "(", "isa", "<", "VectorType", ">", "(", "VecTy", ")", "&&", "", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", "->", "getScalarType", "(", ")", ")", "==", "", ";", "if", "(", "Factor", "<=", "TLI", "->", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "!", "EltIs64Bits", ")", "{", "unsigned", "NumElts", "=", "VecTy", "->", "getVectorNumElements", "(", ")", ";", "Type", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";", "unsigned", "SubVecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", ";", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "(", "SubVecSize", "==", "", "||", "SubVecSize", "%", "", "==", "", ")", "&&", "!", "VecTy", "->", "getScalarType", "(", ")", "->", "isHalfTy", "(", ")", ")", "return", "Factor", "*", "(", "(", "SubVecSize", "+", "", ")", "/", "", ")", ";", "}", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo69", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83387, "Length": 145, "Cover_Rate": 0.7967032967032966} {"Template_token": ["", "unsigned", "", "(", "ShuffleKind", "Kind", ",", "Type", "*", "Tp", ",", "int", "Index", ",", "Type", "*", "SubTp", ")", "const", "{", "if", "(", "Kind", "!=", "SK_Reverse", "&&", "Kind", "!=", "SK_Alternate", ")", "return", "TargetTransformInfo", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "if", "(", "Kind", "==", "SK_Reverse", ")", "{", "static", "const", "CostTblEntry", "<", "", ">", "NEONShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Tp", ")", ";", "int", "Idx", "=", "CostTableLookup", "(", "NEONShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "==", "-", "", ")", "return", "TargetTransformInfo", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";"], "ground_truth": ["return", "LT", ".", "first", "*", "NEONShuffleTbl", "[", "Idx", "]", ".", "Cost", ";"], "File": "ARMTargetTransformInfo6", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83388, "Length": 190, "Cover_Rate": 0.4318181818181818} {"Template_token": ["", "static", "const", "CostTblEntry", "<", "", ">", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "int", "Idx", "=", "-", "", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "Idx", "=", "CostTableLookup", "(", "CostTbl", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "!=", "-", "", ")", "return", "LT", ".", "first", "*", "CostTbl", "[", "Idx", "]", ".", "Cost", ";", "return", "TargetTransformInfo", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Op1Info", ",", "Op2Info", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo70", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83389, "Length": 386, "Cover_Rate": 0.671304347826087} {"Template_token": ["", "TTI", "(", "const", "BaseTargetMachine", "*", "TM", ")", ":", "ImmutablePass", "(", "ID", ")", ",", "TM", "(", "TM", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", ")", ")", ",", "TLI", "(", "TM", "->", "getSubtargetImpl", "(", ")", "->", "getTargetLowering", "(", ")", ")", "{", "initializeTTIPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo72", "Func": "ARMTTI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83391, "Length": 51, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "OperandValueKind", "Op1Info", ",", "OperandValueKind", "Op2Info", ",", "OperandValueProperties", "Opd1PropInfo", ",", "OperandValueProperties", "Opd2PropInfo", ")", "const", "{", "int", "ISDOpcode", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Ty", ")", ";", "const", "unsigned", "FunctionCallDivCost", "=", "", ";", "const", "unsigned", "ReciprocalDivCost", "=", "", ";", "static", "const", "CostTblEntry", "<", "", ">", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";"], "ground_truth": ["int", "Idx", "=", "-", "", ";"], "File": "ARMTargetTransformInfo72", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83392, "Length": 394, "Cover_Rate": 0.6459016393442623} {"Template_token": ["", "if", "(", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "||", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", "&&", "ValTy", "->", "getVectorElementType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "TargetTransformInfo", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ";"], "File": "ARMTargetTransformInfo72", "Func": "getVectorInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83395, "Length": 41, "Cover_Rate": 0.45555555555555555} {"Template_token": ["", "if", "(", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "||", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", "&&", "ValTy", "->", "getVectorElementType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "return", "", ";", "return", "TargetTransformInfo", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo72", "Func": "getVectorInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83396, "Length": 42, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "case", "Instruction", "::", "FMul", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "false", ";"], "ground_truth": ["case", "Instruction", "::", "Add", ":"], "File": "ARMTargetTransformInfo79", "Func": "useReductionIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83397, "Length": 43, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "TTIImpl", "::", "useReductionIntrinsic", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "ReductionFlags", "Flags", ")", "const", "{", "assert", "(", "isa", "<", "VectorType", ">", "(", "Ty", ")", "&&", "", ")", ";", "unsigned", "ScalarBits", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{"], "ground_truth": ["case", "Instruction", "::", "FAdd", ":"], "File": "ARMTargetTransformInfo79", "Func": "useReductionIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83398, "Length": 63, "Cover_Rate": 0.4883720930232558} {"Template_token": ["", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "", ")", "{", "static", "const", "TypeConversionCostTblEntry", "NEONVectorSelectTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "Entry", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "Entry", "->", "Cost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "return", "LT", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo85", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83400, "Length": 162, "Cover_Rate": 0.5510204081632653} {"Template_token": ["", "bool", "shouldExpandReduction", "(", "const", "IntrinsicInst", "*", "II", ")", "const", "{", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "return", "!", "II", "->", "getFastMathFlags", "(", ")", ".", "allowReassoc", "(", ")", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo8", "Func": "shouldExpandReduction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83401, "Length": 44, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "TTI", "(", "const", "BaseTargetMachine", "*", "TM", ")", ":", "ImmutablePass", "(", "ID", ")", ",", "TM", "(", "TM", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", ")", ")", ",", "TLI", "(", "TM", "->", "getTargetLowering", "(", ")", ")", "{", "initializeTTIPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo", "Func": "ARMTTI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83402, "Length": 47, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "TTI", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo", "Func": "createARMTargetTransformInfoPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83403, "Length": 8, "Cover_Rate": 0.4} {"Template_token": ["", "ImmutablePass", "*", "llvm", "::", "createTargetTransformInfoPass", "(", "const", "BaseTargetMachine", "*", "TM", ")", "{"], "ground_truth": ["return", "new", "TTI", "(", "TM", ")", ";"], "File": "ARMTargetTransformInfo", "Func": "createARMTargetTransformInfoPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83404, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "popTTIStack", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo", "Func": "finalizePass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83405, "Length": 5, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "virtual", "void", "finalizePass", "(", ")", "{"], "ground_truth": ["popTTIStack", "(", ")", ";"], "File": "ARMTargetTransformInfo", "Func": "finalizePass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83406, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "unsigned", "", "(", "Type", "*", "Ty", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMTargetTransformInfo", "Func": "getAddressComputationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83407, "Length": 12, "Cover_Rate": 0.8} {"Template_token": ["", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83409, "Length": 8, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83410, "Length": 8, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "", ",", "", ",", "", ",", "", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "ValTy", ")", ";", "int", "Idx", "=", "ConvertCostTableLookup", "<", "MVT", ">", "(", "NEONVectorSelectTbl", ",", "array_lengthof", "(", "NEONVectorSelectTbl", ")", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ";", "if", "(", "Idx", "!=", "-", "", ")", "return", "NEONVectorSelectTbl", "[", "Idx", "]", ".", "Cost", ";"], "ground_truth": ["std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "ValTy", ")", ";"], "File": "ARMTargetTransformInfo", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83412, "Length": 92, "Cover_Rate": 0.3006535947712418} {"Template_token": ["", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "else", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "else", "{"], "ground_truth": ["if", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "return", "", ";"], "File": "ARMTargetTransformInfo", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83413, "Length": 121, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "unsigned", "getMaximumUnrollFactor", "(", ")", "const", "{", "if", "(", "ST", "->", "isCortexA15", "(", ")", "||", "ST", "->", "isSwift", "(", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo", "Func": "getMaximumUnrollFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83414, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "ARMTargetTransformInfo", "Func": "getNumberOfRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83415, "Length": 14, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo", "Func": "getRegisterBitWidth", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83416, "Length": 15, "Cover_Rate": 0.46875} {"Template_token": ["", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Tp", ")", ";", "int", "Idx", "=", "CostTableLookup", "<", "MVT", ">", "(", "NEONShuffleTbl", ",", "array_lengthof", "(", "NEONShuffleTbl", ")", ",", "", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "==", "-", "", ")", "return", "TargetTransformInfo", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";"], "ground_truth": ["return", "LT", ".", "first", "*", "NEONShuffleTbl", "[", "Idx", "]", ".", "Cost", ";"], "File": "ARMTargetTransformInfo", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83417, "Length": 137, "Cover_Rate": 0.6116071428571429} {"Template_token": ["", "static", "const", "CostTblEntry", "<", "MVT", ">", "NEONShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Tp", ")", ";"], "ground_truth": ["int", "Idx", "=", "CostTableLookup", "<", "MVT", ">", "(", "NEONShuffleTbl", ",", "array_lengthof", "(", "NEONShuffleTbl", ")", ",", "", ",", "LT", ".", "second", ")", ";"], "File": "ARMTargetTransformInfo", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83418, "Length": 115, "Cover_Rate": 0.5133928571428571} {"Template_token": ["", "unsigned", "", "(", "unsigned", "Opcode", ",", "Type", "*", "ValTy", ",", "unsigned", "Index", ")", "const", "{", "if", "(", "ST", "->", "isSwift", "(", ")", "&&", "Opcode", "==", "Instruction", "::", "InsertElement", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")", "<=", "", ")", "return", "", ";", "return", "TargetTransformInfo", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo", "Func": "getVectorInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83420, "Length": 59, "Cover_Rate": 0.9672131147540983} {"Template_token": ["", "virtual", "void", "initializePass", "(", ")", "{"], "ground_truth": ["pushTTIStack", "(", "this", ")", ";"], "File": "ARMTargetTransformInfo", "Func": "initializePass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83422, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isFPVectorizationPotentiallyUnsafe", "(", ")", "{"], "ground_truth": ["return", "!", "ST", "->", "isTargetDarwin", "(", ")", ";"], "File": "ARMTargetTransformInfo", "Func": "isFPVectorizationPotentiallyUnsafe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83423, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "shouldBuildLookupTablesForConstant", "(", "Constant", "*", "C", ")", "const", "{", "if", "(", "ST", "->", "isROPI", "(", ")", "||", "ST", "->", "isRWPI", "(", ")", "||", "ST", "->", "isPIP", "(", ")", ")", "return", "!", "C", "->", "needsRelocation", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo", "Func": "shouldBuildLookupTablesForConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83425, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMToARMStub", "Func": "alignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83426, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "size_t", "ToStub", "::", "alignment", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "ARMToARMStub", "Func": "alignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83427, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "ToStub", "::", "ToStub", "(", "const", "uint32_t", "*", "pData", ",", "size_t", "pSize", ",", "const_fixup_iterator", "pBegin", ",", "const_fixup_iterator", "pEnd", ")", ":", "m_pData", "(", "pData", ")", ",", "m_Name", "(", "", ")", ",", "m_Size", "(", "pSize", ")", "{"], "ground_truth": ["for", "(", "const_fixup_iterator", "it", "=", "pBegin", ",", "ie", "=", "pEnd", ";", "it", "!=", "ie", ";", "++", "it", ")", "addFixup", "(", "*", "*", "it", ")", ";"], "File": "ARMToARMStub", "Func": "ARMToARMStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83428, "Length": 59, "Cover_Rate": 0.9833333333333333} {"Template_token": ["", "ToStub", "::", "ToStub", "(", "const", "uint32_t", "*", "pData", ",", "size_t", "pSize", ",", "const_fixup_iterator", "pBegin", ",", "const_fixup_iterator", "pEnd", ")", ":", "m_pData", "(", "pData", ")", ",", "m_Name", "(", "", ")", ",", "m_Size", "(", "pSize", ")", "{", "for", "(", "const_fixup_iterator", "it", "=", "pBegin", ",", "ie", "=", "pEnd", ";", "it", "!=", "ie", ";", "++", "it", ")", "addFixup", "(", "*", "*", "it", ")", ";"], "ground_truth": ["}"], "File": "ARMToARMStub", "Func": "ARMToARMStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83429, "Length": 60, "Cover_Rate": 1.0} {"Template_token": ["", "Stub", "*", "ToStub", "::", "doClone", "(", ")", "{", "return", "new", "ToStub", "(", "m_pData", ",", "m_Size", ",", "fixup_begin", "(", ")", ",", "fixup_end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMToARMStub", "Func": "doClone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83430, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "const", "uint8_t", "*", "ToStub", "::", "getContent", "(", ")", "const", "{", "return", "reinterpret_cast", "<", "const", "uint8_t", "*", ">", "(", "m_pData", ")", ";"], "ground_truth": ["}"], "File": "ARMToARMStub", "Func": "getContent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83433, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "case", "llvm", "::", "ELF", "::", "R__JUMP24", ":", "case", "llvm", "::", "ELF", "::", "R__PLT32", ":", "{", "uint64_t", "dest", "=", "pTargetSymValue", "+", "pReloc", ".", "addend", "(", ")", "+", "", ";", "int64_t", "branch_offset", "=", "static_cast", "<", "int64_t", ">", "(", "dest", ")", "-", "pSource", ";"], "ground_truth": ["if", "(", "(", "branch_offset", ">", "GNULDBackend", "::", "_MAX_FWD_BRANCH_OFFSET", ")", "||", "(", "branch_offset", "<", "GNULDBackend", "::", "_MAX_BWD_BRANCH_OFFSET", ")", ")", "{"], "File": "ARMToARMStub", "Func": "isMyDuty", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83434, "Length": 60, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "const", "std", "::", "string", "&", "ToStub", "::", "name", "(", ")", "const", "{"], "ground_truth": ["return", "m_Name", ";"], "File": "ARMToARMStub", "Func": "name", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83435, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "ToStub", "::", "~", "ToStub", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMToARMStub", "Func": "~ARMToARMStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83438, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "ToStub", "::", "~", "ToStub", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMToARMStub", "Func": "~ARMToARMStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83439, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "ARMToTHMStub", "Func": "alignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83440, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "for", "(", "const_fixup_iterator", "it", "=", "pBegin", ",", "ie", "=", "pEnd", ";", "it", "!=", "ie", ";", "++", "it", ")", "addFixup", "(", "*", "*", "it", ")", ";"], "ground_truth": ["}"], "File": "ARMToTHMStub", "Func": "ARMToTHMStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83441, "Length": 26, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "Stub", "*", "ToTHMStub", "::", "doClone", "(", ")", "{"], "ground_truth": ["return", "new", "ToTHMStub", "(", "m_pData", ",", "m_Size", ",", "fixup_begin", "(", ")", ",", "fixup_end", "(", ")", ")", ";"], "File": "ARMToTHMStub", "Func": "doClone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83443, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "if", "(", "(", "pTargetSymValue", "&", "", ")", "!=", "", ")", "{", "switch", "(", "pReloc", ".", "type", "(", ")", ")", "{", "case", "llvm", "::", "ELF", "::", "R__CALL", ":", "{", "uint64_t", "dest", "=", "pTargetSymValue", "+", "pReloc", ".", "addend", "(", ")", "+", "", ";", "int64_t", "branch_offset", "=", "static_cast", "<", "int64_t", ">", "(", "dest", ")", "-", "pSource", ";", "if", "(", "(", "branch_offset", ">", "GNULDBackend", "::", "_MAX_FWD_BRANCH_OFFSET", ")", "||", "(", "branch_offset", "<", "GNULDBackend", "::", "_MAX_BWD_BRANCH_OFFSET", ")", ")", "{", "result", "=", "true", ";", "break", ";", "}", "break", ";", "}", "case", "llvm", "::", "ELF", "::", "R__PC24", ":", "case", "llvm", "::", "ELF", "::", "R__JUMP24", ":", "case", "llvm", "::", "ELF", "::", "R__PLT32", ":", "{", "result", "=", "true", ";", "break", ";", "}"], "ground_truth": ["default", ":"], "File": "ARMToTHMStub", "Func": "isMyDuty", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83447, "Length": 114, "Cover_Rate": 0.7808219178082192} {"Template_token": ["", "const", "std", "::", "string", "&", "ToTHMStub", "::", "name", "(", ")", "const", "{", "return", "m_Name", ";"], "ground_truth": ["}"], "File": "ARMToTHMStub", "Func": "name", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83448, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "size_t", "ToTHMStub", "::", "size", "(", ")", "const", "{", "return", "m_Size", ";"], "ground_truth": ["}"], "File": "ARMToTHMStub", "Func": "size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83450, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "ToTHMStub", "::", "~", "ToTHMStub", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMToTHMStub", "Func": "~ARMToTHMStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83451, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "ToTHMStub", "::", "~", "ToTHMStub", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMToTHMStub", "Func": "~ARMToTHMStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83452, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "EmitByte", "(", "uint8_t", "elem", ")", "{"], "ground_truth": ["Vec", "[", "Pos", "]", "=", "elem", ";"], "File": "ARMUnwindOpAsm (2)", "Func": "EmitByte", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83453, "Length": 14, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "Pos", "=", "(", "(", "(", "Pos", "^", "", ")", "+", "", ")", "^", "", ")", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm (2)", "Func": "EmitByte", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83454, "Length": 17, "Cover_Rate": 0.5483870967741935} {"Template_token": ["", "void", "EmitPersonalityIndex", "(", "unsigned", "PI", ")", "{", "assert", "(", "PI", "<", "", "::", "NUM_PERSONALITY_INDEX", "&&", "", ")", ";"], "ground_truth": ["EmitByte", "(", "", "::", "EHT_COMPACT", "|", "PI", ")", ";"], "File": "ARMUnwindOpAsm (2)", "Func": "EmitPersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83455, "Length": 27, "Cover_Rate": 0.84375} {"Template_token": ["", "assert", "(", "PI", "<", "", "::", "NUM_PERSONALITY_INDEX", "&&", "", ")", ";"], "ground_truth": ["EmitByte", "(", "", "::", "EHT_COMPACT", "|", "PI", ")", ";"], "File": "ARMUnwindOpAsm (2)", "Func": "EmitPersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83456, "Length": 20, "Cover_Rate": 0.625} {"Template_token": ["", "EmitInt8", "(", "", "::", "UNWIND_OPCODE_POP_REG_RANGE_R4_R14", "|", "Range", ")", ";", "RegSave", "&=", "", ";", "}", "}", "if", "(", "(", "RegSave", "&", "", ")", "!=", "", ")", "EmitInt16", "(", "", "::", "UNWIND_OPCODE_POP_REG_MASK_R4", "|", "(", "RegSave", ">>", "", ")", ")", ";", "if", "(", "(", "RegSave", "&", "", ")", "!=", "", ")", "EmitInt16", "(", "", "::", "UNWIND_OPCODE_POP_REG_MASK", "|", "(", "RegSave", "&", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm (2)", "Func": "EmitRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83457, "Length": 62, "Cover_Rate": 0.3668639053254438} {"Template_token": ["", "EmitInt8", "(", "", "::", "UNWIND_OPCODE_SET_VSP", "|", "Reg", ")", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm (2)", "Func": "EmitSetSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83458, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "EmitByte", "(", "static_cast", "<", "uint8_t", ">", "(", "SizeInWords", "-", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm (2)", "Func": "EmitSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83460, "Length": 14, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "uint8_t", "Buff", "[", "", "]", ";", "Buff", "[", "", "]", "=", "", "::", "UNWIND_OPCODE_INC_VSP_ULEB128", ";", "size_t", "ULEBSize", "=", "encodeULEB128", "(", "(", "Offset", "-", "", ")", ">>", "", ",", "Buff", "+", "", ")", ";", "EmitBytes", "(", "Buff", ",", "ULEBSize", "+", "", ")", ";", "}", "else", "if", "(", "Offset", ">", "", ")", "{", "if", "(", "Offset", ">", "", ")", "{", "EmitInt8", "(", "", "::", "UNWIND_OPCODE_INC_VSP", "|", "", ")", ";", "Offset", "-=", "", ";", "}", "EmitInt8", "(", "", "::", "UNWIND_OPCODE_INC_VSP", "|", "static_cast", "<", "uint8_t", ">", "(", "(", "Offset", "-", "", ")", ">>", "", ")", ")", ";", "}", "else", "if", "(", "Offset", "<", "", ")", "{", "while", "(", "Offset", "<", "-", "", ")", "{"], "ground_truth": ["EmitInt8", "(", "", "::", "UNWIND_OPCODE_DEC_VSP", "|", "", ")", ";"], "File": "ARMUnwindOpAsm (2)", "Func": "EmitSPOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83461, "Length": 119, "Cover_Rate": 0.6761363636363636} {"Template_token": ["", "if", "(", "Offset", ">", "", ")", "{", "EmitInt8", "(", "", "::", "UNWIND_OPCODE_INC_VSP", "|", "", ")", ";", "Offset", "-=", "", ";", "}", "EmitInt8", "(", "", "::", "UNWIND_OPCODE_INC_VSP", "|", "static_cast", "<", "uint8_t", ">", "(", "(", "Offset", "-", "", ")", ">>", "", ")", ")", ";", "}", "else", "if", "(", "Offset", "<", "", ")", "{", "while", "(", "Offset", "<", "-", "", ")", "{", "EmitInt8", "(", "", "::", "UNWIND_OPCODE_DEC_VSP", "|", "", ")", ";", "Offset", "+=", "", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm (2)", "Func": "EmitSPOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83462, "Length": 73, "Cover_Rate": 0.4147727272727273} {"Template_token": ["", "int", "Opcode", "=", "RangeLSB", ">=", "", "?", "", "::", "UNWIND_OPCODE_POP_VFP_REG_RANGE_FSTMFDD_D16", ":", "", "::", "UNWIND_OPCODE_POP_VFP_REG_RANGE_FSTMFDD", ";"], "ground_truth": ["EmitInt16", "(", "Opcode", "|", "(", "(", "RangeLSB", "%", "", ")", "<<", "", ")", "|", "(", "RangeLen", "-", "", ")", ")", ";"], "File": "ARMUnwindOpAsm (2)", "Func": "EmitVFPRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83463, "Length": 36, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "auto", "RangeMSB", "=", "", "-", "countLeadingZeros", "(", "Regs", ")", ";", "auto", "RangeLen", "=", "countLeadingOnes", "(", "Regs", "<<", "(", "", "-", "RangeMSB", ")", ")", ";", "auto", "RangeLSB", "=", "RangeMSB", "-", "RangeLen", ";", "int", "Opcode", "=", "RangeLSB", ">=", "", "?", "", "::", "UNWIND_OPCODE_POP_VFP_REG_RANGE_FSTMFDD_D16", ":", "", "::", "UNWIND_OPCODE_POP_VFP_REG_RANGE_FSTMFDD", ";"], "ground_truth": ["EmitInt16", "(", "Opcode", "|", "(", "(", "RangeLSB", "%", "", ")", "<<", "", ")", "|", "(", "RangeLen", "-", "", ")", ")", ";"], "File": "ARMUnwindOpAsm (2)", "Func": "EmitVFPRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83464, "Length": 67, "Cover_Rate": 0.5877192982456141} {"Template_token": ["", "void", "FillFinishOpcode", "(", ")", "{", "while", "(", "Pos", "<", "Vec", ".", "size", "(", ")", ")", "EmitByte", "(", "", "::", "UNWIND_OPCODE_FINISH", ")", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm (2)", "Func": "FillFinishOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83465, "Length": 23, "Cover_Rate": 0.92} {"Template_token": ["", "while", "(", "Pos", "<", "Vec", ".", "size", "(", ")", ")", "EmitByte", "(", "", "::", "UNWIND_OPCODE_FINISH", ")", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm (2)", "Func": "FillFinishOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83466, "Length": 18, "Cover_Rate": 0.72} {"Template_token": ["", "PersonalityIndex", "=", "", "::", "NUM_PERSONALITY_INDEX", ";", "size_t", "TotalSize", "=", "Ops", ".", "size", "(", ")", "+", "", ";", "size_t", "RoundUpSize", "=", "(", "TotalSize", "+", "", ")", "/", "", "*", "", ";", "Result", ".", "resize", "(", "RoundUpSize", ")", ";", "OpStreamer", ".", "EmitSize", "(", "RoundUpSize", ")", ";", "}", "else", "{", "if", "(", "PersonalityIndex", "==", "", "::", "NUM_PERSONALITY_INDEX", ")", "PersonalityIndex", "=", "(", "Ops", ".", "size", "(", ")", "<=", "", ")", "?", "", "::", "AEABI_UNWIND_CPP_PR0", ":", "", "::", "AEABI_UNWIND_CPP_PR1", ";"], "ground_truth": ["if", "(", "PersonalityIndex", "==", "", "::", "AEABI_UNWIND_CPP_PR0", ")", "{"], "File": "ARMUnwindOpAsm (2)", "Func": "Finalize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83467, "Length": 84, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "UnwindOpcodeStreamer", "(", "SmallVectorImpl", "<", "uint8_t", ">", "&", "V", ")", ":", "Vec", "(", "V", ")", "{"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm (2)", "Func": "UnwindOpcodeStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83468, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "UnwindOpcodeStreamer", "(", "SmallVectorImpl", "<", "uint8_t", ">", "&", "V", ")", ":", "Vec", "(", "V", ")", "{"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm (2)", "Func": "UnwindOpcodeStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83469, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "OpBegins", ".", "push_back", "(", "", ")", ";"], "ground_truth": ["HasPersonality", "=", "false", ";"], "File": "ARMUnwindOpAsm15", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83470, "Length": 11, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "Ops", ".", "clear", "(", ")", ";", "OpBegins", ".", "clear", "(", ")", ";", "OpBegins", ".", "push_back", "(", "", ")", ";", "HasPersonality", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm15", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83471, "Length": 24, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "HasPersonality", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm15", "Func": "setPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83472, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "OpBegins", ".", "push_back", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm15", "Func": "UnwindOpcodeAssembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83474, "Length": 8, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "Offset", ">", "", ")", "{", "uint8_t", "Buff", "[", "", "]", ";", "Buff", "[", "", "]", "=", "", "::", "UNWIND_OPCODE_INC_VSP_ULEB128", ";", "size_t", "ULEBSize", "=", "encodeULEB128", "(", "(", "Offset", "-", "", ")", ">>", "", ",", "Buff", "+", "", ")", ";", "emitBytes", "(", "Buff", ",", "ULEBSize", "+", "", ")", ";", "}", "else", "if", "(", "Offset", ">", "", ")", "{", "if", "(", "Offset", ">", "", ")", "{", "EmitInt8", "(", "", "::", "UNWIND_OPCODE_INC_VSP", "|", "", ")", ";", "Offset", "-=", "", ";", "}", "EmitInt8", "(", "", "::", "UNWIND_OPCODE_INC_VSP", "|", "static_cast", "<", "uint8_t", ">", "(", "(", "Offset", "-", "", ")", ">>", "", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Offset", "<", "", ")", "{"], "File": "ARMUnwindOpAsm5", "Func": "EmitSPOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83475, "Length": 109, "Cover_Rate": 0.6193181818181818} {"Template_token": ["", "uint32_t", "UnmaskedReg", "=", "RegSave", "&", "", "&", "(", "~", "Mask", ")", ";", "if", "(", "UnmaskedReg", "==", "", ")", "{", "EmitInt8", "(", "", "::", "UNWIND_OPCODE_POP_REG_RANGE_R4", "|", "Range", ")", ";", "RegSave", "&=", "", ";", "}", "else", "if", "(", "UnmaskedReg", "==", "(", "", "<<", "", ")", ")", "{", "EmitInt8", "(", "", "::", "UNWIND_OPCODE_POP_REG_RANGE_R4_R14", "|", "Range", ")", ";", "RegSave", "&=", "", ";", "}", "}"], "ground_truth": ["if", "(", "(", "RegSave", "&", "", ")", "!=", "", ")", "EmitInt16", "(", "", "::", "UNWIND_OPCODE_POP_REG_MASK_R4", "|", "(", "RegSave", ">>", "", ")", ")", ";"], "File": "ARMUnwindOpAsm7", "Func": "EmitRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83477, "Length": 83, "Cover_Rate": 0.4129353233830846} {"Template_token": ["", "--", "i", ";", "Bit", ">>=", "", ";", "while", "(", "i", ">", "", "&&", "(", "VFPRegSave", "&", "Bit", ")", ")", "{", "--", "i", ";", "++", "Range", ";", "Bit", ">>=", "", ";", "}", "EmitInt16", "(", "", "::", "UNWIND_OPCODE_POP_VFP_REG_RANGE_FSTMFDD_D16", "|", "(", "(", "i", "-", "", ")", "<<", "", ")", "|", "Range", ")", ";", "}", "while", "(", "i", ">", "", ")", "{", "uint32_t", "Bit", "=", "", "<<", "(", "i", "-", "", ")", ";", "if", "(", "(", "VFPRegSave", "&", "Bit", ")", "==", "", ")", "{", "--", "i", ";", "continue", ";", "}"], "ground_truth": ["uint32_t", "Range", "=", "", ";"], "File": "ARMUnwindOpAsm7", "Func": "EmitVFPRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83478, "Length": 91, "Cover_Rate": 0.4619289340101523} {"Template_token": ["", "Vec", "[", "Pos", "]", "=", "elem", ";"], "ground_truth": ["Pos", "=", "(", "(", "(", "Pos", "^", "", ")", "+", "", ")", "^", "", ")", ";"], "File": "ARMUnwindOpAsm", "Func": "EmitByte", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83479, "Length": 23, "Cover_Rate": 0.71875} {"Template_token": ["", "Pos", "=", "(", "(", "(", "Pos", "^", "", ")", "+", "", ")", "^", "", ")", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm", "Func": "EmitByte", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83480, "Length": 17, "Cover_Rate": 0.53125} {"Template_token": ["", "OpBegins", ".", "push_back", "(", "OpBegins", ".", "back", "(", ")", "+", "Size", ")", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm", "Func": "EmitBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83481, "Length": 14, "Cover_Rate": 0.32558139534883723} {"Template_token": ["", "OpBegins", ".", "push_back", "(", "OpBegins", ".", "back", "(", ")", "+", "", ")", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm", "Func": "EmitInt16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83482, "Length": 14, "Cover_Rate": 0.32558139534883723} {"Template_token": ["", "OpBegins", ".", "push_back", "(", "OpBegins", ".", "back", "(", ")", "+", "", ")", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm", "Func": "EmitInt16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83483, "Length": 14, "Cover_Rate": 0.32558139534883723} {"Template_token": ["", "inline", "void", "EmitPersonalityIndex", "(", "unsigned", "PI", ")", "{", "assert", "(", "PI", "<", "", "::", "NUM_PERSONALITY_INDEX", "&&", "", ")", ";"], "ground_truth": ["EmitByte", "(", "", "::", "EHT_COMPACT", "|", "PI", ")", ";"], "File": "ARMUnwindOpAsm", "Func": "EmitPersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83486, "Length": 28, "Cover_Rate": 0.8484848484848485} {"Template_token": ["", "EmitByte", "(", "", "::", "EHT_COMPACT", "|", "PI", ")", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm", "Func": "EmitPersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83487, "Length": 10, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "OpBegins", ".", "push_back", "(", "OpBegins", ".", "back", "(", ")", "+", "Opcodes", ".", "size", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm", "Func": "EmitRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83488, "Length": 18, "Cover_Rate": 0.33962264150943394} {"Template_token": ["", "Ops", ".", "insert", "(", "Ops", ".", "end", "(", ")", ",", "Opcodes", ".", "begin", "(", ")", ",", "Opcodes", ".", "end", "(", ")", ")", ";"], "ground_truth": ["OpBegins", ".", "push_back", "(", "OpBegins", ".", "back", "(", ")", "+", "Opcodes", ".", "size", "(", ")", ")", ";"], "File": "ARMUnwindOpAsm", "Func": "EmitRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83489, "Length": 40, "Cover_Rate": 0.7547169811320755} {"Template_token": ["", "size_t", "SizeInWords", "=", "(", "Size", "+", "", ")", "/", "", ";", "assert", "(", "SizeInWords", "<=", "", "&&", "", ")", ";"], "ground_truth": ["EmitByte", "(", "static_cast", "<", "uint8_t", ">", "(", "SizeInWords", "-", "", ")", ")", ";"], "File": "ARMUnwindOpAsm", "Func": "EmitSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83490, "Length": 33, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "inline", "void", "FillFinishOpcode", "(", ")", "{"], "ground_truth": ["while", "(", "Pos", "<", "Vec", ".", "size", "(", ")", ")", "EmitByte", "(", "", "::", "UNWIND_OPCODE_FINISH", ")", ";"], "File": "ARMUnwindOpAsm", "Func": "FillFinishOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83492, "Length": 23, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "OpBegins", ".", "clear", "(", ")", ";", "OpBegins", ".", "push_back", "(", "", ")", ";", "HasPersonality", "=", "", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83494, "Length": 18, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "void", "setPersonality", "(", "const", "MCSymbol", "*", "Per", ")", "{", "HasPersonality", "=", "", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm", "Func": "setPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83495, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "HasPersonality", "=", "", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm", "Func": "setPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83496, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "OpBegins", ".", "push_back", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm", "Func": "UnwindOpcodeAssembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83497, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "UnwindOpcodeAssembler", "(", ")", ":", "HasPersonality", "(", "", ")", "{"], "ground_truth": ["OpBegins", ".", "push_back", "(", "", ")", ";"], "File": "ARMUnwindOpAsm", "Func": "UnwindOpcodeAssembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83498, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "UnwindOpcodeStreamer", "(", "SmallVectorImpl", "<", "uint8_t", ">", "&", "V", ")", ":", "Vec", "(", "V", ")", ",", "Pos", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm", "Func": "UnwindOpcodeStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83499, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "UnwindOpcodeStreamer", "(", "SmallVectorImpl", "<", "uint8_t", ">", "&", "V", ")", ":", "Vec", "(", "V", ")", ",", "Pos", "(", "", ")", "{"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm", "Func": "UnwindOpcodeStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83500, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "getMachine", "(", ")", "==", "COFF", "::", "IMAGE_FILE_MACHINE_NT", "&&", "", ")", ";", "MCSymbolRefExpr", "::", "VariantKind", "Modifier", "=", "Target", ".", "isAbsolute", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "Target", ".", "getSymA", "(", ")", "->", "getKind", "(", ")", ";", "switch", "(", "static_cast", "<", "unsigned", ">", "(", "Fixup", ".", "getKind", "(", ")", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ":", "return", "COFF", "::", "IMAGE_REL__ADDR32NB", ";", "case", "MCSymbolRefExpr", "::", "VK_SECREL", ":"], "ground_truth": ["return", "COFF", "::", "IMAGE_REL__SECREL", ";"], "File": "ARMWinCOFFObjectWriter13", "Func": "getRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83501, "Length": 88, "Cover_Rate": 0.5057471264367817} {"Template_token": ["", "MCSymbolRefExpr", "::", "VariantKind", "Modifier", "=", "Target", ".", "isAbsolute", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "Target", ".", "getSymA", "(", ")", "->", "getKind", "(", ")", ";", "switch", "(", "static_cast", "<", "unsigned", ">", "(", "Fixup", ".", "getKind", "(", ")", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ":", "return", "COFF", "::", "IMAGE_REL__ADDR32NB", ";", "case", "MCSymbolRefExpr", "::", "VK_SECREL", ":", "return", "COFF", "::", "IMAGE_REL__SECREL", ";", "default", ":", "return", "COFF", "::", "IMAGE_REL__ADDR32", ";", "}", "case", "FK_SecRel_4", ":", "return", "COFF", "::", "IMAGE_REL__SECREL", ";", "case", "", ":", "return", "COFF", "::", "IMAGE_REL__BRANCH20T", ";", "case", "", ":", "return", "COFF", "::", "IMAGE_REL__BRANCH24T", ";", "case", "", ":", "case", "", ":", "return", "COFF", "::", "IMAGE_REL__BLX23T", ";", "case", "", ":", "return", "COFF", "::", "IMAGE_REL__MOV32T", ";", "case", "", ":"], "ground_truth": ["llvm_unreachable", "(", "", "", ")", ";"], "File": "ARMWinCOFFObjectWriter15", "Func": "getRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83502, "Length": 135, "Cover_Rate": 0.7417582417582418} {"Template_token": ["", "WinCOFFObjectWriter", "(", ")", ":", "MCWinCOFFObjectTargetWriter", "(", "COFF", "::", "IMAGE_FILE_MACHINE_NT", ")", "{"], "ground_truth": ["}"], "File": "ARMWinCOFFObjectWriter18", "Func": "ARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83503, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "WinCOFFObjectWriter", "(", ")", ":", "MCWinCOFFObjectTargetWriter", "(", "COFF", "::", "IMAGE_FILE_MACHINE_NT", ")", "{"], "ground_truth": ["}"], "File": "ARMWinCOFFObjectWriter18", "Func": "ARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83504, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "COFF", "::", "IMAGE_REL__SECREL", ";", "default", ":", "return", "COFF", "::", "IMAGE_REL__ADDR32", ";", "}", "case", "FK_PCRel_4", ":", "return", "COFF", "::", "IMAGE_REL__REL32", ";", "case", "FK_SecRel_2", ":", "return", "COFF", "::", "IMAGE_REL__SECTION", ";", "case", "FK_SecRel_4", ":", "return", "COFF", "::", "IMAGE_REL__SECREL", ";", "case", "", ":", "return", "COFF", "::", "IMAGE_REL__BRANCH20T", ";", "case", "", ":", "case", "", ":", "return", "COFF", "::", "IMAGE_REL__BRANCH24T", ";", "case", "", ":", "return", "COFF", "::", "IMAGE_REL__BLX23T", ";", "case", "", ":", "case", "", ":", "return", "COFF", "::", "IMAGE_REL__MOV32T", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFObjectWriter18", "Func": "getRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83507, "Length": 76, "Cover_Rate": 0.3064516129032258} {"Template_token": ["", "MCObjectWriter", "*", "createWinCOFFObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "bool", "Is64Bit", ")", "{", "MCWinCOFFObjectTargetWriter", "*", "MOTW", "=", "new", "WinCOFFObjectWriter", "(", "Is64Bit", ")", ";", "return", "createWinCOFFObjectWriter", "(", "MOTW", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFObjectWriter1", "Func": "createARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83508, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "MCObjectWriter", "*", "createWinCOFFObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "bool", "Is64Bit", ")", "{"], "ground_truth": ["MCWinCOFFObjectTargetWriter", "*", "MOTW", "=", "new", "WinCOFFObjectWriter", "(", "Is64Bit", ")", ";"], "File": "ARMWinCOFFObjectWriter1", "Func": "createARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83509, "Length": 22, "Cover_Rate": 0.7096774193548387} {"Template_token": ["", "~", "WinCOFFObjectWriter", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMWinCOFFObjectWriter1", "Func": "~ARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83510, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "~", "WinCOFFObjectWriter", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMWinCOFFObjectWriter1", "Func": "~ARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83511, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "createWinCOFFObjectWriter", "(", "bool", "Is64Bit", ")", "{", "return", "llvm", "::", "make_unique", "<", "WinCOFFObjectWriter", ">", "(", "Is64Bit", ")", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFObjectWriter2", "Func": "createARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83514, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "createWinCOFFObjectWriter", "(", "bool", "Is64Bit", ")", "{"], "ground_truth": ["return", "llvm", "::", "make_unique", "<", "WinCOFFObjectWriter", ">", "(", "Is64Bit", ")", ";"], "File": "ARMWinCOFFObjectWriter2", "Func": "createARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83515, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ":", "return", "COFF", "::", "IMAGE_REL__ADDR32NB", ";", "case", "MCSymbolRefExpr", "::", "VK_SECREL", ":", "return", "COFF", "::", "IMAGE_REL__SECREL", ";", "default", ":", "return", "COFF", "::", "IMAGE_REL__ADDR32", ";", "}", "case", "FK_SecRel_2", ":", "return", "COFF", "::", "IMAGE_REL__SECTION", ";", "case", "FK_SecRel_4", ":", "return", "COFF", "::", "IMAGE_REL__SECREL", ";", "case", "", ":", "return", "COFF", "::", "IMAGE_REL__BRANCH20T", ";", "case", "", ":", "return", "COFF", "::", "IMAGE_REL__BRANCH24T", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "COFF", "::", "IMAGE_REL__BLX23T", ";"], "File": "ARMWinCOFFObjectWriter2", "Func": "getRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83516, "Length": 76, "Cover_Rate": 0.3486238532110092} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "createWinCOFFObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "bool", "Is64Bit", ")", "{", "auto", "MOTW", "=", "llvm", "::", "make_unique", "<", "WinCOFFObjectWriter", ">", "(", "Is64Bit", ")", ";", "return", "createWinCOFFObjectWriter", "(", "std", "::", "move", "(", "MOTW", ")", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFObjectWriter5", "Func": "createARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83517, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "WinCOFFObjectWriter", "(", "bool", "Is64Bit", ")", ":", "MCWinCOFFObjectTargetWriter", "(", "COFF", "::", "IMAGE_FILE_MACHINE_NT", ")", "{"], "ground_truth": ["assert", "(", "!", "Is64Bit", "&&", "", ")", ";"], "File": "ARMWinCOFFObjectWriter", "Func": "ARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83519, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "assert", "(", "!", "Is64Bit", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFObjectWriter", "Func": "ARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83520, "Length": 9, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "MCWinCOFFObjectTargetWriter", "*", "MOTW", "=", "new", "WinCOFFObjectWriter", "(", "Is64Bit", ")", ";"], "ground_truth": ["return", "createWinCOFFObjectWriter", "(", "MOTW", ",", "OS", ")", ";"], "File": "ARMWinCOFFObjectWriter", "Func": "createARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83521, "Length": 18, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "MCWinCOFFObjectTargetWriter", "*", "MOTW", "=", "new", "WinCOFFObjectWriter", "(", "Is64Bit", ")", ";", "return", "createWinCOFFObjectWriter", "(", "MOTW", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFObjectWriter", "Func": "createARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83522, "Length": 19, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ":", "return", "COFF", "::", "IMAGE_REL__ADDR32NB", ";", "case", "MCSymbolRefExpr", "::", "VK_SECREL", ":", "return", "COFF", "::", "IMAGE_REL__SECREL", ";", "default", ":", "return", "COFF", "::", "IMAGE_REL__ADDR32", ";", "}", "case", "FK_SecRel_2", ":", "return", "COFF", "::", "IMAGE_REL__SECTION", ";", "case", "FK_SecRel_4", ":", "return", "COFF", "::", "IMAGE_REL__SECREL", ";", "case", "", ":", "return", "COFF", "::", "IMAGE_REL__BRANCH20T", ";", "case", "", ":", "return", "COFF", "::", "IMAGE_REL__BRANCH24T", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMWinCOFFObjectWriter", "Func": "getRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83523, "Length": 74, "Cover_Rate": 0.40217391304347827} {"Template_token": ["", "bool", "WinCOFFObjectWriter", "::", "recordRelocation", "(", "const", "MCFixup", "&", "Fixup", ")", "const", "{", "return", "static_cast", "<", "unsigned", ">", "(", "Fixup", ".", "getKind", "(", ")", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFObjectWriter", "Func": "recordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83524, "Length": 28, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "return", "static_cast", "<", "unsigned", ">", "(", "Fixup", ".", "getKind", "(", ")", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFObjectWriter", "Func": "recordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83525, "Length": 16, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "virtual", "~", "WinCOFFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMWinCOFFObjectWriter", "Func": "~ARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83526, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "~", "WinCOFFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMWinCOFFObjectWriter", "Func": "~ARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83527, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "MCStreamer", "*", "llvm", "::", "createWinCOFFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ")", "{"], "ground_truth": ["return", "new", "WinCOFFStreamer", "(", "Context", ",", "MAB", ",", "*", "Emitter", ",", "OS", ")", ";"], "File": "ARMWinCOFFStreamer11", "Func": "createARMWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83529, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "EmitFrames", "(", "nullptr", ")", ";"], "ground_truth": ["MCWinCOFFStreamer", "::", "FinishImpl", "(", ")", ";"], "File": "ARMWinCOFFStreamer12", "Func": "FinishImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83530, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "EmitFrames", "(", "nullptr", ")", ";"], "ground_truth": ["MCWinCOFFStreamer", "::", "FinishImpl", "(", ")", ";"], "File": "ARMWinCOFFStreamer12", "Func": "FinishImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83531, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "WinCOFFStreamer", "(", "MCContext", "&", "C", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "AB", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "CE", ",", "raw_pwrite_stream", "&", "OS", ")", ":", "MCWinCOFFStreamer", "(", "C", ",", "std", "::", "move", "(", "AB", ")", ",", "std", "::", "move", "(", "CE", ")", ",", "OS", ")", "{"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer14", "Func": "ARMWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83532, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "WinCOFFStreamer", "(", "MCContext", "&", "C", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "AB", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "CE", ",", "raw_pwrite_stream", "&", "OS", ")", ":", "MCWinCOFFStreamer", "(", "C", ",", "std", "::", "move", "(", "AB", ")", ",", "std", "::", "move", "(", "CE", ")", ",", "OS", ")", "{"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer14", "Func": "ARMWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83533, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "*", "S", "=", "new", "WinCOFFStreamer", "(", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "Emitter", ")", ",", "OS", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setIncrementalLinkerCompatible", "(", "IncrementalLinkerCompatible", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer14", "Func": "createARMWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83534, "Length": 41, "Cover_Rate": 0.5125} {"Template_token": ["", "WinCOFFStreamer", "(", "MCContext", "&", "C", ",", "MCAsmBackend", "&", "AB", ",", "MCCodeEmitter", "&", "CE", ",", "raw_pwrite_stream", "&", "OS", ")", ":", "MCWinCOFFStreamer", "(", "C", ",", "AB", ",", "CE", ",", "OS", ")", "{"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer1", "Func": "ARMWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83535, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "WinCOFFStreamer", "(", "MCContext", "&", "C", ",", "MCAsmBackend", "&", "AB", ",", "MCCodeEmitter", "&", "CE", ",", "raw_pwrite_stream", "&", "OS", ")", ":", "MCWinCOFFStreamer", "(", "C", ",", "AB", ",", "CE", ",", "OS", ")", "{"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer1", "Func": "ARMWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83536, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "*", "S", "=", "new", "WinCOFFStreamer", "(", "Context", ",", "MAB", ",", "*", "Emitter", ",", "OS", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setIncrementalLinkerCompatible", "(", "IncrementalLinkerCompatible", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer1", "Func": "createARMWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83537, "Length": 32, "Cover_Rate": 0.5245901639344263} {"Template_token": ["", "switch", "(", "Flag", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCAF_SyntaxUnified", ":"], "ground_truth": ["case", "MCAF_Code16", ":"], "File": "ARMWinCOFFStreamer1", "Func": "EmitAssemblerFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83538, "Length": 18, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "getAssembler", "(", ")", ".", "setIsThumbFunc", "(", "Symbol", ")", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer1", "Func": "EmitThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83539, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "TargetWinCOFFStreamer", "(", "llvm", "::", "MCStreamer", "&", "S", ")", ":", "TargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer5", "Func": "ARMTargetWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83541, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "TargetWinCOFFStreamer", "(", "llvm", "::", "MCStreamer", "&", "S", ")", ":", "TargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer5", "Func": "ARMTargetWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83542, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Op", "=", "Win64EH", "::", "UOP_AllocSmall", ";", "if", "(", "!", "Wide", ")", "{", "if", "(", "Size", "/", "", ">", "", ")", "Op", "=", "Win64EH", "::", "UOP_AllocHuge", ";", "else", "if", "(", "Size", "/", "", ">", "", ")", "Op", "=", "Win64EH", "::", "UOP_AllocLarge", ";", "}", "else", "{", "Op", "=", "Win64EH", "::", "UOP_WideAllocMedium", ";"], "ground_truth": ["if", "(", "Size", "/", "", ">", "", ")", "Op", "=", "Win64EH", "::", "UOP_WideAllocHuge", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFIAllocStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83545, "Length": 65, "Cover_Rate": 0.625} {"Template_token": ["", "unsigned", "Op", "=", "Win64EH", "::", "UOP_AllocSmall", ";", "if", "(", "!", "Wide", ")", "{", "if", "(", "Size", "/", "", ">", "", ")", "Op", "=", "Win64EH", "::", "UOP_AllocHuge", ";", "else", "if", "(", "Size", "/", "", ">", "", ")", "Op", "=", "Win64EH", "::", "UOP_AllocLarge", ";", "}", "else", "{", "Op", "=", "Win64EH", "::", "UOP_WideAllocMedium", ";", "if", "(", "Size", "/", "", ">", "", ")", "Op", "=", "Win64EH", "::", "UOP_WideAllocHuge", ";", "else", "if", "(", "Size", "/", "", ">", "", ")", "Op", "=", "Win64EH", "::", "UOP_WideAllocLarge", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFIAllocStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83546, "Length": 81, "Cover_Rate": 0.7788461538461539} {"Template_token": ["", "std", "::", "vector", "<", "WinEH", "::", "Instruction", ">", "&", "Epilog", "=", "CurFrame", "->", "EpilogMap", "[", "CurrentEpilog", "]", ".", "Instructions", ";", "unsigned", "UnwindCode", "=", "Win64EH", "::", "UOP_End", ";", "if", "(", "!", "Epilog", ".", "empty", "(", ")", ")", "{", "WinEH", "::", "Instruction", "EndInstr", "=", "Epilog", ".", "back", "(", ")", ";", "if", "(", "EndInstr", ".", "Operation", "==", "Win64EH", "::", "UOP_Nop", ")", "{", "UnwindCode", "=", "Win64EH", "::", "UOP_EndNop", ";", "Epilog", ".", "pop_back", "(", ")", ";", "}", "else", "if", "(", "EndInstr", ".", "Operation", "==", "Win64EH", "::", "UOP_WideNop", ")", "{"], "ground_truth": ["UnwindCode", "=", "Win64EH", "::", "UOP_WideEndNop", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFIEpilogEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83549, "Length": 90, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "auto", "&", "S", "=", "getStreamer", "(", ")", ";", "WinEH", "::", "FrameInfo", "*", "CurFrame", "=", "S", ".", "EnsureValidWinFrameInfo", "(", "SMLoc", "(", ")", ")", ";", "if", "(", "!", "CurFrame", ")", "return", ";", "InEpilogCFI", "=", "true", ";", "CurrentEpilog", "=", "S", ".", "emitCFILabel", "(", ")", ";"], "ground_truth": ["CurFrame", "->", "EpilogMap", "[", "CurrentEpilog", "]", ".", "Condition", "=", "Condition", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFIEpilogStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83550, "Length": 53, "Cover_Rate": 0.8412698412698413} {"Template_token": ["", "if", "(", "!", "CurFrame", ")", "return", ";", "InEpilogCFI", "=", "true", ";", "CurrentEpilog", "=", "S", ".", "emitCFILabel", "(", ")", ";", "CurFrame", "->", "EpilogMap", "[", "CurrentEpilog", "]", ".", "Condition", "=", "Condition", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFIEpilogStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83551, "Length": 31, "Cover_Rate": 0.49206349206349204} {"Template_token": ["", "void", "TargetWinCOFFStreamer", "::", "emitWinCFINop", "(", "bool", "Wide", ")", "{", "if", "(", "Wide", ")", "emitWinUnwindCode", "(", "Win64EH", "::", "UOP_WideNop", ",", "-", "", ",", "", ")", ";"], "ground_truth": ["else", "emitWinUnwindCode", "(", "Win64EH", "::", "UOP_Nop", ",", "-", "", ",", "", ")", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFINop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83553, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "auto", "&", "S", "=", "getStreamer", "(", ")", ";", "WinEH", "::", "FrameInfo", "*", "CurFrame", "=", "S", ".", "EnsureValidWinFrameInfo", "(", "SMLoc", "(", ")", ")", ";", "if", "(", "!", "CurFrame", ")", "return", ";", "MCSymbol", "*", "Label", "=", "S", ".", "emitCFILabel", "(", ")", ";", "CurFrame", "->", "PrologEnd", "=", "Label", ";", "WinEH", "::", "Instruction", "Inst", "=", "WinEH", "::", "Instruction", "(", "Win64EH", "::", "UOP_End", ",", "nullptr", ",", "-", "", ",", "", ")", ";", "auto", "it", "=", "CurFrame", "->", "Instructions", ".", "begin", "(", ")", ";"], "ground_truth": ["CurFrame", "->", "Instructions", ".", "insert", "(", "it", ",", "Inst", ")", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFIPrologEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83554, "Length": 89, "Cover_Rate": 0.8476190476190476} {"Template_token": ["", "assert", "(", "First", "<=", "", "&&", "Last", "<=", "", ")", ";", "if", "(", "First", "==", "", ")", "emitWinUnwindCode", "(", "Win64EH", "::", "UOP_SaveFRegD8D15", ",", "Last", ",", "", ")", ";", "else", "if", "(", "First", "<=", "", ")", "emitWinUnwindCode", "(", "Win64EH", "::", "UOP_SaveFRegD0D15", ",", "First", ",", "Last", ")", ";", "else", "emitWinUnwindCode", "(", "Win64EH", "::", "UOP_SaveFRegD16D31", ",", "First", ",", "Last", ")", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFISaveFRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83555, "Length": 59, "Cover_Rate": 0.6629213483146067} {"Template_token": ["", "else", "if", "(", "First", "<=", "", ")", "emitWinUnwindCode", "(", "Win64EH", "::", "UOP_SaveFRegD0D15", ",", "First", ",", "Last", ")", ";"], "ground_truth": ["else", "emitWinUnwindCode", "(", "Win64EH", "::", "UOP_SaveFRegD16D31", ",", "First", ",", "Last", ")", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFISaveFRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83556, "Length": 30, "Cover_Rate": 0.33707865168539325} {"Template_token": ["", "if", "(", "Wide", ")", "assert", "(", "(", "Mask", "&", "~", "", ")", "==", "", ")", ";", "else", "assert", "(", "(", "Mask", "&", "~", "", ")", "==", "", ")", ";", "if", "(", "Mask", "&&", "(", "(", "Mask", "+", "(", "", "<<", "", ")", ")", "&", "Mask", ")", "==", "", ")", "{", "if", "(", "Wide", "&&", "(", "Mask", "&", "", ")", "==", "", "&&", "(", "Mask", "&", "", ")", "==", "", ")", "{", "for", "(", "int", "I", "=", "", ";", "I", ">=", "", ";", "I", "--", ")", "{", "if", "(", "Mask", "&", "(", "", "<<", "I", ")", ")", "{", "emitWinUnwindCode", "(", "Win64EH", "::", "UOP_WideSaveRegsR4R11LR", ",", "I", ",", "Lr", ")", ";", "return", ";", "}", "}", "}", "else", "if", "(", "!", "Wide", ")", "{", "for", "(", "int", "I", "=", "", ";", "I", ">=", "", ";", "I", "--", ")", "{", "if", "(", "Mask", "&", "(", "", "<<", "I", ")", ")", "{", "emitWinUnwindCode", "(", "Win64EH", "::", "UOP_SaveRegsR4R7LR", ",", "I", ",", "Lr", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFISaveRegMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83559, "Length": 159, "Cover_Rate": 0.6652719665271967} {"Template_token": ["", "void", "TargetWinCOFFStreamer", "::", "emitWinUnwindCode", "(", "unsigned", "UnwindCode", ",", "int", "Reg", ",", "int", "Offset", ")", "{", "auto", "&", "S", "=", "getStreamer", "(", ")", ";"], "ground_truth": ["WinEH", "::", "FrameInfo", "*", "CurFrame", "=", "S", ".", "EnsureValidWinFrameInfo", "(", "SMLoc", "(", ")", ")", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinUnwindCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83562, "Length": 38, "Cover_Rate": 0.38} {"Template_token": ["", "void", "TargetWinCOFFStreamer", "::", "emitWinUnwindCode", "(", "unsigned", "UnwindCode", ",", "int", "Reg", ",", "int", "Offset", ")", "{", "auto", "&", "S", "=", "getStreamer", "(", ")", ";", "WinEH", "::", "FrameInfo", "*", "CurFrame", "=", "S", ".", "EnsureValidWinFrameInfo", "(", "SMLoc", "(", ")", ")", ";", "if", "(", "!", "CurFrame", ")", "return", ";", "MCSymbol", "*", "Label", "=", "S", ".", "emitCFILabel", "(", ")", ";"], "ground_truth": ["auto", "Inst", "=", "WinEH", "::", "Instruction", "(", "UnwindCode", ",", "Label", ",", "Reg", ",", "Offset", ")", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinUnwindCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83563, "Length": 71, "Cover_Rate": 0.71} {"Template_token": ["", "void", "WinCOFFStreamer", "::", "emitWinEHHandlerData", "(", "SMLoc", "Loc", ")", "{"], "ground_truth": ["MCStreamer", "::", "emitWinEHHandlerData", "(", "Loc", ")", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitWinEHHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83566, "Length": 16, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "MCStreamer", "::", "emitWinEHHandlerData", "(", "Loc", ")", ";", "EHStreamer", ".", "EmitUnwindInfo", "(", "*", "this", ",", "getCurrentWinFrameInfo", "(", ")", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer5", "Func": "emitWinEHHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83567, "Length": 22, "Cover_Rate": 0.7096774193548387} {"Template_token": ["", "emitWindowsUnwindTables", "(", ")", ";", "MCWinCOFFStreamer", "::", "finishImpl", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer5", "Func": "finishImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83568, "Length": 11, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "void", "WinCOFFStreamer", "::", "finishImpl", "(", ")", "{", "emitFrames", "(", "nullptr", ")", ";"], "ground_truth": ["emitWindowsUnwindTables", "(", ")", ";"], "File": "ARMWinCOFFStreamer5", "Func": "finishImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83569, "Length": 16, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "WinCOFFStreamer", "(", "MCContext", "&", "C", ",", "MCAsmBackend", "&", "AB", ",", "MCCodeEmitter", "&", "CE", ",", "raw_ostream", "&", "OS", ")", ":", "MCWinCOFFStreamer", "(", "C", ",", "AB", ",", "CE", ",", "OS", ")", "{"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer6", "Func": "ARMWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83570, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "WinCOFFStreamer", "(", "MCContext", "&", "C", ",", "MCAsmBackend", "&", "AB", ",", "MCCodeEmitter", "&", "CE", ",", "raw_ostream", "&", "OS", ")", ":", "MCWinCOFFStreamer", "(", "C", ",", "AB", ",", "CE", ",", "OS", ")", "{"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer6", "Func": "ARMWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83571, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "MCStreamer", "*", "createWinCOFFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "MAB", ",", "MCCodeEmitter", "&", "Emitter", ",", "raw_ostream", "&", "OS", ")", "{"], "ground_truth": ["return", "new", "WinCOFFStreamer", "(", "Context", ",", "MAB", ",", "Emitter", ",", "OS", ")", ";"], "File": "ARMWinCOFFStreamer6", "Func": "createARMWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83573, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "return", "new", "WinCOFFStreamer", "(", "Context", ",", "MAB", ",", "*", "Emitter", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer9", "Func": "createARMWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83575, "Length": 15, "Cover_Rate": 0.36585365853658536} {"Template_token": ["", "WinCOFFStreamer", "(", "MCContext", "&", "C", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "AB", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "CE", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "OW", ")", ":", "MCWinCOFFStreamer", "(", "C", ",", "std", "::", "move", "(", "AB", ")", ",", "std", "::", "move", "(", "CE", ")", ",", "std", "::", "move", "(", "OW", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer", "Func": "ARMWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83576, "Length": 58, "Cover_Rate": 1.0} {"Template_token": ["", "WinCOFFStreamer", "(", "MCContext", "&", "C", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "AB", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "CE", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "OW", ")", ":", "MCWinCOFFStreamer", "(", "C", ",", "std", "::", "move", "(", "AB", ")", ",", "std", "::", "move", "(", "CE", ")", ",", "std", "::", "move", "(", "OW", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer", "Func": "ARMWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83577, "Length": 58, "Cover_Rate": 1.0} {"Template_token": ["", "MCStreamer", "*", "llvm", "::", "createWinCOFFStreamer", "(", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "&&", "MAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "&&", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "&&", "Emitter", ",", "bool", "RelaxAll", ",", "bool", "IncrementalLinkerCompatible", ")", "{", "auto", "*", "S", "=", "new", "WinCOFFStreamer", "(", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "Emitter", ")", ",", "std", "::", "move", "(", "OW", ")", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setIncrementalLinkerCompatible", "(", "IncrementalLinkerCompatible", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer", "Func": "createARMWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83578, "Length": 90, "Cover_Rate": 1.0} {"Template_token": ["", "void", "WinCOFFStreamer", "::", "emitThumbFunc", "(", "MCSymbol", "*", "Symbol", ")", "{", "getAssembler", "(", ")", ".", "setIsThumbFunc", "(", "Symbol", ")", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer", "Func": "emitThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83580, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "MCWinCOFFStreamer", "::", "finishImpl", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer", "Func": "finishImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83581, "Length": 7, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "void", "WinCOFFStreamer", "::", "finishImpl", "(", ")", "{", "emitFrames", "(", "nullptr", ")", ";"], "ground_truth": ["MCWinCOFFStreamer", "::", "finishImpl", "(", ")", ";"], "File": "ARMWinCOFFStreamer", "Func": "finishImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83582, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "std", "::", "fill", "(", "LastMIs", ",", "LastMIs", "+", "", ",", "nullptr", ")", ";"], "ground_truth": ["MIIdx", "=", "", ";"], "File": "MLxExpansionPass (2)1", "Func": "clearStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83583, "Length": 17, "Cover_Rate": 0.68} {"Template_token": ["", "bool", "MLxExpansion", "::", "ExpandFPMLxInstructions", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "clearStack", "(", ")", ";", "IgnoreStall", ".", "clear", "(", ")", ";", "unsigned", "Skip", "=", "", ";", "MachineBasicBlock", "::", "reverse_iterator", "MII", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "while", "(", "MII", "!=", "E", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "MI", "->", "isPosition", "(", ")", "||", "MI", "->", "isImplicitDef", "(", ")", "||", "MI", "->", "isCopy", "(", ")", ")", "{", "++", "MII", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";"], "ground_truth": ["if", "(", "MI", "->", "isBarrier", "(", ")", ")", "{"], "File": "MLxExpansionPass (2)1", "Func": "ExpandFPMLxInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83584, "Length": 111, "Cover_Rate": 0.4475806451612903} {"Template_token": ["", "if", "(", "Domain", "==", "", ")", "{", "if", "(", "++", "Skip", "==", "", ")", "pushStack", "(", "nullptr", ")", ";", "}", "else", "{", "Skip", "=", "", ";", "unsigned", "MulOpc", ",", "AddSubOpc", ";", "bool", "NegAcc", ",", "HasLane", ";", "if", "(", "!", "TII", "->", "isFpMLxInstruction", "(", "MCID", ".", "getOpcode", "(", ")", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", "||", "!", "FindMLxHazard", "(", "MI", ")", ")", "pushStack", "(", "MI", ")", ";", "else", "{", "ExpandFPMLxInstruction", "(", "MBB", ",", "MI", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", ";", "E", "=", "MBB", ".", "rend", "(", ")", ";", "Changed", "=", "true", ";", "continue", ";", "}", "}", "++", "MII", ";"], "ground_truth": ["}"], "File": "MLxExpansionPass (2)1", "Func": "ExpandFPMLxInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83585, "Length": 106, "Cover_Rate": 0.4274193548387097} {"Template_token": ["", "MachineInstr", "*", "MLxExpansion", "::", "getAccDefMI", "(", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "nullptr", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "while", "(", "true", ")", "{", "if", "(", "DefMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "break", ";", "if", "(", "DefMI", "->", "isCopyLike", "(", ")", ")", "{", "Reg", "=", "DefMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "continue", ";", "}", "}", "else", "if", "(", "DefMI", "->", "isInsertSubreg", "(", ")", ")", "{", "Reg", "=", "DefMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "continue", ";", "}", "}", "break", ";"], "ground_truth": ["}"], "File": "MLxExpansionPass (2)1", "Func": "getAccDefMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83586, "Length": 170, "Cover_Rate": 0.9770114942528736} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "const", "Subtarget", "*", "STI", "=", "&", "Fn", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", "->", "expandMLx", "(", ")", ")", "return", "false", ";", "isLikeA9", "=", "STI", "->", "isLikeA9", "(", ")", "||", "STI", "->", "isSwift", "(", ")", ";", "isSwift", "=", "STI", "->", "isSwift", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "ExpandFPMLxInstructions", "(", "MBB", ")", ";"], "ground_truth": ["return", "Modified", ";"], "File": "MLxExpansionPass (2)1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83587, "Length": 113, "Cover_Rate": 0.8129496402877698} {"Template_token": ["", "void", "MLxExpansion", "::", "clearStack", "(", ")", "{"], "ground_truth": ["std", "::", "fill", "(", "LastMIs", ",", "LastMIs", "+", "", ",", "(", "MachineInstr", "*", ")", "", ")", ";"], "File": "MLxExpansionPass (2)", "Func": "clearStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83588, "Length": 24, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createMLxExpansionPass", "(", ")", "{"], "ground_truth": ["return", "new", "MLxExpansion", "(", ")", ";"], "File": "MLxExpansionPass (2)", "Func": "createMLxExpansionPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83589, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID2", "=", "TII", "->", "get", "(", "AddSubOpc", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TII", "->", "getRegClass", "(", "MCID1", ",", "", ",", "TRI", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID1", ",", "TmpReg", ")", ".", "addReg", "(", "Src1Reg", ",", "getKillRegState", "(", "Src1Kill", ")", ")", ".", "addReg", "(", "Src2Reg", ",", "getKillRegState", "(", "Src2Kill", ")", ")", ";", "if", "(", "HasLane", ")", "MIB", ".", "addImm", "(", "LaneImm", ")", ";", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID2", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "DstDead", ")", ")", ";", "if", "(", "NegAcc", ")", "{", "bool", "AccKill", "=", "MRI", "->", "hasOneNonDBGUse", "(", "AccReg", ")", ";", "MIB", ".", "addReg", "(", "TmpReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "AccReg", ",", "getKillRegState", "(", "AccKill", ")", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "AccReg", ")", ".", "addReg", "(", "TmpReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "}", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ";", "dbgs", "(", ")", "<<", "", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "MI", ";", "MII", "=", "std", "::", "prev", "(", "MII", ")", ";", "MachineInstr", "&", "MI2", "=", "*", "MII", ";", "MII", "=", "std", "::", "prev", "(", "MII", ")", ";", "MachineInstr", "&", "MI1", "=", "*", "MII", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "", "<<", "MI1", ";"], "File": "MLxExpansionPass (2)", "Func": "ExpandFPMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83591, "Length": 279, "Cover_Rate": 0.5591182364729459} {"Template_token": ["", "}", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MI", "->", "isBarrier", "(", ")", ")", "{", "clearStack", "(", ")", ";", "Skip", "=", "", ";", "++", "MII", ";", "continue", ";", "}", "unsigned", "Domain", "=", "MCID", ".", "TSFlags", "&", "", ";", "if", "(", "Domain", "==", "", ")", "{", "if", "(", "++", "Skip", "==", "", ")", "pushStack", "(", "", ")", ";", "}", "else", "{", "Skip", "=", "", ";", "unsigned", "MulOpc", ",", "AddSubOpc", ";", "bool", "NegAcc", ",", "HasLane", ";", "if", "(", "!", "TII", "->", "isFpMLxInstruction", "(", "MCID", ".", "getOpcode", "(", ")", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", "||", "!", "FindMLxHazard", "(", "MI", ")", ")", "pushStack", "(", "MI", ")", ";", "else", "{", "ExpandFPMLxInstruction", "(", "MBB", ",", "MI", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", ";", "E", "=", "MBB", ".", "rend", "(", ")", ";", "Changed", "=", "true", ";", "continue", ";", "}", "}", "++", "MII", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "MLxExpansionPass (2)", "Func": "ExpandFPMLxInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83592, "Length": 153, "Cover_Rate": 0.6169354838709677} {"Template_token": ["", "int", "Idx", "=", "(", "(", "int", ")", "MIIdx", "-", "i", "+", "", ")", "%", "", ";", "MachineInstr", "*", "NextMI", "=", "LastMIs", "[", "Idx", "]", ";", "if", "(", "!", "NextMI", ")", "continue", ";", "if", "(", "TII", "->", "canCauseFpMLxStall", "(", "NextMI", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "i", "<=", "Limit1", ")", "return", "true", ";", "}"], "ground_truth": ["if", "(", "i", "<=", "Limit2", "&&", "hasRAWHazard", "(", "getDefReg", "(", "MI", ")", ",", "NextMI", ")", ")", "return", "true", ";"], "File": "MLxExpansionPass (2)", "Func": "FindMLxHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83593, "Length": 75, "Cover_Rate": 0.36764705882352944} {"Template_token": ["", "while", "(", "true", ")", "{", "if", "(", "DefMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "break", ";", "if", "(", "DefMI", "->", "isCopyLike", "(", ")", ")", "{", "Reg", "=", "DefMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{"], "ground_truth": ["DefMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";"], "File": "MLxExpansionPass (2)", "Func": "getAccDefMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83594, "Length": 58, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "while", "(", "true", ")", "{", "if", "(", "DefMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "break", ";", "if", "(", "DefMI", "->", "isCopyLike", "(", ")", ")", "{", "Reg", "=", "DefMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "continue", ";", "}", "}", "else", "if", "(", "DefMI", "->", "isInsertSubreg", "(", ")", ")", "{", "Reg", "=", "DefMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";"], "ground_truth": ["continue", ";"], "File": "MLxExpansionPass (2)", "Func": "getAccDefMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83595, "Length": 117, "Cover_Rate": 0.6724137931034483} {"Template_token": ["", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "||", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "Reg", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "UseMI", "=", "&", "*", "MRI", "->", "use_nodbg_begin", "(", "Reg", ")", ";", "if", "(", "UseMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "return", "Reg", ";"], "ground_truth": ["while", "(", "UseMI", "->", "isCopy", "(", ")", "||", "UseMI", "->", "isInsertSubreg", "(", ")", ")", "{"], "File": "MLxExpansionPass (2)", "Func": "getDefReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83596, "Length": 85, "Cover_Rate": 0.5379746835443038} {"Template_token": ["", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "||", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "Reg", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "UseMI", "=", "&", "*", "MRI", "->", "use_nodbg_begin", "(", "Reg", ")", ";", "if", "(", "UseMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "return", "Reg", ";", "while", "(", "UseMI", "->", "isCopy", "(", ")", "||", "UseMI", "->", "isInsertSubreg", "(", ")", ")", "{", "Reg", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "||", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "Reg", ";", "UseMI", "=", "&", "*", "MRI", "->", "use_nodbg_begin", "(", "Reg", ")", ";", "if", "(", "UseMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "return", "Reg", ";", "}"], "ground_truth": ["return", "Reg", ";"], "File": "MLxExpansionPass (2)", "Func": "getDefReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83597, "Length": 132, "Cover_Rate": 0.8354430379746836} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "MLxExpansionPass (2)", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83598, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "MLxExpansionPass (2)", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83599, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "DefMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "break", ";", "if", "(", "DefMI", "->", "isPHI", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefMI", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "i", "+=", "", ")", "{", "if", "(", "DefMI", "->", "getOperand", "(", "i", "+", "", ")", ".", "getMBB", "(", ")", "==", "MBB", ")", "{", "unsigned", "SrcReg", "=", "DefMI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "goto", "outer_continue", ";", "}", "}"], "ground_truth": ["}"], "File": "MLxExpansionPass (2)", "Func": "hasLoopHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83600, "Length": 102, "Cover_Rate": 0.379182156133829} {"Template_token": ["", "if", "(", "MI", "->", "mayStore", "(", ")", ")", "return", "false", ";", "unsigned", "Opcode", "=", "MCID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "false", ";", "if", "(", "(", "Domain", "&", "", ")", "||", "(", "Domain", "&", "", ")", ")", "return", "MI", "->", "readsRegister", "(", "Reg", ",", "TRI", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MLxExpansionPass (2)", "Func": "hasRAWHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83601, "Length": 60, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "(", "Domain", "&", "", ")", "||", "(", "Domain", "&", "", ")", ")", "return", "MI", "->", "readsRegister", "(", "Reg", ",", "TRI", ")", ";"], "File": "MLxExpansionPass (2)", "Func": "hasRAWHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83602, "Length": 37, "Cover_Rate": 0.3523809523809524} {"Template_token": ["", "MLxExpansion", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "MLxExpansionPass (2)", "Func": "MLxExpansion", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83603, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "MLxExpansion", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "MLxExpansionPass (2)", "Func": "MLxExpansion", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83604, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "++", "MIIdx", "==", "", ")", "MIIdx", "=", "", ";"], "ground_truth": ["}"], "File": "MLxExpansionPass (2)", "Func": "pushStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83605, "Length": 12, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "void", "MLxExpansion", "::", "pushStack", "(", "MachineInstr", "*", "MI", ")", "{", "LastMIs", "[", "MIIdx", "]", "=", "MI", ";"], "ground_truth": ["if", "(", "++", "MIIdx", "==", "", ")", "MIIdx", "=", "", ";"], "File": "MLxExpansionPass (2)", "Func": "pushStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83606, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "const", "Subtarget", "*", "STI", "=", "&", "Fn", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "isLikeA9", "=", "STI", "->", "isLikeA9", "(", ")", "||", "STI", "->", "isSwift", "(", ")", ";", "isSwift", "=", "STI", "->", "isSwift", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "ExpandFPMLxInstructions", "(", "MBB", ")", ";"], "ground_truth": ["return", "Modified", ";"], "File": "MLxExpansionPass (2)", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83607, "Length": 64, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "unsigned", "Src1Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src2Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "Src1Kill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "Src2Kill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "unsigned", "LaneImm", "=", "HasLane", "?", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";", "unsigned", "NextOp", "=", "HasLane", "?", "", ":", "", ";", "", "Pred", "=", "(", "", ")", "MI", "->", "getOperand", "(", "NextOp", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "MI", "->", "getOperand", "(", "++", "NextOp", ")", ".", "getReg", "(", ")", ";", "const", "TargetInstrDesc", "&", "TID1", "=", "TII", "->", "get", "(", "MulOpc", ")", ";", "const", "TargetInstrDesc", "&", "TID2", "=", "TII", "->", "get", "(", "AddSubOpc", ")", ";", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TID1", ".", "getRegClass", "(", "", ",", "TRI", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TID1", ",", "TmpReg", ")", ".", "addReg", "(", "Src1Reg", ",", "getKillRegState", "(", "Src1Kill", ")", ")", ".", "addReg", "(", "Src2Reg", ",", "getKillRegState", "(", "Src2Kill", ")", ")", ";", "if", "(", "HasLane", ")", "MIB", ".", "addImm", "(", "LaneImm", ")", ";", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TID2", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "DstDead", ")", ")", ";", "if", "(", "NegAcc", ")", "{", "bool", "AccKill", "=", "MRI", "->", "hasOneNonDBGUse", "(", "AccReg", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "TmpReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "AccReg", ",", "getKillRegState", "(", "AccKill", ")", ")", ";"], "File": "MLxExpansionPass10", "Func": "ExpandFPMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83608, "Length": 290, "Cover_Rate": 0.6029106029106029} {"Template_token": ["", "Skip", "=", "", ";", "unsigned", "MulOpc", ",", "AddSubOpc", ";", "bool", "NegAcc", ",", "HasLane", ";", "if", "(", "!", "TII", "->", "isFpMLxInstruction", "(", "TID", ".", "getOpcode", "(", ")", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", "||", "!", "FindMLxHazard", "(", "MI", ")", ")", "pushStack", "(", "MI", ")", ";", "else", "{", "ExpandFPMLxInstruction", "(", "MBB", ",", "MI", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", ";", "E", "=", "MBB", ".", "rend", "(", ")", ";", "Changed", "=", "true", ";", "continue", ";", "}", "}", "++", "MII", ";"], "ground_truth": ["}"], "File": "MLxExpansionPass10", "Func": "ExpandFPMLxInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83609, "Length": 84, "Cover_Rate": 0.34710743801652894} {"Template_token": ["", "if", "(", "TII", "->", "isFpMLxInstruction", "(", "DefMI", "->", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<=", "", ";", "++", "i", ")", "{", "int", "Idx", "=", "(", "(", "int", ")", "MIIdx", "-", "i", "+", "", ")", "%", "", ";", "MachineInstr", "*", "NextMI", "=", "LastMIs", "[", "Idx", "]", ";", "if", "(", "!", "NextMI", ")", "continue", ";", "if", "(", "TII", "->", "canCauseFpMLxStall", "(", "NextMI", "->", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "if", "(", "hasRAWHazard", "(", "getDefReg", "(", "MI", ")", ",", "NextMI", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "MLxExpansionPass10", "Func": "FindMLxHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83610, "Length": 95, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "MLxExpansionPass10", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83611, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "}", "else", "if", "(", "Domain", "==", "", ")", "{", "if", "(", "TID", ".", "mayStore", "(", ")", "||", "TID", ".", "mayLoad", "(", ")", ")", "return", "false", ";", "}", "else", "{", "return", "false", ";", "}"], "ground_truth": ["return", "MI", "->", "readsRegister", "(", "Reg", ",", "TRI", ")", ";"], "File": "MLxExpansionPass10", "Func": "hasRAWHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83613, "Length": 43, "Cover_Rate": 0.32575757575757575} {"Template_token": ["", "if", "(", "Domain", "==", "", ")", "{", "unsigned", "Opcode", "=", "TID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "false", ";", "}", "else", "if", "(", "Domain", "==", "", ")", "{", "if", "(", "TID", ".", "mayStore", "(", ")", "||", "TID", ".", "mayLoad", "(", ")", ")", "return", "false", ";", "}", "else", "{"], "ground_truth": ["return", "false", ";"], "File": "MLxExpansionPass10", "Func": "hasRAWHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83614, "Length": 69, "Cover_Rate": 0.5227272727272727} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "Modified", "|=", "ExpandFPMLxInstructions", "(", "MBB", ")", ";", "}"], "ground_truth": ["return", "Modified", ";"], "File": "MLxExpansionPass10", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83615, "Length": 52, "Cover_Rate": 0.5} {"Template_token": ["", "void", "MLxExpansion", "::", "ExpandFPMLxInstruction", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "*", "MI", ",", "unsigned", "MulOpc", ",", "unsigned", "AddSubOpc", ",", "bool", "NegAcc", ",", "bool", "HasLane", ")", "{", "Register", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "DstDead", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ";", "Register", "AccReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src2Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "Src1Kill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "Src2Kill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "unsigned", "LaneImm", "=", "HasLane", "?", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";", "unsigned", "NextOp", "=", "HasLane", "?", "", ":", "", ";", "", "Pred", "=", "(", "", ")", "MI", "->", "getOperand", "(", "NextOp", ")", ".", "getImm", "(", ")", ";", "Register", "PredReg", "=", "MI", "->", "getOperand", "(", "++", "NextOp", ")", ".", "getReg", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID1", "=", "TII", "->", "get", "(", "MulOpc", ")", ";", "const", "MCInstrDesc", "&", "MCID2", "=", "TII", "->", "get", "(", "AddSubOpc", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Register", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TII", "->", "getRegClass", "(", "MCID1", ",", "", ",", "TRI", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID1", ",", "TmpReg", ")", ".", "addReg", "(", "Src1Reg", ",", "getKillRegState", "(", "Src1Kill", ")", ")", ".", "addReg", "(", "Src2Reg", ",", "getKillRegState", "(", "Src2Kill", ")", ")", ";", "if", "(", "HasLane", ")", "MIB", ".", "addImm", "(", "LaneImm", ")", ";", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID2", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "DstDead", ")", ")", ";", "if", "(", "NegAcc", ")", "{", "bool", "AccKill", "=", "MRI", "->", "hasOneNonDBGUse", "(", "AccReg", ")", ";", "MIB", ".", "addReg", "(", "TmpReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "AccReg", ",", "getKillRegState", "(", "AccKill", ")", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "AccReg", ")", ".", "addReg", "(", "TmpReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "}"], "ground_truth": ["MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "MLxExpansionPass11", "Func": "ExpandFPMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83616, "Length": 409, "Cover_Rate": 0.8196392785571143} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID2", "=", "TII", "->", "get", "(", "AddSubOpc", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Register", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TII", "->", "getRegClass", "(", "MCID1", ",", "", ",", "TRI", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID1", ",", "TmpReg", ")", ".", "addReg", "(", "Src1Reg", ",", "getKillRegState", "(", "Src1Kill", ")", ")", ".", "addReg", "(", "Src2Reg", ",", "getKillRegState", "(", "Src2Kill", ")", ")", ";", "if", "(", "HasLane", ")", "MIB", ".", "addImm", "(", "LaneImm", ")", ";", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID2", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "DstDead", ")", ")", ";", "if", "(", "NegAcc", ")", "{"], "ground_truth": ["bool", "AccKill", "=", "MRI", "->", "hasOneNonDBGUse", "(", "AccReg", ")", ";"], "File": "MLxExpansionPass11", "Func": "ExpandFPMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83617, "Length": 159, "Cover_Rate": 0.3186372745490982} {"Template_token": ["", "continue", ";", "}", "unsigned", "Domain", "=", "MCID", ".", "TSFlags", "&", "", ";", "if", "(", "Domain", "==", "", ")", "{", "if", "(", "++", "Skip", "==", "", ")", "pushStack", "(", "nullptr", ")", ";", "}", "else", "{", "Skip", "=", "", ";", "unsigned", "MulOpc", ",", "AddSubOpc", ";", "bool", "NegAcc", ",", "HasLane", ";", "if", "(", "!", "TII", "->", "isFpMLxInstruction", "(", "MCID", ".", "getOpcode", "(", ")", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", "||", "!", "FindMLxHazard", "(", "MI", ")", ")", "pushStack", "(", "MI", ")", ";", "else", "{", "ExpandFPMLxInstruction", "(", "MBB", ",", "MI", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", ";", "Changed", "=", "true", ";", "}", "}", "}"], "ground_truth": ["return", "Changed", ";"], "File": "MLxExpansionPass11", "Func": "ExpandFPMLxInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83618, "Length": 108, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "while", "(", "true", ")", "{", "if", "(", "DefMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "break", ";", "if", "(", "DefMI", "->", "isCopyLike", "(", ")", ")", "{", "Reg", "=", "DefMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "continue", ";", "}", "}", "else", "if", "(", "DefMI", "->", "isInsertSubreg", "(", ")", ")", "{", "Reg", "=", "DefMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";"], "ground_truth": ["continue", ";"], "File": "MLxExpansionPass11", "Func": "getAccDefMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83619, "Length": 117, "Cover_Rate": 0.6724137931034483} {"Template_token": ["", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "nullptr", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "while", "(", "true", ")", "{", "if", "(", "DefMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "break", ";", "if", "(", "DefMI", "->", "isCopyLike", "(", ")", ")", "{", "Reg", "=", "DefMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{"], "File": "MLxExpansionPass11", "Func": "getAccDefMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83620, "Length": 96, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "if", "(", "UseMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "return", "Reg", ";", "while", "(", "UseMI", "->", "isCopy", "(", ")", "||", "UseMI", "->", "isInsertSubreg", "(", ")", ")", "{", "Reg", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", "||", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "Reg", ";", "UseMI", "=", "&", "*", "MRI", "->", "use_instr_nodbg_begin", "(", "Reg", ")", ";", "if", "(", "UseMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "return", "Reg", ";"], "ground_truth": ["}"], "File": "MLxExpansionPass11", "Func": "getDefReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83621, "Length": 86, "Cover_Rate": 0.5443037974683544} {"Template_token": ["", "unsigned", "MLxExpansion", "::", "getDefReg", "(", "MachineInstr", "*", "MI", ")", "const", "{", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", "||", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "Reg", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "UseMI", "=", "&", "*", "MRI", "->", "use_instr_nodbg_begin", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "UseMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "return", "Reg", ";"], "File": "MLxExpansionPass11", "Func": "getDefReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83622, "Length": 81, "Cover_Rate": 0.5126582278481012} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "MLxExpansionPass11", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83623, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "MLxExpansionPass11", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83624, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "}", "}", "}", "}", "else", "if", "(", "DefMI", "->", "isCopyLike", "(", ")", ")", "{", "Reg", "=", "DefMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "continue", ";", "}", "}", "else", "if", "(", "DefMI", "->", "isInsertSubreg", "(", ")", ")", "{", "Reg", "=", "DefMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{"], "File": "MLxExpansionPass11", "Func": "hasLoopHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83625, "Length": 83, "Cover_Rate": 0.30855018587360594} {"Template_token": ["", "if", "(", "DefMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "break", ";", "if", "(", "DefMI", "->", "isPHI", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefMI", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "i", "+=", "", ")", "{", "if", "(", "DefMI", "->", "getOperand", "(", "i", "+", "", ")", ".", "getMBB", "(", ")", "==", "MBB", ")", "{", "Register", "SrcReg", "=", "DefMI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "goto", "outer_continue", ";", "}", "}", "}", "}", "else", "if", "(", "DefMI", "->", "isCopyLike", "(", ")", ")", "{", "Reg", "=", "DefMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "continue", ";", "}", "}", "else", "if", "(", "DefMI", "->", "isInsertSubreg", "(", ")", ")", "{", "Reg", "=", "DefMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "continue", ";", "}"], "ground_truth": ["}"], "File": "MLxExpansionPass11", "Func": "hasLoopHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83626, "Length": 195, "Cover_Rate": 0.724907063197026} {"Template_token": ["", "unsigned", "AccReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src2Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "Src1Kill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "Src2Kill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "unsigned", "LaneImm", "=", "HasLane", "?", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";", "unsigned", "NextOp", "=", "HasLane", "?", "", ":", "", ";", "", "Pred", "=", "(", "", ")", "MI", "->", "getOperand", "(", "NextOp", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "MI", "->", "getOperand", "(", "++", "NextOp", ")", ".", "getReg", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID1", "=", "TII", "->", "get", "(", "MulOpc", ")", ";", "const", "MCInstrDesc", "&", "MCID2", "=", "TII", "->", "get", "(", "AddSubOpc", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TII", "->", "getRegClass", "(", "MCID1", ",", "", ",", "TRI", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID1", ",", "TmpReg", ")", ".", "addReg", "(", "Src1Reg", ",", "getKillRegState", "(", "Src1Kill", ")", ")", ".", "addReg", "(", "Src2Reg", ",", "getKillRegState", "(", "Src2Kill", ")", ")", ";", "if", "(", "HasLane", ")", "MIB", ".", "addImm", "(", "LaneImm", ")", ";", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID2", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "DstDead", ")", ")", ";"], "ground_truth": ["if", "(", "NegAcc", ")", "{"], "File": "MLxExpansionPass14", "Func": "ExpandFPMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83627, "Length": 290, "Cover_Rate": 0.5811623246492986} {"Template_token": ["", "", "Pred", "=", "(", "", ")", "MI", "->", "getOperand", "(", "NextOp", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "MI", "->", "getOperand", "(", "++", "NextOp", ")", ".", "getReg", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID1", "=", "TII", "->", "get", "(", "MulOpc", ")", ";", "const", "MCInstrDesc", "&", "MCID2", "=", "TII", "->", "get", "(", "AddSubOpc", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TII", "->", "getRegClass", "(", "MCID1", ",", "", ",", "TRI", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID1", ",", "TmpReg", ")", ".", "addReg", "(", "Src1Reg", ",", "getKillRegState", "(", "Src1Kill", ")", ")", ".", "addReg", "(", "Src2Reg", ",", "getKillRegState", "(", "Src2Kill", ")", ")", ";", "if", "(", "HasLane", ")", "MIB", ".", "addImm", "(", "LaneImm", ")", ";", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID2", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "DstDead", ")", ")", ";", "if", "(", "NegAcc", ")", "{", "bool", "AccKill", "=", "MRI", "->", "hasOneNonDBGUse", "(", "AccReg", ")", ";", "MIB", ".", "addReg", "(", "TmpReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "AccReg", ",", "getKillRegState", "(", "AccKill", ")", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "AccReg", ")", ".", "addReg", "(", "TmpReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "}", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ";", "dbgs", "(", ")", "<<", "", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "MI", ";"], "ground_truth": ["MII", "=", "llvm", "::", "prior", "(", "MII", ")", ";"], "File": "MLxExpansionPass15", "Func": "ExpandFPMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83628, "Length": 292, "Cover_Rate": 0.5851703406813628} {"Template_token": ["", "bool", "DstDead", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ";", "unsigned", "AccReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src2Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "Src1Kill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "Src2Kill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "unsigned", "LaneImm", "=", "HasLane", "?", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";", "unsigned", "NextOp", "=", "HasLane", "?", "", ":", "", ";", "", "Pred", "=", "(", "", ")", "MI", "->", "getOperand", "(", "NextOp", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "MI", "->", "getOperand", "(", "++", "NextOp", ")", ".", "getReg", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID1", "=", "TII", "->", "get", "(", "MulOpc", ")", ";", "const", "MCInstrDesc", "&", "MCID2", "=", "TII", "->", "get", "(", "AddSubOpc", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TII", "->", "getRegClass", "(", "MCID1", ",", "", ",", "TRI", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID1", ",", "TmpReg", ")", ".", "addReg", "(", "Src1Reg", ",", "getKillRegState", "(", "Src1Kill", ")", ")", ".", "addReg", "(", "Src2Reg", ",", "getKillRegState", "(", "Src2Kill", ")", ")", ";", "if", "(", "HasLane", ")", "MIB", ".", "addImm", "(", "LaneImm", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "MLxExpansionPass15", "Func": "ExpandFPMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83629, "Length": 267, "Cover_Rate": 0.5350701402805611} {"Template_token": ["", "++", "MII", ";", "continue", ";", "}", "unsigned", "Domain", "=", "MCID", ".", "TSFlags", "&", "", ";", "if", "(", "Domain", "==", "", ")", "{", "if", "(", "++", "Skip", "==", "", ")", "pushStack", "(", "", ")", ";", "}", "else", "{", "Skip", "=", "", ";", "unsigned", "MulOpc", ",", "AddSubOpc", ";", "bool", "NegAcc", ",", "HasLane", ";", "if", "(", "!", "TII", "->", "isFpMLxInstruction", "(", "MCID", ".", "getOpcode", "(", ")", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", "||", "!", "FindMLxHazard", "(", "MI", ")", ")", "pushStack", "(", "MI", ")", ";", "else", "{", "ExpandFPMLxInstruction", "(", "MBB", ",", "MI", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", ";", "E", "=", "MBB", ".", "rend", "(", ")", ";", "Changed", "=", "true", ";", "continue", ";", "}", "}", "++", "MII", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "MLxExpansionPass15", "Func": "ExpandFPMLxInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83630, "Length": 125, "Cover_Rate": 0.5040322580645161} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MI", "->", "isBarrier", "(", ")", ")", "{", "clearStack", "(", ")", ";", "Skip", "=", "", ";", "++", "MII", ";", "continue", ";", "}", "unsigned", "Domain", "=", "MCID", ".", "TSFlags", "&", "", ";", "if", "(", "Domain", "==", "", ")", "{", "if", "(", "++", "Skip", "==", "", ")", "pushStack", "(", "", ")", ";", "}", "else", "{", "Skip", "=", "", ";", "unsigned", "MulOpc", ",", "AddSubOpc", ";", "bool", "NegAcc", ",", "HasLane", ";", "if", "(", "!", "TII", "->", "isFpMLxInstruction", "(", "MCID", ".", "getOpcode", "(", ")", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", "||", "!", "FindMLxHazard", "(", "MI", ")", ")", "pushStack", "(", "MI", ")", ";", "else", "{", "ExpandFPMLxInstruction", "(", "MBB", ",", "MI", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", ";"], "ground_truth": ["E", "=", "MBB", ".", "rend", "(", ")", ";"], "File": "MLxExpansionPass15", "Func": "ExpandFPMLxInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83631, "Length": 137, "Cover_Rate": 0.5524193548387096} {"Template_token": ["", "TRI", "=", "Fn", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "const", "Subtarget", "*", "STI", "=", "&", "Fn", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "isLikeA9", "=", "STI", "->", "isLikeA9", "(", ")", "||", "STI", "->", "isSwift", "(", ")", ";"], "ground_truth": ["isSwift", "=", "STI", "->", "isSwift", "(", ")", ";"], "File": "MLxExpansionPass15", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83632, "Length": 62, "Cover_Rate": 0.42758620689655175} {"Template_token": ["", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TII", "->", "getRegClass", "(", "MCID1", ",", "", ",", "TRI", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID1", ",", "TmpReg", ")", ".", "addReg", "(", "Src1Reg", ",", "getKillRegState", "(", "Src1Kill", ")", ")", ".", "addReg", "(", "Src2Reg", ",", "getKillRegState", "(", "Src2Kill", ")", ")", ";", "if", "(", "HasLane", ")", "MIB", ".", "addImm", "(", "LaneImm", ")", ";", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID2", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "DstDead", ")", ")", ";", "if", "(", "NegAcc", ")", "{", "bool", "AccKill", "=", "MRI", "->", "hasOneNonDBGUse", "(", "AccReg", ")", ";", "MIB", ".", "addReg", "(", "TmpReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "AccReg", ",", "getKillRegState", "(", "AccKill", ")", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "AccReg", ")", ".", "addReg", "(", "TmpReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "}", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ";", "dbgs", "(", ")", "<<", "", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "MI", ";", "MII", "=", "llvm", "::", "prior", "(", "MII", ")", ";", "MachineInstr", "&", "MI2", "=", "*", "MII", ";", "MII", "=", "llvm", "::", "prior", "(", "MII", ")", ";", "MachineInstr", "&", "MI1", "=", "*", "MII", ";", "dbgs", "(", ")", "<<", "", "<<", "MI1", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "", "<<", "MI2", ";"], "File": "MLxExpansionPass17", "Func": "ExpandFPMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83633, "Length": 257, "Cover_Rate": 0.5343035343035343} {"Template_token": ["", "if", "(", "ForceExapnd", ")", "return", "true", ";", "MachineInstr", "*", "DefMI", "=", "getAccDefMI", "(", "MI", ")", ";", "if", "(", "TII", "->", "isFpMLxInstruction", "(", "DefMI", "->", "getOpcode", "(", ")", ")", ")", "{", "IgnoreStall", ".", "insert", "(", "DefMI", ")", ";", "return", "true", ";", "}", "if", "(", "IgnoreStall", ".", "count", "(", "MI", ")", ")", "return", "false", ";", "unsigned", "Limit1", "=", "isA9", "?", "", ":", "", ";", "unsigned", "Limit2", "=", "isA9", "?", "", ":", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<=", "", ";", "++", "i", ")", "{", "int", "Idx", "=", "(", "(", "int", ")", "MIIdx", "-", "i", "+", "", ")", "%", "", ";", "MachineInstr", "*", "NextMI", "=", "LastMIs", "[", "Idx", "]", ";", "if", "(", "!", "NextMI", ")", "continue", ";"], "ground_truth": ["if", "(", "TII", "->", "canCauseFpMLxStall", "(", "NextMI", "->", "getOpcode", "(", ")", ")", ")", "{"], "File": "MLxExpansionPass17", "Func": "FindMLxHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83634, "Length": 132, "Cover_Rate": 0.7135135135135136} {"Template_token": ["", "MachineInstr", "*", "DefMI", "=", "getAccDefMI", "(", "MI", ")", ";", "if", "(", "TII", "->", "isFpMLxInstruction", "(", "DefMI", "->", "getOpcode", "(", ")", ")", ")", "{", "IgnoreStall", ".", "insert", "(", "DefMI", ")", ";", "return", "true", ";", "}", "if", "(", "IgnoreStall", ".", "count", "(", "MI", ")", ")", "return", "false", ";", "unsigned", "Limit1", "=", "isA9", "?", "", ":", "", ";"], "ground_truth": ["unsigned", "Limit2", "=", "isA9", "?", "", ":", "", ";"], "File": "MLxExpansionPass17", "Func": "FindMLxHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83635, "Length": 64, "Cover_Rate": 0.34594594594594597} {"Template_token": ["", "bool", "MLxExpansion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "Fn", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "const", "Subtarget", "*", "STI", "=", "&", "Fn", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "isA9", "=", "STI", "->", "isCortexA9", "(", ")", ";", "bool", "Modified", "=", "false", ";"], "ground_truth": ["for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";"], "File": "MLxExpansionPass17", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83636, "Length": 108, "Cover_Rate": 0.8244274809160306} {"Template_token": ["", "bool", "MLxExpansion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "const", "Subtarget", "*", "STI", "=", "&", "Fn", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "isLikeA9", "=", "STI", "->", "isLikeA9", "(", ")", "||", "STI", "->", "isSwift", "(", ")", ";"], "ground_truth": ["isSwift", "=", "STI", "->", "isSwift", "(", ")", ";"], "File": "MLxExpansionPass21", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83637, "Length": 92, "Cover_Rate": 0.7931034482758621} {"Template_token": ["", "const", "Subtarget", "*", "STI", "=", "&", "Fn", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", "->", "isCortexA9", "(", ")", ")", "return", "false", ";", "isLikeA9", "=", "STI", "->", "isLikeA9", "(", ")", "||", "STI", "->", "isSwift", "(", ")", ";", "isSwift", "=", "STI", "->", "isSwift", "(", ")", ";", "bool", "Modified", "=", "false", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "ExpandFPMLxInstructions", "(", "MBB", ")", ";"], "File": "MLxExpansionPass23", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83638, "Length": 69, "Cover_Rate": 0.5564516129032258} {"Template_token": ["", "unsigned", "AccReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src2Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "Src1Kill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "Src2Kill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "unsigned", "LaneImm", "=", "HasLane", "?", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";", "unsigned", "NextOp", "=", "HasLane", "?", "", ":", "", ";", "", "Pred", "=", "(", "", ")", "MI", "->", "getOperand", "(", "NextOp", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "MI", "->", "getOperand", "(", "++", "NextOp", ")", ".", "getReg", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID1", "=", "TII", "->", "get", "(", "MulOpc", ")", ";", "const", "MCInstrDesc", "&", "MCID2", "=", "TII", "->", "get", "(", "AddSubOpc", ")", ";", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TII", "->", "getRegClass", "(", "MCID1", ",", "", ",", "TRI", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID1", ",", "TmpReg", ")", ".", "addReg", "(", "Src1Reg", ",", "getKillRegState", "(", "Src1Kill", ")", ")", ".", "addReg", "(", "Src2Reg", ",", "getKillRegState", "(", "Src2Kill", ")", ")", ";"], "ground_truth": ["if", "(", "HasLane", ")", "MIB", ".", "addImm", "(", "LaneImm", ")", ";"], "File": "MLxExpansionPass25", "Func": "ExpandFPMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83639, "Length": 224, "Cover_Rate": 0.463768115942029} {"Template_token": ["", "if", "(", "Domain", "==", "", ")", "{", "if", "(", "++", "Skip", "==", "", ")", "pushStack", "(", "", ")", ";", "}", "else", "{", "Skip", "=", "", ";", "unsigned", "MulOpc", ",", "AddSubOpc", ";", "bool", "NegAcc", ",", "HasLane", ";", "if", "(", "!", "TII", "->", "isFpMLxInstruction", "(", "MCID", ".", "getOpcode", "(", ")", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", "||", "!", "FindMLxHazard", "(", "MI", ")", ")", "pushStack", "(", "MI", ")", ";", "else", "{", "ExpandFPMLxInstruction", "(", "MBB", ",", "MI", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", ";", "E", "=", "MBB", ".", "rend", "(", ")", ";", "Changed", "=", "true", ";", "continue", ";", "}", "}"], "ground_truth": ["++", "MII", ";"], "File": "MLxExpansionPass25", "Func": "ExpandFPMLxInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83640, "Length": 105, "Cover_Rate": 0.42338709677419356} {"Template_token": ["", "Skip", "=", "", ";", "++", "MII", ";", "continue", ";", "}", "unsigned", "Domain", "=", "MCID", ".", "TSFlags", "&", "", ";", "if", "(", "Domain", "==", "", ")", "{", "if", "(", "++", "Skip", "==", "", ")", "pushStack", "(", "", ")", ";", "}", "else", "{", "Skip", "=", "", ";", "unsigned", "MulOpc", ",", "AddSubOpc", ";", "bool", "NegAcc", ",", "HasLane", ";", "if", "(", "!", "TII", "->", "isFpMLxInstruction", "(", "MCID", ".", "getOpcode", "(", ")", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", "||", "!", "FindMLxHazard", "(", "MI", ")", ")", "pushStack", "(", "MI", ")", ";", "else", "{"], "ground_truth": ["ExpandFPMLxInstruction", "(", "MBB", ",", "MI", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", ";"], "File": "MLxExpansionPass25", "Func": "ExpandFPMLxInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83641, "Length": 105, "Cover_Rate": 0.42338709677419356} {"Template_token": ["", "unsigned", "Domain", "=", "MCID", ".", "TSFlags", "&", "", ";", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "unsigned", "Opcode", "=", "MCID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "false", ";", "if", "(", "(", "Domain", "&", "", ")", "||", "(", "Domain", "&", "", ")", ")", "return", "MI", "->", "readsRegister", "(", "Reg", ",", "TRI", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MLxExpansionPass25", "Func": "hasRAWHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83642, "Length": 70, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "isLikeA9", "=", "STI", "->", "isLikeA9", "(", ")", "||", "STI", "->", "isSwift", "(", ")", ";", "isSwift", "=", "STI", "->", "isSwift", "(", ")", ";", "bool", "Modified", "=", "false", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "ExpandFPMLxInstructions", "(", "MBB", ")", ";"], "File": "MLxExpansionPass26", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83643, "Length": 42, "Cover_Rate": 0.302158273381295} {"Template_token": ["", "bool", "MLxExpansion", "::", "hasRAWHazard", "(", "unsigned", "Reg", ",", "MachineInstr", "*", "MI", ")", "const", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "Domain", "=", "TID", ".", "TSFlags", "&", "", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "unsigned", "Opcode", "=", "TID", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "false", ";"], "File": "MLxExpansionPass2", "Func": "hasRAWHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83644, "Length": 67, "Cover_Rate": 0.638095238095238} {"Template_token": ["", "ConstantInt", "*", "Const", ";", "if", "(", "(", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "NonVectorVal", ")", ")", "&&", "VT", "->", "getElementType", "(", ")", "!=", "NonVectorVal", "->", "getType", "(", ")", ")", "{", "unsigned", "TargetElemSize", "=", "VT", "->", "getElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "uint64_t", "N", "=", "Const", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", "<", "(", "unsigned", ")", "(", "", "<<", "(", "TargetElemSize", "-", "", ")", ")", ")", "{", "NonVectorVal", "=", "Builder", ".", "CreateVectorSplat", "(", "VT", "->", "getNumElements", "(", ")", ",", "Builder", ".", "getIntN", "(", "TargetElemSize", ",", "N", ")", ")", ";", "return", ";", "}", "}", "NonVectorVal", "=", "Builder", ".", "CreateVectorSplat", "(", "VT", "->", "getNumElements", "(", ")", ",", "NonVectorVal", ")", ";", "}", ";", "FixedVectorType", "*", "XElType", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "X", "->", "getType", "(", ")", ")", ";", "FixedVectorType", "*", "YElType", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "Y", "->", "getType", "(", ")", ")", ";", "if", "(", "XElType", "&&", "!", "YElType", ")", "{", "FixSummands", "(", "XElType", ",", "Y", ")", ";", "YElType", "=", "cast", "<", "FixedVectorType", ">", "(", "Y", "->", "getType", "(", ")", ")", ";", "}", "else", "if", "(", "YElType", "&&", "!", "XElType", ")", "{", "FixSummands", "(", "YElType", ",", "X", ")", ";", "XElType", "=", "cast", "<", "FixedVectorType", ">", "(", "X", "->", "getType", "(", ")", ")", ";", "}", "assert", "(", "XElType", "&&", "YElType", "&&", "", ")", ";", "if", "(", "XElType", "!=", "YElType", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "nullptr", ";", "}", "if", "(", "XElType", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "{"], "ground_truth": ["Constant", "*", "ConstX", "=", "dyn_cast", "<", "Constant", ">", "(", "X", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "CheckAndCreateOffsetAdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83645, "Length": 263, "Cover_Rate": 0.5467775467775468} {"Template_token": ["", "}", ";", "if", "(", "isa", "<", "FixedVectorType", ">", "(", "ConstOff", "->", "getType", "(", ")", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "TargetElemCount", ";", "i", "++", ")", "{", "if", "(", "!", "CheckValueSize", "(", "ConstOff", "->", "getAggregateElement", "(", "i", ")", ")", ")", "return", "false", ";", "}", "}", "else", "{", "if", "(", "!", "CheckValueSize", "(", "ConstOff", ")", ")", "return", "false", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering (2)", "Func": "checkOffsetSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83646, "Length": 69, "Cover_Rate": 0.3317307692307692} {"Template_token": ["", "auto", "CheckValueSize", "=", "[", "TargetElemMaxSize", "]", "(", "Value", "*", "OffsetElem", ")", "{", "ConstantInt", "*", "OConst", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "OffsetElem", ")", ";", "if", "(", "!", "OConst", ")", "return", "false", ";", "int", "SExtValue", "=", "OConst", "->", "getSExtValue", "(", ")", ";", "if", "(", "SExtValue", ">=", "TargetElemMaxSize", "||", "SExtValue", "<", "", ")", "return", "false", ";", "return", "true", ";", "}", ";", "if", "(", "isa", "<", "FixedVectorType", ">", "(", "ConstOff", "->", "getType", "(", ")", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "TargetElemCount", ";", "i", "++", ")", "{"], "ground_truth": ["if", "(", "!", "CheckValueSize", "(", "ConstOff", "->", "getAggregateElement", "(", "i", ")", ")", ")", "return", "false", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "checkOffsetSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83647, "Length": 105, "Cover_Rate": 0.5048076923076923} {"Template_token": ["", "else", "if", "(", "GEPElemSize", "==", "", ")", "return", "", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "computeScale", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83648, "Length": 21, "Cover_Rate": 0.3230769230769231} {"Template_token": ["", "else", "if", "(", "GEPElemSize", "==", "", "&&", "MemoryElemSize", "==", "", ")", "return", "", ";", "else", "if", "(", "GEPElemSize", "==", "", ")", "return", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "-", "", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering (2)", "Func": "computeScale", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83649, "Length": 40, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "Pass", "*", "llvm", "::", "createMVEGatherScatterLoweringPass", "(", ")", "{"], "ground_truth": ["return", "new", "MVEGatherScatterLowering", "(", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "createMVEGatherScatterLoweringPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83650, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ";", "if", "(", "ZextOffs", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "", ")", ";", "FixedVectorType", "*", "OffsetType", "=", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "ZextOffs", "||", "cast", "<", "FixedVectorType", ">", "(", "ZextOffs", "->", "getDestTy", "(", ")", ")", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "if", "(", "!", "checkOffsetSize", "(", "Offsets", ",", "OffsetsElemCount", ")", ")", "return", "nullptr", ";", "if", "(", "Ty", "!=", "Offsets", "->", "getType", "(", ")", ")", "{", "if", "(", "(", "Ty", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<", "OffsetType", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ")", ")", "{"], "ground_truth": ["Offsets", "=", "Builder", ".", "CreateTrunc", "(", "Offsets", ",", "Ty", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "decomposeGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83652, "Length": 128, "Cover_Rate": 0.3855421686746988} {"Template_token": ["", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "Offsets", "=", "GEP", "->", "getOperand", "(", "", ")", ";", "unsigned", "OffsetsElemCount", "=", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "assert", "(", "Ty", "->", "getNumElements", "(", ")", "==", "OffsetsElemCount", ")", ";", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ";", "if", "(", "ZextOffs", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "", ")", ";", "FixedVectorType", "*", "OffsetType", "=", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "ZextOffs", "||", "cast", "<", "FixedVectorType", ">", "(", "ZextOffs", "->", "getDestTy", "(", ")", ")", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "if", "(", "!", "checkOffsetSize", "(", "Offsets", ",", "OffsetsElemCount", ")", ")", "return", "nullptr", ";", "if", "(", "Ty", "!=", "Offsets", "->", "getType", "(", ")", ")", "{"], "ground_truth": ["if", "(", "(", "Ty", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<", "OffsetType", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ")", ")", "{"], "File": "MVEGatherScatterLowering (2)", "Func": "decomposeGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83653, "Length": 182, "Cover_Rate": 0.5481927710843374} {"Template_token": ["", "Scale", "=", "computeScale", "(", "GEP", "->", "getSourceElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ",", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ";", "return", "Scale", "==", "-", "", "?", "nullptr", ":", "V", ";", "}", "}", "FixedVectorType", "*", "PtrTy", "=", "cast", "<", "FixedVectorType", ">", "(", "Ptr", "->", "getType", "(", ")", ")", ";", "if", "(", "PtrTy", "->", "getNumElements", "(", ")", "!=", "", "||", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", "return", "nullptr", ";", "Value", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt32Ty", "(", ")", ",", "", ")", ";", "Value", "*", "BasePtr", "=", "Builder", ".", "CreateIntToPtr", "(", "Zero", ",", "Builder", ".", "getInt8PtrTy", "(", ")", ")", ";", "Offsets", "=", "Builder", ".", "CreatePtrToInt", "(", "Ptr", ",", "FixedVectorType", "::", "get", "(", "Builder", ".", "getInt32Ty", "(", ")", ",", "", ")", ")", ";", "Scale", "=", "", ";", "return", "BasePtr", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering (2)", "Func": "decomposePtr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83654, "Length": 134, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "}", "FixedVectorType", "*", "PtrTy", "=", "cast", "<", "FixedVectorType", ">", "(", "Ptr", "->", "getType", "(", ")", ")", ";", "if", "(", "PtrTy", "->", "getNumElements", "(", ")", "!=", "", "||", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", "return", "nullptr", ";", "Value", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt32Ty", "(", ")", ",", "", ")", ";", "Value", "*", "BasePtr", "=", "Builder", ".", "CreateIntToPtr", "(", "Zero", ",", "Builder", ".", "getInt8PtrTy", "(", ")", ")", ";"], "ground_truth": ["Offsets", "=", "Builder", ".", "CreatePtrToInt", "(", "Ptr", ",", "FixedVectorType", "::", "get", "(", "Builder", ".", "getInt32Ty", "(", ")", ",", "", ")", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "decomposePtr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83655, "Length": 94, "Cover_Rate": 0.46766169154228854} {"Template_token": ["", "Value", "*", "BaseBasePtr", "=", "foldGEP", "(", "BaseGEP", ",", "Offsets", ",", "Builder", ")", ";", "if", "(", "!", "BaseBasePtr", ")", "return", "nullptr", ";", "Offsets", "=", "CheckAndCreateOffsetAdd", "(", "Offsets", ",", "GEP", "->", "getOperand", "(", "", ")", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "Offsets", "==", "nullptr", ")", "return", "nullptr", ";", "return", "BaseBasePtr", ";", "}"], "ground_truth": ["return", "GEPPtr", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "foldGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83656, "Length": 55, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";"], "ground_truth": ["FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83657, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "const", "Constant", "*", "C", "=", "dyn_cast", "<", "Constant", ">", "(", "V", ")", ";", "if", "(", "C", "&&", "C", "->", "getSplatValue", "(", ")", ")", "return", "Optional", "<", "int64_t", ">", "{", "C", "->", "getUniqueInteger", "(", ")", ".", "getSExtValue", "(", ")", "}", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "Optional", "<", "int64_t", ">", "{", "}", ";", "const", "Instruction", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Add", "||", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Or", "||", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Mul", "||", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Shl", ")", "{", "Optional", "<", "int64_t", ">", "Op0", "=", "getIfConst", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "Optional", "<", "int64_t", ">", "Op1", "=", "getIfConst", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Op0", "||", "!", "Op1", ")", "return", "Optional", "<", "int64_t", ">", "{", "}", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Add", ")", "return", "Optional", "<", "int64_t", ">", "{", "Op0", ".", "getValue", "(", ")", "+", "Op1", ".", "getValue", "(", ")", "}", ";"], "ground_truth": ["if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Mul", ")", "return", "Optional", "<", "int64_t", ">", "{", "Op0", ".", "getValue", "(", ")", "*", "Op1", ".", "getValue", "(", ")", "}", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "getIfConst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83658, "Length": 225, "Cover_Rate": 0.7234726688102894} {"Template_token": ["", "if", "(", "C", "&&", "C", "->", "getSplatValue", "(", ")", ")", "return", "Optional", "<", "int64_t", ">", "{", "C", "->", "getUniqueInteger", "(", ")", ".", "getSExtValue", "(", ")", "}", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "Optional", "<", "int64_t", ">", "{", "}", ";", "const", "Instruction", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Add", "||", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Or", "||", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Mul", "||", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Shl", ")", "{", "Optional", "<", "int64_t", ">", "Op0", "=", "getIfConst", "(", "I", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["Optional", "<", "int64_t", ">", "Op1", "=", "getIfConst", "(", "I", "->", "getOperand", "(", "", ")", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "getIfConst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83659, "Length": 134, "Cover_Rate": 0.43086816720257237} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83660, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "Value", "*", "Summand", ";", "Optional", "<", "int64_t", ">", "Const", ";", "if", "(", "(", "Const", "=", "getIfConst", "(", "Add", "->", "getOperand", "(", "", ")", ")", ")", ")", "Summand", "=", "Add", "->", "getOperand", "(", "", ")", ";", "else", "if", "(", "(", "Const", "=", "getIfConst", "(", "Add", "->", "getOperand", "(", "", ")", ")", ")", ")", "Summand", "=", "Add", "->", "getOperand", "(", "", ")", ";", "else", "return", "ReturnFalse", ";", "int64_t", "Immediate", "=", "Const", ".", "getValue", "(", ")", "<<", "TypeScale", ";"], "ground_truth": ["if", "(", "Immediate", ">", "", "||", "Immediate", "<", "-", "", "||", "Immediate", "%", "", "!=", "", ")", "return", "ReturnFalse", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "getVarAndConst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83662, "Length": 96, "Cover_Rate": 0.4752475247524752} {"Template_token": ["", "Optional", "<", "int64_t", ">", "Const", ";", "if", "(", "(", "Const", "=", "getIfConst", "(", "Add", "->", "getOperand", "(", "", ")", ")", ")", ")", "Summand", "=", "Add", "->", "getOperand", "(", "", ")", ";", "else", "if", "(", "(", "Const", "=", "getIfConst", "(", "Add", "->", "getOperand", "(", "", ")", ")", ")", ")", "Summand", "=", "Add", "->", "getOperand", "(", "", ")", ";", "else", "return", "ReturnFalse", ";"], "ground_truth": ["int64_t", "Immediate", "=", "Const", ".", "getValue", "(", ")", "<<", "TypeScale", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "getVarAndConst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83663, "Length": 72, "Cover_Rate": 0.3564356435643564} {"Template_token": ["", "return", "false", ";", "}", "bool", "Gatscat", "=", "true", ";", "for", "(", "User", "*", "U", ":", "I", "->", "users", "(", ")", ")", "{", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "U", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "U", ")", "||", "isGatherScatter", "(", "dyn_cast", "<", "IntrinsicInst", ">", "(", "U", ")", ")", ")", "{", "return", "Gatscat", ";", "}", "else", "{", "unsigned", "OpCode", "=", "cast", "<", "Instruction", ">", "(", "U", ")", "->", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "(", "OpCode", "==", "Instruction", "::", "Add", "||", "OpCode", "==", "Instruction", "::", "Mul", "||", "OpCode", "==", "Instruction", "::", "Shl", "||", "isAddLikeOr", "(", "cast", "<", "Instruction", ">", "(", "U", ")", ",", "DL", ")", ")", "&&", "hasAllGatScatUsers", "(", "cast", "<", "Instruction", ">", "(", "U", ")", ",", "DL", ")", ")", "{"], "File": "MVEGatherScatterLowering (2)", "Func": "hasAllGatScatUsers", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83664, "Length": 128, "Cover_Rate": 0.7804878048780488} {"Template_token": ["", "}", "bool", "Gatscat", "=", "true", ";", "for", "(", "User", "*", "U", ":", "I", "->", "users", "(", ")", ")", "{", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "U", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "U", ")", "||", "isGatherScatter", "(", "dyn_cast", "<", "IntrinsicInst", ">", "(", "U", ")", ")", ")", "{", "return", "Gatscat", ";", "}", "else", "{"], "ground_truth": ["unsigned", "OpCode", "=", "cast", "<", "Instruction", ">", "(", "U", ")", "->", "getOpcode", "(", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "hasAllGatScatUsers", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83665, "Length": 76, "Cover_Rate": 0.4634146341463415} {"Template_token": ["", "return", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Or", "&&", "haveNoCommonBitsSet", "(", "I", "->", "getOperand", "(", "", ")", ",", "I", "->", "getOperand", "(", "", ")", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering (2)", "Func": "isAddLikeOr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83667, "Length": 31, "Cover_Rate": 0.6888888888888889} {"Template_token": ["", "if", "(", "(", "(", "NumElements", "==", "", "&&", "(", "ElemSize", "==", "", "||", "ElemSize", "==", "", "||", "ElemSize", "==", "", ")", ")", "||", "(", "NumElements", "==", "", "&&", "(", "ElemSize", "==", "", "||", "ElemSize", "==", "", ")", ")", "||", "(", "NumElements", "==", "", "&&", "ElemSize", "==", "", ")", ")", "&&", "Alignment", ">=", "ElemSize", "/", "", ")", "return", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "isLegalTypeAndAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83668, "Length": 73, "Cover_Rate": 0.8202247191011236} {"Template_token": ["", "if", "(", "BCTy", "->", "getNumElements", "(", ")", "==", "BCSrcTy", "->", "getNumElements", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "Ptr", "=", "BitCast", "->", "getOperand", "(", "", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering (2)", "Func": "lookThroughBitcast", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83669, "Length": 38, "Cover_Rate": 0.37623762376237624} {"Template_token": ["", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Instruction", "*", "Root", "=", "I", ";", "Instruction", "*", "Load", "=", "tryCreateIncrementingGatScat", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "nullptr", ";"], "ground_truth": ["if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{"], "File": "MVEGatherScatterLowering (2)", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83670, "Length": 133, "Cover_Rate": 0.40425531914893614} {"Template_token": ["", "Instruction", "*", "Load", "=", "tryCreateIncrementingGatScat", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "nullptr", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "Load", "=", "SelectInst", "::", "Create", "(", "Mask", ",", "Load", ",", "PassThru", ")", ";", "Builder", ".", "Insert", "(", "Load", ")", ";", "}", "Root", "->", "replaceAllUsesWith", "(", "Load", ")", ";"], "ground_truth": ["Root", "->", "eraseFromParent", "(", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83671, "Length": 122, "Cover_Rate": 0.3708206686930091} {"Template_token": ["", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Instruction", "*", "Store", "=", "tryCreateIncrementingGatScat", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Store", ")", "Store", "=", "tryCreateMaskedScatterOffset", "(", "I", ",", "Ptr", ",", "Builder", ")", ";"], "ground_truth": ["if", "(", "!", "Store", ")", "Store", "=", "tryCreateMaskedScatterBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83672, "Length": 134, "Cover_Rate": 0.5654008438818565} {"Template_token": ["", "Align", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", "->", "getAlignValue", "(", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";"], "ground_truth": ["Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83673, "Length": 109, "Cover_Rate": 0.459915611814346} {"Template_token": ["", "initializeMVEGatherScatterLoweringPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering (2)", "Func": "MVEGatherScatterLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83675, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "Builder", ".", "SetInsertPoint", "(", "GEP", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "GEP", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Offsets", ";", "Value", "*", "Base", "=", "foldGEP", "(", "GEP", ",", "Offsets", ",", "Builder", ")", ";", "if", "(", "Offsets", "&&", "Base", "&&", "Base", "!=", "GEP", ")", "{", "GetElementPtrInst", "*", "NewAddress", "=", "GetElementPtrInst", "::", "Create", "(", "GEP", "->", "getSourceElementType", "(", ")", ",", "Base", ",", "Offsets", ",", "", ",", "GEP", ")", ";", "GEP", "->", "replaceAllUsesWith", "(", "NewAddress", ")", ";", "GEP", "=", "NewAddress", ";", "Changed", "=", "true", ";", "}", "}", "Changed", "|=", "optimiseOffsets", "(", "GEP", "->", "getOperand", "(", "", ")", ",", "GEP", "->", "getParent", "(", ")", ",", "LI", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering (2)", "Func": "optimiseAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83676, "Length": 110, "Cover_Rate": 0.5913978494623656} {"Template_token": ["", "Phi", "=", "cast", "<", "PHINode", ">", "(", "Offs", "->", "getOperand", "(", "", ")", ")", ";", "OffsSecondOp", "=", "", ";", "}", "else", "if", "(", "isa", "<", "PHINode", ">", "(", "Offs", "->", "getOperand", "(", "", ")", ")", ")", "{", "Phi", "=", "cast", "<", "PHINode", ">", "(", "Offs", "->", "getOperand", "(", "", ")", ")", ";", "OffsSecondOp", "=", "", ";", "}", "else", "{", "return", "false", ";", "}", "}", "if", "(", "Phi", "->", "getParent", "(", ")", "!=", "L", "->", "getHeader", "(", ")", ")", "return", "false", ";", "BinaryOperator", "*", "IncInstruction", ";", "Value", "*", "Start", ",", "*", "IncrementPerRound", ";", "if", "(", "!", "matchSimpleRecurrence", "(", "Phi", ",", "IncInstruction", ",", "Start", ",", "IncrementPerRound", ")", "||", "IncInstruction", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Add", ")", "return", "false", ";", "int", "IncrementingBlock", "=", "Phi", "->", "getIncomingValue", "(", "", ")", "==", "IncInstruction", "?", "", ":", "", ";", "Value", "*", "OffsSecondOperand", "=", "Offs", "->", "getOperand", "(", "OffsSecondOp", ")", ";", "if", "(", "IncrementPerRound", "->", "getType", "(", ")", "!=", "OffsSecondOperand", "->", "getType", "(", ")", "||", "!", "L", "->", "isLoopInvariant", "(", "OffsSecondOperand", ")", ")", "return", "false", ";", "if", "(", "!", "isa", "<", "Constant", ">", "(", "IncrementPerRound", ")", "&&", "!", "(", "isa", "<", "Instruction", ">", "(", "IncrementPerRound", ")", "&&", "!", "L", "->", "contains", "(", "cast", "<", "Instruction", ">", "(", "IncrementPerRound", ")", ")", ")", ")", "return", "false", ";", "PHINode", "*", "NewPhi", ";", "if", "(", "Phi", "->", "getNumUses", "(", ")", "==", "", ")", "{", "if", "(", "IncInstruction", "->", "getNumUses", "(", ")", "!=", "", ")", "{", "IncInstruction", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "BinaryOps", "(", "IncInstruction", "->", "getOpcode", "(", ")", ")", ",", "Phi", ",", "IncrementPerRound", ",", "", ",", "IncInstruction", ")", ";", "Phi", "->", "setIncomingValue", "(", "IncrementingBlock", ",", "IncInstruction", ")", ";", "}", "NewPhi", "=", "Phi", ";", "}", "else", "{", "NewPhi", "=", "PHINode", "::", "Create", "(", "Phi", "->", "getType", "(", ")", ",", "", ",", "", ",", "Phi", ")", ";", "NewPhi", "->", "addIncoming", "(", "Phi", "->", "getIncomingValue", "(", "IncrementingBlock", "==", "", "?", "", ":", "", ")", ",", "Phi", "->", "getIncomingBlock", "(", "IncrementingBlock", "==", "", "?", "", ":", "", ")", ")", ";", "IncInstruction", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "BinaryOps", "(", "IncInstruction", "->", "getOpcode", "(", ")", ")", ",", "NewPhi", ",", "IncrementPerRound", ",", "", ",", "IncInstruction", ")", ";", "NewPhi", "->", "addIncoming", "(", "IncInstruction", ",", "Phi", "->", "getIncomingBlock", "(", "IncrementingBlock", ")", ")", ";", "IncrementingBlock", "=", "", ";", "}", "IRBuilder", "<", ">", "Builder", "(", "BB", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "Phi", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "Offs", "->", "getDebugLoc", "(", ")", ")", ";", "switch", "(", "Offs", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Or", ":"], "ground_truth": ["pushOutAdd", "(", "NewPhi", ",", "OffsSecondOperand", ",", "IncrementingBlock", "==", "", "?", "", ":", "", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "optimiseOffsets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83677, "Length": 438, "Cover_Rate": 0.49491525423728816} {"Template_token": ["", "if", "(", "IncInstruction", "->", "getNumUses", "(", ")", "!=", "", ")", "{", "IncInstruction", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "BinaryOps", "(", "IncInstruction", "->", "getOpcode", "(", ")", ")", ",", "Phi", ",", "IncrementPerRound", ",", "", ",", "IncInstruction", ")", ";", "Phi", "->", "setIncomingValue", "(", "IncrementingBlock", ",", "IncInstruction", ")", ";", "}", "NewPhi", "=", "Phi", ";", "}", "else", "{", "NewPhi", "=", "PHINode", "::", "Create", "(", "Phi", "->", "getType", "(", ")", ",", "", ",", "", ",", "Phi", ")", ";", "NewPhi", "->", "addIncoming", "(", "Phi", "->", "getIncomingValue", "(", "IncrementingBlock", "==", "", "?", "", ":", "", ")", ",", "Phi", "->", "getIncomingBlock", "(", "IncrementingBlock", "==", "", "?", "", ":", "", ")", ")", ";", "IncInstruction", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "BinaryOps", "(", "IncInstruction", "->", "getOpcode", "(", ")", ")", ",", "NewPhi", ",", "IncrementPerRound", ",", "", ",", "IncInstruction", ")", ";", "NewPhi", "->", "addIncoming", "(", "IncInstruction", ",", "Phi", "->", "getIncomingBlock", "(", "IncrementingBlock", ")", ")", ";", "IncrementingBlock", "=", "", ";", "}", "IRBuilder", "<", ">", "Builder", "(", "BB", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "Phi", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "Offs", "->", "getDebugLoc", "(", ")", ")", ";", "switch", "(", "Offs", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Or", ":", "pushOutAdd", "(", "NewPhi", ",", "OffsSecondOperand", ",", "IncrementingBlock", "==", "", "?", "", ":", "", ")", ";", "break", ";", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "Shl", ":", "pushOutMulShl", "(", "Offs", "->", "getOpcode", "(", ")", ",", "NewPhi", ",", "IncrementPerRound", ",", "OffsSecondOperand", ",", "IncrementingBlock", ",", "Builder", ")", ";", "break", ";", "default", ":", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";"], "ground_truth": ["Offs", "->", "replaceAllUsesWith", "(", "NewPhi", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "optimiseOffsets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83678, "Length": 270, "Cover_Rate": 0.3050847457627119} {"Template_token": ["", "unsigned", "IncrementIndex", "=", "StartIndex", "==", "", "?", "", ":", "", ";", "Phi", "->", "addIncoming", "(", "NewIndex", ",", "Phi", "->", "getIncomingBlock", "(", "StartIndex", ")", ")", ";"], "ground_truth": ["Phi", "->", "addIncoming", "(", "Phi", "->", "getIncomingValue", "(", "IncrementIndex", ")", ",", "Phi", "->", "getIncomingBlock", "(", "IncrementIndex", ")", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "pushOutAdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83679, "Length": 44, "Cover_Rate": 0.3283582089552239} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Instruction", "*", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", "->", "back", "(", ")", ")", ";", "Value", "*", "StartIndex", "=", "BinaryOperator", "::", "Create", "(", "(", "Instruction", "::", "BinaryOps", ")", "Opcode", ",", "Phi", "->", "getIncomingValue", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", ",", "OffsSecondOperand", ",", "", ",", "InsertionPoint", ")", ";", "Instruction", "*", "Product", "=", "BinaryOperator", "::", "Create", "(", "(", "Instruction", "::", "BinaryOps", ")", "Opcode", ",", "IncrementPerRound", ",", "OffsSecondOperand", ",", "", ",", "InsertionPoint", ")", ";", "Instruction", "*", "NewIncrement", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "Phi", ",", "Product", ",", "", ",", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", ")", "->", "back", "(", ")", ")", ".", "getPrevNode", "(", ")", ")", ";", "Phi", "->", "addIncoming", "(", "StartIndex", ",", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", ")", ";", "Phi", "->", "addIncoming", "(", "NewIncrement", ",", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", ")", ")", ";", "Phi", "->", "removeIncomingValue", "(", "(", "unsigned", ")", "", ")", ";"], "ground_truth": ["Phi", "->", "removeIncomingValue", "(", "(", "unsigned", ")", "", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "pushOutMulShl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83680, "Length": 190, "Cover_Rate": 0.8558558558558559} {"Template_token": ["", "Value", "*", "StartIndex", "=", "BinaryOperator", "::", "Create", "(", "(", "Instruction", "::", "BinaryOps", ")", "Opcode", ",", "Phi", "->", "getIncomingValue", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", ",", "OffsSecondOperand", ",", "", ",", "InsertionPoint", ")", ";", "Instruction", "*", "Product", "=", "BinaryOperator", "::", "Create", "(", "(", "Instruction", "::", "BinaryOps", ")", "Opcode", ",", "IncrementPerRound", ",", "OffsSecondOperand", ",", "", ",", "InsertionPoint", ")", ";", "Instruction", "*", "NewIncrement", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "Phi", ",", "Product", ",", "", ",", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", ")", "->", "back", "(", ")", ")", ".", "getPrevNode", "(", ")", ")", ";", "Phi", "->", "addIncoming", "(", "StartIndex", ",", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", ")", ";", "Phi", "->", "addIncoming", "(", "NewIncrement", ",", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", ")", ")", ";", "Phi", "->", "removeIncomingValue", "(", "(", "unsigned", ")", "", ")", ";"], "ground_truth": ["Phi", "->", "removeIncomingValue", "(", "(", "unsigned", ")", "", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "pushOutMulShl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83681, "Length": 153, "Cover_Rate": 0.6891891891891891} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "DL", "=", "&", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Gathers", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Scatters", ";", "bool", "Changed", "=", "false", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "Changed", "|=", "SimplifyInstructionsInBlock", "(", "&", "BB", ")", ";", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", "&&", "isa", "<", "FixedVectorType", ">", "(", "II", "->", "getType", "(", ")", ")", ")", "{", "Gathers", ".", "push_back", "(", "II", ")", ";"], "ground_truth": ["Changed", "|=", "optimiseAddress", "(", "II", "->", "getArgOperand", "(", "", ")", ",", "II", "->", "getParent", "(", ")", ",", "LI", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83682, "Length": 153, "Cover_Rate": 0.3844221105527638} {"Template_token": ["", "Changed", "|=", "SimplifyInstructionsInBlock", "(", "&", "BB", ")", ";", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", "&&", "isa", "<", "FixedVectorType", ">", "(", "II", "->", "getType", "(", ")", ")", ")", "{", "Gathers", ".", "push_back", "(", "II", ")", ";", "Changed", "|=", "optimiseAddress", "(", "II", "->", "getArgOperand", "(", "", ")", ",", "II", "->", "getParent", "(", ")", ",", "LI", ")", ";", "}", "else", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", "&&", "isa", "<", "FixedVectorType", ">", "(", "II", "->", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ")", "{", "Scatters", ".", "push_back", "(", "II", ")", ";", "Changed", "|=", "optimiseAddress", "(", "II", "->", "getArgOperand", "(", "", ")", ",", "II", "->", "getParent", "(", ")", ",", "LI", ")", ";", "}", "}", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Gathers", ".", "size", "(", ")", ";", "i", "++", ")", "{", "IntrinsicInst", "*", "I", "=", "Gathers", "[", "i", "]", ";", "Instruction", "*", "L", "=", "lowerGather", "(", "I", ")", ";", "if", "(", "L", "==", "nullptr", ")", "continue", ";", "SimplifyInstructionsInBlock", "(", "L", "->", "getParent", "(", ")", ")", ";", "Changed", "=", "true", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Scatters", ".", "size", "(", ")", ";", "i", "++", ")", "{", "IntrinsicInst", "*", "I", "=", "Scatters", "[", "i", "]", ";", "Instruction", "*", "S", "=", "lowerScatter", "(", "I", ")", ";"], "ground_truth": ["if", "(", "S", "==", "nullptr", ")", "continue", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83683, "Length": 248, "Cover_Rate": 0.6231155778894473} {"Template_token": ["", "Loop", "*", "L", "=", "LI", "->", "getLoopFor", "(", "I", "->", "getParent", "(", ")", ")", ";", "if", "(", "L", "==", "nullptr", ")", "return", "nullptr", ";", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ";", "Value", "*", "Offsets", ";", "Value", "*", "BasePtr", "=", "decomposeGEP", "(", "Offsets", ",", "Ty", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "int", "TypeScale", "=", "computeScale", "(", "DL", "->", "getTypeSizeInBits", "(", "GEP", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ",", "DL", "->", "getTypeSizeInBits", "(", "GEP", "->", "getType", "(", ")", ")", "/", "cast", "<", "FixedVectorType", ">", "(", "GEP", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TypeScale", "==", "-", "", ")", "return", "nullptr", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateIncrementingGatScat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83684, "Length": 132, "Cover_Rate": 0.30275229357798167} {"Template_token": ["", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "std", "::", "pair", "<", "Value", "*", ",", "int64_t", ">", "Add", "=", "getVarAndConst", "(", "Offsets", ",", "TypeScale", ")", ";", "if", "(", "Add", ".", "first", "==", "nullptr", ")", "return", "nullptr", ";", "Value", "*", "OffsetsIncoming", "=", "Add", ".", "first", ";", "int64_t", "Immediate", "=", "Add", ".", "second", ";", "Instruction", "*", "ScaledOffsets", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Shl", ",", "OffsetsIncoming", ",", "Builder", ".", "CreateVectorSplat", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Builder", ".", "getInt32", "(", "TypeScale", ")", ")", ",", "", ",", "I", ")", ";", "OffsetsIncoming", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "ScaledOffsets", ",", "Builder", ".", "CreateVectorSplat", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Builder", ".", "CreatePtrToInt", "(", "BasePtr", ",", "cast", "<", "VectorType", ">", "(", "ScaledOffsets", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ")", ")", ",", "", ",", "I", ")", ";"], "ground_truth": ["if", "(", "I", "->", "getIntrinsicID", "(", ")", "==", "", ")", "return", "tryCreateMaskedGatherBase", "(", "I", ",", "OffsetsIncoming", ",", "Builder", ",", "Immediate", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateIncrementingGatScat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83685, "Length": 165, "Cover_Rate": 0.37844036697247707} {"Template_token": ["", "unsigned", "IncrementIndex", "=", "Phi", "->", "getIncomingBlock", "(", "", ")", "==", "L", "->", "getLoopLatch", "(", ")", "?", "", ":", "", ";", "Offsets", "=", "Phi", "->", "getIncomingValue", "(", "IncrementIndex", ")", ";", "std", "::", "pair", "<", "Value", "*", ",", "int64_t", ">", "Add", "=", "getVarAndConst", "(", "Offsets", ",", "TypeScale", ")", ";", "if", "(", "Add", ".", "first", "==", "nullptr", ")", "return", "nullptr", ";", "Value", "*", "OffsetsIncoming", "=", "Add", ".", "first", ";", "int64_t", "Immediate", "=", "Add", ".", "second", ";", "if", "(", "OffsetsIncoming", "!=", "Phi", ")", "return", "nullptr", ";", "Builder", ".", "SetInsertPoint", "(", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "unsigned", "NumElems", "=", "cast", "<", "FixedVectorType", ">", "(", "OffsetsIncoming", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "Instruction", "*", "ScaledOffsets", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Shl", ",", "Phi", "->", "getIncomingValue", "(", "", "-", "IncrementIndex", ")", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "getInt32", "(", "TypeScale", ")", ")", ",", "", ",", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "OffsetsIncoming", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "ScaledOffsets", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "CreatePtrToInt", "(", "BasePtr", ",", "cast", "<", "VectorType", ">", "(", "ScaledOffsets", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ")", ")", ",", "", ",", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "OffsetsIncoming", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Sub", ",", "OffsetsIncoming", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "getInt32", "(", "Immediate", ")", ")", ",", "", ",", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "Phi", "->", "setIncomingValue", "(", "", "-", "IncrementIndex", ",", "OffsetsIncoming", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Instruction", "*", "EndResult", ";", "Instruction", "*", "NewInduction", ";", "if", "(", "I", "->", "getIntrinsicID", "(", ")", "==", "", ")", "{", "Value", "*", "Load", "=", "tryCreateMaskedGatherBaseWB", "(", "I", ",", "Phi", ",", "Builder", ",", "Immediate", ")", ";", "EndResult", "=", "ExtractValueInst", "::", "Create", "(", "Load", ",", "", ",", "", ")", ";", "NewInduction", "=", "ExtractValueInst", "::", "Create", "(", "Load", ",", "", ",", "", ")", ";", "Builder", ".", "Insert", "(", "EndResult", ")", ";", "Builder", ".", "Insert", "(", "NewInduction", ")", ";", "}", "else", "{", "EndResult", "=", "NewInduction", "=", "tryCreateMaskedScatterBaseWB", "(", "I", ",", "Phi", ",", "Builder", ",", "Immediate", ")", ";", "}"], "ground_truth": ["Instruction", "*", "AddInst", "=", "cast", "<", "Instruction", ">", "(", "Offsets", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateIncrementingWBGatScat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83686, "Length": 397, "Cover_Rate": 0.7678916827852998} {"Template_token": ["", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", "}", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateMaskedGatherBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83687, "Length": 97, "Cover_Rate": 0.5773809523809523} {"Template_token": ["", "Instruction", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedGatherBase", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ",", "int64_t", "Increment", ")", "{", "using", "namespace", "PatternMatch", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", "}", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateMaskedGatherBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83688, "Length": 125, "Cover_Rate": 0.7440476190476191} {"Template_token": ["", "Instruction", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedGatherBaseWB", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ",", "int64_t", "Increment", ")", "{", "using", "namespace", "PatternMatch", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", "}", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateMaskedGatherBaseWB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83689, "Length": 127, "Cover_Rate": 0.7470588235294118} {"Template_token": ["", "ResultTy", "=", "User", "->", "getType", "(", ")", ";", "}", "}", "if", "(", "ResultTy", "->", "getPrimitiveSizeInBits", "(", ")", "<", "", "&&", "ResultTy", "->", "isIntOrIntVectorTy", "(", ")", ")", "{", "ResultTy", "=", "ResultTy", "->", "getWithNewBitWidth", "(", "", "/", "cast", "<", "FixedVectorType", ">", "(", "ResultTy", ")", "->", "getNumElements", "(", ")", ")", ";", "TruncResult", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ResultTy", "<<", "", ")", ";", "}", "if", "(", "ResultTy", "->", "getPrimitiveSizeInBits", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "nullptr", ";", "}", "}", "Value", "*", "Offsets", ";", "int", "Scale", ";", "Value", "*", "BasePtr", "=", "decomposePtr", "(", "Ptr", ",", "Offsets", ",", "Scale", ",", "cast", "<", "FixedVectorType", ">", "(", "ResultTy", ")", ",", "MemoryTy", ",", "Builder", ")", ";", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "Root", "=", "Extend", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Instruction", "*", "Load", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "Load", "=", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "ResultTy", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "Unsigned", ")", ",", "Mask", "}", ")", ";", "else", "Load", "=", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "ResultTy", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "Unsigned", ")", "}", ")", ";", "if", "(", "TruncResult", ")", "{", "Load", "=", "TruncInst", "::", "Create", "(", "Instruction", "::", "Trunc", ",", "Load", ",", "MemoryTy", ")", ";", "Builder", ".", "Insert", "(", "Load", ")", ";", "}"], "ground_truth": ["return", "Load", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateMaskedGatherOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83690, "Length": 318, "Cover_Rate": 0.6091954022988506} {"Template_token": ["", "if", "(", "!", "(", "Ty", "->", "getNumElements", "(", ")", "==", "", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "{", "return", "nullptr", ";", "}", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", "}", ")", ";"], "ground_truth": ["else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", ",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateMaskedScatterBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83691, "Length": 136, "Cover_Rate": 0.6938775510204082} {"Template_token": ["", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "(", "Ty", "->", "getNumElements", "(", ")", "==", "", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "{", "return", "nullptr", ";", "}", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", "}", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateMaskedScatterBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83692, "Length": 108, "Cover_Rate": 0.5510204081632653} {"Template_token": ["", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", ",", "Mask", "}", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateMaskedScatterBaseWB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83693, "Length": 123, "Cover_Rate": 0.6373056994818653} {"Template_token": ["", "Instruction", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedScatterBaseWB", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ",", "int64_t", "Increment", ")", "{", "using", "namespace", "PatternMatch", ";", "Value", "*", "Input", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", "}", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateMaskedScatterBaseWB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83694, "Length": 144, "Cover_Rate": 0.7461139896373057} {"Template_token": ["", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "if", "(", "ExtendInput", ")", "Input", "=", "Builder", ".", "CreateZExt", "(", "Input", ",", "InputTy", ")", ";", "if", "(", "!", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Input", ",", "Builder", ".", "getInt32", "(", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Mask", "}", ")", ";"], "ground_truth": ["else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Input", ",", "Builder", ".", "getInt32", "(", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", "}", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateMaskedScatterOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83695, "Length": 152, "Cover_Rate": 0.37346437346437344} {"Template_token": ["", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Address", ")", ";", "if", "(", "!", "GEP", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "if", "(", "GEP", "->", "hasOneUse", "(", ")", "&&", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", ")", "{"], "ground_truth": ["IRBuilder", "<", ">", "Builder", "(", "GEP", "->", "getContext", "(", ")", ")", ";"], "File": "MVEGatherScatterLowering10", "Func": "optimiseAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83696, "Length": 58, "Cover_Rate": 0.3118279569892473} {"Template_token": ["", "void", "MVEGatherScatterLowering", "::", "pushOutMul", "(", "PHINode", "*", "&", "Phi", ",", "Value", "*", "IncrementPerRound", ",", "Value", "*", "OffsSecondOperand", ",", "unsigned", "LoopIncrement", ",", "IRBuilder", "<", ">", "&", "Builder", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["Instruction", "*", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", "->", "back", "(", ")", ")", ";"], "File": "MVEGatherScatterLowering10", "Func": "pushOutMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83698, "Length": 65, "Cover_Rate": 0.3051643192488263} {"Template_token": ["", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Gathers", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Scatters", ";", "bool", "Changed", "=", "false", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "Changed", "|=", "SimplifyInstructionsInBlock", "(", "&", "BB", ")", ";", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", "&&", "isa", "<", "FixedVectorType", ">", "(", "II", "->", "getType", "(", ")", ")", ")", "{", "Gathers", ".", "push_back", "(", "II", ")", ";", "Changed", "|=", "optimiseAddress", "(", "II", "->", "getArgOperand", "(", "", ")", ",", "II", "->", "getParent", "(", ")", ",", "LI", ")", ";", "}", "else", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", "&&", "isa", "<", "FixedVectorType", ">", "(", "II", "->", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ")", "{", "Scatters", ".", "push_back", "(", "II", ")", ";", "Changed", "|=", "optimiseAddress", "(", "II", "->", "getArgOperand", "(", "", ")", ",", "II", "->", "getParent", "(", ")", ",", "LI", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering10", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83699, "Length": 190, "Cover_Rate": 0.4935064935064935} {"Template_token": ["", "FixedVectorType", "*", "Ty", ";", "if", "(", "I", "->", "getIntrinsicID", "(", ")", "==", "", ")", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "else", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "I", "->", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "Loop", "*", "L", "=", "LI", "->", "getLoopFor", "(", "I", "->", "getParent", "(", ")", ")", ";", "if", "(", "L", "==", "nullptr", ")", "return", "nullptr", ";", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ";", "Value", "*", "Offsets", ";", "Value", "*", "BasePtr", "=", "decomposeGEP", "(", "Offsets", ",", "Ty", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "DataLayout", "DT", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "int", "TypeScale", "=", "computeScale", "(", "DT", ".", "getTypeSizeInBits", "(", "GEP", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ",", "DT", ".", "getTypeSizeInBits", "(", "GEP", "->", "getType", "(", ")", ")", "/", "cast", "<", "FixedVectorType", ">", "(", "GEP", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TypeScale", "==", "-", "", ")", "return", "nullptr", ";"], "File": "MVEGatherScatterLowering10", "Func": "tryCreateIncrementingGatScat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83700, "Length": 222, "Cover_Rate": 0.48577680525164113} {"Template_token": ["", "if", "(", "L", "==", "nullptr", ")", "return", "nullptr", ";", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ";", "Value", "*", "Offsets", ";", "Value", "*", "BasePtr", "=", "decomposeGEP", "(", "Offsets", ",", "Ty", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "DataLayout", "DT", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "int", "TypeScale", "=", "computeScale", "(", "DT", ".", "getTypeSizeInBits", "(", "GEP", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ",", "DT", ".", "getTypeSizeInBits", "(", "GEP", "->", "getType", "(", ")", ")", "/", "cast", "<", "FixedVectorType", ">", "(", "GEP", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ")", ";", "if", "(", "TypeScale", "==", "-", "", ")", "return", "nullptr", ";", "if", "(", "GEP", "->", "hasOneUse", "(", ")", ")", "{", "if", "(", "auto", "*", "Load", "=", "tryCreateIncrementingWBGatScat", "(", "I", ",", "BasePtr", ",", "Offsets", ",", "TypeScale", ",", "Builder", ")", ")", "return", "Load", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "std", "::", "pair", "<", "Value", "*", ",", "int64_t", ">", "Add", "=", "getVarAndConst", "(", "Offsets", ",", "TypeScale", ")", ";", "if", "(", "Add", ".", "first", "==", "nullptr", ")", "return", "nullptr", ";", "Value", "*", "OffsetsIncoming", "=", "Add", ".", "first", ";", "int64_t", "Immediate", "=", "Add", ".", "second", ";", "Instruction", "*", "ScaledOffsets", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Shl", ",", "OffsetsIncoming", ",", "Builder", ".", "CreateVectorSplat", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Builder", ".", "getInt32", "(", "TypeScale", ")", ")", ",", "", ",", "I", ")", ";", "OffsetsIncoming", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "ScaledOffsets", ",", "Builder", ".", "CreateVectorSplat", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Builder", ".", "CreatePtrToInt", "(", "BasePtr", ",", "cast", "<", "VectorType", ">", "(", "ScaledOffsets", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ")", ")", ",", "", ",", "I", ")", ";", "if", "(", "I", "->", "getIntrinsicID", "(", ")", "==", "", ")", "return", "tryCreateMaskedGatherBase", "(", "I", ",", "OffsetsIncoming", ",", "Builder", ",", "Immediate", ")", ";", "else", "return", "tryCreateMaskedScatterBase", "(", "I", ",", "OffsetsIncoming", ",", "Builder", ",", "Immediate", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering10", "Func": "tryCreateIncrementingGatScat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83701, "Length": 348, "Cover_Rate": 0.7614879649890591} {"Template_token": ["", "if", "(", "GEPPtr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "Offsets", "=", "GEP", "->", "getOperand", "(", "", ")", ";", "if", "(", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "", ")", ";", "Type", "*", "OffsType", "=", "VectorType", "::", "getInteger", "(", "cast", "<", "VectorType", ">", "(", "Ty", ")", ")", ";", "if", "(", "OffsType", "!=", "Offsets", "->", "getType", "(", ")", ")", "{", "if", "(", "OffsType", "->", "getScalarSizeInBits", "(", ")", ">", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Offsets", "=", "Builder", ".", "CreateZExt", "(", "Offsets", ",", "OffsType", ",", "", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "MVEGatherScatterLowering11", "Func": "checkGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83702, "Length": 174, "Cover_Rate": 0.6770428015564203} {"Template_token": ["", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering11", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83703, "Length": 17, "Cover_Rate": 0.5151515151515151} {"Template_token": ["", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";"], "ground_truth": ["FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "MVEGatherScatterLowering11", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83704, "Length": 22, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "(", "(", "NumElements", "==", "", "&&", "ElemSize", "==", "", ")", "||", "(", "NumElements", "==", "", "&&", "ElemSize", "==", "", ")", "||", "(", "NumElements", "==", "", "&&", "ElemSize", "==", "", ")", ")", "&&", "ElemSize", "/", "", "<=", "Alignment", ")", "return", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering11", "Func": "isLegalTypeAndAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83705, "Length": 58, "Cover_Rate": 0.7945205479452054} {"Template_token": ["", "if", "(", "auto", "*", "BitCast", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "Ptr", ")", ")", "{", "Type", "*", "BCTy", "=", "BitCast", "->", "getType", "(", ")", ";", "Type", "*", "BCSrcTy", "=", "BitCast", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";"], "ground_truth": ["if", "(", "BCTy", "->", "getVectorNumElements", "(", ")", "==", "BCSrcTy", "->", "getVectorNumElements", "(", ")", ")", "{"], "File": "MVEGatherScatterLowering11", "Func": "lookThroughBitcast", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83706, "Length": 55, "Cover_Rate": 0.632183908045977} {"Template_token": ["", "Type", "*", "BCSrcTy", "=", "BitCast", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";"], "ground_truth": ["if", "(", "BCTy", "->", "getVectorNumElements", "(", ")", "==", "BCSrcTy", "->", "getVectorNumElements", "(", ")", ")", "{"], "File": "MVEGatherScatterLowering11", "Func": "lookThroughBitcast", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83707, "Length": 30, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "false", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "Load", "=", "Builder", ".", "CreateSelect", "(", "Mask", ",", "Load", ",", "PassThru", ")", ";", "}"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "MVEGatherScatterLowering11", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83708, "Length": 143, "Cover_Rate": 0.5315985130111525} {"Template_token": ["", "unsigned", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Value", "*", "PassThru", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getVectorNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "false", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "false", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";"], "ground_truth": ["Load", "=", "Builder", ".", "CreateSelect", "(", "Mask", ",", "Load", ",", "PassThru", ")", ";"], "File": "MVEGatherScatterLowering11", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83709, "Length": 198, "Cover_Rate": 0.7360594795539034} {"Template_token": ["", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Gathers", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", ")", "Gathers", ".", "push_back", "(", "II", ")", ";", "}", "}", "if", "(", "Gathers", ".", "empty", "(", ")", ")", "return", "false", ";", "for", "(", "IntrinsicInst", "*", "I", ":", "Gathers", ")", "lowerGather", "(", "I", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MVEGatherScatterLowering11", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83710, "Length": 115, "Cover_Rate": 0.71875} {"Template_token": ["", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", ")", "Gathers", ".", "push_back", "(", "II", ")", ";", "}", "}", "if", "(", "Gathers", ".", "empty", "(", ")", ")", "return", "false", ";", "for", "(", "IntrinsicInst", "*", "I", ":", "Gathers", ")", "lowerGather", "(", "I", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MVEGatherScatterLowering11", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83711, "Length": 79, "Cover_Rate": 0.49375} {"Template_token": ["", "if", "(", "Ty", "->", "getVectorNumElements", "(", ")", "!=", "", ")", "return", "nullptr", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Mask", "}", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering11", "Func": "tryCreateMaskedGatherBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83712, "Length": 103, "Cover_Rate": 0.6866666666666666} {"Template_token": ["", "unsigned", "Scale", ";", "int", "GEPElemSize", "=", "BasePtr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "int", "ResultElemSize", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "GEPElemSize", "==", "", "&&", "ResultElemSize", "==", "", ")", "{", "Scale", "=", "", ";", "}", "else", "if", "(", "GEPElemSize", "==", "", "&&", "ResultElemSize", "==", "", ")", "{", "Scale", "=", "", ";", "}", "else", "if", "(", "GEPElemSize", "==", "", ")", "{", "Scale", "=", "", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "!", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "Ty", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering11", "Func": "tryCreateMaskedGatherOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83713, "Length": 178, "Cover_Rate": 0.5933333333333334} {"Template_token": ["", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "!", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "Ty", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Mask", "}", ")", ";"], "ground_truth": ["else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "Ty", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "", ")", "}", ")", ";"], "File": "MVEGatherScatterLowering11", "Func": "tryCreateMaskedGatherOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83714, "Length": 160, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "return", "nullptr", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "Value", "*", "GEPPtr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "if", "(", "GEPPtr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "Offsets", "=", "GEP", "->", "getOperand", "(", "", ")", ";", "if", "(", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "", ")", ";", "Type", "*", "OffsType", "=", "VectorType", "::", "getInteger", "(", "cast", "<", "VectorType", ">", "(", "Ty", ")", ")", ";", "if", "(", "OffsType", "!=", "Offsets", "->", "getType", "(", ")", ")", "{", "if", "(", "OffsType", "->", "getScalarSizeInBits", "(", ")", ">", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Offsets", "=", "Builder", ".", "CreateZExt", "(", "Offsets", ",", "OffsType", ",", "", ")", ";", "}", "else", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";"], "File": "MVEGatherScatterLowering15", "Func": "checkGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83717, "Length": 183, "Cover_Rate": 0.75} {"Template_token": ["", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Instruction", "*", "Root", "=", "I", ";", "Value", "*", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "false", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "Load", "=", "Builder", ".", "CreateSelect", "(", "Mask", ",", "Load", ",", "PassThru", ")", ";", "}", "Root", "->", "replaceAllUsesWith", "(", "Load", ")", ";", "Root", "->", "eraseFromParent", "(", ")", ";", "if", "(", "Root", "!=", "I", ")", "I", "->", "eraseFromParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MVEGatherScatterLowering15", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83718, "Length": 174, "Cover_Rate": 0.6020761245674741} {"Template_token": ["", "Value", "*", "Ptr", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Type", "*", "Ty", "=", "Input", "->", "getType", "(", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getVectorNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "false", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Store", "=", "tryCreateMaskedScatterOffset", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Store", ")", "Store", "=", "tryCreateMaskedScatterBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Store", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "I", "->", "replaceAllUsesWith", "(", "Store", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering15", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83719, "Length": 177, "Cover_Rate": 0.8388625592417062} {"Template_token": ["", "if", "(", "!", "EnableMaskedGatherScatters", ")", "return", "false", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Gathers", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Scatters", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", ")", "Gathers", ".", "push_back", "(", "II", ")", ";", "else", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", ")", "Scatters", ".", "push_back", "(", "II", ")", ";", "}"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering15", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83720, "Length": 149, "Cover_Rate": 0.7376237623762376} {"Template_token": ["", "bool", "MVEGatherScatterLowering", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "EnableMaskedGatherScatters", ")", "return", "false", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Gathers", ";"], "ground_truth": ["SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Scatters", ";"], "File": "MVEGatherScatterLowering15", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83721, "Length": 87, "Cover_Rate": 0.4306930693069307} {"Template_token": ["", "if", "(", "Scale", "==", "-", "", ")", "return", "nullptr", ";", "Root", "=", "Extend", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "!", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "ResultTy", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "OriginalTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "Unsigned", ")", ",", "Mask", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "ResultTy", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "OriginalTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "Unsigned", ")", "}", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering15", "Func": "tryCreateMaskedGatherOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83722, "Length": 157, "Cover_Rate": 0.3925} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "ResultTy", "=", "Extend", "->", "getType", "(", ")", ";", "if", "(", "ResultTy", "->", "getPrimitiveSizeInBits", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "}", "Value", "*", "Offsets", ";", "Value", "*", "BasePtr", "=", "checkGEP", "(", "Offsets", ",", "ResultTy", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "int", "Scale", "=", "computeScale", "(", "BasePtr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ",", "OriginalTy", "->", "getScalarSizeInBits", "(", ")", ")", ";", "if", "(", "Scale", "==", "-", "", ")", "return", "nullptr", ";", "Root", "=", "Extend", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "!", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "ResultTy", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "OriginalTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "Unsigned", ")", ",", "Mask", "}", ")", ";"], "ground_truth": ["else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "ResultTy", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "OriginalTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "Unsigned", ")", "}", ")", ";"], "File": "MVEGatherScatterLowering15", "Func": "tryCreateMaskedGatherOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83723, "Length": 268, "Cover_Rate": 0.67} {"Template_token": ["", "using", "namespace", "PatternMatch", ";", "Value", "*", "Input", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Type", "*", "Ty", "=", "Input", "->", "getType", "(", ")", ";", "if", "(", "!", "(", "Ty", "->", "getVectorNumElements", "(", ")", "==", "", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "{", "return", "nullptr", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Input", "}", ")", ";"], "File": "MVEGatherScatterLowering15", "Func": "tryCreateMaskedScatterBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83724, "Length": 117, "Cover_Rate": 0.6290322580645161} {"Template_token": ["", "Value", "*", "Input", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Type", "*", "Ty", "=", "Input", "->", "getType", "(", ")", ";", "if", "(", "!", "(", "Ty", "->", "getVectorNumElements", "(", ")", "==", "", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "{", "return", "nullptr", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Input", "}", ")", ";"], "ground_truth": ["else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Input", ",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering15", "Func": "tryCreateMaskedScatterBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83725, "Length": 157, "Cover_Rate": 0.8440860215053764} {"Template_token": ["", "Value", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedScatterOffset", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "Builder", ")", "{", "using", "namespace", "PatternMatch", ";", "Value", "*", "Input", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Type", "*", "InputTy", "=", "Input", "->", "getType", "(", ")", ";", "Type", "*", "MemoryTy", "=", "InputTy", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "if", "(", "TruncInst", "*", "Trunc", "=", "dyn_cast", "<", "TruncInst", ">", "(", "Input", ")", ")", "{", "Value", "*", "PreTrunc", "=", "Trunc", "->", "getOperand", "(", "", ")", ";", "Type", "*", "PreTruncTy", "=", "PreTrunc", "->", "getType", "(", ")", ";", "if", "(", "PreTruncTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "Input", "=", "PreTrunc", ";"], "ground_truth": ["InputTy", "=", "PreTruncTy", ";"], "File": "MVEGatherScatterLowering15", "Func": "tryCreateMaskedScatterOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83726, "Length": 128, "Cover_Rate": 0.3626062322946176} {"Template_token": ["", "Type", "*", "MemoryTy", "=", "InputTy", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "if", "(", "TruncInst", "*", "Trunc", "=", "dyn_cast", "<", "TruncInst", ">", "(", "Input", ")", ")", "{", "Value", "*", "PreTrunc", "=", "Trunc", "->", "getOperand", "(", "", ")", ";", "Type", "*", "PreTruncTy", "=", "PreTrunc", "->", "getType", "(", ")", ";", "if", "(", "PreTruncTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "Input", "=", "PreTrunc", ";", "InputTy", "=", "PreTruncTy", ";", "}", "}", "if", "(", "InputTy", "->", "getPrimitiveSizeInBits", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "Value", "*", "Offsets", ";", "Value", "*", "BasePtr", "=", "checkGEP", "(", "Offsets", ",", "InputTy", ",", "Ptr", ",", "Builder", ")", ";"], "ground_truth": ["if", "(", "!", "BasePtr", ")", "return", "nullptr", ";"], "File": "MVEGatherScatterLowering15", "Func": "tryCreateMaskedScatterOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83727, "Length": 127, "Cover_Rate": 0.3597733711048159} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "Offsets", "=", "GEP", "->", "getOperand", "(", "", ")", ";", "assert", "(", "Ty", "->", "getVectorNumElements", "(", ")", "==", "Offsets", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "if", "(", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "if", "(", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "", ")", ";", "else", "if", "(", "!", "(", "Offsets", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", "==", "", "&&", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "return", "nullptr", ";", "if", "(", "Ty", "!=", "Offsets", "->", "getType", "(", ")", ")", "{", "if", "(", "(", "Ty", "->", "getScalarSizeInBits", "(", ")", "<", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "MVEGatherScatterLowering1", "Func": "checkGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83728, "Length": 162, "Cover_Rate": 0.525974025974026} {"Template_token": ["", "bool", "isGatherScatter", "(", "IntrinsicInst", "*", "IntInst", ")", "{", "if", "(", "IntInst", "==", "nullptr", ")", "return", "false", ";", "unsigned", "IntrinsicID", "=", "IntInst", "->", "getIntrinsicID", "(", ")", ";", "return", "(", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering1", "Func": "isGatherScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83729, "Length": 86, "Cover_Rate": 0.7543859649122807} {"Template_token": ["", "if", "(", "(", "(", "NumElements", "==", "", "&&", "(", "ElemSize", "==", "", "||", "ElemSize", "==", "", "||", "ElemSize", "==", "", ")", ")", "||", "(", "NumElements", "==", "", "&&", "(", "ElemSize", "==", "", "||", "ElemSize", "==", "", ")", ")", "||", "(", "NumElements", "==", "", "&&", "ElemSize", "==", "", ")", ")", "&&", "ElemSize", "/", "", "<=", "Alignment", ")", "return", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MVEGatherScatterLowering1", "Func": "isLegalTypeAndAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83730, "Length": 73, "Cover_Rate": 0.8202247191011236} {"Template_token": ["", "bool", "MVEGatherScatterLowering", "::", "isLegalTypeAndAlignment", "(", "unsigned", "NumElements", ",", "unsigned", "ElemSize", ",", "unsigned", "Alignment", ")", "{"], "ground_truth": ["if", "(", "(", "(", "NumElements", "==", "", "&&", "(", "ElemSize", "==", "", "||", "ElemSize", "==", "", "||", "ElemSize", "==", "", ")", ")", "||", "(", "NumElements", "==", "", "&&", "(", "ElemSize", "==", "", "||", "ElemSize", "==", "", ")", ")", "||", "(", "NumElements", "==", "", "&&", "ElemSize", "==", "", ")", ")", "&&", "ElemSize", "/", "", "<=", "Alignment", ")", "return", "true", ";"], "File": "MVEGatherScatterLowering1", "Func": "isLegalTypeAndAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83731, "Length": 74, "Cover_Rate": 0.8314606741573034} {"Template_token": ["", "void", "MVEGatherScatterLowering", "::", "lookThroughBitcast", "(", "Value", "*", "&", "Ptr", ")", "{", "if", "(", "auto", "*", "BitCast", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "Ptr", ")", ")", "{", "Type", "*", "BCTy", "=", "BitCast", "->", "getType", "(", ")", ";", "Type", "*", "BCSrcTy", "=", "BitCast", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "BCTy", "->", "getVectorNumElements", "(", ")", "==", "BCSrcTy", "->", "getVectorNumElements", "(", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "MVEGatherScatterLowering1", "Func": "lookThroughBitcast", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83732, "Length": 75, "Cover_Rate": 0.8620689655172413} {"Template_token": ["", "Type", "*", "BCTy", "=", "BitCast", "->", "getType", "(", ")", ";", "Type", "*", "BCSrcTy", "=", "BitCast", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";"], "ground_truth": ["if", "(", "BCTy", "->", "getVectorNumElements", "(", ")", "==", "BCSrcTy", "->", "getVectorNumElements", "(", ")", ")", "{"], "File": "MVEGatherScatterLowering1", "Func": "lookThroughBitcast", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83733, "Length": 40, "Cover_Rate": 0.45977011494252873} {"Template_token": ["", "Instruction", "*", "Root", "=", "I", ";", "Value", "*", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "nullptr", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";"], "ground_truth": ["Load", "=", "Builder", ".", "CreateSelect", "(", "Mask", ",", "Load", ",", "PassThru", ")", ";"], "File": "MVEGatherScatterLowering1", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83734, "Length": 91, "Cover_Rate": 0.3137931034482759} {"Template_token": ["", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Store", "=", "tryCreateMaskedScatterOffset", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Store", ")", "Store", "=", "tryCreateMaskedScatterBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Store", ")", "return", "nullptr", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["I", "->", "replaceAllUsesWith", "(", "Store", ")", ";"], "File": "MVEGatherScatterLowering1", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83735, "Length": 83, "Cover_Rate": 0.3915094339622642} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Value", "*", "Input", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Value", "*", "Ptr", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Type", "*", "Ty", "=", "Input", "->", "getType", "(", ")", ";"], "ground_truth": ["if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getVectorNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";"], "File": "MVEGatherScatterLowering1", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83736, "Length": 84, "Cover_Rate": 0.39622641509433965} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Instruction", "*", "InsertionPoint", ";", "if", "(", "isa", "<", "Instruction", ">", "(", "OffsSecondOperand", ")", ")", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "OffsSecondOperand", ")", "->", "getParent", "(", ")", "->", "back", "(", ")", ";", "else", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "StartIndex", ")", "->", "back", "(", ")", ")", ";"], "ground_truth": ["Instruction", "*", "NewIndex", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "Phi", "->", "getIncomingValue", "(", "StartIndex", ")", ",", "OffsSecondOperand", ",", "", ",", "InsertionPoint", ")", ";"], "File": "MVEGatherScatterLowering1", "Func": "pushOutAdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83737, "Length": 89, "Cover_Rate": 0.536144578313253} {"Template_token": ["", "Instruction", "*", "InsertionPoint", ";", "if", "(", "isa", "<", "Instruction", ">", "(", "OffsSecondOperand", ")", ")", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "OffsSecondOperand", ")", "->", "getParent", "(", ")", "->", "back", "(", ")", ";", "else", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", "->", "back", "(", ")", ")", ";", "Value", "*", "StartIndex", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Mul", ",", "Phi", "->", "getIncomingValue", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", ",", "OffsSecondOperand", ",", "", ",", "InsertionPoint", ")", ";", "Instruction", "*", "Product", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Mul", ",", "IncrementPerRound", ",", "OffsSecondOperand", ",", "", ",", "InsertionPoint", ")", ";", "Instruction", "*", "NewIncrement", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "Phi", ",", "Product", ",", "", ",", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", ")", "->", "back", "(", ")", ")", ".", "getPrevNode", "(", ")", ")", ";", "Phi", "->", "addIncoming", "(", "StartIndex", ",", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", ")", ";", "Phi", "->", "addIncoming", "(", "NewIncrement", ",", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", ")", ")", ";", "Phi", "->", "removeIncomingValue", "(", "(", "unsigned", ")", "", ")", ";"], "ground_truth": ["Phi", "->", "removeIncomingValue", "(", "(", "unsigned", ")", "", ")", ";"], "File": "MVEGatherScatterLowering1", "Func": "pushOutMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83738, "Length": 207, "Cover_Rate": 0.8380566801619433} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Instruction", "*", "InsertionPoint", ";", "if", "(", "isa", "<", "Instruction", ">", "(", "OffsSecondOperand", ")", ")", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "OffsSecondOperand", ")", "->", "getParent", "(", ")", "->", "back", "(", ")", ";", "else", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", "->", "back", "(", ")", ")", ";"], "ground_truth": ["Value", "*", "StartIndex", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Mul", ",", "Phi", "->", "getIncomingValue", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", ",", "OffsSecondOperand", ",", "", ",", "InsertionPoint", ")", ";"], "File": "MVEGatherScatterLowering1", "Func": "pushOutMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83739, "Length": 101, "Cover_Rate": 0.4089068825910931} {"Template_token": ["", "else", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", ")", "Scatters", ".", "push_back", "(", "II", ")", ";", "}", "}", "bool", "Changed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Gathers", ".", "size", "(", ")", ";", "i", "++", ")", "{", "IntrinsicInst", "*", "I", "=", "Gathers", "[", "i", "]", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", ")", "optimiseOffsets", "(", "cast", "<", "Instruction", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", "->", "getOperand", "(", "", ")", ",", "I", "->", "getParent", "(", ")", ",", "&", "LI", ")", ";", "Value", "*", "L", "=", "lowerGather", "(", "I", ")", ";", "if", "(", "L", "==", "nullptr", ")", "continue", ";", "SimplifyInstructionsInBlock", "(", "cast", "<", "Instruction", ">", "(", "L", ")", "->", "getParent", "(", ")", ")", ";", "Changed", "=", "true", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Scatters", ".", "size", "(", ")", ";", "i", "++", ")", "{", "IntrinsicInst", "*", "I", "=", "Scatters", "[", "i", "]", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", ")", "optimiseOffsets", "(", "cast", "<", "Instruction", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", "->", "getOperand", "(", "", ")", ",", "I", "->", "getParent", "(", ")", ",", "&", "LI", ")", ";", "Value", "*", "S", "=", "lowerScatter", "(", "I", ")", ";", "if", "(", "S", "==", "nullptr", ")", "continue", ";", "SimplifyInstructionsInBlock", "(", "cast", "<", "Instruction", ">", "(", "S", ")", "->", "getParent", "(", ")", ")", ";"], "ground_truth": ["Changed", "=", "true", ";"], "File": "MVEGatherScatterLowering1", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83740, "Length": 246, "Cover_Rate": 0.6044226044226044} {"Template_token": ["", "}", "}", "Value", "*", "Offsets", ";", "Value", "*", "BasePtr", "=", "checkGEP", "(", "Offsets", ",", "ResultTy", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "int", "Scale", "=", "computeScale", "(", "BasePtr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ",", "OriginalTy", "->", "getScalarSizeInBits", "(", ")", ")", ";", "if", "(", "Scale", "==", "-", "", ")", "return", "nullptr", ";", "Root", "=", "Extend", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "!", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "ResultTy", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "OriginalTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "Unsigned", ")", ",", "Mask", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "ResultTy", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "OriginalTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "Unsigned", ")", "}", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering1", "Func": "tryCreateMaskedGatherOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83741, "Length": 212, "Cover_Rate": 0.5286783042394015} {"Template_token": ["", "Value", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedScatterBase", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ")", "{", "using", "namespace", "PatternMatch", ";", "Value", "*", "Input", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Type", "*", "Ty", "=", "Input", "->", "getType", "(", ")", ";", "if", "(", "!", "(", "Ty", "->", "getVectorNumElements", "(", ")", "==", "", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "{", "return", "nullptr", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Input", "}", ")", ";"], "File": "MVEGatherScatterLowering1", "Func": "tryCreateMaskedScatterBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83742, "Length": 138, "Cover_Rate": 0.7379679144385026} {"Template_token": ["", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Input", "}", ")", ";"], "ground_truth": ["else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Input", ",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering1", "Func": "tryCreateMaskedScatterBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83743, "Length": 100, "Cover_Rate": 0.5347593582887701} {"Template_token": ["", "int", "Scale", "=", "computeScale", "(", "BasePtr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ",", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ";", "if", "(", "Scale", "==", "-", "", ")", "return", "nullptr", ";", "if", "(", "!", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Input", ",", "Builder", ".", "getInt32", "(", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Mask", "}", ")", ";"], "ground_truth": ["else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Input", ",", "Builder", ".", "getInt32", "(", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", "}", ")", ";"], "File": "MVEGatherScatterLowering1", "Func": "tryCreateMaskedScatterOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83744, "Length": 165, "Cover_Rate": 0.4661016949152542} {"Template_token": ["", "}", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "Offsets", "=", "GEP", "->", "getOperand", "(", "", ")", ";", "assert", "(", "cast", "<", "FixedVectorType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")", "==", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ")", ";", "if", "(", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "if", "(", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "", ")", ";", "else", "if", "(", "!", "(", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", "==", "", "&&", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "return", "nullptr", ";"], "ground_truth": ["if", "(", "Ty", "!=", "Offsets", "->", "getType", "(", ")", ")", "{"], "File": "MVEGatherScatterLowering2", "Func": "checkGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83745, "Length": 157, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "", ")", ";", "else", "if", "(", "!", "(", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", "==", "", "&&", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "return", "nullptr", ";", "if", "(", "Ty", "!=", "Offsets", "->", "getType", "(", ")", ")", "{", "if", "(", "(", "Ty", "->", "getScalarSizeInBits", "(", ")", "<", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";"], "File": "MVEGatherScatterLowering2", "Func": "checkGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83746, "Length": 105, "Cover_Rate": 0.3343949044585987} {"Template_token": ["", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "Value", "*", "Load", "=", "tryCreateIncrementingGatScat", "(", "I", ",", "BasePtr", ",", "Offsets", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "Load", ")", "return", "Load", ";", "int", "Scale", "=", "computeScale", "(", "BasePtr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ",", "OriginalTy", "->", "getScalarSizeInBits", "(", ")", ")", ";", "if", "(", "Scale", "==", "-", "", ")", "return", "nullptr", ";", "Root", "=", "Extend", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "!", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "ResultTy", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "OriginalTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "Unsigned", ")", ",", "Mask", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "ResultTy", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "OriginalTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "Unsigned", ")", "}", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering2", "Func": "tryCreateMaskedGatherOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83747, "Length": 215, "Cover_Rate": 0.4919908466819222} {"Template_token": ["", "if", "(", "TruncInst", "*", "Trunc", "=", "dyn_cast", "<", "TruncInst", ">", "(", "Input", ")", ")", "{", "Value", "*", "PreTrunc", "=", "Trunc", "->", "getOperand", "(", "", ")", ";", "Type", "*", "PreTruncTy", "=", "PreTrunc", "->", "getType", "(", ")", ";", "if", "(", "PreTruncTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "Input", "=", "PreTrunc", ";", "InputTy", "=", "PreTruncTy", ";", "}", "}", "if", "(", "InputTy", "->", "getPrimitiveSizeInBits", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ";", "Value", "*", "Offsets", ";", "Value", "*", "BasePtr", "=", "checkGEP", "(", "Offsets", ",", "InputTy", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "Value", "*", "Store", "=", "tryCreateIncrementingGatScat", "(", "I", ",", "BasePtr", ",", "Offsets", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "Store", ")", "return", "Store", ";", "int", "Scale", "=", "computeScale", "(", "BasePtr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ",", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ";", "if", "(", "Scale", "==", "-", "", ")", "return", "nullptr", ";", "if", "(", "!", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Input", ",", "Builder", ".", "getInt32", "(", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Mask", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Input", ",", "Builder", ".", "getInt32", "(", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", "}", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering2", "Func": "tryCreateMaskedScatterOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83748, "Length": 312, "Cover_Rate": 0.8} {"Template_token": ["", "Value", "*", "PreTrunc", "=", "Trunc", "->", "getOperand", "(", "", ")", ";", "Type", "*", "PreTruncTy", "=", "PreTrunc", "->", "getType", "(", ")", ";", "if", "(", "PreTruncTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "Input", "=", "PreTrunc", ";", "InputTy", "=", "PreTruncTy", ";", "}", "}", "if", "(", "InputTy", "->", "getPrimitiveSizeInBits", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ";", "Value", "*", "Offsets", ";", "Value", "*", "BasePtr", "=", "checkGEP", "(", "Offsets", ",", "InputTy", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "Value", "*", "Store", "=", "tryCreateIncrementingGatScat", "(", "I", ",", "BasePtr", ",", "Offsets", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "Store", ")", "return", "Store", ";", "int", "Scale", "=", "computeScale", "(", "BasePtr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ",", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Scale", "==", "-", "", ")", "return", "nullptr", ";"], "File": "MVEGatherScatterLowering2", "Func": "tryCreateMaskedScatterOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83749, "Length": 167, "Cover_Rate": 0.4282051282051282} {"Template_token": ["", "Value", "*", "PassThru", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Instruction", "*", "Root", "=", "I", ";", "Value", "*", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "nullptr", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "Load", "=", "Builder", ".", "CreateSelect", "(", "Mask", ",", "Load", ",", "PassThru", ")", ";", "}", "Root", "->", "replaceAllUsesWith", "(", "Load", ")", ";", "Root", "->", "eraseFromParent", "(", ")", ";", "if", "(", "Root", "!=", "I", ")", "I", "->", "eraseFromParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Load", "<<", "", ")", ";", "return", "Load", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering4", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83750, "Length": 219, "Cover_Rate": 0.7156862745098039} {"Template_token": ["", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Instruction", "*", "Root", "=", "I", ";", "Value", "*", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "nullptr", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";"], "ground_truth": ["Load", "=", "Builder", ".", "CreateSelect", "(", "Mask", ",", "Load", ",", "PassThru", ")", ";"], "File": "MVEGatherScatterLowering4", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83751, "Length": 121, "Cover_Rate": 0.3954248366013072} {"Template_token": ["", "return", "false", ";", "}", "else", "{", "if", "(", "isa", "<", "PHINode", ">", "(", "Offs", "->", "getOperand", "(", "", ")", ")", ")", "{", "Phi", "=", "cast", "<", "PHINode", ">", "(", "Offs", "->", "getOperand", "(", "", ")", ")", ";", "OffsSecondOp", "=", "", ";", "}", "else", "if", "(", "isa", "<", "PHINode", ">", "(", "Offs", "->", "getOperand", "(", "", ")", ")", ")", "{", "Phi", "=", "cast", "<", "PHINode", ">", "(", "Offs", "->", "getOperand", "(", "", ")", ")", ";", "OffsSecondOp", "=", "", ";", "}", "else", "{", "return", "false", ";", "}", "}", "}", "if", "(", "Phi", "->", "getParent", "(", ")", "!=", "L", "->", "getHeader", "(", ")", "||", "Phi", "->", "getNumIncomingValues", "(", ")", "!=", "", ")", "return", "false", ";", "int", "IncrementingBlock", "=", "-", "", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "if", "(", "auto", "*", "Op", "=", "dyn_cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingValue", "(", "i", ")", ")", ")", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Add", "&&", "(", "Op", "->", "getOperand", "(", "", ")", "==", "Phi", "||", "Op", "->", "getOperand", "(", "", ")", "==", "Phi", ")", ")", "IncrementingBlock", "=", "i", ";", "if", "(", "IncrementingBlock", "==", "-", "", ")", "return", "false", ";", "Instruction", "*", "IncInstruction", "=", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingValue", "(", "IncrementingBlock", ")", ")", ";", "PHINode", "*", "NewPhi", ";", "Value", "*", "IncrementPerRound", "=", "IncInstruction", "->", "getOperand", "(", "(", "IncInstruction", "->", "getOperand", "(", "", ")", "==", "Phi", ")", "?", "", ":", "", ")", ";", "Value", "*", "OffsSecondOperand", "=", "Offs", "->", "getOperand", "(", "OffsSecondOp", ")", ";", "if", "(", "IncrementPerRound", "->", "getType", "(", ")", "!=", "OffsSecondOperand", "->", "getType", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isa", "<", "Constant", ">", "(", "IncrementPerRound", ")", "&&", "!", "(", "isa", "<", "Instruction", ">", "(", "IncrementPerRound", ")", "&&", "!", "L", "->", "contains", "(", "cast", "<", "Instruction", ">", "(", "IncrementPerRound", ")", ")", ")", ")", "return", "false", ";", "if", "(", "Phi", "->", "getNumUses", "(", ")", "==", "", ")", "{", "if", "(", "IncInstruction", "->", "getNumUses", "(", ")", "!=", "", ")", "{", "IncInstruction", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "BinaryOps", "(", "IncInstruction", "->", "getOpcode", "(", ")", ")", ",", "Phi", ",", "IncrementPerRound", ",", "", ",", "IncInstruction", ")", ";", "Phi", "->", "setIncomingValue", "(", "IncrementingBlock", ",", "IncInstruction", ")", ";", "}", "NewPhi", "=", "Phi", ";", "}", "else", "{", "NewPhi", "=", "PHINode", "::", "Create", "(", "Phi", "->", "getType", "(", ")", ",", "", ",", "", ",", "Phi", ")", ";", "std", "::", "vector", "<", "Value", "*", ">", "Increases", ";", "NewPhi", "->", "addIncoming", "(", "Phi", "->", "getIncomingValue", "(", "IncrementingBlock", "==", "", "?", "", ":", "", ")", ",", "Phi", "->", "getIncomingBlock", "(", "IncrementingBlock", "==", "", "?", "", ":", "", ")", ")", ";", "IncInstruction", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "BinaryOps", "(", "IncInstruction", "->", "getOpcode", "(", ")", ")", ",", "NewPhi", ",", "IncrementPerRound", ",", "", ",", "IncInstruction", ")", ";", "NewPhi", "->", "addIncoming", "(", "IncInstruction", ",", "Phi", "->", "getIncomingBlock", "(", "IncrementingBlock", ")", ")", ";", "IncrementingBlock", "=", "", ";", "}", "IRBuilder", "<", ">", "Builder", "(", "BB", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "Phi", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "Offs", "->", "getDebugLoc", "(", ")", ")", ";"], "ground_truth": ["switch", "(", "Offs", "->", "getOpcode", "(", ")", ")", "{"], "File": "MVEGatherScatterLowering4", "Func": "optimiseOffsets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83752, "Length": 517, "Cover_Rate": 0.5553168635875403} {"Template_token": ["", "using", "namespace", "PatternMatch", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "Value", "*", "Ptr", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Value", "*", "PassThru", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Instruction", "*", "Root", "=", "I", ";", "Value", "*", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "nullptr", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "Load", "=", "Builder", ".", "CreateSelect", "(", "Mask", ",", "Load", ",", "PassThru", ")", ";", "}"], "ground_truth": ["Root", "->", "replaceAllUsesWith", "(", "Load", ")", ";"], "File": "MVEGatherScatterLowering5", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83753, "Length": 254, "Cover_Rate": 0.8581081081081081} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Value", "*", "Input", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Value", "*", "Ptr", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Store", "=", "tryCreateMaskedScatterOffset", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Store", ")", "Store", "=", "tryCreateMaskedScatterBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Store", ")", "return", "nullptr", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["I", "->", "eraseFromParent", "(", ")", ";"], "File": "MVEGatherScatterLowering5", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83754, "Length": 192, "Cover_Rate": 0.909952606635071} {"Template_token": ["", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Store", "=", "tryCreateMaskedScatterOffset", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Store", ")", "Store", "=", "tryCreateMaskedScatterBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Store", ")", "return", "nullptr", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "return", "Store", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering5", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83755, "Length": 67, "Cover_Rate": 0.3175355450236967} {"Template_token": ["", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Gathers", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Scatters", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", ")", "{", "Gathers", ".", "push_back", "(", "II", ")", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "II", "->", "getArgOperand", "(", "", ")", ")", ")", "optimiseOffsets", "(", "cast", "<", "Instruction", ">", "(", "II", "->", "getArgOperand", "(", "", ")", ")", "->", "getOperand", "(", "", ")", ",", "II", "->", "getParent", "(", ")", ",", "LI", ")", ";", "}", "else", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", ")", "{", "Scatters", ".", "push_back", "(", "II", ")", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "II", "->", "getArgOperand", "(", "", ")", ")", ")", "optimiseOffsets", "(", "cast", "<", "Instruction", ">", "(", "II", "->", "getArgOperand", "(", "", ")", ")", "->", "getOperand", "(", "", ")", ",", "II", "->", "getParent", "(", ")", ",", "LI", ")", ";", "}", "}", "}", "bool", "Changed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Gathers", ".", "size", "(", ")", ";", "i", "++", ")", "{", "IntrinsicInst", "*", "I", "=", "Gathers", "[", "i", "]", ";", "Value", "*", "L", "=", "lowerGather", "(", "I", ")", ";", "if", "(", "L", "==", "nullptr", ")", "continue", ";", "SimplifyInstructionsInBlock", "(", "cast", "<", "Instruction", ">", "(", "L", ")", "->", "getParent", "(", ")", ")", ";", "Changed", "=", "true", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Scatters", ".", "size", "(", ")", ";", "i", "++", ")", "{", "IntrinsicInst", "*", "I", "=", "Scatters", "[", "i", "]", ";", "Value", "*", "S", "=", "lowerScatter", "(", "I", ")", ";", "if", "(", "S", "==", "nullptr", ")", "continue", ";", "SimplifyInstructionsInBlock", "(", "cast", "<", "Instruction", ">", "(", "S", ")", "->", "getParent", "(", ")", ")", ";", "Changed", "=", "true", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "MVEGatherScatterLowering5", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83756, "Length": 374, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Gathers", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Scatters", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", ")", "{", "Gathers", ".", "push_back", "(", "II", ")", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "II", "->", "getArgOperand", "(", "", ")", ")", ")", "optimiseOffsets", "(", "cast", "<", "Instruction", ">", "(", "II", "->", "getArgOperand", "(", "", ")", ")", "->", "getOperand", "(", "", ")", ",", "II", "->", "getParent", "(", ")", ",", "LI", ")", ";", "}", "else", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", ")", "{", "Scatters", ".", "push_back", "(", "II", ")", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "II", "->", "getArgOperand", "(", "", ")", ")", ")", "optimiseOffsets", "(", "cast", "<", "Instruction", ">", "(", "II", "->", "getArgOperand", "(", "", ")", ")", "->", "getOperand", "(", "", ")", ",", "II", "->", "getParent", "(", ")", ",", "LI", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering5", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83757, "Length": 206, "Cover_Rate": 0.5049019607843137} {"Template_token": ["", "Value", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedScatterBase", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ",", "int64_t", "Increment", ")", "{", "using", "namespace", "PatternMatch", ";", "Value", "*", "Input", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "VectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "(", "Ty", "->", "getNumElements", "(", ")", "==", "", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "{"], "ground_truth": ["return", "nullptr", ";"], "File": "MVEGatherScatterLowering5", "Func": "tryCreateMaskedScatterBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83758, "Length": 80, "Cover_Rate": 0.40816326530612246} {"Template_token": ["", "Value", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedScatterBase", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ",", "int64_t", "Increment", ")", "{", "using", "namespace", "PatternMatch", ";", "Value", "*", "Input", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "VectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "(", "Ty", "->", "getNumElements", "(", ")", "==", "", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "{", "return", "nullptr", ";", "}"], "ground_truth": ["Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";"], "File": "MVEGatherScatterLowering5", "Func": "tryCreateMaskedScatterBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83759, "Length": 92, "Cover_Rate": 0.46938775510204084} {"Template_token": ["", "static", "Value", "*", "CheckAndCreateOffsetAdd", "(", "Value", "*", "X", ",", "Value", "*", "Y", ",", "Value", "*", "GEP", ",", "IRBuilder", "<", ">", "&", "Builder", ")", "{", "auto", "FixSummands", "=", "[", "&", "Builder", "]", "(", "FixedVectorType", "*", "&", "VT", ",", "Value", "*", "&", "NonVectorVal", ")", "{", "ConstantInt", "*", "Const", ";", "if", "(", "(", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "NonVectorVal", ")", ")", "&&", "VT", "->", "getElementType", "(", ")", "!=", "NonVectorVal", "->", "getType", "(", ")", ")", "{", "unsigned", "TargetElemSize", "=", "VT", "->", "getElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "uint64_t", "N", "=", "Const", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", "<", "(", "unsigned", ")", "(", "", "<<", "(", "TargetElemSize", "-", "", ")", ")", ")", "{", "NonVectorVal", "=", "Builder", ".", "CreateVectorSplat", "(", "VT", "->", "getNumElements", "(", ")", ",", "Builder", ".", "getIntN", "(", "TargetElemSize", ",", "N", ")", ")", ";", "return", ";", "}", "}", "NonVectorVal", "=", "Builder", ".", "CreateVectorSplat", "(", "VT", "->", "getNumElements", "(", ")", ",", "NonVectorVal", ")", ";", "}", ";", "FixedVectorType", "*", "XElType", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "X", "->", "getType", "(", ")", ")", ";", "FixedVectorType", "*", "YElType", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "Y", "->", "getType", "(", ")", ")", ";", "if", "(", "XElType", "&&", "!", "YElType", ")", "{", "FixSummands", "(", "XElType", ",", "Y", ")", ";", "YElType", "=", "cast", "<", "FixedVectorType", ">", "(", "Y", "->", "getType", "(", ")", ")", ";", "}", "else", "if", "(", "YElType", "&&", "!", "XElType", ")", "{", "FixSummands", "(", "YElType", ",", "X", ")", ";", "XElType", "=", "cast", "<", "FixedVectorType", ">", "(", "X", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "XElType", "!=", "YElType", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "nullptr", ";", "}", "if", "(", "XElType", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "{", "Constant", "*", "ConstX", "=", "dyn_cast", "<", "Constant", ">", "(", "X", ")", ";", "Constant", "*", "ConstY", "=", "dyn_cast", "<", "Constant", ">", "(", "Y", ")", ";", "if", "(", "!", "ConstX", "||", "!", "ConstY", ")", "return", "nullptr", ";", "unsigned", "TargetElemSize", "=", "", "/", "XElType", "->", "getNumElements", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "XElType", "->", "getNumElements", "(", ")", ";", "i", "++", ")", "{"], "File": "MVEGatherScatterLowering6", "Func": "CheckAndCreateOffsetAdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83760, "Length": 350, "Cover_Rate": 0.7415254237288136} {"Template_token": ["", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "Ty", "->", "getVectorNumElements", "(", ")", "!=", "", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", "}", ")", ";"], "ground_truth": ["else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering7", "Func": "tryCreateMaskedGatherBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83761, "Length": 129, "Cover_Rate": 0.8113207547169812} {"Template_token": ["", "if", "(", "Ty", "->", "getVectorNumElements", "(", ")", "!=", "", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Mask", "}", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering7", "Func": "tryCreateMaskedGatherBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83762, "Length": 111, "Cover_Rate": 0.6981132075471698} {"Template_token": ["", "Type", "*", "OffsType", "=", "VectorType", "::", "getInteger", "(", "cast", "<", "VectorType", ">", "(", "Ty", ")", ")", ";", "if", "(", "OffsType", "!=", "Offsets", "->", "getType", "(", ")", ")", "{", "if", "(", "OffsType", "->", "getScalarSizeInBits", "(", ")", ">", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Offsets", "=", "Builder", ".", "CreateZExt", "(", "Offsets", ",", "OffsType", ",", "", ")", ";", "}", "else", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";"], "File": "MVEGatherScatterLowering8", "Func": "checkGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83763, "Length": 83, "Cover_Rate": 0.33877551020408164} {"Template_token": ["", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ";", "if", "(", "!", "GEP", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "nullptr", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "Value", "*", "GEPPtr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "if", "(", "GEPPtr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "Offsets", "=", "GEP", "->", "getOperand", "(", "", ")", ";", "assert", "(", "cast", "<", "VectorType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")", "==", "cast", "<", "VectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ")", ";", "if", "(", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "if", "(", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "", ")", ";", "else", "if", "(", "!", "(", "cast", "<", "VectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", "==", "", "&&", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "return", "nullptr", ";", "if", "(", "Ty", "!=", "Offsets", "->", "getType", "(", ")", ")", "{", "if", "(", "(", "Ty", "->", "getScalarSizeInBits", "(", ")", "<", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";"], "File": "MVEGatherScatterLowering9", "Func": "checkGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83764, "Length": 257, "Cover_Rate": 0.7883435582822086} {"Template_token": ["", "return", "(", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering9", "Func": "isGatherScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83765, "Length": 60, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "auto", "*", "BCTy", "=", "cast", "<", "VectorType", ">", "(", "BitCast", "->", "getType", "(", ")", ")", ";", "auto", "*", "BCSrcTy", "=", "cast", "<", "VectorType", ">", "(", "BitCast", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "if", "(", "BCTy", "->", "getNumElements", "(", ")", "==", "BCSrcTy", "->", "getNumElements", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["Ptr", "=", "BitCast", "->", "getOperand", "(", "", ")", ";"], "File": "MVEGatherScatterLowering9", "Func": "lookThroughBitcast", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83766, "Length": 70, "Cover_Rate": 0.7070707070707071} {"Template_token": ["", "if", "(", "auto", "*", "BitCast", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "Ptr", ")", ")", "{", "auto", "*", "BCTy", "=", "cast", "<", "VectorType", ">", "(", "BitCast", "->", "getType", "(", ")", ")", ";", "auto", "*", "BCSrcTy", "=", "cast", "<", "VectorType", ">", "(", "BitCast", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "if", "(", "BCTy", "->", "getNumElements", "(", ")", "==", "BCSrcTy", "->", "getNumElements", "(", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "MVEGatherScatterLowering9", "Func": "lookThroughBitcast", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83767, "Length": 76, "Cover_Rate": 0.7676767676767676} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "VectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "Value", "*", "Ptr", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Value", "*", "PassThru", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Instruction", "*", "Root", "=", "I", ";", "Value", "*", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "nullptr", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "Load", "=", "Builder", ".", "CreateSelect", "(", "Mask", ",", "Load", ",", "PassThru", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering9", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83768, "Length": 243, "Cover_Rate": 0.8209459459459459} {"Template_token": ["", "Value", "*", "Ptr", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "VectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";"], "ground_truth": ["Value", "*", "Store", "=", "tryCreateMaskedScatterOffset", "(", "I", ",", "Ptr", ",", "Builder", ")", ";"], "File": "MVEGatherScatterLowering9", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83769, "Length": 133, "Cover_Rate": 0.6100917431192661} {"Template_token": ["", "Value", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedGatherBase", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ")", "{", "using", "namespace", "PatternMatch", ";", "auto", "*", "Ty", "=", "cast", "<", "VectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";"], "File": "MVEGatherScatterLowering9", "Func": "tryCreateMaskedGatherBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83770, "Length": 71, "Cover_Rate": 0.4303030303030303} {"Template_token": ["", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", "}", ")", ";"], "ground_truth": ["else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering9", "Func": "tryCreateMaskedGatherBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83771, "Length": 78, "Cover_Rate": 0.4727272727272727} {"Template_token": ["", "if", "(", "!", "(", "Ty", "->", "getNumElements", "(", ")", "==", "", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "{", "return", "nullptr", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Input", "}", ")", ";"], "ground_truth": ["else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Input", ",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering9", "Func": "tryCreateMaskedScatterBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83772, "Length": 125, "Cover_Rate": 0.6476683937823834} {"Template_token": ["", "unsigned", "OffsetsElemCount", "=", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "assert", "(", "Ty", "->", "getNumElements", "(", ")", "==", "OffsetsElemCount", ")", ";", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ";", "if", "(", "ZextOffs", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "", ")", ";", "FixedVectorType", "*", "OffsetType", "=", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "ZextOffs", "||", "cast", "<", "FixedVectorType", ">", "(", "ZextOffs", "->", "getDestTy", "(", ")", ")", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "if", "(", "!", "checkOffsetSize", "(", "Offsets", ",", "OffsetsElemCount", ")", ")", "return", "nullptr", ";"], "File": "MVEGatherScatterLowering", "Func": "checkGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83773, "Length": 111, "Cover_Rate": 0.33636363636363636} {"Template_token": ["", "Offsets", "=", "GEP", "->", "getOperand", "(", "", ")", ";", "unsigned", "OffsetsElemCount", "=", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "assert", "(", "Ty", "->", "getNumElements", "(", ")", "==", "OffsetsElemCount", ")", ";", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ";", "if", "(", "ZextOffs", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "", ")", ";", "FixedVectorType", "*", "OffsetType", "=", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "ZextOffs", "||", "cast", "<", "FixedVectorType", ">", "(", "ZextOffs", "->", "getDestTy", "(", ")", ")", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "if", "(", "!", "checkOffsetSize", "(", "Offsets", ",", "OffsetsElemCount", ")", ")", "return", "nullptr", ";", "if", "(", "Ty", "!=", "Offsets", "->", "getType", "(", ")", ")", "{", "if", "(", "(", "Ty", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<", "OffsetType", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ")", ")", "{"], "ground_truth": ["Offsets", "=", "Builder", ".", "CreateTrunc", "(", "Offsets", ",", "Ty", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "checkGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83774, "Length": 167, "Cover_Rate": 0.5060606060606061} {"Template_token": ["", "Optional", "<", "int64_t", ">", "Op0", "=", "getIfConst", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "Optional", "<", "int64_t", ">", "Op1", "=", "getIfConst", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Op0", "||", "!", "Op1", ")", "return", "Optional", "<", "int64_t", ">", "{", "}", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Add", ")", "return", "Optional", "<", "int64_t", ">", "{", "Op0", ".", "getValue", "(", ")", "+", "Op1", ".", "getValue", "(", ")", "}", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Mul", ")", "return", "Optional", "<", "int64_t", ">", "{", "Op0", ".", "getValue", "(", ")", "*", "Op1", ".", "getValue", "(", ")", "}", ";", "}", "return", "Optional", "<", "int64_t", ">", "{", "}", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering", "Func": "getIfConst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83775, "Length": 120, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "else", "if", "(", "(", "Const", "=", "getIfConst", "(", "Add", "->", "getOperand", "(", "", ")", ")", ")", ")", "Summand", "=", "Add", "->", "getOperand", "(", "", ")", ";", "else", "return", "ReturnFalse", ";", "int64_t", "Immediate", "=", "Const", ".", "getValue", "(", ")", "<<", "TypeScale", ";", "if", "(", "Immediate", ">", "", "||", "Immediate", "<", "-", "", "||", "Immediate", "%", "", "!=", "", ")", "return", "ReturnFalse", ";", "return", "std", "::", "pair", "<", "Value", "*", ",", "int64_t", ">", "(", "Summand", ",", "Immediate", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering", "Func": "getVarAndConst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83776, "Length": 78, "Cover_Rate": 0.4083769633507853} {"Template_token": ["", "return", "false", ";", "}", "bool", "Gatscat", "=", "true", ";", "for", "(", "User", "*", "U", ":", "I", "->", "users", "(", ")", ")", "{", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "U", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "U", ")", "||", "isGatherScatter", "(", "dyn_cast", "<", "IntrinsicInst", ">", "(", "U", ")", ")", ")", "{", "return", "Gatscat", ";", "}", "else", "{"], "ground_truth": ["unsigned", "OpCode", "=", "cast", "<", "Instruction", ">", "(", "U", ")", "->", "getOpcode", "(", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "hasAllGatScatUsers", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83777, "Length": 79, "Cover_Rate": 0.572463768115942} {"Template_token": ["", "void", "MVEGatherScatterLowering", "::", "lookThroughBitcast", "(", "Value", "*", "&", "Ptr", ")", "{", "if", "(", "auto", "*", "BitCast", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "Ptr", ")", ")", "{", "auto", "*", "BCTy", "=", "cast", "<", "FixedVectorType", ">", "(", "BitCast", "->", "getType", "(", ")", ")", ";", "auto", "*", "BCSrcTy", "=", "cast", "<", "FixedVectorType", ">", "(", "BitCast", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "if", "(", "BCTy", "->", "getNumElements", "(", ")", "==", "BCSrcTy", "->", "getNumElements", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["Ptr", "=", "BitCast", "->", "getOperand", "(", "", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "lookThroughBitcast", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83778, "Length": 96, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Instruction", "*", "Root", "=", "I", ";", "Value", "*", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "nullptr", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "Load", "=", "Builder", ".", "CreateSelect", "(", "Mask", ",", "Load", ",", "PassThru", ")", ";", "}", "Root", "->", "replaceAllUsesWith", "(", "Load", ")", ";"], "ground_truth": ["Root", "->", "eraseFromParent", "(", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83779, "Length": 178, "Cover_Rate": 0.6013513513513513} {"Template_token": ["", "Value", "*", "PassThru", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Instruction", "*", "Root", "=", "I", ";", "Value", "*", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "nullptr", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "Load", "=", "Builder", ".", "CreateSelect", "(", "Mask", ",", "Load", ",", "PassThru", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83780, "Length": 176, "Cover_Rate": 0.5945945945945946} {"Template_token": ["", "Align", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", "->", "getAlignValue", "(", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";"], "ground_truth": ["Value", "*", "Store", "=", "tryCreateMaskedScatterOffset", "(", "I", ",", "Ptr", ",", "Builder", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83781, "Length": 122, "Cover_Rate": 0.5781990521327014} {"Template_token": ["", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Store", "=", "tryCreateMaskedScatterOffset", "(", "I", ",", "Ptr", ",", "Builder", ")", ";"], "ground_truth": ["if", "(", "!", "Store", ")", "Store", "=", "tryCreateMaskedScatterBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83782, "Length": 102, "Cover_Rate": 0.4834123222748815} {"Template_token": ["", "void", "MVEGatherScatterLowering", "::", "pushOutMul", "(", "PHINode", "*", "&", "Phi", ",", "Value", "*", "IncrementPerRound", ",", "Value", "*", "OffsSecondOperand", ",", "unsigned", "LoopIncrement", ",", "IRBuilder", "<", ">", "&", "Builder", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Instruction", "*", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", "->", "back", "(", ")", ")", ";", "Value", "*", "StartIndex", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Mul", ",", "Phi", "->", "getIncomingValue", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", ",", "OffsSecondOperand", ",", "", ",", "InsertionPoint", ")", ";"], "ground_truth": ["Instruction", "*", "Product", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Mul", ",", "IncrementPerRound", ",", "OffsSecondOperand", ",", "", ",", "InsertionPoint", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "pushOutMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83784, "Length": 118, "Cover_Rate": 0.5488372093023256} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Gathers", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Scatters", ";", "bool", "Changed", "=", "false", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", "&&", "isa", "<", "FixedVectorType", ">", "(", "II", "->", "getType", "(", ")", ")", ")", "{", "Gathers", ".", "push_back", "(", "II", ")", ";"], "ground_truth": ["Changed", "|=", "optimiseAddress", "(", "II", "->", "getArgOperand", "(", "", ")", ",", "II", "->", "getParent", "(", ")", ",", "LI", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83785, "Length": 132, "Cover_Rate": 0.3393316195372751} {"Template_token": ["", "if", "(", "L", "==", "nullptr", ")", "return", "nullptr", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "DataLayout", "DT", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "int", "TypeScale", "=", "computeScale", "(", "DT", ".", "getTypeSizeInBits", "(", "GEP", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ",", "DT", ".", "getTypeSizeInBits", "(", "GEP", "->", "getType", "(", ")", ")", "/", "cast", "<", "FixedVectorType", ">", "(", "GEP", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ")", ";", "if", "(", "TypeScale", "==", "-", "", ")", "return", "nullptr", ";", "if", "(", "GEP", "->", "hasOneUse", "(", ")", ")", "{", "Value", "*", "Load", "=", "tryCreateIncrementingWBGatScat", "(", "I", ",", "BasePtr", ",", "Offsets", ",", "TypeScale", ",", "Builder", ")", ";", "if", "(", "Load", "!=", "nullptr", ")", "return", "Load", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "std", "::", "pair", "<", "Value", "*", ",", "int64_t", ">", "Add", "=", "getVarAndConst", "(", "Offsets", ",", "TypeScale", ")", ";", "if", "(", "Add", ".", "first", "==", "nullptr", ")", "return", "nullptr", ";", "Value", "*", "OffsetsIncoming", "=", "Add", ".", "first", ";", "int64_t", "Immediate", "=", "Add", ".", "second", ";", "Instruction", "*", "ScaledOffsets", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Shl", ",", "OffsetsIncoming", ",", "Builder", ".", "CreateVectorSplat", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Builder", ".", "getInt32", "(", "TypeScale", ")", ")", ",", "", ",", "I", ")", ";", "OffsetsIncoming", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "ScaledOffsets", ",", "Builder", ".", "CreateVectorSplat", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Builder", ".", "CreatePtrToInt", "(", "BasePtr", ",", "cast", "<", "VectorType", ">", "(", "ScaledOffsets", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ")", ")", ",", "", ",", "I", ")", ";", "if", "(", "I", "->", "getIntrinsicID", "(", ")", "==", "", ")", "return", "cast", "<", "IntrinsicInst", ">", "(", "tryCreateMaskedGatherBase", "(", "I", ",", "OffsetsIncoming", ",", "Builder", ",", "Immediate", ")", ")", ";", "else", "return", "cast", "<", "IntrinsicInst", ">", "(", "tryCreateMaskedScatterBase", "(", "I", ",", "OffsetsIncoming", ",", "Builder", ",", "Immediate", ")", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering", "Func": "tryCreateIncrementingGatScat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83786, "Length": 325, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "DataLayout", "DT", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "int", "TypeScale", "=", "computeScale", "(", "DT", ".", "getTypeSizeInBits", "(", "GEP", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ",", "DT", ".", "getTypeSizeInBits", "(", "GEP", "->", "getType", "(", ")", ")", "/", "cast", "<", "FixedVectorType", ">", "(", "GEP", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ")", ";", "if", "(", "TypeScale", "==", "-", "", ")", "return", "nullptr", ";", "if", "(", "GEP", "->", "hasOneUse", "(", ")", ")", "{", "Value", "*", "Load", "=", "tryCreateIncrementingWBGatScat", "(", "I", ",", "BasePtr", ",", "Offsets", ",", "TypeScale", ",", "Builder", ")", ";", "if", "(", "Load", "!=", "nullptr", ")", "return", "Load", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "std", "::", "pair", "<", "Value", "*", ",", "int64_t", ">", "Add", "=", "getVarAndConst", "(", "Offsets", ",", "TypeScale", ")", ";", "if", "(", "Add", ".", "first", "==", "nullptr", ")", "return", "nullptr", ";", "Value", "*", "OffsetsIncoming", "=", "Add", ".", "first", ";", "int64_t", "Immediate", "=", "Add", ".", "second", ";", "Instruction", "*", "ScaledOffsets", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Shl", ",", "OffsetsIncoming", ",", "Builder", ".", "CreateVectorSplat", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Builder", ".", "getInt32", "(", "TypeScale", ")", ")", ",", "", ",", "I", ")", ";", "OffsetsIncoming", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "ScaledOffsets", ",", "Builder", ".", "CreateVectorSplat", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Builder", ".", "CreatePtrToInt", "(", "BasePtr", ",", "cast", "<", "VectorType", ">", "(", "ScaledOffsets", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ")", ")", ",", "", ",", "I", ")", ";", "if", "(", "I", "->", "getIntrinsicID", "(", ")", "==", "", ")", "return", "cast", "<", "IntrinsicInst", ">", "(", "tryCreateMaskedGatherBase", "(", "I", ",", "OffsetsIncoming", ",", "Builder", ",", "Immediate", ")", ")", ";"], "ground_truth": ["else", "return", "cast", "<", "IntrinsicInst", ">", "(", "tryCreateMaskedScatterBase", "(", "I", ",", "OffsetsIncoming", ",", "Builder", ",", "Immediate", ")", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateIncrementingGatScat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83787, "Length": 315, "Cover_Rate": 0.7126696832579186} {"Template_token": ["", "if", "(", "Add", ".", "first", "==", "nullptr", ")", "return", "nullptr", ";", "Value", "*", "OffsetsIncoming", "=", "Add", ".", "first", ";", "int64_t", "Immediate", "=", "Add", ".", "second", ";", "if", "(", "OffsetsIncoming", "!=", "Phi", ")", "return", "nullptr", ";", "Builder", ".", "SetInsertPoint", "(", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "unsigned", "NumElems", "=", "cast", "<", "FixedVectorType", ">", "(", "OffsetsIncoming", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "Instruction", "*", "ScaledOffsets", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Shl", ",", "Phi", "->", "getIncomingValue", "(", "", "-", "IncrementIndex", ")", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "getInt32", "(", "TypeScale", ")", ")", ",", "", ",", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "OffsetsIncoming", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "ScaledOffsets", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "CreatePtrToInt", "(", "BasePtr", ",", "cast", "<", "VectorType", ">", "(", "ScaledOffsets", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ")", ")", ",", "", ",", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "OffsetsIncoming", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Sub", ",", "OffsetsIncoming", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "getInt32", "(", "Immediate", ")", ")", ",", "", ",", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "Phi", "->", "setIncomingValue", "(", "", "-", "IncrementIndex", ",", "OffsetsIncoming", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Value", "*", "EndResult", ";", "Value", "*", "NewInduction", ";", "if", "(", "I", "->", "getIntrinsicID", "(", ")", "==", "", ")", "{", "Value", "*", "Load", "=", "tryCreateMaskedGatherBaseWB", "(", "I", ",", "Phi", ",", "Builder", ",", "Immediate", ")", ";", "EndResult", "=", "Builder", ".", "CreateExtractValue", "(", "Load", ",", "", ",", "", ")", ";", "NewInduction", "=", "Builder", ".", "CreateExtractValue", "(", "Load", ",", "", ",", "", ")", ";", "}", "else", "{", "NewInduction", "=", "tryCreateMaskedScatterBaseWB", "(", "I", ",", "Phi", ",", "Builder", ",", "Immediate", ")", ";", "EndResult", "=", "NewInduction", ";", "}", "Instruction", "*", "AddInst", "=", "cast", "<", "Instruction", ">", "(", "Offsets", ")", ";", "AddInst", "->", "replaceAllUsesWith", "(", "NewInduction", ")", ";"], "ground_truth": ["AddInst", "->", "eraseFromParent", "(", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateIncrementingWBGatScat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83788, "Length": 351, "Cover_Rate": 0.695049504950495} {"Template_token": ["", "if", "(", "Phi", "==", "nullptr", "||", "Phi", "->", "getNumIncomingValues", "(", ")", "!=", "", "||", "Phi", "->", "getParent", "(", ")", "!=", "L", "->", "getHeader", "(", ")", "||", "Phi", "->", "getNumUses", "(", ")", "!=", "", ")", "return", "nullptr", ";", "unsigned", "IncrementIndex", "=", "Phi", "->", "getIncomingBlock", "(", "", ")", "==", "L", "->", "getLoopLatch", "(", ")", "?", "", ":", "", ";", "Offsets", "=", "Phi", "->", "getIncomingValue", "(", "IncrementIndex", ")", ";", "std", "::", "pair", "<", "Value", "*", ",", "int64_t", ">", "Add", "=", "getVarAndConst", "(", "Offsets", ",", "TypeScale", ")", ";", "if", "(", "Add", ".", "first", "==", "nullptr", ")", "return", "nullptr", ";", "Value", "*", "OffsetsIncoming", "=", "Add", ".", "first", ";", "int64_t", "Immediate", "=", "Add", ".", "second", ";", "if", "(", "OffsetsIncoming", "!=", "Phi", ")", "return", "nullptr", ";", "Builder", ".", "SetInsertPoint", "(", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "unsigned", "NumElems", "=", "cast", "<", "FixedVectorType", ">", "(", "OffsetsIncoming", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "Instruction", "*", "ScaledOffsets", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Shl", ",", "Phi", "->", "getIncomingValue", "(", "", "-", "IncrementIndex", ")", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "getInt32", "(", "TypeScale", ")", ")", ",", "", ",", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "OffsetsIncoming", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "ScaledOffsets", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "CreatePtrToInt", "(", "BasePtr", ",", "cast", "<", "VectorType", ">", "(", "ScaledOffsets", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ")", ")", ",", "", ",", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "OffsetsIncoming", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Sub", ",", "OffsetsIncoming", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "getInt32", "(", "Immediate", ")", ")", ",", "", ",", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "Phi", "->", "setIncomingValue", "(", "", "-", "IncrementIndex", ",", "OffsetsIncoming", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Value", "*", "EndResult", ";", "Value", "*", "NewInduction", ";", "if", "(", "I", "->", "getIntrinsicID", "(", ")", "==", "", ")", "{", "Value", "*", "Load", "=", "tryCreateMaskedGatherBaseWB", "(", "I", ",", "Phi", ",", "Builder", ",", "Immediate", ")", ";", "EndResult", "=", "Builder", ".", "CreateExtractValue", "(", "Load", ",", "", ",", "", ")", ";", "NewInduction", "=", "Builder", ".", "CreateExtractValue", "(", "Load", ",", "", ",", "", ")", ";", "}", "else", "{", "NewInduction", "=", "tryCreateMaskedScatterBaseWB", "(", "I", ",", "Phi", ",", "Builder", ",", "Immediate", ")", ";"], "ground_truth": ["EndResult", "=", "NewInduction", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateIncrementingWBGatScat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83789, "Length": 409, "Cover_Rate": 0.80990099009901} {"Template_token": ["", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", "}", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateMaskedGatherBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83790, "Length": 72, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Mask", "}", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering", "Func": "tryCreateMaskedGatherBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83791, "Length": 90, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", "}", ")", ";"], "ground_truth": ["else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateMaskedGatherBaseWB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83792, "Length": 89, "Cover_Rate": 0.5297619047619048} {"Template_token": ["", "Value", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedGatherBaseWB", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ",", "int64_t", "Increment", ")", "{", "using", "namespace", "PatternMatch", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateMaskedGatherBaseWB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83793, "Length": 74, "Cover_Rate": 0.44047619047619047} {"Template_token": ["", "unsigned", "Unsigned", "=", "", ";", "auto", "*", "Extend", "=", "Root", ";", "if", "(", "OriginalTy", "->", "getPrimitiveSizeInBits", "(", ")", "<", "", ")", "{", "if", "(", "!", "I", "->", "hasOneUse", "(", ")", ")", "return", "nullptr", ";", "Extend", "=", "cast", "<", "Instruction", ">", "(", "*", "I", "->", "users", "(", ")", ".", "begin", "(", ")", ")", ";", "if", "(", "isa", "<", "SExtInst", ">", "(", "Extend", ")", ")", "{", "Unsigned", "=", "", ";", "}", "else", "if", "(", "!", "isa", "<", "ZExtInst", ">", "(", "Extend", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "ResultTy", "=", "Extend", "->", "getType", "(", ")", ";", "if", "(", "ResultTy", "->", "getPrimitiveSizeInBits", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "}", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ";", "Value", "*", "Offsets", ";", "Value", "*", "BasePtr", "=", "checkGEP", "(", "Offsets", ",", "cast", "<", "FixedVectorType", ">", "(", "ResultTy", ")", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "Value", "*", "Load", "=", "tryCreateIncrementingGatScat", "(", "I", ",", "BasePtr", ",", "Offsets", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "Load", ")", "return", "Load", ";", "int", "Scale", "=", "computeScale", "(", "BasePtr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ",", "OriginalTy", "->", "getScalarSizeInBits", "(", ")", ")", ";", "if", "(", "Scale", "==", "-", "", ")", "return", "nullptr", ";"], "ground_truth": ["Root", "=", "Extend", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateMaskedGatherOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83794, "Length": 250, "Cover_Rate": 0.5643340857787811} {"Template_token": ["", "}", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", "}", ")", ";"], "ground_truth": ["else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", ",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateMaskedScatterBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83795, "Length": 111, "Cover_Rate": 0.5663265306122449} {"Template_token": ["", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", "}", ")", ";"], "ground_truth": ["else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", ",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateMaskedScatterBaseWB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83796, "Length": 90, "Cover_Rate": 0.4712041884816754} {"Template_token": ["", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", "}", ")", ";"], "ground_truth": ["else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", ",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateMaskedScatterBaseWB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83797, "Length": 147, "Cover_Rate": 0.7696335078534031} {"Template_token": ["", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "Value", "*", "Store", "=", "tryCreateIncrementingGatScat", "(", "I", ",", "BasePtr", ",", "Offsets", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "Store", ")", "return", "Store", ";", "int", "Scale", "=", "computeScale", "(", "BasePtr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ",", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ";", "if", "(", "Scale", "==", "-", "", ")", "return", "nullptr", ";", "if", "(", "!", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Input", ",", "Builder", ".", "getInt32", "(", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Mask", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Input", ",", "Builder", ".", "getInt32", "(", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", "}", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering", "Func": "tryCreateMaskedScatterOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83798, "Length": 198, "Cover_Rate": 0.5} {"Template_token": ["", "Pass", "*", "llvm", "::", "createMVELaneInterleavingPass", "(", ")", "{", "return", "new", "MVELaneInterleaving", "(", ")", ";"], "ground_truth": ["}"], "File": "MVELaneInterleavingPass", "Func": "createMVELaneInterleavingPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83799, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "Pass", "*", "llvm", "::", "createMVELaneInterleavingPass", "(", ")", "{"], "ground_truth": ["return", "new", "MVELaneInterleaving", "(", ")", ";"], "File": "MVELaneInterleavingPass", "Func": "createMVELaneInterleavingPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83800, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "MVELaneInterleavingPass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83801, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "}", "}", "for", "(", "auto", "*", "T", ":", "Truncs", ")", "{", "if", "(", "T", "->", "hasOneUse", "(", ")", "&&", "!", "isa", "<", "StoreInst", ">", "(", "*", "T", "->", "user_begin", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "T", "<<", "", ")", ";", "return", "true", ";", "}", "}", "for", "(", "auto", "*", "E", ":", "Exts", ")", "{", "if", "(", "!", "E", "->", "hasOneUse", "(", ")", "||", "cast", "<", "Instruction", ">", "(", "*", "E", "->", "user_begin", "(", ")", ")", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Mul", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "E", "<<", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MVELaneInterleavingPass", "Func": "isProfitableToInterleave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83802, "Length": 110, "Cover_Rate": 0.5729166666666666} {"Template_token": ["", "}", "}", "for", "(", "auto", "*", "E", ":", "Exts", ")", "{", "if", "(", "!", "E", "->", "hasOneUse", "(", ")", "||", "cast", "<", "Instruction", ">", "(", "*", "E", "->", "user_begin", "(", ")", ")", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Mul", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "E", "<<", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MVELaneInterleavingPass", "Func": "isProfitableToInterleave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83803, "Length": 60, "Cover_Rate": 0.3125} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "SmallPtrSet", "<", "Instruction", "*", ",", "", ">", "Visited", ";", "for", "(", "Instruction", "&", "I", ":", "reverse", "(", "instructions", "(", "F", ")", ")", ")", "{", "if", "(", "I", ".", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "(", "isa", "<", "TruncInst", ">", "(", "I", ")", "||", "isa", "<", "FPTruncInst", ">", "(", "I", ")", ")", "&&", "!", "Visited", ".", "count", "(", "&", "I", ")", ")", "Changed", "|=", "tryInterleave", "(", "&", "I", ",", "Visited", ")", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "MVELaneInterleavingPass", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83806, "Length": 83, "Cover_Rate": 0.5460526315789473} {"Template_token": ["", "case", "", ":", "if", "(", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "continue", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "IsMasked", "(", "&", "I", ")", ")", "{", "auto", "*", "VecTy", "=", "getVectorType", "(", "Int", ")", ";", "unsigned", "Lanes", "=", "VecTy", "->", "getNumElements", "(", ")", ";", "unsigned", "ElementWidth", "=", "VecTy", "->", "getScalarSizeInBits", "(", ")", ";", "unsigned", "MaxWidth", "=", "TTI", "->", "getRegisterBitWidth", "(", "true", ")", ";", "if", "(", "Lanes", "*", "ElementWidth", ">", "MaxWidth", "||", "Lanes", "==", "MaxWidth", ")", "return", "false", ";", "MaskedInsts", ".", "push_back", "(", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", ";", "continue", ";", "}", "for", "(", "const", "Use", "&", "U", ":", "Int", "->", "args", "(", ")", ")", "{", "if", "(", "isa", "<", "VectorType", ">", "(", "U", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "}", "}", "}", "if", "(", "!", "ActiveLaneMask", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "!", "MaskedInsts", ".", "empty", "(", ")", ";"], "File": "MVETailPredication10", "Func": "IsPredicatedVectorLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83808, "Length": 159, "Cover_Rate": 0.5408163265306123} {"Template_token": ["", "case", "", ":", "if", "(", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "continue", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "IsMasked", "(", "&", "I", ")", ")", "{", "auto", "*", "VecTy", "=", "getVectorType", "(", "Int", ")", ";", "unsigned", "Lanes", "=", "VecTy", "->", "getNumElements", "(", ")", ";", "unsigned", "ElementWidth", "=", "VecTy", "->", "getScalarSizeInBits", "(", ")", ";", "unsigned", "MaxWidth", "=", "TTI", "->", "getRegisterBitWidth", "(", "true", ")", ";", "if", "(", "Lanes", "*", "ElementWidth", ">", "MaxWidth", "||", "Lanes", "==", "MaxWidth", ")", "return", "false", ";", "MaskedInsts", ".", "push_back", "(", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", ";", "continue", ";", "}", "for", "(", "const", "Use", "&", "U", ":", "Int", "->", "args", "(", ")", ")", "{", "if", "(", "isa", "<", "VectorType", ">", "(", "U", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "}", "}", "}", "if", "(", "!", "ActiveLaneMask", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "return", "!", "MaskedInsts", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "MVETailPredication10", "Func": "IsPredicatedVectorLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83809, "Length": 160, "Cover_Rate": 0.54421768707483} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "}", "unsigned", "SizeInBits", "=", "TripCount", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "auto", "MaxMinusVW", "=", "APInt", "(", "SizeInBits", ",", "~", "", ")", "-", "APInt", "(", "SizeInBits", ",", "VectorWidth", ")", ";", "APInt", "UpperboundTC", "=", "SE", "->", "getUnsignedRangeMax", "(", "TC", ")", ";", "if", "(", "UpperboundTC", ".", "ugt", "(", "MaxMinusVW", ")", "&&", "!", "ForceTailPredication", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "UpperboundTC", "<<", "", "<<", "MaxMinusVW", "<<", "", ";", ")", ";", "return", "false", ";", "}", "auto", "*", "ECPlusVWMinus1", "=", "SE", "->", "getAddExpr", "(", "EC", ",", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", "-", "", ")", ")", ")", ";", "auto", "*", "Ceil", "=", "SE", "->", "getUDivExpr", "(", "ECPlusVWMinus1", ",", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", ")", ")", ")", ";", "ConstantRange", "RangeCeil", "=", "SE", "->", "getUnsignedRange", "(", "Ceil", ")", ";", "ConstantRange", "RangeTC", "=", "SE", "->", "getUnsignedRange", "(", "TC", ")", ";", "if", "(", "!", "RangeTC", ".", "isSingleElement", "(", ")", ")", "{", "auto", "ZeroRange", "=", "ConstantRange", "(", "APInt", "(", "TripCount", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ",", "", ")", ")", ";", "RangeTC", "=", "RangeTC", ".", "unionWith", "(", "ZeroRange", ")", ";", "}", "if", "(", "!", "RangeTC", ".", "contains", "(", "RangeCeil", ")", "&&", "!", "ForceTailPredication", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "*", "IV", "=", "ActiveLaneMask", "->", "getOperand", "(", "", ")", ";", "auto", "*", "IVExpr", "=", "SE", "->", "getSCEV", "(", "IV", ")", ";", "auto", "*", "AddExpr", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "IVExpr", ")", ";", "if", "(", "!", "AddExpr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "IVExpr", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "AddExpr", "->", "getLoop", "(", ")", "!=", "L", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "*", "Step", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "AddExpr", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Step", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "AddExpr", "->", "getOperand", "(", "", ")", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}"], "ground_truth": ["auto", "StepValue", "=", "Step", "->", "getValue", "(", ")", "->", "getSExtValue", "(", ")", ";"], "File": "MVETailPredication10", "Func": "IsSafeActiveMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83810, "Length": 392, "Cover_Rate": 0.5318860244233379} {"Template_token": ["", "}", "SmallPtrSet", "<", "Instruction", "*", ",", "", ">", "Dead", ";", "while", "(", "!", "MaybeDead", ".", "empty", "(", ")", ")", "{", "auto", "*", "I", "=", "MaybeDead", ".", "front", "(", ")", ";", "MaybeDead", ".", "remove", "(", "I", ")", ";", "if", "(", "I", "->", "hasNUsesOrMore", "(", "", ")", ")", "continue", ";", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "if", "(", "auto", "*", "OpI", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "MaybeDead", ".", "insert", "(", "OpI", ")", ";", "I", "->", "dropAllReferences", "(", ")", ";", "Dead", ".", "insert", "(", "I", ")", ";", "}", "for", "(", "auto", "*", "I", ":", "Dead", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", "->", "dump", "(", ")", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "for", "(", "auto", "I", ":", "L", "->", "blocks", "(", ")", ")", "DeleteDeadPHIs", "(", "I", ")", ";"], "ground_truth": ["return", "ClonedVCTPInExitBlock", ";"], "File": "MVETailPredication11", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83811, "Length": 145, "Cover_Rate": 0.4517133956386293} {"Template_token": ["", "if", "(", "Const", "->", "getAPInt", "(", ")", "!=", "-", "VF", "->", "getValue", "(", ")", ")", "return", "nullptr", ";", "}", "else", "return", "nullptr", ";", "return", "dyn_cast", "<", "SCEVMulExpr", ">", "(", "S", "->", "getOperand", "(", "", ")", ")", ";", "}", ";", "auto", "VisitMul", "=", "[", "&", "]", "(", "const", "SCEVMulExpr", "*", "S", ")", "->", "const", "SCEVUDivExpr", "*", "{", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "S", "->", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "Const", "->", "getValue", "(", ")", "!=", "VF", ")", "return", "nullptr", ";", "}", "else", "return", "nullptr", ";", "return", "dyn_cast", "<", "SCEVUDivExpr", ">", "(", "S", "->", "getOperand", "(", "", ")", ")", ";", "}", ";", "auto", "VisitDiv", "=", "[", "&", "]", "(", "const", "SCEVUDivExpr", "*", "S", ")", "->", "const", "SCEV", "*", "{", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "S", "->", "getRHS", "(", ")", ")", ")", "{", "if", "(", "Const", "->", "getValue", "(", ")", "!=", "VF", ")", "return", "nullptr", ";", "}", "else", "return", "nullptr", ";", "if", "(", "auto", "*", "RoundUp", "=", "dyn_cast", "<", "SCEVAddExpr", ">", "(", "S", "->", "getLHS", "(", ")", ")", ")", "{", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "RoundUp", "->", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "Const", "->", "getAPInt", "(", ")", "!=", "(", "VF", "->", "getValue", "(", ")", "-", "", ")", ")", "return", "nullptr", ";", "}", "else", "return", "nullptr", ";", "return", "RoundUp", "->", "getOperand", "(", "", ")", ";", "}", "return", "nullptr", ";", "}", ";", "const", "SCEV", "*", "Elems", "=", "nullptr", ";", "if", "(", "auto", "*", "TC", "=", "dyn_cast", "<", "SCEVAddExpr", ">", "(", "TripCountSE", ")", ")", "if", "(", "auto", "*", "Div", "=", "dyn_cast", "<", "SCEVUDivExpr", ">", "(", "TC", "->", "getOperand", "(", "", ")", ")", ")", "if", "(", "auto", "*", "Add", "=", "dyn_cast", "<", "SCEVAddExpr", ">", "(", "Div", "->", "getLHS", "(", ")", ")", ")", "if", "(", "auto", "*", "Mul", "=", "VisitAdd", "(", "Add", ")", ")", "if", "(", "auto", "*", "Div", "=", "VisitMul", "(", "Mul", ")", ")", "if", "(", "auto", "*", "Res", "=", "VisitDiv", "(", "Div", ")", ")", "Elems", "=", "Res", ";", "if", "(", "!", "Elems", ")", "return", "false", ";", "Instruction", "*", "InsertPt", "=", "L", "->", "getLoopPreheader", "(", ")", "->", "getTerminator", "(", ")", ";", "if", "(", "!", "isSafeToExpandAt", "(", "Elems", ",", "InsertPt", ",", "*", "SE", ")", ")", "return", "false", ";", "auto", "DL", "=", "L", "->", "getHeader", "(", ")", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "SCEVExpander", "Expander", "(", "*", "SE", ",", "DL", ",", "", ")", ";", "TCP", ".", "NumElements", "=", "Expander", ".", "expandCodeFor", "(", "Elems", ",", "Elems", "->", "getType", "(", ")", ",", "InsertPt", ")", ";"], "ground_truth": ["if", "(", "!", "MatchElemCountLoopSetup", "(", "L", ",", "TCP", ".", "Shuffle", ",", "TCP", ".", "NumElements", ")", ")", "return", "false", ";"], "File": "MVETailPredication11", "Func": "ComputeRuntimeElements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83812, "Length": 442, "Cover_Rate": 0.7198697068403909} {"Template_token": ["", "static", "VectorType", "*", "getVectorType", "(", "IntrinsicInst", "*", "I", ")", "{", "unsigned", "TypeOp", "=", "I", "->", "getIntrinsicID", "(", ")", "==", "", "?", "", ":", "", ";"], "ground_truth": ["auto", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", "->", "getOperand", "(", "TypeOp", ")", "->", "getType", "(", ")", ")", ";"], "File": "MVETailPredication11", "Func": "getVectorType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83813, "Length": 46, "Cover_Rate": 0.7419354838709677} {"Template_token": ["", "auto", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", "->", "getOperand", "(", "TypeOp", ")", "->", "getType", "(", ")", ")", ";", "return", "cast", "<", "VectorType", ">", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MVETailPredication11", "Func": "getVectorType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83814, "Length": 35, "Cover_Rate": 0.5645161290322581} {"Template_token": ["", "void", "MVETailPredication", "::", "InsertVCTPIntrinsic", "(", "TripCountPattern", "&", "TCP", ",", "DenseMap", "<", "Instruction", "*", ",", "Instruction", "*", ">", "&", "NewPredicates", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHI", "(", ")", ")", ";", "Module", "*", "M", "=", "L", "->", "getHeader", "(", ")", "->", "getModule", "(", ")", ";", "Type", "*", "Ty", "=", "IntegerType", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "", ")", ";", "PHINode", "*", "Processed", "=", "Builder", ".", "CreatePHI", "(", "Ty", ",", "", ")", ";", "Processed", "->", "addIncoming", "(", "TCP", ".", "NumElements", ",", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "cast", "<", "Instruction", ">", "(", "TCP", ".", "Predicate", ")", ")", ";", "ConstantInt", "*", "Factor", "=", "ConstantInt", "::", "get", "(", "cast", "<", "IntegerType", ">", "(", "Ty", ")", ",", "TCP", ".", "VecTy", "->", "getNumElements", "(", ")", ")", ";", "", "VCTPID", ";", "switch", "(", "TCP", ".", "VecTy", "->", "getNumElements", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "}", "Function", "*", "VCTP", "=", "", "(", "M", ",", "VCTPID", ")", ";", "Value", "*", "TailPredicate", "=", "Builder", ".", "CreateCall", "(", "VCTP", ",", "Processed", ")", ";"], "ground_truth": ["TCP", ".", "Predicate", "->", "replaceAllUsesWith", "(", "TailPredicate", ")", ";"], "File": "MVETailPredication11", "Func": "InsertVCTPIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83815, "Length": 218, "Cover_Rate": 0.7491408934707904} {"Template_token": ["", "VectorType", "*", "VecTy", "=", "getVectorType", "(", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", ";", "unsigned", "Lanes", "=", "VecTy", "->", "getNumElements", "(", ")", ";", "unsigned", "ElementWidth", "=", "VecTy", "->", "getScalarSizeInBits", "(", ")", ";", "unsigned", "MaxWidth", "=", "TTI", "->", "getRegisterBitWidth", "(", "true", ")", ";", "if", "(", "Lanes", "*", "ElementWidth", ">", "MaxWidth", "||", "Lanes", "==", "MaxWidth", ")", "return", "false", ";", "MaskedInsts", ".", "push_back", "(", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "auto", "*", "Int", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "{"], "File": "MVETailPredication11", "Func": "IsPredicatedVectorLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83816, "Length": 91, "Cover_Rate": 0.48663101604278075} {"Template_token": ["", "Constant", "*", "Const", "=", "nullptr", ";", "if", "(", "!", "match", "(", "TCP", ".", "Induction", ",", "m_Add", "(", "m_Instruction", "(", "BroadcastSplat", ")", ",", "m_Constant", "(", "Const", ")", ")", ")", "&&", "!", "match", "(", "TCP", ".", "Induction", ",", "m_Or", "(", "m_Instruction", "(", "BroadcastSplat", ")", ",", "m_Constant", "(", "Const", ")", ")", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "CDS", "=", "dyn_cast", "<", "ConstantDataSequential", ">", "(", "Const", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "CDS", "->", "getNumElements", "(", ")", ";", "++", "i", ")", "{", "if", "(", "CDS", "->", "getElementAsInteger", "(", "i", ")", "!=", "i", ")", "return", "false", ";", "}", "}", "else", "return", "false", ";", "Instruction", "*", "Insert", "=", "nullptr", ";", "if", "(", "!", "match", "(", "BroadcastSplat", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_ZeroMask", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "IV", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "IV", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "auto", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "IV", ")", ";"], "ground_truth": ["if", "(", "!", "Phi", ")", "return", "false", ";"], "File": "MVETailPredication11", "Func": "isTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83817, "Length": 193, "Cover_Rate": 0.6166134185303515} {"Template_token": ["", "Instruction", "*", "Insert", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Shuffle", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_ZeroMask", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "BECount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "BECount", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";"], "ground_truth": ["Value", "*", "TripCount", "=", "nullptr", ";"], "File": "MVETailPredication11", "Func": "MatchElemCountLoopSetup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83818, "Length": 72, "Cover_Rate": 0.5255474452554745} {"Template_token": ["", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "TTI", "=", "&", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "F", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "auto", "*", "TLIP", "=", "getAnalysisIfAvailable", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "TLI", "=", "TLIP", "?", "&", "TLIP", "->", "getTLI", "(", "*", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", ")", ":", "nullptr", ";", "DL", "=", "&", "L", "->", "getHeader", "(", ")", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "this", "->", "L", "=", "L", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "ST", "->", "hasV8_1MMainlineOps", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", ")", "return", "false", ";"], "ground_truth": ["auto", "FindLoopIterations", "=", "[", "]", "(", "BasicBlock", "*", "BB", ")", "->", "IntrinsicInst", "*", "{"], "File": "MVETailPredication11", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83819, "Length": 162, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "SetVector", "<", "Instruction", "*", ">", "Predicates", ";", "DenseMap", "<", "Instruction", "*", ",", "Instruction", "*", ">", "NewPredicates", ";", "bool", "FoundScalarTC", "=", "false", ";", "for", "(", "auto", "*", "I", ":", "MaskedInsts", ")", "{", "", "ID", "=", "I", "->", "getIntrinsicID", "(", ")", ";", "unsigned", "PredOp", "=", "ID", "==", "", "?", "", ":", "", ";", "auto", "*", "Predicate", "=", "dyn_cast", "<", "Instruction", ">", "(", "I", "->", "getArgOperand", "(", "PredOp", ")", ")", ";", "if", "(", "!", "Predicate", "||", "Predicates", ".", "count", "(", "Predicate", ")", ")", "continue", ";", "TripCountPattern", "TCP", "(", "Predicate", ",", "TripCount", ",", "getVectorType", "(", "I", ")", ")", ";", "if", "(", "!", "(", "ComputeConstElements", "(", "TCP", ")", "||", "ComputeRuntimeElements", "(", "TCP", ")", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "FoundScalarTC", "=", "true", ")", ";", "if", "(", "!", "isTailPredicate", "(", "TCP", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "Predicates", ".", "insert", "(", "Predicate", ")", ";", "InsertVCTPIntrinsic", "(", "TCP", ",", "NewPredicates", ")", ";"], "ground_truth": ["}"], "File": "MVETailPredication11", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83822, "Length": 174, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "break", ";", "}", "}", "}", "}", "SmallPtrSet", "<", "Instruction", "*", ",", "", ">", "Dead", ";", "while", "(", "!", "MaybeDead", ".", "empty", "(", ")", ")", "{", "auto", "*", "I", "=", "MaybeDead", ".", "front", "(", ")", ";", "MaybeDead", ".", "remove", "(", "I", ")", ";", "if", "(", "I", "->", "hasNUsesOrMore", "(", "", ")", ")", "continue", ";", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "auto", "*", "OpI", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "MaybeDead", ".", "insert", "(", "OpI", ")", ";", "}", "I", "->", "dropAllReferences", "(", ")", ";"], "ground_truth": ["Dead", ".", "insert", "(", "I", ")", ";"], "File": "MVETailPredication12", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83823, "Length": 101, "Cover_Rate": 0.4007936507936508} {"Template_token": ["", "}", "return", "nullptr", ";", "}", ";", "const", "SCEV", "*", "Elems", "=", "nullptr", ";", "if", "(", "auto", "*", "TC", "=", "dyn_cast", "<", "SCEVAddExpr", ">", "(", "TripCountSE", ")", ")", "if", "(", "auto", "*", "Div", "=", "dyn_cast", "<", "SCEVUDivExpr", ">", "(", "TC", "->", "getOperand", "(", "", ")", ")", ")", "if", "(", "auto", "*", "Add", "=", "dyn_cast", "<", "SCEVAddExpr", ">", "(", "Div", "->", "getLHS", "(", ")", ")", ")", "if", "(", "auto", "*", "Mul", "=", "VisitAdd", "(", "Add", ")", ")", "if", "(", "auto", "*", "Div", "=", "VisitMul", "(", "Mul", ")", ")", "if", "(", "auto", "*", "Res", "=", "VisitDiv", "(", "Div", ")", ")", "Elems", "=", "Res", ";", "if", "(", "!", "Elems", ")", "return", "nullptr", ";", "Instruction", "*", "InsertPt", "=", "L", "->", "getLoopPreheader", "(", ")", "->", "getTerminator", "(", ")", ";", "if", "(", "!", "isSafeToExpandAt", "(", "Elems", ",", "InsertPt", ",", "*", "SE", ")", ")", "return", "nullptr", ";", "auto", "DL", "=", "L", "->", "getHeader", "(", ")", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "SCEVExpander", "Expander", "(", "*", "SE", ",", "DL", ",", "", ")", ";"], "ground_truth": ["return", "Expander", ".", "expandCodeFor", "(", "Elems", ",", "Elems", "->", "getType", "(", ")", ",", "InsertPt", ")", ";"], "File": "MVETailPredication12", "Func": "ComputeElements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83824, "Length": 183, "Cover_Rate": 0.34923664122137404} {"Template_token": ["", "auto", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", "->", "getOperand", "(", "TypeOp", ")", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["return", "cast", "<", "VectorType", ">", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";"], "File": "MVETailPredication12", "Func": "getVectorType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83825, "Length": 34, "Cover_Rate": 0.5483870967741935} {"Template_token": ["", "static", "VectorType", "*", "getVectorType", "(", "IntrinsicInst", "*", "I", ")", "{", "unsigned", "TypeOp", "=", "I", "->", "getIntrinsicID", "(", ")", "==", "", "?", "", ":", "", ";", "auto", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", "->", "getOperand", "(", "TypeOp", ")", "->", "getType", "(", ")", ")", ";", "return", "cast", "<", "VectorType", ">", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MVETailPredication12", "Func": "getVectorType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83826, "Length": 60, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "unsigned", "MaxWidth", "=", "TTI", "->", "getRegisterBitWidth", "(", "true", ")", ";", "if", "(", "Lanes", "*", "ElementWidth", ">", "MaxWidth", "||", "Lanes", "==", "MaxWidth", ")", "return", "false", ";", "MaskedInsts", ".", "push_back", "(", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", ";", "}", "else", "if", "(", "auto", "*", "Int", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "{", "for", "(", "auto", "&", "U", ":", "Int", "->", "args", "(", ")", ")", "{"], "ground_truth": ["if", "(", "isa", "<", "VectorType", ">", "(", "U", "->", "getType", "(", ")", ")", ")", "return", "false", ";"], "File": "MVETailPredication12", "Func": "IsPredicatedVectorLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83827, "Length": 87, "Cover_Rate": 0.5028901734104047} {"Template_token": ["", "Instruction", "*", "Induction", "=", "nullptr", ";", "if", "(", "!", "match", "(", "I", ",", "m_ICmp", "(", "Pred", ",", "m_Instruction", "(", "Induction", ")", ",", "m_Instruction", "(", "Shuffle", ")", ")", ")", "||", "Pred", "!=", "ICmpInst", "::", "ICMP_ULE", "||", "!", "L", "->", "isLoopInvariant", "(", "Shuffle", ")", ")", "return", "false", ";", "Instruction", "*", "Insert", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Shuffle", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "BECount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "BECount", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Value", "*", "TripCount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "BECount", ",", "m_Add", "(", "m_Value", "(", "TripCount", ")", ",", "m_AllOnes", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "TripCount", "!=", "NumElements", ")", "return", "false", ";", "Instruction", "*", "BroadcastSplat", "=", "nullptr", ";", "Constant", "*", "Const", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Induction", ",", "m_Add", "(", "m_Instruction", "(", "BroadcastSplat", ")", ",", "m_Constant", "(", "Const", ")", ")", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "CDS", "=", "dyn_cast", "<", "ConstantDataSequential", ">", "(", "Const", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "CDS", "->", "getNumElements", "(", ")", ";", "++", "i", ")", "{", "if", "(", "CDS", "->", "getElementAsInteger", "(", "i", ")", "!=", "i", ")", "return", "false", ";", "}", "}", "else", "return", "false", ";", "if", "(", "!", "match", "(", "BroadcastSplat", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";"], "ground_truth": ["Instruction", "*", "IV", "=", "nullptr", ";"], "File": "MVETailPredication12", "Func": "isTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83828, "Length": 273, "Cover_Rate": 0.6080178173719376} {"Template_token": ["", "Instruction", "*", "Induction", "=", "nullptr", ";", "if", "(", "!", "match", "(", "I", ",", "m_ICmp", "(", "Pred", ",", "m_Instruction", "(", "Induction", ")", ",", "m_Instruction", "(", "Shuffle", ")", ")", ")", "||", "Pred", "!=", "ICmpInst", "::", "ICMP_ULE", "||", "!", "L", "->", "isLoopInvariant", "(", "Shuffle", ")", ")", "return", "false", ";", "Instruction", "*", "Insert", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Shuffle", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "BECount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "BECount", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Value", "*", "TripCount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "BECount", ",", "m_Add", "(", "m_Value", "(", "TripCount", ")", ",", "m_AllOnes", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "TripCount", "!=", "NumElements", ")", "return", "false", ";", "Instruction", "*", "BroadcastSplat", "=", "nullptr", ";", "Constant", "*", "Const", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Induction", ",", "m_Add", "(", "m_Instruction", "(", "BroadcastSplat", ")", ",", "m_Constant", "(", "Const", ")", ")", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "CDS", "=", "dyn_cast", "<", "ConstantDataSequential", ">", "(", "Const", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "CDS", "->", "getNumElements", "(", ")", ";", "++", "i", ")", "{", "if", "(", "CDS", "->", "getElementAsInteger", "(", "i", ")", "!=", "i", ")", "return", "false", ";", "}", "}", "else", "return", "false", ";", "if", "(", "!", "match", "(", "BroadcastSplat", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "IV", "=", "nullptr", ";"], "ground_truth": ["if", "(", "!", "match", "(", "Insert", ",", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "IV", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";"], "File": "MVETailPredication12", "Func": "isTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83829, "Length": 300, "Cover_Rate": 0.6681514476614699} {"Template_token": ["", "this", "->", "L", "=", "L", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "ST", "->", "hasV8_1MMainlineOps", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", ")", "return", "false", ";", "auto", "FindLoopIterations", "=", "[", "]", "(", "BasicBlock", "*", "BB", ")", "->", "IntrinsicInst", "*", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "", "ID", "=", "Call", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "ID", "==", "", "||", "ID", "==", "", ")", "return", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "}", "return", "nullptr", ";", "}", ";", "IntrinsicInst", "*", "Setup", "=", "FindLoopIterations", "(", "Preheader", ")", ";", "if", "(", "!", "Setup", ")", "{"], "ground_truth": ["if", "(", "!", "Preheader", "->", "getSinglePredecessor", "(", ")", ")", "return", "false", ";"], "File": "MVETailPredication12", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83830, "Length": 160, "Cover_Rate": 0.40609137055837563} {"Template_token": ["", "unsigned", "VectorWidth", "=", "cast", "<", "FixedVectorType", ">", "(", "ActiveLaneMask", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "Builder", ".", "SetInsertPoint", "(", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHI", "(", ")", ")", ";", "PHINode", "*", "Processed", "=", "Builder", ".", "CreatePHI", "(", "Ty", ",", "", ")", ";", "Processed", "->", "addIncoming", "(", "ActiveLaneMask", "->", "getOperand", "(", "", ")", ",", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "ActiveLaneMask", ")", ";", "ConstantInt", "*", "Factor", "=", "ConstantInt", "::", "get", "(", "cast", "<", "IntegerType", ">", "(", "Ty", ")", ",", "VectorWidth", ")", ";"], "ground_truth": ["", "VCTPID", ";"], "File": "MVETailPredication13", "Func": "InsertVCTPIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83831, "Length": 94, "Cover_Rate": 0.33098591549295775} {"Template_token": ["", "dbgs", "(", ")", "<<", "", ";", "EC", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", "<<", "VectorWidth", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "Ceil", "->", "dump", "(", ")", ";", ")", ";", "bool", "Zero", "=", "SE", "->", "getMinusSCEV", "(", "SE", "->", "getBackedgeTakenCount", "(", "L", ")", ",", "SE", "->", "getUDivExpr", "(", "SE", "->", "getAddExpr", "(", "SE", "->", "getMulExpr", "(", "Ceil", ",", "VW", ")", ",", "SE", "->", "getNegativeSCEV", "(", "VW", ")", ")", ",", "VW", ")", ")", "->", "isZero", "(", ")", ";", "if", "(", "!", "Zero", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "auto", "*", "IV", "=", "ActiveLaneMask", "->", "getOperand", "(", "", ")", ";", "auto", "*", "IVExpr", "=", "SE", "->", "getSCEV", "(", "IV", ")", ";", "auto", "*", "AddExpr", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "IVExpr", ")", ";", "if", "(", "!", "AddExpr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "IVExpr", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "AddExpr", "->", "getLoop", "(", ")", "!=", "L", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "*", "Base", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "AddExpr", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Base", "||", "!", "Base", "->", "isZero", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "*", "Step", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "AddExpr", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Step", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "AddExpr", "->", "getOperand", "(", "", ")", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "auto", "StepValue", "=", "Step", "->", "getValue", "(", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "VectorWidth", "==", "StepValue", ")", "return", "true", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "StepValue", "<<", "", "<<", "VectorWidth", "<<", "", ")", ";"], "File": "MVETailPredication13", "Func": "IsSafeActiveMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83832, "Length": 315, "Cover_Rate": 0.47085201793721976} {"Template_token": ["", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", ")", "return", "false", ";", "auto", "FindLoopIterations", "=", "[", "]", "(", "BasicBlock", "*", "BB", ")", "->", "IntrinsicInst", "*", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "", "ID", "=", "Call", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "ID", "==", "", "||", "ID", "==", "", ")", "return", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "}", "return", "nullptr", ";", "}", ";"], "ground_truth": ["IntrinsicInst", "*", "Setup", "=", "FindLoopIterations", "(", "Preheader", ")", ";"], "File": "MVETailPredication13", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83833, "Length": 106, "Cover_Rate": 0.3183183183183183} {"Template_token": ["", "MaskedInsts", ".", "clear", "(", ")", ";", "Function", "&", "F", "=", "*", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "TTI", "=", "&", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "F", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "this", "->", "L", "=", "L", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "ST", "->", "hasV8_1MMainlineOps", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MVETailPredication13", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83834, "Length": 123, "Cover_Rate": 0.36936936936936937} {"Template_token": ["", "if", "(", "!", "Exit", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "bool", "ClonedVCTPInExitBlock", "=", "false", ";", "for", "(", "auto", "&", "Pair", ":", "NewPredicates", ")", "{", "Instruction", "*", "OldPred", "=", "Pair", ".", "first", ";", "Instruction", "*", "NewPred", "=", "Pair", ".", "second", ";", "for", "(", "auto", "&", "I", ":", "*", "Exit", ")", "{", "if", "(", "I", ".", "isSameOperationAs", "(", "OldPred", ")", ")", "{", "Instruction", "*", "PredClone", "=", "NewPred", "->", "clone", "(", ")", ";", "PredClone", "->", "insertBefore", "(", "&", "I", ")", ";", "I", ".", "replaceAllUsesWith", "(", "PredClone", ")", ";", "MaybeDead", ".", "insert", "(", "&", "I", ")", ";", "ClonedVCTPInExitBlock", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "PredClone", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "MVETailPredication14", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83835, "Length": 135, "Cover_Rate": 0.4179566563467492} {"Template_token": ["", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "BECount", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Value", "*", "TripCount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "BECount", ",", "m_Add", "(", "m_Value", "(", "TripCount", ")", ",", "m_AllOnes", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "TripCount", "!=", "NumElements", "||", "!", "L", "->", "isLoopInvariant", "(", "BECount", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "MVETailPredication14", "Func": "MatchElemCountLoopSetup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83836, "Length": 76, "Cover_Rate": 0.5547445255474452} {"Template_token": ["", "void", "MVETailPredication", "::", "RematerializeIterCount", "(", ")", "{", "SmallVector", "<", "WeakTrackingVH", ",", "", ">", "DeadInsts", ";", "SCEVExpander", "Rewriter", "(", "*", "SE", ",", "*", "DL", ",", "", ")", ";"], "ground_truth": ["ReplaceExitVal", "ReplaceExitValue", "=", "AlwaysRepl", ";"], "File": "MVETailPredication14", "Func": "RematerializeIterCount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83837, "Length": 32, "Cover_Rate": 0.49230769230769234} {"Template_token": ["", "rewriteLoopExitValues", "(", "L", ",", "LI", ",", "TLI", ",", "SE", ",", "Rewriter", ",", "DT", ",", "ReplaceExitValue", ",", "DeadInsts", ")", ";"], "ground_truth": ["}"], "File": "MVETailPredication14", "Func": "RematerializeIterCount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83838, "Length": 20, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "TTI", "=", "&", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "F", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "auto", "*", "TLIP", "=", "getAnalysisIfAvailable", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "TLI", "=", "TLIP", "?", "&", "TLIP", "->", "getTLI", "(", "*", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", ")", ":", "nullptr", ";", "DL", "=", "&", "L", "->", "getHeader", "(", ")", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "this", "->", "L", "=", "L", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "ST", "->", "hasV8_1MMainlineOps", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", ")", "return", "false", ";", "auto", "FindLoopIterations", "=", "[", "]", "(", "BasicBlock", "*", "BB", ")", "->", "IntrinsicInst", "*", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "", "ID", "=", "Call", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "ID", "==", "", "||", "ID", "==", "", ")", "return", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "}", "return", "nullptr", ";", "}", ";", "IntrinsicInst", "*", "Setup", "=", "FindLoopIterations", "(", "Preheader", ")", ";", "if", "(", "!", "Setup", ")", "{", "if", "(", "!", "Preheader", "->", "getSinglePredecessor", "(", ")", ")", "return", "false", ";", "Setup", "=", "FindLoopIterations", "(", "Preheader", "->", "getSinglePredecessor", "(", ")", ")", ";", "if", "(", "!", "Setup", ")", "return", "false", ";", "}", "IntrinsicInst", "*", "Decrement", "=", "nullptr", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "IsDecrement", "(", "I", ")", ")", "{", "Decrement", "=", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "break", ";", "}", "}", "}", "if", "(", "!", "Decrement", ")", "return", "false", ";", "ClonedVCTPInExitBlock", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "L", "<<", "*", "Setup", "<<", "", "<<", "*", "Decrement", "<<", "", ")", ";", "if", "(", "TryConvert", "(", "Setup", "->", "getArgOperand", "(", "", ")", ")", ")", "{", "if", "(", "ClonedVCTPInExitBlock", ")", "RematerializeIterCount", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "MVETailPredication14", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83839, "Length": 418, "Cover_Rate": 0.8444444444444444} {"Template_token": ["", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "TTI", "=", "&", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "F", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "auto", "*", "TLIP", "=", "getAnalysisIfAvailable", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "TLI", "=", "TLIP", "?", "&", "TLIP", "->", "getTLI", "(", "*", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", ")", ":", "nullptr", ";", "DL", "=", "&", "L", "->", "getHeader", "(", ")", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "this", "->", "L", "=", "L", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "ST", "->", "hasV8_1MMainlineOps", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", ")", "return", "false", ";", "auto", "FindLoopIterations", "=", "[", "]", "(", "BasicBlock", "*", "BB", ")", "->", "IntrinsicInst", "*", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "", "ID", "=", "Call", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "ID", "==", "", "||", "ID", "==", "", ")", "return", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";"], "ground_truth": ["}"], "File": "MVETailPredication14", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83840, "Length": 275, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "auto", "*", "Predicate", "=", "dyn_cast", "<", "Instruction", ">", "(", "I", "->", "getArgOperand", "(", "PredOp", ")", ")", ";", "if", "(", "!", "Predicate", "||", "Predicates", ".", "count", "(", "Predicate", ")", ")", "continue", ";", "TripCountPattern", "TCP", "(", "Predicate", ",", "TripCount", ",", "getVectorType", "(", "I", ")", ")", ";", "if", "(", "!", "(", "ComputeConstElements", "(", "TCP", ")", "||", "ComputeRuntimeElements", "(", "TCP", ")", ")", ")", "continue", ";", "if", "(", "!", "isTailPredicate", "(", "TCP", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "Predicates", ".", "insert", "(", "Predicate", ")", ";", "InsertVCTPIntrinsic", "(", "TCP", ",", "NewPredicates", ")", ";", "}"], "ground_truth": ["if", "(", "!", "NewPredicates", ".", "size", "(", ")", ")", "return", "false", ";"], "File": "MVETailPredication14", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83841, "Length": 128, "Cover_Rate": 0.5493562231759657} {"Template_token": ["", "IRBuilder", "<", ">", "Builder", "(", "L", "->", "getLoopPreheader", "(", ")", "->", "getTerminator", "(", ")", ")", ";", "Module", "*", "M", "=", "L", "->", "getHeader", "(", ")", "->", "getModule", "(", ")", ";", "Type", "*", "Ty", "=", "IntegerType", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "", ")", ";", "unsigned", "VectorWidth", "=", "cast", "<", "FixedVectorType", ">", "(", "ActiveLaneMask", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "Builder", ".", "SetInsertPoint", "(", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHI", "(", ")", ")", ";", "PHINode", "*", "Processed", "=", "Builder", ".", "CreatePHI", "(", "Ty", ",", "", ")", ";", "Processed", "->", "addIncoming", "(", "ActiveLaneMask", "->", "getOperand", "(", "", ")", ",", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "ActiveLaneMask", ")", ";", "ConstantInt", "*", "Factor", "=", "ConstantInt", "::", "get", "(", "cast", "<", "IntegerType", ">", "(", "Ty", ")", ",", "VectorWidth", ")", ";", "", "VCTPID", ";", "switch", "(", "VectorWidth", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "}", "Function", "*", "VCTP", "=", "", "(", "M", ",", "VCTPID", ")", ";"], "ground_truth": ["Value", "*", "VCTPCall", "=", "Builder", ".", "CreateCall", "(", "VCTP", ",", "Processed", ")", ";"], "File": "MVETailPredication15", "Func": "InsertVCTPIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83842, "Length": 214, "Cover_Rate": 0.7254237288135593} {"Template_token": ["", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "}", "Function", "*", "VCTP", "=", "", "(", "M", ",", "VCTPID", ")", ";", "Value", "*", "VCTPCall", "=", "Builder", ".", "CreateCall", "(", "VCTP", ",", "Processed", ")", ";", "ActiveLaneMask", "->", "replaceAllUsesWith", "(", "VCTPCall", ")", ";", "Value", "*", "Remaining", "=", "Builder", ".", "CreateSub", "(", "Processed", ",", "Factor", ")", ";", "Processed", "->", "addIncoming", "(", "Remaining", ",", "L", "->", "getLoopLatch", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Processed", "<<", "", "<<", "", "<<", "*", "VCTPCall", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "MVETailPredication17", "Func": "InsertVCTPIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83843, "Length": 98, "Cover_Rate": 0.31210191082802546} {"Template_token": ["", "}", "if", "(", "IsMasked", "(", "&", "I", ")", ")", "{", "auto", "*", "VecTy", "=", "getVectorType", "(", "Int", ")", ";", "unsigned", "Lanes", "=", "VecTy", "->", "getNumElements", "(", ")", ";", "unsigned", "ElementWidth", "=", "VecTy", "->", "getScalarSizeInBits", "(", ")", ";", "unsigned", "MaxWidth", "=", "TTI", "->", "getRegisterBitWidth", "(", "true", ")", ";", "if", "(", "Lanes", "*", "ElementWidth", ">", "MaxWidth", "||", "Lanes", "==", "MaxWidth", ")", "return", "false", ";", "MaskedInsts", ".", "push_back", "(", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", ";", "continue", ";", "}", "for", "(", "const", "Use", "&", "U", ":", "Int", "->", "args", "(", ")", ")", "{", "if", "(", "isa", "<", "VectorType", ">", "(", "U", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "}", "}"], "ground_truth": ["}"], "File": "MVETailPredication17", "Func": "IsPredicatedVectorLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83844, "Length": 113, "Cover_Rate": 0.39100346020761245} {"Template_token": ["", "case", "", ":", "case", "", ":", "continue", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "continue", ";", "LLVM_FALLTHROUGH", ";", "default", ":", "break", ";", "}", "if", "(", "IsMasked", "(", "&", "I", ")", ")", "{", "auto", "*", "VecTy", "=", "getVectorType", "(", "Int", ")", ";", "unsigned", "Lanes", "=", "VecTy", "->", "getNumElements", "(", ")", ";", "unsigned", "ElementWidth", "=", "VecTy", "->", "getScalarSizeInBits", "(", ")", ";", "unsigned", "MaxWidth", "=", "TTI", "->", "getRegisterBitWidth", "(", "true", ")", ";", "if", "(", "Lanes", "*", "ElementWidth", ">", "MaxWidth", "||", "Lanes", "==", "MaxWidth", ")", "return", "false", ";", "MaskedInsts", ".", "push_back", "(", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", ";", "continue", ";", "}", "for", "(", "const", "Use", "&", "U", ":", "Int", "->", "args", "(", ")", ")", "{", "if", "(", "isa", "<", "VectorType", ">", "(", "U", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "}", "}", "}", "if", "(", "!", "ActiveLaneMask", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MVETailPredication17", "Func": "IsPredicatedVectorLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83845, "Length": 176, "Cover_Rate": 0.6089965397923875} {"Template_token": ["", "uint64_t", "UpperboundTC", "=", "SE", "->", "getSignedRange", "(", "TC", ")", ".", "getUpper", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "UpperboundTC", ">", "MaxMinusVW", "&&", "!", "ForceTailPredication", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "UpperboundTC", "<<", "", "<<", "MaxMinusVW", "<<", "", ";", ")", ";", "return", "false", ";", "}", "auto", "*", "One", "=", "SE", "->", "getOne", "(", "TripCount", "->", "getType", "(", ")", ")", ";", "auto", "*", "ElementCount", "=", "SE", "->", "getAddExpr", "(", "BTC", ",", "One", ")", ";", "auto", "*", "ECPlusVWMinus1", "=", "SE", "->", "getAddExpr", "(", "ElementCount", ",", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", "-", "", ")", ")", ")", ";", "auto", "*", "Ceil", "=", "SE", "->", "getUDivExpr", "(", "ECPlusVWMinus1", ",", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", ")", ")", ")", ";", "ConstantRange", "RangeCeil", "=", "SE", "->", "getSignedRange", "(", "Ceil", ")", ";", "ConstantRange", "RangeTC", "=", "SE", "->", "getSignedRange", "(", "TC", ")", ";", "if", "(", "!", "RangeTC", ".", "isSingleElement", "(", ")", ")", "{", "auto", "ZeroRange", "=", "ConstantRange", "(", "APInt", "(", "TripCount", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ",", "", ")", ")", ";", "RangeTC", "=", "RangeTC", ".", "unionWith", "(", "ZeroRange", ")", ";", "}", "if", "(", "!", "RangeTC", ".", "contains", "(", "RangeCeil", ")", "&&", "!", "ForceTailPredication", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "*", "IV", "=", "ActiveLaneMask", "->", "getOperand", "(", "", ")", ";", "auto", "*", "IVExpr", "=", "SE", "->", "getSCEV", "(", "IV", ")", ";", "auto", "*", "AddExpr", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "IVExpr", ")", ";", "if", "(", "!", "AddExpr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "IVExpr", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "AddExpr", "->", "getLoop", "(", ")", "!=", "L", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "*", "Step", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "AddExpr", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Step", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";"], "File": "MVETailPredication17", "Func": "IsSafeActiveMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83846, "Length": 350, "Cover_Rate": 0.6194690265486725} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ActiveLaneMask", "<<", "", ")", ";", "auto", "*", "VecTy", "=", "getVectorType", "(", "I", ")", ";", "if", "(", "!", "IsSafeActiveMask", "(", "ActiveLaneMask", ",", "TripCount", ",", "VecTy", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "InsertVCTPIntrinsic", "(", "ActiveLaneMask", ",", "TripCount", ",", "VecTy", ")", ";", "}", "Cleanup", "(", "Predicates", ",", "L", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MVETailPredication17", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83847, "Length": 78, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", ")", "return", "false", ";", "auto", "FindLoopIterations", "=", "[", "]", "(", "BasicBlock", "*", "BB", ")", "->", "IntrinsicInst", "*", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "", "ID", "=", "Call", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "ID", "==", "", "||", "ID", "==", "", ")", "return", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "}", "return", "nullptr", ";", "}", ";", "IntrinsicInst", "*", "Setup", "=", "FindLoopIterations", "(", "Preheader", ")", ";"], "ground_truth": ["if", "(", "!", "Setup", ")", "{"], "File": "MVETailPredication19", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83848, "Length": 112, "Cover_Rate": 0.33633633633633636} {"Template_token": ["", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "TTI", "=", "&", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "F", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "this", "->", "L", "=", "L", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "ST", "->", "hasV8_1MMainlineOps", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", ")", "return", "false", ";", "auto", "FindLoopIterations", "=", "[", "]", "(", "BasicBlock", "*", "BB", ")", "->", "IntrinsicInst", "*", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{"], "ground_truth": ["auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";"], "File": "MVETailPredication19", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83849, "Length": 146, "Cover_Rate": 0.43843843843843844} {"Template_token": ["", "BasicBlock", "*", "Exit", "=", "L", "->", "getUniqueExitBlock", "(", ")", ";", "if", "(", "!", "Exit", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", ";", "}", "SmallPtrSet", "<", "Instruction", "*", ",", "", ">", "Dead", ";", "while", "(", "!", "MaybeDead", ".", "empty", "(", ")", ")", "{", "auto", "*", "I", "=", "MaybeDead", ".", "front", "(", ")", ";", "MaybeDead", ".", "remove", "(", "I", ")", ";", "if", "(", "I", "->", "hasNUsesOrMore", "(", "", ")", ")", "continue", ";", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "if", "(", "auto", "*", "OpI", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "MaybeDead", ".", "insert", "(", "OpI", ")", ";", "Dead", ".", "insert", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "MVETailPredication1", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83850, "Length": 116, "Cover_Rate": 0.6408839779005525} {"Template_token": ["", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ";"], "File": "MVETailPredication1", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83851, "Length": 27, "Cover_Rate": 0.43548387096774194} {"Template_token": ["", "if", "(", "ID", "==", "", "||", "ID", "==", "", ")", "VecTy", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", "->", "getContainedType", "(", "", ")", ")", ";", "else", "VecTy", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "}", "else", "if", "(", "ID", "==", "", ")", "{", "VecTy", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "}", "else", "{", "VecTy", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "}", "assert", "(", "VecTy", "&&", "", ")", ";"], "ground_truth": ["return", "VecTy", ";"], "File": "MVETailPredication1", "Func": "getVectorType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83852, "Length": 105, "Cover_Rate": 0.7046979865771812} {"Template_token": ["", "static", "bool", "IsMasked", "(", "Instruction", "*", "I", ")", "{"], "ground_truth": ["auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ";"], "File": "MVETailPredication1", "Func": "IsMasked", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83853, "Length": 21, "Cover_Rate": 0.3559322033898305} {"Template_token": ["", "if", "(", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "continue", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "IsMasked", "(", "&", "I", ")", ")", "{", "auto", "*", "VecTy", "=", "getVectorType", "(", "Int", ")", ";", "unsigned", "Lanes", "=", "VecTy", "->", "getNumElements", "(", ")", ";", "unsigned", "ElementWidth", "=", "VecTy", "->", "getScalarSizeInBits", "(", ")", ";", "unsigned", "MaxWidth", "=", "TTI", "->", "getRegisterBitWidth", "(", "true", ")", ";", "if", "(", "Lanes", "*", "ElementWidth", ">", "MaxWidth", "||", "Lanes", "==", "MaxWidth", ")", "return", "false", ";", "MaskedInsts", ".", "push_back", "(", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", ";", "continue", ";", "}", "for", "(", "const", "Use", "&", "U", ":", "Int", "->", "args", "(", ")", ")", "{", "if", "(", "isa", "<", "VectorType", ">", "(", "U", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "}", "}", "}"], "ground_truth": ["if", "(", "!", "ActiveLaneMask", ")", "{"], "File": "MVETailPredication1", "Func": "IsPredicatedVectorLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83854, "Length": 135, "Cover_Rate": 0.45918367346938777} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "continue", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "IsMasked", "(", "&", "I", ")", ")", "{", "auto", "*", "VecTy", "=", "getVectorType", "(", "Int", ")", ";", "unsigned", "Lanes", "=", "VecTy", "->", "getNumElements", "(", ")", ";", "unsigned", "ElementWidth", "=", "VecTy", "->", "getScalarSizeInBits", "(", ")", ";", "unsigned", "MaxWidth", "=", "TTI", "->", "getRegisterBitWidth", "(", "true", ")", ";", "if", "(", "Lanes", "*", "ElementWidth", ">", "MaxWidth", "||", "Lanes", "==", "MaxWidth", ")", "return", "false", ";", "MaskedInsts", ".", "push_back", "(", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", ";", "continue", ";", "}", "for", "(", "const", "Use", "&", "U", ":", "Int", "->", "args", "(", ")", ")", "{", "if", "(", "isa", "<", "VectorType", ">", "(", "U", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "MVETailPredication1", "Func": "IsPredicatedVectorLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83855, "Length": 134, "Cover_Rate": 0.4557823129251701} {"Template_token": ["", "bool", "ForceTailPredication", "=", "EnableTailPredication", "==", "TailPredication", "::", "ForceEnabledNoReductions", "||", "EnableTailPredication", "==", "TailPredication", "::", "ForceEnabled", ";", "Value", "*", "ElemCount", "=", "ActiveLaneMask", "->", "getOperand", "(", "", ")", ";", "auto", "*", "EC", "=", "SE", "->", "getSCEV", "(", "ElemCount", ")", ";", "auto", "*", "TC", "=", "SE", "->", "getSCEV", "(", "TripCount", ")", ";", "int", "VectorWidth", "=", "VecTy", "->", "getNumElements", "(", ")", ";", "ConstantInt", "*", "ConstElemCount", "=", "nullptr", ";", "if", "(", "!", "SE", "->", "isLoopInvariant", "(", "EC", ",", "L", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "(", "ConstElemCount", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "ElemCount", ")", ")", ")", "{", "ConstantInt", "*", "TC", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "TripCount", ")", ";", "if", "(", "!", "TC", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "uint64_t", "TC1", "=", "TC", "->", "getZExtValue", "(", ")", "*", "VectorWidth", ";", "uint64_t", "TC2", "=", "ConstElemCount", "->", "getZExtValue", "(", ")", "+", "", ";", "if", "(", "TC1", "!=", "TC2", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TC1", "<<", "", "<<", "TC2", "<<", "", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "!", "ForceTailPredication", ")", "{", "auto", "*", "VW", "=", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", ")", ")", ";", "auto", "*", "ECPlusVWMinus1", "=", "SE", "->", "getAddExpr", "(", "EC", ",", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", "-", "", ")", ")", ")", ";", "auto", "*", "Ceil", "=", "SE", "->", "getUDivExpr", "(", "ECPlusVWMinus1", ",", "VW", ")", ";", "(", "void", ")", "TC", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "TC", "->", "dump", "(", ")", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "", ";", "EC", "->", "dump", "(", ")", ";"], "File": "MVETailPredication1", "Func": "IsSafeActiveMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83856, "Length": 297, "Cover_Rate": 0.4767255216693419} {"Template_token": ["", "bool", "MVETailPredication", "::", "runOnLoop", "(", "Loop", "*", "L", ",", "LPPassManager", "&", ")", "{", "if", "(", "skipLoop", "(", "L", ")", "||", "!", "EnableTailPredication", ")", "return", "false", ";", "MaskedInsts", ".", "clear", "(", ")", ";", "Function", "&", "F", "=", "*", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "TTI", "=", "&", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "F", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "this", "->", "L", "=", "L", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "ST", "->", "hasV8_1MMainlineOps", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", ")", "return", "false", ";", "auto", "FindLoopIterations", "=", "[", "]", "(", "BasicBlock", "*", "BB", ")", "->", "IntrinsicInst", "*", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "", "ID", "=", "Call", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "ID", "==", "", "||", "ID", "==", "", ")", "return", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "}", "return", "nullptr", ";", "}", ";", "IntrinsicInst", "*", "Setup", "=", "FindLoopIterations", "(", "Preheader", ")", ";", "if", "(", "!", "Setup", ")", "{", "if", "(", "!", "Preheader", "->", "getSinglePredecessor", "(", ")", ")", "return", "false", ";", "Setup", "=", "FindLoopIterations", "(", "Preheader", "->", "getSinglePredecessor", "(", ")", ")", ";", "if", "(", "!", "Setup", ")", "return", "false", ";", "}"], "ground_truth": ["IntrinsicInst", "*", "Decrement", "=", "nullptr", ";"], "File": "MVETailPredication1", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83857, "Length": 299, "Cover_Rate": 0.7239709443099274} {"Template_token": ["", "bool", "MVETailPredication", "::", "TryConvert", "(", "Value", "*", "TripCount", ")", "{", "if", "(", "!", "IsPredicatedVectorLoop", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "SetVector", "<", "Instruction", "*", ">", "Predicates", ";", "auto", "getPredicateOp", "=", "[", "]", "(", "IntrinsicInst", "*", "I", ")", "{", "unsigned", "IntrinsicID", "=", "I", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", ")", "return", "", ";", "return", "(", "IntrinsicID", "==", "", "||", "isGather", "(", "I", ")", ")", "?", "", ":", "", ";", "}", ";", "for", "(", "auto", "*", "I", ":", "MaskedInsts", ")", "{", "Value", "*", "PredOp", "=", "I", "->", "getArgOperand", "(", "getPredicateOp", "(", "I", ")", ")", ";", "auto", "*", "Predicate", "=", "dyn_cast", "<", "Instruction", ">", "(", "PredOp", ")", ";", "if", "(", "!", "Predicate", "||", "Predicates", ".", "count", "(", "Predicate", ")", ")", "continue", ";", "auto", "*", "ActiveLaneMask", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Predicate", ")", ";", "if", "(", "!", "ActiveLaneMask", "||", "ActiveLaneMask", "->", "getIntrinsicID", "(", ")", "!=", "", ")", "continue", ";", "Predicates", ".", "insert", "(", "Predicate", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ActiveLaneMask", "<<", "", ")", ";"], "File": "MVETailPredication1", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83858, "Length": 195, "Cover_Rate": 0.7276119402985075} {"Template_token": ["", "if", "(", "!", "match", "(", "BroadcastSplat", ",", "m_Shuffle", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_ZeroMask", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "IV", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElt", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "IV", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "auto", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "IV", ")", ";", "if", "(", "!", "Phi", ")", "return", "false", ";", "Value", "*", "OnEntry", "=", "Phi", "->", "getIncomingValueForBlock", "(", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "if", "(", "!", "match", "(", "OnEntry", ",", "m_Zero", "(", ")", ")", ")", "return", "false", ";", "Value", "*", "InLoop", "=", "Phi", "->", "getIncomingValueForBlock", "(", "L", "->", "getLoopLatch", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Lanes", "=", "cast", "<", "FixedVectorType", ">", "(", "Insert", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";"], "File": "MVETailPredication20", "Func": "isTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83859, "Length": 144, "Cover_Rate": 0.46006389776357826} {"Template_token": ["", "}", "else", "return", "false", ";", "Instruction", "*", "Insert", "=", "nullptr", ";", "if", "(", "!", "match", "(", "BroadcastSplat", ",", "m_Shuffle", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_ZeroMask", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "IV", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElt", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "IV", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "auto", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "IV", ")", ";", "if", "(", "!", "Phi", ")", "return", "false", ";", "Value", "*", "OnEntry", "=", "Phi", "->", "getIncomingValueForBlock", "(", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "if", "(", "!", "match", "(", "OnEntry", ",", "m_Zero", "(", ")", ")", ")", "return", "false", ";", "Value", "*", "InLoop", "=", "Phi", "->", "getIncomingValueForBlock", "(", "L", "->", "getLoopLatch", "(", ")", ")", ";", "unsigned", "Lanes", "=", "cast", "<", "FixedVectorType", ">", "(", "Insert", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";"], "ground_truth": ["Instruction", "*", "LHS", "=", "nullptr", ";"], "File": "MVETailPredication20", "Func": "isTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83860, "Length": 161, "Cover_Rate": 0.5143769968051118} {"Template_token": ["", "Value", "*", "TripCount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "BECount", ",", "m_Add", "(", "m_Value", "(", "TripCount", ")", ",", "m_AllOnes", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "TripCount", "!=", "NumElements", "||", "!", "L", "->", "isLoopInvariant", "(", "BECount", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "MVETailPredication20", "Func": "MatchElemCountLoopSetup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83861, "Length": 49, "Cover_Rate": 0.35766423357664234} {"Template_token": ["", "Instruction", "*", "Insert", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Shuffle", ",", "m_Shuffle", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_ZeroMask", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "BECount", "=", "nullptr", ";"], "ground_truth": ["if", "(", "!", "match", "(", "Insert", ",", "m_InsertElt", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "BECount", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";"], "File": "MVETailPredication20", "Func": "MatchElemCountLoopSetup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83862, "Length": 66, "Cover_Rate": 0.48175182481751827} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "TC", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "EC", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", "<<", "VectorWidth", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "Ceil", "->", "dump", "(", ")", ";", ")", ";", "bool", "Zero", "=", "SE", "->", "getMinusSCEV", "(", "SE", "->", "getBackedgeTakenCount", "(", "L", ")", ",", "SE", "->", "getUDivExpr", "(", "SE", "->", "getAddExpr", "(", "SE", "->", "getMulExpr", "(", "Ceil", ",", "VW", ")", ",", "SE", "->", "getNegativeSCEV", "(", "VW", ")", ")", ",", "VW", ")", ")", "->", "isZero", "(", ")", ";", "if", "(", "!", "Zero", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "auto", "*", "IV", "=", "ActiveLaneMask", "->", "getOperand", "(", "", ")", ";", "auto", "*", "IVExpr", "=", "SE", "->", "getSCEV", "(", "IV", ")", ";", "auto", "*", "AddExpr", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "IVExpr", ")", ";", "if", "(", "!", "AddExpr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "IVExpr", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "AddExpr", "->", "getLoop", "(", ")", "!=", "L", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "*", "Base", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "AddExpr", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Base", "||", "!", "Base", "->", "isZero", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "*", "Step", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "AddExpr", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Step", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "AddExpr", "->", "getOperand", "(", "", ")", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "auto", "StepValue", "=", "Step", "->", "getValue", "(", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "VectorWidth", "==", "StepValue", ")", "return", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "StepValue", "<<", "", "<<", "VectorWidth", "<<", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MVETailPredication21", "Func": "IsSafeActiveMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83865, "Length": 338, "Cover_Rate": 0.524031007751938} {"Template_token": ["", "DenseMap", "<", "Instruction", "*", ",", "Instruction", "*", ">", "NewPredicates", ";", "for", "(", "auto", "*", "I", ":", "MaskedInsts", ")", "{", "", "ID", "=", "I", "->", "getIntrinsicID", "(", ")", ";", "unsigned", "PredOp", "=", "ID", "==", "", "?", "", ":", "", ";", "auto", "*", "Predicate", "=", "dyn_cast", "<", "Instruction", ">", "(", "I", "->", "getArgOperand", "(", "PredOp", ")", ")", ";", "if", "(", "!", "Predicate", "||", "Predicates", ".", "count", "(", "Predicate", ")", ")", "continue", ";", "VectorType", "*", "VecTy", "=", "getVectorType", "(", "I", ")", ";", "Value", "*", "NumElements", "=", "ComputeElements", "(", "TripCount", ",", "VecTy", ")", ";", "if", "(", "!", "NumElements", ")", "continue", ";", "if", "(", "!", "isTailPredicate", "(", "Predicate", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "Predicates", ".", "insert", "(", "Predicate", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHI", "(", ")", ")", ";", "PHINode", "*", "Processed", "=", "Builder", ".", "CreatePHI", "(", "Ty", ",", "", ")", ";", "Processed", "->", "addIncoming", "(", "NumElements", ",", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "cast", "<", "Instruction", ">", "(", "Predicate", ")", ")", ";", "ConstantInt", "*", "Factor", "=", "ConstantInt", "::", "get", "(", "cast", "<", "IntegerType", ">", "(", "Ty", ")", ",", "VecTy", "->", "getNumElements", "(", ")", ")", ";", "", "VCTPID", ";", "switch", "(", "VecTy", "->", "getNumElements", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "}", "Function", "*", "VCTP", "=", "", "(", "M", ",", "VCTPID", ")", ";", "Value", "*", "TailPredicate", "=", "Builder", ".", "CreateCall", "(", "VCTP", ",", "Processed", ")", ";", "Predicate", "->", "replaceAllUsesWith", "(", "TailPredicate", ")", ";", "NewPredicates", "[", "Predicate", "]", "=", "cast", "<", "Instruction", ">", "(", "TailPredicate", ")", ";", "Value", "*", "Remaining", "=", "Builder", ".", "CreateSub", "(", "Processed", ",", "Factor", ")", ";", "Processed", "->", "addIncoming", "(", "Remaining", ",", "L", "->", "getLoopLatch", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Processed", "<<", "", "<<", "", "<<", "*", "TailPredicate", "<<", "", ")", ";", "}", "Cleanup", "(", "NewPredicates", ",", "Predicates", ",", "L", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MVETailPredication22", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83866, "Length": 384, "Cover_Rate": 0.8205128205128205} {"Template_token": ["", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "Predicates", ".", "insert", "(", "Predicate", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHI", "(", ")", ")", ";", "PHINode", "*", "Processed", "=", "Builder", ".", "CreatePHI", "(", "Ty", ",", "", ")", ";", "Processed", "->", "addIncoming", "(", "NumElements", ",", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "cast", "<", "Instruction", ">", "(", "Predicate", ")", ")", ";", "ConstantInt", "*", "Factor", "=", "ConstantInt", "::", "get", "(", "cast", "<", "IntegerType", ">", "(", "Ty", ")", ",", "VecTy", "->", "getNumElements", "(", ")", ")", ";", "", "VCTPID", ";", "switch", "(", "VecTy", "->", "getNumElements", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "}", "Function", "*", "VCTP", "=", "", "(", "M", ",", "VCTPID", ")", ";", "Value", "*", "TailPredicate", "=", "Builder", ".", "CreateCall", "(", "VCTP", ",", "Processed", ")", ";", "Predicate", "->", "replaceAllUsesWith", "(", "TailPredicate", ")", ";", "NewPredicates", "[", "Predicate", "]", "=", "cast", "<", "Instruction", ">", "(", "TailPredicate", ")", ";", "Value", "*", "Remaining", "=", "Builder", ".", "CreateSub", "(", "Processed", ",", "Factor", ")", ";"], "ground_truth": ["Processed", "->", "addIncoming", "(", "Remaining", ",", "L", "->", "getLoopLatch", "(", ")", ")", ";"], "File": "MVETailPredication22", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83867, "Length": 228, "Cover_Rate": 0.48717948717948717} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", ";", "}", "for", "(", "auto", "&", "Pair", ":", "NewPredicates", ")", "{", "Instruction", "*", "OldPred", "=", "Pair", ".", "first", ";", "Instruction", "*", "NewPred", "=", "Pair", ".", "second", ";", "for", "(", "auto", "&", "I", ":", "*", "Exit", ")", "{", "if", "(", "I", ".", "isSameOperationAs", "(", "OldPred", ")", ")", "{", "Instruction", "*", "PredClone", "=", "NewPred", "->", "clone", "(", ")", ";", "PredClone", "->", "insertBefore", "(", "&", "I", ")", ";", "I", ".", "replaceAllUsesWith", "(", "PredClone", ")", ";", "MaybeDead", ".", "insert", "(", "&", "I", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "PredClone", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "MVETailPredication23", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83868, "Length": 119, "Cover_Rate": 0.38387096774193546} {"Template_token": ["", "Type", "*", "Ty", "=", "IntegerType", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "", ")", ";", "PHINode", "*", "Processed", "=", "Builder", ".", "CreatePHI", "(", "Ty", ",", "", ")", ";", "Processed", "->", "addIncoming", "(", "NumElements", ",", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "cast", "<", "Instruction", ">", "(", "Predicate", ")", ")", ";", "ConstantInt", "*", "Factor", "=", "ConstantInt", "::", "get", "(", "cast", "<", "IntegerType", ">", "(", "Ty", ")", ",", "VecTy", "->", "getNumElements", "(", ")", ")", ";", "", "VCTPID", ";", "switch", "(", "VecTy", "->", "getNumElements", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "}", "Function", "*", "VCTP", "=", "", "(", "M", ",", "VCTPID", ")", ";", "Value", "*", "TailPredicate", "=", "Builder", ".", "CreateCall", "(", "VCTP", ",", "Processed", ")", ";", "Predicate", "->", "replaceAllUsesWith", "(", "TailPredicate", ")", ";"], "ground_truth": ["NewPredicates", "[", "Predicate", "]", "=", "cast", "<", "Instruction", ">", "(", "TailPredicate", ")", ";"], "File": "MVETailPredication23", "Func": "InsertVCTPIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83869, "Length": 170, "Cover_Rate": 0.5923344947735192} {"Template_token": ["", "Instruction", "*", "BroadcastSplat", "=", "nullptr", ";", "Constant", "*", "Const", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Induction", ",", "m_Add", "(", "m_Instruction", "(", "BroadcastSplat", ")", ",", "m_Constant", "(", "Const", ")", ")", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "CDS", "=", "dyn_cast", "<", "ConstantDataSequential", ">", "(", "Const", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "CDS", "->", "getNumElements", "(", ")", ";", "++", "i", ")", "{", "if", "(", "CDS", "->", "getElementAsInteger", "(", "i", ")", "!=", "i", ")", "return", "false", ";", "}", "}", "else", "return", "false", ";", "if", "(", "!", "match", "(", "BroadcastSplat", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "IV", "=", "nullptr", ";"], "ground_truth": ["if", "(", "!", "match", "(", "Insert", ",", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "IV", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";"], "File": "MVETailPredication23", "Func": "isTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83870, "Length": 150, "Cover_Rate": 0.33407572383073497} {"Template_token": ["", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "SetVector", "<", "Instruction", "*", ">", "Predicates", ";", "DenseMap", "<", "Instruction", "*", ",", "Instruction", "*", ">", "NewPredicates", ";", "for", "(", "auto", "*", "I", ":", "MaskedInsts", ")", "{", "", "ID", "=", "I", "->", "getIntrinsicID", "(", ")", ";", "unsigned", "PredOp", "=", "ID", "==", "", "?", "", ":", "", ";", "auto", "*", "Predicate", "=", "dyn_cast", "<", "Instruction", ">", "(", "I", "->", "getArgOperand", "(", "PredOp", ")", ")", ";", "if", "(", "!", "Predicate", "||", "Predicates", ".", "count", "(", "Predicate", ")", ")", "continue", ";", "VectorType", "*", "VecTy", "=", "getVectorType", "(", "I", ")", ";", "Value", "*", "NumElements", "=", "ComputeElements", "(", "TripCount", ",", "VecTy", ")", ";", "if", "(", "!", "NumElements", ")", "continue", ";", "if", "(", "!", "isTailPredicate", "(", "Predicate", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "Predicates", ".", "insert", "(", "Predicate", ")", ";"], "ground_truth": ["InsertVCTPIntrinsic", "(", "Predicate", ",", "NewPredicates", ",", "VecTy", ",", "NumElements", ")", ";"], "File": "MVETailPredication23", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83871, "Length": 177, "Cover_Rate": 0.7972972972972973} {"Template_token": ["", "DenseMap", "<", "Instruction", "*", ",", "Instruction", "*", ">", "NewPredicates", ";", "for", "(", "auto", "*", "I", ":", "MaskedInsts", ")", "{", "", "ID", "=", "I", "->", "getIntrinsicID", "(", ")", ";", "unsigned", "PredOp", "=", "ID", "==", "", "?", "", ":", "", ";", "auto", "*", "Predicate", "=", "dyn_cast", "<", "Instruction", ">", "(", "I", "->", "getArgOperand", "(", "PredOp", ")", ")", ";", "if", "(", "!", "Predicate", "||", "Predicates", ".", "count", "(", "Predicate", ")", ")", "continue", ";", "VectorType", "*", "VecTy", "=", "getVectorType", "(", "I", ")", ";", "Value", "*", "NumElements", "=", "ComputeElements", "(", "TripCount", ",", "VecTy", ")", ";", "if", "(", "!", "NumElements", ")", "continue", ";", "if", "(", "!", "isTailPredicate", "(", "Predicate", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "continue", ";", "}"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";"], "File": "MVETailPredication23", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83872, "Length": 139, "Cover_Rate": 0.6261261261261262} {"Template_token": ["", "auto", "FindLoopIterations", "=", "[", "]", "(", "BasicBlock", "*", "BB", ")", "->", "IntrinsicInst", "*", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "", "ID", "=", "Call", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "ID", "==", "", "||", "ID", "==", "", ")", "return", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "}", "return", "nullptr", ";", "}", ";", "IntrinsicInst", "*", "Setup", "=", "FindLoopIterations", "(", "Preheader", ")", ";", "if", "(", "!", "Setup", ")", "{", "if", "(", "!", "Preheader", "->", "getSinglePredecessor", "(", ")", ")", "return", "false", ";", "Setup", "=", "FindLoopIterations", "(", "Preheader", "->", "getSinglePredecessor", "(", ")", ")", ";", "if", "(", "!", "Setup", ")", "return", "false", ";", "}", "IntrinsicInst", "*", "Decrement", "=", "nullptr", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "IsDecrement", "(", "I", ")", ")", "{", "Decrement", "=", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "MVETailPredication3", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83873, "Length": 178, "Cover_Rate": 0.3625254582484725} {"Template_token": ["", "if", "(", "!", "isTailPredicate", "(", "Predicate", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "Predicates", ".", "insert", "(", "Predicate", ")", ";", "InsertVCTPIntrinsic", "(", "Predicate", ",", "NewPredicates", ",", "VecTy", ",", "NumElements", ")", ";", "}"], "ground_truth": ["ClonedVCTPInExitBlock", "=", "Cleanup", "(", "NewPredicates", ",", "Predicates", ",", "L", ")", ";"], "File": "MVETailPredication3", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83874, "Length": 72, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "bool", "MVETailPredication", "::", "IsPredicatedVectorLoop", "(", ")", "{", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "IsMasked", "(", "&", "I", ")", ")", "{", "VectorType", "*", "VecTy", "=", "getVectorType", "(", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", ";", "unsigned", "Lanes", "=", "VecTy", "->", "getNumElements", "(", ")", ";"], "ground_truth": ["unsigned", "ElementWidth", "=", "VecTy", "->", "getScalarSizeInBits", "(", ")", ";"], "File": "MVETailPredication5", "Func": "IsPredicatedVectorLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83875, "Length": 73, "Cover_Rate": 0.42196531791907516} {"Template_token": ["", "Instruction", "*", "Induction", "=", "nullptr", ";", "if", "(", "!", "match", "(", "V", ",", "m_ICmp", "(", "Pred", ",", "m_Instruction", "(", "Induction", ")", ",", "m_Instruction", "(", "Shuffle", ")", ")", ")", "||", "Pred", "!=", "ICmpInst", "::", "ICMP_ULE", "||", "!", "L", "->", "isLoopInvariant", "(", "Shuffle", ")", ")", "return", "false", ";", "Instruction", "*", "Insert", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Shuffle", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "BECount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "BECount", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Value", "*", "TripCount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "BECount", ",", "m_Add", "(", "m_Value", "(", "TripCount", ")", ",", "m_AllOnes", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "TripCount", "!=", "NumElements", ")", "return", "false", ";", "Instruction", "*", "BroadcastSplat", "=", "nullptr", ";", "Constant", "*", "Const", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Induction", ",", "m_Add", "(", "m_Instruction", "(", "BroadcastSplat", ")", ",", "m_Constant", "(", "Const", ")", ")", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "CDS", "=", "dyn_cast", "<", "ConstantDataSequential", ">", "(", "Const", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "CDS", "->", "getNumElements", "(", ")", ";", "++", "i", ")", "{", "if", "(", "CDS", "->", "getElementAsInteger", "(", "i", ")", "!=", "i", ")", "return", "false", ";", "}", "}", "else", "return", "false", ";", "if", "(", "!", "match", "(", "BroadcastSplat", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "IV", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "IV", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "auto", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "IV", ")", ";", "if", "(", "!", "Phi", ")", "return", "false", ";", "Value", "*", "OnEntry", "=", "Phi", "->", "getIncomingValueForBlock", "(", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "if", "(", "!", "match", "(", "OnEntry", ",", "m_Zero", "(", ")", ")", ")", "return", "false", ";", "Value", "*", "InLoop", "=", "Phi", "->", "getIncomingValueForBlock", "(", "L", "->", "getLoopLatch", "(", ")", ")", ";", "unsigned", "Lanes", "=", "cast", "<", "VectorType", ">", "(", "Insert", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "Instruction", "*", "LHS", "=", "nullptr", ";", "if", "(", "!", "match", "(", "InLoop", ",", "m_Add", "(", "m_Instruction", "(", "LHS", ")", ",", "m_SpecificInt", "(", "Lanes", ")", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "LHS", "==", "Phi", ";"], "File": "MVETailPredication6", "Func": "isTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83876, "Length": 419, "Cover_Rate": 0.933184855233853} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "Predicates", ".", "insert", "(", "Predicate", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHI", "(", ")", ")", ";", "PHINode", "*", "Processed", "=", "Builder", ".", "CreatePHI", "(", "Ty", ",", "", ")", ";", "Processed", "->", "addIncoming", "(", "NumElements", ",", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "cast", "<", "Instruction", ">", "(", "Predicate", ")", ")", ";", "ConstantInt", "*", "Factor", "=", "ConstantInt", "::", "get", "(", "cast", "<", "IntegerType", ">", "(", "Ty", ")", ",", "VecTy", "->", "getNumElements", "(", ")", ")", ";", "", "VCTPID", ";", "switch", "(", "VecTy", "->", "getNumElements", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":", "VCTPID", "=", "", ";", "break", ";"], "File": "MVETailPredication6", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83877, "Length": 154, "Cover_Rate": 0.34606741573033706} {"Template_token": ["", "Processed", "->", "addIncoming", "(", "NumElements", ",", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "cast", "<", "Instruction", ">", "(", "Predicate", ")", ")", ";", "ConstantInt", "*", "Factor", "=", "ConstantInt", "::", "get", "(", "cast", "<", "IntegerType", ">", "(", "Ty", ")", ",", "VecTy", "->", "getNumElements", "(", ")", ")", ";", "", "VCTPID", ";", "switch", "(", "VecTy", "->", "getNumElements", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "}", "Function", "*", "VCTP", "=", "", "(", "M", ",", "VCTPID", ")", ";", "Value", "*", "Remaining", "=", "Builder", ".", "CreateSub", "(", "Processed", ",", "Factor", ")", ";", "Value", "*", "TailPredicate", "=", "Builder", ".", "CreateCall", "(", "VCTP", ",", "Remaining", ")", ";", "Predicate", "->", "replaceAllUsesWith", "(", "TailPredicate", ")", ";", "Processed", "->", "addIncoming", "(", "Remaining", ",", "L", "->", "getLoopLatch", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Processed", "<<", "", "<<", "", "<<", "*", "TailPredicate", "<<", "", ")", ";", "}", "for", "(", "auto", "I", ":", "L", "->", "blocks", "(", ")", ")", "DeleteDeadPHIs", "(", "I", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MVETailPredication6", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83878, "Length": 204, "Cover_Rate": 0.4584269662921348} {"Template_token": ["", "if", "(", "VectorWidth", "!=", "", "&&", "VectorWidth", "!=", "", "&&", "VectorWidth", "!=", "", ")", "return", "false", ";", "ConstantInt", "*", "ConstElemCount", "=", "nullptr", ";", "if", "(", "!", "SE", "->", "isLoopInvariant", "(", "EC", ",", "L", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "(", "ConstElemCount", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "ElemCount", ")", ")", ")", "{", "ConstantInt", "*", "TC", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "TripCount", ")", ";", "if", "(", "!", "TC", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "uint64_t", "TC1", "=", "TC", "->", "getZExtValue", "(", ")", ";", "uint64_t", "TC2", "=", "(", "ConstElemCount", "->", "getZExtValue", "(", ")", "+", "VectorWidth", "-", "", ")", "/", "VectorWidth", ";", "if", "(", "TC1", "!=", "TC2", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TC1", "<<", "", "<<", "TC2", "<<", "", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "!", "ForceTailPredication", ")", "{", "auto", "*", "VW", "=", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", ")", ")", ";", "auto", "*", "ECPlusVWMinus1", "=", "SE", "->", "getAddExpr", "(", "EC", ",", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", "-", "", ")", ")", ")", ";", "auto", "*", "Ceil", "=", "SE", "->", "getUDivExpr", "(", "ECPlusVWMinus1", ",", "VW", ")", ";", "(", "void", ")", "TC", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "TC", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "EC", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", "<<", "VectorWidth", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "Ceil", "->", "dump", "(", ")", ";", ")", ";", "bool", "Zero", "=", "SE", "->", "getMinusSCEV", "(", "SE", "->", "getBackedgeTakenCount", "(", "L", ")", ",", "SE", "->", "getUDivExpr", "(", "SE", "->", "getAddExpr", "(", "SE", "->", "getMulExpr", "(", "Ceil", ",", "VW", ")", ",", "SE", "->", "getNegativeSCEV", "(", "VW", ")", ")", ",", "VW", ")", ")", "->", "isZero", "(", ")", ";", "if", "(", "!", "Zero", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MVETailPredication7", "Func": "IsSafeActiveMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83879, "Length": 351, "Cover_Rate": 0.5408320493066255} {"Template_token": ["", "ConstantInt", "*", "ConstElemCount", "=", "nullptr", ";", "if", "(", "!", "SE", "->", "isLoopInvariant", "(", "EC", ",", "L", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "(", "ConstElemCount", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "ElemCount", ")", ")", ")", "{", "ConstantInt", "*", "TC", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "TripCount", ")", ";", "if", "(", "!", "TC", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "uint64_t", "TC1", "=", "TC", "->", "getZExtValue", "(", ")", ";", "uint64_t", "TC2", "=", "(", "ConstElemCount", "->", "getZExtValue", "(", ")", "+", "VectorWidth", "-", "", ")", "/", "VectorWidth", ";", "if", "(", "TC1", "!=", "TC2", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TC1", "<<", "", "<<", "TC2", "<<", "", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "!", "ForceTailPredication", ")", "{", "auto", "*", "VW", "=", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", ")", ")", ";", "auto", "*", "ECPlusVWMinus1", "=", "SE", "->", "getAddExpr", "(", "EC", ",", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", "-", "", ")", ")", ")", ";", "auto", "*", "Ceil", "=", "SE", "->", "getUDivExpr", "(", "ECPlusVWMinus1", ",", "VW", ")", ";", "(", "void", ")", "TC", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "", ";", "TC", "->", "dump", "(", ")", ";"], "File": "MVETailPredication8", "Func": "IsSafeActiveMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83880, "Length": 232, "Cover_Rate": 0.34017595307917886} {"Template_token": ["", "}", "}", "}", "SmallPtrSet", "<", "Instruction", "*", ",", "", ">", "Dead", ";", "while", "(", "!", "MaybeDead", ".", "empty", "(", ")", ")", "{", "auto", "*", "I", "=", "MaybeDead", ".", "front", "(", ")", ";", "MaybeDead", ".", "remove", "(", "I", ")", ";", "if", "(", "I", "->", "hasNUsesOrMore", "(", "", ")", ")", "continue", ";", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "if", "(", "auto", "*", "OpI", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "MaybeDead", ".", "insert", "(", "OpI", ")", ";", "Dead", ".", "insert", "(", "I", ")", ";", "}", "for", "(", "auto", "*", "I", ":", "Dead", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["I", "->", "eraseFromParent", "(", ")", ";"], "File": "MVETailPredication", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83881, "Length": 121, "Cover_Rate": 0.38412698412698415} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "bool", "ClonedVCTPInExitBlock", "=", "false", ";", "for", "(", "auto", "&", "Pair", ":", "NewPredicates", ")", "{", "Instruction", "*", "OldPred", "=", "Pair", ".", "first", ";", "Instruction", "*", "NewPred", "=", "Pair", ".", "second", ";", "for", "(", "auto", "&", "I", ":", "*", "Exit", ")", "{", "if", "(", "I", ".", "isSameOperationAs", "(", "OldPred", ")", ")", "{", "Instruction", "*", "PredClone", "=", "NewPred", "->", "clone", "(", ")", ";", "PredClone", "->", "insertBefore", "(", "&", "I", ")", ";", "I", ".", "replaceAllUsesWith", "(", "PredClone", ")", ";", "MaybeDead", ".", "insert", "(", "&", "I", ")", ";", "ClonedVCTPInExitBlock", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "PredClone", "->", "dump", "(", ")", ")", ";", "break", ";", "}", "}", "}", "SmallPtrSet", "<", "Instruction", "*", ",", "", ">", "Dead", ";", "while", "(", "!", "MaybeDead", ".", "empty", "(", ")", ")", "{", "auto", "*", "I", "=", "MaybeDead", ".", "front", "(", ")", ";", "MaybeDead", ".", "remove", "(", "I", ")", ";"], "ground_truth": ["if", "(", "I", "->", "hasNUsesOrMore", "(", "", ")", ")", "continue", ";"], "File": "MVETailPredication", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83882, "Length": 179, "Cover_Rate": 0.5682539682539682} {"Template_token": ["", "Pass", "*", "llvm", "::", "createMVETailPredicationPass", "(", ")", "{"], "ground_truth": ["return", "new", "MVETailPredication", "(", ")", ";"], "File": "MVETailPredication", "Func": "createMVETailPredicationPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83883, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";"], "File": "MVETailPredication", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83885, "Length": 37, "Cover_Rate": 0.4625} {"Template_token": ["", "IRBuilder", "<", ">", "Builder", "(", "Preheader", "->", "getTerminator", "(", ")", ")", ";", "Value", "*", "NumElements", "=", "Builder", ".", "CreateAdd", "(", "BTC", ",", "ConstantInt", "::", "get", "(", "BTC", "->", "getType", "(", ")", ",", "", ")", ",", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "NumElements", "<<", "", ")", ";", "return", "NumElements", ";"], "ground_truth": ["}"], "File": "MVETailPredication", "Func": "getNumElements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83886, "Length": 56, "Cover_Rate": 0.345679012345679} {"Template_token": ["", "auto", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", "->", "getOperand", "(", "TypeOp", ")", "->", "getType", "(", ")", ")", ";", "auto", "*", "VecTy", "=", "cast", "<", "FixedVectorType", ">", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "assert", "(", "VecTy", "&&", "", ")", ";"], "ground_truth": ["return", "VecTy", ";"], "File": "MVETailPredication", "Func": "getVectorType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83887, "Length": 47, "Cover_Rate": 0.6266666666666667} {"Template_token": ["", "auto", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", "->", "getOperand", "(", "TypeOp", ")", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["auto", "*", "VecTy", "=", "cast", "<", "FixedVectorType", ">", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";"], "File": "MVETailPredication", "Func": "getVectorType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83888, "Length": 37, "Cover_Rate": 0.49333333333333335} {"Template_token": ["", "Type", "*", "Ty", "=", "IntegerType", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "", ")", ";", "Value", "*", "BTC", "=", "ActiveLaneMask", "->", "getOperand", "(", "", ")", ";", "Builder", ".", "SetInsertPoint", "(", "L", "->", "getLoopPreheader", "(", ")", "->", "getTerminator", "(", ")", ")", ";", "Value", "*", "NumElements", "=", "getNumElements", "(", "L", "->", "getLoopPreheader", "(", ")", ",", "BTC", ")", ";", "Builder", ".", "SetInsertPoint", "(", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHI", "(", ")", ")", ";", "PHINode", "*", "Processed", "=", "Builder", ".", "CreatePHI", "(", "Ty", ",", "", ")", ";", "Processed", "->", "addIncoming", "(", "NumElements", ",", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "ActiveLaneMask", ")", ";", "ConstantInt", "*", "Factor", "=", "ConstantInt", "::", "get", "(", "cast", "<", "IntegerType", ">", "(", "Ty", ")", ",", "VecTy", "->", "getNumElements", "(", ")", ")", ";", "", "VCTPID", ";", "switch", "(", "VecTy", "->", "getNumElements", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "}", "Function", "*", "VCTP", "=", "", "(", "M", ",", "VCTPID", ")", ";"], "ground_truth": ["Value", "*", "VCTPCall", "=", "Builder", ".", "CreateCall", "(", "VCTP", ",", "Processed", ")", ";"], "File": "MVETailPredication", "Func": "InsertVCTPIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83889, "Length": 200, "Cover_Rate": 0.5934718100890207} {"Template_token": ["", "static", "bool", "IsDecrement", "(", "Instruction", "&", "I", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";"], "ground_truth": ["if", "(", "!", "Call", ")", "return", "false", ";"], "File": "MVETailPredication", "Func": "IsDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83890, "Length": 30, "Cover_Rate": 0.6122448979591837} {"Template_token": ["", "if", "(", "!", "Call", ")", "return", "false", ";", "", "ID", "=", "Call", "->", "getIntrinsicID", "(", ")", ";", "return", "ID", "==", "", "||", "ID", "==", "", ";"], "ground_truth": ["}"], "File": "MVETailPredication", "Func": "IsMasked", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83891, "Length": 27, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "IsMasked", "(", "&", "I", ")", ")", "{", "FixedVectorType", "*", "VecTy", "=", "getVectorType", "(", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", ";", "unsigned", "Lanes", "=", "VecTy", "->", "getNumElements", "(", ")", ";", "unsigned", "ElementWidth", "=", "VecTy", "->", "getScalarSizeInBits", "(", ")", ";", "unsigned", "MaxWidth", "=", "TTI", "->", "getRegisterBitWidth", "(", "true", ")", ";", "if", "(", "Lanes", "*", "ElementWidth", ">", "MaxWidth", "||", "Lanes", "==", "MaxWidth", ")", "return", "false", ";", "MaskedInsts", ".", "push_back", "(", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", ";", "}", "else", "if", "(", "auto", "*", "Int", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "Int", "->", "getIntrinsicID", "(", ")", "==", "", ")", "continue", ";"], "ground_truth": ["for", "(", "auto", "&", "U", ":", "Int", "->", "args", "(", ")", ")", "{"], "File": "MVETailPredication", "Func": "IsPredicatedVectorLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83892, "Length": 125, "Cover_Rate": 0.6684491978609626} {"Template_token": ["", "return", "false", ";", "}", "auto", "*", "One", "=", "SE", "->", "getOne", "(", "TripCount", "->", "getType", "(", ")", ")", ";", "auto", "*", "ElementCount", "=", "SE", "->", "getAddExpr", "(", "BTC", ",", "One", ")", ";", "auto", "*", "ECPlusVWMinus1", "=", "SE", "->", "getAddExpr", "(", "ElementCount", ",", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", "-", "", ")", ")", ")", ";", "auto", "*", "Ceil", "=", "SE", "->", "getUDivExpr", "(", "ECPlusVWMinus1", ",", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", ")", ")", ")", ";", "ConstantRange", "RangeCeil", "=", "SE", "->", "getSignedRange", "(", "Ceil", ")", ";", "ConstantRange", "RangeTC", "=", "SE", "->", "getSignedRange", "(", "TC", ")", ";", "if", "(", "!", "RangeTC", ".", "isSingleElement", "(", ")", ")", "{", "auto", "ZeroRange", "=", "ConstantRange", "(", "APInt", "(", "TripCount", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ",", "", ")", ")", ";", "RangeTC", "=", "RangeTC", ".", "unionWith", "(", "ZeroRange", ")", ";", "}", "if", "(", "!", "RangeTC", ".", "contains", "(", "RangeCeil", ")", "&&", "!", "ForceTailPredication", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "*", "IV", "=", "ActiveLaneMask", "->", "getOperand", "(", "", ")", ";", "auto", "*", "IVExpr", "=", "SE", "->", "getSCEV", "(", "IV", ")", ";", "auto", "*", "AddExpr", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "IVExpr", ")", ";", "if", "(", "!", "AddExpr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "IVExpr", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MVETailPredication", "Func": "IsSafeActiveMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83893, "Length": 238, "Cover_Rate": 0.4358974358974359} {"Template_token": ["", "auto", "*", "BTC", "=", "SE", "->", "getSCEV", "(", "BackedgeTakenCount", ")", ";", "if", "(", "!", "llvm", "::", "cannotBeMaxInLoop", "(", "BTC", ",", "L", ",", "*", "SE", ",", "false", ")", "&&", "!", "ForceTailPredication", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "BTC", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "auto", "*", "TC", "=", "SE", "->", "getSCEV", "(", "TripCount", ")", ";", "unsigned", "SizeInBits", "=", "TripCount", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "auto", "Diff", "=", "APInt", "(", "SizeInBits", ",", "~", "", ")", "-", "APInt", "(", "SizeInBits", ",", "VectorWidth", ")", ";", "uint64_t", "MaxMinusVW", "=", "Diff", ".", "getZExtValue", "(", ")", ";", "uint64_t", "UpperboundTC", "=", "SE", "->", "getSignedRange", "(", "TC", ")", ".", "getUpper", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "UpperboundTC", ">", "MaxMinusVW", "&&", "!", "ForceTailPredication", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "UpperboundTC", "<<", "", "<<", "MaxMinusVW", "<<", "", ";", ")", ";", "return", "false", ";", "}", "auto", "*", "One", "=", "SE", "->", "getOne", "(", "TripCount", "->", "getType", "(", ")", ")", ";", "auto", "*", "ElementCount", "=", "SE", "->", "getAddExpr", "(", "BTC", ",", "One", ")", ";", "auto", "*", "ECPlusVWMinus1", "=", "SE", "->", "getAddExpr", "(", "ElementCount", ",", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", "-", "", ")", ")", ")", ";"], "ground_truth": ["auto", "*", "Ceil", "=", "SE", "->", "getUDivExpr", "(", "ECPlusVWMinus1", ",", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", ")", ")", ")", ";"], "File": "MVETailPredication", "Func": "IsSafeActiveMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83894, "Length": 250, "Cover_Rate": 0.45787545787545786} {"Template_token": ["", "MVETailPredication", "(", ")", ":", "LoopPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "MVETailPredication", "Func": "MVETailPredication", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83895, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "MVETailPredication", "(", ")", ":", "LoopPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "MVETailPredication", "Func": "MVETailPredication", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83896, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "rewriteLoopExitValues", "(", "L", ",", "LI", ",", "TLI", ",", "SE", ",", "TTI", ",", "Rewriter", ",", "DT", ",", "ReplaceExitValue", ",", "DeadInsts", ")", ";"], "ground_truth": ["}"], "File": "MVETailPredication", "Func": "RematerializeIterCount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83897, "Length": 22, "Cover_Rate": 0.3283582089552239} {"Template_token": ["", "IRBuilder", "<", ">", "Builder", "(", "ActiveLaneMask", "->", "getParent", "(", ")", "->", "getFirstNonPHI", "(", ")", ")", ";", "Value", "*", "Index", "=", "ActiveLaneMask", "->", "getOperand", "(", "", ")", ";", "Value", "*", "SplatIndex", "=", "Builder", ".", "CreateVectorSplat", "(", "VectorWidth", ",", "Index", ",", "", ")", ";", "SmallVector", "<", "Constant", "*", ",", "", ">", "Indices", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "VectorWidth", ";", "++", "i", ")", "Indices", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "Index", "->", "getType", "(", ")", ",", "i", ")", ")", ";", "Constant", "*", "CV", "=", "ConstantVector", "::", "get", "(", "Indices", ")", ";", "Value", "*", "Induction", "=", "Builder", ".", "CreateAdd", "(", "SplatIndex", ",", "CV", ",", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SplatIndex", "<<", "", ";", "dbgs", "(", ")", "<<", "", "<<", "*", "Induction", "<<", "", ")", ";", "auto", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "auto", "*", "BTC", "=", "ActiveLaneMask", "->", "getOperand", "(", "", ")", ";", "Value", "*", "SplatBTC", "=", "nullptr", ";", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "BTC", ")", ")", "{", "Builder", ".", "SetInsertPoint", "(", "Preheader", "->", "getTerminator", "(", ")", ")", ";", "SplatBTC", "=", "Builder", ".", "CreateVectorSplat", "(", "VectorWidth", ",", "C", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SplatBTC", "<<", "", ")", ";", "}", "else", "{", "Instruction", "*", "InsertElem", ";", "for", "(", "auto", "&", "V", ":", "*", "Preheader", ")", "{", "InsertElem", "=", "dyn_cast", "<", "InsertElementInst", ">", "(", "&", "V", ")", ";", "if", "(", "!", "InsertElem", ")", "continue", ";", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "InsertElem", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CI", ")", "continue", ";", "if", "(", "InsertElem", "->", "getOperand", "(", "", ")", "!=", "BTC", "||", "CI", "->", "getSExtValue", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "(", "SplatBTC", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "*", "InsertElem", "->", "users", "(", ")", ".", "begin", "(", ")", ")", ")", ")", "break", ";", "}", "}", "if", "(", "!", "SplatBTC", ")", "{", "Builder", ".", "SetInsertPoint", "(", "Preheader", "->", "getTerminator", "(", ")", ")", ";"], "ground_truth": ["Value", "*", "Undef", "=", "UndefValue", "::", "get", "(", "FixedVectorType", "::", "get", "(", "BTC", "->", "getType", "(", ")", ",", "VectorWidth", ")", ")", ";"], "File": "MVETailPredication", "Func": "RevertActiveLaneMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83898, "Length": 358, "Cover_Rate": 0.7103174603174603} {"Template_token": ["", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "", "ID", "=", "Call", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "ID", "==", "", "||", "ID", "==", "", ")", "return", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "}", "return", "nullptr", ";", "}", ";", "IntrinsicInst", "*", "Setup", "=", "FindLoopIterations", "(", "Preheader", ")", ";", "if", "(", "!", "Setup", ")", "{", "if", "(", "!", "Preheader", "->", "getSinglePredecessor", "(", ")", ")", "return", "false", ";", "Setup", "=", "FindLoopIterations", "(", "Preheader", "->", "getSinglePredecessor", "(", ")", ")", ";", "if", "(", "!", "Setup", ")", "return", "false", ";", "}", "IntrinsicInst", "*", "Decrement", "=", "nullptr", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "IsDecrement", "(", "I", ")", ")", "{", "Decrement", "=", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "break", ";", "}", "}", "}", "if", "(", "!", "Decrement", ")", "return", "false", ";", "ClonedVCTPInExitBlock", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "L", "<<", "*", "Setup", "<<", "", "<<", "*", "Decrement", "<<", "", ")", ";"], "ground_truth": ["if", "(", "TryConvert", "(", "Setup", "->", "getArgOperand", "(", "", ")", ")", ")", "{"], "File": "MVETailPredication", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83899, "Length": 212, "Cover_Rate": 0.41325536062378165} {"Template_token": ["", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "TTI", "=", "&", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "F", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "auto", "*", "TLIP", "=", "getAnalysisIfAvailable", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "TLI", "=", "TLIP", "?", "&", "TLIP", "->", "getTLI", "(", "*", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", ")", ":", "nullptr", ";", "DL", "=", "&", "L", "->", "getHeader", "(", ")", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "this", "->", "L", "=", "L", ";", "ActiveLaneMask", "=", "nullptr", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "ST", "->", "hasV8_1MMainlineOps", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", ")", "return", "false", ";", "auto", "FindLoopIterations", "=", "[", "]", "(", "BasicBlock", "*", "BB", ")", "->", "IntrinsicInst", "*", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "", "ID", "=", "Call", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "ID", "==", "", "||", "ID", "==", "", ")", "return", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "}", "return", "nullptr", ";", "}", ";", "IntrinsicInst", "*", "Setup", "=", "FindLoopIterations", "(", "Preheader", ")", ";", "if", "(", "!", "Setup", ")", "{", "if", "(", "!", "Preheader", "->", "getSinglePredecessor", "(", ")", ")", "return", "false", ";"], "ground_truth": ["Setup", "=", "FindLoopIterations", "(", "Preheader", "->", "getSinglePredecessor", "(", ")", ")", ";"], "File": "MVETailPredication", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83900, "Length": 283, "Cover_Rate": 0.5516569200779727} {"Template_token": ["", "if", "(", "!", "Predicate", "||", "Predicates", ".", "count", "(", "Predicate", ")", ")", "continue", ";", "ActiveLaneMask", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Predicate", ")", ";", "if", "(", "!", "ActiveLaneMask", "||", "ActiveLaneMask", "->", "getIntrinsicID", "(", ")", "!=", "", ")", "continue", ";", "Predicates", ".", "insert", "(", "Predicate", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ActiveLaneMask", "<<", "", ")", ";", "VecTy", "=", "getVectorType", "(", "I", ")", ";", "if", "(", "!", "IsSafeActiveMask", "(", "TripCount", ",", "VecTy", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["InsertVCTPIntrinsic", "(", "ActiveLaneMask", ",", "TripCount", ",", "VecTy", ",", "NewPredicates", ")", ";"], "File": "MVETailPredication", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83901, "Length": 111, "Cover_Rate": 0.4847161572052402} {"Template_token": ["", "for", "(", "auto", "*", "I", ":", "MaskedInsts", ")", "{", "unsigned", "PredOp", "=", "I", "->", "getIntrinsicID", "(", ")", "==", "", "?", "", ":", "", ";", "auto", "*", "Predicate", "=", "dyn_cast", "<", "Instruction", ">", "(", "I", "->", "getArgOperand", "(", "PredOp", ")", ")", ";", "if", "(", "!", "Predicate", "||", "Predicates", ".", "count", "(", "Predicate", ")", ")", "continue", ";", "ActiveLaneMask", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Predicate", ")", ";"], "ground_truth": ["if", "(", "!", "ActiveLaneMask", "||", "ActiveLaneMask", "->", "getIntrinsicID", "(", ")", "!=", "", ")", "continue", ";"], "File": "MVETailPredication", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83902, "Length": 80, "Cover_Rate": 0.34934497816593885} {"Template_token": ["", "static", "inline", "bool", "isLoopStart", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "MVETailPredUtils2", "Func": "isLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83904, "Length": 44, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "UseCmp", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "", ")", ";"], "File": "MVETailPredUtils2", "Func": "RevertWhileLoopStartLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83905, "Length": 143, "Cover_Rate": 0.5257352941176471} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "UseCmp", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "ground_truth": ["MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";"], "File": "MVETailPredUtils2", "Func": "RevertWhileLoopStartLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83906, "Length": 124, "Cover_Rate": 0.45588235294117646} {"Template_token": ["", "return", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "MVETailPredUtils3", "Func": "isLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83907, "Length": 26, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "static", "inline", "bool", "isLoopStart", "(", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["return", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ";"], "File": "MVETailPredUtils3", "Func": "isLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83908, "Length": 35, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "BrOpc", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "MVETailPredUtils3", "Func": "RevertWhileLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83909, "Length": 69, "Cover_Rate": 0.44805194805194803} {"Template_token": ["", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "BrOpc", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "MVETailPredUtils3", "Func": "RevertWhileLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83910, "Length": 56, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "assert", "(", "isWhileLoopStart", "(", "MI", ")", "&&", "", ")", ";"], "ground_truth": ["unsigned", "Op", "=", "MI", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";"], "File": "MVETailPredUtils", "Func": "getWhileLoopStartTargetBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83911, "Length": 25, "Cover_Rate": 0.49019607843137253} {"Template_token": ["", "return", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "MVETailPredUtils", "Func": "isDoLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83913, "Length": 18, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "static", "inline", "bool", "isLoopStart", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["return", "isDoLoopStart", "(", "MI", ")", "||", "isWhileLoopStart", "(", "MI", ")", ";"], "File": "MVETailPredUtils", "Func": "isLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83914, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "return", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "MVETailPredUtils", "Func": "isWhileLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83916, "Length": 26, "Cover_Rate": 0.6046511627906976} {"Template_token": ["", "static", "inline", "bool", "isWhileLoopStart", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "MVETailPredUtils", "Func": "isWhileLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83917, "Length": 37, "Cover_Rate": 0.8604651162790697} {"Template_token": ["", "inline", "void", "RevertDoLoopStart", "(", "MachineInstr", "*", "MI", ",", "const", "TargetInstrInfo", "*", "TII", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "MVETailPredUtils", "Func": "RevertDoLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83918, "Length": 73, "Cover_Rate": 0.8690476190476191} {"Template_token": ["", "MIB", ".", "addReg", "(", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "BrOpc", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "", ")", ";"], "File": "MVETailPredUtils", "Func": "RevertLoopEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83919, "Length": 58, "Cover_Rate": 0.3473053892215569} {"Template_token": ["", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "BrOpc", ")", ")", ";", "MIB", ".", "addMBB", "(", "getWhileLoopStartTargetBB", "(", "*", "MI", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "", ")", ";"], "File": "MVETailPredUtils", "Func": "RevertWhileLoopStartLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83920, "Length": 94, "Cover_Rate": 0.3321554770318021} {"Template_token": ["", "if", "(", "!", "HasVCTP", "||", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "(", "void", ")", "MIBuilder", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "MIBuilder", ".", "getInstr", "(", ")", "->", "dump", "(", ")", ")", ";", "DeadInstructions", ".", "push_back", "(", "&", "MI", ")", ";"], "ground_truth": ["}"], "File": "MVETPAndVPTOptimisationsPass1", "Func": "ConvertVPSEL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83922, "Length": 149, "Cover_Rate": 0.645021645021645} {"Template_token": ["", "}", "}", "Register", "PhiReg", "=", "LoopPhi", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "DecReg", "=", "LoopDec", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "StartReg", "=", "LoopStart", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Copies", ";", "auto", "CheckUsers", "=", "[", "&", "Copies", "]", "(", "Register", "BaseReg", ",", "ArrayRef", "<", "MachineInstr", "*", ">", "ExpectedUsers", ",", "MachineRegisterInfo", "*", "MRI", ")", "{", "SmallVector", "<", "Register", ",", "", ">", "Worklist", ";", "Worklist", ".", "push_back", "(", "BaseReg", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "Register", "Reg", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MRI", "->", "use_nodbg_instructions", "(", "Reg", ")", ")", "{", "if", "(", "llvm", "::", "is_contained", "(", "ExpectedUsers", ",", "&", "MI", ")", ")", "continue", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "COPY", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "return", "false", ";", "}", "Worklist", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Copies", ".", "push_back", "(", "&", "MI", ")", ";", "}", "}", "return", "true", ";", "}", ";", "if", "(", "!", "CheckUsers", "(", "PhiReg", ",", "{", "LoopDec", "}", ",", "MRI", ")", "||", "!", "CheckUsers", "(", "DecReg", ",", "{", "LoopPhi", ",", "LoopEnd", "}", ",", "MRI", ")", "||", "!", "CheckUsers", "(", "StartReg", ",", "{", "LoopPhi", "}", ",", "MRI", ")", ")", "{", "if", "(", "LoopStart", "->", "getOpcode", "(", ")", "==", "", ")", "{", "RevertWhileLoopStartLR", "(", "LoopStart", ",", "TII", ")", ";", "RevertLoopDec", "(", "LoopDec", ",", "TII", ")", ";", "RevertLoopEnd", "(", "LoopEnd", ",", "TII", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "MVETPAndVPTOptimisationsPass1", "Func": "MergeLoopEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83923, "Length": 294, "Cover_Rate": 0.4224137931034483} {"Template_token": ["", "if", "(", "Visited", ".", "count", "(", "MBB", ")", ")", "continue", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "!", "IsInvalidTPInstruction", "(", "MI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "PreHeader", ",", "PreHeader", "->", "getFirstTerminator", "(", ")", ",", "LoopStart", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "File": "MVETPAndVPTOptimisationsPass3", "Func": "CheckForLRUseInPredecessors", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83924, "Length": 70, "Cover_Rate": 0.3286384976525822} {"Template_token": ["", "MachineInstr", "*", "MVETPAndVPTOptimisations", "::", "CheckForLRUseInPredecessors", "(", "MachineBasicBlock", "*", "PreHeader", ",", "MachineInstr", "*", "LoopStart", ")", "{", "SmallVector", "<", "MachineBasicBlock", "*", ">", "Worklist", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "Visited", ";", "Worklist", ".", "push_back", "(", "PreHeader", ")", ";", "Visited", ".", "insert", "(", "LoopStart", "->", "getParent", "(", ")", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "Visited", ".", "count", "(", "MBB", ")", ")", "continue", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "!", "IsInvalidTPInstruction", "(", "MI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "PreHeader", ",", "PreHeader", "->", "getFirstTerminator", "(", ")", ",", "LoopStart", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "File": "MVETPAndVPTOptimisationsPass3", "Func": "CheckForLRUseInPredecessors", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83925, "Length": 139, "Cover_Rate": 0.6525821596244131} {"Template_token": ["", "MachineInstr", "*", "LoopEnd", ",", "*", "LoopPhi", ",", "*", "LoopStart", ",", "*", "LoopDec", ";", "if", "(", "!", "findLoopComponents", "(", "ML", ",", "MRI", ",", "LoopStart", ",", "LoopPhi", ",", "LoopDec", ",", "LoopEnd", ")", ")", "return", "false", ";", "if", "(", "LoopDec", "!=", "LoopEnd", "||", "LoopStart", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "VCTPs", ";", "for", "(", "MachineBasicBlock", "*", "BB", ":", "ML", "->", "blocks", "(", ")", ")", "for", "(", "MachineInstr", "&", "MI", ":", "*", "BB", ")", "if", "(", "isVCTP", "(", "&", "MI", ")", ")", "VCTPs", ".", "push_back", "(", "&", "MI", ")", ";", "if", "(", "VCTPs", ".", "empty", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineInstr", "*", "FirstVCTP", "=", "*", "VCTPs", ".", "begin", "(", ")", ";", "for", "(", "MachineInstr", "*", "VCTP", ":", "VCTPs", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "VCTP", ")", ";", "if", "(", "VCTP", "->", "getOpcode", "(", ")", "!=", "FirstVCTP", "->", "getOpcode", "(", ")", "||", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "FirstVCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "Register", "CountReg", "=", "FirstVCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "CountReg", ".", "isVirtual", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineInstr", "*", "Phi", "=", "LookThroughCOPY", "(", "MRI", "->", "getVRegDef", "(", "CountReg", ")", ",", "MRI", ")", ";", "if", "(", "!", "Phi", "||", "Phi", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "PHI", "||", "Phi", "->", "getNumOperands", "(", ")", "!=", "", "||", "(", "Phi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getLoopLatch", "(", ")", "&&", "Phi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getLoopLatch", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "CountReg", "=", "Phi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "==", "ML", "->", "getLoopLatch", "(", ")", "?", "Phi", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ":", "Phi", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "LoopStart", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsertPt", "=", "MBB", "->", "getFirstTerminator", "(", ")", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "LoopStart", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "if", "(", "(", "InsertPt", "!=", "MBB", "->", "end", "(", ")", "&&", "!", "DT", "->", "dominates", "(", "&", "*", "InsertPt", ",", "&", "Use", ")", ")", "||", "!", "DT", "->", "dominates", "(", "ML", "->", "getHeader", "(", ")", ",", "Use", ".", "getParent", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["MachineInstrBuilder", "MI", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPt", ",", "LoopStart", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "LoopStart", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "LoopStart", "->", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "CountReg", ")", ";"], "File": "MVETPAndVPTOptimisationsPass3", "Func": "ConvertTailPredLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83926, "Length": 518, "Cover_Rate": 0.856198347107438} {"Template_token": ["", "for", "(", "MachineBasicBlock", "*", "BB", ":", "ML", "->", "blocks", "(", ")", ")", "for", "(", "MachineInstr", "&", "MI", ":", "*", "BB", ")", "if", "(", "isVCTP", "(", "&", "MI", ")", ")", "VCTPs", ".", "push_back", "(", "&", "MI", ")", ";", "if", "(", "VCTPs", ".", "empty", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineInstr", "*", "FirstVCTP", "=", "*", "VCTPs", ".", "begin", "(", ")", ";", "for", "(", "MachineInstr", "*", "VCTP", ":", "VCTPs", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "VCTP", ")", ";", "if", "(", "VCTP", "->", "getOpcode", "(", ")", "!=", "FirstVCTP", "->", "getOpcode", "(", ")", "||", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "FirstVCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "Register", "CountReg", "=", "FirstVCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "CountReg", ".", "isVirtual", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineInstr", "*", "Phi", "=", "LookThroughCOPY", "(", "MRI", "->", "getVRegDef", "(", "CountReg", ")", ",", "MRI", ")", ";", "if", "(", "!", "Phi", "||", "Phi", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "PHI", "||", "Phi", "->", "getNumOperands", "(", ")", "!=", "", "||", "(", "Phi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getLoopLatch", "(", ")", "&&", "Phi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getLoopLatch", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "CountReg", "=", "Phi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "==", "ML", "->", "getLoopLatch", "(", ")", "?", "Phi", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ":", "Phi", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "LoopStart", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsertPt", "=", "MBB", "->", "getFirstTerminator", "(", ")", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "LoopStart", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "if", "(", "(", "InsertPt", "!=", "MBB", "->", "end", "(", ")", "&&", "!", "DT", "->", "dominates", "(", "&", "*", "InsertPt", ",", "&", "Use", ")", ")", "||", "!", "DT", "->", "dominates", "(", "ML", "->", "getHeader", "(", ")", ",", "Use", ".", "getParent", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineInstrBuilder", "MI", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPt", ",", "LoopStart", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "LoopStart", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "LoopStart", "->", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "CountReg", ")", ";", "(", "void", ")", "MI", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "LoopStart", "<<", "", "<<", "*", "MI", ".", "getInstr", "(", ")", ")", ";", "MRI", "->", "constrainRegClass", "(", "CountReg", ",", "&", "", ")", ";", "LoopStart", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MVETPAndVPTOptimisationsPass3", "Func": "ConvertTailPredLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83927, "Length": 504, "Cover_Rate": 0.8330578512396695} {"Template_token": ["", "if", "(", "llvm", "::", "is_contained", "(", "ExpectedUsers", ",", "&", "MI", ")", ")", "continue", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "COPY", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "return", "false", ";", "}", "Worklist", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Copies", ".", "push_back", "(", "&", "MI", ")", ";", "}", "}", "return", "true", ";", "}", ";", "if", "(", "!", "CheckUsers", "(", "PhiReg", ",", "{", "LoopDec", "}", ",", "MRI", ")", "||", "!", "CheckUsers", "(", "DecReg", ",", "{", "LoopPhi", ",", "LoopEnd", "}", ",", "MRI", ")", "||", "!", "CheckUsers", "(", "StartReg", ",", "{", "LoopPhi", "}", ",", "MRI", ")", ")", "{", "if", "(", "LoopStart", "->", "getOpcode", "(", ")", "==", "", ")", "{", "RevertWhileLoopStartLR", "(", "LoopStart", ",", "TII", ")", ";", "RevertLoopDec", "(", "LoopDec", ",", "TII", ")", ";", "RevertLoopEnd", "(", "LoopEnd", ",", "TII", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "MRI", "->", "constrainRegClass", "(", "StartReg", ",", "&", "", ")", ";", "MRI", "->", "constrainRegClass", "(", "PhiReg", ",", "&", "", ")", ";", "MRI", "->", "constrainRegClass", "(", "DecReg", ",", "&", "", ")", ";", "if", "(", "LoopPhi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "==", "ML", "->", "getLoopLatch", "(", ")", ")", "{", "LoopPhi", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "StartReg", ")", ";", "LoopPhi", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DecReg", ")", ";", "}", "else", "{", "LoopPhi", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "StartReg", ")", ";", "LoopPhi", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DecReg", ")", ";", "}", "SmallVector", "<", "MachineOperand", ",", "", ">", "Cond", ";", "MachineBasicBlock", "*", "TBB", "=", "nullptr", ",", "*", "FBB", "=", "nullptr", ";", "if", "(", "!", "TII", "->", "analyzeBranch", "(", "*", "LoopEnd", "->", "getParent", "(", ")", ",", "TBB", ",", "FBB", ",", "Cond", ")", "&&", "!", "FBB", ")", "{"], "ground_truth": ["MachineFunction", "::", "iterator", "MBBI", "=", "++", "LoopEnd", "->", "getParent", "(", ")", "->", "getIterator", "(", ")", ";"], "File": "MVETPAndVPTOptimisationsPass4", "Func": "MergeLoopEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83928, "Length": 332, "Cover_Rate": 0.41708542713567837} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "Fn", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", ".", "isThumb2", "(", ")", "||", "!", "STI", ".", "hasLOB", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MachineLoopInfo", "*", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineDominatorTree", "*", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineLoop", "*", "ML", ":", "MLI", "->", "getBase", "(", ")", ".", "getLoopsInPreorder", "(", ")", ")", "{", "Modified", "|=", "LowerWhileLoopStart", "(", "ML", ")", ";", "Modified", "|=", "MergeLoopEnd", "(", "ML", ")", ";", "Modified", "|=", "ConvertTailPredLoop", "(", "ML", ",", "DT", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "{", "Modified", "|=", "HintDoLoopStartReg", "(", "MBB", ")", ";", "Modified", "|=", "ReplaceConstByVPNOTs", "(", "MBB", ",", "DT", ")", ";"], "ground_truth": ["Modified", "|=", "ReplaceVCMPsByVPNOTs", "(", "MBB", ")", ";"], "File": "MVETPAndVPTOptimisationsPass4", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83929, "Length": 179, "Cover_Rate": 0.8248847926267281} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineLoop", "*", "ML", ":", "MLI", "->", "getBase", "(", ")", ".", "getLoopsInPreorder", "(", ")", ")", "{", "Modified", "|=", "LowerWhileLoopStart", "(", "ML", ")", ";", "Modified", "|=", "MergeLoopEnd", "(", "ML", ")", ";", "Modified", "|=", "ConvertTailPredLoop", "(", "ML", ",", "DT", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "{", "Modified", "|=", "HintDoLoopStartReg", "(", "MBB", ")", ";", "Modified", "|=", "ReplaceConstByVPNOTs", "(", "MBB", ",", "DT", ")", ";", "Modified", "|=", "ReplaceVCMPsByVPNOTs", "(", "MBB", ")", ";", "Modified", "|=", "ReduceOldVCCRValueUses", "(", "MBB", ")", ";", "Modified", "|=", "ConvertVPSEL", "(", "MBB", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["return", "Modified", ";"], "File": "MVETPAndVPTOptimisationsPass4", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83930, "Length": 124, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "MVETPAndVPTOptimisationsPass", "Func": "CanHaveSwappedOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83931, "Length": 36, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "static", "bool", "CanHaveSwappedOperands", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "MVETPAndVPTOptimisationsPass", "Func": "CanHaveSwappedOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83932, "Length": 57, "Cover_Rate": 0.6477272727272727} {"Template_token": ["", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "Visited", ".", "count", "(", "MBB", ")", ")", "continue", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "!", "IsInvalidTPInstruction", "(", "MI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "PreHeader", ",", "PreHeader", "->", "getFirstTerminator", "(", ")", ",", "LoopStart", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "LoopStart", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "LoopStart", "->", "getOperand", "(", "", ")", ")", ";", "LoopStart", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "RevertWhileLoopStartLR", "(", "LoopStart", ",", "TII", ",", "", ",", "true", ")", ";", "return", "MIB", ";", "}"], "ground_truth": ["Visited", ".", "insert", "(", "MBB", ")", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "CheckForLRUseInPredecessors", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83933, "Length": 148, "Cover_Rate": 0.6577777777777778} {"Template_token": ["", "Worklist", ".", "push_back", "(", "PreHeader", ")", ";", "Visited", ".", "insert", "(", "LoopStart", "->", "getParent", "(", ")", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "Visited", ".", "count", "(", "MBB", ")", ")", "continue", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "!", "IsInvalidTPInstruction", "(", "MI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "PreHeader", ",", "PreHeader", "->", "getFirstTerminator", "(", ")", ",", "LoopStart", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "LoopStart", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "LoopStart", "->", "getOperand", "(", "", ")", ")", ";", "LoopStart", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "RevertWhileLoopStartLR", "(", "LoopStart", ",", "TII", ",", "", ",", "true", ")", ";", "return", "MIB", ";", "}", "Visited", ".", "insert", "(", "MBB", ")", ";", "for", "(", "auto", "*", "Pred", ":", "MBB", "->", "predecessors", "(", ")", ")", "Worklist", ".", "push_back", "(", "Pred", ")", ";", "}"], "ground_truth": ["return", "LoopStart", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "CheckForLRUseInPredecessors", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83934, "Length": 189, "Cover_Rate": 0.84} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "DeadInstructions", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ".", "instrs", "(", ")", ")", "{", "if", "(", "isVCTP", "(", "&", "MI", ")", ")", "{", "HasVCTP", "=", "true", ";", "continue", ";", "}", "if", "(", "!", "HasVCTP", "||", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "(", "void", ")", "MIBuilder", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "MIBuilder", ".", "getInstr", "(", ")", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["DeadInstructions", ".", "push_back", "(", "&", "MI", ")", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "ConvertVPSEL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83935, "Length": 176, "Cover_Rate": 0.7963800904977375} {"Template_token": ["", "bool", "HasVCTP", "=", "false", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "DeadInstructions", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ".", "instrs", "(", ")", ")", "{", "if", "(", "isVCTP", "(", "&", "MI", ")", ")", "{", "HasVCTP", "=", "true", ";", "continue", ";", "}", "if", "(", "!", "HasVCTP", "||", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "(", "void", ")", "MIBuilder", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "MIBuilder", ".", "getInstr", "(", ")", "->", "dump", "(", ")", ")", ";", "DeadInstructions", ".", "push_back", "(", "&", "MI", ")", ";", "}", "for", "(", "MachineInstr", "*", "DeadInstruction", ":", "DeadInstructions", ")", "DeadInstruction", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "!", "DeadInstructions", ".", "empty", "(", ")", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "ConvertVPSEL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83936, "Length": 204, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createMVETPAndVPTOptimisationsPass", "(", ")", "{", "return", "new", "MVETPAndVPTOptimisations", "(", ")", ";"], "ground_truth": ["}"], "File": "MVETPAndVPTOptimisationsPass", "Func": "createMVETPAndVPTOptimisationsPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83937, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createMVETPAndVPTOptimisationsPass", "(", ")", "{"], "ground_truth": ["return", "new", "MVETPAndVPTOptimisations", "(", ")", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "createMVETPAndVPTOptimisationsPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83938, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83939, "Length": 37, "Cover_Rate": 0.6851851851851852} {"Template_token": ["", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83940, "Length": 18, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "assert", "(", "IsVCMP", "(", "Instr", ".", "getOpcode", "(", ")", ")", "&&", "", ")", ";", "return", "", "(", "Instr", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MVETPAndVPTOptimisationsPass", "Func": "GetCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83941, "Length": 30, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "static", "", "GetCondCode", "(", "MachineInstr", "&", "Instr", ")", "{", "assert", "(", "IsVCMP", "(", "Instr", ".", "getOpcode", "(", ")", ")", "&&", "", ")", ";"], "ground_truth": ["return", "", "(", "Instr", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "GetCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83942, "Length": 38, "Cover_Rate": 0.8837209302325582} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "MVETPAndVPTOptimisationsPass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83943, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "MVETPAndVPTOptimisationsPass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83944, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "Register", "R", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MF", "->", "getRegInfo", "(", ")", ".", "setRegAllocationHint", "(", "R", ",", "", ",", "", ")", ";", "Changed", "=", "true", ";"], "ground_truth": ["}"], "File": "MVETPAndVPTOptimisationsPass", "Func": "HintDoLoopStartReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83945, "Length": 48, "Cover_Rate": 0.5} {"Template_token": ["", "static", "bool", "IsVCMP", "(", "unsigned", "Opcode", ")", "{", "return", "VCMPOpcodeToVPT", "(", "Opcode", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "MVETPAndVPTOptimisationsPass", "Func": "IsVCMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83948, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "IsVPNOTEquivalent", "(", "MachineInstr", "&", "Cond", ",", "MachineInstr", "&", "Prev", ")", "{", "assert", "(", "IsVCMP", "(", "Cond", ".", "getOpcode", "(", ")", ")", "&&", "IsVCMP", "(", "Prev", ".", "getOpcode", "(", ")", ")", ")", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "!=", "Prev", ".", "getOpcode", "(", ")", ")", "return", "false", ";"], "ground_truth": ["MachineOperand", "&", "CondOP1", "=", "Cond", ".", "getOperand", "(", "", ")", ",", "&", "CondOP2", "=", "Cond", ".", "getOperand", "(", "", ")", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "IsVPNOTEquivalent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83950, "Length": 72, "Cover_Rate": 0.3850267379679144} {"Template_token": ["", "MachineOperand", "&", "CondOP1", "=", "Cond", ".", "getOperand", "(", "", ")", ",", "&", "CondOP2", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "PrevOP1", "=", "Prev", ".", "getOperand", "(", "", ")", ",", "&", "PrevOP2", "=", "Prev", ".", "getOperand", "(", "", ")", ";", "", "ExpectedCode", "=", "GetCondCode", "(", "Cond", ")", ";", "ExpectedCode", "=", "", "(", "ExpectedCode", ")", ";", "if", "(", "ExpectedCode", "==", "GetCondCode", "(", "Prev", ")", ")", "if", "(", "CondOP1", ".", "isIdenticalTo", "(", "PrevOP1", ")", "&&", "CondOP2", ".", "isIdenticalTo", "(", "PrevOP2", ")", ")", "return", "true", ";", "if", "(", "!", "CanHaveSwappedOperands", "(", "Cond", ".", "getOpcode", "(", ")", ")", ")", "return", "false", ";", "ExpectedCode", "=", "", "(", "ExpectedCode", ")", ";", "return", "ExpectedCode", "==", "GetCondCode", "(", "Prev", ")", "&&", "CondOP1", ".", "isIdenticalTo", "(", "PrevOP2", ")", "&&", "CondOP2", ".", "isIdenticalTo", "(", "PrevOP1", ")", ";"], "ground_truth": ["}"], "File": "MVETPAndVPTOptimisationsPass", "Func": "IsVPNOTEquivalent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83951, "Length": 130, "Cover_Rate": 0.6951871657754011} {"Template_token": ["", "static", "bool", "IsWritingToVCCR", "(", "MachineInstr", "&", "Instr", ")", "{", "if", "(", "Instr", ".", "getNumOperands", "(", ")", "==", "", ")", "return", "false", ";", "MachineOperand", "&", "Dst", "=", "Instr", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "Dst", ".", "isReg", "(", ")", ")", "return", "false", ";", "Register", "DstReg", "=", "Dst", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "!", "DstReg", ".", "isVirtual", "(", ")", ")", "return", "false", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "IsWritingToVCCR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83952, "Length": 66, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "static", "MachineInstr", "*", "LookThroughCOPY", "(", "MachineInstr", "*", "MI", ",", "MachineRegisterInfo", "*", "MRI", ")", "{", "while", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "COPY", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "MI", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["return", "MI", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "LookThroughCOPY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83953, "Length": 64, "Cover_Rate": 0.9846153846153847} {"Template_token": ["", "static", "MachineInstr", "*", "LookThroughCOPY", "(", "MachineInstr", "*", "MI", ",", "MachineRegisterInfo", "*", "MRI", ")", "{", "while", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "COPY", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "MI", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["return", "MI", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "LookThroughCOPY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83954, "Length": 64, "Cover_Rate": 0.9846153846153847} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "ML", "->", "getHeader", "(", ")", "->", "getName", "(", ")", "<<", "", ")", ";", "MachineInstr", "*", "LoopEnd", ",", "*", "LoopPhi", ",", "*", "LoopStart", ",", "*", "LoopDec", ";", "if", "(", "!", "findLoopComponents", "(", "ML", ",", "MRI", ",", "LoopStart", ",", "LoopPhi", ",", "LoopDec", ",", "LoopEnd", ")", ")", "return", "false", ";", "if", "(", "LoopStart", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "Register", "LR", "=", "LoopStart", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "WLSIt", "=", "find_if", "(", "MRI", "->", "use_nodbg_instructions", "(", "LR", ")", ",", "[", "]", "(", "auto", "&", "MI", ")", "{", "return", "MI", ".", "getOpcode", "(", ")", "==", "", ";", "}", ")", ";", "if", "(", "!", "MergeEndDec", "||", "WLSIt", "==", "MRI", "->", "use_instr_nodbg_end", "(", ")", ")", "{", "RevertWhileLoopSetup", "(", "LoopStart", ",", "TII", ")", ";", "RevertLoopDec", "(", "LoopStart", ",", "TII", ")", ";", "RevertLoopEnd", "(", "LoopStart", ",", "TII", ")", ";", "return", "true", ";", "}", "MachineInstrBuilder", "MI", "=", "BuildMI", "(", "*", "WLSIt", "->", "getParent", "(", ")", ",", "*", "WLSIt", ",", "WLSIt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "LR", ")", ".", "add", "(", "LoopStart", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "WLSIt", "->", "getOperand", "(", "", ")", ")", ";", "(", "void", ")", "MI", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ".", "getInstr", "(", ")", ")", ";"], "ground_truth": ["WLSIt", "->", "eraseFromParent", "(", ")", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "LowerWhileLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83955, "Length": 231, "Cover_Rate": 0.8988326848249028} {"Template_token": ["", "for", "(", ";", "Iter", "!=", "MBB", ".", "end", "(", ")", ";", "++", "Iter", ")", "{", "if", "(", "MachineOperand", "*", "MO", "=", "Iter", "->", "findRegisterUseOperand", "(", "VPNOTOperand", ",", "true", ")", ")", "{", "VPNOTOperandKiller", "=", "MO", ";", "}", "if", "(", "Iter", "->", "findRegisterUseOperandIdx", "(", "Reg", ")", "!=", "-", "", ")", "{", "MustMove", "=", "true", ";", "continue", ";", "}", "if", "(", "Iter", "->", "findRegisterUseOperandIdx", "(", "VPNOTResult", ")", "==", "-", "", ")", "continue", ";", "HasUser", "=", "true", ";", "if", "(", "!", "MustMove", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "VPNOT", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Iter", "->", "dump", "(", ")", ")", ";", "MBB", ".", "splice", "(", "Iter", ",", "&", "MBB", ",", "VPNOT", ".", "getIterator", "(", ")", ")", ";", "if", "(", "VPNOTOperandKiller", ")", "VPNOTOperandKiller", "->", "setIsKill", "(", "false", ")", ";"], "ground_truth": ["break", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "MoveVPNOTBeforeFirstUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83956, "Length": 137, "Cover_Rate": 0.5732217573221757} {"Template_token": ["", "if", "(", "MachineOperand", "*", "MO", "=", "Iter", "->", "findRegisterUseOperand", "(", "VPNOTOperand", ",", "true", ")", ")", "{", "VPNOTOperandKiller", "=", "MO", ";", "}", "if", "(", "Iter", "->", "findRegisterUseOperandIdx", "(", "Reg", ")", "!=", "-", "", ")", "{", "MustMove", "=", "true", ";", "continue", ";", "}", "if", "(", "Iter", "->", "findRegisterUseOperandIdx", "(", "VPNOTResult", ")", "==", "-", "", ")", "continue", ";", "HasUser", "=", "true", ";", "if", "(", "!", "MustMove", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "VPNOT", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Iter", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["MBB", ".", "splice", "(", "Iter", ",", "&", "MBB", ",", "VPNOT", ".", "getIterator", "(", ")", ")", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "MoveVPNOTBeforeFirstUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83957, "Length": 109, "Cover_Rate": 0.4560669456066946} {"Template_token": ["", "MVETPAndVPTOptimisations", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "MVETPAndVPTOptimisationsPass", "Func": "MVETPAndVPTOptimisations", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83958, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "MVETPAndVPTOptimisations", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "MVETPAndVPTOptimisationsPass", "Func": "MVETPAndVPTOptimisations", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83959, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "IsWritingToVCCR", "(", "Instr", ")", ")", "PrevVCMP", "=", "nullptr", ";", "continue", ";", "}", "if", "(", "!", "PrevVCMP", "||", "!", "IsVPNOTEquivalent", "(", "Instr", ",", "*", "PrevVCMP", ")", ")", "{", "PrevVCMP", "=", "&", "Instr", ";", "continue", ";", "}", "Register", "PrevVCMPResultReg", "=", "PrevVCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "MBB", ",", "&", "Instr", ",", "Instr", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "Instr", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "PrevVCMPResultReg", ")", ";", "addUnpredicatedMveVpredNOp", "(", "MIBuilder", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MIBuilder", ".", "getInstr", "(", ")", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Instr", ".", "dump", "(", ")", ")", ";", "if", "(", "PrevVCMPResultKiller", ")", "PrevVCMPResultKiller", "->", "setIsKill", "(", "false", ")", ";", "DeadInstructions", ".", "push_back", "(", "&", "Instr", ")", ";", "PrevVCMP", "=", "nullptr", ";", "PrevVCMPResultKiller", "=", "nullptr", ";"], "ground_truth": ["}"], "File": "MVETPAndVPTOptimisationsPass", "Func": "ReplaceVCMPsByVPNOTs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83960, "Length": 154, "Cover_Rate": 0.5403508771929825} {"Template_token": ["", "PrevVCMP", "=", "&", "Instr", ";", "continue", ";", "}", "Register", "PrevVCMPResultReg", "=", "PrevVCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "MBB", ",", "&", "Instr", ",", "Instr", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "Instr", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "PrevVCMPResultReg", ")", ";", "addUnpredicatedMveVpredNOp", "(", "MIBuilder", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MIBuilder", ".", "getInstr", "(", ")", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Instr", ".", "dump", "(", ")", ")", ";", "if", "(", "PrevVCMPResultKiller", ")", "PrevVCMPResultKiller", "->", "setIsKill", "(", "false", ")", ";", "DeadInstructions", ".", "push_back", "(", "&", "Instr", ")", ";", "PrevVCMP", "=", "nullptr", ";", "PrevVCMPResultKiller", "=", "nullptr", ";", "}", "for", "(", "MachineInstr", "*", "DeadInstruction", ":", "DeadInstructions", ")", "DeadInstruction", "->", "eraseFromParent", "(", ")", ";", "return", "!", "DeadInstructions", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "MVETPAndVPTOptimisationsPass", "Func": "ReplaceVCMPsByVPNOTs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83961, "Length": 148, "Cover_Rate": 0.519298245614035} {"Template_token": ["", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";", "for", "(", "MachineInstr", "&", "I", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "MVETPAndVPTOptimisationsPass", "Func": "RevertWhileLoopSetup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83962, "Length": 109, "Cover_Rate": 0.4801762114537445} {"Template_token": ["", "for", "(", "MachineLoop", "*", "ML", ":", "MLI", "->", "getBase", "(", ")", ".", "getLoopsInPreorder", "(", ")", ")", "{", "Modified", "|=", "LowerWhileLoopStart", "(", "ML", ")", ";", "Modified", "|=", "MergeLoopEnd", "(", "ML", ")", ";", "Modified", "|=", "ConvertTailPredLoop", "(", "ML", ",", "DT", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "{", "Modified", "|=", "HintDoLoopStartReg", "(", "MBB", ")", ";", "Modified", "|=", "ReplaceConstByVPNOTs", "(", "MBB", ",", "DT", ")", ";", "Modified", "|=", "ReplaceVCMPsByVPNOTs", "(", "MBB", ")", ";", "Modified", "|=", "ReduceOldVCCRValueUses", "(", "MBB", ")", ";", "Modified", "|=", "ConvertVPSEL", "(", "MBB", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "MVETPAndVPTOptimisationsPass", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83963, "Length": 101, "Cover_Rate": 0.45495495495495497} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createMVEVPTBlockPass", "(", ")", "{", "return", "new", "MVEVPTBlock", "(", ")", ";"], "ground_truth": ["}"], "File": "MVEVPTBlockPass (2)", "Func": "createMVEVPTBlockPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83965, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "CmpMI", "->", "readsRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "}", "if", "(", "CmpMI", "==", "MI", ")", "return", "nullptr", ";", "NewOpcode", "=", "VCMPOpcodeToVPT", "(", "CmpMI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NewOpcode", "==", "", ")", "return", "nullptr", ";", "if", "(", "registerDefinedBetween", "(", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "std", "::", "next", "(", "CmpMI", ")", ",", "MI", ",", "TRI", ")", ")", "return", "nullptr", ";", "if", "(", "registerDefinedBetween", "(", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "std", "::", "next", "(", "CmpMI", ")", ",", "MI", ",", "TRI", ")", ")", "return", "nullptr", ";", "return", "&", "*", "CmpMI", ";"], "ground_truth": ["}"], "File": "MVEVPTBlockPass (2)", "Func": "findVCMPToFoldIntoVPST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83966, "Length": 109, "Cover_Rate": 0.6374269005847953} {"Template_token": ["", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "if", "(", "CmpMI", "->", "readsRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "}", "if", "(", "CmpMI", "==", "MI", ")", "return", "nullptr", ";", "NewOpcode", "=", "VCMPOpcodeToVPT", "(", "CmpMI", "->", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["if", "(", "NewOpcode", "==", "", ")", "return", "nullptr", ";"], "File": "MVEVPTBlockPass (2)", "Func": "findVCMPToFoldIntoVPST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83967, "Length": 59, "Cover_Rate": 0.34502923976608185} {"Template_token": ["", "AddedInstIter", "!=", "Iter", ";", "++", "AddedInstIter", ")", "{", "if", "(", "AddedInstIter", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "dbgs", "(", ")", "<<", "", ";", "AddedInstIter", "->", "dump", "(", ")", ";"], "ground_truth": ["}"], "File": "MVEVPTBlockPass (2)", "Func": "for", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83968, "Length": 31, "Cover_Rate": 0.6595744680851063} {"Template_token": ["", "static", "", "GetInitialBlockMask", "(", "unsigned", "BlockSize", ")", "{", "switch", "(", "BlockSize", ")", "{", "case", "", ":", "return", "", "::", "T", ";", "case", "", ":", "return", "", "::", "TT", ";", "case", "", ":", "return", "", "::", "TTT", ";"], "ground_truth": ["case", "", ":"], "File": "MVEVPTBlockPass (2)", "Func": "GetInitialBlockMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83969, "Length": 40, "Cover_Rate": 0.625} {"Template_token": ["", "static", "", "GetInitialBlockMask", "(", "unsigned", "BlockSize", ")", "{", "switch", "(", "BlockSize", ")", "{", "case", "", ":"], "ground_truth": ["return", "", "::", "T", ";"], "File": "MVEVPTBlockPass (2)", "Func": "GetInitialBlockMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83970, "Length": 21, "Cover_Rate": 0.328125} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "MVEVPTBlockPass (2)", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83971, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "", "BlockMask", "=", "CreateVPTBlock", "(", "MBIter", ",", "EndIter", ",", "DeadInstructions", ")", ";", "MachineInstrBuilder", "MIBuilder", ";", "unsigned", "NewOpcode", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "unsigned", ")", "BlockMask", "<<", "", ")", ";", "if", "(", "MachineInstr", "*", "VCMP", "=", "findVCMPToFoldIntoVPST", "(", "MI", ",", "TRI", ",", "NewOpcode", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "VCMP", "->", "dump", "(", ")", ")", ";", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "(", "uint64_t", ")", "BlockMask", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "for", "(", "MachineInstr", "&", "MII", ":", "make_range", "(", "VCMP", "->", "getIterator", "(", ")", ",", "MI", "->", "getIterator", "(", ")", ")", ")", "{", "MII", ".", "clearRegisterKills", "(", "VCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "TRI", ")", ";", "MII", ".", "clearRegisterKills", "(", "VCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "TRI", ")", ";", "}", "VCMP", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "(", "uint64_t", ")", "BlockMask", ")", ";", "}"], "ground_truth": ["for", "(", "MachineInstr", "*", "DeadMI", ":", "DeadInstructions", ")", "DeadMI", "->", "eraseFromParent", "(", ")", ";"], "File": "MVEVPTBlockPass (2)", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83973, "Length": 240, "Cover_Rate": 0.6169665809768637} {"Template_token": ["", "static", "bool", "IsVPRDefinedOrKilledByBlock", "(", "MachineBasicBlock", "::", "iterator", "Iter", ",", "MachineBasicBlock", "::", "iterator", "End", ")", "{"], "ground_truth": ["for", "(", ";", "Iter", "!=", "End", ";", "++", "Iter", ")", "if", "(", "Iter", "->", "definesRegister", "(", "", ")", "||", "Iter", "->", "killsRegister", "(", "", ")", ")", "return", "true", ";"], "File": "MVEVPTBlockPass (2)", "Func": "IsVPRDefinedOrKilledByBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83974, "Length": 44, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "MVEVPTBlock", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "MVEVPTBlockPass (2)", "Func": "MVEVPTBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83975, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "MVEVPTBlock", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "MVEVPTBlockPass (2)", "Func": "MVEVPTBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83976, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "MVEVPTBlock", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "Subtarget", "&", "STI", "=", "Fn", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", ".", "isThumb2", "(", ")", "||", "!", "STI", ".", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "InsertVPTBlocks", "(", "MBB", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "MVEVPTBlockPass (2)", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83977, "Length": 115, "Cover_Rate": 0.9663865546218487} {"Template_token": ["", "if", "(", "!", "STI", ".", "isThumb2", "(", ")", "||", "!", "STI", ".", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";"], "File": "MVEVPTBlockPass (2)", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83978, "Length": 62, "Cover_Rate": 0.5210084033613446} {"Template_token": ["", "Register", "PredReg", ";", "NumInstrsSteppedOver", "=", "", ";", "while", "(", "Iter", "!=", "EndIter", ")", "{", "if", "(", "Iter", "->", "isDebugInstr", "(", ")", ")", "{", "++", "Iter", ";", "continue", ";", "}", "NextPred", "=", "getVPTInstrPredicate", "(", "*", "Iter", ",", "PredReg", ")", ";", "assert", "(", "NextPred", "!=", "", "&&", "", ")", ";", "if", "(", "NextPred", "==", "", "||", "MaxSteps", "==", "", ")", "break", ";"], "ground_truth": ["--", "MaxSteps", ";"], "File": "MVEVPTBlockPass (2)", "Func": "StepOverPredicatedInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83979, "Length": 63, "Cover_Rate": 0.504} {"Template_token": ["", "int", "VPTInstCnt", "=", "", ";", "", "NextPred", ";", "++", "MBIter", ";", "while", "(", "MBIter", "!=", "EndIter", "&&", "VPTInstCnt", "<", "", ")", "{", "NextPred", "=", "getVPTInstrPredicate", "(", "*", "MBIter", ",", "PredReg", ")", ";", "assert", "(", "NextPred", "!=", "", "&&", "", ")", ";", "if", "(", "NextPred", "!=", "Pred", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MBIter", "->", "dump", "(", ")", ")", ";", "++", "VPTInstCnt", ";", "++", "MBIter", ";", "}", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ";", "switch", "(", "VPTInstCnt", ")", "{", "case", "", ":", "MIBuilder", ".", "addImm", "(", "VPTMaskValue", "::", "T", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["MIBuilder", ".", "addImm", "(", "VPTMaskValue", "::", "TT", ")", ";"], "File": "MVEVPTBlockPass10", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83980, "Length": 122, "Cover_Rate": 0.3885350318471338} {"Template_token": ["", "if", "(", "!", "RDA", "->", "hasSameReachingDef", "(", "Def", ",", "MI", ",", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "||", "!", "RDA", "->", "hasSameReachingDef", "(", "Def", ",", "MI", ",", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";"], "ground_truth": ["return", "Def", ";"], "File": "MVEVPTBlockPass12", "Func": "findVCMPToFoldIntoVPST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83981, "Length": 50, "Cover_Rate": 0.45045045045045046} {"Template_token": ["", "auto", "*", "Def", "=", "RDA", "->", "getReachingMIDef", "(", "MI", ",", "", ")", ";", "if", "(", "!", "Def", ")", "return", "nullptr", ";", "if", "(", "!", "(", "NewOpcode", "=", "VCMPOpcodeToVPT", "(", "Def", "->", "getOpcode", "(", ")", ")", ")", ")", "return", "nullptr", ";"], "ground_truth": ["if", "(", "!", "RDA", "->", "hasSameReachingDef", "(", "Def", ",", "MI", ",", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "||", "!", "RDA", "->", "hasSameReachingDef", "(", "Def", ",", "MI", ",", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";"], "File": "MVEVPTBlockPass12", "Func": "findVCMPToFoldIntoVPST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83982, "Length": 87, "Cover_Rate": 0.7837837837837838} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "ReachingDefAnalysis", ">", "(", ")", ";"], "File": "MVEVPTBlockPass12", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83983, "Length": 25, "Cover_Rate": 0.7575757575757576} {"Template_token": ["", "BlockMask", "=", "VPTMaskValue", "::", "TTTT", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", ";", "MachineInstrBuilder", "MIBuilder", ";", "unsigned", "NewOpcode", ";", "MachineInstr", "*", "VCMP", "=", "findVCMPToFoldIntoVPST", "(", "MI", ",", "RDA", ",", "NewOpcode", ")", ";", "if", "(", "VCMP", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "VCMP", "->", "dump", "(", ")", ")", ";", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "BlockMask", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "VCMP", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "BlockMask", ")", ";", "}"], "ground_truth": ["finalizeBundle", "(", "Block", ",", "MachineBasicBlock", "::", "instr_iterator", "(", "MIBuilder", ".", "getInstr", "(", ")", ")", ",", "MBIter", ")", ";"], "File": "MVEVPTBlockPass12", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83984, "Length": 170, "Cover_Rate": 0.40189125295508277} {"Template_token": ["", "if", "(", "!", "STI", ".", "isThumb2", "(", ")", "||", "!", "STI", ".", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "RDA", "=", "&", "getAnalysis", "<", "ReachingDefAnalysis", ">", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";"], "ground_truth": ["bool", "Modified", "=", "false", ";"], "File": "MVEVPTBlockPass12", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83985, "Length": 69, "Cover_Rate": 0.5476190476190477} {"Template_token": ["", "RDA", "=", "&", "getAnalysis", "<", "ReachingDefAnalysis", ">", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "InsertVPTBlocks", "(", "MBB", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "MVEVPTBlockPass12", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83986, "Length": 58, "Cover_Rate": 0.4603174603174603} {"Template_token": ["", "bool", "MVEVPTBlock", "::", "InsertVPTBlocks", "(", "MachineBasicBlock", "&", "Block", ")", "{", "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "instr_iterator", "MBIter", "=", "Block", ".", "instr_begin", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "EndIter", "=", "Block", ".", "instr_end", "(", ")", ";", "while", "(", "MBIter", "!=", "EndIter", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MBIter", ";", "unsigned", "PredReg", "=", "", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "", "Pred", "=", "getVPTInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "assert", "(", "Pred", "!=", "", "&&", "", ")", ";", "if", "(", "Pred", "==", "", ")", "{", "++", "MBIter", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", "->", "dump", "(", ")", ")", ";", "int", "VPTInstCnt", "=", "", ";", "", "NextPred", ";", "++", "MBIter", ";", "while", "(", "MBIter", "!=", "EndIter", "&&", "VPTInstCnt", "<", "", ")", "{", "NextPred", "=", "getVPTInstrPredicate", "(", "*", "MBIter", ",", "PredReg", ")", ";", "assert", "(", "NextPred", "!=", "", "&&", "", ")", ";", "if", "(", "NextPred", "!=", "Pred", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MBIter", "->", "dump", "(", ")", ")", ";", "++", "VPTInstCnt", ";", "++", "MBIter", ";", "}", ";", "unsigned", "BlockMask", "=", "", ";", "switch", "(", "VPTInstCnt", ")", "{", "case", "", ":", "BlockMask", "=", "VPTMaskValue", "::", "T", ";", "break", ";", "case", "", ":", "BlockMask", "=", "VPTMaskValue", "::", "TT", ";", "break", ";", "case", "", ":", "BlockMask", "=", "VPTMaskValue", "::", "TTT", ";", "break", ";", "case", "", ":", "BlockMask", "=", "VPTMaskValue", "::", "TTTT", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", ";", "MachineInstrBuilder", "MIBuilder", ";", "unsigned", "NewOpcode", ";", "MachineInstr", "*", "VCMP", "=", "findVCMPToFoldIntoVPST", "(", "MI", ",", "TRI", ",", "NewOpcode", ")", ";", "if", "(", "VCMP", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "VCMP", "->", "dump", "(", ")", ")", ";", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "BlockMask", ")", ";"], "ground_truth": ["MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";"], "File": "MVEVPTBlockPass13", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83987, "Length": 325, "Cover_Rate": 0.7683215130023641} {"Template_token": ["", "if", "(", "Pred", "==", "", ")", "{", "++", "MBIter", ";", "continue", ";", "}", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MBIter", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "VPSTInsertPos", "=", "MIBuilder", ".", "getInstr", "(", ")", ";", "int", "VPTInstCnt", "=", "", ";", "", "NextPred", ";", "do", "{", "++", "MBIter", ";", "NextPred", "=", "getVPTInstrPredicate", "(", "*", "MBIter", ",", "PredReg", ")", ";", "}", "while", "(", "NextPred", "!=", "", "&&", "NextPred", "==", "Pred", "&&", "++", "VPTInstCnt", "<", "", ")", ";", "switch", "(", "VPTInstCnt", ")", "{", "case", "", ":", "MIBuilder", ".", "addImm", "(", "VPTMaskValue", "::", "T", ")", ";", "break", ";", "case", "", ":", "MIBuilder", ".", "addImm", "(", "VPTMaskValue", "::", "TT", ")", ";", "break", ";", "case", "", ":", "MIBuilder", ".", "addImm", "(", "VPTMaskValue", "::", "TTT", ")", ";", "break", ";", "case", "", ":", "MIBuilder", ".", "addImm", "(", "VPTMaskValue", "::", "TTTT", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", ";", "MachineInstr", "*", "LastMI", "=", "&", "*", "MBIter", ";"], "ground_truth": ["finalizeBundle", "(", "Block", ",", "VPSTInsertPos", ".", "getInstrIterator", "(", ")", ",", "++", "LastMI", "->", "getIterator", "(", ")", ")", ";"], "File": "MVEVPTBlockPass15", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83988, "Length": 179, "Cover_Rate": 0.5888157894736842} {"Template_token": ["", "bool", "MVEVPTBlock", "::", "InsertVPTBlocks", "(", "MachineBasicBlock", "&", "Block", ")", "{", "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "instr_iterator", "MBIter", "=", "Block", ".", "instr_begin", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "EndIter", "=", "Block", ".", "instr_end", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "RemovedVCMPs", ";", "while", "(", "MBIter", "!=", "EndIter", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MBIter", ";", "unsigned", "PredReg", "=", "", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "", "Pred", "=", "getVPTInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "assert", "(", "Pred", "!=", "", "&&", "", ")", ";", "if", "(", "Pred", "==", "", ")", "{", "++", "MBIter", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", "->", "dump", "(", ")", ")", ";", "int", "VPTInstCnt", "=", "", ";", "", "NextPred", ";", "++", "MBIter", ";", "while", "(", "MBIter", "!=", "EndIter", "&&", "VPTInstCnt", "<", "", ")", "{", "NextPred", "=", "getVPTInstrPredicate", "(", "*", "MBIter", ",", "PredReg", ")", ";", "assert", "(", "NextPred", "!=", "", "&&", "", ")", ";", "if", "(", "NextPred", "!=", "Pred", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MBIter", "->", "dump", "(", ")", ")", ";", "++", "VPTInstCnt", ";", "++", "MBIter", ";"], "ground_truth": ["}", ";"], "File": "MVEVPTBlockPass16", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83989, "Length": 195, "Cover_Rate": 0.49744897959183676} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "RDA", "=", "&", "getAnalysis", "<", "ReachingDefAnalysis", ">", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "InsertVPTBlocks", "(", "MBB", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "MVEVPTBlockPass16", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83990, "Length": 78, "Cover_Rate": 0.5571428571428572} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "!", "STI", ".", "isThumb2", "(", ")", "||", "!", "STI", ".", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";"], "ground_truth": ["TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";"], "File": "MVEVPTBlockPass16", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83991, "Length": 54, "Cover_Rate": 0.38571428571428573} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Iter", "->", "dump", "(", ")", ")", ";", "unsigned", "BlockSize", ";", "StepOverPredicatedInstrs", "(", "Iter", ",", "EndIter", ",", "", ",", "BlockSize", ")", ";", "LLVM_DEBUG", "(", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "AddedInstIter", "=", "std", "::", "next", "(", "BlockBeg", ")", ";", "AddedInstIter", "!=", "Iter", ";", "++", "AddedInstIter", ")", "{", "dbgs", "(", ")", "<<", "", ";", "AddedInstIter", "->", "dump", "(", ")", ";", "}", ")", ";", "", "BlockMask", "=", "getVPTBlockMask", "(", "BlockSize", ")", ";", "", "CurrentPredicate", "=", "", ";", "while", "(", "BlockSize", "<", "", "&&", "Iter", "!=", "EndIter", "&&", "Iter", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "ElseInstCnt", "=", "", ";", "MachineBasicBlock", "::", "instr_iterator", "VPNOTBlockEndIter", "=", "std", "::", "next", "(", "Iter", ")", ";", "if", "(", "!", "StepOverPredicatedInstrs", "(", "VPNOTBlockEndIter", ",", "EndIter", ",", "(", "", "-", "BlockSize", ")", ",", "ElseInstCnt", ")", ")", "break", ";", "if", "(", "!", "IsVPRDefinedOrKilledByBlock", "(", "Iter", ",", "VPNOTBlockEndIter", ")", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Iter", "->", "dump", "(", ")", ";", ")", ";", "BlockSize", "+=", "ElseInstCnt", ";", "assert", "(", "BlockSize", "<=", "", "&&", "", ")", ";", "DeadInstructions", ".", "push_back", "(", "&", "*", "Iter", ")", ";", "++", "Iter", ";", "bool", "ChangeToElse", "=", "(", "CurrentPredicate", "==", "", ")", ";", "for", "(", ";", "Iter", "!=", "VPNOTBlockEndIter", ";", "++", "Iter", ")", "{", "int", "OpIdx", "=", "findFirstVPTPredOperandIdx", "(", "*", "Iter", ")", ";", "assert", "(", "OpIdx", "!=", "-", "", ")", ";", "if", "(", "ChangeToElse", ")", "{", "Iter", "->", "getOperand", "(", "OpIdx", ")", ".", "setImm", "(", "", ")", ";", "BlockMask", "=", "ExpandBlockMask", "(", "BlockMask", ",", "", ")", ";", "if", "(", "Iter", "->", "definesRegister", "(", "", ")", ")", "ChangeToElse", "=", "false", ";"], "ground_truth": ["}", "else", "BlockMask", "=", "ExpandBlockMask", "(", "BlockMask", ",", "", ")", ";"], "File": "MVEVPTBlockPass1", "Func": "CreateVPTBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83992, "Length": 277, "Cover_Rate": 0.7157622739018088} {"Template_token": ["", "return", "ChooseMask", "(", "PredBlockMask", "::", "TTT", ",", "PredBlockMask", "::", "TTE", ")", ";", "case", "PredBlockMask", "::", "TE", ":", "return", "ChooseMask", "(", "PredBlockMask", "::", "TET", ",", "PredBlockMask", "::", "TEE", ")", ";", "case", "PredBlockMask", "::", "TTT", ":", "return", "ChooseMask", "(", "PredBlockMask", "::", "TTTT", ",", "PredBlockMask", "::", "TTTE", ")", ";", "case", "PredBlockMask", "::", "TTE", ":", "return", "ChooseMask", "(", "PredBlockMask", "::", "TTET", ",", "PredBlockMask", "::", "TTEE", ")", ";", "case", "PredBlockMask", "::", "TET", ":", "return", "ChooseMask", "(", "PredBlockMask", "::", "TETT", ",", "PredBlockMask", "::", "TETE", ")", ";", "case", "PredBlockMask", "::", "TEE", ":", "return", "ChooseMask", "(", "PredBlockMask", "::", "TEET", ",", "PredBlockMask", "::", "TEEE", ")", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "MVEVPTBlockPass1", "Func": "ExpandBlockMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83993, "Length": 104, "Cover_Rate": 0.49056603773584906} {"Template_token": ["", "return", "ChooseMask", "(", "PredBlockMask", "::", "TTT", ",", "PredBlockMask", "::", "TTE", ")", ";", "case", "PredBlockMask", "::", "TE", ":", "return", "ChooseMask", "(", "PredBlockMask", "::", "TET", ",", "PredBlockMask", "::", "TEE", ")", ";", "case", "PredBlockMask", "::", "TTT", ":", "return", "ChooseMask", "(", "PredBlockMask", "::", "TTTT", ",", "PredBlockMask", "::", "TTTE", ")", ";", "case", "PredBlockMask", "::", "TTE", ":", "return", "ChooseMask", "(", "PredBlockMask", "::", "TTET", ",", "PredBlockMask", "::", "TTEE", ")", ";", "case", "PredBlockMask", "::", "TET", ":", "return", "ChooseMask", "(", "PredBlockMask", "::", "TETT", ",", "PredBlockMask", "::", "TETE", ")", ";", "case", "PredBlockMask", "::", "TEE", ":", "return", "ChooseMask", "(", "PredBlockMask", "::", "TEET", ",", "PredBlockMask", "::", "TEEE", ")", ";"], "ground_truth": ["default", ":"], "File": "MVEVPTBlockPass1", "Func": "ExpandBlockMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83994, "Length": 99, "Cover_Rate": 0.4669811320754717} {"Template_token": ["", "while", "(", "MBIter", "!=", "EndIter", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MBIter", ";", "Register", "PredReg", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "", "Pred", "=", "getVPTInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "assert", "(", "Pred", "!=", "", "&&", "", ")", ";", "if", "(", "Pred", "==", "", ")", "{", "++", "MBIter", ";", "continue", ";", "}", "", "BlockMask", "=", "CreateVPTBlock", "(", "MBIter", ",", "EndIter", ",", "DeadInstructions", ")", ";", "MachineInstrBuilder", "MIBuilder", ";", "unsigned", "NewOpcode", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "unsigned", ")", "BlockMask", "<<", "", ")", ";"], "ground_truth": ["if", "(", "MachineInstr", "*", "VCMP", "=", "findVCMPToFoldIntoVPST", "(", "MI", ",", "TRI", ",", "NewOpcode", ")", ")", "{"], "File": "MVEVPTBlockPass1", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83995, "Length": 110, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "MachineBasicBlock", "::", "instr_iterator", "EndIter", "=", "Block", ".", "instr_end", "(", ")", ";", "SmallSet", "<", "MachineInstr", "*", ",", "", ">", "RemovedVCMPs", ";", "while", "(", "MBIter", "!=", "EndIter", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MBIter", ";", "unsigned", "PredReg", "=", "", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "", "Pred", "=", "getVPTInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "assert", "(", "Pred", "!=", "", "&&", "", ")", ";", "if", "(", "Pred", "==", "", ")", "{", "++", "MBIter", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", "->", "dump", "(", ")", ")", ";", "int", "VPTInstCnt", "=", "", ";", "", "NextPred", ";", "++", "MBIter", ";", "while", "(", "MBIter", "!=", "EndIter", "&&", "VPTInstCnt", "<", "", ")", "{", "NextPred", "=", "getVPTInstrPredicate", "(", "*", "MBIter", ",", "PredReg", ")", ";", "assert", "(", "NextPred", "!=", "", "&&", "", ")", ";", "if", "(", "NextPred", "!=", "Pred", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MBIter", "->", "dump", "(", ")", ")", ";", "++", "VPTInstCnt", ";", "++", "MBIter", ";", "}", ";", "unsigned", "BlockMask", "=", "getVPTBlockMask", "(", "VPTInstCnt", ")", ";", "MachineInstrBuilder", "MIBuilder", ";", "unsigned", "NewOpcode", ";", "MachineInstr", "*", "VCMP", "=", "findVCMPToFoldIntoVPST", "(", "MI", ",", "RDA", ",", "NewOpcode", ")", ";", "if", "(", "VCMP", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "VCMP", "->", "dump", "(", ")", ")", ";", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "BlockMask", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "RemovedVCMPs", ".", "insert", "(", "VCMP", ")", ";", "}", "else", "{", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "BlockMask", ")", ";"], "ground_truth": ["}"], "File": "MVEVPTBlockPass2", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83996, "Length": 313, "Cover_Rate": 0.798469387755102} {"Template_token": ["", "++", "MBIter", ";", "while", "(", "MBIter", "!=", "EndIter", "&&", "VPTInstCnt", "<", "", ")", "{", "NextPred", "=", "getVPTInstrPredicate", "(", "*", "MBIter", ",", "PredReg", ")", ";", "assert", "(", "NextPred", "!=", "", "&&", "", ")", ";", "if", "(", "NextPred", "!=", "Pred", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MBIter", "->", "dump", "(", ")", ")", ";", "++", "VPTInstCnt", ";", "++", "MBIter", ";", "}", ";", "unsigned", "BlockMask", "=", "getVPTBlockMask", "(", "VPTInstCnt", ")", ";", "MachineInstrBuilder", "MIBuilder", ";", "unsigned", "NewOpcode", ";", "MachineInstr", "*", "VCMP", "=", "findVCMPToFoldIntoVPST", "(", "MI", ",", "TRI", ",", "NewOpcode", ")", ";", "if", "(", "VCMP", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "VCMP", "->", "dump", "(", ")", ")", ";"], "File": "MVEVPTBlockPass7", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83997, "Length": 111, "Cover_Rate": 0.3016304347826087} {"Template_token": ["", "NextPred", "=", "getVPTInstrPredicate", "(", "*", "MBIter", ",", "PredReg", ")", ";", "assert", "(", "NextPred", "!=", "", "&&", "", ")", ";", "if", "(", "NextPred", "!=", "Pred", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MBIter", "->", "dump", "(", ")", ")", ";", "++", "VPTInstCnt", ";", "++", "MBIter", ";", "}", ";", "unsigned", "BlockMask", "=", "getVPTBlockMask", "(", "VPTInstCnt", ")", ";", "MachineInstrBuilder", "MIBuilder", ";", "unsigned", "NewOpcode", ";", "MachineInstr", "*", "VCMP", "=", "findVCMPToFoldIntoVPST", "(", "MI", ",", "TRI", ",", "NewOpcode", ")", ";", "if", "(", "VCMP", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "VCMP", "->", "dump", "(", ")", ")", ";", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "BlockMask", ")", ";"], "ground_truth": ["MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";"], "File": "MVEVPTBlockPass7", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83998, "Length": 134, "Cover_Rate": 0.3641304347826087} {"Template_token": ["", "assert", "(", "getVPTInstrPredicate", "(", "*", "Iter", ")", "==", "", "&&", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Iter", "->", "dump", "(", ")", ")", ";", "unsigned", "BlockSize", ";", "StepOverPredicatedInstrs", "(", "Iter", ",", "EndIter", ",", "", ",", "BlockSize", ")", ";", "LLVM_DEBUG", "(", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "AddedInstIter", "=", "std", "::", "next", "(", "BlockBeg", ")", ";", "AddedInstIter", "!=", "Iter", ";", "++", "AddedInstIter", ")", "{", "dbgs", "(", ")", "<<", "", ";", "AddedInstIter", "->", "dump", "(", ")", ";", "}", ")", ";", "", "BlockMask", "=", "GetInitialBlockMask", "(", "BlockSize", ")", ";", "", "CurrentPredicate", "=", "", ";", "while", "(", "BlockSize", "<", "", "&&", "Iter", "!=", "EndIter", "&&", "Iter", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "ElseInstCnt", "=", "", ";", "MachineBasicBlock", "::", "instr_iterator", "VPNOTBlockEndIter", "=", "std", "::", "next", "(", "Iter", ")", ";", "if", "(", "!", "StepOverPredicatedInstrs", "(", "VPNOTBlockEndIter", ",", "EndIter", ",", "(", "", "-", "BlockSize", ")", ",", "ElseInstCnt", ")", ")", "break", ";", "if", "(", "!", "IsVPRDefinedOrKilledByBlock", "(", "Iter", ",", "VPNOTBlockEndIter", ")", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Iter", "->", "dump", "(", ")", ";", ")", ";", "BlockSize", "+=", "ElseInstCnt", ";", "assert", "(", "BlockSize", "<=", "", "&&", "", ")", ";", "DeadInstructions", ".", "push_back", "(", "&", "*", "Iter", ")", ";"], "ground_truth": ["++", "Iter", ";"], "File": "MVEVPTBlockPass", "Func": "CreateVPTBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 83999, "Length": 203, "Cover_Rate": 0.5988200589970502} {"Template_token": ["", "AddedInstIter", "!=", "Iter", ";", "++", "AddedInstIter", ")", "{", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["AddedInstIter", "->", "dump", "(", ")", ";"], "File": "MVEVPTBlockPass", "Func": "for", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84000, "Length": 20, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "assert", "(", "Pred", "!=", "", "&&", "", ")", ";", "if", "(", "Pred", "==", "", ")", "{", "++", "MBIter", ";", "continue", ";", "}", "", "BlockMask", "=", "CreateVPTBlock", "(", "MBIter", ",", "EndIter", ",", "DeadInstructions", ")", ";", "MachineInstrBuilder", "MIBuilder", ";", "unsigned", "NewOpcode", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "unsigned", ")", "BlockMask", "<<", "", ")", ";", "if", "(", "MachineInstr", "*", "VCMP", "=", "findVCMPToFoldIntoVPST", "(", "MI", ",", "TRI", ",", "NewOpcode", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "VCMP", "->", "dump", "(", ")", ")", ";", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "(", "uint64_t", ")", "BlockMask", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "make_range", "(", "VCMP", "->", "getIterator", "(", ")", ",", "MI", "->", "getIterator", "(", ")", ")", ")", "{", "MI", ".", "clearRegisterKills", "(", "VCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "TRI", ")", ";", "MI", ".", "clearRegisterKills", "(", "VCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "TRI", ")", ";", "}", "VCMP", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "(", "uint64_t", ")", "BlockMask", ")", ";", "}", "finalizeBundle", "(", "Block", ",", "MachineBasicBlock", "::", "instr_iterator", "(", "MIBuilder", ".", "getInstr", "(", ")", ")", ",", "MBIter", ")", ";", "Modified", "=", "true", ";", "}", "for", "(", "MachineInstr", "*", "DeadMI", ":", "DeadInstructions", ")", "{", "if", "(", "DeadMI", "->", "isInsideBundle", "(", ")", ")", "DeadMI", "->", "eraseFromBundle", "(", ")", ";", "else", "DeadMI", "->", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["return", "Modified", ";"], "File": "MVEVPTBlockPass", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84001, "Length": 305, "Cover_Rate": 0.7625} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "!", "STI", ".", "isThumb2", "(", ")", "||", "!", "STI", ".", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "InsertVPTBlocks", "(", "MBB", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["return", "Modified", ";"], "File": "MVEVPTBlockPass", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84002, "Length": 113, "Cover_Rate": 0.9112903225806451} {"Template_token": ["", "if", "(", "!", "STI", ".", "isThumb2", "(", ")", "||", "!", "STI", ".", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "InsertVPTBlocks", "(", "MBB", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "MVEVPTBlockPass", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84003, "Length": 91, "Cover_Rate": 0.7338709677419355} {"Template_token": ["", "NextPred", "=", "getVPTInstrPredicate", "(", "*", "Iter", ",", "PredReg", ")", ";", "assert", "(", "NextPred", "!=", "", "&&", "", ")", ";", "if", "(", "NextPred", "==", "", "||", "MaxSteps", "==", "", ")", "break", ";", "--", "MaxSteps", ";", "++", "Iter", ";", "++", "NumInstrsSteppedOver", ";", "}", ";", "return", "NumInstrsSteppedOver", "!=", "", "&&", "(", "NextPred", "==", "", "||", "Iter", "==", "EndIter", ")", ";"], "ground_truth": ["}"], "File": "MVEVPTBlockPass", "Func": "StepOverPredicatedInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84004, "Length": 58, "Cover_Rate": 0.5272727272727272} {"Template_token": ["", "while", "(", "Iter", "!=", "EndIter", ")", "{", "NextPred", "=", "getVPTInstrPredicate", "(", "*", "Iter", ",", "PredReg", ")", ";", "assert", "(", "NextPred", "!=", "", "&&", "", ")", ";", "if", "(", "NextPred", "==", "", "||", "MaxSteps", "==", "", ")", "break", ";"], "ground_truth": ["--", "MaxSteps", ";"], "File": "MVEVPTBlockPass", "Func": "StepOverPredicatedInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84005, "Length": 41, "Cover_Rate": 0.37272727272727274} {"Template_token": ["", "for", "(", ";", "Iter", "!=", "End", ";", "++", "Iter", ")", "{", "bool", "IsInteresting", "=", "false", ";", "if", "(", "MachineOperand", "*", "MO", "=", "Iter", "->", "findRegisterUseOperand", "(", "VCCRValue", ")", ")", "{", "IsInteresting", "=", "true", ";", "if", "(", "Iter", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Register", "Result", "=", "Iter", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MRI", "->", "replaceRegWith", "(", "Result", ",", "LastVPNOTResult", ")", ";", "DeadInstructions", ".", "push_back", "(", "&", "*", "Iter", ")", ";", "Modified", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Result", ")", "<<", "", "<<", "printReg", "(", "LastVPNOTResult", ")", "<<", "", ")", ";", "}", "else", "{", "MachineInstr", "&", "VPNOT", "=", "ReplaceRegisterUseWithVPNOT", "(", "MBB", ",", "*", "Iter", ",", "*", "MO", ",", "LastVPNOTResult", ")", ";", "Modified", "=", "true", ";", "LastVPNOTResult", "=", "VPNOT", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "std", "::", "swap", "(", "VCCRValue", ",", "OppositeVCCRValue", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "VCCRValue", ")", "<<", "", "<<", "printReg", "(", "LastVPNOTResult", ")", "<<", "", "<<", "*", "Iter", ")", ";", "}", "}", "else", "{", "if", "(", "MachineOperand", "*", "MO", "=", "Iter", "->", "findRegisterUseOperand", "(", "OppositeVCCRValue", ")", ")", "{", "IsInteresting", "=", "true", ";", "if", "(", "LastVPNOTResult", "!=", "OppositeVCCRValue", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "OppositeVCCRValue", ")", "<<", "", "<<", "printReg", "(", "LastVPNOTResult", ")", "<<", "", ";", "Iter", "->", "dump", "(", ")", ")", ";", "MO", "->", "setReg", "(", "LastVPNOTResult", ")", ";", "Modified", "=", "true", ";"], "ground_truth": ["}"], "File": "MVEVPTOptimisationsPass1", "Func": "ReduceOldVCCRValueUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84006, "Length": 246, "Cover_Rate": 0.4448462929475588} {"Template_token": ["", "continue", ";", "}", "if", "(", "!", "PrevVCMP", "||", "!", "IsVPNOTEquivalent", "(", "Instr", ",", "*", "PrevVCMP", ")", ")", "{", "PrevVCMP", "=", "&", "Instr", ";", "continue", ";", "}", "Register", "PrevVCMPResultReg", "=", "PrevVCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "MBB", ",", "&", "Instr", ",", "Instr", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "Instr", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "PrevVCMPResultReg", ")", ";", "addUnpredicatedMveVpredNOp", "(", "MIBuilder", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MIBuilder", ".", "getInstr", "(", ")", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Instr", ".", "dump", "(", ")", ")", ";", "if", "(", "PrevVCMPResultKiller", ")", "PrevVCMPResultKiller", "->", "setIsKill", "(", "false", ")", ";"], "ground_truth": ["DeadInstructions", ".", "push_back", "(", "&", "Instr", ")", ";"], "File": "MVEVPTOptimisationsPass1", "Func": "ReplaceVCMPsByVPNOTs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84007, "Length": 134, "Cover_Rate": 0.47017543859649125} {"Template_token": ["", "bool", "MVEVPTOptimisations", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "Subtarget", "&", "STI", "=", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "STI", ".", "isThumb2", "(", ")", "||", "!", "STI", ".", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";"], "File": "MVEVPTOptimisationsPass1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84008, "Length": 48, "Cover_Rate": 0.3582089552238806} {"Template_token": ["", "return", "false", ";", "}", "MachineInstr", "*", "FirstVCTP", "=", "*", "VCTPs", ".", "begin", "(", ")", ";", "for", "(", "MachineInstr", "*", "VCTP", ":", "VCTPs", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "VCTP", ")", ";", "if", "(", "VCTP", "->", "getOpcode", "(", ")", "!=", "FirstVCTP", "->", "getOpcode", "(", ")", "||", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "FirstVCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "Register", "CountReg", "=", "FirstVCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "CountReg", ".", "isVirtual", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineInstr", "*", "Phi", "=", "LookThroughCOPY", "(", "MRI", "->", "getVRegDef", "(", "CountReg", ")", ",", "MRI", ")", ";", "if", "(", "!", "Phi", "||", "Phi", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "PHI", "||", "Phi", "->", "getNumOperands", "(", ")", "!=", "", "||", "(", "Phi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getLoopLatch", "(", ")", "&&", "Phi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getLoopLatch", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "CountReg", "=", "Phi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "==", "ML", "->", "getLoopLatch", "(", ")", "?", "Phi", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ":", "Phi", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["MachineBasicBlock", "*", "MBB", "=", "LoopStart", "->", "getParent", "(", ")", ";"], "File": "MVEVPTOptimisationsPass2", "Func": "ConvertTailPredLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84009, "Length": 264, "Cover_Rate": 0.4436974789915966} {"Template_token": ["", "return", "false", ";", "}", "MachineInstr", "*", "Phi", "=", "LookThroughCOPY", "(", "MRI", "->", "getVRegDef", "(", "CountReg", ")", ",", "MRI", ")", ";", "if", "(", "!", "Phi", "||", "Phi", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "PHI", "||", "Phi", "->", "getNumOperands", "(", ")", "!=", "", "||", "(", "Phi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getLoopLatch", "(", ")", "&&", "Phi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getLoopLatch", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "CountReg", "=", "Phi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "==", "ML", "->", "getLoopLatch", "(", ")", "?", "Phi", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ":", "Phi", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "LoopStart", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsertPt", "=", "MBB", "->", "getFirstTerminator", "(", ")", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "LoopStart", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "if", "(", "(", "InsertPt", "!=", "MBB", "->", "end", "(", ")", "&&", "!", "DT", "->", "dominates", "(", "&", "*", "InsertPt", ",", "&", "Use", ")", ")", "||", "!", "DT", "->", "dominates", "(", "ML", "->", "getHeader", "(", ")", ",", "Use", ".", "getParent", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MVEVPTOptimisationsPass2", "Func": "ConvertTailPredLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84010, "Length": 233, "Cover_Rate": 0.3915966386554622} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Copies", ";", "auto", "CheckUsers", "=", "[", "&", "Copies", "]", "(", "Register", "BaseReg", ",", "ArrayRef", "<", "MachineInstr", "*", ">", "ExpectedUsers", ",", "MachineRegisterInfo", "*", "MRI", ")", "{", "SmallVector", "<", "Register", ",", "", ">", "Worklist", ";", "Worklist", ".", "push_back", "(", "BaseReg", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "Register", "Reg", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MRI", "->", "use_nodbg_instructions", "(", "Reg", ")", ")", "{", "if", "(", "count", "(", "ExpectedUsers", ",", "&", "MI", ")", ")", "continue", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "COPY", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "return", "false", ";", "}", "Worklist", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Copies", ".", "push_back", "(", "&", "MI", ")", ";", "}", "}", "return", "true", ";", "}", ";", "if", "(", "!", "CheckUsers", "(", "PhiReg", ",", "{", "LoopDec", "}", ",", "MRI", ")", "||", "!", "CheckUsers", "(", "DecReg", ",", "{", "LoopPhi", ",", "LoopEnd", "}", ",", "MRI", ")", "||", "!", "CheckUsers", "(", "StartReg", ",", "{", "LoopPhi", "}", ",", "MRI", ")", ")", "return", "false", ";", "MRI", "->", "constrainRegClass", "(", "StartReg", ",", "&", "", ")", ";", "MRI", "->", "constrainRegClass", "(", "PhiReg", ",", "&", "", ")", ";", "MRI", "->", "constrainRegClass", "(", "DecReg", ",", "&", "", ")", ";", "if", "(", "LoopPhi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "==", "ML", "->", "getLoopLatch", "(", ")", ")", "{", "LoopPhi", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "StartReg", ")", ";", "LoopPhi", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DecReg", ")", ";", "}", "else", "{", "LoopPhi", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "StartReg", ")", ";", "LoopPhi", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DecReg", ")", ";", "}", "MachineInstrBuilder", "MI", "=", "BuildMI", "(", "*", "LoopEnd", "->", "getParent", "(", ")", ",", "*", "LoopEnd", ",", "LoopEnd", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "DecReg", ")", ".", "addReg", "(", "PhiReg", ")", ".", "add", "(", "LoopEnd", "->", "getOperand", "(", "", ")", ")", ";", "(", "void", ")", "MI", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ".", "getInstr", "(", ")", ")", ";", "LoopDec", "->", "eraseFromParent", "(", ")", ";", "LoopEnd", "->", "eraseFromParent", "(", ")", ";", "for", "(", "auto", "*", "MI", ":", "Copies", ")", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MVEVPTOptimisationsPass2", "Func": "MergeLoopEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84011, "Length": 408, "Cover_Rate": 0.6777408637873754} {"Template_token": ["", "return", "true", ";", "}", "}", "}", "Register", "PhiReg", "=", "LoopPhi", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "DecReg", "=", "LoopDec", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "StartReg", "=", "LoopStart", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Copies", ";", "auto", "CheckUsers", "=", "[", "&", "Copies", "]", "(", "Register", "BaseReg", ",", "ArrayRef", "<", "MachineInstr", "*", ">", "ExpectedUsers", ",", "MachineRegisterInfo", "*", "MRI", ")", "{", "SmallVector", "<", "Register", ",", "", ">", "Worklist", ";", "Worklist", ".", "push_back", "(", "BaseReg", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "Register", "Reg", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MRI", "->", "use_nodbg_instructions", "(", "Reg", ")", ")", "{", "if", "(", "count", "(", "ExpectedUsers", ",", "&", "MI", ")", ")", "continue", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "COPY", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MVEVPTOptimisationsPass2", "Func": "MergeLoopEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84012, "Length": 184, "Cover_Rate": 0.30564784053156147} {"Template_token": ["", "return", "-", "", ";", "}", ";", "unsigned", "Imm", "=", "getImm", "(", "GPR", ")", ";", "if", "(", "Imm", "==", "-", "", ")", "{", "LastVPTReg", "=", "", ";", "continue", ";", "}", "unsigned", "NotImm", "=", "~", "Imm", "&", "", ";", "if", "(", "LastVPTReg", "!=", "", "&&", "LastVPTReg", "!=", "VPR", "&&", "LastVPTImm", "==", "Imm", ")", "{", "Instr", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "setReg", "(", "LastVPTReg", ")", ";", "if", "(", "MRI", "->", "use_empty", "(", "VPR", ")", ")", "{", "DeadInstructions", ".", "insert", "(", "Copy", ")", ";", "if", "(", "MRI", "->", "hasOneUse", "(", "GPR", ")", ")", "DeadInstructions", ".", "insert", "(", "MRI", "->", "getVRegDef", "(", "GPR", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Instr", ")", ";", "}", "else", "if", "(", "LastVPTReg", "!=", "", "&&", "LastVPTImm", "==", "NotImm", ")", "{", "Register", "NewVPR", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "auto", "VPNot", "=", "BuildMI", "(", "MBB", ",", "&", "Instr", ",", "Instr", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "NewVPR", ")", ".", "addReg", "(", "LastVPTReg", ")", ";", "addUnpredicatedMveVpredNOp", "(", "VPNot", ")", ";", "Instr", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "setReg", "(", "NewVPR", ")", ";", "if", "(", "MRI", "->", "use_empty", "(", "VPR", ")", ")", "{", "DeadInstructions", ".", "insert", "(", "Copy", ")", ";", "if", "(", "MRI", "->", "hasOneUse", "(", "GPR", ")", ")", "DeadInstructions", ".", "insert", "(", "MRI", "->", "getVRegDef", "(", "GPR", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "VPNot", "<<", "", "<<", "Instr", ")", ";"], "ground_truth": ["VPR", "=", "NewVPR", ";"], "File": "MVEVPTOptimisationsPass2", "Func": "ReplaceConstByVPNOTs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84013, "Length": 249, "Cover_Rate": 0.4742857142857143} {"Template_token": ["", "if", "(", "!", "STI", ".", "isThumb2", "(", ")", "||", "!", "STI", ".", "hasLOB", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MachineLoopInfo", "*", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineDominatorTree", "*", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineLoop", "*", "ML", ":", "MLI", "->", "getBase", "(", ")", ".", "getLoopsInPreorder", "(", ")", ")", "{", "Modified", "|=", "MergeLoopEnd", "(", "ML", ")", ";"], "ground_truth": ["Modified", "|=", "ConvertTailPredLoop", "(", "ML", ",", "DT", ")", ";"], "File": "MVEVPTOptimisationsPass2", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84014, "Length": 125, "Cover_Rate": 0.6009615384615384} {"Template_token": ["", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "ReplaceVCMPsByVPNOTs", "(", "MBB", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "MVEVPTOptimisationsPass3", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84015, "Length": 61, "Cover_Rate": 0.488} {"Template_token": ["", "}", "if", "(", "!", "HasVCTP", "||", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "(", "void", ")", "MIBuilder", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "MIBuilder", ".", "getInstr", "(", ")", "->", "dump", "(", ")", ")", ";", "DeadInstructions", ".", "push_back", "(", "&", "MI", ")", ";", "}"], "ground_truth": ["for", "(", "MachineInstr", "*", "DeadInstruction", ":", "DeadInstructions", ")", "DeadInstruction", "->", "eraseFromParent", "(", ")", ";"], "File": "MVEVPTOptimisationsPass", "Func": "ConvertVPSEL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84016, "Length": 154, "Cover_Rate": 0.6968325791855203} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createMVEVPTOptimisationsPass", "(", ")", "{", "return", "new", "MVEVPTOptimisations", "(", ")", ";"], "ground_truth": ["}"], "File": "MVEVPTOptimisationsPass", "Func": "createMVEVPTOptimisationsPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84018, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "MVEVPTOptimisationsPass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84019, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "MVEVPTOptimisationsPass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84020, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "MVEVPTOptimisations", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "MVEVPTOptimisationsPass", "Func": "MVEVPTOptimisations", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84021, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "MVEVPTOptimisations", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "MVEVPTOptimisationsPass", "Func": "MVEVPTOptimisations", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84022, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "VCCRValue", "&&", "Iter", "->", "getOpcode", "(", ")", "==", "", "&&", "Iter", "->", "findRegisterUseOperandIdx", "(", "VCCRValue", ")", "!=", "-", "", ")", "{", "if", "(", "!", "MoveVPNOTBeforeFirstUser", "(", "MBB", ",", "Iter", ",", "VCCRValue", ")", ")", "continue", ";", "OppositeVCCRValue", "=", "Dst", ";", "++", "Iter", ";", "break", ";", "}", "VCCRValue", "=", "Dst", ";", "}", "if", "(", "Iter", "==", "End", ")", "break", ";", "assert", "(", "VCCRValue", "&&", "OppositeVCCRValue", "&&", "", "", ")", ";", "assert", "(", "VCCRValue", "!=", "OppositeVCCRValue", "&&", "", ")", ";", "Register", "LastVPNOTResult", "=", "OppositeVCCRValue", ";", "for", "(", ";", "Iter", "!=", "End", ";", "++", "Iter", ")", "{", "bool", "IsInteresting", "=", "false", ";", "if", "(", "MachineOperand", "*", "MO", "=", "Iter", "->", "findRegisterUseOperand", "(", "VCCRValue", ")", ")", "{", "IsInteresting", "=", "true", ";", "if", "(", "Iter", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Register", "Result", "=", "Iter", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MRI", "->", "replaceRegWith", "(", "Result", ",", "LastVPNOTResult", ")", ";", "DeadInstructions", ".", "push_back", "(", "&", "*", "Iter", ")", ";", "Modified", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Result", ")", "<<", "", "<<", "printReg", "(", "LastVPNOTResult", ")", "<<", "", ")", ";", "}", "else", "{", "MachineInstr", "&", "VPNOT", "=", "ReplaceRegisterUseWithVPNOT", "(", "MBB", ",", "*", "Iter", ",", "*", "MO", ",", "LastVPNOTResult", ")", ";", "Modified", "=", "true", ";", "LastVPNOTResult", "=", "VPNOT", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "std", "::", "swap", "(", "VCCRValue", ",", "OppositeVCCRValue", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "VCCRValue", ")", "<<", "", "<<", "printReg", "(", "LastVPNOTResult", ")", "<<", "", "<<", "*", "Iter", ")", ";", "}", "}", "else", "{", "if", "(", "MachineOperand", "*", "MO", "=", "Iter", "->", "findRegisterUseOperand", "(", "OppositeVCCRValue", ")", ")", "{", "IsInteresting", "=", "true", ";", "if", "(", "LastVPNOTResult", "!=", "OppositeVCCRValue", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "OppositeVCCRValue", ")", "<<", "", "<<", "printReg", "(", "LastVPNOTResult", ")", "<<", "", ";", "Iter", "->", "dump", "(", ")", ")", ";", "MO", "->", "setReg", "(", "LastVPNOTResult", ")", ";", "Modified", "=", "true", ";", "}", "MO", "->", "setIsKill", "(", "false", ")", ";", "}", "if", "(", "Iter", "->", "getOpcode", "(", ")", "==", "", "&&", "getVPTInstrPredicate", "(", "*", "Iter", ")", "==", "", ")", "{", "Register", "VPNOTOperand", "=", "Iter", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "VPNOTOperand", "==", "LastVPNOTResult", "||", "VPNOTOperand", "==", "OppositeVCCRValue", ")", "{", "IsInteresting", "=", "true", ";", "std", "::", "swap", "(", "VCCRValue", ",", "OppositeVCCRValue", ")", ";", "LastVPNOTResult", "=", "Iter", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "MVEVPTOptimisationsPass", "Func": "ReduceOldVCCRValueUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84023, "Length": 411, "Cover_Rate": 0.7432188065099458} {"Template_token": ["", "MachineInstr", "&", "MVEVPTOptimisations", "::", "ReplaceRegisterUseWithVPNOT", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "&", "Instr", ",", "MachineOperand", "&", "User", ",", "Register", "Target", ")", "{", "Register", "NewResult", "=", "MRI", "->", "createVirtualRegister", "(", "MRI", "->", "getRegClass", "(", "Target", ")", ")", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "MBB", ",", "&", "Instr", ",", "Instr", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addDef", "(", "NewResult", ")", ".", "addReg", "(", "Target", ")", ";"], "ground_truth": ["addUnpredicatedMveVpredNOp", "(", "MIBuilder", ")", ";"], "File": "MVEVPTOptimisationsPass", "Func": "ReplaceRegisterUseWithVPNOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84024, "Length": 76, "Cover_Rate": 0.6333333333333333} {"Template_token": ["", "MachineInstr", "*", "PrevVCMP", "=", "nullptr", ";", "MachineOperand", "*", "PrevVCMPResultKiller", "=", "nullptr", ";", "for", "(", "MachineInstr", "&", "Instr", ":", "MBB", ".", "instrs", "(", ")", ")", "{", "if", "(", "PrevVCMP", ")", "{", "if", "(", "MachineOperand", "*", "MO", "=", "Instr", ".", "findRegisterUseOperand", "(", "PrevVCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "true", ")", ")", "{", "PrevVCMPResultKiller", "=", "MO", ";", "}", "}", "if", "(", "getVPTInstrPredicate", "(", "Instr", ")", "!=", "", ")", "continue", ";", "if", "(", "!", "IsVCMP", "(", "Instr", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "IsWritingToVCCR", "(", "Instr", ")", ")", "PrevVCMP", "=", "nullptr", ";", "continue", ";", "}", "if", "(", "!", "PrevVCMP", "||", "!", "IsVPNOTEquivalent", "(", "Instr", ",", "*", "PrevVCMP", ")", ")", "{", "PrevVCMP", "=", "&", "Instr", ";", "continue", ";", "}", "Register", "PrevVCMPResultReg", "=", "PrevVCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "MBB", ",", "&", "Instr", ",", "Instr", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "Instr", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "PrevVCMPResultReg", ")", ";", "addUnpredicatedMveVpredNOp", "(", "MIBuilder", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["MIBuilder", ".", "getInstr", "(", ")", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";"], "File": "MVEVPTOptimisationsPass", "Func": "ReplaceVCMPsByVPNOTs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84025, "Length": 204, "Cover_Rate": 0.7157894736842105} {"Template_token": ["", "if", "(", "PrevVCMP", ")", "{", "if", "(", "MachineOperand", "*", "MO", "=", "Instr", ".", "findRegisterUseOperand", "(", "PrevVCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "true", ")", ")", "{", "PrevVCMPResultKiller", "=", "MO", ";", "}", "}", "if", "(", "getVPTInstrPredicate", "(", "Instr", ")", "!=", "", ")", "continue", ";", "if", "(", "!", "IsVCMP", "(", "Instr", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "IsWritingToVCCR", "(", "Instr", ")", ")", "PrevVCMP", "=", "nullptr", ";", "continue", ";", "}", "if", "(", "!", "PrevVCMP", "||", "!", "IsVPNOTEquivalent", "(", "Instr", ",", "*", "PrevVCMP", ")", ")", "{", "PrevVCMP", "=", "&", "Instr", ";", "continue", ";", "}", "Register", "PrevVCMPResultReg", "=", "PrevVCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "MBB", ",", "&", "Instr", ",", "Instr", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "Instr", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "PrevVCMPResultReg", ")", ";", "addUnpredicatedMveVpredNOp", "(", "MIBuilder", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MIBuilder", ".", "getInstr", "(", ")", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["Instr", ".", "dump", "(", ")", ")", ";"], "File": "MVEVPTOptimisationsPass", "Func": "ReplaceVCMPsByVPNOTs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84026, "Length": 186, "Cover_Rate": 0.6526315789473685} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createNEONMoveFixPass", "(", ")", "{"], "ground_truth": ["return", "new", "NEONMoveFixPass", "(", ")", ";"], "File": "NEONMoveFix1", "Func": "createNEONMoveFixPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84027, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createNEONMoveFixPass", "(", ")", "{", "return", "new", "NEONMoveFixPass", "(", ")", ";"], "ground_truth": ["}"], "File": "NEONMoveFix1", "Func": "createNEONMoveFixPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84028, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "NEONMoveFix1", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84030, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "Domain", "=", "DefMI", "->", "second", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "if", "(", "Domain", "==", "", ")", "Domain", "=", "", ";", "}", "if", "(", "Domain", "&", "", ")", "{", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "", ";", "MI", "->", "dump", "(", ")", ";", "}", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "", ";", "MI", "->", "dump", "(", ")", ";", "}", ")", ";", "Modified", "=", "true", ";", "++", "NumVMovs", ";", "}", "else", "{", "assert", "(", "(", "Domain", "&", "", ")", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "NEONMoveFix1", "Func": "InsertMoves", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84031, "Length": 158, "Cover_Rate": 0.5146579804560261} {"Template_token": ["", "NEONMoveFixPass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "NEONMoveFix1", "Func": "NEONMoveFixPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84032, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "NEONMoveFixPass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "NEONMoveFix1", "Func": "NEONMoveFixPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84033, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "Fn", ".", "getTarget", "(", ")", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";"], "File": "NEONMoveFix1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84034, "Length": 46, "Cover_Rate": 0.3770491803278688} {"Template_token": ["", "NEONMoveFixPass", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{"], "ground_truth": ["}"], "File": "NEONMoveFix2", "Func": "NEONMoveFixPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84035, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "NEONMoveFixPass", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{"], "ground_truth": ["}"], "File": "NEONMoveFix2", "Func": "NEONMoveFixPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84036, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";"], "ground_truth": ["Modified", "|=", "InsertMoves", "(", "MBB", ")", ";"], "File": "NEONMoveFix2", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84037, "Length": 43, "Cover_Rate": 0.3524590163934426} {"Template_token": ["", "MachineInstr", "*", "RegSeq", "=", "", ";", "for", "(", "unsigned", "R", "=", "", ";", "R", "<", "NumRegs", ";", "++", "R", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "FirstOpnd", "+", "R", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getSubReg", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VirtReg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "VirtReg", ")", "&&", "", ")", ";", "if", "(", "!", "MRI", "->", "hasOneNonDBGUse", "(", "VirtReg", ")", ")", "return", "false", ";", "MachineInstr", "*", "UseMI", "=", "&", "*", "MRI", "->", "use_nodbg_begin", "(", "VirtReg", ")", ";", "if", "(", "!", "UseMI", "->", "isRegSequence", "(", ")", ")", "return", "false", ";", "if", "(", "RegSeq", "&&", "RegSeq", "!=", "UseMI", ")", "return", "false", ";", "unsigned", "OpIdx", "=", "", "+", "(", "Offset", "+", "R", "*", "Stride", ")", "*", "", ";", "if", "(", "UseMI", "->", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", "!=", "VirtReg", ")", "llvm_unreachable", "(", "", ")", ";", "unsigned", "SubIdx", "=", "UseMI", "->", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "LastSubIdx", ")", "{", "if", "(", "LastSubIdx", "!=", "SubIdx", "-", "Stride", ")", "return", "false", ";", "}", "else", "{", "if", "(", "SubIdx", "!=", "(", "", "+", "Offset", ")", "&&", "SubIdx", "!=", "(", "", "+", "Offset", ")", ")", "return", "false", ";", "}", "RegSeq", "=", "UseMI", ";", "LastSubIdx", "=", "SubIdx", ";", "}", "if", "(", "NumRegs", "==", "", ")", "{", "unsigned", "OpIdx", "=", "", "+", "(", "Offset", "+", "", "*", "Stride", ")", "*", "", ";", "const", "MachineOperand", "&", "MO", "=", "RegSeq", "->", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "VirtReg", "=", "MO", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "VirtReg", ")", ";", "if", "(", "!", "DefMI", "||", "!", "DefMI", "->", "isImplicitDef", "(", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "NEONPreAllocPass1", "Func": "FormsRegSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84038, "Length": 299, "Cover_Rate": 0.3981358189081225} {"Template_token": ["", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "return", "true", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "NEONPreAllocPass1", "Func": "isNEONMultiRegOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84039, "Length": 233, "Cover_Rate": 0.3606811145510836} {"Template_token": ["", "NEONPreAllocPass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "NEONPreAllocPass1", "Func": "NEONPreAllocPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84040, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "NEONPreAllocPass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "NEONPreAllocPass1", "Func": "NEONPreAllocPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84041, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "Modified", "|=", "PreAllocNEONRegisters", "(", "MBB", ")", ";"], "ground_truth": ["}"], "File": "NEONPreAllocPass1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84042, "Length": 58, "Cover_Rate": 0.6904761904761905} {"Template_token": ["", "bool", "NEONPreAllocPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "Modified", "|=", "PreAllocNEONRegisters", "(", "MBB", ")", ";", "}"], "ground_truth": ["return", "Modified", ";"], "File": "NEONPreAllocPass1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84043, "Length": 83, "Cover_Rate": 0.9880952380952381} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "MO", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "VirtReg", ")", ")", ";", "if", "(", "MO", ".", "isKill", "(", ")", ")", "{", "MachineInstr", "*", "CopyMI", "=", "prior", "(", "MBBI", ")", ";", "CopyMI", "->", "findRegisterUseOperand", "(", "VirtReg", ")", "->", "setIsKill", "(", ")", ";", "}", "MO", ".", "setIsKill", "(", ")", ";", "}", "else", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "NextI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "VirtReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ")", ")", ";", "}", "}", "}", "return", "Modified", ";"], "ground_truth": ["}"], "File": "NEONPreAllocPass2", "Func": "PreAllocNEONRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84044, "Length": 129, "Cover_Rate": 0.38972809667673713} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "&", "*", "MBBI", ";", "unsigned", "FirstOpnd", ",", "NumRegs", ";", "if", "(", "!", "isNEONMultiRegOp", "(", "MI", "->", "getOpcode", "(", ")", ",", "FirstOpnd", ",", "NumRegs", ")", ")", "continue", ";", "MachineBasicBlock", "::", "iterator", "NextI", "=", "next", "(", "MBBI", ")", ";", "for", "(", "unsigned", "R", "=", "", ";", "R", "<", "NumRegs", ";", "++", "R", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "FirstOpnd", "+", "R", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getSubReg", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VirtReg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "VirtReg", ")", "&&", "", ")", ";", "static", "const", "unsigned", "NEONDRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "MO", ".", "setReg", "(", "NEONDRegs", "[", "R", "]", ")", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "MO", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "VirtReg", ")", ")", ";", "if", "(", "MO", ".", "isKill", "(", ")", ")", "{", "MachineInstr", "*", "CopyMI", "=", "prior", "(", "MBBI", ")", ";", "CopyMI", "->", "findRegisterUseOperand", "(", "VirtReg", ")", "->", "setIsKill", "(", ")", ";", "}"], "ground_truth": ["MO", ".", "setIsKill", "(", ")", ";"], "File": "NEONPreAllocPass2", "Func": "PreAllocNEONRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84045, "Length": 215, "Cover_Rate": 0.649546827794562} {"Template_token": ["", "bool", "NEONPreAllocPass", "::", "PreAllocNEONRegisters", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MBBI", ";", "unsigned", "FirstOpnd", ",", "NumRegs", ";", "if", "(", "!", "isNEONMultiRegOp", "(", "MI", "->", "getOpcode", "(", ")", ",", "FirstOpnd", ",", "NumRegs", ")", ")", "continue", ";", "MachineBasicBlock", "::", "iterator", "NextI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "for", "(", "unsigned", "R", "=", "", ";", "R", "<", "NumRegs", ";", "++", "R", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "FirstOpnd", "+", "R", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getSubReg", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VirtReg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "VirtReg", ")", "&&", "", ")", ";", "static", "const", "unsigned", "NEONDRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "MO", ".", "setReg", "(", "NEONDRegs", "[", "R", "]", ")", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "MO", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "VirtReg", ")", ")", ";", "if", "(", "MO", ".", "isKill", "(", ")", ")", "{", "MachineInstr", "*", "CopyMI", "=", "prior", "(", "MBBI", ")", ";", "CopyMI", "->", "findRegisterUseOperand", "(", "VirtReg", ")", "->", "setIsKill", "(", ")", ";", "}"], "ground_truth": ["MO", ".", "setIsKill", "(", ")", ";"], "File": "NEONPreAllocPass3", "Func": "PreAllocNEONRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84046, "Length": 262, "Cover_Rate": 0.7867867867867868} {"Template_token": ["", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";"], "ground_truth": ["NumRegs", "=", "", ";"], "File": "NEONPreAllocPass4", "Func": "isNEONMultiRegOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84047, "Length": 355, "Cover_Rate": 0.3256880733944954} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createNEONPreAllocPass", "(", ")", "{", "return", "new", "NEONPreAllocPass", "(", ")", ";"], "ground_truth": ["}"], "File": "NEONPreAllocPass", "Func": "createNEONPreAllocPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84048, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "NEONPreAllocPass", "(", ")", ";"], "ground_truth": ["}"], "File": "NEONPreAllocPass", "Func": "createNEONPreAllocPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84049, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "NEONPreAllocPass", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{"], "ground_truth": ["}"], "File": "NEONPreAllocPass", "Func": "NEONPreAllocPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84052, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "NEONPreAllocPass", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{"], "ground_truth": ["}"], "File": "NEONPreAllocPass", "Func": "NEONPreAllocPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84053, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "static", "const", "unsigned", "NEONDRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "MO", ".", "setReg", "(", "NEONDRegs", "[", "Offset", "+", "R", "*", "Stride", "]", ")", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "{", "TII", "->", "copyRegToReg", "(", "MBB", ",", "MBBI", ",", "MO", ".", "getReg", "(", ")", ",", "VirtReg", ",", "", ",", "", ")", ";", "if", "(", "MO", ".", "isKill", "(", ")", ")", "{", "MachineInstr", "*", "CopyMI", "=", "prior", "(", "MBBI", ")", ";", "CopyMI", "->", "findRegisterUseOperand", "(", "VirtReg", ")", "->", "setIsKill", "(", ")", ";", "}", "MO", ".", "setIsKill", "(", ")", ";", "}", "else", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "{", "TII", "->", "copyRegToReg", "(", "MBB", ",", "NextI", ",", "VirtReg", ",", "MO", ".", "getReg", "(", ")", ",", "", ",", "", ")", ";", "}"], "ground_truth": ["}"], "File": "NEONPreAllocPass", "Func": "PreAllocNEONRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84054, "Length": 146, "Cover_Rate": 0.4306784660766962} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{"], "ground_truth": ["MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";"], "File": "NEONPreAllocPass", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84055, "Length": 36, "Cover_Rate": 0.48} {"Template_token": ["", "size_t", "THMToStub", "::", "alignment", "(", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "THMToARMStub", "Func": "alignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84057, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "THMToStub", "(", "m_pData", ",", "m_Size", ",", "fixup_begin", "(", ")", ",", "fixup_end", "(", ")", ",", "m_bUsingThumb2", ")", ";"], "ground_truth": ["}"], "File": "THMToARMStub", "Func": "doClone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84058, "Length": 20, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "const", "uint8_t", "*", "THMToStub", "::", "getContent", "(", ")", "const", "{", "return", "reinterpret_cast", "<", "const", "uint8_t", "*", ">", "(", "m_pData", ")", ";"], "ground_truth": ["}"], "File": "THMToARMStub", "Func": "getContent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84059, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "const", "uint8_t", "*", "THMToStub", "::", "getContent", "(", ")", "const", "{"], "ground_truth": ["return", "reinterpret_cast", "<", "const", "uint8_t", "*", ">", "(", "m_pData", ")", ";"], "File": "THMToARMStub", "Func": "getContent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84060, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "uint64_t", "THMToStub", "::", "initSymValue", "(", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "THMToARMStub", "Func": "initSymValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84061, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "uint64_t", "THMToStub", "::", "initSymValue", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "THMToARMStub", "Func": "initSymValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84062, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "switch", "(", "pReloc", ".", "type", "(", ")", ")", "{", "case", "llvm", "::", "ELF", "::", "R__THM_CALL", ":", "{", "uint64_t", "dest", "=", "pTargetSymValue", "+", "pReloc", ".", "addend", "(", ")", "+", "", ";", "int64_t", "branch_offset", "=", "static_cast", "<", "int64_t", ">", "(", "dest", ")", "-", "pSource", ";", "if", "(", "m_bUsingThumb2", ")", "{", "if", "(", "(", "branch_offset", ">", "GNULDBackend", "::", "THM2_MAX_FWD_BRANCH_OFFSET", ")", "||", "(", "branch_offset", "<", "GNULDBackend", "::", "THM2_MAX_BWD_BRANCH_OFFSET", ")", ")", "{", "result", "=", "true", ";", "break", ";", "}", "}", "else", "{", "if", "(", "(", "branch_offset", ">", "GNULDBackend", "::", "THM_MAX_FWD_BRANCH_OFFSET", ")", "||", "(", "branch_offset", "<", "GNULDBackend", "::", "THM_MAX_BWD_BRANCH_OFFSET", ")", ")", "{", "result", "=", "true", ";", "break", ";", "}", "}", "break", ";", "}"], "ground_truth": ["case", "llvm", "::", "ELF", "::", "R__THM_JUMP24", ":", "{"], "File": "THMToARMStub", "Func": "isMyDuty", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84063, "Length": 115, "Cover_Rate": 0.688622754491018} {"Template_token": ["", "bool", "result", "=", "false", ";", "if", "(", "(", "pTargetSymValue", "&", "", ")", "==", "", ")", "{", "switch", "(", "pReloc", ".", "type", "(", ")", ")", "{", "case", "llvm", "::", "ELF", "::", "R__THM_CALL", ":", "{", "uint64_t", "dest", "=", "pTargetSymValue", "+", "pReloc", ".", "addend", "(", ")", "+", "", ";", "int64_t", "branch_offset", "=", "static_cast", "<", "int64_t", ">", "(", "dest", ")", "-", "pSource", ";", "if", "(", "m_bUsingThumb2", ")", "{", "if", "(", "(", "branch_offset", ">", "GNULDBackend", "::", "THM2_MAX_FWD_BRANCH_OFFSET", ")", "||", "(", "branch_offset", "<", "GNULDBackend", "::", "THM2_MAX_BWD_BRANCH_OFFSET", ")", ")", "{", "result", "=", "true", ";", "break", ";"], "ground_truth": ["}"], "File": "THMToARMStub", "Func": "isMyDuty", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84064, "Length": 90, "Cover_Rate": 0.5389221556886228} {"Template_token": ["", "const", "std", "::", "string", "&", "THMToStub", "::", "name", "(", ")", "const", "{", "return", "m_Name", ";"], "ground_truth": ["}"], "File": "THMToARMStub", "Func": "name", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84065, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "return", "m_Size", ";"], "ground_truth": ["}"], "File": "THMToARMStub", "Func": "size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84066, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "m_Size", ";"], "ground_truth": ["}"], "File": "THMToARMStub", "Func": "size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84067, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "THMToStub", "::", "THMToStub", "(", "const", "uint32_t", "*", "pData", ",", "size_t", "pSize", ",", "const_fixup_iterator", "pBegin", ",", "const_fixup_iterator", "pEnd", ",", "bool", "pUsingThumb2", ")", ":", "m_pData", "(", "pData", ")", ",", "m_Name", "(", "", ")", ",", "m_Size", "(", "pSize", ")", ",", "m_bUsingThumb2", "(", "pUsingThumb2", ")", "{", "for", "(", "const_fixup_iterator", "it", "=", "pBegin", ",", "ie", "=", "pEnd", ";", "it", "!=", "ie", ";", "++", "it", ")", "addFixup", "(", "*", "*", "it", ")", ";"], "ground_truth": ["}"], "File": "THMToARMStub", "Func": "THMToARMStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84069, "Length": 68, "Cover_Rate": 1.0} {"Template_token": ["", "THMToStub", "::", "~", "THMToStub", "(", ")", "{"], "ground_truth": ["}"], "File": "THMToARMStub", "Func": "~THMToARMStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84070, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "THMToStub", "::", "~", "THMToStub", "(", ")", "{"], "ground_truth": ["}"], "File": "THMToARMStub", "Func": "~THMToARMStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84071, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "size_t", "THMToTHMStub", "::", "alignment", "(", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "THMToTHMStub", "Func": "alignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84072, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "size_t", "THMToTHMStub", "::", "alignment", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "THMToTHMStub", "Func": "alignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84073, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "new", "THMToTHMStub", "(", "m_pData", ",", "m_Size", ",", "fixup_begin", "(", ")", ",", "fixup_end", "(", ")", ",", "m_bUsingThumb2", ")", ";"], "ground_truth": ["}"], "File": "THMToTHMStub", "Func": "doClone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84074, "Length": 20, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "return", "new", "THMToTHMStub", "(", "m_pData", ",", "m_Size", ",", "fixup_begin", "(", ")", ",", "fixup_end", "(", ")", ",", "m_bUsingThumb2", ")", ";"], "ground_truth": ["}"], "File": "THMToTHMStub", "Func": "doClone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84075, "Length": 20, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "uint64_t", "dest", "=", "pTargetSymValue", "+", "pReloc", ".", "addend", "(", ")", "+", "", ";", "int64_t", "branch_offset", "=", "static_cast", "<", "int64_t", ">", "(", "dest", ")", "-", "pSource", ";", "if", "(", "m_bUsingThumb2", ")", "{", "if", "(", "(", "branch_offset", ">", "GNULDBackend", "::", "THM2_MAX_FWD_BRANCH_OFFSET", ")", "||", "(", "branch_offset", "<", "GNULDBackend", "::", "THM2_MAX_BWD_BRANCH_OFFSET", ")", ")", "{", "result", "=", "true", ";", "break", ";", "}", "}", "else", "{", "if", "(", "(", "branch_offset", ">", "GNULDBackend", "::", "THM_MAX_FWD_BRANCH_OFFSET", ")", "||", "(", "branch_offset", "<", "GNULDBackend", "::", "THM_MAX_BWD_BRANCH_OFFSET", ")", ")", "{", "result", "=", "true", ";", "break", ";", "}", "}", "break", ";", "}", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "THMToTHMStub", "Func": "isMyDuty", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84080, "Length": 95, "Cover_Rate": 0.5974842767295597} {"Template_token": ["", "return", "m_Size", ";"], "ground_truth": ["}"], "File": "THMToTHMStub", "Func": "size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84082, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "size_t", "THMToTHMStub", "::", "size", "(", ")", "const", "{", "return", "m_Size", ";"], "ground_truth": ["}"], "File": "THMToTHMStub", "Func": "size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84083, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "THMToTHMStub", "::", "THMToTHMStub", "(", "const", "uint32_t", "*", "pData", ",", "size_t", "pSize", ",", "const_fixup_iterator", "pBegin", ",", "const_fixup_iterator", "pEnd", ",", "bool", "pUsingThumb2", ")", ":", "m_pData", "(", "pData", ")", ",", "m_Name", "(", "", ")", ",", "m_Size", "(", "pSize", ")", ",", "m_bUsingThumb2", "(", "pUsingThumb2", ")", "{", "for", "(", "const_fixup_iterator", "it", "=", "pBegin", ",", "ie", "=", "pEnd", ";", "it", "!=", "ie", ";", "++", "it", ")", "addFixup", "(", "*", "*", "it", ")", ";"], "ground_truth": ["}"], "File": "THMToTHMStub", "Func": "THMToTHMStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84085, "Length": 68, "Cover_Rate": 1.0} {"Template_token": ["", "THMToTHMStub", "::", "~", "THMToTHMStub", "(", ")", "{"], "ground_truth": ["}"], "File": "THMToTHMStub", "Func": "~THMToTHMStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84086, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "THMToTHMStub", "::", "~", "THMToTHMStub", "(", ")", "{"], "ground_truth": ["}"], "File": "THMToTHMStub", "Func": "~THMToTHMStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84087, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "TargetInstrInfo", "&", "TII", ",", "DebugLoc", "dl", ",", "const", "Thumb1RegisterInfo", "&", "MRI", ",", "int", "NumBytes", ")", "{"], "ground_truth": ["emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "NumBytes", ",", "TII", ",", "MRI", ",", "dl", ")", ";"], "File": "Thumb1FrameInfo", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84089, "Length": 50, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", "/", "", ")", "return", "false", ";"], "ground_truth": ["return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "Thumb1FrameInfo", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84091, "Length": 53, "Cover_Rate": 0.803030303030303} {"Template_token": ["", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", "/", "", ")", "return", "false", ";"], "ground_truth": ["return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "Thumb1FrameInfo", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84092, "Length": 33, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "true", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "Thumb1FrameInfo", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84093, "Length": 106, "Cover_Rate": 0.8548387096774194} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "isVarArg", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ">", "", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "NumRegs", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NumRegs", "=", "true", ";", "}"], "ground_truth": ["if", "(", "NumRegs", ")", "MBB", ".", "insert", "(", "MI", ",", "&", "*", "MIB", ")", ";"], "File": "Thumb1FrameInfo", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84094, "Length": 170, "Cover_Rate": 0.6640625} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}"], "ground_truth": ["if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";"], "File": "Thumb1FrameInfo", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84095, "Length": 164, "Cover_Rate": 0.7130434782608696} {"Template_token": ["", "explicit", "Thumb1FrameInfo", "(", "const", "Subtarget", "&", "sti", ")", ":", "FrameInfo", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "Thumb1FrameInfo", "Func": "Thumb1FrameInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84096, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "Thumb1FrameInfo", "(", "const", "Subtarget", "&", "sti", ")", ":", "FrameInfo", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "Thumb1FrameInfo", "Func": "Thumb1FrameInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84097, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "&", "Old", "=", "*", "I", ";", "DebugLoc", "dl", "=", "Old", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "TII", ".", "getFrameSize", "(", "Old", ")", ";"], "ground_truth": ["if", "(", "Amount", "!=", "", ")", "{"], "File": "Thumb1FrameLowering (2)1", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84098, "Length": 81, "Cover_Rate": 0.40298507462686567} {"Template_token": ["", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "", ",", "NumBytes", ",", "TII", ",", "MRI", ",", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering (2)1", "Func": "emitCallSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84099, "Length": 22, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "NumBytes", ")", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "unsigned", "ScratchRegister", "=", "", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "for", "(", "auto", "&", "I", ":", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "isLowRegister", "(", "Reg", ")", "&&", "!", "(", "HasFP", "&&", "Reg", "==", "FramePtr", ")", ")", "{", "ScratchRegister", "=", "Reg", ";", "break", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "&", "*", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "PMBBI", ",", "NumBytes", ")", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ",", "ScratchRegister", ",", "MachineInstr", "::", "NoFlags", ")", ";"], "ground_truth": ["}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ",", "ScratchRegister", ",", "MachineInstr", "::", "NoFlags", ")", ";"], "File": "Thumb1FrameLowering (2)1", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84101, "Length": 304, "Cover_Rate": 0.45645645645645644} {"Template_token": ["", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "ArgRegsSaveSize", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", ".", "getStackSize", "(", ")", ";", "assert", "(", "(", "unsigned", ")", "NumBytes", ">=", "ArgRegsSaveSize", "&&", "", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "Register", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", "-", "ArgRegsSaveSize", ",", "", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "unsigned", "ScratchRegister", "=", "", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "for", "(", "auto", "&", "I", ":", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "isLowRegister", "(", "Reg", ")", "&&", "!", "(", "HasFP", "&&", "Reg", "==", "FramePtr", ")", ")", "{", "ScratchRegister", "=", "Reg", ";", "break", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "&", "*", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";"], "ground_truth": ["if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "PMBBI", ",", "NumBytes", ")", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ",", "ScratchRegister", ",", "MachineInstr", "::", "NoFlags", ")", ";"], "File": "Thumb1FrameLowering (2)1", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84102, "Length": 496, "Cover_Rate": 0.7447447447447447} {"Template_token": ["", "static", "const", "unsigned", "*", "findNextOrderedReg", "(", "const", "unsigned", "*", "CurrentReg", ",", "const", "RegSet", "&", "EnabledRegs", ",", "const", "unsigned", "*", "OrderEnd", ")", "{", "while", "(", "CurrentReg", "!=", "OrderEnd", "&&", "!", "EnabledRegs", "[", "*", "CurrentReg", "]", ")", "++", "CurrentReg", ";", "return", "CurrentReg", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering (2)1", "Func": "findNextOrderedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84105, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "while", "(", "CurrentReg", "!=", "OrderEnd", "&&", "!", "EnabledRegs", "[", "*", "CurrentReg", "]", ")", "++", "CurrentReg", ";", "return", "CurrentReg", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering (2)1", "Func": "findNextOrderedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84106, "Length": 20, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "PopReg", "=", "TmpReg", "=", "", ";", "for", "(", "auto", "Reg", ":", "GPRsNoLRSP", ".", "set_bits", "(", ")", ")", "{", "if", "(", "!", "UsedRegs", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "PopFriendly", ".", "test", "(", "Reg", ")", ")", "{", "PopReg", "=", "Reg", ";", "TmpReg", "=", "", ";", "break", ";", "}", "TmpReg", "=", "Reg", ";", "}", "}"], "ground_truth": ["}"], "File": "Thumb1FrameLowering (2)1", "Func": "findTemporariesForLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84107, "Length": 57, "Cover_Rate": 0.6705882352941176} {"Template_token": ["", "unsigned", "CFSize", "=", "MFI", ".", "getMaxCallFrameSize", "(", ")", ";"], "ground_truth": ["if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", "/", "", ")", "return", "false", ";"], "File": "Thumb1FrameLowering (2)1", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84108, "Length": 30, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "unsigned", "CFSize", "=", "MFI", ".", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", "/", "", ")", "return", "false", ";"], "ground_truth": ["return", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", ";"], "File": "Thumb1FrameLowering (2)1", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84109, "Length": 38, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "static", "bool", "isCSRestore", "(", "MachineInstr", "&", "MI", ",", "const", "MCPhysReg", "*", "CSRegs", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "isCalleeSavedRegister", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "true", ";"], "ground_truth": ["else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "Thumb1FrameLowering (2)1", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84110, "Length": 66, "Cover_Rate": 0.44} {"Template_token": ["", "bool", "Thumb1FrameLowering", "::", "needPopSpecialFixUp", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["FunctionInfo", "*", "AFI", "=", "const_cast", "<", "MachineFunction", "*", ">", "(", "&", "MF", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "File": "Thumb1FrameLowering (2)1", "Func": "needPopSpecialFixUp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84111, "Length": 33, "Cover_Rate": 0.4125} {"Template_token": ["", "}", "if", "(", "(", "", ".", "contains", "(", "Reg", ")", "||", "Reg", "==", "", ")", "&&", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", "&&", "!", "(", "hasFP", "(", "MF", ")", "&&", "Reg", "==", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ")", ")", "CopyRegs", "[", "Reg", "]", "=", "true", ";", "}", "for", "(", "unsigned", "ArgReg", ":", "{", "", ",", "", ",", "", ",", "", "}", ")", "if", "(", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "ArgReg", ")", ")", "CopyRegs", "[", "ArgReg", "]", "=", "true", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "LoRegsToSave", ".", "none", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "", ",", "", ",", "", ",", "", ",", "", "}", ")", "{", "if", "(", "LoRegsToSave", "[", "Reg", "]", ")", "{", "bool", "isKill", "=", "!", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "isKill", "&&", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "}", "}", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";"], "ground_truth": ["const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";"], "File": "Thumb1FrameLowering (2)1", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84113, "Length": 285, "Cover_Rate": 0.3566958698372966} {"Template_token": ["", "MachineBasicBlock", "*", "TmpMBB", "=", "const_cast", "<", "MachineBasicBlock", "*", ">", "(", "&", "MBB", ")", ";", "return", "emitPopSpecialFixUp", "(", "*", "TmpMBB", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering (2)", "Func": "canUseAsEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84114, "Length": 24, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "if", "(", "!", "needPopSpecialFixUp", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ")", "return", "true", ";", "MachineBasicBlock", "*", "TmpMBB", "=", "const_cast", "<", "MachineBasicBlock", "*", ">", "(", "&", "MBB", ")", ";", "return", "emitPopSpecialFixUp", "(", "*", "TmpMBB", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering (2)", "Func": "canUseAsEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84115, "Length": 40, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "DebugLoc", "dl", "=", "Old", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "Amount", "!=", "", ")", "{"], "File": "Thumb1FrameLowering (2)", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84116, "Length": 101, "Cover_Rate": 0.4786729857819905} {"Template_token": ["", "MachineInstr", "*", "Old", "=", "I", ";", "DebugLoc", "dl", "=", "Old", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "Amount", ")", ";", "}", "}", "}"], "ground_truth": ["MBB", ".", "erase", "(", "I", ")", ";"], "File": "Thumb1FrameLowering (2)", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84117, "Length": 134, "Cover_Rate": 0.6350710900473934} {"Template_token": ["", "void", "Thumb1FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "ArgRegsSaveSize", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "assert", "(", "(", "unsigned", ")", "NumBytes", ">=", "ArgRegsSaveSize", "&&", "", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "Thumb1FrameLowering (2)", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84118, "Length": 204, "Cover_Rate": 0.36298932384341637} {"Template_token": ["", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "int", "FramePtrOffsetInBlock", "=", "", ";", "unsigned", "adjustedGPRCS1Size", "=", "GPRCS1Size", ";", "if", "(", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "std", "::", "prev", "(", "MBBI", ")", ",", "NumBytes", ")", ")", "{", "FramePtrOffsetInBlock", "=", "NumBytes", ";", "adjustedGPRCS1Size", "+=", "NumBytes", ";", "NumBytes", "=", "", ";", "}", "if", "(", "adjustedGPRCS1Size", ")", "{", "CFAOffset", "-=", "adjustedGPRCS1Size", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "int", "FI", "=", "I", "->", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "STI", ".", "isTargetMachO", "(", ")", ")", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "MFI", "->", "getObjectOffset", "(", "FI", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "break", ";", "}", "}", "if", "(", "HasFP", ")", "{", "FramePtrOffsetInBlock", "+=", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "GPRCS1Size", "+", "ArgRegsSaveSize", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "FramePtr", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "FramePtrOffsetInBlock", "/", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ";", "if", "(", "FramePtrOffsetInBlock", ")", "{", "CFAOffset", "+=", "FramePtrOffsetInBlock", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "FramePtr", ",", "true", ")", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "{", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "FramePtr", ",", "true", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "NumBytes", ">", "", ")", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";"], "ground_truth": ["if", "(", "!", "HasFP", ")", "{"], "File": "Thumb1FrameLowering (2)", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84120, "Length": 511, "Cover_Rate": 0.38077496274217587} {"Template_token": ["", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", "/", "", ")", "return", "false", ";"], "ground_truth": ["return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "Thumb1FrameLowering (2)", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84123, "Length": 33, "Cover_Rate": 0.5} {"Template_token": ["", "for", "(", "int", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering (2)", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84124, "Length": 50, "Cover_Rate": 0.4032258064516129} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "true", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering (2)", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84125, "Length": 106, "Cover_Rate": 0.8548387096774194} {"Template_token": ["", "for", "(", "const", "CalleeSavedInfo", "&", "CSI", ":", "MF", ".", "getFrameInfo", "(", ")", "->", "getCalleeSavedInfo", "(", ")", ")", "if", "(", "CSI", ".", "getReg", "(", ")", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "Thumb1FrameLowering (2)", "Func": "needPopSpecialFixUp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84126, "Length": 33, "Cover_Rate": 0.4125} {"Template_token": ["", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering (2)", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84127, "Length": 89, "Cover_Rate": 0.4320388349514563} {"Template_token": ["", "Thumb1FrameLowering", "::", "Thumb1FrameLowering", "(", "const", "Subtarget", "&", "sti", ")", ":", "FrameLowering", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "Thumb1FrameLowering (2)", "Func": "Thumb1FrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84128, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "Thumb1FrameLowering", "::", "Thumb1FrameLowering", "(", "const", "Subtarget", "&", "sti", ")", ":", "FrameLowering", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "Thumb1FrameLowering (2)", "Func": "Thumb1FrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84129, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "&", "Old", "=", "*", "I", ";", "DebugLoc", "dl", "=", "Old", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "TII", ".", "getFrameSize", "(", "Old", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlign", "(", ")", ")", ";", "unsigned", "Opc", "=", "Old", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitCallSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "Amount", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "Thumb1FrameLowering10", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84130, "Length": 112, "Cover_Rate": 0.5572139303482587} {"Template_token": ["", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlign", "(", ")", ")", ";", "unsigned", "Opc", "=", "Old", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitCallSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "Amount", ")", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";"], "File": "Thumb1FrameLowering10", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84131, "Length": 62, "Cover_Rate": 0.30845771144278605} {"Template_token": ["", "MBBI", "=", "PrevMBBI", ";", "UseLDRSP", "=", "true", ";", "}", "}", "}", "if", "(", "!", "DoIt", "&&", "!", "PopReg", "&&", "!", "TemporaryReg", ")", "return", "false", ";", "assert", "(", "(", "PopReg", "||", "TemporaryReg", ")", "&&", "", ")", ";", "if", "(", "UseLDRSP", ")", "{", "assert", "(", "PopReg", "&&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "PopReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "MBBI", "->", "getNumExplicitOperands", "(", ")", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "PopReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MBBI", "++", ";", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "ArgRegsSaveSize", "+", "", ",", "", ",", "MachineInstr", "::", "NoFlags", ")", ";", "return", "true", ";", "}", "if", "(", "TemporaryReg", ")", "{", "assert", "(", "!", "PopReg", "&&", "", ")", ";", "PopReg", "=", "PopFriendly", ".", "find_first", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "TemporaryReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "PopReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "bool", "Popped", "=", "false", ";", "for", "(", "auto", "MO", ":", "MBBI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "(", "MO", ".", "isImplicit", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "", ")", "{", "MIB", ".", "add", "(", "MO", ")", ";", "if", "(", "!", "MO", ".", "isImplicit", "(", ")", ")", "Popped", "=", "true", ";", "}", "if", "(", "!", "Popped", ")", "MBB", ".", "erase", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "MBBI", "=", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "assert", "(", "PopReg", "&&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "PopReg", ",", "RegState", "::", "Define", ")", ";"], "ground_truth": ["emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "ArgRegsSaveSize", ",", "", ",", "MachineInstr", "::", "NoFlags", ")", ";"], "File": "Thumb1FrameLowering10", "Func": "emitPopSpecialFixUp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84132, "Length": 468, "Cover_Rate": 0.375} {"Template_token": ["", "CopyReg", "=", "findNextOrderedReg", "(", "++", "CopyReg", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "HiRegToRestore", "=", "findNextOrderedReg", "(", "++", "HiRegToRestore", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "}", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "bool", "NeedsPop", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "CalleeSavedInfo", "&", "Info", "=", "CSI", "[", "i", "-", "", "]", ";", "unsigned", "Reg", "=", "Info", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "", ".", "contains", "(", "Reg", ")", "||", "Reg", "==", "", ")", ")", "continue", ";", "if", "(", "Reg", "==", "", ")", "{", "Info", ".", "setRestored", "(", "false", ")", ";", "if", "(", "!", "MBB", ".", "succ_empty", "(", ")", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "if", "(", "isVarArg", ")", "continue", ";", "if", "(", "!", "STI", ".", "hasV5TOps", "(", ")", ")", "continue", ";", "if", "(", "AFI", "->", "isCmseNSEntryFunction", "(", ")", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NeedsPop", "=", "true", ";", "}", "if", "(", "NeedsPop", ")", "MBB", ".", "insert", "(", "MI", ",", "&", "*", "MIB", ")", ";", "else", "MF", ".", "DeleteMachineInstr", "(", "MIB", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering10", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84134, "Length": 272, "Cover_Rate": 0.30699774266365687} {"Template_token": ["", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", "||", "Reg", "==", "", ")", "{", "LoRegsToSave", "[", "Reg", "]", "=", "true", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", "&&", "Reg", "!=", "", ")", "{", "HiRegsToSave", "[", "Reg", "]", "=", "true", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "(", "", ".", "contains", "(", "Reg", ")", "||", "Reg", "==", "", ")", "&&", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", "&&", "!", "(", "hasFP", "(", "MF", ")", "&&", "Reg", "==", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ")", ")", "CopyRegs", "[", "Reg", "]", "=", "true", ";", "}", "for", "(", "unsigned", "ArgReg", ":", "{", "", ",", "", ",", "", ",", "", "}", ")", "if", "(", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "ArgReg", ")", ")", "CopyRegs", "[", "ArgReg", "]", "=", "true", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "LoRegsToSave", ".", "none", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "", ",", "", ",", "", ",", "", ",", "", "}", ")", "{", "if", "(", "LoRegsToSave", "[", "Reg", "]", ")", "{", "bool", "isKill", "=", "!", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "isKill", "&&", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "}", "}", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "const", "unsigned", "*", "HiRegToSave", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToSave", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", ")", "{", "const", "unsigned", "*", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";"], "ground_truth": ["MachineInstrBuilder", "PushMIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "Thumb1FrameLowering10", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84135, "Length": 428, "Cover_Rate": 0.5383647798742138} {"Template_token": ["", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";"], "File": "Thumb1FrameLowering11", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84136, "Length": 253, "Cover_Rate": 0.39717425431711145} {"Template_token": ["", "void", "Thumb1FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "Thumb1RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "Thumb1RegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "ArgRegsSaveSize", "=", "AFI", "->", "getArgRegsSaveSize", "(", "Align", ")", ";", "unsigned", "NumBytes", "=", "MFI", "->", "getStackSize", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "BasePtr", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "NumBytes", "=", "(", "NumBytes", "+", "", ")", "&", "~", "", ";", "MFI", "->", "setStackSize", "(", "NumBytes", ")", ";", "unsigned", "GPRCS1Size", "=", "", ",", "GPRCS2Size", "=", "", ",", "DPRCSSize", "=", "", ";", "int", "FramePtrSpillFI", "=", "", ";", "if", "(", "ArgRegsSaveSize", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "ArgRegsSaveSize", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{"], "ground_truth": ["if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "Thumb1FrameLowering11", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84137, "Length": 292, "Cover_Rate": 0.36545682102628285} {"Template_token": ["", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetIOS", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "HasFP", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ";", "if", "(", "NumBytes", ">", "", ")", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "HasFP", ")", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Size", "(", "GPRCS1Size", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Size", "(", "GPRCS2Size", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaSize", "(", "DPRCSSize", ")", ";"], "ground_truth": ["if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "report_fatal_error", "(", "", ")", ";"], "File": "Thumb1FrameLowering11", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84138, "Length": 328, "Cover_Rate": 0.41051314142678347} {"Template_token": ["", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";"], "ground_truth": ["NumRegs", "=", "true", ";"], "File": "Thumb1FrameLowering11", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84139, "Length": 81, "Cover_Rate": 0.30566037735849055} {"Template_token": ["", "explicit", "Thumb1FrameLowering", "(", "const", "Subtarget", "&", "sti", ")", ":", "FrameLowering", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "Thumb1FrameLowering11", "Func": "Thumb1FrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84140, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "Thumb1FrameLowering", "(", "const", "Subtarget", "&", "sti", ")", ":", "FrameLowering", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "Thumb1FrameLowering11", "Func": "Thumb1FrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84141, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "static", "void", "findTemporariesForLR", "(", "const", "BitVector", "&", "GPRsNoLRSP", ",", "const", "BitVector", "&", "PopFriendly", ",", "const", "LivePhysRegs", "&", "UsedRegs", ",", "unsigned", "&", "PopReg", ",", "unsigned", "&", "TmpReg", ",", "MachineRegisterInfo", "&", "MRI", ")", "{", "PopReg", "=", "TmpReg", "=", "", ";"], "ground_truth": ["for", "(", "auto", "Reg", ":", "GPRsNoLRSP", ".", "set_bits", "(", ")", ")", "{"], "File": "Thumb1FrameLowering12", "Func": "findTemporariesForLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84144, "Length": 50, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "&", "Old", "=", "*", "I", ";", "DebugLoc", "dl", "=", "Old", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "TII", ".", "getFrameSize", "(", "Old", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlignment", "(", ")", ")", ";", "unsigned", "Opc", "=", "Old", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{"], "ground_truth": ["emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "Amount", ")", ";"], "File": "Thumb1FrameLowering13", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84145, "Length": 109, "Cover_Rate": 0.5422885572139303} {"Template_token": ["", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "&", "Old", "=", "*", "I", ";", "DebugLoc", "dl", "=", "Old", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "TII", ".", "getFrameSize", "(", "Old", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlignment", "(", ")", ")", ";", "unsigned", "Opc", "=", "Old", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "Amount", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb1FrameLowering13", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84146, "Length": 122, "Cover_Rate": 0.6069651741293532} {"Template_token": ["", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "Thumb1FrameLowering13", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84147, "Length": 242, "Cover_Rate": 0.4143835616438356} {"Template_token": ["", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "", ",", "NumBytes", ",", "TII", ",", "MRI", ",", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering13", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84149, "Length": 22, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "TargetInstrInfo", "&", "TII", ",", "const", "DebugLoc", "&", "dl", ",", "const", "ThumbRegisterInfo", "&", "MRI", ",", "int", "NumBytes", ",", "unsigned", "MIFlags", "=", "MachineInstr", "::", "NoFlags", ")", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "", ",", "NumBytes", ",", "TII", ",", "MRI", ",", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering13", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84150, "Length": 62, "Cover_Rate": 0.9393939393939394} {"Template_token": ["", "bool", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering13", "Func": "enableShrinkWrapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84151, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "isCSRestore", "(", "MachineInstr", "&", "MI", ",", "const", "MCPhysReg", "*", "CSRegs", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "isCalleeSavedRegister", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "true", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "return", "true", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "return", "(", "(", "", ".", "contains", "(", "Src", ")", "||", "Src", "==", "", ")", "&&", "", ".", "contains", "(", "Dst", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering13", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84152, "Length": 134, "Cover_Rate": 0.8933333333333333} {"Template_token": ["", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "return", "(", "(", "", ".", "contains", "(", "Src", ")", "||", "Src", "==", "", ")", "&&", "", ".", "contains", "(", "Dst", ")", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering13", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84153, "Length": 56, "Cover_Rate": 0.37333333333333335} {"Template_token": ["", "RegSet", "CopyRegs", ";", "for", "(", "CalleeSavedInfo", "I", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", "||", "Reg", "==", "", ")", "{", "LoRegsToRestore", "[", "Reg", "]", "=", "true", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", "&&", "Reg", "!=", "", ")", "{", "HiRegsToRestore", "[", "Reg", "]", "=", "true", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "(", "", ".", "contains", "(", "Reg", ")", ")", "&&", "!", "(", "hasFP", "(", "MF", ")", "&&", "Reg", "==", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ")", ")", "CopyRegs", "[", "Reg", "]", "=", "true", ";", "}", "auto", "Terminator", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "Terminator", "!=", "MBB", ".", "end", "(", ")", "&&", "Terminator", "->", "getOpcode", "(", ")", "==", "", ")", "{", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "for", "(", "auto", "Op", ":", "Terminator", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "CopyRegs", "[", "Op", ".", "getReg", "(", ")", "]", "=", "false", ";", "}", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "auto", "HiRegToRestore", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", ")", "{", "assert", "(", "!", "CopyRegs", ".", "none", "(", ")", ")", ";", "auto", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PopMIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "PopMIB", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Define", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "*", "HiRegToRestore", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "CopyReg", "=", "findNextOrderedReg", "(", "++", "CopyReg", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "HiRegToRestore", "=", "findNextOrderedReg", "(", "++", "HiRegToRestore", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "}", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "bool", "NeedsPop", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "CalleeSavedInfo", "&", "Info", "=", "CSI", "[", "i", "-", "", "]", ";"], "ground_truth": ["unsigned", "Reg", "=", "Info", ".", "getReg", "(", ")", ";"], "File": "Thumb1FrameLowering13", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84154, "Length": 504, "Cover_Rate": 0.5260960334029228} {"Template_token": ["", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "const", "unsigned", "*", "HiRegToSave", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToSave", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", ")", "{", "const", "unsigned", "*", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PushMIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RegsToPush", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "if", "(", "HiRegsToSave", "[", "*", "HiRegToSave", "]", ")", "{", "bool", "isKill", "=", "!", "MRI", ".", "isLiveIn", "(", "*", "HiRegToSave", ")", ";", "if", "(", "isKill", "&&", "!", "MRI", ".", "isReserved", "(", "*", "HiRegToSave", ")", ")", "MBB", ".", "addLiveIn", "(", "*", "HiRegToSave", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "*", "HiRegToSave", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "RegsToPush", ".", "push_back", "(", "*", "CopyReg", ")", ";"], "ground_truth": ["CopyReg", "=", "findNextOrderedReg", "(", "++", "CopyReg", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";"], "File": "Thumb1FrameLowering13", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84155, "Length": 274, "Cover_Rate": 0.3490445859872611} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "auto", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "bool", "CanRestoreDirectly", "=", "STI", ".", "hasV5TOps", "(", ")", "&&", "!", "ArgRegsSaveSize", ";", "if", "(", "CanRestoreDirectly", ")", "{", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "!=", "", ")", "CanRestoreDirectly", "=", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", ";", "else", "{", "auto", "MBBI_prev", "=", "MBBI", ";", "MBBI_prev", "--", ";", "assert", "(", "MBBI_prev", "->", "getOpcode", "(", ")", "==", "", ")", ";", "assert", "(", "MBB", ".", "succ_size", "(", ")", "==", "", ")", ";", "if", "(", "(", "*", "MBB", ".", "succ_begin", "(", ")", ")", "->", "begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "=", "MBBI_prev", ";", "else", "CanRestoreDirectly", "=", "false", ";", "}", "}", "if", "(", "CanRestoreDirectly", ")", "{", "if", "(", "!", "DoIt", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "auto", "MO", ":", "MBBI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "(", "MO", ".", "isImplicit", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", ")", "MIB", ".", "add", "(", "MO", ")", ";", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";", "}", "LivePhysRegs", "UsedRegs", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "UsedRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "UsedRegs", ".", "addReg", "(", "CSRegs", "[", "i", "]", ")", ";", "DebugLoc", "dl", "=", "DebugLoc", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "auto", "InstUpToMBBI", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "InstUpToMBBI", "!=", "MBBI", ")", "UsedRegs", ".", "stepBackward", "(", "*", "--", "InstUpToMBBI", ")", ";", "}", "unsigned", "PopReg", "=", "", ";"], "ground_truth": ["unsigned", "TemporaryReg", "=", "", ";"], "File": "Thumb1FrameLowering14", "Func": "emitPopSpecialFixUp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84156, "Length": 400, "Cover_Rate": 0.3816793893129771} {"Template_token": ["", "while", "(", "CurrentReg", "!=", "OrderEnd", "&&", "!", "EnabledRegs", ".", "count", "(", "*", "CurrentReg", ")", ")", "++", "CurrentReg", ";"], "ground_truth": ["return", "CurrentReg", ";"], "File": "Thumb1FrameLowering14", "Func": "findNextOrderedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84159, "Length": 21, "Cover_Rate": 0.4375} {"Template_token": ["", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", "&&", "Reg", "!=", "", ")", "{", "HiRegsToRestore", ".", "insert", "(", "Reg", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "(", "", ".", "contains", "(", "Reg", ")", ")", "&&", "!", "(", "hasFP", "(", "MF", ")", "&&", "Reg", "==", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ")", ")", "CopyRegs", ".", "insert", "(", "Reg", ")", ";", "}", "auto", "Terminator", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "Terminator", "!=", "MBB", ".", "end", "(", ")", "&&", "Terminator", "->", "getOpcode", "(", ")", "==", "", ")", "{", "CopyRegs", ".", "insert", "(", "", ")", ";", "CopyRegs", ".", "insert", "(", "", ")", ";", "CopyRegs", ".", "insert", "(", "", ")", ";", "CopyRegs", ".", "insert", "(", "", ")", ";", "for", "(", "auto", "Op", ":", "Terminator", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "CopyRegs", ".", "erase", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "auto", "HiRegToRestore", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", ")", "{", "assert", "(", "!", "CopyRegs", ".", "empty", "(", ")", ")", ";", "auto", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PopMIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "PopMIB", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Define", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "*", "HiRegToRestore", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "CopyReg", "=", "findNextOrderedReg", "(", "++", "CopyReg", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "HiRegToRestore", "=", "findNextOrderedReg", "(", "++", "HiRegToRestore", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "}", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "bool", "NeedsPop", "=", "false", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{"], "File": "Thumb1FrameLowering14", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84160, "Length": 443, "Cover_Rate": 0.46097814776274715} {"Template_token": ["", "if", "(", "LoRegsToSave", ".", "count", "(", "Reg", ")", ")", "{", "bool", "isKill", "=", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "}", "}", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "const", "unsigned", "*", "HiRegToSave", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToSave", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", ")", "{", "const", "unsigned", "*", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PushMIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RegsToPush", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "if", "(", "HiRegsToSave", ".", "count", "(", "*", "HiRegToSave", ")", ")", "{", "bool", "isKill", "=", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "*", "HiRegToSave", ")", ";", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "*", "HiRegToSave", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "*", "HiRegToSave", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "Thumb1FrameLowering14", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84161, "Length": 301, "Cover_Rate": 0.38392857142857145} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Thumb1FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "&", "Old", "=", "*", "I", ";", "DebugLoc", "dl", "=", "Old", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "unsigned", "Opc", "=", "Old", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{"], "File": "Thumb1FrameLowering15", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84162, "Length": 148, "Cover_Rate": 0.6883720930232559} {"Template_token": ["", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "&", "*", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "PMBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "needPopSpecialFixUp", "(", "MF", ")", ")", "{"], "ground_truth": ["bool", "Done", "=", "emitPopSpecialFixUp", "(", "MBB", ",", "true", ")", ";"], "File": "Thumb1FrameLowering15", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84163, "Length": 383, "Cover_Rate": 0.6719298245614035} {"Template_token": ["", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "&", "*", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "PMBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";"], "ground_truth": ["}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";"], "File": "Thumb1FrameLowering15", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84164, "Length": 241, "Cover_Rate": 0.42280701754385963} {"Template_token": ["", "break", ";", "}", "TemporaryReg", "=", "Register", ";", "}", "}", "if", "(", "!", "DoIt", "&&", "!", "PopReg", "&&", "!", "TemporaryReg", ")", "return", "false", ";", "assert", "(", "(", "PopReg", "||", "TemporaryReg", ")", "&&", "", ")", ";", "if", "(", "TemporaryReg", ")", "{", "assert", "(", "!", "PopReg", "&&", "", ")", ";", "PopReg", "=", "PopFriendly", ".", "find_first", "(", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "TemporaryReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "PopReg", ",", "RegState", "::", "Kill", ")", ")", ";", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ")", ";", "bool", "Popped", "=", "false", ";", "for", "(", "auto", "MO", ":", "MBBI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "(", "MO", ".", "isImplicit", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "", ")", "{", "MIB", ".", "addOperand", "(", "MO", ")", ";", "if", "(", "!", "MO", ".", "isImplicit", "(", ")", ")", "Popped", "=", "true", ";", "}", "if", "(", "!", "Popped", ")", "MBB", ".", "erase", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "MBBI", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ")", ";", "}", "assert", "(", "PopReg", "&&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ")", ".", "addReg", "(", "PopReg", ",", "RegState", "::", "Define", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "ArgRegsSaveSize", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "PopReg", ",", "RegState", "::", "Kill", ")", ")", ";", "if", "(", "TemporaryReg", ")", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "PopReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "TemporaryReg", ",", "RegState", "::", "Kill", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "Thumb1FrameLowering15", "Func": "emitPopSpecialFixUp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84165, "Length": 387, "Cover_Rate": 0.38738738738738737} {"Template_token": ["", "}", "auto", "Terminator", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "Terminator", "!=", "MBB", ".", "end", "(", ")", "&&", "Terminator", "->", "getOpcode", "(", ")", "==", "", ")", "{", "CopyRegs", ".", "insert", "(", "", ")", ";", "CopyRegs", ".", "insert", "(", "", ")", ";", "CopyRegs", ".", "insert", "(", "", ")", ";", "CopyRegs", ".", "insert", "(", "", ")", ";", "for", "(", "auto", "Op", ":", "Terminator", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "CopyRegs", ".", "erase", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "auto", "HiRegToRestore", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", ")", "{", "assert", "(", "!", "CopyRegs", ".", "empty", "(", ")", ")", ";", "auto", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PopMIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "PopMIB", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "PopMIB", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Define", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "addReg", "(", "*", "HiRegToRestore", ",", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Kill", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "CopyReg", "=", "findNextOrderedReg", "(", "++", "CopyReg", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "HiRegToRestore", "=", "findNextOrderedReg", "(", "++", "HiRegToRestore", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "}", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "NeedsPop", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "", ".", "contains", "(", "Reg", ")", "||", "Reg", "==", "", ")", ")", "continue", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "if", "(", "!", "STI", ".", "hasV5TOps", "(", ")", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "else", "continue", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";"], "ground_truth": ["NeedsPop", "=", "true", ";"], "File": "Thumb1FrameLowering15", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84168, "Length": 506, "Cover_Rate": 0.5911214953271028} {"Template_token": ["", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", "&&", "Reg", "!=", "", ")", "{", "HiRegsToSave", ".", "insert", "(", "Reg", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "(", "", ".", "contains", "(", "Reg", ")", "||", "Reg", "==", "", ")", "&&", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", "&&", "!", "(", "hasFP", "(", "MF", ")", "&&", "Reg", "==", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ")", ")", "CopyRegs", ".", "insert", "(", "Reg", ")", ";", "}", "for", "(", "unsigned", "ArgReg", ":", "{", "", ",", "", ",", "", ",", "", "}", ")", "if", "(", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "ArgReg", ")", ")", "CopyRegs", ".", "insert", "(", "ArgReg", ")", ";", "if", "(", "!", "LoRegsToSave", ".", "empty", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "", ",", "", ",", "", ",", "", ",", "", "}", ")", "{", "if", "(", "LoRegsToSave", ".", "count", "(", "Reg", ")", ")", "{", "bool", "isKill", "=", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "}", "}", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "const", "unsigned", "*", "HiRegToSave", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToSave", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", ")", "{", "const", "unsigned", "*", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PushMIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "PushMIB", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RegsToPush", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "if", "(", "HiRegsToSave", ".", "count", "(", "*", "HiRegToSave", ")", ")", "{"], "ground_truth": ["bool", "isKill", "=", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "*", "HiRegToSave", ")", ";"], "File": "Thumb1FrameLowering15", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84169, "Length": 413, "Cover_Rate": 0.5335917312661499} {"Template_token": ["", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "PMBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "ArgRegsSaveSize", ")", "{"], "ground_truth": ["MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";"], "File": "Thumb1FrameLowering16", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84170, "Length": 300, "Cover_Rate": 0.436046511627907} {"Template_token": ["", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "PMBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "ArgRegsSaveSize", ")", "{"], "ground_truth": ["MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";"], "File": "Thumb1FrameLowering16", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84171, "Length": 264, "Cover_Rate": 0.38372093023255816} {"Template_token": ["", "void", "Thumb1FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "Thumb1RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "Thumb1RegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "ArgRegsSaveSize", "=", "AFI", "->", "getArgRegsSaveSize", "(", "Align", ")", ";", "unsigned", "NumBytes", "=", "MFI", "->", "getStackSize", "(", ")", ";", "assert", "(", "NumBytes", ">=", "ArgRegsSaveSize", "&&", "", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "BasePtr", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "int", "CFAOffset", "=", "", ";", "NumBytes", "=", "(", "NumBytes", "+", "", ")", "&", "~", "", ";", "MFI", "->", "setStackSize", "(", "NumBytes", ")", ";", "unsigned", "GPRCS1Size", "=", "", ",", "GPRCS2Size", "=", "", ",", "DPRCSSize", "=", "", ";", "int", "FramePtrSpillFI", "=", "", ";", "if", "(", "ArgRegsSaveSize", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "ArgRegsSaveSize", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "CFAOffset", "-=", "ArgRegsSaveSize", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "(", "NumBytes", "-", "ArgRegsSaveSize", ")", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "CFAOffset", "-=", "NumBytes", "-", "ArgRegsSaveSize", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "return", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering16", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84172, "Length": 434, "Cover_Rate": 0.3188831741366642} {"Template_token": ["", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "STI", ".", "getRegisterInfo", "(", ")", ";", "LivePhysRegs", "UsedRegs", "(", "TRI", ")", ";", "UsedRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", ".", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "UsedRegs", ".", "addReg", "(", "CSRegs", "[", "i", "]", ")", ";", "DebugLoc", "dl", "=", "DebugLoc", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "auto", "InstUpToMBBI", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "InstUpToMBBI", "!=", "MBBI", ")", "UsedRegs", ".", "stepBackward", "(", "*", "--", "InstUpToMBBI", ")", ";", "}", "unsigned", "PopReg", "=", "", ";", "unsigned", "TemporaryReg", "=", "", ";", "BitVector", "PopFriendly", "=", "TRI", ".", "getAllocatableSet", "(", "MF", ",", "TRI", ".", "getRegClass", "(", "", ")", ")", ";", "if", "(", "STI", ".", "useR7AsFramePointer", "(", ")", ")", "PopFriendly", ".", "set", "(", "", ")", ";", "assert", "(", "PopFriendly", ".", "any", "(", ")", "&&", "", ")", ";", "BitVector", "GPRsNoLRSP", "=", "TRI", ".", "getAllocatableSet", "(", "MF", ",", "TRI", ".", "getRegClass", "(", "", ")", ")", ";", "GPRsNoLRSP", "|=", "PopFriendly", ";", "GPRsNoLRSP", ".", "reset", "(", "", ")", ";", "GPRsNoLRSP", ".", "reset", "(", "", ")", ";", "GPRsNoLRSP", ".", "reset", "(", "", ")", ";", "findTemporariesForLR", "(", "GPRsNoLRSP", ",", "PopFriendly", ",", "UsedRegs", ",", "PopReg", ",", "TemporaryReg", ")", ";", "bool", "UseLDRSP", "=", "false", ";", "if", "(", "!", "PopReg", "&&", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "auto", "PrevMBBI", "=", "MBBI", ";", "PrevMBBI", "--", ";", "if", "(", "PrevMBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "UsedRegs", ".", "stepBackward", "(", "*", "PrevMBBI", ")", ";", "findTemporariesForLR", "(", "GPRsNoLRSP", ",", "PopFriendly", ",", "UsedRegs", ",", "PopReg", ",", "TemporaryReg", ")", ";", "if", "(", "PopReg", ")", "{", "MBBI", "=", "PrevMBBI", ";", "UseLDRSP", "=", "true", ";", "}", "}", "}", "if", "(", "!", "DoIt", "&&", "!", "PopReg", "&&", "!", "TemporaryReg", ")", "return", "false", ";", "assert", "(", "(", "PopReg", "||", "TemporaryReg", ")", "&&", "", ")", ";", "if", "(", "UseLDRSP", ")", "{", "assert", "(", "PopReg", "&&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "PopReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "MBBI", "->", "getNumExplicitOperands", "(", ")", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "PopReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["MBBI", "++", ";"], "File": "Thumb1FrameLowering17", "Func": "emitPopSpecialFixUp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84174, "Length": 428, "Cover_Rate": 0.3485342019543974} {"Template_token": ["", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "(", "NumBytes", "-", "ArgRegsSaveSize", ")", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "CFAOffset", "-=", "NumBytes", "-", "ArgRegsSaveSize", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "STI", ".", "isTargetMachO", "(", ")", ")", "{", "GPRCS2Size", "+=", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "default", ":", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "ArgRegsSaveSize", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "int", "FramePtrOffsetInBlock", "=", "", ";", "unsigned", "adjustedGPRCS1Size", "=", "GPRCS1Size", ";", "if", "(", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "std", "::", "prev", "(", "MBBI", ")", ",", "NumBytes", ")", ")", "{", "FramePtrOffsetInBlock", "=", "NumBytes", ";", "adjustedGPRCS1Size", "+=", "NumBytes", ";", "NumBytes", "=", "", ";", "}", "if", "(", "adjustedGPRCS1Size", ")", "{", "CFAOffset", "-=", "adjustedGPRCS1Size", ";"], "ground_truth": ["unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";"], "File": "Thumb1FrameLowering1", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84177, "Length": 457, "Cover_Rate": 0.3280689160086145} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "NumRegs", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "if", "(", "STI", ".", "hasV4TOps", "(", ")", "&&", "!", "STI", ".", "hasV5TOps", "(", ")", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NumRegs", "=", "true", ";", "}", "if", "(", "NumRegs", ")", "MBB", ".", "insert", "(", "MI", ",", "&", "*", "MIB", ")", ";", "else", "MF", ".", "DeleteMachineInstr", "(", "MIB", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering1", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84178, "Length": 172, "Cover_Rate": 0.6187050359712231} {"Template_token": ["", "bool", "NumRegs", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "if", "(", "STI", ".", "hasV4TOps", "(", ")", "&&", "!", "STI", ".", "hasV5TOps", "(", ")", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NumRegs", "=", "true", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering1", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84179, "Length": 123, "Cover_Rate": 0.44244604316546765} {"Template_token": ["", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";"], "File": "Thumb1FrameLowering1", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84180, "Length": 75, "Cover_Rate": 0.33482142857142855} {"Template_token": ["", "if", "(", "Reg", "==", "", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering1", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84181, "Length": 70, "Cover_Rate": 0.3125} {"Template_token": ["", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";"], "File": "Thumb1FrameLowering21", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84183, "Length": 294, "Cover_Rate": 0.4273255813953488} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetIOS", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ";", "if", "(", "NumBytes", ">", "", ")", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}"], "ground_truth": ["if", "(", "NumBytes", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "Thumb1FrameLowering22", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84184, "Length": 356, "Cover_Rate": 0.4593548387096774} {"Template_token": ["", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "unsigned", "ScratchRegister", "=", "", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "for", "(", "auto", "&", "I", ":", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", "{", "Register", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "isLowRegister", "(", "Reg", ")", "&&", "!", "(", "HasFP", "&&", "Reg", "==", "FramePtr", ")", ")", "{", "ScratchRegister", "=", "Reg", ";", "break", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "&", "*", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "PMBBI", ",", "NumBytes", ")", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ",", "ScratchRegister", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ",", "ScratchRegister", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "}"], "ground_truth": ["if", "(", "needPopSpecialFixUp", "(", "MF", ")", ")", "{"], "File": "Thumb1FrameLowering24", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84185, "Length": 391, "Cover_Rate": 0.5870870870870871} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "ArgRegsSaveSize", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", ".", "getStackSize", "(", ")", ";", "assert", "(", "(", "unsigned", ")", "NumBytes", ">=", "ArgRegsSaveSize", "&&", "", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "Register", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", "-", "ArgRegsSaveSize", ",", "", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{"], "ground_truth": ["unsigned", "ScratchRegister", "=", "", ";"], "File": "Thumb1FrameLowering24", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84186, "Length": 403, "Cover_Rate": 0.6051051051051051} {"Template_token": ["", "RegSet", "CopyRegs", ";", "for", "(", "CalleeSavedInfo", "I", ":", "CSI", ")", "{", "Register", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", "||", "Reg", "==", "", ")", "{", "LoRegsToRestore", "[", "Reg", "]", "=", "true", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", "&&", "Reg", "!=", "", ")", "{", "HiRegsToRestore", "[", "Reg", "]", "=", "true", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "(", "", ".", "contains", "(", "Reg", ")", ")", "&&", "!", "(", "hasFP", "(", "MF", ")", "&&", "Reg", "==", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ")", ")", "CopyRegs", "[", "Reg", "]", "=", "true", ";", "}", "auto", "Terminator", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "Terminator", "!=", "MBB", ".", "end", "(", ")", "&&", "Terminator", "->", "getOpcode", "(", ")", "==", "", ")", "{", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "for", "(", "auto", "Op", ":", "Terminator", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "CopyRegs", "[", "Op", ".", "getReg", "(", ")", "]", "=", "false", ";", "}", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "auto", "HiRegToRestore", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", ")", "{", "assert", "(", "!", "CopyRegs", ".", "none", "(", ")", ")", ";", "auto", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PopMIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "PopMIB", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Define", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "*", "HiRegToRestore", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "CopyReg", "=", "findNextOrderedReg", "(", "++", "CopyReg", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "HiRegToRestore", "=", "findNextOrderedReg", "(", "++", "HiRegToRestore", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "}", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "bool", "NeedsPop", "=", "false", ";", "for", "(", "CalleeSavedInfo", "&", "Info", ":", "llvm", "::", "reverse", "(", "CSI", ")", ")", "{"], "ground_truth": ["Register", "Reg", "=", "Info", ".", "getReg", "(", ")", ";"], "File": "Thumb1FrameLowering24", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84189, "Length": 488, "Cover_Rate": 0.5609195402298851} {"Template_token": ["", "for", "(", "unsigned", "Reg", ":", "{", "", ",", "", ",", "", ",", "", ",", "", "}", ")", "{", "if", "(", "LoRegsToSave", "[", "Reg", "]", ")", "{", "bool", "isKill", "=", "!", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "isKill", "&&", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "}", "}", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "const", "unsigned", "*", "HiRegToSave", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToSave", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", ")", "{", "const", "unsigned", "*", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PushMIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RegsToPush", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "if", "(", "HiRegsToSave", "[", "*", "HiRegToSave", "]", ")", "{", "bool", "isKill", "=", "!", "MRI", ".", "isLiveIn", "(", "*", "HiRegToSave", ")", ";", "if", "(", "isKill", "&&", "!", "MRI", ".", "isReserved", "(", "*", "HiRegToSave", ")", ")", "MBB", ".", "addLiveIn", "(", "*", "HiRegToSave", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "*", "HiRegToSave", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "Thumb1FrameLowering24", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84191, "Length": 338, "Cover_Rate": 0.4300254452926209} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "ArgRegsSaveSize", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", ".", "getStackSize", "(", ")", ";", "assert", "(", "(", "unsigned", ")", "NumBytes", ">=", "ArgRegsSaveSize", "&&", "", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", "-", "ArgRegsSaveSize", ",", "", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "unsigned", "ScratchRegister", "=", "", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "for", "(", "auto", "&", "I", ":", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "isLowRegister", "(", "Reg", ")", "&&", "!", "(", "HasFP", "&&", "Reg", "==", "FramePtr", ")", ")", "{", "ScratchRegister", "=", "Reg", ";", "break", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering27", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84192, "Length": 425, "Cover_Rate": 0.6381381381381381} {"Template_token": ["", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", "-", "ArgRegsSaveSize", ",", "", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "unsigned", "ScratchRegister", "=", "", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "for", "(", "auto", "&", "I", ":", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "isLowRegister", "(", "Reg", ")", "&&", "!", "(", "HasFP", "&&", "Reg", "==", "FramePtr", ")", ")", "{", "ScratchRegister", "=", "Reg", ";", "break", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "&", "*", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "PMBBI", ",", "NumBytes", ")", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ",", "ScratchRegister", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ",", "ScratchRegister", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "}", "if", "(", "needPopSpecialFixUp", "(", "MF", ")", ")", "{", "bool", "Done", "=", "emitPopSpecialFixUp", "(", "MBB", ",", "true", ")", ";", "(", "void", ")", "Done", ";"], "ground_truth": ["assert", "(", "Done", "&&", "", ")", ";"], "File": "Thumb1FrameLowering27", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84193, "Length": 463, "Cover_Rate": 0.6951951951951952} {"Template_token": ["", "explicit", "Thumb1FrameLowering", "(", "const", "BaseTargetMachine", "&", "tm", ",", "const", "Subtarget", "&", "sti", ")", ":", "FrameLowering", "(", "tm", ",", "sti", ")", "{"], "ground_truth": ["}"], "File": "Thumb1FrameLowering27", "Func": "Thumb1FrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84196, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "Thumb1FrameLowering", "(", "const", "BaseTargetMachine", "&", "tm", ",", "const", "Subtarget", "&", "sti", ")", ":", "FrameLowering", "(", "tm", ",", "sti", ")", "{"], "ground_truth": ["}"], "File": "Thumb1FrameLowering27", "Func": "Thumb1FrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84197, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "}", "bool", "IsV4PopReturn", "=", "false", ";", "for", "(", "const", "CalleeSavedInfo", "&", "CSI", ":", "MFI", "->", "getCalleeSavedInfo", "(", ")", ")", "if", "(", "CSI", ".", "getReg", "(", ")", "==", "", ")", "IsV4PopReturn", "=", "true", ";", "IsV4PopReturn", "&=", "STI", ".", "hasV4TOps", "(", ")", "&&", "!", "STI", ".", "hasV5TOps", "(", ")", ";", "if", "(", "ArgRegsSaveSize", "||", "IsV4PopReturn", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "assert", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "AFI", "->", "getReturnRegsCount", "(", ")", "<=", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "ArgRegsSaveSize", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "ArgRegsSaveSize", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "Thumb1FrameLowering28", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84198, "Length": 381, "Cover_Rate": 0.4105603448275862} {"Template_token": ["", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "PMBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "}", "bool", "IsV4PopReturn", "=", "false", ";", "for", "(", "const", "CalleeSavedInfo", "&", "CSI", ":", "MFI", "->", "getCalleeSavedInfo", "(", ")", ")", "if", "(", "CSI", ".", "getReg", "(", ")", "==", "", ")", "IsV4PopReturn", "=", "true", ";", "IsV4PopReturn", "&=", "STI", ".", "hasV4TOps", "(", ")", "&&", "!", "STI", ".", "hasV5TOps", "(", ")", ";", "if", "(", "ArgRegsSaveSize", "||", "IsV4PopReturn", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "assert", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "AFI", "->", "getReturnRegsCount", "(", ")", "<=", "", ")", "{"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";"], "File": "Thumb1FrameLowering28", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84199, "Length": 404, "Cover_Rate": 0.4353448275862069} {"Template_token": ["", "MFI", "->", "setStackSize", "(", "NumBytes", ")", ";", "unsigned", "GPRCS1Size", "=", "", ",", "GPRCS2Size", "=", "", ",", "DPRCSSize", "=", "", ";", "int", "FramePtrSpillFI", "=", "", ";", "if", "(", "ArgRegsSaveSize", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "ArgRegsSaveSize", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "CFAOffset", "-=", "ArgRegsSaveSize", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "(", "NumBytes", "-", "ArgRegsSaveSize", ")", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "CFAOffset", "-=", "NumBytes", "-", "ArgRegsSaveSize", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "STI", ".", "isTargetMachO", "(", ")", ")", "{", "GPRCS2Size", "+=", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "default", ":", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "ArgRegsSaveSize", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "int", "FramePtrOffsetInBlock", "=", "", ";", "unsigned", "adjustedGPRCS1Size", "=", "GPRCS1Size", ";", "if", "(", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "std", "::", "prev", "(", "MBBI", ")", ",", "NumBytes", ")", ")", "{", "FramePtrOffsetInBlock", "=", "NumBytes", ";", "adjustedGPRCS1Size", "+=", "NumBytes", ";", "NumBytes", "=", "", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering28", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84200, "Length": 486, "Cover_Rate": 0.34763948497854075} {"Template_token": ["", "static", "bool", "isCSRestore", "(", "MachineInstr", "&", "MI", ",", "const", "MCPhysReg", "*", "CSRegs", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "isCalleeSavedRegister", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "true", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["for", "(", "int", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", "-", "", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";"], "File": "Thumb1FrameLowering2", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84202, "Length": 112, "Cover_Rate": 0.9032258064516129} {"Template_token": ["", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "NeedsPop", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "if", "(", "!", "STI", ".", "hasV5TOps", "(", ")", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";"], "ground_truth": ["}", "else", "continue", ";"], "File": "Thumb1FrameLowering2", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84203, "Length": 126, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "bool", "Thumb1FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", ".", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "}", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering2", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84204, "Length": 202, "Cover_Rate": 0.9805825242718447} {"Template_token": ["", "if", "(", "Reg", "==", "", ")", "I", ".", "setRestored", "(", "false", ")", ";", "if", "(", "(", "", ".", "contains", "(", "Reg", ")", ")", "&&", "!", "(", "hasFP", "(", "MF", ")", "&&", "Reg", "==", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ")", ")", "CopyRegs", "[", "Reg", "]", "=", "true", ";", "}", "auto", "Terminator", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "Terminator", "!=", "MBB", ".", "end", "(", ")", "&&", "Terminator", "->", "getOpcode", "(", ")", "==", "", ")", "{", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "for", "(", "auto", "Op", ":", "Terminator", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "CopyRegs", "[", "Op", ".", "getReg", "(", ")", "]", "=", "false", ";", "}", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllLoRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "auto", "HiRegToRestore", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", ")", "{", "assert", "(", "!", "CopyRegs", ".", "none", "(", ")", ")", ";", "auto", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PopMIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{"], "ground_truth": ["PopMIB", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Define", ")", ";"], "File": "Thumb1FrameLowering31", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84206, "Length": 332, "Cover_Rate": 0.3747178329571106} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "LoRegsToSave", ".", "none", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ")", "{", "if", "(", "LoRegsToSave", "[", "Reg", "]", ")", "{", "bool", "isKill", "=", "!", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "isKill", "&&", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "}", "}", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "const", "unsigned", "*", "HiRegToSave", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToSave", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", ")", "{", "const", "unsigned", "*", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PushMIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RegsToPush", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "if", "(", "HiRegsToSave", "[", "*", "HiRegToSave", "]", ")", "{", "bool", "isKill", "=", "!", "MRI", ".", "isLiveIn", "(", "*", "HiRegToSave", ")", ";", "if", "(", "isKill", "&&", "!", "MRI", ".", "isReserved", "(", "*", "HiRegToSave", ")", ")", "MBB", ".", "addLiveIn", "(", "*", "HiRegToSave", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "*", "HiRegToSave", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "RegsToPush", ".", "push_back", "(", "*", "CopyReg", ")", ";", "CopyReg", "=", "findNextOrderedReg", "(", "++", "CopyReg", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "HiRegToSave", "=", "findNextOrderedReg", "(", "++", "HiRegToSave", ",", "HiRegsToSave", ",", "AllHighRegsEnd", ")", ";", "}", "}", "for", "(", "unsigned", "Reg", ":", "llvm", "::", "reverse", "(", "RegsToPush", ")", ")", "PushMIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "PushMIB", ")", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering31", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84207, "Length": 461, "Cover_Rate": 0.5684340320591862} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "const_cast", "<", "MachineFunction", "*", ">", "(", "&", "MF", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "true", ";", "bool", "IsV4PopReturn", "=", "false", ";", "for", "(", "const", "CalleeSavedInfo", "&", "CSI", ":", "MF", ".", "getFrameInfo", "(", ")", "->", "getCalleeSavedInfo", "(", ")", ")", "if", "(", "CSI", ".", "getReg", "(", ")", "==", "", ")", "IsV4PopReturn", "=", "true", ";"], "ground_truth": ["return", "IsV4PopReturn", "&&", "STI", ".", "hasV4TOps", "(", ")", "&&", "!", "STI", ".", "hasV5TOps", "(", ")", ";"], "File": "Thumb1FrameLowering35", "Func": "needPopSpecialFixUp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84214, "Length": 84, "Cover_Rate": 0.8484848484848485} {"Template_token": ["", "if", "(", "isVarArg", ")", "continue", ";", "if", "(", "STI", ".", "hasV4TOps", "(", ")", "&&", "!", "STI", ".", "hasV5TOps", "(", ")", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NumRegs", "=", "true", ";", "}", "if", "(", "NumRegs", ")", "MBB", ".", "insert", "(", "MI", ",", "&", "*", "MIB", ")", ";", "else", "MF", ".", "DeleteMachineInstr", "(", "MIB", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering35", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84215, "Length": 115, "Cover_Rate": 0.3758169934640523} {"Template_token": ["", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb1FrameLowering37", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84216, "Length": 195, "Cover_Rate": 0.3150242326332795} {"Template_token": ["", "static", "bool", "isCSRestore", "(", "MachineInstr", "*", "MI", ",", "const", "unsigned", "*", "CSRegs", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "true", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "Thumb1FrameLowering37", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84217, "Length": 115, "Cover_Rate": 0.9274193548387096} {"Template_token": ["", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", "->", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NumRegs", "=", "true", ";", "}", "if", "(", "NumRegs", ")", "MBB", ".", "insert", "(", "MI", ",", "&", "*", "MIB", ")", ";"], "ground_truth": ["else", "MF", ".", "DeleteMachineInstr", "(", "MIB", ")", ";"], "File": "Thumb1FrameLowering37", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84218, "Length": 91, "Cover_Rate": 0.3433962264150943} {"Template_token": ["", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering38", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84219, "Length": 179, "Cover_Rate": 0.30033557046979864} {"Template_token": ["", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "const", "unsigned", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "VARegSaveSize", ")", "{", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";"], "File": "Thumb1FrameLowering38", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84220, "Length": 379, "Cover_Rate": 0.6359060402684564} {"Template_token": ["", "NumBytes", "=", "(", "NumBytes", "+", "", ")", "&", "~", "", ";", "MFI", "->", "setStackSize", "(", "NumBytes", ")", ";", "unsigned", "GPRCS1Size", "=", "", ",", "GPRCS2Size", "=", "", ",", "DPRCSSize", "=", "", ";", "int", "FramePtrSpillFI", "=", "", ";", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "VARegSaveSize", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering38", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84221, "Length": 306, "Cover_Rate": 0.4052980132450331} {"Template_token": ["", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "BasePtr", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "NumBytes", "=", "(", "NumBytes", "+", "", ")", "&", "~", "", ";", "MFI", "->", "setStackSize", "(", "NumBytes", ")", ";", "unsigned", "GPRCS1Size", "=", "", ",", "GPRCS2Size", "=", "", ",", "DPRCSSize", "=", "", ";", "int", "FramePtrSpillFI", "=", "", ";", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "VARegSaveSize", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";"], "ground_truth": ["AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";"], "File": "Thumb1FrameLowering38", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84222, "Length": 366, "Cover_Rate": 0.4847682119205298} {"Template_token": ["", "bool", "Thumb1FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", "/", "", ")", "return", "false", ";"], "ground_truth": ["return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "Thumb1FrameLowering38", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84223, "Length": 65, "Cover_Rate": 0.9848484848484849} {"Template_token": ["", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", "/", "", ")", "return", "false", ";", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering38", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84224, "Length": 43, "Cover_Rate": 0.6515151515151515} {"Template_token": ["", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "isVarArg", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ">", "", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "NumRegs", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NumRegs", "=", "true", ";", "}"], "ground_truth": ["if", "(", "NumRegs", ")", "MBB", ".", "insert", "(", "MI", ",", "&", "*", "MIB", ")", ";"], "File": "Thumb1FrameLowering38", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84225, "Length": 233, "Cover_Rate": 0.91015625} {"Template_token": ["", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "}"], "ground_truth": ["if", "(", "VARegSaveSize", ")", "{"], "File": "Thumb1FrameLowering45", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84227, "Length": 222, "Cover_Rate": 0.35864297253634897} {"Template_token": ["", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "VARegSaveSize", ")", "{", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "VARegSaveSize", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", "->", "copyImplicitOps", "(", "&", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering45", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84228, "Length": 227, "Cover_Rate": 0.3667205169628433} {"Template_token": ["", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "MF", ",", "PMBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "ArgRegsSaveSize", ")", "{", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";"], "File": "Thumb1FrameLowering50", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84230, "Length": 341, "Cover_Rate": 0.5158850226928896} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetIOS", "(", ")", ")", "GPRCS2Size", "+=", "", ";", "else", "GPRCS1Size", "+=", "", ";", "break", ";", "default", ":", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "int", "FramePtrOffsetInBlock", "=", "", ";", "if", "(", "tryFoldSPUpdateIntoPushPop", "(", "MF", ",", "prior", "(", "MBBI", ")", ",", "NumBytes", ")", ")", "{", "FramePtrOffsetInBlock", "=", "NumBytes", ";", "NumBytes", "=", "", ";", "}", "if", "(", "HasFP", ")", "{", "FramePtrOffsetInBlock", "+=", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "GPRCS1Size", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "FramePtr", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "FramePtrOffsetInBlock", "/", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ";", "if", "(", "NumBytes", ">", "", ")", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "HasFP", ")", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Size", "(", "GPRCS1Size", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Size", "(", "GPRCS2Size", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaSize", "(", "DPRCSSize", ")", ";"], "ground_truth": ["if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "report_fatal_error", "(", "", ")", ";"], "File": "Thumb1FrameLowering50", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84231, "Length": 379, "Cover_Rate": 0.46732429099876693} {"Template_token": ["", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "Thumb1RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "Thumb1RegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "DebugLoc", "dl", "=", "Old", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "Amount", "!=", "", ")", "{"], "File": "Thumb1FrameLowering57", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84233, "Length": 109, "Cover_Rate": 0.4977168949771689} {"Template_token": ["", "DebugLoc", "dl", "=", "Old", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "Amount", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "Thumb1FrameLowering57", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84234, "Length": 121, "Cover_Rate": 0.5525114155251142} {"Template_token": ["", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "PMBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering57", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84235, "Length": 300, "Cover_Rate": 0.3177966101694915} {"Template_token": ["", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "int", "FI", "=", "I", "->", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "STI", ".", "isTargetMachO", "(", ")", ")", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "MFI", "->", "getObjectOffset", "(", "FI", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "break", ";", "}", "}", "if", "(", "HasFP", ")", "{", "FramePtrOffsetInBlock", "+=", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "GPRCS1Size", "+", "ArgRegsSaveSize", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "FramePtr", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "FramePtrOffsetInBlock", "/", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ";", "if", "(", "FramePtrOffsetInBlock", ")", "{", "CFAOffset", "+=", "FramePtrOffsetInBlock", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "FramePtr", ",", "true", ")", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "{", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "FramePtr", ",", "true", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "NumBytes", ">", "", ")", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "HasFP", ")", "{", "CFAOffset", "-=", "NumBytes", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "}", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "HasFP", ")", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Size", "(", "GPRCS1Size", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Size", "(", "GPRCS2Size", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaSize", "(", "DPRCSSize", ")", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "report_fatal_error", "(", "", ")", ";"], "ground_truth": ["if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "BasePtr", ")", ".", "addReg", "(", "", ")", ")", ";"], "File": "Thumb1FrameLowering57", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84236, "Length": 517, "Cover_Rate": 0.36562942008486565} {"Template_token": ["", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "if", "(", "STI", ".", "hasV4TOps", "(", ")", "&&", "!", "STI", ".", "hasV5TOps", "(", ")", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NumRegs", "=", "true", ";", "}", "if", "(", "NumRegs", ")", "MBB", ".", "insert", "(", "MI", ",", "&", "*", "MIB", ")", ";", "else", "MF", ".", "DeleteMachineInstr", "(", "MIB", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "Thumb1FrameLowering57", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84238, "Length": 125, "Cover_Rate": 0.4432624113475177} {"Template_token": ["", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "assert", "(", "(", "unsigned", ")", "NumBytes", ">=", "ArgRegsSaveSize", "&&", "", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "!", "MFI", "->", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "&", "*", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "PMBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "needPopSpecialFixUp", "(", "MF", ")", ")", "{", "bool", "Done", "=", "emitPopSpecialFixUp", "(", "MBB", ",", "true", ")", ";", "(", "void", ")", "Done", ";", "assert", "(", "Done", "&&", "", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb1FrameLowering58", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84239, "Length": 434, "Cover_Rate": 0.7614035087719299} {"Template_token": ["", "MFI", "->", "setStackSize", "(", "NumBytes", ")", ";", "unsigned", "GPRCS1Size", "=", "", ",", "GPRCS2Size", "=", "", ",", "DPRCSSize", "=", "", ";", "int", "FramePtrSpillFI", "=", "", ";", "if", "(", "ArgRegsSaveSize", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "ArgRegsSaveSize", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "CFAOffset", "-=", "ArgRegsSaveSize", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "(", "NumBytes", "-", "ArgRegsSaveSize", ")", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "CFAOffset", "-=", "NumBytes", "-", "ArgRegsSaveSize", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "STI", ".", "splitFramePushPop", "(", ")", ")", "{", "GPRCS2Size", "+=", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "default", ":", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "ArgRegsSaveSize", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "int", "FramePtrOffsetInBlock", "=", "", ";", "unsigned", "adjustedGPRCS1Size", "=", "GPRCS1Size", ";", "if", "(", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "std", "::", "prev", "(", "MBBI", ")", ",", "NumBytes", ")", ")", "{", "FramePtrOffsetInBlock", "=", "NumBytes", ";", "adjustedGPRCS1Size", "+=", "NumBytes", ";", "NumBytes", "=", "", ";", "}"], "ground_truth": ["if", "(", "adjustedGPRCS1Size", ")", "{"], "File": "Thumb1FrameLowering58", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84240, "Length": 475, "Cover_Rate": 0.35342261904761907} {"Template_token": ["", "if", "(", "STI", ".", "splitFramePushPop", "(", ")", ")", "{", "GPRCS2Size", "+=", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "default", ":", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "ArgRegsSaveSize", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "int", "FramePtrOffsetInBlock", "=", "", ";", "unsigned", "adjustedGPRCS1Size", "=", "GPRCS1Size", ";", "if", "(", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "std", "::", "prev", "(", "MBBI", ")", ",", "NumBytes", ")", ")", "{", "FramePtrOffsetInBlock", "=", "NumBytes", ";", "adjustedGPRCS1Size", "+=", "NumBytes", ";", "NumBytes", "=", "", ";", "}", "if", "(", "adjustedGPRCS1Size", ")", "{", "CFAOffset", "-=", "adjustedGPRCS1Size", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "int", "FI", "=", "I", "->", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "STI", ".", "splitFramePushPop", "(", ")", ")", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "MFI", "->", "getObjectOffset", "(", "FI", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "break", ";", "}", "}", "if", "(", "HasFP", ")", "{", "FramePtrOffsetInBlock", "+=", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "GPRCS1Size", "+", "ArgRegsSaveSize", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "FramePtr", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "FramePtrOffsetInBlock", "/", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ";"], "ground_truth": ["if", "(", "FramePtrOffsetInBlock", ")", "{"], "File": "Thumb1FrameLowering58", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84241, "Length": 496, "Cover_Rate": 0.36904761904761907} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "Thumb1RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "Thumb1RegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "VARegSaveSize", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "const", "unsigned", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";"], "ground_truth": ["}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";"], "File": "Thumb1FrameLowering5", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84242, "Length": 321, "Cover_Rate": 0.5305785123966942} {"Template_token": ["", "}", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "int", "FI", "=", "I", "->", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "STI", ".", "isTargetMachO", "(", ")", ")", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "MFI", "->", "getObjectOffset", "(", "FI", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "break", ";", "}", "}", "if", "(", "HasFP", ")", "{", "FramePtrOffsetInBlock", "+=", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "GPRCS1Size", "+", "ArgRegsSaveSize", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "FramePtr", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "FramePtrOffsetInBlock", "/", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ";", "if", "(", "FramePtrOffsetInBlock", ")", "{", "CFAOffset", "+=", "FramePtrOffsetInBlock", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "FramePtr", ",", "true", ")", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "else", "{", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "FramePtr", ",", "true", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "if", "(", "NumBytes", ">", "", ")", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "HasFP", ")", "{", "CFAOffset", "-=", "NumBytes", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb1FrameLowering60", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84243, "Length": 427, "Cover_Rate": 0.3128205128205128} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "bool", "isVarArg", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ">", "", ";", "DebugLoc", "DL", "=", "MI", "!=", "MBB", ".", "end", "(", ")", "?", "MI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "RegSet", "LoRegsToRestore", ";", "RegSet", "HiRegsToRestore", ";", "RegSet", "CopyRegs", ";", "for", "(", "CalleeSavedInfo", "I", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", "||", "Reg", "==", "", ")", "{", "LoRegsToRestore", "[", "Reg", "]", "=", "true", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", "&&", "Reg", "!=", "", ")", "{", "HiRegsToRestore", "[", "Reg", "]", "=", "true", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "(", "", ".", "contains", "(", "Reg", ")", ")", "&&", "!", "(", "hasFP", "(", "MF", ")", "&&", "Reg", "==", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ")", ")", "CopyRegs", "[", "Reg", "]", "=", "true", ";", "}", "auto", "Terminator", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "Terminator", "!=", "MBB", ".", "end", "(", ")", "&&", "Terminator", "->", "getOpcode", "(", ")", "==", "", ")", "{", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "for", "(", "auto", "Op", ":", "Terminator", "->", "implicit_operands", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Op", ".", "isReg", "(", ")", ")", "CopyRegs", "[", "Op", ".", "getReg", "(", ")", "]", "=", "false", ";"], "File": "Thumb1FrameLowering63", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84244, "Length": 269, "Cover_Rate": 0.30919540229885056} {"Template_token": ["", "const", "Thumb1RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "Thumb1RegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "DebugLoc", "dl", "=", "Old", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "", ")", "{"], "ground_truth": ["unsigned", "Align", "=", "getStackAlignment", "(", ")", ";"], "File": "Thumb1FrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84246, "Length": 75, "Cover_Rate": 0.3424657534246575} {"Template_token": ["", "if", "(", "Amount", "!=", "", ")", "{", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "Amount", ")", ";", "}", "}", "}"], "ground_truth": ["MBB", ".", "erase", "(", "I", ")", ";"], "File": "Thumb1FrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84247, "Length": 105, "Cover_Rate": 0.4794520547945205} {"Template_token": ["", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";"], "File": "Thumb1FrameLowering", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84248, "Length": 191, "Cover_Rate": 0.308562197092084} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "VARegSaveSize", ")", "{", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "VARegSaveSize", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MBBI", ")", ";"], "ground_truth": ["MBB", ".", "erase", "(", "MBBI", ")", ";"], "File": "Thumb1FrameLowering", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84249, "Length": 252, "Cover_Rate": 0.407108239095315} {"Template_token": ["", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "HasFP", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ";", "if", "(", "NumBytes", ">", "", ")", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "HasFP", ")", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Size", "(", "GPRCS1Size", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Size", "(", "GPRCS2Size", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaSize", "(", "DPRCSSize", ")", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "report_fatal_error", "(", "", ")", ";"], "ground_truth": ["if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "BasePtr", ")", ".", "addReg", "(", "", ")", ")", ";"], "File": "Thumb1FrameLowering", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84250, "Length": 298, "Cover_Rate": 0.38156209987195905} {"Template_token": ["", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "TargetInstrInfo", "&", "TII", ",", "DebugLoc", "dl", ",", "const", "Thumb1RegisterInfo", "&", "MRI", ",", "int", "NumBytes", ",", "unsigned", "MIFlags", "=", "MachineInstr", "::", "NoFlags", ")", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "", ",", "NumBytes", ",", "TII", ",", "MRI", ",", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84252, "Length": 60, "Cover_Rate": 0.9375} {"Template_token": ["", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "Thumb1FrameLowering", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84253, "Length": 65, "Cover_Rate": 0.5241935483870968} {"Template_token": ["", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NumRegs", "=", "true", ";", "}", "if", "(", "NumRegs", ")", "MBB", ".", "insert", "(", "MI", ",", "&", "*", "MIB", ")", ";", "else", "MF", ".", "DeleteMachineInstr", "(", "MIB", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84254, "Length": 109, "Cover_Rate": 0.41132075471698115} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "isVarArg", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ">", "", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "NumRegs", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NumRegs", "=", "true", ";", "}", "if", "(", "NumRegs", ")", "MBB", ".", "insert", "(", "MI", ",", "&", "*", "MIB", ")", ";", "else", "MF", ".", "DeleteMachineInstr", "(", "MIB", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "Thumb1FrameLowering", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84255, "Length": 190, "Cover_Rate": 0.7169811320754716} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "}", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84256, "Length": 76, "Cover_Rate": 0.3179916317991632} {"Template_token": ["", "unsigned", "Opcode", "=", "N", "->", "getMachineOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "Thumb1InstrInfo10", "Func": "canCopyGluedNodeDuringSchedule", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84257, "Length": 25, "Cover_Rate": 0.6097560975609756} {"Template_token": ["", "bool", "Thumb1InstrInfo", "::", "canCopyGluedNodeDuringSchedule", "(", "SDNode", "*", "N", ")", "const", "{", "unsigned", "Opcode", "=", "N", "->", "getMachineOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo10", "Func": "canCopyGluedNodeDuringSchedule", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84258, "Length": 37, "Cover_Rate": 0.9024390243902439} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "if", "(", "TM", ".", "isPositionIndependent", "(", ")", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "else", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo10", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84259, "Length": 54, "Cover_Rate": 0.7297297297297297} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";"], "ground_truth": ["if", "(", "TM", ".", "isPositionIndependent", "(", ")", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";"], "File": "Thumb1InstrInfo10", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84260, "Length": 28, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "void", "Thumb1InstrInfo", "::", "getNoop", "(", "MCInst", "&", "NopInst", ")", "const", "{", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";"], "File": "Thumb1InstrInfo10", "Func": "getNoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84261, "Length": 54, "Cover_Rate": 0.72} {"Template_token": ["", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo10", "Func": "getNoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84262, "Length": 25, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "Thumb1InstrInfo10", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84263, "Length": 96, "Cover_Rate": 0.4507042253521127} {"Template_token": ["", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "(", "RC", "->", "hasSuperClassEq", "(", "&", "", ")", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "->", "hasSuperClassEq", "(", "&", "", ")", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "{", "DebugLoc", "DL", ";"], "ground_truth": ["if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";"], "File": "Thumb1InstrInfo10", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84264, "Length": 107, "Cover_Rate": 0.5023474178403756} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo10", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84265, "Length": 105, "Cover_Rate": 0.481651376146789} {"Template_token": ["", "Thumb1InstrInfo", "::", "Thumb1InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", ",", "RI", "(", ")", "{"], "ground_truth": ["}"], "File": "Thumb1InstrInfo10", "Func": "Thumb1InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84266, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "Thumb1InstrInfo", "::", "Thumb1InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", ",", "RI", "(", ")", "{"], "ground_truth": ["}"], "File": "Thumb1InstrInfo10", "Func": "Thumb1InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84267, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "else", "if", "(", "tDest", ")", "Opc", "=", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "ground_truth": ["assert", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "", ")", ";"], "File": "Thumb1InstrInfo11", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84268, "Length": 49, "Cover_Rate": 0.3602941176470588} {"Template_token": ["", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "NumRegs", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NumRegs", "=", "true", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo11", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84269, "Length": 100, "Cover_Rate": 0.423728813559322} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";"], "File": "Thumb1InstrInfo11", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84270, "Length": 62, "Cover_Rate": 0.30845771144278605} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb1InstrInfo11", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84271, "Length": 91, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "Thumb1InstrInfo", "::", "Thumb1InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", ",", "RI", "(", "*", "this", ",", "STI", ")", "{"], "ground_truth": ["}"], "File": "Thumb1InstrInfo11", "Func": "Thumb1InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84272, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "Thumb1InstrInfo", "::", "Thumb1InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", ",", "RI", "(", "*", "this", ",", "STI", ")", "{"], "ground_truth": ["}"], "File": "Thumb1InstrInfo11", "Func": "Thumb1InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84273, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "void", "Thumb1InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "Subtarget", "&", "st", "=", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "assert", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "", ")", ";", "if", "(", "st", ".", "hasV6Ops", "(", ")", "||", "", ".", "contains", "(", "SrcReg", ")", "||", "!", "", ".", "contains", "(", "DestReg", ")", ")", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ";", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ")", ";"], "File": "Thumb1InstrInfo14", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84274, "Length": 179, "Cover_Rate": 0.927461139896373} {"Template_token": ["", "void", "Thumb1InstrInfo", "::", "expandLoadStackGuard", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "Reloc", "::", "Model", "RM", ")", "const", "{"], "ground_truth": ["if", "(", "RM", "==", "Reloc", "::", "PIC_", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ",", "RM", ")", ";"], "File": "Thumb1InstrInfo14", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84275, "Length": 36, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "return", "RI", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo14", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84278, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "Thumb1InstrInfo", "::", "BlockHasNoFallThrough", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["if", "(", "MBB", ".", "empty", "(", ")", ")", "return", "false", ";"], "File": "Thumb1InstrInfo15", "Func": "BlockHasNoFallThrough", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84279, "Length": 23, "Cover_Rate": 0.3150684931506849} {"Template_token": ["", "if", "(", "Ops", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "OpNum", "=", "Ops", "[", "", "]", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "OpNum", "==", "", ")", "{", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "!", "isLowRegister", "(", "SrcReg", ")", ")", "return", "false", ";", "}", "else", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DstReg", ")", "&&", "!", "isLowRegister", "(", "DstReg", ")", ")", "return", "false", ";"], "File": "Thumb1InstrInfo15", "Func": "canFoldMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84280, "Length": 126, "Cover_Rate": 0.7682926829268293} {"Template_token": ["", "bool", "Thumb1InstrInfo", "::", "canFoldMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ")", "const", "{", "if", "(", "Ops", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "OpNum", "=", "Ops", "[", "", "]", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{"], "ground_truth": ["if", "(", "OpNum", "==", "", ")", "{"], "File": "Thumb1InstrInfo15", "Func": "canFoldMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84281, "Length": 79, "Cover_Rate": 0.4817073170731707} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "OpNum", "==", "", ")", "{", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "!", "isLowRegister", "(", "SrcReg", ")", ")", "break", ";", "NewMI", "=", "AddDefaultPred", "(", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "else", "{"], "ground_truth": ["unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "Thumb1InstrInfo15", "Func": "foldMemoryOperandImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84282, "Length": 120, "Cover_Rate": 0.410958904109589} {"Template_token": ["", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo15", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84283, "Length": 37, "Cover_Rate": 0.3008130081300813} {"Template_token": ["", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo15", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84284, "Length": 89, "Cover_Rate": 0.7235772357723578} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "bool", "isVarArg", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ">", "", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "NumRegs", "=", "", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo15", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84285, "Length": 153, "Cover_Rate": 0.6891891891891891} {"Template_token": ["", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo15", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84286, "Length": 112, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["assert", "(", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "&&", "", ")", ";"], "File": "Thumb1InstrInfo15", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84287, "Length": 43, "Cover_Rate": 0.3208955223880597} {"Template_token": ["", "void", "Thumb1InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb1InstrInfo15", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84288, "Length": 128, "Cover_Rate": 0.9552238805970149} {"Template_token": ["", "Thumb1InstrInfo", "::", "Thumb1InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "RI", "(", "*", "this", ",", "STI", ")", "{"], "ground_truth": ["}"], "File": "Thumb1InstrInfo15", "Func": "Thumb1InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84289, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "Thumb1InstrInfo", "::", "Thumb1InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "RI", "(", "*", "this", ",", "STI", ")", "{"], "ground_truth": ["}"], "File": "Thumb1InstrInfo15", "Func": "Thumb1InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84290, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo19", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84291, "Length": 65, "Cover_Rate": 0.30660377358490565} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo19", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84292, "Length": 65, "Cover_Rate": 0.30660377358490565} {"Template_token": ["", "void", "Thumb1InstrInfo", "::", "getNoopForMachoTarget", "(", "MCInst", "&", "NopInst", ")", "const", "{", "NopInst", ".", "setOpcode", "(", "", ")", ";"], "ground_truth": ["NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "Thumb1InstrInfo19", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84293, "Length": 30, "Cover_Rate": 0.4} {"Template_token": ["", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";"], "File": "Thumb1InstrInfo19", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84294, "Length": 43, "Cover_Rate": 0.5733333333333334} {"Template_token": ["", "return", "RI", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo1", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84295, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "assert", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "", ")", ";", "if", "(", "st", ".", "hasV6Ops", "(", ")", "||", "", ".", "contains", "(", "SrcReg", ")", "||", "!", "", ".", "contains", "(", "DestReg", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "st", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "MBB", ".", "computeRegisterLiveness", "(", "RegInfo", ",", "", ",", "I", ")", "==", "MachineBasicBlock", "::", "LQR_Dead", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", "->", "addRegisterDead", "(", "", ",", "RegInfo", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ")", ";"], "File": "Thumb1InstrInfo20", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84296, "Length": 202, "Cover_Rate": 0.7137809187279152} {"Template_token": ["", "MCInst", "Thumb1InstrInfo", "::", "getNop", "(", ")", "const", "{", "return", "MCInstBuilder", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo20", "Func": "getNop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84297, "Length": 35, "Cover_Rate": 0.813953488372093} {"Template_token": ["", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "(", "RC", "->", "hasSuperClassEq", "(", "&", "", ")", "||", "(", "Register", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "->", "hasSuperClassEq", "(", "&", "", ")", "||", "(", "Register", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb1InstrInfo20", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84298, "Length": 205, "Cover_Rate": 0.9624413145539906} {"Template_token": ["", "assert", "(", "(", "RC", "->", "hasSuperClassEq", "(", "&", "", ")", "||", "(", "Register", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "->", "hasSuperClassEq", "(", "&", "", ")", "||", "(", "Register", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "{", "DebugLoc", "DL", ";"], "ground_truth": ["if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";"], "File": "Thumb1InstrInfo20", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84299, "Length": 75, "Cover_Rate": 0.352112676056338} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb1InstrInfo20", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84300, "Length": 124, "Cover_Rate": 0.5688073394495413} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo20", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84301, "Length": 94, "Cover_Rate": 0.43119266055045874} {"Template_token": ["", "if", "(", "st", ".", "hasV6Ops", "(", ")", "||", "", ".", "contains", "(", "SrcReg", ")", "||", "!", "", ".", "contains", "(", "DestReg", ")", ")", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ";", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ")", ";"], "File": "Thumb1InstrInfo21", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84302, "Length": 108, "Cover_Rate": 0.5654450261780105} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb1InstrInfo21", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84303, "Length": 92, "Cover_Rate": 0.4577114427860697} {"Template_token": ["", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "File": "Thumb1InstrInfo21", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84304, "Length": 79, "Cover_Rate": 0.37264150943396224} {"Template_token": ["", "if", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb1InstrInfo22", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84305, "Length": 113, "Cover_Rate": 0.565} {"Template_token": ["", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "bool", "isVarArg", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ">", "", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "bool", "NumRegs", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NumRegs", "=", "true", ";", "}", "if", "(", "NumRegs", ")", "MBB", ".", "insert", "(", "MI", ",", "&", "*", "MIB", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "Thumb1InstrInfo22", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84306, "Length": 218, "Cover_Rate": 0.9478260869565217} {"Template_token": ["", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{"], "File": "Thumb1InstrInfo22", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84307, "Length": 66, "Cover_Rate": 0.4370860927152318} {"Template_token": ["", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb1InstrInfo22", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84308, "Length": 200, "Cover_Rate": 0.9478672985781991} {"Template_token": ["", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";"], "ground_truth": ["MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";"], "File": "Thumb1InstrInfo22", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84309, "Length": 95, "Cover_Rate": 0.45023696682464454} {"Template_token": ["", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "(", "RC", "->", "hasSuperClassEq", "(", "&", "", ")", "||", "(", "Register", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "->", "hasSuperClassEq", "(", "&", "", ")", "||", "(", "Register", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "File": "Thumb1InstrInfo25", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84310, "Length": 161, "Cover_Rate": 0.755868544600939} {"Template_token": ["", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "(", "RC", "->", "hasSuperClassEq", "(", "&", "", ")", "||", "(", "Register", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "->", "hasSuperClassEq", "(", "&", "", ")", "||", "(", "Register", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb1InstrInfo25", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84311, "Length": 205, "Cover_Rate": 0.9624413145539906} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "Thumb1InstrInfo26", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84312, "Length": 96, "Cover_Rate": 0.4507042253521127} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "Thumb1InstrInfo26", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84313, "Length": 75, "Cover_Rate": 0.352112676056338} {"Template_token": ["", "void", "Thumb1InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "(", "RC", "==", "&", "", "||", "(", "Register", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "==", "&", "", "||", "(", "Register", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "{"], "ground_truth": ["DebugLoc", "DL", ";"], "File": "Thumb1InstrInfo26", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84314, "Length": 86, "Cover_Rate": 0.3944954128440367} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "Thumb1InstrInfo26", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84315, "Length": 93, "Cover_Rate": 0.42660550458715596} {"Template_token": ["", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "File": "Thumb1InstrInfo27", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84316, "Length": 158, "Cover_Rate": 0.79} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb1InstrInfo27", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84317, "Length": 71, "Cover_Rate": 0.355} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo27", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84318, "Length": 120, "Cover_Rate": 0.5687203791469194} {"Template_token": ["", "assert", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "", ")", ";"], "ground_truth": ["if", "(", "st", ".", "hasV6Ops", "(", ")", "||", "", ".", "contains", "(", "SrcReg", ")", "||", "!", "", ".", "contains", "(", "DestReg", ")", ")", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ";"], "File": "Thumb1InstrInfo28", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84319, "Length": 66, "Cover_Rate": 0.3492063492063492} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "DestRC", "==", "", ")", "{", "if", "(", "SrcRC", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true", ";", "}", "else", "if", "(", "SrcRC", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "Thumb1InstrInfo2", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84320, "Length": 103, "Cover_Rate": 0.45982142857142855} {"Template_token": ["", "if", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb1InstrInfo2", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84321, "Length": 115, "Cover_Rate": 0.5927835051546392} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "bool", "isVarArg", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ">", "", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "NumRegs", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";"], "ground_truth": ["(", "*", "MIB", ")", ".", "setDesc", "(", "get", "(", "", ")", ")", ";"], "File": "Thumb1InstrInfo2", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84322, "Length": 143, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";"], "File": "Thumb1InstrInfo2", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84323, "Length": 76, "Cover_Rate": 0.5507246376811594} {"Template_token": ["", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb1InstrInfo2", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84324, "Length": 196, "Cover_Rate": 0.9560975609756097} {"Template_token": ["", "void", "Thumb1InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb1InstrInfo2", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84325, "Length": 199, "Cover_Rate": 0.9707317073170731} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb1InstrInfo30", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84326, "Length": 72, "Cover_Rate": 0.36} {"Template_token": ["", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "(", "RC", "==", "&", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "==", "&", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb1InstrInfo30", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84327, "Length": 189, "Cover_Rate": 0.945} {"Template_token": ["", "assert", "(", "(", "RC", "==", "&", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "==", "&", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";"], "ground_truth": ["MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "File": "Thumb1InstrInfo30", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84328, "Length": 90, "Cover_Rate": 0.4265402843601896} {"Template_token": ["", "assert", "(", "MF", ".", "getFunction", "(", ")", ".", "getParent", "(", ")", "->", "getStackProtectorGuard", "(", ")", "!=", "", "&&", "", ")", ";", "if", "(", "TM", ".", "isPositionIndependent", "(", ")", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "else", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo32", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84329, "Length": 49, "Cover_Rate": 0.5157894736842106} {"Template_token": ["", "Thumb1InstrInfo", "::", "Thumb1InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "Thumb1InstrInfo32", "Func": "Thumb1InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84330, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "Thumb1InstrInfo", "::", "Thumb1InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "Thumb1InstrInfo32", "Func": "Thumb1InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84331, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";"], "ground_truth": ["NumRegs", "=", "true", ";"], "File": "Thumb1InstrInfo38", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84332, "Length": 89, "Cover_Rate": 0.3991031390134529} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb1InstrInfo41", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84333, "Length": 71, "Cover_Rate": 0.355} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb1InstrInfo41", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84334, "Length": 71, "Cover_Rate": 0.355} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb1InstrInfo41", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84335, "Length": 81, "Cover_Rate": 0.38388625592417064} {"Template_token": ["", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "File": "Thumb1InstrInfo4", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84336, "Length": 155, "Cover_Rate": 0.7868020304568528} {"Template_token": ["", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb1InstrInfo4", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84337, "Length": 197, "Cover_Rate": 0.9471153846153846} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ";", "assert", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84339, "Length": 44, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "ground_truth": ["NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "File": "Thumb1InstrInfo", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84340, "Length": 36, "Cover_Rate": 0.48} {"Template_token": ["", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "ground_truth": ["NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "Thumb1InstrInfo", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84341, "Length": 55, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "return", "RI", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84342, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "unsigned", "Thumb1InstrInfo", "::", "getUnindexedOpcode", "(", "unsigned", "Opc", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo", "Func": "getUnindexedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84343, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb1InstrInfo", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84344, "Length": 68, "Cover_Rate": 0.3417085427135678} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb1InstrInfo", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84345, "Length": 78, "Cover_Rate": 0.37142857142857144} {"Template_token": ["", "Thumb1InstrInfo", "::", "Thumb1InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", ",", "RI", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "Thumb1InstrInfo", "Func": "Thumb1InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84346, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Thumb1InstrInfo", "::", "Thumb1InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", ",", "RI", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "Thumb1InstrInfo", "Func": "Thumb1InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84347, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", "+", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", "+", "SPAdj", ";", "if", "(", "AFI", "->", "isGPRCalleeSavedArea1Frame", "(", "FrameIndex", ")", ")", "Offset", "-=", "AFI", "->", "getGPRCalleeSavedArea1Offset", "(", ")", ";", "else", "if", "(", "AFI", "->", "isGPRCalleeSavedArea2Frame", "(", "FrameIndex", ")", ")", "Offset", "-=", "AFI", "->", "getGPRCalleeSavedArea2Offset", "(", ")", ";", "else", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "SPAdj", "==", "", "&&", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "!", "hasBasePointer", "(", "MF", ")", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "Offset", "-=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";", "}", "else", "FrameReg", "=", "BasePtr", ";", "}", "if", "(", "RS", "&&", "FrameReg", "==", "", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";"], "ground_truth": ["if", "(", "PIdx", "!=", "-", "", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";"], "File": "Thumb1RegisterInfo11", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84348, "Length": 306, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "void", "Thumb1RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "DebugLoc", "dl", "=", "Old", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "this", ",", "-", "Amount", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "Thumb1RegisterInfo12", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84349, "Length": 153, "Cover_Rate": 0.7688442211055276} {"Template_token": ["", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "FrameReg", ",", "false", ")", ")", ";", "else", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";", "}", "else", "if", "(", "Desc", ".", "mayStore", "(", ")", ")", "{", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "VReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "FrameReg", ",", "false", ")", ")", ";"], "ground_truth": ["else", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";"], "File": "Thumb1RegisterInfo12", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84350, "Length": 263, "Cover_Rate": 0.3397932816537468} {"Template_token": ["", "void", "Thumb1RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";"], "ground_truth": ["MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";"], "File": "Thumb1RegisterInfo12", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84351, "Length": 56, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Imm", "-=", "ThisVal", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ")", ".", "addImm", "(", "ThisVal", ")", ")", ";", "if", "(", "Imm", ">", "", ")", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "DestReg", ",", "DestReg", ",", "Imm", ",", "TII", ",", "MRI", ",", "dl", ")", ";", "if", "(", "isSub", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "TII", ".", "get", "(", "", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TID", ",", "DestReg", ")", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ")", ";"], "File": "Thumb1RegisterInfo12", "Func": "emitThumbConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84352, "Length": 103, "Cover_Rate": 0.5628415300546448} {"Template_token": ["", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ")", ".", "addImm", "(", "ThisVal", ")", ")", ";", "if", "(", "Imm", ">", "", ")", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "DestReg", ",", "DestReg", ",", "Imm", ",", "TII", ",", "MRI", ",", "dl", ")", ";", "if", "(", "isSub", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "TII", ".", "get", "(", "", ")", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TID", ",", "DestReg", ")", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo12", "Func": "emitThumbConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84353, "Length": 100, "Cover_Rate": 0.546448087431694} {"Template_token": ["", "if", "(", "!", "isMul4", ")", "{", "Bytes", "&=", "~", "", ";", "ExtraOpc", "=", "", ";", "}", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Opc", "=", "", ";", "}", "else", "{", "if", "(", "DestReg", "!=", "BaseReg", ")", "DstNotEqBase", "=", "true", ";", "NumBits", "=", "", ";", "if", "(", "DestReg", "==", "", ")", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "assert", "(", "isMul4", "&&", "", ")", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "}", "else", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "NumBits", "=", "", ";", "NeedPred", "=", "NeedCC", "=", "true", ";", "}", "isTwoAddr", "=", "true", ";", "}", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opc", ",", "ExtraOpc", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NumMIs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "dl", ")", ";", "return", ";", "}", "if", "(", "DstNotEqBase", ")", "{", "if", "(", "isLowRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "BaseReg", ")", ")", "{", "unsigned", "Chunk", "=", "(", "", "<<", "", ")", "-", "", ";", "unsigned", "ThisVal", "=", "(", "Bytes", ">", "Chunk", ")", "?", "Chunk", ":", "Bytes", ";", "Bytes", "-=", "ThisVal", ";", "const", "TargetInstrDesc", "&", "TID", "=", "TII", ".", "get", "(", "isSub", "?", "", ":", "", ")", ";", "const", "MachineInstrBuilder", "MIB", "=", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TID", ",", "DestReg", ")", ")", ";", "AddDefaultPred", "(", "MIB", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "}"], "ground_truth": ["BaseReg", "=", "DestReg", ";"], "File": "Thumb1RegisterInfo12", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84354, "Length": 298, "Cover_Rate": 0.38107416879795397} {"Template_token": ["", "}", "else", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "NumBits", "=", "", ";", "NeedPred", "=", "NeedCC", "=", "true", ";", "}", "isTwoAddr", "=", "true", ";", "}", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opc", ",", "ExtraOpc", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NumMIs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "dl", ")", ";", "return", ";", "}", "if", "(", "DstNotEqBase", ")", "{", "if", "(", "isLowRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "BaseReg", ")", ")", "{", "unsigned", "Chunk", "=", "(", "", "<<", "", ")", "-", "", ";", "unsigned", "ThisVal", "=", "(", "Bytes", ">", "Chunk", ")", "?", "Chunk", ":", "Bytes", ";", "Bytes", "-=", "ThisVal", ";", "const", "TargetInstrDesc", "&", "TID", "=", "TII", ".", "get", "(", "isSub", "?", "", ":", "", ")", ";", "const", "MachineInstrBuilder", "MIB", "=", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TID", ",", "DestReg", ")", ")", ";", "AddDefaultPred", "(", "MIB", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "}", "BaseReg", "=", "DestReg", ";", "}"], "ground_truth": ["unsigned", "Chunk", "=", "(", "(", "", "<<", "NumBits", ")", "-", "", ")", "*", "Scale", ";"], "File": "Thumb1RegisterInfo12", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84355, "Length": 239, "Cover_Rate": 0.30562659846547313} {"Template_token": ["", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "}", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", ")", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ";", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ";", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "", ",", "NumBytes", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "isHigh", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Opc", "!=", "", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "if", "(", "DestReg", "==", "", "||", "isSub", ")", "MIB", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";", "else", "MIB", ".", "addReg", "(", "LdReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "MIB", ")", ";"], "File": "Thumb1RegisterInfo12", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84356, "Length": 244, "Cover_Rate": 0.6455026455026455} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "I", ";", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{"], "ground_truth": ["++", "i", ";"], "File": "Thumb1RegisterInfo12", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84357, "Length": 35, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "removeOperands", "(", "MI", ",", "FrameRegIdx", ")", ";", "MachineInstrBuilder", "MIB", "(", "&", "MI", ")", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "MIB", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Mask", ")", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Mask", ")", ";", "}", "Offset", "=", "(", "Offset", "-", "Mask", "*", "Scale", ")", ";", "MachineBasicBlock", "::", "iterator", "NII", "=", "llvm", "::", "next", "(", "II", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "NII", ",", "DestReg", ",", "DestReg", ",", "Offset", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "}", "else", "{", "emitThumbConstant", "(", "MBB", ",", "II", ",", "DestReg", ",", "Offset", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "DestReg", ",", "false", ",", "false", ",", "true", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "(", "&", "MI", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "}", "return", "true", ";", "}", "else", "{", "unsigned", "ImmIdx", "=", "", ";", "int", "InstrOffs", "=", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "NumBits", "=", "(", "FrameReg", "==", "", ")", "?", "", ":", "", ";", "Scale", "=", "", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "return", "true", ";", "}", "bool", "isThumSpillRestore", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "if", "(", "AddrMode", "==", "", ")", "{", "NumBits", "=", "", ";", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "}", "if", "(", "AddrMode", "==", "", "&&", "isThumSpillRestore", ")", "ImmOp", ".", "ChangeToImmediate", "(", "", ")", ";"], "ground_truth": ["else", "{"], "File": "Thumb1RegisterInfo12", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84358, "Length": 416, "Cover_Rate": 0.4369747899159664} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "Offset", ">", "", ")", "{", "if", "(", "Opcode", "==", "", ")", "{", "removeOperands", "(", "MI", ",", "FrameRegIdx", ")", ";", "MachineInstrBuilder", "MIB", "(", "&", "MI", ")", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "MIB", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Mask", ")", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Mask", ")", ";", "}", "Offset", "=", "(", "Offset", "-", "Mask", "*", "Scale", ")", ";", "MachineBasicBlock", "::", "iterator", "NII", "=", "llvm", "::", "next", "(", "II", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "NII", ",", "DestReg", ",", "DestReg", ",", "Offset", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "}", "else", "{", "emitThumbConstant", "(", "MBB", ",", "II", ",", "DestReg", ",", "Offset", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "DestReg", ",", "false", ",", "false", ",", "true", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "(", "&", "MI", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "}", "return", "true", ";", "}", "else", "{", "unsigned", "ImmIdx", "=", "", ";", "int", "InstrOffs", "=", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "NumBits", "=", "(", "FrameReg", "==", "", ")", "?", "", ":", "", ";", "Scale", "=", "", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";"], "ground_truth": ["ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";"], "File": "Thumb1RegisterInfo12", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84359, "Length": 380, "Cover_Rate": 0.39915966386554624} {"Template_token": ["", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "this", ",", "-", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "this", ",", "Amount", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo13", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84360, "Length": 84, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "void", "Thumb1RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "DebugLoc", "dl", "=", "Old", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "this", ",", "-", "Amount", ")", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";"], "File": "Thumb1RegisterInfo13", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84361, "Length": 147, "Cover_Rate": 0.8076923076923077} {"Template_token": ["", "unsigned", "VARegSaveSize", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "NumBytes", ")", ";", "}", "else", "{", "const", "unsigned", "*", "CSRegs", "=", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "{"], "ground_truth": ["if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "Thumb1RegisterInfo13", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84363, "Length": 235, "Cover_Rate": 0.5086580086580087} {"Template_token": ["", "const", "unsigned", "*", "CSRegs", "=", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "NumBytes", ")", ";", "}", "else", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "VARegSaveSize", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "VARegSaveSize", ")", ";"], "File": "Thumb1RegisterInfo13", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84364, "Length": 270, "Cover_Rate": 0.5844155844155844} {"Template_token": ["", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";"], "ground_truth": ["unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";"], "File": "Thumb1RegisterInfo13", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84365, "Length": 52, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "for", "(", "MachineRegisterInfo", "::", "livein_iterator", "I", "=", "MF", ".", "getRegInfo", "(", ")", ".", "livein_begin", "(", ")", ",", "E", "=", "MF", ".", "getRegInfo", "(", ")", ".", "livein_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "first", "==", "", ")", "{", "AFI", "->", "setR3IsLiveIn", "(", "true", ")", ";", "break", ";", "}", "}", "NumBytes", "=", "(", "NumBytes", "+", "", ")", "&", "~", "", ";", "MFI", "->", "setStackSize", "(", "NumBytes", ")", ";", "unsigned", "GPRCS1Size", "=", "", ",", "GPRCS2Size", "=", "", ",", "DPRCSSize", "=", "", ";", "int", "FramePtrSpillFI", "=", "", ";", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "-", "VARegSaveSize", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "-", "NumBytes", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "Thumb1RegisterInfo13", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84366, "Length": 208, "Cover_Rate": 0.30498533724340177} {"Template_token": ["", "}", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opc", ",", "ExtraOpc", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NumMIs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "dl", ")", ";", "return", ";", "}", "if", "(", "DstNotEqBase", ")", "{", "if", "(", "isLowRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "BaseReg", ")", ")", "{", "unsigned", "Chunk", "=", "(", "", "<<", "", ")", "-", "", ";", "unsigned", "ThisVal", "=", "(", "Bytes", ">", "Chunk", ")", "?", "Chunk", ":", "Bytes", ";", "Bytes", "-=", "ThisVal", ";", "const", "TargetInstrDesc", "&", "TID", "=", "TII", ".", "get", "(", "isSub", "?", "", ":", "", ")", ";", "const", "MachineInstrBuilder", "MIB", "=", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TID", ",", "DestReg", ")", ")", ";", "AddDefaultPred", "(", "MIB", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "}", "BaseReg", "=", "DestReg", ";", "}", "unsigned", "Chunk", "=", "(", "(", "", "<<", "NumBits", ")", "-", "", ")", "*", "Scale", ";", "while", "(", "Bytes", ")", "{", "unsigned", "ThisVal", "=", "(", "Bytes", ">", "Chunk", ")", "?", "Chunk", ":", "Bytes", ";", "Bytes", "-=", "ThisVal", ";", "ThisVal", "/=", "Scale", ";", "if", "(", "isTwoAddr", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "NeedCC", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "ThisVal", ")", ";", "if", "(", "NeedPred", ")", "MIB", "=", "AddDefaultPred", "(", "MIB", ")", ";", "}", "else", "{", "bool", "isKill", "=", "BaseReg", "!=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "NeedCC", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "ThisVal", ")", ";", "if", "(", "NeedPred", ")", "MIB", "=", "AddDefaultPred", "(", "MIB", ")", ";", "BaseReg", "=", "DestReg", ";", "if", "(", "Opc", "==", "", ")", "{", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Chunk", "=", "(", "(", "", "<<", "NumBits", ")", "-", "", ")", "*", "Scale", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "NeedPred", "=", "NeedCC", "=", "isTwoAddr", "=", "true", ";", "}", "}", "}", "if", "(", "ExtraOpc", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "TII", ".", "get", "(", "ExtraOpc", ")", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TID", ",", "DestReg", ")", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "(", "unsigned", ")", "NumBytes", ")", "&", "", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo13", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84367, "Length": 480, "Cover_Rate": 0.614596670934699} {"Template_token": ["", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "}", "BaseReg", "=", "DestReg", ";", "}", "unsigned", "Chunk", "=", "(", "(", "", "<<", "NumBits", ")", "-", "", ")", "*", "Scale", ";", "while", "(", "Bytes", ")", "{", "unsigned", "ThisVal", "=", "(", "Bytes", ">", "Chunk", ")", "?", "Chunk", ":", "Bytes", ";", "Bytes", "-=", "ThisVal", ";", "ThisVal", "/=", "Scale", ";", "if", "(", "isTwoAddr", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "NeedCC", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "ThisVal", ")", ";", "if", "(", "NeedPred", ")", "MIB", "=", "AddDefaultPred", "(", "MIB", ")", ";", "}", "else", "{", "bool", "isKill", "=", "BaseReg", "!=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "NeedCC", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "ThisVal", ")", ";", "if", "(", "NeedPred", ")", "MIB", "=", "AddDefaultPred", "(", "MIB", ")", ";", "BaseReg", "=", "DestReg", ";", "if", "(", "Opc", "==", "", ")", "{", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Chunk", "=", "(", "(", "", "<<", "NumBits", ")", "-", "", ")", "*", "Scale", ";", "Opc", "=", "isSub", "?", "", ":", "", ";"], "ground_truth": ["NeedPred", "=", "NeedCC", "=", "isTwoAddr", "=", "true", ";"], "File": "Thumb1RegisterInfo13", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84368, "Length": 256, "Cover_Rate": 0.32778489116517284} {"Template_token": ["", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "", ",", "NumBytes", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "isHigh", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Opc", "!=", "", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "if", "(", "DestReg", "==", "", "||", "isSub", ")", "MIB", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";", "else", "MIB", ".", "addReg", "(", "LdReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["if", "(", "DestReg", "==", "", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";"], "File": "Thumb1RegisterInfo13", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84369, "Length": 179, "Cover_Rate": 0.41435185185185186} {"Template_token": ["", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "LdReg", "=", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", ")", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ";", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ";", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "", ",", "NumBytes", ")", ";"], "File": "Thumb1RegisterInfo13", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84370, "Length": 165, "Cover_Rate": 0.3819444444444444} {"Template_token": ["", "if", "(", "isLowRegister", "(", "Reg", ")", ")", "return", "", ";", "switch", "(", "Reg", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["return", "TargetRegisterInfo", "::", "getPhysicalRegisterRegClass", "(", "Reg", ",", "VT", ")", ";"], "File": "Thumb1RegisterInfo13", "Func": "getPhysicalRegisterRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84371, "Length": 57, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["return", "TargetRegisterInfo", "::", "getPhysicalRegisterRegClass", "(", "Reg", ",", "VT", ")", ";"], "File": "Thumb1RegisterInfo13", "Func": "getPhysicalRegisterRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84372, "Length": 38, "Cover_Rate": 0.40860215053763443} {"Template_token": ["", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", "/", "", ")", "return", "false", ";"], "ground_truth": ["return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "Thumb1RegisterInfo13", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84373, "Length": 42, "Cover_Rate": 0.6461538461538462} {"Template_token": ["", "static", "bool", "isCSRestore", "(", "MachineInstr", "*", "MI", ",", "const", "unsigned", "*", "CSRegs", ")", "{", "return", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo13", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84374, "Length": 53, "Cover_Rate": 0.9636363636363636} {"Template_token": ["", "static", "bool", "isCSRestore", "(", "MachineInstr", "*", "MI", ",", "const", "unsigned", "*", "CSRegs", ")", "{"], "ground_truth": ["return", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", ";"], "File": "Thumb1RegisterInfo13", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84375, "Length": 52, "Cover_Rate": 0.9454545454545454} {"Template_token": ["", "rewriteFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "FrameRegIdx", ",", "unsigned", "FrameReg", ",", "int", "Offset", ",", "unsigned", "MOVOpc", ",", "unsigned", "ADDriOpc", ",", "unsigned", "SUBriOpc", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "Thumb1RegisterInfo13", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84378, "Length": 29, "Cover_Rate": 0.8787878787878788} {"Template_token": ["", "int", "Thumb1RegisterInfo", "::"], "ground_truth": ["rewriteFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "FrameRegIdx", ",", "unsigned", "FrameReg", ",", "int", "Offset", ",", "unsigned", "MOVOpc", ",", "unsigned", "ADDriOpc", ",", "unsigned", "SUBriOpc", ")", "const", "{"], "File": "Thumb1RegisterInfo13", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84379, "Length": 29, "Cover_Rate": 0.8787878787878788} {"Template_token": ["", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb1RegisterInfo14", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84381, "Length": 60, "Cover_Rate": 0.3508771929824561} {"Template_token": ["", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo14", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84382, "Length": 92, "Cover_Rate": 0.5380116959064327} {"Template_token": ["", "if", "(", "Offset", "%", "Scale", "==", "", "&&", "(", "(", "Offset", "/", "Scale", ")", "&", "~", "Mask", ")", "==", "", ")", "{", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "removeOperands", "(", "MI", ",", "FrameRegIdx", ")", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "MIB", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Offset", "/", "Scale", ")", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", "/", "Scale", ")", ";", "}", "return", "true", ";", "}", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Bytes", "=", "(", "Offset", ">", "", ")", "?", "Offset", ":", "-", "Offset", ";", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opcode", ",", "", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "if", "(", "NumMIs", ">", "", ")", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "DestReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "return", "true", ";", "}", "if", "(", "Offset", ">", "", ")", "{", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "removeOperands", "(", "MI", ",", "FrameRegIdx", ")", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "MIB", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Mask", ")", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Mask", ")", ";", "}", "Offset", "=", "(", "Offset", "-", "Mask", "*", "Scale", ")", ";", "MachineBasicBlock", "::", "iterator", "NII", "=", "std", "::", "next", "(", "II", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "NII", ",", "dl", ",", "DestReg", ",", "DestReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "else", "{", "emitThumbConstant", "(", "MBB", ",", "II", ",", "DestReg", ",", "Offset", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "DestReg", ",", "false", ",", "false", ",", "true", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}", "else", "{"], "File": "Thumb1RegisterInfo14", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84383, "Length": 387, "Cover_Rate": 0.4412770809578107} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ")", ";", "bool", "done", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "II", "=", "I", ";", "!", "done", "&&", "II", "!=", "UseMI", ";", "++", "II", ")", "{", "if", "(", "II", "->", "isDebugValue", "(", ")", ")", "continue", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{"], "ground_truth": ["UseMI", "=", "II", ";"], "File": "Thumb1RegisterInfo14", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84384, "Length": 150, "Cover_Rate": 0.5016722408026756} {"Template_token": ["", "unsigned", "Align", "=", "TFI", "->", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "this", ",", "-", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";"], "ground_truth": ["emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "this", ",", "Amount", ")", ";"], "File": "Thumb1RegisterInfo15", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84385, "Length": 90, "Cover_Rate": 0.4712041884816754} {"Template_token": ["", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "this", ",", "-", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "this", ",", "Amount", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo15", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84386, "Length": 70, "Cover_Rate": 0.36649214659685864} {"Template_token": ["", "unsigned", "TmpReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "i", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "VReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "i", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "MI", ".", "isPredicable", "(", ")", ")", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo15", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84387, "Length": 348, "Cover_Rate": 0.4259485924112607} {"Template_token": ["", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "TargetInstrInfo", "&", "TII", ",", "DebugLoc", "dl", ",", "const", "Thumb1RegisterInfo", "&", "MRI", ",", "int", "NumBytes", ")", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "", ",", "NumBytes", ",", "TII", ",", "MRI", ")", ";"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo15", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84389, "Length": 51, "Cover_Rate": 0.9272727272727272} {"Template_token": ["", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "NumBytes", ")", ";", "}", "else", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "VARegSaveSize", ")", "{", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "VARegSaveSize", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["MBB", ".", "erase", "(", "MBBI", ")", ";"], "File": "Thumb1RegisterInfo16", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84392, "Length": 210, "Cover_Rate": 0.42424242424242425} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "}", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "-", "NumBytes", ")", ";", "}", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "hasFP", "(", "MF", ")", ")", "{", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "}", "AFI", "->", "setGPRCalleeSavedArea1Size", "(", "GPRCS1Size", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Size", "(", "GPRCS2Size", ")", ";"], "ground_truth": ["AFI", "->", "setDPRCalleeSavedAreaSize", "(", "DPRCSSize", ")", ";"], "File": "Thumb1RegisterInfo16", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84393, "Length": 300, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "static", "void", "emitThumbRegPlusImmInReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "DestReg", ",", "unsigned", "BaseReg", ",", "int", "NumBytes", ",", "bool", "CanChangeCC", ",", "const", "TargetInstrInfo", "&", "TII", ",", "const", "Thumb1RegisterInfo", "&", "MRI", ",", "DebugLoc", "dl", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "bool", "isHigh", "=", "!", "isLowRegister", "(", "DestReg", ")", "||", "(", "BaseReg", "!=", "", "&&", "!", "isLowRegister", "(", "BaseReg", ")", ")", ";", "bool", "isSub", "=", "false", ";", "if", "(", "NumBytes", "<", "", "&&", "!", "isHigh", "&&", "CanChangeCC", ")", "{", "isSub", "=", "true", ";", "NumBytes", "=", "-", "NumBytes", ";", "}", "unsigned", "LdReg", "=", "DestReg", ";", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "}", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", ")", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ";", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ";"], "ground_truth": ["AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "Thumb1RegisterInfo16", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84394, "Length": 239, "Cover_Rate": 0.6322751322751323} {"Template_token": ["", "for", "(", "int", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo16", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84395, "Length": 50, "Cover_Rate": 0.4032258064516129} {"Template_token": ["", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "i", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "VReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "i", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "{", "assert", "(", "false", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo17", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84396, "Length": 321, "Cover_Rate": 0.4251655629139073} {"Template_token": ["", "isSub", "=", "true", ";", "NumBytes", "=", "-", "NumBytes", ";", "}", "unsigned", "LdReg", "=", "DestReg", ";", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "}", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", ")", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "", ",", "NumBytes", ",", "", ",", "", ",", "MIFlags", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "isHigh", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Opc", "!=", "", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";"], "ground_truth": ["if", "(", "DestReg", "==", "", "||", "isSub", ")", "MIB", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "Thumb1RegisterInfo17", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84397, "Length": 265, "Cover_Rate": 0.6495098039215687} {"Template_token": ["", "}", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", ")", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "", ",", "NumBytes", ",", "", ",", "", ",", "MIFlags", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "isHigh", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Opc", "!=", "", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "if", "(", "DestReg", "==", "", "||", "isSub", ")", "MIB", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";", "else", "MIB", ".", "addReg", "(", "LdReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo17", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84398, "Length": 244, "Cover_Rate": 0.5980392156862745} {"Template_token": ["", "const", "TargetRegisterClass", "*", "Thumb1RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{"], "ground_truth": ["if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "", ";"], "File": "Thumb1RegisterInfo17", "Func": "getLargestLegalSuperClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84399, "Length": 26, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "const", "TargetRegisterClass", "*", "Thumb1RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "", ";", "return", "BaseRegisterInfo", "::", "getLargestLegalSuperClass", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo17", "Func": "getLargestLegalSuperClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84400, "Length": 35, "Cover_Rate": 0.8974358974358975} {"Template_token": ["", "if", "(", "Opcode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "if", "(", "FrameReg", "!=", "", ")", "{", "Opcode", "=", "", ";", "NumBits", "=", "", ";", "}", "else", "{", "NumBits", "=", "", ";", "Scale", "=", "", ";", "assert", "(", "(", "Offset", "&", "", ")", "==", "", "&&", "", ")", ";", "}", "unsigned", "PredReg", ";", "if", "(", "Offset", "==", "", "&&", "getInstrPredicate", "(", "&", "MI", ",", "PredReg", ")", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "RemoveOperand", "(", "FrameRegIdx", "+", "", ")", ";", "MachineInstrBuilder", "MIB", "(", "&", "MI", ")", ";", "return", "true", ";", "}", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "(", "Offset", "/", "Scale", ")", "&", "~", "Mask", ")", "==", "", ")", "{", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "removeOperands", "(", "MI", ",", "FrameRegIdx", ")", ";", "MachineInstrBuilder", "MIB", "(", "&", "MI", ")", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "MIB", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Offset", "/", "Scale", ")", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", "/", "Scale", ")", ";", "}", "return", "true", ";", "}", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Bytes", "=", "(", "Offset", ">", "", ")", "?", "Offset", ":", "-", "Offset", ";", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opcode", ",", "", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "if", "(", "NumMIs", ">", "", ")", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "DestReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "return", "true", ";", "}", "if", "(", "Offset", ">", "", ")", "{", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "removeOperands", "(", "MI", ",", "FrameRegIdx", ")", ";", "MachineInstrBuilder", "MIB", "(", "&", "MI", ")", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "MIB", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Mask", ")", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Mask", ")", ";", "}", "Offset", "=", "(", "Offset", "-", "Mask", "*", "Scale", ")", ";", "MachineBasicBlock", "::", "iterator", "NII", "=", "llvm", "::", "next", "(", "II", ")", ";"], "ground_truth": ["emitThumbRegPlusImmediate", "(", "MBB", ",", "NII", ",", "dl", ",", "DestReg", ",", "DestReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";"], "File": "Thumb1RegisterInfo17", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84403, "Length": 470, "Cover_Rate": 0.5274971941638609} {"Template_token": ["", "DebugLoc", "DL", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ")", ";", "bool", "done", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "II", "=", "I", ";", "!", "done", "&&", "II", "!=", "UseMI", ";", "++", "II", ")", "{", "if", "(", "II", "->", "isDebugValue", "(", ")", ")", "continue", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["const", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i", ")", ";"], "File": "Thumb1RegisterInfo17", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84404, "Length": 110, "Cover_Rate": 0.44} {"Template_token": ["", "DebugLoc", "DL", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ")", ";", "bool", "done", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "II", "=", "I", ";", "!", "done", "&&", "II", "!=", "UseMI", ";", "++", "II", ")", "{", "if", "(", "II", "->", "isDebugValue", "(", ")", ")", "continue", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo17", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84405, "Length": 169, "Cover_Rate": 0.676} {"Template_token": ["", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "MI", ")", ";", "unsigned", "FrameReg", "=", "", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", "+", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", "+", "SPAdj", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "SPAdj", "==", "", "&&", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "!", "hasBasePointer", "(", "MF", ")", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "Offset", "-=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";", "}", "else", "FrameReg", "=", "BasePtr", ";", "}", "if", "(", "RS", "&&", "FrameReg", "==", "", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}"], "ground_truth": ["assert", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "", ")", ";"], "File": "Thumb1RegisterInfo1", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84407, "Length": 279, "Cover_Rate": 0.36233766233766235} {"Template_token": ["", "void", "Thumb1RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo1", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84409, "Length": 167, "Cover_Rate": 0.9766081871345029} {"Template_token": ["", "void", "Thumb1RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb1RegisterInfo1", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84410, "Length": 166, "Cover_Rate": 0.9707602339181286} {"Template_token": ["", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "bool", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "assert", "(", "Done", "&&", "", ")", ";"], "ground_truth": ["(", "void", ")", "Done", ";"], "File": "Thumb1RegisterInfo1", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84411, "Length": 70, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "bool", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "assert", "(", "Done", "&&", "", ")", ";"], "ground_truth": ["(", "void", ")", "Done", ";"], "File": "Thumb1RegisterInfo1", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84412, "Length": 45, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "}", "}", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "UseMI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo1", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84414, "Length": 127, "Cover_Rate": 0.42474916387959866} {"Template_token": ["", "Thumb1RegisterInfo", "::", "Thumb1RegisterInfo", "(", "const", "Subtarget", "&", "sti", ")", ":", "BaseRegisterInfo", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo1", "Func": "Thumb1RegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84415, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "Thumb1RegisterInfo", "::", "Thumb1RegisterInfo", "(", "const", "Subtarget", "&", "sti", ")", ":", "BaseRegisterInfo", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo1", "Func": "Thumb1RegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84416, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{", "unsigned", "TmpReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "", ",", "Offset", ")", ";"], "ground_truth": ["UseRR", "=", "true", ";"], "File": "Thumb1RegisterInfo23", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84418, "Length": 337, "Cover_Rate": 0.41811414392059554} {"Template_token": ["", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "bool", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";"], "ground_truth": ["assert", "(", "Done", "&&", "", ")", ";"], "File": "Thumb1RegisterInfo23", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84419, "Length": 55, "Cover_Rate": 0.4296875} {"Template_token": ["", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb1RegisterInfo25", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84421, "Length": 91, "Cover_Rate": 0.48404255319148937} {"Template_token": ["", "ExtraNeedsCC", "=", "true", ";", "}", "else", "{", "if", "(", "DestReg", "==", "BaseReg", ")", "{", "}", "else", "{", "CopyOpc", "=", "", ";", "CopyBits", "=", "", ";", "}", "ExtraOpc", "=", "", ";", "}", "assert", "(", "(", "(", "Bytes", "&", "", ")", "==", "", "||", "ExtraScale", "==", "", ")", "&&", "", ")", ";", "unsigned", "CopyRange", "=", "(", "(", "", "<<", "CopyBits", ")", "-", "", ")", "*", "CopyScale", ";", "if", "(", "CopyOpc", "&&", "Bytes", "<", "CopyScale", ")", "{", "CopyOpc", "=", "", ";", "CopyScale", "=", "", ";", "CopyNeedsCC", "=", "false", ";", "CopyRange", "=", "", ";", "}", "unsigned", "ExtraRange", "=", "(", "(", "", "<<", "ExtraBits", ")", "-", "", ")", "*", "ExtraScale", ";", "unsigned", "RequiredCopyInstrs", "=", "CopyOpc", "?", "", ":", "", ";", "unsigned", "RangeAfterCopy", "=", "(", "CopyRange", ">", "Bytes", ")", "?", "", ":", "(", "Bytes", "-", "CopyRange", ")", ";", "assert", "(", "RangeAfterCopy", "%", "ExtraScale", "==", "", "&&", "", ")", ";", "unsigned", "RequiredExtraInstrs", ";", "if", "(", "ExtraRange", ")", "RequiredExtraInstrs", "=", "RoundUpToAlignment", "(", "RangeAfterCopy", ",", "ExtraRange", ")", "/", "ExtraRange", ";", "else", "if", "(", "RangeAfterCopy", ">", "", ")", "RequiredExtraInstrs", "=", "", ";", "else", "RequiredExtraInstrs", "=", "", ";", "unsigned", "RequiredInstrs", "=", "RequiredCopyInstrs", "+", "RequiredExtraInstrs", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "", ")", "?", "", ":", "", ";", "if", "(", "RequiredInstrs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "MIFlags", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "CopyOpc", ")", "{"], "File": "Thumb1RegisterInfo25", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84422, "Length": 235, "Cover_Rate": 0.34156976744186046} {"Template_token": ["", "}", "else", "{", "CopyOpc", "=", "", ";", "CopyBits", "=", "", ";", "}", "ExtraOpc", "=", "isSub", "?", "", ":", "", ";", "ExtraBits", "=", "", ";", "ExtraNeedsCC", "=", "true", ";", "}", "else", "{", "if", "(", "DestReg", "==", "BaseReg", ")", "{", "}", "else", "{", "CopyOpc", "=", "", ";", "CopyBits", "=", "", ";", "}", "ExtraOpc", "=", "", ";", "}", "assert", "(", "(", "(", "Bytes", "&", "", ")", "==", "", "||", "ExtraScale", "==", "", ")", "&&", "", ")", ";", "unsigned", "CopyRange", "=", "(", "(", "", "<<", "CopyBits", ")", "-", "", ")", "*", "CopyScale", ";", "if", "(", "CopyOpc", "&&", "Bytes", "<", "CopyScale", ")", "{", "CopyOpc", "=", "", ";", "CopyScale", "=", "", ";", "CopyNeedsCC", "=", "false", ";", "CopyRange", "=", "", ";", "}", "unsigned", "ExtraRange", "=", "(", "(", "", "<<", "ExtraBits", ")", "-", "", ")", "*", "ExtraScale", ";", "unsigned", "RequiredCopyInstrs", "=", "CopyOpc", "?", "", ":", "", ";", "unsigned", "RangeAfterCopy", "=", "(", "CopyRange", ">", "Bytes", ")", "?", "", ":", "(", "Bytes", "-", "CopyRange", ")", ";", "assert", "(", "RangeAfterCopy", "%", "ExtraScale", "==", "", "&&", "", ")", ";", "unsigned", "RequiredExtraInstrs", ";", "if", "(", "ExtraRange", ")", "RequiredExtraInstrs", "=", "RoundUpToAlignment", "(", "RangeAfterCopy", ",", "ExtraRange", ")", "/", "ExtraRange", ";", "else", "if", "(", "RangeAfterCopy", ">", "", ")", "RequiredExtraInstrs", "=", "", ";", "else", "RequiredExtraInstrs", "=", "", ";"], "ground_truth": ["unsigned", "RequiredInstrs", "=", "RequiredCopyInstrs", "+", "RequiredExtraInstrs", ";"], "File": "Thumb1RegisterInfo25", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84423, "Length": 208, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "if", "(", "DestReg", "==", "", ")", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "if", "(", "!", "isLowRegister", "(", "DestReg", ")", "&&", "!", "MRI", ".", "isVirtualRegister", "(", "DestReg", ")", ")", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", "&&", "CanChangeCC", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", "&&", "CanChangeCC", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "", ",", "NumBytes", ",", "", ",", "", ",", "MIFlags", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "(", "isHigh", "||", "!", "CanChangeCC", ")", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Opc", "!=", "", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "if", "(", "DestReg", "==", "", "||", "isSub", ")", "MIB", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";", "else", "MIB", ".", "addReg", "(", "LdReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "MIB", ")", ";"], "File": "Thumb1RegisterInfo25", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84424, "Length": 298, "Cover_Rate": 0.6866359447004609} {"Template_token": ["", "if", "(", "DestReg", "==", "", ")", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "if", "(", "!", "isLowRegister", "(", "DestReg", ")", "&&", "!", "MRI", ".", "isVirtualRegister", "(", "DestReg", ")", ")", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", "&&", "CanChangeCC", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", "&&", "CanChangeCC", ")", "{"], "ground_truth": ["AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb1RegisterInfo25", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84425, "Length": 136, "Cover_Rate": 0.31336405529953915} {"Template_token": ["", "int", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumBits", "=", "(", "FrameReg", "==", "", ")", "?", "", ":", "", ";", "unsigned", "Scale", "=", "", ";", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "unsigned", "NewOpc", "=", "convertToNonSPOpcode", "(", "Opcode", ")", ";", "if", "(", "NewOpc", "!=", "Opcode", "&&", "FrameReg", "!=", "", ")", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "return", "true", ";", "}", "NumBits", "=", "", ";", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "ImmOp", ".", "ChangeToImmediate", "(", "", ")", ";", "}", "else", "{", "ImmedOffset", "=", "ImmedOffset", "&", "Mask", ";", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "Offset", "&=", "~", "(", "Mask", "*", "Scale", ")", ";"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo25", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84426, "Length": 209, "Cover_Rate": 0.5024038461538461} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "MI", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "AddrMode", "=", "(", "Desc", ".", "TSFlags", "&", "", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "DestReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "return", "true", ";", "}", "else", "{", "if", "(", "AddrMode", "!=", "", ")", "llvm_unreachable", "(", "", ")", ";", "unsigned", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "int", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumBits", "=", "(", "FrameReg", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["unsigned", "Scale", "=", "", ";"], "File": "Thumb1RegisterInfo25", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84427, "Length": 191, "Cover_Rate": 0.45913461538461536} {"Template_token": ["", "if", "(", "!", "hasBasePointer", "(", "MF", ")", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "Offset", "-=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";", "}", "else", "FrameReg", "=", "BasePtr", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "Desc", ".", "mayLoad", "(", ")", ")", "{", "unsigned", "TmpReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}"], "ground_truth": ["MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";"], "File": "Thumb1RegisterInfo26", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84428, "Length": 274, "Cover_Rate": 0.35584415584415585} {"Template_token": ["", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "i", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "if", "(", "Desc", ".", "mayStore", "(", ")", ")", "{", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "VReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "i", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "false", "&&", "", ")", ";"], "File": "Thumb1RegisterInfo26", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84429, "Length": 258, "Cover_Rate": 0.33506493506493507} {"Template_token": ["", "unsigned", "Bytes", "=", "(", "unsigned", ")", "NumBytes", ";", "if", "(", "isSub", ")", "Bytes", "=", "-", "NumBytes", ";", "bool", "isMul4", "=", "(", "Bytes", "&", "", ")", "==", "", ";", "bool", "isTwoAddr", "=", "false", ";", "bool", "DstNotEqBase", "=", "false", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "int", "Opc", "=", "", ";", "int", "ExtraOpc", "=", "", ";", "bool", "NeedCC", "=", "false", ";", "if", "(", "DestReg", "==", "BaseReg", "&&", "BaseReg", "==", "", ")", "{", "assert", "(", "isMul4", "&&", "", ")", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "isTwoAddr", "=", "true", ";", "}", "else", "if", "(", "!", "isSub", "&&", "BaseReg", "==", "", ")", "{", "if", "(", "!", "isMul4", ")", "{", "Bytes", "&=", "~", "", ";", "ExtraOpc", "=", "", ";", "}", "DstNotEqBase", "=", "true", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Opc", "=", "", ";", "}", "else", "{", "if", "(", "DestReg", "!=", "BaseReg", ")", "DstNotEqBase", "=", "true", ";", "NumBits", "=", "", ";", "if", "(", "DestReg", "==", "", ")", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "assert", "(", "isMul4", "&&", "", ")", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "}", "else", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "NumBits", "=", "", ";", "NeedCC", "=", "true", ";", "}", "isTwoAddr", "=", "true", ";", "}", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opc", ",", "ExtraOpc", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NumMIs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "MIFlags", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "DstNotEqBase", ")", "{"], "File": "Thumb1RegisterInfo27", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84430, "Length": 284, "Cover_Rate": 0.31910112359550563} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "iterator", "II", "=", "I", ";", "!", "done", "&&", "II", "!=", "UseMI", ";", "++", "II", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "}", "}"], "ground_truth": ["BuildMI", "(", "MBB", ",", "UseMI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";"], "File": "Thumb1RegisterInfo3", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84431, "Length": 148, "Cover_Rate": 0.6324786324786325} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "UseMI", "=", "II", ";"], "ground_truth": ["done", "=", "true", ";"], "File": "Thumb1RegisterInfo3", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84432, "Length": 89, "Cover_Rate": 0.3803418803418803} {"Template_token": ["", "unsigned", "VReg", "=", "", ";", "unsigned", "i", "=", "", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "unsigned", "FrameReg", "=", "", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", "+", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", "+", "SPAdj", ";", "if", "(", "AFI", "->", "isGPRCalleeSavedArea1Frame", "(", "FrameIndex", ")", ")", "Offset", "-=", "AFI", "->", "getGPRCalleeSavedArea1Offset", "(", ")", ";", "else", "if", "(", "AFI", "->", "isGPRCalleeSavedArea2Frame", "(", "FrameIndex", ")", ")", "Offset", "-=", "AFI", "->", "getGPRCalleeSavedArea2Offset", "(", ")", ";", "else", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "SPAdj", "==", "", "&&", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "!", "hasBasePointer", "(", "MF", ")", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "Offset", "-=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";", "}", "else", "FrameReg", "=", "BasePtr", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "TargetInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "Desc", ".", "mayLoad", "(", ")", ")", "{", "unsigned", "TmpReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";"], "ground_truth": ["MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";"], "File": "Thumb1RegisterInfo7", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84433, "Length": 489, "Cover_Rate": 0.6400523560209425} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "VARegSaveSize", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "const", "unsigned", "*", "CSRegs", "=", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "NumBytes", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";"], "File": "Thumb1RegisterInfo7", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84434, "Length": 259, "Cover_Rate": 0.5274949083503055} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ";", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "-", "NumBytes", ")", ";", "}", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "hasFP", "(", "MF", ")", ")", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Size", "(", "GPRCS1Size", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Size", "(", "GPRCS2Size", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaSize", "(", "DPRCSSize", ")", ";"], "ground_truth": ["if", "(", "hasBasePointer", "(", "MF", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "BasePtr", ")", ".", "addReg", "(", "", ")", ";"], "File": "Thumb1RegisterInfo7", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84435, "Length": 367, "Cover_Rate": 0.5654853620955316} {"Template_token": ["", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "NumBytes", "=", "(", "NumBytes", "+", "", ")", "&", "~", "", ";", "MFI", "->", "setStackSize", "(", "NumBytes", ")", ";", "unsigned", "GPRCS1Size", "=", "", ",", "GPRCS2Size", "=", "", ",", "DPRCSSize", "=", "", ";", "int", "FramePtrSpillFI", "=", "", ";", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "-", "VARegSaveSize", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "-", "NumBytes", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ";", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";"], "ground_truth": ["AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";"], "File": "Thumb1RegisterInfo7", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84436, "Length": 404, "Cover_Rate": 0.6224961479198767} {"Template_token": ["", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", "/", "", ")", "return", "false", ";", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo7", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84437, "Length": 34, "Cover_Rate": 0.5151515151515151} {"Template_token": ["", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", "/", "", ")", "return", "false", ";"], "ground_truth": ["return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "Thumb1RegisterInfo7", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84438, "Length": 42, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "MI", ")", ";", "unsigned", "FrameReg", "=", "", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", "+", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", "+", "SPAdj", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "SPAdj", "==", "", "&&", "STI", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "!", "hasBasePointer", "(", "MF", ")", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "Offset", "-=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";", "}", "else", "FrameReg", "=", "BasePtr", ";", "}", "if", "(", "RS", "&&", "FrameReg", "==", "", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "STI", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{"], "ground_truth": ["unsigned", "TmpReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "Thumb1RegisterInfo8", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84439, "Length": 313, "Cover_Rate": 0.41733333333333333} {"Template_token": ["", "void", "Thumb1RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "const", "{", "assert", "(", "(", "isLowRegister", "(", "DestReg", ")", "||", "isVirtualRegister", "(", "DestReg", ")", ")", "&&", "", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";"], "ground_truth": ["unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";"], "File": "Thumb1RegisterInfo8", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84440, "Length": 131, "Cover_Rate": 0.7119565217391305} {"Template_token": ["", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "bool", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "assert", "(", "Done", "&&", "", ")", ";"], "ground_truth": ["(", "void", ")", "Done", ";"], "File": "Thumb1RegisterInfo8", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84441, "Length": 45, "Cover_Rate": 0.45} {"Template_token": ["", "const", "BaseInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "", ";"], "ground_truth": ["while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{"], "File": "Thumb1RegisterInfo8", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84442, "Length": 37, "Cover_Rate": 0.37} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "Thumb1RegisterInfo", "Func": "convertToNonSPOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84443, "Length": 14, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";"], "ground_truth": ["unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";"], "File": "Thumb1RegisterInfo", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84445, "Length": 53, "Cover_Rate": 0.3419354838709677} {"Template_token": ["", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb1RegisterInfo", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84446, "Length": 60, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "int", "Chunk", "=", "(", "", "<<", "", ")", "-", "", ";", "int", "ThisVal", "=", "(", "Imm", ">", "Chunk", ")", "?", "Chunk", ":", "Imm", ";", "Imm", "-=", "ThisVal", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ")", ".", "addImm", "(", "ThisVal", ")", ")", ";"], "ground_truth": ["if", "(", "Imm", ">", "", ")", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "DestReg", ",", "Imm", ",", "TII", ",", "MRI", ")", ";"], "File": "Thumb1RegisterInfo", "Func": "emitThumbConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84447, "Length": 82, "Cover_Rate": 0.44808743169398907} {"Template_token": ["", "Opc", "=", "isSub", "?", "", ":", "", ";", "assert", "(", "isMul4", "&&", "", ")", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "}", "else", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "NumBits", "=", "", ";", "NeedCC", "=", "true", ";", "}", "isTwoAddr", "=", "true", ";", "}", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opc", ",", "ExtraOpc", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NumMIs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "MIFlags", ")", ";", "return", ";", "}", "if", "(", "DstNotEqBase", ")", "{", "if", "(", "isLowRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "BaseReg", ")", ")", "{", "unsigned", "Chunk", "=", "(", "", "<<", "", ")", "-", "", ";", "unsigned", "ThisVal", "=", "(", "Bytes", ">", "Chunk", ")", "?", "Chunk", ":", "Bytes", ";", "Bytes", "-=", "ThisVal", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "isSub", "?", "", ":", "", ")", ";", "const", "MachineInstrBuilder", "MIB", "=", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "MCID", ",", "DestReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "AddDefaultPred", "(", "MIB", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "BaseReg", "=", "DestReg", ";", "}", "unsigned", "Chunk", "=", "(", "(", "", "<<", "NumBits", ")", "-", "", ")", "*", "Scale", ";", "while", "(", "Bytes", ")", "{", "unsigned", "ThisVal", "=", "(", "Bytes", ">", "Chunk", ")", "?", "Chunk", ":", "Bytes", ";", "Bytes", "-=", "ThisVal", ";", "ThisVal", "/=", "Scale", ";", "if", "(", "isTwoAddr", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "NeedCC", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "ThisVal", ")", ";", "MIB", "=", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "{", "bool", "isKill", "=", "BaseReg", "!=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "NeedCC", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "ThisVal", ")", ";"], "File": "Thumb1RegisterInfo", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84448, "Length": 423, "Cover_Rate": 0.527431421446384} {"Template_token": ["", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "}", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", ")", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "", ",", "NumBytes", ",", "", ",", "", ",", "MIFlags", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "isHigh", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";"], "ground_truth": ["if", "(", "Opc", "!=", "", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";"], "File": "Thumb1RegisterInfo", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84449, "Length": 227, "Cover_Rate": 0.5550122249388753} {"Template_token": ["", "static", "void", "removeOperands", "(", "MachineInstr", "&", "MI", ",", "unsigned", "i", ")", "{", "unsigned", "Op", "=", "i", ";", "for", "(", "unsigned", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MI", ".", "RemoveOperand", "(", "Op", ")", ";"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo", "Func": "removeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84454, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Op", "=", "i", ";"], "ground_truth": ["for", "(", "unsigned", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MI", ".", "RemoveOperand", "(", "Op", ")", ";"], "File": "Thumb1RegisterInfo", "Func": "removeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84455, "Length": 30, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "I", ";", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "bool", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";"], "ground_truth": ["assert", "(", "Done", "&&", "", ")", ";"], "File": "Thumb1RegisterInfo", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84456, "Length": 72, "Cover_Rate": 0.75} {"Template_token": ["", "NumBits", "=", "", ";", "}", "else", "{", "NumBits", "=", "", ";", "Scale", "=", "", ";", "assert", "(", "(", "Offset", "&", "", ")", "==", "", "&&", "", ")", ";", "}", "unsigned", "PredReg", ";", "if", "(", "Offset", "==", "", "&&", "getInstrPredicate", "(", "&", "MI", ",", "PredReg", ")", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "RemoveOperand", "(", "FrameRegIdx", "+", "", ")", ";", "return", "true", ";", "}", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "(", "Offset", "/", "Scale", ")", "&", "~", "Mask", ")", "==", "", ")", "{", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "removeOperands", "(", "MI", ",", "FrameRegIdx", ")", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "MIB", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Offset", "/", "Scale", ")", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", "/", "Scale", ")", ";", "}", "return", "true", ";", "}", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Bytes", "=", "(", "Offset", ">", "", ")", "?", "Offset", ":", "-", "Offset", ";", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opcode", ",", "", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "if", "(", "NumMIs", ">", "", ")", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "DestReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "return", "true", ";", "}", "if", "(", "Offset", ">", "", ")", "{", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "removeOperands", "(", "MI", ",", "FrameRegIdx", ")", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "MIB", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Mask", ")", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Mask", ")", ";", "}", "Offset", "=", "(", "Offset", "-", "Mask", "*", "Scale", ")", ";", "MachineBasicBlock", "::", "iterator", "NII", "=", "llvm", "::", "next", "(", "II", ")", ";"], "ground_truth": ["emitThumbRegPlusImmediate", "(", "MBB", ",", "NII", ",", "dl", ",", "DestReg", ",", "DestReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";"], "File": "Thumb1RegisterInfo", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84457, "Length": 406, "Cover_Rate": 0.4592760180995475} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "AddrMode", "=", "(", "Desc", ".", "TSFlags", "&", "", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "if", "(", "FrameReg", "!=", "", ")", "{", "Opcode", "=", "", ";", "NumBits", "=", "", ";", "}", "else", "{", "NumBits", "=", "", ";", "Scale", "=", "", ";", "assert", "(", "(", "Offset", "&", "", ")", "==", "", "&&", "", ")", ";", "}", "unsigned", "PredReg", ";", "if", "(", "Offset", "==", "", "&&", "getInstrPredicate", "(", "&", "MI", ",", "PredReg", ")", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "RemoveOperand", "(", "FrameRegIdx", "+", "", ")", ";", "return", "true", ";", "}", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "(", "Offset", "/", "Scale", ")", "&", "~", "Mask", ")", "==", "", ")", "{", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "removeOperands", "(", "MI", ",", "FrameRegIdx", ")", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "MIB", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Offset", "/", "Scale", ")", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", "/", "Scale", ")", ";", "}", "return", "true", ";", "}", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Bytes", "=", "(", "Offset", ">", "", ")", "?", "Offset", ":", "-", "Offset", ";", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opcode", ",", "", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "if", "(", "NumMIs", ">", "", ")", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "DestReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "return", "true", ";", "}", "if", "(", "Offset", ">", "", ")", "{"], "ground_truth": ["if", "(", "Opcode", "==", "", ")", "{"], "File": "Thumb1RegisterInfo", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84458, "Length": 369, "Cover_Rate": 0.417420814479638} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "}", "}"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "UseMI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ")", ";"], "File": "Thumb1RegisterInfo", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84459, "Length": 135, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "}", "}", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "UseMI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "Thumb1RegisterInfo", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84460, "Length": 161, "Cover_Rate": 0.5770609318996416} {"Template_token": ["", "Thumb1RegisterInfo", "::", "Thumb1RegisterInfo", "(", "const", "BaseInstrInfo", "&", "tii", ",", "const", "Subtarget", "&", "sti", ")", ":", "BaseRegisterInfo", "(", "tii", ",", "sti", ")", "{"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo", "Func": "Thumb1RegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84461, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "Thumb1RegisterInfo", "::", "Thumb1RegisterInfo", "(", "const", "BaseInstrInfo", "&", "tii", ",", "const", "Subtarget", "&", "sti", ")", ":", "BaseRegisterInfo", "(", "tii", ",", "sti", ")", "{"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo", "Func": "Thumb1RegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84462, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "ITBlockSize", ")", "{", "--", "ITBlockSize", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumTZ", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "ITBlockSize", "=", "", "-", "NumTZ", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "ITBlockSize", ";", "++", "i", ")", "{"], "ground_truth": ["do", "{"], "File": "Thumb2HazardRecognizer", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84463, "Length": 87, "Cover_Rate": 0.6} {"Template_token": ["", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumTZ", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "ITBlockSize", "=", "", "-", "NumTZ", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "ITBlockSize", ";", "++", "i", ")", "{", "do", "{", "++", "I", ";", "}", "while", "(", "I", "->", "isDebugValue", "(", ")", ")", ";", "ITBlockMIs", "[", "ITBlockSize", "-", "", "-", "i", "]", "=", "&", "*", "I", ";", "}", "}"], "ground_truth": ["PostRAHazardRecognizer", "::", "EmitInstruction", "(", "SU", ")", ";"], "File": "Thumb2HazardRecognizer", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84464, "Length": 96, "Cover_Rate": 0.6620689655172414} {"Template_token": ["", "ITBlockSize", "=", "", ";"], "ground_truth": ["PostRAHazardRecognizer", "::", "Reset", "(", ")", ";"], "File": "Thumb2HazardRecognizer", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84465, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "PostRAHazardRecognizer", "(", "ItinData", ")", "{"], "ground_truth": ["}"], "File": "Thumb2HazardRecognizer", "Func": "Thumb2HazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84467, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo (2)1", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84468, "Length": 35, "Cover_Rate": 0.3465346534653465} {"Template_token": ["", "void", "Thumb2InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "if", "(", "!", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "return", "BaseInstrInfo", "::", "copyPhysReg", "(", "MBB", ",", "I", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "Thumb2InstrInfo (2)1", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84469, "Length": 94, "Cover_Rate": 0.9306930693069307} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "Fits", "=", "true", ";", "}", "else", "if", "(", "(", "NumBytes", "&", "", ")", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "NumBytes", ">>", "", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "Fits", "=", "true", ";", "}", "if", "(", "Fits", ")", "{", "if", "(", "isSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BaseReg", "=", "", ";", "continue", ";", "}", "bool", "HasCCOut", "=", "true", ";", "if", "(", "BaseReg", "==", "", ")", "{", "if", "(", "DestReg", "==", "", "&&", "(", "ThisVal", "<", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "", ")", "==", "", "&&", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NumBytes", "=", "", ";", "continue", ";", "}", "Opc", "=", "isSub", "?", "", ":", "", ";"], "ground_truth": ["if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{"], "File": "Thumb2InstrInfo (2)1", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84470, "Length": 431, "Cover_Rate": 0.497116493656286} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";"], "ground_truth": ["else", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";"], "File": "Thumb2InstrInfo (2)1", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84471, "Length": 46, "Cover_Rate": 0.6865671641791045} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["if", "(", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";"], "File": "Thumb2InstrInfo (2)1", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84472, "Length": 36, "Cover_Rate": 0.5373134328358209} {"Template_token": ["", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "", ";", "return", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo (2)1", "Func": "getITInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84473, "Length": 22, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";"], "ground_truth": ["NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "Thumb2InstrInfo (2)1", "Func": "getNoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84474, "Length": 43, "Cover_Rate": 0.7288135593220338} {"Template_token": ["", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo (2)1", "Func": "getNoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84475, "Length": 44, "Cover_Rate": 0.7457627118644068} {"Template_token": ["", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "}"], "ground_truth": ["unsigned", "PredReg", "=", "", ";"], "File": "Thumb2InstrInfo (2)1", "Func": "isLegalToSplitMBBAt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84476, "Length": 19, "Cover_Rate": 0.3114754098360656} {"Template_token": ["", "while", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "}"], "ground_truth": ["unsigned", "PredReg", "=", "", ";"], "File": "Thumb2InstrInfo (2)1", "Func": "isLegalToSplitMBBAt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84477, "Length": 31, "Cover_Rate": 0.5081967213114754} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", ";", "}"], "ground_truth": ["BaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "DestReg", ",", "FI", ",", "RC", ",", "TRI", ")", ";"], "File": "Thumb2InstrInfo (2)1", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84478, "Length": 112, "Cover_Rate": 0.33432835820895523} {"Template_token": ["", "void", "Thumb2InstrInfo", "::", "ReplaceTailWithBranchTo", "(", "MachineBasicBlock", "::", "iterator", "Tail", ",", "MachineBasicBlock", "*", "NewDest", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "Tail", "->", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MBB", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasITBlocks", "(", ")", "||", "Tail", "->", "isBranch", "(", ")", ")", "{", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "return", ";", "}", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getInstrPredicate", "(", "*", "Tail", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Tail", ";", "if", "(", "CC", "!=", "", ")", "--", "MBBI", ";", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "if", "(", "CC", "!=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "begin", "(", ")", ";", "unsigned", "Count", "=", "", ";", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "--", "MBBI", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "MBBI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Count", "==", "", ")", "MBBI", "->", "eraseFromParent", "(", ")", ";", "else", "{"], "ground_truth": ["unsigned", "MaskOn", "=", "", "<<", "Count", ";"], "File": "Thumb2InstrInfo (2)1", "Func": "ReplaceTailWithBranchTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84479, "Length": 205, "Cover_Rate": 0.8070866141732284} {"Template_token": ["", "}", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getInstrPredicate", "(", "*", "Tail", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Tail", ";", "if", "(", "CC", "!=", "", ")", "--", "MBBI", ";", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "if", "(", "CC", "!=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "begin", "(", ")", ";", "unsigned", "Count", "=", "", ";", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{"], "ground_truth": ["--", "MBBI", ";"], "File": "Thumb2InstrInfo (2)1", "Func": "ReplaceTailWithBranchTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84480, "Length": 86, "Cover_Rate": 0.33858267716535434} {"Template_token": ["", "unsigned", "Scale", "=", "", ";", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "NewOpc", "=", "negativeOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "", ";", "isSub", "=", "true", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NewOpc", "=", "positiveOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "", ";", "}", "}", "else", "if", "(", "AddrMode", "==", "", ")", "{", "const", "MachineOperand", "&", "OffOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ";", "int", "InstrOffs", "=", "", "(", "OffOp", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "OffOp", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Offset", "+=", "InstrOffs", "*", "", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "}", "}", "else", "if", "(", "AddrMode", "==", "", ")", "{", "const", "MachineOperand", "&", "OffOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ";", "int", "InstrOffs", "=", "", "(", "OffOp", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "OffOp", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Offset", "+=", "InstrOffs", "*", "", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "}", "}", "else", "if", "(", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", "*", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "assert", "(", "(", "Offset", "&", "", ")", "==", "", "&&", "", ")", ";", "}", "else", "if", "(", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", "*", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "assert", "(", "(", "Offset", "&", "", ")", "==", "", "&&", "", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "NewOpc", "!=", "Opcode", ")", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{"], "ground_truth": ["MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";"], "File": "Thumb2InstrInfo (2)1", "Func": "rewriteT2FrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84481, "Length": 453, "Cover_Rate": 0.359238699444885} {"Template_token": ["", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}"], "ground_truth": ["BaseInstrInfo", "::", "storeRegToStackSlot", "(", "MBB", ",", "I", ",", "SrcReg", ",", "isKill", ",", "FI", ",", "RC", ",", "TRI", ")", ";"], "File": "Thumb2InstrInfo (2)1", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84482, "Length": 195, "Cover_Rate": 0.5963302752293578} {"Template_token": ["", "Thumb2InstrInfo", "::", "Thumb2InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "Thumb2InstrInfo (2)1", "Func": "Thumb2InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84483, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "Thumb2InstrInfo", "::", "Thumb2InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "Thumb2InstrInfo (2)1", "Func": "Thumb2InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84484, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "return", "BaseInstrInfo", "::", "copyPhysReg", "(", "MBB", ",", "I", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84485, "Length": 59, "Cover_Rate": 0.6413043478260869} {"Template_token": ["", "Opc", "=", "isSub", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "NumBytes", "=", "", ";", "continue", ";", "}", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "countLeadingZeros", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "", "(", "", ",", "RotAmt", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "assert", "(", "", "(", "ThisVal", ")", "!=", "-", "", "&&", "", ")", ";", "}", "}", "else", "{", "assert", "(", "DestReg", "!=", "", "&&", "BaseReg", "!=", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "if", "(", "ThisVal", "<", "", ")", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "HasCCOut", "=", "false", ";", "NumBytes", "=", "", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "countLeadingZeros", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "", "(", "", ",", "RotAmt", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "assert", "(", "", "(", "ThisVal", ")", "!=", "-", "", "&&", "", ")", ";", "}", "}"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84487, "Length": 264, "Cover_Rate": 0.31353919239904987} {"Template_token": ["", "void", "Thumb2InstrInfo", "::", "expandLoadStackGuard", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "Reloc", "::", "Model", "RM", ")", "const", "{", "if", "(", "RM", "==", "Reloc", "::", "PIC_", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ",", "RM", ")", ";"], "ground_truth": ["else", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ",", "RM", ")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84488, "Length": 48, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "if", "(", "RM", "==", "Reloc", "::", "PIC_", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ",", "RM", ")", ";", "else", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ",", "RM", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo (2)", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84489, "Length": 32, "Cover_Rate": 0.5614035087719298} {"Template_token": ["", "", "llvm", "::", "getITInstrPredicate", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "PredReg", ")", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "", ";"], "ground_truth": ["return", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "getITInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84490, "Length": 45, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "", ";"], "ground_truth": ["return", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "getITInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84491, "Length": 21, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "NopInst", ".", "setOpcode", "(", "", ")", ";"], "ground_truth": ["NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84492, "Length": 19, "Cover_Rate": 0.3220338983050847} {"Template_token": ["", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";"], "ground_truth": ["NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84493, "Length": 43, "Cover_Rate": 0.7288135593220338} {"Template_token": ["", "unsigned", "Thumb2InstrInfo", "::", "getUnindexedOpcode", "(", "unsigned", "Opc", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "Thumb2InstrInfo (2)", "Func": "getUnindexedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84495, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "}", "unsigned", "PredReg", "=", "", ";", "return", "getITInstrPredicate", "(", "MBBI", ",", "PredReg", ")", "==", "", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo (2)", "Func": "isLegalToSplitMBBAt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84496, "Length": 30, "Cover_Rate": 0.5} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", ";", "}"], "ground_truth": ["BaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "DestReg", ",", "FI", ",", "RC", ",", "TRI", ")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84497, "Length": 177, "Cover_Rate": 0.5221238938053098} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84498, "Length": 192, "Cover_Rate": 0.5663716814159292} {"Template_token": ["", "switch", "(", "opcode", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "Thumb2InstrInfo (2)", "Func": "positiveOffsetOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84499, "Length": 59, "Cover_Rate": 0.36875} {"Template_token": ["", "return", ";", "}", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getInstrPredicate", "(", "Tail", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Tail", ";", "if", "(", "CC", "!=", "", ")", "--", "MBBI", ";", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "if", "(", "CC", "!=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "begin", "(", ")", ";", "unsigned", "Count", "=", "", ";", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{"], "ground_truth": ["if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{"], "File": "Thumb2InstrInfo (2)", "Func": "ReplaceTailWithBranchTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84500, "Length": 84, "Cover_Rate": 0.340080971659919} {"Template_token": ["", "unsigned", "NewOpc", "=", "Opcode", ";", "if", "(", "AddrMode", "==", "", ")", "{", "unsigned", "OffsetReg", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "OffsetReg", "!=", "", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "return", "Offset", "==", "", ";", "}", "MI", ".", "RemoveOperand", "(", "FrameRegIdx", "+", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "", ")", ";", "NewOpc", "=", "immediateOffsetOpcode", "(", "Opcode", ")", ";", "AddrMode", "=", "", ";", "}", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "NewOpc", "=", "negativeOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "", ";", "isSub", "=", "true", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NewOpc", "=", "positiveOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "", ";", "}", "}", "else", "if", "(", "AddrMode", "==", "", ")", "{", "const", "MachineOperand", "&", "OffOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ";", "int", "InstrOffs", "=", "", "(", "OffOp", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "OffOp", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Offset", "+=", "InstrOffs", "*", "", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "}", "}", "else", "if", "(", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", "*", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "assert", "(", "(", "Offset", "&", "", ")", "==", "", "&&", "", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "NewOpc", "!=", "Opcode", ")", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "", ")", "ImmedOffset", "|=", "", "<<", "NumBits", ";", "else", "ImmedOffset", "=", "-", "ImmedOffset", ";", "}", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "ImmedOffset", "=", "ImmedOffset", "&", "Mask", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "", ")", "ImmedOffset", "|=", "", "<<", "NumBits", ";", "else", "{", "ImmedOffset", "=", "-", "ImmedOffset", ";", "if", "(", "ImmedOffset", "==", "", ")", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "positiveOffsetOpcode", "(", "NewOpc", ")", ")", ")", ";", "}", "}", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "Offset", "&=", "~", "(", "Mask", "*", "Scale", ")", ";", "}"], "ground_truth": ["Offset", "=", "(", "isSub", ")", "?", "-", "Offset", ":", "Offset", ";"], "File": "Thumb2InstrInfo (2)", "Func": "rewriteT2FrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84501, "Length": 520, "Cover_Rate": 0.47838086476540936} {"Template_token": ["", "if", "(", "Opcode", "==", "", ")", "AddrMode", "=", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", ";", "if", "(", "Offset", "==", "", "&&", "getInstrPredicate", "(", "&", "MI", ",", "PredReg", ")", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "do", "MI", ".", "RemoveOperand", "(", "FrameRegIdx", "+", "", ")", ";", "while", "(", "MI", ".", "getNumOperands", "(", ")", ">", "FrameRegIdx", "+", "", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "&", "MI", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "return", "true", ";", "}", "bool", "HasCCOut", "=", "Opcode", "!=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "}", "else", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "}", "if", "(", "", "(", "Offset", ")", "!=", "-", "", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "if", "(", "!", "HasCCOut", ")", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "if", "(", "Offset", "<", "", "&&", "(", "!", "HasCCOut", "||", "MI", ".", "getOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "{", "unsigned", "NewOpc", "=", "isSub", "?", "", ":", "", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "if", "(", "HasCCOut", ")", "MI", ".", "RemoveOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "unsigned", "RotAmt", "=", "countLeadingZeros", "<", "unsigned", ">", "(", "Offset", ")", ";", "unsigned", "ThisImmVal", "=", "Offset", "&", "", "(", "", ",", "RotAmt", ")", ";", "Offset", "&=", "~", "ThisImmVal", ";", "assert", "(", "", "(", "ThisImmVal", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "ThisImmVal", ")", ";"], "ground_truth": ["if", "(", "!", "HasCCOut", ")", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "rewriteT2FrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84502, "Length": 428, "Cover_Rate": 0.3937442502299908} {"Template_token": ["", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "return", ";", "}", "BaseInstrInfo", "::", "storeRegToStackSlot", "(", "MBB", ",", "I", ",", "SrcReg", ",", "isKill", ",", "FI", ",", "RC", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo (2)", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84503, "Length": 123, "Cover_Rate": 0.3716012084592145} {"Template_token": ["", "Thumb2InstrInfo", "::", "Thumb2InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", ",", "RI", "(", ")", "{"], "ground_truth": ["}"], "File": "Thumb2InstrInfo (2)", "Func": "Thumb2InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84504, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "Thumb2InstrInfo", "::", "Thumb2InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", ",", "RI", "(", ")", "{"], "ground_truth": ["}"], "File": "Thumb2InstrInfo (2)", "Func": "Thumb2InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84505, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "return", "RI", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo10", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84506, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "int", "PIdx", "=", "findFirstVPTPredOperandIdx", "(", "MI", ")", ";", "if", "(", "PIdx", "==", "-", "", ")", "{", "PredReg", "=", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo10", "Func": "getVPTInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84507, "Length": 24, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "PredReg", "=", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["return", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";"], "File": "Thumb2InstrInfo10", "Func": "getVPTInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84508, "Length": 30, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "switch", "(", "opcode", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "Thumb2InstrInfo10", "Func": "immediateOffsetOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84509, "Length": 74, "Cover_Rate": 0.36097560975609755} {"Template_token": ["", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo10", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84510, "Length": 204, "Cover_Rate": 0.608955223880597} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";"], "ground_truth": ["MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "Thumb2InstrInfo10", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84511, "Length": 156, "Cover_Rate": 0.46567164179104475} {"Template_token": ["", "static", "unsigned", "negativeOffsetOpcode", "(", "unsigned", "opcode", ")", "{", "switch", "(", "opcode", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "Thumb2InstrInfo10", "Func": "negativeOffsetOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84512, "Length": 49, "Cover_Rate": 0.30625} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";"], "ground_truth": ["AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";"], "File": "Thumb2InstrInfo10", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84514, "Length": 184, "Cover_Rate": 0.5626911314984709} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "BaseReg", "=", "", ";", "continue", ";", "}", "bool", "HasCCOut", "=", "true", ";", "if", "(", "BaseReg", "==", "", ")", "{", "if", "(", "DestReg", "==", "", "&&", "(", "ThisVal", "<", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "", ")", "==", "", "&&", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "NumBytes", "=", "", ";", "continue", ";", "}", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "countLeadingZeros", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "", "(", "", ",", "RotAmt", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "assert", "(", "", "(", "ThisVal", ")", "!=", "-", "", "&&", "", ")", ";", "}", "}", "else", "{", "assert", "(", "DestReg", "!=", "", "&&", "BaseReg", "!=", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "if", "(", "ThisVal", "<", "", ")", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "HasCCOut", "=", "false", ";"], "ground_truth": ["NumBytes", "=", "", ";"], "File": "Thumb2InstrInfo11", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84515, "Length": 355, "Cover_Rate": 0.449936628643853} {"Template_token": ["", "void", "Thumb2InstrInfo", "::", "getNoopForMachoTarget", "(", "MCInst", "&", "NopInst", ")", "const", "{"], "ground_truth": ["NopInst", ".", "setOpcode", "(", "", ")", ";"], "File": "Thumb2InstrInfo11", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84516, "Length": 18, "Cover_Rate": 0.3829787234042553} {"Template_token": ["", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo11", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84517, "Length": 25, "Cover_Rate": 0.5319148936170213} {"Template_token": ["", "inline", "", "getVPTInstrPredicate", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["Register", "PredReg", ";"], "File": "Thumb2InstrInfo11", "Func": "getVPTInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84518, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "inline", "", "getVPTInstrPredicate", "(", "const", "MachineInstr", "&", "MI", ")", "{", "Register", "PredReg", ";", "return", "getVPTInstrPredicate", "(", "MI", ",", "PredReg", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo11", "Func": "getVPTInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84519, "Length": 22, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo11", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84520, "Length": 254, "Cover_Rate": 0.7537091988130564} {"Template_token": ["", "switch", "(", "opcode", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "Thumb2InstrInfo11", "Func": "negativeOffsetOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84521, "Length": 77, "Cover_Rate": 0.5310344827586206} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "Thumb2InstrInfo11", "Func": "positiveOffsetOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84522, "Length": 51, "Cover_Rate": 0.35172413793103446} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";"], "ground_truth": ["AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";"], "File": "Thumb2InstrInfo11", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84524, "Length": 193, "Cover_Rate": 0.5866261398176292} {"Template_token": ["", "Thumb2InstrInfo", "::", "Thumb2InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", ",", "RI", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "Thumb2InstrInfo11", "Func": "Thumb2InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84525, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Thumb2InstrInfo", "::", "Thumb2InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", ",", "RI", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "Thumb2InstrInfo11", "Func": "Thumb2InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84526, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "}", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isGVInGOT", "(", "GV", ")", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";"], "ground_truth": ["else", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";"], "File": "Thumb2InstrInfo12", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84527, "Length": 72, "Cover_Rate": 0.44171779141104295} {"Template_token": ["", "const", "Thumb2RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{"], "ground_truth": ["return", "RI", ";"], "File": "Thumb2InstrInfo13", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84528, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "RI", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo13", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84529, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "while", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "}", "unsigned", "PredReg", "=", "", ";"], "ground_truth": ["return", "getITInstrPredicate", "(", "*", "MBBI", ",", "PredReg", ")", "==", "", ";"], "File": "Thumb2InstrInfo14", "Func": "isLegalToSplitMBBAt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84530, "Length": 42, "Cover_Rate": 0.6885245901639344} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["return", ";"], "File": "Thumb2InstrInfo14", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84531, "Length": 284, "Cover_Rate": 0.7867036011080333} {"Template_token": ["", "if", "(", "CC", "!=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "begin", "(", ")", ";", "unsigned", "Count", "=", "", ";", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "--", "MBBI", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "MBBI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Count", "==", "", ")", "MBBI", "->", "eraseFromParent", "(", ")", ";", "else", "{", "unsigned", "MaskOn", "=", "", "<<", "Count", ";", "unsigned", "MaskOff", "=", "~", "(", "MaskOn", "-", "", ")", ";", "MBBI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "(", "Mask", "&", "MaskOff", ")", "|", "MaskOn", ")", ";", "}", "return", ";", "}", "--", "MBBI", ";", "--", "Count", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo14", "Func": "ReplaceTailWithBranchTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84532, "Length": 132, "Cover_Rate": 0.5196850393700787} {"Template_token": ["", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "--", "MBBI", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "MBBI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Count", "==", "", ")", "MBBI", "->", "eraseFromParent", "(", ")", ";", "else", "{", "unsigned", "MaskOn", "=", "", "<<", "Count", ";", "unsigned", "MaskOff", "=", "~", "(", "MaskOn", "-", "", ")", ";", "MBBI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "(", "Mask", "&", "MaskOff", ")", "|", "MaskOn", ")", ";", "}", "return", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo14", "Func": "ReplaceTailWithBranchTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84533, "Length": 102, "Cover_Rate": 0.4015748031496063} {"Template_token": ["", "}", "MI", ".", "RemoveOperand", "(", "FrameRegIdx", "+", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "", ")", ";", "NewOpc", "=", "immediateOffsetOpcode", "(", "Opcode", ")", ";", "AddrMode", "=", "", ";", "}", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "NewOpc", "=", "negativeOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "", ";", "isSub", "=", "true", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NewOpc", "=", "positiveOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "", ";", "}", "}", "else", "if", "(", "AddrMode", "==", "", ")", "{", "const", "MachineOperand", "&", "OffOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ";", "int", "InstrOffs", "=", "", "(", "OffOp", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "OffOp", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Offset", "+=", "InstrOffs", "*", "", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "}", "}", "else", "if", "(", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", "*", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "assert", "(", "(", "Offset", "&", "", ")", "==", "", "&&", "", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "NewOpc", "!=", "Opcode", ")", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "isSub", ")", "{"], "ground_truth": ["if", "(", "AddrMode", "==", "", ")", "ImmedOffset", "|=", "", "<<", "NumBits", ";"], "File": "Thumb2InstrInfo14", "Func": "rewriteT2FrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84534, "Length": 363, "Cover_Rate": 0.3321134492223239} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}"], "ground_truth": ["BaseInstrInfo", "::", "storeRegToStackSlot", "(", "MBB", ",", "I", ",", "SrcReg", ",", "isKill", ",", "FI", ",", "RC", ",", "TRI", ")", ";"], "File": "Thumb2InstrInfo14", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84535, "Length": 288, "Cover_Rate": 0.8158640226628895} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo14", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84536, "Length": 269, "Cover_Rate": 0.7620396600566572} {"Template_token": ["", "bool", "tDest", "=", "", ".", "contains", "(", "DestReg", ")", ";", "bool", "tSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "tDest", "&&", "tSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "tSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "tDest", ")", "Opc", "=", "", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "File": "Thumb2InstrInfo15", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84537, "Length": 79, "Cover_Rate": 0.5197368421052632} {"Template_token": ["", "bool", "tDest", "=", "", ".", "contains", "(", "DestReg", ")", ";", "bool", "tSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "tDest", "&&", "tSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "tSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "tDest", ")", "Opc", "=", "", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "File": "Thumb2InstrInfo15", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84538, "Length": 79, "Cover_Rate": 0.5197368421052632} {"Template_token": ["", "ScheduleHazardRecognizer", "*", "Thumb2InstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "&", "II", ")", "const", "{", "return", "(", "ScheduleHazardRecognizer", "*", ")", "new", "Thumb2HazardRecognizer", "(", "II", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo15", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84539, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "&", "II", ")", "const", "{", "return", "(", "ScheduleHazardRecognizer", "*", ")", "new", "Thumb2HazardRecognizer", "(", "II", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo15", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84540, "Length": 21, "Cover_Rate": 0.84} {"Template_token": ["", "", "llvm", "::", "getITInstrPredicate", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "PredReg", ")", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "", ";"], "File": "Thumb2InstrInfo15", "Func": "getITInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84541, "Length": 37, "Cover_Rate": 0.6607142857142857} {"Template_token": ["", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "", ";"], "ground_truth": ["return", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";"], "File": "Thumb2InstrInfo15", "Func": "getITInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84542, "Length": 23, "Cover_Rate": 0.4107142857142857} {"Template_token": ["", "return", "llvm", "::", "getITInstrPredicate", "(", "MBBI", ",", "PredReg", ")", "==", "", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo15", "Func": "isLegalToSplitMBBAt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84543, "Length": 13, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "return", "NumT", "&&", "NumF", "&&", "NumT", "<=", "(", "IfCvtDiamondLimit", ")", "&&", "NumF", "<=", "(", "IfCvtDiamondLimit", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo15", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84545, "Length": 18, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "File": "Thumb2InstrInfo15", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84547, "Length": 127, "Cover_Rate": 0.6512820512820513} {"Template_token": ["", "return", ";", "}", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "llvm", "::", "getInstrPredicate", "(", "Tail", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Tail", ";", "if", "(", "CC", "!=", "", ")", "--", "MBBI", ";", "TargetInstrInfoImpl", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "if", "(", "CC", "!=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "begin", "(", ")", ";", "unsigned", "Count", "=", "", ";", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "--", "MBBI", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "MBBI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Count", "==", "", ")", "MBBI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["else", "{"], "File": "Thumb2InstrInfo15", "Func": "ReplaceTailWithBranchTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84548, "Length": 131, "Cover_Rate": 0.5261044176706827} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "Tail", "->", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MBB", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasITBlocks", "(", ")", ")", "{", "TargetInstrInfoImpl", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "return", ";", "}", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "llvm", "::", "getInstrPredicate", "(", "Tail", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Tail", ";", "if", "(", "CC", "!=", "", ")", "--", "MBBI", ";", "TargetInstrInfoImpl", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "if", "(", "CC", "!=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "begin", "(", ")", ";", "unsigned", "Count", "=", "", ";", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "--", "MBBI", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "MBBI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Count", "==", "", ")", "MBBI", "->", "eraseFromParent", "(", ")", ";", "else", "{", "unsigned", "MaskOn", "=", "", "<<", "Count", ";", "unsigned", "MaskOff", "=", "~", "(", "MaskOn", "-", "", ")", ";", "MBBI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "(", "Mask", "&", "MaskOff", ")", "|", "MaskOn", ")", ";", "}", "return", ";", "}", "--", "MBBI", ";", "--", "Count", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo15", "Func": "ReplaceTailWithBranchTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84549, "Length": 223, "Cover_Rate": 0.8955823293172691} {"Template_token": ["", "bool", "isSP", "=", "FrameReg", "==", "", ";", "bool", "HasCCOut", "=", "Opcode", "!=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "isSP", "?", "", ":", "", ")", ")", ";", "}", "else", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "isSP", "?", "", ":", "", ")", ")", ";", "}", "if", "(", "", "(", "Offset", ")", "!=", "-", "", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "if", "(", "!", "HasCCOut", ")", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "if", "(", "Offset", "<", "", "&&", "(", "!", "HasCCOut", "||", "MI", ".", "getOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "{", "unsigned", "NewOpc", "=", "isSP", "?", "(", "isSub", "?", "", ":", "", ")", ":", "(", "isSub", "?", "", ":", "", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "if", "(", "HasCCOut", ")", "MI", ".", "RemoveOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "unsigned", "RotAmt", "=", "CountLeadingZeros_32", "(", "Offset", ")", ";", "unsigned", "ThisImmVal", "=", "Offset", "&", "", "(", "", ",", "RotAmt", ")", ";", "Offset", "&=", "~", "ThisImmVal", ";", "assert", "(", "", "(", "ThisImmVal", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "ThisImmVal", ")", ";", "if", "(", "!", "HasCCOut", ")", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";", "}", "else", "{", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "Opcode", ";", "if", "(", "AddrMode", "==", "", ")", "{", "unsigned", "OffsetReg", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "OffsetReg", "!=", "", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "return", "Offset", "==", "", ";", "}", "MI", ".", "RemoveOperand", "(", "FrameRegIdx", "+", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "", ")", ";", "NewOpc", "=", "immediateOffsetOpcode", "(", "Opcode", ")", ";", "AddrMode", "=", "", ";", "}", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "NewOpc", "=", "negativeOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "", ";", "isSub", "=", "true", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NewOpc", "=", "positiveOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "", ";", "}"], "ground_truth": ["}", "else", "if", "(", "AddrMode", "==", "", ")", "{"], "File": "Thumb2InstrInfo15", "Func": "rewriteT2FrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84550, "Length": 513, "Cover_Rate": 0.47544022242817424} {"Template_token": ["", "if", "(", "OffsetReg", "!=", "", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "return", "Offset", "==", "", ";", "}", "MI", ".", "RemoveOperand", "(", "FrameRegIdx", "+", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "", ")", ";", "NewOpc", "=", "immediateOffsetOpcode", "(", "Opcode", ")", ";", "AddrMode", "=", "", ";", "}", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "NewOpc", "=", "negativeOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "", ";", "isSub", "=", "true", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NewOpc", "=", "positiveOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "", ";", "}", "}", "else", "if", "(", "AddrMode", "==", "", ")", "{", "const", "MachineOperand", "&", "OffOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ";", "int", "InstrOffs", "=", "", "(", "OffOp", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "OffOp", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Offset", "+=", "InstrOffs", "*", "", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "NewOpc", "!=", "Opcode", ")", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "", ")", "ImmedOffset", "|=", "", "<<", "NumBits", ";", "else", "ImmedOffset", "=", "-", "ImmedOffset", ";", "}", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "ImmedOffset", "=", "ImmedOffset", "&", "Mask", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "", ")", "ImmedOffset", "|=", "", "<<", "NumBits", ";", "else", "{", "ImmedOffset", "=", "-", "ImmedOffset", ";", "if", "(", "ImmedOffset", "==", "", ")", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "positiveOffsetOpcode", "(", "NewOpc", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo15", "Func": "rewriteT2FrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84551, "Length": 416, "Cover_Rate": 0.3855421686746988} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb2InstrInfo15", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84552, "Length": 89, "Cover_Rate": 0.42788461538461536} {"Template_token": ["", "Thumb2InstrInfo", "::", "Thumb2InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", ",", "RI", "(", "*", "this", ",", "STI", ")", "{"], "ground_truth": ["}"], "File": "Thumb2InstrInfo15", "Func": "Thumb2InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84553, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "Thumb2InstrInfo", "::", "Thumb2InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "BaseInstrInfo", "(", "STI", ")", ",", "RI", "(", "*", "this", ",", "STI", ")", "{"], "ground_truth": ["}"], "File": "Thumb2InstrInfo15", "Func": "Thumb2InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84554, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "isSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "BaseReg", "=", "", ";", "continue", ";", "}", "bool", "HasCCOut", "=", "true", ";", "if", "(", "BaseReg", "==", "", ")", "{", "if", "(", "DestReg", "==", "", "&&", "(", "ThisVal", "<", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "", ")", "==", "", "&&", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "NumBytes", "=", "", ";", "continue", ";", "}", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "countLeadingZeros", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "", "(", "", ",", "RotAmt", ")", ";"], "ground_truth": ["NumBytes", "&=", "~", "ThisVal", ";"], "File": "Thumb2InstrInfo16", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84555, "Length": 346, "Cover_Rate": 0.40705882352941175} {"Template_token": ["", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo16", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84556, "Length": 25, "Cover_Rate": 0.423728813559322} {"Template_token": ["", "void", "Thumb2InstrInfo", "::", "getNoopForMachoTarget", "(", "MCInst", "&", "NopInst", ")", "const", "{"], "ground_truth": ["NopInst", ".", "setOpcode", "(", "", ")", ";"], "File": "Thumb2InstrInfo16", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84557, "Length": 18, "Cover_Rate": 0.3050847457627119} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "NumBytes", ">>", "", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "Fits", "=", "true", ";", "}", "if", "(", "Fits", ")", "{", "if", "(", "isSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "BaseReg", "=", "", ";", "continue", ";", "}", "bool", "HasCCOut", "=", "true", ";", "if", "(", "BaseReg", "==", "", ")", "{", "if", "(", "DestReg", "==", "", "&&", "(", "ThisVal", "<", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "", ")", "==", "", "&&", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "NumBytes", "=", "", ";", "continue", ";", "}", "Opc", "=", "isSub", "?", "", ":", "", ";"], "ground_truth": ["if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{"], "File": "Thumb2InstrInfo17", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84558, "Length": 373, "Cover_Rate": 0.47275031685678076} {"Template_token": ["", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}"], "ground_truth": ["BaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "DestReg", ",", "FI", ",", "RC", ",", "TRI", ")", ";"], "File": "Thumb2InstrInfo17", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84559, "Length": 159, "Cover_Rate": 0.7794117647058824} {"Template_token": ["", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "BaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "DestReg", ",", "FI", ",", "RC", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo17", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84560, "Length": 160, "Cover_Rate": 0.7843137254901961} {"Template_token": ["", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "--", "MBBI", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "MBBI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Count", "==", "", ")", "MBBI", "->", "eraseFromParent", "(", ")", ";", "else", "{", "unsigned", "MaskOn", "=", "", "<<", "Count", ";"], "ground_truth": ["unsigned", "MaskOff", "=", "~", "(", "MaskOn", "-", "", ")", ";"], "File": "Thumb2InstrInfo17", "Func": "ReplaceTailWithBranchTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84561, "Length": 80, "Cover_Rate": 0.32388663967611336} {"Template_token": ["", "unsigned", "Count", "=", "", ";", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "--", "MBBI", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "MBBI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Count", "==", "", ")", "MBBI", "->", "eraseFromParent", "(", ")", ";", "else", "{", "unsigned", "MaskOn", "=", "", "<<", "Count", ";", "unsigned", "MaskOff", "=", "~", "(", "MaskOn", "-", "", ")", ";"], "ground_truth": ["MBBI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "(", "Mask", "&", "MaskOff", ")", "|", "MaskOn", ")", ";"], "File": "Thumb2InstrInfo17", "Func": "ReplaceTailWithBranchTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84562, "Length": 103, "Cover_Rate": 0.41700404858299595} {"Template_token": ["", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "", "NCC", "=", "getInstrPredicate", "(", "NMI", ",", "PredReg", ")", ";", "if", "(", "!", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "||", "NMI", "->", "modifiesRegister", "(", "SrcReg", ",", "&", "TRI", ")", "||", "NMI", "->", "modifiesRegister", "(", "", ",", "&", "TRI", ")", ")", "break", ";", "if", "(", "++", "NumInsts", "==", "", ")", "return", ";", "}"], "ground_truth": ["if", "(", "NumInsts", ")", "{"], "File": "Thumb2InstrInfo17", "Func": "scheduleTwoAddrSource", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84564, "Length": 78, "Cover_Rate": 0.3263598326359833} {"Template_token": ["", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "Thumb2InstrInfo17", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84565, "Length": 149, "Cover_Rate": 0.6866359447004609} {"Template_token": ["", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "{", "DebugLoc", "DL", ";"], "ground_truth": ["if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";"], "File": "Thumb2InstrInfo17", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84566, "Length": 81, "Cover_Rate": 0.37327188940092165} {"Template_token": ["", "if", "(", "!", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "return", "BaseInstrInfo", "::", "copyPhysReg", "(", "MBB", ",", "I", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo18", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84567, "Length": 60, "Cover_Rate": 0.6382978723404256} {"Template_token": ["", "if", "(", "!", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "return", "BaseInstrInfo", "::", "copyPhysReg", "(", "MBB", ",", "I", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ";"], "File": "Thumb2InstrInfo18", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84568, "Length": 59, "Cover_Rate": 0.6276595744680851} {"Template_token": ["", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";"], "ground_truth": ["MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "Thumb2InstrInfo18", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84569, "Length": 192, "Cover_Rate": 0.5501432664756447} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo18", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84571, "Length": 243, "Cover_Rate": 0.7126099706744868} {"Template_token": ["", "NewOpc", "=", "immediateOffsetOpcode", "(", "Opcode", ")", ";", "AddrMode", "=", "", ";", "}", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "NewOpc", "=", "negativeOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "", ";", "isSub", "=", "true", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NewOpc", "=", "positiveOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "", ";", "}", "}", "else", "if", "(", "AddrMode", "==", "", ")", "{", "const", "MachineOperand", "&", "OffOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ";", "int", "InstrOffs", "=", "", "(", "OffOp", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "OffOp", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Offset", "+=", "InstrOffs", "*", "", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "NewOpc", "!=", "Opcode", ")", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "", ")", "ImmedOffset", "|=", "", "<<", "NumBits", ";", "else", "ImmedOffset", "=", "-", "ImmedOffset", ";", "}", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "ImmedOffset", "=", "ImmedOffset", "&", "Mask", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "", ")", "ImmedOffset", "|=", "", "<<", "NumBits", ";"], "ground_truth": ["else", "{"], "File": "Thumb2InstrInfo24", "Func": "rewriteT2FrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84572, "Length": 339, "Cover_Rate": 0.32753623188405795} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isGVInGOT", "(", "GV", ")", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";"], "ground_truth": ["else", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";"], "File": "Thumb2InstrInfo25", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84573, "Length": 71, "Cover_Rate": 0.43558282208588955} {"Template_token": ["", "return", ";", "}", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isGVInGOT", "(", "GV", ")", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";"], "ground_truth": ["else", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";"], "File": "Thumb2InstrInfo25", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84574, "Length": 74, "Cover_Rate": 0.4539877300613497} {"Template_token": ["", "MachineOperand", "&", "MaskOp", "=", "Instr", ".", "getOperand", "(", "", ")", ";", "assert", "(", "MaskOp", ".", "isImm", "(", ")", "&&", "", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "Iter", "=", "++", "Instr", ".", "getIterator", "(", ")", ",", "End", "=", "Instr", ".", "getParent", "(", ")", "->", "end", "(", ")", ";"], "File": "Thumb2InstrInfo27", "Func": "recomputeVPTBlockMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84575, "Length": 46, "Cover_Rate": 0.3006535947712418} {"Template_token": ["", "if", "(", "isSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "BaseReg", "=", "", ";", "continue", ";", "}", "bool", "HasCCOut", "=", "true", ";", "if", "(", "BaseReg", "==", "", ")", "{", "if", "(", "DestReg", "==", "", "&&", "(", "ThisVal", "<", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "", ")", "==", "", "&&", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "NumBytes", "=", "", ";", "continue", ";", "}", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "CountLeadingZeros_32", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "", "(", "", ",", "RotAmt", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "assert", "(", "", "(", "ThisVal", ")", "!=", "-", "", "&&", "", ")", ";", "}", "}", "else", "{", "assert", "(", "DestReg", "!=", "", "&&", "BaseReg", "!=", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "if", "(", "ThisVal", "<", "", ")", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "HasCCOut", "=", "false", ";"], "ground_truth": ["NumBytes", "=", "", ";"], "File": "Thumb2InstrInfo2", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84576, "Length": 416, "Cover_Rate": 0.5312899106002554} {"Template_token": ["", "Fits", "=", "true", ";", "}", "if", "(", "Fits", ")", "{", "if", "(", "isSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "BaseReg", "=", "", ";", "continue", ";", "}", "bool", "HasCCOut", "=", "true", ";", "if", "(", "BaseReg", "==", "", ")", "{", "if", "(", "DestReg", "==", "", "&&", "(", "ThisVal", "<", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "", ")", "==", "", "&&", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "NumBytes", "=", "", ";", "continue", ";", "}", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "CountLeadingZeros_32", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "", "(", "", ",", "RotAmt", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "assert", "(", "", "(", "ThisVal", ")", "!=", "-", "", "&&", "", ")", ";", "}", "}", "else", "{", "assert", "(", "DestReg", "!=", "", "&&", "BaseReg", "!=", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "if", "(", "ThisVal", "<", "", ")", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "HasCCOut", "=", "false", ";", "NumBytes", "=", "", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "CountLeadingZeros_32", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "", "(", "", ",", "RotAmt", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "assert", "(", "", "(", "ThisVal", ")", "!=", "-", "", "&&", "", ")", ";", "}", "}"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb2InstrInfo2", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84577, "Length": 511, "Cover_Rate": 0.6526181353767561} {"Template_token": ["", "bool", "Thumb2InstrInfo", "::", "isLegalToSplitMBBAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "while", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo2", "Func": "isLegalToSplitMBBAt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84578, "Length": 42, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "}", "unsigned", "PredReg", "=", "", ";", "return", "llvm", "::", "getITInstrPredicate", "(", "MBBI", ",", "PredReg", ")", "==", "", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo2", "Func": "isLegalToSplitMBBAt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84579, "Length": 32, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}"], "ground_truth": ["BaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "DestReg", ",", "FI", ",", "RC", ",", "TRI", ")", ";"], "File": "Thumb2InstrInfo2", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84580, "Length": 113, "Cover_Rate": 0.576530612244898} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo2", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84581, "Length": 96, "Cover_Rate": 0.4897959183673469} {"Template_token": ["", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}"], "ground_truth": ["BaseInstrInfo", "::", "storeRegToStackSlot", "(", "MBB", ",", "I", ",", "SrcReg", ",", "isKill", ",", "FI", ",", "RC", ",", "TRI", ")", ";"], "File": "Thumb2InstrInfo2", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84582, "Length": 144, "Cover_Rate": 0.6889952153110048} {"Template_token": ["", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "}", "else", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "}", "if", "(", "", "(", "Offset", ")", "!=", "-", "", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "if", "(", "!", "HasCCOut", ")", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "if", "(", "Offset", "<", "", "&&", "(", "!", "HasCCOut", "||", "MI", ".", "getOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "{", "unsigned", "NewOpc", "=", "isSub", "?", "", ":", "", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "if", "(", "HasCCOut", ")", "MI", ".", "RemoveOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "unsigned", "RotAmt", "=", "CountLeadingZeros_32", "(", "Offset", ")", ";", "unsigned", "ThisImmVal", "=", "Offset", "&", "", "(", "", ",", "RotAmt", ")", ";", "Offset", "&=", "~", "ThisImmVal", ";", "assert", "(", "", "(", "ThisImmVal", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "ThisImmVal", ")", ";", "if", "(", "!", "HasCCOut", ")", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";", "}", "else", "{", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "Opcode", ";", "if", "(", "AddrMode", "==", "", ")", "{", "unsigned", "OffsetReg", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "OffsetReg", "!=", "", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "return", "Offset", "==", "", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo31", "Func": "rewriteT2FrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84583, "Length": 357, "Cover_Rate": 0.328125} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "Fits", "=", "true", ";", "}", "else", "if", "(", "(", "NumBytes", "&", "", ")", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "NumBytes", ">>", "", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "Fits", "=", "true", ";", "}", "if", "(", "Fits", ")", "{", "if", "(", "isSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BaseReg", "=", "", ";", "continue", ";", "}", "assert", "(", "(", "DestReg", "!=", "", "||", "BaseReg", "==", "", ")", "&&", "", ")", ";", "if", "(", "(", "DestReg", "==", "", ")", "&&", "(", "ThisVal", "<", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "", ")", "==", "", "&&", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "break", ";", "}", "bool", "HasCCOut", "=", "true", ";", "int", "ImmIsT2SO", "=", "", "(", "ThisVal", ")", ";", "bool", "ToSP", "=", "DestReg", "==", "", ";", "unsigned", "t2SUB", "=", "ToSP", "?", "", ":", "", ";", "unsigned", "t2ADD", "=", "ToSP", "?", "", ":", "", ";", "unsigned", "t2SUBi12", "=", "ToSP", "?", "", ":", "", ";", "unsigned", "t2ADDi12", "=", "ToSP", "?", "", ":", "", ";"], "ground_truth": ["Opc", "=", "isSub", "?", "t2SUB", ":", "t2ADD", ";"], "File": "Thumb2InstrInfo35", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84585, "Length": 477, "Cover_Rate": 0.5678571428571428} {"Template_token": ["", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", ";", "}", "BaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "DestReg", ",", "FI", ",", "RC", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo35", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84586, "Length": 156, "Cover_Rate": 0.46567164179104475} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo35", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84588, "Length": 251, "Cover_Rate": 0.7675840978593272} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "DestRC", "==", "", "&&", "SrcRC", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true", ";"], "ground_truth": ["}", "else", "if", "(", "DestRC", "==", "", "&&", "SrcRC", "==", "", ")", "{"], "File": "Thumb2InstrInfo37", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84589, "Length": 66, "Cover_Rate": 0.32038834951456313} {"Template_token": ["", "bool", "Thumb2InstrInfo", "::", "copyRegToReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "const", "TargetRegisterClass", "*", "DestRC", ",", "const", "TargetRegisterClass", "*", "SrcRC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "DestRC", "==", "", "&&", "SrcRC", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true", ";", "}", "else", "if", "(", "DestRC", "==", "", "&&", "SrcRC", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "Thumb2InstrInfo37", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84590, "Length": 131, "Cover_Rate": 0.6359223300970874} {"Template_token": ["", "Fits", "=", "true", ";", "}", "else", "if", "(", "(", "NumBytes", "&", "", ")", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "NumBytes", ">>", "", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "Fits", "=", "true", ";", "}", "if", "(", "Fits", ")", "{", "if", "(", "isSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "BaseReg", "=", "", ";", "continue", ";", "}"], "ground_truth": ["if", "(", "BaseReg", "==", "", ")", "{"], "File": "Thumb2InstrInfo37", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84591, "Length": 259, "Cover_Rate": 0.3514246947082768} {"Template_token": ["", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";"], "ground_truth": ["if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";"], "File": "Thumb2InstrInfo37", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84592, "Length": 54, "Cover_Rate": 0.3068181818181818} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo37", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84593, "Length": 81, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "File": "Thumb2InstrInfo37", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84594, "Length": 83, "Cover_Rate": 0.43915343915343913} {"Template_token": ["", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["return", ";"], "File": "Thumb2InstrInfo40", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84595, "Length": 113, "Cover_Rate": 0.32285714285714284} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";"], "ground_truth": ["MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "Thumb2InstrInfo40", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84596, "Length": 239, "Cover_Rate": 0.6828571428571428} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "begin", "(", ")", ";", "unsigned", "Count", "=", "", ";", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "--", "MBBI", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "MBBI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Count", "==", "", ")", "MBBI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["else", "{"], "File": "Thumb2InstrInfo40", "Func": "ReplaceTailWithBranchTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84597, "Length": 79, "Cover_Rate": 0.3185483870967742} {"Template_token": ["", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "return", ";", "}", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getInstrPredicate", "(", "*", "Tail", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Tail", ";", "if", "(", "CC", "!=", "", ")", "--", "MBBI", ";", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "if", "(", "CC", "!=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "begin", "(", ")", ";", "unsigned", "Count", "=", "", ";", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "--", "MBBI", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "MBBI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "Count", "==", "", ")", "MBBI", "->", "eraseFromParent", "(", ")", ";"], "File": "Thumb2InstrInfo40", "Func": "ReplaceTailWithBranchTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84598, "Length": 137, "Cover_Rate": 0.5524193548387096} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo40", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84599, "Length": 151, "Cover_Rate": 0.4415204678362573} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo41", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84600, "Length": 93, "Cover_Rate": 0.46733668341708545} {"Template_token": ["", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "", "NCC", "=", "llvm", "::", "getInstrPredicate", "(", "NMI", ",", "PredReg", ")", ";", "if", "(", "!", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "||", "NMI", "->", "modifiesRegister", "(", "SrcReg", ",", "&", "TRI", ")", "||", "NMI", "->", "definesRegister", "(", "", ")", ")", "break", ";", "if", "(", "++", "NumInsts", "==", "", ")", "return", ";", "}", "if", "(", "NumInsts", ")", "{", "MBB", "->", "remove", "(", "SrcMI", ")", ";", "MBB", "->", "insert", "(", "++", "MBBI", ",", "SrcMI", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo41", "Func": "scheduleTwoAddrSource", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84601, "Length": 95, "Cover_Rate": 0.3958333333333333} {"Template_token": ["", "unsigned", "NumInsts", "=", "", ";", "while", "(", "--", "MBBI", "!=", "MBB", "->", "begin", "(", ")", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "", "NCC", "=", "llvm", "::", "getInstrPredicate", "(", "NMI", ",", "PredReg", ")", ";"], "ground_truth": ["if", "(", "!", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "||", "NMI", "->", "modifiesRegister", "(", "SrcReg", ",", "&", "TRI", ")", "||", "NMI", "->", "definesRegister", "(", "", ")", ")", "break", ";"], "File": "Thumb2InstrInfo41", "Func": "scheduleTwoAddrSource", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84602, "Length": 79, "Cover_Rate": 0.32916666666666666} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}"], "ground_truth": ["BaseInstrInfo", "::", "storeRegToStackSlot", "(", "MBB", ",", "I", ",", "SrcReg", ",", "isKill", ",", "FI", ",", "RC", ",", "TRI", ")", ";"], "File": "Thumb2InstrInfo41", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84603, "Length": 138, "Cover_Rate": 0.6509433962264151} {"Template_token": ["", "bool", "Thumb2InstrInfo", "::", "BlockHasNoFallThrough", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "if", "(", "MBB", ".", "empty", "(", ")", ")", "return", "false", ";", "switch", "(", "MBB", ".", "back", "(", ")", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "Thumb2InstrInfo49", "Func": "BlockHasNoFallThrough", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84606, "Length": 63, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "Thumb2InstrInfo49", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84607, "Length": 92, "Cover_Rate": 0.8141592920353983} {"Template_token": ["", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", "", ";", "}", "unsigned", "RotAmt", "=", "CountLeadingZeros_32", "(", "Offset", ")", ";", "unsigned", "ThisImmVal", "=", "Offset", "&", "", "(", "", ",", "RotAmt", ")", ";", "Offset", "&=", "~", "ThisImmVal", ";", "assert", "(", "", "(", "ThisImmVal", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "ThisImmVal", ")", ";", "}", "else", "{", "unsigned", "NewOpc", "=", "Opcode", ";", "if", "(", "AddrMode", "==", "", ")", "{", "unsigned", "OffsetReg", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "OffsetReg", "!=", "", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "return", "Offset", ";", "}", "MI", ".", "RemoveOperand", "(", "FrameRegIdx", "+", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "", ")", ";", "NewOpc", "=", "immediateOffsetOpcode", "(", "Opcode", ")", ";", "AddrMode", "=", "", ";", "}", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "NewOpc", "=", "negativeOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "", ";", "isSub", "=", "true", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NewOpc", "=", "positiveOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "", ";", "}", "}", "else", "{", "assert", "(", "AddrMode", "==", "", ")", ";"], "ground_truth": ["int", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ")", ";"], "File": "Thumb2InstrInfo49", "Func": "rewriteT2FrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84609, "Length": 268, "Cover_Rate": 0.30214205186020293} {"Template_token": ["", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "Thumb2InstrInfo49", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84610, "Length": 73, "Cover_Rate": 0.5793650793650794} {"Template_token": ["", "Thumb2InstrInfo", "::", "Thumb2InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "RI", "(", "*", "this", ",", "STI", ")", "{"], "ground_truth": ["}"], "File": "Thumb2InstrInfo49", "Func": "Thumb2InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84611, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "Thumb2InstrInfo", "::", "Thumb2InstrInfo", "(", "const", "Subtarget", "&", "STI", ")", ":", "RI", "(", "*", "this", ",", "STI", ")", "{"], "ground_truth": ["}"], "File": "Thumb2InstrInfo49", "Func": "Thumb2InstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84612, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "DestRC", "==", "", "&&", "SrcRC", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true", ";", "}", "else", "if", "(", "DestRC", "==", "", "&&", "SrcRC", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true", ";", "}", "else", "if", "(", "DestRC", "==", "", "&&", "SrcRC", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "Thumb2InstrInfo4", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84613, "Length": 127, "Cover_Rate": 0.635} {"Template_token": ["", "}", "else", "if", "(", "(", "NumBytes", "&", "", ")", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "NumBytes", ">>", "", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "Fits", "=", "true", ";", "}", "if", "(", "Fits", ")", "{", "if", "(", "isSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "BaseReg", "=", "", ";", "continue", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo4", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84614, "Length": 248, "Cover_Rate": 0.32847682119205296} {"Template_token": ["", "if", "(", "Fits", ")", "{", "if", "(", "isSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "BaseReg", "=", "", ";", "continue", ";", "}", "bool", "HasCCOut", "=", "true", ";", "if", "(", "BaseReg", "==", "", ")", "{", "if", "(", "DestReg", "==", "", "&&", "(", "ThisVal", "<", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "", ")", "==", "", "&&", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "", ")", ";", "NumBytes", "=", "", ";", "continue", ";", "}", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "CountLeadingZeros_32", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "", "(", "", ",", "RotAmt", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "assert", "(", "", "(", "ThisVal", ")", "!=", "-", "", "&&", "", ")", ";", "}", "}", "else", "{", "assert", "(", "DestReg", "!=", "", "&&", "BaseReg", "!=", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "if", "(", "ThisVal", "<", "", ")", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "HasCCOut", "=", "false", ";", "NumBytes", "=", "", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "CountLeadingZeros_32", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "", "(", "", ",", "RotAmt", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";"], "ground_truth": ["assert", "(", "", "(", "ThisVal", ")", "!=", "-", "", "&&", "", ")", ";"], "File": "Thumb2InstrInfo4", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84615, "Length": 441, "Cover_Rate": 0.5841059602649007} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "", "||", "RC", "==", "", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "File": "Thumb2InstrInfo4", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84616, "Length": 87, "Cover_Rate": 0.4603174603174603} {"Template_token": ["", "const", "MachineOperand", "&", "OffOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ";", "int", "InstrOffs", "=", "", "(", "OffOp", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "OffOp", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Offset", "+=", "InstrOffs", "*", "", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "}", "}", "else", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "OffsetMask", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "NumBits", "=", "", ";", "OffsetMask", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "OffsetMask", "=", "", ";", "break", ";", "default", ":", "NumBits", "=", "", ";", "OffsetMask", "=", "", ";", "break", ";", "}", "Scale", "=", "", ";", "assert", "(", "(", "Offset", "&", "OffsetMask", ")", "==", "", "&&", "", ")", ";", "(", "void", ")", "OffsetMask", ";", "}", "else", "if", "(", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "NumBits", "=", "", "+", "", ";", "Scale", "=", "", ";", "assert", "(", "(", "Offset", "&", "", ")", "==", "", "&&", "", ")", ";", "}", "else", "if", "(", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", "*", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "assert", "(", "(", "Offset", "&", "", ")", "==", "", "&&", "", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "NewOpc", "!=", "Opcode", ")", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", "&&", "(", "Register", "::", "isVirtualRegister", "(", "FrameReg", ")", "||", "RegClass", "->", "contains", "(", "FrameReg", ")", ")", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "FrameReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "MRI", "->", "constrainRegClass", "(", "FrameReg", ",", "RegClass", ")", ")", "llvm_unreachable", "(", "", ")", ";", "}", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "ImmedOffset", "|=", "", "<<", "NumBits", ";", "else", "ImmedOffset", "=", "-", "ImmedOffset", ";", "}", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "ImmedOffset", "=", "ImmedOffset", "&", "Mask", ";", "if", "(", "isSub", ")", "{"], "ground_truth": ["if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "ImmedOffset", "|=", "", "<<", "NumBits", ";"], "File": "Thumb2InstrInfo51", "Func": "rewriteT2FrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84618, "Length": 496, "Cover_Rate": 0.3181526619627967} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo62", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84620, "Length": 161, "Cover_Rate": 0.48059701492537316} {"Template_token": ["", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "{"], "ground_truth": ["MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";"], "File": "Thumb2InstrInfo62", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84621, "Length": 104, "Cover_Rate": 0.31044776119402984} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "BaseInstrInfo", "::", "storeRegToStackSlot", "(", "MBB", ",", "I", ",", "SrcReg", ",", "isKill", ",", "FI", ",", "RC", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo62", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84622, "Length": 253, "Cover_Rate": 0.7737003058103975} {"Template_token": ["", "if", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "BaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "DestReg", ",", "FI", ",", "RC", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo63", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84623, "Length": 158, "Cover_Rate": 0.7821782178217822} {"Template_token": ["", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";"], "File": "Thumb2InstrInfo63", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84624, "Length": 87, "Cover_Rate": 0.4306930693069307} {"Template_token": ["", "void", "Thumb2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "Thumb2InstrInfo63", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84625, "Length": 182, "Cover_Rate": 0.8465116279069768} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "Thumb2InstrInfo67", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84626, "Length": 129, "Cover_Rate": 0.3850746268656716} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", ";", "}"], "ground_truth": ["BaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "DestReg", ",", "FI", ",", "RC", ",", "TRI", ")", ";"], "File": "Thumb2InstrInfo67", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84627, "Length": 112, "Cover_Rate": 0.33432835820895523} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "BaseInstrInfo", "::", "storeRegToStackSlot", "(", "MBB", ",", "I", ",", "SrcReg", ",", "isKill", ",", "FI", ",", "RC", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo67", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84628, "Length": 232, "Cover_Rate": 0.709480122324159} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BaseReg", "=", "", ";", "continue", ";", "}", "assert", "(", "(", "DestReg", "!=", "", "||", "BaseReg", "==", "", ")", "&&", "", ")", ";", "if", "(", "(", "DestReg", "==", "", ")", "&&", "(", "ThisVal", "<", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "", ")", "==", "", "&&", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "break", ";", "}", "bool", "HasCCOut", "=", "true", ";", "int", "ImmIsT2SO", "=", "", "(", "ThisVal", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "ImmIsT2SO", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "if", "(", "ThisVal", "<", "", ")", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "HasCCOut", "=", "false", ";", "NumBytes", "=", "", ";"], "ground_truth": ["}", "else", "{"], "File": "Thumb2InstrInfo70", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84630, "Length": 353, "Cover_Rate": 0.4485387547649301} {"Template_token": ["", "while", "(", "--", "MBBI", "!=", "MBB", "->", "begin", "(", ")", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "", "NCC", "=", "llvm", "::", "getInstrPredicate", "(", "NMI", ",", "PredReg", ")", ";", "if", "(", "!", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "||", "NMI", "->", "modifiesRegister", "(", "SrcReg", ",", "&", "TRI", ")", "||", "NMI", "->", "modifiesRegister", "(", "", ",", "&", "TRI", ")", ")", "break", ";"], "ground_truth": ["if", "(", "++", "NumInsts", "==", "", ")", "return", ";"], "File": "Thumb2InstrInfo71", "Func": "scheduleTwoAddrSource", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84631, "Length": 86, "Cover_Rate": 0.35390946502057613} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "getVPTInstrPredicate", "(", "MI", ")", "!=", "", ")", "return", "nullptr", ";", "}"], "ground_truth": ["return", "BaseInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";"], "File": "Thumb2InstrInfo", "Func": "commuteInstructionImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84632, "Length": 39, "Cover_Rate": 0.4875} {"Template_token": ["", "MachineInstr", "*", "Thumb2InstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "&", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx1", ",", "unsigned", "OpIdx2", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "Thumb2InstrInfo", "Func": "commuteInstructionImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84633, "Length": 36, "Cover_Rate": 0.45} {"Template_token": ["", "void", "Thumb2InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "if", "(", "!", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "return", "BaseInstrInfo", "::", "copyPhysReg", "(", "MBB", ",", "I", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "Thumb2InstrInfo", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84635, "Length": 94, "Cover_Rate": 0.9306930693069307} {"Template_token": ["", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BaseReg", "=", "", ";", "continue", ";", "}", "assert", "(", "(", "DestReg", "!=", "", "||", "BaseReg", "==", "", ")", "&&", "", ")", ";", "if", "(", "(", "DestReg", "==", "", ")", "&&", "(", "ThisVal", "<", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "", ")", "==", "", "&&", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "break", ";", "}", "bool", "HasCCOut", "=", "true", ";", "int", "ImmIsT2SO", "=", "", "(", "ThisVal", ")", ";", "bool", "ToSP", "=", "DestReg", "==", "", ";", "unsigned", "t2SUB", "=", "ToSP", "?", "", ":", "", ";", "unsigned", "t2ADD", "=", "ToSP", "?", "", ":", "", ";", "unsigned", "t2SUBi12", "=", "ToSP", "?", "", ":", "", ";", "unsigned", "t2ADDi12", "=", "ToSP", "?", "", ":", "", ";", "Opc", "=", "isSub", "?", "t2SUB", ":", "t2ADD", ";", "if", "(", "ImmIsT2SO", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "if", "(", "ThisVal", "<", "", ")", "{", "Opc", "=", "isSub", "?", "t2SUBi12", ":", "t2ADDi12", ";", "HasCCOut", "=", "false", ";", "NumBytes", "=", "", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "countLeadingZeros", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "", "(", "", ",", "RotAmt", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "assert", "(", "", "(", "ThisVal", ")", "!=", "-", "", "&&", "", ")", ";", "}"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb2InstrInfo", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84636, "Length": 370, "Cover_Rate": 0.44047619047619047} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "!", "MCID", ".", "OpInfo", ")", "return", "-", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", ")", "return", "i", ";", "return", "-", "", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo", "Func": "findFirstVPTPredOperandIdx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84638, "Length": 66, "Cover_Rate": 0.8354430379746836} {"Template_token": ["", "", "llvm", "::", "getITInstrPredicate", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "PredReg", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "", ";", "return", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo", "Func": "getITInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84639, "Length": 46, "Cover_Rate": 0.8518518518518519} {"Template_token": ["", "", "llvm", "::", "getITInstrPredicate", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "PredReg", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "", ";"], "File": "Thumb2InstrInfo", "Func": "getITInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84640, "Length": 37, "Cover_Rate": 0.6851851851851852} {"Template_token": ["", "MCInst", "Thumb2InstrInfo", "::", "getNop", "(", ")", "const", "{"], "ground_truth": ["return", "MCInstBuilder", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "Thumb2InstrInfo", "Func": "getNop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84641, "Length": 29, "Cover_Rate": 0.8529411764705882} {"Template_token": ["", "return", "MCInstBuilder", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo", "Func": "getNop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84642, "Length": 22, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "", "llvm", "::", "getVPTInstrPredicate", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "PredReg", ")", "{", "int", "PIdx", "=", "findFirstVPTPredOperandIdx", "(", "MI", ")", ";", "if", "(", "PIdx", "==", "-", "", ")", "{", "PredReg", "=", "", ";", "return", "", ";", "}", "PredReg", "=", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["return", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";"], "File": "Thumb2InstrInfo", "Func": "getVPTInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84643, "Length": 69, "Cover_Rate": 0.9078947368421053} {"Template_token": ["", "PredReg", "=", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["return", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";"], "File": "Thumb2InstrInfo", "Func": "getVPTInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84644, "Length": 30, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "Thumb2InstrInfo", "Func": "immediateOffsetOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84645, "Length": 78, "Cover_Rate": 0.3183673469387755} {"Template_token": ["", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "}", "Register", "PredReg", ";"], "ground_truth": ["return", "getITInstrPredicate", "(", "*", "MBBI", ",", "PredReg", ")", "==", "", ";"], "File": "Thumb2InstrInfo", "Func": "isLegalToSplitMBBAt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84646, "Length": 28, "Cover_Rate": 0.4745762711864407} {"Template_token": ["", "++", "MBBI", ";", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "}", "Register", "PredReg", ";"], "ground_truth": ["return", "getITInstrPredicate", "(", "*", "MBBI", ",", "PredReg", ")", "==", "", ";"], "File": "Thumb2InstrInfo", "Func": "isLegalToSplitMBBAt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84647, "Length": 31, "Cover_Rate": 0.5254237288135594} {"Template_token": ["", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";"], "ground_truth": ["AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";"], "File": "Thumb2InstrInfo", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84648, "Length": 236, "Cover_Rate": 0.7044776119402985} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "opcode", ";"], "ground_truth": ["default", ":"], "File": "Thumb2InstrInfo", "Func": "negativeOffsetOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84649, "Length": 104, "Cover_Rate": 0.5473684210526316} {"Template_token": ["", "MachineInstr", "*", "RV", "=", "BaseInstrInfo", "::", "optimizeSelect", "(", "MI", ",", "SeenMIs", ",", "PreferFalse", ")", ";", "if", "(", "!", "RV", "&&", "getSubtarget", "(", ")", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "!", "PreferNoCSEL", ")", "{", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "DestReg", ".", "isVirtual", "(", ")", ")", "return", "nullptr", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "SeenMIs", ".", "insert", "(", "NewMI", ")", ";", "return", "NewMI", ";", "}"], "ground_truth": ["return", "RV", ";"], "File": "Thumb2InstrInfo", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84650, "Length": 130, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "switch", "(", "opcode", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "opcode", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "Thumb2InstrInfo", "Func": "positiveOffsetOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84651, "Length": 114, "Cover_Rate": 0.6} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Iter", "=", "++", "Instr", ".", "getIterator", "(", ")", ",", "End", "=", "Instr", ".", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "Iter", "!=", "End", "&&", "Iter", "->", "isDebugInstr", "(", ")", ")", "++", "Iter", ";", "assert", "(", "Iter", "!=", "End", "&&", "", ")", ";", "assert", "(", "getVPTInstrPredicate", "(", "*", "Iter", ")", "==", "", "&&", "", ")", ";", "++", "Iter", ";", "", "BlockMask", "=", "", "::", "T", ";", "while", "(", "Iter", "!=", "End", ")", "{", "if", "(", "Iter", "->", "isDebugInstr", "(", ")", ")", "{", "++", "Iter", ";", "continue", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo", "Func": "recomputeVPTBlockMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84652, "Length": 93, "Cover_Rate": 0.484375} {"Template_token": ["", "if", "(", "!", "AFI", "->", "hasITBlocks", "(", ")", "||", "Tail", "->", "isBranch", "(", ")", ")", "{", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "return", ";", "}", "Register", "PredReg", ";", "", "CC", "=", "getInstrPredicate", "(", "*", "Tail", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Tail", ";", "if", "(", "CC", "!=", "", ")", "--", "MBBI", ";", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "if", "(", "CC", "!=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "begin", "(", ")", ";", "unsigned", "Count", "=", "", ";", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "--", "MBBI", ";", "continue", ";", "}"], "ground_truth": ["if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "Thumb2InstrInfo", "Func": "ReplaceTailWithBranchTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84653, "Length": 125, "Cover_Rate": 0.49603174603174605} {"Template_token": ["", "continue", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "MBBI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Count", "==", "", ")", "MBBI", "->", "eraseFromParent", "(", ")", ";", "else", "{", "unsigned", "MaskOn", "=", "", "<<", "Count", ";", "unsigned", "MaskOff", "=", "~", "(", "MaskOn", "-", "", ")", ";", "MBBI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "(", "Mask", "&", "MaskOff", ")", "|", "MaskOn", ")", ";", "}", "return", ";", "}", "--", "MBBI", ";", "--", "Count", ";", "}"], "ground_truth": ["}"], "File": "Thumb2InstrInfo", "Func": "ReplaceTailWithBranchTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84654, "Length": 89, "Cover_Rate": 0.3531746031746032} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{"], "File": "Thumb2InstrInfo", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84656, "Length": 127, "Cover_Rate": 0.38837920489296635} {"Template_token": ["", "if", "(", "!", "Uses", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["MO", ".", "setIsKill", "(", "false", ")", ";"], "File": "Thumb2ITBlockPass (2)1", "Func": "ClearKillFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84657, "Length": 23, "Cover_Rate": 0.30666666666666664} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", "||", "!", "MO", ".", "isKill", "(", ")", ")", "continue", ";", "if", "(", "!", "Uses", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "MO", ".", "setIsKill", "(", "false", ")", ";"], "ground_truth": ["}"], "File": "Thumb2ITBlockPass (2)1", "Func": "ClearKillFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84658, "Length": 48, "Cover_Rate": 0.64} {"Template_token": ["", "return", "new", "Thumb2ITBlock", "(", ")", ";"], "ground_truth": ["}"], "File": "Thumb2ITBlockPass (2)1", "Func": "createThumb2ITBlockPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84660, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "PASS_NAME", ";"], "ground_truth": ["}"], "File": "Thumb2ITBlockPass (2)1", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84661, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "PASS_NAME", ";"], "ground_truth": ["}"], "File": "Thumb2ITBlockPass (2)1", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84662, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "if", "(", "!", "restrictIT", ")", "{", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getITInstrPredicate", "(", "*", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "(", "NCC", "^", "CC", ")", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "ClearKillFlags", "(", "MI", ",", "Uses", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}", "}", "Mask", "|=", "(", "", "<<", "Pos", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "Mask", ")", ";"], "File": "Thumb2ITBlockPass (2)1", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84663, "Length": 226, "Cover_Rate": 0.4870689655172414} {"Template_token": ["", "AFI", "=", "Fn", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "restrictIT", "=", "STI", ".", "restrictIT", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "InsertITInstructions", "(", "MBB", ")", ";"], "ground_truth": ["if", "(", "Modified", ")", "AFI", "->", "setHasITBlocks", "(", "true", ")", ";"], "File": "Thumb2ITBlockPass (2)1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84664, "Length": 86, "Cover_Rate": 0.6564885496183206} {"Template_token": ["", "Thumb2ITBlock", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "Thumb2ITBlockPass (2)1", "Func": "Thumb2ITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84665, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "Thumb2ITBlock", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "Thumb2ITBlockPass (2)1", "Func": "Thumb2ITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84666, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "RegList", "LocalUses", ";", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", "||", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "LocalUses", ".", "push_back", "(", "Reg", ")", ";", "else", "LocalDefs", ".", "push_back", "(", "Reg", ")", ";", "}", "auto", "InsertUsesDefs", "=", "[", "&", "]", "(", "RegList", "&", "Regs", ",", "RegisterSet", "&", "UsesDefs", ")", "{", "for", "(", "unsigned", "Reg", ":", "Regs", ")", "for", "(", "MCSubRegIterator", "Subreg", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "Subreg", ".", "isValid", "(", ")", ";", "++", "Subreg", ")", "UsesDefs", ".", "insert", "(", "*", "Subreg", ")", ";", "}", ";", "InsertUsesDefs", "(", "LocalDefs", ",", "Defs", ")", ";", "InsertUsesDefs", "(", "LocalUses", ",", "Uses", ")", ";"], "ground_truth": ["}"], "File": "Thumb2ITBlockPass (2)1", "Func": "TrackDefUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84667, "Length": 144, "Cover_Rate": 0.7868852459016393} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", "||", "!", "MO", ".", "isKill", "(", ")", ")", "continue", ";", "if", "(", "!", "Uses", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["MO", ".", "setIsKill", "(", "false", ")", ";"], "File": "Thumb2ITBlockPass (2)", "Func": "ClearKillFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84668, "Length": 47, "Cover_Rate": 0.5875} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createThumb2ITBlockPass", "(", ")", "{"], "ground_truth": ["return", "new", "Thumb2ITBlockPass", "(", ")", ";"], "File": "Thumb2ITBlockPass (2)", "Func": "createThumb2ITBlockPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84670, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "Thumb2ITBlockPass (2)", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84671, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "MachineInstr", "*", "LastITMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIB", ".", "getInstr", "(", ")", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "if", "(", "!", "restrictIT", ")", "{", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getITInstrPredicate", "(", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";"], "ground_truth": ["}", "else", "{"], "File": "Thumb2ITBlockPass (2)", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84672, "Length": 173, "Cover_Rate": 0.36116910229645094} {"Template_token": ["", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "Thumb2ITBlockPass (2)", "Func": "isCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84673, "Length": 18, "Cover_Rate": 0.375} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "++", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "I", "->", "isDebugValue", "(", ")", ")", "++", "I", ";", "if", "(", "I", "!=", "E", ")", "{", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getITInstrPredicate", "(", "I", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "Thumb2ITBlockPass (2)", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84674, "Length": 79, "Cover_Rate": 0.3134920634920635} {"Template_token": ["", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "++", "MFI", ";", "Modified", "|=", "InsertITInstructions", "(", "MBB", ")", ";", "}"], "ground_truth": ["if", "(", "Modified", ")", "AFI", "->", "setHasITBlocks", "(", "true", ")", ";"], "File": "Thumb2ITBlockPass (2)", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84675, "Length": 73, "Cover_Rate": 0.453416149068323} {"Template_token": ["", "Thumb2ITBlockPass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "Thumb2ITBlockPass (2)", "Func": "Thumb2ITBlockPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84676, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "Thumb2ITBlockPass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "Thumb2ITBlockPass (2)", "Func": "Thumb2ITBlockPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84677, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", "||", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "LocalUses", ".", "push_back", "(", "Reg", ")", ";", "else", "LocalDefs", ".", "push_back", "(", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LocalUses", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "LocalUses", "[", "i", "]", ";", "for", "(", "MCSubRegIterator", "Subreg", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "Subreg", ".", "isValid", "(", ")", ";", "++", "Subreg", ")", "Uses", ".", "insert", "(", "*", "Subreg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LocalDefs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "LocalDefs", "[", "i", "]", ";", "for", "(", "MCSubRegIterator", "Subreg", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "Subreg", ".", "isValid", "(", ")", ";", "++", "Subreg", ")", "Defs", ".", "insert", "(", "*", "Subreg", ")", ";"], "ground_truth": ["if", "(", "Reg", "==", "", ")", "continue", ";"], "File": "Thumb2ITBlockPass (2)", "Func": "TrackDefUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84678, "Length": 177, "Cover_Rate": 0.6366906474820144} {"Template_token": ["", "TrackDefUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CC", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "MachineInstr", "*", "LastITMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIB", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "if", "(", "!", "hasV8Ops", ")", "{", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getITInstrPredicate", "(", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}", "}", "Mask", "|=", "(", "", "<<", "Pos", ")", ";", "Mask", "|=", "(", "CC", "&", "", ")", "<<", "", ";", "MIB", ".", "addImm", "(", "Mask", ")", ";"], "ground_truth": ["LastITMI", "->", "findRegisterUseOperand", "(", "", ")", "->", "setIsKill", "(", ")", ";"], "File": "Thumb2ITBlockPass11", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84679, "Length": 304, "Cover_Rate": 0.64} {"Template_token": ["", "Mask", "|=", "(", "NCC", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}", "}", "Mask", "|=", "(", "", "<<", "Pos", ")", ";", "Mask", "|=", "(", "CC", "&", "", ")", "<<", "", ";", "MIB", ".", "addImm", "(", "Mask", ")", ";", "LastITMI", "->", "findRegisterUseOperand", "(", "", ")", "->", "setIsKill", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "LI", "=", "LastITMI", ";", "finalizeBundle", "(", "MBB", ",", "InsertPos", ".", "getInstrIterator", "(", ")", ",", "llvm", "::", "next", "(", "LI", ")", ")", ";", "Modified", "=", "true", ";"], "ground_truth": ["++", "NumITs", ";"], "File": "Thumb2ITBlockPass11", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84680, "Length": 167, "Cover_Rate": 0.35157894736842105} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "hasV8Ops", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasV8Ops", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "++", "MFI", ";"], "ground_truth": ["Modified", "|=", "InsertITInstructions", "(", "MBB", ")", ";"], "File": "Thumb2ITBlockPass11", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84681, "Length": 100, "Cover_Rate": 0.6756756756756757} {"Template_token": ["", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "MachineInstr", "*", "LastITMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIB", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getITInstrPredicate", "(", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}", "Mask", "|=", "(", "", "<<", "Pos", ")", ";", "Mask", "|=", "(", "CC", "&", "", ")", "<<", "", ";", "MIB", ".", "addImm", "(", "Mask", ")", ";", "LastITMI", "->", "findRegisterUseOperand", "(", "", ")", "->", "setIsKill", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "LI", "=", "LastITMI", ";", "finalizeBundle", "(", "MBB", ",", "InsertPos", ".", "getInstrIterator", "(", ")", ",", "llvm", "::", "next", "(", "LI", ")", ")", ";", "Modified", "=", "true", ";", "++", "NumITs", ";"], "ground_truth": ["}"], "File": "Thumb2ITBlockPass12", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84682, "Length": 295, "Cover_Rate": 0.6303418803418803} {"Template_token": ["", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", "||", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "LocalUses", ".", "push_back", "(", "Reg", ")", ";", "else", "LocalDefs", ".", "push_back", "(", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LocalUses", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "LocalUses", "[", "i", "]", ";", "Uses", ".", "insert", "(", "Reg", ")", ";", "for", "(", "MCSubRegIterator", "Subreg", "(", "Reg", ",", "TRI", ")", ";", "Subreg", ".", "isValid", "(", ")", ";", "++", "Subreg", ")", "Uses", ".", "insert", "(", "*", "Subreg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LocalDefs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "LocalDefs", "[", "i", "]", ";", "Defs", ".", "insert", "(", "Reg", ")", ";", "for", "(", "MCSubRegIterator", "Subreg", "(", "Reg", ",", "TRI", ")", ";", "Subreg", ".", "isValid", "(", ")", ";", "++", "Subreg", ")", "Defs", ".", "insert", "(", "*", "Subreg", ")", ";", "if", "(", "Reg", "==", "", ")", "continue", ";", "}"], "ground_truth": ["}"], "File": "Thumb2ITBlockPass12", "Func": "TrackDefUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84683, "Length": 189, "Cover_Rate": 0.65625} {"Template_token": ["", "if", "(", "MO", ".", "isUse", "(", ")", ")", "LocalUses", ".", "push_back", "(", "Reg", ")", ";", "else", "LocalDefs", ".", "push_back", "(", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LocalUses", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "LocalUses", "[", "i", "]", ";", "Uses", ".", "insert", "(", "Reg", ")", ";", "for", "(", "MCSubRegIterator", "Subreg", "(", "Reg", ",", "TRI", ")", ";", "Subreg", ".", "isValid", "(", ")", ";", "++", "Subreg", ")", "Uses", ".", "insert", "(", "*", "Subreg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LocalDefs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "LocalDefs", "[", "i", "]", ";", "Defs", ".", "insert", "(", "Reg", ")", ";", "for", "(", "MCSubRegIterator", "Subreg", "(", "Reg", ",", "TRI", ")", ";", "Subreg", ".", "isValid", "(", ")", ";", "++", "Subreg", ")", "Defs", ".", "insert", "(", "*", "Subreg", ")", ";"], "ground_truth": ["if", "(", "Reg", "==", "", ")", "continue", ";"], "File": "Thumb2ITBlockPass12", "Func": "TrackDefUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84684, "Length": 163, "Cover_Rate": 0.5659722222222222} {"Template_token": ["", "", "NextPred", ";", "do", "{", "++", "MBIter", ";", "NextPred", "=", "getVPTInstrPredicate", "(", "*", "MBIter", ",", "PredReg", ")", ";", "}", "while", "(", "NextPred", "!=", "", "&&", "NextPred", "==", "Pred", "&&", "++", "VPTInstCnt", "<", "", ")", ";", "MachineInstr", "*", "LastMI", "=", "&", "*", "MBIter", ";", "finalizeBundle", "(", "Block", ",", "VPSTInsertPos", ".", "getInstrIterator", "(", ")", ",", "++", "LastMI", "->", "getIterator", "(", ")", ")", ";", "Modified", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", "->", "dump", "(", ")", ";", ")", ";", "++", "MBIter", ";"], "ground_truth": ["}"], "File": "Thumb2ITBlockPass13", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84685, "Length": 85, "Cover_Rate": 0.3483606557377049} {"Template_token": ["", "bool", "Thumb2ITBlock", "::", "MoveCopyOutOfITBlock", "(", "MachineInstr", "*", "MI", ",", "", "CC", ",", "", "OCC", ",", "RegisterSet", "&", "Defs", ",", "RegisterSet", "&", "Uses", ")", "{", "if", "(", "!", "isCopy", "(", "MI", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Uses", ".", "count", "(", "DstReg", ")", "||", "Defs", ".", "count", "(", "SrcReg", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MI", "->", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";"], "ground_truth": ["++", "I", ";"], "File": "Thumb2ITBlockPass13", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84686, "Length": 164, "Cover_Rate": 0.6748971193415638} {"Template_token": ["", "if", "(", "MI", "->", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "++", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "I", "->", "isDebugInstr", "(", ")", ")", "++", "I", ";"], "ground_truth": ["if", "(", "I", "!=", "E", ")", "{"], "File": "Thumb2ITBlockPass13", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84687, "Length": 77, "Cover_Rate": 0.3168724279835391} {"Template_token": ["", "}", "auto", "InsertUsesDefs", "=", "[", "&", "]", "(", "RegList", "&", "Regs", ",", "RegisterSet", "&", "UsesDefs", ")", "{", "for", "(", "unsigned", "Reg", ":", "Regs", ")", "for", "(", "MCSubRegIterator", "Subreg", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "Subreg", ".", "isValid", "(", ")", ";", "++", "Subreg", ")", "UsesDefs", ".", "insert", "(", "*", "Subreg", ")", ";", "}", ";"], "ground_truth": ["InsertUsesDefs", "(", "LocalDefs", ",", "Defs", ")", ";"], "File": "Thumb2ITBlockPass13", "Func": "TrackDefUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84688, "Length": 62, "Cover_Rate": 0.33879781420765026} {"Template_token": ["", "", "CC", "=", "getITInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "", ")", "{", "++", "MBBI", ";", "continue", ";", "}", "Defs", ".", "clear", "(", ")", ";", "Uses", ".", "clear", "(", ")", ";", "TrackDefUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CC", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "MachineInstr", "*", "LastITMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIB", ".", "getInstr", "(", ")", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "if", "(", "!", "restrictIT", ")", "{", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "Register", "NPredReg", ";", "", "NCC", "=", "getITInstrPredicate", "(", "*", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "(", "NCC", "^", "CC", ")", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "ClearKillFlags", "(", "MI", ",", "Uses", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}", "}", "Mask", "|=", "(", "", "<<", "Pos", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "Mask", ")", ";"], "File": "Thumb2ITBlockPass17", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84689, "Length": 333, "Cover_Rate": 0.7239130434782609} {"Template_token": ["", "Register", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Uses", ".", "count", "(", "DstReg", ")", "||", "Defs", ".", "count", "(", "SrcReg", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MI", "->", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "++", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "I", "->", "isDebugInstr", "(", ")", ")", "++", "I", ";"], "ground_truth": ["if", "(", "I", "!=", "E", ")", "{"], "File": "Thumb2ITBlockPass17", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84690, "Length": 135, "Cover_Rate": 0.5601659751037344} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIB", ".", "getInstr", "(", ")", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "if", "(", "!", "restrictIT", ")", "{", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getITInstrPredicate", "(", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "Thumb2ITBlockPass18", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84691, "Length": 197, "Cover_Rate": 0.4112734864300626} {"Template_token": ["", "if", "(", "MO", ".", "isUse", "(", ")", ")", "LocalUses", ".", "push_back", "(", "Reg", ")", ";", "else", "LocalDefs", ".", "push_back", "(", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LocalUses", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "LocalUses", "[", "i", "]", ";", "Uses", ".", "insert", "(", "Reg", ")", ";", "for", "(", "const", "uint16_t", "*", "Subreg", "=", "TRI", "->", "getSubRegisters", "(", "Reg", ")", ";", "*", "Subreg", ";", "++", "Subreg", ")", "Uses", ".", "insert", "(", "*", "Subreg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LocalDefs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "LocalDefs", "[", "i", "]", ";", "Defs", ".", "insert", "(", "Reg", ")", ";", "for", "(", "const", "uint16_t", "*", "Subreg", "=", "TRI", "->", "getSubRegisters", "(", "Reg", ")", ";", "*", "Subreg", ";", "++", "Subreg", ")", "Defs", ".", "insert", "(", "*", "Subreg", ")", ";"], "ground_truth": ["if", "(", "Reg", "==", "", ")", "continue", ";"], "File": "Thumb2ITBlockPass20", "Func": "TrackDefUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84692, "Length": 165, "Cover_Rate": 0.5689655172413793} {"Template_token": ["", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "", ";"], "File": "Thumb2ITBlockPass22", "Func": "getPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84693, "Length": 22, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "continue", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CC", ")", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "while", "(", "MBBI", "!=", "E", "&&", "Pos", ")", "{", "", "NCC", "=", "getPredicate", "(", "&", "*", "MBBI", ",", "TII", ")", ";"], "ground_truth": ["if", "(", "NCC", "==", "OCC", ")", "{"], "File": "Thumb2ITBlockPass22", "Func": "InsertITBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84694, "Length": 84, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "&", "*", "MBBI", ";", "", "CC", "=", "getPredicate", "(", "MI", ",", "TII", ")", ";", "if", "(", "CC", "==", "", ")", "{", "++", "MBBI", ";", "continue", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CC", ")", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "while", "(", "MBBI", "!=", "E", "&&", "Pos", ")", "{", "", "NCC", "=", "getPredicate", "(", "&", "*", "MBBI", ",", "TII", ")", ";", "if", "(", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "", "<<", "Pos", ")", ";", "}", "else", "if", "(", "NCC", "!=", "CC", ")", "break", ";", "--", "Pos", ";", "++", "MBBI", ";", "}", "Mask", "|=", "(", "", "<<", "Pos", ")", ";", "MIB", ".", "addImm", "(", "Mask", ")", ";", "Modified", "=", "true", ";"], "ground_truth": ["++", "NumITs", ";"], "File": "Thumb2ITBlockPass22", "Func": "InsertITBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84695, "Length": 159, "Cover_Rate": 0.7327188940092166} {"Template_token": ["", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";"], "ground_truth": ["Modified", "|=", "InsertITBlocks", "(", "MBB", ")", ";"], "File": "Thumb2ITBlockPass22", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84696, "Length": 60, "Cover_Rate": 0.5309734513274337} {"Template_token": ["", "Thumb2ITBlockPass", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{"], "ground_truth": ["}"], "File": "Thumb2ITBlockPass22", "Func": "Thumb2ITBlockPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84697, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "Thumb2ITBlockPass", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{"], "ground_truth": ["}"], "File": "Thumb2ITBlockPass22", "Func": "Thumb2ITBlockPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84698, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "if", "(", "!", "restrictIT", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "Register", "NPredReg", ";", "", "NCC", "=", "getITInstrPredicate", "(", "*", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "(", "NCC", "^", "CC", ")", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "ClearKillFlags", "(", "MI", ",", "Uses", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}", "}", "Mask", "|=", "(", "", "<<", "Pos", ")", ";", "MIB", ".", "addImm", "(", "Mask", ")", ";", "LastITMI", "->", "findRegisterUseOperand", "(", "", ")", "->", "setIsKill", "(", ")", ";", "finalizeBundle", "(", "MBB", ",", "InsertPos", ".", "getInstrIterator", "(", ")", ",", "++", "LastITMI", "->", "getIterator", "(", ")", ")", ";", "Modified", "=", "true", ";"], "ground_truth": ["++", "NumITs", ";"], "File": "Thumb2ITBlockPass24", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84699, "Length": 270, "Cover_Rate": 0.574468085106383} {"Template_token": ["", "TrackDefUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CC", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "MachineInstr", "*", "LastITMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIB", ".", "getInstr", "(", ")", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "if", "(", "!", "restrictIT", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "Register", "NPredReg", ";", "", "NCC", "=", "getITInstrPredicate", "(", "*", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "(", "NCC", "^", "CC", ")", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "ClearKillFlags", "(", "MI", ",", "Uses", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";"], "ground_truth": ["--", "Pos", ";"], "File": "Thumb2ITBlockPass24", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84700, "Length": 290, "Cover_Rate": 0.6170212765957447} {"Template_token": ["", "AFI", "=", "Fn", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "restrictIT", "=", "STI", ".", "restrictIT", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";"], "ground_truth": ["bool", "Modified", "=", "false", ";"], "File": "Thumb2ITBlockPass25", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84701, "Length": 60, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "AFI", "=", "Fn", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "restrictIT", "=", "STI", ".", "restrictIT", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "InsertITInstructions", "(", "MBB", ")", ";"], "ground_truth": ["if", "(", "Modified", ")", "AFI", "->", "setHasITBlocks", "(", "true", ")", ";"], "File": "Thumb2ITBlockPass25", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84702, "Length": 86, "Cover_Rate": 0.6825396825396826} {"Template_token": ["", "}", "Defs", ".", "clear", "(", ")", ";", "Uses", ".", "clear", "(", ")", ";", "TrackDefUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CC", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "MachineInstr", "*", "LastITMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIB", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "llvm", "::", "getITInstrPredicate", "(", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{"], "ground_truth": ["if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{"], "File": "Thumb2ITBlockPass29", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84703, "Length": 233, "Cover_Rate": 0.4936440677966102} {"Template_token": ["", "bool", "Thumb2ITBlockPass", "::", "MoveCopyOutOfITBlock", "(", "MachineInstr", "*", "MI", ",", "", "CC", ",", "", "OCC", ",", "SmallSet", "<", "unsigned", ",", "", ">", "&", "Defs", ",", "SmallSet", "<", "unsigned", ",", "", ">", "&", "Uses", ")", "{", "if", "(", "!", "isCopy", "(", "MI", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Uses", ".", "count", "(", "DstReg", ")", "||", "Defs", ".", "count", "(", "SrcReg", ")", ")", "return", "false", ";"], "File": "Thumb2ITBlockPass29", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84704, "Length": 123, "Cover_Rate": 0.484251968503937} {"Template_token": ["", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "if", "(", "!", "restrictIT", ")", "{", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getITInstrPredicate", "(", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}"], "ground_truth": ["break", ";"], "File": "Thumb2ITBlockPass2", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84705, "Length": 185, "Cover_Rate": 0.3894736842105263} {"Template_token": ["", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getITInstrPredicate", "(", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}", "}"], "ground_truth": ["Mask", "|=", "(", "", "<<", "Pos", ")", ";"], "File": "Thumb2ITBlockPass2", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84706, "Length": 155, "Cover_Rate": 0.3263157894736842} {"Template_token": ["", "AFI", "=", "Fn", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "restrictIT", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "restrictIT", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "++", "MFI", ";"], "ground_truth": ["Modified", "|=", "InsertITInstructions", "(", "MBB", ")", ";"], "File": "Thumb2ITBlockPass2", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84707, "Length": 111, "Cover_Rate": 0.75} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "restrictIT", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "restrictIT", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";"], "ground_truth": ["bool", "Modified", "=", "false", ";"], "File": "Thumb2ITBlockPass2", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84708, "Length": 56, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "Thumb2ITBlockPass31", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84709, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MBBI", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getITInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "", ")", "{", "++", "MBBI", ";", "continue", ";", "}", "Defs", ".", "clear", "(", ")", ";", "Uses", ".", "clear", "(", ")", ";", "TrackDefUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CC", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "MachineInstr", "*", "LastITMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIB", ".", "getInstr", "(", ")", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "if", "(", "!", "restrictIT", ")", "{", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getITInstrPredicate", "(", "*", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "ClearKillFlags", "(", "MI", ",", "Uses", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}"], "ground_truth": ["TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";"], "File": "Thumb2ITBlockPass31", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84711, "Length": 340, "Cover_Rate": 0.7068607068607069} {"Template_token": ["", "if", "(", "Uses", ".", "count", "(", "DstReg", ")", "||", "Defs", ".", "count", "(", "SrcReg", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MI", "->", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "++", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "I", "->", "isDebugInstr", "(", ")", ")", "++", "I", ";", "if", "(", "I", "!=", "E", ")", "{", "unsigned", "NPredReg", "=", "", ";"], "ground_truth": ["", "NCC", "=", "getITInstrPredicate", "(", "*", "I", ",", "NPredReg", ")", ";"], "File": "Thumb2ITBlockPass31", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84712, "Length": 123, "Cover_Rate": 0.48616600790513836} {"Template_token": ["", "if", "(", "MI", "->", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "++", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "I", "->", "isDebugInstr", "(", ")", ")", "++", "I", ";", "if", "(", "I", "!=", "E", ")", "{", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getITInstrPredicate", "(", "*", "I", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "Thumb2ITBlockPass31", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84713, "Length": 110, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "Uses", ".", "clear", "(", ")", ";", "TrackDefUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CC", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "MachineInstr", "*", "LastITMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIB", ".", "getInstr", "(", ")", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "if", "(", "!", "restrictIT", ")", "{", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getITInstrPredicate", "(", "*", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "ClearKillFlags", "(", "MI", ",", "Uses", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}", "}", "Mask", "|=", "(", "", "<<", "Pos", ")", ";", "Mask", "|=", "(", "CC", "&", "", ")", "<<", "", ";", "MIB", ".", "addImm", "(", "Mask", ")", ";", "LastITMI", "->", "findRegisterUseOperand", "(", "", ")", "->", "setIsKill", "(", ")", ";", "finalizeBundle", "(", "MBB", ",", "InsertPos", ".", "getInstrIterator", "(", ")", ",", "++", "LastITMI", "->", "getIterator", "(", ")", ")", ";", "Modified", "=", "true", ";"], "ground_truth": ["++", "NumITs", ";"], "File": "Thumb2ITBlockPass32", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84714, "Length": 347, "Cover_Rate": 0.7214137214137214} {"Template_token": ["", "bool", "Thumb2ITBlockPass", "::", "MoveCopyOutOfITBlock", "(", "MachineInstr", "*", "MI", ",", "", "CC", ",", "", "OCC", ",", "SmallSet", "<", "unsigned", ",", "", ">", "&", "Defs", ",", "SmallSet", "<", "unsigned", ",", "", ">", "&", "Uses", ")", "{", "if", "(", "!", "isCopy", "(", "MI", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Uses", ".", "count", "(", "DstReg", ")", "||", "Defs", ".", "count", "(", "SrcReg", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MI", "->", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "++", "I", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";"], "File": "Thumb2ITBlockPass32", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84715, "Length": 189, "Cover_Rate": 0.7470355731225297} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MI", "->", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "++", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";"], "ground_truth": ["while", "(", "I", "!=", "E", "&&", "I", "->", "isDebugValue", "(", ")", ")", "++", "I", ";"], "File": "Thumb2ITBlockPass32", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84716, "Length": 81, "Cover_Rate": 0.3201581027667984} {"Template_token": ["", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "Thumb2ITBlockPass33", "Func": "isCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84717, "Length": 27, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Uses", ".", "count", "(", "DstReg", ")", "||", "Defs", ".", "count", "(", "SrcReg", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "++", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "I", "->", "isDebugValue", "(", ")", ")", "++", "I", ";"], "ground_truth": ["if", "(", "I", "!=", "E", ")", "{"], "File": "Thumb2ITBlockPass33", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84718, "Length": 125, "Cover_Rate": 0.5924170616113744} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "restrictIT", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "restrictIT", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false", ";"], "ground_truth": ["for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", ")", "{"], "File": "Thumb2ITBlockPass34", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84719, "Length": 91, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "AFI", "=", "Fn", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "restrictIT", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "restrictIT", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "++", "MFI", ";"], "ground_truth": ["Modified", "|=", "InsertITInstructions", "(", "MBB", ")", ";"], "File": "Thumb2ITBlockPass34", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84720, "Length": 119, "Cover_Rate": 0.7628205128205128} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "&", "*", "MBIter", ";", "unsigned", "PredReg", "=", "", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "", "Pred", "=", "getVPTInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "assert", "(", "Pred", "!=", "", "&&", "", ")", ";", "if", "(", "Pred", "==", "", ")", "{", "++", "MBIter", ";", "continue", ";", "}"], "ground_truth": ["MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MBIter", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "File": "Thumb2ITBlockPass37", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84721, "Length": 74, "Cover_Rate": 0.37373737373737376} {"Template_token": ["", "static", "", "getPredicate", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "PredReg", ")", "{"], "ground_truth": ["unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";"], "File": "Thumb2ITBlockPass39", "Func": "getPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84722, "Length": 23, "Cover_Rate": 0.41818181818181815} {"Template_token": ["", "static", "", "getPredicate", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "PredReg", ")", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "", ";"], "File": "Thumb2ITBlockPass39", "Func": "getPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84723, "Length": 36, "Cover_Rate": 0.6545454545454545} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MBBI", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "", ")", "{", "++", "MBBI", ";", "continue", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CC", ")", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "while", "(", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "getDesc", "(", ")", ".", "isBranch", "(", ")", "&&", "!", "MI", "->", "getDesc", "(", ")", ".", "isReturn", "(", ")", ")", ")", "{", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "DebugLoc", "ndl", "=", "NMI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getPredicate", "(", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "", "<<", "Pos", ")", ";", "}", "else", "if", "(", "NCC", "!=", "CC", ")", "break", ";", "--", "Pos", ";", "++", "MBBI", ";", "}"], "ground_truth": ["Mask", "|=", "(", "", "<<", "Pos", ")", ";"], "File": "Thumb2ITBlockPass39", "Func": "InsertITBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84724, "Length": 229, "Cover_Rate": 0.8481481481481481} {"Template_token": ["", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getITInstrPredicate", "(", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "ClearKillFlags", "(", "MI", ",", "Uses", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}", "}", "Mask", "|=", "(", "", "<<", "Pos", ")", ";", "Mask", "|=", "(", "CC", "&", "", ")", "<<", "", ";", "MIB", ".", "addImm", "(", "Mask", ")", ";", "LastITMI", "->", "findRegisterUseOperand", "(", "", ")", "->", "setIsKill", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "LI", "=", "LastITMI", ";", "finalizeBundle", "(", "MBB", ",", "InsertPos", ".", "getInstrIterator", "(", ")", ",", "std", "::", "next", "(", "LI", ")", ")", ";", "Modified", "=", "true", ";", "++", "NumITs", ";", "}"], "ground_truth": ["return", "Modified", ";"], "File": "Thumb2ITBlockPass3", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84725, "Length": 208, "Cover_Rate": 0.4279835390946502} {"Template_token": ["", "unsigned", "PredReg", "=", "", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "", "Pred", "=", "getVPTInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "assert", "(", "Pred", "!=", "", "&&", "", ")", ";", "if", "(", "Pred", "==", "", ")", "{", "++", "MBIter", ";", "continue", ";", "}", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MBIter", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MachineInstr", "*", "LastMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIBuilder", ".", "getInstr", "(", ")", ";", "MIBuilder", ".", "addImm", "(", "VPTMaskValue", "::", "T", ")", ";"], "ground_truth": ["finalizeBundle", "(", "Block", ",", "InsertPos", ".", "getInstrIterator", "(", ")", ",", "++", "LastMI", "->", "getIterator", "(", ")", ")", ";"], "File": "Thumb2ITBlockPass42", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84726, "Length": 110, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "if", "(", "CC", "==", "", ")", "{", "++", "MBBI", ";", "continue", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CC", ")", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "while", "(", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "getDesc", "(", ")", ".", "isBranch", "(", ")", "&&", "!", "MI", "->", "getDesc", "(", ")", ".", "isReturn", "(", ")", ")", ")", "{", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";"], "ground_truth": ["DebugLoc", "ndl", "=", "NMI", "->", "getDebugLoc", "(", ")", ";"], "File": "Thumb2ITBlockPass7", "Func": "InsertITBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84727, "Length": 111, "Cover_Rate": 0.39928057553956836} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "Thumb2ITBlockPass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84728, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "Thumb2ITBlockPass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84729, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "llvm", "::", "getITInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "", ")", "{", "++", "MBBI", ";", "continue", ";", "}", "Defs", ".", "clear", "(", ")", ";", "Uses", ".", "clear", "(", ")", ";", "TrackDefUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CC", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "MachineInstr", "*", "LastITMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIB", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "getDesc", "(", ")", ".", "isBranch", "(", ")", "&&", "!", "MI", "->", "getDesc", "(", ")", ".", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "llvm", "::", "getITInstrPredicate", "(", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}"], "ground_truth": ["Mask", "|=", "(", "", "<<", "Pos", ")", ";"], "File": "Thumb2ITBlockPass", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84730, "Length": 321, "Cover_Rate": 0.7054945054945055} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "++", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "I", "->", "isDebugValue", "(", ")", ")", "++", "I", ";", "if", "(", "I", "!=", "E", ")", "{", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "llvm", "::", "getITInstrPredicate", "(", "I", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "Thumb2ITBlockPass", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84731, "Length": 81, "Cover_Rate": 0.3188976377952756} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "++", "MFI", ";", "Modified", "|=", "InsertITInstructions", "(", "MBB", ")", ";", "}", "if", "(", "Modified", ")", "AFI", "->", "setHasITBlocks", "(", "true", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "Thumb2ITBlockPass", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84732, "Length": 65, "Cover_Rate": 0.48872180451127817} {"Template_token": ["", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", "||", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "LocalUses", ".", "push_back", "(", "Reg", ")", ";", "else", "LocalDefs", ".", "push_back", "(", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LocalUses", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "LocalUses", "[", "i", "]", ";", "Uses", ".", "insert", "(", "Reg", ")", ";", "for", "(", "const", "unsigned", "*", "Subreg", "=", "TRI", "->", "getSubRegisters", "(", "Reg", ")", ";", "*", "Subreg", ";", "++", "Subreg", ")", "Uses", ".", "insert", "(", "*", "Subreg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LocalDefs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "LocalDefs", "[", "i", "]", ";", "Defs", ".", "insert", "(", "Reg", ")", ";", "for", "(", "const", "unsigned", "*", "Subreg", "=", "TRI", "->", "getSubRegisters", "(", "Reg", ")", ";", "*", "Subreg", ";", "++", "Subreg", ")", "Defs", ".", "insert", "(", "*", "Subreg", ")", ";", "if", "(", "Reg", "==", "", ")", "continue", ";", "}"], "ground_truth": ["}"], "File": "Thumb2ITBlockPass", "Func": "TrackDefUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84733, "Length": 213, "Cover_Rate": 0.7344827586206897} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "(", "int64_t", ")", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb2RegisterInfo10", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84734, "Length": 131, "Cover_Rate": 0.7443181818181818} {"Template_token": ["", "void", "Thumb2RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ")", "const", "{"], "ground_truth": ["MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";"], "File": "Thumb2RegisterInfo11", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84735, "Length": 46, "Cover_Rate": 0.304635761589404} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";"], "ground_truth": ["Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";"], "File": "Thumb2RegisterInfo11", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84736, "Length": 51, "Cover_Rate": 0.33774834437086093} {"Template_token": ["", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "(", "int64_t", ")", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "Thumb2RegisterInfo1", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84737, "Length": 89, "Cover_Rate": 0.5855263157894737} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";"], "ground_truth": ["unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";"], "File": "Thumb2RegisterInfo1", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84738, "Length": 64, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "Thumb2RegisterInfo", "::", "Thumb2RegisterInfo", "(", "const", "BaseInstrInfo", "&", "tii", ",", "const", "Subtarget", "&", "sti", ")", ":", "BaseRegisterInfo", "(", "tii", ",", "sti", ")", "{"], "ground_truth": ["}"], "File": "Thumb2RegisterInfo1", "Func": "Thumb2RegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84739, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "Thumb2RegisterInfo", "::", "Thumb2RegisterInfo", "(", "const", "BaseInstrInfo", "&", "tii", ",", "const", "Subtarget", "&", "sti", ")", ":", "BaseRegisterInfo", "(", "tii", ",", "sti", ")", "{"], "ground_truth": ["}"], "File": "Thumb2RegisterInfo1", "Func": "Thumb2RegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84740, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "Thumb2RegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "Thumb2RegisterInfo2", "Func": "requiresRegisterScavenging", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84741, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "Thumb2RegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "Thumb2RegisterInfo2", "Func": "requiresRegisterScavenging", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84742, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "(", "int64_t", ")", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb2RegisterInfo3", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84743, "Length": 63, "Cover_Rate": 0.39375} {"Template_token": ["", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "(", "int64_t", ")", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb2RegisterInfo3", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84744, "Length": 104, "Cover_Rate": 0.65} {"Template_token": ["", "Thumb2RegisterInfo", "::", "Thumb2RegisterInfo", "(", "const", "Subtarget", "&", "sti", ")", ":", "BaseRegisterInfo", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "Thumb2RegisterInfo", "Func": "Thumb2RegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84745, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "Thumb2RegisterInfo", "::", "Thumb2RegisterInfo", "(", "const", "Subtarget", "&", "sti", ")", ":", "BaseRegisterInfo", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "Thumb2RegisterInfo", "Func": "Thumb2RegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84746, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "Defs", ".", "insert", "(", "Reg", ")", ";", "}", "for", "(", "const", "MachineOperand", "&", "MO", ":", "Use", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Defs", ".", "count", "(", "Reg", ")", ")", "return", "false", ";"], "File": "Thumb2SizeReduction (2)", "Func": "canAddPseudoFlagDep", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84747, "Length": 78, "Cover_Rate": 0.375} {"Template_token": ["", "SmallSet", "<", "unsigned", ",", "", ">", "Defs", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "CPSRDef", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isUse", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "Defs", ".", "insert", "(", "Reg", ")", ";", "}"], "ground_truth": ["for", "(", "const", "MachineOperand", "&", "MO", ":", "Use", "->", "operands", "(", ")", ")", "{"], "File": "Thumb2SizeReduction (2)", "Func": "canAddPseudoFlagDep", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84748, "Length": 88, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createThumb2SizeReductionPass", "(", "std", "::", "function", "<", "bool", "(", "const", "Function", "&", ")", ">", "Ftor", ")", "{", "return", "new", "Thumb2SizeReduce", "(", "Ftor", ")", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction (2)", "Func": "createThumb2SizeReductionPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84749, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction (2)", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84751, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "for", "(", "const", "MCPhysReg", "*", "Regs", "=", "MCID", ".", "getImplicitDefs", "(", ")", ";", "*", "Regs", ";", "++", "Regs", ")", "if", "(", "*", "Regs", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "Thumb2SizeReduction (2)", "Func": "HasImplicitCPSRDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84752, "Length": 32, "Cover_Rate": 0.7111111111111111} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "Thumb2SizeReduction (2)", "Func": "isHighLatencyCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84753, "Length": 13, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "static", "bool", "isHighLatencyCPSR", "(", "MachineInstr", "*", "Def", ")", "{", "switch", "(", "Def", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction (2)", "Func": "isHighLatencyCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84754, "Length": 32, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "MBBInfo", "(", ")", ":", "HighLatencyCPSR", "(", "false", ")", ",", "Visited", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "Thumb2SizeReduction (2)", "Func": "MBBInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84755, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "MBBInfo", "(", ")", ":", "HighLatencyCPSR", "(", "false", ")", ",", "Visited", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "Thumb2SizeReduction (2)", "Func": "MBBInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84756, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "}", "case", "", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "return", "false", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "", ")", "return", "false", ";", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "OpNum", "=", "", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "", "&&", "(", "Entry", ".", "WideOpc", "==", "", "||", "Entry", ".", "WideOpc", "==", "", ")", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "}", "else", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "(", "Entry", ".", "WideOpc", "!=", "", "&&", "Entry", ".", "WideOpc", "!=", "", ")", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "", ";", "bool", "OffsetKill", "=", "false", ";", "bool", "OffsetInternal", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "OffsetInternal", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isInternalRead", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "", ";", "if", "(", "HasImmOffset", ")", "{", "OffsetImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "MaxOffset", "=", "(", "(", "", "<<", "ImmLimit", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "(", "OffsetImm", "&", "(", "Scale", "-", "", ")", ")", "||", "OffsetImm", ">", "MaxOffset", ")", "return", "false", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "Entry", ".", "WideOpc", "==", "", ")", "MIB", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "if", "(", "!", "isLdStMul", ")", "{", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "HasImmOffset", ")", "MIB", ".", "addImm", "(", "OffsetImm", "/", "Scale", ")", ";", "assert", "(", "(", "!", "HasShift", "||", "OffsetReg", ")", "&&", "", ")", ";", "if", "(", "HasOffReg", ")", "MIB", ".", "addReg", "(", "OffsetReg", ",", "getKillRegState", "(", "OffsetKill", ")", "|", "getInternalReadRegState", "(", "OffsetInternal", ")", ")", ";", "}", "for", "(", "unsigned", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";"], "File": "Thumb2SizeReduction (2)", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84757, "Length": 511, "Cover_Rate": 0.5754504504504504} {"Template_token": ["", "HighLatencyCPSR", "=", "false", ";", "for", "(", "auto", "*", "Pred", ":", "MBB", ".", "predecessors", "(", ")", ")", "{", "const", "MBBInfo", "&", "PInfo", "=", "BlockInfo", "[", "Pred", "->", "getNumber", "(", ")", "]", ";", "if", "(", "!", "PInfo", ".", "Visited", ")", "{", "continue", ";", "}", "if", "(", "PInfo", ".", "HighLatencyCPSR", ")", "{", "HighLatencyCPSR", "=", "true", ";", "break", ";", "}", "}", "bool", "IsSelfLoop", "=", "MBB", ".", "isSuccessor", "(", "&", "MBB", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "MBB", ".", "instr_begin", "(", ")", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "NextMII", ";", "for", "(", ";", "MII", "!=", "E", ";", "MII", "=", "NextMII", ")", "{", "NextMII", "=", "std", "::", "next", "(", "MII", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "BundleMI", "=", "MI", ";", "continue", ";", "}", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";"], "ground_truth": ["bool", "NextInSameBundle", "=", "NextMII", "!=", "E", "&&", "NextMII", "->", "isBundledWithPred", "(", ")", ";"], "File": "Thumb2SizeReduction (2)", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84758, "Length": 170, "Cover_Rate": 0.391705069124424} {"Template_token": ["", "if", "(", "ReduceMI", "(", "MBB", ",", "MI", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "std", "::", "prev", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "if", "(", "NextInSameBundle", "&&", "!", "NextMII", "->", "isBundledWithPred", "(", ")", ")", "NextMII", "->", "bundleWithPred", "(", ")", ";", "}", "if", "(", "!", "NextInSameBundle", "&&", "MI", "->", "isInsideBundle", "(", ")", ")", "{", "if", "(", "BundleMI", "->", "killsRegister", "(", "", ")", ")", "LiveCPSR", "=", "false", ";", "MachineOperand", "*", "MO", "=", "BundleMI", "->", "findRegisterDefOperand", "(", "", ")", ";", "if", "(", "MO", "&&", "!", "MO", "->", "isDead", "(", ")", ")", "LiveCPSR", "=", "true", ";", "MO", "=", "BundleMI", "->", "findRegisterUseOperand", "(", "", ")", ";", "if", "(", "MO", "&&", "!", "MO", "->", "isKill", "(", ")", ")", "LiveCPSR", "=", "true", ";", "}", "bool", "DefCPSR", "=", "false", ";", "LiveCPSR", "=", "UpdateCPSRDef", "(", "*", "MI", ",", "LiveCPSR", ",", "DefCPSR", ")", ";", "if", "(", "MI", "->", "isCall", "(", ")", ")", "{", "CPSRDef", "=", "nullptr", ";", "HighLatencyCPSR", "=", "false", ";"], "ground_truth": ["IsSelfLoop", "=", "false", ";"], "File": "Thumb2SizeReduction (2)", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84759, "Length": 168, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "const", "ReduceEntry", "&", "Entry", "=", "ReduceTable", "[", "OPI", "->", "second", "]", ";", "if", "(", "Entry", ".", "Special", ")", "return", "ReduceSpecial", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "Entry", ".", "NarrowOpc1", "&&", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";"], "File": "Thumb2SizeReduction (2)", "Func": "ReduceMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84760, "Length": 76, "Cover_Rate": 0.5467625899280576} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", "->", "getInstrInfo", "(", ")", ")", ";", "OptimizeSize", "=", "MF", ".", "getFunction", "(", ")", "->", "optForSize", "(", ")", ";", "MinimizeSize", "=", "MF", ".", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "::", "rpo_iterator", "I", "=", "RPOT", ".", "begin", "(", ")", ",", "E", "=", "RPOT", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Modified", "|=", "ReduceMBB", "(", "*", "*", "I", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction (2)", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84762, "Length": 118, "Cover_Rate": 0.6555555555555556} {"Template_token": ["", "unsigned", "FromOpc", "=", "ReduceTable", "[", "i", "]", ".", "WideOpc", ";", "if", "(", "!", "ReduceOpcodeMap", ".", "insert", "(", "std", "::", "make_pair", "(", "FromOpc", ",", "i", ")", ")", ".", "second", ")", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction (2)", "Func": "Thumb2SizeReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84763, "Length": 35, "Cover_Rate": 0.3804347826086957} {"Template_token": ["", "unsigned", "FromOpc", "=", "ReduceTable", "[", "i", "]", ".", "WideOpc", ";"], "ground_truth": ["if", "(", "!", "ReduceOpcodeMap", ".", "insert", "(", "std", "::", "make_pair", "(", "FromOpc", ",", "i", ")", ")", ".", "second", ")", "llvm_unreachable", "(", "", ")", ";"], "File": "Thumb2SizeReduction (2)", "Func": "Thumb2SizeReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84764, "Length": 34, "Cover_Rate": 0.3695652173913043} {"Template_token": ["", "assert", "(", "LiveCPSR", "&&", "", ")", ";", "if", "(", "MO", ".", "isKill", "(", ")", ")", "{", "LiveCPSR", "=", "false", ";", "break", ";", "}", "}", "return", "LiveCPSR", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction (2)", "Func": "UpdateCPSRUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84765, "Length": 28, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";"], "ground_truth": ["assert", "(", "LiveCPSR", "&&", "", ")", ";"], "File": "Thumb2SizeReduction (2)", "Func": "UpdateCPSRUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84766, "Length": 42, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";"], "File": "Thumb2SizeReduction (2)", "Func": "VerifyLowRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84767, "Length": 73, "Cover_Rate": 0.35436893203883496} {"Template_token": ["", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isPCOk", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "bool", "isLROk", "=", "(", "Opc", "==", "", ")", ";", "bool", "isSPOk", "=", "isPCOk", "||", "isLROk", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";"], "ground_truth": ["unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "File": "Thumb2SizeReduction (2)", "Func": "VerifyLowRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84768, "Length": 99, "Cover_Rate": 0.48058252427184467} {"Template_token": ["", "HasCC", "=", "true", ";", "CCDead", "=", "true", ";", "return", "true", ";", "}", "return", "false", ";", "}", "}", "else", "{", "if", "(", "HasCC", ")", "return", "false", ";", "}", "}", "else", "if", "(", "(", "is2Addr", "&&", "Entry", ".", "PredCC2", "==", "", ")", "||", "(", "!", "is2Addr", "&&", "Entry", ".", "PredCC1", "==", "", ")", ")", "{", "if", "(", "HasCC", ")", "return", "true", ";", "if", "(", "!", "HasImplicitCPSRDef", "(", "MI", "->", "getDesc", "(", ")", ")", ")", "return", "false", ";", "HasCC", "=", "true", ";", "}", "else", "{"], "ground_truth": ["if", "(", "HasCC", ")", "return", "false", ";"], "File": "Thumb2SizeReduction (2)", "Func": "VerifyPredAndCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84769, "Length": 89, "Cover_Rate": 0.5144508670520231} {"Template_token": ["", "if", "(", "(", "is2Addr", "&&", "Entry", ".", "PredCC2", "==", "", ")", "||", "(", "!", "is2Addr", "&&", "Entry", ".", "PredCC1", "==", "", ")", ")", "{", "if", "(", "Pred", "==", "", ")", "{", "if", "(", "!", "HasCC", ")", "{", "if", "(", "!", "LiveCPSR", ")", "{", "HasCC", "=", "true", ";", "CCDead", "=", "true", ";", "return", "true", ";", "}", "return", "false", ";", "}", "}", "else", "{"], "ground_truth": ["if", "(", "HasCC", ")", "return", "false", ";"], "File": "Thumb2SizeReduction (2)", "Func": "VerifyPredAndCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84770, "Length": 69, "Cover_Rate": 0.3988439306358382} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createThumb2SizeReductionPass", "(", "std", "::", "function", "<", "bool", "(", "const", "Function", "&", ")", ">", "Ftor", ")", "{", "return", "new", "Thumb2SizeReduce", "(", "std", "::", "move", "(", "Ftor", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction10", "Func": "createThumb2SizeReductionPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84771, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "Thumb2SizeReduce", "(", "std", "::", "move", "(", "Ftor", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction10", "Func": "createThumb2SizeReductionPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84772, "Length": 13, "Cover_Rate": 0.3939393939393939} {"Template_token": ["", "return", "THUMB2_SIZE_REDUCE_NAME", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction10", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84773, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "THUMB2_SIZE_REDUCE_NAME", ";"], "File": "Thumb2SizeReduction10", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84774, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "unsigned", "OpNum", "=", "", ";", "uint8_t", "ImmLimit", "=", "Entry", ".", "Imm1Limit", ";", "switch", "(", "Entry", ".", "WideOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "ImmLimit", "=", "Entry", ".", "Imm2Limit", ";", "}", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "HasShift", "=", "true", ";", "OpNum", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "MinimizeSize", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "hasOneMemOperand", "(", ")", "||", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", "<", "", ")", "return", "false", ";", "bool", "IsStore", "=", "Entry", ".", "WideOpc", "==", "", ";", "unsigned", "Rt", "=", "MI", "->", "getOperand", "(", "IsStore", "?", "", ":", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Rn", "=", "MI", "->", "getOperand", "(", "IsStore", "?", "", ":", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isLowRegister", "(", "Rt", ")", ")", ";", "assert", "(", "isLowRegister", "(", "Rn", ")", ")", ";", "if", "(", "Offset", "!=", "", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ")", ".", "addReg", "(", "Rn", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Rn", ")", ".", "addImm", "(", "PredImm", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "Rt", ",", "IsStore", "?", "", ":", "RegState", "::", "Define", ")", ";", "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands", "(", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "MI", "->", "eraseFromBundle", "(", ")", ";", "++", "NumLdSts", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction10", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84775, "Length": 401, "Cover_Rate": 0.351138353765324} {"Template_token": ["", "bool", "Thumb2SizeReduce", "::", "ReduceMBB", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Modified", "=", "false", ";", "bool", "LiveCPSR", "=", "MBB", ".", "isLiveIn", "(", "", ")", ";", "MachineInstr", "*", "BundleMI", "=", "nullptr", ";", "CPSRDef", "=", "nullptr", ";", "HighLatencyCPSR", "=", "false", ";", "for", "(", "auto", "*", "Pred", ":", "MBB", ".", "predecessors", "(", ")", ")", "{", "const", "MBBInfo", "&", "PInfo", "=", "BlockInfo", "[", "Pred", "->", "getNumber", "(", ")", "]", ";", "if", "(", "!", "PInfo", ".", "Visited", ")", "{", "continue", ";", "}", "if", "(", "PInfo", ".", "HighLatencyCPSR", ")", "{", "HighLatencyCPSR", "=", "true", ";", "break", ";", "}", "}", "bool", "IsSelfLoop", "=", "MBB", ".", "isSuccessor", "(", "&", "MBB", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "MBB", ".", "instr_begin", "(", ")", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "NextMII", ";", "for", "(", ";", "MII", "!=", "E", ";", "MII", "=", "NextMII", ")", "{", "NextMII", "=", "std", "::", "next", "(", "MII", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "BundleMI", "=", "MI", ";", "continue", ";", "}", "if", "(", "MI", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "bool", "NextInSameBundle", "=", "NextMII", "!=", "E", "&&", "NextMII", "->", "isBundledWithPred", "(", ")", ";", "if", "(", "ReduceMI", "(", "MBB", ",", "MI", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "std", "::", "prev", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "if", "(", "NextInSameBundle", "&&", "!", "NextMII", "->", "isBundledWithPred", "(", ")", ")", "NextMII", "->", "bundleWithPred", "(", ")", ";", "}", "if", "(", "BundleMI", "&&", "!", "NextInSameBundle", "&&", "MI", "->", "isInsideBundle", "(", ")", ")", "{", "if", "(", "BundleMI", "->", "killsRegister", "(", "", ")", ")", "LiveCPSR", "=", "false", ";", "MachineOperand", "*", "MO", "=", "BundleMI", "->", "findRegisterDefOperand", "(", "", ")", ";", "if", "(", "MO", "&&", "!", "MO", "->", "isDead", "(", ")", ")", "LiveCPSR", "=", "true", ";", "MO", "=", "BundleMI", "->", "findRegisterUseOperand", "(", "", ")", ";", "if", "(", "MO", "&&", "!", "MO", "->", "isKill", "(", ")", ")", "LiveCPSR", "=", "true", ";", "}", "bool", "DefCPSR", "=", "false", ";", "LiveCPSR", "=", "UpdateCPSRDef", "(", "*", "MI", ",", "LiveCPSR", ",", "DefCPSR", ")", ";", "if", "(", "MI", "->", "isCall", "(", ")", ")", "{", "CPSRDef", "=", "nullptr", ";", "HighLatencyCPSR", "=", "false", ";", "IsSelfLoop", "=", "false", ";", "}", "else", "if", "(", "DefCPSR", ")", "{", "CPSRDef", "=", "MI", ";", "HighLatencyCPSR", "=", "isHighLatencyCPSR", "(", "CPSRDef", ")", ";", "IsSelfLoop", "=", "false", ";", "}", "}", "MBBInfo", "&", "Info", "=", "BlockInfo", "[", "MBB", ".", "getNumber", "(", ")", "]", ";", "Info", ".", "HighLatencyCPSR", "=", "HighLatencyCPSR", ";", "Info", ".", "Visited", "=", "true", ";"], "ground_truth": ["return", "Modified", ";"], "File": "Thumb2SizeReduction10", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84777, "Length": 427, "Cover_Rate": 0.9793577981651376} {"Template_token": ["", "}", "if", "(", "PInfo", ".", "HighLatencyCPSR", ")", "{", "HighLatencyCPSR", "=", "true", ";", "break", ";", "}", "}", "bool", "IsSelfLoop", "=", "MBB", ".", "isSuccessor", "(", "&", "MBB", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "MBB", ".", "instr_begin", "(", ")", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "NextMII", ";", "for", "(", ";", "MII", "!=", "E", ";", "MII", "=", "NextMII", ")", "{", "NextMII", "=", "std", "::", "next", "(", "MII", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "BundleMI", "=", "MI", ";", "continue", ";", "}", "if", "(", "MI", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "bool", "NextInSameBundle", "=", "NextMII", "!=", "E", "&&", "NextMII", "->", "isBundledWithPred", "(", ")", ";", "if", "(", "ReduceMI", "(", "MBB", ",", "MI", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "std", "::", "prev", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "if", "(", "NextInSameBundle", "&&", "!", "NextMII", "->", "isBundledWithPred", "(", ")", ")", "NextMII", "->", "bundleWithPred", "(", ")", ";", "}", "if", "(", "BundleMI", "&&", "!", "NextInSameBundle", "&&", "MI", "->", "isInsideBundle", "(", ")", ")", "{", "if", "(", "BundleMI", "->", "killsRegister", "(", "", ")", ")", "LiveCPSR", "=", "false", ";", "MachineOperand", "*", "MO", "=", "BundleMI", "->", "findRegisterDefOperand", "(", "", ")", ";", "if", "(", "MO", "&&", "!", "MO", "->", "isDead", "(", ")", ")", "LiveCPSR", "=", "true", ";", "MO", "=", "BundleMI", "->", "findRegisterUseOperand", "(", "", ")", ";", "if", "(", "MO", "&&", "!", "MO", "->", "isKill", "(", ")", ")", "LiveCPSR", "=", "true", ";", "}", "bool", "DefCPSR", "=", "false", ";", "LiveCPSR", "=", "UpdateCPSRDef", "(", "*", "MI", ",", "LiveCPSR", ",", "DefCPSR", ")", ";", "if", "(", "MI", "->", "isCall", "(", ")", ")", "{", "CPSRDef", "=", "nullptr", ";", "HighLatencyCPSR", "=", "false", ";", "IsSelfLoop", "=", "false", ";", "}", "else", "if", "(", "DefCPSR", ")", "{", "CPSRDef", "=", "MI", ";", "HighLatencyCPSR", "=", "isHighLatencyCPSR", "(", "CPSRDef", ")", ";", "IsSelfLoop", "=", "false", ";", "}", "}", "MBBInfo", "&", "Info", "=", "BlockInfo", "[", "MBB", ".", "getNumber", "(", ")", "]", ";", "Info", ".", "HighLatencyCPSR", "=", "HighLatencyCPSR", ";"], "ground_truth": ["Info", ".", "Visited", "=", "true", ";"], "File": "Thumb2SizeReduction10", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84778, "Length": 348, "Cover_Rate": 0.7981651376146789} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Imm", "/", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "++", "NumNarrows", ";", "return", "true", ";", "}", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "VerifyLowRegs", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "ReduceLoadStore", "(", "MBB", ",", "MI", ",", "Entry", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "==", "", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "{", "static", "const", "ReduceEntry", "NarrowEntry", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "NarrowEntry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "case", "", ":", "{", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "!=", "", ")", "break", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction10", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84779, "Length": 480, "Cover_Rate": 0.718562874251497} {"Template_token": ["", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "MIB", ".", "add", "(", "HasCC", "?", "t1CondCodeOp", "(", "CCDead", ")", ":", "condCodeOp", "(", ")", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "SkipPred", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "continue", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "}", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";"], "ground_truth": ["++", "Num2Addrs", ";"], "File": "Thumb2SizeReduction10", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84780, "Length": 305, "Cover_Rate": 0.41838134430727025} {"Template_token": ["", "unsigned", "CommOpIdx2", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "if", "(", "!", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", "||", "MI", "->", "getOperand", "(", "CommOpIdx2", ")", ".", "getReg", "(", ")", "!=", "Reg0", ")", "return", "false", ";", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";"], "File": "Thumb2SizeReduction10", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84781, "Length": 373, "Cover_Rate": 0.5116598079561042} {"Template_token": ["", "if", "(", "PredicateFtor", "&&", "!", "PredicateFtor", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "STI", "->", "isThumb1Only", "(", ")", "||", "STI", "->", "prefers32BitThumb", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", "->", "getInstrInfo", "(", ")", ")", ";", "OptimizeSize", "=", "MF", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "MinimizeSize", "=", "STI", "->", "hasMinSize", "(", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";"], "ground_truth": ["BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";"], "File": "Thumb2SizeReduction10", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84783, "Length": 104, "Cover_Rate": 0.5942857142857143} {"Template_token": ["", "OptimizeSize", "=", "MinimizeSize", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "array_lengthof", "(", "ReduceTable", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "FromOpc", "=", "ReduceTable", "[", "i", "]", ".", "WideOpc", ";", "if", "(", "!", "ReduceOpcodeMap", ".", "insert", "(", "std", "::", "make_pair", "(", "FromOpc", ",", "i", ")", ")", ".", "second", ")", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction10", "Func": "Thumb2SizeReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84784, "Length": 63, "Cover_Rate": 0.6494845360824743} {"Template_token": ["", "OptimizeSize", "=", "MinimizeSize", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "array_lengthof", "(", "ReduceTable", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "FromOpc", "=", "ReduceTable", "[", "i", "]", ".", "WideOpc", ";", "if", "(", "!", "ReduceOpcodeMap", ".", "insert", "(", "std", "::", "make_pair", "(", "FromOpc", ",", "i", ")", ")", ".", "second", ")", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb2SizeReduction10", "Func": "Thumb2SizeReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84785, "Length": 64, "Cover_Rate": 0.6597938144329897} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "MO", ":", "Use", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Defs", ".", "count", "(", "Reg", ")", ")", "return", "false", ";", "}", "if", "(", "HighLatencyCPSR", ")", "return", "true", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", "||", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "Thumb2SizeReduction11", "Func": "canAddPseudoFlagDep", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84786, "Length": 90, "Cover_Rate": 0.4326923076923077} {"Template_token": ["", "Register", "PredReg", ";", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "==", "", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "{", "static", "const", "ReduceEntry", "NarrowEntry", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "NarrowEntry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "case", "", ":", "{", "Register", "PredReg", ";", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "!=", "", ")", "break", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "Thumb2SizeReduction11", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84788, "Length": 272, "Cover_Rate": 0.40963855421686746} {"Template_token": ["", "unsigned", "CommOpIdx1", "=", "", ";", "unsigned", "CommOpIdx2", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "if", "(", "!", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", "||", "MI", "->", "getOperand", "(", "CommOpIdx2", ")", ".", "getReg", "(", ")", "!=", "Reg0", ")", "return", "false", ";", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "Register", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "Register", "PredReg", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";"], "ground_truth": ["HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";"], "File": "Thumb2SizeReduction11", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84789, "Length": 284, "Cover_Rate": 0.390646492434663} {"Template_token": ["", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "MIB", ".", "add", "(", "HasCC", "?", "t1CondCodeOp", "(", "CCDead", ")", ":", "condCodeOp", "(", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "MIB", ".", "add", "(", "HasCC", "?", "t1CondCodeOp", "(", "CCDead", ")", ":", "condCodeOp", "(", ")", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "i", "==", "", ")", "continue", ";", "bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";", "if", "(", "SkipPred", "&&", "isPred", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "continue", ";", "MIB", ".", "add", "(", "MO", ")", ";", "}", "if", "(", "!", "MCID", ".", "isPredicable", "(", ")", "&&", "NewMCID", ".", "isPredicable", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";"], "ground_truth": ["MBB", ".", "erase_instr", "(", "MI", ")", ";"], "File": "Thumb2SizeReduction11", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84790, "Length": 317, "Cover_Rate": 0.3742621015348288} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "MinimizeSize", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "hasOneMemOperand", "(", ")", "||", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getAlign", "(", ")", "<", "Align", "(", "", ")", ")", "return", "false", ";", "bool", "IsStore", "=", "Entry", ".", "WideOpc", "==", "", ";", "Register", "Rt", "=", "MI", "->", "getOperand", "(", "IsStore", "?", "", ":", "", ")", ".", "getReg", "(", ")", ";", "Register", "Rn", "=", "MI", "->", "getOperand", "(", "IsStore", "?", "", ":", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Register", "PredReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isLowRegister", "(", "Rt", ")", ")", ";", "assert", "(", "isLowRegister", "(", "Rn", ")", ")", ";", "if", "(", "Offset", "!=", "", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ")", ".", "addReg", "(", "Rn", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Rn", ")", ".", "addImm", "(", "PredImm", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "Rt", ",", "IsStore", "?", "", ":", "RegState", "::", "Define", ")", ";", "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands", "(", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "MI", "->", "eraseFromBundle", "(", ")", ";", "++", "NumLdSts", ";", "return", "true", ";", "}", "case", "", ":", "{", "Register", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isLowRegister", "(", "BaseReg", ")", ")", ";", "bool", "isOK", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "llvm", "::", "drop_begin", "(", "MI", "->", "operands", "(", ")", ",", "", ")", ")", "{", "if", "(", "MO", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "isOK", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "isOK", ")", "return", "false", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "return", "false", ";", "Register", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "llvm", "::", "drop_begin", "(", "MI", "->", "operands", "(", ")", ",", "", ")", ")", "if", "(", "MO", ".", "getReg", "(", ")", "==", "BaseReg", ")", "return", "false", ";", "break", ";", "}", "case", "", ":", "{", "Register", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "", ")", "return", "false", ";", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}"], "ground_truth": ["case", "", ":"], "File": "Thumb2SizeReduction13", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84792, "Length": 469, "Cover_Rate": 0.3947811447811448} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createThumb2SizeReductionPass", "(", ")", "{", "return", "new", "Thumb2SizeReduce", "(", ")", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction14", "Func": "createThumb2SizeReductionPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84793, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createThumb2SizeReductionPass", "(", ")", "{", "return", "new", "Thumb2SizeReduce", "(", ")", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction14", "Func": "createThumb2SizeReductionPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84794, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction14", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84795, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction14", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84796, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "bool", "HasOffReg", "=", "true", ";", "bool", "isLdStMul", "=", "false", ";", "unsigned", "Opc", "=", "Entry", ".", "NarrowOpc1", ";", "unsigned", "OpNum", "=", "", ";", "uint8_t", "ImmLimit", "=", "Entry", ".", "Imm1Limit", ";", "switch", "(", "Entry", ".", "WideOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "ImmLimit", "=", "Entry", ".", "Imm2Limit", ";", "HasOffReg", "=", "false", ";", "}", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "HasImmOffset", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "HasShift", "=", "true", ";", "OpNum", "=", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "Mode", "!=", "", ")", "return", "false", ";", "bool", "isOK", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "isOK", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "isOK", ")", "return", "false", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "", ")", "return", "false", ";"], "ground_truth": ["Opc", "=", "Entry", ".", "NarrowOpc2", ";"], "File": "Thumb2SizeReduction14", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84798, "Length": 311, "Cover_Rate": 0.3628938156359393} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "NextMII", ";", "for", "(", ";", "MII", "!=", "E", ";", "MII", "=", "NextMII", ")", "{", "NextMII", "=", "llvm", "::", "next", "(", "MII", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "OPI", "=", "ReduceOpcodeMap", ".", "find", "(", "Opcode", ")", ";", "if", "(", "OPI", "!=", "ReduceOpcodeMap", ".", "end", "(", ")", ")", "{", "const", "ReduceEntry", "&", "Entry", "=", "ReduceTable", "[", "OPI", "->", "second", "]", ";", "if", "(", "Entry", ".", "Special", ")", "{", "if", "(", "ReduceSpecial", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}"], "ground_truth": ["goto", "ProcessNext", ";"], "File": "Thumb2SizeReduction14", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84799, "Length": 138, "Cover_Rate": 0.4859154929577465} {"Template_token": ["", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "==", "", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "return", "true", ";", "}", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ";"], "ground_truth": ["break", ";"], "File": "Thumb2SizeReduction14", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84800, "Length": 102, "Cover_Rate": 0.408} {"Template_token": ["", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewTID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewTID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "TID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "SkipPred", "&&", "TID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "continue", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "}", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase", "(", "MI", ")", ";"], "ground_truth": ["++", "Num2Addrs", ";"], "File": "Thumb2SizeReduction14", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84801, "Length": 194, "Cover_Rate": 0.3368055555555556} {"Template_token": ["", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "false", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewTID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewTID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "TID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "TID", ".", "getOpcode", "(", ")", "==", "", "||", "TID", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "i", "==", "", ")", "continue", ";", "bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "TID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";", "if", "(", "SkipPred", "&&", "isPred", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Scale", ">", "", "&&", "!", "isPred", "&&", "MO", ".", "isImm", "(", ")", ")", "MIB", ".", "addImm", "(", "MO", ".", "getImm", "(", ")", "/", "Scale", ")", ";", "else", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "continue", ";", "MIB", ".", "addOperand", "(", "MO", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb2SizeReduction14", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84802, "Length": 267, "Cover_Rate": 0.3637602179836512} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "bool", "Modified", "=", "false", ";"], "ground_truth": ["for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Modified", "|=", "ReduceMBB", "(", "*", "I", ")", ";"], "File": "Thumb2SizeReduction14", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84803, "Length": 57, "Cover_Rate": 0.6951219512195121} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";"], "ground_truth": ["bool", "Modified", "=", "false", ";"], "File": "Thumb2SizeReduction14", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84804, "Length": 32, "Cover_Rate": 0.3902439024390244} {"Template_token": ["", "unsigned", "FromOpc", "=", "ReduceTable", "[", "i", "]", ".", "WideOpc", ";"], "ground_truth": ["if", "(", "!", "ReduceOpcodeMap", ".", "insert", "(", "std", "::", "make_pair", "(", "FromOpc", ",", "i", ")", ")", ".", "second", ")", "assert", "(", "false", "&&", "", ")", ";"], "File": "Thumb2SizeReduction14", "Func": "Thumb2SizeReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84805, "Length": 36, "Cover_Rate": 0.5070422535211268} {"Template_token": ["", "if", "(", "!", "ReduceOpcodeMap", ".", "insert", "(", "std", "::", "make_pair", "(", "FromOpc", ",", "i", ")", ")", ".", "second", ")", "assert", "(", "false", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction14", "Func": "Thumb2SizeReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84806, "Length": 27, "Cover_Rate": 0.38028169014084506} {"Template_token": ["", "bool", "HasDef", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isUse", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "!", "MO", ".", "isDead", "(", ")", ")", "HasDef", "=", "true", ";", "}"], "ground_truth": ["return", "HasDef", "||", "LiveCPSR", ";"], "File": "Thumb2SizeReduction14", "Func": "UpdateCPSRDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84807, "Length": 94, "Cover_Rate": 0.8623853211009175} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "assert", "(", "LiveCPSR", "&&", "", ")", ";", "if", "(", "MO", ".", "isKill", "(", ")", ")", "{"], "ground_truth": ["LiveCPSR", "=", "false", ";"], "File": "Thumb2SizeReduction14", "Func": "UpdateCPSRUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84808, "Length": 90, "Cover_Rate": 0.8035714285714286} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "assert", "(", "LiveCPSR", "&&", "", ")", ";", "if", "(", "MO", ".", "isKill", "(", ")", ")", "{"], "ground_truth": ["LiveCPSR", "=", "false", ";"], "File": "Thumb2SizeReduction14", "Func": "UpdateCPSRUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84809, "Length": 90, "Cover_Rate": 0.8035714285714286} {"Template_token": ["", "bool", "isPCOk", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "bool", "isLROk", "=", "(", "Opc", "==", "", ")", ";", "bool", "isSPOk", "=", "isPCOk", "||", "isLROk", "||", "(", "Opc", "==", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "if", "(", "isPCOk", "&&", "Reg", "==", "", ")", "continue", ";", "if", "(", "isLROk", "&&", "Reg", "==", "", ")", "continue", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isSPOk", ")", "continue", ";"], "ground_truth": ["if", "(", "i", "==", "", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ")", "continue", ";"], "File": "Thumb2SizeReduction14", "Func": "VerifyLowRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84810, "Length": 163, "Cover_Rate": 0.740909090909091} {"Template_token": ["", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isPCOk", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "bool", "isLROk", "=", "(", "Opc", "==", "", ")", ";", "bool", "isSPOk", "=", "isPCOk", "||", "isLROk", "||", "(", "Opc", "==", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "if", "(", "isPCOk", "&&", "Reg", "==", "", ")", "continue", ";", "if", "(", "isLROk", "&&", "Reg", "==", "", ")", "continue", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isSPOk", ")", "continue", ";", "if", "(", "i", "==", "", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ")", "continue", ";", "}", "if", "(", "!", "isLowRegister", "(", "Reg", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "Thumb2SizeReduction14", "Func": "VerifyLowRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84811, "Length": 188, "Cover_Rate": 0.8545454545454545} {"Template_token": ["", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isLowRegister", "(", "Reg0", ")", "||", "!", "isLowRegister", "(", "Reg1", ")", "||", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "if", "(", "Reg0", "!=", "Reg2", ")", "{", "if", "(", "Reg1", "!=", "Reg0", ")", "return", "false", ";", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "MI", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "}", "else", "if", "(", "Reg0", "!=", "Reg1", ")", "{", "unsigned", "CommOpIdx1", ",", "CommOpIdx2", ";", "if", "(", "!", "TII", "->", "findCommutedOpIndices", "(", "MI", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", "||", "CommOpIdx1", "!=", "", "||", "MI", "->", "getOperand", "(", "CommOpIdx2", ")", ".", "getReg", "(", ")", "!=", "Reg0", ")", "return", "false", ";", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "MI", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";"], "ground_truth": ["HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";"], "File": "Thumb2SizeReduction15", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84812, "Length": 356, "Cover_Rate": 0.4930747922437673} {"Template_token": ["", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";"], "File": "Thumb2SizeReduction15", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84813, "Length": 339, "Cover_Rate": 0.4695290858725762} {"Template_token": ["", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "i", "==", "", ")", "continue", ";", "bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";", "if", "(", "SkipPred", "&&", "isPred", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "continue", ";", "MIB", ".", "addOperand", "(", "MO", ")", ";", "}", "if", "(", "!", "MCID", ".", "isPredicable", "(", ")", "&&", "NewMCID", ".", "isPredicable", "(", ")", ")", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";"], "ground_truth": ["++", "NumNarrows", ";"], "File": "Thumb2SizeReduction15", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84814, "Length": 240, "Cover_Rate": 0.32171581769436997} {"Template_token": ["", "bool", "Thumb2SizeReduce", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", "->", "getInstrInfo", "(", ")", ")", ";", "AttributeSet", "FnAttrs", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ";", "OptimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "OptimizeForSize", ")", ";", "MinimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";"], "ground_truth": ["BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";"], "File": "Thumb2SizeReduction15", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84815, "Length": 103, "Cover_Rate": 0.6280487804878049} {"Template_token": ["", "OptimizeSize", "=", "MinimizeSize", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "array_lengthof", "(", "ReduceTable", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "FromOpc", "=", "ReduceTable", "[", "i", "]", ".", "WideOpc", ";"], "ground_truth": ["if", "(", "!", "ReduceOpcodeMap", ".", "insert", "(", "std", "::", "make_pair", "(", "FromOpc", ",", "i", ")", ")", ".", "second", ")", "assert", "(", "false", "&&", "", ")", ";"], "File": "Thumb2SizeReduction15", "Func": "Thumb2SizeReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84816, "Length": 64, "Cover_Rate": 0.8311688311688312} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "array_lengthof", "(", "ReduceTable", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "FromOpc", "=", "ReduceTable", "[", "i", "]", ".", "WideOpc", ";"], "ground_truth": ["if", "(", "!", "ReduceOpcodeMap", ".", "insert", "(", "std", "::", "make_pair", "(", "FromOpc", ",", "i", ")", ")", ".", "second", ")", "assert", "(", "false", "&&", "", ")", ";"], "File": "Thumb2SizeReduction15", "Func": "Thumb2SizeReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84817, "Length": 58, "Cover_Rate": 0.7532467532467533} {"Template_token": ["", "bool", "isSPOk", "=", "isPCOk", "||", "isLROk", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";"], "ground_truth": ["unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "File": "Thumb2SizeReduction15", "Func": "VerifyLowRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84818, "Length": 68, "Cover_Rate": 0.30357142857142855} {"Template_token": ["", "unsigned", "Scale", "=", "", ";", "bool", "HasImmOffset", "=", "false", ";", "bool", "HasShift", "=", "false", ";", "bool", "HasOffReg", "=", "true", ";", "bool", "isLdStMul", "=", "false", ";", "unsigned", "Opc", "=", "Entry", ".", "NarrowOpc1", ";", "unsigned", "OpNum", "=", "", ";", "uint8_t", "ImmLimit", "=", "Entry", ".", "Imm1Limit", ";", "switch", "(", "Entry", ".", "WideOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "ImmLimit", "=", "Entry", ".", "Imm2Limit", ";", "HasOffReg", "=", "false", ";", "}", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "HasShift", "=", "true", ";", "OpNum", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "Entry", ".", "WideOpc", "!=", "", ")", "return", "false", ";", "bool", "isOK", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "isOK", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "isOK", ")", "return", "false", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "", ")", "return", "false", ";", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "OpNum", "=", "", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "", "&&", "(", "Entry", ".", "WideOpc", "==", "", "||", "Entry", ".", "WideOpc", "==", "", ")", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "}", "else", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "(", "Entry", ".", "WideOpc", "!=", "", "&&", "Entry", ".", "WideOpc", "!=", "", ")", ")", "{", "return", "false", ";", "}"], "ground_truth": ["isLdStMul", "=", "true", ";"], "File": "Thumb2SizeReduction16", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84819, "Length": 425, "Cover_Rate": 0.5120481927710844} {"Template_token": ["", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "OpNum", "=", "", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "", "&&", "(", "Entry", ".", "WideOpc", "==", "", "||", "Entry", ".", "WideOpc", "==", "", ")", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "}", "else", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "(", "Entry", ".", "WideOpc", "!=", "", "&&", "Entry", ".", "WideOpc", "!=", "", ")", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "", ";", "bool", "OffsetKill", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "", ";", "if", "(", "HasImmOffset", ")", "{", "OffsetImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "MaxOffset", "=", "(", "(", "", "<<", "ImmLimit", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "(", "OffsetImm", "&", "(", "Scale", "-", "", ")", ")", "||", "OffsetImm", ">", "MaxOffset", ")", "return", "false", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "!", "isLdStMul", ")", "{", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "HasImmOffset", ")", "MIB", ".", "addImm", "(", "OffsetImm", "/", "Scale", ")", ";"], "File": "Thumb2SizeReduction16", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84820, "Length": 287, "Cover_Rate": 0.3457831325301205} {"Template_token": ["", "if", "(", "!", "PInfo", ".", "Visited", ")", "{", "continue", ";", "}", "if", "(", "PInfo", ".", "HighLatencyCPSR", ")", "{", "HighLatencyCPSR", "=", "true", ";", "break", ";", "}", "}", "bool", "IsSelfLoop", "=", "MBB", ".", "isSuccessor", "(", "&", "MBB", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "MBB", ".", "instr_begin", "(", ")", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "NextMII", ";", "for", "(", ";", "MII", "!=", "E", ";", "MII", "=", "NextMII", ")", "{", "NextMII", "=", "std", "::", "next", "(", "MII", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "BundleMI", "=", "MI", ";", "continue", ";", "}", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";"], "ground_truth": ["bool", "NextInSameBundle", "=", "NextMII", "!=", "E", "&&", "NextMII", "->", "isBundledWithPred", "(", ")", ";"], "File": "Thumb2SizeReduction16", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84821, "Length": 139, "Cover_Rate": 0.3068432671081678} {"Template_token": ["", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";", "bool", "Modified", "=", "false", ";"], "ground_truth": ["for", "(", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "::", "rpo_iterator", "I", "=", "RPOT", ".", "begin", "(", ")", ",", "E", "=", "RPOT", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Modified", "|=", "ReduceMBB", "(", "*", "*", "I", ")", ";"], "File": "Thumb2SizeReduction16", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84822, "Length": 68, "Cover_Rate": 0.4171779141104294} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "for", "(", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "::", "rpo_iterator", "I", "=", "RPOT", ".", "begin", "(", ")", ",", "E", "=", "RPOT", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Modified", "|=", "ReduceMBB", "(", "*", "*", "I", ")", ";"], "ground_truth": ["return", "Modified", ";"], "File": "Thumb2SizeReduction16", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84823, "Length": 49, "Cover_Rate": 0.3006134969325153} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", "->", "getInstrInfo", "(", ")", ")", ";", "OptimizeSize", "=", "MF", ".", "getFunction", "(", ")", ".", "optForSize", "(", ")", ";", "MinimizeSize", "=", "MF", ".", "getFunction", "(", ")", ".", "optForMinSize", "(", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";", "bool", "Modified", "=", "false", ";"], "ground_truth": ["for", "(", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "::", "rpo_iterator", "I", "=", "RPOT", ".", "begin", "(", ")", ",", "E", "=", "RPOT", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Modified", "|=", "ReduceMBB", "(", "*", "*", "I", ")", ";"], "File": "Thumb2SizeReduction18", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84825, "Length": 114, "Cover_Rate": 0.6368715083798883} {"Template_token": ["", "OptimizeSize", "=", "MF", ".", "getFunction", "(", ")", ".", "optForSize", "(", ")", ";", "MinimizeSize", "=", "MF", ".", "getFunction", "(", ")", ".", "optForMinSize", "(", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "::", "rpo_iterator", "I", "=", "RPOT", ".", "begin", "(", ")", ",", "E", "=", "RPOT", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Modified", "|=", "ReduceMBB", "(", "*", "*", "I", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction18", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84826, "Length": 102, "Cover_Rate": 0.5698324022346368} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction19", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84827, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "Thumb2SizeReduction19", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84828, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "BundleMI", "=", "MI", ";", "continue", ";", "}", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "bool", "NextInSameBundle", "=", "NextMII", "!=", "E", "&&", "NextMII", "->", "isBundledWithPred", "(", ")", ";", "if", "(", "ReduceMI", "(", "MBB", ",", "MI", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "std", "::", "prev", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "if", "(", "NextInSameBundle", "&&", "!", "NextMII", "->", "isBundledWithPred", "(", ")", ")", "NextMII", "->", "bundleWithPred", "(", ")", ";", "}", "if", "(", "BundleMI", "&&", "!", "NextInSameBundle", "&&", "MI", "->", "isInsideBundle", "(", ")", ")", "{", "if", "(", "BundleMI", "->", "killsRegister", "(", "", ")", ")", "LiveCPSR", "=", "false", ";", "MachineOperand", "*", "MO", "=", "BundleMI", "->", "findRegisterDefOperand", "(", "", ")", ";", "if", "(", "MO", "&&", "!", "MO", "->", "isDead", "(", ")", ")", "LiveCPSR", "=", "true", ";", "MO", "=", "BundleMI", "->", "findRegisterUseOperand", "(", "", ")", ";", "if", "(", "MO", "&&", "!", "MO", "->", "isKill", "(", ")", ")", "LiveCPSR", "=", "true", ";", "}", "bool", "DefCPSR", "=", "false", ";", "LiveCPSR", "=", "UpdateCPSRDef", "(", "*", "MI", ",", "LiveCPSR", ",", "DefCPSR", ")", ";", "if", "(", "MI", "->", "isCall", "(", ")", ")", "{"], "ground_truth": ["CPSRDef", "=", "nullptr", ";"], "File": "Thumb2SizeReduction19", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84831, "Length": 202, "Cover_Rate": 0.463302752293578} {"Template_token": ["", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "&", "", "||", "Imm", ">", "", ")", "return", "false", ";", "if", "(", "!", "isLowRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Imm", "/", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "++", "NumNarrows", ";", "return", "true", ";", "}", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "VerifyLowRegs", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "ReduceLoadStore", "(", "MBB", ",", "MI", ",", "Entry", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "==", "", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "Thumb2SizeReduction19", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84832, "Length": 396, "Cover_Rate": 0.6439024390243903} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isLowRegister", "(", "Reg0", ")", "||", "!", "isLowRegister", "(", "Reg1", ")", "||", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "if", "(", "Reg0", "!=", "Reg2", ")", "{", "if", "(", "Reg1", "!=", "Reg0", ")", "return", "false", ";", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "*", "MI", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "}", "else", "if", "(", "Reg0", "!=", "Reg1", ")", "{", "unsigned", "CommOpIdx1", "=", "", ";", "unsigned", "CommOpIdx2", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "if", "(", "!", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", "||", "MI", "->", "getOperand", "(", "CommOpIdx2", ")", ".", "getReg", "(", ")", "!=", "Reg0", ")", "return", "false", ";", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";"], "ground_truth": ["if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";"], "File": "Thumb2SizeReduction19", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84833, "Length": 401, "Cover_Rate": 0.5500685871056241} {"Template_token": ["", "if", "(", "Reg1", "!=", "Reg0", ")", "return", "false", ";", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "*", "MI", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "}", "else", "if", "(", "Reg0", "!=", "Reg1", ")", "{", "unsigned", "CommOpIdx1", "=", "", ";", "unsigned", "CommOpIdx2", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "if", "(", "!", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", "||", "MI", "->", "getOperand", "(", "CommOpIdx2", ")", ".", "getReg", "(", ")", "!=", "Reg0", ")", "return", "false", ";", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";"], "ground_truth": ["const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";"], "File": "Thumb2SizeReduction19", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84834, "Length": 288, "Cover_Rate": 0.3950617283950617} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "MIB", ".", "add", "(", "HasCC", "?", "t1CondCodeOp", "(", "CCDead", ")", ":", "condCodeOp", "(", ")", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "i", "==", "", ")", "continue", ";", "bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";", "if", "(", "SkipPred", "&&", "isPred", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "continue", ";", "MIB", ".", "add", "(", "MO", ")", ";", "}", "if", "(", "!", "MCID", ".", "isPredicable", "(", ")", "&&", "NewMCID", ".", "isPredicable", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "++", "NumNarrows", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction19", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84835, "Length": 298, "Cover_Rate": 0.3983957219251337} {"Template_token": ["", "case", "", ":", "HasShift", "=", "true", ";", "OpNum", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "Entry", ".", "WideOpc", "!=", "", ")", "return", "false", ";", "bool", "isOK", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "isOK", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "isOK", ")", "return", "false", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "", ")", "return", "false", ";", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "OpNum", "=", "", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "", "&&", "(", "Entry", ".", "WideOpc", "==", "", "||", "Entry", ".", "WideOpc", "==", "", ")", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "}", "else", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "(", "Entry", ".", "WideOpc", "!=", "", "&&", "Entry", ".", "WideOpc", "!=", "", ")", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "", ";", "bool", "OffsetKill", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "", ";", "if", "(", "HasImmOffset", ")", "{", "OffsetImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "MaxOffset", "=", "(", "(", "", "<<", "ImmLimit", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "(", "OffsetImm", "&", "(", "Scale", "-", "", ")", ")", "||", "OffsetImm", ">", "MaxOffset", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction20", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84836, "Length": 377, "Cover_Rate": 0.3740079365079365} {"Template_token": ["", "bool", "Thumb2SizeReduce", "::", "ReduceSpecial", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "*", "MI", ",", "const", "ReduceEntry", "&", "Entry", ",", "bool", "LiveCPSR", ")", "{", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "VerifyLowRegs", "(", "MI", ")", ")", "return", "false", ";", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "TID", ".", "mayLoad", "(", ")", "||", "TID", ".", "mayStore", "(", ")", ")", "return", "ReduceLoadStore", "(", "MBB", ",", "MI", ",", "Entry", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "==", "", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "return", "true", ";", "}", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ";", "}", "}"], "ground_truth": ["break", ";"], "File": "Thumb2SizeReduction20", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84837, "Length": 163, "Cover_Rate": 0.41265822784810124} {"Template_token": ["", "bool", "isLROk", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "bool", "isSPOk", "=", "isPCOk", "||", "isLROk", "||", "(", "Opc", "==", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";"], "File": "Thumb2SizeReduction20", "Func": "VerifyLowRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84838, "Length": 99, "Cover_Rate": 0.4057377049180328} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "OPI", "=", "ReduceOpcodeMap", ".", "find", "(", "Opcode", ")", ";", "if", "(", "OPI", "!=", "ReduceOpcodeMap", ".", "end", "(", ")", ")", "{", "const", "ReduceEntry", "&", "Entry", "=", "ReduceTable", "[", "OPI", "->", "second", "]", ";", "if", "(", "Entry", ".", "Special", ")", "{", "if", "(", "ReduceSpecial", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "{"], "ground_truth": ["Modified", "=", "true", ";"], "File": "Thumb2SizeReduction21", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84839, "Length": 135, "Cover_Rate": 0.4192546583850932} {"Template_token": ["", "if", "(", "*", "I", "==", "", ")", "{", "LiveCPSR", "=", "true", ";", "break", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "MII", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "NextMII", ";", "for", "(", ";", "MII", "!=", "E", ";", "MII", "=", "NextMII", ")", "{", "NextMII", "=", "next", "(", "MII", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "OPI", "=", "ReduceOpcodeMap", ".", "find", "(", "Opcode", ")", ";", "if", "(", "OPI", "!=", "ReduceOpcodeMap", ".", "end", "(", ")", ")", "{", "const", "ReduceEntry", "&", "Entry", "=", "ReduceTable", "[", "OPI", "->", "second", "]", ";", "if", "(", "Entry", ".", "Special", ")", "{"], "ground_truth": ["if", "(", "ReduceSpecial", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "{"], "File": "Thumb2SizeReduction21", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84840, "Length": 147, "Cover_Rate": 0.45652173913043476} {"Template_token": ["", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "==", "", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "return", "true", ";", "}", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ";", "}", "}", "break", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction21", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84841, "Length": 67, "Cover_Rate": 0.3073394495412844} {"Template_token": ["", "unsigned", "Reg0", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg1", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg0", "!=", "Reg1", ")", "return", "false", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "TargetInstrDesc", "&", "NewTID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewTID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewTID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "TID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewTID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewTID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "TID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "SkipPred", "&&", "TID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "continue", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "}", "DOUT", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "++", "Num2Addrs", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction21", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84842, "Length": 456, "Cover_Rate": 0.8871595330739299} {"Template_token": ["", "unsigned", "Reg1", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg0", "!=", "Reg1", ")", "return", "false", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "TargetInstrDesc", "&", "NewTID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewTID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewTID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "TID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";"], "ground_truth": ["HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";"], "File": "Thumb2SizeReduction21", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84843, "Length": 227, "Cover_Rate": 0.44163424124513617} {"Template_token": ["", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "!", "TID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "if", "(", "MO", ".", "getImm", "(", ")", ">", "Limit", "||", "(", "MO", ".", "getImm", "(", ")", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";", "}", "}", "const", "TargetInstrDesc", "&", "NewTID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewTID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewTID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "TID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "false", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewTID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewTID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "TID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "TID", ".", "getOpcode", "(", ")", "==", "", "||", "TID", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "i", "==", "", ")", "continue", ";", "bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "TID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";", "if", "(", "SkipPred", "&&", "isPred", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Scale", ">", "", "&&", "!", "isPred", "&&", "MO", ".", "isImm", "(", ")", ")", "MIB", ".", "addImm", "(", "MO", ".", "getImm", "(", ")", "/", "Scale", ")", ";", "else", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "continue", ";", "MIB", ".", "addOperand", "(", "MO", ")", ";", "}", "}", "if", "(", "!", "TID", ".", "isPredicable", "(", ")", "&&", "NewTID", ".", "isPredicable", "(", ")", ")", "AddDefaultPred", "(", "MIB", ")", ";", "DOUT", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ";"], "ground_truth": ["MBB", ".", "erase", "(", "MI", ")", ";"], "File": "Thumb2SizeReduction21", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84844, "Length": 494, "Cover_Rate": 0.6823204419889503} {"Template_token": ["", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "ImmLimit", "=", "Entry", ".", "Imm2Limit", ";", "}", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "HasShift", "=", "true", ";", "OpNum", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "hasOneMemOperand", "(", ")", "||", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", "<", "", ")", "return", "false", ";", "bool", "IsStore", "=", "Entry", ".", "WideOpc", "==", "", ";", "unsigned", "Rt", "=", "MI", "->", "getOperand", "(", "IsStore", "?", "", ":", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Rn", "=", "MI", "->", "getOperand", "(", "IsStore", "?", "", ":", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isLowRegister", "(", "Rt", ")", ")", ";", "assert", "(", "isLowRegister", "(", "Rn", ")", ")", ";", "if", "(", "Offset", "!=", "", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ")", ".", "addReg", "(", "Rn", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Rn", ")", ".", "addImm", "(", "PredImm", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "Rt", ",", "IsStore", "?", "", ":", "RegState", "::", "Define", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "MI", "->", "eraseFromBundle", "(", ")", ";", "++", "NumLdSts", ";", "return", "true", ";", "}", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isLowRegister", "(", "BaseReg", ")", ")", ";", "bool", "isOK", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "isOK", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "isOK", ")", "return", "false", ";"], "ground_truth": ["OpNum", "=", "", ";"], "File": "Thumb2SizeReduction22", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84846, "Length": 457, "Cover_Rate": 0.3912671232876712} {"Template_token": ["", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";"], "ground_truth": ["HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";"], "File": "Thumb2SizeReduction22", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84849, "Length": 243, "Cover_Rate": 0.3319672131147541} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "i", "==", "", ")", "continue", ";", "bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";", "if", "(", "SkipPred", "&&", "isPred", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "continue", ";", "MIB", ".", "addOperand", "(", "MO", ")", ";", "}", "if", "(", "!", "MCID", ".", "isPredicable", "(", ")", "&&", "NewMCID", ".", "isPredicable", "(", ")", ")", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";"], "File": "Thumb2SizeReduction22", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84850, "Length": 265, "Cover_Rate": 0.35618279569892475} {"Template_token": ["", "bool", "Thumb2SizeReduce", "::", "canAddPseudoFlagDep", "(", "MachineInstr", "*", "Def", ",", "MachineInstr", "*", "Use", ",", "bool", "FirstInSelfLoop", ")", "{", "if", "(", "MinimizeSize", "||", "!", "STI", "->", "avoidCPSRPartialUpdate", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Def", ")", "return", "FirstInSelfLoop", ";", "SmallSet", "<", "unsigned", ",", "", ">", "Defs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Def", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Def", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isUse", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "Defs", ".", "insert", "(", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Use", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Use", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Defs", ".", "count", "(", "Reg", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction24", "Func": "canAddPseudoFlagDep", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84851, "Length": 218, "Cover_Rate": 0.990909090909091} {"Template_token": ["", "if", "(", "!", "Def", ")", "return", "FirstInSelfLoop", ";", "SmallSet", "<", "unsigned", ",", "", ">", "Defs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Def", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Def", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isUse", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "Defs", ".", "insert", "(", "Reg", ")", ";", "}"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Use", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "Thumb2SizeReduction24", "Func": "canAddPseudoFlagDep", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84852, "Length": 126, "Cover_Rate": 0.5727272727272728} {"Template_token": ["", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "BundleMI", "=", "MI", ";", "continue", ";", "}", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "bool", "NextInSameBundle", "=", "NextMII", "!=", "E", "&&", "NextMII", "->", "isBundledWithPred", "(", ")", ";", "if", "(", "ReduceMI", "(", "MBB", ",", "MI", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "if", "(", "NextInSameBundle", "&&", "!", "NextMII", "->", "isBundledWithPred", "(", ")", ")", "NextMII", "->", "bundleWithPred", "(", ")", ";", "}"], "ground_truth": ["if", "(", "!", "NextInSameBundle", "&&", "MI", "->", "isInsideBundle", "(", ")", ")", "{"], "File": "Thumb2SizeReduction24", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84853, "Length": 105, "Cover_Rate": 0.34201954397394135} {"Template_token": ["", "bool", "IsSelfLoop", "=", "MBB", ".", "isSuccessor", "(", "&", "MBB", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "MBB", ".", "instr_begin", "(", ")", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "NextMII", ";", "for", "(", ";", "MII", "!=", "E", ";", "MII", "=", "NextMII", ")", "{", "NextMII", "=", "llvm", "::", "next", "(", "MII", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "BundleMI", "=", "MI", ";", "continue", ";", "}", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "bool", "NextInSameBundle", "=", "NextMII", "!=", "E", "&&", "NextMII", "->", "isBundledWithPred", "(", ")", ";"], "ground_truth": ["if", "(", "ReduceMI", "(", "MBB", ",", "MI", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{"], "File": "Thumb2SizeReduction24", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84854, "Length": 119, "Cover_Rate": 0.38762214983713356} {"Template_token": ["", "if", "(", "Entry", ".", "Special", ")", "return", "ReduceSpecial", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "Entry", ".", "NarrowOpc1", "&&", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "return", "true", ";"], "File": "Thumb2SizeReduction24", "Func": "ReduceMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84855, "Length": 70, "Cover_Rate": 0.4697986577181208} {"Template_token": ["", "if", "(", "Opc", "==", "", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ")", "{", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "}", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "&", "", "||", "Imm", ">", "", ")", "return", "false", ";", "if", "(", "!", "isLowRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Imm", "/", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "++", "NumNarrows", ";", "return", "true", ";", "}", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "VerifyLowRegs", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "mayLoad", "(", ")", "||", "MI", "->", "mayStore", "(", ")", ")", "return", "ReduceLoadStore", "(", "MBB", ",", "MI", ",", "Entry", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "==", "", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "}", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "Thumb2SizeReduction24", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84856, "Length": 399, "Cover_Rate": 0.6303317535545023} {"Template_token": ["", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "}", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "{", "static", "const", "ReduceEntry", "NarrowEntry", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "NarrowEntry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction24", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84857, "Length": 202, "Cover_Rate": 0.31911532385466035} {"Template_token": ["", "if", "(", "ReduceLimit", "!=", "-", "", "&&", "(", "(", "int", ")", "NumNarrows", ">=", "ReduceLimit", ")", ")", "return", "false", ";", "if", "(", "!", "MinimizeSize", "&&", "!", "OptimizeSize", "&&", "Entry", ".", "AvoidMovs", "&&", "STI", "->", "avoidMOVsShifterOperand", "(", ")", ")", "return", "false", ";", "unsigned", "Limit", "=", "~", "", ";", "if", "(", "Entry", ".", "Imm1Limit", ")", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm1Limit", ")", "-", "", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", "||", "Reg", "==", "", ")", "continue", ";", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "isLowRegister", "(", "Reg", ")", ")", "return", "false", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "!", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "if", "(", "(", "(", "unsigned", ")", "MO", ".", "getImm", "(", ")", ")", ">", "Limit", ")", "return", "false", ";", "}", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";"], "ground_truth": ["HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";"], "File": "Thumb2SizeReduction24", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84858, "Length": 325, "Cover_Rate": 0.4321808510638298} {"Template_token": ["", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "false", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "CPSRDef", ",", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "i", "==", "", ")", "continue", ";", "bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";", "if", "(", "SkipPred", "&&", "isPred", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "continue", ";", "MIB", ".", "addOperand", "(", "MO", ")", ";", "}", "if", "(", "!", "MCID", ".", "isPredicable", "(", ")", "&&", "NewMCID", ".", "isPredicable", "(", ")", ")", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";"], "File": "Thumb2SizeReduction24", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84859, "Length": 424, "Cover_Rate": 0.5638297872340425} {"Template_token": ["", "OptimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "OptimizeForSize", ")", ";", "MinimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";", "bool", "Modified", "=", "false", ";"], "ground_truth": ["for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Modified", "|=", "ReduceMBB", "(", "*", "I", ")", ";"], "File": "Thumb2SizeReduction24", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84860, "Length": 71, "Cover_Rate": 0.5182481751824818} {"Template_token": ["", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AttributeSet", "FnAttrs", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ";", "OptimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "OptimizeForSize", ")", ";"], "ground_truth": ["MinimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";"], "File": "Thumb2SizeReduction24", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84861, "Length": 55, "Cover_Rate": 0.40145985401459855} {"Template_token": ["", "bool", "HasDef", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isUse", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";"], "File": "Thumb2SizeReduction24", "Func": "UpdateCPSRDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84862, "Length": 75, "Cover_Rate": 0.6410256410256411} {"Template_token": ["", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "STI", "->", "isThumb1Only", "(", ")", "||", "STI", "->", "prefers32BitThumb", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", "->", "getInstrInfo", "(", ")", ")", ";", "OptimizeSize", "=", "MF", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "MinimizeSize", "=", "STI", "->", "hasMinSize", "(", ")", ";"], "ground_truth": ["BlockInfo", ".", "clear", "(", ")", ";"], "File": "Thumb2SizeReduction25", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84863, "Length": 76, "Cover_Rate": 0.5066666666666667} {"Template_token": ["", "if", "(", "PredicateFtor", "&&", "!", "PredicateFtor", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "STI", "->", "isThumb1Only", "(", ")", "||", "STI", "->", "prefers32BitThumb", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", "->", "getInstrInfo", "(", ")", ")", ";", "OptimizeSize", "=", "MF", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";"], "ground_truth": ["MinimizeSize", "=", "STI", "->", "hasMinSize", "(", ")", ";"], "File": "Thumb2SizeReduction25", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84864, "Length": 87, "Cover_Rate": 0.58} {"Template_token": ["", "MinimizeSize", "=", "STI", "->", "hasMinSize", "(", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "RPOT", ")", "Modified", "|=", "ReduceMBB", "(", "*", "MBB", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction30", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84865, "Length": 61, "Cover_Rate": 0.4206896551724138} {"Template_token": ["", "if", "(", "PredicateFtor", "&&", "!", "PredicateFtor", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "STI", "->", "isThumb1Only", "(", ")", "||", "STI", "->", "prefers32BitThumb", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", "->", "getInstrInfo", "(", ")", ")", ";", "OptimizeSize", "=", "MF", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";"], "ground_truth": ["MinimizeSize", "=", "STI", "->", "hasMinSize", "(", ")", ";"], "File": "Thumb2SizeReduction30", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84866, "Length": 82, "Cover_Rate": 0.5655172413793104} {"Template_token": ["", "}", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "VerifyLowRegs", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "ReduceLoadStore", "(", "MBB", ",", "MI", ",", "Entry", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "==", "", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";"], "ground_truth": ["case", "", ":", "{"], "File": "Thumb2SizeReduction34", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84868, "Length": 207, "Cover_Rate": 0.3376835236541599} {"Template_token": ["", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "&", "", "||", "Imm", ">", "", ")", "return", "false", ";", "if", "(", "!", "isLowRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Imm", "/", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "++", "NumNarrows", ";", "return", "true", ";", "}", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "VerifyLowRegs", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "ReduceLoadStore", "(", "MBB", ",", "MI", ",", "Entry", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "==", "", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "{", "static", "const", "ReduceEntry", "NarrowEntry", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "NarrowEntry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";"], "ground_truth": ["return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";"], "File": "Thumb2SizeReduction34", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84869, "Length": 490, "Cover_Rate": 0.799347471451876} {"Template_token": ["", "OffsetReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "", ";", "if", "(", "HasImmOffset", ")", "{", "OffsetImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "MaxOffset", "=", "(", "(", "", "<<", "ImmLimit", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "(", "OffsetImm", "&", "(", "Scale", "-", "", ")", ")", "||", "OffsetImm", ">", "MaxOffset", ")", "return", "false", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "!", "isLdStMul", ")", "{", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Opc", "!=", "", "&&", "Opc", "!=", "", ")", "{", "MIB", ".", "addImm", "(", "OffsetImm", "/", "Scale", ")", ";", "}", "assert", "(", "(", "!", "HasShift", "||", "OffsetReg", ")", "&&", "", ")", ";", "if", "(", "HasOffReg", ")", "MIB", ".", "addReg", "(", "OffsetReg", ",", "getKillRegState", "(", "OffsetKill", ")", ")", ";", "}", "for", "(", "unsigned", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "(", "*", "MIB", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase", "(", "MI", ")", ";"], "ground_truth": ["++", "NumLdSts", ";"], "File": "Thumb2SizeReduction35", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84870, "Length": 285, "Cover_Rate": 0.42159763313609466} {"Template_token": ["", "bool", "isLdStMul", "=", "false", ";", "unsigned", "Opc", "=", "Entry", ".", "NarrowOpc1", ";", "unsigned", "OpNum", "=", "", ";", "uint8_t", "ImmLimit", "=", "Entry", ".", "Imm1Limit", ";", "switch", "(", "Entry", ".", "WideOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "ImmLimit", "=", "Entry", ".", "Imm2Limit", ";", "HasOffReg", "=", "false", ";", "}", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "HasImmOffset", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "HasShift", "=", "true", ";", "OpNum", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "OpNum", "=", "", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Mode", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "BaseReg", "==", "", "&&", "", "(", "Mode", ")", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "}", "else", "if", "(", "Entry", ".", "WideOpc", "==", "", "||", "!", "isLowRegister", "(", "BaseReg", ")", "||", "!", "", "(", "Mode", ")", "||", "", "(", "Mode", ")", "!=", "", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "", ";", "bool", "OffsetKill", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "", ";", "if", "(", "HasImmOffset", ")", "{", "OffsetImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "MaxOffset", "=", "(", "(", "", "<<", "ImmLimit", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "(", "OffsetImm", "&", "(", "Scale", "-", "", ")", ")", "||", "OffsetImm", ">", "MaxOffset", ")", "return", "false", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "!", "isLdStMul", ")", "{", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Opc", "!=", "", "&&", "Opc", "!=", "", ")", "{", "MIB", ".", "addImm", "(", "OffsetImm", "/", "Scale", ")", ";", "}", "assert", "(", "(", "!", "HasShift", "||", "OffsetReg", ")", "&&", "", ")", ";", "if", "(", "HasOffReg", ")", "MIB", ".", "addReg", "(", "OffsetReg", ",", "getKillRegState", "(", "OffsetKill", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction35", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84871, "Length": 485, "Cover_Rate": 0.7174556213017751} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "OPI", "=", "ReduceOpcodeMap", ".", "find", "(", "Opcode", ")", ";", "if", "(", "OPI", "!=", "ReduceOpcodeMap", ".", "end", "(", ")", ")", "{", "const", "ReduceEntry", "&", "Entry", "=", "ReduceTable", "[", "OPI", "->", "second", "]", ";", "if", "(", "Entry", ".", "Special", ")", "{", "if", "(", "ReduceSpecial", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "goto", "ProcessNext", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction35", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84872, "Length": 155, "Cover_Rate": 0.4783950617283951} {"Template_token": ["", "if", "(", "OPI", "!=", "ReduceOpcodeMap", ".", "end", "(", ")", ")", "{", "const", "ReduceEntry", "&", "Entry", "=", "ReduceTable", "[", "OPI", "->", "second", "]", ";", "if", "(", "Entry", ".", "Special", ")", "{", "if", "(", "ReduceSpecial", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";"], "ground_truth": ["goto", "ProcessNext", ";"], "File": "Thumb2SizeReduction35", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84873, "Length": 110, "Cover_Rate": 0.3395061728395062} {"Template_token": ["", "const", "TargetInstrDesc", "&", "NewTID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewTID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewTID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "TID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewTID", ")", ";"], "File": "Thumb2SizeReduction35", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84874, "Length": 182, "Cover_Rate": 0.35067437379576105} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "if", "(", "isPCOk", "&&", "Reg", "==", "", ")", "continue", ";", "if", "(", "isLROk", "&&", "Reg", "==", "", ")", "continue", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isSPOk", ")", "continue", ";", "if", "(", "i", "==", "", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ")", "continue", ";", "}", "if", "(", "!", "isLowRegister", "(", "Reg", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "Thumb2SizeReduction35", "Func": "VerifyLowRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84875, "Length": 105, "Cover_Rate": 0.4861111111111111} {"Template_token": ["", "if", "(", "Opc", "==", "", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ")", "{", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "&", "", "||", "Imm", ">", "", ")", "return", "false", ";", "if", "(", "!", "isLowRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Imm", "/", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "++", "NumNarrows", ";", "return", "true", ";", "}", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "VerifyLowRegs", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "ReduceLoadStore", "(", "MBB", ",", "MI", ",", "Entry", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "==", "", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "}", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "Thumb2SizeReduction36", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84876, "Length": 386, "Cover_Rate": 0.6348684210526315} {"Template_token": ["", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "MI", ",", "false", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";"], "File": "Thumb2SizeReduction36", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84877, "Length": 334, "Cover_Rate": 0.45816186556927296} {"Template_token": ["", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "Defs", ".", "insert", "(", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Use", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Use", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Defs", ".", "count", "(", "Reg", ")", ")", "return", "false", ";"], "File": "Thumb2SizeReduction37", "Func": "canAddPseudoFlagDep", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84878, "Length": 99, "Cover_Rate": 0.4541284403669725} {"Template_token": ["", "MachineBasicBlock", "::", "instr_iterator", "NextMII", ";", "for", "(", ";", "MII", "!=", "E", ";", "MII", "=", "NextMII", ")", "{", "NextMII", "=", "llvm", "::", "next", "(", "MII", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "BundleMI", "=", "MI", ";", "continue", ";", "}", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "OPI", "=", "ReduceOpcodeMap", ".", "find", "(", "Opcode", ")", ";", "if", "(", "OPI", "!=", "ReduceOpcodeMap", ".", "end", "(", ")", ")", "{", "const", "ReduceEntry", "&", "Entry", "=", "ReduceTable", "[", "OPI", "->", "second", "]", ";", "if", "(", "Entry", ".", "Special", ")", "{", "if", "(", "ReduceSpecial", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc1", "&&", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "}", "ProcessNext", ":", "if", "(", "NextMII", "!=", "E", "&&", "MI", "->", "isInsideBundle", "(", ")", "&&", "!", "NextMII", "->", "isInsideBundle", "(", ")", ")", "{", "if", "(", "BundleMI", "->", "killsRegister", "(", "", ")", ")", "LiveCPSR", "=", "false", ";", "MachineOperand", "*", "MO", "=", "BundleMI", "->", "findRegisterDefOperand", "(", "", ")", ";", "if", "(", "MO", "&&", "!", "MO", "->", "isDead", "(", ")", ")", "LiveCPSR", "=", "true", ";", "}", "bool", "DefCPSR", "=", "false", ";", "LiveCPSR", "=", "UpdateCPSRDef", "(", "*", "MI", ",", "LiveCPSR", ",", "DefCPSR", ")", ";", "if", "(", "MI", "->", "isCall", "(", ")", ")", "{", "CPSRDef", "=", "", ";", "IsSelfLoop", "=", "false", ";", "}", "else", "if", "(", "DefCPSR", ")", "{", "CPSRDef", "=", "MI", ";", "IsSelfLoop", "=", "false", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction37", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84880, "Length": 361, "Cover_Rate": 0.8223234624145785} {"Template_token": ["", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "++", "NumNarrows", ";", "return", "true", ";", "}", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "VerifyLowRegs", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "mayLoad", "(", ")", "||", "MI", "->", "mayStore", "(", ")", ")", "return", "ReduceLoadStore", "(", "MBB", ",", "MI", ",", "Entry", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "==", "", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "}", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "{", "static", "const", "ReduceEntry", "NarrowEntry", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "NarrowEntry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb2SizeReduction37", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84881, "Length": 333, "Cover_Rate": 0.5277337559429477} {"Template_token": ["", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "CPSRDef", ",", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "SkipPred", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "continue", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "}", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";"], "ground_truth": ["MBB", ".", "erase_instr", "(", "MI", ")", ";"], "File": "Thumb2SizeReduction37", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84882, "Length": 277, "Cover_Rate": 0.44749596122778673} {"Template_token": ["", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Modified", "|=", "ReduceMBB", "(", "*", "I", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction37", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84883, "Length": 57, "Cover_Rate": 0.6063829787234043} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";"], "ground_truth": ["for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Modified", "|=", "ReduceMBB", "(", "*", "I", ")", ";"], "File": "Thumb2SizeReduction37", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84884, "Length": 80, "Cover_Rate": 0.851063829787234} {"Template_token": ["", "bool", "IsSelfLoop", "=", "MBB", ".", "isSuccessor", "(", "&", "MBB", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "MBB", ".", "instr_begin", "(", ")", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "NextMII", ";", "for", "(", ";", "MII", "!=", "E", ";", "MII", "=", "NextMII", ")", "{", "NextMII", "=", "llvm", "::", "next", "(", "MII", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "BundleMI", "=", "MI", ";", "continue", ";", "}", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "OPI", "=", "ReduceOpcodeMap", ".", "find", "(", "Opcode", ")", ";", "if", "(", "OPI", "!=", "ReduceOpcodeMap", ".", "end", "(", ")", ")", "{", "const", "ReduceEntry", "&", "Entry", "=", "ReduceTable", "[", "OPI", "->", "second", "]", ";", "if", "(", "Entry", ".", "Special", ")", "{", "if", "(", "ReduceSpecial", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc1", "&&", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "prior", "(", "NextMII", ")", ";"], "ground_truth": ["MI", "=", "&", "*", "I", ";"], "File": "Thumb2SizeReduction38", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84885, "Length": 277, "Cover_Rate": 0.6309794988610479} {"Template_token": ["", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "", ";", "bool", "OffsetKill", "=", "false", ";", "bool", "OffsetInternal", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "OffsetInternal", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isInternalRead", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "", ";", "if", "(", "HasImmOffset", ")", "{", "OffsetImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "MaxOffset", "=", "(", "(", "", "<<", "ImmLimit", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "(", "OffsetImm", "&", "(", "Scale", "-", "", ")", ")", "||", "OffsetImm", ">", "MaxOffset", ")", "return", "false", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "!", "isLdStMul", ")", "{", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "HasImmOffset", ")", "MIB", ".", "addImm", "(", "OffsetImm", "/", "Scale", ")", ";", "assert", "(", "(", "!", "HasShift", "||", "OffsetReg", ")", "&&", "", ")", ";", "if", "(", "HasOffReg", ")", "MIB", ".", "addReg", "(", "OffsetReg", ",", "getKillRegState", "(", "OffsetKill", ")", "|", "getInternalReadRegState", "(", "OffsetInternal", ")", ")", ";", "}", "for", "(", "unsigned", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";"], "ground_truth": ["++", "NumLdSts", ";"], "File": "Thumb2SizeReduction40", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84886, "Length": 328, "Cover_Rate": 0.3961352657004831} {"Template_token": ["", "case", "", ":", "case", "", ":", "HasShift", "=", "true", ";", "OpNum", "=", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isLowRegister", "(", "BaseReg", ")", ")", ";", "bool", "isOK", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "isOK", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "isOK", ")", "return", "false", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "", ")", "return", "false", ";", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "OpNum", "=", "", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "", "&&", "(", "Entry", ".", "WideOpc", "==", "", "||", "Entry", ".", "WideOpc", "==", "", ")", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "}", "else", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "(", "Entry", ".", "WideOpc", "!=", "", "&&", "Entry", ".", "WideOpc", "!=", "", ")", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "", ";", "bool", "OffsetKill", "=", "false", ";", "bool", "OffsetInternal", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "OffsetInternal", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isInternalRead", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "", ";", "if", "(", "HasImmOffset", ")", "{", "OffsetImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "MaxOffset", "=", "(", "(", "", "<<", "ImmLimit", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "(", "OffsetImm", "&", "(", "Scale", "-", "", ")", ")", "||", "OffsetImm", ">", "MaxOffset", ")", "return", "false", ";", "}"], "ground_truth": ["DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";"], "File": "Thumb2SizeReduction40", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84887, "Length": 392, "Cover_Rate": 0.47342995169082125} {"Template_token": ["", "if", "(", "STI", "->", "isThumb1Only", "(", ")", "||", "STI", "->", "prefers32BitThumb", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", "->", "getInstrInfo", "(", ")", ")", ";", "OptimizeSize", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", ";"], "ground_truth": ["MinimizeSize", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "MinSize", ")", ";"], "File": "Thumb2SizeReduction40", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84888, "Length": 63, "Cover_Rate": 0.3387096774193548} {"Template_token": ["", "if", "(", "!", "isOK", ")", "return", "false", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "", ")", "return", "false", ";", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "OpNum", "=", "", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "", "&&", "(", "Entry", ".", "WideOpc", "==", "", "||", "Entry", ".", "WideOpc", "==", "", ")", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "}", "else", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "(", "Entry", ".", "WideOpc", "!=", "", "&&", "Entry", ".", "WideOpc", "!=", "", ")", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "", ";", "bool", "OffsetKill", "=", "false", ";", "bool", "OffsetInternal", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "OffsetInternal", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isInternalRead", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "", ";", "if", "(", "HasImmOffset", ")", "{", "OffsetImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "MaxOffset", "=", "(", "(", "", "<<", "ImmLimit", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "(", "OffsetImm", "&", "(", "Scale", "-", "", ")", ")", "||", "OffsetImm", ">", "MaxOffset", ")", "return", "false", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "Entry", ".", "WideOpc", "==", "", ")", "MIB", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "if", "(", "!", "isLdStMul", ")", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";"], "File": "Thumb2SizeReduction41", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84889, "Length": 405, "Cover_Rate": 0.34734133790737565} {"Template_token": ["", "case", "", ":", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "HasShift", "=", "true", ";", "OpNum", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "OpNum", "=", "", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Mode", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "BaseReg", "==", "", "&&", "", "(", "Mode", ")", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "isPopPush", "=", "true", ";", "OpNum", "=", "", ";", "}", "else", "if", "(", "Entry", ".", "WideOpc", "==", "", "||", "!", "isLowRegister", "(", "BaseReg", ")", "||", "!", "", "(", "Mode", ")", "||", "", "(", "Mode", ")", "!=", "", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "", ";", "bool", "OffsetKill", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "", ";", "if", "(", "HasImmOffset", ")", "{", "OffsetImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "MaxOffset", "=", "(", "(", "", "<<", "Entry", ".", "Imm1Limit", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "(", "OffsetImm", "&", "(", "Scale", "-", "", ")", ")", "||", "OffsetImm", ">", "MaxOffset", ")", "return", "false", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "!", "isLdStMul", ")", "{", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Entry", ".", "NarrowOpc1", "!=", "", "&&", "Entry", ".", "NarrowOpc1", "!=", "", ")", "{", "MIB", ".", "addImm", "(", "OffsetImm", "/", "Scale", ")", ";", "}", "assert", "(", "(", "!", "HasShift", "||", "OffsetReg", ")", "&&", "", ")", ";", "MIB", ".", "addReg", "(", "OffsetReg", ",", "getKillRegState", "(", "OffsetKill", ")", ")", ";", "}", "for", "(", "unsigned", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "++", "NumLdSts", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction42", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84890, "Length": 445, "Cover_Rate": 0.7235772357723578} {"Template_token": ["", "bool", "Thumb2SizeReduce", "::", "ReduceTo2Addr", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "*", "MI", ",", "const", "ReduceEntry", "&", "Entry", ",", "bool", "LiveCPSR", ")", "{", "if", "(", "ReduceLimit2Addr", "!=", "-", "", "&&", "(", "(", "int", ")", "Num2Addrs", ">=", "ReduceLimit2Addr", ")", ")", "return", "false", ";", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "Reg0", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg1", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg0", "!=", "Reg1", ")", "return", "false", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "TargetInstrDesc", "&", "NewTID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewTID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewTID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "TID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewTID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewTID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "Thumb2SizeReduction42", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84891, "Length": 433, "Cover_Rate": 0.8310940499040307} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "TID", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "TID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", "||", "Reg", "==", "", ")", "continue", ";", "if", "(", "Entry", ".", "WideOpc", "==", "", "&&", "Reg", "==", "", ")", "continue", ";", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "isLowRegister", "(", "Reg", ")", ")", "return", "false", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "!", "TID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "if", "(", "MO", ".", "getImm", "(", ")", ">", "Limit", "||", "(", "MO", ".", "getImm", "(", ")", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";", "}", "}", "const", "TargetInstrDesc", "&", "NewTID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewTID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewTID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "TID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "false", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewTID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewTID", ".", "hasOptionalDef", "(", ")", ")", "{"], "ground_truth": ["if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";"], "File": "Thumb2SizeReduction42", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84892, "Length": 387, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "bool", "Thumb2SizeReduce", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "STI", "->", "isThumb1Only", "(", ")", "||", "STI", "->", "prefers32BitThumb", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", "->", "getInstrInfo", "(", ")", ")", ";"], "ground_truth": ["OptimizeSize", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", ";"], "File": "Thumb2SizeReduction44", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84893, "Length": 75, "Cover_Rate": 0.44642857142857145} {"Template_token": ["", "OptimizeSize", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", ";", "MinimizeSize", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "MinSize", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "::", "rpo_iterator", "I", "=", "RPOT", ".", "begin", "(", ")", ",", "E", "=", "RPOT", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Modified", "|=", "ReduceMBB", "(", "*", "*", "I", ")", ";"], "ground_truth": ["return", "Modified", ";"], "File": "Thumb2SizeReduction44", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84894, "Length": 107, "Cover_Rate": 0.6369047619047619} {"Template_token": ["", "}", "else", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "(", "Entry", ".", "WideOpc", "!=", "", "&&", "Entry", ".", "WideOpc", "!=", "", ")", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "", ";", "bool", "OffsetKill", "=", "false", ";", "bool", "OffsetInternal", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "OffsetInternal", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isInternalRead", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "", ";", "if", "(", "HasImmOffset", ")", "{", "OffsetImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "MaxOffset", "=", "(", "(", "", "<<", "ImmLimit", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "(", "OffsetImm", "&", "(", "Scale", "-", "", ")", ")", "||", "OffsetImm", ">", "MaxOffset", ")", "return", "false", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "Entry", ".", "WideOpc", "==", "", ")", "MIB", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "if", "(", "!", "isLdStMul", ")", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "HasImmOffset", ")", "MIB", ".", "addImm", "(", "OffsetImm", "/", "Scale", ")", ";", "assert", "(", "(", "!", "HasShift", "||", "OffsetReg", ")", "&&", "", ")", ";", "if", "(", "HasOffReg", ")", "MIB", ".", "addReg", "(", "OffsetReg", ",", "getKillRegState", "(", "OffsetKill", ")", "|", "getInternalReadRegState", "(", "OffsetInternal", ")", ")", ";", "}", "for", "(", "unsigned", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";"], "ground_truth": ["++", "NumLdSts", ";"], "File": "Thumb2SizeReduction46", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84895, "Length": 393, "Cover_Rate": 0.33704974271012006} {"Template_token": ["", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "==", "", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "{", "static", "const", "ReduceEntry", "NarrowEntry", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "NarrowEntry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "Thumb2SizeReduction46", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84897, "Length": 220, "Cover_Rate": 0.35889070146818924} {"Template_token": ["", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "{", "static", "const", "ReduceEntry", "NarrowEntry", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "NarrowEntry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "Thumb2SizeReduction46", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84898, "Length": 207, "Cover_Rate": 0.3376835236541599} {"Template_token": ["", "unsigned", "Opc", "=", "Entry", ".", "NarrowOpc1", ";", "unsigned", "OpNum", "=", "", ";", "uint8_t", "ImmLimit", "=", "Entry", ".", "Imm1Limit", ";", "switch", "(", "Entry", ".", "WideOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "ImmLimit", "=", "Entry", ".", "Imm2Limit", ";", "HasOffReg", "=", "false", ";", "}", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "HasImmOffset", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "HasShift", "=", "true", ";", "OpNum", "=", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "Mode", "!=", "", ")", "return", "false", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "", ")", "return", "false", ";", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "OpNum", "=", "", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "BaseReg", "==", "", "&&", "(", "(", "Entry", ".", "WideOpc", "==", "", "&&", "Mode", "==", "", ")", "||", "(", "Entry", ".", "WideOpc", "==", "", "&&", "Mode", "==", "", ")", ")", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";"], "ground_truth": ["OpNum", "=", "", ";"], "File": "Thumb2SizeReduction4", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84900, "Length": 341, "Cover_Rate": 0.4257178526841448} {"Template_token": ["", "}", "}", "else", "if", "(", "Reg0", "!=", "Reg1", ")", "{", "unsigned", "CommOpIdx1", ",", "CommOpIdx2", ";", "if", "(", "!", "TII", "->", "findCommutedOpIndices", "(", "MI", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", "||", "CommOpIdx1", "!=", "", "||", "MI", "->", "getOperand", "(", "CommOpIdx2", ")", ".", "getReg", "(", ")", "!=", "Reg0", ")", "return", "false", ";", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "MI", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";"], "File": "Thumb2SizeReduction51", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84902, "Length": 376, "Cover_Rate": 0.5229485396383866} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AttributeSet", "FnAttrs", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ";", "OptimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "OptimizeForSize", ")", ";", "MinimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";"], "ground_truth": ["ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";"], "File": "Thumb2SizeReduction53", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84903, "Length": 114, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "if", "(", "ReduceLimitLdSt", "!=", "-", "", "&&", "(", "(", "int", ")", "NumLdSts", ">=", "ReduceLimitLdSt", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "", ";", "bool", "HasImmOffset", "=", "false", ";", "bool", "HasShift", "=", "false", ";", "bool", "HasOffReg", "=", "true", ";", "bool", "isLdStMul", "=", "false", ";", "unsigned", "Opc", "=", "Entry", ".", "NarrowOpc1", ";", "unsigned", "OpNum", "=", "", ";", "uint8_t", "ImmLimit", "=", "Entry", ".", "Imm1Limit", ";", "switch", "(", "Entry", ".", "WideOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "ImmLimit", "=", "Entry", ".", "Imm2Limit", ";", "HasOffReg", "=", "false", ";", "}", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "HasShift", "=", "true", ";", "OpNum", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "Entry", ".", "WideOpc", "!=", "", ")", "return", "false", ";", "bool", "isOK", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "isOK", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "isOK", ")", "return", "false", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "", ")", "return", "false", ";", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "OpNum", "=", "", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "", "&&", "(", "Entry", ".", "WideOpc", "==", "", "||", "Entry", ".", "WideOpc", "==", "", ")", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "}", "else", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "(", "Entry", ".", "WideOpc", "!=", "", "&&", "Entry", ".", "WideOpc", "!=", "", ")", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "", ";", "bool", "OffsetKill", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}"], "ground_truth": ["unsigned", "OffsetImm", "=", "", ";"], "File": "Thumb2SizeReduction54", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84904, "Length": 511, "Cover_Rate": 0.614921780986763} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc1", "&&", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "}", "ProcessNext", ":", "bool", "DefCPSR", "=", "false", ";", "LiveCPSR", "=", "UpdateCPSRDef", "(", "*", "MI", ",", "LiveCPSR", ",", "DefCPSR", ")", ";", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "CPSRDef", "=", "", ";", "IsSelfLoop", "=", "false", ";", "}", "else", "if", "(", "DefCPSR", ")", "{", "CPSRDef", "=", "MI", ";"], "ground_truth": ["IsSelfLoop", "=", "false", ";"], "File": "Thumb2SizeReduction54", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84905, "Length": 119, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "}", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc1", "&&", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "}", "ProcessNext", ":", "bool", "DefCPSR", "=", "false", ";", "LiveCPSR", "=", "UpdateCPSRDef", "(", "*", "MI", ",", "LiveCPSR", ",", "DefCPSR", ")", ";", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "CPSRDef", "=", "", ";"], "ground_truth": ["IsSelfLoop", "=", "false", ";"], "File": "Thumb2SizeReduction54", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84906, "Length": 135, "Cover_Rate": 0.37815126050420167} {"Template_token": ["", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "==", "", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "}", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "{", "static", "const", "ReduceEntry", "NarrowEntry", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "NarrowEntry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "return", "true", ";"], "ground_truth": ["return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";"], "File": "Thumb2SizeReduction54", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84907, "Length": 229, "Cover_Rate": 0.3561430793157076} {"Template_token": ["", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "CPSRDef", ",", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "{"], "File": "Thumb2SizeReduction54", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84908, "Length": 273, "Cover_Rate": 0.4403225806451613} {"Template_token": ["", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";"], "ground_truth": ["HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";"], "File": "Thumb2SizeReduction54", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84909, "Length": 200, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "i", "==", "", ")", "continue", ";", "bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";", "if", "(", "SkipPred", "&&", "isPred", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "continue", ";", "MIB", ".", "addOperand", "(", "MO", ")", ";", "}", "if", "(", "!", "MCID", ".", "isPredicable", "(", ")", "&&", "NewMCID", ".", "isPredicable", "(", ")", ")", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "++", "NumNarrows", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction54", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84910, "Length": 282, "Cover_Rate": 0.38524590163934425} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Use", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Use", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Defs", ".", "count", "(", "Reg", ")", ")", "return", "false", ";"], "File": "Thumb2SizeReduction59", "Func": "canAddPseudoFlagDep", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84911, "Length": 79, "Cover_Rate": 0.3761904761904762} {"Template_token": ["", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc1", "&&", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "}", "ProcessNext", ":", "bool", "DefCPSR", "=", "false", ";", "LiveCPSR", "=", "UpdateCPSRDef", "(", "*", "MI", ",", "LiveCPSR", ",", "DefCPSR", ")", ";"], "ground_truth": ["if", "(", "MI", "->", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "CPSRDef", "=", "", ";"], "File": "Thumb2SizeReduction59", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84912, "Length": 146, "Cover_Rate": 0.4451219512195122} {"Template_token": ["", "if", "(", "Opc", "==", "", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ")", "{", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ")", ";", "}", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "&", "", "||", "Imm", ">", "", ")", "return", "false", ";", "if", "(", "!", "isLowRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Imm", "/", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "++", "NumNarrows", ";", "return", "true", ";", "}", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "VerifyLowRegs", "(", "MI", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "mayLoad", "(", ")", "||", "MCID", ".", "mayStore", "(", ")", ")", "return", "ReduceLoadStore", "(", "MBB", ",", "MI", ",", "Entry", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "==", "", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ")", ")", "return", "true", ";", "}", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ")", ";", "}", "}", "break", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction59", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84913, "Length": 397, "Cover_Rate": 0.6362179487179487} {"Template_token": ["", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "CPSRDef", ",", "MI", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "{"], "File": "Thumb2SizeReduction59", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84914, "Length": 329, "Cover_Rate": 0.5349593495934959} {"Template_token": ["", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "CPSRDef", ",", "MI", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "SkipPred", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "continue", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "}"], "ground_truth": ["MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";"], "File": "Thumb2SizeReduction59", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84915, "Length": 261, "Cover_Rate": 0.424390243902439} {"Template_token": ["", "bool", "CCDead", "=", "false", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "false", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "CPSRDef", ",", "MI", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "i", "==", "", ")", "continue", ";", "bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";", "if", "(", "SkipPred", "&&", "isPred", ")", "continue", ";"], "ground_truth": ["const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";"], "File": "Thumb2SizeReduction59", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84916, "Length": 323, "Cover_Rate": 0.4442916093535076} {"Template_token": ["", "}", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "false", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "CPSRDef", ",", "MI", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "i", "==", "", ")", "continue", ";"], "ground_truth": ["bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";"], "File": "Thumb2SizeReduction59", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84917, "Length": 376, "Cover_Rate": 0.517193947730399} {"Template_token": ["", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "HasShift", "=", "true", ";", "OpNum", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "MinimizeSize", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "hasOneMemOperand", "(", ")", "||", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", "<", "", ")", "return", "false", ";", "bool", "IsStore", "=", "Entry", ".", "WideOpc", "==", "", ";", "Register", "Rt", "=", "MI", "->", "getOperand", "(", "IsStore", "?", "", ":", "", ")", ".", "getReg", "(", ")", ";", "Register", "Rn", "=", "MI", "->", "getOperand", "(", "IsStore", "?", "", ":", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Register", "PredReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isLowRegister", "(", "Rt", ")", ")", ";", "assert", "(", "isLowRegister", "(", "Rn", ")", ")", ";", "if", "(", "Offset", "!=", "", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ")", ".", "addReg", "(", "Rn", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Rn", ")", ".", "addImm", "(", "PredImm", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "Rt", ",", "IsStore", "?", "", ":", "RegState", "::", "Define", ")", ";", "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands", "(", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "MI", "->", "eraseFromBundle", "(", ")", ";", "++", "NumLdSts", ";", "return", "true", ";", "}", "case", "", ":", "{", "Register", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isLowRegister", "(", "BaseReg", ")", ")", ";", "bool", "isOK", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "isOK", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "isOK", ")", "return", "false", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "{", "Register", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "", ")", "return", "false", ";", "Opc", "=", "Entry", ".", "NarrowOpc2", ";"], "ground_truth": ["OpNum", "=", "", ";"], "File": "Thumb2SizeReduction61", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84918, "Length": 448, "Cover_Rate": 0.3922942206654991} {"Template_token": ["", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "false", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";", "if", "(", "MCID", ".", "getOpcode", "(", ")", "==", "", ")", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", "true", ")", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setIsDead", "(", "true", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "MIB", ".", "add", "(", "HasCC", "?", "t1CondCodeOp", "(", "CCDead", ")", ":", "condCodeOp", "(", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "MIB", ".", "add", "(", "HasCC", "?", "t1CondCodeOp", "(", "CCDead", ")", ":", "condCodeOp", "(", ")", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "i", "==", "", ")", "continue", ";"], "ground_truth": ["bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";"], "File": "Thumb2SizeReduction61", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84919, "Length": 470, "Cover_Rate": 0.5535924617196702} {"Template_token": ["", "MinimizeSize", "=", "STI", "->", "optForMinSize", "(", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";", "bool", "Modified", "=", "false", ";"], "ground_truth": ["for", "(", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "::", "rpo_iterator", "I", "=", "RPOT", ".", "begin", "(", ")", ",", "E", "=", "RPOT", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Modified", "|=", "ReduceMBB", "(", "*", "*", "I", ")", ";"], "File": "Thumb2SizeReduction65", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84920, "Length": 82, "Cover_Rate": 0.4685714285714286} {"Template_token": ["", "if", "(", "PredicateFtor", "&&", "!", "PredicateFtor", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "STI", "->", "isThumb1Only", "(", ")", "||", "STI", "->", "prefers32BitThumb", "(", ")", ")", "return", "false", ";"], "ground_truth": ["TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", "->", "getInstrInfo", "(", ")", ")", ";"], "File": "Thumb2SizeReduction65", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84921, "Length": 67, "Cover_Rate": 0.38285714285714284} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AttributeSet", "FnAttrs", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ";", "OptimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "OptimizeForSize", ")", ";", "MinimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";"], "ground_truth": ["ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";"], "File": "Thumb2SizeReduction7", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84922, "Length": 99, "Cover_Rate": 0.5823529411764706} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AttributeSet", "FnAttrs", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ";", "OptimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "OptimizeForSize", ")", ";", "MinimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";"], "ground_truth": ["bool", "Modified", "=", "false", ";"], "File": "Thumb2SizeReduction7", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84923, "Length": 104, "Cover_Rate": 0.611764705882353} {"Template_token": ["", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "}", "else", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "(", "Entry", ".", "WideOpc", "!=", "", "&&", "Entry", ".", "WideOpc", "!=", "", ")", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "", ";", "bool", "OffsetKill", "=", "false", ";", "bool", "OffsetInternal", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "OffsetInternal", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isInternalRead", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "", ";", "if", "(", "HasImmOffset", ")", "{", "OffsetImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "MaxOffset", "=", "(", "(", "", "<<", "ImmLimit", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "(", "OffsetImm", "&", "(", "Scale", "-", "", ")", ")", "||", "OffsetImm", ">", "MaxOffset", ")", "return", "false", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "Entry", ".", "WideOpc", "==", "", ")", "MIB", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "if", "(", "!", "isLdStMul", ")", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "HasImmOffset", ")", "MIB", ".", "addImm", "(", "OffsetImm", "/", "Scale", ")", ";", "assert", "(", "(", "!", "HasShift", "||", "OffsetReg", ")", "&&", "", ")", ";", "if", "(", "HasOffReg", ")", "MIB", ".", "addReg", "(", "OffsetReg", ",", "getKillRegState", "(", "OffsetKill", ")", "|", "getInternalReadRegState", "(", "OffsetInternal", ")", ")", ";", "}", "for", "(", "unsigned", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands", "(", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";"], "ground_truth": ["++", "NumLdSts", ";"], "File": "Thumb2SizeReduction9", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84924, "Length": 397, "Cover_Rate": 0.3467248908296943} {"Template_token": ["", "static", "bool", "HasImplicitCPSRDef", "(", "const", "MCInstrDesc", "&", "MCID", ")", "{"], "ground_truth": ["for", "(", "const", "uint16_t", "*", "Regs", "=", "MCID", ".", "getImplicitDefs", "(", ")", ";", "*", "Regs", ";", "++", "Regs", ")", "if", "(", "*", "Regs", "==", "", ")", "return", "true", ";"], "File": "Thumb2SizeReduction", "Func": "HasImplicitCPSRDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84925, "Length": 39, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "array_lengthof", "(", "ReduceTable", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "FromOpc", "=", "ReduceTable", "[", "i", "]", ".", "WideOpc", ";"], "File": "Thumb2SizeReduction", "Func": "Thumb2SizeReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84926, "Length": 32, "Cover_Rate": 0.3404255319148936} {"Template_token": ["", "case", "", ":", "ShOp", "=", "", ";", "return", "(", "imm5", "==", "", "?", "", ":", "imm5", ")", ";", "case", "", ":", "ShOp", "=", "", ";", "return", "(", "imm5", "==", "", "?", "", ":", "imm5", ")", ";"], "ground_truth": ["case", "", ":"], "File": "ThumbDisassemblerCore1", "Func": "decodeImmShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84927, "Length": 39, "Cover_Rate": 0.312} {"Template_token": ["", "static", "inline", "unsigned", "decodeImmShift", "(", "unsigned", "bits2", ",", "unsigned", "imm5", ",", "", "&", "ShOp", ")", "{", "assert", "(", "imm5", "<", "", "&&", "", ")", ";", "switch", "(", "bits2", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "ShOp", "=", "", ";", "return", "imm5", ";", "case", "", ":", "ShOp", "=", "", ";", "return", "(", "imm5", "==", "", "?", "", ":", "imm5", ")", ";", "case", "", ":", "ShOp", "=", "", ";", "return", "(", "imm5", "==", "", "?", "", ":", "imm5", ")", ";", "case", "", ":", "ShOp", "=", "(", "imm5", "==", "", "?", "", ":", "", ")", ";", "return", "(", "imm5", "==", "", "?", "", ":", "imm5", ")", ";", "}"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore1", "Func": "decodeImmShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84928, "Length": 113, "Cover_Rate": 0.904} {"Template_token": ["", "case", "", ":", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";", "case", "", ":", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";", "default", ":", "assert", "(", "", "&&", "", ")", ";", "return", "", ";", "}"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore1", "Func": "decodeThumb2SaturatePos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84929, "Length": 40, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", ")", "&&", "", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRt", "(", "insn", ")", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1AddPCi", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84930, "Length": 71, "Cover_Rate": 0.45806451612903226} {"Template_token": ["", "static", "bool", "DisassembleThumb1AddSPi", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "assert", "(", "Opcode", "==", "", "&&", "", ")", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRt", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getT1Imm8", "(", "insn", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1AddSPi", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84931, "Length": 162, "Cover_Rate": 0.9} {"Template_token": ["", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";"], "ground_truth": ["unsigned", "Imm11", "=", "getT1Imm11", "(", "insn", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1Br", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84932, "Length": 34, "Cover_Rate": 0.33663366336633666} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";"], "ground_truth": ["assert", "(", "NumOps", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1CondBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84933, "Length": 56, "Cover_Rate": 0.3916083916083916} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "B", "->", "InITBlock", "(", ")", "?", "", ":", "", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpIdx", "<", "NumOps", "&&", "", ")", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "UseRt", "?", "getT1tRt", "(", "insn", ")", ":", "getT1tRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", "==", "NumOps", ")", "return", "true", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRm", "(", "insn", ")", ")", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1General", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84934, "Length": 124, "Cover_Rate": 0.3237597911227154} {"Template_token": ["", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRt", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getT1Imm8", "(", "insn", ")", "<<", "", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1LdPC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84935, "Length": 104, "Cover_Rate": 0.7123287671232876} {"Template_token": ["", "if", "(", "!", "OpInfo", ")", "return", "false", ";"], "ground_truth": ["assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", ")", "&&", "", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1LdPC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84936, "Length": 57, "Cover_Rate": 0.3904109589041096} {"Template_token": ["", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm5", "?", "getT1Imm5", "(", "insn", ")", ":", "", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Imm5", "?", "", ":", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84937, "Length": 106, "Cover_Rate": 0.4} {"Template_token": ["", "static", "bool", "DisassembleThumb1LdSt", "(", "unsigned", "opA", ",", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opcode", "]", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "bool", "Imm5", "=", "(", "opA", "!=", "", ")", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRn", "(", "insn", ")", ")", ")", ")", ";", "OpIdx", "=", "", ";", "assert", "(", "OpIdx", "<", "NumOps", "&&", "", ")", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm5", "?", "getT1Imm5", "(", "insn", ")", ":", "", ")", ")", ";"], "ground_truth": ["++", "OpIdx", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84938, "Length": 201, "Cover_Rate": 0.7584905660377359} {"Template_token": ["", "++", "OpIdx", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "", ")", ")", ")", ";", "++", "OpIdx", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "OpIdx", "+=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "(", "RegListBits", ">>", "i", ")", "&", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "i", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1LdStMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84939, "Length": 102, "Cover_Rate": 0.3953488372093023} {"Template_token": ["", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRt", "(", "insn", ")", ")", ")", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1LdStSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84940, "Length": 127, "Cover_Rate": 0.675531914893617} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getT1Imm8", "(", "insn", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "unsigned", "Option", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "", "<<", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Option", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRd", "(", "insn", ")", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1Misc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84941, "Length": 192, "Cover_Rate": 0.39263803680981596} {"Template_token": ["", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "OpIdx", "=", "", ";", "unsigned", "RegListBits", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "(", "Opcode", "==", "", "?", "", ":", "", ")", "|", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1PushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84942, "Length": 80, "Cover_Rate": 0.46511627906976744} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "OpIdx", "=", "", ";", "unsigned", "RegListBits", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "(", "Opcode", "==", "", "?", "", ":", "", ")", "|", "slice", "(", "insn", ",", "", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "(", "RegListBits", ">>", "i", ")", "&", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "i", ")", ")", ")", ";"], "ground_truth": ["++", "OpIdx", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1PushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84943, "Length": 107, "Cover_Rate": 0.622093023255814} {"Template_token": ["", "assert", "(", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", "&&", "", ")", ";", "if", "(", "(", "", "<=", "Opcode", "&&", "Opcode", "<=", "", ")", "||", "(", "", "<=", "Opcode", "&&", "Opcode", "<=", "", ")", ")", "{", "return", "DisassembleThumb2LdStEx", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "return", "DisassembleThumb2LdStDual", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "return", "DisassembleThumb2TB", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "}", "else", "if", "(", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", ")", "{", "return", "DisassembleThumb2DPSoReg", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "op", "==", "", ")", "{", "if", "(", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", ")", "{"], "ground_truth": ["return", "DisassembleThumb2DPModImm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84944, "Length": 203, "Cover_Rate": 0.36185383244206776} {"Template_token": ["", "if", "(", "NumOps", "==", "", ")", "return", "true", ";", "if", "(", "t2MiscCtrlInstr", "(", "insn", ")", ")", "return", "true", ";", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "break", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "unsigned", "Option", "=", "slice", "(", "insn", ",", "", ",", "", ")", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Option", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "int", "Offset", "=", "", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "return", "false", ";", "case", "", ":", "Offset", "=", "decodeImm32_B_EncodingT4", "(", "insn", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "decodeImm32_B_EncodingT3", "(", "insn", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "decodeImm32_BL", "(", "insn", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "decodeImm32_BLX", "(", "insn", ")", ";", "break", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", "+", "", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2BrMiscCtrl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84945, "Length": 425, "Cover_Rate": 0.8585858585858586} {"Template_token": ["", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "Idx", ")", ")", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "}", "++", "OpIdx", ";", "}", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "++", "OpIdx", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getIImm3Imm8", "(", "insn", ")", ")", ")", ";", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getImm16", "(", "insn", ")", ")", ")", ";", "else", "if", "(", "Opcode", "==", "", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getBitfieldInvMask", "(", "insn", ")", ")", ")", ";", "else", "{", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getLsb", "(", "insn", ")", ")", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "getMsb", "(", "insn", ")", "<", "getLsb", "(", "insn", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2DPBinImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84946, "Length": 224, "Cover_Rate": 0.3950617283950617} {"Template_token": ["", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "bool", "TwoReg", "=", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", ";", "bool", "NoDstReg", "=", "(", "decodeRs", "(", "insn", ")", "==", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "NoDstReg", "?", "decodeRn", "(", "insn", ")", ":", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "TwoReg", ")", "{", "assert", "(", "!", "NoDstReg", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "unsigned", "imm12", "=", "getIImm3Imm8", "(", "insn", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ThumbExpandImm", "(", "imm12", ")", ")", ")", ";"], "ground_truth": ["++", "OpIdx", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2DPModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84947, "Length": 189, "Cover_Rate": 0.7907949790794979} {"Template_token": ["", "++", "OpIdx", ";", "if", "(", "TwoReg", ")", "{", "assert", "(", "!", "NoDstReg", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "unsigned", "imm12", "=", "getIImm3Imm8", "(", "insn", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ThumbExpandImm", "(", "imm12", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2DPModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84948, "Length": 103, "Cover_Rate": 0.4309623430962343} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "ThreeReg", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";"], "ground_truth": ["if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2DPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84949, "Length": 117, "Cover_Rate": 0.468} {"Template_token": ["", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "decodeRotate", "(", "insn", ")", ")", ")", ";", "++", "OpIdx", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2DPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84950, "Length": 87, "Cover_Rate": 0.348} {"Template_token": ["", "}", "OpIdx", "=", "", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "bool", "ThreeReg", "=", "(", "NumOps", ">", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", ";", "bool", "NoDstReg", "=", "(", "decodeRs", "(", "insn", ")", "==", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "NoDstReg", "?", "decodeRn", "(", "insn", ")", ":", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "ThreeReg", ")", "{", "int", "Idx", ";", "if", "(", "(", "Idx", "=", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "Idx", ")", ")", ";", "}", "else", "{", "assert", "(", "!", "NoDstReg", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "}", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "NumOps", "==", "OpIdx", ")", "return", "true", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "if", "(", "Thumb2ShiftOpcode", "(", "Opcode", ")", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getShiftAmtBits", "(", "insn", ")", ")", ")", ";", "else", "{", "unsigned", "bits2", "=", "getShiftTypeBits", "(", "insn", ")", ";", "unsigned", "imm5", "=", "getShiftAmtBits", "(", "insn", ")", ";", "", "ShOp", "=", "", ";", "unsigned", "ShAmt", "=", "decodeImmShift", "(", "bits2", ",", "imm5", ",", "ShOp", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ShAmt", ")", ")", ";", "else", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "ShOp", ",", "ShAmt", ")", ")", ")", ";", "}", "++", "OpIdx", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2DPSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84951, "Length": 345, "Cover_Rate": 0.6353591160220995} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";"], "ground_truth": ["assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2Ldpci", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84952, "Length": 47, "Cover_Rate": 0.38524590163934425} {"Template_token": ["", "if", "(", "Load", "&&", "Rn", "==", "", ")", "return", "DisassembleThumb2Ldpci", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opcode", "]", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "bool", "ThreeReg", "=", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", ";", "bool", "TIED_TO", "=", "ThreeReg", "&&", "TID", ".", "getOperandConstraint", "(", "", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ";", "bool", "Imm12", "=", "!", "ThreeReg", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "unsigned", "R0", ",", "R1", ",", "R2", "=", "", ";", "unsigned", "Rd", "=", "decodeRd", "(", "insn", ")", ";", "int", "Imm", "=", "", ";", "if", "(", "!", "Load", "&&", "TIED_TO", ")", "{", "R0", "=", "Rn", ";", "R1", "=", "Rd", ";", "}", "else", "{", "R0", "=", "Rd", ";", "R1", "=", "Rn", ";", "}", "if", "(", "ThreeReg", ")", "{", "if", "(", "TIED_TO", ")", "{", "R2", "=", "Rn", ";", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "else", "{", "R2", "=", "decodeRm", "(", "insn", ")", ";", "Imm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "}", "}", "else", "{", "if", "(", "Imm12", ")", "Imm", "=", "getImm12", "(", "insn", ")", ";", "else", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R0", ")", ")", ")", ";", "++", "OpIdx", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R1", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "ThreeReg", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R2", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";", "++", "OpIdx", ";"], "ground_truth": ["return", "true", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84953, "Length": 370, "Cover_Rate": 0.835214446952596} {"Template_token": ["", "if", "(", "TIED_TO", ")", "{", "R2", "=", "Rn", ";", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "else", "{", "R2", "=", "decodeRm", "(", "insn", ")", ";", "Imm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "}", "}", "else", "{", "if", "(", "Imm12", ")", "Imm", "=", "getImm12", "(", "insn", ")", ";", "else", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R0", ")", ")", ")", ";", "++", "OpIdx", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R1", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "ThreeReg", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R2", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["++", "OpIdx", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84954, "Length": 182, "Cover_Rate": 0.4108352144469526} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "int", "Offset", "=", "getImm8", "(", "insn", ")", "*", "", ";", "if", "(", "getUBit", "(", "insn", ")", "==", "", ")", "Offset", "=", "-", "Offset", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "NumOpsAdded", "=", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2LdStDual", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84955, "Length": 174, "Cover_Rate": 0.8169014084507042} {"Template_token": ["", "static", "bool", "DisassembleThumb2LdStMul", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "if", "(", "Thumb2SRSOpcode", "(", "Opcode", ")", ")", "return", "DisassembleThumb2SRS", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ")", ";", "if", "(", "Thumb2RFEOpcode", "(", "Opcode", ")", ")", "return", "DisassembleThumb2RFE", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "unsigned", "Base", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";"], "ground_truth": ["++", "OpIdx", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2LdStMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84956, "Length": 169, "Cover_Rate": 0.5297805642633229} {"Template_token": ["", "if", "(", "FourReg", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2LongMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84957, "Length": 92, "Cover_Rate": 0.42790697674418604} {"Template_token": ["", "bool", "FourReg", "=", "NumOps", ">", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "if", "(", "FourReg", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "FourReg", "?", "", ":", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2Mul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84958, "Length": 119, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "int", "Offset", "=", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "bool", "Negative", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "unsigned", "Imm12", "=", "getImm12", "(", "insn", ")", ";", "Offset", "=", "Negative", "?", "-", "", "-", "Imm12", ":", "", "*", "Imm12", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Imm8", "=", "getImm8", "(", "insn", ")", ";", "Offset", "=", "-", "", "-", "Imm8", ";", "}", "else", "Offset", "=", "decodeImm12", "(", "insn", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2PreLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84959, "Length": 143, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "uint32_t", "Val", "=", "", ";", "assert", "(", "lsb", "<=", "msb", "&&", "", ")", ";"], "ground_truth": ["for", "(", "uint32_t", "i", "=", "lsb", ";", "i", "<=", "msb", ";", "++", "i", ")", "Val", "|=", "(", "", "<<", "i", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "getBitfieldInvMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84960, "Length": 36, "Cover_Rate": 0.4931506849315068} {"Template_token": ["", "assert", "(", "lsb", "<=", "msb", "&&", "", ")", ";", "for", "(", "uint32_t", "i", "=", "lsb", ";", "i", "<=", "msb", ";", "++", "i", ")", "Val", "|=", "(", "", "<<", "i", ")", ";"], "ground_truth": ["return", "~", "Val", ";"], "File": "ThumbDisassemblerCore1", "Func": "getBitfieldInvMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84961, "Length": 35, "Cover_Rate": 0.4794520547945205} {"Template_token": ["", "return", "RegClass", "==", "", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore1", "Func": "IsGPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84962, "Length": 6, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "static", "inline", "bool", "IsGPR", "(", "unsigned", "RegClass", ")", "{", "return", "RegClass", "==", "", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore1", "Func": "IsGPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84963, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "static", "inline", "bool", "Thumb2PreloadOpcode", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":", "case", "", ":"], "File": "ThumbDisassemblerCore1", "Func": "Thumb2PreloadOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84964, "Length": 64, "Cover_Rate": 0.6464646464646465} {"Template_token": ["", "static", "inline", "bool", "Thumb2SaturateOpcode", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":", "case", "", ":", "case", "", ":"], "File": "ThumbDisassemblerCore1", "Func": "Thumb2SaturateOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84965, "Length": 32, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore1", "Func": "Thumb2SaturateOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84966, "Length": 27, "Cover_Rate": 0.5} {"Template_token": ["", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getT1Imm8", "(", "insn", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "unsigned", "Option", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "", "<<", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Option", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRd", "(", "insn", ")", ")", ")", ")", ";", "if", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRn", "(", "insn", ")", ")", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ThumbDisassemblerCore2", "Func": "DisassembleThumb1Misc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84967, "Length": 244, "Cover_Rate": 0.49897750511247446} {"Template_token": ["", "return", "DisassembleThumb2LdStMul", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "assert", "(", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", "&&", "", ")", ";", "if", "(", "(", "", "<=", "Opcode", "&&", "Opcode", "<=", "", ")", "||", "(", "", "<=", "Opcode", "&&", "Opcode", "<=", "", ")", ")", "{", "return", "DisassembleThumb2LdStEx", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "return", "DisassembleThumb2LdStDual", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "return", "DisassembleThumb2TB", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "}", "else", "if", "(", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", ")", "{", "return", "DisassembleThumb2DPSoReg", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "op", "==", "", ")", "{", "if", "(", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", ")", "return", "DisassembleThumb2DPModImm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "if", "(", "Thumb2SaturateOpcode", "(", "Opcode", ")", ")", "return", "DisassembleThumb2Sat", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOpsAdded", ",", "B", ")", ";", "return", "DisassembleThumb2DPBinImm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "return", "DisassembleThumb2BrMiscCtrl", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "case", "", ":", "switch", "(", "slice", "(", "op2", ",", "", ",", "", ")", ")", "{", "case", "", ":", "if", "(", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", ")", "{", "if", "(", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", ")", "{", "return", "DisassembleThumb2LdSt", "(", "false", ",", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "else", "{", ";", "}", "}", "else", "{", "return", "DisassembleThumb2LdSt", "(", "true", ",", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", ")", "{", "return", "DisassembleThumb2DPReg", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "else", "if", "(", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", ")", "{", "return", "DisassembleThumb2Mul", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "else", "{", "return", "DisassembleThumb2LongMul", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "break", ";", "default", ":", ";", "break", ";", "}", "break", ";", "default", ":", "assert", "(", "", "&&", "", ")", ";"], "ground_truth": ["break", ";"], "File": "ThumbDisassemblerCore2", "Func": "DisassembleThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84968, "Length": 472, "Cover_Rate": 0.8251748251748252} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "int", "Offset", "=", "", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "return", "false", ";", "case", "", ":", "Offset", "=", "decodeImm32_B_EncodingT4", "(", "insn", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "decodeImm32_B_EncodingT3", "(", "insn", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "decodeImm32_BL", "(", "insn", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "decodeImm32_BLX", "(", "insn", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore2", "Func": "DisassembleThumb2BrMiscCtrl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84969, "Length": 251, "Cover_Rate": 0.5070707070707071} {"Template_token": ["", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "unsigned", "Base", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "++", "OpIdx", ";", "", "SubMode", "=", "getAMSubModeForBits", "(", "getPUBits", "(", "insn", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "SubMode", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "B", "->", "DoPredicateOperands", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ")", ")", "OpIdx", "+=", "", ";"], "ground_truth": ["else", "{"], "File": "ThumbDisassemblerCore2", "Func": "DisassembleThumb2LdStMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84970, "Length": 117, "Cover_Rate": 0.3644859813084112} {"Template_token": ["", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "bool", "Negative", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "unsigned", "Imm12", "=", "getImm12", "(", "insn", ")", ";", "Offset", "=", "Negative", "?", "-", "", "-", "Imm12", ":", "", "*", "Imm12", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Imm8", "=", "getImm8", "(", "insn", ")", ";", "Offset", "=", "-", "", "-", "Imm8", ";", "}", "else", "Offset", "=", "decodeImm12", "(", "insn", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "}", "++", "OpIdx", ";"], "ground_truth": ["if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{"], "File": "ThumbDisassemblerCore2", "Func": "DisassembleThumb2PreLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84971, "Length": 143, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "assert", "(", "NumOps", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "", ")", ";", "unsigned", "Imm11", "=", "getT1Imm11", "(", "insn", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Imm11", "<<", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ThumbDisassemblerCore3", "Func": "DisassembleThumb1Br", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84972, "Length": 53, "Cover_Rate": 0.5353535353535354} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRn", "(", "insn", ")", ")", ")", ")", ";", "OpIdx", "=", "", ";", "assert", "(", "OpIdx", "<", "NumOps", "&&", "", ")", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "opA", "!=", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getT1Imm5", "(", "insn", ")", ")", ")", ";", "++", "OpIdx", ";"], "ground_truth": ["}", "else", "{"], "File": "ThumbDisassemblerCore3", "Func": "DisassembleThumb1LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84973, "Length": 161, "Cover_Rate": 0.6192307692307693} {"Template_token": ["", "if", "(", "t2MiscCtrlInstr", "(", "insn", ")", ")", "return", "true", ";", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "break", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ThumbDisassemblerCore3", "Func": "DisassembleThumb2BrMiscCtrl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84974, "Length": 311, "Cover_Rate": 0.4913112164296998} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", ">", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", ">", "", "&&", "", ")", ";", "bool", "ThreeReg", "=", "NumOps", ">", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", ">", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "ThreeReg", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "decodeRotate", "(", "insn", ")", ")", ")", ";", "++", "OpIdx", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore3", "Func": "DisassembleThumb2DPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84975, "Length": 213, "Cover_Rate": 0.841897233201581} {"Template_token": ["", "static", "bool", "DisassembleThumb2LdSt", "(", "bool", "Load", ",", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "unsigned", "Rn", "=", "decodeRn", "(", "insn", ")", ";", "if", "(", "Thumb2PreloadOpcode", "(", "Opcode", ")", ")", "return", "DisassembleThumb2PreLoad", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "if", "(", "Load", "&&", "Rn", "==", "", ")", "return", "DisassembleThumb2Ldpci", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opcode", "]", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "bool", "ThreeReg", "=", "(", "OpInfo", "[", "", "]", ".", "RegClass", ">", "", ")", ";", "bool", "TIED_TO", "=", "ThreeReg", "&&", "TID", ".", "getOperandConstraint", "(", "", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ";", "bool", "Imm12", "=", "!", "ThreeReg", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "unsigned", "R0", ",", "R1", ",", "R2", "=", "", ";", "unsigned", "Rd", "=", "decodeRd", "(", "insn", ")", ";", "int", "Imm", "=", "", ";", "if", "(", "!", "Load", "&&", "TIED_TO", ")", "{", "R0", "=", "Rn", ";", "R1", "=", "Rd", ";", "}", "else", "{", "R0", "=", "Rd", ";", "R1", "=", "Rn", ";", "}", "if", "(", "ThreeReg", ")", "{", "if", "(", "TIED_TO", ")", "{", "R2", "=", "Rn", ";", "Imm", "=", "decodeImm8", "(", "insn", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ThumbDisassemblerCore3", "Func": "DisassembleThumb2LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84976, "Length": 264, "Cover_Rate": 0.5945945945945946} {"Template_token": ["", "unsigned", "RegClassBase", "=", "OpInfo", "[", "", "]", ".", "RegClass", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassPair", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassPair", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassBase", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "int", "Offset", "=", "getImm8", "(", "insn", ")", "*", "", ";", "if", "(", "getUBit", "(", "insn", ")", "==", "", ")", "Offset", "=", "-", "Offset", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";"], "ground_truth": ["NumOpsAdded", "=", "", ";"], "File": "ThumbDisassemblerCore3", "Func": "DisassembleThumb2LdStDual", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84977, "Length": 116, "Cover_Rate": 0.5132743362831859} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", ">", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "OpInfo", "[", "", "]", ".", "RegClass", "&&", "OpInfo", "[", "", "]", ".", "RegClass", ">", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "", ")", ";", "unsigned", "RegClassPair", "=", "OpInfo", "[", "", "]", ".", "RegClass", ";", "unsigned", "RegClassBase", "=", "OpInfo", "[", "", "]", ".", "RegClass", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassPair", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassPair", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassBase", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";"], "ground_truth": ["int", "Offset", "=", "getImm8", "(", "insn", ")", "*", "", ";"], "File": "ThumbDisassemblerCore3", "Func": "DisassembleThumb2LdStDual", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84978, "Length": 146, "Cover_Rate": 0.6460176991150443} {"Template_token": ["", "OpIdx", "=", "", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", ">", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", ">", "", "&&", "", ")", ";", "bool", "isStore", "=", "(", "", "<=", "Opcode", "&&", "Opcode", "<=", "", ")", ";", "bool", "isSW", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "bool", "isDW", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "if", "(", "isStore", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "isSW", "?", "decodeRs", "(", "insn", ")", ":", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "isDW", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore3", "Func": "DisassembleThumb2LdStEx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84979, "Length": 179, "Cover_Rate": 0.6462093862815884} {"Template_token": ["", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "NumOpsAdded", "=", "", ";", "unsigned", "Base", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";"], "File": "ThumbDisassemblerCore3", "Func": "DisassembleThumb2LdStMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84980, "Length": 98, "Cover_Rate": 0.3081761006289308} {"Template_token": ["", "++", "OpIdx", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "}", "else", "{", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "int", "Offset", "=", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Imm8", "=", "getImm8", "(", "insn", ")", ";", "Offset", "=", "-", "", "*", "Imm8", ";", "}", "else", "Offset", "=", "decodeImm12", "(", "insn", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";"], "File": "ThumbDisassemblerCore3", "Func": "DisassembleThumb2PreLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84981, "Length": 130, "Cover_Rate": 0.42483660130718953} {"Template_token": ["", "unsigned", "Imm8", "=", "getImm8", "(", "insn", ")", ";", "Offset", "=", "-", "", "*", "Imm8", ";", "}", "else", "Offset", "=", "decodeImm12", "(", "insn", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "}", "++", "OpIdx", ";", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "++", "OpIdx", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore3", "Func": "DisassembleThumb2PreLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84982, "Length": 99, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "bool", "Imm12", "=", "!", "ThreeReg", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "unsigned", "R0", ",", "R1", ",", "R2", "=", "", ";", "unsigned", "Rd", "=", "decodeRd", "(", "insn", ")", ";", "int", "Imm", "=", "", ";", "if", "(", "!", "Load", "&&", "TIED_TO", ")", "{", "R0", "=", "Rn", ";", "R1", "=", "Rd", ";", "}", "else", "{", "R0", "=", "Rd", ";", "R1", "=", "Rn", ";", "}", "if", "(", "ThreeReg", ")", "{", "if", "(", "TIED_TO", ")", "{", "R2", "=", "Rn", ";", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "else", "{", "R2", "=", "decodeRm", "(", "insn", ")", ";", "Imm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "}", "}", "else", "{", "if", "(", "Imm12", ")", "Imm", "=", "getImm12", "(", "insn", ")", ";"], "ground_truth": ["else", "Imm", "=", "decodeImm8", "(", "insn", ")", ";"], "File": "ThumbDisassemblerCore4", "Func": "DisassembleThumb2LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84983, "Length": 132, "Cover_Rate": 0.315035799522673} {"Template_token": ["", "static", "bool", "DisassembleThumb2LdSt", "(", "bool", "Load", ",", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "unsigned", "Rn", "=", "decodeRn", "(", "insn", ")", ";", "if", "(", "Thumb2PreloadOpcode", "(", "Opcode", ")", ")", "return", "DisassembleThumb2PreLoad", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opcode", "]", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "bool", "ThreeReg", "=", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", ";", "bool", "TIED_TO", "=", "ThreeReg", "&&", "TID", ".", "getOperandConstraint", "(", "", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ";", "bool", "Imm12", "=", "!", "ThreeReg", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "unsigned", "R0", ",", "R1", ",", "R2", "=", "", ";", "unsigned", "Rd", "=", "decodeRd", "(", "insn", ")", ";", "int", "Imm", "=", "", ";", "if", "(", "!", "Load", "&&", "TIED_TO", ")", "{", "R0", "=", "Rn", ";", "R1", "=", "Rd", ";", "}", "else", "{", "R0", "=", "Rd", ";", "R1", "=", "Rn", ";", "}", "if", "(", "ThreeReg", ")", "{", "if", "(", "TIED_TO", ")", "{", "R2", "=", "Rn", ";", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "else", "{", "R2", "=", "decodeRm", "(", "insn", ")", ";", "Imm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "}", "}", "else", "{", "if", "(", "Imm12", ")", "Imm", "=", "getImm12", "(", "insn", ")", ";", "else", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R0", ")", ")", ")", ";", "++", "OpIdx", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R1", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "ThreeReg", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R2", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";"], "File": "ThumbDisassemblerCore4", "Func": "DisassembleThumb2LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84984, "Length": 400, "Cover_Rate": 0.954653937947494} {"Template_token": ["", "static", "inline", "int", "decodeImm32_BL", "(", "uint32_t", "insn", ")", "{", "unsigned", "S", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "bool", "I1", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "S", ";", "bool", "I2", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "S", ";", "unsigned", "Imm25", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "S", ")", "Imm25", "|=", "", "<<", "", ";"], "ground_truth": ["if", "(", "I1", ")", "Imm25", "|=", "", "<<", "", ";"], "File": "ThumbDisassemblerCore", "Func": "decodeImm32_BL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84987, "Length": 94, "Cover_Rate": 0.8245614035087719} {"Template_token": ["", "unsigned", "S", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "bool", "I1", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "S", ";", "bool", "I2", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "S", ";", "unsigned", "Imm25", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "S", ")", "Imm25", "|=", "", "<<", "", ";", "if", "(", "I1", ")", "Imm25", "|=", "", "<<", "", ";"], "ground_truth": ["if", "(", "I2", ")", "Imm25", "|=", "", "<<", "", ";"], "File": "ThumbDisassemblerCore", "Func": "decodeImm32_BLX", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84988, "Length": 95, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "bool", "I2", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "S", ";", "unsigned", "Imm25", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "S", ")", "Imm25", "|=", "", "<<", "", ";", "if", "(", "I1", ")", "Imm25", "|=", "", "<<", "", ";", "if", "(", "I2", ")", "Imm25", "|=", "", "<<", "", ";"], "ground_truth": ["return", "SignExtend32", "<", "", ">", "(", "Imm25", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "decodeImm32_BLX", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84989, "Length": 78, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "bool", "S", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "bool", "J1", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "bool", "J2", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "unsigned", "Imm21", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", ";"], "ground_truth": ["if", "(", "S", ")", "Imm21", "|=", "", "<<", "", ";"], "File": "ThumbDisassemblerCore", "Func": "decodeImm32_B_EncodingT3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84990, "Length": 71, "Cover_Rate": 0.6454545454545455} {"Template_token": ["", "unsigned", "Imm25", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "S", ")", "Imm25", "|=", "", "<<", "", ";", "if", "(", "I1", ")", "Imm25", "|=", "", "<<", "", ";", "if", "(", "I2", ")", "Imm25", "|=", "", "<<", "", ";"], "ground_truth": ["return", "SignExtend32", "<", "", ">", "(", "Imm25", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "decodeImm32_B_EncodingT4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84991, "Length": 64, "Cover_Rate": 0.5614035087719298} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ",", "", ")", "?", "Offset", ":", "-", "Offset", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "decodeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84993, "Length": 16, "Cover_Rate": 0.48484848484848486} {"Template_token": ["", "ShOp", "=", "", ";", "return", "(", "imm5", "==", "", "?", "", ":", "imm5", ")", ";", "case", "", ":", "ShOp", "=", "(", "imm5", "==", "", "?", "", ":", "", ")", ";", "return", "(", "imm5", "==", "", "?", "", ":", "imm5", ")", ";", "}"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "decodeImmShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84994, "Length": 43, "Cover_Rate": 0.31851851851851853} {"Template_token": ["", "case", "", ":", "ShOp", "=", "", ";", "return", "(", "imm5", "==", "", "?", "", ":", "imm5", ")", ";", "case", "", ":", "ShOp", "=", "(", "imm5", "==", "", "?", "", ":", "", ")", ";", "return", "(", "imm5", "==", "", "?", "", ":", "imm5", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "decodeImmShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84995, "Length": 45, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "inline", "unsigned", "decodeRotate", "(", "uint32_t", "insn", ")", "{"], "ground_truth": ["unsigned", "rotate", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "decodeRotate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84997, "Length": 21, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "return", "DisassembleThumb1LdStSP", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "case", "", ":", "if", "(", "op3", "<=", "", ")", "{", "return", "DisassembleThumb1AddPCi", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "else", "{", "return", "DisassembleThumb1AddSPi", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "default", ":", "return", "DisassembleThumb1Misc", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "break", ";", "case", "", ":", "switch", "(", "op2", ")", "{", "case", "", ":", "if", "(", "op3", "<=", "", ")", "{", "return", "DisassembleThumb1StMul", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "else", "{", "return", "DisassembleThumb1LdMul", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "case", "", ":", "return", "DisassembleThumb1CondBr", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "case", "", ":", "return", "DisassembleThumb1Br", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "default", ":", "assert", "(", "", "&&", "", ")", ";", "break", ";", "}", "break", ";"], "ground_truth": ["default", ":"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84998, "Length": 191, "Cover_Rate": 0.4360730593607306} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", ")", "&&", "", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRt", "(", "insn", ")", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1AddPCi", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84999, "Length": 91, "Cover_Rate": 0.5870967741935483} {"Template_token": ["", "static", "bool", "DisassembleThumb1Br", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", ")", "{", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "", ")", ";", "unsigned", "Imm11", "=", "getT1Imm11", "(", "insn", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Imm11", "<<", "", ")", "+", "", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1Br", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85000, "Length": 101, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "NumOps", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "unsigned", "Imm8", "=", "getT1Imm8", "(", "insn", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Opcode", "==", "", "?", "SignExtend32", "<", "", ">", "(", "Imm8", "<<", "", ")", "+", "", ":", "(", "int", ")", "Imm8", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1CondBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85001, "Length": 83, "Cover_Rate": 0.5804195804195804} {"Template_token": ["", "assert", "(", "NumOps", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "unsigned", "Imm8", "=", "getT1Imm8", "(", "insn", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Opcode", "==", "", "?", "SignExtend32", "<", "", ">", "(", "Imm8", "<<", "", ")", "+", "", ":", "(", "int", ")", "Imm8", ")", ")", ";", "NumOpsAdded", "=", "", ";"], "ground_truth": ["return", "true", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1CondBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85002, "Length": 82, "Cover_Rate": 0.5734265734265734} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "{", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "B", "->", "InITBlock", "(", ")", "?", "", ":", "", ")", ")", ";", "++", "OpIdx", ";", "}"], "ground_truth": ["assert", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1DP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85003, "Length": 93, "Cover_Rate": 0.32068965517241377} {"Template_token": ["", "assert", "(", "OpIdx", "<", "NumOps", "&&", "", ")", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "UseRt", "?", "getT1tRt", "(", "insn", ")", ":", "getT1tRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", "==", "NumOps", ")", "return", "true", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRm", "(", "insn", ")", ")", ")", ")", ";", "}", "else", "{", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "UseRt", "?", "getT1Imm8", "(", "insn", ")", ":", "(", "Imm3", "?", "getT1Imm3", "(", "insn", ")", ":", "getT1Imm5", "(", "insn", ")", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1General", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85004, "Length": 165, "Cover_Rate": 0.4308093994778068} {"Template_token": ["", "return", "DisassembleThumb1LdStMul", "(", "true", ",", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1LdMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85005, "Length": 19, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "static", "bool", "DisassembleThumb1LdPC", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", ")", "&&", "", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRt", "(", "insn", ")", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1LdPC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85007, "Length": 117, "Cover_Rate": 0.8013698630136986} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRt", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getT1Imm8", "(", "insn", ")", "<<", "", ")", ")", ";"], "ground_truth": ["NumOpsAdded", "=", "", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1LdPC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85008, "Length": 112, "Cover_Rate": 0.7671232876712328} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRn", "(", "insn", ")", ")", ")", ")", ";", "OpIdx", "=", "", ";", "assert", "(", "OpIdx", "<", "NumOps", "&&", "", ")", ";"], "ground_truth": ["if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85009, "Length": 116, "Cover_Rate": 0.4377358490566038} {"Template_token": ["", "static", "bool", "DisassembleThumb1LdStMul", "(", "bool", "Ld", ",", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "unsigned", "tRt", "=", "getT1tRt", "(", "insn", ")", ";", "NumOpsAdded", "=", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "tRt", ")", ")", ")", ";", "++", "NumOpsAdded", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "tRt", ")", ")", ")", ";", "++", "NumOpsAdded", ";", "if", "(", "B", "->", "DoPredicateOperands", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ")", ")", "{"], "ground_truth": ["NumOpsAdded", "+=", "", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1LdStMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85010, "Length": 136, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";"], "ground_truth": ["assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", ")", "&&", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1LdStSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85011, "Length": 78, "Cover_Rate": 0.4148936170212766} {"Template_token": ["", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getT1Imm8", "(", "insn", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "+", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRd", "(", "insn", ")", ")", ")", ")", ";", "if", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRn", "(", "insn", ")", ")", ")", ")", ";", "}", "else", "{", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getT1Imm6", "(", "insn", ")", "*", "", ")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1Misc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85012, "Length": 222, "Cover_Rate": 0.45491803278688525} {"Template_token": ["", "static", "bool", "DisassembleThumb1PushPop", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "if", "(", "B", "->", "DoPredicateOperands", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ")", ")", "OpIdx", "+=", "", ";", "else", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "unsigned", "RegListBits", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "(", "Opcode", "==", "", "?", "", ":", "", ")", "|", "slice", "(", "insn", ",", "", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "(", "RegListBits", ">>", "i", ")", "&", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "i", ")", ")", ")", ";"], "ground_truth": ["++", "OpIdx", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1PushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85013, "Length": 160, "Cover_Rate": 0.9195402298850575} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1Rm", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opcode", "]", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "unsigned", "RegClass", "=", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "IsGPR", "(", "RegClass", ")", "?", "getT1Rd", "(", "insn", ")", ":", "getT1tRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "assert", "(", "OpIdx", "<", "NumOps", "&&", "", ")", ";", "int", "Idx", ";", "if", "(", "(", "Idx", "=", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "Idx", ")", ")", ";", "++", "OpIdx", ";", "}"], "ground_truth": ["assert", "(", "OpIdx", "<", "NumOps", "&&", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1Special", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85014, "Length": 162, "Cover_Rate": 0.6377952755905512} {"Template_token": ["", "static", "bool", "DisassembleThumb1StMul", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "return", "DisassembleThumb1LdStMul", "(", "false", ",", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1StMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85015, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "return", "DisassembleThumb1LdStMul", "(", "false", ",", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1StMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85016, "Length": 19, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "if", "(", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", ")", "{", "return", "DisassembleThumb2LdStMul", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "assert", "(", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", "&&", "", ")", ";", "if", "(", "(", "", "<=", "Opcode", "&&", "Opcode", "<=", "", ")", "||", "(", "", "<=", "Opcode", "&&", "Opcode", "<=", "", ")", ")", "{", "return", "DisassembleThumb2LdStEx", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "return", "DisassembleThumb2LdStDual", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "return", "DisassembleThumb2TB", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "}", "else", "if", "(", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", ")", "{", "return", "DisassembleThumb2DPSoReg", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "op", "==", "", ")", "{", "if", "(", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", ")", "return", "DisassembleThumb2DPModImm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "if", "(", "Thumb2SaturateOpcode", "(", "Opcode", ")", ")", "return", "DisassembleThumb2Sat", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOpsAdded", ",", "B", ")", ";", "return", "DisassembleThumb2DPBinImm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "return", "DisassembleThumb2BrMiscCtrl", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "case", "", ":", "switch", "(", "slice", "(", "op2", ",", "", ",", "", ")", ")", "{", "case", "", ":", "if", "(", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", ")", "{", "if", "(", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", ")", "{", "return", "DisassembleThumb2LdSt", "(", "false", ",", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "else", "{", ";", "}", "}", "else", "{", "return", "DisassembleThumb2LdSt", "(", "true", ",", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", ")", "{", "return", "DisassembleThumb2DPReg", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "else", "if", "(", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", ")", "{", "return", "DisassembleThumb2Mul", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "else", "{", "return", "DisassembleThumb2LongMul", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "break", ";", "default", ":", ";", "break", ";", "}", "break", ";", "default", ":", "assert", "(", "", "&&", "", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85017, "Length": 487, "Cover_Rate": 0.8513986013986014} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2BrMiscCtrl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85018, "Length": 245, "Cover_Rate": 0.3858267716535433} {"Template_token": ["", "OpIdx", "=", "", ";", "unsigned", "RdRegClassID", "=", "OpInfo", "[", "", "]", ".", "RegClass", ";", "assert", "(", "NumOps", ">=", "", "&&", "(", "RdRegClassID", "==", "", "||", "RdRegClassID", "==", "", ")", "&&", "", ")", ";", "unsigned", "RnRegClassID", "=", "OpInfo", "[", "", "]", ".", "RegClass", ";", "bool", "TwoReg", "=", "(", "RnRegClassID", "==", "", "||", "RnRegClassID", "==", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RdRegClassID", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "TwoReg", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "int", "Idx", ";", "if", "(", "(", "Idx", "=", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "Idx", ")", ")", ";", "}", "else", "{"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RnRegClassID", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2DPBinImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85019, "Length": 156, "Cover_Rate": 0.33548387096774196} {"Template_token": ["", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "unsigned", "RdRegClassID", "=", "OpInfo", "[", "", "]", ".", "RegClass", ";", "assert", "(", "NumOps", ">=", "", "&&", "(", "RdRegClassID", "==", "", "||", "RdRegClassID", "==", "", ")", "&&", "", ")", ";", "unsigned", "RnRegClassID", "=", "OpInfo", "[", "", "]", ".", "RegClass", ";", "bool", "TwoReg", "=", "(", "RnRegClassID", "==", "", "||", "RnRegClassID", "==", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RdRegClassID", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "TwoReg", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "int", "Idx", ";", "if", "(", "(", "Idx", "=", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "Idx", ")", ")", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RnRegClassID", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "}", "++", "OpIdx", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RnRegClassID", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "++", "OpIdx", ";"], "ground_truth": ["if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getIImm3Imm8", "(", "insn", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2DPBinImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85020, "Length": 266, "Cover_Rate": 0.5720430107526882} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opcode", "]", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "bool", "ThreeReg", "=", "NumOps", ">", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "ThreeReg", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "decodeRotate", "(", "insn", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2DPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85021, "Length": 212, "Cover_Rate": 0.848} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "OpIdx", "=", "", ";", "assert", "(", "NumOps", ">=", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "bool", "ThreeReg", "=", "(", "NumOps", ">", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", ")", ";", "bool", "NoDstReg", "=", "(", "decodeRs", "(", "insn", ")", "==", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "", "]", ".", "RegClass", ",", "NoDstReg", "?", "decodeRn", "(", "insn", ")", ":", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "ThreeReg", ")", "{", "int", "Idx", ";", "if", "(", "(", "Idx", "=", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "Idx", ")", ")", ";", "++", "OpIdx", ";", "}", "else", "if", "(", "!", "NoDstReg", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "", "]", ".", "RegClass", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "else", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "NumOps", "==", "OpIdx", ")", "return", "true", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "if", "(", "Thumb2ShiftOpcode", "(", "Opcode", ")", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getShiftAmtBits", "(", "insn", ")", ")", ")", ";", "else", "{"], "ground_truth": ["unsigned", "bits2", "=", "getShiftTypeBits", "(", "insn", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2DPSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85022, "Length": 377, "Cover_Rate": 0.6511226252158895} {"Template_token": ["", "if", "(", "ThreeReg", ")", "{", "int", "Idx", ";", "if", "(", "(", "Idx", "=", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "Idx", ")", ")", ";", "++", "OpIdx", ";", "}", "else", "if", "(", "!", "NoDstReg", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "", "]", ".", "RegClass", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "else", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "NumOps", "==", "OpIdx", ")", "return", "true", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "if", "(", "Thumb2ShiftOpcode", "(", "Opcode", ")", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getShiftAmtBits", "(", "insn", ")", ")", ")", ";", "else", "{", "unsigned", "bits2", "=", "getShiftTypeBits", "(", "insn", ")", ";", "unsigned", "imm5", "=", "getShiftAmtBits", "(", "insn", ")", ";", "", "ShOp", "=", "", ";", "unsigned", "ShAmt", "=", "decodeImmShift", "(", "bits2", ",", "imm5", ",", "ShOp", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "ShOp", ",", "ShAmt", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2DPSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85023, "Length": 245, "Cover_Rate": 0.4231433506044905} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "decodeImm12", "(", "insn", ")", ")", ")", ";"], "ground_truth": ["NumOpsAdded", "=", "", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2Ldpci", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85024, "Length": 41, "Cover_Rate": 0.3360655737704918} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "decodeImm12", "(", "insn", ")", ")", ")", ";"], "ground_truth": ["NumOpsAdded", "=", "", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2Ldpci", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85025, "Length": 88, "Cover_Rate": 0.7213114754098361} {"Template_token": ["", "if", "(", "Thumb2PreloadOpcode", "(", "Opcode", ")", ")", "return", "DisassembleThumb2PreLoad", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "if", "(", "Load", "&&", "Rn", "==", "", ")", "return", "DisassembleThumb2Ldpci", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opcode", "]", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "bool", "ThreeReg", "=", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", ";", "bool", "TIED_TO", "=", "ThreeReg", "&&", "TID", ".", "getOperandConstraint", "(", "", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ";", "bool", "Imm12", "=", "!", "ThreeReg", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "unsigned", "R0", ",", "R1", ",", "R2", "=", "", ";", "unsigned", "Rd", "=", "decodeRd", "(", "insn", ")", ";", "int", "Imm", "=", "", ";", "if", "(", "!", "Load", "&&", "TIED_TO", ")", "{", "R0", "=", "Rn", ";", "R1", "=", "Rd", ";", "}", "else", "{", "R0", "=", "Rd", ";", "R1", "=", "Rn", ";", "}", "if", "(", "ThreeReg", ")", "{", "if", "(", "TIED_TO", ")", "{", "R2", "=", "Rn", ";", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "else", "{", "R2", "=", "decodeRm", "(", "insn", ")", ";", "Imm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "}", "}", "else", "{", "if", "(", "Imm12", ")", "Imm", "=", "getImm12", "(", "insn", ")", ";", "else", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R0", ")", ")", ")", ";"], "ground_truth": ["++", "OpIdx", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85026, "Length": 291, "Cover_Rate": 0.6568848758465011} {"Template_token": ["", "bool", "ThreeReg", "=", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", ";", "bool", "TIED_TO", "=", "ThreeReg", "&&", "TID", ".", "getOperandConstraint", "(", "", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ";", "bool", "Imm12", "=", "!", "ThreeReg", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "unsigned", "R0", ",", "R1", ",", "R2", "=", "", ";", "unsigned", "Rd", "=", "decodeRd", "(", "insn", ")", ";", "int", "Imm", "=", "", ";", "if", "(", "!", "Load", "&&", "TIED_TO", ")", "{", "R0", "=", "Rn", ";", "R1", "=", "Rd", ";", "}", "else", "{", "R0", "=", "Rd", ";", "R1", "=", "Rn", ";", "}", "if", "(", "ThreeReg", ")", "{", "if", "(", "TIED_TO", ")", "{", "R2", "=", "Rn", ";", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "else", "{", "R2", "=", "decodeRm", "(", "insn", ")", ";", "Imm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "}", "}", "else", "{", "if", "(", "Imm12", ")", "Imm", "=", "getImm12", "(", "insn", ")", ";", "else", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R0", ")", ")", ")", ";", "++", "OpIdx", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R1", ")", ")", ")", ";", "++", "OpIdx", ";"], "ground_truth": ["if", "(", "ThreeReg", ")", "{"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85027, "Length": 215, "Cover_Rate": 0.4853273137697517} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "int", "Offset", "=", "getImm8", "(", "insn", ")", "*", "", ";", "if", "(", "getUBit", "(", "insn", ")", "==", "", ")", "Offset", "=", "-", "Offset", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";"], "ground_truth": ["NumOpsAdded", "=", "", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2LdStDual", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85028, "Length": 151, "Cover_Rate": 0.7089201877934272} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "int", "Offset", "=", "getImm8", "(", "insn", ")", "*", "", ";", "if", "(", "getUBit", "(", "insn", ")", "==", "", ")", "Offset", "=", "-", "Offset", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2LdStDual", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85029, "Length": 88, "Cover_Rate": 0.4131455399061033} {"Template_token": ["", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "NumOpsAdded", "=", "", ";", "unsigned", "Base", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2LdStMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85030, "Length": 98, "Cover_Rate": 0.3081761006289308} {"Template_token": ["", "static", "bool", "DisassembleThumb2LdStMul", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "if", "(", "Thumb2SRSOpcode", "(", "Opcode", ")", ")", "return", "DisassembleThumb2SRS", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ")", ";", "if", "(", "Thumb2RFEOpcode", "(", "Opcode", ")", ")", "return", "DisassembleThumb2RFE", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "NumOpsAdded", "=", "", ";", "unsigned", "Base", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";"], "ground_truth": ["++", "NumOpsAdded", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2LdStMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85031, "Length": 171, "Cover_Rate": 0.5377358490566038} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "bool", "FourReg", "=", "NumOps", ">", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ";", "if", "(", "FourReg", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "if", "(", "FourReg", ")", "NumOpsAdded", "=", "", ";", "else", "NumOpsAdded", "=", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2LongMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85032, "Length": 173, "Cover_Rate": 0.8046511627906977} {"Template_token": ["", "if", "(", "FourReg", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "if", "(", "FourReg", ")", "NumOpsAdded", "=", "", ";"], "ground_truth": ["else", "NumOpsAdded", "=", "", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2LongMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85033, "Length": 105, "Cover_Rate": 0.4883720930232558} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";"], "ground_truth": ["if", "(", "FourReg", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2Mul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85034, "Length": 70, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "int", "Offset", "=", "", ";", "if", "(", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ")", "{", "bool", "Negative", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "unsigned", "Imm12", "=", "getImm12", "(", "insn", ")", ";", "Offset", "=", "Negative", "?", "-", "", "-", "Imm12", ":", "", "*", "Imm12", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Imm8", "=", "getImm8", "(", "insn", ")", ";", "Offset", "=", "-", "", "-", "Imm8", ";"], "ground_truth": ["}", "else", "Offset", "=", "decodeImm12", "(", "insn", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2PreLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85035, "Length": 129, "Cover_Rate": 0.36134453781512604} {"Template_token": ["", "static", "bool", "DisassembleThumb2RFE", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2RFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85036, "Length": 56, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "", "Opc", "=", "(", "slice", "(", "insn", ",", "", ",", "", ")", "!=", "", "?", "", ":", "", ")", ";", "unsigned", "ShAmt", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ";", "if", "(", "ShAmt", "==", "", ")", "{", "if", "(", "Opc", "==", "", ")", "ShAmt", "=", "", ";", "else", "Opc", "=", "", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "Opc", ",", "ShAmt", ")", ")", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2Sat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85038, "Length": 87, "Cover_Rate": 0.36401673640167365} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2TB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85041, "Length": 53, "Cover_Rate": 0.5824175824175825} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";"], "ground_truth": ["NumOpsAdded", "=", "", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2TB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85042, "Length": 48, "Cover_Rate": 0.5274725274725275} {"Template_token": ["", "static", "bool", "DisassembleThumbFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "Builder", ")", "{", "uint16_t", "HalfWord", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "if", "(", "HalfWord", "==", "", ")", "{", "uint16_t", "op", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["return", "DisassembleThumb1", "(", "op", ",", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "Builder", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumbFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85043, "Length": 75, "Cover_Rate": 0.43103448275862066} {"Template_token": ["", "}", "for", "(", "uint32_t", "i", "=", "lsb", ";", "i", "<=", "msb", ";", "++", "i", ")", "Val", "|=", "(", "", "<<", "i", ")", ";"], "ground_truth": ["mask", "=", "~", "Val", ";"], "File": "ThumbDisassemblerCore", "Func": "getBitfieldInvMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85044, "Length": 28, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "getImm3", "(", "insn", ")", "<<", "", "|", "getImm8", "(", "insn", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getIImm3Imm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85045, "Length": 25, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "static", "inline", "unsigned", "getIImm3Imm8", "(", "uint32_t", "insn", ")", "{"], "ground_truth": ["return", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "getImm3", "(", "insn", ")", "<<", "", "|", "getImm8", "(", "insn", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getIImm3Imm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85046, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85048, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "static", "inline", "unsigned", "getImm16", "(", "uint32_t", "insn", ")", "{", "return", "getImm4", "(", "insn", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "getImm3", "(", "insn", ")", "<<", "", "|", "getImm8", "(", "insn", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getImm16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85050, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "unsigned", "getImm2", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getImm2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85051, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "unsigned", "getImm3", "(", "uint32_t", "insn", ")", "{"], "ground_truth": ["return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getImm3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85053, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "static", "inline", "unsigned", "getImm4", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getImm4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85055, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "unsigned", "getImm4", "(", "uint32_t", "insn", ")", "{"], "ground_truth": ["return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getImm4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85056, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85057, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "static", "inline", "unsigned", "getMsb", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getMsb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85062, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "unsigned", "getShiftAmtBits", "(", "uint32_t", "insn", ")", "{", "return", "getImm3", "(", "insn", ")", "<<", "", "|", "getImm2", "(", "insn", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getShiftAmtBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85064, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getShiftTypeBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85065, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getT1Cond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85067, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getT1Cond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85068, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getT1Imm3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85071, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "static", "inline", "unsigned", "getT1Imm3", "(", "uint32_t", "insn", ")", "{"], "ground_truth": ["return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getT1Imm3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85072, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "static", "inline", "unsigned", "getT1Imm5", "(", "uint32_t", "insn", ")", "{"], "ground_truth": ["return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getT1Imm5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85073, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getT1Imm5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85074, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "static", "inline", "unsigned", "getT1Imm6", "(", "uint32_t", "insn", ")", "{"], "ground_truth": ["return", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getT1Imm6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85075, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getT1Imm6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85076, "Length": 22, "Cover_Rate": 0.7096774193548387} {"Template_token": ["", "static", "inline", "unsigned", "getT1Imm8", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getT1Imm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85079, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "unsigned", "getT1Rd", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getT1Rd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85081, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "unsigned", "getT1Rd", "(", "uint32_t", "insn", ")", "{"], "ground_truth": ["return", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getT1Rd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85082, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "static", "inline", "unsigned", "getT1Rm", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getT1Rm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85083, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getT1Rm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85084, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "static", "inline", "unsigned", "getT1tRd", "(", "uint32_t", "insn", ")", "{"], "ground_truth": ["return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getT1tRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85085, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "static", "inline", "unsigned", "getT1tRm", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getT1tRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85087, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "unsigned", "getT1tRm", "(", "uint32_t", "insn", ")", "{"], "ground_truth": ["return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getT1tRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85088, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "static", "inline", "unsigned", "getT1tRn", "(", "uint32_t", "insn", ")", "{"], "ground_truth": ["return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getT1tRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85090, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getT1tRt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85091, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "static", "inline", "unsigned", "getWidthMinus1", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getWidthMinus1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85093, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "unsigned", "getWidthMinus1", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getWidthMinus1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85094, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "bool", "IsGPR", "(", "unsigned", "RegClass", ")", "{"], "ground_truth": ["return", "RegClass", "==", "", "||", "RegClass", "==", "", ";"], "File": "ThumbDisassemblerCore", "Func": "IsGPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85095, "Length": 18, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "return", "RegClass", "==", "", "||", "RegClass", "==", "", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "IsGPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85096, "Length": 10, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "static", "inline", "bool", "t2MiscCtrlInstr", "(", "uint32_t", "insn", ")", "{", "if", "(", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "t2MiscCtrlInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85097, "Length": 51, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ThumbDisassemblerCore", "Func": "t2MiscCtrlInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85098, "Length": 41, "Cover_Rate": 0.803921568627451} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":", "case", "", ":"], "File": "ThumbDisassemblerCore", "Func": "Thumb2PreloadOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85099, "Length": 25, "Cover_Rate": 0.36231884057971014} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "Thumb2PreloadOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85100, "Length": 41, "Cover_Rate": 0.5942028985507246} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":", "case", "", ":"], "File": "ThumbDisassemblerCore", "Func": "Thumb2RFEOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85101, "Length": 17, "Cover_Rate": 0.38636363636363635} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":", "case", "", ":"], "File": "ThumbDisassemblerCore", "Func": "Thumb2RFEOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85102, "Length": 17, "Cover_Rate": 0.38636363636363635} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "ThumbDisassemblerCore", "Func": "Thumb2SaturateOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85103, "Length": 25, "Cover_Rate": 0.5681818181818182} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "ThumbDisassemblerCore", "Func": "Thumb2ShiftOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85104, "Length": 27, "Cover_Rate": 0.421875} {"Template_token": ["", "return", "false", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":", "case", "", ":"], "File": "ThumbDisassemblerCore", "Func": "Thumb2SRSOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85105, "Length": 15, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "static", "inline", "bool", "Thumb2SRSOpcode", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "Thumb2SRSOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85106, "Length": 36, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "assert", "(", "", "&&", "", ")", ";", "return", "", ";", "case", "", ":", "return", "imm8", ";", "case", "", ":", "return", "imm8", "<<", "", "|", "imm8", ";", "case", "", ":", "return", "imm8", "<<", "", "|", "imm8", "<<", "", ";", "case", "", ":", "return", "imm8", "<<", "", "|", "imm8", "<<", "", "|", "imm8", "<<", "", "|", "imm8", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "ThumbExpandImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85107, "Length": 57, "Cover_Rate": 0.3475609756097561} {"Template_token": ["", "default", ":", "assert", "(", "", "&&", "", ")", ";", "return", "", ";", "case", "", ":", "return", "imm8", ";", "case", "", ":", "return", "imm8", "<<", "", "|", "imm8", ";", "case", "", ":", "return", "imm8", "<<", "", "|", "imm8", "<<", "", ";", "case", "", ":", "return", "imm8", "<<", "", "|", "imm8", "<<", "", "|", "imm8", "<<", "", "|", "imm8", ";", "}", "}", "else", "{", "unsigned", "Val", "=", "", "<<", "", "|", "slice", "(", "imm12", ",", "", ",", "", ")", ";", "unsigned", "Amt", "=", "slice", "(", "imm12", ",", "", ",", "", ")", ";"], "ground_truth": ["return", "", "(", "Val", ",", "Amt", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "ThumbExpandImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85108, "Length": 98, "Cover_Rate": 0.5975609756097561} {"Template_token": ["", "int", "Offset", "=", "TFI", "->", "ResolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "SPAdj", ")", ";", "if", "(", "RS", "&&", "FrameReg", "==", "", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "STI", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", "&&", "", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{", "unsigned", "TmpReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";"], "ground_truth": ["MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";"], "File": "ThumbRegisterInfo (2)1", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85109, "Length": 330, "Cover_Rate": 0.45081967213114754} {"Template_token": ["", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "{", "assert", "(", "(", "isLowRegister", "(", "DestReg", ")", "||", "isVirtualRegister", "(", "DestReg", ")", ")", "&&", "", ")", ";", "return", "emitThumb1LoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SubIdx", ",", "Val", ",", "Pred", ",", "PredReg", ",", "MIFlags", ")", ";", "}"], "ground_truth": ["return", "emitThumb2LoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SubIdx", ",", "Val", ",", "Pred", ",", "PredReg", ",", "MIFlags", ")", ";"], "File": "ThumbRegisterInfo (2)1", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85110, "Length": 71, "Cover_Rate": 0.5107913669064749} {"Template_token": ["", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "{", "assert", "(", "(", "isLowRegister", "(", "DestReg", ")", "||", "isVirtualRegister", "(", "DestReg", ")", ")", "&&", "", ")", ";"], "ground_truth": ["return", "emitThumb1LoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SubIdx", ",", "Val", ",", "Pred", ",", "PredReg", ",", "MIFlags", ")", ";"], "File": "ThumbRegisterInfo (2)1", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85111, "Length": 48, "Cover_Rate": 0.34532374100719426} {"Template_token": ["", "static", "void", "emitThumb1LoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";"], "File": "ThumbRegisterInfo (2)1", "Func": "emitThumb1LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85112, "Length": 75, "Cover_Rate": 0.4143646408839779} {"Template_token": ["", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "ThumbRegisterInfo (2)1", "Func": "emitThumb2LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85113, "Length": 58, "Cover_Rate": 0.3391812865497076} {"Template_token": ["", "static", "void", "emitThumb2LoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ThumbRegisterInfo (2)1", "Func": "emitThumb2LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85114, "Length": 165, "Cover_Rate": 0.9649122807017544} {"Template_token": ["", "assert", "(", "(", "(", "Bytes", "&", "", ")", "==", "", "||", "ExtraScale", "==", "", ")", "&&", "", ")", ";", "unsigned", "CopyRange", "=", "(", "(", "", "<<", "CopyBits", ")", "-", "", ")", "*", "CopyScale", ";", "if", "(", "CopyOpc", "&&", "Bytes", "<", "CopyScale", ")", "{", "CopyOpc", "=", "", ";", "CopyScale", "=", "", ";", "CopyNeedsCC", "=", "false", ";", "CopyRange", "=", "", ";", "}", "unsigned", "ExtraRange", "=", "(", "(", "", "<<", "ExtraBits", ")", "-", "", ")", "*", "ExtraScale", ";", "unsigned", "RequiredCopyInstrs", "=", "CopyOpc", "?", "", ":", "", ";", "unsigned", "RangeAfterCopy", "=", "(", "CopyRange", ">", "Bytes", ")", "?", "", ":", "(", "Bytes", "-", "CopyRange", ")", ";", "assert", "(", "RangeAfterCopy", "%", "ExtraScale", "==", "", "&&", "", ")", ";", "unsigned", "RequiredExtraInstrs", ";", "if", "(", "ExtraRange", ")", "RequiredExtraInstrs", "=", "alignTo", "(", "RangeAfterCopy", ",", "ExtraRange", ")", "/", "ExtraRange", ";", "else", "if", "(", "RangeAfterCopy", ">", "", ")", "RequiredExtraInstrs", "=", "", ";", "else", "RequiredExtraInstrs", "=", "", ";", "unsigned", "RequiredInstrs", "=", "RequiredCopyInstrs", "+", "RequiredExtraInstrs", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "", ")", "?", "", ":", "", ";", "if", "(", "RequiredInstrs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "MIFlags", ")", ";", "return", ";", "}", "if", "(", "CopyOpc", ")", "{", "unsigned", "CopyImm", "=", "std", "::", "min", "(", "Bytes", ",", "CopyRange", ")", "/", "CopyScale", ";", "Bytes", "-=", "CopyImm", "*", "CopyScale", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "CopyOpc", ")", ",", "DestReg", ")", ";", "if", "(", "CopyNeedsCC", ")", "MIB", "=", "MIB", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "CopyOpc", "!=", "", ")", "{", "MIB", ".", "addImm", "(", "CopyImm", ")", ";", "}", "MIB", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BaseReg", "=", "DestReg", ";", "}", "while", "(", "Bytes", ")", "{", "unsigned", "ExtraImm", "=", "std", "::", "min", "(", "Bytes", ",", "ExtraRange", ")", "/", "ExtraScale", ";", "Bytes", "-=", "ExtraImm", "*", "ExtraScale", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ExtraOpc", ")", ",", "DestReg", ")", ";", "if", "(", "ExtraNeedsCC", ")", "MIB", "=", "MIB", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ExtraImm", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}"], "ground_truth": ["}"], "File": "ThumbRegisterInfo (2)1", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85115, "Length": 394, "Cover_Rate": 0.5580736543909348} {"Template_token": ["", "static", "void", "emitThumbRegPlusImmInReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "BaseReg", ",", "int", "NumBytes", ",", "bool", "CanChangeCC", ",", "const", "TargetInstrInfo", "&", "TII", ",", "const", "BaseRegisterInfo", "&", "MRI", ",", "unsigned", "MIFlags", "=", "MachineInstr", "::", "NoFlags", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "bool", "isHigh", "=", "!", "isLowRegister", "(", "DestReg", ")", "||", "(", "BaseReg", "!=", "", "&&", "!", "isLowRegister", "(", "BaseReg", ")", ")", ";", "bool", "isSub", "=", "false", ";", "if", "(", "NumBytes", "<", "", "&&", "!", "isHigh", "&&", "CanChangeCC", ")", "{", "isSub", "=", "true", ";", "NumBytes", "=", "-", "NumBytes", ";", "}", "unsigned", "LdReg", "=", "DestReg", ";", "if", "(", "DestReg", "==", "", ")", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "if", "(", "!", "isLowRegister", "(", "DestReg", ")", "&&", "!", "MRI", ".", "isVirtualRegister", "(", "DestReg", ")", ")", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", "&&", "CanChangeCC", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", "&&", "CanChangeCC", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "ST", ".", "genExecuteOnly", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "", ",", "NumBytes", ",", "", ",", "", ",", "MIFlags", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "(", "isHigh", "||", "!", "CanChangeCC", ")", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Opc", "!=", "", ")", "MIB", "=", "MIB", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ";", "if", "(", "DestReg", "==", "", "||", "isSub", ")", "MIB", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";", "else", "MIB", ".", "addReg", "(", "LdReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ThumbRegisterInfo (2)1", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85116, "Length": 486, "Cover_Rate": 0.9455252918287937} {"Template_token": ["", "const", "TargetRegisterClass", "*", "ThumbRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ")", "return", "BaseRegisterInfo", "::", "getLargestLegalSuperClass", "(", "RC", ",", "MF", ")", ";", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "&", "", ";"], "ground_truth": ["return", "BaseRegisterInfo", "::", "getLargestLegalSuperClass", "(", "RC", ",", "MF", ")", ";"], "File": "ThumbRegisterInfo (2)1", "Func": "getLargestLegalSuperClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85117, "Length": 68, "Cover_Rate": 0.9315068493150684} {"Template_token": ["", "const", "TargetRegisterClass", "*", "ThumbRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{"], "ground_truth": ["if", "(", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ")", "return", "BaseRegisterInfo", "::", "getPointerRegClass", "(", "MF", ",", "Kind", ")", ";"], "File": "ThumbRegisterInfo (2)1", "Func": "getPointerRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85118, "Length": 43, "Cover_Rate": 0.86} {"Template_token": ["", "if", "(", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ")", "return", "BaseRegisterInfo", "::", "getPointerRegClass", "(", "MF", ",", "Kind", ")", ";", "return", "&", "", ";"], "ground_truth": ["}"], "File": "ThumbRegisterInfo (2)1", "Func": "getPointerRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85119, "Length": 31, "Cover_Rate": 0.62} {"Template_token": ["", "void", "ThumbRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "BaseRegisterInfo", "::", "resolveFrameIndex", "(", "MI", ",", "BaseReg", ",", "Offset", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["int", "Off", "=", "Offset", ";"], "File": "ThumbRegisterInfo (2)1", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85120, "Length": 85, "Cover_Rate": 0.5629139072847682} {"Template_token": ["", "MBB", ".", "erase", "(", "II", ")", ";", "return", "true", ";", "}", "else", "{", "if", "(", "AddrMode", "!=", "", ")", "llvm_unreachable", "(", "", ")", ";", "unsigned", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "int", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumBits", "=", "(", "FrameReg", "==", "", ")", "?", "", ":", "", ";", "unsigned", "Scale", "=", "", ";", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "unsigned", "NewOpc", "=", "convertToNonSPOpcode", "(", "Opcode", ")", ";", "if", "(", "NewOpc", "!=", "Opcode", "&&", "FrameReg", "!=", "", ")", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "return", "true", ";", "}", "NumBits", "=", "", ";", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "ImmOp", ".", "ChangeToImmediate", "(", "", ")", ";", "}", "else", "{", "ImmedOffset", "=", "ImmedOffset", "&", "Mask", ";", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "Offset", "&=", "~", "(", "Mask", "*", "Scale", ")", ";"], "ground_truth": ["}"], "File": "ThumbRegisterInfo (2)1", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85121, "Length": 240, "Cover_Rate": 0.547945205479452} {"Template_token": ["", "bool", "ThumbRegisterInfo", "::", "saveScavengerRegister", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "&", "UseMI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Reg", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "BaseRegisterInfo", "::", "saveScavengerRegister", "(", "MBB", ",", "I", ",", "UseMI", ",", "RC", ",", "Reg", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "bool", "done", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "II", "=", "I", ";", "!", "done", "&&", "II", "!=", "UseMI", ";", "++", "II", ")", "{", "if", "(", "II", "->", "isDebugInstr", "(", ")", ")", "continue", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "ThumbRegisterInfo (2)1", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85122, "Length": 188, "Cover_Rate": 0.5402298850574713} {"Template_token": ["", "ThumbRegisterInfo", "::", "ThumbRegisterInfo", "(", ")", ":", "BaseRegisterInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "ThumbRegisterInfo (2)1", "Func": "ThumbRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85123, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "ThumbRegisterInfo", "::", "ThumbRegisterInfo", "(", ")", ":", "BaseRegisterInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "ThumbRegisterInfo (2)1", "Func": "ThumbRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85124, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "Register", "VReg", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "MI", ")", ";", "Register", "FrameReg", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "int", "Offset", "=", "TFI", "->", "ResolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "SPAdj", ")", ";", "if", "(", "RS", "&&", "FrameReg", "==", "", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "STI", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", "&&", "", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{", "Register", "TmpReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{"], "ground_truth": ["emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "", ",", "Offset", ")", ";"], "File": "ThumbRegisterInfo10", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85125, "Length": 332, "Cover_Rate": 0.4547945205479452} {"Template_token": ["", "assert", "(", "(", "isLowRegister", "(", "DestReg", ")", "||", "DestReg", ".", "isVirtual", "(", ")", ")", "&&", "", ")", ";", "return", "emitThumb1LoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SubIdx", ",", "Val", ",", "Pred", ",", "PredReg", ",", "MIFlags", ")", ";", "}"], "ground_truth": ["return", "emitThumb2LoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SubIdx", ",", "Val", ",", "Pred", ",", "PredReg", ",", "MIFlags", ")", ";"], "File": "ThumbRegisterInfo10", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85126, "Length": 63, "Cover_Rate": 0.45} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "Align", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ThumbRegisterInfo10", "Func": "emitThumb1LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85127, "Length": 117, "Cover_Rate": 0.6358695652173914} {"Template_token": ["", "static", "void", "emitThumb2LoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";"], "File": "ThumbRegisterInfo10", "Func": "emitThumb2LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85128, "Length": 75, "Cover_Rate": 0.43103448275862066} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "Align", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ThumbRegisterInfo10", "Func": "emitThumb2LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85129, "Length": 119, "Cover_Rate": 0.6839080459770115} {"Template_token": ["", "CopyBits", "=", "", ";", "CopyScale", "=", "", ";", "}", "else", "if", "(", "DestReg", "==", "BaseReg", ")", "{", "}", "else", "if", "(", "isLowRegister", "(", "BaseReg", ")", ")", "{", "CopyOpc", "=", "isSub", "?", "", ":", "", ";", "CopyBits", "=", "", ";", "CopyNeedsCC", "=", "true", ";", "}", "else", "{", "CopyOpc", "=", "", ";", "CopyBits", "=", "", ";", "}", "ExtraOpc", "=", "isSub", "?", "", ":", "", ";", "ExtraBits", "=", "", ";", "ExtraNeedsCC", "=", "true", ";", "}", "else", "{", "if", "(", "DestReg", "==", "BaseReg", ")", "{", "}", "else", "{", "CopyOpc", "=", "", ";", "CopyBits", "=", "", ";", "}", "ExtraOpc", "=", "", ";", "}", "assert", "(", "(", "(", "Bytes", "&", "", ")", "==", "", "||", "ExtraScale", "==", "", ")", "&&", "", ")", ";", "unsigned", "CopyRange", "=", "(", "(", "", "<<", "CopyBits", ")", "-", "", ")", "*", "CopyScale", ";", "if", "(", "CopyOpc", "&&", "Bytes", "<", "CopyScale", ")", "{", "CopyOpc", "=", "", ";", "CopyScale", "=", "", ";", "CopyNeedsCC", "=", "false", ";", "CopyRange", "=", "", ";", "}", "unsigned", "ExtraRange", "=", "(", "(", "", "<<", "ExtraBits", ")", "-", "", ")", "*", "ExtraScale", ";", "unsigned", "RequiredCopyInstrs", "=", "CopyOpc", "?", "", ":", "", ";", "unsigned", "RangeAfterCopy", "=", "(", "CopyRange", ">", "Bytes", ")", "?", "", ":", "(", "Bytes", "-", "CopyRange", ")", ";", "assert", "(", "RangeAfterCopy", "%", "ExtraScale", "==", "", "&&", "", ")", ";", "unsigned", "RequiredExtraInstrs", ";", "if", "(", "ExtraRange", ")", "RequiredExtraInstrs", "=", "alignTo", "(", "RangeAfterCopy", ",", "ExtraRange", ")", "/", "ExtraRange", ";", "else", "if", "(", "RangeAfterCopy", ">", "", ")", "RequiredExtraInstrs", "=", "", ";", "else", "RequiredExtraInstrs", "=", "", ";", "unsigned", "RequiredInstrs", "=", "RequiredCopyInstrs", "+", "RequiredExtraInstrs", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "", ")", "?", "", ":", "", ";", "if", "(", "RequiredInstrs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "MIFlags", ")", ";", "return", ";", "}", "if", "(", "CopyOpc", ")", "{", "unsigned", "CopyImm", "=", "std", "::", "min", "(", "Bytes", ",", "CopyRange", ")", "/", "CopyScale", ";", "Bytes", "-=", "CopyImm", "*", "CopyScale", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "CopyOpc", ")", ",", "DestReg", ")", ";", "if", "(", "CopyNeedsCC", ")", "MIB", "=", "MIB", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "CopyOpc", "!=", "", ")", "{", "MIB", ".", "addImm", "(", "CopyImm", ")", ";", "}", "MIB", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["BaseReg", "=", "DestReg", ";"], "File": "ThumbRegisterInfo10", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85130, "Length": 403, "Cover_Rate": 0.5708215297450425} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "ST", ".", "genExecuteOnly", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "", ",", "NumBytes", ",", "", ",", "", ",", "MIFlags", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "(", "isHigh", "||", "!", "CanChangeCC", ")", "?", "", ":", "", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";"], "File": "ThumbRegisterInfo10", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85131, "Length": 181, "Cover_Rate": 0.3521400778210117} {"Template_token": ["", "const", "BaseInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "bool", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "assert", "(", "Done", "&&", "", ")", ";", "(", "void", ")", "Done", ";"], "ground_truth": ["}"], "File": "ThumbRegisterInfo10", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85132, "Length": 83, "Cover_Rate": 0.5496688741721855} {"Template_token": ["", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "DestReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "return", "true", ";", "}", "else", "{", "if", "(", "AddrMode", "!=", "", ")", "llvm_unreachable", "(", "", ")", ";", "unsigned", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "int", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumBits", "=", "(", "FrameReg", "==", "", ")", "?", "", ":", "", ";", "unsigned", "Scale", "=", "", ";", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";"], "ground_truth": ["unsigned", "NewOpc", "=", "convertToNonSPOpcode", "(", "Opcode", ")", ";"], "File": "ThumbRegisterInfo10", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85133, "Length": 190, "Cover_Rate": 0.4337899543378995} {"Template_token": ["", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "ThumbRegisterInfo10", "Func": "useFPForScavengingIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85134, "Length": 19, "Cover_Rate": 0.5277777777777778} {"Template_token": ["", "bool", "ThumbRegisterInfo", "::", "useFPForScavengingIndex", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "ThumbRegisterInfo10", "Func": "useFPForScavengingIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85135, "Length": 31, "Cover_Rate": 0.8611111111111112} {"Template_token": ["", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{", "unsigned", "TmpReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "VReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["if", "(", "MI", ".", "isPredicable", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ThumbRegisterInfo12", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85136, "Length": 396, "Cover_Rate": 0.4913151364764268} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";"], "ground_truth": ["const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";"], "File": "ThumbRegisterInfo12", "Func": "emitThumb2LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85137, "Length": 57, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "ThumbRegisterInfo12", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85138, "Length": 121, "Cover_Rate": 0.34770114942528735} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "bool", "done", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "II", "=", "I", ";", "!", "done", "&&", "II", "!=", "UseMI", ";", "++", "II", ")", "{", "if", "(", "II", "->", "isDebugValue", "(", ")", ")", "continue", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["const", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i", ")", ";"], "File": "ThumbRegisterInfo12", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85139, "Length": 127, "Cover_Rate": 0.3649425287356322} {"Template_token": ["", "void", "ThumbRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "{"], "File": "ThumbRegisterInfo13", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85140, "Length": 72, "Cover_Rate": 0.5255474452554745} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ThumbRegisterInfo13", "Func": "emitThumb1LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85141, "Length": 139, "Cover_Rate": 0.776536312849162} {"Template_token": ["", "static", "void", "emitThumb1LoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";"], "File": "ThumbRegisterInfo13", "Func": "emitThumb1LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85142, "Length": 83, "Cover_Rate": 0.46368715083798884} {"Template_token": ["", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "(", "int64_t", ")", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ThumbRegisterInfo13", "Func": "emitThumb2LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85143, "Length": 64, "Cover_Rate": 0.367816091954023} {"Template_token": ["", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "(", "int64_t", ")", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ThumbRegisterInfo13", "Func": "emitThumb2LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85144, "Length": 105, "Cover_Rate": 0.603448275862069} {"Template_token": ["", "}", "ExtraOpc", "=", "isSub", "?", "", ":", "", ";", "ExtraBits", "=", "", ";", "ExtraScale", "=", "", ";", "}", "else", "if", "(", "isLowRegister", "(", "DestReg", ")", ")", "{", "if", "(", "BaseReg", "==", "", ")", "{", "assert", "(", "!", "isSub", "&&", "", ")", ";", "CopyOpc", "=", "", ";", "CopyBits", "=", "", ";", "CopyScale", "=", "", ";", "}", "else", "if", "(", "DestReg", "==", "BaseReg", ")", "{", "}", "else", "if", "(", "isLowRegister", "(", "BaseReg", ")", ")", "{", "CopyOpc", "=", "isSub", "?", "", ":", "", ";", "CopyBits", "=", "", ";", "CopyNeedsCC", "=", "true", ";", "}", "else", "{", "CopyOpc", "=", "", ";", "CopyBits", "=", "", ";", "}", "ExtraOpc", "=", "isSub", "?", "", ":", "", ";", "ExtraBits", "=", "", ";", "ExtraNeedsCC", "=", "true", ";", "}", "else", "{", "if", "(", "DestReg", "==", "BaseReg", ")", "{", "}", "else", "{", "CopyOpc", "=", "", ";", "CopyBits", "=", "", ";", "}", "ExtraOpc", "=", "", ";", "}", "assert", "(", "(", "(", "Bytes", "&", "", ")", "==", "", "||", "ExtraScale", "==", "", ")", "&&", "", ")", ";", "unsigned", "CopyRange", "=", "(", "(", "", "<<", "CopyBits", ")", "-", "", ")", "*", "CopyScale", ";", "if", "(", "CopyOpc", "&&", "Bytes", "<", "CopyScale", ")", "{", "CopyOpc", "=", "", ";", "CopyScale", "=", "", ";", "CopyNeedsCC", "=", "false", ";", "CopyRange", "=", "", ";", "}", "unsigned", "ExtraRange", "=", "(", "(", "", "<<", "ExtraBits", ")", "-", "", ")", "*", "ExtraScale", ";", "unsigned", "RequiredCopyInstrs", "=", "CopyOpc", "?", "", ":", "", ";", "unsigned", "RangeAfterCopy", "=", "(", "CopyRange", ">", "Bytes", ")", "?", "", ":", "(", "Bytes", "-", "CopyRange", ")", ";", "assert", "(", "RangeAfterCopy", "%", "ExtraScale", "==", "", "&&", "", ")", ";", "unsigned", "RequiredExtraInstrs", ";", "if", "(", "ExtraRange", ")", "RequiredExtraInstrs", "=", "alignTo", "(", "RangeAfterCopy", ",", "ExtraRange", ")", "/", "ExtraRange", ";", "else", "if", "(", "RangeAfterCopy", ">", "", ")", "RequiredExtraInstrs", "=", "", ";", "else", "RequiredExtraInstrs", "=", "", ";", "unsigned", "RequiredInstrs", "=", "RequiredCopyInstrs", "+", "RequiredExtraInstrs", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "", ")", "?", "", ":", "", ";", "if", "(", "RequiredInstrs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "MIFlags", ")", ";", "return", ";", "}", "if", "(", "CopyOpc", ")", "{", "unsigned", "CopyImm", "=", "std", "::", "min", "(", "Bytes", ",", "CopyRange", ")", "/", "CopyScale", ";", "Bytes", "-=", "CopyImm", "*", "CopyScale", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "CopyOpc", ")", ",", "DestReg", ")", ";", "if", "(", "CopyNeedsCC", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "CopyOpc", "!=", "", ")", "{", "MIB", ".", "addImm", "(", "CopyImm", ")", ";", "}", "AddDefaultPred", "(", "MIB", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "BaseReg", "=", "DestReg", ";", "}", "while", "(", "Bytes", ")", "{"], "ground_truth": ["unsigned", "ExtraImm", "=", "std", "::", "min", "(", "Bytes", ",", "ExtraRange", ")", "/", "ExtraScale", ";"], "File": "ThumbRegisterInfo13", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85145, "Length": 460, "Cover_Rate": 0.6686046511627907} {"Template_token": ["", "unsigned", "TmpReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}"], "ground_truth": ["}", "else", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";"], "File": "ThumbRegisterInfo14", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85146, "Length": 279, "Cover_Rate": 0.34918648310387984} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "", ",", "NumBytes", ",", "", ",", "", ",", "MIFlags", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "(", "isHigh", "||", "!", "CanChangeCC", ")", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Opc", "!=", "", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "if", "(", "DestReg", "==", "", "||", "isSub", ")", "MIB", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";", "else", "MIB", ".", "addReg", "(", "LdReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "ThumbRegisterInfo14", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85147, "Length": 156, "Cover_Rate": 0.31771894093686354} {"Template_token": ["", "if", "(", "DestReg", "==", "", ")", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "if", "(", "!", "isLowRegister", "(", "DestReg", ")", "&&", "!", "MRI", ".", "isVirtualRegister", "(", "DestReg", ")", ")", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", "&&", "CanChangeCC", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", "&&", "CanChangeCC", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "ST", ".", "genExecuteOnly", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "", ",", "NumBytes", ",", "", ",", "", ",", "MIFlags", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "(", "isHigh", "||", "!", "CanChangeCC", ")", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";"], "ground_truth": ["if", "(", "Opc", "!=", "", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";"], "File": "ThumbRegisterInfo14", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85148, "Length": 291, "Cover_Rate": 0.5926680244399185} {"Template_token": ["", "ThumbRegisterInfo", "::", "ThumbRegisterInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "ThumbRegisterInfo18", "Func": "ThumbRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85149, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "ThumbRegisterInfo", "::", "ThumbRegisterInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "ThumbRegisterInfo18", "Func": "ThumbRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85150, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{", "unsigned", "TmpReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "VReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "ThumbRegisterInfo1", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85151, "Length": 450, "Cover_Rate": 0.5717916137229987} {"Template_token": ["", "unsigned", "FrameReg", "=", "", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", "+", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", "+", "SPAdj", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "SPAdj", "==", "", "&&", "STI", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "!", "hasBasePointer", "(", "MF", ")", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "Offset", "-=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";", "}", "else", "FrameReg", "=", "BasePtr", ";", "}", "if", "(", "RS", "&&", "FrameReg", "==", "", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "STI", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{", "unsigned", "TmpReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";"], "ground_truth": ["else", "{"], "File": "ThumbRegisterInfo1", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85152, "Length": 332, "Cover_Rate": 0.4218551461245235} {"Template_token": ["", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", "&&", "", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{", "Register", "TmpReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{"], "ground_truth": ["if", "(", "FrameReg", "==", "", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";"], "File": "ThumbRegisterInfo3", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85153, "Length": 358, "Cover_Rate": 0.4890710382513661} {"Template_token": ["", "}", "assert", "(", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", "&&", "", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{", "Register", "TmpReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "VReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "MI", ".", "isPredicable", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "ThumbRegisterInfo3", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85154, "Length": 449, "Cover_Rate": 0.6133879781420765} {"Template_token": ["", "void", "ThumbRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";"], "ground_truth": ["const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "File": "ThumbRegisterInfo3", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85155, "Length": 65, "Cover_Rate": 0.46099290780141844} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "{", "assert", "(", "(", "isLowRegister", "(", "DestReg", ")", "||", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "&&", "", ")", ";", "return", "emitThumb1LoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SubIdx", ",", "Val", ",", "Pred", ",", "PredReg", ",", "MIFlags", ")", ";", "}", "return", "emitThumb2LoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SubIdx", ",", "Val", ",", "Pred", ",", "PredReg", ",", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ThumbRegisterInfo3", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85156, "Length": 99, "Cover_Rate": 0.7021276595744681} {"Template_token": ["", "if", "(", "NumBytes", "<", "", "&&", "!", "isHigh", "&&", "CanChangeCC", ")", "{", "isSub", "=", "true", ";", "NumBytes", "=", "-", "NumBytes", ";", "}", "unsigned", "LdReg", "=", "DestReg", ";", "if", "(", "DestReg", "==", "", ")", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "if", "(", "!", "isLowRegister", "(", "DestReg", ")", "&&", "!", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", "&&", "CanChangeCC", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", "&&", "CanChangeCC", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "ThumbRegisterInfo3", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85157, "Length": 171, "Cover_Rate": 0.3326848249027237} {"Template_token": ["", "}", "unsigned", "LdReg", "=", "DestReg", ";", "if", "(", "DestReg", "==", "", ")", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "if", "(", "!", "isLowRegister", "(", "DestReg", ")", "&&", "!", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", "&&", "CanChangeCC", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", "&&", "CanChangeCC", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "ST", ".", "genExecuteOnly", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "", ",", "NumBytes", ",", "", ",", "", ",", "MIFlags", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "(", "isHigh", "||", "!", "CanChangeCC", ")", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Opc", "!=", "", ")", "MIB", "=", "MIB", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ";"], "ground_truth": ["if", "(", "DestReg", "==", "", "||", "isSub", ")", "MIB", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "ThumbRegisterInfo3", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85158, "Length": 337, "Cover_Rate": 0.6556420233463035} {"Template_token": ["", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "MI", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "AddrMode", "=", "(", "Desc", ".", "TSFlags", "&", "", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "DestReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "return", "true", ";", "}", "else", "{", "if", "(", "AddrMode", "!=", "", ")", "llvm_unreachable", "(", "", ")", ";", "unsigned", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "int", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumBits", "=", "(", "FrameReg", "==", "", ")", "?", "", ":", "", ";", "unsigned", "Scale", "=", "", ";", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";"], "ground_truth": ["unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";"], "File": "ThumbRegisterInfo3", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85159, "Length": 225, "Cover_Rate": 0.5136986301369864} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "assert", "(", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", "&&", "", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "MI", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "AddrMode", "=", "(", "Desc", ".", "TSFlags", "&", "", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "DestReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "return", "true", ";", "}", "else", "{", "if", "(", "AddrMode", "!=", "", ")", "llvm_unreachable", "(", "", ")", ";", "unsigned", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "int", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumBits", "=", "(", "FrameReg", "==", "", ")", "?", "", ":", "", ";", "unsigned", "Scale", "=", "", ";", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ";"], "File": "ThumbRegisterInfo3", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85160, "Length": 240, "Cover_Rate": 0.547945205479452} {"Template_token": ["", "unsigned", "Op", "=", "i", ";"], "ground_truth": ["for", "(", "unsigned", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MI", ".", "removeOperand", "(", "Op", ")", ";"], "File": "ThumbRegisterInfo8", "Func": "removeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85161, "Length": 30, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "unsigned", "Op", "=", "i", ";", "for", "(", "unsigned", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MI", ".", "removeOperand", "(", "Op", ")", ";"], "ground_truth": ["}"], "File": "ThumbRegisterInfo8", "Func": "removeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85162, "Length": 31, "Cover_Rate": 0.7209302325581395} {"Template_token": ["", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ThumbRegisterInfo", "Func": "emitThumb1LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85163, "Length": 92, "Cover_Rate": 0.5082872928176796} {"Template_token": ["", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "(", "int64_t", ")", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ThumbRegisterInfo", "Func": "emitThumb2LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85164, "Length": 64, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";"], "ground_truth": ["const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";"], "File": "ThumbRegisterInfo", "Func": "emitThumb2LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85165, "Length": 68, "Cover_Rate": 0.38636363636363635} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "bool", "isHigh", "=", "!", "isLowRegister", "(", "DestReg", ")", "||", "(", "BaseReg", "!=", "", "&&", "!", "isLowRegister", "(", "BaseReg", ")", ")", ";", "bool", "isSub", "=", "false", ";", "if", "(", "NumBytes", "<", "", "&&", "!", "isHigh", "&&", "CanChangeCC", ")", "{", "isSub", "=", "true", ";", "NumBytes", "=", "-", "NumBytes", ";", "}", "unsigned", "LdReg", "=", "DestReg", ";", "if", "(", "DestReg", "==", "", ")", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "if", "(", "!", "isLowRegister", "(", "DestReg", ")", "&&", "!", "MRI", ".", "isVirtualRegister", "(", "DestReg", ")", ")", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", "&&", "CanChangeCC", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", "&&", "CanChangeCC", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "", ",", "NumBytes", ",", "", ",", "", ",", "MIFlags", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "(", "isHigh", "||", "!", "CanChangeCC", ")", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Opc", "!=", "", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "if", "(", "DestReg", "==", "", "||", "isSub", ")", "MIB", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";", "else", "MIB", ".", "addReg", "(", "LdReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "MIB", ")", ";"], "File": "ThumbRegisterInfo", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85167, "Length": 362, "Cover_Rate": 0.8302752293577982} {"Template_token": ["", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "}", "}"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "UseMI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ")", ";"], "File": "ThumbRegisterInfo", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 85168, "Length": 123, "Cover_Rate": 0.36826347305389223}